--- /srv/rebuilderd/tmp/rebuilderderzk3y/inputs/shelltestrunner_1.10-2_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderderzk3y/out/shelltestrunner_1.10-2_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-02-23 18:01:27.000000 debian-binary │ -rw-r--r-- 0 0 0 924 2026-02-23 18:01:27.000000 control.tar.xz │ --rw-r--r-- 0 0 0 5124496 2026-02-23 18:01:27.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 5124964 2026-02-23 18:01:27.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -1,11 +1,11 @@ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./usr/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./usr/bin/ │ │ │ --rwxr-xr-x 0 root (0) root (0) 32393392 2026-02-23 18:01:27.000000 ./usr/bin/shelltest │ │ │ +-rwxr-xr-x 0 root (0) root (0) 32393384 2026-02-23 18:01:27.000000 ./usr/bin/shelltest │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./usr/share/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./usr/share/doc/shelltestrunner/ │ │ │ -rw-r--r-- 0 root (0) root (0) 486 2026-02-23 18:01:27.000000 ./usr/share/doc/shelltestrunner/changelog.Debian.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 2909 2023-09-12 14:57:29.000000 ./usr/share/doc/shelltestrunner/changelog.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 1163 2025-11-11 02:16:39.000000 ./usr/share/doc/shelltestrunner/copyright │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-02-23 18:01:27.000000 ./usr/share/lintian/ │ │ ├── ./usr/bin/shelltest │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --file-header {} │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ ABI Version: 0 │ │ │ │ Type: EXEC (Executable file) │ │ │ │ Machine: ARM │ │ │ │ Version: 0x1 │ │ │ │ Entry point address: 0x141e1 │ │ │ │ Start of program headers: 52 (bytes into file) │ │ │ │ - Start of section headers: 32392152 (bytes into file) │ │ │ │ + Start of section headers: 32392144 (bytes into file) │ │ │ │ Flags: 0x5000400, Version5 EABI, hard-float ABI │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ Size of program headers: 32 (bytes) │ │ │ │ Number of program headers: 10 │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ Number of section headers: 31 │ │ │ │ Section header string table index: 30 │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -4,19 +4,19 @@ │ │ │ │ There are 10 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ PHDR 0x000034 0x00008034 0x00008034 0x00140 0x00140 R 0x4 │ │ │ │ INTERP 0x000174 0x00008174 0x00008174 0x00019 0x00019 R 0x1 │ │ │ │ [Requesting program interpreter: /lib/ld-linux-armhf.so.3] │ │ │ │ - LOAD 0x000000 0x00008000 0x00008000 0x1d7d360 0x1d7d360 R E 0x1000 │ │ │ │ - LOAD 0x1d7d7f0 0x01d867f0 0x01d867f0 0x166a50 0x1692bc RW 0x1000 │ │ │ │ + LOAD 0x000000 0x00008000 0x00008000 0x1d7d370 0x1d7d370 R E 0x1000 │ │ │ │ + LOAD 0x1d7d7f0 0x01d867f0 0x01d867f0 0x166a48 0x1692bc RW 0x1000 │ │ │ │ DYNAMIC 0x1d7deec 0x01d86eec 0x01d86eec 0x00108 0x00108 RW 0x4 │ │ │ │ NOTE 0x000190 0x00008190 0x00008190 0x00044 0x00044 R 0x4 │ │ │ │ - GNU_EH_FRAME 0x1d7d358 0x01d85358 0x01d85358 0x00008 0x00008 R 0x4 │ │ │ │ + GNU_EH_FRAME 0x1d7d368 0x01d85368 0x01d85368 0x00008 0x00008 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ ARM_EXIDX 0x1c0f22c 0x01c1722c 0x01c1722c 0x00008 0x00008 R 0x4 │ │ │ │ GNU_RELRO 0x1d7d7f0 0x01d867f0 0x01d867f0 0x00810 0x00810 RW 0x10 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ -There are 31 section headers, starting at offset 0x1ee43d8: │ │ │ │ +There are 31 section headers, starting at offset 0x1ee43d0: │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .interp PROGBITS 00008174 000174 000019 00 A 0 0 1 │ │ │ │ [ 2] .note.ABI-tag NOTE 00008190 000190 000020 00 A 0 0 4 │ │ │ │ [ 3] .note.gnu.build-id NOTE 000081b0 0001b0 000024 00 A 0 0 4 │ │ │ │ @@ -14,27 +14,27 @@ │ │ │ │ [ 9] .rel.dyn REL 0000ac48 002c48 000108 08 A 4 0 4 │ │ │ │ [10] .rel.plt REL 0000ad50 002d50 000920 08 AI 4 26 4 │ │ │ │ [11] .init PROGBITS 0000b670 003670 00000c 00 AX 0 0 4 │ │ │ │ [12] .plt PROGBITS 0000b67c 00367c 000dc4 00 AX 0 0 4 │ │ │ │ [13] .text PROGBITS 0000c440 004440 1c0ade4 00 AX 0 0 8 │ │ │ │ [14] .fini PROGBITS 01c17224 1c0f224 000008 00 AX 0 0 4 │ │ │ │ [15] .ARM.exidx ARM_EXIDX 01c1722c 1c0f22c 000008 08 AL 13 0 4 │ │ │ │ - [16] .rodata PROGBITS 01c17240 1c0f240 16e112 00 A 0 0 16 │ │ │ │ - [17] .eh_frame PROGBITS 01d85354 1d7d354 000004 00 A 0 0 4 │ │ │ │ - [18] .eh_frame_hdr PROGBITS 01d85358 1d7d358 000008 00 A 0 0 4 │ │ │ │ + [16] .rodata PROGBITS 01c17240 1c0f240 16e122 00 A 0 0 16 │ │ │ │ + [17] .eh_frame PROGBITS 01d85364 1d7d364 000004 00 A 0 0 4 │ │ │ │ + [18] .eh_frame_hdr PROGBITS 01d85368 1d7d368 000008 00 A 0 0 4 │ │ │ │ [19] .data.rel.ro.local PROGBITS 01d867f0 1d7d7f0 000020 00 WA 0 0 4 │ │ │ │ [20] .fini_array FINI_ARRAY 01d86810 1d7d810 000004 04 WA 0 0 4 │ │ │ │ [21] .init_array INIT_ARRAY 01d86814 1d7d814 000008 04 WA 0 0 4 │ │ │ │ [22] .data.rel.ro PROGBITS 01d86820 1d7d820 0006cc 00 WA 0 0 16 │ │ │ │ [23] .dynamic DYNAMIC 01d86eec 1d7deec 000108 08 WA 5 0 4 │ │ │ │ - [24] .data PROGBITS 01d87000 1d7e000 162d5c 00 WA 0 0 16 │ │ │ │ - [25] .tm_clone_table PROGBITS 01ee9d5c 1ee0d5c 000000 00 WA 0 0 4 │ │ │ │ - [26] .got PROGBITS 01ee9d5c 1ee0d5c 0034e4 00 WA 0 0 4 │ │ │ │ - [27] .bss NOBITS 01eed240 1ee4240 00286c 00 WA 0 0 64 │ │ │ │ - [28] .note.gnu.gold-version NOTE 00000000 1ee4240 00001c 00 0 0 4 │ │ │ │ - [29] .ARM.attributes ARM_ATTRIBUTES 00000000 1ee425c 00003b 00 0 0 1 │ │ │ │ - [30] .shstrtab STRTAB 00000000 1ee4297 000141 00 0 0 1 │ │ │ │ + [24] .data PROGBITS 01d87000 1d7e000 162d54 00 WA 0 0 16 │ │ │ │ + [25] .tm_clone_table PROGBITS 01ee9d54 1ee0d54 000000 00 WA 0 0 4 │ │ │ │ + [26] .got PROGBITS 01ee9d54 1ee0d54 0034e4 00 WA 0 0 4 │ │ │ │ + [27] .bss NOBITS 01eed240 1ee4238 00286c 00 WA 0 0 64 │ │ │ │ + [28] .note.gnu.gold-version NOTE 00000000 1ee4238 00001c 00 0 0 4 │ │ │ │ + [29] .ARM.attributes ARM_ATTRIBUTES 00000000 1ee4254 00003b 00 0 0 1 │ │ │ │ + [30] .shstrtab STRTAB 00000000 1ee428f 000141 00 0 0 1 │ │ │ │ Key to Flags: │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -1,352 +1,352 @@ │ │ │ │ │ │ │ │ Symbol table '.dynsym' contains 349 entries: │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ 1: 00000000 0 FUNC GLOBAL DEFAULT UND pipe2@GLIBC_2.9 (2) │ │ │ │ - 2: 00000000 0 FUNC GLOBAL DEFAULT UND __fcntl_time64@GLIBC_2.34 (3) │ │ │ │ - 3: 00000000 0 FUNC GLOBAL DEFAULT UND __clock_getres64@GLIBC_2.34 (3) │ │ │ │ - 4: 00000000 0 FUNC GLOBAL DEFAULT UND __cxa_atexit@GLIBC_2.4 (4) │ │ │ │ - 5: 00000000 0 FUNC GLOBAL DEFAULT UND execvpe@GLIBC_2.11 (5) │ │ │ │ - 6: 00000000 0 FUNC GLOBAL DEFAULT UND __clock_gettime64@GLIBC_2.34 (3) │ │ │ │ - 7: 00000000 0 FUNC GLOBAL DEFAULT UND __libc_start_main@GLIBC_2.34 (3) │ │ │ │ - 8: 00000000 0 FUNC GLOBAL DEFAULT UND mprotect@GLIBC_2.4 (4) │ │ │ │ - 9: 00000000 0 FUNC GLOBAL DEFAULT UND __isoc23_sscanf@GLIBC_2.38 (6) │ │ │ │ - 10: 00000000 0 FUNC GLOBAL DEFAULT UND dl_iterate_phdr@GLIBC_2.4 (4) │ │ │ │ - 11: 00000000 0 FUNC GLOBAL DEFAULT UND dlinfo@GLIBC_2.34 (3) │ │ │ │ - 12: 00000000 0 FUNC GLOBAL DEFAULT UND dlopen@GLIBC_2.34 (3) │ │ │ │ - 13: 00000000 0 FUNC GLOBAL DEFAULT UND dlclose@GLIBC_2.34 (3) │ │ │ │ - 14: 00000000 0 FUNC GLOBAL DEFAULT UND fseek@GLIBC_2.4 (4) │ │ │ │ - 15: 00000000 0 FUNC GLOBAL DEFAULT UND feof@GLIBC_2.4 (4) │ │ │ │ - 16: 00000000 0 FUNC GLOBAL DEFAULT UND ftell@GLIBC_2.4 (4) │ │ │ │ - 17: 00000000 0 FUNC GLOBAL DEFAULT UND fread@GLIBC_2.4 (4) │ │ │ │ - 18: 00000000 0 FUNC GLOBAL DEFAULT UND fgets@GLIBC_2.4 (4) │ │ │ │ - 19: 00000000 0 FUNC GLOBAL DEFAULT UND fputs@GLIBC_2.4 (4) │ │ │ │ - 20: 00000000 0 FUNC GLOBAL DEFAULT UND newlocale@GLIBC_2.4 (4) │ │ │ │ - 21: 00000000 0 FUNC GLOBAL DEFAULT UND uselocale@GLIBC_2.4 (4) │ │ │ │ - 22: 00000000 0 FUNC GLOBAL DEFAULT UND freelocale@GLIBC_2.4 (4) │ │ │ │ - 23: 00000000 0 FUNC GLOBAL DEFAULT UND dirname@GLIBC_2.4 (4) │ │ │ │ - 24: 00000000 0 FUNC GLOBAL DEFAULT UND dlsym@GLIBC_2.34 (3) │ │ │ │ - 25: 00000000 0 FUNC GLOBAL DEFAULT UND dlerror@GLIBC_2.34 (3) │ │ │ │ - 26: 00000000 0 FUNC GLOBAL DEFAULT UND getc@GLIBC_2.4 (4) │ │ │ │ - 27: 00000000 0 FUNC GLOBAL DEFAULT UND syscall@GLIBC_2.4 (4) │ │ │ │ - 28: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_signal@GLIBC_2.4 (4) │ │ │ │ - 29: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_wait@GLIBC_2.4 (4) │ │ │ │ - 30: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_kill@GLIBC_2.34 (3) │ │ │ │ - 31: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_destroy@GLIBC_2.4 (4) │ │ │ │ - 32: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_broadcast@GLIBC_2.4 (4) │ │ │ │ - 33: 00000000 0 FUNC GLOBAL DEFAULT UND numa_run_on_node@libnuma_1.1 (18) │ │ │ │ - 34: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_init@GLIBC_2.4 (4) │ │ │ │ - 35: 00000000 0 FUNC GLOBAL DEFAULT UND sched_setaffinity@GLIBC_2.4 (4) │ │ │ │ - 36: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_condattr_destroy@GLIBC_2.4 (4) │ │ │ │ - 37: 00000000 0 FUNC GLOBAL DEFAULT UND sched_getaffinity@GLIBC_2.4 (4) │ │ │ │ - 38: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_condattr_init@GLIBC_2.4 (4) │ │ │ │ - 39: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_key_delete@GLIBC_2.34 (3) │ │ │ │ - 40: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_setspecific@GLIBC_2.34 (3) │ │ │ │ - 41: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_self@GLIBC_2.4 (4) │ │ │ │ - 42: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_getspecific@GLIBC_2.34 (3) │ │ │ │ - 43: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_key_create@GLIBC_2.34 (3) │ │ │ │ - 44: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_destroy@GLIBC_2.4 (4) │ │ │ │ - 45: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_init@GLIBC_2.4 (4) │ │ │ │ - 46: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_create@GLIBC_2.34 (3) │ │ │ │ - 47: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_exit@GLIBC_2.4 (4) │ │ │ │ - 48: 00000000 0 FUNC GLOBAL DEFAULT UND sched_yield@GLIBC_2.4 (4) │ │ │ │ - 49: 00000000 0 FUNC GLOBAL DEFAULT UND __pthread_cond_timedwait64@GLIBC_2.34 (3) │ │ │ │ - 50: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_condattr_setclock@GLIBC_2.34 (3) │ │ │ │ - 51: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_setname_np@GLIBC_2.34 (3) │ │ │ │ - 52: 00000000 0 FUNC GLOBAL DEFAULT UND numa_bitmask_free@libnuma_1.2 (19) │ │ │ │ - 53: 00000000 0 FUNC GLOBAL DEFAULT UND numa_get_mems_allowed@libnuma_1.2 (19) │ │ │ │ - 54: 00000000 0 FUNC GLOBAL DEFAULT UND numa_num_configured_nodes@libnuma_1.2 (19) │ │ │ │ - 55: 00000000 0 FUNC GLOBAL DEFAULT UND numa_available@libnuma_1.1 (18) │ │ │ │ - 56: 00000000 0 FUNC GLOBAL DEFAULT UND mbind@libnuma_1.1 (18) │ │ │ │ - 57: 00000000 0 FUNC GLOBAL DEFAULT UND munmap@GLIBC_2.4 (4) │ │ │ │ - 58: 00000000 0 FUNC GLOBAL DEFAULT UND madvise@GLIBC_2.4 (4) │ │ │ │ - 59: 00000000 0 FUNC GLOBAL DEFAULT UND mmap64@GLIBC_2.4 (4) │ │ │ │ - 60: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_detach@GLIBC_2.34 (3) │ │ │ │ - 61: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_join@GLIBC_2.34 (3) │ │ │ │ - 62: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_sigmask@GLIBC_2.32 (7) │ │ │ │ - 63: 00000000 0 FUNC GLOBAL DEFAULT UND __timerfd_settime64@GLIBC_2.34 (3) │ │ │ │ - 64: 00000000 0 FUNC GLOBAL DEFAULT UND timerfd_create@GLIBC_2.8 (8) │ │ │ │ - 65: 00000000 0 FUNC GLOBAL DEFAULT UND __gettimeofday64@GLIBC_2.34 (3) │ │ │ │ - 66: 00000000 0 FUNC GLOBAL DEFAULT UND __getrusage64@GLIBC_2.34 (3) │ │ │ │ - 67: 00000000 0 FUNC GLOBAL DEFAULT UND clock_getcpuclockid@GLIBC_2.17 (9) │ │ │ │ - 68: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_double@LIBFFI_BASE_8.0 (16) │ │ │ │ - 69: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_float@LIBFFI_BASE_8.0 (16) │ │ │ │ - 70: 00000000 0 FUNC GLOBAL DEFAULT UND fopen64@GLIBC_2.4 (4) │ │ │ │ - 71: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint64@LIBFFI_BASE_8.0 (16) │ │ │ │ - 72: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint16@LIBFFI_BASE_8.0 (16) │ │ │ │ - 73: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint32@LIBFFI_BASE_8.0 (16) │ │ │ │ - 74: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint8@LIBFFI_BASE_8.0 (16) │ │ │ │ - 75: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint64@LIBFFI_BASE_8.0 (16) │ │ │ │ - 76: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_pointer@LIBFFI_BASE_8.0 (16) │ │ │ │ - 77: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint16@LIBFFI_BASE_8.0 (16) │ │ │ │ - 78: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_void@LIBFFI_BASE_8.0 (16) │ │ │ │ - 79: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint32@LIBFFI_BASE_8.0 (16) │ │ │ │ - 80: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint8@LIBFFI_BASE_8.0 (16) │ │ │ │ - 81: 00000000 0 FUNC GLOBAL DEFAULT UND ffi_prep_closure_loc@LIBFFI_CLOSURE_8.0 (17) │ │ │ │ - 82: 00000000 0 FUNC GLOBAL DEFAULT UND ffi_closure_alloc@LIBFFI_CLOSURE_8.0 (17) │ │ │ │ - 83: 00000000 0 FUNC GLOBAL DEFAULT UND ffi_closure_free@LIBFFI_CLOSURE_8.0 (17) │ │ │ │ - 84: 00000000 0 FUNC GLOBAL DEFAULT UND stpcpy@GLIBC_2.4 (4) │ │ │ │ - 85: 00000000 0 FUNC GLOBAL DEFAULT UND vsnprintf@GLIBC_2.4 (4) │ │ │ │ - 86: 00000000 0 FUNC GLOBAL DEFAULT UND fclose@GLIBC_2.4 (4) │ │ │ │ - 87: 00000000 0 FUNC GLOBAL DEFAULT UND posix_memalign@GLIBC_2.4 (4) │ │ │ │ - 88: 00000000 0 FUNC GLOBAL DEFAULT UND strnlen@GLIBC_2.4 (4) │ │ │ │ - 89: 00000000 0 FUNC GLOBAL DEFAULT UND printf@GLIBC_2.4 (4) │ │ │ │ - 90: 00000000 0 FUNC GLOBAL DEFAULT UND puts@GLIBC_2.4 (4) │ │ │ │ - 91: 00000000 0 FUNC GLOBAL DEFAULT UND sprintf@GLIBC_2.4 (4) │ │ │ │ - 92: 00000000 0 FUNC GLOBAL DEFAULT UND __ctime64_r@GLIBC_2.34 (3) │ │ │ │ - 93: 00000000 0 FUNC GLOBAL DEFAULT UND __time64@GLIBC_2.34 (3) │ │ │ │ - 94: 00000000 0 FUNC GLOBAL DEFAULT UND __nanosleep64@GLIBC_2.34 (3) │ │ │ │ - 95: 00000000 0 FUNC GLOBAL DEFAULT UND setlocale@GLIBC_2.4 (4) │ │ │ │ - 96: 00000000 0 FUNC GLOBAL DEFAULT UND strerror@GLIBC_2.4 (4) │ │ │ │ - 97: 00000000 0 OBJECT GLOBAL DEFAULT UND stderr@GLIBC_2.4 (4) │ │ │ │ - 98: 00000000 0 FUNC GLOBAL DEFAULT UND fputc@GLIBC_2.4 (4) │ │ │ │ - 99: 00000000 0 FUNC GLOBAL DEFAULT UND fprintf@GLIBC_2.4 (4) │ │ │ │ - 100: 00000000 0 FUNC GLOBAL DEFAULT UND __isoc23_strtol@GLIBC_2.38 (6) │ │ │ │ - 101: 00000000 0 FUNC GLOBAL DEFAULT UND strrchr@GLIBC_2.4 (4) │ │ │ │ - 102: 00000000 0 FUNC GLOBAL DEFAULT UND __isoc23_strtoul@GLIBC_2.38 (6) │ │ │ │ - 103: 00000000 0 FUNC GLOBAL DEFAULT UND fflush@GLIBC_2.4 (4) │ │ │ │ - 104: 00000000 0 FUNC GLOBAL DEFAULT UND strdup@GLIBC_2.4 (4) │ │ │ │ - 105: 00000000 0 OBJECT GLOBAL DEFAULT UND stdout@GLIBC_2.4 (4) │ │ │ │ - 106: 00000000 0 FUNC GLOBAL DEFAULT UND strncmp@GLIBC_2.4 (4) │ │ │ │ - 107: 00000000 0 FUNC GLOBAL DEFAULT UND strcpy@GLIBC_2.4 (4) │ │ │ │ - 108: 00000000 0 FUNC GLOBAL DEFAULT UND vfprintf@GLIBC_2.4 (4) │ │ │ │ - 109: 00000000 0 FUNC GLOBAL DEFAULT UND strncpy@GLIBC_2.4 (4) │ │ │ │ - 110: 00000000 0 FUNC GLOBAL DEFAULT UND __ctype_b_loc@GLIBC_2.4 (4) │ │ │ │ - 111: 00000000 0 FUNC GLOBAL DEFAULT UND strtod@GLIBC_2.4 (4) │ │ │ │ - 112: 00000000 0 FUNC GLOBAL DEFAULT UND snprintf@GLIBC_2.4 (4) │ │ │ │ - 113: 00000000 0 FUNC GLOBAL DEFAULT UND strcmp@GLIBC_2.4 (4) │ │ │ │ - 114: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_trylock@GLIBC_2.34 (3) │ │ │ │ - 115: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_unlock@GLIBC_2.4 (4) │ │ │ │ - 116: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_lock@GLIBC_2.4 (4) │ │ │ │ - 117: 00000000 0 FUNC GLOBAL DEFAULT UND __lstat64_time64@GLIBC_2.34 (3) │ │ │ │ - 118: 00000000 0 FUNC GLOBAL DEFAULT UND __futimens64@GLIBC_2.34 (3) │ │ │ │ - 119: 00000000 0 FUNC GLOBAL DEFAULT UND __futimes64@GLIBC_2.34 (3) │ │ │ │ - 120: 00000000 0 FUNC GLOBAL DEFAULT UND __lutimes64@GLIBC_2.34 (3) │ │ │ │ - 121: 00000000 0 FUNC GLOBAL DEFAULT UND __utimes64@GLIBC_2.34 (3) │ │ │ │ - 122: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_mul │ │ │ │ - 123: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_mul_1 │ │ │ │ - 124: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_sub_1 │ │ │ │ - 125: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_add_1 │ │ │ │ - 126: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_popcount │ │ │ │ - 127: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_mod_1 │ │ │ │ - 128: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_sub │ │ │ │ - 129: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_add │ │ │ │ - 130: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_divrem_1 │ │ │ │ - 131: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_cmp │ │ │ │ - 132: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_xor_n │ │ │ │ - 133: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_ior_n │ │ │ │ - 134: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_andn_n │ │ │ │ - 135: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_and_n │ │ │ │ - 136: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_invert │ │ │ │ - 137: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_powm_sec │ │ │ │ - 138: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_powm │ │ │ │ - 139: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_nextprime │ │ │ │ - 140: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_probab_prime_p │ │ │ │ - 141: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_export │ │ │ │ - 142: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_sizeinbase │ │ │ │ - 143: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_tdiv_qr │ │ │ │ - 144: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_gcdext │ │ │ │ - 145: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_clear │ │ │ │ - 146: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_gcd │ │ │ │ - 147: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_init │ │ │ │ - 148: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_gcd_1 │ │ │ │ - 149: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_get_d_2exp │ │ │ │ - 150: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_get_d │ │ │ │ - 151: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_lshift │ │ │ │ - 152: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_rshift │ │ │ │ - 153: 00000000 0 FUNC GLOBAL DEFAULT UND epoll_wait@GLIBC_2.4 (4) │ │ │ │ - 154: 00000000 0 FUNC GLOBAL DEFAULT UND epoll_create@GLIBC_2.4 (4) │ │ │ │ - 155: 00000000 0 FUNC GLOBAL DEFAULT UND epoll_ctl@GLIBC_2.4 (4) │ │ │ │ - 156: 00000000 0 FUNC GLOBAL DEFAULT UND eventfd@GLIBC_2.7 (10) │ │ │ │ - 157: 00000000 0 FUNC GLOBAL DEFAULT UND eventfd_write@GLIBC_2.7 (10) │ │ │ │ - 158: 00000000 0 FUNC GLOBAL DEFAULT UND __utimensat64@GLIBC_2.34 (3) │ │ │ │ - 159: 00000000 0 FUNC GLOBAL DEFAULT UND mknod@GLIBC_2.33 (11) │ │ │ │ - 160: 00000000 0 FUNC GLOBAL DEFAULT UND __xpg_strerror_r@GLIBC_2.4 (4) │ │ │ │ - 161: 00000000 0 FUNC GLOBAL DEFAULT UND poll@GLIBC_2.4 (4) │ │ │ │ - 162: 00000000 0 FUNC GLOBAL DEFAULT UND iconv_close@GLIBC_2.4 (4) │ │ │ │ - 163: 00000000 0 FUNC GLOBAL DEFAULT UND iconv_open@GLIBC_2.4 (4) │ │ │ │ - 164: 00000000 0 FUNC GLOBAL DEFAULT UND iconv@GLIBC_2.4 (4) │ │ │ │ - 165: 00000000 0 FUNC GLOBAL DEFAULT UND creat@GLIBC_2.4 (4) │ │ │ │ - 166: 00000000 0 FUNC GLOBAL DEFAULT UND umask@GLIBC_2.4 (4) │ │ │ │ - 167: 00000000 0 FUNC GLOBAL DEFAULT UND tcsetattr@GLIBC_2.4 (4) │ │ │ │ - 168: 00000000 0 FUNC GLOBAL DEFAULT UND tcgetattr@GLIBC_2.4 (4) │ │ │ │ - 169: 00000000 0 FUNC GLOBAL DEFAULT UND sigprocmask@GLIBC_2.4 (4) │ │ │ │ - 170: 00000000 0 FUNC GLOBAL DEFAULT UND mkfifo@GLIBC_2.4 (4) │ │ │ │ - 171: 00000000 0 FUNC GLOBAL DEFAULT UND __utime64@GLIBC_2.34 (3) │ │ │ │ - 172: 00000000 0 FUNC GLOBAL DEFAULT UND lseek64@GLIBC_2.4 (4) │ │ │ │ - 173: 00000000 0 FUNC GLOBAL DEFAULT UND isatty@GLIBC_2.4 (4) │ │ │ │ - 174: 00000000 0 FUNC GLOBAL DEFAULT UND calloc@GLIBC_2.4 (4) │ │ │ │ - 175: 00000000 0 FUNC GLOBAL DEFAULT UND nl_langinfo@GLIBC_2.4 (4) │ │ │ │ - 176: 00000000 0 FUNC GLOBAL DEFAULT UND open64@GLIBC_2.4 (4) │ │ │ │ - 177: 00000000 0 FUNC GLOBAL DEFAULT UND __fstat64_time64@GLIBC_2.34 (3) │ │ │ │ - 178: 00000000 0 FUNC GLOBAL DEFAULT UND __stat64_time64@GLIBC_2.34 (3) │ │ │ │ - 179: 00000000 0 FUNC GLOBAL DEFAULT UND ftruncate64@GLIBC_2.4 (4) │ │ │ │ - 180: 00000000 0 FUNC GLOBAL DEFAULT UND abort@GLIBC_2.4 (4) │ │ │ │ - 181: 00000000 0 FUNC GLOBAL DEFAULT UND raise@GLIBC_2.4 (4) │ │ │ │ - 182: 00000000 0 FUNC GLOBAL DEFAULT UND fwrite@GLIBC_2.4 (4) │ │ │ │ - 183: 00000000 0 NOTYPE WEAK DEFAULT UND __gmon_start__ │ │ │ │ - 184: 00000000 0 FUNC GLOBAL DEFAULT UND qsort@GLIBC_2.4 (4) │ │ │ │ - 185: 00000000 0 FUNC GLOBAL DEFAULT UND __assert_fail@GLIBC_2.4 (4) │ │ │ │ - 186: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_deregisterTMCloneTable │ │ │ │ - 187: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_registerTMCloneTable │ │ │ │ - 188: 00000000 0 FUNC GLOBAL DEFAULT UND acoshf@GLIBC_2.4 (20) │ │ │ │ - 189: 00000000 0 FUNC GLOBAL DEFAULT UND cos@GLIBC_2.4 (20) │ │ │ │ - 190: 00000000 0 FUNC GLOBAL DEFAULT UND atanf@GLIBC_2.4 (20) │ │ │ │ - 191: 00000000 0 FUNC GLOBAL DEFAULT UND cosh@GLIBC_2.4 (20) │ │ │ │ - 192: 00000000 0 FUNC GLOBAL DEFAULT UND cosf@GLIBC_2.4 (20) │ │ │ │ - 193: 00000000 0 FUNC GLOBAL DEFAULT UND atanh@GLIBC_2.4 (20) │ │ │ │ - 194: 00000000 0 FUNC GLOBAL DEFAULT UND ldexp@GLIBC_2.4 (20) │ │ │ │ - 195: 00000000 0 FUNC GLOBAL DEFAULT UND atan@GLIBC_2.4 (20) │ │ │ │ - 196: 00000000 0 FUNC GLOBAL DEFAULT UND sincosf@GLIBC_2.4 (20) │ │ │ │ - 197: 00000000 0 FUNC GLOBAL DEFAULT UND pow@GLIBC_2.29 (21) │ │ │ │ - 198: 00000000 0 FUNC GLOBAL DEFAULT UND log2@GLIBC_2.29 (21) │ │ │ │ - 199: 00000000 0 FUNC GLOBAL DEFAULT UND expm1@GLIBC_2.4 (20) │ │ │ │ - 200: 00000000 0 FUNC GLOBAL DEFAULT UND asin@GLIBC_2.4 (20) │ │ │ │ - 201: 00000000 0 FUNC GLOBAL DEFAULT UND tan@GLIBC_2.4 (20) │ │ │ │ - 202: 00000000 0 FUNC GLOBAL DEFAULT UND logf@GLIBC_2.27 (22) │ │ │ │ - 203: 00000000 0 FUNC GLOBAL DEFAULT UND tanf@GLIBC_2.4 (20) │ │ │ │ - 204: 00000000 0 FUNC GLOBAL DEFAULT UND asinf@GLIBC_2.4 (20) │ │ │ │ - 205: 00000000 0 FUNC GLOBAL DEFAULT UND sin@GLIBC_2.4 (20) │ │ │ │ - 206: 00000000 0 FUNC GLOBAL DEFAULT UND tanh@GLIBC_2.4 (20) │ │ │ │ - 207: 00000000 0 FUNC GLOBAL DEFAULT UND sinhf@GLIBC_2.4 (20) │ │ │ │ - 208: 00000000 0 FUNC GLOBAL DEFAULT UND asinh@GLIBC_2.4 (20) │ │ │ │ - 209: 00000000 0 FUNC GLOBAL DEFAULT UND log1p@GLIBC_2.4 (20) │ │ │ │ - 210: 00000000 0 FUNC GLOBAL DEFAULT UND tanhf@GLIBC_2.4 (20) │ │ │ │ - 211: 00000000 0 FUNC GLOBAL DEFAULT UND acosf@GLIBC_2.4 (20) │ │ │ │ - 212: 00000000 0 FUNC GLOBAL DEFAULT UND sincos@GLIBC_2.4 (20) │ │ │ │ - 213: 00000000 0 FUNC GLOBAL DEFAULT UND powf@GLIBC_2.27 (22) │ │ │ │ - 214: 00000000 0 FUNC GLOBAL DEFAULT UND exp@GLIBC_2.29 (21) │ │ │ │ - 215: 00000000 0 FUNC GLOBAL DEFAULT UND acosh@GLIBC_2.4 (20) │ │ │ │ - 216: 00000000 0 FUNC GLOBAL DEFAULT UND asinhf@GLIBC_2.4 (20) │ │ │ │ - 217: 00000000 0 FUNC GLOBAL DEFAULT UND ceil@GLIBC_2.4 (20) │ │ │ │ - 218: 00000000 0 FUNC GLOBAL DEFAULT UND expm1f@GLIBC_2.4 (20) │ │ │ │ - 219: 00000000 0 FUNC GLOBAL DEFAULT UND expf@GLIBC_2.27 (22) │ │ │ │ - 220: 00000000 0 FUNC GLOBAL DEFAULT UND coshf@GLIBC_2.4 (20) │ │ │ │ - 221: 00000000 0 FUNC GLOBAL DEFAULT UND log1pf@GLIBC_2.4 (20) │ │ │ │ - 222: 00000000 0 FUNC GLOBAL DEFAULT UND log@GLIBC_2.29 (21) │ │ │ │ - 223: 00000000 0 FUNC GLOBAL DEFAULT UND sinf@GLIBC_2.4 (20) │ │ │ │ - 224: 00000000 0 FUNC GLOBAL DEFAULT UND sinh@GLIBC_2.4 (20) │ │ │ │ - 225: 00000000 0 FUNC GLOBAL DEFAULT UND acos@GLIBC_2.4 (20) │ │ │ │ - 226: 00000000 0 FUNC GLOBAL DEFAULT UND atanhf@GLIBC_2.4 (20) │ │ │ │ + 2: 00000000 0 FUNC GLOBAL DEFAULT UND __lutimes64@GLIBC_2.34 (3) │ │ │ │ + 3: 00000000 0 FUNC GLOBAL DEFAULT UND __fcntl_time64@GLIBC_2.34 (3) │ │ │ │ + 4: 00000000 0 FUNC GLOBAL DEFAULT UND __futimens64@GLIBC_2.34 (3) │ │ │ │ + 5: 00000000 0 FUNC GLOBAL DEFAULT UND __futimes64@GLIBC_2.34 (3) │ │ │ │ + 6: 00000000 0 FUNC GLOBAL DEFAULT UND __cxa_atexit@GLIBC_2.4 (4) │ │ │ │ + 7: 00000000 0 FUNC GLOBAL DEFAULT UND __lstat64_time64@GLIBC_2.34 (3) │ │ │ │ + 8: 00000000 0 FUNC GLOBAL DEFAULT UND mknod@GLIBC_2.33 (5) │ │ │ │ + 9: 00000000 0 FUNC GLOBAL DEFAULT UND __utimensat64@GLIBC_2.34 (3) │ │ │ │ + 10: 00000000 0 FUNC GLOBAL DEFAULT UND __utimes64@GLIBC_2.34 (3) │ │ │ │ + 11: 00000000 0 FUNC GLOBAL DEFAULT UND __libc_start_main@GLIBC_2.34 (3) │ │ │ │ + 12: 00000000 0 FUNC GLOBAL DEFAULT UND mprotect@GLIBC_2.4 (4) │ │ │ │ + 13: 00000000 0 FUNC GLOBAL DEFAULT UND __isoc23_sscanf@GLIBC_2.38 (6) │ │ │ │ + 14: 00000000 0 FUNC GLOBAL DEFAULT UND dl_iterate_phdr@GLIBC_2.4 (4) │ │ │ │ + 15: 00000000 0 FUNC GLOBAL DEFAULT UND dlinfo@GLIBC_2.34 (3) │ │ │ │ + 16: 00000000 0 FUNC GLOBAL DEFAULT UND dlopen@GLIBC_2.34 (3) │ │ │ │ + 17: 00000000 0 FUNC GLOBAL DEFAULT UND dlclose@GLIBC_2.34 (3) │ │ │ │ + 18: 00000000 0 FUNC GLOBAL DEFAULT UND fseek@GLIBC_2.4 (4) │ │ │ │ + 19: 00000000 0 FUNC GLOBAL DEFAULT UND feof@GLIBC_2.4 (4) │ │ │ │ + 20: 00000000 0 FUNC GLOBAL DEFAULT UND ftell@GLIBC_2.4 (4) │ │ │ │ + 21: 00000000 0 FUNC GLOBAL DEFAULT UND fread@GLIBC_2.4 (4) │ │ │ │ + 22: 00000000 0 FUNC GLOBAL DEFAULT UND fgets@GLIBC_2.4 (4) │ │ │ │ + 23: 00000000 0 FUNC GLOBAL DEFAULT UND fputs@GLIBC_2.4 (4) │ │ │ │ + 24: 00000000 0 FUNC GLOBAL DEFAULT UND newlocale@GLIBC_2.4 (4) │ │ │ │ + 25: 00000000 0 FUNC GLOBAL DEFAULT UND uselocale@GLIBC_2.4 (4) │ │ │ │ + 26: 00000000 0 FUNC GLOBAL DEFAULT UND freelocale@GLIBC_2.4 (4) │ │ │ │ + 27: 00000000 0 FUNC GLOBAL DEFAULT UND dirname@GLIBC_2.4 (4) │ │ │ │ + 28: 00000000 0 FUNC GLOBAL DEFAULT UND dlsym@GLIBC_2.34 (3) │ │ │ │ + 29: 00000000 0 FUNC GLOBAL DEFAULT UND dlerror@GLIBC_2.34 (3) │ │ │ │ + 30: 00000000 0 FUNC GLOBAL DEFAULT UND getc@GLIBC_2.4 (4) │ │ │ │ + 31: 00000000 0 FUNC GLOBAL DEFAULT UND syscall@GLIBC_2.4 (4) │ │ │ │ + 32: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_signal@GLIBC_2.4 (4) │ │ │ │ + 33: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_wait@GLIBC_2.4 (4) │ │ │ │ + 34: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_kill@GLIBC_2.34 (3) │ │ │ │ + 35: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_destroy@GLIBC_2.4 (4) │ │ │ │ + 36: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_broadcast@GLIBC_2.4 (4) │ │ │ │ + 37: 00000000 0 FUNC GLOBAL DEFAULT UND numa_run_on_node@libnuma_1.1 (18) │ │ │ │ + 38: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_cond_init@GLIBC_2.4 (4) │ │ │ │ + 39: 00000000 0 FUNC GLOBAL DEFAULT UND sched_setaffinity@GLIBC_2.4 (4) │ │ │ │ + 40: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_condattr_destroy@GLIBC_2.4 (4) │ │ │ │ + 41: 00000000 0 FUNC GLOBAL DEFAULT UND sched_getaffinity@GLIBC_2.4 (4) │ │ │ │ + 42: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_condattr_init@GLIBC_2.4 (4) │ │ │ │ + 43: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_key_delete@GLIBC_2.34 (3) │ │ │ │ + 44: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_setspecific@GLIBC_2.34 (3) │ │ │ │ + 45: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_self@GLIBC_2.4 (4) │ │ │ │ + 46: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_getspecific@GLIBC_2.34 (3) │ │ │ │ + 47: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_key_create@GLIBC_2.34 (3) │ │ │ │ + 48: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_destroy@GLIBC_2.4 (4) │ │ │ │ + 49: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_init@GLIBC_2.4 (4) │ │ │ │ + 50: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_create@GLIBC_2.34 (3) │ │ │ │ + 51: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_exit@GLIBC_2.4 (4) │ │ │ │ + 52: 00000000 0 FUNC GLOBAL DEFAULT UND sched_yield@GLIBC_2.4 (4) │ │ │ │ + 53: 00000000 0 FUNC GLOBAL DEFAULT UND __pthread_cond_timedwait64@GLIBC_2.34 (3) │ │ │ │ + 54: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_condattr_setclock@GLIBC_2.34 (3) │ │ │ │ + 55: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_setname_np@GLIBC_2.34 (3) │ │ │ │ + 56: 00000000 0 FUNC GLOBAL DEFAULT UND numa_bitmask_free@libnuma_1.2 (19) │ │ │ │ + 57: 00000000 0 FUNC GLOBAL DEFAULT UND numa_get_mems_allowed@libnuma_1.2 (19) │ │ │ │ + 58: 00000000 0 FUNC GLOBAL DEFAULT UND numa_num_configured_nodes@libnuma_1.2 (19) │ │ │ │ + 59: 00000000 0 FUNC GLOBAL DEFAULT UND numa_available@libnuma_1.1 (18) │ │ │ │ + 60: 00000000 0 FUNC GLOBAL DEFAULT UND mbind@libnuma_1.1 (18) │ │ │ │ + 61: 00000000 0 FUNC GLOBAL DEFAULT UND munmap@GLIBC_2.4 (4) │ │ │ │ + 62: 00000000 0 FUNC GLOBAL DEFAULT UND madvise@GLIBC_2.4 (4) │ │ │ │ + 63: 00000000 0 FUNC GLOBAL DEFAULT UND mmap64@GLIBC_2.4 (4) │ │ │ │ + 64: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_detach@GLIBC_2.34 (3) │ │ │ │ + 65: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_join@GLIBC_2.34 (3) │ │ │ │ + 66: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_sigmask@GLIBC_2.32 (7) │ │ │ │ + 67: 00000000 0 FUNC GLOBAL DEFAULT UND __timerfd_settime64@GLIBC_2.34 (3) │ │ │ │ + 68: 00000000 0 FUNC GLOBAL DEFAULT UND timerfd_create@GLIBC_2.8 (8) │ │ │ │ + 69: 00000000 0 FUNC GLOBAL DEFAULT UND __gettimeofday64@GLIBC_2.34 (3) │ │ │ │ + 70: 00000000 0 FUNC GLOBAL DEFAULT UND __getrusage64@GLIBC_2.34 (3) │ │ │ │ + 71: 00000000 0 FUNC GLOBAL DEFAULT UND clock_getcpuclockid@GLIBC_2.17 (9) │ │ │ │ + 72: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_double@LIBFFI_BASE_8.0 (16) │ │ │ │ + 73: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_float@LIBFFI_BASE_8.0 (16) │ │ │ │ + 74: 00000000 0 FUNC GLOBAL DEFAULT UND fopen64@GLIBC_2.4 (4) │ │ │ │ + 75: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint64@LIBFFI_BASE_8.0 (16) │ │ │ │ + 76: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint16@LIBFFI_BASE_8.0 (16) │ │ │ │ + 77: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint32@LIBFFI_BASE_8.0 (16) │ │ │ │ + 78: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint8@LIBFFI_BASE_8.0 (16) │ │ │ │ + 79: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint64@LIBFFI_BASE_8.0 (16) │ │ │ │ + 80: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_pointer@LIBFFI_BASE_8.0 (16) │ │ │ │ + 81: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint16@LIBFFI_BASE_8.0 (16) │ │ │ │ + 82: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_void@LIBFFI_BASE_8.0 (16) │ │ │ │ + 83: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_uint32@LIBFFI_BASE_8.0 (16) │ │ │ │ + 84: 00000000 0 OBJECT GLOBAL DEFAULT UND ffi_type_sint8@LIBFFI_BASE_8.0 (16) │ │ │ │ + 85: 00000000 0 FUNC GLOBAL DEFAULT UND ffi_prep_closure_loc@LIBFFI_CLOSURE_8.0 (17) │ │ │ │ + 86: 00000000 0 FUNC GLOBAL DEFAULT UND ffi_closure_alloc@LIBFFI_CLOSURE_8.0 (17) │ │ │ │ + 87: 00000000 0 FUNC GLOBAL DEFAULT UND ffi_closure_free@LIBFFI_CLOSURE_8.0 (17) │ │ │ │ + 88: 00000000 0 FUNC GLOBAL DEFAULT UND stpcpy@GLIBC_2.4 (4) │ │ │ │ + 89: 00000000 0 FUNC GLOBAL DEFAULT UND vsnprintf@GLIBC_2.4 (4) │ │ │ │ + 90: 00000000 0 FUNC GLOBAL DEFAULT UND fclose@GLIBC_2.4 (4) │ │ │ │ + 91: 00000000 0 FUNC GLOBAL DEFAULT UND posix_memalign@GLIBC_2.4 (4) │ │ │ │ + 92: 00000000 0 FUNC GLOBAL DEFAULT UND strnlen@GLIBC_2.4 (4) │ │ │ │ + 93: 00000000 0 FUNC GLOBAL DEFAULT UND printf@GLIBC_2.4 (4) │ │ │ │ + 94: 00000000 0 FUNC GLOBAL DEFAULT UND puts@GLIBC_2.4 (4) │ │ │ │ + 95: 00000000 0 FUNC GLOBAL DEFAULT UND sprintf@GLIBC_2.4 (4) │ │ │ │ + 96: 00000000 0 FUNC GLOBAL DEFAULT UND __ctime64_r@GLIBC_2.34 (3) │ │ │ │ + 97: 00000000 0 FUNC GLOBAL DEFAULT UND __time64@GLIBC_2.34 (3) │ │ │ │ + 98: 00000000 0 FUNC GLOBAL DEFAULT UND __nanosleep64@GLIBC_2.34 (3) │ │ │ │ + 99: 00000000 0 FUNC GLOBAL DEFAULT UND setlocale@GLIBC_2.4 (4) │ │ │ │ + 100: 00000000 0 FUNC GLOBAL DEFAULT UND strerror@GLIBC_2.4 (4) │ │ │ │ + 101: 00000000 0 OBJECT GLOBAL DEFAULT UND stderr@GLIBC_2.4 (4) │ │ │ │ + 102: 00000000 0 FUNC GLOBAL DEFAULT UND fputc@GLIBC_2.4 (4) │ │ │ │ + 103: 00000000 0 FUNC GLOBAL DEFAULT UND fprintf@GLIBC_2.4 (4) │ │ │ │ + 104: 00000000 0 FUNC GLOBAL DEFAULT UND __isoc23_strtol@GLIBC_2.38 (6) │ │ │ │ + 105: 00000000 0 FUNC GLOBAL DEFAULT UND strrchr@GLIBC_2.4 (4) │ │ │ │ + 106: 00000000 0 FUNC GLOBAL DEFAULT UND __isoc23_strtoul@GLIBC_2.38 (6) │ │ │ │ + 107: 00000000 0 FUNC GLOBAL DEFAULT UND fflush@GLIBC_2.4 (4) │ │ │ │ + 108: 00000000 0 FUNC GLOBAL DEFAULT UND strdup@GLIBC_2.4 (4) │ │ │ │ + 109: 00000000 0 OBJECT GLOBAL DEFAULT UND stdout@GLIBC_2.4 (4) │ │ │ │ + 110: 00000000 0 FUNC GLOBAL DEFAULT UND strncmp@GLIBC_2.4 (4) │ │ │ │ + 111: 00000000 0 FUNC GLOBAL DEFAULT UND strcpy@GLIBC_2.4 (4) │ │ │ │ + 112: 00000000 0 FUNC GLOBAL DEFAULT UND vfprintf@GLIBC_2.4 (4) │ │ │ │ + 113: 00000000 0 FUNC GLOBAL DEFAULT UND strncpy@GLIBC_2.4 (4) │ │ │ │ + 114: 00000000 0 FUNC GLOBAL DEFAULT UND __ctype_b_loc@GLIBC_2.4 (4) │ │ │ │ + 115: 00000000 0 FUNC GLOBAL DEFAULT UND strtod@GLIBC_2.4 (4) │ │ │ │ + 116: 00000000 0 FUNC GLOBAL DEFAULT UND snprintf@GLIBC_2.4 (4) │ │ │ │ + 117: 00000000 0 FUNC GLOBAL DEFAULT UND strcmp@GLIBC_2.4 (4) │ │ │ │ + 118: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_trylock@GLIBC_2.34 (3) │ │ │ │ + 119: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_unlock@GLIBC_2.4 (4) │ │ │ │ + 120: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_mutex_lock@GLIBC_2.4 (4) │ │ │ │ + 121: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_mul │ │ │ │ + 122: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_mul_1 │ │ │ │ + 123: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_sub_1 │ │ │ │ + 124: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_add_1 │ │ │ │ + 125: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_popcount │ │ │ │ + 126: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_mod_1 │ │ │ │ + 127: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_sub │ │ │ │ + 128: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_add │ │ │ │ + 129: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_divrem_1 │ │ │ │ + 130: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_cmp │ │ │ │ + 131: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_xor_n │ │ │ │ + 132: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_ior_n │ │ │ │ + 133: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_andn_n │ │ │ │ + 134: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_and_n │ │ │ │ + 135: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_invert │ │ │ │ + 136: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_powm_sec │ │ │ │ + 137: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_powm │ │ │ │ + 138: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_nextprime │ │ │ │ + 139: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_probab_prime_p │ │ │ │ + 140: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_export │ │ │ │ + 141: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_sizeinbase │ │ │ │ + 142: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_tdiv_qr │ │ │ │ + 143: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_gcdext │ │ │ │ + 144: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_clear │ │ │ │ + 145: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_gcd │ │ │ │ + 146: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_init │ │ │ │ + 147: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_gcd_1 │ │ │ │ + 148: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_get_d_2exp │ │ │ │ + 149: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpz_get_d │ │ │ │ + 150: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_lshift │ │ │ │ + 151: 00000000 0 FUNC GLOBAL DEFAULT UND __gmpn_rshift │ │ │ │ + 152: 00000000 0 FUNC GLOBAL DEFAULT UND epoll_wait@GLIBC_2.4 (4) │ │ │ │ + 153: 00000000 0 FUNC GLOBAL DEFAULT UND epoll_create@GLIBC_2.4 (4) │ │ │ │ + 154: 00000000 0 FUNC GLOBAL DEFAULT UND epoll_ctl@GLIBC_2.4 (4) │ │ │ │ + 155: 00000000 0 FUNC GLOBAL DEFAULT UND eventfd@GLIBC_2.7 (10) │ │ │ │ + 156: 00000000 0 FUNC GLOBAL DEFAULT UND eventfd_write@GLIBC_2.7 (10) │ │ │ │ + 157: 00000000 0 FUNC GLOBAL DEFAULT UND __xpg_strerror_r@GLIBC_2.4 (4) │ │ │ │ + 158: 00000000 0 FUNC GLOBAL DEFAULT UND poll@GLIBC_2.4 (4) │ │ │ │ + 159: 00000000 0 FUNC GLOBAL DEFAULT UND iconv_close@GLIBC_2.4 (4) │ │ │ │ + 160: 00000000 0 FUNC GLOBAL DEFAULT UND iconv_open@GLIBC_2.4 (4) │ │ │ │ + 161: 00000000 0 FUNC GLOBAL DEFAULT UND iconv@GLIBC_2.4 (4) │ │ │ │ + 162: 00000000 0 FUNC GLOBAL DEFAULT UND creat@GLIBC_2.4 (4) │ │ │ │ + 163: 00000000 0 FUNC GLOBAL DEFAULT UND umask@GLIBC_2.4 (4) │ │ │ │ + 164: 00000000 0 FUNC GLOBAL DEFAULT UND tcsetattr@GLIBC_2.4 (4) │ │ │ │ + 165: 00000000 0 FUNC GLOBAL DEFAULT UND tcgetattr@GLIBC_2.4 (4) │ │ │ │ + 166: 00000000 0 FUNC GLOBAL DEFAULT UND sigprocmask@GLIBC_2.4 (4) │ │ │ │ + 167: 00000000 0 FUNC GLOBAL DEFAULT UND mkfifo@GLIBC_2.4 (4) │ │ │ │ + 168: 00000000 0 FUNC GLOBAL DEFAULT UND __utime64@GLIBC_2.34 (3) │ │ │ │ + 169: 00000000 0 FUNC GLOBAL DEFAULT UND lseek64@GLIBC_2.4 (4) │ │ │ │ + 170: 00000000 0 FUNC GLOBAL DEFAULT UND isatty@GLIBC_2.4 (4) │ │ │ │ + 171: 00000000 0 FUNC GLOBAL DEFAULT UND calloc@GLIBC_2.4 (4) │ │ │ │ + 172: 00000000 0 FUNC GLOBAL DEFAULT UND nl_langinfo@GLIBC_2.4 (4) │ │ │ │ + 173: 00000000 0 FUNC GLOBAL DEFAULT UND open64@GLIBC_2.4 (4) │ │ │ │ + 174: 00000000 0 FUNC GLOBAL DEFAULT UND __fstat64_time64@GLIBC_2.34 (3) │ │ │ │ + 175: 00000000 0 FUNC GLOBAL DEFAULT UND __stat64_time64@GLIBC_2.34 (3) │ │ │ │ + 176: 00000000 0 FUNC GLOBAL DEFAULT UND ftruncate64@GLIBC_2.4 (4) │ │ │ │ + 177: 00000000 0 FUNC GLOBAL DEFAULT UND abort@GLIBC_2.4 (4) │ │ │ │ + 178: 00000000 0 FUNC GLOBAL DEFAULT UND raise@GLIBC_2.4 (4) │ │ │ │ + 179: 00000000 0 FUNC GLOBAL DEFAULT UND fwrite@GLIBC_2.4 (4) │ │ │ │ + 180: 00000000 0 NOTYPE WEAK DEFAULT UND __gmon_start__ │ │ │ │ + 181: 00000000 0 FUNC GLOBAL DEFAULT UND qsort@GLIBC_2.4 (4) │ │ │ │ + 182: 00000000 0 FUNC GLOBAL DEFAULT UND __assert_fail@GLIBC_2.4 (4) │ │ │ │ + 183: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_deregisterTMCloneTable │ │ │ │ + 184: 00000000 0 NOTYPE WEAK DEFAULT UND _ITM_registerTMCloneTable │ │ │ │ + 185: 00000000 0 FUNC GLOBAL DEFAULT UND acoshf@GLIBC_2.4 (20) │ │ │ │ + 186: 00000000 0 FUNC GLOBAL DEFAULT UND cos@GLIBC_2.4 (20) │ │ │ │ + 187: 00000000 0 FUNC GLOBAL DEFAULT UND atanf@GLIBC_2.4 (20) │ │ │ │ + 188: 00000000 0 FUNC GLOBAL DEFAULT UND cosh@GLIBC_2.4 (20) │ │ │ │ + 189: 00000000 0 FUNC GLOBAL DEFAULT UND cosf@GLIBC_2.4 (20) │ │ │ │ + 190: 00000000 0 FUNC GLOBAL DEFAULT UND atanh@GLIBC_2.4 (20) │ │ │ │ + 191: 00000000 0 FUNC GLOBAL DEFAULT UND ldexp@GLIBC_2.4 (20) │ │ │ │ + 192: 00000000 0 FUNC GLOBAL DEFAULT UND atan@GLIBC_2.4 (20) │ │ │ │ + 193: 00000000 0 FUNC GLOBAL DEFAULT UND sincosf@GLIBC_2.4 (20) │ │ │ │ + 194: 00000000 0 FUNC GLOBAL DEFAULT UND execvpe@GLIBC_2.11 (11) │ │ │ │ + 195: 00000000 0 FUNC GLOBAL DEFAULT UND pow@GLIBC_2.29 (21) │ │ │ │ + 196: 00000000 0 FUNC GLOBAL DEFAULT UND log2@GLIBC_2.29 (21) │ │ │ │ + 197: 00000000 0 FUNC GLOBAL DEFAULT UND expm1@GLIBC_2.4 (20) │ │ │ │ + 198: 00000000 0 FUNC GLOBAL DEFAULT UND asin@GLIBC_2.4 (20) │ │ │ │ + 199: 00000000 0 FUNC GLOBAL DEFAULT UND tan@GLIBC_2.4 (20) │ │ │ │ + 200: 00000000 0 FUNC GLOBAL DEFAULT UND logf@GLIBC_2.27 (22) │ │ │ │ + 201: 00000000 0 FUNC GLOBAL DEFAULT UND tanf@GLIBC_2.4 (20) │ │ │ │ + 202: 00000000 0 FUNC GLOBAL DEFAULT UND asinf@GLIBC_2.4 (20) │ │ │ │ + 203: 00000000 0 FUNC GLOBAL DEFAULT UND sin@GLIBC_2.4 (20) │ │ │ │ + 204: 00000000 0 FUNC GLOBAL DEFAULT UND tanh@GLIBC_2.4 (20) │ │ │ │ + 205: 00000000 0 FUNC GLOBAL DEFAULT UND sinhf@GLIBC_2.4 (20) │ │ │ │ + 206: 00000000 0 FUNC GLOBAL DEFAULT UND asinh@GLIBC_2.4 (20) │ │ │ │ + 207: 00000000 0 FUNC GLOBAL DEFAULT UND log1p@GLIBC_2.4 (20) │ │ │ │ + 208: 00000000 0 FUNC GLOBAL DEFAULT UND tanhf@GLIBC_2.4 (20) │ │ │ │ + 209: 00000000 0 FUNC GLOBAL DEFAULT UND acosf@GLIBC_2.4 (20) │ │ │ │ + 210: 00000000 0 FUNC GLOBAL DEFAULT UND sincos@GLIBC_2.4 (20) │ │ │ │ + 211: 00000000 0 FUNC GLOBAL DEFAULT UND powf@GLIBC_2.27 (22) │ │ │ │ + 212: 00000000 0 FUNC GLOBAL DEFAULT UND exp@GLIBC_2.29 (21) │ │ │ │ + 213: 00000000 0 FUNC GLOBAL DEFAULT UND acosh@GLIBC_2.4 (20) │ │ │ │ + 214: 00000000 0 FUNC GLOBAL DEFAULT UND asinhf@GLIBC_2.4 (20) │ │ │ │ + 215: 00000000 0 FUNC GLOBAL DEFAULT UND ceil@GLIBC_2.4 (20) │ │ │ │ + 216: 00000000 0 FUNC GLOBAL DEFAULT UND expm1f@GLIBC_2.4 (20) │ │ │ │ + 217: 00000000 0 FUNC GLOBAL DEFAULT UND expf@GLIBC_2.27 (22) │ │ │ │ + 218: 00000000 0 FUNC GLOBAL DEFAULT UND coshf@GLIBC_2.4 (20) │ │ │ │ + 219: 00000000 0 FUNC GLOBAL DEFAULT UND log1pf@GLIBC_2.4 (20) │ │ │ │ + 220: 00000000 0 FUNC GLOBAL DEFAULT UND log@GLIBC_2.29 (21) │ │ │ │ + 221: 00000000 0 FUNC GLOBAL DEFAULT UND sinf@GLIBC_2.4 (20) │ │ │ │ + 222: 00000000 0 FUNC GLOBAL DEFAULT UND sinh@GLIBC_2.4 (20) │ │ │ │ + 223: 00000000 0 FUNC GLOBAL DEFAULT UND acos@GLIBC_2.4 (20) │ │ │ │ + 224: 00000000 0 FUNC GLOBAL DEFAULT UND atanhf@GLIBC_2.4 (20) │ │ │ │ + 225: 00000000 0 FUNC GLOBAL DEFAULT UND __clock_gettime64@GLIBC_2.34 (3) │ │ │ │ + 226: 00000000 0 FUNC GLOBAL DEFAULT UND __clock_getres64@GLIBC_2.34 (3) │ │ │ │ 227: 00000000 0 FUNC GLOBAL DEFAULT UND __localtime64_r@GLIBC_2.34 (3) │ │ │ │ 228: 00000000 0 FUNC GLOBAL DEFAULT UND memcpy@GLIBC_2.4 (4) │ │ │ │ - 229: 00000000 0 FUNC GLOBAL DEFAULT UND getpgid@GLIBC_2.4 (4) │ │ │ │ - 230: 00000000 0 FUNC GLOBAL DEFAULT UND killpg@GLIBC_2.4 (4) │ │ │ │ - 231: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_addchdir_np@GLIBC_2.29 (12) │ │ │ │ - 232: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnp@GLIBC_2.15 (13) │ │ │ │ - 233: 00000000 0 FUNC GLOBAL DEFAULT UND fork@GLIBC_2.4 (4) │ │ │ │ - 234: 00000000 0 FUNC GLOBAL DEFAULT UND sysconf@GLIBC_2.4 (4) │ │ │ │ - 235: 00000000 0 FUNC GLOBAL DEFAULT UND pipe@GLIBC_2.4 (4) │ │ │ │ - 236: 00000000 0 FUNC GLOBAL DEFAULT UND read@GLIBC_2.4 (4) │ │ │ │ - 237: 00000000 0 FUNC GLOBAL DEFAULT UND setgid@GLIBC_2.4 (4) │ │ │ │ - 238: 00000000 0 FUNC GLOBAL DEFAULT UND close@GLIBC_2.4 (4) │ │ │ │ - 239: 00000000 0 FUNC GLOBAL DEFAULT UND getpwuid_r@GLIBC_2.4 (4) │ │ │ │ - 240: 00000000 0 FUNC GLOBAL DEFAULT UND malloc@GLIBC_2.4 (4) │ │ │ │ - 241: 00000000 0 FUNC GLOBAL DEFAULT UND kill@GLIBC_2.4 (4) │ │ │ │ - 242: 00000000 0 FUNC GLOBAL DEFAULT UND setuid@GLIBC_2.4 (4) │ │ │ │ - 243: 00000000 0 FUNC GLOBAL DEFAULT UND waitpid@GLIBC_2.4 (4) │ │ │ │ - 244: 00000000 0 FUNC GLOBAL DEFAULT UND initgroups@GLIBC_2.4 (4) │ │ │ │ - 245: 00000000 0 FUNC GLOBAL DEFAULT UND __errno_location@GLIBC_2.4 (4) │ │ │ │ - 246: 00000000 0 FUNC GLOBAL DEFAULT UND write@GLIBC_2.4 (4) │ │ │ │ - 247: 00000000 0 FUNC GLOBAL DEFAULT UND chdir@GLIBC_2.4 (4) │ │ │ │ - 248: 00000000 0 FUNC GLOBAL DEFAULT UND _exit@GLIBC_2.4 (4) │ │ │ │ - 249: 00000000 0 FUNC GLOBAL DEFAULT UND setpgid@GLIBC_2.4 (4) │ │ │ │ - 250: 00000000 0 FUNC GLOBAL DEFAULT UND dup2@GLIBC_2.4 (4) │ │ │ │ - 251: 00000000 0 FUNC GLOBAL DEFAULT UND getgid@GLIBC_2.4 (4) │ │ │ │ - 252: 00000000 0 FUNC GLOBAL DEFAULT UND sigemptyset@GLIBC_2.4 (4) │ │ │ │ - 253: 00000000 0 FUNC GLOBAL DEFAULT UND setsid@GLIBC_2.4 (4) │ │ │ │ - 254: 00000000 0 FUNC GLOBAL DEFAULT UND sigaction@GLIBC_2.4 (4) │ │ │ │ - 255: 00000000 0 FUNC GLOBAL DEFAULT UND execvp@GLIBC_2.4 (4) │ │ │ │ - 256: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_addopen@GLIBC_2.4 (4) │ │ │ │ - 257: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_addclose@GLIBC_2.4 (4) │ │ │ │ - 258: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_adddup2@GLIBC_2.4 (4) │ │ │ │ - 259: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_init@GLIBC_2.4 (4) │ │ │ │ - 260: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_init@GLIBC_2.4 (4) │ │ │ │ - 261: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_destroy@GLIBC_2.4 (4) │ │ │ │ - 262: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_destroy@GLIBC_2.4 (4) │ │ │ │ - 263: 00000000 0 FUNC GLOBAL DEFAULT UND sigaddset@GLIBC_2.4 (4) │ │ │ │ - 264: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_setsigdefault@GLIBC_2.4 (4) │ │ │ │ - 265: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_setflags@GLIBC_2.4 (4) │ │ │ │ - 266: 00000000 0 OBJECT GLOBAL DEFAULT UND environ@GLIBC_2.4 (4) │ │ │ │ - 267: 00000000 0 FUNC GLOBAL DEFAULT UND memcmp@GLIBC_2.4 (4) │ │ │ │ - 268: 00000000 0 FUNC GLOBAL DEFAULT UND bcmp@GLIBC_2.4 (4) │ │ │ │ - 269: 00000000 0 FUNC GLOBAL DEFAULT UND strlen@GLIBC_2.4 (4) │ │ │ │ - 270: 00000000 0 FUNC GLOBAL DEFAULT UND realpath@GLIBC_2.4 (4) │ │ │ │ - 271: 00000000 0 FUNC GLOBAL DEFAULT UND geteuid@GLIBC_2.4 (4) │ │ │ │ - 272: 00000000 0 FUNC GLOBAL DEFAULT UND chown@GLIBC_2.4 (4) │ │ │ │ - 273: 00000000 0 FUNC GLOBAL DEFAULT UND sigdelset@GLIBC_2.4 (4) │ │ │ │ - 274: 00000000 0 FUNC GLOBAL DEFAULT UND sigismember@GLIBC_2.4 (4) │ │ │ │ - 275: 00000000 0 FUNC GLOBAL DEFAULT UND sigfillset@GLIBC_2.4 (4) │ │ │ │ - 276: 00000000 0 FUNC GLOBAL DEFAULT UND alarm@GLIBC_2.4 (4) │ │ │ │ - 277: 00000000 0 FUNC GLOBAL DEFAULT UND sigsuspend@GLIBC_2.4 (4) │ │ │ │ - 278: 00000000 0 FUNC GLOBAL DEFAULT UND sigpending@GLIBC_2.4 (4) │ │ │ │ - 279: 00000000 0 FUNC GLOBAL DEFAULT UND getgrgid_r@GLIBC_2.4 (4) │ │ │ │ - 280: 00000000 0 FUNC GLOBAL DEFAULT UND getgrnam_r@GLIBC_2.4 (4) │ │ │ │ - 281: 00000000 0 FUNC GLOBAL DEFAULT UND getpwnam_r@GLIBC_2.4 (4) │ │ │ │ - 282: 00000000 0 FUNC GLOBAL DEFAULT UND getgroups@GLIBC_2.4 (4) │ │ │ │ - 283: 00000000 0 FUNC GLOBAL DEFAULT UND setgroups@GLIBC_2.4 (4) │ │ │ │ - 284: 00000000 0 FUNC GLOBAL DEFAULT UND getuid@GLIBC_2.4 (4) │ │ │ │ - 285: 00000000 0 FUNC GLOBAL DEFAULT UND setegid@GLIBC_2.4 (4) │ │ │ │ - 286: 00000000 0 FUNC GLOBAL DEFAULT UND getegid@GLIBC_2.4 (4) │ │ │ │ - 287: 00000000 0 FUNC GLOBAL DEFAULT UND seteuid@GLIBC_2.4 (4) │ │ │ │ - 288: 00000000 0 FUNC GLOBAL DEFAULT UND getgrent@GLIBC_2.4 (4) │ │ │ │ - 289: 00000000 0 FUNC GLOBAL DEFAULT UND endpwent@GLIBC_2.4 (4) │ │ │ │ - 290: 00000000 0 FUNC GLOBAL DEFAULT UND setpwent@GLIBC_2.4 (4) │ │ │ │ - 291: 00000000 0 FUNC GLOBAL DEFAULT UND getpwent@GLIBC_2.4 (4) │ │ │ │ - 292: 00000000 0 FUNC GLOBAL DEFAULT UND getlogin@GLIBC_2.4 (4) │ │ │ │ - 293: 00000000 0 FUNC GLOBAL DEFAULT UND endgrent@GLIBC_2.4 (4) │ │ │ │ - 294: 00000000 0 FUNC GLOBAL DEFAULT UND setgrent@GLIBC_2.4 (4) │ │ │ │ - 295: 00000000 0 FUNC GLOBAL DEFAULT UND opendir@GLIBC_2.4 (4) │ │ │ │ - 296: 00000000 0 FUNC GLOBAL DEFAULT UND rmdir@GLIBC_2.4 (4) │ │ │ │ - 297: 00000000 0 FUNC GLOBAL DEFAULT UND mkdir@GLIBC_2.4 (4) │ │ │ │ - 298: 00000000 0 FUNC GLOBAL DEFAULT UND getcwd@GLIBC_2.4 (4) │ │ │ │ - 299: 00000000 0 FUNC GLOBAL DEFAULT UND truncate64@GLIBC_2.4 (4) │ │ │ │ - 300: 00000000 0 FUNC GLOBAL DEFAULT UND rename@GLIBC_2.4 (4) │ │ │ │ - 301: 00000000 0 FUNC GLOBAL DEFAULT UND symlink@GLIBC_2.4 (4) │ │ │ │ - 302: 00000000 0 FUNC GLOBAL DEFAULT UND link@GLIBC_2.4 (4) │ │ │ │ - 303: 00000000 0 FUNC GLOBAL DEFAULT UND lchown@GLIBC_2.4 (4) │ │ │ │ - 304: 00000000 0 FUNC GLOBAL DEFAULT UND readlink@GLIBC_2.4 (4) │ │ │ │ - 305: 00000000 0 FUNC GLOBAL DEFAULT UND unlink@GLIBC_2.4 (4) │ │ │ │ - 306: 00000000 0 FUNC GLOBAL DEFAULT UND access@GLIBC_2.4 (4) │ │ │ │ - 307: 00000000 0 FUNC GLOBAL DEFAULT UND chmod@GLIBC_2.4 (4) │ │ │ │ - 308: 00000000 0 FUNC GLOBAL DEFAULT UND pathconf@GLIBC_2.4 (4) │ │ │ │ - 309: 00000000 0 FUNC GLOBAL DEFAULT UND unsetenv@GLIBC_2.4 (4) │ │ │ │ - 310: 00000000 0 FUNC GLOBAL DEFAULT UND clearenv@GLIBC_2.4 (4) │ │ │ │ - 311: 00000000 0 FUNC GLOBAL DEFAULT UND getenv@GLIBC_2.4 (4) │ │ │ │ - 312: 00000000 0 FUNC GLOBAL DEFAULT UND setenv@GLIBC_2.4 (4) │ │ │ │ - 313: 00000000 0 FUNC GLOBAL DEFAULT UND putenv@GLIBC_2.4 (4) │ │ │ │ - 314: 00000000 0 FUNC GLOBAL DEFAULT UND fdopendir@GLIBC_2.4 (4) │ │ │ │ - 315: 00000000 0 FUNC GLOBAL DEFAULT UND closedir@GLIBC_2.4 (4) │ │ │ │ - 316: 00000000 0 FUNC GLOBAL DEFAULT UND fchdir@GLIBC_2.4 (4) │ │ │ │ - 317: 00000000 0 FUNC GLOBAL DEFAULT UND statx@GLIBC_2.28 (14) │ │ │ │ - 318: 00000000 0 FUNC GLOBAL DEFAULT UND telldir@GLIBC_2.4 (4) │ │ │ │ - 319: 00000000 0 FUNC GLOBAL DEFAULT UND seekdir@GLIBC_2.4 (4) │ │ │ │ - 320: 00000000 0 FUNC GLOBAL DEFAULT UND rewinddir@GLIBC_2.4 (4) │ │ │ │ - 321: 00000000 0 FUNC GLOBAL DEFAULT UND fpathconf@GLIBC_2.4 (4) │ │ │ │ - 322: 00000000 0 FUNC GLOBAL DEFAULT UND fchown@GLIBC_2.4 (4) │ │ │ │ - 323: 00000000 0 FUNC GLOBAL DEFAULT UND fchmod@GLIBC_2.4 (4) │ │ │ │ - 324: 00000000 0 FUNC GLOBAL DEFAULT UND openat64@GLIBC_2.4 (4) │ │ │ │ - 325: 00000000 0 FUNC GLOBAL DEFAULT UND dup@GLIBC_2.4 (4) │ │ │ │ - 326: 00000000 0 FUNC GLOBAL DEFAULT UND times@GLIBC_2.4 (4) │ │ │ │ - 327: 00000000 0 FUNC GLOBAL DEFAULT UND setpriority@GLIBC_2.4 (4) │ │ │ │ - 328: 00000000 0 FUNC GLOBAL DEFAULT UND nice@GLIBC_2.4 (4) │ │ │ │ - 329: 00000000 0 FUNC GLOBAL DEFAULT UND getpriority@GLIBC_2.4 (4) │ │ │ │ - 330: 00000000 0 FUNC GLOBAL DEFAULT UND exit@GLIBC_2.4 (4) │ │ │ │ - 331: 00000000 0 FUNC GLOBAL DEFAULT UND getpgrp@GLIBC_2.4 (4) │ │ │ │ - 332: 00000000 0 FUNC GLOBAL DEFAULT UND getppid@GLIBC_2.4 (4) │ │ │ │ - 333: 00000000 0 FUNC GLOBAL DEFAULT UND getpid@GLIBC_2.4 (4) │ │ │ │ - 334: 00000000 0 FUNC GLOBAL DEFAULT UND readdir64@GLIBC_2.4 (4) │ │ │ │ - 335: 00000000 0 FUNC GLOBAL DEFAULT UND memmove@GLIBC_2.4 (4) │ │ │ │ - 336: 00000000 0 FUNC GLOBAL DEFAULT UND memset@GLIBC_2.4 (4) │ │ │ │ - 337: 00000000 0 FUNC GLOBAL DEFAULT UND tzset@GLIBC_2.4 (4) │ │ │ │ - 338: 00000000 0 FUNC GLOBAL DEFAULT UND regerror@GLIBC_2.4 (4) │ │ │ │ - 339: 00000000 0 FUNC GLOBAL DEFAULT UND regexec@GLIBC_2.4 (4) │ │ │ │ - 340: 00000000 0 FUNC GLOBAL DEFAULT UND regcomp@GLIBC_2.4 (4) │ │ │ │ - 341: 00000000 0 FUNC GLOBAL DEFAULT UND regfree@GLIBC_2.4 (4) │ │ │ │ - 342: 00000000 0 FUNC GLOBAL DEFAULT UND getentropy@GLIBC_2.25 (15) │ │ │ │ - 343: 00000000 0 FUNC GLOBAL DEFAULT UND gethostname@GLIBC_2.4 (4) │ │ │ │ - 344: 00000000 0 FUNC GLOBAL DEFAULT UND memchr@GLIBC_2.4 (4) │ │ │ │ + 229: 00000000 0 FUNC GLOBAL DEFAULT UND regerror@GLIBC_2.4 (4) │ │ │ │ + 230: 00000000 0 FUNC GLOBAL DEFAULT UND regexec@GLIBC_2.4 (4) │ │ │ │ + 231: 00000000 0 FUNC GLOBAL DEFAULT UND malloc@GLIBC_2.4 (4) │ │ │ │ + 232: 00000000 0 FUNC GLOBAL DEFAULT UND regcomp@GLIBC_2.4 (4) │ │ │ │ + 233: 00000000 0 FUNC GLOBAL DEFAULT UND memset@GLIBC_2.4 (4) │ │ │ │ + 234: 00000000 0 FUNC GLOBAL DEFAULT UND regfree@GLIBC_2.4 (4) │ │ │ │ + 235: 00000000 0 FUNC GLOBAL DEFAULT UND gethostname@GLIBC_2.4 (4) │ │ │ │ + 236: 00000000 0 FUNC GLOBAL DEFAULT UND memmove@GLIBC_2.4 (4) │ │ │ │ + 237: 00000000 0 FUNC GLOBAL DEFAULT UND bcmp@GLIBC_2.4 (4) │ │ │ │ + 238: 00000000 0 FUNC GLOBAL DEFAULT UND memcmp@GLIBC_2.4 (4) │ │ │ │ + 239: 00000000 0 FUNC GLOBAL DEFAULT UND memchr@GLIBC_2.4 (4) │ │ │ │ + 240: 00000000 0 FUNC GLOBAL DEFAULT UND getpgid@GLIBC_2.4 (4) │ │ │ │ + 241: 00000000 0 FUNC GLOBAL DEFAULT UND killpg@GLIBC_2.4 (4) │ │ │ │ + 242: 00000000 0 FUNC GLOBAL DEFAULT UND dup2@GLIBC_2.4 (4) │ │ │ │ + 243: 00000000 0 FUNC GLOBAL DEFAULT UND _exit@GLIBC_2.4 (4) │ │ │ │ + 244: 00000000 0 FUNC GLOBAL DEFAULT UND read@GLIBC_2.4 (4) │ │ │ │ + 245: 00000000 0 FUNC GLOBAL DEFAULT UND sysconf@GLIBC_2.4 (4) │ │ │ │ + 246: 00000000 0 FUNC GLOBAL DEFAULT UND fork@GLIBC_2.4 (4) │ │ │ │ + 247: 00000000 0 FUNC GLOBAL DEFAULT UND pipe@GLIBC_2.4 (4) │ │ │ │ + 248: 00000000 0 FUNC GLOBAL DEFAULT UND getpwuid_r@GLIBC_2.4 (4) │ │ │ │ + 249: 00000000 0 FUNC GLOBAL DEFAULT UND close@GLIBC_2.4 (4) │ │ │ │ + 250: 00000000 0 FUNC GLOBAL DEFAULT UND setgid@GLIBC_2.4 (4) │ │ │ │ + 251: 00000000 0 FUNC GLOBAL DEFAULT UND setuid@GLIBC_2.4 (4) │ │ │ │ + 252: 00000000 0 FUNC GLOBAL DEFAULT UND kill@GLIBC_2.4 (4) │ │ │ │ + 253: 00000000 0 FUNC GLOBAL DEFAULT UND initgroups@GLIBC_2.4 (4) │ │ │ │ + 254: 00000000 0 FUNC GLOBAL DEFAULT UND waitpid@GLIBC_2.4 (4) │ │ │ │ + 255: 00000000 0 FUNC GLOBAL DEFAULT UND __errno_location@GLIBC_2.4 (4) │ │ │ │ + 256: 00000000 0 FUNC GLOBAL DEFAULT UND chdir@GLIBC_2.4 (4) │ │ │ │ + 257: 00000000 0 FUNC GLOBAL DEFAULT UND write@GLIBC_2.4 (4) │ │ │ │ + 258: 00000000 0 FUNC GLOBAL DEFAULT UND getgid@GLIBC_2.4 (4) │ │ │ │ + 259: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_setflags@GLIBC_2.4 (4) │ │ │ │ + 260: 00000000 0 FUNC GLOBAL DEFAULT UND setpgid@GLIBC_2.4 (4) │ │ │ │ + 261: 00000000 0 FUNC GLOBAL DEFAULT UND setsid@GLIBC_2.4 (4) │ │ │ │ + 262: 00000000 0 OBJECT GLOBAL DEFAULT UND environ@GLIBC_2.4 (4) │ │ │ │ + 263: 00000000 0 FUNC GLOBAL DEFAULT UND sigemptyset@GLIBC_2.4 (4) │ │ │ │ + 264: 00000000 0 FUNC GLOBAL DEFAULT UND sigaction@GLIBC_2.4 (4) │ │ │ │ + 265: 00000000 0 FUNC GLOBAL DEFAULT UND execvp@GLIBC_2.4 (4) │ │ │ │ + 266: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_addopen@GLIBC_2.4 (4) │ │ │ │ + 267: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_addclose@GLIBC_2.4 (4) │ │ │ │ + 268: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_adddup2@GLIBC_2.4 (4) │ │ │ │ + 269: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_init@GLIBC_2.4 (4) │ │ │ │ + 270: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_init@GLIBC_2.4 (4) │ │ │ │ + 271: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_addchdir_np@GLIBC_2.29 (12) │ │ │ │ + 272: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawn_file_actions_destroy@GLIBC_2.4 (4) │ │ │ │ + 273: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_destroy@GLIBC_2.4 (4) │ │ │ │ + 274: 00000000 0 FUNC GLOBAL DEFAULT UND sigaddset@GLIBC_2.4 (4) │ │ │ │ + 275: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnattr_setsigdefault@GLIBC_2.4 (4) │ │ │ │ + 276: 00000000 0 FUNC GLOBAL DEFAULT UND posix_spawnp@GLIBC_2.15 (13) │ │ │ │ + 277: 00000000 0 FUNC GLOBAL DEFAULT UND strlen@GLIBC_2.4 (4) │ │ │ │ + 278: 00000000 0 FUNC GLOBAL DEFAULT UND realpath@GLIBC_2.4 (4) │ │ │ │ + 279: 00000000 0 FUNC GLOBAL DEFAULT UND geteuid@GLIBC_2.4 (4) │ │ │ │ + 280: 00000000 0 FUNC GLOBAL DEFAULT UND chown@GLIBC_2.4 (4) │ │ │ │ + 281: 00000000 0 FUNC GLOBAL DEFAULT UND sigismember@GLIBC_2.4 (4) │ │ │ │ + 282: 00000000 0 FUNC GLOBAL DEFAULT UND sigdelset@GLIBC_2.4 (4) │ │ │ │ + 283: 00000000 0 FUNC GLOBAL DEFAULT UND sigfillset@GLIBC_2.4 (4) │ │ │ │ + 284: 00000000 0 FUNC GLOBAL DEFAULT UND alarm@GLIBC_2.4 (4) │ │ │ │ + 285: 00000000 0 FUNC GLOBAL DEFAULT UND sigsuspend@GLIBC_2.4 (4) │ │ │ │ + 286: 00000000 0 FUNC GLOBAL DEFAULT UND sigpending@GLIBC_2.4 (4) │ │ │ │ + 287: 00000000 0 FUNC GLOBAL DEFAULT UND getgrnam_r@GLIBC_2.4 (4) │ │ │ │ + 288: 00000000 0 FUNC GLOBAL DEFAULT UND getgrgid_r@GLIBC_2.4 (4) │ │ │ │ + 289: 00000000 0 FUNC GLOBAL DEFAULT UND getpwnam_r@GLIBC_2.4 (4) │ │ │ │ + 290: 00000000 0 FUNC GLOBAL DEFAULT UND getgroups@GLIBC_2.4 (4) │ │ │ │ + 291: 00000000 0 FUNC GLOBAL DEFAULT UND setgroups@GLIBC_2.4 (4) │ │ │ │ + 292: 00000000 0 FUNC GLOBAL DEFAULT UND getuid@GLIBC_2.4 (4) │ │ │ │ + 293: 00000000 0 FUNC GLOBAL DEFAULT UND getegid@GLIBC_2.4 (4) │ │ │ │ + 294: 00000000 0 FUNC GLOBAL DEFAULT UND seteuid@GLIBC_2.4 (4) │ │ │ │ + 295: 00000000 0 FUNC GLOBAL DEFAULT UND endpwent@GLIBC_2.4 (4) │ │ │ │ + 296: 00000000 0 FUNC GLOBAL DEFAULT UND setpwent@GLIBC_2.4 (4) │ │ │ │ + 297: 00000000 0 FUNC GLOBAL DEFAULT UND setegid@GLIBC_2.4 (4) │ │ │ │ + 298: 00000000 0 FUNC GLOBAL DEFAULT UND getpwent@GLIBC_2.4 (4) │ │ │ │ + 299: 00000000 0 FUNC GLOBAL DEFAULT UND endgrent@GLIBC_2.4 (4) │ │ │ │ + 300: 00000000 0 FUNC GLOBAL DEFAULT UND setgrent@GLIBC_2.4 (4) │ │ │ │ + 301: 00000000 0 FUNC GLOBAL DEFAULT UND getgrent@GLIBC_2.4 (4) │ │ │ │ + 302: 00000000 0 FUNC GLOBAL DEFAULT UND getlogin@GLIBC_2.4 (4) │ │ │ │ + 303: 00000000 0 FUNC GLOBAL DEFAULT UND opendir@GLIBC_2.4 (4) │ │ │ │ + 304: 00000000 0 FUNC GLOBAL DEFAULT UND mkdir@GLIBC_2.4 (4) │ │ │ │ + 305: 00000000 0 FUNC GLOBAL DEFAULT UND getcwd@GLIBC_2.4 (4) │ │ │ │ + 306: 00000000 0 FUNC GLOBAL DEFAULT UND rmdir@GLIBC_2.4 (4) │ │ │ │ + 307: 00000000 0 FUNC GLOBAL DEFAULT UND truncate64@GLIBC_2.4 (4) │ │ │ │ + 308: 00000000 0 FUNC GLOBAL DEFAULT UND rename@GLIBC_2.4 (4) │ │ │ │ + 309: 00000000 0 FUNC GLOBAL DEFAULT UND symlink@GLIBC_2.4 (4) │ │ │ │ + 310: 00000000 0 FUNC GLOBAL DEFAULT UND link@GLIBC_2.4 (4) │ │ │ │ + 311: 00000000 0 FUNC GLOBAL DEFAULT UND readlink@GLIBC_2.4 (4) │ │ │ │ + 312: 00000000 0 FUNC GLOBAL DEFAULT UND unlink@GLIBC_2.4 (4) │ │ │ │ + 313: 00000000 0 FUNC GLOBAL DEFAULT UND lchown@GLIBC_2.4 (4) │ │ │ │ + 314: 00000000 0 FUNC GLOBAL DEFAULT UND chmod@GLIBC_2.4 (4) │ │ │ │ + 315: 00000000 0 FUNC GLOBAL DEFAULT UND pathconf@GLIBC_2.4 (4) │ │ │ │ + 316: 00000000 0 FUNC GLOBAL DEFAULT UND access@GLIBC_2.4 (4) │ │ │ │ + 317: 00000000 0 FUNC GLOBAL DEFAULT UND unsetenv@GLIBC_2.4 (4) │ │ │ │ + 318: 00000000 0 FUNC GLOBAL DEFAULT UND clearenv@GLIBC_2.4 (4) │ │ │ │ + 319: 00000000 0 FUNC GLOBAL DEFAULT UND setenv@GLIBC_2.4 (4) │ │ │ │ + 320: 00000000 0 FUNC GLOBAL DEFAULT UND getenv@GLIBC_2.4 (4) │ │ │ │ + 321: 00000000 0 FUNC GLOBAL DEFAULT UND putenv@GLIBC_2.4 (4) │ │ │ │ + 322: 00000000 0 FUNC GLOBAL DEFAULT UND fdopendir@GLIBC_2.4 (4) │ │ │ │ + 323: 00000000 0 FUNC GLOBAL DEFAULT UND closedir@GLIBC_2.4 (4) │ │ │ │ + 324: 00000000 0 FUNC GLOBAL DEFAULT UND telldir@GLIBC_2.4 (4) │ │ │ │ + 325: 00000000 0 FUNC GLOBAL DEFAULT UND seekdir@GLIBC_2.4 (4) │ │ │ │ + 326: 00000000 0 FUNC GLOBAL DEFAULT UND fchdir@GLIBC_2.4 (4) │ │ │ │ + 327: 00000000 0 FUNC GLOBAL DEFAULT UND rewinddir@GLIBC_2.4 (4) │ │ │ │ + 328: 00000000 0 FUNC GLOBAL DEFAULT UND statx@GLIBC_2.28 (14) │ │ │ │ + 329: 00000000 0 FUNC GLOBAL DEFAULT UND fchmod@GLIBC_2.4 (4) │ │ │ │ + 330: 00000000 0 FUNC GLOBAL DEFAULT UND fpathconf@GLIBC_2.4 (4) │ │ │ │ + 331: 00000000 0 FUNC GLOBAL DEFAULT UND fchown@GLIBC_2.4 (4) │ │ │ │ + 332: 00000000 0 FUNC GLOBAL DEFAULT UND openat64@GLIBC_2.4 (4) │ │ │ │ + 333: 00000000 0 FUNC GLOBAL DEFAULT UND dup@GLIBC_2.4 (4) │ │ │ │ + 334: 00000000 0 FUNC GLOBAL DEFAULT UND times@GLIBC_2.4 (4) │ │ │ │ + 335: 00000000 0 FUNC GLOBAL DEFAULT UND nice@GLIBC_2.4 (4) │ │ │ │ + 336: 00000000 0 FUNC GLOBAL DEFAULT UND getpriority@GLIBC_2.4 (4) │ │ │ │ + 337: 00000000 0 FUNC GLOBAL DEFAULT UND setpriority@GLIBC_2.4 (4) │ │ │ │ + 338: 00000000 0 FUNC GLOBAL DEFAULT UND exit@GLIBC_2.4 (4) │ │ │ │ + 339: 00000000 0 FUNC GLOBAL DEFAULT UND getpgrp@GLIBC_2.4 (4) │ │ │ │ + 340: 00000000 0 FUNC GLOBAL DEFAULT UND getppid@GLIBC_2.4 (4) │ │ │ │ + 341: 00000000 0 FUNC GLOBAL DEFAULT UND getpid@GLIBC_2.4 (4) │ │ │ │ + 342: 00000000 0 FUNC GLOBAL DEFAULT UND readdir64@GLIBC_2.4 (4) │ │ │ │ + 343: 00000000 0 FUNC GLOBAL DEFAULT UND tzset@GLIBC_2.4 (4) │ │ │ │ + 344: 00000000 0 FUNC GLOBAL DEFAULT UND getentropy@GLIBC_2.25 (15) │ │ │ │ 345: 00000000 0 FUNC GLOBAL DEFAULT UND realloc@GLIBC_2.4 (4) │ │ │ │ 346: 0000c350 0 FUNC GLOBAL DEFAULT UND ffi_call@LIBFFI_BASE_8.0 (16) │ │ │ │ - 347: 0000b8e8 0 FUNC GLOBAL DEFAULT UND free@GLIBC_2.4 (4) │ │ │ │ + 347: 0000b708 0 FUNC GLOBAL DEFAULT UND free@GLIBC_2.4 (4) │ │ │ │ 348: 0000c104 0 FUNC GLOBAL DEFAULT UND ffi_prep_cif@LIBFFI_BASE_8.0 (16) │ │ │ ├── readelf --wide --relocs {} │ │ │ │ @@ -1,331 +1,331 @@ │ │ │ │ │ │ │ │ Relocation section '.rel.dyn' at offset 0x2c48 contains 33 entries: │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ -01ee9c78 00004402 R_ARM_ABS32 00000000 ffi_type_double@LIBFFI_BASE_8.0 │ │ │ │ -01eeca70 00004415 R_ARM_GLOB_DAT 00000000 ffi_type_double@LIBFFI_BASE_8.0 │ │ │ │ -01ee9c68 00004502 R_ARM_ABS32 00000000 ffi_type_float@LIBFFI_BASE_8.0 │ │ │ │ -01eeca6c 00004515 R_ARM_GLOB_DAT 00000000 ffi_type_float@LIBFFI_BASE_8.0 │ │ │ │ -01ee9c88 00004702 R_ARM_ABS32 00000000 ffi_type_sint64@LIBFFI_BASE_8.0 │ │ │ │ -01eeca68 00004715 R_ARM_GLOB_DAT 00000000 ffi_type_sint64@LIBFFI_BASE_8.0 │ │ │ │ -01ee9cc8 00004802 R_ARM_ABS32 00000000 ffi_type_sint16@LIBFFI_BASE_8.0 │ │ │ │ -01eeca64 00004815 R_ARM_GLOB_DAT 00000000 ffi_type_sint16@LIBFFI_BASE_8.0 │ │ │ │ -01ee9ca8 00004902 R_ARM_ABS32 00000000 ffi_type_sint32@LIBFFI_BASE_8.0 │ │ │ │ -01eeca60 00004915 R_ARM_GLOB_DAT 00000000 ffi_type_sint32@LIBFFI_BASE_8.0 │ │ │ │ -01ee9cf8 00004a02 R_ARM_ABS32 00000000 ffi_type_uint8@LIBFFI_BASE_8.0 │ │ │ │ -01eeca5c 00004a15 R_ARM_GLOB_DAT 00000000 ffi_type_uint8@LIBFFI_BASE_8.0 │ │ │ │ -01ee9c98 00004b02 R_ARM_ABS32 00000000 ffi_type_uint64@LIBFFI_BASE_8.0 │ │ │ │ -01eeca58 00004b15 R_ARM_GLOB_DAT 00000000 ffi_type_uint64@LIBFFI_BASE_8.0 │ │ │ │ -01ee9d08 00004c02 R_ARM_ABS32 00000000 ffi_type_pointer@LIBFFI_BASE_8.0 │ │ │ │ -01eeca54 00004c15 R_ARM_GLOB_DAT 00000000 ffi_type_pointer@LIBFFI_BASE_8.0 │ │ │ │ -01ee9cd8 00004d02 R_ARM_ABS32 00000000 ffi_type_uint16@LIBFFI_BASE_8.0 │ │ │ │ -01eeca50 00004d15 R_ARM_GLOB_DAT 00000000 ffi_type_uint16@LIBFFI_BASE_8.0 │ │ │ │ -01ee9c58 00004e02 R_ARM_ABS32 00000000 ffi_type_void@LIBFFI_BASE_8.0 │ │ │ │ -01eeca4c 00004e15 R_ARM_GLOB_DAT 00000000 ffi_type_void@LIBFFI_BASE_8.0 │ │ │ │ -01ee9cb8 00004f02 R_ARM_ABS32 00000000 ffi_type_uint32@LIBFFI_BASE_8.0 │ │ │ │ -01eeca48 00004f15 R_ARM_GLOB_DAT 00000000 ffi_type_uint32@LIBFFI_BASE_8.0 │ │ │ │ -01ee9ce8 00005002 R_ARM_ABS32 00000000 ffi_type_sint8@LIBFFI_BASE_8.0 │ │ │ │ -01eeca44 00005015 R_ARM_GLOB_DAT 00000000 ffi_type_sint8@LIBFFI_BASE_8.0 │ │ │ │ -01eec908 00006115 R_ARM_GLOB_DAT 00000000 stderr@GLIBC_2.4 │ │ │ │ -01eec8e4 00006915 R_ARM_GLOB_DAT 00000000 stdout@GLIBC_2.4 │ │ │ │ -01eecd58 00007515 R_ARM_GLOB_DAT 00000000 __lstat64_time64@GLIBC_2.34 │ │ │ │ -01eecd50 00009f15 R_ARM_GLOB_DAT 00000000 mknod@GLIBC_2.33 │ │ │ │ -01eecd5c 0000b115 R_ARM_GLOB_DAT 00000000 __fstat64_time64@GLIBC_2.34 │ │ │ │ -01eecd54 0000b215 R_ARM_GLOB_DAT 00000000 __stat64_time64@GLIBC_2.34 │ │ │ │ -01ee9d60 0000b715 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ -01eea8f8 00010a15 R_ARM_GLOB_DAT 00000000 environ@GLIBC_2.4 │ │ │ │ -01eeb898 00015b15 R_ARM_GLOB_DAT 0000b8e8 free@GLIBC_2.4 │ │ │ │ +01eecd50 00000715 R_ARM_GLOB_DAT 00000000 __lstat64_time64@GLIBC_2.34 │ │ │ │ +01eecd48 00000815 R_ARM_GLOB_DAT 00000000 mknod@GLIBC_2.33 │ │ │ │ +01ee9c70 00004802 R_ARM_ABS32 00000000 ffi_type_double@LIBFFI_BASE_8.0 │ │ │ │ +01eeca68 00004815 R_ARM_GLOB_DAT 00000000 ffi_type_double@LIBFFI_BASE_8.0 │ │ │ │ +01ee9c60 00004902 R_ARM_ABS32 00000000 ffi_type_float@LIBFFI_BASE_8.0 │ │ │ │ +01eeca64 00004915 R_ARM_GLOB_DAT 00000000 ffi_type_float@LIBFFI_BASE_8.0 │ │ │ │ +01ee9c80 00004b02 R_ARM_ABS32 00000000 ffi_type_sint64@LIBFFI_BASE_8.0 │ │ │ │ +01eeca60 00004b15 R_ARM_GLOB_DAT 00000000 ffi_type_sint64@LIBFFI_BASE_8.0 │ │ │ │ +01ee9cc0 00004c02 R_ARM_ABS32 00000000 ffi_type_sint16@LIBFFI_BASE_8.0 │ │ │ │ +01eeca5c 00004c15 R_ARM_GLOB_DAT 00000000 ffi_type_sint16@LIBFFI_BASE_8.0 │ │ │ │ +01ee9ca0 00004d02 R_ARM_ABS32 00000000 ffi_type_sint32@LIBFFI_BASE_8.0 │ │ │ │ +01eeca58 00004d15 R_ARM_GLOB_DAT 00000000 ffi_type_sint32@LIBFFI_BASE_8.0 │ │ │ │ +01ee9cf0 00004e02 R_ARM_ABS32 00000000 ffi_type_uint8@LIBFFI_BASE_8.0 │ │ │ │ +01eeca54 00004e15 R_ARM_GLOB_DAT 00000000 ffi_type_uint8@LIBFFI_BASE_8.0 │ │ │ │ +01ee9c90 00004f02 R_ARM_ABS32 00000000 ffi_type_uint64@LIBFFI_BASE_8.0 │ │ │ │ +01eeca50 00004f15 R_ARM_GLOB_DAT 00000000 ffi_type_uint64@LIBFFI_BASE_8.0 │ │ │ │ +01ee9d00 00005002 R_ARM_ABS32 00000000 ffi_type_pointer@LIBFFI_BASE_8.0 │ │ │ │ +01eeca4c 00005015 R_ARM_GLOB_DAT 00000000 ffi_type_pointer@LIBFFI_BASE_8.0 │ │ │ │ +01ee9cd0 00005102 R_ARM_ABS32 00000000 ffi_type_uint16@LIBFFI_BASE_8.0 │ │ │ │ +01eeca48 00005115 R_ARM_GLOB_DAT 00000000 ffi_type_uint16@LIBFFI_BASE_8.0 │ │ │ │ +01ee9c50 00005202 R_ARM_ABS32 00000000 ffi_type_void@LIBFFI_BASE_8.0 │ │ │ │ +01eeca44 00005215 R_ARM_GLOB_DAT 00000000 ffi_type_void@LIBFFI_BASE_8.0 │ │ │ │ +01ee9cb0 00005302 R_ARM_ABS32 00000000 ffi_type_uint32@LIBFFI_BASE_8.0 │ │ │ │ +01eeca40 00005315 R_ARM_GLOB_DAT 00000000 ffi_type_uint32@LIBFFI_BASE_8.0 │ │ │ │ +01ee9ce0 00005402 R_ARM_ABS32 00000000 ffi_type_sint8@LIBFFI_BASE_8.0 │ │ │ │ +01eeca3c 00005415 R_ARM_GLOB_DAT 00000000 ffi_type_sint8@LIBFFI_BASE_8.0 │ │ │ │ +01eec900 00006515 R_ARM_GLOB_DAT 00000000 stderr@GLIBC_2.4 │ │ │ │ +01eec8dc 00006d15 R_ARM_GLOB_DAT 00000000 stdout@GLIBC_2.4 │ │ │ │ +01eecd54 0000ae15 R_ARM_GLOB_DAT 00000000 __fstat64_time64@GLIBC_2.34 │ │ │ │ +01eecd4c 0000af15 R_ARM_GLOB_DAT 00000000 __stat64_time64@GLIBC_2.34 │ │ │ │ +01ee9d58 0000b415 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ +01eeb0a4 00010615 R_ARM_GLOB_DAT 00000000 environ@GLIBC_2.4 │ │ │ │ +01eeb744 00015b15 R_ARM_GLOB_DAT 0000b708 free@GLIBC_2.4 │ │ │ │ │ │ │ │ Relocation section '.rel.plt' at offset 0x2d50 contains 292 entries: │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ -01eecdb0 00000716 R_ARM_JUMP_SLOT 00000000 __libc_start_main@GLIBC_2.34 │ │ │ │ -01eecdb4 0000b416 R_ARM_JUMP_SLOT 00000000 abort@GLIBC_2.4 │ │ │ │ -01eecdb8 0000b716 R_ARM_JUMP_SLOT 00000000 __gmon_start__ │ │ │ │ -01eecdbc 0000e416 R_ARM_JUMP_SLOT 00000000 memcpy@GLIBC_2.4 │ │ │ │ -01eecdc0 0000e516 R_ARM_JUMP_SLOT 00000000 getpgid@GLIBC_2.4 │ │ │ │ -01eecdc4 0000e616 R_ARM_JUMP_SLOT 00000000 killpg@GLIBC_2.4 │ │ │ │ -01eecdc8 0000ea16 R_ARM_JUMP_SLOT 00000000 sysconf@GLIBC_2.4 │ │ │ │ -01eecdcc 0000eb16 R_ARM_JUMP_SLOT 00000000 pipe@GLIBC_2.4 │ │ │ │ -01eecdd0 0000ee16 R_ARM_JUMP_SLOT 00000000 close@GLIBC_2.4 │ │ │ │ -01eecdd4 00000216 R_ARM_JUMP_SLOT 00000000 __fcntl_time64@GLIBC_2.34 │ │ │ │ -01eecdd8 0000f116 R_ARM_JUMP_SLOT 00000000 kill@GLIBC_2.4 │ │ │ │ -01eecddc 0000f316 R_ARM_JUMP_SLOT 00000000 waitpid@GLIBC_2.4 │ │ │ │ -01eecde0 0000f516 R_ARM_JUMP_SLOT 00000000 __errno_location@GLIBC_2.4 │ │ │ │ -01eecde4 0000f616 R_ARM_JUMP_SLOT 00000000 write@GLIBC_2.4 │ │ │ │ -01eecde8 0000f816 R_ARM_JUMP_SLOT 00000000 _exit@GLIBC_2.4 │ │ │ │ -01eecdec 0000fa16 R_ARM_JUMP_SLOT 00000000 dup2@GLIBC_2.4 │ │ │ │ -01eecdf0 00000116 R_ARM_JUMP_SLOT 00000000 pipe2@GLIBC_2.9 │ │ │ │ -01eecdf4 0000e916 R_ARM_JUMP_SLOT 00000000 fork@GLIBC_2.4 │ │ │ │ -01eecdf8 0000ec16 R_ARM_JUMP_SLOT 00000000 read@GLIBC_2.4 │ │ │ │ -01eecdfc 0000ed16 R_ARM_JUMP_SLOT 00000000 setgid@GLIBC_2.4 │ │ │ │ -01eece00 0000f016 R_ARM_JUMP_SLOT 00000000 malloc@GLIBC_2.4 │ │ │ │ -01eece04 0000ef16 R_ARM_JUMP_SLOT 00000000 getpwuid_r@GLIBC_2.4 │ │ │ │ -01eece08 0000f416 R_ARM_JUMP_SLOT 00000000 initgroups@GLIBC_2.4 │ │ │ │ -01eece0c 0000f216 R_ARM_JUMP_SLOT 00000000 setuid@GLIBC_2.4 │ │ │ │ -01eece10 0000f716 R_ARM_JUMP_SLOT 00000000 chdir@GLIBC_2.4 │ │ │ │ -01eece14 00000516 R_ARM_JUMP_SLOT 00000000 execvpe@GLIBC_2.11 │ │ │ │ -01eece18 0000fb16 R_ARM_JUMP_SLOT 00000000 getgid@GLIBC_2.4 │ │ │ │ -01eece1c 0000f916 R_ARM_JUMP_SLOT 00000000 setpgid@GLIBC_2.4 │ │ │ │ -01eece20 0000fd16 R_ARM_JUMP_SLOT 00000000 setsid@GLIBC_2.4 │ │ │ │ -01eece24 0000fc16 R_ARM_JUMP_SLOT 00000000 sigemptyset@GLIBC_2.4 │ │ │ │ -01eece28 0000fe16 R_ARM_JUMP_SLOT 00000000 sigaction@GLIBC_2.4 │ │ │ │ -01eece2c 0000ff16 R_ARM_JUMP_SLOT 00000000 execvp@GLIBC_2.4 │ │ │ │ -01eece30 00010016 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_addopen@GLIBC_2.4 │ │ │ │ -01eece34 00010116 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_addclose@GLIBC_2.4 │ │ │ │ -01eece38 00010216 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_adddup2@GLIBC_2.4 │ │ │ │ -01eece3c 00010316 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_init@GLIBC_2.4 │ │ │ │ -01eece40 00010416 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_init@GLIBC_2.4 │ │ │ │ -01eece44 0000e716 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_addchdir_np@GLIBC_2.29 │ │ │ │ -01eece48 00010516 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_destroy@GLIBC_2.4 │ │ │ │ -01eece4c 00010616 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_destroy@GLIBC_2.4 │ │ │ │ -01eece50 00010716 R_ARM_JUMP_SLOT 00000000 sigaddset@GLIBC_2.4 │ │ │ │ -01eece54 00010816 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_setsigdefault@GLIBC_2.4 │ │ │ │ -01eece58 00010916 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_setflags@GLIBC_2.4 │ │ │ │ -01eece5c 0000e816 R_ARM_JUMP_SLOT 00000000 posix_spawnp@GLIBC_2.15 │ │ │ │ -01eece60 00010b16 R_ARM_JUMP_SLOT 00000000 memcmp@GLIBC_2.4 │ │ │ │ -01eece64 00010c16 R_ARM_JUMP_SLOT 00000000 bcmp@GLIBC_2.4 │ │ │ │ -01eece68 00010f16 R_ARM_JUMP_SLOT 00000000 geteuid@GLIBC_2.4 │ │ │ │ -01eece6c 00010e16 R_ARM_JUMP_SLOT 00000000 realpath@GLIBC_2.4 │ │ │ │ -01eece70 00010d16 R_ARM_JUMP_SLOT 00000000 strlen@GLIBC_2.4 │ │ │ │ -01eece74 00011016 R_ARM_JUMP_SLOT 00000000 chown@GLIBC_2.4 │ │ │ │ -01eece78 00015b16 R_ARM_JUMP_SLOT 0000b8e8 free@GLIBC_2.4 │ │ │ │ -01eece7c 00009e16 R_ARM_JUMP_SLOT 00000000 __utimensat64@GLIBC_2.34 │ │ │ │ -01eece80 00011916 R_ARM_JUMP_SLOT 00000000 getpwnam_r@GLIBC_2.4 │ │ │ │ -01eece84 00011816 R_ARM_JUMP_SLOT 00000000 getgrnam_r@GLIBC_2.4 │ │ │ │ -01eece88 00011716 R_ARM_JUMP_SLOT 00000000 getgrgid_r@GLIBC_2.4 │ │ │ │ -01eece8c 00012716 R_ARM_JUMP_SLOT 00000000 opendir@GLIBC_2.4 │ │ │ │ -01eece90 00012a16 R_ARM_JUMP_SLOT 00000000 getcwd@GLIBC_2.4 │ │ │ │ -01eece94 00012816 R_ARM_JUMP_SLOT 00000000 rmdir@GLIBC_2.4 │ │ │ │ -01eece98 00012916 R_ARM_JUMP_SLOT 00000000 mkdir@GLIBC_2.4 │ │ │ │ -01eece9c 00012b16 R_ARM_JUMP_SLOT 00000000 truncate64@GLIBC_2.4 │ │ │ │ -01eecea0 00009f16 R_ARM_JUMP_SLOT 00000000 mknod@GLIBC_2.33 │ │ │ │ -01eecea4 00007516 R_ARM_JUMP_SLOT 00000000 __lstat64_time64@GLIBC_2.34 │ │ │ │ -01eecea8 00013016 R_ARM_JUMP_SLOT 00000000 readlink@GLIBC_2.4 │ │ │ │ -01eeceac 00013316 R_ARM_JUMP_SLOT 00000000 chmod@GLIBC_2.4 │ │ │ │ -01eeceb0 00013216 R_ARM_JUMP_SLOT 00000000 access@GLIBC_2.4 │ │ │ │ -01eeceb4 00013116 R_ARM_JUMP_SLOT 00000000 unlink@GLIBC_2.4 │ │ │ │ -01eeceb8 00012c16 R_ARM_JUMP_SLOT 00000000 rename@GLIBC_2.4 │ │ │ │ -01eecebc 00012d16 R_ARM_JUMP_SLOT 00000000 symlink@GLIBC_2.4 │ │ │ │ -01eecec0 00013716 R_ARM_JUMP_SLOT 00000000 getenv@GLIBC_2.4 │ │ │ │ -01eecec4 00013b16 R_ARM_JUMP_SLOT 00000000 closedir@GLIBC_2.4 │ │ │ │ -01eecec8 00014416 R_ARM_JUMP_SLOT 00000000 openat64@GLIBC_2.4 │ │ │ │ -01eececc 00014d16 R_ARM_JUMP_SLOT 00000000 getpid@GLIBC_2.4 │ │ │ │ -01eeced0 00014e16 R_ARM_JUMP_SLOT 00000000 readdir64@GLIBC_2.4 │ │ │ │ -01eeced4 0000de16 R_ARM_JUMP_SLOT 00000000 log@GLIBC_2.29 │ │ │ │ -01eeced8 00014f16 R_ARM_JUMP_SLOT 00000000 memmove@GLIBC_2.4 │ │ │ │ -01eecedc 00015016 R_ARM_JUMP_SLOT 00000000 memset@GLIBC_2.4 │ │ │ │ -01eecee0 00000316 R_ARM_JUMP_SLOT 00000000 __clock_getres64@GLIBC_2.34 │ │ │ │ -01eecee4 00000616 R_ARM_JUMP_SLOT 00000000 __clock_gettime64@GLIBC_2.34 │ │ │ │ -01eecee8 00015116 R_ARM_JUMP_SLOT 00000000 tzset@GLIBC_2.4 │ │ │ │ -01eeceec 0000e316 R_ARM_JUMP_SLOT 00000000 __localtime64_r@GLIBC_2.34 │ │ │ │ -01eecef0 00015216 R_ARM_JUMP_SLOT 00000000 regerror@GLIBC_2.4 │ │ │ │ -01eecef4 00015316 R_ARM_JUMP_SLOT 00000000 regexec@GLIBC_2.4 │ │ │ │ -01eecef8 00015416 R_ARM_JUMP_SLOT 00000000 regcomp@GLIBC_2.4 │ │ │ │ -01eecefc 00015516 R_ARM_JUMP_SLOT 00000000 regfree@GLIBC_2.4 │ │ │ │ -01eecf00 00015616 R_ARM_JUMP_SLOT 00000000 getentropy@GLIBC_2.25 │ │ │ │ -01eecf04 00015716 R_ARM_JUMP_SLOT 00000000 gethostname@GLIBC_2.4 │ │ │ │ -01eecf08 00015816 R_ARM_JUMP_SLOT 00000000 memchr@GLIBC_2.4 │ │ │ │ -01eecf0c 00015916 R_ARM_JUMP_SLOT 00000000 realloc@GLIBC_2.4 │ │ │ │ -01eecf10 0000b816 R_ARM_JUMP_SLOT 00000000 qsort@GLIBC_2.4 │ │ │ │ -01eecf14 0000c416 R_ARM_JUMP_SLOT 00000000 sincosf@GLIBC_2.4 │ │ │ │ -01eecf18 0000db16 R_ARM_JUMP_SLOT 00000000 expf@GLIBC_2.27 │ │ │ │ -01eecf1c 0000cf16 R_ARM_JUMP_SLOT 00000000 sinhf@GLIBC_2.4 │ │ │ │ -01eecf20 0000dc16 R_ARM_JUMP_SLOT 00000000 coshf@GLIBC_2.4 │ │ │ │ -01eecf24 0000d416 R_ARM_JUMP_SLOT 00000000 sincos@GLIBC_2.4 │ │ │ │ -01eecf28 0000ca16 R_ARM_JUMP_SLOT 00000000 logf@GLIBC_2.27 │ │ │ │ -01eecf2c 0000d616 R_ARM_JUMP_SLOT 00000000 exp@GLIBC_2.29 │ │ │ │ -01eecf30 0000e016 R_ARM_JUMP_SLOT 00000000 sinh@GLIBC_2.4 │ │ │ │ -01eecf34 0000bf16 R_ARM_JUMP_SLOT 00000000 cosh@GLIBC_2.4 │ │ │ │ -01eecf38 0000cd16 R_ARM_JUMP_SLOT 00000000 sin@GLIBC_2.4 │ │ │ │ -01eecf3c 0000c716 R_ARM_JUMP_SLOT 00000000 expm1@GLIBC_2.4 │ │ │ │ -01eecf40 0000df16 R_ARM_JUMP_SLOT 00000000 sinf@GLIBC_2.4 │ │ │ │ -01eecf44 0000da16 R_ARM_JUMP_SLOT 00000000 expm1f@GLIBC_2.4 │ │ │ │ -01eecf48 0000d116 R_ARM_JUMP_SLOT 00000000 log1p@GLIBC_2.4 │ │ │ │ -01eecf4c 0000dd16 R_ARM_JUMP_SLOT 00000000 log1pf@GLIBC_2.4 │ │ │ │ -01eecf50 0000b316 R_ARM_JUMP_SLOT 00000000 ftruncate64@GLIBC_2.4 │ │ │ │ -01eecf54 0000b216 R_ARM_JUMP_SLOT 00000000 __stat64_time64@GLIBC_2.34 │ │ │ │ -01eecf58 0000b116 R_ARM_JUMP_SLOT 00000000 __fstat64_time64@GLIBC_2.34 │ │ │ │ -01eecf5c 0000b016 R_ARM_JUMP_SLOT 00000000 open64@GLIBC_2.4 │ │ │ │ -01eecf60 0000af16 R_ARM_JUMP_SLOT 00000000 nl_langinfo@GLIBC_2.4 │ │ │ │ -01eecf64 0000ae16 R_ARM_JUMP_SLOT 00000000 calloc@GLIBC_2.4 │ │ │ │ -01eecf68 0000c016 R_ARM_JUMP_SLOT 00000000 cosf@GLIBC_2.4 │ │ │ │ -01eecf6c 0000cb16 R_ARM_JUMP_SLOT 00000000 tanf@GLIBC_2.4 │ │ │ │ -01eecf70 0000cc16 R_ARM_JUMP_SLOT 00000000 asinf@GLIBC_2.4 │ │ │ │ -01eecf74 0000d316 R_ARM_JUMP_SLOT 00000000 acosf@GLIBC_2.4 │ │ │ │ -01eecf78 0000be16 R_ARM_JUMP_SLOT 00000000 atanf@GLIBC_2.4 │ │ │ │ -01eecf7c 0000d216 R_ARM_JUMP_SLOT 00000000 tanhf@GLIBC_2.4 │ │ │ │ -01eecf80 0000d816 R_ARM_JUMP_SLOT 00000000 asinhf@GLIBC_2.4 │ │ │ │ -01eecf84 0000bc16 R_ARM_JUMP_SLOT 00000000 acoshf@GLIBC_2.4 │ │ │ │ -01eecf88 0000e216 R_ARM_JUMP_SLOT 00000000 atanhf@GLIBC_2.4 │ │ │ │ -01eecf8c 0000d516 R_ARM_JUMP_SLOT 00000000 powf@GLIBC_2.27 │ │ │ │ -01eecf90 0000bd16 R_ARM_JUMP_SLOT 00000000 cos@GLIBC_2.4 │ │ │ │ -01eecf94 0000c916 R_ARM_JUMP_SLOT 00000000 tan@GLIBC_2.4 │ │ │ │ -01eecf98 0000c816 R_ARM_JUMP_SLOT 00000000 asin@GLIBC_2.4 │ │ │ │ -01eecf9c 0000e116 R_ARM_JUMP_SLOT 00000000 acos@GLIBC_2.4 │ │ │ │ -01eecfa0 0000c316 R_ARM_JUMP_SLOT 00000000 atan@GLIBC_2.4 │ │ │ │ -01eecfa4 0000ce16 R_ARM_JUMP_SLOT 00000000 tanh@GLIBC_2.4 │ │ │ │ -01eecfa8 0000d016 R_ARM_JUMP_SLOT 00000000 asinh@GLIBC_2.4 │ │ │ │ -01eecfac 0000d716 R_ARM_JUMP_SLOT 00000000 acosh@GLIBC_2.4 │ │ │ │ -01eecfb0 0000c116 R_ARM_JUMP_SLOT 00000000 atanh@GLIBC_2.4 │ │ │ │ -01eecfb4 0000c516 R_ARM_JUMP_SLOT 00000000 pow@GLIBC_2.29 │ │ │ │ -01eecfb8 0000ad16 R_ARM_JUMP_SLOT 00000000 isatty@GLIBC_2.4 │ │ │ │ -01eecfbc 00014516 R_ARM_JUMP_SLOT 00000000 dup@GLIBC_2.4 │ │ │ │ -01eecfc0 00013916 R_ARM_JUMP_SLOT 00000000 putenv@GLIBC_2.4 │ │ │ │ -01eecfc4 0000a716 R_ARM_JUMP_SLOT 00000000 tcsetattr@GLIBC_2.4 │ │ │ │ -01eecfc8 0000a816 R_ARM_JUMP_SLOT 00000000 tcgetattr@GLIBC_2.4 │ │ │ │ -01eecfcc 0000a916 R_ARM_JUMP_SLOT 00000000 sigprocmask@GLIBC_2.4 │ │ │ │ -01eecfd0 0000aa16 R_ARM_JUMP_SLOT 00000000 mkfifo@GLIBC_2.4 │ │ │ │ -01eecfd4 0000ab16 R_ARM_JUMP_SLOT 00000000 __utime64@GLIBC_2.34 │ │ │ │ -01eecfd8 0000ac16 R_ARM_JUMP_SLOT 00000000 lseek64@GLIBC_2.4 │ │ │ │ -01eecfdc 00012e16 R_ARM_JUMP_SLOT 00000000 link@GLIBC_2.4 │ │ │ │ -01eecfe0 00013516 R_ARM_JUMP_SLOT 00000000 unsetenv@GLIBC_2.4 │ │ │ │ -01eecfe4 0000a316 R_ARM_JUMP_SLOT 00000000 iconv_open@GLIBC_2.4 │ │ │ │ -01eecfe8 0000a416 R_ARM_JUMP_SLOT 00000000 iconv@GLIBC_2.4 │ │ │ │ -01eecfec 0000a216 R_ARM_JUMP_SLOT 00000000 iconv_close@GLIBC_2.4 │ │ │ │ -01eecff0 0000a116 R_ARM_JUMP_SLOT 00000000 poll@GLIBC_2.4 │ │ │ │ -01eecff4 0000a016 R_ARM_JUMP_SLOT 00000000 __xpg_strerror_r@GLIBC_2.4 │ │ │ │ -01eecff8 00009d16 R_ARM_JUMP_SLOT 00000000 eventfd_write@GLIBC_2.7 │ │ │ │ -01eecffc 00009c16 R_ARM_JUMP_SLOT 00000000 eventfd@GLIBC_2.7 │ │ │ │ -01eed000 00009916 R_ARM_JUMP_SLOT 00000000 epoll_wait@GLIBC_2.4 │ │ │ │ -01eed004 00009b16 R_ARM_JUMP_SLOT 00000000 epoll_ctl@GLIBC_2.4 │ │ │ │ -01eed008 00009a16 R_ARM_JUMP_SLOT 00000000 epoll_create@GLIBC_2.4 │ │ │ │ -01eed00c 00009816 R_ARM_JUMP_SLOT 00000000 __gmpn_rshift │ │ │ │ -01eed010 00009716 R_ARM_JUMP_SLOT 00000000 __gmpn_lshift │ │ │ │ -01eed014 00009616 R_ARM_JUMP_SLOT 00000000 __gmpz_get_d │ │ │ │ -01eed018 00009516 R_ARM_JUMP_SLOT 00000000 __gmpz_get_d_2exp │ │ │ │ -01eed01c 0000c216 R_ARM_JUMP_SLOT 00000000 ldexp@GLIBC_2.4 │ │ │ │ -01eed020 00009416 R_ARM_JUMP_SLOT 00000000 __gmpn_gcd_1 │ │ │ │ -01eed024 0000b916 R_ARM_JUMP_SLOT 00000000 __assert_fail@GLIBC_2.4 │ │ │ │ -01eed028 00009316 R_ARM_JUMP_SLOT 00000000 __gmpz_init │ │ │ │ -01eed02c 00009216 R_ARM_JUMP_SLOT 00000000 __gmpz_gcd │ │ │ │ -01eed030 00009116 R_ARM_JUMP_SLOT 00000000 __gmpz_clear │ │ │ │ -01eed034 00009016 R_ARM_JUMP_SLOT 00000000 __gmpz_gcdext │ │ │ │ -01eed038 00008f16 R_ARM_JUMP_SLOT 00000000 __gmpn_tdiv_qr │ │ │ │ -01eed03c 00008e16 R_ARM_JUMP_SLOT 00000000 __gmpz_sizeinbase │ │ │ │ -01eed040 00008d16 R_ARM_JUMP_SLOT 00000000 __gmpz_export │ │ │ │ -01eed044 00008c16 R_ARM_JUMP_SLOT 00000000 __gmpz_probab_prime_p │ │ │ │ -01eed048 00008b16 R_ARM_JUMP_SLOT 00000000 __gmpz_nextprime │ │ │ │ -01eed04c 00008a16 R_ARM_JUMP_SLOT 00000000 __gmpz_powm │ │ │ │ -01eed050 00008916 R_ARM_JUMP_SLOT 00000000 __gmpz_powm_sec │ │ │ │ -01eed054 00008816 R_ARM_JUMP_SLOT 00000000 __gmpz_invert │ │ │ │ -01eed058 00008716 R_ARM_JUMP_SLOT 00000000 __gmpn_and_n │ │ │ │ -01eed05c 00008616 R_ARM_JUMP_SLOT 00000000 __gmpn_andn_n │ │ │ │ -01eed060 00008516 R_ARM_JUMP_SLOT 00000000 __gmpn_ior_n │ │ │ │ -01eed064 00008416 R_ARM_JUMP_SLOT 00000000 __gmpn_xor_n │ │ │ │ -01eed068 00008316 R_ARM_JUMP_SLOT 00000000 __gmpn_cmp │ │ │ │ -01eed06c 00008216 R_ARM_JUMP_SLOT 00000000 __gmpn_divrem_1 │ │ │ │ -01eed070 00008116 R_ARM_JUMP_SLOT 00000000 __gmpn_add │ │ │ │ -01eed074 00008016 R_ARM_JUMP_SLOT 00000000 __gmpn_sub │ │ │ │ -01eed078 00007f16 R_ARM_JUMP_SLOT 00000000 __gmpn_mod_1 │ │ │ │ -01eed07c 00007e16 R_ARM_JUMP_SLOT 00000000 __gmpn_popcount │ │ │ │ -01eed080 00007d16 R_ARM_JUMP_SLOT 00000000 __gmpn_add_1 │ │ │ │ -01eed084 00007c16 R_ARM_JUMP_SLOT 00000000 __gmpn_sub_1 │ │ │ │ -01eed088 00007b16 R_ARM_JUMP_SLOT 00000000 __gmpn_mul_1 │ │ │ │ -01eed08c 00007a16 R_ARM_JUMP_SLOT 00000000 __gmpn_mul │ │ │ │ -01eed090 00007416 R_ARM_JUMP_SLOT 00000000 pthread_mutex_lock@GLIBC_2.4 │ │ │ │ -01eed094 00007316 R_ARM_JUMP_SLOT 00000000 pthread_mutex_unlock@GLIBC_2.4 │ │ │ │ -01eed098 00007216 R_ARM_JUMP_SLOT 00000000 pthread_mutex_trylock@GLIBC_2.34 │ │ │ │ -01eed09c 00007116 R_ARM_JUMP_SLOT 00000000 strcmp@GLIBC_2.4 │ │ │ │ -01eed0a0 00007016 R_ARM_JUMP_SLOT 00000000 snprintf@GLIBC_2.4 │ │ │ │ -01eed0a4 00006716 R_ARM_JUMP_SLOT 00000000 fflush@GLIBC_2.4 │ │ │ │ -01eed0a8 00006f16 R_ARM_JUMP_SLOT 00000000 strtod@GLIBC_2.4 │ │ │ │ -01eed0ac 00006e16 R_ARM_JUMP_SLOT 00000000 __ctype_b_loc@GLIBC_2.4 │ │ │ │ -01eed0b0 00006d16 R_ARM_JUMP_SLOT 00000000 strncpy@GLIBC_2.4 │ │ │ │ -01eed0b4 00006c16 R_ARM_JUMP_SLOT 00000000 vfprintf@GLIBC_2.4 │ │ │ │ -01eed0b8 00006b16 R_ARM_JUMP_SLOT 00000000 strcpy@GLIBC_2.4 │ │ │ │ -01eed0bc 00006a16 R_ARM_JUMP_SLOT 00000000 strncmp@GLIBC_2.4 │ │ │ │ -01eed0c0 00006416 R_ARM_JUMP_SLOT 00000000 __isoc23_strtol@GLIBC_2.38 │ │ │ │ -01eed0c4 00006816 R_ARM_JUMP_SLOT 00000000 strdup@GLIBC_2.4 │ │ │ │ -01eed0c8 00006616 R_ARM_JUMP_SLOT 00000000 __isoc23_strtoul@GLIBC_2.38 │ │ │ │ -01eed0cc 00011c16 R_ARM_JUMP_SLOT 00000000 getuid@GLIBC_2.4 │ │ │ │ -01eed0d0 00011e16 R_ARM_JUMP_SLOT 00000000 getegid@GLIBC_2.4 │ │ │ │ -01eed0d4 00006516 R_ARM_JUMP_SLOT 00000000 strrchr@GLIBC_2.4 │ │ │ │ -01eed0d8 00006316 R_ARM_JUMP_SLOT 00000000 fprintf@GLIBC_2.4 │ │ │ │ -01eed0dc 00006216 R_ARM_JUMP_SLOT 00000000 fputc@GLIBC_2.4 │ │ │ │ -01eed0e0 0000b616 R_ARM_JUMP_SLOT 00000000 fwrite@GLIBC_2.4 │ │ │ │ -01eed0e4 00006016 R_ARM_JUMP_SLOT 00000000 strerror@GLIBC_2.4 │ │ │ │ -01eed0e8 00014a16 R_ARM_JUMP_SLOT 00000000 exit@GLIBC_2.4 │ │ │ │ -01eed0ec 00005f16 R_ARM_JUMP_SLOT 00000000 setlocale@GLIBC_2.4 │ │ │ │ -01eed0f0 00005816 R_ARM_JUMP_SLOT 00000000 strnlen@GLIBC_2.4 │ │ │ │ -01eed0f4 00005716 R_ARM_JUMP_SLOT 00000000 posix_memalign@GLIBC_2.4 │ │ │ │ -01eed0f8 00005e16 R_ARM_JUMP_SLOT 00000000 __nanosleep64@GLIBC_2.34 │ │ │ │ -01eed0fc 00005d16 R_ARM_JUMP_SLOT 00000000 __time64@GLIBC_2.34 │ │ │ │ -01eed100 00005c16 R_ARM_JUMP_SLOT 00000000 __ctime64_r@GLIBC_2.34 │ │ │ │ -01eed104 00005b16 R_ARM_JUMP_SLOT 00000000 sprintf@GLIBC_2.4 │ │ │ │ -01eed108 0000b516 R_ARM_JUMP_SLOT 00000000 raise@GLIBC_2.4 │ │ │ │ -01eed10c 00005a16 R_ARM_JUMP_SLOT 00000000 puts@GLIBC_2.4 │ │ │ │ -01eed110 00005916 R_ARM_JUMP_SLOT 00000000 printf@GLIBC_2.4 │ │ │ │ -01eed114 00005616 R_ARM_JUMP_SLOT 00000000 fclose@GLIBC_2.4 │ │ │ │ -01eed118 00014c16 R_ARM_JUMP_SLOT 00000000 getppid@GLIBC_2.4 │ │ │ │ -01eed11c 00005516 R_ARM_JUMP_SLOT 00000000 vsnprintf@GLIBC_2.4 │ │ │ │ -01eed120 00005416 R_ARM_JUMP_SLOT 00000000 stpcpy@GLIBC_2.4 │ │ │ │ -01eed124 00004616 R_ARM_JUMP_SLOT 00000000 fopen64@GLIBC_2.4 │ │ │ │ -01eed128 00005316 R_ARM_JUMP_SLOT 00000000 ffi_closure_free@LIBFFI_CLOSURE_8.0 │ │ │ │ -01eed12c 00015c16 R_ARM_JUMP_SLOT 0000c104 ffi_prep_cif@LIBFFI_BASE_8.0 │ │ │ │ -01eed130 00005216 R_ARM_JUMP_SLOT 00000000 ffi_closure_alloc@LIBFFI_CLOSURE_8.0 │ │ │ │ -01eed134 00005116 R_ARM_JUMP_SLOT 00000000 ffi_prep_closure_loc@LIBFFI_CLOSURE_8.0 │ │ │ │ -01eed138 00004316 R_ARM_JUMP_SLOT 00000000 clock_getcpuclockid@GLIBC_2.17 │ │ │ │ -01eed13c 00004216 R_ARM_JUMP_SLOT 00000000 __getrusage64@GLIBC_2.34 │ │ │ │ -01eed140 00004116 R_ARM_JUMP_SLOT 00000000 __gettimeofday64@GLIBC_2.34 │ │ │ │ -01eed144 00004016 R_ARM_JUMP_SLOT 00000000 timerfd_create@GLIBC_2.8 │ │ │ │ -01eed148 00003f16 R_ARM_JUMP_SLOT 00000000 __timerfd_settime64@GLIBC_2.34 │ │ │ │ -01eed14c 00011316 R_ARM_JUMP_SLOT 00000000 sigfillset@GLIBC_2.4 │ │ │ │ -01eed150 00003e16 R_ARM_JUMP_SLOT 00000000 pthread_sigmask@GLIBC_2.32 │ │ │ │ -01eed154 00003d16 R_ARM_JUMP_SLOT 00000000 pthread_join@GLIBC_2.34 │ │ │ │ -01eed158 00003c16 R_ARM_JUMP_SLOT 00000000 pthread_detach@GLIBC_2.34 │ │ │ │ -01eed15c 00003b16 R_ARM_JUMP_SLOT 00000000 mmap64@GLIBC_2.4 │ │ │ │ -01eed160 00003a16 R_ARM_JUMP_SLOT 00000000 madvise@GLIBC_2.4 │ │ │ │ -01eed164 00003916 R_ARM_JUMP_SLOT 00000000 munmap@GLIBC_2.4 │ │ │ │ -01eed168 00003816 R_ARM_JUMP_SLOT 00000000 mbind@libnuma_1.1 │ │ │ │ -01eed16c 00003716 R_ARM_JUMP_SLOT 00000000 numa_available@libnuma_1.1 │ │ │ │ -01eed170 00003616 R_ARM_JUMP_SLOT 00000000 numa_num_configured_nodes@libnuma_1.2 │ │ │ │ -01eed174 00003516 R_ARM_JUMP_SLOT 00000000 numa_get_mems_allowed@libnuma_1.2 │ │ │ │ -01eed178 00003416 R_ARM_JUMP_SLOT 00000000 numa_bitmask_free@libnuma_1.2 │ │ │ │ -01eed17c 00002916 R_ARM_JUMP_SLOT 00000000 pthread_self@GLIBC_2.4 │ │ │ │ -01eed180 00003316 R_ARM_JUMP_SLOT 00000000 pthread_setname_np@GLIBC_2.34 │ │ │ │ -01eed184 00002616 R_ARM_JUMP_SLOT 00000000 pthread_condattr_init@GLIBC_2.4 │ │ │ │ -01eed188 00003216 R_ARM_JUMP_SLOT 00000000 pthread_condattr_setclock@GLIBC_2.34 │ │ │ │ -01eed18c 00002216 R_ARM_JUMP_SLOT 00000000 pthread_cond_init@GLIBC_2.4 │ │ │ │ -01eed190 00002416 R_ARM_JUMP_SLOT 00000000 pthread_condattr_destroy@GLIBC_2.4 │ │ │ │ -01eed194 00001f16 R_ARM_JUMP_SLOT 00000000 pthread_cond_destroy@GLIBC_2.4 │ │ │ │ -01eed198 00002016 R_ARM_JUMP_SLOT 00000000 pthread_cond_broadcast@GLIBC_2.4 │ │ │ │ -01eed19c 00001c16 R_ARM_JUMP_SLOT 00000000 pthread_cond_signal@GLIBC_2.4 │ │ │ │ -01eed1a0 00001d16 R_ARM_JUMP_SLOT 00000000 pthread_cond_wait@GLIBC_2.4 │ │ │ │ -01eed1a4 00003116 R_ARM_JUMP_SLOT 00000000 __pthread_cond_timedwait64@GLIBC_2.34 │ │ │ │ -01eed1a8 00003016 R_ARM_JUMP_SLOT 00000000 sched_yield@GLIBC_2.4 │ │ │ │ -01eed1ac 00002f16 R_ARM_JUMP_SLOT 00000000 pthread_exit@GLIBC_2.4 │ │ │ │ -01eed1b0 00002e16 R_ARM_JUMP_SLOT 00000000 pthread_create@GLIBC_2.34 │ │ │ │ -01eed1b4 00002d16 R_ARM_JUMP_SLOT 00000000 pthread_mutex_init@GLIBC_2.4 │ │ │ │ -01eed1b8 00002c16 R_ARM_JUMP_SLOT 00000000 pthread_mutex_destroy@GLIBC_2.4 │ │ │ │ -01eed1bc 00002b16 R_ARM_JUMP_SLOT 00000000 pthread_key_create@GLIBC_2.34 │ │ │ │ -01eed1c0 00002a16 R_ARM_JUMP_SLOT 00000000 pthread_getspecific@GLIBC_2.34 │ │ │ │ -01eed1c4 00002816 R_ARM_JUMP_SLOT 00000000 pthread_setspecific@GLIBC_2.34 │ │ │ │ -01eed1c8 00002716 R_ARM_JUMP_SLOT 00000000 pthread_key_delete@GLIBC_2.34 │ │ │ │ -01eed1cc 00002516 R_ARM_JUMP_SLOT 00000000 sched_getaffinity@GLIBC_2.4 │ │ │ │ -01eed1d0 00002316 R_ARM_JUMP_SLOT 00000000 sched_setaffinity@GLIBC_2.4 │ │ │ │ -01eed1d4 00002116 R_ARM_JUMP_SLOT 00000000 numa_run_on_node@libnuma_1.1 │ │ │ │ -01eed1d8 00001e16 R_ARM_JUMP_SLOT 00000000 pthread_kill@GLIBC_2.34 │ │ │ │ -01eed1dc 00001b16 R_ARM_JUMP_SLOT 00000000 syscall@GLIBC_2.4 │ │ │ │ -01eed1e0 00011116 R_ARM_JUMP_SLOT 00000000 sigdelset@GLIBC_2.4 │ │ │ │ -01eed1e4 0000c616 R_ARM_JUMP_SLOT 00000000 log2@GLIBC_2.29 │ │ │ │ -01eed1e8 0000d916 R_ARM_JUMP_SLOT 00000000 ceil@GLIBC_2.4 │ │ │ │ -01eed1ec 00001a16 R_ARM_JUMP_SLOT 00000000 getc@GLIBC_2.4 │ │ │ │ -01eed1f0 00015a16 R_ARM_JUMP_SLOT 0000c350 ffi_call@LIBFFI_BASE_8.0 │ │ │ │ -01eed1f4 00001916 R_ARM_JUMP_SLOT 00000000 dlerror@GLIBC_2.34 │ │ │ │ -01eed1f8 00001816 R_ARM_JUMP_SLOT 00000000 dlsym@GLIBC_2.34 │ │ │ │ -01eed1fc 00001716 R_ARM_JUMP_SLOT 00000000 dirname@GLIBC_2.4 │ │ │ │ -01eed200 00001616 R_ARM_JUMP_SLOT 00000000 freelocale@GLIBC_2.4 │ │ │ │ -01eed204 00001516 R_ARM_JUMP_SLOT 00000000 uselocale@GLIBC_2.4 │ │ │ │ -01eed208 00001416 R_ARM_JUMP_SLOT 00000000 newlocale@GLIBC_2.4 │ │ │ │ -01eed20c 00001316 R_ARM_JUMP_SLOT 00000000 fputs@GLIBC_2.4 │ │ │ │ -01eed210 00000916 R_ARM_JUMP_SLOT 00000000 __isoc23_sscanf@GLIBC_2.38 │ │ │ │ -01eed214 00001216 R_ARM_JUMP_SLOT 00000000 fgets@GLIBC_2.4 │ │ │ │ -01eed218 00001116 R_ARM_JUMP_SLOT 00000000 fread@GLIBC_2.4 │ │ │ │ -01eed21c 00001016 R_ARM_JUMP_SLOT 00000000 ftell@GLIBC_2.4 │ │ │ │ -01eed220 00000f16 R_ARM_JUMP_SLOT 00000000 feof@GLIBC_2.4 │ │ │ │ -01eed224 00000e16 R_ARM_JUMP_SLOT 00000000 fseek@GLIBC_2.4 │ │ │ │ -01eed228 00000d16 R_ARM_JUMP_SLOT 00000000 dlclose@GLIBC_2.34 │ │ │ │ -01eed22c 00000c16 R_ARM_JUMP_SLOT 00000000 dlopen@GLIBC_2.34 │ │ │ │ -01eed230 00000b16 R_ARM_JUMP_SLOT 00000000 dlinfo@GLIBC_2.34 │ │ │ │ -01eed234 00000a16 R_ARM_JUMP_SLOT 00000000 dl_iterate_phdr@GLIBC_2.4 │ │ │ │ -01eed238 00000816 R_ARM_JUMP_SLOT 00000000 mprotect@GLIBC_2.4 │ │ │ │ -01eed23c 00000416 R_ARM_JUMP_SLOT 00000000 __cxa_atexit@GLIBC_2.4 │ │ │ │ +01eecda8 00000b16 R_ARM_JUMP_SLOT 00000000 __libc_start_main@GLIBC_2.34 │ │ │ │ +01eecdac 0000b116 R_ARM_JUMP_SLOT 00000000 abort@GLIBC_2.4 │ │ │ │ +01eecdb0 0000b416 R_ARM_JUMP_SLOT 00000000 __gmon_start__ │ │ │ │ +01eecdb4 0000e416 R_ARM_JUMP_SLOT 00000000 memcpy@GLIBC_2.4 │ │ │ │ +01eecdb8 0000e516 R_ARM_JUMP_SLOT 00000000 regerror@GLIBC_2.4 │ │ │ │ +01eecdbc 0000e616 R_ARM_JUMP_SLOT 00000000 regexec@GLIBC_2.4 │ │ │ │ +01eecdc0 0000e716 R_ARM_JUMP_SLOT 00000000 malloc@GLIBC_2.4 │ │ │ │ +01eecdc4 0000e816 R_ARM_JUMP_SLOT 00000000 regcomp@GLIBC_2.4 │ │ │ │ +01eecdc8 0000e916 R_ARM_JUMP_SLOT 00000000 memset@GLIBC_2.4 │ │ │ │ +01eecdcc 0000ea16 R_ARM_JUMP_SLOT 00000000 regfree@GLIBC_2.4 │ │ │ │ +01eecdd0 00015b16 R_ARM_JUMP_SLOT 0000b708 free@GLIBC_2.4 │ │ │ │ +01eecdd4 0000eb16 R_ARM_JUMP_SLOT 00000000 gethostname@GLIBC_2.4 │ │ │ │ +01eecdd8 0000ec16 R_ARM_JUMP_SLOT 00000000 memmove@GLIBC_2.4 │ │ │ │ +01eecddc 0000ed16 R_ARM_JUMP_SLOT 00000000 bcmp@GLIBC_2.4 │ │ │ │ +01eecde0 0000ee16 R_ARM_JUMP_SLOT 00000000 memcmp@GLIBC_2.4 │ │ │ │ +01eecde4 0000ef16 R_ARM_JUMP_SLOT 00000000 memchr@GLIBC_2.4 │ │ │ │ +01eecde8 0000f016 R_ARM_JUMP_SLOT 00000000 getpgid@GLIBC_2.4 │ │ │ │ +01eecdec 0000f116 R_ARM_JUMP_SLOT 00000000 killpg@GLIBC_2.4 │ │ │ │ +01eecdf0 0000f516 R_ARM_JUMP_SLOT 00000000 sysconf@GLIBC_2.4 │ │ │ │ +01eecdf4 0000f716 R_ARM_JUMP_SLOT 00000000 pipe@GLIBC_2.4 │ │ │ │ +01eecdf8 0000f916 R_ARM_JUMP_SLOT 00000000 close@GLIBC_2.4 │ │ │ │ +01eecdfc 00000316 R_ARM_JUMP_SLOT 00000000 __fcntl_time64@GLIBC_2.34 │ │ │ │ +01eece00 0000fc16 R_ARM_JUMP_SLOT 00000000 kill@GLIBC_2.4 │ │ │ │ +01eece04 0000fe16 R_ARM_JUMP_SLOT 00000000 waitpid@GLIBC_2.4 │ │ │ │ +01eece08 0000ff16 R_ARM_JUMP_SLOT 00000000 __errno_location@GLIBC_2.4 │ │ │ │ +01eece0c 00010116 R_ARM_JUMP_SLOT 00000000 write@GLIBC_2.4 │ │ │ │ +01eece10 0000f316 R_ARM_JUMP_SLOT 00000000 _exit@GLIBC_2.4 │ │ │ │ +01eece14 0000f216 R_ARM_JUMP_SLOT 00000000 dup2@GLIBC_2.4 │ │ │ │ +01eece18 00000116 R_ARM_JUMP_SLOT 00000000 pipe2@GLIBC_2.9 │ │ │ │ +01eece1c 0000f616 R_ARM_JUMP_SLOT 00000000 fork@GLIBC_2.4 │ │ │ │ +01eece20 0000f416 R_ARM_JUMP_SLOT 00000000 read@GLIBC_2.4 │ │ │ │ +01eece24 0000fa16 R_ARM_JUMP_SLOT 00000000 setgid@GLIBC_2.4 │ │ │ │ +01eece28 0000f816 R_ARM_JUMP_SLOT 00000000 getpwuid_r@GLIBC_2.4 │ │ │ │ +01eece2c 0000fd16 R_ARM_JUMP_SLOT 00000000 initgroups@GLIBC_2.4 │ │ │ │ +01eece30 0000fb16 R_ARM_JUMP_SLOT 00000000 setuid@GLIBC_2.4 │ │ │ │ +01eece34 00010016 R_ARM_JUMP_SLOT 00000000 chdir@GLIBC_2.4 │ │ │ │ +01eece38 0000c216 R_ARM_JUMP_SLOT 00000000 execvpe@GLIBC_2.11 │ │ │ │ +01eece3c 00010216 R_ARM_JUMP_SLOT 00000000 getgid@GLIBC_2.4 │ │ │ │ +01eece40 00010416 R_ARM_JUMP_SLOT 00000000 setpgid@GLIBC_2.4 │ │ │ │ +01eece44 00010516 R_ARM_JUMP_SLOT 00000000 setsid@GLIBC_2.4 │ │ │ │ +01eece48 00010716 R_ARM_JUMP_SLOT 00000000 sigemptyset@GLIBC_2.4 │ │ │ │ +01eece4c 00010816 R_ARM_JUMP_SLOT 00000000 sigaction@GLIBC_2.4 │ │ │ │ +01eece50 00010916 R_ARM_JUMP_SLOT 00000000 execvp@GLIBC_2.4 │ │ │ │ +01eece54 00010a16 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_addopen@GLIBC_2.4 │ │ │ │ +01eece58 00010b16 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_addclose@GLIBC_2.4 │ │ │ │ +01eece5c 00010c16 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_adddup2@GLIBC_2.4 │ │ │ │ +01eece60 00010d16 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_init@GLIBC_2.4 │ │ │ │ +01eece64 00010e16 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_init@GLIBC_2.4 │ │ │ │ +01eece68 00010f16 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_addchdir_np@GLIBC_2.29 │ │ │ │ +01eece6c 00011016 R_ARM_JUMP_SLOT 00000000 posix_spawn_file_actions_destroy@GLIBC_2.4 │ │ │ │ +01eece70 00011116 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_destroy@GLIBC_2.4 │ │ │ │ +01eece74 00011216 R_ARM_JUMP_SLOT 00000000 sigaddset@GLIBC_2.4 │ │ │ │ +01eece78 00011316 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_setsigdefault@GLIBC_2.4 │ │ │ │ +01eece7c 00010316 R_ARM_JUMP_SLOT 00000000 posix_spawnattr_setflags@GLIBC_2.4 │ │ │ │ +01eece80 00011416 R_ARM_JUMP_SLOT 00000000 posix_spawnp@GLIBC_2.15 │ │ │ │ +01eece84 00011716 R_ARM_JUMP_SLOT 00000000 geteuid@GLIBC_2.4 │ │ │ │ +01eece88 00011616 R_ARM_JUMP_SLOT 00000000 realpath@GLIBC_2.4 │ │ │ │ +01eece8c 00011516 R_ARM_JUMP_SLOT 00000000 strlen@GLIBC_2.4 │ │ │ │ +01eece90 00011816 R_ARM_JUMP_SLOT 00000000 chown@GLIBC_2.4 │ │ │ │ +01eece94 00000916 R_ARM_JUMP_SLOT 00000000 __utimensat64@GLIBC_2.34 │ │ │ │ +01eece98 00012116 R_ARM_JUMP_SLOT 00000000 getpwnam_r@GLIBC_2.4 │ │ │ │ +01eece9c 00011f16 R_ARM_JUMP_SLOT 00000000 getgrnam_r@GLIBC_2.4 │ │ │ │ +01eecea0 00012016 R_ARM_JUMP_SLOT 00000000 getgrgid_r@GLIBC_2.4 │ │ │ │ +01eecea4 00012f16 R_ARM_JUMP_SLOT 00000000 opendir@GLIBC_2.4 │ │ │ │ +01eecea8 00013116 R_ARM_JUMP_SLOT 00000000 getcwd@GLIBC_2.4 │ │ │ │ +01eeceac 00013216 R_ARM_JUMP_SLOT 00000000 rmdir@GLIBC_2.4 │ │ │ │ +01eeceb0 00013016 R_ARM_JUMP_SLOT 00000000 mkdir@GLIBC_2.4 │ │ │ │ +01eeceb4 00013316 R_ARM_JUMP_SLOT 00000000 truncate64@GLIBC_2.4 │ │ │ │ +01eeceb8 00000816 R_ARM_JUMP_SLOT 00000000 mknod@GLIBC_2.33 │ │ │ │ +01eecebc 00000716 R_ARM_JUMP_SLOT 00000000 __lstat64_time64@GLIBC_2.34 │ │ │ │ +01eecec0 00013716 R_ARM_JUMP_SLOT 00000000 readlink@GLIBC_2.4 │ │ │ │ +01eecec4 00013a16 R_ARM_JUMP_SLOT 00000000 chmod@GLIBC_2.4 │ │ │ │ +01eecec8 00013c16 R_ARM_JUMP_SLOT 00000000 access@GLIBC_2.4 │ │ │ │ +01eececc 00013816 R_ARM_JUMP_SLOT 00000000 unlink@GLIBC_2.4 │ │ │ │ +01eeced0 00013416 R_ARM_JUMP_SLOT 00000000 rename@GLIBC_2.4 │ │ │ │ +01eeced4 00013516 R_ARM_JUMP_SLOT 00000000 symlink@GLIBC_2.4 │ │ │ │ +01eeced8 00014016 R_ARM_JUMP_SLOT 00000000 getenv@GLIBC_2.4 │ │ │ │ +01eecedc 00014316 R_ARM_JUMP_SLOT 00000000 closedir@GLIBC_2.4 │ │ │ │ +01eecee0 00014c16 R_ARM_JUMP_SLOT 00000000 openat64@GLIBC_2.4 │ │ │ │ +01eecee4 00015516 R_ARM_JUMP_SLOT 00000000 getpid@GLIBC_2.4 │ │ │ │ +01eecee8 00015616 R_ARM_JUMP_SLOT 00000000 readdir64@GLIBC_2.4 │ │ │ │ +01eeceec 0000e216 R_ARM_JUMP_SLOT 00000000 __clock_getres64@GLIBC_2.34 │ │ │ │ +01eecef0 0000e116 R_ARM_JUMP_SLOT 00000000 __clock_gettime64@GLIBC_2.34 │ │ │ │ +01eecef4 00015716 R_ARM_JUMP_SLOT 00000000 tzset@GLIBC_2.4 │ │ │ │ +01eecef8 0000e316 R_ARM_JUMP_SLOT 00000000 __localtime64_r@GLIBC_2.34 │ │ │ │ +01eecefc 0000dc16 R_ARM_JUMP_SLOT 00000000 log@GLIBC_2.29 │ │ │ │ +01eecf00 00015816 R_ARM_JUMP_SLOT 00000000 getentropy@GLIBC_2.25 │ │ │ │ +01eecf04 00015916 R_ARM_JUMP_SLOT 00000000 realloc@GLIBC_2.4 │ │ │ │ +01eecf08 0000b516 R_ARM_JUMP_SLOT 00000000 qsort@GLIBC_2.4 │ │ │ │ +01eecf0c 0000c116 R_ARM_JUMP_SLOT 00000000 sincosf@GLIBC_2.4 │ │ │ │ +01eecf10 0000d916 R_ARM_JUMP_SLOT 00000000 expf@GLIBC_2.27 │ │ │ │ +01eecf14 0000cd16 R_ARM_JUMP_SLOT 00000000 sinhf@GLIBC_2.4 │ │ │ │ +01eecf18 0000da16 R_ARM_JUMP_SLOT 00000000 coshf@GLIBC_2.4 │ │ │ │ +01eecf1c 0000d216 R_ARM_JUMP_SLOT 00000000 sincos@GLIBC_2.4 │ │ │ │ +01eecf20 0000c816 R_ARM_JUMP_SLOT 00000000 logf@GLIBC_2.27 │ │ │ │ +01eecf24 0000d416 R_ARM_JUMP_SLOT 00000000 exp@GLIBC_2.29 │ │ │ │ +01eecf28 0000de16 R_ARM_JUMP_SLOT 00000000 sinh@GLIBC_2.4 │ │ │ │ +01eecf2c 0000bc16 R_ARM_JUMP_SLOT 00000000 cosh@GLIBC_2.4 │ │ │ │ +01eecf30 0000cb16 R_ARM_JUMP_SLOT 00000000 sin@GLIBC_2.4 │ │ │ │ +01eecf34 0000c516 R_ARM_JUMP_SLOT 00000000 expm1@GLIBC_2.4 │ │ │ │ +01eecf38 0000dd16 R_ARM_JUMP_SLOT 00000000 sinf@GLIBC_2.4 │ │ │ │ +01eecf3c 0000d816 R_ARM_JUMP_SLOT 00000000 expm1f@GLIBC_2.4 │ │ │ │ +01eecf40 0000cf16 R_ARM_JUMP_SLOT 00000000 log1p@GLIBC_2.4 │ │ │ │ +01eecf44 0000db16 R_ARM_JUMP_SLOT 00000000 log1pf@GLIBC_2.4 │ │ │ │ +01eecf48 0000b016 R_ARM_JUMP_SLOT 00000000 ftruncate64@GLIBC_2.4 │ │ │ │ +01eecf4c 0000af16 R_ARM_JUMP_SLOT 00000000 __stat64_time64@GLIBC_2.34 │ │ │ │ +01eecf50 0000ae16 R_ARM_JUMP_SLOT 00000000 __fstat64_time64@GLIBC_2.34 │ │ │ │ +01eecf54 0000ad16 R_ARM_JUMP_SLOT 00000000 open64@GLIBC_2.4 │ │ │ │ +01eecf58 0000ac16 R_ARM_JUMP_SLOT 00000000 nl_langinfo@GLIBC_2.4 │ │ │ │ +01eecf5c 0000ab16 R_ARM_JUMP_SLOT 00000000 calloc@GLIBC_2.4 │ │ │ │ +01eecf60 0000bd16 R_ARM_JUMP_SLOT 00000000 cosf@GLIBC_2.4 │ │ │ │ +01eecf64 0000c916 R_ARM_JUMP_SLOT 00000000 tanf@GLIBC_2.4 │ │ │ │ +01eecf68 0000ca16 R_ARM_JUMP_SLOT 00000000 asinf@GLIBC_2.4 │ │ │ │ +01eecf6c 0000d116 R_ARM_JUMP_SLOT 00000000 acosf@GLIBC_2.4 │ │ │ │ +01eecf70 0000bb16 R_ARM_JUMP_SLOT 00000000 atanf@GLIBC_2.4 │ │ │ │ +01eecf74 0000d016 R_ARM_JUMP_SLOT 00000000 tanhf@GLIBC_2.4 │ │ │ │ +01eecf78 0000d616 R_ARM_JUMP_SLOT 00000000 asinhf@GLIBC_2.4 │ │ │ │ +01eecf7c 0000b916 R_ARM_JUMP_SLOT 00000000 acoshf@GLIBC_2.4 │ │ │ │ +01eecf80 0000e016 R_ARM_JUMP_SLOT 00000000 atanhf@GLIBC_2.4 │ │ │ │ +01eecf84 0000d316 R_ARM_JUMP_SLOT 00000000 powf@GLIBC_2.27 │ │ │ │ +01eecf88 0000ba16 R_ARM_JUMP_SLOT 00000000 cos@GLIBC_2.4 │ │ │ │ +01eecf8c 0000c716 R_ARM_JUMP_SLOT 00000000 tan@GLIBC_2.4 │ │ │ │ +01eecf90 0000c616 R_ARM_JUMP_SLOT 00000000 asin@GLIBC_2.4 │ │ │ │ +01eecf94 0000df16 R_ARM_JUMP_SLOT 00000000 acos@GLIBC_2.4 │ │ │ │ +01eecf98 0000c016 R_ARM_JUMP_SLOT 00000000 atan@GLIBC_2.4 │ │ │ │ +01eecf9c 0000cc16 R_ARM_JUMP_SLOT 00000000 tanh@GLIBC_2.4 │ │ │ │ +01eecfa0 0000ce16 R_ARM_JUMP_SLOT 00000000 asinh@GLIBC_2.4 │ │ │ │ +01eecfa4 0000d516 R_ARM_JUMP_SLOT 00000000 acosh@GLIBC_2.4 │ │ │ │ +01eecfa8 0000be16 R_ARM_JUMP_SLOT 00000000 atanh@GLIBC_2.4 │ │ │ │ +01eecfac 0000c316 R_ARM_JUMP_SLOT 00000000 pow@GLIBC_2.29 │ │ │ │ +01eecfb0 0000aa16 R_ARM_JUMP_SLOT 00000000 isatty@GLIBC_2.4 │ │ │ │ +01eecfb4 00014d16 R_ARM_JUMP_SLOT 00000000 dup@GLIBC_2.4 │ │ │ │ +01eecfb8 00014116 R_ARM_JUMP_SLOT 00000000 putenv@GLIBC_2.4 │ │ │ │ +01eecfbc 0000a416 R_ARM_JUMP_SLOT 00000000 tcsetattr@GLIBC_2.4 │ │ │ │ +01eecfc0 0000a516 R_ARM_JUMP_SLOT 00000000 tcgetattr@GLIBC_2.4 │ │ │ │ +01eecfc4 0000a616 R_ARM_JUMP_SLOT 00000000 sigprocmask@GLIBC_2.4 │ │ │ │ +01eecfc8 0000a716 R_ARM_JUMP_SLOT 00000000 mkfifo@GLIBC_2.4 │ │ │ │ +01eecfcc 0000a816 R_ARM_JUMP_SLOT 00000000 __utime64@GLIBC_2.34 │ │ │ │ +01eecfd0 0000a916 R_ARM_JUMP_SLOT 00000000 lseek64@GLIBC_2.4 │ │ │ │ +01eecfd4 00013616 R_ARM_JUMP_SLOT 00000000 link@GLIBC_2.4 │ │ │ │ +01eecfd8 00013d16 R_ARM_JUMP_SLOT 00000000 unsetenv@GLIBC_2.4 │ │ │ │ +01eecfdc 0000a016 R_ARM_JUMP_SLOT 00000000 iconv_open@GLIBC_2.4 │ │ │ │ +01eecfe0 0000a116 R_ARM_JUMP_SLOT 00000000 iconv@GLIBC_2.4 │ │ │ │ +01eecfe4 00009f16 R_ARM_JUMP_SLOT 00000000 iconv_close@GLIBC_2.4 │ │ │ │ +01eecfe8 00009e16 R_ARM_JUMP_SLOT 00000000 poll@GLIBC_2.4 │ │ │ │ +01eecfec 00009d16 R_ARM_JUMP_SLOT 00000000 __xpg_strerror_r@GLIBC_2.4 │ │ │ │ +01eecff0 00009c16 R_ARM_JUMP_SLOT 00000000 eventfd_write@GLIBC_2.7 │ │ │ │ +01eecff4 00009b16 R_ARM_JUMP_SLOT 00000000 eventfd@GLIBC_2.7 │ │ │ │ +01eecff8 00009816 R_ARM_JUMP_SLOT 00000000 epoll_wait@GLIBC_2.4 │ │ │ │ +01eecffc 00009a16 R_ARM_JUMP_SLOT 00000000 epoll_ctl@GLIBC_2.4 │ │ │ │ +01eed000 00009916 R_ARM_JUMP_SLOT 00000000 epoll_create@GLIBC_2.4 │ │ │ │ +01eed004 00009716 R_ARM_JUMP_SLOT 00000000 __gmpn_rshift │ │ │ │ +01eed008 00009616 R_ARM_JUMP_SLOT 00000000 __gmpn_lshift │ │ │ │ +01eed00c 00009516 R_ARM_JUMP_SLOT 00000000 __gmpz_get_d │ │ │ │ +01eed010 00009416 R_ARM_JUMP_SLOT 00000000 __gmpz_get_d_2exp │ │ │ │ +01eed014 0000bf16 R_ARM_JUMP_SLOT 00000000 ldexp@GLIBC_2.4 │ │ │ │ +01eed018 00009316 R_ARM_JUMP_SLOT 00000000 __gmpn_gcd_1 │ │ │ │ +01eed01c 0000b616 R_ARM_JUMP_SLOT 00000000 __assert_fail@GLIBC_2.4 │ │ │ │ +01eed020 00009216 R_ARM_JUMP_SLOT 00000000 __gmpz_init │ │ │ │ +01eed024 00009116 R_ARM_JUMP_SLOT 00000000 __gmpz_gcd │ │ │ │ +01eed028 00009016 R_ARM_JUMP_SLOT 00000000 __gmpz_clear │ │ │ │ +01eed02c 00008f16 R_ARM_JUMP_SLOT 00000000 __gmpz_gcdext │ │ │ │ +01eed030 00008e16 R_ARM_JUMP_SLOT 00000000 __gmpn_tdiv_qr │ │ │ │ +01eed034 00008d16 R_ARM_JUMP_SLOT 00000000 __gmpz_sizeinbase │ │ │ │ +01eed038 00008c16 R_ARM_JUMP_SLOT 00000000 __gmpz_export │ │ │ │ +01eed03c 00008b16 R_ARM_JUMP_SLOT 00000000 __gmpz_probab_prime_p │ │ │ │ +01eed040 00008a16 R_ARM_JUMP_SLOT 00000000 __gmpz_nextprime │ │ │ │ +01eed044 00008916 R_ARM_JUMP_SLOT 00000000 __gmpz_powm │ │ │ │ +01eed048 00008816 R_ARM_JUMP_SLOT 00000000 __gmpz_powm_sec │ │ │ │ +01eed04c 00008716 R_ARM_JUMP_SLOT 00000000 __gmpz_invert │ │ │ │ +01eed050 00008616 R_ARM_JUMP_SLOT 00000000 __gmpn_and_n │ │ │ │ +01eed054 00008516 R_ARM_JUMP_SLOT 00000000 __gmpn_andn_n │ │ │ │ +01eed058 00008416 R_ARM_JUMP_SLOT 00000000 __gmpn_ior_n │ │ │ │ +01eed05c 00008316 R_ARM_JUMP_SLOT 00000000 __gmpn_xor_n │ │ │ │ +01eed060 00008216 R_ARM_JUMP_SLOT 00000000 __gmpn_cmp │ │ │ │ +01eed064 00008116 R_ARM_JUMP_SLOT 00000000 __gmpn_divrem_1 │ │ │ │ +01eed068 00008016 R_ARM_JUMP_SLOT 00000000 __gmpn_add │ │ │ │ +01eed06c 00007f16 R_ARM_JUMP_SLOT 00000000 __gmpn_sub │ │ │ │ +01eed070 00007e16 R_ARM_JUMP_SLOT 00000000 __gmpn_mod_1 │ │ │ │ +01eed074 00007d16 R_ARM_JUMP_SLOT 00000000 __gmpn_popcount │ │ │ │ +01eed078 00007c16 R_ARM_JUMP_SLOT 00000000 __gmpn_add_1 │ │ │ │ +01eed07c 00007b16 R_ARM_JUMP_SLOT 00000000 __gmpn_sub_1 │ │ │ │ +01eed080 00007a16 R_ARM_JUMP_SLOT 00000000 __gmpn_mul_1 │ │ │ │ +01eed084 00007916 R_ARM_JUMP_SLOT 00000000 __gmpn_mul │ │ │ │ +01eed088 00007816 R_ARM_JUMP_SLOT 00000000 pthread_mutex_lock@GLIBC_2.4 │ │ │ │ +01eed08c 00007716 R_ARM_JUMP_SLOT 00000000 pthread_mutex_unlock@GLIBC_2.4 │ │ │ │ +01eed090 00007616 R_ARM_JUMP_SLOT 00000000 pthread_mutex_trylock@GLIBC_2.34 │ │ │ │ +01eed094 00007516 R_ARM_JUMP_SLOT 00000000 strcmp@GLIBC_2.4 │ │ │ │ +01eed098 00007416 R_ARM_JUMP_SLOT 00000000 snprintf@GLIBC_2.4 │ │ │ │ +01eed09c 00006b16 R_ARM_JUMP_SLOT 00000000 fflush@GLIBC_2.4 │ │ │ │ +01eed0a0 00007316 R_ARM_JUMP_SLOT 00000000 strtod@GLIBC_2.4 │ │ │ │ +01eed0a4 00007216 R_ARM_JUMP_SLOT 00000000 __ctype_b_loc@GLIBC_2.4 │ │ │ │ +01eed0a8 00007116 R_ARM_JUMP_SLOT 00000000 strncpy@GLIBC_2.4 │ │ │ │ +01eed0ac 00007016 R_ARM_JUMP_SLOT 00000000 vfprintf@GLIBC_2.4 │ │ │ │ +01eed0b0 00006f16 R_ARM_JUMP_SLOT 00000000 strcpy@GLIBC_2.4 │ │ │ │ +01eed0b4 00006e16 R_ARM_JUMP_SLOT 00000000 strncmp@GLIBC_2.4 │ │ │ │ +01eed0b8 00006816 R_ARM_JUMP_SLOT 00000000 __isoc23_strtol@GLIBC_2.38 │ │ │ │ +01eed0bc 00006c16 R_ARM_JUMP_SLOT 00000000 strdup@GLIBC_2.4 │ │ │ │ +01eed0c0 00006a16 R_ARM_JUMP_SLOT 00000000 __isoc23_strtoul@GLIBC_2.38 │ │ │ │ +01eed0c4 00012416 R_ARM_JUMP_SLOT 00000000 getuid@GLIBC_2.4 │ │ │ │ +01eed0c8 00012516 R_ARM_JUMP_SLOT 00000000 getegid@GLIBC_2.4 │ │ │ │ +01eed0cc 00006916 R_ARM_JUMP_SLOT 00000000 strrchr@GLIBC_2.4 │ │ │ │ +01eed0d0 00006716 R_ARM_JUMP_SLOT 00000000 fprintf@GLIBC_2.4 │ │ │ │ +01eed0d4 00006616 R_ARM_JUMP_SLOT 00000000 fputc@GLIBC_2.4 │ │ │ │ +01eed0d8 0000b316 R_ARM_JUMP_SLOT 00000000 fwrite@GLIBC_2.4 │ │ │ │ +01eed0dc 00006416 R_ARM_JUMP_SLOT 00000000 strerror@GLIBC_2.4 │ │ │ │ +01eed0e0 00015216 R_ARM_JUMP_SLOT 00000000 exit@GLIBC_2.4 │ │ │ │ +01eed0e4 00006316 R_ARM_JUMP_SLOT 00000000 setlocale@GLIBC_2.4 │ │ │ │ +01eed0e8 00005c16 R_ARM_JUMP_SLOT 00000000 strnlen@GLIBC_2.4 │ │ │ │ +01eed0ec 00005b16 R_ARM_JUMP_SLOT 00000000 posix_memalign@GLIBC_2.4 │ │ │ │ +01eed0f0 00006216 R_ARM_JUMP_SLOT 00000000 __nanosleep64@GLIBC_2.34 │ │ │ │ +01eed0f4 00006116 R_ARM_JUMP_SLOT 00000000 __time64@GLIBC_2.34 │ │ │ │ +01eed0f8 00006016 R_ARM_JUMP_SLOT 00000000 __ctime64_r@GLIBC_2.34 │ │ │ │ +01eed0fc 00005f16 R_ARM_JUMP_SLOT 00000000 sprintf@GLIBC_2.4 │ │ │ │ +01eed100 0000b216 R_ARM_JUMP_SLOT 00000000 raise@GLIBC_2.4 │ │ │ │ +01eed104 00005e16 R_ARM_JUMP_SLOT 00000000 puts@GLIBC_2.4 │ │ │ │ +01eed108 00005d16 R_ARM_JUMP_SLOT 00000000 printf@GLIBC_2.4 │ │ │ │ +01eed10c 00005a16 R_ARM_JUMP_SLOT 00000000 fclose@GLIBC_2.4 │ │ │ │ +01eed110 00015416 R_ARM_JUMP_SLOT 00000000 getppid@GLIBC_2.4 │ │ │ │ +01eed114 00005916 R_ARM_JUMP_SLOT 00000000 vsnprintf@GLIBC_2.4 │ │ │ │ +01eed118 00005816 R_ARM_JUMP_SLOT 00000000 stpcpy@GLIBC_2.4 │ │ │ │ +01eed11c 00004a16 R_ARM_JUMP_SLOT 00000000 fopen64@GLIBC_2.4 │ │ │ │ +01eed120 00005716 R_ARM_JUMP_SLOT 00000000 ffi_closure_free@LIBFFI_CLOSURE_8.0 │ │ │ │ +01eed124 00015c16 R_ARM_JUMP_SLOT 0000c104 ffi_prep_cif@LIBFFI_BASE_8.0 │ │ │ │ +01eed128 00005616 R_ARM_JUMP_SLOT 00000000 ffi_closure_alloc@LIBFFI_CLOSURE_8.0 │ │ │ │ +01eed12c 00005516 R_ARM_JUMP_SLOT 00000000 ffi_prep_closure_loc@LIBFFI_CLOSURE_8.0 │ │ │ │ +01eed130 00004716 R_ARM_JUMP_SLOT 00000000 clock_getcpuclockid@GLIBC_2.17 │ │ │ │ +01eed134 00004616 R_ARM_JUMP_SLOT 00000000 __getrusage64@GLIBC_2.34 │ │ │ │ +01eed138 00004516 R_ARM_JUMP_SLOT 00000000 __gettimeofday64@GLIBC_2.34 │ │ │ │ +01eed13c 00004416 R_ARM_JUMP_SLOT 00000000 timerfd_create@GLIBC_2.8 │ │ │ │ +01eed140 00004316 R_ARM_JUMP_SLOT 00000000 __timerfd_settime64@GLIBC_2.34 │ │ │ │ +01eed144 00011b16 R_ARM_JUMP_SLOT 00000000 sigfillset@GLIBC_2.4 │ │ │ │ +01eed148 00004216 R_ARM_JUMP_SLOT 00000000 pthread_sigmask@GLIBC_2.32 │ │ │ │ +01eed14c 00004116 R_ARM_JUMP_SLOT 00000000 pthread_join@GLIBC_2.34 │ │ │ │ +01eed150 00004016 R_ARM_JUMP_SLOT 00000000 pthread_detach@GLIBC_2.34 │ │ │ │ +01eed154 00003f16 R_ARM_JUMP_SLOT 00000000 mmap64@GLIBC_2.4 │ │ │ │ +01eed158 00003e16 R_ARM_JUMP_SLOT 00000000 madvise@GLIBC_2.4 │ │ │ │ +01eed15c 00003d16 R_ARM_JUMP_SLOT 00000000 munmap@GLIBC_2.4 │ │ │ │ +01eed160 00003c16 R_ARM_JUMP_SLOT 00000000 mbind@libnuma_1.1 │ │ │ │ +01eed164 00003b16 R_ARM_JUMP_SLOT 00000000 numa_available@libnuma_1.1 │ │ │ │ +01eed168 00003a16 R_ARM_JUMP_SLOT 00000000 numa_num_configured_nodes@libnuma_1.2 │ │ │ │ +01eed16c 00003916 R_ARM_JUMP_SLOT 00000000 numa_get_mems_allowed@libnuma_1.2 │ │ │ │ +01eed170 00003816 R_ARM_JUMP_SLOT 00000000 numa_bitmask_free@libnuma_1.2 │ │ │ │ +01eed174 00002d16 R_ARM_JUMP_SLOT 00000000 pthread_self@GLIBC_2.4 │ │ │ │ +01eed178 00003716 R_ARM_JUMP_SLOT 00000000 pthread_setname_np@GLIBC_2.34 │ │ │ │ +01eed17c 00002a16 R_ARM_JUMP_SLOT 00000000 pthread_condattr_init@GLIBC_2.4 │ │ │ │ +01eed180 00003616 R_ARM_JUMP_SLOT 00000000 pthread_condattr_setclock@GLIBC_2.34 │ │ │ │ +01eed184 00002616 R_ARM_JUMP_SLOT 00000000 pthread_cond_init@GLIBC_2.4 │ │ │ │ +01eed188 00002816 R_ARM_JUMP_SLOT 00000000 pthread_condattr_destroy@GLIBC_2.4 │ │ │ │ +01eed18c 00002316 R_ARM_JUMP_SLOT 00000000 pthread_cond_destroy@GLIBC_2.4 │ │ │ │ +01eed190 00002416 R_ARM_JUMP_SLOT 00000000 pthread_cond_broadcast@GLIBC_2.4 │ │ │ │ +01eed194 00002016 R_ARM_JUMP_SLOT 00000000 pthread_cond_signal@GLIBC_2.4 │ │ │ │ +01eed198 00002116 R_ARM_JUMP_SLOT 00000000 pthread_cond_wait@GLIBC_2.4 │ │ │ │ +01eed19c 00003516 R_ARM_JUMP_SLOT 00000000 __pthread_cond_timedwait64@GLIBC_2.34 │ │ │ │ +01eed1a0 00003416 R_ARM_JUMP_SLOT 00000000 sched_yield@GLIBC_2.4 │ │ │ │ +01eed1a4 00003316 R_ARM_JUMP_SLOT 00000000 pthread_exit@GLIBC_2.4 │ │ │ │ +01eed1a8 00003216 R_ARM_JUMP_SLOT 00000000 pthread_create@GLIBC_2.34 │ │ │ │ +01eed1ac 00003116 R_ARM_JUMP_SLOT 00000000 pthread_mutex_init@GLIBC_2.4 │ │ │ │ +01eed1b0 00003016 R_ARM_JUMP_SLOT 00000000 pthread_mutex_destroy@GLIBC_2.4 │ │ │ │ +01eed1b4 00002f16 R_ARM_JUMP_SLOT 00000000 pthread_key_create@GLIBC_2.34 │ │ │ │ +01eed1b8 00002e16 R_ARM_JUMP_SLOT 00000000 pthread_getspecific@GLIBC_2.34 │ │ │ │ +01eed1bc 00002c16 R_ARM_JUMP_SLOT 00000000 pthread_setspecific@GLIBC_2.34 │ │ │ │ +01eed1c0 00002b16 R_ARM_JUMP_SLOT 00000000 pthread_key_delete@GLIBC_2.34 │ │ │ │ +01eed1c4 00002916 R_ARM_JUMP_SLOT 00000000 sched_getaffinity@GLIBC_2.4 │ │ │ │ +01eed1c8 00002716 R_ARM_JUMP_SLOT 00000000 sched_setaffinity@GLIBC_2.4 │ │ │ │ +01eed1cc 00002516 R_ARM_JUMP_SLOT 00000000 numa_run_on_node@libnuma_1.1 │ │ │ │ +01eed1d0 00002216 R_ARM_JUMP_SLOT 00000000 pthread_kill@GLIBC_2.34 │ │ │ │ +01eed1d4 00001f16 R_ARM_JUMP_SLOT 00000000 syscall@GLIBC_2.4 │ │ │ │ +01eed1d8 00011a16 R_ARM_JUMP_SLOT 00000000 sigdelset@GLIBC_2.4 │ │ │ │ +01eed1dc 0000c416 R_ARM_JUMP_SLOT 00000000 log2@GLIBC_2.29 │ │ │ │ +01eed1e0 0000d716 R_ARM_JUMP_SLOT 00000000 ceil@GLIBC_2.4 │ │ │ │ +01eed1e4 00001e16 R_ARM_JUMP_SLOT 00000000 getc@GLIBC_2.4 │ │ │ │ +01eed1e8 00015a16 R_ARM_JUMP_SLOT 0000c350 ffi_call@LIBFFI_BASE_8.0 │ │ │ │ +01eed1ec 00001d16 R_ARM_JUMP_SLOT 00000000 dlerror@GLIBC_2.34 │ │ │ │ +01eed1f0 00001c16 R_ARM_JUMP_SLOT 00000000 dlsym@GLIBC_2.34 │ │ │ │ +01eed1f4 00001b16 R_ARM_JUMP_SLOT 00000000 dirname@GLIBC_2.4 │ │ │ │ +01eed1f8 00001a16 R_ARM_JUMP_SLOT 00000000 freelocale@GLIBC_2.4 │ │ │ │ +01eed1fc 00001916 R_ARM_JUMP_SLOT 00000000 uselocale@GLIBC_2.4 │ │ │ │ +01eed200 00001816 R_ARM_JUMP_SLOT 00000000 newlocale@GLIBC_2.4 │ │ │ │ +01eed204 00001716 R_ARM_JUMP_SLOT 00000000 fputs@GLIBC_2.4 │ │ │ │ +01eed208 00000d16 R_ARM_JUMP_SLOT 00000000 __isoc23_sscanf@GLIBC_2.38 │ │ │ │ +01eed20c 00001616 R_ARM_JUMP_SLOT 00000000 fgets@GLIBC_2.4 │ │ │ │ +01eed210 00001516 R_ARM_JUMP_SLOT 00000000 fread@GLIBC_2.4 │ │ │ │ +01eed214 00001416 R_ARM_JUMP_SLOT 00000000 ftell@GLIBC_2.4 │ │ │ │ +01eed218 00001316 R_ARM_JUMP_SLOT 00000000 feof@GLIBC_2.4 │ │ │ │ +01eed21c 00001216 R_ARM_JUMP_SLOT 00000000 fseek@GLIBC_2.4 │ │ │ │ +01eed220 00001116 R_ARM_JUMP_SLOT 00000000 dlclose@GLIBC_2.34 │ │ │ │ +01eed224 00001016 R_ARM_JUMP_SLOT 00000000 dlopen@GLIBC_2.34 │ │ │ │ +01eed228 00000f16 R_ARM_JUMP_SLOT 00000000 dlinfo@GLIBC_2.34 │ │ │ │ +01eed22c 00000e16 R_ARM_JUMP_SLOT 00000000 dl_iterate_phdr@GLIBC_2.4 │ │ │ │ +01eed230 00000c16 R_ARM_JUMP_SLOT 00000000 mprotect@GLIBC_2.4 │ │ │ │ +01eed234 00000616 R_ARM_JUMP_SLOT 00000000 __cxa_atexit@GLIBC_2.4 │ │ │ ├── readelf --wide --dynamic {} │ │ │ │ @@ -1,11 +1,11 @@ │ │ │ │ │ │ │ │ Dynamic section at offset 0x1d7deec contains 28 entries: │ │ │ │ Tag Type Name/Value │ │ │ │ - 0x00000003 (PLTGOT) 0x1eecda4 │ │ │ │ + 0x00000003 (PLTGOT) 0x1eecd9c │ │ │ │ 0x00000002 (PLTRELSZ) 2336 (bytes) │ │ │ │ 0x00000017 (JMPREL) 0xad50 │ │ │ │ 0x00000014 (PLTREL) REL │ │ │ │ 0x00000011 (REL) 0xac48 │ │ │ │ 0x00000012 (RELSZ) 264 (bytes) │ │ │ │ 0x00000013 (RELENT) 8 (bytes) │ │ │ │ 0x00000015 (DEBUG) 0x0 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,12 +1,12 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: c1c38b2ba31b1eeea30b0782d05626bf7584e41a │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 7f0a337610c159f75a05c1e97b0e83b888a9b80a │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.gold-version │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000009 NT_GNU_GOLD_VERSION (gold version) Version: gold 1.16 │ │ │ ├── readelf --wide --version-info {} │ │ │ │ @@ -1,112 +1,112 @@ │ │ │ │ │ │ │ │ Version symbols section '.gnu.version' contains 349 entries: │ │ │ │ Addr: 0x000000000000a7fc Offset: 0x000027fc Link: 4 (.dynsym) │ │ │ │ 000: 0 (*local*) 2 (GLIBC_2.9) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ - 004: 4 (GLIBC_2.4) 5 (GLIBC_2.11) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ - 008: 4 (GLIBC_2.4) 6 (GLIBC_2.38) 4 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ - 00c: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 010: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 004: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ + 008: 5 (GLIBC_2.33) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ + 00c: 4 (GLIBC_2.4) 6 (GLIBC_2.38) 4 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ + 010: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 014: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 018: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 01c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ - 020: 4 (GLIBC_2.4) 12 (libnuma_1.1) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 024: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ - 028: 3 (GLIBC_2.34) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ - 02c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ - 030: 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ - 034: 13 (libnuma_1.2) 13 (libnuma_1.2) 13 (libnuma_1.2) 12 (libnuma_1.1) │ │ │ │ - 038: 12 (libnuma_1.1) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 03c: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 7 (GLIBC_2.32) 3 (GLIBC_2.34) │ │ │ │ - 040: 8 (GLIBC_2.8) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 9 (GLIBC_2.17) │ │ │ │ - 044: 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 4 (GLIBC_2.4) 10 (LIBFFI_BASE_8.0) │ │ │ │ - 048: 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) │ │ │ │ + 018: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 01c: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 020: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ + 024: 4 (GLIBC_2.4) 12 (libnuma_1.1) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 028: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ + 02c: 3 (GLIBC_2.34) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ + 030: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ + 034: 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ + 038: 13 (libnuma_1.2) 13 (libnuma_1.2) 13 (libnuma_1.2) 12 (libnuma_1.1) │ │ │ │ + 03c: 12 (libnuma_1.1) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 040: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 7 (GLIBC_2.32) 3 (GLIBC_2.34) │ │ │ │ + 044: 8 (GLIBC_2.8) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 9 (GLIBC_2.17) │ │ │ │ + 048: 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 4 (GLIBC_2.4) 10 (LIBFFI_BASE_8.0) │ │ │ │ 04c: 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) │ │ │ │ - 050: 10 (LIBFFI_BASE_8.0) 11 (LIBFFI_CLOSURE_8.0) 11 (LIBFFI_CLOSURE_8.0) 11 (LIBFFI_CLOSURE_8.0) │ │ │ │ - 054: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 050: 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) 10 (LIBFFI_BASE_8.0) │ │ │ │ + 054: 10 (LIBFFI_BASE_8.0) 11 (LIBFFI_CLOSURE_8.0) 11 (LIBFFI_CLOSURE_8.0) 11 (LIBFFI_CLOSURE_8.0) │ │ │ │ 058: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 05c: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ - 060: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 064: 6 (GLIBC_2.38) 4 (GLIBC_2.4) 6 (GLIBC_2.38) 4 (GLIBC_2.4) │ │ │ │ - 068: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 05c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 060: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ + 064: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 068: 6 (GLIBC_2.38) 4 (GLIBC_2.4) 6 (GLIBC_2.38) 4 (GLIBC_2.4) │ │ │ │ 06c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 070: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ - 074: 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ - 078: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 0 (*local*) 0 (*local*) │ │ │ │ + 070: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 074: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ + 078: 4 (GLIBC_2.4) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 07c: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 080: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 084: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 088: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 08c: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 090: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ 094: 0 (*local*) 0 (*local*) 0 (*local*) 0 (*local*) │ │ │ │ - 098: 0 (*local*) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 09c: a (GLIBC_2.7) a (GLIBC_2.7) 3 (GLIBC_2.34) b (GLIBC_2.33) │ │ │ │ + 098: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) a (GLIBC_2.7) │ │ │ │ + 09c: a (GLIBC_2.7) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0a0: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0a4: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 0a8: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ - 0ac: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 0b0: 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 4 (GLIBC_2.4) │ │ │ │ - 0b4: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 0 (*local*) │ │ │ │ - 0b8: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 0 (*local*) 0 (*local*) │ │ │ │ + 0a8: 3 (GLIBC_2.34) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 0ac: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ + 0b0: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 0b4: 0 (*local*) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 0 (*local*) │ │ │ │ + 0b8: 0 (*local*) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ 0bc: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ - 0c0: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ - 0c4: 14 (GLIBC_2.4) 15 (GLIBC_2.29) 15 (GLIBC_2.29) 14 (GLIBC_2.4) │ │ │ │ - 0c8: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 16 (GLIBC_2.27) 14 (GLIBC_2.4) │ │ │ │ + 0c0: 14 (GLIBC_2.4) 14 (GLIBC_2.4) b (GLIBC_2.11) 15 (GLIBC_2.29) │ │ │ │ + 0c4: 15 (GLIBC_2.29) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ + 0c8: 16 (GLIBC_2.27) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ 0cc: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ - 0d0: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ - 0d4: 14 (GLIBC_2.4) 16 (GLIBC_2.27) 15 (GLIBC_2.29) 14 (GLIBC_2.4) │ │ │ │ - 0d8: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 16 (GLIBC_2.27) │ │ │ │ - 0dc: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 15 (GLIBC_2.29) 14 (GLIBC_2.4) │ │ │ │ - 0e0: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ - 0e4: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) c (GLIBC_2.29) │ │ │ │ - 0e8: d (GLIBC_2.15) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 0d0: 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 16 (GLIBC_2.27) │ │ │ │ + 0d4: 15 (GLIBC_2.29) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ + 0d8: 14 (GLIBC_2.4) 16 (GLIBC_2.27) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ + 0dc: 15 (GLIBC_2.29) 14 (GLIBC_2.4) 14 (GLIBC_2.4) 14 (GLIBC_2.4) │ │ │ │ + 0e0: 14 (GLIBC_2.4) 3 (GLIBC_2.34) 3 (GLIBC_2.34) 3 (GLIBC_2.34) │ │ │ │ + 0e4: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 0e8: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0ec: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0f0: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0f4: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0f8: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 0fc: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 100: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 104: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 108: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 10c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 10c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) c (GLIBC_2.29) │ │ │ │ 110: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 114: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 114: d (GLIBC_2.15) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 118: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 11c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 120: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 124: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 128: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 12c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 130: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 134: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 138: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 13c: 4 (GLIBC_2.4) e (GLIBC_2.28) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 13c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 140: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 144: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 148: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 148: e (GLIBC_2.28) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 14c: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ 150: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ - 154: 4 (GLIBC_2.4) 4 (GLIBC_2.4) f (GLIBC_2.25) 4 (GLIBC_2.4) │ │ │ │ - 158: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 10 (LIBFFI_BASE_8.0) 4 (GLIBC_2.4) │ │ │ │ + 154: 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) 4 (GLIBC_2.4) │ │ │ │ + 158: f (GLIBC_2.25) 4 (GLIBC_2.4) 10 (LIBFFI_BASE_8.0) 4 (GLIBC_2.4) │ │ │ │ 15c: 10 (LIBFFI_BASE_8.0) │ │ │ │ │ │ │ │ Version needs section '.gnu.version_r' contains 4 entries: │ │ │ │ Addr: 0x000000000000aab8 Offset: 0x00002ab8 Link: 5 (.dynstr) │ │ │ │ 000000: Version: 1 File: libc.so.6 Cnt: 14 │ │ │ │ 0x0010: Name: GLIBC_2.9 Flags: none Version: 2 │ │ │ │ 0x0020: Name: GLIBC_2.34 Flags: none Version: 3 │ │ │ │ 0x0030: Name: GLIBC_2.4 Flags: none Version: 4 │ │ │ │ - 0x0040: Name: GLIBC_2.11 Flags: none Version: 5 │ │ │ │ + 0x0040: Name: GLIBC_2.33 Flags: none Version: 5 │ │ │ │ 0x0050: Name: GLIBC_2.38 Flags: none Version: 6 │ │ │ │ 0x0060: Name: GLIBC_2.32 Flags: none Version: 7 │ │ │ │ 0x0070: Name: GLIBC_2.8 Flags: none Version: 8 │ │ │ │ 0x0080: Name: GLIBC_2.17 Flags: none Version: 9 │ │ │ │ 0x0090: Name: GLIBC_2.7 Flags: none Version: 10 │ │ │ │ - 0x00a0: Name: GLIBC_2.33 Flags: none Version: 11 │ │ │ │ + 0x00a0: Name: GLIBC_2.11 Flags: none Version: 11 │ │ │ │ 0x00b0: Name: GLIBC_2.29 Flags: none Version: 12 │ │ │ │ 0x00c0: Name: GLIBC_2.15 Flags: none Version: 13 │ │ │ │ 0x00d0: Name: GLIBC_2.28 Flags: none Version: 14 │ │ │ │ 0x00e0: Name: GLIBC_2.25 Flags: none Version: 15 │ │ │ │ 0x00f0: Version: 1 File: libffi.so.8 Cnt: 2 │ │ │ │ 0x0100: Name: LIBFFI_BASE_8.0 Flags: none Version: 16 │ │ │ │ 0x0110: Name: LIBFFI_CLOSURE_8.0 Flags: none Version: 17 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1,17 +1,21 @@ │ │ │ │ /lib/ld-linux-armhf.so.3 │ │ │ │ GLIBC_2.9 │ │ │ │ libc.so.6 │ │ │ │ -__fcntl_time64 │ │ │ │ +__lutimes64 │ │ │ │ GLIBC_2.34 │ │ │ │ -__clock_getres64 │ │ │ │ +__fcntl_time64 │ │ │ │ +__futimens64 │ │ │ │ +__futimes64 │ │ │ │ __cxa_atexit │ │ │ │ GLIBC_2.4 │ │ │ │ -GLIBC_2.11 │ │ │ │ -__clock_gettime64 │ │ │ │ +__lstat64_time64 │ │ │ │ +GLIBC_2.33 │ │ │ │ +__utimensat64 │ │ │ │ +__utimes64 │ │ │ │ __libc_start_main │ │ │ │ mprotect │ │ │ │ __isoc23_sscanf │ │ │ │ GLIBC_2.38 │ │ │ │ dl_iterate_phdr │ │ │ │ newlocale │ │ │ │ uselocale │ │ │ │ @@ -89,19 +93,14 @@ │ │ │ │ __isoc23_strtoul │ │ │ │ vfprintf │ │ │ │ __ctype_b_loc │ │ │ │ snprintf │ │ │ │ pthread_mutex_trylock │ │ │ │ pthread_mutex_unlock │ │ │ │ pthread_mutex_lock │ │ │ │ -__lstat64_time64 │ │ │ │ -__futimens64 │ │ │ │ -__futimes64 │ │ │ │ -__lutimes64 │ │ │ │ -__utimes64 │ │ │ │ __gmpn_mul │ │ │ │ __gmpn_mul_1 │ │ │ │ __gmpn_sub_1 │ │ │ │ __gmpn_add_1 │ │ │ │ __gmpn_popcount │ │ │ │ __gmpn_mod_1 │ │ │ │ __gmpn_sub │ │ │ │ @@ -130,16 +129,14 @@ │ │ │ │ __gmpn_lshift │ │ │ │ __gmpn_rshift │ │ │ │ epoll_wait │ │ │ │ epoll_create │ │ │ │ epoll_ctl │ │ │ │ GLIBC_2.7 │ │ │ │ eventfd_write │ │ │ │ -__utimensat64 │ │ │ │ -GLIBC_2.33 │ │ │ │ __xpg_strerror_r │ │ │ │ iconv_close │ │ │ │ iconv_open │ │ │ │ tcsetattr │ │ │ │ tcgetattr │ │ │ │ sigprocmask │ │ │ │ __utime64 │ │ │ │ @@ -148,72 +145,105 @@ │ │ │ │ __stat64_time64 │ │ │ │ ftruncate64 │ │ │ │ __gmon_start__ │ │ │ │ __assert_fail │ │ │ │ _ITM_deregisterTMCloneTable │ │ │ │ _ITM_registerTMCloneTable │ │ │ │ libm.so.6 │ │ │ │ +GLIBC_2.11 │ │ │ │ GLIBC_2.29 │ │ │ │ GLIBC_2.27 │ │ │ │ +__clock_gettime64 │ │ │ │ +__clock_getres64 │ │ │ │ __localtime64_r │ │ │ │ -posix_spawn_file_actions_addchdir_np │ │ │ │ -posix_spawnp │ │ │ │ -GLIBC_2.15 │ │ │ │ +regerror │ │ │ │ +gethostname │ │ │ │ getpwuid_r │ │ │ │ initgroups │ │ │ │ __errno_location │ │ │ │ +posix_spawnattr_setflags │ │ │ │ sigemptyset │ │ │ │ sigaction │ │ │ │ posix_spawn_file_actions_addopen │ │ │ │ posix_spawn_file_actions_addclose │ │ │ │ posix_spawn_file_actions_adddup2 │ │ │ │ posix_spawn_file_actions_init │ │ │ │ posix_spawnattr_init │ │ │ │ +posix_spawn_file_actions_addchdir_np │ │ │ │ posix_spawn_file_actions_destroy │ │ │ │ posix_spawnattr_destroy │ │ │ │ sigaddset │ │ │ │ posix_spawnattr_setsigdefault │ │ │ │ -posix_spawnattr_setflags │ │ │ │ +posix_spawnp │ │ │ │ +GLIBC_2.15 │ │ │ │ realpath │ │ │ │ -sigdelset │ │ │ │ sigismember │ │ │ │ +sigdelset │ │ │ │ sigfillset │ │ │ │ sigsuspend │ │ │ │ sigpending │ │ │ │ -getgrgid_r │ │ │ │ getgrnam_r │ │ │ │ +getgrgid_r │ │ │ │ getpwnam_r │ │ │ │ getgroups │ │ │ │ setgroups │ │ │ │ -getgrent │ │ │ │ endpwent │ │ │ │ setpwent │ │ │ │ getpwent │ │ │ │ -getlogin │ │ │ │ endgrent │ │ │ │ setgrent │ │ │ │ +getgrent │ │ │ │ +getlogin │ │ │ │ truncate64 │ │ │ │ readlink │ │ │ │ pathconf │ │ │ │ unsetenv │ │ │ │ clearenv │ │ │ │ fdopendir │ │ │ │ closedir │ │ │ │ -GLIBC_2.28 │ │ │ │ rewinddir │ │ │ │ +GLIBC_2.28 │ │ │ │ fpathconf │ │ │ │ openat64 │ │ │ │ -setpriority │ │ │ │ getpriority │ │ │ │ +setpriority │ │ │ │ readdir64 │ │ │ │ -regerror │ │ │ │ getentropy │ │ │ │ GLIBC_2.25 │ │ │ │ -gethostname │ │ │ │ libgmp.so.10 │ │ │ │ +3333UUUU │ │ │ │ +3333UUUUh │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +3333UUUU │ │ │ │ +UUUU3333 │ │ │ │ +3333UUUU │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ @@ -325,56 +355,26 @@ │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ -3333UUUU │ │ │ │ -3333UUUUh │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -3333UUUU │ │ │ │ -UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU33335 │ │ │ │ UUUU33335 │ │ │ │ UUUU33335 │ │ │ │ UUUU33335 │ │ │ │ -3333UUUU │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ 3333UUUU1 │ │ │ │ 3333UUUU1 │ │ │ │ 3333UUUU1 │ │ │ │ @@ -394,15 +394,15 @@ │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ 3333UUUU │ │ │ │ 3333UUUU │ │ │ │ 3333UUUU │ │ │ │ -3333UUUUX │ │ │ │ +3333UUUU0 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ UUUU3333 │ │ │ │ @@ -613,14 +613,29 @@ │ │ │ │ , timeout = │ │ │ │ , with = │ │ │ │ , extension = │ │ │ │ , hspec_ = │ │ │ │ , print_ = │ │ │ │ , testpaths = │ │ │ │ ?shelltestrunner-1.10-HVQz3Gumz3j6LrT71Pwg4Q-shelltest:Main.Args │ │ │ │ +src/Data/Algorithm/Diff.hs:69:9-30|hd : rst │ │ │ │ +src/Data/Algorithm/Diff.hs │ │ │ │ +PolyDiff │ │ │ │ +Data.Algorithm.Diff │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1 │ │ │ │ +, path = │ │ │ │ +, poj = │ │ │ │ +DL {poi = │ │ │ │ +src/Data/Algorithm/Diff.hs:39:21-22|case │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.DL │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.First │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.Second │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.Both │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.F │ │ │ │ +Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.S │ │ │ │ ./System/Console/CmdArgs/Annotate.hs │ │ │ │ System.Console.CmdArgs.Annotate │ │ │ │ cmdargs-0.10.22-InbNZlr0F7W775Ef4vL4Ud │ │ │ │ 'ExceptionInt │ │ │ │ ExceptionInt │ │ │ │ Annotate │ │ │ │ 'Missing │ │ │ │ @@ -1119,29 +1134,614 @@ │ │ │ │ cmdargs-0.10.22-InbNZlr0F7W775Ef4vL4Ud │ │ │ │ Data/Generics/Any/Prelude.hs:(42,1)-(45,61)|function reverse │ │ │ │ Data/Generics/Any/Prelude.hs:24:1-34|function null │ │ │ │ Data/Generics/Any/Prelude.hs:(36,1)-(39,51)|function append │ │ │ │ Data/Generics/Any/Prelude.hs:(19,12)-(21,31)|case │ │ │ │ Data/Generics/Any/Prelude.hs:13:1-37|function tail │ │ │ │ Data/Generics/Any/Prelude.hs:10:1-37|function head │ │ │ │ -src/Data/Algorithm/Diff.hs:69:9-30|hd : rst │ │ │ │ -src/Data/Algorithm/Diff.hs │ │ │ │ -PolyDiff │ │ │ │ -Data.Algorithm.Diff │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1 │ │ │ │ -, path = │ │ │ │ -, poj = │ │ │ │ -DL {poi = │ │ │ │ -src/Data/Algorithm/Diff.hs:39:21-22|case │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.DL │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.First │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.Second │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.Both │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.F │ │ │ │ -Diff-1.0.2-AyAvb94GW7CAGFVBmYasQ1:Data.Algorithm.Diff.S │ │ │ │ +, d_dt = │ │ │ │ +DFA {d_id = │ │ │ │ + } │ │ │ │ +Simple' { dt_win = │ │ │ │ + , dt_trans = │ │ │ │ + , dt_other = │ │ │ │ +, SINGLE │ │ │ │ +No (Char,Transition) │ │ │ │ +Testing' { dt_test = │ │ │ │ + , dt_dopas = │ │ │ │ + , dt_a = │ │ │ │ + , dt_b = │ │ │ │ + } │ │ │ │ +No DTrans │ │ │ │ + ,q_qt = │ │ │ │ +QNFA {q_id = │ │ │ │ +{qt_win= │ │ │ │ +, qt_trans= │ │ │ │ +, qt_other= │ │ │ │ +{Testing │ │ │ │ +, flagTag = │ │ │ │ +, stopTag = │ │ │ │ +, startTag = │ │ │ │ +, parentIndex = │ │ │ │ +GroupInfo {thisIndex = │ │ │ │ +toEnum{WhichTest}: tag ( │ │ │ │ +) is outside of enumeration's range (0, │ │ │ │ +Orbits {inOrbit = │ │ │ │ +, getOrbits = │ │ │ │ +, ordinal = │ │ │ │ +, basePos = │ │ │ │ + not found in look │ │ │ │ +Text.Regex.DFA.Common │ │ │ │ +'WinTest │ │ │ │ +'WinEmpty │ │ │ │ +WinEmpty │ │ │ │ +'Testing' │ │ │ │ +'Simple' │ │ │ │ +'Transition │ │ │ │ +Transition │ │ │ │ +'Instructions │ │ │ │ +Instructions │ │ │ │ +'SetPost │ │ │ │ +'Testing │ │ │ │ +'PostUpdate │ │ │ │ +'PreUpdate │ │ │ │ +TagUpdate │ │ │ │ +'LeaveOrbitTask │ │ │ │ +'EnterOrbitTask │ │ │ │ +'ResetOrbitTask │ │ │ │ +'SetGroupStopTask │ │ │ │ +'ResetGroupStopTask │ │ │ │ +'TagTask │ │ │ │ +'Test_NotEdgeWord │ │ │ │ +'Test_EdgeWord │ │ │ │ +'Test_EOW │ │ │ │ +'Test_BOW │ │ │ │ +'Test_EOB │ │ │ │ +'Test_BOB │ │ │ │ +'Test_EOL │ │ │ │ +'Test_BOL │ │ │ │ +WhichTest │ │ │ │ +'GroupInfo │ │ │ │ +GroupInfo │ │ │ │ +'Minimize │ │ │ │ +'Maximize │ │ │ │ +'ExecOption │ │ │ │ +'CompOption │ │ │ │ +succ{WhichTest}: tried to take `succ' of last tag in enumeration │ │ │ │ +pred{WhichTest}: tried to take `pred' of first tag in enumeration │ │ │ │ +Explicit error in module │ │ │ │ +lib/Text/Regex/TDFA/Common.hs │ │ │ │ +Text.Regex.TDFA.Common │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +dt_trans │ │ │ │ +dt_other │ │ │ │ +dt_dopas │ │ │ │ +qt_trans │ │ │ │ +qt_other │ │ │ │ +qt_dopas │ │ │ │ +lib/Text/Regex/TDFA/Common.hs:293:60-61|case │ │ │ │ +Minimize │ │ │ │ +Maximize │ │ │ │ +captureGroups │ │ │ │ +ExecOption │ │ │ │ +ExecOption {captureGroups = │ │ │ │ +lastStarGreedy │ │ │ │ +newSyntax │ │ │ │ +rightAssoc │ │ │ │ +multiline │ │ │ │ +caseSensitive │ │ │ │ +CompOption │ │ │ │ +, lastStarGreedy = │ │ │ │ +, newSyntax = │ │ │ │ +, rightAssoc = │ │ │ │ +, multiline = │ │ │ │ +CompOption {caseSensitive = │ │ │ │ +WinTest │ │ │ │ +WinEmpty │ │ │ │ +Test_NotEdgeWord │ │ │ │ +Test_EdgeWord │ │ │ │ +Test_EOW │ │ │ │ +Test_BOW │ │ │ │ +Test_EOB │ │ │ │ +Test_BOB │ │ │ │ +Test_EOL │ │ │ │ +Test_BOL │ │ │ │ +PostUpdate │ │ │ │ +PreUpdate │ │ │ │ +LeaveOrbitTask │ │ │ │ +EnterOrbitTask │ │ │ │ +ResetOrbitTask │ │ │ │ +SetGroupStopTask │ │ │ │ +ResetGroupStopTask │ │ │ │ +lib/Text/Regex/TDFA/Common.hs:219:72-73|case │ │ │ │ +, newOrbits = } │ │ │ │ +newPos = │ │ │ │ +Instructions { │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.WinEmpty │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.WinTest │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Regex │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Simple' │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Testing' │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Transition │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.DFA │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Instructions │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetPre │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetPost │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetVal │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Orbits │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.QNFA │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Simple │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Testing │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.PreUpdate │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.PostUpdate │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.TagTask │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.ResetGroupStopTask │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetGroupStopTask │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.ResetOrbitTask │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.EnterOrbitTask │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.LeaveOrbitTask │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_BOL │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EOL │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_BOB │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EOB │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_BOW │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EOW │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EdgeWord │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_NotEdgeWord │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.GroupInfo │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Maximize │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Minimize │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Orbit │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Ignore │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.ExecOption │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.CompOption │ │ │ │ +'TrieSet │ │ │ │ +lib/Text/Regex/TDFA/IntArrTrieSet.hs │ │ │ │ +Text.Regex.TDFA.IntArrTrieSet │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ +GHC.Internal.List │ │ │ │ +ghc-internal │ │ │ │ +lastError │ │ │ │ +Negative range size │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +Data.Array.Base │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Error in array index; │ │ │ │ + not in range [0.. │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.IntArrTrieSet.TrieSet │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ +undefined │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +Text.Regex.TDFA.NewDFA.Tester │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ +undefined │ │ │ │ +0123456789ABCDEFGHIJKLMNOPQRSTUVWXYZ_abcdefghijklmnopqrstuvwxyz │ │ │ │ +Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +regex failed to match │ │ │ │ +Text.Regex.TDFA.String died: │ │ │ │ +parseRegex for Text.Regex.TDFA.String failed: │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +Text.Regex.TDFA.String │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +Data.Array.Base │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Error in array index; │ │ │ │ + not in range [0.. │ │ │ │ +lib/Text/Regex/TDFA/TDFA.hs:(287,5)-(294,81)|function cw │ │ │ │ +bestTrans.compareWith.choose sees incomparable │ │ │ │ +bestTrans : There were no transition choose from! │ │ │ │ + not in range [0.. │ │ │ │ +Error in array index; │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Data.Array.Base │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +assemble : Weird orbit command: │ │ │ │ +enterOrbit: Cannot enterOrbit twice in a row: │ │ │ │ +Number of reachable DFA states: │ │ │ │ +, freshOrbit = │ │ │ │ +AlterModify {newInOrbit = │ │ │ │ +AlterLeave │ │ │ │ +AlterReset │ │ │ │ +'AlterModify │ │ │ │ +'AlterLeave │ │ │ │ +'AlterReset │ │ │ │ +AlterOrbit │ │ │ │ +Text.Regex.TDFA.TDFA │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +newInOrbit │ │ │ │ +freshOrbit │ │ │ │ +False, freshOrbit = │ │ │ │ +True, freshOrbit = │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.TDFA.AlterReset │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.TDFA.AlterLeave │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.TDFA.AlterModify │ │ │ │ + not in range [0.. │ │ │ │ +Error in array index; │ │ │ │ +Negative range size │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Data.Array.Base │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +Weird pattern in actNullableTagless/NonEmpty: │ │ │ │ +actNullableTagless/NonEmpty is supposed to have an emptyNull nullView : │ │ │ │ +actNullableTagless/NonEmpty : provided with a *cannotAccept* pattern: │ │ │ │ +actNullableTagless/NonEmpty : provided with a *mustAccept* pattern: │ │ │ │ +This case in Text.Regex.TNFA.TNFA.actNullableTagless cannot happen: │ │ │ │ +Cannot acceptTrans pattern │ │ │ │ +Weird pattern in getTransTagless/NonEmpty: │ │ │ │ +getTransTagless/NonEmpty is supposed to have an emptyNull nullView : │ │ │ │ +getTransTagless/NonEmpty : provided with a *mustAccept* pattern: │ │ │ │ +getTransTagless/NonEmpty : provided with a *cannotAccept* pattern: │ │ │ │ +Weird pattern in getTransTagless/Star: │ │ │ │ +OneChar cannot have nullable True │ │ │ │ +OneChar cannot have nullable True │ │ │ │ +This case in dominate.useText cannot happen: second argument would have to have been null and that is checked before this case │ │ │ │ +Text.Regex.TDFA.TNFA │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +'CharMap │ │ │ │ +Data.IntMap.CharMap2 │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +unCharMap │ │ │ │ +CharMap {unCharMap = │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +'EnumMap │ │ │ │ +Data.IntMap.EnumMap2 │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +unEnumMap │ │ │ │ +EnumMap {unEnumMap = │ │ │ │ +minimum: empty structure │ │ │ │ +maximum: empty structure │ │ │ │ +foldr1: empty structure │ │ │ │ +foldl1: empty structure │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +'EnumSet │ │ │ │ +Data.IntSet.EnumSet2 │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +unEnumSet │ │ │ │ +EnumSet {unEnumSet = fromList │ │ │ │ +EnumSet {unEnumSet = │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +lib/Text/Regex/TDFA/CorePattern.hs:74:25-26|case │ │ │ │ +Star {getOrbit = │ │ │ │ +, resetOrbits = │ │ │ │ +, firstNull = │ │ │ │ +False, unStar = │ │ │ │ +True, unStar = │ │ │ │ +SetTestInfo │ │ │ │ +firstNull │ │ │ │ +resetOrbits │ │ │ │ +getOrbit │ │ │ │ +SetTestInfo │ │ │ │ +'SetTestInfo │ │ │ │ +HandleTag │ │ │ │ +'WantsQNFA │ │ │ │ +'WantsQT │ │ │ │ +'WantsBoth │ │ │ │ +'WantsEither │ │ │ │ +'OneChar │ │ │ │ +'NonEmpty │ │ │ │ +WantsQNFA │ │ │ │ +WantsBoth │ │ │ │ +WantsEither │ │ │ │ +NonEmpty │ │ │ │ +OneChar │ │ │ │ + , unQ = │ │ │ │ + , wants = │ │ │ │ + , tagged = │ │ │ │ + , postTag = │ │ │ │ + , preTag = │ │ │ │ + , postSet = │ │ │ │ + , preReset = │ │ │ │ + , takes = │ │ │ │ +Q { nullQ = │ │ │ │ +fromHandleTag │ │ │ │ +patternToQ cannot handle │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +Text.Regex.TDFA.CorePattern │ │ │ │ +lib/Text/Regex/TDFA/CorePattern.hs │ │ │ │ +Error in array index; │ │ │ │ + not in range [0.. │ │ │ │ +Negative range size │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Data.Array.Base │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Q │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Empty │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Or │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Seq │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Star │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Test │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.OneChar │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.NonEmpty │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsQNFA │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsQT │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsBoth │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsEither │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.NoTag │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Advice │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Apply │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ +newWinnerThenProceed,1 │ │ │ │ +newWinnerThenProceed,2 │ │ │ │ +newWinnerThenProceed,3 : too many emptyTrue values │ │ │ │ +compressOrbit,1 │ │ │ │ +findTrans,1 : │ │ │ │ +impossible 2347867 │ │ │ │ +impossible 0298347 │ │ │ │ +allcomps Minimize │ │ │ │ +impossible 9384324 │ │ │ │ +bestTrans.compareWith.choose sees incomparable │ │ │ │ +newScratch which 3 │ │ │ │ +newScratch which 2 │ │ │ │ +newScratch which 1 │ │ │ │ +MScratch │ │ │ │ +'MScratch │ │ │ │ +BlankScratch │ │ │ │ +'BlankScratch │ │ │ │ +WScratch │ │ │ │ +'WScratch │ │ │ │ +SScratch │ │ │ │ +'SScratch │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ +GHC.Internal.List │ │ │ │ +ghc-internal │ │ │ │ +lastError │ │ │ │ +challenge_Orb is too stupid to handle mismatched orbit data : │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/Engine.hs:566:3-34|F comp1 : compsRest │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/Engine.hs:302:21-43|first : rest │ │ │ │ +Negative range size │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/Engine.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.Engine │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +undefined │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +Data.Array.Base │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Error in array index; │ │ │ │ + not in range [0.. │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.SScratch │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.MQ │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.MQA │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.MScratch │ │ │ │ +newWinnerThenProceed,1 │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ +undefined │ │ │ │ +compressOrbit,1 │ │ │ │ +findTrans,1 : │ │ │ │ +impossible 2347867 │ │ │ │ +impossible 0298347 │ │ │ │ +allcomps Minimize │ │ │ │ +impossible 9384324 │ │ │ │ +bestTrans.compareWith.choose sees incomparable │ │ │ │ +newScratch which 3 │ │ │ │ +newScratch which 2 │ │ │ │ +newScratch which 1 │ │ │ │ +noSource │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +Text.Regex.TDFA.NewDFA.Engine_FA │ │ │ │ +MScratch │ │ │ │ +'MScratch │ │ │ │ +BlankScratch │ │ │ │ +'BlankScratch │ │ │ │ +WScratch │ │ │ │ +'WScratch │ │ │ │ +SScratch │ │ │ │ +'SScratch │ │ │ │ +challenge_Orb is too stupid to handle mismatched orbit data : │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/Engine_FA.hs:431:3-34|F comp1 : compsRest │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/Engine_FA.hs:251:21-43|first : rest │ │ │ │ +Negative range size │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +Data.Array.Base │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Error in array index; │ │ │ │ + not in range [0.. │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_FA.SScratch │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_FA.MScratch │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ +, _ws_stop = │ │ │ │ +WScratch {ws_start = │ │ │ │ +obtainNext called while goNext is running! │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ +GHC.Internal.List │ │ │ │ +ghc-internal │ │ │ │ +lastError │ │ │ │ +Negative range size │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Data.Array.Base │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +WScratch │ │ │ │ +'WScratch │ │ │ │ +SScratch │ │ │ │ +'SScratch │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/Engine_NC.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.Engine_NC │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +undefined │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_NC.SScratch │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_NC.MQ │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_NC.WScratch │ │ │ │ +lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ +Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ +undefined │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +Text.Regex.TDFA.NewDFA.Engine_NC_FA │ │ │ │ +PCarat {getDoPa = │ │ │ │ +PDollar {getDoPa = │ │ │ │ +PDot {getDoPa = │ │ │ │ +PAny {getDoPa = │ │ │ │ +, getPatternSet = │ │ │ │ +PAnyNot {getDoPa = │ │ │ │ +PEscape {getDoPa = │ │ │ │ +, getPatternChar = │ │ │ │ +PChar {getDoPa = │ │ │ │ +PConcat │ │ │ │ +PNonCapture │ │ │ │ +PNonEmpty │ │ │ │ +lib/Text/Regex/TDFA/Pattern.hs:148:26-31|x : xs │ │ │ │ +'PConcat │ │ │ │ +'PDollar │ │ │ │ +'PEscape │ │ │ │ +'PAnyNot │ │ │ │ +'PNonEmpty │ │ │ │ +'PNonCapture │ │ │ │ +'PatternSet │ │ │ │ +PatternSet │ │ │ │ +'PatternSetEquivalenceClass │ │ │ │ +PatternSetEquivalenceClass │ │ │ │ +'PatternSetCollatingElement │ │ │ │ +PatternSetCollatingElement │ │ │ │ +'PatternSetCharacterClass │ │ │ │ +PatternSetCharacterClass │ │ │ │ +Text.Regex.TDFA.Pattern │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +getPatternSet │ │ │ │ +getPatternChar │ │ │ │ +lib/Text/Regex/TDFA/Pattern.hs:82:13-14|case │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PEmpty │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PGroup │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.POr │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PConcat │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PQuest │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PPlus │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PStar │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PBound │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PCarat │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PDollar │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PDot │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PAny │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PAnyNot │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PEscape │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PChar │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PNonCapture │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PNonEmpty │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PatternSet │ │ │ │ +end of input │ │ │ │ +Arg: eta │ │ │ │ +Type: BracketElement │ │ │ │ + -> State [Char] (GroupIndex, Int) -> ParseError -> Identity b │ │ │ │ +In module `Text.Regex.TDFA.ReadRegex' │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ +Text.Regex.TDFA.ReadRegex │ │ │ │ +BracketElement │ │ │ │ +'BEEquiv │ │ │ │ +'BEClass │ │ │ │ +'BERange │ │ │ │ +Failed to parse bracketed string │ │ │ │ +End point │ │ │ │ +of dashed character range is less than starting point │ │ │ │ +^.[$()|*+?{\ │ │ │ │ +empty () or anchor ^ or $ │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEChar │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BERange │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEColl │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEEquiv │ │ │ │ +regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEClass │ │ │ │ +'PreProc │ │ │ │ +Text.Show.Pretty │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Pretty.PreProc │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(441,13)-(444,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(450,13)-(453,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(459,13)-(462,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(468,13)-(471,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(482,12)-(487,33)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(483,9)-(487,32)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(484,9)-(487,31)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(498,12)-(503,33)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(499,9)-(503,32)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(500,9)-(503,31)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(514,12)-(519,33)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(515,9)-(519,32)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(516,9)-(519,31)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(525,13)-(528,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(534,13)-(537,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(543,13)-(546,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(570,13)-(573,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(579,13)-(582,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(608,13)-(611,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(619,13)-(622,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(628,13)-(631,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(637,13)-(640,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(646,13)-(649,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(655,13)-(658,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(664,13)-(667,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(675,13)-(678,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(686,13)-(689,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(695,13)-(698,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(706,13)-(710,11)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(755,13)-(758,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(766,13)-(769,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(777,13)-(780,10)|case │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs:(788,13)-(791,10)|case │ │ │ │ +'HappyA# │ │ │ │ +HappyAddr │ │ │ │ +'HappyStk │ │ │ │ +HappyStk │ │ │ │ +'HappyCons │ │ │ │ +Happy_IntList │ │ │ │ +'HappyWrap11 │ │ │ │ +HappyWrap11 │ │ │ │ +'HappyWrap10 │ │ │ │ +HappyWrap10 │ │ │ │ +'HappyWrap9 │ │ │ │ +HappyWrap9 │ │ │ │ +'HappyWrap8 │ │ │ │ +HappyWrap8 │ │ │ │ +'HappyWrap7 │ │ │ │ +HappyWrap7 │ │ │ │ +'HappyWrap6 │ │ │ │ +HappyWrap6 │ │ │ │ +'HappyWrap5 │ │ │ │ +HappyWrap5 │ │ │ │ +'HappyWrap4 │ │ │ │ +HappyWrap4 │ │ │ │ +HappyAbsSyn │ │ │ │ +Internal Happy error │ │ │ │ +dist-ghc/build/Text/Show/Parser.hs │ │ │ │ +Text.Show.Parser │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Parser.HappyA# │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Parser.HappyStk │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Parser.HappyCons │ │ │ │ +'InfixCons │ │ │ │ +'Integer │ │ │ │ +Text.Show.Value │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ +Text/Show/Value.hs:93:26-30|[a, b] │ │ │ │ +Text/Show/Value.hs:84:28-35|v1 : vs1 │ │ │ │ +InfixCons │ │ │ │ +Integer │ │ │ │ +Text/Show/Value.hs:46:27-28|case │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Con │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.InfixCons │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Rec │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Tuple │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.List │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Neg │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Ratio │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Integer │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Float │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Char │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.String │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Date │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Time │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Quote │ │ │ │ +'C:PrettyVal │ │ │ │ +PrettyVal │ │ │ │ +Text.Show.PrettyVal │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ +(,,,,,,) │ │ │ │ +pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.PrettyVal.C:PrettyVal │ │ │ │ 'Unknown │ │ │ │ 'SymbolicLink │ │ │ │ 'Directory │ │ │ │ 'RegularFile │ │ │ │ 'NamedPipe │ │ │ │ 'CharacterDevice │ │ │ │ 'BlockDevice │ │ │ │ @@ -1196,14 +1796,890 @@ │ │ │ │ │ │ │ │ unlabeled> │ │ │ │ specGroup │ │ │ │ specItem │ │ │ │ src/Test/Hspec/Contrib/HUnit.hs │ │ │ │ Test.Hspec.Contrib.HUnit │ │ │ │ hspec-contrib-0.5.2-CT7DZhugpTEtL9yvboWkr │ │ │ │ +Text.Parsec.Combinator │ │ │ │ +parsec-3.1.18.0-inplace │ │ │ │ + backtracked │ │ │ │ +end of input │ │ │ │ +'ParseError │ │ │ │ +'Message │ │ │ │ +'UnExpect │ │ │ │ +'SysUnExpect │ │ │ │ +toEnum is undefined for Message │ │ │ │ +end of input │ │ │ │ +unexpected │ │ │ │ +expecting │ │ │ │ +unknown parse error │ │ │ │ +libraries/parsec/src/Text/Parsec/Error.hs │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ +GHC.Internal.List │ │ │ │ +ghc-internal │ │ │ │ +lastError │ │ │ │ +parsec-3.1.18.0-inplace │ │ │ │ +Text.Parsec.Error │ │ │ │ +ParseError │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Error.ParseError │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Error.SysUnExpect │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Error.UnExpect │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Error.Expect │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Error.Message │ │ │ │ +, column │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ +GHC.Internal.Data.Data │ │ │ │ +ghc-internal │ │ │ │ +fromJust │ │ │ │ +'SourcePos │ │ │ │ +Text.Parsec.Pos.SourcePos │ │ │ │ +parsec-3.1.18.0-inplace │ │ │ │ +Text.Parsec.Pos │ │ │ │ +SourcePos │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Pos.SourcePos │ │ │ │ +'C:Stream │ │ │ │ +'Consumed │ │ │ │ +Consumed │ │ │ │ +Text.ParserCombinators.Parsec.Prim.many: combinator 'many' is applied to a parser that accepts an empty string. │ │ │ │ +libraries/parsec/src/Text/Parsec/Prim.hs │ │ │ │ +Text.Parsec.Prim │ │ │ │ +parsec-3.1.18.0-inplace │ │ │ │ +fromList │ │ │ │ +parse error at │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Prim.C:Stream │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Prim.Ok │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Prim.Error │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Prim.State │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Prim.Consumed │ │ │ │ +parsec-3.1.18.0-inplace:Text.Parsec.Prim.Empty │ │ │ │ +indexNote, out of range │ │ │ │ +predNote, out of range │ │ │ │ +succNote, out of range │ │ │ │ +toEnumNote, out of range │ │ │ │ +readNote │ │ │ │ +ambiguous parse on │ │ │ │ +no parse on │ │ │ │ +cycleNote [] │ │ │ │ +scanl1Note [] │ │ │ │ +scanr1Note [] │ │ │ │ +foldl1Note [] │ │ │ │ +foldr1Note [] │ │ │ │ +maximumByNote [] │ │ │ │ +minumumByNote [] │ │ │ │ +maximumNote [] │ │ │ │ +minumumNote [] │ │ │ │ +lastNote [] │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ +GHC.Internal.List │ │ │ │ +ghc-internal │ │ │ │ +lastError │ │ │ │ +headNote [] │ │ │ │ +initNote [] │ │ │ │ +tailNote [] │ │ │ │ +fromNoteEither │ │ │ │ +index must not be negative, index= │ │ │ │ +, length= │ │ │ │ +index too large, index= │ │ │ │ +fromNoteEitherModule │ │ │ │ +findIndexJustNote, no matching value │ │ │ │ +findIndexJust, no matching value │ │ │ │ +elemIndexJustNote, no matching value │ │ │ │ +elemIndexJust, no matching value │ │ │ │ +findJustNote, no matching value │ │ │ │ +findJust, no matching value │ │ │ │ +fromNote │ │ │ │ +lookupJustNote, no matching value │ │ │ │ +lookupJust, no matching value │ │ │ │ +assertNote False │ │ │ │ +fromJustNote Nothing │ │ │ │ +safe-0.3.21-7nQlLgj4WAFA1yh7GNSY9e │ │ │ │ +fromNoteModule │ │ │ │ +maximumBy: empty structure │ │ │ │ +minimumBy: empty structure │ │ │ │ +./Safe/Util.hs │ │ │ │ +Safe.Util │ │ │ │ +safe-0.3.21-7nQlLgj4WAFA1yh7GNSY9e │ │ │ │ +'TestCase │ │ │ │ +'TestCaseError │ │ │ │ +'TestCaseFailed │ │ │ │ +'TestCasePassed │ │ │ │ +TestCaseResult │ │ │ │ +'TestCaseRunning │ │ │ │ +TestCaseRunning │ │ │ │ +Test Cases │ │ │ │ +test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw │ │ │ │ +Test.Framework.Providers.HUnit │ │ │ │ +TestCase │ │ │ │ +Timed out │ │ │ │ +test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCasePassed │ │ │ │ +test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCaseFailed │ │ │ │ +test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCaseError │ │ │ │ +test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCaseRunning │ │ │ │ +Could not understand these extra arguments: │ │ │ │ + [OPTIONS] │ │ │ │ +hide sucessful tests, and only show failures │ │ │ │ +hide-successes │ │ │ │ +use ANSI terminal features to display the test run │ │ │ │ +do not use any ANSI terminal features to display the test run │ │ │ │ +use nested testsuites to represent groups in JUnit XML (not standards compliant) │ │ │ │ +jxml-nested │ │ │ │ +write a JUnit XML summary of the output to FILE │ │ │ │ +only tests that match at least one glob pattern given by an instance of this argument will be run │ │ │ │ +TEST-PATTERN │ │ │ │ +select-tests │ │ │ │ +list available tests but don't run any; useful to guide subsequent --select-tests │ │ │ │ +list-tests │ │ │ │ +specifies that tests should be run without a timeout, by default │ │ │ │ +no-timeout │ │ │ │ +how many seconds a test should be run for before giving up, by default │ │ │ │ +to what depth something like SmallCheck should test the properties, by default │ │ │ │ +maximum-test-depth │ │ │ │ +to what size something like QuickCheck should test the properties, by default │ │ │ │ +maximum-test-size │ │ │ │ +how many unsuitable candidate tests something like QuickCheck should endure before giving up, by default │ │ │ │ +maximum-unsuitable-generated-tests │ │ │ │ +how many automated tests something like QuickCheck should try, by default │ │ │ │ +maximum-generated-tests │ │ │ │ +default seed for test random number generator │ │ │ │ +NUMBER|random │ │ │ │ +test-seed │ │ │ │ +number of threads to use to run tests │ │ │ │ +show this help message │ │ │ │ +test-framework: All available tests: │ │ │ │ +==================================== │ │ │ │ + │ │ │ │ +Test.Framework.Runners.Console │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +'RunnerOptions │ │ │ │ +RunnerOptions' │ │ │ │ +'ColorAlways │ │ │ │ +'ColorNever │ │ │ │ +'ColorAuto │ │ │ │ +ColorMode │ │ │ │ +Test.Framework.Runners.Options │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.RunnerOptions │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.ColorAuto │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.ColorNever │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.ColorAlways │ │ │ │ +\*+?|{}[]()^$. │ │ │ │ +'TestPattern │ │ │ │ +TestPattern │ │ │ │ +'PathMatchMode │ │ │ │ +'TestMatchMode │ │ │ │ +TestPatternMatchMode │ │ │ │ +'LiteralToken │ │ │ │ +'DoubleWildcardToken │ │ │ │ +'WildcardToken │ │ │ │ +'SlashToken │ │ │ │ +Test.Framework.Runners.TestPattern │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +src/Test/Framework/Runners/TestPattern.hs:17:22-23|case │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.TestPattern │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.TestMatchMode │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.PathMatchMode │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.SlashToken │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.WildcardToken │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.DoubleWildcardToken │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.LiteralToken │ │ │ │ +'FixedSeed │ │ │ │ +'RandomSeed │ │ │ │ +Test.Framework.Seed │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Seed.FixedSeed │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Seed.RandomSeed │ │ │ │ +MutuallyExcluded │ │ │ │ +'TestGroup │ │ │ │ +'BuildTestBracketed │ │ │ │ +'PlusTestOptions │ │ │ │ +'C:Testlike │ │ │ │ +Testlike │ │ │ │ +'C:TestResultlike │ │ │ │ +TestResultlike │ │ │ │ +Test.Framework.Core │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.ME │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.Test │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.TestGroup │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.PlusTestOptions │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.BuildTestBracketed │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.C:Testlike │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.C:TestResultlike │ │ │ │ +ImprovingIO │ │ │ │ +'Improving │ │ │ │ +'Finished │ │ │ │ +reifyListToImproving: list finished before a final value arrived │ │ │ │ +src/Test/Framework/Improving.hs │ │ │ │ +Test.Framework.Improving │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Improving.Finished │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Improving.Improving │ │ │ │ +Test.Framework.Runners.Console.Run │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +Test.Framework.Runners.Console.Statistics │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +src/Test/Framework/Runners/Console/Table.hs │ │ │ │ +'SeperatorColumn │ │ │ │ +'TextCell │ │ │ │ +'SeperatorCell │ │ │ │ +Test.Framework.Runners.Console.Table │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.Column │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.SeperatorColumn │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.TextCell │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.SeperatorCell │ │ │ │ +Test.Framework.Runners.Console.Utilities │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +'StdRunner │ │ │ │ +StdRunner │ │ │ │ +TestRunner │ │ │ │ +'SomeImproving │ │ │ │ +SomeImproving │ │ │ │ +'RunTestGroup │ │ │ │ +'RunTest │ │ │ │ +Test.Framework.Runners.Core │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +RunTestGroup │ │ │ │ +RunTest │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.C:TestRunner │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.SomeImproving │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.RunTest │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.RunTestGroup │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +Test.Framework.Runners.Statistics │ │ │ │ +TestCount │ │ │ │ +'TestCount │ │ │ │ +TestStatistics │ │ │ │ +'TestStatistics │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Statistics.TestStatistics │ │ │ │ +'WorkerItem │ │ │ │ +'WorkerTermination │ │ │ │ +WorkerEvent │ │ │ │ +Test.Framework.Runners.ThreadPool │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.ThreadPool.WorkerTermination │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.ThreadPool.WorkerItem │ │ │ │ +Test.Framework.Runners.TimedConsumption │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +%a %B %e %k:%M:%S %Z %Y │ │ │ │ +test-framework tests │ │ │ │ +Test.Framework.Runners.XML │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +Test.Framework.Utilities │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +'TestOptions │ │ │ │ +TestOptions' │ │ │ │ +Test.Framework.Options │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Options.TestOptions │ │ │ │ +'Progress │ │ │ │ +Progress │ │ │ │ +Test.Framework.Runners.Console.ProgressBar │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.ProgressBar.Progress │ │ │ │ +timestamp │ │ │ │ +hostname │ │ │ │ +failures │ │ │ │ +testsuite │ │ │ │ +testcase │ │ │ │ +classname │ │ │ │ +'RunDescription │ │ │ │ +RunDescription │ │ │ │ +Test.Framework.Runners.XML.JUnitWriter │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ +, tests = │ │ │ │ +, package = │ │ │ │ +, runId = │ │ │ │ +, timeStamp = │ │ │ │ +, time = │ │ │ │ +, testCount = │ │ │ │ +, suiteName = │ │ │ │ +, hostname = │ │ │ │ +, skipped = │ │ │ │ +, failedCount = │ │ │ │ +RunDescription {errors = │ │ │ │ +test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.XML.JUnitWriter.RunDescription │ │ │ │ +'Element │ │ │ │ +'CDataRaw │ │ │ │ +'CDataVerbatim │ │ │ │ +'CDataText │ │ │ │ +Element {elName = │ │ │ │ +, elAttribs = │ │ │ │ +, elContent = │ │ │ │ +, elLine = │ │ │ │ +, attrVal = │ │ │ │ +Attr {attrKey = │ │ │ │ +, qPrefix = │ │ │ │ +, qURI = │ │ │ │ +QName {qName = │ │ │ │ +, cdLine = │ │ │ │ +, cdData = │ │ │ │ +CData {cdVerbatim = │ │ │ │ +elContent │ │ │ │ +elAttribs │ │ │ │ +Text.XML.Light.Types.Element │ │ │ │ +Text.XML.Light.Types.Content │ │ │ │ +Text.XML.Light.Types.Attr │ │ │ │ +Text.XML.Light.Types.QName │ │ │ │ +cdVerbatim │ │ │ │ +Text.XML.Light.Types.CData │ │ │ │ +Text.XML.Light.Types.CDataKind │ │ │ │ +CDataRaw │ │ │ │ +CDataText │ │ │ │ +CDataVerbatim │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc │ │ │ │ +Text.XML.Light.Types │ │ │ │ +CDataKind │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ +GHC.Internal.Data.Data │ │ │ │ +ghc-internal │ │ │ │ +fromJust │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Element │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Elem │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Text │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CRef │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Attr │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.QName │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CData │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CDataText │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CDataVerbatim │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CDataRaw │ │ │ │ + │ │ │ │ + │ │ │ │ +xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Output.ConfigPP │ │ │ │ +Text.Regex.Posix.Wrap.wrapCompile: IOError from mallocBytes(regex_t) : │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapCompile pattern │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapCount cstr │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapCount p_match │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatchAll cstr │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatchAll p_match │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatch cstr │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatch allocaBytes │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapTest │ │ │ │ +Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapError errBuf │ │ │ │ +'ReturnCode │ │ │ │ +ReturnCode │ │ │ │ +'ExecOption │ │ │ │ +ExecOption │ │ │ │ +'CompOption │ │ │ │ +CompOption │ │ │ │ +Text.Regex.Posix.Wrap │ │ │ │ +regex-posix-0.96.0.2-CChj6ESadddEQd656uqrvZ │ │ │ │ +ReturnCode │ │ │ │ +ExecOption │ │ │ │ +CompOption │ │ │ │ +regex-posix-0.96.0.2-CChj6ESadddEQd656uqrvZ:Text.Regex.Posix.Wrap.Regex │ │ │ │ +Text.Regex.Posix.String died: │ │ │ │ +regex-posix-0.96.0.2-CChj6ESadddEQd656uqrvZ │ │ │ │ +Text.Regex.Posix.String │ │ │ │ +regex failed to match │ │ │ │ +'AllTextMatches │ │ │ │ +AllTextMatches │ │ │ │ +'AllMatches │ │ │ │ +AllMatches │ │ │ │ +'AllTextSubmatches │ │ │ │ +AllTextSubmatches │ │ │ │ +'AllSubmatches │ │ │ │ +AllSubmatches │ │ │ │ +RegexContext │ │ │ │ +'C:RegexLike │ │ │ │ +RegexLike │ │ │ │ +'C:Extract │ │ │ │ +RegexMaker │ │ │ │ +'C:RegexOptions │ │ │ │ +RegexOptions │ │ │ │ +MatchResult │ │ │ │ +makeRegexOpts failed │ │ │ │ +src/Text/Regex/Base/RegexLike.hs │ │ │ │ +Text.Regex.Base.RegexLike │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexContext │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexLike │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:Extract │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexMaker │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexOptions │ │ │ │ +regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.MR │ │ │ │ +getHostName │ │ │ │ +Network.HostName │ │ │ │ +hostname-1.0-5iIhiF9zvsvKyB0mR6HeX9 │ │ │ │ +Text.PrettyPrint.ANSI.Leijen │ │ │ │ +prettyprinter-compat-ansi-wl-pprint-1.0.2-3QVfqbzkm9kJsfsC4ZfZkw │ │ │ │ +overflow │ │ │ │ +'SetAnsiStyle │ │ │ │ +AnsiStyle │ │ │ │ +'Italicized │ │ │ │ +'Underlined │ │ │ │ +'Background │ │ │ │ +'Foreground │ │ │ │ +Intensity │ │ │ │ +'Magenta │ │ │ │ + styles left at theend of rendering (there should be only 1). Please report this as a bug. │ │ │ │ +There are │ │ │ │ +There is no empty style left at the end of rendering (but there should be). Please report this as a bug. │ │ │ │ +src/Prettyprinter/Render/Terminal/Internal.hs │ │ │ │ +Prettyprinter.Render.Terminal.Internal │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY │ │ │ │ +, ansiUnderlining = │ │ │ │ +, ansiItalics = │ │ │ │ +, ansiBold = │ │ │ │ +, ansiBackground = │ │ │ │ +SetAnsiStyle {ansiForeground = │ │ │ │ +Background │ │ │ │ +Foreground │ │ │ │ +Underlined │ │ │ │ +Italicized │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.SetAnsiStyle │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Italicized │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Underlined │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Bold │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Foreground │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Background │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Vivid │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Dull │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Black │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Red │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Green │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Yellow │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Blue │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Magenta │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Cyan │ │ │ │ +prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.White │ │ │ │ +SAnnPush │ │ │ │ +SAnnPop │ │ │ │ +LayoutOptions {layoutPageWidth = │ │ │ │ +AvailablePerLine │ │ │ │ +Unbounded │ │ │ │ +Tried skipping spaces in unannotated data! Please report this as a bug in 'prettyprinter'. │ │ │ │ +'LayoutOptions │ │ │ │ +LayoutOptions │ │ │ │ +'UndoAnn │ │ │ │ +LayoutPipeline │ │ │ │ +'Nesting │ │ │ │ +'WithPageWidth │ │ │ │ +'FlatAlt │ │ │ │ +'Annotated │ │ │ │ +'AvailablePerLine │ │ │ │ +'Unbounded │ │ │ │ +PageWidth │ │ │ │ +'FittingPredicate │ │ │ │ +FittingPredicate │ │ │ │ +'RecordedWhitespace │ │ │ │ +'AnnotationLevel │ │ │ │ +WhitespaceStrippingState │ │ │ │ +'SAnnPush │ │ │ │ +'SAnnPop │ │ │ │ +SimpleDocStream │ │ │ │ +'Shallow │ │ │ │ +FusionDepth │ │ │ │ +'DontRemove │ │ │ │ +AnnotationRemoval │ │ │ │ +'Flattened │ │ │ │ +'NeverFlat │ │ │ │ +'AlreadyFlat │ │ │ │ +FlattenResult │ │ │ │ +libraries/text/src/Data/Text.hs │ │ │ │ +Data.Text │ │ │ │ +text-2.1.3-inplace │ │ │ │ +emptyError │ │ │ │ +src/Prettyprinter/Internal.hs │ │ │ │ +Prettyprinter.Internal │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV │ │ │ │ +overflow │ │ │ │ +src/Prettyprinter/Internal.hs:1597:15-16|case │ │ │ │ +minimum: empty structure │ │ │ │ +maximum: empty structure │ │ │ │ +foldr1: empty structure │ │ │ │ +foldl1: empty structure │ │ │ │ +src/Prettyprinter/Internal.hs:1775:15-16|case │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.C:Pretty │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Nil │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Cons │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.UndoAnn │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Fail │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Empty │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Char │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Text │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Line │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.FlatAlt │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Cat │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Nest │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Union │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Column │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.WithPageWidth │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Nesting │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Annotated │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.AvailablePerLine │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Unbounded │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.AnnotationLevel │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.RecordedWhitespace │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SFail │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SEmpty │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SChar │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SText │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SLine │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SAnnPush │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SAnnPop │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Shallow │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Deep │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Remove │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.DontRemove │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Flattened │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.AlreadyFlat │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.NeverFlat │ │ │ │ + an empty style stack! Please report this as a bug. │ │ │ │ +Please report this as a bug │ │ │ │ + must not appear in a rendered │ │ │ │ +SimpleDocStream │ │ │ │ +. This is a bug in the layout algorithm! │ │ │ │ +An unpaired style terminator was encountered. This is a bug in the layout algorithm! Please report this as a bug │ │ │ │ +Conversion from SimpleDocStream to SimpleDocTree failed! Please report this as a bug │ │ │ │ +Conversion from SimpleDocStream to SimpleDocTree left unconsumed input! Please report this as a bug │ │ │ │ +src/Prettyprinter/Render/Util/Panic.hs │ │ │ │ +Prettyprinter.Render.Util.Panic │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV │ │ │ │ +Prettyprinter.Symbols.Ascii │ │ │ │ +prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV │ │ │ │ +breakOnAll │ │ │ │ +: empty input │ │ │ │ +Negative index │ │ │ │ +Index too large │ │ │ │ +streamError │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion.hs │ │ │ │ +Data.Text.Internal.Fusion │ │ │ │ +emptyError │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Common.hs │ │ │ │ +Data.Text.Internal.Fusion.Common │ │ │ │ +head_empty │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ +GHC.Internal.Data.Data │ │ │ │ +ghc-internal │ │ │ │ +fromJust │ │ │ │ +Data.Text.Text │ │ │ │ +Data.Text.Internal │ │ │ │ +GHC.Types │ │ │ │ +ghc-prim │ │ │ │ +unpackCStringLen# │ │ │ │ +overflow │ │ │ │ +Data.Text.stimes: given number does not fit into an Int! │ │ │ │ +Data.Text.stimes: given number is negative! │ │ │ │ +overflowError │ │ │ │ +text-2.1.3-inplace │ │ │ │ +Data.Text │ │ │ │ +libraries/text/src/Data/Text.hs │ │ │ │ +Data.Text. │ │ │ │ +: size overflow │ │ │ │ + at position │ │ │ │ +decodeASCII: detected non-ASCII codepoint │ │ │ │ +libraries/text/src/Data/Text/Encoding.hs │ │ │ │ +Decoding │ │ │ │ +Data.Text.Encoding │ │ │ │ +text-2.1.3-inplace │ │ │ │ +UTF-32BE │ │ │ │ +streamUtf32BE │ │ │ │ +UTF-32LE │ │ │ │ +streamUtf32LE │ │ │ │ +overflow │ │ │ │ +UTF-16BE │ │ │ │ +streamUtf16BE │ │ │ │ +UTF-16LE │ │ │ │ +streamUtf16LE │ │ │ │ +Data.Text.Encoding: Invalid UTF-8 stream │ │ │ │ +text-2.1.3-inplace:Data.Text.Encoding.Some │ │ │ │ +libraries/text/src/Data/Text/Encoding/Error.hs │ │ │ │ +'EncodeError │ │ │ │ +'DecodeError │ │ │ │ +libraries/text/src/Data/Text/Encoding/Error.hs:76:15-16|case │ │ │ │ +text-2.1.3-inplace │ │ │ │ +Data.Text.Encoding.Error │ │ │ │ +UnicodeException │ │ │ │ +Cannot encode character '\x │ │ │ │ +Cannot encode input: │ │ │ │ +Cannot decode byte '\x │ │ │ │ +Cannot decode input: │ │ │ │ +text-2.1.3-inplace:Data.Text.Encoding.Error.DecodeError │ │ │ │ +text-2.1.3-inplace:Data.Text.Encoding.Error.EncodeError │ │ │ │ +overflow │ │ │ │ +Data.Text.append: size overflow │ │ │ │ +libraries/text/src/Data/Text/Internal.hs │ │ │ │ +Data.Text.Internal │ │ │ │ +text-2.1.3-inplace │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Text │ │ │ │ +Data.Text.Internal.Builder │ │ │ │ +text-2.1.3-inplace │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Builder.Buffer │ │ │ │ +negative index: │ │ │ │ +, length = │ │ │ │ +index too large: │ │ │ │ +libraries/bytestring/Data/ByteString.hs │ │ │ │ +Data.ByteString │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +moduleError │ │ │ │ +libraries/text/src/Data/Text/Internal/Encoding.hs │ │ │ │ +'Utf8State │ │ │ │ +Utf8State │ │ │ │ +'PartialUtf8CodePoint │ │ │ │ +PartialUtf8CodePoint │ │ │ │ +Data.Text.Internal.Encoding │ │ │ │ +text-2.1.3-inplace │ │ │ │ +, partialUtf8CodePoint = │ │ │ │ +Utf8State {utf8CodePointState = │ │ │ │ +PartialUtf8CodePoint │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8State │ │ │ │ +UTF-16LE │ │ │ │ +streamUtf16LE │ │ │ │ +UTF-16BE │ │ │ │ +streamUtf16BE │ │ │ │ +UTF-32BE │ │ │ │ +streamUtf32BE │ │ │ │ +UTF-32LE │ │ │ │ +streamUtf32LE │ │ │ │ +Data.Text.Internal.Encoding.Fusion │ │ │ │ +text-2.1.3-inplace │ │ │ │ +streamUtf8 │ │ │ │ +: Invalid │ │ │ │ +Data.Text.Internal.Encoding.Fusion. │ │ │ │ + │ │ │ │ +'Incomplete │ │ │ │ +DecoderResult │ │ │ │ +'CodePoint │ │ │ │ +CodePoint │ │ │ │ +'DecoderState │ │ │ │ +DecoderState │ │ │ │ +'ByteClass │ │ │ │ +ByteClass │ │ │ │ +Data.Text.Internal.Encoding.Utf8 │ │ │ │ +text-2.1.3-inplace │ │ │ │ +DecoderState │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8.Accept │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8.Incomplete │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8.Reject │ │ │ │ +Data.Text.Internal.Fusion.CaseMapping │ │ │ │ +text-2.1.3-inplace │ │ │ │ +overflow │ │ │ │ +head_empty │ │ │ │ +Empty stream │ │ │ │ +Negative index │ │ │ │ +Index too large │ │ │ │ +emptyError │ │ │ │ +Internal error │ │ │ │ +internalError │ │ │ │ +streamError │ │ │ │ +Data.Text.Internal.Fusion.Common. │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Common.hs │ │ │ │ +Data.Text.Internal.Fusion.Common │ │ │ │ +text-2.1.3-inplace │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Z1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Z2 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.NS │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.JS │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.RI │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Just1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Just2 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.I1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.I2 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.I3 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Init0 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Init1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.L │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.R │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.N │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.J │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.C0 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.C1 │ │ │ │ +Data.Text.Internal.Fusion.Size: size overflow │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Size.hs │ │ │ │ +Between │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Size.hs:49:23-24|case │ │ │ │ +'Between │ │ │ │ +'Unknown │ │ │ │ +Data.Text.Internal.Fusion.Size │ │ │ │ +text-2.1.3-inplace │ │ │ │ +overflow │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Size.hs:102:10-17| │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Size.hs:102:10-17| │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Size.Between │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Size.Unknown │ │ │ │ +Data.Text.Internal.Fusion.Types │ │ │ │ +text-2.1.3-inplace │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Types.hs:(109,7)-(118,26)|function loop │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Types.hs:(96,7)-(103,71)|function loop │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Stream │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Done │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Skip │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Yield │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Scan1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Scan2 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.:*: │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS0 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS2 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS3 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.CC │ │ │ │ +hGetLine │ │ │ │ +commitAndReleaseBuffer │ │ │ │ +no buffer! │ │ │ │ +libraries/text/src/Data/Text/Internal/IO.hs │ │ │ │ +Data.Text.Internal.IO │ │ │ │ +text-2.1.3-inplace │ │ │ │ +Data.Text.Lazy: invariant violation: │ │ │ │ +libraries/text/src/Data/Text/Internal/Lazy.hs │ │ │ │ +Data.Text.Internal.Lazy │ │ │ │ +text-2.1.3-inplace │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Empty │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Chunk │ │ │ │ +Data.Text.Internal.Search │ │ │ │ +text-2.1.3-inplace │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Search.:* │ │ │ │ +StrictTextBuilder │ │ │ │ +Data.Text.Internal.StrictBuilder │ │ │ │ +text-2.1.3-inplace │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.StrictBuilder.StrictTextBuilder │ │ │ │ +breakOnAll │ │ │ │ +fromList │ │ │ │ +impossibleError │ │ │ │ +: impossible case │ │ │ │ +libraries/text/src/Data/Text.hs │ │ │ │ +Data.Text │ │ │ │ +: empty input │ │ │ │ +Data.Text.Lazy. │ │ │ │ +Negative index │ │ │ │ +Index too large │ │ │ │ +streamError │ │ │ │ +libraries/text/src/Data/Text/Internal/Lazy/Fusion.hs │ │ │ │ +Data.Text.Internal.Lazy.Fusion │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ +GHC.Internal.Data.Data │ │ │ │ +ghc-internal │ │ │ │ +fromJust │ │ │ │ +emptyError │ │ │ │ +libraries/text/src/Data/Text/Internal/Fusion/Common.hs │ │ │ │ +Data.Text.Internal.Fusion.Common │ │ │ │ +head_empty │ │ │ │ +fromStrict │ │ │ │ +Data.Text.Lazy.Text.gunfold │ │ │ │ +Data.Text.Lazy.Text │ │ │ │ +Data.Text.Lazy.stimes: given number is negative! │ │ │ │ +libraries/text/src/Data/Text/Lazy.hs │ │ │ │ +Data.Text.Lazy │ │ │ │ +text-2.1.3-inplace │ │ │ │ +overflow │ │ │ │ +Data.Text.Lazy.Encoding │ │ │ │ +text-2.1.3-inplace │ │ │ │ +UTF-32BE │ │ │ │ +streamUtf32BE │ │ │ │ +UTF-32LE │ │ │ │ +streamUtf32LE │ │ │ │ +overflow │ │ │ │ +UTF-16BE │ │ │ │ +streamUtf16BE │ │ │ │ +UTF-16LE │ │ │ │ +streamUtf16LE │ │ │ │ +Data.Text.Internal.Encoding: Invalid UTF-8 stream │ │ │ │ +Data.Text.Unsafe │ │ │ │ +text-2.1.3-inplace │ │ │ │ +text-2.1.3-inplace:Data.Text.Unsafe.Iter │ │ │ │ +Data.Text.Show │ │ │ │ +text-2.1.3-inplace │ │ │ │ +Data.Text.Internal.Transformation │ │ │ │ +text-2.1.3-inplace │ │ │ │ +Data.Text.Array │ │ │ │ +text-2.1.3-inplace │ │ │ │ +UTF-16LE │ │ │ │ +streamUtf16LE │ │ │ │ +UTF-16BE │ │ │ │ +streamUtf16BE │ │ │ │ +UTF-32BE │ │ │ │ +streamUtf32BE │ │ │ │ +UTF-32LE │ │ │ │ +streamUtf32LE │ │ │ │ +Data.Text.Internal.Lazy.Encoding.Fusion │ │ │ │ +text-2.1.3-inplace │ │ │ │ +streamUtf8 │ │ │ │ +: Invalid │ │ │ │ +Data.Text.Lazy.Encoding.Fusion. │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.T │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S0 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S1 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S2 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S3 │ │ │ │ +text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S4 │ │ │ │ +Data.Text.Internal.Lazy.Search │ │ │ │ +text-2.1.3-inplace │ │ │ │ +Data.Binary.Put │ │ │ │ +binary-0.8.9.3-inplace │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Put.PairS │ │ │ │ +isolate: negative size │ │ │ │ + bytes which is less than the expected │ │ │ │ +isolate: the decoder consumed │ │ │ │ +'BytesRead │ │ │ │ +'Partial │ │ │ │ +Data.Binary.Get.Internal │ │ │ │ +binary-0.8.9.3-inplace │ │ │ │ +BytesRead │ │ │ │ +Partial _ │ │ │ │ +not enough bytes │ │ │ │ +Data.Binary.Get(Alternative).empty │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Internal.Fail │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Internal.Partial │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Internal.Done │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Internal.BytesRead │ │ │ │ + Deserialized type: │ │ │ │ + Expected type: │ │ │ │ +GHCi.TH.Binary: Type mismatch │ │ │ │ + to Bool │ │ │ │ + to Ordering │ │ │ │ +Could not map value │ │ │ │ +NonEmpty is empty! │ │ │ │ +Applied type: │ │ │ │ +To argument: │ │ │ │ +Found argument of kind: │ │ │ │ +Where the constructor: │ │ │ │ +Expects an argument of kind: │ │ │ │ +GHCi.TH.Binary.putKindRep: invalid tag │ │ │ │ +GHCi.TH.Binary.putRuntimeRep: invalid tag │ │ │ │ +Negative range size │ │ │ │ +libraries/array/Data/Array/Base.hs │ │ │ │ +Data.Array.Base │ │ │ │ +array-0.5.8.0-inplace │ │ │ │ +GHCi.TH.Binary.putTypeLitSort: invalid tag │ │ │ │ +'C:Binary │ │ │ │ +GBinaryGet │ │ │ │ +GBinaryPut │ │ │ │ +Data.Binary.Class │ │ │ │ +binary-0.8.9.3-inplace │ │ │ │ +Not a valid Unicode code point! │ │ │ │ +not enough bytes │ │ │ │ +GHCi.TH.Binary.getSomeTypeRep: Kind mismatch │ │ │ │ +GHCi.TH.Binary.getSomeTypeRep: Invalid SomeTypeRep │ │ │ │ +GHCi.TH.Binary.getSomeTypeRep: Kind mismatch │ │ │ │ +GHCi.TH.Binary.getSomeTypeRep: Applied non-arrow type │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Class.C:Binary │ │ │ │ +Data.Binary.Get.runGet at position │ │ │ │ +Data.Binary.Get.runGetState at position │ │ │ │ +libraries/binary/src/Data/Binary/Get.hs │ │ │ │ +'Partial │ │ │ │ +Data.Binary.Get │ │ │ │ +binary-0.8.9.3-inplace │ │ │ │ +not enough bytes │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Fail │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Partial │ │ │ │ +binary-0.8.9.3-inplace:Data.Binary.Get.Done │ │ │ │ GITHUB_ACTIONS │ │ │ │ BUILDKITE │ │ │ │ NO_COLOR │ │ │ │ all spec items have been filtered; failing due to --fail-on=empty │ │ │ │ item has no description; failing due to --fail-on=empty-description │ │ │ │ item is focused; failing due to --fail-on=focused │ │ │ │ (unspecified behavior) │ │ │ │ @@ -3556,14 +5032,94 @@ │ │ │ │ rts/sm/NonMovingAllocate.c │ │ │ │ current segment array │ │ │ │ nonmoving scavenge: unimplemented/strange closure type %d @ %p │ │ │ │ Memory map: │ │ │ │ /proc/self/maps │ │ │ │ Could not open /proc/self/maps │ │ │ │ Error: %s │ │ │ │ +Language.Haskell.Lexer │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ +Language.Haskell.Lexer.Layout │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ +'ModuleAlias │ │ │ │ +'ModuleName │ │ │ │ +'TheRest │ │ │ │ +'ErrorToken │ │ │ │ +'Comment │ │ │ │ +'Commentstart │ │ │ │ +'LiterateComment │ │ │ │ +'NestedComment │ │ │ │ +'NestedCommentStart │ │ │ │ +'Whitespace │ │ │ │ +'Special │ │ │ │ +'Qconsym │ │ │ │ +'Qvarsym │ │ │ │ +'StringLit │ │ │ │ +'CharLit │ │ │ │ +'FloatLit │ │ │ │ +'Specialid │ │ │ │ +'Reservedop │ │ │ │ +'Reservedid │ │ │ │ +Language.Haskell.Lexer.Tokens │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ +ModuleAlias │ │ │ │ +ModuleName │ │ │ │ +ErrorToken │ │ │ │ +Commentstart │ │ │ │ +LiterateComment │ │ │ │ +NestedComment │ │ │ │ +NestedCommentStart │ │ │ │ +Whitespace │ │ │ │ +StringLit │ │ │ │ +FloatLit │ │ │ │ +Specialid │ │ │ │ +Reservedop │ │ │ │ +Reservedid │ │ │ │ +Language/Haskell/Lexer/Tokens.hs:43:18-19|case │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Varid │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Conid │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Varsym │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Consym │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Reservedid │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Reservedop │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Specialid │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.IntLit │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.FloatLit │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.CharLit │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.StringLit │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.QQuote │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qvarid │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qconid │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qvarsym │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qconsym │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Special │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Whitespace │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.NestedCommentStart │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.NestedComment │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.LiterateComment │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Commentstart │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Comment │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.ErrorToken │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.GotEOF │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.TheRest │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.ModuleName │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.ModuleAlias │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Layout │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Indent │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Open │ │ │ │ +Language.Haskell.Lexer.Lex │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ +Language.Haskell.Lexer.Utils │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ +Language.Haskell.Lexer.Position │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ +, column = │ │ │ │ +, line = │ │ │ │ +Pos {char = │ │ │ │ +haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Position.Pos │ │ │ │ System.Directory │ │ │ │ directory-1.3.8.5-inplace │ │ │ │ removePathForcibly │ │ │ │ copyFile │ │ │ │ atomicCopyFileContents │ │ │ │ withReplacementFile │ │ │ │ .copyFile.tmp │ │ │ │ @@ -3762,1294 +5318,14 @@ │ │ │ │ unix-2.8.7.0-inplace:System.Posix.User.Common.UserEntry │ │ │ │ unix-2.8.7.0-inplace:System.Posix.User.Common.GETONE │ │ │ │ unix-2.8.7.0-inplace:System.Posix.User.Common.GETALL │ │ │ │ unix-2.8.7.0-inplace │ │ │ │ System.Posix.Env.Internal │ │ │ │ System.Posix.Error │ │ │ │ unix-2.8.7.0-inplace │ │ │ │ - microseconds exceeded. │ │ │ │ -Timeout of │ │ │ │ -Pattern match failure in 'do' block at src/Test/QuickCheck/Property.hs:863:7-22 │ │ │ │ -Skipped (precondition false): │ │ │ │ -Pattern match failure in 'do' block at src/Test/QuickCheck/Property.hs:945:9-32 │ │ │ │ -expectFailure may not occur inside a conjunction │ │ │ │ -Pattern match failure in 'do' block at src/Test/QuickCheck/Property.hs:938:5-26 │ │ │ │ -expectFailure may not occur inside a disjunction │ │ │ │ -Testable │ │ │ │ -'MkProperty │ │ │ │ -Property │ │ │ │ -'PostFinalFailure │ │ │ │ -'PostTest │ │ │ │ -'MkResult │ │ │ │ -Callback │ │ │ │ -'NotCounterexample │ │ │ │ -'Counterexample │ │ │ │ -CallbackKind │ │ │ │ -'Discard │ │ │ │ -Can't coerceWitness │ │ │ │ -src/Test/QuickCheck/Property.hs │ │ │ │ -Test.QuickCheck.Property │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -Exception │ │ │ │ -Exception thrown while showing test case │ │ │ │ -Falsified │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.C:Testable │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.MkResult │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.PostTest │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.PostFinalFailure │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.Wit │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.Counterexample │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.NotCounterexample │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.MkRose │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.IORose │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.Discard │ │ │ │ -+++ OK, passed │ │ │ │ -, but expected │ │ │ │ -True, maxShrinks = │ │ │ │ -False, maxShrinks = │ │ │ │ -, chatty = │ │ │ │ -, maxSize = │ │ │ │ -, maxDiscardRatio = │ │ │ │ -, maxSuccess = │ │ │ │ -Args {replay = │ │ │ │ -NoExpectedFailure {numTests = │ │ │ │ -, witnesses = │ │ │ │ -, failingClasses = │ │ │ │ -, failingLabels = │ │ │ │ -, failingTestCase = │ │ │ │ -, theException = │ │ │ │ -, reason = │ │ │ │ -, usedSize = │ │ │ │ -, usedSeed = │ │ │ │ -, numShrinkFinal = │ │ │ │ -, numShrinkTries = │ │ │ │ -, numShrinks = │ │ │ │ -Failure {numTests = │ │ │ │ -GaveUp {numTests = │ │ │ │ -, output = │ │ │ │ -, tables = │ │ │ │ -, classes = │ │ │ │ -, labels = │ │ │ │ -, numDiscarded = │ │ │ │ -Success {numTests = │ │ │ │ -maxSuccess │ │ │ │ -maxDiscardRatio │ │ │ │ -maxShrinks │ │ │ │ -witnesses │ │ │ │ -failingClasses │ │ │ │ -failingLabels │ │ │ │ -failingTestCase │ │ │ │ -theException │ │ │ │ -usedSize │ │ │ │ -usedSeed │ │ │ │ -numShrinkFinal │ │ │ │ -numShrinkTries │ │ │ │ -numShrinks │ │ │ │ -+++ OK, failed as expected. │ │ │ │ -*** Failed! │ │ │ │ -'Failure │ │ │ │ -'Success │ │ │ │ -'NoExpectedFailure │ │ │ │ -(%d in total) │ │ │ │ -*** Exception running callback: │ │ │ │ -Exception running callback │ │ │ │ -Pattern match failure in 'do' block at src/Test/QuickCheck/Test.hs:629:5-19 │ │ │ │ -Exception while generating shrink-list │ │ │ │ -Exception while printing status message │ │ │ │ - discarded │ │ │ │ -' had only │ │ │ │ -*** Gave up! Passed only │ │ │ │ -*** Failed! Passed │ │ │ │ - (expected failure) │ │ │ │ -Pattern match failure in 'do' block at src/Test/QuickCheck/Test.hs:426:6-18 │ │ │ │ -Insufficient coverage │ │ │ │ -Can only recheck tests that failed with a counterexample. │ │ │ │ -src/Test/QuickCheck/Test.hs │ │ │ │ -Test.QuickCheck.Test │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.Success │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.GaveUp │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.Failure │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.NoExpectedFailure │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.Args │ │ │ │ -Centred │ │ │ │ -'MkTerminal │ │ │ │ -Terminal │ │ │ │ -'Centred │ │ │ │ -Test.QuickCheck.Text │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.MkTerminal │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.LJust │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.RJust │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.Centred │ │ │ │ -'MkState │ │ │ │ -'Confidence │ │ │ │ -Confidence │ │ │ │ -Test.QuickCheck.State │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -, tolerance = │ │ │ │ -Confidence {certainty = │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.State.MkState │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.State.Confidence │ │ │ │ -'C:Splittable │ │ │ │ -Splittable │ │ │ │ -Test.QuickCheck.Random │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Random.C:Splittable │ │ │ │ -src/Test/QuickCheck/Exception.hs │ │ │ │ -Test.QuickCheck.Exception │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -DISCARD. You should not see this exception, it is internal to QuickCheck. │ │ │ │ -CoArbitrary │ │ │ │ -GCoArbitrary │ │ │ │ -'C:GSubtermsIncl │ │ │ │ -GSubtermsIncl │ │ │ │ -'C:GSubterms │ │ │ │ -GSubterms │ │ │ │ -RecursivelyShrink │ │ │ │ -Arbitrary2 │ │ │ │ -Arbitrary1 │ │ │ │ -'C:Arbitrary │ │ │ │ -Arbitrary │ │ │ │ -src/Test/QuickCheck/Arbitrary.hs:(1172,7)-(1173,45)|function ilog2 │ │ │ │ -frequency │ │ │ │ -src/Test/QuickCheck/Arbitrary.hs │ │ │ │ -Test.QuickCheck.Arbitrary │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -elements │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.:< │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.C:Arbitrary2 │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.C:Arbitrary1 │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.C:Arbitrary │ │ │ │ -Test.QuickCheck.resize: negative size │ │ │ │ -Uncaught exception in sample: │ │ │ │ - │ │ │ │ -fromJust │ │ │ │ -QuickCheck.oneof used with empty list │ │ │ │ -QuickCheck.frequency used with empty list │ │ │ │ -QuickCheck.pick used with empty list │ │ │ │ -QuickCheck.frequency: all weights were zero │ │ │ │ -QuickCheck.frequency: negative weight │ │ │ │ -QuickCheck.elements used with empty list │ │ │ │ -elements │ │ │ │ -QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ -Test.QuickCheck.Gen │ │ │ │ -src/Test/QuickCheck/Gen.hs │ │ │ │ -QuickCheck.growingElements used with empty list │ │ │ │ -'PreProc │ │ │ │ -Text.Show.Pretty │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Pretty.PreProc │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(441,13)-(444,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(450,13)-(453,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(459,13)-(462,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(468,13)-(471,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(482,12)-(487,33)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(483,9)-(487,32)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(484,9)-(487,31)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(498,12)-(503,33)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(499,9)-(503,32)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(500,9)-(503,31)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(514,12)-(519,33)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(515,9)-(519,32)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(516,9)-(519,31)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(525,13)-(528,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(534,13)-(537,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(543,13)-(546,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(570,13)-(573,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(579,13)-(582,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(608,13)-(611,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(619,13)-(622,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(628,13)-(631,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(637,13)-(640,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(646,13)-(649,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(655,13)-(658,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(664,13)-(667,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(675,13)-(678,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(686,13)-(689,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(695,13)-(698,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(706,13)-(710,11)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(755,13)-(758,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(766,13)-(769,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(777,13)-(780,10)|case │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs:(788,13)-(791,10)|case │ │ │ │ -'HappyA# │ │ │ │ -HappyAddr │ │ │ │ -'HappyStk │ │ │ │ -HappyStk │ │ │ │ -'HappyCons │ │ │ │ -Happy_IntList │ │ │ │ -'HappyWrap11 │ │ │ │ -HappyWrap11 │ │ │ │ -'HappyWrap10 │ │ │ │ -HappyWrap10 │ │ │ │ -'HappyWrap9 │ │ │ │ -HappyWrap9 │ │ │ │ -'HappyWrap8 │ │ │ │ -HappyWrap8 │ │ │ │ -'HappyWrap7 │ │ │ │ -HappyWrap7 │ │ │ │ -'HappyWrap6 │ │ │ │ -HappyWrap6 │ │ │ │ -'HappyWrap5 │ │ │ │ -HappyWrap5 │ │ │ │ -'HappyWrap4 │ │ │ │ -HappyWrap4 │ │ │ │ -HappyAbsSyn │ │ │ │ -Internal Happy error │ │ │ │ -dist-ghc/build/Text/Show/Parser.hs │ │ │ │ -Text.Show.Parser │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Parser.HappyA# │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Parser.HappyStk │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Parser.HappyCons │ │ │ │ -'InfixCons │ │ │ │ -'Integer │ │ │ │ -Text.Show.Value │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ -Text/Show/Value.hs:93:26-30|[a, b] │ │ │ │ -Text/Show/Value.hs:84:28-35|v1 : vs1 │ │ │ │ -InfixCons │ │ │ │ -Integer │ │ │ │ -Text/Show/Value.hs:46:27-28|case │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Con │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.InfixCons │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Rec │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Tuple │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.List │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Neg │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Ratio │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Integer │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Float │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Char │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.String │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Date │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Time │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.Value.Quote │ │ │ │ -'C:PrettyVal │ │ │ │ -PrettyVal │ │ │ │ -Text.Show.PrettyVal │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl │ │ │ │ -(,,,,,,) │ │ │ │ -pretty-show-1.10-94L4tb7Oa1S7LuVZhJCyfl:Text.Show.PrettyVal.C:PrettyVal │ │ │ │ -Language.Haskell.Lexer │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ -Language.Haskell.Lexer.Layout │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ -'ModuleAlias │ │ │ │ -'ModuleName │ │ │ │ -'TheRest │ │ │ │ -'ErrorToken │ │ │ │ -'Comment │ │ │ │ -'Commentstart │ │ │ │ -'LiterateComment │ │ │ │ -'NestedComment │ │ │ │ -'NestedCommentStart │ │ │ │ -'Whitespace │ │ │ │ -'Special │ │ │ │ -'Qconsym │ │ │ │ -'Qvarsym │ │ │ │ -'StringLit │ │ │ │ -'CharLit │ │ │ │ -'FloatLit │ │ │ │ -'Specialid │ │ │ │ -'Reservedop │ │ │ │ -'Reservedid │ │ │ │ -Language.Haskell.Lexer.Tokens │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ -ModuleAlias │ │ │ │ -ModuleName │ │ │ │ -ErrorToken │ │ │ │ -Commentstart │ │ │ │ -LiterateComment │ │ │ │ -NestedComment │ │ │ │ -NestedCommentStart │ │ │ │ -Whitespace │ │ │ │ -StringLit │ │ │ │ -FloatLit │ │ │ │ -Specialid │ │ │ │ -Reservedop │ │ │ │ -Reservedid │ │ │ │ -Language/Haskell/Lexer/Tokens.hs:43:18-19|case │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Varid │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Conid │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Varsym │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Consym │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Reservedid │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Reservedop │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Specialid │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.IntLit │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.FloatLit │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.CharLit │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.StringLit │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.QQuote │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qvarid │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qconid │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qvarsym │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Qconsym │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Special │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Whitespace │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.NestedCommentStart │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.NestedComment │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.LiterateComment │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Commentstart │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Comment │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.ErrorToken │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.GotEOF │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.TheRest │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.ModuleName │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.ModuleAlias │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Layout │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Indent │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Tokens.Open │ │ │ │ -Language.Haskell.Lexer.Lex │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ -Language.Haskell.Lexer.Utils │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ -Language.Haskell.Lexer.Position │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE │ │ │ │ -, column = │ │ │ │ -, line = │ │ │ │ -Pos {char = │ │ │ │ -haskell-lexer-1.2.1-LUnldQhGEqb8sFv5o9gTQE:Language.Haskell.Lexer.Position.Pos │ │ │ │ -libraries/filepath/System/FilePath/Internal.hs │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ -GHC.Internal.List │ │ │ │ -ghc-internal │ │ │ │ -lastError │ │ │ │ -System.FilePath.Posix │ │ │ │ -filepath-1.5.4.0-inplace │ │ │ │ -System.OsPath │ │ │ │ -filepath-1.5.4.0-inplace │ │ │ │ -libraries/filepath/System/OsPath/Posix/../../FilePath/Internal.hs │ │ │ │ -System.OsPath.Posix.Internal │ │ │ │ -filepath-1.5.4.0-inplace │ │ │ │ -os-string-2.0.7-inplace │ │ │ │ -System.OsString.Encoding.Internal │ │ │ │ -EncodingException │ │ │ │ -Cannot decode byte '\x │ │ │ │ -Cannot decode input: │ │ │ │ -'EncodingError │ │ │ │ -UTF-16LE_b │ │ │ │ -os-string-2.0.7-inplace:System.OsString.Encoding.Internal.EncodingError │ │ │ │ -libraries/os-string/System/OsString/Internal/Exception.hs │ │ │ │ -System.OsString.Internal.Exception │ │ │ │ -os-string-2.0.7-inplace │ │ │ │ -'OsString │ │ │ │ -OsString │ │ │ │ -'PosixChar │ │ │ │ -PosixChar │ │ │ │ -'WindowsChar │ │ │ │ -WindowsChar │ │ │ │ -'PosixString │ │ │ │ -'WindowsString │ │ │ │ -PosixString │ │ │ │ -System.OsString.Internal.Types │ │ │ │ -os-string-2.0.7-inplace │ │ │ │ -WindowsString │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -GHC.Types │ │ │ │ -ghc-prim │ │ │ │ -illegal QuasiQuote (allowed as expression or pattern only, used as a type) │ │ │ │ -illegal QuasiQuote (allowed as expression or pattern only, used as a declaration) │ │ │ │ -os-string-2.0.7-inplace │ │ │ │ -System.OsString.Posix │ │ │ │ -libraries/os-string/System/OsString/Common.hs │ │ │ │ -System.OsPath.Data.ByteString.Short. │ │ │ │ -moduleError │ │ │ │ -empty ShortByteString │ │ │ │ -os-string-2.0.7-inplace │ │ │ │ -System.OsString.Data.ByteString.Short.Internal │ │ │ │ -libraries/os-string/System/OsString/Data/ByteString/Short/Internal.hs │ │ │ │ -Uneven number of bytes: │ │ │ │ -. This is not a Word16 bytestream. │ │ │ │ -os-string-2.0.7-inplace:System.OsString.Data.ByteString.Short.Internal.MBA# │ │ │ │ -os-string-2.0.7-inplace:System.OsString.Data.ByteString.Short.Internal.BA# │ │ │ │ -'Handler │ │ │ │ -MonadMask │ │ │ │ -'ExitCaseException │ │ │ │ -'ExitCaseSuccess │ │ │ │ -'ExitCaseAbort │ │ │ │ -ExitCase │ │ │ │ -MonadCatch │ │ │ │ -MonadThrow │ │ │ │ -ExitCaseAbort │ │ │ │ -ExitCaseException │ │ │ │ -ExitCaseSuccess │ │ │ │ -uninterruptibleMask │ │ │ │ -generalBracket │ │ │ │ -exceptions-0.10.9-inplace │ │ │ │ -Control.Monad.Catch │ │ │ │ -libraries/exceptions/src/Control/Monad/Catch.hs │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.Handler │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.C:MonadMask │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.ExitCaseSuccess │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.ExitCaseException │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.ExitCaseAbort │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.C:MonadCatch │ │ │ │ -exceptions-0.10.9-inplace:Control.Monad.Catch.C:MonadThrow │ │ │ │ -, d_dt = │ │ │ │ -DFA {d_id = │ │ │ │ - } │ │ │ │ -Simple' { dt_win = │ │ │ │ - , dt_trans = │ │ │ │ - , dt_other = │ │ │ │ -, SINGLE │ │ │ │ -No (Char,Transition) │ │ │ │ -Testing' { dt_test = │ │ │ │ - , dt_dopas = │ │ │ │ - , dt_a = │ │ │ │ - , dt_b = │ │ │ │ - } │ │ │ │ -No DTrans │ │ │ │ - ,q_qt = │ │ │ │ -QNFA {q_id = │ │ │ │ -{qt_win= │ │ │ │ -, qt_trans= │ │ │ │ -, qt_other= │ │ │ │ -{Testing │ │ │ │ -, flagTag = │ │ │ │ -, stopTag = │ │ │ │ -, startTag = │ │ │ │ -, parentIndex = │ │ │ │ -GroupInfo {thisIndex = │ │ │ │ -toEnum{WhichTest}: tag ( │ │ │ │ -) is outside of enumeration's range (0, │ │ │ │ -Orbits {inOrbit = │ │ │ │ -, getOrbits = │ │ │ │ -, ordinal = │ │ │ │ -, basePos = │ │ │ │ - not found in look │ │ │ │ -Text.Regex.DFA.Common │ │ │ │ -'WinTest │ │ │ │ -'WinEmpty │ │ │ │ -WinEmpty │ │ │ │ -'Testing' │ │ │ │ -'Simple' │ │ │ │ -'Transition │ │ │ │ -Transition │ │ │ │ -'Instructions │ │ │ │ -Instructions │ │ │ │ -'SetPost │ │ │ │ -'Testing │ │ │ │ -'PostUpdate │ │ │ │ -'PreUpdate │ │ │ │ -TagUpdate │ │ │ │ -'LeaveOrbitTask │ │ │ │ -'EnterOrbitTask │ │ │ │ -'ResetOrbitTask │ │ │ │ -'SetGroupStopTask │ │ │ │ -'ResetGroupStopTask │ │ │ │ -'TagTask │ │ │ │ -'Test_NotEdgeWord │ │ │ │ -'Test_EdgeWord │ │ │ │ -'Test_EOW │ │ │ │ -'Test_BOW │ │ │ │ -'Test_EOB │ │ │ │ -'Test_BOB │ │ │ │ -'Test_EOL │ │ │ │ -'Test_BOL │ │ │ │ -WhichTest │ │ │ │ -'GroupInfo │ │ │ │ -GroupInfo │ │ │ │ -'Minimize │ │ │ │ -'Maximize │ │ │ │ -'ExecOption │ │ │ │ -'CompOption │ │ │ │ -succ{WhichTest}: tried to take `succ' of last tag in enumeration │ │ │ │ -pred{WhichTest}: tried to take `pred' of first tag in enumeration │ │ │ │ -Explicit error in module │ │ │ │ -lib/Text/Regex/TDFA/Common.hs │ │ │ │ -Text.Regex.TDFA.Common │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -dt_trans │ │ │ │ -dt_other │ │ │ │ -dt_dopas │ │ │ │ -qt_trans │ │ │ │ -qt_other │ │ │ │ -qt_dopas │ │ │ │ -lib/Text/Regex/TDFA/Common.hs:293:60-61|case │ │ │ │ -Minimize │ │ │ │ -Maximize │ │ │ │ -captureGroups │ │ │ │ -ExecOption │ │ │ │ -ExecOption {captureGroups = │ │ │ │ -lastStarGreedy │ │ │ │ -newSyntax │ │ │ │ -rightAssoc │ │ │ │ -multiline │ │ │ │ -caseSensitive │ │ │ │ -CompOption │ │ │ │ -, lastStarGreedy = │ │ │ │ -, newSyntax = │ │ │ │ -, rightAssoc = │ │ │ │ -, multiline = │ │ │ │ -CompOption {caseSensitive = │ │ │ │ -WinTest │ │ │ │ -WinEmpty │ │ │ │ -Test_NotEdgeWord │ │ │ │ -Test_EdgeWord │ │ │ │ -Test_EOW │ │ │ │ -Test_BOW │ │ │ │ -Test_EOB │ │ │ │ -Test_BOB │ │ │ │ -Test_EOL │ │ │ │ -Test_BOL │ │ │ │ -PostUpdate │ │ │ │ -PreUpdate │ │ │ │ -LeaveOrbitTask │ │ │ │ -EnterOrbitTask │ │ │ │ -ResetOrbitTask │ │ │ │ -SetGroupStopTask │ │ │ │ -ResetGroupStopTask │ │ │ │ -lib/Text/Regex/TDFA/Common.hs:219:72-73|case │ │ │ │ -, newOrbits = } │ │ │ │ -newPos = │ │ │ │ -Instructions { │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.WinEmpty │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.WinTest │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Regex │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Simple' │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Testing' │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Transition │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.DFA │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Instructions │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetPre │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetPost │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetVal │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Orbits │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.QNFA │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Simple │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Testing │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.PreUpdate │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.PostUpdate │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.TagTask │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.ResetGroupStopTask │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.SetGroupStopTask │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.ResetOrbitTask │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.EnterOrbitTask │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.LeaveOrbitTask │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_BOL │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EOL │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_BOB │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EOB │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_BOW │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EOW │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_EdgeWord │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Test_NotEdgeWord │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.GroupInfo │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Maximize │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Minimize │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Orbit │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.Ignore │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.ExecOption │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Common.CompOption │ │ │ │ -'TrieSet │ │ │ │ -lib/Text/Regex/TDFA/IntArrTrieSet.hs │ │ │ │ -Text.Regex.TDFA.IntArrTrieSet │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ -GHC.Internal.List │ │ │ │ -ghc-internal │ │ │ │ -lastError │ │ │ │ -Negative range size │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -Data.Array.Base │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Error in array index; │ │ │ │ - not in range [0.. │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.IntArrTrieSet.TrieSet │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ -undefined │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -Text.Regex.TDFA.NewDFA.Tester │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ -undefined │ │ │ │ -0123456789ABCDEFGHIJKLMNOPQRSTUVWXYZ_abcdefghijklmnopqrstuvwxyz │ │ │ │ -Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -regex failed to match │ │ │ │ -Text.Regex.TDFA.String died: │ │ │ │ -parseRegex for Text.Regex.TDFA.String failed: │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -Text.Regex.TDFA.String │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -Data.Array.Base │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Error in array index; │ │ │ │ - not in range [0.. │ │ │ │ -lib/Text/Regex/TDFA/TDFA.hs:(287,5)-(294,81)|function cw │ │ │ │ -bestTrans.compareWith.choose sees incomparable │ │ │ │ -bestTrans : There were no transition choose from! │ │ │ │ - not in range [0.. │ │ │ │ -Error in array index; │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Data.Array.Base │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -assemble : Weird orbit command: │ │ │ │ -enterOrbit: Cannot enterOrbit twice in a row: │ │ │ │ -Number of reachable DFA states: │ │ │ │ -, freshOrbit = │ │ │ │ -AlterModify {newInOrbit = │ │ │ │ -AlterLeave │ │ │ │ -AlterReset │ │ │ │ -'AlterModify │ │ │ │ -'AlterLeave │ │ │ │ -'AlterReset │ │ │ │ -AlterOrbit │ │ │ │ -Text.Regex.TDFA.TDFA │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -newInOrbit │ │ │ │ -freshOrbit │ │ │ │ -False, freshOrbit = │ │ │ │ -True, freshOrbit = │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.TDFA.AlterReset │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.TDFA.AlterLeave │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.TDFA.AlterModify │ │ │ │ - not in range [0.. │ │ │ │ -Error in array index; │ │ │ │ -Negative range size │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Data.Array.Base │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -Weird pattern in actNullableTagless/NonEmpty: │ │ │ │ -actNullableTagless/NonEmpty is supposed to have an emptyNull nullView : │ │ │ │ -actNullableTagless/NonEmpty : provided with a *cannotAccept* pattern: │ │ │ │ -actNullableTagless/NonEmpty : provided with a *mustAccept* pattern: │ │ │ │ -This case in Text.Regex.TNFA.TNFA.actNullableTagless cannot happen: │ │ │ │ -Cannot acceptTrans pattern │ │ │ │ -Weird pattern in getTransTagless/NonEmpty: │ │ │ │ -getTransTagless/NonEmpty is supposed to have an emptyNull nullView : │ │ │ │ -getTransTagless/NonEmpty : provided with a *mustAccept* pattern: │ │ │ │ -getTransTagless/NonEmpty : provided with a *cannotAccept* pattern: │ │ │ │ -Weird pattern in getTransTagless/Star: │ │ │ │ -OneChar cannot have nullable True │ │ │ │ -OneChar cannot have nullable True │ │ │ │ -This case in dominate.useText cannot happen: second argument would have to have been null and that is checked before this case │ │ │ │ -Text.Regex.TDFA.TNFA │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -'CharMap │ │ │ │ -Data.IntMap.CharMap2 │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -unCharMap │ │ │ │ -CharMap {unCharMap = │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -'EnumMap │ │ │ │ -Data.IntMap.EnumMap2 │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -unEnumMap │ │ │ │ -EnumMap {unEnumMap = │ │ │ │ -minimum: empty structure │ │ │ │ -maximum: empty structure │ │ │ │ -foldr1: empty structure │ │ │ │ -foldl1: empty structure │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -'EnumSet │ │ │ │ -Data.IntSet.EnumSet2 │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -unEnumSet │ │ │ │ -EnumSet {unEnumSet = fromList │ │ │ │ -EnumSet {unEnumSet = │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -lib/Text/Regex/TDFA/CorePattern.hs:74:25-26|case │ │ │ │ -Star {getOrbit = │ │ │ │ -, resetOrbits = │ │ │ │ -, firstNull = │ │ │ │ -False, unStar = │ │ │ │ -True, unStar = │ │ │ │ -SetTestInfo │ │ │ │ -firstNull │ │ │ │ -resetOrbits │ │ │ │ -getOrbit │ │ │ │ -SetTestInfo │ │ │ │ -'SetTestInfo │ │ │ │ -HandleTag │ │ │ │ -'WantsQNFA │ │ │ │ -'WantsQT │ │ │ │ -'WantsBoth │ │ │ │ -'WantsEither │ │ │ │ -'OneChar │ │ │ │ -'NonEmpty │ │ │ │ -WantsQNFA │ │ │ │ -WantsBoth │ │ │ │ -WantsEither │ │ │ │ -NonEmpty │ │ │ │ -OneChar │ │ │ │ - , unQ = │ │ │ │ - , wants = │ │ │ │ - , tagged = │ │ │ │ - , postTag = │ │ │ │ - , preTag = │ │ │ │ - , postSet = │ │ │ │ - , preReset = │ │ │ │ - , takes = │ │ │ │ -Q { nullQ = │ │ │ │ -fromHandleTag │ │ │ │ -patternToQ cannot handle │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -Text.Regex.TDFA.CorePattern │ │ │ │ -lib/Text/Regex/TDFA/CorePattern.hs │ │ │ │ -Error in array index; │ │ │ │ - not in range [0.. │ │ │ │ -Negative range size │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Data.Array.Base │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Q │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Empty │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Or │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Seq │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Star │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Test │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.OneChar │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.NonEmpty │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsQNFA │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsQT │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsBoth │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.WantsEither │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.NoTag │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Advice │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.CorePattern.Apply │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ -newWinnerThenProceed,1 │ │ │ │ -newWinnerThenProceed,2 │ │ │ │ -newWinnerThenProceed,3 : too many emptyTrue values │ │ │ │ -compressOrbit,1 │ │ │ │ -findTrans,1 : │ │ │ │ -impossible 2347867 │ │ │ │ -impossible 0298347 │ │ │ │ -allcomps Minimize │ │ │ │ -impossible 9384324 │ │ │ │ -bestTrans.compareWith.choose sees incomparable │ │ │ │ -newScratch which 3 │ │ │ │ -newScratch which 2 │ │ │ │ -newScratch which 1 │ │ │ │ -MScratch │ │ │ │ -'MScratch │ │ │ │ -BlankScratch │ │ │ │ -'BlankScratch │ │ │ │ -WScratch │ │ │ │ -'WScratch │ │ │ │ -SScratch │ │ │ │ -'SScratch │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ -GHC.Internal.List │ │ │ │ -ghc-internal │ │ │ │ -lastError │ │ │ │ -challenge_Orb is too stupid to handle mismatched orbit data : │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/Engine.hs:566:3-34|F comp1 : compsRest │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/Engine.hs:302:21-43|first : rest │ │ │ │ -Negative range size │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/Engine.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.Engine │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -undefined │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -Data.Array.Base │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Error in array index; │ │ │ │ - not in range [0.. │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.SScratch │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.MQ │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.MQA │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine.MScratch │ │ │ │ -newWinnerThenProceed,1 │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ -undefined │ │ │ │ -compressOrbit,1 │ │ │ │ -findTrans,1 : │ │ │ │ -impossible 2347867 │ │ │ │ -impossible 0298347 │ │ │ │ -allcomps Minimize │ │ │ │ -impossible 9384324 │ │ │ │ -bestTrans.compareWith.choose sees incomparable │ │ │ │ -newScratch which 3 │ │ │ │ -newScratch which 2 │ │ │ │ -newScratch which 1 │ │ │ │ -noSource │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -Text.Regex.TDFA.NewDFA.Engine_FA │ │ │ │ -MScratch │ │ │ │ -'MScratch │ │ │ │ -BlankScratch │ │ │ │ -'BlankScratch │ │ │ │ -WScratch │ │ │ │ -'WScratch │ │ │ │ -SScratch │ │ │ │ -'SScratch │ │ │ │ -challenge_Orb is too stupid to handle mismatched orbit data : │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/Engine_FA.hs:431:3-34|F comp1 : compsRest │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/Engine_FA.hs:251:21-43|first : rest │ │ │ │ -Negative range size │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -Data.Array.Base │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Error in array index; │ │ │ │ - not in range [0.. │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_FA.SScratch │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_FA.MScratch │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ -, _ws_stop = │ │ │ │ -WScratch {ws_start = │ │ │ │ -obtainNext called while goNext is running! │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ -GHC.Internal.List │ │ │ │ -ghc-internal │ │ │ │ -lastError │ │ │ │ -Negative range size │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Data.Array.Base │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -WScratch │ │ │ │ -'WScratch │ │ │ │ -SScratch │ │ │ │ -'SScratch │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/Engine_NC.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.Engine_NC │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -undefined │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_NC.SScratch │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_NC.MQ │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.NewDFA.Engine_NC.WScratch │ │ │ │ -lib/Text/Regex/TDFA/NewDFA/MakeTest.hs │ │ │ │ -Text.Regex.TDFA.NewDFA.MakeTest │ │ │ │ -undefined │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -Text.Regex.TDFA.NewDFA.Engine_NC_FA │ │ │ │ -PCarat {getDoPa = │ │ │ │ -PDollar {getDoPa = │ │ │ │ -PDot {getDoPa = │ │ │ │ -PAny {getDoPa = │ │ │ │ -, getPatternSet = │ │ │ │ -PAnyNot {getDoPa = │ │ │ │ -PEscape {getDoPa = │ │ │ │ -, getPatternChar = │ │ │ │ -PChar {getDoPa = │ │ │ │ -PConcat │ │ │ │ -PNonCapture │ │ │ │ -PNonEmpty │ │ │ │ -lib/Text/Regex/TDFA/Pattern.hs:148:26-31|x : xs │ │ │ │ -'PConcat │ │ │ │ -'PDollar │ │ │ │ -'PEscape │ │ │ │ -'PAnyNot │ │ │ │ -'PNonEmpty │ │ │ │ -'PNonCapture │ │ │ │ -'PatternSet │ │ │ │ -PatternSet │ │ │ │ -'PatternSetEquivalenceClass │ │ │ │ -PatternSetEquivalenceClass │ │ │ │ -'PatternSetCollatingElement │ │ │ │ -PatternSetCollatingElement │ │ │ │ -'PatternSetCharacterClass │ │ │ │ -PatternSetCharacterClass │ │ │ │ -Text.Regex.TDFA.Pattern │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -getPatternSet │ │ │ │ -getPatternChar │ │ │ │ -lib/Text/Regex/TDFA/Pattern.hs:82:13-14|case │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PEmpty │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PGroup │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.POr │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PConcat │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PQuest │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PPlus │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PStar │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PBound │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PCarat │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PDollar │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PDot │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PAny │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PAnyNot │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PEscape │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PChar │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PNonCapture │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PNonEmpty │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.Pattern.PatternSet │ │ │ │ -end of input │ │ │ │ -Arg: eta │ │ │ │ -Type: BracketElement │ │ │ │ - -> State [Char] (GroupIndex, Int) -> ParseError -> Identity b │ │ │ │ -In module `Text.Regex.TDFA.ReadRegex' │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2 │ │ │ │ -Text.Regex.TDFA.ReadRegex │ │ │ │ -BracketElement │ │ │ │ -'BEEquiv │ │ │ │ -'BEClass │ │ │ │ -'BERange │ │ │ │ -Failed to parse bracketed string │ │ │ │ -End point │ │ │ │ -of dashed character range is less than starting point │ │ │ │ -^.[$()|*+?{\ │ │ │ │ -empty () or anchor ^ or $ │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEChar │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BERange │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEColl │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEEquiv │ │ │ │ -regex-tdfa-1.3.2.5-2CPeyTME1oRilQvsdoww2:Text.Regex.TDFA.ReadRegex.BEClass │ │ │ │ -Text.Parsec.Combinator │ │ │ │ -parsec-3.1.18.0-inplace │ │ │ │ - backtracked │ │ │ │ -end of input │ │ │ │ -'ParseError │ │ │ │ -'Message │ │ │ │ -'UnExpect │ │ │ │ -'SysUnExpect │ │ │ │ -toEnum is undefined for Message │ │ │ │ -end of input │ │ │ │ -unexpected │ │ │ │ -expecting │ │ │ │ -unknown parse error │ │ │ │ -libraries/parsec/src/Text/Parsec/Error.hs │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ -GHC.Internal.List │ │ │ │ -ghc-internal │ │ │ │ -lastError │ │ │ │ -parsec-3.1.18.0-inplace │ │ │ │ -Text.Parsec.Error │ │ │ │ -ParseError │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Error.ParseError │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Error.SysUnExpect │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Error.UnExpect │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Error.Expect │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Error.Message │ │ │ │ -, column │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ -GHC.Internal.Data.Data │ │ │ │ -ghc-internal │ │ │ │ -fromJust │ │ │ │ -'SourcePos │ │ │ │ -Text.Parsec.Pos.SourcePos │ │ │ │ -parsec-3.1.18.0-inplace │ │ │ │ -Text.Parsec.Pos │ │ │ │ -SourcePos │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Pos.SourcePos │ │ │ │ -'C:Stream │ │ │ │ -'Consumed │ │ │ │ -Consumed │ │ │ │ -Text.ParserCombinators.Parsec.Prim.many: combinator 'many' is applied to a parser that accepts an empty string. │ │ │ │ -libraries/parsec/src/Text/Parsec/Prim.hs │ │ │ │ -Text.Parsec.Prim │ │ │ │ -parsec-3.1.18.0-inplace │ │ │ │ -fromList │ │ │ │ -parse error at │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Prim.C:Stream │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Prim.Ok │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Prim.Error │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Prim.State │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Prim.Consumed │ │ │ │ -parsec-3.1.18.0-inplace:Text.Parsec.Prim.Empty │ │ │ │ -indexNote, out of range │ │ │ │ -predNote, out of range │ │ │ │ -succNote, out of range │ │ │ │ -toEnumNote, out of range │ │ │ │ -readNote │ │ │ │ -ambiguous parse on │ │ │ │ -no parse on │ │ │ │ -cycleNote [] │ │ │ │ -scanl1Note [] │ │ │ │ -scanr1Note [] │ │ │ │ -foldl1Note [] │ │ │ │ -foldr1Note [] │ │ │ │ -maximumByNote [] │ │ │ │ -minumumByNote [] │ │ │ │ -maximumNote [] │ │ │ │ -minumumNote [] │ │ │ │ -lastNote [] │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ -GHC.Internal.List │ │ │ │ -ghc-internal │ │ │ │ -lastError │ │ │ │ -headNote [] │ │ │ │ -initNote [] │ │ │ │ -tailNote [] │ │ │ │ -fromNoteEither │ │ │ │ -index must not be negative, index= │ │ │ │ -, length= │ │ │ │ -index too large, index= │ │ │ │ -fromNoteEitherModule │ │ │ │ -findIndexJustNote, no matching value │ │ │ │ -findIndexJust, no matching value │ │ │ │ -elemIndexJustNote, no matching value │ │ │ │ -elemIndexJust, no matching value │ │ │ │ -findJustNote, no matching value │ │ │ │ -findJust, no matching value │ │ │ │ -fromNote │ │ │ │ -lookupJustNote, no matching value │ │ │ │ -lookupJust, no matching value │ │ │ │ -assertNote False │ │ │ │ -fromJustNote Nothing │ │ │ │ -safe-0.3.21-7nQlLgj4WAFA1yh7GNSY9e │ │ │ │ -fromNoteModule │ │ │ │ -maximumBy: empty structure │ │ │ │ -minimumBy: empty structure │ │ │ │ -./Safe/Util.hs │ │ │ │ -Safe.Util │ │ │ │ -safe-0.3.21-7nQlLgj4WAFA1yh7GNSY9e │ │ │ │ -'TestCase │ │ │ │ -'TestCaseError │ │ │ │ -'TestCaseFailed │ │ │ │ -'TestCasePassed │ │ │ │ -TestCaseResult │ │ │ │ -'TestCaseRunning │ │ │ │ -TestCaseRunning │ │ │ │ -Test Cases │ │ │ │ -test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw │ │ │ │ -Test.Framework.Providers.HUnit │ │ │ │ -TestCase │ │ │ │ -Timed out │ │ │ │ -test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCasePassed │ │ │ │ -test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCaseFailed │ │ │ │ -test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCaseError │ │ │ │ -test-framework-hunit-0.3.0.2-CslnhGU9lIZAM0TXfu0aJw:Test.Framework.Providers.HUnit.TestCaseRunning │ │ │ │ -Could not understand these extra arguments: │ │ │ │ - [OPTIONS] │ │ │ │ -hide sucessful tests, and only show failures │ │ │ │ -hide-successes │ │ │ │ -use ANSI terminal features to display the test run │ │ │ │ -do not use any ANSI terminal features to display the test run │ │ │ │ -use nested testsuites to represent groups in JUnit XML (not standards compliant) │ │ │ │ -jxml-nested │ │ │ │ -write a JUnit XML summary of the output to FILE │ │ │ │ -only tests that match at least one glob pattern given by an instance of this argument will be run │ │ │ │ -TEST-PATTERN │ │ │ │ -select-tests │ │ │ │ -list available tests but don't run any; useful to guide subsequent --select-tests │ │ │ │ -list-tests │ │ │ │ -specifies that tests should be run without a timeout, by default │ │ │ │ -no-timeout │ │ │ │ -how many seconds a test should be run for before giving up, by default │ │ │ │ -to what depth something like SmallCheck should test the properties, by default │ │ │ │ -maximum-test-depth │ │ │ │ -to what size something like QuickCheck should test the properties, by default │ │ │ │ -maximum-test-size │ │ │ │ -how many unsuitable candidate tests something like QuickCheck should endure before giving up, by default │ │ │ │ -maximum-unsuitable-generated-tests │ │ │ │ -how many automated tests something like QuickCheck should try, by default │ │ │ │ -maximum-generated-tests │ │ │ │ -default seed for test random number generator │ │ │ │ -NUMBER|random │ │ │ │ -test-seed │ │ │ │ -number of threads to use to run tests │ │ │ │ -show this help message │ │ │ │ -test-framework: All available tests: │ │ │ │ -==================================== │ │ │ │ - │ │ │ │ -Test.Framework.Runners.Console │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -'RunnerOptions │ │ │ │ -RunnerOptions' │ │ │ │ -'ColorAlways │ │ │ │ -'ColorNever │ │ │ │ -'ColorAuto │ │ │ │ -ColorMode │ │ │ │ -Test.Framework.Runners.Options │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.RunnerOptions │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.ColorAuto │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.ColorNever │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Options.ColorAlways │ │ │ │ -\*+?|{}[]()^$. │ │ │ │ -'TestPattern │ │ │ │ -TestPattern │ │ │ │ -'PathMatchMode │ │ │ │ -'TestMatchMode │ │ │ │ -TestPatternMatchMode │ │ │ │ -'LiteralToken │ │ │ │ -'DoubleWildcardToken │ │ │ │ -'WildcardToken │ │ │ │ -'SlashToken │ │ │ │ -Test.Framework.Runners.TestPattern │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -src/Test/Framework/Runners/TestPattern.hs:17:22-23|case │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.TestPattern │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.TestMatchMode │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.PathMatchMode │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.SlashToken │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.WildcardToken │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.DoubleWildcardToken │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.TestPattern.LiteralToken │ │ │ │ -'FixedSeed │ │ │ │ -'RandomSeed │ │ │ │ -Test.Framework.Seed │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Seed.FixedSeed │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Seed.RandomSeed │ │ │ │ -MutuallyExcluded │ │ │ │ -'TestGroup │ │ │ │ -'BuildTestBracketed │ │ │ │ -'PlusTestOptions │ │ │ │ -'C:Testlike │ │ │ │ -Testlike │ │ │ │ -'C:TestResultlike │ │ │ │ -TestResultlike │ │ │ │ -Test.Framework.Core │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.ME │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.Test │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.TestGroup │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.PlusTestOptions │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.BuildTestBracketed │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.C:Testlike │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Core.C:TestResultlike │ │ │ │ -ImprovingIO │ │ │ │ -'Improving │ │ │ │ -'Finished │ │ │ │ -reifyListToImproving: list finished before a final value arrived │ │ │ │ -src/Test/Framework/Improving.hs │ │ │ │ -Test.Framework.Improving │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Improving.Finished │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Improving.Improving │ │ │ │ -Test.Framework.Runners.Console.Run │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -Test.Framework.Runners.Console.Statistics │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -src/Test/Framework/Runners/Console/Table.hs │ │ │ │ -'SeperatorColumn │ │ │ │ -'TextCell │ │ │ │ -'SeperatorCell │ │ │ │ -Test.Framework.Runners.Console.Table │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.Column │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.SeperatorColumn │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.TextCell │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.Table.SeperatorCell │ │ │ │ -Test.Framework.Runners.Console.Utilities │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -'StdRunner │ │ │ │ -StdRunner │ │ │ │ -TestRunner │ │ │ │ -'SomeImproving │ │ │ │ -SomeImproving │ │ │ │ -'RunTestGroup │ │ │ │ -'RunTest │ │ │ │ -Test.Framework.Runners.Core │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -RunTestGroup │ │ │ │ -RunTest │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.C:TestRunner │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.SomeImproving │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.RunTest │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Core.RunTestGroup │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -Test.Framework.Runners.Statistics │ │ │ │ -TestCount │ │ │ │ -'TestCount │ │ │ │ -TestStatistics │ │ │ │ -'TestStatistics │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Statistics.TestStatistics │ │ │ │ -'WorkerItem │ │ │ │ -'WorkerTermination │ │ │ │ -WorkerEvent │ │ │ │ -Test.Framework.Runners.ThreadPool │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.ThreadPool.WorkerTermination │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.ThreadPool.WorkerItem │ │ │ │ -Test.Framework.Runners.TimedConsumption │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -%a %B %e %k:%M:%S %Z %Y │ │ │ │ -test-framework tests │ │ │ │ -Test.Framework.Runners.XML │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -Test.Framework.Utilities │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -'TestOptions │ │ │ │ -TestOptions' │ │ │ │ -Test.Framework.Options │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Options.TestOptions │ │ │ │ -'Progress │ │ │ │ -Progress │ │ │ │ -Test.Framework.Runners.Console.ProgressBar │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.Console.ProgressBar.Progress │ │ │ │ -timestamp │ │ │ │ -hostname │ │ │ │ -failures │ │ │ │ -testsuite │ │ │ │ -testcase │ │ │ │ -classname │ │ │ │ -'RunDescription │ │ │ │ -RunDescription │ │ │ │ -Test.Framework.Runners.XML.JUnitWriter │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v │ │ │ │ -, tests = │ │ │ │ -, package = │ │ │ │ -, runId = │ │ │ │ -, timeStamp = │ │ │ │ -, time = │ │ │ │ -, testCount = │ │ │ │ -, suiteName = │ │ │ │ -, hostname = │ │ │ │ -, skipped = │ │ │ │ -, failedCount = │ │ │ │ -RunDescription {errors = │ │ │ │ -test-framework-0.8.2.2-9mpK3xQgOf06FU0Mcz7M1v:Test.Framework.Runners.XML.JUnitWriter.RunDescription │ │ │ │ -'Element │ │ │ │ -'CDataRaw │ │ │ │ -'CDataVerbatim │ │ │ │ -'CDataText │ │ │ │ -Element {elName = │ │ │ │ -, elAttribs = │ │ │ │ -, elContent = │ │ │ │ -, elLine = │ │ │ │ -, attrVal = │ │ │ │ -Attr {attrKey = │ │ │ │ -, qPrefix = │ │ │ │ -, qURI = │ │ │ │ -QName {qName = │ │ │ │ -, cdLine = │ │ │ │ -, cdData = │ │ │ │ -CData {cdVerbatim = │ │ │ │ -elContent │ │ │ │ -elAttribs │ │ │ │ -Text.XML.Light.Types.Element │ │ │ │ -Text.XML.Light.Types.Content │ │ │ │ -Text.XML.Light.Types.Attr │ │ │ │ -Text.XML.Light.Types.QName │ │ │ │ -cdVerbatim │ │ │ │ -Text.XML.Light.Types.CData │ │ │ │ -Text.XML.Light.Types.CDataKind │ │ │ │ -CDataRaw │ │ │ │ -CDataText │ │ │ │ -CDataVerbatim │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc │ │ │ │ -Text.XML.Light.Types │ │ │ │ -CDataKind │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ -GHC.Internal.Data.Data │ │ │ │ -ghc-internal │ │ │ │ -fromJust │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Element │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Elem │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Text │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CRef │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.Attr │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.QName │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CData │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CDataText │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CDataVerbatim │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Types.CDataRaw │ │ │ │ - │ │ │ │ - │ │ │ │ -xml-1.3.14-DfDcwX6S3f86dPD2cqZusc:Text.XML.Light.Output.ConfigPP │ │ │ │ Data.Time.Clock.System │ │ │ │ time-1.12.2-inplace │ │ │ │ Data.Time.Clock.POSIX │ │ │ │ time-1.12.2-inplace │ │ │ │ libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ GHC.Internal.Data.Data │ │ │ │ ghc-internal │ │ │ │ @@ -5260,66 +5536,533 @@ │ │ │ │ fromJust │ │ │ │ 'TimeOfDay │ │ │ │ Data.Time.LocalTime.Internal.TimeOfDay.TimeOfDay │ │ │ │ time-1.12.2-inplace │ │ │ │ Data.Time.LocalTime.Internal.TimeOfDay │ │ │ │ TimeOfDay │ │ │ │ time-1.12.2-inplace:Data.Time.LocalTime.Internal.TimeOfDay.TimeOfDay │ │ │ │ -Text.Regex.Posix.Wrap.wrapCompile: IOError from mallocBytes(regex_t) : │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapCompile pattern │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapCount cstr │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapCount p_match │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatchAll cstr │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatchAll p_match │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatch cstr │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapMatch allocaBytes │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapTest │ │ │ │ -Ptr parameter was nullPtr in Text.Regex.TRE.Wrap.wrapError errBuf │ │ │ │ -'ReturnCode │ │ │ │ -ReturnCode │ │ │ │ -'ExecOption │ │ │ │ -ExecOption │ │ │ │ -'CompOption │ │ │ │ -CompOption │ │ │ │ -Text.Regex.Posix.Wrap │ │ │ │ -regex-posix-0.96.0.2-CChj6ESadddEQd656uqrvZ │ │ │ │ -ReturnCode │ │ │ │ -ExecOption │ │ │ │ -CompOption │ │ │ │ -regex-posix-0.96.0.2-CChj6ESadddEQd656uqrvZ:Text.Regex.Posix.Wrap.Regex │ │ │ │ -Text.Regex.Posix.String died: │ │ │ │ -regex-posix-0.96.0.2-CChj6ESadddEQd656uqrvZ │ │ │ │ -Text.Regex.Posix.String │ │ │ │ -regex failed to match │ │ │ │ -'AllTextMatches │ │ │ │ -AllTextMatches │ │ │ │ -'AllMatches │ │ │ │ -AllMatches │ │ │ │ -'AllTextSubmatches │ │ │ │ -AllTextSubmatches │ │ │ │ -'AllSubmatches │ │ │ │ -AllSubmatches │ │ │ │ -RegexContext │ │ │ │ -'C:RegexLike │ │ │ │ -RegexLike │ │ │ │ -'C:Extract │ │ │ │ -RegexMaker │ │ │ │ -'C:RegexOptions │ │ │ │ -RegexOptions │ │ │ │ -MatchResult │ │ │ │ -makeRegexOpts failed │ │ │ │ -src/Text/Regex/Base/RegexLike.hs │ │ │ │ -Text.Regex.Base.RegexLike │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexContext │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexLike │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:Extract │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexMaker │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.C:RegexOptions │ │ │ │ -regex-base-0.94.0.3-9QehDZNLV9iBch8zxFDhVI:Text.Regex.Base.RegexLike.MR │ │ │ │ +libraries/filepath/System/FilePath/Internal.hs │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/List.hs │ │ │ │ +GHC.Internal.List │ │ │ │ +ghc-internal │ │ │ │ +lastError │ │ │ │ +System.FilePath.Posix │ │ │ │ +filepath-1.5.4.0-inplace │ │ │ │ +System.OsPath │ │ │ │ +filepath-1.5.4.0-inplace │ │ │ │ +libraries/filepath/System/OsPath/Posix/../../FilePath/Internal.hs │ │ │ │ +System.OsPath.Posix.Internal │ │ │ │ +filepath-1.5.4.0-inplace │ │ │ │ +os-string-2.0.7-inplace │ │ │ │ +System.OsString.Encoding.Internal │ │ │ │ +EncodingException │ │ │ │ +Cannot decode byte '\x │ │ │ │ +Cannot decode input: │ │ │ │ +'EncodingError │ │ │ │ +UTF-16LE_b │ │ │ │ +os-string-2.0.7-inplace:System.OsString.Encoding.Internal.EncodingError │ │ │ │ +libraries/os-string/System/OsString/Internal/Exception.hs │ │ │ │ +System.OsString.Internal.Exception │ │ │ │ +os-string-2.0.7-inplace │ │ │ │ +'OsString │ │ │ │ +OsString │ │ │ │ +'PosixChar │ │ │ │ +PosixChar │ │ │ │ +'WindowsChar │ │ │ │ +WindowsChar │ │ │ │ +'PosixString │ │ │ │ +'WindowsString │ │ │ │ +PosixString │ │ │ │ +System.OsString.Internal.Types │ │ │ │ +os-string-2.0.7-inplace │ │ │ │ +WindowsString │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +GHC.Types │ │ │ │ +ghc-prim │ │ │ │ +illegal QuasiQuote (allowed as expression or pattern only, used as a type) │ │ │ │ +illegal QuasiQuote (allowed as expression or pattern only, used as a declaration) │ │ │ │ +os-string-2.0.7-inplace │ │ │ │ +System.OsString.Posix │ │ │ │ +libraries/os-string/System/OsString/Common.hs │ │ │ │ +System.OsPath.Data.ByteString.Short. │ │ │ │ +moduleError │ │ │ │ +empty ShortByteString │ │ │ │ +os-string-2.0.7-inplace │ │ │ │ +System.OsString.Data.ByteString.Short.Internal │ │ │ │ +libraries/os-string/System/OsString/Data/ByteString/Short/Internal.hs │ │ │ │ +Uneven number of bytes: │ │ │ │ +. This is not a Word16 bytestream. │ │ │ │ +os-string-2.0.7-inplace:System.OsString.Data.ByteString.Short.Internal.MBA# │ │ │ │ +os-string-2.0.7-inplace:System.OsString.Data.ByteString.Short.Internal.BA# │ │ │ │ +'Handler │ │ │ │ +MonadMask │ │ │ │ +'ExitCaseException │ │ │ │ +'ExitCaseSuccess │ │ │ │ +'ExitCaseAbort │ │ │ │ +ExitCase │ │ │ │ +MonadCatch │ │ │ │ +MonadThrow │ │ │ │ +ExitCaseAbort │ │ │ │ +ExitCaseException │ │ │ │ +ExitCaseSuccess │ │ │ │ +uninterruptibleMask │ │ │ │ +generalBracket │ │ │ │ +exceptions-0.10.9-inplace │ │ │ │ +Control.Monad.Catch │ │ │ │ +libraries/exceptions/src/Control/Monad/Catch.hs │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.Handler │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.C:MonadMask │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.ExitCaseSuccess │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.ExitCaseException │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.ExitCaseAbort │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.C:MonadCatch │ │ │ │ +exceptions-0.10.9-inplace:Control.Monad.Catch.C:MonadThrow │ │ │ │ +System.Console.ANSI │ │ │ │ +ansi-terminal-1.1.5-FszpEGPXnXp6vXauWXuziW │ │ │ │ +Negative exponent │ │ │ │ +getReportedLayerColor does not support underlining. │ │ │ │ +getReport requires a list of terminating sequences. │ │ │ │ +unix/System/Console/ANSI/Internal.hs │ │ │ │ +System.Console.ANSI.Internal │ │ │ │ +ansi-terminal-1.1.5-FszpEGPXnXp6vXauWXuziW │ │ │ │ +INSIDE_EMACS │ │ │ │ +System.Console.ANSI.Codes │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv │ │ │ │ +src/System/Console/ANSI/Types.hs:161:13-14|case │ │ │ │ + (r g b) is outside of a 6 level (6x6x6) color cube. │ │ │ │ + (gray) is outside of the range 0 to 23. │ │ │ │ +toEnum{Color}: tag ( │ │ │ │ +toEnum{ColorIntensity}: tag ( │ │ │ │ +toEnum{ConsoleLayer}: tag ( │ │ │ │ +toEnum{BlinkSpeed}: tag ( │ │ │ │ +toEnum{Underlining}: tag ( │ │ │ │ +toEnum{ConsoleIntensity}: tag ( │ │ │ │ +) is outside of enumeration's range (0, │ │ │ │ +SetPaletteColor │ │ │ │ +SetColor │ │ │ │ +SetSwapForegroundBackground │ │ │ │ +SetVisible │ │ │ │ +SetItalicized │ │ │ │ +SetDefaultColor │ │ │ │ +SetRGBColor │ │ │ │ +SetBlinkSpeed │ │ │ │ +SetUnderlining │ │ │ │ +SetConsoleIntensity │ │ │ │ +pred{Color}: tried to take `pred' of first tag in enumeration │ │ │ │ +succ{Color}: tried to take `succ' of last tag in enumeration │ │ │ │ +pred{ColorIntensity}: tried to take `pred' of first tag in enumeration │ │ │ │ +succ{ColorIntensity}: tried to take `succ' of last tag in enumeration │ │ │ │ +pred{ConsoleLayer}: tried to take `pred' of first tag in enumeration │ │ │ │ +succ{ConsoleLayer}: tried to take `succ' of last tag in enumeration │ │ │ │ +pred{BlinkSpeed}: tried to take `pred' of first tag in enumeration │ │ │ │ +succ{BlinkSpeed}: tried to take `succ' of last tag in enumeration │ │ │ │ +pred{Underlining}: tried to take `pred' of first tag in enumeration │ │ │ │ +succ{Underlining}: tried to take `succ' of last tag in enumeration │ │ │ │ +pred{ConsoleIntensity}: tried to take `pred' of first tag in enumeration │ │ │ │ +succ{ConsoleIntensity}: tried to take `succ' of last tag in enumeration │ │ │ │ +src/System/Console/ANSI/Types.hs │ │ │ │ +'SetDefaultColor │ │ │ │ +'SetPaletteColor │ │ │ │ +'SetColor │ │ │ │ +'SetBlinkSpeed │ │ │ │ +'SetUnderlining │ │ │ │ +'SetSwapForegroundBackground │ │ │ │ +'SetVisible │ │ │ │ +'SetItalicized │ │ │ │ +'SetConsoleIntensity │ │ │ │ +'SetRGBColor │ │ │ │ +'NormalIntensity │ │ │ │ +'FaintIntensity │ │ │ │ +'BoldIntensity │ │ │ │ +ConsoleIntensity │ │ │ │ +'NoUnderline │ │ │ │ +'DashedUnderline │ │ │ │ +'DottedUnderline │ │ │ │ +'CurlyUnderline │ │ │ │ +'DoubleUnderline │ │ │ │ +'SingleUnderline │ │ │ │ +'NoBlink │ │ │ │ +'RapidBlink │ │ │ │ +'SlowBlink │ │ │ │ +BlinkSpeed │ │ │ │ +'Underlining │ │ │ │ +'Background │ │ │ │ +'Foreground │ │ │ │ +ConsoleLayer │ │ │ │ +ColorIntensity │ │ │ │ +'Magenta │ │ │ │ +System.Console.ANSI.Types │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv │ │ │ │ +SetDefaultColor │ │ │ │ +SetPaletteColor │ │ │ │ +SetRGBColor │ │ │ │ +SetColor │ │ │ │ +SetSwapForegroundBackground │ │ │ │ +SetVisible │ │ │ │ +SetBlinkSpeed │ │ │ │ +SetUnderlining │ │ │ │ +SetItalicized │ │ │ │ +SetConsoleIntensity │ │ │ │ +NormalIntensity │ │ │ │ +FaintIntensity │ │ │ │ +BoldIntensity │ │ │ │ +NoUnderline │ │ │ │ +DashedUnderline │ │ │ │ +DottedUnderline │ │ │ │ +CurlyUnderline │ │ │ │ +DoubleUnderline │ │ │ │ +SingleUnderline │ │ │ │ +RapidBlink │ │ │ │ +SlowBlink │ │ │ │ +Underlining │ │ │ │ +Background │ │ │ │ +Foreground │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Reset │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetConsoleIntensity │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetItalicized │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetUnderlining │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetBlinkSpeed │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetVisible │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetSwapForegroundBackground │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetColor │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetRGBColor │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetPaletteColor │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetDefaultColor │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.BoldIntensity │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.FaintIntensity │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.NormalIntensity │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SingleUnderline │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.DoubleUnderline │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.CurlyUnderline │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.DottedUnderline │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.DashedUnderline │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.NoUnderline │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SlowBlink │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.RapidBlink │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.NoBlink │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Foreground │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Background │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Underlining │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Dull │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Vivid │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Black │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Red │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Green │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Yellow │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Blue │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Magenta │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Cyan │ │ │ │ +ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.White │ │ │ │ +Data.Colour │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +withOpacity │ │ │ │ +transparent │ │ │ │ + `withOpacity` │ │ │ │ +Data.Colour.SRGB.Linear.rgb │ │ │ │ +Data.Colour.SRGB.Linear.rgb │ │ │ │ +Data.Colour.SRGB.sRGB24read: no parse │ │ │ │ +./Data/Colour/SRGB.hs │ │ │ │ +Data.Colour.SRGB │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +'RGBSpace │ │ │ │ +RGBSpace │ │ │ │ +'TransferFunction │ │ │ │ +TransferFunction │ │ │ │ +Data.Colour.RGBSpace │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +Data/Colour/RGBSpace.hs:75:3-34|[r, g, b] │ │ │ │ +Data/Colour/RGBSpace.hs:68:3-34|[r0, g0, b0] │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGBSpace.RGBSpace │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGBSpace.TransferFunction │ │ │ │ +ColourOps │ │ │ │ +AffineSpace │ │ │ │ +AlphaColour │ │ │ │ +./Data/Colour/Internal.hs │ │ │ │ +Data.Colour.Internal │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +stimes: positive multiplier expected │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.C:ColourOps │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.RGBA │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Alpha │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.RGB │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Blue │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Green │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Red │ │ │ │ +Data.Colour.Chan │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +mkRGBGamut │ │ │ │ +'RGBGamut │ │ │ │ +RGBGamut │ │ │ │ +Data.Colour.RGB │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +Data/Colour/RGB.hs:114:3-31|Just o │ │ │ │ +Data/Colour/RGB.hs:113:3-49|[x, y, z] │ │ │ │ +mkRGBGamut │ │ │ │ +, channelBlue = │ │ │ │ +, channelGreen = │ │ │ │ +RGB {channelRed = │ │ │ │ +channelBlue │ │ │ │ +channelGreen │ │ │ │ +channelRed │ │ │ │ +;colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGB.RGBGamut │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGB.RGB │ │ │ │ +Data.Colour.Matrix │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +Data/Colour/Matrix.hs:(29,1)-(34,21)|function inverse │ │ │ │ +Data/Colour/Matrix.hs:(35,1)-(36,41)|function determinant │ │ │ │ +Chromaticity │ │ │ │ +Data.Colour.CIE.Chromaticity │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +mkChromaticity │ │ │ │ +mkChromaticity │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.CIE.Chromaticity.Chroma │ │ │ │ +Data.Colour.SRGB.Linear │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +Data.Colour.CIE.Illuminant │ │ │ │ +colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ +assertString │ │ │ │ +performTest: Final path is nonnull │ │ │ │ +'ListItem │ │ │ │ +'C:Testable │ │ │ │ +Testable │ │ │ │ +'TestList │ │ │ │ +'TestLabel │ │ │ │ +'TestCase │ │ │ │ +'C:AssertionPredicable │ │ │ │ +AssertionPredicable │ │ │ │ +'C:ListAssertable │ │ │ │ +ListAssertable │ │ │ │ +'C:Assertable │ │ │ │ +Assertable │ │ │ │ +"callStack" │ │ │ │ +assertEqual │ │ │ │ +assertBool │ │ │ │ +assertFailure │ │ │ │ +, counts = │ │ │ │ +State {path = │ │ │ │ +ListItem │ │ │ │ +ListItem │ │ │ │ +, failures = │ │ │ │ +, errors = │ │ │ │ +, tried = │ │ │ │ +Counts {cases = │ │ │ │ +failures │ │ │ │ +TestList │ │ │ │ +TestLabel │ │ │ │ +TestCase _ │ │ │ │ +listAssert │ │ │ │ +src/Test/HUnit/Base.hs │ │ │ │ +Test.HUnit.Base │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7 │ │ │ │ +src/Test/HUnit/Base.hs:291:13-14|case │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.State │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.ListItem │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.Label │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.Counts │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.TestCase │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.TestList │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.TestLabel │ │ │ │ +location │ │ │ │ +'Failure │ │ │ │ +'Success │ │ │ │ +'HUnitFailure │ │ │ │ +'ExpectedButGot │ │ │ │ +FailureReason │ │ │ │ + but got: │ │ │ │ +expected: │ │ │ │ +src/Test/HUnit/Lang.hs │ │ │ │ +callStack │ │ │ │ +src/Test/HUnit/Lang.hs:87:13-14|case │ │ │ │ +Failure │ │ │ │ +src/Test/HUnit/Lang.hs:47:15-16|case │ │ │ │ +HUnitFailure │ │ │ │ +ExpectedButGot │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7 │ │ │ │ +Test.HUnit.Lang │ │ │ │ +HUnitFailure │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Success │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Failure │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Error │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.HUnitFailure │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Reason │ │ │ │ +HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.ExpectedButGot │ │ │ │ +src/Data/CallStack.hs │ │ │ │ +Data.CallStack │ │ │ │ +call-stack-0.4.0-EjFBRDTUovx8UGmuZFAQAM │ │ │ │ +callStack │ │ │ │ + microseconds exceeded. │ │ │ │ +Timeout of │ │ │ │ +Pattern match failure in 'do' block at src/Test/QuickCheck/Property.hs:863:7-22 │ │ │ │ +Skipped (precondition false): │ │ │ │ +Pattern match failure in 'do' block at src/Test/QuickCheck/Property.hs:945:9-32 │ │ │ │ +expectFailure may not occur inside a conjunction │ │ │ │ +Pattern match failure in 'do' block at src/Test/QuickCheck/Property.hs:938:5-26 │ │ │ │ +expectFailure may not occur inside a disjunction │ │ │ │ +Testable │ │ │ │ +'MkProperty │ │ │ │ +Property │ │ │ │ +'PostFinalFailure │ │ │ │ +'PostTest │ │ │ │ +'MkResult │ │ │ │ +Callback │ │ │ │ +'NotCounterexample │ │ │ │ +'Counterexample │ │ │ │ +CallbackKind │ │ │ │ +'Discard │ │ │ │ +Can't coerceWitness │ │ │ │ +src/Test/QuickCheck/Property.hs │ │ │ │ +Test.QuickCheck.Property │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +Exception │ │ │ │ +Exception thrown while showing test case │ │ │ │ +Falsified │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.C:Testable │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.MkResult │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.PostTest │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.PostFinalFailure │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.Wit │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.Counterexample │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.NotCounterexample │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.MkRose │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.IORose │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Property.Discard │ │ │ │ ++++ OK, passed │ │ │ │ +, but expected │ │ │ │ +True, maxShrinks = │ │ │ │ +False, maxShrinks = │ │ │ │ +, chatty = │ │ │ │ +, maxSize = │ │ │ │ +, maxDiscardRatio = │ │ │ │ +, maxSuccess = │ │ │ │ +Args {replay = │ │ │ │ +NoExpectedFailure {numTests = │ │ │ │ +, witnesses = │ │ │ │ +, failingClasses = │ │ │ │ +, failingLabels = │ │ │ │ +, failingTestCase = │ │ │ │ +, theException = │ │ │ │ +, reason = │ │ │ │ +, usedSize = │ │ │ │ +, usedSeed = │ │ │ │ +, numShrinkFinal = │ │ │ │ +, numShrinkTries = │ │ │ │ +, numShrinks = │ │ │ │ +Failure {numTests = │ │ │ │ +GaveUp {numTests = │ │ │ │ +, output = │ │ │ │ +, tables = │ │ │ │ +, classes = │ │ │ │ +, labels = │ │ │ │ +, numDiscarded = │ │ │ │ +Success {numTests = │ │ │ │ +maxSuccess │ │ │ │ +maxDiscardRatio │ │ │ │ +maxShrinks │ │ │ │ +witnesses │ │ │ │ +failingClasses │ │ │ │ +failingLabels │ │ │ │ +failingTestCase │ │ │ │ +theException │ │ │ │ +usedSize │ │ │ │ +usedSeed │ │ │ │ +numShrinkFinal │ │ │ │ +numShrinkTries │ │ │ │ +numShrinks │ │ │ │ ++++ OK, failed as expected. │ │ │ │ +*** Failed! │ │ │ │ +'Failure │ │ │ │ +'Success │ │ │ │ +'NoExpectedFailure │ │ │ │ +(%d in total) │ │ │ │ +*** Exception running callback: │ │ │ │ +Exception running callback │ │ │ │ +Pattern match failure in 'do' block at src/Test/QuickCheck/Test.hs:629:5-19 │ │ │ │ +Exception while generating shrink-list │ │ │ │ +Exception while printing status message │ │ │ │ + discarded │ │ │ │ +' had only │ │ │ │ +*** Gave up! Passed only │ │ │ │ +*** Failed! Passed │ │ │ │ + (expected failure) │ │ │ │ +Pattern match failure in 'do' block at src/Test/QuickCheck/Test.hs:426:6-18 │ │ │ │ +Insufficient coverage │ │ │ │ +Can only recheck tests that failed with a counterexample. │ │ │ │ +src/Test/QuickCheck/Test.hs │ │ │ │ +Test.QuickCheck.Test │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.Success │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.GaveUp │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.Failure │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.NoExpectedFailure │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Test.Args │ │ │ │ +Centred │ │ │ │ +'MkTerminal │ │ │ │ +Terminal │ │ │ │ +'Centred │ │ │ │ +Test.QuickCheck.Text │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.MkTerminal │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.LJust │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.RJust │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Text.Centred │ │ │ │ +'MkState │ │ │ │ +'Confidence │ │ │ │ +Confidence │ │ │ │ +Test.QuickCheck.State │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +, tolerance = │ │ │ │ +Confidence {certainty = │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.State.MkState │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.State.Confidence │ │ │ │ +'C:Splittable │ │ │ │ +Splittable │ │ │ │ +Test.QuickCheck.Random │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Random.C:Splittable │ │ │ │ +src/Test/QuickCheck/Exception.hs │ │ │ │ +Test.QuickCheck.Exception │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +DISCARD. You should not see this exception, it is internal to QuickCheck. │ │ │ │ +CoArbitrary │ │ │ │ +GCoArbitrary │ │ │ │ +'C:GSubtermsIncl │ │ │ │ +GSubtermsIncl │ │ │ │ +'C:GSubterms │ │ │ │ +GSubterms │ │ │ │ +RecursivelyShrink │ │ │ │ +Arbitrary2 │ │ │ │ +Arbitrary1 │ │ │ │ +'C:Arbitrary │ │ │ │ +Arbitrary │ │ │ │ +src/Test/QuickCheck/Arbitrary.hs:(1172,7)-(1173,45)|function ilog2 │ │ │ │ +frequency │ │ │ │ +src/Test/QuickCheck/Arbitrary.hs │ │ │ │ +Test.QuickCheck.Arbitrary │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +elements │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.:< │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.C:Arbitrary2 │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.C:Arbitrary1 │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg:Test.QuickCheck.Arbitrary.C:Arbitrary │ │ │ │ +Test.QuickCheck.resize: negative size │ │ │ │ +Uncaught exception in sample: │ │ │ │ + │ │ │ │ +fromJust │ │ │ │ +QuickCheck.oneof used with empty list │ │ │ │ +QuickCheck.frequency used with empty list │ │ │ │ +QuickCheck.pick used with empty list │ │ │ │ +QuickCheck.frequency: all weights were zero │ │ │ │ +QuickCheck.frequency: negative weight │ │ │ │ +QuickCheck.elements used with empty list │ │ │ │ +elements │ │ │ │ +QuickCheck-2.15.0.1-77FopWYsxo3uQfuulxjpg │ │ │ │ +Test.QuickCheck.Gen │ │ │ │ +src/Test/QuickCheck/Gen.hs │ │ │ │ +QuickCheck.growingElements used with empty list │ │ │ │ System.Random │ │ │ │ random-1.2.1.3-CVJ8L3qWNg1JRwG1WpFqPu │ │ │ │ random-1.2.1.3-CVJ8L3qWNg1JRwG1WpFqPu:System.Random.C:Random │ │ │ │ StdGen {unStdGen = │ │ │ │ StateGen {unStateGen = │ │ │ │ 'StateGen │ │ │ │ StateGen │ │ │ │ @@ -5443,483 +6186,137 @@ │ │ │ │ 'WriterT │ │ │ │ Control.Monad.Trans.Writer.Strict │ │ │ │ transformers-0.6.1.1-inplace │ │ │ │ minimum: empty structure │ │ │ │ maximum: empty structure │ │ │ │ foldr1: empty structure │ │ │ │ foldl1: empty structure │ │ │ │ -getHostName │ │ │ │ -Network.HostName │ │ │ │ -hostname-1.0-5iIhiF9zvsvKyB0mR6HeX9 │ │ │ │ -Text.PrettyPrint.ANSI.Leijen │ │ │ │ -prettyprinter-compat-ansi-wl-pprint-1.0.2-3QVfqbzkm9kJsfsC4ZfZkw │ │ │ │ -overflow │ │ │ │ -'SetAnsiStyle │ │ │ │ -AnsiStyle │ │ │ │ -'Italicized │ │ │ │ -'Underlined │ │ │ │ -'Background │ │ │ │ -'Foreground │ │ │ │ -Intensity │ │ │ │ -'Magenta │ │ │ │ - styles left at theend of rendering (there should be only 1). Please report this as a bug. │ │ │ │ -There are │ │ │ │ -There is no empty style left at the end of rendering (but there should be). Please report this as a bug. │ │ │ │ -src/Prettyprinter/Render/Terminal/Internal.hs │ │ │ │ -Prettyprinter.Render.Terminal.Internal │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY │ │ │ │ -, ansiUnderlining = │ │ │ │ -, ansiItalics = │ │ │ │ -, ansiBold = │ │ │ │ -, ansiBackground = │ │ │ │ -SetAnsiStyle {ansiForeground = │ │ │ │ -Background │ │ │ │ -Foreground │ │ │ │ -Underlined │ │ │ │ -Italicized │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.SetAnsiStyle │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Italicized │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Underlined │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Bold │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Foreground │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Background │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Vivid │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Dull │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Black │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Red │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Green │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Yellow │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Blue │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Magenta │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.Cyan │ │ │ │ -prettyprinter-ansi-terminal-1.1.3-3YPg4td3YLH1DEFAyhdkdY:Prettyprinter.Render.Terminal.Internal.White │ │ │ │ -SAnnPush │ │ │ │ -SAnnPop │ │ │ │ -LayoutOptions {layoutPageWidth = │ │ │ │ -AvailablePerLine │ │ │ │ -Unbounded │ │ │ │ -Tried skipping spaces in unannotated data! Please report this as a bug in 'prettyprinter'. │ │ │ │ -'LayoutOptions │ │ │ │ -LayoutOptions │ │ │ │ -'UndoAnn │ │ │ │ -LayoutPipeline │ │ │ │ -'Nesting │ │ │ │ -'WithPageWidth │ │ │ │ -'FlatAlt │ │ │ │ -'Annotated │ │ │ │ -'AvailablePerLine │ │ │ │ -'Unbounded │ │ │ │ -PageWidth │ │ │ │ -'FittingPredicate │ │ │ │ -FittingPredicate │ │ │ │ -'RecordedWhitespace │ │ │ │ -'AnnotationLevel │ │ │ │ -WhitespaceStrippingState │ │ │ │ -'SAnnPush │ │ │ │ -'SAnnPop │ │ │ │ -SimpleDocStream │ │ │ │ -'Shallow │ │ │ │ -FusionDepth │ │ │ │ -'DontRemove │ │ │ │ -AnnotationRemoval │ │ │ │ -'Flattened │ │ │ │ -'NeverFlat │ │ │ │ -'AlreadyFlat │ │ │ │ -FlattenResult │ │ │ │ -libraries/text/src/Data/Text.hs │ │ │ │ -Data.Text │ │ │ │ -text-2.1.3-inplace │ │ │ │ -emptyError │ │ │ │ -src/Prettyprinter/Internal.hs │ │ │ │ -Prettyprinter.Internal │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV │ │ │ │ -overflow │ │ │ │ -src/Prettyprinter/Internal.hs:1597:15-16|case │ │ │ │ -minimum: empty structure │ │ │ │ -maximum: empty structure │ │ │ │ -foldr1: empty structure │ │ │ │ -foldl1: empty structure │ │ │ │ -src/Prettyprinter/Internal.hs:1775:15-16|case │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.C:Pretty │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Nil │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Cons │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.UndoAnn │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Fail │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Empty │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Char │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Text │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Line │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.FlatAlt │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Cat │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Nest │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Union │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Column │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.WithPageWidth │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Nesting │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Annotated │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.AvailablePerLine │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Unbounded │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.AnnotationLevel │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.RecordedWhitespace │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SFail │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SEmpty │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SChar │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SText │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SLine │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SAnnPush │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.SAnnPop │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Shallow │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Deep │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Remove │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.DontRemove │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.Flattened │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.AlreadyFlat │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV:Prettyprinter.Internal.NeverFlat │ │ │ │ - an empty style stack! Please report this as a bug. │ │ │ │ -Please report this as a bug │ │ │ │ - must not appear in a rendered │ │ │ │ -SimpleDocStream │ │ │ │ -. This is a bug in the layout algorithm! │ │ │ │ -An unpaired style terminator was encountered. This is a bug in the layout algorithm! Please report this as a bug │ │ │ │ -Conversion from SimpleDocStream to SimpleDocTree failed! Please report this as a bug │ │ │ │ -Conversion from SimpleDocStream to SimpleDocTree left unconsumed input! Please report this as a bug │ │ │ │ -src/Prettyprinter/Render/Util/Panic.hs │ │ │ │ -Prettyprinter.Render.Util.Panic │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV │ │ │ │ -Prettyprinter.Symbols.Ascii │ │ │ │ -prettyprinter-1.7.1-K35zp2YrYoHG4xnuHsN7jV │ │ │ │ -breakOnAll │ │ │ │ -: empty input │ │ │ │ -Negative index │ │ │ │ -Index too large │ │ │ │ -streamError │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion.hs │ │ │ │ -Data.Text.Internal.Fusion │ │ │ │ -emptyError │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Common.hs │ │ │ │ -Data.Text.Internal.Fusion.Common │ │ │ │ -head_empty │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ -GHC.Internal.Data.Data │ │ │ │ -ghc-internal │ │ │ │ -fromJust │ │ │ │ -Data.Text.Text │ │ │ │ -Data.Text.Internal │ │ │ │ -GHC.Types │ │ │ │ -ghc-prim │ │ │ │ -unpackCStringLen# │ │ │ │ -overflow │ │ │ │ -Data.Text.stimes: given number does not fit into an Int! │ │ │ │ -Data.Text.stimes: given number is negative! │ │ │ │ -overflowError │ │ │ │ -text-2.1.3-inplace │ │ │ │ -Data.Text │ │ │ │ -libraries/text/src/Data/Text.hs │ │ │ │ -Data.Text. │ │ │ │ -: size overflow │ │ │ │ - at position │ │ │ │ -decodeASCII: detected non-ASCII codepoint │ │ │ │ -libraries/text/src/Data/Text/Encoding.hs │ │ │ │ -Decoding │ │ │ │ -Data.Text.Encoding │ │ │ │ -text-2.1.3-inplace │ │ │ │ -UTF-32BE │ │ │ │ -streamUtf32BE │ │ │ │ -UTF-32LE │ │ │ │ -streamUtf32LE │ │ │ │ -overflow │ │ │ │ -UTF-16BE │ │ │ │ -streamUtf16BE │ │ │ │ -UTF-16LE │ │ │ │ -streamUtf16LE │ │ │ │ -Data.Text.Encoding: Invalid UTF-8 stream │ │ │ │ -text-2.1.3-inplace:Data.Text.Encoding.Some │ │ │ │ -libraries/text/src/Data/Text/Encoding/Error.hs │ │ │ │ -'EncodeError │ │ │ │ -'DecodeError │ │ │ │ -libraries/text/src/Data/Text/Encoding/Error.hs:76:15-16|case │ │ │ │ -text-2.1.3-inplace │ │ │ │ -Data.Text.Encoding.Error │ │ │ │ -UnicodeException │ │ │ │ -Cannot encode character '\x │ │ │ │ -Cannot encode input: │ │ │ │ -Cannot decode byte '\x │ │ │ │ -Cannot decode input: │ │ │ │ -text-2.1.3-inplace:Data.Text.Encoding.Error.DecodeError │ │ │ │ -text-2.1.3-inplace:Data.Text.Encoding.Error.EncodeError │ │ │ │ -overflow │ │ │ │ -Data.Text.append: size overflow │ │ │ │ -libraries/text/src/Data/Text/Internal.hs │ │ │ │ -Data.Text.Internal │ │ │ │ -text-2.1.3-inplace │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Text │ │ │ │ -Data.Text.Internal.Builder │ │ │ │ -text-2.1.3-inplace │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Builder.Buffer │ │ │ │ negative index: │ │ │ │ , length = │ │ │ │ index too large: │ │ │ │ +intercalate │ │ │ │ +negative length: │ │ │ │ +packCStringLen │ │ │ │ +hGetNonBlocking │ │ │ │ +errorEmptyList │ │ │ │ +hGetSome │ │ │ │ +Data.ByteString.hGetLine │ │ │ │ +moduleErrorIO │ │ │ │ +empty ByteString │ │ │ │ +moduleError │ │ │ │ +Data.ByteString. │ │ │ │ libraries/bytestring/Data/ByteString.hs │ │ │ │ Data.ByteString │ │ │ │ bytestring-0.12.2.0-inplace │ │ │ │ +: illegal ByteString size │ │ │ │ + !"#$%&'()*+,-./0123456789:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\]^_`abcdefghijklmnopqrstuvwxyz{|}~ │ │ │ │ +Negative exponent │ │ │ │ +Data.ByteString.Unsafe │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +negative index: │ │ │ │ +index too large: │ │ │ │ +Strict splitWith returned [] for nonempty input │ │ │ │ +Strict split returned [] for nonempty input │ │ │ │ +hGetNonBlocking │ │ │ │ +internal error: toSplit not longer than toScan │ │ │ │ +splitAtEndFold │ │ │ │ +empty ByteString │ │ │ │ moduleError │ │ │ │ -libraries/text/src/Data/Text/Internal/Encoding.hs │ │ │ │ -'Utf8State │ │ │ │ -Utf8State │ │ │ │ -'PartialUtf8CodePoint │ │ │ │ -PartialUtf8CodePoint │ │ │ │ -Data.Text.Internal.Encoding │ │ │ │ -text-2.1.3-inplace │ │ │ │ -, partialUtf8CodePoint = │ │ │ │ -Utf8State {utf8CodePointState = │ │ │ │ -PartialUtf8CodePoint │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8State │ │ │ │ -UTF-16LE │ │ │ │ -streamUtf16LE │ │ │ │ -UTF-16BE │ │ │ │ -streamUtf16BE │ │ │ │ -UTF-32BE │ │ │ │ -streamUtf32BE │ │ │ │ -UTF-32LE │ │ │ │ -streamUtf32LE │ │ │ │ -Data.Text.Internal.Encoding.Fusion │ │ │ │ -text-2.1.3-inplace │ │ │ │ -streamUtf8 │ │ │ │ -: Invalid │ │ │ │ -Data.Text.Internal.Encoding.Fusion. │ │ │ │ - │ │ │ │ -'Incomplete │ │ │ │ -DecoderResult │ │ │ │ -'CodePoint │ │ │ │ -CodePoint │ │ │ │ -'DecoderState │ │ │ │ -DecoderState │ │ │ │ -'ByteClass │ │ │ │ -ByteClass │ │ │ │ -Data.Text.Internal.Encoding.Utf8 │ │ │ │ -text-2.1.3-inplace │ │ │ │ -DecoderState │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8.Accept │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8.Incomplete │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Encoding.Utf8.Reject │ │ │ │ -Data.Text.Internal.Fusion.CaseMapping │ │ │ │ -text-2.1.3-inplace │ │ │ │ -overflow │ │ │ │ -head_empty │ │ │ │ -Empty stream │ │ │ │ -Negative index │ │ │ │ -Index too large │ │ │ │ -emptyError │ │ │ │ -Internal error │ │ │ │ -internalError │ │ │ │ -streamError │ │ │ │ -Data.Text.Internal.Fusion.Common. │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Common.hs │ │ │ │ -Data.Text.Internal.Fusion.Common │ │ │ │ -text-2.1.3-inplace │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Z1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Z2 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.NS │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.JS │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.RI │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Just1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Just2 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.I1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.I2 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.I3 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Init0 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.Init1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.L │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.R │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.N │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.J │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.C0 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Common.C1 │ │ │ │ -Data.Text.Internal.Fusion.Size: size overflow │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Size.hs │ │ │ │ -Between │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Size.hs:49:23-24|case │ │ │ │ -'Between │ │ │ │ -'Unknown │ │ │ │ -Data.Text.Internal.Fusion.Size │ │ │ │ -text-2.1.3-inplace │ │ │ │ -overflow │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Size.hs:102:10-17| │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Size.hs:102:10-17| │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Size.Between │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Size.Unknown │ │ │ │ -Data.Text.Internal.Fusion.Types │ │ │ │ -text-2.1.3-inplace │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Types.hs:(109,7)-(118,26)|function loop │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Types.hs:(96,7)-(103,71)|function loop │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Stream │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Done │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Skip │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Yield │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Scan1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.Scan2 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.:*: │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS0 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS2 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.RS3 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Fusion.Types.CC │ │ │ │ -hGetLine │ │ │ │ -commitAndReleaseBuffer │ │ │ │ -no buffer! │ │ │ │ -libraries/text/src/Data/Text/Internal/IO.hs │ │ │ │ -Data.Text.Internal.IO │ │ │ │ -text-2.1.3-inplace │ │ │ │ -Data.Text.Lazy: invariant violation: │ │ │ │ -libraries/text/src/Data/Text/Internal/Lazy.hs │ │ │ │ -Data.Text.Internal.Lazy │ │ │ │ -text-2.1.3-inplace │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Empty │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Chunk │ │ │ │ -Data.Text.Internal.Search │ │ │ │ -text-2.1.3-inplace │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Search.:* │ │ │ │ -StrictTextBuilder │ │ │ │ -Data.Text.Internal.StrictBuilder │ │ │ │ -text-2.1.3-inplace │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.StrictBuilder.StrictTextBuilder │ │ │ │ -breakOnAll │ │ │ │ -fromList │ │ │ │ -impossibleError │ │ │ │ -: impossible case │ │ │ │ -libraries/text/src/Data/Text.hs │ │ │ │ -Data.Text │ │ │ │ -: empty input │ │ │ │ -Data.Text.Lazy. │ │ │ │ -Negative index │ │ │ │ -Index too large │ │ │ │ -streamError │ │ │ │ -libraries/text/src/Data/Text/Internal/Lazy/Fusion.hs │ │ │ │ -Data.Text.Internal.Lazy.Fusion │ │ │ │ +Data.ByteString.Lazy. │ │ │ │ +: illegal ByteString size │ │ │ │ +libraries/bytestring/Data/ByteString/Lazy.hs │ │ │ │ +Data.ByteString.Lazy │ │ │ │ +libraries/bytestring/Data/ByteString.hs │ │ │ │ +Data.ByteString │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +errorEmptyList │ │ │ │ libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ GHC.Internal.Data.Data │ │ │ │ ghc-internal │ │ │ │ fromJust │ │ │ │ -emptyError │ │ │ │ -libraries/text/src/Data/Text/Internal/Fusion/Common.hs │ │ │ │ -Data.Text.Internal.Fusion.Common │ │ │ │ -head_empty │ │ │ │ -fromStrict │ │ │ │ -Data.Text.Lazy.Text.gunfold │ │ │ │ -Data.Text.Lazy.Text │ │ │ │ -Data.Text.Lazy.stimes: given number is negative! │ │ │ │ -libraries/text/src/Data/Text/Lazy.hs │ │ │ │ -Data.Text.Lazy │ │ │ │ -text-2.1.3-inplace │ │ │ │ -overflow │ │ │ │ -Data.Text.Lazy.Encoding │ │ │ │ -text-2.1.3-inplace │ │ │ │ -UTF-32BE │ │ │ │ -streamUtf32BE │ │ │ │ -UTF-32LE │ │ │ │ -streamUtf32LE │ │ │ │ -overflow │ │ │ │ -UTF-16BE │ │ │ │ -streamUtf16BE │ │ │ │ -UTF-16LE │ │ │ │ -streamUtf16LE │ │ │ │ -Data.Text.Internal.Encoding: Invalid UTF-8 stream │ │ │ │ -Data.Text.Unsafe │ │ │ │ -text-2.1.3-inplace │ │ │ │ -text-2.1.3-inplace:Data.Text.Unsafe.Iter │ │ │ │ -Data.Text.Show │ │ │ │ -text-2.1.3-inplace │ │ │ │ -Data.Text.Internal.Transformation │ │ │ │ -text-2.1.3-inplace │ │ │ │ -Data.Text.Array │ │ │ │ -text-2.1.3-inplace │ │ │ │ -UTF-16LE │ │ │ │ -streamUtf16LE │ │ │ │ -UTF-16BE │ │ │ │ -streamUtf16BE │ │ │ │ -UTF-32BE │ │ │ │ -streamUtf32BE │ │ │ │ -UTF-32LE │ │ │ │ -streamUtf32LE │ │ │ │ -Data.Text.Internal.Lazy.Encoding.Fusion │ │ │ │ -text-2.1.3-inplace │ │ │ │ -streamUtf8 │ │ │ │ -: Invalid │ │ │ │ -Data.Text.Lazy.Encoding.Fusion. │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.T │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S0 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S1 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S2 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S3 │ │ │ │ -text-2.1.3-inplace:Data.Text.Internal.Lazy.Encoding.Fusion.S4 │ │ │ │ -Data.Text.Internal.Lazy.Search │ │ │ │ -text-2.1.3-inplace │ │ │ │ -Data.Binary.Put │ │ │ │ -binary-0.8.9.3-inplace │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Put.PairS │ │ │ │ -isolate: negative size │ │ │ │ - bytes which is less than the expected │ │ │ │ -isolate: the decoder consumed │ │ │ │ -'BytesRead │ │ │ │ -'Partial │ │ │ │ -Data.Binary.Get.Internal │ │ │ │ -binary-0.8.9.3-inplace │ │ │ │ -BytesRead │ │ │ │ -Partial _ │ │ │ │ -not enough bytes │ │ │ │ -Data.Binary.Get(Alternative).empty │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Internal.Fail │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Internal.Partial │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Internal.Done │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Internal.BytesRead │ │ │ │ - Deserialized type: │ │ │ │ - Expected type: │ │ │ │ -GHCi.TH.Binary: Type mismatch │ │ │ │ - to Bool │ │ │ │ - to Ordering │ │ │ │ -Could not map value │ │ │ │ -NonEmpty is empty! │ │ │ │ -Applied type: │ │ │ │ -To argument: │ │ │ │ -Found argument of kind: │ │ │ │ -Where the constructor: │ │ │ │ -Expects an argument of kind: │ │ │ │ -GHCi.TH.Binary.putKindRep: invalid tag │ │ │ │ -GHCi.TH.Binary.putRuntimeRep: invalid tag │ │ │ │ -Negative range size │ │ │ │ -libraries/array/Data/Array/Base.hs │ │ │ │ -Data.Array.Base │ │ │ │ -array-0.5.8.0-inplace │ │ │ │ -GHCi.TH.Binary.putTypeLitSort: invalid tag │ │ │ │ -'C:Binary │ │ │ │ -GBinaryGet │ │ │ │ -GBinaryPut │ │ │ │ -Data.Binary.Class │ │ │ │ -binary-0.8.9.3-inplace │ │ │ │ -Not a valid Unicode code point! │ │ │ │ -not enough bytes │ │ │ │ -GHCi.TH.Binary.getSomeTypeRep: Kind mismatch │ │ │ │ -GHCi.TH.Binary.getSomeTypeRep: Invalid SomeTypeRep │ │ │ │ -GHCi.TH.Binary.getSomeTypeRep: Kind mismatch │ │ │ │ -GHCi.TH.Binary.getSomeTypeRep: Applied non-arrow type │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Class.C:Binary │ │ │ │ -Data.Binary.Get.runGet at position │ │ │ │ -Data.Binary.Get.runGetState at position │ │ │ │ -libraries/binary/src/Data/Binary/Get.hs │ │ │ │ -'Partial │ │ │ │ -Data.Binary.Get │ │ │ │ -binary-0.8.9.3-inplace │ │ │ │ -not enough bytes │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Fail │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Partial │ │ │ │ -binary-0.8.9.3-inplace:Data.Binary.Get.Done │ │ │ │ +gunfold: unexpected constructor of lazy ByteString │ │ │ │ +Data.ByteString.Lazy: invariant violation: │ │ │ │ +Lazy.toStrict │ │ │ │ +Data.ByteString.Lazy.ByteString │ │ │ │ +stimes: non-negative multiplier expected │ │ │ │ +libraries/bytestring/Data/ByteString/Lazy/Internal.hs │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +Data.ByteString.Lazy.Internal │ │ │ │ +ByteString │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Lazy.Internal.Empty │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Lazy.Internal.Chunk │ │ │ │ +Short.intercalate │ │ │ │ +Short.cons │ │ │ │ +Short.snoc │ │ │ │ + not in range [0.. │ │ │ │ +error in array index: │ │ │ │ +indexError │ │ │ │ +negative length: │ │ │ │ +packCStringLen │ │ │ │ +moduleErrorIO │ │ │ │ +errorEmptySBS │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ +GHC.Internal.Data.Data │ │ │ │ +ghc-internal │ │ │ │ +fromJust │ │ │ │ +'ShortByteString │ │ │ │ +Data.ByteString.Short.Internal.ShortByteString │ │ │ │ +unShortByteString │ │ │ │ +empty ShortByteString │ │ │ │ +moduleError │ │ │ │ +Data.ByteString.Short. │ │ │ │ +libraries/bytestring/Data/ByteString/Short/Internal.hs │ │ │ │ +ShortByteString │ │ │ │ +Data.ByteString.Short.Internal │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +Short.append │ │ │ │ +Short.concat │ │ │ │ +Negative exponent │ │ │ │ + free: │ │ │ │ + required: │ │ │ │ + Not enough space after flush. │ │ │ │ +Data.ByteString.Builder.Internal.hPut: internal error. │ │ │ │ +libraries/bytestring/Data/ByteString/Builder/Internal.hs │ │ │ │ +'AllocationStrategy │ │ │ │ +AllocationStrategy │ │ │ │ +'InsertChunk │ │ │ │ +'BufferFull │ │ │ │ +BuildSignal │ │ │ │ +'Finished │ │ │ │ +ChunkIOStream │ │ │ │ +'BufferRange │ │ │ │ +BufferRange │ │ │ │ +Data.ByteString.Builder.Internal │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +stimes @Builder: non-negative multiplier expected │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.AllocationStrategy │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Done │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.BufferFull │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.InsertChunk │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Finished │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Yield1 │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Buffer │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.BufferRange │ │ │ │ +unsafePackLenLiteral │ │ │ │ +libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ +GHC.Internal.Data.Data │ │ │ │ +ghc-internal │ │ │ │ +fromJust │ │ │ │ +gunfold: unexpected constructor of strict ByteString │ │ │ │ +'SizeOverflowException │ │ │ │ +Data.ByteString.ByteString │ │ │ │ +Data.ByteString. │ │ │ │ +: size overflow │ │ │ │ +stimes @ByteString: non-negative multiplier expected │ │ │ │ +ByteString │ │ │ │ +SizeOverflowException │ │ │ │ +bytestring-0.12.2.0-inplace │ │ │ │ +Data.ByteString.Internal.Type │ │ │ │ +libraries/bytestring/Data/ByteString/Internal/Type.hs │ │ │ │ +bytestring-0.12.2.0-inplace:Data.ByteString.Internal.Type.BS │ │ │ │ 'Nondistinct │ │ │ │ 'Distinct │ │ │ │ Distinct │ │ │ │ 'Inserted │ │ │ │ Inserted │ │ │ │ updateMaxWithKey Nil │ │ │ │ updateMinWithKey Nil │ │ │ │ @@ -6254,411 +6651,14 @@ │ │ │ │ Utils.Containers.Internal.BitQueue │ │ │ │ containers-0.7-inplace │ │ │ │ containers-0.7-inplace:Utils.Containers.Internal.BitQueue.BQB │ │ │ │ StrictPair │ │ │ │ Utils.Containers.Internal.StrictPair │ │ │ │ containers-0.7-inplace │ │ │ │ containers-0.7-inplace:Utils.Containers.Internal.StrictPair.:*: │ │ │ │ -System.Console.ANSI │ │ │ │ -ansi-terminal-1.1.5-FszpEGPXnXp6vXauWXuziW │ │ │ │ -Negative exponent │ │ │ │ -getReportedLayerColor does not support underlining. │ │ │ │ -getReport requires a list of terminating sequences. │ │ │ │ -unix/System/Console/ANSI/Internal.hs │ │ │ │ -System.Console.ANSI.Internal │ │ │ │ -ansi-terminal-1.1.5-FszpEGPXnXp6vXauWXuziW │ │ │ │ -INSIDE_EMACS │ │ │ │ -System.Console.ANSI.Codes │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv │ │ │ │ -src/System/Console/ANSI/Types.hs:161:13-14|case │ │ │ │ - (r g b) is outside of a 6 level (6x6x6) color cube. │ │ │ │ - (gray) is outside of the range 0 to 23. │ │ │ │ -toEnum{Color}: tag ( │ │ │ │ -toEnum{ColorIntensity}: tag ( │ │ │ │ -toEnum{ConsoleLayer}: tag ( │ │ │ │ -toEnum{BlinkSpeed}: tag ( │ │ │ │ -toEnum{Underlining}: tag ( │ │ │ │ -toEnum{ConsoleIntensity}: tag ( │ │ │ │ -) is outside of enumeration's range (0, │ │ │ │ -SetPaletteColor │ │ │ │ -SetColor │ │ │ │ -SetSwapForegroundBackground │ │ │ │ -SetVisible │ │ │ │ -SetItalicized │ │ │ │ -SetDefaultColor │ │ │ │ -SetRGBColor │ │ │ │ -SetBlinkSpeed │ │ │ │ -SetUnderlining │ │ │ │ -SetConsoleIntensity │ │ │ │ -pred{Color}: tried to take `pred' of first tag in enumeration │ │ │ │ -succ{Color}: tried to take `succ' of last tag in enumeration │ │ │ │ -pred{ColorIntensity}: tried to take `pred' of first tag in enumeration │ │ │ │ -succ{ColorIntensity}: tried to take `succ' of last tag in enumeration │ │ │ │ -pred{ConsoleLayer}: tried to take `pred' of first tag in enumeration │ │ │ │ -succ{ConsoleLayer}: tried to take `succ' of last tag in enumeration │ │ │ │ -pred{BlinkSpeed}: tried to take `pred' of first tag in enumeration │ │ │ │ -succ{BlinkSpeed}: tried to take `succ' of last tag in enumeration │ │ │ │ -pred{Underlining}: tried to take `pred' of first tag in enumeration │ │ │ │ -succ{Underlining}: tried to take `succ' of last tag in enumeration │ │ │ │ -pred{ConsoleIntensity}: tried to take `pred' of first tag in enumeration │ │ │ │ -succ{ConsoleIntensity}: tried to take `succ' of last tag in enumeration │ │ │ │ -src/System/Console/ANSI/Types.hs │ │ │ │ -'SetDefaultColor │ │ │ │ -'SetPaletteColor │ │ │ │ -'SetColor │ │ │ │ -'SetBlinkSpeed │ │ │ │ -'SetUnderlining │ │ │ │ -'SetSwapForegroundBackground │ │ │ │ -'SetVisible │ │ │ │ -'SetItalicized │ │ │ │ -'SetConsoleIntensity │ │ │ │ -'SetRGBColor │ │ │ │ -'NormalIntensity │ │ │ │ -'FaintIntensity │ │ │ │ -'BoldIntensity │ │ │ │ -ConsoleIntensity │ │ │ │ -'NoUnderline │ │ │ │ -'DashedUnderline │ │ │ │ -'DottedUnderline │ │ │ │ -'CurlyUnderline │ │ │ │ -'DoubleUnderline │ │ │ │ -'SingleUnderline │ │ │ │ -'NoBlink │ │ │ │ -'RapidBlink │ │ │ │ -'SlowBlink │ │ │ │ -BlinkSpeed │ │ │ │ -'Underlining │ │ │ │ -'Background │ │ │ │ -'Foreground │ │ │ │ -ConsoleLayer │ │ │ │ -ColorIntensity │ │ │ │ -'Magenta │ │ │ │ -System.Console.ANSI.Types │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv │ │ │ │ -SetDefaultColor │ │ │ │ -SetPaletteColor │ │ │ │ -SetRGBColor │ │ │ │ -SetColor │ │ │ │ -SetSwapForegroundBackground │ │ │ │ -SetVisible │ │ │ │ -SetBlinkSpeed │ │ │ │ -SetUnderlining │ │ │ │ -SetItalicized │ │ │ │ -SetConsoleIntensity │ │ │ │ -NormalIntensity │ │ │ │ -FaintIntensity │ │ │ │ -BoldIntensity │ │ │ │ -NoUnderline │ │ │ │ -DashedUnderline │ │ │ │ -DottedUnderline │ │ │ │ -CurlyUnderline │ │ │ │ -DoubleUnderline │ │ │ │ -SingleUnderline │ │ │ │ -RapidBlink │ │ │ │ -SlowBlink │ │ │ │ -Underlining │ │ │ │ -Background │ │ │ │ -Foreground │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Reset │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetConsoleIntensity │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetItalicized │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetUnderlining │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetBlinkSpeed │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetVisible │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetSwapForegroundBackground │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetColor │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetRGBColor │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetPaletteColor │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SetDefaultColor │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.BoldIntensity │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.FaintIntensity │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.NormalIntensity │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SingleUnderline │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.DoubleUnderline │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.CurlyUnderline │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.DottedUnderline │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.DashedUnderline │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.NoUnderline │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.SlowBlink │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.RapidBlink │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.NoBlink │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Foreground │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Background │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Underlining │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Dull │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Vivid │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Black │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Red │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Green │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Yellow │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Blue │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Magenta │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.Cyan │ │ │ │ -ansi-terminal-types-1.1.3-BGsCVT2If83CMD8Jun5wzv:System.Console.ANSI.Types.White │ │ │ │ -Data.Colour │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -withOpacity │ │ │ │ -transparent │ │ │ │ - `withOpacity` │ │ │ │ -Data.Colour.SRGB.Linear.rgb │ │ │ │ -Data.Colour.SRGB.Linear.rgb │ │ │ │ -Data.Colour.SRGB.sRGB24read: no parse │ │ │ │ -./Data/Colour/SRGB.hs │ │ │ │ -Data.Colour.SRGB │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -'RGBSpace │ │ │ │ -RGBSpace │ │ │ │ -'TransferFunction │ │ │ │ -TransferFunction │ │ │ │ -Data.Colour.RGBSpace │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -Data/Colour/RGBSpace.hs:75:3-34|[r, g, b] │ │ │ │ -Data/Colour/RGBSpace.hs:68:3-34|[r0, g0, b0] │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGBSpace.RGBSpace │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGBSpace.TransferFunction │ │ │ │ -ColourOps │ │ │ │ -AffineSpace │ │ │ │ -AlphaColour │ │ │ │ -./Data/Colour/Internal.hs │ │ │ │ -Data.Colour.Internal │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -stimes: positive multiplier expected │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.C:ColourOps │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.RGBA │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Alpha │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.RGB │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Blue │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Green │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.Internal.Red │ │ │ │ -Data.Colour.Chan │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -mkRGBGamut │ │ │ │ -'RGBGamut │ │ │ │ -RGBGamut │ │ │ │ -Data.Colour.RGB │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -Data/Colour/RGB.hs:114:3-31|Just o │ │ │ │ -Data/Colour/RGB.hs:113:3-49|[x, y, z] │ │ │ │ -mkRGBGamut │ │ │ │ -, channelBlue = │ │ │ │ -, channelGreen = │ │ │ │ -RGB {channelRed = │ │ │ │ -channelBlue │ │ │ │ -channelGreen │ │ │ │ -channelRed │ │ │ │ -;colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGB.RGBGamut │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.RGB.RGB │ │ │ │ -Data.Colour.Matrix │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -Data/Colour/Matrix.hs:(29,1)-(34,21)|function inverse │ │ │ │ -Data/Colour/Matrix.hs:(35,1)-(36,41)|function determinant │ │ │ │ -Chromaticity │ │ │ │ -Data.Colour.CIE.Chromaticity │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -mkChromaticity │ │ │ │ -mkChromaticity │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA:Data.Colour.CIE.Chromaticity.Chroma │ │ │ │ -Data.Colour.SRGB.Linear │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -Data.Colour.CIE.Illuminant │ │ │ │ -colour-2.3.6-D7eyWYOF7Vd5VKMTqpDCfA │ │ │ │ -assertString │ │ │ │ -performTest: Final path is nonnull │ │ │ │ -'ListItem │ │ │ │ -'C:Testable │ │ │ │ -Testable │ │ │ │ -'TestList │ │ │ │ -'TestLabel │ │ │ │ -'TestCase │ │ │ │ -'C:AssertionPredicable │ │ │ │ -AssertionPredicable │ │ │ │ -'C:ListAssertable │ │ │ │ -ListAssertable │ │ │ │ -'C:Assertable │ │ │ │ -Assertable │ │ │ │ -"callStack" │ │ │ │ -assertEqual │ │ │ │ -assertBool │ │ │ │ -assertFailure │ │ │ │ -, counts = │ │ │ │ -State {path = │ │ │ │ -ListItem │ │ │ │ -ListItem │ │ │ │ -, failures = │ │ │ │ -, errors = │ │ │ │ -, tried = │ │ │ │ -Counts {cases = │ │ │ │ -failures │ │ │ │ -TestList │ │ │ │ -TestLabel │ │ │ │ -TestCase _ │ │ │ │ -listAssert │ │ │ │ -src/Test/HUnit/Base.hs │ │ │ │ -Test.HUnit.Base │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7 │ │ │ │ -src/Test/HUnit/Base.hs:291:13-14|case │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.State │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.ListItem │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.Label │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.Counts │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.TestCase │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.TestList │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Base.TestLabel │ │ │ │ -location │ │ │ │ -'Failure │ │ │ │ -'Success │ │ │ │ -'HUnitFailure │ │ │ │ -'ExpectedButGot │ │ │ │ -FailureReason │ │ │ │ - but got: │ │ │ │ -expected: │ │ │ │ -src/Test/HUnit/Lang.hs │ │ │ │ -callStack │ │ │ │ -src/Test/HUnit/Lang.hs:87:13-14|case │ │ │ │ -Failure │ │ │ │ -src/Test/HUnit/Lang.hs:47:15-16|case │ │ │ │ -HUnitFailure │ │ │ │ -ExpectedButGot │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7 │ │ │ │ -Test.HUnit.Lang │ │ │ │ -HUnitFailure │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Success │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Failure │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Error │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.HUnitFailure │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.Reason │ │ │ │ -HUnit-1.6.2.0-JErFVoxJHsK3RJGOcjIwh7:Test.HUnit.Lang.ExpectedButGot │ │ │ │ -src/Data/CallStack.hs │ │ │ │ -Data.CallStack │ │ │ │ -call-stack-0.4.0-EjFBRDTUovx8UGmuZFAQAM │ │ │ │ -callStack │ │ │ │ -negative index: │ │ │ │ -, length = │ │ │ │ -index too large: │ │ │ │ -intercalate │ │ │ │ -negative length: │ │ │ │ -packCStringLen │ │ │ │ -hGetNonBlocking │ │ │ │ -errorEmptyList │ │ │ │ -hGetSome │ │ │ │ -Data.ByteString.hGetLine │ │ │ │ -moduleErrorIO │ │ │ │ -empty ByteString │ │ │ │ -moduleError │ │ │ │ -Data.ByteString. │ │ │ │ -libraries/bytestring/Data/ByteString.hs │ │ │ │ -Data.ByteString │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -: illegal ByteString size │ │ │ │ - !"#$%&'()*+,-./0123456789:;<=>?@ABCDEFGHIJKLMNOPQRSTUVWXYZ[\]^_`abcdefghijklmnopqrstuvwxyz{|}~ │ │ │ │ -Negative exponent │ │ │ │ -Data.ByteString.Unsafe │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -negative index: │ │ │ │ -index too large: │ │ │ │ -Strict splitWith returned [] for nonempty input │ │ │ │ -Strict split returned [] for nonempty input │ │ │ │ -hGetNonBlocking │ │ │ │ -internal error: toSplit not longer than toScan │ │ │ │ -splitAtEndFold │ │ │ │ -empty ByteString │ │ │ │ -moduleError │ │ │ │ -Data.ByteString.Lazy. │ │ │ │ -: illegal ByteString size │ │ │ │ -libraries/bytestring/Data/ByteString/Lazy.hs │ │ │ │ -Data.ByteString.Lazy │ │ │ │ -libraries/bytestring/Data/ByteString.hs │ │ │ │ -Data.ByteString │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -errorEmptyList │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ -GHC.Internal.Data.Data │ │ │ │ -ghc-internal │ │ │ │ -fromJust │ │ │ │ -gunfold: unexpected constructor of lazy ByteString │ │ │ │ -Data.ByteString.Lazy: invariant violation: │ │ │ │ -Lazy.toStrict │ │ │ │ -Data.ByteString.Lazy.ByteString │ │ │ │ -stimes: non-negative multiplier expected │ │ │ │ -libraries/bytestring/Data/ByteString/Lazy/Internal.hs │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -Data.ByteString.Lazy.Internal │ │ │ │ -ByteString │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Lazy.Internal.Empty │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Lazy.Internal.Chunk │ │ │ │ -Short.intercalate │ │ │ │ -Short.cons │ │ │ │ -Short.snoc │ │ │ │ - not in range [0.. │ │ │ │ -error in array index: │ │ │ │ -indexError │ │ │ │ -negative length: │ │ │ │ -packCStringLen │ │ │ │ -moduleErrorIO │ │ │ │ -errorEmptySBS │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ -GHC.Internal.Data.Data │ │ │ │ -ghc-internal │ │ │ │ -fromJust │ │ │ │ -'ShortByteString │ │ │ │ -Data.ByteString.Short.Internal.ShortByteString │ │ │ │ -unShortByteString │ │ │ │ -empty ShortByteString │ │ │ │ -moduleError │ │ │ │ -Data.ByteString.Short. │ │ │ │ -libraries/bytestring/Data/ByteString/Short/Internal.hs │ │ │ │ -ShortByteString │ │ │ │ -Data.ByteString.Short.Internal │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -Short.append │ │ │ │ -Short.concat │ │ │ │ -Negative exponent │ │ │ │ - free: │ │ │ │ - required: │ │ │ │ - Not enough space after flush. │ │ │ │ -Data.ByteString.Builder.Internal.hPut: internal error. │ │ │ │ -libraries/bytestring/Data/ByteString/Builder/Internal.hs │ │ │ │ -'AllocationStrategy │ │ │ │ -AllocationStrategy │ │ │ │ -'InsertChunk │ │ │ │ -'BufferFull │ │ │ │ -BuildSignal │ │ │ │ -'Finished │ │ │ │ -ChunkIOStream │ │ │ │ -'BufferRange │ │ │ │ -BufferRange │ │ │ │ -Data.ByteString.Builder.Internal │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -stimes @Builder: non-negative multiplier expected │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.AllocationStrategy │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Done │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.BufferFull │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.InsertChunk │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Finished │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Yield1 │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.Buffer │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Builder.Internal.BufferRange │ │ │ │ -unsafePackLenLiteral │ │ │ │ -libraries/ghc-internal/src/GHC/Internal/Data/Data.hs │ │ │ │ -GHC.Internal.Data.Data │ │ │ │ -ghc-internal │ │ │ │ -fromJust │ │ │ │ -gunfold: unexpected constructor of strict ByteString │ │ │ │ -'SizeOverflowException │ │ │ │ -Data.ByteString.ByteString │ │ │ │ -Data.ByteString. │ │ │ │ -: size overflow │ │ │ │ -stimes @ByteString: non-negative multiplier expected │ │ │ │ -ByteString │ │ │ │ -SizeOverflowException │ │ │ │ -bytestring-0.12.2.0-inplace │ │ │ │ -Data.ByteString.Internal.Type │ │ │ │ -libraries/bytestring/Data/ByteString/Internal/Type.hs │ │ │ │ -bytestring-0.12.2.0-inplace:Data.ByteString.Internal.Type.BS │ │ │ │ 'QuasiQuoter │ │ │ │ QuasiQuoter │ │ │ │ Language.Haskell.TH.Quote │ │ │ │ template-haskell │ │ │ │ template-haskell:Language.Haskell.TH.Quote.QuasiQuoter │ │ │ │ extsEnabled │ │ │ │ isExtEnabled │ │ │ ├── readelf --wide --decompress --hex-dump=.dynstr {} │ │ │ │ @@ -1,262 +1,262 @@ │ │ │ │ │ │ │ │ Hex dump of section '.dynstr': │ │ │ │ 0x000097a4 00706970 65320047 4c494243 5f322e39 .pipe2.GLIBC_2.9 │ │ │ │ - 0x000097b4 006c6962 632e736f 2e36005f 5f66636e .libc.so.6.__fcn │ │ │ │ - 0x000097c4 746c5f74 696d6536 3400474c 4942435f tl_time64.GLIBC_ │ │ │ │ - 0x000097d4 322e3334 005f5f63 6c6f636b 5f676574 2.34.__clock_get │ │ │ │ - 0x000097e4 72657336 34005f5f 6378615f 61746578 res64.__cxa_atex │ │ │ │ - 0x000097f4 69740047 4c494243 5f322e34 00657865 it.GLIBC_2.4.exe │ │ │ │ - 0x00009804 63767065 00474c49 42435f32 2e313100 cvpe.GLIBC_2.11. │ │ │ │ - 0x00009814 5f5f636c 6f636b5f 67657474 696d6536 __clock_gettime6 │ │ │ │ - 0x00009824 34005f5f 6c696263 5f737461 72745f6d 4.__libc_start_m │ │ │ │ - 0x00009834 61696e00 6d70726f 74656374 005f5f69 ain.mprotect.__i │ │ │ │ - 0x00009844 736f6332 335f7373 63616e66 00474c49 soc23_sscanf.GLI │ │ │ │ - 0x00009854 42435f32 2e333800 646c5f69 74657261 BC_2.38.dl_itera │ │ │ │ - 0x00009864 74655f70 68647200 646c696e 666f0064 te_phdr.dlinfo.d │ │ │ │ - 0x00009874 6c6f7065 6e00646c 636c6f73 65006673 lopen.dlclose.fs │ │ │ │ - 0x00009884 65656b00 66656f66 00667465 6c6c0066 eek.feof.ftell.f │ │ │ │ - 0x00009894 72656164 00666765 74730066 70757473 read.fgets.fputs │ │ │ │ - 0x000098a4 006e6577 6c6f6361 6c650075 73656c6f .newlocale.uselo │ │ │ │ - 0x000098b4 63616c65 00667265 656c6f63 616c6500 cale.freelocale. │ │ │ │ - 0x000098c4 6469726e 616d6500 646c7379 6d00646c dirname.dlsym.dl │ │ │ │ - 0x000098d4 6572726f 72006666 695f6361 6c6c004c error.ffi_call.L │ │ │ │ - 0x000098e4 49424646 495f4241 53455f38 2e30006c IBFFI_BASE_8.0.l │ │ │ │ - 0x000098f4 69626666 692e736f 2e380067 65746300 ibffi.so.8.getc. │ │ │ │ - 0x00009904 73797363 616c6c00 70746872 6561645f syscall.pthread_ │ │ │ │ - 0x00009914 636f6e64 5f736967 6e616c00 70746872 cond_signal.pthr │ │ │ │ - 0x00009924 6561645f 636f6e64 5f776169 74007074 ead_cond_wait.pt │ │ │ │ - 0x00009934 68726561 645f6b69 6c6c0070 74687265 hread_kill.pthre │ │ │ │ - 0x00009944 61645f63 6f6e645f 64657374 726f7900 ad_cond_destroy. │ │ │ │ - 0x00009954 70746872 6561645f 636f6e64 5f62726f pthread_cond_bro │ │ │ │ - 0x00009964 61646361 7374006e 756d615f 72756e5f adcast.numa_run_ │ │ │ │ - 0x00009974 6f6e5f6e 6f646500 6c69626e 756d615f on_node.libnuma_ │ │ │ │ - 0x00009984 312e3100 6c69626e 756d612e 736f2e31 1.1.libnuma.so.1 │ │ │ │ - 0x00009994 00707468 72656164 5f636f6e 645f696e .pthread_cond_in │ │ │ │ - 0x000099a4 69740073 63686564 5f736574 61666669 it.sched_setaffi │ │ │ │ - 0x000099b4 6e697479 00707468 72656164 5f636f6e nity.pthread_con │ │ │ │ - 0x000099c4 64617474 725f6465 7374726f 79007363 dattr_destroy.sc │ │ │ │ - 0x000099d4 6865645f 67657461 6666696e 69747900 hed_getaffinity. │ │ │ │ - 0x000099e4 70746872 6561645f 636f6e64 61747472 pthread_condattr │ │ │ │ - 0x000099f4 5f696e69 74007074 68726561 645f6b65 _init.pthread_ke │ │ │ │ - 0x00009a04 795f6465 6c657465 00707468 72656164 y_delete.pthread │ │ │ │ - 0x00009a14 5f736574 73706563 69666963 00707468 _setspecific.pth │ │ │ │ - 0x00009a24 72656164 5f73656c 66007074 68726561 read_self.pthrea │ │ │ │ - 0x00009a34 645f6765 74737065 63696669 63007074 d_getspecific.pt │ │ │ │ - 0x00009a44 68726561 645f6b65 795f6372 65617465 hread_key_create │ │ │ │ - 0x00009a54 00707468 72656164 5f6d7574 65785f64 .pthread_mutex_d │ │ │ │ - 0x00009a64 65737472 6f790070 74687265 61645f6d estroy.pthread_m │ │ │ │ - 0x00009a74 75746578 5f696e69 74007074 68726561 utex_init.pthrea │ │ │ │ - 0x00009a84 645f6372 65617465 00707468 72656164 d_create.pthread │ │ │ │ - 0x00009a94 5f657869 74007363 6865645f 7969656c _exit.sched_yiel │ │ │ │ - 0x00009aa4 64005f5f 70746872 6561645f 636f6e64 d.__pthread_cond │ │ │ │ - 0x00009ab4 5f74696d 65647761 69743634 00707468 _timedwait64.pth │ │ │ │ - 0x00009ac4 72656164 5f636f6e 64617474 725f7365 read_condattr_se │ │ │ │ - 0x00009ad4 74636c6f 636b0070 74687265 61645f73 tclock.pthread_s │ │ │ │ - 0x00009ae4 65746e61 6d655f6e 70006e75 6d615f62 etname_np.numa_b │ │ │ │ - 0x00009af4 69746d61 736b5f66 72656500 6c69626e itmask_free.libn │ │ │ │ - 0x00009b04 756d615f 312e3200 6e756d61 5f676574 uma_1.2.numa_get │ │ │ │ - 0x00009b14 5f6d656d 735f616c 6c6f7765 64006e75 _mems_allowed.nu │ │ │ │ - 0x00009b24 6d615f6e 756d5f63 6f6e6669 67757265 ma_num_configure │ │ │ │ - 0x00009b34 645f6e6f 64657300 6e756d61 5f617661 d_nodes.numa_ava │ │ │ │ - 0x00009b44 696c6162 6c65006d 62696e64 006d756e ilable.mbind.mun │ │ │ │ - 0x00009b54 6d617000 6d616476 69736500 6d6d6170 map.madvise.mmap │ │ │ │ - 0x00009b64 36340070 74687265 61645f64 65746163 64.pthread_detac │ │ │ │ - 0x00009b74 68007074 68726561 645f6a6f 696e0070 h.pthread_join.p │ │ │ │ - 0x00009b84 74687265 61645f73 69676d61 736b0047 thread_sigmask.G │ │ │ │ - 0x00009b94 4c494243 5f322e33 32005f5f 74696d65 LIBC_2.32.__time │ │ │ │ - 0x00009ba4 7266645f 73657474 696d6536 34007469 rfd_settime64.ti │ │ │ │ - 0x00009bb4 6d657266 645f6372 65617465 00474c49 merfd_create.GLI │ │ │ │ - 0x00009bc4 42435f32 2e38005f 5f676574 74696d65 BC_2.8.__gettime │ │ │ │ - 0x00009bd4 6f666461 79363400 5f5f6765 74727573 ofday64.__getrus │ │ │ │ - 0x00009be4 61676536 3400636c 6f636b5f 67657463 age64.clock_getc │ │ │ │ - 0x00009bf4 7075636c 6f636b69 6400474c 4942435f puclockid.GLIBC_ │ │ │ │ - 0x00009c04 322e3137 00666669 5f747970 655f646f 2.17.ffi_type_do │ │ │ │ - 0x00009c14 75626c65 00666669 5f747970 655f666c uble.ffi_type_fl │ │ │ │ - 0x00009c24 6f617400 666f7065 6e363400 6666695f oat.fopen64.ffi_ │ │ │ │ - 0x00009c34 74797065 5f73696e 74363400 6666695f type_sint64.ffi_ │ │ │ │ - 0x00009c44 74797065 5f73696e 74313600 6666695f type_sint16.ffi_ │ │ │ │ - 0x00009c54 74797065 5f73696e 74333200 6666695f type_sint32.ffi_ │ │ │ │ - 0x00009c64 74797065 5f75696e 74380066 66695f74 type_uint8.ffi_t │ │ │ │ - 0x00009c74 7970655f 75696e74 36340066 66695f74 ype_uint64.ffi_t │ │ │ │ - 0x00009c84 7970655f 706f696e 74657200 6666695f ype_pointer.ffi_ │ │ │ │ - 0x00009c94 74797065 5f75696e 74313600 6666695f type_uint16.ffi_ │ │ │ │ - 0x00009ca4 74797065 5f766f69 64006666 695f7479 type_void.ffi_ty │ │ │ │ - 0x00009cb4 70655f75 696e7433 32006666 695f7479 pe_uint32.ffi_ty │ │ │ │ - 0x00009cc4 70655f73 696e7438 00666669 5f707265 pe_sint8.ffi_pre │ │ │ │ - 0x00009cd4 705f636c 6f737572 655f6c6f 63004c49 p_closure_loc.LI │ │ │ │ - 0x00009ce4 42464649 5f434c4f 53555245 5f382e30 BFFI_CLOSURE_8.0 │ │ │ │ - 0x00009cf4 00666669 5f636c6f 73757265 5f616c6c .ffi_closure_all │ │ │ │ - 0x00009d04 6f630066 66695f70 7265705f 63696600 oc.ffi_prep_cif. │ │ │ │ - 0x00009d14 6666695f 636c6f73 7572655f 66726565 ffi_closure_free │ │ │ │ - 0x00009d24 00737470 63707900 76736e70 72696e74 .stpcpy.vsnprint │ │ │ │ - 0x00009d34 66006663 6c6f7365 00706f73 69785f6d f.fclose.posix_m │ │ │ │ - 0x00009d44 656d616c 69676e00 7374726e 6c656e00 emalign.strnlen. │ │ │ │ - 0x00009d54 7072696e 74660070 75747300 73707269 printf.puts.spri │ │ │ │ - 0x00009d64 6e746600 5f5f6374 696d6536 345f7200 ntf.__ctime64_r. │ │ │ │ - 0x00009d74 5f5f7469 6d653634 005f5f6e 616e6f73 __time64.__nanos │ │ │ │ - 0x00009d84 6c656570 36340073 65746c6f 63616c65 leep64.setlocale │ │ │ │ - 0x00009d94 00737472 6572726f 72007374 64657272 .strerror.stderr │ │ │ │ - 0x00009da4 00667075 74630066 7072696e 7466005f .fputc.fprintf._ │ │ │ │ - 0x00009db4 5f69736f 6332335f 73747274 6f6c0073 _isoc23_strtol.s │ │ │ │ - 0x00009dc4 74727263 6872005f 5f69736f 6332335f trrchr.__isoc23_ │ │ │ │ - 0x00009dd4 73747274 6f756c00 66666c75 73680073 strtoul.fflush.s │ │ │ │ - 0x00009de4 74726475 70007374 646f7574 00737472 trdup.stdout.str │ │ │ │ - 0x00009df4 6e636d70 00737472 63707900 76667072 ncmp.strcpy.vfpr │ │ │ │ - 0x00009e04 696e7466 00737472 6e637079 005f5f63 intf.strncpy.__c │ │ │ │ - 0x00009e14 74797065 5f625f6c 6f630073 7472746f type_b_loc.strto │ │ │ │ - 0x00009e24 6400736e 7072696e 74660073 7472636d d.snprintf.strcm │ │ │ │ - 0x00009e34 70007074 68726561 645f6d75 7465785f p.pthread_mutex_ │ │ │ │ - 0x00009e44 7472796c 6f636b00 70746872 6561645f trylock.pthread_ │ │ │ │ - 0x00009e54 6d757465 785f756e 6c6f636b 00707468 mutex_unlock.pth │ │ │ │ - 0x00009e64 72656164 5f6d7574 65785f6c 6f636b00 read_mutex_lock. │ │ │ │ - 0x00009e74 5f5f6c73 74617436 345f7469 6d653634 __lstat64_time64 │ │ │ │ - 0x00009e84 005f5f66 7574696d 656e7336 34005f5f .__futimens64.__ │ │ │ │ - 0x00009e94 66757469 6d657336 34005f5f 6c757469 futimes64.__luti │ │ │ │ - 0x00009ea4 6d657336 34005f5f 7574696d 65733634 mes64.__utimes64 │ │ │ │ - 0x00009eb4 005f5f67 6d706e5f 6d756c00 5f5f676d .__gmpn_mul.__gm │ │ │ │ - 0x00009ec4 706e5f6d 756c5f31 005f5f67 6d706e5f pn_mul_1.__gmpn_ │ │ │ │ - 0x00009ed4 7375625f 31005f5f 676d706e 5f616464 sub_1.__gmpn_add │ │ │ │ - 0x00009ee4 5f31005f 5f676d70 6e5f706f 70636f75 _1.__gmpn_popcou │ │ │ │ - 0x00009ef4 6e74005f 5f676d70 6e5f6d6f 645f3100 nt.__gmpn_mod_1. │ │ │ │ - 0x00009f04 5f5f676d 706e5f73 7562005f 5f676d70 __gmpn_sub.__gmp │ │ │ │ - 0x00009f14 6e5f6164 64005f5f 676d706e 5f646976 n_add.__gmpn_div │ │ │ │ - 0x00009f24 72656d5f 31005f5f 676d706e 5f636d70 rem_1.__gmpn_cmp │ │ │ │ - 0x00009f34 005f5f67 6d706e5f 786f725f 6e005f5f .__gmpn_xor_n.__ │ │ │ │ - 0x00009f44 676d706e 5f696f72 5f6e005f 5f676d70 gmpn_ior_n.__gmp │ │ │ │ - 0x00009f54 6e5f616e 646e5f6e 005f5f67 6d706e5f n_andn_n.__gmpn_ │ │ │ │ - 0x00009f64 616e645f 6e005f5f 676d707a 5f696e76 and_n.__gmpz_inv │ │ │ │ - 0x00009f74 65727400 5f5f676d 707a5f70 6f776d5f ert.__gmpz_powm_ │ │ │ │ - 0x00009f84 73656300 5f5f676d 707a5f70 6f776d00 sec.__gmpz_powm. │ │ │ │ - 0x00009f94 5f5f676d 707a5f6e 65787470 72696d65 __gmpz_nextprime │ │ │ │ - 0x00009fa4 005f5f67 6d707a5f 70726f62 61625f70 .__gmpz_probab_p │ │ │ │ - 0x00009fb4 72696d65 5f70005f 5f676d70 7a5f6578 rime_p.__gmpz_ex │ │ │ │ - 0x00009fc4 706f7274 005f5f67 6d707a5f 73697a65 port.__gmpz_size │ │ │ │ - 0x00009fd4 696e6261 7365005f 5f676d70 6e5f7464 inbase.__gmpn_td │ │ │ │ - 0x00009fe4 69765f71 72005f5f 676d707a 5f676364 iv_qr.__gmpz_gcd │ │ │ │ - 0x00009ff4 65787400 5f5f676d 707a5f63 6c656172 ext.__gmpz_clear │ │ │ │ - 0x0000a004 005f5f67 6d707a5f 67636400 5f5f676d .__gmpz_gcd.__gm │ │ │ │ - 0x0000a014 707a5f69 6e697400 5f5f676d 706e5f67 pz_init.__gmpn_g │ │ │ │ - 0x0000a024 63645f31 005f5f67 6d707a5f 6765745f cd_1.__gmpz_get_ │ │ │ │ - 0x0000a034 645f3265 7870005f 5f676d70 7a5f6765 d_2exp.__gmpz_ge │ │ │ │ - 0x0000a044 745f6400 5f5f676d 706e5f6c 73686966 t_d.__gmpn_lshif │ │ │ │ - 0x0000a054 74005f5f 676d706e 5f727368 69667400 t.__gmpn_rshift. │ │ │ │ - 0x0000a064 65706f6c 6c5f7761 69740065 706f6c6c epoll_wait.epoll │ │ │ │ - 0x0000a074 5f637265 61746500 65706f6c 6c5f6374 _create.epoll_ct │ │ │ │ - 0x0000a084 6c006576 656e7466 6400474c 4942435f l.eventfd.GLIBC_ │ │ │ │ - 0x0000a094 322e3700 6576656e 7466645f 77726974 2.7.eventfd_writ │ │ │ │ - 0x0000a0a4 65005f5f 7574696d 656e7361 74363400 e.__utimensat64. │ │ │ │ - 0x0000a0b4 6d6b6e6f 6400474c 4942435f 322e3333 mknod.GLIBC_2.33 │ │ │ │ - 0x0000a0c4 005f5f78 70675f73 74726572 726f725f .__xpg_strerror_ │ │ │ │ - 0x0000a0d4 7200706f 6c6c0069 636f6e76 5f636c6f r.poll.iconv_clo │ │ │ │ - 0x0000a0e4 73650069 636f6e76 5f6f7065 6e006963 se.iconv_open.ic │ │ │ │ - 0x0000a0f4 6f6e7600 63726561 7400756d 61736b00 onv.creat.umask. │ │ │ │ - 0x0000a104 74637365 74617474 72007463 67657461 tcsetattr.tcgeta │ │ │ │ - 0x0000a114 74747200 73696770 726f636d 61736b00 ttr.sigprocmask. │ │ │ │ - 0x0000a124 6d6b6669 666f005f 5f757469 6d653634 mkfifo.__utime64 │ │ │ │ - 0x0000a134 006c7365 656b3634 00697361 74747900 .lseek64.isatty. │ │ │ │ - 0x0000a144 63616c6c 6f63006e 6c5f6c61 6e67696e calloc.nl_langin │ │ │ │ - 0x0000a154 666f006f 70656e36 34005f5f 66737461 fo.open64.__fsta │ │ │ │ - 0x0000a164 7436345f 74696d65 3634005f 5f737461 t64_time64.__sta │ │ │ │ - 0x0000a174 7436345f 74696d65 36340066 7472756e t64_time64.ftrun │ │ │ │ - 0x0000a184 63617465 36340061 626f7274 00726169 cate64.abort.rai │ │ │ │ - 0x0000a194 73650066 77726974 65005f5f 676d6f6e se.fwrite.__gmon │ │ │ │ - 0x0000a1a4 5f737461 72745f5f 0071736f 7274005f _start__.qsort._ │ │ │ │ - 0x0000a1b4 5f617373 6572745f 6661696c 005f4954 _assert_fail._IT │ │ │ │ - 0x0000a1c4 4d5f6465 72656769 73746572 544d436c M_deregisterTMCl │ │ │ │ - 0x0000a1d4 6f6e6554 61626c65 005f4954 4d5f7265 oneTable._ITM_re │ │ │ │ - 0x0000a1e4 67697374 6572544d 436c6f6e 65546162 gisterTMCloneTab │ │ │ │ - 0x0000a1f4 6c650061 636f7368 66006c69 626d2e73 le.acoshf.libm.s │ │ │ │ - 0x0000a204 6f2e3600 636f7300 6174616e 6600636f o.6.cos.atanf.co │ │ │ │ - 0x0000a214 73680063 6f736600 6174616e 68006c64 sh.cosf.atanh.ld │ │ │ │ - 0x0000a224 65787000 6174616e 0073696e 636f7366 exp.atan.sincosf │ │ │ │ - 0x0000a234 00706f77 00474c49 42435f32 2e323900 .pow.GLIBC_2.29. │ │ │ │ - 0x0000a244 6c6f6732 00657870 6d310061 73696e00 log2.expm1.asin. │ │ │ │ - 0x0000a254 74616e00 6c6f6766 00474c49 42435f32 tan.logf.GLIBC_2 │ │ │ │ - 0x0000a264 2e323700 74616e66 00617369 6e660073 .27.tanf.asinf.s │ │ │ │ - 0x0000a274 696e0074 616e6800 73696e68 66006173 in.tanh.sinhf.as │ │ │ │ - 0x0000a284 696e6800 6c6f6731 70007461 6e686600 inh.log1p.tanhf. │ │ │ │ - 0x0000a294 61636f73 66007369 6e636f73 00706f77 acosf.sincos.pow │ │ │ │ - 0x0000a2a4 66006578 70006163 6f736800 6173696e f.exp.acosh.asin │ │ │ │ - 0x0000a2b4 68660063 65696c00 6578706d 31660065 hf.ceil.expm1f.e │ │ │ │ - 0x0000a2c4 78706600 636f7368 66006c6f 67317066 xpf.coshf.log1pf │ │ │ │ - 0x0000a2d4 006c6f67 0073696e 66007369 6e680061 .log.sinf.sinh.a │ │ │ │ - 0x0000a2e4 636f7300 6174616e 6866005f 5f6c6f63 cos.atanhf.__loc │ │ │ │ + 0x000097b4 006c6962 632e736f 2e36005f 5f6c7574 .libc.so.6.__lut │ │ │ │ + 0x000097c4 696d6573 36340047 4c494243 5f322e33 imes64.GLIBC_2.3 │ │ │ │ + 0x000097d4 34005f5f 66636e74 6c5f7469 6d653634 4.__fcntl_time64 │ │ │ │ + 0x000097e4 005f5f66 7574696d 656e7336 34005f5f .__futimens64.__ │ │ │ │ + 0x000097f4 66757469 6d657336 34005f5f 6378615f futimes64.__cxa_ │ │ │ │ + 0x00009804 61746578 69740047 4c494243 5f322e34 atexit.GLIBC_2.4 │ │ │ │ + 0x00009814 005f5f6c 73746174 36345f74 696d6536 .__lstat64_time6 │ │ │ │ + 0x00009824 34006d6b 6e6f6400 474c4942 435f322e 4.mknod.GLIBC_2. │ │ │ │ + 0x00009834 3333005f 5f757469 6d656e73 61743634 33.__utimensat64 │ │ │ │ + 0x00009844 005f5f75 74696d65 73363400 5f5f6c69 .__utimes64.__li │ │ │ │ + 0x00009854 62635f73 74617274 5f6d6169 6e006d70 bc_start_main.mp │ │ │ │ + 0x00009864 726f7465 6374005f 5f69736f 6332335f rotect.__isoc23_ │ │ │ │ + 0x00009874 73736361 6e660047 4c494243 5f322e33 sscanf.GLIBC_2.3 │ │ │ │ + 0x00009884 3800646c 5f697465 72617465 5f706864 8.dl_iterate_phd │ │ │ │ + 0x00009894 7200646c 696e666f 00646c6f 70656e00 r.dlinfo.dlopen. │ │ │ │ + 0x000098a4 646c636c 6f736500 66736565 6b006665 dlclose.fseek.fe │ │ │ │ + 0x000098b4 6f660066 74656c6c 00667265 61640066 of.ftell.fread.f │ │ │ │ + 0x000098c4 67657473 00667075 7473006e 65776c6f gets.fputs.newlo │ │ │ │ + 0x000098d4 63616c65 00757365 6c6f6361 6c650066 cale.uselocale.f │ │ │ │ + 0x000098e4 7265656c 6f63616c 65006469 726e616d reelocale.dirnam │ │ │ │ + 0x000098f4 6500646c 73796d00 646c6572 726f7200 e.dlsym.dlerror. │ │ │ │ + 0x00009904 6666695f 63616c6c 004c4942 4646495f ffi_call.LIBFFI_ │ │ │ │ + 0x00009914 42415345 5f382e30 006c6962 6666692e BASE_8.0.libffi. │ │ │ │ + 0x00009924 736f2e38 00676574 63007379 7363616c so.8.getc.syscal │ │ │ │ + 0x00009934 6c007074 68726561 645f636f 6e645f73 l.pthread_cond_s │ │ │ │ + 0x00009944 69676e61 6c007074 68726561 645f636f ignal.pthread_co │ │ │ │ + 0x00009954 6e645f77 61697400 70746872 6561645f nd_wait.pthread_ │ │ │ │ + 0x00009964 6b696c6c 00707468 72656164 5f636f6e kill.pthread_con │ │ │ │ + 0x00009974 645f6465 7374726f 79007074 68726561 d_destroy.pthrea │ │ │ │ + 0x00009984 645f636f 6e645f62 726f6164 63617374 d_cond_broadcast │ │ │ │ + 0x00009994 006e756d 615f7275 6e5f6f6e 5f6e6f64 .numa_run_on_nod │ │ │ │ + 0x000099a4 65006c69 626e756d 615f312e 31006c69 e.libnuma_1.1.li │ │ │ │ + 0x000099b4 626e756d 612e736f 2e310070 74687265 bnuma.so.1.pthre │ │ │ │ + 0x000099c4 61645f63 6f6e645f 696e6974 00736368 ad_cond_init.sch │ │ │ │ + 0x000099d4 65645f73 65746166 66696e69 74790070 ed_setaffinity.p │ │ │ │ + 0x000099e4 74687265 61645f63 6f6e6461 7474725f thread_condattr_ │ │ │ │ + 0x000099f4 64657374 726f7900 73636865 645f6765 destroy.sched_ge │ │ │ │ + 0x00009a04 74616666 696e6974 79007074 68726561 taffinity.pthrea │ │ │ │ + 0x00009a14 645f636f 6e646174 74725f69 6e697400 d_condattr_init. │ │ │ │ + 0x00009a24 70746872 6561645f 6b65795f 64656c65 pthread_key_dele │ │ │ │ + 0x00009a34 74650070 74687265 61645f73 65747370 te.pthread_setsp │ │ │ │ + 0x00009a44 65636966 69630070 74687265 61645f73 ecific.pthread_s │ │ │ │ + 0x00009a54 656c6600 70746872 6561645f 67657473 elf.pthread_gets │ │ │ │ + 0x00009a64 70656369 66696300 70746872 6561645f pecific.pthread_ │ │ │ │ + 0x00009a74 6b65795f 63726561 74650070 74687265 key_create.pthre │ │ │ │ + 0x00009a84 61645f6d 75746578 5f646573 74726f79 ad_mutex_destroy │ │ │ │ + 0x00009a94 00707468 72656164 5f6d7574 65785f69 .pthread_mutex_i │ │ │ │ + 0x00009aa4 6e697400 70746872 6561645f 63726561 nit.pthread_crea │ │ │ │ + 0x00009ab4 74650070 74687265 61645f65 78697400 te.pthread_exit. │ │ │ │ + 0x00009ac4 73636865 645f7969 656c6400 5f5f7074 sched_yield.__pt │ │ │ │ + 0x00009ad4 68726561 645f636f 6e645f74 696d6564 hread_cond_timed │ │ │ │ + 0x00009ae4 77616974 36340070 74687265 61645f63 wait64.pthread_c │ │ │ │ + 0x00009af4 6f6e6461 7474725f 73657463 6c6f636b ondattr_setclock │ │ │ │ + 0x00009b04 00707468 72656164 5f736574 6e616d65 .pthread_setname │ │ │ │ + 0x00009b14 5f6e7000 6e756d61 5f626974 6d61736b _np.numa_bitmask │ │ │ │ + 0x00009b24 5f667265 65006c69 626e756d 615f312e _free.libnuma_1. │ │ │ │ + 0x00009b34 32006e75 6d615f67 65745f6d 656d735f 2.numa_get_mems_ │ │ │ │ + 0x00009b44 616c6c6f 77656400 6e756d61 5f6e756d allowed.numa_num │ │ │ │ + 0x00009b54 5f636f6e 66696775 7265645f 6e6f6465 _configured_node │ │ │ │ + 0x00009b64 73006e75 6d615f61 7661696c 61626c65 s.numa_available │ │ │ │ + 0x00009b74 006d6269 6e64006d 756e6d61 70006d61 .mbind.munmap.ma │ │ │ │ + 0x00009b84 64766973 65006d6d 61703634 00707468 dvise.mmap64.pth │ │ │ │ + 0x00009b94 72656164 5f646574 61636800 70746872 read_detach.pthr │ │ │ │ + 0x00009ba4 6561645f 6a6f696e 00707468 72656164 ead_join.pthread │ │ │ │ + 0x00009bb4 5f736967 6d61736b 00474c49 42435f32 _sigmask.GLIBC_2 │ │ │ │ + 0x00009bc4 2e333200 5f5f7469 6d657266 645f7365 .32.__timerfd_se │ │ │ │ + 0x00009bd4 7474696d 65363400 74696d65 7266645f ttime64.timerfd_ │ │ │ │ + 0x00009be4 63726561 74650047 4c494243 5f322e38 create.GLIBC_2.8 │ │ │ │ + 0x00009bf4 005f5f67 65747469 6d656f66 64617936 .__gettimeofday6 │ │ │ │ + 0x00009c04 34005f5f 67657472 75736167 65363400 4.__getrusage64. │ │ │ │ + 0x00009c14 636c6f63 6b5f6765 74637075 636c6f63 clock_getcpucloc │ │ │ │ + 0x00009c24 6b696400 474c4942 435f322e 31370066 kid.GLIBC_2.17.f │ │ │ │ + 0x00009c34 66695f74 7970655f 646f7562 6c650066 fi_type_double.f │ │ │ │ + 0x00009c44 66695f74 7970655f 666c6f61 7400666f fi_type_float.fo │ │ │ │ + 0x00009c54 70656e36 34006666 695f7479 70655f73 pen64.ffi_type_s │ │ │ │ + 0x00009c64 696e7436 34006666 695f7479 70655f73 int64.ffi_type_s │ │ │ │ + 0x00009c74 696e7431 36006666 695f7479 70655f73 int16.ffi_type_s │ │ │ │ + 0x00009c84 696e7433 32006666 695f7479 70655f75 int32.ffi_type_u │ │ │ │ + 0x00009c94 696e7438 00666669 5f747970 655f7569 int8.ffi_type_ui │ │ │ │ + 0x00009ca4 6e743634 00666669 5f747970 655f706f nt64.ffi_type_po │ │ │ │ + 0x00009cb4 696e7465 72006666 695f7479 70655f75 inter.ffi_type_u │ │ │ │ + 0x00009cc4 696e7431 36006666 695f7479 70655f76 int16.ffi_type_v │ │ │ │ + 0x00009cd4 6f696400 6666695f 74797065 5f75696e oid.ffi_type_uin │ │ │ │ + 0x00009ce4 74333200 6666695f 74797065 5f73696e t32.ffi_type_sin │ │ │ │ + 0x00009cf4 74380066 66695f70 7265705f 636c6f73 t8.ffi_prep_clos │ │ │ │ + 0x00009d04 7572655f 6c6f6300 4c494246 46495f43 ure_loc.LIBFFI_C │ │ │ │ + 0x00009d14 4c4f5355 52455f38 2e300066 66695f63 LOSURE_8.0.ffi_c │ │ │ │ + 0x00009d24 6c6f7375 72655f61 6c6c6f63 00666669 losure_alloc.ffi │ │ │ │ + 0x00009d34 5f707265 705f6369 66006666 695f636c _prep_cif.ffi_cl │ │ │ │ + 0x00009d44 6f737572 655f6672 65650073 74706370 osure_free.stpcp │ │ │ │ + 0x00009d54 79007673 6e707269 6e746600 66636c6f y.vsnprintf.fclo │ │ │ │ + 0x00009d64 73650070 6f736978 5f6d656d 616c6967 se.posix_memalig │ │ │ │ + 0x00009d74 6e007374 726e6c65 6e007072 696e7466 n.strnlen.printf │ │ │ │ + 0x00009d84 00707574 73007370 72696e74 66005f5f .puts.sprintf.__ │ │ │ │ + 0x00009d94 6374696d 6536345f 72005f5f 74696d65 ctime64_r.__time │ │ │ │ + 0x00009da4 3634005f 5f6e616e 6f736c65 65703634 64.__nanosleep64 │ │ │ │ + 0x00009db4 00736574 6c6f6361 6c650073 74726572 .setlocale.strer │ │ │ │ + 0x00009dc4 726f7200 73746465 72720066 70757463 ror.stderr.fputc │ │ │ │ + 0x00009dd4 00667072 696e7466 005f5f69 736f6332 .fprintf.__isoc2 │ │ │ │ + 0x00009de4 335f7374 72746f6c 00737472 72636872 3_strtol.strrchr │ │ │ │ + 0x00009df4 005f5f69 736f6332 335f7374 72746f75 .__isoc23_strtou │ │ │ │ + 0x00009e04 6c006666 6c757368 00737472 64757000 l.fflush.strdup. │ │ │ │ + 0x00009e14 7374646f 75740073 74726e63 6d700073 stdout.strncmp.s │ │ │ │ + 0x00009e24 74726370 79007666 7072696e 74660073 trcpy.vfprintf.s │ │ │ │ + 0x00009e34 74726e63 7079005f 5f637479 70655f62 trncpy.__ctype_b │ │ │ │ + 0x00009e44 5f6c6f63 00737472 746f6400 736e7072 _loc.strtod.snpr │ │ │ │ + 0x00009e54 696e7466 00737472 636d7000 70746872 intf.strcmp.pthr │ │ │ │ + 0x00009e64 6561645f 6d757465 785f7472 796c6f63 ead_mutex_tryloc │ │ │ │ + 0x00009e74 6b007074 68726561 645f6d75 7465785f k.pthread_mutex_ │ │ │ │ + 0x00009e84 756e6c6f 636b0070 74687265 61645f6d unlock.pthread_m │ │ │ │ + 0x00009e94 75746578 5f6c6f63 6b005f5f 676d706e utex_lock.__gmpn │ │ │ │ + 0x00009ea4 5f6d756c 005f5f67 6d706e5f 6d756c5f _mul.__gmpn_mul_ │ │ │ │ + 0x00009eb4 31005f5f 676d706e 5f737562 5f31005f 1.__gmpn_sub_1._ │ │ │ │ + 0x00009ec4 5f676d70 6e5f6164 645f3100 5f5f676d _gmpn_add_1.__gm │ │ │ │ + 0x00009ed4 706e5f70 6f70636f 756e7400 5f5f676d pn_popcount.__gm │ │ │ │ + 0x00009ee4 706e5f6d 6f645f31 005f5f67 6d706e5f pn_mod_1.__gmpn_ │ │ │ │ + 0x00009ef4 73756200 5f5f676d 706e5f61 6464005f sub.__gmpn_add._ │ │ │ │ + 0x00009f04 5f676d70 6e5f6469 7672656d 5f31005f _gmpn_divrem_1._ │ │ │ │ + 0x00009f14 5f676d70 6e5f636d 70005f5f 676d706e _gmpn_cmp.__gmpn │ │ │ │ + 0x00009f24 5f786f72 5f6e005f 5f676d70 6e5f696f _xor_n.__gmpn_io │ │ │ │ + 0x00009f34 725f6e00 5f5f676d 706e5f61 6e646e5f r_n.__gmpn_andn_ │ │ │ │ + 0x00009f44 6e005f5f 676d706e 5f616e64 5f6e005f n.__gmpn_and_n._ │ │ │ │ + 0x00009f54 5f676d70 7a5f696e 76657274 005f5f67 _gmpz_invert.__g │ │ │ │ + 0x00009f64 6d707a5f 706f776d 5f736563 005f5f67 mpz_powm_sec.__g │ │ │ │ + 0x00009f74 6d707a5f 706f776d 005f5f67 6d707a5f mpz_powm.__gmpz_ │ │ │ │ + 0x00009f84 6e657874 7072696d 65005f5f 676d707a nextprime.__gmpz │ │ │ │ + 0x00009f94 5f70726f 6261625f 7072696d 655f7000 _probab_prime_p. │ │ │ │ + 0x00009fa4 5f5f676d 707a5f65 78706f72 74005f5f __gmpz_export.__ │ │ │ │ + 0x00009fb4 676d707a 5f73697a 65696e62 61736500 gmpz_sizeinbase. │ │ │ │ + 0x00009fc4 5f5f676d 706e5f74 6469765f 7172005f __gmpn_tdiv_qr._ │ │ │ │ + 0x00009fd4 5f676d70 7a5f6763 64657874 005f5f67 _gmpz_gcdext.__g │ │ │ │ + 0x00009fe4 6d707a5f 636c6561 72005f5f 676d707a mpz_clear.__gmpz │ │ │ │ + 0x00009ff4 5f676364 005f5f67 6d707a5f 696e6974 _gcd.__gmpz_init │ │ │ │ + 0x0000a004 005f5f67 6d706e5f 6763645f 31005f5f .__gmpn_gcd_1.__ │ │ │ │ + 0x0000a014 676d707a 5f676574 5f645f32 65787000 gmpz_get_d_2exp. │ │ │ │ + 0x0000a024 5f5f676d 707a5f67 65745f64 005f5f67 __gmpz_get_d.__g │ │ │ │ + 0x0000a034 6d706e5f 6c736869 6674005f 5f676d70 mpn_lshift.__gmp │ │ │ │ + 0x0000a044 6e5f7273 68696674 0065706f 6c6c5f77 n_rshift.epoll_w │ │ │ │ + 0x0000a054 61697400 65706f6c 6c5f6372 65617465 ait.epoll_create │ │ │ │ + 0x0000a064 0065706f 6c6c5f63 746c0065 76656e74 .epoll_ctl.event │ │ │ │ + 0x0000a074 66640047 4c494243 5f322e37 00657665 fd.GLIBC_2.7.eve │ │ │ │ + 0x0000a084 6e746664 5f777269 7465005f 5f787067 ntfd_write.__xpg │ │ │ │ + 0x0000a094 5f737472 6572726f 725f7200 706f6c6c _strerror_r.poll │ │ │ │ + 0x0000a0a4 0069636f 6e765f63 6c6f7365 0069636f .iconv_close.ico │ │ │ │ + 0x0000a0b4 6e765f6f 70656e00 69636f6e 76006372 nv_open.iconv.cr │ │ │ │ + 0x0000a0c4 65617400 756d6173 6b007463 73657461 eat.umask.tcseta │ │ │ │ + 0x0000a0d4 74747200 74636765 74617474 72007369 ttr.tcgetattr.si │ │ │ │ + 0x0000a0e4 6770726f 636d6173 6b006d6b 6669666f gprocmask.mkfifo │ │ │ │ + 0x0000a0f4 005f5f75 74696d65 3634006c 7365656b .__utime64.lseek │ │ │ │ + 0x0000a104 36340069 73617474 79006361 6c6c6f63 64.isatty.calloc │ │ │ │ + 0x0000a114 006e6c5f 6c616e67 696e666f 006f7065 .nl_langinfo.ope │ │ │ │ + 0x0000a124 6e363400 5f5f6673 74617436 345f7469 n64.__fstat64_ti │ │ │ │ + 0x0000a134 6d653634 005f5f73 74617436 345f7469 me64.__stat64_ti │ │ │ │ + 0x0000a144 6d653634 00667472 756e6361 74653634 me64.ftruncate64 │ │ │ │ + 0x0000a154 0061626f 72740072 61697365 00667772 .abort.raise.fwr │ │ │ │ + 0x0000a164 69746500 5f5f676d 6f6e5f73 74617274 ite.__gmon_start │ │ │ │ + 0x0000a174 5f5f0071 736f7274 005f5f61 73736572 __.qsort.__asser │ │ │ │ + 0x0000a184 745f6661 696c005f 49544d5f 64657265 t_fail._ITM_dere │ │ │ │ + 0x0000a194 67697374 6572544d 436c6f6e 65546162 gisterTMCloneTab │ │ │ │ + 0x0000a1a4 6c65005f 49544d5f 72656769 73746572 le._ITM_register │ │ │ │ + 0x0000a1b4 544d436c 6f6e6554 61626c65 0061636f TMCloneTable.aco │ │ │ │ + 0x0000a1c4 73686600 6c69626d 2e736f2e 3600636f shf.libm.so.6.co │ │ │ │ + 0x0000a1d4 73006174 616e6600 636f7368 00636f73 s.atanf.cosh.cos │ │ │ │ + 0x0000a1e4 66006174 616e6800 6c646578 70006174 f.atanh.ldexp.at │ │ │ │ + 0x0000a1f4 616e0073 696e636f 73660065 78656376 an.sincosf.execv │ │ │ │ + 0x0000a204 70650047 4c494243 5f322e31 3100706f pe.GLIBC_2.11.po │ │ │ │ + 0x0000a214 7700474c 4942435f 322e3239 006c6f67 w.GLIBC_2.29.log │ │ │ │ + 0x0000a224 32006578 706d3100 6173696e 0074616e 2.expm1.asin.tan │ │ │ │ + 0x0000a234 006c6f67 6600474c 4942435f 322e3237 .logf.GLIBC_2.27 │ │ │ │ + 0x0000a244 0074616e 66006173 696e6600 73696e00 .tanf.asinf.sin. │ │ │ │ + 0x0000a254 74616e68 0073696e 68660061 73696e68 tanh.sinhf.asinh │ │ │ │ + 0x0000a264 006c6f67 31700074 616e6866 0061636f .log1p.tanhf.aco │ │ │ │ + 0x0000a274 73660073 696e636f 7300706f 77660065 sf.sincos.powf.e │ │ │ │ + 0x0000a284 78700061 636f7368 00617369 6e686600 xp.acosh.asinhf. │ │ │ │ + 0x0000a294 6365696c 00657870 6d316600 65787066 ceil.expm1f.expf │ │ │ │ + 0x0000a2a4 00636f73 6866006c 6f673170 66006c6f .coshf.log1pf.lo │ │ │ │ + 0x0000a2b4 67007369 6e660073 696e6800 61636f73 g.sinf.sinh.acos │ │ │ │ + 0x0000a2c4 00617461 6e686600 5f5f636c 6f636b5f .atanhf.__clock_ │ │ │ │ + 0x0000a2d4 67657474 696d6536 34005f5f 636c6f63 gettime64.__cloc │ │ │ │ + 0x0000a2e4 6b5f6765 74726573 3634005f 5f6c6f63 k_getres64.__loc │ │ │ │ 0x0000a2f4 616c7469 6d653634 5f72006d 656d6370 altime64_r.memcp │ │ │ │ - 0x0000a304 79006765 74706769 64006b69 6c6c7067 y.getpgid.killpg │ │ │ │ - 0x0000a314 00706f73 69785f73 7061776e 5f66696c .posix_spawn_fil │ │ │ │ - 0x0000a324 655f6163 74696f6e 735f6164 64636864 e_actions_addchd │ │ │ │ - 0x0000a334 69725f6e 7000706f 7369785f 73706177 ir_np.posix_spaw │ │ │ │ - 0x0000a344 6e700047 4c494243 5f322e31 3500666f np.GLIBC_2.15.fo │ │ │ │ - 0x0000a354 726b0073 7973636f 6e660070 69706500 rk.sysconf.pipe. │ │ │ │ - 0x0000a364 72656164 00736574 67696400 636c6f73 read.setgid.clos │ │ │ │ - 0x0000a374 65006765 74707775 69645f72 006d616c e.getpwuid_r.mal │ │ │ │ - 0x0000a384 6c6f6300 6b696c6c 00736574 75696400 loc.kill.setuid. │ │ │ │ - 0x0000a394 77616974 70696400 696e6974 67726f75 waitpid.initgrou │ │ │ │ - 0x0000a3a4 7073005f 5f657272 6e6f5f6c 6f636174 ps.__errno_locat │ │ │ │ - 0x0000a3b4 696f6e00 77726974 65006368 64697200 ion.write.chdir. │ │ │ │ - 0x0000a3c4 5f657869 74007365 74706769 64006475 _exit.setpgid.du │ │ │ │ - 0x0000a3d4 70320067 65746769 64007369 67656d70 p2.getgid.sigemp │ │ │ │ - 0x0000a3e4 74797365 74007365 74736964 00736967 tyset.setsid.sig │ │ │ │ - 0x0000a3f4 61637469 6f6e0065 78656376 7000706f action.execvp.po │ │ │ │ - 0x0000a404 7369785f 73706177 6e5f6669 6c655f61 six_spawn_file_a │ │ │ │ - 0x0000a414 6374696f 6e735f61 64646f70 656e0070 ctions_addopen.p │ │ │ │ - 0x0000a424 6f736978 5f737061 776e5f66 696c655f osix_spawn_file_ │ │ │ │ - 0x0000a434 61637469 6f6e735f 61646463 6c6f7365 actions_addclose │ │ │ │ - 0x0000a444 00706f73 69785f73 7061776e 5f66696c .posix_spawn_fil │ │ │ │ - 0x0000a454 655f6163 74696f6e 735f6164 64647570 e_actions_adddup │ │ │ │ - 0x0000a464 3200706f 7369785f 73706177 6e5f6669 2.posix_spawn_fi │ │ │ │ - 0x0000a474 6c655f61 6374696f 6e735f69 6e697400 le_actions_init. │ │ │ │ - 0x0000a484 706f7369 785f7370 61776e61 7474725f posix_spawnattr_ │ │ │ │ - 0x0000a494 696e6974 00706f73 69785f73 7061776e init.posix_spawn │ │ │ │ - 0x0000a4a4 5f66696c 655f6163 74696f6e 735f6465 _file_actions_de │ │ │ │ - 0x0000a4b4 7374726f 7900706f 7369785f 73706177 stroy.posix_spaw │ │ │ │ - 0x0000a4c4 6e617474 725f6465 7374726f 79007369 nattr_destroy.si │ │ │ │ - 0x0000a4d4 67616464 73657400 706f7369 785f7370 gaddset.posix_sp │ │ │ │ - 0x0000a4e4 61776e61 7474725f 73657473 69676465 awnattr_setsigde │ │ │ │ - 0x0000a4f4 6661756c 7400706f 7369785f 73706177 fault.posix_spaw │ │ │ │ - 0x0000a504 6e617474 725f7365 74666c61 67730065 nattr_setflags.e │ │ │ │ - 0x0000a514 6e766972 6f6e006d 656d636d 70006263 nviron.memcmp.bc │ │ │ │ - 0x0000a524 6d700073 74726c65 6e007265 616c7061 mp.strlen.realpa │ │ │ │ - 0x0000a534 74680067 65746575 69640063 686f776e th.geteuid.chown │ │ │ │ - 0x0000a544 00667265 65007369 6764656c 73657400 .free.sigdelset. │ │ │ │ - 0x0000a554 73696769 736d656d 62657200 73696766 sigismember.sigf │ │ │ │ - 0x0000a564 696c6c73 65740061 6c61726d 00736967 illset.alarm.sig │ │ │ │ - 0x0000a574 73757370 656e6400 73696770 656e6469 suspend.sigpendi │ │ │ │ - 0x0000a584 6e670067 65746772 6769645f 72006765 ng.getgrgid_r.ge │ │ │ │ - 0x0000a594 7467726e 616d5f72 00676574 70776e61 tgrnam_r.getpwna │ │ │ │ - 0x0000a5a4 6d5f7200 67657467 726f7570 73007365 m_r.getgroups.se │ │ │ │ - 0x0000a5b4 7467726f 75707300 67657475 69640073 tgroups.getuid.s │ │ │ │ - 0x0000a5c4 65746567 69640067 65746567 69640073 etegid.getegid.s │ │ │ │ - 0x0000a5d4 65746575 69640067 65746772 656e7400 eteuid.getgrent. │ │ │ │ - 0x0000a5e4 656e6470 77656e74 00736574 7077656e endpwent.setpwen │ │ │ │ - 0x0000a5f4 74006765 74707765 6e740067 65746c6f t.getpwent.getlo │ │ │ │ - 0x0000a604 67696e00 656e6467 72656e74 00736574 gin.endgrent.set │ │ │ │ - 0x0000a614 6772656e 74006f70 656e6469 7200726d grent.opendir.rm │ │ │ │ - 0x0000a624 64697200 6d6b6469 72006765 74637764 dir.mkdir.getcwd │ │ │ │ - 0x0000a634 00747275 6e636174 65363400 72656e61 .truncate64.rena │ │ │ │ - 0x0000a644 6d650073 796d6c69 6e6b006c 696e6b00 me.symlink.link. │ │ │ │ - 0x0000a654 6c63686f 776e0072 6561646c 696e6b00 lchown.readlink. │ │ │ │ - 0x0000a664 756e6c69 6e6b0061 63636573 73006368 unlink.access.ch │ │ │ │ - 0x0000a674 6d6f6400 70617468 636f6e66 00756e73 mod.pathconf.uns │ │ │ │ - 0x0000a684 6574656e 7600636c 65617265 6e760067 etenv.clearenv.g │ │ │ │ - 0x0000a694 6574656e 76007365 74656e76 00707574 etenv.setenv.put │ │ │ │ - 0x0000a6a4 656e7600 66646f70 656e6469 7200636c env.fdopendir.cl │ │ │ │ - 0x0000a6b4 6f736564 69720066 63686469 72007374 osedir.fchdir.st │ │ │ │ - 0x0000a6c4 61747800 474c4942 435f322e 32380074 atx.GLIBC_2.28.t │ │ │ │ - 0x0000a6d4 656c6c64 69720073 65656b64 69720072 elldir.seekdir.r │ │ │ │ - 0x0000a6e4 6577696e 64646972 00667061 7468636f ewinddir.fpathco │ │ │ │ - 0x0000a6f4 6e660066 63686f77 6e006663 686d6f64 nf.fchown.fchmod │ │ │ │ - 0x0000a704 006f7065 6e617436 34006475 70007469 .openat64.dup.ti │ │ │ │ - 0x0000a714 6d657300 73657470 72696f72 69747900 mes.setpriority. │ │ │ │ - 0x0000a724 6e696365 00676574 7072696f 72697479 nice.getpriority │ │ │ │ - 0x0000a734 00657869 74006765 74706772 70006765 .exit.getpgrp.ge │ │ │ │ - 0x0000a744 74707069 64006765 74706964 00726561 tppid.getpid.rea │ │ │ │ - 0x0000a754 64646972 3634006d 656d6d6f 7665006d ddir64.memmove.m │ │ │ │ - 0x0000a764 656d7365 7400747a 73657400 72656765 emset.tzset.rege │ │ │ │ - 0x0000a774 72726f72 00726567 65786563 00726567 rror.regexec.reg │ │ │ │ - 0x0000a784 636f6d70 00726567 66726565 00676574 comp.regfree.get │ │ │ │ - 0x0000a794 656e7472 6f707900 474c4942 435f322e entropy.GLIBC_2. │ │ │ │ - 0x0000a7a4 32350067 6574686f 73746e61 6d65006d 25.gethostname.m │ │ │ │ - 0x0000a7b4 656d6368 72007265 616c6c6f 63006c69 emchr.realloc.li │ │ │ │ + 0x0000a304 79007265 67657272 6f720072 65676578 y.regerror.regex │ │ │ │ + 0x0000a314 6563006d 616c6c6f 63007265 67636f6d ec.malloc.regcom │ │ │ │ + 0x0000a324 70006d65 6d736574 00667265 65007265 p.memset.free.re │ │ │ │ + 0x0000a334 67667265 65006765 74686f73 746e616d gfree.gethostnam │ │ │ │ + 0x0000a344 65006d65 6d6d6f76 65006263 6d70006d e.memmove.bcmp.m │ │ │ │ + 0x0000a354 656d636d 70006d65 6d636872 00676574 emcmp.memchr.get │ │ │ │ + 0x0000a364 70676964 006b696c 6c706700 64757032 pgid.killpg.dup2 │ │ │ │ + 0x0000a374 005f6578 69740072 65616400 73797363 ._exit.read.sysc │ │ │ │ + 0x0000a384 6f6e6600 666f726b 00706970 65006765 onf.fork.pipe.ge │ │ │ │ + 0x0000a394 74707775 69645f72 00636c6f 73650073 tpwuid_r.close.s │ │ │ │ + 0x0000a3a4 65746769 64007365 74756964 006b696c etgid.setuid.kil │ │ │ │ + 0x0000a3b4 6c00696e 69746772 6f757073 00776169 l.initgroups.wai │ │ │ │ + 0x0000a3c4 74706964 005f5f65 72726e6f 5f6c6f63 tpid.__errno_loc │ │ │ │ + 0x0000a3d4 6174696f 6e006368 64697200 77726974 ation.chdir.writ │ │ │ │ + 0x0000a3e4 65006765 74676964 00706f73 69785f73 e.getgid.posix_s │ │ │ │ + 0x0000a3f4 7061776e 61747472 5f736574 666c6167 pawnattr_setflag │ │ │ │ + 0x0000a404 73007365 74706769 64007365 74736964 s.setpgid.setsid │ │ │ │ + 0x0000a414 00656e76 69726f6e 00736967 656d7074 .environ.sigempt │ │ │ │ + 0x0000a424 79736574 00736967 61637469 6f6e0065 yset.sigaction.e │ │ │ │ + 0x0000a434 78656376 7000706f 7369785f 73706177 xecvp.posix_spaw │ │ │ │ + 0x0000a444 6e5f6669 6c655f61 6374696f 6e735f61 n_file_actions_a │ │ │ │ + 0x0000a454 64646f70 656e0070 6f736978 5f737061 ddopen.posix_spa │ │ │ │ + 0x0000a464 776e5f66 696c655f 61637469 6f6e735f wn_file_actions_ │ │ │ │ + 0x0000a474 61646463 6c6f7365 00706f73 69785f73 addclose.posix_s │ │ │ │ + 0x0000a484 7061776e 5f66696c 655f6163 74696f6e pawn_file_action │ │ │ │ + 0x0000a494 735f6164 64647570 3200706f 7369785f s_adddup2.posix_ │ │ │ │ + 0x0000a4a4 73706177 6e5f6669 6c655f61 6374696f spawn_file_actio │ │ │ │ + 0x0000a4b4 6e735f69 6e697400 706f7369 785f7370 ns_init.posix_sp │ │ │ │ + 0x0000a4c4 61776e61 7474725f 696e6974 00706f73 awnattr_init.pos │ │ │ │ + 0x0000a4d4 69785f73 7061776e 5f66696c 655f6163 ix_spawn_file_ac │ │ │ │ + 0x0000a4e4 74696f6e 735f6164 64636864 69725f6e tions_addchdir_n │ │ │ │ + 0x0000a4f4 7000706f 7369785f 73706177 6e5f6669 p.posix_spawn_fi │ │ │ │ + 0x0000a504 6c655f61 6374696f 6e735f64 65737472 le_actions_destr │ │ │ │ + 0x0000a514 6f790070 6f736978 5f737061 776e6174 oy.posix_spawnat │ │ │ │ + 0x0000a524 74725f64 65737472 6f790073 69676164 tr_destroy.sigad │ │ │ │ + 0x0000a534 64736574 00706f73 69785f73 7061776e dset.posix_spawn │ │ │ │ + 0x0000a544 61747472 5f736574 73696764 65666175 attr_setsigdefau │ │ │ │ + 0x0000a554 6c740070 6f736978 5f737061 776e7000 lt.posix_spawnp. │ │ │ │ + 0x0000a564 474c4942 435f322e 31350073 74726c65 GLIBC_2.15.strle │ │ │ │ + 0x0000a574 6e007265 616c7061 74680067 65746575 n.realpath.geteu │ │ │ │ + 0x0000a584 69640063 686f776e 00736967 69736d65 id.chown.sigisme │ │ │ │ + 0x0000a594 6d626572 00736967 64656c73 65740073 mber.sigdelset.s │ │ │ │ + 0x0000a5a4 69676669 6c6c7365 7400616c 61726d00 igfillset.alarm. │ │ │ │ + 0x0000a5b4 73696773 75737065 6e640073 69677065 sigsuspend.sigpe │ │ │ │ + 0x0000a5c4 6e64696e 67006765 7467726e 616d5f72 nding.getgrnam_r │ │ │ │ + 0x0000a5d4 00676574 67726769 645f7200 67657470 .getgrgid_r.getp │ │ │ │ + 0x0000a5e4 776e616d 5f720067 65746772 6f757073 wnam_r.getgroups │ │ │ │ + 0x0000a5f4 00736574 67726f75 70730067 65747569 .setgroups.getui │ │ │ │ + 0x0000a604 64006765 74656769 64007365 74657569 d.getegid.seteui │ │ │ │ + 0x0000a614 6400656e 64707765 6e740073 65747077 d.endpwent.setpw │ │ │ │ + 0x0000a624 656e7400 73657465 67696400 67657470 ent.setegid.getp │ │ │ │ + 0x0000a634 77656e74 00656e64 6772656e 74007365 went.endgrent.se │ │ │ │ + 0x0000a644 74677265 6e740067 65746772 656e7400 tgrent.getgrent. │ │ │ │ + 0x0000a654 6765746c 6f67696e 006f7065 6e646972 getlogin.opendir │ │ │ │ + 0x0000a664 006d6b64 69720067 65746377 6400726d .mkdir.getcwd.rm │ │ │ │ + 0x0000a674 64697200 7472756e 63617465 36340072 dir.truncate64.r │ │ │ │ + 0x0000a684 656e616d 65007379 6d6c696e 6b006c69 ename.symlink.li │ │ │ │ + 0x0000a694 6e6b0072 6561646c 696e6b00 756e6c69 nk.readlink.unli │ │ │ │ + 0x0000a6a4 6e6b006c 63686f77 6e006368 6d6f6400 nk.lchown.chmod. │ │ │ │ + 0x0000a6b4 70617468 636f6e66 00616363 65737300 pathconf.access. │ │ │ │ + 0x0000a6c4 756e7365 74656e76 00636c65 6172656e unsetenv.clearen │ │ │ │ + 0x0000a6d4 76007365 74656e76 00676574 656e7600 v.setenv.getenv. │ │ │ │ + 0x0000a6e4 70757465 6e760066 646f7065 6e646972 putenv.fdopendir │ │ │ │ + 0x0000a6f4 00636c6f 73656469 72007465 6c6c6469 .closedir.telldi │ │ │ │ + 0x0000a704 72007365 656b6469 72006663 68646972 r.seekdir.fchdir │ │ │ │ + 0x0000a714 00726577 696e6464 69720073 74617478 .rewinddir.statx │ │ │ │ + 0x0000a724 00474c49 42435f32 2e323800 6663686d .GLIBC_2.28.fchm │ │ │ │ + 0x0000a734 6f640066 70617468 636f6e66 00666368 od.fpathconf.fch │ │ │ │ + 0x0000a744 6f776e00 6f70656e 61743634 00647570 own.openat64.dup │ │ │ │ + 0x0000a754 0074696d 6573006e 69636500 67657470 .times.nice.getp │ │ │ │ + 0x0000a764 72696f72 69747900 73657470 72696f72 riority.setprior │ │ │ │ + 0x0000a774 69747900 65786974 00676574 70677270 ity.exit.getpgrp │ │ │ │ + 0x0000a784 00676574 70706964 00676574 70696400 .getppid.getpid. │ │ │ │ + 0x0000a794 72656164 64697236 3400747a 73657400 readdir64.tzset. │ │ │ │ + 0x0000a7a4 67657465 6e74726f 70790047 4c494243 getentropy.GLIBC │ │ │ │ + 0x0000a7b4 5f322e32 35007265 616c6c6f 63006c69 _2.25.realloc.li │ │ │ │ 0x0000a7c4 62676d70 2e736f2e 313000 bgmp.so.10. │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.plt {} │ │ │ │ @@ -4,1468 +4,1468 @@ │ │ │ │ Disassembly of section .plt: │ │ │ │ │ │ │ │ 0000b67c <__libc_start_main@plt-0x14>: │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ ldr lr, [pc, #4] @ b68c <__libc_start_main@plt-0x4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr pc, [lr, #8]! │ │ │ │ - mvneq r1, r8, lsl r7 │ │ │ │ + mvneq r1, r0, lsl r7 │ │ │ │ │ │ │ │ 0000b690 <__libc_start_main@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ - ldr pc, [ip, #1816]! @ 0x718 │ │ │ │ - │ │ │ │ -0000b69c : │ │ │ │ - add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ - add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1808]! @ 0x710 │ │ │ │ │ │ │ │ -0000b6a8 <__gmon_start__@plt>: │ │ │ │ +0000b69c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1800]! @ 0x708 │ │ │ │ │ │ │ │ -0000b6b4 : │ │ │ │ +0000b6a8 <__gmon_start__@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1792]! @ 0x700 │ │ │ │ │ │ │ │ -0000b6c0 : │ │ │ │ +0000b6b4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1784]! @ 0x6f8 │ │ │ │ │ │ │ │ -0000b6cc : │ │ │ │ +0000b6c0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1776]! @ 0x6f0 │ │ │ │ │ │ │ │ -0000b6d8 : │ │ │ │ +0000b6cc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1768]! @ 0x6e8 │ │ │ │ │ │ │ │ -0000b6e4 : │ │ │ │ +0000b6d8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1760]! @ 0x6e0 │ │ │ │ │ │ │ │ -0000b6f0 : │ │ │ │ +0000b6e4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1752]! @ 0x6d8 │ │ │ │ │ │ │ │ -0000b6fc <__fcntl_time64@plt>: │ │ │ │ +0000b6f0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1744]! @ 0x6d0 │ │ │ │ │ │ │ │ -0000b708 : │ │ │ │ +0000b6fc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1736]! @ 0x6c8 │ │ │ │ │ │ │ │ -0000b714 : │ │ │ │ +0000b708 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1728]! @ 0x6c0 │ │ │ │ │ │ │ │ -0000b720 <__errno_location@plt>: │ │ │ │ +0000b714 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1720]! @ 0x6b8 │ │ │ │ │ │ │ │ -0000b72c : │ │ │ │ +0000b720 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1712]! @ 0x6b0 │ │ │ │ │ │ │ │ -0000b738 <_exit@plt>: │ │ │ │ +0000b72c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1704]! @ 0x6a8 │ │ │ │ │ │ │ │ -0000b744 : │ │ │ │ +0000b738 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1696]! @ 0x6a0 │ │ │ │ │ │ │ │ -0000b750 : │ │ │ │ +0000b744 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1688]! @ 0x698 │ │ │ │ │ │ │ │ -0000b75c : │ │ │ │ +0000b750 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1680]! @ 0x690 │ │ │ │ │ │ │ │ -0000b768 : │ │ │ │ +0000b75c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1672]! @ 0x688 │ │ │ │ │ │ │ │ -0000b774 : │ │ │ │ +0000b768 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1664]! @ 0x680 │ │ │ │ │ │ │ │ -0000b780 : │ │ │ │ +0000b774 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1656]! @ 0x678 │ │ │ │ │ │ │ │ -0000b78c : │ │ │ │ +0000b780 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1648]! @ 0x670 │ │ │ │ │ │ │ │ -0000b798 : │ │ │ │ +0000b78c <__fcntl_time64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1640]! @ 0x668 │ │ │ │ │ │ │ │ -0000b7a4 : │ │ │ │ +0000b798 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1632]! @ 0x660 │ │ │ │ │ │ │ │ -0000b7b0 : │ │ │ │ +0000b7a4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1624]! @ 0x658 │ │ │ │ │ │ │ │ -0000b7bc : │ │ │ │ +0000b7b0 <__errno_location@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1616]! @ 0x650 │ │ │ │ │ │ │ │ -0000b7c8 : │ │ │ │ +0000b7bc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1608]! @ 0x648 │ │ │ │ │ │ │ │ -0000b7d4 : │ │ │ │ +0000b7c8 <_exit@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1600]! @ 0x640 │ │ │ │ │ │ │ │ -0000b7e0 : │ │ │ │ +0000b7d4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1592]! @ 0x638 │ │ │ │ │ │ │ │ -0000b7ec : │ │ │ │ +0000b7e0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1584]! @ 0x630 │ │ │ │ │ │ │ │ -0000b7f8 : │ │ │ │ +0000b7ec : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1576]! @ 0x628 │ │ │ │ │ │ │ │ -0000b804 : │ │ │ │ +0000b7f8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1568]! @ 0x620 │ │ │ │ │ │ │ │ -0000b810 : │ │ │ │ +0000b804 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1560]! @ 0x618 │ │ │ │ │ │ │ │ -0000b81c : │ │ │ │ +0000b810 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1552]! @ 0x610 │ │ │ │ │ │ │ │ -0000b828 : │ │ │ │ +0000b81c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1544]! @ 0x608 │ │ │ │ │ │ │ │ -0000b834 : │ │ │ │ +0000b828 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1536]! @ 0x600 │ │ │ │ │ │ │ │ -0000b840 : │ │ │ │ +0000b834 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1528]! @ 0x5f8 │ │ │ │ │ │ │ │ -0000b84c : │ │ │ │ +0000b840 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1520]! @ 0x5f0 │ │ │ │ │ │ │ │ -0000b858 : │ │ │ │ +0000b84c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1512]! @ 0x5e8 │ │ │ │ │ │ │ │ -0000b864 : │ │ │ │ +0000b858 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1504]! @ 0x5e0 │ │ │ │ │ │ │ │ -0000b870 : │ │ │ │ +0000b864 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1496]! @ 0x5d8 │ │ │ │ │ │ │ │ -0000b87c : │ │ │ │ +0000b870 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1488]! @ 0x5d0 │ │ │ │ │ │ │ │ -0000b888 : │ │ │ │ +0000b87c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1480]! @ 0x5c8 │ │ │ │ │ │ │ │ -0000b894 : │ │ │ │ +0000b888 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1472]! @ 0x5c0 │ │ │ │ │ │ │ │ -0000b8a0 : │ │ │ │ +0000b894 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1464]! @ 0x5b8 │ │ │ │ │ │ │ │ -0000b8ac : │ │ │ │ +0000b8a0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1456]! @ 0x5b0 │ │ │ │ │ │ │ │ -0000b8b8 : │ │ │ │ +0000b8ac : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1448]! @ 0x5a8 │ │ │ │ │ │ │ │ -0000b8c4 : │ │ │ │ +0000b8b8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1440]! @ 0x5a0 │ │ │ │ │ │ │ │ -0000b8d0 : │ │ │ │ +0000b8c4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1432]! @ 0x598 │ │ │ │ │ │ │ │ -0000b8dc : │ │ │ │ +0000b8d0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1424]! @ 0x590 │ │ │ │ │ │ │ │ -0000b8e8 : │ │ │ │ +0000b8dc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1416]! @ 0x588 │ │ │ │ │ │ │ │ -0000b8f4 <__utimensat64@plt>: │ │ │ │ +0000b8e8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1408]! @ 0x580 │ │ │ │ │ │ │ │ -0000b900 : │ │ │ │ +0000b8f4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1400]! @ 0x578 │ │ │ │ │ │ │ │ -0000b90c : │ │ │ │ +0000b900 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1392]! @ 0x570 │ │ │ │ │ │ │ │ -0000b918 : │ │ │ │ +0000b90c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1384]! @ 0x568 │ │ │ │ │ │ │ │ -0000b924 : │ │ │ │ +0000b918 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1376]! @ 0x560 │ │ │ │ │ │ │ │ -0000b930 : │ │ │ │ +0000b924 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1368]! @ 0x558 │ │ │ │ │ │ │ │ -0000b93c : │ │ │ │ +0000b930 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1360]! @ 0x550 │ │ │ │ │ │ │ │ -0000b948 : │ │ │ │ +0000b93c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1352]! @ 0x548 │ │ │ │ │ │ │ │ -0000b954 : │ │ │ │ +0000b948 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1344]! @ 0x540 │ │ │ │ │ │ │ │ -0000b960 : │ │ │ │ +0000b954 <__utimensat64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1336]! @ 0x538 │ │ │ │ │ │ │ │ -0000b96c <__lstat64_time64@plt>: │ │ │ │ +0000b960 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1328]! @ 0x530 │ │ │ │ │ │ │ │ -0000b978 : │ │ │ │ +0000b96c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1320]! @ 0x528 │ │ │ │ │ │ │ │ -0000b984 : │ │ │ │ +0000b978 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1312]! @ 0x520 │ │ │ │ │ │ │ │ -0000b990 : │ │ │ │ +0000b984 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1304]! @ 0x518 │ │ │ │ │ │ │ │ -0000b99c : │ │ │ │ +0000b990 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1296]! @ 0x510 │ │ │ │ │ │ │ │ -0000b9a8 : │ │ │ │ +0000b99c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1288]! @ 0x508 │ │ │ │ │ │ │ │ -0000b9b4 : │ │ │ │ +0000b9a8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1280]! @ 0x500 │ │ │ │ │ │ │ │ -0000b9c0 : │ │ │ │ +0000b9b4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1272]! @ 0x4f8 │ │ │ │ │ │ │ │ -0000b9cc : │ │ │ │ +0000b9c0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1264]! @ 0x4f0 │ │ │ │ │ │ │ │ -0000b9d8 : │ │ │ │ +0000b9cc <__lstat64_time64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1256]! @ 0x4e8 │ │ │ │ │ │ │ │ -0000b9e4 : │ │ │ │ +0000b9d8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1248]! @ 0x4e0 │ │ │ │ │ │ │ │ -0000b9f0 : │ │ │ │ +0000b9e4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1240]! @ 0x4d8 │ │ │ │ │ │ │ │ -0000b9fc : │ │ │ │ +0000b9f0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1232]! @ 0x4d0 │ │ │ │ │ │ │ │ -0000ba08 : │ │ │ │ +0000b9fc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1224]! @ 0x4c8 │ │ │ │ │ │ │ │ -0000ba14 : │ │ │ │ +0000ba08 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1216]! @ 0x4c0 │ │ │ │ │ │ │ │ -0000ba20 <__clock_getres64@plt>: │ │ │ │ +0000ba14 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1208]! @ 0x4b8 │ │ │ │ │ │ │ │ -0000ba2c <__clock_gettime64@plt>: │ │ │ │ +0000ba20 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1200]! @ 0x4b0 │ │ │ │ │ │ │ │ -0000ba38 : │ │ │ │ +0000ba2c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1192]! @ 0x4a8 │ │ │ │ │ │ │ │ -0000ba44 <__localtime64_r@plt>: │ │ │ │ +0000ba38 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1184]! @ 0x4a0 │ │ │ │ │ │ │ │ -0000ba50 : │ │ │ │ +0000ba44 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1176]! @ 0x498 │ │ │ │ │ │ │ │ -0000ba5c : │ │ │ │ +0000ba50 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1168]! @ 0x490 │ │ │ │ │ │ │ │ -0000ba68 : │ │ │ │ +0000ba5c <__clock_getres64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1160]! @ 0x488 │ │ │ │ │ │ │ │ -0000ba74 : │ │ │ │ +0000ba68 <__clock_gettime64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1152]! @ 0x480 │ │ │ │ │ │ │ │ -0000ba80 : │ │ │ │ +0000ba74 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1144]! @ 0x478 │ │ │ │ │ │ │ │ -0000ba8c : │ │ │ │ +0000ba80 <__localtime64_r@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1136]! @ 0x470 │ │ │ │ │ │ │ │ -0000ba98 : │ │ │ │ +0000ba8c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1128]! @ 0x468 │ │ │ │ │ │ │ │ -0000baa4 : │ │ │ │ +0000ba98 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1120]! @ 0x460 │ │ │ │ │ │ │ │ -0000bab0 : │ │ │ │ +0000baa4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1112]! @ 0x458 │ │ │ │ │ │ │ │ -0000babc : │ │ │ │ +0000bab0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1104]! @ 0x450 │ │ │ │ │ │ │ │ -0000bac8 : │ │ │ │ +0000babc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1096]! @ 0x448 │ │ │ │ │ │ │ │ -0000bad4 : │ │ │ │ +0000bac8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1088]! @ 0x440 │ │ │ │ │ │ │ │ -0000bae0 : │ │ │ │ +0000bad4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1080]! @ 0x438 │ │ │ │ │ │ │ │ -0000baec : │ │ │ │ +0000bae0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1072]! @ 0x430 │ │ │ │ │ │ │ │ -0000baf8 : │ │ │ │ +0000baec : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1064]! @ 0x428 │ │ │ │ │ │ │ │ -0000bb04 : │ │ │ │ +0000baf8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1056]! @ 0x420 │ │ │ │ │ │ │ │ -0000bb10 : │ │ │ │ +0000bb04 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1048]! @ 0x418 │ │ │ │ │ │ │ │ -0000bb1c : │ │ │ │ +0000bb10 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1040]! @ 0x410 │ │ │ │ │ │ │ │ -0000bb28 : │ │ │ │ +0000bb1c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1032]! @ 0x408 │ │ │ │ │ │ │ │ -0000bb34 : │ │ │ │ +0000bb28 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1024]! @ 0x400 │ │ │ │ │ │ │ │ -0000bb40 : │ │ │ │ +0000bb34 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1016]! @ 0x3f8 │ │ │ │ │ │ │ │ -0000bb4c : │ │ │ │ +0000bb40 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1008]! @ 0x3f0 │ │ │ │ │ │ │ │ -0000bb58 : │ │ │ │ +0000bb4c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #1000]! @ 0x3e8 │ │ │ │ │ │ │ │ -0000bb64 : │ │ │ │ +0000bb58 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #992]! @ 0x3e0 │ │ │ │ │ │ │ │ -0000bb70 : │ │ │ │ +0000bb64 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #984]! @ 0x3d8 │ │ │ │ │ │ │ │ -0000bb7c <__stat64_time64@plt>: │ │ │ │ +0000bb70 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #976]! @ 0x3d0 │ │ │ │ │ │ │ │ -0000bb88 <__fstat64_time64@plt>: │ │ │ │ +0000bb7c <__stat64_time64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #968]! @ 0x3c8 │ │ │ │ │ │ │ │ -0000bb94 : │ │ │ │ +0000bb88 <__fstat64_time64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #960]! @ 0x3c0 │ │ │ │ │ │ │ │ -0000bba0 : │ │ │ │ +0000bb94 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #952]! @ 0x3b8 │ │ │ │ │ │ │ │ -0000bbac : │ │ │ │ +0000bba0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #944]! @ 0x3b0 │ │ │ │ │ │ │ │ -0000bbb8 : │ │ │ │ +0000bbac : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #936]! @ 0x3a8 │ │ │ │ │ │ │ │ -0000bbc4 : │ │ │ │ +0000bbb8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #928]! @ 0x3a0 │ │ │ │ │ │ │ │ -0000bbd0 : │ │ │ │ +0000bbc4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #920]! @ 0x398 │ │ │ │ │ │ │ │ -0000bbdc : │ │ │ │ +0000bbd0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #912]! @ 0x390 │ │ │ │ │ │ │ │ -0000bbe8 : │ │ │ │ +0000bbdc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #904]! @ 0x388 │ │ │ │ │ │ │ │ -0000bbf4 : │ │ │ │ +0000bbe8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #896]! @ 0x380 │ │ │ │ │ │ │ │ -0000bc00 : │ │ │ │ +0000bbf4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #888]! @ 0x378 │ │ │ │ │ │ │ │ -0000bc0c : │ │ │ │ +0000bc00 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #880]! @ 0x370 │ │ │ │ │ │ │ │ -0000bc18 : │ │ │ │ +0000bc0c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #872]! @ 0x368 │ │ │ │ │ │ │ │ -0000bc24 : │ │ │ │ +0000bc18 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #864]! @ 0x360 │ │ │ │ │ │ │ │ -0000bc30 : │ │ │ │ +0000bc24 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #856]! @ 0x358 │ │ │ │ │ │ │ │ -0000bc3c : │ │ │ │ +0000bc30 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #848]! @ 0x350 │ │ │ │ │ │ │ │ -0000bc48 : │ │ │ │ +0000bc3c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #840]! @ 0x348 │ │ │ │ │ │ │ │ -0000bc54 : │ │ │ │ +0000bc48 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #832]! @ 0x340 │ │ │ │ │ │ │ │ -0000bc60 : │ │ │ │ +0000bc54 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #824]! @ 0x338 │ │ │ │ │ │ │ │ -0000bc6c : │ │ │ │ +0000bc60 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #816]! @ 0x330 │ │ │ │ │ │ │ │ -0000bc78 : │ │ │ │ +0000bc6c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #808]! @ 0x328 │ │ │ │ │ │ │ │ -0000bc84 : │ │ │ │ +0000bc78 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #800]! @ 0x320 │ │ │ │ │ │ │ │ -0000bc90 : │ │ │ │ +0000bc84 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #792]! @ 0x318 │ │ │ │ │ │ │ │ -0000bc9c : │ │ │ │ +0000bc90 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #784]! @ 0x310 │ │ │ │ │ │ │ │ -0000bca8 : │ │ │ │ +0000bc9c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #776]! @ 0x308 │ │ │ │ │ │ │ │ -0000bcb4 : │ │ │ │ +0000bca8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #768]! @ 0x300 │ │ │ │ │ │ │ │ -0000bcc0 : │ │ │ │ +0000bcb4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #760]! @ 0x2f8 │ │ │ │ │ │ │ │ -0000bccc : │ │ │ │ +0000bcc0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #752]! @ 0x2f0 │ │ │ │ │ │ │ │ -0000bcd8 : │ │ │ │ +0000bccc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #744]! @ 0x2e8 │ │ │ │ │ │ │ │ -0000bce4 : │ │ │ │ +0000bcd8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #736]! @ 0x2e0 │ │ │ │ │ │ │ │ -0000bcf0 : │ │ │ │ +0000bce4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #728]! @ 0x2d8 │ │ │ │ │ │ │ │ -0000bcfc <__utime64@plt>: │ │ │ │ +0000bcf0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #720]! @ 0x2d0 │ │ │ │ │ │ │ │ -0000bd08 : │ │ │ │ +0000bcfc <__utime64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #712]! @ 0x2c8 │ │ │ │ │ │ │ │ -0000bd14 : │ │ │ │ +0000bd08 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #704]! @ 0x2c0 │ │ │ │ │ │ │ │ -0000bd20 : │ │ │ │ +0000bd14 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #696]! @ 0x2b8 │ │ │ │ │ │ │ │ -0000bd2c : │ │ │ │ +0000bd20 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #688]! @ 0x2b0 │ │ │ │ │ │ │ │ -0000bd38 : │ │ │ │ +0000bd2c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #680]! @ 0x2a8 │ │ │ │ │ │ │ │ -0000bd44 : │ │ │ │ +0000bd38 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #672]! @ 0x2a0 │ │ │ │ │ │ │ │ -0000bd50 : │ │ │ │ +0000bd44 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #664]! @ 0x298 │ │ │ │ │ │ │ │ -0000bd5c <__xpg_strerror_r@plt>: │ │ │ │ +0000bd50 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #656]! @ 0x290 │ │ │ │ │ │ │ │ -0000bd68 : │ │ │ │ +0000bd5c <__xpg_strerror_r@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #648]! @ 0x288 │ │ │ │ │ │ │ │ -0000bd74 : │ │ │ │ +0000bd68 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #640]! @ 0x280 │ │ │ │ │ │ │ │ -0000bd80 : │ │ │ │ +0000bd74 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #632]! @ 0x278 │ │ │ │ │ │ │ │ -0000bd8c : │ │ │ │ +0000bd80 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #624]! @ 0x270 │ │ │ │ │ │ │ │ -0000bd98 : │ │ │ │ +0000bd8c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #616]! @ 0x268 │ │ │ │ │ │ │ │ -0000bda4 <__gmpn_rshift@plt>: │ │ │ │ +0000bd98 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #608]! @ 0x260 │ │ │ │ │ │ │ │ -0000bdb0 <__gmpn_lshift@plt>: │ │ │ │ +0000bda4 <__gmpn_rshift@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #600]! @ 0x258 │ │ │ │ │ │ │ │ -0000bdbc <__gmpz_get_d@plt>: │ │ │ │ +0000bdb0 <__gmpn_lshift@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #592]! @ 0x250 │ │ │ │ │ │ │ │ -0000bdc8 <__gmpz_get_d_2exp@plt>: │ │ │ │ +0000bdbc <__gmpz_get_d@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #584]! @ 0x248 │ │ │ │ │ │ │ │ -0000bdd4 : │ │ │ │ +0000bdc8 <__gmpz_get_d_2exp@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #576]! @ 0x240 │ │ │ │ │ │ │ │ -0000bde0 <__gmpn_gcd_1@plt>: │ │ │ │ +0000bdd4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #568]! @ 0x238 │ │ │ │ │ │ │ │ -0000bdec <__assert_fail@plt>: │ │ │ │ +0000bde0 <__gmpn_gcd_1@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #560]! @ 0x230 │ │ │ │ │ │ │ │ -0000bdf8 <__gmpz_init@plt>: │ │ │ │ +0000bdec <__assert_fail@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #552]! @ 0x228 │ │ │ │ │ │ │ │ -0000be04 <__gmpz_gcd@plt>: │ │ │ │ +0000bdf8 <__gmpz_init@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #544]! @ 0x220 │ │ │ │ │ │ │ │ -0000be10 <__gmpz_clear@plt>: │ │ │ │ +0000be04 <__gmpz_gcd@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #536]! @ 0x218 │ │ │ │ │ │ │ │ -0000be1c <__gmpz_gcdext@plt>: │ │ │ │ +0000be10 <__gmpz_clear@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #528]! @ 0x210 │ │ │ │ │ │ │ │ -0000be28 <__gmpn_tdiv_qr@plt>: │ │ │ │ +0000be1c <__gmpz_gcdext@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #520]! @ 0x208 │ │ │ │ │ │ │ │ -0000be34 <__gmpz_sizeinbase@plt>: │ │ │ │ +0000be28 <__gmpn_tdiv_qr@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #512]! @ 0x200 │ │ │ │ │ │ │ │ -0000be40 <__gmpz_export@plt>: │ │ │ │ +0000be34 <__gmpz_sizeinbase@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #504]! @ 0x1f8 │ │ │ │ │ │ │ │ -0000be4c <__gmpz_probab_prime_p@plt>: │ │ │ │ +0000be40 <__gmpz_export@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #496]! @ 0x1f0 │ │ │ │ │ │ │ │ -0000be58 <__gmpz_nextprime@plt>: │ │ │ │ +0000be4c <__gmpz_probab_prime_p@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #488]! @ 0x1e8 │ │ │ │ │ │ │ │ -0000be64 <__gmpz_powm@plt>: │ │ │ │ +0000be58 <__gmpz_nextprime@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #480]! @ 0x1e0 │ │ │ │ │ │ │ │ -0000be70 <__gmpz_powm_sec@plt>: │ │ │ │ +0000be64 <__gmpz_powm@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #472]! @ 0x1d8 │ │ │ │ │ │ │ │ -0000be7c <__gmpz_invert@plt>: │ │ │ │ +0000be70 <__gmpz_powm_sec@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #464]! @ 0x1d0 │ │ │ │ │ │ │ │ -0000be88 <__gmpn_and_n@plt>: │ │ │ │ +0000be7c <__gmpz_invert@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #456]! @ 0x1c8 │ │ │ │ │ │ │ │ -0000be94 <__gmpn_andn_n@plt>: │ │ │ │ +0000be88 <__gmpn_and_n@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #448]! @ 0x1c0 │ │ │ │ │ │ │ │ -0000bea0 <__gmpn_ior_n@plt>: │ │ │ │ +0000be94 <__gmpn_andn_n@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #440]! @ 0x1b8 │ │ │ │ │ │ │ │ -0000beac <__gmpn_xor_n@plt>: │ │ │ │ +0000bea0 <__gmpn_ior_n@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #432]! @ 0x1b0 │ │ │ │ │ │ │ │ -0000beb8 <__gmpn_cmp@plt>: │ │ │ │ +0000beac <__gmpn_xor_n@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #424]! @ 0x1a8 │ │ │ │ │ │ │ │ -0000bec4 <__gmpn_divrem_1@plt>: │ │ │ │ +0000beb8 <__gmpn_cmp@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #416]! @ 0x1a0 │ │ │ │ │ │ │ │ -0000bed0 <__gmpn_add@plt>: │ │ │ │ +0000bec4 <__gmpn_divrem_1@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #408]! @ 0x198 │ │ │ │ │ │ │ │ -0000bedc <__gmpn_sub@plt>: │ │ │ │ +0000bed0 <__gmpn_add@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #400]! @ 0x190 │ │ │ │ │ │ │ │ -0000bee8 <__gmpn_mod_1@plt>: │ │ │ │ +0000bedc <__gmpn_sub@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #392]! @ 0x188 │ │ │ │ │ │ │ │ -0000bef4 <__gmpn_popcount@plt>: │ │ │ │ +0000bee8 <__gmpn_mod_1@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #384]! @ 0x180 │ │ │ │ │ │ │ │ -0000bf00 <__gmpn_add_1@plt>: │ │ │ │ +0000bef4 <__gmpn_popcount@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #376]! @ 0x178 │ │ │ │ │ │ │ │ -0000bf0c <__gmpn_sub_1@plt>: │ │ │ │ +0000bf00 <__gmpn_add_1@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #368]! @ 0x170 │ │ │ │ │ │ │ │ -0000bf18 <__gmpn_mul_1@plt>: │ │ │ │ +0000bf0c <__gmpn_sub_1@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #360]! @ 0x168 │ │ │ │ │ │ │ │ -0000bf24 <__gmpn_mul@plt>: │ │ │ │ +0000bf18 <__gmpn_mul_1@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #352]! @ 0x160 │ │ │ │ │ │ │ │ -0000bf30 : │ │ │ │ +0000bf24 <__gmpn_mul@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #344]! @ 0x158 │ │ │ │ │ │ │ │ -0000bf3c : │ │ │ │ +0000bf30 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #336]! @ 0x150 │ │ │ │ │ │ │ │ -0000bf48 : │ │ │ │ +0000bf3c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #328]! @ 0x148 │ │ │ │ │ │ │ │ -0000bf54 : │ │ │ │ +0000bf48 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #320]! @ 0x140 │ │ │ │ │ │ │ │ -0000bf60 : │ │ │ │ +0000bf54 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #312]! @ 0x138 │ │ │ │ │ │ │ │ -0000bf6c : │ │ │ │ +0000bf60 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #304]! @ 0x130 │ │ │ │ │ │ │ │ -0000bf78 : │ │ │ │ +0000bf6c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #296]! @ 0x128 │ │ │ │ │ │ │ │ -0000bf84 <__ctype_b_loc@plt>: │ │ │ │ +0000bf78 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #288]! @ 0x120 │ │ │ │ │ │ │ │ -0000bf90 : │ │ │ │ +0000bf84 <__ctype_b_loc@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #280]! @ 0x118 │ │ │ │ │ │ │ │ -0000bf9c : │ │ │ │ +0000bf90 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #272]! @ 0x110 │ │ │ │ │ │ │ │ -0000bfa8 : │ │ │ │ +0000bf9c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #264]! @ 0x108 │ │ │ │ │ │ │ │ -0000bfb4 : │ │ │ │ +0000bfa8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #256]! @ 0x100 │ │ │ │ │ │ │ │ -0000bfc0 <__isoc23_strtol@plt>: │ │ │ │ +0000bfb4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #248]! @ 0xf8 │ │ │ │ │ │ │ │ -0000bfcc : │ │ │ │ +0000bfc0 <__isoc23_strtol@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #240]! @ 0xf0 │ │ │ │ │ │ │ │ -0000bfd8 <__isoc23_strtoul@plt>: │ │ │ │ +0000bfcc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #232]! @ 0xe8 │ │ │ │ │ │ │ │ -0000bfe4 : │ │ │ │ +0000bfd8 <__isoc23_strtoul@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #224]! @ 0xe0 │ │ │ │ │ │ │ │ -0000bff0 : │ │ │ │ +0000bfe4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #216]! @ 0xd8 │ │ │ │ │ │ │ │ -0000bffc : │ │ │ │ +0000bff0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #208]! @ 0xd0 │ │ │ │ │ │ │ │ -0000c008 : │ │ │ │ +0000bffc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #200]! @ 0xc8 │ │ │ │ │ │ │ │ -0000c014 : │ │ │ │ +0000c008 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #192]! @ 0xc0 │ │ │ │ │ │ │ │ -0000c020 : │ │ │ │ +0000c014 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #184]! @ 0xb8 │ │ │ │ │ │ │ │ -0000c02c : │ │ │ │ +0000c020 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #176]! @ 0xb0 │ │ │ │ │ │ │ │ -0000c038 : │ │ │ │ +0000c02c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #168]! @ 0xa8 │ │ │ │ │ │ │ │ -0000c044 : │ │ │ │ +0000c038 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #160]! @ 0xa0 │ │ │ │ │ │ │ │ -0000c050 : │ │ │ │ +0000c044 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #152]! @ 0x98 │ │ │ │ │ │ │ │ -0000c05c : │ │ │ │ +0000c050 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #144]! @ 0x90 │ │ │ │ │ │ │ │ -0000c068 <__nanosleep64@plt>: │ │ │ │ +0000c05c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #136]! @ 0x88 │ │ │ │ │ │ │ │ -0000c074 <__time64@plt>: │ │ │ │ +0000c068 <__nanosleep64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #128]! @ 0x80 │ │ │ │ │ │ │ │ -0000c080 <__ctime64_r@plt>: │ │ │ │ +0000c074 <__time64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #120]! @ 0x78 │ │ │ │ │ │ │ │ -0000c08c : │ │ │ │ +0000c080 <__ctime64_r@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #112]! @ 0x70 │ │ │ │ │ │ │ │ -0000c098 : │ │ │ │ +0000c08c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #104]! @ 0x68 │ │ │ │ │ │ │ │ -0000c0a4 : │ │ │ │ +0000c098 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #96]! @ 0x60 │ │ │ │ │ │ │ │ -0000c0b0 : │ │ │ │ +0000c0a4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #88]! @ 0x58 │ │ │ │ │ │ │ │ -0000c0bc : │ │ │ │ +0000c0b0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #80]! @ 0x50 │ │ │ │ │ │ │ │ -0000c0c8 : │ │ │ │ +0000c0bc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #72]! @ 0x48 │ │ │ │ │ │ │ │ -0000c0d4 : │ │ │ │ +0000c0c8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #64]! @ 0x40 │ │ │ │ │ │ │ │ -0000c0e0 : │ │ │ │ +0000c0d4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #56]! @ 0x38 │ │ │ │ │ │ │ │ -0000c0ec : │ │ │ │ +0000c0e0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #48]! @ 0x30 │ │ │ │ │ │ │ │ -0000c0f8 : │ │ │ │ +0000c0ec : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #40]! @ 0x28 │ │ │ │ │ │ │ │ -0000c104 : │ │ │ │ +0000c0f8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #32]! │ │ │ │ │ │ │ │ -0000c110 : │ │ │ │ +0000c104 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #24]! │ │ │ │ │ │ │ │ -0000c11c : │ │ │ │ +0000c110 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #16]! │ │ │ │ │ │ │ │ -0000c128 : │ │ │ │ +0000c11c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #8]! │ │ │ │ │ │ │ │ -0000c134 <__getrusage64@plt>: │ │ │ │ +0000c128 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #921600 @ 0xe1000 │ │ │ │ ldr pc, [ip, #0]! │ │ │ │ │ │ │ │ -0000c140 <__gettimeofday64@plt>: │ │ │ │ +0000c134 <__getrusage64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4088]! @ 0xff8 │ │ │ │ │ │ │ │ -0000c14c : │ │ │ │ +0000c140 <__gettimeofday64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4080]! @ 0xff0 │ │ │ │ │ │ │ │ -0000c158 <__timerfd_settime64@plt>: │ │ │ │ +0000c14c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4072]! @ 0xfe8 │ │ │ │ │ │ │ │ -0000c164 : │ │ │ │ +0000c158 <__timerfd_settime64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4064]! @ 0xfe0 │ │ │ │ │ │ │ │ -0000c170 : │ │ │ │ +0000c164 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4056]! @ 0xfd8 │ │ │ │ │ │ │ │ -0000c17c : │ │ │ │ +0000c170 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4048]! @ 0xfd0 │ │ │ │ │ │ │ │ -0000c188 : │ │ │ │ +0000c17c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4040]! @ 0xfc8 │ │ │ │ │ │ │ │ -0000c194 : │ │ │ │ +0000c188 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4032]! @ 0xfc0 │ │ │ │ │ │ │ │ -0000c1a0 : │ │ │ │ +0000c194 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4024]! @ 0xfb8 │ │ │ │ │ │ │ │ -0000c1ac : │ │ │ │ +0000c1a0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4016]! @ 0xfb0 │ │ │ │ │ │ │ │ -0000c1b8 : │ │ │ │ +0000c1ac : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4008]! @ 0xfa8 │ │ │ │ │ │ │ │ -0000c1c4 : │ │ │ │ +0000c1b8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #4000]! @ 0xfa0 │ │ │ │ │ │ │ │ -0000c1d0 : │ │ │ │ +0000c1c4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3992]! @ 0xf98 │ │ │ │ │ │ │ │ -0000c1dc : │ │ │ │ +0000c1d0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3984]! @ 0xf90 │ │ │ │ │ │ │ │ -0000c1e8 : │ │ │ │ +0000c1dc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3976]! @ 0xf88 │ │ │ │ │ │ │ │ -0000c1f4 : │ │ │ │ +0000c1e8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3968]! @ 0xf80 │ │ │ │ │ │ │ │ -0000c200 : │ │ │ │ +0000c1f4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3960]! @ 0xf78 │ │ │ │ │ │ │ │ -0000c20c : │ │ │ │ +0000c200 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3952]! @ 0xf70 │ │ │ │ │ │ │ │ -0000c218 : │ │ │ │ +0000c20c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3944]! @ 0xf68 │ │ │ │ │ │ │ │ -0000c224 : │ │ │ │ +0000c218 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3936]! @ 0xf60 │ │ │ │ │ │ │ │ -0000c230 : │ │ │ │ +0000c224 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3928]! @ 0xf58 │ │ │ │ │ │ │ │ -0000c23c : │ │ │ │ +0000c230 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3920]! @ 0xf50 │ │ │ │ │ │ │ │ -0000c248 : │ │ │ │ +0000c23c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3912]! @ 0xf48 │ │ │ │ │ │ │ │ -0000c254 : │ │ │ │ +0000c248 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3904]! @ 0xf40 │ │ │ │ │ │ │ │ -0000c260 : │ │ │ │ +0000c254 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3896]! @ 0xf38 │ │ │ │ │ │ │ │ -0000c26c <__pthread_cond_timedwait64@plt>: │ │ │ │ +0000c260 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3888]! @ 0xf30 │ │ │ │ │ │ │ │ -0000c278 : │ │ │ │ +0000c26c <__pthread_cond_timedwait64@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3880]! @ 0xf28 │ │ │ │ │ │ │ │ -0000c284 : │ │ │ │ +0000c278 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3872]! @ 0xf20 │ │ │ │ │ │ │ │ -0000c290 : │ │ │ │ +0000c284 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3864]! @ 0xf18 │ │ │ │ │ │ │ │ -0000c29c : │ │ │ │ +0000c290 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3856]! @ 0xf10 │ │ │ │ │ │ │ │ -0000c2a8 : │ │ │ │ +0000c29c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3848]! @ 0xf08 │ │ │ │ │ │ │ │ -0000c2b4 : │ │ │ │ +0000c2a8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3840]! @ 0xf00 │ │ │ │ │ │ │ │ -0000c2c0 : │ │ │ │ +0000c2b4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3832]! @ 0xef8 │ │ │ │ │ │ │ │ -0000c2cc : │ │ │ │ +0000c2c0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3824]! @ 0xef0 │ │ │ │ │ │ │ │ -0000c2d8 : │ │ │ │ +0000c2cc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3816]! @ 0xee8 │ │ │ │ │ │ │ │ -0000c2e4 : │ │ │ │ +0000c2d8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3808]! @ 0xee0 │ │ │ │ │ │ │ │ -0000c2f0 : │ │ │ │ +0000c2e4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3800]! @ 0xed8 │ │ │ │ │ │ │ │ -0000c2fc : │ │ │ │ +0000c2f0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3792]! @ 0xed0 │ │ │ │ │ │ │ │ -0000c308 : │ │ │ │ +0000c2fc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3784]! @ 0xec8 │ │ │ │ │ │ │ │ -0000c314 : │ │ │ │ +0000c308 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3776]! @ 0xec0 │ │ │ │ │ │ │ │ -0000c320 : │ │ │ │ +0000c314 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3768]! @ 0xeb8 │ │ │ │ │ │ │ │ -0000c32c : │ │ │ │ +0000c320 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3760]! @ 0xeb0 │ │ │ │ │ │ │ │ -0000c338 : │ │ │ │ +0000c32c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3752]! @ 0xea8 │ │ │ │ │ │ │ │ -0000c344 : │ │ │ │ +0000c338 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3744]! @ 0xea0 │ │ │ │ │ │ │ │ -0000c350 : │ │ │ │ +0000c344 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3736]! @ 0xe98 │ │ │ │ │ │ │ │ -0000c35c : │ │ │ │ +0000c350 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3728]! @ 0xe90 │ │ │ │ │ │ │ │ -0000c368 : │ │ │ │ +0000c35c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3720]! @ 0xe88 │ │ │ │ │ │ │ │ -0000c374 : │ │ │ │ +0000c368 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3712]! @ 0xe80 │ │ │ │ │ │ │ │ -0000c380 : │ │ │ │ +0000c374 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3704]! @ 0xe78 │ │ │ │ │ │ │ │ -0000c38c : │ │ │ │ +0000c380 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3696]! @ 0xe70 │ │ │ │ │ │ │ │ -0000c398 : │ │ │ │ +0000c38c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3688]! @ 0xe68 │ │ │ │ │ │ │ │ -0000c3a4 : │ │ │ │ +0000c398 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3680]! @ 0xe60 │ │ │ │ │ │ │ │ -0000c3b0 <__isoc23_sscanf@plt>: │ │ │ │ +0000c3a4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3672]! @ 0xe58 │ │ │ │ │ │ │ │ -0000c3bc : │ │ │ │ +0000c3b0 <__isoc23_sscanf@plt>: │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3664]! @ 0xe50 │ │ │ │ │ │ │ │ -0000c3c8 : │ │ │ │ +0000c3bc : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3656]! @ 0xe48 │ │ │ │ │ │ │ │ -0000c3d4 : │ │ │ │ +0000c3c8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3648]! @ 0xe40 │ │ │ │ │ │ │ │ -0000c3e0 : │ │ │ │ +0000c3d4 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3640]! @ 0xe38 │ │ │ │ │ │ │ │ -0000c3ec : │ │ │ │ +0000c3e0 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3632]! @ 0xe30 │ │ │ │ │ │ │ │ -0000c3f8 : │ │ │ │ +0000c3ec : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3624]! @ 0xe28 │ │ │ │ │ │ │ │ -0000c404 : │ │ │ │ +0000c3f8 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3616]! @ 0xe20 │ │ │ │ │ │ │ │ -0000c410 : │ │ │ │ +0000c404 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3608]! @ 0xe18 │ │ │ │ │ │ │ │ -0000c41c : │ │ │ │ +0000c410 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3600]! @ 0xe10 │ │ │ │ │ │ │ │ -0000c428 : │ │ │ │ +0000c41c : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3592]! @ 0xe08 │ │ │ │ │ │ │ │ -0000c434 <__cxa_atexit@plt>: │ │ │ │ +0000c428 : │ │ │ │ add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ ldr pc, [ip, #3584]! @ 0xe00 │ │ │ │ + │ │ │ │ +0000c434 <__cxa_atexit@plt>: │ │ │ │ + add ip, pc, #31457280 @ 0x1e00000 │ │ │ │ + add ip, ip, #224, 20 @ 0xe0000 │ │ │ │ + ldr pc, [ip, #3576]! @ 0xdf8 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -278,23 +278,23 @@ │ │ │ │ ldr r1, [pc, #48] @ c8b4 <__cxa_atexit@plt+0x480> │ │ │ │ movw r2, #467 @ 0x1d3 │ │ │ │ ldr r0, [pc, #44] @ c8b8 <__cxa_atexit@plt+0x484> │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ - mvneq r0, r8, asr #18 │ │ │ │ + mvneq r0, r0, asr #18 │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ mvneq r3, r0, lsr #32 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ mvneq r2, r8, asr lr │ │ │ │ - biceq lr, r1, r0, lsr #28 │ │ │ │ - biceq r9, r1, r0, lsr #14 │ │ │ │ - biceq lr, r1, r0, lsl #28 │ │ │ │ - biceq r9, r1, r0, lsl #14 │ │ │ │ + biceq sp, r2, r0, lsl #3 │ │ │ │ + biceq r7, r2, r0, lsl #21 │ │ │ │ + biceq sp, r2, r0, ror #2 │ │ │ │ + biceq r7, r2, r0, ror #20 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ cmp r1, r2 │ │ │ │ ldr r9, [pc, #1348] @ ce10 <__cxa_atexit@plt+0x9dc> │ │ │ │ sub sp, sp, #44 @ 0x2c │ │ │ │ add r9, pc, r9 │ │ │ │ bcs c9c0 <__cxa_atexit@plt+0x58c> │ │ │ │ ldr sl, [pc, #1336] @ ce14 <__cxa_atexit@plt+0x9e0> │ │ │ │ @@ -628,22 +628,22 @@ │ │ │ │ ldr r1, [pc, #44] @ ce28 <__cxa_atexit@plt+0x9f4> │ │ │ │ movw r2, #467 @ 0x1d3 │ │ │ │ ldr r0, [pc, #40] @ ce2c <__cxa_atexit@plt+0x9f8> │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ - ldrdeq r0, [lr, #64]! @ 0x40 │ │ │ │ - bicseq r7, r7, r2, lsl #1 │ │ │ │ + mvneq r0, r8, asr #9 │ │ │ │ + @ instruction: 0x01d77092 │ │ │ │ mvneq r2, r4, lsr ip │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ - strdeq lr, [r1, #140] @ 0x8c │ │ │ │ - biceq lr, r1, r8, lsl #17 │ │ │ │ - biceq r9, r1, r8, lsl #3 │ │ │ │ + biceq ip, r2, ip, asr ip │ │ │ │ + biceq ip, r2, r8, ror #23 │ │ │ │ + biceq r7, r2, r8, ror #9 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r8, r0 │ │ │ │ ldr fp, [pc, #2668] @ d8ac <__cxa_atexit@plt+0x1478> │ │ │ │ sub sp, sp, #28 │ │ │ │ ldr r3, [pc, #2664] @ d8b0 <__cxa_atexit@plt+0x147c> │ │ │ │ add fp, pc, fp │ │ │ │ mov r7, r1 │ │ │ │ @@ -1307,40 +1307,40 @@ │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ ldr r1, [pc, #112] @ d90c <__cxa_atexit@plt+0x14d8> │ │ │ │ movw r2, #1755 @ 0x6db │ │ │ │ ldr r0, [pc, #108] @ d910 <__cxa_atexit@plt+0x14dc> │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ - mvneq pc, r8, asr pc @ │ │ │ │ + mvneq pc, r0, asr pc @ │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ - bicseq r6, r7, r8, lsr fp │ │ │ │ + bicseq r6, r7, r8, asr #22 │ │ │ │ @ instruction: 0xfffffbdc │ │ │ │ - bicseq r6, r7, r0, ror #20 │ │ │ │ + bicseq r6, r7, r0, ror sl │ │ │ │ strheq r2, [lr, #60]! @ 0x3c │ │ │ │ - mvneq r9, r8, lsl #4 │ │ │ │ + mvneq r9, r0, lsl #4 │ │ │ │ mvneq r2, ip, lsl #8 │ │ │ │ mvneq r2, r8, ror #7 │ │ │ │ @ instruction: 0x01ee239c │ │ │ │ mvneq r2, r0, lsl #7 │ │ │ │ mvneq r2, r8, lsr #4 │ │ │ │ - mvneq r9, r8, lsr #1 │ │ │ │ + mvneq r9, r0, lsr #1 │ │ │ │ mvneq r2, r8, ror #3 │ │ │ │ - ldrdeq r8, [sp, #208]! @ 0xd0 │ │ │ │ - ldrdeq sp, [r1, #252] @ 0xfc │ │ │ │ - biceq lr, r1, r0, lsr #32 │ │ │ │ + mvneq r8, r8, asr #27 │ │ │ │ + biceq ip, r2, ip, lsr r3 │ │ │ │ + biceq ip, r2, r0, lsl #7 │ │ │ │ @ instruction: 0xfffffae0 │ │ │ │ - biceq sp, r1, r8, lsr #31 │ │ │ │ + biceq ip, r2, r8, lsl #6 │ │ │ │ mvneq r1, r8, asr ip │ │ │ │ mvneq r1, ip, lsr ip │ │ │ │ mvneq r1, r4, lsl #24 │ │ │ │ - biceq sp, r1, r4, lsl #28 │ │ │ │ - biceq r8, r1, r4, lsl #14 │ │ │ │ - biceq sp, r1, ip, ror #27 │ │ │ │ - biceq r8, r1, ip, lsl #14 │ │ │ │ + biceq ip, r2, r4, ror #2 │ │ │ │ + biceq r6, r2, r4, ror #20 │ │ │ │ + biceq ip, r2, ip, asr #2 │ │ │ │ + biceq r6, r2, ip, ror #20 │ │ │ │ push {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r9, r0 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, sp, #28 │ │ │ │ bl 1bd1a24 <__cxa_atexit@plt+0x1bc55f0> │ │ │ │ ldr r3, [r9] │ │ │ │ ldr r2, [r9, #4] │ │ │ │ @@ -1583,26 +1583,26 @@ │ │ │ │ ldr r0, [pc, #64] @ dd28 <__cxa_atexit@plt+0x18f4> │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ ldrdeq r1, [lr, #184]! @ 0xb8 │ │ │ │ mvneq r1, r0, lsr #22 │ │ │ │ mvneq r1, r8, asr r9 │ │ │ │ - biceq sp, r1, r8, lsl #21 │ │ │ │ - biceq r8, r1, r8, lsr #7 │ │ │ │ - biceq sp, r1, ip, asr #20 │ │ │ │ - biceq r8, r1, ip, ror #6 │ │ │ │ - biceq sp, r1, r4, lsr sl │ │ │ │ - biceq r8, r1, r4, lsr r3 │ │ │ │ - ldrdeq sp, [r1, #152] @ 0x98 │ │ │ │ - ldrdeq r8, [r1, #40] @ 0x28 │ │ │ │ - biceq sp, r1, r0, asr #19 │ │ │ │ - biceq r8, r1, r0, ror #5 │ │ │ │ - biceq sp, r1, r8, lsr #19 │ │ │ │ - biceq r8, r1, r8, lsr #5 │ │ │ │ + biceq fp, r2, r8, ror #27 │ │ │ │ + biceq r6, r2, r8, lsl #14 │ │ │ │ + biceq fp, r2, ip, lsr #27 │ │ │ │ + biceq r6, r2, ip, asr #13 │ │ │ │ + @ instruction: 0x01c2bd94 │ │ │ │ + @ instruction: 0x01c26694 │ │ │ │ + biceq fp, r2, r8, lsr sp │ │ │ │ + biceq r6, r2, r8, lsr r6 │ │ │ │ + biceq fp, r2, r0, lsr #26 │ │ │ │ + biceq r6, r2, r0, asr #12 │ │ │ │ + biceq fp, r2, r8, lsl #26 │ │ │ │ + biceq r6, r2, r8, lsl #12 │ │ │ │ push {r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldr sl, [pc, #720] @ e008 <__cxa_atexit@plt+0x1bd4> │ │ │ │ sub sp, sp, #32 │ │ │ │ add sl, pc, sl │ │ │ │ ldr fp, [sl, #20] │ │ │ │ cmp fp, #0 │ │ │ │ beq df28 <__cxa_atexit@plt+0x1af4> │ │ │ │ @@ -1779,15 +1779,15 @@ │ │ │ │ add r2, r2, #7 │ │ │ │ clz r2, r2 │ │ │ │ rsb r2, r2, #32 │ │ │ │ sub r3, r3, r2 │ │ │ │ uxtb r3, r3 │ │ │ │ b ded8 <__cxa_atexit@plt+0x1aa4> │ │ │ │ mvneq r1, r8, ror r6 │ │ │ │ - mvneq r8, r4, ror #9 │ │ │ │ + ldrdeq r8, [sp, #76]! @ 0x4c │ │ │ │ mvneq r1, r0, ror r6 │ │ │ │ mvneq r1, r8, asr r6 │ │ │ │ @ instruction: 0x01ee1498 │ │ │ │ push {r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r8, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ sub sp, sp, #8 │ │ │ │ @@ -1888,15 +1888,15 @@ │ │ │ │ add fp, fp, r6, lsl #2 │ │ │ │ cmp r7, r9 │ │ │ │ bhi e160 <__cxa_atexit@plt+0x1d2c> │ │ │ │ b e0c0 <__cxa_atexit@plt+0x1c8c> │ │ │ │ ldr r5, [sl, #-20] @ 0xffffffec │ │ │ │ lsr r5, r5, #5 │ │ │ │ b e07c <__cxa_atexit@plt+0x1c48> │ │ │ │ - mvneq lr, r4, ror #26 │ │ │ │ + mvneq lr, ip, asr sp │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ ldr r3, [pc, #64] @ e210 <__cxa_atexit@plt+0x1ddc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldrh r3, [r0, #6] │ │ │ │ @@ -2628,24 +2628,24 @@ │ │ │ │ add r6, r5, #12 │ │ │ │ bl fb7c <__cxa_atexit@plt+0x3748> │ │ │ │ b e37c <__cxa_atexit@plt+0x1f48> │ │ │ │ ldr r0, [pc, #128] @ edc8 <__cxa_atexit@plt+0x2994> │ │ │ │ mov r2, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ - mvneq lr, r8, lsr #22 │ │ │ │ - bicseq r5, r7, r6, lsl #18 │ │ │ │ + mvneq lr, r0, lsr #22 │ │ │ │ + bicseq r5, r7, r6, lsl r9 │ │ │ │ mvneq r0, r0, lsl #1 │ │ │ │ mvneq pc, ip, ror #31 │ │ │ │ @ instruction: 0xfffffc80 │ │ │ │ @ instruction: 0xfffffc7c │ │ │ │ @ instruction: 0xfffffc68 │ │ │ │ - @ instruction: 0xffffd5cc │ │ │ │ + @ instruction: 0xffffd20c │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ - @ instruction: 0xffffd5bc │ │ │ │ + @ instruction: 0xffffd1fc │ │ │ │ mvneq pc, ip, asr #27 │ │ │ │ mvneq pc, r4, lsr #27 │ │ │ │ mvneq pc, r4, ror sp @ │ │ │ │ mvneq pc, ip, lsr sp @ │ │ │ │ mvneq pc, ip, lsl #26 │ │ │ │ ldrdeq pc, [sp, #192]! @ 0xc0 │ │ │ │ mvneq pc, r0, lsr #25 │ │ │ │ @@ -2655,18 +2655,18 @@ │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ @ instruction: 0xfffffc6c │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ @ instruction: 0xfffffc30 │ │ │ │ @ instruction: 0xfffffc88 │ │ │ │ @ instruction: 0xfffffc8c │ │ │ │ @ instruction: 0xfffffc70 │ │ │ │ - @ instruction: 0xffffd854 │ │ │ │ + @ instruction: 0xffffd784 │ │ │ │ @ instruction: 0xfffffc14 │ │ │ │ @ instruction: 0xfffffc84 │ │ │ │ - strdeq ip, [r1, #160] @ 0xa0 │ │ │ │ + biceq sl, r2, r0, asr lr │ │ │ │ push {r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r8, r0 │ │ │ │ add r0, r0, #8 │ │ │ │ sub sp, sp, #8 │ │ │ │ ldr r5, [pc, #396] @ ef70 <__cxa_atexit@plt+0x2b3c> │ │ │ │ bl 11d70 <__cxa_atexit@plt+0x593c> │ │ │ │ ldr r9, [r8, #8] │ │ │ │ @@ -2764,15 +2764,15 @@ │ │ │ │ add fp, fp, r6, lsl #2 │ │ │ │ cmp r7, r9 │ │ │ │ bhi ef10 <__cxa_atexit@plt+0x2adc> │ │ │ │ b ee70 <__cxa_atexit@plt+0x2a3c> │ │ │ │ ldr r5, [sl, #-20] @ 0xffffffec │ │ │ │ lsr r5, r5, #5 │ │ │ │ b ee2c <__cxa_atexit@plt+0x29f8> │ │ │ │ - strheq sp, [sp, #244]! @ 0xf4 │ │ │ │ + mvneq sp, ip, lsr #31 │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ ldr r3, [pc, #64] @ efc0 <__cxa_atexit@plt+0x2b8c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldrb r3, [r3] │ │ │ │ cmp r3, #0 │ │ │ │ bxeq lr │ │ │ │ ldrh r3, [r0, #6] │ │ │ │ @@ -3504,24 +3504,24 @@ │ │ │ │ add r6, r5, #12 │ │ │ │ bl 11d70 <__cxa_atexit@plt+0x593c> │ │ │ │ b f12c <__cxa_atexit@plt+0x2cf8> │ │ │ │ ldr r0, [pc, #128] @ fb78 <__cxa_atexit@plt+0x3744> │ │ │ │ mov r2, r5 │ │ │ │ add r0, pc, r0 │ │ │ │ bl 1bc4184 <__cxa_atexit@plt+0x1bb7d50> │ │ │ │ - mvneq sp, r8, ror sp │ │ │ │ - bicseq r4, r7, ip, lsr #26 │ │ │ │ + mvneq sp, r0, ror sp │ │ │ │ + bicseq r4, r7, ip, lsr sp │ │ │ │ ldrdeq pc, [sp, #32]! │ │ │ │ mvneq pc, ip, lsr r2 @ │ │ │ │ @ instruction: 0xfffffc80 │ │ │ │ @ instruction: 0xfffffc7c │ │ │ │ @ instruction: 0xfffffc68 │ │ │ │ - @ instruction: 0xffffd5cc │ │ │ │ + @ instruction: 0xffffd20c │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ - @ instruction: 0xffffd5bc │ │ │ │ + @ instruction: 0xffffd1fc │ │ │ │ mvneq pc, ip, lsl r0 @ │ │ │ │ strdeq lr, [sp, #244]! @ 0xf4 │ │ │ │ mvneq lr, r4, asr #31 │ │ │ │ mvneq lr, ip, lsl #31 │ │ │ │ mvneq lr, ip, asr pc │ │ │ │ mvneq lr, r0, lsr #30 │ │ │ │ strdeq lr, [sp, #224]! @ 0xe0 │ │ │ │ @@ -3531,18 +3531,18 @@ │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ @ instruction: 0xfffffc6c │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ @ instruction: 0xfffffc30 │ │ │ │ @ instruction: 0xfffffc88 │ │ │ │ @ instruction: 0xfffffc8c │ │ │ │ @ instruction: 0xfffffc70 │ │ │ │ - @ instruction: 0xffffd854 │ │ │ │ + @ instruction: 0xffffd784 │ │ │ │ @ instruction: 0xfffffc14 │ │ │ │ @ instruction: 0xfffffc84 │ │ │ │ - biceq fp, r1, r0, asr #26 │ │ │ │ + biceq sl, r2, r0, lsr #1 │ │ │ │ push {r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldr r7, [pc, #3980] @ 10b18 <__cxa_atexit@plt+0x46e4> │ │ │ │ sub sp, sp, #8 │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r0] │ │ │ │ ldr r2, [pc, #3968] @ 10b1c <__cxa_atexit@plt+0x46e8> │ │ │ │ @@ -4534,38 +4534,38 @@ │ │ │ │ bcs fc88 <__cxa_atexit@plt+0x3854> │ │ │ │ ldr r3, [pc, #60] @ 10b44 <__cxa_atexit@plt+0x4710> │ │ │ │ ldr r1, [r7, r3] │ │ │ │ add r6, r1, r2, lsl #3 │ │ │ │ orr fp, r6, fp │ │ │ │ str fp, [r5] │ │ │ │ b 1017c <__cxa_atexit@plt+0x3d48> │ │ │ │ - mvneq sp, r0, lsl r2 │ │ │ │ + mvneq sp, r8, lsl #4 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ - bicseq r5, r7, lr, lsl #10 │ │ │ │ - biceq r1, r2, ip, lsr #11 │ │ │ │ - ldrdeq r0, [r2, #248] @ 0xf8 │ │ │ │ + bicseq r5, r7, lr, lsl r5 │ │ │ │ + biceq pc, r2, ip, lsl #18 │ │ │ │ + biceq pc, r2, r8, lsr r3 @ │ │ │ │ @ instruction: 0xfffffae8 │ │ │ │ @ instruction: 0xfffffae0 │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ - @ instruction: 0xffffd470 │ │ │ │ + @ instruction: 0xffffd49c │ │ │ │ @ instruction: 0xffffd028 │ │ │ │ @ instruction: 0xffffd018 │ │ │ │ mvneq sp, r0, lsr #4 │ │ │ │ mvneq sp, lr, lsl #4 │ │ │ │ - @ instruction: 0x01d73f9e │ │ │ │ - strheq r0, [r2, #12] │ │ │ │ - mvneq r5, r8, lsr r0 │ │ │ │ - mvneq r5, r0, lsr #32 │ │ │ │ - mvneq r4, r8, lsr #31 │ │ │ │ - strexheq r4, r0, [sp] │ │ │ │ - mvneq r4, r4, asr #30 │ │ │ │ - mvneq r4, r8, lsr #30 │ │ │ │ - ldrdeq r4, [sp, #224]! @ 0xe0 │ │ │ │ - strheq r4, [sp, #228]! @ 0xe4 │ │ │ │ + bicseq r3, r7, lr, lsr #31 │ │ │ │ + biceq lr, r2, ip, lsl r4 │ │ │ │ + mvneq r5, r0, lsr r0 │ │ │ │ + mvneq r5, r8, lsl r0 │ │ │ │ + mvneq r4, r0, lsr #31 │ │ │ │ + mvneq r4, r8, lsl #31 │ │ │ │ + mvneq r4, ip, lsr pc │ │ │ │ + mvneq r4, r0, lsr #30 │ │ │ │ + mvneq r4, r8, asr #29 │ │ │ │ + mvneq r4, ip, lsr #29 │ │ │ │ strexheq ip, r4, [sp] │ │ │ │ mvneq ip, r4, ror #30 │ │ │ │ mvneq ip, r8, asr #30 │ │ │ │ mvneq ip, ip, asr #30 │ │ │ │ @ instruction: 0xffffd020 │ │ │ │ @ instruction: 0xfffffb3c │ │ │ │ mvneq ip, r0, lsl #19 │ │ │ │ @@ -6676,42 +6676,42 @@ │ │ │ │ ldrex r3, [r9] │ │ │ │ cmp r3, sl │ │ │ │ bne 13130 <__cxa_atexit@plt+0x6cfc> │ │ │ │ strex r1, r5, [r9] │ │ │ │ cmp r1, #0 │ │ │ │ beq 13130 <__cxa_atexit@plt+0x6cfc> │ │ │ │ b 12c74 <__cxa_atexit@plt+0x6840> │ │ │ │ - mvneq fp, r8, lsl r0 │ │ │ │ + mvneq fp, r0, lsl r0 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ - bicseq r3, r7, r0, lsl r4 │ │ │ │ + bicseq r3, r7, r0, lsr #8 │ │ │ │ @ instruction: 0xfffffae8 │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ @ instruction: 0xfffffae0 │ │ │ │ - @ instruction: 0xffffd470 │ │ │ │ + @ instruction: 0xffffd49c │ │ │ │ @ instruction: 0xffffd028 │ │ │ │ @ instruction: 0xffffd018 │ │ │ │ mvneq sl, r4, lsl #30 │ │ │ │ strdeq sl, [sp, #226]! @ 0xe2 │ │ │ │ - bicseq r1, r7, r4, ror sp │ │ │ │ + bicseq r1, r7, r4, lsl #27 │ │ │ │ mvneq sl, r4, ror #28 │ │ │ │ mvneq sl, r4, lsr lr │ │ │ │ mvneq sl, r8, lsl lr │ │ │ │ mvneq sl, ip, lsl lr │ │ │ │ - ldrdeq sp, [r1, #180] @ 0xb4 │ │ │ │ - biceq sp, r1, r4, ror #23 │ │ │ │ - biceq sp, r1, ip, lsl #23 │ │ │ │ - strdeq r2, [sp, #160]! @ 0xa0 │ │ │ │ - ldrdeq r2, [sp, #168]! @ 0xa8 │ │ │ │ - mvneq r2, ip, ror sl │ │ │ │ - mvneq r2, r0, ror #20 │ │ │ │ - mvneq r2, r8, lsl #20 │ │ │ │ - mvneq r2, ip, ror #19 │ │ │ │ - mvneq r2, r4, lsl #19 │ │ │ │ - mvneq r2, ip, ror #18 │ │ │ │ + biceq fp, r2, r4, lsr pc │ │ │ │ + biceq fp, r2, r4, asr #30 │ │ │ │ + biceq fp, r2, ip, ror #29 │ │ │ │ + mvneq r2, r8, ror #21 │ │ │ │ + ldrdeq r2, [sp, #160]! @ 0xa0 │ │ │ │ + mvneq r2, r4, ror sl │ │ │ │ + mvneq r2, r8, asr sl │ │ │ │ + mvneq r2, r0, lsl #20 │ │ │ │ + mvneq r2, r4, ror #19 │ │ │ │ + mvneq r2, ip, ror r9 │ │ │ │ + mvneq r2, r4, ror #18 │ │ │ │ @ instruction: 0xffffd020 │ │ │ │ @ instruction: 0xfffffb3c │ │ │ │ @ instruction: 0xfffffaa4 │ │ │ │ ldr lr, [pc, #-12] @ 12d08 <__cxa_atexit@plt+0x68d4> │ │ │ │ ldrh ip, [r9, #6] │ │ │ │ add r5, ip, #3 │ │ │ │ ldr r0, [r6, lr] │ │ │ │ @@ -8051,37 +8051,37 @@ │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ b 11521e8 <__cxa_atexit@plt+0x1145db4> │ │ │ │ b 12521ec <__cxa_atexit@plt+0x1245db8> │ │ │ │ - @ instruction: 0x01ed8b98 │ │ │ │ + @ instruction: 0x01ed8b90 │ │ │ │ @ instruction: 0xffffcfb8 │ │ │ │ ldr r3, [pc, #20] @ 14230 <__cxa_atexit@plt+0x7dfc> │ │ │ │ ldr r2, [pc, #20] @ 14234 <__cxa_atexit@plt+0x7e00> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ b b6a8 <__gmon_start__@plt> │ │ │ │ - mvneq r8, r0, lsl #23 │ │ │ │ + mvneq r8, r8, ror fp │ │ │ │ @ instruction: 0xffffcfbc │ │ │ │ - subspl pc, ip, r9, asr #12 │ │ │ │ + subspl pc, r4, r9, asr #12 │ │ │ │ rscne pc, lr, r0, asr #5 │ │ │ │ - cmpppl ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ mvnne pc, #192, 4 │ │ │ │ andle r4, r5, r3, lsl #5 │ │ │ │ movweq pc, #576 @ 0x240 @ │ │ │ │ movweq pc, #704 @ 0x2c0 @ │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ svclt 0x00004770 │ │ │ │ - subspl pc, ip, r9, asr #12 │ │ │ │ + subspl pc, r4, r9, asr #12 │ │ │ │ rscne pc, lr, r0, asr #5 │ │ │ │ - cmpppl ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + cmpppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ mvnne pc, #192, 4 │ │ │ │ svceq 0x00d91a1b │ │ │ │ @ instruction: 0x01a3eb01 │ │ │ │ andle r1, r5, r9, asr #32 │ │ │ │ movweq pc, #576 @ 0x240 @ │ │ │ │ movweq pc, #704 @ 0x2c0 @ │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ @@ -8134,15 +8134,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 14358 <__cxa_atexit@plt+0x7f24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ mov r5, r3 │ │ │ │ b 19c26a4 <__cxa_atexit@plt+0x19b6270> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl sl │ │ │ │ + mvneq r5, r4, lsl sl │ │ │ │ ldrheq r2, [r7, #200] @ 0xc8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -8173,15 +8173,15 @@ │ │ │ │ ldr r1, [pc, #20] @ 143f4 <__cxa_atexit@plt+0x7fc0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ mov r5, r3 │ │ │ │ b 19c26a4 <__cxa_atexit@plt+0x19b6270> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsl #19 │ │ │ │ + mvneq r5, r8, ror r9 │ │ │ │ bicseq r2, r7, ip, lsl ip │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ @@ -8216,30 +8216,30 @@ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r3, [pc, #8] @ 144a0 <__cxa_atexit@plt+0x806c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ - mvneq r5, r8, asr #17 │ │ │ │ + mvneq r5, r0, asr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 144d4 <__cxa_atexit@plt+0x80a0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [pc, #20] @ 144dc <__cxa_atexit@plt+0x80a8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ mov r5, r3 │ │ │ │ b 19c26a4 <__cxa_atexit@plt+0x19b6270> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ed5898 │ │ │ │ + @ instruction: 0x01ed5890 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ bcc 14524 <__cxa_atexit@plt+0x80f0> │ │ │ │ @@ -8326,16 +8326,16 @@ │ │ │ │ mov r5, r8 │ │ │ │ mov r8, #60 @ 0x3c │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsr r7 │ │ │ │ - mvneq r5, r0, lsr r7 │ │ │ │ + mvneq r5, r4, lsr r7 │ │ │ │ + mvneq r5, r8, lsr #14 │ │ │ │ bicseq r2, r7, r0, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 146bc <__cxa_atexit@plt+0x8288> │ │ │ │ mov r0, r4 │ │ │ │ @@ -8355,15 +8355,15 @@ │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrheq r2, [r7, #144] @ 0x90 │ │ │ │ ldrheq r2, [r7, #152] @ 0x98 │ │ │ │ - mvneq r5, r0, asr #13 │ │ │ │ + strheq r5, [sp, #104]! @ 0x68 │ │ │ │ bicseq r2, r7, r0, lsr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 1472c <__cxa_atexit@plt+0x82f8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -8383,15 +8383,15 @@ │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrdeq r2, [r0, #191] @ 0xbf │ │ │ │ bicseq r2, r7, ip, ror #18 │ │ │ │ - mvneq r5, r0, asr r6 │ │ │ │ + mvneq r5, r8, asr #12 │ │ │ │ bicseq r2, r7, ip, asr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 147dc <__cxa_atexit@plt+0x83a8> │ │ │ │ @@ -8435,17 +8435,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ bicseq r2, r7, r0, asr #17 │ │ │ │ - @ instruction: 0x01ed5594 │ │ │ │ - ldrdeq r5, [sp, #88]! @ 0x58 │ │ │ │ - mvneq r5, r8, asr #11 │ │ │ │ + mvneq r5, ip, lsl #11 │ │ │ │ + ldrdeq r5, [sp, #80]! @ 0x50 │ │ │ │ + mvneq r5, r0, asr #11 │ │ │ │ bicseq r2, r7, r8, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 14878 <__cxa_atexit@plt+0x8444> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -8470,17 +8470,17 @@ │ │ │ │ ldr r7, [pc, #20] @ 14898 <__cxa_atexit@plt+0x8464> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, r8, ror #9 │ │ │ │ - mvneq r5, r0, lsr #10 │ │ │ │ - mvneq r5, r0, lsl r5 │ │ │ │ + mvneq r5, r0, ror #9 │ │ │ │ + mvneq r5, r8, lsl r5 │ │ │ │ + mvneq r5, r8, lsl #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1492c <__cxa_atexit@plt+0x84f8> │ │ │ │ ldr r2, [pc, #136] @ 14948 <__cxa_atexit@plt+0x8514> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -8515,17 +8515,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r5, r8, lsr #9 │ │ │ │ - mvneq r5, r0, ror r4 │ │ │ │ - mvneq r5, ip, ror #8 │ │ │ │ + mvneq r5, r0, lsr #9 │ │ │ │ + mvneq r5, r8, ror #8 │ │ │ │ + mvneq r5, r4, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 149a0 <__cxa_atexit@plt+0x856c> │ │ │ │ @@ -8539,16 +8539,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, ip, ror #7 │ │ │ │ - mvneq r5, r8, ror #7 │ │ │ │ + mvneq r5, r4, ror #7 │ │ │ │ + mvneq r5, r0, ror #7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -8569,15 +8569,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - mvneq r5, r8, lsl #7 │ │ │ │ + mvneq r5, r0, lsl #7 │ │ │ │ ldrheq r2, [r7, #100] @ 0x64 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r8, [pc, #4] @ 14a44 <__cxa_atexit@plt+0x8610> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -8622,19 +8622,19 @@ │ │ │ │ ldr r0, [r3, #-8]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - strdeq r5, [sp, #44]! @ 0x2c │ │ │ │ - mvneq r5, r8, lsr #5 │ │ │ │ + strdeq r5, [sp, #36]! @ 0x24 │ │ │ │ + mvneq r5, r0, lsr #5 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r5, ip, asr #5 │ │ │ │ mvneq r5, r4, asr #5 │ │ │ │ + strheq r5, [sp, #44]! @ 0x2c │ │ │ │ bicseq r2, r7, r0, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 14b50 <__cxa_atexit@plt+0x871c> │ │ │ │ ldr r3, [pc, #60] @ 14b68 <__cxa_atexit@plt+0x8734> │ │ │ │ @@ -8649,32 +8649,32 @@ │ │ │ │ mov r9, r7 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r7, [pc, #12] @ 14b64 <__cxa_atexit@plt+0x8730> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r8, lsr #4 │ │ │ │ + mvneq r5, r0, lsr #4 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r5, ip, asr #4 │ │ │ │ mvneq r5, r4, asr #4 │ │ │ │ + mvneq r5, ip, lsr r2 │ │ │ │ bicseq r2, r7, ip, ror #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r1, [pc, #24] @ 14ba8 <__cxa_atexit@plt+0x8774> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ cmp r3, #2 │ │ │ │ mov r2, r1 │ │ │ │ moveq r2, r5 │ │ │ │ movne r7, r1 │ │ │ │ ldr r0, [r2] │ │ │ │ bx r0 │ │ │ │ - strdeq r5, [sp, #28]! │ │ │ │ + strdeq r5, [sp, #20]! │ │ │ │ bicseq r2, r7, ip, asr #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 14bf8 <__cxa_atexit@plt+0x87c4> │ │ │ │ @@ -8863,19 +8863,19 @@ │ │ │ │ ldr r0, [r3, #-8]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r4, r8, lsr pc │ │ │ │ - mvneq r4, r4, ror #29 │ │ │ │ + mvneq r4, r0, lsr pc │ │ │ │ + ldrdeq r4, [sp, #236]! @ 0xec │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, r8, lsl #30 │ │ │ │ mvneq r4, r0, lsl #30 │ │ │ │ + strdeq r4, [sp, #232]! @ 0xe8 │ │ │ │ bicseq r2, r7, ip, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 14f14 <__cxa_atexit@plt+0x8ae0> │ │ │ │ ldr r3, [pc, #60] @ 14f2c <__cxa_atexit@plt+0x8af8> │ │ │ │ @@ -8890,32 +8890,32 @@ │ │ │ │ mov r9, r7 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r7, [pc, #12] @ 14f28 <__cxa_atexit@plt+0x8af4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, ror #28 │ │ │ │ + mvneq r4, ip, asr lr │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r4, r8, lsl #29 │ │ │ │ mvneq r4, r0, lsl #29 │ │ │ │ + mvneq r4, r8, ror lr │ │ │ │ bicseq r2, r7, r8, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r1, [pc, #24] @ 14f6c <__cxa_atexit@plt+0x8b38> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ cmp r3, #2 │ │ │ │ mov r2, r1 │ │ │ │ moveq r2, r5 │ │ │ │ movne r7, r1 │ │ │ │ ldr r0, [r2] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r8, lsr lr │ │ │ │ + mvneq r4, r0, lsr lr │ │ │ │ bicseq r2, r7, r8, lsl #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 14fbc <__cxa_atexit@plt+0x8b88> │ │ │ │ @@ -9089,15 +9089,15 @@ │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r4, r4, ror fp │ │ │ │ + mvneq r4, ip, ror #22 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ bicseq r1, r7, ip, ror lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 15270 <__cxa_atexit@plt+0x8e3c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ @@ -9110,15 +9110,15 @@ │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 15298 <__cxa_atexit@plt+0x8e64> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq r4, r8, lsl #22 │ │ │ │ + mvneq r4, r0, lsl #22 │ │ │ │ bicseq r1, r7, ip, lsl lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 15354 <__cxa_atexit@plt+0x8f20> │ │ │ │ @@ -9161,15 +9161,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq r4, r8, ror #20 │ │ │ │ + mvneq r4, r0, ror #20 │ │ │ │ bicseq r1, r7, r4, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -9195,30 +9195,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq r4, r4, asr #19 │ │ │ │ + strheq r4, [sp, #156]! @ 0x9c │ │ │ │ bicseq r1, r7, ip, asr #25 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 15428 <__cxa_atexit@plt+0x8ff4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq r4, r4, ror r9 │ │ │ │ + mvneq r4, ip, ror #18 │ │ │ │ bicseq r1, r7, r0, ror #25 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #120 @ 0x78 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -9298,19 +9298,19 @@ │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd84 │ │ │ │ bicseq r1, r7, r4, lsr ip │ │ │ │ @ instruction: 0xfffffe10 │ │ │ │ - mvneq r4, r8, ror #17 │ │ │ │ - mvneq r4, r8, asr #17 │ │ │ │ - mvneq r4, ip, ror r8 │ │ │ │ - mvneq r4, r8, lsr #17 │ │ │ │ + mvneq r4, r0, ror #17 │ │ │ │ + mvneq r4, r0, asr #17 │ │ │ │ + mvneq r4, r4, ror r8 │ │ │ │ mvneq r4, r0, lsr #17 │ │ │ │ + @ instruction: 0x01ed4898 │ │ │ │ @ instruction: 0xfffffa6c │ │ │ │ @ instruction: 0xfffff680 │ │ │ │ bicseq r1, r7, r4, lsl #23 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ @@ -9343,17 +9343,17 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ - @ instruction: 0x01ed4794 │ │ │ │ + mvneq r4, ip, lsl #15 │ │ │ │ ldrheq r1, [r7, #164] @ 0xa4 │ │ │ │ - mvneq r4, r8, asr r7 │ │ │ │ + mvneq r4, r0, asr r7 │ │ │ │ bicseq r1, r7, r0, ror sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 15700 <__cxa_atexit@plt+0x92cc> │ │ │ │ @@ -9396,15 +9396,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - strheq r4, [sp, #108]! @ 0x6c │ │ │ │ + strheq r4, [sp, #100]! @ 0x64 │ │ │ │ bicseq r1, r7, r8, lsr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -9430,30 +9430,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq r4, r8, lsl r6 │ │ │ │ + mvneq r4, r0, lsl r6 │ │ │ │ bicseq r1, r7, r0, lsr #18 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 157d4 <__cxa_atexit@plt+0x93a0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq r4, r8, asr #11 │ │ │ │ + mvneq r4, r0, asr #11 │ │ │ │ bicseq r1, r7, r0, asr r9 │ │ │ │ andeq r0, r2, r1 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #68 @ 0x44 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -9504,19 +9504,19 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #68 @ 0x44 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ bicseq r1, r7, ip, lsl #17 │ │ │ │ - mvneq r4, r0, ror r5 │ │ │ │ - mvneq r4, ip, lsr #10 │ │ │ │ + mvneq r4, r8, ror #10 │ │ │ │ + mvneq r4, r4, lsr #10 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - mvneq r4, r4, asr #10 │ │ │ │ - mvneq r4, r0, lsl r5 │ │ │ │ + mvneq r4, ip, lsr r5 │ │ │ │ + mvneq r4, r8, lsl #10 │ │ │ │ bicseq r1, r7, r8, ror #16 │ │ │ │ andeq r0, r2, r2 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ bhi 15964 <__cxa_atexit@plt+0x9530> │ │ │ │ @@ -9556,15 +9556,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ @ instruction: 0xfffff110 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ bicseq r1, r7, ip, asr #14 │ │ │ │ - mvneq r4, r0, lsl r4 │ │ │ │ + mvneq r4, r8, lsl #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ @ instruction: 0x01d7179c │ │ │ │ @@ -9621,15 +9621,15 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ bicseq r1, r7, r0, lsl #14 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ ldrheq r1, [r7, #108] @ 0x6c │ │ │ │ - @ instruction: 0x01ed4398 │ │ │ │ + @ instruction: 0x01ed4390 │ │ │ │ ldrheq r1, [r7, #100] @ 0x64 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -9654,15 +9654,15 @@ │ │ │ │ str r1, [r8, #20] │ │ │ │ b 16a8e18 <__cxa_atexit@plt+0x169c9e4> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrsheq r1, [r7, #88] @ 0x58 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - ldrdeq r4, [sp, #36]! @ 0x24 │ │ │ │ + mvneq r4, ip, asr #5 │ │ │ │ bicseq r1, r7, ip, lsr r6 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ b 159bc <__cxa_atexit@plt+0x9588> │ │ │ │ bicseq r1, r7, ip, asr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -9685,29 +9685,29 @@ │ │ │ │ mov r5, r8 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strdeq r4, [sp, #24]! │ │ │ │ + strdeq r4, [sp, #16]! │ │ │ │ ldrsheq r1, [r7, #84] @ 0x54 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 15bc8 <__cxa_atexit@plt+0x9794> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #20] @ 15bcc <__cxa_atexit@plt+0x9798> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ mov r8, #4 │ │ │ │ mov r9, #4 │ │ │ │ b 16c8220 <__cxa_atexit@plt+0x16bbdec> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - strdeq r4, [sp, #24]! │ │ │ │ + strdeq r4, [sp, #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldrsbeq r1, [r7, #88] @ 0x58 │ │ │ │ @@ -9765,20 +9765,20 @@ │ │ │ │ ldr r7, [pc, #36] @ 15ce4 <__cxa_atexit@plt+0x98b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r8, r0 │ │ │ │ bx r2 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ - mvneq r4, ip, asr r1 │ │ │ │ + mvneq r4, r4, asr r1 │ │ │ │ andeq r0, r0, r4, ror #3 │ │ │ │ bicseq r1, r7, r4, asr r5 │ │ │ │ - mvneq r4, r0, asr #2 │ │ │ │ + mvneq r4, r8, lsr r1 │ │ │ │ bicseq r1, r7, r8, lsl #10 │ │ │ │ - mvneq r4, ip, asr #1 │ │ │ │ + mvneq r4, r4, asr #1 │ │ │ │ ldrsbeq r1, [r7, #68] @ 0x44 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r9, [r3, #4] │ │ │ │ @@ -9811,17 +9811,17 @@ │ │ │ │ ldr r7, [pc, #24] @ 15d90 <__cxa_atexit@plt+0x995c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ bicseq r1, r7, r8, ror r4 │ │ │ │ - mvneq r4, r8, rrx │ │ │ │ + mvneq r4, r0, rrx │ │ │ │ bicseq r1, r7, r0, asr r4 │ │ │ │ - mvneq r4, r4 │ │ │ │ + strdeq r3, [sp, #252]! @ 0xfc │ │ │ │ bicseq r1, r7, r0, lsl r4 │ │ │ │ andeq r0, r2, lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 15e08 <__cxa_atexit@plt+0x99d4> │ │ │ │ @@ -9848,17 +9848,17 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 15e24 <__cxa_atexit@plt+0x99f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ bicseq r1, r7, r0, ror #7 │ │ │ │ - mvneq r3, r8, asr #31 │ │ │ │ + mvneq r3, r0, asr #31 │ │ │ │ ldrheq r1, [r7, #56] @ 0x38 │ │ │ │ - mvneq r3, ip, ror #30 │ │ │ │ + mvneq r3, r4, ror #30 │ │ │ │ @ instruction: 0x01d71394 │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -9930,20 +9930,20 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ bicseq r1, r7, r0, ror #5 │ │ │ │ - ldrdeq r3, [sp, #224]! @ 0xe0 │ │ │ │ - strdeq r3, [sp, #228]! @ 0xe4 │ │ │ │ - mvneq r3, r4, lsl pc │ │ │ │ - mvneq r3, ip, lsr #28 │ │ │ │ + mvneq r3, r8, asr #29 │ │ │ │ + mvneq r3, ip, ror #29 │ │ │ │ + mvneq r3, ip, lsl #30 │ │ │ │ + mvneq r3, r4, lsr #28 │ │ │ │ @ instruction: 0xfffffcf8 │ │ │ │ - stlexheq r3, ip, [sp] │ │ │ │ + stlexheq r3, r4, [sp] │ │ │ │ bicseq r1, r7, r0, asr #4 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 15fcc <__cxa_atexit@plt+0x9b98> │ │ │ │ @@ -9960,18 +9960,18 @@ │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r7, [pc, #12] @ 15fe0 <__cxa_atexit@plt+0x9bac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ed3d94 │ │ │ │ + mvneq r3, ip, lsl #27 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ bicseq r1, r7, r0, lsl #4 │ │ │ │ - strdeq r3, [sp, #208]! @ 0xd0 │ │ │ │ + mvneq r3, r8, ror #27 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 16028 <__cxa_atexit@plt+0x9bf4> │ │ │ │ ldr r3, [pc, #40] @ 16038 <__cxa_atexit@plt+0x9c04> │ │ │ │ @@ -10047,21 +10047,21 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ mov r9, #1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ - mvneq r3, r0, lsr #25 │ │ │ │ + @ instruction: 0x01ed3c98 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffda4 │ │ │ │ bicseq r1, r7, r4, lsl r1 │ │ │ │ - mvneq r3, r0, lsl #26 │ │ │ │ + strdeq r3, [sp, #200]! @ 0xc8 │ │ │ │ bicseq r1, r7, r4, lsr #1 │ │ │ │ - strheq r3, [sp, #196]! @ 0xc4 │ │ │ │ + mvneq r3, ip, lsr #25 │ │ │ │ bicseq r1, r7, r0, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16198 <__cxa_atexit@plt+0x9d64> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10078,15 +10078,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, r8, lsl ip │ │ │ │ + mvneq r3, r0, lsl ip │ │ │ │ bicseq r1, r7, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16224 <__cxa_atexit@plt+0x9df0> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10117,15 +10117,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r3, ip, lsl #23 │ │ │ │ + mvneq r3, r4, lsl #23 │ │ │ │ bicseq r0, r7, r0, lsl #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #45 @ 0x2d │ │ │ │ bne 1628c <__cxa_atexit@plt+0x9e58> │ │ │ │ ldr r3, [pc, #48] @ 162a8 <__cxa_atexit@plt+0x9e74> │ │ │ │ @@ -10139,15 +10139,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, r4, lsr #22 │ │ │ │ + mvneq r3, ip, lsl fp │ │ │ │ bicseq r0, r7, r8, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16318 <__cxa_atexit@plt+0x9ee4> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10178,15 +10178,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - @ instruction: 0x01ed3a98 │ │ │ │ + @ instruction: 0x01ed3a90 │ │ │ │ bicseq r0, r7, ip, lsl #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #45 @ 0x2d │ │ │ │ bne 16380 <__cxa_atexit@plt+0x9f4c> │ │ │ │ ldr r3, [pc, #48] @ 1639c <__cxa_atexit@plt+0x9f68> │ │ │ │ @@ -10200,15 +10200,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, r0, lsr sl │ │ │ │ + mvneq r3, r8, lsr #20 │ │ │ │ bicseq r0, r7, r4, lsr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1640c <__cxa_atexit@plt+0x9fd8> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10239,15 +10239,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r3, r4, lsr #19 │ │ │ │ + @ instruction: 0x01ed399c │ │ │ │ @ instruction: 0x01d70d98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #100 @ 0x64 │ │ │ │ bne 16474 <__cxa_atexit@plt+0xa040> │ │ │ │ ldr r3, [pc, #48] @ 16490 <__cxa_atexit@plt+0xa05c> │ │ │ │ @@ -10261,15 +10261,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, ip, lsr r9 │ │ │ │ + mvneq r3, r4, lsr r9 │ │ │ │ bicseq r0, r7, r0, asr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16500 <__cxa_atexit@plt+0xa0cc> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10300,15 +10300,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - strheq r3, [sp, #128]! @ 0x80 │ │ │ │ + mvneq r3, r8, lsr #17 │ │ │ │ bicseq r0, r7, r4, lsr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #101 @ 0x65 │ │ │ │ bne 16568 <__cxa_atexit@plt+0xa134> │ │ │ │ ldr r3, [pc, #48] @ 16584 <__cxa_atexit@plt+0xa150> │ │ │ │ @@ -10322,15 +10322,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, r8, asr #16 │ │ │ │ + mvneq r3, r0, asr #16 │ │ │ │ bicseq r0, r7, ip, asr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 165f4 <__cxa_atexit@plt+0xa1c0> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10361,15 +10361,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - strheq r3, [sp, #124]! @ 0x7c │ │ │ │ + strheq r3, [sp, #116]! @ 0x74 │ │ │ │ ldrheq r0, [r7, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #98 @ 0x62 │ │ │ │ bne 1665c <__cxa_atexit@plt+0xa228> │ │ │ │ ldr r3, [pc, #48] @ 16678 <__cxa_atexit@plt+0xa244> │ │ │ │ @@ -10383,15 +10383,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, r4, asr r7 │ │ │ │ + mvneq r3, ip, asr #14 │ │ │ │ bicseq r0, r7, r8, asr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 166e8 <__cxa_atexit@plt+0xa2b4> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10422,15 +10422,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r3, r8, asr #13 │ │ │ │ + mvneq r3, r0, asr #13 │ │ │ │ ldrheq r0, [r7, #172] @ 0xac │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #117 @ 0x75 │ │ │ │ bne 16750 <__cxa_atexit@plt+0xa31c> │ │ │ │ ldr r3, [pc, #48] @ 1676c <__cxa_atexit@plt+0xa338> │ │ │ │ @@ -10444,15 +10444,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, r0, ror #12 │ │ │ │ + mvneq r3, r8, asr r6 │ │ │ │ bicseq r0, r7, r4, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 167dc <__cxa_atexit@plt+0xa3a8> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10483,15 +10483,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - ldrdeq r3, [sp, #84]! @ 0x54 │ │ │ │ + mvneq r3, ip, asr #11 │ │ │ │ bicseq r0, r7, r8, asr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #103 @ 0x67 │ │ │ │ bne 16844 <__cxa_atexit@plt+0xa410> │ │ │ │ ldr r3, [pc, #48] @ 16860 <__cxa_atexit@plt+0xa42c> │ │ │ │ @@ -10505,15 +10505,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r3, ip, ror #10 │ │ │ │ + mvneq r3, r4, ror #10 │ │ │ │ bicseq r0, r7, r0, ror r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 168e8 <__cxa_atexit@plt+0xa4b4> │ │ │ │ mov r3, r7 │ │ │ │ @@ -10551,20 +10551,20 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ ldr r5, [pc, #24] @ 1692c <__cxa_atexit@plt+0xa4f8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r2 │ │ │ │ - b 7c3310 <__cxa_atexit@plt+0x7b6edc> │ │ │ │ + b 3e81b4 <__cxa_atexit@plt+0x3dbd80> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - mvneq r3, r8, lsr #9 │ │ │ │ - mvneq r3, r8, asr #9 │ │ │ │ + mvneq r3, r0, lsr #9 │ │ │ │ + mvneq r3, r0, asr #9 │ │ │ │ bicseq r0, r7, r4, lsr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #61 @ 0x3d │ │ │ │ bne 1697c <__cxa_atexit@plt+0xa548> │ │ │ │ ldr r2, [pc, #96] @ 169b4 <__cxa_atexit@plt+0xa580> │ │ │ │ @@ -10588,19 +10588,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r5, [pc, #20] @ 169bc <__cxa_atexit@plt+0xa588> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 7c3310 <__cxa_atexit@plt+0x7b6edc> │ │ │ │ + b 3e81b4 <__cxa_atexit@plt+0x3dbd80> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq r3, r4, lsl r4 │ │ │ │ - mvneq r3, r4, lsr r4 │ │ │ │ + mvneq r3, ip, lsl #8 │ │ │ │ + mvneq r3, ip, lsr #8 │ │ │ │ bicseq r0, r7, r4, lsl r8 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 169f0 <__cxa_atexit@plt+0xa5bc> │ │ │ │ ldr r7, [pc, #52] @ 16a18 <__cxa_atexit@plt+0xa5e4> │ │ │ │ @@ -10611,18 +10611,18 @@ │ │ │ │ ldr r3, [pc, #24] @ 16a10 <__cxa_atexit@plt+0xa5dc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r3, [pc, #16] @ 16a14 <__cxa_atexit@plt+0xa5e0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ add r8, r3, #1 │ │ │ │ - b 7c3310 <__cxa_atexit@plt+0x7b6edc> │ │ │ │ + b 3e81b4 <__cxa_atexit@plt+0x3dbd80> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - strheq r3, [sp, #56]! @ 0x38 │ │ │ │ - ldrdeq r3, [sp, #52]! @ 0x34 │ │ │ │ + strheq r3, [sp, #48]! @ 0x30 │ │ │ │ + mvneq r3, ip, asr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16a44 <__cxa_atexit@plt+0xa610> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -10630,15 +10630,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #12] @ 16a58 <__cxa_atexit@plt+0xa624> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #137 @ 0x89 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, ror #6 │ │ │ │ + mvneq r3, r4, ror #6 │ │ │ │ bicseq r0, r7, ip, asr #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ ldr r9, [pc, #4] @ 16a78 <__cxa_atexit@plt+0xa644> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ @@ -10668,15 +10668,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ bicseq r0, r7, ip, ror #13 │ │ │ │ - mvneq r3, r0, lsr #5 │ │ │ │ + @ instruction: 0x01ed3298 │ │ │ │ ldrsbeq r0, [r7, #96] @ 0x60 │ │ │ │ bicseq r0, r7, r8, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 16b24 <__cxa_atexit@plt+0xa6f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #20] @ 16b28 <__cxa_atexit@plt+0xa6f4> │ │ │ │ @@ -10790,15 +10790,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ str r5, [r3] │ │ │ │ ldr r5, [pc, #120] @ 16d48 <__cxa_atexit@plt+0xa914> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 7c3310 <__cxa_atexit@plt+0x7b6edc> │ │ │ │ + b 3e81b4 <__cxa_atexit@plt+0x3dbd80> │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 16d28 <__cxa_atexit@plt+0xa8f4> │ │ │ │ ldr r3, [pc, #92] @ 16d4c <__cxa_atexit@plt+0xa918> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [pc, #88] @ 16d50 <__cxa_atexit@plt+0xa91c> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -10818,41 +10818,41 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrsbeq r0, [r7, #64] @ 0x40 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mvneq r3, ip, ror #1 │ │ │ │ + mvneq r3, r4, ror #1 │ │ │ │ @ instruction: 0xfffff360 │ │ │ │ bicseq r0, r7, ip, lsr #9 │ │ │ │ bicseq r0, r7, r0, lsr #9 │ │ │ │ - @ instruction: 0x01ed309c │ │ │ │ + @ instruction: 0x01ed3094 │ │ │ │ bicseq r0, r7, ip, ror r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16d94 <__cxa_atexit@plt+0xa960> │ │ │ │ ldr r3, [pc, #48] @ 16dac <__cxa_atexit@plt+0xa978> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #36] @ 16db0 <__cxa_atexit@plt+0xa97c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ - b 7c3310 <__cxa_atexit@plt+0x7b6edc> │ │ │ │ + b 3e81b4 <__cxa_atexit@plt+0x3dbd80> │ │ │ │ ldr r7, [pc, #12] @ 16da8 <__cxa_atexit@plt+0xa974> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #137 @ 0x89 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, lsl r0 │ │ │ │ + mvneq r3, r4, lsl r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r3, r0, lsr r0 │ │ │ │ + mvneq r3, r8, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 16ddc <__cxa_atexit@plt+0xa9a8> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -10860,15 +10860,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #12] @ 16df0 <__cxa_atexit@plt+0xa9bc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #137 @ 0x89 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq r2, [sp, #244]! @ 0xf4 │ │ │ │ + mvneq r2, ip, asr #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [pc, #4] @ 16e10 <__cxa_atexit@plt+0xa9dc> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -10978,21 +10978,21 @@ │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, r4, lsr #29 │ │ │ │ + stlexheq r2, ip, [sp] │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ andeq r0, r0, r0, lsl #4 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ bicseq r0, r7, r8, ror #6 │ │ │ │ - mvneq r2, ip, ror #27 │ │ │ │ + mvneq r2, r4, ror #27 │ │ │ │ bicseq r0, r7, r4, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 17054 <__cxa_atexit@plt+0xac20> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -11026,15 +11026,15 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r2, ip, lsl #26 │ │ │ │ + mvneq r2, r4, lsl #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 165d38c <__cxa_atexit@plt+0x1650f58> │ │ │ │ bicseq r0, r7, r4, lsr #3 │ │ │ │ @@ -11124,18 +11124,18 @@ │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r2, [sp, #176]! @ 0xb0 │ │ │ │ + mvneq r2, r8, ror #23 │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ - mvneq r2, r0, lsl #24 │ │ │ │ - mvneq r2, ip, asr #23 │ │ │ │ + strdeq r2, [sp, #184]! @ 0xb8 │ │ │ │ + mvneq r2, r4, asr #23 │ │ │ │ andeq r0, r1, r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -11164,16 +11164,16 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - mvneq r2, r8, asr fp │ │ │ │ - mvneq r2, ip, lsl fp │ │ │ │ + mvneq r2, r0, asr fp │ │ │ │ + mvneq r2, r4, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 17310 <__cxa_atexit@plt+0xaedc> │ │ │ │ ldr r2, [pc, #68] @ 1731c <__cxa_atexit@plt+0xaee8> │ │ │ │ @@ -11266,31 +11266,31 @@ │ │ │ │ mov r7, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - mvneq r2, ip, lsl sl │ │ │ │ - mvneq r2, r4, lsr sl │ │ │ │ + mvneq r2, r4, lsl sl │ │ │ │ + mvneq r2, ip, lsr #20 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ @ instruction: 0xfffffd74 │ │ │ │ bicseq pc, r6, r8, lsl #28 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1748c <__cxa_atexit@plt+0xb058> │ │ │ │ ldr r3, [pc, #28] @ 17494 <__cxa_atexit@plt+0xb060> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r7, #8 │ │ │ │ ldm r9, {r2, r8, r9} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ str r2, [r5, #4] │ │ │ │ - b 3f6b70 <__cxa_atexit@plt+0x3ea73c> │ │ │ │ + b 35b584 <__cxa_atexit@plt+0x34f150> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ ldrheq pc, [r6, #208] @ 0xd0 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 174b8 <__cxa_atexit@plt+0xb084> │ │ │ │ @@ -11675,15 +11675,15 @@ │ │ │ │ mov r5, r8 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r2, r0, ror #5 │ │ │ │ + ldrdeq r2, [sp, #40]! @ 0x28 │ │ │ │ bicseq pc, r6, r0, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ ldrsheq pc, [r6, #116] @ 0x74 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ @@ -12112,15 +12112,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 18180 <__cxa_atexit@plt+0xbd4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, lsl #24 │ │ │ │ + mvneq r1, r0, lsl #24 │ │ │ │ @ instruction: 0x01d6f194 │ │ │ │ andeq r0, r5, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ b 18014 <__cxa_atexit@plt+0xbbe0> │ │ │ │ ldm r5, {r0, r1, r2} │ │ │ │ sub r3, r5, #4 │ │ │ │ @@ -12183,17 +12183,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r1, r8, asr fp │ │ │ │ - mvneq r1, r0, lsr #22 │ │ │ │ - mvneq r1, ip, lsl fp │ │ │ │ + mvneq r1, r0, asr fp │ │ │ │ + mvneq r1, r8, lsl fp │ │ │ │ + mvneq r1, r4, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 182f0 <__cxa_atexit@plt+0xbebc> │ │ │ │ @@ -12207,16 +12207,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01ed1a9c │ │ │ │ - @ instruction: 0x01ed1a98 │ │ │ │ + @ instruction: 0x01ed1a94 │ │ │ │ + @ instruction: 0x01ed1a90 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ andeq r0, r0, r7, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r7, r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ @@ -12270,15 +12270,15 @@ │ │ │ │ add r5, r5, #20 │ │ │ │ mov r6, r3 │ │ │ │ b 159bc <__cxa_atexit@plt+0x9588> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - strheq r1, [sp, #156]! @ 0x9c │ │ │ │ + strheq r1, [sp, #148]! @ 0x94 │ │ │ │ ldr r7, [r5] │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ cmp fp, r5 │ │ │ │ bhi 18460 <__cxa_atexit@plt+0xc02c> │ │ │ │ ldr r3, [pc, #124] @ 18490 <__cxa_atexit@plt+0xc05c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ @@ -12522,17 +12522,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r1, ip, lsl #12 │ │ │ │ - ldrdeq r1, [sp, #84]! @ 0x54 │ │ │ │ - ldrdeq r1, [sp, #80]! @ 0x50 │ │ │ │ + mvneq r1, r4, lsl #12 │ │ │ │ + mvneq r1, ip, asr #11 │ │ │ │ + mvneq r1, r8, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 1883c <__cxa_atexit@plt+0xc408> │ │ │ │ @@ -12546,31 +12546,31 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, r0, asr r5 │ │ │ │ - mvneq r1, ip, asr #10 │ │ │ │ + mvneq r1, r8, asr #10 │ │ │ │ + mvneq r1, r4, asr #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 18880 <__cxa_atexit@plt+0xc44c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 18888 <__cxa_atexit@plt+0xc454> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsl #10 │ │ │ │ + strdeq r1, [sp, #72]! @ 0x48 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -12596,18 +12596,18 @@ │ │ │ │ bhi 18914 <__cxa_atexit@plt+0xc4e0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 1891c <__cxa_atexit@plt+0xc4e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, ror #8 │ │ │ │ + mvneq r1, r4, ror #8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -12778,16 +12778,16 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r8, [pc, #20] @ 18bec <__cxa_atexit@plt+0xc7b8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, lsr #3 │ │ │ │ - mvneq r1, ip, ror #3 │ │ │ │ + mvneq r1, r4, lsr #3 │ │ │ │ + mvneq r1, r4, ror #3 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ @@ -12878,15 +12878,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #12] @ 18d74 <__cxa_atexit@plt+0xc940> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ ldrsheq lr, [r6, #92] @ 0x5c │ │ │ │ - mvneq r1, r4, rrx │ │ │ │ + mvneq r1, ip, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 18da4 <__cxa_atexit@plt+0xc970> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -12894,15 +12894,15 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #12] @ 18db8 <__cxa_atexit@plt+0xc984> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip │ │ │ │ + mvneq r1, r4 │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 18de4 <__cxa_atexit@plt+0xc9b0> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ @@ -12937,15 +12937,15 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq r0, r4, lsr #30 │ │ │ │ + mvneq r0, ip, lsl pc │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ b 18df8 <__cxa_atexit@plt+0xc9c4> │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -12963,15 +12963,15 @@ │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq r0, ip, asr #29 │ │ │ │ + mvneq r0, r4, asr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 18f04 <__cxa_atexit@plt+0xcad0> │ │ │ │ @@ -12980,15 +12980,15 @@ │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - ldrdeq r0, [sp, #228]! @ 0xe4 │ │ │ │ + mvneq r0, ip, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 18f7c <__cxa_atexit@plt+0xcb48> │ │ │ │ ldr r2, [pc, #84] @ 18f84 <__cxa_atexit@plt+0xcb50> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -13010,27 +13010,27 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r0, r8, lsr lr │ │ │ │ - mvneq r0, r0, ror lr │ │ │ │ + mvneq r0, r0, lsr lr │ │ │ │ + mvneq r0, r8, ror #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [pc, #20] @ 18fb8 <__cxa_atexit@plt+0xcb84> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ cmp r7, #0 │ │ │ │ addle r3, r3, #4 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, lsr #28 │ │ │ │ + mvneq r0, r0, lsr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 18ff0 <__cxa_atexit@plt+0xcbbc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -13038,15 +13038,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1916c <__cxa_atexit@plt+0xcd38> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ed0d94 │ │ │ │ + mvneq r0, ip, lsl #27 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 1904c <__cxa_atexit@plt+0xcc18> │ │ │ │ ldr lr, [pc, #60] @ 19058 <__cxa_atexit@plt+0xcc24> │ │ │ │ @@ -13178,15 +13178,15 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - mvneq r0, r0, ror #22 │ │ │ │ + mvneq r0, r8, asr fp │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1926c <__cxa_atexit@plt+0xce38> │ │ │ │ ldr r3, [pc, #60] @ 19284 <__cxa_atexit@plt+0xce50> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -13200,15 +13200,15 @@ │ │ │ │ mov sl, r7 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r7, [pc, #12] @ 19280 <__cxa_atexit@plt+0xce4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ bx r0 │ │ │ │ - strdeq r0, [sp, #164]! @ 0xa4 │ │ │ │ + mvneq r0, ip, ror #21 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ ldr r3, [r5, #28] │ │ │ │ and r6, r7, #3 │ │ │ │ @@ -13250,15 +13250,15 @@ │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcc4 │ │ │ │ - @ instruction: 0x01ed0a90 │ │ │ │ + mvneq r0, r8, lsl #21 │ │ │ │ @ instruction: 0xfffffd44 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 19410 <__cxa_atexit@plt+0xcfdc> │ │ │ │ @@ -13312,15 +13312,15 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ bicseq sp, r6, r4, asr pc │ │ │ │ - mvneq r0, ip, asr #19 │ │ │ │ + mvneq r0, r4, asr #19 │ │ │ │ @ instruction: 0xfffffae8 │ │ │ │ @ instruction: 0xfffffdc4 │ │ │ │ @ instruction: 0xfffffb6c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -13355,15 +13355,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r0, r0, lsl #18 │ │ │ │ + strdeq r0, [sp, #136]! @ 0x88 │ │ │ │ @ instruction: 0xfffffa08 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ @ instruction: 0xfffffa8c │ │ │ │ bicseq sp, r6, r8, lsl #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ @@ -13371,15 +13371,15 @@ │ │ │ │ ldr sl, [pc, #16] @ 19528 <__cxa_atexit@plt+0xd0f4> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r3, [pc, #12] @ 1952c <__cxa_atexit@plt+0xd0f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ bicseq sp, r6, r8, ror lr │ │ │ │ - @ instruction: 0x01ed0894 │ │ │ │ + mvneq r0, ip, lsl #17 │ │ │ │ bicseq sp, r6, r8, ror #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ ldr r3, [pc, #8] @ 19554 <__cxa_atexit@plt+0xd120> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -13403,15 +13403,15 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r7, [pc, #20] @ 195b0 <__cxa_atexit@plt+0xd17c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - ldrdeq r0, [sp, #124]! @ 0x7c │ │ │ │ + ldrdeq r0, [sp, #116]! @ 0x74 │ │ │ │ bicseq sp, r6, r8, lsl lr │ │ │ │ bicseq sp, r6, r8, ror #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 195e0 <__cxa_atexit@plt+0xd1ac> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #20] @ 195e4 <__cxa_atexit@plt+0xd1b0> │ │ │ │ @@ -13426,15 +13426,15 @@ │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 19608 <__cxa_atexit@plt+0xd1d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ - mvneq r0, r0, ror r7 │ │ │ │ + mvneq r0, r8, ror #14 │ │ │ │ @ instruction: 0x01d6dd94 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ ldr r3, [pc, #8] @ 19630 <__cxa_atexit@plt+0xd1fc> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -13458,15 +13458,15 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r7, [pc, #20] @ 1968c <__cxa_atexit@plt+0xd258> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r0, r0, lsl #14 │ │ │ │ + strdeq r0, [sp, #104]! @ 0x68 │ │ │ │ bicseq sp, r6, ip, asr #26 │ │ │ │ bicseq sp, r6, ip, lsl #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 196bc <__cxa_atexit@plt+0xd288> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #20] @ 196c0 <__cxa_atexit@plt+0xd28c> │ │ │ │ @@ -13485,15 +13485,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #16] @ 196f4 <__cxa_atexit@plt+0xd2c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ mov r8, r7 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r0, r4, lsl #13 │ │ │ │ + mvneq r0, ip, ror r6 │ │ │ │ bicseq sp, r6, r4, lsr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 1971c <__cxa_atexit@plt+0xd2e8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ @@ -13524,15 +13524,15 @@ │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq sp, r6, ip, ror #25 │ │ │ │ ldrsheq sp, [r6, #200] @ 0xc8 │ │ │ │ - mvneq r0, r0, lsl #12 │ │ │ │ + strdeq r0, [sp, #88]! @ 0x58 │ │ │ │ bicseq sp, r6, ip, asr #26 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 197c0 <__cxa_atexit@plt+0xd38c> │ │ │ │ @@ -13606,26 +13606,26 @@ │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #56] @ 19900 <__cxa_atexit@plt+0xd4cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r3, [pc, #48] @ 19904 <__cxa_atexit@plt+0xd4d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ - b 5ac97c <__cxa_atexit@plt+0x5a0548> │ │ │ │ + b 190ef8 <__cxa_atexit@plt+0x184ac4> │ │ │ │ ldr r7, [pc, #16] @ 198f4 <__cxa_atexit@plt+0xd4c0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [pc, #8] @ 198f8 <__cxa_atexit@plt+0xd4c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d6db98 │ │ │ │ bicseq sp, r6, ip, lsl #23 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq r0, ip, lsl #10 │ │ │ │ mvneq r0, r4, lsl #10 │ │ │ │ + strdeq r0, [sp, #76]! @ 0x4c │ │ │ │ ldrheq sp, [r6, #184] @ 0xb8 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1995c <__cxa_atexit@plt+0xd528> │ │ │ │ ldr r3, [pc, #72] @ 19970 <__cxa_atexit@plt+0xd53c> │ │ │ │ @@ -13641,15 +13641,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ beq 19968 <__cxa_atexit@plt+0xd534> │ │ │ │ b 199c0 <__cxa_atexit@plt+0xd58c> │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #12 │ │ │ │ - b 5aca9c <__cxa_atexit@plt+0x5a0668> │ │ │ │ + b 191018 <__cxa_atexit@plt+0x184be4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ bicseq sp, r6, r8, lsr fp │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ @@ -13684,30 +13684,30 @@ │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 19a50 <__cxa_atexit@plt+0xd61c> │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b 595490 <__cxa_atexit@plt+0x58905c> │ │ │ │ + b 179a0c <__cxa_atexit@plt+0x16d5d8> │ │ │ │ ldr r3, [pc, #60] @ 19a58 <__cxa_atexit@plt+0xd624> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ cmp r2, #0 │ │ │ │ beq 19a50 <__cxa_atexit@plt+0xd61c> │ │ │ │ ldr r3, [pc, #44] @ 19a5c <__cxa_atexit@plt+0xd628> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 19a50 <__cxa_atexit@plt+0xd61c> │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b 593f20 <__cxa_atexit@plt+0x587aec> │ │ │ │ + b 17849c <__cxa_atexit@plt+0x16c068> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ muleq r0, r0, r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ bicseq sp, r6, ip, lsr sl │ │ │ │ @@ -13718,48 +13718,48 @@ │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 19a9c <__cxa_atexit@plt+0xd668> │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b 595490 <__cxa_atexit@plt+0x58905c> │ │ │ │ + b 179a0c <__cxa_atexit@plt+0x16d5d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ ldrsheq sp, [r6, #156] @ 0x9c │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b 595490 <__cxa_atexit@plt+0x58905c> │ │ │ │ + b 179a0c <__cxa_atexit@plt+0x16d5d8> │ │ │ │ ldrsbeq sp, [r6, #148] @ 0x94 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #40] @ 19b00 <__cxa_atexit@plt+0xd6cc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 19af8 <__cxa_atexit@plt+0xd6c4> │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b 593f20 <__cxa_atexit@plt+0x587aec> │ │ │ │ + b 17849c <__cxa_atexit@plt+0x16c068> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ @ instruction: 0x01d6d994 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b 593f20 <__cxa_atexit@plt+0x587aec> │ │ │ │ + b 17849c <__cxa_atexit@plt+0x16c068> │ │ │ │ bicseq sp, r6, r0, lsl sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 19bc0 <__cxa_atexit@plt+0xd78c> │ │ │ │ @@ -13796,19 +13796,19 @@ │ │ │ │ ldr r0, [r3, #-8]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r0, r4, lsr #4 │ │ │ │ - ldrdeq r0, [sp, #16]! │ │ │ │ + mvneq r0, ip, lsl r2 │ │ │ │ + mvneq r0, r8, asr #3 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - strdeq r0, [sp, #20]! │ │ │ │ mvneq r0, ip, ror #3 │ │ │ │ + mvneq r0, r4, ror #3 │ │ │ │ bicseq sp, r6, ip, asr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 19c28 <__cxa_atexit@plt+0xd7f4> │ │ │ │ ldr r3, [pc, #60] @ 19c40 <__cxa_atexit@plt+0xd80c> │ │ │ │ @@ -13823,32 +13823,32 @@ │ │ │ │ mov r9, r7 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r7, [pc, #12] @ 19c3c <__cxa_atexit@plt+0xd808> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, asr r1 │ │ │ │ + mvneq r0, r8, asr #2 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r0, r4, ror r1 │ │ │ │ mvneq r0, ip, ror #2 │ │ │ │ + mvneq r0, r4, ror #2 │ │ │ │ ldrsbeq sp, [r6, #136] @ 0x88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r1, [pc, #24] @ 19c80 <__cxa_atexit@plt+0xd84c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ cmp r3, #2 │ │ │ │ mov r2, r1 │ │ │ │ moveq r2, r5 │ │ │ │ movne r7, r1 │ │ │ │ ldr r0, [r2] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, lsr #2 │ │ │ │ + mvneq r0, ip, lsl r1 │ │ │ │ ldrheq sp, [r6, #136] @ 0x88 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 19cd0 <__cxa_atexit@plt+0xd89c> │ │ │ │ @@ -14035,19 +14035,19 @@ │ │ │ │ str r8, [r3, #32] │ │ │ │ sub r8, r6, #6 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, asr lr @ │ │ │ │ - mvneq pc, r4, ror lr @ │ │ │ │ + mvneq pc, r4, asr lr @ │ │ │ │ mvneq pc, ip, ror #28 │ │ │ │ mvneq pc, r4, ror #28 │ │ │ │ mvneq pc, ip, asr lr @ │ │ │ │ + mvneq pc, r4, asr lr @ │ │ │ │ @ instruction: 0xfffffd30 │ │ │ │ ldrheq sp, [r6, #92] @ 0x5c │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -14076,16 +14076,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ bicseq sp, r6, ip, lsr #10 │ │ │ │ - mvneq pc, ip, lsl #27 │ │ │ │ - mvneq pc, r8, ror #26 │ │ │ │ + mvneq pc, r4, lsl #27 │ │ │ │ + mvneq pc, r0, ror #26 │ │ │ │ andeq r0, r1, r2 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1a0d0 <__cxa_atexit@plt+0xdc9c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -14127,16 +14127,16 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsl #26 │ │ │ │ - mvneq pc, r8, asr #26 │ │ │ │ + mvneq pc, r4, lsl #26 │ │ │ │ + mvneq pc, r0, asr #26 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1a150 <__cxa_atexit@plt+0xdd1c> │ │ │ │ @@ -14213,17 +14213,17 @@ │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - mvneq pc, ip, asr #23 │ │ │ │ + mvneq pc, r4, asr #23 │ │ │ │ @ instruction: 0xfffffe38 │ │ │ │ - mvneq pc, r8, lsl #23 │ │ │ │ + mvneq pc, r0, lsl #23 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 1a2f0 <__cxa_atexit@plt+0xdebc> │ │ │ │ @@ -14255,17 +14255,17 @@ │ │ │ │ str r2, [r3, #28] │ │ │ │ str r9, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq pc, [ip, #172]! @ 0xac │ │ │ │ + strdeq pc, [ip, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - ldrdeq pc, [ip, #164]! @ 0xa4 │ │ │ │ + mvneq pc, ip, asr #21 │ │ │ │ bicseq sp, r6, r4, asr r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -14383,16 +14383,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 1a504 <__cxa_atexit@plt+0xe0d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq pc, ip, lsl #18 │ │ │ │ mvneq pc, r4, lsl #18 │ │ │ │ + strdeq pc, [ip, #140]! @ 0x8c │ │ │ │ ldrheq sp, [r6, #4] │ │ │ │ bicseq sp, r6, r0, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 1a528 <__cxa_atexit@plt+0xe0f4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ @@ -14420,16 +14420,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 1a598 <__cxa_atexit@plt+0xe164> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ - mvneq pc, r8, ror r8 @ │ │ │ │ mvneq pc, r0, ror r8 @ │ │ │ │ + mvneq pc, r8, ror #16 │ │ │ │ bicseq sp, r6, r0, lsr #32 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -14468,17 +14468,17 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ + mvneq pc, ip, ror #14 │ │ │ │ + mvneq pc, r4, lsl #15 │ │ │ │ mvneq pc, r4, ror r7 @ │ │ │ │ - mvneq pc, ip, lsl #15 │ │ │ │ - mvneq pc, ip, ror r7 @ │ │ │ │ bicseq ip, r6, ip, asr pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -14511,18 +14511,18 @@ │ │ │ │ mov r6, r3 │ │ │ │ b 1a6f0 <__cxa_atexit@plt+0xe2bc> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r0, ror #13 │ │ │ │ - mvneq pc, ip, ror #13 │ │ │ │ + ldrdeq pc, [ip, #104]! @ 0x68 │ │ │ │ mvneq pc, r4, ror #13 │ │ │ │ - mvneq pc, r4, lsr #14 │ │ │ │ + ldrdeq pc, [ip, #108]! @ 0x6c │ │ │ │ + mvneq pc, ip, lsl r7 @ │ │ │ │ bicseq ip, r6, ip, lsr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -14557,18 +14557,18 @@ │ │ │ │ b 1a7a4 <__cxa_atexit@plt+0xe370> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - mvneq pc, r8, lsr #12 │ │ │ │ + mvneq pc, r0, lsr #12 │ │ │ │ @ instruction: 0x01bfcde7 │ │ │ │ - mvneq pc, ip, lsr #12 │ │ │ │ mvneq pc, r4, lsr #12 │ │ │ │ + mvneq pc, ip, lsl r6 @ │ │ │ │ ldrsheq ip, [r6, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 1a82c <__cxa_atexit@plt+0xe3f8> │ │ │ │ @@ -14594,17 +14594,17 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ + mvneq pc, r4, ror r5 @ │ │ │ │ + mvneq pc, ip, lsl #11 │ │ │ │ mvneq pc, ip, ror r5 @ │ │ │ │ - @ instruction: 0x01ecf594 │ │ │ │ - mvneq pc, r4, lsl #11 │ │ │ │ bicseq ip, r6, r4, ror #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -14637,18 +14637,18 @@ │ │ │ │ mov r6, r3 │ │ │ │ b 1a8e8 <__cxa_atexit@plt+0xe4b4> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, ror #9 │ │ │ │ - strdeq pc, [ip, #68]! @ 0x44 │ │ │ │ + mvneq pc, r0, ror #9 │ │ │ │ mvneq pc, ip, ror #9 │ │ │ │ - mvneq pc, ip, lsr #10 │ │ │ │ + mvneq pc, r4, ror #9 │ │ │ │ + mvneq pc, r4, lsr #10 │ │ │ │ ldrheq ip, [r6, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -14683,18 +14683,18 @@ │ │ │ │ b 1a99c <__cxa_atexit@plt+0xe568> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - mvneq pc, r0, lsr r4 @ │ │ │ │ + mvneq pc, r8, lsr #8 │ │ │ │ @ instruction: 0x01bfcbe1 │ │ │ │ - mvneq pc, r4, lsr r4 @ │ │ │ │ mvneq pc, ip, lsr #8 │ │ │ │ + mvneq pc, r4, lsr #8 │ │ │ │ ldrsheq ip, [r6, #184] @ 0xb8 │ │ │ │ andeq r0, r3, r3, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #16 │ │ │ │ cmp fp, r6 │ │ │ │ @@ -14779,19 +14779,19 @@ │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-16]! │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb24 │ │ │ │ @ instruction: 0x01bfca8f │ │ │ │ - ldrdeq pc, [ip, #40]! @ 0x28 │ │ │ │ ldrdeq pc, [ip, #32]! │ │ │ │ + mvneq pc, r8, asr #5 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ - mvneq pc, r4, lsl #7 │ │ │ │ - mvneq pc, ip, lsr #6 │ │ │ │ + mvneq pc, ip, ror r3 @ │ │ │ │ + mvneq pc, r4, lsr #6 │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ @ instruction: 0xfffffd30 │ │ │ │ @ instruction: 0x01bfca95 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ ldrsbeq ip, [r6, #172] @ 0xac │ │ │ │ bicseq ip, r6, r0, ror #20 │ │ │ │ @@ -14843,21 +14843,21 @@ │ │ │ │ ldr r3, [pc, #28] @ 1ac34 <__cxa_atexit@plt+0xe800> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd68 │ │ │ │ - mvneq pc, ip, lsr r2 @ │ │ │ │ - mvneq pc, r4, ror #3 │ │ │ │ + mvneq pc, r4, lsr r2 @ │ │ │ │ + ldrdeq pc, [ip, #28]! │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ @ instruction: 0xfffffbf4 │ │ │ │ @ instruction: 0x01bfc959 │ │ │ │ - strheq pc, [ip, #16]! @ │ │ │ │ mvneq pc, r8, lsr #3 │ │ │ │ + mvneq pc, r0, lsr #3 │ │ │ │ bicseq ip, r6, r0, ror r9 │ │ │ │ andeq r0, r0, r3, lsr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #12] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ @@ -14903,21 +14903,21 @@ │ │ │ │ ldr r3, [pc, #28] @ 1ad24 <__cxa_atexit@plt+0xe8f0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa80 │ │ │ │ - mvneq pc, ip, asr #2 │ │ │ │ - strdeq pc, [ip, #4]! │ │ │ │ + mvneq pc, r4, asr #2 │ │ │ │ + mvneq pc, ip, ror #1 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ @ instruction: 0xfffff90c │ │ │ │ @ instruction: 0x01bfc877 │ │ │ │ - mvneq pc, r0, asr #1 │ │ │ │ strheq pc, [ip, #8]! @ │ │ │ │ + strheq pc, [ip, #0]! @ │ │ │ │ bicseq ip, r6, r8, lsl #17 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 1adb4 <__cxa_atexit@plt+0xe980> │ │ │ │ @@ -15047,27 +15047,27 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1af60 <__cxa_atexit@plt+0xeb2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq lr, r4, asr #28 │ │ │ │ + mvneq lr, ip, lsr lr │ │ │ │ bicseq ip, r6, r0, lsr #13 │ │ │ │ bicseq ip, r6, r0, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 1af8c <__cxa_atexit@plt+0xeb58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ - strdeq lr, [ip, #208]! @ 0xd0 │ │ │ │ + mvneq lr, r8, ror #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 1afdc <__cxa_atexit@plt+0xeba8> │ │ │ │ ldr r3, [pc, #60] @ 1afec <__cxa_atexit@plt+0xebb8> │ │ │ │ @@ -15377,15 +15377,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1b48c <__cxa_atexit@plt+0xf058> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, asr #18 │ │ │ │ + mvneq lr, r0, asr #18 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ ldrheq ip, [r6, #20] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -15485,17 +15485,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ @ instruction: 0x01bfbf82 │ │ │ │ - @ instruction: 0x01ece79c │ │ │ │ + @ instruction: 0x01ece794 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - mvneq lr, r8, lsr #15 │ │ │ │ + mvneq lr, r0, lsr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 1b6c0 <__cxa_atexit@plt+0xf28c> │ │ │ │ @@ -15526,15 +15526,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ @ instruction: 0x01bfbeb2 │ │ │ │ @ instruction: 0xfffffd78 │ │ │ │ - strdeq lr, [ip, #104]! @ 0x68 │ │ │ │ + strdeq lr, [ip, #96]! @ 0x60 │ │ │ │ bicseq fp, r6, ip, asr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1b738 <__cxa_atexit@plt+0xf304> │ │ │ │ ldr r2, [pc, #88] @ 1b754 <__cxa_atexit@plt+0xf320> │ │ │ │ @@ -15868,15 +15868,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 1bc38 <__cxa_atexit@plt+0xf804> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r0, lsr #4 │ │ │ │ + mvneq lr, r8, lsl r2 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ ldrheq fp, [r6, #252] @ 0xfc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ @@ -16088,15 +16088,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 1bfa8 <__cxa_atexit@plt+0xfb74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq sp, [ip, #224]! @ 0xe0 │ │ │ │ + mvneq sp, r8, lsr #29 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ bicseq fp, r6, r8, lsl #25 │ │ │ │ bicseq fp, r6, ip, lsr #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ @@ -16233,17 +16233,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ bicseq fp, r6, ip, lsl #21 │ │ │ │ - strheq sp, [ip, #188]! @ 0xbc │ │ │ │ - mvneq sp, r0, lsl #24 │ │ │ │ - strdeq sp, [ip, #176]! @ 0xb0 │ │ │ │ + strheq sp, [ip, #180]! @ 0xb4 │ │ │ │ + strdeq sp, [ip, #184]! @ 0xb8 │ │ │ │ + mvneq sp, r8, ror #23 │ │ │ │ bicseq fp, r6, r4, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1c250 <__cxa_atexit@plt+0xfe1c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -16268,17 +16268,17 @@ │ │ │ │ ldr r7, [pc, #20] @ 1c270 <__cxa_atexit@plt+0xfe3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r0, lsl fp │ │ │ │ - mvneq sp, r8, asr #22 │ │ │ │ - mvneq sp, r8, lsr fp │ │ │ │ + mvneq sp, r8, lsl #22 │ │ │ │ + mvneq sp, r0, asr #22 │ │ │ │ + mvneq sp, r0, lsr fp │ │ │ │ mov r9, r6 │ │ │ │ ldm r5, {sl, ip} │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r0, r6 │ │ │ │ bcc 1c2e8 <__cxa_atexit@plt+0xfeb4> │ │ │ │ @@ -16307,15 +16307,15 @@ │ │ │ │ stm r5, {sl, ip} │ │ │ │ str r1, [r5, #8] │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ andeq r1, r0, r8, lsr #9 │ │ │ │ - @ instruction: 0x01ecda94 │ │ │ │ + mvneq sp, ip, lsl #21 │ │ │ │ bicseq fp, r6, r4, asr #18 │ │ │ │ bicseq fp, r6, ip, ror #19 │ │ │ │ bicseq fp, r6, ip, lsr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -16339,27 +16339,27 @@ │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq sp, r0, lsr sl │ │ │ │ - mvneq sp, r8, lsl #20 │ │ │ │ + mvneq sp, r8, lsr #20 │ │ │ │ + mvneq sp, r0, lsl #20 │ │ │ │ bicseq fp, r6, r0, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 1c3bc <__cxa_atexit@plt+0xff88> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ - mvneq sp, r0, asr #19 │ │ │ │ + strheq sp, [ip, #152]! @ 0x98 │ │ │ │ bicseq fp, r6, r8, lsr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1c478 <__cxa_atexit@plt+0x10044> │ │ │ │ @@ -16402,15 +16402,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq sp, r4, asr #18 │ │ │ │ + mvneq sp, ip, lsr r9 │ │ │ │ bicseq fp, r6, r0, ror #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -16436,30 +16436,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq sp, r0, lsr #17 │ │ │ │ + @ instruction: 0x01ecd898 │ │ │ │ bicseq fp, r6, r8, asr r7 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1c54c <__cxa_atexit@plt+0x10118> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq sp, r0, asr r8 │ │ │ │ + mvneq sp, r8, asr #16 │ │ │ │ bicseq fp, r6, r8, lsr #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1c590 <__cxa_atexit@plt+0x1015c> │ │ │ │ ldr r2, [pc, #40] @ 1c598 <__cxa_atexit@plt+0x10164> │ │ │ │ @@ -16471,25 +16471,25 @@ │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - strdeq sp, [ip, #120]! @ 0x78 │ │ │ │ + strdeq sp, [ip, #112]! @ 0x70 │ │ │ │ bicseq fp, r6, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 1c5c4 <__cxa_atexit@plt+0x10190> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - ldrdeq sp, [ip, #124]! @ 0x7c │ │ │ │ + ldrdeq sp, [ip, #116]! @ 0x74 │ │ │ │ bicseq fp, r6, r0, ror #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1c688 <__cxa_atexit@plt+0x10254> │ │ │ │ ldr r2, [pc, #188] @ 1c6a4 <__cxa_atexit@plt+0x10270> │ │ │ │ @@ -16538,20 +16538,20 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - mvneq sp, r0, lsl #15 │ │ │ │ + mvneq sp, r8, ror r7 │ │ │ │ bicseq fp, r6, r8, ror #11 │ │ │ │ ldrsbeq fp, [r6, #92] @ 0x5c │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - mvneq sp, r8, ror #14 │ │ │ │ - mvneq sp, r4, asr r7 │ │ │ │ + mvneq sp, r0, ror #14 │ │ │ │ + mvneq sp, ip, asr #14 │ │ │ │ bicseq fp, r6, r8, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1c72c <__cxa_atexit@plt+0x102f8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -16584,16 +16584,16 @@ │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq fp, r6, ip, lsr #10 │ │ │ │ bicseq fp, r6, r0, lsr #10 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq sp, r0, lsr #13 │ │ │ │ - mvneq sp, ip, lsl #13 │ │ │ │ + @ instruction: 0x01ecd698 │ │ │ │ + mvneq sp, r4, lsl #13 │ │ │ │ bicseq fp, r6, r0, lsl #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1c820 <__cxa_atexit@plt+0x103ec> │ │ │ │ @@ -16636,15 +16636,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - @ instruction: 0x01ecd59c │ │ │ │ + @ instruction: 0x01ecd594 │ │ │ │ bicseq fp, r6, r8, lsr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -16670,30 +16670,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - strdeq sp, [ip, #72]! @ 0x48 │ │ │ │ + strdeq sp, [ip, #64]! @ 0x40 │ │ │ │ ldrheq fp, [r6, #48] @ 0x30 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1c8f4 <__cxa_atexit@plt+0x104c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq sp, r8, lsr #9 │ │ │ │ + mvneq sp, r0, lsr #9 │ │ │ │ @ instruction: 0x01d6b390 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 1c970 <__cxa_atexit@plt+0x1053c> │ │ │ │ @@ -16724,15 +16724,15 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1c998 <__cxa_atexit@plt+0x10564> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq sp, ip, asr #8 │ │ │ │ + mvneq sp, r4, asr #8 │ │ │ │ @ instruction: 0xfffff35c │ │ │ │ bicseq fp, r6, r0, ror #4 │ │ │ │ bicseq sl, r6, ip, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 1c9c0 <__cxa_atexit@plt+0x1058c> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -16793,20 +16793,20 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - mvneq sp, r4, lsl #7 │ │ │ │ - mvneq sp, r8, ror r3 │ │ │ │ + mvneq sp, ip, ror r3 │ │ │ │ + mvneq sp, r0, ror r3 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ - mvneq sp, r4, ror #6 │ │ │ │ mvneq sp, ip, asr r3 │ │ │ │ - @ instruction: 0x01ecd398 │ │ │ │ + mvneq sp, r4, asr r3 │ │ │ │ + @ instruction: 0x01ecd390 │ │ │ │ ldrsbeq fp, [r6, #28] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1cb2c <__cxa_atexit@plt+0x106f8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -16836,19 +16836,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq sp, [ip, #44]! @ 0x2c │ │ │ │ + strheq sp, [ip, #36]! @ 0x24 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ - @ instruction: 0x01ecd29c │ │ │ │ @ instruction: 0x01ecd294 │ │ │ │ - ldrdeq sp, [ip, #32]! │ │ │ │ + mvneq sp, ip, lsl #5 │ │ │ │ + mvneq sp, r8, asr #5 │ │ │ │ bicseq fp, r6, r4, lsl #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1cc1c <__cxa_atexit@plt+0x107e8> │ │ │ │ @@ -16891,15 +16891,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq sp, r0, lsr #3 │ │ │ │ + @ instruction: 0x01ecd198 │ │ │ │ bicseq fp, r6, ip, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -16925,30 +16925,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - strdeq sp, [ip, #12]! │ │ │ │ + strdeq sp, [ip, #4]! │ │ │ │ ldrheq sl, [r6, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1ccf0 <__cxa_atexit@plt+0x108bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq sp, ip, lsr #1 │ │ │ │ + mvneq sp, r4, lsr #1 │ │ │ │ @ instruction: 0x01d6af94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 1cd6c <__cxa_atexit@plt+0x10938> │ │ │ │ @@ -16979,15 +16979,15 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1cd94 <__cxa_atexit@plt+0x10960> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq sp, r0, asr r0 │ │ │ │ + mvneq sp, r8, asr #32 │ │ │ │ @ instruction: 0xffffef60 │ │ │ │ bicseq sl, r6, r4, ror #28 │ │ │ │ bicseq sl, r6, r0, lsr #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 1cdbc <__cxa_atexit@plt+0x10988> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -17048,20 +17048,20 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - mvneq ip, r8, lsl #31 │ │ │ │ - mvneq ip, ip, ror pc │ │ │ │ + mvneq ip, r0, lsl #31 │ │ │ │ + mvneq ip, r4, ror pc │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ - mvneq ip, r8, ror #30 │ │ │ │ mvneq ip, r0, ror #30 │ │ │ │ - strexheq ip, ip, [ip] │ │ │ │ + mvneq ip, r8, asr pc │ │ │ │ + strexheq ip, r4, [ip] │ │ │ │ bicseq sl, r6, r0, ror #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1cf28 <__cxa_atexit@plt+0x10af4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -17091,19 +17091,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r0, asr #29 │ │ │ │ + strheq ip, [ip, #232]! @ 0xe8 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ - mvneq ip, r0, lsr #29 │ │ │ │ stlexheq ip, r8, [ip] │ │ │ │ - ldrdeq ip, [ip, #228]! @ 0xe4 │ │ │ │ + stlexheq ip, r0, [ip] │ │ │ │ + mvneq ip, ip, asr #29 │ │ │ │ bicseq sl, r6, r8, lsl #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1d018 <__cxa_atexit@plt+0x10be4> │ │ │ │ @@ -17146,15 +17146,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq ip, r4, lsr #27 │ │ │ │ + @ instruction: 0x01eccd9c │ │ │ │ bicseq sl, r6, r0, asr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -17180,30 +17180,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq ip, r0, lsl #26 │ │ │ │ + strdeq ip, [ip, #200]! @ 0xc8 │ │ │ │ ldrheq sl, [r6, #184] @ 0xb8 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1d0ec <__cxa_atexit@plt+0x10cb8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - strheq ip, [ip, #192]! @ 0xc0 │ │ │ │ + mvneq ip, r8, lsr #25 │ │ │ │ bicseq sl, r6, ip, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 1d158 <__cxa_atexit@plt+0x10d24> │ │ │ │ @@ -17229,15 +17229,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 1d17c <__cxa_atexit@plt+0x10d48> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, ror #24 │ │ │ │ + mvneq ip, r8, asr ip │ │ │ │ @ instruction: 0xffffeb74 │ │ │ │ bicseq sl, r6, r8, ror sl │ │ │ │ bicseq sl, r6, r8, ror #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ @@ -17282,15 +17282,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq ip, r4, lsl #23 │ │ │ │ + mvneq ip, ip, ror fp │ │ │ │ bicseq sl, r6, r0, lsr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -17316,30 +17316,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq ip, r0, ror #21 │ │ │ │ + ldrdeq ip, [ip, #168]! @ 0xa8 │ │ │ │ @ instruction: 0x01d6a998 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1d30c <__cxa_atexit@plt+0x10ed8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - @ instruction: 0x01ecca90 │ │ │ │ + mvneq ip, r8, lsl #21 │ │ │ │ bicseq sl, r6, r8, ror #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1d350 <__cxa_atexit@plt+0x10f1c> │ │ │ │ ldr r2, [pc, #40] @ 1d358 <__cxa_atexit@plt+0x10f24> │ │ │ │ @@ -17351,25 +17351,25 @@ │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq ip, r8, lsr sl │ │ │ │ + mvneq ip, r0, lsr sl │ │ │ │ bicseq sl, r6, r8, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 1d384 <__cxa_atexit@plt+0x10f50> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq ip, ip, lsl sl │ │ │ │ + mvneq ip, r4, lsl sl │ │ │ │ bicseq sl, r6, r0, ror #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1d440 <__cxa_atexit@plt+0x1100c> │ │ │ │ @@ -17412,15 +17412,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq ip, ip, ror r9 │ │ │ │ + mvneq ip, r4, ror r9 │ │ │ │ bicseq sl, r6, r8, lsl r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -17446,30 +17446,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - ldrdeq ip, [ip, #136]! @ 0x88 │ │ │ │ + ldrdeq ip, [ip, #128]! @ 0x80 │ │ │ │ @ instruction: 0x01d6a790 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1d514 <__cxa_atexit@plt+0x110e0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq ip, r8, lsl #17 │ │ │ │ + mvneq ip, r0, lsl #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1d578 <__cxa_atexit@plt+0x11144> │ │ │ │ ldr r2, [pc, #76] @ 1d580 <__cxa_atexit@plt+0x1114c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -17489,25 +17489,25 @@ │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq ip, r4, lsr r8 │ │ │ │ - mvneq ip, ip, lsl #16 │ │ │ │ + mvneq ip, ip, lsr #16 │ │ │ │ + mvneq ip, r4, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 1d5ac <__cxa_atexit@plt+0x11178> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq ip, ip, asr #15 │ │ │ │ + mvneq ip, r4, asr #15 │ │ │ │ ldrheq sl, [r6, #104] @ 0x68 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1d668 <__cxa_atexit@plt+0x11234> │ │ │ │ @@ -17550,15 +17550,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq ip, r4, asr r7 │ │ │ │ + mvneq ip, ip, asr #14 │ │ │ │ ldrsheq sl, [r6, #80] @ 0x50 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -17584,30 +17584,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - strheq ip, [ip, #96]! @ 0x60 │ │ │ │ + mvneq ip, r8, lsr #13 │ │ │ │ bicseq sl, r6, r8, ror #10 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1d73c <__cxa_atexit@plt+0x11308> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq ip, r0, ror #12 │ │ │ │ + mvneq ip, r8, asr r6 │ │ │ │ bicseq sl, r6, r8, ror r5 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add sl, r6, #320 @ 0x140 │ │ │ │ cmp r2, sl │ │ │ │ bcc 1d9d0 <__cxa_atexit@plt+0x1159c> │ │ │ │ @@ -17772,29 +17772,29 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffebbc │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ @ instruction: 0xfffffbbc │ │ │ │ - strheq ip, [ip, #84]! @ 0x54 │ │ │ │ + mvneq ip, ip, lsr #11 │ │ │ │ @ instruction: 0xfffff97c │ │ │ │ @ instruction: 0xfffff734 │ │ │ │ @ instruction: 0xfffff32c │ │ │ │ @ instruction: 0xffffef0c │ │ │ │ ldrheq sl, [r6, #52] @ 0x34 │ │ │ │ @ instruction: 0xffffeb2c │ │ │ │ - mvneq ip, r4, ror #9 │ │ │ │ + ldrdeq ip, [ip, #76]! @ 0x4c │ │ │ │ @ instruction: 0xfffffc30 │ │ │ │ @ instruction: 0xfffffa1c │ │ │ │ - mvneq ip, r4, lsl #9 │ │ │ │ + mvneq ip, ip, ror r4 │ │ │ │ @ instruction: 0xfffff7b4 │ │ │ │ @ instruction: 0xfffff478 │ │ │ │ @ instruction: 0xfffff068 │ │ │ │ - mvneq ip, r4, ror #7 │ │ │ │ + ldrdeq ip, [ip, #60]! @ 0x3c │ │ │ │ @ instruction: 0xffffec40 │ │ │ │ @ instruction: 0xffffe834 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r7, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ @@ -17829,15 +17829,15 @@ │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ - ldrdeq ip, [ip, #32]! │ │ │ │ + mvneq ip, r8, asr #5 │ │ │ │ bicseq sl, r6, r0, lsl #3 │ │ │ │ bicseq sl, r6, r4, lsr #4 │ │ │ │ ldrsheq sl, [r6, #16] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ @@ -17896,15 +17896,15 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {ip, lr} │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ bicseq sl, r6, r4, lsr #2 │ │ │ │ bicseq sl, r6, ip, asr #2 │ │ │ │ @ instruction: 0xfffffbf4 │ │ │ │ - strdeq ip, [ip, #20]! │ │ │ │ + mvneq ip, ip, ror #3 │ │ │ │ bicseq sl, r6, r4, lsr #1 │ │ │ │ bicseq sl, r6, ip, ror #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add ip, r7, #11 │ │ │ │ @@ -17943,15 +17943,15 @@ │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-24]! @ 0xffffffe8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {sl, ip} │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb10 │ │ │ │ - mvneq ip, r4, lsl #2 │ │ │ │ + strdeq ip, [ip, #12]! │ │ │ │ ldrheq r9, [r6, #244] @ 0xf4 │ │ │ │ bicseq sl, r6, ip, asr r0 │ │ │ │ bicseq sl, r6, r8, lsr #32 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ @@ -18024,15 +18024,15 @@ │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ bicseq r9, r6, r4, lsr pc │ │ │ │ bicseq r9, r6, r0, ror #30 │ │ │ │ @ instruction: 0xfffffa18 │ │ │ │ ldrsheq r9, [r6, #224] @ 0xe0 │ │ │ │ - mvneq ip, r4 │ │ │ │ + strdeq fp, [ip, #252]! @ 0xfc │ │ │ │ ldrsheq r9, [r6, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr lr, [pc, #156] @ 1de98 <__cxa_atexit@plt+0x11a64> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -18072,15 +18072,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-28]! @ 0xffffffe4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {sl, ip} │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffff90c │ │ │ │ - mvneq fp, r0, lsl #30 │ │ │ │ + strdeq fp, [ip, #232]! @ 0xe8 │ │ │ │ ldrheq r9, [r6, #212] @ 0xd4 │ │ │ │ bicseq r9, r6, ip, asr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ @@ -18158,15 +18158,15 @@ │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, r0, asr #3 │ │ │ │ bicseq r9, r6, r8, lsl sp │ │ │ │ bicseq r9, r6, r0, asr sp │ │ │ │ @ instruction: 0xfffff800 │ │ │ │ ldrsbeq r9, [r6, #200] @ 0xc8 │ │ │ │ - mvneq fp, ip, ror #27 │ │ │ │ + mvneq fp, r4, ror #27 │ │ │ │ ldrsbeq r9, [r6, #200] @ 0xc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr lr, [pc, #156] @ 1e0b0 <__cxa_atexit@plt+0x11c7c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -18206,15 +18206,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-28]! @ 0xffffffe4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {sl, ip} │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffff6f4 │ │ │ │ - mvneq fp, r8, ror #25 │ │ │ │ + mvneq fp, r0, ror #25 │ │ │ │ @ instruction: 0x01d69b9c │ │ │ │ bicseq r9, r6, r4, asr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ @@ -18246,15 +18246,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e15c <__cxa_atexit@plt+0x11d28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, asr #25 │ │ │ │ + mvneq fp, r0, asr #25 │ │ │ │ bicseq r9, r6, r0, ror #23 │ │ │ │ mov r8, fp │ │ │ │ mov r7, r6 │ │ │ │ mov fp, r4 │ │ │ │ ldr r2, [r5] │ │ │ │ ldmib r5, {r1, lr} │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ @@ -18291,15 +18291,15 @@ │ │ │ │ stmib r5, {r1, lr} │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [fp, #-8] │ │ │ │ str r3, [fp, #828] @ 0x33c │ │ │ │ mov r4, fp │ │ │ │ mov fp, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, asr ip │ │ │ │ + mvneq fp, r8, asr #24 │ │ │ │ bicseq r9, r6, r0, asr #22 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ @@ -18342,15 +18342,15 @@ │ │ │ │ str r3, [fp, #828] @ 0x33c │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [fp, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ mov r4, fp │ │ │ │ mov fp, lr │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, lsl #23 │ │ │ │ + mvneq fp, r0, lsl #23 │ │ │ │ bicseq r9, r6, r4, ror sl │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -18364,15 +18364,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e334 <__cxa_atexit@plt+0x11f00> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strdeq fp, [ip, #168]! @ 0xa8 │ │ │ │ + strdeq fp, [ip, #160]! @ 0xa0 │ │ │ │ bicseq r9, r6, r0, lsl sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -18386,15 +18386,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e38c <__cxa_atexit@plt+0x11f58> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, lsr #21 │ │ │ │ + @ instruction: 0x01ecba9c │ │ │ │ ldrheq r9, [r6, #156] @ 0x9c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -18408,15 +18408,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e3e4 <__cxa_atexit@plt+0x11fb0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, asr sl │ │ │ │ + mvneq fp, r8, asr #20 │ │ │ │ bicseq r9, r6, r8, ror #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -18430,15 +18430,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e43c <__cxa_atexit@plt+0x12008> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq fp, [ip, #156]! @ 0x9c │ │ │ │ + ldrdeq fp, [ip, #148]! @ 0x94 │ │ │ │ bicseq r9, r6, r4, lsl r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -18452,15 +18452,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e494 <__cxa_atexit@plt+0x12060> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, lsr #19 │ │ │ │ + @ instruction: 0x01ecb99c │ │ │ │ bicseq r9, r6, r0, asr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -18474,15 +18474,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e4ec <__cxa_atexit@plt+0x120b8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, asr r9 │ │ │ │ + mvneq fp, r8, asr #18 │ │ │ │ bicseq r9, r6, ip, ror #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -18496,15 +18496,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1e544 <__cxa_atexit@plt+0x12110> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strdeq fp, [ip, #140]! @ 0x8c │ │ │ │ + strdeq fp, [ip, #132]! @ 0x84 │ │ │ │ bicseq r9, r6, r8, lsl r8 │ │ │ │ @ instruction: 0x01bf900b │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ @@ -18609,17 +18609,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0x01d6969c │ │ │ │ - @ instruction: 0x01ecb69c │ │ │ │ - mvneq fp, r0, ror #13 │ │ │ │ - ldrdeq fp, [ip, #96]! @ 0x60 │ │ │ │ + @ instruction: 0x01ecb694 │ │ │ │ + ldrdeq fp, [ip, #104]! @ 0x68 │ │ │ │ + mvneq fp, r8, asr #13 │ │ │ │ bicseq r9, r6, r4, asr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1e770 <__cxa_atexit@plt+0x1233c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -18644,17 +18644,17 @@ │ │ │ │ ldr r7, [pc, #20] @ 1e790 <__cxa_atexit@plt+0x1235c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq fp, [ip, #80]! @ 0x50 │ │ │ │ - mvneq fp, r8, lsr #12 │ │ │ │ - mvneq fp, r8, lsl r6 │ │ │ │ + mvneq fp, r8, ror #11 │ │ │ │ + mvneq fp, r0, lsr #12 │ │ │ │ + mvneq fp, r0, lsl r6 │ │ │ │ ldrsbeq r9, [r6, #88] @ 0x58 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1e854 <__cxa_atexit@plt+0x12420> │ │ │ │ @@ -18697,15 +18697,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq fp, r8, ror #10 │ │ │ │ + mvneq fp, r0, ror #10 │ │ │ │ bicseq r9, r6, r0, lsl r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -18731,30 +18731,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq fp, r4, asr #9 │ │ │ │ + strheq fp, [ip, #76]! @ 0x4c │ │ │ │ bicseq r9, r6, r8, lsl #9 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1e928 <__cxa_atexit@plt+0x124f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq fp, r4, ror r4 │ │ │ │ + mvneq fp, ip, ror #8 │ │ │ │ bicseq r9, r6, r8, asr r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -18787,17 +18787,17 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ bicseq r9, r6, ip, lsl r4 │ │ │ │ - mvneq fp, ip, lsr #8 │ │ │ │ - mvneq fp, r8, lsr #8 │ │ │ │ - mvneq fp, r0, asr #7 │ │ │ │ + mvneq fp, r4, lsr #8 │ │ │ │ + mvneq fp, r0, lsr #8 │ │ │ │ + strheq fp, [ip, #56]! @ 0x38 │ │ │ │ ldrheq r9, [r6, #60] @ 0x3c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1ea44 <__cxa_atexit@plt+0x12610> │ │ │ │ @@ -18825,16 +18825,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq fp, r0, ror #6 │ │ │ │ - mvneq fp, r0, lsr r3 │ │ │ │ + mvneq fp, r8, asr r3 │ │ │ │ + mvneq fp, r8, lsr #6 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -18855,16 +18855,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 1eae4 <__cxa_atexit@plt+0x126b0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - mvneq fp, ip, ror #6 │ │ │ │ - mvneq fp, r8, lsr #6 │ │ │ │ + mvneq fp, r4, ror #6 │ │ │ │ + mvneq fp, r0, lsr #6 │ │ │ │ bicseq r9, r6, r4, ror #5 │ │ │ │ bicseq r9, r6, ip, lsl #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -18908,15 +18908,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq fp, ip, lsl r2 │ │ │ │ + mvneq fp, r4, lsl r2 │ │ │ │ bicseq r9, r6, r4, asr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -18942,30 +18942,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq fp, r8, ror r1 │ │ │ │ + mvneq fp, r0, ror r1 │ │ │ │ bicseq r9, r6, ip, lsr r1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1ec74 <__cxa_atexit@plt+0x12840> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq fp, r8, lsr #2 │ │ │ │ + mvneq fp, r0, lsr #2 │ │ │ │ ldrsheq r9, [r6, #12] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1ed30 <__cxa_atexit@plt+0x128fc> │ │ │ │ @@ -19008,15 +19008,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq fp, ip, lsl #1 │ │ │ │ + mvneq fp, r4, lsl #1 │ │ │ │ bicseq r9, r6, r4, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -19042,30 +19042,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq sl, r8, ror #31 │ │ │ │ + mvneq sl, r0, ror #31 │ │ │ │ bicseq r8, r6, ip, lsr #31 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1ee04 <__cxa_atexit@plt+0x129d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - strexheq sl, r8, [ip] │ │ │ │ + strexheq sl, r0, [ip] │ │ │ │ ldrsbeq r8, [r6, #244] @ 0xf4 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -19200,29 +19200,29 @@ │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov sl, ip │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ bicseq r8, r6, ip, lsr lr │ │ │ │ - mvneq sl, r4, lsr #28 │ │ │ │ - mvneq sl, r8, asr #28 │ │ │ │ + mvneq sl, ip, lsl lr │ │ │ │ + mvneq sl, r0, asr #28 │ │ │ │ @ instruction: 0xfffffb8c │ │ │ │ - mvneq sl, r8, lsl lr │ │ │ │ + mvneq sl, r0, lsl lr │ │ │ │ @ instruction: 0xfffffa34 │ │ │ │ bicseq r8, r6, ip, lsl #28 │ │ │ │ - mvneq sl, ip, asr #28 │ │ │ │ - mvneq sl, r8, lsl #28 │ │ │ │ + mvneq sl, r4, asr #28 │ │ │ │ + mvneq sl, r0, lsl #28 │ │ │ │ @ instruction: 0x01d68d90 │ │ │ │ @ instruction: 0x01d68d9c │ │ │ │ ldrsbeq r8, [r6, #224] @ 0xe0 │ │ │ │ @ instruction: 0xfffffdd4 │ │ │ │ - strheq sl, [ip, #224]! @ 0xe0 │ │ │ │ - ldrdeq sl, [ip, #228]! @ 0xe4 │ │ │ │ - mvneq sl, ip, lsr #29 │ │ │ │ + mvneq sl, r8, lsr #29 │ │ │ │ + mvneq sl, ip, asr #29 │ │ │ │ + mvneq sl, r4, lsr #29 │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ ldrheq r8, [r6, #228] @ 0xe4 │ │ │ │ ldrheq r8, [r6, #212] @ 0xd4 │ │ │ │ ldrsbeq r8, [r6, #212] @ 0xd4 │ │ │ │ bicseq r8, r6, r4, ror #26 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -19294,15 +19294,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq sl, r4, lsl ip │ │ │ │ + mvneq sl, ip, lsl #24 │ │ │ │ ldrheq r8, [r6, #188] @ 0xbc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -19328,30 +19328,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq sl, r0, ror fp │ │ │ │ + mvneq sl, r8, ror #22 │ │ │ │ bicseq r8, r6, r4, lsr fp │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1f27c <__cxa_atexit@plt+0x12e48> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq sl, r0, lsr #22 │ │ │ │ + mvneq sl, r8, lsl fp │ │ │ │ @ instruction: 0x01d68b94 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -19385,15 +19385,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ bicseq r8, r6, r4, lsr #22 │ │ │ │ - @ instruction: 0x01ecaa90 │ │ │ │ + mvneq sl, r8, lsl #21 │ │ │ │ ldrsheq r8, [r6, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1f35c <__cxa_atexit@plt+0x12f28> │ │ │ │ ldr r3, [pc, #48] @ 1f378 <__cxa_atexit@plt+0x12f44> │ │ │ │ @@ -19407,15 +19407,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq sl, r8, lsl sl │ │ │ │ + mvneq sl, r0, lsl sl │ │ │ │ @ instruction: 0x01d68a98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 1f44c <__cxa_atexit@plt+0x13018> │ │ │ │ @@ -19479,25 +19479,25 @@ │ │ │ │ mov r2, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov sl, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r8, r6, r4, asr #19 │ │ │ │ - mvneq sl, ip, lsr #19 │ │ │ │ - ldrdeq sl, [ip, #156]! @ 0x9c │ │ │ │ + mvneq sl, r4, lsr #19 │ │ │ │ + ldrdeq sl, [ip, #148]! @ 0x94 │ │ │ │ @ instruction: 0xfffffd1c │ │ │ │ - mvneq sl, r8, lsr #19 │ │ │ │ + mvneq sl, r0, lsr #19 │ │ │ │ bicseq r8, r6, r4, lsr r9 │ │ │ │ bicseq r8, r6, ip, lsl #19 │ │ │ │ - mvneq sl, r8, lsr #18 │ │ │ │ + mvneq sl, r0, lsr #18 │ │ │ │ @ instruction: 0xfffff5c8 │ │ │ │ bicseq r8, r6, ip, ror #19 │ │ │ │ - mvneq sl, r0, ror #19 │ │ │ │ - @ instruction: 0x01eca99c │ │ │ │ + ldrdeq sl, [ip, #152]! @ 0x98 │ │ │ │ + @ instruction: 0x01eca994 │ │ │ │ bicseq r8, r6, ip, asr r9 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ bicseq r8, r6, r8, asr r9 │ │ │ │ andeq r0, r2, r5 │ │ │ │ @@ -19528,18 +19528,18 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 1f568 <__cxa_atexit@plt+0x13134> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - strheq sl, [ip, #132]! @ 0x84 │ │ │ │ mvneq sl, ip, lsr #17 │ │ │ │ + mvneq sl, r4, lsr #17 │ │ │ │ ldrsheq r8, [r6, #140] @ 0x8c │ │ │ │ - mvneq sl, ip, lsr r8 │ │ │ │ + mvneq sl, r4, lsr r8 │ │ │ │ bicseq r8, r6, r8, asr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [pc, #112] @ 1f5f4 <__cxa_atexit@plt+0x131c0> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ @@ -19567,17 +19567,17 @@ │ │ │ │ ldr r7, [pc, #28] @ 1f604 <__cxa_atexit@plt+0x131d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xffffffcc │ │ │ │ - mvneq sl, r8, lsl r8 │ │ │ │ mvneq sl, r0, lsl r8 │ │ │ │ - @ instruction: 0x01eca794 │ │ │ │ + mvneq sl, r8, lsl #16 │ │ │ │ + mvneq sl, ip, lsl #15 │ │ │ │ bicseq r8, r6, r0, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 1f654 <__cxa_atexit@plt+0x13220> │ │ │ │ @@ -19594,18 +19594,18 @@ │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ ldr r7, [pc, #12] @ 1f668 <__cxa_atexit@plt+0x13234> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, lsr #14 │ │ │ │ + mvneq sl, r8, lsl r7 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - @ instruction: 0x01eca798 │ │ │ │ @ instruction: 0x01eca790 │ │ │ │ + mvneq sl, r8, lsl #15 │ │ │ │ bicseq r8, r6, ip, asr #15 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 1f720 <__cxa_atexit@plt+0x132ec> │ │ │ │ @@ -19650,19 +19650,19 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 1f750 <__cxa_atexit@plt+0x1331c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - strdeq sl, [ip, #108]! @ 0x6c │ │ │ │ strdeq sl, [ip, #100]! @ 0x64 │ │ │ │ + mvneq sl, ip, ror #13 │ │ │ │ bicseq r8, r6, r8, lsl r7 │ │ │ │ bicseq r8, r6, r0, lsr r7 │ │ │ │ - mvneq sl, r8, ror #12 │ │ │ │ + mvneq sl, r0, ror #12 │ │ │ │ bicseq r8, r6, ip, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r7, r3, #4 │ │ │ │ @@ -19693,18 +19693,18 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 1f7fc <__cxa_atexit@plt+0x133c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - mvneq sl, ip, lsr #12 │ │ │ │ mvneq sl, r4, lsr #12 │ │ │ │ + mvneq sl, ip, lsl r6 │ │ │ │ bicseq r8, r6, ip, ror #12 │ │ │ │ - mvneq sl, ip, lsr #11 │ │ │ │ + mvneq sl, r4, lsr #11 │ │ │ │ bicseq r8, r6, r8, asr #12 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ b 1f688 <__cxa_atexit@plt+0x13254> │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -19724,15 +19724,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1bc48 <__cxa_atexit@plt+0xf814> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, lsl r5 │ │ │ │ + mvneq sl, r4, lsl r5 │ │ │ │ bicseq r8, r6, r0, lsl #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1f92c <__cxa_atexit@plt+0x134f8> │ │ │ │ @@ -19775,15 +19775,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - @ instruction: 0x01eca490 │ │ │ │ + mvneq sl, r8, lsl #9 │ │ │ │ bicseq r8, r6, r8, lsr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -19809,30 +19809,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq sl, ip, ror #7 │ │ │ │ + mvneq sl, r4, ror #7 │ │ │ │ ldrheq r8, [r6, #48] @ 0x30 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1fa00 <__cxa_atexit@plt+0x135cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - @ instruction: 0x01eca39c │ │ │ │ + @ instruction: 0x01eca394 │ │ │ │ bicseq r8, r6, r0, lsl #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1fa84 <__cxa_atexit@plt+0x13650> │ │ │ │ ldr r2, [pc, #104] @ 1fa8c <__cxa_atexit@plt+0x13658> │ │ │ │ @@ -19860,18 +19860,18 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq sl, r4, asr #6 │ │ │ │ + mvneq sl, ip, lsr r3 │ │ │ │ bicseq r8, r6, r4, lsr r4 │ │ │ │ bicseq r8, r6, ip, lsr #8 │ │ │ │ - strdeq sl, [ip, #32]! │ │ │ │ + mvneq sl, r8, ror #5 │ │ │ │ bicseq r8, r6, r4, ror #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #44] @ 1fae0 <__cxa_atexit@plt+0x136ac> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ and r7, r7, #3 │ │ │ │ @@ -19881,15 +19881,15 @@ │ │ │ │ mov r7, r5 │ │ │ │ moveq r7, r3 │ │ │ │ addne r3, r2, #1 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldrsbeq r8, [r6, #56] @ 0x38 │ │ │ │ - mvneq sl, r4, lsr #5 │ │ │ │ + @ instruction: 0x01eca29c │ │ │ │ bicseq r8, r6, ip, lsl #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 1fba0 <__cxa_atexit@plt+0x1376c> │ │ │ │ @@ -19932,15 +19932,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq sl, ip, lsl r2 │ │ │ │ + mvneq sl, r4, lsl r2 │ │ │ │ bicseq r8, r6, r4, asr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -19966,30 +19966,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq sl, r8, ror r1 │ │ │ │ + mvneq sl, r0, ror r1 │ │ │ │ bicseq r8, r6, ip, lsr r1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 1fc74 <__cxa_atexit@plt+0x13840> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq sl, r8, lsr #2 │ │ │ │ + mvneq sl, r0, lsr #2 │ │ │ │ bicseq r8, r6, r0, ror #4 │ │ │ │ andeq r0, r5, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 1fcbc <__cxa_atexit@plt+0x13888> │ │ │ │ @@ -20101,27 +20101,27 @@ │ │ │ │ mov r6, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffaf8 │ │ │ │ bicseq r8, r6, ip, lsr #32 │ │ │ │ - mvneq sl, r4 │ │ │ │ - mvneq sl, r4, lsr #32 │ │ │ │ + strdeq r9, [ip, #252]! @ 0xfc │ │ │ │ + mvneq sl, ip, lsl r0 │ │ │ │ @ instruction: 0xfffffaf4 │ │ │ │ - strdeq r9, [ip, #244]! @ 0xf4 │ │ │ │ + mvneq r9, ip, ror #31 │ │ │ │ bicseq r7, r6, ip, ror pc │ │ │ │ @ instruction: 0x01d67f9c │ │ │ │ @ instruction: 0x000006b0 │ │ │ │ bicseq r8, r6, r8, asr #2 │ │ │ │ muleq r0, r0, r1 │ │ │ │ @ instruction: 0xffffec14 │ │ │ │ bicseq r8, r6, r0 │ │ │ │ - mvneq sl, ip, lsr #32 │ │ │ │ - mvneq r9, r8, ror #31 │ │ │ │ + mvneq sl, r4, lsr #32 │ │ │ │ + mvneq r9, r0, ror #31 │ │ │ │ bicseq r8, r6, r4, asr #32 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 1fed0 <__cxa_atexit@plt+0x13a9c> │ │ │ │ @@ -20207,26 +20207,26 @@ │ │ │ │ mov r6, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff954 │ │ │ │ bicseq r7, r6, r8, lsl #29 │ │ │ │ - mvneq r9, r0, ror #28 │ │ │ │ - mvneq r9, r0, lsl #29 │ │ │ │ + mvneq r9, r8, asr lr │ │ │ │ + mvneq r9, r8, ror lr │ │ │ │ @ instruction: 0xfffff950 │ │ │ │ - mvneq r9, r0, asr lr │ │ │ │ + mvneq r9, r8, asr #28 │ │ │ │ ldrsbeq r7, [r6, #212] @ 0xd4 │ │ │ │ ldrsheq r7, [r6, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r8, lsl #10 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ @ instruction: 0xffffea70 │ │ │ │ bicseq r7, r6, ip, asr lr │ │ │ │ - mvneq r9, r8, lsl #29 │ │ │ │ - mvneq r9, r4, asr #28 │ │ │ │ + mvneq r9, r0, lsl #29 │ │ │ │ + mvneq r9, ip, lsr lr │ │ │ │ bicseq r7, r6, r0, lsr #29 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r6, [r7, #3] │ │ │ │ cmp r6, #48 @ 0x30 │ │ │ │ bne 20068 <__cxa_atexit@plt+0x13c34> │ │ │ │ @@ -20308,26 +20308,26 @@ │ │ │ │ mov r6, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff7bc │ │ │ │ ldrsheq r7, [r6, #192] @ 0xc0 │ │ │ │ - mvneq r9, r8, asr #25 │ │ │ │ - mvneq r9, r8, ror #25 │ │ │ │ + mvneq r9, r0, asr #25 │ │ │ │ + mvneq r9, r0, ror #25 │ │ │ │ @ instruction: 0xfffff7b8 │ │ │ │ - strheq r9, [ip, #200]! @ 0xc8 │ │ │ │ + strheq r9, [ip, #192]! @ 0xc0 │ │ │ │ bicseq r7, r6, r0, asr #24 │ │ │ │ bicseq r7, r6, r0, ror #24 │ │ │ │ andeq r0, r0, r4, ror r3 │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ @ instruction: 0xffffe8d8 │ │ │ │ bicseq r7, r6, r4, asr #25 │ │ │ │ - strdeq r9, [ip, #192]! @ 0xc0 │ │ │ │ - mvneq r9, ip, lsr #25 │ │ │ │ + mvneq r9, r8, ror #25 │ │ │ │ + mvneq r9, r4, lsr #25 │ │ │ │ bicseq r7, r6, ip, lsl #26 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 202b4 <__cxa_atexit@plt+0x13e80> │ │ │ │ @@ -20410,25 +20410,25 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xfffff648 │ │ │ │ bicseq r7, r6, ip, ror fp │ │ │ │ - mvneq r9, r4, asr fp │ │ │ │ - mvneq r9, r4, ror fp │ │ │ │ + mvneq r9, ip, asr #22 │ │ │ │ + mvneq r9, ip, ror #22 │ │ │ │ @ instruction: 0xfffff644 │ │ │ │ - mvneq r9, r4, asr #22 │ │ │ │ + mvneq r9, ip, lsr fp │ │ │ │ bicseq r7, r6, ip, lsr #21 │ │ │ │ bicseq r7, r6, ip, asr #21 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ @ instruction: 0xffffe764 │ │ │ │ bicseq r7, r6, r0, asr fp │ │ │ │ - mvneq r9, ip, ror fp │ │ │ │ - mvneq r9, r8, lsr fp │ │ │ │ + mvneq r9, r4, ror fp │ │ │ │ + mvneq r9, r0, lsr fp │ │ │ │ bicseq r7, r6, r4, asr #22 │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 20444 <__cxa_atexit@plt+0x14010> │ │ │ │ @@ -20501,25 +20501,25 @@ │ │ │ │ mov r6, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff684 │ │ │ │ bicseq r7, r6, r8, ror #19 │ │ │ │ - mvneq r9, r4, asr #19 │ │ │ │ - mvneq r9, r4, ror #19 │ │ │ │ + strheq r9, [ip, #156]! @ 0x9c │ │ │ │ + ldrdeq r9, [ip, #156]! @ 0x9c │ │ │ │ @ instruction: 0xfffff728 │ │ │ │ - strheq r9, [ip, #148]! @ 0x94 │ │ │ │ + mvneq r9, ip, lsr #19 │ │ │ │ bicseq r7, r6, ip, lsr r9 │ │ │ │ bicseq r7, r6, ip, asr r9 │ │ │ │ - mvneq r9, r0, lsr r9 │ │ │ │ + mvneq r9, r8, lsr #18 │ │ │ │ @ instruction: 0xffffe5d4 │ │ │ │ bicseq r7, r6, r0, asr #19 │ │ │ │ - mvneq r9, ip, ror #19 │ │ │ │ - mvneq r9, r8, lsr #19 │ │ │ │ + mvneq r9, r4, ror #19 │ │ │ │ + mvneq r9, r0, lsr #19 │ │ │ │ ldrsheq r7, [r6, #152] @ 0x98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r8, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r8, r6 │ │ │ │ @@ -20592,24 +20592,24 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff350 │ │ │ │ @ instruction: 0xfffff38c │ │ │ │ bicseq r7, r6, ip, ror r8 │ │ │ │ - mvneq r9, r4, asr r8 │ │ │ │ - mvneq r9, r4, ror r8 │ │ │ │ + mvneq r9, ip, asr #16 │ │ │ │ mvneq r9, ip, ror #16 │ │ │ │ + mvneq r9, r4, ror #16 │ │ │ │ ldrsbeq r7, [r6, #120] @ 0x78 │ │ │ │ ldrsheq r7, [r6, #120] @ 0x78 │ │ │ │ @ instruction: 0xffffff0c │ │ │ │ @ instruction: 0xffffe46c │ │ │ │ bicseq r7, r6, r8, asr r8 │ │ │ │ - mvneq r9, r4, lsl #17 │ │ │ │ - mvneq r9, r0, asr #16 │ │ │ │ + mvneq r9, ip, ror r8 │ │ │ │ + mvneq r9, r8, lsr r8 │ │ │ │ bicseq r7, r6, r0, asr #17 │ │ │ │ andeq r0, r5, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2066c <__cxa_atexit@plt+0x14238> │ │ │ │ @@ -20640,15 +20640,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1bc48 <__cxa_atexit@plt+0xf814> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, asr #13 │ │ │ │ + mvneq r9, r4, asr #13 │ │ │ │ ldrheq r7, [r6, #96] @ 0x60 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2077c <__cxa_atexit@plt+0x14348> │ │ │ │ @@ -20691,15 +20691,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq r9, r0, asr #12 │ │ │ │ + mvneq r9, r8, lsr r6 │ │ │ │ bicseq r7, r6, r8, ror #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -20725,30 +20725,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - @ instruction: 0x01ec959c │ │ │ │ + @ instruction: 0x01ec9594 │ │ │ │ bicseq r7, r6, r0, ror #10 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 20850 <__cxa_atexit@plt+0x1441c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq r9, ip, asr #10 │ │ │ │ + mvneq r9, r4, asr #10 │ │ │ │ bicseq r7, r6, r0, lsr #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2090c <__cxa_atexit@plt+0x144d8> │ │ │ │ @@ -20791,15 +20791,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - strheq r9, [ip, #64]! @ 0x40 │ │ │ │ + mvneq r9, r8, lsr #9 │ │ │ │ bicseq r7, r6, r8, asr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -20825,30 +20825,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq r9, ip, lsl #8 │ │ │ │ + mvneq r9, r4, lsl #8 │ │ │ │ ldrsbeq r7, [r6, #48] @ 0x30 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 209e0 <__cxa_atexit@plt+0x145ac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - strheq r9, [ip, #60]! @ 0x3c │ │ │ │ + strheq r9, [ip, #52]! @ 0x34 │ │ │ │ bicseq r7, r6, ip, asr #11 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -20938,22 +20938,22 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #10 │ │ │ │ bicseq r7, r6, r4, ror r2 │ │ │ │ bicseq r7, r6, r4, asr #7 │ │ │ │ - mvneq r9, r8, lsl r2 │ │ │ │ + mvneq r9, r0, lsl r2 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - mvneq r9, r0, ror #4 │ │ │ │ + mvneq r9, r8, asr r2 │ │ │ │ @ instruction: 0xffffdf14 │ │ │ │ bicseq r7, r6, r0, lsr r4 │ │ │ │ - mvneq r9, r8, lsl #5 │ │ │ │ - mvneq r9, r0, lsr #6 │ │ │ │ - ldrdeq r9, [ip, #44]! @ 0x2c │ │ │ │ + mvneq r9, r0, lsl #5 │ │ │ │ + mvneq r9, r8, lsl r3 │ │ │ │ + ldrdeq r9, [ip, #36]! @ 0x24 │ │ │ │ bicseq r7, r6, ip, lsl #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ beq 20bcc <__cxa_atexit@plt+0x14798> │ │ │ │ cmp r3, #3 │ │ │ │ @@ -21059,31 +21059,31 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ mov r6, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - mvneq r9, r0, ror r0 │ │ │ │ + mvneq r9, r8, rrx │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ bicseq r7, r6, r8, lsr r2 │ │ │ │ bicseq r7, r6, ip, ror #6 │ │ │ │ @ instruction: 0xfffffa68 │ │ │ │ bicseq r7, r6, ip, asr #2 │ │ │ │ - mvneq r9, r8, lsr #2 │ │ │ │ - mvneq r9, r8, asr #2 │ │ │ │ + mvneq r9, r0, lsr #2 │ │ │ │ + mvneq r9, r0, asr #2 │ │ │ │ @ instruction: 0xfffffa68 │ │ │ │ - mvneq r9, r8, lsl r1 │ │ │ │ + mvneq r9, r0, lsl r1 │ │ │ │ bicseq r7, r6, r0, lsl #1 │ │ │ │ bicseq r7, r6, r0, lsr #1 │ │ │ │ @ instruction: 0x01d67390 │ │ │ │ @ instruction: 0xffffdd38 │ │ │ │ bicseq r7, r6, r4, lsr #2 │ │ │ │ - mvneq r9, ip, asr #2 │ │ │ │ - mvneq r9, r8, lsl #2 │ │ │ │ + mvneq r9, r4, asr #2 │ │ │ │ + mvneq r9, r0, lsl #2 │ │ │ │ ldrsheq r7, [r6, #20] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 20dc8 <__cxa_atexit@plt+0x14994> │ │ │ │ ldr r3, [pc, #48] @ 20de0 <__cxa_atexit@plt+0x149ac> │ │ │ │ @@ -21095,15 +21095,15 @@ │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r7, [pc, #12] @ 20ddc <__cxa_atexit@plt+0x149a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, lsr #31 │ │ │ │ + mvneq r8, r4, lsr #31 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ bicseq r7, r6, r4, ror r1 │ │ │ │ bicseq r7, r6, r8, lsl #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ @@ -21203,31 +21203,31 @@ │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ ldrsheq r6, [r6, #232] @ 0xe8 │ │ │ │ @ instruction: 0xfffff9d8 │ │ │ │ - ldrdeq r8, [ip, #232]! @ 0xe8 │ │ │ │ - mvneq r8, r8, lsl #30 │ │ │ │ - ldrdeq r8, [ip, #228]! @ 0xe4 │ │ │ │ + ldrdeq r8, [ip, #224]! @ 0xe0 │ │ │ │ + mvneq r8, r0, lsl #30 │ │ │ │ + mvneq r8, ip, asr #29 │ │ │ │ bicseq r6, r6, r4, asr #28 │ │ │ │ @ instruction: 0x01d66e9c │ │ │ │ bicseq r6, r6, ip, ror lr │ │ │ │ bicseq r6, r6, r0, ror #31 │ │ │ │ - mvneq r8, r0, lsr #28 │ │ │ │ + mvneq r8, r8, lsl lr │ │ │ │ @ instruction: 0xffffdaf0 │ │ │ │ bicseq r6, r6, r4, lsl pc │ │ │ │ - mvneq r8, r8, lsl #30 │ │ │ │ - mvneq r8, r4, asr #29 │ │ │ │ + mvneq r8, r0, lsl #30 │ │ │ │ + strheq r8, [ip, #236]! @ 0xec │ │ │ │ @ instruction: 0xffffdbbc │ │ │ │ bicseq r7, r6, ip, ror #1 │ │ │ │ - mvneq r8, r0, lsr pc │ │ │ │ - mvneq r8, r8, asr #31 │ │ │ │ - mvneq r8, r4, lsl #31 │ │ │ │ + mvneq r8, r8, lsr #30 │ │ │ │ + mvneq r8, r0, asr #31 │ │ │ │ + mvneq r8, ip, ror pc │ │ │ │ @ instruction: 0x01d66f90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 2104c <__cxa_atexit@plt+0x14c18> │ │ │ │ @@ -21270,21 +21270,21 @@ │ │ │ │ ldr r3, [pc, #20] @ 21098 <__cxa_atexit@plt+0x14c64> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ bicseq r6, r6, r0, asr #26 │ │ │ │ @ instruction: 0x01d66e90 │ │ │ │ - mvneq r8, r4, ror #25 │ │ │ │ - mvneq r8, r8, lsr #26 │ │ │ │ + ldrdeq r8, [ip, #204]! @ 0xcc │ │ │ │ + mvneq r8, r0, lsr #26 │ │ │ │ @ instruction: 0xffffd9d0 │ │ │ │ bicseq r6, r6, ip, ror #29 │ │ │ │ - mvneq r8, r4, asr #26 │ │ │ │ - ldrdeq r8, [ip, #220]! @ 0xdc │ │ │ │ - @ instruction: 0x01ec8d98 │ │ │ │ + mvneq r8, ip, lsr sp │ │ │ │ + ldrdeq r8, [ip, #212]! @ 0xd4 │ │ │ │ + @ instruction: 0x01ec8d90 │ │ │ │ bicseq r6, r6, ip, lsl #30 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -21319,15 +21319,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01bf66fd │ │ │ │ - mvneq r8, r4, lsr ip │ │ │ │ + mvneq r8, ip, lsr #24 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -21372,16 +21372,16 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #20] @ 21238 <__cxa_atexit@plt+0x14e04> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldrdeq r8, [ip, #184]! @ 0xb8 │ │ │ │ ldrdeq r8, [ip, #176]! @ 0xb0 │ │ │ │ + mvneq r8, r8, asr #23 │ │ │ │ ldrheq r6, [r6, #228] @ 0xe4 │ │ │ │ ldrsheq r6, [r6, #188] @ 0xbc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [pc, #100] @ 212b4 <__cxa_atexit@plt+0x14e80> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ @@ -21407,16 +21407,16 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ @ instruction: 0xffffffcc │ │ │ │ - mvneq r8, ip, asr #22 │ │ │ │ mvneq r8, r4, asr #22 │ │ │ │ + mvneq r8, ip, lsr fp │ │ │ │ bicseq r6, r6, r4, ror fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 21310 <__cxa_atexit@plt+0x14edc> │ │ │ │ @@ -21431,16 +21431,16 @@ │ │ │ │ add sl, r3, #2 │ │ │ │ ldr r8, [pc, #20] @ 21320 <__cxa_atexit@plt+0x14eec> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - ldrdeq r8, [ip, #172]! @ 0xac │ │ │ │ ldrdeq r8, [ip, #164]! @ 0xa4 │ │ │ │ + mvneq r8, ip, asr #21 │ │ │ │ ldr r8, [r5] │ │ │ │ ldmib r5, {r2, r3} │ │ │ │ sub r1, r5, #8 │ │ │ │ cmp fp, r1 │ │ │ │ bhi 21358 <__cxa_atexit@plt+0x14f24> │ │ │ │ ldr r1, [pc, #48] @ 21370 <__cxa_atexit@plt+0x14f3c> │ │ │ │ add r1, pc, r1 │ │ │ │ @@ -21481,15 +21481,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r8, r4, asr #19 │ │ │ │ + strheq r8, [ip, #156]! @ 0x9c │ │ │ │ bicseq r6, r6, r0, lsl lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 21444 <__cxa_atexit@plt+0x15010> │ │ │ │ ldr r3, [pc, #88] @ 21460 <__cxa_atexit@plt+0x1502c> │ │ │ │ @@ -21514,15 +21514,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq r8, ip, asr #19 │ │ │ │ + mvneq r8, r4, asr #19 │ │ │ │ bicseq r6, r6, ip, lsl #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ bne 214a8 <__cxa_atexit@plt+0x15074> │ │ │ │ ldr r3, [pc, #56] @ 214c4 <__cxa_atexit@plt+0x15090> │ │ │ │ @@ -21538,15 +21538,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r8, r8, ror #18 │ │ │ │ + mvneq r8, r0, ror #18 │ │ │ │ bicseq r6, r6, ip, lsr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 21530 <__cxa_atexit@plt+0x150fc> │ │ │ │ ldr r3, [pc, #128] @ 2156c <__cxa_atexit@plt+0x15138> │ │ │ │ @@ -21583,15 +21583,15 @@ │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ muleq r0, r4, r1 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ - mvneq r8, r0, ror #17 │ │ │ │ + ldrdeq r8, [ip, #136]! @ 0x88 │ │ │ │ bicseq r6, r6, r8, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ bne 215c4 <__cxa_atexit@plt+0x15190> │ │ │ │ ldr r3, [pc, #96] @ 21600 <__cxa_atexit@plt+0x151cc> │ │ │ │ @@ -21619,15 +21619,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r8, ip, asr #16 │ │ │ │ + mvneq r8, r4, asr #16 │ │ │ │ bicseq r6, r6, r8, ror #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 21640 <__cxa_atexit@plt+0x1520c> │ │ │ │ @@ -21651,74 +21651,74 @@ │ │ │ │ bne 21690 <__cxa_atexit@plt+0x1525c> │ │ │ │ ldr r3, [pc, #44] @ 216a8 <__cxa_atexit@plt+0x15274> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r9, [pc, #36] @ 216ac <__cxa_atexit@plt+0x15278> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r8, r7 │ │ │ │ - b 7bd2a4 <__cxa_atexit@plt+0x7b0e70> │ │ │ │ + b 3e2148 <__cxa_atexit@plt+0x3d5d14> │ │ │ │ ldr r7, [pc, #12] @ 216a4 <__cxa_atexit@plt+0x15270> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, lsl #15 │ │ │ │ + mvneq r8, r8, ror r7 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - @ instruction: 0x01ec8794 │ │ │ │ + mvneq r8, ip, lsl #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [pc, #36] @ 216e4 <__cxa_atexit@plt+0x152b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [pc, #32] @ 216e8 <__cxa_atexit@plt+0x152b4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, asr r7 │ │ │ │ - mvneq r8, r4, lsl r7 │ │ │ │ + mvneq r8, r0, asr r7 │ │ │ │ + mvneq r8, ip, lsl #14 │ │ │ │ bicseq r6, r6, ip, lsl #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 21720 <__cxa_atexit@plt+0x152ec> │ │ │ │ ldr r3, [pc, #44] @ 21738 <__cxa_atexit@plt+0x15304> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r9, [pc, #36] @ 2173c <__cxa_atexit@plt+0x15308> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r8, r7 │ │ │ │ - b 7bd2a4 <__cxa_atexit@plt+0x7b0e70> │ │ │ │ + b 3e2148 <__cxa_atexit@plt+0x3d5d14> │ │ │ │ ldr r7, [pc, #12] @ 21734 <__cxa_atexit@plt+0x15300> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [ip, #96]! @ 0x60 │ │ │ │ + mvneq r8, r8, ror #13 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq r8, r4, lsl #14 │ │ │ │ + strdeq r8, [ip, #108]! @ 0x6c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [pc, #36] @ 21774 <__cxa_atexit@plt+0x15340> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [pc, #32] @ 21778 <__cxa_atexit@plt+0x15344> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, asr #13 │ │ │ │ - mvneq r8, r4, lsl #13 │ │ │ │ + mvneq r8, r0, asr #13 │ │ │ │ + mvneq r8, ip, ror r6 │ │ │ │ @ instruction: 0xfffffb90 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r9, r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #20 │ │ │ │ @@ -21839,20 +21839,20 @@ │ │ │ │ ldr r3, [pc, #28] @ 21984 <__cxa_atexit@plt+0x15550> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ @ instruction: 0xffffd554 │ │ │ │ - mvneq r8, r0, asr #8 │ │ │ │ + mvneq r8, r8, lsr r4 │ │ │ │ @ instruction: 0x01d6649c │ │ │ │ - mvneq r8, r0, lsl #8 │ │ │ │ + strdeq r8, [ip, #56]! @ 0x38 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - strdeq r8, [ip, #68]! @ 0x44 │ │ │ │ mvneq r8, ip, ror #9 │ │ │ │ + mvneq r8, r4, ror #9 │ │ │ │ bicseq r6, r6, ip, asr #16 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #36] @ 219cc <__cxa_atexit@plt+0x15598> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ @@ -21918,18 +21918,18 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xfffff008 │ │ │ │ bicseq r6, r6, r8, lsl r6 │ │ │ │ - mvneq r8, r0, asr #7 │ │ │ │ + strheq r8, [ip, #56]! @ 0x38 │ │ │ │ bicseq r6, r6, ip, lsr r5 │ │ │ │ ldrsbeq r6, [r6, #80] @ 0x50 │ │ │ │ - mvneq r8, r8, ror r3 │ │ │ │ + mvneq r8, r0, ror r3 │ │ │ │ @ instruction: 0x01d6669c │ │ │ │ andeq r0, r0, r6, asr #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [pc, #128] @ 21b5c <__cxa_atexit@plt+0x15728> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r5, #20] │ │ │ │ str r7, [r5] │ │ │ │ @@ -21962,18 +21962,18 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffef58 │ │ │ │ bicseq r6, r6, r4, asr r5 │ │ │ │ - mvneq r8, r0, lsl r3 │ │ │ │ + mvneq r8, r8, lsl #6 │ │ │ │ bicseq r6, r6, ip, lsl #9 │ │ │ │ bicseq r6, r6, ip, lsl #10 │ │ │ │ - mvneq r8, r8, asr #5 │ │ │ │ + mvneq r8, r0, asr #5 │ │ │ │ ldrsbeq r6, [r6, #88] @ 0x58 │ │ │ │ andeq r0, r0, r6, asr #7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #136] @ 21c14 <__cxa_atexit@plt+0x157e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ str r3, [r5] │ │ │ │ @@ -22008,18 +22008,18 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ @ instruction: 0xffffe12c │ │ │ │ bicseq r6, r6, r8, lsl #9 │ │ │ │ - mvneq r8, r8, lsl r2 │ │ │ │ + mvneq r8, r0, lsl r2 │ │ │ │ bicseq r6, r6, r4, lsl #6 │ │ │ │ bicseq r6, r6, r8, asr #8 │ │ │ │ - ldrdeq r8, [ip, #28]! │ │ │ │ + ldrdeq r8, [ip, #20]! │ │ │ │ bicseq r6, r6, r0, lsr #9 │ │ │ │ andeq r0, r0, r6, asr #15 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r7, r5 │ │ │ │ ldr r3, [pc, #152] @ 21ce0 <__cxa_atexit@plt+0x158ac> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #24]! │ │ │ │ @@ -22058,16 +22058,16 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffff5c8 │ │ │ │ - mvneq r8, r8, asr #2 │ │ │ │ mvneq r8, r0, asr #2 │ │ │ │ + mvneq r8, r8, lsr r1 │ │ │ │ bicseq r6, r6, r8, lsl #8 │ │ │ │ ldrsbeq r6, [r6, #60] @ 0x3c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r1, r5, #4 │ │ │ │ @@ -22098,16 +22098,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 21d90 <__cxa_atexit@plt+0x1595c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff514 │ │ │ │ - @ instruction: 0x01ec8094 │ │ │ │ mvneq r8, ip, lsl #1 │ │ │ │ + mvneq r8, r4, lsl #1 │ │ │ │ bicseq r6, r6, r4, ror #6 │ │ │ │ bicseq r6, r6, r4, lsr #8 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 21dfc <__cxa_atexit@plt+0x159c8> │ │ │ │ @@ -22145,16 +22145,16 @@ │ │ │ │ ldr r8, [pc, #40] @ 21e58 <__cxa_atexit@plt+0x15a24> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ - strdeq r7, [ip, #240]! @ 0xf0 │ │ │ │ mvneq r7, r8, ror #31 │ │ │ │ + mvneq r7, r0, ror #31 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq r6, r6, r0, lsr #4 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ bicseq r6, r6, r0, ror #4 │ │ │ │ bicseq r6, r6, r0, asr #6 │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ @@ -22180,16 +22180,16 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ ldrsbeq r6, [r6, #24] │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r7, r4, asr #30 │ │ │ │ mvneq r7, ip, lsr pc │ │ │ │ + mvneq r7, r4, lsr pc │ │ │ │ bicseq r6, r6, r4, asr #5 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #108] @ 21f58 <__cxa_atexit@plt+0x15b24> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ @@ -22216,16 +22216,16 @@ │ │ │ │ ldr r8, [pc, #32] @ 21f6c <__cxa_atexit@plt+0x15b38> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xffffffd4 │ │ │ │ - strheq r7, [ip, #232]! @ 0xe8 │ │ │ │ strheq r7, [ip, #224]! @ 0xe0 │ │ │ │ + mvneq r7, r8, lsr #29 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ bicseq r6, r6, r4, asr #2 │ │ │ │ bicseq r6, r6, ip, lsr #4 │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ @@ -22249,16 +22249,16 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ bicseq r6, r6, r4, asr #1 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - mvneq r7, r0, lsr lr │ │ │ │ mvneq r7, r8, lsr #28 │ │ │ │ + mvneq r7, r0, lsr #28 │ │ │ │ @ instruction: 0x01d6619c │ │ │ │ andeq r0, r0, r9, asr #9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [pc, #100] @ 22064 <__cxa_atexit@plt+0x15c30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r7, [r5] │ │ │ │ @@ -22326,18 +22326,18 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffe9a8 │ │ │ │ ldrheq r5, [r6, #248] @ 0xf8 │ │ │ │ - mvneq r7, r4, lsr #26 │ │ │ │ + mvneq r7, ip, lsl sp │ │ │ │ ldrsbeq r5, [r6, #236] @ 0xec │ │ │ │ bicseq r5, r6, r0, ror pc │ │ │ │ - ldrdeq r7, [ip, #204]! @ 0xcc │ │ │ │ + ldrdeq r7, [ip, #196]! @ 0xc4 │ │ │ │ bicseq r6, r6, ip, lsr r0 │ │ │ │ andeq r0, r0, r9, asr #29 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [pc, #128] @ 221bc <__cxa_atexit@plt+0x15d88> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r5, #32] │ │ │ │ str r7, [r5] │ │ │ │ @@ -22370,18 +22370,18 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffe8f8 │ │ │ │ ldrsheq r5, [r6, #228] @ 0xe4 │ │ │ │ - mvneq r7, r4, ror ip │ │ │ │ + mvneq r7, ip, ror #24 │ │ │ │ bicseq r5, r6, ip, lsr #28 │ │ │ │ bicseq r5, r6, ip, lsr #29 │ │ │ │ - mvneq r7, ip, lsr #24 │ │ │ │ + mvneq r7, r4, lsr #24 │ │ │ │ bicseq r5, r6, r8, ror pc │ │ │ │ andeq r1, r0, r9, asr #29 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r5, #36] @ 0x24 │ │ │ │ ldr r2, [pc, #128] @ 22270 <__cxa_atexit@plt+0x15e3c> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ @@ -22415,18 +22415,18 @@ │ │ │ │ add r9, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffdac8 │ │ │ │ bicseq r5, r6, r4, lsr #28 │ │ │ │ - strheq r7, [ip, #184]! @ 0xb8 │ │ │ │ + strheq r7, [ip, #176]! @ 0xb0 │ │ │ │ bicseq r5, r6, r4, lsr #25 │ │ │ │ bicseq r5, r6, r8, ror #27 │ │ │ │ - mvneq r7, ip, ror fp │ │ │ │ + mvneq r7, r4, ror fp │ │ │ │ bicseq r5, r6, r4, asr #28 │ │ │ │ andeq r0, r0, r6, asr #15 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r7, r5 │ │ │ │ ldr r3, [pc, #152] @ 2233c <__cxa_atexit@plt+0x15f08> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #24]! │ │ │ │ @@ -22465,16 +22465,16 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffef6c │ │ │ │ - mvneq r7, ip, ror #21 │ │ │ │ mvneq r7, r4, ror #21 │ │ │ │ + ldrdeq r7, [ip, #172]! @ 0xac │ │ │ │ bicseq r5, r6, ip, lsr #27 │ │ │ │ bicseq r5, r6, r0, lsl #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r1, r5, #4 │ │ │ │ @@ -22505,16 +22505,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 223ec <__cxa_atexit@plt+0x15fb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffeeb8 │ │ │ │ - mvneq r7, r8, lsr sl │ │ │ │ mvneq r7, r0, lsr sl │ │ │ │ + mvneq r7, r8, lsr #20 │ │ │ │ bicseq r5, r6, r8, lsl #26 │ │ │ │ bicseq r5, r6, r0, asr sp │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 22458 <__cxa_atexit@plt+0x16024> │ │ │ │ @@ -22568,16 +22568,16 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r6, r0, lsl ip │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - @ instruction: 0x01ec7994 │ │ │ │ mvneq r7, ip, lsl #19 │ │ │ │ + mvneq r7, r4, lsl #19 │ │ │ │ @ instruction: 0xffffeca4 │ │ │ │ andeq r0, r0, ip, ror #3 │ │ │ │ bicseq r5, r6, r0, ror fp │ │ │ │ bicseq r5, r6, r0, lsr ip │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #12] │ │ │ │ @@ -22602,16 +22602,16 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ bicseq r5, r6, r8, asr #21 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r7, ip, lsr #17 │ │ │ │ mvneq r7, r4, lsr #17 │ │ │ │ + @ instruction: 0x01ec789c │ │ │ │ ldrheq r5, [r6, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #108] @ 225f0 <__cxa_atexit@plt+0x161bc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ @@ -22638,16 +22638,16 @@ │ │ │ │ ldr r8, [pc, #32] @ 22604 <__cxa_atexit@plt+0x161d0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xffffffd4 │ │ │ │ - mvneq r7, r0, lsr #16 │ │ │ │ mvneq r7, r8, lsl r8 │ │ │ │ + mvneq r7, r0, lsl r8 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ bicseq r5, r6, r4, lsr sl │ │ │ │ bicseq r5, r6, ip, lsl fp │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ @@ -22671,16 +22671,16 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ b 1f290 <__cxa_atexit@plt+0x12e5c> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ ldrheq r5, [r6, #148] @ 0x94 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - @ instruction: 0x01ec7798 │ │ │ │ @ instruction: 0x01ec7790 │ │ │ │ + mvneq r7, r8, lsl #15 │ │ │ │ bicseq r5, r6, ip, lsl #21 │ │ │ │ andeq r0, r0, r9, asr #9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [pc, #100] @ 226fc <__cxa_atexit@plt+0x162c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r7, [r5] │ │ │ │ @@ -22748,18 +22748,18 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffe310 │ │ │ │ bicseq r5, r6, r4, ror #15 │ │ │ │ - mvneq r7, ip, lsl #13 │ │ │ │ + mvneq r7, r4, lsl #13 │ │ │ │ bicseq r5, r6, r4, asr #16 │ │ │ │ @ instruction: 0x01d6579c │ │ │ │ - mvneq r7, r4, asr #12 │ │ │ │ + mvneq r7, ip, lsr r6 │ │ │ │ bicseq r5, r6, ip, lsr #18 │ │ │ │ andeq r0, r0, r9, asr #29 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [pc, #128] @ 22854 <__cxa_atexit@plt+0x16420> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r5, #32] │ │ │ │ str r7, [r5] │ │ │ │ @@ -22792,18 +22792,18 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffe260 │ │ │ │ ldrsheq r5, [r6, #120] @ 0x78 │ │ │ │ - ldrdeq r7, [ip, #92]! @ 0x5c │ │ │ │ + ldrdeq r7, [ip, #84]! @ 0x54 │ │ │ │ @ instruction: 0x01d65794 │ │ │ │ ldrheq r5, [r6, #112] @ 0x70 │ │ │ │ - @ instruction: 0x01ec7594 │ │ │ │ + mvneq r7, ip, lsl #11 │ │ │ │ bicseq r5, r6, r8, ror #16 │ │ │ │ andeq r1, r0, r9, asr #29 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r5, #36] @ 0x24 │ │ │ │ ldr r2, [pc, #128] @ 22908 <__cxa_atexit@plt+0x164d4> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ @@ -22837,18 +22837,18 @@ │ │ │ │ add r9, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffd430 │ │ │ │ bicseq r5, r6, r8, lsr #14 │ │ │ │ - mvneq r7, ip, asr r5 │ │ │ │ + mvneq r7, r4, asr r5 │ │ │ │ bicseq r5, r6, ip, lsl #12 │ │ │ │ bicseq r5, r6, ip, ror #13 │ │ │ │ - mvneq r7, r0, lsr #10 │ │ │ │ + mvneq r7, r8, lsl r5 │ │ │ │ bicseq r5, r6, ip, lsr #15 │ │ │ │ andeq r0, r0, r6, asr #15 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r7, r5 │ │ │ │ ldr r3, [pc, #152] @ 229d4 <__cxa_atexit@plt+0x165a0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #24]! │ │ │ │ @@ -22887,16 +22887,16 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffe8d4 │ │ │ │ - mvneq r7, r4, asr r4 │ │ │ │ mvneq r7, ip, asr #8 │ │ │ │ + mvneq r7, r4, asr #8 │ │ │ │ bicseq r5, r6, r4, lsl r7 │ │ │ │ bicseq r5, r6, r8, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r1, r5, #4 │ │ │ │ @@ -22927,16 +22927,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 22a84 <__cxa_atexit@plt+0x16650> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe820 │ │ │ │ - mvneq r7, r0, lsr #7 │ │ │ │ @ instruction: 0x01ec7398 │ │ │ │ + @ instruction: 0x01ec7390 │ │ │ │ bicseq r5, r6, r0, ror r6 │ │ │ │ @ instruction: 0x01d65790 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #32 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -23069,15 +23069,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 22cb4 <__cxa_atexit@plt+0x16880> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq r7, [ip, #4]! │ │ │ │ + mvneq r7, ip, asr #1 │ │ │ │ bicseq r5, r6, r0, ror r5 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #32 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 22d00 <__cxa_atexit@plt+0x168cc> │ │ │ │ @@ -23264,18 +23264,18 @@ │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ - mvneq r6, ip, asr #30 │ │ │ │ + mvneq r6, r4, asr #30 │ │ │ │ ldrsbeq r5, [r6, #44] @ 0x2c │ │ │ │ ldrsheq r5, [r6, #40] @ 0x28 │ │ │ │ - mvneq r6, ip, ror #29 │ │ │ │ + mvneq r6, r4, ror #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ cmp fp, r5 │ │ │ │ bhi 22ff4 <__cxa_atexit@plt+0x16bc0> │ │ │ │ stm r5, {r8, r9} │ │ │ │ @@ -23309,15 +23309,15 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r5, r6, r0, lsl r2 │ │ │ │ - mvneq r6, r8, ror #27 │ │ │ │ + mvneq r6, r0, ror #27 │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 230a0 <__cxa_atexit@plt+0x16c6c> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ @@ -23352,15 +23352,15 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq r6, r8, ror #24 │ │ │ │ + mvneq r6, r0, ror #24 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ b 230b4 <__cxa_atexit@plt+0x16c80> │ │ │ │ andeq r0, r1, r3 │ │ │ │ @@ -23413,30 +23413,30 @@ │ │ │ │ ldr r2, [pc, #20] @ 23214 <__cxa_atexit@plt+0x16de0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 23260 <__cxa_atexit@plt+0x16e2c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, ror fp │ │ │ │ + mvneq r6, ip, ror #22 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 23248 <__cxa_atexit@plt+0x16e14> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r2, [pc, #20] @ 23250 <__cxa_atexit@plt+0x16e1c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 23260 <__cxa_atexit@plt+0x16e2c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, lsr fp │ │ │ │ + mvneq r6, r0, lsr fp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 232ec <__cxa_atexit@plt+0x16eb8> │ │ │ │ ldr r3, [pc, #136] @ 232fc <__cxa_atexit@plt+0x16ec8> │ │ │ │ @@ -23474,15 +23474,15 @@ │ │ │ │ ldr r7, [pc, #16] @ 23304 <__cxa_atexit@plt+0x16ed0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ bicseq r4, r6, r8, lsl #31 │ │ │ │ - @ instruction: 0x01ec6a90 │ │ │ │ + mvneq r6, r8, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 23350 <__cxa_atexit@plt+0x16f1c> │ │ │ │ ldr r3, [pc, #68] @ 2336c <__cxa_atexit@plt+0x16f38> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -23500,15 +23500,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r6, r0, lsl sl │ │ │ │ + mvneq r6, r8, lsl #20 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ bne 233d4 <__cxa_atexit@plt+0x16fa0> │ │ │ │ ldr r3, [pc, #84] @ 233e8 <__cxa_atexit@plt+0x16fb4> │ │ │ │ @@ -23572,15 +23572,15 @@ │ │ │ │ ldr r8, [r3, #28] │ │ │ │ stmda r3, {r2, r7} │ │ │ │ ldr r3, [pc, #12] @ 23490 <__cxa_atexit@plt+0x1705c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ - mvneq r6, r4, ror #17 │ │ │ │ + ldrdeq r6, [ip, #140]! @ 0x8c │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 234b8 <__cxa_atexit@plt+0x17084> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5] │ │ │ │ @@ -23639,15 +23639,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffffcec │ │ │ │ - mvneq r6, ip, asr #16 │ │ │ │ + mvneq r6, r4, asr #16 │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 23600 <__cxa_atexit@plt+0x171cc> │ │ │ │ @@ -23697,15 +23697,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ @ instruction: 0xfffffbc8 │ │ │ │ - mvneq r6, r4, ror #14 │ │ │ │ + mvneq r6, ip, asr r7 │ │ │ │ @ instruction: 0xfffffb6c │ │ │ │ andeq r0, r0, r8, lsr #12 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -23779,16 +23779,16 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ bicseq r4, r6, r8, ror #21 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - mvneq r6, ip, asr #13 │ │ │ │ - strheq r6, [ip, #100]! @ 0x64 │ │ │ │ + mvneq r6, r4, asr #13 │ │ │ │ + mvneq r6, ip, lsr #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -23812,16 +23812,16 @@ │ │ │ │ ldr r3, [pc, #28] @ 23858 <__cxa_atexit@plt+0x17424> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r6, r4, lsl r6 │ │ │ │ - mvneq r6, r0, lsl #12 │ │ │ │ + mvneq r6, ip, lsl #12 │ │ │ │ + strdeq r6, [ip, #88]! @ 0x58 │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r6, [pc, #164] @ 23914 <__cxa_atexit@plt+0x174e0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ @@ -23864,16 +23864,16 @@ │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ - mvneq r6, r0, ror r5 │ │ │ │ - mvneq r6, ip, asr r5 │ │ │ │ + mvneq r6, r8, ror #10 │ │ │ │ + mvneq r6, r4, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5] │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 23994 <__cxa_atexit@plt+0x17560> │ │ │ │ @@ -23905,16 +23905,16 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe2c │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - strheq r6, [ip, #68]! @ 0x44 │ │ │ │ - mvneq r6, r0, lsr #9 │ │ │ │ + mvneq r6, ip, lsr #9 │ │ │ │ + @ instruction: 0x01ec6498 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 23a28 <__cxa_atexit@plt+0x175f4> │ │ │ │ ldr r2, [pc, #72] @ 23a30 <__cxa_atexit@plt+0x175fc> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -23933,15 +23933,15 @@ │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq r6, ip, ror r3 │ │ │ │ + mvneq r6, r4, ror r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r9, r7 │ │ │ │ b 23708 <__cxa_atexit@plt+0x172d4> │ │ │ │ andeq r0, r1, r5 │ │ │ │ @@ -23966,15 +23966,15 @@ │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - mvneq r6, r0, lsr #7 │ │ │ │ + @ instruction: 0x01ec6398 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 23b7c <__cxa_atexit@plt+0x17748> │ │ │ │ ldr r7, [pc, #200] @ 23ba4 <__cxa_atexit@plt+0x17770> │ │ │ │ @@ -24027,19 +24027,19 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ bicseq r4, r6, r0, lsl #14 │ │ │ │ - strheq r6, [ip, #44]! @ 0x2c │ │ │ │ + strheq r6, [ip, #36]! @ 0x24 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - mvneq r6, r8, ror #5 │ │ │ │ - mvneq r6, r0, asr r2 │ │ │ │ - mvneq r6, r8, ror r2 │ │ │ │ + mvneq r6, r0, ror #5 │ │ │ │ + mvneq r6, r8, asr #4 │ │ │ │ + mvneq r6, r0, ror r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 23c38 <__cxa_atexit@plt+0x17804> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ @@ -24071,29 +24071,29 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, ip, ror #3 │ │ │ │ + mvneq r6, r4, ror #3 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r6, r4, lsl #4 │ │ │ │ - mvneq r6, ip, ror #2 │ │ │ │ - @ instruction: 0x01ec6194 │ │ │ │ + strdeq r6, [ip, #28]! │ │ │ │ + mvneq r6, r4, ror #2 │ │ │ │ + mvneq r6, ip, lsl #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ ldr r3, [pc, #12] @ 23c94 <__cxa_atexit@plt+0x17860> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #233 @ 0xe9 │ │ │ │ add r8, r3, #256 @ 0x100 │ │ │ │ b 1b70e9c <__cxa_atexit@plt+0x1b64a68> │ │ │ │ - mvneq r6, r8, lsr r1 │ │ │ │ + mvneq r6, r0, lsr r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 23d40 <__cxa_atexit@plt+0x1790c> │ │ │ │ ldr r3, [pc, #172] @ 23d60 <__cxa_atexit@plt+0x1792c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ @@ -24136,20 +24136,20 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #32] @ 23d70 <__cxa_atexit@plt+0x1793c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, asr #1 │ │ │ │ + strheq r6, [ip, #8]! │ │ │ │ andeq r0, r0, r8, lsr #7 │ │ │ │ andeq r0, r0, r4, ror #7 │ │ │ │ bicseq r4, r6, r8, lsl #11 │ │ │ │ bicseq r4, r6, ip, lsr r5 │ │ │ │ - mvneq r6, r4, lsr r0 │ │ │ │ + mvneq r6, ip, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 23dcc <__cxa_atexit@plt+0x17998> │ │ │ │ ldr lr, [pc, #64] @ 23dd8 <__cxa_atexit@plt+0x179a4> │ │ │ │ @@ -24167,15 +24167,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq r5, ip, asr #31 │ │ │ │ + mvneq r5, r4, asr #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ cmn r7, #-2147483646 @ 0x80000002 │ │ │ │ bls 23e08 <__cxa_atexit@plt+0x179d4> │ │ │ │ add r5, r5, #8 │ │ │ │ @@ -24257,17 +24257,17 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - strheq r5, [ip, #224]! @ 0xe0 │ │ │ │ + mvneq r5, r8, lsr #29 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - mvneq r5, r8, asr #28 │ │ │ │ + mvneq r5, r0, asr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp r8, #0 │ │ │ │ ble 23f88 <__cxa_atexit@plt+0x17b54> │ │ │ │ ldr r3, [pc, #56] @ 23fa4 <__cxa_atexit@plt+0x17b70> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -24282,15 +24282,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrdeq r5, [ip, #216]! @ 0xd8 │ │ │ │ + ldrdeq r5, [ip, #208]! @ 0xd0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r9, r7 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ andeq r0, r1, r5 │ │ │ │ @@ -24332,15 +24332,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ bicseq r4, r6, ip, ror r2 │ │ │ │ bicseq r4, r6, r4, lsr r2 │ │ │ │ - mvneq r5, r4, lsr #26 │ │ │ │ + mvneq r5, ip, lsl sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 240b0 <__cxa_atexit@plt+0x17c7c> │ │ │ │ ldr r3, [pc, #56] @ 240c8 <__cxa_atexit@plt+0x17c94> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -24353,15 +24353,15 @@ │ │ │ │ add r8, r1, #1 │ │ │ │ b 165a480 <__cxa_atexit@plt+0x164e04c> │ │ │ │ ldr r7, [pc, #12] @ 240c4 <__cxa_atexit@plt+0x17c90> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq r5, [ip, #192]! @ 0xc0 │ │ │ │ + mvneq r5, r8, lsr #25 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ bicseq r4, r6, r8, ror #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r2, #3 │ │ │ │ @@ -24433,19 +24433,19 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r8 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ ldrsbeq r4, [r6, #4] │ │ │ │ - @ instruction: 0x01ec5b90 │ │ │ │ + mvneq r5, r8, lsl #23 │ │ │ │ @ instruction: 0xfffffb98 │ │ │ │ @ instruction: 0xfffffc70 │ │ │ │ - mvneq r5, r4, ror ip │ │ │ │ - mvneq r5, r4, ror ip │ │ │ │ + mvneq r5, ip, ror #24 │ │ │ │ + mvneq r5, ip, ror #24 │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ bicseq r4, r6, r8, rrx │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #64 @ 0x40 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -24580,17 +24580,17 @@ │ │ │ │ str fp, [r3, #72] @ 0x48 │ │ │ │ sub r7, r6, #67 @ 0x43 │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq r5, r4, ror #20 │ │ │ │ - mvneq r5, r8, lsr sl │ │ │ │ - mvneq r5, ip, lsr #20 │ │ │ │ + mvneq r5, ip, asr sl │ │ │ │ + mvneq r5, r0, lsr sl │ │ │ │ + mvneq r5, r4, lsr #20 │ │ │ │ bicseq r3, r6, ip, lsr lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 244f8 <__cxa_atexit@plt+0x180c4> │ │ │ │ @@ -24634,17 +24634,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ ldrheq r3, [r6, #208] @ 0xd0 │ │ │ │ - mvneq r5, r8, ror r8 │ │ │ │ - strheq r5, [ip, #140]! @ 0x8c │ │ │ │ - mvneq r5, ip, lsr #17 │ │ │ │ + mvneq r5, r0, ror r8 │ │ │ │ + strheq r5, [ip, #132]! @ 0x84 │ │ │ │ + mvneq r5, r4, lsr #17 │ │ │ │ bicseq r3, r6, r8, ror #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 24594 <__cxa_atexit@plt+0x18160> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -24669,17 +24669,17 @@ │ │ │ │ ldr r7, [pc, #20] @ 245b4 <__cxa_atexit@plt+0x18180> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, ip, asr #15 │ │ │ │ - mvneq r5, r4, lsl #16 │ │ │ │ - strdeq r5, [ip, #116]! @ 0x74 │ │ │ │ + mvneq r5, r4, asr #15 │ │ │ │ + strdeq r5, [ip, #124]! @ 0x7c │ │ │ │ + mvneq r5, ip, ror #15 │ │ │ │ bicseq r3, r6, r0, lsr lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 24618 <__cxa_atexit@plt+0x181e4> │ │ │ │ mov r0, r4 │ │ │ │ @@ -24697,15 +24697,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsheq r3, [r6, #208] @ 0xd0 │ │ │ │ - mvneq r5, r8, ror #14 │ │ │ │ + mvneq r5, r0, ror #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 246b0 <__cxa_atexit@plt+0x1827c> │ │ │ │ ldr r2, [pc, #136] @ 246cc <__cxa_atexit@plt+0x18298> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -24740,17 +24740,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r5, r4, lsr #14 │ │ │ │ + mvneq r5, ip, lsl r7 │ │ │ │ @ instruction: 0x01d63e98 │ │ │ │ - strdeq r5, [ip, #100]! @ 0x64 │ │ │ │ + mvneq r5, ip, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 24724 <__cxa_atexit@plt+0x182f0> │ │ │ │ @@ -24765,15 +24765,15 @@ │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r3, r6, r4, lsl lr │ │ │ │ - mvneq r5, r0, ror r6 │ │ │ │ + mvneq r5, r8, ror #12 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ @@ -24832,17 +24832,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strheq r5, [ip, #84]! @ 0x54 │ │ │ │ - mvneq r5, ip, ror r5 │ │ │ │ - mvneq r5, r8, ror r5 │ │ │ │ + mvneq r5, ip, lsr #11 │ │ │ │ + mvneq r5, r4, ror r5 │ │ │ │ + mvneq r5, r0, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 24894 <__cxa_atexit@plt+0x18460> │ │ │ │ @@ -24856,16 +24856,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r5, [ip, #72]! @ 0x48 │ │ │ │ - strdeq r5, [ip, #68]! @ 0x44 │ │ │ │ + strdeq r5, [ip, #64]! @ 0x40 │ │ │ │ + mvneq r5, ip, ror #9 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -24886,15 +24886,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - @ instruction: 0x01ec5494 │ │ │ │ + mvneq r5, ip, lsl #9 │ │ │ │ bicseq r3, r6, r8, lsr #24 │ │ │ │ bicseq r3, r6, r0, asr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 24988 <__cxa_atexit@plt+0x18554> │ │ │ │ @@ -24918,15 +24918,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ bicseq r3, r6, ip, lsl #30 │ │ │ │ - mvneq r5, r0, lsl #8 │ │ │ │ + strdeq r5, [ip, #56]! @ 0x38 │ │ │ │ ldrsheq r3, [r6, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -24936,15 +24936,15 @@ │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, r8, ror r4 │ │ │ │ + mvneq r5, r0, ror r4 │ │ │ │ bicseq r3, r6, r0, lsr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 24a70 <__cxa_atexit@plt+0x1863c> │ │ │ │ ldr r2, [pc, #136] @ 24a8c <__cxa_atexit@plt+0x18658> │ │ │ │ @@ -24980,17 +24980,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r5, r4, ror #6 │ │ │ │ + mvneq r5, ip, asr r3 │ │ │ │ bicseq r3, r6, r0, asr lr │ │ │ │ - mvneq r5, r4, lsr r3 │ │ │ │ + mvneq r5, ip, lsr #6 │ │ │ │ bicseq r3, r6, r8, ror #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -25006,15 +25006,15 @@ │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r3, r6, r8, asr #27 │ │ │ │ - mvneq r5, ip, lsr #5 │ │ │ │ + mvneq r5, r4, lsr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 24b84 <__cxa_atexit@plt+0x18750> │ │ │ │ ldr r2, [pc, #136] @ 24ba0 <__cxa_atexit@plt+0x1876c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -25049,17 +25049,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r5, r0, asr r2 │ │ │ │ - mvneq r5, r8, lsl r2 │ │ │ │ - mvneq r5, r4, lsl r2 │ │ │ │ + mvneq r5, r8, asr #4 │ │ │ │ + mvneq r5, r0, lsl r2 │ │ │ │ + mvneq r5, ip, lsl #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 24bf8 <__cxa_atexit@plt+0x187c4> │ │ │ │ @@ -25073,16 +25073,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01ec5194 │ │ │ │ - @ instruction: 0x01ec5190 │ │ │ │ + mvneq r5, ip, lsl #3 │ │ │ │ + mvneq r5, r8, lsl #3 │ │ │ │ bicseq r3, r6, r4, ror ip │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -25147,15 +25147,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcf8 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r8, asr #2 │ │ │ │ + mvneq r5, r0, asr #2 │ │ │ │ bicseq r3, r6, r8, ror #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ @@ -25174,31 +25174,31 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ bicseq r3, r6, r0, asr #22 │ │ │ │ - mvneq r5, r4, asr #32 │ │ │ │ + mvneq r5, ip, lsr r0 │ │ │ │ bicseq r3, r6, r8, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [pc, #36] @ 24dd4 <__cxa_atexit@plt+0x189a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [pc, #32] @ 24dd8 <__cxa_atexit@plt+0x189a4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r8, rrx │ │ │ │ - mvneq r5, r4, lsr #32 │ │ │ │ + mvneq r5, r0, rrx │ │ │ │ + mvneq r5, ip, lsl r0 │ │ │ │ ldrsbeq r3, [r6, #172] @ 0xac │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 24e44 <__cxa_atexit@plt+0x18a10> │ │ │ │ mov r0, r4 │ │ │ │ @@ -25221,15 +25221,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ bicseq r3, r6, r8, lsr #21 │ │ │ │ - mvneq r4, r4, asr #30 │ │ │ │ + mvneq r4, ip, lsr pc │ │ │ │ bicseq r3, r6, ip, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -25239,15 +25239,15 @@ │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r4, [ip, #252]! @ 0xfc │ │ │ │ + strheq r4, [ip, #244]! @ 0xf4 │ │ │ │ bicseq r3, r6, ip, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 24f2c <__cxa_atexit@plt+0x18af8> │ │ │ │ ldr r2, [pc, #136] @ 24f48 <__cxa_atexit@plt+0x18b14> │ │ │ │ @@ -25283,17 +25283,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r4, r8, lsr #29 │ │ │ │ + mvneq r4, r0, lsr #29 │ │ │ │ bicseq r3, r6, ip, ror #19 │ │ │ │ - mvneq r4, r8, ror lr │ │ │ │ + mvneq r4, r0, ror lr │ │ │ │ bicseq r3, r6, r4, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -25309,15 +25309,15 @@ │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r3, r6, r4, ror #18 │ │ │ │ - strdeq r4, [ip, #208]! @ 0xd0 │ │ │ │ + mvneq r4, r8, ror #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 25040 <__cxa_atexit@plt+0x18c0c> │ │ │ │ ldr r2, [pc, #136] @ 2505c <__cxa_atexit@plt+0x18c28> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -25352,17 +25352,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - @ instruction: 0x01ec4d94 │ │ │ │ - mvneq r4, ip, asr sp │ │ │ │ - mvneq r4, r8, asr sp │ │ │ │ + mvneq r4, ip, lsl #27 │ │ │ │ + mvneq r4, r4, asr sp │ │ │ │ + mvneq r4, r0, asr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 250b4 <__cxa_atexit@plt+0x18c80> │ │ │ │ @@ -25376,16 +25376,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r4, [ip, #200]! @ 0xc8 │ │ │ │ - ldrdeq r4, [ip, #196]! @ 0xc4 │ │ │ │ + ldrdeq r4, [ip, #192]! @ 0xc0 │ │ │ │ + mvneq r4, ip, asr #25 │ │ │ │ bicseq r3, r6, r0, lsl r8 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -25448,28 +25448,28 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd00 │ │ │ │ @ instruction: 0xfffffe58 │ │ │ │ - @ instruction: 0x01ec4c90 │ │ │ │ + mvneq r4, r8, lsl #25 │ │ │ │ bicseq r3, r6, ip, lsl #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ ldr sl, [pc, #16] @ 25210 <__cxa_atexit@plt+0x18ddc> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r3, [pc, #12] @ 25214 <__cxa_atexit@plt+0x18de0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ ldrsheq r3, [r6, #108] @ 0x6c │ │ │ │ - mvneq r4, ip, lsr #23 │ │ │ │ + mvneq r4, r4, lsr #23 │ │ │ │ bicseq r3, r6, ip, lsl r7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ @@ -25488,31 +25488,31 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrsheq r3, [r6, #100] @ 0x64 │ │ │ │ - mvneq r4, ip, asr fp │ │ │ │ + mvneq r4, r4, asr fp │ │ │ │ bicseq r3, r6, ip, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [pc, #36] @ 252bc <__cxa_atexit@plt+0x18e88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [pc, #32] @ 252c0 <__cxa_atexit@plt+0x18e8c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, lsl #23 │ │ │ │ - mvneq r4, ip, lsr fp │ │ │ │ + mvneq r4, r8, ror fp │ │ │ │ + mvneq r4, r4, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2534c <__cxa_atexit@plt+0x18f18> │ │ │ │ ldr r2, [pc, #136] @ 25368 <__cxa_atexit@plt+0x18f34> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -25547,17 +25547,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r8, lsl #21 │ │ │ │ - mvneq r4, r0, asr sl │ │ │ │ - mvneq r4, ip, asr #20 │ │ │ │ + mvneq r4, r0, lsl #21 │ │ │ │ + mvneq r4, r8, asr #20 │ │ │ │ + mvneq r4, r4, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 253c0 <__cxa_atexit@plt+0x18f8c> │ │ │ │ @@ -25571,16 +25571,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, ip, asr #19 │ │ │ │ - mvneq r4, r8, asr #19 │ │ │ │ + mvneq r4, r4, asr #19 │ │ │ │ + mvneq r4, r0, asr #19 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -25601,15 +25601,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - mvneq r4, r4, asr r9 │ │ │ │ + mvneq r4, ip, asr #18 │ │ │ │ bicseq r3, r6, r0, lsr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 254d4 <__cxa_atexit@plt+0x190a0> │ │ │ │ ldr r2, [pc, #136] @ 254f0 <__cxa_atexit@plt+0x190bc> │ │ │ │ @@ -25645,17 +25645,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r0, lsl #18 │ │ │ │ - mvneq r4, r8, asr #17 │ │ │ │ - mvneq r4, r4, asr #17 │ │ │ │ + strdeq r4, [ip, #136]! @ 0x88 │ │ │ │ + mvneq r4, r0, asr #17 │ │ │ │ + strheq r4, [ip, #140]! @ 0x8c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 25548 <__cxa_atexit@plt+0x19114> │ │ │ │ @@ -25669,16 +25669,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r4, asr #16 │ │ │ │ - mvneq r4, r0, asr #16 │ │ │ │ + mvneq r4, ip, lsr r8 │ │ │ │ + mvneq r4, r8, lsr r8 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -25699,38 +25699,38 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - mvneq r4, r4, lsr #16 │ │ │ │ + mvneq r4, ip, lsl r8 │ │ │ │ ldrheq r3, [r6, #52] @ 0x34 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ ldr r7, [pc, #12] @ 255f4 <__cxa_atexit@plt+0x191c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - strdeq r4, [ip, #116]! @ 0x74 │ │ │ │ + mvneq r4, ip, ror #15 │ │ │ │ bicseq r3, r6, ip, ror #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ ldr sl, [pc, #16] @ 25624 <__cxa_atexit@plt+0x191f0> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r3, [pc, #12] @ 25628 <__cxa_atexit@plt+0x191f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ bicseq r3, r6, ip, asr r3 │ │ │ │ - @ instruction: 0x01ec4798 │ │ │ │ + @ instruction: 0x01ec4790 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 256b4 <__cxa_atexit@plt+0x19280> │ │ │ │ ldr r2, [pc, #136] @ 256d0 <__cxa_atexit@plt+0x1929c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -25765,17 +25765,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r0, lsr #14 │ │ │ │ - mvneq r4, r8, ror #13 │ │ │ │ - mvneq r4, r4, ror #13 │ │ │ │ + mvneq r4, r8, lsl r7 │ │ │ │ + mvneq r4, r0, ror #13 │ │ │ │ + ldrdeq r4, [ip, #108]! @ 0x6c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 25728 <__cxa_atexit@plt+0x192f4> │ │ │ │ @@ -25789,16 +25789,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r4, ror #12 │ │ │ │ - mvneq r4, r0, ror #12 │ │ │ │ + mvneq r4, ip, asr r6 │ │ │ │ + mvneq r4, r8, asr r6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -25819,15 +25819,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - mvneq r4, r0, lsl #12 │ │ │ │ + strdeq r4, [ip, #88]! @ 0x58 │ │ │ │ bicseq r3, r6, r4, asr #4 │ │ │ │ bicseq r3, r6, r0, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 25840 <__cxa_atexit@plt+0x1940c> │ │ │ │ @@ -25859,28 +25859,28 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r4, r4, ror r5 │ │ │ │ - mvneq r4, ip, lsr r6 │ │ │ │ - strheq r4, [ip, #84]! @ 0x54 │ │ │ │ + mvneq r4, ip, ror #10 │ │ │ │ + mvneq r4, r4, lsr r6 │ │ │ │ + mvneq r4, ip, lsr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [pc, #20] @ 25880 <__cxa_atexit@plt+0x1944c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ cmp r7, #1 │ │ │ │ addgt r3, r3, #4 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, ror #10 │ │ │ │ + mvneq r4, r8, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2590c <__cxa_atexit@plt+0x194d8> │ │ │ │ ldr r2, [pc, #136] @ 25928 <__cxa_atexit@plt+0x194f4> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -25915,17 +25915,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r8, asr #9 │ │ │ │ - @ instruction: 0x01ec4490 │ │ │ │ - mvneq r4, ip, lsl #9 │ │ │ │ + mvneq r4, r0, asr #9 │ │ │ │ + mvneq r4, r8, lsl #9 │ │ │ │ + mvneq r4, r4, lsl #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 25980 <__cxa_atexit@plt+0x1954c> │ │ │ │ @@ -25939,16 +25939,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, ip, lsl #8 │ │ │ │ - mvneq r4, r8, lsl #8 │ │ │ │ + mvneq r4, r4, lsl #8 │ │ │ │ + mvneq r4, r0, lsl #8 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 259d0 <__cxa_atexit@plt+0x1959c> │ │ │ │ ldr r2, [pc, #44] @ 259e0 <__cxa_atexit@plt+0x195ac> │ │ │ │ @@ -25994,15 +25994,15 @@ │ │ │ │ ldr r7, [r5, #20] │ │ │ │ add r5, r5, #28 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r4, r4, lsr r3 │ │ │ │ + mvneq r4, ip, lsr #6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ @@ -26821,17 +26821,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r3, r0, lsr #13 │ │ │ │ - mvneq r3, r8, ror #12 │ │ │ │ - mvneq r3, r4, ror #12 │ │ │ │ + @ instruction: 0x01ec3698 │ │ │ │ + mvneq r3, r0, ror #12 │ │ │ │ + mvneq r3, ip, asr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 267a8 <__cxa_atexit@plt+0x1a374> │ │ │ │ @@ -26845,16 +26845,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r4, ror #11 │ │ │ │ - mvneq r3, r0, ror #11 │ │ │ │ + ldrdeq r3, [ip, #92]! @ 0x5c │ │ │ │ + ldrdeq r3, [ip, #88]! @ 0x58 │ │ │ │ bicseq r2, r6, r0, ror #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 26828 <__cxa_atexit@plt+0x1a3f4> │ │ │ │ ldr r2, [pc, #84] @ 26830 <__cxa_atexit@plt+0x1a3fc> │ │ │ │ @@ -27005,15 +27005,15 @@ │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcbc │ │ │ │ - mvneq r3, r8, ror r3 │ │ │ │ + mvneq r3, r0, ror r3 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ ldm r5!, {r8, r9, sl} │ │ │ │ b 26d64 <__cxa_atexit@plt+0x1a930> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -27051,17 +27051,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r3, r8, lsl #6 │ │ │ │ - ldrdeq r3, [ip, #32]! │ │ │ │ - mvneq r3, ip, asr #5 │ │ │ │ + mvneq r3, r0, lsl #6 │ │ │ │ + mvneq r3, r8, asr #5 │ │ │ │ + mvneq r3, r4, asr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 26b40 <__cxa_atexit@plt+0x1a70c> │ │ │ │ @@ -27075,16 +27075,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, ip, asr #4 │ │ │ │ - mvneq r3, r8, asr #4 │ │ │ │ + mvneq r3, r4, asr #4 │ │ │ │ + mvneq r3, r0, asr #4 │ │ │ │ ldrsheq r1, [r6, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 1bc48 <__cxa_atexit@plt+0xf814> │ │ │ │ bicseq r1, r6, ip, ror #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -27126,17 +27126,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r3, r4, lsl #4 │ │ │ │ + strdeq r3, [ip, #28]! │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ - mvneq r3, r4, lsr #4 │ │ │ │ + mvneq r3, ip, lsl r2 │ │ │ │ bicseq r1, r6, r0, lsr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 26c74 <__cxa_atexit@plt+0x1a840> │ │ │ │ @@ -27158,17 +27158,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r4, ror r1 │ │ │ │ + mvneq r3, ip, ror #2 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - mvneq r3, r4, lsl #3 │ │ │ │ + mvneq r3, ip, ror r1 │ │ │ │ ldrheq r1, [r6, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -27275,15 +27275,15 @@ │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc1c │ │ │ │ - mvneq r2, r0, asr #30 │ │ │ │ + mvneq r2, r8, lsr pc │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ ldm r5!, {r8, r9, sl} │ │ │ │ b 2721c <__cxa_atexit@plt+0x1ade8> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -27321,17 +27321,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - ldrdeq r2, [ip, #224]! @ 0xe0 │ │ │ │ - stlexheq r2, r8, [ip] │ │ │ │ - stlexheq r2, r4, [ip] │ │ │ │ + mvneq r2, r8, asr #29 │ │ │ │ + stlexheq r2, r0, [ip] │ │ │ │ + mvneq r2, ip, lsl #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 26f78 <__cxa_atexit@plt+0x1ab44> │ │ │ │ @@ -27345,16 +27345,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, r4, lsl lr │ │ │ │ - mvneq r2, r0, lsl lr │ │ │ │ + mvneq r2, ip, lsl #28 │ │ │ │ + mvneq r2, r8, lsl #28 │ │ │ │ bicseq r1, r6, r8, lsl #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 26fc8 <__cxa_atexit@plt+0x1ab94> │ │ │ │ ldr r2, [pc, #36] @ 26fd0 <__cxa_atexit@plt+0x1ab9c> │ │ │ │ @@ -27365,15 +27365,15 @@ │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r1, r6, r0, ror #23 │ │ │ │ - mvneq r2, r0, asr #27 │ │ │ │ + strheq r2, [ip, #216]! @ 0xd8 │ │ │ │ bicseq r1, r6, r8, asr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 27080 <__cxa_atexit@plt+0x1ac4c> │ │ │ │ ldr r2, [pc, #164] @ 2709c <__cxa_atexit@plt+0x1ac68> │ │ │ │ @@ -27416,19 +27416,19 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq r2, r8, ror sp │ │ │ │ + mvneq r2, r0, ror sp │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - mvneq r2, r0, ror #26 │ │ │ │ mvneq r2, r8, asr sp │ │ │ │ - @ instruction: 0x01ec2d98 │ │ │ │ + mvneq r2, r0, asr sp │ │ │ │ + @ instruction: 0x01ec2d90 │ │ │ │ bicseq r1, r6, ip, ror #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 27124 <__cxa_atexit@plt+0x1acf0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -27458,19 +27458,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, r4, asr #25 │ │ │ │ + strheq r2, [ip, #204]! @ 0xcc │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - mvneq r2, r4, lsr #25 │ │ │ │ @ instruction: 0x01ec2c9c │ │ │ │ - ldrdeq r2, [ip, #200]! @ 0xc8 │ │ │ │ + @ instruction: 0x01ec2c94 │ │ │ │ + ldrdeq r2, [ip, #192]! @ 0xc0 │ │ │ │ bicseq r1, r6, r4, asr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -27577,31 +27577,31 @@ │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb9c │ │ │ │ - mvneq r2, r8, lsl #21 │ │ │ │ + mvneq r2, r0, lsl #21 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2735c <__cxa_atexit@plt+0x1af28> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r2, [pc, #20] @ 27364 <__cxa_atexit@plt+0x1af30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 79e2ec <__cxa_atexit@plt+0x791eb8> │ │ │ │ + b 3c3190 <__cxa_atexit@plt+0x3b6d5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, lsr #20 │ │ │ │ + mvneq r2, ip, lsl sl │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -27621,15 +27621,15 @@ │ │ │ │ ldr r7, [pc, #24] @ 273d8 <__cxa_atexit@plt+0x1afa4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ - mvneq r2, ip, lsr #21 │ │ │ │ + mvneq r2, r4, lsr #21 │ │ │ │ bicseq r1, r6, r8, lsl r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -27648,16 +27648,16 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 27448 <__cxa_atexit@plt+0x1b014> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, asr #20 │ │ │ │ - mvneq r2, ip, lsr sl │ │ │ │ + mvneq r2, r8, lsr sl │ │ │ │ + mvneq r2, r4, lsr sl │ │ │ │ bicseq r1, r6, ip, lsr #15 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 274dc <__cxa_atexit@plt+0x1b0a8> │ │ │ │ @@ -27699,16 +27699,16 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ ldrsheq r1, [r6, #108] @ 0x6c │ │ │ │ - strheq r2, [ip, #156]! @ 0x9c │ │ │ │ - mvneq r2, ip, lsr #19 │ │ │ │ + strheq r2, [ip, #148]! @ 0x94 │ │ │ │ + mvneq r2, r4, lsr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2756c <__cxa_atexit@plt+0x1b138> │ │ │ │ @@ -27726,16 +27726,16 @@ │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx ip │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, r4, lsl r9 │ │ │ │ - mvneq r2, r0, lsl r9 │ │ │ │ + mvneq r2, ip, lsl #18 │ │ │ │ + mvneq r2, r8, lsl #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -27753,16 +27753,16 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 275ec <__cxa_atexit@plt+0x1b1b8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, lsr #17 │ │ │ │ - @ instruction: 0x01ec2898 │ │ │ │ + mvneq r2, r0, lsr #17 │ │ │ │ + @ instruction: 0x01ec2890 │ │ │ │ bicseq r1, r6, r0, lsl r6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 27664 <__cxa_atexit@plt+0x1b230> │ │ │ │ @@ -27863,18 +27863,18 @@ │ │ │ │ mov r6, #28 │ │ │ │ b 2778c <__cxa_atexit@plt+0x1b358> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0x01d6149c │ │ │ │ - mvneq r2, r8, lsl r6 │ │ │ │ - mvneq r2, r8, asr r7 │ │ │ │ - mvneq r2, r4, ror #12 │ │ │ │ - mvneq r2, r0, ror #12 │ │ │ │ + mvneq r2, r0, lsl r6 │ │ │ │ + mvneq r2, r0, asr r7 │ │ │ │ + mvneq r2, ip, asr r6 │ │ │ │ + mvneq r2, r8, asr r6 │ │ │ │ bicseq r1, r6, r4, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 27844 <__cxa_atexit@plt+0x1b410> │ │ │ │ mov r0, r4 │ │ │ │ @@ -27915,18 +27915,18 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #24] @ 27874 <__cxa_atexit@plt+0x1b440> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r5, r8 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r2, ip, ror r5 │ │ │ │ - mvneq r2, ip, asr r6 │ │ │ │ - strdeq r2, [ip, #92]! @ 0x5c │ │ │ │ - mvneq r2, r0, asr #12 │ │ │ │ + mvneq r2, r4, ror r5 │ │ │ │ + mvneq r2, r4, asr r6 │ │ │ │ + strdeq r2, [ip, #84]! @ 0x54 │ │ │ │ + mvneq r2, r8, lsr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 278b0 <__cxa_atexit@plt+0x1b47c> │ │ │ │ @@ -27935,15 +27935,15 @@ │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r2, [ip, #92]! @ 0x5c │ │ │ │ + strheq r2, [ip, #84]! @ 0x54 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 27910 <__cxa_atexit@plt+0x1b4dc> │ │ │ │ ldr r2, [pc, #60] @ 27918 <__cxa_atexit@plt+0x1b4e4> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -27959,15 +27959,15 @@ │ │ │ │ b 27928 <__cxa_atexit@plt+0x1b4f4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r2, r4, lsl #9 │ │ │ │ + mvneq r2, ip, ror r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r2, [pc, #108] @ 279a0 <__cxa_atexit@plt+0x1b56c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #7] │ │ │ │ ldr r0, [r3, #11] │ │ │ │ @@ -28052,16 +28052,16 @@ │ │ │ │ bge 27a08 <__cxa_atexit@plt+0x1b5d4> │ │ │ │ b 27a34 <__cxa_atexit@plt+0x1b600> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, ip, lsr #6 │ │ │ │ - mvneq r2, r0, lsr r3 │ │ │ │ + mvneq r2, r4, lsr #6 │ │ │ │ + mvneq r2, r8, lsr #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -28078,15 +28078,15 @@ │ │ │ │ add r8, r3, #1 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - mvneq r2, r0, lsr #5 │ │ │ │ + @ instruction: 0x01ec2298 │ │ │ │ bicseq r1, r6, r0, lsr #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 27b38 <__cxa_atexit@plt+0x1b704> │ │ │ │ ldr r2, [pc, #36] @ 27b40 <__cxa_atexit@plt+0x1b70c> │ │ │ │ @@ -28096,16 +28096,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, asr r2 │ │ │ │ - mvneq r2, r8, lsr r3 │ │ │ │ + mvneq r2, r0, asr r2 │ │ │ │ + mvneq r2, r0, lsr r3 │ │ │ │ bicseq r1, r6, r0, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 27c18 <__cxa_atexit@plt+0x1b7e4> │ │ │ │ ldr r3, [pc, #204] @ 27c34 <__cxa_atexit@plt+0x1b800> │ │ │ │ @@ -28158,21 +28158,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r2, r0, lsl #4 │ │ │ │ + strdeq r2, [ip, #24]! │ │ │ │ bicseq r1, r6, r8, rrx │ │ │ │ bicseq r1, r6, ip, asr r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r2, r8, ror r2 │ │ │ │ - mvneq r2, r8, ror r2 │ │ │ │ - mvneq r2, r4, lsr #3 │ │ │ │ + mvneq r2, r0, ror r2 │ │ │ │ + mvneq r2, r0, ror r2 │ │ │ │ + @ instruction: 0x01ec219c │ │ │ │ ldrsbeq r0, [r6, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 27ce4 <__cxa_atexit@plt+0x1b8b0> │ │ │ │ @@ -28208,17 +28208,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0x01d60f90 │ │ │ │ bicseq r0, r6, r4, lsl #31 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq r2, ip, lsr #3 │ │ │ │ - mvneq r2, ip, lsr #3 │ │ │ │ - ldrdeq r2, [ip, #8]! │ │ │ │ + mvneq r2, r4, lsr #3 │ │ │ │ + mvneq r2, r4, lsr #3 │ │ │ │ + ldrdeq r2, [ip, #0]! │ │ │ │ bicseq r0, r6, ip, lsl pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 27e00 <__cxa_atexit@plt+0x1b9cc> │ │ │ │ ldr lr, [pc, #240] @ 27e1c <__cxa_atexit@plt+0x1b9e8> │ │ │ │ @@ -28280,20 +28280,20 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - mvneq r2, r8, lsr r0 │ │ │ │ + mvneq r2, r0, lsr r0 │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ @ instruction: 0xfffffdc0 │ │ │ │ - ldrdeq r1, [ip, #240]! @ 0xf0 │ │ │ │ - strheq r1, [ip, #248]! @ 0xf8 │ │ │ │ - mvneq r1, r0, ror #31 │ │ │ │ + mvneq r1, r8, asr #31 │ │ │ │ + strheq r1, [ip, #240]! @ 0xf0 │ │ │ │ + ldrdeq r1, [ip, #248]! @ 0xf8 │ │ │ │ ldrsheq r0, [r6, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #156] @ 27ee8 <__cxa_atexit@plt+0x1bab4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ @@ -28332,17 +28332,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffcd4 │ │ │ │ - mvneq r1, r4, ror #29 │ │ │ │ - mvneq r1, ip, asr #29 │ │ │ │ - strdeq r1, [ip, #228]! @ 0xe4 │ │ │ │ + ldrdeq r1, [ip, #236]! @ 0xec │ │ │ │ + mvneq r1, r4, asr #29 │ │ │ │ + mvneq r1, ip, ror #29 │ │ │ │ bicseq r0, r6, ip, lsr #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -28369,17 +28369,17 @@ │ │ │ │ str r0, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc2c │ │ │ │ + mvneq r1, ip, lsr lr │ │ │ │ + mvneq r1, ip, lsl lr │ │ │ │ mvneq r1, r4, asr #28 │ │ │ │ - mvneq r1, r4, lsr #28 │ │ │ │ - mvneq r1, ip, asr #28 │ │ │ │ bicseq r0, r6, ip, lsl #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 27fcc <__cxa_atexit@plt+0x1bb98> │ │ │ │ ldr r2, [pc, #36] @ 27fd4 <__cxa_atexit@plt+0x1bba0> │ │ │ │ @@ -28389,16 +28389,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, asr #27 │ │ │ │ - mvneq r1, r4, lsr #29 │ │ │ │ + strheq r1, [ip, #220]! @ 0xdc │ │ │ │ + stlexheq r1, ip, [ip] │ │ │ │ bicseq r0, r6, ip, asr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 280ac <__cxa_atexit@plt+0x1bc78> │ │ │ │ ldr r3, [pc, #204] @ 280c8 <__cxa_atexit@plt+0x1bc94> │ │ │ │ @@ -28451,21 +28451,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r1, ip, ror #26 │ │ │ │ + mvneq r1, r4, ror #26 │ │ │ │ ldrsbeq r0, [r6, #180] @ 0xb4 │ │ │ │ bicseq r0, r6, r8, asr #23 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r1, r4, ror #27 │ │ │ │ - mvneq r1, r4, ror #27 │ │ │ │ - mvneq r1, r0, lsl sp │ │ │ │ + ldrdeq r1, [ip, #220]! @ 0xdc │ │ │ │ + ldrdeq r1, [ip, #220]! @ 0xdc │ │ │ │ + mvneq r1, r8, lsl #26 │ │ │ │ bicseq r0, r6, r0, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 28178 <__cxa_atexit@plt+0x1bd44> │ │ │ │ @@ -28501,17 +28501,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrsheq r0, [r6, #172] @ 0xac │ │ │ │ ldrsheq r0, [r6, #160] @ 0xa0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq r1, r8, lsl sp │ │ │ │ - mvneq r1, r8, lsl sp │ │ │ │ - mvneq r1, r4, asr #24 │ │ │ │ + mvneq r1, r0, lsl sp │ │ │ │ + mvneq r1, r0, lsl sp │ │ │ │ + mvneq r1, ip, lsr ip │ │ │ │ bicseq r0, r6, ip, ror sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 281dc <__cxa_atexit@plt+0x1bda8> │ │ │ │ ldr r2, [pc, #36] @ 281e4 <__cxa_atexit@plt+0x1bdb0> │ │ │ │ @@ -28521,16 +28521,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r1, [ip, #180]! @ 0xb4 │ │ │ │ - @ instruction: 0x01ec1c94 │ │ │ │ + mvneq r1, ip, lsr #23 │ │ │ │ + mvneq r1, ip, lsl #25 │ │ │ │ bicseq r0, r6, ip, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 282bc <__cxa_atexit@plt+0x1be88> │ │ │ │ ldr r3, [pc, #204] @ 282d8 <__cxa_atexit@plt+0x1bea4> │ │ │ │ @@ -28583,21 +28583,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r1, ip, asr fp │ │ │ │ + mvneq r1, r4, asr fp │ │ │ │ bicseq r0, r6, r4, asr #19 │ │ │ │ ldrheq r0, [r6, #152] @ 0x98 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - ldrdeq r1, [ip, #180]! @ 0xb4 │ │ │ │ - ldrdeq r1, [ip, #180]! @ 0xb4 │ │ │ │ - mvneq r1, r0, lsl #22 │ │ │ │ + mvneq r1, ip, asr #23 │ │ │ │ + mvneq r1, ip, asr #23 │ │ │ │ + strdeq r1, [ip, #168]! @ 0xa8 │ │ │ │ bicseq r0, r6, r0, lsr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 28388 <__cxa_atexit@plt+0x1bf54> │ │ │ │ @@ -28633,17 +28633,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r0, r6, ip, ror #17 │ │ │ │ bicseq r0, r6, r0, ror #17 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq r1, r8, lsl #22 │ │ │ │ - mvneq r1, r8, lsl #22 │ │ │ │ - mvneq r1, r4, lsr sl │ │ │ │ + mvneq r1, r0, lsl #22 │ │ │ │ + mvneq r1, r0, lsl #22 │ │ │ │ + mvneq r1, ip, lsr #20 │ │ │ │ bicseq r0, r6, ip, ror #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 283ec <__cxa_atexit@plt+0x1bfb8> │ │ │ │ ldr r2, [pc, #36] @ 283f4 <__cxa_atexit@plt+0x1bfc0> │ │ │ │ @@ -28653,16 +28653,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsr #19 │ │ │ │ - mvneq r1, r4, lsl #21 │ │ │ │ + @ instruction: 0x01ec199c │ │ │ │ + mvneq r1, ip, ror sl │ │ │ │ bicseq r0, r6, ip, lsr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 284cc <__cxa_atexit@plt+0x1c098> │ │ │ │ ldr r3, [pc, #204] @ 284e8 <__cxa_atexit@plt+0x1c0b4> │ │ │ │ @@ -28715,21 +28715,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r1, ip, asr #18 │ │ │ │ + mvneq r1, r4, asr #18 │ │ │ │ ldrheq r0, [r6, #116] @ 0x74 │ │ │ │ bicseq r0, r6, r8, lsr #15 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r1, r4, asr #19 │ │ │ │ - mvneq r1, r4, asr #19 │ │ │ │ - strdeq r1, [ip, #128]! @ 0x80 │ │ │ │ + strheq r1, [ip, #156]! @ 0x9c │ │ │ │ + strheq r1, [ip, #156]! @ 0x9c │ │ │ │ + mvneq r1, r8, ror #17 │ │ │ │ bicseq r0, r6, r0, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 28598 <__cxa_atexit@plt+0x1c164> │ │ │ │ @@ -28765,17 +28765,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrsbeq r0, [r6, #108] @ 0x6c │ │ │ │ ldrsbeq r0, [r6, #96] @ 0x60 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - strdeq r1, [ip, #136]! @ 0x88 │ │ │ │ - strdeq r1, [ip, #136]! @ 0x88 │ │ │ │ - mvneq r1, r4, lsr #16 │ │ │ │ + strdeq r1, [ip, #128]! @ 0x80 │ │ │ │ + strdeq r1, [ip, #128]! @ 0x80 │ │ │ │ + mvneq r1, ip, lsl r8 │ │ │ │ bicseq r0, r6, r8, ror #12 │ │ │ │ andeq r0, r2, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #52 @ 0x34 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 28684 <__cxa_atexit@plt+0x1c250> │ │ │ │ ldr r3, [pc, #172] @ 2868c <__cxa_atexit@plt+0x1c258> │ │ │ │ @@ -28820,15 +28820,15 @@ │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - mvneq r1, r8, ror r7 │ │ │ │ + mvneq r1, r0, ror r7 │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0x01d60590 │ │ │ │ andeq r0, r0, r8, lsl #12 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r2, [pc, #44] @ 286dc <__cxa_atexit@plt+0x1c2a8> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -28921,20 +28921,20 @@ │ │ │ │ mov r7, lr │ │ │ │ bx r0 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xfffff83c │ │ │ │ - ldrdeq r1, [ip, #84]! @ 0x54 │ │ │ │ - mvneq r1, r0, lsl #11 │ │ │ │ + mvneq r1, ip, asr #11 │ │ │ │ + mvneq r1, r8, ror r5 │ │ │ │ @ instruction: 0xfffffa68 │ │ │ │ - mvneq r1, r4, asr #12 │ │ │ │ - mvneq r1, ip, lsr #12 │ │ │ │ - mvneq r1, r4, asr r6 │ │ │ │ + mvneq r1, ip, lsr r6 │ │ │ │ + mvneq r1, r4, lsr #12 │ │ │ │ + mvneq r1, ip, asr #12 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ andeq r0, r0, r6, lsr #7 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ @@ -28993,21 +28993,21 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, r4, asr r4 │ │ │ │ - mvneq r1, r4, lsr #9 │ │ │ │ - mvneq r1, r0, ror r4 │ │ │ │ - mvneq r1, r4, asr #9 │ │ │ │ - mvneq r1, r8, asr #9 │ │ │ │ - mvneq r1, r4, lsl #10 │ │ │ │ - mvneq r1, r4, asr #8 │ │ │ │ + mvneq r1, ip, asr #8 │ │ │ │ + @ instruction: 0x01ec149c │ │ │ │ + mvneq r1, r8, ror #8 │ │ │ │ + strheq r1, [ip, #76]! @ 0x4c │ │ │ │ + mvneq r1, r0, asr #9 │ │ │ │ + strdeq r1, [ip, #76]! @ 0x4c │ │ │ │ + mvneq r1, ip, lsr r4 │ │ │ │ bicseq r0, r6, r4, asr #5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 289f8 <__cxa_atexit@plt+0x1c5c4> │ │ │ │ @@ -29122,17 +29122,17 @@ │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ b 28b38 <__cxa_atexit@plt+0x1c704> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff20c │ │ │ │ - mvneq r1, ip, asr r2 │ │ │ │ + mvneq r1, r4, asr r2 │ │ │ │ @ instruction: 0xfffffb2c │ │ │ │ - @ instruction: 0x01ec1298 │ │ │ │ + @ instruction: 0x01ec1290 │ │ │ │ bicseq r0, r6, r8, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 28b90 <__cxa_atexit@plt+0x1c75c> │ │ │ │ ldr r2, [pc, #36] @ 28b98 <__cxa_atexit@plt+0x1c764> │ │ │ │ @@ -29142,16 +29142,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsl #4 │ │ │ │ - mvneq r1, r0, ror #5 │ │ │ │ + strdeq r1, [ip, #24]! │ │ │ │ + ldrdeq r1, [ip, #40]! @ 0x28 │ │ │ │ bicseq r0, r6, r8, lsl #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 28c70 <__cxa_atexit@plt+0x1c83c> │ │ │ │ ldr r3, [pc, #204] @ 28c8c <__cxa_atexit@plt+0x1c858> │ │ │ │ @@ -29204,21 +29204,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r1, r8, lsr #3 │ │ │ │ + mvneq r1, r0, lsr #3 │ │ │ │ bicseq r0, r6, r0, lsl r0 │ │ │ │ bicseq r0, r6, r4 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r1, r0, lsr #4 │ │ │ │ - mvneq r1, r0, lsr #4 │ │ │ │ - mvneq r1, ip, asr #2 │ │ │ │ + mvneq r1, r8, lsl r2 │ │ │ │ + mvneq r1, r8, lsl r2 │ │ │ │ + mvneq r1, r4, asr #2 │ │ │ │ bicseq pc, r5, ip, ror pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 28d3c <__cxa_atexit@plt+0x1c908> │ │ │ │ @@ -29254,17 +29254,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq pc, r5, r8, lsr pc @ │ │ │ │ bicseq pc, r5, ip, lsr #30 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq r1, r4, asr r1 │ │ │ │ - mvneq r1, r4, asr r1 │ │ │ │ - mvneq r1, r0, lsl #1 │ │ │ │ + mvneq r1, ip, asr #2 │ │ │ │ + mvneq r1, ip, asr #2 │ │ │ │ + mvneq r1, r8, ror r0 │ │ │ │ bicseq pc, r5, r4, asr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 28e24 <__cxa_atexit@plt+0x1c9f0> │ │ │ │ @@ -29314,19 +29314,19 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - ldrdeq r0, [ip, #252]! @ 0xfc │ │ │ │ + ldrdeq r0, [ip, #244]! @ 0xf4 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - strexheq r0, ip, [ip] │ │ │ │ - mvneq r0, r4, lsl #31 │ │ │ │ - mvneq r0, ip, lsr #31 │ │ │ │ + strexheq r0, r4, [ip] │ │ │ │ + mvneq r0, ip, ror pc │ │ │ │ + mvneq r0, r4, lsr #31 │ │ │ │ bicseq pc, r5, ip, asr #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -29354,17 +29354,17 @@ │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ - ldrdeq r0, [ip, #232]! @ 0xe8 │ │ │ │ - mvneq r0, r0, asr #29 │ │ │ │ - mvneq r0, r8, ror #29 │ │ │ │ + ldrdeq r0, [ip, #224]! @ 0xe0 │ │ │ │ + strheq r0, [ip, #232]! @ 0xe8 │ │ │ │ + mvneq r0, r0, ror #29 │ │ │ │ bicseq pc, r5, r8, lsr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 28f30 <__cxa_atexit@plt+0x1cafc> │ │ │ │ ldr r2, [pc, #36] @ 28f38 <__cxa_atexit@plt+0x1cb04> │ │ │ │ @@ -29374,16 +29374,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, ror #28 │ │ │ │ - mvneq r0, r0, asr #30 │ │ │ │ + mvneq r0, r8, asr lr │ │ │ │ + mvneq r0, r8, lsr pc │ │ │ │ bicseq pc, r5, r8, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 29010 <__cxa_atexit@plt+0x1cbdc> │ │ │ │ ldr r3, [pc, #204] @ 2902c <__cxa_atexit@plt+0x1cbf8> │ │ │ │ @@ -29436,21 +29436,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r0, r8, lsl #28 │ │ │ │ + mvneq r0, r0, lsl #28 │ │ │ │ bicseq pc, r5, r0, ror ip @ │ │ │ │ bicseq pc, r5, r4, ror #24 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r0, r0, lsl #29 │ │ │ │ - mvneq r0, r0, lsl #29 │ │ │ │ - mvneq r0, ip, lsr #27 │ │ │ │ + mvneq r0, r8, ror lr │ │ │ │ + mvneq r0, r8, ror lr │ │ │ │ + mvneq r0, r4, lsr #27 │ │ │ │ ldrsbeq pc, [r5, #188] @ 0xbc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 290dc <__cxa_atexit@plt+0x1cca8> │ │ │ │ @@ -29486,17 +29486,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0x01d5fb98 │ │ │ │ bicseq pc, r5, ip, lsl #23 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - strheq r0, [ip, #212]! @ 0xd4 │ │ │ │ - strheq r0, [ip, #212]! @ 0xd4 │ │ │ │ - mvneq r0, r0, ror #25 │ │ │ │ + mvneq r0, ip, lsr #27 │ │ │ │ + mvneq r0, ip, lsr #27 │ │ │ │ + ldrdeq r0, [ip, #200]! @ 0xc8 │ │ │ │ bicseq pc, r5, r4, lsr #22 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -29529,17 +29529,17 @@ │ │ │ │ b 29194 <__cxa_atexit@plt+0x1cd60> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - mvneq r0, r0, lsr ip │ │ │ │ - mvneq r0, r8, lsl #24 │ │ │ │ - mvneq r0, r0, lsr ip │ │ │ │ + mvneq r0, r8, lsr #24 │ │ │ │ + mvneq r0, r0, lsl #24 │ │ │ │ + mvneq r0, r8, lsr #24 │ │ │ │ bicseq pc, r5, ip, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 291ec <__cxa_atexit@plt+0x1cdb8> │ │ │ │ ldr r2, [pc, #36] @ 291f4 <__cxa_atexit@plt+0x1cdc0> │ │ │ │ @@ -29549,16 +29549,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, lsr #23 │ │ │ │ - mvneq r0, r4, lsl #25 │ │ │ │ + @ instruction: 0x01ec0b9c │ │ │ │ + mvneq r0, ip, ror ip │ │ │ │ bicseq pc, r5, ip, lsr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 292cc <__cxa_atexit@plt+0x1ce98> │ │ │ │ ldr r3, [pc, #204] @ 292e8 <__cxa_atexit@plt+0x1ceb4> │ │ │ │ @@ -29611,21 +29611,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r0, ip, asr #22 │ │ │ │ + mvneq r0, r4, asr #22 │ │ │ │ ldrheq pc, [r5, #148] @ 0x94 @ │ │ │ │ bicseq pc, r5, r8, lsr #19 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r0, r4, asr #23 │ │ │ │ - mvneq r0, r4, asr #23 │ │ │ │ - strdeq r0, [ip, #160]! @ 0xa0 │ │ │ │ + strheq r0, [ip, #188]! @ 0xbc │ │ │ │ + strheq r0, [ip, #188]! @ 0xbc │ │ │ │ + mvneq r0, r8, ror #21 │ │ │ │ bicseq pc, r5, r0, lsr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 29398 <__cxa_atexit@plt+0x1cf64> │ │ │ │ @@ -29661,17 +29661,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrsbeq pc, [r5, #140] @ 0x8c @ │ │ │ │ ldrsbeq pc, [r5, #128] @ 0x80 @ │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - strdeq r0, [ip, #168]! @ 0xa8 │ │ │ │ - strdeq r0, [ip, #168]! @ 0xa8 │ │ │ │ - mvneq r0, r4, lsr #20 │ │ │ │ + strdeq r0, [ip, #160]! @ 0xa0 │ │ │ │ + strdeq r0, [ip, #160]! @ 0xa0 │ │ │ │ + mvneq r0, ip, lsl sl │ │ │ │ bicseq pc, r5, ip, asr r8 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 293fc <__cxa_atexit@plt+0x1cfc8> │ │ │ │ ldr r2, [pc, #36] @ 29404 <__cxa_atexit@plt+0x1cfd0> │ │ │ │ @@ -29681,16 +29681,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ec0994 │ │ │ │ - mvneq r0, r4, ror sl │ │ │ │ + mvneq r0, ip, lsl #19 │ │ │ │ + mvneq r0, ip, ror #20 │ │ │ │ bicseq pc, r5, ip, lsl r8 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 294dc <__cxa_atexit@plt+0x1d0a8> │ │ │ │ ldr r3, [pc, #204] @ 294f8 <__cxa_atexit@plt+0x1d0c4> │ │ │ │ @@ -29743,21 +29743,21 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r0, ip, lsr r9 │ │ │ │ + mvneq r0, r4, lsr r9 │ │ │ │ bicseq pc, r5, r4, lsr #15 │ │ │ │ @ instruction: 0x01d5f798 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - strheq r0, [ip, #148]! @ 0x94 │ │ │ │ - strheq r0, [ip, #148]! @ 0x94 │ │ │ │ - mvneq r0, r0, ror #17 │ │ │ │ + mvneq r0, ip, lsr #19 │ │ │ │ + mvneq r0, ip, lsr #19 │ │ │ │ + ldrdeq r0, [ip, #136]! @ 0x88 │ │ │ │ bicseq pc, r5, r0, lsl r7 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 295a8 <__cxa_atexit@plt+0x1d174> │ │ │ │ @@ -29793,17 +29793,17 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq pc, r5, ip, asr #13 │ │ │ │ bicseq pc, r5, r0, asr #13 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq r0, r8, ror #17 │ │ │ │ - mvneq r0, r8, ror #17 │ │ │ │ - mvneq r0, r4, lsl r8 │ │ │ │ + mvneq r0, r0, ror #17 │ │ │ │ + mvneq r0, r0, ror #17 │ │ │ │ + mvneq r0, ip, lsl #16 │ │ │ │ bicseq pc, r5, r8, asr r6 @ │ │ │ │ andeq r0, r2, r6 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #40 @ 0x28 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 29654 <__cxa_atexit@plt+0x1d220> │ │ │ │ @@ -29833,15 +29833,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r0, ip, ror #14 │ │ │ │ + mvneq r0, r4, ror #14 │ │ │ │ bicseq pc, r5, r0, asr #11 │ │ │ │ andeq r0, r0, r7, lsl #6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -29922,23 +29922,23 @@ │ │ │ │ ldr r0, [r5, #32]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff9a0 │ │ │ │ - strdeq r0, [ip, #92]! @ 0x5c │ │ │ │ + strdeq r0, [ip, #84]! @ 0x54 │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ - mvneq r0, r0, asr r6 │ │ │ │ - mvneq r0, r8, lsr r6 │ │ │ │ - mvneq r0, r0, ror #12 │ │ │ │ + mvneq r0, r8, asr #12 │ │ │ │ + mvneq r0, r0, lsr r6 │ │ │ │ + mvneq r0, r8, asr r6 │ │ │ │ @ instruction: 0xfffffd6c │ │ │ │ - strheq r0, [ip, #108]! @ 0x6c │ │ │ │ - mvneq r0, r4, lsr #13 │ │ │ │ - mvneq r0, ip, asr #13 │ │ │ │ + strheq r0, [ip, #100]! @ 0x64 │ │ │ │ + @ instruction: 0x01ec069c │ │ │ │ + mvneq r0, r4, asr #13 │ │ │ │ bicseq pc, r5, r8, lsr r4 @ │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #32 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 29878 <__cxa_atexit@plt+0x1d444> │ │ │ │ @@ -30155,15 +30155,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 29b88 <__cxa_atexit@plt+0x1d754> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 29b8c <__cxa_atexit@plt+0x1d758> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq pc, r5, r0, lsl r1 @ │ │ │ │ bicseq pc, r5, ip, ror #1 │ │ │ │ @@ -30180,15 +30180,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 29bec <__cxa_atexit@plt+0x1d7b8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 29bf0 <__cxa_atexit@plt+0x1d7bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrheq pc, [r5, #12] @ │ │ │ │ @ instruction: 0x01d5ed9c │ │ │ │ @@ -30230,17 +30230,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mvneq r0, r8, asr r1 │ │ │ │ + mvneq r0, r0, asr r1 │ │ │ │ bicseq lr, r5, ip, lsr #31 │ │ │ │ - mvneq r0, r8, lsr #2 │ │ │ │ + mvneq r0, r0, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 29ce8 <__cxa_atexit@plt+0x1d8b4> │ │ │ │ @@ -30254,15 +30254,15 @@ │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq lr, r5, ip, lsr #30 │ │ │ │ - mvneq r0, r8, lsr #1 │ │ │ │ + mvneq r0, r0, lsr #1 │ │ │ │ @ instruction: 0x01d5ee98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 29d68 <__cxa_atexit@plt+0x1d934> │ │ │ │ @@ -30289,18 +30289,18 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, asr #32 │ │ │ │ - mvneq r0, ip, lsr #32 │ │ │ │ - mvneq r0, r0, asr r0 │ │ │ │ - mvneq r0, r8, lsr r0 │ │ │ │ + mvneq r0, ip, lsr r0 │ │ │ │ + mvneq r0, r4, lsr #32 │ │ │ │ + mvneq r0, r8, asr #32 │ │ │ │ + mvneq r0, r0, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 29e14 <__cxa_atexit@plt+0x1d9e0> │ │ │ │ ldr lr, [pc, #128] @ 29e34 <__cxa_atexit@plt+0x1da00> │ │ │ │ @@ -30334,16 +30334,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r0, r0 │ │ │ │ - strheq pc, [fp, #240]! @ 0xf0 @ │ │ │ │ - mvneq pc, r4, lsl #31 │ │ │ │ + mvneq pc, r8, lsr #31 │ │ │ │ + mvneq pc, ip, ror pc @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 29e7c <__cxa_atexit@plt+0x1da48> │ │ │ │ @@ -30354,15 +30354,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, ip, lsl #30 │ │ │ │ + mvneq pc, r4, lsl #30 │ │ │ │ bicseq lr, r5, r4, lsl #26 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 29ec4 <__cxa_atexit@plt+0x1da90> │ │ │ │ @@ -30526,18 +30526,18 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ @ instruction: 0xfffffc74 │ │ │ │ @ instruction: 0xfffffd00 │ │ │ │ - strheq pc, [fp, #200]! @ 0xc8 @ │ │ │ │ - mvneq pc, r0, lsr #27 │ │ │ │ - mvneq pc, r8, asr #25 │ │ │ │ + strheq pc, [fp, #192]! @ 0xc0 @ │ │ │ │ + @ instruction: 0x01ebfd98 │ │ │ │ mvneq pc, r0, asr #25 │ │ │ │ + strheq pc, [fp, #200]! @ 0xc8 @ │ │ │ │ andeq r0, r0, r6, lsl #9 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #52] @ 2a18c <__cxa_atexit@plt+0x1dd58> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ @@ -30635,24 +30635,24 @@ │ │ │ │ sub r9, r6, #11 │ │ │ │ sub sl, r6, #23 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq pc, [fp, #196]! @ 0xc4 @ │ │ │ │ - mvneq pc, r0, asr #23 │ │ │ │ - mvneq pc, ip, asr #21 │ │ │ │ - ldrdeq pc, [fp, #160]! @ 0xa0 │ │ │ │ - mvneq pc, r4, lsr #22 │ │ │ │ - mvneq pc, ip, lsl #22 │ │ │ │ - ldrdeq pc, [fp, #180]! @ 0xb4 │ │ │ │ - mvneq pc, r0, ror fp @ │ │ │ │ - mvneq pc, r4, ror fp @ │ │ │ │ - mvneq pc, ip, lsr #24 │ │ │ │ + mvneq pc, ip, lsr #25 │ │ │ │ + strheq pc, [fp, #184]! @ 0xb8 @ │ │ │ │ + mvneq pc, r4, asr #21 │ │ │ │ + mvneq pc, r8, asr #21 │ │ │ │ + mvneq pc, ip, lsl fp @ │ │ │ │ + mvneq pc, r4, lsl #22 │ │ │ │ + mvneq pc, ip, asr #23 │ │ │ │ + mvneq pc, r8, ror #22 │ │ │ │ + mvneq pc, ip, ror #22 │ │ │ │ + mvneq pc, r4, lsr #24 │ │ │ │ bicseq lr, r5, r0, lsl #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2a380 <__cxa_atexit@plt+0x1df4c> │ │ │ │ @@ -30679,18 +30679,18 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsr #20 │ │ │ │ - mvneq pc, r4, lsl sl @ │ │ │ │ - mvneq pc, r8, lsr sl @ │ │ │ │ - mvneq pc, r0, lsr #20 │ │ │ │ + mvneq pc, r4, lsr #20 │ │ │ │ + mvneq pc, ip, lsl #20 │ │ │ │ + mvneq pc, r0, lsr sl @ │ │ │ │ + mvneq pc, r8, lsl sl @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1b70e9c <__cxa_atexit@plt+0x1b64a68> │ │ │ │ bicseq lr, r5, r0, asr #17 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ @@ -30831,31 +30831,31 @@ │ │ │ │ stm r8, {r2, r3, r9} │ │ │ │ str r0, [r3, #28] │ │ │ │ str r1, [r3, #32] │ │ │ │ str lr, [r3, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov r8, r3 │ │ │ │ mov sl, ip │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r3 │ │ │ │ b 2a610 <__cxa_atexit@plt+0x1e1dc> │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 2a628 <__cxa_atexit@plt+0x1e1f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r9, ip │ │ │ │ bx r0 │ │ │ │ bicseq lr, r5, ip, ror r6 │ │ │ │ @ instruction: 0xfffffd80 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - strheq pc, [fp, #112]! @ 0x70 @ │ │ │ │ - ldrdeq pc, [fp, #116]! @ 0x74 │ │ │ │ - mvneq pc, r8, asr #15 │ │ │ │ + mvneq pc, r8, lsr #15 │ │ │ │ + mvneq pc, ip, asr #15 │ │ │ │ + mvneq pc, r0, asr #15 │ │ │ │ bicseq lr, r5, r8, asr #12 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov lr, r8 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ @@ -30894,15 +30894,15 @@ │ │ │ │ add r3, r8, #16 │ │ │ │ stm r3, {r1, r8, r9} │ │ │ │ str r2, [r8, #28] │ │ │ │ str r0, [r8, #32] │ │ │ │ str sl, [r8, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov sl, lr │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #88] @ 2a75c <__cxa_atexit@plt+0x1e328> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r8 │ │ │ │ mov r8, lr │ │ │ │ bx r0 │ │ │ │ mov sl, r9 │ │ │ │ @@ -30918,22 +30918,22 @@ │ │ │ │ add r0, r0, #225 @ 0xe1 │ │ │ │ add r8, r0, #512 @ 0x200 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ bx r0 │ │ │ │ bicseq lr, r5, r0, ror #10 │ │ │ │ - mvneq pc, r4, lsl #13 │ │ │ │ + mvneq pc, ip, ror r6 @ │ │ │ │ bicseq lr, r5, r0, lsr #11 │ │ │ │ @ instruction: 0xfffffc90 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - mvneq pc, ip, lsl r7 @ │ │ │ │ - strheq pc, [fp, #96]! @ 0x60 @ │ │ │ │ - ldrdeq pc, [fp, #100]! @ 0x64 │ │ │ │ - mvneq pc, r8, asr #13 │ │ │ │ + mvneq pc, r4, lsl r7 @ │ │ │ │ + mvneq pc, r8, lsr #13 │ │ │ │ + mvneq pc, ip, asr #13 │ │ │ │ + mvneq pc, r0, asr #13 │ │ │ │ bicseq lr, r5, r0, lsl r5 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov lr, r8 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ @@ -30972,15 +30972,15 @@ │ │ │ │ add r3, r8, #16 │ │ │ │ stm r3, {r1, r8, r9} │ │ │ │ str r2, [r8, #28] │ │ │ │ str r0, [r8, #32] │ │ │ │ str sl, [r8, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov sl, lr │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #88] @ 2a894 <__cxa_atexit@plt+0x1e460> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r8 │ │ │ │ mov r8, lr │ │ │ │ bx r0 │ │ │ │ mov sl, r9 │ │ │ │ @@ -30996,22 +30996,22 @@ │ │ │ │ add r0, r0, #121 @ 0x79 │ │ │ │ add r8, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ bx r0 │ │ │ │ bicseq lr, r5, r8, lsr #8 │ │ │ │ - mvneq pc, ip, asr #10 │ │ │ │ + mvneq pc, r4, asr #10 │ │ │ │ bicseq lr, r5, r0, ror r4 │ │ │ │ @ instruction: 0xfffffb58 │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ - mvneq pc, r4, ror #11 │ │ │ │ - mvneq pc, r8, ror r5 @ │ │ │ │ - @ instruction: 0x01ebf59c │ │ │ │ - @ instruction: 0x01ebf590 │ │ │ │ + ldrdeq pc, [fp, #92]! @ 0x5c │ │ │ │ + mvneq pc, r0, ror r5 @ │ │ │ │ + @ instruction: 0x01ebf594 │ │ │ │ + mvneq pc, r8, lsl #11 │ │ │ │ ldrsbeq lr, [r5, #56] @ 0x38 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov lr, r8 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ @@ -31050,15 +31050,15 @@ │ │ │ │ add r3, r8, #16 │ │ │ │ stm r3, {r1, r8, r9} │ │ │ │ str r2, [r8, #28] │ │ │ │ str r0, [r8, #32] │ │ │ │ str sl, [r8, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov sl, lr │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #88] @ 2a9cc <__cxa_atexit@plt+0x1e598> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r8 │ │ │ │ mov r8, lr │ │ │ │ bx r0 │ │ │ │ mov sl, r9 │ │ │ │ @@ -31074,35 +31074,35 @@ │ │ │ │ add r0, r0, #1 │ │ │ │ add r8, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ bx r0 │ │ │ │ ldrsheq lr, [r5, #32] │ │ │ │ - mvneq pc, r4, lsl r4 @ │ │ │ │ + mvneq pc, ip, lsl #8 │ │ │ │ bicseq lr, r5, r0, asr #6 │ │ │ │ @ instruction: 0xfffffa20 │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ - mvneq pc, ip, lsr #9 │ │ │ │ - mvneq pc, r0, asr #8 │ │ │ │ - mvneq pc, r4, ror #8 │ │ │ │ - mvneq pc, r8, asr r4 @ │ │ │ │ + mvneq pc, r4, lsr #9 │ │ │ │ + mvneq pc, r8, lsr r4 @ │ │ │ │ + mvneq pc, ip, asr r4 @ │ │ │ │ + mvneq pc, r0, asr r4 @ │ │ │ │ bicseq lr, r5, r0, asr #5 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 2aa1c <__cxa_atexit@plt+0x1e5e8> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 772364 <__cxa_atexit@plt+0x765f30> │ │ │ │ + b 397208 <__cxa_atexit@plt+0x38add4> │ │ │ │ bicseq lr, r5, r8, lsr #5 │ │ │ │ @ instruction: 0x01d5e298 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -31187,30 +31187,30 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 2ab90 <__cxa_atexit@plt+0x1e75c> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ bicseq lr, r5, r4, asr r1 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 2abcc <__cxa_atexit@plt+0x1e798> │ │ │ │ ldr r8, [pc, #40] @ 2abe4 <__cxa_atexit@plt+0x1e7b0> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b8f34 <__cxa_atexit@plt+0x7acb00> │ │ │ │ + b 3dddd8 <__cxa_atexit@plt+0x3d19a4> │ │ │ │ ldr r7, [pc, #20] @ 2abe8 <__cxa_atexit@plt+0x1e7b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ bicseq lr, r5, r8, lsl r1 │ │ │ │ @@ -31302,18 +31302,18 @@ │ │ │ │ bhi 2ad5c <__cxa_atexit@plt+0x1e928> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2ad64 <__cxa_atexit@plt+0x1e930> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, lsr #32 │ │ │ │ + mvneq pc, ip, lsl r0 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -31480,15 +31480,15 @@ │ │ │ │ str r3, [r5, #-8] │ │ │ │ str ip, [r2, #4] │ │ │ │ str r9, [r2, #8] │ │ │ │ str r0, [r2, #12] │ │ │ │ str sl, [r2, #16] │ │ │ │ mov r5, r1 │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 2b034 <__cxa_atexit@plt+0x1ec00> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 2b04c <__cxa_atexit@plt+0x1ec18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -31527,15 +31527,15 @@ │ │ │ │ str r3, [r5, #-4] │ │ │ │ str ip, [r2, #4] │ │ │ │ str r9, [r2, #8] │ │ │ │ str r0, [r2, #12] │ │ │ │ str sl, [r2, #16] │ │ │ │ mov r5, r1 │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 2b0f0 <__cxa_atexit@plt+0x1ecbc> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #16] @ 2b10c <__cxa_atexit@plt+0x1ecd8> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -31588,15 +31588,15 @@ │ │ │ │ add r3, r8, #16 │ │ │ │ stm r3, {r1, r8, r9} │ │ │ │ str r2, [r8, #28] │ │ │ │ str r0, [r8, #32] │ │ │ │ str sl, [r8, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov sl, lr │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #84] @ 2b230 <__cxa_atexit@plt+0x1edfc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r8 │ │ │ │ mov r8, lr │ │ │ │ bx r0 │ │ │ │ mov sl, r9 │ │ │ │ @@ -31611,22 +31611,22 @@ │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r8, r0, #81 @ 0x51 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ bx r0 │ │ │ │ bicseq sp, r5, r8, lsl #21 │ │ │ │ - mvneq lr, ip, lsr #23 │ │ │ │ + mvneq lr, r4, lsr #23 │ │ │ │ bicseq sp, r5, r8, ror fp │ │ │ │ @ instruction: 0xfffff1b4 │ │ │ │ @ instruction: 0xfffff25c │ │ │ │ - mvneq lr, r0, asr #24 │ │ │ │ - ldrdeq lr, [fp, #184]! @ 0xb8 │ │ │ │ - strdeq lr, [fp, #188]! @ 0xbc │ │ │ │ - strdeq lr, [fp, #176]! @ 0xb0 │ │ │ │ + mvneq lr, r8, lsr ip │ │ │ │ + ldrdeq lr, [fp, #176]! @ 0xb0 │ │ │ │ + strdeq lr, [fp, #180]! @ 0xb4 │ │ │ │ + mvneq lr, r8, ror #23 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 2b28c <__cxa_atexit@plt+0x1ee58> │ │ │ │ @@ -31634,15 +31634,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 2b2a4 <__cxa_atexit@plt+0x1ee70> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 2b2a8 <__cxa_atexit@plt+0x1ee74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sp, r5, ip, ror #21 │ │ │ │ ldrsbeq sp, [r5, #172] @ 0xac │ │ │ │ @@ -31738,15 +31738,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 2b444 <__cxa_atexit@plt+0x1f010> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ ldr r7, [pc, #20] @ 2b448 <__cxa_atexit@plt+0x1f014> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sp, r5, ip, ror #18 │ │ │ │ bicseq sp, r5, r4, asr r9 │ │ │ │ @@ -31762,15 +31762,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 2b4a4 <__cxa_atexit@plt+0x1f070> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 2b4a8 <__cxa_atexit@plt+0x1f074> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sp, r5, r8, lsr r9 │ │ │ │ bicseq sp, r5, ip, lsl #18 │ │ │ │ @@ -31806,25 +31806,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 2b56c <__cxa_atexit@plt+0x1f138> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - @ instruction: 0x01ebe890 │ │ │ │ + mvneq lr, r8, lsl #17 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq sp, r5, r0, lsl #17 │ │ │ │ bicseq sp, r5, r0, lsr r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -31840,15 +31840,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 2b5d4 <__cxa_atexit@plt+0x1f1a0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ ldrsheq sp, [r5, #120] @ 0x78 │ │ │ │ bicseq sp, r5, r8, asr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -31857,15 +31857,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 2b60c <__cxa_atexit@plt+0x1f1d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ ldrheq sp, [r5, #116] @ 0x74 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 2b678 <__cxa_atexit@plt+0x1f244> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -31882,30 +31882,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 2b6a8 <__cxa_atexit@plt+0x1f274> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 2b724 <__cxa_atexit@plt+0x1f2f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -31930,15 +31930,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - @ instruction: 0x01ebe690 │ │ │ │ + mvneq lr, r8, lsl #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2b768 <__cxa_atexit@plt+0x1f334> │ │ │ │ @@ -31949,15 +31949,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r0, lsr #12 │ │ │ │ + mvneq lr, r8, lsl r6 │ │ │ │ bicseq sp, r5, r4, lsr #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -31989,16 +31989,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r4, lsl #11 │ │ │ │ - mvneq lr, ip, ror #10 │ │ │ │ + mvneq lr, ip, ror r5 │ │ │ │ + mvneq lr, r4, ror #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #40 @ 0x28 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2b86c <__cxa_atexit@plt+0x1f438> │ │ │ │ ldr r2, [pc, #60] @ 2b874 <__cxa_atexit@plt+0x1f440> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -32014,15 +32014,15 @@ │ │ │ │ b 2b884 <__cxa_atexit@plt+0x1f450> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq lr, r8, lsr #10 │ │ │ │ + mvneq lr, r0, lsr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [pc, #124] @ 2b908 <__cxa_atexit@plt+0x1f4d4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ @@ -32138,34 +32138,34 @@ │ │ │ │ sub r7, r3, #15 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - mvneq lr, r0, ror r3 │ │ │ │ - strheq lr, [fp, #52]! @ 0x34 │ │ │ │ - strheq lr, [fp, #48]! @ 0x30 │ │ │ │ - mvneq lr, r8, lsr r3 │ │ │ │ - mvneq lr, r4, lsr r3 │ │ │ │ + mvneq lr, r8, ror #6 │ │ │ │ + mvneq lr, ip, lsr #7 │ │ │ │ + mvneq lr, r8, lsr #7 │ │ │ │ + mvneq lr, r0, lsr r3 │ │ │ │ + mvneq lr, ip, lsr #6 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2baac <__cxa_atexit@plt+0x1f678> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r2, [pc, #20] @ 2bab4 <__cxa_atexit@plt+0x1f680> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq lr, [fp, #36]! @ 0x24 │ │ │ │ + mvneq lr, ip, asr #5 │ │ │ │ andeq r0, r2, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #44 @ 0x2c │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2bb9c <__cxa_atexit@plt+0x1f768> │ │ │ │ ldr lr, [pc, #208] @ 2bba8 <__cxa_atexit@plt+0x1f774> │ │ │ │ @@ -32219,15 +32219,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - mvneq lr, r8, ror r2 │ │ │ │ + mvneq lr, r0, ror r2 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ andeq r0, r0, r5, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #104] @ 2bc34 <__cxa_atexit@plt+0x1f800> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -32344,17 +32344,17 @@ │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ - mvneq lr, r0, lsr r0 │ │ │ │ - mvneq lr, ip, lsr #1 │ │ │ │ - mvneq lr, r8, lsl #1 │ │ │ │ + mvneq lr, r8, lsr #32 │ │ │ │ + mvneq lr, r4, lsr #1 │ │ │ │ + mvneq lr, r0, lsl #1 │ │ │ │ ldrsheq ip, [r5, #240] @ 0xf0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2be70 <__cxa_atexit@plt+0x1fa3c> │ │ │ │ @@ -32389,26 +32389,26 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r3, [pc, #68] @ 2be88 <__cxa_atexit@plt+0x1fa54> │ │ │ │ add r3, pc, r3 │ │ │ │ str r5, [r7] │ │ │ │ add sl, r3, #2 │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #32] @ 2be80 <__cxa_atexit@plt+0x1fa4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ b 2bf9c <__cxa_atexit@plt+0x1fb68> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ - mvneq sp, r8, lsl #30 │ │ │ │ + mvneq sp, r0, lsl #30 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ bicseq ip, r5, r4, ror #30 │ │ │ │ bicseq ip, r5, r4, lsl pc │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ @@ -32429,24 +32429,24 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #60] @ 2bf20 <__cxa_atexit@plt+0x1faec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #24] @ 2bf18 <__cxa_atexit@plt+0x1fae4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ b 2bf9c <__cxa_atexit@plt+0x1fb68> │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq sp, r8, ror #28 │ │ │ │ + mvneq sp, r0, ror #28 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ bicseq ip, r5, r4, asr #29 │ │ │ │ bicseq ip, r5, ip, ror lr │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -32455,22 +32455,22 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r2, [pc, #48] @ 2bf80 <__cxa_atexit@plt+0x1fb4c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #16] @ 2bf78 <__cxa_atexit@plt+0x1fb44> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ b 2bf9c <__cxa_atexit@plt+0x1fb68> │ │ │ │ - mvneq sp, r0, lsl #28 │ │ │ │ + strdeq sp, [fp, #216]! @ 0xd8 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ bicseq ip, r5, r8, asr lr │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ @@ -32545,17 +32545,17 @@ │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xfffff7d4 │ │ │ │ - mvneq sp, r8, lsr #27 │ │ │ │ + mvneq sp, r0, lsr #27 │ │ │ │ @ instruction: 0xfffffad8 │ │ │ │ - mvneq sp, ip, lsl #28 │ │ │ │ + mvneq sp, r4, lsl #28 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -32586,15 +32586,15 @@ │ │ │ │ ldr r3, [pc, #24] @ 2c16c <__cxa_atexit@plt+0x1fd38> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #40 @ 0x28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff9c4 │ │ │ │ - strdeq sp, [fp, #192]! @ 0xc0 │ │ │ │ + mvneq sp, r8, ror #25 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -32619,15 +32619,15 @@ │ │ │ │ ldr r3, [pc, #24] @ 2c1f0 <__cxa_atexit@plt+0x1fdbc> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff688 │ │ │ │ - mvneq sp, ip, asr ip │ │ │ │ + mvneq sp, r4, asr ip │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2c27c <__cxa_atexit@plt+0x1fe48> │ │ │ │ ldr r2, [pc, #136] @ 2c298 <__cxa_atexit@plt+0x1fe64> │ │ │ │ @@ -32663,17 +32663,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sp, r8, asr fp │ │ │ │ - mvneq sp, r0, lsr #22 │ │ │ │ - mvneq sp, ip, lsl fp │ │ │ │ + mvneq sp, r0, asr fp │ │ │ │ + mvneq sp, r8, lsl fp │ │ │ │ + mvneq sp, r4, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2c2f0 <__cxa_atexit@plt+0x1febc> │ │ │ │ @@ -32687,16 +32687,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01ebda9c │ │ │ │ - @ instruction: 0x01ebda98 │ │ │ │ + @ instruction: 0x01ebda94 │ │ │ │ + @ instruction: 0x01ebda90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2c35c <__cxa_atexit@plt+0x1ff28> │ │ │ │ ldr lr, [pc, #68] @ 2c364 <__cxa_atexit@plt+0x1ff30> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -32714,15 +32714,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq sp, r4, asr #20 │ │ │ │ + mvneq sp, ip, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -32811,17 +32811,17 @@ │ │ │ │ mov r7, #24 │ │ │ │ b 2c4dc <__cxa_atexit@plt+0x200a8> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - mvneq sp, r8, asr r9 │ │ │ │ + mvneq sp, r0, asr r9 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - mvneq sp, ip, lsl #19 │ │ │ │ + mvneq sp, r4, lsl #19 │ │ │ │ bicseq ip, r5, r4, asr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -32857,15 +32857,15 @@ │ │ │ │ ldr r4, [sp] │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [pc, #56] @ 2c5d0 <__cxa_atexit@plt+0x2019c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #52] @ 2c5d4 <__cxa_atexit@plt+0x201a0> │ │ │ │ add r9, pc, r9 │ │ │ │ ldmib sp, {sl, fp} │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -32912,17 +32912,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sp, r4, ror r7 │ │ │ │ - mvneq sp, ip, lsr r7 │ │ │ │ - mvneq sp, r8, lsr r7 │ │ │ │ + mvneq sp, ip, ror #14 │ │ │ │ + mvneq sp, r4, lsr r7 │ │ │ │ + mvneq sp, r0, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2c6d4 <__cxa_atexit@plt+0x202a0> │ │ │ │ @@ -32936,16 +32936,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq sp, [fp, #104]! @ 0x68 │ │ │ │ - strheq sp, [fp, #100]! @ 0x64 │ │ │ │ + strheq sp, [fp, #96]! @ 0x60 │ │ │ │ + mvneq sp, ip, lsr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2c740 <__cxa_atexit@plt+0x2030c> │ │ │ │ ldr lr, [pc, #68] @ 2c748 <__cxa_atexit@plt+0x20314> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -32963,15 +32963,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq sp, r0, ror #12 │ │ │ │ + mvneq sp, r8, asr r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -33060,17 +33060,17 @@ │ │ │ │ mov r7, #24 │ │ │ │ b 2c8c0 <__cxa_atexit@plt+0x2048c> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - mvneq sp, r8, ror r5 │ │ │ │ + mvneq sp, r0, ror r5 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - mvneq sp, ip, lsr #11 │ │ │ │ + mvneq sp, r4, lsr #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2c964 <__cxa_atexit@plt+0x20530> │ │ │ │ ldr r2, [pc, #136] @ 2c980 <__cxa_atexit@plt+0x2054c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -33105,17 +33105,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sp, r0, ror r4 │ │ │ │ - mvneq sp, r8, lsr r4 │ │ │ │ - mvneq sp, r4, lsr r4 │ │ │ │ + mvneq sp, r8, ror #8 │ │ │ │ + mvneq sp, r0, lsr r4 │ │ │ │ + mvneq sp, ip, lsr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2c9d8 <__cxa_atexit@plt+0x205a4> │ │ │ │ @@ -33129,16 +33129,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq sp, [fp, #52]! @ 0x34 │ │ │ │ - strheq sp, [fp, #48]! @ 0x30 │ │ │ │ + mvneq sp, ip, lsr #7 │ │ │ │ + mvneq sp, r8, lsr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2ca44 <__cxa_atexit@plt+0x20610> │ │ │ │ ldr lr, [pc, #68] @ 2ca4c <__cxa_atexit@plt+0x20618> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -33156,15 +33156,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq sp, ip, asr r3 │ │ │ │ + mvneq sp, r4, asr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -33253,17 +33253,17 @@ │ │ │ │ mov r7, #24 │ │ │ │ b 2cbc4 <__cxa_atexit@plt+0x20790> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - mvneq sp, r4, ror r2 │ │ │ │ + mvneq sp, ip, ror #4 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - mvneq sp, r8, lsr #5 │ │ │ │ + mvneq sp, r0, lsr #5 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r1, r8 │ │ │ │ mov r2, r6 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ @@ -33302,15 +33302,15 @@ │ │ │ │ mov r7, fp │ │ │ │ ldr r8, [pc, #72] @ 2ccd0 <__cxa_atexit@plt+0x2089c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #68] @ 2ccd4 <__cxa_atexit@plt+0x208a0> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r1 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 2ccac <__cxa_atexit@plt+0x20878> │ │ │ │ mov r7, #40 @ 0x28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 2ccc0 <__cxa_atexit@plt+0x2088c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -33329,18 +33329,18 @@ │ │ │ │ bhi 2cd08 <__cxa_atexit@plt+0x208d4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2cd10 <__cxa_atexit@plt+0x208dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, ror r0 │ │ │ │ + mvneq sp, r0, ror r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -33366,18 +33366,18 @@ │ │ │ │ bhi 2cd9c <__cxa_atexit@plt+0x20968> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2cda4 <__cxa_atexit@plt+0x20970> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror #31 │ │ │ │ + ldrdeq ip, [fp, #252]! @ 0xfc │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -33429,15 +33429,15 @@ │ │ │ │ str fp, [r5, #-16] │ │ │ │ str ip, [r5, #-12] │ │ │ │ stmdb r5, {r0, r8} │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [pc, #48] @ 2cec0 <__cxa_atexit@plt+0x20a8c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldm sp, {sl, fp} │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 2cea8 <__cxa_atexit@plt+0x20a74> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ @@ -33469,15 +33469,15 @@ │ │ │ │ ldr r5, [pc, #68] @ 2cf64 <__cxa_atexit@plt+0x20b30> │ │ │ │ add r5, pc, r5 │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #56] @ 2cf68 <__cxa_atexit@plt+0x20b34> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 2cf48 <__cxa_atexit@plt+0x20b14> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 2cf5c <__cxa_atexit@plt+0x20b28> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -33498,15 +33498,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 2cfc4 <__cxa_atexit@plt+0x20b90> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 2cfc8 <__cxa_atexit@plt+0x20b94> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r5, r8, lsl #29 │ │ │ │ bicseq fp, r5, r8, asr lr │ │ │ │ @@ -33522,15 +33522,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 2d024 <__cxa_atexit@plt+0x20bf0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ ldr r7, [pc, #20] @ 2d028 <__cxa_atexit@plt+0x20bf4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r5, r4, ror #25 │ │ │ │ bicseq fp, r5, r0, lsr lr │ │ │ │ @@ -33542,18 +33542,18 @@ │ │ │ │ bhi 2d05c <__cxa_atexit@plt+0x20c28> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2d064 <__cxa_atexit@plt+0x20c30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, lsr #26 │ │ │ │ + mvneq ip, ip, lsl sp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -33579,18 +33579,18 @@ │ │ │ │ bhi 2d0f0 <__cxa_atexit@plt+0x20cbc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2d0f8 <__cxa_atexit@plt+0x20cc4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ebcc90 │ │ │ │ + mvneq ip, r8, lsl #25 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -33642,15 +33642,15 @@ │ │ │ │ stmdb r5, {r0, ip} │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [pc, #52] @ 2d210 <__cxa_atexit@plt+0x20ddc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #48] @ 2d214 <__cxa_atexit@plt+0x20de0> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -33685,15 +33685,15 @@ │ │ │ │ str r3, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ mov r5, r1 │ │ │ │ ldr r9, [pc, #56] @ 2d2c8 <__cxa_atexit@plt+0x20e94> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 2d2a8 <__cxa_atexit@plt+0x20e74> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 2d2bc <__cxa_atexit@plt+0x20e88> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -33732,15 +33732,15 @@ │ │ │ │ str r3, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ mov r5, r1 │ │ │ │ ldr r9, [pc, #60] @ 2d388 <__cxa_atexit@plt+0x20f54> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 2d364 <__cxa_atexit@plt+0x20f30> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #12] @ 2d37c <__cxa_atexit@plt+0x20f48> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -33789,17 +33789,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq ip, r0, asr #19 │ │ │ │ - mvneq ip, r8, lsl #19 │ │ │ │ - mvneq ip, r4, lsl #19 │ │ │ │ + strheq ip, [fp, #152]! @ 0x98 │ │ │ │ + mvneq ip, r0, lsl #19 │ │ │ │ + mvneq ip, ip, ror r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2d488 <__cxa_atexit@plt+0x21054> │ │ │ │ @@ -33813,31 +33813,31 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r4, lsl #18 │ │ │ │ - mvneq ip, r0, lsl #18 │ │ │ │ + strdeq ip, [fp, #140]! @ 0x8c │ │ │ │ + strdeq ip, [fp, #136]! @ 0x88 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2d4cc <__cxa_atexit@plt+0x21098> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2d4d4 <__cxa_atexit@plt+0x210a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq ip, [fp, #132]! @ 0x84 │ │ │ │ + mvneq ip, ip, lsr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2d530 <__cxa_atexit@plt+0x210fc> │ │ │ │ ldr lr, [pc, #68] @ 2d538 <__cxa_atexit@plt+0x21104> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -33855,15 +33855,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq ip, r0, ror r8 │ │ │ │ + mvneq ip, r8, ror #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -33875,15 +33875,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2d58c <__cxa_atexit@plt+0x21158> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq ip, [fp, #124]! @ 0x7c │ │ │ │ + strdeq ip, [fp, #116]! @ 0x74 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2d604 <__cxa_atexit@plt+0x211d0> │ │ │ │ ldr r3, [pc, #92] @ 2d60c <__cxa_atexit@plt+0x211d8> │ │ │ │ @@ -34018,17 +34018,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq ip, ip, lsr #12 │ │ │ │ - strdeq ip, [fp, #84]! @ 0x54 │ │ │ │ - strdeq ip, [fp, #80]! @ 0x50 │ │ │ │ + mvneq ip, r4, lsr #12 │ │ │ │ + mvneq ip, ip, ror #11 │ │ │ │ + mvneq ip, r8, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2d81c <__cxa_atexit@plt+0x213e8> │ │ │ │ @@ -34042,31 +34042,31 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r0, ror r5 │ │ │ │ - mvneq ip, ip, ror #10 │ │ │ │ + mvneq ip, r8, ror #10 │ │ │ │ + mvneq ip, r4, ror #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2d860 <__cxa_atexit@plt+0x2142c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2d868 <__cxa_atexit@plt+0x21434> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, lsr #10 │ │ │ │ + mvneq ip, r8, lsl r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2d8c4 <__cxa_atexit@plt+0x21490> │ │ │ │ ldr lr, [pc, #68] @ 2d8cc <__cxa_atexit@plt+0x21498> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -34084,15 +34084,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrdeq ip, [fp, #76]! @ 0x4c │ │ │ │ + ldrdeq ip, [fp, #68]! @ 0x44 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -34104,15 +34104,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2d920 <__cxa_atexit@plt+0x214ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, ror #8 │ │ │ │ + mvneq ip, r0, ror #8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2d998 <__cxa_atexit@plt+0x21564> │ │ │ │ ldr r3, [pc, #92] @ 2d9a0 <__cxa_atexit@plt+0x2156c> │ │ │ │ @@ -34236,15 +34236,15 @@ │ │ │ │ str r8, [r2, #24] │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #60] @ 2db60 <__cxa_atexit@plt+0x2172c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #56] @ 2db64 <__cxa_atexit@plt+0x21730> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r0 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ b 2db44 <__cxa_atexit@plt+0x21710> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 2db54 <__cxa_atexit@plt+0x21720> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -34296,15 +34296,15 @@ │ │ │ │ add r3, r8, #16 │ │ │ │ stm r3, {r1, r8, r9} │ │ │ │ str r2, [r8, #28] │ │ │ │ str r0, [r8, #32] │ │ │ │ str sl, [r8, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov sl, lr │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #88] @ 2dc84 <__cxa_atexit@plt+0x21850> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r8 │ │ │ │ mov r8, lr │ │ │ │ bx r0 │ │ │ │ mov sl, r9 │ │ │ │ @@ -34320,36 +34320,36 @@ │ │ │ │ add r0, r0, #25 │ │ │ │ add r8, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ bx r0 │ │ │ │ bicseq fp, r5, r8, lsr r0 │ │ │ │ - mvneq ip, ip, asr r1 │ │ │ │ + mvneq ip, r4, asr r1 │ │ │ │ bicseq fp, r5, r4, asr #4 │ │ │ │ @ instruction: 0xffffc768 │ │ │ │ @ instruction: 0xffffc810 │ │ │ │ - strdeq ip, [fp, #20]! │ │ │ │ - mvneq ip, r8, lsl #3 │ │ │ │ - mvneq ip, ip, lsr #3 │ │ │ │ - mvneq ip, r0, lsr #3 │ │ │ │ + mvneq ip, ip, ror #3 │ │ │ │ + mvneq ip, r0, lsl #3 │ │ │ │ + mvneq ip, r4, lsr #3 │ │ │ │ + @ instruction: 0x01ebc198 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 2dcd8 <__cxa_atexit@plt+0x218a4> │ │ │ │ ldr r8, [pc, #40] @ 2dcf0 <__cxa_atexit@plt+0x218bc> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b8f34 <__cxa_atexit@plt+0x7acb00> │ │ │ │ + b 3dddd8 <__cxa_atexit@plt+0x3d19a4> │ │ │ │ ldr r7, [pc, #20] @ 2dcf4 <__cxa_atexit@plt+0x218c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r5, r8, lsr #3 │ │ │ │ @@ -34364,15 +34364,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2dd30 <__cxa_atexit@plt+0x218fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, asr r0 │ │ │ │ + mvneq ip, r0, asr r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2dde8 <__cxa_atexit@plt+0x219b4> │ │ │ │ ldr lr, [pc, #160] @ 2ddf4 <__cxa_atexit@plt+0x219c0> │ │ │ │ @@ -34414,15 +34414,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq ip, r0 │ │ │ │ + strdeq fp, [fp, #248]! @ 0xf8 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -34482,15 +34482,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strheq fp, [fp, #236]! @ 0xec │ │ │ │ + strheq fp, [fp, #228]! @ 0xe4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -34529,15 +34529,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2dfc4 <__cxa_atexit@plt+0x21b90> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, asr #27 │ │ │ │ + strheq fp, [fp, #220]! @ 0xdc │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2e07c <__cxa_atexit@plt+0x21c48> │ │ │ │ ldr lr, [pc, #160] @ 2e088 <__cxa_atexit@plt+0x21c54> │ │ │ │ @@ -34579,15 +34579,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq fp, ip, ror #26 │ │ │ │ + mvneq fp, r4, ror #26 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -34647,15 +34647,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq fp, r8, lsr #24 │ │ │ │ + mvneq fp, r0, lsr #24 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -34829,15 +34829,15 @@ │ │ │ │ str lr, [r6, #80] @ 0x50 │ │ │ │ ldr r5, [sp, #12] │ │ │ │ str r5, [r6, #84] @ 0x54 │ │ │ │ str r2, [r6, #88] @ 0x58 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ str r3, [r5, #32] │ │ │ │ str ip, [r5, #36] @ 0x24 │ │ │ │ add r0, r5, #24 │ │ │ │ cmp fp, r0 │ │ │ │ bhi 2e500 <__cxa_atexit@plt+0x220cc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r1, r6, #24 │ │ │ │ @@ -34859,15 +34859,15 @@ │ │ │ │ str r8, [r6, #24] │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r8, [pc, #160] @ 2e584 <__cxa_atexit@plt+0x22150> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #156] @ 2e588 <__cxa_atexit@plt+0x22154> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, #64 @ 0x40 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, r9 │ │ │ │ mov r1, r6 │ │ │ │ b 2e518 <__cxa_atexit@plt+0x220e4> │ │ │ │ @@ -34917,15 +34917,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2e5d4 <__cxa_atexit@plt+0x221a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq fp, [fp, #116]! @ 0x74 │ │ │ │ + mvneq fp, ip, lsr #15 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2e68c <__cxa_atexit@plt+0x22258> │ │ │ │ ldr lr, [pc, #160] @ 2e698 <__cxa_atexit@plt+0x22264> │ │ │ │ @@ -34967,15 +34967,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq fp, ip, asr r7 │ │ │ │ + mvneq fp, r4, asr r7 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -35035,15 +35035,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq fp, r8, lsl r6 │ │ │ │ + mvneq fp, r0, lsl r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -35082,15 +35082,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2e868 <__cxa_atexit@plt+0x22434> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsr #10 │ │ │ │ + mvneq fp, r8, lsl r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2e920 <__cxa_atexit@plt+0x224ec> │ │ │ │ ldr lr, [pc, #160] @ 2e92c <__cxa_atexit@plt+0x224f8> │ │ │ │ @@ -35132,15 +35132,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq fp, r8, asr #9 │ │ │ │ + mvneq fp, r0, asr #9 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -35200,15 +35200,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq fp, r4, lsl #7 │ │ │ │ + mvneq fp, ip, ror r3 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -35382,15 +35382,15 @@ │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r2, [r6, #84] @ 0x54 │ │ │ │ str r3, [r6, #88] @ 0x58 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ mov r8, lr │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ str r4, [r5, #28] │ │ │ │ str ip, [r5, #32] │ │ │ │ add r0, r5, #20 │ │ │ │ cmp fp, r0 │ │ │ │ bhi 2edb4 <__cxa_atexit@plt+0x22980> │ │ │ │ ldr r3, [sl, #804] @ 0x324 │ │ │ │ add r1, r6, #24 │ │ │ │ @@ -35415,15 +35415,15 @@ │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ ldr r8, [pc, #160] @ 2ee30 <__cxa_atexit@plt+0x229fc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #156] @ 2ee34 <__cxa_atexit@plt+0x22a00> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, #64 @ 0x40 │ │ │ │ str r6, [sl, #828] @ 0x33c │ │ │ │ mov r4, sl │ │ │ │ mov r6, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, r4 │ │ │ │ mov r1, r6 │ │ │ │ @@ -35489,15 +35489,15 @@ │ │ │ │ stmdb r5, {r0, lr} │ │ │ │ str ip, [r5] │ │ │ │ mov r5, r2 │ │ │ │ ldr r8, [pc, #56] @ 2eef4 <__cxa_atexit@plt+0x22ac0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #52] @ 2eef8 <__cxa_atexit@plt+0x22ac4> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r1 │ │ │ │ b 2eed8 <__cxa_atexit@plt+0x22aa4> │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 2eee8 <__cxa_atexit@plt+0x22ab4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -35518,15 +35518,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 2ef54 <__cxa_atexit@plt+0x22b20> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 2ef58 <__cxa_atexit@plt+0x22b24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d59f90 │ │ │ │ bicseq r9, r5, r0, ror #30 │ │ │ │ @@ -35538,18 +35538,18 @@ │ │ │ │ bhi 2ef8c <__cxa_atexit@plt+0x22b58> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2ef94 <__cxa_atexit@plt+0x22b60> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [fp, #212]! @ 0xd4 │ │ │ │ + mvneq sl, ip, ror #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -35575,18 +35575,18 @@ │ │ │ │ bhi 2f020 <__cxa_atexit@plt+0x22bec> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 2f028 <__cxa_atexit@plt+0x22bf4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, ror #26 │ │ │ │ + mvneq sl, r8, asr sp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -35654,15 +35654,15 @@ │ │ │ │ sub r1, r6, #15 │ │ │ │ str r9, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str ip, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r0 │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -35708,15 +35708,15 @@ │ │ │ │ str sl, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r3, [r2, #20] │ │ │ │ add r9, r8, #2 │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #56] @ 2f268 <__cxa_atexit@plt+0x22e34> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 2f244 <__cxa_atexit@plt+0x22e10> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 2f25c <__cxa_atexit@plt+0x22e28> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -35734,15 +35734,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 2f29c <__cxa_atexit@plt+0x22e68> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 7b7070 <__cxa_atexit@plt+0x7aac3c> │ │ │ │ + b 3dbf14 <__cxa_atexit@plt+0x3cfae0> │ │ │ │ bicseq r9, r5, r4, asr #24 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2f2c8 <__cxa_atexit@plt+0x22e94> │ │ │ │ @@ -35819,15 +35819,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [pc, #24] @ 2f3f4 <__cxa_atexit@plt+0x22fc0> │ │ │ │ add r9, pc, r9 │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - strdeq sl, [fp, #156]! @ 0x9c │ │ │ │ + strdeq sl, [fp, #148]! @ 0x94 │ │ │ │ bicseq r9, r5, r0, lsr #22 │ │ │ │ bicseq r9, r5, ip, lsr #32 │ │ │ │ bicseq r9, r5, r8, rrx │ │ │ │ bicseq r9, r5, r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ @@ -35905,16 +35905,16 @@ │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov fp, ip │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, r4, ror #17 │ │ │ │ - mvneq sl, ip, lsl r9 │ │ │ │ + ldrdeq sl, [fp, #140]! @ 0x8c │ │ │ │ + mvneq sl, r4, lsl r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2f5c4 <__cxa_atexit@plt+0x23190> │ │ │ │ @@ -35940,15 +35940,15 @@ │ │ │ │ sub r7, r6, #35 @ 0x23 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov fp, ip │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, ip, asr r8 │ │ │ │ + mvneq sl, r4, asr r8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2f6b8 <__cxa_atexit@plt+0x23284> │ │ │ │ ldr lr, [pc, #228] @ 2f6d8 <__cxa_atexit@plt+0x232a4> │ │ │ │ @@ -36007,20 +36007,20 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ - mvneq sl, r0, ror r7 │ │ │ │ - strheq sl, [fp, #108]! @ 0x6c │ │ │ │ + mvneq sl, r8, ror #14 │ │ │ │ + strheq sl, [fp, #100]! @ 0x64 │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ - strdeq sl, [fp, #104]! @ 0x68 │ │ │ │ - mvneq sl, r0, lsr #14 │ │ │ │ + strdeq sl, [fp, #96]! @ 0x60 │ │ │ │ + mvneq sl, r8, lsl r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 2f778 <__cxa_atexit@plt+0x23344> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ @@ -36055,19 +36055,19 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r8, ror #11 │ │ │ │ + mvneq sl, r0, ror #11 │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - mvneq sl, r8, lsl r6 │ │ │ │ - mvneq sl, r0, asr #12 │ │ │ │ + mvneq sl, r0, lsl r6 │ │ │ │ + mvneq sl, r8, lsr r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -36108,17 +36108,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sl, r4, lsl #11 │ │ │ │ - mvneq sl, ip, asr #10 │ │ │ │ - mvneq sl, r8, asr #10 │ │ │ │ + mvneq sl, ip, ror r5 │ │ │ │ + mvneq sl, r4, asr #10 │ │ │ │ + mvneq sl, r0, asr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 2f8c4 <__cxa_atexit@plt+0x23490> │ │ │ │ @@ -36132,16 +36132,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r8, asr #9 │ │ │ │ - mvneq sl, r4, asr #9 │ │ │ │ + mvneq sl, r0, asr #9 │ │ │ │ + strheq sl, [fp, #76]! @ 0x4c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -36169,16 +36169,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 2f968 <__cxa_atexit@plt+0x23534> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq sl, r4, lsr #10 │ │ │ │ - mvneq sl, r0, lsl r4 │ │ │ │ + mvneq sl, ip, lsl r5 │ │ │ │ + mvneq sl, r8, lsl #8 │ │ │ │ bicseq r9, r5, r4, lsl #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 2f9c8 <__cxa_atexit@plt+0x23594> │ │ │ │ @@ -36203,15 +36203,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01be815b │ │ │ │ - mvneq sl, r4, asr #7 │ │ │ │ + strheq sl, [fp, #60]! @ 0x3c │ │ │ │ bicseq r9, r5, ip, lsl r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ ldrhi r0, [r4, #-12] │ │ │ │ ldrls r1, [pc, #56] @ 2fa48 <__cxa_atexit@plt+0x23614> │ │ │ │ @@ -36228,15 +36228,15 @@ │ │ │ │ ldrls r0, [pc, #24] @ 2fa54 <__cxa_atexit@plt+0x23620> │ │ │ │ ldrls r0, [pc, r0] │ │ │ │ movls r5, r3 │ │ │ │ movls r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrsbeq r8, [r5, #240] @ 0xf0 │ │ │ │ - mvneq sl, r0, asr r3 │ │ │ │ + mvneq sl, r8, asr #6 │ │ │ │ bicseq r8, r5, ip, lsr #31 │ │ │ │ bicseq r9, r5, r4, lsr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ @@ -36260,29 +36260,29 @@ │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r8, r5, r8, lsr #30 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - ldrdeq sl, [fp, #48]! @ 0x30 │ │ │ │ + mvneq sl, r8, asr #7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r8 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 2fb0c <__cxa_atexit@plt+0x236d8> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r9, r5, r0, asr r1 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ @@ -36294,15 +36294,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5, #-4] │ │ │ │ ldr r1, [r7, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r9, r5, r4, lsr r1 │ │ │ │ bicseq r9, r5, ip, lsr #7 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -36344,15 +36344,15 @@ │ │ │ │ str r2, [r1, #28]! │ │ │ │ str r1, [r9, #44] @ 0x2c │ │ │ │ str r0, [r9, #48] @ 0x30 │ │ │ │ str r9, [r9, #36] @ 0x24 │ │ │ │ str r9, [r9, #24] │ │ │ │ str sl, [r9, #52]! @ 0x34 │ │ │ │ mov sl, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 2fc34 <__cxa_atexit@plt+0x23800> │ │ │ │ mov r0, #60 @ 0x3c │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ @@ -36373,15 +36373,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2fc94 <__cxa_atexit@plt+0x23860> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [fp, #4]! │ │ │ │ + mvneq sl, ip, ror #1 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2fd4c <__cxa_atexit@plt+0x23918> │ │ │ │ ldr lr, [pc, #160] @ 2fd58 <__cxa_atexit@plt+0x23924> │ │ │ │ @@ -36423,15 +36423,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01eba09c │ │ │ │ + @ instruction: 0x01eba094 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -36491,15 +36491,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r8, asr pc │ │ │ │ + mvneq r9, r0, asr pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -36538,15 +36538,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 2ff28 <__cxa_atexit@plt+0x23af4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, ror #28 │ │ │ │ + mvneq r9, r8, asr lr │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 2ffe0 <__cxa_atexit@plt+0x23bac> │ │ │ │ ldr lr, [pc, #160] @ 2ffec <__cxa_atexit@plt+0x23bb8> │ │ │ │ @@ -36588,15 +36588,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r8, lsl #28 │ │ │ │ + mvneq r9, r0, lsl #28 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -36656,15 +36656,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r4, asr #25 │ │ │ │ + strheq r9, [fp, #204]! @ 0xcc │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -36906,15 +36906,15 @@ │ │ │ │ str r3, [r9, #44] @ 0x2c │ │ │ │ str r0, [r9, #48] @ 0x30 │ │ │ │ str r9, [r9, #36] @ 0x24 │ │ │ │ str r9, [r9, #24] │ │ │ │ str lr, [r9, #52]! @ 0x34 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 30510 <__cxa_atexit@plt+0x240dc> │ │ │ │ @@ -36955,15 +36955,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 305ac <__cxa_atexit@plt+0x24178> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r9, [fp, #124]! @ 0x7c │ │ │ │ + ldrdeq r9, [fp, #116]! @ 0x74 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 30664 <__cxa_atexit@plt+0x24230> │ │ │ │ ldr lr, [pc, #160] @ 30670 <__cxa_atexit@plt+0x2423c> │ │ │ │ @@ -37005,15 +37005,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r4, lsl #15 │ │ │ │ + mvneq r9, ip, ror r7 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -37073,15 +37073,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r0, asr #12 │ │ │ │ + mvneq r9, r8, lsr r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -37120,15 +37120,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 30840 <__cxa_atexit@plt+0x2440c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, asr #10 │ │ │ │ + mvneq r9, r0, asr #10 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 308f8 <__cxa_atexit@plt+0x244c4> │ │ │ │ ldr lr, [pc, #160] @ 30904 <__cxa_atexit@plt+0x244d0> │ │ │ │ @@ -37170,15 +37170,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strdeq r9, [fp, #64]! @ 0x40 │ │ │ │ + mvneq r9, r8, ror #9 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -37238,15 +37238,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, ip, lsr #7 │ │ │ │ + mvneq r9, r4, lsr #7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -37434,15 +37434,15 @@ │ │ │ │ str r4, [r9, #44] @ 0x2c │ │ │ │ str r0, [r9, #48] @ 0x30 │ │ │ │ str r9, [r9, #36] @ 0x24 │ │ │ │ str r9, [r9, #24] │ │ │ │ str r5, [r9, #52]! @ 0x34 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r3, [r2, #32] │ │ │ │ str r7, [r2, #36] @ 0x24 │ │ │ │ add r2, r2, #24 │ │ │ │ cmp lr, r2 │ │ │ │ bhi 30df0 <__cxa_atexit@plt+0x249bc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #60 @ 0x3c │ │ │ │ @@ -37477,15 +37477,15 @@ │ │ │ │ str r1, [r9, #48] @ 0x30 │ │ │ │ str r9, [r9, #36] @ 0x24 │ │ │ │ str r9, [r9, #24] │ │ │ │ str r5, [r9, #52]! @ 0x34 │ │ │ │ mov r5, r2 │ │ │ │ mov r7, fp │ │ │ │ mov fp, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov fp, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ @@ -37547,15 +37547,15 @@ │ │ │ │ str r3, [r2, #20] │ │ │ │ add lr, r2, #24 │ │ │ │ stm lr, {r1, r8, r9} │ │ │ │ sub sl, r6, #9 │ │ │ │ ldr r8, [pc, #36] @ 30f0c <__cxa_atexit@plt+0x24ad8> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, ip │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ @ instruction: 0xfffff2d8 │ │ │ │ @@ -37588,15 +37588,15 @@ │ │ │ │ str r0, [r1, #12]! │ │ │ │ str r1, [r9, #28] │ │ │ │ str r9, [r9, #16] │ │ │ │ str r8, [r9, #20] │ │ │ │ str r2, [r9, #24]! │ │ │ │ mov r8, lr │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 30fa4 <__cxa_atexit@plt+0x24b70> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 30fbc <__cxa_atexit@plt+0x24b88> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -37646,17 +37646,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r8, ip, ror sp │ │ │ │ - mvneq r8, r4, asr #26 │ │ │ │ - mvneq r8, r0, asr #26 │ │ │ │ + mvneq r8, r4, ror sp │ │ │ │ + mvneq r8, ip, lsr sp │ │ │ │ + mvneq r8, r8, lsr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 310cc <__cxa_atexit@plt+0x24c98> │ │ │ │ @@ -37670,31 +37670,31 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r8, r0, asr #25 │ │ │ │ - strheq r8, [fp, #204]! @ 0xcc │ │ │ │ + strheq r8, [fp, #200]! @ 0xc8 │ │ │ │ + strheq r8, [fp, #196]! @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 31110 <__cxa_atexit@plt+0x24cdc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 31118 <__cxa_atexit@plt+0x24ce4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, ror ip │ │ │ │ + mvneq r8, r8, ror #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -37720,18 +37720,18 @@ │ │ │ │ bhi 311a4 <__cxa_atexit@plt+0x24d70> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 311ac <__cxa_atexit@plt+0x24d78> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [fp, #188]! @ 0xbc │ │ │ │ + ldrdeq r8, [fp, #180]! @ 0xb4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -37998,17 +37998,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r8, [fp, #124]! @ 0x7c │ │ │ │ - mvneq r8, r4, asr #15 │ │ │ │ - mvneq r8, r0, asr #15 │ │ │ │ + strdeq r8, [fp, #116]! @ 0x74 │ │ │ │ + strheq r8, [fp, #124]! @ 0x7c │ │ │ │ + strheq r8, [fp, #120]! @ 0x78 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3164c <__cxa_atexit@plt+0x25218> │ │ │ │ @@ -38022,16 +38022,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r8, r0, asr #14 │ │ │ │ - mvneq r8, ip, lsr r7 │ │ │ │ + mvneq r8, r8, lsr r7 │ │ │ │ + mvneq r8, r4, lsr r7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -38075,28 +38075,28 @@ │ │ │ │ str r5, [r9, #4] │ │ │ │ ldr r5, [pc, #68] @ 31760 <__cxa_atexit@plt+0x2532c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r9, {r5, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 31740 <__cxa_atexit@plt+0x2530c> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 31754 <__cxa_atexit@plt+0x25320> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r7, r5, r0, asr r8 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ bicseq r7, r5, ip, lsl #17 │ │ │ │ - mvneq r8, r8, ror #13 │ │ │ │ + mvneq r8, r0, ror #13 │ │ │ │ bicseq r7, r5, r0, lsr r8 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 317e4 <__cxa_atexit@plt+0x253b0> │ │ │ │ @@ -38183,15 +38183,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 318dc <__cxa_atexit@plt+0x254a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, lsr #9 │ │ │ │ + mvneq r8, r4, lsr #9 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 31994 <__cxa_atexit@plt+0x25560> │ │ │ │ ldr lr, [pc, #160] @ 319a0 <__cxa_atexit@plt+0x2556c> │ │ │ │ @@ -38233,15 +38233,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r4, asr r4 │ │ │ │ + mvneq r8, ip, asr #8 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -38301,15 +38301,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, r0, lsl r3 │ │ │ │ + mvneq r8, r8, lsl #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -38348,15 +38348,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 31b70 <__cxa_atexit@plt+0x2573c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsl r2 │ │ │ │ + mvneq r8, r0, lsl r2 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 31c28 <__cxa_atexit@plt+0x257f4> │ │ │ │ ldr lr, [pc, #160] @ 31c34 <__cxa_atexit@plt+0x25800> │ │ │ │ @@ -38398,15 +38398,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r0, asr #3 │ │ │ │ + strheq r8, [fp, #24]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -38466,15 +38466,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, ip, ror r0 │ │ │ │ + mvneq r8, r4, ror r0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -38662,15 +38662,15 @@ │ │ │ │ str r5, [r9, #4] │ │ │ │ ldr r5, [pc, #116] @ 320bc <__cxa_atexit@plt+0x25c88> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r5, [r9, #-8] │ │ │ │ str r8, [r9, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 3207c <__cxa_atexit@plt+0x25c48> │ │ │ │ mov r0, #16 │ │ │ │ @@ -38687,15 +38687,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ mov sl, r0 │ │ │ │ bx r1 │ │ │ │ @ instruction: 0xfffff640 │ │ │ │ bicseq r6, r5, r0, ror #30 │ │ │ │ - strheq r7, [fp, #220]! @ 0xdc │ │ │ │ + strheq r7, [fp, #212]! @ 0xd4 │ │ │ │ bicseq r6, r5, r4, lsl pc │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ @ instruction: 0xfffffb44 │ │ │ │ @ instruction: 0xfffff684 │ │ │ │ bicseq r6, r5, r4, lsr #31 │ │ │ │ ldrsheq r6, [r5, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ @@ -38708,15 +38708,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 32110 <__cxa_atexit@plt+0x25cdc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r8, ror ip │ │ │ │ + mvneq r7, r0, ror ip │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 321c8 <__cxa_atexit@plt+0x25d94> │ │ │ │ ldr lr, [pc, #160] @ 321d4 <__cxa_atexit@plt+0x25da0> │ │ │ │ @@ -38758,15 +38758,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r0, lsr #24 │ │ │ │ + mvneq r7, r8, lsl ip │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -38826,15 +38826,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq r7, [fp, #172]! @ 0xac │ │ │ │ + ldrdeq r7, [fp, #164]! @ 0xa4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -38873,15 +38873,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 323a4 <__cxa_atexit@plt+0x25f70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, ror #19 │ │ │ │ + ldrdeq r7, [fp, #156]! @ 0x9c │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3245c <__cxa_atexit@plt+0x26028> │ │ │ │ ldr lr, [pc, #160] @ 32468 <__cxa_atexit@plt+0x26034> │ │ │ │ @@ -38923,15 +38923,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, ip, lsl #19 │ │ │ │ + mvneq r7, r4, lsl #19 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -38991,15 +38991,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r7, r8, asr #16 │ │ │ │ + mvneq r7, r0, asr #16 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -39180,15 +39180,15 @@ │ │ │ │ str r5, [r9, #4] │ │ │ │ ldr r5, [pc, #116] @ 328d4 <__cxa_atexit@plt+0x264a0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r5, [r9, #-8] │ │ │ │ str r8, [r9, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 32894 <__cxa_atexit@plt+0x26460> │ │ │ │ mov r7, #16 │ │ │ │ @@ -39205,15 +39205,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ ldr sl, [sp, #12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffee28 │ │ │ │ bicseq r6, r5, r8, asr #14 │ │ │ │ - mvneq r7, r4, lsr #11 │ │ │ │ + @ instruction: 0x01eb759c │ │ │ │ ldrsheq r6, [r5, #108] @ 0x6c │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ @ instruction: 0xfffffb5c │ │ │ │ @ instruction: 0xffffee6c │ │ │ │ bicseq r6, r5, ip, lsl #15 │ │ │ │ ldrsbeq r6, [r5, #108] @ 0x6c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ @@ -39240,15 +39240,15 @@ │ │ │ │ add lr, r2, #24 │ │ │ │ stm lr, {r8, r9, sl} │ │ │ │ sub sl, r6, #5 │ │ │ │ mov r5, ip │ │ │ │ ldr r8, [pc, #52] @ 32990 <__cxa_atexit@plt+0x2655c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r0 │ │ │ │ - b 7b8f34 <__cxa_atexit@plt+0x7acb00> │ │ │ │ + b 3dddd8 <__cxa_atexit@plt+0x3d19a4> │ │ │ │ mov r6, r2 │ │ │ │ b 32974 <__cxa_atexit@plt+0x26540> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 32984 <__cxa_atexit@plt+0x26550> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -39268,15 +39268,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 329ec <__cxa_atexit@plt+0x265b8> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 329f0 <__cxa_atexit@plt+0x265bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r6, r5, r8, lsr #12 │ │ │ │ ldrsheq r6, [r5, #88] @ 0x58 │ │ │ │ @@ -39323,15 +39323,15 @@ │ │ │ │ add r3, r8, #16 │ │ │ │ stm r3, {r1, r8, r9} │ │ │ │ str r2, [r8, #28] │ │ │ │ str r0, [r8, #32] │ │ │ │ str sl, [r8, #36]! @ 0x24 │ │ │ │ sub r9, r6, #14 │ │ │ │ mov sl, lr │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #88] @ 32b10 <__cxa_atexit@plt+0x266dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r8 │ │ │ │ mov r8, lr │ │ │ │ bx r0 │ │ │ │ mov sl, r9 │ │ │ │ @@ -39347,22 +39347,22 @@ │ │ │ │ add r0, r0, #9 │ │ │ │ add r8, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, lr │ │ │ │ bx r0 │ │ │ │ bicseq r6, r5, ip, lsr #3 │ │ │ │ - ldrdeq r7, [fp, #32]! │ │ │ │ + mvneq r7, r8, asr #5 │ │ │ │ bicseq r6, r5, r8, asr #10 │ │ │ │ @ instruction: 0xffff78dc │ │ │ │ @ instruction: 0xffff7984 │ │ │ │ - mvneq r7, r8, ror #6 │ │ │ │ - strdeq r7, [fp, #44]! @ 0x2c │ │ │ │ - mvneq r7, r0, lsr #6 │ │ │ │ - mvneq r7, r4, lsl r3 │ │ │ │ + mvneq r7, r0, ror #6 │ │ │ │ + strdeq r7, [fp, #36]! @ 0x24 │ │ │ │ + mvneq r7, r8, lsl r3 │ │ │ │ + mvneq r7, ip, lsl #6 │ │ │ │ ldrheq r5, [r5, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 32b6c <__cxa_atexit@plt+0x26738> │ │ │ │ ldr r2, [pc, #40] @ 32b74 <__cxa_atexit@plt+0x26740> │ │ │ │ @@ -39374,15 +39374,15 @@ │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d55d98 │ │ │ │ - mvneq r7, r8, lsl r2 │ │ │ │ + mvneq r7, r0, lsl r2 │ │ │ │ bicseq r5, r5, r0, ror #26 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #36 @ 0x24 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -39412,15 +39412,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r7, r4, asr #3 │ │ │ │ + strheq r7, [fp, #28]! │ │ │ │ bicseq r5, r5, r8, asr #25 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 32cd8 <__cxa_atexit@plt+0x268a4> │ │ │ │ @@ -39467,17 +39467,17 @@ │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - mvneq r7, r8, asr #1 │ │ │ │ + mvneq r7, r0, asr #1 │ │ │ │ @ instruction: 0x01d55c98 │ │ │ │ - mvneq r7, r8, lsl r1 │ │ │ │ + mvneq r7, r0, lsl r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 32d50 <__cxa_atexit@plt+0x2691c> │ │ │ │ ldr lr, [pc, #68] @ 32d58 <__cxa_atexit@plt+0x26924> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -39495,15 +39495,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r7, r0, asr r0 │ │ │ │ + mvneq r7, r8, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ bicseq r6, r5, r8, lsl #5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ @@ -39668,15 +39668,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbc4 │ │ │ │ @ instruction: 0xfffffd84 │ │ │ │ - mvneq r6, ip, ror lr │ │ │ │ + mvneq r6, r4, ror lr │ │ │ │ bicseq r5, r5, r8, asr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 33054 <__cxa_atexit@plt+0x26c20> │ │ │ │ ldr r2, [pc, #40] @ 3305c <__cxa_atexit@plt+0x26c28> │ │ │ │ @@ -39688,15 +39688,15 @@ │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrheq r5, [r5, #128] @ 0x80 │ │ │ │ - mvneq r6, r0, lsr sp │ │ │ │ + mvneq r6, r8, lsr #26 │ │ │ │ bicseq r5, r5, r8, ror r8 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #36 @ 0x24 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -39726,15 +39726,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - ldrdeq r6, [fp, #204]! @ 0xcc │ │ │ │ + ldrdeq r6, [fp, #196]! @ 0xc4 │ │ │ │ bicseq r5, r5, r0, ror #15 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 331c0 <__cxa_atexit@plt+0x26d8c> │ │ │ │ @@ -39781,17 +39781,17 @@ │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - mvneq r6, r0, ror #23 │ │ │ │ + ldrdeq r6, [fp, #184]! @ 0xb8 │ │ │ │ ldrheq r5, [r5, #112] @ 0x70 │ │ │ │ - mvneq r6, r0, lsr ip │ │ │ │ + mvneq r6, r8, lsr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 33238 <__cxa_atexit@plt+0x26e04> │ │ │ │ ldr lr, [pc, #68] @ 33240 <__cxa_atexit@plt+0x26e0c> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -39809,15 +39809,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r6, r8, ror #22 │ │ │ │ + mvneq r6, r0, ror #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r5, r0, lsr #27 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ @@ -39974,15 +39974,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbec │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ - strheq r6, [fp, #156]! @ 0x9c │ │ │ │ + strheq r6, [fp, #148]! @ 0x94 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ @@ -40011,15 +40011,15 @@ │ │ │ │ ldr r5, [pc, #72] @ 335a0 <__cxa_atexit@plt+0x2716c> │ │ │ │ add r5, pc, r5 │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r8 │ │ │ │ ldr r8, [pc, #60] @ 335a4 <__cxa_atexit@plt+0x27170> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r0 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 33580 <__cxa_atexit@plt+0x2714c> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 33594 <__cxa_atexit@plt+0x27160> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -40041,15 +40041,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 33600 <__cxa_atexit@plt+0x271cc> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 33604 <__cxa_atexit@plt+0x271d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r5, r4, lsr sl │ │ │ │ bicseq r5, r5, r4, asr #20 │ │ │ │ @@ -40065,15 +40065,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 33660 <__cxa_atexit@plt+0x2722c> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 33664 <__cxa_atexit@plt+0x27230> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r5, r4, lsr #20 │ │ │ │ ldrsheq r5, [r5, #152] @ 0x98 │ │ │ │ @@ -40116,17 +40116,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r6, r4, ror #13 │ │ │ │ - mvneq r6, ip, lsr #13 │ │ │ │ - mvneq r6, r8, lsr #13 │ │ │ │ + ldrdeq r6, [fp, #108]! @ 0x6c │ │ │ │ + mvneq r6, r4, lsr #13 │ │ │ │ + mvneq r6, r0, lsr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 33764 <__cxa_atexit@plt+0x27330> │ │ │ │ @@ -40140,16 +40140,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r8, lsr #12 │ │ │ │ - mvneq r6, r4, lsr #12 │ │ │ │ + mvneq r6, r0, lsr #12 │ │ │ │ + mvneq r6, ip, lsl r6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -40193,43 +40193,43 @@ │ │ │ │ str r5, [r9, #4] │ │ │ │ ldr r5, [pc, #68] @ 33878 <__cxa_atexit@plt+0x27444> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r9, {r5, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 33858 <__cxa_atexit@plt+0x27424> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 3386c <__cxa_atexit@plt+0x27438> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r5, r0, lsl r8 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ bicseq r5, r5, r4, ror r7 │ │ │ │ - strheq r6, [fp, #88]! @ 0x58 │ │ │ │ + strheq r6, [fp, #80]! @ 0x50 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 338ac <__cxa_atexit@plt+0x27478> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r2, [pc, #20] @ 338b4 <__cxa_atexit@plt+0x27480> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r6, [fp, #68]! @ 0x44 │ │ │ │ + mvneq r6, ip, asr #9 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3396c <__cxa_atexit@plt+0x27538> │ │ │ │ ldr lr, [pc, #160] @ 33978 <__cxa_atexit@plt+0x27544> │ │ │ │ @@ -40271,15 +40271,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r6, ip, ror r4 │ │ │ │ + mvneq r6, r4, ror r4 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -40339,15 +40339,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r6, r8, lsr r3 │ │ │ │ + mvneq r6, r0, lsr r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -40386,15 +40386,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 33b48 <__cxa_atexit@plt+0x27714> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, asr #4 │ │ │ │ + mvneq r6, r8, lsr r2 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 33c00 <__cxa_atexit@plt+0x277cc> │ │ │ │ ldr lr, [pc, #160] @ 33c0c <__cxa_atexit@plt+0x277d8> │ │ │ │ @@ -40436,15 +40436,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r6, r8, ror #3 │ │ │ │ + mvneq r6, r0, ror #3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -40504,15 +40504,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r6, r4, lsr #1 │ │ │ │ + @ instruction: 0x01eb609c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -40700,15 +40700,15 @@ │ │ │ │ str r5, [r9, #4] │ │ │ │ ldr r5, [pc, #116] @ 34094 <__cxa_atexit@plt+0x27c60> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r5, [r9, #-8] │ │ │ │ str r8, [r9, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 34054 <__cxa_atexit@plt+0x27c20> │ │ │ │ mov r0, #16 │ │ │ │ @@ -40725,15 +40725,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ mov sl, r0 │ │ │ │ bx r1 │ │ │ │ @ instruction: 0xfffff780 │ │ │ │ bicseq r4, r5, r8, lsl #31 │ │ │ │ - mvneq r5, ip, asr #27 │ │ │ │ + mvneq r5, r4, asr #27 │ │ │ │ bicseq r5, r5, r4, lsl r0 │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ @ instruction: 0xfffffb44 │ │ │ │ @ instruction: 0xfffff7c4 │ │ │ │ bicseq r4, r5, ip, asr #31 │ │ │ │ ldrsheq r4, [r5, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ @@ -40746,15 +40746,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 340e8 <__cxa_atexit@plt+0x27cb4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsr #25 │ │ │ │ + @ instruction: 0x01eb5c98 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 341a0 <__cxa_atexit@plt+0x27d6c> │ │ │ │ ldr lr, [pc, #160] @ 341ac <__cxa_atexit@plt+0x27d78> │ │ │ │ @@ -40796,15 +40796,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r5, r8, asr #24 │ │ │ │ + mvneq r5, r0, asr #24 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -40864,15 +40864,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r4, lsl #22 │ │ │ │ + strdeq r5, [fp, #172]! @ 0xac │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -40911,15 +40911,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3437c <__cxa_atexit@plt+0x27f48> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #20 │ │ │ │ + mvneq r5, r4, lsl #20 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 34434 <__cxa_atexit@plt+0x28000> │ │ │ │ ldr lr, [pc, #160] @ 34440 <__cxa_atexit@plt+0x2800c> │ │ │ │ @@ -40961,15 +40961,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r5, [fp, #148]! @ 0x94 │ │ │ │ + mvneq r5, ip, lsr #19 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -41029,15 +41029,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r0, ror r8 │ │ │ │ + mvneq r5, r8, ror #16 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -41218,15 +41218,15 @@ │ │ │ │ str r5, [r9, #4] │ │ │ │ ldr r5, [pc, #116] @ 348ac <__cxa_atexit@plt+0x28478> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r5, [r9, #-8] │ │ │ │ str r8, [r9, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 3486c <__cxa_atexit@plt+0x28438> │ │ │ │ mov r7, #16 │ │ │ │ @@ -41243,15 +41243,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ ldr sl, [sp, #12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffef68 │ │ │ │ bicseq r4, r5, r0, ror r7 │ │ │ │ - strheq r5, [fp, #84]! @ 0x54 │ │ │ │ + mvneq r5, ip, lsr #11 │ │ │ │ ldrsheq r4, [r5, #124] @ 0x7c │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ @ instruction: 0xfffffb5c │ │ │ │ @ instruction: 0xffffefac │ │ │ │ ldrheq r4, [r5, #116] @ 0x74 │ │ │ │ ldrsbeq r4, [r5, #124] @ 0x7c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ @@ -41283,15 +41283,15 @@ │ │ │ │ stm lr, {r5, r9, sl} │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #60] @ 3497c <__cxa_atexit@plt+0x28548> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #56] @ 34980 <__cxa_atexit@plt+0x2854c> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r0 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ b 34960 <__cxa_atexit@plt+0x2852c> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 34970 <__cxa_atexit@plt+0x2853c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -41313,15 +41313,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 349e0 <__cxa_atexit@plt+0x285ac> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 349e4 <__cxa_atexit@plt+0x285b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r5, r0, lsl #6 │ │ │ │ bicseq r4, r5, r4, asr #13 │ │ │ │ @@ -41337,15 +41337,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 34a40 <__cxa_atexit@plt+0x2860c> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 34a44 <__cxa_atexit@plt+0x28610> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d5469c │ │ │ │ bicseq r4, r5, r8, ror r6 │ │ │ │ @@ -41365,15 +41365,15 @@ │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r3, r5, r4, lsr #28 │ │ │ │ - strdeq r5, [fp, #44]! @ 0x2c │ │ │ │ + strdeq r5, [fp, #36]! @ 0x24 │ │ │ │ bicseq r3, r5, ip, ror #27 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #36 @ 0x24 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -41403,15 +41403,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r5, r8, lsr #5 │ │ │ │ + mvneq r5, r0, lsr #5 │ │ │ │ bicseq r3, r5, r4, asr sp │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 34bf4 <__cxa_atexit@plt+0x287c0> │ │ │ │ @@ -41458,17 +41458,17 @@ │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - mvneq r5, ip, lsr #3 │ │ │ │ + mvneq r5, r4, lsr #3 │ │ │ │ bicseq r3, r5, r4, lsr #26 │ │ │ │ - strdeq r5, [fp, #28]! │ │ │ │ + strdeq r5, [fp, #20]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 34c6c <__cxa_atexit@plt+0x28838> │ │ │ │ ldr lr, [pc, #68] @ 34c74 <__cxa_atexit@plt+0x28840> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -41486,15 +41486,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r5, r4, lsr r1 │ │ │ │ + mvneq r5, ip, lsr #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r5, ip, lsr #8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ @@ -41661,15 +41661,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbbc │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - mvneq r4, ip, asr pc │ │ │ │ + mvneq r4, r4, asr pc │ │ │ │ bicseq r3, r5, ip, asr #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 34f78 <__cxa_atexit@plt+0x28b44> │ │ │ │ ldr r2, [pc, #40] @ 34f80 <__cxa_atexit@plt+0x28b4c> │ │ │ │ @@ -41681,15 +41681,15 @@ │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r3, r5, r4, lsr r9 │ │ │ │ - mvneq r4, ip, lsl #28 │ │ │ │ + mvneq r4, r4, lsl #28 │ │ │ │ ldrsheq r3, [r5, #140] @ 0x8c │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #36 @ 0x24 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -41719,15 +41719,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - strheq r4, [fp, #216]! @ 0xd8 │ │ │ │ + strheq r4, [fp, #208]! @ 0xd0 │ │ │ │ bicseq r3, r5, r4, ror #16 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 350e4 <__cxa_atexit@plt+0x28cb0> │ │ │ │ @@ -41774,17 +41774,17 @@ │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - strheq r4, [fp, #204]! @ 0xcc │ │ │ │ + strheq r4, [fp, #196]! @ 0xc4 │ │ │ │ bicseq r3, r5, r4, lsr r8 │ │ │ │ - mvneq r4, ip, lsl #26 │ │ │ │ + mvneq r4, r4, lsl #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 3515c <__cxa_atexit@plt+0x28d28> │ │ │ │ ldr lr, [pc, #68] @ 35164 <__cxa_atexit@plt+0x28d30> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -41802,15 +41802,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r4, r4, asr #24 │ │ │ │ + mvneq r4, ip, lsr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ bicseq r3, r5, ip, lsr pc │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ @@ -41969,15 +41969,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbe4 │ │ │ │ @ instruction: 0xfffffda4 │ │ │ │ - @ instruction: 0x01eb4a94 │ │ │ │ + mvneq r4, ip, lsl #21 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ @@ -42006,15 +42006,15 @@ │ │ │ │ ldr r5, [pc, #72] @ 354cc <__cxa_atexit@plt+0x29098> │ │ │ │ add r5, pc, r5 │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r8 │ │ │ │ ldr r8, [pc, #60] @ 354d0 <__cxa_atexit@plt+0x2909c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r0 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 354ac <__cxa_atexit@plt+0x29078> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 354c0 <__cxa_atexit@plt+0x2908c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -42036,15 +42036,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 3552c <__cxa_atexit@plt+0x290f8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 35530 <__cxa_atexit@plt+0x290fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r5, r8, lsl #22 │ │ │ │ ldrsbeq r3, [r5, #184] @ 0xb8 │ │ │ │ @@ -42060,15 +42060,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 3558c <__cxa_atexit@plt+0x29158> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 35590 <__cxa_atexit@plt+0x2915c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrheq r3, [r5, #184] @ 0xb8 │ │ │ │ bicseq r3, r5, ip, lsl #23 │ │ │ │ @@ -42086,15 +42086,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 355f4 <__cxa_atexit@plt+0x291c0> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 355f8 <__cxa_atexit@plt+0x291c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r5, r0, asr fp │ │ │ │ bicseq r3, r5, r4, lsr #22 │ │ │ │ @@ -42137,17 +42137,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r0, asr r7 │ │ │ │ - mvneq r4, r8, lsl r7 │ │ │ │ - mvneq r4, r4, lsl r7 │ │ │ │ + mvneq r4, r8, asr #14 │ │ │ │ + mvneq r4, r0, lsl r7 │ │ │ │ + mvneq r4, ip, lsl #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 356f8 <__cxa_atexit@plt+0x292c4> │ │ │ │ @@ -42161,31 +42161,31 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01eb4694 │ │ │ │ - @ instruction: 0x01eb4690 │ │ │ │ + mvneq r4, ip, lsl #13 │ │ │ │ + mvneq r4, r8, lsl #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 3573c <__cxa_atexit@plt+0x29308> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 35744 <__cxa_atexit@plt+0x29310> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, asr #12 │ │ │ │ + mvneq r4, ip, lsr r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -42211,18 +42211,18 @@ │ │ │ │ bhi 357d0 <__cxa_atexit@plt+0x2939c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 357d8 <__cxa_atexit@plt+0x293a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r4, [fp, #80]! @ 0x50 │ │ │ │ + mvneq r4, r8, lsr #11 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -42482,25 +42482,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 35c3c <__cxa_atexit@plt+0x29808> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq r4, r0, asr #3 │ │ │ │ + strheq r4, [fp, #24]! │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq r3, r5, r8, lsl r5 │ │ │ │ bicseq r3, r5, r8, asr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -42516,15 +42516,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 35ca4 <__cxa_atexit@plt+0x29870> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0x01d53490 │ │ │ │ bicseq r3, r5, r0, ror #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -42533,15 +42533,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 35cdc <__cxa_atexit@plt+0x298a8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq r3, r5, ip, asr #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 35d48 <__cxa_atexit@plt+0x29914> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -42558,30 +42558,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 35d78 <__cxa_atexit@plt+0x29944> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 35df4 <__cxa_atexit@plt+0x299c0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -42606,15 +42606,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r3, r0, asr #31 │ │ │ │ + strheq r3, [fp, #248]! @ 0xf8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 35e38 <__cxa_atexit@plt+0x29a04> │ │ │ │ @@ -42625,15 +42625,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r0, asr pc │ │ │ │ + mvneq r3, r8, asr #30 │ │ │ │ ldrheq r3, [r5, #44] @ 0x2c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -42665,16 +42665,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r3, [fp, #228]! @ 0xe4 │ │ │ │ - stlexheq r3, ip, [fp] │ │ │ │ + mvneq r3, ip, lsr #29 │ │ │ │ + stlexheq r3, r4, [fp] │ │ │ │ bicseq r3, r5, ip, lsl r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #40 @ 0x28 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 35f80 <__cxa_atexit@plt+0x29b4c> │ │ │ │ @@ -42708,15 +42708,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mvneq r3, ip, asr #28 │ │ │ │ + mvneq r3, r4, asr #28 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ bicseq r3, r5, r0, ror r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #44] @ 35fdc <__cxa_atexit@plt+0x29ba8> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -42750,15 +42750,15 @@ │ │ │ │ ldr r3, [pc, #116] @ 36098 <__cxa_atexit@plt+0x29c64> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #112] @ 3609c <__cxa_atexit@plt+0x29c68> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr lr, [pc, #60] @ 36094 <__cxa_atexit@plt+0x29c60> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -42792,15 +42792,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r2, [pc, #100] @ 36134 <__cxa_atexit@plt+0x29d00> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr lr, [pc, #56] @ 3612c <__cxa_atexit@plt+0x29cf8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r8, #7] │ │ │ │ ldr r0, [r8, #11] │ │ │ │ ldr r2, [r3, #7] │ │ │ │ @@ -42831,29 +42831,29 @@ │ │ │ │ ldr r2, [pc, #36] @ 3618c <__cxa_atexit@plt+0x29d58> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ str r8, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r8, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 361b8 <__cxa_atexit@plt+0x29d84> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 36234 <__cxa_atexit@plt+0x29e00> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -42878,15 +42878,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r3, r0, lsl #23 │ │ │ │ + mvneq r3, r8, ror fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 36278 <__cxa_atexit@plt+0x29e44> │ │ │ │ @@ -42897,15 +42897,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r0, lsl fp │ │ │ │ + mvneq r3, r8, lsl #22 │ │ │ │ andeq r0, r0, r7, ror #6 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 362a8 <__cxa_atexit@plt+0x29e74> │ │ │ │ ldr r0, [r5, #32]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ @@ -42962,19 +42962,19 @@ │ │ │ │ sub r7, r3, #15 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb88 │ │ │ │ - mvneq r3, r0, asr sl │ │ │ │ - @ instruction: 0x01eb3a94 │ │ │ │ - @ instruction: 0x01eb3a90 │ │ │ │ - mvneq r3, r8, lsl sl │ │ │ │ - mvneq r3, r4, lsl sl │ │ │ │ + mvneq r3, r8, asr #20 │ │ │ │ + mvneq r3, ip, lsl #21 │ │ │ │ + mvneq r3, r8, lsl #21 │ │ │ │ + mvneq r3, r0, lsl sl │ │ │ │ + mvneq r3, ip, lsl #20 │ │ │ │ bicseq r2, r5, r8, ror #26 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -43028,15 +43028,15 @@ │ │ │ │ str ip, [r5, #-12] │ │ │ │ stmdb r5, {r0, r9} │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [pc, #52] @ 364bc <__cxa_atexit@plt+0x2a088> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r2 │ │ │ │ ldm sp, {sl, fp} │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 364a4 <__cxa_atexit@plt+0x2a070> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ @@ -43069,15 +43069,15 @@ │ │ │ │ ldr r5, [pc, #68] @ 36564 <__cxa_atexit@plt+0x2a130> │ │ │ │ add r5, pc, r5 │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #56] @ 36568 <__cxa_atexit@plt+0x2a134> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 36548 <__cxa_atexit@plt+0x2a114> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 3655c <__cxa_atexit@plt+0x2a128> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -43310,17 +43310,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r3, [fp, #76]! @ 0x4c │ │ │ │ - mvneq r3, r4, asr #9 │ │ │ │ - mvneq r3, r0, asr #9 │ │ │ │ + strdeq r3, [fp, #68]! @ 0x44 │ │ │ │ + strheq r3, [fp, #76]! @ 0x4c │ │ │ │ + strheq r3, [fp, #72]! @ 0x48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3694c <__cxa_atexit@plt+0x2a518> │ │ │ │ @@ -43334,16 +43334,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r0, asr #8 │ │ │ │ - mvneq r3, ip, lsr r4 │ │ │ │ + mvneq r3, r8, lsr r4 │ │ │ │ + mvneq r3, r4, lsr r4 │ │ │ │ bicseq r2, r5, r4, lsr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 3699c <__cxa_atexit@plt+0x2a568> │ │ │ │ ldr r2, [pc, #36] @ 369a4 <__cxa_atexit@plt+0x2a570> │ │ │ │ @@ -43353,16 +43353,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r3, [fp, #52]! @ 0x34 │ │ │ │ - mvneq r3, r4, lsl #8 │ │ │ │ + mvneq r3, ip, ror #7 │ │ │ │ + strdeq r3, [fp, #60]! @ 0x3c │ │ │ │ bicseq r2, r5, r8, ror #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 36a18 <__cxa_atexit@plt+0x2a5e4> │ │ │ │ @@ -43389,18 +43389,18 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01eb3394 │ │ │ │ - mvneq r3, ip, ror r3 │ │ │ │ - mvneq r3, r0, lsr #7 │ │ │ │ - mvneq r3, r8, lsl #7 │ │ │ │ + mvneq r3, ip, lsl #7 │ │ │ │ + mvneq r3, r4, ror r3 │ │ │ │ + @ instruction: 0x01eb3398 │ │ │ │ + mvneq r3, r0, lsl #7 │ │ │ │ andeq r0, r2, r2 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 36a80 <__cxa_atexit@plt+0x2a64c> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ @@ -43411,15 +43411,15 @@ │ │ │ │ ldr r3, [pc, #20] @ 36a8c <__cxa_atexit@plt+0x2a658> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r5, {r2, r3, r7} │ │ │ │ b 3658c <__cxa_atexit@plt+0x2a158> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - strdeq r3, [fp, #44]! @ 0x2c │ │ │ │ + strdeq r3, [fp, #36]! @ 0x24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -43438,15 +43438,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r3, [pc, #20] @ 36afc <__cxa_atexit@plt+0x2a6c8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-12]! │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - strheq r3, [fp, #48]! @ 0x30 │ │ │ │ + mvneq r3, r8, lsr #7 │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, rrx │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -43463,15 +43463,15 @@ │ │ │ │ bx ip │ │ │ │ ldr r3, [pc, #20] @ 36b60 <__cxa_atexit@plt+0x2a72c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq r3, r8, lsr r3 │ │ │ │ + mvneq r3, r0, lsr r3 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 36be8 <__cxa_atexit@plt+0x2a7b4> │ │ │ │ ldr r2, [pc, #132] @ 36c04 <__cxa_atexit@plt+0x2a7d0> │ │ │ │ @@ -43506,17 +43506,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mvneq r3, r8, ror #3 │ │ │ │ - strheq r3, [fp, #16]! │ │ │ │ - strheq r3, [fp, #20]! │ │ │ │ + mvneq r3, r0, ror #3 │ │ │ │ + mvneq r3, r8, lsr #3 │ │ │ │ + mvneq r3, ip, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 36c58 <__cxa_atexit@plt+0x2a824> │ │ │ │ @@ -43529,16 +43529,16 @@ │ │ │ │ str r2, [r3, #12] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r0, lsr r1 │ │ │ │ - mvneq r3, r4, lsr r1 │ │ │ │ + mvneq r3, r8, lsr #2 │ │ │ │ + mvneq r3, ip, lsr #2 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 36d00 <__cxa_atexit@plt+0x2a8cc> │ │ │ │ ldr lr, [pc, #148] @ 36d20 <__cxa_atexit@plt+0x2a8ec> │ │ │ │ @@ -43577,16 +43577,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - ldrdeq r3, [fp, #8]! │ │ │ │ - mvneq r3, r0, lsl #3 │ │ │ │ + ldrdeq r3, [fp, #0]! │ │ │ │ + mvneq r3, r8, ror r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 36d70 <__cxa_atexit@plt+0x2a93c> │ │ │ │ @@ -43599,15 +43599,15 @@ │ │ │ │ str r7, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r0, lsl #2 │ │ │ │ + strdeq r3, [fp, #8]! │ │ │ │ bicseq r1, r5, r4, lsl lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 36dec <__cxa_atexit@plt+0x2a9b8> │ │ │ │ @@ -43634,18 +43634,18 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, asr #31 │ │ │ │ - mvneq r2, r8, lsr #31 │ │ │ │ - mvneq r2, ip, asr #31 │ │ │ │ - strheq r2, [fp, #244]! @ 0xf4 │ │ │ │ + strheq r2, [fp, #248]! @ 0xf8 │ │ │ │ + mvneq r2, r0, lsr #31 │ │ │ │ + mvneq r2, r4, asr #31 │ │ │ │ + mvneq r2, ip, lsr #31 │ │ │ │ bicseq r1, r5, r8, ror sp │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 36e60 <__cxa_atexit@plt+0x2aa2c> │ │ │ │ @@ -43705,15 +43705,15 @@ │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xfffff974 │ │ │ │ - mvneq r2, r8, ror lr │ │ │ │ + mvneq r2, r0, ror lr │ │ │ │ bicseq r1, r5, ip, ror #24 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r6 │ │ │ │ mov r9, r4 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ @@ -43787,18 +43787,18 @@ │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r9, #828] @ 0x33c │ │ │ │ mov r4, r9 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff9fc │ │ │ │ bicseq r1, r5, ip, ror #24 │ │ │ │ - mvneq r2, r0, ror #27 │ │ │ │ - strdeq r2, [fp, #208]! @ 0xd0 │ │ │ │ + ldrdeq r2, [fp, #216]! @ 0xd8 │ │ │ │ mvneq r2, r8, ror #27 │ │ │ │ - stlexheq r2, r4, [fp] │ │ │ │ + mvneq r2, r0, ror #27 │ │ │ │ + mvneq r2, ip, lsl #29 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ bicseq r1, r5, r4, lsl fp │ │ │ │ andeq r0, r0, sp, lsl #12 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 370ec <__cxa_atexit@plt+0x2acb8> │ │ │ │ @@ -43919,19 +43919,19 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #68 @ 0x44 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffff804 │ │ │ │ - mvneq r2, ip, lsr #23 │ │ │ │ - mvneq r2, r4, asr #23 │ │ │ │ + mvneq r2, r4, lsr #23 │ │ │ │ strheq r2, [fp, #188]! @ 0xbc │ │ │ │ - mvneq r2, r8, ror #22 │ │ │ │ - mvneq r2, r4, lsr ip │ │ │ │ + strheq r2, [fp, #180]! @ 0xb4 │ │ │ │ + mvneq r2, r0, ror #22 │ │ │ │ + mvneq r2, ip, lsr #24 │ │ │ │ bicseq r1, r5, r4, lsl #18 │ │ │ │ andeq r6, r4, lr, lsl #24 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r7, [r5, #56] @ 0x38 │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ add r5, r5, #8 │ │ │ │ @@ -44128,19 +44128,19 @@ │ │ │ │ str r6, [r5, #8]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ @ instruction: 0x000001bc │ │ │ │ muleq r0, r4, r2 │ │ │ │ @ instruction: 0xfffff89c │ │ │ │ - mvneq r2, r0, ror r8 │ │ │ │ - mvneq r2, r8, lsl #17 │ │ │ │ + mvneq r2, r8, ror #16 │ │ │ │ mvneq r2, r0, lsl #17 │ │ │ │ - mvneq r2, ip, lsr #16 │ │ │ │ - strdeq r2, [fp, #136]! @ 0x88 │ │ │ │ + mvneq r2, r8, ror r8 │ │ │ │ + mvneq r2, r4, lsr #16 │ │ │ │ + strdeq r2, [fp, #128]! @ 0x80 │ │ │ │ bicseq r1, r5, r0, asr #11 │ │ │ │ andeq r0, r2, sp, lsl #12 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r5, #52] @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ bne 37620 <__cxa_atexit@plt+0x2b1ec> │ │ │ │ @@ -44214,19 +44214,19 @@ │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #8]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ @ instruction: 0xfffff74c │ │ │ │ - mvneq r2, r0, lsr #14 │ │ │ │ - mvneq r2, r8, lsr r7 │ │ │ │ + mvneq r2, r8, lsl r7 │ │ │ │ mvneq r2, r0, lsr r7 │ │ │ │ - ldrdeq r2, [fp, #108]! @ 0x6c │ │ │ │ - mvneq r2, r8, lsr #15 │ │ │ │ + mvneq r2, r8, lsr #14 │ │ │ │ + ldrdeq r2, [fp, #100]! @ 0x64 │ │ │ │ + mvneq r2, r0, lsr #15 │ │ │ │ bicseq r1, r5, r8, ror #8 │ │ │ │ andeq r2, r2, sp, lsl #12 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #32] │ │ │ │ str r7, [r5, #52] @ 0x34 │ │ │ │ str r3, [r5, #36] @ 0x24 │ │ │ │ add r5, r5, #4 │ │ │ │ @@ -44289,19 +44289,19 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #68 @ 0x44 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff608 │ │ │ │ - ldrdeq r2, [fp, #92]! @ 0x5c │ │ │ │ - strdeq r2, [fp, #84]! @ 0x54 │ │ │ │ + ldrdeq r2, [fp, #84]! @ 0x54 │ │ │ │ mvneq r2, ip, ror #11 │ │ │ │ - @ instruction: 0x01eb2598 │ │ │ │ - mvneq r2, r4, ror #12 │ │ │ │ + mvneq r2, r4, ror #11 │ │ │ │ + @ instruction: 0x01eb2590 │ │ │ │ + mvneq r2, ip, asr r6 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ andeq r5, r1, ip, asr #30 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ str r7, [r5, #48] @ 0x30 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ @@ -44571,15 +44571,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 37cc8 <__cxa_atexit@plt+0x2b894> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 37ccc <__cxa_atexit@plt+0x2b898> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r0, r5, r8, ror #31 │ │ │ │ bicseq r0, r5, r4, asr #25 │ │ │ │ @@ -44622,17 +44622,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r2, ip, ror r0 │ │ │ │ - mvneq r2, r4, asr #32 │ │ │ │ - mvneq r2, r0, asr #32 │ │ │ │ + mvneq r2, r4, ror r0 │ │ │ │ + mvneq r2, ip, lsr r0 │ │ │ │ + mvneq r2, r8, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 37dcc <__cxa_atexit@plt+0x2b998> │ │ │ │ @@ -44646,16 +44646,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, r0, asr #31 │ │ │ │ - strheq r1, [fp, #252]! @ 0xfc │ │ │ │ + strheq r1, [fp, #248]! @ 0xf8 │ │ │ │ + strheq r1, [fp, #244]! @ 0xf4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr sl, [r7, #5] │ │ │ │ ldr r7, [r7, #9] │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ @@ -44764,15 +44764,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r1, [fp, #220]! @ 0xdc │ │ │ │ + ldrdeq r1, [fp, #212]! @ 0xd4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -44791,15 +44791,15 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ - mvneq r1, r0, lsl lr │ │ │ │ + mvneq r1, r8, lsl #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 38090 <__cxa_atexit@plt+0x2bc5c> │ │ │ │ ldr r2, [pc, #112] @ 380b0 <__cxa_atexit@plt+0x2bc7c> │ │ │ │ @@ -44828,17 +44828,17 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsr sp │ │ │ │ + mvneq r1, ip, lsr #26 │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ - mvneq r1, ip, lsl #27 │ │ │ │ + mvneq r1, r4, lsl #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -44889,17 +44889,17 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, asr #24 │ │ │ │ + mvneq r1, r8, lsr ip │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ - @ instruction: 0x01eb1c98 │ │ │ │ + @ instruction: 0x01eb1c90 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -44947,15 +44947,15 @@ │ │ │ │ str r9, [r2, #24] │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #52] @ 382b4 <__cxa_atexit@plt+0x2be80> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #48] @ 382b8 <__cxa_atexit@plt+0x2be84> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -44998,15 +44998,15 @@ │ │ │ │ str r0, [r8, #-16] │ │ │ │ str r7, [r8, #-12] │ │ │ │ stmdb r8, {r1, r2} │ │ │ │ sub r5, r5, #8 │ │ │ │ add r9, lr, #2 │ │ │ │ mov r7, r3 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r8 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #40] @ 383a0 <__cxa_atexit@plt+0x2bf6c> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -45020,15 +45020,15 @@ │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ bicseq r0, r5, ip, lsl pc │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ @ instruction: 0xfffffca4 │ │ │ │ ldrsbeq r0, [r5, #56] @ 0x38 │ │ │ │ - mvneq r1, ip, lsl #21 │ │ │ │ + mvneq r1, r4, lsl #21 │ │ │ │ bicseq r0, r5, r8, asr #29 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -45049,22 +45049,22 @@ │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r8, #-16] │ │ │ │ str r3, [r8, #-12] │ │ │ │ stmdb r8, {r1, r2} │ │ │ │ add r5, r5, #4 │ │ │ │ add r9, lr, #2 │ │ │ │ mov sl, r7 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ @ instruction: 0xfffffbd4 │ │ │ │ bicseq r0, r5, r8, lsl #6 │ │ │ │ - strheq r1, [fp, #156]! @ 0x9c │ │ │ │ + strheq r1, [fp, #148]! @ 0x94 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 38484 <__cxa_atexit@plt+0x2c050> │ │ │ │ @@ -45072,15 +45072,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 3849c <__cxa_atexit@plt+0x2c068> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 384a0 <__cxa_atexit@plt+0x2c06c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r0, r5, r8, lsr #22 │ │ │ │ bicseq r0, r5, r4, lsr #28 │ │ │ │ @@ -45123,17 +45123,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r1, r8, lsr #17 │ │ │ │ - mvneq r1, r0, ror r8 │ │ │ │ - mvneq r1, ip, ror #16 │ │ │ │ + mvneq r1, r0, lsr #17 │ │ │ │ + mvneq r1, r8, ror #16 │ │ │ │ + mvneq r1, r4, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 385a0 <__cxa_atexit@plt+0x2c16c> │ │ │ │ @@ -45147,16 +45147,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, ip, ror #15 │ │ │ │ - mvneq r1, r8, ror #15 │ │ │ │ + mvneq r1, r4, ror #15 │ │ │ │ + mvneq r1, r0, ror #15 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr sl, [r7, #5] │ │ │ │ ldr r7, [r7, #9] │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ @@ -45264,15 +45264,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, lsl #12 │ │ │ │ + mvneq r1, r4, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -45299,15 +45299,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsl #11 │ │ │ │ + mvneq r1, r8, ror r5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -45350,15 +45350,15 @@ │ │ │ │ sub r3, r6, #3 │ │ │ │ str r3, [r5, #-8] │ │ │ │ stmib r2, {r0, r1, ip} │ │ │ │ str r9, [r2, #16] │ │ │ │ mov r5, lr │ │ │ │ ldr r9, [pc, #56] @ 38910 <__cxa_atexit@plt+0x2c4dc> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ b 388ec <__cxa_atexit@plt+0x2c4b8> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 38900 <__cxa_atexit@plt+0x2c4cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -45619,17 +45619,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r1, r8, ror #1 │ │ │ │ - strheq r1, [fp, #0]! │ │ │ │ - mvneq r1, ip, lsr #1 │ │ │ │ + mvneq r1, r0, ror #1 │ │ │ │ + mvneq r1, r8, lsr #1 │ │ │ │ + mvneq r1, r4, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 38d60 <__cxa_atexit@plt+0x2c92c> │ │ │ │ @@ -45643,31 +45643,31 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, ip, lsr #32 │ │ │ │ - mvneq r1, r8, lsr #32 │ │ │ │ + mvneq r1, r4, lsr #32 │ │ │ │ + mvneq r1, r0, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 38da4 <__cxa_atexit@plt+0x2c970> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 38dac <__cxa_atexit@plt+0x2c978> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [fp, #252]! @ 0xfc │ │ │ │ + ldrdeq r0, [fp, #244]! @ 0xf4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -45693,18 +45693,18 @@ │ │ │ │ bhi 38e38 <__cxa_atexit@plt+0x2ca04> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [pc, #20] @ 38e40 <__cxa_atexit@plt+0x2ca0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 796120 <__cxa_atexit@plt+0x789cec> │ │ │ │ + b 3bafc4 <__cxa_atexit@plt+0x3aeb90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, asr #30 │ │ │ │ + mvneq r0, r0, asr #30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -45949,15 +45949,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 39238 <__cxa_atexit@plt+0x2ce04> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ bicseq pc, r4, r8, lsr #25 │ │ │ │ bicseq r0, r5, r4, asr #2 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ @@ -46037,15 +46037,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r9, [r5, #-12] │ │ │ │ stmdb r5, {r0, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 393b4 <__cxa_atexit@plt+0x2cf80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r0, r5, ip, lsr r0 │ │ │ │ bicseq r0, r5, ip, lsr r0 │ │ │ │ @@ -46065,15 +46065,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ stmda r5, {r0, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #20] @ 39428 <__cxa_atexit@plt+0x2cff4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq pc, r4, ip, asr #31 │ │ │ │ @@ -46092,15 +46092,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r9, [r5, #-12] │ │ │ │ stmdb r5, {r0, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 39490 <__cxa_atexit@plt+0x2d05c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq pc, r4, r0, ror #30 │ │ │ │ bicseq pc, r4, ip, lsr #16 │ │ │ │ @@ -46120,15 +46120,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ stmda r5, {r0, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #20] @ 39504 <__cxa_atexit@plt+0x2d0d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrsheq pc, [r4, #224] @ 0xe0 @ │ │ │ │ @@ -46172,17 +46172,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r0, r4, asr #16 │ │ │ │ - mvneq r0, ip, lsl #16 │ │ │ │ - mvneq r0, r8, lsl #16 │ │ │ │ + mvneq r0, ip, lsr r8 │ │ │ │ + mvneq r0, r4, lsl #16 │ │ │ │ + mvneq r0, r0, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 39604 <__cxa_atexit@plt+0x2d1d0> │ │ │ │ @@ -46196,16 +46196,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r0, r8, lsl #15 │ │ │ │ - mvneq r0, r4, lsl #15 │ │ │ │ + mvneq r0, r0, lsl #15 │ │ │ │ + mvneq r0, ip, ror r7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr sl, [r7, #5] │ │ │ │ ldr r7, [r7, #9] │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ @@ -46265,15 +46265,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, ror #12 │ │ │ │ + mvneq r0, r0, ror #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -46300,15 +46300,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [fp, #92]! @ 0x5c │ │ │ │ + ldrdeq r0, [fp, #84]! @ 0x54 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -46351,15 +46351,15 @@ │ │ │ │ sub r3, r6, #3 │ │ │ │ str r3, [r5, #-8] │ │ │ │ stmib r2, {r0, r1, ip} │ │ │ │ str r9, [r2, #16] │ │ │ │ mov r5, lr │ │ │ │ ldr r9, [pc, #56] @ 398b4 <__cxa_atexit@plt+0x2d480> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ b 39890 <__cxa_atexit@plt+0x2d45c> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 398a4 <__cxa_atexit@plt+0x2d470> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -46408,17 +46408,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - @ instruction: 0x01eb0494 │ │ │ │ - mvneq r0, ip, asr r4 │ │ │ │ - mvneq r0, r8, asr r4 │ │ │ │ + mvneq r0, ip, lsl #9 │ │ │ │ + mvneq r0, r4, asr r4 │ │ │ │ + mvneq r0, r0, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 399b4 <__cxa_atexit@plt+0x2d580> │ │ │ │ @@ -46432,16 +46432,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [fp, #56]! @ 0x38 │ │ │ │ - ldrdeq r0, [fp, #52]! @ 0x34 │ │ │ │ + ldrdeq r0, [fp, #48]! @ 0x30 │ │ │ │ + mvneq r0, ip, asr #7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -46500,17 +46500,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r0, r4, lsr #6 │ │ │ │ - mvneq r0, ip, ror #5 │ │ │ │ - mvneq r0, r8, ror #5 │ │ │ │ + mvneq r0, ip, lsl r3 │ │ │ │ + mvneq r0, r4, ror #5 │ │ │ │ + mvneq r0, r0, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 39b24 <__cxa_atexit@plt+0x2d6f0> │ │ │ │ @@ -46524,16 +46524,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r0, r8, ror #4 │ │ │ │ - mvneq r0, r4, ror #4 │ │ │ │ + mvneq r0, r0, ror #4 │ │ │ │ + mvneq r0, ip, asr r2 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -46567,16 +46567,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r0, [fp, #28]! │ │ │ │ - mvneq r0, ip, asr #3 │ │ │ │ + strheq r0, [fp, #20]! │ │ │ │ + mvneq r0, r4, asr #3 │ │ │ │ ldrheq lr, [r4, #240] @ 0xf0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 39c60 <__cxa_atexit@plt+0x2d82c> │ │ │ │ @@ -46609,17 +46609,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ @ instruction: 0x01bdde85 │ │ │ │ - mvneq r0, ip, asr #2 │ │ │ │ - mvneq r0, ip, asr r1 │ │ │ │ + mvneq r0, r4, asr #2 │ │ │ │ mvneq r0, r4, asr r1 │ │ │ │ + mvneq r0, ip, asr #2 │ │ │ │ bicseq lr, r4, ip, asr sp │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -46668,15 +46668,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ ldrsbeq lr, [r4, #192] @ 0xc0 │ │ │ │ - ldrdeq r0, [fp, #12]! │ │ │ │ + ldrdeq r0, [fp, #4]! │ │ │ │ bicseq lr, r4, r8, lsr #25 │ │ │ │ ldrheq pc, [r4, #104] @ 0x68 @ │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ @@ -46699,26 +46699,26 @@ │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r0, r9 │ │ │ │ str r1, [r0, #8]! │ │ │ │ str r0, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #20]! │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 39e28 <__cxa_atexit@plt+0x2d9f4> │ │ │ │ ldr r2, [pc, #48] @ 39e34 <__cxa_atexit@plt+0x2da00> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #44] @ 39e38 <__cxa_atexit@plt+0x2da04> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbcc │ │ │ │ @@ -46736,15 +46736,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 39e80 <__cxa_atexit@plt+0x2da4c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsl #30 │ │ │ │ + mvneq pc, r0, lsl #30 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 39f38 <__cxa_atexit@plt+0x2db04> │ │ │ │ ldr lr, [pc, #160] @ 39f44 <__cxa_atexit@plt+0x2db10> │ │ │ │ @@ -46786,15 +46786,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq pc, [sl, #224]! @ 0xe0 @ │ │ │ │ + mvneq pc, r8, lsr #29 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -46854,15 +46854,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq pc, ip, ror #26 │ │ │ │ + mvneq pc, r4, ror #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -46901,15 +46901,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3a114 <__cxa_atexit@plt+0x2dce0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, ror ip @ │ │ │ │ + mvneq pc, ip, ror #24 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3a1cc <__cxa_atexit@plt+0x2dd98> │ │ │ │ ldr lr, [pc, #160] @ 3a1d8 <__cxa_atexit@plt+0x2dda4> │ │ │ │ @@ -46951,15 +46951,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq pc, ip, lsl ip @ │ │ │ │ + mvneq pc, r4, lsl ip @ │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -47019,15 +47019,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq pc, [sl, #168]! @ 0xa8 │ │ │ │ + ldrdeq pc, [sl, #160]! @ 0xa0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -47275,21 +47275,21 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r7, [sp, #12] │ │ │ │ mov r8, ip │ │ │ │ ldr r9, [sp, #16] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff75c │ │ │ │ ldrheq lr, [r4, #60] @ 0x3c │ │ │ │ - mvneq pc, r4, asr #15 │ │ │ │ + strheq pc, [sl, #124]! @ 0x7c @ │ │ │ │ bicseq lr, r4, r0, lsl #7 │ │ │ │ @ instruction: 0xfffffe10 │ │ │ │ @ instruction: 0xfffffb2c │ │ │ │ @ instruction: 0xfffff7dc │ │ │ │ bicseq lr, r4, ip, lsr r4 │ │ │ │ - mvneq pc, r4, asr #16 │ │ │ │ + mvneq pc, ip, lsr r8 @ │ │ │ │ ldrsheq lr, [r4, #60] @ 0x3c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 3a73c <__cxa_atexit@plt+0x2e308> │ │ │ │ add sl, r7, #8 │ │ │ │ @@ -47297,15 +47297,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3a744 <__cxa_atexit@plt+0x2e310> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, asr #12 │ │ │ │ + mvneq pc, ip, lsr r6 @ │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3a7fc <__cxa_atexit@plt+0x2e3c8> │ │ │ │ ldr lr, [pc, #160] @ 3a808 <__cxa_atexit@plt+0x2e3d4> │ │ │ │ @@ -47347,15 +47347,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq pc, ip, ror #11 │ │ │ │ + mvneq pc, r4, ror #11 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -47415,15 +47415,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq pc, r8, lsr #9 │ │ │ │ + mvneq pc, r0, lsr #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -47462,15 +47462,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3a9d8 <__cxa_atexit@plt+0x2e5a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq pc, [sl, #48]! @ 0x30 @ │ │ │ │ + mvneq pc, r8, lsr #7 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3aa90 <__cxa_atexit@plt+0x2e65c> │ │ │ │ ldr lr, [pc, #160] @ 3aa9c <__cxa_atexit@plt+0x2e668> │ │ │ │ @@ -47512,15 +47512,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq pc, r8, asr r3 @ │ │ │ │ + mvneq pc, r0, asr r3 @ │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -47580,15 +47580,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq pc, r4, lsl r2 @ │ │ │ │ + mvneq pc, ip, lsl #4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -47817,19 +47817,19 @@ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ ldr r8, [sp, #16] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb98 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ @ instruction: 0xffffeec4 │ │ │ │ bicseq sp, r4, r4, lsr #22 │ │ │ │ - mvneq lr, r0, lsr pc │ │ │ │ + mvneq lr, r8, lsr #30 │ │ │ │ ldrsheq sp, [r4, #168] @ 0xa8 │ │ │ │ @ instruction: 0xffffef44 │ │ │ │ bicseq sp, r4, r4, lsr #23 │ │ │ │ - mvneq lr, ip, lsr #31 │ │ │ │ + mvneq lr, r4, lsr #31 │ │ │ │ bicseq sp, r4, r8, ror #22 │ │ │ │ ldrsbeq lr, [r4, #64] @ 0x40 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -47879,15 +47879,15 @@ │ │ │ │ str r6, [r6, #44] @ 0x2c │ │ │ │ add r9, r1, #2 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [pc, #88] @ 3b0b4 <__cxa_atexit@plt+0x2ec80> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #36] @ 3b09c <__cxa_atexit@plt+0x2ec68> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -47898,15 +47898,15 @@ │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ ldrsheq lr, [r4, #52] @ 0x34 │ │ │ │ @ instruction: 0xffffecf8 │ │ │ │ @ instruction: 0xfffff390 │ │ │ │ - mvneq lr, r4, asr #27 │ │ │ │ + strheq lr, [sl, #220]! @ 0xdc │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ bicseq sp, r4, r0, ror #13 │ │ │ │ bicseq lr, r4, ip, asr #7 │ │ │ │ @ instruction: 0x01d4e398 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ @@ -47946,21 +47946,21 @@ │ │ │ │ stm r2, {r0, fp, lr} │ │ │ │ str r3, [r3, #44] @ 0x2c │ │ │ │ add r9, r1, #2 │ │ │ │ ldr r8, [pc, #44] @ 3b18c <__cxa_atexit@plt+0x2ed58> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r7 │ │ │ │ mov fp, ip │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffebd8 │ │ │ │ @ instruction: 0xfffff270 │ │ │ │ - mvneq lr, r4, lsr #25 │ │ │ │ + @ instruction: 0x01eaec9c │ │ │ │ @ instruction: 0xfffffb18 │ │ │ │ bicseq sp, r4, r0, asr #11 │ │ │ │ bicseq lr, r4, r8, asr #5 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ @@ -47971,15 +47971,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 3b1e8 <__cxa_atexit@plt+0x2edb4> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 3b1ec <__cxa_atexit@plt+0x2edb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sp, r4, r0, asr #17 │ │ │ │ ldrheq lr, [r4, #32] │ │ │ │ @@ -48022,17 +48022,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq lr, ip, asr fp │ │ │ │ - mvneq lr, r4, lsr #22 │ │ │ │ - mvneq lr, r0, lsr #22 │ │ │ │ + mvneq lr, r4, asr fp │ │ │ │ + mvneq lr, ip, lsl fp │ │ │ │ + mvneq lr, r8, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3b2ec <__cxa_atexit@plt+0x2eeb8> │ │ │ │ @@ -48046,16 +48046,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r0, lsr #21 │ │ │ │ - @ instruction: 0x01eaea9c │ │ │ │ + @ instruction: 0x01eaea98 │ │ │ │ + @ instruction: 0x01eaea94 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -48114,17 +48114,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq lr, ip, ror #19 │ │ │ │ - strheq lr, [sl, #148]! @ 0x94 │ │ │ │ - strheq lr, [sl, #144]! @ 0x90 │ │ │ │ + mvneq lr, r4, ror #19 │ │ │ │ + mvneq lr, ip, lsr #19 │ │ │ │ + mvneq lr, r8, lsr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3b45c <__cxa_atexit@plt+0x2f028> │ │ │ │ @@ -48138,16 +48138,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r0, lsr r9 │ │ │ │ - mvneq lr, ip, lsr #18 │ │ │ │ + mvneq lr, r8, lsr #18 │ │ │ │ + mvneq lr, r4, lsr #18 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -48201,15 +48201,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bdc56f │ │ │ │ - mvneq lr, ip, asr #16 │ │ │ │ + mvneq lr, r4, asr #16 │ │ │ │ bicseq sp, r4, r4, lsl #9 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -48234,15 +48234,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3b5e8 <__cxa_atexit@plt+0x2f1b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x01eae798 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3b6a0 <__cxa_atexit@plt+0x2f26c> │ │ │ │ ldr lr, [pc, #160] @ 3b6ac <__cxa_atexit@plt+0x2f278> │ │ │ │ @@ -48284,15 +48284,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq lr, r8, asr #14 │ │ │ │ + mvneq lr, r0, asr #14 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -48352,15 +48352,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq lr, r4, lsl #12 │ │ │ │ + strdeq lr, [sl, #92]! @ 0x5c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -48399,15 +48399,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3b87c <__cxa_atexit@plt+0x2f448> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, ip, lsl #10 │ │ │ │ + mvneq lr, r4, lsl #10 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3b934 <__cxa_atexit@plt+0x2f500> │ │ │ │ ldr lr, [pc, #160] @ 3b940 <__cxa_atexit@plt+0x2f50c> │ │ │ │ @@ -48449,15 +48449,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq lr, [sl, #68]! @ 0x44 │ │ │ │ + mvneq lr, ip, lsr #9 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -48517,15 +48517,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq lr, r0, ror r3 │ │ │ │ + mvneq lr, r8, ror #6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -48595,17 +48595,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq lr, r8, ror #4 │ │ │ │ - mvneq lr, r0, lsr r2 │ │ │ │ - mvneq lr, ip, lsr #4 │ │ │ │ + mvneq lr, r0, ror #4 │ │ │ │ + mvneq lr, r8, lsr #4 │ │ │ │ + mvneq lr, r4, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3bbe0 <__cxa_atexit@plt+0x2f7ac> │ │ │ │ @@ -48619,16 +48619,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, ip, lsr #3 │ │ │ │ - mvneq lr, r8, lsr #3 │ │ │ │ + mvneq lr, r4, lsr #3 │ │ │ │ + mvneq lr, r0, lsr #3 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -48687,17 +48687,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq lr, [sl, #8]! │ │ │ │ - mvneq lr, r0, asr #1 │ │ │ │ - strheq lr, [sl, #12]! │ │ │ │ + strdeq lr, [sl, #0]! │ │ │ │ + strheq lr, [sl, #8]! │ │ │ │ + strheq lr, [sl, #4]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3bd50 <__cxa_atexit@plt+0x2f91c> │ │ │ │ @@ -48711,16 +48711,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, ip, lsr r0 │ │ │ │ - mvneq lr, r8, lsr r0 │ │ │ │ + mvneq lr, r4, lsr r0 │ │ │ │ + mvneq lr, r0, lsr r0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -48774,15 +48774,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bdbc7b │ │ │ │ - mvneq sp, r8, asr pc │ │ │ │ + mvneq sp, r0, asr pc │ │ │ │ @ instruction: 0x01d4cb90 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -48889,15 +48889,15 @@ │ │ │ │ ldr r3, [pc, #44] @ 3c03c <__cxa_atexit@plt+0x2fc08> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #76 @ 0x4c │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov fp, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r4, lsl lr │ │ │ │ + mvneq sp, ip, lsl #28 │ │ │ │ @ instruction: 0xfffff844 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ bicseq ip, r4, ip, lsr sl │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ bicseq ip, r4, r8, ror #19 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ bicseq sp, r4, ip, asr #8 │ │ │ │ @@ -48938,29 +48938,29 @@ │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 3c14c <__cxa_atexit@plt+0x2fd18> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3c130 <__cxa_atexit@plt+0x2fcfc> │ │ │ │ ldr r2, [pc, #60] @ 3c13c <__cxa_atexit@plt+0x2fd08> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #56] @ 3c140 <__cxa_atexit@plt+0x2fd0c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #20]! │ │ │ │ str lr, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ str ip, [r5, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffafc │ │ │ │ @@ -48997,28 +48997,28 @@ │ │ │ │ str lr, [r9, #16] │ │ │ │ str lr, [r9, #4] │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str ip, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3c214 <__cxa_atexit@plt+0x2fde0> │ │ │ │ ldr r2, [pc, #56] @ 3c224 <__cxa_atexit@plt+0x2fdf0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #52] @ 3c228 <__cxa_atexit@plt+0x2fdf4> │ │ │ │ add r8, pc, r8 │ │ │ │ stmib r3, {r0, r1} │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str lr, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 3c218 <__cxa_atexit@plt+0x2fde4> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff11c │ │ │ │ @@ -49138,17 +49138,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sp, ip, ror #19 │ │ │ │ - strheq sp, [sl, #148]! @ 0x94 │ │ │ │ - strheq sp, [sl, #144]! @ 0x90 │ │ │ │ + mvneq sp, r4, ror #19 │ │ │ │ + mvneq sp, ip, lsr #19 │ │ │ │ + mvneq sp, r8, lsr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3c45c <__cxa_atexit@plt+0x30028> │ │ │ │ @@ -49162,16 +49162,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r0, lsr r9 │ │ │ │ - mvneq sp, ip, lsr #18 │ │ │ │ + mvneq sp, r8, lsr #18 │ │ │ │ + mvneq sp, r4, lsr #18 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -49230,17 +49230,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sp, ip, ror r8 │ │ │ │ - mvneq sp, r4, asr #16 │ │ │ │ - mvneq sp, r0, asr #16 │ │ │ │ + mvneq sp, r4, ror r8 │ │ │ │ + mvneq sp, ip, lsr r8 │ │ │ │ + mvneq sp, r8, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3c5cc <__cxa_atexit@plt+0x30198> │ │ │ │ @@ -49254,16 +49254,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r0, asr #15 │ │ │ │ - strheq sp, [sl, #124]! @ 0x7c │ │ │ │ + strheq sp, [sl, #120]! @ 0x78 │ │ │ │ + strheq sp, [sl, #116]! @ 0x74 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -49317,15 +49317,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bdb3ff │ │ │ │ - ldrdeq sp, [sl, #108]! @ 0x6c │ │ │ │ + ldrdeq sp, [sl, #100]! @ 0x64 │ │ │ │ bicseq ip, r4, r4, lsl r3 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -49350,15 +49350,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3c758 <__cxa_atexit@plt+0x30324> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, lsr r6 │ │ │ │ + mvneq sp, r8, lsr #12 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3c810 <__cxa_atexit@plt+0x303dc> │ │ │ │ ldr lr, [pc, #160] @ 3c81c <__cxa_atexit@plt+0x303e8> │ │ │ │ @@ -49400,15 +49400,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq sp, [sl, #88]! @ 0x58 │ │ │ │ + ldrdeq sp, [sl, #80]! @ 0x50 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -49468,15 +49468,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0x01ead494 │ │ │ │ + mvneq sp, ip, lsl #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -49515,15 +49515,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3c9ec <__cxa_atexit@plt+0x305b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ead39c │ │ │ │ + @ instruction: 0x01ead394 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3caa4 <__cxa_atexit@plt+0x30670> │ │ │ │ ldr lr, [pc, #160] @ 3cab0 <__cxa_atexit@plt+0x3067c> │ │ │ │ @@ -49565,15 +49565,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r4, asr #6 │ │ │ │ + mvneq sp, ip, lsr r3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -49633,15 +49633,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, r0, lsl #4 │ │ │ │ + strdeq sp, [sl, #24]! │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -49711,17 +49711,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq sp, [sl, #8]! │ │ │ │ - mvneq sp, r0, asr #1 │ │ │ │ - strheq sp, [sl, #12]! │ │ │ │ + strdeq sp, [sl, #0]! │ │ │ │ + strheq sp, [sl, #8]! │ │ │ │ + strheq sp, [sl, #4]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3cd50 <__cxa_atexit@plt+0x3091c> │ │ │ │ @@ -49735,16 +49735,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, ip, lsr r0 │ │ │ │ - mvneq sp, r8, lsr r0 │ │ │ │ + mvneq sp, r4, lsr r0 │ │ │ │ + mvneq sp, r0, lsr r0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -49803,17 +49803,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq ip, r8, lsl #31 │ │ │ │ - mvneq ip, r0, asr pc │ │ │ │ - mvneq ip, ip, asr #30 │ │ │ │ + mvneq ip, r0, lsl #31 │ │ │ │ + mvneq ip, r8, asr #30 │ │ │ │ + mvneq ip, r4, asr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3cec0 <__cxa_atexit@plt+0x30a8c> │ │ │ │ @@ -49827,16 +49827,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, ip, asr #29 │ │ │ │ - mvneq ip, r8, asr #29 │ │ │ │ + mvneq ip, r4, asr #29 │ │ │ │ + mvneq ip, r0, asr #29 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -49890,15 +49890,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bdab0b │ │ │ │ - mvneq ip, r8, ror #27 │ │ │ │ + mvneq ip, r0, ror #27 │ │ │ │ bicseq fp, r4, r0, lsr #20 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -50008,15 +50008,15 @@ │ │ │ │ ldr r3, [pc, #44] @ 3d1b8 <__cxa_atexit@plt+0x30d84> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #76 @ 0x4c │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov fp, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01eacc98 │ │ │ │ + @ instruction: 0x01eacc90 │ │ │ │ @ instruction: 0xfffff838 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ bicseq fp, r4, r0, asr #17 │ │ │ │ @ instruction: 0xfffffa94 │ │ │ │ bicseq fp, r4, ip, ror #16 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ ldrsbeq ip, [r4, #32] │ │ │ │ @@ -50057,29 +50057,29 @@ │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 3d2c8 <__cxa_atexit@plt+0x30e94> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3d2ac <__cxa_atexit@plt+0x30e78> │ │ │ │ ldr r2, [pc, #60] @ 3d2b8 <__cxa_atexit@plt+0x30e84> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #56] @ 3d2bc <__cxa_atexit@plt+0x30e88> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #28]! │ │ │ │ str lr, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ str ip, [r5, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ @@ -50118,29 +50118,29 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 3d3bc <__cxa_atexit@plt+0x30f88> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 3d39c <__cxa_atexit@plt+0x30f68> │ │ │ │ ldr r1, [pc, #60] @ 3d3ac <__cxa_atexit@plt+0x30f78> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r8, [r3, #24] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ ldr r8, [pc, #32] @ 3d3b0 <__cxa_atexit@plt+0x30f7c> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 3d3a0 <__cxa_atexit@plt+0x30f6c> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff108 │ │ │ │ @@ -50169,36 +50169,36 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #52] @ 3d448 <__cxa_atexit@plt+0x31014> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq ip, r4, lsl #19 │ │ │ │ + mvneq ip, ip, ror r9 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01d4bc94 │ │ │ │ bicseq fp, r4, r4, asr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 3d47c <__cxa_atexit@plt+0x31048> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 3d480 <__cxa_atexit@plt+0x3104c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq fp, r4, r0, asr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -50209,15 +50209,15 @@ │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - ldrdeq ip, [sl, #128]! @ 0x80 │ │ │ │ + mvneq ip, r8, asr #17 │ │ │ │ bicseq fp, r4, r0, asr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 3d570 <__cxa_atexit@plt+0x3113c> │ │ │ │ ldr r1, [pc, #144] @ 3d578 <__cxa_atexit@plt+0x31144> │ │ │ │ @@ -50245,25 +50245,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 3d588 <__cxa_atexit@plt+0x31154> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq ip, r4, ror r8 │ │ │ │ + mvneq ip, ip, ror #16 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq fp, r4, ip, asr #23 │ │ │ │ bicseq fp, r4, ip, ror fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -50279,15 +50279,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 3d5f0 <__cxa_atexit@plt+0x311bc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ bicseq fp, r4, r4, asr #22 │ │ │ │ bicseq fp, r4, r4, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -50296,15 +50296,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 3d628 <__cxa_atexit@plt+0x311f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq fp, r4, r0, lsl #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 3d694 <__cxa_atexit@plt+0x31260> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -50321,30 +50321,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 3d6c4 <__cxa_atexit@plt+0x31290> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 3d740 <__cxa_atexit@plt+0x3130c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -50369,15 +50369,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq ip, r4, ror r6 │ │ │ │ + mvneq ip, ip, ror #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3d784 <__cxa_atexit@plt+0x31350> │ │ │ │ @@ -50388,15 +50388,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r4, lsl #12 │ │ │ │ + strdeq ip, [sl, #92]! @ 0x5c │ │ │ │ bicseq sl, r4, r4, lsr #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 3d83c <__cxa_atexit@plt+0x31408> │ │ │ │ ldr r1, [pc, #144] @ 3d844 <__cxa_atexit@plt+0x31410> │ │ │ │ @@ -50424,25 +50424,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 3d854 <__cxa_atexit@plt+0x31420> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq ip, r8, lsr #11 │ │ │ │ + mvneq ip, r0, lsr #11 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ ldrheq sl, [r4, #192] @ 0xc0 │ │ │ │ bicseq sl, r4, r0, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -50458,15 +50458,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 3d8bc <__cxa_atexit@plt+0x31488> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ bicseq sl, r4, r8, lsr #24 │ │ │ │ ldrsheq sl, [r4, #184] @ 0xb8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -50475,15 +50475,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 3d8f4 <__cxa_atexit@plt+0x314c0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq sl, r4, r4, ror #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 3d960 <__cxa_atexit@plt+0x3152c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -50500,30 +50500,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 3d990 <__cxa_atexit@plt+0x3155c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 3da0c <__cxa_atexit@plt+0x315d8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -50548,15 +50548,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq ip, r8, lsr #7 │ │ │ │ + mvneq ip, r0, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3da50 <__cxa_atexit@plt+0x3161c> │ │ │ │ @@ -50567,15 +50567,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r8, lsr r3 │ │ │ │ + mvneq ip, r0, lsr r3 │ │ │ │ bicseq sl, r4, r4, asr sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -50675,15 +50675,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #76] @ 3dc48 <__cxa_atexit@plt+0x31814> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5, #8]! │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r2, [pc, #40] @ 3dc40 <__cxa_atexit@plt+0x3180c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #28] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ beq 3dc30 <__cxa_atexit@plt+0x317fc> │ │ │ │ mov r5, r3 │ │ │ │ @@ -50705,15 +50705,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #64] @ 3dcb4 <__cxa_atexit@plt+0x31880> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #20]! │ │ │ │ ldr r8, [r5, #-8] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r3, [pc, #28] @ 3dcac <__cxa_atexit@plt+0x31878> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #40] @ 0x28 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 3dca4 <__cxa_atexit@plt+0x31870> │ │ │ │ b 3de48 <__cxa_atexit@plt+0x31a14> │ │ │ │ @@ -50737,15 +50737,15 @@ │ │ │ │ ldr r3, [pc, #40] @ 3dd18 <__cxa_atexit@plt+0x318e4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq fp, r4, r0, ror r7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ @@ -50753,15 +50753,15 @@ │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ ldr r3, [pc, #20] @ 3dd48 <__cxa_atexit@plt+0x31914> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ bicseq fp, r4, r0, asr #14 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 3ddc4 <__cxa_atexit@plt+0x31990> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -50846,16 +50846,16 @@ │ │ │ │ bne 3deb0 <__cxa_atexit@plt+0x31a7c> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #20] │ │ │ │ cmp r0, r1 │ │ │ │ blt 3de78 <__cxa_atexit@plt+0x31a44> │ │ │ │ str r3, [r5, #40]! @ 0x28 │ │ │ │ b 3d024 <__cxa_atexit@plt+0x30bf0> │ │ │ │ - ldrdeq fp, [sl, #224]! @ 0xe0 │ │ │ │ - mvneq fp, r8, ror #29 │ │ │ │ + mvneq fp, r8, asr #29 │ │ │ │ + mvneq fp, r0, ror #29 │ │ │ │ bicseq fp, r4, r8, ror #11 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ mov sl, r4 │ │ │ │ sub ip, r5, #16 │ │ │ │ @@ -50897,15 +50897,15 @@ │ │ │ │ mov r5, ip │ │ │ │ ldr r8, [pc, #60] @ 3dfb0 <__cxa_atexit@plt+0x31b7c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #56] @ 3dfb4 <__cxa_atexit@plt+0x31b80> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [sp, #8] │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r3 │ │ │ │ b 3df98 <__cxa_atexit@plt+0x31b64> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [sl, #828] @ 0x33c │ │ │ │ ldr r0, [sl, #-8] │ │ │ │ mov r4, sl │ │ │ │ bx r0 │ │ │ │ @@ -50985,15 +50985,15 @@ │ │ │ │ ldr r3, [pc, #116] @ 3e144 <__cxa_atexit@plt+0x31d10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #112] @ 3e148 <__cxa_atexit@plt+0x31d14> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r3, [r5, #20] │ │ │ │ ldr lr, [pc, #60] @ 3e140 <__cxa_atexit@plt+0x31d0c> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -51027,15 +51027,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r2, [pc, #100] @ 3e1e0 <__cxa_atexit@plt+0x31dac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ ldr lr, [pc, #56] @ 3e1d8 <__cxa_atexit@plt+0x31da4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r8, #7] │ │ │ │ ldr r0, [r8, #11] │ │ │ │ ldr r2, [r3, #7] │ │ │ │ @@ -51068,15 +51068,15 @@ │ │ │ │ ldr r3, [pc, #40] @ 3e244 <__cxa_atexit@plt+0x31e10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq fp, r4, r4, asr #4 │ │ │ │ andeq r0, r0, r6 │ │ │ │ @@ -51084,15 +51084,15 @@ │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ ldr r3, [pc, #20] @ 3e274 <__cxa_atexit@plt+0x31e40> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ bicseq fp, r4, r4, lsl r2 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 3e2f0 <__cxa_atexit@plt+0x31ebc> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -51192,17 +51192,17 @@ │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r3, [pc, #24] @ 3e428 <__cxa_atexit@plt+0x31ff4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ b 3d024 <__cxa_atexit@plt+0x30bf0> │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq fp, r4, ror r9 │ │ │ │ - strheq fp, [sl, #144]! @ 0x90 │ │ │ │ - mvneq fp, r8, asr r9 │ │ │ │ + mvneq fp, ip, ror #18 │ │ │ │ + mvneq fp, r8, lsr #19 │ │ │ │ + mvneq fp, r0, asr r9 │ │ │ │ bicseq fp, r4, r0, rrx │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r5, #16]! │ │ │ │ ldmdb r5, {r3, r8, r9} │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ @@ -51247,15 +51247,15 @@ │ │ │ │ stm lr, {r1, r2, r9} │ │ │ │ str r3, [r3, #36] @ 0x24 │ │ │ │ mov r5, ip │ │ │ │ ldr r8, [pc, #52] @ 3e528 <__cxa_atexit@plt+0x320f4> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #48] @ 3e52c <__cxa_atexit@plt+0x320f8> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -51304,28 +51304,28 @@ │ │ │ │ ldr r2, [pc, #80] @ 3e61c <__cxa_atexit@plt+0x321e8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r3 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #40] @ 3e614 <__cxa_atexit@plt+0x321e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r9, [r5, #-4]! │ │ │ │ add r2, r7, #1 │ │ │ │ ldmdb r5, {r7, r8} │ │ │ │ str r2, [r5] │ │ │ │ mov sl, r3 │ │ │ │ b 3d024 <__cxa_atexit@plt+0x30bf0> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - mvneq fp, ip, ror r7 │ │ │ │ + mvneq fp, r4, ror r7 │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ ldrsbeq sl, [r4, #172] @ 0xac │ │ │ │ bicseq sl, r4, ip, asr #29 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ @@ -51343,30 +51343,30 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [pc, #72] @ 3e6b4 <__cxa_atexit@plt+0x32280> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5] │ │ │ │ add sl, r1, #2 │ │ │ │ mov r8, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #36] @ 3e6b8 <__cxa_atexit@plt+0x32284> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r9, [r5, #12]! │ │ │ │ add r2, r7, #1 │ │ │ │ ldmdb r5, {r7, r8} │ │ │ │ str r2, [r5] │ │ │ │ mov sl, r3 │ │ │ │ b 3d024 <__cxa_atexit@plt+0x30bf0> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ bicseq sl, r4, ip, lsr sl │ │ │ │ - ldrdeq fp, [sl, #100]! @ 0x64 │ │ │ │ + mvneq fp, ip, asr #13 │ │ │ │ bicseq sl, r4, r0, lsr lr │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ @@ -51376,24 +51376,24 @@ │ │ │ │ ldr r1, [pc, #64] @ 3e72c <__cxa_atexit@plt+0x322f8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r3] │ │ │ │ add sl, r1, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #24] @ 3e724 <__cxa_atexit@plt+0x322f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r9, [r5, #16]! │ │ │ │ add r3, r7, #1 │ │ │ │ ldmdb r5, {r7, r8} │ │ │ │ str r3, [r5] │ │ │ │ mov sl, r2 │ │ │ │ b 3d024 <__cxa_atexit@plt+0x30bf0> │ │ │ │ - mvneq fp, ip, asr r6 │ │ │ │ + mvneq fp, r4, asr r6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrheq sl, [r4, #156] @ 0x9c │ │ │ │ bicseq sl, r4, ip, asr sp │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r9, [r5, #12]! │ │ │ │ @@ -51456,15 +51456,15 @@ │ │ │ │ mov r5, fp │ │ │ │ ldr r8, [pc, #76] @ 3e87c <__cxa_atexit@plt+0x32448> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #72] @ 3e880 <__cxa_atexit@plt+0x3244c> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r1 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 3e854 <__cxa_atexit@plt+0x32420> │ │ │ │ mov r7, #72 @ 0x48 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 3e864 <__cxa_atexit@plt+0x32430> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -51488,15 +51488,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 3e8dc <__cxa_atexit@plt+0x324a8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 3e8e0 <__cxa_atexit@plt+0x324ac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sl, r4, ip, ror #3 │ │ │ │ bicseq sl, r4, r4, asr ip │ │ │ │ @@ -51789,15 +51789,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r9, [r5, #-12] │ │ │ │ stmdb r5, {r0, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 3ed94 <__cxa_atexit@plt+0x32960> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sl, r4, ip, asr r6 │ │ │ │ bicseq sl, r4, r4, asr #16 │ │ │ │ @@ -51817,15 +51817,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ stmda r5, {r0, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #20] @ 3ee08 <__cxa_atexit@plt+0x329d4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sl, r4, ip, ror #11 │ │ │ │ @@ -51869,17 +51869,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sl, r0, asr #30 │ │ │ │ - mvneq sl, r8, lsl #30 │ │ │ │ - mvneq sl, r4, lsl #30 │ │ │ │ + mvneq sl, r8, lsr pc │ │ │ │ + mvneq sl, r0, lsl #30 │ │ │ │ + strdeq sl, [sl, #236]! @ 0xec │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3ef08 <__cxa_atexit@plt+0x32ad4> │ │ │ │ @@ -51893,16 +51893,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r4, lsl #29 │ │ │ │ - mvneq sl, r0, lsl #29 │ │ │ │ + mvneq sl, ip, ror lr │ │ │ │ + mvneq sl, r8, ror lr │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr sl, [r7, #5] │ │ │ │ ldr r7, [r7, #9] │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ @@ -51962,15 +51962,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, ror #26 │ │ │ │ + mvneq sl, ip, asr sp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -51997,15 +51997,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [sl, #200]! @ 0xc8 │ │ │ │ + ldrdeq sl, [sl, #192]! @ 0xc0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -52048,15 +52048,15 @@ │ │ │ │ sub r3, r6, #3 │ │ │ │ str r3, [r5, #-8] │ │ │ │ stmib r2, {r0, r1, ip} │ │ │ │ str r9, [r2, #16] │ │ │ │ mov r5, lr │ │ │ │ ldr r9, [pc, #56] @ 3f1b8 <__cxa_atexit@plt+0x32d84> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ b 3f194 <__cxa_atexit@plt+0x32d60> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 3f1a8 <__cxa_atexit@plt+0x32d74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -52105,17 +52105,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - @ instruction: 0x01eaab90 │ │ │ │ - mvneq sl, r8, asr fp │ │ │ │ - mvneq sl, r4, asr fp │ │ │ │ + mvneq sl, r8, lsl #23 │ │ │ │ + mvneq sl, r0, asr fp │ │ │ │ + mvneq sl, ip, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3f2b8 <__cxa_atexit@plt+0x32e84> │ │ │ │ @@ -52129,16 +52129,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq sl, [sl, #164]! @ 0xa4 │ │ │ │ - ldrdeq sl, [sl, #160]! @ 0xa0 │ │ │ │ + mvneq sl, ip, asr #21 │ │ │ │ + mvneq sl, r8, asr #21 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -52197,17 +52197,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sl, r0, lsr #20 │ │ │ │ - mvneq sl, r8, ror #19 │ │ │ │ - mvneq sl, r4, ror #19 │ │ │ │ + mvneq sl, r8, lsl sl │ │ │ │ + mvneq sl, r0, ror #19 │ │ │ │ + ldrdeq sl, [sl, #156]! @ 0x9c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3f428 <__cxa_atexit@plt+0x32ff4> │ │ │ │ @@ -52221,16 +52221,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r4, ror #18 │ │ │ │ - mvneq sl, r0, ror #18 │ │ │ │ + mvneq sl, ip, asr r9 │ │ │ │ + mvneq sl, r8, asr r9 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -52264,16 +52264,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [sl, #136]! @ 0x88 │ │ │ │ - mvneq sl, r8, asr #17 │ │ │ │ + strheq sl, [sl, #128]! @ 0x80 │ │ │ │ + mvneq sl, r0, asr #17 │ │ │ │ bicseq r9, r4, ip, lsr #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 3f564 <__cxa_atexit@plt+0x33130> │ │ │ │ @@ -52306,17 +52306,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ @ instruction: 0x01bd8555 │ │ │ │ - mvneq sl, r8, asr #16 │ │ │ │ - mvneq sl, r8, asr r8 │ │ │ │ + mvneq sl, r0, asr #16 │ │ │ │ mvneq sl, r0, asr r8 │ │ │ │ + mvneq sl, r8, asr #16 │ │ │ │ bicseq r9, r4, r8, asr r4 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -52365,15 +52365,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ bicseq r9, r4, ip, asr #7 │ │ │ │ - ldrdeq sl, [sl, #120]! @ 0x78 │ │ │ │ + ldrdeq sl, [sl, #112]! @ 0x70 │ │ │ │ bicseq r9, r4, r4, lsr #7 │ │ │ │ ldrheq r9, [r4, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ @@ -52396,26 +52396,26 @@ │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r0, r9 │ │ │ │ str r1, [r0, #8]! │ │ │ │ str r0, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #20]! │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 3f72c <__cxa_atexit@plt+0x332f8> │ │ │ │ ldr r2, [pc, #48] @ 3f738 <__cxa_atexit@plt+0x33304> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #44] @ 3f73c <__cxa_atexit@plt+0x33308> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbcc │ │ │ │ @@ -52433,15 +52433,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3f784 <__cxa_atexit@plt+0x33350> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, lsl #12 │ │ │ │ + strdeq sl, [sl, #92]! @ 0x5c │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3f83c <__cxa_atexit@plt+0x33408> │ │ │ │ ldr lr, [pc, #160] @ 3f848 <__cxa_atexit@plt+0x33414> │ │ │ │ @@ -52483,15 +52483,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, ip, lsr #11 │ │ │ │ + mvneq sl, r4, lsr #11 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -52551,15 +52551,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sl, r8, ror #8 │ │ │ │ + mvneq sl, r0, ror #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -52598,15 +52598,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 3fa18 <__cxa_atexit@plt+0x335e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, ror r3 │ │ │ │ + mvneq sl, r8, ror #6 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 3fad0 <__cxa_atexit@plt+0x3369c> │ │ │ │ ldr lr, [pc, #160] @ 3fadc <__cxa_atexit@plt+0x336a8> │ │ │ │ @@ -52648,15 +52648,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, r8, lsl r3 │ │ │ │ + mvneq sl, r0, lsl r3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -52716,15 +52716,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq sl, [sl, #20]! │ │ │ │ + mvneq sl, ip, asr #3 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -52972,21 +52972,21 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r7, [sp, #12] │ │ │ │ mov r8, ip │ │ │ │ ldr r9, [sp, #16] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff75c │ │ │ │ ldrheq r8, [r4, #168] @ 0xa8 │ │ │ │ - mvneq r9, r0, asr #29 │ │ │ │ + strheq r9, [sl, #232]! @ 0xe8 │ │ │ │ bicseq r8, r4, ip, ror sl │ │ │ │ @ instruction: 0xfffffe10 │ │ │ │ @ instruction: 0xfffffb2c │ │ │ │ @ instruction: 0xfffff7dc │ │ │ │ bicseq r8, r4, r8, lsr fp │ │ │ │ - mvneq r9, r0, asr #30 │ │ │ │ + mvneq r9, r8, lsr pc │ │ │ │ ldrsheq r8, [r4, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 40040 <__cxa_atexit@plt+0x33c0c> │ │ │ │ add sl, r7, #8 │ │ │ │ @@ -52994,15 +52994,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 40048 <__cxa_atexit@plt+0x33c14> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, asr #26 │ │ │ │ + mvneq r9, r8, lsr sp │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 40100 <__cxa_atexit@plt+0x33ccc> │ │ │ │ ldr lr, [pc, #160] @ 4010c <__cxa_atexit@plt+0x33cd8> │ │ │ │ @@ -53044,15 +53044,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r8, ror #25 │ │ │ │ + mvneq r9, r0, ror #25 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -53112,15 +53112,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r4, lsr #23 │ │ │ │ + @ instruction: 0x01ea9b9c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -53159,15 +53159,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 402dc <__cxa_atexit@plt+0x33ea8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, lsr #21 │ │ │ │ + mvneq r9, r4, lsr #21 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 40394 <__cxa_atexit@plt+0x33f60> │ │ │ │ ldr lr, [pc, #160] @ 403a0 <__cxa_atexit@plt+0x33f6c> │ │ │ │ @@ -53209,15 +53209,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r4, asr sl │ │ │ │ + mvneq r9, ip, asr #20 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -53277,15 +53277,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r0, lsl r9 │ │ │ │ + mvneq r9, r8, lsl #18 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -53514,19 +53514,19 @@ │ │ │ │ ldr r7, [sp, #8] │ │ │ │ ldr r8, [sp, #16] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb98 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ @ instruction: 0xffffeec4 │ │ │ │ bicseq r8, r4, r0, lsr #4 │ │ │ │ - mvneq r9, ip, lsr #12 │ │ │ │ + mvneq r9, r4, lsr #12 │ │ │ │ ldrsheq r8, [r4, #20] │ │ │ │ @ instruction: 0xffffef44 │ │ │ │ bicseq r8, r4, r0, lsr #5 │ │ │ │ - mvneq r9, r8, lsr #13 │ │ │ │ + mvneq r9, r0, lsr #13 │ │ │ │ bicseq r8, r4, r4, ror #4 │ │ │ │ bicseq r8, r4, ip, ror #26 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -53576,15 +53576,15 @@ │ │ │ │ str r6, [r6, #44] @ 0x2c │ │ │ │ add r9, r1, #2 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [pc, #88] @ 409b8 <__cxa_atexit@plt+0x34584> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #36] @ 409a0 <__cxa_atexit@plt+0x3456c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -53595,15 +53595,15 @@ │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0x01d48c90 │ │ │ │ @ instruction: 0xffffecf8 │ │ │ │ @ instruction: 0xfffff390 │ │ │ │ - mvneq r9, r0, asr #9 │ │ │ │ + strheq r9, [sl, #72]! @ 0x48 │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ ldrsbeq r7, [r4, #220] @ 0xdc │ │ │ │ bicseq r8, r4, r8, lsl #25 │ │ │ │ bicseq r8, r4, r4, lsr ip │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ @@ -53643,21 +53643,21 @@ │ │ │ │ stm r2, {r0, fp, lr} │ │ │ │ str r3, [r3, #44] @ 0x2c │ │ │ │ add r9, r1, #2 │ │ │ │ ldr r8, [pc, #44] @ 40a90 <__cxa_atexit@plt+0x3465c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r7 │ │ │ │ mov fp, ip │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffebd8 │ │ │ │ @ instruction: 0xfffff270 │ │ │ │ - mvneq r9, r0, lsr #7 │ │ │ │ + @ instruction: 0x01ea9398 │ │ │ │ @ instruction: 0xfffffb18 │ │ │ │ ldrheq r7, [r4, #204] @ 0xcc │ │ │ │ bicseq r8, r4, r4, lsl #23 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ @@ -53668,15 +53668,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 40aec <__cxa_atexit@plt+0x346b8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 40af0 <__cxa_atexit@plt+0x346bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r7, r4, ip, asr pc │ │ │ │ bicseq r8, r4, ip, asr #22 │ │ │ │ @@ -53719,17 +53719,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r9, r8, asr r2 │ │ │ │ - mvneq r9, r0, lsr #4 │ │ │ │ - mvneq r9, ip, lsl r2 │ │ │ │ + mvneq r9, r0, asr r2 │ │ │ │ + mvneq r9, r8, lsl r2 │ │ │ │ + mvneq r9, r4, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 40bf0 <__cxa_atexit@plt+0x347bc> │ │ │ │ @@ -53743,16 +53743,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01ea919c │ │ │ │ - @ instruction: 0x01ea9198 │ │ │ │ + @ instruction: 0x01ea9194 │ │ │ │ + @ instruction: 0x01ea9190 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -53811,17 +53811,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r9, r8, ror #1 │ │ │ │ - strheq r9, [sl, #0]! │ │ │ │ - mvneq r9, ip, lsr #1 │ │ │ │ + mvneq r9, r0, ror #1 │ │ │ │ + mvneq r9, r8, lsr #1 │ │ │ │ + mvneq r9, r4, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 40d60 <__cxa_atexit@plt+0x3492c> │ │ │ │ @@ -53835,16 +53835,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r9, ip, lsr #32 │ │ │ │ - mvneq r9, r8, lsr #32 │ │ │ │ + mvneq r9, r4, lsr #32 │ │ │ │ + mvneq r9, r0, lsr #32 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -53898,15 +53898,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bd6c3f │ │ │ │ - mvneq r8, r8, asr #30 │ │ │ │ + mvneq r8, r0, asr #30 │ │ │ │ bicseq r7, r4, r0, lsl #23 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -53931,15 +53931,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 40eec <__cxa_atexit@plt+0x34ab8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - stlexheq r8, ip, [sl] │ │ │ │ + stlexheq r8, r4, [sl] │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 40fa4 <__cxa_atexit@plt+0x34b70> │ │ │ │ ldr lr, [pc, #160] @ 40fb0 <__cxa_atexit@plt+0x34b7c> │ │ │ │ @@ -53981,15 +53981,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r4, asr #28 │ │ │ │ + mvneq r8, ip, lsr lr │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -54049,15 +54049,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, r0, lsl #26 │ │ │ │ + strdeq r8, [sl, #200]! @ 0xc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -54096,15 +54096,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 41180 <__cxa_atexit@plt+0x34d4c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsl #24 │ │ │ │ + mvneq r8, r0, lsl #24 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 41238 <__cxa_atexit@plt+0x34e04> │ │ │ │ ldr lr, [pc, #160] @ 41244 <__cxa_atexit@plt+0x34e10> │ │ │ │ @@ -54146,15 +54146,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r8, [sl, #176]! @ 0xb0 │ │ │ │ + mvneq r8, r8, lsr #23 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -54214,15 +54214,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, ip, ror #20 │ │ │ │ + mvneq r8, r4, ror #20 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -54292,17 +54292,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r8, r4, ror #18 │ │ │ │ - mvneq r8, ip, lsr #18 │ │ │ │ - mvneq r8, r8, lsr #18 │ │ │ │ + mvneq r8, ip, asr r9 │ │ │ │ + mvneq r8, r4, lsr #18 │ │ │ │ + mvneq r8, r0, lsr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 414e4 <__cxa_atexit@plt+0x350b0> │ │ │ │ @@ -54316,16 +54316,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r8, r8, lsr #17 │ │ │ │ - mvneq r8, r4, lsr #17 │ │ │ │ + mvneq r8, r0, lsr #17 │ │ │ │ + @ instruction: 0x01ea889c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -54384,17 +54384,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r8, [sl, #116]! @ 0x74 │ │ │ │ - strheq r8, [sl, #124]! @ 0x7c │ │ │ │ - strheq r8, [sl, #120]! @ 0x78 │ │ │ │ + mvneq r8, ip, ror #15 │ │ │ │ + strheq r8, [sl, #116]! @ 0x74 │ │ │ │ + strheq r8, [sl, #112]! @ 0x70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 41654 <__cxa_atexit@plt+0x35220> │ │ │ │ @@ -54408,16 +54408,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r8, r8, lsr r7 │ │ │ │ - mvneq r8, r4, lsr r7 │ │ │ │ + mvneq r8, r0, lsr r7 │ │ │ │ + mvneq r8, ip, lsr #14 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -54471,15 +54471,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bd634b │ │ │ │ - mvneq r8, r4, asr r6 │ │ │ │ + mvneq r8, ip, asr #12 │ │ │ │ bicseq r7, r4, ip, lsl #5 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -54586,15 +54586,15 @@ │ │ │ │ ldr r3, [pc, #44] @ 41940 <__cxa_atexit@plt+0x3550c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #76 @ 0x4c │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov fp, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r8, r0, lsl r5 │ │ │ │ + mvneq r8, r8, lsl #10 │ │ │ │ @ instruction: 0xfffff844 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ bicseq r7, r4, r8, lsr r1 │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ bicseq r7, r4, r4, ror #1 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ bicseq r7, r4, r8, asr #22 │ │ │ │ @@ -54635,29 +54635,29 @@ │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 41a50 <__cxa_atexit@plt+0x3561c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 41a34 <__cxa_atexit@plt+0x35600> │ │ │ │ ldr r2, [pc, #60] @ 41a40 <__cxa_atexit@plt+0x3560c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #56] @ 41a44 <__cxa_atexit@plt+0x35610> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #20]! │ │ │ │ str lr, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ str ip, [r5, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffafc │ │ │ │ @@ -54694,28 +54694,28 @@ │ │ │ │ str lr, [r9, #16] │ │ │ │ str lr, [r9, #4] │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str ip, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 41b18 <__cxa_atexit@plt+0x356e4> │ │ │ │ ldr r2, [pc, #56] @ 41b28 <__cxa_atexit@plt+0x356f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #52] @ 41b2c <__cxa_atexit@plt+0x356f8> │ │ │ │ add r8, pc, r8 │ │ │ │ stmib r3, {r0, r1} │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str lr, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 41b1c <__cxa_atexit@plt+0x356e8> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff11c │ │ │ │ @@ -54835,17 +54835,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r8, r8, ror #1 │ │ │ │ - strheq r8, [sl, #0]! │ │ │ │ - mvneq r8, ip, lsr #1 │ │ │ │ + mvneq r8, r0, ror #1 │ │ │ │ + mvneq r8, r8, lsr #1 │ │ │ │ + mvneq r8, r4, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 41d60 <__cxa_atexit@plt+0x3592c> │ │ │ │ @@ -54859,16 +54859,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r8, ip, lsr #32 │ │ │ │ - mvneq r8, r8, lsr #32 │ │ │ │ + mvneq r8, r4, lsr #32 │ │ │ │ + mvneq r8, r0, lsr #32 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -54927,17 +54927,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r7, r8, ror pc │ │ │ │ - mvneq r7, r0, asr #30 │ │ │ │ - mvneq r7, ip, lsr pc │ │ │ │ + mvneq r7, r0, ror pc │ │ │ │ + mvneq r7, r8, lsr pc │ │ │ │ + mvneq r7, r4, lsr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 41ed0 <__cxa_atexit@plt+0x35a9c> │ │ │ │ @@ -54951,16 +54951,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r7, [sl, #236]! @ 0xec │ │ │ │ - strheq r7, [sl, #232]! @ 0xe8 │ │ │ │ + strheq r7, [sl, #228]! @ 0xe4 │ │ │ │ + strheq r7, [sl, #224]! @ 0xe0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -55014,15 +55014,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bd5acf │ │ │ │ - ldrdeq r7, [sl, #216]! @ 0xd8 │ │ │ │ + ldrdeq r7, [sl, #208]! @ 0xd0 │ │ │ │ bicseq r6, r4, r0, lsl sl │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -55047,15 +55047,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4205c <__cxa_atexit@plt+0x35c28> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, lsr #26 │ │ │ │ + mvneq r7, r4, lsr #26 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 42114 <__cxa_atexit@plt+0x35ce0> │ │ │ │ ldr lr, [pc, #160] @ 42120 <__cxa_atexit@plt+0x35cec> │ │ │ │ @@ -55097,15 +55097,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r7, [sl, #196]! @ 0xc4 │ │ │ │ + mvneq r7, ip, asr #25 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -55165,15 +55165,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0x01ea7b90 │ │ │ │ + mvneq r7, r8, lsl #23 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -55212,15 +55212,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 422f0 <__cxa_atexit@plt+0x35ebc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ea7a98 │ │ │ │ + @ instruction: 0x01ea7a90 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 423a8 <__cxa_atexit@plt+0x35f74> │ │ │ │ ldr lr, [pc, #160] @ 423b4 <__cxa_atexit@plt+0x35f80> │ │ │ │ @@ -55262,15 +55262,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r0, asr #20 │ │ │ │ + mvneq r7, r8, lsr sl │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -55330,15 +55330,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq r7, [sl, #140]! @ 0x8c │ │ │ │ + strdeq r7, [sl, #132]! @ 0x84 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -55408,17 +55408,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r7, [sl, #116]! @ 0x74 │ │ │ │ - strheq r7, [sl, #124]! @ 0x7c │ │ │ │ - strheq r7, [sl, #120]! @ 0x78 │ │ │ │ + mvneq r7, ip, ror #15 │ │ │ │ + strheq r7, [sl, #116]! @ 0x74 │ │ │ │ + strheq r7, [sl, #112]! @ 0x70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 42654 <__cxa_atexit@plt+0x36220> │ │ │ │ @@ -55432,16 +55432,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r8, lsr r7 │ │ │ │ - mvneq r7, r4, lsr r7 │ │ │ │ + mvneq r7, r0, lsr r7 │ │ │ │ + mvneq r7, ip, lsr #14 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -55500,17 +55500,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r7, r4, lsl #13 │ │ │ │ - mvneq r7, ip, asr #12 │ │ │ │ - mvneq r7, r8, asr #12 │ │ │ │ + mvneq r7, ip, ror r6 │ │ │ │ + mvneq r7, r4, asr #12 │ │ │ │ + mvneq r7, r0, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 427c4 <__cxa_atexit@plt+0x36390> │ │ │ │ @@ -55524,16 +55524,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r8, asr #11 │ │ │ │ - mvneq r7, r4, asr #11 │ │ │ │ + mvneq r7, r0, asr #11 │ │ │ │ + strheq r7, [sl, #92]! @ 0x5c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -55587,15 +55587,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bd51db │ │ │ │ - mvneq r7, r4, ror #9 │ │ │ │ + ldrdeq r7, [sl, #76]! @ 0x4c │ │ │ │ bicseq r6, r4, ip, lsl r1 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -55705,15 +55705,15 @@ │ │ │ │ ldr r3, [pc, #44] @ 42abc <__cxa_atexit@plt+0x36688> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #76 @ 0x4c │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov fp, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01ea7394 │ │ │ │ + mvneq r7, ip, lsl #7 │ │ │ │ @ instruction: 0xfffff838 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ ldrheq r5, [r4, #252] @ 0xfc │ │ │ │ @ instruction: 0xfffffa94 │ │ │ │ bicseq r5, r4, r8, ror #30 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ bicseq r6, r4, ip, asr #19 │ │ │ │ @@ -55754,29 +55754,29 @@ │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 42bcc <__cxa_atexit@plt+0x36798> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 42bb0 <__cxa_atexit@plt+0x3677c> │ │ │ │ ldr r2, [pc, #60] @ 42bbc <__cxa_atexit@plt+0x36788> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [pc, #56] @ 42bc0 <__cxa_atexit@plt+0x3678c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #28]! │ │ │ │ str lr, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ str ip, [r5, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ @@ -55815,29 +55815,29 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 42cc0 <__cxa_atexit@plt+0x3688c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 42ca0 <__cxa_atexit@plt+0x3686c> │ │ │ │ ldr r1, [pc, #60] @ 42cb0 <__cxa_atexit@plt+0x3687c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r8, [r3, #24] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ ldr r8, [pc, #32] @ 42cb4 <__cxa_atexit@plt+0x36880> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 42ca4 <__cxa_atexit@plt+0x36870> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff108 │ │ │ │ @@ -55866,36 +55866,36 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #52] @ 42d4c <__cxa_atexit@plt+0x36918> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq r7, r0, lsl #1 │ │ │ │ + mvneq r7, r8, ror r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ @ instruction: 0x01d46390 │ │ │ │ bicseq r6, r4, r0, asr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 42d80 <__cxa_atexit@plt+0x3694c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 42d84 <__cxa_atexit@plt+0x36950> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq r6, r4, ip, lsr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -55906,15 +55906,15 @@ │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r6, ip, asr #31 │ │ │ │ + mvneq r6, r4, asr #31 │ │ │ │ bicseq r6, r4, ip, lsr r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 42e74 <__cxa_atexit@plt+0x36a40> │ │ │ │ ldr r1, [pc, #144] @ 42e7c <__cxa_atexit@plt+0x36a48> │ │ │ │ @@ -55942,25 +55942,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 42e8c <__cxa_atexit@plt+0x36a58> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq r6, r0, ror pc │ │ │ │ + mvneq r6, r8, ror #30 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq r6, r4, r8, asr #5 │ │ │ │ bicseq r6, r4, r8, ror r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -55976,15 +55976,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 42ef4 <__cxa_atexit@plt+0x36ac0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ bicseq r6, r4, r0, asr #4 │ │ │ │ bicseq r6, r4, r0, lsl r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -55993,15 +55993,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 42f2c <__cxa_atexit@plt+0x36af8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ ldrsheq r6, [r4, #28] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 42f98 <__cxa_atexit@plt+0x36b64> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -56018,30 +56018,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 42fc8 <__cxa_atexit@plt+0x36b94> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 43044 <__cxa_atexit@plt+0x36c10> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -56066,15 +56066,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r6, r0, ror sp │ │ │ │ + mvneq r6, r8, ror #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 43088 <__cxa_atexit@plt+0x36c54> │ │ │ │ @@ -56085,15 +56085,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r0, lsl #26 │ │ │ │ + strdeq r6, [sl, #200]! @ 0xc8 │ │ │ │ bicseq r5, r4, r0, lsr #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 43140 <__cxa_atexit@plt+0x36d0c> │ │ │ │ ldr r1, [pc, #144] @ 43148 <__cxa_atexit@plt+0x36d14> │ │ │ │ @@ -56121,25 +56121,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 43158 <__cxa_atexit@plt+0x36d24> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq r6, r4, lsr #25 │ │ │ │ + @ instruction: 0x01ea6c9c │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq r5, r4, ip, lsr #7 │ │ │ │ bicseq r5, r4, ip, asr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -56155,15 +56155,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 431c0 <__cxa_atexit@plt+0x36d8c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ bicseq r5, r4, r4, lsr #6 │ │ │ │ ldrsheq r5, [r4, #36] @ 0x24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -56172,15 +56172,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 431f8 <__cxa_atexit@plt+0x36dc4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq r5, r4, r0, ror #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 43264 <__cxa_atexit@plt+0x36e30> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -56197,30 +56197,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 43294 <__cxa_atexit@plt+0x36e60> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 43310 <__cxa_atexit@plt+0x36edc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -56245,15 +56245,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r6, r4, lsr #21 │ │ │ │ + @ instruction: 0x01ea6a9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 43354 <__cxa_atexit@plt+0x36f20> │ │ │ │ @@ -56264,15 +56264,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r4, lsr sl │ │ │ │ + mvneq r6, ip, lsr #20 │ │ │ │ bicseq r5, r4, r0, asr r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -56372,15 +56372,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #76] @ 4354c <__cxa_atexit@plt+0x37118> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5, #8]! │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r2, [pc, #40] @ 43544 <__cxa_atexit@plt+0x37110> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #28] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ beq 43534 <__cxa_atexit@plt+0x37100> │ │ │ │ mov r5, r3 │ │ │ │ @@ -56402,15 +56402,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #64] @ 435b8 <__cxa_atexit@plt+0x37184> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #20]! │ │ │ │ ldr r8, [r5, #-8] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r3, [pc, #28] @ 435b0 <__cxa_atexit@plt+0x3717c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #40] @ 0x28 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 435a8 <__cxa_atexit@plt+0x37174> │ │ │ │ b 4374c <__cxa_atexit@plt+0x37318> │ │ │ │ @@ -56434,15 +56434,15 @@ │ │ │ │ ldr r3, [pc, #40] @ 4361c <__cxa_atexit@plt+0x371e8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq r5, r4, ip, ror #28 │ │ │ │ andeq r0, r0, r6 │ │ │ │ @@ -56450,15 +56450,15 @@ │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ ldr r3, [pc, #20] @ 4364c <__cxa_atexit@plt+0x37218> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ bicseq r5, r4, ip, lsr lr │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 436c8 <__cxa_atexit@plt+0x37294> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -56543,16 +56543,16 @@ │ │ │ │ bne 437b4 <__cxa_atexit@plt+0x37380> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #20] │ │ │ │ cmp r0, r1 │ │ │ │ blt 4377c <__cxa_atexit@plt+0x37348> │ │ │ │ str r3, [r5, #40]! @ 0x28 │ │ │ │ b 42928 <__cxa_atexit@plt+0x364f4> │ │ │ │ - mvneq r6, ip, asr #11 │ │ │ │ - mvneq r6, r4, ror #11 │ │ │ │ + mvneq r6, r4, asr #11 │ │ │ │ + ldrdeq r6, [sl, #92]! @ 0x5c │ │ │ │ bicseq r5, r4, r4, asr lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ mov sl, r4 │ │ │ │ sub ip, r5, #16 │ │ │ │ @@ -56594,15 +56594,15 @@ │ │ │ │ mov r5, ip │ │ │ │ ldr r8, [pc, #60] @ 438b4 <__cxa_atexit@plt+0x37480> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #56] @ 438b8 <__cxa_atexit@plt+0x37484> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [sp, #8] │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r3 │ │ │ │ b 4389c <__cxa_atexit@plt+0x37468> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [sl, #828] @ 0x33c │ │ │ │ ldr r0, [sl, #-8] │ │ │ │ mov r4, sl │ │ │ │ bx r0 │ │ │ │ @@ -56682,15 +56682,15 @@ │ │ │ │ ldr r3, [pc, #116] @ 43a48 <__cxa_atexit@plt+0x37614> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #112] @ 43a4c <__cxa_atexit@plt+0x37618> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r3, [r5, #20] │ │ │ │ ldr lr, [pc, #60] @ 43a44 <__cxa_atexit@plt+0x37610> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -56724,15 +56724,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r2, [pc, #100] @ 43ae4 <__cxa_atexit@plt+0x376b0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ ldr lr, [pc, #56] @ 43adc <__cxa_atexit@plt+0x376a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r8, #7] │ │ │ │ ldr r0, [r8, #11] │ │ │ │ ldr r2, [r3, #7] │ │ │ │ @@ -56765,15 +56765,15 @@ │ │ │ │ ldr r3, [pc, #40] @ 43b48 <__cxa_atexit@plt+0x37714> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq r5, r4, r0, asr #18 │ │ │ │ andeq r0, r0, r6 │ │ │ │ @@ -56781,15 +56781,15 @@ │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ ldr r3, [pc, #20] @ 43b78 <__cxa_atexit@plt+0x37744> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ bicseq r5, r4, r0, lsl r9 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 43bf4 <__cxa_atexit@plt+0x377c0> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -56889,17 +56889,17 @@ │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r3, [pc, #24] @ 43d2c <__cxa_atexit@plt+0x378f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ b 42928 <__cxa_atexit@plt+0x364f4> │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq r6, r0, ror r0 │ │ │ │ - mvneq r6, ip, lsr #1 │ │ │ │ - mvneq r6, r4, asr r0 │ │ │ │ + mvneq r6, r8, rrx │ │ │ │ + mvneq r6, r4, lsr #1 │ │ │ │ + mvneq r6, ip, asr #32 │ │ │ │ bicseq r5, r4, ip, asr r7 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r5, #16]! │ │ │ │ ldmdb r5, {r3, r8, r9} │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ @@ -56944,15 +56944,15 @@ │ │ │ │ stm lr, {r1, r2, r9} │ │ │ │ str r3, [r3, #36] @ 0x24 │ │ │ │ mov r5, ip │ │ │ │ ldr r8, [pc, #52] @ 43e2c <__cxa_atexit@plt+0x379f8> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #48] @ 43e30 <__cxa_atexit@plt+0x379fc> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -57001,28 +57001,28 @@ │ │ │ │ ldr r2, [pc, #80] @ 43f20 <__cxa_atexit@plt+0x37aec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r3 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #40] @ 43f18 <__cxa_atexit@plt+0x37ae4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r9, [r5, #-4]! │ │ │ │ add r2, r7, #1 │ │ │ │ ldmdb r5, {r7, r8} │ │ │ │ str r2, [r5] │ │ │ │ mov sl, r3 │ │ │ │ b 42928 <__cxa_atexit@plt+0x364f4> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - mvneq r5, r8, ror lr │ │ │ │ + mvneq r5, r0, ror lr │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ ldrsbeq r5, [r4, #24] │ │ │ │ bicseq r5, r4, r8, asr #11 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ @@ -57040,30 +57040,30 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [pc, #72] @ 43fb8 <__cxa_atexit@plt+0x37b84> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5] │ │ │ │ add sl, r1, #2 │ │ │ │ mov r8, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #36] @ 43fbc <__cxa_atexit@plt+0x37b88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r9, [r5, #12]! │ │ │ │ add r2, r7, #1 │ │ │ │ ldmdb r5, {r7, r8} │ │ │ │ str r2, [r5] │ │ │ │ mov sl, r3 │ │ │ │ b 42928 <__cxa_atexit@plt+0x364f4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ bicseq r5, r4, r8, lsr r1 │ │ │ │ - ldrdeq r5, [sl, #208]! @ 0xd0 │ │ │ │ + mvneq r5, r8, asr #27 │ │ │ │ bicseq r5, r4, ip, lsr #10 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ @@ -57073,24 +57073,24 @@ │ │ │ │ ldr r1, [pc, #64] @ 44030 <__cxa_atexit@plt+0x37bfc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r3] │ │ │ │ add sl, r1, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r7, [pc, #24] @ 44028 <__cxa_atexit@plt+0x37bf4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r9, [r5, #16]! │ │ │ │ add r3, r7, #1 │ │ │ │ ldmdb r5, {r7, r8} │ │ │ │ str r3, [r5] │ │ │ │ mov sl, r2 │ │ │ │ b 42928 <__cxa_atexit@plt+0x364f4> │ │ │ │ - mvneq r5, r8, asr sp │ │ │ │ + mvneq r5, r0, asr sp │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrheq r5, [r4, #8] │ │ │ │ bicseq r5, r4, r8, asr r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r9, [r5, #12]! │ │ │ │ @@ -57153,15 +57153,15 @@ │ │ │ │ mov r5, fp │ │ │ │ ldr r8, [pc, #76] @ 44180 <__cxa_atexit@plt+0x37d4c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #72] @ 44184 <__cxa_atexit@plt+0x37d50> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r1 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 44158 <__cxa_atexit@plt+0x37d24> │ │ │ │ mov r7, #72 @ 0x48 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 44168 <__cxa_atexit@plt+0x37d34> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -57185,15 +57185,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 441e0 <__cxa_atexit@plt+0x37dac> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 441e4 <__cxa_atexit@plt+0x37db0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r4, r8, lsl #17 │ │ │ │ bicseq r5, r4, r0, lsr #9 │ │ │ │ @@ -57248,15 +57248,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str sl, [r5, #-4] │ │ │ │ ldr r8, [r7, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7ac778 <__cxa_atexit@plt+0x7a0344> │ │ │ │ + b 3d161c <__cxa_atexit@plt+0x3c51e8> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r4, r4, lsr sl │ │ │ │ @ instruction: 0x01d45398 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -57301,15 +57301,15 @@ │ │ │ │ ldr r9, [pc, #168] @ 44428 <__cxa_atexit@plt+0x37ff4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r7, [r8, #4] │ │ │ │ str r8, [r8, #12] │ │ │ │ str r2, [r8, #8]! │ │ │ │ add r5, r5, #8 │ │ │ │ - b 7ac778 <__cxa_atexit@plt+0x7a0344> │ │ │ │ + b 3d161c <__cxa_atexit@plt+0x3c51e8> │ │ │ │ ldr r3, [r5, #8] │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 443e8 <__cxa_atexit@plt+0x37fb4> │ │ │ │ ldr r7, [pc, #96] @ 44410 <__cxa_atexit@plt+0x37fdc> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, sl} │ │ │ │ @@ -57333,17 +57333,17 @@ │ │ │ │ add r8, r2, #1 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ mov sl, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff2ad0 │ │ │ │ - mvneq r5, r8, lsr #19 │ │ │ │ + mvneq r5, r0, lsr #19 │ │ │ │ ldrheq r4, [r4, #212] @ 0xd4 │ │ │ │ - mvneq r5, r0, ror r9 │ │ │ │ + mvneq r5, r8, ror #18 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ bicseq r4, r4, ip, ror #19 │ │ │ │ bicseq r5, r4, r0, ror r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ @@ -57354,15 +57354,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 44514 <__cxa_atexit@plt+0x380e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, lsr #18 │ │ │ │ + mvneq r5, ip, lsl r9 │ │ │ │ bicseq r4, r4, ip, lsr #26 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -57455,15 +57455,15 @@ │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ ldrsbeq r5, [r4, #12] │ │ │ │ bicseq r5, r4, r0, ror #1 │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - mvneq r5, r8, lsr r8 │ │ │ │ + mvneq r5, r0, lsr r8 │ │ │ │ @ instruction: 0x01d4509c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 44678 <__cxa_atexit@plt+0x38244> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -57498,15 +57498,15 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r5, r4, r4, lsl r0 │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ - mvneq r5, ip, asr r7 │ │ │ │ + mvneq r5, r4, asr r7 │ │ │ │ ldrsheq r4, [r4, #240] @ 0xf0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 446e0 <__cxa_atexit@plt+0x382ac> │ │ │ │ str r7, [r5, #-4] │ │ │ │ @@ -57514,15 +57514,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 44514 <__cxa_atexit@plt+0x380e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, lsr #13 │ │ │ │ + @ instruction: 0x01ea569c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 44774 <__cxa_atexit@plt+0x38340> │ │ │ │ ldr r2, [pc, #136] @ 44790 <__cxa_atexit@plt+0x3835c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -57557,17 +57557,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r5, r0, ror #12 │ │ │ │ - mvneq r5, r8, lsr #12 │ │ │ │ - mvneq r5, r4, lsr #12 │ │ │ │ + mvneq r5, r8, asr r6 │ │ │ │ + mvneq r5, r0, lsr #12 │ │ │ │ + mvneq r5, ip, lsl r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 447e8 <__cxa_atexit@plt+0x383b4> │ │ │ │ @@ -57581,16 +57581,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, r4, lsr #11 │ │ │ │ - mvneq r5, r0, lsr #11 │ │ │ │ + @ instruction: 0x01ea559c │ │ │ │ + @ instruction: 0x01ea5598 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr sl, [r7, #5] │ │ │ │ ldr r7, [r7, #9] │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ @@ -57672,15 +57672,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsr #8 │ │ │ │ + mvneq r5, r4, lsr #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -57707,15 +57707,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsr #7 │ │ │ │ + @ instruction: 0x01ea5398 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -57759,15 +57759,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ mov r5, r1 │ │ │ │ ldr r8, [pc, #44] @ 44ae4 <__cxa_atexit@plt+0x386b0> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r3 │ │ │ │ - b 78c8e0 <__cxa_atexit@plt+0x7804ac> │ │ │ │ + b 3b1784 <__cxa_atexit@plt+0x3a5350> │ │ │ │ mov r6, r2 │ │ │ │ b 44ad0 <__cxa_atexit@plt+0x3869c> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov sl, ip │ │ │ │ bx r0 │ │ │ │ @@ -57807,15 +57807,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ - mvneq r5, r0, lsr r2 │ │ │ │ + mvneq r5, r8, lsr #4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r7, r6 │ │ │ │ @@ -57854,15 +57854,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb0c │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ @ instruction: 0xfffffc68 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - mvneq r5, r8, ror r2 │ │ │ │ + mvneq r5, r0, ror r2 │ │ │ │ bicseq r4, r4, r0, lsr #21 │ │ │ │ bicseq r4, r4, r0, lsl r7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ @@ -57914,15 +57914,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 44d44 <__cxa_atexit@plt+0x38910> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 44d48 <__cxa_atexit@plt+0x38914> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrheq r4, [r4, #152] @ 0x98 │ │ │ │ bicseq r3, r4, r4, lsr #31 │ │ │ │ @@ -57938,15 +57938,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 44da4 <__cxa_atexit@plt+0x38970> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 44da8 <__cxa_atexit@plt+0x38974> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r4, r0, ror #18 │ │ │ │ bicseq r4, r4, r4, rrx │ │ │ │ @@ -58005,15 +58005,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 44eb0 <__cxa_atexit@plt+0x38a7c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 44eb4 <__cxa_atexit@plt+0x38a80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r4, r4, ror r8 │ │ │ │ bicseq r3, r4, r8, lsr lr │ │ │ │ @@ -58029,15 +58029,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 44f10 <__cxa_atexit@plt+0x38adc> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 44f14 <__cxa_atexit@plt+0x38ae0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r4, ip, lsl r8 │ │ │ │ ldrsheq r3, [r4, #232] @ 0xe8 │ │ │ │ @@ -58114,15 +58114,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r4, r8, lsl #27 │ │ │ │ + mvneq r4, r0, lsl #27 │ │ │ │ bicseq r3, r4, ip, ror r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 45078 <__cxa_atexit@plt+0x38c44> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ @@ -58185,15 +58185,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r4, ip, ror #24 │ │ │ │ + mvneq r4, r4, ror #24 │ │ │ │ bicseq r3, r4, r0, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 45194 <__cxa_atexit@plt+0x38d60> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ @@ -58249,15 +58249,15 @@ │ │ │ │ str r1, [r5, #4] │ │ │ │ str ip, [r2, #4] │ │ │ │ str r0, [r2, #8] │ │ │ │ str lr, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r9, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ ldr r7, [pc, #32] @ 45290 <__cxa_atexit@plt+0x38e5c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @@ -58276,15 +58276,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 452ec <__cxa_atexit@plt+0x38eb8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 452f0 <__cxa_atexit@plt+0x38ebc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r4, r4, lsr #20 │ │ │ │ bicseq r4, r4, r0, ror #8 │ │ │ │ @@ -58302,15 +58302,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 45354 <__cxa_atexit@plt+0x38f20> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 45358 <__cxa_atexit@plt+0x38f24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r4, r0, lsl #8 │ │ │ │ bicseq r4, r4, r4, lsl #8 │ │ │ │ @@ -58326,15 +58326,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 453b4 <__cxa_atexit@plt+0x38f80> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 453b8 <__cxa_atexit@plt+0x38f84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r4, r4, ror #2 │ │ │ │ ldrheq r4, [r4, #48] @ 0x30 │ │ │ │ @@ -58369,15 +58369,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r4, ip, lsl #19 │ │ │ │ + mvneq r4, r4, lsl #19 │ │ │ │ bicseq r3, r4, r0, lsr #11 │ │ │ │ bicseq r3, r4, r8, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 45478 <__cxa_atexit@plt+0x39044> │ │ │ │ @@ -58443,15 +58443,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r4, r4, ror #16 │ │ │ │ + mvneq r4, ip, asr r8 │ │ │ │ bicseq r3, r4, r8, ror r4 │ │ │ │ bicseq r3, r4, r0, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 455a0 <__cxa_atexit@plt+0x3916c> │ │ │ │ @@ -58512,15 +58512,15 @@ │ │ │ │ ldr r0, [pc, #68] @ 456b0 <__cxa_atexit@plt+0x3927c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r1 │ │ │ │ mov r9, lr │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r6, r2 │ │ │ │ b 45694 <__cxa_atexit@plt+0x39260> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 456a4 <__cxa_atexit@plt+0x39270> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -58554,15 +58554,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ stm r2, {r0, r1, r9} │ │ │ │ sub r0, r6, #11 │ │ │ │ str sl, [r5] │ │ │ │ str r0, [r5, #4] │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r9, lr │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r6, r2 │ │ │ │ b 4573c <__cxa_atexit@plt+0x39308> │ │ │ │ mov r0, #16 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 45754 <__cxa_atexit@plt+0x39320> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -58696,15 +58696,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 4597c <__cxa_atexit@plt+0x39548> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 45980 <__cxa_atexit@plt+0x3954c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d43394 │ │ │ │ bicseq r3, r4, r8, lsr #28 │ │ │ │ @@ -58722,15 +58722,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 459e4 <__cxa_atexit@plt+0x395b0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 459e8 <__cxa_atexit@plt+0x395b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r4, r8, asr #27 │ │ │ │ bicseq r3, r4, ip, asr #27 │ │ │ │ @@ -58746,15 +58746,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 45a44 <__cxa_atexit@plt+0x39610> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 45a48 <__cxa_atexit@plt+0x39614> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrheq r2, [r4, #160] @ 0xa0 │ │ │ │ bicseq r3, r4, r8, ror sp │ │ │ │ @@ -58767,15 +58767,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 45a80 <__cxa_atexit@plt+0x3964c> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ bicseq r3, r4, r0, lsr sp │ │ │ │ bicseq r3, r4, ip, asr r7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ @@ -58829,15 +58829,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 45b90 <__cxa_atexit@plt+0x3975c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 45b94 <__cxa_atexit@plt+0x39760> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r4, r4, ror #24 │ │ │ │ bicseq r3, r4, r0, lsr #24 │ │ │ │ @@ -58853,15 +58853,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 45bf0 <__cxa_atexit@plt+0x397bc> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 45bf4 <__cxa_atexit@plt+0x397c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r2, r4, r0, ror #17 │ │ │ │ ldrsheq r3, [r4, #188] @ 0xbc │ │ │ │ @@ -58874,15 +58874,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 45c2c <__cxa_atexit@plt+0x397f8> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ ldrheq r3, [r4, #180] @ 0xb4 │ │ │ │ bicseq r3, r4, r0, lsl #11 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ @@ -58934,15 +58934,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 45d34 <__cxa_atexit@plt+0x39900> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 45d38 <__cxa_atexit@plt+0x39904> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r4, r8, ror #21 │ │ │ │ bicseq r3, r4, r8, asr #3 │ │ │ │ @@ -58960,15 +58960,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 45d9c <__cxa_atexit@plt+0x39968> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 45da0 <__cxa_atexit@plt+0x3996c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d43a90 │ │ │ │ bicseq r3, r4, r0, lsl #11 │ │ │ │ @@ -58981,15 +58981,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 45dd8 <__cxa_atexit@plt+0x399a4> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ bicseq r3, r4, r8, lsr sl │ │ │ │ bicseq r3, r4, r0, lsl #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 45e44 <__cxa_atexit@plt+0x39a10> │ │ │ │ @@ -59012,27 +59012,27 @@ │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r3, ip, ror #30 │ │ │ │ - mvneq r3, r4, asr #30 │ │ │ │ + mvneq r3, r4, ror #30 │ │ │ │ + mvneq r3, ip, lsr pc │ │ │ │ bicseq r3, r4, r4, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 45e80 <__cxa_atexit@plt+0x39a4c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ - strdeq r3, [sl, #236]! @ 0xec │ │ │ │ + strdeq r3, [sl, #228]! @ 0xe4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 45f0c <__cxa_atexit@plt+0x39ad8> │ │ │ │ ldr r2, [pc, #136] @ 45f28 <__cxa_atexit@plt+0x39af4> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -59067,17 +59067,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r3, r8, asr #29 │ │ │ │ - stlexheq r3, r0, [sl] │ │ │ │ - mvneq r3, ip, lsl #29 │ │ │ │ + mvneq r3, r0, asr #29 │ │ │ │ + mvneq r3, r8, lsl #29 │ │ │ │ + mvneq r3, r4, lsl #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 45f80 <__cxa_atexit@plt+0x39b4c> │ │ │ │ @@ -59091,16 +59091,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, ip, lsl #28 │ │ │ │ - mvneq r3, r8, lsl #28 │ │ │ │ + mvneq r3, r4, lsl #28 │ │ │ │ + mvneq r3, r0, lsl #28 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -59232,15 +59232,15 @@ │ │ │ │ str r7, [r3, #8]! │ │ │ │ sub r5, r5, #8 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ mov r8, r3 │ │ │ │ mov r9, r2 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, ip │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r2 │ │ │ │ @@ -59248,16 +59248,16 @@ │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, ip │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - mvneq r3, r0, lsr ip │ │ │ │ - @ instruction: 0x01ea3c98 │ │ │ │ + mvneq r3, r8, lsr #24 │ │ │ │ + @ instruction: 0x01ea3c90 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ bicseq r3, r4, r4, lsr r6 │ │ │ │ andeq r0, r0, fp │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov lr, fp │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -59300,22 +59300,22 @@ │ │ │ │ ldr r4, [pc, #52] @ 462f0 <__cxa_atexit@plt+0x39ebc> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r8, #8]! │ │ │ │ add r5, r5, #32 │ │ │ │ mov r4, sl │ │ │ │ mov sl, r7 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r0, #56 @ 0x38 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov fp, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - mvneq r3, r8, lsl fp │ │ │ │ - mvneq r3, r0, lsl #23 │ │ │ │ + mvneq r3, r0, lsl fp │ │ │ │ + mvneq r3, r8, ror fp │ │ │ │ @ instruction: 0xfffffd44 │ │ │ │ bicseq r2, r4, r4, asr r8 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r8, r5, #28 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 4639c <__cxa_atexit@plt+0x39f68> │ │ │ │ @@ -59354,15 +59354,15 @@ │ │ │ │ beq 46394 <__cxa_atexit@plt+0x39f60> │ │ │ │ b 46414 <__cxa_atexit@plt+0x39fe0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r3, r4, asr #20 │ │ │ │ + mvneq r3, ip, lsr sl │ │ │ │ muleq r0, r0, r0 │ │ │ │ bicseq r2, r4, r4, asr #3 │ │ │ │ @ instruction: 0x01d42794 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ @@ -59494,15 +59494,15 @@ │ │ │ │ bhi 465dc <__cxa_atexit@plt+0x3a1a8> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r8 │ │ │ │ @@ -59511,15 +59511,15 @@ │ │ │ │ bhi 46620 <__cxa_atexit@plt+0x3a1ec> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r2, r4, ip, lsl r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ @@ -59552,15 +59552,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bd13d6 │ │ │ │ - strdeq r3, [sl, #96]! @ 0x60 │ │ │ │ + mvneq r3, r8, ror #13 │ │ │ │ bicseq r2, r4, r8, lsr #6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -59668,26 +59668,26 @@ │ │ │ │ str r0, [r9, #20] │ │ │ │ mov r0, r9 │ │ │ │ str r8, [r0, #12]! │ │ │ │ str r0, [r9, #28] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #24]! │ │ │ │ add r5, r5, #20 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 468cc <__cxa_atexit@plt+0x3a498> │ │ │ │ ldr r1, [pc, #48] @ 468d8 <__cxa_atexit@plt+0x3a4a4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 468dc <__cxa_atexit@plt+0x3a4a8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ stmib r9, {r2, r3} │ │ │ │ add r5, r5, #20 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd04 │ │ │ │ @@ -59705,15 +59705,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 46924 <__cxa_atexit@plt+0x3a4f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, ror #8 │ │ │ │ + mvneq r3, ip, asr r4 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 469dc <__cxa_atexit@plt+0x3a5a8> │ │ │ │ ldr lr, [pc, #160] @ 469e8 <__cxa_atexit@plt+0x3a5b4> │ │ │ │ @@ -59755,15 +59755,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r3, ip, lsl #8 │ │ │ │ + mvneq r3, r4, lsl #8 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -59823,15 +59823,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r3, r8, asr #5 │ │ │ │ + mvneq r3, r0, asr #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -59870,15 +59870,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 46bb8 <__cxa_atexit@plt+0x3a784> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r3, [sl, #16]! │ │ │ │ + mvneq r3, r8, asr #3 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 46c70 <__cxa_atexit@plt+0x3a83c> │ │ │ │ ldr lr, [pc, #160] @ 46c7c <__cxa_atexit@plt+0x3a848> │ │ │ │ @@ -59920,15 +59920,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r3, r8, ror r1 │ │ │ │ + mvneq r3, r0, ror r1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -59988,15 +59988,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r3, r4, lsr r0 │ │ │ │ + mvneq r3, ip, lsr #32 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -60181,15 +60181,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 47094 <__cxa_atexit@plt+0x3ac60> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r2, [sl, #196]! @ 0xc4 │ │ │ │ + mvneq r2, ip, ror #25 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4714c <__cxa_atexit@plt+0x3ad18> │ │ │ │ ldr lr, [pc, #160] @ 47158 <__cxa_atexit@plt+0x3ad24> │ │ │ │ @@ -60231,15 +60231,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01ea2c9c │ │ │ │ + @ instruction: 0x01ea2c94 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -60299,15 +60299,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r2, r8, asr fp │ │ │ │ + mvneq r2, r0, asr fp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -60346,15 +60346,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 47328 <__cxa_atexit@plt+0x3aef4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, ror #20 │ │ │ │ + mvneq r2, r8, asr sl │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 473e0 <__cxa_atexit@plt+0x3afac> │ │ │ │ ldr lr, [pc, #160] @ 473ec <__cxa_atexit@plt+0x3afb8> │ │ │ │ @@ -60396,15 +60396,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r2, r8, lsl #20 │ │ │ │ + mvneq r2, r0, lsl #20 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -60464,15 +60464,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r2, r4, asr #17 │ │ │ │ + strheq r2, [sl, #140]! @ 0x8c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -60667,15 +60667,15 @@ │ │ │ │ str r3, [r2, #28] │ │ │ │ str r9, [r2, #32] │ │ │ │ ldr r3, [pc, #56] @ 47858 <__cxa_atexit@plt+0x3b424> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 47840 <__cxa_atexit@plt+0x3b40c> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ @@ -60764,15 +60764,15 @@ │ │ │ │ str r0, [r8, #40]! @ 0x28 │ │ │ │ ldr r0, [pc, #60] @ 479dc <__cxa_atexit@plt+0x3b5a8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #32]! │ │ │ │ mov r9, lr │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, lr │ │ │ │ b 479c4 <__cxa_atexit@plt+0x3b590> │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r0 │ │ │ │ @@ -60790,15 +60790,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 47a18 <__cxa_atexit@plt+0x3b5e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, ror r3 │ │ │ │ + mvneq r2, r8, ror #6 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 47ad0 <__cxa_atexit@plt+0x3b69c> │ │ │ │ ldr lr, [pc, #160] @ 47adc <__cxa_atexit@plt+0x3b6a8> │ │ │ │ @@ -60840,15 +60840,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r2, r8, lsl r3 │ │ │ │ + mvneq r2, r0, lsl r3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -60908,15 +60908,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq r2, [sl, #20]! │ │ │ │ + mvneq r2, ip, asr #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -60955,15 +60955,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 47cac <__cxa_atexit@plt+0x3b878> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r2, [sl, #12]! │ │ │ │ + ldrdeq r2, [sl, #4]! │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 47d64 <__cxa_atexit@plt+0x3b930> │ │ │ │ ldr lr, [pc, #160] @ 47d70 <__cxa_atexit@plt+0x3b93c> │ │ │ │ @@ -61005,15 +61005,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r2, r4, lsl #1 │ │ │ │ + mvneq r2, ip, ror r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -61073,15 +61073,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, r0, asr #30 │ │ │ │ + mvneq r1, r8, lsr pc │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -61275,15 +61275,15 @@ │ │ │ │ ldr r5, [pc, #304] @ 482c8 <__cxa_atexit@plt+0x3be94> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #32]! │ │ │ │ mov r4, sl │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ ldr sl, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #36] @ 0x24 │ │ │ │ str lr, [r2, #40] @ 0x28 │ │ │ │ str sl, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 48268 <__cxa_atexit@plt+0x3be34> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -61316,15 +61316,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r8, #40]! @ 0x28 │ │ │ │ str r9, [r3, #32]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ mov sl, ip │ │ │ │ ldr fp, [sp, #28] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r9 │ │ │ │ mov r6, r3 │ │ │ │ @@ -61361,15 +61361,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 48304 <__cxa_atexit@plt+0x3bed0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsl #21 │ │ │ │ + mvneq r1, ip, ror sl │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 483bc <__cxa_atexit@plt+0x3bf88> │ │ │ │ ldr lr, [pc, #160] @ 483c8 <__cxa_atexit@plt+0x3bf94> │ │ │ │ @@ -61411,15 +61411,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r1, ip, lsr #20 │ │ │ │ + mvneq r1, r4, lsr #20 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -61479,15 +61479,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, r8, ror #17 │ │ │ │ + mvneq r1, r0, ror #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -61526,15 +61526,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 48598 <__cxa_atexit@plt+0x3c164> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r1, [sl, #112]! @ 0x70 │ │ │ │ + mvneq r1, r8, ror #15 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 48650 <__cxa_atexit@plt+0x3c21c> │ │ │ │ ldr lr, [pc, #160] @ 4865c <__cxa_atexit@plt+0x3c228> │ │ │ │ @@ -61576,15 +61576,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01ea1798 │ │ │ │ + @ instruction: 0x01ea1790 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -61644,15 +61644,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, r4, asr r6 │ │ │ │ + mvneq r1, ip, asr #12 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -61830,15 +61830,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r9, [r8, #40]! @ 0x28 │ │ │ │ str sl, [ip, #32]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str sl, [r2, #36] @ 0x24 │ │ │ │ add sl, r2, #24 │ │ │ │ cmp fp, sl │ │ │ │ bhi 48b10 <__cxa_atexit@plt+0x3c6dc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #48 @ 0x30 │ │ │ │ @@ -61870,15 +61870,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r0, [r8, #40]! @ 0x28 │ │ │ │ str r9, [ip, #32]! │ │ │ │ mov r5, sl │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ ldr fp, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r0 │ │ │ │ mov r6, ip │ │ │ │ @@ -61942,15 +61942,15 @@ │ │ │ │ str r3, [r2, #28] │ │ │ │ str r9, [r2, #32] │ │ │ │ ldr r3, [pc, #56] @ 48c44 <__cxa_atexit@plt+0x3c810> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 48c2c <__cxa_atexit@plt+0x3c7f8> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ @@ -62034,15 +62034,15 @@ │ │ │ │ str lr, [lr, #32] │ │ │ │ mov r8, lr │ │ │ │ str r0, [r8, #36]! @ 0x24 │ │ │ │ ldr r0, [pc, #52] @ 48db4 <__cxa_atexit@plt+0x3c980> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #28]! │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, lr │ │ │ │ b 48d9c <__cxa_atexit@plt+0x3c968> │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r0 │ │ │ │ @@ -62060,15 +62060,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 48df0 <__cxa_atexit@plt+0x3c9bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strexheq r0, r8, [sl] │ │ │ │ + strexheq r0, r0, [sl] │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 48ea8 <__cxa_atexit@plt+0x3ca74> │ │ │ │ ldr lr, [pc, #160] @ 48eb4 <__cxa_atexit@plt+0x3ca80> │ │ │ │ @@ -62110,15 +62110,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r0, r0, asr #30 │ │ │ │ + mvneq r0, r8, lsr pc │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -62178,15 +62178,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq r0, [sl, #220]! @ 0xdc │ │ │ │ + strdeq r0, [sl, #212]! @ 0xd4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -62225,15 +62225,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 49084 <__cxa_atexit@plt+0x3cc50> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, lsl #26 │ │ │ │ + strdeq r0, [sl, #204]! @ 0xcc │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4913c <__cxa_atexit@plt+0x3cd08> │ │ │ │ ldr lr, [pc, #160] @ 49148 <__cxa_atexit@plt+0x3cd14> │ │ │ │ @@ -62275,15 +62275,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r0, ip, lsr #25 │ │ │ │ + mvneq r0, r4, lsr #25 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -62343,15 +62343,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r0, r8, ror #22 │ │ │ │ + mvneq r0, r0, ror #22 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -62540,15 +62540,15 @@ │ │ │ │ str lr, [lr, #32] │ │ │ │ mov r8, lr │ │ │ │ str ip, [r8, #36]! @ 0x24 │ │ │ │ str sl, [lr, #28]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ ldr sl, [sp, #12] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #36] @ 0x24 │ │ │ │ str sl, [r2, #40] @ 0x28 │ │ │ │ str r3, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp ip, r2 │ │ │ │ bhi 49630 <__cxa_atexit@plt+0x3d1fc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -62581,15 +62581,15 @@ │ │ │ │ str r1, [r8, #36]! @ 0x24 │ │ │ │ str r9, [lr, #28]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ mov sl, r0 │ │ │ │ mov fp, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov fp, r0 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, lr │ │ │ │ @@ -62625,15 +62625,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 496c4 <__cxa_atexit@plt+0x3d290> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, asr #13 │ │ │ │ + strheq r0, [sl, #108]! @ 0x6c │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4977c <__cxa_atexit@plt+0x3d348> │ │ │ │ ldr lr, [pc, #160] @ 49788 <__cxa_atexit@plt+0x3d354> │ │ │ │ @@ -62675,15 +62675,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r0, ip, ror #12 │ │ │ │ + mvneq r0, r4, ror #12 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -62743,15 +62743,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r0, r8, lsr #10 │ │ │ │ + mvneq r0, r0, lsr #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -62790,15 +62790,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 49958 <__cxa_atexit@plt+0x3d524> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, lsr r4 │ │ │ │ + mvneq r0, r8, lsr #8 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 49a10 <__cxa_atexit@plt+0x3d5dc> │ │ │ │ ldr lr, [pc, #160] @ 49a1c <__cxa_atexit@plt+0x3d5e8> │ │ │ │ @@ -62840,15 +62840,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r0, [sl, #56]! @ 0x38 │ │ │ │ + ldrdeq r0, [sl, #48]! @ 0x30 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -62908,15 +62908,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0x01ea0294 │ │ │ │ + mvneq r0, ip, lsl #5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -63094,15 +63094,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r9, [r8, #36]! @ 0x24 │ │ │ │ str sl, [ip, #28]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str sl, [r2, #36] @ 0x24 │ │ │ │ add r2, r2, #24 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 49ed0 <__cxa_atexit@plt+0x3da9c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #44 @ 0x2c │ │ │ │ @@ -63134,15 +63134,15 @@ │ │ │ │ str r0, [r8, #36]! @ 0x24 │ │ │ │ str sl, [ip, #28]! │ │ │ │ mov r4, fp │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ ldr fp, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r0 │ │ │ │ mov r6, ip │ │ │ │ @@ -63206,15 +63206,15 @@ │ │ │ │ str r3, [r2, #28] │ │ │ │ str r9, [r2, #32] │ │ │ │ ldr r3, [pc, #56] @ 4a004 <__cxa_atexit@plt+0x3dbd0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 49fec <__cxa_atexit@plt+0x3dbb8> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ @@ -63295,15 +63295,15 @@ │ │ │ │ str r0, [r9, #16] │ │ │ │ str r3, [r9, #20] │ │ │ │ str r9, [r9, #28] │ │ │ │ mov r8, r9 │ │ │ │ str sl, [r8, #32]! │ │ │ │ str ip, [r9, #24]! │ │ │ │ mov sl, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 4a150 <__cxa_atexit@plt+0x3dd1c> │ │ │ │ mov r0, #40 @ 0x28 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ @@ -63321,15 +63321,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4a1a4 <__cxa_atexit@plt+0x3dd70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, ror #23 │ │ │ │ + ldrdeq pc, [r9, #188]! @ 0xbc │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4a25c <__cxa_atexit@plt+0x3de28> │ │ │ │ ldr lr, [pc, #160] @ 4a268 <__cxa_atexit@plt+0x3de34> │ │ │ │ @@ -63371,15 +63371,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq pc, ip, lsl #23 │ │ │ │ + mvneq pc, r4, lsl #23 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -63439,15 +63439,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq pc, r8, asr #20 │ │ │ │ + mvneq pc, r0, asr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -63486,15 +63486,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4a438 <__cxa_atexit@plt+0x3e004> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r0, asr r9 @ │ │ │ │ + mvneq pc, r8, asr #18 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4a4f0 <__cxa_atexit@plt+0x3e0bc> │ │ │ │ ldr lr, [pc, #160] @ 4a4fc <__cxa_atexit@plt+0x3e0c8> │ │ │ │ @@ -63536,15 +63536,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strdeq pc, [r9, #136]! @ 0x88 │ │ │ │ + strdeq pc, [r9, #128]! @ 0x80 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -63604,15 +63604,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strheq pc, [r9, #116]! @ 0x74 @ │ │ │ │ + mvneq pc, ip, lsr #15 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -63833,15 +63833,15 @@ │ │ │ │ str ip, [ip, #28] │ │ │ │ mov r8, ip │ │ │ │ str lr, [r8, #32]! │ │ │ │ str sl, [ip, #24]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #24] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, ip │ │ │ │ b 4a9cc <__cxa_atexit@plt+0x3e598> │ │ │ │ @@ -63875,15 +63875,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4aa4c <__cxa_atexit@plt+0x3e618> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsr r3 @ │ │ │ │ + mvneq pc, r4, lsr r3 @ │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4ab04 <__cxa_atexit@plt+0x3e6d0> │ │ │ │ ldr lr, [pc, #160] @ 4ab10 <__cxa_atexit@plt+0x3e6dc> │ │ │ │ @@ -63925,15 +63925,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq pc, r4, ror #5 │ │ │ │ + ldrdeq pc, [r9, #44]! @ 0x2c │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -63993,15 +63993,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq pc, r0, lsr #3 │ │ │ │ + @ instruction: 0x01e9f198 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -64040,15 +64040,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4ace0 <__cxa_atexit@plt+0x3e8ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsr #1 │ │ │ │ + mvneq pc, r0, lsr #1 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4ad98 <__cxa_atexit@plt+0x3e964> │ │ │ │ ldr lr, [pc, #160] @ 4ada4 <__cxa_atexit@plt+0x3e970> │ │ │ │ @@ -64090,15 +64090,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq pc, r0, asr r0 @ │ │ │ │ + mvneq pc, r8, asr #32 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -64158,15 +64158,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq lr, ip, lsl #30 │ │ │ │ + mvneq lr, r4, lsl #30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -64340,15 +64340,15 @@ │ │ │ │ str r1, [r9, #20] │ │ │ │ str r9, [r9, #28] │ │ │ │ mov r8, r9 │ │ │ │ str r0, [r8, #32]! │ │ │ │ str lr, [r9, #24]! │ │ │ │ ldr r4, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str ip, [r2, #36] @ 0x24 │ │ │ │ add r2, r2, #24 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 4b22c <__cxa_atexit@plt+0x3edf8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #40 @ 0x28 │ │ │ │ @@ -64373,15 +64373,15 @@ │ │ │ │ str ip, [r9, #16] │ │ │ │ str r3, [r9, #20] │ │ │ │ str r9, [r9, #28] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #32]! │ │ │ │ str r0, [r9, #24]! │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 4b23c <__cxa_atexit@plt+0x3ee08> │ │ │ │ @@ -64443,15 +64443,15 @@ │ │ │ │ str r3, [r2, #28] │ │ │ │ str r9, [r2, #32] │ │ │ │ ldr r3, [pc, #56] @ 4b358 <__cxa_atexit@plt+0x3ef24> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 4b340 <__cxa_atexit@plt+0x3ef0c> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ @@ -64472,15 +64472,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01bcc6c9 │ │ │ │ - strdeq lr, [r9, #144]! @ 0x90 │ │ │ │ + mvneq lr, r8, ror #19 │ │ │ │ bicseq sp, r3, r8, asr #12 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -64567,19 +64567,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r8, [r8, #16] │ │ │ │ str r2, [r8, #12]! │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r8, [pc, #20] @ 4b53c <__cxa_atexit@plt+0x3f108> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrheq sp, [r3, #64] @ 0x40 │ │ │ │ @ instruction: 0xfffffe64 │ │ │ │ @ instruction: 0xfffffeac │ │ │ │ andeq r0, r0, r3 │ │ │ │ @@ -64592,15 +64592,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4b580 <__cxa_atexit@plt+0x3f14c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, lsl #16 │ │ │ │ + mvneq lr, r0, lsl #16 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4b638 <__cxa_atexit@plt+0x3f204> │ │ │ │ ldr lr, [pc, #160] @ 4b644 <__cxa_atexit@plt+0x3f210> │ │ │ │ @@ -64642,15 +64642,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq lr, [r9, #112]! @ 0x70 │ │ │ │ + mvneq lr, r8, lsr #15 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -64710,15 +64710,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq lr, ip, ror #12 │ │ │ │ + mvneq lr, r4, ror #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -64757,15 +64757,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4b814 <__cxa_atexit@plt+0x3f3e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r4, ror r5 │ │ │ │ + mvneq lr, ip, ror #10 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4b8cc <__cxa_atexit@plt+0x3f498> │ │ │ │ ldr lr, [pc, #160] @ 4b8d8 <__cxa_atexit@plt+0x3f4a4> │ │ │ │ @@ -64807,15 +64807,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq lr, ip, lsl r5 │ │ │ │ + mvneq lr, r4, lsl r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -64875,15 +64875,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq lr, [r9, #56]! @ 0x38 │ │ │ │ + ldrdeq lr, [r9, #48]! @ 0x30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -65174,15 +65174,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4be98 <__cxa_atexit@plt+0x3fa64> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sp, [r9, #224]! @ 0xe0 │ │ │ │ + mvneq sp, r8, ror #29 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4bf50 <__cxa_atexit@plt+0x3fb1c> │ │ │ │ ldr lr, [pc, #160] @ 4bf5c <__cxa_atexit@plt+0x3fb28> │ │ │ │ @@ -65224,15 +65224,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - stlexheq sp, r8, [r9] │ │ │ │ + stlexheq sp, r0, [r9] │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -65292,15 +65292,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, r4, asr sp │ │ │ │ + mvneq sp, ip, asr #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -65339,15 +65339,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4c12c <__cxa_atexit@plt+0x3fcf8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, asr ip │ │ │ │ + mvneq sp, r4, asr ip │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4c1e4 <__cxa_atexit@plt+0x3fdb0> │ │ │ │ ldr lr, [pc, #160] @ 4c1f0 <__cxa_atexit@plt+0x3fdbc> │ │ │ │ @@ -65389,15 +65389,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r4, lsl #24 │ │ │ │ + strdeq sp, [r9, #188]! @ 0xbc │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -65457,15 +65457,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, r0, asr #21 │ │ │ │ + strheq sp, [r9, #168]! @ 0xa8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -65791,30 +65791,30 @@ │ │ │ │ add r9, r6, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [pc, #76] @ 4c888 <__cxa_atexit@plt+0x40454> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #60 @ 0x3c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ @ instruction: 0xffffec2c │ │ │ │ - strdeq sp, [r9, #80]! @ 0x50 │ │ │ │ + mvneq sp, r8, ror #11 │ │ │ │ @ instruction: 0xfffff2a4 │ │ │ │ @ instruction: 0xfffffbb0 │ │ │ │ bicseq fp, r3, r4, lsr ip │ │ │ │ bicseq ip, r3, r0, lsr #11 │ │ │ │ bicseq sp, r3, ip, rrx │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ @@ -65856,20 +65856,20 @@ │ │ │ │ str r3, [r3, #48] @ 0x30 │ │ │ │ ldr r3, [pc, #48] @ 4c960 <__cxa_atexit@plt+0x4052c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [pc, #40] @ 4c964 <__cxa_atexit@plt+0x40530> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r7 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffeb20 │ │ │ │ - mvneq sp, r4, ror #9 │ │ │ │ + ldrdeq sp, [r9, #76]! @ 0x4c │ │ │ │ @ instruction: 0xfffff194 │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ bicseq fp, r3, r4, lsr #22 │ │ │ │ bicseq ip, r3, r0, lsr #9 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ @@ -65888,15 +65888,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str sl, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ str r8, [r9, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 4c9d4 <__cxa_atexit@plt+0x405a0> │ │ │ │ mov r7, #8 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 4c9e8 <__cxa_atexit@plt+0x405b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -65915,15 +65915,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4ca2c <__cxa_atexit@plt+0x405f8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, asr r3 │ │ │ │ + mvneq sp, r4, asr r3 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4cae4 <__cxa_atexit@plt+0x406b0> │ │ │ │ ldr lr, [pc, #160] @ 4caf0 <__cxa_atexit@plt+0x406bc> │ │ │ │ @@ -65965,15 +65965,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r4, lsl #6 │ │ │ │ + strdeq sp, [r9, #44]! @ 0x2c │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -66033,15 +66033,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, r0, asr #3 │ │ │ │ + strheq sp, [r9, #24]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -66080,15 +66080,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4ccc0 <__cxa_atexit@plt+0x4088c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, asr #1 │ │ │ │ + mvneq sp, r0, asr #1 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4cd78 <__cxa_atexit@plt+0x40944> │ │ │ │ ldr lr, [pc, #160] @ 4cd84 <__cxa_atexit@plt+0x40950> │ │ │ │ @@ -66130,15 +66130,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r0, ror r0 │ │ │ │ + mvneq sp, r8, rrx │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -66198,15 +66198,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq ip, ip, lsr #30 │ │ │ │ + mvneq ip, r4, lsr #30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -66372,15 +66372,15 @@ │ │ │ │ ldr r1, [pc, #220] @ 4d218 <__cxa_atexit@plt+0x40de4> │ │ │ │ add r1, pc, r1 │ │ │ │ str lr, [r2] │ │ │ │ str r5, [r9, #68]! @ 0x44 │ │ │ │ str r8, [r9, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r3, [r2, #32] │ │ │ │ str r8, [r2, #36] @ 0x24 │ │ │ │ str r0, [r2, #40] @ 0x28 │ │ │ │ add r2, r2, #28 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 4d1b0 <__cxa_atexit@plt+0x40d7c> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ @@ -66391,15 +66391,15 @@ │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [pc, #132] @ 4d210 <__cxa_atexit@plt+0x40ddc> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r2] │ │ │ │ str r0, [r9, #4]! │ │ │ │ str ip, [r9, #4] │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 4d1c0 <__cxa_atexit@plt+0x40d8c> │ │ │ │ mov r0, #8 │ │ │ │ @@ -66437,15 +66437,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4d254 <__cxa_atexit@plt+0x40e20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, lsr fp │ │ │ │ + mvneq ip, ip, lsr #22 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4d30c <__cxa_atexit@plt+0x40ed8> │ │ │ │ ldr lr, [pc, #160] @ 4d318 <__cxa_atexit@plt+0x40ee4> │ │ │ │ @@ -66487,15 +66487,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq ip, [r9, #172]! @ 0xac │ │ │ │ + ldrdeq ip, [r9, #164]! @ 0xa4 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -66555,15 +66555,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0x01e9c998 │ │ │ │ + @ instruction: 0x01e9c990 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -66602,15 +66602,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4d4e8 <__cxa_atexit@plt+0x410b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, lsr #17 │ │ │ │ + @ instruction: 0x01e9c898 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4d5a0 <__cxa_atexit@plt+0x4116c> │ │ │ │ ldr lr, [pc, #160] @ 4d5ac <__cxa_atexit@plt+0x41178> │ │ │ │ @@ -66652,15 +66652,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq ip, r8, asr #16 │ │ │ │ + mvneq ip, r0, asr #16 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -66720,15 +66720,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq ip, r4, lsl #14 │ │ │ │ + strdeq ip, [r9, #108]! @ 0x6c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -66904,15 +66904,15 @@ │ │ │ │ ldr r1, [pc, #116] @ 4da00 <__cxa_atexit@plt+0x415cc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ str r8, [r9, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 4d9c4 <__cxa_atexit@plt+0x41590> │ │ │ │ mov r7, #8 │ │ │ │ @@ -66960,15 +66960,15 @@ │ │ │ │ stm lr, {r0, r9, sl} │ │ │ │ add lr, r2, #20 │ │ │ │ stm lr, {r3, r8, r9, sl} │ │ │ │ sub sl, r6, #5 │ │ │ │ ldr r8, [pc, #44] @ 4daa8 <__cxa_atexit@plt+0x41674> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, ip │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r7, [pc, #32] @ 4daac <__cxa_atexit@plt+0x41678> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, ip │ │ │ │ bx r0 │ │ │ │ @@ -66989,15 +66989,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 4db10 <__cxa_atexit@plt+0x416dc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 4db14 <__cxa_atexit@plt+0x416e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r3, r0, lsl r0 │ │ │ │ bicseq fp, r3, r4, asr #28 │ │ │ │ @@ -67013,15 +67013,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 4db70 <__cxa_atexit@plt+0x4173c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 4db74 <__cxa_atexit@plt+0x41740> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r3, ip, ror ip │ │ │ │ @ instruction: 0x01d3b198 │ │ │ │ @@ -67037,15 +67037,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 4dbd0 <__cxa_atexit@plt+0x4179c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 4dbd4 <__cxa_atexit@plt+0x417a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r3, ip, lsl ip │ │ │ │ ldrheq fp, [r3, #36] @ 0x24 │ │ │ │ @@ -67058,15 +67058,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 4dc0c <__cxa_atexit@plt+0x417d8> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 772364 <__cxa_atexit@plt+0x765f30> │ │ │ │ + b 397208 <__cxa_atexit@plt+0x38add4> │ │ │ │ bicseq fp, r3, r8, asr sp │ │ │ │ bicseq sl, r3, r4, lsl #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 4dcb8 <__cxa_atexit@plt+0x41884> │ │ │ │ @@ -67095,25 +67095,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 4dcd0 <__cxa_atexit@plt+0x4189c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq ip, ip, lsr #2 │ │ │ │ + mvneq ip, r4, lsr #2 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq sl, r3, r0, lsl r8 │ │ │ │ bicseq sl, r3, r0, asr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -67129,15 +67129,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 4dd38 <__cxa_atexit@plt+0x41904> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ bicseq sl, r3, r8, lsl #15 │ │ │ │ bicseq sl, r3, r8, asr r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -67146,15 +67146,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 4dd70 <__cxa_atexit@plt+0x4193c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq sl, r3, r4, asr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 4dddc <__cxa_atexit@plt+0x419a8> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -67171,30 +67171,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 4de0c <__cxa_atexit@plt+0x419d8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 4de88 <__cxa_atexit@plt+0x41a54> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -67219,15 +67219,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq fp, ip, lsr #30 │ │ │ │ + mvneq fp, r4, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 4decc <__cxa_atexit@plt+0x41a98> │ │ │ │ @@ -67238,15 +67238,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq fp, [r9, #236]! @ 0xec │ │ │ │ + strheq fp, [r9, #228]! @ 0xe4 │ │ │ │ ldrheq sl, [r3, #84] @ 0x54 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -67307,15 +67307,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq fp, r0, lsl #28 │ │ │ │ + strdeq fp, [r9, #216]! @ 0xd8 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ bicseq sl, r3, r0, lsr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ @@ -67355,15 +67355,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #76] @ 4e0e8 <__cxa_atexit@plt+0x41cb4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r2, [pc, #40] @ 4e0e0 <__cxa_atexit@plt+0x41cac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ beq 4e0d0 <__cxa_atexit@plt+0x41c9c> │ │ │ │ mov r5, r3 │ │ │ │ @@ -67385,15 +67385,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ ldr r2, [pc, #60] @ 4e154 <__cxa_atexit@plt+0x41d20> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r3, [pc, #28] @ 4e14c <__cxa_atexit@plt+0x41d18> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #28] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 4e144 <__cxa_atexit@plt+0x41d10> │ │ │ │ b 4e2bc <__cxa_atexit@plt+0x41e88> │ │ │ │ @@ -67418,29 +67418,29 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r8, [r5, #16] │ │ │ │ str r1, [r5, #20] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r5, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #16]! │ │ │ │ ldr r3, [pc, #20] @ 4e1e4 <__cxa_atexit@plt+0x41db0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 4e260 <__cxa_atexit@plt+0x41e2c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq fp, r4, asr fp │ │ │ │ + mvneq fp, ip, asr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 4e2a4 <__cxa_atexit@plt+0x41e70> │ │ │ │ @@ -67484,15 +67484,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, r4, ror #21 │ │ │ │ + ldrdeq fp, [r9, #172]! @ 0xac │ │ │ │ andeq r0, r0, r8, ror #30 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #32] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 4e2d8 <__cxa_atexit@plt+0x41ea4> │ │ │ │ @@ -67526,16 +67526,16 @@ │ │ │ │ bge 4e2d0 <__cxa_atexit@plt+0x41e9c> │ │ │ │ b 4e2fc <__cxa_atexit@plt+0x41ec8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, r4, ror #20 │ │ │ │ - mvneq fp, r8, ror #20 │ │ │ │ + mvneq fp, ip, asr sl │ │ │ │ + mvneq fp, r0, ror #20 │ │ │ │ bicseq sl, r3, r0, lsr r1 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -67587,15 +67587,15 @@ │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str fp, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [pc, #48] @ 4e478 <__cxa_atexit@plt+0x42044> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -67630,15 +67630,15 @@ │ │ │ │ str r3, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ mov r5, r1 │ │ │ │ ldr r9, [pc, #56] @ 4e52c <__cxa_atexit@plt+0x420f8> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 4e50c <__cxa_atexit@plt+0x420d8> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 4e520 <__cxa_atexit@plt+0x420ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -67677,15 +67677,15 @@ │ │ │ │ str r3, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ mov r5, r1 │ │ │ │ ldr r9, [pc, #60] @ 4e5ec <__cxa_atexit@plt+0x421b8> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 4e5c8 <__cxa_atexit@plt+0x42194> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #12] @ 4e5e0 <__cxa_atexit@plt+0x421ac> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -67707,15 +67707,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 4e648 <__cxa_atexit@plt+0x42214> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 4e64c <__cxa_atexit@plt+0x42218> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r3, ip, asr r1 │ │ │ │ bicseq sl, r3, r0, asr #13 │ │ │ │ @@ -67731,15 +67731,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 4e6a8 <__cxa_atexit@plt+0x42274> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 4e6ac <__cxa_atexit@plt+0x42278> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq fp, r3, r8, lsr #6 │ │ │ │ bicseq sl, r3, ip, ror #31 │ │ │ │ @@ -67757,15 +67757,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 4e710 <__cxa_atexit@plt+0x422dc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 4e714 <__cxa_atexit@plt+0x422e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq sl, r3, r0, asr r3 │ │ │ │ bicseq fp, r3, ip, asr #5 │ │ │ │ @@ -67795,27 +67795,27 @@ │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq fp, r0, lsr r6 │ │ │ │ - mvneq fp, r8, lsl #12 │ │ │ │ + mvneq fp, r8, lsr #12 │ │ │ │ + mvneq fp, r0, lsl #12 │ │ │ │ bicseq fp, r3, r8, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 4e7bc <__cxa_atexit@plt+0x42388> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ - mvneq fp, r0, asr #11 │ │ │ │ + strheq fp, [r9, #88]! @ 0x58 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 4e848 <__cxa_atexit@plt+0x42414> │ │ │ │ ldr r2, [pc, #136] @ 4e864 <__cxa_atexit@plt+0x42430> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -67850,17 +67850,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq fp, ip, lsl #11 │ │ │ │ - mvneq fp, r4, asr r5 │ │ │ │ - mvneq fp, r0, asr r5 │ │ │ │ + mvneq fp, r4, lsl #11 │ │ │ │ + mvneq fp, ip, asr #10 │ │ │ │ + mvneq fp, r8, asr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 4e8bc <__cxa_atexit@plt+0x42488> │ │ │ │ @@ -67874,16 +67874,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq fp, [r9, #64]! @ 0x40 │ │ │ │ - mvneq fp, ip, asr #9 │ │ │ │ + mvneq fp, r8, asr #9 │ │ │ │ + mvneq fp, r4, asr #9 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -68015,15 +68015,15 @@ │ │ │ │ str r7, [r3, #8]! │ │ │ │ sub r5, r5, #8 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ mov r8, r3 │ │ │ │ mov r9, r2 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, ip │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r2 │ │ │ │ @@ -68031,16 +68031,16 @@ │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, ip │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - strdeq fp, [r9, #36]! @ 0x24 │ │ │ │ - mvneq fp, ip, asr r3 │ │ │ │ + mvneq fp, ip, ror #5 │ │ │ │ + mvneq fp, r4, asr r3 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ ldrsbeq sl, [r3, #236] @ 0xec │ │ │ │ andeq r0, r0, fp │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -68084,22 +68084,22 @@ │ │ │ │ ldr r7, [pc, #52] @ 4ec30 <__cxa_atexit@plt+0x427fc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r8, #8]! │ │ │ │ add r5, r5, #32 │ │ │ │ mov r4, fp │ │ │ │ mov r7, sl │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - ldrdeq fp, [r9, #28]! │ │ │ │ - mvneq fp, r0, asr #4 │ │ │ │ + ldrdeq fp, [r9, #20]! │ │ │ │ + mvneq fp, r8, lsr r2 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ bicseq r9, r3, r4, lsl pc │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r8, r5, #28 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 4ecdc <__cxa_atexit@plt+0x428a8> │ │ │ │ @@ -68138,15 +68138,15 @@ │ │ │ │ beq 4ecd4 <__cxa_atexit@plt+0x428a0> │ │ │ │ b 4ed54 <__cxa_atexit@plt+0x42920> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq fp, r4, lsl #2 │ │ │ │ + strdeq fp, [r9, #12]! │ │ │ │ muleq r0, r0, r0 │ │ │ │ bicseq r9, r3, r4, lsl #17 │ │ │ │ bicseq r9, r3, r4, asr lr │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ @@ -68278,15 +68278,15 @@ │ │ │ │ bhi 4ef1c <__cxa_atexit@plt+0x42ae8> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r8 │ │ │ │ @@ -68295,15 +68295,15 @@ │ │ │ │ bhi 4ef60 <__cxa_atexit@plt+0x42b2c> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrsbeq r9, [r3, #188] @ 0xbc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ @@ -68336,15 +68336,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bc8a73 │ │ │ │ - strheq sl, [r9, #208]! @ 0xd0 │ │ │ │ + mvneq sl, r8, lsr #27 │ │ │ │ bicseq r9, r3, r8, ror #19 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -68452,26 +68452,26 @@ │ │ │ │ str r0, [r9, #20] │ │ │ │ mov r0, r9 │ │ │ │ str r8, [r0, #12]! │ │ │ │ str r0, [r9, #28] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #24]! │ │ │ │ add r5, r5, #20 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 4f20c <__cxa_atexit@plt+0x42dd8> │ │ │ │ ldr r1, [pc, #48] @ 4f218 <__cxa_atexit@plt+0x42de4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 4f21c <__cxa_atexit@plt+0x42de8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ stmib r9, {r2, r3} │ │ │ │ add r5, r5, #20 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd04 │ │ │ │ @@ -68489,15 +68489,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4f264 <__cxa_atexit@plt+0x42e30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, lsr #22 │ │ │ │ + mvneq sl, ip, lsl fp │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4f31c <__cxa_atexit@plt+0x42ee8> │ │ │ │ ldr lr, [pc, #160] @ 4f328 <__cxa_atexit@plt+0x42ef4> │ │ │ │ @@ -68539,15 +68539,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, ip, asr #21 │ │ │ │ + mvneq sl, r4, asr #21 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -68607,15 +68607,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sl, r8, lsl #19 │ │ │ │ + mvneq sl, r0, lsl #19 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -68654,15 +68654,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4f4f8 <__cxa_atexit@plt+0x430c4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e9a890 │ │ │ │ + mvneq sl, r8, lsl #17 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4f5b0 <__cxa_atexit@plt+0x4317c> │ │ │ │ ldr lr, [pc, #160] @ 4f5bc <__cxa_atexit@plt+0x43188> │ │ │ │ @@ -68704,15 +68704,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, r8, lsr r8 │ │ │ │ + mvneq sl, r0, lsr r8 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -68772,15 +68772,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq sl, [r9, #100]! @ 0x64 │ │ │ │ + mvneq sl, ip, ror #13 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -68965,15 +68965,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4f9d4 <__cxa_atexit@plt+0x435a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r9, #52]! @ 0x34 │ │ │ │ + mvneq sl, ip, lsr #7 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4fa8c <__cxa_atexit@plt+0x43658> │ │ │ │ ldr lr, [pc, #160] @ 4fa98 <__cxa_atexit@plt+0x43664> │ │ │ │ @@ -69015,15 +69015,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, ip, asr r3 │ │ │ │ + mvneq sl, r4, asr r3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -69083,15 +69083,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sl, r8, lsl r2 │ │ │ │ + mvneq sl, r0, lsl r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -69130,15 +69130,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 4fc68 <__cxa_atexit@plt+0x43834> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, lsr #2 │ │ │ │ + mvneq sl, r8, lsl r1 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 4fd20 <__cxa_atexit@plt+0x438ec> │ │ │ │ ldr lr, [pc, #160] @ 4fd2c <__cxa_atexit@plt+0x438f8> │ │ │ │ @@ -69180,15 +69180,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, r8, asr #1 │ │ │ │ + mvneq sl, r0, asr #1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -69248,15 +69248,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r4, lsl #31 │ │ │ │ + mvneq r9, ip, ror pc │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -69451,15 +69451,15 @@ │ │ │ │ str r3, [r2, #28] │ │ │ │ str r9, [r2, #32] │ │ │ │ ldr r3, [pc, #56] @ 50198 <__cxa_atexit@plt+0x43d64> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 50180 <__cxa_atexit@plt+0x43d4c> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ @@ -69548,15 +69548,15 @@ │ │ │ │ str r0, [r8, #40]! @ 0x28 │ │ │ │ ldr r0, [pc, #60] @ 5031c <__cxa_atexit@plt+0x43ee8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #32]! │ │ │ │ mov r9, lr │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, lr │ │ │ │ b 50304 <__cxa_atexit@plt+0x43ed0> │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r0 │ │ │ │ @@ -69609,15 +69609,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 503e4 <__cxa_atexit@plt+0x43fb0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r4, lsr #19 │ │ │ │ + @ instruction: 0x01e9999c │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5049c <__cxa_atexit@plt+0x44068> │ │ │ │ ldr lr, [pc, #160] @ 504a8 <__cxa_atexit@plt+0x44074> │ │ │ │ @@ -69659,15 +69659,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, ip, asr #18 │ │ │ │ + mvneq r9, r4, asr #18 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -69727,15 +69727,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r8, lsl #16 │ │ │ │ + mvneq r9, r0, lsl #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -69774,15 +69774,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 50678 <__cxa_atexit@plt+0x44244> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, lsl r7 │ │ │ │ + mvneq r9, r8, lsl #14 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 50730 <__cxa_atexit@plt+0x442fc> │ │ │ │ ldr lr, [pc, #160] @ 5073c <__cxa_atexit@plt+0x44308> │ │ │ │ @@ -69824,15 +69824,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r9, [r9, #104]! @ 0x68 │ │ │ │ + strheq r9, [r9, #96]! @ 0x60 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -69892,15 +69892,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r4, ror r5 │ │ │ │ + mvneq r9, ip, ror #10 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -70094,15 +70094,15 @@ │ │ │ │ ldr r5, [pc, #304] @ 50c94 <__cxa_atexit@plt+0x44860> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #32]! │ │ │ │ mov r4, sl │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ ldr sl, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #36] @ 0x24 │ │ │ │ str lr, [r2, #40] @ 0x28 │ │ │ │ str sl, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 50c34 <__cxa_atexit@plt+0x44800> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -70135,15 +70135,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r8, #40]! @ 0x28 │ │ │ │ str r9, [r3, #32]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ mov sl, ip │ │ │ │ ldr fp, [sp, #28] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r9 │ │ │ │ mov r6, r3 │ │ │ │ @@ -70180,15 +70180,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 50cd0 <__cxa_atexit@plt+0x4489c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r9, [r9, #8]! │ │ │ │ + strheq r9, [r9, #0]! │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 50d88 <__cxa_atexit@plt+0x44954> │ │ │ │ ldr lr, [pc, #160] @ 50d94 <__cxa_atexit@plt+0x44960> │ │ │ │ @@ -70230,15 +70230,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r0, rrx │ │ │ │ + mvneq r9, r8, asr r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -70298,15 +70298,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, ip, lsl pc │ │ │ │ + mvneq r8, r4, lsl pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -70345,15 +70345,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 50f64 <__cxa_atexit@plt+0x44b30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r4, lsr #28 │ │ │ │ + mvneq r8, ip, lsl lr │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5101c <__cxa_atexit@plt+0x44be8> │ │ │ │ ldr lr, [pc, #160] @ 51028 <__cxa_atexit@plt+0x44bf4> │ │ │ │ @@ -70395,15 +70395,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, ip, asr #27 │ │ │ │ + mvneq r8, r4, asr #27 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -70463,15 +70463,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, r8, lsl #25 │ │ │ │ + mvneq r8, r0, lsl #25 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -70649,15 +70649,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r9, [r8, #40]! @ 0x28 │ │ │ │ str sl, [ip, #32]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str sl, [r2, #36] @ 0x24 │ │ │ │ add sl, r2, #24 │ │ │ │ cmp fp, sl │ │ │ │ bhi 514dc <__cxa_atexit@plt+0x450a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #48 @ 0x30 │ │ │ │ @@ -70689,15 +70689,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r0, [r8, #40]! @ 0x28 │ │ │ │ str r9, [ip, #32]! │ │ │ │ mov r5, sl │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ ldr fp, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r0 │ │ │ │ mov r6, ip │ │ │ │ @@ -70757,15 +70757,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsl #16 │ │ │ │ + mvneq r8, r0, lsl #16 │ │ │ │ @ instruction: 0xffffee10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -70817,15 +70817,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsl r7 │ │ │ │ + mvneq r8, r0, lsl r7 │ │ │ │ @ instruction: 0xffffed20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -70868,15 +70868,15 @@ │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r0, [r2, #20] │ │ │ │ str r9, [r2, #24] │ │ │ │ sub sl, r6, #7 │ │ │ │ ldr r8, [pc, #36] @ 517b0 <__cxa_atexit@plt+0x4537c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r2, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ @@ -70966,23 +70966,23 @@ │ │ │ │ sub r9, r8, #20 │ │ │ │ stm r9, {r0, r3, fp} │ │ │ │ str r2, [r8, #-8] │ │ │ │ str r1, [r8, #-4] │ │ │ │ add r9, lr, #2 │ │ │ │ mov sl, r7 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0a8 │ │ │ │ - mvneq r8, r0, lsl #10 │ │ │ │ - mvneq r8, r8, lsl #11 │ │ │ │ - mvneq r8, r8, asr #10 │ │ │ │ - ldrdeq r8, [r9, #88]! @ 0x58 │ │ │ │ + strdeq r8, [r9, #72]! @ 0x48 │ │ │ │ + mvneq r8, r0, lsl #11 │ │ │ │ + mvneq r8, r0, asr #10 │ │ │ │ + ldrdeq r8, [r9, #80]! @ 0x50 │ │ │ │ @ instruction: 0xffffea70 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ @ instruction: 0xfffff8e4 │ │ │ │ bicseq r6, r3, r4, asr #23 │ │ │ │ ldrheq r8, [r3, #4] │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -71059,15 +71059,15 @@ │ │ │ │ str lr, [lr, #32] │ │ │ │ mov r8, lr │ │ │ │ str r0, [r8, #36]! @ 0x24 │ │ │ │ ldr r0, [pc, #52] @ 51ab8 <__cxa_atexit@plt+0x45684> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #28]! │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, lr │ │ │ │ b 51aa0 <__cxa_atexit@plt+0x4566c> │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r0 │ │ │ │ @@ -71120,15 +71120,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 51b80 <__cxa_atexit@plt+0x4574c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsl #4 │ │ │ │ + mvneq r8, r0, lsl #4 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 51c38 <__cxa_atexit@plt+0x45804> │ │ │ │ ldr lr, [pc, #160] @ 51c44 <__cxa_atexit@plt+0x45810> │ │ │ │ @@ -71170,15 +71170,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r8, [r9, #16]! │ │ │ │ + mvneq r8, r8, lsr #3 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -71238,15 +71238,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, ip, rrx │ │ │ │ + mvneq r8, r4, rrx │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -71285,15 +71285,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 51e14 <__cxa_atexit@plt+0x459e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, ror pc │ │ │ │ + mvneq r7, ip, ror #30 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 51ecc <__cxa_atexit@plt+0x45a98> │ │ │ │ ldr lr, [pc, #160] @ 51ed8 <__cxa_atexit@plt+0x45aa4> │ │ │ │ @@ -71335,15 +71335,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, ip, lsl pc │ │ │ │ + mvneq r7, r4, lsl pc │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -71403,15 +71403,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq r7, [r9, #216]! @ 0xd8 │ │ │ │ + ldrdeq r7, [r9, #208]! @ 0xd0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -71600,15 +71600,15 @@ │ │ │ │ str lr, [lr, #32] │ │ │ │ mov r8, lr │ │ │ │ str ip, [r8, #36]! @ 0x24 │ │ │ │ str sl, [lr, #28]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ ldr sl, [sp, #12] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #36] @ 0x24 │ │ │ │ str sl, [r2, #40] @ 0x28 │ │ │ │ str r3, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp ip, r2 │ │ │ │ bhi 523c0 <__cxa_atexit@plt+0x45f8c> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -71641,15 +71641,15 @@ │ │ │ │ str r1, [r8, #36]! @ 0x24 │ │ │ │ str r9, [lr, #28]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ mov sl, r0 │ │ │ │ mov fp, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov fp, r0 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, lr │ │ │ │ @@ -71685,15 +71685,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 52454 <__cxa_atexit@plt+0x46020> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsr r9 │ │ │ │ + mvneq r7, ip, lsr #18 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5250c <__cxa_atexit@plt+0x460d8> │ │ │ │ ldr lr, [pc, #160] @ 52518 <__cxa_atexit@plt+0x460e4> │ │ │ │ @@ -71735,15 +71735,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r7, [r9, #140]! @ 0x8c │ │ │ │ + ldrdeq r7, [r9, #132]! @ 0x84 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -71803,15 +71803,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0x01e97798 │ │ │ │ + @ instruction: 0x01e97790 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -71850,15 +71850,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 526e8 <__cxa_atexit@plt+0x462b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r0, lsr #13 │ │ │ │ + @ instruction: 0x01e97698 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 527a0 <__cxa_atexit@plt+0x4636c> │ │ │ │ ldr lr, [pc, #160] @ 527ac <__cxa_atexit@plt+0x46378> │ │ │ │ @@ -71900,15 +71900,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r8, asr #12 │ │ │ │ + mvneq r7, r0, asr #12 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -71968,15 +71968,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r7, r4, lsl #10 │ │ │ │ + strdeq r7, [r9, #76]! @ 0x4c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -72154,15 +72154,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r9, [r8, #36]! @ 0x24 │ │ │ │ str sl, [ip, #28]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str sl, [r2, #36] @ 0x24 │ │ │ │ add r2, r2, #24 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 52c60 <__cxa_atexit@plt+0x4682c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #44 @ 0x2c │ │ │ │ @@ -72194,15 +72194,15 @@ │ │ │ │ str r0, [r8, #36]! @ 0x24 │ │ │ │ str sl, [ip, #28]! │ │ │ │ mov r4, fp │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ ldr fp, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r0 │ │ │ │ mov r6, ip │ │ │ │ @@ -72262,15 +72262,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsl #1 │ │ │ │ + mvneq r7, ip, ror r0 │ │ │ │ @ instruction: 0xffffee28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -72322,15 +72322,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - strexheq r6, r4, [r9] │ │ │ │ + mvneq r6, ip, lsl #31 │ │ │ │ @ instruction: 0xffffed38 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -72373,15 +72373,15 @@ │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r0, [r2, #20] │ │ │ │ str r9, [r2, #24] │ │ │ │ sub sl, r6, #7 │ │ │ │ ldr r8, [pc, #36] @ 52f34 <__cxa_atexit@plt+0x46b00> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r2, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ @@ -72471,23 +72471,23 @@ │ │ │ │ sub r9, r8, #20 │ │ │ │ stm r9, {r0, r3, fp} │ │ │ │ str r2, [r8, #-8] │ │ │ │ str r1, [r8, #-4] │ │ │ │ add r9, lr, #2 │ │ │ │ mov sl, r7 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0c0 │ │ │ │ - mvneq r6, ip, ror sp │ │ │ │ - mvneq r6, r4, lsl #28 │ │ │ │ - mvneq r6, r4, asr #27 │ │ │ │ - mvneq r6, r4, asr lr │ │ │ │ + mvneq r6, r4, ror sp │ │ │ │ + strdeq r6, [r9, #220]! @ 0xdc │ │ │ │ + strheq r6, [r9, #220]! @ 0xdc │ │ │ │ + mvneq r6, ip, asr #28 │ │ │ │ @ instruction: 0xffffea88 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ @ instruction: 0xfffff8e4 │ │ │ │ bicseq r5, r3, ip, lsl r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ @@ -72501,15 +72501,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01bc4931 │ │ │ │ - mvneq r6, ip, ror ip │ │ │ │ + mvneq r6, r4, ror ip │ │ │ │ ldrsbeq r5, [r3, #132] @ 0x84 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -72599,19 +72599,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r8, [r8, #16] │ │ │ │ str r2, [r8, #12]! │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r8, [pc, #20] @ 532bc <__cxa_atexit@plt+0x46e88> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r5, r3, r0, lsr r7 │ │ │ │ @ instruction: 0xfffffe58 │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ @@ -72624,15 +72624,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 53300 <__cxa_atexit@plt+0x46ecc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, lsl #21 │ │ │ │ + mvneq r6, r0, lsl #21 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 533b8 <__cxa_atexit@plt+0x46f84> │ │ │ │ ldr lr, [pc, #160] @ 533c4 <__cxa_atexit@plt+0x46f90> │ │ │ │ @@ -72674,15 +72674,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r6, r0, lsr sl │ │ │ │ + mvneq r6, r8, lsr #20 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -72742,15 +72742,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r6, ip, ror #17 │ │ │ │ + mvneq r6, r4, ror #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -72789,15 +72789,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 53594 <__cxa_atexit@plt+0x47160> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r6, [r9, #116]! @ 0x74 │ │ │ │ + mvneq r6, ip, ror #15 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5364c <__cxa_atexit@plt+0x47218> │ │ │ │ ldr lr, [pc, #160] @ 53658 <__cxa_atexit@plt+0x47224> │ │ │ │ @@ -72839,15 +72839,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01e9679c │ │ │ │ + @ instruction: 0x01e96794 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -72907,15 +72907,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r6, r8, asr r6 │ │ │ │ + mvneq r6, r0, asr r6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -73214,15 +73214,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 53c38 <__cxa_atexit@plt+0x47804> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, asr r1 │ │ │ │ + mvneq r6, r8, asr #2 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 53cf0 <__cxa_atexit@plt+0x478bc> │ │ │ │ ldr lr, [pc, #160] @ 53cfc <__cxa_atexit@plt+0x478c8> │ │ │ │ @@ -73264,15 +73264,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strdeq r6, [r9, #8]! │ │ │ │ + strdeq r6, [r9, #0]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -73332,15 +73332,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strheq r5, [r9, #244]! @ 0xf4 │ │ │ │ + mvneq r5, ip, lsr #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -73379,15 +73379,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 53ecc <__cxa_atexit@plt+0x47a98> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r5, [r9, #236]! @ 0xec │ │ │ │ + strheq r5, [r9, #228]! @ 0xe4 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 53f84 <__cxa_atexit@plt+0x47b50> │ │ │ │ ldr lr, [pc, #160] @ 53f90 <__cxa_atexit@plt+0x47b5c> │ │ │ │ @@ -73429,15 +73429,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r5, r4, ror #28 │ │ │ │ + mvneq r5, ip, asr lr │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -73497,15 +73497,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r0, lsr #26 │ │ │ │ + mvneq r5, r8, lsl sp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -73838,30 +73838,30 @@ │ │ │ │ add r6, pc, r6 │ │ │ │ add r9, r6, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ mov r8, r2 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #64 @ 0x40 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ @ instruction: 0xffffebf8 │ │ │ │ - mvneq r5, r8, asr #16 │ │ │ │ + mvneq r5, r0, asr #16 │ │ │ │ @ instruction: 0xfffff27c │ │ │ │ bicseq r5, r3, ip, asr #2 │ │ │ │ @ instruction: 0xfffffb78 │ │ │ │ bicseq r3, r3, r4, ror lr │ │ │ │ bicseq r5, r3, r4, ror #8 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ @@ -73904,20 +73904,20 @@ │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ ldr r3, [pc, #48] @ 54720 <__cxa_atexit@plt+0x482ec> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [pc, #40] @ 54724 <__cxa_atexit@plt+0x482f0> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r7 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffead8 │ │ │ │ - mvneq r5, r8, lsr #14 │ │ │ │ + mvneq r5, r0, lsr #14 │ │ │ │ @ instruction: 0xfffff158 │ │ │ │ @ instruction: 0xfffffa84 │ │ │ │ bicseq r3, r3, r4, ror #26 │ │ │ │ bicseq r5, r3, ip │ │ │ │ @ instruction: 0x01d35394 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -73938,15 +73938,15 @@ │ │ │ │ ldr r0, [r7, #4] │ │ │ │ str sl, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ stmib r9, {r0, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 5479c <__cxa_atexit@plt+0x48368> │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @@ -73962,15 +73962,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 547e8 <__cxa_atexit@plt+0x483b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsr #11 │ │ │ │ + @ instruction: 0x01e95598 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 548a0 <__cxa_atexit@plt+0x4846c> │ │ │ │ ldr lr, [pc, #160] @ 548ac <__cxa_atexit@plt+0x48478> │ │ │ │ @@ -74012,15 +74012,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r5, r8, asr #10 │ │ │ │ + mvneq r5, r0, asr #10 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -74080,15 +74080,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r4, lsl #8 │ │ │ │ + strdeq r5, [r9, #60]! @ 0x3c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -74127,15 +74127,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 54a7c <__cxa_atexit@plt+0x48648> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #6 │ │ │ │ + mvneq r5, r4, lsl #6 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 54b34 <__cxa_atexit@plt+0x48700> │ │ │ │ ldr lr, [pc, #160] @ 54b40 <__cxa_atexit@plt+0x4870c> │ │ │ │ @@ -74177,15 +74177,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r5, [r9, #36]! @ 0x24 │ │ │ │ + mvneq r5, ip, lsr #5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -74245,15 +74245,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r0, ror r1 │ │ │ │ + mvneq r5, r8, ror #2 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -74426,15 +74426,15 @@ │ │ │ │ ldr r5, [r7, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r4, [r9, #68]! @ 0x44 │ │ │ │ stmib r9, {r5, r8} │ │ │ │ mov r4, lr │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r3, [r2, #36] @ 0x24 │ │ │ │ str lr, [r2, #40] @ 0x28 │ │ │ │ str r0, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 54f98 <__cxa_atexit@plt+0x48b64> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -74448,15 +74448,15 @@ │ │ │ │ ldr r3, [r7, #4] │ │ │ │ str sl, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ stmib r9, {r3, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 54fa8 <__cxa_atexit@plt+0x48b74> │ │ │ │ @@ -74489,15 +74489,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 55024 <__cxa_atexit@plt+0x48bf0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, ror #26 │ │ │ │ + mvneq r4, ip, asr sp │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 550dc <__cxa_atexit@plt+0x48ca8> │ │ │ │ ldr lr, [pc, #160] @ 550e8 <__cxa_atexit@plt+0x48cb4> │ │ │ │ @@ -74539,15 +74539,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, ip, lsl #26 │ │ │ │ + mvneq r4, r4, lsl #26 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -74607,15 +74607,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r4, r8, asr #23 │ │ │ │ + mvneq r4, r0, asr #23 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -74654,15 +74654,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 552b8 <__cxa_atexit@plt+0x48e84> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r4, [r9, #160]! @ 0xa0 │ │ │ │ + mvneq r4, r8, asr #21 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 55370 <__cxa_atexit@plt+0x48f3c> │ │ │ │ ldr lr, [pc, #160] @ 5537c <__cxa_atexit@plt+0x48f48> │ │ │ │ @@ -74704,15 +74704,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, r8, ror sl │ │ │ │ + mvneq r4, r0, ror sl │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -74772,15 +74772,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r4, r4, lsr r9 │ │ │ │ + mvneq r4, ip, lsr #18 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -74966,15 +74966,15 @@ │ │ │ │ ldr r0, [r7, #4] │ │ │ │ str lr, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ str r0, [r9, #4] │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 557c0 <__cxa_atexit@plt+0x4938c> │ │ │ │ @@ -75024,15 +75024,15 @@ │ │ │ │ str r3, [r2, #20] │ │ │ │ add lr, r2, #24 │ │ │ │ stm lr, {r1, r8, r9} │ │ │ │ sub sl, r6, #9 │ │ │ │ ldr r8, [pc, #36] @ 558a0 <__cxa_atexit@plt+0x4946c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, ip │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ @ instruction: 0xfffff498 │ │ │ │ @@ -75049,15 +75049,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ ldr r9, [r7, #4] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r3, r8, lsl #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ @@ -75096,17 +75096,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r4, asr r4 │ │ │ │ - mvneq r4, ip, lsl r4 │ │ │ │ - mvneq r4, r8, lsl r4 │ │ │ │ + mvneq r4, ip, asr #8 │ │ │ │ + mvneq r4, r4, lsl r4 │ │ │ │ + mvneq r4, r0, lsl r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 559f4 <__cxa_atexit@plt+0x495c0> │ │ │ │ @@ -75120,16 +75120,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e94398 │ │ │ │ - @ instruction: 0x01e94394 │ │ │ │ + @ instruction: 0x01e94390 │ │ │ │ + mvneq r4, ip, lsl #7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -75188,17 +75188,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r4, r4, ror #5 │ │ │ │ - mvneq r4, ip, lsr #5 │ │ │ │ - mvneq r4, r8, lsr #5 │ │ │ │ + ldrdeq r4, [r9, #44]! @ 0x2c │ │ │ │ + mvneq r4, r4, lsr #5 │ │ │ │ + mvneq r4, r0, lsr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 55b64 <__cxa_atexit@plt+0x49730> │ │ │ │ @@ -75212,16 +75212,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r8, lsr #4 │ │ │ │ - mvneq r4, r4, lsr #4 │ │ │ │ + mvneq r4, r0, lsr #4 │ │ │ │ + mvneq r4, ip, lsl r2 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -75249,16 +75249,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 55c08 <__cxa_atexit@plt+0x497d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq r4, r4, lsl #5 │ │ │ │ - mvneq r4, r0, ror r1 │ │ │ │ + mvneq r4, ip, ror r2 │ │ │ │ + mvneq r4, r8, ror #2 │ │ │ │ bicseq r3, r3, r4, ror #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 55c68 <__cxa_atexit@plt+0x49834> │ │ │ │ @@ -75283,15 +75283,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bc1dbf │ │ │ │ - mvneq r4, r4, lsr #2 │ │ │ │ + mvneq r4, ip, lsl r1 │ │ │ │ bicseq r2, r3, ip, asr sp │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -75316,15 +75316,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 55d10 <__cxa_atexit@plt+0x498dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r8, ror r0 │ │ │ │ + mvneq r4, r0, ror r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 55dc8 <__cxa_atexit@plt+0x49994> │ │ │ │ ldr lr, [pc, #160] @ 55dd4 <__cxa_atexit@plt+0x499a0> │ │ │ │ @@ -75366,15 +75366,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, r0, lsr #32 │ │ │ │ + mvneq r4, r8, lsl r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -75434,15 +75434,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq r3, [r9, #236]! @ 0xec │ │ │ │ + ldrdeq r3, [r9, #228]! @ 0xe4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -75481,15 +75481,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 55fa4 <__cxa_atexit@plt+0x49b70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, ror #27 │ │ │ │ + ldrdeq r3, [r9, #220]! @ 0xdc │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5605c <__cxa_atexit@plt+0x49c28> │ │ │ │ ldr lr, [pc, #160] @ 56068 <__cxa_atexit@plt+0x49c34> │ │ │ │ @@ -75531,15 +75531,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r3, ip, lsl #27 │ │ │ │ + mvneq r3, r4, lsl #27 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -75599,15 +75599,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r3, r8, asr #24 │ │ │ │ + mvneq r3, r0, asr #24 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -75677,17 +75677,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r3, r0, asr #22 │ │ │ │ - mvneq r3, r8, lsl #22 │ │ │ │ - mvneq r3, r4, lsl #22 │ │ │ │ + mvneq r3, r8, lsr fp │ │ │ │ + mvneq r3, r0, lsl #22 │ │ │ │ + strdeq r3, [r9, #172]! @ 0xac │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 56308 <__cxa_atexit@plt+0x49ed4> │ │ │ │ @@ -75701,16 +75701,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r4, lsl #21 │ │ │ │ - mvneq r3, r0, lsl #21 │ │ │ │ + mvneq r3, ip, ror sl │ │ │ │ + mvneq r3, r8, ror sl │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -75769,17 +75769,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - ldrdeq r3, [r9, #144]! @ 0x90 │ │ │ │ - @ instruction: 0x01e93998 │ │ │ │ - @ instruction: 0x01e93994 │ │ │ │ + mvneq r3, r8, asr #19 │ │ │ │ + @ instruction: 0x01e93990 │ │ │ │ + mvneq r3, ip, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 56478 <__cxa_atexit@plt+0x4a044> │ │ │ │ @@ -75793,16 +75793,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r4, lsl r9 │ │ │ │ - mvneq r3, r0, lsl r9 │ │ │ │ + mvneq r3, ip, lsl #18 │ │ │ │ + mvneq r3, r8, lsl #18 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -75830,16 +75830,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 5651c <__cxa_atexit@plt+0x4a0e8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq r3, r0, ror r9 │ │ │ │ - mvneq r3, ip, asr r8 │ │ │ │ + mvneq r3, r8, ror #18 │ │ │ │ + mvneq r3, r4, asr r8 │ │ │ │ ldrsbeq r2, [r3, #144] @ 0x90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 5657c <__cxa_atexit@plt+0x4a148> │ │ │ │ @@ -75864,15 +75864,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bc14ab │ │ │ │ - mvneq r3, r0, lsl r8 │ │ │ │ + mvneq r3, r8, lsl #16 │ │ │ │ bicseq r2, r3, r8, asr #8 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -76051,29 +76051,29 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 568f0 <__cxa_atexit@plt+0x4a4bc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 568d0 <__cxa_atexit@plt+0x4a49c> │ │ │ │ ldr r1, [pc, #60] @ 568e0 <__cxa_atexit@plt+0x4a4ac> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ str ip, [r3, #24] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ ldr r8, [pc, #32] @ 568e4 <__cxa_atexit@plt+0x4a4b0> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 568d4 <__cxa_atexit@plt+0x4a4a0> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa80 │ │ │ │ @@ -76112,29 +76112,29 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 569e4 <__cxa_atexit@plt+0x4a5b0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 569c4 <__cxa_atexit@plt+0x4a590> │ │ │ │ ldr r1, [pc, #60] @ 569d4 <__cxa_atexit@plt+0x4a5a0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ str ip, [r3, #24] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ ldr r8, [pc, #32] @ 569d8 <__cxa_atexit@plt+0x4a5a4> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 569c8 <__cxa_atexit@plt+0x4a594> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff078 │ │ │ │ @@ -76180,17 +76180,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r3, r4, ror #6 │ │ │ │ - mvneq r3, ip, lsr #6 │ │ │ │ - mvneq r3, r8, lsr #6 │ │ │ │ + mvneq r3, ip, asr r3 │ │ │ │ + mvneq r3, r4, lsr #6 │ │ │ │ + mvneq r3, r0, lsr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 56ae4 <__cxa_atexit@plt+0x4a6b0> │ │ │ │ @@ -76204,16 +76204,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, lsr #5 │ │ │ │ - mvneq r3, r4, lsr #5 │ │ │ │ + mvneq r3, r0, lsr #5 │ │ │ │ + @ instruction: 0x01e9329c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -76272,17 +76272,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r3, [r9, #20]! │ │ │ │ - strheq r3, [r9, #28]! │ │ │ │ - strheq r3, [r9, #24]! │ │ │ │ + mvneq r3, ip, ror #3 │ │ │ │ + strheq r3, [r9, #20]! │ │ │ │ + strheq r3, [r9, #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 56c54 <__cxa_atexit@plt+0x4a820> │ │ │ │ @@ -76296,16 +76296,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, lsr r1 │ │ │ │ - mvneq r3, r4, lsr r1 │ │ │ │ + mvneq r3, r0, lsr r1 │ │ │ │ + mvneq r3, ip, lsr #2 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -76333,16 +76333,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 56cf8 <__cxa_atexit@plt+0x4a8c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - @ instruction: 0x01e93194 │ │ │ │ - mvneq r3, r0, lsl #1 │ │ │ │ + mvneq r3, ip, lsl #3 │ │ │ │ + mvneq r3, r8, ror r0 │ │ │ │ ldrsheq r2, [r3, #20] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 56d58 <__cxa_atexit@plt+0x4a924> │ │ │ │ @@ -76367,15 +76367,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bc0ccf │ │ │ │ - mvneq r3, r4, lsr r0 │ │ │ │ + mvneq r3, ip, lsr #32 │ │ │ │ bicseq r1, r3, ip, ror #24 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -76400,15 +76400,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 56e00 <__cxa_atexit@plt+0x4a9cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, lsl #31 │ │ │ │ + mvneq r2, r0, lsl #31 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 56eb8 <__cxa_atexit@plt+0x4aa84> │ │ │ │ ldr lr, [pc, #160] @ 56ec4 <__cxa_atexit@plt+0x4aa90> │ │ │ │ @@ -76450,15 +76450,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r2, r0, lsr pc │ │ │ │ + mvneq r2, r8, lsr #30 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -76518,15 +76518,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r2, ip, ror #27 │ │ │ │ + mvneq r2, r4, ror #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -76565,15 +76565,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 57094 <__cxa_atexit@plt+0x4ac60> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r2, [r9, #196]! @ 0xc4 │ │ │ │ + mvneq r2, ip, ror #25 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5714c <__cxa_atexit@plt+0x4ad18> │ │ │ │ ldr lr, [pc, #160] @ 57158 <__cxa_atexit@plt+0x4ad24> │ │ │ │ @@ -76615,15 +76615,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01e92c9c │ │ │ │ + @ instruction: 0x01e92c94 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -76683,15 +76683,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r2, r8, asr fp │ │ │ │ + mvneq r2, r0, asr fp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -76761,17 +76761,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r2, r0, asr sl │ │ │ │ - mvneq r2, r8, lsl sl │ │ │ │ - mvneq r2, r4, lsl sl │ │ │ │ + mvneq r2, r8, asr #20 │ │ │ │ + mvneq r2, r0, lsl sl │ │ │ │ + mvneq r2, ip, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 573f8 <__cxa_atexit@plt+0x4afc4> │ │ │ │ @@ -76785,16 +76785,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e92994 │ │ │ │ - @ instruction: 0x01e92990 │ │ │ │ + mvneq r2, ip, lsl #19 │ │ │ │ + mvneq r2, r8, lsl #19 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -76853,17 +76853,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r2, r0, ror #17 │ │ │ │ - mvneq r2, r8, lsr #17 │ │ │ │ - mvneq r2, r4, lsr #17 │ │ │ │ + ldrdeq r2, [r9, #136]! @ 0x88 │ │ │ │ + mvneq r2, r0, lsr #17 │ │ │ │ + @ instruction: 0x01e9289c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 57568 <__cxa_atexit@plt+0x4b134> │ │ │ │ @@ -76877,16 +76877,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, r4, lsr #16 │ │ │ │ - mvneq r2, r0, lsr #16 │ │ │ │ + mvneq r2, ip, lsl r8 │ │ │ │ + mvneq r2, r8, lsl r8 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -76914,16 +76914,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 5760c <__cxa_atexit@plt+0x4b1d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq r2, r0, lsl #17 │ │ │ │ - mvneq r2, ip, ror #14 │ │ │ │ + mvneq r2, r8, ror r8 │ │ │ │ + mvneq r2, r4, ror #14 │ │ │ │ bicseq r1, r3, r0, ror #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 5766c <__cxa_atexit@plt+0x4b238> │ │ │ │ @@ -76948,15 +76948,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bc03bb │ │ │ │ - mvneq r2, r0, lsr #14 │ │ │ │ + mvneq r2, r8, lsl r7 │ │ │ │ bicseq r1, r3, r8, asr r3 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -77127,28 +77127,28 @@ │ │ │ │ str r3, [r9, #4] │ │ │ │ mov r0, r9 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r0, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str ip, [r8, #20]! │ │ │ │ add r5, r5, #12 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r0, r6 │ │ │ │ bcc 579a0 <__cxa_atexit@plt+0x4b56c> │ │ │ │ ldr r0, [pc, #56] @ 579ac <__cxa_atexit@plt+0x4b578> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [pc, #52] @ 579b0 <__cxa_atexit@plt+0x4b57c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #20] │ │ │ │ str r2, [r5, #24] │ │ │ │ str r0, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ @@ -77184,27 +77184,27 @@ │ │ │ │ str r2, [r9, #16] │ │ │ │ str r2, [r9, #4] │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str ip, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r0, r6 │ │ │ │ bcc 57a7c <__cxa_atexit@plt+0x4b648> │ │ │ │ ldr r0, [pc, #52] @ 57a8c <__cxa_atexit@plt+0x4b658> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [pc, #48] @ 57a90 <__cxa_atexit@plt+0x4b65c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r0, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 57a80 <__cxa_atexit@plt+0x4b64c> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0a8 │ │ │ │ @@ -77241,15 +77241,15 @@ │ │ │ │ ldr r5, [pc, #56] @ 57b48 <__cxa_atexit@plt+0x4b714> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2, #24] │ │ │ │ str ip, [r2, #28] │ │ │ │ str sl, [r2, #32] │ │ │ │ sub sl, r6, #5 │ │ │ │ mov r5, r1 │ │ │ │ - b 7b8f34 <__cxa_atexit@plt+0x7acb00> │ │ │ │ + b 3dddd8 <__cxa_atexit@plt+0x3d19a4> │ │ │ │ mov r6, r2 │ │ │ │ b 57b38 <__cxa_atexit@plt+0x4b704> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, ip │ │ │ │ bx r0 │ │ │ │ @@ -77329,15 +77329,15 @@ │ │ │ │ str r0, [r1, #8]! │ │ │ │ str r1, [r9, #20] │ │ │ │ str r9, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ str r3, [r8, #32]! │ │ │ │ str ip, [r9, #24]! │ │ │ │ mov sl, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 57c98 <__cxa_atexit@plt+0x4b864> │ │ │ │ mov r0, #40 @ 0x28 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 57cb0 <__cxa_atexit@plt+0x4b87c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -77463,24 +77463,24 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - strheq r1, [r9, #240]! @ 0xf0 │ │ │ │ + mvneq r1, r8, lsr #31 │ │ │ │ ldrsbeq r0, [r3, #140] @ 0x8c │ │ │ │ bicseq r1, r3, r0, lsr r8 │ │ │ │ @ instruction: 0xfffec8c8 │ │ │ │ bicseq r0, r3, r4, ror #18 │ │ │ │ @ instruction: 0xfffecb18 │ │ │ │ @ instruction: 0xfffeca1c │ │ │ │ @ instruction: 0xfffecd04 │ │ │ │ @ instruction: 0xfffecc38 │ │ │ │ - mvneq r2, r8, lsr #32 │ │ │ │ + mvneq r2, r0, lsr #32 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 57efc <__cxa_atexit@plt+0x4bac8> │ │ │ │ ldr r2, [pc, #32] @ 57f04 <__cxa_atexit@plt+0x4bad0> │ │ │ │ @@ -77498,30 +77498,30 @@ │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #12]! │ │ │ │ ldr sl, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r8, r7 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 57f5c <__cxa_atexit@plt+0x4bb28> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r2, [pc, #20] @ 57f64 <__cxa_atexit@plt+0x4bb30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsr #28 │ │ │ │ + mvneq r1, ip, lsl lr │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5801c <__cxa_atexit@plt+0x4bbe8> │ │ │ │ ldr lr, [pc, #160] @ 58028 <__cxa_atexit@plt+0x4bbf4> │ │ │ │ @@ -77563,15 +77563,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r1, ip, asr #27 │ │ │ │ + mvneq r1, r4, asr #27 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -77631,15 +77631,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, r8, lsl #25 │ │ │ │ + mvneq r1, r0, lsl #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -77678,15 +77678,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 581f8 <__cxa_atexit@plt+0x4bdc4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e91b90 │ │ │ │ + mvneq r1, r8, lsl #23 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 582b0 <__cxa_atexit@plt+0x4be7c> │ │ │ │ ldr lr, [pc, #160] @ 582bc <__cxa_atexit@plt+0x4be88> │ │ │ │ @@ -77728,15 +77728,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r1, r8, lsr fp │ │ │ │ + mvneq r1, r0, lsr fp │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -77796,15 +77796,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq r1, [r9, #148]! @ 0x94 │ │ │ │ + mvneq r1, ip, ror #19 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -77987,15 +77987,15 @@ │ │ │ │ str lr, [lr, #12] │ │ │ │ mov r8, lr │ │ │ │ str r1, [r8, #32]! │ │ │ │ str r9, [lr, #24]! │ │ │ │ mov r5, r2 │ │ │ │ ldr r7, [sp] │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r1, [r2, #32] │ │ │ │ str ip, [r2, #36] @ 0x24 │ │ │ │ str r0, [r2, #40] @ 0x28 │ │ │ │ add r2, r2, #28 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 5877c <__cxa_atexit@plt+0x4c348> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ @@ -78026,15 +78026,15 @@ │ │ │ │ str r9, [r8, #32]! │ │ │ │ ldr r0, [pc, #132] @ 587dc <__cxa_atexit@plt+0x4c3a8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #24]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, lr │ │ │ │ b 5878c <__cxa_atexit@plt+0x4c358> │ │ │ │ mov r0, #40 @ 0x28 │ │ │ │ @@ -78075,15 +78075,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5882c <__cxa_atexit@plt+0x4c3f8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, asr r5 │ │ │ │ + mvneq r1, r4, asr r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 588e4 <__cxa_atexit@plt+0x4c4b0> │ │ │ │ ldr lr, [pc, #160] @ 588f0 <__cxa_atexit@plt+0x4c4bc> │ │ │ │ @@ -78125,15 +78125,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r1, r4, lsl #10 │ │ │ │ + strdeq r1, [r9, #76]! @ 0x4c │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -78193,15 +78193,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, r0, asr #7 │ │ │ │ + strheq r1, [r9, #56]! @ 0x38 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -78240,15 +78240,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 58ac0 <__cxa_atexit@plt+0x4c68c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, asr #5 │ │ │ │ + mvneq r1, r0, asr #5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 58b78 <__cxa_atexit@plt+0x4c744> │ │ │ │ ldr lr, [pc, #160] @ 58b84 <__cxa_atexit@plt+0x4c750> │ │ │ │ @@ -78290,15 +78290,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r1, r0, ror r2 │ │ │ │ + mvneq r1, r8, ror #4 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -78358,15 +78358,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, ip, lsr #2 │ │ │ │ + mvneq r1, r4, lsr #2 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -78543,15 +78543,15 @@ │ │ │ │ str r3, [r9, #20] │ │ │ │ str r9, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ str r0, [r8, #32]! │ │ │ │ str lr, [r9, #24]! │ │ │ │ ldr r4, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r3, [r2, #28] │ │ │ │ str r0, [r2, #32] │ │ │ │ add r2, r2, #20 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 5901c <__cxa_atexit@plt+0x4cbe8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #40 @ 0x28 │ │ │ │ @@ -78578,15 +78578,15 @@ │ │ │ │ str r0, [r1, #8]! │ │ │ │ str r1, [r9, #20] │ │ │ │ str r9, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #32]! │ │ │ │ str ip, [r9, #24]! │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 5902c <__cxa_atexit@plt+0x4cbf8> │ │ │ │ mov r7, #40 @ 0x28 │ │ │ │ @@ -78654,15 +78654,15 @@ │ │ │ │ stm lr, {r5, r9, sl} │ │ │ │ ldr r5, [pc, #56] @ 59160 <__cxa_atexit@plt+0x4cd2c> │ │ │ │ add r5, pc, r5 │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r1 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -78681,15 +78681,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5, #-4] │ │ │ │ ldr r1, [r7, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrheq pc, [r2, #136] @ 0x88 @ │ │ │ │ bicseq pc, r2, r0, lsr #26 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -78702,15 +78702,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5, #-4] │ │ │ │ ldr r1, [r7, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq pc, r2, r4, lsl #26 │ │ │ │ bicseq r0, r3, ip, ror #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ @@ -78736,31 +78736,31 @@ │ │ │ │ ldr r7, [pc, #20] @ 59280 <__cxa_atexit@plt+0x4ce4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r0, r8, lsl ip │ │ │ │ - mvneq r0, ip, lsr #24 │ │ │ │ + mvneq r0, r0, lsl ip │ │ │ │ + mvneq r0, r4, lsr #24 │ │ │ │ bicseq r0, r3, r0, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r2, [pc, #28] @ 592bc <__cxa_atexit@plt+0x4ce88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [pc, #24] @ 592c0 <__cxa_atexit@plt+0x4ce8c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r3, #2 │ │ │ │ moveq r7, r2 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, ror #23 │ │ │ │ - ldrdeq r0, [r9, #188]! @ 0xbc │ │ │ │ + mvneq r0, r0, ror #23 │ │ │ │ + ldrdeq r0, [r9, #180]! @ 0xb4 │ │ │ │ bicseq r0, r3, r4, lsr r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 59320 <__cxa_atexit@plt+0x4ceec> │ │ │ │ @@ -78785,15 +78785,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ @ instruction: 0x01bbec32 │ │ │ │ - mvneq r0, ip, ror #20 │ │ │ │ + mvneq r0, r4, ror #20 │ │ │ │ ldrsbeq r0, [r3, #112] @ 0x70 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ ldrhi r0, [r4, #-12] │ │ │ │ ldrls r1, [pc, #56] @ 593a0 <__cxa_atexit@plt+0x4cf6c> │ │ │ │ @@ -78810,15 +78810,15 @@ │ │ │ │ ldrls r0, [pc, #24] @ 593ac <__cxa_atexit@plt+0x4cf78> │ │ │ │ ldrls r0, [pc, r0] │ │ │ │ movls r5, r3 │ │ │ │ movls r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ bicseq pc, r2, r8, ror r6 @ │ │ │ │ - strdeq r0, [r9, #152]! @ 0x98 │ │ │ │ + strdeq r0, [r9, #144]! @ 0x90 │ │ │ │ bicseq pc, r2, r4, asr r6 @ │ │ │ │ bicseq r0, r3, r8, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ @@ -78842,15 +78842,15 @@ │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrsbeq pc, [r2, #80] @ 0x50 @ │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - mvneq r0, r8, ror sl │ │ │ │ + mvneq r0, r0, ror sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r7, r6 │ │ │ │ @@ -78894,15 +78894,15 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe938 │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ @ instruction: 0xfffffc4c │ │ │ │ @ instruction: 0xffffea60 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ @ instruction: 0xfffffd48 │ │ │ │ - strheq r0, [r9, #152]! @ 0x98 │ │ │ │ + strheq r0, [r9, #144]! @ 0x90 │ │ │ │ @ instruction: 0x01d30694 │ │ │ │ bicseq r0, r3, ip, asr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -78966,25 +78966,25 @@ │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r3, [pc, #20] @ 59620 <__cxa_atexit@plt+0x4d1ec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, lsr #16 │ │ │ │ + mvneq r0, r0, lsr #16 │ │ │ │ bicseq r0, r3, r8, ror #10 │ │ │ │ - mvneq r0, ip, lsl #16 │ │ │ │ + mvneq r0, r4, lsl #16 │ │ │ │ @ instruction: 0xffffe830 │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffb44 │ │ │ │ @ instruction: 0xffffe958 │ │ │ │ @ instruction: 0xfffffdd4 │ │ │ │ @ instruction: 0xfffffc40 │ │ │ │ - mvneq r0, r8, lsl #17 │ │ │ │ - mvneq r0, r4, lsr #17 │ │ │ │ + mvneq r0, r0, lsl #17 │ │ │ │ + @ instruction: 0x01e9089c │ │ │ │ bicseq r0, r3, r8, lsl r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -79047,25 +79047,25 @@ │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r3, [pc, #20] @ 59764 <__cxa_atexit@plt+0x4d330> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #2 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, ror #13 │ │ │ │ + ldrdeq r0, [r9, #108]! @ 0x6c │ │ │ │ bicseq r0, r3, r4, lsr #8 │ │ │ │ - mvneq r0, ip, lsl #13 │ │ │ │ + mvneq r0, r4, lsl #13 │ │ │ │ @ instruction: 0xffffe6ec │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ @ instruction: 0xfffffa00 │ │ │ │ @ instruction: 0xffffe814 │ │ │ │ @ instruction: 0xfffffc90 │ │ │ │ @ instruction: 0xfffffafc │ │ │ │ - mvneq r0, r8, lsl #14 │ │ │ │ - mvneq r0, r0, ror #14 │ │ │ │ + mvneq r0, r0, lsl #14 │ │ │ │ + mvneq r0, r8, asr r7 │ │ │ │ ldrsheq r0, [r3, #60] @ 0x3c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r7, [pc, #4] @ 597a8 <__cxa_atexit@plt+0x4d374> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -79121,15 +79121,15 @@ │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ bicseq r0, r3, ip, asr #6 │ │ │ │ - mvneq r0, r4, lsr #10 │ │ │ │ + mvneq r0, ip, lsl r5 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 598d4 <__cxa_atexit@plt+0x4d4a0> │ │ │ │ @@ -79150,15 +79150,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r0, ip, lsl #9 │ │ │ │ + mvneq r0, r4, lsl #9 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 59988 <__cxa_atexit@plt+0x4d554> │ │ │ │ ldr r2, [pc, #136] @ 599a4 <__cxa_atexit@plt+0x4d570> │ │ │ │ @@ -79194,17 +79194,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r0, ip, asr #8 │ │ │ │ - mvneq r0, r4, lsl r4 │ │ │ │ - mvneq r0, r0, lsl r4 │ │ │ │ + mvneq r0, r4, asr #8 │ │ │ │ + mvneq r0, ip, lsl #8 │ │ │ │ + mvneq r0, r8, lsl #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 599fc <__cxa_atexit@plt+0x4d5c8> │ │ │ │ @@ -79218,16 +79218,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e90390 │ │ │ │ - mvneq r0, ip, lsl #7 │ │ │ │ + mvneq r0, r8, lsl #7 │ │ │ │ + mvneq r0, r4, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 59a64 <__cxa_atexit@plt+0x4d630> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -79248,16 +79248,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, lsr r3 │ │ │ │ - mvneq r0, r8, asr #6 │ │ │ │ + mvneq r0, ip, lsr #6 │ │ │ │ + mvneq r0, r0, asr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 59ae0 <__cxa_atexit@plt+0x4d6ac> │ │ │ │ ldr lr, [pc, #68] @ 59ae8 <__cxa_atexit@plt+0x4d6b4> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -79275,15 +79275,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r0, r0, asr #5 │ │ │ │ + strheq r0, [r9, #40]! @ 0x28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -79309,16 +79309,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, asr #4 │ │ │ │ - mvneq r0, r4, asr r2 │ │ │ │ + mvneq r0, r8, lsr r2 │ │ │ │ + mvneq r0, ip, asr #4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 59bf0 <__cxa_atexit@plt+0x4d7bc> │ │ │ │ ldr r3, [pc, #92] @ 59bf8 <__cxa_atexit@plt+0x4d7c4> │ │ │ │ @@ -79453,17 +79453,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r0, r0, asr #32 │ │ │ │ - mvneq r0, r8 │ │ │ │ - mvneq r0, r4 │ │ │ │ + mvneq r0, r8, lsr r0 │ │ │ │ + mvneq r0, r0 │ │ │ │ + strdeq pc, [r8, #252]! @ 0xfc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 59e08 <__cxa_atexit@plt+0x4d9d4> │ │ │ │ @@ -79477,16 +79477,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r4, lsl #31 │ │ │ │ - mvneq pc, r0, lsl #31 │ │ │ │ + mvneq pc, ip, ror pc @ │ │ │ │ + mvneq pc, r8, ror pc @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 59e70 <__cxa_atexit@plt+0x4da3c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -79507,16 +79507,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsr #30 │ │ │ │ - mvneq pc, ip, lsr pc @ │ │ │ │ + mvneq pc, r0, lsr #30 │ │ │ │ + mvneq pc, r4, lsr pc @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 59eec <__cxa_atexit@plt+0x4dab8> │ │ │ │ ldr lr, [pc, #68] @ 59ef4 <__cxa_atexit@plt+0x4dac0> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -79534,15 +79534,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strheq pc, [r8, #228]! @ 0xe4 @ │ │ │ │ + mvneq pc, ip, lsr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -79568,16 +79568,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, lsr lr @ │ │ │ │ - mvneq pc, r8, asr #28 │ │ │ │ + mvneq pc, ip, lsr #28 │ │ │ │ + mvneq pc, r0, asr #28 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 59ffc <__cxa_atexit@plt+0x4dbc8> │ │ │ │ ldr r3, [pc, #92] @ 5a004 <__cxa_atexit@plt+0x4dbd0> │ │ │ │ @@ -79692,15 +79692,15 @@ │ │ │ │ sub r0, r6, #17 │ │ │ │ str r0, [r5, #4] │ │ │ │ stmib r3, {r1, r2, r8, ip} │ │ │ │ str sl, [r3, #20] │ │ │ │ str r8, [r3, #24] │ │ │ │ sub sl, r6, #5 │ │ │ │ mov r8, lr │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r7, [pc, #28] @ 5a198 <__cxa_atexit@plt+0x4dd64> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffa44 │ │ │ │ @@ -79761,15 +79761,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 5a2a0 <__cxa_atexit@plt+0x4de6c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 5a2a4 <__cxa_atexit@plt+0x4de70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq pc, r2, r0, asr r9 @ │ │ │ │ bicseq lr, r2, r8, ror #20 │ │ │ │ @@ -79785,15 +79785,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 5a300 <__cxa_atexit@plt+0x4decc> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 5a304 <__cxa_atexit@plt+0x4ded0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrsheq pc, [r2, #128] @ 0x80 @ │ │ │ │ bicseq lr, r2, r4, lsl #23 │ │ │ │ @@ -79806,15 +79806,15 @@ │ │ │ │ mov r9, r8 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r8, [pc, #16] @ 5a33c <__cxa_atexit@plt+0x4df08> │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov sl, r3 │ │ │ │ - b 772364 <__cxa_atexit@plt+0x765f30> │ │ │ │ + b 397208 <__cxa_atexit@plt+0x38add4> │ │ │ │ bicseq pc, r2, r8, lsr #17 │ │ │ │ bicseq lr, r2, r4, asr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 5a3e8 <__cxa_atexit@plt+0x4dfb4> │ │ │ │ @@ -79843,25 +79843,25 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #68] @ 5a400 <__cxa_atexit@plt+0x4dfcc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - strdeq pc, [r8, #156]! @ 0x9c │ │ │ │ + strdeq pc, [r8, #148]! @ 0x94 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ bicseq lr, r2, r0, ror #1 │ │ │ │ @ instruction: 0x01d2e090 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ @@ -79877,15 +79877,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #36] @ 5a468 <__cxa_atexit@plt+0x4e034> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ bicseq lr, r2, r8, asr r0 │ │ │ │ bicseq lr, r2, r8, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -79894,15 +79894,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #24] @ 5a4a0 <__cxa_atexit@plt+0x4e06c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ bicseq lr, r2, r4, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #84] @ 5a50c <__cxa_atexit@plt+0x4e0d8> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -79919,30 +79919,30 @@ │ │ │ │ ldr r8, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 5a53c <__cxa_atexit@plt+0x4e108> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 5a5b8 <__cxa_atexit@plt+0x4e184> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -79967,15 +79967,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - strdeq pc, [r8, #124]! @ 0x7c │ │ │ │ + strdeq pc, [r8, #116]! @ 0x74 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 5a5fc <__cxa_atexit@plt+0x4e1c8> │ │ │ │ @@ -79986,15 +79986,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, ip, lsl #15 │ │ │ │ + mvneq pc, r4, lsl #15 │ │ │ │ bicseq sp, r2, r4, lsl #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -80055,15 +80055,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - ldrdeq pc, [r8, #96]! @ 0x60 │ │ │ │ + mvneq pc, r8, asr #13 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ bicseq sp, r2, r0, ror sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ @@ -80103,15 +80103,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #76] @ 5a818 <__cxa_atexit@plt+0x4e3e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r2, [pc, #40] @ 5a810 <__cxa_atexit@plt+0x4e3dc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ beq 5a800 <__cxa_atexit@plt+0x4e3cc> │ │ │ │ mov r5, r3 │ │ │ │ @@ -80133,15 +80133,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ ldr r2, [pc, #60] @ 5a884 <__cxa_atexit@plt+0x4e450> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add sl, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 7b3494 <__cxa_atexit@plt+0x7a7060> │ │ │ │ + b 3d8338 <__cxa_atexit@plt+0x3cbf04> │ │ │ │ ldr r3, [pc, #28] @ 5a87c <__cxa_atexit@plt+0x4e448> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #28] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 5a874 <__cxa_atexit@plt+0x4e440> │ │ │ │ b 5a9ec <__cxa_atexit@plt+0x4e5b8> │ │ │ │ @@ -80166,29 +80166,29 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r8, [r5, #16] │ │ │ │ str r1, [r5, #20] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r5, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #16]! │ │ │ │ ldr r3, [pc, #20] @ 5a914 <__cxa_atexit@plt+0x4e4e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #104] @ 5a990 <__cxa_atexit@plt+0x4e55c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ mov r2, r5 │ │ │ │ @@ -80213,15 +80213,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq pc, r4, lsr #8 │ │ │ │ + mvneq pc, ip, lsl r4 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 5a9d4 <__cxa_atexit@plt+0x4e5a0> │ │ │ │ @@ -80232,15 +80232,15 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq pc, [r8, #52]! @ 0x34 @ │ │ │ │ + mvneq pc, ip, lsr #7 │ │ │ │ andeq r0, r0, r8, ror #30 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #32] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 5aa08 <__cxa_atexit@plt+0x4e5d4> │ │ │ │ @@ -80274,16 +80274,16 @@ │ │ │ │ bge 5aa00 <__cxa_atexit@plt+0x4e5cc> │ │ │ │ b 5aa2c <__cxa_atexit@plt+0x4e5f8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r4, lsr r3 @ │ │ │ │ - mvneq pc, r8, lsr r3 @ │ │ │ │ + mvneq pc, ip, lsr #6 │ │ │ │ + mvneq pc, r0, lsr r3 @ │ │ │ │ bicseq sp, r2, r0, lsl #20 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -80335,15 +80335,15 @@ │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str fp, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ ldr r8, [pc, #48] @ 5aba8 <__cxa_atexit@plt+0x4e774> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -80378,15 +80378,15 @@ │ │ │ │ str r3, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ mov r5, r1 │ │ │ │ ldr r9, [pc, #56] @ 5ac5c <__cxa_atexit@plt+0x4e828> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 5ac3c <__cxa_atexit@plt+0x4e808> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #12] @ 5ac50 <__cxa_atexit@plt+0x4e81c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -80425,15 +80425,15 @@ │ │ │ │ str r3, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ mov r5, r1 │ │ │ │ ldr r9, [pc, #60] @ 5ad1c <__cxa_atexit@plt+0x4e8e8> │ │ │ │ add r9, pc, r9 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r2 │ │ │ │ b 5acf8 <__cxa_atexit@plt+0x4e8c4> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [pc, #12] @ 5ad10 <__cxa_atexit@plt+0x4e8dc> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -80498,15 +80498,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 5ae24 <__cxa_atexit@plt+0x4e9f0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 5ae28 <__cxa_atexit@plt+0x4e9f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq lr, r2, ip, lsr #28 │ │ │ │ bicseq sp, r2, r4, ror #29 │ │ │ │ @@ -80522,15 +80522,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [pc, #44] @ 5ae84 <__cxa_atexit@plt+0x4ea50> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 5ae88 <__cxa_atexit@plt+0x4ea54> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrsbeq lr, [r2, #212] @ 0xd4 │ │ │ │ bicseq lr, r2, r0, asr #13 │ │ │ │ @@ -80548,15 +80548,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 5aeec <__cxa_atexit@plt+0x4eab8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 5aef0 <__cxa_atexit@plt+0x4eabc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrsbeq sp, [r2, #180] @ 0xb4 │ │ │ │ bicseq lr, r2, r8, ror sp │ │ │ │ @@ -80617,15 +80617,15 @@ │ │ │ │ ldr r1, [pc, #48] @ 5b000 <__cxa_atexit@plt+0x4ebcc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #20] @ 5b004 <__cxa_atexit@plt+0x4ebd0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d2ec90 │ │ │ │ bicseq lr, r2, r8, asr r7 │ │ │ │ @@ -80641,15 +80641,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 5b060 <__cxa_atexit@plt+0x4ec2c> │ │ │ │ add r8, pc, r8 │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ add r9, r1, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r7, [pc, #20] @ 5b064 <__cxa_atexit@plt+0x4ec30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrheq sp, [r2, #72] @ 0x48 │ │ │ │ bicseq lr, r2, r8, lsr #24 │ │ │ │ @@ -80684,15 +80684,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq lr, r0, ror #25 │ │ │ │ + ldrdeq lr, [r8, #200]! @ 0xc8 │ │ │ │ ldrsheq sp, [r2, #132] @ 0x84 │ │ │ │ bicseq sp, r2, ip, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 5b124 <__cxa_atexit@plt+0x4ecf0> │ │ │ │ @@ -80758,15 +80758,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - strheq lr, [r8, #184]! @ 0xb8 │ │ │ │ + strheq lr, [r8, #176]! @ 0xb0 │ │ │ │ bicseq sp, r2, ip, asr #15 │ │ │ │ bicseq sp, r2, r4, lsr #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 5b24c <__cxa_atexit@plt+0x4ee18> │ │ │ │ @@ -80827,15 +80827,15 @@ │ │ │ │ ldr r0, [pc, #68] @ 5b35c <__cxa_atexit@plt+0x4ef28> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r2, #12] │ │ │ │ str r9, [r2, #16] │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r1 │ │ │ │ mov r9, lr │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r6, r2 │ │ │ │ b 5b340 <__cxa_atexit@plt+0x4ef0c> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 5b350 <__cxa_atexit@plt+0x4ef1c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -80869,15 +80869,15 @@ │ │ │ │ add r2, r2, #8 │ │ │ │ stm r2, {r0, r1, r9} │ │ │ │ sub r0, r6, #11 │ │ │ │ str sl, [r5] │ │ │ │ str r0, [r5, #4] │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r9, lr │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r6, r2 │ │ │ │ b 5b3e8 <__cxa_atexit@plt+0x4efb4> │ │ │ │ mov r0, #16 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 5b400 <__cxa_atexit@plt+0x4efcc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -80913,27 +80913,27 @@ │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq lr, r8, lsr r9 │ │ │ │ - mvneq lr, r0, lsl r9 │ │ │ │ + mvneq lr, r0, lsr r9 │ │ │ │ + mvneq lr, r8, lsl #18 │ │ │ │ bicseq lr, r2, r0, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 5b4b4 <__cxa_atexit@plt+0x4f080> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 1a9cc <__cxa_atexit@plt+0xe598> │ │ │ │ - mvneq lr, r8, asr #17 │ │ │ │ + mvneq lr, r0, asr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 5b540 <__cxa_atexit@plt+0x4f10c> │ │ │ │ ldr r2, [pc, #136] @ 5b55c <__cxa_atexit@plt+0x4f128> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -80968,17 +80968,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - @ instruction: 0x01e8e894 │ │ │ │ - mvneq lr, ip, asr r8 │ │ │ │ - mvneq lr, r8, asr r8 │ │ │ │ + mvneq lr, ip, lsl #17 │ │ │ │ + mvneq lr, r4, asr r8 │ │ │ │ + mvneq lr, r0, asr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 5b5b4 <__cxa_atexit@plt+0x4f180> │ │ │ │ @@ -80992,16 +80992,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq lr, [r8, #120]! @ 0x78 │ │ │ │ - ldrdeq lr, [r8, #116]! @ 0x74 │ │ │ │ + ldrdeq lr, [r8, #112]! @ 0x70 │ │ │ │ + mvneq lr, ip, asr #15 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -81133,15 +81133,15 @@ │ │ │ │ str r7, [r3, #8]! │ │ │ │ sub r5, r5, #8 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ mov r8, r3 │ │ │ │ mov r9, r2 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, ip │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r2 │ │ │ │ @@ -81149,16 +81149,16 @@ │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, ip │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - strdeq lr, [r8, #92]! @ 0x5c │ │ │ │ - mvneq lr, r4, ror #12 │ │ │ │ + strdeq lr, [r8, #84]! @ 0x54 │ │ │ │ + mvneq lr, ip, asr r6 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ bicseq lr, r2, ip, ror r4 │ │ │ │ andeq r0, r0, fp │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -81202,22 +81202,22 @@ │ │ │ │ ldr r7, [pc, #52] @ 5b928 <__cxa_atexit@plt+0x4f4f4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r8, #8]! │ │ │ │ add r5, r5, #32 │ │ │ │ mov r4, fp │ │ │ │ mov r7, sl │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - mvneq lr, r4, ror #9 │ │ │ │ - mvneq lr, r8, asr #10 │ │ │ │ + ldrdeq lr, [r8, #76]! @ 0x4c │ │ │ │ + mvneq lr, r0, asr #10 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ bicseq sp, r2, ip, lsl r2 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r8, r5, #28 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 5b9d4 <__cxa_atexit@plt+0x4f5a0> │ │ │ │ @@ -81256,15 +81256,15 @@ │ │ │ │ beq 5b9cc <__cxa_atexit@plt+0x4f598> │ │ │ │ b 5ba4c <__cxa_atexit@plt+0x4f618> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq lr, ip, lsl #8 │ │ │ │ + mvneq lr, r4, lsl #8 │ │ │ │ muleq r0, r0, r0 │ │ │ │ bicseq ip, r2, ip, lsl #23 │ │ │ │ bicseq sp, r2, ip, asr r1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ @@ -81396,15 +81396,15 @@ │ │ │ │ bhi 5bc14 <__cxa_atexit@plt+0x4f7e0> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r8 │ │ │ │ @@ -81413,15 +81413,15 @@ │ │ │ │ bhi 5bc58 <__cxa_atexit@plt+0x4f824> │ │ │ │ ldr r8, [r7, #4] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq ip, r2, r4, ror #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ @@ -81454,15 +81454,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0x01bbbd41 │ │ │ │ - strheq lr, [r8, #8]! │ │ │ │ + strheq lr, [r8, #0]! │ │ │ │ ldrsheq ip, [r2, #192] @ 0xc0 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -81570,26 +81570,26 @@ │ │ │ │ str r0, [r9, #20] │ │ │ │ mov r0, r9 │ │ │ │ str r8, [r0, #12]! │ │ │ │ str r0, [r9, #28] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #24]! │ │ │ │ add r5, r5, #20 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 5bf04 <__cxa_atexit@plt+0x4fad0> │ │ │ │ ldr r1, [pc, #48] @ 5bf10 <__cxa_atexit@plt+0x4fadc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [pc, #44] @ 5bf14 <__cxa_atexit@plt+0x4fae0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ stmib r9, {r2, r3} │ │ │ │ add r5, r5, #20 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd04 │ │ │ │ @@ -81607,15 +81607,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5bf5c <__cxa_atexit@plt+0x4fb28> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, lsr #28 │ │ │ │ + mvneq sp, r4, lsr #28 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5c014 <__cxa_atexit@plt+0x4fbe0> │ │ │ │ ldr lr, [pc, #160] @ 5c020 <__cxa_atexit@plt+0x4fbec> │ │ │ │ @@ -81657,15 +81657,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq sp, [r8, #212]! @ 0xd4 │ │ │ │ + mvneq sp, ip, asr #27 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -81725,15 +81725,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0x01e8dc90 │ │ │ │ + mvneq sp, r8, lsl #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -81772,15 +81772,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5c1f0 <__cxa_atexit@plt+0x4fdbc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e8db98 │ │ │ │ + @ instruction: 0x01e8db90 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5c2a8 <__cxa_atexit@plt+0x4fe74> │ │ │ │ ldr lr, [pc, #160] @ 5c2b4 <__cxa_atexit@plt+0x4fe80> │ │ │ │ @@ -81822,15 +81822,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r0, asr #22 │ │ │ │ + mvneq sp, r8, lsr fp │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -81890,15 +81890,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq sp, [r8, #156]! @ 0x9c │ │ │ │ + strdeq sp, [r8, #148]! @ 0x94 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -82083,15 +82083,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5c6cc <__cxa_atexit@plt+0x50298> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq sp, [r8, #108]! @ 0x6c │ │ │ │ + strheq sp, [r8, #100]! @ 0x64 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5c784 <__cxa_atexit@plt+0x50350> │ │ │ │ ldr lr, [pc, #160] @ 5c790 <__cxa_atexit@plt+0x5035c> │ │ │ │ @@ -82133,15 +82133,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r4, ror #12 │ │ │ │ + mvneq sp, ip, asr r6 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -82201,15 +82201,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, r0, lsr #10 │ │ │ │ + mvneq sp, r8, lsl r5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -82248,15 +82248,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5c960 <__cxa_atexit@plt+0x5052c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, lsr #8 │ │ │ │ + mvneq sp, r0, lsr #8 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5ca18 <__cxa_atexit@plt+0x505e4> │ │ │ │ ldr lr, [pc, #160] @ 5ca24 <__cxa_atexit@plt+0x505f0> │ │ │ │ @@ -82298,15 +82298,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq sp, [r8, #48]! @ 0x30 │ │ │ │ + mvneq sp, r8, asr #7 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -82366,15 +82366,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, ip, lsl #5 │ │ │ │ + mvneq sp, r4, lsl #5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -82569,15 +82569,15 @@ │ │ │ │ str r3, [r2, #28] │ │ │ │ str r9, [r2, #32] │ │ │ │ ldr r3, [pc, #56] @ 5ce90 <__cxa_atexit@plt+0x50a5c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ b 5ce78 <__cxa_atexit@plt+0x50a44> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ @@ -82666,15 +82666,15 @@ │ │ │ │ str r0, [r8, #40]! @ 0x28 │ │ │ │ ldr r0, [pc, #60] @ 5d014 <__cxa_atexit@plt+0x50be0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #32]! │ │ │ │ mov r9, lr │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, lr │ │ │ │ b 5cffc <__cxa_atexit@plt+0x50bc8> │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r0 │ │ │ │ @@ -82727,15 +82727,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5d0dc <__cxa_atexit@plt+0x50ca8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, lsr #25 │ │ │ │ + mvneq ip, r4, lsr #25 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5d194 <__cxa_atexit@plt+0x50d60> │ │ │ │ ldr lr, [pc, #160] @ 5d1a0 <__cxa_atexit@plt+0x50d6c> │ │ │ │ @@ -82777,15 +82777,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq ip, r4, asr ip │ │ │ │ + mvneq ip, ip, asr #24 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -82845,15 +82845,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq ip, r0, lsl fp │ │ │ │ + mvneq ip, r8, lsl #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -82892,15 +82892,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5d370 <__cxa_atexit@plt+0x50f3c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, lsl sl │ │ │ │ + mvneq ip, r0, lsl sl │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5d428 <__cxa_atexit@plt+0x50ff4> │ │ │ │ ldr lr, [pc, #160] @ 5d434 <__cxa_atexit@plt+0x51000> │ │ │ │ @@ -82942,15 +82942,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq ip, r0, asr #19 │ │ │ │ + strheq ip, [r8, #152]! @ 0x98 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -83010,15 +83010,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq ip, ip, ror r8 │ │ │ │ + mvneq ip, r4, ror r8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -83212,15 +83212,15 @@ │ │ │ │ ldr r5, [pc, #304] @ 5d98c <__cxa_atexit@plt+0x51558> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #32]! │ │ │ │ mov r4, sl │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ ldr sl, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #36] @ 0x24 │ │ │ │ str lr, [r2, #40] @ 0x28 │ │ │ │ str sl, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 5d92c <__cxa_atexit@plt+0x514f8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -83253,15 +83253,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r8, #40]! @ 0x28 │ │ │ │ str r9, [r3, #32]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ mov sl, ip │ │ │ │ ldr fp, [sp, #28] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r9 │ │ │ │ mov r6, r3 │ │ │ │ @@ -83298,15 +83298,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5d9c8 <__cxa_atexit@plt+0x51594> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, asr #7 │ │ │ │ + strheq ip, [r8, #56]! @ 0x38 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5da80 <__cxa_atexit@plt+0x5164c> │ │ │ │ ldr lr, [pc, #160] @ 5da8c <__cxa_atexit@plt+0x51658> │ │ │ │ @@ -83348,15 +83348,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq ip, r8, ror #6 │ │ │ │ + mvneq ip, r0, ror #6 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -83416,15 +83416,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq ip, r4, lsr #4 │ │ │ │ + mvneq ip, ip, lsl r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -83463,15 +83463,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5dc5c <__cxa_atexit@plt+0x51828> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, lsr #2 │ │ │ │ + mvneq ip, r4, lsr #2 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5dd14 <__cxa_atexit@plt+0x518e0> │ │ │ │ ldr lr, [pc, #160] @ 5dd20 <__cxa_atexit@plt+0x518ec> │ │ │ │ @@ -83513,15 +83513,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq ip, [r8, #4]! │ │ │ │ + mvneq ip, ip, asr #1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -83581,15 +83581,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strexheq fp, r0, [r8] │ │ │ │ + mvneq fp, r8, lsl #31 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -83767,15 +83767,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r9, [r8, #40]! @ 0x28 │ │ │ │ str sl, [ip, #32]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str sl, [r2, #36] @ 0x24 │ │ │ │ add sl, r2, #24 │ │ │ │ cmp fp, sl │ │ │ │ bhi 5e1d4 <__cxa_atexit@plt+0x51da0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #48 @ 0x30 │ │ │ │ @@ -83807,15 +83807,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r0, [r8, #40]! @ 0x28 │ │ │ │ str r9, [ip, #32]! │ │ │ │ mov r5, sl │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ ldr fp, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r0 │ │ │ │ mov r6, ip │ │ │ │ @@ -83875,15 +83875,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsl fp │ │ │ │ + mvneq fp, r8, lsl #22 │ │ │ │ @ instruction: 0xffffee10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -83935,15 +83935,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsr #20 │ │ │ │ + mvneq fp, r8, lsl sl │ │ │ │ @ instruction: 0xffffed20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -83986,15 +83986,15 @@ │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r0, [r2, #20] │ │ │ │ str r9, [r2, #24] │ │ │ │ sub sl, r6, #7 │ │ │ │ ldr r8, [pc, #36] @ 5e4a8 <__cxa_atexit@plt+0x52074> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r2, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ @@ -84084,23 +84084,23 @@ │ │ │ │ sub r9, r8, #20 │ │ │ │ stm r9, {r0, r3, fp} │ │ │ │ str r2, [r8, #-8] │ │ │ │ str r1, [r8, #-4] │ │ │ │ add r9, lr, #2 │ │ │ │ mov sl, r7 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0a8 │ │ │ │ - mvneq fp, r8, lsl #16 │ │ │ │ - @ instruction: 0x01e8b890 │ │ │ │ - mvneq fp, r0, asr r8 │ │ │ │ - mvneq fp, r0, ror #17 │ │ │ │ + mvneq fp, r0, lsl #16 │ │ │ │ + mvneq fp, r8, lsl #17 │ │ │ │ + mvneq fp, r8, asr #16 │ │ │ │ + ldrdeq fp, [r8, #136]! @ 0x88 │ │ │ │ @ instruction: 0xffffea70 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ @ instruction: 0xfffff8e4 │ │ │ │ bicseq r9, r2, ip, asr #29 │ │ │ │ bicseq fp, r2, r4, asr r6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -84177,15 +84177,15 @@ │ │ │ │ str lr, [lr, #32] │ │ │ │ mov r8, lr │ │ │ │ str r0, [r8, #36]! @ 0x24 │ │ │ │ ldr r0, [pc, #52] @ 5e7b0 <__cxa_atexit@plt+0x5237c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #28]! │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, lr │ │ │ │ b 5e798 <__cxa_atexit@plt+0x52364> │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r0 │ │ │ │ @@ -84238,15 +84238,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5e878 <__cxa_atexit@plt+0x52444> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsl r5 │ │ │ │ + mvneq fp, r8, lsl #10 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5e930 <__cxa_atexit@plt+0x524fc> │ │ │ │ ldr lr, [pc, #160] @ 5e93c <__cxa_atexit@plt+0x52508> │ │ │ │ @@ -84288,15 +84288,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq fp, [r8, #72]! @ 0x48 │ │ │ │ + strheq fp, [r8, #64]! @ 0x40 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -84356,15 +84356,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq fp, r4, ror r3 │ │ │ │ + mvneq fp, ip, ror #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -84403,15 +84403,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5eb0c <__cxa_atexit@plt+0x526d8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, ror r2 │ │ │ │ + mvneq fp, r4, ror r2 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5ebc4 <__cxa_atexit@plt+0x52790> │ │ │ │ ldr lr, [pc, #160] @ 5ebd0 <__cxa_atexit@plt+0x5279c> │ │ │ │ @@ -84453,15 +84453,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq fp, r4, lsr #4 │ │ │ │ + mvneq fp, ip, lsl r2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -84521,15 +84521,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq fp, r0, ror #1 │ │ │ │ + ldrdeq fp, [r8, #8]! │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -84718,15 +84718,15 @@ │ │ │ │ str lr, [lr, #32] │ │ │ │ mov r8, lr │ │ │ │ str ip, [r8, #36]! @ 0x24 │ │ │ │ str sl, [lr, #28]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ ldr sl, [sp, #12] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #36] @ 0x24 │ │ │ │ str sl, [r2, #40] @ 0x28 │ │ │ │ str r3, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp ip, r2 │ │ │ │ bhi 5f0b8 <__cxa_atexit@plt+0x52c84> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -84759,15 +84759,15 @@ │ │ │ │ str r1, [r8, #36]! @ 0x24 │ │ │ │ str r9, [lr, #28]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ mov sl, r0 │ │ │ │ mov fp, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov fp, r0 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, lr │ │ │ │ @@ -84803,15 +84803,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5f14c <__cxa_atexit@plt+0x52d18> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, lsr ip │ │ │ │ + mvneq sl, r4, lsr ip │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5f204 <__cxa_atexit@plt+0x52dd0> │ │ │ │ ldr lr, [pc, #160] @ 5f210 <__cxa_atexit@plt+0x52ddc> │ │ │ │ @@ -84853,15 +84853,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, r4, ror #23 │ │ │ │ + ldrdeq sl, [r8, #188]! @ 0xbc │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -84921,15 +84921,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sl, r0, lsr #21 │ │ │ │ + @ instruction: 0x01e8aa98 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -84968,15 +84968,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5f3e0 <__cxa_atexit@plt+0x52fac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsr #19 │ │ │ │ + mvneq sl, r0, lsr #19 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 5f498 <__cxa_atexit@plt+0x53064> │ │ │ │ ldr lr, [pc, #160] @ 5f4a4 <__cxa_atexit@plt+0x53070> │ │ │ │ @@ -85018,15 +85018,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sl, r0, asr r9 │ │ │ │ + mvneq sl, r8, asr #18 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -85086,15 +85086,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq sl, ip, lsl #16 │ │ │ │ + mvneq sl, r4, lsl #16 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -85272,15 +85272,15 @@ │ │ │ │ mov r8, ip │ │ │ │ str r9, [r8, #36]! @ 0x24 │ │ │ │ str sl, [ip, #28]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r0, [r2, #32] │ │ │ │ str sl, [r2, #36] @ 0x24 │ │ │ │ add r2, r2, #24 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 5f958 <__cxa_atexit@plt+0x53524> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #44 @ 0x2c │ │ │ │ @@ -85312,15 +85312,15 @@ │ │ │ │ str r0, [r8, #36]! @ 0x24 │ │ │ │ str sl, [ip, #28]! │ │ │ │ mov r4, fp │ │ │ │ mov r5, r2 │ │ │ │ mov r9, ip │ │ │ │ ldr sl, [sp, #20] │ │ │ │ ldr fp, [sp, #16] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov sl, r0 │ │ │ │ mov r6, ip │ │ │ │ @@ -85380,15 +85380,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, lsl #7 │ │ │ │ + mvneq sl, r4, lsl #7 │ │ │ │ @ instruction: 0xffffee28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -85440,15 +85440,15 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e8a29c │ │ │ │ + @ instruction: 0x01e8a294 │ │ │ │ @ instruction: 0xffffed38 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ @@ -85491,15 +85491,15 @@ │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r0, [r2, #20] │ │ │ │ str r9, [r2, #24] │ │ │ │ sub sl, r6, #7 │ │ │ │ ldr r8, [pc, #36] @ 5fc2c <__cxa_atexit@plt+0x537f8> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, r3 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ mov r2, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ @@ -85589,23 +85589,23 @@ │ │ │ │ sub r9, r8, #20 │ │ │ │ stm r9, {r0, r3, fp} │ │ │ │ str r2, [r8, #-8] │ │ │ │ str r1, [r8, #-4] │ │ │ │ add r9, lr, #2 │ │ │ │ mov sl, r7 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0c0 │ │ │ │ - mvneq sl, r4, lsl #1 │ │ │ │ - mvneq sl, ip, lsl #2 │ │ │ │ - mvneq sl, ip, asr #1 │ │ │ │ - mvneq sl, ip, asr r1 │ │ │ │ + mvneq sl, ip, ror r0 │ │ │ │ + mvneq sl, r4, lsl #2 │ │ │ │ + mvneq sl, r4, asr #1 │ │ │ │ + mvneq sl, r4, asr r1 │ │ │ │ @ instruction: 0xffffea88 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ @ instruction: 0xfffff8e4 │ │ │ │ bicseq r8, r2, r4, lsr #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ @@ -85619,15 +85619,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01bb7bff │ │ │ │ - mvneq r9, r4, lsl #31 │ │ │ │ + mvneq r9, ip, ror pc │ │ │ │ ldrsbeq r8, [r2, #188] @ 0xbc │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -85717,19 +85717,19 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r8, [r8, #16] │ │ │ │ str r2, [r8, #12]! │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r8, [pc, #20] @ 5ffb4 <__cxa_atexit@plt+0x53b80> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #16 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq r8, r2, r8, lsr sl │ │ │ │ @ instruction: 0xfffffe58 │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ @@ -85742,15 +85742,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 5fff8 <__cxa_atexit@plt+0x53bc4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e89d90 │ │ │ │ + mvneq r9, r8, lsl #27 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 600b0 <__cxa_atexit@plt+0x53c7c> │ │ │ │ ldr lr, [pc, #160] @ 600bc <__cxa_atexit@plt+0x53c88> │ │ │ │ @@ -85792,15 +85792,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r8, lsr sp │ │ │ │ + mvneq r9, r0, lsr sp │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -85860,15 +85860,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq r9, [r8, #180]! @ 0xb4 │ │ │ │ + mvneq r9, ip, ror #23 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -85907,15 +85907,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 6028c <__cxa_atexit@plt+0x53e58> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r9, [r8, #172]! @ 0xac │ │ │ │ + strdeq r9, [r8, #164]! @ 0xa4 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 60344 <__cxa_atexit@plt+0x53f10> │ │ │ │ ldr lr, [pc, #160] @ 60350 <__cxa_atexit@plt+0x53f1c> │ │ │ │ @@ -85957,15 +85957,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r4, lsr #21 │ │ │ │ + @ instruction: 0x01e89a9c │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -86025,15 +86025,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r0, ror #18 │ │ │ │ + mvneq r9, r8, asr r9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -86332,15 +86332,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 60930 <__cxa_atexit@plt+0x544fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, asr r4 │ │ │ │ + mvneq r9, r0, asr r4 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 609e8 <__cxa_atexit@plt+0x545b4> │ │ │ │ ldr lr, [pc, #160] @ 609f4 <__cxa_atexit@plt+0x545c0> │ │ │ │ @@ -86382,15 +86382,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r0, lsl #8 │ │ │ │ + strdeq r9, [r8, #56]! @ 0x38 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -86450,15 +86450,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strheq r9, [r8, #44]! @ 0x2c │ │ │ │ + strheq r9, [r8, #36]! @ 0x24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -86497,15 +86497,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 60bc4 <__cxa_atexit@plt+0x54790> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r4, asr #3 │ │ │ │ + strheq r9, [r8, #28]! │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 60c7c <__cxa_atexit@plt+0x54848> │ │ │ │ ldr lr, [pc, #160] @ 60c88 <__cxa_atexit@plt+0x54854> │ │ │ │ @@ -86547,15 +86547,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, ip, ror #2 │ │ │ │ + mvneq r9, r4, ror #2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -86615,15 +86615,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r9, r8, lsr #32 │ │ │ │ + mvneq r9, r0, lsr #32 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -86956,30 +86956,30 @@ │ │ │ │ add r6, pc, r6 │ │ │ │ add r9, r6, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov sl, r8 │ │ │ │ mov r8, r2 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #64 @ 0x40 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ @ instruction: 0xffffebf8 │ │ │ │ - mvneq r8, r0, asr fp │ │ │ │ + mvneq r8, r8, asr #22 │ │ │ │ @ instruction: 0xfffff27c │ │ │ │ bicseq r8, r2, ip, lsr #8 │ │ │ │ @ instruction: 0xfffffb78 │ │ │ │ bicseq r7, r2, ip, ror r1 │ │ │ │ bicseq r8, r2, r4, lsl #20 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ @@ -87022,20 +87022,20 @@ │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ ldr r3, [pc, #48] @ 61418 <__cxa_atexit@plt+0x54fe4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [pc, #40] @ 6141c <__cxa_atexit@plt+0x54fe8> │ │ │ │ add r8, pc, r8 │ │ │ │ mov sl, r7 │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffead8 │ │ │ │ - mvneq r8, r0, lsr sl │ │ │ │ + mvneq r8, r8, lsr #20 │ │ │ │ @ instruction: 0xfffff158 │ │ │ │ @ instruction: 0xfffffa84 │ │ │ │ bicseq r7, r2, ip, rrx │ │ │ │ bicseq r8, r2, ip, ror #5 │ │ │ │ bicseq r8, r2, r4, lsr r9 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -87056,15 +87056,15 @@ │ │ │ │ ldr r0, [r7, #4] │ │ │ │ str sl, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ stmib r9, {r0, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 61494 <__cxa_atexit@plt+0x55060> │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @@ -87080,15 +87080,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 614e0 <__cxa_atexit@plt+0x550ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsr #17 │ │ │ │ + mvneq r8, r0, lsr #17 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 61598 <__cxa_atexit@plt+0x55164> │ │ │ │ ldr lr, [pc, #160] @ 615a4 <__cxa_atexit@plt+0x55170> │ │ │ │ @@ -87130,15 +87130,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r0, asr r8 │ │ │ │ + mvneq r8, r8, asr #16 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -87198,15 +87198,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, ip, lsl #14 │ │ │ │ + mvneq r8, r4, lsl #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -87245,15 +87245,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 61774 <__cxa_atexit@plt+0x55340> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r4, lsl r6 │ │ │ │ + mvneq r8, ip, lsl #12 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 6182c <__cxa_atexit@plt+0x553f8> │ │ │ │ ldr lr, [pc, #160] @ 61838 <__cxa_atexit@plt+0x55404> │ │ │ │ @@ -87295,15 +87295,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r8, [r8, #92]! @ 0x5c │ │ │ │ + strheq r8, [r8, #84]! @ 0x54 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -87363,15 +87363,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r8, r8, ror r4 │ │ │ │ + mvneq r8, r0, ror r4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -87544,15 +87544,15 @@ │ │ │ │ ldr r5, [r7, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r4, [r9, #68]! @ 0x44 │ │ │ │ stmib r9, {r5, r8} │ │ │ │ mov r4, lr │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r3, [r2, #36] @ 0x24 │ │ │ │ str lr, [r2, #40] @ 0x28 │ │ │ │ str r0, [r2, #44] @ 0x2c │ │ │ │ add r2, r2, #32 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 61c90 <__cxa_atexit@plt+0x5585c> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -87566,15 +87566,15 @@ │ │ │ │ ldr r3, [r7, #4] │ │ │ │ str sl, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ stmib r9, {r3, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 61ca0 <__cxa_atexit@plt+0x5586c> │ │ │ │ @@ -87607,15 +87607,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 61d1c <__cxa_atexit@plt+0x558e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, rrx │ │ │ │ + mvneq r8, r4, rrx │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 61dd4 <__cxa_atexit@plt+0x559a0> │ │ │ │ ldr lr, [pc, #160] @ 61de0 <__cxa_atexit@plt+0x559ac> │ │ │ │ @@ -87657,15 +87657,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r4, lsl r0 │ │ │ │ + mvneq r8, ip │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -87725,15 +87725,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - ldrdeq r7, [r8, #224]! @ 0xe0 │ │ │ │ + mvneq r7, r8, asr #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -87772,15 +87772,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 61fb0 <__cxa_atexit@plt+0x55b7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r7, [r8, #216]! @ 0xd8 │ │ │ │ + ldrdeq r7, [r8, #208]! @ 0xd0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 62068 <__cxa_atexit@plt+0x55c34> │ │ │ │ ldr lr, [pc, #160] @ 62074 <__cxa_atexit@plt+0x55c40> │ │ │ │ @@ -87822,15 +87822,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r0, lsl #27 │ │ │ │ + mvneq r7, r8, ror sp │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -87890,15 +87890,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r7, ip, lsr ip │ │ │ │ + mvneq r7, r4, lsr ip │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -88084,15 +88084,15 @@ │ │ │ │ ldr r0, [r7, #4] │ │ │ │ str lr, [r2] │ │ │ │ str r5, [r9, #4]! │ │ │ │ str r0, [r9, #4] │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 624b8 <__cxa_atexit@plt+0x56084> │ │ │ │ @@ -88142,15 +88142,15 @@ │ │ │ │ str r3, [r2, #20] │ │ │ │ add lr, r2, #24 │ │ │ │ stm lr, {r1, r8, r9} │ │ │ │ sub sl, r6, #9 │ │ │ │ ldr r8, [pc, #36] @ 62598 <__cxa_atexit@plt+0x56164> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, ip │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ @ instruction: 0xfffff498 │ │ │ │ @@ -88167,15 +88167,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ ldr r9, [r7, #4] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrsheq r6, [r2, #64] @ 0x40 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ @@ -88214,17 +88214,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r7, ip, asr r7 │ │ │ │ - mvneq r7, r4, lsr #14 │ │ │ │ - mvneq r7, r0, lsr #14 │ │ │ │ + mvneq r7, r4, asr r7 │ │ │ │ + mvneq r7, ip, lsl r7 │ │ │ │ + mvneq r7, r8, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 626ec <__cxa_atexit@plt+0x562b8> │ │ │ │ @@ -88238,16 +88238,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r0, lsr #13 │ │ │ │ - @ instruction: 0x01e8769c │ │ │ │ + @ instruction: 0x01e87698 │ │ │ │ + @ instruction: 0x01e87694 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -88306,17 +88306,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r7, ip, ror #11 │ │ │ │ - strheq r7, [r8, #84]! @ 0x54 │ │ │ │ - strheq r7, [r8, #80]! @ 0x50 │ │ │ │ + mvneq r7, r4, ror #11 │ │ │ │ + mvneq r7, ip, lsr #11 │ │ │ │ + mvneq r7, r8, lsr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 6285c <__cxa_atexit@plt+0x56428> │ │ │ │ @@ -88330,16 +88330,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r0, lsr r5 │ │ │ │ - mvneq r7, ip, lsr #10 │ │ │ │ + mvneq r7, r8, lsr #10 │ │ │ │ + mvneq r7, r4, lsr #10 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -88367,16 +88367,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 62900 <__cxa_atexit@plt+0x564cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq r7, ip, lsl #11 │ │ │ │ - mvneq r7, r8, ror r4 │ │ │ │ + mvneq r7, r4, lsl #11 │ │ │ │ + mvneq r7, r0, ror r4 │ │ │ │ bicseq r6, r2, ip, ror #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 62960 <__cxa_atexit@plt+0x5652c> │ │ │ │ @@ -88401,15 +88401,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bb508d │ │ │ │ - mvneq r7, ip, lsr #8 │ │ │ │ + mvneq r7, r4, lsr #8 │ │ │ │ bicseq r6, r2, r4, rrx │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -88434,15 +88434,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 62a08 <__cxa_atexit@plt+0x565d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r0, lsl #7 │ │ │ │ + mvneq r7, r8, ror r3 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 62ac0 <__cxa_atexit@plt+0x5668c> │ │ │ │ ldr lr, [pc, #160] @ 62acc <__cxa_atexit@plt+0x56698> │ │ │ │ @@ -88484,15 +88484,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r8, lsr #6 │ │ │ │ + mvneq r7, r0, lsr #6 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -88552,15 +88552,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r7, r4, ror #3 │ │ │ │ + ldrdeq r7, [r8, #28]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -88599,15 +88599,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 62c9c <__cxa_atexit@plt+0x56868> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, ror #1 │ │ │ │ + mvneq r7, r4, ror #1 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 62d54 <__cxa_atexit@plt+0x56920> │ │ │ │ ldr lr, [pc, #160] @ 62d60 <__cxa_atexit@plt+0x5692c> │ │ │ │ @@ -88649,15 +88649,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01e87094 │ │ │ │ + mvneq r7, ip, lsl #1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -88717,15 +88717,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r6, r0, asr pc │ │ │ │ + mvneq r6, r8, asr #30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -88795,17 +88795,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r6, r8, asr #28 │ │ │ │ - mvneq r6, r0, lsl lr │ │ │ │ - mvneq r6, ip, lsl #28 │ │ │ │ + mvneq r6, r0, asr #28 │ │ │ │ + mvneq r6, r8, lsl #28 │ │ │ │ + mvneq r6, r4, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 63000 <__cxa_atexit@plt+0x56bcc> │ │ │ │ @@ -88819,16 +88819,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, ip, lsl #27 │ │ │ │ - mvneq r6, r8, lsl #27 │ │ │ │ + mvneq r6, r4, lsl #27 │ │ │ │ + mvneq r6, r0, lsl #27 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -88887,17 +88887,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - ldrdeq r6, [r8, #200]! @ 0xc8 │ │ │ │ - mvneq r6, r0, lsr #25 │ │ │ │ - @ instruction: 0x01e86c9c │ │ │ │ + ldrdeq r6, [r8, #192]! @ 0xc0 │ │ │ │ + @ instruction: 0x01e86c98 │ │ │ │ + @ instruction: 0x01e86c94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 63170 <__cxa_atexit@plt+0x56d3c> │ │ │ │ @@ -88911,16 +88911,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, ip, lsl ip │ │ │ │ - mvneq r6, r8, lsl ip │ │ │ │ + mvneq r6, r4, lsl ip │ │ │ │ + mvneq r6, r0, lsl ip │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -88948,16 +88948,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 63214 <__cxa_atexit@plt+0x56de0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq r6, r8, ror ip │ │ │ │ - mvneq r6, r4, ror #22 │ │ │ │ + mvneq r6, r0, ror ip │ │ │ │ + mvneq r6, ip, asr fp │ │ │ │ ldrsbeq r5, [r2, #200] @ 0xc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 63274 <__cxa_atexit@plt+0x56e40> │ │ │ │ @@ -88982,15 +88982,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bb4779 │ │ │ │ - mvneq r6, r8, lsl fp │ │ │ │ + mvneq r6, r0, lsl fp │ │ │ │ bicseq r5, r2, r0, asr r7 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -89169,29 +89169,29 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 635e8 <__cxa_atexit@plt+0x571b4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 635c8 <__cxa_atexit@plt+0x57194> │ │ │ │ ldr r1, [pc, #60] @ 635d8 <__cxa_atexit@plt+0x571a4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ str ip, [r3, #24] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ ldr r8, [pc, #32] @ 635dc <__cxa_atexit@plt+0x571a8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 635cc <__cxa_atexit@plt+0x57198> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa80 │ │ │ │ @@ -89230,29 +89230,29 @@ │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ ldr r3, [pc, #104] @ 636dc <__cxa_atexit@plt+0x572a8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r1, r6 │ │ │ │ bcc 636bc <__cxa_atexit@plt+0x57288> │ │ │ │ ldr r1, [pc, #60] @ 636cc <__cxa_atexit@plt+0x57298> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ str ip, [r3, #24] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ ldr r8, [pc, #32] @ 636d0 <__cxa_atexit@plt+0x5729c> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 636c0 <__cxa_atexit@plt+0x5728c> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff078 │ │ │ │ @@ -89298,17 +89298,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r6, ip, ror #12 │ │ │ │ - mvneq r6, r4, lsr r6 │ │ │ │ - mvneq r6, r0, lsr r6 │ │ │ │ + mvneq r6, r4, ror #12 │ │ │ │ + mvneq r6, ip, lsr #12 │ │ │ │ + mvneq r6, r8, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 637dc <__cxa_atexit@plt+0x573a8> │ │ │ │ @@ -89322,16 +89322,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r6, [r8, #80]! @ 0x50 │ │ │ │ - mvneq r6, ip, lsr #11 │ │ │ │ + mvneq r6, r8, lsr #11 │ │ │ │ + mvneq r6, r4, lsr #11 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -89390,17 +89390,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r6, [r8, #76]! @ 0x4c │ │ │ │ - mvneq r6, r4, asr #9 │ │ │ │ - mvneq r6, r0, asr #9 │ │ │ │ + strdeq r6, [r8, #68]! @ 0x44 │ │ │ │ + strheq r6, [r8, #76]! @ 0x4c │ │ │ │ + strheq r6, [r8, #72]! @ 0x48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 6394c <__cxa_atexit@plt+0x57518> │ │ │ │ @@ -89414,16 +89414,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r0, asr #8 │ │ │ │ - mvneq r6, ip, lsr r4 │ │ │ │ + mvneq r6, r8, lsr r4 │ │ │ │ + mvneq r6, r4, lsr r4 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -89451,16 +89451,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 639f0 <__cxa_atexit@plt+0x575bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - @ instruction: 0x01e8649c │ │ │ │ - mvneq r6, r8, lsl #7 │ │ │ │ + @ instruction: 0x01e86494 │ │ │ │ + mvneq r6, r0, lsl #7 │ │ │ │ ldrsheq r5, [r2, #76] @ 0x4c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 63a50 <__cxa_atexit@plt+0x5761c> │ │ │ │ @@ -89485,15 +89485,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bb3f9d │ │ │ │ - mvneq r6, ip, lsr r3 │ │ │ │ + mvneq r6, r4, lsr r3 │ │ │ │ bicseq r4, r2, r4, ror pc │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -89518,15 +89518,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 63af8 <__cxa_atexit@plt+0x576c4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e86290 │ │ │ │ + mvneq r6, r8, lsl #5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 63bb0 <__cxa_atexit@plt+0x5777c> │ │ │ │ ldr lr, [pc, #160] @ 63bbc <__cxa_atexit@plt+0x57788> │ │ │ │ @@ -89568,15 +89568,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r6, r8, lsr r2 │ │ │ │ + mvneq r6, r0, lsr r2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -89636,15 +89636,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq r6, [r8, #4]! │ │ │ │ + mvneq r6, ip, ror #1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -89683,15 +89683,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 63d8c <__cxa_atexit@plt+0x57958> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r5, [r8, #252]! @ 0xfc │ │ │ │ + strdeq r5, [r8, #244]! @ 0xf4 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 63e44 <__cxa_atexit@plt+0x57a10> │ │ │ │ ldr lr, [pc, #160] @ 63e50 <__cxa_atexit@plt+0x57a1c> │ │ │ │ @@ -89733,15 +89733,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r5, r4, lsr #31 │ │ │ │ + strexheq r5, ip, [r8] │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -89801,15 +89801,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r5, r0, ror #28 │ │ │ │ + mvneq r5, r8, asr lr │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -89879,17 +89879,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r5, r8, asr sp │ │ │ │ - mvneq r5, r0, lsr #26 │ │ │ │ - mvneq r5, ip, lsl sp │ │ │ │ + mvneq r5, r0, asr sp │ │ │ │ + mvneq r5, r8, lsl sp │ │ │ │ + mvneq r5, r4, lsl sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 640f0 <__cxa_atexit@plt+0x57cbc> │ │ │ │ @@ -89903,16 +89903,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e85c9c │ │ │ │ - @ instruction: 0x01e85c98 │ │ │ │ + @ instruction: 0x01e85c94 │ │ │ │ + @ instruction: 0x01e85c90 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -89971,17 +89971,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r5, r8, ror #23 │ │ │ │ - strheq r5, [r8, #176]! @ 0xb0 │ │ │ │ - mvneq r5, ip, lsr #23 │ │ │ │ + mvneq r5, r0, ror #23 │ │ │ │ + mvneq r5, r8, lsr #23 │ │ │ │ + mvneq r5, r4, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 64260 <__cxa_atexit@plt+0x57e2c> │ │ │ │ @@ -89995,16 +89995,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, ip, lsr #22 │ │ │ │ - mvneq r5, r8, lsr #22 │ │ │ │ + mvneq r5, r4, lsr #22 │ │ │ │ + mvneq r5, r0, lsr #22 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -90032,16 +90032,16 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r3, [pc, #16] @ 64304 <__cxa_atexit@plt+0x57ed0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq r5, r8, lsl #23 │ │ │ │ - mvneq r5, r4, ror sl │ │ │ │ + mvneq r5, r0, lsl #23 │ │ │ │ + mvneq r5, ip, ror #20 │ │ │ │ bicseq r4, r2, r8, ror #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 64364 <__cxa_atexit@plt+0x57f30> │ │ │ │ @@ -90066,15 +90066,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0x01bb3689 │ │ │ │ - mvneq r5, r8, lsr #20 │ │ │ │ + mvneq r5, r0, lsr #20 │ │ │ │ bicseq r4, r2, r0, ror #12 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ @@ -90245,28 +90245,28 @@ │ │ │ │ str r3, [r9, #4] │ │ │ │ mov r0, r9 │ │ │ │ str lr, [r0, #8]! │ │ │ │ str r0, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str ip, [r8, #20]! │ │ │ │ add r5, r5, #12 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r0, r6 │ │ │ │ bcc 64698 <__cxa_atexit@plt+0x58264> │ │ │ │ ldr r0, [pc, #56] @ 646a4 <__cxa_atexit@plt+0x58270> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [pc, #52] @ 646a8 <__cxa_atexit@plt+0x58274> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #20] │ │ │ │ str r2, [r5, #24] │ │ │ │ str r0, [r9, #4]! │ │ │ │ str r3, [r9, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ @@ -90302,27 +90302,27 @@ │ │ │ │ str r2, [r9, #16] │ │ │ │ str r2, [r9, #4] │ │ │ │ mov r3, r9 │ │ │ │ str r8, [r3, #8]! │ │ │ │ str r3, [r9, #24] │ │ │ │ mov r8, r9 │ │ │ │ str ip, [r8, #20]! │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r6, r9, #8 │ │ │ │ cmp r0, r6 │ │ │ │ bcc 64774 <__cxa_atexit@plt+0x58340> │ │ │ │ ldr r0, [pc, #52] @ 64784 <__cxa_atexit@plt+0x58350> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [pc, #48] @ 64788 <__cxa_atexit@plt+0x58354> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r0, [r9, #4]! │ │ │ │ str r2, [r9, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #28 │ │ │ │ b 64778 <__cxa_atexit@plt+0x58344> │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0a8 │ │ │ │ @@ -90359,15 +90359,15 @@ │ │ │ │ ldr r5, [pc, #56] @ 64840 <__cxa_atexit@plt+0x5840c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2, #24] │ │ │ │ str ip, [r2, #28] │ │ │ │ str sl, [r2, #32] │ │ │ │ sub sl, r6, #5 │ │ │ │ mov r5, r1 │ │ │ │ - b 7b8f34 <__cxa_atexit@plt+0x7acb00> │ │ │ │ + b 3dddd8 <__cxa_atexit@plt+0x3d19a4> │ │ │ │ mov r6, r2 │ │ │ │ b 64830 <__cxa_atexit@plt+0x583fc> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, ip │ │ │ │ bx r0 │ │ │ │ @@ -90447,15 +90447,15 @@ │ │ │ │ str r0, [r1, #8]! │ │ │ │ str r1, [r9, #20] │ │ │ │ str r9, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ str r3, [r8, #32]! │ │ │ │ str ip, [r9, #24]! │ │ │ │ mov sl, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r6, r9 │ │ │ │ b 64990 <__cxa_atexit@plt+0x5855c> │ │ │ │ mov r0, #40 @ 0x28 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #16] @ 649a8 <__cxa_atexit@plt+0x58574> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -90581,24 +90581,24 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - strheq r5, [r8, #40]! @ 0x28 │ │ │ │ + strheq r5, [r8, #32]! │ │ │ │ bicseq r3, r2, r8, ror #20 │ │ │ │ bicseq r4, r2, r8, lsr fp │ │ │ │ @ instruction: 0xfffdfbd0 │ │ │ │ ldrsheq r3, [r2, #160] @ 0xa0 │ │ │ │ @ instruction: 0xfffdfe20 │ │ │ │ @ instruction: 0xfffdfd24 │ │ │ │ @ instruction: 0xfffe000c │ │ │ │ @ instruction: 0xfffdff40 │ │ │ │ - mvneq r5, r0, lsr r3 │ │ │ │ + mvneq r5, r8, lsr #6 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 64bf4 <__cxa_atexit@plt+0x587c0> │ │ │ │ ldr r2, [pc, #32] @ 64bfc <__cxa_atexit@plt+0x587c8> │ │ │ │ @@ -90616,30 +90616,30 @@ │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #12]! │ │ │ │ ldr sl, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r8, r7 │ │ │ │ - b 77180c <__cxa_atexit@plt+0x7653d8> │ │ │ │ + b 3966b0 <__cxa_atexit@plt+0x38a27c> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 64c54 <__cxa_atexit@plt+0x58820> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r2, [pc, #20] @ 64c5c <__cxa_atexit@plt+0x58828> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsr #2 │ │ │ │ + mvneq r5, r4, lsr #2 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 64d14 <__cxa_atexit@plt+0x588e0> │ │ │ │ ldr lr, [pc, #160] @ 64d20 <__cxa_atexit@plt+0x588ec> │ │ │ │ @@ -90681,15 +90681,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r5, [r8, #4]! │ │ │ │ + mvneq r5, ip, asr #1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -90749,15 +90749,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strexheq r4, r0, [r8] │ │ │ │ + mvneq r4, r8, lsl #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -90796,15 +90796,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 64ef0 <__cxa_atexit@plt+0x58abc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - stlexheq r4, r8, [r8] │ │ │ │ + stlexheq r4, r0, [r8] │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 64fa8 <__cxa_atexit@plt+0x58b74> │ │ │ │ ldr lr, [pc, #160] @ 64fb4 <__cxa_atexit@plt+0x58b80> │ │ │ │ @@ -90846,15 +90846,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, r0, asr #28 │ │ │ │ + mvneq r4, r8, lsr lr │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -90914,15 +90914,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - strdeq r4, [r8, #204]! @ 0xcc │ │ │ │ + strdeq r4, [r8, #196]! @ 0xc4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -91105,15 +91105,15 @@ │ │ │ │ str lr, [lr, #12] │ │ │ │ mov r8, lr │ │ │ │ str r1, [r8, #32]! │ │ │ │ str r9, [lr, #24]! │ │ │ │ mov r5, r2 │ │ │ │ ldr r7, [sp] │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r1, [r2, #32] │ │ │ │ str ip, [r2, #36] @ 0x24 │ │ │ │ str r0, [r2, #40] @ 0x28 │ │ │ │ add r2, r2, #28 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 65474 <__cxa_atexit@plt+0x59040> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ @@ -91144,15 +91144,15 @@ │ │ │ │ str r9, [r8, #32]! │ │ │ │ ldr r0, [pc, #132] @ 654d4 <__cxa_atexit@plt+0x590a0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [lr, #24]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, lr │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, lr │ │ │ │ b 65484 <__cxa_atexit@plt+0x59050> │ │ │ │ mov r0, #40 @ 0x28 │ │ │ │ @@ -91193,15 +91193,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 65524 <__cxa_atexit@plt+0x590f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, ror #16 │ │ │ │ + mvneq r4, ip, asr r8 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 655dc <__cxa_atexit@plt+0x591a8> │ │ │ │ ldr lr, [pc, #160] @ 655e8 <__cxa_atexit@plt+0x591b4> │ │ │ │ @@ -91243,15 +91243,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, ip, lsl #16 │ │ │ │ + mvneq r4, r4, lsl #16 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -91311,15 +91311,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r4, r8, asr #13 │ │ │ │ + mvneq r4, r0, asr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -91358,15 +91358,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 657b8 <__cxa_atexit@plt+0x59384> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r4, [r8, #80]! @ 0x50 │ │ │ │ + mvneq r4, r8, asr #11 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 65870 <__cxa_atexit@plt+0x5943c> │ │ │ │ ldr lr, [pc, #160] @ 6587c <__cxa_atexit@plt+0x59448> │ │ │ │ @@ -91408,15 +91408,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, r8, ror r5 │ │ │ │ + mvneq r4, r0, ror r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, lsl #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -91476,15 +91476,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r4, r4, lsr r4 │ │ │ │ + mvneq r4, ip, lsr #8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -91661,15 +91661,15 @@ │ │ │ │ str r3, [r9, #20] │ │ │ │ str r9, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ str r0, [r8, #32]! │ │ │ │ str lr, [r9, #24]! │ │ │ │ ldr r4, [sp, #20] │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ str r3, [r2, #28] │ │ │ │ str r0, [r2, #32] │ │ │ │ add r2, r2, #20 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 65d14 <__cxa_atexit@plt+0x598e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #40 @ 0x28 │ │ │ │ @@ -91696,15 +91696,15 @@ │ │ │ │ str r0, [r1, #8]! │ │ │ │ str r1, [r9, #20] │ │ │ │ str r9, [r9, #12] │ │ │ │ mov r8, r9 │ │ │ │ str lr, [r8, #32]! │ │ │ │ str ip, [r9, #24]! │ │ │ │ mov r5, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, r9 │ │ │ │ b 65d24 <__cxa_atexit@plt+0x598f0> │ │ │ │ mov r7, #40 @ 0x28 │ │ │ │ @@ -91772,15 +91772,15 @@ │ │ │ │ stm lr, {r5, r9, sl} │ │ │ │ ldr r5, [pc, #56] @ 65e58 <__cxa_atexit@plt+0x59a24> │ │ │ │ add r5, pc, r5 │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r1 │ │ │ │ mov sl, fp │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b3c24 <__cxa_atexit@plt+0x7a77f0> │ │ │ │ + b 3d8ac8 <__cxa_atexit@plt+0x3cc694> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -91799,15 +91799,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5, #-4] │ │ │ │ ldr r1, [r7, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r2, r2, r0, lsr #24 │ │ │ │ bicseq r3, r2, r8, lsr #32 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -91820,15 +91820,15 @@ │ │ │ │ add r8, pc, r8 │ │ │ │ str sl, [r5, #-4] │ │ │ │ ldr r1, [r7, #4] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r1 │ │ │ │ mov sl, r3 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r3, r2, ip │ │ │ │ ldrsheq r3, [r2, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ @@ -91854,31 +91854,31 @@ │ │ │ │ ldr r7, [pc, #20] @ 65f78 <__cxa_atexit@plt+0x59b44> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r3, r0, lsr #30 │ │ │ │ - mvneq r3, r4, lsr pc │ │ │ │ + mvneq r3, r8, lsl pc │ │ │ │ + mvneq r3, ip, lsr #30 │ │ │ │ bicseq r3, r2, r8, ror fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r2, [pc, #28] @ 65fb4 <__cxa_atexit@plt+0x59b80> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [pc, #24] @ 65fb8 <__cxa_atexit@plt+0x59b84> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r3, #2 │ │ │ │ moveq r7, r2 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - strdeq r3, [r8, #224]! @ 0xe0 │ │ │ │ - mvneq r3, r4, ror #29 │ │ │ │ + mvneq r3, r8, ror #29 │ │ │ │ + ldrdeq r3, [r8, #236]! @ 0xec │ │ │ │ bicseq r3, r2, ip, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 66018 <__cxa_atexit@plt+0x59be4> │ │ │ │ @@ -91903,15 +91903,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ @ instruction: 0x01bb1f50 │ │ │ │ - mvneq r3, r4, ror sp │ │ │ │ + mvneq r3, ip, ror #26 │ │ │ │ ldrsbeq r3, [r2, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ ldrhi r0, [r4, #-12] │ │ │ │ ldrls r1, [pc, #56] @ 66098 <__cxa_atexit@plt+0x59c64> │ │ │ │ @@ -91928,15 +91928,15 @@ │ │ │ │ ldrls r0, [pc, #24] @ 660a4 <__cxa_atexit@plt+0x59c70> │ │ │ │ ldrls r0, [pc, r0] │ │ │ │ movls r5, r3 │ │ │ │ movls r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ bicseq r2, r2, r0, lsl #19 │ │ │ │ - mvneq r3, r0, lsl #26 │ │ │ │ + strdeq r3, [r8, #200]! @ 0xc8 │ │ │ │ bicseq r2, r2, ip, asr r9 │ │ │ │ bicseq r3, r2, r0, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ @@ -91960,15 +91960,15 @@ │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrsbeq r2, [r2, #136] @ 0x88 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - mvneq r3, r0, lsl #27 │ │ │ │ + mvneq r3, r8, ror sp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r7, r6 │ │ │ │ @@ -92012,15 +92012,15 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe938 │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ @ instruction: 0xfffffc4c │ │ │ │ @ instruction: 0xffffea60 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ @ instruction: 0xfffffd48 │ │ │ │ - mvneq r3, r0, asr #25 │ │ │ │ + strheq r3, [r8, #200]! @ 0xc8 │ │ │ │ bicseq r3, r2, r4, lsl #24 │ │ │ │ bicseq r3, r2, ip, asr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -92084,25 +92084,25 @@ │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r3, [pc, #20] @ 66318 <__cxa_atexit@plt+0x59ee4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, lsr fp │ │ │ │ + mvneq r3, r8, lsr #22 │ │ │ │ ldrsbeq r3, [r2, #168] @ 0xa8 │ │ │ │ - mvneq r3, r4, lsl fp │ │ │ │ + mvneq r3, ip, lsl #22 │ │ │ │ @ instruction: 0xffffe830 │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffb44 │ │ │ │ @ instruction: 0xffffe958 │ │ │ │ @ instruction: 0xfffffdd4 │ │ │ │ @ instruction: 0xfffffc40 │ │ │ │ - @ instruction: 0x01e83b90 │ │ │ │ - mvneq r3, ip, lsr #23 │ │ │ │ + mvneq r3, r8, lsl #23 │ │ │ │ + mvneq r3, r4, lsr #23 │ │ │ │ bicseq r3, r2, r8, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -92165,25 +92165,25 @@ │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r3, [pc, #20] @ 6645c <__cxa_atexit@plt+0x5a028> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #2 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, ror #19 │ │ │ │ + mvneq r3, r4, ror #19 │ │ │ │ @ instruction: 0x01d23994 │ │ │ │ - @ instruction: 0x01e83994 │ │ │ │ + mvneq r3, ip, lsl #19 │ │ │ │ @ instruction: 0xffffe6ec │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ @ instruction: 0xfffffa00 │ │ │ │ @ instruction: 0xffffe814 │ │ │ │ @ instruction: 0xfffffc90 │ │ │ │ @ instruction: 0xfffffafc │ │ │ │ - mvneq r3, r0, lsl sl │ │ │ │ - mvneq r3, r8, ror #20 │ │ │ │ + mvneq r3, r8, lsl #20 │ │ │ │ + mvneq r3, r0, ror #20 │ │ │ │ bicseq r3, r2, ip, ror #18 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r7, [pc, #4] @ 664a0 <__cxa_atexit@plt+0x5a06c> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -92227,17 +92227,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r3, r8, lsr #17 │ │ │ │ - mvneq r3, r0, ror r8 │ │ │ │ - mvneq r3, ip, ror #16 │ │ │ │ + mvneq r3, r0, lsr #17 │ │ │ │ + mvneq r3, r8, ror #16 │ │ │ │ + mvneq r3, r4, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 665a0 <__cxa_atexit@plt+0x5a16c> │ │ │ │ @@ -92251,16 +92251,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, ip, ror #15 │ │ │ │ - mvneq r3, r8, ror #15 │ │ │ │ + mvneq r3, r4, ror #15 │ │ │ │ + mvneq r3, r0, ror #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 66608 <__cxa_atexit@plt+0x5a1d4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -92281,16 +92281,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e83790 │ │ │ │ - mvneq r3, r4, lsr #15 │ │ │ │ + mvneq r3, r8, lsl #15 │ │ │ │ + @ instruction: 0x01e8379c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 66684 <__cxa_atexit@plt+0x5a250> │ │ │ │ ldr lr, [pc, #68] @ 6668c <__cxa_atexit@plt+0x5a258> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -92308,15 +92308,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r3, ip, lsl r7 │ │ │ │ + mvneq r3, r4, lsl r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -92342,16 +92342,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e8369c │ │ │ │ - strheq r3, [r8, #96]! @ 0x60 │ │ │ │ + @ instruction: 0x01e83694 │ │ │ │ + mvneq r3, r8, lsr #13 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 66794 <__cxa_atexit@plt+0x5a360> │ │ │ │ ldr r3, [pc, #92] @ 6679c <__cxa_atexit@plt+0x5a368> │ │ │ │ @@ -92486,17 +92486,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - @ instruction: 0x01e8349c │ │ │ │ - mvneq r3, r4, ror #8 │ │ │ │ - mvneq r3, r0, ror #8 │ │ │ │ + @ instruction: 0x01e83494 │ │ │ │ + mvneq r3, ip, asr r4 │ │ │ │ + mvneq r3, r8, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 669ac <__cxa_atexit@plt+0x5a578> │ │ │ │ @@ -92510,16 +92510,16 @@ │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r0, ror #7 │ │ │ │ - ldrdeq r3, [r8, #60]! @ 0x3c │ │ │ │ + ldrdeq r3, [r8, #56]! @ 0x38 │ │ │ │ + ldrdeq r3, [r8, #52]! @ 0x34 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 66a14 <__cxa_atexit@plt+0x5a5e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -92540,16 +92540,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, lsl #7 │ │ │ │ - @ instruction: 0x01e83398 │ │ │ │ + mvneq r3, ip, ror r3 │ │ │ │ + @ instruction: 0x01e83390 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 66a90 <__cxa_atexit@plt+0x5a65c> │ │ │ │ ldr lr, [pc, #68] @ 66a98 <__cxa_atexit@plt+0x5a664> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -92567,15 +92567,15 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r3, r0, lsl r3 │ │ │ │ + mvneq r3, r8, lsl #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -92601,16 +92601,16 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e83290 │ │ │ │ - mvneq r3, r4, lsr #5 │ │ │ │ + mvneq r3, r8, lsl #5 │ │ │ │ + @ instruction: 0x01e8329c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 66ba0 <__cxa_atexit@plt+0x5a76c> │ │ │ │ ldr r3, [pc, #92] @ 66ba8 <__cxa_atexit@plt+0x5a774> │ │ │ │ @@ -92725,15 +92725,15 @@ │ │ │ │ sub r0, r6, #17 │ │ │ │ str r0, [r5, #4] │ │ │ │ stmib r3, {r1, r2, r8, ip} │ │ │ │ str sl, [r3, #20] │ │ │ │ str r8, [r3, #24] │ │ │ │ sub sl, r6, #5 │ │ │ │ mov r8, lr │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r7, [pc, #28] @ 66d3c <__cxa_atexit@plt+0x5a908> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffa44 │ │ │ │ @@ -92750,15 +92750,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 66d78 <__cxa_atexit@plt+0x5a944> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, lsl r0 │ │ │ │ + mvneq r3, r8 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 66e30 <__cxa_atexit@plt+0x5a9fc> │ │ │ │ ldr lr, [pc, #160] @ 66e3c <__cxa_atexit@plt+0x5aa08> │ │ │ │ @@ -92800,15 +92800,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq r2, [r8, #248]! @ 0xf8 │ │ │ │ + strheq r2, [r8, #240]! @ 0xf0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -92868,15 +92868,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r2, r4, ror lr │ │ │ │ + mvneq r2, ip, ror #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -92915,15 +92915,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 6700c <__cxa_atexit@plt+0x5abd8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, ror sp │ │ │ │ + mvneq r2, r4, ror sp │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 670c4 <__cxa_atexit@plt+0x5ac90> │ │ │ │ ldr lr, [pc, #160] @ 670d0 <__cxa_atexit@plt+0x5ac9c> │ │ │ │ @@ -92965,15 +92965,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r2, r4, lsr #26 │ │ │ │ + mvneq r2, ip, lsl sp │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -93033,15 +93033,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r2, r0, ror #23 │ │ │ │ + ldrdeq r2, [r8, #184]! @ 0xb8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -93127,15 +93127,15 @@ │ │ │ │ str r5, [r9, #28] │ │ │ │ str r9, [r9, #16] │ │ │ │ str r8, [r9, #20] │ │ │ │ str r1, [r9, #24]! │ │ │ │ mov r5, r2 │ │ │ │ mov r8, lr │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ mov r9, ip │ │ │ │ mov sl, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, r9 │ │ │ │ b 67384 <__cxa_atexit@plt+0x5af50> │ │ │ │ @@ -93220,15 +93220,15 @@ │ │ │ │ str r2, [r7, #12]! │ │ │ │ str r7, [r9, #28] │ │ │ │ str r9, [r9, #16] │ │ │ │ str r0, [r9, #20] │ │ │ │ str r1, [r9, #24]! │ │ │ │ ldr r7, [sp] │ │ │ │ mov sl, ip │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #72] @ 67524 <__cxa_atexit@plt+0x5b0f0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #76 @ 0x4c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-4]! │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @@ -93238,15 +93238,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r0 │ │ │ │ mov r9, ip │ │ │ │ bx r1 │ │ │ │ @ instruction: 0xfffffb84 │ │ │ │ - @ instruction: 0x01e82990 │ │ │ │ + mvneq r2, r8, lsl #19 │ │ │ │ @ instruction: 0xfffffdc0 │ │ │ │ bicseq r1, r2, r8, asr #20 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ @ instruction: 0xfffc7ec8 │ │ │ │ @ instruction: 0xfffc86e4 │ │ │ │ @ instruction: 0xfffc99e0 │ │ │ │ bicseq r1, r2, r0, ror #12 │ │ │ │ @@ -93500,15 +93500,15 @@ │ │ │ │ str sl, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ ldr r8, [pc, #60] @ 6796c <__cxa_atexit@plt+0x5b538> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov sl, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 67960 <__cxa_atexit@plt+0x5b52c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -93576,15 +93576,15 @@ │ │ │ │ str r1, [r6, #56] @ 0x38 │ │ │ │ sub sl, r2, #5 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ mov r6, r2 │ │ │ │ ldr r7, [sp] │ │ │ │ ldr r9, [sp, #12] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r7, [pc, #84] @ 67ac0 <__cxa_atexit@plt+0x5b68c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r3, #-4]! │ │ │ │ mov r5, r3 │ │ │ │ mov r6, sl │ │ │ │ @@ -93699,15 +93699,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 67c4c <__cxa_atexit@plt+0x5b818> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, lsr r1 │ │ │ │ + mvneq r2, r4, lsr r1 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 67d04 <__cxa_atexit@plt+0x5b8d0> │ │ │ │ ldr lr, [pc, #160] @ 67d10 <__cxa_atexit@plt+0x5b8dc> │ │ │ │ @@ -93749,15 +93749,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r2, r4, ror #1 │ │ │ │ + ldrdeq r2, [r8, #12]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -93817,15 +93817,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, r0, lsr #31 │ │ │ │ + strexheq r1, r8, [r8] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -93864,15 +93864,15 @@ │ │ │ │ ldr r2, [pc, #20] @ 67ee0 <__cxa_atexit@plt+0x5baac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, lsr #29 │ │ │ │ + mvneq r1, r0, lsr #29 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 67f98 <__cxa_atexit@plt+0x5bb64> │ │ │ │ ldr lr, [pc, #160] @ 67fa4 <__cxa_atexit@plt+0x5bb70> │ │ │ │ @@ -93914,15 +93914,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r1, r0, asr lr │ │ │ │ + mvneq r1, r8, asr #28 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ @@ -93982,15 +93982,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r0, #32 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - mvneq r1, ip, lsl #26 │ │ │ │ + mvneq r1, r4, lsl #26 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -94081,15 +94081,15 @@ │ │ │ │ str r0, [r9, #28] │ │ │ │ str r9, [r9, #16] │ │ │ │ str r8, [r9, #20] │ │ │ │ str r5, [r9, #24]! │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov sl, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ mov r9, lr │ │ │ │ mov sl, ip │ │ │ │ bx r0 │ │ │ │ mov r6, r9 │ │ │ │ b 6826c <__cxa_atexit@plt+0x5be38> │ │ │ │ @@ -94182,15 +94182,15 @@ │ │ │ │ str r7, [r9, #28] │ │ │ │ str r9, [r9, #16] │ │ │ │ str r8, [r9, #20] │ │ │ │ str r3, [r9, #24]! │ │ │ │ ldr r4, [sp, #8] │ │ │ │ ldr r7, [sp] │ │ │ │ mov r8, r2 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r7, [pc, #80] @ 68434 <__cxa_atexit@plt+0x5c000> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #76 @ 0x4c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-4]! │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @@ -94202,15 +94202,15 @@ │ │ │ │ ldr r4, [sp, #8] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, ip │ │ │ │ mov r9, sl │ │ │ │ mov sl, lr │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb70 │ │ │ │ - mvneq r1, r8, lsr #21 │ │ │ │ + mvneq r1, r0, lsr #21 │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ bicseq r0, r2, ip, lsr fp │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0xfffc6fc4 │ │ │ │ @ instruction: 0xfffc77e0 │ │ │ │ @ instruction: 0xfffc8adc │ │ │ │ bicseq r0, r2, ip, asr r7 │ │ │ │ @@ -94348,15 +94348,15 @@ │ │ │ │ beq 68690 <__cxa_atexit@plt+0x5c25c> │ │ │ │ ldr r2, [pc, #72] @ 686a8 <__cxa_atexit@plt+0x5c274> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #16] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ mov r5, r3 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ @@ -94389,15 +94389,15 @@ │ │ │ │ beq 68728 <__cxa_atexit@plt+0x5c2f4> │ │ │ │ ldr r3, [pc, #56] @ 6873c <__cxa_atexit@plt+0x5c308> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @@ -94419,30 +94419,30 @@ │ │ │ │ ldr r2, [pc, #36] @ 6879c <__cxa_atexit@plt+0x5c368> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r5, #8] │ │ │ │ ldr r8, [r5, #24] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r2, [r5, #8] │ │ │ │ mov r5, r3 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ bicseq r0, r2, r0, lsr #15 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ ldr r3, [pc, #20] @ 687cc <__cxa_atexit@plt+0x5c398> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ bicseq r0, r2, r0, ror r7 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 68848 <__cxa_atexit@plt+0x5c414> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -94588,15 +94588,15 @@ │ │ │ │ beq 68a50 <__cxa_atexit@plt+0x5c61c> │ │ │ │ ldr r2, [pc, #72] @ 68a68 <__cxa_atexit@plt+0x5c634> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #24] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ mov r5, r3 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ @@ -94629,15 +94629,15 @@ │ │ │ │ beq 68ae8 <__cxa_atexit@plt+0x5c6b4> │ │ │ │ ldr r3, [pc, #56] @ 68afc <__cxa_atexit@plt+0x5c6c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @@ -94659,30 +94659,30 @@ │ │ │ │ ldr r2, [pc, #36] @ 68b5c <__cxa_atexit@plt+0x5c728> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r5, #8] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r2, [r5, #8] │ │ │ │ mov r5, r3 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ bicseq r0, r2, r0, ror #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ ldr r3, [pc, #20] @ 68b8c <__cxa_atexit@plt+0x5c758> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ ldrheq r0, [r2, #48] @ 0x30 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #132] @ 68c2c <__cxa_atexit@plt+0x5c7f8> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -94705,15 +94705,15 @@ │ │ │ │ ldr r7, [pc, #72] @ 68c38 <__cxa_atexit@plt+0x5c804> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ str r8, [r5] │ │ │ │ str r7, [r5, #4] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ @@ -94741,15 +94741,15 @@ │ │ │ │ tst r7, #3 │ │ │ │ beq 68ca4 <__cxa_atexit@plt+0x5c870> │ │ │ │ ldr r3, [pc, #44] @ 68cb4 <__cxa_atexit@plt+0x5c880> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @@ -94766,30 +94766,30 @@ │ │ │ │ beq 68cfc <__cxa_atexit@plt+0x5c8c8> │ │ │ │ ldr r3, [pc, #32] @ 68d08 <__cxa_atexit@plt+0x5c8d4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ bicseq r0, r2, r4, lsr r2 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 68d38 <__cxa_atexit@plt+0x5c904> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ bicseq r0, r2, r4, lsl #4 │ │ │ │ andeq r0, r0, r5, asr #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 68db4 <__cxa_atexit@plt+0x5c980> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -94875,15 +94875,15 @@ │ │ │ │ add r3, r3, #8 │ │ │ │ stm r3, {r0, r8, fp} │ │ │ │ stmdb r5, {r1, lr} │ │ │ │ mov r5, r2 │ │ │ │ ldr r8, [pc, #40] @ 68ed0 <__cxa_atexit@plt+0x5ca9c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr fp, [sp] │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @@ -95152,30 +95152,30 @@ │ │ │ │ ldr r2, [pc, #36] @ 69310 <__cxa_atexit@plt+0x5cedc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ bicseq pc, r1, ip, lsr #24 │ │ │ │ andeq r1, r0, fp, lsl #30 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 69340 <__cxa_atexit@plt+0x5cf0c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ ldr r2, [r5, #44] @ 0x2c │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r9, r7 │ │ │ │ - b 795fb8 <__cxa_atexit@plt+0x789b84> │ │ │ │ + b 3bae5c <__cxa_atexit@plt+0x3aea28> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ ldrsheq pc, [r1, #188] @ 0xbc @ │ │ │ │ andeq r4, r0, sl, asr #31 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r7, [pc, #96] @ 693bc <__cxa_atexit@plt+0x5cf88> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -95501,15 +95501,15 @@ │ │ │ │ str r0, [r6, #56] @ 0x38 │ │ │ │ str r8, [r6, #60] @ 0x3c │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, lr │ │ │ │ ldr r9, [sp, #12] │ │ │ │ ldr fp, [sp, #8] │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r2, [r3, #32] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ str r2, [r3, #40] @ 0x28 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ bcc 698e4 <__cxa_atexit@plt+0x5d4b0> │ │ │ │ @@ -95523,15 +95523,15 @@ │ │ │ │ stmib r6, {r0, r1, r8, ip} │ │ │ │ str sl, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r6, r2 │ │ │ │ ldr r8, [pc, #108] @ 69938 <__cxa_atexit@plt+0x5d504> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r7, [pc, #56] @ 69924 <__cxa_atexit@plt+0x5d4f0> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -95857,15 +95857,15 @@ │ │ │ │ str r0, [r6, #52] @ 0x34 │ │ │ │ str r8, [r6, #56] @ 0x38 │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, lr │ │ │ │ ldr r9, [sp, #12] │ │ │ │ ldr fp, [sp, #8] │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ ldr r2, [r3, #24] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r0, [r3, #32] │ │ │ │ str r2, [r3, #36] @ 0x24 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ bcc 69e74 <__cxa_atexit@plt+0x5da40> │ │ │ │ @@ -95879,15 +95879,15 @@ │ │ │ │ stmib r6, {r0, r1, r8, ip} │ │ │ │ str sl, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r6, r2 │ │ │ │ ldr r8, [pc, #108] @ 69ec8 <__cxa_atexit@plt+0x5da94> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r7, [pc, #56] @ 69eb4 <__cxa_atexit@plt+0x5da80> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -96155,15 +96155,15 @@ │ │ │ │ str r0, [r6, #52] @ 0x34 │ │ │ │ str r8, [r6, #56] @ 0x38 │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, lr │ │ │ │ ldr r9, [sp, #12] │ │ │ │ ldr fp, [sp, #8] │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ str r0, [r3, #28] │ │ │ │ str sl, [r3, #32] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ bcc 6a318 <__cxa_atexit@plt+0x5dee4> │ │ │ │ ldr r0, [pc, #148] @ 6a364 <__cxa_atexit@plt+0x5df30> │ │ │ │ @@ -96176,15 +96176,15 @@ │ │ │ │ stmib r6, {r0, r1, r8, ip} │ │ │ │ str sl, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ sub sl, r2, #5 │ │ │ │ mov r6, r2 │ │ │ │ ldr r8, [pc, #108] @ 6a36c <__cxa_atexit@plt+0x5df38> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 7b7a24 <__cxa_atexit@plt+0x7ab5f0> │ │ │ │ + b 3dc8c8 <__cxa_atexit@plt+0x3d0494> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r7, [pc, #56] @ 6a358 <__cxa_atexit@plt+0x5df24> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -96322,24 +96322,24 @@ │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ b 6a804 <__cxa_atexit@plt+0x5e3d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r0, ror #16 │ │ │ │ - mvneq pc, r0, asr #16 │ │ │ │ + mvneq pc, r8, asr r8 @ │ │ │ │ + mvneq pc, r8, lsr r8 @ │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 6a56c <__cxa_atexit@plt+0x5e138> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq pc, r8, lsl #16 │ │ │ │ + mvneq pc, r0, lsl #16 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ bcc 6a5ac <__cxa_atexit@plt+0x5e178> │ │ │ │ @@ -96382,15 +96382,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - mvneq pc, r8, ror r7 @ │ │ │ │ + mvneq pc, r0, ror r7 @ │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r0, r3, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 6a720 <__cxa_atexit@plt+0x5e2ec> │ │ │ │ ldr lr, [pc, #228] @ 6a740 <__cxa_atexit@plt+0x5e30c> │ │ │ │ @@ -96449,17 +96449,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mvneq pc, r8, lsl #14 │ │ │ │ + mvneq pc, r0, lsl #14 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ - mvneq pc, ip, lsr #14 │ │ │ │ + mvneq pc, r4, lsr #14 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 6a7e4 <__cxa_atexit@plt+0x5e3b0> │ │ │ │ @@ -96493,15 +96493,15 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ - mvneq pc, ip, asr #12 │ │ │ │ + mvneq pc, r4, asr #12 │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6a8b8 <__cxa_atexit@plt+0x5e484> │ │ │ │ ldr r7, [pc, #200] @ 6a8e0 <__cxa_atexit@plt+0x5e4ac> │ │ │ │ @@ -96554,18 +96554,18 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ ldrheq pc, [r1, #88] @ 0x58 @ │ │ │ │ - strheq pc, [r7, #76]! @ 0x4c @ │ │ │ │ + strheq pc, [r7, #68]! @ 0x44 @ │ │ │ │ @ instruction: 0xfffffcac │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ - mvneq pc, r4, lsr r5 @ │ │ │ │ + mvneq pc, ip, lsr #10 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 6a974 <__cxa_atexit@plt+0x5e540> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ @@ -96598,18 +96598,18 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, ip, ror #7 │ │ │ │ + mvneq pc, r4, ror #7 │ │ │ │ @ instruction: 0xfffffbcc │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ - mvneq pc, r4, asr r4 @ │ │ │ │ + mvneq pc, ip, asr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 6a9f4 <__cxa_atexit@plt+0x5e5c0> │ │ │ │ ldr r2, [pc, #56] @ 6aa00 <__cxa_atexit@plt+0x5e5cc> │ │ │ │ @@ -96625,15 +96625,15 @@ │ │ │ │ b 6aa10 <__cxa_atexit@plt+0x5e5dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq pc, r0, lsr #7 │ │ │ │ + @ instruction: 0x01e7f398 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 6aaec <__cxa_atexit@plt+0x5e6b8> │ │ │ │ @@ -96686,16 +96686,16 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, ip, lsl #8 │ │ │ │ - @ instruction: 0x01e7f390 │ │ │ │ + mvneq pc, r4, lsl #8 │ │ │ │ + mvneq pc, r8, lsl #7 │ │ │ │ bicseq pc, r1, r0, lsr #8 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6ab38 <__cxa_atexit@plt+0x5e704> │ │ │ │ @@ -96728,15 +96728,15 @@ │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - mvneq pc, r8, lsr #4 │ │ │ │ + mvneq pc, r0, lsr #4 │ │ │ │ ldrsheq pc, [r1, #32] @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6ac5c <__cxa_atexit@plt+0x5e828> │ │ │ │ @@ -96779,15 +96779,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq pc, r0, ror #2 │ │ │ │ + mvneq pc, r8, asr r1 @ │ │ │ │ bicseq pc, r1, r8, lsr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -96813,30 +96813,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - strheq pc, [r7, #12]! @ │ │ │ │ + strheq pc, [r7, #4]! @ │ │ │ │ bicseq pc, r1, r0, lsr #3 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 6ad30 <__cxa_atexit@plt+0x5e8fc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq pc, ip, rrx │ │ │ │ + mvneq pc, r4, rrx │ │ │ │ bicseq pc, r1, r0, ror r1 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -96868,17 +96868,17 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ bicseq sp, r1, r4, asr r5 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - strdeq lr, [r7, #252]! @ 0xfc │ │ │ │ - mvneq pc, ip, lsl r0 @ │ │ │ │ - mvneq pc, r8, lsl r0 @ │ │ │ │ + strdeq lr, [r7, #244]! @ 0xf4 │ │ │ │ + mvneq pc, r4, lsl r0 @ │ │ │ │ + mvneq pc, r0, lsl r0 @ │ │ │ │ ldrsheq pc, [r1, #12] @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6ae44 <__cxa_atexit@plt+0x5ea10> │ │ │ │ @@ -96906,16 +96906,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ ldrheq sp, [r1, #68] @ 0x44 │ │ │ │ - mvneq lr, r4, asr pc │ │ │ │ - mvneq lr, r0, lsr pc │ │ │ │ + mvneq lr, ip, asr #30 │ │ │ │ + mvneq lr, r8, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 6aed4 <__cxa_atexit@plt+0x5eaa0> │ │ │ │ ldr r2, [pc, #80] @ 6aee0 <__cxa_atexit@plt+0x5eaac> │ │ │ │ @@ -96937,15 +96937,15 @@ │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - ldrdeq lr, [r7, #232]! @ 0xe8 │ │ │ │ + ldrdeq lr, [r7, #224]! @ 0xe0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 6af0c <__cxa_atexit@plt+0x5ead8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ @@ -97009,15 +97009,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq lr, r8, asr #27 │ │ │ │ + mvneq lr, r0, asr #27 │ │ │ │ @ instruction: 0x01d1ee90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -97043,30 +97043,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq lr, r4, lsr #26 │ │ │ │ + mvneq lr, ip, lsl sp │ │ │ │ bicseq lr, r1, r8, lsl #28 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 6b0c8 <__cxa_atexit@plt+0x5ec94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - ldrdeq lr, [r7, #196]! @ 0xc4 │ │ │ │ + mvneq lr, ip, asr #25 │ │ │ │ ldrsbeq lr, [r1, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -97098,17 +97098,17 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldrheq sp, [r1, #28] │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - mvneq lr, r4, ror #24 │ │ │ │ - mvneq lr, r4, lsl #25 │ │ │ │ - mvneq lr, r0, lsl #25 │ │ │ │ + mvneq lr, ip, asr ip │ │ │ │ + mvneq lr, ip, ror ip │ │ │ │ + mvneq lr, r8, ror ip │ │ │ │ bicseq lr, r1, r0, asr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6b1dc <__cxa_atexit@plt+0x5eda8> │ │ │ │ @@ -97136,35 +97136,35 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ bicseq sp, r1, r8, lsl #2 │ │ │ │ - strheq lr, [r7, #188]! @ 0xbc │ │ │ │ - @ instruction: 0x01e7eb98 │ │ │ │ + strheq lr, [r7, #180]! @ 0xb4 │ │ │ │ + @ instruction: 0x01e7eb90 │ │ │ │ bicseq lr, r1, ip, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6b244 <__cxa_atexit@plt+0x5ee10> │ │ │ │ ldr r2, [pc, #36] @ 6b24c <__cxa_atexit@plt+0x5ee18> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r5, [pc, #28] @ 6b250 <__cxa_atexit@plt+0x5ee1c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 3f6b70 <__cxa_atexit@plt+0x3ea73c> │ │ │ │ + b 35b584 <__cxa_atexit@plt+0x34f150> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, ip, asr #22 │ │ │ │ - mvneq lr, ip, asr ip │ │ │ │ + mvneq lr, r4, asr #22 │ │ │ │ + mvneq lr, r4, asr ip │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #32 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6b290 <__cxa_atexit@plt+0x5ee5c> │ │ │ │ ldr r3, [pc, #44] @ 6b2a0 <__cxa_atexit@plt+0x5ee6c> │ │ │ │ @@ -97177,15 +97177,15 @@ │ │ │ │ mov r8, sl │ │ │ │ b 18840fc <__cxa_atexit@plt+0x1877cc8> │ │ │ │ ldr r7, [pc, #16] @ 6b2a8 <__cxa_atexit@plt+0x5ee74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq lr, r0, lsl ip │ │ │ │ + mvneq lr, r8, lsl #24 │ │ │ │ ldrsbeq lr, [r1, #192] @ 0xc0 │ │ │ │ @ instruction: 0x01d1ec9c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #36] @ 6b2e4 <__cxa_atexit@plt+0x5eeb0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #32] @ 6b2e8 <__cxa_atexit@plt+0x5eeb4> │ │ │ │ @@ -97195,15 +97195,15 @@ │ │ │ │ add sl, r2, #2 │ │ │ │ ldr r8, [pc, #16] @ 6b2ec <__cxa_atexit@plt+0x5eeb8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, r7 │ │ │ │ b 189627c <__cxa_atexit@plt+0x1889e48> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ ldrsbeq ip, [r1, #244] @ 0xf4 │ │ │ │ - strheq lr, [r7, #188]! @ 0xbc │ │ │ │ + strheq lr, [r7, #180]! @ 0xb4 │ │ │ │ bicseq lr, r1, r0, asr #24 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -97220,15 +97220,15 @@ │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 189672c <__cxa_atexit@plt+0x188a2f8> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff7f4 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq lr, r4, ror #22 │ │ │ │ + mvneq lr, ip, asr fp │ │ │ │ ldrheq lr, [r1, #188] @ 0xbc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #32] @ 6b38c <__cxa_atexit@plt+0x5ef58> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ @@ -97314,15 +97314,15 @@ │ │ │ │ str r6, [r5, #-16]! │ │ │ │ sub sl, ip, #11 │ │ │ │ mov r6, ip │ │ │ │ ldr r8, [pc, #120] @ 6b538 <__cxa_atexit@plt+0x5f104> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #116] @ 6b53c <__cxa_atexit@plt+0x5f108> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r7, #8 │ │ │ │ @@ -97332,23 +97332,23 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, ip │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr r6 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - mvneq lr, ip, asr #20 │ │ │ │ + mvneq lr, r4, asr #20 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ ldrheq sp, [r1, #116] @ 0x74 │ │ │ │ bicseq sp, r1, r8, lsr #15 │ │ │ │ @ instruction: 0x01d1d79c │ │ │ │ andeq r0, r0, r4, lsl r7 │ │ │ │ - mvneq lr, ip, lsr #18 │ │ │ │ - mvneq lr, ip, ror #19 │ │ │ │ - mvneq lr, r0, asr #19 │ │ │ │ + mvneq lr, r4, lsr #18 │ │ │ │ + mvneq lr, r4, ror #19 │ │ │ │ + strheq lr, [r7, #152]! @ 0x98 │ │ │ │ bicseq sp, r1, r0, lsr r7 │ │ │ │ bicseq sp, r1, r4, lsl r6 │ │ │ │ @ instruction: 0x01d1e99c │ │ │ │ ldrsbeq lr, [r1, #144] @ 0x90 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 6b564 <__cxa_atexit@plt+0x5f130> │ │ │ │ @@ -97411,15 +97411,15 @@ │ │ │ │ add r6, r0, #3 │ │ │ │ str r6, [r5, #-16]! │ │ │ │ sub sl, r8, #11 │ │ │ │ mov r6, r8 │ │ │ │ ldr r8, [pc, #92] @ 6b6a4 <__cxa_atexit@plt+0x5f270> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r9, lr │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ ldr r7, [pc, #24] @ 6b67c <__cxa_atexit@plt+0x5f248> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ @@ -97427,19 +97427,19 @@ │ │ │ │ mov r6, r8 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ bicseq sp, r1, r4, asr #12 │ │ │ │ bicseq sp, r1, r8, lsr r6 │ │ │ │ bicseq sp, r1, ip, lsr #12 │ │ │ │ - mvneq lr, r0, asr #15 │ │ │ │ + strheq lr, [r7, #120]! @ 0x78 │ │ │ │ andeq r0, r0, r8, ror #3 │ │ │ │ bicseq lr, r1, ip, ror #16 │ │ │ │ - mvneq lr, ip, ror #16 │ │ │ │ - mvneq lr, ip, lsr r8 │ │ │ │ + mvneq lr, r4, ror #16 │ │ │ │ + mvneq lr, r4, lsr r8 │ │ │ │ bicseq sp, r1, r8, lsr #11 │ │ │ │ bicseq sp, r1, ip, lsl #9 │ │ │ │ bicseq lr, r1, r8, ror #16 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ @@ -97489,29 +97489,29 @@ │ │ │ │ add r4, r4, #3 │ │ │ │ str r4, [r5, #-16]! │ │ │ │ sub sl, r6, #11 │ │ │ │ ldr r4, [sp] │ │ │ │ ldr r8, [pc, #68] @ 6b7c4 <__cxa_atexit@plt+0x5f390> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ ldr r2, [pc, #56] @ 6b7c8 <__cxa_atexit@plt+0x5f394> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r2, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq sp, r1, r0, lsl r5 │ │ │ │ bicseq sp, r1, r0, lsl #10 │ │ │ │ ldrsheq sp, [r1, #68] @ 0x44 │ │ │ │ - mvneq lr, r8, lsl #13 │ │ │ │ - mvneq lr, r0, asr r7 │ │ │ │ + mvneq lr, r0, lsl #13 │ │ │ │ + mvneq lr, r8, asr #14 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ bicseq lr, r1, ip, lsr #14 │ │ │ │ - mvneq lr, ip, lsr #14 │ │ │ │ + mvneq lr, r4, lsr #14 │ │ │ │ bicseq sp, r1, r0, ror r4 │ │ │ │ bicseq sp, r1, r4, asr r3 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ bicseq lr, r1, r4, lsr r7 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ @@ -97582,19 +97582,19 @@ │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #3 │ │ │ │ - mvneq lr, r8, asr #12 │ │ │ │ - strheq lr, [r7, #92]! @ 0x5c │ │ │ │ - @ instruction: 0x01e7e590 │ │ │ │ + mvneq lr, r0, asr #12 │ │ │ │ + strheq lr, [r7, #84]! @ 0x54 │ │ │ │ + mvneq lr, r8, lsl #11 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq lr, ip, lsl #13 │ │ │ │ + mvneq lr, r4, lsl #13 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrsheq lr, [r1, #80] @ 0x50 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -97612,15 +97612,15 @@ │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ ldr r3, [pc, #20] @ 6b974 <__cxa_atexit@plt+0x5f540> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r4, ror #10 │ │ │ │ + mvneq lr, ip, asr r5 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ bicseq lr, r1, r8, lsl #11 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -97638,15 +97638,15 @@ │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ ldr r3, [pc, #20] @ 6b9dc <__cxa_atexit@plt+0x5f5a8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, ip, ror r4 │ │ │ │ + mvneq lr, r4, ror r4 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ bicseq lr, r1, r0, lsr #10 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -97668,16 +97668,16 @@ │ │ │ │ stmib r3, {r2, r7} │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, ip, lsl #9 │ │ │ │ - mvneq lr, r0, lsl #8 │ │ │ │ + mvneq lr, r4, lsl #9 │ │ │ │ + strdeq lr, [r7, #56]! @ 0x38 │ │ │ │ ldrheq lr, [r1, #72] @ 0x48 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -97719,25 +97719,25 @@ │ │ │ │ add r3, r3, #3 │ │ │ │ str r3, [r5, #-16]! │ │ │ │ sub sl, r6, #11 │ │ │ │ ldr r8, [pc, #56] @ 6bb4c <__cxa_atexit@plt+0x5f718> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [pc, #52] @ 6bb50 <__cxa_atexit@plt+0x5f71c> │ │ │ │ add r9, pc, r9 │ │ │ │ - b 7a8ffc <__cxa_atexit@plt+0x79cbc8> │ │ │ │ + b 3cdea0 <__cxa_atexit@plt+0x3c1a6c> │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq sp, r1, r4, ror #2 │ │ │ │ bicseq sp, r1, r8, asr r1 │ │ │ │ bicseq sp, r1, ip, asr #2 │ │ │ │ - ldrdeq lr, [r7, #52]! @ 0x34 │ │ │ │ - ldrdeq lr, [r7, #44]! @ 0x2c │ │ │ │ + mvneq lr, ip, asr #7 │ │ │ │ + ldrdeq lr, [r7, #36]! @ 0x24 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq lr, ip, ror #6 │ │ │ │ + mvneq lr, r4, ror #6 │ │ │ │ ldrsbeq sp, [r1, #8] │ │ │ │ bicseq ip, r1, r0, asr #31 │ │ │ │ bicseq lr, r1, r8, asr #6 │ │ │ │ bicseq lr, r1, ip, lsr #7 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ @@ -97808,19 +97808,19 @@ │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #3 │ │ │ │ - mvneq lr, r0, asr #5 │ │ │ │ - mvneq lr, r4, lsr r2 │ │ │ │ - mvneq lr, r8, lsl #4 │ │ │ │ + strheq lr, [r7, #40]! @ 0x28 │ │ │ │ + mvneq lr, ip, lsr #4 │ │ │ │ + mvneq lr, r0, lsl #4 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq lr, r4, lsl #6 │ │ │ │ + strdeq lr, [r7, #44]! @ 0x2c │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ bicseq lr, r1, r8, ror #4 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -97838,15 +97838,15 @@ │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ ldr r3, [pc, #20] @ 6bcfc <__cxa_atexit@plt+0x5f8c8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq lr, [r7, #28]! │ │ │ │ + ldrdeq lr, [r7, #20]! │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ bicseq lr, r1, r0, lsl #4 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -97864,15 +97864,15 @@ │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ ldr r3, [pc, #20] @ 6bd64 <__cxa_atexit@plt+0x5f930> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq lr, [r7, #4]! │ │ │ │ + mvneq lr, ip, ror #1 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ @ instruction: 0x01d1e198 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ @@ -97894,16 +97894,16 @@ │ │ │ │ stmib r3, {r2, r7} │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ b 6bde0 <__cxa_atexit@plt+0x5f9ac> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r4, lsl #2 │ │ │ │ - mvneq lr, r8, ror r0 │ │ │ │ + strdeq lr, [r7, #12]! │ │ │ │ + mvneq lr, r0, ror r0 │ │ │ │ mov fp, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r7, r3, #3 │ │ │ │ cmp r7, #2 │ │ │ │ bne 6be04 <__cxa_atexit@plt+0x5f9d0> │ │ │ │ mov r6, r9 │ │ │ │ @@ -97944,16 +97944,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #11 │ │ │ │ andeq r0, r0, r8, ror #11 │ │ │ │ @ instruction: 0xffffefa0 │ │ │ │ - strheq sp, [r7, #252]! @ 0xfc │ │ │ │ - mvneq sp, r8, ror pc │ │ │ │ + strheq sp, [r7, #244]! @ 0xf4 │ │ │ │ + mvneq sp, r0, ror pc │ │ │ │ mov fp, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 6bf74 <__cxa_atexit@plt+0x5fb40> │ │ │ │ @@ -98013,19 +98013,19 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0xffffefa0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq sp, r0, asr #29 │ │ │ │ + strheq sp, [r7, #232]! @ 0xe8 │ │ │ │ muleq r0, r0, r1 │ │ │ │ @ instruction: 0xfffff260 │ │ │ │ - mvneq sp, r4, ror #29 │ │ │ │ - mvneq sp, r0, lsr #29 │ │ │ │ + ldrdeq sp, [r7, #236]! @ 0xec │ │ │ │ + stlexheq sp, r8, [r7] │ │ │ │ bicseq sp, r1, r0, lsl #30 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ b 6bea8 <__cxa_atexit@plt+0x5fa74> │ │ │ │ @@ -98066,19 +98066,19 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq sp, [r7, #220]! @ 0xdc │ │ │ │ + strheq sp, [r7, #212]! @ 0xd4 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xfffff15c │ │ │ │ - mvneq sp, r0, ror #27 │ │ │ │ - @ instruction: 0x01e7dd9c │ │ │ │ + ldrdeq sp, [r7, #216]! @ 0xd8 │ │ │ │ + @ instruction: 0x01e7dd94 │ │ │ │ bicseq sp, r1, r8, ror #27 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [pc, #44] @ 6c0dc <__cxa_atexit@plt+0x5fca8> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ @@ -98161,21 +98161,21 @@ │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #-4]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq sp, ip, ror ip │ │ │ │ + mvneq sp, r4, ror ip │ │ │ │ @ instruction: 0xfffff0e8 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - mvneq sp, ip, ror ip │ │ │ │ - mvneq sp, r8, asr #24 │ │ │ │ - mvneq sp, r8, ror #24 │ │ │ │ - mvneq sp, ip, asr ip │ │ │ │ + mvneq sp, r4, ror ip │ │ │ │ + mvneq sp, r0, asr #24 │ │ │ │ + mvneq sp, r0, ror #24 │ │ │ │ + mvneq sp, r4, asr ip │ │ │ │ bicseq sp, r1, r4, ror #24 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -98211,18 +98211,18 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xffffefbc │ │ │ │ - mvneq sp, r4, asr fp │ │ │ │ - mvneq sp, r0, lsr #22 │ │ │ │ - mvneq sp, r4, asr #22 │ │ │ │ - mvneq sp, r8, lsr fp │ │ │ │ + mvneq sp, ip, asr #22 │ │ │ │ + mvneq sp, r8, lsl fp │ │ │ │ + mvneq sp, ip, lsr fp │ │ │ │ + mvneq sp, r0, lsr fp │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ bicseq sp, r1, r4, lsr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #36] @ 6c318 <__cxa_atexit@plt+0x5fee4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ @@ -98258,15 +98258,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r3, [pc, #20] @ 6c38c <__cxa_atexit@plt+0x5ff58> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - strheq sp, [r7, #172]! @ 0xac │ │ │ │ + strheq sp, [r7, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ bicseq sp, r1, ip, asr fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ @@ -98294,16 +98294,16 @@ │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffea18 │ │ │ │ - mvneq sp, r4, lsr sl │ │ │ │ - strdeq sp, [r7, #144]! @ 0x90 │ │ │ │ + mvneq sp, ip, lsr #20 │ │ │ │ + mvneq sp, r8, ror #19 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ bicseq sp, r1, r8, lsr #22 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ @@ -98322,15 +98322,15 @@ │ │ │ │ mov r8, sl │ │ │ │ b 18840fc <__cxa_atexit@plt+0x1877cc8> │ │ │ │ ldr r7, [pc, #16] @ 6c48c <__cxa_atexit@plt+0x60058> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffee5c │ │ │ │ - mvneq sp, ip, lsr #20 │ │ │ │ + mvneq sp, r4, lsr #20 │ │ │ │ bicseq sp, r1, ip, ror #21 │ │ │ │ bicseq sp, r1, ip, lsl #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -98345,17 +98345,17 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ add r9, r3, #129 @ 0x81 │ │ │ │ b 19e0ce0 <__cxa_atexit@plt+0x19d48ac> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, asr #17 │ │ │ │ - mvneq sp, r4, ror #19 │ │ │ │ - mvneq sp, ip, ror #17 │ │ │ │ + strheq sp, [r7, #136]! @ 0x88 │ │ │ │ + ldrdeq sp, [r7, #156]! @ 0x9c │ │ │ │ + mvneq sp, r4, ror #17 │ │ │ │ bicseq sp, r1, ip, lsr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 6c538 <__cxa_atexit@plt+0x60104> │ │ │ │ @@ -98369,17 +98369,17 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ add r9, r3, #129 @ 0x81 │ │ │ │ b 19e0ce0 <__cxa_atexit@plt+0x19d48ac> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, ror #16 │ │ │ │ - mvneq sp, r4, lsl #19 │ │ │ │ - mvneq sp, ip, lsl #17 │ │ │ │ + mvneq sp, r8, asr r8 │ │ │ │ + mvneq sp, ip, ror r9 │ │ │ │ + mvneq sp, r4, lsl #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6c5ac <__cxa_atexit@plt+0x60178> │ │ │ │ ldr r2, [pc, #72] @ 6c5b4 <__cxa_atexit@plt+0x60180> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -98447,15 +98447,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq sp, r0, asr #14 │ │ │ │ + mvneq sp, r8, lsr r7 │ │ │ │ @ instruction: 0x01bac421 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -98504,15 +98504,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - mvneq sp, r4, ror #12 │ │ │ │ + mvneq sp, ip, asr r6 │ │ │ │ @ instruction: 0x01bac34d │ │ │ │ bicseq sp, r1, r8, lsl r8 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ @@ -98533,15 +98533,15 @@ │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - strdeq sp, [r7, #96]! @ 0x60 │ │ │ │ + mvneq sp, r8, ror #13 │ │ │ │ bicseq sp, r1, r4, lsr #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -98678,17 +98678,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - strdeq sp, [r7, #68]! @ 0x44 │ │ │ │ + mvneq sp, ip, ror #9 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - mvneq sp, r0, asr #9 │ │ │ │ + strheq sp, [r7, #72]! @ 0x48 │ │ │ │ bicseq sp, r1, ip, asr r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -98718,17 +98718,17 @@ │ │ │ │ ldr r8, [pc, #28] @ 6cac0 <__cxa_atexit@plt+0x6068c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq sp, r4, lsr r4 │ │ │ │ + mvneq sp, ip, lsr #8 │ │ │ │ @ instruction: 0xfffffdc8 │ │ │ │ - mvneq sp, ip, lsl #8 │ │ │ │ + mvneq sp, r4, lsl #8 │ │ │ │ ldrheq sp, [r1, #76] @ 0x4c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -98792,31 +98792,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - mvneq sp, r0, lsl #6 │ │ │ │ - mvneq sp, ip, lsl #6 │ │ │ │ + strdeq sp, [r7, #40]! @ 0x28 │ │ │ │ + mvneq sp, r4, lsl #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r5, r7, #3 │ │ │ │ ldr r2, [pc, #24] @ 6cc1c <__cxa_atexit@plt+0x607e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r5, #2 │ │ │ │ ldr r8, [pc, #16] @ 6cc20 <__cxa_atexit@plt+0x607ec> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ moveq r8, r2 │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mvneq sp, r8, lsr #5 │ │ │ │ mvneq sp, r0, lsr #5 │ │ │ │ + @ instruction: 0x01e7d298 │ │ │ │ bicseq sp, r1, ip, asr r3 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6cc98 <__cxa_atexit@plt+0x60864> │ │ │ │ @@ -98846,15 +98846,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ - mvneq sp, r4, lsl r1 │ │ │ │ + mvneq sp, ip, lsl #2 │ │ │ │ @ instruction: 0x01babd93 │ │ │ │ bicseq sp, r1, r0, asr #5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -98910,15 +98910,15 @@ │ │ │ │ b 6cda8 <__cxa_atexit@plt+0x60974> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - mvneq sp, r0, lsl r0 │ │ │ │ + mvneq sp, r8 │ │ │ │ @ instruction: 0x01babc96 │ │ │ │ bicseq sp, r1, r0, asr #3 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov sl, r6 │ │ │ │ sub r8, r5, #24 │ │ │ │ cmp fp, r8 │ │ │ │ @@ -99033,15 +99033,15 @@ │ │ │ │ b 6cf94 <__cxa_atexit@plt+0x60b60> │ │ │ │ mov r5, #32 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - mvneq ip, r4, lsr #28 │ │ │ │ + mvneq ip, ip, lsl lr │ │ │ │ @ instruction: 0x01babab9 │ │ │ │ ldrsbeq ip, [r1, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov sl, r6 │ │ │ │ sub lr, r5, #28 │ │ │ │ @@ -99162,15 +99162,15 @@ │ │ │ │ b 6d198 <__cxa_atexit@plt+0x60d64> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq ip, r0, lsr #24 │ │ │ │ + mvneq ip, r8, lsl ip │ │ │ │ @ instruction: 0x01bab8c2 │ │ │ │ ldrsbeq ip, [r1, #220] @ 0xdc │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -99214,17 +99214,17 @@ │ │ │ │ b 6d268 <__cxa_atexit@plt+0x60e34> │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq ip, r4, lsl #23 │ │ │ │ - mvneq ip, r8, ror fp │ │ │ │ - mvneq ip, ip, ror #22 │ │ │ │ + mvneq ip, ip, ror fp │ │ │ │ + mvneq ip, r0, ror fp │ │ │ │ + mvneq ip, r4, ror #22 │ │ │ │ bicseq ip, r1, r8, lsl #26 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -99269,17 +99269,17 @@ │ │ │ │ b 6d344 <__cxa_atexit@plt+0x60f10> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - strheq ip, [r7, #160]! @ 0xa0 │ │ │ │ mvneq ip, r8, lsr #21 │ │ │ │ mvneq ip, r0, lsr #21 │ │ │ │ + @ instruction: 0x01e7ca98 │ │ │ │ @ instruction: 0x01bab717 │ │ │ │ bicseq ip, r1, r8, lsr #24 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r8, r5, #8 │ │ │ │ @@ -99328,17 +99328,17 @@ │ │ │ │ b 6d430 <__cxa_atexit@plt+0x60ffc> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef0 │ │ │ │ - ldrdeq ip, [r7, #144]! @ 0x90 │ │ │ │ - strheq ip, [r7, #156]! @ 0x9c │ │ │ │ + mvneq ip, r8, asr #19 │ │ │ │ strheq ip, [r7, #148]! @ 0x94 │ │ │ │ + mvneq ip, ip, lsr #19 │ │ │ │ bicseq ip, r1, ip, lsr fp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ @@ -99375,16 +99375,16 @@ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ - strdeq ip, [r7, #136]! @ 0x88 │ │ │ │ - ldrdeq ip, [r7, #136]! @ 0x88 │ │ │ │ + strdeq ip, [r7, #128]! @ 0x80 │ │ │ │ + ldrdeq ip, [r7, #128]! @ 0x80 │ │ │ │ @ instruction: 0x01bab56d │ │ │ │ bicseq ip, r1, r4, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ @@ -99423,16 +99423,16 @@ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - mvneq ip, r8, lsr r8 │ │ │ │ - mvneq ip, r8, lsl r8 │ │ │ │ + mvneq ip, r0, lsr r8 │ │ │ │ + mvneq ip, r0, lsl r8 │ │ │ │ @ instruction: 0x01bab4ad │ │ │ │ bicseq ip, r1, r4, asr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ @@ -99471,16 +99471,16 @@ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd5c │ │ │ │ - mvneq ip, r8, ror r7 │ │ │ │ - mvneq ip, r8, asr r7 │ │ │ │ + mvneq ip, r0, ror r7 │ │ │ │ + mvneq ip, r0, asr r7 │ │ │ │ @ instruction: 0x01bab3ed │ │ │ │ bicseq ip, r1, r4, lsl #18 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -99529,17 +99529,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - mvneq ip, r8, lsr #15 │ │ │ │ + mvneq ip, r0, lsr #15 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - mvneq ip, r4, ror r7 │ │ │ │ + mvneq ip, ip, ror #14 │ │ │ │ bicseq ip, r1, ip, lsl r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -99569,17 +99569,17 @@ │ │ │ │ ldr r8, [pc, #28] @ 6d80c <__cxa_atexit@plt+0x613d8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ - mvneq ip, r8, ror #13 │ │ │ │ + mvneq ip, r0, ror #13 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - mvneq ip, r0, asr #13 │ │ │ │ + strheq ip, [r7, #104]! @ 0x68 │ │ │ │ bicseq ip, r1, ip, ror r7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6d87c <__cxa_atexit@plt+0x61448> │ │ │ │ @@ -99607,15 +99607,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - mvneq ip, r8, lsr #10 │ │ │ │ + mvneq ip, r0, lsr #10 │ │ │ │ @ instruction: 0x01bab175 │ │ │ │ bicseq ip, r1, r8, ror #13 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ @@ -99636,15 +99636,15 @@ │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - strheq ip, [r7, #84]! @ 0x54 │ │ │ │ + mvneq ip, ip, lsr #11 │ │ │ │ bicseq ip, r1, r8, ror r6 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6d988 <__cxa_atexit@plt+0x61554> │ │ │ │ @@ -99674,15 +99674,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ - mvneq ip, r4, lsr #8 │ │ │ │ + mvneq ip, ip, lsl r4 │ │ │ │ @ instruction: 0x01bab07a │ │ │ │ ldrsbeq ip, [r1, #92] @ 0x5c │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -99720,17 +99720,17 @@ │ │ │ │ b 6da50 <__cxa_atexit@plt+0x6161c> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq ip, r4, lsl #7 │ │ │ │ - mvneq ip, r4, lsl #7 │ │ │ │ mvneq ip, ip, ror r3 │ │ │ │ + mvneq ip, ip, ror r3 │ │ │ │ + mvneq ip, r4, ror r3 │ │ │ │ bicseq ip, r1, ip, lsl r5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ @@ -99761,17 +99761,17 @@ │ │ │ │ mov r8, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - mvneq ip, r4, ror #5 │ │ │ │ + ldrdeq ip, [r7, #44]! @ 0x2c │ │ │ │ @ instruction: 0x01baaf34 │ │ │ │ - ldrdeq ip, [r7, #36]! @ 0x24 │ │ │ │ + mvneq ip, ip, asr #5 │ │ │ │ bicseq ip, r1, ip, ror r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -99803,17 +99803,17 @@ │ │ │ │ mov r8, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - mvneq ip, ip, lsr r2 │ │ │ │ + mvneq ip, r4, lsr r2 │ │ │ │ @ instruction: 0x01baae8c │ │ │ │ - mvneq ip, ip, lsr #4 │ │ │ │ + mvneq ip, r4, lsr #4 │ │ │ │ ldrsbeq ip, [r1, #52] @ 0x34 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -99845,17 +99845,17 @@ │ │ │ │ mov r8, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdd0 │ │ │ │ - @ instruction: 0x01e7c194 │ │ │ │ + mvneq ip, ip, lsl #3 │ │ │ │ @ instruction: 0x01baade4 │ │ │ │ - mvneq ip, r4, lsl #3 │ │ │ │ + mvneq ip, ip, ror r1 │ │ │ │ bicseq ip, r1, ip, lsr #6 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6dd0c <__cxa_atexit@plt+0x618d8> │ │ │ │ @@ -100010,31 +100010,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - strdeq fp, [r7, #248]! @ 0xf8 │ │ │ │ - mvneq ip, r4 │ │ │ │ + strdeq fp, [r7, #240]! @ 0xf0 │ │ │ │ + strdeq fp, [r7, #252]! @ 0xfc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r5, r7, #3 │ │ │ │ ldr r2, [pc, #24] @ 6df24 <__cxa_atexit@plt+0x61af0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r5, #2 │ │ │ │ ldr r8, [pc, #16] @ 6df28 <__cxa_atexit@plt+0x61af4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ moveq r8, r2 │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mvneq fp, r0, lsr #31 │ │ │ │ strexheq fp, r8, [r7] │ │ │ │ + strexheq fp, r0, [r7] │ │ │ │ bicseq ip, r1, r0, rrx │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -100101,31 +100101,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - mvneq fp, ip, lsl #29 │ │ │ │ - stlexheq fp, r8, [r7] │ │ │ │ + mvneq fp, r4, lsl #29 │ │ │ │ + stlexheq fp, r0, [r7] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r5, r7, #3 │ │ │ │ ldr r2, [pc, #24] @ 6e090 <__cxa_atexit@plt+0x61c5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r5, #2 │ │ │ │ ldr r8, [pc, #16] @ 6e094 <__cxa_atexit@plt+0x61c60> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ moveq r8, r2 │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mvneq fp, r4, lsr lr │ │ │ │ mvneq fp, ip, lsr #28 │ │ │ │ + mvneq fp, r4, lsr #28 │ │ │ │ ldrsheq fp, [r1, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -100192,31 +100192,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - mvneq fp, r0, lsr #26 │ │ │ │ - mvneq fp, ip, lsr #26 │ │ │ │ + mvneq fp, r8, lsl sp │ │ │ │ + mvneq fp, r4, lsr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r5, r7, #3 │ │ │ │ ldr r2, [pc, #24] @ 6e1fc <__cxa_atexit@plt+0x61dc8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r5, #2 │ │ │ │ ldr r8, [pc, #16] @ 6e200 <__cxa_atexit@plt+0x61dcc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ moveq r8, r2 │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mvneq fp, r8, asr #25 │ │ │ │ mvneq fp, r0, asr #25 │ │ │ │ + strheq fp, [r7, #200]! @ 0xc8 │ │ │ │ bicseq fp, r1, r8, lsl #27 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -100286,31 +100286,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r8, lsr #23 │ │ │ │ - strheq fp, [r7, #180]! @ 0xb4 │ │ │ │ + mvneq fp, r0, lsr #23 │ │ │ │ + mvneq fp, ip, lsr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r5, r7, #3 │ │ │ │ ldr r2, [pc, #24] @ 6e374 <__cxa_atexit@plt+0x61f40> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r5, #2 │ │ │ │ ldr r8, [pc, #16] @ 6e378 <__cxa_atexit@plt+0x61f44> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ moveq r8, r2 │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mvneq fp, r0, asr fp │ │ │ │ mvneq fp, r8, asr #22 │ │ │ │ + mvneq fp, r0, asr #22 │ │ │ │ bicseq fp, r1, r0, lsl ip │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -100380,31 +100380,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r0, lsr sl │ │ │ │ - mvneq fp, ip, lsr sl │ │ │ │ + mvneq fp, r8, lsr #20 │ │ │ │ + mvneq fp, r4, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r5, r7, #3 │ │ │ │ ldr r2, [pc, #24] @ 6e4ec <__cxa_atexit@plt+0x620b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r5, #2 │ │ │ │ ldr r8, [pc, #16] @ 6e4f0 <__cxa_atexit@plt+0x620bc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ moveq r8, r2 │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldrdeq fp, [r7, #152]! @ 0x98 │ │ │ │ ldrdeq fp, [r7, #144]! @ 0x90 │ │ │ │ + mvneq fp, r8, asr #19 │ │ │ │ @ instruction: 0x01d1ba98 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -100438,15 +100438,15 @@ │ │ │ │ b 6e588 <__cxa_atexit@plt+0x62154> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - mvneq fp, r0, asr #16 │ │ │ │ + mvneq fp, r8, lsr r8 │ │ │ │ @ instruction: 0x01baa459 │ │ │ │ bicseq fp, r1, ip, ror #19 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, pc │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r9, r6, #40 @ 0x28 │ │ │ │ cmp r3, r9 │ │ │ │ @@ -100481,15 +100481,15 @@ │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ - @ instruction: 0x01e7b890 │ │ │ │ + mvneq fp, r8, lsl #17 │ │ │ │ bicseq fp, r1, r4, asr #18 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -100529,15 +100529,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6e6f8 <__cxa_atexit@plt+0x622c4> │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq fp, [r7, #100]! @ 0x64 │ │ │ │ + mvneq fp, ip, ror #13 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0x01baa2fb │ │ │ │ bicseq fp, r1, ip, ror r8 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, pc │ │ │ │ mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -100574,15 +100574,15 @@ │ │ │ │ ldmib sp, {r5, r9, fp} │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ - mvneq fp, r4, lsl r7 │ │ │ │ + mvneq fp, ip, lsl #14 │ │ │ │ bicseq fp, r1, ip, asr #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r9, r6 │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -100776,17 +100776,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - mvneq fp, ip, lsr #8 │ │ │ │ + mvneq fp, r4, lsr #8 │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - strdeq fp, [r7, #56]! @ 0x38 │ │ │ │ + strdeq fp, [r7, #48]! @ 0x30 │ │ │ │ bicseq fp, r1, r0, lsr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -100816,17 +100816,17 @@ │ │ │ │ ldr r8, [pc, #28] @ 6eb88 <__cxa_atexit@plt+0x62754> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - mvneq fp, ip, ror #6 │ │ │ │ + mvneq fp, r4, ror #6 │ │ │ │ @ instruction: 0xfffffd28 │ │ │ │ - mvneq fp, r4, asr #6 │ │ │ │ + mvneq fp, ip, lsr r3 │ │ │ │ ldrsheq fp, [r1, #60] @ 0x3c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ @@ -100898,17 +100898,17 @@ │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ + mvneq fp, r8, lsr r1 │ │ │ │ + @ instruction: 0x01e7b19c │ │ │ │ mvneq fp, r0, asr #2 │ │ │ │ - mvneq fp, r4, lsr #3 │ │ │ │ - mvneq fp, r8, asr #2 │ │ │ │ @ instruction: 0xfffffd9c │ │ │ │ @ instruction: 0x01ba9ce2 │ │ │ │ bicseq fp, r1, ip, lsr #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ @@ -100934,16 +100934,16 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef8 │ │ │ │ - ldrdeq fp, [r7, #8]! │ │ │ │ - mvneq fp, r4, ror r0 │ │ │ │ + ldrdeq fp, [r7, #0]! │ │ │ │ + mvneq fp, ip, rrx │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #156 @ 0x9c │ │ │ │ cmp r7, r6 │ │ │ │ @@ -101170,32 +101170,32 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 6f110 <__cxa_atexit@plt+0x62cdc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - @ instruction: 0x01e7ac9c │ │ │ │ - @ instruction: 0x01e7ac98 │ │ │ │ + @ instruction: 0x01e7ac94 │ │ │ │ + @ instruction: 0x01e7ac90 │ │ │ │ ldrsbeq sl, [r1, #224] @ 0xe0 │ │ │ │ @ instruction: 0x01d1ae94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #32] @ 6f148 <__cxa_atexit@plt+0x62d14> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #20] @ 6f14c <__cxa_atexit@plt+0x62d18> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 6ed6c <__cxa_atexit@plt+0x62938> │ │ │ │ - mvneq sl, r0, asr #24 │ │ │ │ - mvneq sl, r8, lsr #24 │ │ │ │ + mvneq sl, r8, lsr ip │ │ │ │ + mvneq sl, r0, lsr #24 │ │ │ │ bicseq sl, r1, r4, asr lr │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -101218,26 +101218,26 @@ │ │ │ │ ldr r7, [pc, #24] @ 6f1cc <__cxa_atexit@plt+0x62d98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - ldrdeq sl, [r7, #176]! @ 0xb0 │ │ │ │ + mvneq sl, r8, asr #23 │ │ │ │ bicseq sl, r1, ip, lsl lr │ │ │ │ ldrsbeq sl, [r1, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 6f1f4 <__cxa_atexit@plt+0x62dc0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5] │ │ │ │ mov r8, #0 │ │ │ │ mov r9, r7 │ │ │ │ b 6ed6c <__cxa_atexit@plt+0x62938> │ │ │ │ - mvneq sl, ip, ror fp │ │ │ │ + mvneq sl, r4, ror fp │ │ │ │ bicseq sl, r1, ip, asr #27 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r3, [pc, #8] @ 6f220 <__cxa_atexit@plt+0x62dec> │ │ │ │ @@ -101265,16 +101265,16 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ b 15f6200 <__cxa_atexit@plt+0x15e9dcc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, lsl #22 │ │ │ │ - mvneq sl, ip, asr #24 │ │ │ │ + mvneq sl, r4, lsl #22 │ │ │ │ + mvneq sl, r4, asr #24 │ │ │ │ bicseq sl, r1, r0, lsl #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 6f2e4 <__cxa_atexit@plt+0x62eb0> │ │ │ │ mov r0, r4 │ │ │ │ @@ -101291,34 +101291,34 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ b 15d6378 <__cxa_atexit@plt+0x15c9f44> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, lsr #21 │ │ │ │ - mvneq sl, r4, ror #23 │ │ │ │ + @ instruction: 0x01e7aa9c │ │ │ │ + ldrdeq sl, [r7, #188]! @ 0xbc │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ ldr r7, [pc, #12] @ 6f314 <__cxa_atexit@plt+0x62ee0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r7, #176]! @ 0xb0 │ │ │ │ + mvneq sl, r8, lsr #23 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ ldr r7, [pc, #12] @ 6f338 <__cxa_atexit@plt+0x62f04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, lsl #23 │ │ │ │ + mvneq sl, r4, lsl #23 │ │ │ │ bicseq sl, r1, r8, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 6f3a0 <__cxa_atexit@plt+0x62f6c> │ │ │ │ mov r0, r4 │ │ │ │ @@ -101339,16 +101339,16 @@ │ │ │ │ mov r5, sl │ │ │ │ b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsheq sl, [r1, #196] @ 0xc4 │ │ │ │ - mvneq sl, ip, ror #19 │ │ │ │ - mvneq sl, r0, ror #19 │ │ │ │ + mvneq sl, r4, ror #19 │ │ │ │ + ldrdeq sl, [r7, #152]! @ 0x98 │ │ │ │ ldm r5!, {r8, r9, sl} │ │ │ │ b 6f3d4 <__cxa_atexit@plt+0x62fa0> │ │ │ │ @ instruction: 0xffffffe0 │ │ │ │ andeq r0, r0, r6, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r6, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -101418,15 +101418,15 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ mov r6, fp │ │ │ │ mov fp, lr │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e7aa94 │ │ │ │ + mvneq sl, ip, lsl #21 │ │ │ │ bicseq sl, r1, ip, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6f528 <__cxa_atexit@plt+0x630f4> │ │ │ │ ldr r8, [pc, #36] @ 6f530 <__cxa_atexit@plt+0x630fc> │ │ │ │ @@ -101437,15 +101437,15 @@ │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq sl, r1, r8, ror #29 │ │ │ │ - mvneq sl, ip, asr r8 │ │ │ │ + mvneq sl, r4, asr r8 │ │ │ │ ldrheq sl, [r1, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6f5a4 <__cxa_atexit@plt+0x63170> │ │ │ │ @@ -101473,16 +101473,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - mvneq sl, r0, lsl #16 │ │ │ │ - mvneq sl, ip, lsr #18 │ │ │ │ + strdeq sl, [r7, #120]! @ 0x78 │ │ │ │ + mvneq sl, r4, lsr #18 │ │ │ │ bicseq sl, r1, r0, lsr lr │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 6f640 <__cxa_atexit@plt+0x6320c> │ │ │ │ @@ -101512,15 +101512,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq sl, ip, ror #14 │ │ │ │ + mvneq sl, r4, ror #14 │ │ │ │ bicseq sl, r1, r0, ror #19 │ │ │ │ @ instruction: 0x01d1ad94 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -101552,15 +101552,15 @@ │ │ │ │ b 6f6f0 <__cxa_atexit@plt+0x632bc> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq sl, ip, asr #13 │ │ │ │ + mvneq sl, r4, asr #13 │ │ │ │ bicseq sl, r1, r0, asr #18 │ │ │ │ ldrsheq sl, [r1, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -101593,16 +101593,16 @@ │ │ │ │ b 6f794 <__cxa_atexit@plt+0x63360> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - mvneq sl, ip, lsr #12 │ │ │ │ - mvneq sl, r8, asr #14 │ │ │ │ + mvneq sl, r4, lsr #12 │ │ │ │ + mvneq sl, r0, asr #14 │ │ │ │ bicseq sl, r1, r0, asr ip │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -101638,17 +101638,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6f84c <__cxa_atexit@plt+0x63418> │ │ │ │ mov r5, #32 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e7a590 │ │ │ │ + mvneq sl, r8, lsl #11 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - @ instruction: 0x01e7a690 │ │ │ │ + mvneq sl, r8, lsl #13 │ │ │ │ @ instruction: 0x01d1ab98 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -101686,17 +101686,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6f90c <__cxa_atexit@plt+0x634d8> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [r7, #72]! @ 0x48 │ │ │ │ + ldrdeq sl, [r7, #64]! @ 0x40 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - ldrdeq sl, [r7, #80]! @ 0x50 │ │ │ │ + mvneq sl, r8, asr #11 │ │ │ │ ldrsbeq sl, [r1, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -101738,17 +101738,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6f9dc <__cxa_atexit@plt+0x635a8> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsl r4 │ │ │ │ + mvneq sl, r0, lsl r4 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ - mvneq sl, r4, lsl #10 │ │ │ │ + strdeq sl, [r7, #76]! @ 0x4c │ │ │ │ bicseq sl, r1, r8, lsl #20 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -101793,17 +101793,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6fab8 <__cxa_atexit@plt+0x63684> │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, asr #6 │ │ │ │ + mvneq sl, r0, asr #6 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - mvneq sl, r0, lsr r4 │ │ │ │ + mvneq sl, r8, lsr #8 │ │ │ │ bicseq sl, r1, ip, lsr #18 │ │ │ │ andeq r0, r0, fp │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ @@ -101852,17 +101852,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6fba4 <__cxa_atexit@plt+0x63770> │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, ror #4 │ │ │ │ + mvneq sl, r4, ror #4 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - mvneq sl, r8, asr #6 │ │ │ │ + mvneq sl, r0, asr #6 │ │ │ │ bicseq sl, r1, r0, asr r8 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -101910,17 +101910,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6fc8c <__cxa_atexit@plt+0x63858> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, lsl #3 │ │ │ │ + mvneq sl, r8, ror r1 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq sl, r0, asr r2 │ │ │ │ + mvneq sl, r8, asr #4 │ │ │ │ bicseq sl, r1, r8, ror #14 │ │ │ │ andeq r0, r0, sp │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -101975,15 +101975,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6fd90 <__cxa_atexit@plt+0x6395c> │ │ │ │ mov r5, #56 @ 0x38 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e7a098 │ │ │ │ + @ instruction: 0x01e7a090 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ bicseq sl, r1, r4, asr #5 │ │ │ │ bicseq sl, r1, r4, ror #12 │ │ │ │ andeq r0, r0, lr │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ @@ -102040,17 +102040,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6fe94 <__cxa_atexit@plt+0x63a60> │ │ │ │ mov r5, #60 @ 0x3c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strexheq r9, r4, [r7] │ │ │ │ + mvneq r9, ip, lsl #31 │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - mvneq sl, r4, asr r0 │ │ │ │ + mvneq sl, ip, asr #32 │ │ │ │ bicseq sl, r1, r0, ror #10 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ @@ -102114,17 +102114,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 6ffbc <__cxa_atexit@plt+0x63b88> │ │ │ │ mov r5, #64 @ 0x40 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - stlexheq r9, r0, [r7] │ │ │ │ + mvneq r9, r8, lsl #29 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r9, r4, lsr #30 │ │ │ │ + mvneq r9, ip, lsl pc │ │ │ │ bicseq sl, r1, r8, lsr r4 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ @@ -102190,17 +102190,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 700ec <__cxa_atexit@plt+0x63cb8> │ │ │ │ mov r5, #68 @ 0x44 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, ror #26 │ │ │ │ + mvneq r9, r0, ror #26 │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - strdeq r9, [r7, #216]! @ 0xd8 │ │ │ │ + strdeq r9, [r7, #208]! @ 0xd0 │ │ │ │ bicseq sl, r1, r8, lsl r3 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ @@ -102271,17 +102271,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 70230 <__cxa_atexit@plt+0x63dfc> │ │ │ │ mov r5, #72 @ 0x48 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, lsr ip │ │ │ │ + mvneq r9, r0, lsr ip │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ - mvneq r9, r4, asr #25 │ │ │ │ + strheq r9, [r7, #204]! @ 0xcc │ │ │ │ ldrsbeq sl, [r1, #20] │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ @@ -102354,17 +102354,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 7037c <__cxa_atexit@plt+0x63f48> │ │ │ │ mov r5, #76 @ 0x4c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r9, [r7, #164]! @ 0xa4 │ │ │ │ + mvneq r9, ip, ror #21 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ - mvneq r9, r8, ror fp │ │ │ │ + mvneq r9, r0, ror fp │ │ │ │ @ instruction: 0x01d1a098 │ │ │ │ andeq r0, r0, r3, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -102441,15 +102441,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 704d8 <__cxa_atexit@plt+0x640a4> │ │ │ │ mov r5, #80 @ 0x50 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, lsr #19 │ │ │ │ + mvneq r9, r0, lsr #19 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ ldrheq r9, [r1, #184] @ 0xb8 │ │ │ │ bicseq r9, r1, ip, lsr pc │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ @@ -102529,17 +102529,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 70638 <__cxa_atexit@plt+0x64204> │ │ │ │ mov r5, #84 @ 0x54 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, asr #16 │ │ │ │ + mvneq r9, r4, asr #16 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - strheq r9, [r7, #136]! @ 0x88 │ │ │ │ + strheq r9, [r7, #128]! @ 0x80 │ │ │ │ ldrsbeq r9, [r1, #220] @ 0xdc │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -102624,17 +102624,17 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 707b4 <__cxa_atexit@plt+0x64380> │ │ │ │ mov r5, #88 @ 0x58 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, ror #13 │ │ │ │ + mvneq r9, r4, ror #13 │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - mvneq r9, r4, lsr r7 │ │ │ │ + mvneq r9, ip, lsr #14 │ │ │ │ bicseq r9, r1, r0, ror #24 │ │ │ │ andeq r0, r0, r6, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -102722,15 +102722,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 7093c <__cxa_atexit@plt+0x64508> │ │ │ │ mov r5, #92 @ 0x5c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, ror r5 │ │ │ │ + mvneq r9, r8, ror #10 │ │ │ │ @ instruction: 0xfffffdbc │ │ │ │ bicseq r9, r1, r0, lsr r7 │ │ │ │ ldrsbeq r9, [r1, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r7, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ @@ -102824,15 +102824,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ b 70ad4 <__cxa_atexit@plt+0x646a0> │ │ │ │ mov r5, #96 @ 0x60 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, ror #7 │ │ │ │ + mvneq r9, r0, ror #7 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ ldrheq r9, [r1, #84] @ 0x54 │ │ │ │ bicseq r9, r1, ip, lsr r9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ @@ -102940,15 +102940,15 @@ │ │ │ │ ldr sl, [sp, #56] @ 0x38 │ │ │ │ ldr fp, [sp, #52] @ 0x34 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ mov r3, #100 @ 0x64 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - mvneq r9, ip, lsr r2 │ │ │ │ + mvneq r9, r4, lsr r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r8 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ @@ -102962,15 +102962,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r4, lsl #1 │ │ │ │ + mvneq r9, ip, ror r0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -103061,15 +103061,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [r7, #232]! @ 0xe8 │ │ │ │ + strdeq r8, [r7, #224]! @ 0xe0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -103159,15 +103159,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, ror sp │ │ │ │ + mvneq r8, r8, ror #26 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -103189,15 +103189,15 @@ │ │ │ │ mov r7, r9 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - mvneq r8, ip, asr #26 │ │ │ │ + mvneq r8, r4, asr #26 │ │ │ │ bicseq r9, r1, r0, lsr #7 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub r1, r5, #8 │ │ │ │ @@ -103252,16 +103252,16 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq r8, ip, lsl #25 │ │ │ │ - mvneq r8, r8, ror ip │ │ │ │ + mvneq r8, r4, lsl #25 │ │ │ │ + mvneq r8, r0, ror ip │ │ │ │ @ instruction: 0xfffffa50 │ │ │ │ bicseq r9, r1, r0, asr r3 │ │ │ │ ldrsheq r9, [r1, #32] │ │ │ │ bicseq r9, r1, ip, asr #5 │ │ │ │ bicseq r9, r1, r8, lsl #6 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -103280,15 +103280,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, lsl #23 │ │ │ │ + mvneq r8, r4, lsl #23 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7126c <__cxa_atexit@plt+0x64e38> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -103315,15 +103315,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - mvneq r8, r8, lsr fp │ │ │ │ + mvneq r8, r0, lsr fp │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -103402,15 +103402,15 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r7 │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - mvneq r8, r8, lsr #20 │ │ │ │ + mvneq r8, r0, lsr #20 │ │ │ │ @ instruction: 0xfffff7f4 │ │ │ │ bicseq r9, r1, r0, lsl #2 │ │ │ │ bicseq r9, r1, ip, lsr #1 │ │ │ │ bicseq r9, r1, ip, ror r0 │ │ │ │ bicseq r9, r1, r0, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ @@ -103422,15 +103422,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e46cc <__cxa_atexit@plt+0x16d8298> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r4, asr r9 │ │ │ │ + mvneq r8, ip, asr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 714e4 <__cxa_atexit@plt+0x650b0> │ │ │ │ ldr r3, [pc, #144] @ 714ec <__cxa_atexit@plt+0x650b8> │ │ │ │ @@ -103469,15 +103469,15 @@ │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01e78894 │ │ │ │ + mvneq r8, ip, lsl #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r2, [pc, #84] @ 71564 <__cxa_atexit@plt+0x65130> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ @@ -103498,15 +103498,15 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4]! │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r8, r0, lsl r8 │ │ │ │ + mvneq r8, r8, lsl #16 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7159c <__cxa_atexit@plt+0x65168> │ │ │ │ ldr r3, [pc, #32] @ 715a8 <__cxa_atexit@plt+0x65174> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ @@ -103514,15 +103514,15 @@ │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldrdeq r8, [r7, #120]! @ 0x78 │ │ │ │ + ldrdeq r8, [r7, #112]! @ 0x70 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 71618 <__cxa_atexit@plt+0x651e4> │ │ │ │ @@ -103549,17 +103549,17 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, lsr r8 │ │ │ │ - strheq r8, [r7, #116]! @ 0x74 │ │ │ │ - mvneq r8, ip, asr r7 │ │ │ │ + mvneq r8, r0, lsr r8 │ │ │ │ + mvneq r8, ip, lsr #15 │ │ │ │ + mvneq r8, r4, asr r7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 71678 <__cxa_atexit@plt+0x65244> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ @@ -103568,15 +103568,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, lsl #14 │ │ │ │ + mvneq r8, r4, lsl #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 716b8 <__cxa_atexit@plt+0x65284> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -103584,15 +103584,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, asr #13 │ │ │ │ + mvneq r8, r4, asr #13 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 71744 <__cxa_atexit@plt+0x65310> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -103624,18 +103624,18 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, ror r6 │ │ │ │ + mvneq r8, r4, ror r6 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - mvneq r8, ip, lsr r6 │ │ │ │ - mvneq r8, r0, ror r6 │ │ │ │ + mvneq r8, r4, lsr r6 │ │ │ │ + mvneq r8, r8, ror #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 717a4 <__cxa_atexit@plt+0x65370> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -103643,15 +103643,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, ror #11 │ │ │ │ + ldrdeq r8, [r7, #88]! @ 0x58 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 71830 <__cxa_atexit@plt+0x653fc> │ │ │ │ @@ -103684,17 +103684,17 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - mvneq r8, r8, ror #10 │ │ │ │ - ldrdeq r8, [r7, #84]! @ 0x54 │ │ │ │ - @ instruction: 0x01e78590 │ │ │ │ + mvneq r8, r0, ror #10 │ │ │ │ + mvneq r8, ip, asr #11 │ │ │ │ + mvneq r8, r8, lsl #11 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #20 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 718d4 <__cxa_atexit@plt+0x654a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -103725,16 +103725,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - ldrdeq r8, [r7, #76]! @ 0x4c │ │ │ │ - mvneq r8, r0, lsl r6 │ │ │ │ + ldrdeq r8, [r7, #68]! @ 0x44 │ │ │ │ + mvneq r8, r8, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, r8 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 719d0 <__cxa_atexit@plt+0x6559c> │ │ │ │ ldr lr, [pc, #212] @ 719f0 <__cxa_atexit@plt+0x655bc> │ │ │ │ @@ -103791,15 +103791,15 @@ │ │ │ │ mov r5, r3 │ │ │ │ mov r6, sl │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ - mvneq r8, ip, asr r5 │ │ │ │ + mvneq r8, r4, asr r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r2, r6 │ │ │ │ bcc 71a84 <__cxa_atexit@plt+0x65650> │ │ │ │ @@ -103830,15 +103830,15 @@ │ │ │ │ str r9, [r0, #40] @ 0x28 │ │ │ │ b 16e473c <__cxa_atexit@plt+0x16d8308> │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ @ instruction: 0xfffffc9c │ │ │ │ - @ instruction: 0x01e78494 │ │ │ │ + mvneq r8, ip, lsl #9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #12 │ │ │ │ cmp fp, ip │ │ │ │ bhi 71b2c <__cxa_atexit@plt+0x656f8> │ │ │ │ @@ -103874,15 +103874,15 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, ror #7 │ │ │ │ + ldrdeq r8, [r7, #56]! @ 0x38 │ │ │ │ @ instruction: 0xfffffb50 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ bicseq r8, r1, r8, ror #17 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub ip, r5, #8 │ │ │ │ @@ -103933,15 +103933,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #28] @ 71c40 <__cxa_atexit@plt+0x6580c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - mvneq r8, r4, ror #3 │ │ │ │ + ldrdeq r8, [r7, #28]! │ │ │ │ @ instruction: 0xfffffa10 │ │ │ │ @ instruction: 0xffffef84 │ │ │ │ bicseq r8, r1, r0, lsr #16 │ │ │ │ ldrsheq r8, [r1, #116] @ 0x74 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ @@ -104005,15 +104005,15 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ @ instruction: 0xfffff750 │ │ │ │ - mvneq r8, r8, asr #3 │ │ │ │ + mvneq r8, r0, asr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ @@ -104026,15 +104026,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, ror #31 │ │ │ │ + ldrdeq r7, [r7, #252]! @ 0xfc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 71de0 <__cxa_atexit@plt+0x659ac> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -104042,15 +104042,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsr #31 │ │ │ │ + strexheq r7, ip, [r7] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 71e50 <__cxa_atexit@plt+0x65a1c> │ │ │ │ @@ -104076,15 +104076,15 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - mvneq r7, r0, lsr pc │ │ │ │ + mvneq r7, r8, lsr #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 71ee0 <__cxa_atexit@plt+0x65aac> │ │ │ │ @@ -104112,15 +104112,15 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - mvneq r8, ip │ │ │ │ + mvneq r8, r4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 71f84 <__cxa_atexit@plt+0x65b50> │ │ │ │ @@ -104152,15 +104152,15 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsl #31 │ │ │ │ + mvneq r7, ip, ror pc │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ bicseq r8, r1, ip, lsl #9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ @@ -104220,15 +104220,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e46cc <__cxa_atexit@plt+0x16d8298> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r7, [r7, #204]! @ 0xcc │ │ │ │ + ldrdeq r7, [r7, #196]! @ 0xc4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7215c <__cxa_atexit@plt+0x65d28> │ │ │ │ ldr r3, [pc, #144] @ 72164 <__cxa_atexit@plt+0x65d30> │ │ │ │ @@ -104267,15 +104267,15 @@ │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, ip, lsl ip │ │ │ │ + mvneq r7, r4, lsl ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r2, [pc, #84] @ 721dc <__cxa_atexit@plt+0x65da8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ @@ -104296,15 +104296,15 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4]! │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0x01e77b98 │ │ │ │ + @ instruction: 0x01e77b90 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 72214 <__cxa_atexit@plt+0x65de0> │ │ │ │ ldr r3, [pc, #32] @ 72220 <__cxa_atexit@plt+0x65dec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ @@ -104312,15 +104312,15 @@ │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - mvneq r7, r0, ror #22 │ │ │ │ + mvneq r7, r8, asr fp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 72290 <__cxa_atexit@plt+0x65e5c> │ │ │ │ @@ -104347,17 +104347,17 @@ │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r0, asr #23 │ │ │ │ - mvneq r7, ip, lsr fp │ │ │ │ - mvneq r7, r4, ror #21 │ │ │ │ + strheq r7, [r7, #184]! @ 0xb8 │ │ │ │ + mvneq r7, r4, lsr fp │ │ │ │ + ldrdeq r7, [r7, #172]! @ 0xac │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 722f0 <__cxa_atexit@plt+0x65ebc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ @@ -104366,15 +104366,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e77a94 │ │ │ │ + mvneq r7, ip, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 72330 <__cxa_atexit@plt+0x65efc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -104382,15 +104382,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, asr sl │ │ │ │ + mvneq r7, ip, asr #20 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 723c4 <__cxa_atexit@plt+0x65f90> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -104425,18 +104425,18 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - strdeq r7, [r7, #156]! @ 0x9c │ │ │ │ - mvneq r7, r8, asr #19 │ │ │ │ - mvneq r7, r0, ror sl │ │ │ │ - strdeq r7, [r7, #144]! @ 0x90 │ │ │ │ + strdeq r7, [r7, #148]! @ 0x94 │ │ │ │ + mvneq r7, r0, asr #19 │ │ │ │ + mvneq r7, r8, ror #20 │ │ │ │ + mvneq r7, r8, ror #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 72428 <__cxa_atexit@plt+0x65ff4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -104444,15 +104444,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, asr r9 │ │ │ │ + mvneq r7, r4, asr r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 724b4 <__cxa_atexit@plt+0x66080> │ │ │ │ @@ -104485,17 +104485,17 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - mvneq r7, r4, ror #17 │ │ │ │ - mvneq r7, r0, asr r9 │ │ │ │ - mvneq r7, ip, lsl #18 │ │ │ │ + ldrdeq r7, [r7, #140]! @ 0x8c │ │ │ │ + mvneq r7, r8, asr #18 │ │ │ │ + mvneq r7, r4, lsl #18 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #20 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 72558 <__cxa_atexit@plt+0x66124> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ @@ -104526,16 +104526,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - mvneq r7, r8, asr r8 │ │ │ │ - mvneq r7, ip, lsl #19 │ │ │ │ + mvneq r7, r0, asr r8 │ │ │ │ + mvneq r7, r4, lsl #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 725b4 <__cxa_atexit@plt+0x66180> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -104543,15 +104543,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r7, [r7, #112]! @ 0x70 │ │ │ │ + mvneq r7, r8, asr #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, r8 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 72644 <__cxa_atexit@plt+0x66210> │ │ │ │ ldr lr, [pc, #108] @ 7264c <__cxa_atexit@plt+0x66218> │ │ │ │ @@ -104669,19 +104669,19 @@ │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov fp, ip │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffd88 │ │ │ │ - mvneq r7, r0, ror #14 │ │ │ │ + mvneq r7, r8, asr r7 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - mvneq r7, r8, lsl #13 │ │ │ │ - mvneq r7, ip, ror #13 │ │ │ │ - mvneq r7, r8, lsr #13 │ │ │ │ + mvneq r7, r0, lsl #13 │ │ │ │ + mvneq r7, r4, ror #13 │ │ │ │ + mvneq r7, r0, lsr #13 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #12 │ │ │ │ cmp fp, ip │ │ │ │ bhi 72858 <__cxa_atexit@plt+0x66424> │ │ │ │ @@ -104717,15 +104717,15 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r7, [r7, #100]! @ 0x64 │ │ │ │ + mvneq r7, ip, lsr #13 │ │ │ │ @ instruction: 0xfffffa9c │ │ │ │ @ instruction: 0xfffffd90 │ │ │ │ ldrheq r7, [r1, #188] @ 0xbc │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub ip, r5, #8 │ │ │ │ @@ -104776,15 +104776,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #28] @ 7296c <__cxa_atexit@plt+0x66538> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - strheq r7, [r7, #72]! @ 0x48 │ │ │ │ + strheq r7, [r7, #64]! @ 0x40 │ │ │ │ @ instruction: 0xfffff95c │ │ │ │ @ instruction: 0xffffe258 │ │ │ │ ldrsheq r7, [r1, #164] @ 0xa4 │ │ │ │ bicseq r7, r1, r8, asr #21 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ @@ -104848,15 +104848,15 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ @ instruction: 0xfffff69c │ │ │ │ - @ instruction: 0x01e7749c │ │ │ │ + @ instruction: 0x01e77494 │ │ │ │ @ instruction: 0x01d17a94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 72adc <__cxa_atexit@plt+0x666a8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -104874,15 +104874,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r7, r1, r4, asr sl │ │ │ │ - mvneq r7, r4, lsr #5 │ │ │ │ + @ instruction: 0x01e7729c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ ldr r7, [pc, #12] @ 72b0c <__cxa_atexit@plt+0x666d8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ @@ -104900,15 +104900,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, lsr r2 │ │ │ │ + mvneq r7, r4, lsr r2 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #32 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 72bcc <__cxa_atexit@plt+0x66798> │ │ │ │ ldr lr, [r7, #8] │ │ │ │ @@ -104934,15 +104934,15 @@ │ │ │ │ b 72be8 <__cxa_atexit@plt+0x667b4> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, ror #3 │ │ │ │ + mvneq r7, r4, ror #3 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #160] @ 72c90 <__cxa_atexit@plt+0x6685c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #16] │ │ │ │ @@ -104982,15 +104982,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - mvneq r7, r8, lsr r2 │ │ │ │ + mvneq r7, r0, lsr r2 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 72d18 <__cxa_atexit@plt+0x668e4> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ @@ -105019,15 +105019,15 @@ │ │ │ │ add r5, r5, #24 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - @ instruction: 0x01e77198 │ │ │ │ + @ instruction: 0x01e77190 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 72dac <__cxa_atexit@plt+0x66978> │ │ │ │ ldr r2, [pc, #124] @ 72dc8 <__cxa_atexit@plt+0x66994> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -105059,16 +105059,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r7, ip, lsl r0 │ │ │ │ - mvneq r7, r4, asr #32 │ │ │ │ + mvneq r7, r4, lsl r0 │ │ │ │ + mvneq r7, ip, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 72e10 <__cxa_atexit@plt+0x669dc> │ │ │ │ @@ -105079,15 +105079,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r6, [r7, #240]! @ 0xf0 │ │ │ │ + mvneq r6, r8, asr #31 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 72ee4 <__cxa_atexit@plt+0x66ab0> │ │ │ │ ldr r2, [pc, #196] @ 72f04 <__cxa_atexit@plt+0x66ad0> │ │ │ │ @@ -105140,15 +105140,15 @@ │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq r7, r4, lsr r0 │ │ │ │ + mvneq r7, ip, lsr #32 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 72fa0 <__cxa_atexit@plt+0x66b6c> │ │ │ │ @@ -105181,15 +105181,15 @@ │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc20 │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - mvneq r6, r8, ror #30 │ │ │ │ + mvneq r6, r0, ror #30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 73054 <__cxa_atexit@plt+0x66c20> │ │ │ │ @@ -105295,15 +105295,15 @@ │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r7, r1, r0, lsr #5 │ │ │ │ - mvneq r6, r4, lsl ip │ │ │ │ + mvneq r6, ip, lsl #24 │ │ │ │ bicseq r7, r1, r0, ror r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 731e8 <__cxa_atexit@plt+0x66db4> │ │ │ │ @@ -105330,16 +105330,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - strheq r6, [r7, #184]! @ 0xb8 │ │ │ │ - mvneq r6, r8, ror #25 │ │ │ │ + strheq r6, [r7, #176]! @ 0xb0 │ │ │ │ + mvneq r6, r0, ror #25 │ │ │ │ bicseq r7, r1, ip, ror #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73278 <__cxa_atexit@plt+0x66e44> │ │ │ │ @@ -105366,15 +105366,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - mvneq r6, r8, lsr #22 │ │ │ │ + mvneq r6, r0, lsr #22 │ │ │ │ bicseq r6, r1, r4, lsr #27 │ │ │ │ bicseq r7, r1, ip, asr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -105402,15 +105402,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - @ instruction: 0x01e76a98 │ │ │ │ + @ instruction: 0x01e76a90 │ │ │ │ bicseq r6, r1, r4, lsl sp │ │ │ │ bicseq r7, r1, ip, asr #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -105439,16 +105439,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - mvneq r6, r8, lsl #20 │ │ │ │ - mvneq r6, r4, lsr fp │ │ │ │ + mvneq r6, r0, lsl #20 │ │ │ │ + mvneq r6, ip, lsr #22 │ │ │ │ bicseq r7, r1, r8, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73430 <__cxa_atexit@plt+0x66ffc> │ │ │ │ @@ -105476,16 +105476,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, r4, ror r9 │ │ │ │ - mvneq r6, r0, lsr #21 │ │ │ │ + mvneq r6, ip, ror #18 │ │ │ │ + @ instruction: 0x01e76a98 │ │ │ │ bicseq r6, r1, r4, lsr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 734c4 <__cxa_atexit@plt+0x67090> │ │ │ │ @@ -105513,16 +105513,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, r0, ror #17 │ │ │ │ - mvneq r6, ip, lsl #20 │ │ │ │ + ldrdeq r6, [r7, #136]! @ 0x88 │ │ │ │ + mvneq r6, r4, lsl #20 │ │ │ │ bicseq r6, r1, r0, lsl pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73558 <__cxa_atexit@plt+0x67124> │ │ │ │ @@ -105550,16 +105550,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, ip, asr #16 │ │ │ │ - mvneq r6, r8, ror r9 │ │ │ │ + mvneq r6, r4, asr #16 │ │ │ │ + mvneq r6, r0, ror r9 │ │ │ │ bicseq r6, r1, ip, ror lr │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 735ec <__cxa_atexit@plt+0x671b8> │ │ │ │ @@ -105587,16 +105587,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - strheq r6, [r7, #120]! @ 0x78 │ │ │ │ - mvneq r6, r4, ror #17 │ │ │ │ + strheq r6, [r7, #112]! @ 0x70 │ │ │ │ + ldrdeq r6, [r7, #140]! @ 0x8c │ │ │ │ bicseq r6, r1, r8, ror #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73680 <__cxa_atexit@plt+0x6724c> │ │ │ │ @@ -105624,16 +105624,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, r4, lsr #14 │ │ │ │ - mvneq r6, r0, asr r8 │ │ │ │ + mvneq r6, ip, lsl r7 │ │ │ │ + mvneq r6, r8, asr #16 │ │ │ │ bicseq r6, r1, r4, ror #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73714 <__cxa_atexit@plt+0x672e0> │ │ │ │ @@ -105661,16 +105661,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - @ instruction: 0x01e76690 │ │ │ │ - strheq r6, [r7, #112]! @ 0x70 │ │ │ │ + mvneq r6, r8, lsl #13 │ │ │ │ + mvneq r6, r8, lsr #15 │ │ │ │ ldrsbeq r6, [r1, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 737a4 <__cxa_atexit@plt+0x67370> │ │ │ │ @@ -105697,15 +105697,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - strdeq r6, [r7, #92]! @ 0x5c │ │ │ │ + strdeq r6, [r7, #84]! @ 0x54 │ │ │ │ bicseq r6, r1, r8, ror r8 │ │ │ │ bicseq r6, r1, r0, asr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -105734,16 +105734,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - mvneq r6, ip, ror #10 │ │ │ │ - @ instruction: 0x01e76698 │ │ │ │ + mvneq r6, r4, ror #10 │ │ │ │ + @ instruction: 0x01e76690 │ │ │ │ bicseq r6, r1, ip, lsr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 738cc <__cxa_atexit@plt+0x67498> │ │ │ │ @@ -105771,16 +105771,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - ldrdeq r6, [r7, #72]! @ 0x48 │ │ │ │ - strdeq r6, [r7, #88]! @ 0x58 │ │ │ │ + ldrdeq r6, [r7, #64]! @ 0x40 │ │ │ │ + strdeq r6, [r7, #80]! @ 0x50 │ │ │ │ bicseq r6, r1, r8, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73960 <__cxa_atexit@plt+0x6752c> │ │ │ │ @@ -105808,16 +105808,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, r4, asr #8 │ │ │ │ - mvneq r6, r4, ror #10 │ │ │ │ + mvneq r6, ip, lsr r4 │ │ │ │ + mvneq r6, ip, asr r5 │ │ │ │ @ instruction: 0x01d16a94 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 739f4 <__cxa_atexit@plt+0x675c0> │ │ │ │ @@ -105845,16 +105845,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - strheq r6, [r7, #48]! @ 0x30 │ │ │ │ - mvneq r6, r0, ror #9 │ │ │ │ + mvneq r6, r8, lsr #7 │ │ │ │ + ldrdeq r6, [r7, #72]! @ 0x48 │ │ │ │ bicseq r6, r1, r0, lsl #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73a88 <__cxa_atexit@plt+0x67654> │ │ │ │ @@ -105882,16 +105882,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, ip, lsl r3 │ │ │ │ - mvneq r6, ip, asr #8 │ │ │ │ + mvneq r6, r4, lsl r3 │ │ │ │ + mvneq r6, r4, asr #8 │ │ │ │ bicseq r6, r1, ip, ror r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73b18 <__cxa_atexit@plt+0x676e4> │ │ │ │ @@ -105918,15 +105918,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, r8, lsl #5 │ │ │ │ + mvneq r6, r0, lsl #5 │ │ │ │ bicseq r6, r1, r4, lsr #10 │ │ │ │ bicseq r6, r1, ip, ror #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -105955,16 +105955,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - strdeq r6, [r7, #24]! │ │ │ │ - mvneq r6, r4, lsr #6 │ │ │ │ + strdeq r6, [r7, #16]! │ │ │ │ + mvneq r6, ip, lsl r3 │ │ │ │ bicseq r6, r1, r8, asr r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73c40 <__cxa_atexit@plt+0x6780c> │ │ │ │ @@ -105992,16 +105992,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq r6, r4, ror #2 │ │ │ │ - @ instruction: 0x01e76290 │ │ │ │ + mvneq r6, ip, asr r1 │ │ │ │ + mvneq r6, r8, lsl #5 │ │ │ │ bicseq r6, r1, r4, asr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 73cd0 <__cxa_atexit@plt+0x6789c> │ │ │ │ @@ -106028,15 +106028,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - ldrdeq r6, [r7, #0]! │ │ │ │ + mvneq r6, r8, asr #1 │ │ │ │ bicseq r6, r1, ip, asr #6 │ │ │ │ bicseq r6, r1, r4, lsr r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -106064,15 +106064,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - mvneq r6, r0, asr #32 │ │ │ │ + mvneq r6, r8, lsr r0 │ │ │ │ ldrsbeq r6, [r1, #44] @ 0x2c │ │ │ │ bicseq r6, r1, r0, lsr #13 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ @@ -106094,15 +106094,15 @@ │ │ │ │ ldr r7, [pc, #24] @ 73dfc <__cxa_atexit@plt+0x679c8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - strdeq r6, [r7, #8]! │ │ │ │ + strdeq r6, [r7, #0]! │ │ │ │ bicseq r6, r1, r0, lsl #15 │ │ │ │ bicseq r6, r1, r8, asr r7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -106146,15 +106146,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ - mvneq r6, r8, lsr #32 │ │ │ │ + mvneq r6, r0, lsr #32 │ │ │ │ ldrheq r6, [r1, #100] @ 0x64 │ │ │ │ bicseq r6, r1, r4, asr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ ldr r7, [pc, #12] @ 73ef4 <__cxa_atexit@plt+0x67ac0> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -106938,19 +106938,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldrsheq r5, [r1, #232] @ 0xe8 │ │ │ │ - @ instruction: 0x01e75298 │ │ │ │ - ldrdeq r5, [r7, #60]! @ 0x3c │ │ │ │ - mvneq r5, r0, ror #7 │ │ │ │ - mvneq r5, ip, lsl r3 │ │ │ │ - mvneq r5, ip, asr #7 │ │ │ │ + @ instruction: 0x01e75290 │ │ │ │ + ldrdeq r5, [r7, #52]! @ 0x34 │ │ │ │ + ldrdeq r5, [r7, #56]! @ 0x38 │ │ │ │ + mvneq r5, r4, lsl r3 │ │ │ │ + mvneq r5, r4, asr #7 │ │ │ │ bicseq r5, r1, ip, asr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 74bc4 <__cxa_atexit@plt+0x68790> │ │ │ │ mov r0, r4 │ │ │ │ @@ -106981,18 +106981,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d15e94 │ │ │ │ bicseq r5, r1, ip, lsl #9 │ │ │ │ - mvneq r5, r4, ror #3 │ │ │ │ - mvneq r5, r8, lsr r3 │ │ │ │ - mvneq r5, r4, asr #3 │ │ │ │ - mvneq r5, r4, lsr #6 │ │ │ │ + ldrdeq r5, [r7, #28]! │ │ │ │ + mvneq r5, r0, lsr r3 │ │ │ │ + strheq r5, [r7, #28]! │ │ │ │ + mvneq r5, ip, lsl r3 │ │ │ │ bicseq r5, r1, ip, ror #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 74c68 <__cxa_atexit@plt+0x68834> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107023,17 +107023,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsr lr │ │ │ │ bicseq r5, r1, r4, ror #7 │ │ │ │ bicseq r5, r1, r0, lsl #28 │ │ │ │ - mvneq r5, r4, lsr r1 │ │ │ │ - mvneq r5, r8, lsl #5 │ │ │ │ + mvneq r5, ip, lsr #2 │ │ │ │ mvneq r5, r0, lsl #5 │ │ │ │ + mvneq r5, r8, ror r2 │ │ │ │ bicseq r5, r1, r4, lsl lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 74d0c <__cxa_atexit@plt+0x688d8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107064,17 +107064,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsbeq r5, [r1, #220] @ 0xdc │ │ │ │ bicseq r5, r1, r0, asr #6 │ │ │ │ bicseq r5, r1, r8, lsr #27 │ │ │ │ - @ instruction: 0x01e75090 │ │ │ │ - mvneq r5, r4, ror #3 │ │ │ │ + mvneq r5, r8, lsl #1 │ │ │ │ ldrdeq r5, [r7, #28]! │ │ │ │ + ldrdeq r5, [r7, #20]! │ │ │ │ ldrheq r5, [r1, #220] @ 0xdc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 74db4 <__cxa_atexit@plt+0x68980> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107105,18 +107105,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsl #27 │ │ │ │ @ instruction: 0x01d1529c │ │ │ │ - strdeq r4, [r7, #244]! @ 0xf4 │ │ │ │ - mvneq r5, r8, asr #2 │ │ │ │ - ldrdeq r4, [r7, #244]! @ 0xf4 │ │ │ │ - mvneq r5, r4, lsr r1 │ │ │ │ + mvneq r4, ip, ror #31 │ │ │ │ + mvneq r5, r0, asr #2 │ │ │ │ + mvneq r4, ip, asr #31 │ │ │ │ + mvneq r5, ip, lsr #2 │ │ │ │ bicseq r5, r1, ip, asr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 74e58 <__cxa_atexit@plt+0x68a24> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107147,17 +107147,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsr #26 │ │ │ │ ldrsheq r5, [r1, #20] │ │ │ │ ldrsheq r5, [r1, #192] @ 0xc0 │ │ │ │ - mvneq r4, r4, asr #30 │ │ │ │ - @ instruction: 0x01e75098 │ │ │ │ + mvneq r4, ip, lsr pc │ │ │ │ @ instruction: 0x01e75090 │ │ │ │ + mvneq r5, r8, lsl #1 │ │ │ │ bicseq r5, r1, r4, lsl #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 74efc <__cxa_atexit@plt+0x68ac8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107188,17 +107188,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, asr #25 │ │ │ │ bicseq r5, r1, r0, asr r1 │ │ │ │ @ instruction: 0x01d15c98 │ │ │ │ - mvneq r4, r0, lsr #29 │ │ │ │ - strdeq r4, [r7, #244]! @ 0xf4 │ │ │ │ + stlexheq r4, r8, [r7] │ │ │ │ mvneq r4, ip, ror #31 │ │ │ │ + mvneq r4, r4, ror #31 │ │ │ │ bicseq r5, r1, ip, lsr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 74fa8 <__cxa_atexit@plt+0x68b74> │ │ │ │ @@ -107230,19 +107230,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r0, ror ip │ │ │ │ - mvneq r4, r8, lsl #28 │ │ │ │ - mvneq r4, ip, asr #30 │ │ │ │ - mvneq r4, r0, asr pc │ │ │ │ - mvneq r4, ip, lsl #29 │ │ │ │ - mvneq r4, ip, lsr pc │ │ │ │ + mvneq r4, r0, lsl #28 │ │ │ │ + mvneq r4, r4, asr #30 │ │ │ │ + mvneq r4, r8, asr #30 │ │ │ │ + mvneq r4, r4, lsl #29 │ │ │ │ + mvneq r4, r4, lsr pc │ │ │ │ bicseq r5, r1, r4, asr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75058 <__cxa_atexit@plt+0x68c24> │ │ │ │ @@ -107274,19 +107274,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r8, lsl #24 │ │ │ │ - mvneq r4, r8, asr sp │ │ │ │ - stlexheq r4, ip, [r7] │ │ │ │ - mvneq r4, r0, lsr #29 │ │ │ │ - ldrdeq r4, [r7, #220]! @ 0xdc │ │ │ │ - mvneq r4, ip, lsl #29 │ │ │ │ + mvneq r4, r0, asr sp │ │ │ │ + stlexheq r4, r4, [r7] │ │ │ │ + stlexheq r4, r8, [r7] │ │ │ │ + ldrdeq r4, [r7, #212]! @ 0xd4 │ │ │ │ + mvneq r4, r4, lsl #29 │ │ │ │ ldrsbeq r5, [r1, #188] @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75108 <__cxa_atexit@plt+0x68cd4> │ │ │ │ @@ -107318,19 +107318,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r0, lsr #23 │ │ │ │ - mvneq r4, r8, lsr #25 │ │ │ │ - mvneq r4, ip, ror #27 │ │ │ │ - strdeq r4, [r7, #208]! @ 0xd0 │ │ │ │ - mvneq r4, ip, lsr #26 │ │ │ │ - ldrdeq r4, [r7, #220]! @ 0xdc │ │ │ │ + mvneq r4, r0, lsr #25 │ │ │ │ + mvneq r4, r4, ror #27 │ │ │ │ + mvneq r4, r8, ror #27 │ │ │ │ + mvneq r4, r4, lsr #26 │ │ │ │ + ldrdeq r4, [r7, #212]! @ 0xd4 │ │ │ │ bicseq r5, r1, r4, ror fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 751b4 <__cxa_atexit@plt+0x68d80> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107361,18 +107361,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, lsr fp │ │ │ │ bicseq r5, r1, r0, lsl fp │ │ │ │ - strdeq r4, [r7, #180]! @ 0xb4 │ │ │ │ - mvneq r4, r8, lsr sp │ │ │ │ - mvneq r4, ip, lsr sp │ │ │ │ + mvneq r4, ip, ror #23 │ │ │ │ + mvneq r4, r0, lsr sp │ │ │ │ mvneq r4, r4, lsr sp │ │ │ │ + mvneq r4, ip, lsr #26 │ │ │ │ bicseq r5, r1, r8, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75260 <__cxa_atexit@plt+0x68e2c> │ │ │ │ @@ -107404,19 +107404,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldrsbeq r5, [r1, #172] @ 0xac │ │ │ │ - mvneq r4, r0, asr fp │ │ │ │ - @ instruction: 0x01e74c94 │ │ │ │ - @ instruction: 0x01e74c98 │ │ │ │ - ldrdeq r4, [r7, #180]! @ 0xb4 │ │ │ │ - mvneq r4, r4, lsl #25 │ │ │ │ + mvneq r4, r8, asr #22 │ │ │ │ + mvneq r4, ip, lsl #25 │ │ │ │ + @ instruction: 0x01e74c90 │ │ │ │ + mvneq r4, ip, asr #23 │ │ │ │ + mvneq r4, ip, ror ip │ │ │ │ ldrheq r5, [r1, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 7530c <__cxa_atexit@plt+0x68ed8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107447,18 +107447,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r8, ror sl │ │ │ │ bicseq r5, r1, ip, asr #20 │ │ │ │ - @ instruction: 0x01e74a9c │ │ │ │ - mvneq r4, r0, ror #23 │ │ │ │ - mvneq r4, r4, ror #23 │ │ │ │ + @ instruction: 0x01e74a94 │ │ │ │ + ldrdeq r4, [r7, #184]! @ 0xb8 │ │ │ │ ldrdeq r4, [r7, #188]! @ 0xbc │ │ │ │ + ldrdeq r4, [r7, #180]! @ 0xb4 │ │ │ │ bicseq r5, r1, r4, lsr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 753b8 <__cxa_atexit@plt+0x68f84> │ │ │ │ @@ -107489,20 +107489,20 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, lsl #20 │ │ │ │ - mvneq r4, ip, ror #22 │ │ │ │ - mvneq r4, ip, lsr fp │ │ │ │ - mvneq r4, r0, asr #22 │ │ │ │ - mvneq r4, ip, ror sl │ │ │ │ - mvneq r4, ip, lsr #22 │ │ │ │ + strdeq r4, [r7, #152]! @ 0x98 │ │ │ │ + mvneq r4, r4, ror #22 │ │ │ │ + mvneq r4, r4, lsr fp │ │ │ │ + mvneq r4, r8, lsr fp │ │ │ │ + mvneq r4, r4, ror sl │ │ │ │ + mvneq r4, r4, lsr #22 │ │ │ │ bicseq r5, r1, r8, asr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75464 <__cxa_atexit@plt+0x69030> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107533,18 +107533,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d15990 │ │ │ │ bicseq r5, r1, r4, ror #18 │ │ │ │ - mvneq r4, r4, asr #18 │ │ │ │ - mvneq r4, r8, lsl #21 │ │ │ │ - mvneq r4, ip, lsl #21 │ │ │ │ + mvneq r4, ip, lsr r9 │ │ │ │ + mvneq r4, r0, lsl #21 │ │ │ │ mvneq r4, r4, lsl #21 │ │ │ │ + mvneq r4, ip, ror sl │ │ │ │ bicseq r5, r1, ip, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 7550c <__cxa_atexit@plt+0x690d8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107575,18 +107575,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsr r9 │ │ │ │ bicseq r5, r1, r8, lsl #18 │ │ │ │ - @ instruction: 0x01e7489c │ │ │ │ - mvneq r4, r0, ror #19 │ │ │ │ - mvneq r4, r4, ror #19 │ │ │ │ + @ instruction: 0x01e74894 │ │ │ │ + ldrdeq r4, [r7, #152]! @ 0x98 │ │ │ │ ldrdeq r4, [r7, #156]! @ 0x9c │ │ │ │ + ldrdeq r4, [r7, #148]! @ 0x94 │ │ │ │ bicseq r5, r1, r0, lsl r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 755b4 <__cxa_atexit@plt+0x69180> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107617,18 +107617,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsbeq r5, [r1, #136] @ 0x88 │ │ │ │ bicseq r5, r1, r4, lsl r8 │ │ │ │ - strdeq r4, [r7, #116]! @ 0x74 │ │ │ │ - mvneq r4, r8, lsr r9 │ │ │ │ - mvneq r4, ip, lsr r9 │ │ │ │ + mvneq r4, ip, ror #15 │ │ │ │ + mvneq r4, r0, lsr r9 │ │ │ │ mvneq r4, r4, lsr r9 │ │ │ │ + mvneq r4, ip, lsr #18 │ │ │ │ ldrheq r5, [r1, #132] @ 0x84 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 7565c <__cxa_atexit@plt+0x69228> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107659,18 +107659,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, ror r8 │ │ │ │ bicseq r5, r1, r0, asr r8 │ │ │ │ - mvneq r4, ip, asr #14 │ │ │ │ - @ instruction: 0x01e74890 │ │ │ │ - @ instruction: 0x01e74894 │ │ │ │ + mvneq r4, r4, asr #14 │ │ │ │ + mvneq r4, r8, lsl #17 │ │ │ │ mvneq r4, ip, lsl #17 │ │ │ │ + mvneq r4, r4, lsl #17 │ │ │ │ bicseq r5, r1, r8, asr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75708 <__cxa_atexit@plt+0x692d4> │ │ │ │ @@ -107702,19 +107702,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, lsl r8 │ │ │ │ - mvneq r4, r8, lsr #13 │ │ │ │ - mvneq r4, r0, ror #15 │ │ │ │ - strdeq r4, [r7, #112]! @ 0x70 │ │ │ │ - mvneq r4, ip, ror r6 │ │ │ │ - ldrdeq r4, [r7, #124]! @ 0x7c │ │ │ │ + mvneq r4, r0, lsr #13 │ │ │ │ + ldrdeq r4, [r7, #120]! @ 0x78 │ │ │ │ + mvneq r4, r8, ror #15 │ │ │ │ + mvneq r4, r4, ror r6 │ │ │ │ + ldrdeq r4, [r7, #116]! @ 0x74 │ │ │ │ ldrsheq r5, [r1, #112] @ 0x70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 757b4 <__cxa_atexit@plt+0x69380> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107745,18 +107745,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrheq r5, [r1, #120] @ 0x78 │ │ │ │ bicseq r5, r1, ip, lsl #15 │ │ │ │ - strdeq r4, [r7, #84]! @ 0x54 │ │ │ │ - mvneq r4, ip, lsr #14 │ │ │ │ - mvneq r4, ip, lsr r7 │ │ │ │ + mvneq r4, ip, ror #11 │ │ │ │ + mvneq r4, r4, lsr #14 │ │ │ │ mvneq r4, r4, lsr r7 │ │ │ │ + mvneq r4, ip, lsr #14 │ │ │ │ @ instruction: 0x01d15794 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 7585c <__cxa_atexit@plt+0x69428> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107787,18 +107787,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, asr r7 │ │ │ │ ldrsheq r4, [r1, #116] @ 0x74 │ │ │ │ - mvneq r4, ip, asr #10 │ │ │ │ - mvneq r4, r0, lsr #13 │ │ │ │ - mvneq r4, ip, lsr #10 │ │ │ │ - mvneq r4, ip, lsl #13 │ │ │ │ + mvneq r4, r4, asr #10 │ │ │ │ + @ instruction: 0x01e74698 │ │ │ │ + mvneq r4, r4, lsr #10 │ │ │ │ + mvneq r4, r4, lsl #13 │ │ │ │ bicseq r5, r1, r4, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75900 <__cxa_atexit@plt+0x694cc> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107829,17 +107829,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsheq r5, [r1, #108] @ 0x6c │ │ │ │ bicseq r4, r1, ip, asr #14 │ │ │ │ bicseq r5, r1, r8, asr #13 │ │ │ │ - @ instruction: 0x01e7449c │ │ │ │ - strdeq r4, [r7, #80]! @ 0x50 │ │ │ │ + @ instruction: 0x01e74494 │ │ │ │ mvneq r4, r8, ror #11 │ │ │ │ + mvneq r4, r0, ror #11 │ │ │ │ ldrsbeq r5, [r1, #108] @ 0x6c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 759a4 <__cxa_atexit@plt+0x69570> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107870,17 +107870,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsr #13 │ │ │ │ bicseq r4, r1, r8, lsr #13 │ │ │ │ bicseq r5, r1, r0, ror r6 │ │ │ │ - strdeq r4, [r7, #56]! @ 0x38 │ │ │ │ - mvneq r4, ip, asr #10 │ │ │ │ + strdeq r4, [r7, #48]! @ 0x30 │ │ │ │ mvneq r4, r4, asr #10 │ │ │ │ + mvneq r4, ip, lsr r5 │ │ │ │ bicseq r5, r1, r4, lsl #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75a50 <__cxa_atexit@plt+0x6961c> │ │ │ │ @@ -107912,19 +107912,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r8, asr #12 │ │ │ │ - mvneq r4, r0, ror #6 │ │ │ │ - mvneq r4, r4, lsr #9 │ │ │ │ - mvneq r4, r8, lsr #9 │ │ │ │ - mvneq r4, r4, ror #7 │ │ │ │ - @ instruction: 0x01e74494 │ │ │ │ + mvneq r4, r8, asr r3 │ │ │ │ + @ instruction: 0x01e7449c │ │ │ │ + mvneq r4, r0, lsr #9 │ │ │ │ + ldrdeq r4, [r7, #60]! @ 0x3c │ │ │ │ + mvneq r4, ip, lsl #9 │ │ │ │ bicseq r5, r1, r0, lsr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75afc <__cxa_atexit@plt+0x696c8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107955,18 +107955,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsheq r5, [r1, #88] @ 0x58 │ │ │ │ bicseq r5, r1, r8, asr #11 │ │ │ │ - mvneq r4, ip, lsr #5 │ │ │ │ - mvneq r4, r4, ror #7 │ │ │ │ - strdeq r4, [r7, #52]! @ 0x34 │ │ │ │ + mvneq r4, r4, lsr #5 │ │ │ │ + ldrdeq r4, [r7, #60]! @ 0x3c │ │ │ │ mvneq r4, ip, ror #7 │ │ │ │ + mvneq r4, r4, ror #7 │ │ │ │ ldrsbeq r5, [r1, #84] @ 0x54 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75ba4 <__cxa_atexit@plt+0x69770> │ │ │ │ mov r0, r4 │ │ │ │ @@ -107997,18 +107997,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d1559c │ │ │ │ bicseq r5, r1, r0, ror r5 │ │ │ │ - mvneq r4, r4, lsl #4 │ │ │ │ - mvneq r4, ip, lsr r3 │ │ │ │ - mvneq r4, ip, asr #6 │ │ │ │ + strdeq r4, [r7, #28]! │ │ │ │ + mvneq r4, r4, lsr r3 │ │ │ │ mvneq r4, r4, asr #6 │ │ │ │ + mvneq r4, ip, lsr r3 │ │ │ │ bicseq r5, r1, r8, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75c50 <__cxa_atexit@plt+0x6981c> │ │ │ │ @@ -108040,19 +108040,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, lsr r5 │ │ │ │ - mvneq r4, r0, ror #2 │ │ │ │ - @ instruction: 0x01e74298 │ │ │ │ - mvneq r4, r8, lsr #5 │ │ │ │ - mvneq r4, r4, lsr r1 │ │ │ │ - @ instruction: 0x01e74294 │ │ │ │ + mvneq r4, r8, asr r1 │ │ │ │ + @ instruction: 0x01e74290 │ │ │ │ + mvneq r4, r0, lsr #5 │ │ │ │ + mvneq r4, ip, lsr #2 │ │ │ │ + mvneq r4, ip, lsl #5 │ │ │ │ bicseq r5, r1, r0, lsl r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75cfc <__cxa_atexit@plt+0x698c8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108083,18 +108083,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsbeq r5, [r1, #72] @ 0x48 │ │ │ │ bicseq r5, r1, ip, lsr #9 │ │ │ │ - mvneq r4, ip, lsr #1 │ │ │ │ - mvneq r4, r4, ror #3 │ │ │ │ - strdeq r4, [r7, #20]! │ │ │ │ + mvneq r4, r4, lsr #1 │ │ │ │ + ldrdeq r4, [r7, #28]! │ │ │ │ mvneq r4, ip, ror #3 │ │ │ │ + mvneq r4, r4, ror #3 │ │ │ │ ldrheq r5, [r1, #68] @ 0x44 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75da8 <__cxa_atexit@plt+0x69974> │ │ │ │ @@ -108126,19 +108126,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r8, ror r4 │ │ │ │ - mvneq r4, r8 │ │ │ │ - mvneq r4, r0, asr r1 │ │ │ │ - mvneq r4, r0, asr r1 │ │ │ │ - mvneq r4, r0, asr r1 │ │ │ │ - mvneq r4, ip, lsr r1 │ │ │ │ + mvneq r4, r0 │ │ │ │ + mvneq r4, r8, asr #2 │ │ │ │ + mvneq r4, r8, asr #2 │ │ │ │ + mvneq r4, r8, asr #2 │ │ │ │ + mvneq r4, r4, lsr r1 │ │ │ │ bicseq r5, r1, ip, asr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75e54 <__cxa_atexit@plt+0x69a20> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108169,18 +108169,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsl r4 │ │ │ │ bicseq r5, r1, r8, ror #7 │ │ │ │ - mvneq r3, r4, asr pc │ │ │ │ - @ instruction: 0x01e7409c │ │ │ │ - @ instruction: 0x01e7409c │ │ │ │ + mvneq r3, ip, asr #30 │ │ │ │ + @ instruction: 0x01e74094 │ │ │ │ @ instruction: 0x01e74094 │ │ │ │ + mvneq r4, ip, lsl #1 │ │ │ │ ldrsheq r5, [r1, #48] @ 0x30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 75efc <__cxa_atexit@plt+0x69ac8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108211,18 +108211,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrheq r5, [r1, #56] @ 0x38 │ │ │ │ bicseq r5, r1, ip, lsl #7 │ │ │ │ - mvneq r3, ip, lsr #29 │ │ │ │ - strdeq r3, [r7, #244]! @ 0xf4 │ │ │ │ - strdeq r3, [r7, #244]! @ 0xf4 │ │ │ │ + mvneq r3, r4, lsr #29 │ │ │ │ + mvneq r3, ip, ror #31 │ │ │ │ mvneq r3, ip, ror #31 │ │ │ │ + mvneq r3, r4, ror #31 │ │ │ │ @ instruction: 0x01d15394 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 75fa8 <__cxa_atexit@plt+0x69b74> │ │ │ │ @@ -108254,19 +108254,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r8, asr r3 │ │ │ │ - mvneq r3, r8, lsl #28 │ │ │ │ - mvneq r3, r0, asr pc │ │ │ │ - mvneq r3, r0, asr pc │ │ │ │ - mvneq r3, r0, asr pc │ │ │ │ - mvneq r3, ip, lsr pc │ │ │ │ + mvneq r3, r0, lsl #28 │ │ │ │ + mvneq r3, r8, asr #30 │ │ │ │ + mvneq r3, r8, asr #30 │ │ │ │ + mvneq r3, r8, asr #30 │ │ │ │ + mvneq r3, r4, lsr pc │ │ │ │ bicseq r5, r1, ip, lsr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76054 <__cxa_atexit@plt+0x69c20> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108297,18 +108297,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsheq r5, [r1, #36] @ 0x24 │ │ │ │ bicseq r5, r1, r8, asr #5 │ │ │ │ - mvneq r3, r4, asr sp │ │ │ │ - stlexheq r3, ip, [r7] │ │ │ │ - stlexheq r3, ip, [r7] │ │ │ │ + mvneq r3, ip, asr #26 │ │ │ │ + stlexheq r3, r4, [r7] │ │ │ │ stlexheq r3, r4, [r7] │ │ │ │ + mvneq r3, ip, lsl #29 │ │ │ │ ldrsbeq r5, [r1, #32] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 760fc <__cxa_atexit@plt+0x69cc8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108339,18 +108339,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d15298 │ │ │ │ bicseq r5, r1, ip, ror #4 │ │ │ │ - mvneq r3, ip, lsr #25 │ │ │ │ - strdeq r3, [r7, #212]! @ 0xd4 │ │ │ │ - strdeq r3, [r7, #212]! @ 0xd4 │ │ │ │ + mvneq r3, r4, lsr #25 │ │ │ │ mvneq r3, ip, ror #27 │ │ │ │ + mvneq r3, ip, ror #27 │ │ │ │ + mvneq r3, r4, ror #27 │ │ │ │ bicseq r5, r1, r4, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 761a4 <__cxa_atexit@plt+0x69d70> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108380,19 +108380,19 @@ │ │ │ │ mov r8, r3 │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsbeq r3, [r1, #228] @ 0xe4 │ │ │ │ - mvneq r3, ip, lsl #24 │ │ │ │ - mvneq r3, r8, ror sp │ │ │ │ - mvneq r3, r8, asr sp │ │ │ │ - mvneq r3, r4, lsr sp │ │ │ │ - mvneq r3, r4, asr #26 │ │ │ │ + mvneq r3, r4, lsl #24 │ │ │ │ + mvneq r3, r0, ror sp │ │ │ │ + mvneq r3, r0, asr sp │ │ │ │ + mvneq r3, ip, lsr #26 │ │ │ │ + mvneq r3, ip, lsr sp │ │ │ │ ldrsheq r5, [r1, #16] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76248 <__cxa_atexit@plt+0x69e14> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108423,17 +108423,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrheq r5, [r1, #24] │ │ │ │ bicseq r3, r1, r4, lsr #28 │ │ │ │ bicseq r5, r1, r4, lsl #3 │ │ │ │ - mvneq r3, r4, asr fp │ │ │ │ - mvneq r3, r8, lsr #25 │ │ │ │ + mvneq r3, ip, asr #22 │ │ │ │ mvneq r3, r0, lsr #25 │ │ │ │ + @ instruction: 0x01e73c98 │ │ │ │ bicseq r5, r1, r8, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 762ec <__cxa_atexit@plt+0x69eb8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108464,17 +108464,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d14e9c │ │ │ │ bicseq r3, r1, r0, lsl #27 │ │ │ │ bicseq r5, r1, ip, lsr #2 │ │ │ │ - strheq r3, [r7, #160]! @ 0xa0 │ │ │ │ - mvneq r3, r4, lsl #24 │ │ │ │ + mvneq r3, r8, lsr #21 │ │ │ │ strdeq r3, [r7, #188]! @ 0xbc │ │ │ │ + strdeq r3, [r7, #180]! @ 0xb4 │ │ │ │ bicseq r5, r1, r0, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76390 <__cxa_atexit@plt+0x69f5c> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108505,17 +108505,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r8, ror #1 │ │ │ │ ldrsbeq r3, [r1, #204] @ 0xcc │ │ │ │ ldrheq r5, [r1, #4] │ │ │ │ - mvneq r3, ip, lsl #20 │ │ │ │ - mvneq r3, r0, ror #22 │ │ │ │ + mvneq r3, r4, lsl #20 │ │ │ │ mvneq r3, r8, asr fp │ │ │ │ + mvneq r3, r0, asr fp │ │ │ │ bicseq r5, r1, r8, asr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7643c <__cxa_atexit@plt+0x6a008> │ │ │ │ @@ -108547,19 +108547,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, ip, lsl #1 │ │ │ │ - mvneq r3, r4, ror r9 │ │ │ │ - strheq r3, [r7, #168]! @ 0xa8 │ │ │ │ - strheq r3, [r7, #172]! @ 0xac │ │ │ │ - strdeq r3, [r7, #152]! @ 0x98 │ │ │ │ - mvneq r3, r8, lsr #21 │ │ │ │ + mvneq r3, ip, ror #18 │ │ │ │ + strheq r3, [r7, #160]! @ 0xa0 │ │ │ │ + strheq r3, [r7, #164]! @ 0xa4 │ │ │ │ + strdeq r3, [r7, #144]! @ 0x90 │ │ │ │ + mvneq r3, r0, lsr #21 │ │ │ │ bicseq r5, r1, r0, rrx │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 764ec <__cxa_atexit@plt+0x6a0b8> │ │ │ │ @@ -108591,19 +108591,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r5, r1, r4, lsr #32 │ │ │ │ - mvneq r3, r4, asr #17 │ │ │ │ - mvneq r3, r8, lsl #20 │ │ │ │ - mvneq r3, ip, lsl #20 │ │ │ │ - mvneq r3, r8, asr #18 │ │ │ │ - strdeq r3, [r7, #152]! @ 0x98 │ │ │ │ + strheq r3, [r7, #140]! @ 0x8c │ │ │ │ + mvneq r3, r0, lsl #20 │ │ │ │ + mvneq r3, r4, lsl #20 │ │ │ │ + mvneq r3, r0, asr #18 │ │ │ │ + strdeq r3, [r7, #144]! @ 0x90 │ │ │ │ ldrsbeq r4, [r1, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 76598 <__cxa_atexit@plt+0x6a164> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108633,19 +108633,19 @@ │ │ │ │ mov r8, r3 │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r3, r1, r0, asr #21 │ │ │ │ - mvneq r3, r8, lsl r8 │ │ │ │ - mvneq r3, ip, lsl #19 │ │ │ │ - mvneq r3, r4, ror #18 │ │ │ │ - strdeq r3, [r7, #112]! @ 0x70 │ │ │ │ - mvneq r3, r0, asr r9 │ │ │ │ + mvneq r3, r0, lsl r8 │ │ │ │ + mvneq r3, r4, lsl #19 │ │ │ │ + mvneq r3, ip, asr r9 │ │ │ │ + mvneq r3, r8, ror #15 │ │ │ │ + mvneq r3, r8, asr #18 │ │ │ │ bicseq r4, r1, r4, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 7663c <__cxa_atexit@plt+0x6a208> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108676,17 +108676,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, ip, lsr pc │ │ │ │ bicseq r3, r1, r0, lsl sl │ │ │ │ bicseq r4, r1, r8, lsl #30 │ │ │ │ - mvneq r3, r0, ror #14 │ │ │ │ - strheq r3, [r7, #132]! @ 0x84 │ │ │ │ + mvneq r3, r8, asr r7 │ │ │ │ mvneq r3, ip, lsr #17 │ │ │ │ + mvneq r3, r4, lsr #17 │ │ │ │ bicseq r4, r1, ip, lsl pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 766e4 <__cxa_atexit@plt+0x6a2b0> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108717,18 +108717,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r4, ror #29 │ │ │ │ bicseq r3, r1, ip, lsl #19 │ │ │ │ - mvneq r3, r4, asr #13 │ │ │ │ - mvneq r3, r8, lsl r8 │ │ │ │ - strdeq r3, [r7, #116]! @ 0x74 │ │ │ │ - mvneq r3, r4, lsl #16 │ │ │ │ + strheq r3, [r7, #108]! @ 0x6c │ │ │ │ + mvneq r3, r0, lsl r8 │ │ │ │ + mvneq r3, ip, ror #15 │ │ │ │ + strdeq r3, [r7, #124]! @ 0x7c │ │ │ │ ldrheq r4, [r1, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76764 <__cxa_atexit@plt+0x6a330> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108748,16 +108748,16 @@ │ │ │ │ mov r5, sl │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r0, ror lr │ │ │ │ - mvneq r3, r4, lsr #12 │ │ │ │ - mvneq r3, r0, asr #12 │ │ │ │ + mvneq r3, ip, lsl r6 │ │ │ │ + mvneq r3, r8, lsr r6 │ │ │ │ bicseq r3, r1, ip, lsl #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 767dc <__cxa_atexit@plt+0x6a3a8> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108777,17 +108777,17 @@ │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r3, [r7, #88]! @ 0x58 │ │ │ │ - mvneq r3, r8, lsr #14 │ │ │ │ - mvneq r3, r0, lsr #11 │ │ │ │ + strheq r3, [r7, #80]! @ 0x50 │ │ │ │ + mvneq r3, r0, lsr #14 │ │ │ │ + @ instruction: 0x01e73598 │ │ │ │ @ instruction: 0x01d13894 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76854 <__cxa_atexit@plt+0x6a420> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108807,17 +108807,17 @@ │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, asr #10 │ │ │ │ - strheq r3, [r7, #100]! @ 0x64 │ │ │ │ - mvneq r3, r8, lsr #10 │ │ │ │ + mvneq r3, r8, lsr r5 │ │ │ │ + mvneq r3, ip, lsr #13 │ │ │ │ + mvneq r3, r0, lsr #10 │ │ │ │ @ instruction: 0x01d14d9c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 768c4 <__cxa_atexit@plt+0x6a490> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108837,15 +108837,15 @@ │ │ │ │ b 1a67acc <__cxa_atexit@plt+0x1a5b698> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r0, asr sp │ │ │ │ bicseq r4, r1, r8, asr sp │ │ │ │ - strheq r3, [r7, #72]! @ 0x48 │ │ │ │ + strheq r3, [r7, #64]! @ 0x40 │ │ │ │ bicseq r4, r1, r0, ror #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76940 <__cxa_atexit@plt+0x6a50c> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108868,16 +108868,16 @@ │ │ │ │ b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ bicseq r4, r1, ip, lsl #26 │ │ │ │ - mvneq r3, r8, asr #8 │ │ │ │ - strheq r3, [r7, #92]! @ 0x5c │ │ │ │ + mvneq r3, r0, asr #8 │ │ │ │ + strheq r3, [r7, #84]! @ 0x54 │ │ │ │ ldrsbeq r4, [r1, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #44] @ 76998 <__cxa_atexit@plt+0x6a564> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [pc, #40] @ 7699c <__cxa_atexit@plt+0x6a568> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -108926,17 +108926,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01d14c94 │ │ │ │ bicseq r3, r1, r8, asr #12 │ │ │ │ ldrheq r4, [r1, #180] @ 0xb4 │ │ │ │ - mvneq r3, r8, ror r3 │ │ │ │ - mvneq r3, ip, asr #9 │ │ │ │ + mvneq r3, r0, ror r3 │ │ │ │ mvneq r3, r4, asr #9 │ │ │ │ + strheq r3, [r7, #76]! @ 0x4c │ │ │ │ bicseq r4, r1, r4, ror ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76ac8 <__cxa_atexit@plt+0x6a694> │ │ │ │ mov r0, r4 │ │ │ │ @@ -108967,17 +108967,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, ip, lsr ip │ │ │ │ bicseq r3, r1, r4, lsr #11 │ │ │ │ bicseq r4, r1, r8, lsl #24 │ │ │ │ - ldrdeq r3, [r7, #36]! @ 0x24 │ │ │ │ - mvneq r3, r8, lsr #8 │ │ │ │ + mvneq r3, ip, asr #5 │ │ │ │ mvneq r3, r0, lsr #8 │ │ │ │ + mvneq r3, r8, lsl r4 │ │ │ │ bicseq r4, r1, ip, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76b6c <__cxa_atexit@plt+0x6a738> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109008,17 +109008,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r4, ror #23 │ │ │ │ bicseq r3, r1, r0, lsl #10 │ │ │ │ ldrheq r4, [r1, #176] @ 0xb0 │ │ │ │ - mvneq r3, r0, lsr r2 │ │ │ │ - mvneq r3, r4, lsl #7 │ │ │ │ + mvneq r3, r8, lsr #4 │ │ │ │ mvneq r3, ip, ror r3 │ │ │ │ + mvneq r3, r4, ror r3 │ │ │ │ bicseq r4, r1, r4, asr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 76c18 <__cxa_atexit@plt+0x6a7e4> │ │ │ │ @@ -109050,19 +109050,19 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r8, lsl #23 │ │ │ │ - @ instruction: 0x01e73198 │ │ │ │ - ldrdeq r3, [r7, #44]! @ 0x2c │ │ │ │ - mvneq r3, r0, ror #5 │ │ │ │ - mvneq r3, ip, lsl r2 │ │ │ │ - mvneq r3, ip, asr #5 │ │ │ │ + @ instruction: 0x01e73190 │ │ │ │ + ldrdeq r3, [r7, #36]! @ 0x24 │ │ │ │ + ldrdeq r3, [r7, #40]! @ 0x28 │ │ │ │ + mvneq r3, r4, lsl r2 │ │ │ │ + mvneq r3, r4, asr #5 │ │ │ │ bicseq r4, r1, ip, asr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76cc4 <__cxa_atexit@plt+0x6a890> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109093,18 +109093,18 @@ │ │ │ │ b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r4, lsr #22 │ │ │ │ ldrsheq r4, [r1, #168] @ 0xa8 │ │ │ │ - mvneq r3, r4, ror #1 │ │ │ │ - mvneq r3, r8, lsr #4 │ │ │ │ - mvneq r3, ip, lsr #4 │ │ │ │ + ldrdeq r3, [r7, #12]! │ │ │ │ + mvneq r3, r0, lsr #4 │ │ │ │ mvneq r3, r4, lsr #4 │ │ │ │ + mvneq r3, ip, lsl r2 │ │ │ │ ldrheq r4, [r1, #188] @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #12 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 76d70 <__cxa_atexit@plt+0x6a93c> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109137,17 +109137,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r4, lsl #23 │ │ │ │ bicseq r3, r1, ip, lsr #17 │ │ │ │ bicseq r4, r1, r4, lsr #21 │ │ │ │ - mvneq r3, r4, lsr r0 │ │ │ │ - mvneq r3, r8, lsl #3 │ │ │ │ - mvneq r3, r8, ror r1 │ │ │ │ + mvneq r3, ip, lsr #32 │ │ │ │ + mvneq r3, r0, lsl #3 │ │ │ │ + mvneq r3, r0, ror r1 │ │ │ │ bicseq r4, r1, r8, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76e18 <__cxa_atexit@plt+0x6a9e4> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109179,17 +109179,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r0, lsl fp │ │ │ │ bicseq r3, r1, r0, lsl #16 │ │ │ │ ldrsheq r4, [r1, #160] @ 0xa0 │ │ │ │ - mvneq r2, r8, lsl #31 │ │ │ │ - ldrdeq r3, [r7, #12]! │ │ │ │ - ldrdeq r3, [r7, #0]! │ │ │ │ + mvneq r2, r0, lsl #31 │ │ │ │ + ldrdeq r3, [r7, #4]! │ │ │ │ + mvneq r3, r8, asr #1 │ │ │ │ ldrsbeq r4, [r1, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76ec0 <__cxa_atexit@plt+0x6aa8c> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109221,17 +109221,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r0, lsr #21 │ │ │ │ bicseq r3, r1, r8, asr r7 │ │ │ │ bicseq r4, r1, r0, lsl #21 │ │ │ │ - mvneq r2, r0, ror #29 │ │ │ │ - mvneq r3, r4, lsr r0 │ │ │ │ - mvneq r3, r8, lsr #32 │ │ │ │ + ldrdeq r2, [r7, #232]! @ 0xe8 │ │ │ │ + mvneq r3, ip, lsr #32 │ │ │ │ + mvneq r3, r0, lsr #32 │ │ │ │ bicseq r4, r1, r8, ror #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #12 │ │ │ │ cmp fp, sl │ │ │ │ bhi 76f68 <__cxa_atexit@plt+0x6ab34> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109263,17 +109263,17 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r0, lsr sl │ │ │ │ ldrheq r3, [r1, #96] @ 0x60 │ │ │ │ bicseq r4, r1, r0, lsl sl │ │ │ │ - mvneq r2, r8, lsr lr │ │ │ │ - mvneq r2, ip, lsl #31 │ │ │ │ - mvneq r2, r0, lsl #31 │ │ │ │ + mvneq r2, r0, lsr lr │ │ │ │ + mvneq r2, r4, lsl #31 │ │ │ │ + mvneq r2, r8, ror pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 76fd4 <__cxa_atexit@plt+0x6aba0> │ │ │ │ ldr r2, [pc, #56] @ 76fe0 <__cxa_atexit@plt+0x6abac> │ │ │ │ @@ -109289,15 +109289,15 @@ │ │ │ │ b 76ff0 <__cxa_atexit@plt+0x6abbc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r2, r0, asr #27 │ │ │ │ + strheq r2, [r7, #216]! @ 0xd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 770cc <__cxa_atexit@plt+0x6ac98> │ │ │ │ @@ -109350,16 +109350,16 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, ip, lsr #28 │ │ │ │ - strheq r2, [r7, #208]! @ 0xd0 │ │ │ │ + mvneq r2, r4, lsr #28 │ │ │ │ + mvneq r2, r8, lsr #27 │ │ │ │ bicseq r4, r1, r4, ror #18 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 77118 <__cxa_atexit@plt+0x6ace4> │ │ │ │ @@ -109392,15 +109392,15 @@ │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - mvneq r2, r8, asr #24 │ │ │ │ + mvneq r2, r0, asr #24 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r6 │ │ │ │ sub r6, r5, #12 │ │ │ │ cmp fp, r6 │ │ │ │ @@ -109429,15 +109429,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r0, ror #16 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq r2, r0, asr #25 │ │ │ │ + strheq r2, [r7, #200]! @ 0xc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #48] @ 77258 <__cxa_atexit@plt+0x6ae24> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ @@ -109500,15 +109500,15 @@ │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, r4, asr #14 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq r2, r4, lsr #23 │ │ │ │ + @ instruction: 0x01e72b9c │ │ │ │ bicseq r4, r1, ip, ror r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 7738c <__cxa_atexit@plt+0x6af58> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109526,15 +109526,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, ip, lsr r7 │ │ │ │ - strdeq r2, [r7, #148]! @ 0x94 │ │ │ │ + mvneq r2, ip, ror #19 │ │ │ │ bicseq r4, r1, ip, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 773f4 <__cxa_atexit@plt+0x6afc0> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109552,15 +109552,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, ip, lsr #14 │ │ │ │ - mvneq r2, ip, lsl #19 │ │ │ │ + mvneq r2, r4, lsl #19 │ │ │ │ bicseq r4, r1, ip, asr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 7745c <__cxa_atexit@plt+0x6b028> │ │ │ │ mov r0, r4 │ │ │ │ @@ -109578,15 +109578,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r4, r1, ip, lsl r7 │ │ │ │ - mvneq r2, r4, lsr #18 │ │ │ │ + mvneq r2, ip, lsl r9 │ │ │ │ bicseq r4, r1, r4, lsl #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 774f0 <__cxa_atexit@plt+0x6b0bc> │ │ │ │ ldr r2, [pc, #108] @ 774f8 <__cxa_atexit@plt+0x6b0c4> │ │ │ │ @@ -109615,15 +109615,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 77504 <__cxa_atexit@plt+0x6b0d0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - ldrdeq r2, [r7, #140]! @ 0x8c │ │ │ │ + ldrdeq r2, [r7, #132]! @ 0x84 │ │ │ │ @ instruction: 0x01d14698 │ │ │ │ bicseq r4, r1, ip, lsl #13 │ │ │ │ bicseq r4, r1, r8, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -109673,15 +109673,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 775ec <__cxa_atexit@plt+0x6b1b8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - strdeq r2, [r7, #116]! @ 0x74 │ │ │ │ + mvneq r2, ip, ror #15 │ │ │ │ bicseq r4, r1, r8, asr r5 │ │ │ │ bicseq r4, r1, ip, asr #10 │ │ │ │ bicseq r4, r1, r8, lsr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -109731,15 +109731,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 776d4 <__cxa_atexit@plt+0x6b2a0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r2, ip, lsl #14 │ │ │ │ + mvneq r2, r4, lsl #14 │ │ │ │ bicseq r4, r1, r8, lsl r4 │ │ │ │ bicseq r4, r1, ip, lsl #8 │ │ │ │ bicseq r4, r1, r8, ror #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -109789,15 +109789,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 777bc <__cxa_atexit@plt+0x6b388> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r2, r4, lsr #12 │ │ │ │ + mvneq r2, ip, lsl r6 │ │ │ │ bicseq r4, r1, r0, ror #7 │ │ │ │ ldrsbeq r4, [r1, #52] @ 0x34 │ │ │ │ ldrheq r4, [r1, #48] @ 0x30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -109847,15 +109847,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 778a4 <__cxa_atexit@plt+0x6b470> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r2, ip, lsr r5 │ │ │ │ + mvneq r2, r4, lsr r5 │ │ │ │ bicseq r4, r1, r0, lsr #5 │ │ │ │ @ instruction: 0x01d14294 │ │ │ │ bicseq r4, r1, r0, ror r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -109905,15 +109905,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 7798c <__cxa_atexit@plt+0x6b558> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r2, r4, asr r4 │ │ │ │ + mvneq r2, ip, asr #8 │ │ │ │ bicseq r4, r1, r0, ror #2 │ │ │ │ bicseq r4, r1, r4, asr r1 │ │ │ │ bicseq r4, r1, r0, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -110000,15 +110000,15 @@ │ │ │ │ str sl, [r6, #32] │ │ │ │ ldr r6, [pc, #336] @ 77c40 <__cxa_atexit@plt+0x6b80c> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5, #-4] │ │ │ │ sub r8, r3, #59 @ 0x3b │ │ │ │ mov r5, ip │ │ │ │ mov r6, r3 │ │ │ │ - b 27735c <__cxa_atexit@plt+0x26af28> │ │ │ │ + b 85b91c <__cxa_atexit@plt+0x84f4e8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #72 @ 0x48 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 77bdc <__cxa_atexit@plt+0x6b7a8> │ │ │ │ ldr lr, [pc, #236] @ 77c08 <__cxa_atexit@plt+0x6b7d4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [pc, #232] @ 77c0c <__cxa_atexit@plt+0x6b7d8> │ │ │ │ @@ -110042,15 +110042,15 @@ │ │ │ │ str r9, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ str r1, [r6, #32] │ │ │ │ str lr, [r5, #-4]! │ │ │ │ sub r8, r3, #59 @ 0x3b │ │ │ │ mov r6, r3 │ │ │ │ - b 27735c <__cxa_atexit@plt+0x26af28> │ │ │ │ + b 85b91c <__cxa_atexit@plt+0x84f4e8> │ │ │ │ ldr r7, [pc, #80] @ 77c04 <__cxa_atexit@plt+0x6b7d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #60] @ 77c00 <__cxa_atexit@plt+0x6b7cc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #100 @ 0x64 │ │ │ │ @@ -110067,26 +110067,26 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ bicseq r4, r1, r0, lsr #32 │ │ │ │ muleq r0, r0, r4 │ │ │ │ - mvneq r2, ip, asr #7 │ │ │ │ - mvneq r2, ip, ror #5 │ │ │ │ - mvneq r2, r0, lsl #7 │ │ │ │ - mvneq r2, r8, lsr #7 │ │ │ │ - mvneq r2, r0, lsl #7 │ │ │ │ - mvneq r2, ip, ror #7 │ │ │ │ - mvneq r2, r8, ror r4 │ │ │ │ - mvneq r2, r8, lsl #9 │ │ │ │ - mvneq r2, ip, ror r4 │ │ │ │ - mvneq r2, r4, asr r4 │ │ │ │ - mvneq r2, r8, ror #5 │ │ │ │ - mvneq r2, r8, lsr #5 │ │ │ │ + mvneq r2, r4, asr #7 │ │ │ │ + mvneq r2, r4, ror #5 │ │ │ │ + mvneq r2, r8, ror r3 │ │ │ │ + mvneq r2, r0, lsr #7 │ │ │ │ + mvneq r2, r8, ror r3 │ │ │ │ + mvneq r2, r4, ror #7 │ │ │ │ + mvneq r2, r0, ror r4 │ │ │ │ + mvneq r2, r0, lsl #9 │ │ │ │ + mvneq r2, r4, ror r4 │ │ │ │ + mvneq r2, ip, asr #8 │ │ │ │ + mvneq r2, r0, ror #5 │ │ │ │ + mvneq r2, r0, lsr #5 │ │ │ │ bicseq r4, r1, ip, lsr #1 │ │ │ │ andeq r0, r0, r8, lsr #5 │ │ │ │ bicseq r3, r1, r4, ror #30 │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ mov sl, r5 │ │ │ │ @@ -110147,30 +110147,30 @@ │ │ │ │ str r1, [r2, #52] @ 0x34 │ │ │ │ str r9, [r2, #32] │ │ │ │ str r3, [r2, #8] │ │ │ │ str r8, [r2, #48] @ 0x30 │ │ │ │ str lr, [r5, #12] │ │ │ │ sub r8, r6, #59 @ 0x3b │ │ │ │ mov r5, sl │ │ │ │ - b 27735c <__cxa_atexit@plt+0x26af28> │ │ │ │ + b 85b91c <__cxa_atexit@plt+0x84f4e8> │ │ │ │ ldr r3, [pc, #52] @ 77d8c <__cxa_atexit@plt+0x6b958> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #100 @ 0x64 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ bicseq r3, r1, ip, lsl #30 │ │ │ │ - mvneq r2, r8, lsl r1 │ │ │ │ - mvneq r2, ip, asr r2 │ │ │ │ - mvneq r2, ip, asr #4 │ │ │ │ - @ instruction: 0x01e7209c │ │ │ │ - mvneq r2, ip, lsr r1 │ │ │ │ - mvneq r2, r8, lsl #4 │ │ │ │ - strheq r2, [r7, #20]! │ │ │ │ + mvneq r2, r0, lsl r1 │ │ │ │ + mvneq r2, r4, asr r2 │ │ │ │ + mvneq r2, r4, asr #4 │ │ │ │ + @ instruction: 0x01e72094 │ │ │ │ + mvneq r2, r4, lsr r1 │ │ │ │ + mvneq r2, r0, lsl #4 │ │ │ │ + mvneq r2, ip, lsr #3 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ bicseq r3, r1, r4, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r6, [pc, #124] @ 77e24 <__cxa_atexit@plt+0x6b9f0> │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -110282,28 +110282,28 @@ │ │ │ │ str r1, [r3, #16] │ │ │ │ str sl, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ str lr, [r5, #12]! │ │ │ │ sub r8, r6, #59 @ 0x3b │ │ │ │ - b 27735c <__cxa_atexit@plt+0x26af28> │ │ │ │ + b 85b91c <__cxa_atexit@plt+0x84f4e8> │ │ │ │ ldr r3, [pc, #44] @ 77fa0 <__cxa_atexit@plt+0x6bb6c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, #72 @ 0x48 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - mvneq r2, r8 │ │ │ │ - mvneq r2, r4 │ │ │ │ - mvneq r1, ip, lsl pc │ │ │ │ - strheq r1, [r7, #240]! @ 0xf0 │ │ │ │ - ldrdeq r1, [r7, #248]! @ 0xf8 │ │ │ │ + mvneq r2, r0 │ │ │ │ + strdeq r1, [r7, #252]! @ 0xfc │ │ │ │ + mvneq r1, r4, lsl pc │ │ │ │ + mvneq r1, r8, lsr #31 │ │ │ │ + ldrdeq r1, [r7, #240]! @ 0xf0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ ldrsheq r3, [r1, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r6, [pc, #124] @ 78038 <__cxa_atexit@plt+0x6bc04> │ │ │ │ add r6, pc, r6 │ │ │ │ @@ -110430,15 +110430,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r3, [pc, #20] @ 781bc <__cxa_atexit@plt+0x6bd88> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef6b0 <__cxa_atexit@plt+0x1be327c> │ │ │ │ - mvneq r1, r0, ror sp │ │ │ │ + mvneq r1, r8, ror #26 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ bicseq r3, r1, r8, lsl sl │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -110484,15 +110484,15 @@ │ │ │ │ b 7829c <__cxa_atexit@plt+0x6be68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r1, r4, lsl fp │ │ │ │ + mvneq r1, ip, lsl #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 78378 <__cxa_atexit@plt+0x6bf44> │ │ │ │ @@ -110545,16 +110545,16 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, r0, lsl #23 │ │ │ │ - mvneq r1, r4, lsl #22 │ │ │ │ + mvneq r1, r8, ror fp │ │ │ │ + strdeq r1, [r7, #172]! @ 0xac │ │ │ │ ldrheq r3, [r1, #104] @ 0x68 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 783c4 <__cxa_atexit@plt+0x6bf90> │ │ │ │ @@ -110587,15 +110587,15 @@ │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - @ instruction: 0x01e7199c │ │ │ │ + @ instruction: 0x01e71994 │ │ │ │ bicseq r3, r1, r0, lsr #12 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #12 │ │ │ │ cmp fp, r6 │ │ │ │ @@ -110622,15 +110622,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r1, ip, lsl #20 │ │ │ │ + mvneq r1, r4, lsl #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #48] @ 784fc <__cxa_atexit@plt+0x6c0c8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ @@ -110666,15 +110666,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 78568 <__cxa_atexit@plt+0x6c134> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsr #16 │ │ │ │ + mvneq r1, r8, lsl r8 │ │ │ │ bicseq r3, r1, r4, lsr #13 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -110693,15 +110693,15 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq r1, r0, asr r9 │ │ │ │ + mvneq r1, r8, asr #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 78624 <__cxa_atexit@plt+0x6c1f0> │ │ │ │ ldr r2, [pc, #56] @ 78630 <__cxa_atexit@plt+0x6c1fc> │ │ │ │ @@ -110717,15 +110717,15 @@ │ │ │ │ b 78640 <__cxa_atexit@plt+0x6c20c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r1, r0, ror r7 │ │ │ │ + mvneq r1, r8, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 7871c <__cxa_atexit@plt+0x6c2e8> │ │ │ │ @@ -110778,16 +110778,16 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r1, [r7, #124]! @ 0x7c │ │ │ │ - mvneq r1, r0, ror #14 │ │ │ │ + ldrdeq r1, [r7, #116]! @ 0x74 │ │ │ │ + mvneq r1, r8, asr r7 │ │ │ │ bicseq r3, r1, r4, lsl r3 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 78768 <__cxa_atexit@plt+0x6c334> │ │ │ │ @@ -110820,15 +110820,15 @@ │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - strdeq r1, [r7, #88]! @ 0x58 │ │ │ │ + strdeq r1, [r7, #80]! @ 0x50 │ │ │ │ bicseq r3, r1, ip, ror r2 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #12 │ │ │ │ cmp fp, r6 │ │ │ │ @@ -110855,15 +110855,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r1, r8, ror #12 │ │ │ │ + mvneq r1, r0, ror #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #48] @ 788a0 <__cxa_atexit@plt+0x6c46c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ @@ -110899,15 +110899,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 7890c <__cxa_atexit@plt+0x6c4d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, ror r4 │ │ │ │ + mvneq r1, r4, ror r4 │ │ │ │ bicseq r3, r1, r0, lsl #6 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -110926,15 +110926,15 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq r1, ip, lsr #11 │ │ │ │ + mvneq r1, r4, lsr #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 789f4 <__cxa_atexit@plt+0x6c5c0> │ │ │ │ ldr r2, [pc, #100] @ 789fc <__cxa_atexit@plt+0x6c5c8> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -110960,16 +110960,16 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - ldrdeq r1, [r7, #48]! @ 0x30 │ │ │ │ - mvneq r1, r0, lsr #10 │ │ │ │ + mvneq r1, r8, asr #7 │ │ │ │ + mvneq r1, r8, lsl r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 78a30 <__cxa_atexit@plt+0x6c5fc> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -110977,26 +110977,26 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #12] @ 78a44 <__cxa_atexit@plt+0x6c610> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq r1, [r7, #64]! @ 0x40 │ │ │ │ + mvneq r1, r8, asr #9 │ │ │ │ bicseq r3, r1, r0, lsr #3 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ ldr r3, [pc, #16] @ 78a70 <__cxa_atexit@plt+0x6c63c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ add sl, r3, #1 │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - strheq r1, [r7, #56]! @ 0x38 │ │ │ │ + strheq r1, [r7, #48]! @ 0x30 │ │ │ │ bicseq r3, r1, r0, lsl #3 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -111015,15 +111015,15 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ - mvneq r1, r8, asr #8 │ │ │ │ + mvneq r1, r0, asr #8 │ │ │ │ andeq r0, r5, r8, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 78b08 <__cxa_atexit@plt+0x6c6d4> │ │ │ │ ldr r3, [pc, #24] @ 78b18 <__cxa_atexit@plt+0x6c6e4> │ │ │ │ @@ -111195,28 +111195,28 @@ │ │ │ │ tst r7, #3 │ │ │ │ beq 78db0 <__cxa_atexit@plt+0x6c97c> │ │ │ │ ldr r3, [pc, #28] @ 78dbc <__cxa_atexit@plt+0x6c988> │ │ │ │ add r3, pc, r3 │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ str r3, [r5] │ │ │ │ - b 272800 <__cxa_atexit@plt+0x2663cc> │ │ │ │ + b 856dc0 <__cxa_atexit@plt+0x84a98c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ bicseq r2, r1, r8, asr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 78de4 <__cxa_atexit@plt+0x6c9b0> │ │ │ │ add r3, pc, r3 │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ str r3, [r5] │ │ │ │ - b 272800 <__cxa_atexit@plt+0x2663cc> │ │ │ │ + b 856dc0 <__cxa_atexit@plt+0x84a98c> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 78e0c <__cxa_atexit@plt+0x6c9d8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ @@ -111344,15 +111344,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r3, [pc, #20] @ 79004 <__cxa_atexit@plt+0x6cbd0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq r0, r4, lsr pc │ │ │ │ + mvneq r0, ip, lsr #30 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ bicseq r2, r1, r8, asr #24 │ │ │ │ andeq r0, r5, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ b 78e9c <__cxa_atexit@plt+0x6ca68> │ │ │ │ bicseq r2, r1, r4, asr #24 │ │ │ │ @@ -111427,31 +111427,31 @@ │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r0, [r7, #192]! @ 0xc0 │ │ │ │ - mvneq r0, ip, lsr #25 │ │ │ │ + mvneq r0, r8, ror #25 │ │ │ │ + mvneq r0, r4, lsr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [pc, #36] @ 79188 <__cxa_atexit@plt+0x6cd54> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [pc, #32] @ 7918c <__cxa_atexit@plt+0x6cd58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - strheq r0, [r7, #196]! @ 0xc4 │ │ │ │ - mvneq r0, r0, ror ip │ │ │ │ + mvneq r0, ip, lsr #25 │ │ │ │ + mvneq r0, r8, ror #24 │ │ │ │ bicseq r2, r1, r4, ror #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 7922c <__cxa_atexit@plt+0x6cdf8> │ │ │ │ @@ -111495,17 +111495,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ bicseq r2, r1, r8, asr sl │ │ │ │ - mvneq r0, r4, asr #22 │ │ │ │ - mvneq r0, r8, lsl #23 │ │ │ │ - mvneq r0, r8, ror fp │ │ │ │ + mvneq r0, ip, lsr fp │ │ │ │ + mvneq r0, r0, lsl #23 │ │ │ │ + mvneq r0, r0, ror fp │ │ │ │ bicseq r2, r1, r0, lsl sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 792c8 <__cxa_atexit@plt+0x6ce94> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -111530,17 +111530,17 @@ │ │ │ │ ldr r7, [pc, #20] @ 792e8 <__cxa_atexit@plt+0x6ceb4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e70a98 │ │ │ │ - ldrdeq r0, [r7, #160]! @ 0xa0 │ │ │ │ - mvneq r0, r0, asr #21 │ │ │ │ + @ instruction: 0x01e70a90 │ │ │ │ + mvneq r0, r8, asr #21 │ │ │ │ + strheq r0, [r7, #168]! @ 0xa8 │ │ │ │ @ instruction: 0x01d12994 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 793ac <__cxa_atexit@plt+0x6cf78> │ │ │ │ @@ -111583,15 +111583,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq r0, r0, lsl sl │ │ │ │ + mvneq r0, r8, lsl #20 │ │ │ │ bicseq r2, r1, ip, asr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -111617,30 +111617,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq r0, ip, ror #18 │ │ │ │ + mvneq r0, r4, ror #18 │ │ │ │ bicseq r2, r1, r4, asr #16 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 79480 <__cxa_atexit@plt+0x6d04c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq r0, ip, lsl r9 │ │ │ │ + mvneq r0, r4, lsl r9 │ │ │ │ bicseq r2, r1, r4, lsl r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -111673,17 +111673,17 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ ldrsbeq r2, [r1, #120] @ 0x78 │ │ │ │ - ldrdeq r0, [r7, #132]! @ 0x84 │ │ │ │ - ldrdeq r0, [r7, #128]! @ 0x80 │ │ │ │ - mvneq r0, r8, ror #16 │ │ │ │ + mvneq r0, ip, asr #17 │ │ │ │ + mvneq r0, r8, asr #17 │ │ │ │ + mvneq r0, r0, ror #16 │ │ │ │ bicseq r2, r1, r8, ror r7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7959c <__cxa_atexit@plt+0x6d168> │ │ │ │ @@ -111711,16 +111711,16 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq r0, r8, lsl #16 │ │ │ │ - ldrdeq r0, [r7, #120]! @ 0x78 │ │ │ │ + mvneq r0, r0, lsl #16 │ │ │ │ + ldrdeq r0, [r7, #112]! @ 0x70 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -111741,16 +111741,16 @@ │ │ │ │ ldr r7, [pc, #28] @ 7963c <__cxa_atexit@plt+0x6d208> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - mvneq r0, r4, lsl r8 │ │ │ │ - ldrdeq r0, [r7, #112]! @ 0x70 │ │ │ │ + mvneq r0, ip, lsl #16 │ │ │ │ + mvneq r0, r8, asr #15 │ │ │ │ bicseq r2, r1, r0, lsr #13 │ │ │ │ bicseq r2, r1, r8, asr #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -111794,15 +111794,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq r0, r4, asr #13 │ │ │ │ + strheq r0, [r7, #108]! @ 0x6c │ │ │ │ bicseq r2, r1, r0, lsl #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -111828,30 +111828,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq r0, r0, lsr #12 │ │ │ │ + mvneq r0, r8, lsl r6 │ │ │ │ ldrsheq r2, [r1, #72] @ 0x48 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 797cc <__cxa_atexit@plt+0x6d398> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - ldrdeq r0, [r7, #80]! @ 0x50 │ │ │ │ + mvneq r0, r8, asr #11 │ │ │ │ ldrheq r2, [r1, #72] @ 0x48 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 79888 <__cxa_atexit@plt+0x6d454> │ │ │ │ @@ -111894,15 +111894,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq r0, r4, lsr r5 │ │ │ │ + mvneq r0, ip, lsr #10 │ │ │ │ ldrsheq r2, [r1, #48] @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -111928,30 +111928,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - @ instruction: 0x01e70490 │ │ │ │ + mvneq r0, r8, lsl #9 │ │ │ │ bicseq r2, r1, r8, ror #6 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 7995c <__cxa_atexit@plt+0x6d528> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq r0, r0, asr #8 │ │ │ │ + mvneq r0, r8, lsr r4 │ │ │ │ bicseq r2, r1, r8, lsr r3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #64 @ 0x40 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -111999,20 +111999,20 @@ │ │ │ │ sub r8, r6, #6 │ │ │ │ ldmib sp, {r5, fp} │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strdeq r0, [r7, #48]! @ 0x30 │ │ │ │ + mvneq r0, r8, ror #7 │ │ │ │ ldrsbeq r2, [r1, #32] │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ - mvneq r0, ip, asr #7 │ │ │ │ + mvneq r0, r4, asr #7 │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ - mvneq r0, ip, asr #6 │ │ │ │ + mvneq r0, r4, asr #6 │ │ │ │ bicseq r2, r1, r0, asr r2 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ @@ -112032,15 +112032,15 @@ │ │ │ │ ldr r7, [pc, #24] @ 79ac4 <__cxa_atexit@plt+0x6d690> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - ldrdeq r0, [r7, #32]! │ │ │ │ + mvneq r0, r8, asr #5 │ │ │ │ bicseq r2, r1, r8, lsr #4 │ │ │ │ bicseq r2, r1, ip, lsl r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -112081,15 +112081,15 @@ │ │ │ │ ldr r7, [pc, #24] @ 79b88 <__cxa_atexit@plt+0x6d754> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ bicseq r0, r1, r0, lsr fp │ │ │ │ - mvneq r0, r0, asr r2 │ │ │ │ + mvneq r0, r8, asr #4 │ │ │ │ @ instruction: 0x01d12190 │ │ │ │ bicseq r2, r1, ip, asr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ @@ -112112,30 +112112,30 @@ │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0x01d10a94 │ │ │ │ - strheq r0, [r7, #16]! │ │ │ │ + mvneq r0, r8, lsr #3 │ │ │ │ bicseq r2, r1, r4, ror #1 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r9, [pc, #28] @ 79c38 <__cxa_atexit@plt+0x6d804> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r3, [r5, #12] │ │ │ │ ldr r3, [pc, #16] @ 79c3c <__cxa_atexit@plt+0x6d808> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ bicseq r0, r1, ip, asr #20 │ │ │ │ - mvneq r0, r8, ror #2 │ │ │ │ + mvneq r0, r0, ror #2 │ │ │ │ ldrsbeq r2, [r1] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 79ca4 <__cxa_atexit@plt+0x6d870> │ │ │ │ mov r0, r4 │ │ │ │ @@ -112156,16 +112156,16 @@ │ │ │ │ mov r5, sl │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r2, r1, r4, lsr #1 │ │ │ │ - mvneq r0, r8, ror #1 │ │ │ │ - ldrdeq r0, [r7, #12]! │ │ │ │ + mvneq r0, r0, ror #1 │ │ │ │ + ldrdeq r0, [r7, #4]! │ │ │ │ bicseq r2, r1, r8, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 79d24 <__cxa_atexit@plt+0x6d8f0> │ │ │ │ mov r0, r4 │ │ │ │ @@ -112189,16 +112189,16 @@ │ │ │ │ b 1533c08 <__cxa_atexit@plt+0x15277d4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrsheq r1, [r1, #240] @ 0xf0 │ │ │ │ bicseq r2, r1, r4, lsr r0 │ │ │ │ - mvneq r0, r8, rrx │ │ │ │ - mvneq r0, ip, asr r0 │ │ │ │ + mvneq r0, r0, rrx │ │ │ │ + mvneq r0, r4, asr r0 │ │ │ │ bicseq r2, r1, r4, lsl r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 79dd0 <__cxa_atexit@plt+0x6d99c> │ │ │ │ @@ -112323,16 +112323,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - stlexheq pc, ip, [r6] │ │ │ │ - mvneq pc, r4, asr #29 │ │ │ │ + stlexheq pc, r4, [r6] │ │ │ │ + strheq pc, [r6, #236]! @ 0xec @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 79f90 <__cxa_atexit@plt+0x6db5c> │ │ │ │ @@ -112343,15 +112343,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r0, asr lr @ │ │ │ │ + mvneq pc, r8, asr #28 │ │ │ │ bicseq r1, r1, r4, lsr lr │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -112382,15 +112382,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 7a03c <__cxa_atexit@plt+0x6dc08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - mvneq pc, r0, asr #27 │ │ │ │ + strheq pc, [r6, #216]! @ 0xd8 @ │ │ │ │ ldrheq r1, [r1, #208] @ 0xd0 │ │ │ │ @ instruction: 0x01d11d94 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -112429,25 +112429,25 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, lsr #25 │ │ │ │ - strheq pc, [r6, #196]! @ 0xc4 @ │ │ │ │ + stlheq ip, [r6] │ │ │ │ + mvneq pc, ip, lsr #25 │ │ │ │ ldrheq r1, [r1, #204] @ 0xcc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 7a11c <__cxa_atexit@plt+0x6dce8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq pc, r0, lsl #25 │ │ │ │ + mvneq pc, r8, ror ip @ │ │ │ │ ldrheq r1, [r1, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 7a1ac <__cxa_atexit@plt+0x6dd78> │ │ │ │ @@ -112567,18 +112567,18 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - strdeq pc, [r6, #168]! @ 0xa8 │ │ │ │ strdeq pc, [r6, #160]! @ 0xa0 │ │ │ │ + mvneq pc, r8, ror #21 │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ - mvneq pc, r4, asr fp @ │ │ │ │ + mvneq pc, ip, asr #22 │ │ │ │ bicseq r1, r1, ip, lsl #21 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ and r6, r7, #3 │ │ │ │ @@ -112601,15 +112601,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ mov r9, sl │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd9c │ │ │ │ - mvneq pc, r0, lsr #20 │ │ │ │ + mvneq pc, r8, lsl sl @ │ │ │ │ bicseq r1, r1, ip, lsl sl │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7a418 <__cxa_atexit@plt+0x6dfe4> │ │ │ │ @@ -112641,16 +112641,16 @@ │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffffcd4 │ │ │ │ - mvneq pc, r4, lsr #19 │ │ │ │ @ instruction: 0x01e6f99c │ │ │ │ + @ instruction: 0x01e6f994 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ @@ -112699,18 +112699,18 @@ │ │ │ │ sub r8, r6, #6 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - mvneq pc, r0, lsr #17 │ │ │ │ - mvneq pc, r0, asr #17 │ │ │ │ + @ instruction: 0x01e6f898 │ │ │ │ strheq pc, [r6, #136]! @ 0x88 @ │ │ │ │ strheq pc, [r6, #128]! @ 0x80 @ │ │ │ │ + mvneq pc, r8, lsr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7a5b8 <__cxa_atexit@plt+0x6e184> │ │ │ │ ldr r2, [pc, #124] @ 7a5d4 <__cxa_atexit@plt+0x6e1a0> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -112742,16 +112742,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq pc, r0, lsl r8 @ │ │ │ │ - mvneq pc, r8, lsr r8 @ │ │ │ │ + mvneq pc, r8, lsl #16 │ │ │ │ + mvneq pc, r0, lsr r8 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 7a61c <__cxa_atexit@plt+0x6e1e8> │ │ │ │ @@ -112762,15 +112762,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r4, asr #15 │ │ │ │ + strheq pc, [r6, #124]! @ 0x7c @ │ │ │ │ bicseq r1, r1, r8, lsr #15 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -112801,15 +112801,15 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 7a6c8 <__cxa_atexit@plt+0x6e294> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - mvneq pc, r4, lsr r7 @ │ │ │ │ + mvneq pc, ip, lsr #14 │ │ │ │ bicseq r1, r1, r4, lsr #14 │ │ │ │ bicseq r1, r1, r8, lsl #14 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -112848,25 +112848,25 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsl r6 @ │ │ │ │ - mvneq pc, r8, lsr #12 │ │ │ │ + mvneq pc, r0, lsl r6 @ │ │ │ │ + mvneq pc, r0, lsr #12 │ │ │ │ bicseq r1, r1, r0, lsr r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 7a7a8 <__cxa_atexit@plt+0x6e374> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - strdeq pc, [r6, #84]! @ 0x54 │ │ │ │ + mvneq pc, ip, ror #11 │ │ │ │ bicseq r1, r1, r8, lsr #12 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 7a838 <__cxa_atexit@plt+0x6e404> │ │ │ │ @@ -112986,18 +112986,18 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - mvneq pc, ip, ror #8 │ │ │ │ mvneq pc, r4, ror #8 │ │ │ │ + mvneq pc, ip, asr r4 @ │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ - mvneq pc, r8, asr #9 │ │ │ │ + mvneq pc, r0, asr #9 │ │ │ │ bicseq r1, r1, r0, lsl #8 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ and r6, r7, #3 │ │ │ │ @@ -113020,15 +113020,15 @@ │ │ │ │ mov r6, r9 │ │ │ │ mov r9, sl │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd9c │ │ │ │ - @ instruction: 0x01e6f394 │ │ │ │ + mvneq pc, ip, lsl #7 │ │ │ │ @ instruction: 0x01d11390 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7aaa4 <__cxa_atexit@plt+0x6e670> │ │ │ │ @@ -113060,16 +113060,16 @@ │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffffcd4 │ │ │ │ - mvneq pc, r8, lsl r3 @ │ │ │ │ mvneq pc, r0, lsl r3 @ │ │ │ │ + mvneq pc, r8, lsl #6 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ @@ -113118,18 +113118,18 @@ │ │ │ │ sub r8, r6, #6 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - mvneq pc, r4, lsl r2 @ │ │ │ │ - mvneq pc, r4, lsr r2 @ │ │ │ │ + mvneq pc, ip, lsl #4 │ │ │ │ mvneq pc, ip, lsr #4 │ │ │ │ mvneq pc, r4, lsr #4 │ │ │ │ + mvneq pc, ip, lsl r2 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7ac44 <__cxa_atexit@plt+0x6e810> │ │ │ │ ldr r2, [pc, #124] @ 7ac60 <__cxa_atexit@plt+0x6e82c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -113161,16 +113161,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq pc, r4, lsl #3 │ │ │ │ - mvneq pc, ip, lsr #3 │ │ │ │ + mvneq pc, ip, ror r1 @ │ │ │ │ + mvneq pc, r4, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 7aca8 <__cxa_atexit@plt+0x6e874> │ │ │ │ @@ -113181,15 +113181,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r8, lsr r1 @ │ │ │ │ + mvneq pc, r0, lsr r1 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7ad34 <__cxa_atexit@plt+0x6e900> │ │ │ │ ldr r2, [pc, #124] @ 7ad50 <__cxa_atexit@plt+0x6e91c> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -113221,16 +113221,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0x01e6f094 │ │ │ │ - strheq pc, [r6, #12]! @ │ │ │ │ + mvneq pc, ip, lsl #1 │ │ │ │ + strheq pc, [r6, #4]! @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 7ad98 <__cxa_atexit@plt+0x6e964> │ │ │ │ @@ -113241,15 +113241,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r8, asr #32 │ │ │ │ + mvneq pc, r0, asr #32 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #28 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 7add0 <__cxa_atexit@plt+0x6e99c> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ @@ -113317,15 +113317,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ andeq r0, r0, ip, lsl #4 │ │ │ │ andeq r0, r0, r4, lsr #4 │ │ │ │ - mvneq lr, r8, asr #29 │ │ │ │ + mvneq lr, r0, asr #29 │ │ │ │ ldrsheq r0, [r1, #236] @ 0xec │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7af74 <__cxa_atexit@plt+0x6eb40> │ │ │ │ ldr r2, [pc, #180] @ 7afac <__cxa_atexit@plt+0x6eb78> │ │ │ │ @@ -113374,15 +113374,15 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ - mvneq lr, ip, ror #27 │ │ │ │ + mvneq lr, r4, ror #27 │ │ │ │ bicseq r0, r1, r8, lsl lr │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [pc, #100] @ 7b038 <__cxa_atexit@plt+0x6ec04> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #15] │ │ │ │ @@ -113533,24 +113533,24 @@ │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr fp, [sp] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff674 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ @ instruction: 0xfffff9b0 │ │ │ │ - mvneq lr, r0, ror #23 │ │ │ │ + ldrdeq lr, [r6, #184]! @ 0xb8 │ │ │ │ bicseq r0, r1, r4, ror #23 │ │ │ │ @ instruction: 0xffffef74 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffff2b4 │ │ │ │ - mvneq lr, r0, ror fp │ │ │ │ + mvneq lr, r8, ror #22 │ │ │ │ bicseq r0, r1, r8, lsl #23 │ │ │ │ @ instruction: 0xfffffae8 │ │ │ │ @ instruction: 0xfffffbd0 │ │ │ │ - mvneq lr, r0, lsr #25 │ │ │ │ + @ instruction: 0x01e6ec98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r1 │ │ │ │ @@ -113579,16 +113579,16 @@ │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r9 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, lsr #21 │ │ │ │ - @ instruction: 0x01e6ea9c │ │ │ │ + mvneq lr, r0, lsr #21 │ │ │ │ + @ instruction: 0x01e6ea94 │ │ │ │ bicseq r0, r1, r4, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 7b360 <__cxa_atexit@plt+0x6ef2c> │ │ │ │ mov r0, r4 │ │ │ │ @@ -113612,16 +113612,16 @@ │ │ │ │ b 1533c08 <__cxa_atexit@plt+0x15277d4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r0, r1, r4, ror #21 │ │ │ │ ldrsheq r0, [r1, #160] @ 0xa0 │ │ │ │ - mvneq lr, ip, lsr #20 │ │ │ │ - mvneq lr, r0, lsr #20 │ │ │ │ + mvneq lr, r4, lsr #20 │ │ │ │ + mvneq lr, r8, lsl sl │ │ │ │ bicseq r0, r1, r8, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7b3d8 <__cxa_atexit@plt+0x6efa4> │ │ │ │ ldr r2, [pc, #72] @ 7b3e0 <__cxa_atexit@plt+0x6efac> │ │ │ │ @@ -113691,16 +113691,16 @@ │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq lr, ip, lsr #18 │ │ │ │ - mvneq lr, r0, lsr #18 │ │ │ │ + mvneq lr, r4, lsr #18 │ │ │ │ + mvneq lr, r8, lsl r9 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ bicseq r0, r1, ip, lsl #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ @@ -113713,25 +113713,25 @@ │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r5, [pc, #12] @ 7b500 <__cxa_atexit@plt+0x6f0cc> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - strheq lr, [r6, #128]! @ 0x80 │ │ │ │ + mvneq lr, r8, lsr #17 │ │ │ │ ldrheq r0, [r1, #128] @ 0x80 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7b52c <__cxa_atexit@plt+0x6f0f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq lr, r4, ror r8 │ │ │ │ + mvneq lr, ip, ror #16 │ │ │ │ bicseq r0, r1, ip, ror #18 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7b590 <__cxa_atexit@plt+0x6f15c> │ │ │ │ @@ -113752,15 +113752,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq lr, r0, lsl r8 │ │ │ │ + mvneq lr, r8, lsl #16 │ │ │ │ ldrsheq r0, [r1, #136] @ 0x88 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldmib r5, {r2, r3} │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ @@ -113801,16 +113801,16 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd5c │ │ │ │ @ instruction: 0x01b9caf3 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - strheq lr, [r6, #116]! @ 0x74 │ │ │ │ - mvneq lr, r4, lsr #15 │ │ │ │ + mvneq lr, ip, lsr #15 │ │ │ │ + @ instruction: 0x01e6e79c │ │ │ │ bicseq r0, r1, ip, lsl r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7b724 <__cxa_atexit@plt+0x6f2f0> │ │ │ │ @@ -113853,15 +113853,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - @ instruction: 0x01e6e698 │ │ │ │ + @ instruction: 0x01e6e690 │ │ │ │ bicseq r0, r1, r4, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -113887,30 +113887,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - strdeq lr, [r6, #84]! @ 0x54 │ │ │ │ + mvneq lr, ip, ror #11 │ │ │ │ bicseq r0, r1, ip, asr #9 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 7b7f8 <__cxa_atexit@plt+0x6f3c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq lr, r4, lsr #11 │ │ │ │ + @ instruction: 0x01e6e59c │ │ │ │ bicseq r0, r1, r4, ror r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7b854 <__cxa_atexit@plt+0x6f420> │ │ │ │ ldr r2, [pc, #64] @ 7b85c <__cxa_atexit@plt+0x6f428> │ │ │ │ @@ -113974,15 +113974,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ b 1bc48 <__cxa_atexit@plt+0xf814> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - strheq lr, [r6, #68]! @ 0x44 │ │ │ │ + mvneq lr, ip, lsr #9 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ bicseq r0, r1, r8, lsr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ and r3, r7, #3 │ │ │ │ @@ -114003,25 +114003,25 @@ │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7b98c <__cxa_atexit@plt+0x6f558> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq lr, r4, lsl r4 │ │ │ │ + mvneq lr, ip, lsl #8 │ │ │ │ bicseq r0, r1, r8, lsr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7b9b4 <__cxa_atexit@plt+0x6f580> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq lr, ip, ror #7 │ │ │ │ + mvneq lr, r4, ror #7 │ │ │ │ bicseq r0, r1, r8, asr #9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7ba18 <__cxa_atexit@plt+0x6f5e4> │ │ │ │ @@ -114042,15 +114042,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq lr, r8, lsl #7 │ │ │ │ + mvneq lr, r0, lsl #7 │ │ │ │ bicseq r0, r1, r4, asr r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldmib r5, {r2, r3} │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ @@ -114091,16 +114091,16 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd58 │ │ │ │ @ instruction: 0x01b9c66b │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ - mvneq lr, ip, lsr #6 │ │ │ │ - mvneq lr, ip, lsl r3 │ │ │ │ + mvneq lr, r4, lsr #6 │ │ │ │ + mvneq lr, r4, lsl r3 │ │ │ │ @ instruction: 0x01d10194 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7bbac <__cxa_atexit@plt+0x6f778> │ │ │ │ @@ -114143,15 +114143,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq lr, r0, lsl r2 │ │ │ │ + mvneq lr, r8, lsl #4 │ │ │ │ bicseq r0, r1, ip, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -114177,30 +114177,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq lr, ip, ror #2 │ │ │ │ + mvneq lr, r4, ror #2 │ │ │ │ bicseq r0, r1, r4, asr #32 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 7bc80 <__cxa_atexit@plt+0x6f84c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq lr, ip, lsl r1 │ │ │ │ + mvneq lr, r4, lsl r1 │ │ │ │ bicseq r0, r1, r8, asr #3 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7bcc8 <__cxa_atexit@plt+0x6f894> │ │ │ │ ldr lr, [pc, #44] @ 7bcd0 <__cxa_atexit@plt+0x6f89c> │ │ │ │ @@ -114234,17 +114234,17 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #16] @ 7bd30 <__cxa_atexit@plt+0x6f8fc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 1535f0 <__cxa_atexit@plt+0x1471bc> │ │ │ │ + b 8ece8 <__cxa_atexit@plt+0x828b4> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - strdeq lr, [r6, #16]! │ │ │ │ + mvneq lr, r8, ror #3 │ │ │ │ bicseq r0, r1, r0, lsr #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -114271,16 +114271,16 @@ │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r7, [pc, #20] @ 7bdc4 <__cxa_atexit@plt+0x6f990> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, asr r0 │ │ │ │ - mvneq lr, r0, lsr r0 │ │ │ │ + mvneq lr, r0, asr r0 │ │ │ │ + mvneq lr, r8, lsr #32 │ │ │ │ bicseq r0, r1, ip, lsr #32 │ │ │ │ bicseq r0, r1, r0, lsl #2 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -114520,19 +114520,19 @@ │ │ │ │ mov sl, ip │ │ │ │ ldr fp, [sp, #12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff528 │ │ │ │ @ instruction: 0xfffff660 │ │ │ │ bicseq pc, r0, ip, ror #24 │ │ │ │ @ instruction: 0xfffff998 │ │ │ │ - mvneq sp, r0, lsr #26 │ │ │ │ - mvneq sp, r4, asr #26 │ │ │ │ - mvneq sp, r0, lsr #26 │ │ │ │ + mvneq sp, r8, lsl sp │ │ │ │ + mvneq sp, ip, lsr sp │ │ │ │ + mvneq sp, r8, lsl sp │ │ │ │ @ instruction: 0xfffffa30 │ │ │ │ - mvneq sp, r4, asr #25 │ │ │ │ + strheq sp, [r6, #204]! @ 0xcc │ │ │ │ bicseq pc, r0, r4, ror fp @ │ │ │ │ @ instruction: 0x01d0fc90 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ @ instruction: 0xffffd860 │ │ │ │ bicseq pc, r0, r8, ror #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -114562,31 +114562,31 @@ │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 7c24c <__cxa_atexit@plt+0x6fe18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq sp, ip, lsl #24 │ │ │ │ + mvneq sp, r4, lsl #24 │ │ │ │ ldrheq pc, [r0, #196] @ 0xc4 @ │ │ │ │ - strheq sp, [r6, #176]! @ 0xb0 │ │ │ │ + mvneq sp, r8, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #32] @ 7c284 <__cxa_atexit@plt+0x6fe50> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r2, [pc, #28] @ 7c288 <__cxa_atexit@plt+0x6fe54> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #32 │ │ │ │ addeq r7, r3, #1 │ │ │ │ bx r0 │ │ │ │ - strheq sp, [r6, #180]! @ 0xb4 │ │ │ │ - mvneq sp, r0, ror fp │ │ │ │ + mvneq sp, ip, lsr #23 │ │ │ │ + mvneq sp, r8, ror #22 │ │ │ │ bicseq pc, r0, r0, asr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 7c2e4 <__cxa_atexit@plt+0x6feb0> │ │ │ │ mov r0, r4 │ │ │ │ @@ -114604,15 +114604,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq pc, r0, r0, lsl #25 │ │ │ │ - @ instruction: 0x01e6da9c │ │ │ │ + @ instruction: 0x01e6da94 │ │ │ │ bicseq pc, r0, r4, asr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ bhi 7c34c <__cxa_atexit@plt+0x6ff18> │ │ │ │ mov r0, r4 │ │ │ │ @@ -114630,15 +114630,15 @@ │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq pc, r0, r4, lsl #25 │ │ │ │ - mvneq sp, r4, lsr sl │ │ │ │ + mvneq sp, ip, lsr #20 │ │ │ │ bicseq pc, r0, ip, lsr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7c414 <__cxa_atexit@plt+0x6ffe0> │ │ │ │ @@ -114681,15 +114681,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq sp, r8, lsr #19 │ │ │ │ + mvneq sp, r0, lsr #19 │ │ │ │ bicseq pc, r0, r4, ror #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -114715,30 +114715,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq sp, r4, lsl #18 │ │ │ │ + strdeq sp, [r6, #140]! @ 0x8c │ │ │ │ ldrsbeq pc, [r0, #124] @ 0x7c @ │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 7c4e8 <__cxa_atexit@plt+0x700b4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - strheq sp, [r6, #132]! @ 0x84 │ │ │ │ + mvneq sp, ip, lsr #17 │ │ │ │ bicseq pc, r0, ip, lsr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ b 152c190 <__cxa_atexit@plt+0x151fd5c> │ │ │ │ @@ -114799,22 +114799,22 @@ │ │ │ │ ldr r5, [sp] │ │ │ │ ldr fp, [sp, #8] │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, asr r8 │ │ │ │ - mvneq sp, r4, lsl #16 │ │ │ │ + mvneq sp, r0, asr r8 │ │ │ │ + strdeq sp, [r6, #124]! @ 0x7c │ │ │ │ bicseq pc, r0, ip, lsl r7 @ │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ - mvneq sp, r8, lsl r8 │ │ │ │ - strdeq sp, [r6, #124]! @ 0x7c │ │ │ │ + mvneq sp, r0, lsl r8 │ │ │ │ + strdeq sp, [r6, #116]! @ 0x74 │ │ │ │ @ instruction: 0xfffffdb4 │ │ │ │ - mvneq sp, r8, asr #15 │ │ │ │ + mvneq sp, r0, asr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7c658 <__cxa_atexit@plt+0x70224> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ @@ -114824,16 +114824,16 @@ │ │ │ │ ldr r5, [pc, #24] @ 7c664 <__cxa_atexit@plt+0x70230> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r4, lsr r7 │ │ │ │ - mvneq sp, ip, lsl r7 │ │ │ │ + mvneq sp, ip, lsr #14 │ │ │ │ + mvneq sp, r4, lsl r7 │ │ │ │ ldrheq pc, [r0, #144] @ 0x90 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -114864,15 +114864,15 @@ │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ bicseq pc, r0, ip, lsr r9 @ │ │ │ │ - @ instruction: 0x01e6d698 │ │ │ │ + @ instruction: 0x01e6d690 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7c774 <__cxa_atexit@plt+0x70340> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ @@ -114902,18 +114902,18 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, ip, ror #11 │ │ │ │ + mvneq sp, r4, ror #11 │ │ │ │ @ instruction: 0xfffffef0 │ │ │ │ - mvneq sp, r8, lsl #13 │ │ │ │ - mvneq sp, r4, asr #12 │ │ │ │ + mvneq sp, r0, lsl #13 │ │ │ │ + mvneq sp, ip, lsr r6 │ │ │ │ bicseq pc, r0, r0, ror r8 @ │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7c84c <__cxa_atexit@plt+0x70418> │ │ │ │ @@ -114955,15 +114955,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq sp, ip, lsl #11 │ │ │ │ + mvneq sp, r4, lsl #11 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7c89c <__cxa_atexit@plt+0x70468> │ │ │ │ @@ -115010,18 +115010,18 @@ │ │ │ │ ldr r7, [pc, #36] @ 7c958 <__cxa_atexit@plt+0x70524> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - ldrdeq sp, [r6, #92]! @ 0x5c │ │ │ │ - mvneq sp, r8, ror r4 │ │ │ │ - mvneq sp, r8, lsl r6 │ │ │ │ + ldrdeq sp, [r6, #84]! @ 0x54 │ │ │ │ + mvneq sp, r0, ror r4 │ │ │ │ mvneq sp, r0, lsl r6 │ │ │ │ + mvneq sp, r8, lsl #12 │ │ │ │ bicseq pc, r0, r0, lsl #14 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7c998 <__cxa_atexit@plt+0x70564> │ │ │ │ @@ -115033,16 +115033,16 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq sp, [r6, #56]! @ 0x38 │ │ │ │ - ldrdeq sp, [r6, #60]! @ 0x3c │ │ │ │ + strdeq sp, [r6, #48]! @ 0x30 │ │ │ │ + ldrdeq sp, [r6, #52]! @ 0x34 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 7ca20 <__cxa_atexit@plt+0x705ec> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ @@ -115073,15 +115073,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ stcleq 12, cr12, [ip], {204} @ 0xcc │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq sp, r8, ror #6 │ │ │ │ + mvneq sp, r0, ror #6 │ │ │ │ ldm r5!, {r8, r9, sl} │ │ │ │ b 7e90c <__cxa_atexit@plt+0x724d8> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 7ca6c <__cxa_atexit@plt+0x70638> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ @@ -115128,15 +115128,15 @@ │ │ │ │ b 7cb2c <__cxa_atexit@plt+0x706f8> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq sp, r0, lsl #5 │ │ │ │ + mvneq sp, r8, ror r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov sl, r6 │ │ │ │ mov r6, r5 │ │ │ │ ldr r7, [r6, #4]! │ │ │ │ and r2, r3, #3 │ │ │ │ @@ -115244,18 +115244,18 @@ │ │ │ │ bhi 7ccf4 <__cxa_atexit@plt+0x708c0> │ │ │ │ str r7, [r5, #-4] │ │ │ │ ldr r2, [pc, #24] @ 7ccfc <__cxa_atexit@plt+0x708c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b 511480 <__cxa_atexit@plt+0x50504c> │ │ │ │ + b a59b2c <__cxa_atexit@plt+0xa4d6f8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e6d090 │ │ │ │ + mvneq sp, r8, lsl #1 │ │ │ │ ldrsheq pc, [r0, #72] @ 0x48 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7cdb0 <__cxa_atexit@plt+0x7097c> │ │ │ │ @@ -115301,18 +115301,18 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - mvneq sp, r0, asr #32 │ │ │ │ - mvneq sp, r4, lsl r1 │ │ │ │ + mvneq sp, r8, lsr r0 │ │ │ │ + mvneq sp, ip, lsl #2 │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ - mvneq sp, r8, lsl #2 │ │ │ │ + mvneq sp, r0, lsl #2 │ │ │ │ bicseq pc, r0, r4, lsl r4 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7ce40 <__cxa_atexit@plt+0x70a0c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -115337,17 +115337,17 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r0, ror r0 │ │ │ │ + mvneq sp, r8, rrx │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - mvneq sp, r8, asr r0 │ │ │ │ + mvneq sp, r0, asr r0 │ │ │ │ bicseq lr, r0, r0, lsl #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7cf04 <__cxa_atexit@plt+0x70ad0> │ │ │ │ @@ -115381,17 +115381,17 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - ldrdeq ip, [r6, #224]! @ 0xe0 │ │ │ │ + mvneq ip, r8, asr #29 │ │ │ │ @ instruction: 0xffffc1c4 │ │ │ │ - strdeq ip, [r6, #224]! @ 0xe0 │ │ │ │ + mvneq ip, r8, ror #29 │ │ │ │ bicseq lr, r0, r0, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7cf64 <__cxa_atexit@plt+0x70b30> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ @@ -115416,15 +115416,15 @@ │ │ │ │ ldr r7, [pc, #16] @ 7cf9c <__cxa_atexit@plt+0x70b68> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffc138 │ │ │ │ bicseq lr, r0, ip, ror #25 │ │ │ │ - mvneq ip, r0, ror lr │ │ │ │ + mvneq ip, r8, ror #28 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7cfe0 <__cxa_atexit@plt+0x70bac> │ │ │ │ ldr r2, [pc, #40] @ 7cfec <__cxa_atexit@plt+0x70bb8> │ │ │ │ @@ -115435,16 +115435,16 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strheq ip, [r6, #208]! @ 0xd0 │ │ │ │ - @ instruction: 0x01e6cd94 │ │ │ │ + mvneq ip, r8, lsr #27 │ │ │ │ + mvneq ip, ip, lsl #27 │ │ │ │ bicseq pc, r0, r8, lsr #1 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r1, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7d09c <__cxa_atexit@plt+0x70c68> │ │ │ │ @@ -115487,20 +115487,20 @@ │ │ │ │ b 7d0ac <__cxa_atexit@plt+0x70c78> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, asr #26 │ │ │ │ + mvneq ip, r4, asr #26 │ │ │ │ bicseq pc, r0, ip, asr #32 │ │ │ │ - mvneq ip, r8, lsr #26 │ │ │ │ + mvneq ip, r0, lsr #26 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq ip, r8, lsr #29 │ │ │ │ - mvneq ip, ip, lsl sp │ │ │ │ + mvneq ip, r0, lsr #29 │ │ │ │ + mvneq ip, r4, lsl sp │ │ │ │ @ instruction: 0x01d0f09c │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7d164 <__cxa_atexit@plt+0x70d30> │ │ │ │ @@ -115542,15 +115542,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 7d1a0 <__cxa_atexit@plt+0x70d6c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - mvneq ip, r4, ror #24 │ │ │ │ + mvneq ip, ip, asr ip │ │ │ │ @ instruction: 0xffffbf50 │ │ │ │ ldrsheq lr, [r0, #160] @ 0xa0 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -115563,16 +115563,16 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strheq ip, [r6, #176]! @ 0xb0 │ │ │ │ - @ instruction: 0x01e6cb94 │ │ │ │ + mvneq ip, r8, lsr #23 │ │ │ │ + mvneq ip, ip, lsl #23 │ │ │ │ bicseq lr, r0, r8, lsr #29 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r1, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 7d29c <__cxa_atexit@plt+0x70e68> │ │ │ │ @@ -115615,20 +115615,20 @@ │ │ │ │ b 7d2ac <__cxa_atexit@plt+0x70e78> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, asr #22 │ │ │ │ + mvneq ip, r4, asr #22 │ │ │ │ bicseq lr, r0, ip, asr #28 │ │ │ │ - mvneq ip, r8, lsr #22 │ │ │ │ + mvneq ip, r0, lsr #22 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq ip, r8, lsr #25 │ │ │ │ - mvneq ip, ip, lsl fp │ │ │ │ + mvneq ip, r0, lsr #25 │ │ │ │ + mvneq ip, r4, lsl fp │ │ │ │ bicseq lr, r0, ip, lsr lr │ │ │ │ andeq r0, r1, r6, lsl r0 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r7, r5, #92 @ 0x5c │ │ │ │ cmp fp, r7 │ │ │ │ @@ -115803,20 +115803,20 @@ │ │ │ │ mov r9, r0 │ │ │ │ ldr fp, [sp, #12] │ │ │ │ b 7bdd8 <__cxa_atexit@plt+0x6f9a4> │ │ │ │ mov r6, #104 @ 0x68 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r0, lsr #18 │ │ │ │ + mvneq ip, r8, lsl r9 │ │ │ │ @ instruction: 0xfffffd8c │ │ │ │ - mvneq ip, r4, lsl sl │ │ │ │ - mvneq ip, r0, ror #18 │ │ │ │ + mvneq ip, ip, lsl #20 │ │ │ │ + mvneq ip, r8, asr r9 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq ip, r8, ror r9 │ │ │ │ + mvneq ip, r0, ror r9 │ │ │ │ bicseq lr, r0, r8, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7d5f8 <__cxa_atexit@plt+0x711c4> │ │ │ │ ldr r3, [pc, #44] @ 7d610 <__cxa_atexit@plt+0x711dc> │ │ │ │ @@ -115827,16 +115827,16 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r7, [pc, #12] @ 7d60c <__cxa_atexit@plt+0x711d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, ror #14 │ │ │ │ - mvneq ip, r4, lsl #15 │ │ │ │ + mvneq ip, r0, ror #14 │ │ │ │ + mvneq ip, ip, ror r7 │ │ │ │ ldrheq lr, [r0, #148] @ 0x94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7d698 <__cxa_atexit@plt+0x71264> │ │ │ │ ldr r2, [pc, #108] @ 7d6a0 <__cxa_atexit@plt+0x7126c> │ │ │ │ @@ -115865,15 +115865,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 7d6ac <__cxa_atexit@plt+0x71278> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq ip, r4, lsr r7 │ │ │ │ + mvneq ip, ip, lsr #14 │ │ │ │ bicseq lr, r0, r8, asr #18 │ │ │ │ bicseq lr, r0, ip, lsr r9 │ │ │ │ bicseq lr, r0, r8, lsl r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -116135,15 +116135,15 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [pc, #24] @ 7dae4 <__cxa_atexit@plt+0x716b0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - strdeq ip, [r6, #44]! @ 0x2c │ │ │ │ + strdeq ip, [r6, #36]! @ 0x24 │ │ │ │ bicseq lr, r0, r4, lsr #9 │ │ │ │ @ instruction: 0x01d0e498 │ │ │ │ bicseq lr, r0, r4, ror r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ @@ -116343,25 +116343,25 @@ │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - strexheq fp, ip, [r6] │ │ │ │ - mvneq fp, r4, ror pc │ │ │ │ + strexheq fp, r4, [r6] │ │ │ │ + mvneq fp, ip, ror #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7de44 <__cxa_atexit@plt+0x71a10> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq fp, r4, lsr pc │ │ │ │ + mvneq fp, ip, lsr #30 │ │ │ │ bicseq sp, r0, ip, ror pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 7ded0 <__cxa_atexit@plt+0x71a9c> │ │ │ │ @@ -116392,16 +116392,16 @@ │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - strdeq fp, [r6, #232]! @ 0xe8 │ │ │ │ - mvneq fp, ip, ror #29 │ │ │ │ + strdeq fp, [r6, #224]! @ 0xe0 │ │ │ │ + mvneq fp, r4, ror #29 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ ldrsbeq sp, [r0, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ @@ -116414,25 +116414,25 @@ │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r5, [pc, #12] @ 7df34 <__cxa_atexit@plt+0x71b00> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - mvneq fp, ip, ror lr │ │ │ │ + mvneq fp, r4, ror lr │ │ │ │ bicseq sp, r0, ip, ror lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7df60 <__cxa_atexit@plt+0x71b2c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq fp, r0, asr #28 │ │ │ │ + mvneq fp, r8, lsr lr │ │ │ │ bicseq sp, r0, r4, lsr #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7e01c <__cxa_atexit@plt+0x71be8> │ │ │ │ @@ -116475,15 +116475,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq fp, r0, lsr #27 │ │ │ │ + @ instruction: 0x01e6bd98 │ │ │ │ bicseq sp, r0, ip, asr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -116509,30 +116509,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - strdeq fp, [r6, #204]! @ 0xcc │ │ │ │ + strdeq fp, [r6, #196]! @ 0xc4 │ │ │ │ ldrsbeq sp, [r0, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 7e0f0 <__cxa_atexit@plt+0x71cbc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq fp, ip, lsr #25 │ │ │ │ + mvneq fp, r4, lsr #25 │ │ │ │ bicseq sp, r0, r0, ror #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ @@ -116578,19 +116578,19 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd34 │ │ │ │ bicseq sp, r0, r0, ror #22 │ │ │ │ - mvneq fp, r4, lsr #24 │ │ │ │ - mvneq fp, r4, asr #24 │ │ │ │ - mvneq fp, r8, lsr ip │ │ │ │ + mvneq fp, ip, lsl ip │ │ │ │ + mvneq fp, ip, lsr ip │ │ │ │ + mvneq fp, r0, lsr ip │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - mvneq fp, r4, lsl #24 │ │ │ │ + strdeq fp, [r6, #188]! @ 0xbc │ │ │ │ bicseq sp, r0, r0, lsr #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7e24c <__cxa_atexit@plt+0x71e18> │ │ │ │ @@ -116619,17 +116619,17 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - mvneq fp, ip, asr fp │ │ │ │ + mvneq fp, r4, asr fp │ │ │ │ bicseq sp, r0, r0, asr #28 │ │ │ │ - mvneq fp, r8, lsr #22 │ │ │ │ + mvneq fp, r0, lsr #22 │ │ │ │ bicseq sp, r0, ip, asr #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 7e300 <__cxa_atexit@plt+0x71ecc> │ │ │ │ @@ -116660,16 +116660,16 @@ │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq fp, r8, asr #21 │ │ │ │ - strheq fp, [r6, #172]! @ 0xac │ │ │ │ + mvneq fp, r0, asr #21 │ │ │ │ + strheq fp, [r6, #164]! @ 0xa4 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ bicseq sp, r0, r8, lsr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ @@ -116682,25 +116682,25 @@ │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r5, [pc, #12] @ 7e364 <__cxa_atexit@plt+0x71f30> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - mvneq fp, ip, asr #20 │ │ │ │ + mvneq fp, r4, asr #20 │ │ │ │ bicseq sp, r0, ip, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7e390 <__cxa_atexit@plt+0x71f5c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq fp, r0, lsl sl │ │ │ │ + mvneq fp, r8, lsl #20 │ │ │ │ ldrsheq sp, [r0, #132] @ 0x84 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7e44c <__cxa_atexit@plt+0x72018> │ │ │ │ @@ -116743,15 +116743,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - mvneq fp, r0, ror r9 │ │ │ │ + mvneq fp, r8, ror #18 │ │ │ │ bicseq sp, r0, ip, lsr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r7, [r7, #27] │ │ │ │ @@ -116777,30 +116777,30 @@ │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq fp, ip, asr #17 │ │ │ │ + mvneq fp, r4, asr #17 │ │ │ │ bicseq sp, r0, r4, lsr #15 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stm r5, {r1, r3} │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r3, [pc, #8] @ 7e520 <__cxa_atexit@plt+0x720ec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ - mvneq fp, ip, ror r8 │ │ │ │ + mvneq fp, r4, ror r8 │ │ │ │ ldrheq sp, [r0, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ @@ -116846,19 +116846,19 @@ │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd34 │ │ │ │ bicseq sp, r0, r0, lsr r7 │ │ │ │ - strdeq fp, [r6, #116]! @ 0x74 │ │ │ │ - mvneq fp, r4, lsl r8 │ │ │ │ - mvneq fp, r8, lsl #16 │ │ │ │ + mvneq fp, ip, ror #15 │ │ │ │ + mvneq fp, ip, lsl #16 │ │ │ │ + mvneq fp, r0, lsl #16 │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - ldrdeq fp, [r6, #116]! @ 0x74 │ │ │ │ + mvneq fp, ip, asr #15 │ │ │ │ ldrsbeq sp, [r0, #172] @ 0xac │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7e67c <__cxa_atexit@plt+0x72248> │ │ │ │ @@ -116887,17 +116887,17 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - mvneq fp, ip, lsr #14 │ │ │ │ + mvneq fp, r4, lsr #14 │ │ │ │ ldrsheq sp, [r0, #156] @ 0x9c │ │ │ │ - strdeq fp, [r6, #104]! @ 0x68 │ │ │ │ + strdeq fp, [r6, #96]! @ 0x60 │ │ │ │ bicseq sp, r0, r8, ror #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 7e77c <__cxa_atexit@plt+0x72348> │ │ │ │ ldr lr, [pc, #188] @ 7e784 <__cxa_atexit@plt+0x72350> │ │ │ │ @@ -116946,20 +116946,20 @@ │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - @ instruction: 0x01e6b69c │ │ │ │ + @ instruction: 0x01e6b694 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - mvneq fp, r4, lsl #12 │ │ │ │ + strdeq fp, [r6, #92]! @ 0x5c │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ - mvneq fp, r0, asr r6 │ │ │ │ + mvneq fp, r8, asr #12 │ │ │ │ ldrsheq sp, [r0, #96] @ 0x60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ @@ -116990,39 +116990,39 @@ │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq fp, r8, asr #10 │ │ │ │ + mvneq fp, r0, asr #10 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r4, lsl #11 │ │ │ │ + mvneq fp, ip, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7e864 <__cxa_atexit@plt+0x72430> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq fp, r4, lsl r5 │ │ │ │ + mvneq fp, ip, lsl #10 │ │ │ │ bicseq sp, r0, r8, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 7e894 <__cxa_atexit@plt+0x72460> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #12] @ 7e898 <__cxa_atexit@plt+0x72464> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrdeq fp, [r6, #76]! @ 0x4c │ │ │ │ + ldrdeq fp, [r6, #68]! @ 0x44 │ │ │ │ ldrsheq sp, [r0, #84] @ 0x54 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 1a318 <__cxa_atexit@plt+0xdee4> │ │ │ │ bicseq sp, r0, r4, lsl r8 │ │ │ │ @@ -117036,15 +117036,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 19c7768 <__cxa_atexit@plt+0x19bb334> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e6b49c │ │ │ │ + @ instruction: 0x01e6b494 │ │ │ │ @ instruction: 0xffffe13c │ │ │ │ andeq r0, r0, sl │ │ │ │ bicseq sp, r0, r4, lsl r9 │ │ │ │ andeq r0, fp, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ @@ -117216,20 +117216,20 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffdb0 │ │ │ │ bicseq sp, r0, r4, lsr r1 │ │ │ │ bicseq sp, r0, ip, ror #9 │ │ │ │ - mvneq fp, r4, asr #3 │ │ │ │ + strheq fp, [r6, #28]! │ │ │ │ @ instruction: 0xffffaa04 │ │ │ │ bicseq sp, r0, r4, asr #10 │ │ │ │ - mvneq fp, r0, lsr #4 │ │ │ │ - strheq fp, [r6, #40]! @ 0x28 │ │ │ │ - mvneq fp, r4, ror r2 │ │ │ │ + mvneq fp, r8, lsl r2 │ │ │ │ + strheq fp, [r6, #32]! │ │ │ │ + mvneq fp, ip, ror #4 │ │ │ │ bicseq sp, r0, ip, lsr #12 │ │ │ │ @ instruction: 0x01b99ec8 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ b 7ebf4 <__cxa_atexit@plt+0x727c0> │ │ │ │ bicseq sp, r0, ip, lsl r6 │ │ │ │ @ instruction: 0x01b99ec0 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ @@ -117371,16 +117371,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xfffff42c │ │ │ │ - mvneq fp, r0, asr #32 │ │ │ │ - strdeq sl, [r6, #252]! @ 0xfc │ │ │ │ + mvneq fp, r8, lsr r0 │ │ │ │ + strdeq sl, [r6, #244]! @ 0xf4 │ │ │ │ @ instruction: 0x01d0d394 │ │ │ │ @ instruction: 0x01b99c98 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -117402,16 +117402,16 @@ │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0xfffff7b0 │ │ │ │ - strexheq sl, r4, [r6] │ │ │ │ - mvneq sl, r0, asr pc │ │ │ │ + mvneq sl, ip, lsl #31 │ │ │ │ + mvneq sl, r8, asr #30 │ │ │ │ bicseq sp, r0, r0, lsl #6 │ │ │ │ @ instruction: 0x01b99c28 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -117461,20 +117461,20 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffff7d0 │ │ │ │ bicseq ip, r0, r0, ror #26 │ │ │ │ ldrsbeq sp, [r0, #12] │ │ │ │ - strdeq sl, [r6, #208]! @ 0xd0 │ │ │ │ + mvneq sl, r8, ror #27 │ │ │ │ @ instruction: 0xffffa628 │ │ │ │ bicseq sp, r0, ip, lsr #2 │ │ │ │ - mvneq sl, r4, asr #28 │ │ │ │ - ldrdeq sl, [r6, #236]! @ 0xec │ │ │ │ - stlexheq sl, r8, [r6] │ │ │ │ + mvneq sl, ip, lsr lr │ │ │ │ + ldrdeq sl, [r6, #228]! @ 0xe4 │ │ │ │ + stlexheq sl, r0, [r6] │ │ │ │ ldrsheq sp, [r0, #20] │ │ │ │ @ instruction: 0x01b99b38 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 7efdc <__cxa_atexit@plt+0x72ba8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #104] @ 0x68 │ │ │ │ str r3, [r5] │ │ │ │ @@ -117595,18 +117595,18 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ bicseq ip, r0, r8, lsr #29 │ │ │ │ @ instruction: 0xffffd6b8 │ │ │ │ - strheq sl, [r6, #212]! @ 0xd4 │ │ │ │ - mvneq sl, r0, asr ip │ │ │ │ - strdeq sl, [r6, #208]! @ 0xd0 │ │ │ │ + mvneq sl, ip, lsr #27 │ │ │ │ + mvneq sl, r8, asr #24 │ │ │ │ mvneq sl, r8, ror #27 │ │ │ │ + mvneq sl, r0, ror #27 │ │ │ │ bicseq ip, r0, r4, asr #31 │ │ │ │ @ instruction: 0x01b99954 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7f214 <__cxa_atexit@plt+0x72de0> │ │ │ │ ldr r3, [pc, #116] @ 7f250 <__cxa_atexit@plt+0x72e1c> │ │ │ │ @@ -117639,15 +117639,15 @@ │ │ │ │ ldr r7, [pc, #16] @ 7f258 <__cxa_atexit@plt+0x72e24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xffff9e8c │ │ │ │ bicseq ip, r0, r0, lsr sl │ │ │ │ - mvneq sl, r0, asr #23 │ │ │ │ + strheq sl, [r6, #184]! @ 0xb8 │ │ │ │ bicseq ip, r0, r0, lsr #30 │ │ │ │ @ instruction: 0x01b998bc │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #108] @ 0x6c │ │ │ │ add r5, r5, #4 │ │ │ │ b 7f27c <__cxa_atexit@plt+0x72e48> │ │ │ │ @@ -117841,21 +117841,21 @@ │ │ │ │ @ instruction: 0xffffdbcc │ │ │ │ @ instruction: 0xffffe884 │ │ │ │ @ instruction: 0xffffddfc │ │ │ │ andeq r0, r0, r8, lsl #10 │ │ │ │ @ instruction: 0xffffe954 │ │ │ │ bicseq ip, r0, r0, lsr #15 │ │ │ │ ldrheq ip, [r0, #152] @ 0x98 │ │ │ │ - mvneq sl, r8, lsl r8 │ │ │ │ + mvneq sl, r0, lsl r8 │ │ │ │ andeq r0, r0, r8, asr r3 │ │ │ │ @ instruction: 0x000001bc │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xffffa4d8 │ │ │ │ bicseq ip, r0, ip, asr sl │ │ │ │ - mvneq sl, r4, asr #17 │ │ │ │ + strheq sl, [r6, #140]! @ 0x8c │ │ │ │ bicseq ip, r0, r0, ror #23 │ │ │ │ @ instruction: 0x01b99588 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #108] @ 0x6c │ │ │ │ add r5, r5, #4 │ │ │ │ b 7f27c <__cxa_atexit@plt+0x72e48> │ │ │ │ @@ -117928,20 +117928,20 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #6 │ │ │ │ @ instruction: 0xffffe78c │ │ │ │ bicseq ip, r0, r8, lsr #12 │ │ │ │ bicseq ip, r0, r0, asr #16 │ │ │ │ - mvneq sl, r4, lsr #13 │ │ │ │ + @ instruction: 0x01e6a69c │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0xffffa314 │ │ │ │ @ instruction: 0x01d0c898 │ │ │ │ - mvneq sl, r0, lsl #14 │ │ │ │ + strdeq sl, [r6, #104]! @ 0x68 │ │ │ │ bicseq ip, r0, r4, ror #20 │ │ │ │ @ instruction: 0x01b99444 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #120]! @ 0x78 │ │ │ │ and r6, r7, #3 │ │ │ │ @@ -118002,32 +118002,32 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl r2 │ │ │ │ @ instruction: 0xffffe658 │ │ │ │ bicseq ip, r0, r0, lsl #10 │ │ │ │ bicseq ip, r0, r8, lsl r7 │ │ │ │ - mvneq sl, ip, ror r5 │ │ │ │ + mvneq sl, r4, ror r5 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffffa1e0 │ │ │ │ bicseq ip, r0, r4, ror #14 │ │ │ │ - mvneq sl, ip, asr #11 │ │ │ │ + mvneq sl, r4, asr #11 │ │ │ │ bicseq ip, r0, ip, lsl #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7f850 <__cxa_atexit@plt+0x7341c> │ │ │ │ ldr r3, [pc, #20] @ 7f858 <__cxa_atexit@plt+0x73424> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov r8, r7 │ │ │ │ - b 10bdfd0 <__cxa_atexit@plt+0x10b1b9c> │ │ │ │ + b b30044 <__cxa_atexit@plt+0xb23c10> │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldrsheq ip, [r0, #24] │ │ │ │ bicseq ip, r0, r0, lsl #18 │ │ │ │ @ instruction: 0x01b992e8 │ │ │ │ andeq r0, r1, pc, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ @@ -118081,19 +118081,19 @@ │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffe524 │ │ │ │ bicseq ip, r0, r8, asr #7 │ │ │ │ bicseq ip, r0, r0, ror #11 │ │ │ │ - mvneq sl, r4, asr #8 │ │ │ │ + mvneq sl, ip, lsr r4 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ @ instruction: 0xffffa0a8 │ │ │ │ bicseq ip, r0, ip, lsr #12 │ │ │ │ - @ instruction: 0x01e6a494 │ │ │ │ + mvneq sl, ip, lsl #9 │ │ │ │ ldrsheq ip, [r0, #116] @ 0x74 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr sl, [r3, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ @@ -118119,30 +118119,30 @@ │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7f9e0 <__cxa_atexit@plt+0x735ac> │ │ │ │ ldr r3, [pc, #20] @ 7f9e8 <__cxa_atexit@plt+0x735b4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov r8, r7 │ │ │ │ - b 10bdfd0 <__cxa_atexit@plt+0x10b1b9c> │ │ │ │ + b b30044 <__cxa_atexit@plt+0xb23c10> │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ bicseq ip, r0, r8, rrx │ │ │ │ bicseq ip, r0, r0, asr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 7fa1c <__cxa_atexit@plt+0x735e8> │ │ │ │ ldr r3, [pc, #20] @ 7fa24 <__cxa_atexit@plt+0x735f0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r9, r3, #2 │ │ │ │ mov r8, r7 │ │ │ │ - b 10bdfd0 <__cxa_atexit@plt+0x10b1b9c> │ │ │ │ + b b30044 <__cxa_atexit@plt+0xb23c10> │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ bicseq ip, r0, ip, lsr #32 │ │ │ │ ldrsheq ip, [r0, #124] @ 0x7c │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ @@ -118244,15 +118244,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 7fbd0 <__cxa_atexit@plt+0x7379c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r6, #24]! │ │ │ │ + strheq sl, [r6, #16]! │ │ │ │ bicseq ip, r0, r8, asr r6 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #40 @ 0x28 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 7fc1c <__cxa_atexit@plt+0x737e8> │ │ │ │ @@ -118286,15 +118286,15 @@ │ │ │ │ ldr r2, [pc, #60] @ 7fca0 <__cxa_atexit@plt+0x7386c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #12] │ │ │ │ str r1, [r5, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r7 │ │ │ │ - b 790c70 <__cxa_atexit@plt+0x78483c> │ │ │ │ + b 3b5b14 <__cxa_atexit@plt+0x3a96e0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r3, [pc, #24] @ 7fca4 <__cxa_atexit@plt+0x73870> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stm r5, {r7, r9, sl} │ │ │ │ mov r7, r3 │ │ │ │ @@ -118322,15 +118322,15 @@ │ │ │ │ ldr r2, [r5] │ │ │ │ mov r7, r5 │ │ │ │ ldr sl, [r7, #-4]! │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b 790c70 <__cxa_atexit@plt+0x78483c> │ │ │ │ + b 3b5b14 <__cxa_atexit@plt+0x3a96e0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #24] @ 7fd3c <__cxa_atexit@plt+0x73908> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -118346,25 +118346,25 @@ │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ ldr r3, [pc, #20] @ 7fd6c <__cxa_atexit@plt+0x73938> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r8, r7 │ │ │ │ - b 790c70 <__cxa_atexit@plt+0x78483c> │ │ │ │ + b 3b5b14 <__cxa_atexit@plt+0x3a96e0> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ ldrsbeq ip, [r0, #64] @ 0x40 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #16] @ 7fd94 <__cxa_atexit@plt+0x73960> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ - b 10c34c8 <__cxa_atexit@plt+0x10b7094> │ │ │ │ + b b3553c <__cxa_atexit@plt+0xb29108> │ │ │ │ bicseq fp, r0, ip, ror #24 │ │ │ │ bicseq ip, r0, r4, asr #9 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ @@ -118390,15 +118390,15 @@ │ │ │ │ beq 7fe2c <__cxa_atexit@plt+0x739f8> │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r3, [pc, #100] @ 7fe70 <__cxa_atexit@plt+0x73a3c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r7] │ │ │ │ mov r7, r8 │ │ │ │ - b 790c70 <__cxa_atexit@plt+0x78483c> │ │ │ │ + b 3b5b14 <__cxa_atexit@plt+0x3a96e0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ @@ -118437,15 +118437,15 @@ │ │ │ │ tst r7, #3 │ │ │ │ beq 7fed8 <__cxa_atexit@plt+0x73aa4> │ │ │ │ ldr r3, [pc, #60] @ 7ff04 <__cxa_atexit@plt+0x73ad0> │ │ │ │ add r3, pc, r3 │ │ │ │ stmda r5, {r1, r3} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ - b 790c70 <__cxa_atexit@plt+0x78483c> │ │ │ │ + b 3b5b14 <__cxa_atexit@plt+0x3a96e0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r2, [pc, #28] @ 7ff08 <__cxa_atexit@plt+0x73ad4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmdb r5, {r7, r9, sl} │ │ │ │ @@ -118518,15 +118518,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ @ instruction: 0x01b98055 │ │ │ │ - @ instruction: 0x01e69d98 │ │ │ │ + @ instruction: 0x01e69d90 │ │ │ │ bicseq ip, r0, r0, lsl r2 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ sub r7, r5, #40 @ 0x28 │ │ │ │ @@ -118582,17 +118582,17 @@ │ │ │ │ sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ - mvneq r9, r8, ror #28 │ │ │ │ - mvneq r9, r4, asr lr │ │ │ │ + mvneq r9, r0, ror #28 │ │ │ │ mvneq r9, ip, asr #28 │ │ │ │ + mvneq r9, r4, asr #28 │ │ │ │ bicseq ip, r0, ip, lsl #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 8017c <__cxa_atexit@plt+0x73d48> │ │ │ │ @@ -118615,15 +118615,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - mvneq r9, r4, lsl ip │ │ │ │ + mvneq r9, ip, lsl #24 │ │ │ │ bicseq ip, r0, ip, asr #1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -118701,18 +118701,18 @@ │ │ │ │ b 802e0 <__cxa_atexit@plt+0x73eac> │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ @ instruction: 0xfffffc94 │ │ │ │ - mvneq r9, r8, lsl #25 │ │ │ │ mvneq r9, r0, lsl #25 │ │ │ │ + mvneq r9, r8, ror ip │ │ │ │ @ instruction: 0xfffffef8 │ │ │ │ - mvneq r9, r4, ror #25 │ │ │ │ + ldrdeq r9, [r6, #204]! @ 0xcc │ │ │ │ bicseq fp, r0, r8, ror pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ @@ -118762,15 +118762,15 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - mvneq r9, r8, asr #19 │ │ │ │ + mvneq r9, r0, asr #19 │ │ │ │ ldrheq fp, [r0, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -118797,27 +118797,27 @@ │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r9, [r3, #16] │ │ │ │ add r0, r3, #20 │ │ │ │ stm r0, {r3, r8, lr} │ │ │ │ str r1, [r3, #32] │ │ │ │ sub r8, r6, #5 │ │ │ │ - b 16a6a0 <__cxa_atexit@plt+0x15e26c> │ │ │ │ + b 394bc0 <__cxa_atexit@plt+0x38878c> │ │ │ │ mov r6, r3 │ │ │ │ b 80488 <__cxa_atexit@plt+0x74054> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq r9, r8, asr #18 │ │ │ │ + mvneq r9, r0, asr #18 │ │ │ │ bicseq fp, r0, r0, asr lr │ │ │ │ - ldrdeq r9, [r6, #164]! @ 0xa4 │ │ │ │ - ldrdeq r9, [r6, #164]! @ 0xa4 │ │ │ │ + mvneq r9, ip, asr #21 │ │ │ │ + mvneq r9, ip, asr #21 │ │ │ │ ldrsheq fp, [r0, #208] @ 0xd0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #52 @ 0x34 │ │ │ │ @@ -118858,19 +118858,19 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - @ instruction: 0x01e69890 │ │ │ │ - ldrdeq r9, [r6, #132]! @ 0x84 │ │ │ │ - @ instruction: 0x01e6989c │ │ │ │ - mvneq r9, r8, asr #16 │ │ │ │ - mvneq r9, r0, ror r8 │ │ │ │ + mvneq r9, r8, lsl #17 │ │ │ │ + mvneq r9, ip, asr #17 │ │ │ │ + @ instruction: 0x01e69894 │ │ │ │ + mvneq r9, r0, asr #16 │ │ │ │ + mvneq r9, r8, ror #16 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 805cc <__cxa_atexit@plt+0x74198> │ │ │ │ @@ -118882,15 +118882,15 @@ │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r1, [pc, #60] @ 805f4 <__cxa_atexit@plt+0x741c0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmib r3, {r5, r8, sl} │ │ │ │ str r1, [r2] │ │ │ │ sub r8, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ - b 178570 <__cxa_atexit@plt+0x16c13c> │ │ │ │ + b 75cb30 <__cxa_atexit@plt+0x7506fc> │ │ │ │ mov r6, r3 │ │ │ │ b 805dc <__cxa_atexit@plt+0x741a8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [pc, #8] @ 805ec <__cxa_atexit@plt+0x741b8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -118925,15 +118925,15 @@ │ │ │ │ ldr r1, [pc, #96] @ 806c0 <__cxa_atexit@plt+0x7428c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmib r6, {r5, r8, sl} │ │ │ │ str r1, [r2] │ │ │ │ sub r8, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b 178570 <__cxa_atexit@plt+0x16c13c> │ │ │ │ + b 75cb30 <__cxa_atexit@plt+0x7506fc> │ │ │ │ ldr r7, [pc, #56] @ 806b8 <__cxa_atexit@plt+0x74284> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ b 8069c <__cxa_atexit@plt+0x74268> │ │ │ │ @@ -118952,15 +118952,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 806e0 <__cxa_atexit@plt+0x742ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, lsr #13 │ │ │ │ + mvneq r9, r0, lsr #13 │ │ │ │ ldrsbeq fp, [r0, #184] @ 0xb8 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ @@ -118980,15 +118980,15 @@ │ │ │ │ ldr r1, [pc, #96] @ 8079c <__cxa_atexit@plt+0x74368> │ │ │ │ add r1, pc, r1 │ │ │ │ stmib r6, {r5, r8, sl} │ │ │ │ str r1, [r2] │ │ │ │ sub r8, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b 178570 <__cxa_atexit@plt+0x16c13c> │ │ │ │ + b 75cb30 <__cxa_atexit@plt+0x7506fc> │ │ │ │ ldr r7, [pc, #56] @ 80794 <__cxa_atexit@plt+0x74360> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ b 80778 <__cxa_atexit@plt+0x74344> │ │ │ │ @@ -119106,28 +119106,28 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ @ instruction: 0xfffff930 │ │ │ │ bicseq fp, r0, ip, asr r9 │ │ │ │ - mvneq r9, ip, ror #8 │ │ │ │ + mvneq r9, r4, ror #8 │ │ │ │ bicseq fp, r0, r4, lsl #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 80978 <__cxa_atexit@plt+0x74544> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #16] @ 8097c <__cxa_atexit@plt+0x74548> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b 7c773c <__cxa_atexit@plt+0x7bb308> │ │ │ │ + b 3ec5e0 <__cxa_atexit@plt+0x3e01ac> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - strdeq r9, [r6, #60]! @ 0x3c │ │ │ │ + strdeq r9, [r6, #52]! @ 0x34 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ bicseq fp, r0, r4, asr #18 │ │ │ │ @@ -119177,15 +119177,15 @@ │ │ │ │ bcc 80a68 <__cxa_atexit@plt+0x74634> │ │ │ │ ldr r2, [pc, #44] @ 80a80 <__cxa_atexit@plt+0x7464c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ mov r8, r3 │ │ │ │ - b 7cd334 <__cxa_atexit@plt+0x7c0f00> │ │ │ │ + b 3f21d8 <__cxa_atexit@plt+0x3e5da4> │ │ │ │ ldr r7, [pc, #20] @ 80a84 <__cxa_atexit@plt+0x74650> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ @@ -119201,15 +119201,15 @@ │ │ │ │ bcc 80ac8 <__cxa_atexit@plt+0x74694> │ │ │ │ ldr r2, [pc, #44] @ 80ae0 <__cxa_atexit@plt+0x746ac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ mov r8, r3 │ │ │ │ - b 7cd334 <__cxa_atexit@plt+0x7c0f00> │ │ │ │ + b 3f21d8 <__cxa_atexit@plt+0x3e5da4> │ │ │ │ ldr r7, [pc, #20] @ 80ae4 <__cxa_atexit@plt+0x746b0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ @@ -119271,15 +119271,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ @ instruction: 0x01b9746e │ │ │ │ - ldrdeq r9, [r6, #20]! │ │ │ │ + mvneq r9, ip, asr #3 │ │ │ │ bicseq fp, r0, r0, lsr #14 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 80c28 <__cxa_atexit@plt+0x747f4> │ │ │ │ @@ -119357,17 +119357,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq r9, r8, lsl #2 │ │ │ │ - strdeq r9, [r6, #12]! │ │ │ │ - mvneq r9, ip, ror r0 │ │ │ │ + mvneq r9, r0, lsl #2 │ │ │ │ + strdeq r9, [r6, #4]! │ │ │ │ + mvneq r9, r4, ror r0 │ │ │ │ bicseq fp, r0, r8, ror #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 80d84 <__cxa_atexit@plt+0x74950> │ │ │ │ @@ -119385,15 +119385,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strdeq r8, [r6, #240]! @ 0xf0 │ │ │ │ + mvneq r8, r8, ror #31 │ │ │ │ bicseq fp, r0, r0, lsl #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r0, [r7, #15] │ │ │ │ @@ -119471,15 +119471,15 @@ │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - mvneq r8, r0, lsr #29 │ │ │ │ + stlexheq r8, r8, [r6] │ │ │ │ bicseq fp, r0, r8, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 80f44 <__cxa_atexit@plt+0x74b10> │ │ │ │ @@ -119497,15 +119497,15 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - mvneq r8, r0, lsr lr │ │ │ │ + mvneq r8, r8, lsr #28 │ │ │ │ bicseq fp, r0, ip, lsr #7 │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 80fb0 <__cxa_atexit@plt+0x74b7c> │ │ │ │ @@ -119539,15 +119539,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01b96ff8 │ │ │ │ - mvneq r8, r4, lsl #27 │ │ │ │ + mvneq r8, ip, ror sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 81048 <__cxa_atexit@plt+0x74c14> │ │ │ │ ldr r8, [pc, #36] @ 81050 <__cxa_atexit@plt+0x74c1c> │ │ │ │ add r8, pc, r8 │ │ │ │ @@ -119557,15 +119557,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01b96fb0 │ │ │ │ - mvneq r8, ip, lsr sp │ │ │ │ + mvneq r8, r4, lsr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 810a4 <__cxa_atexit@plt+0x74c70> │ │ │ │ ldr r2, [pc, #56] @ 810ac <__cxa_atexit@plt+0x74c78> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -119580,16 +119580,16 @@ │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strdeq r8, [r6, #196]! @ 0xc4 │ │ │ │ - ldrdeq r8, [r6, #192]! @ 0xc0 │ │ │ │ + mvneq r8, ip, ror #25 │ │ │ │ + mvneq r8, r8, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 810e0 <__cxa_atexit@plt+0x74cac> │ │ │ │ ldr r7, [pc, #108] @ 81140 <__cxa_atexit@plt+0x74d0c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ @@ -119616,26 +119616,26 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e68c94 │ │ │ │ + mvneq r8, ip, lsl #25 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - mvneq r8, r0, ror #24 │ │ │ │ - mvneq r8, r4, lsl #25 │ │ │ │ + mvneq r8, r8, asr ip │ │ │ │ + mvneq r8, ip, ror ip │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 8116c <__cxa_atexit@plt+0x74d38> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq r8, r8, lsl #24 │ │ │ │ + mvneq r8, r0, lsl #24 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 811c8 <__cxa_atexit@plt+0x74d94> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -119659,15 +119659,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ @ instruction: 0x01b96e29 │ │ │ │ - mvneq r8, r4, asr #23 │ │ │ │ + strheq r8, [r6, #188]! @ 0xbc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 812c4 <__cxa_atexit@plt+0x74e90> │ │ │ │ ldr lr, [pc, #212] @ 812e4 <__cxa_atexit@plt+0x74eb0> │ │ │ │ @@ -119722,20 +119722,20 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r8, r4, asr fp │ │ │ │ + mvneq r8, ip, asr #22 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ - mvneq r8, r4, lsr fp │ │ │ │ + mvneq r8, ip, lsr #22 │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - strheq r8, [r6, #160]! @ 0xa0 │ │ │ │ + mvneq r8, r8, lsr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ bcc 8138c <__cxa_atexit@plt+0x74f58> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ @@ -119769,17 +119769,17 @@ │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ - mvneq r8, ip, asr sl │ │ │ │ + mvneq r8, r4, asr sl │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r8, r4, ror #19 │ │ │ │ + ldrdeq r8, [r6, #156]! @ 0x9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 813d8 <__cxa_atexit@plt+0x74fa4> │ │ │ │ ldr r7, [pc, #108] @ 81438 <__cxa_atexit@plt+0x75004> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ @@ -119806,26 +119806,26 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e6899c │ │ │ │ + @ instruction: 0x01e68994 │ │ │ │ @ instruction: 0xfffffbdc │ │ │ │ - mvneq r8, r8, ror #18 │ │ │ │ - mvneq r8, ip, lsl #19 │ │ │ │ + mvneq r8, r0, ror #18 │ │ │ │ + mvneq r8, r4, lsl #19 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 81464 <__cxa_atexit@plt+0x75030> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq r8, r0, lsl r9 │ │ │ │ + mvneq r8, r8, lsl #18 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 814c0 <__cxa_atexit@plt+0x7508c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ @@ -119849,15 +119849,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ @ instruction: 0x01b96b26 │ │ │ │ - mvneq r8, ip, asr #17 │ │ │ │ + mvneq r8, r4, asr #17 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 815bc <__cxa_atexit@plt+0x75188> │ │ │ │ ldr lr, [pc, #212] @ 815dc <__cxa_atexit@plt+0x751a8> │ │ │ │ @@ -119912,18 +119912,18 @@ │ │ │ │ bx r0 │ │ │ │ mov r0, #40 @ 0x28 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ - mvneq r8, ip, asr r8 │ │ │ │ + mvneq r8, r4, asr r8 │ │ │ │ @ instruction: 0xfffffca4 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - mvneq r8, r4, lsl r8 │ │ │ │ + mvneq r8, ip, lsl #16 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r3, r6 │ │ │ │ bcc 81678 <__cxa_atexit@plt+0x75244> │ │ │ │ @@ -119955,15 +119955,15 @@ │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbdc │ │ │ │ @ instruction: 0xfffffe2c │ │ │ │ - mvneq r8, ip, asr #14 │ │ │ │ + mvneq r8, r4, asr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 816c4 <__cxa_atexit@plt+0x75290> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ @@ -119971,15 +119971,15 @@ │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 81724 <__cxa_atexit@plt+0x752f0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, asr #13 │ │ │ │ + strheq r8, [r6, #104]! @ 0x68 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 81708 <__cxa_atexit@plt+0x752d4> │ │ │ │ ldr r8, [pc, #36] @ 81710 <__cxa_atexit@plt+0x752dc> │ │ │ │ add r8, pc, r8 │ │ │ │ @@ -119989,15 +119989,15 @@ │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x01b968ca │ │ │ │ - mvneq r8, ip, ror r6 │ │ │ │ + mvneq r8, r4, ror r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 817dc <__cxa_atexit@plt+0x753a8> │ │ │ │ ldr r3, [pc, #196] @ 817fc <__cxa_atexit@plt+0x753c8> │ │ │ │ @@ -120050,15 +120050,15 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ - mvneq r8, ip, lsl #12 │ │ │ │ + mvneq r8, r4, lsl #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 81888 <__cxa_atexit@plt+0x75454> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ @@ -120093,15 +120093,15 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - mvneq r8, r0, asr #10 │ │ │ │ + mvneq r8, r8, lsr r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 81928 <__cxa_atexit@plt+0x754f4> │ │ │ │ @@ -120130,15 +120130,15 @@ │ │ │ │ b 81938 <__cxa_atexit@plt+0x75504> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ - mvneq r8, r0, lsl #9 │ │ │ │ + mvneq r8, r8, ror r4 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ bicseq sl, r0, r4, lsl sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -120182,17 +120182,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - strdeq r8, [r6, #48]! @ 0x30 │ │ │ │ + mvneq r8, r8, ror #7 │ │ │ │ ldrheq sl, [r0, #148] @ 0x94 │ │ │ │ - ldrdeq r8, [r6, #60]! @ 0x3c │ │ │ │ + ldrdeq r8, [r6, #52]! @ 0x34 │ │ │ │ bicseq sl, r0, r0, asr #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 81a78 <__cxa_atexit@plt+0x75644> │ │ │ │ @@ -120215,15 +120215,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq sl, r0, r4, lsl r9 │ │ │ │ - mvneq r8, ip, lsr r3 │ │ │ │ + mvneq r8, r4, lsr r3 │ │ │ │ bicseq sl, r0, r4, asr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 81b44 <__cxa_atexit@plt+0x75710> │ │ │ │ @@ -120266,17 +120266,17 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - mvneq r8, r0, lsr #5 │ │ │ │ + @ instruction: 0x01e68298 │ │ │ │ bicseq sl, r0, r4, ror #16 │ │ │ │ - mvneq r8, ip, lsl #5 │ │ │ │ + mvneq r8, r4, lsl #5 │ │ │ │ ldrsheq sl, [r0, #112] @ 0x70 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 81bc8 <__cxa_atexit@plt+0x75794> │ │ │ │ @@ -120299,15 +120299,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq sl, r0, r4, asr #15 │ │ │ │ - mvneq r8, ip, ror #3 │ │ │ │ + mvneq r8, r4, ror #3 │ │ │ │ bicseq sl, r0, r8, lsl #15 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 81c54 <__cxa_atexit@plt+0x75820> │ │ │ │ @@ -120329,15 +120329,15 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r8, r0, asr r1 │ │ │ │ + mvneq r8, r8, asr #2 │ │ │ │ bicseq sl, r0, r0, lsl r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ @@ -120402,17 +120402,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ bicseq sl, r0, r4, asr r6 │ │ │ │ - mvneq r8, r4, lsl #1 │ │ │ │ + mvneq r8, ip, ror r0 │ │ │ │ bicseq sl, r0, r8, lsr #13 │ │ │ │ - ldrdeq r8, [r6, #0]! │ │ │ │ + mvneq r8, r8, asr #1 │ │ │ │ ldrsbeq sl, [r0, #80] @ 0x50 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 81de8 <__cxa_atexit@plt+0x759b4> │ │ │ │ @@ -120435,15 +120435,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq sl, r0, r4, lsr #11 │ │ │ │ - mvneq r7, ip, asr #31 │ │ │ │ + mvneq r7, r4, asr #31 │ │ │ │ bicseq sl, r0, r8, ror r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 81e4c <__cxa_atexit@plt+0x75a18> │ │ │ │ ldr r3, [pc, #36] @ 81e54 <__cxa_atexit@plt+0x75a20> │ │ │ │ @@ -120539,15 +120539,15 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0xfffffccc │ │ │ │ bicseq sl, r0, r0, lsl r4 │ │ │ │ - mvneq r7, r0, asr lr │ │ │ │ + mvneq r7, r8, asr #28 │ │ │ │ bicseq sl, r0, r8, asr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ @@ -120612,17 +120612,17 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ @ instruction: 0xfffff914 │ │ │ │ bicseq sl, r0, ip, lsl #6 │ │ │ │ - mvneq r7, ip, lsr sp │ │ │ │ + mvneq r7, r4, lsr sp │ │ │ │ bicseq sl, r0, r0, ror #6 │ │ │ │ - mvneq r7, r8, lsl #27 │ │ │ │ + mvneq r7, r0, lsl #27 │ │ │ │ bicseq sl, r0, r8, lsl #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 82130 <__cxa_atexit@plt+0x75cfc> │ │ │ │ @@ -120645,15 +120645,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ bicseq sl, r0, ip, asr r2 │ │ │ │ - mvneq r7, r4, lsl #25 │ │ │ │ + mvneq r7, ip, ror ip │ │ │ │ bicseq sl, r0, r0, lsr r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 821d0 <__cxa_atexit@plt+0x75d9c> │ │ │ │ @@ -120729,15 +120729,15 @@ │ │ │ │ bcc 822c4 <__cxa_atexit@plt+0x75e90> │ │ │ │ ldr r2, [pc, #96] @ 822f4 <__cxa_atexit@plt+0x75ec0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #20]! │ │ │ │ str sl, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ mov r8, r3 │ │ │ │ - b 7cd334 <__cxa_atexit@plt+0x7c0f00> │ │ │ │ + b 3f21d8 <__cxa_atexit@plt+0x3e5da4> │ │ │ │ ldr r7, [pc, #64] @ 822f0 <__cxa_atexit@plt+0x75ebc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r9, r2 │ │ │ │ bx r0 │ │ │ │ @@ -120764,15 +120764,15 @@ │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1858f5c <__cxa_atexit@plt+0x184cb28> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, asr sl │ │ │ │ + mvneq r7, r4, asr sl │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -120811,15 +120811,15 @@ │ │ │ │ b 823fc <__cxa_atexit@plt+0x75fc8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strheq r7, [r6, #152]! @ 0x98 │ │ │ │ + strheq r7, [r6, #144]! @ 0x90 │ │ │ │ bicseq r9, r0, r4, asr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [pc, #284] @ 82524 <__cxa_atexit@plt+0x760f0> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r7, r5 │ │ │ │ @@ -120890,23 +120890,23 @@ │ │ │ │ ldr r7, [pc, #20] @ 82528 <__cxa_atexit@plt+0x760f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - mvneq r7, r4, asr r8 │ │ │ │ + mvneq r7, ip, asr #16 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ bicseq r9, r0, ip, ror #29 │ │ │ │ - mvneq r7, r4, asr #17 │ │ │ │ - strdeq r7, [r6, #132]! @ 0x84 │ │ │ │ + strheq r7, [r6, #140]! @ 0x8c │ │ │ │ + mvneq r7, ip, ror #17 │ │ │ │ andeq r0, r0, r4, ror #5 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ ldrsbeq r9, [r0, #236] @ 0xec │ │ │ │ - mvneq r7, ip, lsr r9 │ │ │ │ + mvneq r7, r4, lsr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 82580 <__cxa_atexit@plt+0x7614c> │ │ │ │ @@ -120918,15 +120918,15 @@ │ │ │ │ bx r0 │ │ │ │ ldr r3, [pc, #20] @ 8259c <__cxa_atexit@plt+0x76168> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r7, r4, lsr r8 │ │ │ │ + mvneq r7, ip, lsr #16 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ bicseq r9, r0, r4, lsl #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ @@ -120975,19 +120975,19 @@ │ │ │ │ str r7, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ bicseq r9, r0, r4, ror sp │ │ │ │ - mvneq r7, r8, lsr r7 │ │ │ │ + mvneq r7, r0, lsr r7 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ bicseq r9, r0, r0, lsr sp │ │ │ │ - @ instruction: 0x01e67798 │ │ │ │ + @ instruction: 0x01e67790 │ │ │ │ bicseq r9, r0, r4, lsr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ @@ -121015,15 +121015,15 @@ │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcd8 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq r9, r0, ip, asr ip │ │ │ │ - mvneq r7, r4, asr #13 │ │ │ │ + strheq r7, [r6, #108]! @ 0x6c │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ @@ -121067,20 +121067,20 @@ │ │ │ │ str r7, [r3, #24]! │ │ │ │ sub r8, r6, #18 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r7, [r6, #116]! @ 0x74 │ │ │ │ - mvneq r7, r0, lsr r6 │ │ │ │ - strheq r7, [r6, #124]! @ 0x7c │ │ │ │ - mvneq r7, r8, lsl #15 │ │ │ │ - mvneq r7, r0, ror #11 │ │ │ │ - mvneq r7, r4, ror #14 │ │ │ │ + mvneq r7, ip, asr #15 │ │ │ │ + mvneq r7, r8, lsr #12 │ │ │ │ + strheq r7, [r6, #116]! @ 0x74 │ │ │ │ + mvneq r7, r0, lsl #15 │ │ │ │ + ldrdeq r7, [r6, #88]! @ 0x58 │ │ │ │ + mvneq r7, ip, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 82820 <__cxa_atexit@plt+0x763ec> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ @@ -121127,15 +121127,15 @@ │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ bicseq r9, r0, r0, lsl fp │ │ │ │ - mvneq r7, ip, asr #9 │ │ │ │ + mvneq r7, r4, asr #9 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ bne 8292c <__cxa_atexit@plt+0x764f8> │ │ │ │ @@ -121156,15 +121156,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r4, lsr r4 │ │ │ │ + mvneq r7, ip, lsr #8 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ bicseq r9, r0, ip, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 829c4 <__cxa_atexit@plt+0x76590> │ │ │ │ @@ -121189,16 +121189,16 @@ │ │ │ │ b 1533c08 <__cxa_atexit@plt+0x15277d4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r9, r0, ip, lsr sl │ │ │ │ bicseq r9, r0, ip, lsl #9 │ │ │ │ - mvneq r7, r8, asr #7 │ │ │ │ - strheq r7, [r6, #60]! @ 0x3c │ │ │ │ + mvneq r7, r0, asr #7 │ │ │ │ + strheq r7, [r6, #52]! @ 0x34 │ │ │ │ bicseq r9, r0, ip, ror sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ bhi 82a7c <__cxa_atexit@plt+0x76648> │ │ │ │ @@ -121238,15 +121238,15 @@ │ │ │ │ ldr r7, [pc, #24] @ 82a9c <__cxa_atexit@plt+0x76668> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ bicseq r7, r0, r0, lsr ip │ │ │ │ - mvneq r7, ip, lsr r3 │ │ │ │ + mvneq r7, r4, lsr r3 │ │ │ │ ldrsheq r9, [r0, #144] @ 0x90 │ │ │ │ ldrheq r9, [r0, #156] @ 0x9c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ @@ -121269,30 +121269,30 @@ │ │ │ │ add r8, r3, #1 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0x01d07b94 │ │ │ │ - @ instruction: 0x01e6729c │ │ │ │ + @ instruction: 0x01e67294 │ │ │ │ bicseq r9, r0, r4, asr #18 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r9, [pc, #28] @ 82b4c <__cxa_atexit@plt+0x76718> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r3, [r5, #12] │ │ │ │ ldr r3, [pc, #16] @ 82b50 <__cxa_atexit@plt+0x7671c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1520bec <__cxa_atexit@plt+0x15147b8> │ │ │ │ bicseq r7, r0, ip, asr #22 │ │ │ │ - mvneq r7, r4, asr r2 │ │ │ │ + mvneq r7, ip, asr #4 │ │ │ │ bicseq r9, r0, r0, lsr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 82bb8 <__cxa_atexit@plt+0x76784> │ │ │ │ mov r0, r4 │ │ │ │ @@ -121313,16 +121313,16 @@ │ │ │ │ mov r5, sl │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r9, r0, r4, lsl #18 │ │ │ │ - ldrdeq r7, [r6, #20]! │ │ │ │ - mvneq r7, r8, asr #3 │ │ │ │ + mvneq r7, ip, asr #3 │ │ │ │ + mvneq r7, r0, asr #3 │ │ │ │ ldrsbeq r9, [r0, #136] @ 0x88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ bhi 82c38 <__cxa_atexit@plt+0x76804> │ │ │ │ mov r0, r4 │ │ │ │ @@ -121346,16 +121346,16 @@ │ │ │ │ b 1533c08 <__cxa_atexit@plt+0x15277d4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r9, r0, r0, asr r8 │ │ │ │ @ instruction: 0x01d09894 │ │ │ │ - mvneq r7, r4, asr r1 │ │ │ │ - mvneq r7, r8, asr #2 │ │ │ │ + mvneq r7, ip, asr #2 │ │ │ │ + mvneq r7, r0, asr #2 │ │ │ │ bicseq r9, r0, r8, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 82cc8 <__cxa_atexit@plt+0x76894> │ │ │ │ mov r0, r4 │ │ │ │ @@ -121382,17 +121382,17 @@ │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r7, r0, r8, asr #18 │ │ │ │ bicseq r8, r0, r0, ror #25 │ │ │ │ - ldrdeq r7, [r6, #0]! │ │ │ │ - mvneq r7, ip, lsr #4 │ │ │ │ - mvneq r7, r4, lsl #5 │ │ │ │ + mvneq r7, r8, asr #1 │ │ │ │ + mvneq r7, r4, lsr #4 │ │ │ │ + mvneq r7, ip, ror r2 │ │ │ │ bicseq r9, r0, ip, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ bhi 82d44 <__cxa_atexit@plt+0x76910> │ │ │ │ mov r0, r4 │ │ │ │ @@ -121406,22 +121406,22 @@ │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r2, [pc, #44] @ 82d54 <__cxa_atexit@plt+0x76920> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r5, sl │ │ │ │ - b 941f4 <__cxa_atexit@plt+0x87dc0> │ │ │ │ + b 9d14c <__cxa_atexit@plt+0x90d18> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldrheq r7, [r0, #132] @ 0x84 │ │ │ │ bicseq r9, r0, r8, asr #15 │ │ │ │ - mvneq r7, ip, lsr r0 │ │ │ │ + mvneq r7, r4, lsr r0 │ │ │ │ bicseq r9, r0, ip, asr r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 82e48 <__cxa_atexit@plt+0x76a14> │ │ │ │ ldr r2, [pc, #308] @ 82eac <__cxa_atexit@plt+0x76a78> │ │ │ │ @@ -121500,24 +121500,24 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r7 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ - strdeq r6, [r6, #240]! @ 0xf0 │ │ │ │ - ldrdeq r6, [r6, #224]! @ 0xe0 │ │ │ │ + mvneq r6, r8, ror #31 │ │ │ │ + mvneq r6, r8, asr #29 │ │ │ │ @ instruction: 0xfffff82c │ │ │ │ bicseq r9, r0, r4, ror #10 │ │ │ │ - mvneq r6, r4, asr #30 │ │ │ │ - mvneq r6, r4, ror pc │ │ │ │ + mvneq r6, ip, lsr pc │ │ │ │ + mvneq r6, ip, ror #30 │ │ │ │ @ instruction: 0xfffff960 │ │ │ │ @ instruction: 0xfffff5c4 │ │ │ │ bicseq r9, r0, r8, asr r5 │ │ │ │ - strheq r6, [r6, #248]! @ 0xf8 │ │ │ │ + strheq r6, [r6, #240]! @ 0xf0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 82f0c <__cxa_atexit@plt+0x76ad8> │ │ │ │ @@ -121526,15 +121526,15 @@ │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r6, r8, lsr #29 │ │ │ │ + mvneq r6, r0, lsr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ bhi 82f9c <__cxa_atexit@plt+0x76b68> │ │ │ │ ldr lr, [pc, #108] @ 82fa8 <__cxa_atexit@plt+0x76b74> │ │ │ │ @@ -121553,51 +121553,51 @@ │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 82f94 <__cxa_atexit@plt+0x76b60> │ │ │ │ ldr r3, [pc, #56] @ 82fb4 <__cxa_atexit@plt+0x76b80> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 50e934 <__cxa_atexit@plt+0x502500> │ │ │ │ + b a56fe0 <__cxa_atexit@plt+0xa4abac> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq r6, r8, lsr #28 │ │ │ │ + mvneq r6, r0, lsr #28 │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #44] @ 82ff4 <__cxa_atexit@plt+0x76bc0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 82fec <__cxa_atexit@plt+0x76bb8> │ │ │ │ ldr r3, [pc, #24] @ 82ff8 <__cxa_atexit@plt+0x76bc4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 50e934 <__cxa_atexit@plt+0x502500> │ │ │ │ + b a56fe0 <__cxa_atexit@plt+0xa4abac> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 83018 <__cxa_atexit@plt+0x76be4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 50e934 <__cxa_atexit@plt+0x502500> │ │ │ │ + b a56fe0 <__cxa_atexit@plt+0xa4abac> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r1, r5 │ │ │ │ @@ -121622,21 +121622,21 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - mvneq r6, r8, lsr sp │ │ │ │ + mvneq r6, r0, lsr sp │ │ │ │ bicseq r9, r0, r0, lsl #11 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b 2a0f28 <__cxa_atexit@plt+0x294af4> │ │ │ │ + b 97841c <__cxa_atexit@plt+0x96bfe8> │ │ │ │ bicseq r9, r0, r4, ror r5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 8314c <__cxa_atexit@plt+0x76d18> │ │ │ │ @@ -121657,30 +121657,30 @@ │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r2, r3} │ │ │ │ ldr r7, [pc, #68] @ 8315c <__cxa_atexit@plt+0x76d28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #2 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ - b 52a7b8 <__cxa_atexit@plt+0x51e384> │ │ │ │ + b a72e64 <__cxa_atexit@plt+0xa66a30> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #32] @ 83160 <__cxa_atexit@plt+0x76d2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - mvneq r6, r4, lsr #28 │ │ │ │ - mvneq r6, r8, lsr #24 │ │ │ │ + mvneq r6, ip, lsl lr │ │ │ │ + mvneq r6, r0, lsr #24 │ │ │ │ bicseq r9, r0, r8, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 831a4 <__cxa_atexit@plt+0x76d70> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ @@ -121688,23 +121688,23 @@ │ │ │ │ ldr r2, [pc, #48] @ 831bc <__cxa_atexit@plt+0x76d88> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r5, {r3, r8} │ │ │ │ str r2, [r5, #-8]! │ │ │ │ ldr r3, [pc, #36] @ 831c0 <__cxa_atexit@plt+0x76d8c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ - b 52a7b8 <__cxa_atexit@plt+0x51e384> │ │ │ │ + b a72e64 <__cxa_atexit@plt+0xa66a30> │ │ │ │ ldr r7, [pc, #12] @ 831b8 <__cxa_atexit@plt+0x76d84> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - strheq r6, [r6, #188]! @ 0xbc │ │ │ │ + strheq r6, [r6, #180]! @ 0xb4 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r6, r0, lsr #27 │ │ │ │ + @ instruction: 0x01e66d98 │ │ │ │ bicseq r9, r0, r8, ror #8 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -121721,15 +121721,15 @@ │ │ │ │ sub r7, r6, #3 │ │ │ │ b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r6, ip, lsr sp │ │ │ │ + mvneq r6, r4, lsr sp │ │ │ │ bicseq r9, r0, r4, lsl #8 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 83254 <__cxa_atexit@plt+0x76e20> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ @@ -121752,15 +121752,15 @@ │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ ldr r3, [pc, #304] @ 833c8 <__cxa_atexit@plt+0x76f94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r1, #3 │ │ │ │ - b 15a88c <__cxa_atexit@plt+0x14e458> │ │ │ │ + b 384dac <__cxa_atexit@plt+0x378978> │ │ │ │ ldr r7, [pc, #256] @ 833ac <__cxa_atexit@plt+0x76f78> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r2, #4]! │ │ │ │ str r7, [r2] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ sub r1, r2, #24 │ │ │ │ @@ -121782,15 +121782,15 @@ │ │ │ │ ldr r2, [r3, #6] │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r2, r8} │ │ │ │ ldr r7, [pc, #172] @ 833bc <__cxa_atexit@plt+0x76f88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #2 │ │ │ │ mov r7, r3 │ │ │ │ - b 52a7b8 <__cxa_atexit@plt+0x51e384> │ │ │ │ + b a72e64 <__cxa_atexit@plt+0xa66a30> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r7, r3 │ │ │ │ @@ -121821,22 +121821,22 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #5 │ │ │ │ @ instruction: 0xfffffe98 │ │ │ │ - mvneq r6, ip, asr #19 │ │ │ │ + mvneq r6, r4, asr #19 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - mvneq r6, ip, lsr #24 │ │ │ │ + mvneq r6, r4, lsr #24 │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ bicseq r9, r0, r8, lsr #2 │ │ │ │ - mvneq r6, ip, lsr #25 │ │ │ │ - mvneq r6, r8, asr sl │ │ │ │ - mvneq r6, ip, lsl sl │ │ │ │ + mvneq r6, r4, lsr #25 │ │ │ │ + mvneq r6, r0, asr sl │ │ │ │ + mvneq r6, r4, lsl sl │ │ │ │ bicseq r9, r0, r8, asr r2 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [pc, #240] @ 834dc <__cxa_atexit@plt+0x770a8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, r5 │ │ │ │ @@ -121862,15 +121862,15 @@ │ │ │ │ add r3, pc, r3 │ │ │ │ stmda r5, {r7, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ ldr r7, [pc, #156] @ 834ec <__cxa_atexit@plt+0x770b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #2 │ │ │ │ mov r7, r1 │ │ │ │ - b 52a7b8 <__cxa_atexit@plt+0x51e384> │ │ │ │ + b a72e64 <__cxa_atexit@plt+0xa66a30> │ │ │ │ ldr r0, [r1] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r7, r3 │ │ │ │ bcc 834bc <__cxa_atexit@plt+0x77088> │ │ │ │ @@ -121897,19 +121897,19 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ @ instruction: 0xfffffd58 │ │ │ │ - @ instruction: 0x01e6689c │ │ │ │ + @ instruction: 0x01e66894 │ │ │ │ @ instruction: 0xfffffd8c │ │ │ │ - mvneq r6, ip, ror #21 │ │ │ │ - mvneq r6, ip, lsl r9 │ │ │ │ - ldrdeq r6, [r6, #140]! @ 0x8c │ │ │ │ + mvneq r6, r4, ror #21 │ │ │ │ + mvneq r6, r4, lsl r9 │ │ │ │ + ldrdeq r6, [r6, #132]! @ 0x84 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 83538 <__cxa_atexit@plt+0x77104> │ │ │ │ @@ -121921,15 +121921,15 @@ │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, ip, ror r8 │ │ │ │ + mvneq r6, r4, ror r8 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ bcc 835a4 <__cxa_atexit@plt+0x77170> │ │ │ │ @@ -121948,16 +121948,16 @@ │ │ │ │ str r0, [r3, #20] │ │ │ │ str r7, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r0, lsr r8 │ │ │ │ - strdeq r6, [r6, #116]! @ 0x74 │ │ │ │ + mvneq r6, r8, lsr #16 │ │ │ │ + mvneq r6, ip, ror #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 8364c <__cxa_atexit@plt+0x77218> │ │ │ │ ldr r2, [pc, #124] @ 83654 <__cxa_atexit@plt+0x77220> │ │ │ │ @@ -121991,16 +121991,16 @@ │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x01e66790 │ │ │ │ - @ instruction: 0x01e6679c │ │ │ │ + mvneq r6, r8, lsl #15 │ │ │ │ + @ instruction: 0x01e66794 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 836ac <__cxa_atexit@plt+0x77278> │ │ │ │ ldr r9, [r7, #2] │ │ │ │ @@ -122016,17 +122016,17 @@ │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r7, [pc, #12] @ 836c0 <__cxa_atexit@plt+0x7728c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, lsr #14 │ │ │ │ + mvneq r6, r0, lsr #14 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r6, r0, lsl r7 │ │ │ │ + mvneq r6, r8, lsl #14 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ bne 836f4 <__cxa_atexit@plt+0x772c0> │ │ │ │ ldr r7, [pc, #52] @ 8371c <__cxa_atexit@plt+0x772e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ @@ -122039,15 +122039,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ beq 83710 <__cxa_atexit@plt+0x772dc> │ │ │ │ b 83728 <__cxa_atexit@plt+0x772f4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r6, r0, lsr r7 │ │ │ │ + mvneq r6, r8, lsr #14 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 83750 <__cxa_atexit@plt+0x7731c> │ │ │ │ ldr r3, [pc, #148] @ 837d0 <__cxa_atexit@plt+0x7739c> │ │ │ │ add r3, pc, r3 │ │ │ │ @@ -122085,16 +122085,16 @@ │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - mvneq r6, r4, lsl r6 │ │ │ │ - mvneq r6, r0, lsr #12 │ │ │ │ + mvneq r6, ip, lsl #12 │ │ │ │ + mvneq r6, r8, lsl r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 83824 <__cxa_atexit@plt+0x773f0> │ │ │ │ ldr r9, [r7, #2] │ │ │ │ @@ -122110,17 +122110,17 @@ │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r7, [pc, #12] @ 83838 <__cxa_atexit@plt+0x77404> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - strheq r6, [r6, #80]! @ 0x50 │ │ │ │ + mvneq r6, r8, lsr #11 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - @ instruction: 0x01e66598 │ │ │ │ + @ instruction: 0x01e66590 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 838c0 <__cxa_atexit@plt+0x7748c> │ │ │ │ ldr lr, [pc, #104] @ 838c8 <__cxa_atexit@plt+0x77494> │ │ │ │ add lr, pc, lr │ │ │ │ @@ -122147,16 +122147,16 @@ │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r6, r4, lsl #10 │ │ │ │ - mvneq r6, ip, asr #10 │ │ │ │ + strdeq r6, [r6, #76]! @ 0x4c │ │ │ │ + mvneq r6, r4, asr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ bne 838fc <__cxa_atexit@plt+0x774c8> │ │ │ │ ldr r7, [pc, #32] @ 83910 <__cxa_atexit@plt+0x774dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ @@ -122164,15 +122164,15 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, ror #9 │ │ │ │ + mvneq r6, r4, ror #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ bhi 83970 <__cxa_atexit@plt+0x7753c> │ │ │ │ ldr lr, [pc, #72] @ 8397c <__cxa_atexit@plt+0x77548> │ │ │ │ @@ -122192,15 +122192,15 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq r6, r0, lsr r4 │ │ │ │ + mvneq r6, r8, lsr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r9, r7 │ │ │ │ b 23708 <__cxa_atexit@plt+0x172d4> │ │ │ │ andeq r0, r1, r5 │ │ │ │ @@ -122225,15 +122225,15 @@ │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq r6, r4, asr r4 │ │ │ │ + mvneq r6, ip, asr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 83a44 <__cxa_atexit@plt+0x77610> │ │ │ │ ldr r2, [pc, #40] @ 83a4c <__cxa_atexit@plt+0x77618> │ │ │ │ add r2, pc, r2 │ │ │ │ @@ -122244,15 +122244,15 @@ │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ b 23fd0 <__cxa_atexit@plt+0x17b9c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r6, r4, asr #6 │ │ │ │ + mvneq r6, ip, lsr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 83acc <__cxa_atexit@plt+0x77698> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ @@ -122284,19 +122284,19 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r8, asr r3 │ │ │ │ + mvneq r6, r0, asr r3 │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ - mvneq r6, r0, ror r3 │ │ │ │ - ldrdeq r6, [r6, #40]! @ 0x28 │ │ │ │ - mvneq r6, r0, lsl #6 │ │ │ │ + mvneq r6, r8, ror #6 │ │ │ │ + ldrdeq r6, [r6, #32]! │ │ │ │ + strdeq r6, [r6, #40]! @ 0x28 │ │ │ │ bicseq r8, r0, ip, asr #21 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 83b9c <__cxa_atexit@plt+0x77768> │ │ │ │ @@ -122331,15 +122331,15 @@ │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - ldrdeq r6, [r6, #24]! │ │ │ │ + ldrdeq r6, [r6, #16]! │ │ │ │ bicseq r8, r0, r4, lsr #20 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 83bec <__cxa_atexit@plt+0x777b8> │ │ │ │ ldr r3, [pc, #52] @ 83c04 <__cxa_atexit@plt+0x777d0> │ │ │ │ @@ -122352,15 +122352,15 @@ │ │ │ │ str r2, [r5, #4] │ │ │ │ b 6b260 <__cxa_atexit@plt+0x5ee2c> │ │ │ │ ldr r7, [pc, #12] @ 83c00 <__cxa_atexit@plt+0x777cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, ror r1 │ │ │ │ + mvneq r6, ip, ror #2 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ bicseq r8, r0, ip, asr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 83c34 <__cxa_atexit@plt+0x77800> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ @@ -122385,15 +122385,15 @@ │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, ip, lsr r1 │ │ │ │ + mvneq r6, r4, lsr r1 │ │ │ │ bicseq r8, r0, r4, lsl #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r8, [pc, #4] @ 83ca4 <__cxa_atexit@plt+0x77870> │ │ │ │ add r8, pc, r8 │ │ │ │ b 165cee4 <__cxa_atexit@plt+0x1650ab0> │ │ │ │ @@ -122454,19 +122454,19 @@ │ │ │ │ ldr r5, [pc, #32] @ 83da4 <__cxa_atexit@plt+0x77970> │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r4, lsr #1 │ │ │ │ + @ instruction: 0x01e6609c │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - mvneq r6, ip, lsl r0 │ │ │ │ + mvneq r6, r4, lsl r0 │ │ │ │ bicseq r8, r0, r0, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ @@ -122548,19 +122548,19 @@ │ │ │ │ ldr r0, [r3, #-8]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r5, r4, ror #29 │ │ │ │ - stlexheq r5, r0, [r6] │ │ │ │ + ldrdeq r5, [r6, #236]! @ 0xec │ │ │ │ + mvneq r5, r8, lsl #29 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - strheq r5, [r6, #228]! @ 0xe4 │ │ │ │ mvneq r5, ip, lsr #29 │ │ │ │ + mvneq r5, r4, lsr #29 │ │ │ │ bicseq r8, r0, ip, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 83f68 <__cxa_atexit@plt+0x77b34> │ │ │ │ ldr r3, [pc, #60] @ 83f80 <__cxa_atexit@plt+0x77b4c> │ │ │ │ @@ -122575,32 +122575,32 @@ │ │ │ │ mov r9, r7 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r7, [pc, #12] @ 83f7c <__cxa_atexit@plt+0x77b48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsl lr │ │ │ │ + mvneq r5, r8, lsl #28 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r5, r4, lsr lr │ │ │ │ mvneq r5, ip, lsr #28 │ │ │ │ + mvneq r5, r4, lsr #28 │ │ │ │ ldrsheq r8, [r0, #88] @ 0x58 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r1, [pc, #24] @ 83fc0 <__cxa_atexit@plt+0x77b8c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ cmp r3, #2 │ │ │ │ mov r2, r1 │ │ │ │ moveq r2, r5 │ │ │ │ movne r7, r1 │ │ │ │ ldr r0, [r2] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, ror #27 │ │ │ │ + ldrdeq r5, [r6, #220]! @ 0xdc │ │ │ │ ldrsbeq r8, [r0, #88] @ 0x58 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, sl │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 84050 <__cxa_atexit@plt+0x77c1c> │ │ │ │ @@ -122708,15 +122708,15 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd8c │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - mvneq r5, r0, lsr #25 │ │ │ │ + @ instruction: 0x01e65c98 │ │ │ │ bicseq r8, r0, r4, ror #7 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr lr, [r5, #12]! │ │ │ │ ldmdb r5, {r2, r8} │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ @@ -122770,19 +122770,19 @@ │ │ │ │ ldr r0, [r3, #-8]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r5, ip, ror #22 │ │ │ │ - mvneq r5, r8, lsl fp │ │ │ │ + mvneq r5, r4, ror #22 │ │ │ │ + mvneq r5, r0, lsl fp │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r5, ip, lsr fp │ │ │ │ mvneq r5, r4, lsr fp │ │ │ │ + mvneq r5, ip, lsr #22 │ │ │ │ ldrsheq r8, [r0, #36] @ 0x24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 842e0 <__cxa_atexit@plt+0x77eac> │ │ │ │ ldr r3, [pc, #60] @ 842f8 <__cxa_atexit@plt+0x77ec4> │ │ │ │ @@ -122797,32 +122797,32 @@ │ │ │ │ mov r9, r7 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r7, [pc, #12] @ 842f4 <__cxa_atexit@plt+0x77ec0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e65a98 │ │ │ │ + @ instruction: 0x01e65a90 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strheq r5, [r6, #172]! @ 0xac │ │ │ │ strheq r5, [r6, #164]! @ 0xa4 │ │ │ │ + mvneq r5, ip, lsr #21 │ │ │ │ bicseq r8, r0, r0, lsl #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ ldr r1, [pc, #24] @ 84338 <__cxa_atexit@plt+0x77f04> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ cmp r3, #2 │ │ │ │ mov r2, r1 │ │ │ │ moveq r2, r5 │ │ │ │ movne r7, r1 │ │ │ │ ldr r0, [r2] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, ror #20 │ │ │ │ + mvneq r5, r4, ror #20 │ │ │ │ bicseq r8, r0, r0, ror #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 84388 <__cxa_atexit@plt+0x77f54> │ │ │ │ @@ -123011,20 +123011,20 @@ │ │ │ │ sub r8, r6, #6 │ │ │ │ mov fp, sl │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, lsr #15 │ │ │ │ - strheq r5, [r6, #120]! @ 0x78 │ │ │ │ + @ instruction: 0x01e6579c │ │ │ │ strheq r5, [r6, #112]! @ 0x70 │ │ │ │ mvneq r5, r8, lsr #15 │ │ │ │ + mvneq r5, r0, lsr #15 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - mvneq r5, r0, ror r7 │ │ │ │ + mvneq r5, r8, ror #14 │ │ │ │ bicseq r7, r0, ip, asr pc │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 846cc <__cxa_atexit@plt+0x78298> │ │ │ │ @@ -123052,47 +123052,47 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff0c │ │ │ │ bicseq r7, r0, r8, lsl #27 │ │ │ │ - mvneq r5, ip, asr #13 │ │ │ │ - mvneq r5, r8, lsr #13 │ │ │ │ + mvneq r5, r4, asr #13 │ │ │ │ + mvneq r5, r0, lsr #13 │ │ │ │ bicseq r7, r0, r0, ror lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 84734 <__cxa_atexit@plt+0x78300> │ │ │ │ ldr r2, [pc, #36] @ 8473c <__cxa_atexit@plt+0x78308> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [pc, #32] @ 84740 <__cxa_atexit@plt+0x7830c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 3f6b70 <__cxa_atexit@plt+0x3ea73c> │ │ │ │ + b 35b584 <__cxa_atexit@plt+0x34f150> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ bicseq r5, r0, r8, asr #17 │ │ │ │ - mvneq r5, r4, asr r6 │ │ │ │ + mvneq r5, ip, asr #12 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #88 @ 0x58 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 84774 <__cxa_atexit@plt+0x78340> │ │ │ │ ldr r3, [pc, #32] @ 84784 <__cxa_atexit@plt+0x78350> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [pc, #28] @ 84788 <__cxa_atexit@plt+0x78354> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ ldr r7, [pc, #16] @ 8478c <__cxa_atexit@plt+0x78358> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ bicseq r7, r0, r0, lsr #27 │ │ │ │ bicseq r7, r0, r4, lsr pc │ │ │ │ @@ -123120,15 +123120,15 @@ │ │ │ │ tst r7, #3 │ │ │ │ beq 8480c <__cxa_atexit@plt+0x783d8> │ │ │ │ ldr r3, [pc, #44] @ 84820 <__cxa_atexit@plt+0x783ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r7 │ │ │ │ - b 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ + b 9d6fc <__cxa_atexit@plt+0x912c8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @@ -123151,15 +123151,15 @@ │ │ │ │ beq 84880 <__cxa_atexit@plt+0x7844c> │ │ │ │ ldr r3, [pc, #36] @ 84890 <__cxa_atexit@plt+0x7845c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-8] │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5], #-4 │ │ │ │ mov r9, r7 │ │ │ │ - b 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ + b 9d6fc <__cxa_atexit@plt+0x912c8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ bicseq r7, r0, r4, lsl #28 │ │ │ │ andeq r0, r0, r3 │ │ │ │ @@ -123167,15 +123167,15 @@ │ │ │ │ ldr r3, [pc, #24] @ 848c0 <__cxa_atexit@plt+0x7848c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ str r3, [r5, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r9, r7 │ │ │ │ - b 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ + b 9d6fc <__cxa_atexit@plt+0x912c8> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ ldrheq r7, [r0, #220] @ 0xdc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #24] @ 848f0 <__cxa_atexit@plt+0x784bc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ @@ -123380,22 +123380,22 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #116 @ 0x74 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe2f4 │ │ │ │ - mvneq r5, r8, asr #8 │ │ │ │ - mvneq r5, r8, asr r4 │ │ │ │ + mvneq r5, r0, asr #8 │ │ │ │ + mvneq r5, r0, asr r4 │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ bicseq r7, r0, r4, lsr r9 │ │ │ │ - mvneq r5, r0, lsl #5 │ │ │ │ - mvneq r5, ip, lsr r2 │ │ │ │ + mvneq r5, r8, ror r2 │ │ │ │ + mvneq r5, r4, lsr r2 │ │ │ │ @ instruction: 0x01d07198 │ │ │ │ bicseq r7, r0, ip, lsr sl │ │ │ │ ldrdeq r5, [r3], -r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 84c78 <__cxa_atexit@plt+0x78844> │ │ │ │ @@ -123418,16 +123418,16 @@ │ │ │ │ beq 84c94 <__cxa_atexit@plt+0x78860> │ │ │ │ b 84de4 <__cxa_atexit@plt+0x789b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #2 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq r7, r0, r4, ror #16 │ │ │ │ - strheq r5, [r6, #16]! │ │ │ │ - mvneq r5, ip, ror #2 │ │ │ │ + mvneq r5, r8, lsr #3 │ │ │ │ + mvneq r5, r4, ror #2 │ │ │ │ bicseq r7, r0, ip, lsr #19 │ │ │ │ ldrdeq r5, [r3], -r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ @@ -123475,20 +123475,20 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r9, r3, #1 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffffa20 │ │ │ │ bicseq r6, r0, r8, ror #30 │ │ │ │ ldrsbeq r7, [r0, #108] @ 0x6c │ │ │ │ - strdeq r4, [r6, #248]! @ 0xf8 │ │ │ │ + strdeq r4, [r6, #240]! @ 0xf0 │ │ │ │ @ instruction: 0xffff4830 │ │ │ │ bicseq r7, r0, ip, lsr #14 │ │ │ │ - mvneq r5, ip, asr #32 │ │ │ │ - mvneq r5, r4, ror #1 │ │ │ │ - mvneq r5, r0, lsr #1 │ │ │ │ + mvneq r5, r4, asr #32 │ │ │ │ + ldrdeq r5, [r6, #12]! │ │ │ │ + @ instruction: 0x01e65098 │ │ │ │ bicseq r7, r0, r8, lsr #17 │ │ │ │ ldrdeq r5, [r3], -r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 84dd4 <__cxa_atexit@plt+0x789a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #80] @ 0x50 │ │ │ │ str r3, [r5] │ │ │ │ @@ -123540,15 +123540,15 @@ │ │ │ │ ldr r3, [r2, #6] │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r3, r8} │ │ │ │ ldr r7, [pc, #100] @ 84eec <__cxa_atexit@plt+0x78ab8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #2 │ │ │ │ mov r7, r2 │ │ │ │ - b 52a7b8 <__cxa_atexit@plt+0x51e384> │ │ │ │ + b a72e64 <__cxa_atexit@plt+0xa66a30> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #68] @ 84ef0 <__cxa_atexit@plt+0x78abc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ @@ -123563,17 +123563,17 @@ │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe238 │ │ │ │ @ instruction: 0xffffe2b8 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffe320 │ │ │ │ @ instruction: 0xffffe35c │ │ │ │ - strheq r5, [r6, #4]! │ │ │ │ + mvneq r5, ip, lsr #1 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - strheq r4, [r6, #224]! @ 0xe0 │ │ │ │ + mvneq r4, r8, lsr #29 │ │ │ │ bicseq r7, r0, r8, lsl r7 │ │ │ │ ldrdeq sp, [r3], -r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #12] @ 84f18 <__cxa_atexit@plt+0x78ae4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ @@ -123587,15 +123587,15 @@ │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [pc, #16] @ 84f4c <__cxa_atexit@plt+0x78b18> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrdeq r4, [r6, #244]! @ 0xf4 │ │ │ │ + mvneq r4, ip, asr #31 │ │ │ │ bicseq r7, r0, r0, asr #13 │ │ │ │ ldrdeq sp, [r3], -r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #20] @ 84f78 <__cxa_atexit@plt+0x78b44> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #52] @ 0x34 │ │ │ │ str r3, [r5] │ │ │ │ @@ -123680,16 +123680,16 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ muleq r0, r0, r0 │ │ │ │ @ instruction: 0xfffff624 │ │ │ │ - strheq r4, [r6, #216]! @ 0xd8 │ │ │ │ - mvneq r4, r4, ror sp │ │ │ │ + strheq r4, [r6, #208]! @ 0xd0 │ │ │ │ + mvneq r4, ip, ror #26 │ │ │ │ bicseq r7, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, lr, asr #22 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 850f8 <__cxa_atexit@plt+0x78cc4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #40] @ 0x28 │ │ │ │ str r3, [r5] │ │ │ │ @@ -123814,29 +123814,29 @@ │ │ │ │ mov r6, r3 │ │ │ │ mov r9, r0 │ │ │ │ ldr fp, [sp] │ │ │ │ bx r1 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ andeq r0, r0, r4, ror #3 │ │ │ │ @ instruction: 0xffffeb70 │ │ │ │ - mvneq r4, ip, lsl #24 │ │ │ │ - mvneq r4, ip, lsr #24 │ │ │ │ + mvneq r4, r4, lsl #24 │ │ │ │ mvneq r4, r4, lsr #24 │ │ │ │ + mvneq r4, ip, lsl ip │ │ │ │ @ instruction: 0xffffee44 │ │ │ │ - strdeq r4, [r6, #184]! @ 0xb8 │ │ │ │ + strdeq r4, [r6, #176]! @ 0xb0 │ │ │ │ bicseq r6, r0, r8, lsl sl │ │ │ │ bicseq r7, r0, r0, asr r1 │ │ │ │ andeq r0, r0, r8, asr r2 │ │ │ │ @ instruction: 0xffffe624 │ │ │ │ @ instruction: 0xffffe8e4 │ │ │ │ @ instruction: 0xffffe7c0 │ │ │ │ @ instruction: 0xffff4374 │ │ │ │ bicseq r7, r0, r4, lsr r2 │ │ │ │ - mvneq r4, r4, lsr ip │ │ │ │ - strdeq r4, [r6, #176]! @ 0xb0 │ │ │ │ + mvneq r4, ip, lsr #24 │ │ │ │ + mvneq r4, r8, ror #23 │ │ │ │ bicseq r7, r0, ip, asr #5 │ │ │ │ andeq r0, r0, lr, asr #22 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ @@ -124002,16 +124002,16 @@ │ │ │ │ b 85a54 <__cxa_atexit@plt+0x79620> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ @ instruction: 0x000004b4 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ bicseq r6, r0, r8, ror lr │ │ │ │ - @ instruction: 0x01e64894 │ │ │ │ - mvneq r4, r0, asr r8 │ │ │ │ + mvneq r4, ip, lsl #17 │ │ │ │ + mvneq r4, r8, asr #16 │ │ │ │ mov fp, r8 │ │ │ │ ldr r2, [r5, #20] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ bne 85630 <__cxa_atexit@plt+0x791fc> │ │ │ │ ldr r7, [pc, #108] @ 85658 <__cxa_atexit@plt+0x79224> │ │ │ │ add r7, pc, r7 │ │ │ │ @@ -124092,16 +124092,16 @@ │ │ │ │ beq 8571c <__cxa_atexit@plt+0x792e8> │ │ │ │ b 85a54 <__cxa_atexit@plt+0x79620> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #6 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ bicseq r6, r0, ip, lsl #26 │ │ │ │ - mvneq r4, r8, lsr #14 │ │ │ │ - mvneq r4, r4, ror #13 │ │ │ │ + mvneq r4, r0, lsr #14 │ │ │ │ + ldrdeq r4, [r6, #108]! @ 0x6c │ │ │ │ ldrsbeq r6, [r0, #220] @ 0xdc │ │ │ │ andeq r4, r1, lr, asr #31 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [pc, #28] @ 85768 <__cxa_atexit@plt+0x79334> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #52] @ 0x34 │ │ │ │ str r3, [r5] │ │ │ │ @@ -124217,15 +124217,15 @@ │ │ │ │ ldr r1, [pc, #308] @ 85a44 <__cxa_atexit@plt+0x79610> │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, r2, #172 @ 0xac │ │ │ │ stm lr, {r5, r8, sl} │ │ │ │ str r1, [r3] │ │ │ │ sub r8, r6, #6 │ │ │ │ mov r5, r3 │ │ │ │ - b 178570 <__cxa_atexit@plt+0x16c13c> │ │ │ │ + b 75cb30 <__cxa_atexit@plt+0x7506fc> │ │ │ │ add r0, r5, #60 @ 0x3c │ │ │ │ ldr sl, [r5, #36] @ 0x24 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r1, [r5, #56] @ 0x38 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r5, r6 │ │ │ │ @@ -124242,15 +124242,15 @@ │ │ │ │ ldr r5, [pc, #200] @ 85a3c <__cxa_atexit@plt+0x79608> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2, #20]! │ │ │ │ str sl, [r2, #8] │ │ │ │ str r3, [r2, #12] │ │ │ │ mov r5, r0 │ │ │ │ mov r8, r2 │ │ │ │ - b 7cd334 <__cxa_atexit@plt+0x7c0f00> │ │ │ │ + b 3f21d8 <__cxa_atexit@plt+0x3e5da4> │ │ │ │ mov r3, #168 @ 0xa8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r7, [pc, #100] @ 85a04 <__cxa_atexit@plt+0x795d0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #16 │ │ │ │ ldr r2, [r4, #-8] │ │ │ │ @@ -124274,26 +124274,26 @@ │ │ │ │ ldr r7, [pc, #68] @ 85a38 <__cxa_atexit@plt+0x79604> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffc810 │ │ │ │ bicseq r6, r0, r0, lsr r9 │ │ │ │ bicseq r6, r0, r0, lsl #20 │ │ │ │ - ldrdeq r4, [r6, #108]! @ 0x6c │ │ │ │ - @ instruction: 0x01e64798 │ │ │ │ + ldrdeq r4, [r6, #100]! @ 0x64 │ │ │ │ @ instruction: 0x01e64790 │ │ │ │ - mvneq r4, r4, lsl #15 │ │ │ │ - mvneq r4, r8, ror r7 │ │ │ │ - mvneq r4, ip, ror #14 │ │ │ │ - mvneq r4, r0, ror #14 │ │ │ │ - ldrdeq r4, [r6, #84]! @ 0x54 │ │ │ │ - mvneq r4, r4, lsr #13 │ │ │ │ - strdeq r4, [r6, #88]! @ 0x58 │ │ │ │ - strdeq r4, [r6, #100]! @ 0x64 │ │ │ │ + mvneq r4, r8, lsl #15 │ │ │ │ + mvneq r4, ip, ror r7 │ │ │ │ + mvneq r4, r0, ror r7 │ │ │ │ + mvneq r4, r4, ror #14 │ │ │ │ + mvneq r4, r8, asr r7 │ │ │ │ + mvneq r4, ip, asr #11 │ │ │ │ + @ instruction: 0x01e6469c │ │ │ │ + strdeq r4, [r6, #80]! @ 0x50 │ │ │ │ mvneq r4, ip, ror #13 │ │ │ │ + mvneq r4, r4, ror #13 │ │ │ │ bicseq r6, r0, r4, asr #17 │ │ │ │ @ instruction: 0xffffb02c │ │ │ │ @ instruction: 0xffffabac │ │ │ │ @ instruction: 0xffffacec │ │ │ │ bicseq r6, r0, ip, asr #21 │ │ │ │ andeq r4, r3, lr, asr #31 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ @@ -124400,15 +124400,15 @@ │ │ │ │ ldr r1, [pc, #308] @ 85d20 <__cxa_atexit@plt+0x798ec> │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, r2, #172 @ 0xac │ │ │ │ stm lr, {r5, r8, sl} │ │ │ │ str r1, [r3] │ │ │ │ sub r8, r6, #6 │ │ │ │ mov r5, r3 │ │ │ │ - b 178570 <__cxa_atexit@plt+0x16c13c> │ │ │ │ + b 75cb30 <__cxa_atexit@plt+0x7506fc> │ │ │ │ add r0, r5, #60 @ 0x3c │ │ │ │ ldr sl, [r5, #36] @ 0x24 │ │ │ │ ldr r3, [r5, #44] @ 0x2c │ │ │ │ ldr r1, [r5, #56] @ 0x38 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r5, r6 │ │ │ │ @@ -124425,15 +124425,15 @@ │ │ │ │ ldr r5, [pc, #200] @ 85d18 <__cxa_atexit@plt+0x798e4> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2, #20]! │ │ │ │ str sl, [r2, #8] │ │ │ │ str r3, [r2, #12] │ │ │ │ mov r5, r0 │ │ │ │ mov r8, r2 │ │ │ │ - b 7cd334 <__cxa_atexit@plt+0x7c0f00> │ │ │ │ + b 3f21d8 <__cxa_atexit@plt+0x3e5da4> │ │ │ │ mov r3, #168 @ 0xa8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r7, [pc, #100] @ 85ce0 <__cxa_atexit@plt+0x798ac> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #16 │ │ │ │ ldr r2, [r4, #-8] │ │ │ │ @@ -124457,26 +124457,26 @@ │ │ │ │ ldr r7, [pc, #68] @ 85d14 <__cxa_atexit@plt+0x798e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffc534 │ │ │ │ bicseq r6, r0, r4, asr r6 │ │ │ │ bicseq r6, r0, r4, lsr #14 │ │ │ │ - mvneq r4, r0, lsl #8 │ │ │ │ - strheq r4, [r6, #76]! @ 0x4c │ │ │ │ + strdeq r4, [r6, #56]! @ 0x38 │ │ │ │ strheq r4, [r6, #68]! @ 0x44 │ │ │ │ - mvneq r4, r8, lsr #9 │ │ │ │ - @ instruction: 0x01e6449c │ │ │ │ - @ instruction: 0x01e64490 │ │ │ │ - mvneq r4, r4, lsl #9 │ │ │ │ - strdeq r4, [r6, #40]! @ 0x28 │ │ │ │ - mvneq r4, r8, asr #7 │ │ │ │ - mvneq r4, ip, lsl r3 │ │ │ │ - mvneq r4, r8, lsl r4 │ │ │ │ + mvneq r4, ip, lsr #9 │ │ │ │ + mvneq r4, r0, lsr #9 │ │ │ │ + @ instruction: 0x01e64494 │ │ │ │ + mvneq r4, r8, lsl #9 │ │ │ │ + mvneq r4, ip, ror r4 │ │ │ │ + strdeq r4, [r6, #32]! │ │ │ │ + mvneq r4, r0, asr #7 │ │ │ │ + mvneq r4, r4, lsl r3 │ │ │ │ mvneq r4, r0, lsl r4 │ │ │ │ + mvneq r4, r8, lsl #8 │ │ │ │ bicseq r6, r0, r8, ror #11 │ │ │ │ @ instruction: 0xffffad50 │ │ │ │ @ instruction: 0xffffa8d0 │ │ │ │ @ instruction: 0xffffaa10 │ │ │ │ bicseq r6, r0, r0, lsl #19 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -124491,15 +124491,15 @@ │ │ │ │ cmp fp, r2 │ │ │ │ bhi 85d80 <__cxa_atexit@plt+0x7994c> │ │ │ │ ldr r3, [pc, #64] @ 85da0 <__cxa_atexit@plt+0x7996c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [pc, #60] @ 85da4 <__cxa_atexit@plt+0x79970> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ ldr r7, [pc, #36] @ 85d9c <__cxa_atexit@plt+0x79968> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 85d98 <__cxa_atexit@plt+0x79964> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -124513,15 +124513,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [pc, #12] @ 85dc4 <__cxa_atexit@plt+0x79990> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, asr #31 │ │ │ │ + strheq r3, [r6, #252]! @ 0xfc │ │ │ │ ldrsheq r6, [r0, #128] @ 0x80 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ bhi 85e14 <__cxa_atexit@plt+0x799e0> │ │ │ │ @@ -124532,15 +124532,15 @@ │ │ │ │ cmp fp, r2 │ │ │ │ bhi 85e24 <__cxa_atexit@plt+0x799f0> │ │ │ │ ldr r3, [pc, #64] @ 85e44 <__cxa_atexit@plt+0x79a10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [pc, #60] @ 85e48 <__cxa_atexit@plt+0x79a14> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ ldr r7, [pc, #36] @ 85e40 <__cxa_atexit@plt+0x79a0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldr r7, [pc, #16] @ 85e3c <__cxa_atexit@plt+0x79a08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -124641,15 +124641,15 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ mov r6, fp │ │ │ │ mov fp, lr │ │ │ │ bx r0 │ │ │ │ - strheq r3, [r6, #248]! @ 0xf8 │ │ │ │ + strheq r3, [r6, #240]! @ 0xf0 │ │ │ │ bicseq r6, r0, r8, asr #14 │ │ │ │ @ instruction: 0x01b92b80 │ │ │ │ andeq r0, r0, r6, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ @@ -124692,21203 +124692,30377 @@ │ │ │ │ str r3, [lr] │ │ │ │ ldr r3, [fp, #-68] @ 0xffffffbc │ │ │ │ ldr r2, [pc, #20] @ 86098 <__cxa_atexit@plt+0x79c64> │ │ │ │ ldr r2, [r4, r2] │ │ │ │ ldr r1, [fp, #-76] @ 0xffffffb4 │ │ │ │ ldr r0, [fp, #-72] @ 0xffffffb8 │ │ │ │ bl 1bc3e08 <__cxa_atexit@plt+0x1bb79d4> │ │ │ │ - mvneq r6, r0, lsr #27 │ │ │ │ + @ instruction: 0x01e66d98 │ │ │ │ @ instruction: 0xffffd1c8 │ │ │ │ @ instruction: 0xffffd1cc │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - b 86228 <__cxa_atexit@plt+0x79df4> │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86144 <__cxa_atexit@plt+0x79d10> │ │ │ │ + ldr r7, [pc, #172] @ 86168 <__cxa_atexit@plt+0x79d34> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r7, r9, sl} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 86128 <__cxa_atexit@plt+0x79cf4> │ │ │ │ + ldr r2, [pc, #156] @ 8616c <__cxa_atexit@plt+0x79d38> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r8, #3] │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 86138 <__cxa_atexit@plt+0x79d04> │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #16 │ │ │ │ + cmp r0, r2 │ │ │ │ + bcc 86154 <__cxa_atexit@plt+0x79d20> │ │ │ │ + ldr lr, [pc, #116] @ 86174 <__cxa_atexit@plt+0x79d40> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str lr, [r6, #4] │ │ │ │ + str r3, [r6, #8] │ │ │ │ + str r1, [r6, #12] │ │ │ │ + str r7, [r6, #16] │ │ │ │ + sub r7, r2, #11 │ │ │ │ + mov r6, r2 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #36] @ 86170 <__cxa_atexit@plt+0x79d3c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + mov r6, #16 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, asr #1 │ │ │ │ + andeq r0, r0, r0, lsr r1 │ │ │ │ + bicseq r6, r0, r4, lsr #11 │ │ │ │ + mvneq r3, r8, ror #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86110 <__cxa_atexit@plt+0x79cdc> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86108 <__cxa_atexit@plt+0x79cd4> │ │ │ │ - ldr r3, [pc, #56] @ 86118 <__cxa_atexit@plt+0x79ce4> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #108] @ 861f4 <__cxa_atexit@plt+0x79dc0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ 8611c <__cxa_atexit@plt+0x79ce8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #3 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 861dc <__cxa_atexit@plt+0x79da8> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #16 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 861e4 <__cxa_atexit@plt+0x79db0> │ │ │ │ + ldr lr, [pc, #64] @ 861f8 <__cxa_atexit@plt+0x79dc4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + str lr, [r6, #4] │ │ │ │ + add lr, r6, #8 │ │ │ │ + stm lr, {r1, r2, r7} │ │ │ │ + sub r7, r3, #11 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc4 │ │ │ │ - mvneq r3, ip, lsl #25 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86150 <__cxa_atexit@plt+0x79d1c> │ │ │ │ - ldr r3, [pc, #28] @ 86158 <__cxa_atexit@plt+0x79d24> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - b 86228 <__cxa_atexit@plt+0x79df4> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, lsr ip │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r6, #16 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + strheq r3, [r6, #208]! @ 0xd0 │ │ │ │ + andeq r0, r0, r2, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 86244 <__cxa_atexit@plt+0x79e10> │ │ │ │ + ldr lr, [pc, #48] @ 86250 <__cxa_atexit@plt+0x79e1c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldmdb r5, {r1, r2} │ │ │ │ + str lr, [r3, #4] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str r1, [r3, #12] │ │ │ │ + str r7, [r3, #16] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r3, r8, asr #26 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8618c <__cxa_atexit@plt+0x79d58> │ │ │ │ - ldr r3, [pc, #28] @ 86194 <__cxa_atexit@plt+0x79d60> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 862e8 <__cxa_atexit@plt+0x79eb4> │ │ │ │ + ldr r7, [pc, #132] @ 862f8 <__cxa_atexit@plt+0x79ec4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r7, r9} │ │ │ │ + ands r2, r8, #3 │ │ │ │ + beq 862bc <__cxa_atexit@plt+0x79e88> │ │ │ │ + ldr r1, [pc, #116] @ 862fc <__cxa_atexit@plt+0x79ec8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + sub r0, r2, #1 │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + ands r1, r7, #3 │ │ │ │ + beq 862cc <__cxa_atexit@plt+0x79e98> │ │ │ │ + ldr r0, [r5] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 862d8 <__cxa_atexit@plt+0x79ea4> │ │ │ │ + ldr r7, [pc, #76] @ 86300 <__cxa_atexit@plt+0x79ecc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - strdeq r3, [r6, #188]! @ 0xbc │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ 86308 <__cxa_atexit@plt+0x79ed4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 86304 <__cxa_atexit@plt+0x79ed0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + strdeq r0, [r0], -r8 │ │ │ │ + mvneq r3, ip, asr fp │ │ │ │ + bicseq r6, r0, r4, lsl #8 │ │ │ │ + strdeq r3, [r6, #164]! @ 0xa4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - b 86228 <__cxa_atexit@plt+0x79df4> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8620c <__cxa_atexit@plt+0x79dd8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86204 <__cxa_atexit@plt+0x79dd0> │ │ │ │ - ldr r3, [pc, #56] @ 86214 <__cxa_atexit@plt+0x79de0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ 86218 <__cxa_atexit@plt+0x79de4> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #80] @ 86370 <__cxa_atexit@plt+0x79f3c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + and r3, r3, #3 │ │ │ │ + sub r1, r3, #1 │ │ │ │ + str r2, [r5] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 86358 <__cxa_atexit@plt+0x79f24> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r2 │ │ │ │ + bne 86360 <__cxa_atexit@plt+0x79f2c> │ │ │ │ + ldr r7, [pc, #36] @ 86374 <__cxa_atexit@plt+0x79f40> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 86378 <__cxa_atexit@plt+0x79f44> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + mvneq r3, r0, asr #21 │ │ │ │ + mvneq r3, ip, ror #20 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #44] @ 863b8 <__cxa_atexit@plt+0x79f84> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #3 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r3, [pc, #40] @ 863bc <__cxa_atexit@plt+0x79f88> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + add r3, r3, #2 │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + and r7, r7, #3 │ │ │ │ + sub r7, r7, #1 │ │ │ │ + cmp r1, r7 │ │ │ │ + addeq r3, r2, #1 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc4 │ │ │ │ - @ instruction: 0x01e63b90 │ │ │ │ + mvneq r3, r4, lsl #21 │ │ │ │ + mvneq r3, r0, asr #20 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #8 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 86260 <__cxa_atexit@plt+0x79e2c> │ │ │ │ - ldr r7, [pc, #52] @ 86270 <__cxa_atexit@plt+0x79e3c> │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86444 <__cxa_atexit@plt+0x7a010> │ │ │ │ + ldr r7, [pc, #116] @ 86454 <__cxa_atexit@plt+0x7a020> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 86254 <__cxa_atexit@plt+0x79e20> │ │ │ │ - mov r7, r9 │ │ │ │ - b 86280 <__cxa_atexit@plt+0x79e4c> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + stmdb r5, {r7, r9} │ │ │ │ + ands r2, r8, #3 │ │ │ │ + beq 86428 <__cxa_atexit@plt+0x79ff4> │ │ │ │ + ldr r1, [pc, #100] @ 86458 <__cxa_atexit@plt+0x7a024> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + sub r0, r2, #1 │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + ands r1, r7, #3 │ │ │ │ + beq 86438 <__cxa_atexit@plt+0x7a004> │ │ │ │ + ldr r7, [pc, #72] @ 8645c <__cxa_atexit@plt+0x7a028> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + cmp r2, r1 │ │ │ │ + addeq r7, r7, #4 │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 86274 <__cxa_atexit@plt+0x79e40> │ │ │ │ + ldr r7, [pc, #20] @ 86460 <__cxa_atexit@plt+0x7a02c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r6, r0, r8, lsl #9 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + strheq r3, [r6, #144]! @ 0x90 │ │ │ │ + bicseq r6, r0, ip, lsr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 862fc <__cxa_atexit@plt+0x79ec8> │ │ │ │ - cmp r2, #3 │ │ │ │ - bne 8635c <__cxa_atexit@plt+0x79f28> │ │ │ │ - bic r2, r7, #3 │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrh r1, [r2, #-2] │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - cmp r1, #3 │ │ │ │ - beq 8639c <__cxa_atexit@plt+0x79f68> │ │ │ │ - cmp r1, #4 │ │ │ │ - bne 863b4 <__cxa_atexit@plt+0x79f80> │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 86404 <__cxa_atexit@plt+0x79fd0> │ │ │ │ - ldr r8, [pc, #352] @ 8642c <__cxa_atexit@plt+0x79ff8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #348] @ 86430 <__cxa_atexit@plt+0x79ffc> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r1, [r7, #1] │ │ │ │ - ldr r7, [r7, #5] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - mov r2, r6 │ │ │ │ - str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - sub r8, r6, #16 │ │ │ │ - stm r8, {r3, r7, lr} │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r7, r6, #5 │ │ │ │ - bx r0 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 863e0 <__cxa_atexit@plt+0x79fac> │ │ │ │ - ldr r8, [pc, #268] @ 86420 <__cxa_atexit@plt+0x79fec> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #264] @ 86424 <__cxa_atexit@plt+0x79ff0> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #260] @ 86428 <__cxa_atexit@plt+0x79ff4> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr ip, [r5, #8]! │ │ │ │ - mov r1, r6 │ │ │ │ - str r9, [r1, #-40]! @ 0xffffffd8 │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - sub r8, r6, #16 │ │ │ │ - stm r8, {r2, r3, lr} │ │ │ │ - stmda r6, {r0, r1} │ │ │ │ - str r3, [r6, #-32] @ 0xffffffe0 │ │ │ │ - str r7, [r6, #-28] @ 0xffffffe4 │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx ip │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 863ec <__cxa_atexit@plt+0x79fb8> │ │ │ │ - ldr r2, [pc, #164] @ 86418 <__cxa_atexit@plt+0x79fe4> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #64] @ 864b8 <__cxa_atexit@plt+0x7a084> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #160] @ 8641c <__cxa_atexit@plt+0x79fe8> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + and r3, r3, #3 │ │ │ │ + sub r1, r3, #1 │ │ │ │ + str r2, [r5] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 864b0 <__cxa_atexit@plt+0x7a07c> │ │ │ │ + ldr r7, [pc, #32] @ 864bc <__cxa_atexit@plt+0x7a088> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + cmp r3, r2 │ │ │ │ + addeq r7, r7, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - mov r1, r6 │ │ │ │ - str r2, [r1, #-20]! @ 0xffffffec │ │ │ │ - stmdb r6, {r3, r7, lr} │ │ │ │ - str r1, [r6] │ │ │ │ - sub r7, r6, #3 │ │ │ │ + ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 863f8 <__cxa_atexit@plt+0x79fc4> │ │ │ │ - ldr r3, [pc, #100] @ 86414 <__cxa_atexit@plt+0x79fe0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - b 863c8 <__cxa_atexit@plt+0x79f94> │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 863f8 <__cxa_atexit@plt+0x79fc4> │ │ │ │ - ldr r3, [pc, #72] @ 86410 <__cxa_atexit@plt+0x79fdc> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + mvneq r3, r8, lsr #18 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #32] @ 864f0 <__cxa_atexit@plt+0x7a0bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r7, [r6] │ │ │ │ - sub r7, r6, #1 │ │ │ │ + ldr r2, [r5, #-4] │ │ │ │ + and r7, r7, #3 │ │ │ │ + sub r7, r7, #1 │ │ │ │ + cmp r2, r7 │ │ │ │ + addeq r3, r3, #4 │ │ │ │ + ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - mov r3, #44 @ 0x2c │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, lsr #23 │ │ │ │ - mvneq r3, r4, asr #23 │ │ │ │ - @ instruction: 0xfffffd44 │ │ │ │ - strdeq r3, [r6, #188]! @ 0xbc │ │ │ │ - @ instruction: 0xfffffe4c │ │ │ │ - @ instruction: 0xfffffe08 │ │ │ │ - mvneq r3, r8, asr ip │ │ │ │ - @ instruction: 0xfffffee8 │ │ │ │ - mvneq r3, ip, lsr #25 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + strdeq r3, [r6, #132]! @ 0x84 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86478 <__cxa_atexit@plt+0x7a044> │ │ │ │ - ldr r3, [pc, #36] @ 86490 <__cxa_atexit@plt+0x7a05c> │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 865b4 <__cxa_atexit@plt+0x7a180> │ │ │ │ + ldr r3, [pc, #176] @ 865c4 <__cxa_atexit@plt+0x7a190> │ │ │ │ add r3, pc, r3 │ │ │ │ - stmda r6, {r3, r8} │ │ │ │ - sub r8, r6, #3 │ │ │ │ - b 86228 <__cxa_atexit@plt+0x79df4> │ │ │ │ - ldr r7, [pc, #20] @ 86494 <__cxa_atexit@plt+0x7a060> │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r9, [r7, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 86584 <__cxa_atexit@plt+0x7a150> │ │ │ │ + ldr r7, [pc, #152] @ 865c8 <__cxa_atexit@plt+0x7a194> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r9, [r8, #3] │ │ │ │ + ldr r1, [r8, #7] │ │ │ │ + ldr r2, [r8, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-16]! │ │ │ │ + str r2, [r3, #8] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + str r9, [r3, #4] │ │ │ │ + str r1, [r3, #12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 86594 <__cxa_atexit@plt+0x7a160> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r1, r3 │ │ │ │ + ldreq r3, [r7, #11] │ │ │ │ + cmpeq r2, r3 │ │ │ │ + beq 865a0 <__cxa_atexit@plt+0x7a16c> │ │ │ │ + ldr r7, [pc, #92] @ 865d4 <__cxa_atexit@plt+0x7a1a0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #36] @ 865cc <__cxa_atexit@plt+0x7a198> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r7, [pc, #20] @ 865d0 <__cxa_atexit@plt+0x7a19c> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffd0 │ │ │ │ - bicseq r6, r0, r4, ror r2 │ │ │ │ - bicseq r6, r0, r8, ror r2 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - mov sl, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r9, [r7, #7] │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ - bicseq r6, r0, r8, asr r2 │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + andeq r0, r0, ip, asr #2 │ │ │ │ + bicseq r6, r0, r4, asr r1 │ │ │ │ + bicseq r6, r0, r0, asr r1 │ │ │ │ + @ instruction: 0x01e63898 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r1, [r7, #11] │ │ │ │ + ldr r0, [pc, #120] @ 8666c <__cxa_atexit@plt+0x7a238> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + stm r5, {r1, r2} │ │ │ │ + mov r3, r5 │ │ │ │ + str r0, [r3, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 86660 <__cxa_atexit@plt+0x7a22c> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 8664c <__cxa_atexit@plt+0x7a218> │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r2, [r5] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 8664c <__cxa_atexit@plt+0x7a218> │ │ │ │ + ldr r3, [pc, #56] @ 86670 <__cxa_atexit@plt+0x7a23c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r7, [pc, #32] @ 86674 <__cxa_atexit@plt+0x7a240> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + bicseq r6, r0, r4, asr #1 │ │ │ │ + strheq r3, [r6, #124]! @ 0x7c │ │ │ │ + andeq r0, r0, r3, asr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 866bc <__cxa_atexit@plt+0x7a288> │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 866bc <__cxa_atexit@plt+0x7a288> │ │ │ │ + ldr r3, [pc, #40] @ 866d0 <__cxa_atexit@plt+0x7a29c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + add r5, r5, #16 │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r7, [pc, #16] @ 866d4 <__cxa_atexit@plt+0x7a2a0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + bicseq r6, r0, r4, asr r0 │ │ │ │ + mvneq r3, ip, asr #14 │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 864fc <__cxa_atexit@plt+0x7a0c8> │ │ │ │ - ldr r3, [pc, #52] @ 86514 <__cxa_atexit@plt+0x7a0e0> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 867ac <__cxa_atexit@plt+0x7a378> │ │ │ │ + ldr r3, [pc, #196] @ 867bc <__cxa_atexit@plt+0x7a388> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 86518 <__cxa_atexit@plt+0x7a0e4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #129 @ 0x81 │ │ │ │ - stmdb r6, {r3, r8} │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #7 │ │ │ │ - b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - ldr r7, [pc, #24] @ 8651c <__cxa_atexit@plt+0x7a0e8> │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r9, [r7, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8676c <__cxa_atexit@plt+0x7a338> │ │ │ │ + ldr r7, [pc, #172] @ 867c0 <__cxa_atexit@plt+0x7a38c> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r9, [r8, #3] │ │ │ │ + ldr r0, [r8, #7] │ │ │ │ + ldr r1, [r8, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-16]! │ │ │ │ + mov r2, r3 │ │ │ │ + ldr r7, [r2, #12]! │ │ │ │ + str r9, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r0, [r2] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8677c <__cxa_atexit@plt+0x7a348> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r0, r3 │ │ │ │ + ldreq r3, [r7, #11] │ │ │ │ + cmpeq r1, r3 │ │ │ │ + beq 86788 <__cxa_atexit@plt+0x7a354> │ │ │ │ + ldr r7, [pc, #112] @ 867d0 <__cxa_atexit@plt+0x7a39c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc4 │ │ │ │ - ldrdeq r3, [r6, #128]! @ 0x80 │ │ │ │ - bicseq r6, r0, r0, lsl r2 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8654c <__cxa_atexit@plt+0x7a118> │ │ │ │ - ldr r3, [pc, #24] @ 86554 <__cxa_atexit@plt+0x7a120> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, lsr r8 │ │ │ │ - ldrheq r6, [r0, #24] │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - mov sl, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r9, [r7, #7] │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ - @ instruction: 0x01d0619c │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 865c0 <__cxa_atexit@plt+0x7a18c> │ │ │ │ - ldr r3, [pc, #52] @ 865d0 <__cxa_atexit@plt+0x7a19c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r5, [pc, #52] @ 867c4 <__cxa_atexit@plt+0x7a390> │ │ │ │ + add r5, pc, r5 │ │ │ │ + ldr r3, [pc, #48] @ 867c8 <__cxa_atexit@plt+0x7a394> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 865d4 <__cxa_atexit@plt+0x7a1a0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add sl, r7, #8 │ │ │ │ - ldm sl, {r1, r9, sl} │ │ │ │ - add r2, r2, #129 @ 0x81 │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r8, r6, #7 │ │ │ │ - b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + str r5, [r2] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r5, r2 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r7, [pc, #24] @ 867cc <__cxa_atexit@plt+0x7a398> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc8 │ │ │ │ - mvneq r3, r4, lsl r8 │ │ │ │ - bicseq r6, r0, r8, lsr r1 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86624 <__cxa_atexit@plt+0x7a1f0> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr r3, [r7, #11] │ │ │ │ - ldr r0, [pc, #40] @ 86634 <__cxa_atexit@plt+0x7a200> │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + andeq r0, r0, r8, ror r1 │ │ │ │ + andeq r0, r0, r0, ror r1 │ │ │ │ + bicseq r5, r0, r4, ror #30 │ │ │ │ + bicseq r5, r0, ip, asr pc │ │ │ │ + mvneq r3, r4, ror r6 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r1, [r7, #11] │ │ │ │ + ldr r0, [pc, #136] @ 86878 <__cxa_atexit@plt+0x7a444> │ │ │ │ add r0, pc, r0 │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - stmda r6, {r1, r8} │ │ │ │ - mov r9, r6 │ │ │ │ - str r0, [r9, #-16]! │ │ │ │ - mov r8, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #20 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + stm r5, {r1, r2} │ │ │ │ + mov r3, r5 │ │ │ │ + str r0, [r3, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8686c <__cxa_atexit@plt+0x7a438> │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r2, [r3, #4]! │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 86858 <__cxa_atexit@plt+0x7a424> │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [r5] │ │ │ │ + cmp r1, r2 │ │ │ │ + bne 86858 <__cxa_atexit@plt+0x7a424> │ │ │ │ + ldr r2, [pc, #68] @ 8687c <__cxa_atexit@plt+0x7a448> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #64] @ 86880 <__cxa_atexit@plt+0x7a44c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + add r8, r1, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r7, [pc, #36] @ 86884 <__cxa_atexit@plt+0x7a450> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + ldrheq r5, [r0, #236] @ 0xec │ │ │ │ + mvneq r3, r4, ror r5 │ │ │ │ + andeq r0, r0, r3, asr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r2, [r3, #12]! │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 868dc <__cxa_atexit@plt+0x7a4a8> │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + cmp r1, r2 │ │ │ │ + bne 868dc <__cxa_atexit@plt+0x7a4a8> │ │ │ │ + ldr r2, [pc, #52] @ 868f0 <__cxa_atexit@plt+0x7a4bc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #48] @ 868f4 <__cxa_atexit@plt+0x7a4c0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + str r2, [r5, #12] │ │ │ │ + add r8, r1, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r7, [pc, #20] @ 868f8 <__cxa_atexit@plt+0x7a4c4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + bicseq r5, r0, r8, lsr lr │ │ │ │ + strdeq r3, [r6, #64]! @ 0x40 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ 86930 <__cxa_atexit@plt+0x7a4fc> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [pc, #32] @ 86934 <__cxa_atexit@plt+0x7a500> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #2 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + addeq r3, r2, #1 │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r3, r4, lsl #10 │ │ │ │ + mvneq r3, r0, asr #9 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8697c <__cxa_atexit@plt+0x7a548> │ │ │ │ + ldr r7, [pc, #52] @ 86990 <__cxa_atexit@plt+0x7a55c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 86970 <__cxa_atexit@plt+0x7a53c> │ │ │ │ + mov r7, r9 │ │ │ │ + b 869a0 <__cxa_atexit@plt+0x7a56c> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 86994 <__cxa_atexit@plt+0x7a560> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff74 │ │ │ │ - ldrsbeq r6, [r0, #8] │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + bicseq r5, r0, r0, lsr #27 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 869ec <__cxa_atexit@plt+0x7a5b8> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 86a1c <__cxa_atexit@plt+0x7a5e8> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #12 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 86a24 <__cxa_atexit@plt+0x7a5f0> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + ldr r1, [pc, #104] @ 86a40 <__cxa_atexit@plt+0x7a60c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmib r6, {r1, r7} │ │ │ │ + str r2, [r6, #12] │ │ │ │ + sub r7, r3, #5 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #8 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 86a2c <__cxa_atexit@plt+0x7a5f8> │ │ │ │ + ldr r7, [pc, #56] @ 86a3c <__cxa_atexit@plt+0x7a608> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r6, #4] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + sub r7, r3, #2 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + mov r6, #12 │ │ │ │ + b 86a30 <__cxa_atexit@plt+0x7a5fc> │ │ │ │ + mov r6, #8 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r3, r8, ror #10 │ │ │ │ + @ instruction: 0x01e63598 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - mov sl, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r9, [r7, #7] │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ - ldrheq r6, [r0, #12] │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 866cc <__cxa_atexit@plt+0x7a298> │ │ │ │ - ldr lr, [pc, #96] @ 866dc <__cxa_atexit@plt+0x7a2a8> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #92] @ 866e0 <__cxa_atexit@plt+0x7a2ac> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86a78 <__cxa_atexit@plt+0x7a644> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ - add r2, r2, #129 @ 0x81 │ │ │ │ - ldr r3, [pc, #72] @ 866e4 <__cxa_atexit@plt+0x7a2b0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r1, [pc, #64] @ 866e8 <__cxa_atexit@plt+0x7a2b4> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 86a80 <__cxa_atexit@plt+0x7a64c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r3, [r6, #-16] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - str r8, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #7 │ │ │ │ - sub sl, r6, #18 │ │ │ │ - b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mov r3, #24 │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc8 │ │ │ │ - mvneq r3, r4, lsr r7 │ │ │ │ - mvneq r3, r8, asr #14 │ │ │ │ - strdeq r3, [r6, #100]! @ 0x64 │ │ │ │ - bicseq r6, r0, r8, lsr #32 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, pc │ │ │ │ + mvneq r3, r4, lsl #6 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8675c <__cxa_atexit@plt+0x7a328> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86754 <__cxa_atexit@plt+0x7a320> │ │ │ │ - ldr r3, [pc, #72] @ 86764 <__cxa_atexit@plt+0x7a330> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86ab8 <__cxa_atexit@plt+0x7a684> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [r7, #16] │ │ │ │ - ldr r8, [r7, #20] │ │ │ │ - ldr r0, [pc, #44] @ 86768 <__cxa_atexit@plt+0x7a334> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r0, [r9, #-16]! │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r1, [pc, #24] @ 86ac0 <__cxa_atexit@plt+0x7a68c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, asr r6 │ │ │ │ - @ instruction: 0xffffff24 │ │ │ │ - bicseq r5, r0, r4, lsr #31 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 867dc <__cxa_atexit@plt+0x7a3a8> │ │ │ │ - ldr lr, [pc, #88] @ 867ec <__cxa_atexit@plt+0x7a3b8> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #84] @ 867f0 <__cxa_atexit@plt+0x7a3bc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldm r7, {r1, r3, r7} │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r9, [pc, #68] @ 867f4 <__cxa_atexit@plt+0x7a3c0> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr ip, [r5] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-32]! @ 0xffffffe0 │ │ │ │ - sub lr, r6, #24 │ │ │ │ - stm lr, {r1, r3, r8} │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r9, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx ip │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ + mvneq r3, r4, asr #5 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 86b08 <__cxa_atexit@plt+0x7a6d4> │ │ │ │ + ldr r7, [pc, #52] @ 86b1c <__cxa_atexit@plt+0x7a6e8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 86afc <__cxa_atexit@plt+0x7a6c8> │ │ │ │ + mov r7, r9 │ │ │ │ + b 86b2c <__cxa_atexit@plt+0x7a6f8> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 86b20 <__cxa_atexit@plt+0x7a6ec> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff60 │ │ │ │ - mvneq r3, ip, asr #12 │ │ │ │ - mvneq r3, ip, ror #11 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + bicseq r5, r0, r8, lsl ip │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 86b94 <__cxa_atexit@plt+0x7a760> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 86bdc <__cxa_atexit@plt+0x7a7a8> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 86be4 <__cxa_atexit@plt+0x7a7b0> │ │ │ │ + ldr lr, [pc, #168] @ 86c04 <__cxa_atexit@plt+0x7a7d0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldr lr, [pc, #148] @ 86c08 <__cxa_atexit@plt+0x7a7d4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #5 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 86bec <__cxa_atexit@plt+0x7a7b8> │ │ │ │ + ldr r1, [pc, #80] @ 86bfc <__cxa_atexit@plt+0x7a7c8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #76] @ 86c00 <__cxa_atexit@plt+0x7a7cc> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #2 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + mov r6, #28 │ │ │ │ + b 86bf0 <__cxa_atexit@plt+0x7a7bc> │ │ │ │ + mov r6, #24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe9c │ │ │ │ + strheq r3, [r6, #56]! @ 0x38 │ │ │ │ + @ instruction: 0xffffff2c │ │ │ │ + strdeq r3, [r6, #60]! @ 0x3c │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86824 <__cxa_atexit@plt+0x7a3f0> │ │ │ │ - ldr r3, [pc, #24] @ 8682c <__cxa_atexit@plt+0x7a3f8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86c40 <__cxa_atexit@plt+0x7a80c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 86c48 <__cxa_atexit@plt+0x7a814> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, ror #10 │ │ │ │ + mvneq r3, ip, lsr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86878 <__cxa_atexit@plt+0x7a444> │ │ │ │ - ldr r3, [pc, #52] @ 86880 <__cxa_atexit@plt+0x7a44c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86c80 <__cxa_atexit@plt+0x7a84c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #36] @ 86884 <__cxa_atexit@plt+0x7a450> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r2, [pc, #28] @ 86888 <__cxa_atexit@plt+0x7a454> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #217 @ 0xd9 │ │ │ │ - stmib r5, {r2, r3} │ │ │ │ - b 19c2634 <__cxa_atexit@plt+0x19b6200> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 86c88 <__cxa_atexit@plt+0x7a854> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, lsr #10 │ │ │ │ - mvneq r3, r8, ror #12 │ │ │ │ - mvneq r3, ip, asr #10 │ │ │ │ - bicseq r5, r0, r8, lsl #29 │ │ │ │ + strdeq r3, [r6, #12]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 868cc <__cxa_atexit@plt+0x7a498> │ │ │ │ - ldr r3, [pc, #40] @ 868d4 <__cxa_atexit@plt+0x7a4a0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #28] @ 868d8 <__cxa_atexit@plt+0x7a4a4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86cc0 <__cxa_atexit@plt+0x7a88c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr sl, [r7, #12] │ │ │ │ - add r9, r3, #217 @ 0xd9 │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 86cc8 <__cxa_atexit@plt+0x7a894> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, asr #9 │ │ │ │ - strdeq r3, [r6, #76]! @ 0x4c │ │ │ │ + strheq r3, [r6, #12]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8690c <__cxa_atexit@plt+0x7a4d8> │ │ │ │ - ldr r3, [pc, #28] @ 86914 <__cxa_atexit@plt+0x7a4e0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86d00 <__cxa_atexit@plt+0x7a8cc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 86d08 <__cxa_atexit@plt+0x7a8d4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, ror r4 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86978 <__cxa_atexit@plt+0x7a544> │ │ │ │ - ldr lr, [pc, #80] @ 86988 <__cxa_atexit@plt+0x7a554> │ │ │ │ + mvneq r3, ip, ror r0 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 86d50 <__cxa_atexit@plt+0x7a91c> │ │ │ │ + ldr r7, [pc, #52] @ 86d64 <__cxa_atexit@plt+0x7a930> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8, r9} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 86d44 <__cxa_atexit@plt+0x7a910> │ │ │ │ + mov r7, sl │ │ │ │ + b 86d74 <__cxa_atexit@plt+0x7a940> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 86d68 <__cxa_atexit@plt+0x7a934> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + bicseq r5, r0, r4, ror #19 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 86df4 <__cxa_atexit@plt+0x7a9c0> │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 86e38 <__cxa_atexit@plt+0x7aa04> │ │ │ │ + add r3, r6, #44 @ 0x2c │ │ │ │ + cmp r0, r3 │ │ │ │ + bcc 86e84 <__cxa_atexit@plt+0x7aa50> │ │ │ │ + ldr lr, [pc, #252] @ 86ea4 <__cxa_atexit@plt+0x7aa70> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #76] @ 8698c <__cxa_atexit@plt+0x7a558> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr r8, [pc, #56] @ 86990 <__cxa_atexit@plt+0x7a55c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ + ldr r8, [pc, #248] @ 86ea8 <__cxa_atexit@plt+0x7aa74> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #244] @ 86eac <__cxa_atexit@plt+0x7aa78> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r0, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr ip, [r5, #12]! │ │ │ │ + str r8, [r6, #4]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ mov r2, r6 │ │ │ │ - str lr, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r0, r7, r8} │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r8, r6, #6 │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #28 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str lr, [r2, #16]! │ │ │ │ + add lr, r6, #24 │ │ │ │ + stm lr, {r0, r1, r9} │ │ │ │ + str r2, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ + sub r7, r3, #5 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r0, r3 │ │ │ │ + bcc 86e7c <__cxa_atexit@plt+0x7aa48> │ │ │ │ + ldr r1, [pc, #140] @ 86e94 <__cxa_atexit@plt+0x7aa60> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #136] @ 86e98 <__cxa_atexit@plt+0x7aa64> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #2 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffa8 │ │ │ │ - mvneq r3, r4, asr #12 │ │ │ │ - mvneq r3, r4, asr #8 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 869dc <__cxa_atexit@plt+0x7a5a8> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr r3, [r7, #11] │ │ │ │ - ldr r0, [pc, #40] @ 869ec <__cxa_atexit@plt+0x7a5b8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - stmdb r6, {r2, r8} │ │ │ │ - str r1, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r0, [r9, #-16]! │ │ │ │ - mov r8, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #20 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r0, r3 │ │ │ │ + bcc 86e7c <__cxa_atexit@plt+0x7aa48> │ │ │ │ + ldr r2, [pc, #80] @ 86e9c <__cxa_atexit@plt+0x7aa68> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #76] @ 86ea0 <__cxa_atexit@plt+0x7aa6c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r1, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #3 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff58 │ │ │ │ + mov r6, #24 │ │ │ │ + b 86e88 <__cxa_atexit@plt+0x7aa54> │ │ │ │ + mov r6, #44 @ 0x2c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe48 │ │ │ │ + mvneq r3, ip, asr r1 │ │ │ │ + @ instruction: 0xfffffdc4 │ │ │ │ + mvneq r3, r0, lsr #2 │ │ │ │ + @ instruction: 0xffffff28 │ │ │ │ + @ instruction: 0xfffffee0 │ │ │ │ + strheq r3, [r6, #24]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86a58 <__cxa_atexit@plt+0x7a624> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86a50 <__cxa_atexit@plt+0x7a61c> │ │ │ │ - ldr r3, [pc, #68] @ 86a60 <__cxa_atexit@plt+0x7a62c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r2, [pc, #56] @ 86a64 <__cxa_atexit@plt+0x7a630> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r1, [pc, #40] @ 86a68 <__cxa_atexit@plt+0x7a634> │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86ee4 <__cxa_atexit@plt+0x7aab0> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 86eec <__cxa_atexit@plt+0x7aab8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - stmda r6, {r1, r2, r7} │ │ │ │ - sub r8, r6, #6 │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r3, r8, asr r3 │ │ │ │ - strheq r3, [r6, #56]! @ 0x38 │ │ │ │ - mvneq r3, ip, asr r3 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86acc <__cxa_atexit@plt+0x7a698> │ │ │ │ - ldr lr, [pc, #80] @ 86adc <__cxa_atexit@plt+0x7a6a8> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #76] @ 86ae0 <__cxa_atexit@plt+0x7a6ac> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r8, [pc, #56] @ 86ae4 <__cxa_atexit@plt+0x7a6b0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r6 │ │ │ │ - str lr, [r3, #-24]! @ 0xffffffe8 │ │ │ │ - str r1, [r6, #-16] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ - sub r8, r6, #6 │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff68 │ │ │ │ - strdeq r3, [r6, #64]! @ 0x40 │ │ │ │ - strdeq r3, [r6, #32]! │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, pc │ │ │ │ + stlexheq r2, r8, [r6] │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86b54 <__cxa_atexit@plt+0x7a720> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86b4c <__cxa_atexit@plt+0x7a718> │ │ │ │ - ldr r3, [pc, #72] @ 86b5c <__cxa_atexit@plt+0x7a728> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 86f24 <__cxa_atexit@plt+0x7aaf0> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [r7, #16] │ │ │ │ - ldr r8, [r7, #20] │ │ │ │ - ldr r0, [pc, #44] @ 86b60 <__cxa_atexit@plt+0x7a72c> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r0, [r9, #-16]! │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r1, [pc, #24] @ 86f2c <__cxa_atexit@plt+0x7aaf8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, ror #4 │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86bd0 <__cxa_atexit@plt+0x7a79c> │ │ │ │ - ldr lr, [pc, #88] @ 86be0 <__cxa_atexit@plt+0x7a7ac> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #84] @ 86be4 <__cxa_atexit@plt+0x7a7b0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldm r7, {r1, r3, r7} │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r9, [pc, #68] @ 86be8 <__cxa_atexit@plt+0x7a7b4> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr ip, [r5] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-32]! @ 0xffffffe0 │ │ │ │ - str r1, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str r8, [r6, #-20] @ 0xffffffec │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r3, r7, r9} │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx ip │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ + mvneq r2, r8, asr lr │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 86f74 <__cxa_atexit@plt+0x7ab40> │ │ │ │ + ldr r7, [pc, #52] @ 86f88 <__cxa_atexit@plt+0x7ab54> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 86f68 <__cxa_atexit@plt+0x7ab34> │ │ │ │ + mov r7, r9 │ │ │ │ + b 86f98 <__cxa_atexit@plt+0x7ab64> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 86f8c <__cxa_atexit@plt+0x7ab58> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff64 │ │ │ │ - mvneq r3, r8, asr r2 │ │ │ │ - strdeq r3, [r6, #24]! │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + bicseq r5, r0, r4, asr #15 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 86ffc <__cxa_atexit@plt+0x7abc8> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 87004 <__cxa_atexit@plt+0x7abd0> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8704c <__cxa_atexit@plt+0x7ac18> │ │ │ │ + ldr lr, [pc, #164] @ 8706c <__cxa_atexit@plt+0x7ac38> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldr lr, [pc, #144] @ 87070 <__cxa_atexit@plt+0x7ac3c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + add r8, r6, #8 │ │ │ │ + stm r8, {r1, r2, lr} │ │ │ │ + str r6, [r6, #20] │ │ │ │ + str r7, [r6, #24] │ │ │ │ + sub r7, r3, #5 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 87054 <__cxa_atexit@plt+0x7ac20> │ │ │ │ + ldr r1, [pc, #72] @ 87064 <__cxa_atexit@plt+0x7ac30> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #68] @ 87068 <__cxa_atexit@plt+0x7ac34> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #3 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #28 │ │ │ │ + b 87058 <__cxa_atexit@plt+0x7ac24> │ │ │ │ + mov r6, #24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe98 │ │ │ │ + mvneq r2, r0, asr pc │ │ │ │ + @ instruction: 0xffffff2c │ │ │ │ + strexheq r2, r0, [r6] │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86c18 <__cxa_atexit@plt+0x7a7e4> │ │ │ │ - ldr r3, [pc, #24] @ 86c20 <__cxa_atexit@plt+0x7a7ec> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 870a8 <__cxa_atexit@plt+0x7ac74> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 870b0 <__cxa_atexit@plt+0x7ac7c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, ror #2 │ │ │ │ + ldrdeq r2, [r6, #196]! @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86c54 <__cxa_atexit@plt+0x7a820> │ │ │ │ - ldr r3, [pc, #28] @ 86c5c <__cxa_atexit@plt+0x7a828> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 870e8 <__cxa_atexit@plt+0x7acb4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 86c6c <__cxa_atexit@plt+0x7a838> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 870f0 <__cxa_atexit@plt+0x7acbc> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, lsr r1 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86ca8 <__cxa_atexit@plt+0x7a874> │ │ │ │ - ldr r3, [pc, #48] @ 86cb0 <__cxa_atexit@plt+0x7a87c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r2, r7} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 86c9c <__cxa_atexit@plt+0x7a868> │ │ │ │ - mov r7, r8 │ │ │ │ - b 86cbc <__cxa_atexit@plt+0x7a888> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + @ instruction: 0x01e62c94 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 87138 <__cxa_atexit@plt+0x7ad04> │ │ │ │ + ldr r7, [pc, #52] @ 8714c <__cxa_atexit@plt+0x7ad18> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 8712c <__cxa_atexit@plt+0x7acf8> │ │ │ │ + mov r7, r9 │ │ │ │ + b 8715c <__cxa_atexit@plt+0x7ad28> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 87150 <__cxa_atexit@plt+0x7ad1c> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + bicseq r5, r0, r4, lsl #12 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 86d18 <__cxa_atexit@plt+0x7a8e4> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86d2c <__cxa_atexit@plt+0x7a8f8> │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r8, [pc, #84] @ 86d38 <__cxa_atexit@plt+0x7a904> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #80] @ 86d3c <__cxa_atexit@plt+0x7a908> │ │ │ │ + beq 871c4 <__cxa_atexit@plt+0x7ad90> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 8720c <__cxa_atexit@plt+0x7add8> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 87214 <__cxa_atexit@plt+0x7ade0> │ │ │ │ + ldr lr, [pc, #168] @ 87234 <__cxa_atexit@plt+0x7ae00> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldr lr, [pc, #148] @ 87238 <__cxa_atexit@plt+0x7ae04> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - mov r2, r6 │ │ │ │ - str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #5 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8721c <__cxa_atexit@plt+0x7ade8> │ │ │ │ + ldr r1, [pc, #80] @ 8722c <__cxa_atexit@plt+0x7adf8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #76] @ 87230 <__cxa_atexit@plt+0x7adfc> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #2 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff44 │ │ │ │ - strheq r3, [r6, #0]! │ │ │ │ - bicseq r5, r0, r0, asr #19 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86d94 <__cxa_atexit@plt+0x7a960> │ │ │ │ - ldr r3, [pc, #60] @ 86d9c <__cxa_atexit@plt+0x7a968> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #52] @ 86da0 <__cxa_atexit@plt+0x7a96c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - ldr r3, [pc, #40] @ 86da4 <__cxa_atexit@plt+0x7a970> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #28] @ 86da8 <__cxa_atexit@plt+0x7a974> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, lsl r0 │ │ │ │ - strdeq r2, [r6, #244]! @ 0xf4 │ │ │ │ - mvneq r2, ip, ror #31 │ │ │ │ - strdeq r3, [r6, #28]! │ │ │ │ - bicseq r5, r0, r0, asr r9 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86df0 <__cxa_atexit@plt+0x7a9bc> │ │ │ │ - ldr r3, [pc, #40] @ 86df8 <__cxa_atexit@plt+0x7a9c4> │ │ │ │ + mov r6, #28 │ │ │ │ + b 87220 <__cxa_atexit@plt+0x7adec> │ │ │ │ + mov r6, #24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe9c │ │ │ │ + mvneq r2, r8, lsl #27 │ │ │ │ + @ instruction: 0xffffff2c │ │ │ │ + mvneq r2, ip, asr #27 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 872a4 <__cxa_atexit@plt+0x7ae70> │ │ │ │ + ldr r3, [pc, #88] @ 872b4 <__cxa_atexit@plt+0x7ae80> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 86de8 <__cxa_atexit@plt+0x7a9b4> │ │ │ │ - b 86e08 <__cxa_atexit@plt+0x7a9d4> │ │ │ │ - ldr r0, [r7] │ │ │ │ + stmdb r5, {r3, sl} │ │ │ │ + ands r2, r9, #3 │ │ │ │ + beq 87280 <__cxa_atexit@plt+0x7ae4c> │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 87290 <__cxa_atexit@plt+0x7ae5c> │ │ │ │ + ldr r8, [pc, #64] @ 872bc <__cxa_atexit@plt+0x7ae88> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b 87298 <__cxa_atexit@plt+0x7ae64> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ + ldr r8, [pc, #32] @ 872b8 <__cxa_atexit@plt+0x7ae84> │ │ │ │ + add r8, pc, r8 │ │ │ │ + mov r7, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #20] @ 872c0 <__cxa_atexit@plt+0x7ae8c> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - bicseq r5, r0, r4, lsl #18 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + @ instruction: 0x01b91a10 │ │ │ │ + @ instruction: 0x01b91a2a │ │ │ │ + ldrheq r5, [r0, #68] @ 0x44 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 86e1c <__cxa_atexit@plt+0x7a9e8> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ 872f8 <__cxa_atexit@plt+0x7aec4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [pc, #32] @ 872fc <__cxa_atexit@plt+0x7aec8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + add r3, r5, #8 │ │ │ │ + and r1, r7, #3 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + cmp r1, #2 │ │ │ │ + moveq r8, r2 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + @ instruction: 0x01b919d2 │ │ │ │ + @ instruction: 0x01b919cc │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 87368 <__cxa_atexit@plt+0x7af34> │ │ │ │ + ldr r3, [pc, #88] @ 87378 <__cxa_atexit@plt+0x7af44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r5, r0, r0, ror #17 │ │ │ │ + stmdb r5, {r3, r9} │ │ │ │ + ands r3, r8, #3 │ │ │ │ + beq 87344 <__cxa_atexit@plt+0x7af10> │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 87354 <__cxa_atexit@plt+0x7af20> │ │ │ │ + ldr r3, [pc, #64] @ 87380 <__cxa_atexit@plt+0x7af4c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + b 8735c <__cxa_atexit@plt+0x7af28> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #32] @ 8737c <__cxa_atexit@plt+0x7af48> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + mov r8, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #20] @ 87384 <__cxa_atexit@plt+0x7af50> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + @ instruction: 0x01b9194c │ │ │ │ + @ instruction: 0x01b91966 │ │ │ │ + ldrsheq r5, [r0, #52] @ 0x34 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86e70 <__cxa_atexit@plt+0x7aa3c> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #52] @ 86e7c <__cxa_atexit@plt+0x7aa48> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ 873bc <__cxa_atexit@plt+0x7af88> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ 86e80 <__cxa_atexit@plt+0x7aa4c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r7, [r6] │ │ │ │ - str r2, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - mov r8, r6 │ │ │ │ - str r1, [r8, #-8]! │ │ │ │ - add r5, r5, #8 │ │ │ │ - sub r7, r6, #15 │ │ │ │ - b 86c6c <__cxa_atexit@plt+0x7a838> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe20 │ │ │ │ - @ instruction: 0xfffffef8 │ │ │ │ - bicseq r5, r0, ip, ror r8 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 86dbc <__cxa_atexit@plt+0x7a988> │ │ │ │ - bicseq r5, r0, r0, ror #16 │ │ │ │ + ldr r8, [pc, #32] @ 873c0 <__cxa_atexit@plt+0x7af8c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + add r3, r5, #8 │ │ │ │ + and r1, r7, #3 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + cmp r1, #2 │ │ │ │ + moveq r8, r2 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + @ instruction: 0x01b9190e │ │ │ │ + @ instruction: 0x01b91908 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov sl, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r3, [pc, #8] @ 873e8 <__cxa_atexit@plt+0x7afb4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + add r8, r3, #2 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + bicseq r5, r0, r4, lsl #7 │ │ │ │ + @ instruction: 0x01d0539c │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86ee4 <__cxa_atexit@plt+0x7aab0> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - ldr r1, [pc, #40] @ 86ef4 <__cxa_atexit@plt+0x7aac0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r8, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - mov r8, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #16 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 87460 <__cxa_atexit@plt+0x7b02c> │ │ │ │ + ldr r3, [pc, #96] @ 87470 <__cxa_atexit@plt+0x7b03c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r7] │ │ │ │ + and r3, r8, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 87438 <__cxa_atexit@plt+0x7b004> │ │ │ │ + cmp r3, #0 │ │ │ │ + bne 8744c <__cxa_atexit@plt+0x7b018> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #60] @ 8747c <__cxa_atexit@plt+0x7b048> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #56] @ 87480 <__cxa_atexit@plt+0x7b04c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #32] @ 87474 <__cxa_atexit@plt+0x7b040> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #28] @ 87478 <__cxa_atexit@plt+0x7b044> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 87484 <__cxa_atexit@plt+0x7b050> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc0 │ │ │ │ - bicseq r5, r0, r8, lsl #16 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86f40 <__cxa_atexit@plt+0x7ab0c> │ │ │ │ - ldr r2, [pc, #52] @ 86f50 <__cxa_atexit@plt+0x7ab1c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r1, [pc, #36] @ 86f54 <__cxa_atexit@plt+0x7ab20> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmda r6, {r1, r2, r7} │ │ │ │ - sub r8, r6, #6 │ │ │ │ + andeq r0, r0, r0, lsl #1 │ │ │ │ + bicseq r5, r0, r8, lsl r3 │ │ │ │ + bicseq r5, r0, r0, lsl r3 │ │ │ │ + bicseq r5, r0, r0, asr #6 │ │ │ │ + bicseq r5, r0, r8, lsr r3 │ │ │ │ + bicseq r5, r0, ip, lsr r3 │ │ │ │ + bicseq r5, r0, r4, lsl #6 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ 874c0 <__cxa_atexit@plt+0x7b08c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [pc, #32] @ 874c4 <__cxa_atexit@plt+0x7b090> │ │ │ │ + add r3, pc, r3 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + moveq r3, r2 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ - b 86dbc <__cxa_atexit@plt+0x7a988> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, asr #29 │ │ │ │ - mvneq r2, ip, ror #28 │ │ │ │ - bicseq r5, r0, r8, lsr #15 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 86fc0 <__cxa_atexit@plt+0x7ab8c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 86fb8 <__cxa_atexit@plt+0x7ab84> │ │ │ │ - ldr r3, [pc, #64] @ 86fc8 <__cxa_atexit@plt+0x7ab94> │ │ │ │ + bicseq r5, r0, r4, ror #5 │ │ │ │ + bicseq r5, r0, r8, asr #5 │ │ │ │ + ldrsheq r5, [r0, #32] │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi 8751c <__cxa_atexit@plt+0x7b0e8> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq 87514 <__cxa_atexit@plt+0x7b0e0> │ │ │ │ + ldr r8, [pc, #40] @ 87524 <__cxa_atexit@plt+0x7b0f0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #36] @ 87528 <__cxa_atexit@plt+0x7b0f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r1, [pc, #40] @ 86fcc <__cxa_atexit@plt+0x7ab98> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + mov r5, r9 │ │ │ │ + b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, ror #27 │ │ │ │ - @ instruction: 0xffffff5c │ │ │ │ - bicseq r5, r0, ip, lsr #14 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8703c <__cxa_atexit@plt+0x7ac08> │ │ │ │ - ldr lr, [pc, #84] @ 8704c <__cxa_atexit@plt+0x7ac18> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #80] @ 87050 <__cxa_atexit@plt+0x7ac1c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r9, [pc, #60] @ 87054 <__cxa_atexit@plt+0x7ac20> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - mov r3, r6 │ │ │ │ - str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r8, [r6, #-16] │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r9, [r6, #-8] │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + @ instruction: 0x01b91781 │ │ │ │ + mvneq r2, r8, asr r8 │ │ │ │ + @ instruction: 0x01d05294 │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #24 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 87574 <__cxa_atexit@plt+0x7b140> │ │ │ │ + ldr r7, [pc, #52] @ 87584 <__cxa_atexit@plt+0x7b150> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + stmib r5, {r8, r9, sl} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 87568 <__cxa_atexit@plt+0x7b134> │ │ │ │ + mov r7, sl │ │ │ │ + b 87598 <__cxa_atexit@plt+0x7b164> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ bx r0 │ │ │ │ - mov r3, #32 │ │ │ │ + ldr r7, [pc, #12] @ 87588 <__cxa_atexit@plt+0x7b154> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff68 │ │ │ │ - mvneq r2, r8, ror #27 │ │ │ │ - mvneq r2, r4, lsl #27 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87084 <__cxa_atexit@plt+0x7ac50> │ │ │ │ - ldr r3, [pc, #24] @ 8708c <__cxa_atexit@plt+0x7ac58> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + bicseq r5, r0, r0, ror #4 │ │ │ │ + bicseq r5, r0, r8, lsr r2 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #116] @ 87618 <__cxa_atexit@plt+0x7b1e4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + and r3, r3, #3 │ │ │ │ + sub r3, r3, #1 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 875f0 <__cxa_atexit@plt+0x7b1bc> │ │ │ │ + ldr r7, [r5] │ │ │ │ + sub r3, r2, #1 │ │ │ │ + cmp r7, r3 │ │ │ │ + bne 875fc <__cxa_atexit@plt+0x7b1c8> │ │ │ │ + ldr r3, [pc, #64] @ 8761c <__cxa_atexit@plt+0x7b1e8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 87610 <__cxa_atexit@plt+0x7b1dc> │ │ │ │ + b 87698 <__cxa_atexit@plt+0x7b264> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, lsl #26 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 870c0 <__cxa_atexit@plt+0x7ac8c> │ │ │ │ - ldr r3, [pc, #28] @ 870c8 <__cxa_atexit@plt+0x7ac94> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 870d8 <__cxa_atexit@plt+0x7aca4> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #28] @ 87620 <__cxa_atexit@plt+0x7b1ec> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, asr #25 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87114 <__cxa_atexit@plt+0x7ace0> │ │ │ │ - ldr r3, [pc, #48] @ 8711c <__cxa_atexit@plt+0x7ace8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + strheq r0, [r0], -r8 │ │ │ │ + mvneq r2, ip, lsl #16 │ │ │ │ + bicseq r5, r0, r0, lsr #3 │ │ │ │ + andeq r0, r0, r5, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r2, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + sub r7, r7, #1 │ │ │ │ + cmp r2, r7 │ │ │ │ + bne 87664 <__cxa_atexit@plt+0x7b230> │ │ │ │ + ldr r2, [pc, #52] @ 87684 <__cxa_atexit@plt+0x7b250> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r3, #16] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8767c <__cxa_atexit@plt+0x7b248> │ │ │ │ + b 87698 <__cxa_atexit@plt+0x7b264> │ │ │ │ + ldr r7, [pc, #28] @ 87688 <__cxa_atexit@plt+0x7b254> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r3, #24]! │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + mvneq r2, r4, lsr #15 │ │ │ │ + bicseq r5, r0, r8, lsr r1 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + and r2, r3, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq 87710 <__cxa_atexit@plt+0x7b2dc> │ │ │ │ + cmp r2, #3 │ │ │ │ + bne 87758 <__cxa_atexit@plt+0x7b324> │ │ │ │ + ldr r1, [pc, #284] @ 877d8 <__cxa_atexit@plt+0x7b3a4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [r3, #1] │ │ │ │ + ldr r3, [r3, #5] │ │ │ │ + str r1, [r5] │ │ │ │ + str r3, [r5, #12] │ │ │ │ + str r2, [r5, #16] │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 877b4 <__cxa_atexit@plt+0x7b380> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 8779c <__cxa_atexit@plt+0x7b368> │ │ │ │ + ldr r3, [pc, #244] @ 877dc <__cxa_atexit@plt+0x7b3a8> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r1, [r7, #1] │ │ │ │ + ldr r0, [r7, #5] │ │ │ │ + str r2, [r5, #-4] │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + stm r5, {r1, r3} │ │ │ │ + str r0, [r5, #16] │ │ │ │ + ldr r3, [pc, #216] @ 877e0 <__cxa_atexit@plt+0x7b3ac> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r2, [pc, #184] @ 877d0 <__cxa_atexit@plt+0x7b39c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r3, #2] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r1, [r3, #12] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 877bc <__cxa_atexit@plt+0x7b388> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 8779c <__cxa_atexit@plt+0x7b368> │ │ │ │ + ldr r3, [pc, #148] @ 877d4 <__cxa_atexit@plt+0x7b3a0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r8, [r5, #8]! │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + stmib r5, {r1, r2} │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r2, [pc, #104] @ 877c8 <__cxa_atexit@plt+0x7b394> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r3, #3] │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #16] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 877b4 <__cxa_atexit@plt+0x7b380> │ │ │ │ + cmp r2, #1 │ │ │ │ + bne 8779c <__cxa_atexit@plt+0x7b368> │ │ │ │ + ldr r2, [pc, #72] @ 877cc <__cxa_atexit@plt+0x7b398> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #8]! │ │ │ │ ldr r2, [r7, #3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r2, r7} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 87108 <__cxa_atexit@plt+0x7acd4> │ │ │ │ - mov r7, r8 │ │ │ │ - b 87128 <__cxa_atexit@plt+0x7acf4> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r7, [pc, #64] @ 877e4 <__cxa_atexit@plt+0x7b3b0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #20 │ │ │ │ + ldr r0, [pc, #56] @ 877e8 <__cxa_atexit@plt+0x7b3b4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr #3 │ │ │ │ + mvneq r2, ip, lsr r7 │ │ │ │ + muleq r0, r4, r1 │ │ │ │ + mvneq r2, r0, lsl #15 │ │ │ │ + andeq r0, r0, r8, lsr r1 │ │ │ │ + andeq r0, r0, ip, ror r1 │ │ │ │ + strheq r2, [r6, #120]! @ 0x78 │ │ │ │ + bicseq r5, r0, r8, lsr #32 │ │ │ │ + bicseq r5, r0, ip, lsl r0 │ │ │ │ + ldrsbeq r4, [r0, #248] @ 0xf8 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mvn r3, r7 │ │ │ │ + tst r3, #3 │ │ │ │ + bne 87838 <__cxa_atexit@plt+0x7b404> │ │ │ │ + ldr r3, [pc, #76] @ 87858 <__cxa_atexit@plt+0x7b424> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #1] │ │ │ │ + ldr r1, [r7, #5] │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r0, [r5, #16] │ │ │ │ + str r1, [r5, #16] │ │ │ │ + sub lr, r5, #4 │ │ │ │ + stm lr, {r0, r2, r3} │ │ │ │ + ldr r3, [pc, #44] @ 8785c <__cxa_atexit@plt+0x7b428> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r7, [pc, #16] @ 87850 <__cxa_atexit@plt+0x7b41c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #20 │ │ │ │ + ldr r0, [pc, #8] @ 87854 <__cxa_atexit@plt+0x7b420> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + bicseq r4, r0, ip, lsl #31 │ │ │ │ + bicseq r4, r0, r0, lsl #31 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + @ instruction: 0x01e62690 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 87184 <__cxa_atexit@plt+0x7ad50> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87198 <__cxa_atexit@plt+0x7ad64> │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r8, [pc, #84] @ 871a4 <__cxa_atexit@plt+0x7ad70> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #80] @ 871a8 <__cxa_atexit@plt+0x7ad74> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r1, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - mov r2, r6 │ │ │ │ - str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff44 │ │ │ │ - mvneq r2, r4, asr #24 │ │ │ │ - bicseq r5, r0, r4, asr r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87200 <__cxa_atexit@plt+0x7adcc> │ │ │ │ - ldr r3, [pc, #60] @ 87208 <__cxa_atexit@plt+0x7add4> │ │ │ │ + bne 87888 <__cxa_atexit@plt+0x7b454> │ │ │ │ + ldr r8, [r5, #4]! │ │ │ │ + ldr r3, [pc, #32] @ 878a0 <__cxa_atexit@plt+0x7b46c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #52] @ 8720c <__cxa_atexit@plt+0x7add8> │ │ │ │ + str r3, [r5] │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r7, [pc, #12] @ 8789c <__cxa_atexit@plt+0x7b468> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + mvneq r2, r0, lsl #11 │ │ │ │ + mvneq r2, r0, asr #12 │ │ │ │ + bicseq r4, r0, r0, lsr #30 │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 878dc <__cxa_atexit@plt+0x7b4a8> │ │ │ │ + ldr r3, [pc, #56] @ 878fc <__cxa_atexit@plt+0x7b4c8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - ldr r3, [pc, #40] @ 87210 <__cxa_atexit@plt+0x7addc> │ │ │ │ + ldr r8, [r5, #4]! │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + stmib r5, {r1, r2} │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r7, [pc, #16] @ 878f4 <__cxa_atexit@plt+0x7b4c0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #16 │ │ │ │ + ldr r0, [pc, #8] @ 878f8 <__cxa_atexit@plt+0x7b4c4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + bicseq r4, r0, r8, ror #29 │ │ │ │ + ldrsbeq r4, [r0, #236] @ 0xec │ │ │ │ + strdeq r2, [r6, #92]! @ 0x5c │ │ │ │ + bicseq r4, r0, r4, asr #29 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #1 │ │ │ │ + bne 87938 <__cxa_atexit@plt+0x7b504> │ │ │ │ + ldr r3, [pc, #56] @ 87958 <__cxa_atexit@plt+0x7b524> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #28] @ 87214 <__cxa_atexit@plt+0x7ade0> │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r7, [pc, #16] @ 87950 <__cxa_atexit@plt+0x7b51c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #20 │ │ │ │ + ldr r0, [pc, #8] @ 87954 <__cxa_atexit@plt+0x7b520> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + bicseq r4, r0, ip, lsl #29 │ │ │ │ + bicseq r4, r0, r0, lsl #29 │ │ │ │ + mvneq r2, r0, lsr #11 │ │ │ │ + bicseq r4, r0, r4, ror lr │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 879c0 <__cxa_atexit@plt+0x7b58c> │ │ │ │ + ldr r7, [pc, #100] @ 879e4 <__cxa_atexit@plt+0x7b5b0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [r5] │ │ │ │ + stmda r5, {r2, r7} │ │ │ │ + sub r7, r5, #28 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 879d0 <__cxa_atexit@plt+0x7b59c> │ │ │ │ + ldr r7, [pc, #76] @ 879e8 <__cxa_atexit@plt+0x7b5b4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ + stmib r5, {r8, r9, sl} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 879b4 <__cxa_atexit@plt+0x7b580> │ │ │ │ + mov r7, sl │ │ │ │ + b 87598 <__cxa_atexit@plt+0x7b164> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ 879f0 <__cxa_atexit@plt+0x7b5bc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 879ec <__cxa_atexit@plt+0x7b5b8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + @ instruction: 0xfffffbf8 │ │ │ │ + bicseq r4, r0, r4, lsl #28 │ │ │ │ + bicseq r4, r0, ip, lsl lr │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ 87a28 <__cxa_atexit@plt+0x7b5f4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [pc, #32] @ 87a2c <__cxa_atexit@plt+0x7b5f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + add r3, r3, #2 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + addeq r3, r2, #1 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, lsr #23 │ │ │ │ - mvneq r2, r8, lsl #23 │ │ │ │ - mvneq r2, r0, lsl #23 │ │ │ │ - @ instruction: 0x01e62d90 │ │ │ │ - bicseq r5, r0, r4, ror #9 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8725c <__cxa_atexit@plt+0x7ae28> │ │ │ │ - ldr r3, [pc, #40] @ 87264 <__cxa_atexit@plt+0x7ae30> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ + mvneq r2, ip, lsl #8 │ │ │ │ + mvneq r2, r8, asr #7 │ │ │ │ + bicseq r4, r0, r8, lsr #27 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov r3, r9 │ │ │ │ + mov sl, r8 │ │ │ │ + sub r1, r5, #4 │ │ │ │ + cmp fp, r1 │ │ │ │ + bhi 87ab0 <__cxa_atexit@plt+0x7b67c> │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r9, [r7, #6] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 87ac0 <__cxa_atexit@plt+0x7b68c> │ │ │ │ + ldr r7, [pc, #116] @ 87ae8 <__cxa_atexit@plt+0x7b6b4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + sub r7, r5, #32 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 87ad4 <__cxa_atexit@plt+0x7b6a0> │ │ │ │ + ldr r7, [pc, #96] @ 87aec <__cxa_atexit@plt+0x7b6b8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + stmib r5, {r8, r9, sl} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 87aa4 <__cxa_atexit@plt+0x7b670> │ │ │ │ + mov r7, sl │ │ │ │ + b 87598 <__cxa_atexit@plt+0x7b164> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, sl │ │ │ │ + mov r9, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #44] @ 87af4 <__cxa_atexit@plt+0x7b6c0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 87af0 <__cxa_atexit@plt+0x7b6bc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + @ instruction: 0xfffffb08 │ │ │ │ + bicseq r4, r0, r0, lsl #26 │ │ │ │ + bicseq r4, r0, ip, lsl sp │ │ │ │ + ldrsbeq r4, [r0, #200] @ 0xc8 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov sl, r8 │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 87b64 <__cxa_atexit@plt+0x7b730> │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r3, [r7, #6] │ │ │ │ + str r9, [r5, #-4] │ │ │ │ + sub r7, r5, #28 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 87b70 <__cxa_atexit@plt+0x7b73c> │ │ │ │ + ldr r7, [pc, #80] @ 87b88 <__cxa_atexit@plt+0x7b754> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r8, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 87254 <__cxa_atexit@plt+0x7ae20> │ │ │ │ - b 87274 <__cxa_atexit@plt+0x7ae40> │ │ │ │ - ldr r0, [r7] │ │ │ │ + str r3, [r5, #8] │ │ │ │ + str sl, [r5, #12] │ │ │ │ + tst sl, #3 │ │ │ │ + beq 87b58 <__cxa_atexit@plt+0x7b724> │ │ │ │ + mov r7, sl │ │ │ │ + b 87598 <__cxa_atexit@plt+0x7b164> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + mov r8, sl │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01d05498 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 87288 <__cxa_atexit@plt+0x7ae54> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r5, r0, r4, ror r4 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r7, [pc, #20] @ 87b8c <__cxa_atexit@plt+0x7b758> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r9, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffa5c │ │ │ │ + bicseq r4, r0, r4, ror #24 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 872dc <__cxa_atexit@plt+0x7aea8> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #52] @ 872e8 <__cxa_atexit@plt+0x7aeb4> │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 87bf0 <__cxa_atexit@plt+0x7b7bc> │ │ │ │ + ldr r3, [pc, #80] @ 87c08 <__cxa_atexit@plt+0x7b7d4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #76] @ 87c0c <__cxa_atexit@plt+0x7b7d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ 872ec <__cxa_atexit@plt+0x7aeb8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r7, [r6] │ │ │ │ - str r2, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - mov r8, r6 │ │ │ │ - str r1, [r8, #-8]! │ │ │ │ - add r5, r5, #8 │ │ │ │ - sub r7, r6, #15 │ │ │ │ - b 870d8 <__cxa_atexit@plt+0x7aca4> │ │ │ │ - mov r3, #20 │ │ │ │ + ldr lr, [pc, #72] @ 87c10 <__cxa_atexit@plt+0x7b7dc> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r1, r6, #30 │ │ │ │ + str r1, [r7, #36] @ 0x24 │ │ │ │ + sub r1, r6, #18 │ │ │ │ + stmib r7, {r3, r8, r9} │ │ │ │ + add r3, r7, #16 │ │ │ │ + stm r3, {r2, r8, r9, lr} │ │ │ │ + str r1, [r7, #32] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 87c14 <__cxa_atexit@plt+0x7b7e0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe20 │ │ │ │ - @ instruction: 0xfffffef8 │ │ │ │ - bicseq r5, r0, r0, lsl r4 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffe84 │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + strheq r2, [r6, #48]! @ 0x30 │ │ │ │ + ldrsheq r4, [r0, #180] @ 0xb4 │ │ │ │ + ldm r5!, {r8, r9, sl} │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 87c70 <__cxa_atexit@plt+0x7b83c> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr lr, [pc, #52] @ 87c78 <__cxa_atexit@plt+0x7b844> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [pc, #48] @ 87c7c <__cxa_atexit@plt+0x7b848> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #217 @ 0xd9 │ │ │ │ + ldr r1, [pc, #40] @ 87c80 <__cxa_atexit@plt+0x7b84c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-20] @ 0xffffffec │ │ │ │ + sub r1, r5, #16 │ │ │ │ + stm r1, {r0, r2, lr} │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + mov r5, r3 │ │ │ │ + b 19c2634 <__cxa_atexit@plt+0x19b6200> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r2, r8, lsr #2 │ │ │ │ + mvneq r2, r4, ror #2 │ │ │ │ + mvneq r2, r8, ror #4 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 87228 <__cxa_atexit@plt+0x7adf4> │ │ │ │ - ldrsheq r5, [r0, #52] @ 0x34 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87350 <__cxa_atexit@plt+0x7af1c> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - ldr r1, [pc, #40] @ 87360 <__cxa_atexit@plt+0x7af2c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r8, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 87ce0 <__cxa_atexit@plt+0x7b8ac> │ │ │ │ + ldr r2, [pc, #48] @ 87cf0 <__cxa_atexit@plt+0x7b8bc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [pc, #44] @ 87cf4 <__cxa_atexit@plt+0x7b8c0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r8, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ mov r8, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc0 │ │ │ │ - @ instruction: 0x01d0539c │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + @ instruction: 0x01b90fae │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 873ac <__cxa_atexit@plt+0x7af78> │ │ │ │ - ldr r2, [pc, #52] @ 873bc <__cxa_atexit@plt+0x7af88> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r1, [pc, #36] @ 873c0 <__cxa_atexit@plt+0x7af8c> │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 87d40 <__cxa_atexit@plt+0x7b90c> │ │ │ │ + ldr r1, [pc, #52] @ 87d50 <__cxa_atexit@plt+0x7b91c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - stmda r6, {r1, r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [pc, #36] @ 87d54 <__cxa_atexit@plt+0x7b920> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r1, r7} │ │ │ │ sub r8, r6, #6 │ │ │ │ - mov r7, r3 │ │ │ │ - b 87228 <__cxa_atexit@plt+0x7adf4> │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, asr sl │ │ │ │ - mvneq r2, r0, lsl #20 │ │ │ │ - bicseq r5, r0, ip, lsr r3 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8742c <__cxa_atexit@plt+0x7aff8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87424 <__cxa_atexit@plt+0x7aff0> │ │ │ │ - ldr r3, [pc, #64] @ 87434 <__cxa_atexit@plt+0x7b000> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r1, [pc, #40] @ 87438 <__cxa_atexit@plt+0x7b004> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ + mvneq r2, r0, asr #1 │ │ │ │ + mvneq r2, r4, rrx │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 87db8 <__cxa_atexit@plt+0x7b984> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 87dc4 <__cxa_atexit@plt+0x7b990> │ │ │ │ + ldr r2, [pc, #76] @ 87dd4 <__cxa_atexit@plt+0x7b9a0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 87dd8 <__cxa_atexit@plt+0x7b9a4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r8, [pc, #56] @ 87ddc <__cxa_atexit@plt+0x7b9a8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, lsl #19 │ │ │ │ - @ instruction: 0xffffff5c │ │ │ │ - bicseq r5, r0, r0, asr #5 │ │ │ │ + @ instruction: 0xffffff74 │ │ │ │ + ldrdeq r1, [r6, #252]! @ 0xfc │ │ │ │ + @ instruction: 0x01b90ed2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 874a8 <__cxa_atexit@plt+0x7b074> │ │ │ │ - ldr lr, [pc, #84] @ 874b8 <__cxa_atexit@plt+0x7b084> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #80] @ 874bc <__cxa_atexit@plt+0x7b088> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r9, [pc, #60] @ 874c0 <__cxa_atexit@plt+0x7b08c> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ - str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r8, [r6, #-16] │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r9, [r6, #-8] │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 87e44 <__cxa_atexit@plt+0x7ba10> │ │ │ │ + ldr r2, [pc, #76] @ 87e54 <__cxa_atexit@plt+0x7ba20> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 87e58 <__cxa_atexit@plt+0x7ba24> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [pc, #52] @ 87e5c <__cxa_atexit@plt+0x7ba28> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - mov r3, #32 │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff68 │ │ │ │ - mvneq r2, ip, ror r9 │ │ │ │ - mvneq r2, r8, lsl r9 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 874f0 <__cxa_atexit@plt+0x7b0bc> │ │ │ │ - ldr r3, [pc, #24] @ 874f8 <__cxa_atexit@plt+0x7b0c4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + @ instruction: 0xffffff54 │ │ │ │ + ldrdeq r1, [r6, #240]! @ 0xf0 │ │ │ │ + mvneq r1, ip, ror #30 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 87eb0 <__cxa_atexit@plt+0x7ba7c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr lr, [pc, #52] @ 87eb8 <__cxa_atexit@plt+0x7ba84> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [pc, #48] @ 87ebc <__cxa_atexit@plt+0x7ba88> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #217 @ 0xd9 │ │ │ │ + ldr r1, [pc, #40] @ 87ec0 <__cxa_atexit@plt+0x7ba8c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-20] @ 0xffffffec │ │ │ │ + sub r1, r5, #16 │ │ │ │ + stm r1, {r0, r2, lr} │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + mov r5, r3 │ │ │ │ + b 19c2634 <__cxa_atexit@plt+0x19b6200> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e62894 │ │ │ │ + mvneq r1, r8, ror #29 │ │ │ │ + mvneq r1, r4, lsr #30 │ │ │ │ + mvneq r2, r8, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8752c <__cxa_atexit@plt+0x7b0f8> │ │ │ │ - ldr r3, [pc, #28] @ 87534 <__cxa_atexit@plt+0x7b100> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 87544 <__cxa_atexit@plt+0x7b110> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r2, ip, asr r8 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87580 <__cxa_atexit@plt+0x7b14c> │ │ │ │ - ldr r3, [pc, #48] @ 87588 <__cxa_atexit@plt+0x7b154> │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 87f20 <__cxa_atexit@plt+0x7baec> │ │ │ │ + ldr r2, [pc, #48] @ 87f30 <__cxa_atexit@plt+0x7bafc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [pc, #44] @ 87f34 <__cxa_atexit@plt+0x7bb00> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r2, r7} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 87574 <__cxa_atexit@plt+0x7b140> │ │ │ │ - mov r7, r8 │ │ │ │ - b 87594 <__cxa_atexit@plt+0x7b160> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r8, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + mov r8, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + @ instruction: 0x01b90d66 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 875f0 <__cxa_atexit@plt+0x7b1bc> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87604 <__cxa_atexit@plt+0x7b1d0> │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r8, [pc, #84] @ 87610 <__cxa_atexit@plt+0x7b1dc> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #80] @ 87614 <__cxa_atexit@plt+0x7b1e0> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r1, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - mov r2, r6 │ │ │ │ - str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 87f80 <__cxa_atexit@plt+0x7bb4c> │ │ │ │ + ldr r1, [pc, #52] @ 87f90 <__cxa_atexit@plt+0x7bb5c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [pc, #36] @ 87f94 <__cxa_atexit@plt+0x7bb60> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r1, r7} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + mvneq r1, r0, lsl #29 │ │ │ │ + mvneq r1, r4, lsr #28 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 87ff8 <__cxa_atexit@plt+0x7bbc4> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88004 <__cxa_atexit@plt+0x7bbd0> │ │ │ │ + ldr r2, [pc, #76] @ 88014 <__cxa_atexit@plt+0x7bbe0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 88018 <__cxa_atexit@plt+0x7bbe4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r8, [pc, #56] @ 8801c <__cxa_atexit@plt+0x7bbe8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r3, #28 │ │ │ │ + mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff44 │ │ │ │ - ldrdeq r2, [r6, #120]! @ 0x78 │ │ │ │ - bicseq r5, r0, r8, ror #1 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8766c <__cxa_atexit@plt+0x7b238> │ │ │ │ - ldr r3, [pc, #60] @ 87674 <__cxa_atexit@plt+0x7b240> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #52] @ 87678 <__cxa_atexit@plt+0x7b244> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - ldr r3, [pc, #40] @ 8767c <__cxa_atexit@plt+0x7b248> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #28] @ 87680 <__cxa_atexit@plt+0x7b24c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, lsr r7 │ │ │ │ - mvneq r2, ip, lsl r7 │ │ │ │ - mvneq r2, r4, lsl r7 │ │ │ │ - mvneq r2, r4, lsr #18 │ │ │ │ - bicseq r5, r0, r8, ror r0 │ │ │ │ + @ instruction: 0xffffff74 │ │ │ │ + @ instruction: 0x01e61d9c │ │ │ │ + @ instruction: 0x01b90c8a │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 876c8 <__cxa_atexit@plt+0x7b294> │ │ │ │ - ldr r3, [pc, #40] @ 876d0 <__cxa_atexit@plt+0x7b29c> │ │ │ │ - add r3, pc, r3 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88084 <__cxa_atexit@plt+0x7bc50> │ │ │ │ + ldr r2, [pc, #76] @ 88094 <__cxa_atexit@plt+0x7bc60> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 88098 <__cxa_atexit@plt+0x7bc64> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 876c0 <__cxa_atexit@plt+0x7b28c> │ │ │ │ - b 876e0 <__cxa_atexit@plt+0x7b2ac> │ │ │ │ - ldr r0, [r7] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [pc, #52] @ 8809c <__cxa_atexit@plt+0x7bc68> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - bicseq r5, r0, ip, lsr #32 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 876f4 <__cxa_atexit@plt+0x7b2c0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r5, r0, r8 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87748 <__cxa_atexit@plt+0x7b314> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #52] @ 87754 <__cxa_atexit@plt+0x7b320> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ 87758 <__cxa_atexit@plt+0x7b324> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r7, [r6] │ │ │ │ - str r2, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - mov r8, r6 │ │ │ │ - str r1, [r8, #-8]! │ │ │ │ - add r5, r5, #8 │ │ │ │ - sub r7, r6, #15 │ │ │ │ - b 87544 <__cxa_atexit@plt+0x7b110> │ │ │ │ - mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe20 │ │ │ │ - @ instruction: 0xfffffef8 │ │ │ │ - ldrheq r4, [r0, #248] @ 0xf8 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff54 │ │ │ │ + @ instruction: 0x01e61d90 │ │ │ │ + mvneq r1, ip, lsr #26 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 880f0 <__cxa_atexit@plt+0x7bcbc> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr lr, [pc, #52] @ 880f8 <__cxa_atexit@plt+0x7bcc4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [pc, #48] @ 880fc <__cxa_atexit@plt+0x7bcc8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #217 @ 0xd9 │ │ │ │ + ldr r1, [pc, #40] @ 88100 <__cxa_atexit@plt+0x7bccc> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-20] @ 0xffffffec │ │ │ │ + sub r1, r5, #16 │ │ │ │ + stm r1, {r0, r2, lr} │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + mov r5, r3 │ │ │ │ + b 19c2634 <__cxa_atexit@plt+0x19b6200> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r8, lsr #25 │ │ │ │ + mvneq r1, r4, ror #25 │ │ │ │ + mvneq r1, r8, ror #27 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 88154 <__cxa_atexit@plt+0x7bd20> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr lr, [pc, #52] @ 8815c <__cxa_atexit@plt+0x7bd28> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [pc, #48] @ 88160 <__cxa_atexit@plt+0x7bd2c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #217 @ 0xd9 │ │ │ │ + ldr r1, [pc, #40] @ 88164 <__cxa_atexit@plt+0x7bd30> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-20] @ 0xffffffec │ │ │ │ + sub r1, r5, #16 │ │ │ │ + stm r1, {r0, r2, lr} │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + mov r5, r3 │ │ │ │ + b 19c2634 <__cxa_atexit@plt+0x19b6200> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r4, asr #24 │ │ │ │ + mvneq r1, r0, lsl #25 │ │ │ │ + mvneq r1, r4, lsl #27 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87790 <__cxa_atexit@plt+0x7b35c> │ │ │ │ - ldr r3, [pc, #28] @ 87798 <__cxa_atexit@plt+0x7b364> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - add sl, r7, #8 │ │ │ │ - ldm sl, {r8, r9, sl} │ │ │ │ - b 864c8 <__cxa_atexit@plt+0x7a094> │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8819c <__cxa_atexit@plt+0x7bd68> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 881a4 <__cxa_atexit@plt+0x7bd70> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r2, [r6, #88]! @ 0x58 │ │ │ │ - bicseq r4, r0, r8, ror pc │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8780c <__cxa_atexit@plt+0x7b3d8> │ │ │ │ - ldr lr, [pc, #92] @ 8781c <__cxa_atexit@plt+0x7b3e8> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #88] @ 87820 <__cxa_atexit@plt+0x7b3ec> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r3, [r7, #16] │ │ │ │ - ldr r7, [r7, #20] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r8, [pc, #64] @ 87824 <__cxa_atexit@plt+0x7b3f0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r9, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ + mvneq r1, r0, ror #23 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8820c <__cxa_atexit@plt+0x7bdd8> │ │ │ │ + ldr r1, [pc, #80] @ 8821c <__cxa_atexit@plt+0x7bde8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + str r1, [r3, #4]! │ │ │ │ + ldr r1, [pc, #60] @ 88220 <__cxa_atexit@plt+0x7bdec> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr lr, [pc, #52] @ 88224 <__cxa_atexit@plt+0x7bdf0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + add r8, r3, #8 │ │ │ │ + stm r8, {r0, r7, lr} │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ sub r8, r6, #6 │ │ │ │ - b 87694 <__cxa_atexit@plt+0x7b260> │ │ │ │ - mov r3, #32 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - strheq r2, [r6, #124]! @ 0x7c │ │ │ │ - strheq r2, [r6, #88]! @ 0x58 │ │ │ │ - bicseq r4, r0, r8, ror #29 │ │ │ │ + @ instruction: 0xffffffa0 │ │ │ │ + @ instruction: 0x01e61d98 │ │ │ │ + mvneq r1, r4, lsr #23 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8787c <__cxa_atexit@plt+0x7b448> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr r0, [r7, #11] │ │ │ │ - ldr r3, [r7, #15] │ │ │ │ - ldr lr, [pc, #44] @ 8788c <__cxa_atexit@plt+0x7b458> │ │ │ │ - add lr, pc, lr │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - stmdb r6, {r1, r8} │ │ │ │ - str r0, [r6] │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ mov r9, r6 │ │ │ │ - str lr, [r9, #-20]! @ 0xffffffec │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 88278 <__cxa_atexit@plt+0x7be44> │ │ │ │ + ldr r2, [pc, #56] @ 88288 <__cxa_atexit@plt+0x7be54> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r3, [pc, #44] @ 8828c <__cxa_atexit@plt+0x7be58> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r1, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r0, [r9, #16] │ │ │ │ mov r8, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #24 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff44 │ │ │ │ - bicseq r4, r0, r0, lsl #29 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + @ instruction: 0x01b90a08 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - mov sl, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r9, [r7, #7] │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ - bicseq r4, r0, r4, ror #28 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87948 <__cxa_atexit@plt+0x7b514> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87940 <__cxa_atexit@plt+0x7b50c> │ │ │ │ - ldr lr, [pc, #112] @ 87950 <__cxa_atexit@plt+0x7b51c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #108] @ 87954 <__cxa_atexit@plt+0x7b520> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r2, [pc, #96] @ 87958 <__cxa_atexit@plt+0x7b524> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ - add r2, r2, #129 @ 0x81 │ │ │ │ - ldr r3, [pc, #76] @ 8795c <__cxa_atexit@plt+0x7b528> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r1, [pc, #68] @ 87960 <__cxa_atexit@plt+0x7b52c> │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 882f4 <__cxa_atexit@plt+0x7bec0> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #12 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 88300 <__cxa_atexit@plt+0x7becc> │ │ │ │ + ldr r1, [pc, #80] @ 88310 <__cxa_atexit@plt+0x7bedc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r3, [r6, #-16] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - str r8, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #7 │ │ │ │ - sub sl, r6, #18 │ │ │ │ - b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mov r3, #24 │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [pc, #72] @ 88314 <__cxa_atexit@plt+0x7bee0> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + add r5, r5, #1 │ │ │ │ + ldr r0, [pc, #56] @ 88318 <__cxa_atexit@plt+0x7bee4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r5, r7} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r1 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r6, r3 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffbc │ │ │ │ - mvneq r2, ip, lsl #9 │ │ │ │ - mvneq r2, r0, asr #9 │ │ │ │ - ldrdeq r2, [r6, #68]! @ 0x44 │ │ │ │ - mvneq r2, r0, lsl #9 │ │ │ │ - ldrheq r4, [r0, #208] @ 0xd0 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 879d4 <__cxa_atexit@plt+0x7b5a0> │ │ │ │ - ldr lr, [pc, #92] @ 879e4 <__cxa_atexit@plt+0x7b5b0> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #88] @ 879e8 <__cxa_atexit@plt+0x7b5b4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ + mvneq r1, ip, lsr #21 │ │ │ │ + mvneq r1, r0, lsl fp │ │ │ │ + strheq r1, [r6, #164]! @ 0xa4 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88380 <__cxa_atexit@plt+0x7bf4c> │ │ │ │ + ldr r2, [pc, #80] @ 88390 <__cxa_atexit@plt+0x7bf5c> │ │ │ │ + add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r3, [r7, #16] │ │ │ │ - ldr r7, [r7, #20] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [pc, #60] @ 88394 <__cxa_atexit@plt+0x7bf60> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r8, [pc, #64] @ 879ec <__cxa_atexit@plt+0x7b5b8> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r9, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ + ldr lr, [pc, #52] @ 88398 <__cxa_atexit@plt+0x7bf64> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r0, [r3, #12] │ │ │ │ + str lr, [r3, #16] │ │ │ │ + str r2, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ sub r8, r6, #6 │ │ │ │ - b 87694 <__cxa_atexit@plt+0x7b260> │ │ │ │ - mov r3, #32 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff30 │ │ │ │ - strdeq r2, [r6, #84]! @ 0x54 │ │ │ │ - strdeq r2, [r6, #48]! @ 0x30 │ │ │ │ - bicseq r4, r0, r4, lsr #26 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ - andeq r0, r1, pc │ │ │ │ + @ instruction: 0xffffff54 │ │ │ │ + mvneq r1, r4, lsr #24 │ │ │ │ + mvneq r1, r0, lsr sl │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 87a68 <__cxa_atexit@plt+0x7b634> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87a60 <__cxa_atexit@plt+0x7b62c> │ │ │ │ - ldr r3, [pc, #80] @ 87a70 <__cxa_atexit@plt+0x7b63c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [r7, #16] │ │ │ │ - ldr r0, [r7, #20] │ │ │ │ - ldr r8, [r7, #24] │ │ │ │ - ldr lr, [pc, #48] @ 87a74 <__cxa_atexit@plt+0x7b640> │ │ │ │ - add lr, pc, lr │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - str r1, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str lr, [r9, #-20]! @ 0xffffffec │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #24 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 88404 <__cxa_atexit@plt+0x7bfd0> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #20 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88410 <__cxa_atexit@plt+0x7bfdc> │ │ │ │ + ldr r2, [pc, #84] @ 88420 <__cxa_atexit@plt+0x7bfec> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #80] @ 88424 <__cxa_atexit@plt+0x7bff0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + ldr r8, [pc, #60] @ 88428 <__cxa_atexit@plt+0x7bff4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + str r0, [r9, #16] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, asr r3 │ │ │ │ - @ instruction: 0xffffff28 │ │ │ │ - @ instruction: 0x01d04c98 │ │ │ │ + @ instruction: 0xffffff54 │ │ │ │ + @ instruction: 0x01e61998 │ │ │ │ + @ instruction: 0x01b9087c │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 87ae8 <__cxa_atexit@plt+0x7b6b4> │ │ │ │ - ldr lr, [pc, #88] @ 87af8 <__cxa_atexit@plt+0x7b6c4> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88498 <__cxa_atexit@plt+0x7c064> │ │ │ │ + ldr lr, [pc, #84] @ 884a8 <__cxa_atexit@plt+0x7c074> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #84] @ 87afc <__cxa_atexit@plt+0x7b6c8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - ldr r2, [r7, #11] │ │ │ │ - ldr r7, [r7, #15] │ │ │ │ - add sl, r0, #1 │ │ │ │ - ldr r9, [pc, #60] @ 87b00 <__cxa_atexit@plt+0x7b6cc> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-36]! @ 0xffffffdc │ │ │ │ - ldr ip, [r5] │ │ │ │ - sub lr, r6, #28 │ │ │ │ - stm lr, {r1, r3, r8} │ │ │ │ - stmdb r6, {r2, r7, r9, sl} │ │ │ │ - str r0, [r6] │ │ │ │ + ldr r1, [pc, #80] @ 884ac <__cxa_atexit@plt+0x7c078> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r0, [r5] │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + ldr lr, [pc, #56] @ 884b0 <__cxa_atexit@plt+0x7c07c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + str r7, [r3, #16] │ │ │ │ + str lr, [r3, #20] │ │ │ │ + str r1, [r3, #24] │ │ │ │ + str r3, [r3, #28] │ │ │ │ sub r7, r6, #6 │ │ │ │ - bx ip │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff58 │ │ │ │ - mvneq r2, r0, asr #6 │ │ │ │ - ldrdeq r2, [r6, #40]! @ 0x28 │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + @ instruction: 0xffffff4c │ │ │ │ + mvneq r1, r4, lsl #19 │ │ │ │ + mvneq r1, ip, lsl r9 │ │ │ │ + @ instruction: 0xfffff74c │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r4, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #20 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 87b48 <__cxa_atexit@plt+0x7b714> │ │ │ │ - ldr r7, [pc, #52] @ 87b58 <__cxa_atexit@plt+0x7b724> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-12]! │ │ │ │ - stmib r5, {r8, r9} │ │ │ │ - tst sl, #3 │ │ │ │ - beq 87b3c <__cxa_atexit@plt+0x7b708> │ │ │ │ - mov r7, sl │ │ │ │ - b 87b6c <__cxa_atexit@plt+0x7b738> │ │ │ │ - ldr r0, [sl] │ │ │ │ - mov r7, sl │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 87b5c <__cxa_atexit@plt+0x7b728> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - bicseq r4, r0, ip, asr #23 │ │ │ │ - ldrheq r4, [r0, #180] @ 0xb4 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - and r2, r3, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 87c0c <__cxa_atexit@plt+0x7b7d8> │ │ │ │ - cmp r2, #3 │ │ │ │ - bne 87c98 <__cxa_atexit@plt+0x7b864> │ │ │ │ - bic r2, r3, #3 │ │ │ │ - ldr r1, [r2] │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 88660 <__cxa_atexit@plt+0x7c22c> │ │ │ │ + ldr r7, [r5] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 88578 <__cxa_atexit@plt+0x7c144> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 885c8 <__cxa_atexit@plt+0x7c194> │ │ │ │ + str r9, [r5, #-12] │ │ │ │ + str sl, [r5, #-8] │ │ │ │ + stmda r5, {r7, r8} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - ldrh r1, [r1, #-2] │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r1, #3 │ │ │ │ - beq 87ce8 <__cxa_atexit@plt+0x7b8b4> │ │ │ │ - cmp r1, #4 │ │ │ │ - bne 87d3c <__cxa_atexit@plt+0x7b908> │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 87d98 <__cxa_atexit@plt+0x7b964> │ │ │ │ - ldr r2, [pc, #572] @ 87df8 <__cxa_atexit@plt+0x7b9c4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #568] @ 87dfc <__cxa_atexit@plt+0x7b9c8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #564] @ 87e00 <__cxa_atexit@plt+0x7b9cc> │ │ │ │ + add r3, r6, #44 @ 0x2c │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 88678 <__cxa_atexit@plt+0x7c244> │ │ │ │ + ldr sl, [pc, #456] @ 886dc <__cxa_atexit@plt+0x7c2a8> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr lr, [pc, #452] @ 886e0 <__cxa_atexit@plt+0x7c2ac> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [r3, #1] │ │ │ │ - ldr r3, [r3, #5] │ │ │ │ - ldr r8, [pc, #552] @ 87e04 <__cxa_atexit@plt+0x7b9d0> │ │ │ │ - add r8, pc, r8 │ │ │ │ - stmdb r6, {r1, r2} │ │ │ │ - sub r1, r6, #3 │ │ │ │ - str r1, [r5] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #-16]! │ │ │ │ - str r1, [r5, #8] │ │ │ │ - str r0, [r6] │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - str r8, [r5, #-8]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 87d90 <__cxa_atexit@plt+0x7b95c> │ │ │ │ - b 87e14 <__cxa_atexit@plt+0x7b9e0> │ │ │ │ + ldr r0, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + ldr r1, [r5], #4 │ │ │ │ + mov r2, r6 │ │ │ │ + str sl, [r2, #4]! │ │ │ │ + str r9, [r2, #24] │ │ │ │ + str r7, [r2, #28] │ │ │ │ + str r1, [r2, #8] │ │ │ │ + str r0, [r2, #12] │ │ │ │ + mov r1, r2 │ │ │ │ + str lr, [r1, #16]! │ │ │ │ + sub r7, r3, #7 │ │ │ │ + cmp r8, #10 │ │ │ │ + ble 88618 <__cxa_atexit@plt+0x7c1e4> │ │ │ │ + ldr lr, [pc, #388] @ 886e4 <__cxa_atexit@plt+0x7c2b0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5] │ │ │ │ + str lr, [r6, #36] @ 0x24 │ │ │ │ + str r1, [r6, #40] @ 0x28 │ │ │ │ + str r2, [r6, #44] @ 0x2c │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + str sl, [r5, #-8] │ │ │ │ + stmda r5, {r7, r9} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 87da0 <__cxa_atexit@plt+0x7b96c> │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #412] @ 87dc4 <__cxa_atexit@plt+0x7b990> │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 88694 <__cxa_atexit@plt+0x7c260> │ │ │ │ + ldr r1, [pc, #308] @ 886cc <__cxa_atexit@plt+0x7c298> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #408] @ 87dc8 <__cxa_atexit@plt+0x7b994> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #404] @ 87dcc <__cxa_atexit@plt+0x7b998> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r3, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r9, [pc, #392] @ 87dd0 <__cxa_atexit@plt+0x7b99c> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r2, [r6, #-20] @ 0xffffffec │ │ │ │ - ldr r2, [pc, #380] @ 87dd4 <__cxa_atexit@plt+0x7b9a0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ - mov r1, r6 │ │ │ │ - str r8, [r1, #-40]! @ 0xffffffd8 │ │ │ │ - str r1, [r5, #8] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #-28]! @ 0xffffffe4 │ │ │ │ - str r1, [r5, #4] │ │ │ │ - mov r1, r6 │ │ │ │ - str r9, [r1, #-12]! │ │ │ │ - str r1, [r5] │ │ │ │ - str r3, [r6] │ │ │ │ - str r0, [r6, #-16] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 87d90 <__cxa_atexit@plt+0x7b95c> │ │ │ │ - b 881d8 <__cxa_atexit@plt+0x7bda4> │ │ │ │ + ldr r0, [r5], #4 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + mov r2, r6 │ │ │ │ + str r1, [r2, #4]! │ │ │ │ + str r0, [r2, #8] │ │ │ │ + str r7, [r2, #12] │ │ │ │ + sub r7, r3, #3 │ │ │ │ + cmp sl, #10 │ │ │ │ + ble 88638 <__cxa_atexit@plt+0x7c204> │ │ │ │ + ldr r1, [pc, #272] @ 886d4 <__cxa_atexit@plt+0x7c2a0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + b 8864c <__cxa_atexit@plt+0x7c218> │ │ │ │ + str sl, [r5, #-8] │ │ │ │ + stmda r5, {r7, r8} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 87da8 <__cxa_atexit@plt+0x7b974> │ │ │ │ - ldr r2, [pc, #264] @ 87db8 <__cxa_atexit@plt+0x7b984> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #260] @ 87dbc <__cxa_atexit@plt+0x7b988> │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 886a0 <__cxa_atexit@plt+0x7c26c> │ │ │ │ + ldr r1, [pc, #212] @ 886bc <__cxa_atexit@plt+0x7c288> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #256] @ 87dc0 <__cxa_atexit@plt+0x7b98c> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r3, [r3, #3] │ │ │ │ - str r2, [r6] │ │ │ │ + ldr r0, [r5], #4 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ mov r2, r6 │ │ │ │ - str r1, [r2, #-8]! │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 87d90 <__cxa_atexit@plt+0x7b95c> │ │ │ │ - b 88314 <__cxa_atexit@plt+0x7bee0> │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 87d98 <__cxa_atexit@plt+0x7b964> │ │ │ │ - ldr r2, [pc, #240] @ 87de8 <__cxa_atexit@plt+0x7b9b4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #236] @ 87dec <__cxa_atexit@plt+0x7b9b8> │ │ │ │ + str r1, [r2, #4]! │ │ │ │ + str r0, [r2, #8] │ │ │ │ + str r7, [r2, #12] │ │ │ │ + sub r7, r3, #3 │ │ │ │ + cmp sl, #10 │ │ │ │ + ble 88644 <__cxa_atexit@plt+0x7c210> │ │ │ │ + ldr r1, [pc, #176] @ 886c4 <__cxa_atexit@plt+0x7c290> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #232] @ 87df0 <__cxa_atexit@plt+0x7b9bc> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #228] @ 87df4 <__cxa_atexit@plt+0x7b9c0> │ │ │ │ + b 8864c <__cxa_atexit@plt+0x7c218> │ │ │ │ + ldr lr, [pc, #208] @ 886f0 <__cxa_atexit@plt+0x7c2bc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [r3, #1] │ │ │ │ - stmdb r6, {r1, r2} │ │ │ │ - sub r1, r6, #3 │ │ │ │ - stm r5, {r0, r1} │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-16]! │ │ │ │ - str r0, [r5, #8] │ │ │ │ - str r3, [r6] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 87d90 <__cxa_atexit@plt+0x7b95c> │ │ │ │ - b 87f6c <__cxa_atexit@plt+0x7bb38> │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 87d98 <__cxa_atexit@plt+0x7b964> │ │ │ │ - ldr r2, [pc, #140] @ 87dd8 <__cxa_atexit@plt+0x7b9a4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ 87ddc <__cxa_atexit@plt+0x7b9a8> │ │ │ │ + ldr r0, [r5] │ │ │ │ + str lr, [r6, #36] @ 0x24 │ │ │ │ + str r2, [r6, #40] @ 0x28 │ │ │ │ + str r1, [r6, #44] @ 0x2c │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r1, [pc, #144] @ 886d0 <__cxa_atexit@plt+0x7c29c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #132] @ 87de0 <__cxa_atexit@plt+0x7b9ac> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #128] @ 87de4 <__cxa_atexit@plt+0x7b9b0> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r3, [r3, #1] │ │ │ │ - stmdb r6, {r1, r2} │ │ │ │ - sub r1, r6, #3 │ │ │ │ - stm r5, {r0, r1} │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-16]! │ │ │ │ - str r0, [r5, #8] │ │ │ │ - str r3, [r6] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 87d90 <__cxa_atexit@plt+0x7b95c> │ │ │ │ - b 880a4 <__cxa_atexit@plt+0x7bc70> │ │ │ │ - ldr r0, [r7] │ │ │ │ + b 8864c <__cxa_atexit@plt+0x7c218> │ │ │ │ + ldr r1, [pc, #116] @ 886c0 <__cxa_atexit@plt+0x7c28c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r2, [r6, #24] │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mov r7, #20 │ │ │ │ - b 87dac <__cxa_atexit@plt+0x7b978> │ │ │ │ - mov r7, #44 @ 0x2c │ │ │ │ - b 87dac <__cxa_atexit@plt+0x7b978> │ │ │ │ - mov r7, #12 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01b91080 │ │ │ │ - @ instruction: 0xffffe86c │ │ │ │ - andeq r0, r0, r0, asr r6 │ │ │ │ - @ instruction: 0x01b9110e │ │ │ │ - @ instruction: 0xffffebcc │ │ │ │ - @ instruction: 0xffffebfc │ │ │ │ - @ instruction: 0xffffec4c │ │ │ │ - andeq r0, r0, ip, ror r5 │ │ │ │ - @ instruction: 0xfffff06c │ │ │ │ - @ instruction: 0x01b90fe7 │ │ │ │ - andeq r0, r0, r4, asr #6 │ │ │ │ - @ instruction: 0xffffee8c │ │ │ │ - @ instruction: 0xfffff52c │ │ │ │ - @ instruction: 0x01b91042 │ │ │ │ - andeq r0, r0, r0, ror #4 │ │ │ │ - @ instruction: 0xfffff34c │ │ │ │ - @ instruction: 0xfffffad4 │ │ │ │ - @ instruction: 0x01b91187 │ │ │ │ - @ instruction: 0xfffff8fc │ │ │ │ - andeq r0, r0, r4, lsr r2 │ │ │ │ - bicseq r4, r0, ip, lsl #18 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - mov r2, #0 │ │ │ │ - cmp r3, #10 │ │ │ │ - movgt r2, #1 │ │ │ │ - ldr r3, [pc, #40] @ 87e54 <__cxa_atexit@plt+0x7ba20> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ - ldr r2, [pc, #32] @ 87e58 <__cxa_atexit@plt+0x7ba24> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #28] @ 87e5c <__cxa_atexit@plt+0x7ba28> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5] │ │ │ │ - and r3, r3, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - moveq r0, r2 │ │ │ │ + ldr r7, [pc, #132] @ 886ec <__cxa_atexit@plt+0x7c2b8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsr #31 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 87ea8 <__cxa_atexit@plt+0x7ba74> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [r5, #16] │ │ │ │ - ldr r0, [pc, #60] @ 87ec4 <__cxa_atexit@plt+0x7ba90> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r1, [r6] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - ldr r1, [r5, #20]! │ │ │ │ - str r0, [r6, #-16] │ │ │ │ - sub r7, r6, #15 │ │ │ │ - bx r1 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 87ec8 <__cxa_atexit@plt+0x7ba94> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #20 │ │ │ │ + ldr r6, [pc, #104] @ 886e8 <__cxa_atexit@plt+0x7c2b4> │ │ │ │ + add r6, pc, r6 │ │ │ │ + mov r2, #44 @ 0x2c │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ + str r6, [r5, #-16]! │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffbfc │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, r8, asr #16 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 87e60 <__cxa_atexit@plt+0x7ba2c> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 87f28 <__cxa_atexit@plt+0x7baf4> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [r5, #16] │ │ │ │ - ldr r0, [pc, #60] @ 87f44 <__cxa_atexit@plt+0x7bb10> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r1, [r6] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - ldr r1, [r5, #20]! │ │ │ │ - str r0, [r6, #-16] │ │ │ │ - sub r7, r6, #15 │ │ │ │ - bx r1 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 87f48 <__cxa_atexit@plt+0x7bb14> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #20 │ │ │ │ + ldr r6, [pc, #60] @ 886d8 <__cxa_atexit@plt+0x7c2a4> │ │ │ │ + add r6, pc, r6 │ │ │ │ + b 886a8 <__cxa_atexit@plt+0x7c274> │ │ │ │ + ldr r6, [pc, #32] @ 886c8 <__cxa_atexit@plt+0x7c294> │ │ │ │ + add r6, pc, r6 │ │ │ │ + mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ + str r6, [r5, #-12]! │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffff92c │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, r8, asr #15 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 87ee0 <__cxa_atexit@plt+0x7baac> │ │ │ │ - bicseq r4, r0, r0, lsr #15 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - mov r2, #0 │ │ │ │ - cmp r3, #10 │ │ │ │ - movgt r2, #1 │ │ │ │ - ldr r3, [pc, #40] @ 87fac <__cxa_atexit@plt+0x7bb78> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ - ldr r2, [pc, #32] @ 87fb0 <__cxa_atexit@plt+0x7bb7c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #28] @ 87fb4 <__cxa_atexit@plt+0x7bb80> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5] │ │ │ │ - and r3, r3, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - moveq r0, r2 │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r8, asr #28 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 87ff0 <__cxa_atexit@plt+0x7bbbc> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #52] @ 8800c <__cxa_atexit@plt+0x7bbd8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #-8] │ │ │ │ + @ instruction: 0xfffff63c │ │ │ │ + @ instruction: 0xfffff654 │ │ │ │ + @ instruction: 0xfffff7d4 │ │ │ │ + andeq r0, r0, r4, asr #3 │ │ │ │ + @ instruction: 0xfffff8cc │ │ │ │ + @ instruction: 0xfffff8a0 │ │ │ │ + @ instruction: 0xfffffa64 │ │ │ │ + andeq r0, r0, r0, lsr r1 │ │ │ │ + @ instruction: 0xfffffb90 │ │ │ │ + @ instruction: 0xfffffbec │ │ │ │ + @ instruction: 0xfffffed4 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + @ instruction: 0x01d0419c │ │ │ │ + @ instruction: 0xfffffc10 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r6 │ │ │ │ + str r7, [r5, #12] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8879c <__cxa_atexit@plt+0x7c368> │ │ │ │ + ldr lr, [pc, #152] @ 887b4 <__cxa_atexit@plt+0x7c380> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r7, #1] │ │ │ │ + ldr r9, [r7, #5] │ │ │ │ + ldmib r5, {r1, r8} │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + mov r3, r2 │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + ldr lr, [pc, #124] @ 887b8 <__cxa_atexit@plt+0x7c384> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r0, [r3, #12] │ │ │ │ + str r1, [r3, #24] │ │ │ │ + str r9, [r3, #28] │ │ │ │ + mov r1, r3 │ │ │ │ + str lr, [r1, #16]! │ │ │ │ + add r5, r5, #20 │ │ │ │ sub r7, r6, #7 │ │ │ │ + cmp r8, #10 │ │ │ │ + ble 88780 <__cxa_atexit@plt+0x7c34c> │ │ │ │ + ldr lr, [pc, #80] @ 887bc <__cxa_atexit@plt+0x7c388> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5] │ │ │ │ + str lr, [r2, #36] @ 0x24 │ │ │ │ + str r1, [r2, #40] @ 0x28 │ │ │ │ + str r3, [r2, #44] @ 0x2c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 88010 <__cxa_atexit@plt+0x7bbdc> │ │ │ │ + ldr lr, [pc, #60] @ 887c4 <__cxa_atexit@plt+0x7c390> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5] │ │ │ │ + str lr, [r2, #36] @ 0x24 │ │ │ │ + str r3, [r2, #40] @ 0x28 │ │ │ │ + str r1, [r2, #44] @ 0x2c │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #28] @ 887c0 <__cxa_atexit@plt+0x7c38c> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ + mov r2, #44 @ 0x2c │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffff470 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, ip, ror #13 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 87fb8 <__cxa_atexit@plt+0x7bb84> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88060 <__cxa_atexit@plt+0x7bc2c> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #52] @ 8807c <__cxa_atexit@plt+0x7bc48> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + @ instruction: 0xfffff988 │ │ │ │ + @ instruction: 0xfffff9cc │ │ │ │ + @ instruction: 0xfffffcc8 │ │ │ │ + @ instruction: 0xffffff54 │ │ │ │ + @ instruction: 0xfffffaa8 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r6 │ │ │ │ + str r7, [r5, #8] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 88840 <__cxa_atexit@plt+0x7c40c> │ │ │ │ + ldr lr, [pc, #104] @ 88858 <__cxa_atexit@plt+0x7c424> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + mov r3, r2 │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + add r5, r5, #16 │ │ │ │ + sub r7, r6, #3 │ │ │ │ + cmp r0, #10 │ │ │ │ + ble 88828 <__cxa_atexit@plt+0x7c3f4> │ │ │ │ + ldr r1, [pc, #60] @ 88860 <__cxa_atexit@plt+0x7c42c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + b 88830 <__cxa_atexit@plt+0x7c3fc> │ │ │ │ + ldr r1, [pc, #44] @ 8885c <__cxa_atexit@plt+0x7c428> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r1, [r2, #20] │ │ │ │ + str r3, [r2, #24] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 88080 <__cxa_atexit@plt+0x7bc4c> │ │ │ │ + ldr r3, [pc, #28] @ 88864 <__cxa_atexit@plt+0x7c430> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ + mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffff2cc │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, ip, ror r6 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 88028 <__cxa_atexit@plt+0x7bbf4> │ │ │ │ - bicseq r4, r0, r8, ror #12 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - mov r2, #0 │ │ │ │ - cmp r3, #10 │ │ │ │ - movgt r2, #1 │ │ │ │ - ldr r3, [pc, #40] @ 880e4 <__cxa_atexit@plt+0x7bcb0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ - ldr r2, [pc, #32] @ 880e8 <__cxa_atexit@plt+0x7bcb4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #28] @ 880ec <__cxa_atexit@plt+0x7bcb8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5] │ │ │ │ - and r3, r3, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - moveq r0, r2 │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r0, lsl sp │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88128 <__cxa_atexit@plt+0x7bcf4> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #52] @ 88144 <__cxa_atexit@plt+0x7bd10> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + @ instruction: 0xfffff674 │ │ │ │ + @ instruction: 0xfffff6b0 │ │ │ │ + @ instruction: 0xfffff804 │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r6 │ │ │ │ + str r7, [r5, #8] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 888e0 <__cxa_atexit@plt+0x7c4ac> │ │ │ │ + ldr lr, [pc, #104] @ 888f8 <__cxa_atexit@plt+0x7c4c4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r3, r2 │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + add r5, r5, #16 │ │ │ │ + sub r7, r6, #3 │ │ │ │ + cmp r0, #10 │ │ │ │ + ble 888c8 <__cxa_atexit@plt+0x7c494> │ │ │ │ + ldr r1, [pc, #60] @ 88900 <__cxa_atexit@plt+0x7c4cc> │ │ │ │ + add r1, pc, r1 │ │ │ │ + b 888d0 <__cxa_atexit@plt+0x7c49c> │ │ │ │ + ldr r1, [pc, #44] @ 888fc <__cxa_atexit@plt+0x7c4c8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r1, [r2, #20] │ │ │ │ + str r3, [r2, #24] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 88148 <__cxa_atexit@plt+0x7bd14> │ │ │ │ + ldr r3, [pc, #28] @ 88904 <__cxa_atexit@plt+0x7c4d0> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ + mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffeecc │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - ldrheq r4, [r0, #84] @ 0x54 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 880f0 <__cxa_atexit@plt+0x7bcbc> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88198 <__cxa_atexit@plt+0x7bd64> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #52] @ 881b4 <__cxa_atexit@plt+0x7bd80> │ │ │ │ + @ instruction: 0xfffff394 │ │ │ │ + @ instruction: 0xfffff3d0 │ │ │ │ + @ instruction: 0xfffff524 │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8897c <__cxa_atexit@plt+0x7c548> │ │ │ │ + ldr r7, [pc, #100] @ 8898c <__cxa_atexit@plt+0x7c558> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r7, r8, r9} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 88960 <__cxa_atexit@plt+0x7c52c> │ │ │ │ + ldr r2, [pc, #84] @ 88990 <__cxa_atexit@plt+0x7c55c> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx r0 │ │ │ │ + ldr sl, [sl, #3] │ │ │ │ ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 881b8 <__cxa_atexit@plt+0x7bd84> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffed28 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, r4, asr #10 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + str sl, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 88970 <__cxa_atexit@plt+0x7c53c> │ │ │ │ + ldmdb r5, {r8, r9} │ │ │ │ str r7, [r5] │ │ │ │ - b 88160 <__cxa_atexit@plt+0x7bd2c> │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - mov r2, #0 │ │ │ │ - cmp r3, #10 │ │ │ │ - movgt r2, #1 │ │ │ │ - ldr r3, [pc, #40] @ 88218 <__cxa_atexit@plt+0x7bde4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ - ldr r2, [pc, #32] @ 8821c <__cxa_atexit@plt+0x7bde8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #28] @ 88220 <__cxa_atexit@plt+0x7bdec> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5] │ │ │ │ - and r3, r3, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - moveq r0, r2 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldrdeq r1, [r6, #188]! @ 0xbc │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88264 <__cxa_atexit@plt+0x7be30> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #56] @ 88280 <__cxa_atexit@plt+0x7be4c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r2, [r6] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - sub r7, r6, #11 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 88284 <__cxa_atexit@plt+0x7be50> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #16 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffe924 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ + ldr r7, [pc, #16] @ 88994 <__cxa_atexit@plt+0x7c560> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + andeq r0, r0, r8, lsr #1 │ │ │ │ + bicseq r3, r0, r4, lsl #29 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 88224 <__cxa_atexit@plt+0x7bdf0> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 882d4 <__cxa_atexit@plt+0x7bea0> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #52] @ 882f0 <__cxa_atexit@plt+0x7bebc> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r2, [r6] │ │ │ │ - stmdb r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - sub r7, r6, #11 │ │ │ │ + ldr r2, [pc, #52] @ 889dc <__cxa_atexit@plt+0x7c5a8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #12]! │ │ │ │ + str r2, [r5] │ │ │ │ + str sl, [r3] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 889d4 <__cxa_atexit@plt+0x7c5a0> │ │ │ │ + ldmib r5, {r8, r9} │ │ │ │ + str r7, [r5, #12] │ │ │ │ + mov r5, r3 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 882f4 <__cxa_atexit@plt+0x7bec0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #16 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffe6e0 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr sl, [r5, #12]! │ │ │ │ + ldmdb r5, {r8, r9} │ │ │ │ str r7, [r5] │ │ │ │ - b 88298 <__cxa_atexit@plt+0x7be64> │ │ │ │ - bicseq r4, r0, ip, lsl #8 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - mov r2, #0 │ │ │ │ - cmp r3, #10 │ │ │ │ - movgt r2, #1 │ │ │ │ - ldr r3, [pc, #40] @ 88354 <__cxa_atexit@plt+0x7bf20> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ - ldr r2, [pc, #32] @ 88358 <__cxa_atexit@plt+0x7bf24> │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 88a54 <__cxa_atexit@plt+0x7c620> │ │ │ │ + ldr r2, [pc, #68] @ 88a5c <__cxa_atexit@plt+0x7c628> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #28] @ 8835c <__cxa_atexit@plt+0x7bf28> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5] │ │ │ │ - and r3, r3, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - moveq r0, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 88a44 <__cxa_atexit@plt+0x7c610> │ │ │ │ + ldr r9, [r5, #-4]! │ │ │ │ + str r8, [r5] │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + mov sl, #0 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsr #21 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8839c <__cxa_atexit@plt+0x7bf68> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #52] @ 883b8 <__cxa_atexit@plt+0x7bf84> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r2, [r6] │ │ │ │ - stmdb r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - sub r7, r6, #11 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 883bc <__cxa_atexit@plt+0x7bf88> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #16 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffe3f4 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, r4, asr r3 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #8]! │ │ │ │ str r7, [r5] │ │ │ │ - b 88360 <__cxa_atexit@plt+0x7bf2c> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88410 <__cxa_atexit@plt+0x7bfdc> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #52] @ 8842c <__cxa_atexit@plt+0x7bff8> │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + mov sl, #0 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88abc <__cxa_atexit@plt+0x7c688> │ │ │ │ + ldr r1, [pc, #48] @ 88ad4 <__cxa_atexit@plt+0x7c6a0> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r2, [r6] │ │ │ │ - stmdb r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - sub r7, r6, #11 │ │ │ │ + ldr r2, [r5], #4 │ │ │ │ + stmib r3, {r1, r8, r9} │ │ │ │ + sub r8, r6, #7 │ │ │ │ + mov r9, sl │ │ │ │ + mov sl, r2 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + ldr r7, [pc, #20] @ 88ad8 <__cxa_atexit@plt+0x7c6a4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 88430 <__cxa_atexit@plt+0x7bffc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #16 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffe1ec │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r4, r0, r0, ror #5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 883d4 <__cxa_atexit@plt+0x7bfa0> │ │ │ │ - bicseq r4, r0, r8, asr #5 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + bicseq r3, r0, r8, asr #26 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - mov sl, r9 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88494 <__cxa_atexit@plt+0x7c060> │ │ │ │ - ldr r3, [pc, #56] @ 884a8 <__cxa_atexit@plt+0x7c074> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #48] @ 884ac <__cxa_atexit@plt+0x7c078> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #36] @ 884b0 <__cxa_atexit@plt+0x7c07c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #129 @ 0x81 │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ - ldr r7, [pc, #24] @ 884b4 <__cxa_atexit@plt+0x7c080> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 88b44 <__cxa_atexit@plt+0x7c710> │ │ │ │ + ldr r7, [pc, #88] @ 88b58 <__cxa_atexit@plt+0x7c724> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8, r9} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 88b38 <__cxa_atexit@plt+0x7c704> │ │ │ │ + str sl, [r3, #-12] │ │ │ │ + ldr r7, [pc, #68] @ 88b5c <__cxa_atexit@plt+0x7c728> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldmdb r3, {r8, r9} │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r7, [pc, #52] @ 88b60 <__cxa_atexit@plt+0x7c72c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r3, #-8] │ │ │ │ + mov sl, #0 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 88b64 <__cxa_atexit@plt+0x7c730> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r9, sl │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r1, [r6, #128]! @ 0x80 │ │ │ │ - mvneq r1, ip, ror #17 │ │ │ │ - mvneq r1, ip, lsr #18 │ │ │ │ - @ instruction: 0x01d04290 │ │ │ │ - bicseq r4, r0, r0, asr r2 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + mvneq r1, r8, asr #4 │ │ │ │ + mvneq r1, ip, lsr #4 │ │ │ │ + bicseq r3, r0, r4, asr #25 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r7, [pc, #32] @ 88b9c <__cxa_atexit@plt+0x7c768> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldmib r5, {r8, r9} │ │ │ │ + str r7, [r5, #8] │ │ │ │ + ldr r7, [pc, #16] @ 88ba0 <__cxa_atexit@plt+0x7c76c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r5, #4] │ │ │ │ + mov sl, #0 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + mvneq r1, r4, ror #3 │ │ │ │ + mvneq r1, r8, asr #3 │ │ │ │ andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov sl, r9 │ │ │ │ - mov r9, r8 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + mov r3, r9 │ │ │ │ + mov sl, r8 │ │ │ │ + sub r1, r5, #4 │ │ │ │ + cmp fp, r1 │ │ │ │ + bhi 88c00 <__cxa_atexit@plt+0x7c7cc> │ │ │ │ + str r3, [r1] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ - b 864c8 <__cxa_atexit@plt+0x7a094> │ │ │ │ - bicseq r4, r0, r8, asr #4 │ │ │ │ + ldr r9, [r7, #6] │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #12 │ │ │ │ + cmp r0, r2 │ │ │ │ + bcc 88c10 <__cxa_atexit@plt+0x7c7dc> │ │ │ │ + ldr r1, [pc, #76] @ 88c34 <__cxa_atexit@plt+0x7c800> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stmib r6, {r1, r8, r9} │ │ │ │ + sub r8, r2, #7 │ │ │ │ + mov r6, r2 │ │ │ │ + mov r9, sl │ │ │ │ + mov sl, r3 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, sl │ │ │ │ + mov r9, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 88c30 <__cxa_atexit@plt+0x7c7fc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r6, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r1 │ │ │ │ + mov r6, r2 │ │ │ │ + bx r0 │ │ │ │ + ldrsheq r3, [r0, #180] @ 0xb4 │ │ │ │ + @ instruction: 0xfffffe18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov r9, r8 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + mov sl, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b 88458 <__cxa_atexit@plt+0x7c024> │ │ │ │ - bicseq r4, r0, ip, lsl r2 │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 88ca8 <__cxa_atexit@plt+0x7c874> │ │ │ │ + ldr r3, [pc, #84] @ 88cb8 <__cxa_atexit@plt+0x7c884> │ │ │ │ + add r3, pc, r3 │ │ │ │ + stmdb r5, {r3, r8, r9} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 88c98 <__cxa_atexit@plt+0x7c864> │ │ │ │ + ldr r3, [pc, #68] @ 88cbc <__cxa_atexit@plt+0x7c888> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r2, [pc, #60] @ 88cc0 <__cxa_atexit@plt+0x7c88c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str sl, [r5, #-12] │ │ │ │ + stmdb r5, {r2, r3} │ │ │ │ + mov r5, r7 │ │ │ │ + mov sl, #0 │ │ │ │ + b 884cc <__cxa_atexit@plt+0x7c098> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 88cc4 <__cxa_atexit@plt+0x7c890> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff08 │ │ │ │ + mvneq r1, r8, ror #1 │ │ │ │ + ldrdeq r1, [r6, #4]! │ │ │ │ + bicseq r3, r0, r0, ror #22 │ │ │ │ andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov sl, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - b 87b10 <__cxa_atexit@plt+0x7b6dc> │ │ │ │ - andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + mov sl, r8 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 88cfc <__cxa_atexit@plt+0x7c8c8> │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + str r9, [r5] │ │ │ │ + mov r9, r7 │ │ │ │ + b 88914 <__cxa_atexit@plt+0x7c4e0> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r8, sl │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8858c <__cxa_atexit@plt+0x7c158> │ │ │ │ - ldr r7, [pc, #108] @ 885a4 <__cxa_atexit@plt+0x7c170> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #104] @ 885a8 <__cxa_atexit@plt+0x7c174> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #100] @ 885ac <__cxa_atexit@plt+0x7c178> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #96] @ 885b0 <__cxa_atexit@plt+0x7c17c> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #52 @ 0x34 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 88d94 <__cxa_atexit@plt+0x7c960> │ │ │ │ + ldr sl, [pc, #120] @ 88dac <__cxa_atexit@plt+0x7c978> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr ip, [pc, #116] @ 88db0 <__cxa_atexit@plt+0x7c97c> │ │ │ │ + add ip, pc, ip │ │ │ │ + ldr r1, [pc, #112] @ 88db4 <__cxa_atexit@plt+0x7c980> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ - sub r1, r6, #34 @ 0x22 │ │ │ │ - sub r2, r6, #27 │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - sub r1, r6, #18 │ │ │ │ - str r3, [r6, #-36] @ 0xffffffdc │ │ │ │ - str r8, [r6, #-32] @ 0xffffffe0 │ │ │ │ - sub r2, r6, #28 │ │ │ │ - stm r2, {r7, r8, r9} │ │ │ │ - str r8, [r6, #-16] │ │ │ │ - str lr, [r6, #-12] │ │ │ │ - str r1, [r6, #-8] │ │ │ │ + sub r3, r6, #46 @ 0x2e │ │ │ │ + sub r2, r6, #35 @ 0x23 │ │ │ │ + sub lr, r6, #22 │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + str r1, [r7, #40] @ 0x28 │ │ │ │ + str lr, [r7, #44] @ 0x2c │ │ │ │ + str r2, [r7, #48] @ 0x30 │ │ │ │ + str r3, [r7, #52] @ 0x34 │ │ │ │ + str ip, [r7, #4] │ │ │ │ + add lr, r7, #8 │ │ │ │ + stm lr, {r8, r9, sl} │ │ │ │ + str r8, [r7, #20] │ │ │ │ + str r9, [r7, #24] │ │ │ │ + ldr r3, [pc, #52] @ 88db8 <__cxa_atexit@plt+0x7c984> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r7, #28] │ │ │ │ + str r8, [r7, #32] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 885b4 <__cxa_atexit@plt+0x7c180> │ │ │ │ + ldr r7, [pc, #32] @ 88dbc <__cxa_atexit@plt+0x7c988> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ + mov r3, #52 @ 0x34 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffac │ │ │ │ - @ instruction: 0xffffff84 │ │ │ │ - @ instruction: 0xffffffb8 │ │ │ │ - mvneq r1, ip, lsr sl │ │ │ │ - bicseq r4, r0, r0, lsr #3 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ + @ instruction: 0xffffff0c │ │ │ │ + @ instruction: 0xfffffe70 │ │ │ │ + mvneq r1, ip, lsr r2 │ │ │ │ + @ instruction: 0xffffff4c │ │ │ │ + bicseq r3, r0, r8, ror sl │ │ │ │ + ldm r5!, {r8, r9, sl} │ │ │ │ + b 891ac <__cxa_atexit@plt+0x7cd78> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 885e4 <__cxa_atexit@plt+0x7c1b0> │ │ │ │ - ldr r3, [pc, #24] @ 885ec <__cxa_atexit@plt+0x7c1b8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 88e00 <__cxa_atexit@plt+0x7c9cc> │ │ │ │ + ldr r8, [pc, #36] @ 88e08 <__cxa_atexit@plt+0x7c9d4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r2, [pc, #28] @ 88e0c <__cxa_atexit@plt+0x7c9d8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsr #15 │ │ │ │ + @ instruction: 0x01b8fe64 │ │ │ │ + mvneq r0, ip, ror pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88630 <__cxa_atexit@plt+0x7c1fc> │ │ │ │ - ldr r3, [pc, #44] @ 88638 <__cxa_atexit@plt+0x7c204> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 88628 <__cxa_atexit@plt+0x7c1f4> │ │ │ │ - b 88644 <__cxa_atexit@plt+0x7c210> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - ldr sl, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, #11 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ + mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8869c <__cxa_atexit@plt+0x7c268> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - ldr r1, [pc, #40] @ 886ac <__cxa_atexit@plt+0x7c278> │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 88e54 <__cxa_atexit@plt+0x7ca20> │ │ │ │ + ldr r3, [pc, #48] @ 88e64 <__cxa_atexit@plt+0x7ca30> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #36] @ 88e68 <__cxa_atexit@plt+0x7ca34> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r8, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - mov r8, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #16 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + str r3, [sl, #4]! │ │ │ │ + str r2, [sl, #8] │ │ │ │ + add r8, r1, #2 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff70 │ │ │ │ + @ instruction: 0xffffff98 │ │ │ │ + bicseq r3, r0, r0, lsr #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 886f0 <__cxa_atexit@plt+0x7c2bc> │ │ │ │ - ldr r3, [pc, #44] @ 886f8 <__cxa_atexit@plt+0x7c2c4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 886e8 <__cxa_atexit@plt+0x7c2b4> │ │ │ │ - b 88704 <__cxa_atexit@plt+0x7c2d0> │ │ │ │ - ldr r0, [r7] │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 88ecc <__cxa_atexit@plt+0x7ca98> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88ed8 <__cxa_atexit@plt+0x7caa4> │ │ │ │ + ldr r2, [pc, #76] @ 88ee8 <__cxa_atexit@plt+0x7cab4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 88eec <__cxa_atexit@plt+0x7cab8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r8, [pc, #56] @ 88ef0 <__cxa_atexit@plt+0x7cabc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ + @ instruction: 0xffffff78 │ │ │ │ + mvneq r0, r8, asr #29 │ │ │ │ + @ instruction: 0x01b8fd92 │ │ │ │ + andeq r0, r1, r2 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 88744 <__cxa_atexit@plt+0x7c310> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - ldr r2, [pc, #44] @ 88750 <__cxa_atexit@plt+0x7c31c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - ldr r1, [pc, #36] @ 88754 <__cxa_atexit@plt+0x7c320> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmda r6, {r1, r2, r3} │ │ │ │ - add r5, r5, #8 │ │ │ │ - sub sl, r6, #6 │ │ │ │ - mov r8, #11 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 88f38 <__cxa_atexit@plt+0x7cb04> │ │ │ │ + ldr r3, [pc, #48] @ 88f48 <__cxa_atexit@plt+0x7cb14> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r9, [r7, #16] │ │ │ │ + str r3, [sl, #4]! │ │ │ │ + str r2, [sl, #8] │ │ │ │ + str r1, [sl, #12] │ │ │ │ + mov r8, #0 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - mov r3, #12 │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, r0, asr #13 │ │ │ │ - mvneq r1, ip, ror #12 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff58 │ │ │ │ + andeq r0, r1, r2 │ │ │ │ andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 887bc <__cxa_atexit@plt+0x7c388> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 887b4 <__cxa_atexit@plt+0x7c380> │ │ │ │ - ldr r3, [pc, #64] @ 887c4 <__cxa_atexit@plt+0x7c390> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r1, [pc, #40] @ 887c8 <__cxa_atexit@plt+0x7c394> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #16 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 88fb4 <__cxa_atexit@plt+0x7cb80> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #20 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 88fc0 <__cxa_atexit@plt+0x7cb8c> │ │ │ │ + ldr r2, [pc, #84] @ 88fd0 <__cxa_atexit@plt+0x7cb9c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #80] @ 88fd4 <__cxa_atexit@plt+0x7cba0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + ldr r8, [pc, #60] @ 88fd8 <__cxa_atexit@plt+0x7cba4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + str r0, [r9, #16] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r1, [r6, #80]! @ 0x50 │ │ │ │ - @ instruction: 0xffffff14 │ │ │ │ + @ instruction: 0xffffff7c │ │ │ │ + mvneq r0, r8, ror #27 │ │ │ │ + @ instruction: 0x01b8fcb8 │ │ │ │ + andeq r0, r2, r2 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + mov sl, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 89028 <__cxa_atexit@plt+0x7cbf4> │ │ │ │ + ldr r3, [pc, #56] @ 89038 <__cxa_atexit@plt+0x7cc04> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + ldr r9, [r7, #20] │ │ │ │ + str r3, [sl, #4]! │ │ │ │ + str r2, [sl, #8] │ │ │ │ + str r1, [sl, #12] │ │ │ │ + str r0, [sl, #16] │ │ │ │ + mov r8, #0 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff50 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ + andeq r0, r2, r1 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 88830 <__cxa_atexit@plt+0x7c3fc> │ │ │ │ - ldr lr, [pc, #80] @ 88840 <__cxa_atexit@plt+0x7c40c> │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 89094 <__cxa_atexit@plt+0x7cc60> │ │ │ │ + ldr r2, [pc, #64] @ 890a4 <__cxa_atexit@plt+0x7cc70> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr lr, [pc, #48] @ 890a8 <__cxa_atexit@plt+0x7cc74> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r2, [pc, #76] @ 88844 <__cxa_atexit@plt+0x7c410> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r1, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r0, [r9, #16] │ │ │ │ + str r3, [r9, #20] │ │ │ │ + mov r8, lr │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff7c │ │ │ │ + @ instruction: 0x01b8fbe5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + mov r9, r6 │ │ │ │ + mov r7, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 89150 <__cxa_atexit@plt+0x7cd1c> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 89158 <__cxa_atexit@plt+0x7cd24> │ │ │ │ + ldr r1, [pc, #156] @ 89180 <__cxa_atexit@plt+0x7cd4c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r7, {r1, r3} │ │ │ │ + ldr r1, [pc, #148] @ 89184 <__cxa_atexit@plt+0x7cd50> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + ldr r3, [r3, #12] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [pc, #132] @ 89188 <__cxa_atexit@plt+0x7cd54> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r9, {r0, r1, r3} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + add r6, r9, #36 @ 0x24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 89170 <__cxa_atexit@plt+0x7cd3c> │ │ │ │ + ldr r2, [pc, #108] @ 8918c <__cxa_atexit@plt+0x7cd58> │ │ │ │ + add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r9, [pc, #56] @ 88848 <__cxa_atexit@plt+0x7c414> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - mov r3, r6 │ │ │ │ - str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ - str r8, [r6, #-20] @ 0xffffffec │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r1, r7, r9} │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr lr, [pc, #92] @ 89190 <__cxa_atexit@plt+0x7cd5c> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r2, [r9, #16]! │ │ │ │ + str r1, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r0, [r9, #16] │ │ │ │ + str r3, [r9, #20] │ │ │ │ + mov r8, lr │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + b 89160 <__cxa_atexit@plt+0x7cd2c> │ │ │ │ + mov r5, #12 │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #32 │ │ │ │ + mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff6c │ │ │ │ - strdeq r1, [r6, #80]! @ 0x50 │ │ │ │ - mvneq r1, ip, lsl #11 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + mvneq r0, r8, lsl #25 │ │ │ │ + mvneq r0, ip, ror #25 │ │ │ │ + @ instruction: 0x01e60c90 │ │ │ │ + @ instruction: 0xfffffec0 │ │ │ │ + @ instruction: 0x01b8fb29 │ │ │ │ + @ instruction: 0xfffffc14 │ │ │ │ + andeq r0, r0, r5, ror #1 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r5, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #12 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 88890 <__cxa_atexit@plt+0x7c45c> │ │ │ │ - ldr r7, [pc, #52] @ 888a0 <__cxa_atexit@plt+0x7c46c> │ │ │ │ + mov r2, r8 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 89274 <__cxa_atexit@plt+0x7ce40> │ │ │ │ + ldr r7, [pc, #216] @ 892a4 <__cxa_atexit@plt+0x7ce70> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 88884 <__cxa_atexit@plt+0x7c450> │ │ │ │ - mov r7, r9 │ │ │ │ - b 888b0 <__cxa_atexit@plt+0x7c47c> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + ldm r5, {r0, r8} │ │ │ │ + str r7, [r3, #4] │ │ │ │ + str r0, [r3, #8] │ │ │ │ + str sl, [r3, #12] │ │ │ │ + str r9, [r3, #16] │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + cmp r2, #10 │ │ │ │ + ble 8922c <__cxa_atexit@plt+0x7cdf8> │ │ │ │ + ldr r2, [pc, #180] @ 892a8 <__cxa_atexit@plt+0x7ce74> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #176] @ 892ac <__cxa_atexit@plt+0x7ce78> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + str r2, [r3, #20]! │ │ │ │ + ldr r2, [pc, #160] @ 892b0 <__cxa_atexit@plt+0x7ce7c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 888a4 <__cxa_atexit@plt+0x7c470> │ │ │ │ + add r5, r5, #8 │ │ │ │ + add r6, r3, #40 @ 0x28 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 89294 <__cxa_atexit@plt+0x7ce60> │ │ │ │ + ldr r2, [pc, #116] @ 892b8 <__cxa_atexit@plt+0x7ce84> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r3, #20]! │ │ │ │ + ldr r1, [r3, #-12] │ │ │ │ + ldmdb r3, {r0, r2} │ │ │ │ + ldr lr, [pc, #100] @ 892bc <__cxa_atexit@plt+0x7ce88> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + str r0, [r3, #16] │ │ │ │ + str r2, [r3, #20] │ │ │ │ + mov r8, lr │ │ │ │ + mov r9, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #56] @ 892b4 <__cxa_atexit@plt+0x7ce80> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r2, [r5, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r3, r0, ip, lsr #29 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88910 <__cxa_atexit@plt+0x7c4dc> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r2, [pc, #80] @ 88920 <__cxa_atexit@plt+0x7c4ec> │ │ │ │ + @ instruction: 0xfffffe78 │ │ │ │ + @ instruction: 0xfffffebc │ │ │ │ + mvneq r0, r4, ror #23 │ │ │ │ + mvneq r0, r4, lsl #23 │ │ │ │ + @ instruction: 0x01d0359c │ │ │ │ + @ instruction: 0xfffffd9c │ │ │ │ + @ instruction: 0x01b8fa05 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 89334 <__cxa_atexit@plt+0x7cf00> │ │ │ │ + ldr r7, [pc, #100] @ 89344 <__cxa_atexit@plt+0x7cf10> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r7, r9, sl} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 89318 <__cxa_atexit@plt+0x7cee4> │ │ │ │ + ldr r2, [pc, #84] @ 89348 <__cxa_atexit@plt+0x7cf14> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ 88924 <__cxa_atexit@plt+0x7c4f0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #72] @ 88928 <__cxa_atexit@plt+0x7c4f4> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r3, [r3, #3] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r2, r6 │ │ │ │ - str r1, [r2, #-8]! │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ + ldr r8, [r8, #3] │ │ │ │ + ldr r7, [r5, #-8]! │ │ │ │ + stmda r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq 88908 <__cxa_atexit@plt+0x7c4d4> │ │ │ │ - b 88934 <__cxa_atexit@plt+0x7c500> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - mov r7, #12 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01b90481 │ │ │ │ - @ instruction: 0xfffffce4 │ │ │ │ - andeq r0, r0, r0, asr r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - mov r2, #0 │ │ │ │ - cmp r3, #10 │ │ │ │ - movgt r2, #1 │ │ │ │ - ldr r3, [pc, #40] @ 88974 <__cxa_atexit@plt+0x7c540> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r3, [r3, r2, lsl #2] │ │ │ │ - ldr r2, [pc, #32] @ 88978 <__cxa_atexit@plt+0x7c544> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #28] @ 8897c <__cxa_atexit@plt+0x7c548> │ │ │ │ - add r0, pc, r0 │ │ │ │ + beq 89328 <__cxa_atexit@plt+0x7cef4> │ │ │ │ + add sl, r7, #3 │ │ │ │ + ldm sl, {r3, r9, sl} │ │ │ │ str r3, [r5] │ │ │ │ - and r3, r3, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - moveq r0, r2 │ │ │ │ + b 891ac <__cxa_atexit@plt+0x7cd78> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsl #9 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - andeq r0, r0, r8, lsl #1 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 889b8 <__cxa_atexit@plt+0x7c584> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #52] @ 889d4 <__cxa_atexit@plt+0x7c5a0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 889d8 <__cxa_atexit@plt+0x7c5a4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe34 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ + ldr r7, [pc, #16] @ 8934c <__cxa_atexit@plt+0x7cf18> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + andeq r0, r0, ip, lsr #1 │ │ │ │ + bicseq r3, r0, r0, ror #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 88980 <__cxa_atexit@plt+0x7c54c> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 88a24 <__cxa_atexit@plt+0x7c5f0> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #52] @ 88a40 <__cxa_atexit@plt+0x7c60c> │ │ │ │ + ldr r2, [pc, #56] @ 89398 <__cxa_atexit@plt+0x7cf64> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + str r2, [r5] │ │ │ │ + str r8, [r3] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 89390 <__cxa_atexit@plt+0x7cf5c> │ │ │ │ + add sl, r7, #3 │ │ │ │ + ldm sl, {r5, r9, sl} │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b 891ac <__cxa_atexit@plt+0x7cd78> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 88a44 <__cxa_atexit@plt+0x7c610> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffc54 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 889ec <__cxa_atexit@plt+0x7c5b8> │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - b 88858 <__cxa_atexit@plt+0x7c424> │ │ │ │ + add sl, r7, #3 │ │ │ │ + ldm sl, {r3, r9, sl} │ │ │ │ + ldr r8, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + b 891ac <__cxa_atexit@plt+0x7cd78> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov sl, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 88ab8 <__cxa_atexit@plt+0x7c684> │ │ │ │ - ldr r3, [pc, #60] @ 88ad8 <__cxa_atexit@plt+0x7c6a4> │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 893fc <__cxa_atexit@plt+0x7cfc8> │ │ │ │ + ldr r7, [pc, #52] @ 89410 <__cxa_atexit@plt+0x7cfdc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 893f0 <__cxa_atexit@plt+0x7cfbc> │ │ │ │ + mov r7, r8 │ │ │ │ + b 89420 <__cxa_atexit@plt+0x7cfec> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 89414 <__cxa_atexit@plt+0x7cfe0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + bicseq r3, r0, ip, lsl r4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr lr, [r7, #7] │ │ │ │ + ldr r1, [r7, #11] │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + str r2, [r5] │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 894b0 <__cxa_atexit@plt+0x7d07c> │ │ │ │ + ldr sl, [pc, #156] @ 894ec <__cxa_atexit@plt+0x7d0b8> │ │ │ │ + add sl, pc, sl │ │ │ │ + add r5, r3, #8 │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + ldr r8, [r3, #4] │ │ │ │ + str sl, [r9, #4] │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + str lr, [r9, #16] │ │ │ │ + add r6, r9, #40 @ 0x28 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 894dc <__cxa_atexit@plt+0x7d0a8> │ │ │ │ + ldr r3, [pc, #116] @ 894f4 <__cxa_atexit@plt+0x7d0c0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 88adc <__cxa_atexit@plt+0x7c6a8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #129 @ 0x81 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #3 │ │ │ │ - b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - ldr r7, [pc, #32] @ 88ae0 <__cxa_atexit@plt+0x7c6ac> │ │ │ │ + str r3, [r9, #20]! │ │ │ │ + ldr r2, [r9, #-12] │ │ │ │ + ldr r1, [r9, #-8] │ │ │ │ + ldr r0, [r9, #-4] │ │ │ │ + ldr r3, [pc, #96] @ 894f8 <__cxa_atexit@plt+0x7d0c4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r1, [r9, #16] │ │ │ │ + str r0, [r9, #20] │ │ │ │ + mov r8, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #56] @ 894f0 <__cxa_atexit@plt+0x7d0bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ + mov r0, #44 @ 0x2c │ │ │ │ + str r0, [r4, #828] @ 0x33c │ │ │ │ + mov r0, #0 │ │ │ │ + str r0, [r3, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str lr, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - mov r8, r9 │ │ │ │ - mov r9, sl │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffc4 │ │ │ │ - mvneq r1, r4, lsl r3 │ │ │ │ - bicseq r3, r0, r8, lsl #25 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + @ instruction: 0xfffffbf4 │ │ │ │ + bicseq r3, r0, r0, ror #6 │ │ │ │ + @ instruction: 0xfffffb60 │ │ │ │ + @ instruction: 0x01b8f7c5 │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ + mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88b2c <__cxa_atexit@plt+0x7c6f8> │ │ │ │ - ldr r3, [pc, #56] @ 88b40 <__cxa_atexit@plt+0x7c70c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #48] @ 88b44 <__cxa_atexit@plt+0x7c710> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #36] @ 88b48 <__cxa_atexit@plt+0x7c714> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #129 @ 0x81 │ │ │ │ - b 88858 <__cxa_atexit@plt+0x7c424> │ │ │ │ - ldr r7, [pc, #24] @ 88b4c <__cxa_atexit@plt+0x7c718> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r8, r9 │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r8, asr r2 │ │ │ │ - mvneq r1, r4, asr r2 │ │ │ │ - @ instruction: 0x01e61294 │ │ │ │ - bicseq r3, r0, r8, lsl ip │ │ │ │ + ldr r3, [pc, #8] @ 89520 <__cxa_atexit@plt+0x7d0ec> │ │ │ │ + add r3, pc, r3 │ │ │ │ + add r8, r3, #2 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + bicseq r3, r0, r8, lsl #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #4 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 88b90 <__cxa_atexit@plt+0x7c75c> │ │ │ │ - ldr r7, [pc, #48] @ 88ba0 <__cxa_atexit@plt+0x7c76c> │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 89564 <__cxa_atexit@plt+0x7d130> │ │ │ │ + ldr r7, [pc, #48] @ 89574 <__cxa_atexit@plt+0x7d140> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 88b84 <__cxa_atexit@plt+0x7c750> │ │ │ │ + beq 89558 <__cxa_atexit@plt+0x7d124> │ │ │ │ mov r7, r8 │ │ │ │ - b 88bb4 <__cxa_atexit@plt+0x7c780> │ │ │ │ + b 89584 <__cxa_atexit@plt+0x7d150> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 88ba4 <__cxa_atexit@plt+0x7c770> │ │ │ │ + ldr r7, [pc, #12] @ 89578 <__cxa_atexit@plt+0x7d144> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r3, r0, ip, asr #23 │ │ │ │ - ldrheq r3, [r0, #180] @ 0xb4 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + bicseq r3, r0, r4, asr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - beq 88bdc <__cxa_atexit@plt+0x7c7a8> │ │ │ │ - cmp r3, #3 │ │ │ │ - bne 88be8 <__cxa_atexit@plt+0x7c7b4> │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #4 │ │ │ │ - bx r0 │ │ │ │ - ldr r8, [r7, #6] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 88b5c <__cxa_atexit@plt+0x7c728> │ │ │ │ - ldr r3, [pc, #28] @ 88c0c <__cxa_atexit@plt+0x7c7d8> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r6, [pc, #188] @ 8964c <__cxa_atexit@plt+0x7d218> │ │ │ │ + ldr r6, [pc, r6] │ │ │ │ + add r6, r6, #1 │ │ │ │ + ldr r0, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + stmda r5, {r0, r6} │ │ │ │ + add r6, r9, #44 @ 0x2c │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 89614 <__cxa_atexit@plt+0x7d1e0> │ │ │ │ + ldr r7, [pc, #148] @ 89650 <__cxa_atexit@plt+0x7d21c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r8, [r5], #4 │ │ │ │ + str r7, [r9, #4] │ │ │ │ + add lr, r9, #8 │ │ │ │ + stm lr, {r0, r2, r3} │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + add r6, r9, #40 @ 0x28 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 8963c <__cxa_atexit@plt+0x7d208> │ │ │ │ + ldr r3, [pc, #116] @ 89658 <__cxa_atexit@plt+0x7d224> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 88c04 <__cxa_atexit@plt+0x7c7d0> │ │ │ │ - b 88c1c <__cxa_atexit@plt+0x7c7e8> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - bicseq r3, r0, ip, asr #22 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 88c3c <__cxa_atexit@plt+0x7c808> │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - ldr r0, [pc, #40] @ 88c5c <__cxa_atexit@plt+0x7c828> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r5, r5, #4 │ │ │ │ - bx r0 │ │ │ │ - ldr r8, [pc, #16] @ 88c54 <__cxa_atexit@plt+0x7c820> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r0, [pc, #12] @ 88c58 <__cxa_atexit@plt+0x7c824> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r5, r5, #4 │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0x01b9011b │ │ │ │ - mvneq r1, r4, asr #6 │ │ │ │ - mvneq r1, r0, ror #6 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88c8c <__cxa_atexit@plt+0x7c858> │ │ │ │ - ldr r3, [pc, #24] @ 88c94 <__cxa_atexit@plt+0x7c860> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - strdeq r1, [r6, #8]! │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88cc4 <__cxa_atexit@plt+0x7c890> │ │ │ │ - ldr r3, [pc, #24] @ 88ccc <__cxa_atexit@plt+0x7c898> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r0, asr #1 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88cfc <__cxa_atexit@plt+0x7c8c8> │ │ │ │ - ldr r3, [pc, #24] @ 88d04 <__cxa_atexit@plt+0x7c8d0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r8, lsl #1 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88d34 <__cxa_atexit@plt+0x7c900> │ │ │ │ - ldr r3, [pc, #24] @ 88d3c <__cxa_atexit@plt+0x7c908> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r0, asr r0 │ │ │ │ - bicseq r3, r0, r8, asr sl │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88d80 <__cxa_atexit@plt+0x7c94c> │ │ │ │ - ldr r2, [pc, #36] @ 88d88 <__cxa_atexit@plt+0x7c954> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ 88d8c <__cxa_atexit@plt+0x7c958> │ │ │ │ + str r3, [r9, #20]! │ │ │ │ + ldr r2, [r9, #-12] │ │ │ │ + ldr r1, [r9, #-8] │ │ │ │ + ldr r0, [r9, #-4] │ │ │ │ + ldr r3, [pc, #96] @ 8965c <__cxa_atexit@plt+0x7d228> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - str r2, [r5, #-12]! │ │ │ │ - stmib r5, {r1, r8} │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r1, [r9, #16] │ │ │ │ + str r0, [r9, #20] │ │ │ │ mov r8, r3 │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #56] @ 89654 <__cxa_atexit@plt+0x7d220> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r1, #44 @ 0x2c │ │ │ │ + str r1, [r4, #828] @ 0x33c │ │ │ │ + mov r1, #0 │ │ │ │ + str r1, [r5, #-16]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01b900ac │ │ │ │ - bicseq r3, r0, ip, lsl #20 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 88db4 <__cxa_atexit@plt+0x7c980> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - bicseq r3, r0, r4, ror #19 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88e00 <__cxa_atexit@plt+0x7c9cc> │ │ │ │ - ldr r3, [pc, #24] @ 88e08 <__cxa_atexit@plt+0x7c9d4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r0, r4, lsl #31 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88e38 <__cxa_atexit@plt+0x7ca04> │ │ │ │ - ldr r3, [pc, #24] @ 88e40 <__cxa_atexit@plt+0x7ca0c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r0, ip, asr #30 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88e70 <__cxa_atexit@plt+0x7ca3c> │ │ │ │ - ldr r3, [pc, #24] @ 88e78 <__cxa_atexit@plt+0x7ca44> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r0, r4, lsl pc │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88ea8 <__cxa_atexit@plt+0x7ca74> │ │ │ │ - ldr r3, [pc, #24] @ 88eb0 <__cxa_atexit@plt+0x7ca7c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [r6, #236]! @ 0xec │ │ │ │ + ldrdeq r0, [r6, #112]! @ 0x70 │ │ │ │ + @ instruction: 0xfffffa88 │ │ │ │ + ldrsheq r3, [r0, #28] │ │ │ │ + @ instruction: 0xfffff9fc │ │ │ │ + @ instruction: 0x01b8f661 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - ldr r8, [pc, #4] @ 88ec8 <__cxa_atexit@plt+0x7ca94> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - @ instruction: 0x01b8fff6 │ │ │ │ - bicseq r3, r0, r4, lsr r8 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 88f08 <__cxa_atexit@plt+0x7cad4> │ │ │ │ - ldr r3, [pc, #36] @ 88f10 <__cxa_atexit@plt+0x7cadc> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 896ac <__cxa_atexit@plt+0x7d278> │ │ │ │ + ldr r3, [pc, #60] @ 896bc <__cxa_atexit@plt+0x7d288> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 88f00 <__cxa_atexit@plt+0x7cacc> │ │ │ │ - b 88f20 <__cxa_atexit@plt+0x7caec> │ │ │ │ + str r3, [r7] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8969c <__cxa_atexit@plt+0x7d268> │ │ │ │ + ldr r7, [r8, #3] │ │ │ │ + bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - bicseq r3, r0, ip, ror #15 │ │ │ │ + ldr r7, [pc, #12] @ 896c0 <__cxa_atexit@plt+0x7d28c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + @ instruction: 0x01d03194 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 88f34 <__cxa_atexit@plt+0x7cb00> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r3, r0, r8, asr #15 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 88fa0 <__cxa_atexit@plt+0x7cb6c> │ │ │ │ - ldr r3, [pc, #80] @ 88fac <__cxa_atexit@plt+0x7cb78> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 89750 <__cxa_atexit@plt+0x7d31c> │ │ │ │ + ldr r3, [pc, #120] @ 89778 <__cxa_atexit@plt+0x7d344> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ 88fb0 <__cxa_atexit@plt+0x7cb7c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 88fb4 <__cxa_atexit@plt+0x7cb80> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - stmdb r5, {r1, r2} │ │ │ │ - mov r2, r6 │ │ │ │ - str r3, [r2, #-4]! │ │ │ │ - str r2, [r5] │ │ │ │ - ldr r3, [pc, #48] @ 88fb8 <__cxa_atexit@plt+0x7cb84> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #40] @ 88fbc <__cxa_atexit@plt+0x7cb88> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r7] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 89740 <__cxa_atexit@plt+0x7d30c> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #8 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 89760 <__cxa_atexit@plt+0x7d32c> │ │ │ │ + ldr r7, [pc, #92] @ 89780 <__cxa_atexit@plt+0x7d34c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r2, [r8, #11] │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r7, [r6, #4] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + sub r7, r3, #3 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #36] @ 8977c <__cxa_atexit@plt+0x7d348> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + mov r6, #8 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r7 │ │ │ │ + mov r6, r3 │ │ │ │ + mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff5c │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - strdeq r0, [r6, #220]! @ 0xdc │ │ │ │ - ldrdeq r0, [r6, #216]! @ 0xd8 │ │ │ │ - strdeq r0, [r6, #244]! @ 0xf4 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + ldrsheq r3, [r0, #4] │ │ │ │ + @ instruction: 0x01e6069c │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - bicseq r3, r0, r8, lsr #14 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89048 <__cxa_atexit@plt+0x7cc14> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89040 <__cxa_atexit@plt+0x7cc0c> │ │ │ │ - ldr r3, [pc, #72] @ 89050 <__cxa_atexit@plt+0x7cc1c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ 89054 <__cxa_atexit@plt+0x7cc20> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ 89058 <__cxa_atexit@plt+0x7cc24> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r8, [pc, #52] @ 8905c <__cxa_atexit@plt+0x7cc28> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r1, [r6] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ mov r3, r6 │ │ │ │ - str r2, [r3, #-8]! │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0xfffffec4 │ │ │ │ - mvneq r0, ip, asr sp │ │ │ │ - @ instruction: 0x01b8fe94 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - bicseq r3, r0, r0, asr r7 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov sl, r8 │ │ │ │ - ldr r3, [pc, #16] @ 890a4 <__cxa_atexit@plt+0x7cc70> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r8 │ │ │ │ - b 8a298 <__cxa_atexit@plt+0x7de64> │ │ │ │ - mvneq r0, r4, lsr #28 │ │ │ │ - bicseq r3, r0, r4, lsr #14 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #24 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89124 <__cxa_atexit@plt+0x7ccf0> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8911c <__cxa_atexit@plt+0x7cce8> │ │ │ │ - ldr r3, [pc, #84] @ 8912c <__cxa_atexit@plt+0x7ccf8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #80] @ 89130 <__cxa_atexit@plt+0x7ccfc> │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 897bc <__cxa_atexit@plt+0x7d388> │ │ │ │ + ldr r2, [pc, #32] @ 897c8 <__cxa_atexit@plt+0x7d394> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - ldr r3, [pc, #52] @ 89134 <__cxa_atexit@plt+0x7cd00> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - sub r3, r6, #3 │ │ │ │ - stmib r5, {r2, r3} │ │ │ │ - str r1, [r5, #12] │ │ │ │ - ldr r8, [pc, #32] @ 89138 <__cxa_atexit@plt+0x7cd04> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r0, r8, lsl r6 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8983c <__cxa_atexit@plt+0x7d408> │ │ │ │ + ldr r3, [pc, #120] @ 89864 <__cxa_atexit@plt+0x7d430> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r7] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8982c <__cxa_atexit@plt+0x7d3f8> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #8 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8984c <__cxa_atexit@plt+0x7d418> │ │ │ │ + ldr r7, [pc, #92] @ 8986c <__cxa_atexit@plt+0x7d438> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r2, [r8, #7] │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r7, [r6, #4] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + sub r7, r3, #3 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffac │ │ │ │ - @ instruction: 0x01e60c94 │ │ │ │ - stlexheq r0, r8, [r6] │ │ │ │ - mvneq r0, r4, lsl #29 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8916c <__cxa_atexit@plt+0x7cd38> │ │ │ │ - ldr r3, [pc, #28] @ 89174 <__cxa_atexit@plt+0x7cd40> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, lsl ip │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #64 @ 0x40 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89210 <__cxa_atexit@plt+0x7cddc> │ │ │ │ - ldr r9, [pc, #132] @ 89220 <__cxa_atexit@plt+0x7cdec> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr ip, [r5] │ │ │ │ - sub r1, r6, #17 │ │ │ │ - ldr lr, [pc, #112] @ 89224 <__cxa_atexit@plt+0x7cdf0> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr sl, [pc, #108] @ 89228 <__cxa_atexit@plt+0x7cdf4> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r8, [r6, #-52] @ 0xffffffcc │ │ │ │ - ldr r8, [pc, #100] @ 8922c <__cxa_atexit@plt+0x7cdf8> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r8, [r3, #-44]! @ 0xffffffd4 │ │ │ │ - ldr r8, [pc, #88] @ 89230 <__cxa_atexit@plt+0x7cdfc> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ - mov r8, r6 │ │ │ │ - str r9, [r8, #-60]! @ 0xffffffc4 │ │ │ │ - str r8, [r6, #-36] @ 0xffffffdc │ │ │ │ - str r8, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str sl, [r6, #-20] @ 0xffffffec │ │ │ │ - str r2, [r6, #-16] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - stmda r6, {r1, r3} │ │ │ │ - str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx ip │ │ │ │ - mov r3, #64 @ 0x40 │ │ │ │ + ldr r7, [pc, #36] @ 89868 <__cxa_atexit@plt+0x7d434> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - strdeq r0, [r6, #176]! @ 0xb0 │ │ │ │ - mvneq r0, r4, asr #27 │ │ │ │ - mvneq r0, r8, ror #26 │ │ │ │ - mvneq r0, ip, asr sp │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89278 <__cxa_atexit@plt+0x7ce44> │ │ │ │ - ldr r3, [pc, #48] @ 89280 <__cxa_atexit@plt+0x7ce4c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ 89284 <__cxa_atexit@plt+0x7ce50> │ │ │ │ + mov r6, #8 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r7 │ │ │ │ + mov r6, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + bicseq r3, r0, ip │ │ │ │ + strheq r0, [r6, #80]! @ 0x50 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 898a8 <__cxa_atexit@plt+0x7d474> │ │ │ │ + ldr r2, [pc, #32] @ 898b4 <__cxa_atexit@plt+0x7d480> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #28] @ 89288 <__cxa_atexit@plt+0x7ce54> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ - stmib r5, {r2, r3} │ │ │ │ - b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r0, ip, lsl fp │ │ │ │ - strdeq r0, [r6, #164]! @ 0xa4 │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r0, ip, lsr #10 │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 89978 <__cxa_atexit@plt+0x7d544> │ │ │ │ + ldr r3, [pc, #176] @ 89988 <__cxa_atexit@plt+0x7d554> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r9, [r7, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 89944 <__cxa_atexit@plt+0x7d510> │ │ │ │ + ldr r7, [pc, #152] @ 8998c <__cxa_atexit@plt+0x7d558> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r1, [r8, #7] │ │ │ │ + ldr r2, [r8, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-12]! │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 89954 <__cxa_atexit@plt+0x7d520> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r1, r3 │ │ │ │ + bne 89960 <__cxa_atexit@plt+0x7d52c> │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #4 │ │ │ │ - bx r0 │ │ │ │ - bicseq r3, r0, r4, lsr #10 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8931c <__cxa_atexit@plt+0x7cee8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89314 <__cxa_atexit@plt+0x7cee0> │ │ │ │ - ldr r3, [pc, #76] @ 89324 <__cxa_atexit@plt+0x7cef0> │ │ │ │ + ldr r3, [pc, #96] @ 89990 <__cxa_atexit@plt+0x7d55c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr sl, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [r7, #16] │ │ │ │ - ldr r7, [r7, #20] │ │ │ │ - ldr r1, [pc, #48] @ 89328 <__cxa_atexit@plt+0x7cef4> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r8, r6, #2 │ │ │ │ - sub r9, r6, #10 │ │ │ │ - mov r7, r3 │ │ │ │ - b 8a298 <__cxa_atexit@plt+0x7de64> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + cmp r2, r7 │ │ │ │ + addgt r3, r3, #4 │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e60a9c │ │ │ │ - mvneq r0, r8, lsl #23 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8935c <__cxa_atexit@plt+0x7cf28> │ │ │ │ - ldr r3, [pc, #28] @ 89364 <__cxa_atexit@plt+0x7cf30> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, lsr #20 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - mov sl, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #80 @ 0x50 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89428 <__cxa_atexit@plt+0x7cff4> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr fp, [r7, #11] │ │ │ │ - sub r0, r6, #18 │ │ │ │ - ldr r9, [pc, #156] @ 8943c <__cxa_atexit@plt+0x7d008> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - sub r3, r6, #35 @ 0x23 │ │ │ │ - ldr ip, [pc, #148] @ 89440 <__cxa_atexit@plt+0x7d00c> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str r8, [r6, #-68] @ 0xffffffbc │ │ │ │ - ldr r8, [pc, #140] @ 89444 <__cxa_atexit@plt+0x7d010> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov lr, r6 │ │ │ │ - str r8, [lr, #-60]! @ 0xffffffc4 │ │ │ │ - stmdb r6, {r9, lr} │ │ │ │ - str r0, [r6] │ │ │ │ - ldr r8, [pc, #120] @ 89448 <__cxa_atexit@plt+0x7d014> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r9, r6 │ │ │ │ - str r8, [r9, #-48]! @ 0xffffffd0 │ │ │ │ - mov r0, r6 │ │ │ │ - ldr r7, [pc, #104] @ 8944c <__cxa_atexit@plt+0x7d018> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r0, #-76]! @ 0xffffffb4 │ │ │ │ - str r0, [r6, #-52] @ 0xffffffcc │ │ │ │ - str r0, [r6, #-40] @ 0xffffffd8 │ │ │ │ - str ip, [r6, #-36] @ 0xffffffdc │ │ │ │ - str r2, [r6, #-32] @ 0xffffffe0 │ │ │ │ - str r1, [r6, #-28] @ 0xffffffe4 │ │ │ │ - str lr, [r6, #-24] @ 0xffffffe8 │ │ │ │ - ldr r7, [pc, #72] @ 89450 <__cxa_atexit@plt+0x7d01c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #48] @ 89998 <__cxa_atexit@plt+0x7d564> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - str r7, [r6, #-20] @ 0xffffffec │ │ │ │ - str r3, [r6, #-16] │ │ │ │ - str r9, [r6, #-12] │ │ │ │ - str fp, [r6, #-64] @ 0xffffffc0 │ │ │ │ - sub r7, r6, #7 │ │ │ │ + addle r7, r7, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ - mov fp, sl │ │ │ │ + ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ - mov r3, #80 @ 0x50 │ │ │ │ + ldr r7, [pc, #20] @ 89994 <__cxa_atexit@plt+0x7d560> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - mov fp, sl │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, lsl #20 │ │ │ │ - mvneq r0, r0, ror #22 │ │ │ │ - mvneq r0, ip, ror fp │ │ │ │ - mvneq r0, r0, ror #22 │ │ │ │ - @ instruction: 0xffffff4c │ │ │ │ - @ instruction: 0x01e60994 │ │ │ │ - bicseq r3, r0, r4, ror r3 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 894b8 <__cxa_atexit@plt+0x7d084> │ │ │ │ - ldr lr, [pc, #76] @ 894c8 <__cxa_atexit@plt+0x7d094> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #72] @ 894cc <__cxa_atexit@plt+0x7d098> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r0, [r5] │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-36]! @ 0xffffffdc │ │ │ │ - str r9, [r6, #-28] @ 0xffffffe4 │ │ │ │ - str r7, [r6, #-24] @ 0xffffffe8 │ │ │ │ - sub r2, r6, #20 │ │ │ │ - stm r2, {r1, r8, lr} │ │ │ │ - stmdb r6, {r1, r8} │ │ │ │ - str r3, [r6] │ │ │ │ - sub r7, r6, #11 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + andeq r0, r0, r0, asr #2 │ │ │ │ + @ instruction: 0x01e60494 │ │ │ │ + ldrsbeq r2, [r0, #228] @ 0xe4 │ │ │ │ + mvneq r0, ip, asr r4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [pc, #112] @ 89a24 <__cxa_atexit@plt+0x7d5f0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + mov r3, r5 │ │ │ │ + str r1, [r3, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 89a00 <__cxa_atexit@plt+0x7d5cc> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 89a0c <__cxa_atexit@plt+0x7d5d8> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [pc, #60] @ 89a28 <__cxa_atexit@plt+0x7d5f4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + cmp r3, r7 │ │ │ │ + addgt r2, r2, #4 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffef4 │ │ │ │ - @ instruction: 0xfffffe2c │ │ │ │ - ldrsheq r3, [r0, #44] @ 0x2c │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89560 <__cxa_atexit@plt+0x7d12c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89558 <__cxa_atexit@plt+0x7d124> │ │ │ │ - ldr r3, [pc, #104] @ 89568 <__cxa_atexit@plt+0x7d134> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r1, [r7, #20] │ │ │ │ - ldr r0, [r7, #24] │ │ │ │ - ldr r7, [r7, #28] │ │ │ │ - ldr lr, [pc, #72] @ 8956c <__cxa_atexit@plt+0x7d138> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r9, [pc, #68] @ 89570 <__cxa_atexit@plt+0x7d13c> │ │ │ │ - add r9, pc, r9 │ │ │ │ - sub sl, r6, #16 │ │ │ │ - stm sl, {r0, r7, lr} │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov sl, r6 │ │ │ │ - str r9, [sl, #-24]! @ 0xffffffe8 │ │ │ │ - str r1, [r5, #-12]! │ │ │ │ - sub r9, r6, #6 │ │ │ │ - ldr r7, [pc, #32] @ 89574 <__cxa_atexit@plt+0x7d140> │ │ │ │ + ldr r7, [pc, #24] @ 89a2c <__cxa_atexit@plt+0x7d5f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + addle r7, r7, #4 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, ror r8 │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - @ instruction: 0xfffffd0c │ │ │ │ - mvneq r0, ip, asr #20 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 895a8 <__cxa_atexit@plt+0x7d174> │ │ │ │ - ldr r3, [pc, #28] @ 895b0 <__cxa_atexit@plt+0x7d17c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, r0, lsl #1 │ │ │ │ + ldrdeq r0, [r6, #56]! @ 0x38 │ │ │ │ + strheq r0, [r6, #48]! @ 0x30 │ │ │ │ + andeq r0, r0, r2, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 89a64 <__cxa_atexit@plt+0x7d630> │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r7, [pc, #40] @ 89a80 <__cxa_atexit@plt+0x7d64c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + cmp r2, r3 │ │ │ │ + addgt r7, r7, #4 │ │ │ │ + b 89a70 <__cxa_atexit@plt+0x7d63c> │ │ │ │ + ldr r7, [pc, #16] @ 89a7c <__cxa_atexit@plt+0x7d648> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + addle r7, r7, #4 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, ror #15 │ │ │ │ - bicseq r3, r0, r8, lsr #3 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 895f0 <__cxa_atexit@plt+0x7d1bc> │ │ │ │ - ldr r3, [pc, #36] @ 895f8 <__cxa_atexit@plt+0x7d1c4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #32] @ 895fc <__cxa_atexit@plt+0x7d1c8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mvneq r0, r8, asr r3 │ │ │ │ + mvneq r0, ip, ror #6 │ │ │ │ + ldr r2, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r1, [r3, #12]! │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 89ad4 <__cxa_atexit@plt+0x7d6a0> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #16] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 89aec <__cxa_atexit@plt+0x7d6b8> │ │ │ │ + ldr r9, [r5, #8] │ │ │ │ + ldr r1, [pc, #88] @ 89b0c <__cxa_atexit@plt+0x7d6d8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #84] @ 89b10 <__cxa_atexit@plt+0x7d6dc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r1, [r5, #12] │ │ │ │ + ldr sl, [r5, #20] │ │ │ │ + str r2, [r5, #20] │ │ │ │ + add r8, r0, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ble 89af0 <__cxa_atexit@plt+0x7d6bc> │ │ │ │ + ldr r7, [pc, #40] @ 89b08 <__cxa_atexit@plt+0x7d6d4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5, #24]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01d03190 │ │ │ │ - @ instruction: 0x01e60798 │ │ │ │ - bicseq r3, r0, ip, lsl #3 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8968c <__cxa_atexit@plt+0x7d258> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89684 <__cxa_atexit@plt+0x7d250> │ │ │ │ - ldr r2, [pc, #100] @ 89694 <__cxa_atexit@plt+0x7d260> │ │ │ │ + ble 89ad8 <__cxa_atexit@plt+0x7d6a4> │ │ │ │ + ldr r7, [pc, #12] @ 89b04 <__cxa_atexit@plt+0x7d6d0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #24]! │ │ │ │ + bx r0 │ │ │ │ + mvneq r0, ip, lsl #9 │ │ │ │ + mvneq r0, r8, lsr #9 │ │ │ │ + andeq r0, r0, r0, lsl #2 │ │ │ │ + bicseq r2, r0, r0, asr #24 │ │ │ │ + @ instruction: 0xffffff58 │ │ │ │ + andeq r0, r0, r6, ror #6 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r6, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r3, [r5] │ │ │ │ + cmp r8, r3 │ │ │ │ + bne 89b70 <__cxa_atexit@plt+0x7d73c> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + cmp r9, r3 │ │ │ │ + bne 89b88 <__cxa_atexit@plt+0x7d754> │ │ │ │ + ldr r3, [pc, #92] @ 89ba8 <__cxa_atexit@plt+0x7d774> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #88] @ 89bac <__cxa_atexit@plt+0x7d778> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #96] @ 89698 <__cxa_atexit@plt+0x7d264> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - ldr r0, [pc, #76] @ 8969c <__cxa_atexit@plt+0x7d268> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r7, [r6] │ │ │ │ - str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ - str r1, [r5, #8] │ │ │ │ - mov r7, r6 │ │ │ │ - str r0, [r7, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - tst r3, #3 │ │ │ │ - beq 89678 <__cxa_atexit@plt+0x7d244> │ │ │ │ - mov r7, r3 │ │ │ │ - b 896ac <__cxa_atexit@plt+0x7d278> │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + str r9, [r5, #8] │ │ │ │ + add r8, r2, #1 │ │ │ │ + mov r9, sl │ │ │ │ + mov sl, r3 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ble 89b8c <__cxa_atexit@plt+0x7d758> │ │ │ │ + ldr r7, [pc, #40] @ 89ba4 <__cxa_atexit@plt+0x7d770> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ble 89b74 <__cxa_atexit@plt+0x7d740> │ │ │ │ + ldr r7, [pc, #12] @ 89ba0 <__cxa_atexit@plt+0x7d76c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r0, ip, lsr r7 │ │ │ │ - @ instruction: 0xffffff6c │ │ │ │ - bicseq r3, r0, r0, ror #1 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr sl, [r5, #4] │ │ │ │ - ldr r9, [r5, #8] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r8, r7 │ │ │ │ - b c6170 <__cxa_atexit@plt+0xb9d3c> │ │ │ │ - bicseq r3, r0, r8, asr #1 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #84 @ 0x54 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8977c <__cxa_atexit@plt+0x7d348> │ │ │ │ - ldr ip, [pc, #164] @ 8978c <__cxa_atexit@plt+0x7d358> │ │ │ │ - add ip, pc, ip │ │ │ │ - ldr lr, [pc, #160] @ 89790 <__cxa_atexit@plt+0x7d35c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r0, [r7, #7] │ │ │ │ - ldr r7, [r7, #11] │ │ │ │ - sub r2, r6, #17 │ │ │ │ - ldr r9, [pc, #140] @ 89794 <__cxa_atexit@plt+0x7d360> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #136] @ 89798 <__cxa_atexit@plt+0x7d364> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r8, [r6, #-72] @ 0xffffffb8 │ │ │ │ - ldr r8, [pc, #128] @ 8979c <__cxa_atexit@plt+0x7d368> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r8, [r3, #-52]! @ 0xffffffcc │ │ │ │ - str r3, [r6] │ │ │ │ - ldr r8, [pc, #112] @ 897a0 <__cxa_atexit@plt+0x7d36c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r8, [r3, #-64]! @ 0xffffffc0 │ │ │ │ - mov r8, r6 │ │ │ │ - str ip, [r8, #-40]! @ 0xffffffd8 │ │ │ │ - mov ip, r6 │ │ │ │ - str lr, [ip, #-80]! @ 0xffffffb0 │ │ │ │ - str ip, [r6, #-44] @ 0xffffffd4 │ │ │ │ - str ip, [r6, #-56] @ 0xffffffc8 │ │ │ │ - str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ - sub lr, r6, #28 │ │ │ │ - stm lr, {r0, r3, sl} │ │ │ │ - str r8, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str r9, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r7, [r6, #-68] @ 0xffffffbc │ │ │ │ - sub r7, r6, #7 │ │ │ │ - ldr r0, [r5] │ │ │ │ + strdeq r0, [r6, #48]! @ 0x30 │ │ │ │ + mvneq r0, ip, lsl #8 │ │ │ │ + andeq r0, r0, r8, rrx │ │ │ │ + bicseq r2, r0, r8, lsr #23 │ │ │ │ + andeq r0, r0, r2, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 89bd8 <__cxa_atexit@plt+0x7d7a4> │ │ │ │ + ldr r7, [pc, #68] @ 89c10 <__cxa_atexit@plt+0x7d7dc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mov r3, #84 @ 0x54 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + cmp r3, r7 │ │ │ │ + ble 89bfc <__cxa_atexit@plt+0x7d7c8> │ │ │ │ + ldr r7, [pc, #24] @ 89c0c <__cxa_atexit@plt+0x7d7d8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff20 │ │ │ │ - @ instruction: 0xfffffe8c │ │ │ │ - @ instruction: 0x01e6069c │ │ │ │ - mvneq r0, r0, ror r8 │ │ │ │ - mvneq r0, r4, lsl r8 │ │ │ │ - mvneq r0, r4, lsl #16 │ │ │ │ - ldrsbeq r2, [r0, #240] @ 0xf0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 897d8 <__cxa_atexit@plt+0x7d3a4> │ │ │ │ - ldr r3, [pc, #28] @ 897e0 <__cxa_atexit@plt+0x7d3ac> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 897f4 <__cxa_atexit@plt+0x7d3c0> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #16] @ 89c14 <__cxa_atexit@plt+0x7d7e0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ - strheq r0, [r6, #80]! @ 0x50 │ │ │ │ - bicseq r2, r0, ip, lsl #31 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - sub r3, r5, #28 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89834 <__cxa_atexit@plt+0x7d400> │ │ │ │ - ldr r3, [pc, #52] @ 8983c <__cxa_atexit@plt+0x7d408> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - stmib r5, {r1, r2, r7} │ │ │ │ + @ instruction: 0x01e60390 │ │ │ │ + mvneq r0, r0, asr #7 │ │ │ │ + mvneq r0, r4, lsl #7 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 89c5c <__cxa_atexit@plt+0x7d828> │ │ │ │ + ldr r7, [pc, #52] @ 89c6c <__cxa_atexit@plt+0x7d838> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq 89828 <__cxa_atexit@plt+0x7d3f4> │ │ │ │ + beq 89c50 <__cxa_atexit@plt+0x7d81c> │ │ │ │ mov r7, r8 │ │ │ │ - b 8984c <__cxa_atexit@plt+0x7d418> │ │ │ │ + b 89c7c <__cxa_atexit@plt+0x7d848> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ + ldr r7, [pc, #12] @ 89c70 <__cxa_atexit@plt+0x7d83c> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r2, r0, r4, lsr pc │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 89880 <__cxa_atexit@plt+0x7d44c> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ 8989c <__cxa_atexit@plt+0x7d468> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 89894 <__cxa_atexit@plt+0x7d460> │ │ │ │ - b 898b0 <__cxa_atexit@plt+0x7d47c> │ │ │ │ - ldr r7, [pc, #24] @ 898a0 <__cxa_atexit@plt+0x7d46c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r0, r0, ror #9 │ │ │ │ - ldrsbeq r2, [r0, #224] @ 0xe0 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + ldrheq r2, [r0, #232] @ 0xe8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - ldr r0, [pc, #24] @ 898e0 <__cxa_atexit@plt+0x7d4ac> │ │ │ │ + ldr r0, [pc, #176] @ 89d40 <__cxa_atexit@plt+0x7d90c> │ │ │ │ add r0, pc, r0 │ │ │ │ - str r3, [r5, #8] │ │ │ │ - stmda r5, {r1, r2} │ │ │ │ - str r0, [r5, #-8]! │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + stm r5, {r1, r2} │ │ │ │ + mov r3, r5 │ │ │ │ + str r0, [r3, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - @ instruction: 0x01d02e90 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 89904 <__cxa_atexit@plt+0x7d4d0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r2, r0, ip, ror #28 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r0, [pc, #24] @ 89938 <__cxa_atexit@plt+0x7d504> │ │ │ │ + beq 89d04 <__cxa_atexit@plt+0x7d8d0> │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r1, [r7, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r9, [r3, #-4]! │ │ │ │ + ldr lr, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + str r0, [r3] │ │ │ │ + stm r5, {r1, sl} │ │ │ │ + cmp r2, r0 │ │ │ │ + bne 89d10 <__cxa_atexit@plt+0x7d8dc> │ │ │ │ + cmp lr, r1 │ │ │ │ + bne 89d28 <__cxa_atexit@plt+0x7d8f4> │ │ │ │ + ldr r0, [pc, #100] @ 89d4c <__cxa_atexit@plt+0x7d918> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r7, [r5, #16] │ │ │ │ - str r3, [r5, #16] │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ + ldr r1, [pc, #96] @ 89d50 <__cxa_atexit@plt+0x7d91c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str lr, [r5, #4] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r1, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - bicseq r2, r0, r8, lsr lr │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 8995c <__cxa_atexit@plt+0x7d528> │ │ │ │ - add r3, pc, r3 │ │ │ │ + ble 89d2c <__cxa_atexit@plt+0x7d8f8> │ │ │ │ + ldr r7, [pc, #44] @ 89d48 <__cxa_atexit@plt+0x7d914> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ble 89d14 <__cxa_atexit@plt+0x7d8e0> │ │ │ │ + ldr r7, [pc, #16] @ 89d44 <__cxa_atexit@plt+0x7d910> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + mvneq r0, r0, asr r2 │ │ │ │ + mvneq r0, ip, ror #4 │ │ │ │ + @ instruction: 0xfffffecc │ │ │ │ + bicseq r2, r0, ip, lsl #20 │ │ │ │ + andeq r0, r0, r3, asr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r2, r0, r4, lsl lr │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 899ac <__cxa_atexit@plt+0x7d578> │ │ │ │ - ldr r3, [r5, #16] │ │ │ │ - ldr r2, [pc, #48] @ 899b8 <__cxa_atexit@plt+0x7d584> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ 899bc <__cxa_atexit@plt+0x7d588> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - stmda r6, {r1, r3} │ │ │ │ - str r2, [r5] │ │ │ │ - sub r8, r6, #3 │ │ │ │ - sub r9, r6, #11 │ │ │ │ - b 1a77d50 <__cxa_atexit@plt+0x1a6b91c> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r0, r4, lsl r6 │ │ │ │ - ldrheq r2, [r0, #212] @ 0xd4 │ │ │ │ - andeq r0, r0, r6, lsl #2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 899fc <__cxa_atexit@plt+0x7d5c8> │ │ │ │ - ldr sl, [r5, #8] │ │ │ │ - ldr r9, [r5, #20] │ │ │ │ - ldr r3, [pc, #36] @ 89a0c <__cxa_atexit@plt+0x7d5d8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ 89a10 <__cxa_atexit@plt+0x7d5dc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r9, [r3, #4]! │ │ │ │ + ldr lr, [r3, #4] │ │ │ │ + ldr r1, [r3, #8] │ │ │ │ + stm r3, {r0, r2, r8} │ │ │ │ + cmp r1, r0 │ │ │ │ + bne 89db8 <__cxa_atexit@plt+0x7d984> │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ + cmp lr, r0 │ │ │ │ + bne 89dd0 <__cxa_atexit@plt+0x7d99c> │ │ │ │ + ldr r0, [pc, #88] @ 89df0 <__cxa_atexit@plt+0x7d9bc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r1, [pc, #84] @ 89df4 <__cxa_atexit@plt+0x7d9c0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r0, [r5, #4] │ │ │ │ + ldr sl, [r5, #12] │ │ │ │ + str lr, [r5, #12] │ │ │ │ + add r8, r1, #1 │ │ │ │ + mov r5, r3 │ │ │ │ b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ - ldr r8, [r5, #12] │ │ │ │ - ldr r7, [r5, #24] │ │ │ │ - add r5, r5, #28 │ │ │ │ - b 897f4 <__cxa_atexit@plt+0x7d3c0> │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r0, r0, asr #7 │ │ │ │ - bicseq r2, r0, r0, ror #26 │ │ │ │ - andeq r0, r0, r6, asr #6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r8, [r5, #12] │ │ │ │ - ldr r7, [r5, #24] │ │ │ │ - and r2, r3, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 89a84 <__cxa_atexit@plt+0x7d650> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 89a8c <__cxa_atexit@plt+0x7d658> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #72] @ 89a9c <__cxa_atexit@plt+0x7d668> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - ldr r3, [pc, #64] @ 89aa0 <__cxa_atexit@plt+0x7d66c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r8, [r6, #-16] │ │ │ │ - ldr r0, [r5, #28]! │ │ │ │ - mov r7, r6 │ │ │ │ - str r2, [r7, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r6] │ │ │ │ - sub r7, r6, #6 │ │ │ │ + ble 89dd4 <__cxa_atexit@plt+0x7d9a0> │ │ │ │ + ldr r7, [pc, #40] @ 89dec <__cxa_atexit@plt+0x7d9b8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - add r5, r5, #28 │ │ │ │ - b 897f4 <__cxa_atexit@plt+0x7d3c0> │ │ │ │ - mov r7, #28 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffd58 │ │ │ │ - mvneq r0, ip, lsr r3 │ │ │ │ + ble 89dbc <__cxa_atexit@plt+0x7d988> │ │ │ │ + ldr r7, [pc, #12] @ 89de8 <__cxa_atexit@plt+0x7d9b4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + mvneq r0, r8, lsr #3 │ │ │ │ + mvneq r0, r4, asr #3 │ │ │ │ + @ instruction: 0xfffffe1c │ │ │ │ + bicseq r2, r0, ip, asr r9 │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - ldr r8, [pc, #4] @ 89ab8 <__cxa_atexit@plt+0x7d684> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - @ instruction: 0x01b8f440 │ │ │ │ - bicseq r2, r0, r4, asr #24 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89af8 <__cxa_atexit@plt+0x7d6c4> │ │ │ │ - ldr r3, [pc, #36] @ 89b00 <__cxa_atexit@plt+0x7d6cc> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 89ea8 <__cxa_atexit@plt+0x7da74> │ │ │ │ + ldr r3, [pc, #160] @ 89eb8 <__cxa_atexit@plt+0x7da84> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r9, [r7, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 89e80 <__cxa_atexit@plt+0x7da4c> │ │ │ │ + ldr r7, [pc, #136] @ 89ebc <__cxa_atexit@plt+0x7da88> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r1, [r8, #7] │ │ │ │ + ldr r2, [r8, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-16]! │ │ │ │ + str r1, [r3, #8] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + str r8, [r3, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 89af0 <__cxa_atexit@plt+0x7d6bc> │ │ │ │ - b 89b10 <__cxa_atexit@plt+0x7d6dc> │ │ │ │ + beq 89e90 <__cxa_atexit@plt+0x7da5c> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r1, r3 │ │ │ │ + bne 89e9c <__cxa_atexit@plt+0x7da68> │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + cmp r2, r3 │ │ │ │ + bgt 89ea0 <__cxa_atexit@plt+0x7da6c> │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + bgt 89e74 <__cxa_atexit@plt+0x7da40> │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - ldrsheq r2, [r0, #188] @ 0xbc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 89b24 <__cxa_atexit@plt+0x7d6f0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - ldrsbeq r2, [r0, #184] @ 0xb8 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89b90 <__cxa_atexit@plt+0x7d75c> │ │ │ │ - ldr r3, [pc, #80] @ 89b9c <__cxa_atexit@plt+0x7d768> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ 89ba0 <__cxa_atexit@plt+0x7d76c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 89ba4 <__cxa_atexit@plt+0x7d770> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - stmdb r5, {r1, r2} │ │ │ │ - mov r2, r6 │ │ │ │ - str r3, [r2, #-4]! │ │ │ │ - str r2, [r5] │ │ │ │ - ldr r3, [pc, #48] @ 89ba8 <__cxa_atexit@plt+0x7d774> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #40] @ 89bac <__cxa_atexit@plt+0x7d778> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff5c │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - mvneq r0, ip, lsl #4 │ │ │ │ - mvneq r0, r8, ror #3 │ │ │ │ - mvneq r0, r4, lsl #8 │ │ │ │ + ldr r7, [pc, #16] @ 89ec0 <__cxa_atexit@plt+0x7da8c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + strheq r0, [r0], -r0 @ │ │ │ │ + andeq r0, r0, r4, lsl r1 │ │ │ │ + bicseq r2, r0, r0, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - bicseq r2, r0, r8, lsr fp │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89c2c <__cxa_atexit@plt+0x7d7f8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89c24 <__cxa_atexit@plt+0x7d7f0> │ │ │ │ - ldr r3, [pc, #60] @ 89c34 <__cxa_atexit@plt+0x7d800> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 89c38 <__cxa_atexit@plt+0x7d804> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #104] @ 89f40 <__cxa_atexit@plt+0x7db0c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r8, [pc, #48] @ 89c3c <__cxa_atexit@plt+0x7d808> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r1, [r6] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - mov r3, r6 │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r0, [r7, #11] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + sub lr, r5, #4 │ │ │ │ + stm lr, {r0, r1, r3} │ │ │ │ + mov r3, r5 │ │ │ │ str r2, [r3, #-8]! │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 89f28 <__cxa_atexit@plt+0x7daf4> │ │ │ │ + ldm r5, {r2, r3} │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 89f34 <__cxa_atexit@plt+0x7db00> │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + cmp r1, r2 │ │ │ │ + bgt 89f38 <__cxa_atexit@plt+0x7db04> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - @ instruction: 0xfffffec4 │ │ │ │ - @ instruction: 0x01b8f2ea │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - bicseq r2, r0, r8, lsr #21 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89c94 <__cxa_atexit@plt+0x7d860> │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r8, [r7, #12] │ │ │ │ - ldr r2, [pc, #32] @ 89ca4 <__cxa_atexit@plt+0x7d870> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r2, [r9, #-8]! │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff4c │ │ │ │ - bicseq r2, r0, r8, asr sl │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89d20 <__cxa_atexit@plt+0x7d8ec> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89d18 <__cxa_atexit@plt+0x7d8e4> │ │ │ │ - ldr r3, [pc, #80] @ 89d28 <__cxa_atexit@plt+0x7d8f4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ 89d2c <__cxa_atexit@plt+0x7d8f8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 89d30 <__cxa_atexit@plt+0x7d8fc> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ 89d34 <__cxa_atexit@plt+0x7d900> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r1, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-12]! │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + bgt 89f1c <__cxa_atexit@plt+0x7dae8> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ - @ instruction: 0xffffff80 │ │ │ │ - mvneq r0, ip, lsl #1 │ │ │ │ - @ instruction: 0x01b8f205 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, ror r0 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - bicseq r2, r0, r8, asr sl │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89d94 <__cxa_atexit@plt+0x7d960> │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - ldr r1, [pc, #36] @ 89da4 <__cxa_atexit@plt+0x7d970> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r8, r6 │ │ │ │ - str r1, [r8, #-12]! │ │ │ │ - b 88d50 <__cxa_atexit@plt+0x7c91c> │ │ │ │ - mov r3, #16 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + ldr r1, [r3, #7] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 89f7c <__cxa_atexit@plt+0x7db48> │ │ │ │ + ldr r2, [r3, #11] │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + cmp r1, r2 │ │ │ │ + bgt 89f80 <__cxa_atexit@plt+0x7db4c> │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff30 │ │ │ │ - bicseq r2, r0, r0, lsl sl │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89e44 <__cxa_atexit@plt+0x7da10> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89e3c <__cxa_atexit@plt+0x7da08> │ │ │ │ - ldr r3, [pc, #116] @ 89e4c <__cxa_atexit@plt+0x7da18> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [r7, #16] │ │ │ │ - ldr r0, [r7, #20] │ │ │ │ - ldr lr, [r7, #24] │ │ │ │ - ldr r8, [r7, #28] │ │ │ │ - ldr r7, [pc, #84] @ 89e50 <__cxa_atexit@plt+0x7da1c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #80] @ 89e54 <__cxa_atexit@plt+0x7da20> │ │ │ │ - add r9, pc, r9 │ │ │ │ - stmdb r6, {r1, r3} │ │ │ │ - str r0, [r6] │ │ │ │ - ldr r0, [pc, #68] @ 89e58 <__cxa_atexit@plt+0x7da24> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r7, [r6, #-28] @ 0xffffffe4 │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str r2, [r6, #-20] @ 0xffffffec │ │ │ │ - str r9, [r5, #-20]! @ 0xffffffec │ │ │ │ - str lr, [r5, #8] │ │ │ │ - mov r7, r6 │ │ │ │ - str r0, [r7, #-16]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - sub r7, r6, #27 │ │ │ │ - b 897f4 <__cxa_atexit@plt+0x7d3c0> │ │ │ │ - mov r3, #32 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + bgt 89f74 <__cxa_atexit@plt+0x7db40> │ │ │ │ + mov r7, r3 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - strexheq pc, ip, [r5] @ │ │ │ │ - @ instruction: 0xfffff9f4 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0xffffff44 │ │ │ │ - bicseq r2, r0, ip, lsl #18 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 89e80 <__cxa_atexit@plt+0x7da4c> │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r8 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, r7 │ │ │ │ + b 898c4 <__cxa_atexit@plt+0x7d490> │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8a068 <__cxa_atexit@plt+0x7dc34> │ │ │ │ + ldr r3, [pc, #176] @ 8a078 <__cxa_atexit@plt+0x7dc44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #4]! │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - bicseq r2, r0, r4, ror #17 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 89eb0 <__cxa_atexit@plt+0x7da7c> │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #8 │ │ │ │ - bx r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ - ldrsheq r2, [r0, #136] @ 0x88 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89f2c <__cxa_atexit@plt+0x7daf8> │ │ │ │ - ldr lr, [pc, #88] @ 89f3c <__cxa_atexit@plt+0x7db08> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - add sl, r7, #7 │ │ │ │ - ldm sl, {r1, r3, sl} │ │ │ │ - ldr r7, [r7, #19] │ │ │ │ - ldr r9, [pc, #68] @ 89f40 <__cxa_atexit@plt+0x7db0c> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - str r8, [r6] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-40]! @ 0xffffffd8 │ │ │ │ - ldr ip, [r5] │ │ │ │ - str r2, [r6, #-32] @ 0xffffffe0 │ │ │ │ - sub lr, r6, #28 │ │ │ │ - stm lr, {r1, r3, sl} │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r7, r8, r9} │ │ │ │ - str r0, [r6, #-4] │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx ip │ │ │ │ - mov r3, #44 @ 0x2c │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffecc │ │ │ │ - mvneq pc, r8, lsr #29 │ │ │ │ - bicseq r2, r0, r4, lsl #17 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - mov sl, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r9, [r7, #7] │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r9, [r7, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8a034 <__cxa_atexit@plt+0x7dc00> │ │ │ │ + ldr r7, [pc, #152] @ 8a07c <__cxa_atexit@plt+0x7dc48> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r1, [r8, #7] │ │ │ │ + ldr r2, [r8, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-12]! │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8a044 <__cxa_atexit@plt+0x7dc10> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r1, r3 │ │ │ │ + bne 8a050 <__cxa_atexit@plt+0x7dc1c> │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - b 8a298 <__cxa_atexit@plt+0x7de64> │ │ │ │ - bicseq r2, r0, r4, ror #16 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #24 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 89ff4 <__cxa_atexit@plt+0x7dbc0> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 89fec <__cxa_atexit@plt+0x7dbb8> │ │ │ │ - ldr lr, [pc, #100] @ 89ffc <__cxa_atexit@plt+0x7dbc8> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #96] @ 8a000 <__cxa_atexit@plt+0x7dbcc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - add r8, r7, #16 │ │ │ │ - ldm r8, {r0, r3, r8} │ │ │ │ - str lr, [r6, #-12] │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - str r1, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - ldr r2, [pc, #56] @ 8a004 <__cxa_atexit@plt+0x7dbd0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - sub r2, r6, #11 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r8, [r5, #12] │ │ │ │ - ldr r8, [pc, #32] @ 8a008 <__cxa_atexit@plt+0x7dbd4> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffffb8 │ │ │ │ - ldrdeq pc, [r5, #212]! @ 0xd4 │ │ │ │ - mvneq pc, ip, asr #31 │ │ │ │ - strheq pc, [r5, #244]! @ 0xf4 @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8a03c <__cxa_atexit@plt+0x7dc08> │ │ │ │ - ldr r3, [pc, #28] @ 8a044 <__cxa_atexit@plt+0x7dc10> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + cmp r2, r7 │ │ │ │ + bgt 8a054 <__cxa_atexit@plt+0x7dc20> │ │ │ │ + ldr r7, [pc, #96] @ 8a088 <__cxa_atexit@plt+0x7dc54> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, asr #26 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #60 @ 0x3c │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8a0dc <__cxa_atexit@plt+0x7dca8> │ │ │ │ - ldr r9, [pc, #128] @ 8a0ec <__cxa_atexit@plt+0x7dcb8> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr ip, [r5] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - sub r2, r6, #15 │ │ │ │ - ldr lr, [pc, #112] @ 8a0f0 <__cxa_atexit@plt+0x7dcbc> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr sl, [pc, #108] @ 8a0f4 <__cxa_atexit@plt+0x7dcc0> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r8, [r6, #-48] @ 0xffffffd0 │ │ │ │ - ldr r3, [pc, #100] @ 8a0f8 <__cxa_atexit@plt+0x7dcc4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - mov r1, r6 │ │ │ │ - str r3, [r1, #-40]! @ 0xffffffd8 │ │ │ │ - ldr r8, [pc, #88] @ 8a0fc <__cxa_atexit@plt+0x7dcc8> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r8, [r3, #-28]! @ 0xffffffe4 │ │ │ │ - mov r0, r6 │ │ │ │ - str r9, [r0, #-56]! @ 0xffffffc8 │ │ │ │ - str r0, [r6, #-20] @ 0xffffffec │ │ │ │ - str sl, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - str r0, [r6, #-32] @ 0xffffffe0 │ │ │ │ - str r7, [r6, #-44] @ 0xffffffd4 │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx ip │ │ │ │ - mov r3, #60 @ 0x3c │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - mvneq pc, r4, lsr #26 │ │ │ │ - strdeq pc, [r5, #224]! @ 0xe0 │ │ │ │ - stlexheq pc, ip, [r5] │ │ │ │ - stlexheq pc, r0, [r5] │ │ │ │ - bicseq r2, r0, ip, asr #13 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8a138 <__cxa_atexit@plt+0x7dd04> │ │ │ │ - ldr r3, [pc, #32] @ 8a140 <__cxa_atexit@plt+0x7dd0c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - add sl, r7, #8 │ │ │ │ - ldm sl, {r8, r9, sl} │ │ │ │ - ldr r7, [r7, #20] │ │ │ │ - b 8a298 <__cxa_atexit@plt+0x7de64> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, asr ip @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8a174 <__cxa_atexit@plt+0x7dd40> │ │ │ │ - ldr r3, [pc, #28] @ 8a17c <__cxa_atexit@plt+0x7dd48> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + bgt 8a020 <__cxa_atexit@plt+0x7dbec> │ │ │ │ + ldr r7, [pc, #36] @ 8a080 <__cxa_atexit@plt+0x7dc4c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, lsl ip @ │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #64 @ 0x40 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8a218 <__cxa_atexit@plt+0x7dde4> │ │ │ │ - ldr r9, [pc, #132] @ 8a228 <__cxa_atexit@plt+0x7ddf4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr ip, [r5] │ │ │ │ - sub r1, r6, #18 │ │ │ │ - ldr lr, [pc, #112] @ 8a22c <__cxa_atexit@plt+0x7ddf8> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr sl, [pc, #108] @ 8a230 <__cxa_atexit@plt+0x7ddfc> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r8, [r6, #-52] @ 0xffffffcc │ │ │ │ - ldr r8, [pc, #100] @ 8a234 <__cxa_atexit@plt+0x7de00> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r8, [r3, #-44]! @ 0xffffffd4 │ │ │ │ - ldr r8, [pc, #88] @ 8a238 <__cxa_atexit@plt+0x7de04> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ - mov r8, r6 │ │ │ │ - str r9, [r8, #-60]! @ 0xffffffc4 │ │ │ │ - str r8, [r6, #-36] @ 0xffffffdc │ │ │ │ - str r8, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str sl, [r6, #-20] @ 0xffffffec │ │ │ │ - str r2, [r6, #-16] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - stmda r6, {r1, r3} │ │ │ │ - str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx ip │ │ │ │ - mov r3, #64 @ 0x40 │ │ │ │ + ldr r7, [pc, #20] @ 8a084 <__cxa_atexit@plt+0x7dc50> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - mvneq pc, r8, ror #23 │ │ │ │ - strheq pc, [r5, #216]! @ 0xd8 @ │ │ │ │ - mvneq pc, r0, ror #26 │ │ │ │ - mvneq pc, r4, asr sp @ │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + andeq r0, r0, r0, asr #2 │ │ │ │ + strheq pc, [r5, #212]! @ 0xd4 @ │ │ │ │ + ldrheq r2, [r0, #168] @ 0xa8 │ │ │ │ + mvneq pc, ip, lsr #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8a274 <__cxa_atexit@plt+0x7de40> │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r3, [pc, #28] @ 8a284 <__cxa_atexit@plt+0x7de50> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7, r8} │ │ │ │ - sub r7, r6, #7 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [pc, #112] @ 8a114 <__cxa_atexit@plt+0x7dce0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + mov r3, r5 │ │ │ │ + str r1, [r3, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8a0f0 <__cxa_atexit@plt+0x7dcbc> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 8a0fc <__cxa_atexit@plt+0x7dcc8> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + ldr r3, [r5] │ │ │ │ + cmp r3, r7 │ │ │ │ + bgt 8a100 <__cxa_atexit@plt+0x7dccc> │ │ │ │ + ldr r7, [pc, #56] @ 8a11c <__cxa_atexit@plt+0x7dce8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsr fp @ │ │ │ │ - bicseq r2, r0, r0, asr #10 │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, r8 │ │ │ │ - sub r3, r5, #40 @ 0x28 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8a2e8 <__cxa_atexit@plt+0x7deb4> │ │ │ │ - ldr lr, [pc, #68] @ 8a2f0 <__cxa_atexit@plt+0x7debc> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [r7, #1] │ │ │ │ - ldr r1, [r7, #5] │ │ │ │ - ldr r0, [r7, #9] │ │ │ │ - ldr r3, [r7, #13] │ │ │ │ - str lr, [r5, #-32]! @ 0xffffffe0 │ │ │ │ - stmib r5, {r0, r2, r3} │ │ │ │ - add lr, r5, #16 │ │ │ │ - stm lr, {r1, r7, r8, r9} │ │ │ │ - tst sl, #3 │ │ │ │ - beq 8a2dc <__cxa_atexit@plt+0x7dea8> │ │ │ │ - mov r7, sl │ │ │ │ - b 8a300 <__cxa_atexit@plt+0x7decc> │ │ │ │ - ldr r0, [sl] │ │ │ │ - mov r7, sl │ │ │ │ + bgt 8a0dc <__cxa_atexit@plt+0x7dca8> │ │ │ │ + ldr r7, [pc, #16] @ 8a118 <__cxa_atexit@plt+0x7dce4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + andeq r0, r0, r0, lsl #1 │ │ │ │ + mvneq pc, r8, lsl #26 │ │ │ │ + strdeq pc, [r5, #192]! @ 0xc0 │ │ │ │ + andeq r0, r0, r2, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 8a15c <__cxa_atexit@plt+0x7dd28> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + cmp r3, r7 │ │ │ │ + bgt 8a160 <__cxa_atexit@plt+0x7dd2c> │ │ │ │ + ldr r7, [pc, #36] @ 8a174 <__cxa_atexit@plt+0x7dd40> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr r0 │ │ │ │ - ldrsbeq r2, [r0, #72] @ 0x48 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [r5, #20] │ │ │ │ - ldr r3, [r5, #24] │ │ │ │ - ldr r1, [r5, #28] │ │ │ │ - and r0, r7, #3 │ │ │ │ - cmp r0, #2 │ │ │ │ - beq 8a378 <__cxa_atexit@plt+0x7df44> │ │ │ │ - cmp r0, #3 │ │ │ │ - bne 8a3d0 <__cxa_atexit@plt+0x7df9c> │ │ │ │ - bic r2, r7, #3 │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrh r2, [r2, #-2] │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 8a420 <__cxa_atexit@plt+0x7dfec> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8a458 <__cxa_atexit@plt+0x7e024> │ │ │ │ - ldr r3, [pc, #300] @ 8a478 <__cxa_atexit@plt+0x7e044> │ │ │ │ + bgt 8a148 <__cxa_atexit@plt+0x7dd14> │ │ │ │ + ldr r7, [pc, #16] @ 8a178 <__cxa_atexit@plt+0x7dd44> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + mvneq pc, r4, lsl #25 │ │ │ │ + mvneq pc, r8, lsr #25 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8a23c <__cxa_atexit@plt+0x7de08> │ │ │ │ + ldr r3, [pc, #176] @ 8a24c <__cxa_atexit@plt+0x7de18> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r0, [r5, #32]! │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ - sub r2, r6, #9 │ │ │ │ - ldr r1, [pc, #284] @ 8a47c <__cxa_atexit@plt+0x7e048> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r7, r6, #3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r8, [r7, #4] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 8a208 <__cxa_atexit@plt+0x7ddd4> │ │ │ │ + ldr r7, [pc, #152] @ 8a250 <__cxa_atexit@plt+0x7de1c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r1, [r9, #7] │ │ │ │ + ldr r2, [r9, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-12]! │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8a218 <__cxa_atexit@plt+0x7dde4> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r1, r3 │ │ │ │ + bne 8a224 <__cxa_atexit@plt+0x7ddf0> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + cmp r2, r7 │ │ │ │ + bgt 8a228 <__cxa_atexit@plt+0x7ddf4> │ │ │ │ + ldr r7, [pc, #96] @ 8a25c <__cxa_atexit@plt+0x7de28> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r6, r0 │ │ │ │ - bhi 8a44c <__cxa_atexit@plt+0x7e018> │ │ │ │ - ldr lr, [pc, #212] @ 8a464 <__cxa_atexit@plt+0x7e030> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #208] @ 8a468 <__cxa_atexit@plt+0x7e034> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr ip, [r5, #32]! │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str r1, [r6, #-20] @ 0xffffffec │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - str r9, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx ip │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r6, r0 │ │ │ │ - bhi 8a44c <__cxa_atexit@plt+0x7e018> │ │ │ │ - ldr r9, [r5, #16] │ │ │ │ - ldr lr, [pc, #132] @ 8a470 <__cxa_atexit@plt+0x7e03c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #128] @ 8a474 <__cxa_atexit@plt+0x7e040> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr ip, [r5, #32]! │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - sub r3, r6, #20 │ │ │ │ - stm r3, {r1, r2, r9} │ │ │ │ - stmdb r6, {r7, lr} │ │ │ │ - str r0, [r6] │ │ │ │ - sub r7, r6, #3 │ │ │ │ - bx ip │ │ │ │ - ldr r2, [pc, #68] @ 8a46c <__cxa_atexit@plt+0x7e038> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #24] │ │ │ │ - str r2, [r5] │ │ │ │ - tst r3, #3 │ │ │ │ - beq 8a440 <__cxa_atexit@plt+0x7e00c> │ │ │ │ - mov r7, r3 │ │ │ │ - b 8a48c <__cxa_atexit@plt+0x7e058> │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffdf8 │ │ │ │ - @ instruction: 0xfffffd70 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0xfffffc64 │ │ │ │ - @ instruction: 0xfffffb7c │ │ │ │ - @ instruction: 0xfffffef8 │ │ │ │ - mvneq pc, r0, lsl ip @ │ │ │ │ - bicseq r2, r0, ip, asr #6 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8a4c0 <__cxa_atexit@plt+0x7e08c> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r5, #28] │ │ │ │ - ldr r2, [pc, #40] @ 8a4d0 <__cxa_atexit@plt+0x7e09c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r3, #2] │ │ │ │ - str r2, [r5] │ │ │ │ - str r3, [r5, #28] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8a4c8 <__cxa_atexit@plt+0x7e094> │ │ │ │ - b 8a4e0 <__cxa_atexit@plt+0x7e0ac> │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 8a5bc <__cxa_atexit@plt+0x7e188> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrsheq r2, [r0, #40] @ 0x28 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #64] @ 8a528 <__cxa_atexit@plt+0x7e0f4> │ │ │ │ - add r0, pc, r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8a520 <__cxa_atexit@plt+0x7e0ec> │ │ │ │ - ldr r3, [r5, #24] │ │ │ │ - bic r2, r3, #3 │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrh r2, [r2, #-2] │ │ │ │ - cmp r2, #4 │ │ │ │ - beq 8a520 <__cxa_atexit@plt+0x7e0ec> │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r0, [pc, #20] @ 8a52c <__cxa_atexit@plt+0x7e0f8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5, #20] │ │ │ │ - str r2, [r5, #24] │ │ │ │ - add r5, r5, #4 │ │ │ │ + bgt 8a1f4 <__cxa_atexit@plt+0x7ddc0> │ │ │ │ + ldr r7, [pc, #36] @ 8a254 <__cxa_atexit@plt+0x7de20> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r0, r0, r4, lsl r0 │ │ │ │ - ldr r7, [r5, #16] │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8a584 <__cxa_atexit@plt+0x7e150> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [r5, #20] │ │ │ │ - ldr r0, [r5, #24] │ │ │ │ - ldr lr, [pc, #64] @ 8a59c <__cxa_atexit@plt+0x7e168> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr ip, [r5, #28]! │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ - str lr, [r6, #-20] @ 0xffffffec │ │ │ │ - str r1, [r6, #-16] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r7, r6, #19 │ │ │ │ - bx ip │ │ │ │ - ldr r3, [pc, #20] @ 8a5a0 <__cxa_atexit@plt+0x7e16c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #24 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffff96c │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r2, r0, r4, lsl r2 │ │ │ │ - andeq r0, r0, r7, asr #6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5, #20] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 8a530 <__cxa_atexit@plt+0x7e0fc> │ │ │ │ - ldr r3, [r5, #20] │ │ │ │ - bic r2, r3, #3 │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrh r2, [r2, #-2] │ │ │ │ - cmp r2, #4 │ │ │ │ - bne 8a5f8 <__cxa_atexit@plt+0x7e1c4> │ │ │ │ - ldr r2, [pc, #44] @ 8a608 <__cxa_atexit@plt+0x7e1d4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r3, #1] │ │ │ │ - ldr r3, [r3, #5] │ │ │ │ - str r2, [r5] │ │ │ │ - str r3, [r5, #24] │ │ │ │ + ldr r7, [pc, #20] @ 8a258 <__cxa_atexit@plt+0x7de24> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + andeq r0, r0, r0, asr #2 │ │ │ │ + mvneq pc, r0, ror #23 │ │ │ │ + bicseq r2, r0, r8, ror #17 │ │ │ │ + ldrdeq pc, [r5, #184]! @ 0xb8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [pc, #112] @ 8a2e8 <__cxa_atexit@plt+0x7deb4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + mov r3, r5 │ │ │ │ + str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 8a600 <__cxa_atexit@plt+0x7e1cc> │ │ │ │ - b 8a618 <__cxa_atexit@plt+0x7e1e4> │ │ │ │ - str r3, [r5, #24] │ │ │ │ - b 8a8a0 <__cxa_atexit@plt+0x7e46c> │ │ │ │ + beq 8a2c4 <__cxa_atexit@plt+0x7de90> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 8a2d0 <__cxa_atexit@plt+0x7de9c> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + ldr r3, [r5] │ │ │ │ + cmp r3, r7 │ │ │ │ + bgt 8a2d4 <__cxa_atexit@plt+0x7dea0> │ │ │ │ + ldr r7, [pc, #56] @ 8a2f0 <__cxa_atexit@plt+0x7debc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - bicseq r2, r0, r0, asr #3 │ │ │ │ - andeq r0, r0, r6, asr #4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ + bgt 8a2b0 <__cxa_atexit@plt+0x7de7c> │ │ │ │ + ldr r7, [pc, #16] @ 8a2ec <__cxa_atexit@plt+0x7deb8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsl #1 │ │ │ │ + mvneq pc, r4, lsr fp @ │ │ │ │ + mvneq pc, ip, lsl fp @ │ │ │ │ + andeq r0, r0, r2, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #7] │ │ │ │ - ldr r2, [pc, #32] @ 8a648 <__cxa_atexit@plt+0x7e214> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #20] │ │ │ │ - str r8, [r5, #8] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #12] @ 8a64c <__cxa_atexit@plt+0x7e218> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - mvneq pc, r0, lsr #14 │ │ │ │ - bicseq r2, r0, ip, ror r1 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #20] @ 8a678 <__cxa_atexit@plt+0x7e244> │ │ │ │ - add r0, pc, r0 │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + cmp r2, r3 │ │ │ │ + bne 8a330 <__cxa_atexit@plt+0x7defc> │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + cmp r3, r7 │ │ │ │ + bgt 8a334 <__cxa_atexit@plt+0x7df00> │ │ │ │ + ldr r7, [pc, #36] @ 8a348 <__cxa_atexit@plt+0x7df14> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r2, r0, r0, asr r1 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 8a69c <__cxa_atexit@plt+0x7e268> │ │ │ │ + bgt 8a31c <__cxa_atexit@plt+0x7dee8> │ │ │ │ + ldr r7, [pc, #16] @ 8a34c <__cxa_atexit@plt+0x7df18> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + strheq pc, [r5, #160]! @ 0xa0 @ │ │ │ │ + ldrdeq pc, [r5, #164]! @ 0xa4 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8a400 <__cxa_atexit@plt+0x7dfcc> │ │ │ │ + ldr r3, [pc, #160] @ 8a410 <__cxa_atexit@plt+0x7dfdc> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 193d494 <__cxa_atexit@plt+0x1931060> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r2, r0, ip, lsr #2 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #24] @ 8a6cc <__cxa_atexit@plt+0x7e298> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r7, [r5] │ │ │ │ - ldr r7, [r5, #28] │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r9, [r7, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8a3d4 <__cxa_atexit@plt+0x7dfa0> │ │ │ │ + ldr r7, [pc, #136] @ 8a414 <__cxa_atexit@plt+0x7dfe0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r1, [r8, #7] │ │ │ │ + ldr r2, [r8, #11] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-16]! │ │ │ │ + str r1, [r3, #8] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + str r8, [r3, #12] │ │ │ │ tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ + beq 8a3e4 <__cxa_atexit@plt+0x7dfb0> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + cmp r1, r3 │ │ │ │ + bne 8a3f0 <__cxa_atexit@plt+0x7dfbc> │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + cmp r2, r3 │ │ │ │ + bgt 8a3f4 <__cxa_atexit@plt+0x7dfc0> │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - ldrsheq r2, [r0, #12] │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 8a6f0 <__cxa_atexit@plt+0x7e2bc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 193d494 <__cxa_atexit@plt+0x1931060> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - ldrsbeq r2, [r0, #8] │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - sub r3, r3, r7 │ │ │ │ - clz r3, r3 │ │ │ │ - lsr r3, r3, #5 │ │ │ │ - ldr r2, [pc, #60] @ 8a754 <__cxa_atexit@plt+0x7e320> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [r2, r3, lsl #2] │ │ │ │ - ldr lr, [pc, #52] @ 8a758 <__cxa_atexit@plt+0x7e324> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #48] @ 8a75c <__cxa_atexit@plt+0x7e328> │ │ │ │ - add r0, pc, r0 │ │ │ │ - and r1, r3, #3 │ │ │ │ - mov r2, #16 │ │ │ │ - cmp r1, #2 │ │ │ │ - mov r1, #16 │ │ │ │ - moveq r1, #20 │ │ │ │ - moveq r0, lr │ │ │ │ - moveq r2, #8 │ │ │ │ - str r3, [r5, r1] │ │ │ │ - add r5, r5, r2 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - strheq pc, [r5, #100]! @ 0x64 @ │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #48 @ 0x30 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8a7c8 <__cxa_atexit@plt+0x7e394> │ │ │ │ - ldm r5, {r7, lr} │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [r5, #16] │ │ │ │ - ldr r0, [r5, #20] │ │ │ │ - ldr r3, [r5, #24] │ │ │ │ - ldr r8, [pc, #88] @ 8a7e4 <__cxa_atexit@plt+0x7e3b0> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #84] @ 8a7e8 <__cxa_atexit@plt+0x7e3b4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - stmdb r6, {r2, r7} │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r2, [r6, #-20] @ 0xffffffec │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - sub r2, r6, #36 @ 0x24 │ │ │ │ - stm r2, {r0, r1, lr} │ │ │ │ - ldr r0, [r5, #28]! │ │ │ │ - str r8, [r6, #-12] │ │ │ │ - mov r7, r6 │ │ │ │ - str r9, [r7, #-44]! @ 0xffffffd4 │ │ │ │ - str r7, [r6] │ │ │ │ - sub r7, r6, #11 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - ldr r3, [pc, #24] @ 8a7ec <__cxa_atexit@plt+0x7e3b8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #48 @ 0x30 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffef40 │ │ │ │ - @ instruction: 0xffffed44 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - ldrsbeq r1, [r0, #252] @ 0xfc │ │ │ │ - andeq r0, r0, r7, lsl #2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5, #16] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 8a760 <__cxa_atexit@plt+0x7e32c> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8a864 <__cxa_atexit@plt+0x7e430> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [r5, #16] │ │ │ │ - ldr lr, [pc, #80] @ 8a880 <__cxa_atexit@plt+0x7e44c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #76] @ 8a884 <__cxa_atexit@plt+0x7e450> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - str r1, [r6, #-16] │ │ │ │ - str r7, [r6, #-20] @ 0xffffffec │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ - str lr, [r6, #-8] │ │ │ │ - mov r7, r6 │ │ │ │ - str r8, [r7, #-28]! @ 0xffffffe4 │ │ │ │ - str r7, [r6] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + bgt 8a3cc <__cxa_atexit@plt+0x7df98> │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #24] @ 8a888 <__cxa_atexit@plt+0x7e454> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #32 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffe950 │ │ │ │ - @ instruction: 0xffffe878 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - bicseq r1, r0, r0, asr #30 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 8a808 <__cxa_atexit@plt+0x7e3d4> │ │ │ │ - ldr r7, [r5, #24] │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8a8d8 <__cxa_atexit@plt+0x7e4a4> │ │ │ │ - ldr r3, [r5], #28 │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ - ldr r2, [pc, #44] @ 8a8f0 <__cxa_atexit@plt+0x7e4bc> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r6] │ │ │ │ - mov r8, r6 │ │ │ │ - str r2, [r8, #-8]! │ │ │ │ - mov r7, r3 │ │ │ │ - b 88d50 <__cxa_atexit@plt+0x7c91c> │ │ │ │ - ldr r3, [pc, #20] @ 8a8f4 <__cxa_atexit@plt+0x7e4c0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffe71c │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - ldrheq r1, [r0, #224] @ 0xe0 │ │ │ │ - andeq r0, r0, r7, asr #31 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5, #28] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 8a8a0 <__cxa_atexit@plt+0x7e46c> │ │ │ │ - ldrheq r1, [r0, #232] @ 0xe8 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8aa64 <__cxa_atexit@plt+0x7e630> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #104 @ 0x68 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8aa5c <__cxa_atexit@plt+0x7e628> │ │ │ │ - ldr r0, [pc, #308] @ 8aa78 <__cxa_atexit@plt+0x7e644> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr sl, [pc, #304] @ 8aa7c <__cxa_atexit@plt+0x7e648> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr r9, [pc, #300] @ 8aa80 <__cxa_atexit@plt+0x7e64c> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #296] @ 8aa84 <__cxa_atexit@plt+0x7e650> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #292] @ 8aa88 <__cxa_atexit@plt+0x7e654> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #288] @ 8aa8c <__cxa_atexit@plt+0x7e658> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - ldr r3, [pc, #276] @ 8aa90 <__cxa_atexit@plt+0x7e65c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r6, #-20] @ 0xffffffec │ │ │ │ - ldr r3, [pc, #268] @ 8aa94 <__cxa_atexit@plt+0x7e660> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r6, #-52] @ 0xffffffcc │ │ │ │ - sub r3, r6, #18 │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ - sub r2, r6, #51 @ 0x33 │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - ldr r2, [pc, #244] @ 8aa98 <__cxa_atexit@plt+0x7e664> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r3, r2, #49 @ 0x31 │ │ │ │ - add r3, r3, #256 @ 0x100 │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - add r3, r2, #9 │ │ │ │ - add r3, r3, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #220] @ 8aa9c <__cxa_atexit@plt+0x7e668> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-32] @ 0xffffffe0 │ │ │ │ - add r2, r2, #121 @ 0x79 │ │ │ │ - add r2, r2, #768 @ 0x300 │ │ │ │ - ldr r3, [pc, #204] @ 8aaa0 <__cxa_atexit@plt+0x7e66c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r2, [r6, #-28] @ 0xffffffe4 │ │ │ │ - str r2, [r6, #-36] @ 0xffffffdc │ │ │ │ - ldr r2, [pc, #192] @ 8aaa4 <__cxa_atexit@plt+0x7e670> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r0, [r6, #-56] @ 0xffffffc8 │ │ │ │ - ldr ip, [pc, #184] @ 8aaa8 <__cxa_atexit@plt+0x7e674> │ │ │ │ - add ip, pc, ip │ │ │ │ - str sl, [r6, #-68] @ 0xffffffbc │ │ │ │ - ldr sl, [pc, #176] @ 8aaac <__cxa_atexit@plt+0x7e678> │ │ │ │ - add sl, pc, sl │ │ │ │ - str r9, [r6, #-80] @ 0xffffffb0 │ │ │ │ - str lr, [r6, #-92] @ 0xffffffa4 │ │ │ │ - mov r0, r6 │ │ │ │ - str r1, [r0, #-64]! @ 0xffffffc0 │ │ │ │ - str r0, [r6, #-16] │ │ │ │ - mov r1, r6 │ │ │ │ - str r3, [r1, #-76]! @ 0xffffffb4 │ │ │ │ - str r1, [r6, #-40] @ 0xffffffd8 │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-88]! @ 0xffffffa8 │ │ │ │ - str r3, [r6, #-44] @ 0xffffffd4 │ │ │ │ - mov r3, r6 │ │ │ │ - str ip, [r3, #-100]! @ 0xffffff9c │ │ │ │ - str r3, [r6, #-48] @ 0xffffffd0 │ │ │ │ - str sl, [r5, #-12]! │ │ │ │ - sub r3, r6, #3 │ │ │ │ - stmib r5, {r3, r8} │ │ │ │ - ldr r3, [pc, #104] @ 8aab0 <__cxa_atexit@plt+0x7e67c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - ldr r3, [pc, #96] @ 8aab4 <__cxa_atexit@plt+0x7e680> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #1 │ │ │ │ - b 9e9e58 <__cxa_atexit@plt+0x9dda24> │ │ │ │ - mov r7, #104 @ 0x68 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ 8aa74 <__cxa_atexit@plt+0x7e640> │ │ │ │ + ldr r7, [pc, #16] @ 8a418 <__cxa_atexit@plt+0x7dfe4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq r1, r0, r0, lsl #27 │ │ │ │ - @ instruction: 0x01b8e462 │ │ │ │ - @ instruction: 0x01b8e4a7 │ │ │ │ - @ instruction: 0x01b8e47f │ │ │ │ - @ instruction: 0x01b8e450 │ │ │ │ - @ instruction: 0xffffe3e8 │ │ │ │ - mvneq pc, ip, lsr r6 @ │ │ │ │ - mvneq pc, r0, lsr r6 @ │ │ │ │ - mvneq pc, r8, lsr #12 │ │ │ │ - mvneq pc, r4, lsl r4 @ │ │ │ │ - @ instruction: 0xffffe34c │ │ │ │ - @ instruction: 0xffffe300 │ │ │ │ - @ instruction: 0xffffe2b8 │ │ │ │ - @ instruction: 0xffffe274 │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq pc, ip, ror #10 │ │ │ │ - mvneq pc, r4, ror #10 │ │ │ │ - bicseq r1, r0, r4, lsl sp │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #96 @ 0x60 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8abdc <__cxa_atexit@plt+0x7e7a8> │ │ │ │ - ldr r9, [pc, #268] @ 8abe8 <__cxa_atexit@plt+0x7e7b4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #264] @ 8abec <__cxa_atexit@plt+0x7e7b8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #260] @ 8abf0 <__cxa_atexit@plt+0x7e7bc> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #256] @ 8abf4 <__cxa_atexit@plt+0x7e7c0> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #252] @ 8abf8 <__cxa_atexit@plt+0x7e7c4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - str r2, [r6] │ │ │ │ - ldr r2, [pc, #240] @ 8abfc <__cxa_atexit@plt+0x7e7c8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - ldr r2, [pc, #232] @ 8ac00 <__cxa_atexit@plt+0x7e7cc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r6, #-44] @ 0xffffffd4 │ │ │ │ - sub r2, r6, #43 @ 0x2b │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - ldr r2, [pc, #216] @ 8ac04 <__cxa_atexit@plt+0x7e7d0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r3, r2, #81 @ 0x51 │ │ │ │ - add r3, r3, #256 @ 0x100 │ │ │ │ - str r3, [r6, #-16] │ │ │ │ - add r3, r2, #49 @ 0x31 │ │ │ │ - add r3, r3, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #192] @ 8ac08 <__cxa_atexit@plt+0x7e7d4> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - add r2, r2, #9 │ │ │ │ - add r2, r2, #768 @ 0x300 │ │ │ │ - ldr r3, [pc, #176] @ 8ac0c <__cxa_atexit@plt+0x7e7d8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r2, [r6, #-20] @ 0xffffffec │ │ │ │ - str r2, [r6, #-28] @ 0xffffffe4 │ │ │ │ - ldr r2, [pc, #164] @ 8ac10 <__cxa_atexit@plt+0x7e7dc> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r0, [r6, #-48] @ 0xffffffd0 │ │ │ │ - ldr sl, [pc, #156] @ 8ac14 <__cxa_atexit@plt+0x7e7e0> │ │ │ │ - add sl, pc, sl │ │ │ │ - str r9, [r6, #-60] @ 0xffffffc4 │ │ │ │ - ldr r9, [pc, #148] @ 8ac18 <__cxa_atexit@plt+0x7e7e4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r8, [r6, #-72] @ 0xffffffb8 │ │ │ │ - str lr, [r6, #-84] @ 0xffffffac │ │ │ │ - mov r0, r6 │ │ │ │ - str r1, [r0, #-56]! @ 0xffffffc8 │ │ │ │ - str r0, [r6, #-8] │ │ │ │ - mov r1, r6 │ │ │ │ - str r3, [r1, #-68]! @ 0xffffffbc │ │ │ │ - str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-80]! @ 0xffffffb0 │ │ │ │ - str r3, [r6, #-36] @ 0xffffffdc │ │ │ │ - mov r3, r6 │ │ │ │ - str sl, [r3, #-92]! @ 0xffffffa4 │ │ │ │ - str r3, [r6, #-40] @ 0xffffffd8 │ │ │ │ - sub r3, r6, #10 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - str r3, [r5] │ │ │ │ - str r9, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #72] @ 8ac1c <__cxa_atexit@plt+0x7e7e8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 9ea540 <__cxa_atexit@plt+0x9de10c> │ │ │ │ - mov r3, #96 @ 0x60 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01b8e3b9 │ │ │ │ - @ instruction: 0x01b8e391 │ │ │ │ - @ instruction: 0x01b8e362 │ │ │ │ - @ instruction: 0x01b8e355 │ │ │ │ - mvneq pc, ip, lsr #9 │ │ │ │ - mvneq pc, r0, lsr #9 │ │ │ │ - @ instruction: 0x01e5f498 │ │ │ │ - mvneq pc, ip, lsl #5 │ │ │ │ - @ instruction: 0xffffe338 │ │ │ │ - @ instruction: 0xffffe2ec │ │ │ │ - @ instruction: 0xffffe2a4 │ │ │ │ - @ instruction: 0xffffe260 │ │ │ │ - andeq r0, r0, r4, lsr #1 │ │ │ │ - mvneq pc, r4, ror #7 │ │ │ │ - bicseq r1, r0, ip, lsr #23 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8ac9c <__cxa_atexit@plt+0x7e868> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [r5, #12] │ │ │ │ - ldr sl, [r5, #16] │ │ │ │ - ldr r0, [pc, #84] @ 8aca8 <__cxa_atexit@plt+0x7e874> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #80] @ 8acac <__cxa_atexit@plt+0x7e878> │ │ │ │ - add lr, pc, lr │ │ │ │ - sub r8, r6, #16 │ │ │ │ - stm r8, {r0, r3, r7} │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - ldr r0, [pc, #64] @ 8acb0 <__cxa_atexit@plt+0x7e87c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r0, [r5, #8]! │ │ │ │ - ldr r0, [pc, #56] @ 8acb4 <__cxa_atexit@plt+0x7e880> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r0, r0, #1 │ │ │ │ - stmib r5, {r0, lr} │ │ │ │ - ldr r7, [pc, #44] @ 8acb8 <__cxa_atexit@plt+0x7e884> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r8, r7, #1 │ │ │ │ - sub r7, r6, #13 │ │ │ │ - mov r9, r8 │ │ │ │ - b 8a298 <__cxa_atexit@plt+0x7de64> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffff640 │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ - strdeq pc, [r5, #0]! │ │ │ │ - mvneq pc, ip, ror #1 │ │ │ │ - mvneq pc, ip, lsr #4 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + strheq r0, [r0], -r0 @ │ │ │ │ + andeq r0, r0, r4, lsl r1 │ │ │ │ + bicseq r2, r0, r8, lsr #14 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #4 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #104] @ 8a498 <__cxa_atexit@plt+0x7e064> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r0, [r7, #11] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + sub lr, r5, #4 │ │ │ │ + stm lr, {r0, r1, r3} │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8a47c <__cxa_atexit@plt+0x7e048> │ │ │ │ + ldm r5, {r2, r3} │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 8a488 <__cxa_atexit@plt+0x7e054> │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + cmp r1, r2 │ │ │ │ + bgt 8a48c <__cxa_atexit@plt+0x7e058> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r1, r0, r4, lsl fp │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8ad2c <__cxa_atexit@plt+0x7e8f8> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 8ad24 <__cxa_atexit@plt+0x7e8f0> │ │ │ │ - ldr r3, [pc, #40] @ 8ad34 <__cxa_atexit@plt+0x7e900> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #32] @ 8ad38 <__cxa_atexit@plt+0x7e904> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #4] │ │ │ │ - str r0, [r5, #8] │ │ │ │ - b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + bgt 8a474 <__cxa_atexit@plt+0x7e040> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq pc, ip, asr #32 │ │ │ │ - ldrheq r1, [r0, #160] @ 0xa0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #28] @ 8ad6c <__cxa_atexit@plt+0x7e938> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5] │ │ │ │ - ldr r7, [pc, #20] @ 8ad70 <__cxa_atexit@plt+0x7e93c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r8, r7, #1 │ │ │ │ - ldr r7, [pc, #12] @ 8ad74 <__cxa_atexit@plt+0x7e940> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq pc, ip │ │ │ │ - mvneq pc, r4, asr r2 @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r0, ror r0 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r3, [r5, #12] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + cmp r2, r1 │ │ │ │ + bne 8a4d0 <__cxa_atexit@plt+0x7e09c> │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + cmp r1, r2 │ │ │ │ + bgt 8a4d4 <__cxa_atexit@plt+0x7e0a0> │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + bgt 8a4c8 <__cxa_atexit@plt+0x7e094> │ │ │ │ + mov r7, r3 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + ldm r5!, {r8, r9, sl} │ │ │ │ + b 8a500 <__cxa_atexit@plt+0x7e0cc> │ │ │ │ + @ instruction: 0xffffffe0 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r4, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + str r8, [r3, #-12]! │ │ │ │ + stmib r3, {r9, sl} │ │ │ │ + sub r7, r3, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8a56c <__cxa_atexit@plt+0x7e138> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8add0 <__cxa_atexit@plt+0x7e99c> │ │ │ │ - ldr r7, [pc, #52] @ 8ade8 <__cxa_atexit@plt+0x7e9b4> │ │ │ │ + add r2, r6, #16 │ │ │ │ + cmp r7, r2 │ │ │ │ + bcc 8a580 <__cxa_atexit@plt+0x7e14c> │ │ │ │ + ldr r7, [pc, #120] @ 8a5a8 <__cxa_atexit@plt+0x7e174> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #48] @ 8adec <__cxa_atexit@plt+0x7e9b8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r0, [r5] │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + ldr r7, [pc, #112] @ 8a5ac <__cxa_atexit@plt+0x7e178> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + str r7, [r6, #4] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + str r7, [r6, #12] │ │ │ │ + str r3, [r6, #16] │ │ │ │ + sub r3, r2, #3 │ │ │ │ + sub r9, r2, #11 │ │ │ │ + mov r6, r2 │ │ │ │ + mov r7, r8 │ │ │ │ + mov r8, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r7, [pc, #48] @ 8a5a4 <__cxa_atexit@plt+0x7e170> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 8a5a0 <__cxa_atexit@plt+0x7e16c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r6, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + bx r0 │ │ │ │ + ldrsbeq r2, [r0, #84] @ 0x54 │ │ │ │ + bicseq r2, r0, r8, ror #11 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + mvneq pc, r4, lsl #17 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + ldr r8, [r5, #12] │ │ │ │ + and r3, r3, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8a62c <__cxa_atexit@plt+0x7e1f8> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r8, #1 │ │ │ │ add r7, r7, #1 │ │ │ │ - stmda r6, {r3, r7, r8} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + str r7, [r5, #8] │ │ │ │ + str r3, [r5, #12] │ │ │ │ + add r3, r6, #16 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8a638 <__cxa_atexit@plt+0x7e204> │ │ │ │ + ldr lr, [pc, #100] @ 8a65c <__cxa_atexit@plt+0x7e228> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #96] @ 8a660 <__cxa_atexit@plt+0x7e22c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + str lr, [r5] │ │ │ │ + stmib r6, {r1, r2} │ │ │ │ + str r1, [r6, #12] │ │ │ │ + str r0, [r6, #16] │ │ │ │ + sub r8, r3, #3 │ │ │ │ + sub r9, r3, #11 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 8adf0 <__cxa_atexit@plt+0x7e9bc> │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r7, [pc, #20] @ 8a658 <__cxa_atexit@plt+0x7e224> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ + mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r1, r0, ip, asr sl │ │ │ │ - mvneq lr, r0, ror #31 │ │ │ │ - bicseq r1, r0, r4, asr #20 │ │ │ │ - bicseq r1, r0, r4, lsr #20 │ │ │ │ + bicseq r2, r0, r8, lsl r5 │ │ │ │ + @ instruction: 0xffffffbc │ │ │ │ + mvneq pc, r0, asr #15 │ │ │ │ + bicseq r2, r0, r4, asr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8ae58 <__cxa_atexit@plt+0x7ea24> │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi 8a6b8 <__cxa_atexit@plt+0x7e284> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 8ae50 <__cxa_atexit@plt+0x7ea1c> │ │ │ │ - ldr r8, [pc, #56] @ 8ae60 <__cxa_atexit@plt+0x7ea2c> │ │ │ │ + beq 8a6b0 <__cxa_atexit@plt+0x7e27c> │ │ │ │ + ldr r8, [pc, #40] @ 8a6c0 <__cxa_atexit@plt+0x7e28c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #52] @ 8ae64 <__cxa_atexit@plt+0x7ea30> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #48] @ 8ae68 <__cxa_atexit@plt+0x7ea34> │ │ │ │ + ldr r3, [pc, #36] @ 8a6c4 <__cxa_atexit@plt+0x7e290> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r0, [r5, #4] │ │ │ │ - add r9, r7, #1 │ │ │ │ - ldr r7, [pc, #32] @ 8ae6c <__cxa_atexit@plt+0x7ea38> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + mov r5, r9 │ │ │ │ + b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r1, [r0, #152] @ 0x98 │ │ │ │ - bicseq r1, r0, ip, ror #19 │ │ │ │ - mvneq lr, ip, lsr #30 │ │ │ │ - mvneq pc, r4, ror r1 @ │ │ │ │ - bicseq r1, r0, r4, asr #19 │ │ │ │ - andeq r0, r2, r5 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r1, sl │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8aeb4 <__cxa_atexit@plt+0x7ea80> │ │ │ │ - ldr r7, [pc, #40] @ 8aebc <__cxa_atexit@plt+0x7ea88> │ │ │ │ + @ instruction: 0x01b8e4fc │ │ │ │ + strheq pc, [r5, #108]! @ 0x6c @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8a720 <__cxa_atexit@plt+0x7e2ec> │ │ │ │ + ldr r2, [pc, #88] @ 8a73c <__cxa_atexit@plt+0x7e308> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r7, r5, #20 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8a728 <__cxa_atexit@plt+0x7e2f4> │ │ │ │ + ldr r7, [pc, #64] @ 8a740 <__cxa_atexit@plt+0x7e30c> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-4]! │ │ │ │ + str r7, [r5, #-12]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 8aea8 <__cxa_atexit@plt+0x7ea74> │ │ │ │ + beq 8a714 <__cxa_atexit@plt+0x7e2e0> │ │ │ │ mov r7, r8 │ │ │ │ - b 8aecc <__cxa_atexit@plt+0x7ea98> │ │ │ │ + b 8a7e4 <__cxa_atexit@plt+0x7e3b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - bicseq r1, r0, r8, ror r9 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r3, [r7, #11] │ │ │ │ - ldr r2, [pc, #12] @ 8aee8 <__cxa_atexit@plt+0x7eab4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stmda r5, {r3, r7} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - b 176ca58 <__cxa_atexit@plt+0x1760624> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r1, r0, ip, asr #18 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 8af14 <__cxa_atexit@plt+0x7eae0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r9, [pc, #12] @ 8af18 <__cxa_atexit@plt+0x7eae4> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - mov r8, r7 │ │ │ │ - b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - strheq pc, [r5, #8]! @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8af5c <__cxa_atexit@plt+0x7eb28> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8af68 <__cxa_atexit@plt+0x7eb34> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #40] @ 8af74 <__cxa_atexit@plt+0x7eb40> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - sub r7, r6, #3 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1bef130 <__cxa_atexit@plt+0x1be2cfc> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r4, asr pc │ │ │ │ - andeq r0, r1, r3 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8afa4 <__cxa_atexit@plt+0x7eb70> │ │ │ │ - ldr r3, [pc, #20] @ 8afac <__cxa_atexit@plt+0x7eb78> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r7, [pc, #20] @ 8a744 <__cxa_atexit@plt+0x7e310> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8afe0 <__cxa_atexit@plt+0x7ebac> │ │ │ │ - ldr r3, [pc, #28] @ 8afec <__cxa_atexit@plt+0x7ebb8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r0, asr lr │ │ │ │ + mvneq pc, r8, lsl #13 │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + ldrsbeq r2, [r0, #76] @ 0x4c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b04c <__cxa_atexit@plt+0x7ec18> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b044 <__cxa_atexit@plt+0x7ec10> │ │ │ │ - ldr r3, [pc, #56] @ 8b054 <__cxa_atexit@plt+0x7ec20> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - ldr r2, [pc, #36] @ 8b058 <__cxa_atexit@plt+0x7ec24> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmda r6, {r2, r7} │ │ │ │ - sub r8, r6, #1 │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq lr, r8, asr sp │ │ │ │ - mvneq lr, ip, lsr pc │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b0a4 <__cxa_atexit@plt+0x7ec70> │ │ │ │ - ldr r3, [pc, #52] @ 8b0ac <__cxa_atexit@plt+0x7ec78> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8a778 <__cxa_atexit@plt+0x7e344> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #36] @ 8b0b0 <__cxa_atexit@plt+0x7ec7c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r2, [pc, #28] @ 8b0b4 <__cxa_atexit@plt+0x7ec80> │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r2, [pc, #20] @ 8a780 <__cxa_atexit@plt+0x7e34c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #2 │ │ │ │ - stmib r5, {r2, r3} │ │ │ │ - b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - strdeq lr, [r5, #204]! @ 0xcc │ │ │ │ - mvneq lr, ip, lsr lr │ │ │ │ - mvneq lr, r0, lsr pc │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b118 <__cxa_atexit@plt+0x7ece4> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b110 <__cxa_atexit@plt+0x7ecdc> │ │ │ │ - ldr r3, [pc, #60] @ 8b120 <__cxa_atexit@plt+0x7ecec> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - ldr r1, [pc, #36] @ 8b124 <__cxa_atexit@plt+0x7ecf0> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r6, {r1, r3} │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #5 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + b 89e04 <__cxa_atexit@plt+0x7d9d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e5ec90 │ │ │ │ - mvneq lr, r0, lsl #29 │ │ │ │ + mvneq pc, r0, lsl #12 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b158 <__cxa_atexit@plt+0x7ed24> │ │ │ │ - ldr r8, [pc, #28] @ 8b160 <__cxa_atexit@plt+0x7ed2c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #24] @ 8b164 <__cxa_atexit@plt+0x7ed30> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0x01b8dde6 │ │ │ │ - mvneq lr, r8, lsr #24 │ │ │ │ - andeq r0, r2, r5 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #36 @ 0x24 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 8b1a8 <__cxa_atexit@plt+0x7ed74> │ │ │ │ - ldr r7, [pc, #48] @ 8b1b8 <__cxa_atexit@plt+0x7ed84> │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8a7c4 <__cxa_atexit@plt+0x7e390> │ │ │ │ + ldr r7, [pc, #48] @ 8a7d4 <__cxa_atexit@plt+0x7e3a0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 8b19c <__cxa_atexit@plt+0x7ed68> │ │ │ │ + beq 8a7b8 <__cxa_atexit@plt+0x7e384> │ │ │ │ mov r7, r8 │ │ │ │ - b 8b1cc <__cxa_atexit@plt+0x7ed98> │ │ │ │ + b 8a7e4 <__cxa_atexit@plt+0x7e3b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 8b1bc <__cxa_atexit@plt+0x7ed88> │ │ │ │ + ldr r7, [pc, #12] @ 8a7d8 <__cxa_atexit@plt+0x7e3a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r1, r0, r0, lsr #13 │ │ │ │ - bicseq r1, r0, r8, lsl #13 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + bicseq r2, r0, r0, asr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 8b1f8 <__cxa_atexit@plt+0x7edc4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r0, [r7, #7] │ │ │ │ - ldr r3, [pc, #24] @ 8b1fc <__cxa_atexit@plt+0x7edc8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - stmda r5, {r0, r7} │ │ │ │ - str r2, [r5, #-12]! │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - bicseq r1, r0, ip, asr #12 │ │ │ │ - bicseq r1, r0, r8, asr #12 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b250 <__cxa_atexit@plt+0x7ee1c> │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #52] @ 8b25c <__cxa_atexit@plt+0x7ee28> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 8b260 <__cxa_atexit@plt+0x7ee2c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ 8b264 <__cxa_atexit@plt+0x7ee30> │ │ │ │ - add r1, pc, r1 │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r1, [r5] │ │ │ │ - sub r7, r6, #3 │ │ │ │ - sub r8, r6, #10 │ │ │ │ - b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffd58 │ │ │ │ - @ instruction: 0xfffffc4c │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - bicseq r1, r0, r0, ror #11 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ 8b298 <__cxa_atexit@plt+0x7ee64> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #24] @ 8b29c <__cxa_atexit@plt+0x7ee68> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r7, [r5] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - ldr r7, [pc, #12] @ 8b2a0 <__cxa_atexit@plt+0x7ee6c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - bicseq r1, r0, ip, ror r5 │ │ │ │ - mvneq lr, r8, lsr sp │ │ │ │ - bicseq r1, r0, r4, lsr #11 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #16] @ 8b2c8 <__cxa_atexit@plt+0x7ee94> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - bicseq r1, r0, ip, ror r5 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8b310 <__cxa_atexit@plt+0x7eedc> │ │ │ │ - ldr r3, [pc, #120] @ 8b364 <__cxa_atexit@plt+0x7ef30> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r9, [r7, #6] │ │ │ │ - ldr r8, [pc, #108] @ 8b368 <__cxa_atexit@plt+0x7ef34> │ │ │ │ - add r8, pc, r8 │ │ │ │ + bne 8a88c <__cxa_atexit@plt+0x7e458> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + mov r2, r7 │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r1, [pc, #208] @ 8a8d4 <__cxa_atexit@plt+0x7e4a0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - ldr r7, [pc, #96] @ 8b36c <__cxa_atexit@plt+0x7ef38> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b358 <__cxa_atexit@plt+0x7ef24> │ │ │ │ - ldr r3, [pc, #72] @ 8b370 <__cxa_atexit@plt+0x7ef3c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ 8b374 <__cxa_atexit@plt+0x7ef40> │ │ │ │ + mov r2, r5 │ │ │ │ + str r1, [r2, #-8]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 8a8a0 <__cxa_atexit@plt+0x7e46c> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8a8ac <__cxa_atexit@plt+0x7e478> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #40 @ 0x28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8a8c0 <__cxa_atexit@plt+0x7e48c> │ │ │ │ + ldr r2, [pc, #160] @ 8a8dc <__cxa_atexit@plt+0x7e4a8> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - ldr r3, [pc, #48] @ 8b378 <__cxa_atexit@plt+0x7ef44> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - ldr r8, [pc, #40] @ 8b37c <__cxa_atexit@plt+0x7ef48> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 1557fe8 <__cxa_atexit@plt+0x154bbb4> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - bicseq r1, r0, r4, lsl #10 │ │ │ │ - mvneq lr, r4, asr #25 │ │ │ │ - andeq r0, r0, r4, ror r0 │ │ │ │ - @ instruction: 0xfffffdfc │ │ │ │ - mvneq lr, ip, lsl #25 │ │ │ │ - mvneq lr, r4, lsl #25 │ │ │ │ - bicseq r1, r0, r8, asr #9 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 8b3a8 <__cxa_atexit@plt+0x7ef74> │ │ │ │ - ldrheq r1, [r0, #68] @ 0x44 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 8b3a8 <__cxa_atexit@plt+0x7ef74> │ │ │ │ - ldr r0, [pc, #20] @ 8b3c4 <__cxa_atexit@plt+0x7ef90> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ + ldr lr, [pc, #156] @ 8a8e0 <__cxa_atexit@plt+0x7e4ac> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + ldr r8, [pc, #128] @ 8a8e4 <__cxa_atexit@plt+0x7e4b0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r7, r6 │ │ │ │ + str lr, [r7, #12]! │ │ │ │ + str r2, [r6, #20] │ │ │ │ + str r1, [r6, #24] │ │ │ │ + str r8, [r6, #28] │ │ │ │ + str r7, [r6, #32] │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r1, r0, r0, lsl #9 │ │ │ │ - andeq r0, r0, r5, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8b3fc <__cxa_atexit@plt+0x7efc8> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #80] @ 8b43c <__cxa_atexit@plt+0x7f008> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8b428 <__cxa_atexit@plt+0x7eff4> │ │ │ │ - b 8b450 <__cxa_atexit@plt+0x7f01c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b430 <__cxa_atexit@plt+0x7effc> │ │ │ │ - ldr r7, [r5, #20] │ │ │ │ - ldr r3, [pc, #40] @ 8b440 <__cxa_atexit@plt+0x7f00c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #24]! │ │ │ │ - sub r7, r6, #1 │ │ │ │ + ldr r7, [pc, #68] @ 8a8d8 <__cxa_atexit@plt+0x7e4a4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r0, [r3, #4]! │ │ │ │ + ldr r7, [r5] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #40 @ 0x28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - mvneq lr, ip, asr fp │ │ │ │ - bicseq r1, r0, r4, lsl #8 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, r8, ror #1 │ │ │ │ + mvneq pc, ip, asr #9 │ │ │ │ + @ instruction: 0xfffffe90 │ │ │ │ + @ instruction: 0xffffff08 │ │ │ │ + mvneq pc, r0, lsr r5 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8b468 <__cxa_atexit@plt+0x7f034> │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - bx r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #32] @ 8b498 <__cxa_atexit@plt+0x7f064> │ │ │ │ + bne 8a964 <__cxa_atexit@plt+0x7e530> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #40 @ 0x28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8a970 <__cxa_atexit@plt+0x7e53c> │ │ │ │ + ldr r2, [pc, #108] @ 8a980 <__cxa_atexit@plt+0x7e54c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r2, [r5, #-4] │ │ │ │ - str r1, [r5] │ │ │ │ - ldr r3, [pc, #12] @ 8b49c <__cxa_atexit@plt+0x7f068> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - ldrdeq lr, [r5, #128]! @ 0x80 │ │ │ │ - bicseq r1, r0, r8, lsr #7 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #20] @ 8b4c8 <__cxa_atexit@plt+0x7f094> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r1, r0, ip, ror r3 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #1 │ │ │ │ - bne 8b55c <__cxa_atexit@plt+0x7f128> │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b58c <__cxa_atexit@plt+0x7f158> │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #148] @ 8b598 <__cxa_atexit@plt+0x7f164> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #144] @ 8b59c <__cxa_atexit@plt+0x7f168> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #140] @ 8b5a0 <__cxa_atexit@plt+0x7f16c> │ │ │ │ + ldr lr, [pc, #104] @ 8a984 <__cxa_atexit@plt+0x7e550> │ │ │ │ add lr, pc, lr │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - ldr r2, [pc, #128] @ 8b5a4 <__cxa_atexit@plt+0x7f170> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - str r2, [r5, #-12] │ │ │ │ - str r1, [r5] │ │ │ │ - mov r1, r6 │ │ │ │ - str r0, [r1, #-12]! │ │ │ │ - str r1, [r5, #-4] │ │ │ │ - add r3, lr, #2 │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - ldr r3, [pc, #92] @ 8b5a8 <__cxa_atexit@plt+0x7f174> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - ldr r8, [pc, #84] @ 8b5ac <__cxa_atexit@plt+0x7f178> │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + ldr r8, [pc, #76] @ 8a988 <__cxa_atexit@plt+0x7e554> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b58c <__cxa_atexit@plt+0x7f158> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #16] │ │ │ │ - ldr r2, [pc, #60] @ 8b5b0 <__cxa_atexit@plt+0x7f17c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - str r3, [r6] │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ mov r7, r6 │ │ │ │ - str r2, [r7, #-12]! │ │ │ │ + str lr, [r7, #12]! │ │ │ │ + str r2, [r6, #20] │ │ │ │ + str r1, [r6, #24] │ │ │ │ + str r8, [r6, #28] │ │ │ │ + str r7, [r6, #32] │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r0, [r0], -r4 │ │ │ │ - @ instruction: 0xfffffb54 │ │ │ │ - bicseq r1, r0, ip, lsr r3 │ │ │ │ - strheq lr, [r5, #168]! @ 0xa8 │ │ │ │ - @ instruction: 0x01e5ea94 │ │ │ │ - mvneq lr, r4, asr #20 │ │ │ │ - @ instruction: 0xfffffa80 │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b5f4 <__cxa_atexit@plt+0x7f1c0> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #16] │ │ │ │ - ldr r1, [pc, #36] @ 8b600 <__cxa_atexit@plt+0x7f1cc> │ │ │ │ - add r1, pc, r1 │ │ │ │ - stmdb r6, {r2, r7} │ │ │ │ - str r3, [r6] │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ - mov r7, r6 │ │ │ │ - str r1, [r7, #-16]! │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r6, #40 @ 0x28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffae0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b630 <__cxa_atexit@plt+0x7f1fc> │ │ │ │ - ldr r3, [pc, #24] @ 8b638 <__cxa_atexit@plt+0x7f204> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq lr, r4, asr r7 │ │ │ │ - bicseq r1, r0, ip, lsr #4 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b688 <__cxa_atexit@plt+0x7f254> │ │ │ │ - ldr r3, [pc, #48] @ 8b690 <__cxa_atexit@plt+0x7f25c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 8b67c <__cxa_atexit@plt+0x7f248> │ │ │ │ - mov r7, r8 │ │ │ │ - b 8b6a0 <__cxa_atexit@plt+0x7f26c> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - ldrsbeq r1, [r0, #24] │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r2, [r7, #7] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r0, [pc, #20] @ 8b6c8 <__cxa_atexit@plt+0x7f294> │ │ │ │ - add r0, pc, r0 │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r1, r0, r0, lsr #3 │ │ │ │ + @ instruction: 0xfffffdb8 │ │ │ │ + @ instruction: 0xfffffe30 │ │ │ │ + mvneq pc, r8, asr r4 @ │ │ │ │ + andeq r0, r3, r0, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r0, [pc, #24] @ 8b6fc <__cxa_atexit@plt+0x7f2c8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - str r3, [r5, #8] │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r8 │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8a9c8 <__cxa_atexit@plt+0x7e594> │ │ │ │ + ldr r5, [pc, #44] @ 8a9dc <__cxa_atexit@plt+0x7e5a8> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r2] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, sl │ │ │ │ + mov sl, r3 │ │ │ │ + b 18e2bf4 <__cxa_atexit@plt+0x18d67c0> │ │ │ │ + ldr r7, [pc, #16] @ 8a9e0 <__cxa_atexit@plt+0x7e5ac> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - bicseq r1, r0, ip, ror #2 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #16] @ 8b724 <__cxa_atexit@plt+0x7f2f0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - stm r5, {r2, r7} │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - bicseq r1, r0, r4, asr #2 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - ldr r8, [r5, #8] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov sl, r7 │ │ │ │ - b c4d5c <__cxa_atexit@plt+0xb8928> │ │ │ │ - bicseq r1, r0, ip, lsr #2 │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ + bicseq r2, r0, r8, lsr r2 │ │ │ │ + bicseq r2, r0, r0, asr #4 │ │ │ │ + bicseq r2, r0, r4, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b778 <__cxa_atexit@plt+0x7f344> │ │ │ │ - ldr r3, [pc, #28] @ 8b788 <__cxa_atexit@plt+0x7f354> │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi 8aa3c <__cxa_atexit@plt+0x7e608> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq 8aa34 <__cxa_atexit@plt+0x7e600> │ │ │ │ + ldr r3, [pc, #44] @ 8aa44 <__cxa_atexit@plt+0x7e610> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - stmib r5, {r8, r9, sl} │ │ │ │ - b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #12] @ 8b78c <__cxa_atexit@plt+0x7f358> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r2, [pc, #40] @ 8aa48 <__cxa_atexit@plt+0x7e614> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq r1, r0, r0, lsl r1 │ │ │ │ - bicseq r1, r0, r8, ror #1 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b7d8 <__cxa_atexit@plt+0x7f3a4> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #40] @ 8b7e4 <__cxa_atexit@plt+0x7f3b0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #36] @ 8b7e8 <__cxa_atexit@plt+0x7f3b4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmdb r6, {r0, r3} │ │ │ │ - str r2, [r6] │ │ │ │ - str r1, [r5, #4]! │ │ │ │ - sub r8, r6, #7 │ │ │ │ - b 8b174 <__cxa_atexit@plt+0x7ed40> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq lr, r0, lsr #16 │ │ │ │ - bicseq r1, r0, r0, lsl #1 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b840 <__cxa_atexit@plt+0x7f40c> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #56] @ 8b84c <__cxa_atexit@plt+0x7f418> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #52] @ 8b850 <__cxa_atexit@plt+0x7f41c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - str r1, [r0, #-16]! │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - add r5, r5, #12 │ │ │ │ - sub r8, r6, #3 │ │ │ │ - mov r9, r7 │ │ │ │ - b 86228 <__cxa_atexit@plt+0x79df4> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe34 │ │ │ │ - @ instruction: 0xfffffdec │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b884 <__cxa_atexit@plt+0x7f450> │ │ │ │ - ldr r3, [pc, #28] @ 8b88c <__cxa_atexit@plt+0x7f458> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r4, lsl #10 │ │ │ │ - bicseq r1, r0, r4, lsl #1 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + ldrheq r2, [r0, #28] │ │ │ │ + mvneq pc, ip, lsr r3 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8b8dc <__cxa_atexit@plt+0x7f4a8> │ │ │ │ - ldr r3, [pc, #48] @ 8b8e4 <__cxa_atexit@plt+0x7f4b0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8aaa8 <__cxa_atexit@plt+0x7e674> │ │ │ │ + ldr r2, [pc, #72] @ 8aab4 <__cxa_atexit@plt+0x7e680> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #64] @ 8aab8 <__cxa_atexit@plt+0x7e684> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq 8b8d0 <__cxa_atexit@plt+0x7f49c> │ │ │ │ - mov r7, r8 │ │ │ │ - b 8b8f4 <__cxa_atexit@plt+0x7f4c0> │ │ │ │ + beq 8aa9c <__cxa_atexit@plt+0x7e668> │ │ │ │ + ldr r7, [pc, #40] @ 8aabc <__cxa_atexit@plt+0x7e688> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b 8ab40 <__cxa_atexit@plt+0x7e70c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - bicseq r1, r0, r0, lsr r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8b928 <__cxa_atexit@plt+0x7f4f4> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #36] @ 8b938 <__cxa_atexit@plt+0x7f504> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8b930 <__cxa_atexit@plt+0x7f4fc> │ │ │ │ - b 8b948 <__cxa_atexit@plt+0x7f514> │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 8b9c0 <__cxa_atexit@plt+0x7f58c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - ldrsbeq r0, [r0, #252] @ 0xfc │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8b95c <__cxa_atexit@plt+0x7f528> │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 8b9c0 <__cxa_atexit@plt+0x7f58c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8b9ac <__cxa_atexit@plt+0x7f578> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr lr, [pc, #60] @ 8b9b8 <__cxa_atexit@plt+0x7f584> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r8, [pc, #48] @ 8b9bc <__cxa_atexit@plt+0x7f588> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - stmda r6, {r1, r3} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffedc │ │ │ │ - mvneq lr, r0, lsl r4 │ │ │ │ - ldr r3, [pc, #16] @ 8b9d8 <__cxa_atexit@plt+0x7f5a4> │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + strdeq pc, [r5, #36]! @ 0x24 │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 8aadc <__cxa_atexit@plt+0x7e6a8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #12] @ 8b9dc <__cxa_atexit@plt+0x7f5a8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0x01b8d5ae │ │ │ │ - bicseq r0, r0, r8, lsr pc │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 8ab40 <__cxa_atexit@plt+0x7e70c> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 8ba04 <__cxa_atexit@plt+0x7f5d0> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8ab14 <__cxa_atexit@plt+0x7e6e0> │ │ │ │ + ldr r2, [pc, #40] @ 8ab2c <__cxa_atexit@plt+0x7e6f8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ 8ab30 <__cxa_atexit@plt+0x7e6fc> │ │ │ │ add r3, pc, r3 │ │ │ │ - add r5, r5, #4 │ │ │ │ - add r8, r3, #2 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - bicseq r0, r0, r8, lsl pc │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + @ instruction: 0x01e5f298 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8ba4c <__cxa_atexit@plt+0x7f618> │ │ │ │ - ldr r7, [pc, #56] @ 8ba64 <__cxa_atexit@plt+0x7f630> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #52] @ 8ba68 <__cxa_atexit@plt+0x7f634> │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8ac48 <__cxa_atexit@plt+0x7e814> │ │ │ │ + and r7, r8, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 8ac0c <__cxa_atexit@plt+0x7e7d8> │ │ │ │ + ldr r2, [pc, #264] @ 8ac68 <__cxa_atexit@plt+0x7e834> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r1, [r8, #6] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + str r8, [r5, #-8] │ │ │ │ + str r1, [r5, #-4] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 8ac24 <__cxa_atexit@plt+0x7e7f0> │ │ │ │ + cmp r2, #3 │ │ │ │ + bne 8ac30 <__cxa_atexit@plt+0x7e7fc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + mov r8, r6 │ │ │ │ + add r6, r6, #60 @ 0x3c │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8ac58 <__cxa_atexit@plt+0x7e824> │ │ │ │ + ldr r3, [pc, #216] @ 8ac78 <__cxa_atexit@plt+0x7e844> │ │ │ │ add r3, pc, r3 │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - sub r9, r6, #3 │ │ │ │ - ldr r7, [pc, #40] @ 8ba6c <__cxa_atexit@plt+0x7f638> │ │ │ │ + ldr r2, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + str r3, [r8, #4]! │ │ │ │ + sub r3, r6, #19 │ │ │ │ + ldr lr, [pc, #196] @ 8ac7c <__cxa_atexit@plt+0x7e848> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r9, [pc, #184] @ 8ac80 <__cxa_atexit@plt+0x7e84c> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r1, [r8, #8] │ │ │ │ + ldr sl, [pc, #176] @ 8ac84 <__cxa_atexit@plt+0x7e850> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + mov r1, r8 │ │ │ │ + str sl, [r1, #24]! │ │ │ │ + str r8, [r8, #32] │ │ │ │ + str r9, [r8, #36] @ 0x24 │ │ │ │ + add r9, r8, #40 @ 0x28 │ │ │ │ + stm r9, {r2, r7, lr} │ │ │ │ + str r3, [r8, #52] @ 0x34 │ │ │ │ + str r1, [r8, #56] @ 0x38 │ │ │ │ + str r8, [r8, #20] │ │ │ │ + ldr r7, [pc, #136] @ 8ac88 <__cxa_atexit@plt+0x7e854> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - mov r8, r3 │ │ │ │ - b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #28] @ 8ba70 <__cxa_atexit@plt+0x7f63c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffe70 │ │ │ │ - bicseq r0, r0, ip, asr #27 │ │ │ │ - mvneq lr, ip, ror r5 │ │ │ │ - ldrsbeq r0, [r0, #236] @ 0xec │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8baac <__cxa_atexit@plt+0x7f678> │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #28] @ 8babc <__cxa_atexit@plt+0x7f688> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmda r6, {r2, r3, r8} │ │ │ │ - sub r8, r6, #6 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r7, [r8, #12]! │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldrdeq lr, [r5, #76]! @ 0x4c │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8bb0c <__cxa_atexit@plt+0x7f6d8> │ │ │ │ - ldr r3, [pc, #56] @ 8bb1c <__cxa_atexit@plt+0x7f6e8> │ │ │ │ - add r3, pc, r3 │ │ │ │ + ldr r7, [pc, #92] @ 8ac70 <__cxa_atexit@plt+0x7e83c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - sub r2, r6, #15 │ │ │ │ - ldr r1, [pc, #40] @ 8bb20 <__cxa_atexit@plt+0x7f6ec> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r3, r7, r8} │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r7, r6, #3 │ │ │ │ + mov r8, r7 │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff98 │ │ │ │ - mvneq lr, r8, lsr #7 │ │ │ │ - bicseq r0, r0, r0, lsl #28 │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8bb54 <__cxa_atexit@plt+0x7f720> │ │ │ │ - ldr r3, [pc, #28] @ 8bb64 <__cxa_atexit@plt+0x7f730> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #12] @ 8bb68 <__cxa_atexit@plt+0x7f734> │ │ │ │ + ldr r7, [pc, #60] @ 8ac74 <__cxa_atexit@plt+0x7e840> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + ldr r0, [r5] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 8ac6c <__cxa_atexit@plt+0x7e838> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq r0, r0, r8, ror #27 │ │ │ │ - ldrheq r0, [r0, #220] @ 0xdc │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r5, #60 @ 0x3c │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, lsr r1 │ │ │ │ + ldrsheq r1, [r0, #240] @ 0xf0 │ │ │ │ + mvneq pc, ip, asr #2 │ │ │ │ + mvneq pc, r8, lsr #2 │ │ │ │ + @ instruction: 0xfffffeb0 │ │ │ │ + ldrdeq pc, [r5, #28]! │ │ │ │ + ldrdeq pc, [r5, #20]! │ │ │ │ + mvneq pc, r8, asr r3 @ │ │ │ │ + mvneq pc, r8, lsr #6 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mvn r3, r7 │ │ │ │ + tst r3, #3 │ │ │ │ + bne 8ad28 <__cxa_atexit@plt+0x7e8f4> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8bbd8 <__cxa_atexit@plt+0x7f7a4> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r8, [pc, #84] @ 8bbec <__cxa_atexit@plt+0x7f7b8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #80] @ 8bbf0 <__cxa_atexit@plt+0x7f7bc> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #76] @ 8bbf4 <__cxa_atexit@plt+0x7f7c0> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr sl, [pc, #72] @ 8bbf8 <__cxa_atexit@plt+0x7f7c4> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - ldr r9, [pc, #68] @ 8bbfc <__cxa_atexit@plt+0x7f7c8> │ │ │ │ + mov r8, r6 │ │ │ │ + add r6, r6, #60 @ 0x3c │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8ad40 <__cxa_atexit@plt+0x7e90c> │ │ │ │ + ldr r3, [pc, #148] @ 8ad50 <__cxa_atexit@plt+0x7e91c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr ip, [r5, #12]! │ │ │ │ + str r3, [r8, #4]! │ │ │ │ + sub r3, r6, #19 │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr lr, [pc, #120] @ 8ad54 <__cxa_atexit@plt+0x7e920> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r9, [pc, #116] @ 8ad58 <__cxa_atexit@plt+0x7e924> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - sub r1, r6, #15 │ │ │ │ - str sl, [r6, #-16] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - stmdb r6, {r2, r8} │ │ │ │ - str r1, [r6] │ │ │ │ - stm r5, {r9, lr} │ │ │ │ - sub r8, r6, #3 │ │ │ │ + ldr sl, [pc, #112] @ 8ad5c <__cxa_atexit@plt+0x7e928> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + mov r0, r8 │ │ │ │ + str sl, [r0, #24]! │ │ │ │ + str r1, [r8, #8] │ │ │ │ + str r8, [r8, #32] │ │ │ │ + str r9, [r8, #36] @ 0x24 │ │ │ │ + add r1, r8, #40 @ 0x28 │ │ │ │ + stm r1, {r2, r7, lr} │ │ │ │ + str r3, [r8, #52] @ 0x34 │ │ │ │ + str r0, [r8, #56] @ 0x38 │ │ │ │ + str r8, [r8, #20] │ │ │ │ + ldr r7, [pc, #68] @ 8ad60 <__cxa_atexit@plt+0x7e92c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r8, #12]! │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [pc, #24] @ 8ad4c <__cxa_atexit@plt+0x7e918> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ + mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [pc, #24] @ 8bc00 <__cxa_atexit@plt+0x7f7cc> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq pc, ip, lsr #32 │ │ │ │ + @ instruction: 0xfffffd94 │ │ │ │ + strheq pc, [r5, #8]! @ │ │ │ │ + strheq pc, [r5, #8]! @ │ │ │ │ + mvneq pc, r0, asr #4 │ │ │ │ + mvneq pc, ip, lsl #4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8adc0 <__cxa_atexit@plt+0x7e98c> │ │ │ │ + ldr r2, [pc, #72] @ 8adcc <__cxa_atexit@plt+0x7e998> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #64] @ 8add0 <__cxa_atexit@plt+0x7e99c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8adb4 <__cxa_atexit@plt+0x7e980> │ │ │ │ + ldr r7, [pc, #40] @ 8add4 <__cxa_atexit@plt+0x7e9a0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b 8ae58 <__cxa_atexit@plt+0x7ea24> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff30 │ │ │ │ - andeq r0, r0, r8, rrx │ │ │ │ - @ instruction: 0xfffffe68 │ │ │ │ - mvneq lr, r4, lsr r4 │ │ │ │ - mvneq lr, r0, lsr r4 │ │ │ │ - mvneq lr, r4, lsl #8 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + ldrdeq lr, [r5, #252]! @ 0xfc │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 8bc20 <__cxa_atexit@plt+0x7f7ec> │ │ │ │ + ldr r3, [pc, #12] @ 8adf4 <__cxa_atexit@plt+0x7e9c0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + mov r8, r7 │ │ │ │ + b 8ae58 <__cxa_atexit@plt+0x7ea24> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8bc64 <__cxa_atexit@plt+0x7f830> │ │ │ │ - ldr r3, [pc, #24] @ 8bc6c <__cxa_atexit@plt+0x7f838> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq lr, r0, lsr #2 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8bc9c <__cxa_atexit@plt+0x7f868> │ │ │ │ - ldr r3, [pc, #24] @ 8bca4 <__cxa_atexit@plt+0x7f870> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq lr, r8, ror #1 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8bcd4 <__cxa_atexit@plt+0x7f8a0> │ │ │ │ - ldr r3, [pc, #24] @ 8bcdc <__cxa_atexit@plt+0x7f8a8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - strheq lr, [r5, #0]! │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8bd0c <__cxa_atexit@plt+0x7f8d8> │ │ │ │ - ldr r3, [pc, #24] @ 8bd14 <__cxa_atexit@plt+0x7f8e0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq lr, r8, ror r0 │ │ │ │ - bicseq r0, r0, ip, lsr #22 │ │ │ │ - andeq r0, r2, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8bd50 <__cxa_atexit@plt+0x7f91c> │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - ldr r2, [pc, #28] @ 8bd60 <__cxa_atexit@plt+0x7f92c> │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8ae2c <__cxa_atexit@plt+0x7e9f8> │ │ │ │ + ldr r2, [pc, #40] @ 8ae44 <__cxa_atexit@plt+0x7ea10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmda r6, {r2, r3, r8} │ │ │ │ - sub r8, r6, #7 │ │ │ │ - b 8b174 <__cxa_atexit@plt+0x7ed40> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - mvneq lr, r0, lsr #5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8bd94 <__cxa_atexit@plt+0x7f960> │ │ │ │ - ldr r3, [pc, #28] @ 8bd9c <__cxa_atexit@plt+0x7f968> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - strdeq sp, [r5, #244]! @ 0xf4 │ │ │ │ + ldr r3, [pc, #20] @ 8ae48 <__cxa_atexit@plt+0x7ea14> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq lr, r0, lsl #31 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8bdf4 <__cxa_atexit@plt+0x7f9c0> │ │ │ │ - ldr r3, [pc, #64] @ 8be04 <__cxa_atexit@plt+0x7f9d0> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8af48 <__cxa_atexit@plt+0x7eb14> │ │ │ │ + and r7, r8, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 8af0c <__cxa_atexit@plt+0x7ead8> │ │ │ │ + ldr r2, [pc, #240] @ 8af68 <__cxa_atexit@plt+0x7eb34> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r1, [r8, #6] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + str r8, [r5, #-8] │ │ │ │ + str r1, [r5, #-4] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 8af24 <__cxa_atexit@plt+0x7eaf0> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 8af30 <__cxa_atexit@plt+0x7eafc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + mov r8, r6 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8af58 <__cxa_atexit@plt+0x7eb24> │ │ │ │ + ldr r3, [pc, #192] @ 8af78 <__cxa_atexit@plt+0x7eb44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ 8be08 <__cxa_atexit@plt+0x7f9d4> │ │ │ │ + ldr r2, [r5, #-4] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r3, [r8, #4]! │ │ │ │ + ldr r3, [pc, #172] @ 8af7c <__cxa_atexit@plt+0x7eb48> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r2, [r8, #8] │ │ │ │ + ldr r2, [pc, #164] @ 8af80 <__cxa_atexit@plt+0x7eb4c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ + mov r1, r8 │ │ │ │ + str r2, [r1, #24]! │ │ │ │ + str r8, [r8, #32] │ │ │ │ + str r3, [r8, #36] @ 0x24 │ │ │ │ + str r7, [r8, #40] @ 0x28 │ │ │ │ + str r1, [r8, #44] @ 0x2c │ │ │ │ + str r8, [r8, #20] │ │ │ │ + ldr r7, [pc, #132] @ 8af84 <__cxa_atexit@plt+0x7eb50> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r8, #12]! │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #92] @ 8af70 <__cxa_atexit@plt+0x7eb3c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - mov r1, r6 │ │ │ │ - str r3, [r1, #-20]! @ 0xffffffec │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - sub r7, r6, #2 │ │ │ │ + mov r8, r7 │ │ │ │ bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - mvneq lr, r4, asr r0 │ │ │ │ - bicseq r0, r0, r4, asr #22 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - sub r3, r5, #28 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8be44 <__cxa_atexit@plt+0x7fa10> │ │ │ │ - ldr r3, [pc, #28] @ 8be4c <__cxa_atexit@plt+0x7fa18> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - stmib r5, {r1, r2, r8} │ │ │ │ - b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ + ldr r7, [pc, #60] @ 8af74 <__cxa_atexit@plt+0x7eb40> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + ldr r0, [r5] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 8af6c <__cxa_atexit@plt+0x7eb38> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - bicseq r0, r0, r4, lsl #22 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8bec4 <__cxa_atexit@plt+0x7fa90> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #84] @ 8bed0 <__cxa_atexit@plt+0x7fa9c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ 8bed4 <__cxa_atexit@plt+0x7faa0> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r6] │ │ │ │ - str r2, [r5] │ │ │ │ - ldr r3, [pc, #68] @ 8bed8 <__cxa_atexit@plt+0x7faa4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r1, [r6, #-4] │ │ │ │ - str r0, [r5, #4] │ │ │ │ - sub r3, r6, #2 │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - ldr r3, [pc, #40] @ 8bedc <__cxa_atexit@plt+0x7faa8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #32] @ 8bee0 <__cxa_atexit@plt+0x7faac> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - @ instruction: 0xfffffea8 │ │ │ │ - andeq r0, r0, r8, rrx │ │ │ │ - mvneq lr, r8, asr #2 │ │ │ │ - mvneq lr, ip, lsr #2 │ │ │ │ - ldrdeq lr, [r5, #12]! │ │ │ │ - bicseq r0, r0, r0, ror #20 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8bf44 <__cxa_atexit@plt+0x7fb10> │ │ │ │ - ldr r3, [pc, #72] @ 8bf50 <__cxa_atexit@plt+0x7fb1c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ 8bf54 <__cxa_atexit@plt+0x7fb20> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ 8bf58 <__cxa_atexit@plt+0x7fb24> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - sub r0, r6, #11 │ │ │ │ - str r1, [r6, #-12] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - str r2, [r5] │ │ │ │ - ldr r3, [pc, #36] @ 8bf5c <__cxa_atexit@plt+0x7fb28> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - sub r8, r6, #3 │ │ │ │ - b 8ba14 <__cxa_atexit@plt+0x7f5e0> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, #48 @ 0x30 │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffea0 │ │ │ │ - andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq lr, r0, rrx │ │ │ │ - strheq lr, [r5, #0]! │ │ │ │ - bicseq r0, r0, r8, lsl #16 │ │ │ │ + andeq r0, r0, r4, lsl r1 │ │ │ │ + ldrsheq r1, [r0, #196] @ 0xc4 │ │ │ │ + mvneq lr, ip, asr #28 │ │ │ │ + mvneq lr, r8, lsr #28 │ │ │ │ + @ instruction: 0xfffffeb0 │ │ │ │ + mvneq lr, r4, asr #29 │ │ │ │ + mvneq pc, r0, asr r0 @ │ │ │ │ + mvneq pc, r8, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #20] @ 8bf88 <__cxa_atexit@plt+0x7fb54> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - ldrsbeq r0, [r0, #124] @ 0x7c │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8bfb0 <__cxa_atexit@plt+0x7fb7c> │ │ │ │ + bne 8b00c <__cxa_atexit@plt+0x7ebd8> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov r8, r6 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8b024 <__cxa_atexit@plt+0x7ebf0> │ │ │ │ + ldr r3, [pc, #124] @ 8b034 <__cxa_atexit@plt+0x7ec00> │ │ │ │ + add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ - @ instruction: 0x01d00994 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #108 @ 0x6c │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8c0dc <__cxa_atexit@plt+0x7fca8> │ │ │ │ - mov r2, fp │ │ │ │ - ldr r3, [pc, #268] @ 8c0f4 <__cxa_atexit@plt+0x7fcc0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r0, [pc, #260] @ 8c0f8 <__cxa_atexit@plt+0x7fcc4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r1, r0, #241 @ 0xf1 │ │ │ │ - str r1, [r6, #-36] @ 0xffffffdc │ │ │ │ - ldr r1, [pc, #248] @ 8c0fc <__cxa_atexit@plt+0x7fcc8> │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r3, [r8, #4]! │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + ldr lr, [pc, #104] @ 8b038 <__cxa_atexit@plt+0x7ec04> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [pc, #100] @ 8b03c <__cxa_atexit@plt+0x7ec08> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-56] @ 0xffffffc8 │ │ │ │ - sub r1, r6, #22 │ │ │ │ - sub lr, r6, #55 @ 0x37 │ │ │ │ - add r9, r0, #17 │ │ │ │ - add r9, r9, #256 @ 0x100 │ │ │ │ - ldr r7, [pc, #224] @ 8c100 <__cxa_atexit@plt+0x7fccc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r0, r0, #33 @ 0x21 │ │ │ │ - add r0, r0, #1280 @ 0x500 │ │ │ │ - ldr sl, [pc, #212] @ 8c104 <__cxa_atexit@plt+0x7fcd0> │ │ │ │ - add sl, pc, sl │ │ │ │ - str r0, [r6, #-32] @ 0xffffffe0 │ │ │ │ - str r0, [r6, #-40] @ 0xffffffd8 │ │ │ │ - ldr ip, [pc, #200] @ 8c108 <__cxa_atexit@plt+0x7fcd4> │ │ │ │ - add ip, pc, ip │ │ │ │ - ldr r0, [pc, #196] @ 8c10c <__cxa_atexit@plt+0x7fcd8> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r6, #-60] @ 0xffffffc4 │ │ │ │ - ldr fp, [pc, #188] @ 8c110 <__cxa_atexit@plt+0x7fcdc> │ │ │ │ - add fp, pc, fp │ │ │ │ - str fp, [r6, #-72] @ 0xffffffb8 │ │ │ │ - ldr r0, [pc, #180] @ 8c114 <__cxa_atexit@plt+0x7fce0> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r6, #-84] @ 0xffffffac │ │ │ │ - ldr r0, [pc, #172] @ 8c118 <__cxa_atexit@plt+0x7fce4> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r6, #-96] @ 0xffffffa0 │ │ │ │ - mov fp, r6 │ │ │ │ - str r7, [fp, #-68]! @ 0xffffffbc │ │ │ │ - str r9, [r6, #-28] @ 0xffffffe4 │ │ │ │ - ldr r7, [pc, #152] @ 8c11c <__cxa_atexit@plt+0x7fce8> │ │ │ │ + mov r2, r8 │ │ │ │ + str r1, [r2, #24]! │ │ │ │ + str r3, [r8, #8] │ │ │ │ + str r8, [r8, #32] │ │ │ │ + str lr, [r8, #36] @ 0x24 │ │ │ │ + str r7, [r8, #40] @ 0x28 │ │ │ │ + str r2, [r8, #44] @ 0x2c │ │ │ │ + str r8, [r8, #20] │ │ │ │ + ldr r7, [pc, #64] @ 8b040 <__cxa_atexit@plt+0x7ec0c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - sub r0, r6, #24 │ │ │ │ - stm r0, {r7, fp, lr} │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - ldr r7, [pc, #136] @ 8c120 <__cxa_atexit@plt+0x7fcec> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - stmda r6, {r1, r8} │ │ │ │ - mov r3, r6 │ │ │ │ - str sl, [r3, #-80]! @ 0xffffffb0 │ │ │ │ - str r3, [r6, #-44] @ 0xffffffd4 │ │ │ │ - mov r7, r6 │ │ │ │ - str ip, [r7, #-92]! @ 0xffffffa4 │ │ │ │ - str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [pc, #96] @ 8c124 <__cxa_atexit@plt+0x7fcf0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r7, #-104]! @ 0xffffff98 │ │ │ │ - str r7, [r6, #-52] @ 0xffffffcc │ │ │ │ - sub r7, r6, #7 │ │ │ │ - ldr r0, [r5] │ │ │ │ - mov fp, r2 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #68] @ 8c128 <__cxa_atexit@plt+0x7fcf4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #108 @ 0x6c │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r7, [r8, #12]! │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, asr #31 │ │ │ │ - mvneq sp, r4, asr #27 │ │ │ │ - mvneq sp, ip, lsr #31 │ │ │ │ - @ instruction: 0xfffffcc4 │ │ │ │ - @ instruction: 0xfffffc7c │ │ │ │ - @ instruction: 0xfffffc34 │ │ │ │ - @ instruction: 0x01b8cf50 │ │ │ │ - @ instruction: 0x01b8cf90 │ │ │ │ - @ instruction: 0x01b8cf64 │ │ │ │ - @ instruction: 0x01b8cf31 │ │ │ │ - mvneq sp, r8, lsr #30 │ │ │ │ - @ instruction: 0xfffffd80 │ │ │ │ - @ instruction: 0xfffffb78 │ │ │ │ - bicseq r0, r0, r8, lsl #17 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c168 <__cxa_atexit@plt+0x7fd34> │ │ │ │ - ldr r3, [pc, #44] @ 8c178 <__cxa_atexit@plt+0x7fd44> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - ldr r3, [pc, #32] @ 8c17c <__cxa_atexit@plt+0x7fd48> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r8 │ │ │ │ - b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ - ldr r7, [pc, #16] @ 8c180 <__cxa_atexit@plt+0x7fd4c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [pc, #24] @ 8b030 <__cxa_atexit@plt+0x7ebfc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq sp, ip, lsl #24 │ │ │ │ - bicseq r0, r0, r4, lsl #16 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + mov r3, #48 @ 0x30 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq lr, r8, asr #26 │ │ │ │ + @ instruction: 0xfffffdb0 │ │ │ │ + mvneq lr, r4, asr #27 │ │ │ │ + mvneq lr, r4, asr pc │ │ │ │ + mvneq lr, r8, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c1c4 <__cxa_atexit@plt+0x7fd90> │ │ │ │ - ldr r3, [pc, #24] @ 8c1cc <__cxa_atexit@plt+0x7fd98> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8b0a0 <__cxa_atexit@plt+0x7ec6c> │ │ │ │ + ldr r2, [pc, #72] @ 8b0ac <__cxa_atexit@plt+0x7ec78> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #64] @ 8b0b0 <__cxa_atexit@plt+0x7ec7c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b 8c138 <__cxa_atexit@plt+0x7fd04> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8b094 <__cxa_atexit@plt+0x7ec60> │ │ │ │ + ldr r7, [pc, #40] @ 8b0b4 <__cxa_atexit@plt+0x7ec80> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b 8b138 <__cxa_atexit@plt+0x7ed04> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, asr #23 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c1fc <__cxa_atexit@plt+0x7fdc8> │ │ │ │ - ldr r3, [pc, #24] @ 8c204 <__cxa_atexit@plt+0x7fdd0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 8c138 <__cxa_atexit@plt+0x7fd04> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, lsl #23 │ │ │ │ - bicseq r0, r0, r0, lsr r7 │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + strdeq lr, [r5, #204]! @ 0xcc │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c25c <__cxa_atexit@plt+0x7fe28> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [pc, #64] @ 8c274 <__cxa_atexit@plt+0x7fe40> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ 8c278 <__cxa_atexit@plt+0x7fe44> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str sl, [r6] │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-20]! @ 0xffffffec │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 8b0d4 <__cxa_atexit@plt+0x7eca0> │ │ │ │ + add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - mov sl, r6 │ │ │ │ - str r1, [sl, #-8]! │ │ │ │ - b 8bb34 <__cxa_atexit@plt+0x7f700> │ │ │ │ - ldr r7, [pc, #24] @ 8c27c <__cxa_atexit@plt+0x7fe48> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff68 │ │ │ │ - @ instruction: 0xffffff98 │ │ │ │ - bicseq r0, r0, r4, lsl r7 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + mov r8, r7 │ │ │ │ + b 8b138 <__cxa_atexit@plt+0x7ed04> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8c2b8 <__cxa_atexit@plt+0x7fe84> │ │ │ │ - ldr r7, [pc, #44] @ 8c2d0 <__cxa_atexit@plt+0x7fe9c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmdb r6, {r7, r9} │ │ │ │ - str r8, [r6] │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #5 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8c2d4 <__cxa_atexit@plt+0x7fea0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b10c <__cxa_atexit@plt+0x7ecd8> │ │ │ │ + ldr r2, [pc, #40] @ 8b124 <__cxa_atexit@plt+0x7ecf0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, asr #26 │ │ │ │ - bicseq r0, r0, r0, asr #13 │ │ │ │ + ldr r3, [pc, #20] @ 8b128 <__cxa_atexit@plt+0x7ecf4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq lr, r0, lsr #25 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8c30c <__cxa_atexit@plt+0x7fed8> │ │ │ │ - ldr r7, [pc, #40] @ 8c324 <__cxa_atexit@plt+0x7fef0> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8b228 <__cxa_atexit@plt+0x7edf4> │ │ │ │ + and r7, r8, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 8b1ec <__cxa_atexit@plt+0x7edb8> │ │ │ │ + ldr r2, [pc, #240] @ 8b248 <__cxa_atexit@plt+0x7ee14> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r1, [r8, #6] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + str r8, [r5, #-8] │ │ │ │ + str r1, [r5, #-4] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 8b204 <__cxa_atexit@plt+0x7edd0> │ │ │ │ + cmp r2, #1 │ │ │ │ + bne 8b210 <__cxa_atexit@plt+0x7eddc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + mov r8, r6 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b238 <__cxa_atexit@plt+0x7ee04> │ │ │ │ + ldr r3, [pc, #192] @ 8b258 <__cxa_atexit@plt+0x7ee24> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ - sub r7, r6, #1 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8c328 <__cxa_atexit@plt+0x7fef4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - strdeq sp, [r5, #200]! @ 0xc8 │ │ │ │ - bicseq r0, r0, r0, ror r6 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8c378 <__cxa_atexit@plt+0x7ff44> │ │ │ │ - ldr r7, [pc, #64] @ 8c390 <__cxa_atexit@plt+0x7ff5c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - ldr r3, [pc, #60] @ 8c394 <__cxa_atexit@plt+0x7ff60> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r8, #4]! │ │ │ │ + ldr r3, [pc, #172] @ 8b25c <__cxa_atexit@plt+0x7ee28> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r2, r6, #15 │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r3, r8, r9} │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r7, r6, #1 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 8c398 <__cxa_atexit@plt+0x7ff64> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #20 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r2, [r8, #8] │ │ │ │ + ldr r2, [pc, #164] @ 8b260 <__cxa_atexit@plt+0x7ee2c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + mov r1, r8 │ │ │ │ + str r2, [r1, #24]! │ │ │ │ + str r8, [r8, #32] │ │ │ │ + str r3, [r8, #36] @ 0x24 │ │ │ │ + str r7, [r8, #40] @ 0x28 │ │ │ │ + str r1, [r8, #44] @ 0x2c │ │ │ │ + str r8, [r8, #20] │ │ │ │ + ldr r7, [pc, #132] @ 8b264 <__cxa_atexit@plt+0x7ee30> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r8, #12]! │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, lsr #25 │ │ │ │ - mvneq sp, ip, lsl #25 │ │ │ │ - bicseq r0, r0, r8, lsl #12 │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8c3e8 <__cxa_atexit@plt+0x7ffb4> │ │ │ │ - ldr r7, [pc, #64] @ 8c400 <__cxa_atexit@plt+0x7ffcc> │ │ │ │ + ldr r7, [pc, #92] @ 8b250 <__cxa_atexit@plt+0x7ee1c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - ldr r3, [pc, #60] @ 8c404 <__cxa_atexit@plt+0x7ffd0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ + add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ - sub r2, r6, #19 │ │ │ │ - sub lr, r6, #20 │ │ │ │ - stm lr, {r3, r8, r9} │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - stmda r6, {r2, sl} │ │ │ │ - sub r7, r6, #5 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 8c408 <__cxa_atexit@plt+0x7ffd4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r8, r7 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, lsr ip │ │ │ │ - mvneq sp, ip, lsl ip │ │ │ │ - @ instruction: 0x01d0059c │ │ │ │ - bicseq r0, r0, r4, lsr #20 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c46c <__cxa_atexit@plt+0x80038> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 8c464 <__cxa_atexit@plt+0x80030> │ │ │ │ - ldr r3, [pc, #52] @ 8c474 <__cxa_atexit@plt+0x80040> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 8c478 <__cxa_atexit@plt+0x80044> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r0, [r5, #4] │ │ │ │ - ldr r2, [pc, #36] @ 8c47c <__cxa_atexit@plt+0x80048> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r9, r2, #1 │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - bicseq r0, r0, r0, lsl #19 │ │ │ │ - mvneq sp, ip, lsl r9 │ │ │ │ - mvneq sp, r0, lsl r9 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ 8c4a0 <__cxa_atexit@plt+0x8006c> │ │ │ │ + ldr r7, [pc, #60] @ 8b254 <__cxa_atexit@plt+0x7ee20> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ ldr r0, [r5] │ │ │ │ + add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, asr #18 │ │ │ │ - bicseq r0, r0, r8, lsr #19 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r7, r5, #8 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 8c4e8 <__cxa_atexit@plt+0x800b4> │ │ │ │ - ldr r7, [pc, #48] @ 8c4f8 <__cxa_atexit@plt+0x800c4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-4]! │ │ │ │ - tst r8, #3 │ │ │ │ - beq 8c4dc <__cxa_atexit@plt+0x800a8> │ │ │ │ - mov r7, r8 │ │ │ │ - b 8c50c <__cxa_atexit@plt+0x800d8> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 8c4fc <__cxa_atexit@plt+0x800c8> │ │ │ │ + ldr r7, [pc, #28] @ 8b24c <__cxa_atexit@plt+0x7ee18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r0, r0, r8, ror r9 │ │ │ │ - bicseq r0, r0, r0, asr r9 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r3, [r7, #11] │ │ │ │ - ldr r2, [pc, #12] @ 8c528 <__cxa_atexit@plt+0x800f4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - b 176ca58 <__cxa_atexit@plt+0x1760624> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - bicseq r0, r0, r4, lsr #18 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 8c554 <__cxa_atexit@plt+0x80120> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ 8c558 <__cxa_atexit@plt+0x80124> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - ldrsheq r0, [r0, #140] @ 0x8c │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + mov r5, #48 @ 0x30 │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r4, lsl r1 │ │ │ │ + bicseq r1, r0, r8, lsl sl │ │ │ │ + mvneq lr, ip, ror #22 │ │ │ │ + mvneq lr, r8, asr #22 │ │ │ │ + @ instruction: 0xfffffeb0 │ │ │ │ + mvneq lr, r4, ror #23 │ │ │ │ + mvneq lr, r0, ror sp │ │ │ │ + mvneq lr, r8, asr #26 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8c59c <__cxa_atexit@plt+0x80168> │ │ │ │ + cmp r3, #1 │ │ │ │ + bne 8b2ec <__cxa_atexit@plt+0x7eeb8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c5b0 <__cxa_atexit@plt+0x8017c> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #52] @ 8c5c0 <__cxa_atexit@plt+0x8018c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - sub r7, r6, #2 │ │ │ │ + mov r8, r6 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8b304 <__cxa_atexit@plt+0x7eed0> │ │ │ │ + ldr r3, [pc, #124] @ 8b314 <__cxa_atexit@plt+0x7eee0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r3, [r8, #4]! │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + ldr lr, [pc, #104] @ 8b318 <__cxa_atexit@plt+0x7eee4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [pc, #100] @ 8b31c <__cxa_atexit@plt+0x7eee8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + mov r2, r8 │ │ │ │ + str r1, [r2, #24]! │ │ │ │ + str r3, [r8, #8] │ │ │ │ + str r8, [r8, #32] │ │ │ │ + str lr, [r8, #36] @ 0x24 │ │ │ │ + str r7, [r8, #40] @ 0x28 │ │ │ │ + str r2, [r8, #44] @ 0x2c │ │ │ │ + str r8, [r8, #20] │ │ │ │ + ldr r7, [pc, #64] @ 8b320 <__cxa_atexit@plt+0x7eeec> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r8, #12]! │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 8c5bc <__cxa_atexit@plt+0x80188> │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [pc, #24] @ 8b310 <__cxa_atexit@plt+0x7eedc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ + mov r3, #48 @ 0x30 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r4, lsl r9 │ │ │ │ - strdeq sp, [r5, #132]! @ 0x84 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8c618 <__cxa_atexit@plt+0x801e4> │ │ │ │ - ldr r7, [pc, #72] @ 8c630 <__cxa_atexit@plt+0x801fc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #68] @ 8c634 <__cxa_atexit@plt+0x80200> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r2, [pc, #60] @ 8c638 <__cxa_atexit@plt+0x80204> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r0, [r5] │ │ │ │ - add r7, r7, #1 │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r7, [r6, #-8] │ │ │ │ - stmda r6, {r3, r8} │ │ │ │ - sub r7, r6, #11 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 8c63c <__cxa_atexit@plt+0x80208> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #16 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - bicseq r0, r0, r8, lsl #17 │ │ │ │ - mvneq sp, r0, lsl sl │ │ │ │ - mvneq sp, r8, lsl #20 │ │ │ │ - bicseq r0, r0, r0, ror r8 │ │ │ │ - bicseq r0, r0, ip, lsl #16 │ │ │ │ - andeq r0, r2, r5 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r1, sl │ │ │ │ + mvneq lr, r8, ror #20 │ │ │ │ + @ instruction: 0xfffffdb0 │ │ │ │ + mvneq lr, r4, ror #21 │ │ │ │ + mvneq lr, r4, ror ip │ │ │ │ + mvneq lr, r8, asr #24 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c684 <__cxa_atexit@plt+0x80250> │ │ │ │ - ldr r7, [pc, #40] @ 8c68c <__cxa_atexit@plt+0x80258> │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8b38c <__cxa_atexit@plt+0x7ef58> │ │ │ │ + ldr r2, [pc, #104] @ 8b3a8 <__cxa_atexit@plt+0x7ef74> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #96] @ 8b3ac <__cxa_atexit@plt+0x7ef78> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + sub r7, r5, #20 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8b394 <__cxa_atexit@plt+0x7ef60> │ │ │ │ + ldr r7, [pc, #68] @ 8b3b0 <__cxa_atexit@plt+0x7ef7c> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-4]! │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 8c678 <__cxa_atexit@plt+0x80244> │ │ │ │ + beq 8b380 <__cxa_atexit@plt+0x7ef4c> │ │ │ │ mov r7, r8 │ │ │ │ - b 8c69c <__cxa_atexit@plt+0x80268> │ │ │ │ + b 8b45c <__cxa_atexit@plt+0x7f028> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - bicseq r0, r0, r0, asr #15 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r3, [r7, #11] │ │ │ │ - ldr r2, [pc, #12] @ 8c6b8 <__cxa_atexit@plt+0x80284> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stmda r5, {r3, r7} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - b 176ca58 <__cxa_atexit@plt+0x1760624> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - @ instruction: 0x01d00794 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 8c6e4 <__cxa_atexit@plt+0x802b0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ 8c6e8 <__cxa_atexit@plt+0x802b4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r0, r0, ip, ror #14 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8c72c <__cxa_atexit@plt+0x802f8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c738 <__cxa_atexit@plt+0x80304> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #40] @ 8c744 <__cxa_atexit@plt+0x80310> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - sub r7, r6, #3 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1bef130 <__cxa_atexit@plt+0x1be2cfc> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r4, lsl #15 │ │ │ │ - andeq r0, r1, r3 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c774 <__cxa_atexit@plt+0x80340> │ │ │ │ - ldr r3, [pc, #20] @ 8c77c <__cxa_atexit@plt+0x80348> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r7, [pc, #24] @ 8b3b4 <__cxa_atexit@plt+0x7ef80> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, ip, ror r0 │ │ │ │ + mvneq lr, r0, lsr #20 │ │ │ │ + andeq r0, r0, ip, ror #1 │ │ │ │ + ldrheq r1, [r0, #128] @ 0x80 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c7b0 <__cxa_atexit@plt+0x8037c> │ │ │ │ - ldr r3, [pc, #28] @ 8c7bc <__cxa_atexit@plt+0x80388> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b3ec <__cxa_atexit@plt+0x7efb8> │ │ │ │ + ldr r2, [pc, #28] @ 8b3f8 <__cxa_atexit@plt+0x7efc4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #2 │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ + mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r0, lsl #13 │ │ │ │ - bicseq r0, r0, ip, lsl #13 │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq lr, r0, asr #19 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c7f0 <__cxa_atexit@plt+0x803bc> │ │ │ │ - ldr r3, [pc, #28] @ 8c800 <__cxa_atexit@plt+0x803cc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #12] @ 8c804 <__cxa_atexit@plt+0x803d0> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8b43c <__cxa_atexit@plt+0x7f008> │ │ │ │ + ldr r7, [pc, #48] @ 8b44c <__cxa_atexit@plt+0x7f018> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq r0, r0, ip, lsr #13 │ │ │ │ - bicseq r0, r0, r8, asr #12 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c858 <__cxa_atexit@plt+0x80424> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #52] @ 8c864 <__cxa_atexit@plt+0x80430> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 8c868 <__cxa_atexit@plt+0x80434> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ 8c86c <__cxa_atexit@plt+0x80438> │ │ │ │ - add r1, pc, r1 │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r1, [r5, #4]! │ │ │ │ - sub r7, r6, #3 │ │ │ │ - sub r8, r6, #10 │ │ │ │ - b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - @ instruction: 0xffffff20 │ │ │ │ - @ instruction: 0xfffffe14 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r0, [pc, #16] @ 8c890 <__cxa_atexit@plt+0x8045c> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8c8bc <__cxa_atexit@plt+0x80488> │ │ │ │ - ldr r7, [pc, #52] @ 8c8e4 <__cxa_atexit@plt+0x804b0> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #28] @ 8c8e0 <__cxa_atexit@plt+0x804ac> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8c8d8 <__cxa_atexit@plt+0x804a4> │ │ │ │ - b 8c8f0 <__cxa_atexit@plt+0x804bc> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq sp, r8, lsl #12 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c91c <__cxa_atexit@plt+0x804e8> │ │ │ │ - ldr r3, [pc, #32] @ 8c928 <__cxa_atexit@plt+0x804f4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r8, ror r5 │ │ │ │ - bicseq r0, r0, r8, asr #12 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c960 <__cxa_atexit@plt+0x8052c> │ │ │ │ - ldr r3, [pc, #28] @ 8c968 <__cxa_atexit@plt+0x80534> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 8ca10 <__cxa_atexit@plt+0x805dc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq sp, r8, lsr #8 │ │ │ │ - bicseq r0, r0, r8, lsl #12 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8c9e4 <__cxa_atexit@plt+0x805b0> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8c9dc <__cxa_atexit@plt+0x805a8> │ │ │ │ - ldr r3, [pc, #80] @ 8c9ec <__cxa_atexit@plt+0x805b8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ 8c9f0 <__cxa_atexit@plt+0x805bc> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 8c9f4 <__cxa_atexit@plt+0x805c0> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - ldr r1, [pc, #56] @ 8c9f8 <__cxa_atexit@plt+0x805c4> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmda r6, {r1, r7} │ │ │ │ - sub sl, r6, #3 │ │ │ │ - add r8, r2, #2 │ │ │ │ - add r9, r3, #1 │ │ │ │ - ldr r7, [pc, #36] @ 8c9fc <__cxa_atexit@plt+0x805c8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - ldrsbeq r0, [r0, #68] @ 0x44 │ │ │ │ - bicseq r0, r0, ip, lsl #11 │ │ │ │ - mvneq sp, r8, asr #7 │ │ │ │ - mvneq sp, r8, asr #12 │ │ │ │ - mvneq sp, r4, lsr r6 │ │ │ │ - bicseq r0, r0, r0, ror r5 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r1, sl │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8ca48 <__cxa_atexit@plt+0x80614> │ │ │ │ - ldr r3, [pc, #44] @ 8ca50 <__cxa_atexit@plt+0x8061c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 8ca3c <__cxa_atexit@plt+0x80608> │ │ │ │ + beq 8b430 <__cxa_atexit@plt+0x7effc> │ │ │ │ mov r7, r8 │ │ │ │ - b 8ca60 <__cxa_atexit@plt+0x8062c> │ │ │ │ + b 8b45c <__cxa_atexit@plt+0x7f028> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ + ldr r7, [pc, #12] @ 8b450 <__cxa_atexit@plt+0x7f01c> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - bicseq r0, r0, r0, lsr #10 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + bicseq r1, r0, r8, lsl #16 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8ca94 <__cxa_atexit@plt+0x80660> │ │ │ │ + bne 8b520 <__cxa_atexit@plt+0x7f0ec> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ 8cab0 <__cxa_atexit@plt+0x8067c> │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #220] @ 8b558 <__cxa_atexit@plt+0x7f124> │ │ │ │ + add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ + mov r2, r5 │ │ │ │ + str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 8caa8 <__cxa_atexit@plt+0x80674> │ │ │ │ - b 8cac4 <__cxa_atexit@plt+0x80690> │ │ │ │ - ldr r7, [pc, #24] @ 8cab4 <__cxa_atexit@plt+0x80680> │ │ │ │ + beq 8b538 <__cxa_atexit@plt+0x7f104> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #60 @ 0x3c │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8b544 <__cxa_atexit@plt+0x7f110> │ │ │ │ + ldr lr, [pc, #184] @ 8b560 <__cxa_atexit@plt+0x7f12c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + mov r2, r5 │ │ │ │ + ldr ip, [r2, #4]! │ │ │ │ + ldr r5, [r5] │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldr r8, [pc, #156] @ 8b564 <__cxa_atexit@plt+0x7f130> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + str r5, [r6, #8] │ │ │ │ + ldr lr, [pc, #148] @ 8b568 <__cxa_atexit@plt+0x7f134> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + mov r5, r6 │ │ │ │ + str lr, [r5, #36]! @ 0x24 │ │ │ │ + ldr lr, [pc, #136] @ 8b56c <__cxa_atexit@plt+0x7f138> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #12]! │ │ │ │ + str r6, [r6, #44] @ 0x2c │ │ │ │ + str r8, [r6, #48] @ 0x30 │ │ │ │ + str r1, [r6, #52] @ 0x34 │ │ │ │ + str r5, [r6, #56] @ 0x38 │ │ │ │ + str r6, [r6, #20] │ │ │ │ + str r8, [r6, #24] │ │ │ │ + str r7, [r6, #28] │ │ │ │ + str r0, [r6, #32] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + sub r8, r3, #30 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #52] @ 8b55c <__cxa_atexit@plt+0x7f128> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + mov r8, r7 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq sp, ip, asr #5 │ │ │ │ - ldrheq r0, [r0, #76] @ 0x4c │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r0, [pc, #20] @ 8cae8 <__cxa_atexit@plt+0x806b4> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r3, [r5] │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - bicseq r0, r0, r8, lsl #9 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #52 @ 0x34 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8cb78 <__cxa_atexit@plt+0x80744> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #104] @ 8cb84 <__cxa_atexit@plt+0x80750> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #100] @ 8cb88 <__cxa_atexit@plt+0x80754> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr ip, [r5, #16]! │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - sub r0, r6, #19 │ │ │ │ - ldr r9, [pc, #84] @ 8cb8c <__cxa_atexit@plt+0x80758> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #80] @ 8cb90 <__cxa_atexit@plt+0x8075c> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r2, [r6, #-40] @ 0xffffffd8 │ │ │ │ - str r1, [r6, #-36] @ 0xffffffdc │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #-48]! @ 0xffffffd0 │ │ │ │ - mov r2, r6 │ │ │ │ - str r8, [r2, #-32]! @ 0xffffffe0 │ │ │ │ - str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str sl, [r6, #-20] @ 0xffffffec │ │ │ │ - str r7, [r6, #-16] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r9, [r6, #-8] │ │ │ │ - stmda r6, {r0, r1} │ │ │ │ + mov r6, #60 @ 0x3c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strdeq r0, [r0], -r8 │ │ │ │ + mvneq lr, r8, lsr r8 │ │ │ │ + @ instruction: 0xfffffe80 │ │ │ │ + mvneq lr, ip, asr #17 │ │ │ │ + mvneq lr, r8, asr sl │ │ │ │ + mvneq lr, r4, asr #20 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #60 @ 0x3c │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b5fc <__cxa_atexit@plt+0x7f1c8> │ │ │ │ + ldr r2, [pc, #116] @ 8b608 <__cxa_atexit@plt+0x7f1d4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [r5, #-4] │ │ │ │ + ldr r8, [pc, #92] @ 8b60c <__cxa_atexit@plt+0x7f1d8> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr lr, [pc, #88] @ 8b610 <__cxa_atexit@plt+0x7f1dc> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + mov r0, r3 │ │ │ │ + str lr, [r0, #36]! @ 0x24 │ │ │ │ + ldr lr, [pc, #76] @ 8b614 <__cxa_atexit@plt+0x7f1e0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + mov r7, r3 │ │ │ │ + str lr, [r7, #12]! │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str r3, [r3, #44] @ 0x2c │ │ │ │ + str r8, [r3, #48] @ 0x30 │ │ │ │ + str r1, [r3, #52] @ 0x34 │ │ │ │ + str r0, [r3, #56] @ 0x38 │ │ │ │ + add lr, r3, #20 │ │ │ │ + stm lr, {r3, r8, r9} │ │ │ │ + str r7, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ + sub r8, r6, #30 │ │ │ │ bx ip │ │ │ │ - mov r3, #52 @ 0x34 │ │ │ │ + mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe18 │ │ │ │ - @ instruction: 0xfffffe50 │ │ │ │ - mvneq sp, r4, ror #4 │ │ │ │ - mvneq sp, r4, lsr #9 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8cbd0 <__cxa_atexit@plt+0x8079c> │ │ │ │ + @ instruction: 0xfffffd94 │ │ │ │ + mvneq lr, r4, ror #15 │ │ │ │ + mvneq lr, r4, ror r9 │ │ │ │ + mvneq lr, r0, ror #18 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8b674 <__cxa_atexit@plt+0x7f240> │ │ │ │ + ldr r2, [pc, #72] @ 8b680 <__cxa_atexit@plt+0x7f24c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #64] @ 8b684 <__cxa_atexit@plt+0x7f250> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #32] @ 8cbd8 <__cxa_atexit@plt+0x807a4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-12]! │ │ │ │ - ldr r2, [pc, #24] @ 8cbdc <__cxa_atexit@plt+0x807a8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #2 │ │ │ │ - stmib r5, {r2, r3} │ │ │ │ - b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8b668 <__cxa_atexit@plt+0x7f234> │ │ │ │ + ldr r7, [pc, #40] @ 8b688 <__cxa_atexit@plt+0x7f254> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b 8b138 <__cxa_atexit@plt+0x7ed04> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, lsl r3 │ │ │ │ - mvneq sp, r4, lsl #8 │ │ │ │ - bicseq r0, r0, r8, lsl #7 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #24 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8cc74 <__cxa_atexit@plt+0x80840> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8cc6c <__cxa_atexit@plt+0x80838> │ │ │ │ - ldr r3, [pc, #108] @ 8cc7c <__cxa_atexit@plt+0x80848> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #104] @ 8cc80 <__cxa_atexit@plt+0x8084c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r0, [pc, #88] @ 8cc84 <__cxa_atexit@plt+0x80850> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r2, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - ldr r2, [pc, #76] @ 8cc88 <__cxa_atexit@plt+0x80854> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - str r3, [r5, #8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r0, [r3, #-12]! │ │ │ │ - str r3, [r5, #12] │ │ │ │ - ldr r3, [pc, #52] @ 8cc8c <__cxa_atexit@plt+0x80858> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #129 @ 0x81 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r8, [pc, #40] @ 8cc90 <__cxa_atexit@plt+0x8085c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq sp, ip, asr r1 │ │ │ │ - @ instruction: 0xffffff6c │ │ │ │ - mvneq sp, r4, lsr #2 │ │ │ │ - mvneq sp, r0, ror #2 │ │ │ │ - mvneq sp, r8, lsr #7 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + mvneq lr, r8, lsr #14 │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ - ldrsbeq r0, [r0, #44] @ 0x2c │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8cd1c <__cxa_atexit@plt+0x808e8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8cd14 <__cxa_atexit@plt+0x808e0> │ │ │ │ - ldr r3, [pc, #72] @ 8cd24 <__cxa_atexit@plt+0x808f0> │ │ │ │ + ldr r3, [pc, #12] @ 8b6a8 <__cxa_atexit@plt+0x7f274> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ 8cd28 <__cxa_atexit@plt+0x808f4> │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 8b138 <__cxa_atexit@plt+0x7ed04> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b6e0 <__cxa_atexit@plt+0x7f2ac> │ │ │ │ + ldr r2, [pc, #40] @ 8b6f8 <__cxa_atexit@plt+0x7f2c4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - ldr r1, [pc, #48] @ 8cd2c <__cxa_atexit@plt+0x808f8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-20] @ 0xffffffec │ │ │ │ - stmda r6, {r2, r7} │ │ │ │ - mov r8, r6 │ │ │ │ - str r1, [r8, #-12]! │ │ │ │ - sub r7, r6, #19 │ │ │ │ - b 8ca10 <__cxa_atexit@plt+0x805dc> │ │ │ │ - mov r3, #24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffd30 │ │ │ │ - @ instruction: 0x01e5d090 │ │ │ │ - @ instruction: 0xfffffeec │ │ │ │ + ldr r3, [pc, #20] @ 8b6fc <__cxa_atexit@plt+0x7f2c8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq lr, ip, asr #13 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8cd5c <__cxa_atexit@plt+0x80928> │ │ │ │ - ldr r3, [pc, #24] @ 8cd64 <__cxa_atexit@plt+0x80930> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8b754 <__cxa_atexit@plt+0x7f320> │ │ │ │ + ldr r2, [pc, #64] @ 8b75c <__cxa_atexit@plt+0x7f328> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #56] @ 8b760 <__cxa_atexit@plt+0x7f32c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8b748 <__cxa_atexit@plt+0x7f314> │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + sub r5, r5, #8 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, lsr #32 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + mvneq lr, r4, asr #12 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8cd94 <__cxa_atexit@plt+0x80960> │ │ │ │ - ldr r3, [pc, #24] @ 8cd9c <__cxa_atexit@plt+0x80968> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8b7d4 <__cxa_atexit@plt+0x7f3a0> │ │ │ │ + ldr r2, [pc, #72] @ 8b7e0 <__cxa_atexit@plt+0x7f3ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #64] @ 8b7e4 <__cxa_atexit@plt+0x7f3b0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8b7c8 <__cxa_atexit@plt+0x7f394> │ │ │ │ + ldr r7, [pc, #40] @ 8b7e8 <__cxa_atexit@plt+0x7f3b4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b 8ae58 <__cxa_atexit@plt+0x7ea24> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq ip, [r5, #240]! @ 0xf0 │ │ │ │ - ldrsheq r0, [r0, #24] │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #24 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8cdf0 <__cxa_atexit@plt+0x809bc> │ │ │ │ - ldr r3, [pc, #56] @ 8cdf8 <__cxa_atexit@plt+0x809c4> │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + mvneq lr, r8, asr #11 │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 8b808 <__cxa_atexit@plt+0x7f3d4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ 8cdfc <__cxa_atexit@plt+0x809c8> │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 8ae58 <__cxa_atexit@plt+0x7ea24> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b840 <__cxa_atexit@plt+0x7f40c> │ │ │ │ + ldr r2, [pc, #40] @ 8b858 <__cxa_atexit@plt+0x7f424> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ 8b85c <__cxa_atexit@plt+0x7f428> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq lr, ip, ror #10 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8b8b4 <__cxa_atexit@plt+0x7f480> │ │ │ │ + ldr r2, [pc, #64] @ 8b8bc <__cxa_atexit@plt+0x7f488> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #56] @ 8b8c0 <__cxa_atexit@plt+0x7f48c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 8cde8 <__cxa_atexit@plt+0x809b4> │ │ │ │ - b 8ce0c <__cxa_atexit@plt+0x809d8> │ │ │ │ + beq 8b8a8 <__cxa_atexit@plt+0x7f474> │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + sub r5, r5, #8 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq ip, ip, lsr #31 │ │ │ │ - @ instruction: 0x01d00198 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + mvneq lr, r4, ror #9 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8ce68 <__cxa_atexit@plt+0x80a34> │ │ │ │ - ldr r2, [pc, #80] @ 8ce78 <__cxa_atexit@plt+0x80a44> │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8b934 <__cxa_atexit@plt+0x7f500> │ │ │ │ + ldr r2, [pc, #72] @ 8b940 <__cxa_atexit@plt+0x7f50c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r3, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - ldr r1, [pc, #68] @ 8ce7c <__cxa_atexit@plt+0x80a48> │ │ │ │ - add r1, pc, r1 │ │ │ │ - mov r0, r6 │ │ │ │ - str r2, [r0, #-12]! │ │ │ │ - str r0, [r5] │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - str r3, [r6] │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - str r1, [r5, #-8]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8ce60 <__cxa_atexit@plt+0x80a2c> │ │ │ │ - b 8ce8c <__cxa_atexit@plt+0x80a58> │ │ │ │ - ldr r0, [r7] │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #64] @ 8b944 <__cxa_atexit@plt+0x7f510> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8b928 <__cxa_atexit@plt+0x7f4f4> │ │ │ │ + ldr r7, [pc, #40] @ 8b948 <__cxa_atexit@plt+0x7f514> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b 8ab40 <__cxa_atexit@plt+0x7e70c> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mov r7, #16 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe8c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + mvneq lr, r8, ror #8 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrsbeq r0, [r0, #8] │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr sl, [r5, #8]! │ │ │ │ - ldr r3, [pc, #16] @ 8cea8 <__cxa_atexit@plt+0x80a74> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 8b968 <__cxa_atexit@plt+0x7f534> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b c6170 <__cxa_atexit@plt+0xb9d3c> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - @ instruction: 0x01d0009c │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 8cec0 <__cxa_atexit@plt+0x80a8c> │ │ │ │ - ldr r3, [r5] │ │ │ │ + b 8ab40 <__cxa_atexit@plt+0x7e70c> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8cf24 <__cxa_atexit@plt+0x80af0> │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #96] @ 8cf40 <__cxa_atexit@plt+0x80b0c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #92] @ 8cf44 <__cxa_atexit@plt+0x80b10> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r3, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - ldr sl, [pc, #80] @ 8cf48 <__cxa_atexit@plt+0x80b14> │ │ │ │ - add sl, pc, sl │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-20]! @ 0xffffffec │ │ │ │ - str r9, [r5, #4] │ │ │ │ - mov r8, r6 │ │ │ │ - str lr, [r8, #-8]! │ │ │ │ - str r8, [r5] │ │ │ │ - str r0, [r6] │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - str sl, [r5, #-8]! │ │ │ │ - b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ - ldr r7, [pc, #32] @ 8cf4c <__cxa_atexit@plt+0x80b18> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r2, #24 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r7, [r5] │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe54 │ │ │ │ - @ instruction: 0xfffffe84 │ │ │ │ - andeq r0, r0, r4, ror r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - strdeq pc, [pc, #248] @ 8d050 <__cxa_atexit@plt+0x80c1c> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 8cec0 <__cxa_atexit@plt+0x80a8c> │ │ │ │ - ldrdeq pc, [pc, #248] @ 8d064 <__cxa_atexit@plt+0x80c30> │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - add r5, r5, #16 │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 8cf8c <__cxa_atexit@plt+0x80b58> │ │ │ │ - ldr r7, [r3, #4] │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldr r9, [r3, #8] │ │ │ │ - ldr r8, [r3, #12] │ │ │ │ - b c4c9c <__cxa_atexit@plt+0xb8868> │ │ │ │ - bicseq r0, r0, r0 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d000 <__cxa_atexit@plt+0x80bcc> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8cff8 <__cxa_atexit@plt+0x80bc4> │ │ │ │ - ldr r3, [pc, #64] @ 8d008 <__cxa_atexit@plt+0x80bd4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - ldr r1, [pc, #40] @ 8d00c <__cxa_atexit@plt+0x80bd8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r8, r6 │ │ │ │ - str r1, [r8, #-12]! │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8b9a0 <__cxa_atexit@plt+0x7f56c> │ │ │ │ + ldr r2, [pc, #40] @ 8b9b8 <__cxa_atexit@plt+0x7f584> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, lsr #27 │ │ │ │ - @ instruction: 0xfffffdc4 │ │ │ │ - strdeq pc, [pc, #96] @ 8d078 <__cxa_atexit@plt+0x80c44> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d04c <__cxa_atexit@plt+0x80c18> │ │ │ │ - ldr r3, [pc, #36] @ 8d054 <__cxa_atexit@plt+0x80c20> │ │ │ │ + ldr r3, [pc, #20] @ 8b9bc <__cxa_atexit@plt+0x7f588> │ │ │ │ add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq lr, ip, lsl #8 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8ba4c <__cxa_atexit@plt+0x7f618> │ │ │ │ + ldr r2, [pc, #140] @ 8ba68 <__cxa_atexit@plt+0x7f634> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #132] @ 8ba6c <__cxa_atexit@plt+0x7f638> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 8d044 <__cxa_atexit@plt+0x80c10> │ │ │ │ - b 8d064 <__cxa_atexit@plt+0x80c30> │ │ │ │ + beq 8ba34 <__cxa_atexit@plt+0x7f600> │ │ │ │ + ldr r2, [pc, #108] @ 8ba70 <__cxa_atexit@plt+0x7f63c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + sub r7, r5, #20 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8ba54 <__cxa_atexit@plt+0x7f620> │ │ │ │ + ldr r7, [pc, #84] @ 8ba74 <__cxa_atexit@plt+0x7f640> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8ba40 <__cxa_atexit@plt+0x7f60c> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8b45c <__cxa_atexit@plt+0x7f028> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq pc, pc, r8, lsr #13 │ │ │ │ + ldr r7, [pc, #28] @ 8ba78 <__cxa_atexit@plt+0x7f644> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + mvneq lr, r4, lsl #7 │ │ │ │ + andeq r0, r0, r4, ror #1 │ │ │ │ + @ instruction: 0xfffffa38 │ │ │ │ + ldrsheq r1, [r0, #16] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 8d078 <__cxa_atexit@plt+0x80c44> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #76] @ 8bad8 <__cxa_atexit@plt+0x7f6a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq pc, pc, r4, lsl #13 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 8d0b8 <__cxa_atexit@plt+0x80c84> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ 8d0bc <__cxa_atexit@plt+0x80c88> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ 8d0c0 <__cxa_atexit@plt+0x80c8c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - ldrdeq ip, [r5, #200]! @ 0xc8 │ │ │ │ - mvneq ip, r0, asr #25 │ │ │ │ - ldrdeq ip, [r5, #236]! @ 0xec │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d0f4 <__cxa_atexit@plt+0x80cc0> │ │ │ │ - ldr r8, [pc, #28] @ 8d0fc <__cxa_atexit@plt+0x80cc8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #24] @ 8d100 <__cxa_atexit@plt+0x80ccc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7], #-8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8bac8 <__cxa_atexit@plt+0x7f694> │ │ │ │ + ldr r7, [pc, #52] @ 8badc <__cxa_atexit@plt+0x7f6a8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8babc <__cxa_atexit@plt+0x7f688> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8b45c <__cxa_atexit@plt+0x7f028> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8bf45 │ │ │ │ - mvneq ip, ip, lsl #25 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d134 <__cxa_atexit@plt+0x80d00> │ │ │ │ - ldr r8, [pc, #28] @ 8d13c <__cxa_atexit@plt+0x80d08> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #24] @ 8d140 <__cxa_atexit@plt+0x80d0c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #16] @ 8bae0 <__cxa_atexit@plt+0x7f6ac> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8bf2a │ │ │ │ - mvneq ip, ip, asr #24 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + @ instruction: 0xfffff9b0 │ │ │ │ + bicseq r1, r0, ip, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d174 <__cxa_atexit@plt+0x80d40> │ │ │ │ - ldr r8, [pc, #28] @ 8d17c <__cxa_atexit@plt+0x80d48> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #24] @ 8d180 <__cxa_atexit@plt+0x80d4c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8bb18 <__cxa_atexit@plt+0x7f6e4> │ │ │ │ + ldr r2, [pc, #28] @ 8bb24 <__cxa_atexit@plt+0x7f6f0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + @ instruction: 0x01e5e294 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8bb7c <__cxa_atexit@plt+0x7f748> │ │ │ │ + ldr r2, [pc, #64] @ 8bb84 <__cxa_atexit@plt+0x7f750> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #56] @ 8bb88 <__cxa_atexit@plt+0x7f754> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8bb70 <__cxa_atexit@plt+0x7f73c> │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + sub r5, r5, #8 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8bf0a │ │ │ │ - mvneq ip, ip, lsl #24 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d1b4 <__cxa_atexit@plt+0x80d80> │ │ │ │ - ldr r8, [pc, #28] @ 8d1bc <__cxa_atexit@plt+0x80d88> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #24] @ 8d1c0 <__cxa_atexit@plt+0x80d8c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8bef1 │ │ │ │ - mvneq ip, ip, asr #23 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + mvneq lr, ip, lsl r2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ - cmp r7, fp │ │ │ │ - bcc 8d208 <__cxa_atexit@plt+0x80dd4> │ │ │ │ - ldr r7, [pc, #52] @ 8d218 <__cxa_atexit@plt+0x80de4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 8d1fc <__cxa_atexit@plt+0x80dc8> │ │ │ │ - mov r7, r9 │ │ │ │ - b 8d22c <__cxa_atexit@plt+0x80df8> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8bc28 <__cxa_atexit@plt+0x7f7f4> │ │ │ │ + ldr r3, [pc, #120] @ 8bc38 <__cxa_atexit@plt+0x7f804> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-4]! │ │ │ │ + ands r3, r8, #3 │ │ │ │ + beq 8bbfc <__cxa_atexit@plt+0x7f7c8> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8bc0c <__cxa_atexit@plt+0x7f7d8> │ │ │ │ + ldr r3, [pc, #92] @ 8bc3c <__cxa_atexit@plt+0x7f808> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r2, [r8, #6] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8bc20 <__cxa_atexit@plt+0x7f7ec> │ │ │ │ + b 8bcb0 <__cxa_atexit@plt+0x7f87c> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #48] @ 8bc44 <__cxa_atexit@plt+0x7f810> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 8d21c <__cxa_atexit@plt+0x80de8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 8bc40 <__cxa_atexit@plt+0x7f80c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - biceq pc, pc, r0, lsr #27 │ │ │ │ - biceq pc, pc, r8, lsl #27 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + andeq r0, r0, ip, asr #1 │ │ │ │ + bicseq r1, r0, r0, lsr #32 │ │ │ │ + mvneq lr, ip, asr #2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 8d264 <__cxa_atexit@plt+0x80e30> │ │ │ │ - cmp r3, #3 │ │ │ │ - bne 8d2a8 <__cxa_atexit@plt+0x80e74> │ │ │ │ - bic r3, r7, #3 │ │ │ │ - ldr r3, [r3] │ │ │ │ - ldrh r3, [r3, #-2] │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8d2f4 <__cxa_atexit@plt+0x80ec0> │ │ │ │ - ldr r9, [r7, #5] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 8d1d0 <__cxa_atexit@plt+0x80d9c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8d308 <__cxa_atexit@plt+0x80ed4> │ │ │ │ - ldr r3, [pc, #152] @ 8d314 <__cxa_atexit@plt+0x80ee0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r1, [r7, #10] │ │ │ │ - ldr r0, [pc, #140] @ 8d318 <__cxa_atexit@plt+0x80ee4> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r8, [r6, #-4] │ │ │ │ + bne 8bc84 <__cxa_atexit@plt+0x7f850> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #48] @ 8bca0 <__cxa_atexit@plt+0x7f86c> │ │ │ │ + add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ - str r1, [r6] │ │ │ │ - str r2, [r6, #-8] │ │ │ │ - mov r8, r6 │ │ │ │ - str r0, [r8, #-16]! │ │ │ │ - b 8c7d0 <__cxa_atexit@plt+0x8039c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8d308 <__cxa_atexit@plt+0x80ed4> │ │ │ │ - ldr r3, [pc, #92] @ 8d31c <__cxa_atexit@plt+0x80ee8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr lr, [r7, #11] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r0, [pc, #72] @ 8d320 <__cxa_atexit@plt+0x80eec> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r0, [r6, #-16] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - stmdb r6, {r1, lr} │ │ │ │ - str r3, [r6] │ │ │ │ - add r5, r5, #8 │ │ │ │ - sub r9, r6, #14 │ │ │ │ - b 8d1d0 <__cxa_atexit@plt+0x80d9c> │ │ │ │ - ldr r7, [pc, #40] @ 8d324 <__cxa_atexit@plt+0x80ef0> │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8bc98 <__cxa_atexit@plt+0x7f864> │ │ │ │ + b 8bcb0 <__cxa_atexit@plt+0x7f87c> │ │ │ │ + ldr r7, [pc, #24] @ 8bca4 <__cxa_atexit@plt+0x7f870> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r0, [r0], -r4 │ │ │ │ - @ instruction: 0xfffffd14 │ │ │ │ - mvneq ip, r8, lsr #21 │ │ │ │ - mvneq ip, ip, lsr sp │ │ │ │ - strheq ip, [r5, #188]! @ 0xbc │ │ │ │ - biceq pc, pc, r0, lsl #9 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + ldrdeq lr, [r5, #4]! │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8d348 <__cxa_atexit@plt+0x80f14> │ │ │ │ + beq 8bd94 <__cxa_atexit@plt+0x7f960> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 8bdd8 <__cxa_atexit@plt+0x7f9a4> │ │ │ │ + add r8, r6, #108 @ 0x6c │ │ │ │ + cmp r1, r8 │ │ │ │ + bcc 8be78 <__cxa_atexit@plt+0x7fa44> │ │ │ │ + ldr r1, [pc, #460] @ 8beac <__cxa_atexit@plt+0x7fa78> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #456] @ 8beb0 <__cxa_atexit@plt+0x7fa7c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr lr, [r7, #1] │ │ │ │ + ldr r9, [r7, #5] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r1, r8, #17 │ │ │ │ + str r1, [r6, #100] @ 0x64 │ │ │ │ + ldr sl, [pc, #432] @ 8beb4 <__cxa_atexit@plt+0x7fa80> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + sub r7, r8, #54 @ 0x36 │ │ │ │ + sub r1, r8, #30 │ │ │ │ + ldr ip, [pc, #420] @ 8beb8 <__cxa_atexit@plt+0x7fa84> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r2, r6 │ │ │ │ + str r0, [r2, #24]! │ │ │ │ + str r2, [r6, #104] @ 0x68 │ │ │ │ + ldr r0, [pc, #400] @ 8bebc <__cxa_atexit@plt+0x7fa88> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + mov r2, r6 │ │ │ │ + str r0, [r2, #60]! @ 0x3c │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r0, [pc, #384] @ 8bec0 <__cxa_atexit@plt+0x7fa8c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r3, #12]! │ │ │ │ + add r0, r6, #68 @ 0x44 │ │ │ │ + stm r0, {r3, sl, lr} │ │ │ │ + str r2, [r6, #80] @ 0x50 │ │ │ │ + str ip, [r6, #84] @ 0x54 │ │ │ │ + add lr, r6, #88 @ 0x58 │ │ │ │ + stm lr, {r1, r7, sl} │ │ │ │ + ldr r7, [pc, #352] @ 8bec4 <__cxa_atexit@plt+0x7fa90> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r2, r6 │ │ │ │ + str r7, [r2, #36]! @ 0x24 │ │ │ │ + str r3, [r6, #44] @ 0x2c │ │ │ │ + str sl, [r6, #48] @ 0x30 │ │ │ │ + str r9, [r6, #52] @ 0x34 │ │ │ │ + str r2, [r6, #56] @ 0x38 │ │ │ │ + str r6, [r6, #32] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r8, #6 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ + mov r6, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8d38c <__cxa_atexit@plt+0x80f58> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #52] @ 8d398 <__cxa_atexit@plt+0x80f64> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ 8d39c <__cxa_atexit@plt+0x80f68> │ │ │ │ + add r3, r6, #68 @ 0x44 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8be68 <__cxa_atexit@plt+0x7fa34> │ │ │ │ + ldr r1, [pc, #244] @ 8be9c <__cxa_atexit@plt+0x7fa68> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #44] @ 8d3a0 <__cxa_atexit@plt+0x80f6c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r3, [r6] │ │ │ │ - str r2, [r5] │ │ │ │ - mov r3, r6 │ │ │ │ - str r1, [r3, #-8]! │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0xfffffcac │ │ │ │ - @ instruction: 0x01b8bc95 │ │ │ │ - strdeq pc, [pc, #56] @ 8d3e4 <__cxa_atexit@plt+0x80fb0> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 8d3c8 <__cxa_atexit@plt+0x80f94> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #4]! │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - ldrdeq pc, [pc, #48] @ 8d404 <__cxa_atexit@plt+0x80fd0> │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov sl, fp │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add lr, r6, #96 @ 0x60 │ │ │ │ - cmp lr, r3 │ │ │ │ - bhi 8d4c4 <__cxa_atexit@plt+0x81090> │ │ │ │ - ldr r9, [pc, #228] @ 8d4d8 <__cxa_atexit@plt+0x810a4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr ip, [pc, #224] @ 8d4dc <__cxa_atexit@plt+0x810a8> │ │ │ │ - add ip, pc, ip │ │ │ │ - ldr r3, [pc, #220] @ 8d4e0 <__cxa_atexit@plt+0x810ac> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [lr] │ │ │ │ - ldr r3, [pc, #208] @ 8d4e4 <__cxa_atexit@plt+0x810b0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [lr, #-12] │ │ │ │ - ldr r8, [pc, #200] @ 8d4e8 <__cxa_atexit@plt+0x810b4> │ │ │ │ + ldr lr, [pc, #240] @ 8bea0 <__cxa_atexit@plt+0x7fa6c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r1, r3, #14 │ │ │ │ + ldr r8, [pc, #220] @ 8bea4 <__cxa_atexit@plt+0x7fa70> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - mov r2, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #192] @ 8d4ec <__cxa_atexit@plt+0x810b8> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [lr, #-92] @ 0xffffffa4 │ │ │ │ - str r2, [lr, #-88] @ 0xffffffa8 │ │ │ │ - str r1, [lr, #-84] @ 0xffffffac │ │ │ │ - str r2, [lr, #-80] @ 0xffffffb0 │ │ │ │ - sub r1, lr, #51 @ 0x33 │ │ │ │ - str r1, [lr, #-4] │ │ │ │ - ldr r1, [pc, #164] @ 8d4f0 <__cxa_atexit@plt+0x810bc> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r2, r1, #241 @ 0xf1 │ │ │ │ - add fp, r2, #256 @ 0x100 │ │ │ │ - sub r3, lr, #91 @ 0x5b │ │ │ │ - add r1, r1, #201 @ 0xc9 │ │ │ │ - add r1, r1, #256 @ 0x100 │ │ │ │ - sub r0, lr, #83 @ 0x53 │ │ │ │ - mov r6, lr │ │ │ │ - str ip, [r6, #-20]! @ 0xffffffec │ │ │ │ - str r6, [lr, #-8] │ │ │ │ - mov ip, lr │ │ │ │ - str r9, [ip, #-76]! @ 0xffffffb4 │ │ │ │ - mov r9, lr │ │ │ │ - ldr r2, [pc, #112] @ 8d4f4 <__cxa_atexit@plt+0x810c0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r9, #-68]! @ 0xffffffbc │ │ │ │ - mov r6, lr │ │ │ │ - ldr r2, [pc, #100] @ 8d4f8 <__cxa_atexit@plt+0x810c4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r6, #-60]! @ 0xffffffc4 │ │ │ │ - str r8, [lr, #-52] @ 0xffffffcc │ │ │ │ - sub r2, lr, #48 @ 0x30 │ │ │ │ - stm r2, {r6, r9, ip} │ │ │ │ - sub r2, lr, #36 @ 0x24 │ │ │ │ - stm r2, {r0, r1, r3, fp} │ │ │ │ - add r5, r5, #4 │ │ │ │ - sub r8, lr, #10 │ │ │ │ - mov r6, lr │ │ │ │ - mov r9, r7 │ │ │ │ - mov fp, sl │ │ │ │ - b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - mov r0, #96 @ 0x60 │ │ │ │ - str r0, [r4, #828] @ 0x33c │ │ │ │ - mov r6, lr │ │ │ │ - mov fp, sl │ │ │ │ + sub r0, r3, #26 │ │ │ │ + ldr r9, [pc, #212] @ 8bea8 <__cxa_atexit@plt+0x7fa74> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + b 8be18 <__cxa_atexit@plt+0x7f9e4> │ │ │ │ + add r3, r6, #68 @ 0x44 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8be68 <__cxa_atexit@plt+0x7fa34> │ │ │ │ + ldr r1, [pc, #156] @ 8be88 <__cxa_atexit@plt+0x7fa54> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #152] @ 8be8c <__cxa_atexit@plt+0x7fa58> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r1, r3, #15 │ │ │ │ + ldr r8, [pc, #132] @ 8be90 <__cxa_atexit@plt+0x7fa5c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + sub r0, r3, #26 │ │ │ │ + ldr r9, [pc, #124] @ 8be94 <__cxa_atexit@plt+0x7fa60> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #12]! │ │ │ │ + str r2, [r6, #64] @ 0x40 │ │ │ │ + ldr lr, [pc, #104] @ 8be98 <__cxa_atexit@plt+0x7fa64> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #24]! │ │ │ │ + str r6, [r6, #32] │ │ │ │ + str r8, [r6, #36] @ 0x24 │ │ │ │ + str r7, [r6, #40] @ 0x28 │ │ │ │ + str r2, [r6, #44] @ 0x2c │ │ │ │ + str r9, [r6, #48] @ 0x30 │ │ │ │ + str r0, [r6, #52] @ 0x34 │ │ │ │ + str r8, [r6, #56] @ 0x38 │ │ │ │ + str r1, [r6, #60] @ 0x3c │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + mov r6, #68 @ 0x44 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffcd4 │ │ │ │ - @ instruction: 0xfffffd8c │ │ │ │ - mvneq ip, r4, lsr #23 │ │ │ │ - @ instruction: 0x01e5cb98 │ │ │ │ - @ instruction: 0x01e5cb90 │ │ │ │ - @ instruction: 0x01e5c99c │ │ │ │ - mvneq ip, ip, ror #18 │ │ │ │ + mov r6, #108 @ 0x6c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r8 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffff830 │ │ │ │ + @ instruction: 0xfffff910 │ │ │ │ + mvneq sp, r8, lsl #31 │ │ │ │ + mvneq lr, ip, asr r1 │ │ │ │ + strdeq lr, [r5, #12]! │ │ │ │ + @ instruction: 0xfffff9d4 │ │ │ │ + @ instruction: 0xfffffab4 │ │ │ │ + mvneq sp, ip, asr #31 │ │ │ │ + @ instruction: 0x01e5e198 │ │ │ │ + @ instruction: 0xfffffbfc │ │ │ │ + @ instruction: 0xfffffe44 │ │ │ │ + @ instruction: 0x01e5e090 │ │ │ │ + mvneq lr, ip, asr r2 │ │ │ │ + mvneq lr, r0, lsl #4 │ │ │ │ @ instruction: 0xfffffc84 │ │ │ │ - @ instruction: 0xfffffcb4 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d528 <__cxa_atexit@plt+0x810f4> │ │ │ │ - ldr r3, [pc, #24] @ 8d530 <__cxa_atexit@plt+0x810fc> │ │ │ │ + mvneq lr, r4, asr #3 │ │ │ │ + andeq r0, r3, r1, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8bf08 <__cxa_atexit@plt+0x7fad4> │ │ │ │ + ldr r3, [pc, #48] @ 8bf20 <__cxa_atexit@plt+0x7faec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + stmib r7, {r3, sl} │ │ │ │ + str r8, [r7, #12] │ │ │ │ + str r9, [r7, #16] │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, asr r8 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d560 <__cxa_atexit@plt+0x8112c> │ │ │ │ - ldr r3, [pc, #24] @ 8d568 <__cxa_atexit@plt+0x81134> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #20] @ 8bf24 <__cxa_atexit@plt+0x7faf0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, lsr #16 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d598 <__cxa_atexit@plt+0x81164> │ │ │ │ - ldr r3, [pc, #24] @ 8d5a0 <__cxa_atexit@plt+0x8116c> │ │ │ │ + mvneq lr, r8, ror r0 │ │ │ │ + bicseq r0, r0, r4, asr #26 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8bf60 <__cxa_atexit@plt+0x7fb2c> │ │ │ │ + ldr r3, [pc, #40] @ 8bf78 <__cxa_atexit@plt+0x7fb44> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + stmib r7, {r3, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, ror #15 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d5d0 <__cxa_atexit@plt+0x8119c> │ │ │ │ - ldr r3, [pc, #24] @ 8d5d8 <__cxa_atexit@plt+0x811a4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #20] @ 8bf7c <__cxa_atexit@plt+0x7fb48> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strheq ip, [r5, #116]! @ 0x74 │ │ │ │ - strdeq pc, [pc, #144] @ 8d674 <__cxa_atexit@plt+0x81240> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d60c <__cxa_atexit@plt+0x811d8> │ │ │ │ - ldr r3, [pc, #24] @ 8d614 <__cxa_atexit@plt+0x811e0> │ │ │ │ + mvneq lr, r4, lsr #32 │ │ │ │ + ldrsheq r0, [r0, #192] @ 0xc0 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8bfb8 <__cxa_atexit@plt+0x7fb84> │ │ │ │ + ldr r3, [pc, #40] @ 8bfd0 <__cxa_atexit@plt+0x7fb9c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 8ed10 <__cxa_atexit@plt+0x828dc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + stmib r7, {r3, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, ror r7 │ │ │ │ - strheq pc, [pc, #148] @ 8d6b4 <__cxa_atexit@plt+0x81280> @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d678 <__cxa_atexit@plt+0x81244> │ │ │ │ + ldr r7, [pc, #20] @ 8bfd4 <__cxa_atexit@plt+0x7fba0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq sp, r4, asr #31 │ │ │ │ + @ instruction: 0x01d00c9c │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8d670 <__cxa_atexit@plt+0x8123c> │ │ │ │ - ldr r3, [pc, #56] @ 8d680 <__cxa_atexit@plt+0x8124c> │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8c010 <__cxa_atexit@plt+0x7fbdc> │ │ │ │ + ldr r3, [pc, #40] @ 8c028 <__cxa_atexit@plt+0x7fbf4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #36] @ 8d684 <__cxa_atexit@plt+0x81250> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - mov r8, r6 │ │ │ │ - str r2, [r8, #-8]! │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + stmib r7, {r3, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #5 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 8c02c <__cxa_atexit@plt+0x7fbf8> │ │ │ │ + add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, lsr #14 │ │ │ │ - @ instruction: 0xffffff84 │ │ │ │ - biceq pc, pc, r4, asr #18 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d6c8 <__cxa_atexit@plt+0x81294> │ │ │ │ - ldr r3, [pc, #40] @ 8d6d0 <__cxa_atexit@plt+0x8129c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r5, {r3, r7} │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #24] @ 8d6d4 <__cxa_atexit@plt+0x812a0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-16]! │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 8ed10 <__cxa_atexit@plt+0x828dc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mvneq sp, r0, ror pc │ │ │ │ + bicseq r0, r0, r8, asr #24 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8c098 <__cxa_atexit@plt+0x7fc64> │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r8, r9, sl} │ │ │ │ + ldr r3, [r7, #20] │ │ │ │ + ldr r1, [pc, #88] @ 8c0b0 <__cxa_atexit@plt+0x7fc7c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + sub r7, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8c0a0 <__cxa_atexit@plt+0x7fc6c> │ │ │ │ + ldr r7, [pc, #68] @ 8c0b4 <__cxa_atexit@plt+0x7fc80> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [r3, #1] │ │ │ │ + str r7, [r5, #-32]! @ 0xffffffe0 │ │ │ │ + stmib r5, {r2, r3, r8, r9, sl} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8c08c <__cxa_atexit@plt+0x7fc58> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8c2d8 <__cxa_atexit@plt+0x7fea4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, asr #13 │ │ │ │ - mvneq ip, r4, lsr #13 │ │ │ │ - strdeq pc, [pc, #132] @ 8d764 <__cxa_atexit@plt+0x81330> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d708 <__cxa_atexit@plt+0x812d4> │ │ │ │ - ldr r3, [pc, #24] @ 8d710 <__cxa_atexit@plt+0x812dc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 8ed10 <__cxa_atexit@plt+0x828dc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, ror r6 │ │ │ │ - strheq pc, [pc, #136] @ 8d7a4 <__cxa_atexit@plt+0x81370> @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d774 <__cxa_atexit@plt+0x81340> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8d76c <__cxa_atexit@plt+0x81338> │ │ │ │ - ldr r3, [pc, #56] @ 8d77c <__cxa_atexit@plt+0x81348> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #36] @ 8d780 <__cxa_atexit@plt+0x8134c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - mov r8, r6 │ │ │ │ - str r2, [r8, #-8]! │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, lsr r6 │ │ │ │ - @ instruction: 0xffffff84 │ │ │ │ + mvneq sp, r4, lsl sp │ │ │ │ + andeq r0, r0, r4, ror #4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ + mov r2, r7 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d7b8 <__cxa_atexit@plt+0x81384> │ │ │ │ - ldr r3, [pc, #32] @ 8d7c0 <__cxa_atexit@plt+0x8138c> │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8c138 <__cxa_atexit@plt+0x7fd04> │ │ │ │ + ldr r8, [r2, #8] │ │ │ │ + ldr sl, [r2, #12] │ │ │ │ + ldr r7, [r2, #16] │ │ │ │ + ldr r1, [pc, #120] @ 8c15c <__cxa_atexit@plt+0x7fd28> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r2} │ │ │ │ + sub r2, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8c144 <__cxa_atexit@plt+0x7fd10> │ │ │ │ + ldr r3, [pc, #100] @ 8c160 <__cxa_atexit@plt+0x7fd2c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #1] │ │ │ │ + str r3, [r5, #-32]! @ 0xffffffe0 │ │ │ │ + ldr r3, [pc, #88] @ 8c164 <__cxa_atexit@plt+0x7fd30> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - b 8d854 <__cxa_atexit@plt+0x81420> │ │ │ │ + add r3, r3, #1 │ │ │ │ + stmib r5, {r2, r7, r8} │ │ │ │ + str r3, [r5, #16] │ │ │ │ + str sl, [r5, #20] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8c12c <__cxa_atexit@plt+0x7fcf8> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8c2d8 <__cxa_atexit@plt+0x7fea4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldrdeq ip, [r5, #84]! @ 0x54 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d810 <__cxa_atexit@plt+0x813dc> │ │ │ │ - ldr r3, [pc, #56] @ 8d818 <__cxa_atexit@plt+0x813e4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ 8d81c <__cxa_atexit@plt+0x813e8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8d808 <__cxa_atexit@plt+0x813d4> │ │ │ │ - b 8d828 <__cxa_atexit@plt+0x813f4> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r5, [pc, #28] @ 8c168 <__cxa_atexit@plt+0x7fd34> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r9, r5, #1 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq sp, r8, lsl #25 │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + mvneq sp, r4, asr ip │ │ │ │ + mvneq sp, r4, lsl ip │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8c1d4 <__cxa_atexit@plt+0x7fda0> │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r8, r9, sl} │ │ │ │ + ldr r3, [r7, #20] │ │ │ │ + ldr r1, [pc, #88] @ 8c1ec <__cxa_atexit@plt+0x7fdb8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + sub r7, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8c1dc <__cxa_atexit@plt+0x7fda8> │ │ │ │ + ldr r7, [pc, #68] @ 8c1f0 <__cxa_atexit@plt+0x7fdbc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [r3, #1] │ │ │ │ + str r7, [r5, #-32]! @ 0xffffffe0 │ │ │ │ + stmib r5, {r2, r3, r8, r9, sl} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8c1c8 <__cxa_atexit@plt+0x7fd94> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8c2d8 <__cxa_atexit@plt+0x7fea4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq ip, ip, lsl #11 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - ldrne r7, [r5, #4] │ │ │ │ - ldreq r7, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, sl │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8d88c <__cxa_atexit@plt+0x81458> │ │ │ │ - ldr r3, [pc, #44] @ 8d894 <__cxa_atexit@plt+0x81460> │ │ │ │ + ldrdeq sp, [r5, #184]! @ 0xb8 │ │ │ │ + andeq r0, r0, r8, lsr #2 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8c25c <__cxa_atexit@plt+0x7fe28> │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r8, r9, sl} │ │ │ │ + ldr r3, [r7, #20] │ │ │ │ + ldr r1, [pc, #88] @ 8c274 <__cxa_atexit@plt+0x7fe40> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + sub r7, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8c264 <__cxa_atexit@plt+0x7fe30> │ │ │ │ + ldr r7, [pc, #68] @ 8c278 <__cxa_atexit@plt+0x7fe44> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [r3, #1] │ │ │ │ + str r7, [r5, #-32]! @ 0xffffffe0 │ │ │ │ + stmib r5, {r2, r3, r8, r9, sl} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8c250 <__cxa_atexit@plt+0x7fe1c> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8c2d8 <__cxa_atexit@plt+0x7fea4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq sp, r0, asr fp │ │ │ │ + andeq r0, r0, r0, lsr #1 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #40 @ 0x28 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8c2c4 <__cxa_atexit@plt+0x7fe90> │ │ │ │ + ldr r3, [pc, #48] @ 8c2cc <__cxa_atexit@plt+0x7fe98> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r7, r9} │ │ │ │ + ldr r2, [r7, #1] │ │ │ │ + str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + stmib r5, {r2, r7, r8, r9, sl} │ │ │ │ tst r8, #3 │ │ │ │ - beq 8d880 <__cxa_atexit@plt+0x8144c> │ │ │ │ + beq 8c2b8 <__cxa_atexit@plt+0x7fe84> │ │ │ │ mov r7, r8 │ │ │ │ - b 8d8a0 <__cxa_atexit@plt+0x8146c> │ │ │ │ + b 8c2d8 <__cxa_atexit@plt+0x7fea4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 8d8dc <__cxa_atexit@plt+0x814a8> │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - ldr r2, [r3, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #52] @ 8d8f8 <__cxa_atexit@plt+0x814c4> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c344 <__cxa_atexit@plt+0x7ff10> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r2, [r7, #6] │ │ │ │ + ldr r1, [pc, #136] @ 8c37c <__cxa_atexit@plt+0x7ff48> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - str r1, [r5, #-4]! │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + stmda r5, {r2, r3} │ │ │ │ + mov r3, r5 │ │ │ │ + str r1, [r3, #-8]! │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 8c370 <__cxa_atexit@plt+0x7ff3c> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 8c350 <__cxa_atexit@plt+0x7ff1c> │ │ │ │ + ldr r2, [pc, #104] @ 8c384 <__cxa_atexit@plt+0x7ff50> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + ldr r1, [r7, #6] │ │ │ │ + ldr r8, [r5] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + str r7, [r5, #4] │ │ │ │ + str r1, [r5, #-12] │ │ │ │ + str r9, [r5, #-8] │ │ │ │ + str r2, [r5, #-16]! │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r7, fp │ │ │ │ + b 8c7fc <__cxa_atexit@plt+0x803c8> │ │ │ │ + ldr r2, [pc, #40] @ 8c380 <__cxa_atexit@plt+0x7ff4c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #20] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 8d8f0 <__cxa_atexit@plt+0x814bc> │ │ │ │ - b 8d908 <__cxa_atexit@plt+0x814d4> │ │ │ │ - ldr r7, [pc, #24] @ 8d8fc <__cxa_atexit@plt+0x814c8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - bx r0 │ │ │ │ + beq 8c370 <__cxa_atexit@plt+0x7ff3c> │ │ │ │ + mov r5, r3 │ │ │ │ + b 8c67c <__cxa_atexit@plt+0x80248> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq ip, r4, lsl #9 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + muleq r0, r8, r0 │ │ │ │ + andeq r0, r0, r0, lsr #6 │ │ │ │ + ldrdeq r0, [r0], -ip │ │ │ │ + andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8d980 <__cxa_atexit@plt+0x8154c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #48 @ 0x30 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8d994 <__cxa_atexit@plt+0x81560> │ │ │ │ - ldmib r5, {r3, sl} │ │ │ │ - ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #112] @ 8d9a4 <__cxa_atexit@plt+0x81570> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #108] @ 8d9a8 <__cxa_atexit@plt+0x81574> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #104] @ 8d9ac <__cxa_atexit@plt+0x81578> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr ip, [r5, #16]! │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #-44]! @ 0xffffffd4 │ │ │ │ - mov r8, r6 │ │ │ │ - str lr, [r8, #-24]! @ 0xffffffe8 │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r1, r2, r9} │ │ │ │ - str r8, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - sub lr, r6, #36 @ 0x24 │ │ │ │ - stm lr, {r3, r7, sl} │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx ip │ │ │ │ - ldr r7, [pc, #24] @ 8d9a0 <__cxa_atexit@plt+0x8156c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - bx r0 │ │ │ │ - mov r3, #48 @ 0x30 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r0, ror #7 │ │ │ │ - @ instruction: 0xfffffe94 │ │ │ │ - @ instruction: 0xfffffe4c │ │ │ │ - mvneq ip, r8, asr r4 │ │ │ │ - strdeq pc, [pc, #84] @ 8da0c <__cxa_atexit@plt+0x815d8> │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - b 8d1d0 <__cxa_atexit@plt+0x80d9c> │ │ │ │ - ldrdeq pc, [pc, #92] @ 8da30 <__cxa_atexit@plt+0x815fc> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8da08 <__cxa_atexit@plt+0x815d4> │ │ │ │ - ldr r3, [pc, #40] @ 8da18 <__cxa_atexit@plt+0x815e4> │ │ │ │ + bne 8c3c8 <__cxa_atexit@plt+0x7ff94> │ │ │ │ + ldr r2, [pc, #76] @ 8c3f0 <__cxa_atexit@plt+0x7ffbc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + ldr r1, [r7, #6] │ │ │ │ + ldr r8, [r5, #8] │ │ │ │ + ldr r3, [r5, #12] │ │ │ │ + str r7, [r5, #12] │ │ │ │ + stmda r5, {r1, r9} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r3, [pc, #28] @ 8c3ec <__cxa_atexit@plt+0x7ffb8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r8, r6, #3 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [r5, #28] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8c3e4 <__cxa_atexit@plt+0x7ffb0> │ │ │ │ + b 8c67c <__cxa_atexit@plt+0x80248> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffcc │ │ │ │ - biceq pc, pc, ip, lsl #11 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #28 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8dac4 <__cxa_atexit@plt+0x81690> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8dabc <__cxa_atexit@plt+0x81688> │ │ │ │ - ldr r3, [pc, #128] @ 8dacc <__cxa_atexit@plt+0x81698> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #124] @ 8dad0 <__cxa_atexit@plt+0x8169c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #120] @ 8dad4 <__cxa_atexit@plt+0x816a0> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r2, [pc, #104] @ 8dad8 <__cxa_atexit@plt+0x816a4> │ │ │ │ + andeq r0, r0, r8, lsr #5 │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + ldr r7, [r5, #36] @ 0x24 │ │ │ │ + and r3, r2, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c488 <__cxa_atexit@plt+0x80054> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #48 @ 0x30 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8c4a8 <__cxa_atexit@plt+0x80074> │ │ │ │ + ldr r2, [pc, #152] @ 8c4c0 <__cxa_atexit@plt+0x8008c> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r3, [r6, #-20] @ 0xffffffec │ │ │ │ - str r1, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - ldr r0, [pc, #88] @ 8dadc <__cxa_atexit@plt+0x816a8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r0, [r5, #-28]! @ 0xffffffe4 │ │ │ │ - str lr, [r5, #8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r2, [r3, #-12]! │ │ │ │ - str r3, [r5, #16] │ │ │ │ - sub r3, r6, #18 │ │ │ │ - str r3, [r5, #12] │ │ │ │ - ldr r3, [pc, #56] @ 8dae0 <__cxa_atexit@plt+0x816ac> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #129 @ 0x81 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r8, [pc, #44] @ 8dae4 <__cxa_atexit@plt+0x816b0> │ │ │ │ + ldr ip, [r5, #40]! @ 0x28 │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + ldr r8, [pc, #140] @ 8c4c4 <__cxa_atexit@plt+0x80090> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ - mov r3, #24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + sub r1, r3, #17 │ │ │ │ + str r1, [r6, #40] @ 0x28 │ │ │ │ + ldr lr, [pc, #128] @ 8c4c8 <__cxa_atexit@plt+0x80094> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [r5, #-36] @ 0xffffffdc │ │ │ │ + ldr r9, [r5, #-32] @ 0xffffffe0 │ │ │ │ + ldr r0, [r5, #-28] @ 0xffffffe4 │ │ │ │ + ldr sl, [r5, #-24] @ 0xffffffe8 │ │ │ │ + ldr r2, [r5, #-16] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r1, [r6, #12] │ │ │ │ + str r7, [r6, #16] │ │ │ │ + add r0, r6, #20 │ │ │ │ + stm r0, {r2, r8, sl} │ │ │ │ + str r9, [r6, #32] │ │ │ │ + str lr, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r6, #44] @ 0x2c │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r3, [pc, #44] @ 8c4bc <__cxa_atexit@plt+0x80088> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8c4a0 <__cxa_atexit@plt+0x8006c> │ │ │ │ + b 8c4d4 <__cxa_atexit@plt+0x800a0> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffe04 │ │ │ │ - muleq r0, r8, r0 │ │ │ │ - mvneq ip, r8, lsl r3 │ │ │ │ - @ instruction: 0xffffff64 │ │ │ │ - ldrdeq ip, [r5, #44]! @ 0x2c │ │ │ │ - mvneq ip, r0, lsl r3 │ │ │ │ - mvneq ip, r8, asr r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + mov r7, #48 @ 0x30 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + @ instruction: 0xfffffdd0 │ │ │ │ + mvneq sp, r8, lsr fp │ │ │ │ + mvneq sp, ip, asr #18 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r8, r7 │ │ │ │ - ldmib r5, {r7, r9} │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 8d854 <__cxa_atexit@plt+0x81420> │ │ │ │ - biceq pc, pc, ip, asr #9 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8db30 <__cxa_atexit@plt+0x816fc> │ │ │ │ - ldr r3, [pc, #24] @ 8db38 <__cxa_atexit@plt+0x81704> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 8ed10 <__cxa_atexit@plt+0x828dc> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq ip, r4, asr r2 │ │ │ │ - @ instruction: 0x01cff490 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8db78 <__cxa_atexit@plt+0x81744> │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - ldr r3, [r7, #12] │ │ │ │ - ldr r2, [pc, #32] @ 8db88 <__cxa_atexit@plt+0x81754> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - mov r8, r6 │ │ │ │ - str r2, [r8, #-8]! │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffffa0 │ │ │ │ - biceq pc, pc, r0, asr #8 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8dbf4 <__cxa_atexit@plt+0x817c0> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8dbec <__cxa_atexit@plt+0x817b8> │ │ │ │ - ldr r3, [pc, #64] @ 8dbfc <__cxa_atexit@plt+0x817c8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r1, [pc, #40] @ 8dc00 <__cxa_atexit@plt+0x817cc> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c510 <__cxa_atexit@plt+0x800dc> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r1, [pc, #188] @ 8c5b0 <__cxa_atexit@plt+0x8017c> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - strheq ip, [r5, #24]! │ │ │ │ - @ instruction: 0xffffff6c │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8dc34 <__cxa_atexit@plt+0x81800> │ │ │ │ - ldr r3, [pc, #28] @ 8dc3c <__cxa_atexit@plt+0x81808> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 8dd0c <__cxa_atexit@plt+0x818d8> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + str r3, [r5] │ │ │ │ + mov r2, r5 │ │ │ │ + str r1, [r2, #-4]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 8c51c <__cxa_atexit@plt+0x800e8> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c528 <__cxa_atexit@plt+0x800f4> │ │ │ │ + add r5, r5, #16 │ │ │ │ + mov r7, fp │ │ │ │ + b 8c7fc <__cxa_atexit@plt+0x803c8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, asr r1 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8dc88 <__cxa_atexit@plt+0x81854> │ │ │ │ - ldr r3, [pc, #52] @ 8dc90 <__cxa_atexit@plt+0x8185c> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #44 @ 0x2c │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8c59c <__cxa_atexit@plt+0x80168> │ │ │ │ + ldr lr, [pc, #116] @ 8c5b4 <__cxa_atexit@plt+0x80180> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r9, [r5] │ │ │ │ + ldmib r5, {r1, r8} │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + ldr ip, [r5, #32]! │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldr lr, [pc, #88] @ 8c5b8 <__cxa_atexit@plt+0x80184> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + sub r2, r3, #15 │ │ │ │ + ldr sl, [pc, #80] @ 8c5bc <__cxa_atexit@plt+0x80188> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + str r0, [r6, #12] │ │ │ │ + str r9, [r6, #16] │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str lr, [r6, #24] │ │ │ │ + str r8, [r6, #28] │ │ │ │ + str sl, [r6, #32] │ │ │ │ + str r2, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + mov r6, #44 @ 0x2c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0xfffffc30 │ │ │ │ + mvneq sp, r4, lsl sl │ │ │ │ + mvneq sp, r8, lsr #16 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c5e0 <__cxa_atexit@plt+0x801ac> │ │ │ │ + add r5, r5, #20 │ │ │ │ + mov r7, fp │ │ │ │ + b 8c7fc <__cxa_atexit@plt+0x803c8> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #44 @ 0x2c │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8c658 <__cxa_atexit@plt+0x80224> │ │ │ │ + ldr r7, [pc, #112] @ 8c668 <__cxa_atexit@plt+0x80234> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr lr, [pc, #108] @ 8c66c <__cxa_atexit@plt+0x80238> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr ip, [r5, #36]! @ 0x24 │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + sub r9, r3, #15 │ │ │ │ + ldr r8, [pc, #92] @ 8c670 <__cxa_atexit@plt+0x8023c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr r2, [r5, #-32] @ 0xffffffe0 │ │ │ │ + ldr r1, [r5, #-28] @ 0xffffffe4 │ │ │ │ + ldr sl, [r5, #-24] @ 0xffffffe8 │ │ │ │ + ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ + ldr r0, [r5, #-16] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + str r7, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + str r0, [r6, #20] │ │ │ │ + str lr, [r6, #24] │ │ │ │ + str sl, [r6, #28] │ │ │ │ + str r8, [r6, #32] │ │ │ │ + str r9, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + mov r6, #44 @ 0x2c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffb78 │ │ │ │ + mvneq sp, r4, ror r9 │ │ │ │ + mvneq sp, r0, lsl #15 │ │ │ │ + andeq r0, r0, r7, lsl #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c6b4 <__cxa_atexit@plt+0x80280> │ │ │ │ + ldr r3, [pc, #180] @ 8c744 <__cxa_atexit@plt+0x80310> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 8dc94 <__cxa_atexit@plt+0x81860> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - add sl, r7, #8 │ │ │ │ - ldm sl, {r2, r9, sl} │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #24] @ 8dc98 <__cxa_atexit@plt+0x81864> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mov r2, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r2, [r2, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #12] │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 8c6c0 <__cxa_atexit@plt+0x8028c> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c6c8 <__cxa_atexit@plt+0x80294> │ │ │ │ + add r5, r5, #16 │ │ │ │ + mov r7, fp │ │ │ │ + b 8c7fc <__cxa_atexit@plt+0x803c8> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq ip, r0, lsl r1 │ │ │ │ - @ instruction: 0x01e5c398 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #40 @ 0x28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8c734 <__cxa_atexit@plt+0x80300> │ │ │ │ + ldr r7, [pc, #104] @ 8c748 <__cxa_atexit@plt+0x80314> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr ip, [r5, #32]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + ldr r7, [r5, #-28] @ 0xffffffe4 │ │ │ │ + ldr r8, [r5, #-24] @ 0xffffffe8 │ │ │ │ + ldr r0, [r5, #-16] │ │ │ │ + ldr lr, [pc, #80] @ 8c74c <__cxa_atexit@plt+0x80318> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + sub r1, r3, #15 │ │ │ │ + ldr r9, [pc, #72] @ 8c750 <__cxa_atexit@plt+0x8031c> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str r0, [r6, #16] │ │ │ │ + str lr, [r6, #20] │ │ │ │ + str r8, [r6, #24] │ │ │ │ + str r9, [r6, #28] │ │ │ │ + str r1, [r6, #32] │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + mov r6, #40 @ 0x28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + @ instruction: 0xfffff9dc │ │ │ │ + mvneq sp, r8, ror r8 │ │ │ │ + mvneq sp, ip, lsl #13 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8dcc4 <__cxa_atexit@plt+0x81890> │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - bic r7, r7, #3 │ │ │ │ + bne 8c774 <__cxa_atexit@plt+0x80340> │ │ │ │ + add r5, r5, #16 │ │ │ │ + mov r7, fp │ │ │ │ + b 8c7fc <__cxa_atexit@plt+0x803c8> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #40 @ 0x28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8c7e0 <__cxa_atexit@plt+0x803ac> │ │ │ │ + ldr r7, [pc, #100] @ 8c7f0 <__cxa_atexit@plt+0x803bc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr lr, [pc, #96] @ 8c7f4 <__cxa_atexit@plt+0x803c0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr ip, [r5, #32]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + sub r8, r3, #15 │ │ │ │ + ldr r1, [r5, #-28] @ 0xffffffe4 │ │ │ │ + ldr r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ + ldr r0, [r5, #-20] @ 0xffffffec │ │ │ │ + ldr r7, [r5, #-16] │ │ │ │ + ldr r9, [pc, #64] @ 8c7f8 <__cxa_atexit@plt+0x803c4> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + add r1, r6, #12 │ │ │ │ + stm r1, {r0, r7, lr} │ │ │ │ + str r2, [r6, #24] │ │ │ │ + str r9, [r6, #28] │ │ │ │ + str r8, [r6, #32] │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + mov r6, #40 @ 0x28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffff930 │ │ │ │ + mvneq sp, r0, ror #15 │ │ │ │ + ldrdeq sp, [r5, #92]! @ 0x5c │ │ │ │ + mov fp, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [pc, #100] @ 8c870 <__cxa_atexit@plt+0x8043c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 8c850 <__cxa_atexit@plt+0x8041c> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 8c858 <__cxa_atexit@plt+0x80424> │ │ │ │ + ldr r2, [pc, #72] @ 8c874 <__cxa_atexit@plt+0x80440> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r0, [r7, #6] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + str r2, [r3, #-4] │ │ │ │ + str r0, [r3, #8] │ │ │ │ + str r1, [r3, #12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8c850 <__cxa_atexit@plt+0x8041c> │ │ │ │ + b 8c8e8 <__cxa_atexit@plt+0x804b4> │ │ │ │ ldr r0, [r7] │ │ │ │ - add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8dcf0 <__cxa_atexit@plt+0x818bc> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [pc, #28] @ 8dcfc <__cxa_atexit@plt+0x818c8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - sub r7, r6, #1 │ │ │ │ + ldr r7, [pc, #24] @ 8c878 <__cxa_atexit@plt+0x80444> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r3, #16]! │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e5c294 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8dd48 <__cxa_atexit@plt+0x81914> │ │ │ │ - ldr r3, [pc, #48] @ 8dd50 <__cxa_atexit@plt+0x8191c> │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + strheq r0, [r0], -r8 │ │ │ │ + mvneq sp, r0, lsl #10 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c8bc <__cxa_atexit@plt+0x80488> │ │ │ │ + ldr r3, [pc, #64] @ 8c8d8 <__cxa_atexit@plt+0x804a4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r2, r7} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 8dd3c <__cxa_atexit@plt+0x81908> │ │ │ │ - mov r7, r8 │ │ │ │ - b 8dd5c <__cxa_atexit@plt+0x81928> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r1, [r7, #6] │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r5, #12] │ │ │ │ + str r2, [r5, #16] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8c8d0 <__cxa_atexit@plt+0x8049c> │ │ │ │ + b 8c8e8 <__cxa_atexit@plt+0x804b4> │ │ │ │ + ldr r7, [pc, #24] @ 8c8dc <__cxa_atexit@plt+0x804a8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + @ instruction: 0x01e5d49c │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 8dd90 <__cxa_atexit@plt+0x8195c> │ │ │ │ + bne 8c99c <__cxa_atexit@plt+0x80568> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ 8ddac <__cxa_atexit@plt+0x81978> │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #200] @ 8c9d0 <__cxa_atexit@plt+0x8059c> │ │ │ │ + add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8dda4 <__cxa_atexit@plt+0x81970> │ │ │ │ - b 8ddbc <__cxa_atexit@plt+0x81988> │ │ │ │ - ldr r7, [pc, #24] @ 8ddb0 <__cxa_atexit@plt+0x8197c> │ │ │ │ + mov r2, r5 │ │ │ │ + str r1, [r2, #-4]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 8c9b0 <__cxa_atexit@plt+0x8057c> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8c99c <__cxa_atexit@plt+0x80568> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #44 @ 0x2c │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8c9bc <__cxa_atexit@plt+0x80588> │ │ │ │ + ldr lr, [pc, #156] @ 8c9d8 <__cxa_atexit@plt+0x805a4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r9, [r5] │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ + ldr r1, [r5, #16] │ │ │ │ + ldr ip, [r5, #20]! │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldr lr, [pc, #124] @ 8c9dc <__cxa_atexit@plt+0x805a8> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + sub r2, r3, #14 │ │ │ │ + ldr sl, [pc, #116] @ 8c9e0 <__cxa_atexit@plt+0x805ac> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r0, [r6, #12] │ │ │ │ + str r9, [r6, #16] │ │ │ │ + str r8, [r6, #20] │ │ │ │ + str lr, [r6, #24] │ │ │ │ + str r1, [r6, #28] │ │ │ │ + str sl, [r6, #32] │ │ │ │ + str r2, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #48] @ 8c9d4 <__cxa_atexit@plt+0x805a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - ldrdeq fp, [r5, #240]! @ 0xf0 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + mov r6, #44 @ 0x2c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + strheq sp, [r5, #60]! @ 0x3c │ │ │ │ + @ instruction: 0xfffff6f8 │ │ │ │ + mvneq sp, ip, lsl #12 │ │ │ │ + mvneq sp, r8, lsr #8 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #48 @ 0x30 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8de30 <__cxa_atexit@plt+0x819fc> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #92] @ 8de3c <__cxa_atexit@plt+0x81a08> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #88] @ 8de40 <__cxa_atexit@plt+0x81a0c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #84] @ 8de44 <__cxa_atexit@plt+0x81a10> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr r0, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr ip, [r5, #16]! │ │ │ │ - str r3, [r6, #-36] @ 0xffffffdc │ │ │ │ - str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ - mov r1, r6 │ │ │ │ - str r8, [r1, #-44]! @ 0xffffffd4 │ │ │ │ - mov r3, r6 │ │ │ │ - str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ - str r7, [r6, #-20] @ 0xffffffec │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r0, r2, r9} │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - sub r7, r6, #6 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8ca68 <__cxa_atexit@plt+0x80634> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #44 @ 0x2c │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8ca7c <__cxa_atexit@plt+0x80648> │ │ │ │ + ldr r7, [pc, #128] @ 8ca90 <__cxa_atexit@plt+0x8065c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr lr, [pc, #124] @ 8ca94 <__cxa_atexit@plt+0x80660> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr ip, [r5, #24]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + sub r9, r3, #14 │ │ │ │ + ldr r8, [pc, #108] @ 8ca98 <__cxa_atexit@plt+0x80664> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr r2, [r5, #-20] @ 0xffffffec │ │ │ │ + ldr sl, [r5, #-16] │ │ │ │ + ldr r0, [r5, #-12] │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r7, [r6, #12] │ │ │ │ + add r0, r6, #16 │ │ │ │ + stm r0, {r2, sl, lr} │ │ │ │ + add lr, r6, #28 │ │ │ │ + stm lr, {r1, r8, r9} │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ bx ip │ │ │ │ - mov r3, #48 @ 0x30 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #28] @ 8ca8c <__cxa_atexit@plt+0x80658> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #24]! │ │ │ │ + bx r0 │ │ │ │ + mov r6, #44 @ 0x2c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe64 │ │ │ │ - @ instruction: 0xfffffe20 │ │ │ │ - mvneq fp, ip, lsr #31 │ │ │ │ + strdeq sp, [r5, #32]! │ │ │ │ + @ instruction: 0xfffff624 │ │ │ │ + mvneq sp, r4, asr r5 │ │ │ │ + mvneq sp, r8, ror #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8de80 <__cxa_atexit@plt+0x81a4c> │ │ │ │ - ldr r3, [pc, #36] @ 8de88 <__cxa_atexit@plt+0x81a54> │ │ │ │ - add r3, pc, r3 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8cafc <__cxa_atexit@plt+0x806c8> │ │ │ │ + ldr r2, [pc, #76] @ 8cb08 <__cxa_atexit@plt+0x806d4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #68] @ 8cb0c <__cxa_atexit@plt+0x806d8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 8de78 <__cxa_atexit@plt+0x81a44> │ │ │ │ - b 8de94 <__cxa_atexit@plt+0x81a60> │ │ │ │ + beq 8caf4 <__cxa_atexit@plt+0x806c0> │ │ │ │ + ldr r3, [pc, #44] @ 8cb10 <__cxa_atexit@plt+0x806dc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + mvneq sp, r4, lsr #5 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 8dec0 <__cxa_atexit@plt+0x81a8c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r2, [r7, #7] │ │ │ │ - add r3, r3, #2 │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - str r2, [r5] │ │ │ │ - ldr r3, [pc, #12] @ 8dec4 <__cxa_atexit@plt+0x81a90> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ - mvneq ip, ip, lsr #2 │ │ │ │ - mvneq ip, r0, lsl r0 │ │ │ │ - biceq pc, pc, r0, lsr #1 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #24 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8df54 <__cxa_atexit@plt+0x81b20> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8df4c <__cxa_atexit@plt+0x81b18> │ │ │ │ - ldr r3, [pc, #100] @ 8df5c <__cxa_atexit@plt+0x81b28> │ │ │ │ + ldr r3, [pc, #16] @ 8cb34 <__cxa_atexit@plt+0x80700> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #96] @ 8df60 <__cxa_atexit@plt+0x81b2c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [pc, #84] @ 8df64 <__cxa_atexit@plt+0x81b30> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r2, [r6] │ │ │ │ - ldr r2, [pc, #76] @ 8df68 <__cxa_atexit@plt+0x81b34> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - str r3, [r5, #8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r1, [r3, #-8]! │ │ │ │ - str r3, [r5, #12] │ │ │ │ - ldr r3, [pc, #52] @ 8df6c <__cxa_atexit@plt+0x81b38> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #129 @ 0x81 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r8, [pc, #40] @ 8df70 <__cxa_atexit@plt+0x81b3c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq fp, r4, ror lr │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, r4, asr #28 │ │ │ │ - mvneq fp, r0, lsl #29 │ │ │ │ - mvneq ip, r8, asr #1 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ + str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ - biceq pc, pc, r0, asr #32 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e020 <__cxa_atexit@plt+0x81bec> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e018 <__cxa_atexit@plt+0x81be4> │ │ │ │ - ldr lr, [pc, #108] @ 8e028 <__cxa_atexit@plt+0x81bf4> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [pc, #104] @ 8e02c <__cxa_atexit@plt+0x81bf8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ - ldr r7, [r7, #20] │ │ │ │ - ldr r8, [pc, #76] @ 8e030 <__cxa_atexit@plt+0x81bfc> │ │ │ │ - add r8, pc, r8 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ - str r8, [r3, #-36]! @ 0xffffffdc │ │ │ │ - ldr r9, [pc, #64] @ 8e034 <__cxa_atexit@plt+0x81c00> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r2, [r6] │ │ │ │ - str r1, [r6, #-28] @ 0xffffffe4 │ │ │ │ - sub r1, r6, #24 │ │ │ │ - stm r1, {r0, r7, lr} │ │ │ │ - str r3, [r6, #-12] │ │ │ │ - mov r8, r6 │ │ │ │ - str r9, [r8, #-8]! │ │ │ │ - sub r7, r6, #15 │ │ │ │ - b 8dd0c <__cxa_atexit@plt+0x818d8> │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffd4c │ │ │ │ - strheq fp, [r5, #208]! @ 0xd0 │ │ │ │ - @ instruction: 0xfffffbb0 │ │ │ │ - @ instruction: 0xfffffedc │ │ │ │ - biceq lr, pc, r4, lsr #14 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e074 <__cxa_atexit@plt+0x81c40> │ │ │ │ - ldr r3, [pc, #36] @ 8e07c <__cxa_atexit@plt+0x81c48> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #32] @ 8e080 <__cxa_atexit@plt+0x81c4c> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8cb6c <__cxa_atexit@plt+0x80738> │ │ │ │ + ldr r2, [pc, #40] @ 8cb84 <__cxa_atexit@plt+0x80750> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - biceq lr, pc, ip, lsl #14 │ │ │ │ - mvneq fp, r4, lsl sp │ │ │ │ - biceq lr, pc, r8, lsl #14 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e0d4 <__cxa_atexit@plt+0x81ca0> │ │ │ │ - ldr r3, [pc, #56] @ 8e0dc <__cxa_atexit@plt+0x81ca8> │ │ │ │ + ldr r3, [pc, #20] @ 8cb88 <__cxa_atexit@plt+0x80754> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ 8e0e0 <__cxa_atexit@plt+0x81cac> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ + mov r2, #8 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + mvneq sp, r4, ror #4 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8cbec <__cxa_atexit@plt+0x807b8> │ │ │ │ + ldr r2, [pc, #76] @ 8cbf8 <__cxa_atexit@plt+0x807c4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #68] @ 8cbfc <__cxa_atexit@plt+0x807c8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 8e0cc <__cxa_atexit@plt+0x81c98> │ │ │ │ - b 8e0f0 <__cxa_atexit@plt+0x81cbc> │ │ │ │ + beq 8cbe4 <__cxa_atexit@plt+0x807b0> │ │ │ │ + ldr r3, [pc, #44] @ 8cc00 <__cxa_atexit@plt+0x807cc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq fp, r8, asr #25 │ │ │ │ - biceq lr, pc, r8, lsr #13 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8e14c <__cxa_atexit@plt+0x81d18> │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #76] @ 8e15c <__cxa_atexit@plt+0x81d28> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r7, [r3, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - ldr r0, [pc, #64] @ 8e160 <__cxa_atexit@plt+0x81d2c> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r2, [r6] │ │ │ │ - mov r2, r6 │ │ │ │ - str r1, [r2, #-8]! │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + strheq sp, [r5, #20]! │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 8cc24 <__cxa_atexit@plt+0x807f0> │ │ │ │ + add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8e144 <__cxa_atexit@plt+0x81d10> │ │ │ │ - b 8e170 <__cxa_atexit@plt+0x81d3c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - mov r7, #12 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff30 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - biceq lr, pc, ip, lsl r6 @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldmib r5, {r9, sl} │ │ │ │ - add r5, r5, #12 │ │ │ │ mov r8, r7 │ │ │ │ - b c6170 <__cxa_atexit@plt+0xb9d3c> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e1b0 <__cxa_atexit@plt+0x81d7c> │ │ │ │ - ldr r3, [pc, #28] @ 8e1b8 <__cxa_atexit@plt+0x81d84> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 8e27c <__cxa_atexit@plt+0x81e48> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8cc5c <__cxa_atexit@plt+0x80828> │ │ │ │ + ldr r2, [pc, #40] @ 8cc74 <__cxa_atexit@plt+0x80840> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldrdeq fp, [r5, #184]! @ 0xb8 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e20c <__cxa_atexit@plt+0x81dd8> │ │ │ │ - ldr r3, [pc, #60] @ 8e214 <__cxa_atexit@plt+0x81de0> │ │ │ │ + ldr r3, [pc, #20] @ 8cc78 <__cxa_atexit@plt+0x80844> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 8e218 <__cxa_atexit@plt+0x81de4> │ │ │ │ + mov r2, #8 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + mvneq sp, r4, ror r1 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + biceq pc, pc, r8, ror #31 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #28 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8ccd0 <__cxa_atexit@plt+0x8089c> │ │ │ │ + ldr r2, [pc, #60] @ 8ccd8 <__cxa_atexit@plt+0x808a4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + str r2, [r5, #-16]! │ │ │ │ + ldr r2, [pc, #44] @ 8ccdc <__cxa_atexit@plt+0x808a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ - stmib r5, {r1, r2} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8e204 <__cxa_atexit@plt+0x81dd0> │ │ │ │ - b 8e224 <__cxa_atexit@plt+0x81df0> │ │ │ │ - ldr r0, [r7] │ │ │ │ + stmib r5, {r1, r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq 8ccc4 <__cxa_atexit@plt+0x80890> │ │ │ │ + mov r7, r3 │ │ │ │ + b 8ccec <__cxa_atexit@plt+0x808b8> │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0x01e5bb94 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e260 <__cxa_atexit@plt+0x81e2c> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [pc, #40] @ 8e26c <__cxa_atexit@plt+0x81e38> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ - mov sl, r6 │ │ │ │ - str r1, [sl, #-12]! │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r8, #0 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffff40 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + strheq sp, [r5, #12]! │ │ │ │ + biceq pc, pc, r4, lsl #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e2b8 <__cxa_atexit@plt+0x81e84> │ │ │ │ - ldr r3, [pc, #48] @ 8e2c0 <__cxa_atexit@plt+0x81e8c> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #40 @ 0x28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8cda8 <__cxa_atexit@plt+0x80974> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + sub r2, r7, #1 │ │ │ │ + cmn r2, #1 │ │ │ │ + ble 8cd34 <__cxa_atexit@plt+0x80900> │ │ │ │ + cmp r7, #0 │ │ │ │ + bmi 8cd94 <__cxa_atexit@plt+0x80960> │ │ │ │ + ldr r3, [pc, #176] @ 8cdcc <__cxa_atexit@plt+0x80998> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r2, r7} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 8e2ac <__cxa_atexit@plt+0x81e78> │ │ │ │ - mov r7, r8 │ │ │ │ - b 8e2cc <__cxa_atexit@plt+0x81e98> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + ldr r8, [pc, #160] @ 8cdd0 <__cxa_atexit@plt+0x8099c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1bf01a4 <__cxa_atexit@plt+0x1be3d70> │ │ │ │ + ldr r7, [pc, #128] @ 8cdbc <__cxa_atexit@plt+0x80988> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + mov r7, #0 │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + str r7, [r6, #36] @ 0x24 │ │ │ │ + sub r1, r3, #23 │ │ │ │ + ldr r0, [pc, #104] @ 8cdc0 <__cxa_atexit@plt+0x8098c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #129 @ 0x81 │ │ │ │ + ldr lr, [pc, #96] @ 8cdc4 <__cxa_atexit@plt+0x80990> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r8, [pc, #92] @ 8cdc8 <__cxa_atexit@plt+0x80994> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + str r7, [r6, #4] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r8, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + str lr, [r6, #20] │ │ │ │ + add lr, r6, #24 │ │ │ │ + stm lr, {r0, r1, r6} │ │ │ │ + sub r7, r3, #15 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #28] @ 8cdb8 <__cxa_atexit@plt+0x80984> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + mov r6, #40 @ 0x28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strdeq sp, [r5, #20]! │ │ │ │ + mvneq sp, r8, asr r2 │ │ │ │ + mvneq sp, r8, asr r0 │ │ │ │ + mvneq sp, r4, lsr r2 │ │ │ │ + mvneq sp, r4, asr r0 │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + mvneq sp, ip, ror #4 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8e33c <__cxa_atexit@plt+0x81f08> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e348 <__cxa_atexit@plt+0x81f14> │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr lr, [pc, #96] @ 8e354 <__cxa_atexit@plt+0x81f20> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #92] @ 8e358 <__cxa_atexit@plt+0x81f24> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr ip, [r5, #12]! │ │ │ │ - ldr r8, [pc, #72] @ 8e35c <__cxa_atexit@plt+0x81f28> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8ce94 <__cxa_atexit@plt+0x80a60> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r2, #0 │ │ │ │ + beq 8ce2c <__cxa_atexit@plt+0x809f8> │ │ │ │ + ldr r2, [pc, #164] @ 8cea4 <__cxa_atexit@plt+0x80a70> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r5, #12] │ │ │ │ + str r2, [r5] │ │ │ │ + str r7, [r5, #12] │ │ │ │ + tst r3, #3 │ │ │ │ + beq 8ce88 <__cxa_atexit@plt+0x80a54> │ │ │ │ + str r3, [r5] │ │ │ │ + mov r7, #0 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + mov r7, r3 │ │ │ │ + mov r8, fp │ │ │ │ + b 8ced4 <__cxa_atexit@plt+0x80aa0> │ │ │ │ + ldr r2, [pc, #116] @ 8cea8 <__cxa_atexit@plt+0x80a74> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r7] │ │ │ │ + ldr r8, [pc, #108] @ 8ceac <__cxa_atexit@plt+0x80a78> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - str r7, [r6, #-20] @ 0xffffffec │ │ │ │ - str r3, [r6, #-16] │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - str r1, [r6, #-4] │ │ │ │ - str r0, [r6] │ │ │ │ - sub r7, r6, #6 │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + mov lr, #0 │ │ │ │ + sub r1, r3, #23 │ │ │ │ + ldr r2, [pc, #92] @ 8ceb0 <__cxa_atexit@plt+0x80a7c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + ldr r0, [r5, #-8] │ │ │ │ + ldr r9, [pc, #80] @ 8ceb4 <__cxa_atexit@plt+0x80a80> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r8, [r6, #4] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r9, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + add r0, r6, #20 │ │ │ │ + stm r0, {r1, r7, lr} │ │ │ │ + sub r7, r3, #15 │ │ │ │ + mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #32 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffecc │ │ │ │ - mvneq fp, r0, lsr #26 │ │ │ │ - mvneq fp, r8, lsl #21 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e3e4 <__cxa_atexit@plt+0x81fb0> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e3dc <__cxa_atexit@plt+0x81fa8> │ │ │ │ - ldr r3, [pc, #96] @ 8e3ec <__cxa_atexit@plt+0x81fb8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #92] @ 8e3f0 <__cxa_atexit@plt+0x81fbc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - sub r2, r6, #14 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [pc, #72] @ 8e3f4 <__cxa_atexit@plt+0x81fc0> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r1, [pc, #64] @ 8e3f8 <__cxa_atexit@plt+0x81fc4> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #56] @ 8e3fc <__cxa_atexit@plt+0x81fc8> │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + mvneq sp, r0, ror #2 │ │ │ │ + mvneq ip, r0, lsl #31 │ │ │ │ + mvneq ip, ip, asr pc │ │ │ │ + mvneq sp, r4, lsr r1 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r8, fp │ │ │ │ + str r7, [r5] │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 8ced4 <__cxa_atexit@plt+0x80aa0> │ │ │ │ + str r8, [sp, #12] │ │ │ │ + mov lr, r6 │ │ │ │ + mov ip, r4 │ │ │ │ + mov r9, r5 │ │ │ │ + ldr r3, [r9, #4]! │ │ │ │ + and r0, r3, #3 │ │ │ │ + cmp r0, #2 │ │ │ │ + bne 8cfac <__cxa_atexit@plt+0x80b78> │ │ │ │ + ldr r0, [pc, #360] @ 8d064 <__cxa_atexit@plt+0x80c30> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ - sub lr, r6, #16 │ │ │ │ - stm lr, {r0, r1, r7} │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r2, [r6] │ │ │ │ - sub r7, r6, #3 │ │ │ │ - b 8e27c <__cxa_atexit@plt+0x81e48> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffeec │ │ │ │ - mvneq fp, r0, ror #19 │ │ │ │ - strheq fp, [r5, #156]! @ 0x9c │ │ │ │ - mvneq fp, r8, ror #24 │ │ │ │ - ldrdeq fp, [r5, #152]! @ 0x98 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e44c <__cxa_atexit@plt+0x82018> │ │ │ │ - ldr r3, [pc, #56] @ 8e454 <__cxa_atexit@plt+0x82020> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ 8e458 <__cxa_atexit@plt+0x82024> │ │ │ │ + ldr r2, [r0] │ │ │ │ + ldr fp, [r5] │ │ │ │ + ldr r6, [r5, #8] │ │ │ │ + ldr r8, [r5, #16] │ │ │ │ + ldr r4, [r3, #2] │ │ │ │ + ldr sl, [r3, #6] │ │ │ │ + cmp r2, #0 │ │ │ │ + bne 8cf88 <__cxa_atexit@plt+0x80b54> │ │ │ │ + add r3, r8, #12 │ │ │ │ + add r2, r3, fp, lsl #2 │ │ │ │ + mov r0, #0 │ │ │ │ + mcr 15, 0, r0, cr7, cr10, {5} │ │ │ │ + ldrex r1, [r2] │ │ │ │ + strex r1, r4, [r2] │ │ │ │ + cmp r1, #0 │ │ │ │ + bne 8cf2c <__cxa_atexit@plt+0x80af8> │ │ │ │ + add r0, r3, fp, lsr #7 │ │ │ │ + ldr r3, [r8, #4] │ │ │ │ + ldr r1, [pc, #284] @ 8d068 <__cxa_atexit@plt+0x80c34> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r8] │ │ │ │ + mov r1, #1 │ │ │ │ + strb r1, [r0, r3, lsl #2] │ │ │ │ + sub r0, r6, #1 │ │ │ │ + cmp fp, r0 │ │ │ │ + beq 8cfac <__cxa_atexit@plt+0x80b78> │ │ │ │ + add r7, fp, #1 │ │ │ │ + ldr r0, [pc, #252] @ 8d06c <__cxa_atexit@plt+0x80c38> │ │ │ │ + add r0, pc, r0 │ │ │ │ + stm r5, {r0, r7} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 8d020 <__cxa_atexit@plt+0x80bec> │ │ │ │ + stm r5, {r7, sl} │ │ │ │ + mov r7, sl │ │ │ │ + b 8cee0 <__cxa_atexit@plt+0x80aac> │ │ │ │ + add r3, r8, fp, lsl #2 │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ + mov r0, ip │ │ │ │ + str ip, [sp, #8] │ │ │ │ + str lr, [sp, #4] │ │ │ │ + bl 1be1650 <__cxa_atexit@plt+0x1bd521c> │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ + b 8cf1c <__cxa_atexit@plt+0x80ae8> │ │ │ │ + ldr r0, [ip, #804] @ 0x324 │ │ │ │ + add r3, lr, #28 │ │ │ │ + cmp r0, r3 │ │ │ │ + bcc 8d038 <__cxa_atexit@plt+0x80c04> │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + ldr r8, [r5, #-12] │ │ │ │ + ldmdb r5, {r4, r7} │ │ │ │ + ldr r2, [pc, #160] @ 8d070 <__cxa_atexit@plt+0x80c3c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r3, [r5, #-16]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8e444 <__cxa_atexit@plt+0x82010> │ │ │ │ - b 8e464 <__cxa_atexit@plt+0x82030> │ │ │ │ - ldr r0, [r7] │ │ │ │ + str r2, [r7] │ │ │ │ + ldr r9, [pc, #152] @ 8d074 <__cxa_atexit@plt+0x80c40> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r6, lr │ │ │ │ + ldr lr, [pc, #144] @ 8d078 <__cxa_atexit@plt+0x80c44> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [pc, #140] @ 8d07c <__cxa_atexit@plt+0x80c48> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #129 @ 0x81 │ │ │ │ + sub r2, r3, #23 │ │ │ │ + str r9, [r6, #4] │ │ │ │ + str r4, [r6, #8] │ │ │ │ + str lr, [r6, #12] │ │ │ │ + add lr, r6, #16 │ │ │ │ + stm lr, {r1, r2, r7, r8} │ │ │ │ + sub r7, r3, #15 │ │ │ │ + mov r4, ip │ │ │ │ + mov r6, r3 │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r4, ip │ │ │ │ + mov r6, lr │ │ │ │ + mov r7, sl │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq fp, r0, asr r9 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + ldr r6, [pc, #32] @ 8d060 <__cxa_atexit@plt+0x80c2c> │ │ │ │ + add r6, pc, r6 │ │ │ │ + mov r5, #28 │ │ │ │ + str r5, [ip, #828] @ 0x33c │ │ │ │ + str r6, [r9] │ │ │ │ + mov r4, ip │ │ │ │ + mov r5, r9 │ │ │ │ + mov r6, r3 │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + mvneq sp, r4, lsr #1 │ │ │ │ + mvneq sp, r8, asr r0 │ │ │ │ + andeq r0, r0, r4, lsl r1 │ │ │ │ + mvneq ip, r4, asr #31 │ │ │ │ + mvneq ip, r4, ror #27 │ │ │ │ + strheq ip, [r5, #240]! @ 0xf0 │ │ │ │ + mvneq ip, r0, asr #27 │ │ │ │ + andeq r0, r0, r4, ror #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e49c <__cxa_atexit@plt+0x82068> │ │ │ │ + mov r8, fp │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #40] @ 8e4a8 <__cxa_atexit@plt+0x82074> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - str r3, [r6] │ │ │ │ - mov sl, r6 │ │ │ │ - str r2, [sl, #-8]! │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, #0 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffee4 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e530 <__cxa_atexit@plt+0x820fc> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + b 8ced4 <__cxa_atexit@plt+0x80aa0> │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e528 <__cxa_atexit@plt+0x820f4> │ │ │ │ - ldr lr, [pc, #96] @ 8e538 <__cxa_atexit@plt+0x82104> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #92] @ 8e53c <__cxa_atexit@plt+0x82108> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #88] @ 8e540 <__cxa_atexit@plt+0x8210c> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r1, [pc, #84] @ 8e544 <__cxa_atexit@plt+0x82110> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8d114 <__cxa_atexit@plt+0x80ce0> │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + ldr r9, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #96] @ 8d12c <__cxa_atexit@plt+0x80cf8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r1] │ │ │ │ + ldr r8, [pc, #88] @ 8d130 <__cxa_atexit@plt+0x80cfc> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr lr, [pc, #84] @ 8d134 <__cxa_atexit@plt+0x80d00> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [pc, #80] @ 8d138 <__cxa_atexit@plt+0x80d04> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #129 @ 0x81 │ │ │ │ + sub r7, r6, #23 │ │ │ │ + str r8, [r3, #4] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str lr, [r3, #12] │ │ │ │ + str r0, [r3, #16] │ │ │ │ + str r7, [r3, #20] │ │ │ │ + str r1, [r3, #24] │ │ │ │ + str r9, [r3, #28] │ │ │ │ + sub r7, r6, #15 │ │ │ │ + bx ip │ │ │ │ + ldr r3, [pc, #32] @ 8d13c <__cxa_atexit@plt+0x80d08> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #28 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + mvneq ip, r8, asr #29 │ │ │ │ + mvneq ip, r8, ror #25 │ │ │ │ + strheq ip, [r5, #232]! @ 0xe8 │ │ │ │ + mvneq ip, r8, asr #25 │ │ │ │ + @ instruction: 0xffffff80 │ │ │ │ + biceq pc, pc, r4, lsr #22 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #28 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8d194 <__cxa_atexit@plt+0x80d60> │ │ │ │ + ldr r2, [pc, #60] @ 8d19c <__cxa_atexit@plt+0x80d68> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr sl, [pc, #68] @ 8e548 <__cxa_atexit@plt+0x82114> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - mov r2, r6 │ │ │ │ - str r9, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - sub r9, r6, #16 │ │ │ │ - stm r9, {r0, r3, sl} │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - str lr, [r5, #-8]! │ │ │ │ - sub r3, r6, #6 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - @ instruction: 0x01b8ac29 │ │ │ │ - @ instruction: 0xffffff1c │ │ │ │ - mvneq fp, r4, lsr fp │ │ │ │ - @ instruction: 0x01e5b898 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e5ac <__cxa_atexit@plt+0x82178> │ │ │ │ - ldr lr, [pc, #52] @ 8e5b4 <__cxa_atexit@plt+0x82180> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r0, [r7, #20] │ │ │ │ - ldr r3, [pc, #32] @ 8e5b8 <__cxa_atexit@plt+0x82184> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ - stmib r5, {r0, lr} │ │ │ │ - str r1, [r5, #12] │ │ │ │ - str r2, [r5, #16] │ │ │ │ - b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + str r2, [r5, #-16]! │ │ │ │ + ldr r2, [pc, #44] @ 8d1a0 <__cxa_atexit@plt+0x80d6c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r5, {r1, r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq 8d188 <__cxa_atexit@plt+0x80d54> │ │ │ │ + mov r7, r3 │ │ │ │ + b 8d1b0 <__cxa_atexit@plt+0x80d7c> │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq fp, r8, asr #15 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e5fc <__cxa_atexit@plt+0x821c8> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [pc, #36] @ 8e608 <__cxa_atexit@plt+0x821d4> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r8, [r7, #7] │ │ │ │ - stmda r6, {r2, r3} │ │ │ │ - mov r9, r6 │ │ │ │ - str r1, [r9, #-12]! │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #16 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffecc │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e680 <__cxa_atexit@plt+0x8224c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e678 <__cxa_atexit@plt+0x82244> │ │ │ │ - ldr lr, [pc, #80] @ 8e688 <__cxa_atexit@plt+0x82254> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ - ldr r3, [r7, #20] │ │ │ │ - ldr r9, [pc, #60] @ 8e68c <__cxa_atexit@plt+0x82258> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #56] @ 8e690 <__cxa_atexit@plt+0x8225c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - str r1, [r6, #-8] │ │ │ │ - stmda r6, {r0, r3} │ │ │ │ - str lr, [r5, #-8]! │ │ │ │ - mov r3, r6 │ │ │ │ - str r9, [r3, #-20]! @ 0xffffffec │ │ │ │ - str r3, [r5, #4] │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - mov r3, #24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0xffffff18 │ │ │ │ - @ instruction: 0x01b8aab4 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + strdeq ip, [r5, #184]! @ 0xb8 │ │ │ │ + biceq pc, pc, r0, asr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq lr, pc, r4, asr r0 @ │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e6f4 <__cxa_atexit@plt+0x822c0> │ │ │ │ - ldr r3, [pc, #48] @ 8e6fc <__cxa_atexit@plt+0x822c8> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #40 @ 0x28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8d26c <__cxa_atexit@plt+0x80e38> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + sub r2, r7, #1 │ │ │ │ + cmn r2, #1 │ │ │ │ + ble 8d1f8 <__cxa_atexit@plt+0x80dc4> │ │ │ │ + cmp r7, #0 │ │ │ │ + bmi 8d258 <__cxa_atexit@plt+0x80e24> │ │ │ │ + ldr r3, [pc, #176] @ 8d290 <__cxa_atexit@plt+0x80e5c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r7, [r7, #16] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r1, r2} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 8e6ec <__cxa_atexit@plt+0x822b8> │ │ │ │ - b 8e70c <__cxa_atexit@plt+0x822d8> │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + ldr r8, [pc, #160] @ 8d294 <__cxa_atexit@plt+0x80e60> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1bf01a4 <__cxa_atexit@plt+0x1be3d70> │ │ │ │ + ldr r7, [pc, #128] @ 8d280 <__cxa_atexit@plt+0x80e4c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + mov r7, #0 │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + str r7, [r6, #36] @ 0x24 │ │ │ │ + sub r1, r3, #23 │ │ │ │ + ldr r0, [pc, #104] @ 8d284 <__cxa_atexit@plt+0x80e50> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #129 @ 0x81 │ │ │ │ + ldr lr, [pc, #96] @ 8d288 <__cxa_atexit@plt+0x80e54> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r8, [pc, #92] @ 8d28c <__cxa_atexit@plt+0x80e58> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + str r7, [r6, #4] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r8, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + str lr, [r6, #20] │ │ │ │ + add lr, r6, #24 │ │ │ │ + stm lr, {r0, r1, r6} │ │ │ │ + sub r7, r3, #15 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #28] @ 8d27c <__cxa_atexit@plt+0x80e48> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq lr, pc, r0 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - ldr r2, [pc, #12] @ 8e728 <__cxa_atexit@plt+0x822f4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stmda r5, {r3, r8} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - ldrdeq sp, [pc, #244] @ 8e828 <__cxa_atexit@plt+0x823f4> │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8e7ac <__cxa_atexit@plt+0x82378> │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [r5, #8] │ │ │ │ - ldr r1, [r5, #12] │ │ │ │ - ldr r0, [r5, #16] │ │ │ │ - ldr lr, [pc, #88] @ 8e7b8 <__cxa_atexit@plt+0x82384> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #84] @ 8e7bc <__cxa_atexit@plt+0x82388> │ │ │ │ - add r8, pc, r8 │ │ │ │ - stmda r6, {r0, r1, r2, r3} │ │ │ │ - ldr r0, [pc, #76] @ 8e7c0 <__cxa_atexit@plt+0x8238c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r0, [r5, #4]! │ │ │ │ - str lr, [r5, #8] │ │ │ │ - mov r3, r6 │ │ │ │ - str r8, [r3, #-20]! @ 0xffffffec │ │ │ │ - str r3, [r5, #12] │ │ │ │ - ldr r3, [pc, #52] @ 8e7c4 <__cxa_atexit@plt+0x82390> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #40] @ 8e7c8 <__cxa_atexit@plt+0x82394> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - mov r3, #24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r6, #40 @ 0x28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, ror r0 │ │ │ │ - @ instruction: 0xfffffea8 │ │ │ │ - mvneq fp, ip, ror #11 │ │ │ │ - ldrdeq fp, [r5, #88]! @ 0x58 │ │ │ │ - mvneq fp, r8, ror #15 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + mvneq ip, r0, lsr sp │ │ │ │ + @ instruction: 0x01e5cd94 │ │ │ │ + @ instruction: 0x01e5cb94 │ │ │ │ + mvneq ip, r0, ror sp │ │ │ │ + @ instruction: 0x01e5cb90 │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + mvneq ip, r8, lsr #27 │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq lr, pc, r4, ror #15 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - sub r3, r5, #24 │ │ │ │ - cmp r3, fp │ │ │ │ - bcc 8e838 <__cxa_atexit@plt+0x82404> │ │ │ │ - ldr r3, [pc, #56] @ 8e840 <__cxa_atexit@plt+0x8240c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - str r7, [r5, #4] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 8e82c <__cxa_atexit@plt+0x823f8> │ │ │ │ - mov r7, r8 │ │ │ │ - b 8e850 <__cxa_atexit@plt+0x8241c> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - biceq lr, pc, r8, lsl #15 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 8e900 <__cxa_atexit@plt+0x824cc> │ │ │ │ - cmp r2, #3 │ │ │ │ - bne 8e948 <__cxa_atexit@plt+0x82514> │ │ │ │ - bic r2, r7, #3 │ │ │ │ - ldr r2, [r2] │ │ │ │ - ldrh r1, [r2, #-2] │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - cmp r1, #3 │ │ │ │ - beq 8e9b0 <__cxa_atexit@plt+0x8257c> │ │ │ │ - cmp r1, #4 │ │ │ │ - beq 8e988 <__cxa_atexit@plt+0x82554> │ │ │ │ - cmp r1, #5 │ │ │ │ - bne 8e9d8 <__cxa_atexit@plt+0x825a4> │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8ea40 <__cxa_atexit@plt+0x8260c> │ │ │ │ - ldr r2, [pc, #472] @ 8ea7c <__cxa_atexit@plt+0x82648> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #468] @ 8ea80 <__cxa_atexit@plt+0x8264c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r7, #1] │ │ │ │ - ldr r1, [r7, #5] │ │ │ │ - ldr r8, [pc, #456] @ 8ea84 <__cxa_atexit@plt+0x82650> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - mov r9, r6 │ │ │ │ - str r2, [r9, #-36]! @ 0xffffffdc │ │ │ │ - str r9, [r6] │ │ │ │ - mov r2, r6 │ │ │ │ - str lr, [r2, #-20]! @ 0xffffffec │ │ │ │ - stm r5, {r2, r9} │ │ │ │ - str r1, [r6, #-8] │ │ │ │ - str r0, [r6, #-12] │ │ │ │ - str r0, [r6, #-28] @ 0xffffffe4 │ │ │ │ - str r1, [r6, #-24] @ 0xffffffe8 │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - str r8, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #400] @ 8ea88 <__cxa_atexit@plt+0x82654> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #2 │ │ │ │ - b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8ea1c <__cxa_atexit@plt+0x825e8> │ │ │ │ - ldr r2, [pc, #320] @ 8ea58 <__cxa_atexit@plt+0x82624> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #316] @ 8ea5c <__cxa_atexit@plt+0x82628> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r7, #14] │ │ │ │ - mov r1, r6 │ │ │ │ - str r2, [r1, #-20]! @ 0xffffffec │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r3, [r6, #-8] │ │ │ │ - str lr, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - sub r7, r6, #3 │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8ea28 <__cxa_atexit@plt+0x825f4> │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - ldr r7, [r7, #15] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - sub r2, r6, #15 │ │ │ │ - ldr lr, [pc, #248] @ 8ea68 <__cxa_atexit@plt+0x82634> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #244] @ 8ea6c <__cxa_atexit@plt+0x82638> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r6, {r1, r3, r7, lr} │ │ │ │ - str r2, [r6] │ │ │ │ - sub r7, r6, #1 │ │ │ │ - bx r0 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8ea34 <__cxa_atexit@plt+0x82600> │ │ │ │ - ldr r3, [pc, #220] @ 8ea78 <__cxa_atexit@plt+0x82644> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - stmda r6, {r3, r7} │ │ │ │ - sub r7, r6, #1 │ │ │ │ - bx r0 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8ea1c <__cxa_atexit@plt+0x825e8> │ │ │ │ - ldr r2, [pc, #156] @ 8ea60 <__cxa_atexit@plt+0x8262c> │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8d358 <__cxa_atexit@plt+0x80f24> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + cmp r2, #0 │ │ │ │ + beq 8d2f0 <__cxa_atexit@plt+0x80ebc> │ │ │ │ + ldr r2, [pc, #164] @ 8d368 <__cxa_atexit@plt+0x80f34> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #152] @ 8ea64 <__cxa_atexit@plt+0x82630> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r7, #1] │ │ │ │ - b 8e928 <__cxa_atexit@plt+0x824f4> │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8ea4c <__cxa_atexit@plt+0x82618> │ │ │ │ - ldr r8, [pc, #132] @ 8ea70 <__cxa_atexit@plt+0x8263c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #128] @ 8ea74 <__cxa_atexit@plt+0x82640> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r1, [r7, #1] │ │ │ │ - ldr r7, [r7, #5] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - mov r2, r6 │ │ │ │ - str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ - sub r8, r6, #16 │ │ │ │ - stm r8, {r3, r7, lr} │ │ │ │ - stmda r6, {r1, r2} │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mov r3, #28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffed08 │ │ │ │ - mvneq fp, r8, asr r6 │ │ │ │ - @ instruction: 0xffffed58 │ │ │ │ - mvneq fp, ip, lsr #11 │ │ │ │ - mvneq fp, r0, lsl #12 │ │ │ │ - mvneq fp, ip, ror #12 │ │ │ │ - @ instruction: 0xffffeca4 │ │ │ │ - mvneq fp, r8, lsl #11 │ │ │ │ - ldrdeq fp, [r5, #84]! @ 0x54 │ │ │ │ - @ instruction: 0xfffff180 │ │ │ │ - @ instruction: 0xfffff6e8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - mvneq fp, r0, lsr r7 │ │ │ │ - biceq lr, pc, r0, lsr r5 @ │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ + str r2, [r5] │ │ │ │ str r7, [r5, #12] │ │ │ │ + tst r3, #3 │ │ │ │ + beq 8d34c <__cxa_atexit@plt+0x80f18> │ │ │ │ str r3, [r5] │ │ │ │ - b 8eaa8 <__cxa_atexit@plt+0x82674> │ │ │ │ - ldr r0, [pc, #20] @ 8eac4 <__cxa_atexit@plt+0x82690> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r5, #-4]! │ │ │ │ - ldr r7, [r5, #16] │ │ │ │ - tst r7, #3 │ │ │ │ - ldreq r0, [r7] │ │ │ │ + mov r7, #0 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + mov r7, r3 │ │ │ │ + mov r8, fp │ │ │ │ + b 8d398 <__cxa_atexit@plt+0x80f64> │ │ │ │ + ldr r2, [pc, #116] @ 8d36c <__cxa_atexit@plt+0x80f38> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r7] │ │ │ │ + ldr r8, [pc, #108] @ 8d370 <__cxa_atexit@plt+0x80f3c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + mov lr, #0 │ │ │ │ + sub r1, r3, #23 │ │ │ │ + ldr r2, [pc, #92] @ 8d374 <__cxa_atexit@plt+0x80f40> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + ldr r0, [r5, #-8] │ │ │ │ + ldr r9, [pc, #80] @ 8d378 <__cxa_atexit@plt+0x80f44> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r8, [r6, #4] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r9, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + add r0, r6, #20 │ │ │ │ + stm r0, {r1, r7, lr} │ │ │ │ + sub r7, r3, #15 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - strdeq lr, [pc, #68] @ 8eb14 <__cxa_atexit@plt+0x826e0> │ │ │ │ - andeq r0, r0, r5, lsl #2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr sl, [r5, #4] │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8eb0c <__cxa_atexit@plt+0x826d8> │ │ │ │ - ldr r3, [pc, #76] @ 8eb38 <__cxa_atexit@plt+0x82704> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - ldr r2, [r7, #6] │ │ │ │ - str r3, [r5, #4]! │ │ │ │ - str r2, [r5, #12] │ │ │ │ - ldr r3, [pc, #56] @ 8eb3c <__cxa_atexit@plt+0x82708> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #2 │ │ │ │ - b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ - ldr r7, [pc, #32] @ 8eb34 <__cxa_atexit@plt+0x82700> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #4]! │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + @ instruction: 0x01e5cc9c │ │ │ │ + strheq ip, [r5, #172]! @ 0xac │ │ │ │ + @ instruction: 0x01e5ca98 │ │ │ │ + mvneq ip, r0, ror ip │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r8, fp │ │ │ │ + str r7, [r5] │ │ │ │ + mov r3, #0 │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 8d398 <__cxa_atexit@plt+0x80f64> │ │ │ │ + str r8, [sp, #12] │ │ │ │ + mov lr, r6 │ │ │ │ + mov ip, r4 │ │ │ │ + mov r9, r5 │ │ │ │ + ldr r3, [r9, #4]! │ │ │ │ + and r0, r3, #3 │ │ │ │ + cmp r0, #2 │ │ │ │ + bne 8d470 <__cxa_atexit@plt+0x8103c> │ │ │ │ + ldr r0, [pc, #360] @ 8d528 <__cxa_atexit@plt+0x810f4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + ldr r2, [r0] │ │ │ │ + ldr fp, [r5] │ │ │ │ + ldr r6, [r5, #8] │ │ │ │ + ldr r8, [r5, #16] │ │ │ │ + ldr r4, [r3, #2] │ │ │ │ + ldr sl, [r3, #6] │ │ │ │ + cmp r2, #0 │ │ │ │ + bne 8d44c <__cxa_atexit@plt+0x81018> │ │ │ │ + add r3, r8, #12 │ │ │ │ + add r2, r3, fp, lsl #2 │ │ │ │ + mov r0, #0 │ │ │ │ + mcr 15, 0, r0, cr7, cr10, {5} │ │ │ │ + ldrex r1, [r2] │ │ │ │ + strex r1, r4, [r2] │ │ │ │ + cmp r1, #0 │ │ │ │ + bne 8d3f0 <__cxa_atexit@plt+0x80fbc> │ │ │ │ + add r0, r3, fp, lsr #7 │ │ │ │ + ldr r3, [r8, #4] │ │ │ │ + ldr r1, [pc, #284] @ 8d52c <__cxa_atexit@plt+0x810f8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r8] │ │ │ │ + mov r1, #1 │ │ │ │ + strb r1, [r0, r3, lsl #2] │ │ │ │ + sub r0, r6, #1 │ │ │ │ + cmp fp, r0 │ │ │ │ + beq 8d470 <__cxa_atexit@plt+0x8103c> │ │ │ │ + add r7, fp, #1 │ │ │ │ + ldr r0, [pc, #252] @ 8d530 <__cxa_atexit@plt+0x810fc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + stm r5, {r0, r7} │ │ │ │ tst sl, #3 │ │ │ │ - beq 8eb28 <__cxa_atexit@plt+0x826f4> │ │ │ │ + beq 8d4e4 <__cxa_atexit@plt+0x810b0> │ │ │ │ + stm r5, {r7, sl} │ │ │ │ mov r7, sl │ │ │ │ - b 8eb60 <__cxa_atexit@plt+0x8272c> │ │ │ │ + b 8d3a4 <__cxa_atexit@plt+0x80f70> │ │ │ │ + add r3, r8, fp, lsl #2 │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ + mov r0, ip │ │ │ │ + str ip, [sp, #8] │ │ │ │ + str lr, [sp, #4] │ │ │ │ + bl 1be1650 <__cxa_atexit@plt+0x1bd521c> │ │ │ │ + ldr lr, [sp, #4] │ │ │ │ + ldr ip, [sp, #8] │ │ │ │ + b 8d3e0 <__cxa_atexit@plt+0x80fac> │ │ │ │ + ldr r0, [ip, #804] @ 0x324 │ │ │ │ + add r3, lr, #28 │ │ │ │ + cmp r0, r3 │ │ │ │ + bcc 8d4fc <__cxa_atexit@plt+0x810c8> │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + ldr r8, [r5, #-12] │ │ │ │ + ldmdb r5, {r4, r7} │ │ │ │ + ldr r2, [pc, #160] @ 8d534 <__cxa_atexit@plt+0x81100> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r7] │ │ │ │ + ldr r9, [pc, #152] @ 8d538 <__cxa_atexit@plt+0x81104> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r6, lr │ │ │ │ + ldr lr, [pc, #144] @ 8d53c <__cxa_atexit@plt+0x81108> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [pc, #140] @ 8d540 <__cxa_atexit@plt+0x8110c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #129 @ 0x81 │ │ │ │ + sub r2, r3, #23 │ │ │ │ + str r9, [r6, #4] │ │ │ │ + str r4, [r6, #8] │ │ │ │ + str lr, [r6, #12] │ │ │ │ + add lr, r6, #16 │ │ │ │ + stm lr, {r1, r2, r7, r8} │ │ │ │ + sub r7, r3, #15 │ │ │ │ + mov r4, ip │ │ │ │ + mov r6, r3 │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ + bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ + mov r4, ip │ │ │ │ + mov r6, lr │ │ │ │ mov r7, sl │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ + ldr r6, [pc, #32] @ 8d524 <__cxa_atexit@plt+0x810f0> │ │ │ │ + add r6, pc, r6 │ │ │ │ + mov r5, #28 │ │ │ │ + str r5, [ip, #828] @ 0x33c │ │ │ │ + str r6, [r9] │ │ │ │ + mov r4, ip │ │ │ │ + mov r5, r9 │ │ │ │ + mov r6, r3 │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq fp, r4, lsr #10 │ │ │ │ - biceq lr, pc, ip, ror r4 @ │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - b 8eaa8 <__cxa_atexit@plt+0x82674> │ │ │ │ - biceq lr, pc, r8, ror #8 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 8eb8c <__cxa_atexit@plt+0x82758> │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - ldr r2, [r7, #6] │ │ │ │ - ldr r0, [pc, #32] @ 8eb9c <__cxa_atexit@plt+0x82768> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r3, [r5, #12] │ │ │ │ - add r5, r5, #4 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [pc, #4] @ 8eb98 <__cxa_atexit@plt+0x82764> │ │ │ │ - add r0, pc, r0 │ │ │ │ - bx r0 │ │ │ │ - strdeq r0, [r0], -r8 │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ + mvneq ip, r0, ror #23 │ │ │ │ + @ instruction: 0x01e5cb94 │ │ │ │ + andeq r0, r0, r4, lsl r1 │ │ │ │ + mvneq ip, r0, lsl #22 │ │ │ │ + mvneq ip, r0, lsr #18 │ │ │ │ + mvneq ip, ip, ror #21 │ │ │ │ + strdeq ip, [r5, #140]! @ 0x8c │ │ │ │ + andeq r0, r0, r4, ror #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r8, fp │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + b 8d398 <__cxa_atexit@plt+0x80f64> │ │ │ │ + andeq r0, r0, r3, rrx │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r2 │ │ │ │ - bhi 8ebf8 <__cxa_atexit@plt+0x827c4> │ │ │ │ - ldr r1, [r5] │ │ │ │ - ldr r0, [pc, #80] @ 8ec14 <__cxa_atexit@plt+0x827e0> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #76] @ 8ec18 <__cxa_atexit@plt+0x827e4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ 8ec1c <__cxa_atexit@plt+0x827e8> │ │ │ │ - add lr, pc, lr │ │ │ │ - str r8, [r6, #-8] │ │ │ │ - str r3, [r6, #-4] │ │ │ │ - str r1, [r6] │ │ │ │ - str r0, [r5, #4]! │ │ │ │ - mov r0, r6 │ │ │ │ - str r2, [r0, #-16]! │ │ │ │ - str r0, [r5, #4] │ │ │ │ - mov r8, lr │ │ │ │ - b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ - ldr r7, [pc, #32] @ 8ec20 <__cxa_atexit@plt+0x827ec> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r2, #20 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r7, [r5, #-4]! │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - @ instruction: 0xfffffae8 │ │ │ │ - @ instruction: 0x01b8a53a │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq sp, pc, r4, lsl #23 │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r8, [r5, #8] │ │ │ │ - str r7, [r5, #12] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 8eba0 <__cxa_atexit@plt+0x8276c> │ │ │ │ - biceq sp, pc, ip, asr fp @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 8ec64 <__cxa_atexit@plt+0x82830> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #4]! │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq sp, pc, r4, lsr fp @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq sp, pc, r8, lsl #22 │ │ │ │ - andeq r0, r0, r4, lsl #3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bhi 8ece0 <__cxa_atexit@plt+0x828ac> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [pc, #72] @ 8ecf8 <__cxa_atexit@plt+0x828c4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r6] │ │ │ │ - ldr r1, [pc, #64] @ 8ecfc <__cxa_atexit@plt+0x828c8> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r6, #-8] │ │ │ │ - str r7, [r6, #-12] │ │ │ │ - str r3, [r6, #-16] │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ - mov r7, r6 │ │ │ │ - str r2, [r7, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r6, #-4] │ │ │ │ - sub r7, r6, #5 │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #24] @ 8ed00 <__cxa_atexit@plt+0x828cc> │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8d5d8 <__cxa_atexit@plt+0x811a4> │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + ldr r9, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #96] @ 8d5f0 <__cxa_atexit@plt+0x811bc> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r1] │ │ │ │ + ldr r8, [pc, #88] @ 8d5f4 <__cxa_atexit@plt+0x811c0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr lr, [pc, #84] @ 8d5f8 <__cxa_atexit@plt+0x811c4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [pc, #80] @ 8d5fc <__cxa_atexit@plt+0x811c8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #129 @ 0x81 │ │ │ │ + sub r7, r6, #23 │ │ │ │ + str r8, [r3, #4] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str lr, [r3, #12] │ │ │ │ + str r0, [r3, #16] │ │ │ │ + str r7, [r3, #20] │ │ │ │ + str r1, [r3, #24] │ │ │ │ + str r9, [r3, #28] │ │ │ │ + sub r7, r6, #15 │ │ │ │ + bx ip │ │ │ │ + ldr r3, [pc, #32] @ 8d600 <__cxa_atexit@plt+0x811cc> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - @ instruction: 0xfffff3dc │ │ │ │ - mvneq fp, r4, asr #5 │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #108 @ 0x6c │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8ee20 <__cxa_atexit@plt+0x829ec> │ │ │ │ - ldr r0, [pc, #272] @ 8ee38 <__cxa_atexit@plt+0x82a04> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #268] @ 8ee3c <__cxa_atexit@plt+0x82a08> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r7, [pc, #264] @ 8ee40 <__cxa_atexit@plt+0x82a0c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #260] @ 8ee44 <__cxa_atexit@plt+0x82a10> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #256] @ 8ee48 <__cxa_atexit@plt+0x82a14> │ │ │ │ + mvneq ip, r4, lsl #20 │ │ │ │ + mvneq ip, r4, lsr #16 │ │ │ │ + strdeq ip, [r5, #148]! @ 0x94 │ │ │ │ + mvneq ip, r4, lsl #16 │ │ │ │ + @ instruction: 0xffffff80 │ │ │ │ + biceq pc, pc, r4, lsl #12 │ │ │ │ + andeq r0, r1, r1 │ │ │ │ + andeq r0, r1, r3, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + sub r2, r5, #16 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8d6c0 <__cxa_atexit@plt+0x8128c> │ │ │ │ + ldr lr, [pc, #192] @ 8d6e8 <__cxa_atexit@plt+0x812b4> │ │ │ │ add lr, pc, lr │ │ │ │ - str r8, [r6] │ │ │ │ - ldr r2, [pc, #248] @ 8ee4c <__cxa_atexit@plt+0x82a18> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - str r2, [r6, #-12] │ │ │ │ - ldr r2, [pc, #236] @ 8ee50 <__cxa_atexit@plt+0x82a1c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r6, #-24] @ 0xffffffe8 │ │ │ │ - ldr r2, [pc, #228] @ 8ee54 <__cxa_atexit@plt+0x82a20> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r6, #-56] @ 0xffffffc8 │ │ │ │ - sub r2, r6, #22 │ │ │ │ - stmdb r6, {r0, r2} │ │ │ │ - sub r0, r6, #55 @ 0x37 │ │ │ │ - str r0, [r6, #-16] │ │ │ │ - ldr r0, [pc, #204] @ 8ee58 <__cxa_atexit@plt+0x82a24> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r2, r0, #105 @ 0x69 │ │ │ │ - add r2, r2, #256 @ 0x100 │ │ │ │ - str r2, [r6, #-28] @ 0xffffffe4 │ │ │ │ - add r2, r0, #65 @ 0x41 │ │ │ │ - add r2, r2, #256 @ 0x100 │ │ │ │ - ldr r3, [pc, #180] @ 8ee5c <__cxa_atexit@plt+0x82a28> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r2, [r6, #-36] @ 0xffffffdc │ │ │ │ - add r0, r0, #25 │ │ │ │ - add r0, r0, #2048 @ 0x800 │ │ │ │ - ldr r2, [pc, #164] @ 8ee60 <__cxa_atexit@plt+0x82a2c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r0, [r6, #-32] @ 0xffffffe0 │ │ │ │ - str r0, [r6, #-40] @ 0xffffffd8 │ │ │ │ - ldr r0, [pc, #152] @ 8ee64 <__cxa_atexit@plt+0x82a30> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r1, [r6, #-60] @ 0xffffffc4 │ │ │ │ - ldr r1, [pc, #144] @ 8ee68 <__cxa_atexit@plt+0x82a34> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r7, [r6, #-72] @ 0xffffffb8 │ │ │ │ - str r9, [r6, #-84] @ 0xffffffac │ │ │ │ - str lr, [r6, #-96] @ 0xffffffa0 │ │ │ │ - mov r7, r6 │ │ │ │ - str r3, [r7, #-68]! @ 0xffffffbc │ │ │ │ - str r7, [r6, #-20] @ 0xffffffec │ │ │ │ - mov r7, r6 │ │ │ │ - str r2, [r7, #-80]! @ 0xffffffb0 │ │ │ │ - str r7, [r6, #-44] @ 0xffffffd4 │ │ │ │ - mov r7, r6 │ │ │ │ - str r0, [r7, #-92]! @ 0xffffffa4 │ │ │ │ - str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ - mov r7, r6 │ │ │ │ - str r1, [r7, #-104]! @ 0xffffff98 │ │ │ │ - str r7, [r6, #-52] @ 0xffffffcc │ │ │ │ - sub r7, r6, #7 │ │ │ │ - ldr r0, [r5] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #68] @ 8ee6c <__cxa_atexit@plt+0x82a38> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #108 @ 0x6c │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ + ldr r1, [pc, #180] @ 8d6ec <__cxa_atexit@plt+0x812b8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str lr, [r5, #-16] │ │ │ │ + stmdb r5, {r0, r1, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8d690 <__cxa_atexit@plt+0x8125c> │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + mov r2, r5 │ │ │ │ + ldr sl, [r2, #-12]! │ │ │ │ + ldr r9, [r3, #3] │ │ │ │ + ldr r3, [r1, #3] │ │ │ │ + cmp sl, r9 │ │ │ │ + blt 8d69c <__cxa_atexit@plt+0x81268> │ │ │ │ + cmp sl, r3 │ │ │ │ + bgt 8d69c <__cxa_atexit@plt+0x81268> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + sub r3, sl, r9 │ │ │ │ + add r7, r7, r3, lsl #2 │ │ │ │ + mov r3, #0 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + mcr 15, 0, r3, cr7, cr10, {5} │ │ │ │ + sub r5, r5, #8 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffac8 │ │ │ │ - @ instruction: 0x01b8a367 │ │ │ │ - @ instruction: 0x01b8a3ac │ │ │ │ - @ instruction: 0x01b8a384 │ │ │ │ - @ instruction: 0x01b8a355 │ │ │ │ - mvneq fp, r4, asr r2 │ │ │ │ - mvneq fp, r8, asr #4 │ │ │ │ - mvneq fp, r0, asr #4 │ │ │ │ - mvneq fp, ip, lsr #32 │ │ │ │ - @ instruction: 0xffffe800 │ │ │ │ - @ instruction: 0xffffe7b4 │ │ │ │ - @ instruction: 0xffffe76c │ │ │ │ - @ instruction: 0xffffe728 │ │ │ │ - biceq lr, pc, ip, lsr #3 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8eea4 <__cxa_atexit@plt+0x82a70> │ │ │ │ - ldr r7, [pc, #40] @ 8eebc <__cxa_atexit@plt+0x82a88> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #3 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8d6cc <__cxa_atexit@plt+0x81298> │ │ │ │ + ldr r5, [pc, #72] @ 8d6f4 <__cxa_atexit@plt+0x812c0> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r2] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + b 18e2bf4 <__cxa_atexit@plt+0x18d67c0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8eec0 <__cxa_atexit@plt+0x82a8c> │ │ │ │ + ldr r7, [pc, #28] @ 8d6f0 <__cxa_atexit@plt+0x812bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ + sub r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - mvneq fp, r4, ror r1 │ │ │ │ - biceq lr, pc, r8, lsr r1 @ │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8ef00 <__cxa_atexit@plt+0x82acc> │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #44] @ 8ef18 <__cxa_atexit@plt+0x82ae4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r6, {r3, r8, r9, sl} │ │ │ │ - str r7, [r6] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #15 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8ef1c <__cxa_atexit@plt+0x82ae8> │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + mvneq ip, r4, lsr r7 │ │ │ │ + biceq pc, pc, ip, lsr r5 @ │ │ │ │ + biceq pc, pc, ip, lsr r5 @ │ │ │ │ + biceq pc, pc, r0, lsl r5 @ │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + ldr r9, [r3, #3] │ │ │ │ + ldr r3, [r2, #3] │ │ │ │ + cmp sl, r9 │ │ │ │ + blt 8d748 <__cxa_atexit@plt+0x81314> │ │ │ │ + cmp sl, r3 │ │ │ │ + bgt 8d748 <__cxa_atexit@plt+0x81314> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + sub r3, sl, r9 │ │ │ │ + add r7, r7, r3, lsl #2 │ │ │ │ + mov r3, #0 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + mcr 15, 0, r3, cr7, cr10, {5} │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + add r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8d770 <__cxa_atexit@plt+0x8133c> │ │ │ │ + ldr r5, [pc, #52] @ 8d790 <__cxa_atexit@plt+0x8135c> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r2] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + b 18e2bf4 <__cxa_atexit@plt+0x18d67c0> │ │ │ │ + ldr r7, [pc, #20] @ 8d78c <__cxa_atexit@plt+0x81358> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #20 │ │ │ │ + add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - mvneq fp, r0, asr #2 │ │ │ │ - biceq lr, pc, r0, ror #1 │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8ef5c <__cxa_atexit@plt+0x82b28> │ │ │ │ - ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #44] @ 8ef74 <__cxa_atexit@plt+0x82b40> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmdb r6, {r3, r8, r9, sl} │ │ │ │ - str r7, [r6] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #14 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8ef78 <__cxa_atexit@plt+0x82b44> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #20 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + @ instruction: 0x01cff498 │ │ │ │ + biceq pc, pc, ip, lsl #9 │ │ │ │ + biceq pc, pc, r4, ror r4 @ │ │ │ │ + andeq r0, r1, r1 │ │ │ │ + andeq r0, r1, r3, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + sub r2, r5, #16 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8d850 <__cxa_atexit@plt+0x8141c> │ │ │ │ + ldr lr, [pc, #192] @ 8d878 <__cxa_atexit@plt+0x81444> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ + ldr r1, [pc, #180] @ 8d87c <__cxa_atexit@plt+0x81448> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str lr, [r5, #-16] │ │ │ │ + stmdb r5, {r0, r1, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8d820 <__cxa_atexit@plt+0x813ec> │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + mov r2, r5 │ │ │ │ + ldr sl, [r2, #-12]! │ │ │ │ + ldr r9, [r3, #3] │ │ │ │ + ldr r3, [r1, #3] │ │ │ │ + cmp sl, r9 │ │ │ │ + blt 8d82c <__cxa_atexit@plt+0x813f8> │ │ │ │ + cmp sl, r3 │ │ │ │ + bgt 8d82c <__cxa_atexit@plt+0x813f8> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + sub r3, sl, r9 │ │ │ │ + add r7, r7, r3, lsl #2 │ │ │ │ + mov r3, #0 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + mcr 15, 0, r3, cr7, cr10, {5} │ │ │ │ + sub r5, r5, #8 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, asr #1 │ │ │ │ - biceq lr, pc, r8, lsl #1 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8efb0 <__cxa_atexit@plt+0x82b7c> │ │ │ │ - ldr r7, [pc, #40] @ 8efc8 <__cxa_atexit@plt+0x82b94> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8, r9} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #5 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8d85c <__cxa_atexit@plt+0x81428> │ │ │ │ + ldr r5, [pc, #72] @ 8d884 <__cxa_atexit@plt+0x81450> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r2] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + b 18e2bf4 <__cxa_atexit@plt+0x18d67c0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8efcc <__cxa_atexit@plt+0x82b98> │ │ │ │ + ldr r7, [pc, #28] @ 8d880 <__cxa_atexit@plt+0x8144c> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ + sub r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - mvneq fp, r0, asr r0 │ │ │ │ - biceq lr, pc, r8, lsr r0 @ │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f004 <__cxa_atexit@plt+0x82bd0> │ │ │ │ - ldr r7, [pc, #40] @ 8f01c <__cxa_atexit@plt+0x82be8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #1 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f020 <__cxa_atexit@plt+0x82bec> │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + mvneq ip, r4, lsr #11 │ │ │ │ + biceq pc, pc, ip, lsr #7 │ │ │ │ + biceq pc, pc, ip, lsr #7 │ │ │ │ + biceq pc, pc, r0, lsl #7 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + ldr r9, [r3, #3] │ │ │ │ + ldr r3, [r2, #3] │ │ │ │ + cmp sl, r9 │ │ │ │ + blt 8d8d8 <__cxa_atexit@plt+0x814a4> │ │ │ │ + cmp sl, r3 │ │ │ │ + bgt 8d8d8 <__cxa_atexit@plt+0x814a4> │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + sub r3, sl, r9 │ │ │ │ + add r7, r7, r3, lsl #2 │ │ │ │ + mov r3, #0 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + mcr 15, 0, r3, cr7, cr10, {5} │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + add r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8d900 <__cxa_atexit@plt+0x814cc> │ │ │ │ + ldr r5, [pc, #52] @ 8d920 <__cxa_atexit@plt+0x814ec> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r2] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + b 18e2bf4 <__cxa_atexit@plt+0x18d67c0> │ │ │ │ + ldr r7, [pc, #20] @ 8d91c <__cxa_atexit@plt+0x814e8> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ + add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - mvneq fp, r0 │ │ │ │ - biceq sp, pc, r8, ror #31 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f058 <__cxa_atexit@plt+0x82c24> │ │ │ │ - ldr r7, [pc, #40] @ 8f070 <__cxa_atexit@plt+0x82c3c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #1 │ │ │ │ + mov r8, sl │ │ │ │ + mov sl, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f074 <__cxa_atexit@plt+0x82c40> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + biceq pc, pc, r8, lsl #6 │ │ │ │ + strdeq pc, [pc, #44] @ 8d954 <__cxa_atexit@plt+0x81520> │ │ │ │ + biceq pc, pc, r0, ror #5 │ │ │ │ + andeq r0, r2, sp │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #28 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8d9d0 <__cxa_atexit@plt+0x8159c> │ │ │ │ + ldr lr, [pc, #144] @ 8d9dc <__cxa_atexit@plt+0x815a8> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r9, [r3, #-4] │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r9, [r7, #6] │ │ │ │ + ldr r2, [r7, #10] │ │ │ │ + ldr r0, [r7, #14] │ │ │ │ + str r8, [r3, #-8] │ │ │ │ + ldr r7, [r7, #18] │ │ │ │ + str lr, [r3, #-28] @ 0xffffffe4 │ │ │ │ + str r1, [r3, #-12] │ │ │ │ + str r2, [r3, #-16] │ │ │ │ + str r0, [r3, #-20] @ 0xffffffec │ │ │ │ + str r9, [r3, #-24] @ 0xffffffe8 │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8d9b0 <__cxa_atexit@plt+0x8157c> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r2, [r3, #-8] │ │ │ │ + cmp r2, r7 │ │ │ │ + bge 8d9b8 <__cxa_atexit@plt+0x81584> │ │ │ │ + ldr r2, [pc, #68] @ 8d9e0 <__cxa_atexit@plt+0x815ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r3, #-4] │ │ │ │ + str r2, [r3, #-28] @ 0xffffffe4 │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8d9b0 <__cxa_atexit@plt+0x8157c> │ │ │ │ + b 8da50 <__cxa_atexit@plt+0x8161c> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r5, #240]! @ 0xf0 │ │ │ │ - strexbeq sp, r8, [pc] @ │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f0ac <__cxa_atexit@plt+0x82c78> │ │ │ │ - ldr r7, [pc, #40] @ 8f0c4 <__cxa_atexit@plt+0x82c90> │ │ │ │ + ldr r7, [pc, #36] @ 8d9e4 <__cxa_atexit@plt+0x815b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8, r9} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #5 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f0c8 <__cxa_atexit@plt+0x82c94> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, ror #30 │ │ │ │ - biceq sp, pc, r8, asr #30 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f100 <__cxa_atexit@plt+0x82ccc> │ │ │ │ - ldr r7, [pc, #40] @ 8f118 <__cxa_atexit@plt+0x82ce4> │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + strheq r0, [r0], -r0 @ │ │ │ │ + mvneq ip, r0, asr r4 │ │ │ │ + biceq pc, pc, r0, lsr #4 │ │ │ │ + andeq r0, r0, r6, lsl #4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r5, #20] │ │ │ │ + cmp r3, r7 │ │ │ │ + bge 8da20 <__cxa_atexit@plt+0x815ec> │ │ │ │ + ldr r3, [pc, #48] @ 8da3c <__cxa_atexit@plt+0x81608> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #24] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8da34 <__cxa_atexit@plt+0x81600> │ │ │ │ + b 8da50 <__cxa_atexit@plt+0x8161c> │ │ │ │ + ldr r7, [pc, #24] @ 8da40 <__cxa_atexit@plt+0x8160c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #3 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f11c <__cxa_atexit@plt+0x82ce8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #28]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsl #29 │ │ │ │ - strdeq sp, [pc, #232] @ 8f20c <__cxa_atexit@plt+0x82dd8> │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f154 <__cxa_atexit@plt+0x82d20> │ │ │ │ - ldr r7, [pc, #40] @ 8f16c <__cxa_atexit@plt+0x82d38> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8, r9} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #6 │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f170 <__cxa_atexit@plt+0x82d3c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + mvneq ip, r8, ror #7 │ │ │ │ + biceq pc, pc, r4, asr #3 │ │ │ │ + andeq r0, r0, r6, lsl #12 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r6, [pc, #164] @ 8db00 <__cxa_atexit@plt+0x816cc> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r6, [r5] │ │ │ │ + str r3, [r5, #24] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8dad0 <__cxa_atexit@plt+0x8169c> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #32 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8daf4 <__cxa_atexit@plt+0x816c0> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + cmp r3, r7 │ │ │ │ + bge 8dadc <__cxa_atexit@plt+0x816a8> │ │ │ │ + ldr r8, [pc, #108] @ 8db04 <__cxa_atexit@plt+0x816d0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #104] @ 8db08 <__cxa_atexit@plt+0x816d4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r2, r5, #12 │ │ │ │ + ldm r2, {r0, r1, r2} │ │ │ │ + str r8, [r9, #4]! │ │ │ │ + str r0, [r9, #8] │ │ │ │ + str r3, [r9, #12] │ │ │ │ + str r1, [r9, #24] │ │ │ │ + str r2, [r9, #28] │ │ │ │ + mov r8, r9 │ │ │ │ + str lr, [r8, #16]! │ │ │ │ + add r5, r5, #28 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsr lr │ │ │ │ - biceq sp, pc, r8, lsr #29 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f1a8 <__cxa_atexit@plt+0x82d74> │ │ │ │ - ldr r7, [pc, #40] @ 8f1c0 <__cxa_atexit@plt+0x82d8c> │ │ │ │ + ldr r7, [pc, #40] @ 8db0c <__cxa_atexit@plt+0x816d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #1 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #28]! │ │ │ │ + mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f1c4 <__cxa_atexit@plt+0x82d90> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - ldrdeq sl, [r5, #216]! @ 0xd8 │ │ │ │ - biceq sp, pc, r8, asr lr @ │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f1fc <__cxa_atexit@plt+0x82dc8> │ │ │ │ - ldr r7, [pc, #40] @ 8f214 <__cxa_atexit@plt+0x82de0> │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + @ instruction: 0xfffffb74 │ │ │ │ + @ instruction: 0xfffffcfc │ │ │ │ + mvneq ip, ip, lsr #6 │ │ │ │ + strdeq pc, [pc, #8] @ 8db20 <__cxa_atexit@plt+0x816ec> │ │ │ │ + andeq r0, r0, r6, asr #12 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8db98 <__cxa_atexit@plt+0x81764> │ │ │ │ + ldr r3, [r5, #24] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + cmp r3, r7 │ │ │ │ + bge 8db80 <__cxa_atexit@plt+0x8174c> │ │ │ │ + ldr r8, [pc, #92] @ 8dba4 <__cxa_atexit@plt+0x81770> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #88] @ 8dba8 <__cxa_atexit@plt+0x81774> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r2, r5, #12 │ │ │ │ + ldm r2, {r0, r1, r2} │ │ │ │ + str r8, [r9, #4]! │ │ │ │ + str r0, [r9, #8] │ │ │ │ + str r3, [r9, #12] │ │ │ │ + str r1, [r9, #24] │ │ │ │ + str r2, [r9, #28] │ │ │ │ + mov r8, r9 │ │ │ │ + str lr, [r8, #16]! │ │ │ │ + add r5, r5, #28 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r7, [pc, #36] @ 8dbac <__cxa_atexit@plt+0x81778> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #1 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #28]! │ │ │ │ + mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f218 <__cxa_atexit@plt+0x82de4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - mvneq sl, r8, lsl #27 │ │ │ │ - biceq sp, pc, r8, lsl #28 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffac4 │ │ │ │ + @ instruction: 0xfffffc4c │ │ │ │ + mvneq ip, r8, lsl #5 │ │ │ │ + biceq pc, pc, r4, asr r0 @ │ │ │ │ andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r6, r7 │ │ │ │ - bhi 8f250 <__cxa_atexit@plt+0x82e1c> │ │ │ │ - ldr r7, [pc, #40] @ 8f268 <__cxa_atexit@plt+0x82e34> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - stmda r6, {r7, r8, r9} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8dc00 <__cxa_atexit@plt+0x817cc> │ │ │ │ + ldr r2, [pc, #52] @ 8dc08 <__cxa_atexit@plt+0x817d4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + stmdb r5, {r2, r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8dbf0 <__cxa_atexit@plt+0x817bc> │ │ │ │ + ldmdb r5, {r7, r9} │ │ │ │ + ldr r8, [r8, #3] │ │ │ │ + b 8d934 <__cxa_atexit@plt+0x81500> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f26c <__cxa_atexit@plt+0x82e38> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, asr #26 │ │ │ │ - strheq sp, [pc, #216] @ 8f34c <__cxa_atexit@plt+0x82f18> │ │ │ │ - @ instruction: 0x01b89eb6 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + strdeq lr, [pc, #252] @ 8dd10 <__cxa_atexit@plt+0x818dc> │ │ │ │ andeq r0, r0, r2 │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0x01b89ef2 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0x01b89f24 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r1, r1 │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0x01b89f57 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldmib r5, {r3, r9} │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r7, r3 │ │ │ │ + b 8d934 <__cxa_atexit@plt+0x81500> │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r2, r4 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8dca0 <__cxa_atexit@plt+0x8186c> │ │ │ │ + ldr r8, [r3, #8] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + ldr r1, [pc, #100] @ 8dcb8 <__cxa_atexit@plt+0x81884> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r3} │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8dcac <__cxa_atexit@plt+0x81878> │ │ │ │ + ldr r2, [pc, #80] @ 8dcbc <__cxa_atexit@plt+0x81888> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r2, [r5, #-20] @ 0xffffffec │ │ │ │ + str r1, [r5, #-16] │ │ │ │ + str r7, [r5, #-12] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8dc90 <__cxa_atexit@plt+0x8185c> │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + b 8e1c8 <__cxa_atexit@plt+0x81d94> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b89f8b │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r3, r2 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b89fc0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r4, r2 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b89ff5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r5, r4 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + mvneq ip, r8, lsl r1 │ │ │ │ + andeq r0, r0, r8, asr r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8dd1c <__cxa_atexit@plt+0x818e8> │ │ │ │ + ldr r2, [pc, #72] @ 8dd24 <__cxa_atexit@plt+0x818f0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ + str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ + ldr r2, [pc, #52] @ 8dd28 <__cxa_atexit@plt+0x818f4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + add lr, r5, #8 │ │ │ │ + stm lr, {r0, r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq 8dd10 <__cxa_atexit@plt+0x818dc> │ │ │ │ + mov r7, r3 │ │ │ │ + b 8dd34 <__cxa_atexit@plt+0x81900> │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8a02a │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5] │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8a05e │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + mvneq ip, r8, ror r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r4 │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5] │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr ip, [r4, #804] @ 0x324 │ │ │ │ + add sl, r6, #12 │ │ │ │ + cmp ip, sl │ │ │ │ + bcc 8dddc <__cxa_atexit@plt+0x819a8> │ │ │ │ + ldr r8, [pc, #208] @ 8de1c <__cxa_atexit@plt+0x819e8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #204] @ 8de20 <__cxa_atexit@plt+0x819ec> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr lr, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + sub r3, sl, #6 │ │ │ │ + ldr r0, [pc, #180] @ 8de24 <__cxa_atexit@plt+0x819f0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + add r0, r0, #2 │ │ │ │ + str r9, [r6, #4] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r1, [r6, #12] │ │ │ │ + add r1, r2, #1 │ │ │ │ + str lr, [r5, #-4] │ │ │ │ + stm r5, {r1, r3, r8} │ │ │ │ + sub r2, r5, #12 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8ddec <__cxa_atexit@plt+0x819b8> │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp ip, r3 │ │ │ │ + bcc 8de00 <__cxa_atexit@plt+0x819cc> │ │ │ │ + ldr r0, [pc, #128] @ 8de30 <__cxa_atexit@plt+0x819fc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r5, [pc, #124] @ 8de34 <__cxa_atexit@plt+0x81a00> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + str r5, [r6, #16] │ │ │ │ + add r6, r6, #20 │ │ │ │ + stm r6, {r1, r5, lr} │ │ │ │ + str r0, [r2] │ │ │ │ + sub r8, r3, #3 │ │ │ │ + sub r9, r3, #11 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + mov r6, #12 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, sl │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldr r7, [pc, #56] @ 8de2c <__cxa_atexit@plt+0x819f8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r6, sl │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8a091 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r2, r2 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + ldr r7, [pc, #32] @ 8de28 <__cxa_atexit@plt+0x819f4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r6, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8a0c6 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r3, r2 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + strdeq r0, [r0], -r0 @ │ │ │ │ + mvneq ip, r0, asr #32 │ │ │ │ + strdeq lr, [pc, #232] @ 8df14 <__cxa_atexit@plt+0x81ae0> │ │ │ │ + biceq lr, pc, r4, asr sp @ │ │ │ │ + biceq lr, pc, r8, ror #26 │ │ │ │ + @ instruction: 0xffffc804 │ │ │ │ + mvneq ip, r8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + stmdb r5, {r8, r9} │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8de88 <__cxa_atexit@plt+0x81a54> │ │ │ │ + ldr lr, [pc, #60] @ 8dea0 <__cxa_atexit@plt+0x81a6c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldmda r5, {r1, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + str lr, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldrsheq sl, [r8, sp]! │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r4, r4 │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 8dea4 <__cxa_atexit@plt+0x81a70> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + mvneq ip, r4, lsl #2 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r3, lsr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8def0 <__cxa_atexit@plt+0x81abc> │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + ldr r7, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #44] @ 8df08 <__cxa_atexit@plt+0x81ad4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r2} │ │ │ │ + str r1, [r3, #12] │ │ │ │ + str r7, [r3, #16] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx ip │ │ │ │ + ldr r3, [pc, #20] @ 8df0c <__cxa_atexit@plt+0x81ad8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + mvneq ip, ip, lsl #1 │ │ │ │ + @ instruction: 0xffffffb4 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8df6c <__cxa_atexit@plt+0x81b38> │ │ │ │ + ldr r2, [pc, #72] @ 8df74 <__cxa_atexit@plt+0x81b40> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ + str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ + ldr r2, [pc, #52] @ 8df78 <__cxa_atexit@plt+0x81b44> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + add lr, r5, #8 │ │ │ │ + stm lr, {r0, r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq 8df60 <__cxa_atexit@plt+0x81b2c> │ │ │ │ + mov r7, r3 │ │ │ │ + b 8df84 <__cxa_atexit@plt+0x81b50> │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r8 │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f3dc <__cxa_atexit@plt+0x82fa8> │ │ │ │ - ldr r3, [pc, #40] @ 8f3f4 <__cxa_atexit@plt+0x82fc0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmib r7, {r3, r8, r9} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f3f8 <__cxa_atexit@plt+0x82fc4> │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + mvneq fp, r8, lsr #28 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr lr, [r4, #804] @ 0x324 │ │ │ │ + add sl, r6, #12 │ │ │ │ + cmp lr, sl │ │ │ │ + bcc 8e030 <__cxa_atexit@plt+0x81bfc> │ │ │ │ + ldr r8, [pc, #212] @ 8e070 <__cxa_atexit@plt+0x81c3c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #208] @ 8e074 <__cxa_atexit@plt+0x81c40> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr ip, [r7, #11] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + sub r3, sl, #6 │ │ │ │ + ldr r0, [pc, #184] @ 8e078 <__cxa_atexit@plt+0x81c44> │ │ │ │ + add r0, pc, r0 │ │ │ │ + add r0, r0, #1 │ │ │ │ + str r9, [r6, #4] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r1, [r6, #12] │ │ │ │ + add r1, r2, #1 │ │ │ │ + stmda r5, {r1, ip} │ │ │ │ + stmib r5, {r3, r8} │ │ │ │ + sub r2, r5, #12 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8e040 <__cxa_atexit@plt+0x81c0c> │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp lr, r3 │ │ │ │ + bcc 8e054 <__cxa_atexit@plt+0x81c20> │ │ │ │ + ldr r5, [pc, #132] @ 8e084 <__cxa_atexit@plt+0x81c50> │ │ │ │ + add r5, pc, r5 │ │ │ │ + ldr r0, [pc, #128] @ 8e088 <__cxa_atexit@plt+0x81c54> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r6, #16] │ │ │ │ + str ip, [r6, #20] │ │ │ │ + str r0, [r6, #24] │ │ │ │ + str r1, [r6, #28] │ │ │ │ + str r5, [r2] │ │ │ │ + sub r8, r3, #3 │ │ │ │ + sub r9, r3, #11 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + mov r6, #12 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, sl │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldr r7, [pc, #56] @ 8e080 <__cxa_atexit@plt+0x81c4c> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - ldrdeq sl, [r5, #152]! @ 0x98 │ │ │ │ - biceq sp, pc, r8, asr #25 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f434 <__cxa_atexit@plt+0x83000> │ │ │ │ - ldr r3, [pc, #40] @ 8f44c <__cxa_atexit@plt+0x83018> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmib r7, {r3, r8, r9} │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r7, r6, #7 │ │ │ │ + mov r6, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f450 <__cxa_atexit@plt+0x8301c> │ │ │ │ + ldr r7, [pc, #32] @ 8e07c <__cxa_atexit@plt+0x81c48> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #12 │ │ │ │ + mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, lsl #19 │ │ │ │ - biceq sp, pc, r0, ror ip @ │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + strdeq fp, [r5, #208]! @ 0xd0 │ │ │ │ + biceq lr, pc, r4, lsr #25 │ │ │ │ + biceq lr, pc, r0, lsl #22 │ │ │ │ + biceq lr, pc, r4, lsl fp @ │ │ │ │ + @ instruction: 0xffffc5b4 │ │ │ │ + strheq fp, [r5, #216]! @ 0xd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + stmdb r5, {r8, r9} │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f48c <__cxa_atexit@plt+0x83058> │ │ │ │ - ldr r3, [pc, #40] @ 8f4a4 <__cxa_atexit@plt+0x83070> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmib r7, {r3, r8, r9, sl} │ │ │ │ - ldr r0, [r5] │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8e0dc <__cxa_atexit@plt+0x81ca8> │ │ │ │ + ldr lr, [pc, #60] @ 8e0f4 <__cxa_atexit@plt+0x81cc0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldmda r5, {r1, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + str lr, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f4a8 <__cxa_atexit@plt+0x83074> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #16 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0x01e5aa90 │ │ │ │ - biceq sp, pc, r0, lsr #24 │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + ldr r3, [pc, #20] @ 8e0f8 <__cxa_atexit@plt+0x81cc4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + strheq fp, [r5, #224]! @ 0xe0 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r3, lsr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f4e4 <__cxa_atexit@plt+0x830b0> │ │ │ │ - ldr r3, [pc, #40] @ 8f4fc <__cxa_atexit@plt+0x830c8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmib r7, {r3, r8, r9, sl} │ │ │ │ - ldr r0, [r5] │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8e144 <__cxa_atexit@plt+0x81d10> │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + ldr r7, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #44] @ 8e15c <__cxa_atexit@plt+0x81d28> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r2} │ │ │ │ + str r1, [r3, #12] │ │ │ │ + str r7, [r3, #16] │ │ │ │ sub r7, r6, #11 │ │ │ │ + bx ip │ │ │ │ + ldr r3, [pc, #20] @ 8e160 <__cxa_atexit@plt+0x81d2c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + mvneq fp, r8, lsr lr │ │ │ │ + @ instruction: 0xffffffb4 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8e1b0 <__cxa_atexit@plt+0x81d7c> │ │ │ │ + ldr r2, [pc, #52] @ 8e1bc <__cxa_atexit@plt+0x81d88> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + stmdb r3, {r1, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8e1a4 <__cxa_atexit@plt+0x81d70> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8e1c8 <__cxa_atexit@plt+0x81d94> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f500 <__cxa_atexit@plt+0x830cc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsr sl │ │ │ │ - biceq sp, pc, r8, asr #23 │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8e288 <__cxa_atexit@plt+0x81e54> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add lr, r6, #92 @ 0x5c │ │ │ │ + cmp r2, lr │ │ │ │ + bcc 8e29c <__cxa_atexit@plt+0x81e68> │ │ │ │ + ldr r8, [pc, #196] @ 8e2b0 <__cxa_atexit@plt+0x81e7c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #192] @ 8e2b4 <__cxa_atexit@plt+0x81e80> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r0, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r1, [pc, #180] @ 8e2b8 <__cxa_atexit@plt+0x81e84> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r9, lr, #38 @ 0x26 │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + ldr sl, [pc, #156] @ 8e2bc <__cxa_atexit@plt+0x81e88> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r1, [r6, #24] │ │ │ │ + ldr ip, [pc, #144] @ 8e2c0 <__cxa_atexit@plt+0x81e8c> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f544 <__cxa_atexit@plt+0x83110> │ │ │ │ - ldr r3, [pc, #48] @ 8f55c <__cxa_atexit@plt+0x83128> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - stmib r7, {r3, r8, r9, sl} │ │ │ │ - str r2, [r7, #20] │ │ │ │ - sub r7, r6, #15 │ │ │ │ + str r8, [r7, #60]! @ 0x3c │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [r1, #12]! │ │ │ │ + mov r3, r6 │ │ │ │ + str sl, [r3, #28]! │ │ │ │ + str r2, [r6, #68] @ 0x44 │ │ │ │ + str r6, [r6, #72] @ 0x48 │ │ │ │ + str r0, [r6, #76] @ 0x4c │ │ │ │ + str ip, [r6, #80] @ 0x50 │ │ │ │ + str r7, [r6, #84] @ 0x54 │ │ │ │ + str r9, [r6, #88] @ 0x58 │ │ │ │ + str r2, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r6, #40] @ 0x28 │ │ │ │ + str r0, [r6, #44] @ 0x2c │ │ │ │ + str ip, [r6, #48] @ 0x30 │ │ │ │ + str r3, [r6, #52] @ 0x34 │ │ │ │ + str r1, [r6, #56] @ 0x38 │ │ │ │ + sub r7, lr, #6 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + mov r6, lr │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 8e2ac <__cxa_atexit@plt+0x81e78> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + mov r0, #92 @ 0x5c │ │ │ │ + str r0, [r4, #828] @ 0x33c │ │ │ │ + mov r6, lr │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq fp, [r5, #160]! @ 0xa0 │ │ │ │ + @ instruction: 0xfffffd28 │ │ │ │ + @ instruction: 0xfffffa3c │ │ │ │ + mvneq fp, r8, lsr #26 │ │ │ │ + @ instruction: 0xfffffaa4 │ │ │ │ + mvneq fp, r4, ror #22 │ │ │ │ + biceq lr, pc, r0, lsr r9 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r2, r5, #12 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8e344 <__cxa_atexit@plt+0x81f10> │ │ │ │ + ldr r1, [pc, #120] @ 8e35c <__cxa_atexit@plt+0x81f28> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r0, [pc, #108] @ 8e360 <__cxa_atexit@plt+0x81f2c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r1, [r5, #-12] │ │ │ │ + stmdb r5, {r0, r7} │ │ │ │ + sub r7, r5, #24 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8e34c <__cxa_atexit@plt+0x81f18> │ │ │ │ + ldr r2, [pc, #84] @ 8e364 <__cxa_atexit@plt+0x81f30> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r3, #3] │ │ │ │ + str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ + str r1, [r5, #-20] @ 0xffffffec │ │ │ │ + str r3, [r5, #-16] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8e334 <__cxa_atexit@plt+0x81f00> │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + b 8e1c8 <__cxa_atexit@plt+0x81d94> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f560 <__cxa_atexit@plt+0x8312c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [r5, #148]! @ 0x94 │ │ │ │ - biceq sp, pc, r0, ror fp @ │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + mvneq fp, r8, ror sl │ │ │ │ + @ instruction: 0xfffffeb4 │ │ │ │ + biceq lr, pc, ip, lsl #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f5a4 <__cxa_atexit@plt+0x83170> │ │ │ │ - ldr r3, [pc, #48] @ 8f5bc <__cxa_atexit@plt+0x83188> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r2, [r5] │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8e3bc <__cxa_atexit@plt+0x81f88> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #12 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8e3d4 <__cxa_atexit@plt+0x81fa0> │ │ │ │ + ldr r2, [pc, #84] @ 8e3ec <__cxa_atexit@plt+0x81fb8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ - stmib r7, {r3, r8, r9, sl} │ │ │ │ - str r2, [r7, #20] │ │ │ │ - sub r7, r6, #15 │ │ │ │ + str r2, [r6, #4] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + str r7, [r6, #12] │ │ │ │ + sub r7, r3, #7 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f5c0 <__cxa_atexit@plt+0x8318c> │ │ │ │ + ldr r7, [pc, #32] @ 8e3e4 <__cxa_atexit@plt+0x81fb0> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #20 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #24] @ 8e3e8 <__cxa_atexit@plt+0x81fb4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, ror r9 │ │ │ │ - biceq sp, pc, r0, lsl fp @ │ │ │ │ - andeq r0, r5, r9, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f60c <__cxa_atexit@plt+0x831d8> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #48] @ 8f624 <__cxa_atexit@plt+0x831f0> │ │ │ │ + mov r6, #12 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + biceq lr, pc, r8, lsr r8 @ │ │ │ │ + biceq lr, pc, ip, lsr #16 │ │ │ │ + mvneq fp, r4, lsl #20 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 8e470 <__cxa_atexit@plt+0x8203c> │ │ │ │ + ldr r2, [pc, #128] @ 8e490 <__cxa_atexit@plt+0x8205c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #120] @ 8e494 <__cxa_atexit@plt+0x82060> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - stmib r7, {r1, r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - sub r7, r6, #19 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8e45c <__cxa_atexit@plt+0x82028> │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + sub r7, r3, #20 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8e47c <__cxa_atexit@plt+0x82048> │ │ │ │ + ldr r7, [pc, #80] @ 8e498 <__cxa_atexit@plt+0x82064> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8e464 <__cxa_atexit@plt+0x82030> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8a7e4 <__cxa_atexit@plt+0x7e3b0> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f628 <__cxa_atexit@plt+0x831f4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 8e49c <__cxa_atexit@plt+0x82068> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ + sub r5, r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, lsr sl │ │ │ │ - strheq sp, [pc, #160] @ 8f6d0 <__cxa_atexit@plt+0x8329c> │ │ │ │ - andeq r0, r5, r9, lsl r0 │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + mvneq fp, r0, asr r9 │ │ │ │ + @ instruction: 0xffffc398 │ │ │ │ + biceq lr, pc, r8, lsl #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f674 <__cxa_atexit@plt+0x83240> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #48] @ 8f68c <__cxa_atexit@plt+0x83258> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - stmib r7, {r1, r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - sub r7, r6, #19 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8e4e0 <__cxa_atexit@plt+0x820ac> │ │ │ │ + ldr r7, [pc, #52] @ 8e4f4 <__cxa_atexit@plt+0x820c0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8e4d4 <__cxa_atexit@plt+0x820a0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8a7e4 <__cxa_atexit@plt+0x7e3b0> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f690 <__cxa_atexit@plt+0x8325c> │ │ │ │ + ldr r7, [pc, #16] @ 8e4f8 <__cxa_atexit@plt+0x820c4> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ + add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [r5, #148]! @ 0x94 │ │ │ │ - biceq sp, pc, r8, asr #20 │ │ │ │ - andeq r0, r6, sl, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f6ec <__cxa_atexit@plt+0x832b8> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr lr, [pc, #60] @ 8f704 <__cxa_atexit@plt+0x832d0> │ │ │ │ + @ instruction: 0xffffc320 │ │ │ │ + biceq lr, pc, r4, lsr #14 │ │ │ │ + strdeq lr, [pc, #104] @ 8e56c <__cxa_atexit@plt+0x82138> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + mov r3, r7 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #52 @ 0x34 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8e5b4 <__cxa_atexit@plt+0x82180> │ │ │ │ + ldr r8, [pc, #180] @ 8e5dc <__cxa_atexit@plt+0x821a8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ + ldr r3, [r3, #16] │ │ │ │ + ldr lr, [pc, #164] @ 8e5e0 <__cxa_atexit@plt+0x821ac> │ │ │ │ + add lr, pc, lr │ │ │ │ + mov r1, r9 │ │ │ │ + str r8, [r1, #4]! │ │ │ │ + ldr r8, [pc, #152] @ 8e5e4 <__cxa_atexit@plt+0x821b0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + str r0, [r1, #8] │ │ │ │ + str r3, [r1, #12] │ │ │ │ + mov r0, r1 │ │ │ │ + str lr, [r0, #16]! │ │ │ │ + ldr lr, [pc, #132] @ 8e5e8 <__cxa_atexit@plt+0x821b4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str lr, [r7, #4] │ │ │ │ - add lr, r7, #8 │ │ │ │ - stm lr, {r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - sub r7, r6, #23 │ │ │ │ + mov r3, r1 │ │ │ │ + str lr, [r3, #28]! │ │ │ │ + str r1, [r1, #36] @ 0x24 │ │ │ │ + str r8, [r1, #40] @ 0x28 │ │ │ │ + str r3, [r1, #44] @ 0x2c │ │ │ │ + str r0, [r1, #48] @ 0x30 │ │ │ │ + str r1, [r1, #24] │ │ │ │ + add r3, r1, #68 @ 0x44 │ │ │ │ + sub r8, r6, #6 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 8e5c8 <__cxa_atexit@plt+0x82194> │ │ │ │ + ldr r6, [pc, #84] @ 8e5ec <__cxa_atexit@plt+0x821b8> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r6, [r9, #56]! @ 0x38 │ │ │ │ + str r7, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r2, [r9, #16] │ │ │ │ + mov r6, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r7, #52 @ 0x34 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f708 <__cxa_atexit@plt+0x832d4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #28 │ │ │ │ + mov r6, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, ror #18 │ │ │ │ - ldrdeq sp, [pc, #152] @ 8f7a8 <__cxa_atexit@plt+0x83374> │ │ │ │ - andeq r0, r6, sl, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ + @ instruction: 0xfffffda4 │ │ │ │ + @ instruction: 0xfffffeb8 │ │ │ │ + mvneq fp, r8, asr #16 │ │ │ │ + mvneq fp, r8, asr #19 │ │ │ │ + @ instruction: 0xffffff6c │ │ │ │ + biceq lr, pc, r0, lsl #12 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ + add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 8f764 <__cxa_atexit@plt+0x83330> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr lr, [pc, #60] @ 8f77c <__cxa_atexit@plt+0x83348> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str lr, [r7, #4] │ │ │ │ - add lr, r7, #8 │ │ │ │ - stm lr, {r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - sub r7, r6, #23 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 8f780 <__cxa_atexit@plt+0x8334c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #28 │ │ │ │ + bcc 8e634 <__cxa_atexit@plt+0x82200> │ │ │ │ + ldr r3, [pc, #40] @ 8e644 <__cxa_atexit@plt+0x82210> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r3, [r9, #4]! │ │ │ │ + str r7, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r2, [r9, #16] │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [r5, #132]! @ 0x84 │ │ │ │ - biceq sp, pc, r0, ror #18 │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r9, [r5] │ │ │ │ - ldmib r5, {r8, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8f7e0 <__cxa_atexit@plt+0x833ac> │ │ │ │ - ldr ip, [r5, #28]! │ │ │ │ - ldr r3, [r5, #-16] │ │ │ │ - ldr r2, [r5, #-12] │ │ │ │ - ldr sl, [r5, #-8] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #68] @ 8f800 <__cxa_atexit@plt+0x833cc> │ │ │ │ + @ instruction: 0xfffffee8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + sub r7, r5, #24 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8e6f4 <__cxa_atexit@plt+0x822c0> │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + ldr lr, [pc, #192] @ 8e72c <__cxa_atexit@plt+0x822f8> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r7, [r5, #-28]! @ 0xffffffe4 │ │ │ │ + ldr r1, [pc, #184] @ 8e730 <__cxa_atexit@plt+0x822fc> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [pc, #180] @ 8e734 <__cxa_atexit@plt+0x82300> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ - stmib r7, {r0, r9} │ │ │ │ - str r8, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str sl, [r7, #28] │ │ │ │ - str r1, [r7, #32] │ │ │ │ - sub r7, r6, #27 │ │ │ │ - bx ip │ │ │ │ - ldr r7, [pc, #28] @ 8f804 <__cxa_atexit@plt+0x833d0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r9, [r5] │ │ │ │ - stmib r5, {r8, lr} │ │ │ │ - mov r3, #32 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + add r0, r0, #1 │ │ │ │ + mov r2, #0 │ │ │ │ + str r2, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r0, [r5, #12] │ │ │ │ + str lr, [r5, #16] │ │ │ │ + str r1, [r5, #20] │ │ │ │ + str r3, [r5, #24] │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8e700 <__cxa_atexit@plt+0x822cc> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #16 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 8e710 <__cxa_atexit@plt+0x822dc> │ │ │ │ + ldr r5, [pc, #124] @ 8e740 <__cxa_atexit@plt+0x8230c> │ │ │ │ + add r5, pc, r5 │ │ │ │ + mov r1, #0 │ │ │ │ + ldr r0, [pc, #116] @ 8e744 <__cxa_atexit@plt+0x82310> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r6, {r0, r1} │ │ │ │ + str r0, [r6, #12] │ │ │ │ + str r1, [r6, #16] │ │ │ │ + str r5, [r2] │ │ │ │ + sub r8, r3, #3 │ │ │ │ + sub r9, r3, #11 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, ror r8 │ │ │ │ - biceq sp, pc, ip, ror #17 │ │ │ │ - @ instruction: 0xffffff64 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r7, r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f874 <__cxa_atexit@plt+0x83440> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr r0, [r5, #12] │ │ │ │ - ldr lr, [pc, #72] @ 8f894 <__cxa_atexit@plt+0x83460> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr ip, [r5, #16]! │ │ │ │ - str lr, [r7, #4] │ │ │ │ - add lr, r7, #8 │ │ │ │ - stm lr, {r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - str r0, [r7, #32] │ │ │ │ - sub r7, r6, #27 │ │ │ │ - bx ip │ │ │ │ - ldr r7, [pc, #28] @ 8f898 <__cxa_atexit@plt+0x83464> │ │ │ │ + ldr r7, [pc, #52] @ 8e73c <__cxa_atexit@plt+0x82308> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #32 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, ror #15 │ │ │ │ - biceq sp, pc, r8, asr r8 @ │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r9, [r5] │ │ │ │ - ldmib r5, {r8, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8f8f8 <__cxa_atexit@plt+0x834c4> │ │ │ │ - ldr ip, [r5, #28]! │ │ │ │ - ldr r3, [r5, #-16] │ │ │ │ - ldr r2, [r5, #-12] │ │ │ │ - ldr sl, [r5, #-8] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #68] @ 8f918 <__cxa_atexit@plt+0x834e4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmib r7, {r0, r9} │ │ │ │ - str r8, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str sl, [r7, #28] │ │ │ │ - str r1, [r7, #32] │ │ │ │ - sub r7, r6, #27 │ │ │ │ - bx ip │ │ │ │ - ldr r7, [pc, #28] @ 8f91c <__cxa_atexit@plt+0x834e8> │ │ │ │ + ldr r7, [pc, #32] @ 8e738 <__cxa_atexit@plt+0x82304> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r9, [r5] │ │ │ │ - stmib r5, {r8, lr} │ │ │ │ - mov r3, #32 │ │ │ │ + mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, ror #14 │ │ │ │ - ldrdeq sp, [pc, #116] @ 8f998 <__cxa_atexit@plt+0x83564> │ │ │ │ - @ instruction: 0xffffff64 │ │ │ │ - andeq r0, r0, r7 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r7, r0 │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + strdeq fp, [r5, #100]! @ 0x64 │ │ │ │ + mvneq fp, r0, ror #13 │ │ │ │ + biceq lr, pc, r4, asr #8 │ │ │ │ + biceq lr, pc, r4, asr r4 @ │ │ │ │ + @ instruction: 0xffffbef0 │ │ │ │ + strdeq fp, [r5, #96]! @ 0x60 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8f98c <__cxa_atexit@plt+0x83558> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr r0, [r5, #12] │ │ │ │ - ldr lr, [pc, #72] @ 8f9ac <__cxa_atexit@plt+0x83578> │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + stmdb r5, {r8, r9} │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8e798 <__cxa_atexit@plt+0x82364> │ │ │ │ + ldr lr, [pc, #60] @ 8e7b0 <__cxa_atexit@plt+0x8237c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldmda r5, {r1, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + str lr, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ 8e7b4 <__cxa_atexit@plt+0x82380> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + strdeq fp, [r5, #116]! @ 0x74 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r3, lsr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8e800 <__cxa_atexit@plt+0x823cc> │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ - str lr, [r7, #4] │ │ │ │ - add lr, r7, #8 │ │ │ │ - stm lr, {r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - str r0, [r7, #32] │ │ │ │ - sub r7, r6, #27 │ │ │ │ + ldr r7, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #44] @ 8e818 <__cxa_atexit@plt+0x823e4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r2} │ │ │ │ + str r1, [r3, #12] │ │ │ │ + str r7, [r3, #16] │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ 8f9b0 <__cxa_atexit@plt+0x8357c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #32 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - bx r0 │ │ │ │ - ldrdeq sl, [r5, #100]! @ 0x64 │ │ │ │ - biceq sp, pc, r0, asr #14 │ │ │ │ - mov r7, r6 │ │ │ │ - ldr ip, [r5] │ │ │ │ - ldmib r5, {r1, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8fa18 <__cxa_atexit@plt+0x835e4> │ │ │ │ - ldr r0, [r5, #32]! │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r3, [r5, #-20] @ 0xffffffec │ │ │ │ - sub sl, r5, #16 │ │ │ │ - ldm sl, {r0, r2, sl} │ │ │ │ - ldr r9, [r5, #-4] │ │ │ │ - ldr r8, [pc, #72] @ 8fa38 <__cxa_atexit@plt+0x83604> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - stmib r7, {r8, ip} │ │ │ │ - str r1, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - add lr, r7, #24 │ │ │ │ - stm lr, {r0, r2, sl} │ │ │ │ - str r9, [r7, #36] @ 0x24 │ │ │ │ - sub r7, r6, #31 │ │ │ │ - ldr r0, [sp] │ │ │ │ + ldr r3, [pc, #20] @ 8e81c <__cxa_atexit@plt+0x823e8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + mvneq fp, ip, ror r7 │ │ │ │ + @ instruction: 0xffffffb4 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8e86c <__cxa_atexit@plt+0x82438> │ │ │ │ + ldr r3, [pc, #52] @ 8e874 <__cxa_atexit@plt+0x82440> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8e860 <__cxa_atexit@plt+0x8242c> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8e880 <__cxa_atexit@plt+0x8244c> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 8fa3c <__cxa_atexit@plt+0x83608> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str ip, [r5] │ │ │ │ - stmib r5, {r1, lr} │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, asr #12 │ │ │ │ - strheq sp, [pc, #108] @ 8fab0 <__cxa_atexit@plt+0x8367c> │ │ │ │ - @ instruction: 0xffffff5c │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r8, r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r0, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8fac8 <__cxa_atexit@plt+0x83694> │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r1, [pc, #136] @ 8e918 <__cxa_atexit@plt+0x824e4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r3, [r5, #8] │ │ │ │ + str r2, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + str r1, [r3, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8e8f8 <__cxa_atexit@plt+0x824c4> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + cmp r2, r7 │ │ │ │ + bne 8e904 <__cxa_atexit@plt+0x824d0> │ │ │ │ + ldr r2, [pc, #88] @ 8e91c <__cxa_atexit@plt+0x824e8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r2, [r5, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8e8f8 <__cxa_atexit@plt+0x824c4> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - add lr, r5, #8 │ │ │ │ - ldm lr, {r1, r4, lr} │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ - str r0, [sp, #4] │ │ │ │ - ldr ip, [pc, #88] @ 8faf0 <__cxa_atexit@plt+0x836bc> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - add r0, r7, #8 │ │ │ │ - stm r0, {r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - add r0, r7, #28 │ │ │ │ - stm r0, {r1, r4, lr} │ │ │ │ - sub r7, r6, #31 │ │ │ │ - mov r4, fp │ │ │ │ - ldr fp, [sp] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + ldr r2, [pc, #60] @ 8e920 <__cxa_atexit@plt+0x824ec> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + cmp r3, r7 │ │ │ │ + addne r2, r2, #4 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 8faf4 <__cxa_atexit@plt+0x836c0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ - str r3, [fp, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r1, [fp, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - mov r4, fp │ │ │ │ - mov fp, r0 │ │ │ │ - bx r1 │ │ │ │ - mvneq sl, r4, lsr #11 │ │ │ │ - biceq sp, pc, ip, lsl #12 │ │ │ │ - mov r7, r6 │ │ │ │ - ldr ip, [r5] │ │ │ │ - ldmib r5, {r1, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8fb5c <__cxa_atexit@plt+0x83728> │ │ │ │ - ldr r0, [r5, #32]! │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r3, [r5, #-20] @ 0xffffffec │ │ │ │ - sub sl, r5, #16 │ │ │ │ - ldm sl, {r0, r2, sl} │ │ │ │ - ldr r9, [r5, #-4] │ │ │ │ - ldr r8, [pc, #72] @ 8fb7c <__cxa_atexit@plt+0x83748> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - stmib r7, {r8, ip} │ │ │ │ - str r1, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - add lr, r7, #24 │ │ │ │ - stm lr, {r0, r2, sl} │ │ │ │ - str r9, [r7, #36] @ 0x24 │ │ │ │ - sub r7, r6, #31 │ │ │ │ - ldr r0, [sp] │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 8fb80 <__cxa_atexit@plt+0x8374c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str ip, [r5] │ │ │ │ - stmib r5, {r1, lr} │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #24] @ 8e924 <__cxa_atexit@plt+0x824f0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsl #10 │ │ │ │ - biceq sp, pc, r8, ror r5 @ │ │ │ │ - @ instruction: 0xffffff5c │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r8, r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r0, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8fc0c <__cxa_atexit@plt+0x837d8> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - add lr, r5, #8 │ │ │ │ - ldm lr, {r1, r4, lr} │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ - str r0, [sp, #4] │ │ │ │ - ldr ip, [pc, #88] @ 8fc34 <__cxa_atexit@plt+0x83800> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - add r0, r7, #8 │ │ │ │ - stm r0, {r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - add r0, r7, #28 │ │ │ │ - stm r0, {r1, r4, lr} │ │ │ │ - sub r7, r6, #31 │ │ │ │ - mov r4, fp │ │ │ │ - ldr fp, [sp] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + andeq r0, r0, r4, ror #1 │ │ │ │ + mvneq fp, r0, ror #9 │ │ │ │ + mvneq fp, r8, asr #9 │ │ │ │ + andeq r0, r0, r3, lsr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r5, #12] │ │ │ │ + cmp r3, r7 │ │ │ │ + bne 8e97c <__cxa_atexit@plt+0x82548> │ │ │ │ + ldr r3, [pc, #80] @ 8e998 <__cxa_atexit@plt+0x82564> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8e990 <__cxa_atexit@plt+0x8255c> │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r5, #-12] │ │ │ │ + ldr r2, [pc, #48] @ 8e99c <__cxa_atexit@plt+0x82568> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + cmp r3, r7 │ │ │ │ + addne r2, r2, #4 │ │ │ │ + ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 8fc38 <__cxa_atexit@plt+0x83804> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ - str r3, [fp, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r1, [fp, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - mov r4, fp │ │ │ │ - mov fp, r0 │ │ │ │ - bx r1 │ │ │ │ - mvneq sl, r0, ror #8 │ │ │ │ - biceq sp, pc, r8, asr #9 │ │ │ │ - mov r8, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldmib r5, {r1, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8fcc0 <__cxa_atexit@plt+0x8388c> │ │ │ │ - ldr r0, [r5, #36]! @ 0x24 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ - sub sl, r5, #20 │ │ │ │ - ldm sl, {r0, r4, sl} │ │ │ │ - str r8, [sp] │ │ │ │ - ldr r9, [r5, #-8] │ │ │ │ - ldr r8, [r5, #-4] │ │ │ │ - ldr ip, [pc, #96] @ 8fce8 <__cxa_atexit@plt+0x838b4> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - str r2, [r7, #8] │ │ │ │ - str r1, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - add lr, r7, #24 │ │ │ │ - stm lr, {r0, r4, sl} │ │ │ │ - str r9, [r7, #36] @ 0x24 │ │ │ │ - str r8, [r7, #40] @ 0x28 │ │ │ │ - sub r7, r6, #35 @ 0x23 │ │ │ │ - mov r4, fp │ │ │ │ - ldr fp, [sp] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + ldr r7, [pc, #28] @ 8e9a0 <__cxa_atexit@plt+0x8256c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 8fcec <__cxa_atexit@plt+0x838b8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r2, [r5] │ │ │ │ - stmib r5, {r1, lr} │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - ldr r0, [fp, #-8] │ │ │ │ - str r3, [fp, #828] @ 0x33c │ │ │ │ - mov r4, fp │ │ │ │ - mov fp, r8 │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r5, #56]! @ 0x38 │ │ │ │ - biceq sp, pc, ip, lsl r4 @ │ │ │ │ - @ instruction: 0xffffff34 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r9, r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov lr, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8fd8c <__cxa_atexit@plt+0x83958> │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r4, [r3, #24]! │ │ │ │ - str r4, [sp, #4] │ │ │ │ - ldm r5, {r1, r2} │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - str lr, [sp] │ │ │ │ - ldr lr, [r5, #12] │ │ │ │ - ldr r4, [r5, #16] │ │ │ │ - ldr r5, [r5, #20] │ │ │ │ - ldr ip, [pc, #100] @ 8fdb4 <__cxa_atexit@plt+0x83980> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - add ip, r7, #8 │ │ │ │ - stm ip, {r8, r9, sl} │ │ │ │ - str r1, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r0, [r7, #28] │ │ │ │ - str lr, [r7, #32] │ │ │ │ - str r4, [r7, #36] @ 0x24 │ │ │ │ - str r5, [r7, #40] @ 0x28 │ │ │ │ - sub r7, r6, #35 @ 0x23 │ │ │ │ - mov r4, fp │ │ │ │ - mov r5, r3 │ │ │ │ - ldr fp, [sp] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + mvneq fp, r8, asr r4 │ │ │ │ + mvneq fp, r0, asr r4 │ │ │ │ + andeq r0, r0, r3, ror #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r5, #-12] │ │ │ │ + ldr r2, [pc, #16] @ 8e9d0 <__cxa_atexit@plt+0x8259c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + cmp r3, r7 │ │ │ │ + addne r2, r2, #4 │ │ │ │ + ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 8fdb8 <__cxa_atexit@plt+0x83984> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - str r3, [fp, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r0, [fp, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - mov r4, fp │ │ │ │ - mov fp, lr │ │ │ │ + mvneq fp, r4, lsl #8 │ │ │ │ + biceq lr, pc, r0, lsr #5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 8eb60 <__cxa_atexit@plt+0x8272c> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #128 @ 0x80 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 8eb6c <__cxa_atexit@plt+0x82738> │ │ │ │ + stm sp, {r3, r4, fp} │ │ │ │ + ldr r8, [pc, #400] @ 8eb9c <__cxa_atexit@plt+0x82768> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r0, [pc, #392] @ 8eba0 <__cxa_atexit@plt+0x8276c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r5, #-8] │ │ │ │ + ldr fp, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ + mov r7, r9 │ │ │ │ + str r8, [r7, #4]! │ │ │ │ + ldr r2, [pc, #364] @ 8eba4 <__cxa_atexit@plt+0x82770> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + str r2, [r7, #124] @ 0x7c │ │ │ │ + ldr r2, [pc, #352] @ 8eba8 <__cxa_atexit@plt+0x82774> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r7, #116] @ 0x74 │ │ │ │ + sub r2, r6, #35 @ 0x23 │ │ │ │ + ldr r8, [pc, #340] @ 8ebac <__cxa_atexit@plt+0x82778> │ │ │ │ + add r8, pc, r8 │ │ │ │ + mov r4, r1 │ │ │ │ + sub lr, r6, #42 @ 0x2a │ │ │ │ + str lr, [r7, #112] @ 0x70 │ │ │ │ + ldr ip, [pc, #324] @ 8ebb0 <__cxa_atexit@plt+0x8277c> │ │ │ │ + add ip, pc, ip │ │ │ │ + sub sl, r6, #66 @ 0x42 │ │ │ │ + str ip, [r7, #80] @ 0x50 │ │ │ │ + str sl, [r7, #84] @ 0x54 │ │ │ │ + str r8, [r7, #88] @ 0x58 │ │ │ │ + str lr, [r7, #92] @ 0x5c │ │ │ │ + ldr r1, [pc, #300] @ 8ebb4 <__cxa_atexit@plt+0x82780> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r1, [r7, #96] @ 0x60 │ │ │ │ + str r2, [r7, #100] @ 0x64 │ │ │ │ + ldr r2, [pc, #288] @ 8ebb8 <__cxa_atexit@plt+0x82784> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #284] @ 8ebbc <__cxa_atexit@plt+0x82788> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r3, [r7, #32] │ │ │ │ + ldr r8, [pc, #276] @ 8ebc0 <__cxa_atexit@plt+0x8278c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r0, [r7, #20] │ │ │ │ + ldr sl, [pc, #268] @ 8ebc4 <__cxa_atexit@plt+0x82790> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r3, [r7, #8] │ │ │ │ + mov r1, r7 │ │ │ │ + str r2, [r1, #104]! @ 0x68 │ │ │ │ + ldr ip, [pc, #252] @ 8ebc8 <__cxa_atexit@plt+0x82794> │ │ │ │ + add ip, pc, ip │ │ │ │ + str r1, [r7, #120] @ 0x78 │ │ │ │ + mov r1, r7 │ │ │ │ + str lr, [r1, #12]! │ │ │ │ + mov r2, r7 │ │ │ │ + str r8, [r2, #24]! │ │ │ │ + mov r3, r7 │ │ │ │ + str sl, [r3, #40]! @ 0x28 │ │ │ │ + str r0, [r7, #48] @ 0x30 │ │ │ │ + str r1, [r7, #52] @ 0x34 │ │ │ │ + ldr r0, [pc, #212] @ 8ebcc <__cxa_atexit@plt+0x82798> │ │ │ │ + add r0, pc, r0 │ │ │ │ + add lr, r7, #56 @ 0x38 │ │ │ │ + stm lr, {r0, r3, fp} │ │ │ │ + str r2, [r7, #68] @ 0x44 │ │ │ │ + str r7, [r7, #72] @ 0x48 │ │ │ │ + str r1, [r7, #76] @ 0x4c │ │ │ │ + str r7, [r7, #36] @ 0x24 │ │ │ │ + str r1, [r5, #-12] │ │ │ │ + str r7, [r5, #-16] │ │ │ │ + str ip, [r5, #-20] @ 0xffffffec │ │ │ │ + add r3, r7, #144 @ 0x90 │ │ │ │ + sub r7, r6, #27 │ │ │ │ + sub r8, r6, #6 │ │ │ │ + cmp r4, r3 │ │ │ │ + bcc 8eb7c <__cxa_atexit@plt+0x82748> │ │ │ │ + ldr r6, [pc, #152] @ 8ebd0 <__cxa_atexit@plt+0x8279c> │ │ │ │ + add r6, pc, r6 │ │ │ │ + str r6, [r9, #132]! @ 0x84 │ │ │ │ + ldr r6, [r9, #-28] @ 0xffffffe4 │ │ │ │ + str r7, [r9, #8] │ │ │ │ + str r8, [r9, #12] │ │ │ │ + str r6, [r9, #16] │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + ldr r5, [sp] │ │ │ │ + mov r6, r3 │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [r5, #32]! │ │ │ │ - biceq sp, pc, r0, asr r3 @ │ │ │ │ - mov r8, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldmib r5, {r1, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8fe40 <__cxa_atexit@plt+0x83a0c> │ │ │ │ - ldr r0, [r5, #36]! @ 0x24 │ │ │ │ - str r0, [sp, #4] │ │ │ │ - ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ - sub sl, r5, #20 │ │ │ │ - ldm sl, {r0, r4, sl} │ │ │ │ - str r8, [sp] │ │ │ │ - ldr r9, [r5, #-8] │ │ │ │ - ldr r8, [r5, #-4] │ │ │ │ - ldr ip, [pc, #96] @ 8fe68 <__cxa_atexit@plt+0x83a34> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - str r2, [r7, #8] │ │ │ │ - str r1, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - add lr, r7, #24 │ │ │ │ - stm lr, {r0, r4, sl} │ │ │ │ - str r9, [r7, #36] @ 0x24 │ │ │ │ - str r8, [r7, #40] @ 0x28 │ │ │ │ - sub r7, r6, #35 @ 0x23 │ │ │ │ - mov r4, fp │ │ │ │ - ldr fp, [sp] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ + mov r3, #128 @ 0x80 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 8fe6c <__cxa_atexit@plt+0x83a38> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r2, [r5] │ │ │ │ - stmib r5, {r1, lr} │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - ldr r0, [fp, #-8] │ │ │ │ - str r3, [fp, #828] @ 0x33c │ │ │ │ - mov r4, fp │ │ │ │ - mov fp, r8 │ │ │ │ + mov r6, #20 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + ldr r5, [sp] │ │ │ │ + mov r6, r3 │ │ │ │ + ldr fp, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsr r2 │ │ │ │ - @ instruction: 0x01cfd29c │ │ │ │ - @ instruction: 0xffffff34 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r9, r0 │ │ │ │ + @ instruction: 0xffffe094 │ │ │ │ + mvneq fp, r4, asr r3 │ │ │ │ + mvneq fp, r8, lsr #6 │ │ │ │ + mvneq fp, ip, asr #6 │ │ │ │ + @ instruction: 0xfffff714 │ │ │ │ + @ instruction: 0xfffff150 │ │ │ │ + @ instruction: 0xfffffb74 │ │ │ │ + @ instruction: 0xfffffbb4 │ │ │ │ + @ instruction: 0xffffe0f0 │ │ │ │ + @ instruction: 0xffffe1d8 │ │ │ │ + @ instruction: 0xffffe690 │ │ │ │ + andeq r0, r0, r0, lsl r1 │ │ │ │ + @ instruction: 0xffffee38 │ │ │ │ + @ instruction: 0xfffff9cc │ │ │ │ + biceq lr, pc, r4, asr r0 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8ec28 <__cxa_atexit@plt+0x827f4> │ │ │ │ + ldr lr, [pc, #56] @ 8ec34 <__cxa_atexit@plt+0x82800> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #52] @ 8ec38 <__cxa_atexit@plt+0x82804> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r2, [r5, #-4] │ │ │ │ + str r1, [r5] │ │ │ │ + str lr, [r3, #4] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str r0, [r3, #12] │ │ │ │ + sub r8, r6, #7 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffc2c │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq sp, pc, ip, ror #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov lr, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 8ff0c <__cxa_atexit@plt+0x83ad8> │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r4, [r3, #24]! │ │ │ │ - str r4, [sp, #4] │ │ │ │ - ldm r5, {r1, r2} │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - str lr, [sp] │ │ │ │ - ldr lr, [r5, #12] │ │ │ │ - ldr r4, [r5, #16] │ │ │ │ - ldr r5, [r5, #20] │ │ │ │ - ldr ip, [pc, #100] @ 8ff34 <__cxa_atexit@plt+0x83b00> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - add ip, r7, #8 │ │ │ │ - stm ip, {r8, r9, sl} │ │ │ │ - str r1, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r0, [r7, #28] │ │ │ │ - str lr, [r7, #32] │ │ │ │ - str r4, [r7, #36] @ 0x24 │ │ │ │ - str r5, [r7, #40] @ 0x28 │ │ │ │ - sub r7, r6, #35 @ 0x23 │ │ │ │ - mov r4, fp │ │ │ │ - mov r5, r3 │ │ │ │ - ldr fp, [sp] │ │ │ │ - ldr r0, [sp, #4] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 8ff38 <__cxa_atexit@plt+0x83b04> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 8ec84 <__cxa_atexit@plt+0x82850> │ │ │ │ + ldr r3, [pc, #72] @ 8eca4 <__cxa_atexit@plt+0x82870> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8ec9c <__cxa_atexit@plt+0x82868> │ │ │ │ + ldr r3, [pc, #52] @ 8eca8 <__cxa_atexit@plt+0x82874> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #1 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ + ldr r7, [pc, #32] @ 8ecac <__cxa_atexit@plt+0x82878> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - str r3, [fp, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r0, [fp, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - mov r4, fp │ │ │ │ - mov fp, lr │ │ │ │ - bx r0 │ │ │ │ - mvneq sl, r0, ror r1 │ │ │ │ - ldrdeq sp, [pc, #16] @ 8ff50 <__cxa_atexit@plt+0x83b1c> │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldmib r5, {r1, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 8ffc0 <__cxa_atexit@plt+0x83b8c> │ │ │ │ - ldr r3, [r5, #40]! @ 0x28 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - ldr r0, [r5, #-28] @ 0xffffffe4 │ │ │ │ - ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ - str r4, [sp] │ │ │ │ - ldr r4, [r5, #-20] @ 0xffffffec │ │ │ │ - ldr sl, [r5, #-16] │ │ │ │ - ldr r9, [r5, #-12] │ │ │ │ - ldr r8, [r5, #-8] │ │ │ │ - str fp, [sp, #4] │ │ │ │ - ldr fp, [r5, #-4] │ │ │ │ - ldr ip, [pc, #84] @ 8ffe0 <__cxa_atexit@plt+0x83bac> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - str r2, [r7, #8] │ │ │ │ - str r1, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - add lr, r7, #20 │ │ │ │ - stm lr, {r0, r3, r4, sl} │ │ │ │ - str r9, [r7, #36] @ 0x24 │ │ │ │ - str r8, [r7, #40] @ 0x28 │ │ │ │ - str fp, [r7, #44] @ 0x2c │ │ │ │ - sub r7, r6, #39 @ 0x27 │ │ │ │ - ldm sp, {r4, fp} │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #24] @ 8ecb0 <__cxa_atexit@plt+0x8287c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 8ffe4 <__cxa_atexit@plt+0x83bb0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r2, [r5] │ │ │ │ - stmib r5, {r1, lr} │ │ │ │ - mov r3, #44 @ 0x2c │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r5, #8]! │ │ │ │ - biceq sp, pc, r4, lsr #2 │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - andeq r0, r0, sl │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + mvneq fp, ip, ror #1 │ │ │ │ + biceq sp, pc, r4, lsr #31 │ │ │ │ + strexbeq sp, r8, [pc] @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, sl, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 8ecd4 <__cxa_atexit@plt+0x828a0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #1 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ + @ instruction: 0x01e5b09c │ │ │ │ + strexbeq sp, r8, [pc] @ │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 90084 <__cxa_atexit@plt+0x83c50> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr r0, [r5, #12] │ │ │ │ - str r0, [sp] │ │ │ │ - ldr lr, [r5, #16] │ │ │ │ - str fp, [sp, #12] │ │ │ │ - ldr fp, [r5, #20] │ │ │ │ - str r4, [sp, #4] │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ - ldr ip, [r5, #28]! │ │ │ │ - str ip, [sp, #8] │ │ │ │ - ldr r0, [pc, #88] @ 900a4 <__cxa_atexit@plt+0x83c70> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmib r7, {r0, r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - ldr r0, [sp] │ │ │ │ - str r0, [r7, #32] │ │ │ │ - str lr, [r7, #36] @ 0x24 │ │ │ │ - str fp, [r7, #40] @ 0x28 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ - sub r7, r6, #39 @ 0x27 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 900a8 <__cxa_atexit@plt+0x83c74> │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r7, r6 │ │ │ │ + bcc 8ed60 <__cxa_atexit@plt+0x8292c> │ │ │ │ + ldr r7, [pc, #136] @ 8ed8c <__cxa_atexit@plt+0x82958> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #44 @ 0x2c │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ - bx r0 │ │ │ │ - strdeq r9, [r5, #248]! @ 0xf8 │ │ │ │ - biceq sp, pc, r0, rrx │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldmib r5, {r1, lr} │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r0, r6 │ │ │ │ - bcc 90130 <__cxa_atexit@plt+0x83cfc> │ │ │ │ - ldr r3, [r5, #40]! @ 0x28 │ │ │ │ - str r3, [sp, #8] │ │ │ │ - ldr r0, [r5, #-28] @ 0xffffffe4 │ │ │ │ - ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ - str r4, [sp] │ │ │ │ - ldr r4, [r5, #-20] @ 0xffffffec │ │ │ │ - ldr sl, [r5, #-16] │ │ │ │ - ldr r9, [r5, #-12] │ │ │ │ - ldr r8, [r5, #-8] │ │ │ │ - str fp, [sp, #4] │ │ │ │ - ldr fp, [r5, #-4] │ │ │ │ - ldr ip, [pc, #84] @ 90150 <__cxa_atexit@plt+0x83d1c> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - str ip, [r7, #4] │ │ │ │ - str r2, [r7, #8] │ │ │ │ - str r1, [r7, #12] │ │ │ │ - str lr, [r7, #16] │ │ │ │ - add lr, r7, #20 │ │ │ │ - stm lr, {r0, r3, r4, sl} │ │ │ │ - str r9, [r7, #36] @ 0x24 │ │ │ │ - str r8, [r7, #40] @ 0x28 │ │ │ │ - str fp, [r7, #44] @ 0x2c │ │ │ │ - sub r7, r6, #39 @ 0x27 │ │ │ │ - ldm sp, {r4, fp} │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ + ldr r2, [pc, #132] @ 8ed90 <__cxa_atexit@plt+0x8295c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #12]! │ │ │ │ + add lr, r3, #8 │ │ │ │ + stm lr, {r8, r9, sl} │ │ │ │ + stmdb r3, {r2, r8} │ │ │ │ + sub r7, r6, #21 │ │ │ │ + sub r2, r5, #40 @ 0x28 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 8ed78 <__cxa_atexit@plt+0x82944> │ │ │ │ + ldr r2, [pc, #96] @ 8ed94 <__cxa_atexit@plt+0x82960> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + stmib r5, {r1, r7, r9, sl} │ │ │ │ + str r3, [r5, #20] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 8ed54 <__cxa_atexit@plt+0x82920> │ │ │ │ + mov r7, r9 │ │ │ │ + b 8c2d8 <__cxa_atexit@plt+0x7fea4> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 90154 <__cxa_atexit@plt+0x83d20> │ │ │ │ + ldr r7, [pc, #48] @ 8ed98 <__cxa_atexit@plt+0x82964> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r2, [r5] │ │ │ │ - stmib r5, {r1, lr} │ │ │ │ - mov r3, #44 @ 0x2c │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, asr #30 │ │ │ │ - strheq ip, [pc, #244] @ 90250 <__cxa_atexit@plt+0x83e1c> │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - andeq r0, r0, sl │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, sl, r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #44 @ 0x2c │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 901f4 <__cxa_atexit@plt+0x83dc0> │ │ │ │ - ldr r3, [r5] │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr r0, [r5, #12] │ │ │ │ - str r0, [sp] │ │ │ │ - ldr lr, [r5, #16] │ │ │ │ - str fp, [sp, #12] │ │ │ │ - ldr fp, [r5, #20] │ │ │ │ - str r4, [sp, #4] │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ - ldr ip, [r5, #28]! │ │ │ │ - str ip, [sp, #8] │ │ │ │ - ldr r0, [pc, #88] @ 90214 <__cxa_atexit@plt+0x83de0> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmib r7, {r0, r8, r9, sl} │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - ldr r0, [sp] │ │ │ │ - str r0, [r7, #32] │ │ │ │ - str lr, [r7, #36] @ 0x24 │ │ │ │ - str fp, [r7, #40] @ 0x28 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ - sub r7, r6, #39 @ 0x27 │ │ │ │ - ldr r4, [sp, #4] │ │ │ │ - ldr fp, [sp, #12] │ │ │ │ - ldr r0, [sp, #8] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 90218 <__cxa_atexit@plt+0x83de4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #44 @ 0x2c │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - stmib r5, {r9, sl} │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, sl │ │ │ │ + mov sl, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, lsl #29 │ │ │ │ - strdeq ip, [pc, #224] @ 90300 <__cxa_atexit@plt+0x83ecc> │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r3, r5, #4 │ │ │ │ + @ instruction: 0xfffffcd8 │ │ │ │ + @ instruction: 0xffffd578 │ │ │ │ + @ instruction: 0xffffd5a0 │ │ │ │ + biceq sp, pc, ip, lsr #30 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 90248 <__cxa_atexit@plt+0x83e14> │ │ │ │ - ldr r5, [pc, #28] @ 90258 <__cxa_atexit@plt+0x83e24> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r3] │ │ │ │ + bhi 8edcc <__cxa_atexit@plt+0x82998> │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r2, [pc, #24] @ 8edd4 <__cxa_atexit@plt+0x829a0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r7, [pc, #12] @ 9025c <__cxa_atexit@plt+0x83e28> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq ip, pc, r8, ror pc @ │ │ │ │ - biceq ip, pc, r4, asr pc @ │ │ │ │ + strheq sl, [r5, #240]! @ 0xf0 │ │ │ │ + strheq sp, [pc, #224] @ 8eec0 <__cxa_atexit@plt+0x82a8c> │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 90284 <__cxa_atexit@plt+0x83e50> │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ - andeq r0, r3, pc │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r7, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 902b8 <__cxa_atexit@plt+0x83e84> │ │ │ │ - ldr r5, [pc, #28] @ 902c8 <__cxa_atexit@plt+0x83e94> │ │ │ │ + bhi 8ee30 <__cxa_atexit@plt+0x829fc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r7, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 8ee38 <__cxa_atexit@plt+0x82a04> │ │ │ │ + ldr r5, [pc, #68] @ 8ee54 <__cxa_atexit@plt+0x82a20> │ │ │ │ add r5, pc, r5 │ │ │ │ + ldr r2, [pc, #64] @ 8ee58 <__cxa_atexit@plt+0x82a24> │ │ │ │ + add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ + str r2, [r7, #4]! │ │ │ │ + str r8, [r7, #8] │ │ │ │ mov r5, r3 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r7, [pc, #12] @ 902cc <__cxa_atexit@plt+0x83e98> │ │ │ │ + mov r8, r7 │ │ │ │ + b 8ece8 <__cxa_atexit@plt+0x828b4> │ │ │ │ + mov r6, r7 │ │ │ │ + b 8ee40 <__cxa_atexit@plt+0x82a0c> │ │ │ │ + mov r7, #12 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #8] @ 8ee50 <__cxa_atexit@plt+0x82a1c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq ip, pc, r8, lsr pc @ │ │ │ │ - biceq ip, pc, ip, lsl #30 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 902f4 <__cxa_atexit@plt+0x83ec0> │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #32] @ 9031c <__cxa_atexit@plt+0x83ee8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #28] @ 90320 <__cxa_atexit@plt+0x83eec> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add sl, r2, #2 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r8, [pc, #12] @ 90324 <__cxa_atexit@plt+0x83ef0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrdeq r9, [r5, #168]! @ 0xa8 │ │ │ │ - mvneq r9, r0, lsr sp │ │ │ │ - biceq ip, pc, r8, lsr #29 │ │ │ │ + biceq sp, pc, r4, asr lr @ │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ - b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ - strheq ip, [pc, #224] @ 90424 <__cxa_atexit@plt+0x83ff0> │ │ │ │ - andeq r0, r3, pc │ │ │ │ + mov r8, r7 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ + biceq sp, pc, r8, lsl lr @ │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 9036c <__cxa_atexit@plt+0x83f38> │ │ │ │ - ldr r5, [pc, #28] @ 9037c <__cxa_atexit@plt+0x83f48> │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 8eea0 <__cxa_atexit@plt+0x82a6c> │ │ │ │ + ldr r5, [pc, #28] @ 8eeb0 <__cxa_atexit@plt+0x82a7c> │ │ │ │ add r5, pc, r5 │ │ │ │ - str r5, [r3] │ │ │ │ - mov r5, r3 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r7, [pc, #12] @ 90380 <__cxa_atexit@plt+0x83f4c> │ │ │ │ + str r5, [r7] │ │ │ │ + mov r5, r7 │ │ │ │ + b 8ece8 <__cxa_atexit@plt+0x828b4> │ │ │ │ + ldr r7, [pc, #12] @ 8eeb4 <__cxa_atexit@plt+0x82a80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff78 │ │ │ │ - biceq ip, pc, r4, lsl #29 │ │ │ │ - biceq ip, pc, ip, lsr #29 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + strdeq sp, [pc, #220] @ 8ef98 <__cxa_atexit@plt+0x82b64> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 8bbac <__cxa_atexit@plt+0x7f778> │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 903e0 <__cxa_atexit@plt+0x83fac> │ │ │ │ - ldr r2, [pc, #88] @ 903fc <__cxa_atexit@plt+0x83fc8> │ │ │ │ + bhi 8eefc <__cxa_atexit@plt+0x82ac8> │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r2, [pc, #24] @ 8ef04 <__cxa_atexit@plt+0x82ad0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 903e8 <__cxa_atexit@plt+0x83fb4> │ │ │ │ - ldr r7, [pc, #64] @ 90400 <__cxa_atexit@plt+0x83fcc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-12]! │ │ │ │ - tst r8, #3 │ │ │ │ - beq 903d4 <__cxa_atexit@plt+0x83fa0> │ │ │ │ - mov r7, r8 │ │ │ │ - b 90844 <__cxa_atexit@plt+0x84410> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 90404 <__cxa_atexit@plt+0x83fd0> │ │ │ │ + mvneq sl, r0, lsl #29 │ │ │ │ + biceq sp, pc, r0, lsl #27 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 8ef44 <__cxa_atexit@plt+0x82b10> │ │ │ │ + ldr r3, [pc, #40] @ 8ef5c <__cxa_atexit@plt+0x82b28> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r7, #4]! │ │ │ │ + str r8, [r7, #8] │ │ │ │ + mov r8, r7 │ │ │ │ + b 8ece8 <__cxa_atexit@plt+0x828b4> │ │ │ │ + ldr r7, [pc, #20] @ 8ef60 <__cxa_atexit@plt+0x82b2c> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq r9, [r5, #144]! @ 0x90 │ │ │ │ - andeq r0, r0, r0, lsl #9 │ │ │ │ - biceq ip, pc, r8, asr #28 │ │ │ │ + @ instruction: 0xffffff9c │ │ │ │ + biceq sp, pc, r0, ror #26 │ │ │ │ + @ instruction: 0x01b89d3e │ │ │ │ + andeq r0, r2, r1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b89d5f │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b89d83 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r2 │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b89da8 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r2, r4 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b89dcb │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b89deb │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r1, r3 │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + b 8f180 <__cxa_atexit@plt+0x82d4c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 9044c <__cxa_atexit@plt+0x84018> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f068 <__cxa_atexit@plt+0x82c34> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f060 <__cxa_atexit@plt+0x82c2c> │ │ │ │ + ldr r3, [pc, #56] @ 8f070 <__cxa_atexit@plt+0x82c3c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #52] @ 8f074 <__cxa_atexit@plt+0x82c40> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #3 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffc4 │ │ │ │ + mvneq sl, ip, lsr #26 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f0a8 <__cxa_atexit@plt+0x82c74> │ │ │ │ + ldr r3, [pc, #28] @ 8f0b0 <__cxa_atexit@plt+0x82c7c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #56] @ 90464 <__cxa_atexit@plt+0x84030> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - sub r7, r5, #28 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 90454 <__cxa_atexit@plt+0x84020> │ │ │ │ - str r2, [r5, #-16]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - mov r7, fp │ │ │ │ - b 90498 <__cxa_atexit@plt+0x84064> │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + b 8f180 <__cxa_atexit@plt+0x82d4c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ + ldrdeq sl, [r5, #200]! @ 0xc8 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f0e4 <__cxa_atexit@plt+0x82cb0> │ │ │ │ + ldr r3, [pc, #28] @ 8f0ec <__cxa_atexit@plt+0x82cb8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, asr #18 │ │ │ │ + @ instruction: 0x01e5ac9c │ │ │ │ andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + b 8f180 <__cxa_atexit@plt+0x82d4c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ - sub r3, r5, #20 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 90490 <__cxa_atexit@plt+0x8405c> │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f164 <__cxa_atexit@plt+0x82d30> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f15c <__cxa_atexit@plt+0x82d28> │ │ │ │ + ldr r3, [pc, #56] @ 8f16c <__cxa_atexit@plt+0x82d38> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #52] @ 8f170 <__cxa_atexit@plt+0x82d3c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #3 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffc4 │ │ │ │ + mvneq sl, r0, lsr ip │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 8f1b8 <__cxa_atexit@plt+0x82d84> │ │ │ │ + ldr r7, [pc, #52] @ 8f1c8 <__cxa_atexit@plt+0x82d94> │ │ │ │ + add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ - mov r7, fp │ │ │ │ - b 90498 <__cxa_atexit@plt+0x84064> │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - mov fp, r7 │ │ │ │ - ldm r5, {r3, r7} │ │ │ │ - ldr r2, [r3, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - ldr r1, [pc, #120] @ 90528 <__cxa_atexit@plt+0x840f4> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r2, [r5, #4] │ │ │ │ - str r3, [r5, #-4] │ │ │ │ - mov r3, r5 │ │ │ │ - str r1, [r3, #-8]! │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 904f8 <__cxa_atexit@plt+0x840c4> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 90504 <__cxa_atexit@plt+0x840d0> │ │ │ │ - ldr r1, [pc, #84] @ 9052c <__cxa_atexit@plt+0x840f8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - tst r2, #3 │ │ │ │ - beq 90518 <__cxa_atexit@plt+0x840e4> │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 90594 <__cxa_atexit@plt+0x84160> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #8 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r2] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - strheq r0, [r0], -r8 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9056c <__cxa_atexit@plt+0x84138> │ │ │ │ - ldr r3, [pc, #60] @ 90588 <__cxa_atexit@plt+0x84154> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r2, [r2, #6] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 90580 <__cxa_atexit@plt+0x8414c> │ │ │ │ - b 90594 <__cxa_atexit@plt+0x84160> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #16 │ │ │ │ + tst r9, #3 │ │ │ │ + beq 8f1ac <__cxa_atexit@plt+0x82d78> │ │ │ │ + mov r7, r9 │ │ │ │ + b 8f1d8 <__cxa_atexit@plt+0x82da4> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #12] @ 8f1cc <__cxa_atexit@plt+0x82d98> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + strdeq sp, [pc, #172] @ 8f280 <__cxa_atexit@plt+0x82e4c> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - ldr r2, [pc, #200] @ 90670 <__cxa_atexit@plt+0x8423c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 905f8 <__cxa_atexit@plt+0x841c4> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 905e4 <__cxa_atexit@plt+0x841b0> │ │ │ │ - ldr r3, [pc, #168] @ 90674 <__cxa_atexit@plt+0x84240> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r5] │ │ │ │ - str r3, [r5] │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 90604 <__cxa_atexit@plt+0x841d0> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9060c <__cxa_atexit@plt+0x841d8> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - str r7, [r5, #12] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r7, fp │ │ │ │ - b 90498 <__cxa_atexit@plt+0x84064> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ + beq 8f254 <__cxa_atexit@plt+0x82e20> │ │ │ │ + cmp r2, #3 │ │ │ │ + bne 8f2b4 <__cxa_atexit@plt+0x82e80> │ │ │ │ + bic r2, r7, #3 │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrh r1, [r2, #-2] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #28 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 90660 <__cxa_atexit@plt+0x8422c> │ │ │ │ - ldr r7, [pc, #84] @ 90678 <__cxa_atexit@plt+0x84244> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - str r7, [r6, #4]! │ │ │ │ - ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #60] @ 9067c <__cxa_atexit@plt+0x84248> │ │ │ │ + cmp r1, #3 │ │ │ │ + beq 8f2f4 <__cxa_atexit@plt+0x82ec0> │ │ │ │ + cmp r1, #4 │ │ │ │ + bne 8f30c <__cxa_atexit@plt+0x82ed8> │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 8f35c <__cxa_atexit@plt+0x82f28> │ │ │ │ + ldr r8, [pc, #352] @ 8f384 <__cxa_atexit@plt+0x82f50> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #348] @ 8f388 <__cxa_atexit@plt+0x82f54> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r2, [r6, #12] │ │ │ │ - str lr, [r6, #16] │ │ │ │ - str r1, [r6, #20] │ │ │ │ - str r6, [r6, #24] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - mov r6, #28 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -ip │ │ │ │ - andeq r0, r0, r4, lsl #3 │ │ │ │ - @ instruction: 0xfffffde8 │ │ │ │ - mvneq r9, ip, asr r7 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - beq 906b8 <__cxa_atexit@plt+0x84284> │ │ │ │ - ldr r3, [pc, #164] @ 90740 <__cxa_atexit@plt+0x8430c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, r5 │ │ │ │ - ldr r7, [r2, #4]! │ │ │ │ - str r3, [r2] │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 906cc <__cxa_atexit@plt+0x84298> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 906d8 <__cxa_atexit@plt+0x842a4> │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - str r7, [r5, #16] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r7, fp │ │ │ │ - b 90498 <__cxa_atexit@plt+0x84064> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ + ldr r1, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + mov r2, r6 │ │ │ │ + str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + sub r8, r6, #16 │ │ │ │ + stm r8, {r3, r7, lr} │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #28 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 9072c <__cxa_atexit@plt+0x842f8> │ │ │ │ - ldr r7, [pc, #84] @ 90744 <__cxa_atexit@plt+0x84310> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ - str r7, [r6, #4]! │ │ │ │ - ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #60] @ 90748 <__cxa_atexit@plt+0x84314> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 8f338 <__cxa_atexit@plt+0x82f04> │ │ │ │ + ldr r8, [pc, #268] @ 8f378 <__cxa_atexit@plt+0x82f44> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #264] @ 8f37c <__cxa_atexit@plt+0x82f48> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr lr, [pc, #260] @ 8f380 <__cxa_atexit@plt+0x82f4c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r2, [r6, #12] │ │ │ │ - str lr, [r6, #16] │ │ │ │ - str r1, [r6, #20] │ │ │ │ - str r6, [r6, #24] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - mov r6, #28 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r0, [r0], -r4 │ │ │ │ - @ instruction: 0xfffffd1c │ │ │ │ - @ instruction: 0x01e59690 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 90774 <__cxa_atexit@plt+0x84340> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - str r7, [r5, #12] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r7, fp │ │ │ │ - b 90498 <__cxa_atexit@plt+0x84064> │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + mov r1, r6 │ │ │ │ + str r9, [r1, #-40]! @ 0xffffffd8 │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #-24]! @ 0xffffffe8 │ │ │ │ + sub r8, r6, #16 │ │ │ │ + stm r8, {r2, r3, lr} │ │ │ │ + stmda r6, {r0, r1} │ │ │ │ + str r3, [r6, #-32] @ 0xffffffe0 │ │ │ │ + str r7, [r6, #-28] @ 0xffffffe4 │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #28 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 907c8 <__cxa_atexit@plt+0x84394> │ │ │ │ - ldr r7, [pc, #76] @ 907d8 <__cxa_atexit@plt+0x843a4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - str r7, [r6, #4]! │ │ │ │ - ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #52] @ 907dc <__cxa_atexit@plt+0x843a8> │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 8f344 <__cxa_atexit@plt+0x82f10> │ │ │ │ + ldr r2, [pc, #164] @ 8f370 <__cxa_atexit@plt+0x82f3c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #160] @ 8f374 <__cxa_atexit@plt+0x82f40> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r2, [r6, #12] │ │ │ │ - str lr, [r6, #16] │ │ │ │ - str r1, [r6, #20] │ │ │ │ - str r6, [r6, #24] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r1, r6 │ │ │ │ + str r2, [r1, #-20]! @ 0xffffffec │ │ │ │ + stmdb r6, {r3, r7, lr} │ │ │ │ + str r1, [r6] │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - mov r6, #28 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 8f350 <__cxa_atexit@plt+0x82f1c> │ │ │ │ + ldr r3, [pc, #100] @ 8f36c <__cxa_atexit@plt+0x82f38> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + b 8f320 <__cxa_atexit@plt+0x82eec> │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 8f350 <__cxa_atexit@plt+0x82f1c> │ │ │ │ + ldr r3, [pc, #72] @ 8f368 <__cxa_atexit@plt+0x82f34> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r7, [r6] │ │ │ │ + sub r7, r6, #1 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffc80 │ │ │ │ - strdeq r9, [r5, #84]! @ 0x54 │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq sl, r8, lsl #25 │ │ │ │ + mvneq sl, r4, lsr #25 │ │ │ │ + @ instruction: 0xfffffd44 │ │ │ │ + ldrdeq sl, [r5, #204]! @ 0xcc │ │ │ │ + @ instruction: 0xfffffe4c │ │ │ │ + @ instruction: 0xfffffe08 │ │ │ │ + mvneq sl, r8, lsr sp │ │ │ │ + @ instruction: 0xfffffee8 │ │ │ │ + mvneq sl, ip, lsl #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #8 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 90820 <__cxa_atexit@plt+0x843ec> │ │ │ │ - ldr r7, [pc, #48] @ 90830 <__cxa_atexit@plt+0x843fc> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f3d0 <__cxa_atexit@plt+0x82f9c> │ │ │ │ + ldr r3, [pc, #36] @ 8f3e8 <__cxa_atexit@plt+0x82fb4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + stmda r6, {r3, r8} │ │ │ │ + sub r8, r6, #3 │ │ │ │ + b 8f180 <__cxa_atexit@plt+0x82d4c> │ │ │ │ + ldr r7, [pc, #20] @ 8f3ec <__cxa_atexit@plt+0x82fb8> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-4]! │ │ │ │ - tst r8, #3 │ │ │ │ - beq 90814 <__cxa_atexit@plt+0x843e0> │ │ │ │ - mov r7, r8 │ │ │ │ - b 90844 <__cxa_atexit@plt+0x84410> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 90834 <__cxa_atexit@plt+0x84400> │ │ │ │ + @ instruction: 0xffffffd0 │ │ │ │ + biceq sp, pc, r8, ror #17 │ │ │ │ + biceq sp, pc, ip, ror #17 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ + biceq sp, pc, ip, asr #17 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f454 <__cxa_atexit@plt+0x83020> │ │ │ │ + ldr r3, [pc, #52] @ 8f46c <__cxa_atexit@plt+0x83038> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #48] @ 8f470 <__cxa_atexit@plt+0x8303c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + stmdb r6, {r3, r8} │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #7 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + ldr r7, [pc, #24] @ 8f474 <__cxa_atexit@plt+0x83040> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq ip, pc, r0, lsl sl @ │ │ │ │ - strdeq ip, [pc, #152] @ 908d8 <__cxa_atexit@plt+0x844a4> │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 908e0 <__cxa_atexit@plt+0x844ac> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #176] @ 90914 <__cxa_atexit@plt+0x844e0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 908f4 <__cxa_atexit@plt+0x844c0> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r2, r6, #24 │ │ │ │ - cmp r1, r2 │ │ │ │ - bcc 90900 <__cxa_atexit@plt+0x844cc> │ │ │ │ - ldr sl, [pc, #140] @ 9091c <__cxa_atexit@plt+0x844e8> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr r8, [pc, #136] @ 90920 <__cxa_atexit@plt+0x844ec> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #132] @ 90924 <__cxa_atexit@plt+0x844f0> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r1, r2, #7 │ │ │ │ - ldr ip, [r7, #3] │ │ │ │ + @ instruction: 0xffffffc4 │ │ │ │ + mvneq sl, r0, ror r9 │ │ │ │ + biceq sp, pc, r4, lsl #17 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f4a4 <__cxa_atexit@plt+0x83070> │ │ │ │ + ldr r3, [pc, #24] @ 8f4ac <__cxa_atexit@plt+0x83078> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq sl, [r5, #136]! @ 0x88 │ │ │ │ + biceq sp, pc, ip, lsr #16 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - str sl, [r5, #-4] │ │ │ │ - str r1, [r5] │ │ │ │ - str r8, [r6, #4]! │ │ │ │ - str r0, [r6, #8] │ │ │ │ - str lr, [r6, #12] │ │ │ │ - str ip, [r6, #16] │ │ │ │ - str r6, [r6, #20] │ │ │ │ - ldr r8, [pc, #84] @ 90928 <__cxa_atexit@plt+0x844f4> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - ldr r7, [pc, #48] @ 90918 <__cxa_atexit@plt+0x844e4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ + biceq sp, pc, r0, lsl r8 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f518 <__cxa_atexit@plt+0x830e4> │ │ │ │ + ldr r3, [pc, #52] @ 8f528 <__cxa_atexit@plt+0x830f4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #48] @ 8f52c <__cxa_atexit@plt+0x830f8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r1, r9, sl} │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r8, r6, #7 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + strheq sl, [r5, #132]! @ 0x84 │ │ │ │ + biceq sp, pc, ip, lsr #15 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f57c <__cxa_atexit@plt+0x83148> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r0, [pc, #40] @ 8f58c <__cxa_atexit@plt+0x83158> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + stmda r6, {r1, r8} │ │ │ │ + mov r9, r6 │ │ │ │ + str r0, [r9, #-16]! │ │ │ │ + mov r8, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mov r6, #24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r0, lsl #9 │ │ │ │ - andeq r0, r0, r4, lsr #2 │ │ │ │ - @ instruction: 0xfffffaf4 │ │ │ │ - @ instruction: 0xfffffbd0 │ │ │ │ - mvneq r9, r8, ror r7 │ │ │ │ - biceq ip, pc, r4, lsl #18 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ + @ instruction: 0xffffff74 │ │ │ │ + biceq sp, pc, ip, asr #14 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ + biceq sp, pc, r0, lsr r7 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 90994 <__cxa_atexit@plt+0x84560> │ │ │ │ - ldr r8, [pc, #76] @ 909a0 <__cxa_atexit@plt+0x8456c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #72] @ 909a4 <__cxa_atexit@plt+0x84570> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f624 <__cxa_atexit@plt+0x831f0> │ │ │ │ + ldr lr, [pc, #96] @ 8f634 <__cxa_atexit@plt+0x83200> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ - sub r1, r6, #7 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r9, [r7, #7] │ │ │ │ - str r8, [r5] │ │ │ │ - str r1, [r5, #4] │ │ │ │ - str lr, [r3, #4]! │ │ │ │ - ldr r1, [pc, #40] @ 909a8 <__cxa_atexit@plt+0x84574> │ │ │ │ - add r1, pc, r1 │ │ │ │ - add lr, r3, #8 │ │ │ │ - stm lr, {r0, r1, r2, r3} │ │ │ │ - ldr r8, [pc, #28] @ 909ac <__cxa_atexit@plt+0x84578> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ + ldr r2, [pc, #92] @ 8f638 <__cxa_atexit@plt+0x83204> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + ldr r3, [pc, #72] @ 8f63c <__cxa_atexit@plt+0x83208> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r1, [pc, #64] @ 8f640 <__cxa_atexit@plt+0x8320c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r3, [r6, #-16] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #7 │ │ │ │ + sub sl, r6, #18 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #24 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0xfffffa30 │ │ │ │ - @ instruction: 0xfffffaf0 │ │ │ │ - strheq r9, [r5, #108]! @ 0x6c │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r8, r7 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 909d8 <__cxa_atexit@plt+0x845a4> │ │ │ │ - stm r5, {r7, r8} │ │ │ │ - mov r7, fp │ │ │ │ - b 90498 <__cxa_atexit@plt+0x84064> │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq ip, pc, r4, ror #16 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 90a4c <__cxa_atexit@plt+0x84618> │ │ │ │ - ldr r2, [pc, #96] @ 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + ldrdeq sl, [r5, #116]! @ 0x74 │ │ │ │ + mvneq sl, r8, ror #15 │ │ │ │ + @ instruction: 0x01e5a794 │ │ │ │ + @ instruction: 0x01cfd69c │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f6b4 <__cxa_atexit@plt+0x83280> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f6ac <__cxa_atexit@plt+0x83278> │ │ │ │ + ldr r3, [pc, #72] @ 8f6bc <__cxa_atexit@plt+0x83288> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [r7, #16] │ │ │ │ + ldr r8, [r7, #20] │ │ │ │ + ldr r0, [pc, #44] @ 8f6c0 <__cxa_atexit@plt+0x8328c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r0, [r9, #-16]! │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strdeq sl, [r5, #104]! @ 0x68 │ │ │ │ + @ instruction: 0xffffff24 │ │ │ │ + biceq sp, pc, r8, lsl r6 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f734 <__cxa_atexit@plt+0x83300> │ │ │ │ + ldr lr, [pc, #88] @ 8f744 <__cxa_atexit@plt+0x83310> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #84] @ 8f748 <__cxa_atexit@plt+0x83314> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r3, {r2, r7} │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldm r7, {r1, r3, r7} │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r9, [pc, #68] @ 8f74c <__cxa_atexit@plt+0x83318> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr ip, [r5] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-32]! @ 0xffffffe0 │ │ │ │ + sub lr, r6, #24 │ │ │ │ + stm lr, {r1, r3, r8} │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r9, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff60 │ │ │ │ + mvneq sl, ip, ror #13 │ │ │ │ + mvneq sl, ip, lsl #13 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f77c <__cxa_atexit@plt+0x83348> │ │ │ │ + ldr r3, [pc, #24] @ 8f784 <__cxa_atexit@plt+0x83350> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - sub r7, r3, #12 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 90a58 <__cxa_atexit@plt+0x84624> │ │ │ │ - ldr r5, [pc, #72] @ 90a6c <__cxa_atexit@plt+0x84638> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r7] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 90a3c <__cxa_atexit@plt+0x84608> │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r8 │ │ │ │ - b 90dc0 <__cxa_atexit@plt+0x8498c> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r8 │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq sl, r0, lsl #12 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f7d0 <__cxa_atexit@plt+0x8339c> │ │ │ │ + ldr r3, [pc, #52] @ 8f7d8 <__cxa_atexit@plt+0x833a4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #36] @ 8f7dc <__cxa_atexit@plt+0x833a8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ + ldr r2, [pc, #28] @ 8f7e0 <__cxa_atexit@plt+0x833ac> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #217 @ 0xd9 │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + b 19c2634 <__cxa_atexit@plt+0x19b6200> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ + mvneq sl, r8, asr #11 │ │ │ │ + mvneq sl, r8, lsl #14 │ │ │ │ + mvneq sl, ip, ror #11 │ │ │ │ + strdeq sp, [pc, #76] @ 8f838 <__cxa_atexit@plt+0x83404> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f824 <__cxa_atexit@plt+0x833f0> │ │ │ │ + ldr r3, [pc, #40] @ 8f82c <__cxa_atexit@plt+0x833f8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #28] @ 8f830 <__cxa_atexit@plt+0x833fc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr sl, [r7, #12] │ │ │ │ + add r9, r3, #217 @ 0xd9 │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 90a70 <__cxa_atexit@plt+0x8463c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + mvneq sl, r8, ror #10 │ │ │ │ + @ instruction: 0x01e5a59c │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f864 <__cxa_atexit@plt+0x83430> │ │ │ │ + ldr r3, [pc, #28] @ 8f86c <__cxa_atexit@plt+0x83438> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, ror #6 │ │ │ │ - muleq r0, r8, r3 │ │ │ │ - strdeq ip, [pc, #112] @ 90ae8 <__cxa_atexit@plt+0x846b4> │ │ │ │ - biceq ip, pc, r8, asr #15 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 90ac0 <__cxa_atexit@plt+0x8468c> │ │ │ │ - ldr r2, [pc, #52] @ 90ac8 <__cxa_atexit@plt+0x84694> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ 90acc <__cxa_atexit@plt+0x84698> │ │ │ │ + mvneq sl, ip, lsl r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f8d0 <__cxa_atexit@plt+0x8349c> │ │ │ │ + ldr lr, [pc, #80] @ 8f8e0 <__cxa_atexit@plt+0x834ac> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #76] @ 8f8e4 <__cxa_atexit@plt+0x834b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ 90ad0 <__cxa_atexit@plt+0x8469c> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r8, [pc, #56] @ 8f8e8 <__cxa_atexit@plt+0x834b4> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r0, r7, r8} │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - ldrdeq r9, [r5, #36]! @ 0x24 │ │ │ │ - @ instruction: 0x01e5959c │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ + @ instruction: 0xffffffa8 │ │ │ │ + mvneq sl, r4, ror #13 │ │ │ │ + mvneq sl, r4, ror #9 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f934 <__cxa_atexit@plt+0x83500> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r0, [pc, #40] @ 8f944 <__cxa_atexit@plt+0x83510> │ │ │ │ + add r0, pc, r0 │ │ │ │ + stmdb r6, {r2, r8} │ │ │ │ + str r1, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r0, [r9, #-16]! │ │ │ │ + mov r8, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff58 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8f9b0 <__cxa_atexit@plt+0x8357c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 90b08 <__cxa_atexit@plt+0x846d4> │ │ │ │ - ldr r2, [pc, #28] @ 90b14 <__cxa_atexit@plt+0x846e0> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8f9a8 <__cxa_atexit@plt+0x83574> │ │ │ │ + ldr r3, [pc, #68] @ 8f9b8 <__cxa_atexit@plt+0x83584> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r2, [pc, #56] @ 8f9bc <__cxa_atexit@plt+0x83588> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7, r8} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx r0 │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [pc, #40] @ 8f9c0 <__cxa_atexit@plt+0x8358c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmda r6, {r1, r2, r7} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r9, ip, lsr #5 │ │ │ │ - biceq ip, pc, r4, lsr #14 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #16 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 90ba4 <__cxa_atexit@plt+0x84770> │ │ │ │ - ldr lr, [pc, #132] @ 90bc0 <__cxa_atexit@plt+0x8478c> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strdeq sl, [r5, #56]! @ 0x38 │ │ │ │ + mvneq sl, r8, asr r4 │ │ │ │ + strdeq sl, [r5, #60]! @ 0x3c │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8fa24 <__cxa_atexit@plt+0x835f0> │ │ │ │ + ldr lr, [pc, #80] @ 8fa34 <__cxa_atexit@plt+0x83600> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #120] @ 90bc4 <__cxa_atexit@plt+0x84790> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str lr, [r3, #-16] │ │ │ │ - stmdb r3, {r0, r1, r7} │ │ │ │ - tst r2, #3 │ │ │ │ - beq 90b98 <__cxa_atexit@plt+0x84764> │ │ │ │ - ldr r7, [r3, #-12] │ │ │ │ - ldr r9, [r2, #7] │ │ │ │ - sub r2, r3, #20 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 90bb0 <__cxa_atexit@plt+0x8477c> │ │ │ │ - ldr r3, [pc, #80] @ 90bc8 <__cxa_atexit@plt+0x84794> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - str r3, [r2] │ │ │ │ - str r1, [r5] │ │ │ │ - ldr r5, [pc, #64] @ 90bcc <__cxa_atexit@plt+0x84798> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r2 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r0, [r2] │ │ │ │ - mov r7, r2 │ │ │ │ + ldr r2, [pc, #76] @ 8fa38 <__cxa_atexit@plt+0x83604> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r8, [pc, #56] @ 8fa3c <__cxa_atexit@plt+0x83608> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r3, r6 │ │ │ │ + str lr, [r3, #-24]! @ 0xffffffe8 │ │ │ │ + str r1, [r6, #-16] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #28 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ + @ instruction: 0xffffff68 │ │ │ │ + @ instruction: 0x01e5a590 │ │ │ │ + @ instruction: 0x01e5a390 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8faac <__cxa_atexit@plt+0x83678> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8faa4 <__cxa_atexit@plt+0x83670> │ │ │ │ + ldr r3, [pc, #72] @ 8fab4 <__cxa_atexit@plt+0x83680> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [r7, #16] │ │ │ │ + ldr r8, [r7, #20] │ │ │ │ + ldr r0, [pc, #44] @ 8fab8 <__cxa_atexit@plt+0x83684> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r0, [r9, #-16]! │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - sub r5, r3, #8 │ │ │ │ + mvneq sl, r0, lsl #6 │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8fb28 <__cxa_atexit@plt+0x836f4> │ │ │ │ + ldr lr, [pc, #88] @ 8fb38 <__cxa_atexit@plt+0x83704> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #84] @ 8fb3c <__cxa_atexit@plt+0x83708> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldm r7, {r1, r3, r7} │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r9, [pc, #68] @ 8fb40 <__cxa_atexit@plt+0x8370c> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr ip, [r5] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-32]! @ 0xffffffe0 │ │ │ │ + str r1, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str r8, [r6, #-20] @ 0xffffffec │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r3, r7, r9} │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r8, r9 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - mvneq r9, r8, lsr #4 │ │ │ │ - andeq r0, r0, r0, lsr #2 │ │ │ │ - mvneq r9, r4, asr #9 │ │ │ │ - biceq ip, pc, ip, ror #12 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - ldr r9, [r3, #7] │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 90c1c <__cxa_atexit@plt+0x847e8> │ │ │ │ - ldr r2, [pc, #48] @ 90c2c <__cxa_atexit@plt+0x847f8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - str r2, [r5, #-4] │ │ │ │ - stm r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #32] @ 90c30 <__cxa_atexit@plt+0x847fc> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r8, r9 │ │ │ │ + @ instruction: 0xffffff64 │ │ │ │ + strdeq sl, [r5, #40]! @ 0x28 │ │ │ │ + @ instruction: 0x01e5a298 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8fb70 <__cxa_atexit@plt+0x8373c> │ │ │ │ + ldr r3, [pc, #24] @ 8fb78 <__cxa_atexit@plt+0x83744> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - mvneq r9, r0, asr #8 │ │ │ │ - biceq ip, pc, r4, lsl #12 │ │ │ │ + mvneq sl, ip, lsl #4 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8fbac <__cxa_atexit@plt+0x83778> │ │ │ │ + ldr r3, [pc, #28] @ 8fbb4 <__cxa_atexit@plt+0x83780> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 8fbc4 <__cxa_atexit@plt+0x83790> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq sl, [r5, #20]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov r9, r8 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 90c7c <__cxa_atexit@plt+0x84848> │ │ │ │ - ldr r2, [pc, #44] @ 90c88 <__cxa_atexit@plt+0x84854> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - str r2, [r5, #-12] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #28] @ 90c8c <__cxa_atexit@plt+0x84858> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8fc00 <__cxa_atexit@plt+0x837cc> │ │ │ │ + ldr r3, [pc, #48] @ 8fc08 <__cxa_atexit@plt+0x837d4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 8fbf4 <__cxa_atexit@plt+0x837c0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 8fc14 <__cxa_atexit@plt+0x837e0> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r9, r0, ror #7 │ │ │ │ - biceq ip, pc, ip, lsr #11 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 90d1c <__cxa_atexit@plt+0x848e8> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #52 @ 0x34 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 90d30 <__cxa_atexit@plt+0x848fc> │ │ │ │ - ldr r2, [pc, #128] @ 90d40 <__cxa_atexit@plt+0x8490c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ 90d44 <__cxa_atexit@plt+0x84910> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str r2, [r6, #4]! │ │ │ │ - ldr r2, [r5, #-4] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - ldr r8, [pc, #104] @ 90d48 <__cxa_atexit@plt+0x84914> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #12]! │ │ │ │ - ldr lr, [pc, #92] @ 90d4c <__cxa_atexit@plt+0x84918> │ │ │ │ + bne 8fc70 <__cxa_atexit@plt+0x8383c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8fc84 <__cxa_atexit@plt+0x83850> │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r8, [pc, #84] @ 8fc90 <__cxa_atexit@plt+0x8385c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #80] @ 8fc94 <__cxa_atexit@plt+0x83860> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - mov r7, r6 │ │ │ │ - str lr, [r7, #28]! │ │ │ │ - str r6, [r6, #36] @ 0x24 │ │ │ │ - str r8, [r6, #40] @ 0x28 │ │ │ │ - str r7, [r6, #44] @ 0x2c │ │ │ │ - str r1, [r6, #48] @ 0x30 │ │ │ │ - str r2, [r6, #20] │ │ │ │ - str r6, [r6, #24] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + mov r2, r6 │ │ │ │ + str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ - add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ - mov r6, #52 @ 0x34 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffdbc │ │ │ │ - @ instruction: 0xfffffe58 │ │ │ │ - strheq r9, [r5, #12]! │ │ │ │ - mvneq r9, r4, asr #4 │ │ │ │ - biceq ip, pc, r8, ror #9 │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + mvneq sl, r0, asr r1 │ │ │ │ + biceq sp, pc, r4, lsr r0 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8fcec <__cxa_atexit@plt+0x838b8> │ │ │ │ + ldr r3, [pc, #60] @ 8fcf4 <__cxa_atexit@plt+0x838c0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #52] @ 8fcf8 <__cxa_atexit@plt+0x838c4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + ldr r3, [pc, #40] @ 8fcfc <__cxa_atexit@plt+0x838c8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #28] @ 8fd00 <__cxa_atexit@plt+0x838cc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strheq sl, [r5, #4]! │ │ │ │ + @ instruction: 0x01e5a094 │ │ │ │ + mvneq sl, ip, lsl #1 │ │ │ │ + ldrdeq sl, [r5, #40]! @ 0x28 │ │ │ │ + biceq ip, pc, r4, asr #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #4 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 90d98 <__cxa_atexit@plt+0x84964> │ │ │ │ - ldr r7, [pc, #52] @ 90dac <__cxa_atexit@plt+0x84978> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 90d8c <__cxa_atexit@plt+0x84958> │ │ │ │ - mov r7, r8 │ │ │ │ - b 90dc0 <__cxa_atexit@plt+0x8498c> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8fd48 <__cxa_atexit@plt+0x83914> │ │ │ │ + ldr r3, [pc, #40] @ 8fd50 <__cxa_atexit@plt+0x8391c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 8fd40 <__cxa_atexit@plt+0x8390c> │ │ │ │ + b 8fd60 <__cxa_atexit@plt+0x8392c> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 90db0 <__cxa_atexit@plt+0x8497c> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - strheq ip, [pc, #64] @ 90df8 <__cxa_atexit@plt+0x849c4> │ │ │ │ - @ instruction: 0x01cfc494 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq ip, pc, r8, ror pc @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - and r6, r7, #3 │ │ │ │ - cmp r6, #2 │ │ │ │ - bne 90e38 <__cxa_atexit@plt+0x84a04> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r3, #20 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 90e50 <__cxa_atexit@plt+0x84a1c> │ │ │ │ - ldr r2, [pc, #132] @ 90e6c <__cxa_atexit@plt+0x84a38> │ │ │ │ + ldr r3, [pc, #12] @ 8fd74 <__cxa_atexit@plt+0x83940> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq ip, pc, r4, asr pc @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8fdc8 <__cxa_atexit@plt+0x83994> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #52] @ 8fdd4 <__cxa_atexit@plt+0x839a0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r1, [pc, #120] @ 90e70 <__cxa_atexit@plt+0x84a3c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r7, [r3, #8] │ │ │ │ - str r1, [r3, #12] │ │ │ │ - str r3, [r3, #16] │ │ │ │ - sub r7, r6, #3 │ │ │ │ - sub r2, r5, #8 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 90e5c <__cxa_atexit@plt+0x84a28> │ │ │ │ - ldr r1, [pc, #88] @ 90e78 <__cxa_atexit@plt+0x84a44> │ │ │ │ + ldr r1, [pc, #48] @ 8fdd8 <__cxa_atexit@plt+0x839a4> │ │ │ │ add r1, pc, r1 │ │ │ │ - stmda r5, {r1, r3, r7} │ │ │ │ - ldr r5, [pc, #80] @ 90e7c <__cxa_atexit@plt+0x84a48> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r2 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r7, [pc, #52] @ 90e74 <__cxa_atexit@plt+0x84a40> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ + str r7, [r6] │ │ │ │ + str r2, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + mov r8, r6 │ │ │ │ + str r1, [r8, #-8]! │ │ │ │ + add r5, r5, #8 │ │ │ │ + sub r7, r6, #15 │ │ │ │ + b 8fbc4 <__cxa_atexit@plt+0x83790> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - add r5, r5, #4 │ │ │ │ + @ instruction: 0xfffffe20 │ │ │ │ + @ instruction: 0xfffffef8 │ │ │ │ + strdeq ip, [pc, #224] @ 8fec4 <__cxa_atexit@plt+0x83a90> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 8fd14 <__cxa_atexit@plt+0x838e0> │ │ │ │ + ldrdeq ip, [pc, #228] @ 8fee0 <__cxa_atexit@plt+0x83aac> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8fe3c <__cxa_atexit@plt+0x83a08> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r1, [pc, #40] @ 8fe4c <__cxa_atexit@plt+0x83a18> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + mov r8, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r8, r9 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffc04 │ │ │ │ - @ instruction: 0xfffffe48 │ │ │ │ - mvneq r8, r8, lsr #30 │ │ │ │ - @ instruction: 0xfffffe78 │ │ │ │ - mvneq r9, r4, lsr #4 │ │ │ │ - biceq ip, pc, r0, ror r4 @ │ │ │ │ + @ instruction: 0xffffffc0 │ │ │ │ + biceq ip, pc, ip, ror lr @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #16 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 90f2c <__cxa_atexit@plt+0x84af8> │ │ │ │ - ldr lr, [pc, #148] @ 90f38 <__cxa_atexit@plt+0x84b04> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #136] @ 90f3c <__cxa_atexit@plt+0x84b08> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8fe98 <__cxa_atexit@plt+0x83a64> │ │ │ │ + ldr r2, [pc, #52] @ 8fea8 <__cxa_atexit@plt+0x83a74> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [pc, #36] @ 8feac <__cxa_atexit@plt+0x83a78> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - str lr, [r3, #-16] │ │ │ │ - stmdb r3, {r0, r1, r7} │ │ │ │ - tst r2, #3 │ │ │ │ - beq 90ef8 <__cxa_atexit@plt+0x84ac4> │ │ │ │ - ldr r1, [pc, #116] @ 90f40 <__cxa_atexit@plt+0x84b0c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r7, [r2, #7] │ │ │ │ - str r1, [r5] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 90f04 <__cxa_atexit@plt+0x84ad0> │ │ │ │ - sub r5, r3, #12 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 90f0c <__cxa_atexit@plt+0x84ad8> │ │ │ │ - ldr r3, [pc, #92] @ 90f4c <__cxa_atexit@plt+0x84b18> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - b 90f18 <__cxa_atexit@plt+0x84ae4> │ │ │ │ - ldr r0, [r2] │ │ │ │ - mov r7, r2 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + stmda r6, {r1, r2, r7} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + mov r7, r3 │ │ │ │ + b 8fd14 <__cxa_atexit@plt+0x838e0> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #48] @ 90f44 <__cxa_atexit@plt+0x84b10> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #36] @ 90f48 <__cxa_atexit@plt+0x84b14> │ │ │ │ + mvneq r9, r8, ror #30 │ │ │ │ + mvneq r9, ip, lsl #30 │ │ │ │ + biceq ip, pc, ip, lsl lr @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8ff18 <__cxa_atexit@plt+0x83ae4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8ff10 <__cxa_atexit@plt+0x83adc> │ │ │ │ + ldr r3, [pc, #64] @ 8ff20 <__cxa_atexit@plt+0x83aec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r1, [pc, #40] @ 8ff24 <__cxa_atexit@plt+0x83af0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strheq r0, [r0], -r4 │ │ │ │ - mvneq r8, r0, asr #29 │ │ │ │ - andeq r0, r0, r4, lsl #2 │ │ │ │ - andeq r0, r0, ip, lsr r1 │ │ │ │ - mvneq r9, r0, lsr r1 │ │ │ │ - andeq r0, r0, r8, lsr r1 │ │ │ │ - biceq ip, pc, r0, lsr #7 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #84] @ 90fb8 <__cxa_atexit@plt+0x84b84> │ │ │ │ - add r3, pc, r3 │ │ │ │ + mvneq r9, ip, lsl #29 │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + biceq ip, pc, r0, lsr #27 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 8ff94 <__cxa_atexit@plt+0x83b60> │ │ │ │ + ldr lr, [pc, #84] @ 8ffa4 <__cxa_atexit@plt+0x83b70> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #80] @ 8ffa8 <__cxa_atexit@plt+0x83b74> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - str r3, [r5] │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 90f90 <__cxa_atexit@plt+0x84b5c> │ │ │ │ - add r5, r5, #4 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 90f98 <__cxa_atexit@plt+0x84b64> │ │ │ │ - ldr r3, [pc, #60] @ 90fc4 <__cxa_atexit@plt+0x84b90> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - b 90fa4 <__cxa_atexit@plt+0x84b70> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r9, [pc, #60] @ 8ffac <__cxa_atexit@plt+0x83b78> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r3, r6 │ │ │ │ + str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r8, [r6, #-16] │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r9, [r6, #-8] │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ 90fbc <__cxa_atexit@plt+0x84b88> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 90fc0 <__cxa_atexit@plt+0x84b8c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - andeq r0, r0, ip, rrx │ │ │ │ - strheq r0, [r0], -r0 @ │ │ │ │ - mvneq r9, r4, lsr #1 │ │ │ │ - andeq r0, r0, r0, lsr #1 │ │ │ │ - biceq ip, pc, r8, lsr #6 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 90ff4 <__cxa_atexit@plt+0x84bc0> │ │ │ │ - ldr r3, [pc, #48] @ 9101c <__cxa_atexit@plt+0x84be8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - b 91000 <__cxa_atexit@plt+0x84bcc> │ │ │ │ - ldr r3, [pc, #24] @ 91014 <__cxa_atexit@plt+0x84be0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #12] @ 91018 <__cxa_atexit@plt+0x84be4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq r9, r8, asr #32 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - ldrdeq ip, [pc, #32] @ 91048 <__cxa_atexit@plt+0x84c14> │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 91044 <__cxa_atexit@plt+0x84c10> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #2 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq r8, ip, asr sp │ │ │ │ - biceq ip, pc, r8, lsr #5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9106c <__cxa_atexit@plt+0x84c38> │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff68 │ │ │ │ + mvneq r9, r8, lsl #29 │ │ │ │ + mvneq r9, r4, lsr #28 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 8ffdc <__cxa_atexit@plt+0x83ba8> │ │ │ │ + ldr r3, [pc, #24] @ 8ffe4 <__cxa_atexit@plt+0x83bb0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #2 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq r8, r4, lsr sp │ │ │ │ - biceq ip, pc, r0, lsl #5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - mov r2, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 910f8 <__cxa_atexit@plt+0x84cc4> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r6, r3, #28 │ │ │ │ - cmp r1, r6 │ │ │ │ - bcc 91100 <__cxa_atexit@plt+0x84ccc> │ │ │ │ - ldr r1, [pc, #108] @ 91114 <__cxa_atexit@plt+0x84ce0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ 91118 <__cxa_atexit@plt+0x84ce4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmdb r2, {r0, r7} │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ 9111c <__cxa_atexit@plt+0x84ce8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ 91120 <__cxa_atexit@plt+0x84cec> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ 91124 <__cxa_atexit@plt+0x84cf0> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - str r2, [r3, #8] │ │ │ │ - str r0, [r3, #12] │ │ │ │ - str lr, [r3, #16] │ │ │ │ - str r1, [r3, #20] │ │ │ │ - str r3, [r3, #24] │ │ │ │ - sub r9, r6, #6 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r6, r3 │ │ │ │ - b 91108 <__cxa_atexit@plt+0x84cd4> │ │ │ │ - mov r5, #28 │ │ │ │ - str r5, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffde0 │ │ │ │ - mvneq r8, r4, asr #25 │ │ │ │ - @ instruction: 0x01b885b0 │ │ │ │ - mvneq r8, r8, asr #25 │ │ │ │ - mvneq r8, r0, asr #25 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ + mvneq r9, r0, lsr #27 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 91160 <__cxa_atexit@plt+0x84d2c> │ │ │ │ - ldr r8, [pc, #36] @ 91168 <__cxa_atexit@plt+0x84d34> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ 9116c <__cxa_atexit@plt+0x84d38> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 90018 <__cxa_atexit@plt+0x83be4> │ │ │ │ + ldr r3, [pc, #28] @ 90020 <__cxa_atexit@plt+0x83bec> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 90030 <__cxa_atexit@plt+0x83bfc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b88540 │ │ │ │ - mvneq r8, r4, lsr #24 │ │ │ │ - ldrdeq ip, [pc, #8] @ 91180 <__cxa_atexit@plt+0x84d4c> │ │ │ │ + mvneq r9, r8, ror #26 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - sub r5, r5, #4 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 911b8 <__cxa_atexit@plt+0x84d84> │ │ │ │ - ldr r7, [pc, #52] @ 911cc <__cxa_atexit@plt+0x84d98> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5] │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9006c <__cxa_atexit@plt+0x83c38> │ │ │ │ + ldr r3, [pc, #48] @ 90074 <__cxa_atexit@plt+0x83c40> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq 911ac <__cxa_atexit@plt+0x84d78> │ │ │ │ + beq 90060 <__cxa_atexit@plt+0x83c2c> │ │ │ │ mov r7, r8 │ │ │ │ - b 90dc0 <__cxa_atexit@plt+0x8498c> │ │ │ │ + b 90080 <__cxa_atexit@plt+0x83c4c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 911d0 <__cxa_atexit@plt+0x84d9c> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffc24 │ │ │ │ - @ instruction: 0x01cfc090 │ │ │ │ - biceq ip, pc, r4, ror r0 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - sub r5, r5, #4 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 9121c <__cxa_atexit@plt+0x84de8> │ │ │ │ - ldr r7, [pc, #52] @ 91230 <__cxa_atexit@plt+0x84dfc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 91210 <__cxa_atexit@plt+0x84ddc> │ │ │ │ - mov r7, r8 │ │ │ │ - b 90dc0 <__cxa_atexit@plt+0x8498c> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 900dc <__cxa_atexit@plt+0x83ca8> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 900f0 <__cxa_atexit@plt+0x83cbc> │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r8, [pc, #84] @ 900fc <__cxa_atexit@plt+0x83cc8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #80] @ 90100 <__cxa_atexit@plt+0x83ccc> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + mov r2, r6 │ │ │ │ + str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 91234 <__cxa_atexit@plt+0x84e00> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffbc0 │ │ │ │ - biceq ip, pc, ip, lsr #32 │ │ │ │ - biceq ip, pc, r0, lsl r0 @ │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + mvneq r9, r4, ror #25 │ │ │ │ + biceq ip, pc, r8, asr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - sub r5, r5, #4 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 91280 <__cxa_atexit@plt+0x84e4c> │ │ │ │ - ldr r7, [pc, #52] @ 91294 <__cxa_atexit@plt+0x84e60> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 91274 <__cxa_atexit@plt+0x84e40> │ │ │ │ - mov r7, r8 │ │ │ │ - b 90dc0 <__cxa_atexit@plt+0x8498c> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 91298 <__cxa_atexit@plt+0x84e64> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffb5c │ │ │ │ - biceq fp, pc, r8, asr #31 │ │ │ │ - strdeq fp, [pc, #240] @ 91394 <__cxa_atexit@plt+0x84f60> │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #24 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 91314 <__cxa_atexit@plt+0x84ee0> │ │ │ │ - ldr lr, [pc, #96] @ 91320 <__cxa_atexit@plt+0x84eec> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r2, [r7, #16] │ │ │ │ - ldr r8, [pc, #80] @ 91324 <__cxa_atexit@plt+0x84ef0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - str lr, [r3, #-24] @ 0xffffffe8 │ │ │ │ - str r1, [r3, #-20] @ 0xffffffec │ │ │ │ - str r2, [r3, #-16] │ │ │ │ - str r0, [r3, #-12] │ │ │ │ - str r8, [r3, #-8] │ │ │ │ - str r7, [r3, #-4] │ │ │ │ - ldr r3, [pc, #52] @ 91328 <__cxa_atexit@plt+0x84ef4> │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 90158 <__cxa_atexit@plt+0x83d24> │ │ │ │ + ldr r3, [pc, #60] @ 90160 <__cxa_atexit@plt+0x83d2c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #3 │ │ │ │ - ldr r3, [pc, #44] @ 9132c <__cxa_atexit@plt+0x84ef8> │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #52] @ 90164 <__cxa_atexit@plt+0x83d30> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #1 │ │ │ │ - ldr r3, [pc, #36] @ 91330 <__cxa_atexit@plt+0x84efc> │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + ldr r3, [pc, #40] @ 90168 <__cxa_atexit@plt+0x83d34> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #1 │ │ │ │ - b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #28] @ 9016c <__cxa_atexit@plt+0x83d38> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r8, r0, lsr #21 │ │ │ │ - mvneq r8, r4, ror #26 │ │ │ │ - mvneq r8, ip, asr sp │ │ │ │ - mvneq r8, r4, asr sp │ │ │ │ - biceq fp, pc, r8, asr #30 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 91378 <__cxa_atexit@plt+0x84f44> │ │ │ │ - ldr r2, [pc, #40] @ 91384 <__cxa_atexit@plt+0x84f50> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #36] @ 91388 <__cxa_atexit@plt+0x84f54> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmib r3, {r1, r7} │ │ │ │ - ldr r9, [r5, #8] │ │ │ │ - str r2, [r5] │ │ │ │ - sub r8, r6, #2 │ │ │ │ - b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - mov r3, #8 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq r8, r0, lsl #26 │ │ │ │ - strdeq fp, [pc, #224] @ 91474 <__cxa_atexit@plt+0x85040> │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r8, r7 │ │ │ │ - ldr r7, [pc, #72] @ 913ec <__cxa_atexit@plt+0x84fb8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - str r7, [r3], #-8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 913dc <__cxa_atexit@plt+0x84fa8> │ │ │ │ - ldr r7, [pc, #52] @ 913f0 <__cxa_atexit@plt+0x84fbc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-4]! │ │ │ │ - tst r8, #3 │ │ │ │ - beq 913d0 <__cxa_atexit@plt+0x84f9c> │ │ │ │ - mov r7, r8 │ │ │ │ - b 90844 <__cxa_atexit@plt+0x84410> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + mvneq r9, r8, asr #24 │ │ │ │ + mvneq r9, r8, lsr #24 │ │ │ │ + mvneq r9, r0, lsr #24 │ │ │ │ + mvneq r9, ip, ror #28 │ │ │ │ + biceq ip, pc, r8, asr fp @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 901b4 <__cxa_atexit@plt+0x83d80> │ │ │ │ + ldr r3, [pc, #40] @ 901bc <__cxa_atexit@plt+0x83d88> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 901ac <__cxa_atexit@plt+0x83d78> │ │ │ │ + b 901cc <__cxa_atexit@plt+0x83d98> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 913f4 <__cxa_atexit@plt+0x84fc0> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0xfffff484 │ │ │ │ - biceq fp, pc, r4, asr lr @ │ │ │ │ - biceq fp, pc, r4, ror lr @ │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq ip, pc, ip, lsl #22 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 91434 <__cxa_atexit@plt+0x85000> │ │ │ │ - ldr r3, [pc, #92] @ 91474 <__cxa_atexit@plt+0x85040> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 91464 <__cxa_atexit@plt+0x85030> │ │ │ │ - b 91484 <__cxa_atexit@plt+0x85050> │ │ │ │ - ldr r3, [pc, #48] @ 9146c <__cxa_atexit@plt+0x85038> │ │ │ │ + ldr r3, [pc, #12] @ 901e0 <__cxa_atexit@plt+0x83dac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 91464 <__cxa_atexit@plt+0x85030> │ │ │ │ - ldr r3, [pc, #28] @ 91470 <__cxa_atexit@plt+0x8503c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - muleq r0, r4, r2 │ │ │ │ - andeq r0, r0, r4, lsr #5 │ │ │ │ - andeq r0, r0, r8, rrx │ │ │ │ - strdeq fp, [pc, #212] @ 91554 <__cxa_atexit@plt+0x85120> │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq ip, pc, r8, ror #21 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 914c8 <__cxa_atexit@plt+0x85094> │ │ │ │ - ldr r6, [pc, #156] @ 91538 <__cxa_atexit@plt+0x85104> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - str r6, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9151c <__cxa_atexit@plt+0x850e8> │ │ │ │ - ldr r6, [pc, #144] @ 91544 <__cxa_atexit@plt+0x85110> │ │ │ │ - add r6, pc, r6 │ │ │ │ - str r6, [r5] │ │ │ │ - mov r6, r9 │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r6, [pc, #100] @ 91534 <__cxa_atexit@plt+0x85100> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - str r6, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9151c <__cxa_atexit@plt+0x850e8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 91528 <__cxa_atexit@plt+0x850f4> │ │ │ │ - ldr r3, [pc, #68] @ 9153c <__cxa_atexit@plt+0x85108> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #12]! │ │ │ │ - ldr r1, [pc, #60] @ 91540 <__cxa_atexit@plt+0x8510c> │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 90234 <__cxa_atexit@plt+0x83e00> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #52] @ 90240 <__cxa_atexit@plt+0x83e0c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #48] @ 90244 <__cxa_atexit@plt+0x83e10> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr sl, [r7, #3] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - ldr r8, [r5, #-8] │ │ │ │ - str r2, [r9, #8] │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r6, r9 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ + str r7, [r6] │ │ │ │ + str r2, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + mov r8, r6 │ │ │ │ + str r1, [r8, #-8]! │ │ │ │ + add r5, r5, #8 │ │ │ │ + sub r7, r6, #15 │ │ │ │ + b 90030 <__cxa_atexit@plt+0x83bfc> │ │ │ │ + mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, ip, asr r1 │ │ │ │ - strheq r0, [r0], -r4 │ │ │ │ - muleq r0, r0, r1 │ │ │ │ - @ instruction: 0xfffffcd8 │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - biceq fp, pc, r4, lsr #26 │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9156c <__cxa_atexit@plt+0x85138> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - strdeq fp, [pc, #204] @ 91644 <__cxa_atexit@plt+0x85210> │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ + @ instruction: 0xfffffe20 │ │ │ │ + @ instruction: 0xfffffef8 │ │ │ │ + biceq ip, pc, r4, lsl #21 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 90180 <__cxa_atexit@plt+0x83d4c> │ │ │ │ + biceq ip, pc, r8, ror #20 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 915bc <__cxa_atexit@plt+0x85188> │ │ │ │ - ldr r3, [pc, #60] @ 915d4 <__cxa_atexit@plt+0x851a0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #12]! │ │ │ │ - ldr r1, [pc, #52] @ 915d8 <__cxa_atexit@plt+0x851a4> │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 902a8 <__cxa_atexit@plt+0x83e74> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r1, [pc, #40] @ 902b8 <__cxa_atexit@plt+0x83e84> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - ldr r8, [r5, #-8] │ │ │ │ - str r2, [r9, #8] │ │ │ │ - sub sl, r7, #1 │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ - ldr r3, [pc, #24] @ 915dc <__cxa_atexit@plt+0x851a8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - @ instruction: 0xfffffc9c │ │ │ │ - @ instruction: 0xffffffb4 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 91608 <__cxa_atexit@plt+0x851d4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 9160c <__cxa_atexit@plt+0x851d8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - mvneq r8, ip, ror #20 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ - biceq fp, pc, r8, asr #24 │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + mov r8, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffc0 │ │ │ │ + biceq ip, pc, r0, lsl sl @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 91670 <__cxa_atexit@plt+0x8523c> │ │ │ │ - ldr r3, [pc, #48] @ 9167c <__cxa_atexit@plt+0x85248> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #12]! │ │ │ │ - ldr r1, [pc, #40] @ 91680 <__cxa_atexit@plt+0x8524c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr sl, [r7, #3] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - ldr r8, [r5, #-8] │ │ │ │ - str r2, [r9, #8] │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 90304 <__cxa_atexit@plt+0x83ed0> │ │ │ │ + ldr r2, [pc, #52] @ 90314 <__cxa_atexit@plt+0x83ee0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [pc, #36] @ 90318 <__cxa_atexit@plt+0x83ee4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmda r6, {r1, r2, r7} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + mov r7, r3 │ │ │ │ + b 90180 <__cxa_atexit@plt+0x83d4c> │ │ │ │ mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0xfffffb84 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 916ac <__cxa_atexit@plt+0x85278> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 916b0 <__cxa_atexit@plt+0x8527c> │ │ │ │ + bx r0 │ │ │ │ + strdeq r9, [r5, #172]! @ 0xac │ │ │ │ + mvneq r9, r0, lsr #21 │ │ │ │ + strheq ip, [pc, #144] @ 903b4 <__cxa_atexit@plt+0x83f80> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 90384 <__cxa_atexit@plt+0x83f50> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9037c <__cxa_atexit@plt+0x83f48> │ │ │ │ + ldr r3, [pc, #64] @ 9038c <__cxa_atexit@plt+0x83f58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - mvneq r8, r8, asr #19 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ - biceq fp, pc, r4, lsr #23 │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 916ec <__cxa_atexit@plt+0x852b8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq fp, pc, ip, ror fp @ │ │ │ │ - andeq r0, r0, r3, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r1, [pc, #40] @ 90390 <__cxa_atexit@plt+0x83f5c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r0, lsr #20 │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + biceq ip, pc, r4, lsr r9 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 9173c <__cxa_atexit@plt+0x85308> │ │ │ │ - ldr r3, [pc, #60] @ 91754 <__cxa_atexit@plt+0x85320> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #12]! │ │ │ │ - ldr r1, [pc, #52] @ 91758 <__cxa_atexit@plt+0x85324> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - ldr r8, [r5, #-8] │ │ │ │ - str r2, [r9, #8] │ │ │ │ - sub sl, r7, #1 │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ - ldr r3, [pc, #24] @ 9175c <__cxa_atexit@plt+0x85328> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - @ instruction: 0xfffffa54 │ │ │ │ - @ instruction: 0xffffffb4 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 91788 <__cxa_atexit@plt+0x85354> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 9178c <__cxa_atexit@plt+0x85358> │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 90400 <__cxa_atexit@plt+0x83fcc> │ │ │ │ + ldr lr, [pc, #84] @ 90410 <__cxa_atexit@plt+0x83fdc> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #80] @ 90414 <__cxa_atexit@plt+0x83fe0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r9, [pc, #60] @ 90418 <__cxa_atexit@plt+0x83fe4> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r3, r6 │ │ │ │ + str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r8, [r6, #-16] │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r9, [r6, #-8] │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff68 │ │ │ │ + mvneq r9, ip, lsl sl │ │ │ │ + strheq r9, [r5, #152]! @ 0x98 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 90448 <__cxa_atexit@plt+0x84014> │ │ │ │ + ldr r3, [pc, #24] @ 90450 <__cxa_atexit@plt+0x8401c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - mvneq r8, ip, ror #17 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ - andeq r0, r2, r5 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r4, lsr r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 917d0 <__cxa_atexit@plt+0x8539c> │ │ │ │ - ldr r3, [pc, #28] @ 917e0 <__cxa_atexit@plt+0x853ac> │ │ │ │ - add r3, pc, r3 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 90484 <__cxa_atexit@plt+0x84050> │ │ │ │ + ldr r3, [pc, #28] @ 9048c <__cxa_atexit@plt+0x84058> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - b 1a26440 <__cxa_atexit@plt+0x1a1a00c> │ │ │ │ - ldr r7, [pc, #12] @ 917e4 <__cxa_atexit@plt+0x853b0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 9049c <__cxa_atexit@plt+0x84068> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq fp, pc, r0, ror #22 │ │ │ │ - biceq fp, pc, r8, lsr fp @ │ │ │ │ + strdeq r9, [r5, #140]! @ 0x8c │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 91820 <__cxa_atexit@plt+0x853ec> │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 904d8 <__cxa_atexit@plt+0x840a4> │ │ │ │ + ldr r3, [pc, #48] @ 904e0 <__cxa_atexit@plt+0x840ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #32] @ 91824 <__cxa_atexit@plt+0x853f0> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r7, [r5] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ 91828 <__cxa_atexit@plt+0x853f4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov sl, r7 │ │ │ │ - b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 904cc <__cxa_atexit@plt+0x84098> │ │ │ │ + mov r7, r8 │ │ │ │ + b 904ec <__cxa_atexit@plt+0x840b8> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq fp, pc, r0, lsr #20 │ │ │ │ - mvneq r8, r0, ror r5 │ │ │ │ - biceq fp, pc, r0, ror #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 91864 <__cxa_atexit@plt+0x85430> │ │ │ │ - ldr r3, [pc, #68] @ 91890 <__cxa_atexit@plt+0x8545c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #52] @ 91894 <__cxa_atexit@plt+0x85460> │ │ │ │ + bne 90548 <__cxa_atexit@plt+0x84114> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9055c <__cxa_atexit@plt+0x84128> │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r8, [pc, #84] @ 90568 <__cxa_atexit@plt+0x84134> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #80] @ 9056c <__cxa_atexit@plt+0x84138> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + mov r2, r6 │ │ │ │ + str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + mvneq r9, r8, ror r8 │ │ │ │ + biceq ip, pc, ip, asr r7 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 905c4 <__cxa_atexit@plt+0x84190> │ │ │ │ + ldr r3, [pc, #60] @ 905cc <__cxa_atexit@plt+0x84198> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #52] @ 905d0 <__cxa_atexit@plt+0x8419c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + ldr r3, [pc, #40] @ 905d4 <__cxa_atexit@plt+0x841a0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - b 91878 <__cxa_atexit@plt+0x85444> │ │ │ │ - ldr r3, [pc, #28] @ 91888 <__cxa_atexit@plt+0x85454> │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #28] @ 905d8 <__cxa_atexit@plt+0x841a4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r9, [r5, #124]! @ 0x7c │ │ │ │ + strheq r9, [r5, #124]! @ 0x7c │ │ │ │ + strheq r9, [r5, #116]! @ 0x74 │ │ │ │ + mvneq r9, r0, lsl #20 │ │ │ │ + biceq ip, pc, ip, ror #13 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 90620 <__cxa_atexit@plt+0x841ec> │ │ │ │ + ldr r3, [pc, #40] @ 90628 <__cxa_atexit@plt+0x841f4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 90618 <__cxa_atexit@plt+0x841e4> │ │ │ │ + b 90638 <__cxa_atexit@plt+0x84204> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq ip, pc, r0, lsr #13 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 9064c <__cxa_atexit@plt+0x84218> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 9188c <__cxa_atexit@plt+0x85458> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #2 │ │ │ │ - mov r8, #4 │ │ │ │ - mov r9, #4 │ │ │ │ - b 16c8220 <__cxa_atexit@plt+0x16bbdec> │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq r8, [r5, #116]! @ 0x74 │ │ │ │ - andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq r8, r0, asr r5 │ │ │ │ - biceq fp, pc, r8, lsl #20 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq ip, pc, ip, ror r6 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 918fc <__cxa_atexit@plt+0x854c8> │ │ │ │ - ldr r3, [pc, #72] @ 91908 <__cxa_atexit@plt+0x854d4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #8]! │ │ │ │ - ldr r1, [pc, #64] @ 9190c <__cxa_atexit@plt+0x854d8> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 906a0 <__cxa_atexit@plt+0x8426c> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #52] @ 906ac <__cxa_atexit@plt+0x84278> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #48] @ 906b0 <__cxa_atexit@plt+0x8427c> │ │ │ │ add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - ldr r3, [r5, #-4] │ │ │ │ - str r2, [r9, #8] │ │ │ │ - str r7, [r9, #12] │ │ │ │ - str r3, [r9, #16] │ │ │ │ - ldr r3, [pc, #36] @ 91910 <__cxa_atexit@plt+0x854dc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #28] @ 91914 <__cxa_atexit@plt+0x854e0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + str r7, [r6] │ │ │ │ + str r2, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + mov r8, r6 │ │ │ │ + str r1, [r8, #-8]! │ │ │ │ + add r5, r5, #8 │ │ │ │ + sub r7, r6, #15 │ │ │ │ + b 9049c <__cxa_atexit@plt+0x84068> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0xfffff9d8 │ │ │ │ - strdeq r8, [r5, #64]! @ 0x40 │ │ │ │ - mvneq r8, r8, ror #9 │ │ │ │ - biceq fp, pc, r8, asr #18 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 91938 <__cxa_atexit@plt+0x85504> │ │ │ │ + @ instruction: 0xfffffe20 │ │ │ │ + @ instruction: 0xfffffef8 │ │ │ │ + biceq ip, pc, ip, lsr #12 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 906e8 <__cxa_atexit@plt+0x842b4> │ │ │ │ + ldr r3, [pc, #28] @ 906f0 <__cxa_atexit@plt+0x842bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 1a2691c <__cxa_atexit@plt+0x1a1a4e8> │ │ │ │ - mvneq r8, r4, asr #14 │ │ │ │ - biceq fp, pc, r0, asr #19 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r8, r9, sl} │ │ │ │ + b 8f420 <__cxa_atexit@plt+0x82fec> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01e59698 │ │ │ │ + biceq ip, pc, ip, ror #11 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 90764 <__cxa_atexit@plt+0x84330> │ │ │ │ + ldr lr, [pc, #92] @ 90774 <__cxa_atexit@plt+0x84340> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #88] @ 90778 <__cxa_atexit@plt+0x84344> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ + ldr r7, [r7, #20] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r8, [pc, #64] @ 9077c <__cxa_atexit@plt+0x84348> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-28]! @ 0xffffffe4 │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r9, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub r8, r6, #6 │ │ │ │ + b 905ec <__cxa_atexit@plt+0x841b8> │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + mvneq r9, ip, asr r8 │ │ │ │ + mvneq r9, r8, asr r6 │ │ │ │ + biceq ip, pc, ip, asr r5 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 907d4 <__cxa_atexit@plt+0x843a0> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r0, [r7, #11] │ │ │ │ + ldr r3, [r7, #15] │ │ │ │ + ldr lr, [pc, #44] @ 907e4 <__cxa_atexit@plt+0x843b0> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + stmdb r6, {r1, r8} │ │ │ │ + str r0, [r6] │ │ │ │ mov r9, r6 │ │ │ │ + str lr, [r9, #-20]! @ 0xffffffec │ │ │ │ + mov r8, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + strdeq ip, [pc, #68] @ 90834 <__cxa_atexit@plt+0x84400> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ + ldrdeq ip, [pc, #72] @ 90858 <__cxa_atexit@plt+0x84424> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 908a0 <__cxa_atexit@plt+0x8446c> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 91994 <__cxa_atexit@plt+0x85560> │ │ │ │ - ldr r3, [pc, #60] @ 919a0 <__cxa_atexit@plt+0x8556c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 919a4 <__cxa_atexit@plt+0x85570> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr sl, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r7, [r9, #8] │ │ │ │ - str r1, [r9, #12] │ │ │ │ - ldr r3, [pc, #28] @ 919a8 <__cxa_atexit@plt+0x85574> │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 90898 <__cxa_atexit@plt+0x84464> │ │ │ │ + ldr lr, [pc, #112] @ 908a8 <__cxa_atexit@plt+0x84474> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #108] @ 908ac <__cxa_atexit@plt+0x84478> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r2, [pc, #96] @ 908b0 <__cxa_atexit@plt+0x8447c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + ldr r3, [pc, #76] @ 908b4 <__cxa_atexit@plt+0x84480> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - mov r3, #16 │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r1, [pc, #68] @ 908b8 <__cxa_atexit@plt+0x84484> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r3, [r6, #-16] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #7 │ │ │ │ + sub sl, r6, #18 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, asr r0 │ │ │ │ - @ instruction: 0xfffff70c │ │ │ │ - strdeq r8, [r5, #56]! @ 0x38 │ │ │ │ - biceq fp, pc, r4, lsr r9 @ │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffbc │ │ │ │ + mvneq r9, ip, lsr #10 │ │ │ │ + mvneq r9, r0, ror #10 │ │ │ │ + mvneq r9, r4, ror r5 │ │ │ │ + mvneq r9, r0, lsr #10 │ │ │ │ + biceq ip, pc, r4, lsr #8 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9092c <__cxa_atexit@plt+0x844f8> │ │ │ │ + ldr lr, [pc, #92] @ 9093c <__cxa_atexit@plt+0x84508> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #88] @ 90940 <__cxa_atexit@plt+0x8450c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r3, [r7, #16] │ │ │ │ + ldr r7, [r7, #20] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r8, [pc, #64] @ 90944 <__cxa_atexit@plt+0x84510> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-28]! @ 0xffffffe4 │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r9, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub r8, r6, #6 │ │ │ │ + b 905ec <__cxa_atexit@plt+0x841b8> │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff30 │ │ │ │ + @ instruction: 0x01e59694 │ │ │ │ + @ instruction: 0x01e59490 │ │ │ │ + @ instruction: 0x01cfc398 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 909c0 <__cxa_atexit@plt+0x8458c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 909b8 <__cxa_atexit@plt+0x84584> │ │ │ │ + ldr r3, [pc, #80] @ 909c8 <__cxa_atexit@plt+0x84594> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [r7, #16] │ │ │ │ + ldr r0, [r7, #20] │ │ │ │ + ldr r8, [r7, #24] │ │ │ │ + ldr lr, [pc, #48] @ 909cc <__cxa_atexit@plt+0x84598> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + str r1, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str lr, [r9, #-20]! @ 0xffffffec │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strdeq r9, [r5, #52]! @ 0x34 │ │ │ │ + @ instruction: 0xffffff28 │ │ │ │ + biceq ip, pc, ip, lsl #6 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 90a40 <__cxa_atexit@plt+0x8460c> │ │ │ │ + ldr lr, [pc, #88] @ 90a50 <__cxa_atexit@plt+0x8461c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #84] @ 90a54 <__cxa_atexit@plt+0x84620> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [r7, #11] │ │ │ │ + ldr r7, [r7, #15] │ │ │ │ + add sl, r0, #1 │ │ │ │ + ldr r9, [pc, #60] @ 90a58 <__cxa_atexit@plt+0x84624> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-36]! @ 0xffffffdc │ │ │ │ + ldr ip, [r5] │ │ │ │ + sub lr, r6, #28 │ │ │ │ + stm lr, {r1, r3, r8} │ │ │ │ + stmdb r6, {r2, r7, r9, sl} │ │ │ │ + str r0, [r6] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff58 │ │ │ │ + mvneq r9, r0, ror #7 │ │ │ │ + mvneq r9, r8, ror r3 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #20 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 90aa0 <__cxa_atexit@plt+0x8466c> │ │ │ │ + ldr r7, [pc, #52] @ 90ab0 <__cxa_atexit@plt+0x8467c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-12]! │ │ │ │ + stmib r5, {r8, r9} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 90a94 <__cxa_atexit@plt+0x84660> │ │ │ │ + mov r7, sl │ │ │ │ + b 90ac4 <__cxa_atexit@plt+0x84690> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #12] @ 90ab4 <__cxa_atexit@plt+0x84680> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + biceq ip, pc, r0, asr #4 │ │ │ │ + biceq ip, pc, r8, lsr #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - add r5, r5, #4 │ │ │ │ - and r2, r7, #3 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne 91a00 <__cxa_atexit@plt+0x855cc> │ │ │ │ - ldr r2, [pc, #92] @ 91a30 <__cxa_atexit@plt+0x855fc> │ │ │ │ + beq 90b64 <__cxa_atexit@plt+0x84730> │ │ │ │ + cmp r2, #3 │ │ │ │ + bne 90bf0 <__cxa_atexit@plt+0x847bc> │ │ │ │ + bic r2, r3, #3 │ │ │ │ + ldr r1, [r2] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + ldrh r1, [r1, #-2] │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r1, #3 │ │ │ │ + beq 90c40 <__cxa_atexit@plt+0x8480c> │ │ │ │ + cmp r1, #4 │ │ │ │ + bne 90c94 <__cxa_atexit@plt+0x84860> │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 90cf0 <__cxa_atexit@plt+0x848bc> │ │ │ │ + ldr r2, [pc, #572] @ 90d50 <__cxa_atexit@plt+0x8491c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r2, [r5] │ │ │ │ + ldr r1, [pc, #568] @ 90d54 <__cxa_atexit@plt+0x84920> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #564] @ 90d58 <__cxa_atexit@plt+0x84924> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r3, #1] │ │ │ │ + ldr r3, [r3, #5] │ │ │ │ + ldr r8, [pc, #552] @ 90d5c <__cxa_atexit@plt+0x84928> │ │ │ │ + add r8, pc, r8 │ │ │ │ + stmdb r6, {r1, r2} │ │ │ │ + sub r1, r6, #3 │ │ │ │ + str r1, [r5] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #-16]! │ │ │ │ + str r1, [r5, #8] │ │ │ │ + str r0, [r6] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + str r8, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 91a28 <__cxa_atexit@plt+0x855f4> │ │ │ │ - ldr r5, [pc, #72] @ 91a34 <__cxa_atexit@plt+0x85600> │ │ │ │ - add r5, pc, r5 │ │ │ │ - ldr r9, [r3, #8] │ │ │ │ - stm r3, {r5, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r8, r7 │ │ │ │ - b b1700 <__cxa_atexit@plt+0xa52cc> │ │ │ │ - ldr r3, [pc, #48] @ 91a38 <__cxa_atexit@plt+0x85604> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #44] @ 91a3c <__cxa_atexit@plt+0x85608> │ │ │ │ + beq 90ce8 <__cxa_atexit@plt+0x848b4> │ │ │ │ + b 90d6c <__cxa_atexit@plt+0x84938> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 90cf8 <__cxa_atexit@plt+0x848c4> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [pc, #412] @ 90d1c <__cxa_atexit@plt+0x848e8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [pc, #408] @ 90d20 <__cxa_atexit@plt+0x848ec> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #404] @ 90d24 <__cxa_atexit@plt+0x848f0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r3, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r9, [pc, #392] @ 90d28 <__cxa_atexit@plt+0x848f4> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr sl, [r5] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r2, [r6, #-20] @ 0xffffffec │ │ │ │ + ldr r2, [pc, #380] @ 90d2c <__cxa_atexit@plt+0x848f8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ + mov r1, r6 │ │ │ │ + str r8, [r1, #-40]! @ 0xffffffd8 │ │ │ │ + str r1, [r5, #8] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #-28]! @ 0xffffffe4 │ │ │ │ + str r1, [r5, #4] │ │ │ │ + mov r1, r6 │ │ │ │ + str r9, [r1, #-12]! │ │ │ │ + str r1, [r5] │ │ │ │ + str r3, [r6] │ │ │ │ + str r0, [r6, #-16] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 90ce8 <__cxa_atexit@plt+0x848b4> │ │ │ │ + b 91130 <__cxa_atexit@plt+0x84cfc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 90d00 <__cxa_atexit@plt+0x848cc> │ │ │ │ + ldr r2, [pc, #264] @ 90d10 <__cxa_atexit@plt+0x848dc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #260] @ 90d14 <__cxa_atexit@plt+0x848e0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #256] @ 90d18 <__cxa_atexit@plt+0x848e4> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r3, [r3, #3] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r2, r6 │ │ │ │ + str r1, [r2, #-8]! │ │ │ │ + str r2, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #32] @ 91a40 <__cxa_atexit@plt+0x8560c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 90ce8 <__cxa_atexit@plt+0x848b4> │ │ │ │ + b 9126c <__cxa_atexit@plt+0x84e38> │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 90cf0 <__cxa_atexit@plt+0x848bc> │ │ │ │ + ldr r2, [pc, #240] @ 90d40 <__cxa_atexit@plt+0x8490c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #236] @ 90d44 <__cxa_atexit@plt+0x84910> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #232] @ 90d48 <__cxa_atexit@plt+0x84914> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr lr, [pc, #228] @ 90d4c <__cxa_atexit@plt+0x84918> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r3, [r3, #1] │ │ │ │ + stmdb r6, {r1, r2} │ │ │ │ + sub r1, r6, #3 │ │ │ │ + stm r5, {r0, r1} │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-16]! │ │ │ │ + str r0, [r5, #8] │ │ │ │ + str r3, [r6] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 90ce8 <__cxa_atexit@plt+0x848b4> │ │ │ │ + b 90ec4 <__cxa_atexit@plt+0x84a90> │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 90cf0 <__cxa_atexit@plt+0x848bc> │ │ │ │ + ldr r2, [pc, #140] @ 90d30 <__cxa_atexit@plt+0x848fc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #136] @ 90d34 <__cxa_atexit@plt+0x84900> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #132] @ 90d38 <__cxa_atexit@plt+0x84904> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr lr, [pc, #128] @ 90d3c <__cxa_atexit@plt+0x84908> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r3, [r3, #1] │ │ │ │ + stmdb r6, {r1, r2} │ │ │ │ + sub r1, r6, #3 │ │ │ │ + stm r5, {r0, r1} │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-16]! │ │ │ │ + str r0, [r5, #8] │ │ │ │ + str r3, [r6] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 90ce8 <__cxa_atexit@plt+0x848b4> │ │ │ │ + b 90ffc <__cxa_atexit@plt+0x84bc8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - andeq r0, r0, r0, asr #2 │ │ │ │ - andeq r0, r0, r0, ror r0 │ │ │ │ - biceq fp, pc, r0, lsl #16 │ │ │ │ - mvneq r8, r4, ror #6 │ │ │ │ - biceq fp, pc, r4, ror r8 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 91a6c <__cxa_atexit@plt+0x85638> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r7, [r5] │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - mov r8, r7 │ │ │ │ - b b1700 <__cxa_atexit@plt+0xa52cc> │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - biceq fp, pc, r8, asr r8 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + mov r7, #20 │ │ │ │ + b 90d04 <__cxa_atexit@plt+0x848d0> │ │ │ │ + mov r7, #44 @ 0x2c │ │ │ │ + b 90d04 <__cxa_atexit@plt+0x848d0> │ │ │ │ + mov r7, #12 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0x01b8839b │ │ │ │ + @ instruction: 0xffffe86c │ │ │ │ + andeq r0, r0, r0, asr r6 │ │ │ │ + @ instruction: 0x01b88429 │ │ │ │ + @ instruction: 0xffffebcc │ │ │ │ + @ instruction: 0xffffebfc │ │ │ │ + @ instruction: 0xffffec4c │ │ │ │ + andeq r0, r0, ip, ror r5 │ │ │ │ + @ instruction: 0xfffff06c │ │ │ │ + @ instruction: 0x01b88302 │ │ │ │ + andeq r0, r0, r4, asr #6 │ │ │ │ + @ instruction: 0xffffee8c │ │ │ │ + @ instruction: 0xfffff52c │ │ │ │ + @ instruction: 0x01b8835d │ │ │ │ + andeq r0, r0, r0, ror #4 │ │ │ │ + @ instruction: 0xfffff34c │ │ │ │ + @ instruction: 0xfffffad4 │ │ │ │ + @ instruction: 0x01b884a2 │ │ │ │ + @ instruction: 0xfffff8fc │ │ │ │ + andeq r0, r0, r4, lsr r2 │ │ │ │ + biceq fp, pc, r0, lsl #31 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + mov r2, #0 │ │ │ │ + cmp r3, #10 │ │ │ │ + movgt r2, #1 │ │ │ │ + ldr r3, [pc, #40] @ 90dac <__cxa_atexit@plt+0x84978> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r3, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [pc, #32] @ 90db0 <__cxa_atexit@plt+0x8497c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [pc, #28] @ 90db4 <__cxa_atexit@plt+0x84980> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5] │ │ │ │ + and r3, r3, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 91abc <__cxa_atexit@plt+0x85688> │ │ │ │ - ldr r3, [pc, #88] @ 91ae8 <__cxa_atexit@plt+0x856b4> │ │ │ │ + moveq r0, r2 │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r0, asr #32 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 90e00 <__cxa_atexit@plt+0x849cc> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [r5, #16] │ │ │ │ + ldr r0, [pc, #60] @ 90e1c <__cxa_atexit@plt+0x849e8> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r1, [r6] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + ldr r1, [r5, #20]! │ │ │ │ + str r0, [r6, #-16] │ │ │ │ + sub r7, r6, #15 │ │ │ │ + bx r1 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 90e20 <__cxa_atexit@plt+0x849ec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ + mov r2, #20 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 91ae0 <__cxa_atexit@plt+0x856ac> │ │ │ │ - ldr r3, [pc, #68] @ 91aec <__cxa_atexit@plt+0x856b8> │ │ │ │ - add r3, pc, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffbfc │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + strheq fp, [pc, #236] @ 90f18 <__cxa_atexit@plt+0x84ae4> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - mov r8, r7 │ │ │ │ - b b1700 <__cxa_atexit@plt+0xa52cc> │ │ │ │ - ldr r3, [pc, #44] @ 91af0 <__cxa_atexit@plt+0x856bc> │ │ │ │ + b 90db8 <__cxa_atexit@plt+0x84984> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 90e80 <__cxa_atexit@plt+0x84a4c> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [r5, #16] │ │ │ │ + ldr r0, [pc, #60] @ 90e9c <__cxa_atexit@plt+0x84a68> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r1, [r6] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + ldr r1, [r5, #20]! │ │ │ │ + str r0, [r6, #-16] │ │ │ │ + sub r7, r6, #15 │ │ │ │ + bx r1 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 90ea0 <__cxa_atexit@plt+0x84a6c> │ │ │ │ add r3, pc, r3 │ │ │ │ + mov r2, #20 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #36] @ 91af4 <__cxa_atexit@plt+0x856c0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #2 │ │ │ │ - mov r8, #4 │ │ │ │ - mov r9, #4 │ │ │ │ - b 16c8220 <__cxa_atexit@plt+0x16bbdec> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, ror r0 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - andeq r0, r0, r0, ror r2 │ │ │ │ - mvneq r8, r0, ror #5 │ │ │ │ - biceq fp, pc, r0, asr #15 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffff92c │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq fp, pc, ip, lsr lr @ │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 91b20 <__cxa_atexit@plt+0x856ec> │ │ │ │ - add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - mov r8, r7 │ │ │ │ - b b1700 <__cxa_atexit@plt+0xa52cc> │ │ │ │ - andeq r0, r0, r0, lsr #32 │ │ │ │ - biceq fp, pc, ip, asr #13 │ │ │ │ + b 90e38 <__cxa_atexit@plt+0x84a04> │ │ │ │ + biceq fp, pc, r4, lsl lr @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #184] @ 91bf0 <__cxa_atexit@plt+0x857bc> │ │ │ │ - add r3, pc, r3 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + mov r2, #0 │ │ │ │ + cmp r3, #10 │ │ │ │ + movgt r2, #1 │ │ │ │ + ldr r3, [pc, #40] @ 90f04 <__cxa_atexit@plt+0x84ad0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r3, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [pc, #32] @ 90f08 <__cxa_atexit@plt+0x84ad4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [pc, #28] @ 90f0c <__cxa_atexit@plt+0x84ad8> │ │ │ │ + add r0, pc, r0 │ │ │ │ str r3, [r5] │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 91b74 <__cxa_atexit@plt+0x85740> │ │ │ │ + and r3, r3, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 91b7c <__cxa_atexit@plt+0x85748> │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r8, [r3, #8]! │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 91bd0 <__cxa_atexit@plt+0x8579c> │ │ │ │ - ldr r5, [pc, #160] @ 91c08 <__cxa_atexit@plt+0x857d4> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r3] │ │ │ │ - mov r5, r3 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r0, [r7] │ │ │ │ + moveq r0, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov r9, r6 │ │ │ │ + mvneq r8, r8, ror #29 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 91be4 <__cxa_atexit@plt+0x857b0> │ │ │ │ - ldr r3, [pc, #96] @ 91bf8 <__cxa_atexit@plt+0x857c4> │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 90f48 <__cxa_atexit@plt+0x84b14> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #52] @ 90f64 <__cxa_atexit@plt+0x84b30> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 90f68 <__cxa_atexit@plt+0x84b34> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #4]! │ │ │ │ - ldr r1, [pc, #88] @ 91bfc <__cxa_atexit@plt+0x857c8> │ │ │ │ - add r1, pc, r1 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - str r2, [r9, #8] │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #64] @ 91c00 <__cxa_atexit@plt+0x857cc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #56] @ 91c04 <__cxa_atexit@plt+0x857d0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - ldr r7, [pc, #28] @ 91bf4 <__cxa_atexit@plt+0x857c0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -ip │ │ │ │ - biceq fp, pc, r0, lsr #12 │ │ │ │ - andeq r0, r0, r8, asr #2 │ │ │ │ - @ instruction: 0xfffff588 │ │ │ │ - mvneq r8, ip, lsl r2 │ │ │ │ - mvneq r8, ip, ror r4 │ │ │ │ - @ instruction: 0xffffe770 │ │ │ │ - biceq fp, pc, r4, ror #11 │ │ │ │ + @ instruction: 0xfffff470 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq fp, pc, r0, ror #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 91c4c <__cxa_atexit@plt+0x85818> │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r8, [r3, #8]! │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 91ca0 <__cxa_atexit@plt+0x8586c> │ │ │ │ - ldr r5, [pc, #148] @ 91cd4 <__cxa_atexit@plt+0x858a0> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r3] │ │ │ │ - mov r5, r3 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov r9, r6 │ │ │ │ + str r7, [r5] │ │ │ │ + b 90f10 <__cxa_atexit@plt+0x84adc> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 91cb4 <__cxa_atexit@plt+0x85880> │ │ │ │ - ldr r3, [pc, #92] @ 91cc4 <__cxa_atexit@plt+0x85890> │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 90fb8 <__cxa_atexit@plt+0x84b84> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #52] @ 90fd4 <__cxa_atexit@plt+0x84ba0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 90fd8 <__cxa_atexit@plt+0x84ba4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r5, #4]! │ │ │ │ - ldr r1, [pc, #84] @ 91cc8 <__cxa_atexit@plt+0x85894> │ │ │ │ - add r1, pc, r1 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffff2cc │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + strdeq fp, [pc, #192] @ 910a4 <__cxa_atexit@plt+0x84c70> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 90f80 <__cxa_atexit@plt+0x84b4c> │ │ │ │ + ldrdeq fp, [pc, #204] @ 910c4 <__cxa_atexit@plt+0x84c90> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - str r2, [r9, #8] │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #60] @ 91ccc <__cxa_atexit@plt+0x85898> │ │ │ │ + mov r2, #0 │ │ │ │ + cmp r3, #10 │ │ │ │ + movgt r2, #1 │ │ │ │ + ldr r3, [pc, #40] @ 9103c <__cxa_atexit@plt+0x84c08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #52] @ 91cd0 <__cxa_atexit@plt+0x8589c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - ldr r7, [pc, #24] @ 91cc0 <__cxa_atexit@plt+0x8588c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r3, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [pc, #32] @ 91040 <__cxa_atexit@plt+0x84c0c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [pc, #28] @ 91044 <__cxa_atexit@plt+0x84c10> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5] │ │ │ │ + and r3, r3, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + moveq r0, r2 │ │ │ │ bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq fp, pc, r0, asr r5 @ │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - @ instruction: 0xfffff4b8 │ │ │ │ - mvneq r8, ip, asr #2 │ │ │ │ - mvneq r8, ip, lsr #7 │ │ │ │ - @ instruction: 0xffffe698 │ │ │ │ - biceq fp, pc, r4, lsl #10 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ 91d0c <__cxa_atexit@plt+0x858d8> │ │ │ │ + strheq r8, [r5, #208]! @ 0xd0 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 91080 <__cxa_atexit@plt+0x84c4c> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #52] @ 9109c <__cxa_atexit@plt+0x84c68> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 910a0 <__cxa_atexit@plt+0x84c6c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #4]! │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #20] @ 91d10 <__cxa_atexit@plt+0x858dc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #12] @ 91d14 <__cxa_atexit@plt+0x858e0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r8, r0, ror #1 │ │ │ │ - mvneq r8, r0, asr #6 │ │ │ │ - strheq fp, [pc, #72] @ 91d68 <__cxa_atexit@plt+0x85934> │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ - biceq fp, pc, r4, lsr #10 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffeecc │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq fp, pc, r8, lsr #24 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r7 │ │ │ │ - ldr r7, [pc, #156] @ 91de0 <__cxa_atexit@plt+0x859ac> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r8, [r3, #4]! │ │ │ │ str r7, [r5] │ │ │ │ - str r9, [r3] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 91d94 <__cxa_atexit@plt+0x85960> │ │ │ │ - ldr r2, [pc, #128] @ 91de4 <__cxa_atexit@plt+0x859b0> │ │ │ │ + b 91048 <__cxa_atexit@plt+0x84c14> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 910f0 <__cxa_atexit@plt+0x84cbc> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #52] @ 9110c <__cxa_atexit@plt+0x84cd8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r8, #23] │ │ │ │ - str r8, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 91da0 <__cxa_atexit@plt+0x8596c> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 91da8 <__cxa_atexit@plt+0x85974> │ │ │ │ - ldr r3, [pc, #104] @ 91df0 <__cxa_atexit@plt+0x859bc> │ │ │ │ + str r3, [r6] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 91110 <__cxa_atexit@plt+0x84cdc> │ │ │ │ add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r9 │ │ │ │ - b d0320 <__cxa_atexit@plt+0xc3eec> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 91de8 <__cxa_atexit@plt+0x859b4> │ │ │ │ - add r7, pc, r7 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffed28 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + strheq fp, [pc, #184] @ 911d4 <__cxa_atexit@plt+0x84da0> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 91dd4 <__cxa_atexit@plt+0x859a0> │ │ │ │ - ldr r7, [pc, #40] @ 91dec <__cxa_atexit@plt+0x859b8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r3] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r9 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + b 910b8 <__cxa_atexit@plt+0x84c84> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + mov r2, #0 │ │ │ │ + cmp r3, #10 │ │ │ │ + movgt r2, #1 │ │ │ │ + ldr r3, [pc, #40] @ 91170 <__cxa_atexit@plt+0x84d3c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r3, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [pc, #32] @ 91174 <__cxa_atexit@plt+0x84d40> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [pc, #28] @ 91178 <__cxa_atexit@plt+0x84d44> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5] │ │ │ │ + and r3, r3, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + moveq r0, r2 │ │ │ │ bx r0 │ │ │ │ - strheq r0, [r0], -r8 │ │ │ │ - andeq r0, r0, r0, asr #2 │ │ │ │ - andeq r0, r0, r0, ror #3 │ │ │ │ - strdeq r0, [r0], -r4 │ │ │ │ - muleq r0, r8, r1 │ │ │ │ - biceq fp, pc, ip, asr r4 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r1, [pc, #124] @ 91e8c <__cxa_atexit@plt+0x85a58> │ │ │ │ + mvneq r8, ip, ror ip │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 911bc <__cxa_atexit@plt+0x84d88> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #56] @ 911d8 <__cxa_atexit@plt+0x84da4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r7, [r7, #23] │ │ │ │ - str r2, [r5] │ │ │ │ - str r1, [r5, #-4]! │ │ │ │ - ands r1, r7, #3 │ │ │ │ - beq 91e48 <__cxa_atexit@plt+0x85a14> │ │ │ │ - mov r2, r3 │ │ │ │ - ldr r9, [r2, #4]! │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 91e50 <__cxa_atexit@plt+0x85a1c> │ │ │ │ - ldr r3, [pc, #92] @ 91e98 <__cxa_atexit@plt+0x85a64> │ │ │ │ + str r2, [r6] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 911dc <__cxa_atexit@plt+0x84da8> │ │ │ │ add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r9 │ │ │ │ - b d0320 <__cxa_atexit@plt+0xc3eec> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 91e90 <__cxa_atexit@plt+0x85a5c> │ │ │ │ - add r7, pc, r7 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffe924 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 91e80 <__cxa_atexit@plt+0x85a4c> │ │ │ │ - ldr r7, [pc, #40] @ 91e94 <__cxa_atexit@plt+0x85a60> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r8, [r3] │ │ │ │ - str r7, [r3, #4] │ │ │ │ - mov r5, r2 │ │ │ │ - mov r7, r9 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + b 9117c <__cxa_atexit@plt+0x84d48> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 9122c <__cxa_atexit@plt+0x84df8> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #52] @ 91248 <__cxa_atexit@plt+0x84e14> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r2, [r6] │ │ │ │ + stmdb r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - andeq r0, r0, r8, lsr r1 │ │ │ │ - andeq r0, r0, ip, asr #2 │ │ │ │ - andeq r0, r0, r4, ror #1 │ │ │ │ - strheq fp, [pc, #52] @ 91ed8 <__cxa_atexit@plt+0x85aa4> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r9, [r3, #8]! │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 91ed0 <__cxa_atexit@plt+0x85a9c> │ │ │ │ - ldr r3, [pc, #80] @ 91f14 <__cxa_atexit@plt+0x85ae0> │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 9124c <__cxa_atexit@plt+0x84e18> │ │ │ │ add r3, pc, r3 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r9 │ │ │ │ - b d0320 <__cxa_atexit@plt+0xc3eec> │ │ │ │ - ldr r7, [pc, #52] @ 91f0c <__cxa_atexit@plt+0x85ad8> │ │ │ │ - add r7, pc, r7 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffe6e0 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 91f00 <__cxa_atexit@plt+0x85acc> │ │ │ │ - ldr r7, [pc, #36] @ 91f10 <__cxa_atexit@plt+0x85adc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - str r7, [r5, #8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r9 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ - bx r0 │ │ │ │ - strheq r0, [r0], -r8 │ │ │ │ - andeq r0, r0, ip, asr #1 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - ldrdeq fp, [pc, #40] @ 91f48 <__cxa_atexit@plt+0x85b14> │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + b 911f0 <__cxa_atexit@plt+0x84dbc> │ │ │ │ + biceq fp, pc, r0, lsl #21 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ 91f58 <__cxa_atexit@plt+0x85b24> │ │ │ │ - add r3, pc, r3 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + mov r2, #0 │ │ │ │ + cmp r3, #10 │ │ │ │ + movgt r2, #1 │ │ │ │ + ldr r3, [pc, #40] @ 912ac <__cxa_atexit@plt+0x84e78> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r3, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [pc, #32] @ 912b0 <__cxa_atexit@plt+0x84e7c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [pc, #28] @ 912b4 <__cxa_atexit@plt+0x84e80> │ │ │ │ + add r0, pc, r0 │ │ │ │ str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 91f50 <__cxa_atexit@plt+0x85b1c> │ │ │ │ - ldr r3, [pc, #28] @ 91f5c <__cxa_atexit@plt+0x85b28> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r8, [r5, #-4] │ │ │ │ - mov r9, r7 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - ldr r0, [r7] │ │ │ │ + and r3, r3, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + moveq r0, r2 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - @ instruction: 0x01cfb290 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 91f84 <__cxa_atexit@plt+0x85b50> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r8, [r5, #-4] │ │ │ │ - mov r9, r7 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - biceq fp, pc, r8, ror #4 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 91fac <__cxa_atexit@plt+0x85b78> │ │ │ │ + mvneq r8, r0, asr #22 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 912f4 <__cxa_atexit@plt+0x84ec0> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #52] @ 91310 <__cxa_atexit@plt+0x84edc> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r2, [r6] │ │ │ │ + stmdb r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 91314 <__cxa_atexit@plt+0x84ee0> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r8, [r5, #-4] │ │ │ │ - mov r9, r7 │ │ │ │ - b e1040 <__cxa_atexit@plt+0xd4c0c> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq fp, pc, ip, lsr #4 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffe3f4 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq fp, pc, r8, asr #19 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 91fd4 <__cxa_atexit@plt+0x85ba0> │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ + str r7, [r5] │ │ │ │ + b 912b8 <__cxa_atexit@plt+0x84e84> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 91368 <__cxa_atexit@plt+0x84f34> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #52] @ 91384 <__cxa_atexit@plt+0x84f50> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r2, [r6] │ │ │ │ + stmdb r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ 91ffc <__cxa_atexit@plt+0x85bc8> │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 91388 <__cxa_atexit@plt+0x84f54> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #28] @ 92000 <__cxa_atexit@plt+0x85bcc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add sl, r2, #2 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ + mov r2, #16 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - ldr r8, [pc, #12] @ 92004 <__cxa_atexit@plt+0x85bd0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - strdeq r7, [r5, #216]! @ 0xd8 │ │ │ │ - mvneq r8, r0, asr r0 │ │ │ │ - biceq fp, pc, r8, asr #3 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffe1ec │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq fp, pc, r4, asr r9 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ - biceq fp, pc, r0, lsl r3 @ │ │ │ │ - andeq r0, r2, r5 │ │ │ │ + str r7, [r5] │ │ │ │ + b 9132c <__cxa_atexit@plt+0x84ef8> │ │ │ │ + biceq fp, pc, ip, lsr r9 @ │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 9204c <__cxa_atexit@plt+0x85c18> │ │ │ │ - ldr r3, [pc, #28] @ 9205c <__cxa_atexit@plt+0x85c28> │ │ │ │ - add r3, pc, r3 │ │ │ │ + mov sl, r9 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 913ec <__cxa_atexit@plt+0x84fb8> │ │ │ │ + ldr r3, [pc, #56] @ 91400 <__cxa_atexit@plt+0x84fcc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - b 1a26440 <__cxa_atexit@plt+0x1a1a00c> │ │ │ │ - ldr r7, [pc, #12] @ 92060 <__cxa_atexit@plt+0x85c2c> │ │ │ │ + ldr r3, [pc, #48] @ 91404 <__cxa_atexit@plt+0x84fd0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #36] @ 91408 <__cxa_atexit@plt+0x84fd4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #129 @ 0x81 │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ + ldr r7, [pc, #24] @ 9140c <__cxa_atexit@plt+0x84fd8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + mov r9, sl │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffff7b0 │ │ │ │ - biceq fp, pc, r4, ror #5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 92098 <__cxa_atexit@plt+0x85c64> │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 920a0 <__cxa_atexit@plt+0x85c6c> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r7, ip, ror #25 │ │ │ │ + @ instruction: 0x01e58990 │ │ │ │ + mvneq r8, ip, lsl #19 │ │ │ │ + mvneq r8, ip, asr #19 │ │ │ │ + biceq fp, pc, r4, lsl #18 │ │ │ │ + biceq fp, pc, r4, asr #17 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 920f8 <__cxa_atexit@plt+0x85cc4> │ │ │ │ - ldr r2, [pc, #60] @ 92108 <__cxa_atexit@plt+0x85cd4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 9210c <__cxa_atexit@plt+0x85cd8> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ - str r1, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff9c │ │ │ │ - mvneq r7, ip, asr #26 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov sl, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + b 8f420 <__cxa_atexit@plt+0x82fec> │ │ │ │ + strheq fp, [pc, #140] @ 914c4 <__cxa_atexit@plt+0x85090> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + b 913b0 <__cxa_atexit@plt+0x84f7c> │ │ │ │ + @ instruction: 0x01cfb890 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov sl, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + b 90a68 <__cxa_atexit@plt+0x84634> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 9219c <__cxa_atexit@plt+0x85d68> │ │ │ │ - ldr r9, [pc, #124] @ 921b4 <__cxa_atexit@plt+0x85d80> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 914e4 <__cxa_atexit@plt+0x850b0> │ │ │ │ + ldr r7, [pc, #108] @ 914fc <__cxa_atexit@plt+0x850c8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #104] @ 91500 <__cxa_atexit@plt+0x850cc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #100] @ 91504 <__cxa_atexit@plt+0x850d0> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr sl, [pc, #120] @ 921b8 <__cxa_atexit@plt+0x85d84> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr lr, [pc, #116] @ 921bc <__cxa_atexit@plt+0x85d88> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ 921c0 <__cxa_atexit@plt+0x85d8c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r1, r0, #1 │ │ │ │ - ldr r0, [pc, #104] @ 921c4 <__cxa_atexit@plt+0x85d90> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r3, r0, #3 │ │ │ │ - ldr ip, [pc, #96] @ 921c8 <__cxa_atexit@plt+0x85d94> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ + ldr lr, [pc, #96] @ 91508 <__cxa_atexit@plt+0x850d4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ - sub r2, r6, #26 │ │ │ │ - add sl, sl, #2 │ │ │ │ - str r9, [r7, #4] │ │ │ │ - str r8, [r7, #8] │ │ │ │ - str ip, [r7, #12] │ │ │ │ - str sl, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - str lr, [r7, #32] │ │ │ │ - sub r7, r6, #19 │ │ │ │ + sub r1, r6, #34 @ 0x22 │ │ │ │ + sub r2, r6, #27 │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + sub r1, r6, #18 │ │ │ │ + str r3, [r6, #-36] @ 0xffffffdc │ │ │ │ + str r8, [r6, #-32] @ 0xffffffe0 │ │ │ │ + sub r2, r6, #28 │ │ │ │ + stm r2, {r7, r8, r9} │ │ │ │ + str r8, [r6, #-16] │ │ │ │ + str lr, [r6, #-12] │ │ │ │ + str r1, [r6, #-8] │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 921cc <__cxa_atexit@plt+0x85d98> │ │ │ │ + ldr r7, [pc, #32] @ 9150c <__cxa_atexit@plt+0x850d8> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #32 │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff74 │ │ │ │ - biceq fp, pc, r8, asr #4 │ │ │ │ - biceq fp, pc, r0, asr r2 @ │ │ │ │ - mvneq r7, r8, lsl ip │ │ │ │ - mvneq r7, r8, lsl pc │ │ │ │ - mvneq r7, r0, lsl pc │ │ │ │ - biceq fp, pc, r8, lsl #4 │ │ │ │ - biceq fp, pc, r4, lsl r2 @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r8, r5, #12 │ │ │ │ - cmp fp, r8 │ │ │ │ - bhi 92250 <__cxa_atexit@plt+0x85e1c> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 92248 <__cxa_atexit@plt+0x85e14> │ │ │ │ - ldr r3, [pc, #84] @ 92258 <__cxa_atexit@plt+0x85e24> │ │ │ │ + @ instruction: 0xffffffac │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + @ instruction: 0xffffffb8 │ │ │ │ + ldrdeq r8, [r5, #168]! @ 0xa8 │ │ │ │ + biceq fp, pc, r4, lsl r8 @ │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9153c <__cxa_atexit@plt+0x85108> │ │ │ │ + ldr r3, [pc, #24] @ 91544 <__cxa_atexit@plt+0x85110> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r8, r0, asr #16 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91588 <__cxa_atexit@plt+0x85154> │ │ │ │ + ldr r3, [pc, #44] @ 91590 <__cxa_atexit@plt+0x8515c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #80] @ 9225c <__cxa_atexit@plt+0x85e28> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r3, [r5, #-12] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #64] @ 92260 <__cxa_atexit@plt+0x85e2c> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r3, r5, #3 │ │ │ │ - ldr r5, [pc, #56] @ 92264 <__cxa_atexit@plt+0x85e30> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r9, r5, #1 │ │ │ │ - ldr r5, [pc, #48] @ 92268 <__cxa_atexit@plt+0x85e34> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add sl, r5, #1 │ │ │ │ - mov r5, r8 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 91580 <__cxa_atexit@plt+0x8514c> │ │ │ │ + b 9159c <__cxa_atexit@plt+0x85168> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 915f4 <__cxa_atexit@plt+0x851c0> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r1, [pc, #40] @ 91604 <__cxa_atexit@plt+0x851d0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ mov r8, r3 │ │ │ │ - b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff70 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91648 <__cxa_atexit@plt+0x85214> │ │ │ │ + ldr r3, [pc, #44] @ 91650 <__cxa_atexit@plt+0x8521c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 91640 <__cxa_atexit@plt+0x8520c> │ │ │ │ + b 9165c <__cxa_atexit@plt+0x85228> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, rrx │ │ │ │ - mvneq r7, r8, asr fp │ │ │ │ - mvneq r7, r8, lsr lr │ │ │ │ - mvneq r7, r0, lsr lr │ │ │ │ - mvneq r7, r4, asr #28 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 922a0 <__cxa_atexit@plt+0x85e6c> │ │ │ │ - ldr r2, [pc, #28] @ 922ac <__cxa_atexit@plt+0x85e78> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9169c <__cxa_atexit@plt+0x85268> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr r2, [pc, #44] @ 916a8 <__cxa_atexit@plt+0x85274> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #8 │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [pc, #36] @ 916ac <__cxa_atexit@plt+0x85278> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmda r6, {r1, r2, r3} │ │ │ │ + add r5, r5, #8 │ │ │ │ + sub sl, r6, #6 │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r7, [r5, #212]! @ 0xd4 │ │ │ │ + mvneq r8, r0, ror #14 │ │ │ │ + mvneq r8, ip, lsl #14 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91714 <__cxa_atexit@plt+0x852e0> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9170c <__cxa_atexit@plt+0x852d8> │ │ │ │ + ldr r3, [pc, #64] @ 9171c <__cxa_atexit@plt+0x852e8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r1, [pc, #40] @ 91720 <__cxa_atexit@plt+0x852ec> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01e58690 │ │ │ │ + @ instruction: 0xffffff14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 91788 <__cxa_atexit@plt+0x85354> │ │ │ │ + ldr lr, [pc, #80] @ 91798 <__cxa_atexit@plt+0x85364> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #76] @ 9179c <__cxa_atexit@plt+0x85368> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r9, [pc, #56] @ 917a0 <__cxa_atexit@plt+0x8536c> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r3, r6 │ │ │ │ + str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + str r8, [r6, #-20] @ 0xffffffec │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r1, r7, r9} │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff6c │ │ │ │ + @ instruction: 0x01e58690 │ │ │ │ + mvneq r8, ip, lsr #12 │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #20 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 922f0 <__cxa_atexit@plt+0x85ebc> │ │ │ │ - ldr r7, [pc, #48] @ 92300 <__cxa_atexit@plt+0x85ecc> │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 917e8 <__cxa_atexit@plt+0x853b4> │ │ │ │ + ldr r7, [pc, #52] @ 917f8 <__cxa_atexit@plt+0x853c4> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #40] @ 92304 <__cxa_atexit@plt+0x85ed0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - str r7, [r5, #4] │ │ │ │ - str r3, [r5, #8] │ │ │ │ - mov r7, fp │ │ │ │ - b 9230c <__cxa_atexit@plt+0x85ed8> │ │ │ │ - ldr r7, [pc, #16] @ 92308 <__cxa_atexit@plt+0x85ed4> │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 917dc <__cxa_atexit@plt+0x853a8> │ │ │ │ + mov r7, r9 │ │ │ │ + b 91808 <__cxa_atexit@plt+0x853d4> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #12] @ 917fc <__cxa_atexit@plt+0x853c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b8731c │ │ │ │ - mvneq r7, ip, lsr fp │ │ │ │ - strdeq fp, [pc, #16] @ 92320 <__cxa_atexit@plt+0x85eec> │ │ │ │ - mov fp, r7 │ │ │ │ - ldr r2, [pc, #156] @ 923b4 <__cxa_atexit@plt+0x85f80> │ │ │ │ - add r2, pc, r2 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq fp, pc, r0, lsr #10 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 91868 <__cxa_atexit@plt+0x85434> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ - ldrb r7, [r7] │ │ │ │ - cmp r7, #0 │ │ │ │ - beq 92360 <__cxa_atexit@plt+0x85f2c> │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r7, [r5] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-8]! │ │ │ │ + ldr r2, [pc, #80] @ 91878 <__cxa_atexit@plt+0x85444> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #76] @ 9187c <__cxa_atexit@plt+0x85448> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #72] @ 91880 <__cxa_atexit@plt+0x8544c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r3, [r3, #3] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r2, r6 │ │ │ │ + str r1, [r2, #-8]! │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 92388 <__cxa_atexit@plt+0x85f54> │ │ │ │ - ldr r3, [r5, #-4] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - cmp r7, r3 │ │ │ │ - beq 92394 <__cxa_atexit@plt+0x85f60> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - add r7, r7, #1 │ │ │ │ - str r7, [r5, #4] │ │ │ │ - b 92318 <__cxa_atexit@plt+0x85ee4> │ │ │ │ - ldr r7, [pc, #80] @ 923b8 <__cxa_atexit@plt+0x85f84> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - str r7, [r3, #-4]! │ │ │ │ - ldr r7, [r3, #12] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 92394 <__cxa_atexit@plt+0x85f60> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 923ac <__cxa_atexit@plt+0x85f78> │ │ │ │ + beq 91860 <__cxa_atexit@plt+0x8542c> │ │ │ │ + b 9188c <__cxa_atexit@plt+0x85458> │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 923bc <__cxa_atexit@plt+0x85f88> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - add r7, r7, #256 @ 0x100 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r8, [r5], #12 │ │ │ │ - b 1a87528 <__cxa_atexit@plt+0x1a7b0f4> │ │ │ │ - andeq r0, r0, r8, ror #1 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r7, r4, lsr #20 │ │ │ │ - andeq r0, r0, r3, asr #1 │ │ │ │ + mov r7, #12 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0x01b8779c │ │ │ │ + @ instruction: 0xfffffce4 │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + mov r2, #0 │ │ │ │ + cmp r3, #10 │ │ │ │ + movgt r2, #1 │ │ │ │ + ldr r3, [pc, #40] @ 918cc <__cxa_atexit@plt+0x85498> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r3, [r3, r2, lsl #2] │ │ │ │ + ldr r2, [pc, #32] @ 918d0 <__cxa_atexit@plt+0x8549c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [pc, #28] @ 918d4 <__cxa_atexit@plt+0x854a0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5] │ │ │ │ + and r3, r3, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 923ec <__cxa_atexit@plt+0x85fb8> │ │ │ │ - ldr r7, [pc, #28] @ 923f8 <__cxa_atexit@plt+0x85fc4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - add r7, r7, #256 @ 0x100 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ + moveq r0, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - add r5, r5, #16 │ │ │ │ - b 1a87528 <__cxa_atexit@plt+0x1a7b0f4> │ │ │ │ - mvneq r7, r4, ror #19 │ │ │ │ - andeq r0, r0, r4, lsr #1 │ │ │ │ + mvneq r8, r0, lsr #10 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 91910 <__cxa_atexit@plt+0x854dc> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #52] @ 9192c <__cxa_atexit@plt+0x854f8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 91930 <__cxa_atexit@plt+0x854fc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe34 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - cmp r7, r3 │ │ │ │ - bne 9242c <__cxa_atexit@plt+0x85ff8> │ │ │ │ - ldr r7, [pc, #40] @ 92444 <__cxa_atexit@plt+0x86010> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - add r7, r7, #256 @ 0x100 │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ + str r7, [r5] │ │ │ │ + b 918d8 <__cxa_atexit@plt+0x854a4> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 9197c <__cxa_atexit@plt+0x85548> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #52] @ 91998 <__cxa_atexit@plt+0x85564> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - add r7, r7, #1 │ │ │ │ - str r7, [r5, #12] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r7, fp │ │ │ │ - b 9230c <__cxa_atexit@plt+0x85ed8> │ │ │ │ - mvneq r7, r4, lsr #19 │ │ │ │ - biceq fp, pc, r8, lsr #1 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 9199c <__cxa_atexit@plt+0x85568> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffc54 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 91944 <__cxa_atexit@plt+0x85510> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 9249c <__cxa_atexit@plt+0x86068> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 92494 <__cxa_atexit@plt+0x86060> │ │ │ │ - ldr r3, [pc, #40] @ 924a4 <__cxa_atexit@plt+0x86070> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ 924a8 <__cxa_atexit@plt+0x86074> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r5, r9 │ │ │ │ - b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov sl, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 91a10 <__cxa_atexit@plt+0x855dc> │ │ │ │ + ldr r3, [pc, #60] @ 91a30 <__cxa_atexit@plt+0x855fc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #56] @ 91a34 <__cxa_atexit@plt+0x85600> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #3 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + ldr r7, [pc, #32] @ 91a38 <__cxa_atexit@plt+0x85604> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, sl │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r8, ror #17 │ │ │ │ - strdeq r7, [r5, #180]! @ 0xb4 │ │ │ │ - biceq fp, pc, r4, rrx │ │ │ │ + @ instruction: 0xffffffc4 │ │ │ │ + strheq r8, [r5, #52]! @ 0x34 │ │ │ │ + strdeq fp, [pc, #44] @ 91a6c <__cxa_atexit@plt+0x85638> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 92500 <__cxa_atexit@plt+0x860cc> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 924f8 <__cxa_atexit@plt+0x860c4> │ │ │ │ - ldr r3, [pc, #40] @ 92508 <__cxa_atexit@plt+0x860d4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ 9250c <__cxa_atexit@plt+0x860d8> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r5, r9 │ │ │ │ - b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r7, r4, lsl #17 │ │ │ │ - @ instruction: 0x01e57b94 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, pc │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r9, r8 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 92548 <__cxa_atexit@plt+0x86114> │ │ │ │ - add sl, r7, #8 │ │ │ │ - ldm sl, {r8, r9, sl} │ │ │ │ - ldr r2, [r7, #20] │ │ │ │ - ldr r1, [pc, #24] @ 92550 <__cxa_atexit@plt+0x8611c> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91a84 <__cxa_atexit@plt+0x85650> │ │ │ │ + ldr r3, [pc, #56] @ 91a98 <__cxa_atexit@plt+0x85664> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #48] @ 91a9c <__cxa_atexit@plt+0x85668> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #36] @ 91aa0 <__cxa_atexit@plt+0x8566c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #129 @ 0x81 │ │ │ │ + b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ + ldr r7, [pc, #24] @ 91aa4 <__cxa_atexit@plt+0x85670> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, lsr r8 │ │ │ │ - biceq sl, pc, ip, ror #31 │ │ │ │ + strdeq r8, [r5, #40]! @ 0x28 │ │ │ │ + strdeq r8, [r5, #36]! @ 0x24 │ │ │ │ + mvneq r8, r4, lsr r3 │ │ │ │ + biceq fp, pc, ip, lsl #5 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 92594 <__cxa_atexit@plt+0x86160> │ │ │ │ - ldr r3, [pc, #40] @ 9259c <__cxa_atexit@plt+0x86168> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ 925a0 <__cxa_atexit@plt+0x8616c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #24] @ 925a4 <__cxa_atexit@plt+0x86170> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 91ae8 <__cxa_atexit@plt+0x856b4> │ │ │ │ + ldr r7, [pc, #48] @ 91af8 <__cxa_atexit@plt+0x856c4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 91adc <__cxa_atexit@plt+0x856a8> │ │ │ │ + mov r7, r8 │ │ │ │ + b 91b0c <__cxa_atexit@plt+0x856d8> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq sl, pc, r4, lsl #29 │ │ │ │ - mvneq r7, r8, ror #15 │ │ │ │ - biceq sl, pc, r8, lsl #31 │ │ │ │ + ldr r7, [pc, #12] @ 91afc <__cxa_atexit@plt+0x856c8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq fp, pc, r0, asr #4 │ │ │ │ + biceq fp, pc, r8, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 925c8 <__cxa_atexit@plt+0x86194> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 91b34 <__cxa_atexit@plt+0x85700> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 91b40 <__cxa_atexit@plt+0x8570c> │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + bx r0 │ │ │ │ + ldr r8, [r7, #6] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 91ab4 <__cxa_atexit@plt+0x85680> │ │ │ │ + ldr r3, [pc, #28] @ 91b64 <__cxa_atexit@plt+0x85730> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 1a477b8 <__cxa_atexit@plt+0x1a3b384> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq sl, pc, r4, ror #30 │ │ │ │ + tst r7, #3 │ │ │ │ + beq 91b5c <__cxa_atexit@plt+0x85728> │ │ │ │ + b 91b74 <__cxa_atexit@plt+0x85740> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + biceq fp, pc, r0, asr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 92628 <__cxa_atexit@plt+0x861f4> │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #104] @ 9265c <__cxa_atexit@plt+0x86228> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 92640 <__cxa_atexit@plt+0x8620c> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 9264c <__cxa_atexit@plt+0x86218> │ │ │ │ - ldr r7, [pc, #72] @ 92660 <__cxa_atexit@plt+0x8622c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #64] @ 92664 <__cxa_atexit@plt+0x86230> │ │ │ │ + bne 91b94 <__cxa_atexit@plt+0x85760> │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r0, [pc, #40] @ 91bb4 <__cxa_atexit@plt+0x85780> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 92668 <__cxa_atexit@plt+0x86234> │ │ │ │ - add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ 9266c <__cxa_atexit@plt+0x86238> │ │ │ │ + bx r0 │ │ │ │ + ldr r8, [pc, #16] @ 91bac <__cxa_atexit@plt+0x85778> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r0, [pc, #12] @ 91bb0 <__cxa_atexit@plt+0x8577c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ + add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + @ instruction: 0x01b87436 │ │ │ │ + mvneq r8, ip, lsl r4 │ │ │ │ + mvneq r8, r8, lsr r4 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91be4 <__cxa_atexit@plt+0x857b0> │ │ │ │ + ldr r3, [pc, #24] @ 91bec <__cxa_atexit@plt+0x857b8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5], #4 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + @ instruction: 0x01e58198 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91c1c <__cxa_atexit@plt+0x857e8> │ │ │ │ + ldr r3, [pc, #24] @ 91c24 <__cxa_atexit@plt+0x857f0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - biceq sl, pc, r0, lsl pc @ │ │ │ │ - biceq sl, pc, r4, lsl #30 │ │ │ │ - ldrdeq sl, [pc, #232] @ 92758 <__cxa_atexit@plt+0x86324> │ │ │ │ - biceq sl, pc, ip, asr #29 │ │ │ │ - strheq sl, [pc, #224] @ 92758 <__cxa_atexit@plt+0x86324> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 926a0 <__cxa_atexit@plt+0x8626c> │ │ │ │ - ldr r7, [pc, #36] @ 926b4 <__cxa_atexit@plt+0x86280> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ 926b8 <__cxa_atexit@plt+0x86284> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + mvneq r8, r0, ror #2 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91c54 <__cxa_atexit@plt+0x85820> │ │ │ │ + ldr r3, [pc, #24] @ 91c5c <__cxa_atexit@plt+0x85828> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #8 │ │ │ │ + mvneq r8, r8, lsr #2 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91c8c <__cxa_atexit@plt+0x85858> │ │ │ │ + ldr r3, [pc, #24] @ 91c94 <__cxa_atexit@plt+0x85860> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - stlexbeq sl, r8, [pc] @ │ │ │ │ - biceq sl, pc, ip, lsl #29 │ │ │ │ - stlexbeq sl, r0, [pc] @ │ │ │ │ - andeq r0, r2, pc │ │ │ │ + strdeq r8, [r5, #0]! │ │ │ │ + biceq fp, pc, ip, asr #1 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ - mov r3, r8 │ │ │ │ - sub r2, r5, #28 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 92704 <__cxa_atexit@plt+0x862d0> │ │ │ │ - ldr r2, [pc, #44] @ 92710 <__cxa_atexit@plt+0x862dc> │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91cd8 <__cxa_atexit@plt+0x858a4> │ │ │ │ + ldr r2, [pc, #36] @ 91ce0 <__cxa_atexit@plt+0x858ac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #40] @ 92714 <__cxa_atexit@plt+0x862e0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [r7, #2] │ │ │ │ + ldr r3, [pc, #32] @ 91ce4 <__cxa_atexit@plt+0x858b0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ - stmib r5, {r0, r9} │ │ │ │ - add r8, r1, #1 │ │ │ │ - mov r9, r3 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r1, r8} │ │ │ │ mov r8, r3 │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - strdeq sl, [pc, #220] @ 927f8 <__cxa_atexit@plt+0x863c4> │ │ │ │ - biceq sl, pc, r8, lsr lr @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 92754 <__cxa_atexit@plt+0x86320> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ 92758 <__cxa_atexit@plt+0x86324> │ │ │ │ - add r2, pc, r2 │ │ │ │ - add r3, r3, #2 │ │ │ │ - stmda r5, {r3, r7} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #20] @ 9275c <__cxa_atexit@plt+0x86328> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - biceq sl, pc, r0, asr #27 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r7, r8, lsl #18 │ │ │ │ - strdeq sl, [pc, #208] @ 92838 <__cxa_atexit@plt+0x86404> │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ + @ instruction: 0x01b873c7 │ │ │ │ + biceq fp, pc, r0, lsl #1 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92798 <__cxa_atexit@plt+0x86364> │ │ │ │ - ldr r3, [pc, #200] @ 92848 <__cxa_atexit@plt+0x86414> │ │ │ │ + ldr r3, [pc, #16] @ 91d0c <__cxa_atexit@plt+0x858d8> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #192] @ 9284c <__cxa_atexit@plt+0x86418> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq fp, pc, r8, asr r0 @ │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ mov r9, r7 │ │ │ │ - b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9281c <__cxa_atexit@plt+0x863e8> │ │ │ │ - ldr r3, [pc, #148] @ 92844 <__cxa_atexit@plt+0x86410> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - mov r2, r5 │ │ │ │ - str r3, [r2, #8]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 92824 <__cxa_atexit@plt+0x863f0> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #32 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 92830 <__cxa_atexit@plt+0x863fc> │ │ │ │ - ldr r2, [pc, #116] @ 92850 <__cxa_atexit@plt+0x8641c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr ip, [r5, #20]! │ │ │ │ - str r2, [r6, #4]! │ │ │ │ - ldr r2, [r5, #-8] │ │ │ │ - ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #88] @ 92854 <__cxa_atexit@plt+0x86420> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - str r1, [r6, #8] │ │ │ │ - str r7, [r6, #12] │ │ │ │ - add r1, r6, #16 │ │ │ │ - stm r1, {r0, r2, lr} │ │ │ │ - str r6, [r6, #28] │ │ │ │ - sub r7, r3, #2 │ │ │ │ - mov r6, r3 │ │ │ │ - bx ip │ │ │ │ - ldr r0, [r5, #20]! │ │ │ │ + b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91d58 <__cxa_atexit@plt+0x85924> │ │ │ │ + ldr r3, [pc, #24] @ 91d60 <__cxa_atexit@plt+0x8592c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ + mvneq r8, r4, lsr #32 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91d90 <__cxa_atexit@plt+0x8595c> │ │ │ │ + ldr r3, [pc, #24] @ 91d98 <__cxa_atexit@plt+0x85964> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r6, #32 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r0, r0, r0, ror #1 │ │ │ │ - mvneq r7, r4, asr #17 │ │ │ │ - @ instruction: 0xfffffd38 │ │ │ │ - mvneq r7, r4, lsr #12 │ │ │ │ - strdeq sl, [pc, #200] @ 92928 <__cxa_atexit@plt+0x864f4> │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r8 │ │ │ │ - mov r8, r7 │ │ │ │ - mov r7, r5 │ │ │ │ - ldr r3, [r7, #4]! │ │ │ │ - and r2, r3, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 928c0 <__cxa_atexit@plt+0x8648c> │ │ │ │ - ldr r2, [pc, #152] @ 92920 <__cxa_atexit@plt+0x864ec> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r3, #2] │ │ │ │ - stm r5, {r2, r9} │ │ │ │ - str r8, [r5, #8] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 928fc <__cxa_atexit@plt+0x864c8> │ │ │ │ - ldr r3, [pc, #128] @ 92924 <__cxa_atexit@plt+0x864f0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #116] @ 92928 <__cxa_atexit@plt+0x864f4> │ │ │ │ - add r9, pc, r9 │ │ │ │ - stmda r5, {r1, r2} │ │ │ │ + mvneq r7, ip, ror #31 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91dc8 <__cxa_atexit@plt+0x85994> │ │ │ │ + ldr r3, [pc, #24] @ 91dd0 <__cxa_atexit@plt+0x8599c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r2, [pc, #76] @ 92914 <__cxa_atexit@plt+0x864e0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stmib r5, {r2, r3} │ │ │ │ - tst r9, #3 │ │ │ │ - beq 92904 <__cxa_atexit@plt+0x864d0> │ │ │ │ - ldr r7, [pc, #60] @ 92918 <__cxa_atexit@plt+0x864e4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - str r7, [r5] │ │ │ │ - stmib r5, {r3, r9} │ │ │ │ - ldr r7, [pc, #44] @ 9291c <__cxa_atexit@plt+0x864e8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r8, r7, #1 │ │ │ │ - mov r7, r9 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strheq r7, [r5, #244]! @ 0xf4 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91e00 <__cxa_atexit@plt+0x859cc> │ │ │ │ + ldr r3, [pc, #24] @ 91e08 <__cxa_atexit@plt+0x859d4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r7, ip, ror pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + ldr r8, [pc, #4] @ 91e20 <__cxa_atexit@plt+0x859ec> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + @ instruction: 0x01b87311 │ │ │ │ + biceq sl, pc, r8, lsr #29 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91e60 <__cxa_atexit@plt+0x85a2c> │ │ │ │ + ldr r3, [pc, #36] @ 91e68 <__cxa_atexit@plt+0x85a34> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 91e58 <__cxa_atexit@plt+0x85a24> │ │ │ │ + b 91e78 <__cxa_atexit@plt+0x85a44> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsl #25 │ │ │ │ - @ instruction: 0xfffffe8c │ │ │ │ - mvneq r7, r0, ror #14 │ │ │ │ - andeq r0, r0, ip, lsr #1 │ │ │ │ - andeq r0, r0, ip, asr #1 │ │ │ │ - biceq sl, pc, r0, lsr #24 │ │ │ │ - biceq sl, pc, r4, lsr #24 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + biceq sl, pc, r0, ror #28 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ 92960 <__cxa_atexit@plt+0x8652c> │ │ │ │ + ldr r3, [pc, #12] @ 91e8c <__cxa_atexit@plt+0x85a58> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #20] @ 92964 <__cxa_atexit@plt+0x86530> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [r5, #8] │ │ │ │ - stmda r5, {r1, r2} │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq sl, pc, r4, lsl #23 │ │ │ │ - biceq sl, pc, r8, ror #23 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq sl, pc, ip, lsr lr @ │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92a14 <__cxa_atexit@plt+0x865e0> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov sl, r6 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 92a3c <__cxa_atexit@plt+0x86608> │ │ │ │ - ldr lr, [pc, #172] @ 92a48 <__cxa_atexit@plt+0x86614> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r7, [pc, #168] @ 92a4c <__cxa_atexit@plt+0x86618> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add ip, r7, #3 │ │ │ │ - ldr r9, [pc, #160] @ 92a50 <__cxa_atexit@plt+0x8661c> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr r8, [pc, #156] @ 92a54 <__cxa_atexit@plt+0x86620> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #12]! │ │ │ │ - sub r1, r6, #15 │ │ │ │ - ldr r2, [r3, #-8] │ │ │ │ - sub r0, r6, #2 │ │ │ │ - str lr, [r3] │ │ │ │ - str r0, [r3, #4] │ │ │ │ - stmib sl, {r9, ip} │ │ │ │ - str r2, [sl, #12] │ │ │ │ - str r8, [sl, #16] │ │ │ │ - str r1, [sl, #20] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 92a30 <__cxa_atexit@plt+0x865fc> │ │ │ │ - ldr r3, [pc, #100] @ 92a58 <__cxa_atexit@plt+0x86624> │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 91ef8 <__cxa_atexit@plt+0x85ac4> │ │ │ │ + ldr r3, [pc, #80] @ 91f04 <__cxa_atexit@plt+0x85ad0> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #84] @ 92a5c <__cxa_atexit@plt+0x86628> │ │ │ │ + ldr r2, [pc, #76] @ 91f08 <__cxa_atexit@plt+0x85ad4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 91f0c <__cxa_atexit@plt+0x85ad8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + stmdb r5, {r1, r2} │ │ │ │ + mov r2, r6 │ │ │ │ + str r3, [r2, #-4]! │ │ │ │ + str r2, [r5] │ │ │ │ + ldr r3, [pc, #48] @ 91f10 <__cxa_atexit@plt+0x85adc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + ldr r3, [pc, #40] @ 91f14 <__cxa_atexit@plt+0x85ae0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #68] @ 92a60 <__cxa_atexit@plt+0x8662c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #64] @ 92a64 <__cxa_atexit@plt+0x86630> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [r5, #16] │ │ │ │ - str r3, [r5] │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ + mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r7, r4, ror #13 │ │ │ │ - strdeq r7, [r5, #52]! @ 0x34 │ │ │ │ - mvneq r7, r8, ror #8 │ │ │ │ - @ instruction: 0xfffffd74 │ │ │ │ - mvneq r7, r8, asr #12 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - @ instruction: 0x01cfaa9c │ │ │ │ - biceq sl, pc, r8, ror #21 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 92a9c <__cxa_atexit@plt+0x86668> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 92aa0 <__cxa_atexit@plt+0x8666c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffffce8 │ │ │ │ - mvneq r7, r0, asr #11 │ │ │ │ - biceq sl, pc, ip, lsr #21 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92b08 <__cxa_atexit@plt+0x866d4> │ │ │ │ - ldr r7, [pc, #108] @ 92b30 <__cxa_atexit@plt+0x866fc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - str r7, [r3, #16]! │ │ │ │ - ldr r7, [r3, #-4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 92b24 <__cxa_atexit@plt+0x866f0> │ │ │ │ - ldr r3, [pc, #84] @ 92b34 <__cxa_atexit@plt+0x86700> │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + stlexheq r7, ip, [r5] │ │ │ │ + mvneq r7, r8, ror lr │ │ │ │ + ldrdeq r8, [r5, #0]! │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + @ instruction: 0x01cfad9c │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 91fa0 <__cxa_atexit@plt+0x85b6c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 91f98 <__cxa_atexit@plt+0x85b64> │ │ │ │ + ldr r3, [pc, #72] @ 91fa8 <__cxa_atexit@plt+0x85b74> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #80] @ 92b38 <__cxa_atexit@plt+0x86704> │ │ │ │ + ldr r2, [pc, #68] @ 91fac <__cxa_atexit@plt+0x85b78> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - add r3, r2, #2 │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #64] @ 92b3c <__cxa_atexit@plt+0x86708> │ │ │ │ + ldr r1, [pc, #64] @ 91fb0 <__cxa_atexit@plt+0x85b7c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r8, [pc, #52] @ 91fb4 <__cxa_atexit@plt+0x85b80> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r1, [r6] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-8]! │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + @ instruction: 0xfffffec4 │ │ │ │ + strdeq r7, [r5, #220]! @ 0xdc │ │ │ │ + @ instruction: 0x01b871af │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq sl, pc, r4, asr #27 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r3, [pc, #16] @ 91ffc <__cxa_atexit@plt+0x85bc8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #48] @ 92b40 <__cxa_atexit@plt+0x8670c> │ │ │ │ + mov r9, r8 │ │ │ │ + b 931f0 <__cxa_atexit@plt+0x86dbc> │ │ │ │ + mvneq r7, r4, asr #29 │ │ │ │ + @ instruction: 0x01cfad98 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9207c <__cxa_atexit@plt+0x85c48> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92074 <__cxa_atexit@plt+0x85c40> │ │ │ │ + ldr r3, [pc, #84] @ 92084 <__cxa_atexit@plt+0x85c50> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #44] @ 92b44 <__cxa_atexit@plt+0x86710> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [r5, #16] │ │ │ │ - str r3, [r5] │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + ldr r2, [pc, #80] @ 92088 <__cxa_atexit@plt+0x85c54> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + ldr r3, [pc, #52] @ 9208c <__cxa_atexit@plt+0x85c58> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + sub r3, r6, #3 │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + str r1, [r5, #12] │ │ │ │ + ldr r8, [pc, #32] @ 92090 <__cxa_atexit@plt+0x85c5c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0xfffffc88 │ │ │ │ - biceq sl, pc, ip, asr #19 │ │ │ │ - mvneq r7, r4, asr r5 │ │ │ │ - andeq r0, r0, r8, lsl #1 │ │ │ │ - biceq sl, pc, r8, ror r9 @ │ │ │ │ - biceq sl, pc, r8, lsl #20 │ │ │ │ + @ instruction: 0xffffffac │ │ │ │ + mvneq r7, r4, lsr sp │ │ │ │ + mvneq r7, r0, ror pc │ │ │ │ + mvneq r7, ip, asr pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 92b84 <__cxa_atexit@plt+0x86750> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ 92b88 <__cxa_atexit@plt+0x86754> │ │ │ │ - add r2, pc, r2 │ │ │ │ - add r3, r3, #2 │ │ │ │ - stmda r5, {r3, r7} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #20] @ 92b8c <__cxa_atexit@plt+0x86758> │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 920c4 <__cxa_atexit@plt+0x85c90> │ │ │ │ + ldr r3, [pc, #28] @ 920cc <__cxa_atexit@plt+0x85c98> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - biceq sl, pc, r8, asr r9 @ │ │ │ │ - @ instruction: 0xfffffc04 │ │ │ │ - ldrdeq r7, [r5, #72]! @ 0x48 │ │ │ │ - biceq sl, pc, r0, asr #19 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92c3c <__cxa_atexit@plt+0x86808> │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strheq r7, [r5, #204]! @ 0xcc │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov sl, r6 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 92c64 <__cxa_atexit@plt+0x86830> │ │ │ │ - ldr lr, [pc, #172] @ 92c70 <__cxa_atexit@plt+0x8683c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r7, [pc, #168] @ 92c74 <__cxa_atexit@plt+0x86840> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add ip, r7, #1 │ │ │ │ - ldr r9, [pc, #160] @ 92c78 <__cxa_atexit@plt+0x86844> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr r8, [pc, #156] @ 92c7c <__cxa_atexit@plt+0x86848> │ │ │ │ + add r6, r6, #64 @ 0x40 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92168 <__cxa_atexit@plt+0x85d34> │ │ │ │ + ldr r9, [pc, #132] @ 92178 <__cxa_atexit@plt+0x85d44> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr ip, [r5] │ │ │ │ + sub r1, r6, #17 │ │ │ │ + ldr lr, [pc, #112] @ 9217c <__cxa_atexit@plt+0x85d48> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr sl, [pc, #108] @ 92180 <__cxa_atexit@plt+0x85d4c> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r8, [r6, #-52] @ 0xffffffcc │ │ │ │ + ldr r8, [pc, #100] @ 92184 <__cxa_atexit@plt+0x85d50> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #12]! │ │ │ │ - sub r1, r6, #15 │ │ │ │ - ldr r2, [r3, #-8] │ │ │ │ - sub r0, r6, #2 │ │ │ │ - str lr, [r3] │ │ │ │ - str r0, [r3, #4] │ │ │ │ - stmib sl, {r9, ip} │ │ │ │ - str r2, [sl, #12] │ │ │ │ - str r8, [sl, #16] │ │ │ │ - str r1, [sl, #20] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 92c58 <__cxa_atexit@plt+0x86824> │ │ │ │ - ldr r3, [pc, #100] @ 92c80 <__cxa_atexit@plt+0x8684c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #84] @ 92c84 <__cxa_atexit@plt+0x86850> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #68] @ 92c88 <__cxa_atexit@plt+0x86854> │ │ │ │ + mov r3, r6 │ │ │ │ + str r8, [r3, #-44]! @ 0xffffffd4 │ │ │ │ + ldr r8, [pc, #88] @ 92188 <__cxa_atexit@plt+0x85d54> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ + mov r8, r6 │ │ │ │ + str r9, [r8, #-60]! @ 0xffffffc4 │ │ │ │ + str r8, [r6, #-36] @ 0xffffffdc │ │ │ │ + str r8, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str sl, [r6, #-20] @ 0xffffffec │ │ │ │ + str r2, [r6, #-16] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + stmda r6, {r1, r3} │ │ │ │ + str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx ip │ │ │ │ + mov r3, #64 @ 0x40 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + @ instruction: 0x01e57c90 │ │ │ │ + mvneq r7, r4, lsr #29 │ │ │ │ + mvneq r7, r8, lsl #28 │ │ │ │ + strdeq r7, [r5, #220]! @ 0xdc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 921d0 <__cxa_atexit@plt+0x85d9c> │ │ │ │ + ldr r3, [pc, #48] @ 921d8 <__cxa_atexit@plt+0x85da4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #64] @ 92c8c <__cxa_atexit@plt+0x86858> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [r5, #16] │ │ │ │ - str r3, [r5] │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + ldr r2, [pc, #44] @ 921dc <__cxa_atexit@plt+0x85da8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #28] @ 921e0 <__cxa_atexit@plt+0x85dac> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + strheq r7, [r5, #188]! @ 0xbc │ │ │ │ + @ instruction: 0x01e57b94 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ + @ instruction: 0x01cfab98 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92274 <__cxa_atexit@plt+0x85e40> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9226c <__cxa_atexit@plt+0x85e38> │ │ │ │ + ldr r3, [pc, #76] @ 9227c <__cxa_atexit@plt+0x85e48> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr sl, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [r7, #16] │ │ │ │ + ldr r7, [r7, #20] │ │ │ │ + ldr r1, [pc, #48] @ 92280 <__cxa_atexit@plt+0x85e4c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r8, r6, #2 │ │ │ │ + sub r9, r6, #10 │ │ │ │ + mov r7, r3 │ │ │ │ + b 931f0 <__cxa_atexit@plt+0x86dbc> │ │ │ │ + mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r7, r0, asr #9 │ │ │ │ - mvneq r7, ip, asr #3 │ │ │ │ - mvneq r7, r0, asr #4 │ │ │ │ - @ instruction: 0xfffffb4c │ │ │ │ - mvneq r7, r0, lsr #8 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - biceq sl, pc, r0, lsr r8 @ │ │ │ │ - biceq sl, pc, r0, asr #17 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 92cc4 <__cxa_atexit@plt+0x86890> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 92cc8 <__cxa_atexit@plt+0x86894> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r7, ip, lsr fp │ │ │ │ + mvneq r7, r8, lsr #24 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 922b4 <__cxa_atexit@plt+0x85e80> │ │ │ │ + ldr r3, [pc, #28] @ 922bc <__cxa_atexit@plt+0x85e88> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffffac0 │ │ │ │ - @ instruction: 0x01e57398 │ │ │ │ - biceq sl, pc, r4, lsl #17 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92d78 <__cxa_atexit@plt+0x86944> │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r7, ip, asr #21 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + mov sl, fp │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov sl, r6 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 92da0 <__cxa_atexit@plt+0x8696c> │ │ │ │ - ldr r9, [pc, #172] @ 92dac <__cxa_atexit@plt+0x86978> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #168] @ 92db0 <__cxa_atexit@plt+0x8697c> │ │ │ │ + add r6, r6, #80 @ 0x50 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92380 <__cxa_atexit@plt+0x85f4c> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr fp, [r7, #11] │ │ │ │ + sub r0, r6, #18 │ │ │ │ + ldr r9, [pc, #156] @ 92394 <__cxa_atexit@plt+0x85f60> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + sub r3, r6, #35 @ 0x23 │ │ │ │ + ldr ip, [pc, #148] @ 92398 <__cxa_atexit@plt+0x85f64> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str r8, [r6, #-68] @ 0xffffffbc │ │ │ │ + ldr r8, [pc, #140] @ 9239c <__cxa_atexit@plt+0x85f68> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr lr, [pc, #164] @ 92db4 <__cxa_atexit@plt+0x86980> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r3, [pc, #160] @ 92db8 <__cxa_atexit@plt+0x86984> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add ip, r3, #1 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #12]! │ │ │ │ - sub r1, r6, #15 │ │ │ │ - ldr r2, [r3, #-4] │ │ │ │ - sub r0, r6, #2 │ │ │ │ - str r9, [r3] │ │ │ │ - str r0, [r3, #4] │ │ │ │ - str r8, [sl, #4] │ │ │ │ - add r0, sl, #8 │ │ │ │ - stm r0, {r2, ip, lr} │ │ │ │ - str r1, [sl, #20] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 92d94 <__cxa_atexit@plt+0x86960> │ │ │ │ - ldr r3, [pc, #100] @ 92dbc <__cxa_atexit@plt+0x86988> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #84] @ 92dc0 <__cxa_atexit@plt+0x8698c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #68] @ 92dc4 <__cxa_atexit@plt+0x86990> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #64] @ 92dc8 <__cxa_atexit@plt+0x86994> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [r5, #16] │ │ │ │ - str r3, [r5] │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + mov lr, r6 │ │ │ │ + str r8, [lr, #-60]! @ 0xffffffc4 │ │ │ │ + stmdb r6, {r9, lr} │ │ │ │ + str r0, [r6] │ │ │ │ + ldr r8, [pc, #120] @ 923a0 <__cxa_atexit@plt+0x85f6c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r9, r6 │ │ │ │ + str r8, [r9, #-48]! @ 0xffffffd0 │ │ │ │ + mov r0, r6 │ │ │ │ + ldr r7, [pc, #104] @ 923a4 <__cxa_atexit@plt+0x85f70> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r0, #-76]! @ 0xffffffb4 │ │ │ │ + str r0, [r6, #-52] @ 0xffffffcc │ │ │ │ + str r0, [r6, #-40] @ 0xffffffd8 │ │ │ │ + str ip, [r6, #-36] @ 0xffffffdc │ │ │ │ + str r2, [r6, #-32] @ 0xffffffe0 │ │ │ │ + str r1, [r6, #-28] @ 0xffffffe4 │ │ │ │ + str lr, [r6, #-24] @ 0xffffffe8 │ │ │ │ + ldr r7, [pc, #72] @ 923a8 <__cxa_atexit@plt+0x85f74> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r6, #-20] @ 0xffffffec │ │ │ │ + str r3, [r6, #-16] │ │ │ │ + str r9, [r6, #-12] │ │ │ │ + str fp, [r6, #-64] @ 0xffffffc0 │ │ │ │ + sub r7, r6, #7 │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov fp, sl │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ + mov r3, #80 @ 0x50 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - @ instruction: 0x01e5709c │ │ │ │ - mvneq r7, r0, lsl r1 │ │ │ │ - mvneq r7, r8, ror r3 │ │ │ │ - @ instruction: 0xfffffa10 │ │ │ │ - mvneq r7, r4, ror #5 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - biceq sl, pc, r0, ror #13 │ │ │ │ - biceq sl, pc, r4, lsl #15 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 92e00 <__cxa_atexit@plt+0x869cc> │ │ │ │ + mov fp, sl │ │ │ │ + bx r0 │ │ │ │ + mvneq r7, r4, lsr #21 │ │ │ │ + mvneq r7, r0, lsl #24 │ │ │ │ + mvneq r7, ip, lsl ip │ │ │ │ + mvneq r7, r0, lsl #24 │ │ │ │ + @ instruction: 0xffffff4c │ │ │ │ + mvneq r7, r4, lsr sl │ │ │ │ + biceq sl, pc, r8, ror #19 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92410 <__cxa_atexit@plt+0x85fdc> │ │ │ │ + ldr lr, [pc, #76] @ 92420 <__cxa_atexit@plt+0x85fec> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #72] @ 92424 <__cxa_atexit@plt+0x85ff0> │ │ │ │ add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 92e04 <__cxa_atexit@plt+0x869d0> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffff984 │ │ │ │ - mvneq r7, ip, asr r2 │ │ │ │ - biceq sl, pc, r8, asr #14 │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-36]! @ 0xffffffdc │ │ │ │ + str r9, [r6, #-28] @ 0xffffffe4 │ │ │ │ + str r7, [r6, #-24] @ 0xffffffe8 │ │ │ │ + sub r2, r6, #20 │ │ │ │ + stm r2, {r1, r8, lr} │ │ │ │ + stmdb r6, {r1, r8} │ │ │ │ + str r3, [r6] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffef4 │ │ │ │ + @ instruction: 0xfffffe2c │ │ │ │ + biceq sl, pc, r0, ror r9 @ │ │ │ │ andeq r0, r0, r6 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92eb4 <__cxa_atexit@plt+0x86a80> │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 924b8 <__cxa_atexit@plt+0x86084> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov sl, r6 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 92edc <__cxa_atexit@plt+0x86aa8> │ │ │ │ - ldr lr, [pc, #172] @ 92ee8 <__cxa_atexit@plt+0x86ab4> │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 924b0 <__cxa_atexit@plt+0x8607c> │ │ │ │ + ldr r3, [pc, #104] @ 924c0 <__cxa_atexit@plt+0x8608c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r1, [r7, #20] │ │ │ │ + ldr r0, [r7, #24] │ │ │ │ + ldr r7, [r7, #28] │ │ │ │ + ldr lr, [pc, #72] @ 924c4 <__cxa_atexit@plt+0x86090> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r7, [pc, #168] @ 92eec <__cxa_atexit@plt+0x86ab8> │ │ │ │ + ldr r9, [pc, #68] @ 924c8 <__cxa_atexit@plt+0x86094> │ │ │ │ + add r9, pc, r9 │ │ │ │ + sub sl, r6, #16 │ │ │ │ + stm sl, {r0, r7, lr} │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov sl, r6 │ │ │ │ + str r9, [sl, #-24]! @ 0xffffffe8 │ │ │ │ + str r1, [r5, #-12]! │ │ │ │ + sub r9, r6, #6 │ │ │ │ + ldr r7, [pc, #32] @ 924cc <__cxa_atexit@plt+0x86098> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add ip, r7, #2 │ │ │ │ - ldr r9, [pc, #160] @ 92ef0 <__cxa_atexit@plt+0x86abc> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr r8, [pc, #156] @ 92ef4 <__cxa_atexit@plt+0x86ac0> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #12]! │ │ │ │ - sub r1, r6, #15 │ │ │ │ - ldr r2, [r3, #-8] │ │ │ │ - sub r0, r6, #2 │ │ │ │ - str lr, [r3] │ │ │ │ - str r0, [r3, #4] │ │ │ │ - stmib sl, {r9, ip} │ │ │ │ - str r2, [sl, #12] │ │ │ │ - str r8, [sl, #16] │ │ │ │ - str r1, [sl, #20] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 92ed0 <__cxa_atexit@plt+0x86a9c> │ │ │ │ - ldr r3, [pc, #100] @ 92ef8 <__cxa_atexit@plt+0x86ac4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #84] @ 92efc <__cxa_atexit@plt+0x86ac8> │ │ │ │ + b 1bfe500 <__cxa_atexit@plt+0x1bf20cc> │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r7, r4, lsl r9 │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + @ instruction: 0xfffffd0c │ │ │ │ + mvneq r7, r4, lsr #22 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92500 <__cxa_atexit@plt+0x860cc> │ │ │ │ + ldr r3, [pc, #28] @ 92508 <__cxa_atexit@plt+0x860d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #68] @ 92f00 <__cxa_atexit@plt+0x86acc> │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r7, r0, lsl #17 │ │ │ │ + biceq sl, pc, ip, lsl r8 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92548 <__cxa_atexit@plt+0x86114> │ │ │ │ + ldr r3, [pc, #36] @ 92550 <__cxa_atexit@plt+0x8611c> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5, #4]! │ │ │ │ - ldr r8, [r5, #12] │ │ │ │ - ldr r9, [pc, #56] @ 92f04 <__cxa_atexit@plt+0x86ad0> │ │ │ │ - add r9, pc, r9 │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + ldr r2, [pc, #32] @ 92554 <__cxa_atexit@plt+0x86120> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r7, r0, asr r2 │ │ │ │ - mvneq r6, r4, asr pc │ │ │ │ - mvneq r6, r8, asr #31 │ │ │ │ - @ instruction: 0xfffff8d4 │ │ │ │ - mvneq r7, r8, lsr #3 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - biceq sl, pc, r8, lsl #11 │ │ │ │ - biceq sl, pc, r8, asr #12 │ │ │ │ + biceq sl, pc, r4, lsl #16 │ │ │ │ + mvneq r7, r8, lsr r8 │ │ │ │ + biceq sl, pc, r0, lsl #16 │ │ │ │ andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 92f3c <__cxa_atexit@plt+0x86b08> │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 925e4 <__cxa_atexit@plt+0x861b0> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 925dc <__cxa_atexit@plt+0x861a8> │ │ │ │ + ldr r2, [pc, #100] @ 925ec <__cxa_atexit@plt+0x861b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 92f40 <__cxa_atexit@plt+0x86b0c> │ │ │ │ + ldr r3, [pc, #96] @ 925f0 <__cxa_atexit@plt+0x861bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffff848 │ │ │ │ - mvneq r7, r0, lsr #2 │ │ │ │ - biceq sl, pc, ip, lsl #12 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + ldr r0, [pc, #76] @ 925f4 <__cxa_atexit@plt+0x861c0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r7, [r6] │ │ │ │ + str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ + str r1, [r5, #8] │ │ │ │ + mov r7, r6 │ │ │ │ + str r0, [r7, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + tst r3, #3 │ │ │ │ + beq 925d0 <__cxa_atexit@plt+0x8619c> │ │ │ │ + mov r7, r3 │ │ │ │ + b 92604 <__cxa_atexit@plt+0x861d0> │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + ldrdeq r7, [r5, #124]! @ 0x7c │ │ │ │ + @ instruction: 0xffffff6c │ │ │ │ + biceq sl, pc, r4, asr r7 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 92ff0 <__cxa_atexit@plt+0x86bbc> │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + ldr r9, [r5, #8] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r8, r7 │ │ │ │ + b cf0c8 <__cxa_atexit@plt+0xc2c94> │ │ │ │ + biceq sl, pc, ip, lsr r7 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - mov sl, r6 │ │ │ │ - add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 93018 <__cxa_atexit@plt+0x86be4> │ │ │ │ - ldr r9, [pc, #172] @ 93024 <__cxa_atexit@plt+0x86bf0> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #168] @ 93028 <__cxa_atexit@plt+0x86bf4> │ │ │ │ + add r6, r6, #84 @ 0x54 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 926d4 <__cxa_atexit@plt+0x862a0> │ │ │ │ + ldr ip, [pc, #164] @ 926e4 <__cxa_atexit@plt+0x862b0> │ │ │ │ + add ip, pc, ip │ │ │ │ + ldr lr, [pc, #160] @ 926e8 <__cxa_atexit@plt+0x862b4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + sub r2, r6, #17 │ │ │ │ + ldr r9, [pc, #140] @ 926ec <__cxa_atexit@plt+0x862b8> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr sl, [pc, #136] @ 926f0 <__cxa_atexit@plt+0x862bc> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r8, [r6, #-72] @ 0xffffffb8 │ │ │ │ + ldr r8, [pc, #128] @ 926f4 <__cxa_atexit@plt+0x862c0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr lr, [pc, #164] @ 9302c <__cxa_atexit@plt+0x86bf8> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r3, [pc, #160] @ 93030 <__cxa_atexit@plt+0x86bfc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add ip, r3, #2 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #8]! │ │ │ │ - sub r1, r6, #15 │ │ │ │ - ldr r2, [r3, #-4] │ │ │ │ - sub r0, r6, #2 │ │ │ │ - str r9, [r3] │ │ │ │ - str r0, [r3, #4] │ │ │ │ - str r8, [sl, #4] │ │ │ │ - add r0, sl, #8 │ │ │ │ - stm r0, {r2, ip, lr} │ │ │ │ - str r1, [sl, #20] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9300c <__cxa_atexit@plt+0x86bd8> │ │ │ │ - ldr r3, [pc, #100] @ 93034 <__cxa_atexit@plt+0x86c00> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #4]! │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #84] @ 93038 <__cxa_atexit@plt+0x86c04> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #68] @ 9303c <__cxa_atexit@plt+0x86c08> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #64] @ 93040 <__cxa_atexit@plt+0x86c0c> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r8, [r5, #12] │ │ │ │ - str r3, [r5] │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + mov r3, r6 │ │ │ │ + str r8, [r3, #-52]! @ 0xffffffcc │ │ │ │ + str r3, [r6] │ │ │ │ + ldr r8, [pc, #112] @ 926f8 <__cxa_atexit@plt+0x862c4> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r3, r6 │ │ │ │ + str r8, [r3, #-64]! @ 0xffffffc0 │ │ │ │ + mov r8, r6 │ │ │ │ + str ip, [r8, #-40]! @ 0xffffffd8 │ │ │ │ + mov ip, r6 │ │ │ │ + str lr, [ip, #-80]! @ 0xffffffb0 │ │ │ │ + str ip, [r6, #-44] @ 0xffffffd4 │ │ │ │ + str ip, [r6, #-56] @ 0xffffffc8 │ │ │ │ + str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ + sub lr, r6, #28 │ │ │ │ + stm lr, {r0, r3, sl} │ │ │ │ + str r8, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str r9, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r7, [r6, #-68] @ 0xffffffbc │ │ │ │ + sub r7, r6, #7 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ + mov r3, #84 @ 0x54 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r6, r4, lsr #28 │ │ │ │ - stlexheq r6, r8, [r5] │ │ │ │ - mvneq r7, r8, lsl #2 │ │ │ │ - @ instruction: 0xfffff798 │ │ │ │ - mvneq r7, ip, rrx │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - biceq sl, pc, r0, asr #8 │ │ │ │ - biceq sl, pc, ip, lsl #10 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 93078 <__cxa_atexit@plt+0x86c44> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 9307c <__cxa_atexit@plt+0x86c48> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffff70c │ │ │ │ - mvneq r6, r4, ror #31 │ │ │ │ - ldrdeq sl, [pc, #64] @ 930c8 <__cxa_atexit@plt+0x86c94> │ │ │ │ - andeq r0, r0, r5 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 930e4 <__cxa_atexit@plt+0x86cb0> │ │ │ │ - ldr r7, [pc, #128] @ 93120 <__cxa_atexit@plt+0x86cec> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - str r7, [r3, #12]! │ │ │ │ - ldr r7, [r3, #-4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 93108 <__cxa_atexit@plt+0x86cd4> │ │ │ │ - ldr r3, [pc, #104] @ 93124 <__cxa_atexit@plt+0x86cf0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #100] @ 93128 <__cxa_atexit@plt+0x86cf4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5, #4]! │ │ │ │ - add r3, r2, #2 │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #84] @ 9312c <__cxa_atexit@plt+0x86cf8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r3, [pc, #48] @ 9311c <__cxa_atexit@plt+0x86ce8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 93114 <__cxa_atexit@plt+0x86ce0> │ │ │ │ - str r7, [r5] │ │ │ │ - mov r8, fp │ │ │ │ - b 93190 <__cxa_atexit@plt+0x86d5c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + @ instruction: 0xffffff20 │ │ │ │ + @ instruction: 0xfffffe8c │ │ │ │ + mvneq r7, ip, lsr r7 │ │ │ │ + mvneq r7, r0, asr r9 │ │ │ │ + strheq r7, [r5, #132]! @ 0x84 │ │ │ │ + mvneq r7, r4, lsr #17 │ │ │ │ + biceq sl, pc, r4, asr #12 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92730 <__cxa_atexit@plt+0x862fc> │ │ │ │ + ldr r3, [pc, #28] @ 92738 <__cxa_atexit@plt+0x86304> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 9274c <__cxa_atexit@plt+0x86318> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - muleq r0, r8, r0 │ │ │ │ - @ instruction: 0xfffff6ac │ │ │ │ - biceq sl, pc, r0, ror r3 @ │ │ │ │ - mvneq r6, r8, ror pc │ │ │ │ - biceq sl, pc, r0, lsr #8 │ │ │ │ + mvneq r7, r0, asr r6 │ │ │ │ + biceq sl, pc, r0, lsl #12 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 9316c <__cxa_atexit@plt+0x86d38> │ │ │ │ + andeq r0, r1, fp │ │ │ │ + sub r3, r5, #28 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9278c <__cxa_atexit@plt+0x86358> │ │ │ │ + ldr r3, [pc, #52] @ 92794 <__cxa_atexit@plt+0x86360> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ 93170 <__cxa_atexit@plt+0x86d3c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - add r3, r3, #2 │ │ │ │ - stmda r5, {r3, r7} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #20] @ 93174 <__cxa_atexit@plt+0x86d40> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - strdeq sl, [pc, #32] @ 93194 <__cxa_atexit@plt+0x86d60> │ │ │ │ - @ instruction: 0xfffff61c │ │ │ │ - strdeq r6, [r5, #224]! @ 0xe0 │ │ │ │ - ldrdeq sl, [pc, #56] @ 931b8 <__cxa_atexit@plt+0x86d84> │ │ │ │ - andeq r0, r0, r5 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + stmib r5, {r1, r2, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 92780 <__cxa_atexit@plt+0x8634c> │ │ │ │ + mov r7, r8 │ │ │ │ + b 927a4 <__cxa_atexit@plt+0x86370> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq sl, pc, r8, lsr #11 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r8, fp │ │ │ │ - str r7, [r5] │ │ │ │ - b 93190 <__cxa_atexit@plt+0x86d5c> │ │ │ │ - mov ip, r8 │ │ │ │ - ldr r3, [r5] │ │ │ │ - and r2, r3, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 931cc <__cxa_atexit@plt+0x86d98> │ │ │ │ - ldr r7, [r3, #2] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 927d8 <__cxa_atexit@plt+0x863a4> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #312] @ 932ec <__cxa_atexit@plt+0x86eb8> │ │ │ │ + ldr r2, [pc, #48] @ 927f4 <__cxa_atexit@plt+0x863c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 93288 <__cxa_atexit@plt+0x86e54> │ │ │ │ - mov fp, ip │ │ │ │ - b 932fc <__cxa_atexit@plt+0x86ec8> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r2, r6, #40 @ 0x28 │ │ │ │ - cmp r3, r2 │ │ │ │ - bcc 932ac <__cxa_atexit@plt+0x86e78> │ │ │ │ - ldr r7, [pc, #232] @ 932cc <__cxa_atexit@plt+0x86e98> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr sl, [r3, #4]! │ │ │ │ - str r7, [r6, #4]! │ │ │ │ - ldr r0, [r3, #8] │ │ │ │ - sub lr, r2, #15 │ │ │ │ - sub fp, r2, #22 │ │ │ │ - sub r1, r2, #2 │ │ │ │ - mov r7, r3 │ │ │ │ - ldr r9, [r7, #4]! │ │ │ │ - str r1, [r3, #8] │ │ │ │ - ldr r8, [pc, #188] @ 932d0 <__cxa_atexit@plt+0x86e9c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r8, [r7] │ │ │ │ - str r0, [r6, #8] │ │ │ │ - ldr r0, [pc, #176] @ 932d4 <__cxa_atexit@plt+0x86ea0> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r0, [r6, #12] │ │ │ │ - str r6, [r6, #16] │ │ │ │ - ldr r0, [pc, #164] @ 932d8 <__cxa_atexit@plt+0x86ea4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r8, r6, #20 │ │ │ │ - stm r8, {r0, sl, fp} │ │ │ │ - ldr r0, [pc, #152] @ 932dc <__cxa_atexit@plt+0x86ea8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r0, [r6, #32] │ │ │ │ - str lr, [r6, #36] @ 0x24 │ │ │ │ - tst r9, #3 │ │ │ │ - beq 93294 <__cxa_atexit@plt+0x86e60> │ │ │ │ - ldr r7, [pc, #132] @ 932e0 <__cxa_atexit@plt+0x86eac> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #4] │ │ │ │ - str r1, [r5, #8] │ │ │ │ - str r9, [r5, #12] │ │ │ │ - ldr r7, [pc, #116] @ 932e4 <__cxa_atexit@plt+0x86eb0> │ │ │ │ + beq 927ec <__cxa_atexit@plt+0x863b8> │ │ │ │ + b 92808 <__cxa_atexit@plt+0x863d4> │ │ │ │ + ldr r7, [pc, #24] @ 927f8 <__cxa_atexit@plt+0x863c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r8, r7, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - mov r7, r9 │ │ │ │ - mov fp, ip │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ - mov fp, ip │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r6, r2 │ │ │ │ - mov r7, r9 │ │ │ │ - mov fp, ip │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + mvneq r7, r0, lsl #11 │ │ │ │ + biceq sl, pc, r4, asr #10 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r1, [r7, #11] │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + ldr r0, [pc, #24] @ 92838 <__cxa_atexit@plt+0x86404> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5, #8] │ │ │ │ + stmda r5, {r1, r2} │ │ │ │ + str r0, [r5, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #52] @ 932e8 <__cxa_atexit@plt+0x86eb4> │ │ │ │ - add r6, pc, r6 │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - str r6, [r5] │ │ │ │ - mov r6, r2 │ │ │ │ - mov fp, ip │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - @ instruction: 0xfffff378 │ │ │ │ - strdeq r0, [r0], -r8 │ │ │ │ - mvneq r6, r8, ror lr │ │ │ │ - mvneq r6, r0, ror fp │ │ │ │ - ldrdeq r6, [r5, #188]! @ 0xbc │ │ │ │ - @ instruction: 0xfffff50c │ │ │ │ - mvneq r6, r0, ror #27 │ │ │ │ - andeq r0, r0, r8, asr r1 │ │ │ │ - andeq r0, r0, r4, asr #2 │ │ │ │ - biceq sl, pc, r0, ror #4 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + biceq sl, pc, r4, lsl #10 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - sub r7, r7, #48 @ 0x30 │ │ │ │ - cmp r7, #10 │ │ │ │ - bcs 93330 <__cxa_atexit@plt+0x86efc> │ │ │ │ - ldr r3, [pc, #140] @ 933a0 <__cxa_atexit@plt+0x86f6c> │ │ │ │ + ldr r3, [pc, #12] @ 9285c <__cxa_atexit@plt+0x86428> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r5, #4]! │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq sl, pc, r0, ror #9 │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r0, [pc, #24] @ 92890 <__cxa_atexit@plt+0x8645c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + str r3, [r5, #16] │ │ │ │ + str r0, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9337c <__cxa_atexit@plt+0x86f48> │ │ │ │ - str r7, [r5] │ │ │ │ - mov r8, fp │ │ │ │ - b 93190 <__cxa_atexit@plt+0x86d5c> │ │ │ │ - ldr r7, [pc, #88] @ 93390 <__cxa_atexit@plt+0x86f5c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - str r7, [r3, #16]! │ │ │ │ - ldr r7, [r3, #-4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 93384 <__cxa_atexit@plt+0x86f50> │ │ │ │ - ldr r3, [pc, #64] @ 93394 <__cxa_atexit@plt+0x86f60> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ 93398 <__cxa_atexit@plt+0x86f64> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - add r3, r2, #1 │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #44] @ 9339c <__cxa_atexit@plt+0x86f68> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0xfffff414 │ │ │ │ - biceq sl, pc, r4, lsl #1 │ │ │ │ - mvneq r6, r0, ror #25 │ │ │ │ - muleq r0, r8, r0 │ │ │ │ - biceq sl, pc, ip, lsr #3 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r8, fp │ │ │ │ - str r7, [r5] │ │ │ │ - b 93190 <__cxa_atexit@plt+0x86d5c> │ │ │ │ - @ instruction: 0x01cfa194 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + biceq sl, pc, ip, lsr #9 │ │ │ │ + andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 933f8 <__cxa_atexit@plt+0x86fc4> │ │ │ │ + ldr r3, [pc, #12] @ 928b4 <__cxa_atexit@plt+0x86480> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ 933fc <__cxa_atexit@plt+0x86fc8> │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq sl, pc, r8, lsl #9 │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92904 <__cxa_atexit@plt+0x864d0> │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ + ldr r2, [pc, #48] @ 92910 <__cxa_atexit@plt+0x864dc> │ │ │ │ add r2, pc, r2 │ │ │ │ - add r3, r3, #1 │ │ │ │ - stmda r5, {r3, r7} │ │ │ │ - str r2, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #20] @ 93400 <__cxa_atexit@plt+0x86fcc> │ │ │ │ + ldr r1, [pc, #44] @ 92914 <__cxa_atexit@plt+0x864e0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + stmda r6, {r1, r3} │ │ │ │ + str r2, [r5] │ │ │ │ + sub r8, r6, #3 │ │ │ │ + sub r9, r6, #11 │ │ │ │ + b 1a77d50 <__cxa_atexit@plt+0x1a6b91c> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + mvneq r7, ip, ror #13 │ │ │ │ + biceq sl, pc, r8, lsr #8 │ │ │ │ + andeq r0, r0, r6, lsl #2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 92954 <__cxa_atexit@plt+0x86520> │ │ │ │ + ldr sl, [r5, #8] │ │ │ │ + ldr r9, [r5, #20] │ │ │ │ + ldr r3, [pc, #36] @ 92964 <__cxa_atexit@plt+0x86530> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #28] @ 92968 <__cxa_atexit@plt+0x86534> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - biceq sl, pc, r0, lsl r0 @ │ │ │ │ - @ instruction: 0xfffff390 │ │ │ │ - mvneq r6, r4, ror #24 │ │ │ │ - biceq sl, pc, ip, asr #2 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ + b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ + ldr r8, [r5, #12] │ │ │ │ + ldr r7, [r5, #24] │ │ │ │ + add r5, r5, #28 │ │ │ │ + b 9274c <__cxa_atexit@plt+0x86318> │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + mvneq r7, r0, ror #8 │ │ │ │ + ldrdeq sl, [pc, #52] @ 929a8 <__cxa_atexit@plt+0x86574> │ │ │ │ + andeq r0, r0, r6, asr #6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r8, [r5, #12] │ │ │ │ + ldr r7, [r5, #24] │ │ │ │ + and r2, r3, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 929dc <__cxa_atexit@plt+0x865a8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 934cc <__cxa_atexit@plt+0x87098> │ │ │ │ - ldr r1, [pc, #184] @ 934e4 <__cxa_atexit@plt+0x870b0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - mov r2, r5 │ │ │ │ - ldr r7, [r2, #8]! │ │ │ │ - ldr lr, [pc, #172] @ 934e8 <__cxa_atexit@plt+0x870b4> │ │ │ │ - add lr, pc, lr │ │ │ │ - str r1, [r2] │ │ │ │ - sub r1, r6, #2 │ │ │ │ - ldr r8, [r2, #-4] │ │ │ │ - ldr r0, [r2, #4] │ │ │ │ - str r1, [r2, #4] │ │ │ │ - str lr, [r3, #4]! │ │ │ │ - ldr lr, [pc, #144] @ 934ec <__cxa_atexit@plt+0x870b8> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - ldr r9, [pc, #140] @ 934f0 <__cxa_atexit@plt+0x870bc> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - sub ip, r6, #15 │ │ │ │ - ldr sl, [pc, #132] @ 934f4 <__cxa_atexit@plt+0x870c0> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - sub r1, r6, #22 │ │ │ │ - str r0, [r3, #8] │ │ │ │ - str r9, [r3, #12] │ │ │ │ - str r3, [r3, #16] │ │ │ │ - str lr, [r3, #20] │ │ │ │ - str r8, [r3, #24] │ │ │ │ - add lr, r3, #28 │ │ │ │ - stm lr, {r1, sl, ip} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 934c0 <__cxa_atexit@plt+0x8708c> │ │ │ │ - ldr r3, [pc, #88] @ 934f8 <__cxa_atexit@plt+0x870c4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #4]! │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - stmib r5, {r3, r7} │ │ │ │ - ldr r3, [pc, #72] @ 934fc <__cxa_atexit@plt+0x870c8> │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 929e4 <__cxa_atexit@plt+0x865b0> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #72] @ 929f4 <__cxa_atexit@plt+0x865c0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + ldr r3, [pc, #64] @ 929f8 <__cxa_atexit@plt+0x865c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r8, [r6, #-16] │ │ │ │ + ldr r0, [r5, #28]! │ │ │ │ + mov r7, r6 │ │ │ │ + str r2, [r7, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r6] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + add r5, r5, #28 │ │ │ │ + b 9274c <__cxa_atexit@plt+0x86318> │ │ │ │ + mov r7, #28 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffd58 │ │ │ │ + ldrdeq r7, [r5, #60]! @ 0x3c │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + ldr r8, [pc, #4] @ 92a10 <__cxa_atexit@plt+0x865dc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + @ instruction: 0x01b8675b │ │ │ │ + strheq sl, [pc, #40] @ 92a44 <__cxa_atexit@plt+0x86610> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92a50 <__cxa_atexit@plt+0x8661c> │ │ │ │ + ldr r3, [pc, #36] @ 92a58 <__cxa_atexit@plt+0x86624> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 92a48 <__cxa_atexit@plt+0x86614> │ │ │ │ + b 92a68 <__cxa_atexit@plt+0x86634> │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #44] @ 93500 <__cxa_atexit@plt+0x870cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + biceq sl, pc, r0, ror r2 @ │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 92a7c <__cxa_atexit@plt+0x86648> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #40 @ 0x28 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - andeq r0, r0, r0, ror #1 │ │ │ │ - @ instruction: 0xfffff120 │ │ │ │ - mvneq r6, r8, asr #18 │ │ │ │ - mvneq r6, r8, lsr ip │ │ │ │ - strheq r6, [r5, #144]! @ 0x90 │ │ │ │ - @ instruction: 0xfffff2c8 │ │ │ │ - @ instruction: 0x01e56b9c │ │ │ │ - @ instruction: 0xffffff38 │ │ │ │ - biceq sl, pc, ip, asr #32 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq sl, pc, ip, asr #4 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 93538 <__cxa_atexit@plt+0x87104> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92ae8 <__cxa_atexit@plt+0x866b4> │ │ │ │ + ldr r3, [pc, #80] @ 92af4 <__cxa_atexit@plt+0x866c0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #76] @ 92af8 <__cxa_atexit@plt+0x866c4> │ │ │ │ add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 9353c <__cxa_atexit@plt+0x87108> │ │ │ │ + ldr r1, [pc, #72] @ 92afc <__cxa_atexit@plt+0x866c8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + stmdb r5, {r1, r2} │ │ │ │ + mov r2, r6 │ │ │ │ + str r3, [r2, #-4]! │ │ │ │ + str r2, [r5] │ │ │ │ + ldr r3, [pc, #48] @ 92b00 <__cxa_atexit@plt+0x866cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffff24c │ │ │ │ - mvneq r6, r4, lsr #22 │ │ │ │ - biceq sl, pc, r0, lsl r0 @ │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #28] @ 93574 <__cxa_atexit@plt+0x87140> │ │ │ │ - add r2, pc, r2 │ │ │ │ - stm r5, {r3, r7} │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ 93578 <__cxa_atexit@plt+0x87144> │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + ldr r3, [pc, #40] @ 92b04 <__cxa_atexit@plt+0x866d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ - @ instruction: 0xfffff210 │ │ │ │ - mvneq r6, r8, ror #21 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 935dc <__cxa_atexit@plt+0x871a8> │ │ │ │ - ldr r2, [pc, #72] @ 935e8 <__cxa_atexit@plt+0x871b4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr ip, [r5, #12]! │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - ldr r2, [r5, #-8] │ │ │ │ - ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #44] @ 935ec <__cxa_atexit@plt+0x871b8> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - str r1, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ - add r1, r3, #16 │ │ │ │ - stm r1, {r0, r2, lr} │ │ │ │ - str r3, [r3, #28] │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx ip │ │ │ │ - mov r3, #32 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ + mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xffffef74 │ │ │ │ - mvneq r6, r0, ror #16 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + mvneq r7, ip, lsr #5 │ │ │ │ + mvneq r7, r8, lsl #5 │ │ │ │ + mvneq r7, r0, ror #9 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq sl, pc, ip, lsr #3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92b84 <__cxa_atexit@plt+0x86750> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 9363c <__cxa_atexit@plt+0x87208> │ │ │ │ - ldr r3, [pc, #60] @ 93654 <__cxa_atexit@plt+0x87220> │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92b7c <__cxa_atexit@plt+0x86748> │ │ │ │ + ldr r3, [pc, #60] @ 92b8c <__cxa_atexit@plt+0x86758> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 93658 <__cxa_atexit@plt+0x87224> │ │ │ │ + ldr r2, [pc, #56] @ 92b90 <__cxa_atexit@plt+0x8675c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #52] @ 9365c <__cxa_atexit@plt+0x87228> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r0, [r5] │ │ │ │ - stmib r7, {r3, r8} │ │ │ │ - sub r8, r6, #2 │ │ │ │ - add r7, r2, #2 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 93660 <__cxa_atexit@plt+0x8722c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r8, [pc, #48] @ 92b94 <__cxa_atexit@plt+0x86760> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r1, [r6] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-8]! │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffff0b0 │ │ │ │ - biceq r9, pc, r8, ror #26 │ │ │ │ - biceq r9, pc, r0, ror sp @ │ │ │ │ - biceq r9, pc, r4, asr #30 │ │ │ │ - biceq r9, pc, r8, lsl pc @ │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r2, r5, #4 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 93710 <__cxa_atexit@plt+0x872dc> │ │ │ │ - ldr r3, [pc, #224] @ 93768 <__cxa_atexit@plt+0x87334> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - str r3, [r2] │ │ │ │ - add r3, r6, #8 │ │ │ │ - cmp r7, r3 │ │ │ │ - bcc 93720 <__cxa_atexit@plt+0x872ec> │ │ │ │ - ldr r1, [pc, #200] @ 9376c <__cxa_atexit@plt+0x87338> │ │ │ │ - add r1, pc, r1 │ │ │ │ - stmib r6, {r1, r8} │ │ │ │ - sub r8, r3, #2 │ │ │ │ - add r3, r6, #32 │ │ │ │ - cmp r7, r3 │ │ │ │ - bcc 93740 <__cxa_atexit@plt+0x8730c> │ │ │ │ - ldr r7, [pc, #192] @ 93780 <__cxa_atexit@plt+0x8734c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #188] @ 93784 <__cxa_atexit@plt+0x87350> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #184] @ 93788 <__cxa_atexit@plt+0x87354> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #180] @ 9378c <__cxa_atexit@plt+0x87358> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r1, r0, #1 │ │ │ │ - ldr sl, [pc, #172] @ 93790 <__cxa_atexit@plt+0x8735c> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - ldr r0, [r5] │ │ │ │ - add r7, r7, #3 │ │ │ │ - add r2, r9, #2 │ │ │ │ - str sl, [r6, #12] │ │ │ │ - add r9, r6, #16 │ │ │ │ - stm r9, {r2, r7, r8} │ │ │ │ - str r1, [r6, #28] │ │ │ │ - str lr, [r6, #32] │ │ │ │ - sub r7, r3, #19 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #100] @ 9377c <__cxa_atexit@plt+0x87348> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #80] @ 93778 <__cxa_atexit@plt+0x87344> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r6, #8 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 93770 <__cxa_atexit@plt+0x8733c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #36] @ 93774 <__cxa_atexit@plt+0x87340> │ │ │ │ - add r9, pc, r9 │ │ │ │ - mov r6, #24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - add r7, r7, #2 │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - andeq r0, r0, r0, lsl r1 │ │ │ │ - @ instruction: 0xfffff024 │ │ │ │ - biceq r9, pc, r0, asr #24 │ │ │ │ - biceq r9, pc, r8, asr #24 │ │ │ │ - biceq r9, pc, r0, ror #28 │ │ │ │ - stlexbeq r9, r0, [pc] @ │ │ │ │ - ldrdeq r9, [pc, #236] @ 93874 <__cxa_atexit@plt+0x87440> │ │ │ │ - biceq r9, pc, r0, asr #25 │ │ │ │ - biceq r9, pc, r8, asr #25 │ │ │ │ - @ instruction: 0x01e56690 │ │ │ │ - @ instruction: 0x01e56994 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + @ instruction: 0xfffffec4 │ │ │ │ + @ instruction: 0x01b86605 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 937f4 <__cxa_atexit@plt+0x873c0> │ │ │ │ - ldr lr, [pc, #72] @ 93800 <__cxa_atexit@plt+0x873cc> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #68] @ 93804 <__cxa_atexit@plt+0x873d0> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr sl, [pc, #60] @ 93808 <__cxa_atexit@plt+0x873d4> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - add r2, lr, #3 │ │ │ │ - str sl, [r3, #4] │ │ │ │ - str r7, [r3, #8] │ │ │ │ - str r2, [r3, #12] │ │ │ │ - str r8, [r3, #16] │ │ │ │ - str r1, [r3, #20] │ │ │ │ - str r9, [r3, #24] │ │ │ │ - sub r7, r6, #19 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq sl, pc, ip, lsl r1 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92bec <__cxa_atexit@plt+0x867b8> │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r8, [r7, #12] │ │ │ │ + ldr r2, [pc, #32] @ 92bfc <__cxa_atexit@plt+0x867c8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r2, [r9, #-8]! │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - biceq r9, pc, r4, ror #27 │ │ │ │ - mvneq r6, r8, lsr #11 │ │ │ │ - mvneq r6, ip, lsr #17 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff4c │ │ │ │ + biceq sl, pc, ip, asr #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93840 <__cxa_atexit@plt+0x8740c> │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 93848 <__cxa_atexit@plt+0x87414> │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92c78 <__cxa_atexit@plt+0x86844> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92c70 <__cxa_atexit@plt+0x8683c> │ │ │ │ + ldr r3, [pc, #80] @ 92c80 <__cxa_atexit@plt+0x8684c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #76] @ 92c84 <__cxa_atexit@plt+0x86850> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 92c88 <__cxa_atexit@plt+0x86854> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r8, [pc, #56] @ 92c8c <__cxa_atexit@plt+0x86858> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r1, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-12]! │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, asr #10 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + @ instruction: 0xffffff80 │ │ │ │ + mvneq r7, ip, lsr #2 │ │ │ │ + @ instruction: 0x01b86520 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 938a0 <__cxa_atexit@plt+0x8746c> │ │ │ │ - ldr r2, [pc, #60] @ 938b0 <__cxa_atexit@plt+0x8747c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 938b4 <__cxa_atexit@plt+0x87480> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ - str r1, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq sl, pc, ip, asr #1 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92cec <__cxa_atexit@plt+0x868b8> │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + ldr r1, [pc, #36] @ 92cfc <__cxa_atexit@plt+0x868c8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r8, r6 │ │ │ │ + str r1, [r8, #-12]! │ │ │ │ + b 91ca8 <__cxa_atexit@plt+0x85874> │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff9c │ │ │ │ - mvneq r6, r4, lsr #11 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ + @ instruction: 0xffffff30 │ │ │ │ + biceq sl, pc, r4, lsl #1 │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92d9c <__cxa_atexit@plt+0x86968> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 93944 <__cxa_atexit@plt+0x87510> │ │ │ │ - ldr r9, [pc, #124] @ 9395c <__cxa_atexit@plt+0x87528> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr sl, [pc, #120] @ 93960 <__cxa_atexit@plt+0x8752c> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr lr, [pc, #116] @ 93964 <__cxa_atexit@plt+0x87530> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ 93968 <__cxa_atexit@plt+0x87534> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r1, r0, #1 │ │ │ │ - ldr r0, [pc, #104] @ 9396c <__cxa_atexit@plt+0x87538> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r3, r0, #3 │ │ │ │ - ldr ip, [pc, #96] @ 93970 <__cxa_atexit@plt+0x8753c> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r2, r6, #26 │ │ │ │ - add sl, sl, #2 │ │ │ │ - str r9, [r7, #4] │ │ │ │ - str r8, [r7, #8] │ │ │ │ - str ip, [r7, #12] │ │ │ │ - str sl, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - str lr, [r7, #32] │ │ │ │ - sub r7, r6, #19 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 93974 <__cxa_atexit@plt+0x87540> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92d94 <__cxa_atexit@plt+0x86960> │ │ │ │ + ldr r3, [pc, #116] @ 92da4 <__cxa_atexit@plt+0x86970> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [r7, #16] │ │ │ │ + ldr r0, [r7, #20] │ │ │ │ + ldr lr, [r7, #24] │ │ │ │ + ldr r8, [r7, #28] │ │ │ │ + ldr r7, [pc, #84] @ 92da8 <__cxa_atexit@plt+0x86974> │ │ │ │ add r7, pc, r7 │ │ │ │ + ldr r9, [pc, #80] @ 92dac <__cxa_atexit@plt+0x86978> │ │ │ │ + add r9, pc, r9 │ │ │ │ + stmdb r6, {r1, r3} │ │ │ │ + str r0, [r6] │ │ │ │ + ldr r0, [pc, #68] @ 92db0 <__cxa_atexit@plt+0x8697c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r7, [r6, #-28] @ 0xffffffe4 │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str r2, [r6, #-20] @ 0xffffffec │ │ │ │ + str r9, [r5, #-20]! @ 0xffffffec │ │ │ │ + str lr, [r5, #8] │ │ │ │ + mov r7, r6 │ │ │ │ + str r0, [r7, #-16]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + sub r7, r6, #27 │ │ │ │ + b 9274c <__cxa_atexit@plt+0x86318> │ │ │ │ mov r3, #32 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff74 │ │ │ │ - biceq r9, pc, r0, lsl #26 │ │ │ │ - biceq r9, pc, r8, lsl #26 │ │ │ │ - mvneq r6, r0, ror r4 │ │ │ │ - mvneq r6, r0, ror r7 │ │ │ │ - mvneq r6, r8, ror #14 │ │ │ │ - biceq r9, pc, r0, asr #25 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 939ac <__cxa_atexit@plt+0x87578> │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 939b4 <__cxa_atexit@plt+0x87580> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r6, [r5, #56]! @ 0x38 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + mvneq r7, ip, lsr r0 │ │ │ │ + @ instruction: 0xfffff9f4 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + biceq r9, pc, r0, lsl #31 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 92dd8 <__cxa_atexit@plt+0x869a4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq r9, pc, r8, asr pc @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 93a0c <__cxa_atexit@plt+0x875d8> │ │ │ │ - ldr r2, [pc, #60] @ 93a1c <__cxa_atexit@plt+0x875e8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 93a20 <__cxa_atexit@plt+0x875ec> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5] │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 92e08 <__cxa_atexit@plt+0x869d4> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ - str r1, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff9c │ │ │ │ - mvneq r6, r8, lsr r4 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ + biceq r9, pc, ip, ror #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #32 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 93ab0 <__cxa_atexit@plt+0x8767c> │ │ │ │ - ldr r9, [pc, #124] @ 93ac8 <__cxa_atexit@plt+0x87694> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr sl, [pc, #120] @ 93acc <__cxa_atexit@plt+0x87698> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr lr, [pc, #116] @ 93ad0 <__cxa_atexit@plt+0x8769c> │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92e84 <__cxa_atexit@plt+0x86a50> │ │ │ │ + ldr lr, [pc, #88] @ 92e94 <__cxa_atexit@plt+0x86a60> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ 93ad4 <__cxa_atexit@plt+0x876a0> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r1, r0, #1 │ │ │ │ - ldr r0, [pc, #104] @ 93ad8 <__cxa_atexit@plt+0x876a4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r3, r0, #3 │ │ │ │ - ldr ip, [pc, #96] @ 93adc <__cxa_atexit@plt+0x876a8> │ │ │ │ - ldr ip, [pc, ip] │ │ │ │ - ldr r0, [r5] │ │ │ │ - sub r2, r6, #26 │ │ │ │ - add sl, sl, #2 │ │ │ │ - str r9, [r7, #4] │ │ │ │ - str r8, [r7, #8] │ │ │ │ - str ip, [r7, #12] │ │ │ │ - str sl, [r7, #16] │ │ │ │ - str r3, [r7, #20] │ │ │ │ - str r2, [r7, #24] │ │ │ │ - str r1, [r7, #28] │ │ │ │ - str lr, [r7, #32] │ │ │ │ - sub r7, r6, #19 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 93ae0 <__cxa_atexit@plt+0x876ac> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #32 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + add sl, r7, #7 │ │ │ │ + ldm sl, {r1, r3, sl} │ │ │ │ + ldr r7, [r7, #19] │ │ │ │ + ldr r9, [pc, #68] @ 92e98 <__cxa_atexit@plt+0x86a64> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + str r8, [r6] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-40]! @ 0xffffffd8 │ │ │ │ + ldr ip, [r5] │ │ │ │ + str r2, [r6, #-32] @ 0xffffffe0 │ │ │ │ + sub lr, r6, #28 │ │ │ │ + stm lr, {r1, r3, sl} │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r7, r8, r9} │ │ │ │ + str r0, [r6, #-4] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx ip │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff74 │ │ │ │ - ldrdeq r9, [pc, #188] @ 93b90 <__cxa_atexit@plt+0x8775c> │ │ │ │ - biceq r9, pc, r4, ror #23 │ │ │ │ - mvneq r6, r4, lsl #6 │ │ │ │ - mvneq r6, r4, lsl #12 │ │ │ │ - strdeq r6, [r5, #92]! @ 0x5c │ │ │ │ - @ instruction: 0x01cf9b9c │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93b1c <__cxa_atexit@plt+0x876e8> │ │ │ │ - ldr r2, [pc, #36] @ 93b24 <__cxa_atexit@plt+0x876f0> │ │ │ │ + @ instruction: 0xfffffecc │ │ │ │ + mvneq r6, r8, asr #30 │ │ │ │ + strdeq r9, [pc, #232] @ 92f8c <__cxa_atexit@plt+0x86b58> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + mov sl, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + b 931f0 <__cxa_atexit@plt+0x86dbc> │ │ │ │ + ldrdeq r9, [pc, #232] @ 92fb0 <__cxa_atexit@plt+0x86b7c> │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92f4c <__cxa_atexit@plt+0x86b18> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 92f44 <__cxa_atexit@plt+0x86b10> │ │ │ │ + ldr lr, [pc, #100] @ 92f54 <__cxa_atexit@plt+0x86b20> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #96] @ 92f58 <__cxa_atexit@plt+0x86b24> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ 93b28 <__cxa_atexit@plt+0x876f4> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + add r8, r7, #16 │ │ │ │ + ldm r8, {r0, r3, r8} │ │ │ │ + str lr, [r6, #-12] │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + str r1, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + ldr r2, [pc, #56] @ 92f5c <__cxa_atexit@plt+0x86b28> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + sub r2, r6, #11 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r8, [r5, #12] │ │ │ │ + ldr r8, [pc, #32] @ 92f60 <__cxa_atexit@plt+0x86b2c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, ror r2 │ │ │ │ - @ instruction: 0x01e56594 │ │ │ │ + @ instruction: 0xffffffb8 │ │ │ │ + mvneq r6, r4, ror lr │ │ │ │ + mvneq r7, r4, lsr #1 │ │ │ │ + mvneq r7, ip, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93b60 <__cxa_atexit@plt+0x8772c> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 92f94 <__cxa_atexit@plt+0x86b60> │ │ │ │ + ldr r3, [pc, #28] @ 92f9c <__cxa_atexit@plt+0x86b68> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 93b68 <__cxa_atexit@plt+0x87734> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, lsr #4 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + mvneq r6, ip, ror #27 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #60 @ 0x3c │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93034 <__cxa_atexit@plt+0x86c00> │ │ │ │ + ldr r9, [pc, #128] @ 93044 <__cxa_atexit@plt+0x86c10> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr ip, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + sub r2, r6, #15 │ │ │ │ + ldr lr, [pc, #112] @ 93048 <__cxa_atexit@plt+0x86c14> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr sl, [pc, #108] @ 9304c <__cxa_atexit@plt+0x86c18> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r8, [r6, #-48] @ 0xffffffd0 │ │ │ │ + ldr r3, [pc, #100] @ 93050 <__cxa_atexit@plt+0x86c1c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [r1, #-40]! @ 0xffffffd8 │ │ │ │ + ldr r8, [pc, #88] @ 93054 <__cxa_atexit@plt+0x86c20> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 93bc0 <__cxa_atexit@plt+0x8778c> │ │ │ │ - ldr r2, [pc, #60] @ 93bd0 <__cxa_atexit@plt+0x8779c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 93bd4 <__cxa_atexit@plt+0x877a0> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ - str r1, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ + str r8, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + mov r0, r6 │ │ │ │ + str r9, [r0, #-56]! @ 0xffffffc8 │ │ │ │ + str r0, [r6, #-20] @ 0xffffffec │ │ │ │ + str sl, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + str r0, [r6, #-32] @ 0xffffffe0 │ │ │ │ + str r7, [r6, #-44] @ 0xffffffd4 │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx ip │ │ │ │ + mov r3, #60 @ 0x3c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff9c │ │ │ │ - mvneq r6, r4, lsl #5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + mvneq r6, r4, asr #27 │ │ │ │ + ldrdeq r6, [r5, #240]! @ 0xf0 │ │ │ │ + mvneq r6, ip, lsr pc │ │ │ │ + mvneq r6, r0, lsr pc │ │ │ │ + biceq r9, pc, r0, asr #26 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93c10 <__cxa_atexit@plt+0x877dc> │ │ │ │ - ldr r2, [pc, #36] @ 93c18 <__cxa_atexit@plt+0x877e4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ 93c1c <__cxa_atexit@plt+0x877e8> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - add r8, r5, #3 │ │ │ │ - mov r5, r3 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93090 <__cxa_atexit@plt+0x86c5c> │ │ │ │ + ldr r3, [pc, #32] @ 93098 <__cxa_atexit@plt+0x86c64> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r8, r9, sl} │ │ │ │ + ldr r7, [r7, #20] │ │ │ │ + b 931f0 <__cxa_atexit@plt+0x86dbc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, lsl #3 │ │ │ │ - mvneq r6, r4, lsr #9 │ │ │ │ + strdeq r6, [r5, #196]! @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93c54 <__cxa_atexit@plt+0x87820> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 930cc <__cxa_atexit@plt+0x86c98> │ │ │ │ + ldr r3, [pc, #28] @ 930d4 <__cxa_atexit@plt+0x86ca0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 93c5c <__cxa_atexit@plt+0x87828> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, lsr r1 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ + strheq r6, [r5, #196]! @ 0xc4 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #64 @ 0x40 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93170 <__cxa_atexit@plt+0x86d3c> │ │ │ │ + ldr r9, [pc, #132] @ 93180 <__cxa_atexit@plt+0x86d4c> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr ip, [r5] │ │ │ │ + sub r1, r6, #18 │ │ │ │ + ldr lr, [pc, #112] @ 93184 <__cxa_atexit@plt+0x86d50> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr sl, [pc, #108] @ 93188 <__cxa_atexit@plt+0x86d54> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r8, [r6, #-52] @ 0xffffffcc │ │ │ │ + ldr r8, [pc, #100] @ 9318c <__cxa_atexit@plt+0x86d58> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 93cb4 <__cxa_atexit@plt+0x87880> │ │ │ │ - ldr r2, [pc, #60] @ 93cc4 <__cxa_atexit@plt+0x87890> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 93cc8 <__cxa_atexit@plt+0x87894> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ - str r1, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ - sub r7, r6, #2 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ + str r8, [r3, #-44]! @ 0xffffffd4 │ │ │ │ + ldr r8, [pc, #88] @ 93190 <__cxa_atexit@plt+0x86d5c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ + mov r8, r6 │ │ │ │ + str r9, [r8, #-60]! @ 0xffffffc4 │ │ │ │ + str r8, [r6, #-36] @ 0xffffffdc │ │ │ │ + str r8, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str sl, [r6, #-20] @ 0xffffffec │ │ │ │ + str r2, [r6, #-16] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + stmda r6, {r1, r3} │ │ │ │ + str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx ip │ │ │ │ + mov r3, #64 @ 0x40 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff9c │ │ │ │ - @ instruction: 0x01e56190 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + mvneq r6, r8, lsl #25 │ │ │ │ + stlexheq r6, r8, [r5] │ │ │ │ + mvneq r6, r0, lsl #28 │ │ │ │ + strdeq r6, [r5, #212]! @ 0xd4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov sl, fp │ │ │ │ - mov r7, r6 │ │ │ │ - mov fp, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #112 @ 0x70 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 93df8 <__cxa_atexit@plt+0x879c4> │ │ │ │ - ldr r3, [pc, #284] @ 93e18 <__cxa_atexit@plt+0x879e4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #280] @ 93e1c <__cxa_atexit@plt+0x879e8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #276] @ 93e20 <__cxa_atexit@plt+0x879ec> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr ip, [pc, #272] @ 93e24 <__cxa_atexit@plt+0x879f0> │ │ │ │ - add ip, pc, ip │ │ │ │ - str r3, [r7, #4]! │ │ │ │ - sub r3, r6, #62 @ 0x3e │ │ │ │ - sub r2, r6, #31 │ │ │ │ - sub r9, r6, #38 @ 0x26 │ │ │ │ - add r0, r0, #2 │ │ │ │ - str sl, [sp] │ │ │ │ - ldr lr, [pc, #244] @ 93e28 <__cxa_atexit@plt+0x879f4> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - str r1, [r7, #96] @ 0x60 │ │ │ │ - str lr, [r7, #100] @ 0x64 │ │ │ │ - str r2, [r7, #104] @ 0x68 │ │ │ │ - str r3, [r7, #108] @ 0x6c │ │ │ │ - sub r2, r6, #87 @ 0x57 │ │ │ │ - ldr r3, [pc, #220] @ 93e2c <__cxa_atexit@plt+0x879f8> │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 931cc <__cxa_atexit@plt+0x86d98> │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [pc, #28] @ 931dc <__cxa_atexit@plt+0x86da8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #3 │ │ │ │ - ldr r1, [pc, #212] @ 93e30 <__cxa_atexit@plt+0x879fc> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - ldr sl, [pc, #204] @ 93e34 <__cxa_atexit@plt+0x87a00> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr r5, [pc, #200] @ 93e38 <__cxa_atexit@plt+0x87a04> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - str ip, [r7, #40] @ 0x28 │ │ │ │ - str lr, [r7, #44] @ 0x2c │ │ │ │ - str r2, [r7, #48] @ 0x30 │ │ │ │ - str r1, [r7, #52] @ 0x34 │ │ │ │ - sub lr, r6, #94 @ 0x5e │ │ │ │ - ldr r2, [pc, #176] @ 93e3c <__cxa_atexit@plt+0x87a08> │ │ │ │ - add r2, pc, r2 │ │ │ │ - add ip, r2, #2 │ │ │ │ - mov r2, r7 │ │ │ │ - str sl, [r2, #56]! @ 0x38 │ │ │ │ - str r8, [r7, #64] @ 0x40 │ │ │ │ - ldr sl, [pc, #156] @ 93e40 <__cxa_atexit@plt+0x87a0c> │ │ │ │ - add sl, pc, sl │ │ │ │ - str sl, [r7, #68] @ 0x44 │ │ │ │ - str r2, [r7, #72] @ 0x48 │ │ │ │ - str r5, [r7, #76] @ 0x4c │ │ │ │ - add r2, r7, #80 @ 0x50 │ │ │ │ - stm r2, {r0, r3, r9} │ │ │ │ - str r1, [r7, #92] @ 0x5c │ │ │ │ - str r8, [r7, #8] │ │ │ │ - ldr r0, [pc, #124] @ 93e44 <__cxa_atexit@plt+0x87a10> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r7, #12] │ │ │ │ - str r7, [r7, #16] │ │ │ │ - str r5, [r7, #20] │ │ │ │ - str ip, [r7, #24] │ │ │ │ - str r3, [r7, #28] │ │ │ │ - str lr, [r7, #32] │ │ │ │ - str r1, [r7, #36] @ 0x24 │ │ │ │ - sub r7, r6, #6 │ │ │ │ - ldr r0, [fp] │ │ │ │ - mov r5, fp │ │ │ │ - ldr fp, [sp] │ │ │ │ + stmda r6, {r3, r7, r8} │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ 93e48 <__cxa_atexit@plt+0x87a14> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r5, #112 @ 0x70 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - str r5, [r4, #828] @ 0x33c │ │ │ │ - mov r5, fp │ │ │ │ - mov fp, sl │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffdec │ │ │ │ - biceq r9, pc, r8, lsr #19 │ │ │ │ - @ instruction: 0x01cf9990 │ │ │ │ - strdeq r9, [pc, #148] @ 93ec0 <__cxa_atexit@plt+0x87a8c> │ │ │ │ - mvneq r6, r8, rrx │ │ │ │ - mvneq r6, r4, lsr #6 │ │ │ │ - mvneq r6, ip │ │ │ │ - @ instruction: 0xfffffe74 │ │ │ │ - mvneq r6, r8, lsl #6 │ │ │ │ - biceq r9, pc, ip, ror #18 │ │ │ │ - @ instruction: 0xfffffec4 │ │ │ │ - @ instruction: 0xfffffdac │ │ │ │ - biceq r9, pc, ip, lsl r9 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93e7c <__cxa_atexit@plt+0x87a48> │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 93e84 <__cxa_atexit@plt+0x87a50> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mvneq r5, r8, lsl #30 │ │ │ │ - biceq r9, pc, r4, asr #17 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93ebc <__cxa_atexit@plt+0x87a88> │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ 93ec4 <__cxa_atexit@plt+0x87a90> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - b c4e90 <__cxa_atexit@plt+0xb8a5c> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, asr #29 │ │ │ │ - biceq r9, pc, r0, lsl #17 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 93f68 <__cxa_atexit@plt+0x87b34> │ │ │ │ - ldr r2, [pc, #156] @ 93f88 <__cxa_atexit@plt+0x87b54> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 93f58 <__cxa_atexit@plt+0x87b24> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r2, r6, #40 @ 0x28 │ │ │ │ - cmp r7, r2 │ │ │ │ - bcc 93f70 <__cxa_atexit@plt+0x87b3c> │ │ │ │ - ldr lr, [pc, #120] @ 93f8c <__cxa_atexit@plt+0x87b58> │ │ │ │ + ldrdeq r6, [r5, #188]! @ 0xbc │ │ │ │ + strheq r9, [pc, #180] @ 9329c <__cxa_atexit@plt+0x86e68> │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, r8 │ │ │ │ + sub r3, r5, #40 @ 0x28 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93240 <__cxa_atexit@plt+0x86e0c> │ │ │ │ + ldr lr, [pc, #68] @ 93248 <__cxa_atexit@plt+0x86e14> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [r8, #3] │ │ │ │ - add r9, r8, #7 │ │ │ │ - ldm r9, {r1, r7, r9} │ │ │ │ - ldr r8, [r8, #19] │ │ │ │ - str lr, [r6, #4]! │ │ │ │ - ldmda r5, {r0, ip} │ │ │ │ - ldr lr, [pc, #92] @ 93f90 <__cxa_atexit@plt+0x87b5c> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - add sl, r6, #8 │ │ │ │ - stm sl, {r0, r3, lr} │ │ │ │ - str r6, [r6, #20] │ │ │ │ - add lr, r6, #24 │ │ │ │ - stm lr, {r1, r7, r9} │ │ │ │ - str r8, [r6, #36] @ 0x24 │ │ │ │ - sub r7, r2, #19 │ │ │ │ - mov r6, r2 │ │ │ │ - bx ip │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r2, [r7, #1] │ │ │ │ + ldr r1, [r7, #5] │ │ │ │ + ldr r0, [r7, #9] │ │ │ │ + ldr r3, [r7, #13] │ │ │ │ + str lr, [r5, #-32]! @ 0xffffffe0 │ │ │ │ + stmib r5, {r0, r2, r3} │ │ │ │ + add lr, r5, #16 │ │ │ │ + stm lr, {r1, r7, r8, r9} │ │ │ │ + tst sl, #3 │ │ │ │ + beq 93234 <__cxa_atexit@plt+0x86e00> │ │ │ │ + mov r7, sl │ │ │ │ + b 93258 <__cxa_atexit@plt+0x86e24> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mov r7, #40 @ 0x28 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - mov r7, r8 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0xffffff7c │ │ │ │ - mvneq r6, r4, ror r1 │ │ │ │ - strheq r9, [pc, #120] @ 94014 <__cxa_atexit@plt+0x87be0> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + biceq r9, pc, ip, asr #22 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #40 @ 0x28 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 94004 <__cxa_atexit@plt+0x87bd0> │ │ │ │ - ldr lr, [pc, #84] @ 94010 <__cxa_atexit@plt+0x87bdc> │ │ │ │ + ldr r2, [r5, #20] │ │ │ │ + ldr r3, [r5, #24] │ │ │ │ + ldr r1, [r5, #28] │ │ │ │ + and r0, r7, #3 │ │ │ │ + cmp r0, #2 │ │ │ │ + beq 932d0 <__cxa_atexit@plt+0x86e9c> │ │ │ │ + cmp r0, #3 │ │ │ │ + bne 93328 <__cxa_atexit@plt+0x86ef4> │ │ │ │ + bic r2, r7, #3 │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrh r2, [r2, #-2] │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 93378 <__cxa_atexit@plt+0x86f44> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 933b0 <__cxa_atexit@plt+0x86f7c> │ │ │ │ + ldr r3, [pc, #300] @ 933d0 <__cxa_atexit@plt+0x86f9c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r0, [r5, #32]! │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + sub r2, r6, #9 │ │ │ │ + ldr r1, [pc, #284] @ 933d4 <__cxa_atexit@plt+0x86fa0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r6, r0 │ │ │ │ + bhi 933a4 <__cxa_atexit@plt+0x86f70> │ │ │ │ + ldr lr, [pc, #212] @ 933bc <__cxa_atexit@plt+0x86f88> │ │ │ │ add lr, pc, lr │ │ │ │ - add r9, r7, #3 │ │ │ │ - ldm r9, {r1, r2, r9} │ │ │ │ - ldr r8, [r7, #15] │ │ │ │ - ldr r7, [r7, #19] │ │ │ │ - ldr ip, [r5, #8]! │ │ │ │ - str lr, [r3, #4]! │ │ │ │ - ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #52] @ 94014 <__cxa_atexit@plt+0x87be0> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - add sl, r3, #8 │ │ │ │ - stm sl, {r0, r1, lr} │ │ │ │ - str r3, [r3, #20] │ │ │ │ - str r2, [r3, #24] │ │ │ │ - str r9, [r3, #28] │ │ │ │ - str r8, [r3, #32] │ │ │ │ - str r7, [r3, #36] @ 0x24 │ │ │ │ - sub r7, r6, #19 │ │ │ │ + ldr r8, [pc, #208] @ 933c0 <__cxa_atexit@plt+0x86f8c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr ip, [r5, #32]! │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str r1, [r6, #-20] @ 0xffffffec │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + str r9, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ - mov r3, #40 @ 0x28 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffed4 │ │ │ │ - mvneq r6, r8, asr #1 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - sub r2, r5, #16 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 940c8 <__cxa_atexit@plt+0x87c94> │ │ │ │ - ldr lr, [pc, #176] @ 940e8 <__cxa_atexit@plt+0x87cb4> │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r6, r0 │ │ │ │ + bhi 933a4 <__cxa_atexit@plt+0x86f70> │ │ │ │ + ldr r9, [r5, #16] │ │ │ │ + ldr lr, [pc, #132] @ 933c8 <__cxa_atexit@plt+0x86f94> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [r3, #8] │ │ │ │ - ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #164] @ 940ec <__cxa_atexit@plt+0x87cb8> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str lr, [r5, #-16] │ │ │ │ - stmdb r5, {r0, r1, r3} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 940bc <__cxa_atexit@plt+0x87c88> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #36 @ 0x24 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 940d4 <__cxa_atexit@plt+0x87ca0> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - add lr, r7, #7 │ │ │ │ - ldm lr, {r1, r9, lr} │ │ │ │ - ldr r7, [r7, #19] │ │ │ │ - ldr r8, [pc, #112] @ 940f0 <__cxa_atexit@plt+0x87cbc> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - sub r0, r3, #31 │ │ │ │ - ldr sl, [pc, #104] @ 940f4 <__cxa_atexit@plt+0x87cc0> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - ldr ip, [r5, #-8]! │ │ │ │ - str r7, [r6, #36] @ 0x24 │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - str r8, [r6, #4] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r2, [r6, #12] │ │ │ │ - str sl, [r6, #16] │ │ │ │ - add r2, r6, #20 │ │ │ │ - stm r2, {r0, r1, r9, lr} │ │ │ │ - sub r7, r3, #19 │ │ │ │ - mov r6, r3 │ │ │ │ + ldr r8, [pc, #128] @ 933cc <__cxa_atexit@plt+0x86f98> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr ip, [r5, #32]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #-32]! @ 0xffffffe0 │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + sub r3, r6, #20 │ │ │ │ + stm r3, {r1, r2, r9} │ │ │ │ + stmdb r6, {r7, lr} │ │ │ │ + str r0, [r6] │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx ip │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r2, [pc, #68] @ 933c4 <__cxa_atexit@plt+0x86f90> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #24] │ │ │ │ + str r2, [r5] │ │ │ │ + tst r3, #3 │ │ │ │ + beq 93398 <__cxa_atexit@plt+0x86f64> │ │ │ │ + mov r7, r3 │ │ │ │ + b 933e4 <__cxa_atexit@plt+0x86fb0> │ │ │ │ + ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mov r6, #36 @ 0x24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq r5, ip, lsr #26 │ │ │ │ - mvneq r5, r4, ror #30 │ │ │ │ - mvneq r6, ip, lsl r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 94164 <__cxa_atexit@plt+0x87d30> │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - add lr, r7, #7 │ │ │ │ - ldm lr, {r1, r9, lr} │ │ │ │ - ldr r7, [r7, #19] │ │ │ │ - ldr r8, [pc, #68] @ 94170 <__cxa_atexit@plt+0x87d3c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - sub r0, r6, #31 │ │ │ │ - ldr sl, [pc, #60] @ 94174 <__cxa_atexit@plt+0x87d40> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - ldr ip, [r5, #8]! │ │ │ │ - str r7, [r3, #36] @ 0x24 │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - str r8, [r3, #4] │ │ │ │ - str r7, [r3, #8] │ │ │ │ - str r2, [r3, #12] │ │ │ │ - str sl, [r3, #16] │ │ │ │ - add r2, r3, #20 │ │ │ │ - stm r2, {r0, r1, r9, lr} │ │ │ │ - sub r7, r6, #19 │ │ │ │ - bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r5, [r5, #232]! @ 0xe8 │ │ │ │ - mvneq r5, r0, ror pc │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 941d0 <__cxa_atexit@plt+0x87d9c> │ │ │ │ - ldr r2, [pc, #64] @ 941e0 <__cxa_atexit@plt+0x87dac> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r0, [r5] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #44] @ 941e4 <__cxa_atexit@plt+0x87db0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r1, [r3, #8] │ │ │ │ - str r8, [r3, #12] │ │ │ │ - add lr, r3, #16 │ │ │ │ - stm lr, {r2, r3, r7} │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #28 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xfffffe7c │ │ │ │ - mvneq r5, ip, ror #23 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r7, r5, #40 @ 0x28 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 94220 <__cxa_atexit@plt+0x87dec> │ │ │ │ - ldr r7, [pc, #40] @ 94230 <__cxa_atexit@plt+0x87dfc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - ldr r7, [pc, #28] @ 94234 <__cxa_atexit@plt+0x87e00> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - mov r8, r9 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #16] @ 94238 <__cxa_atexit@plt+0x87e04> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - stlexheq r5, r4, [r5] │ │ │ │ - biceq r9, pc, r8, asr r5 @ │ │ │ │ - biceq r9, pc, ip, lsr #10 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffdf8 │ │ │ │ + @ instruction: 0xfffffd70 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + @ instruction: 0xfffffc64 │ │ │ │ + @ instruction: 0xfffffb7c │ │ │ │ + @ instruction: 0xfffffef8 │ │ │ │ + strdeq r6, [r5, #192]! @ 0xc0 │ │ │ │ + biceq r9, pc, r0, asr #19 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 9425c <__cxa_atexit@plt+0x87e28> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 122988 <__cxa_atexit@plt+0x116554> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - strdeq r9, [pc, #72] @ 942b0 <__cxa_atexit@plt+0x87e7c> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - str r7, [r5, #16] │ │ │ │ - stmdb r5, {r8, r9, sl} │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #56 @ 0x38 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 94318 <__cxa_atexit@plt+0x87ee4> │ │ │ │ - ldr r8, [pc, #160] @ 94330 <__cxa_atexit@plt+0x87efc> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [r5, #16] │ │ │ │ - ldr sl, [r5, #20] │ │ │ │ - sub r2, r6, #39 @ 0x27 │ │ │ │ - str r2, [r5, #16] │ │ │ │ - str r8, [r3, #4]! │ │ │ │ - ldr r8, [pc, #136] @ 94334 <__cxa_atexit@plt+0x87f00> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - ldr r2, [r5, #-12] │ │ │ │ - ldmda r5, {r0, r1, ip} │ │ │ │ - stm sp, {r7, fp} │ │ │ │ - ldr lr, [r5, #4] │ │ │ │ - mov fp, r4 │ │ │ │ - ldr r4, [r5, #8] │ │ │ │ - str sl, [r3, #8] │ │ │ │ - ldr r7, [pc, #104] @ 94338 <__cxa_atexit@plt+0x87f04> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r3, #12] │ │ │ │ - add r7, r3, #16 │ │ │ │ - stm r7, {r3, r8, r9} │ │ │ │ - str r2, [r3, #28] │ │ │ │ - str r0, [r3, #32] │ │ │ │ - str r1, [r3, #36] @ 0x24 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r1, [pc, #72] @ 9433c <__cxa_atexit@plt+0x87f08> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r1, [r5] │ │ │ │ - str ip, [r3, #40] @ 0x28 │ │ │ │ - str lr, [r3, #44] @ 0x2c │ │ │ │ - str r4, [r3, #48] @ 0x30 │ │ │ │ - str r0, [r3, #52] @ 0x34 │ │ │ │ - sub r8, r6, #31 │ │ │ │ - mov r4, fp │ │ │ │ - ldm sp, {r7, fp} │ │ │ │ - b 11115c <__cxa_atexit@plt+0x104d28> │ │ │ │ - ldr r2, [pc, #32] @ 94340 <__cxa_atexit@plt+0x87f0c> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 93418 <__cxa_atexit@plt+0x86fe4> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r5, #28] │ │ │ │ + ldr r2, [pc, #40] @ 93428 <__cxa_atexit@plt+0x86ff4> │ │ │ │ add r2, pc, r2 │ │ │ │ - mov r3, #56 @ 0x38 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - str r2, [r5, #-16]! │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - @ instruction: 0xfffffbc0 │ │ │ │ - mvneq r5, r4, lsl #28 │ │ │ │ - @ instruction: 0xfffffc04 │ │ │ │ - andeq r0, r0, r0, asr #2 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r9, pc, r4, lsl r4 @ │ │ │ │ - andeq r0, r0, r9 │ │ │ │ + ldr r3, [r3, #2] │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #28] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 93420 <__cxa_atexit@plt+0x86fec> │ │ │ │ + b 93438 <__cxa_atexit@plt+0x87004> │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 93514 <__cxa_atexit@plt+0x870e0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq r9, pc, ip, ror #18 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r0, r7 │ │ │ │ - mov r3, r6 │ │ │ │ - mov r7, r4 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #56 @ 0x38 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 943fc <__cxa_atexit@plt+0x87fc8> │ │ │ │ - ldr r8, [pc, #168] @ 9441c <__cxa_atexit@plt+0x87fe8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [r5, #32] │ │ │ │ - ldr sl, [r5, #36] @ 0x24 │ │ │ │ - sub r2, r6, #39 @ 0x27 │ │ │ │ - str r2, [r5, #32] │ │ │ │ - str r8, [r3, #4]! │ │ │ │ - ldr r8, [pc, #144] @ 94420 <__cxa_atexit@plt+0x87fec> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - ldmib r5, {r2, lr} │ │ │ │ - ldr r1, [r5, #12] │ │ │ │ - ldr ip, [r5, #16] │ │ │ │ - str r0, [sp] │ │ │ │ - ldr r4, [r5, #20] │ │ │ │ - str fp, [sp, #4] │ │ │ │ - ldr fp, [r5, #24] │ │ │ │ - str sl, [r3, #8] │ │ │ │ - ldr r0, [pc, #108] @ 94424 <__cxa_atexit@plt+0x87ff0> │ │ │ │ + ldr r0, [pc, #64] @ 93480 <__cxa_atexit@plt+0x8704c> │ │ │ │ add r0, pc, r0 │ │ │ │ - add sl, r3, #12 │ │ │ │ - stm sl, {r0, r3, r8, r9} │ │ │ │ - str r2, [r3, #28] │ │ │ │ - str lr, [r3, #32] │ │ │ │ - str r1, [r3, #36] @ 0x24 │ │ │ │ - ldr r0, [r5, #28]! │ │ │ │ - ldr r2, [pc, #80] @ 94428 <__cxa_atexit@plt+0x87ff4> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 93478 <__cxa_atexit@plt+0x87044> │ │ │ │ + ldr r3, [r5, #24] │ │ │ │ + bic r2, r3, #3 │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrh r2, [r2, #-2] │ │ │ │ + cmp r2, #4 │ │ │ │ + beq 93478 <__cxa_atexit@plt+0x87044> │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r0, [pc, #20] @ 93484 <__cxa_atexit@plt+0x87050> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5, #20] │ │ │ │ + str r2, [r5, #24] │ │ │ │ + add r5, r5, #4 │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 934dc <__cxa_atexit@plt+0x870a8> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [r5, #20] │ │ │ │ + ldr r0, [r5, #24] │ │ │ │ + ldr lr, [pc, #64] @ 934f4 <__cxa_atexit@plt+0x870c0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr ip, [r5, #28]! │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + str lr, [r6, #-20] @ 0xffffffec │ │ │ │ + str r1, [r6, #-16] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r7, r6, #19 │ │ │ │ + bx ip │ │ │ │ + ldr r3, [pc, #20] @ 934f8 <__cxa_atexit@plt+0x870c4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #24 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffff96c │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r9, pc, r8, lsl #17 │ │ │ │ + andeq r0, r0, r7, asr #6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5, #20] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 93488 <__cxa_atexit@plt+0x87054> │ │ │ │ + ldr r3, [r5, #20] │ │ │ │ + bic r2, r3, #3 │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrh r2, [r2, #-2] │ │ │ │ + cmp r2, #4 │ │ │ │ + bne 93550 <__cxa_atexit@plt+0x8711c> │ │ │ │ + ldr r2, [pc, #44] @ 93560 <__cxa_atexit@plt+0x8712c> │ │ │ │ add r2, pc, r2 │ │ │ │ + ldr r7, [r3, #1] │ │ │ │ + ldr r3, [r3, #5] │ │ │ │ str r2, [r5] │ │ │ │ - str ip, [r3, #40] @ 0x28 │ │ │ │ - str r4, [r3, #44] @ 0x2c │ │ │ │ - str fp, [r3, #48] @ 0x30 │ │ │ │ - str r0, [r3, #52] @ 0x34 │ │ │ │ - sub r8, r6, #31 │ │ │ │ - mov r4, r7 │ │ │ │ - ldm sp, {r7, fp} │ │ │ │ - b 11115c <__cxa_atexit@plt+0x104d28> │ │ │ │ - ldr r2, [pc, #40] @ 9442c <__cxa_atexit@plt+0x87ff8> │ │ │ │ + str r3, [r5, #24] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 93558 <__cxa_atexit@plt+0x87124> │ │ │ │ + b 93570 <__cxa_atexit@plt+0x8713c> │ │ │ │ + str r3, [r5, #24] │ │ │ │ + b 937f8 <__cxa_atexit@plt+0x873c4> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + biceq r9, pc, r4, lsr r8 @ │ │ │ │ + andeq r0, r0, r6, asr #4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [pc, #32] @ 935a0 <__cxa_atexit@plt+0x8716c> │ │ │ │ add r2, pc, r2 │ │ │ │ - mov r3, #56 @ 0x38 │ │ │ │ - str r3, [r7, #828] @ 0x33c │ │ │ │ - str r2, [r5] │ │ │ │ - mov r4, r7 │ │ │ │ - mov r7, r0 │ │ │ │ - b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - @ instruction: 0xfffffadc │ │ │ │ - mvneq r5, r0, lsr #26 │ │ │ │ - @ instruction: 0xfffffb1c │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0xffffff48 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ + str r7, [r5, #20] │ │ │ │ + str r8, [r5, #8] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + stmda r5, {r2, r3} │ │ │ │ + ldr r3, [pc, #12] @ 935a4 <__cxa_atexit@plt+0x87170> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + mvneq r6, r0, asr #15 │ │ │ │ + strdeq r9, [pc, #112] @ 93620 <__cxa_atexit@plt+0x871ec> │ │ │ │ + andeq r0, r0, r7 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r0, [pc, #20] @ 935d0 <__cxa_atexit@plt+0x8719c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r7, [r7, #11] │ │ │ │ + str r0, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r9, pc, r4, asr #15 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 935f4 <__cxa_atexit@plt+0x871c0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 193d494 <__cxa_atexit@plt+0x1931060> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq r9, pc, r0, lsr #15 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r0, [pc, #24] @ 93624 <__cxa_atexit@plt+0x871f0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r7, [r5, #28] │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + biceq r9, pc, r0, ror r7 @ │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 93648 <__cxa_atexit@plt+0x87214> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 193d494 <__cxa_atexit@plt+0x1931060> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq r9, pc, ip, asr #14 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + sub r3, r3, r7 │ │ │ │ + clz r3, r3 │ │ │ │ + lsr r3, r3, #5 │ │ │ │ + ldr r2, [pc, #60] @ 936ac <__cxa_atexit@plt+0x87278> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [r2, r3, lsl #2] │ │ │ │ + ldr lr, [pc, #52] @ 936b0 <__cxa_atexit@plt+0x8727c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #48] @ 936b4 <__cxa_atexit@plt+0x87280> │ │ │ │ + add r0, pc, r0 │ │ │ │ + and r1, r3, #3 │ │ │ │ + mov r2, #16 │ │ │ │ + cmp r1, #2 │ │ │ │ + mov r1, #16 │ │ │ │ + moveq r1, #20 │ │ │ │ + moveq r0, lr │ │ │ │ + moveq r2, #8 │ │ │ │ + str r3, [r5, r1] │ │ │ │ + add r5, r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mvneq r6, r4, asr r7 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 93720 <__cxa_atexit@plt+0x872ec> │ │ │ │ + ldm r5, {r7, lr} │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [r5, #16] │ │ │ │ + ldr r0, [r5, #20] │ │ │ │ + ldr r3, [r5, #24] │ │ │ │ + ldr r8, [pc, #88] @ 9373c <__cxa_atexit@plt+0x87308> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #84] @ 93740 <__cxa_atexit@plt+0x8730c> │ │ │ │ + add r9, pc, r9 │ │ │ │ + stmdb r6, {r2, r7} │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r2, [r6, #-20] @ 0xffffffec │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + sub r2, r6, #36 @ 0x24 │ │ │ │ + stm r2, {r0, r1, lr} │ │ │ │ + ldr r0, [r5, #28]! │ │ │ │ + str r8, [r6, #-12] │ │ │ │ + mov r7, r6 │ │ │ │ + str r9, [r7, #-44]! @ 0xffffffd4 │ │ │ │ + str r7, [r6] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + ldr r3, [pc, #24] @ 93744 <__cxa_atexit@plt+0x87310> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #48 @ 0x30 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffef40 │ │ │ │ + @ instruction: 0xffffed44 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + biceq r9, pc, r0, asr r6 @ │ │ │ │ + andeq r0, r0, r7, lsl #2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5, #16] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 936b8 <__cxa_atexit@plt+0x87284> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 937bc <__cxa_atexit@plt+0x87388> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [r5, #16] │ │ │ │ + ldr lr, [pc, #80] @ 937d8 <__cxa_atexit@plt+0x873a4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #76] @ 937dc <__cxa_atexit@plt+0x873a8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + str r1, [r6, #-16] │ │ │ │ + str r7, [r6, #-20] @ 0xffffffec │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + str lr, [r6, #-8] │ │ │ │ + mov r7, r6 │ │ │ │ + str r8, [r7, #-28]! @ 0xffffffe4 │ │ │ │ + str r7, [r6] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #24] @ 937e0 <__cxa_atexit@plt+0x873ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #32 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffe950 │ │ │ │ + @ instruction: 0xffffe878 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + strheq r9, [pc, #84] @ 93840 <__cxa_atexit@plt+0x8740c> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 93760 <__cxa_atexit@plt+0x8732c> │ │ │ │ + ldr r7, [r5, #24] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 94478 <__cxa_atexit@plt+0x88044> │ │ │ │ - ldr r2, [pc, #48] @ 94484 <__cxa_atexit@plt+0x88050> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93830 <__cxa_atexit@plt+0x873fc> │ │ │ │ + ldr r3, [r5], #28 │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + ldr r2, [pc, #44] @ 93848 <__cxa_atexit@plt+0x87414> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - str r2, [r3, #4] │ │ │ │ - str r1, [r3, #8] │ │ │ │ - str r8, [r3, #12] │ │ │ │ - add r5, r5, #12 │ │ │ │ - sub r9, r6, #7 │ │ │ │ - mov sl, r7 │ │ │ │ - b f0488 <__cxa_atexit@plt+0xe4054> │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + str r7, [r6] │ │ │ │ + mov r8, r6 │ │ │ │ + str r2, [r8, #-8]! │ │ │ │ + mov r7, r3 │ │ │ │ + b 91ca8 <__cxa_atexit@plt+0x85874> │ │ │ │ + ldr r3, [pc, #20] @ 9384c <__cxa_atexit@plt+0x87418> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffd2c │ │ │ │ - biceq r9, pc, r0, lsl #6 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 944cc <__cxa_atexit@plt+0x88098> │ │ │ │ - ldr r2, [pc, #44] @ 944d8 <__cxa_atexit@plt+0x880a4> │ │ │ │ + @ instruction: 0xffffe71c │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r9, pc, r4, lsr #10 │ │ │ │ + andeq r0, r0, r7, asr #31 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5, #28] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 937f8 <__cxa_atexit@plt+0x873c4> │ │ │ │ + biceq r9, pc, ip, lsr #10 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 939bc <__cxa_atexit@plt+0x87588> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #104 @ 0x68 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 939b4 <__cxa_atexit@plt+0x87580> │ │ │ │ + ldr r0, [pc, #308] @ 939d0 <__cxa_atexit@plt+0x8759c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr sl, [pc, #304] @ 939d4 <__cxa_atexit@plt+0x875a0> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr r9, [pc, #300] @ 939d8 <__cxa_atexit@plt+0x875a4> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr lr, [pc, #296] @ 939dc <__cxa_atexit@plt+0x875a8> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [pc, #292] @ 939e0 <__cxa_atexit@plt+0x875ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [pc, #288] @ 939e4 <__cxa_atexit@plt+0x875b0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + ldr r3, [pc, #276] @ 939e8 <__cxa_atexit@plt+0x875b4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r6, #-20] @ 0xffffffec │ │ │ │ + ldr r3, [pc, #268] @ 939ec <__cxa_atexit@plt+0x875b8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r6, #-52] @ 0xffffffcc │ │ │ │ + sub r3, r6, #18 │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + sub r2, r6, #51 @ 0x33 │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + ldr r2, [pc, #244] @ 939f0 <__cxa_atexit@plt+0x875bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmdb r3, {r2, r7} │ │ │ │ - ldr r3, [pc, #36] @ 944dc <__cxa_atexit@plt+0x880a8> │ │ │ │ + add r3, r2, #49 @ 0x31 │ │ │ │ + add r3, r3, #256 @ 0x100 │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + add r3, r2, #9 │ │ │ │ + add r3, r3, #256 @ 0x100 │ │ │ │ + ldr r1, [pc, #220] @ 939f4 <__cxa_atexit@plt+0x875c0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-32] @ 0xffffffe0 │ │ │ │ + add r2, r2, #121 @ 0x79 │ │ │ │ + add r2, r2, #768 @ 0x300 │ │ │ │ + ldr r3, [pc, #204] @ 939f8 <__cxa_atexit@plt+0x875c4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r2, [r6, #-28] @ 0xffffffe4 │ │ │ │ + str r2, [r6, #-36] @ 0xffffffdc │ │ │ │ + ldr r2, [pc, #192] @ 939fc <__cxa_atexit@plt+0x875c8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r0, [r6, #-56] @ 0xffffffc8 │ │ │ │ + ldr ip, [pc, #184] @ 93a00 <__cxa_atexit@plt+0x875cc> │ │ │ │ + add ip, pc, ip │ │ │ │ + str sl, [r6, #-68] @ 0xffffffbc │ │ │ │ + ldr sl, [pc, #176] @ 93a04 <__cxa_atexit@plt+0x875d0> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r9, [r6, #-80] @ 0xffffffb0 │ │ │ │ + str lr, [r6, #-92] @ 0xffffffa4 │ │ │ │ + mov r0, r6 │ │ │ │ + str r1, [r0, #-64]! @ 0xffffffc0 │ │ │ │ + str r0, [r6, #-16] │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [r1, #-76]! @ 0xffffffb4 │ │ │ │ + str r1, [r6, #-40] @ 0xffffffd8 │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-88]! @ 0xffffffa8 │ │ │ │ + str r3, [r6, #-44] @ 0xffffffd4 │ │ │ │ + mov r3, r6 │ │ │ │ + str ip, [r3, #-100]! @ 0xffffff9c │ │ │ │ + str r3, [r6, #-48] @ 0xffffffd0 │ │ │ │ + str sl, [r5, #-12]! │ │ │ │ + sub r3, r6, #3 │ │ │ │ + stmib r5, {r3, r8} │ │ │ │ + ldr r3, [pc, #104] @ 93a08 <__cxa_atexit@plt+0x875d4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + ldr r3, [pc, #96] @ 93a0c <__cxa_atexit@plt+0x875d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [pc, #24] @ 944e0 <__cxa_atexit@plt+0x880ac> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - mvneq r5, r8, asr #17 │ │ │ │ - mvneq r5, r8, lsl sl │ │ │ │ - mvneq r5, r0, ror sl │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94518 <__cxa_atexit@plt+0x880e4> │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 94520 <__cxa_atexit@plt+0x880ec> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + b d60240 <__cxa_atexit@plt+0xd53e0c> │ │ │ │ + mov r7, #104 @ 0x68 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #8] @ 939cc <__cxa_atexit@plt+0x87598> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, ror #16 │ │ │ │ - biceq r9, pc, r0, asr r2 @ │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + strdeq r9, [pc, #52] @ 93a08 <__cxa_atexit@plt+0x875d4> │ │ │ │ + @ instruction: 0x01b8577d │ │ │ │ + @ instruction: 0x01b857c2 │ │ │ │ + @ instruction: 0x01b8579a │ │ │ │ + @ instruction: 0x01b8576b │ │ │ │ + @ instruction: 0xffffe3e8 │ │ │ │ + mvneq r6, r4, lsl r7 │ │ │ │ + mvneq r6, r8, lsl #14 │ │ │ │ + mvneq r6, r0, lsl #14 │ │ │ │ + strheq r6, [r5, #68]! @ 0x44 │ │ │ │ + @ instruction: 0xffffe34c │ │ │ │ + @ instruction: 0xffffe300 │ │ │ │ + @ instruction: 0xffffe2b8 │ │ │ │ + @ instruction: 0xffffe274 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + mvneq r6, r4, asr #12 │ │ │ │ + mvneq r6, ip, lsr r6 │ │ │ │ + biceq r9, pc, r8, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, fp │ │ │ │ - mov r9, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 94590 <__cxa_atexit@plt+0x8815c> │ │ │ │ - ldr r2, [pc, #100] @ 945b4 <__cxa_atexit@plt+0x88180> │ │ │ │ + add r6, r6, #96 @ 0x60 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93b34 <__cxa_atexit@plt+0x87700> │ │ │ │ + ldr r9, [pc, #268] @ 93b40 <__cxa_atexit@plt+0x8770c> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [pc, #264] @ 93b44 <__cxa_atexit@plt+0x87710> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #260] @ 93b48 <__cxa_atexit@plt+0x87714> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #256] @ 93b4c <__cxa_atexit@plt+0x87718> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r2, [pc, #252] @ 93b50 <__cxa_atexit@plt+0x8771c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + str r2, [r6] │ │ │ │ + ldr r2, [pc, #240] @ 93b54 <__cxa_atexit@plt+0x87720> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + ldr r2, [pc, #232] @ 93b58 <__cxa_atexit@plt+0x87724> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r6, #-44] @ 0xffffffd4 │ │ │ │ + sub r2, r6, #43 @ 0x2b │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + ldr r2, [pc, #216] @ 93b5c <__cxa_atexit@plt+0x87728> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r3, r2, #81 @ 0x51 │ │ │ │ + add r3, r3, #256 @ 0x100 │ │ │ │ + str r3, [r6, #-16] │ │ │ │ + add r3, r2, #49 @ 0x31 │ │ │ │ + add r3, r3, #256 @ 0x100 │ │ │ │ + ldr r1, [pc, #192] @ 93b60 <__cxa_atexit@plt+0x8772c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + add r2, r2, #9 │ │ │ │ + add r2, r2, #768 @ 0x300 │ │ │ │ + ldr r3, [pc, #176] @ 93b64 <__cxa_atexit@plt+0x87730> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r2, [r6, #-20] @ 0xffffffec │ │ │ │ + str r2, [r6, #-28] @ 0xffffffe4 │ │ │ │ + ldr r2, [pc, #164] @ 93b68 <__cxa_atexit@plt+0x87734> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r3, [r7, #7] │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r8, [r9, #8] │ │ │ │ - str r1, [r9, #12] │ │ │ │ - sub r7, r5, #40 @ 0x28 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 945a0 <__cxa_atexit@plt+0x8816c> │ │ │ │ - ldr r7, [pc, #68] @ 945bc <__cxa_atexit@plt+0x88188> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r3, [r5, #4] │ │ │ │ - ldr r7, [pc, #56] @ 945c0 <__cxa_atexit@plt+0x8818c> │ │ │ │ + str r0, [r6, #-48] @ 0xffffffd0 │ │ │ │ + ldr sl, [pc, #156] @ 93b6c <__cxa_atexit@plt+0x87738> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r9, [r6, #-60] @ 0xffffffc4 │ │ │ │ + ldr r9, [pc, #148] @ 93b70 <__cxa_atexit@plt+0x8773c> │ │ │ │ + add r9, pc, r9 │ │ │ │ + str r8, [r6, #-72] @ 0xffffffb8 │ │ │ │ + str lr, [r6, #-84] @ 0xffffffac │ │ │ │ + mov r0, r6 │ │ │ │ + str r1, [r0, #-56]! @ 0xffffffc8 │ │ │ │ + str r0, [r6, #-8] │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [r1, #-68]! @ 0xffffffbc │ │ │ │ + str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-80]! @ 0xffffffb0 │ │ │ │ + str r3, [r6, #-36] @ 0xffffffdc │ │ │ │ + mov r3, r6 │ │ │ │ + str sl, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + str r3, [r6, #-40] @ 0xffffffd8 │ │ │ │ + sub r3, r6, #10 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r9, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #72] @ 93b74 <__cxa_atexit@plt+0x87740> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b d60928 <__cxa_atexit@plt+0xd544f4> │ │ │ │ + mov r3, #96 @ 0x60 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0x01b856d4 │ │ │ │ + @ instruction: 0x01b856ac │ │ │ │ + @ instruction: 0x01b8567d │ │ │ │ + @ instruction: 0x01b85670 │ │ │ │ + mvneq r6, r4, lsl #11 │ │ │ │ + mvneq r6, r8, ror r5 │ │ │ │ + mvneq r6, r0, ror r5 │ │ │ │ + mvneq r6, ip, lsr #6 │ │ │ │ + @ instruction: 0xffffe338 │ │ │ │ + @ instruction: 0xffffe2ec │ │ │ │ + @ instruction: 0xffffe2a4 │ │ │ │ + @ instruction: 0xffffe260 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + strheq r6, [r5, #76]! @ 0x4c │ │ │ │ + biceq r9, pc, r0, lsr #4 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93bf4 <__cxa_atexit@plt+0x877c0> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr sl, [r5, #16] │ │ │ │ + ldr r0, [pc, #84] @ 93c00 <__cxa_atexit@plt+0x877cc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr lr, [pc, #80] @ 93c04 <__cxa_atexit@plt+0x877d0> │ │ │ │ + add lr, pc, lr │ │ │ │ + sub r8, r6, #16 │ │ │ │ + stm r8, {r0, r3, r7} │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + ldr r0, [pc, #64] @ 93c08 <__cxa_atexit@plt+0x877d4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r5, #8]! │ │ │ │ + ldr r0, [pc, #56] @ 93c0c <__cxa_atexit@plt+0x877d8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #1 │ │ │ │ + stmib r5, {r0, lr} │ │ │ │ + ldr r7, [pc, #44] @ 93c10 <__cxa_atexit@plt+0x877dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - mov r8, r9 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r3, #16 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + add r8, r7, #1 │ │ │ │ + sub r7, r6, #13 │ │ │ │ + mov r9, r8 │ │ │ │ + b 931f0 <__cxa_atexit@plt+0x86dbc> │ │ │ │ + mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffff640 │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + @ instruction: 0x01e56190 │ │ │ │ + mvneq r6, ip, lsl #3 │ │ │ │ + mvneq r6, ip, asr #5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 945b8 <__cxa_atexit@plt+0x88184> │ │ │ │ + biceq r9, pc, r8, lsl #3 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93c84 <__cxa_atexit@plt+0x87850> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq 93c7c <__cxa_atexit@plt+0x87848> │ │ │ │ + ldr r3, [pc, #40] @ 93c8c <__cxa_atexit@plt+0x87858> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + ldr r3, [pc, #32] @ 93c90 <__cxa_atexit@plt+0x8785c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + str r0, [r5, #8] │ │ │ │ + b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + mvneq r6, ip, ror #1 │ │ │ │ + biceq r9, pc, r4, lsr #2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r7, [pc, #28] @ 93cc4 <__cxa_atexit@plt+0x87890> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r8, r3 │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r7, [pc, #20] @ 93cc8 <__cxa_atexit@plt+0x87894> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r8, r7, #1 │ │ │ │ + ldr r7, [pc, #12] @ 93ccc <__cxa_atexit@plt+0x87898> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + mvneq r6, ip, lsr #1 │ │ │ │ + mvneq r6, ip, lsr #6 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff98 │ │ │ │ - ldrdeq r9, [pc, #24] @ 945d8 <__cxa_atexit@plt+0x881a4> │ │ │ │ - @ instruction: 0xfffffccc │ │ │ │ - mvneq r5, r4, lsr #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 94610 <__cxa_atexit@plt+0x881dc> │ │ │ │ - ldr r3, [pc, #60] @ 94628 <__cxa_atexit@plt+0x881f4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 9462c <__cxa_atexit@plt+0x881f8> │ │ │ │ - add r2, pc, r2 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 93d28 <__cxa_atexit@plt+0x878f4> │ │ │ │ + ldr r7, [pc, #52] @ 93d40 <__cxa_atexit@plt+0x8790c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #48] @ 93d44 <__cxa_atexit@plt+0x87910> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5] │ │ │ │ - str r3, [r7, #4]! │ │ │ │ - str r8, [r7, #8] │ │ │ │ - add lr, r7, #12 │ │ │ │ - stm lr, {r2, r7, r8} │ │ │ │ - sub r7, r6, #7 │ │ │ │ + add r7, r7, #1 │ │ │ │ + stmda r6, {r3, r7, r8} │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 94630 <__cxa_atexit@plt+0x881fc> │ │ │ │ + ldr r7, [pc, #24] @ 93d48 <__cxa_atexit@plt+0x87914> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffea4 │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - biceq r9, pc, r8, lsl #3 │ │ │ │ - biceq r9, pc, r4, ror r1 @ │ │ │ │ + ldrdeq r9, [pc] @ 93d48 <__cxa_atexit@plt+0x87914> │ │ │ │ + mvneq r6, r0, lsl #1 │ │ │ │ + strheq r9, [pc, #8] @ 93d58 <__cxa_atexit@plt+0x87924> │ │ │ │ + @ instruction: 0x01cf9098 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 94694 <__cxa_atexit@plt+0x88260> │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93db0 <__cxa_atexit@plt+0x8797c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9468c <__cxa_atexit@plt+0x88258> │ │ │ │ - ldr r7, [pc, #52] @ 9469c <__cxa_atexit@plt+0x88268> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - str r7, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - ldr r7, [pc, #40] @ 946a0 <__cxa_atexit@plt+0x8826c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r8, r7, #1 │ │ │ │ - ldr r7, [pc, #32] @ 946a4 <__cxa_atexit@plt+0x88270> │ │ │ │ + beq 93da8 <__cxa_atexit@plt+0x87974> │ │ │ │ + ldr r8, [pc, #56] @ 93db8 <__cxa_atexit@plt+0x87984> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r7, [pc, #52] @ 93dbc <__cxa_atexit@plt+0x87988> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #48] @ 93dc0 <__cxa_atexit@plt+0x8798c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r0, [r5, #4] │ │ │ │ + add r9, r7, #1 │ │ │ │ + ldr r7, [pc, #32] @ 93dc4 <__cxa_atexit@plt+0x87990> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - mov r5, r9 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r5, [r5, #108]! @ 0x6c │ │ │ │ - mvneq r5, ip, lsr sl │ │ │ │ - mvneq r5, r4, lsr sl │ │ │ │ - biceq r9, pc, r0, lsl r1 @ │ │ │ │ + biceq r9, pc, ip, asr #32 │ │ │ │ + biceq r9, pc, r0, rrx │ │ │ │ + mvneq r5, ip, asr #31 │ │ │ │ + mvneq r6, ip, asr #4 │ │ │ │ + biceq r9, pc, r8, lsr r0 @ │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r1, sl │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93e0c <__cxa_atexit@plt+0x879d8> │ │ │ │ + ldr r7, [pc, #40] @ 93e14 <__cxa_atexit@plt+0x879e0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 93e00 <__cxa_atexit@plt+0x879cc> │ │ │ │ + mov r7, r8 │ │ │ │ + b 93e24 <__cxa_atexit@plt+0x879f0> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq r8, pc, ip, ror #31 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r2, [pc, #12] @ 93e40 <__cxa_atexit@plt+0x87a0c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stmda r5, {r3, r7} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + b 176ca58 <__cxa_atexit@plt+0x1760624> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq r8, pc, r0, asr #31 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ 93e6c <__cxa_atexit@plt+0x87a38> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r9, [pc, #12] @ 93e70 <__cxa_atexit@plt+0x87a3c> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + mov r8, r7 │ │ │ │ + b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + @ instruction: 0x01e56190 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 93eb4 <__cxa_atexit@plt+0x87a80> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93ec0 <__cxa_atexit@plt+0x87a8c> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #40] @ 93ecc <__cxa_atexit@plt+0x87a98> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1bef130 <__cxa_atexit@plt+0x1be2cfc> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strdeq r5, [r5, #244]! @ 0xf4 │ │ │ │ + andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93efc <__cxa_atexit@plt+0x87ac8> │ │ │ │ + ldr r3, [pc, #20] @ 93f04 <__cxa_atexit@plt+0x87ad0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93f38 <__cxa_atexit@plt+0x87b04> │ │ │ │ + ldr r3, [pc, #28] @ 93f44 <__cxa_atexit@plt+0x87b10> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strdeq r5, [r5, #224]! @ 0xe0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 946e8 <__cxa_atexit@plt+0x882b4> │ │ │ │ - ldr r2, [pc, #40] @ 946f0 <__cxa_atexit@plt+0x882bc> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ 946f4 <__cxa_atexit@plt+0x882c0> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93fa4 <__cxa_atexit@plt+0x87b70> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 93f9c <__cxa_atexit@plt+0x87b68> │ │ │ │ + ldr r3, [pc, #56] @ 93fac <__cxa_atexit@plt+0x87b78> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + ldr r2, [pc, #36] @ 93fb0 <__cxa_atexit@plt+0x87b7c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmda r6, {r2, r7} │ │ │ │ + sub r8, r6, #1 │ │ │ │ + mov r7, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r9, [pc, #8] @ 94700 <__cxa_atexit@plt+0x882cc> │ │ │ │ - mvneq r5, r0, lsr #13 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + strdeq r5, [r5, #216]! @ 0xd8 │ │ │ │ + mvneq r6, ip, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 93ffc <__cxa_atexit@plt+0x87bc8> │ │ │ │ + ldr r3, [pc, #52] @ 94004 <__cxa_atexit@plt+0x87bd0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #36] @ 94008 <__cxa_atexit@plt+0x87bd4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ + ldr r2, [pc, #28] @ 9400c <__cxa_atexit@plt+0x87bd8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #2 │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01e55d9c │ │ │ │ + ldrdeq r5, [r5, #236]! @ 0xec │ │ │ │ + mvneq r6, r8 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94070 <__cxa_atexit@plt+0x87c3c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r7, r6 │ │ │ │ - bcc 94754 <__cxa_atexit@plt+0x88320> │ │ │ │ - ldr r7, [pc, #96] @ 94780 <__cxa_atexit@plt+0x8834c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - sub r7, r5, #40 @ 0x28 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 9476c <__cxa_atexit@plt+0x88338> │ │ │ │ - ldr r7, [pc, #80] @ 9478c <__cxa_atexit@plt+0x88358> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - ldr r7, [pc, #68] @ 94790 <__cxa_atexit@plt+0x8835c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - mov r8, r3 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94068 <__cxa_atexit@plt+0x87c34> │ │ │ │ + ldr r3, [pc, #60] @ 94078 <__cxa_atexit@plt+0x87c44> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + ldr r1, [pc, #36] @ 9407c <__cxa_atexit@plt+0x87c48> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r6, {r1, r3} │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #5 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #44] @ 94788 <__cxa_atexit@plt+0x88354> │ │ │ │ - add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 94784 <__cxa_atexit@plt+0x88350> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r9, r3 │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff90 │ │ │ │ - biceq r9, pc, ip │ │ │ │ - biceq r9, pc, r4, ror r0 @ │ │ │ │ - @ instruction: 0xfffffb08 │ │ │ │ - mvneq r5, r0, ror #18 │ │ │ │ - biceq r9, pc, r8, asr r0 @ │ │ │ │ - andeq r0, r5, r8, lsl r0 │ │ │ │ + mvneq r5, r0, lsr sp │ │ │ │ + mvneq r5, r0, ror #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ + andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94898 <__cxa_atexit@plt+0x88464> │ │ │ │ - and r2, r9, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 947e4 <__cxa_atexit@plt+0x883b0> │ │ │ │ - ldr r3, [pc, #256] @ 948c4 <__cxa_atexit@plt+0x88490> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #252] @ 948c8 <__cxa_atexit@plt+0x88494> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add sl, r2, #1 │ │ │ │ - ldr r9, [r9, #2] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r8, [pc, #236] @ 948cc <__cxa_atexit@plt+0x88498> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - ldr r7, [pc, #188] @ 948a8 <__cxa_atexit@plt+0x88474> │ │ │ │ - add r7, pc, r7 │ │ │ │ - stmdb r5, {r7, r8} │ │ │ │ - ands r7, sl, #3 │ │ │ │ - beq 94830 <__cxa_atexit@plt+0x883fc> │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 94840 <__cxa_atexit@plt+0x8840c> │ │ │ │ - ldr r7, [pc, #176] @ 948b8 <__cxa_atexit@plt+0x88484> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #172] @ 948bc <__cxa_atexit@plt+0x88488> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 940b0 <__cxa_atexit@plt+0x87c7c> │ │ │ │ + ldr r8, [pc, #28] @ 940b8 <__cxa_atexit@plt+0x87c84> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #24] @ 940bc <__cxa_atexit@plt+0x87c88> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r9, [sl, #2] │ │ │ │ - str r7, [r5] │ │ │ │ - ldr r8, [pc, #156] @ 948c0 <__cxa_atexit@plt+0x8848c> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov r7, sl │ │ │ │ - mov sl, r3 │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - ldr r0, [sl] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, sl │ │ │ │ - bx r0 │ │ │ │ - ldr r2, [pc, #100] @ 948ac <__cxa_atexit@plt+0x88478> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r5] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 94880 <__cxa_atexit@plt+0x8844c> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 9488c <__cxa_atexit@plt+0x88458> │ │ │ │ - ldr r5, [pc, #72] @ 948b0 <__cxa_atexit@plt+0x8847c> │ │ │ │ - add r5, pc, r5 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - str r5, [r3] │ │ │ │ - ldr r7, [pc, #60] @ 948b4 <__cxa_atexit@plt+0x88480> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - mov r5, r3 │ │ │ │ - b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - ldr r7, [r5, #-8] │ │ │ │ + @ instruction: 0x01b85101 │ │ │ │ + mvneq r5, r8, asr #25 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #36 @ 0x24 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 94100 <__cxa_atexit@plt+0x87ccc> │ │ │ │ + ldr r7, [pc, #48] @ 94110 <__cxa_atexit@plt+0x87cdc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 940f4 <__cxa_atexit@plt+0x87cc0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 94124 <__cxa_atexit@plt+0x87cf0> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 948d0 <__cxa_atexit@plt+0x8849c> │ │ │ │ + ldr r7, [pc, #12] @ 94114 <__cxa_atexit@plt+0x87ce0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsl #2 │ │ │ │ - andeq r0, r0, r4, ror #2 │ │ │ │ - andeq r0, r0, r8, lsl #3 │ │ │ │ - mvneq r5, r4, asr #16 │ │ │ │ - muleq r0, r0, r1 │ │ │ │ - mvneq r5, r8, lsl #12 │ │ │ │ - strheq r5, [r5, #92]! @ 0x5c │ │ │ │ - andeq r0, r0, r8, lsl r1 │ │ │ │ - mvneq r5, ip, asr #12 │ │ │ │ - mvneq r5, r0, lsl #12 │ │ │ │ - biceq r8, pc, r0, ror pc @ │ │ │ │ - biceq r8, pc, r0, lsl pc @ │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq r8, pc, r4, lsl sp @ │ │ │ │ + strdeq r8, [pc, #204] @ 941ec <__cxa_atexit@plt+0x87db8> │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 1a26e90 <__cxa_atexit@plt+0x1a1aa5c> │ │ │ │ - biceq r8, pc, r8, lsl #30 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + ldr r2, [pc, #36] @ 94150 <__cxa_atexit@plt+0x87d1c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r0, [r7, #7] │ │ │ │ + ldr r3, [pc, #24] @ 94154 <__cxa_atexit@plt+0x87d20> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + stmda r5, {r0, r7} │ │ │ │ + str r2, [r5, #-12]! │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq r8, pc, r0, asr #25 │ │ │ │ + strheq r8, [pc, #204] @ 9422c <__cxa_atexit@plt+0x87df8> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 941a8 <__cxa_atexit@plt+0x87d74> │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + ldr r3, [pc, #52] @ 941b4 <__cxa_atexit@plt+0x87d80> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #48] @ 941b8 <__cxa_atexit@plt+0x87d84> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #44] @ 941bc <__cxa_atexit@plt+0x87d88> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r1, [r5] │ │ │ │ + sub r7, r6, #3 │ │ │ │ + sub r8, r6, #10 │ │ │ │ + b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffd58 │ │ │ │ + @ instruction: 0xfffffc4c │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + biceq r8, pc, r4, asr ip @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #28] @ 941f0 <__cxa_atexit@plt+0x87dbc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #24] @ 941f4 <__cxa_atexit@plt+0x87dc0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r7, [r5] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + ldr r7, [pc, #12] @ 941f8 <__cxa_atexit@plt+0x87dc4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + strdeq r8, [pc, #176] @ 942ac <__cxa_atexit@plt+0x87e78> │ │ │ │ + mvneq r5, r0, lsl lr │ │ │ │ + biceq r8, pc, r8, lsl ip @ │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r0, [pc, #16] @ 94220 <__cxa_atexit@plt+0x87dec> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + strdeq r8, [pc, #176] @ 942dc <__cxa_atexit@plt+0x87ea8> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 94928 <__cxa_atexit@plt+0x884f4> │ │ │ │ - ldr r3, [pc, #124] @ 94984 <__cxa_atexit@plt+0x88550> │ │ │ │ + bne 94268 <__cxa_atexit@plt+0x87e34> │ │ │ │ + ldr r3, [pc, #120] @ 942bc <__cxa_atexit@plt+0x87e88> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #120] @ 94988 <__cxa_atexit@plt+0x88554> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add sl, r2, #1 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - str r3, [r5, #8]! │ │ │ │ - ldr r8, [pc, #104] @ 9498c <__cxa_atexit@plt+0x88558> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ - ldr r3, [pc, #72] @ 94978 <__cxa_atexit@plt+0x88544> │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r9, [r7, #6] │ │ │ │ + ldr r8, [pc, #108] @ 942c0 <__cxa_atexit@plt+0x87e8c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + ldr r7, [pc, #96] @ 942c4 <__cxa_atexit@plt+0x87e90> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 942b0 <__cxa_atexit@plt+0x87e7c> │ │ │ │ + ldr r3, [pc, #72] @ 942c8 <__cxa_atexit@plt+0x87e94> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ + ldr r2, [pc, #68] @ 942cc <__cxa_atexit@plt+0x87e98> │ │ │ │ + add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 94964 <__cxa_atexit@plt+0x88530> │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + ldr r3, [pc, #48] @ 942d0 <__cxa_atexit@plt+0x87e9c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + ldr r8, [pc, #40] @ 942d4 <__cxa_atexit@plt+0x87ea0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1557fe8 <__cxa_atexit@plt+0x154bbb4> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + biceq r8, pc, r8, ror fp @ │ │ │ │ + @ instruction: 0x01e55d9c │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + @ instruction: 0xfffffdfc │ │ │ │ + mvneq r5, r4, ror #26 │ │ │ │ + mvneq r5, ip, asr sp │ │ │ │ + biceq r8, pc, ip, lsr fp @ │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 94300 <__cxa_atexit@plt+0x87ecc> │ │ │ │ + biceq r8, pc, r8, lsr #22 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 94300 <__cxa_atexit@plt+0x87ecc> │ │ │ │ + ldr r0, [pc, #20] @ 9431c <__cxa_atexit@plt+0x87ee8> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + strdeq r8, [pc, #164] @ 943cc <__cxa_atexit@plt+0x87f98> │ │ │ │ + andeq r0, r0, r5, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9496c <__cxa_atexit@plt+0x88538> │ │ │ │ - ldr r3, [pc, #44] @ 9497c <__cxa_atexit@plt+0x88548> │ │ │ │ + bne 94354 <__cxa_atexit@plt+0x87f20> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #80] @ 94394 <__cxa_atexit@plt+0x87f60> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r7, [pc, #32] @ 94980 <__cxa_atexit@plt+0x8854c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ - ldr r0, [r7] │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 94380 <__cxa_atexit@plt+0x87f4c> │ │ │ │ + b 943a8 <__cxa_atexit@plt+0x87f74> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94388 <__cxa_atexit@plt+0x87f54> │ │ │ │ + ldr r7, [r5, #20] │ │ │ │ + ldr r3, [pc, #40] @ 94398 <__cxa_atexit@plt+0x87f64> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #24]! │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r5, #-8] │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, ror r0 │ │ │ │ - andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r5, ip, asr r7 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - mvneq r5, r8, lsl #10 │ │ │ │ - strheq r5, [r5, #76]! @ 0x4c │ │ │ │ - biceq r8, pc, r4, asr lr @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 1a26e90 <__cxa_atexit@plt+0x1a1aa5c> │ │ │ │ - biceq r8, pc, r4, lsr lr @ │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + mvneq r5, ip, lsr ip │ │ │ │ + biceq r8, pc, r8, ror sl @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 949d8 <__cxa_atexit@plt+0x885a4> │ │ │ │ - ldr r3, [pc, #32] @ 949e4 <__cxa_atexit@plt+0x885b0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r7, [pc, #20] @ 949e8 <__cxa_atexit@plt+0x885b4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r5, #-8] │ │ │ │ + bne 943c0 <__cxa_atexit@plt+0x87f8c> │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq r5, r8, ror #13 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #32] @ 943f0 <__cxa_atexit@plt+0x87fbc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r2, [r5, #-4] │ │ │ │ + str r1, [r5] │ │ │ │ + ldr r3, [pc, #12] @ 943f4 <__cxa_atexit@plt+0x87fc0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + mvneq r5, r0, ror r9 │ │ │ │ + biceq r8, pc, ip, lsl sl @ │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r0, [pc, #20] @ 94420 <__cxa_atexit@plt+0x87fec> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r0, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + strdeq r8, [pc, #144] @ 944bc <__cxa_atexit@plt+0x88088> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #1 │ │ │ │ + bne 944b4 <__cxa_atexit@plt+0x88080> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 944e4 <__cxa_atexit@plt+0x880b0> │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #148] @ 944f0 <__cxa_atexit@plt+0x880bc> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #144] @ 944f4 <__cxa_atexit@plt+0x880c0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr lr, [pc, #140] @ 944f8 <__cxa_atexit@plt+0x880c4> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + ldr r2, [pc, #128] @ 944fc <__cxa_atexit@plt+0x880c8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + str r1, [r5] │ │ │ │ + mov r1, r6 │ │ │ │ + str r0, [r1, #-12]! │ │ │ │ + str r1, [r5, #-4] │ │ │ │ + add r3, lr, #2 │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + ldr r3, [pc, #92] @ 94500 <__cxa_atexit@plt+0x880cc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + ldr r8, [pc, #84] @ 94504 <__cxa_atexit@plt+0x880d0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 944e4 <__cxa_atexit@plt+0x880b0> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #16] │ │ │ │ + ldr r2, [pc, #60] @ 94508 <__cxa_atexit@plt+0x880d4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + str r3, [r6] │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + mov r7, r6 │ │ │ │ + str r2, [r7, #-12]! │ │ │ │ + bx r0 │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq r0, [r0], -r4 │ │ │ │ + @ instruction: 0xfffffb54 │ │ │ │ + strheq r8, [pc, #144] @ 94590 <__cxa_atexit@plt+0x8815c> │ │ │ │ + @ instruction: 0x01e55b90 │ │ │ │ + mvneq r5, ip, ror #22 │ │ │ │ + mvneq r5, ip, lsl fp │ │ │ │ + @ instruction: 0xfffffa80 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r5, #-8] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 9454c <__cxa_atexit@plt+0x88118> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #16] │ │ │ │ + ldr r1, [pc, #36] @ 94558 <__cxa_atexit@plt+0x88124> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stmdb r6, {r2, r7} │ │ │ │ + str r3, [r6] │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + mov r7, r6 │ │ │ │ + str r1, [r7, #-16]! │ │ │ │ bx r0 │ │ │ │ - biceq r8, pc, r4, lsl #28 │ │ │ │ - andeq r0, r2, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 94a90 <__cxa_atexit@plt+0x8865c> │ │ │ │ - ldr r3, [pc, #124] @ 94aa0 <__cxa_atexit@plt+0x8866c> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffae0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94588 <__cxa_atexit@plt+0x88154> │ │ │ │ + ldr r3, [pc, #24] @ 94590 <__cxa_atexit@plt+0x8815c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strdeq r5, [r5, #116]! @ 0x74 │ │ │ │ + biceq r8, pc, r0, lsr #17 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 945e0 <__cxa_atexit@plt+0x881ac> │ │ │ │ + ldr r3, [pc, #48] @ 945e8 <__cxa_atexit@plt+0x881b4> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r7, r5 │ │ │ │ - str r3, [r7, #-4]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq 94a74 <__cxa_atexit@plt+0x88640> │ │ │ │ - ldr r1, [pc, #104] @ 94aa4 <__cxa_atexit@plt+0x88670> │ │ │ │ - add r1, pc, r1 │ │ │ │ - add sl, r8, #3 │ │ │ │ - ldm sl, {r3, r9, sl} │ │ │ │ - ldr r2, [r8, #15] │ │ │ │ - str r1, [r5, #-16]! │ │ │ │ - str sl, [r5, #4] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r3, [r5, #12] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 94a84 <__cxa_atexit@plt+0x88650> │ │ │ │ - str r2, [r7] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r9 │ │ │ │ - mov r8, r3 │ │ │ │ - b 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ + beq 945d4 <__cxa_atexit@plt+0x881a0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 945f8 <__cxa_atexit@plt+0x881c4> │ │ │ │ ldr r0, [r8] │ │ │ │ - mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 94aa8 <__cxa_atexit@plt+0x88674> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - ldrdeq r0, [r0], -ip │ │ │ │ - biceq r8, pc, r0, lsl #27 │ │ │ │ - biceq r8, pc, ip, asr sp @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + biceq r8, pc, ip, asr #16 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r0, [pc, #20] @ 94620 <__cxa_atexit@plt+0x881ec> │ │ │ │ + add r0, pc, r0 │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r8, pc, r4, lsl r8 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - ldr r1, [r3, #11] │ │ │ │ - ldr r3, [r3, #15] │ │ │ │ - ldr r0, [pc, #56] @ 94b0c <__cxa_atexit@plt+0x886d8> │ │ │ │ + ldr r0, [pc, #24] @ 94654 <__cxa_atexit@plt+0x88220> │ │ │ │ add r0, pc, r0 │ │ │ │ - stmdb r5, {r1, r3} │ │ │ │ - str r2, [r5] │ │ │ │ - mov r3, r5 │ │ │ │ - str r0, [r3, #-12]! │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r3, [r5, #8] │ │ │ │ + str r0, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 94b00 <__cxa_atexit@plt+0x886cc> │ │ │ │ - ldr sl, [r5, #-8] │ │ │ │ - ldmda r5, {r3, r8} │ │ │ │ - str r3, [r5] │ │ │ │ - mov r9, r7 │ │ │ │ - b 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - strdeq r8, [pc, #200] @ 94be0 <__cxa_atexit@plt+0x887ac> │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + biceq r8, pc, r0, ror #15 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r5, #12]! │ │ │ │ - ldr sl, [r5, #-8] │ │ │ │ - ldr r3, [r5, #-4] │ │ │ │ - str r3, [r5] │ │ │ │ - mov r9, r7 │ │ │ │ - b 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ - ldrdeq r8, [pc, #200] @ 94c04 <__cxa_atexit@plt+0x887d0> │ │ │ │ - andeq r0, r2, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - b 94a10 <__cxa_atexit@plt+0x885dc> │ │ │ │ - andeq r0, r2, r5 │ │ │ │ + ldr r2, [pc, #16] @ 9467c <__cxa_atexit@plt+0x88248> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + stm r5, {r2, r7} │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + strheq r8, [pc, #120] @ 94700 <__cxa_atexit@plt+0x882cc> │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94b74 <__cxa_atexit@plt+0x88740> │ │ │ │ - ldr r5, [pc, #28] @ 94b84 <__cxa_atexit@plt+0x88750> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r3] │ │ │ │ - mov r5, r3 │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ - ldr r7, [pc, #12] @ 94b88 <__cxa_atexit@plt+0x88754> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r8, pc, ip, lsr #25 │ │ │ │ - biceq r8, pc, r4, lsl #25 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 94a10 <__cxa_atexit@plt+0x885dc> │ │ │ │ - biceq r8, pc, r8, ror ip @ │ │ │ │ - andeq r0, r2, r5 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + ldr r8, [r5, #8] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov sl, r7 │ │ │ │ + b cdcb4 <__cxa_atexit@plt+0xc1880> │ │ │ │ + biceq r8, pc, r0, lsr #15 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94bd4 <__cxa_atexit@plt+0x887a0> │ │ │ │ - ldr r5, [pc, #28] @ 94be4 <__cxa_atexit@plt+0x887b0> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r3] │ │ │ │ - mov r5, r3 │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ - ldr r7, [pc, #12] @ 94be8 <__cxa_atexit@plt+0x887b4> │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 946d0 <__cxa_atexit@plt+0x8829c> │ │ │ │ + ldr r3, [pc, #28] @ 946e0 <__cxa_atexit@plt+0x882ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + stmib r5, {r8, r9, sl} │ │ │ │ + b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ + ldr r7, [pc, #12] @ 946e4 <__cxa_atexit@plt+0x882b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffffcc │ │ │ │ - biceq r8, pc, ip, asr #24 │ │ │ │ - biceq r8, pc, ip, asr #23 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94c2c <__cxa_atexit@plt+0x887f8> │ │ │ │ - ldr r2, [pc, #40] @ 94c34 <__cxa_atexit@plt+0x88800> │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r8, pc, r4, lsl #15 │ │ │ │ + biceq r8, pc, ip, asr r7 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94730 <__cxa_atexit@plt+0x882fc> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #40] @ 9473c <__cxa_atexit@plt+0x88308> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #36] @ 94740 <__cxa_atexit@plt+0x8830c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmdb r6, {r0, r3} │ │ │ │ + str r2, [r6] │ │ │ │ + str r1, [r5, #4]! │ │ │ │ + sub r8, r6, #7 │ │ │ │ + b 940cc <__cxa_atexit@plt+0x87c98> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + strdeq r5, [r5, #136]! @ 0x88 │ │ │ │ + strdeq r8, [pc, #100] @ 947b0 <__cxa_atexit@plt+0x8837c> │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94798 <__cxa_atexit@plt+0x88364> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #56] @ 947a4 <__cxa_atexit@plt+0x88370> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ 94c38 <__cxa_atexit@plt+0x88804> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - strheq r8, [pc, #180] @ 94cf0 <__cxa_atexit@plt+0x888bc> │ │ │ │ - mvneq r5, ip, asr r1 │ │ │ │ - biceq r8, pc, ip, lsl #23 │ │ │ │ + ldr r1, [pc, #52] @ 947a8 <__cxa_atexit@plt+0x88374> │ │ │ │ + add r1, pc, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + str r1, [r0, #-16]! │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + add r5, r5, #12 │ │ │ │ + sub r8, r6, #3 │ │ │ │ + mov r9, r7 │ │ │ │ + b 8f180 <__cxa_atexit@plt+0x82d4c> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe34 │ │ │ │ + @ instruction: 0xfffffdec │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94cb8 <__cxa_atexit@plt+0x88884> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 94cc4 <__cxa_atexit@plt+0x88890> │ │ │ │ - ldr r2, [pc, #120] @ 94ce8 <__cxa_atexit@plt+0x888b4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ 94cec <__cxa_atexit@plt+0x888b8> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 947dc <__cxa_atexit@plt+0x883a8> │ │ │ │ + ldr r3, [pc, #28] @ 947e4 <__cxa_atexit@plt+0x883b0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r7, [r9, #8] │ │ │ │ - sub r7, r5, #48 @ 0x30 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 94cd4 <__cxa_atexit@plt+0x888a0> │ │ │ │ - ldr r7, [pc, #84] @ 94cf4 <__cxa_atexit@plt+0x888c0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-16]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - ldr r7, [pc, #72] @ 94cf8 <__cxa_atexit@plt+0x888c4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - mov r8, r9 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mvneq r5, r4, lsr #11 │ │ │ │ + strdeq r8, [pc, #104] @ 94858 <__cxa_atexit@plt+0x88424> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94834 <__cxa_atexit@plt+0x88400> │ │ │ │ + ldr r3, [pc, #48] @ 9483c <__cxa_atexit@plt+0x88408> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 94828 <__cxa_atexit@plt+0x883f4> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9484c <__cxa_atexit@plt+0x88418> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 94cf0 <__cxa_atexit@plt+0x888bc> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff84 │ │ │ │ - strdeq r5, [r5, #12]! │ │ │ │ - biceq r8, pc, r4, lsr #21 │ │ │ │ - @ instruction: 0xfffff5a4 │ │ │ │ - strdeq r5, [r5, #60]! @ 0x3c │ │ │ │ - andeq r0, r3, pc │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + biceq r8, pc, r4, lsr #13 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 94880 <__cxa_atexit@plt+0x8844c> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #36] @ 94890 <__cxa_atexit@plt+0x8845c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 94888 <__cxa_atexit@plt+0x88454> │ │ │ │ + b 948a0 <__cxa_atexit@plt+0x8846c> │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 94918 <__cxa_atexit@plt+0x884e4> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + biceq r8, pc, r0, asr r6 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 948b4 <__cxa_atexit@plt+0x88480> │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 94918 <__cxa_atexit@plt+0x884e4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94904 <__cxa_atexit@plt+0x884d0> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr lr, [pc, #60] @ 94910 <__cxa_atexit@plt+0x884dc> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r8, [pc, #48] @ 94914 <__cxa_atexit@plt+0x884e0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + stmda r6, {r1, r3} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffedc │ │ │ │ + strheq r5, [r5, #64]! @ 0x40 │ │ │ │ + ldr r3, [pc, #16] @ 94930 <__cxa_atexit@plt+0x884fc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #12] @ 94934 <__cxa_atexit@plt+0x88500> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + @ instruction: 0x01b848c9 │ │ │ │ + biceq r8, pc, ip, lsr #11 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 9495c <__cxa_atexit@plt+0x88528> │ │ │ │ + add r3, pc, r3 │ │ │ │ + add r5, r5, #4 │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ + biceq r8, pc, ip, lsl #11 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r3, r6 │ │ │ │ - sub r2, r5, #4 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 94d54 <__cxa_atexit@plt+0x88920> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r6, r3, #16 │ │ │ │ - cmp r1, r6 │ │ │ │ - bcc 94d5c <__cxa_atexit@plt+0x88928> │ │ │ │ - ldr r5, [pc, #72] @ 94d78 <__cxa_atexit@plt+0x88944> │ │ │ │ - add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #68] @ 94d7c <__cxa_atexit@plt+0x88948> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r5, [r2] │ │ │ │ - str r1, [r3, #4]! │ │ │ │ - str r8, [r3, #8] │ │ │ │ - str r9, [r3, #12] │ │ │ │ - mov r5, r2 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 949a4 <__cxa_atexit@plt+0x88570> │ │ │ │ + ldr r7, [pc, #56] @ 949bc <__cxa_atexit@plt+0x88588> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #52] @ 949c0 <__cxa_atexit@plt+0x8858c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + sub r9, r6, #3 │ │ │ │ + ldr r7, [pc, #40] @ 949c4 <__cxa_atexit@plt+0x88590> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ mov r8, r3 │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ - mov r6, r3 │ │ │ │ - b 94d64 <__cxa_atexit@plt+0x88930> │ │ │ │ - mov r7, #16 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ 94d74 <__cxa_atexit@plt+0x88940> │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r7, [pc, #28] @ 949c8 <__cxa_atexit@plt+0x88594> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [pc, #164] @ 94e20 <__cxa_atexit@plt+0x889ec> │ │ │ │ - andeq r0, r0, r8, asr r0 │ │ │ │ - @ instruction: 0xffffff0c │ │ │ │ - @ instruction: 0x01cf8a90 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 94a10 <__cxa_atexit@plt+0x885dc> │ │ │ │ - @ instruction: 0x01cf8a9c │ │ │ │ - andeq r0, r3, pc │ │ │ │ + @ instruction: 0xfffffe70 │ │ │ │ + biceq r8, pc, r0, asr #8 │ │ │ │ + mvneq r5, r4, asr r6 │ │ │ │ + biceq r8, pc, r0, asr r5 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94a04 <__cxa_atexit@plt+0x885d0> │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r2, [pc, #28] @ 94a14 <__cxa_atexit@plt+0x885e0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmda r6, {r2, r3, r8} │ │ │ │ + sub r8, r6, #6 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + strheq r5, [r5, #92]! @ 0x5c │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94a64 <__cxa_atexit@plt+0x88630> │ │ │ │ + ldr r3, [pc, #56] @ 94a74 <__cxa_atexit@plt+0x88640> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + sub r2, r6, #15 │ │ │ │ + ldr r1, [pc, #40] @ 94a78 <__cxa_atexit@plt+0x88644> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r3, r7, r8} │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff98 │ │ │ │ + mvneq r5, r8, asr #8 │ │ │ │ + biceq r8, pc, r4, ror r4 @ │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - mov r3, r6 │ │ │ │ - sub r2, r5, #4 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 94df4 <__cxa_atexit@plt+0x889c0> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r6, r3, #16 │ │ │ │ - cmp r1, r6 │ │ │ │ - bcc 94dfc <__cxa_atexit@plt+0x889c8> │ │ │ │ - ldr r5, [pc, #72] @ 94e18 <__cxa_atexit@plt+0x889e4> │ │ │ │ - add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #68] @ 94e1c <__cxa_atexit@plt+0x889e8> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r5, [r2] │ │ │ │ - str r1, [r3, #4]! │ │ │ │ - str r8, [r3, #8] │ │ │ │ - str r9, [r3, #12] │ │ │ │ - mov r5, r2 │ │ │ │ - mov r8, r3 │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ - mov r6, r3 │ │ │ │ - b 94e04 <__cxa_atexit@plt+0x889d0> │ │ │ │ - mov r7, #16 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ 94e14 <__cxa_atexit@plt+0x889e0> │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94aac <__cxa_atexit@plt+0x88678> │ │ │ │ + ldr r3, [pc, #28] @ 94abc <__cxa_atexit@plt+0x88688> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ + ldr r7, [pc, #12] @ 94ac0 <__cxa_atexit@plt+0x8868c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r8, pc, r4, lsr sl @ │ │ │ │ - @ instruction: 0xffffffb8 │ │ │ │ - @ instruction: 0xfffffe6c │ │ │ │ - biceq r8, pc, r8, ror #18 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 94e64 <__cxa_atexit@plt+0x88a30> │ │ │ │ - ldr r2, [pc, #44] @ 94e70 <__cxa_atexit@plt+0x88a3c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r3, {r2, r7} │ │ │ │ - ldr r3, [pc, #36] @ 94e74 <__cxa_atexit@plt+0x88a40> │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r8, pc, ip, asr r4 @ │ │ │ │ + biceq r8, pc, r0, lsr r4 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94b30 <__cxa_atexit@plt+0x886fc> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r8, [pc, #84] @ 94b44 <__cxa_atexit@plt+0x88710> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #80] @ 94b48 <__cxa_atexit@plt+0x88714> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #76] @ 94b4c <__cxa_atexit@plt+0x88718> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr sl, [pc, #72] @ 94b50 <__cxa_atexit@plt+0x8871c> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + ldr r9, [pc, #68] @ 94b54 <__cxa_atexit@plt+0x88720> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + sub r1, r6, #15 │ │ │ │ + str sl, [r6, #-16] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + stmdb r6, {r2, r8} │ │ │ │ + str r1, [r6] │ │ │ │ + stm r5, {r9, lr} │ │ │ │ + sub r8, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [pc, #24] @ 94b58 <__cxa_atexit@plt+0x88724> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff30 │ │ │ │ + andeq r0, r0, r8, rrx │ │ │ │ + @ instruction: 0xfffffe68 │ │ │ │ + mvneq r5, ip, lsl #10 │ │ │ │ + mvneq r5, r8, lsl #10 │ │ │ │ + ldrdeq r5, [r5, #76]! @ 0x4c │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 94b78 <__cxa_atexit@plt+0x88744> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94bbc <__cxa_atexit@plt+0x88788> │ │ │ │ + ldr r3, [pc, #24] @ 94bc4 <__cxa_atexit@plt+0x88790> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #1 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r7, [pc, #24] @ 94e78 <__cxa_atexit@plt+0x88a44> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, lsr pc │ │ │ │ - mvneq r5, r0, lsl #1 │ │ │ │ - ldrdeq r5, [r5, #8]! │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ + mvneq r5, r0, asr #3 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94eb0 <__cxa_atexit@plt+0x88a7c> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94bf4 <__cxa_atexit@plt+0x887c0> │ │ │ │ + ldr r3, [pc, #24] @ 94bfc <__cxa_atexit@plt+0x887c8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 94eb8 <__cxa_atexit@plt+0x88a84> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r4, [r5, #228]! @ 0xe4 │ │ │ │ - strheq r8, [pc, #140] @ 94f50 <__cxa_atexit@plt+0x88b1c> │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r1, pc │ │ │ │ - mov r9, r6 │ │ │ │ + mvneq r5, r8, lsl #3 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 94f40 <__cxa_atexit@plt+0x88b0c> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #16 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 94f4c <__cxa_atexit@plt+0x88b18> │ │ │ │ - ldr r2, [pc, #128] @ 94f70 <__cxa_atexit@plt+0x88b3c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #124] @ 94f74 <__cxa_atexit@plt+0x88b40> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r1, [r9, #8] │ │ │ │ - str r0, [r9, #12] │ │ │ │ - sub r7, r5, #48 @ 0x30 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 94f5c <__cxa_atexit@plt+0x88b28> │ │ │ │ - ldr r7, [pc, #84] @ 94f7c <__cxa_atexit@plt+0x88b48> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5, #-16]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - ldr r7, [pc, #72] @ 94f80 <__cxa_atexit@plt+0x88b4c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - mov r8, r9 │ │ │ │ - b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - mov r6, r9 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94c2c <__cxa_atexit@plt+0x887f8> │ │ │ │ + ldr r3, [pc, #24] @ 94c34 <__cxa_atexit@plt+0x88800> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r3, #16 │ │ │ │ + mvneq r5, r0, asr r1 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94c64 <__cxa_atexit@plt+0x88830> │ │ │ │ + ldr r3, [pc, #24] @ 94c6c <__cxa_atexit@plt+0x88838> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r5, r8, lsl r1 │ │ │ │ + biceq r8, pc, r0, lsr #3 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94ca8 <__cxa_atexit@plt+0x88874> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r2, [pc, #28] @ 94cb8 <__cxa_atexit@plt+0x88884> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmda r6, {r2, r3, r8} │ │ │ │ + sub r8, r6, #7 │ │ │ │ + b 940cc <__cxa_atexit@plt+0x87c98> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r5, r8, ror r3 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94cec <__cxa_atexit@plt+0x888b8> │ │ │ │ + ldr r3, [pc, #28] @ 94cf4 <__cxa_atexit@plt+0x888c0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 94f78 <__cxa_atexit@plt+0x88b44> │ │ │ │ - add r7, pc, r7 │ │ │ │ + @ instruction: 0x01e55094 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94d4c <__cxa_atexit@plt+0x88918> │ │ │ │ + ldr r3, [pc, #64] @ 94d5c <__cxa_atexit@plt+0x88928> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #60] @ 94d60 <__cxa_atexit@plt+0x8892c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [r1, #-20]! @ 0xffffffec │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff90 │ │ │ │ - mvneq r4, ip, ror lr │ │ │ │ - biceq r8, pc, ip, lsl r8 @ │ │ │ │ - @ instruction: 0xfffff31c │ │ │ │ - mvneq r5, r4, ror r1 │ │ │ │ - biceq r8, pc, ip, asr #17 │ │ │ │ - andeq r0, r2, r5 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + strdeq r5, [r5, #4]! │ │ │ │ + strheq r8, [pc, #24] @ 94d84 <__cxa_atexit@plt+0x88950> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ - mov r3, r6 │ │ │ │ - sub r2, r5, #4 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 94fec <__cxa_atexit@plt+0x88bb8> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r6, r3, #20 │ │ │ │ - cmp r1, r6 │ │ │ │ - bcc 94ff8 <__cxa_atexit@plt+0x88bc4> │ │ │ │ - ldr lr, [pc, #76] @ 95008 <__cxa_atexit@plt+0x88bd4> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [r7, #2] │ │ │ │ - ldr r0, [r7, #6] │ │ │ │ - ldr r5, [pc, #64] @ 9500c <__cxa_atexit@plt+0x88bd8> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str lr, [r2] │ │ │ │ - str r5, [r3, #4]! │ │ │ │ - str r8, [r3, #8] │ │ │ │ - str r1, [r3, #12] │ │ │ │ - str r0, [r3, #16] │ │ │ │ - mov r5, r2 │ │ │ │ - mov r8, r3 │ │ │ │ - b 917b0 <__cxa_atexit@plt+0x8537c> │ │ │ │ - mov r6, r3 │ │ │ │ + sub r3, r5, #28 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 94d9c <__cxa_atexit@plt+0x88968> │ │ │ │ + ldr r3, [pc, #28] @ 94da4 <__cxa_atexit@plt+0x88970> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + stmib r5, {r1, r2, r8} │ │ │ │ + b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + biceq r8, pc, r8, ror r1 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94e1c <__cxa_atexit@plt+0x889e8> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #12] │ │ │ │ + ldr r1, [pc, #84] @ 94e28 <__cxa_atexit@plt+0x889f4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #80] @ 94e2c <__cxa_atexit@plt+0x889f8> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r6] │ │ │ │ + str r2, [r5] │ │ │ │ + ldr r3, [pc, #68] @ 94e30 <__cxa_atexit@plt+0x889fc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r1, [r6, #-4] │ │ │ │ + str r0, [r5, #4] │ │ │ │ + sub r3, r6, #2 │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + ldr r3, [pc, #40] @ 94e34 <__cxa_atexit@plt+0x88a00> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + ldr r8, [pc, #32] @ 94e38 <__cxa_atexit@plt+0x88a04> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ + mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + @ instruction: 0xfffffea8 │ │ │ │ + andeq r0, r0, r8, rrx │ │ │ │ + mvneq r5, r0, lsr #4 │ │ │ │ + mvneq r5, r4, lsl #4 │ │ │ │ + strheq r5, [r5, #20]! │ │ │ │ + ldrdeq r8, [pc, #4] @ 94e48 <__cxa_atexit@plt+0x88a14> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 94e9c <__cxa_atexit@plt+0x88a68> │ │ │ │ + ldr r3, [pc, #72] @ 94ea8 <__cxa_atexit@plt+0x88a74> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #68] @ 94eac <__cxa_atexit@plt+0x88a78> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #64] @ 94eb0 <__cxa_atexit@plt+0x88a7c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + sub r0, r6, #11 │ │ │ │ + str r1, [r6, #-12] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + str r2, [r5] │ │ │ │ + ldr r3, [pc, #36] @ 94eb4 <__cxa_atexit@plt+0x88a80> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + sub r8, r6, #3 │ │ │ │ + b 9496c <__cxa_atexit@plt+0x88538> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffea0 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + mvneq r5, r0, asr #2 │ │ │ │ + mvneq r5, r8, lsl #3 │ │ │ │ + biceq r7, pc, ip, ror lr @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r0, [pc, #20] @ 94ee0 <__cxa_atexit@plt+0x88aac> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r0, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0xfffffef8 │ │ │ │ - biceq r8, pc, r0, lsl #16 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r7, pc, r0, asr lr @ │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r8, r7 │ │ │ │ - b 94a10 <__cxa_atexit@plt+0x885dc> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 94f08 <__cxa_atexit@plt+0x88ad4> │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ + biceq r8, pc, r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #108 @ 0x6c │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 95034 <__cxa_atexit@plt+0x88c00> │ │ │ │ + mov r2, fp │ │ │ │ + ldr r3, [pc, #268] @ 9504c <__cxa_atexit@plt+0x88c18> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r0, [pc, #260] @ 95050 <__cxa_atexit@plt+0x88c1c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r1, r0, #241 @ 0xf1 │ │ │ │ + str r1, [r6, #-36] @ 0xffffffdc │ │ │ │ + ldr r1, [pc, #248] @ 95054 <__cxa_atexit@plt+0x88c20> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-56] @ 0xffffffc8 │ │ │ │ + sub r1, r6, #22 │ │ │ │ + sub lr, r6, #55 @ 0x37 │ │ │ │ + add r9, r0, #17 │ │ │ │ + add r9, r9, #256 @ 0x100 │ │ │ │ + ldr r7, [pc, #224] @ 95058 <__cxa_atexit@plt+0x88c24> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r0, r0, #33 @ 0x21 │ │ │ │ + add r0, r0, #1280 @ 0x500 │ │ │ │ + ldr sl, [pc, #212] @ 9505c <__cxa_atexit@plt+0x88c28> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r0, [r6, #-32] @ 0xffffffe0 │ │ │ │ + str r0, [r6, #-40] @ 0xffffffd8 │ │ │ │ + ldr ip, [pc, #200] @ 95060 <__cxa_atexit@plt+0x88c2c> │ │ │ │ + add ip, pc, ip │ │ │ │ + ldr r0, [pc, #196] @ 95064 <__cxa_atexit@plt+0x88c30> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r6, #-60] @ 0xffffffc4 │ │ │ │ + ldr fp, [pc, #188] @ 95068 <__cxa_atexit@plt+0x88c34> │ │ │ │ + add fp, pc, fp │ │ │ │ + str fp, [r6, #-72] @ 0xffffffb8 │ │ │ │ + ldr r0, [pc, #180] @ 9506c <__cxa_atexit@plt+0x88c38> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r6, #-84] @ 0xffffffac │ │ │ │ + ldr r0, [pc, #172] @ 95070 <__cxa_atexit@plt+0x88c3c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r6, #-96] @ 0xffffffa0 │ │ │ │ + mov fp, r6 │ │ │ │ + str r7, [fp, #-68]! @ 0xffffffbc │ │ │ │ + str r9, [r6, #-28] @ 0xffffffe4 │ │ │ │ + ldr r7, [pc, #152] @ 95074 <__cxa_atexit@plt+0x88c40> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + sub r0, r6, #24 │ │ │ │ + stm r0, {r7, fp, lr} │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + ldr r7, [pc, #136] @ 95078 <__cxa_atexit@plt+0x88c44> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + stmda r6, {r1, r8} │ │ │ │ + mov r3, r6 │ │ │ │ + str sl, [r3, #-80]! @ 0xffffffb0 │ │ │ │ + str r3, [r6, #-44] @ 0xffffffd4 │ │ │ │ + mov r7, r6 │ │ │ │ + str ip, [r7, #-92]! @ 0xffffffa4 │ │ │ │ + str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ mov r7, r6 │ │ │ │ + ldr r3, [pc, #96] @ 9507c <__cxa_atexit@plt+0x88c48> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r7, #-104]! @ 0xffffff98 │ │ │ │ + str r7, [r6, #-52] @ 0xffffffcc │ │ │ │ + sub r7, r6, #7 │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov fp, r2 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #68] @ 95080 <__cxa_atexit@plt+0x88c4c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #108 @ 0x6c │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01e55098 │ │ │ │ + mvneq r4, r4, ror #28 │ │ │ │ + mvneq r5, r4, lsl #1 │ │ │ │ + @ instruction: 0xfffffcc4 │ │ │ │ + @ instruction: 0xfffffc7c │ │ │ │ + @ instruction: 0xfffffc34 │ │ │ │ + @ instruction: 0x01b8426b │ │ │ │ + @ instruction: 0x01b842ab │ │ │ │ + @ instruction: 0x01b8427f │ │ │ │ + @ instruction: 0x01b8424c │ │ │ │ + mvneq r5, r0 │ │ │ │ + @ instruction: 0xfffffd80 │ │ │ │ + @ instruction: 0xfffffb78 │ │ │ │ + strdeq r7, [pc, #236] @ 95174 <__cxa_atexit@plt+0x88d40> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 950c0 <__cxa_atexit@plt+0x88c8c> │ │ │ │ + ldr r3, [pc, #44] @ 950d0 <__cxa_atexit@plt+0x88c9c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + ldr r3, [pc, #32] @ 950d4 <__cxa_atexit@plt+0x88ca0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r8 │ │ │ │ + b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ + ldr r7, [pc, #16] @ 950d8 <__cxa_atexit@plt+0x88ca4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + mvneq r4, ip, lsr #25 │ │ │ │ + biceq r7, pc, r8, ror lr @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9511c <__cxa_atexit@plt+0x88ce8> │ │ │ │ + ldr r3, [pc, #24] @ 95124 <__cxa_atexit@plt+0x88cf0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 95090 <__cxa_atexit@plt+0x88c5c> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r4, r0, ror #24 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95154 <__cxa_atexit@plt+0x88d20> │ │ │ │ + ldr r3, [pc, #24] @ 9515c <__cxa_atexit@plt+0x88d28> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 95090 <__cxa_atexit@plt+0x88c5c> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r4, r8, lsr #24 │ │ │ │ + biceq r7, pc, r4, lsr #27 │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 95074 <__cxa_atexit@plt+0x88c40> │ │ │ │ - ldr r3, [pc, #60] @ 9508c <__cxa_atexit@plt+0x88c58> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ 95090 <__cxa_atexit@plt+0x88c5c> │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 951b4 <__cxa_atexit@plt+0x88d80> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [pc, #64] @ 951cc <__cxa_atexit@plt+0x88d98> │ │ │ │ add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #60] @ 951d0 <__cxa_atexit@plt+0x88d9c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str sl, [r6] │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-20]! @ 0xffffffec │ │ │ │ + str r3, [r5] │ │ │ │ + mov sl, r6 │ │ │ │ + str r1, [sl, #-8]! │ │ │ │ + b 94a8c <__cxa_atexit@plt+0x88658> │ │ │ │ + ldr r7, [pc, #24] @ 951d4 <__cxa_atexit@plt+0x88da0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff68 │ │ │ │ + @ instruction: 0xffffff98 │ │ │ │ + biceq r7, pc, r8, lsl #27 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 95210 <__cxa_atexit@plt+0x88ddc> │ │ │ │ + ldr r7, [pc, #44] @ 95228 <__cxa_atexit@plt+0x88df4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + stmdb r6, {r7, r9} │ │ │ │ + str r8, [r6] │ │ │ │ ldr r0, [r5] │ │ │ │ - str r3, [r7, #4]! │ │ │ │ - str r8, [r7, #8] │ │ │ │ - add lr, r7, #12 │ │ │ │ - stm lr, {r2, r7, r8} │ │ │ │ - sub r7, r6, #6 │ │ │ │ + sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 95094 <__cxa_atexit@plt+0x88c60> │ │ │ │ + ldr r7, [pc, #20] @ 9522c <__cxa_atexit@plt+0x88df8> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffdd8 │ │ │ │ - @ instruction: 0xffffff38 │ │ │ │ - strdeq r8, [pc, #116] @ 95110 <__cxa_atexit@plt+0x88cdc> │ │ │ │ + mvneq r4, r4, lsr #28 │ │ │ │ + biceq r7, pc, r4, lsr sp @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #16] @ 950bc <__cxa_atexit@plt+0x88c88> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r9, r7, #1 │ │ │ │ - ldr r7, [pc, #8] @ 950c0 <__cxa_atexit@plt+0x88c8c> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 95264 <__cxa_atexit@plt+0x88e30> │ │ │ │ + ldr r7, [pc, #40] @ 9527c <__cxa_atexit@plt+0x88e48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - mvneq r4, r4, lsr #28 │ │ │ │ - mvneq r4, ip, lsl lr │ │ │ │ - andeq r0, r4, r8, lsl r0 │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 95280 <__cxa_atexit@plt+0x88e4c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r4, [r5, #208]! @ 0xd0 │ │ │ │ + biceq r7, pc, r4, ror #25 │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r7, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 95104 <__cxa_atexit@plt+0x88cd0> │ │ │ │ - ldr r3, [pc, #48] @ 9511c <__cxa_atexit@plt+0x88ce8> │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 952d0 <__cxa_atexit@plt+0x88e9c> │ │ │ │ + ldr r7, [pc, #64] @ 952e8 <__cxa_atexit@plt+0x88eb4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r3, [pc, #60] @ 952ec <__cxa_atexit@plt+0x88eb8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - stmib r7, {r3, r8, r9, sl} │ │ │ │ - str r2, [r7, #20] │ │ │ │ - sub r7, r6, #14 │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r2, r6, #15 │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r3, r8, r9} │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 95120 <__cxa_atexit@plt+0x88cec> │ │ │ │ + ldr r7, [pc, #24] @ 952f0 <__cxa_atexit@plt+0x88ebc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r8, lsr #30 │ │ │ │ - biceq r8, pc, r4, lsr #15 │ │ │ │ - strheq r8, [pc, #120] @ 951a4 <__cxa_atexit@plt+0x88d70> │ │ │ │ + mvneq r4, r0, lsl #27 │ │ │ │ + mvneq r4, r4, ror #26 │ │ │ │ + biceq r7, pc, ip, ror ip @ │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 95340 <__cxa_atexit@plt+0x88f0c> │ │ │ │ + ldr r7, [pc, #64] @ 95358 <__cxa_atexit@plt+0x88f24> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r3, [pc, #60] @ 9535c <__cxa_atexit@plt+0x88f28> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r2, r6, #19 │ │ │ │ + sub lr, r6, #20 │ │ │ │ + stm lr, {r3, r8, r9} │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + stmda r6, {r2, sl} │ │ │ │ + sub r7, r6, #5 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 95360 <__cxa_atexit@plt+0x88f2c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r4, r4, lsl sp │ │ │ │ + strdeq r4, [r5, #196]! @ 0xc4 │ │ │ │ + biceq r7, pc, r0, lsl ip @ │ │ │ │ + @ instruction: 0x01cf8098 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 95178 <__cxa_atexit@plt+0x88d44> │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 953c4 <__cxa_atexit@plt+0x88f90> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 95170 <__cxa_atexit@plt+0x88d3c> │ │ │ │ - ldr r8, [pc, #40] @ 95180 <__cxa_atexit@plt+0x88d4c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ 95184 <__cxa_atexit@plt+0x88d50> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - mov r5, r9 │ │ │ │ - b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ + beq 953bc <__cxa_atexit@plt+0x88f88> │ │ │ │ + ldr r3, [pc, #52] @ 953cc <__cxa_atexit@plt+0x88f98> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #48] @ 953d0 <__cxa_atexit@plt+0x88f9c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r0, [r5, #4] │ │ │ │ + ldr r2, [pc, #36] @ 953d4 <__cxa_atexit@plt+0x88fa0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r9, r2, #1 │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b84780 │ │ │ │ - mvneq r4, r4, lsl #24 │ │ │ │ - biceq r8, pc, ip, asr r7 @ │ │ │ │ - andeq r0, r2, pc │ │ │ │ + strdeq r7, [pc, #244] @ 954c8 <__cxa_atexit@plt+0x89094> │ │ │ │ + strheq r4, [r5, #156]! @ 0x9c │ │ │ │ + strheq r4, [r5, #144]! @ 0x90 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [pc, #12] @ 953f8 <__cxa_atexit@plt+0x88fc4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + mvneq r4, r8, ror #19 │ │ │ │ + biceq r8, pc, ip, lsl r0 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 951fc <__cxa_atexit@plt+0x88dc8> │ │ │ │ - ldr r3, [pc, #96] @ 9520c <__cxa_atexit@plt+0x88dd8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r7, r5 │ │ │ │ - str r3, [r7, #-12]! │ │ │ │ - stmib r7, {r8, r9} │ │ │ │ - ands r3, r8, #3 │ │ │ │ - beq 951e4 <__cxa_atexit@plt+0x88db0> │ │ │ │ - ldr r7, [pc, #72] @ 95210 <__cxa_atexit@plt+0x88ddc> │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 95440 <__cxa_atexit@plt+0x8900c> │ │ │ │ + ldr r7, [pc, #48] @ 95450 <__cxa_atexit@plt+0x8901c> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-16]! │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - sub r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 951f4 <__cxa_atexit@plt+0x88dc0> │ │ │ │ - b 95268 <__cxa_atexit@plt+0x88e34> │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 95434 <__cxa_atexit@plt+0x89000> │ │ │ │ + mov r7, r8 │ │ │ │ + b 95464 <__cxa_atexit@plt+0x89030> │ │ │ │ ldr r0, [r8] │ │ │ │ - mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 95214 <__cxa_atexit@plt+0x88de0> │ │ │ │ + ldr r7, [pc, #12] @ 95454 <__cxa_atexit@plt+0x89020> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, ror r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - strdeq r8, [pc, #108] @ 95288 <__cxa_atexit@plt+0x88e54> │ │ │ │ - ldrdeq r8, [pc, #96] @ 95280 <__cxa_atexit@plt+0x88e4c> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq r7, pc, ip, ror #31 │ │ │ │ + biceq r7, pc, r4, asr #31 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r2, [pc, #40] @ 95258 <__cxa_atexit@plt+0x88e24> │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r2, [pc, #12] @ 95480 <__cxa_atexit@plt+0x8904c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - and r3, r3, #3 │ │ │ │ - sub r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 95250 <__cxa_atexit@plt+0x88e1c> │ │ │ │ - b 95268 <__cxa_atexit@plt+0x88e34> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r8, pc, ip, lsl #13 │ │ │ │ - andeq r0, r0, r3, lsr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - and r7, r7, #3 │ │ │ │ - sub r7, r7, #1 │ │ │ │ - cmp r3, r7 │ │ │ │ - bne 952d8 <__cxa_atexit@plt+0x88ea4> │ │ │ │ - ldr r2, [pc, #160] @ 95324 <__cxa_atexit@plt+0x88ef0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #8]! │ │ │ │ - str r2, [r3] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 952cc <__cxa_atexit@plt+0x88e98> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 952ec <__cxa_atexit@plt+0x88eb8> │ │ │ │ - ldr r2, [pc, #128] @ 95328 <__cxa_atexit@plt+0x88ef4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r8, [r5, #12] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 95300 <__cxa_atexit@plt+0x88ecc> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 9530c <__cxa_atexit@plt+0x88ed8> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #84] @ 95334 <__cxa_atexit@plt+0x88f00> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #68] @ 95338 <__cxa_atexit@plt+0x88f04> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - bx r0 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #16 │ │ │ │ - b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ - ldr r7, [pc, #24] @ 9532c <__cxa_atexit@plt+0x88ef8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #16 │ │ │ │ - ldr r0, [pc, #16] @ 95330 <__cxa_atexit@plt+0x88efc> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, asr #1 │ │ │ │ - andeq r0, r0, ip, lsr #2 │ │ │ │ - ldrdeq r8, [pc, #92] @ 95390 <__cxa_atexit@plt+0x88f5c> │ │ │ │ - ldrdeq r8, [pc, #80] @ 95388 <__cxa_atexit@plt+0x88f54> │ │ │ │ - mvneq r4, r8, lsr fp │ │ │ │ - mvneq r4, r8, ror #21 │ │ │ │ - biceq r8, pc, ip, lsr #11 │ │ │ │ + b 176ca58 <__cxa_atexit@plt+0x1760624> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + strexbeq r7, r8, [pc] @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 95384 <__cxa_atexit@plt+0x88f50> │ │ │ │ - ldr r3, [pc, #96] @ 953bc <__cxa_atexit@plt+0x88f88> │ │ │ │ + ldr r3, [pc, #20] @ 954ac <__cxa_atexit@plt+0x89078> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r3, r8} │ │ │ │ + ldr r9, [pc, #16] @ 954b0 <__cxa_atexit@plt+0x8907c> │ │ │ │ + add r9, pc, r9 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r7, pc, r0, ror pc @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 95398 <__cxa_atexit@plt+0x88f64> │ │ │ │ - cmp r3, #0 │ │ │ │ - bne 953a4 <__cxa_atexit@plt+0x88f70> │ │ │ │ - ldr r0, [r7] │ │ │ │ + bne 954f4 <__cxa_atexit@plt+0x890c0> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95508 <__cxa_atexit@plt+0x890d4> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #52] @ 95518 <__cxa_atexit@plt+0x890e4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 953c8 <__cxa_atexit@plt+0x88f94> │ │ │ │ + ldr r7, [pc, #24] @ 95514 <__cxa_atexit@plt+0x890e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ + add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ - ldr r7, [pc, #20] @ 953c0 <__cxa_atexit@plt+0x88f8c> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq r4, [r5, #148]! @ 0x94 │ │ │ │ + @ instruction: 0x01e54994 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 95570 <__cxa_atexit@plt+0x8913c> │ │ │ │ + ldr r7, [pc, #72] @ 95588 <__cxa_atexit@plt+0x89154> │ │ │ │ add r7, pc, r7 │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #12] @ 953c4 <__cxa_atexit@plt+0x88f90> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + ldr r3, [pc, #68] @ 9558c <__cxa_atexit@plt+0x89158> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r2, [pc, #60] @ 95590 <__cxa_atexit@plt+0x8915c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r0, [r5] │ │ │ │ + add r7, r7, #1 │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r7, [r6, #-8] │ │ │ │ + stmda r6, {r3, r8} │ │ │ │ + sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - biceq r8, pc, r4, asr #10 │ │ │ │ - biceq r8, pc, r8, lsr r5 @ │ │ │ │ - mvneq r4, r0, asr sl │ │ │ │ - biceq r8, pc, ip, lsl r5 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 953f4 <__cxa_atexit@plt+0x88fc0> │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ - ldr r7, [pc, #16] @ 9540c <__cxa_atexit@plt+0x88fd8> │ │ │ │ + ldr r7, [pc, #28] @ 95594 <__cxa_atexit@plt+0x89160> │ │ │ │ add r7, pc, r7 │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ 95410 <__cxa_atexit@plt+0x88fdc> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [pc, #68] @ 95458 <__cxa_atexit@plt+0x89024> │ │ │ │ - biceq r8, pc, r8, ror #9 │ │ │ │ - ldrdeq r8, [pc, #64] @ 9545c <__cxa_atexit@plt+0x89028> │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 95488 <__cxa_atexit@plt+0x89054> │ │ │ │ - ldr r3, [pc, #96] @ 95498 <__cxa_atexit@plt+0x89064> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r7, r5 │ │ │ │ - str r3, [r7, #-12]! │ │ │ │ - stmib r7, {r8, r9} │ │ │ │ - ands r3, r8, #3 │ │ │ │ - beq 95470 <__cxa_atexit@plt+0x8903c> │ │ │ │ - ldr r7, [pc, #72] @ 9549c <__cxa_atexit@plt+0x89068> │ │ │ │ + strdeq r7, [pc, #236] @ 9567c <__cxa_atexit@plt+0x89248> │ │ │ │ + mvneq r4, r8, ror #21 │ │ │ │ + mvneq r4, r0, ror #21 │ │ │ │ + biceq r7, pc, r4, ror #29 │ │ │ │ + biceq r7, pc, r0, lsl #29 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r1, sl │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 955dc <__cxa_atexit@plt+0x891a8> │ │ │ │ + ldr r7, [pc, #40] @ 955e4 <__cxa_atexit@plt+0x891b0> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-16]! │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - sub r3, r3, #1 │ │ │ │ - str r3, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 95480 <__cxa_atexit@plt+0x8904c> │ │ │ │ - b 954f4 <__cxa_atexit@plt+0x890c0> │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 955d0 <__cxa_atexit@plt+0x8919c> │ │ │ │ + mov r7, r8 │ │ │ │ + b 955f4 <__cxa_atexit@plt+0x891c0> │ │ │ │ ldr r0, [r8] │ │ │ │ - mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 954a0 <__cxa_atexit@plt+0x8906c> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, ror r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - biceq r8, pc, r8, ror r4 @ │ │ │ │ - biceq r8, pc, r4, asr #8 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq r7, pc, r4, lsr lr @ │ │ │ │ + andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r2, [pc, #40] @ 954e4 <__cxa_atexit@plt+0x890b0> │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r3, [r7, #11] │ │ │ │ + ldr r2, [pc, #12] @ 95610 <__cxa_atexit@plt+0x891dc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - and r3, r3, #3 │ │ │ │ - sub r3, r3, #1 │ │ │ │ + stmda r5, {r3, r7} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + b 176ca58 <__cxa_atexit@plt+0x1760624> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq r7, pc, r8, lsl #28 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ 9563c <__cxa_atexit@plt+0x89208> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #16] @ 95640 <__cxa_atexit@plt+0x8920c> │ │ │ │ + add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 954dc <__cxa_atexit@plt+0x890a8> │ │ │ │ - b 954f4 <__cxa_atexit@plt+0x890c0> │ │ │ │ - ldr r0, [r7] │ │ │ │ + mov r8, r7 │ │ │ │ + b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r7, pc, r0, ror #27 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 95684 <__cxa_atexit@plt+0x89250> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95690 <__cxa_atexit@plt+0x8925c> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #40] @ 9569c <__cxa_atexit@plt+0x89268> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r8, pc, r0, lsl #8 │ │ │ │ - andeq r0, r0, r3, lsr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - and r7, r7, #3 │ │ │ │ - sub r7, r7, #1 │ │ │ │ - cmp r3, r7 │ │ │ │ - bne 95554 <__cxa_atexit@plt+0x89120> │ │ │ │ - ldr r2, [pc, #120] @ 95588 <__cxa_atexit@plt+0x89154> │ │ │ │ - add r2, pc, r2 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #8]! │ │ │ │ - str r2, [r3] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 95568 <__cxa_atexit@plt+0x89134> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 95574 <__cxa_atexit@plt+0x89140> │ │ │ │ - ldr r2, [pc, #88] @ 9558c <__cxa_atexit@plt+0x89158> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #2] │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - str r1, [r5, #12] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 95568 <__cxa_atexit@plt+0x89134> │ │ │ │ - mov r5, r3 │ │ │ │ - b 95604 <__cxa_atexit@plt+0x891d0> │ │ │ │ - ldr r7, [pc, #52] @ 95590 <__cxa_atexit@plt+0x8915c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1bef130 <__cxa_atexit@plt+0x1be2cfc> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r4, r4, lsr #16 │ │ │ │ + andeq r0, r1, r3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 956cc <__cxa_atexit@plt+0x89298> │ │ │ │ + ldr r3, [pc, #20] @ 956d4 <__cxa_atexit@plt+0x892a0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95708 <__cxa_atexit@plt+0x892d4> │ │ │ │ + ldr r3, [pc, #28] @ 95714 <__cxa_atexit@plt+0x892e0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 95594 <__cxa_atexit@plt+0x89160> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r4, r0, lsr #14 │ │ │ │ + biceq r7, pc, r0, lsl #26 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95748 <__cxa_atexit@plt+0x89314> │ │ │ │ + ldr r3, [pc, #28] @ 95758 <__cxa_atexit@plt+0x89324> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ + ldr r7, [pc, #12] @ 9575c <__cxa_atexit@plt+0x89328> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - andeq r0, r0, ip, asr #1 │ │ │ │ - mvneq r4, r0, lsl #17 │ │ │ │ - @ instruction: 0x01e5489c │ │ │ │ - biceq r8, pc, r0, asr r3 @ │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r7, pc, r0, lsr #26 │ │ │ │ + strheq r7, [pc, #204] @ 95834 <__cxa_atexit@plt+0x89400> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 957b0 <__cxa_atexit@plt+0x8937c> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #52] @ 957bc <__cxa_atexit@plt+0x89388> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #48] @ 957c0 <__cxa_atexit@plt+0x8938c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #44] @ 957c4 <__cxa_atexit@plt+0x89390> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r1, [r5, #4]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ + sub r8, r6, #10 │ │ │ │ + b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + @ instruction: 0xffffff20 │ │ │ │ + @ instruction: 0xfffffe14 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r0, [pc, #16] @ 957e8 <__cxa_atexit@plt+0x893b4> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 955d4 <__cxa_atexit@plt+0x891a0> │ │ │ │ - ldr r3, [pc, #56] @ 955f0 <__cxa_atexit@plt+0x891bc> │ │ │ │ + bne 95814 <__cxa_atexit@plt+0x893e0> │ │ │ │ + ldr r7, [pc, #52] @ 9583c <__cxa_atexit@plt+0x89408> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #28] @ 95838 <__cxa_atexit@plt+0x89404> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 955e8 <__cxa_atexit@plt+0x891b4> │ │ │ │ - b 95604 <__cxa_atexit@plt+0x891d0> │ │ │ │ - ldr r7, [pc, #24] @ 955f4 <__cxa_atexit@plt+0x891c0> │ │ │ │ + beq 95830 <__cxa_atexit@plt+0x893fc> │ │ │ │ + b 95848 <__cxa_atexit@plt+0x89414> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + mvneq r4, r8, lsr #13 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95874 <__cxa_atexit@plt+0x89440> │ │ │ │ + ldr r3, [pc, #32] @ 95880 <__cxa_atexit@plt+0x8944c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq r4, r8, lsl r6 │ │ │ │ + strheq r7, [pc, #204] @ 95958 <__cxa_atexit@plt+0x89524> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 958b8 <__cxa_atexit@plt+0x89484> │ │ │ │ + ldr r3, [pc, #28] @ 958c0 <__cxa_atexit@plt+0x8948c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 95968 <__cxa_atexit@plt+0x89534> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r4, r8, asr #9 │ │ │ │ + biceq r7, pc, ip, ror ip @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9593c <__cxa_atexit@plt+0x89508> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95934 <__cxa_atexit@plt+0x89500> │ │ │ │ + ldr r3, [pc, #80] @ 95944 <__cxa_atexit@plt+0x89510> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #76] @ 95948 <__cxa_atexit@plt+0x89514> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 9594c <__cxa_atexit@plt+0x89518> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + ldr r1, [pc, #56] @ 95950 <__cxa_atexit@plt+0x8951c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmda r6, {r1, r7} │ │ │ │ + sub sl, r6, #3 │ │ │ │ + add r8, r2, #2 │ │ │ │ + add r9, r3, #1 │ │ │ │ + ldr r7, [pc, #36] @ 95954 <__cxa_atexit@plt+0x89520> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + biceq r7, pc, r8, asr #22 │ │ │ │ + biceq r7, pc, r0, lsl #24 │ │ │ │ + mvneq r4, r8, ror #8 │ │ │ │ + mvneq r4, r0, lsr #14 │ │ │ │ + mvneq r4, ip, lsl #14 │ │ │ │ + biceq r7, pc, r4, ror #23 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r1, sl │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 959a0 <__cxa_atexit@plt+0x8956c> │ │ │ │ + ldr r3, [pc, #44] @ 959a8 <__cxa_atexit@plt+0x89574> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 95994 <__cxa_atexit@plt+0x89560> │ │ │ │ + mov r7, r8 │ │ │ │ + b 959b8 <__cxa_atexit@plt+0x89584> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r4, ip, lsr r8 │ │ │ │ - strdeq r8, [pc, #32] @ 95620 <__cxa_atexit@plt+0x891ec> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + @ instruction: 0x01cf7b94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 95664 <__cxa_atexit@plt+0x89230> │ │ │ │ - ldr r2, [pc, #136] @ 956a0 <__cxa_atexit@plt+0x8926c> │ │ │ │ - add r2, pc, r2 │ │ │ │ + bne 959ec <__cxa_atexit@plt+0x895b8> │ │ │ │ + mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - stm r5, {r2, r7} │ │ │ │ - tst r3, #3 │ │ │ │ - beq 9567c <__cxa_atexit@plt+0x89248> │ │ │ │ - ldr r2, [pc, #112] @ 956a4 <__cxa_atexit@plt+0x89270> │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #48] @ 95a08 <__cxa_atexit@plt+0x895d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [r3, #3] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 95688 <__cxa_atexit@plt+0x89254> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - cmp r3, r7 │ │ │ │ - bne 95690 <__cxa_atexit@plt+0x8925c> │ │ │ │ - ldr r7, [pc, #76] @ 956a8 <__cxa_atexit@plt+0x89274> │ │ │ │ + beq 95a00 <__cxa_atexit@plt+0x895cc> │ │ │ │ + b 95a1c <__cxa_atexit@plt+0x895e8> │ │ │ │ + ldr r7, [pc, #24] @ 95a0c <__cxa_atexit@plt+0x895d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 956ac <__cxa_atexit@plt+0x89278> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #56] @ 956b0 <__cxa_atexit@plt+0x8927c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 956b4 <__cxa_atexit@plt+0x89280> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, lsr #1 │ │ │ │ - strdeq r0, [r0], -r0 @ │ │ │ │ - strheq r4, [r5, #124]! @ 0x7c │ │ │ │ - biceq r8, pc, r4, lsl #5 │ │ │ │ - biceq r8, pc, r8, ror r2 @ │ │ │ │ - mvneq r4, r4, asr #14 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #76] @ 95714 <__cxa_atexit@plt+0x892e0> │ │ │ │ - add r2, pc, r2 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + mvneq r4, ip, ror #6 │ │ │ │ + biceq r7, pc, r0, lsr fp @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r0, [pc, #20] @ 95a40 <__cxa_atexit@plt+0x8960c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r3, [r5] │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 956fc <__cxa_atexit@plt+0x892c8> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - cmp r3, r7 │ │ │ │ - bne 95704 <__cxa_atexit@plt+0x892d0> │ │ │ │ - ldr r7, [pc, #36] @ 95718 <__cxa_atexit@plt+0x892e4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldreq r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9571c <__cxa_atexit@plt+0x892e8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + strdeq r7, [pc, #172] @ 95af8 <__cxa_atexit@plt+0x896c4> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #52 @ 0x34 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95ad0 <__cxa_atexit@plt+0x8969c> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr lr, [pc, #104] @ 95adc <__cxa_atexit@plt+0x896a8> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #100] @ 95ae0 <__cxa_atexit@plt+0x896ac> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + sub r0, r6, #19 │ │ │ │ + ldr r9, [pc, #84] @ 95ae4 <__cxa_atexit@plt+0x896b0> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr sl, [pc, #80] @ 95ae8 <__cxa_atexit@plt+0x896b4> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r2, [r6, #-40] @ 0xffffffd8 │ │ │ │ + str r1, [r6, #-36] @ 0xffffffdc │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #-48]! @ 0xffffffd0 │ │ │ │ + mov r2, r6 │ │ │ │ + str r8, [r2, #-32]! @ 0xffffffe0 │ │ │ │ + str r3, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str sl, [r6, #-20] @ 0xffffffec │ │ │ │ + str r7, [r6, #-16] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r9, [r6, #-8] │ │ │ │ + stmda r6, {r0, r1} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + mov r3, #52 @ 0x34 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe18 │ │ │ │ + @ instruction: 0xfffffe50 │ │ │ │ + mvneq r4, r4, lsl #6 │ │ │ │ + mvneq r4, ip, ror r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95b28 <__cxa_atexit@plt+0x896f4> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #32] @ 95b30 <__cxa_atexit@plt+0x896fc> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-12]! │ │ │ │ + ldr r2, [pc, #24] @ 95b34 <__cxa_atexit@plt+0x89700> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #2 │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r4, r4, lsr #14 │ │ │ │ - ldrdeq r4, [r5, #96]! @ 0x60 │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 95754 <__cxa_atexit@plt+0x89320> │ │ │ │ + strheq r4, [r5, #48]! @ 0x30 │ │ │ │ + ldrdeq r4, [r5, #76]! @ 0x4c │ │ │ │ + strdeq r7, [pc, #156] @ 95bdc <__cxa_atexit@plt+0x897a8> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95bcc <__cxa_atexit@plt+0x89798> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95bc4 <__cxa_atexit@plt+0x89790> │ │ │ │ + ldr r3, [pc, #108] @ 95bd4 <__cxa_atexit@plt+0x897a0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #104] @ 95bd8 <__cxa_atexit@plt+0x897a4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [pc, #88] @ 95bdc <__cxa_atexit@plt+0x897a8> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r2, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + ldr r2, [pc, #76] @ 95be0 <__cxa_atexit@plt+0x897ac> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + str r3, [r5, #8] │ │ │ │ + mov r3, r6 │ │ │ │ + str r0, [r3, #-12]! │ │ │ │ + str r3, [r5, #12] │ │ │ │ + ldr r3, [pc, #52] @ 95be4 <__cxa_atexit@plt+0x897b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr r7, [pc, #20] @ 95758 <__cxa_atexit@plt+0x89324> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - cmp r1, r2 │ │ │ │ - addeq r7, r3, #1 │ │ │ │ - bx r0 │ │ │ │ - mvneq r4, r8, ror #13 │ │ │ │ - @ instruction: 0x01e54698 │ │ │ │ - @ instruction: 0x01cf8490 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 957a8 <__cxa_atexit@plt+0x89374> │ │ │ │ - ldr r2, [pc, #52] @ 957b0 <__cxa_atexit@plt+0x8937c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ 957b4 <__cxa_atexit@plt+0x89380> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ 957b8 <__cxa_atexit@plt+0x89384> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ + add r3, r3, #129 @ 0x81 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r8, [pc, #40] @ 95be8 <__cxa_atexit@plt+0x897b4> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r4, ip, ror #11 │ │ │ │ - strheq r4, [r5, #132]! @ 0x84 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + strdeq r4, [r5, #28]! │ │ │ │ + @ instruction: 0xffffff6c │ │ │ │ + mvneq r4, r4, asr #3 │ │ │ │ + mvneq r4, r0, lsl #4 │ │ │ │ + mvneq r4, r0, lsl #9 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 957f0 <__cxa_atexit@plt+0x893bc> │ │ │ │ - ldr r2, [pc, #28] @ 957fc <__cxa_atexit@plt+0x893c8> │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ + biceq r7, pc, r0, asr r9 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95c74 <__cxa_atexit@plt+0x89840> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95c6c <__cxa_atexit@plt+0x89838> │ │ │ │ + ldr r3, [pc, #72] @ 95c7c <__cxa_atexit@plt+0x89848> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #68] @ 95c80 <__cxa_atexit@plt+0x8984c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7, r8} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + ldr r1, [pc, #48] @ 95c84 <__cxa_atexit@plt+0x89850> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-20] @ 0xffffffec │ │ │ │ + stmda r6, {r2, r7} │ │ │ │ + mov r8, r6 │ │ │ │ + str r1, [r8, #-12]! │ │ │ │ + sub r7, r6, #19 │ │ │ │ + b 95968 <__cxa_atexit@plt+0x89534> │ │ │ │ + mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r4, r4, asr #11 │ │ │ │ - biceq r8, pc, ip, ror #7 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffd30 │ │ │ │ + mvneq r4, r0, lsr r1 │ │ │ │ + @ instruction: 0xfffffeec │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #12 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 95884 <__cxa_atexit@plt+0x89450> │ │ │ │ - ldr r2, [pc, #108] @ 95890 <__cxa_atexit@plt+0x8945c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #100] @ 95894 <__cxa_atexit@plt+0x89460> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r1, [r3, #-8] │ │ │ │ - str r2, [r3, #-12] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9587c <__cxa_atexit@plt+0x89448> │ │ │ │ - ldr r3, [pc, #76] @ 95898 <__cxa_atexit@plt+0x89464> │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95cb4 <__cxa_atexit@plt+0x89880> │ │ │ │ + ldr r3, [pc, #24] @ 95cbc <__cxa_atexit@plt+0x89888> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r4, r8, asr #1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95cec <__cxa_atexit@plt+0x898b8> │ │ │ │ + ldr r3, [pc, #24] @ 95cf4 <__cxa_atexit@plt+0x898c0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01e54090 │ │ │ │ + biceq r7, pc, ip, ror #16 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95d48 <__cxa_atexit@plt+0x89914> │ │ │ │ + ldr r3, [pc, #56] @ 95d50 <__cxa_atexit@plt+0x8991c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r3, [r5] │ │ │ │ + ldr r2, [pc, #52] @ 95d54 <__cxa_atexit@plt+0x89920> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9587c <__cxa_atexit@plt+0x89448> │ │ │ │ - ldr r3, [pc, #56] @ 9589c <__cxa_atexit@plt+0x89468> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #48] @ 958a0 <__cxa_atexit@plt+0x8946c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + beq 95d40 <__cxa_atexit@plt+0x8990c> │ │ │ │ + b 95d64 <__cxa_atexit@plt+0x89930> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq r4, r4, asr #10 │ │ │ │ - strheq r0, [r0], -r8 │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r4, r0, ror #15 │ │ │ │ - biceq r8, pc, r8, asr #6 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + mvneq r4, ip, asr #32 │ │ │ │ + biceq r7, pc, ip, lsl #16 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #56] @ 958f0 <__cxa_atexit@plt+0x894bc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r3, [r5] │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 95dc0 <__cxa_atexit@plt+0x8998c> │ │ │ │ + ldr r2, [pc, #80] @ 95dd0 <__cxa_atexit@plt+0x8999c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r3, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + ldr r1, [pc, #68] @ 95dd4 <__cxa_atexit@plt+0x899a0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + mov r0, r6 │ │ │ │ + str r2, [r0, #-12]! │ │ │ │ + str r0, [r5] │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + str r3, [r6] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + str r1, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 958e8 <__cxa_atexit@plt+0x894b4> │ │ │ │ - ldr r3, [pc, #36] @ 958f4 <__cxa_atexit@plt+0x894c0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ 958f8 <__cxa_atexit@plt+0x894c4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + beq 95db8 <__cxa_atexit@plt+0x89984> │ │ │ │ + b 95de4 <__cxa_atexit@plt+0x899b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ - mvneq r4, r4, ror r7 │ │ │ │ - strdeq r8, [pc, #32] @ 95924 <__cxa_atexit@plt+0x894f0> │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + mov r7, #16 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe8c │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + biceq r7, pc, ip, asr #14 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 95928 <__cxa_atexit@plt+0x894f4> │ │ │ │ + ldr sl, [r5, #8]! │ │ │ │ + ldr r3, [pc, #16] @ 95e00 <__cxa_atexit@plt+0x899cc> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 9592c <__cxa_atexit@plt+0x894f8> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - mvneq r4, r4, lsr r7 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ + mov r8, r7 │ │ │ │ + b cf0c8 <__cxa_atexit@plt+0xc2c94> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq r7, pc, r0, lsl r7 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 95e18 <__cxa_atexit@plt+0x899e4> │ │ │ │ + ldr r3, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 95964 <__cxa_atexit@plt+0x89530> │ │ │ │ - ldr r2, [pc, #40] @ 9597c <__cxa_atexit@plt+0x89548> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7, r8} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #7 │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 95980 <__cxa_atexit@plt+0x8954c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 95e7c <__cxa_atexit@plt+0x89a48> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [pc, #96] @ 95e98 <__cxa_atexit@plt+0x89a64> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #92] @ 95e9c <__cxa_atexit@plt+0x89a68> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r3, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + ldr sl, [pc, #80] @ 95ea0 <__cxa_atexit@plt+0x89a6c> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-20]! @ 0xffffffec │ │ │ │ + str r9, [r5, #4] │ │ │ │ + mov r8, r6 │ │ │ │ + str lr, [r8, #-8]! │ │ │ │ + str r8, [r5] │ │ │ │ + str r0, [r6] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + str sl, [r5, #-8]! │ │ │ │ + b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ + ldr r7, [pc, #32] @ 95ea4 <__cxa_atexit@plt+0x89a70> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r4, r0, asr r4 │ │ │ │ - @ instruction: 0xffffffc8 │ │ │ │ - biceq r8, pc, r4, ror r2 @ │ │ │ │ + str r7, [r5] │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe54 │ │ │ │ + @ instruction: 0xfffffe84 │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r7, pc, ip, ror #12 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 95e18 <__cxa_atexit@plt+0x899e4> │ │ │ │ + biceq r7, pc, ip, asr #12 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + add r5, r5, #16 │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 95ee4 <__cxa_atexit@plt+0x89ab0> │ │ │ │ + ldr r7, [r3, #4] │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r9, [r3, #8] │ │ │ │ + ldr r8, [r3, #12] │ │ │ │ + b cdbf4 <__cxa_atexit@plt+0xc17c0> │ │ │ │ + biceq r7, pc, r4, ror r6 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95f58 <__cxa_atexit@plt+0x89b24> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 95f50 <__cxa_atexit@plt+0x89b1c> │ │ │ │ + ldr r3, [pc, #64] @ 95f60 <__cxa_atexit@plt+0x89b2c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + ldr r1, [pc, #40] @ 95f64 <__cxa_atexit@plt+0x89b30> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r8, r6 │ │ │ │ + str r1, [r8, #-12]! │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r3, ip, asr #28 │ │ │ │ + @ instruction: 0xfffffdc4 │ │ │ │ + biceq r6, pc, r4, ror #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 959dc <__cxa_atexit@plt+0x895a8> │ │ │ │ - ldr r2, [pc, #64] @ 959e4 <__cxa_atexit@plt+0x895b0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #56] @ 959e8 <__cxa_atexit@plt+0x895b4> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 95fa4 <__cxa_atexit@plt+0x89b70> │ │ │ │ + ldr r3, [pc, #36] @ 95fac <__cxa_atexit@plt+0x89b78> │ │ │ │ + add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - str r2, [r5, #-12] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 959d0 <__cxa_atexit@plt+0x8959c> │ │ │ │ - ldr r8, [r7, #7] │ │ │ │ - sub r5, r5, #8 │ │ │ │ - b 95b68 <__cxa_atexit@plt+0x89734> │ │ │ │ + beq 95f9c <__cxa_atexit@plt+0x89b68> │ │ │ │ + b 95fbc <__cxa_atexit@plt+0x89b88> │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r4, r4, asr #7 │ │ │ │ - biceq r8, pc, ip, lsl #4 │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + biceq r6, pc, ip, lsl sp @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [r7, #7] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 95b68 <__cxa_atexit@plt+0x89734> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #12 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 95a7c <__cxa_atexit@plt+0x89648> │ │ │ │ - ldr r2, [pc, #100] @ 95a88 <__cxa_atexit@plt+0x89654> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #92] @ 95a8c <__cxa_atexit@plt+0x89658> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r1, [r3, #-8] │ │ │ │ - str r2, [r3, #-12] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 95a74 <__cxa_atexit@plt+0x89640> │ │ │ │ - ldr r3, [pc, #68] @ 95a90 <__cxa_atexit@plt+0x8965c> │ │ │ │ + ldr r3, [pc, #12] @ 95fd0 <__cxa_atexit@plt+0x89b9c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 95a74 <__cxa_atexit@plt+0x89640> │ │ │ │ - ldr r3, [pc, #48] @ 95a94 <__cxa_atexit@plt+0x89660> │ │ │ │ - add r3, pc, r3 │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + strdeq r6, [pc, #200] @ 960a4 <__cxa_atexit@plt+0x89c70> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ 96010 <__cxa_atexit@plt+0x89bdc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ + ldr r3, [pc, #28] @ 96014 <__cxa_atexit@plt+0x89be0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #20] @ 96018 <__cxa_atexit@plt+0x89be4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ + mvneq r3, r8, ror sp │ │ │ │ + mvneq r3, r0, ror #26 │ │ │ │ + strheq r3, [r5, #248]! @ 0xf8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9604c <__cxa_atexit@plt+0x89c18> │ │ │ │ + ldr r8, [pc, #28] @ 96054 <__cxa_atexit@plt+0x89c20> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #24] @ 96058 <__cxa_atexit@plt+0x89c24> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r4, r4, asr #6 │ │ │ │ - muleq r0, r8, r0 │ │ │ │ - andeq r0, r0, r4, lsr #1 │ │ │ │ + @ instruction: 0x01b83260 │ │ │ │ + mvneq r3, ip, lsr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #48] @ 95ad8 <__cxa_atexit@plt+0x896a4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 95ad0 <__cxa_atexit@plt+0x8969c> │ │ │ │ - ldr r3, [pc, #28] @ 95adc <__cxa_atexit@plt+0x896a8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9608c <__cxa_atexit@plt+0x89c58> │ │ │ │ + ldr r8, [pc, #28] @ 96094 <__cxa_atexit@plt+0x89c60> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #24] @ 96098 <__cxa_atexit@plt+0x89c64> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 95b00 <__cxa_atexit@plt+0x896cc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ + @ instruction: 0x01b83245 │ │ │ │ + mvneq r3, ip, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 95b38 <__cxa_atexit@plt+0x89704> │ │ │ │ - ldr r2, [pc, #40] @ 95b50 <__cxa_atexit@plt+0x8971c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 960cc <__cxa_atexit@plt+0x89c98> │ │ │ │ + ldr r8, [pc, #28] @ 960d4 <__cxa_atexit@plt+0x89ca0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #24] @ 960d8 <__cxa_atexit@plt+0x89ca4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 95b54 <__cxa_atexit@plt+0x89720> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r2, #8 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r4, r0, lsr #5 │ │ │ │ - @ instruction: 0xffffffc8 │ │ │ │ - @ instruction: 0x01cf8090 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + @ instruction: 0x01b83225 │ │ │ │ + mvneq r3, ip, lsr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 95c5c <__cxa_atexit@plt+0x89828> │ │ │ │ - ldr r7, [pc, #264] @ 95c84 <__cxa_atexit@plt+0x89850> │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9610c <__cxa_atexit@plt+0x89cd8> │ │ │ │ + ldr r8, [pc, #28] @ 96114 <__cxa_atexit@plt+0x89ce0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #24] @ 96118 <__cxa_atexit@plt+0x89ce4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b8320c │ │ │ │ + mvneq r3, ip, ror #24 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp r7, fp │ │ │ │ + bcc 96160 <__cxa_atexit@plt+0x89d2c> │ │ │ │ + ldr r7, [pc, #52] @ 96170 <__cxa_atexit@plt+0x89d3c> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r3] │ │ │ │ - ands r7, r8, #3 │ │ │ │ - beq 95c38 <__cxa_atexit@plt+0x89804> │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 95c48 <__cxa_atexit@plt+0x89814> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r9, r6, #84 @ 0x54 │ │ │ │ - cmp r7, r9 │ │ │ │ - bcc 95c6c <__cxa_atexit@plt+0x89838> │ │ │ │ - ldr r7, [pc, #232] @ 95c90 <__cxa_atexit@plt+0x8985c> │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 96154 <__cxa_atexit@plt+0x89d20> │ │ │ │ + mov r7, r9 │ │ │ │ + b 96184 <__cxa_atexit@plt+0x89d50> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #12] @ 96174 <__cxa_atexit@plt+0x89d40> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #228] @ 95c94 <__cxa_atexit@plt+0x89860> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + biceq r7, pc, r4, lsl r4 @ │ │ │ │ + strdeq r7, [pc, #60] @ 961bc <__cxa_atexit@plt+0x89d88> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + beq 961bc <__cxa_atexit@plt+0x89d88> │ │ │ │ + cmp r3, #3 │ │ │ │ + bne 96200 <__cxa_atexit@plt+0x89dcc> │ │ │ │ + bic r3, r7, #3 │ │ │ │ + ldr r3, [r3] │ │ │ │ + ldrh r3, [r3, #-2] │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9624c <__cxa_atexit@plt+0x89e18> │ │ │ │ + ldr r9, [r7, #5] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 96128 <__cxa_atexit@plt+0x89cf4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96260 <__cxa_atexit@plt+0x89e2c> │ │ │ │ + ldr r3, [pc, #152] @ 9626c <__cxa_atexit@plt+0x89e38> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr ip, [pc, #224] @ 95c98 <__cxa_atexit@plt+0x89864> │ │ │ │ - add ip, pc, ip │ │ │ │ - ldr lr, [pc, #220] @ 95c9c <__cxa_atexit@plt+0x89868> │ │ │ │ - add lr, pc, lr │ │ │ │ - str r7, [r6, #4]! │ │ │ │ - sub r7, r9, #19 │ │ │ │ - ldr sl, [pc, #208] @ 95ca0 <__cxa_atexit@plt+0x8986c> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - ldr r0, [r5] │ │ │ │ - str r8, [r6, #8] │ │ │ │ - mov r1, r6 │ │ │ │ - str r3, [r1, #24]! │ │ │ │ - mov r3, r6 │ │ │ │ - str ip, [r3, #36]! @ 0x24 │ │ │ │ - ldr r8, [pc, #180] @ 95ca4 <__cxa_atexit@plt+0x89870> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - mov ip, r6 │ │ │ │ - str r8, [ip, #48]! @ 0x30 │ │ │ │ - mov r2, r6 │ │ │ │ - str lr, [r2, #12]! │ │ │ │ - str r2, [r6, #44] @ 0x2c │ │ │ │ - str r2, [r6, #32] │ │ │ │ - add lr, r6, #56 @ 0x38 │ │ │ │ - stm lr, {r6, sl, ip} │ │ │ │ - str r3, [r6, #68] @ 0x44 │ │ │ │ - ldr r3, [pc, #140] @ 95ca8 <__cxa_atexit@plt+0x89874> │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r1, [r7, #10] │ │ │ │ + ldr r0, [pc, #140] @ 96270 <__cxa_atexit@plt+0x89e3c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r6] │ │ │ │ + str r2, [r6, #-8] │ │ │ │ + mov r8, r6 │ │ │ │ + str r0, [r8, #-16]! │ │ │ │ + b 95728 <__cxa_atexit@plt+0x892f4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96260 <__cxa_atexit@plt+0x89e2c> │ │ │ │ + ldr r3, [pc, #92] @ 96274 <__cxa_atexit@plt+0x89e40> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - str r3, [r6, #72] @ 0x48 │ │ │ │ - str r7, [r6, #76] @ 0x4c │ │ │ │ - str r1, [r6, #80] @ 0x50 │ │ │ │ - str r6, [r6, #20] │ │ │ │ - sub r7, r9, #6 │ │ │ │ - mov r6, r9 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 95c8c <__cxa_atexit@plt+0x89858> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr lr, [r7, #11] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r0, [pc, #72] @ 96278 <__cxa_atexit@plt+0x89e44> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r6, #-16] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + stmdb r6, {r1, lr} │ │ │ │ + str r3, [r6] │ │ │ │ + add r5, r5, #8 │ │ │ │ + sub r9, r6, #14 │ │ │ │ + b 96128 <__cxa_atexit@plt+0x89cf4> │ │ │ │ + ldr r7, [pc, #40] @ 9627c <__cxa_atexit@plt+0x89e48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 95c88 <__cxa_atexit@plt+0x89854> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mov r7, #84 @ 0x54 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r9 │ │ │ │ - mov r7, r8 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r8, lsr r1 │ │ │ │ - strexbeq r7, ip, [pc] @ │ │ │ │ - mvneq r4, r8, lsl r1 │ │ │ │ - @ instruction: 0xfffffbbc │ │ │ │ - @ instruction: 0xfffffddc │ │ │ │ - @ instruction: 0xfffffe50 │ │ │ │ - @ instruction: 0xfffffc48 │ │ │ │ - ldrdeq r4, [r5, #20]! │ │ │ │ - mvneq r4, r4, asr #6 │ │ │ │ - mvneq r4, r0, lsl #3 │ │ │ │ - biceq r7, pc, ip, asr #30 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + strheq r0, [r0], -r4 │ │ │ │ + @ instruction: 0xfffffd14 │ │ │ │ + mvneq r3, r8, asr #22 │ │ │ │ + mvneq r3, r4, lsl lr │ │ │ │ + mvneq r3, ip, asr ip │ │ │ │ + strdeq r6, [pc, #164] @ 9632c <__cxa_atexit@plt+0x89ef8> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 95d70 <__cxa_atexit@plt+0x8993c> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r9, r6, #84 @ 0x54 │ │ │ │ - cmp r2, r9 │ │ │ │ - bcc 95d84 <__cxa_atexit@plt+0x89950> │ │ │ │ - ldr r2, [pc, #188] @ 95d98 <__cxa_atexit@plt+0x89964> │ │ │ │ + bne 962a0 <__cxa_atexit@plt+0x89e6c> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 962e4 <__cxa_atexit@plt+0x89eb0> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #52] @ 962f0 <__cxa_atexit@plt+0x89ebc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #184] @ 95d9c <__cxa_atexit@plt+0x89968> │ │ │ │ + ldr r1, [pc, #48] @ 962f4 <__cxa_atexit@plt+0x89ec0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #180] @ 95da0 <__cxa_atexit@plt+0x8996c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #176] @ 95da4 <__cxa_atexit@plt+0x89970> │ │ │ │ + ldr r8, [pc, #44] @ 962f8 <__cxa_atexit@plt+0x89ec4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr ip, [r5, #4]! │ │ │ │ - str r2, [r6, #4]! │ │ │ │ - sub r2, r9, #19 │ │ │ │ - ldr sl, [pc, #160] @ 95da8 <__cxa_atexit@plt+0x89974> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - mov r7, r6 │ │ │ │ - str r1, [r7, #24]! │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #36]! @ 0x24 │ │ │ │ - ldr lr, [pc, #136] @ 95dac <__cxa_atexit@plt+0x89978> │ │ │ │ - ldr lr, [pc, lr] │ │ │ │ - mov r0, r6 │ │ │ │ - str lr, [r0, #48]! @ 0x30 │ │ │ │ + str r3, [r6] │ │ │ │ + str r2, [r5] │ │ │ │ mov r3, r6 │ │ │ │ - str r8, [r3, #12]! │ │ │ │ - str r3, [r6, #44] @ 0x2c │ │ │ │ - str r3, [r6, #32] │ │ │ │ - str r6, [r6, #56] @ 0x38 │ │ │ │ - str sl, [r6, #60] @ 0x3c │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ - str r1, [r6, #68] @ 0x44 │ │ │ │ - ldr r3, [pc, #92] @ 95db0 <__cxa_atexit@plt+0x8997c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r6, #72] @ 0x48 │ │ │ │ - str r2, [r6, #76] @ 0x4c │ │ │ │ - str r7, [r6, #80] @ 0x50 │ │ │ │ - str r6, [r6, #20] │ │ │ │ - sub r7, r9, #6 │ │ │ │ - mov r6, r9 │ │ │ │ - bx ip │ │ │ │ - ldr r7, [pc, #28] @ 95d94 <__cxa_atexit@plt+0x89960> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - bx r0 │ │ │ │ - mov r6, #84 @ 0x54 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r9 │ │ │ │ + str r1, [r3, #-8]! │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r3, [r5, #240]! @ 0xf0 │ │ │ │ - @ instruction: 0xfffffa88 │ │ │ │ - @ instruction: 0xfffffca8 │ │ │ │ - @ instruction: 0xfffffd1c │ │ │ │ - @ instruction: 0xfffffb14 │ │ │ │ - @ instruction: 0x01e5409c │ │ │ │ - mvneq r4, r0, lsl r2 │ │ │ │ - mvneq r4, r8, asr #32 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + @ instruction: 0xfffffcac │ │ │ │ + @ instruction: 0x01b82fb0 │ │ │ │ + biceq r6, pc, ip, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 95e30 <__cxa_atexit@plt+0x899fc> │ │ │ │ - ldr r2, [pc, #128] @ 95e50 <__cxa_atexit@plt+0x89a1c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - sub r2, r5, #48 @ 0x30 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 95e38 <__cxa_atexit@plt+0x89a04> │ │ │ │ - ldr r3, [pc, #104] @ 95e54 <__cxa_atexit@plt+0x89a20> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 96320 <__cxa_atexit@plt+0x89eec> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - ldr r3, [pc, #96] @ 95e58 <__cxa_atexit@plt+0x89a24> │ │ │ │ + ldr r9, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq r6, pc, r4, asr #20 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov sl, fp │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add lr, r6, #96 @ 0x60 │ │ │ │ + cmp lr, r3 │ │ │ │ + bhi 9641c <__cxa_atexit@plt+0x89fe8> │ │ │ │ + ldr r9, [pc, #228] @ 96430 <__cxa_atexit@plt+0x89ffc> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr ip, [pc, #224] @ 96434 <__cxa_atexit@plt+0x8a000> │ │ │ │ + add ip, pc, ip │ │ │ │ + ldr r3, [pc, #220] @ 96438 <__cxa_atexit@plt+0x8a004> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r2, r3, #1 │ │ │ │ - str r7, [r5, #8] │ │ │ │ - str r2, [r5, #12] │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r1, [r5, #12] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [lr] │ │ │ │ + ldr r3, [pc, #208] @ 9643c <__cxa_atexit@plt+0x8a008> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [lr, #-12] │ │ │ │ + ldr r8, [pc, #200] @ 96440 <__cxa_atexit@plt+0x8a00c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r2, #256 @ 0x100 │ │ │ │ + ldr r1, [pc, #192] @ 96444 <__cxa_atexit@plt+0x8a010> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [lr, #-92] @ 0xffffffa4 │ │ │ │ + str r2, [lr, #-88] @ 0xffffffa8 │ │ │ │ + str r1, [lr, #-84] @ 0xffffffac │ │ │ │ + str r2, [lr, #-80] @ 0xffffffb0 │ │ │ │ + sub r1, lr, #51 @ 0x33 │ │ │ │ + str r1, [lr, #-4] │ │ │ │ + ldr r1, [pc, #164] @ 96448 <__cxa_atexit@plt+0x8a014> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r2, r1, #241 @ 0xf1 │ │ │ │ + add fp, r2, #256 @ 0x100 │ │ │ │ + sub r3, lr, #91 @ 0x5b │ │ │ │ + add r1, r1, #201 @ 0xc9 │ │ │ │ + add r1, r1, #256 @ 0x100 │ │ │ │ + sub r0, lr, #83 @ 0x53 │ │ │ │ + mov r6, lr │ │ │ │ + str ip, [r6, #-20]! @ 0xffffffec │ │ │ │ + str r6, [lr, #-8] │ │ │ │ + mov ip, lr │ │ │ │ + str r9, [ip, #-76]! @ 0xffffffb4 │ │ │ │ + mov r9, lr │ │ │ │ + ldr r2, [pc, #112] @ 9644c <__cxa_atexit@plt+0x8a018> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r9, #-68]! @ 0xffffffbc │ │ │ │ + mov r6, lr │ │ │ │ + ldr r2, [pc, #100] @ 96450 <__cxa_atexit@plt+0x8a01c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r6, #-60]! @ 0xffffffc4 │ │ │ │ + str r8, [lr, #-52] @ 0xffffffcc │ │ │ │ + sub r2, lr, #48 @ 0x30 │ │ │ │ + stm r2, {r6, r9, ip} │ │ │ │ + sub r2, lr, #36 @ 0x24 │ │ │ │ + stm r2, {r0, r1, r3, fp} │ │ │ │ + add r5, r5, #4 │ │ │ │ + sub r8, lr, #10 │ │ │ │ + mov r6, lr │ │ │ │ + mov r9, r7 │ │ │ │ + mov fp, sl │ │ │ │ + b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ + mov r0, #96 @ 0x60 │ │ │ │ + str r0, [r4, #828] @ 0x33c │ │ │ │ + mov r6, lr │ │ │ │ + mov fp, sl │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffcd4 │ │ │ │ + @ instruction: 0xfffffd8c │ │ │ │ + mvneq r3, ip, ror ip │ │ │ │ + mvneq r3, r0, ror ip │ │ │ │ + mvneq r3, r8, ror #24 │ │ │ │ + mvneq r3, ip, lsr sl │ │ │ │ + mvneq r3, ip, lsl #20 │ │ │ │ + @ instruction: 0xfffffc84 │ │ │ │ + @ instruction: 0xfffffcb4 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96480 <__cxa_atexit@plt+0x8a04c> │ │ │ │ + ldr r3, [pc, #24] @ 96488 <__cxa_atexit@plt+0x8a054> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ str r7, [r5, #4] │ │ │ │ - tst r2, #3 │ │ │ │ - beq 95e24 <__cxa_atexit@plt+0x899f0> │ │ │ │ - mov r7, r2 │ │ │ │ - b 9623c <__cxa_atexit@plt+0x89e08> │ │ │ │ - ldr r0, [r3, #1]! │ │ │ │ - mov r7, r3 │ │ │ │ - bx r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ 95e5c <__cxa_atexit@plt+0x89a28> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - mvneq r3, r4, lsr #31 │ │ │ │ - andeq r0, r0, ip, asr #8 │ │ │ │ - mvneq r3, r0, ror pc │ │ │ │ - mvneq r3, r8, lsr #30 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - sub r2, r5, #8 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 95ed8 <__cxa_atexit@plt+0x89aa4> │ │ │ │ - ldr r8, [r3, #8] │ │ │ │ - ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #104] @ 95ef0 <__cxa_atexit@plt+0x89abc> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r3} │ │ │ │ - sub r3, r5, #48 @ 0x30 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 95ee4 <__cxa_atexit@plt+0x89ab0> │ │ │ │ - ldr r3, [pc, #84] @ 95ef4 <__cxa_atexit@plt+0x89ac0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - str r7, [r5, #8] │ │ │ │ - str r8, [r5, #12] │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r3, [r5, #12] │ │ │ │ + strdeq r3, [r5, #140]! @ 0x8c │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 964b8 <__cxa_atexit@plt+0x8a084> │ │ │ │ + ldr r3, [pc, #24] @ 964c0 <__cxa_atexit@plt+0x8a08c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ str r7, [r5, #4] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 95ecc <__cxa_atexit@plt+0x89a98> │ │ │ │ - mov r7, r8 │ │ │ │ - b 9623c <__cxa_atexit@plt+0x89e08> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ - bx r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r7, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, ror #29 │ │ │ │ - muleq r0, r8, r3 │ │ │ │ - andeq r0, r1, r1 │ │ │ │ - andeq r0, r0, r3, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - mov r2, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 95f8c <__cxa_atexit@plt+0x89b58> │ │ │ │ - ldr r7, [r3, #8] │ │ │ │ - ldr r1, [r3, #12] │ │ │ │ - ldr r0, [pc, #140] @ 95fb0 <__cxa_atexit@plt+0x89b7c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmdb r2, {r0, r3} │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - sub r8, r1, #1 │ │ │ │ - add r3, r6, #28 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 95f9c <__cxa_atexit@plt+0x89b68> │ │ │ │ - cmp r8, #1 │ │ │ │ - bne 95f4c <__cxa_atexit@plt+0x89b18> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ - ldr r2, [pc, #96] @ 95fb4 <__cxa_atexit@plt+0x89b80> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #88] @ 95fb8 <__cxa_atexit@plt+0x89b84> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - add r2, r2, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #76] @ 95fbc <__cxa_atexit@plt+0x89b88> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r8, [r6, #12] │ │ │ │ - add lr, r6, #16 │ │ │ │ - stm lr, {r1, r2, r6} │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ + mvneq r3, r4, asr #17 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 964f0 <__cxa_atexit@plt+0x8a0bc> │ │ │ │ + ldr r3, [pc, #24] @ 964f8 <__cxa_atexit@plt+0x8a0c4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r2 │ │ │ │ - mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mov r6, #28 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + mvneq r3, ip, lsl #17 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96528 <__cxa_atexit@plt+0x8a0f4> │ │ │ │ + ldr r3, [pc, #24] @ 96530 <__cxa_atexit@plt+0x8a0fc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, asr lr │ │ │ │ - @ instruction: 0xffffffa8 │ │ │ │ - mvneq r3, r0, ror #28 │ │ │ │ - mvneq r3, ip, lsr #28 │ │ │ │ - andeq r0, r1, r4 │ │ │ │ + mvneq r3, r4, asr r8 │ │ │ │ + biceq r7, pc, r4, rrx │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r9 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #28 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 9603c <__cxa_atexit@plt+0x89c08> │ │ │ │ - cmp r8, #1 │ │ │ │ - bne 95ff8 <__cxa_atexit@plt+0x89bc4> │ │ │ │ - ldr r0, [r5] │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - mov r6, r3 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96564 <__cxa_atexit@plt+0x8a130> │ │ │ │ + ldr r3, [pc, #24] @ 9656c <__cxa_atexit@plt+0x8a138> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 97c68 <__cxa_atexit@plt+0x8b834> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #76] @ 9604c <__cxa_atexit@plt+0x89c18> │ │ │ │ + mvneq r3, r8, lsl r8 │ │ │ │ + biceq r7, pc, r8, lsr #32 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 965d0 <__cxa_atexit@plt+0x8a19c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 965c8 <__cxa_atexit@plt+0x8a194> │ │ │ │ + ldr r3, [pc, #56] @ 965d8 <__cxa_atexit@plt+0x8a1a4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #36] @ 965dc <__cxa_atexit@plt+0x8a1a8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 96050 <__cxa_atexit@plt+0x89c1c> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - add r1, r1, #256 @ 0x100 │ │ │ │ - ldr r0, [r5] │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #52] @ 96054 <__cxa_atexit@plt+0x89c20> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r7, [r3, #8] │ │ │ │ - str r8, [r3, #12] │ │ │ │ - str r2, [r3, #16] │ │ │ │ - str r1, [r3, #20] │ │ │ │ - str r3, [r3, #24] │ │ │ │ - sub r7, r6, #6 │ │ │ │ - bx r0 │ │ │ │ - mov r3, #28 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + str r3, [r6] │ │ │ │ + mov r8, r6 │ │ │ │ + str r2, [r8, #-8]! │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffefc │ │ │ │ - strheq r3, [r5, #216]! @ 0xd8 │ │ │ │ - mvneq r3, ip, ror sp │ │ │ │ - andeq r0, r1, r2 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - ldr r0, [r4, #804] @ 0x324 │ │ │ │ - add r2, r6, #8 │ │ │ │ - cmp r0, r2 │ │ │ │ - bcc 96110 <__cxa_atexit@plt+0x89cdc> │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - cmp r8, #0 │ │ │ │ - ble 960b8 <__cxa_atexit@plt+0x89c84> │ │ │ │ - ldr r3, [pc, #180] @ 96138 <__cxa_atexit@plt+0x89d04> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - str r3, [r6, #4] │ │ │ │ - str r1, [r6, #8] │ │ │ │ - sub r7, r2, #3 │ │ │ │ - add r3, r6, #36 @ 0x24 │ │ │ │ - cmp r0, r3 │ │ │ │ - bcc 96124 <__cxa_atexit@plt+0x89cf0> │ │ │ │ - cmp r8, #1 │ │ │ │ - bne 960c8 <__cxa_atexit@plt+0x89c94> │ │ │ │ - ldr r0, [r5] │ │ │ │ - mov r6, r2 │ │ │ │ - mov r7, r1 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r2, [pc, #108] @ 9613c <__cxa_atexit@plt+0x89d08> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #104] @ 96140 <__cxa_atexit@plt+0x89d0c> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - add r1, r1, #1 │ │ │ │ - add r1, r1, #256 @ 0x100 │ │ │ │ - ldr r0, [r5] │ │ │ │ - str r2, [r6, #12]! │ │ │ │ - ldr r2, [pc, #84] @ 96144 <__cxa_atexit@plt+0x89d10> │ │ │ │ + mvneq r3, ip, asr #15 │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + strheq r6, [pc, #248] @ 966e0 <__cxa_atexit@plt+0x8a2ac> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96620 <__cxa_atexit@plt+0x8a1ec> │ │ │ │ + ldr r3, [pc, #40] @ 96628 <__cxa_atexit@plt+0x8a1f4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r5, {r3, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #24] @ 9662c <__cxa_atexit@plt+0x8a1f8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r8, [r6, #12] │ │ │ │ - str r2, [r6, #16] │ │ │ │ - str r1, [r6, #20] │ │ │ │ - str r6, [r6, #24] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - mov r6, #8 │ │ │ │ + str r2, [r5, #-16]! │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 97c68 <__cxa_atexit@plt+0x8b834> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - mov r6, #28 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + mvneq r3, ip, ror #14 │ │ │ │ + mvneq r3, r4, asr #14 │ │ │ │ + biceq r6, pc, r8, ror #30 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96660 <__cxa_atexit@plt+0x8a22c> │ │ │ │ + ldr r3, [pc, #24] @ 96668 <__cxa_atexit@plt+0x8a234> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 97c68 <__cxa_atexit@plt+0x8b834> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff44 │ │ │ │ - @ instruction: 0xfffffe2c │ │ │ │ - mvneq r3, r8, ror #25 │ │ │ │ - mvneq r3, ip, lsr #25 │ │ │ │ - andeq r0, r1, r3 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - mov r9, r6 │ │ │ │ + mvneq r3, ip, lsl r7 │ │ │ │ + biceq r6, pc, ip, lsr #30 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 961ac <__cxa_atexit@plt+0x89d78> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #20 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 961b8 <__cxa_atexit@plt+0x89d84> │ │ │ │ - ldr r2, [pc, #80] @ 961c8 <__cxa_atexit@plt+0x89d94> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 966cc <__cxa_atexit@plt+0x8a298> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 966c4 <__cxa_atexit@plt+0x8a290> │ │ │ │ + ldr r3, [pc, #56] @ 966d4 <__cxa_atexit@plt+0x8a2a0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #36] @ 966d8 <__cxa_atexit@plt+0x8a2a4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ 961cc <__cxa_atexit@plt+0x89d98> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [r7, #8] │ │ │ │ - ldr r1, [r7, #12] │ │ │ │ - ldr r8, [r7, #16] │ │ │ │ - ldr r0, [r7, #20] │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r5, [r9, #8] │ │ │ │ - str r1, [r9, #12] │ │ │ │ - str r0, [r9, #16] │ │ │ │ - mov r5, r3 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r6, r9 │ │ │ │ + str r3, [r6] │ │ │ │ + mov r8, r6 │ │ │ │ + str r2, [r8, #-8]! │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r3, #20 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldrdeq r3, [r5, #96]! @ 0x60 │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96710 <__cxa_atexit@plt+0x8a2dc> │ │ │ │ + ldr r3, [pc, #32] @ 96718 <__cxa_atexit@plt+0x8a2e4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + b 967ac <__cxa_atexit@plt+0x8a378> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffee4 │ │ │ │ - strdeq r3, [r5, #180]! @ 0xb4 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + mvneq r3, r4, ror r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, fp │ │ │ │ - sub r3, r5, #40 @ 0x28 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 96228 <__cxa_atexit@plt+0x89df4> │ │ │ │ - ldr r3, [pc, #64] @ 96230 <__cxa_atexit@plt+0x89dfc> │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96768 <__cxa_atexit@plt+0x8a334> │ │ │ │ + ldr r3, [pc, #56] @ 96770 <__cxa_atexit@plt+0x8a33c> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #52] @ 96774 <__cxa_atexit@plt+0x8a340> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ - str r7, [r5, #8] │ │ │ │ - str r8, [r5, #12] │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r7, #7] │ │ │ │ - str r3, [r5, #12] │ │ │ │ - str r7, [r5, #4] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 96760 <__cxa_atexit@plt+0x8a32c> │ │ │ │ + b 96780 <__cxa_atexit@plt+0x8a34c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + mvneq r3, ip, lsr #12 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + ldrne r7, [r5, #4] │ │ │ │ + ldreq r7, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, sl │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 967e4 <__cxa_atexit@plt+0x8a3b0> │ │ │ │ + ldr r3, [pc, #44] @ 967ec <__cxa_atexit@plt+0x8a3b8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9621c <__cxa_atexit@plt+0x89de8> │ │ │ │ + beq 967d8 <__cxa_atexit@plt+0x8a3a4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9623c <__cxa_atexit@plt+0x89e08> │ │ │ │ + b 967f8 <__cxa_atexit@plt+0x8a3c4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 96298 <__cxa_atexit@plt+0x89e64> │ │ │ │ mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 96834 <__cxa_atexit@plt+0x8a400> │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + ldr r2, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #100] @ 962c0 <__cxa_atexit@plt+0x89e8c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 962ac <__cxa_atexit@plt+0x89e78> │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #68] @ 962c4 <__cxa_atexit@plt+0x89e90> │ │ │ │ + ldr r1, [pc, #52] @ 96850 <__cxa_atexit@plt+0x8a41c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r7, [r5] │ │ │ │ - stmda r5, {r2, r3} │ │ │ │ - str r1, [r5, #-8]! │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 962b8 <__cxa_atexit@plt+0x89e84> │ │ │ │ - b 96310 <__cxa_atexit@plt+0x89edc> │ │ │ │ - ldr r7, [pc, #40] @ 962c8 <__cxa_atexit@plt+0x89e94> │ │ │ │ + beq 96848 <__cxa_atexit@plt+0x8a414> │ │ │ │ + b 96860 <__cxa_atexit@plt+0x8a42c> │ │ │ │ + ldr r7, [pc, #24] @ 96854 <__cxa_atexit@plt+0x8a420> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, ror r0 │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r3, r8, asr #21 │ │ │ │ - andeq r0, r0, r4 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #32] @ 96304 <__cxa_atexit@plt+0x89ed0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - str r1, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 962fc <__cxa_atexit@plt+0x89ec8> │ │ │ │ - b 96310 <__cxa_atexit@plt+0x89edc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - andeq r0, r0, r5 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + mvneq r3, r4, lsr #10 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 96384 <__cxa_atexit@plt+0x89f50> │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #184] @ 963e4 <__cxa_atexit@plt+0x89fb0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r7, [r5, #12] │ │ │ │ - str r2, [r5] │ │ │ │ - mov r7, r5 │ │ │ │ - str r1, [r7, #-4]! │ │ │ │ - tst r3, #3 │ │ │ │ - beq 963bc <__cxa_atexit@plt+0x89f88> │ │ │ │ - ldr r7, [pc, #156] @ 963e8 <__cxa_atexit@plt+0x89fb4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r2, [r3, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - str r7, [r5, #-12]! │ │ │ │ - ldr r7, [r5, #20] │ │ │ │ - str r3, [r5, #4] │ │ │ │ - str r2, [r5, #8] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 963cc <__cxa_atexit@plt+0x89f98> │ │ │ │ - ldr r3, [pc, #120] @ 963ec <__cxa_atexit@plt+0x89fb8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #12 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 963d4 <__cxa_atexit@plt+0x89fa0> │ │ │ │ - ldr r0, [r5, #24]! │ │ │ │ - ldr r7, [r5, #-16] │ │ │ │ - ldr r2, [r5, #-12] │ │ │ │ - ldr r1, [pc, #72] @ 963f0 <__cxa_atexit@plt+0x89fbc> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmib r6, {r1, r7} │ │ │ │ - str r2, [r6, #12] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + bne 968d8 <__cxa_atexit@plt+0x8a4a4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 968ec <__cxa_atexit@plt+0x8a4b8> │ │ │ │ + ldmib r5, {r3, sl} │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr lr, [pc, #112] @ 968fc <__cxa_atexit@plt+0x8a4c8> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #108] @ 96900 <__cxa_atexit@plt+0x8a4cc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #104] @ 96904 <__cxa_atexit@plt+0x8a4d0> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #-44]! @ 0xffffffd4 │ │ │ │ + mov r8, r6 │ │ │ │ + str lr, [r8, #-24]! @ 0xffffffe8 │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r1, r2, r9} │ │ │ │ + str r8, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub lr, r6, #36 @ 0x24 │ │ │ │ + stm lr, {r3, r7, sl} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #24] @ 968f8 <__cxa_atexit@plt+0x8a4c4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - mov r6, #12 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + mov r3, #48 @ 0x30 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, ip, asr #1 │ │ │ │ - andeq r0, r0, r0, lsl #2 │ │ │ │ - strdeq r0, [r0], -ip │ │ │ │ - strdeq r3, [r5, #148]! @ 0x94 │ │ │ │ - andeq r0, r0, r6 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #52] @ 96440 <__cxa_atexit@plt+0x8a00c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r7, [r5, #12] │ │ │ │ - stmda r5, {r2, r3} │ │ │ │ - str r1, [r5, #-8]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 96438 <__cxa_atexit@plt+0x8a004> │ │ │ │ - ldr r3, [pc, #28] @ 96444 <__cxa_atexit@plt+0x8a010> │ │ │ │ + mvneq r3, r0, lsl #9 │ │ │ │ + @ instruction: 0xfffffe94 │ │ │ │ + @ instruction: 0xfffffe4c │ │ │ │ + strdeq r3, [r5, #72]! @ 0x48 │ │ │ │ + biceq r6, pc, r8, ror #24 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + b 96128 <__cxa_atexit@plt+0x89cf4> │ │ │ │ + biceq r6, pc, r0, asr ip @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96960 <__cxa_atexit@plt+0x8a52c> │ │ │ │ + ldr r3, [pc, #40] @ 96970 <__cxa_atexit@plt+0x8a53c> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r8, r6, #3 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 96468 <__cxa_atexit@plt+0x8a034> │ │ │ │ + @ instruction: 0xffffffcc │ │ │ │ + biceq r6, pc, r0, lsl #24 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #28 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96a1c <__cxa_atexit@plt+0x8a5e8> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96a14 <__cxa_atexit@plt+0x8a5e0> │ │ │ │ + ldr r3, [pc, #128] @ 96a24 <__cxa_atexit@plt+0x8a5f0> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - andeq r0, r0, r8 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r2, [pc, #84] @ 964d4 <__cxa_atexit@plt+0x8a0a0> │ │ │ │ + ldr lr, [pc, #124] @ 96a28 <__cxa_atexit@plt+0x8a5f4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #120] @ 96a2c <__cxa_atexit@plt+0x8a5f8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r2, [pc, #104] @ 96a30 <__cxa_atexit@plt+0x8a5fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r5, #16] │ │ │ │ - str r2, [r5] │ │ │ │ + str r3, [r6, #-20] @ 0xffffffec │ │ │ │ + str r1, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + ldr r0, [pc, #88] @ 96a34 <__cxa_atexit@plt+0x8a600> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r5, #-28]! @ 0xffffffe4 │ │ │ │ + str lr, [r5, #8] │ │ │ │ + mov r3, r6 │ │ │ │ + str r2, [r3, #-12]! │ │ │ │ str r3, [r5, #16] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 964cc <__cxa_atexit@plt+0x8a098> │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r2, [pc, #56] @ 964d8 <__cxa_atexit@plt+0x8a0a4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 964cc <__cxa_atexit@plt+0x8a098> │ │ │ │ - ldr r3, [pc, #32] @ 964dc <__cxa_atexit@plt+0x8a0a8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ + sub r3, r6, #18 │ │ │ │ + str r3, [r5, #12] │ │ │ │ + ldr r3, [pc, #56] @ 96a38 <__cxa_atexit@plt+0x8a604> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #129 @ 0x81 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r8, [pc, #44] @ 96a3c <__cxa_atexit@plt+0x8a608> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - andeq r0, r0, r8, lsl #2 │ │ │ │ + @ instruction: 0xfffffe04 │ │ │ │ + muleq r0, r8, r0 │ │ │ │ + strheq r3, [r5, #56]! @ 0x38 │ │ │ │ + @ instruction: 0xffffff64 │ │ │ │ + mvneq r3, ip, ror r3 │ │ │ │ + strheq r3, [r5, #48]! @ 0x30 │ │ │ │ + mvneq r3, r0, lsr r6 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r2, [pc, #52] @ 96528 <__cxa_atexit@plt+0x8a0f4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 96520 <__cxa_atexit@plt+0x8a0ec> │ │ │ │ - ldr r3, [pc, #28] @ 9652c <__cxa_atexit@plt+0x8a0f8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldmib r5, {r7, r9} │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 967ac <__cxa_atexit@plt+0x8a378> │ │ │ │ + biceq r6, pc, r0, asr #22 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96a88 <__cxa_atexit@plt+0x8a654> │ │ │ │ + ldr r3, [pc, #24] @ 96a90 <__cxa_atexit@plt+0x8a65c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b 97c68 <__cxa_atexit@plt+0x8b834> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r9, lsr #4 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 96550 <__cxa_atexit@plt+0x8a11c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - andeq r0, r0, r9, lsr #4 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r2, [pc, #32] @ 96588 <__cxa_atexit@plt+0x8a154> │ │ │ │ + strdeq r3, [r5, #36]! @ 0x24 │ │ │ │ + biceq r6, pc, r4, lsl #22 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96ad0 <__cxa_atexit@plt+0x8a69c> │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + ldr r2, [pc, #32] @ 96ae0 <__cxa_atexit@plt+0x8a6ac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r5, #36] @ 0x24 │ │ │ │ - str r2, [r5] │ │ │ │ - str r3, [r5, #36] @ 0x24 │ │ │ │ - tst r7, #3 │ │ │ │ - beq 96580 <__cxa_atexit@plt+0x8a14c> │ │ │ │ - b 96594 <__cxa_atexit@plt+0x8a160> │ │ │ │ - ldr r0, [r7] │ │ │ │ + str r3, [r6] │ │ │ │ + mov r8, r6 │ │ │ │ + str r2, [r8, #-8]! │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - andeq r2, r0, r9, lsr #4 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #60 @ 0x3c │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 966c0 <__cxa_atexit@plt+0x8a28c> │ │ │ │ - ldr r1, [r5, #4] │ │ │ │ - ldr r0, [r5, #20] │ │ │ │ - ldr lr, [r5, #24] │ │ │ │ - ldr r2, [r5, #36] @ 0x24 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - add r0, r0, r1 │ │ │ │ - add r0, r0, r2 │ │ │ │ - cmp r0, r7 │ │ │ │ - bge 96678 <__cxa_atexit@plt+0x8a244> │ │ │ │ - add ip, r3, #16 │ │ │ │ - ldr r8, [pc, #244] @ 966cc <__cxa_atexit@plt+0x8a298> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #240] @ 966d0 <__cxa_atexit@plt+0x8a29c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr sl, [pc, #236] @ 966d4 <__cxa_atexit@plt+0x8a2a0> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str sl, [r3, #4] │ │ │ │ - ldr r2, [pc, #228] @ 966d8 <__cxa_atexit@plt+0x8a2a4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - add r2, r2, #256 @ 0x100 │ │ │ │ - str r2, [r3, #8] │ │ │ │ - sub r2, r6, #54 @ 0x36 │ │ │ │ - str r7, [r3, #16] │ │ │ │ - sub r7, r6, #19 │ │ │ │ - str r7, [r3, #56] @ 0x38 │ │ │ │ - str r8, [r5, #24]! │ │ │ │ - ldr r8, [r5, #-16] │ │ │ │ - ldr r0, [r5, #-12] │ │ │ │ - ldr r9, [r5, #-8] │ │ │ │ - sub r7, r6, #6 │ │ │ │ - str r7, [r5, #12] │ │ │ │ - str r0, [r3, #12] │ │ │ │ - str r2, [r3, #24] │ │ │ │ - str r0, [r3, #28] │ │ │ │ - str lr, [r3, #32] │ │ │ │ - str r1, [r3, #36] @ 0x24 │ │ │ │ - ldr r2, [pc, #152] @ 966dc <__cxa_atexit@plt+0x8a2a8> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r3, #40] @ 0x28 │ │ │ │ - str ip, [r3, #44] @ 0x2c │ │ │ │ - str r8, [r3, #48] @ 0x30 │ │ │ │ - str sl, [r3, #52] @ 0x34 │ │ │ │ - str r9, [r3, #60] @ 0x3c │ │ │ │ - ldr r3, [r5, #8] │ │ │ │ - ldr r2, [r3, #3] │ │ │ │ - ldr r3, [r3, #7] │ │ │ │ - str r2, [r5, #12] │ │ │ │ - str r3, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 966b8 <__cxa_atexit@plt+0x8a284> │ │ │ │ - b 9623c <__cxa_atexit@plt+0x89e08> │ │ │ │ - add r1, r3, #4 │ │ │ │ - ldr r2, [pc, #92] @ 966e0 <__cxa_atexit@plt+0x8a2ac> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r0, [r5, #40]! @ 0x28 │ │ │ │ - str r1, [r3, #28]! │ │ │ │ - ldr r1, [r5, #-12] │ │ │ │ - ldr r7, [r5, #-8] │ │ │ │ - str r2, [r3, #-24] @ 0xffffffe8 │ │ │ │ - ldr r2, [pc, #68] @ 966e4 <__cxa_atexit@plt+0x8a2b0> │ │ │ │ + @ instruction: 0xffffffa0 │ │ │ │ + strheq r6, [pc, #164] @ 96b90 <__cxa_atexit@plt+0x8a75c> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96b4c <__cxa_atexit@plt+0x8a718> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96b44 <__cxa_atexit@plt+0x8a710> │ │ │ │ + ldr r3, [pc, #64] @ 96b54 <__cxa_atexit@plt+0x8a720> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r1, [pc, #40] @ 96b58 <__cxa_atexit@plt+0x8a724> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r3, r8, asr r2 │ │ │ │ + @ instruction: 0xffffff6c │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96b8c <__cxa_atexit@plt+0x8a758> │ │ │ │ + ldr r3, [pc, #28] @ 96b94 <__cxa_atexit@plt+0x8a760> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 96c64 <__cxa_atexit@plt+0x8a830> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strdeq r3, [r5, #20]! │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96be0 <__cxa_atexit@plt+0x8a7ac> │ │ │ │ + ldr r3, [pc, #52] @ 96be8 <__cxa_atexit@plt+0x8a7b4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #48] @ 96bec <__cxa_atexit@plt+0x8a7b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r1, [r3, #-16] │ │ │ │ - str r7, [r3, #-12] │ │ │ │ - stmdb r3, {r2, lr} │ │ │ │ - sub r7, r6, #38 @ 0x26 │ │ │ │ - mov r6, r3 │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r2, r9, sl} │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + ldr r3, [pc, #24] @ 96bf0 <__cxa_atexit@plt+0x8a7bc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r6, #-6] │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + strheq r3, [r5, #16]! │ │ │ │ + mvneq r3, r0, ror r4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 96c1c <__cxa_atexit@plt+0x8a7e8> │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - mov r3, #60 @ 0x3c │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96c48 <__cxa_atexit@plt+0x8a814> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [pc, #28] @ 96c54 <__cxa_atexit@plt+0x8a820> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + sub r7, r6, #1 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffc60 │ │ │ │ - @ instruction: 0xfffffb6c │ │ │ │ - strheq r3, [r5, #116]! @ 0x74 │ │ │ │ - mvneq r3, ip, asr #15 │ │ │ │ - mvneq r3, r0, ror #14 │ │ │ │ - @ instruction: 0xfffff7e0 │ │ │ │ - strdeq r3, [r5, #108]! @ 0x6c │ │ │ │ - biceq r7, pc, r0, lsl r5 @ │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - b 96710 <__cxa_atexit@plt+0x8a2dc> │ │ │ │ - strdeq r7, [pc, #68] @ 9674c <__cxa_atexit@plt+0x8a318> │ │ │ │ + mvneq r3, r4, ror r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r9 │ │ │ │ - mov r2, r5 │ │ │ │ - sub r5, r5, #12 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 967b4 <__cxa_atexit@plt+0x8a380> │ │ │ │ - ldr r3, [pc, #172] @ 967d4 <__cxa_atexit@plt+0x8a3a0> │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96ca0 <__cxa_atexit@plt+0x8a86c> │ │ │ │ + ldr r3, [pc, #48] @ 96ca8 <__cxa_atexit@plt+0x8a874> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - str r3, [r2, #-12] │ │ │ │ - stmdb r2, {r1, r7} │ │ │ │ - ands r7, r8, #3 │ │ │ │ - beq 96790 <__cxa_atexit@plt+0x8a35c> │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 9679c <__cxa_atexit@plt+0x8a368> │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #16 │ │ │ │ - cmp r7, r3 │ │ │ │ - bcc 967c0 <__cxa_atexit@plt+0x8a38c> │ │ │ │ - ldr r9, [pc, #128] @ 967dc <__cxa_atexit@plt+0x8a3a8> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #124] @ 967e0 <__cxa_atexit@plt+0x8a3ac> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r7, [r8, #2] │ │ │ │ - ldr r0, [r8, #6] │ │ │ │ - ldr r1, [r2, #-4] │ │ │ │ - str r9, [r2, #-12] │ │ │ │ - str lr, [r6, #4]! │ │ │ │ - str r6, [r2, #-4] │ │ │ │ - str r0, [r6, #8] │ │ │ │ - str r1, [r6, #12] │ │ │ │ - mov r6, r3 │ │ │ │ - mov r8, r7 │ │ │ │ - b 95b68 <__cxa_atexit@plt+0x89734> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 96c94 <__cxa_atexit@plt+0x8a860> │ │ │ │ + mov r7, r8 │ │ │ │ + b 96cb4 <__cxa_atexit@plt+0x8a880> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 967d8 <__cxa_atexit@plt+0x8a3a4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r2] │ │ │ │ - mov r5, r2 │ │ │ │ - bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mov r7, #16 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - mov r7, r8 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq r3, r4, asr #11 │ │ │ │ - andeq r0, r0, ip, lsl r1 │ │ │ │ - @ instruction: 0xffffff8c │ │ │ │ - biceq r7, pc, r4, lsl r4 @ │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 96844 <__cxa_atexit@plt+0x8a410> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #16 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 96858 <__cxa_atexit@plt+0x8a424> │ │ │ │ - ldr r2, [pc, #88] @ 9686c <__cxa_atexit@plt+0x8a438> │ │ │ │ + bne 96ce8 <__cxa_atexit@plt+0x8a8b4> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #48] @ 96d04 <__cxa_atexit@plt+0x8a8d0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ 96870 <__cxa_atexit@plt+0x8a43c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ - str r2, [r5] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - str r6, [r5, #8] │ │ │ │ - str r7, [r6, #8] │ │ │ │ - str r0, [r6, #12] │ │ │ │ - mov r6, r3 │ │ │ │ - b 95b68 <__cxa_atexit@plt+0x89734> │ │ │ │ - ldr r7, [pc, #28] @ 96868 <__cxa_atexit@plt+0x8a434> │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 96cfc <__cxa_atexit@plt+0x8a8c8> │ │ │ │ + b 96d14 <__cxa_atexit@plt+0x8a8e0> │ │ │ │ + ldr r7, [pc, #24] @ 96d08 <__cxa_atexit@plt+0x8a8d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mov r6, #16 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, ip, lsl r5 │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ - @ instruction: 0xfffffed4 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + mvneq r3, r0, ror r0 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r8, r7 │ │ │ │ - ldr r2, [pc, #96] @ 968e8 <__cxa_atexit@plt+0x8a4b4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - str r2, [r3] │ │ │ │ - sub r2, r3, #40 @ 0x28 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 968dc <__cxa_atexit@plt+0x8a4a8> │ │ │ │ - stmda r5, {r7, r8} │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #48 @ 0x30 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96d88 <__cxa_atexit@plt+0x8a954> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr lr, [pc, #92] @ 96d94 <__cxa_atexit@plt+0x8a960> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #88] @ 96d98 <__cxa_atexit@plt+0x8a964> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #84] @ 96d9c <__cxa_atexit@plt+0x8a968> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r0, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #56] @ 968ec <__cxa_atexit@plt+0x8a4b8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - str r7, [r5, #-8] │ │ │ │ - str r2, [r5, #-12]! │ │ │ │ - tst r8, #3 │ │ │ │ - beq 968d0 <__cxa_atexit@plt+0x8a49c> │ │ │ │ - mov r7, r8 │ │ │ │ - b 9623c <__cxa_atexit@plt+0x89e08> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + str r3, [r6, #-36] @ 0xffffffdc │ │ │ │ + str r1, [r6, #-32] @ 0xffffffe0 │ │ │ │ + mov r1, r6 │ │ │ │ + str r8, [r1, #-44]! @ 0xffffffd4 │ │ │ │ + mov r3, r6 │ │ │ │ + str lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + str r7, [r6, #-20] @ 0xffffffec │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r0, r2, r9} │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + mov r3, #48 @ 0x30 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe64 │ │ │ │ + @ instruction: 0xfffffe20 │ │ │ │ + mvneq r3, ip, asr #32 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96dd8 <__cxa_atexit@plt+0x8a9a4> │ │ │ │ + ldr r3, [pc, #36] @ 96de0 <__cxa_atexit@plt+0x8a9ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 96dd0 <__cxa_atexit@plt+0x8a99c> │ │ │ │ + b 96dec <__cxa_atexit@plt+0x8a9b8> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, rrx │ │ │ │ - @ instruction: 0xfffff984 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #36] @ 96e18 <__cxa_atexit@plt+0x8a9e4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + add r3, r3, #2 │ │ │ │ + str r3, [r5, #-4] │ │ │ │ + str r2, [r5] │ │ │ │ + ldr r3, [pc, #12] @ 96e1c <__cxa_atexit@plt+0x8a9e8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ + mvneq r3, r4, lsl #4 │ │ │ │ + strheq r3, [r5, #0]! │ │ │ │ + biceq r6, pc, r4, lsl r7 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96eac <__cxa_atexit@plt+0x8aa78> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96ea4 <__cxa_atexit@plt+0x8aa70> │ │ │ │ + ldr r3, [pc, #100] @ 96eb4 <__cxa_atexit@plt+0x8aa80> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #96] @ 96eb8 <__cxa_atexit@plt+0x8aa84> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [pc, #84] @ 96ebc <__cxa_atexit@plt+0x8aa88> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r2, [r6] │ │ │ │ + ldr r2, [pc, #76] @ 96ec0 <__cxa_atexit@plt+0x8aa8c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + str r3, [r5, #8] │ │ │ │ + mov r3, r6 │ │ │ │ + str r1, [r3, #-8]! │ │ │ │ + str r3, [r5, #12] │ │ │ │ + ldr r3, [pc, #52] @ 96ec4 <__cxa_atexit@plt+0x8aa90> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #129 @ 0x81 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r8, [pc, #40] @ 96ec8 <__cxa_atexit@plt+0x8aa94> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsl #1 │ │ │ │ + mvneq r2, r4, lsl pc │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + mvneq r2, r4, ror #29 │ │ │ │ + mvneq r2, r0, lsr #30 │ │ │ │ + mvneq r3, r0, lsr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r7, pc, ip, ror #5 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - mov r3, r6 │ │ │ │ - sub r2, r5, #8 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 96990 <__cxa_atexit@plt+0x8a55c> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r6, r3, #32 │ │ │ │ - cmp r1, r6 │ │ │ │ - bcc 96998 <__cxa_atexit@plt+0x8a564> │ │ │ │ - ldr r1, [pc, #116] @ 969b4 <__cxa_atexit@plt+0x8a580> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr ip, [pc, #112] @ 969b8 <__cxa_atexit@plt+0x8a584> │ │ │ │ - add ip, pc, ip │ │ │ │ - ldr lr, [pc, #108] @ 969bc <__cxa_atexit@plt+0x8a588> │ │ │ │ + b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ + strheq r6, [pc, #100] @ 96f50 <__cxa_atexit@plt+0x8ab1c> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96f78 <__cxa_atexit@plt+0x8ab44> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 96f70 <__cxa_atexit@plt+0x8ab3c> │ │ │ │ + ldr lr, [pc, #108] @ 96f80 <__cxa_atexit@plt+0x8ab4c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #104] @ 969c0 <__cxa_atexit@plt+0x8a58c> │ │ │ │ - add sl, pc, sl │ │ │ │ - sub r0, r6, #3 │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - str ip, [r3, #4]! │ │ │ │ - sub r0, r6, #15 │ │ │ │ - str r0, [r3, #8] │ │ │ │ - str sl, [r3, #12] │ │ │ │ - str r8, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ - str lr, [r3, #24] │ │ │ │ - str r0, [r3, #28] │ │ │ │ - mov r5, r2 │ │ │ │ - mov r8, r9 │ │ │ │ - b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ - mov r6, r3 │ │ │ │ - b 969a0 <__cxa_atexit@plt+0x8a56c> │ │ │ │ - mov r7, #32 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ 969b0 <__cxa_atexit@plt+0x8a57c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ + ldr r2, [pc, #104] @ 96f84 <__cxa_atexit@plt+0x8ab50> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + ldr r7, [r7, #20] │ │ │ │ + ldr r8, [pc, #76] @ 96f88 <__cxa_atexit@plt+0x8ab54> │ │ │ │ + add r8, pc, r8 │ │ │ │ + mov r3, r6 │ │ │ │ + str r8, [r3, #-36]! @ 0xffffffdc │ │ │ │ + ldr r9, [pc, #64] @ 96f8c <__cxa_atexit@plt+0x8ab58> │ │ │ │ + add r9, pc, r9 │ │ │ │ + str r2, [r6] │ │ │ │ + str r1, [r6, #-28] @ 0xffffffe4 │ │ │ │ + sub r1, r6, #24 │ │ │ │ + stm r1, {r0, r7, lr} │ │ │ │ + str r3, [r6, #-12] │ │ │ │ + mov r8, r6 │ │ │ │ + str r9, [r8, #-8]! │ │ │ │ + sub r7, r6, #15 │ │ │ │ + b 96c64 <__cxa_atexit@plt+0x8a830> │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r7, pc, r0, ror r2 @ │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0xfffff470 │ │ │ │ - @ instruction: 0xfffffdbc │ │ │ │ - @ instruction: 0xfffff880 │ │ │ │ - biceq r7, pc, r4, lsr r2 @ │ │ │ │ + @ instruction: 0xfffffd4c │ │ │ │ + mvneq r2, r0, asr lr │ │ │ │ + @ instruction: 0xfffffbb0 │ │ │ │ + @ instruction: 0xfffffedc │ │ │ │ + @ instruction: 0x01cf5d98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r8, r7 │ │ │ │ - ldr r3, [pc, #12] @ 969e8 <__cxa_atexit@plt+0x8a5b4> │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 96fcc <__cxa_atexit@plt+0x8ab98> │ │ │ │ + ldr r3, [pc, #36] @ 96fd4 <__cxa_atexit@plt+0x8aba0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r5, #4]! │ │ │ │ - str r3, [r5] │ │ │ │ - b 96710 <__cxa_atexit@plt+0x8a2dc> │ │ │ │ - andeq r0, r0, r4, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 96a10 <__cxa_atexit@plt+0x8a5dc> │ │ │ │ + ldr r2, [pc, #32] @ 96fd8 <__cxa_atexit@plt+0x8aba4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq r5, pc, r0, lsl #27 │ │ │ │ + strheq r2, [r5, #212]! @ 0xd4 │ │ │ │ + biceq r5, pc, ip, ror sp @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9702c <__cxa_atexit@plt+0x8abf8> │ │ │ │ + ldr r3, [pc, #56] @ 97034 <__cxa_atexit@plt+0x8ac00> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - addne r7, r3, #2 │ │ │ │ + ldr r2, [pc, #52] @ 97038 <__cxa_atexit@plt+0x8ac04> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 97024 <__cxa_atexit@plt+0x8abf0> │ │ │ │ + b 97048 <__cxa_atexit@plt+0x8ac14> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r7, pc, ip, lsl #4 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + mvneq r2, r8, ror #26 │ │ │ │ + biceq r5, pc, ip, lsl sp @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 970a4 <__cxa_atexit@plt+0x8ac70> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [pc, #76] @ 970b4 <__cxa_atexit@plt+0x8ac80> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r3, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + ldr r0, [pc, #64] @ 970b8 <__cxa_atexit@plt+0x8ac84> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r2, [r6] │ │ │ │ + mov r2, r6 │ │ │ │ + str r1, [r2, #-8]! │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9709c <__cxa_atexit@plt+0x8ac68> │ │ │ │ + b 970c8 <__cxa_atexit@plt+0x8ac94> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + mov r7, #12 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffff30 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + @ instruction: 0x01cf5c90 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldmib r5, {r9, sl} │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r8, r7 │ │ │ │ + b cf0c8 <__cxa_atexit@plt+0xc2c94> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 96a64 <__cxa_atexit@plt+0x8a630> │ │ │ │ - ldr r2, [pc, #60] @ 96a6c <__cxa_atexit@plt+0x8a638> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 97108 <__cxa_atexit@plt+0x8acd4> │ │ │ │ + ldr r3, [pc, #28] @ 97110 <__cxa_atexit@plt+0x8acdc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r1, [r5, #-4] │ │ │ │ + b 971d4 <__cxa_atexit@plt+0x8ada0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r2, r8, ror ip │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 97164 <__cxa_atexit@plt+0x8ad30> │ │ │ │ + ldr r3, [pc, #60] @ 9716c <__cxa_atexit@plt+0x8ad38> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #56] @ 97170 <__cxa_atexit@plt+0x8ad3c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ + stmib r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 96a58 <__cxa_atexit@plt+0x8a624> │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - ldr sl, [r5, #-4] │ │ │ │ - mov r8, #11 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + beq 9715c <__cxa_atexit@plt+0x8ad28> │ │ │ │ + b 9717c <__cxa_atexit@plt+0x8ad48> │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr #32 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + mvneq r2, r4, lsr ip │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 971b8 <__cxa_atexit@plt+0x8ad84> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [pc, #40] @ 971c4 <__cxa_atexit@plt+0x8ad90> │ │ │ │ + add r1, pc, r1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ - ldr sl, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, #11 │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + mov sl, r6 │ │ │ │ + str r1, [sl, #-12]! │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r8, #0 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffff40 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 97210 <__cxa_atexit@plt+0x8addc> │ │ │ │ + ldr r3, [pc, #48] @ 97218 <__cxa_atexit@plt+0x8ade4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r7} │ │ │ │ + tst r8, #3 │ │ │ │ + beq 97204 <__cxa_atexit@plt+0x8add0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 97224 <__cxa_atexit@plt+0x8adf0> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, r2, lsl r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 97294 <__cxa_atexit@plt+0x8ae60> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 972a0 <__cxa_atexit@plt+0x8ae6c> │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr lr, [pc, #96] @ 972ac <__cxa_atexit@plt+0x8ae78> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #92] @ 972b0 <__cxa_atexit@plt+0x8ae7c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr ip, [r5, #12]! │ │ │ │ + ldr r8, [pc, #72] @ 972b4 <__cxa_atexit@plt+0x8ae80> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r0, r6 │ │ │ │ + str lr, [r0, #-28]! @ 0xffffffe4 │ │ │ │ + str r7, [r6, #-20] @ 0xffffffec │ │ │ │ + str r3, [r6, #-16] │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + str r1, [r6, #-4] │ │ │ │ + str r0, [r6] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + mov r3, #32 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffecc │ │ │ │ + strdeq r2, [r5, #216]! @ 0xd8 │ │ │ │ + mvneq r2, r8, lsr #22 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 96b10 <__cxa_atexit@plt+0x8a6dc> │ │ │ │ - ldr r2, [pc, #132] @ 96b2c <__cxa_atexit@plt+0x8a6f8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9733c <__cxa_atexit@plt+0x8af08> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 97334 <__cxa_atexit@plt+0x8af00> │ │ │ │ + ldr r3, [pc, #96] @ 97344 <__cxa_atexit@plt+0x8af10> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #92] @ 97348 <__cxa_atexit@plt+0x8af14> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + sub r2, r6, #14 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [pc, #72] @ 9734c <__cxa_atexit@plt+0x8af18> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r1, [pc, #64] @ 97350 <__cxa_atexit@plt+0x8af1c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr r0, [pc, #56] @ 97354 <__cxa_atexit@plt+0x8af20> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + sub lr, r6, #16 │ │ │ │ + stm lr, {r0, r1, r7} │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r2, [r6] │ │ │ │ + sub r7, r6, #3 │ │ │ │ + b 971d4 <__cxa_atexit@plt+0x8ada0> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffeec │ │ │ │ + mvneq r2, r0, lsl #21 │ │ │ │ + mvneq r2, ip, asr sl │ │ │ │ + mvneq r2, r0, asr #26 │ │ │ │ + mvneq r2, r8, ror sl │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 973a4 <__cxa_atexit@plt+0x8af70> │ │ │ │ + ldr r3, [pc, #56] @ 973ac <__cxa_atexit@plt+0x8af78> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #52] @ 973b0 <__cxa_atexit@plt+0x8af7c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r1, [r5, #-4] │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 96b04 <__cxa_atexit@plt+0x8a6d0> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r2, r6, #12 │ │ │ │ - cmp r1, r2 │ │ │ │ - bcc 96b18 <__cxa_atexit@plt+0x8a6e4> │ │ │ │ - ldr r3, [pc, #88] @ 96b30 <__cxa_atexit@plt+0x8a6fc> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #72] @ 96b34 <__cxa_atexit@plt+0x8a700> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmib r6, {r0, r3} │ │ │ │ - str r1, [r6, #12] │ │ │ │ - sub sl, r2, #6 │ │ │ │ - mov r6, r2 │ │ │ │ - mov r8, #11 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + beq 9739c <__cxa_atexit@plt+0x8af68> │ │ │ │ + b 973bc <__cxa_atexit@plt+0x8af88> │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mov r6, #12 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r3 │ │ │ │ - mov r6, r2 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - mvneq r3, ip, lsl #6 │ │ │ │ - strheq r3, [r5, #32]! │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + strdeq r2, [r5, #144]! @ 0x90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 96b88 <__cxa_atexit@plt+0x8a754> │ │ │ │ - ldr r2, [pc, #56] @ 96b94 <__cxa_atexit@plt+0x8a760> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 973f4 <__cxa_atexit@plt+0x8afc0> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #40] @ 97400 <__cxa_atexit@plt+0x8afcc> │ │ │ │ + add r2, pc, r2 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ - ldr r1, [r5, #4] │ │ │ │ - ldr r0, [pc, #40] @ 96b98 <__cxa_atexit@plt+0x8a764> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - stmib r3, {r0, r2} │ │ │ │ - str r1, [r3, #12] │ │ │ │ + str r3, [r6] │ │ │ │ + mov sl, r6 │ │ │ │ + str r2, [sl, #-8]! │ │ │ │ add r5, r5, #8 │ │ │ │ - sub sl, r6, #6 │ │ │ │ - mov r8, #11 │ │ │ │ + mov r8, #0 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, lsl #5 │ │ │ │ - mvneq r3, ip, lsr #4 │ │ │ │ + @ instruction: 0xfffffee4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 96bfc <__cxa_atexit@plt+0x8a7c8> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #16 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 96c08 <__cxa_atexit@plt+0x8a7d4> │ │ │ │ - ldr r2, [pc, #76] @ 96c18 <__cxa_atexit@plt+0x8a7e4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 96c1c <__cxa_atexit@plt+0x8a7e8> │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 97488 <__cxa_atexit@plt+0x8b054> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 97480 <__cxa_atexit@plt+0x8b04c> │ │ │ │ + ldr lr, [pc, #96] @ 97490 <__cxa_atexit@plt+0x8b05c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #92] @ 97494 <__cxa_atexit@plt+0x8b060> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #88] @ 97498 <__cxa_atexit@plt+0x8b064> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r1, [pc, #84] @ 9749c <__cxa_atexit@plt+0x8b068> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [r7, #8] │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ + ldr r3, [r7, #12] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr sl, [pc, #68] @ 974a0 <__cxa_atexit@plt+0x8b06c> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + mov r2, r6 │ │ │ │ + str r9, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + sub r9, r6, #16 │ │ │ │ + stm r9, {r0, r3, sl} │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + str lr, [r5, #-8]! │ │ │ │ + sub r3, r6, #6 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + @ instruction: 0x01b81f44 │ │ │ │ + @ instruction: 0xffffff1c │ │ │ │ + mvneq r2, ip, lsl #24 │ │ │ │ + mvneq r2, r8, lsr r9 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 97504 <__cxa_atexit@plt+0x8b0d0> │ │ │ │ + ldr lr, [pc, #52] @ 9750c <__cxa_atexit@plt+0x8b0d8> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ 96c20 <__cxa_atexit@plt+0x8a7ec> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r5, [r9, #8] │ │ │ │ - str r1, [r9, #12] │ │ │ │ - mov r5, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r6, r9 │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r0, [r7, #20] │ │ │ │ + ldr r3, [pc, #32] @ 97510 <__cxa_atexit@plt+0x8b0dc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ + stmib r5, {r0, lr} │ │ │ │ + str r1, [r5, #12] │ │ │ │ + str r2, [r5, #16] │ │ │ │ + b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + mvneq r2, r8, ror #16 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 97554 <__cxa_atexit@plt+0x8b120> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [pc, #36] @ 97560 <__cxa_atexit@plt+0x8b12c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + stmda r6, {r2, r3} │ │ │ │ + mov r9, r6 │ │ │ │ + str r1, [r9, #-12]! │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffecc │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 975d8 <__cxa_atexit@plt+0x8b1a4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 975d0 <__cxa_atexit@plt+0x8b19c> │ │ │ │ + ldr lr, [pc, #80] @ 975e0 <__cxa_atexit@plt+0x8b1ac> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ + ldr r3, [r7, #20] │ │ │ │ + ldr r9, [pc, #60] @ 975e4 <__cxa_atexit@plt+0x8b1b0> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [pc, #56] @ 975e8 <__cxa_atexit@plt+0x8b1b4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + str r1, [r6, #-8] │ │ │ │ + stmda r6, {r0, r3} │ │ │ │ + str lr, [r5, #-8]! │ │ │ │ + mov r3, r6 │ │ │ │ + str r9, [r3, #-20]! @ 0xffffffec │ │ │ │ + str r3, [r5, #4] │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffec4 │ │ │ │ - mvneq r3, r0, lsr #3 │ │ │ │ - @ instruction: 0x01b82c4f │ │ │ │ - andeq r0, r3, r7, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #12 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 96c68 <__cxa_atexit@plt+0x8a834> │ │ │ │ - ldr r7, [pc, #52] @ 96c7c <__cxa_atexit@plt+0x8a848> │ │ │ │ - add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r8, sl} │ │ │ │ - tst r9, #3 │ │ │ │ - beq 96c5c <__cxa_atexit@plt+0x8a828> │ │ │ │ - mov r7, r9 │ │ │ │ - b 96c8c <__cxa_atexit@plt+0x8a858> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 96c80 <__cxa_atexit@plt+0x8a84c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - strheq r6, [pc, #240] @ 96d78 <__cxa_atexit@plt+0x8a944> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + @ instruction: 0xffffff18 │ │ │ │ + @ instruction: 0x01b81dcf │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 96d1c <__cxa_atexit@plt+0x8a8e8> │ │ │ │ - ldr r3, [pc, #212] @ 96d74 <__cxa_atexit@plt+0x8a940> │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq r5, pc, r8, asr #13 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 9764c <__cxa_atexit@plt+0x8b218> │ │ │ │ + ldr r3, [pc, #48] @ 97654 <__cxa_atexit@plt+0x8b220> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r7, [r7, #16] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 96d30 <__cxa_atexit@plt+0x8a8fc> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #28 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 96d64 <__cxa_atexit@plt+0x8a930> │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr r0, [r7, #3] │ │ │ │ - add r9, r6, #4 │ │ │ │ - cmp r0, #10 │ │ │ │ - ble 96d38 <__cxa_atexit@plt+0x8a904> │ │ │ │ - ldr lr, [pc, #148] @ 96d78 <__cxa_atexit@plt+0x8a944> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #144] @ 96d7c <__cxa_atexit@plt+0x8a948> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #136] @ 96d80 <__cxa_atexit@plt+0x8a94c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r8, r6, #12 │ │ │ │ - stm r8, {r1, r2, r7} │ │ │ │ - str r0, [r6, #24] │ │ │ │ - str r9, [r6, #28] │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - str lr, [r6, #4] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r8, [pc, #96] @ 96d84 <__cxa_atexit@plt+0x8a950> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [r5, #8] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + beq 97644 <__cxa_atexit@plt+0x8b210> │ │ │ │ + b 97664 <__cxa_atexit@plt+0x8b230> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #68] @ 96d88 <__cxa_atexit@plt+0x8a954> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #64] @ 96d8c <__cxa_atexit@plt+0x8a958> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + biceq r5, pc, r4, ror r6 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r2, [pc, #12] @ 97680 <__cxa_atexit@plt+0x8b24c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stmda r5, {r3, r8} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq r5, pc, r8, asr #12 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 97704 <__cxa_atexit@plt+0x8b2d0> │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [r5, #8] │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr r0, [r5, #16] │ │ │ │ + ldr lr, [pc, #88] @ 97710 <__cxa_atexit@plt+0x8b2dc> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #84] @ 97714 <__cxa_atexit@plt+0x8b2e0> │ │ │ │ add r8, pc, r8 │ │ │ │ - str r1, [r6, #12] │ │ │ │ - str r2, [r6, #16] │ │ │ │ - str r0, [r6, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r6, #28 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + stmda r6, {r0, r1, r2, r3} │ │ │ │ + ldr r0, [pc, #76] @ 97718 <__cxa_atexit@plt+0x8b2e4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r5, #4]! │ │ │ │ + str lr, [r5, #8] │ │ │ │ + mov r3, r6 │ │ │ │ + str r8, [r3, #-20]! @ 0xffffffec │ │ │ │ + str r3, [r5, #12] │ │ │ │ + ldr r3, [pc, #52] @ 9771c <__cxa_atexit@plt+0x8b2e8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #40] @ 97720 <__cxa_atexit@plt+0x8b2ec> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r0, [r0], -r4 │ │ │ │ - @ instruction: 0xfffffebc │ │ │ │ - strdeq r3, [r5, #12]! │ │ │ │ - mvneq r3, r4, lsr #1 │ │ │ │ - @ instruction: 0x01b82baf │ │ │ │ - @ instruction: 0xfffffcd4 │ │ │ │ - @ instruction: 0x01b82aeb │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r0, ror r0 │ │ │ │ + @ instruction: 0xfffffea8 │ │ │ │ + mvneq r2, ip, lsl #13 │ │ │ │ + mvneq r2, r8, ror r6 │ │ │ │ + mvneq r2, r4, asr #17 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq r5, pc, r8, asr lr @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + sub r3, r5, #24 │ │ │ │ + cmp r3, fp │ │ │ │ + bcc 97790 <__cxa_atexit@plt+0x8b35c> │ │ │ │ + ldr r3, [pc, #56] @ 97798 <__cxa_atexit@plt+0x8b364> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + str r7, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 97784 <__cxa_atexit@plt+0x8b350> │ │ │ │ + mov r7, r8 │ │ │ │ + b 977a8 <__cxa_atexit@plt+0x8b374> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + strdeq r5, [pc, #220] @ 97880 <__cxa_atexit@plt+0x8b44c> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq 97858 <__cxa_atexit@plt+0x8b424> │ │ │ │ + cmp r2, #3 │ │ │ │ + bne 978a0 <__cxa_atexit@plt+0x8b46c> │ │ │ │ + bic r2, r7, #3 │ │ │ │ + ldr r2, [r2] │ │ │ │ + ldrh r1, [r2, #-2] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #28 │ │ │ │ - cmp r2, r3 │ │ │ │ - bcc 96e2c <__cxa_atexit@plt+0x8a9f8> │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - ldr r0, [r7, #3] │ │ │ │ - add r9, r6, #4 │ │ │ │ - cmp r0, #10 │ │ │ │ - ble 96e00 <__cxa_atexit@plt+0x8a9cc> │ │ │ │ - ldr lr, [pc, #116] @ 96e3c <__cxa_atexit@plt+0x8aa08> │ │ │ │ + cmp r1, #3 │ │ │ │ + beq 97908 <__cxa_atexit@plt+0x8b4d4> │ │ │ │ + cmp r1, #4 │ │ │ │ + beq 978e0 <__cxa_atexit@plt+0x8b4ac> │ │ │ │ + cmp r1, #5 │ │ │ │ + bne 97930 <__cxa_atexit@plt+0x8b4fc> │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 97998 <__cxa_atexit@plt+0x8b564> │ │ │ │ + ldr r2, [pc, #472] @ 979d4 <__cxa_atexit@plt+0x8b5a0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #468] @ 979d8 <__cxa_atexit@plt+0x8b5a4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ 96e40 <__cxa_atexit@plt+0x8aa0c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ 96e44 <__cxa_atexit@plt+0x8aa10> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r8, r6, #12 │ │ │ │ - stm r8, {r1, r2, r7} │ │ │ │ - str r0, [r6, #24] │ │ │ │ - str r9, [r6, #28] │ │ │ │ + ldr r0, [r7, #1] │ │ │ │ + ldr r1, [r7, #5] │ │ │ │ + ldr r8, [pc, #456] @ 979dc <__cxa_atexit@plt+0x8b5a8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + mov r9, r6 │ │ │ │ + str r2, [r9, #-36]! @ 0xffffffdc │ │ │ │ + str r9, [r6] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #-20]! @ 0xffffffec │ │ │ │ + stm r5, {r2, r9} │ │ │ │ + str r1, [r6, #-8] │ │ │ │ + str r0, [r6, #-12] │ │ │ │ + str r0, [r6, #-28] @ 0xffffffe4 │ │ │ │ + str r1, [r6, #-24] @ 0xffffffe8 │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + str r8, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #400] @ 979e0 <__cxa_atexit@plt+0x8b5ac> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #2 │ │ │ │ + b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 97974 <__cxa_atexit@plt+0x8b540> │ │ │ │ + ldr r2, [pc, #320] @ 979b0 <__cxa_atexit@plt+0x8b57c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #316] @ 979b4 <__cxa_atexit@plt+0x8b580> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ - str lr, [r6, #4] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + ldr r7, [r7, #14] │ │ │ │ + mov r1, r6 │ │ │ │ + str r2, [r1, #-20]! @ 0xffffffec │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r3, [r6, #-8] │ │ │ │ + str lr, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ 96e48 <__cxa_atexit@plt+0x8aa14> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ 96e4c <__cxa_atexit@plt+0x8aa18> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r1, [r6, #12] │ │ │ │ - str r2, [r6, #16] │ │ │ │ - str r0, [r6, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r6, #28 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffdd8 │ │ │ │ - mvneq r3, r8, lsl r0 │ │ │ │ - mvneq r2, r0, asr #31 │ │ │ │ - @ instruction: 0xfffffc0c │ │ │ │ - @ instruction: 0x01b82a23 │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov sl, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #12 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 96eac <__cxa_atexit@plt+0x8aa78> │ │ │ │ - ldr r7, [pc, #80] @ 96ecc <__cxa_atexit@plt+0x8aa98> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #76] @ 96ed0 <__cxa_atexit@plt+0x8aa9c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #129 @ 0x81 │ │ │ │ - str r7, [r3, #-12] │ │ │ │ - stmdb r3, {r2, sl} │ │ │ │ - tst r9, #3 │ │ │ │ - beq 96ea0 <__cxa_atexit@plt+0x8aa6c> │ │ │ │ - mov r7, r9 │ │ │ │ - b 96c8c <__cxa_atexit@plt+0x8a858> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 97980 <__cxa_atexit@plt+0x8b54c> │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + ldr r7, [r7, #15] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + sub r2, r6, #15 │ │ │ │ + ldr lr, [pc, #248] @ 979c0 <__cxa_atexit@plt+0x8b58c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [pc, #244] @ 979c4 <__cxa_atexit@plt+0x8b590> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r6, {r1, r3, r7, lr} │ │ │ │ + str r2, [r6] │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 96ed4 <__cxa_atexit@plt+0x8aaa0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #28] @ 96ed8 <__cxa_atexit@plt+0x8aaa4> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #129 @ 0x81 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 9798c <__cxa_atexit@plt+0x8b558> │ │ │ │ + ldr r3, [pc, #220] @ 979d0 <__cxa_atexit@plt+0x8b59c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + stmda r6, {r3, r7} │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffe0c │ │ │ │ - mvneq r2, r4, lsr pc │ │ │ │ - biceq r6, pc, ip, ror #26 │ │ │ │ - strdeq r2, [r5, #236]! @ 0xec │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - mov sl, r9 │ │ │ │ - mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ 96f00 <__cxa_atexit@plt+0x8aacc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - add r8, r3, #2 │ │ │ │ - b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r6, pc, r4, lsr sp @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 96f54 <__cxa_atexit@plt+0x8ab20> │ │ │ │ - ldr r2, [pc, #60] @ 96f5c <__cxa_atexit@plt+0x8ab28> │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 97974 <__cxa_atexit@plt+0x8b540> │ │ │ │ + ldr r2, [pc, #156] @ 979b8 <__cxa_atexit@plt+0x8b584> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r2, [r3] │ │ │ │ + ldr lr, [pc, #152] @ 979bc <__cxa_atexit@plt+0x8b588> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r7, #1] │ │ │ │ + b 97880 <__cxa_atexit@plt+0x8b44c> │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 979a4 <__cxa_atexit@plt+0x8b570> │ │ │ │ + ldr r8, [pc, #132] @ 979c8 <__cxa_atexit@plt+0x8b594> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #128] @ 979cc <__cxa_atexit@plt+0x8b598> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r1, [r7, #1] │ │ │ │ + ldr r7, [r7, #5] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + mov r2, r6 │ │ │ │ + str r8, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + sub r8, r6, #16 │ │ │ │ + stm r8, {r3, r7, lr} │ │ │ │ + stmda r6, {r1, r2} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mov r3, #28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffed08 │ │ │ │ + mvneq r2, r8, lsr r7 │ │ │ │ + @ instruction: 0xffffed58 │ │ │ │ + mvneq r2, ip, lsl #13 │ │ │ │ + mvneq r2, r0, ror #13 │ │ │ │ + mvneq r2, r4, asr #14 │ │ │ │ + @ instruction: 0xffffeca4 │ │ │ │ + mvneq r2, r8, ror #12 │ │ │ │ + strheq r2, [r5, #100]! @ 0x64 │ │ │ │ + @ instruction: 0xfffff180 │ │ │ │ + @ instruction: 0xfffff6e8 │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + mvneq r2, r8, lsl #16 │ │ │ │ + biceq r5, pc, r4, lsr #23 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #12] │ │ │ │ + str r7, [r5, #12] │ │ │ │ + str r3, [r5] │ │ │ │ + b 97a00 <__cxa_atexit@plt+0x8b5cc> │ │ │ │ + ldr r0, [pc, #20] @ 97a1c <__cxa_atexit@plt+0x8b5e8> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r5, #-4]! │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq 96f48 <__cxa_atexit@plt+0x8ab14> │ │ │ │ - ldr r3, [pc, #40] @ 96f60 <__cxa_atexit@plt+0x8ab2c> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #1 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - mov r8, #11 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + ldreq r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r5, pc, r8, ror #22 │ │ │ │ + andeq r0, r0, r5, lsl #2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 97a64 <__cxa_atexit@plt+0x8b630> │ │ │ │ + ldr r3, [pc, #76] @ 97a90 <__cxa_atexit@plt+0x8b65c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + ldr r2, [r7, #6] │ │ │ │ + str r3, [r5, #4]! │ │ │ │ + str r2, [r5, #12] │ │ │ │ + ldr r3, [pc, #56] @ 97a94 <__cxa_atexit@plt+0x8b660> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #2 │ │ │ │ + b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ + ldr r7, [pc, #32] @ 97a8c <__cxa_atexit@plt+0x8b658> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #4]! │ │ │ │ + tst sl, #3 │ │ │ │ + beq 97a80 <__cxa_atexit@plt+0x8b64c> │ │ │ │ + mov r7, sl │ │ │ │ + b 97ab8 <__cxa_atexit@plt+0x8b684> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r7, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r2, r0, lsr lr │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 96f88 <__cxa_atexit@plt+0x8ab54> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add sl, r3, #1 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + strdeq r2, [r5, #92]! @ 0x5c │ │ │ │ + strdeq r5, [pc, #160] @ 97b40 <__cxa_atexit@plt+0x8b70c> │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + b 97a00 <__cxa_atexit@plt+0x8b5cc> │ │ │ │ + ldrdeq r5, [pc, #172] @ 97b60 <__cxa_atexit@plt+0x8b72c> │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 97ae4 <__cxa_atexit@plt+0x8b6b0> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r2, [r7, #6] │ │ │ │ + ldr r0, [pc, #32] @ 97af4 <__cxa_atexit@plt+0x8b6c0> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r3, [r5, #12] │ │ │ │ add r5, r5, #4 │ │ │ │ - mov r8, #11 │ │ │ │ - b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - strdeq r2, [r5, #212]! @ 0xd4 │ │ │ │ - biceq r6, pc, r8, lsl #19 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - mov r9, r6 │ │ │ │ - sub r7, r5, #4 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 9702c <__cxa_atexit@plt+0x8abf8> │ │ │ │ - ldr r6, [pc, #160] @ 97054 <__cxa_atexit@plt+0x8ac20> │ │ │ │ - add r6, pc, r6 │ │ │ │ - str r6, [r7] │ │ │ │ - ands r6, r8, #3 │ │ │ │ - beq 97000 <__cxa_atexit@plt+0x8abcc> │ │ │ │ - cmp r6, #2 │ │ │ │ - bne 97014 <__cxa_atexit@plt+0x8abe0> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 97040 <__cxa_atexit@plt+0x8ac0c> │ │ │ │ - ldr r7, [pc, #132] @ 97064 <__cxa_atexit@plt+0x8ac30> │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [pc, #4] @ 97af0 <__cxa_atexit@plt+0x8b6bc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + bx r0 │ │ │ │ + strdeq r0, [r0], -r8 │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r2 │ │ │ │ + bhi 97b50 <__cxa_atexit@plt+0x8b71c> │ │ │ │ + ldr r1, [r5] │ │ │ │ + ldr r0, [pc, #80] @ 97b6c <__cxa_atexit@plt+0x8b738> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r2, [pc, #76] @ 97b70 <__cxa_atexit@plt+0x8b73c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #72] @ 97b74 <__cxa_atexit@plt+0x8b740> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r8, [r6, #-8] │ │ │ │ + str r3, [r6, #-4] │ │ │ │ + str r1, [r6] │ │ │ │ + str r0, [r5, #4]! │ │ │ │ + mov r0, r6 │ │ │ │ + str r2, [r0, #-16]! │ │ │ │ + str r0, [r5, #4] │ │ │ │ + mov r8, lr │ │ │ │ + b 1b35500 <__cxa_atexit@plt+0x1b290cc> │ │ │ │ + ldr r7, [pc, #32] @ 97b78 <__cxa_atexit@plt+0x8b744> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #128] @ 97068 <__cxa_atexit@plt+0x8ac34> │ │ │ │ + mov r2, #20 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + @ instruction: 0xfffffae8 │ │ │ │ + @ instruction: 0x01b81855 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + strdeq r5, [pc, #24] @ 97b9c <__cxa_atexit@plt+0x8b768> │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r8, [r5, #8] │ │ │ │ + str r7, [r5, #12] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 97af8 <__cxa_atexit@plt+0x8b6c4> │ │ │ │ + ldrdeq r5, [pc, #16] @ 97bb0 <__cxa_atexit@plt+0x8b77c> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 97bbc <__cxa_atexit@plt+0x8b788> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r8, #2] │ │ │ │ - str r7, [r9, #4]! │ │ │ │ - str r2, [r9, #8] │ │ │ │ - mov r7, r8 │ │ │ │ - mov r8, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r6, r9 │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r9, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq r5, pc, r8, lsr #3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ + biceq r5, pc, ip, ror r1 @ │ │ │ │ + andeq r0, r0, r4, lsl #3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bhi 97c38 <__cxa_atexit@plt+0x8b804> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [pc, #72] @ 97c50 <__cxa_atexit@plt+0x8b81c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r6] │ │ │ │ + ldr r1, [pc, #64] @ 97c54 <__cxa_atexit@plt+0x8b820> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r6, #-8] │ │ │ │ + str r7, [r6, #-12] │ │ │ │ + str r3, [r6, #-16] │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + mov r7, r6 │ │ │ │ + str r2, [r7, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r6, #-4] │ │ │ │ + sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 9705c <__cxa_atexit@plt+0x8ac28> │ │ │ │ + ldr r3, [pc, #24] @ 97c58 <__cxa_atexit@plt+0x8b824> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #28 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + @ instruction: 0xfffff3dc │ │ │ │ + mvneq r2, r4, lsr #7 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #108 @ 0x6c │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97d78 <__cxa_atexit@plt+0x8b944> │ │ │ │ + ldr r0, [pc, #272] @ 97d90 <__cxa_atexit@plt+0x8b95c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r1, [pc, #268] @ 97d94 <__cxa_atexit@plt+0x8b960> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [pc, #264] @ 97d98 <__cxa_atexit@plt+0x8b964> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #60] @ 97060 <__cxa_atexit@plt+0x8ac2c> │ │ │ │ + ldr r9, [pc, #260] @ 97d9c <__cxa_atexit@plt+0x8b968> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr lr, [pc, #256] @ 97da0 <__cxa_atexit@plt+0x8b96c> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r8, [r6] │ │ │ │ + ldr r2, [pc, #248] @ 97da4 <__cxa_atexit@plt+0x8b970> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + str r2, [r6, #-12] │ │ │ │ + ldr r2, [pc, #236] @ 97da8 <__cxa_atexit@plt+0x8b974> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r6, #-24] @ 0xffffffe8 │ │ │ │ + ldr r2, [pc, #228] @ 97dac <__cxa_atexit@plt+0x8b978> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r6, #-56] @ 0xffffffc8 │ │ │ │ + sub r2, r6, #22 │ │ │ │ + stmdb r6, {r0, r2} │ │ │ │ + sub r0, r6, #55 @ 0x37 │ │ │ │ + str r0, [r6, #-16] │ │ │ │ + ldr r0, [pc, #204] @ 97db0 <__cxa_atexit@plt+0x8b97c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ - mov r6, r9 │ │ │ │ + add r2, r0, #105 @ 0x69 │ │ │ │ + add r2, r2, #256 @ 0x100 │ │ │ │ + str r2, [r6, #-28] @ 0xffffffe4 │ │ │ │ + add r2, r0, #65 @ 0x41 │ │ │ │ + add r2, r2, #256 @ 0x100 │ │ │ │ + ldr r3, [pc, #180] @ 97db4 <__cxa_atexit@plt+0x8b980> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r2, [r6, #-36] @ 0xffffffdc │ │ │ │ + add r0, r0, #25 │ │ │ │ + add r0, r0, #2048 @ 0x800 │ │ │ │ + ldr r2, [pc, #164] @ 97db8 <__cxa_atexit@plt+0x8b984> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r0, [r6, #-32] @ 0xffffffe0 │ │ │ │ + str r0, [r6, #-40] @ 0xffffffd8 │ │ │ │ + ldr r0, [pc, #152] @ 97dbc <__cxa_atexit@plt+0x8b988> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r1, [r6, #-60] @ 0xffffffc4 │ │ │ │ + ldr r1, [pc, #144] @ 97dc0 <__cxa_atexit@plt+0x8b98c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r7, [r6, #-72] @ 0xffffffb8 │ │ │ │ + str r9, [r6, #-84] @ 0xffffffac │ │ │ │ + str lr, [r6, #-96] @ 0xffffffa0 │ │ │ │ + mov r7, r6 │ │ │ │ + str r3, [r7, #-68]! @ 0xffffffbc │ │ │ │ + str r7, [r6, #-20] @ 0xffffffec │ │ │ │ + mov r7, r6 │ │ │ │ + str r2, [r7, #-80]! @ 0xffffffb0 │ │ │ │ + str r7, [r6, #-44] @ 0xffffffd4 │ │ │ │ + mov r7, r6 │ │ │ │ + str r0, [r7, #-92]! @ 0xffffffa4 │ │ │ │ + str r7, [r6, #-48] @ 0xffffffd0 │ │ │ │ + mov r7, r6 │ │ │ │ + str r1, [r7, #-104]! @ 0xffffff98 │ │ │ │ + str r7, [r6, #-52] @ 0xffffffcc │ │ │ │ + sub r7, r6, #7 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 97058 <__cxa_atexit@plt+0x8ac24> │ │ │ │ + ldr r7, [pc, #68] @ 97dc4 <__cxa_atexit@plt+0x8b990> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #108 @ 0x6c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r6, r9 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mov r5, #12 │ │ │ │ - str r5, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r8 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r6, pc, r0, lsl #24 │ │ │ │ - biceq r6, pc, r4, lsl #18 │ │ │ │ - strdeq r6, [pc, #140] @ 970f4 <__cxa_atexit@plt+0x8acc0> │ │ │ │ - @ instruction: 0xffffff28 │ │ │ │ - @ instruction: 0x01b8284f │ │ │ │ - biceq r6, pc, ip, lsr #17 │ │ │ │ + @ instruction: 0xfffffac8 │ │ │ │ + @ instruction: 0x01b81682 │ │ │ │ + @ instruction: 0x01b816c7 │ │ │ │ + @ instruction: 0x01b8169f │ │ │ │ + @ instruction: 0x01b81670 │ │ │ │ + mvneq r2, ip, lsr #6 │ │ │ │ + mvneq r2, r0, lsr #6 │ │ │ │ + mvneq r2, r8, lsl r3 │ │ │ │ + mvneq r2, ip, asr #1 │ │ │ │ + @ instruction: 0xffffe800 │ │ │ │ + @ instruction: 0xffffe7b4 │ │ │ │ + @ instruction: 0xffffe76c │ │ │ │ + @ instruction: 0xffffe728 │ │ │ │ + biceq r5, pc, r0, lsr #16 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ - and r6, r7, #3 │ │ │ │ - cmp r6, #2 │ │ │ │ - bne 970bc <__cxa_atexit@plt+0x8ac88> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 970d8 <__cxa_atexit@plt+0x8aca4> │ │ │ │ - ldr r3, [pc, #76] @ 970ec <__cxa_atexit@plt+0x8acb8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #72] @ 970f0 <__cxa_atexit@plt+0x8acbc> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r2, [r7, #2] │ │ │ │ - str r3, [r9, #4]! │ │ │ │ - str r2, [r9, #8] │ │ │ │ - add r5, r5, #4 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #32] @ 970e4 <__cxa_atexit@plt+0x8acb0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #24] @ 970e8 <__cxa_atexit@plt+0x8acb4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - mov r6, r9 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97dfc <__cxa_atexit@plt+0x8b9c8> │ │ │ │ + ldr r7, [pc, #40] @ 97e14 <__cxa_atexit@plt+0x8b9e0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ + ldr r7, [pc, #20] @ 97e18 <__cxa_atexit@plt+0x8b9e4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r6, pc, ip, asr r8 @ │ │ │ │ - biceq r6, pc, r0, asr r8 @ │ │ │ │ - @ instruction: 0xfffffe68 │ │ │ │ - @ instruction: 0x01b8278f │ │ │ │ - andeq r0, r2, pc │ │ │ │ + bx r0 │ │ │ │ + mvneq r2, ip, asr #4 │ │ │ │ + biceq r5, pc, ip, lsr #15 │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 97138 <__cxa_atexit@plt+0x8ad04> │ │ │ │ - ldr r7, [pc, #52] @ 9714c <__cxa_atexit@plt+0x8ad18> │ │ │ │ - add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r9} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 9712c <__cxa_atexit@plt+0x8acf8> │ │ │ │ - mov r7, r8 │ │ │ │ - b 9715c <__cxa_atexit@plt+0x8ad28> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97e58 <__cxa_atexit@plt+0x8ba24> │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #44] @ 97e70 <__cxa_atexit@plt+0x8ba3c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r6, {r3, r8, r9, sl} │ │ │ │ + str r7, [r6] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #15 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97150 <__cxa_atexit@plt+0x8ad1c> │ │ │ │ + ldr r7, [pc, #20] @ 97e74 <__cxa_atexit@plt+0x8ba40> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, pc, r0, lsl fp @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - and r1, r2, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 971a0 <__cxa_atexit@plt+0x8ad6c> │ │ │ │ - ldr r3, [pc, #160] @ 9721c <__cxa_atexit@plt+0x8ade8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r2, #2] │ │ │ │ - stm r5, {r3, r8} │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 971cc <__cxa_atexit@plt+0x8ad98> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 971fc <__cxa_atexit@plt+0x8adc8> │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ - ldr r2, [pc, #104] @ 97210 <__cxa_atexit@plt+0x8addc> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 971d4 <__cxa_atexit@plt+0x8ada0> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 971e8 <__cxa_atexit@plt+0x8adb4> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + mvneq r2, r8, lsl r2 │ │ │ │ + biceq r5, pc, r4, asr r7 @ │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97eb4 <__cxa_atexit@plt+0x8ba80> │ │ │ │ + ldr r7, [r5] │ │ │ │ + ldr r3, [pc, #44] @ 97ecc <__cxa_atexit@plt+0x8ba98> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmdb r6, {r3, r8, r9, sl} │ │ │ │ + str r7, [r6] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #14 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #20] @ 97ed0 <__cxa_atexit@plt+0x8ba9c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 97218 <__cxa_atexit@plt+0x8ade4> │ │ │ │ + mvneq r2, r4, lsr #3 │ │ │ │ + strdeq r5, [pc, #108] @ 97f44 <__cxa_atexit@plt+0x8bb10> │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97f08 <__cxa_atexit@plt+0x8bad4> │ │ │ │ + ldr r7, [pc, #40] @ 97f20 <__cxa_atexit@plt+0x8baec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + stmda r6, {r7, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 97214 <__cxa_atexit@plt+0x8ade0> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [pc, #20] @ 97f24 <__cxa_atexit@plt+0x8baf0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 97220 <__cxa_atexit@plt+0x8adec> │ │ │ │ + mvneq r2, r8, lsr #2 │ │ │ │ + biceq r5, pc, ip, lsr #13 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97f5c <__cxa_atexit@plt+0x8bb28> │ │ │ │ + ldr r7, [pc, #40] @ 97f74 <__cxa_atexit@plt+0x8bb40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - strheq r0, [r0], -ip │ │ │ │ - ldrdeq r2, [r5, #224]! @ 0xe0 │ │ │ │ - mvneq r2, r8, ror #29 │ │ │ │ - andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq r2, r4, asr #29 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 97248 <__cxa_atexit@plt+0x8ae14> │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ - ldr r7, [pc, #12] @ 9725c <__cxa_atexit@plt+0x8ae28> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #3 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [pc, #20] @ 97f78 <__cxa_atexit@plt+0x8bb44> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, ror lr │ │ │ │ + ldrdeq r2, [r5, #8]! │ │ │ │ + biceq r5, pc, ip, asr r6 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 97294 <__cxa_atexit@plt+0x8ae60> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 97298 <__cxa_atexit@plt+0x8ae64> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #2 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - addeq r3, r2, #1 │ │ │ │ - mov r7, r3 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 97fb0 <__cxa_atexit@plt+0x8bb7c> │ │ │ │ + ldr r7, [pc, #40] @ 97fc8 <__cxa_atexit@plt+0x8bb94> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 97fcc <__cxa_atexit@plt+0x8bb98> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, asr lr │ │ │ │ - mvneq r2, r8, asr #28 │ │ │ │ + mvneq r2, r8, lsl #1 │ │ │ │ + biceq r5, pc, ip, lsl #12 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 972e0 <__cxa_atexit@plt+0x8aeac> │ │ │ │ - ldr r7, [pc, #52] @ 972f4 <__cxa_atexit@plt+0x8aec0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r9} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 972d4 <__cxa_atexit@plt+0x8aea0> │ │ │ │ - mov r7, r8 │ │ │ │ - b 97304 <__cxa_atexit@plt+0x8aed0> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 98004 <__cxa_atexit@plt+0x8bbd0> │ │ │ │ + ldr r7, [pc, #40] @ 9801c <__cxa_atexit@plt+0x8bbe8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + stmda r6, {r7, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 972f8 <__cxa_atexit@plt+0x8aec4> │ │ │ │ + ldr r7, [pc, #20] @ 98020 <__cxa_atexit@plt+0x8bbec> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, pc, ip, ror #18 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - and r1, r2, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 97348 <__cxa_atexit@plt+0x8af14> │ │ │ │ - ldr r3, [pc, #140] @ 973b0 <__cxa_atexit@plt+0x8af7c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r2, #2] │ │ │ │ - stm r5, {r3, r8} │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 97388 <__cxa_atexit@plt+0x8af54> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 97374 <__cxa_atexit@plt+0x8af40> │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b884bc <__cxa_atexit@plt+0x1b7c088> │ │ │ │ - ldr r2, [pc, #84] @ 973a4 <__cxa_atexit@plt+0x8af70> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 97390 <__cxa_atexit@plt+0x8af5c> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 97374 <__cxa_atexit@plt+0x8af40> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ 973a8 <__cxa_atexit@plt+0x8af74> │ │ │ │ + mvneq r2, r8, lsr r0 │ │ │ │ + strheq r5, [pc, #92] @ 98084 <__cxa_atexit@plt+0x8bc50> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 98058 <__cxa_atexit@plt+0x8bc24> │ │ │ │ + ldr r7, [pc, #40] @ 98070 <__cxa_atexit@plt+0x8bc3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #20] @ 98074 <__cxa_atexit@plt+0x8bc40> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 973ac <__cxa_atexit@plt+0x8af78> │ │ │ │ + mvneq r1, r8, ror #30 │ │ │ │ + biceq r5, pc, ip, ror #10 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 980ac <__cxa_atexit@plt+0x8bc78> │ │ │ │ + ldr r7, [pc, #40] @ 980c4 <__cxa_atexit@plt+0x8bc90> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + stmda r6, {r7, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsr #1 │ │ │ │ - @ instruction: 0x01e52a9c │ │ │ │ - mvneq r2, r4, asr #20 │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 973d8 <__cxa_atexit@plt+0x8afa4> │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r9, [r7, #2] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b884bc <__cxa_atexit@plt+0x1b7c088> │ │ │ │ - ldr r7, [pc, #12] @ 973ec <__cxa_atexit@plt+0x8afb8> │ │ │ │ + ldr r7, [pc, #20] @ 980c8 <__cxa_atexit@plt+0x8bc94> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r8, lsl pc │ │ │ │ + biceq r5, pc, ip, lsl r5 @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 98100 <__cxa_atexit@plt+0x8bccc> │ │ │ │ + ldr r7, [pc, #40] @ 98118 <__cxa_atexit@plt+0x8bce4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, lsr sl │ │ │ │ + ldr r7, [pc, #20] @ 9811c <__cxa_atexit@plt+0x8bce8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + strheq r1, [r5, #232]! @ 0xe8 │ │ │ │ + biceq r5, pc, ip, asr #9 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 97424 <__cxa_atexit@plt+0x8aff0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 97428 <__cxa_atexit@plt+0x8aff4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - addeq r3, r2, #2 │ │ │ │ - mov r7, r3 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 98154 <__cxa_atexit@plt+0x8bd20> │ │ │ │ + ldr r7, [pc, #40] @ 9816c <__cxa_atexit@plt+0x8bd38> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + stmda r6, {r7, r8} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldrdeq r2, [r5, #156]! @ 0x9c │ │ │ │ - mvneq r2, r0, lsl sl │ │ │ │ + ldr r7, [pc, #20] @ 98170 <__cxa_atexit@plt+0x8bd3c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r8, ror #28 │ │ │ │ + biceq r5, pc, ip, ror r4 @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 97470 <__cxa_atexit@plt+0x8b03c> │ │ │ │ - ldr r7, [pc, #52] @ 97484 <__cxa_atexit@plt+0x8b050> │ │ │ │ - add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r8} │ │ │ │ - tst r9, #3 │ │ │ │ - beq 97464 <__cxa_atexit@plt+0x8b030> │ │ │ │ - mov r7, r9 │ │ │ │ - b 97494 <__cxa_atexit@plt+0x8b060> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r6, r7 │ │ │ │ + bhi 981a8 <__cxa_atexit@plt+0x8bd74> │ │ │ │ + ldr r7, [pc, #40] @ 981c0 <__cxa_atexit@plt+0x8bd8c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + stmda r6, {r7, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97488 <__cxa_atexit@plt+0x8b054> │ │ │ │ + ldr r7, [pc, #20] @ 981c4 <__cxa_atexit@plt+0x8bd90> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, pc, r0, ror #15 │ │ │ │ + mvneq r1, r0, lsr #28 │ │ │ │ + biceq r5, pc, ip, lsr #8 │ │ │ │ + @ instruction: 0x01b811d1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - and r1, r2, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 974cc <__cxa_atexit@plt+0x8b098> │ │ │ │ - ldr r3, [pc, #128] @ 97534 <__cxa_atexit@plt+0x8b100> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r2, #2] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 974f8 <__cxa_atexit@plt+0x8b0c4> │ │ │ │ - b 97540 <__cxa_atexit@plt+0x8b10c> │ │ │ │ - ldr r2, [pc, #84] @ 97528 <__cxa_atexit@plt+0x8b0f4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 97500 <__cxa_atexit@plt+0x8b0cc> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 97514 <__cxa_atexit@plt+0x8b0e0> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 97530 <__cxa_atexit@plt+0x8b0fc> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ + @ instruction: 0x01b8120d │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9752c <__cxa_atexit@plt+0x8b0f8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ + @ instruction: 0x01b8123f │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, r1 │ │ │ │ add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #3 │ │ │ │ - mvneq r2, r0, asr #17 │ │ │ │ - mvneq r2, r0, lsl r9 │ │ │ │ - andeq r0, r0, r8, lsl #1 │ │ │ │ + @ instruction: 0x01b81272 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r2, r4 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b812a6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 975a0 <__cxa_atexit@plt+0x8b16c> │ │ │ │ - ldr r2, [pc, #132] @ 975d8 <__cxa_atexit@plt+0x8b1a4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - stm r5, {r2, r7} │ │ │ │ - tst r3, #3 │ │ │ │ - beq 975b4 <__cxa_atexit@plt+0x8b180> │ │ │ │ - ldr r2, [pc, #108] @ 975dc <__cxa_atexit@plt+0x8b1a8> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r3, #3] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 975c0 <__cxa_atexit@plt+0x8b18c> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - cmp r3, r7 │ │ │ │ - bge 975c8 <__cxa_atexit@plt+0x8b194> │ │ │ │ - ldr r7, [pc, #72] @ 975e0 <__cxa_atexit@plt+0x8b1ac> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ + andeq r0, r3, r2 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 975e4 <__cxa_atexit@plt+0x8b1b0> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + @ instruction: 0x01b812db │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r4, r2 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + @ instruction: 0x01b81310 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r5, r4 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + @ instruction: 0x01b81345 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 975e8 <__cxa_atexit@plt+0x8b1b4> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ + @ instruction: 0x01b81379 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r4 │ │ │ │ add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - andeq r0, r0, r8, ror #1 │ │ │ │ - mvneq r2, r0, lsl #17 │ │ │ │ - mvneq r2, r4, lsr r8 │ │ │ │ - mvneq r2, ip, lsl #16 │ │ │ │ + @ instruction: 0x01b813ac │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #76] @ 97648 <__cxa_atexit@plt+0x8b214> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97630 <__cxa_atexit@plt+0x8b1fc> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - cmp r3, r7 │ │ │ │ - bge 97638 <__cxa_atexit@plt+0x8b204> │ │ │ │ - ldr r7, [pc, #36] @ 9764c <__cxa_atexit@plt+0x8b218> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ + andeq r0, r2, r2 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + @ instruction: 0x01b813e1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r3, r2 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97650 <__cxa_atexit@plt+0x8b21c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ + @ instruction: 0x01b81418 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r4, r4 │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - strdeq r2, [r5, #112]! @ 0x70 │ │ │ │ - @ instruction: 0x01e5279c │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 97688 <__cxa_atexit@plt+0x8b254> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r8 │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98334 <__cxa_atexit@plt+0x8bf00> │ │ │ │ + ldr r3, [pc, #40] @ 9834c <__cxa_atexit@plt+0x8bf18> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr r7, [pc, #20] @ 9768c <__cxa_atexit@plt+0x8b258> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - cmp r1, r2 │ │ │ │ - addlt r7, r3, #1 │ │ │ │ + stmib r7, {r3, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - strheq r2, [r5, #116]! @ 0x74 │ │ │ │ - mvneq r2, r4, ror #14 │ │ │ │ + ldr r7, [pc, #20] @ 98350 <__cxa_atexit@plt+0x8bf1c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r8, ror sl │ │ │ │ + biceq r5, pc, ip, lsr r3 @ │ │ │ │ + andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 976c4 <__cxa_atexit@plt+0x8b290> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 976c8 <__cxa_atexit@plt+0x8b294> │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9838c <__cxa_atexit@plt+0x8bf58> │ │ │ │ + ldr r3, [pc, #40] @ 983a4 <__cxa_atexit@plt+0x8bf70> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #2 │ │ │ │ + stmib r7, {r3, r8, r9} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 983a8 <__cxa_atexit@plt+0x8bf74> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r0, lsr #20 │ │ │ │ + biceq r5, pc, r4, ror #5 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 983e4 <__cxa_atexit@plt+0x8bfb0> │ │ │ │ + ldr r3, [pc, #40] @ 983fc <__cxa_atexit@plt+0x8bfc8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmib r7, {r3, r8, r9, sl} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 98400 <__cxa_atexit@plt+0x8bfcc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r0, lsr fp │ │ │ │ + @ instruction: 0x01cf5294 │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9843c <__cxa_atexit@plt+0x8c008> │ │ │ │ + ldr r3, [pc, #40] @ 98454 <__cxa_atexit@plt+0x8c020> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmib r7, {r3, r8, r9, sl} │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r7, r6, #11 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 98458 <__cxa_atexit@plt+0x8c024> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r1, [r5, #168]! @ 0xa8 │ │ │ │ + biceq r5, pc, ip, lsr r2 @ │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9849c <__cxa_atexit@plt+0x8c068> │ │ │ │ + ldr r3, [pc, #48] @ 984b4 <__cxa_atexit@plt+0x8c080> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r2, [r5] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - addeq r3, r2, #1 │ │ │ │ - mov r7, r3 │ │ │ │ + stmib r7, {r3, r8, r9, sl} │ │ │ │ + str r2, [r7, #20] │ │ │ │ + sub r7, r6, #15 │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, ror r7 │ │ │ │ - mvneq r2, r4, lsr r7 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + ldr r7, [pc, #20] @ 984b8 <__cxa_atexit@plt+0x8c084> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r4, ror sl │ │ │ │ + biceq r5, pc, r4, ror #3 │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 97748 <__cxa_atexit@plt+0x8b314> │ │ │ │ - ldr r3, [pc, #108] @ 97758 <__cxa_atexit@plt+0x8b324> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r7, r5 │ │ │ │ - str r3, [r7, #-8]! │ │ │ │ - str r8, [r7, #4] │ │ │ │ - ands r3, r9, #3 │ │ │ │ - beq 9772c <__cxa_atexit@plt+0x8b2f8> │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9773c <__cxa_atexit@plt+0x8b308> │ │ │ │ - ldr r3, [pc, #72] @ 9775c <__cxa_atexit@plt+0x8b328> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r9, #2] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - stmib r5, {r2, r9} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97740 <__cxa_atexit@plt+0x8b30c> │ │ │ │ - b 977bc <__cxa_atexit@plt+0x8b388> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r5, r7 │ │ │ │ - mov r7, r9 │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 984fc <__cxa_atexit@plt+0x8c0c8> │ │ │ │ + ldr r3, [pc, #48] @ 98514 <__cxa_atexit@plt+0x8c0e0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + stmib r7, {r3, r8, r9, sl} │ │ │ │ + str r2, [r7, #20] │ │ │ │ + sub r7, r6, #15 │ │ │ │ bx r0 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #20] @ 98518 <__cxa_atexit@plt+0x8c0e4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r4, lsl sl │ │ │ │ + biceq r5, pc, r4, lsl #3 │ │ │ │ + andeq r0, r5, r9, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98564 <__cxa_atexit@plt+0x8c130> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [pc, #48] @ 9857c <__cxa_atexit@plt+0x8c148> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + stmib r7, {r1, r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97760 <__cxa_atexit@plt+0x8b32c> │ │ │ │ + ldr r7, [pc, #20] @ 98580 <__cxa_atexit@plt+0x8c14c> │ │ │ │ add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, ror r0 │ │ │ │ - andeq r0, r0, r4, lsr #1 │ │ │ │ - biceq r6, pc, ip, lsl #10 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - and r2, r3, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 977a0 <__cxa_atexit@plt+0x8b36c> │ │ │ │ - ldr r2, [r3, #2] │ │ │ │ - ldr r1, [pc, #36] @ 977b0 <__cxa_atexit@plt+0x8b37c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - str r1, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 977a8 <__cxa_atexit@plt+0x8b374> │ │ │ │ - b 977bc <__cxa_atexit@plt+0x8b388> │ │ │ │ - add r5, r5, #8 │ │ │ │ - bic r7, r7, #3 │ │ │ │ - ldr r0, [r7] │ │ │ │ + mvneq r1, r4, lsl fp │ │ │ │ + biceq r5, pc, r4, lsr #2 │ │ │ │ + andeq r0, r5, r9, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 985cc <__cxa_atexit@plt+0x8c198> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [pc, #48] @ 985e4 <__cxa_atexit@plt+0x8c1b0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + stmib r7, {r1, r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr #32 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 97830 <__cxa_atexit@plt+0x8b3fc> │ │ │ │ - ldr r2, [pc, #120] @ 97848 <__cxa_atexit@plt+0x8b414> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - mov r1, r7 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - str r3, [r5] │ │ │ │ - str r1, [r5, #4] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9783c <__cxa_atexit@plt+0x8b408> │ │ │ │ - ldr r1, [pc, #80] @ 9784c <__cxa_atexit@plt+0x8b418> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r5] │ │ │ │ - stmda r5, {r1, r2} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9783c <__cxa_atexit@plt+0x8b408> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r0, [r3, #12]! │ │ │ │ - cmp r2, r7 │ │ │ │ - ldrge r7, [r5, #8] │ │ │ │ - ldrlt r7, [r5, #4] │ │ │ │ - mov r5, r3 │ │ │ │ + ldr r7, [pc, #20] @ 985e8 <__cxa_atexit@plt+0x8c1b4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ + mvneq r1, ip, lsr #21 │ │ │ │ + strheq r5, [pc, #12] @ 985fc <__cxa_atexit@plt+0x8c1c8> │ │ │ │ + andeq r0, r6, sl, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98644 <__cxa_atexit@plt+0x8c210> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr lr, [pc, #60] @ 9865c <__cxa_atexit@plt+0x8c228> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ + str lr, [r7, #4] │ │ │ │ + add lr, r7, #8 │ │ │ │ + stm lr, {r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + sub r7, r6, #23 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + ldr r7, [pc, #20] @ 98660 <__cxa_atexit@plt+0x8c22c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #28 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - andeq r0, r0, ip, lsr #1 │ │ │ │ - andeq r0, r0, r3 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ 978a0 <__cxa_atexit@plt+0x8b46c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97898 <__cxa_atexit@plt+0x8b464> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r0, [r3, #16]! │ │ │ │ - cmp r2, r7 │ │ │ │ - ldrge r7, [r5, #12] │ │ │ │ - ldrlt r7, [r5, #8] │ │ │ │ - mov r5, r3 │ │ │ │ + mvneq r1, r4, asr #20 │ │ │ │ + biceq r5, pc, ip, asr #32 │ │ │ │ + andeq r0, r6, sl, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 986bc <__cxa_atexit@plt+0x8c288> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr lr, [pc, #60] @ 986d4 <__cxa_atexit@plt+0x8c2a0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str lr, [r7, #4] │ │ │ │ + add lr, r7, #8 │ │ │ │ + stm lr, {r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + sub r7, r6, #23 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #20] @ 986d8 <__cxa_atexit@plt+0x8c2a4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #28 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r3, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - mov r2, #12 │ │ │ │ - cmp r3, r7 │ │ │ │ - movlt r2, #8 │ │ │ │ - ldr r7, [r5, r2] │ │ │ │ - ldr r0, [r5, #16]! │ │ │ │ + mvneq r1, ip, asr #19 │ │ │ │ + ldrdeq r4, [pc, #244] @ 987d4 <__cxa_atexit@plt+0x8c3a0> │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r9, [r5] │ │ │ │ + ldmib r5, {r8, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98738 <__cxa_atexit@plt+0x8c304> │ │ │ │ + ldr ip, [r5, #28]! │ │ │ │ + ldr r3, [r5, #-16] │ │ │ │ + ldr r2, [r5, #-12] │ │ │ │ + ldr sl, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #68] @ 98758 <__cxa_atexit@plt+0x8c324> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r7, {r0, r9} │ │ │ │ + str r8, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str sl, [r7, #28] │ │ │ │ + str r1, [r7, #32] │ │ │ │ + sub r7, r6, #27 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #28] @ 9875c <__cxa_atexit@plt+0x8c328> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r9, [r5] │ │ │ │ + stmib r5, {r8, lr} │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + mvneq r1, r4, asr r9 │ │ │ │ + biceq r4, pc, r0, ror #30 │ │ │ │ + @ instruction: 0xffffff64 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r7, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 97910 <__cxa_atexit@plt+0x8b4dc> │ │ │ │ - ldr r7, [pc, #52] @ 97924 <__cxa_atexit@plt+0x8b4f0> │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 987cc <__cxa_atexit@plt+0x8c398> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ + ldr lr, [pc, #72] @ 987ec <__cxa_atexit@plt+0x8c3b8> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + str lr, [r7, #4] │ │ │ │ + add lr, r7, #8 │ │ │ │ + stm lr, {r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + str r0, [r7, #32] │ │ │ │ + sub r7, r6, #27 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #28] @ 987f0 <__cxa_atexit@plt+0x8c3bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r9} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 97904 <__cxa_atexit@plt+0x8b4d0> │ │ │ │ - mov r7, r8 │ │ │ │ - b 97934 <__cxa_atexit@plt+0x8b500> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + mov r3, #32 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97928 <__cxa_atexit@plt+0x8b4f4> │ │ │ │ + mvneq r1, r4, asr #17 │ │ │ │ + biceq r4, pc, ip, asr #29 │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r9, [r5] │ │ │ │ + ldmib r5, {r8, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98850 <__cxa_atexit@plt+0x8c41c> │ │ │ │ + ldr ip, [r5, #28]! │ │ │ │ + ldr r3, [r5, #-16] │ │ │ │ + ldr r2, [r5, #-12] │ │ │ │ + ldr sl, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #68] @ 98870 <__cxa_atexit@plt+0x8c43c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r7, {r0, r9} │ │ │ │ + str r8, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str sl, [r7, #28] │ │ │ │ + str r1, [r7, #32] │ │ │ │ + sub r7, r6, #27 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #28] @ 98874 <__cxa_atexit@plt+0x8c440> │ │ │ │ add r7, pc, r7 │ │ │ │ + str r9, [r5] │ │ │ │ + stmib r5, {r8, lr} │ │ │ │ + mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, pc, r8, asr #6 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - and r1, r2, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 9796c <__cxa_atexit@plt+0x8b538> │ │ │ │ - ldr r3, [pc, #128] @ 979d4 <__cxa_atexit@plt+0x8b5a0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [r2, #2] │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97998 <__cxa_atexit@plt+0x8b564> │ │ │ │ - b 979e0 <__cxa_atexit@plt+0x8b5ac> │ │ │ │ - ldr r2, [pc, #84] @ 979c8 <__cxa_atexit@plt+0x8b594> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 979a0 <__cxa_atexit@plt+0x8b56c> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 979b4 <__cxa_atexit@plt+0x8b580> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + mvneq r1, ip, lsr r8 │ │ │ │ + biceq r4, pc, r8, asr #28 │ │ │ │ + @ instruction: 0xffffff64 │ │ │ │ + andeq r0, r0, r7 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r7, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 988e4 <__cxa_atexit@plt+0x8c4b0> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ + ldr lr, [pc, #72] @ 98904 <__cxa_atexit@plt+0x8c4d0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr ip, [r5, #16]! │ │ │ │ + str lr, [r7, #4] │ │ │ │ + add lr, r7, #8 │ │ │ │ + stm lr, {r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + str r0, [r7, #32] │ │ │ │ + sub r7, r6, #27 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #28] @ 98908 <__cxa_atexit@plt+0x8c4d4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #32 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + mvneq r1, ip, lsr #15 │ │ │ │ + strheq r4, [pc, #212] @ 989e4 <__cxa_atexit@plt+0x8c5b0> │ │ │ │ + mov r7, r6 │ │ │ │ + ldr ip, [r5] │ │ │ │ + ldmib r5, {r1, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98970 <__cxa_atexit@plt+0x8c53c> │ │ │ │ + ldr r0, [r5, #32]! │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r3, [r5, #-20] @ 0xffffffec │ │ │ │ + sub sl, r5, #16 │ │ │ │ + ldm sl, {r0, r2, sl} │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ + ldr r8, [pc, #72] @ 98990 <__cxa_atexit@plt+0x8c55c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + stmib r7, {r8, ip} │ │ │ │ + str r1, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + add lr, r7, #24 │ │ │ │ + stm lr, {r0, r2, sl} │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + sub r7, r6, #31 │ │ │ │ + ldr r0, [sp] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 979d0 <__cxa_atexit@plt+0x8b59c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [pc, #28] @ 98994 <__cxa_atexit@plt+0x8c560> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str ip, [r5] │ │ │ │ + stmib r5, {r1, lr} │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 979cc <__cxa_atexit@plt+0x8b598> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + mvneq r1, r4, lsr #14 │ │ │ │ + biceq r4, pc, r0, lsr sp @ │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r8, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r0, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98a20 <__cxa_atexit@plt+0x8c5ec> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + add lr, r5, #8 │ │ │ │ + ldm lr, {r1, r4, lr} │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr ip, [pc, #88] @ 98a48 <__cxa_atexit@plt+0x8c614> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + add r0, r7, #8 │ │ │ │ + stm r0, {r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + add r0, r7, #28 │ │ │ │ + stm r0, {r1, r4, lr} │ │ │ │ + sub r7, r6, #31 │ │ │ │ + mov r4, fp │ │ │ │ + ldr fp, [sp] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #3 │ │ │ │ - mvneq r2, r0, lsr #8 │ │ │ │ - mvneq r2, r0, ror r4 │ │ │ │ - andeq r0, r0, r8, lsl #1 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 97a40 <__cxa_atexit@plt+0x8b60c> │ │ │ │ - ldr r2, [pc, #132] @ 97a78 <__cxa_atexit@plt+0x8b644> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - stm r5, {r2, r7} │ │ │ │ - tst r3, #3 │ │ │ │ - beq 97a54 <__cxa_atexit@plt+0x8b620> │ │ │ │ - ldr r2, [pc, #108] @ 97a7c <__cxa_atexit@plt+0x8b648> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r3, #3] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97a60 <__cxa_atexit@plt+0x8b62c> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - cmp r3, r7 │ │ │ │ - bge 97a68 <__cxa_atexit@plt+0x8b634> │ │ │ │ - ldr r7, [pc, #72] @ 97a80 <__cxa_atexit@plt+0x8b64c> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ + ldr r7, [pc, #36] @ 98a4c <__cxa_atexit@plt+0x8c618> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + str r3, [fp, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r1, [fp, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + mov r4, fp │ │ │ │ + mov fp, r0 │ │ │ │ + bx r1 │ │ │ │ + mvneq r1, ip, ror r6 │ │ │ │ + biceq r4, pc, r0, lsl #25 │ │ │ │ + mov r7, r6 │ │ │ │ + ldr ip, [r5] │ │ │ │ + ldmib r5, {r1, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98ab4 <__cxa_atexit@plt+0x8c680> │ │ │ │ + ldr r0, [r5, #32]! │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r3, [r5, #-20] @ 0xffffffec │ │ │ │ + sub sl, r5, #16 │ │ │ │ + ldm sl, {r0, r2, sl} │ │ │ │ + ldr r9, [r5, #-4] │ │ │ │ + ldr r8, [pc, #72] @ 98ad4 <__cxa_atexit@plt+0x8c6a0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + stmib r7, {r8, ip} │ │ │ │ + str r1, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + add lr, r7, #24 │ │ │ │ + stm lr, {r0, r2, sl} │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + sub r7, r6, #31 │ │ │ │ + ldr r0, [sp] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 97a84 <__cxa_atexit@plt+0x8b650> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [pc, #28] @ 98ad8 <__cxa_atexit@plt+0x8c6a4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str ip, [r5] │ │ │ │ + stmib r5, {r1, lr} │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + mvneq r1, r0, ror #11 │ │ │ │ + biceq r4, pc, ip, ror #23 │ │ │ │ + @ instruction: 0xffffff5c │ │ │ │ + andeq r0, r0, r8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r8, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r0, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98b64 <__cxa_atexit@plt+0x8c730> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + add lr, r5, #8 │ │ │ │ + ldm lr, {r1, r4, lr} │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr ip, [pc, #88] @ 98b8c <__cxa_atexit@plt+0x8c758> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + add r0, r7, #8 │ │ │ │ + stm r0, {r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + add r0, r7, #28 │ │ │ │ + stm r0, {r1, r4, lr} │ │ │ │ + sub r7, r6, #31 │ │ │ │ + mov r4, fp │ │ │ │ + ldr fp, [sp] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #36] @ 98b90 <__cxa_atexit@plt+0x8c75c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + str r3, [fp, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r1, [fp, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + mov r4, fp │ │ │ │ + mov fp, r0 │ │ │ │ + bx r1 │ │ │ │ + mvneq r1, r8, lsr r5 │ │ │ │ + biceq r4, pc, ip, lsr fp @ │ │ │ │ + mov r8, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldmib r5, {r1, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98c18 <__cxa_atexit@plt+0x8c7e4> │ │ │ │ + ldr r0, [r5, #36]! @ 0x24 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ + sub sl, r5, #20 │ │ │ │ + ldm sl, {r0, r4, sl} │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r9, [r5, #-8] │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + ldr ip, [pc, #96] @ 98c40 <__cxa_atexit@plt+0x8c80c> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + str r2, [r7, #8] │ │ │ │ + str r1, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + add lr, r7, #24 │ │ │ │ + stm lr, {r0, r4, sl} │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + str r8, [r7, #40] @ 0x28 │ │ │ │ + sub r7, r6, #35 @ 0x23 │ │ │ │ + mov r4, fp │ │ │ │ + ldr fp, [sp] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 97a88 <__cxa_atexit@plt+0x8b654> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ + ldr r7, [pc, #36] @ 98c44 <__cxa_atexit@plt+0x8c810> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r2, [r5] │ │ │ │ + stmib r5, {r1, lr} │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + ldr r0, [fp, #-8] │ │ │ │ + str r3, [fp, #828] @ 0x33c │ │ │ │ + mov r4, fp │ │ │ │ + mov fp, r8 │ │ │ │ bx r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - andeq r0, r0, r8, ror #1 │ │ │ │ - mvneq r2, r0, ror #7 │ │ │ │ - @ instruction: 0x01e52394 │ │ │ │ - mvneq r2, ip, ror #6 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #76] @ 97ae8 <__cxa_atexit@plt+0x8b6b4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r2, r3} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97ad0 <__cxa_atexit@plt+0x8b69c> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - cmp r3, r7 │ │ │ │ - bge 97ad8 <__cxa_atexit@plt+0x8b6a4> │ │ │ │ - ldr r7, [pc, #36] @ 97aec <__cxa_atexit@plt+0x8b6b8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ + @ instruction: 0x01e51490 │ │ │ │ + @ instruction: 0x01cf4a90 │ │ │ │ + @ instruction: 0xffffff34 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r9, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov lr, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98ce4 <__cxa_atexit@plt+0x8c8b0> │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r4, [r3, #24]! │ │ │ │ + str r4, [sp, #4] │ │ │ │ + ldm r5, {r1, r2} │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ + str lr, [sp] │ │ │ │ + ldr lr, [r5, #12] │ │ │ │ + ldr r4, [r5, #16] │ │ │ │ + ldr r5, [r5, #20] │ │ │ │ + ldr ip, [pc, #100] @ 98d0c <__cxa_atexit@plt+0x8c8d8> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + add ip, r7, #8 │ │ │ │ + stm ip, {r8, r9, sl} │ │ │ │ + str r1, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r0, [r7, #28] │ │ │ │ + str lr, [r7, #32] │ │ │ │ + str r4, [r7, #36] @ 0x24 │ │ │ │ + str r5, [r7, #40] @ 0x28 │ │ │ │ + sub r7, r6, #35 @ 0x23 │ │ │ │ + mov r4, fp │ │ │ │ + mov r5, r3 │ │ │ │ + ldr fp, [sp] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #36] @ 98d10 <__cxa_atexit@plt+0x8c8dc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + str r3, [fp, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [fp, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + mov r4, fp │ │ │ │ + mov fp, lr │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97af0 <__cxa_atexit@plt+0x8b6bc> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ + mvneq r1, r8, asr #7 │ │ │ │ + biceq r4, pc, r4, asr #19 │ │ │ │ + mov r8, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldmib r5, {r1, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98d98 <__cxa_atexit@plt+0x8c964> │ │ │ │ + ldr r0, [r5, #36]! @ 0x24 │ │ │ │ + str r0, [sp, #4] │ │ │ │ + ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ + sub sl, r5, #20 │ │ │ │ + ldm sl, {r0, r4, sl} │ │ │ │ + str r8, [sp] │ │ │ │ + ldr r9, [r5, #-8] │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + ldr ip, [pc, #96] @ 98dc0 <__cxa_atexit@plt+0x8c98c> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + str r2, [r7, #8] │ │ │ │ + str r1, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + add lr, r7, #24 │ │ │ │ + stm lr, {r0, r4, sl} │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + str r8, [r7, #40] @ 0x28 │ │ │ │ + sub r7, r6, #35 @ 0x23 │ │ │ │ + mov r4, fp │ │ │ │ + ldr fp, [sp] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r2, r0, asr r3 │ │ │ │ - strdeq r2, [r5, #44]! @ 0x2c │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 97b28 <__cxa_atexit@plt+0x8b6f4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r1, [r5, #-4] │ │ │ │ - ldr r7, [pc, #20] @ 97b2c <__cxa_atexit@plt+0x8b6f8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #2 │ │ │ │ - cmp r1, r2 │ │ │ │ - addlt r7, r3, #1 │ │ │ │ + ldr r7, [pc, #36] @ 98dc4 <__cxa_atexit@plt+0x8c990> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r2, [r5] │ │ │ │ + stmib r5, {r1, lr} │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + ldr r0, [fp, #-8] │ │ │ │ + str r3, [fp, #828] @ 0x33c │ │ │ │ + mov r4, fp │ │ │ │ + mov fp, r8 │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, lsl r3 │ │ │ │ - mvneq r2, r4, asr #5 │ │ │ │ + mvneq r1, r0, lsl r3 │ │ │ │ + biceq r4, pc, r0, lsl r9 @ │ │ │ │ + @ instruction: 0xffffff34 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 97b64 <__cxa_atexit@plt+0x8b730> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 97b68 <__cxa_atexit@plt+0x8b734> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r3, r3, #2 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - addeq r3, r2, #1 │ │ │ │ - mov r7, r3 │ │ │ │ - bx r0 │ │ │ │ - ldrdeq r2, [r5, #40]! @ 0x28 │ │ │ │ - @ instruction: 0x01e52294 │ │ │ │ - andeq r0, r2, pc │ │ │ │ + andeq r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ + mov lr, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98e64 <__cxa_atexit@plt+0x8ca30> │ │ │ │ mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 97bb0 <__cxa_atexit@plt+0x8b77c> │ │ │ │ - ldr r7, [pc, #64] @ 97bd0 <__cxa_atexit@plt+0x8b79c> │ │ │ │ + ldr r4, [r3, #24]! │ │ │ │ + str r4, [sp, #4] │ │ │ │ + ldm r5, {r1, r2} │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ + str lr, [sp] │ │ │ │ + ldr lr, [r5, #12] │ │ │ │ + ldr r4, [r5, #16] │ │ │ │ + ldr r5, [r5, #20] │ │ │ │ + ldr ip, [pc, #100] @ 98e8c <__cxa_atexit@plt+0x8ca58> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + add ip, r7, #8 │ │ │ │ + stm ip, {r8, r9, sl} │ │ │ │ + str r1, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r0, [r7, #28] │ │ │ │ + str lr, [r7, #32] │ │ │ │ + str r4, [r7, #36] @ 0x24 │ │ │ │ + str r5, [r7, #40] @ 0x28 │ │ │ │ + sub r7, r6, #35 @ 0x23 │ │ │ │ + mov r4, fp │ │ │ │ + mov r5, r3 │ │ │ │ + ldr fp, [sp] │ │ │ │ + ldr r0, [sp, #4] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #36] @ 98e90 <__cxa_atexit@plt+0x8ca5c> │ │ │ │ add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r8} │ │ │ │ - tst r9, #3 │ │ │ │ - beq 97ba4 <__cxa_atexit@plt+0x8b770> │ │ │ │ - mov r7, r9 │ │ │ │ - b 97304 <__cxa_atexit@plt+0x8aed0> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + str r3, [fp, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [fp, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + mov r4, fp │ │ │ │ + mov fp, lr │ │ │ │ + bx r0 │ │ │ │ + mvneq r1, r8, asr #4 │ │ │ │ + biceq r4, pc, r4, asr #16 │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldmib r5, {r1, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 98f18 <__cxa_atexit@plt+0x8cae4> │ │ │ │ + ldr r3, [r5, #40]! @ 0x28 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldr r0, [r5, #-28] @ 0xffffffe4 │ │ │ │ + ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ + str r4, [sp] │ │ │ │ + ldr r4, [r5, #-20] @ 0xffffffec │ │ │ │ + ldr sl, [r5, #-16] │ │ │ │ + ldr r9, [r5, #-12] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + ldr fp, [r5, #-4] │ │ │ │ + ldr ip, [pc, #84] @ 98f38 <__cxa_atexit@plt+0x8cb04> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + str r2, [r7, #8] │ │ │ │ + str r1, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + add lr, r7, #20 │ │ │ │ + stm lr, {r0, r3, r4, sl} │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + str r8, [r7, #40] @ 0x28 │ │ │ │ + str fp, [r7, #44] @ 0x2c │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + ldm sp, {r4, fp} │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 97bd4 <__cxa_atexit@plt+0x8b7a0> │ │ │ │ + ldr r7, [pc, #28] @ 98f3c <__cxa_atexit@plt+0x8cb08> │ │ │ │ add r7, pc, r7 │ │ │ │ + str r2, [r5] │ │ │ │ + stmib r5, {r1, lr} │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r3, r8 │ │ │ │ - mov r8, r9 │ │ │ │ - mov r9, r3 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffff770 │ │ │ │ - @ instruction: 0x01cf609c │ │ │ │ - andeq r0, r2, pc │ │ │ │ + @ instruction: 0x01e51190 │ │ │ │ + @ instruction: 0x01cf4798 │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + andeq r0, r0, sl │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, sl, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 97c1c <__cxa_atexit@plt+0x8b7e8> │ │ │ │ - ldr r7, [pc, #52] @ 97c2c <__cxa_atexit@plt+0x8b7f8> │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 98fdc <__cxa_atexit@plt+0x8cba8> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ + str r0, [sp] │ │ │ │ + ldr lr, [r5, #16] │ │ │ │ + str fp, [sp, #12] │ │ │ │ + ldr fp, [r5, #20] │ │ │ │ + str r4, [sp, #4] │ │ │ │ + ldr r4, [r5, #24] │ │ │ │ + ldr ip, [r5, #28]! │ │ │ │ + str ip, [sp, #8] │ │ │ │ + ldr r0, [pc, #88] @ 98ffc <__cxa_atexit@plt+0x8cbc8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r7, {r0, r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + ldr r0, [sp] │ │ │ │ + str r0, [r7, #32] │ │ │ │ + str lr, [r7, #36] @ 0x24 │ │ │ │ + str fp, [r7, #40] @ 0x28 │ │ │ │ + str r4, [r7, #44] @ 0x2c │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 99000 <__cxa_atexit@plt+0x8cbcc> │ │ │ │ add r7, pc, r7 │ │ │ │ - str r7, [r5, #-8]! │ │ │ │ - str r8, [r5, #4] │ │ │ │ - tst r9, #3 │ │ │ │ - beq 97c10 <__cxa_atexit@plt+0x8b7dc> │ │ │ │ - mov r7, r9 │ │ │ │ - b 97c3c <__cxa_atexit@plt+0x8b808> │ │ │ │ - ldr r0, [r9] │ │ │ │ - mov r7, r9 │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r1, [r5, #0]! │ │ │ │ + ldrdeq r4, [pc, #100] @ 9906c <__cxa_atexit@plt+0x8cc38> │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldmib r5, {r1, lr} │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r0, r6 │ │ │ │ + bcc 99088 <__cxa_atexit@plt+0x8cc54> │ │ │ │ + ldr r3, [r5, #40]! @ 0x28 │ │ │ │ + str r3, [sp, #8] │ │ │ │ + ldr r0, [r5, #-28] @ 0xffffffe4 │ │ │ │ + ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ + str r4, [sp] │ │ │ │ + ldr r4, [r5, #-20] @ 0xffffffec │ │ │ │ + ldr sl, [r5, #-16] │ │ │ │ + ldr r9, [r5, #-12] │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + ldr fp, [r5, #-4] │ │ │ │ + ldr ip, [pc, #84] @ 990a8 <__cxa_atexit@plt+0x8cc74> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + str ip, [r7, #4] │ │ │ │ + str r2, [r7, #8] │ │ │ │ + str r1, [r7, #12] │ │ │ │ + str lr, [r7, #16] │ │ │ │ + add lr, r7, #20 │ │ │ │ + stm lr, {r0, r3, r4, sl} │ │ │ │ + str r9, [r7, #36] @ 0x24 │ │ │ │ + str r8, [r7, #40] @ 0x28 │ │ │ │ + str fp, [r7, #44] @ 0x2c │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + ldm sp, {r4, fp} │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 97c30 <__cxa_atexit@plt+0x8b7fc> │ │ │ │ + ldr r7, [pc, #28] @ 990ac <__cxa_atexit@plt+0x8cc78> │ │ │ │ add r7, pc, r7 │ │ │ │ + str r2, [r5] │ │ │ │ + stmib r5, {r1, lr} │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, pc, r4, asr #32 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r2, r7 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - and r1, r2, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 97c78 <__cxa_atexit@plt+0x8b844> │ │ │ │ - ldr r3, [r2, #2] │ │ │ │ - ldr r1, [pc, #92] @ 97cbc <__cxa_atexit@plt+0x8b888> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #4] │ │ │ │ - str r1, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97ca0 <__cxa_atexit@plt+0x8b86c> │ │ │ │ - b 97cc8 <__cxa_atexit@plt+0x8b894> │ │ │ │ - ldr r2, [pc, #52] @ 97cb4 <__cxa_atexit@plt+0x8b880> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r2, [r3] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97ca8 <__cxa_atexit@plt+0x8b874> │ │ │ │ - ldr r7, [pc, #36] @ 97cb8 <__cxa_atexit@plt+0x8b884> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ + mvneq r1, r0, lsr #32 │ │ │ │ + biceq r4, pc, r8, lsr #12 │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + andeq r0, r0, sl │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, sl, r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #44 @ 0x2c │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9914c <__cxa_atexit@plt+0x8cd18> │ │ │ │ + ldr r3, [r5] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr r0, [r5, #12] │ │ │ │ + str r0, [sp] │ │ │ │ + ldr lr, [r5, #16] │ │ │ │ + str fp, [sp, #12] │ │ │ │ + ldr fp, [r5, #20] │ │ │ │ + str r4, [sp, #4] │ │ │ │ + ldr r4, [r5, #24] │ │ │ │ + ldr ip, [r5, #28]! │ │ │ │ + str ip, [sp, #8] │ │ │ │ + ldr r0, [pc, #88] @ 9916c <__cxa_atexit@plt+0x8cd38> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r7, {r0, r8, r9, sl} │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + ldr r0, [sp] │ │ │ │ + str r0, [r7, #32] │ │ │ │ + str lr, [r7, #36] @ 0x24 │ │ │ │ + str fp, [r7, #40] @ 0x28 │ │ │ │ + str r4, [r7, #44] @ 0x2c │ │ │ │ + sub r7, r6, #39 @ 0x27 │ │ │ │ + ldr r4, [sp, #4] │ │ │ │ + ldr fp, [sp, #12] │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r7, [pc, #28] @ 99170 <__cxa_atexit@plt+0x8cd3c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #44 @ 0x2c │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + mvneq r0, r0, ror #30 │ │ │ │ + biceq r4, pc, r4, ror #10 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 991a0 <__cxa_atexit@plt+0x8cd6c> │ │ │ │ + ldr r5, [pc, #28] @ 991b0 <__cxa_atexit@plt+0x8cd7c> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r7, [pc, #12] @ 991b4 <__cxa_atexit@plt+0x8cd80> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, ror #2 │ │ │ │ - strdeq r2, [r5, #60]! @ 0x3c │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r4, pc, ip, ror #11 │ │ │ │ + biceq r4, pc, r8, asr #11 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 991dc <__cxa_atexit@plt+0x8cda8> │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ + andeq r0, r3, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 99210 <__cxa_atexit@plt+0x8cddc> │ │ │ │ + ldr r5, [pc, #28] @ 99220 <__cxa_atexit@plt+0x8cdec> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r7, [pc, #12] @ 99224 <__cxa_atexit@plt+0x8cdf0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r4, pc, ip, lsr #11 │ │ │ │ + biceq r4, pc, r0, lsl #11 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 97d3c <__cxa_atexit@plt+0x8b908> │ │ │ │ - ldr r2, [pc, #128] @ 97d5c <__cxa_atexit@plt+0x8b928> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - mov r1, r7 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ + bne 9924c <__cxa_atexit@plt+0x8ce18> │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #32] @ 99274 <__cxa_atexit@plt+0x8ce40> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #28] @ 99278 <__cxa_atexit@plt+0x8ce44> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add sl, r2, #2 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - str r1, [r5, #4] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97d50 <__cxa_atexit@plt+0x8b91c> │ │ │ │ - ldr r1, [pc, #88] @ 97d60 <__cxa_atexit@plt+0x8b92c> │ │ │ │ + ldr r8, [pc, #12] @ 9927c <__cxa_atexit@plt+0x8ce48> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + mvneq r0, r8, ror fp │ │ │ │ + mvneq r0, r8, lsl #28 │ │ │ │ + biceq r4, pc, ip, lsl r5 @ │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ + biceq r4, pc, r4, lsr #10 │ │ │ │ + andeq r0, r3, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 992c4 <__cxa_atexit@plt+0x8ce90> │ │ │ │ + ldr r5, [pc, #28] @ 992d4 <__cxa_atexit@plt+0x8cea0> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r7, [pc, #12] @ 992d8 <__cxa_atexit@plt+0x8cea4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff78 │ │ │ │ + strdeq r4, [pc, #72] @ 99328 <__cxa_atexit@plt+0x8cef4> │ │ │ │ + biceq r4, pc, r0, lsr #10 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 99338 <__cxa_atexit@plt+0x8cf04> │ │ │ │ + ldr r2, [pc, #88] @ 99354 <__cxa_atexit@plt+0x8cf20> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 99340 <__cxa_atexit@plt+0x8cf0c> │ │ │ │ + ldr r7, [pc, #64] @ 99358 <__cxa_atexit@plt+0x8cf24> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-12]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9932c <__cxa_atexit@plt+0x8cef8> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9979c <__cxa_atexit@plt+0x8d368> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 9935c <__cxa_atexit@plt+0x8cf28> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r0, r0, ror sl │ │ │ │ + andeq r0, r0, r0, lsl #9 │ │ │ │ + strheq r4, [pc, #76] @ 993b0 <__cxa_atexit@plt+0x8cf7c> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 993a4 <__cxa_atexit@plt+0x8cf70> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #56] @ 993bc <__cxa_atexit@plt+0x8cf88> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + sub r7, r5, #28 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 993ac <__cxa_atexit@plt+0x8cf78> │ │ │ │ + str r2, [r5, #-16]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + mov r7, fp │ │ │ │ + b 993f0 <__cxa_atexit@plt+0x8cfbc> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + bx r0 │ │ │ │ + mvneq r0, r8, ror #19 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + sub r3, r5, #20 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 993e8 <__cxa_atexit@plt+0x8cfb4> │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + mov r7, fp │ │ │ │ + b 993f0 <__cxa_atexit@plt+0x8cfbc> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + mov fp, r7 │ │ │ │ + ldm r5, {r3, r7} │ │ │ │ + ldr r2, [r3, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + ldr r1, [pc, #120] @ 99480 <__cxa_atexit@plt+0x8d04c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r5] │ │ │ │ - stmda r5, {r1, r2} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97d50 <__cxa_atexit@plt+0x8b91c> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + str r3, [r5, #-4] │ │ │ │ mov r3, r5 │ │ │ │ - ldr r0, [r3, #12]! │ │ │ │ - cmp r2, r7 │ │ │ │ - ldrge r7, [r5, #4] │ │ │ │ - ldrlt r7, [r5, #8] │ │ │ │ + str r1, [r3, #-8]! │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 99450 <__cxa_atexit@plt+0x8d01c> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9945c <__cxa_atexit@plt+0x8d028> │ │ │ │ + ldr r1, [pc, #84] @ 99484 <__cxa_atexit@plt+0x8d050> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + tst r2, #3 │ │ │ │ + beq 99470 <__cxa_atexit@plt+0x8d03c> │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 994ec <__cxa_atexit@plt+0x8d0b8> │ │ │ │ + ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 97d64 <__cxa_atexit@plt+0x8b930> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - bx r0 │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - mvneq r2, ip, asr #6 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ 97db8 <__cxa_atexit@plt+0x8b984> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 994c4 <__cxa_atexit@plt+0x8d090> │ │ │ │ + ldr r3, [pc, #60] @ 994e0 <__cxa_atexit@plt+0x8d0ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ + mov r2, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r2, [r2, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 97db0 <__cxa_atexit@plt+0x8b97c> │ │ │ │ + beq 994d8 <__cxa_atexit@plt+0x8d0a4> │ │ │ │ + b 994ec <__cxa_atexit@plt+0x8d0b8> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #16 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + ldr r2, [pc, #200] @ 995c8 <__cxa_atexit@plt+0x8d194> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ - ldr r0, [r3, #16]! │ │ │ │ - cmp r2, r7 │ │ │ │ - ldrge r7, [r5, #8] │ │ │ │ - ldrlt r7, [r5, #12] │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 99550 <__cxa_atexit@plt+0x8d11c> │ │ │ │ + cmp r2, #2 │ │ │ │ + beq 9953c <__cxa_atexit@plt+0x8d108> │ │ │ │ + ldr r3, [pc, #168] @ 995cc <__cxa_atexit@plt+0x8d198> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5] │ │ │ │ + str r3, [r5] │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 9955c <__cxa_atexit@plt+0x8d128> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 99564 <__cxa_atexit@plt+0x8d130> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r7, [r5, #12] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r7, fp │ │ │ │ + b 993f0 <__cxa_atexit@plt+0x8cfbc> │ │ │ │ + ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r3, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - mov r2, #8 │ │ │ │ - cmp r3, r7 │ │ │ │ - movlt r2, #12 │ │ │ │ - ldr r7, [r5, r2] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 995b8 <__cxa_atexit@plt+0x8d184> │ │ │ │ + ldr r7, [pc, #84] @ 995d0 <__cxa_atexit@plt+0x8d19c> │ │ │ │ + add r7, pc, r7 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + ldr r7, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr lr, [pc, #60] @ 995d4 <__cxa_atexit@plt+0x8d1a0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -ip │ │ │ │ + andeq r0, r0, r4, lsl #3 │ │ │ │ + @ instruction: 0xfffffde8 │ │ │ │ + strdeq r0, [r5, #124]! @ 0x7c │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ 97e00 <__cxa_atexit@plt+0x8b9cc> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + beq 99610 <__cxa_atexit@plt+0x8d1dc> │ │ │ │ + ldr r3, [pc, #164] @ 99698 <__cxa_atexit@plt+0x8d264> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, r5 │ │ │ │ + ldr r7, [r2, #4]! │ │ │ │ + str r3, [r2] │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 99624 <__cxa_atexit@plt+0x8d1f0> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 99630 <__cxa_atexit@plt+0x8d1fc> │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r7, [r5, #16] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r7, fp │ │ │ │ + b 993f0 <__cxa_atexit@plt+0x8cfbc> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e5229c │ │ │ │ - ldrdeq r5, [pc, #232] @ 97ef4 <__cxa_atexit@plt+0x8bac0> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 97e38 <__cxa_atexit@plt+0x8ba04> │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 97e40 <__cxa_atexit@plt+0x8ba0c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 99684 <__cxa_atexit@plt+0x8d250> │ │ │ │ + ldr r7, [pc, #84] @ 9969c <__cxa_atexit@plt+0x8d268> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + ldr r7, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr lr, [pc, #60] @ 996a0 <__cxa_atexit@plt+0x8d26c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, asr #30 │ │ │ │ - stlexbeq r5, r8, [pc] @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - biceq r5, pc, r4, lsl #29 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - biceq r5, pc, r0, ror lr @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - biceq r5, pc, ip, asr lr @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - biceq r5, pc, r0, lsr lr @ │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq r0, [r0], -r4 │ │ │ │ + @ instruction: 0xfffffd1c │ │ │ │ + mvneq r0, r0, lsr r7 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 996cc <__cxa_atexit@plt+0x8d298> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r7, [r5, #12] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r7, fp │ │ │ │ + b 993f0 <__cxa_atexit@plt+0x8cfbc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 99720 <__cxa_atexit@plt+0x8d2ec> │ │ │ │ + ldr r7, [pc, #76] @ 99730 <__cxa_atexit@plt+0x8d2fc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + ldr r7, [r5, #-12] │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr lr, [pc, #52] @ 99734 <__cxa_atexit@plt+0x8d300> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str lr, [r6, #16] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffc80 │ │ │ │ + @ instruction: 0x01e50694 │ │ │ │ andeq r0, r1, r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 97f20 <__cxa_atexit@plt+0x8baec> │ │ │ │ - ldr r3, [pc, #120] @ 97f30 <__cxa_atexit@plt+0x8bafc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - mov r7, r5 │ │ │ │ - str r3, [r7, #-4]! │ │ │ │ - ands r3, r8, #3 │ │ │ │ - beq 97ef4 <__cxa_atexit@plt+0x8bac0> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 97f04 <__cxa_atexit@plt+0x8bad0> │ │ │ │ - ldr r3, [pc, #92] @ 97f34 <__cxa_atexit@plt+0x8bb00> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r8, #2] │ │ │ │ - ldr r2, [r8, #6] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 97f18 <__cxa_atexit@plt+0x8bae4> │ │ │ │ - b 97fbc <__cxa_atexit@plt+0x8bb88> │ │ │ │ + bhi 99778 <__cxa_atexit@plt+0x8d344> │ │ │ │ + ldr r7, [pc, #48] @ 99788 <__cxa_atexit@plt+0x8d354> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9976c <__cxa_atexit@plt+0x8d338> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9979c <__cxa_atexit@plt+0x8d368> │ │ │ │ ldr r0, [r8] │ │ │ │ - mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 97f3c <__cxa_atexit@plt+0x8bb08> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #44] @ 97f40 <__cxa_atexit@plt+0x8bb0c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 97f38 <__cxa_atexit@plt+0x8bb04> │ │ │ │ + ldr r7, [pc, #12] @ 9978c <__cxa_atexit@plt+0x8d358> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - andeq r0, r0, r0, ror #1 │ │ │ │ - strheq r5, [pc, #220] @ 9801c <__cxa_atexit@plt+0x8bbe8> │ │ │ │ - biceq r5, pc, r4, asr #27 │ │ │ │ - strheq r5, [pc, #220] @ 98024 <__cxa_atexit@plt+0x8bbf0> │ │ │ │ - @ instruction: 0x01cf5d98 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq r4, pc, r4, lsl #1 │ │ │ │ + biceq r4, pc, ip, rrx │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 97f84 <__cxa_atexit@plt+0x8bb50> │ │ │ │ + bne 99838 <__cxa_atexit@plt+0x8d404> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #52] @ 97fa4 <__cxa_atexit@plt+0x8bb70> │ │ │ │ + ldr r2, [pc, #176] @ 9986c <__cxa_atexit@plt+0x8d438> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 97f9c <__cxa_atexit@plt+0x8bb68> │ │ │ │ - b 97fbc <__cxa_atexit@plt+0x8bb88> │ │ │ │ - ldr r7, [pc, #28] @ 97fa8 <__cxa_atexit@plt+0x8bb74> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #20] @ 97fac <__cxa_atexit@plt+0x8bb78> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + beq 9984c <__cxa_atexit@plt+0x8d418> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #24 │ │ │ │ + cmp r1, r2 │ │ │ │ + bcc 99858 <__cxa_atexit@plt+0x8d424> │ │ │ │ + ldr sl, [pc, #140] @ 99874 <__cxa_atexit@plt+0x8d440> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr r8, [pc, #136] @ 99878 <__cxa_atexit@plt+0x8d444> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr lr, [pc, #132] @ 9987c <__cxa_atexit@plt+0x8d448> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r1, r2, #7 │ │ │ │ + ldr ip, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + str sl, [r5, #-4] │ │ │ │ + str r1, [r5] │ │ │ │ + str r8, [r6, #4]! │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str lr, [r6, #12] │ │ │ │ + str ip, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + ldr r8, [pc, #84] @ 99880 <__cxa_atexit@plt+0x8d44c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ + ldr r7, [pc, #48] @ 99870 <__cxa_atexit@plt+0x8d43c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r5, pc, r4, asr #26 │ │ │ │ - biceq r5, pc, r8, lsr sp @ │ │ │ │ - biceq r5, pc, ip, lsr #26 │ │ │ │ + mov r6, #24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + mvneq r0, r0, lsr #10 │ │ │ │ + andeq r0, r0, r4, lsr #2 │ │ │ │ + @ instruction: 0xfffffaf4 │ │ │ │ + @ instruction: 0xfffffbd0 │ │ │ │ + mvneq r0, r0, asr r8 │ │ │ │ + biceq r3, pc, r8, ror pc @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r2, r6 │ │ │ │ - ldr r6, [r4, #804] @ 0x324 │ │ │ │ - add r3, r2, #24 │ │ │ │ - cmp r6, r3 │ │ │ │ - bcc 98094 <__cxa_atexit@plt+0x8bc60> │ │ │ │ - add r6, r2, #12 │ │ │ │ - ldr r1, [r5, #4] │ │ │ │ - ldr r0, [r7, #3] │ │ │ │ - add r9, r2, #4 │ │ │ │ - cmp r0, #59 @ 0x3b │ │ │ │ - bgt 9800c <__cxa_atexit@plt+0x8bbd8> │ │ │ │ - cmp r0, #10 │ │ │ │ - beq 98060 <__cxa_atexit@plt+0x8bc2c> │ │ │ │ - cmp r0, #38 @ 0x26 │ │ │ │ - bne 98030 <__cxa_atexit@plt+0x8bbfc> │ │ │ │ - ldr r3, [pc, #164] @ 980a4 <__cxa_atexit@plt+0x8bc70> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #160] @ 980a8 <__cxa_atexit@plt+0x8bc74> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 98084 <__cxa_atexit@plt+0x8bc50> │ │ │ │ - cmp r0, #60 @ 0x3c │ │ │ │ - beq 98074 <__cxa_atexit@plt+0x8bc40> │ │ │ │ - cmp r0, #62 @ 0x3e │ │ │ │ - bne 98030 <__cxa_atexit@plt+0x8bbfc> │ │ │ │ - ldr r3, [pc, #160] @ 980c4 <__cxa_atexit@plt+0x8bc90> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #156] @ 980c8 <__cxa_atexit@plt+0x8bc94> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 98084 <__cxa_atexit@plt+0x8bc50> │ │ │ │ - ldr r6, [pc, #116] @ 980ac <__cxa_atexit@plt+0x8bc78> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r0, [pc, #112] @ 980b0 <__cxa_atexit@plt+0x8bc7c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - str r1, [r2, #12] │ │ │ │ - add lr, r2, #16 │ │ │ │ - stm lr, {r0, r7, r9} │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - str r6, [r2, #4] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #76] @ 980b4 <__cxa_atexit@plt+0x8bc80> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #72] @ 980b8 <__cxa_atexit@plt+0x8bc84> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 98084 <__cxa_atexit@plt+0x8bc50> │ │ │ │ - ldr r3, [pc, #64] @ 980bc <__cxa_atexit@plt+0x8bc88> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #60] @ 980c0 <__cxa_atexit@plt+0x8bc8c> │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 998ec <__cxa_atexit@plt+0x8d4b8> │ │ │ │ + ldr r8, [pc, #76] @ 998f8 <__cxa_atexit@plt+0x8d4c4> │ │ │ │ add r8, pc, r8 │ │ │ │ - str r1, [r6] │ │ │ │ - str r3, [r9] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r6, #24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ + ldr lr, [pc, #72] @ 998fc <__cxa_atexit@plt+0x8d4c8> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ + sub r1, r6, #7 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r9, [r7, #7] │ │ │ │ + str r8, [r5] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + ldr r1, [pc, #40] @ 99900 <__cxa_atexit@plt+0x8d4cc> │ │ │ │ + add r1, pc, r1 │ │ │ │ + add lr, r3, #8 │ │ │ │ + stm lr, {r0, r1, r2, r3} │ │ │ │ + ldr r8, [pc, #28] @ 99904 <__cxa_atexit@plt+0x8d4d0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffe60 │ │ │ │ - @ instruction: 0x01b817ef │ │ │ │ - @ instruction: 0xfffffdd4 │ │ │ │ - mvneq r1, ip, asr sp │ │ │ │ - @ instruction: 0xfffffde4 │ │ │ │ - @ instruction: 0x01b8178d │ │ │ │ - @ instruction: 0xfffffdf8 │ │ │ │ - @ instruction: 0x01b8176e │ │ │ │ - @ instruction: 0xfffffe64 │ │ │ │ - @ instruction: 0x01b817c1 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + @ instruction: 0xfffffa30 │ │ │ │ + @ instruction: 0xfffffaf0 │ │ │ │ + @ instruction: 0x01e50794 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r8, r7 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 99930 <__cxa_atexit@plt+0x8d4fc> │ │ │ │ + stm r5, {r7, r8} │ │ │ │ + mov r7, fp │ │ │ │ + b 993f0 <__cxa_atexit@plt+0x8cfbc> │ │ │ │ + add r5, r5, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r3, [pc, #232] @ 99a2c <__cxa_atexit@plt+0x8d5f8> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 98108 <__cxa_atexit@plt+0x8bcd4> │ │ │ │ - ldr r2, [pc, #40] @ 98114 <__cxa_atexit@plt+0x8bce0> │ │ │ │ + bhi 999a4 <__cxa_atexit@plt+0x8d570> │ │ │ │ + ldr r2, [pc, #96] @ 999c0 <__cxa_atexit@plt+0x8d58c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #28] @ 98118 <__cxa_atexit@plt+0x8bce4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r9, r2, #1 │ │ │ │ - rsb r8, r3, #0 │ │ │ │ - b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ - bx r0 │ │ │ │ - mvneq r1, r8, lsl #25 │ │ │ │ - mvneq r1, ip, ror #24 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, r5, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ - sub sl, r5, #8 │ │ │ │ - cmp fp, sl │ │ │ │ - bhi 98190 <__cxa_atexit@plt+0x8bd5c> │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 9819c <__cxa_atexit@plt+0x8bd68> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 98188 <__cxa_atexit@plt+0x8bd54> │ │ │ │ - ldr r3, [pc, #80] @ 981b0 <__cxa_atexit@plt+0x8bd7c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #68] @ 981ac <__cxa_atexit@plt+0x8bd78> │ │ │ │ - ldr r2, [pc, #72] @ 981b4 <__cxa_atexit@plt+0x8bd80> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - str r3, [r9, #4]! │ │ │ │ - mvn r5, #7 │ │ │ │ - str r5, [r9, #8] │ │ │ │ - mov r5, sl │ │ │ │ - b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r7, r3, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 999b0 <__cxa_atexit@plt+0x8d57c> │ │ │ │ + ldr r5, [pc, #72] @ 999c4 <__cxa_atexit@plt+0x8d590> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r7] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 99994 <__cxa_atexit@plt+0x8d560> │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + b 99d18 <__cxa_atexit@plt+0x8d8e4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mov r3, #12 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #16] @ 999c8 <__cxa_atexit@plt+0x8d594> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - stcleq 12, cr12, [ip], {204} @ 0xcc │ │ │ │ - @ instruction: 0xffffff70 │ │ │ │ - strdeq r1, [r5, #184]! @ 0xb8 │ │ │ │ - biceq r5, pc, r0, asr fp @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 98224 <__cxa_atexit@plt+0x8bdf0> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 9821c <__cxa_atexit@plt+0x8bde8> │ │ │ │ - ldr r3, [pc, #64] @ 9822c <__cxa_atexit@plt+0x8bdf8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr sl, [pc, #60] @ 98230 <__cxa_atexit@plt+0x8bdfc> │ │ │ │ - add sl, pc, sl │ │ │ │ - ldr r2, [pc, #56] @ 98234 <__cxa_atexit@plt+0x8be00> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #44] @ 98238 <__cxa_atexit@plt+0x8be04> │ │ │ │ + mvneq r0, ip, lsl #8 │ │ │ │ + muleq r0, r8, r3 │ │ │ │ + biceq r3, pc, r4, ror #28 │ │ │ │ + biceq r3, pc, ip, lsr lr @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 99a18 <__cxa_atexit@plt+0x8d5e4> │ │ │ │ + ldr r2, [pc, #52] @ 99a20 <__cxa_atexit@plt+0x8d5ec> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #44] @ 99a24 <__cxa_atexit@plt+0x8d5f0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + ldr r5, [pc, #28] @ 99a28 <__cxa_atexit@plt+0x8d5f4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - mov r5, r9 │ │ │ │ - mov r9, r3 │ │ │ │ - b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r5, pc, r4, lsl fp @ │ │ │ │ - strdeq r5, [pc, #168] @ 982e0 <__cxa_atexit@plt+0x8beac> │ │ │ │ - mvneq r1, r8, ror #22 │ │ │ │ - mvneq r1, r0, lsl sp │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + mvneq r0, r4, ror r3 │ │ │ │ + mvneq r0, r4, ror r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 98290 <__cxa_atexit@plt+0x8be5c> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 98288 <__cxa_atexit@plt+0x8be54> │ │ │ │ - ldr r3, [pc, #44] @ 98298 <__cxa_atexit@plt+0x8be64> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #32] @ 9829c <__cxa_atexit@plt+0x8be68> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r9 │ │ │ │ - b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 99a60 <__cxa_atexit@plt+0x8d62c> │ │ │ │ + ldr r2, [pc, #28] @ 99a6c <__cxa_atexit@plt+0x8d638> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - strdeq r1, [r5, #168]! @ 0xa8 │ │ │ │ - mvneq r1, ip, ror #21 │ │ │ │ - @ instruction: 0x01cf5a98 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 982f8 <__cxa_atexit@plt+0x8bec4> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 982f0 <__cxa_atexit@plt+0x8bebc> │ │ │ │ - ldr r3, [pc, #44] @ 98300 <__cxa_atexit@plt+0x8becc> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq r0, ip, asr #6 │ │ │ │ + @ instruction: 0x01cf3d98 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #16 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 99afc <__cxa_atexit@plt+0x8d6c8> │ │ │ │ + ldr lr, [pc, #132] @ 99b18 <__cxa_atexit@plt+0x8d6e4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #120] @ 99b1c <__cxa_atexit@plt+0x8d6e8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str lr, [r3, #-16] │ │ │ │ + stmdb r3, {r0, r1, r7} │ │ │ │ + tst r2, #3 │ │ │ │ + beq 99af0 <__cxa_atexit@plt+0x8d6bc> │ │ │ │ + ldr r7, [r3, #-12] │ │ │ │ + ldr r9, [r2, #7] │ │ │ │ + sub r2, r3, #20 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 99b08 <__cxa_atexit@plt+0x8d6d4> │ │ │ │ + ldr r3, [pc, #80] @ 99b20 <__cxa_atexit@plt+0x8d6ec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 98304 <__cxa_atexit@plt+0x8bed0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ - mov r5, r9 │ │ │ │ - b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r3, [r2] │ │ │ │ + str r1, [r5] │ │ │ │ + ldr r5, [pc, #64] @ 99b24 <__cxa_atexit@plt+0x8d6f0> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r2 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r0, [r2] │ │ │ │ + mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r5, pc, ip, ror #20 │ │ │ │ - mvneq r1, r8, lsl #21 │ │ │ │ - biceq r5, pc, r0, lsr #20 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub sl, r5, #8 │ │ │ │ - cmp fp, sl │ │ │ │ - bhi 98364 <__cxa_atexit@plt+0x8bf30> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 9835c <__cxa_atexit@plt+0x8bf28> │ │ │ │ - ldr r8, [pc, #48] @ 9836c <__cxa_atexit@plt+0x8bf38> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #44] @ 98370 <__cxa_atexit@plt+0x8bf3c> │ │ │ │ - add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #40] @ 98374 <__cxa_atexit@plt+0x8bf40> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - mov r5, sl │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + sub r5, r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b814e7 │ │ │ │ - biceq r5, pc, ip, ror #19 │ │ │ │ - mvneq r1, r8, lsl sl │ │ │ │ - strdeq r5, [pc, #144] @ 98410 <__cxa_atexit@plt+0x8bfdc> │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + mvneq r0, r8, asr #5 │ │ │ │ + andeq r0, r0, r0, lsr #2 │ │ │ │ + @ instruction: 0x01e5059c │ │ │ │ + biceq r3, pc, r0, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldr r9, [r3, #7] │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 983dc <__cxa_atexit@plt+0x8bfa8> │ │ │ │ - ldr r2, [pc, #76] @ 983e4 <__cxa_atexit@plt+0x8bfb0> │ │ │ │ + bhi 99b74 <__cxa_atexit@plt+0x8d740> │ │ │ │ + ldr r2, [pc, #48] @ 99b84 <__cxa_atexit@plt+0x8d750> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 983c0 <__cxa_atexit@plt+0x8bf8c> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 983c8 <__cxa_atexit@plt+0x8bf94> │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r2, [r5, #-4] │ │ │ │ + stm r5, {r1, r7} │ │ │ │ + ldr r5, [pc, #32] @ 99b88 <__cxa_atexit@plt+0x8d754> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + add r5, r5, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mov r8, r7 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r7, [pc, #24] @ 983e8 <__cxa_atexit@plt+0x8bfb4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #20] @ 983ec <__cxa_atexit@plt+0x8bfb8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + mvneq r0, r8, lsl r5 │ │ │ │ + biceq r3, pc, r8, ror ip @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 99bd4 <__cxa_atexit@plt+0x8d7a0> │ │ │ │ + ldr r2, [pc, #44] @ 99be0 <__cxa_atexit@plt+0x8d7ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [pc, #28] @ 99be4 <__cxa_atexit@plt+0x8d7b0> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - biceq r5, pc, ip, ror #17 │ │ │ │ - biceq r5, pc, r4, ror #17 │ │ │ │ - biceq r5, pc, r8, ror r9 @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + strheq r0, [r5, #72]! @ 0x48 │ │ │ │ + biceq r3, pc, r0, lsr #24 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 98414 <__cxa_atexit@plt+0x8bfe0> │ │ │ │ - mov r8, r7 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r7, [pc, #12] @ 98428 <__cxa_atexit@plt+0x8bff4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #8] @ 9842c <__cxa_atexit@plt+0x8bff8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + bne 99c74 <__cxa_atexit@plt+0x8d840> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #52 @ 0x34 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 99c88 <__cxa_atexit@plt+0x8d854> │ │ │ │ + ldr r2, [pc, #128] @ 99c98 <__cxa_atexit@plt+0x8d864> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr lr, [pc, #124] @ 99c9c <__cxa_atexit@plt+0x8d868> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + ldr r2, [r5, #-4] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + ldr r8, [pc, #104] @ 99ca0 <__cxa_atexit@plt+0x8d86c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #12]! │ │ │ │ + ldr lr, [pc, #92] @ 99ca4 <__cxa_atexit@plt+0x8d870> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + mov r7, r6 │ │ │ │ + str lr, [r7, #28]! │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ + str r8, [r6, #40] @ 0x28 │ │ │ │ + str r7, [r6, #44] @ 0x2c │ │ │ │ + str r1, [r6, #48] @ 0x30 │ │ │ │ + str r2, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r5, pc, r0, lsr #17 │ │ │ │ - @ instruction: 0x01cf5898 │ │ │ │ - biceq r5, pc, r8, lsr r9 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ - ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r3, r6 │ │ │ │ - bcc 98470 <__cxa_atexit@plt+0x8c03c> │ │ │ │ - ldr r3, [pc, #40] @ 98480 <__cxa_atexit@plt+0x8c04c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ 98484 <__cxa_atexit@plt+0x8c050> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - str r3, [r9, #4]! │ │ │ │ - str r2, [r9, #8] │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff28 │ │ │ │ - @ instruction: 0x01b814a5 │ │ │ │ - biceq r5, pc, r0, lsr r9 @ │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r6, #52 @ 0x34 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffdbc │ │ │ │ + @ instruction: 0xfffffe58 │ │ │ │ + mvneq r0, ip, asr r1 │ │ │ │ + mvneq r0, r4, ror #5 │ │ │ │ + biceq r3, pc, ip, asr fp @ │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 984dc <__cxa_atexit@plt+0x8c0a8> │ │ │ │ - ldr r3, [pc, #60] @ 984e8 <__cxa_atexit@plt+0x8c0b4> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 984d4 <__cxa_atexit@plt+0x8c0a0> │ │ │ │ - ldr r3, [pc, #40] @ 984ec <__cxa_atexit@plt+0x8c0b8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ - ldr r0, [r7] │ │ │ │ + bhi 99cf0 <__cxa_atexit@plt+0x8d8bc> │ │ │ │ + ldr r7, [pc, #52] @ 99d04 <__cxa_atexit@plt+0x8d8d0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 99ce4 <__cxa_atexit@plt+0x8d8b0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 99d18 <__cxa_atexit@plt+0x8d8e4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #16] @ 99d08 <__cxa_atexit@plt+0x8d8d4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r5, pc, r8, asr #17 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 98514 <__cxa_atexit@plt+0x8c0e0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r5, pc, r0, lsr #17 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 98540 <__cxa_atexit@plt+0x8c10c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ 98544 <__cxa_atexit@plt+0x8c110> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r5, pc, r4, ror r7 @ │ │ │ │ - biceq r5, pc, r0, ror #16 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + biceq r3, pc, r4, lsr #22 │ │ │ │ + biceq r3, pc, r8, lsl #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 98580 <__cxa_atexit@plt+0x8c14c> │ │ │ │ + mov r3, r6 │ │ │ │ + and r6, r7, #3 │ │ │ │ + cmp r6, #2 │ │ │ │ + bne 99d90 <__cxa_atexit@plt+0x8d95c> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #20 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 99da8 <__cxa_atexit@plt+0x8d974> │ │ │ │ + ldr r2, [pc, #132] @ 99dc4 <__cxa_atexit@plt+0x8d990> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ 98584 <__cxa_atexit@plt+0x8c150> │ │ │ │ - add r3, pc, r3 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - moveq r3, r2 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r1, [pc, #120] @ 99dc8 <__cxa_atexit@plt+0x8d994> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r1, [r3, #12] │ │ │ │ + str r3, [r3, #16] │ │ │ │ + sub r7, r6, #3 │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 99db4 <__cxa_atexit@plt+0x8d980> │ │ │ │ + ldr r1, [pc, #88] @ 99dd0 <__cxa_atexit@plt+0x8d99c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stmda r5, {r1, r3, r7} │ │ │ │ + ldr r5, [pc, #80] @ 99dd4 <__cxa_atexit@plt+0x8d9a0> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r2 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r7, [pc, #52] @ 99dcc <__cxa_atexit@plt+0x8d998> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - strdeq r5, [pc, #116] @ 985fc <__cxa_atexit@plt+0x8c1c8> │ │ │ │ - biceq r5, pc, ip, asr #15 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #12] @ 985a8 <__cxa_atexit@plt+0x8c174> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r9, r2, #1 │ │ │ │ - rsb r8, r3, #0 │ │ │ │ - b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - mvneq r1, ip, asr #15 │ │ │ │ - biceq r5, pc, ip, ror #15 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + @ instruction: 0xfffffc04 │ │ │ │ + @ instruction: 0xfffffe48 │ │ │ │ + mvneq pc, r8, asr #31 │ │ │ │ + @ instruction: 0xfffffe78 │ │ │ │ + strdeq r0, [r5, #44]! @ 0x2c │ │ │ │ + biceq r3, pc, r4, ror #21 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ - sub r5, r5, #4 │ │ │ │ + sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 98600 <__cxa_atexit@plt+0x8c1cc> │ │ │ │ - ldr r3, [pc, #60] @ 9860c <__cxa_atexit@plt+0x8c1d8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 985f8 <__cxa_atexit@plt+0x8c1c4> │ │ │ │ - ldr r3, [pc, #40] @ 98610 <__cxa_atexit@plt+0x8c1dc> │ │ │ │ + bhi 99e84 <__cxa_atexit@plt+0x8da50> │ │ │ │ + ldr lr, [pc, #148] @ 99e90 <__cxa_atexit@plt+0x8da5c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #136] @ 99e94 <__cxa_atexit@plt+0x8da60> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str lr, [r3, #-16] │ │ │ │ + stmdb r3, {r0, r1, r7} │ │ │ │ + tst r2, #3 │ │ │ │ + beq 99e50 <__cxa_atexit@plt+0x8da1c> │ │ │ │ + ldr r1, [pc, #116] @ 99e98 <__cxa_atexit@plt+0x8da64> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r2, #7] │ │ │ │ + str r1, [r5] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 99e5c <__cxa_atexit@plt+0x8da28> │ │ │ │ + sub r5, r3, #12 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 99e64 <__cxa_atexit@plt+0x8da30> │ │ │ │ + ldr r3, [pc, #92] @ 99ea4 <__cxa_atexit@plt+0x8da70> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + b 99e70 <__cxa_atexit@plt+0x8da3c> │ │ │ │ + ldr r0, [r2] │ │ │ │ + mov r7, r2 │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ + ldr r3, [pc, #48] @ 99e9c <__cxa_atexit@plt+0x8da68> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5] │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #36] @ 99ea0 <__cxa_atexit@plt+0x8da6c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r5, pc, r4, lsl #15 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + strheq r0, [r0], -r4 │ │ │ │ + mvneq pc, r0, ror #30 │ │ │ │ + andeq r0, r0, r4, lsl #2 │ │ │ │ + andeq r0, r0, ip, lsr r1 │ │ │ │ + mvneq r0, r8, lsl #4 │ │ │ │ + andeq r0, r0, r8, lsr r1 │ │ │ │ + biceq r3, pc, r4, lsl sl @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 98638 <__cxa_atexit@plt+0x8c204> │ │ │ │ + ldr r3, [pc, #84] @ 99f10 <__cxa_atexit@plt+0x8dadc> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r5, pc, ip, asr r7 @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 986dc <__cxa_atexit@plt+0x8c2a8> │ │ │ │ - cmp r7, #0 │ │ │ │ - bmi 98688 <__cxa_atexit@plt+0x8c254> │ │ │ │ - ldr r6, [pc, #148] @ 98700 <__cxa_atexit@plt+0x8c2cc> │ │ │ │ - add r6, pc, r6 │ │ │ │ - str r6, [r5] │ │ │ │ - ldr r6, [pc, #140] @ 98704 <__cxa_atexit@plt+0x8c2d0> │ │ │ │ - ldr r6, [pc, r6] │ │ │ │ - add r9, r6, #1 │ │ │ │ - mov r6, r3 │ │ │ │ - mov r8, r7 │ │ │ │ - b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - cmp r7, #-2147483648 @ 0x80000000 │ │ │ │ - bne 986ac <__cxa_atexit@plt+0x8c278> │ │ │ │ - ldr r7, [pc, #92] @ 986f4 <__cxa_atexit@plt+0x8c2c0> │ │ │ │ - add r7, pc, r7 │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 99ee8 <__cxa_atexit@plt+0x8dab4> │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #84] @ 986f8 <__cxa_atexit@plt+0x8c2c4> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - mov r6, r3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 99ef0 <__cxa_atexit@plt+0x8dabc> │ │ │ │ + ldr r3, [pc, #60] @ 99f1c <__cxa_atexit@plt+0x8dae8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + b 99efc <__cxa_atexit@plt+0x8dac8> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #84] @ 98708 <__cxa_atexit@plt+0x8c2d4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #80] @ 9870c <__cxa_atexit@plt+0x8c2d8> │ │ │ │ - add sl, pc, sl │ │ │ │ - str r2, [r3, #4]! │ │ │ │ - str r7, [r3, #8] │ │ │ │ - ldr r2, [pc, #68] @ 98710 <__cxa_atexit@plt+0x8c2dc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r8, r2, #1 │ │ │ │ - add r5, r5, #4 │ │ │ │ - mov r9, r3 │ │ │ │ - b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r3, [pc, #24] @ 986fc <__cxa_atexit@plt+0x8c2c8> │ │ │ │ + ldr r3, [pc, #28] @ 99f14 <__cxa_atexit@plt+0x8dae0> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #12 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ + ldr r9, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - biceq r5, pc, r8, lsl #13 │ │ │ │ - biceq r5, pc, ip, ror r6 @ │ │ │ │ - @ instruction: 0xffffff60 │ │ │ │ + ldr r3, [pc, #16] @ 99f18 <__cxa_atexit@plt+0x8dae4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strdeq r1, [r5, #96]! @ 0x60 │ │ │ │ - @ instruction: 0xfffffed8 │ │ │ │ - biceq r5, pc, r0, lsr r6 @ │ │ │ │ - mvneq r1, r0, asr r8 │ │ │ │ - ldrdeq r5, [pc, #80] @ 9876c <__cxa_atexit@plt+0x8c338> │ │ │ │ + mvneq r0, ip, ror r1 │ │ │ │ + andeq r0, r0, r0, lsr #1 │ │ │ │ + @ instruction: 0x01cf399c │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 99f4c <__cxa_atexit@plt+0x8db18> │ │ │ │ + ldr r3, [pc, #48] @ 99f74 <__cxa_atexit@plt+0x8db40> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + b 99f58 <__cxa_atexit@plt+0x8db24> │ │ │ │ + ldr r3, [pc, #24] @ 99f6c <__cxa_atexit@plt+0x8db38> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5] │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #12] @ 99f70 <__cxa_atexit@plt+0x8db3c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + mvneq r0, r0, lsr #2 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + biceq r3, pc, r4, asr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r9, [pc, #12] @ 98734 <__cxa_atexit@plt+0x8c300> │ │ │ │ - add r9, pc, r9 │ │ │ │ + ldr r3, [pc, #16] @ 99f9c <__cxa_atexit@plt+0x8db68> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r5, pc, r4, asr #11 │ │ │ │ - @ instruction: 0x01cf5690 │ │ │ │ + b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ + strdeq pc, [r4, #220]! @ 0xdc │ │ │ │ + biceq r3, pc, ip, lsl r9 @ │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 99fc4 <__cxa_atexit@plt+0x8db90> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #2 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ + ldrdeq pc, [r4, #212]! @ 0xd4 │ │ │ │ + strdeq r3, [pc, #132] @ 9a054 <__cxa_atexit@plt+0x8dc20> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 987c4 <__cxa_atexit@plt+0x8c390> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #36 @ 0x24 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 987d0 <__cxa_atexit@plt+0x8c39c> │ │ │ │ - ldr lr, [pc, #116] @ 987e0 <__cxa_atexit@plt+0x8c3ac> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #112] @ 987e4 <__cxa_atexit@plt+0x8c3b0> │ │ │ │ + mov r3, r6 │ │ │ │ + mov r2, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9a050 <__cxa_atexit@plt+0x8dc1c> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #28 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 9a058 <__cxa_atexit@plt+0x8dc24> │ │ │ │ + ldr r1, [pc, #108] @ 9a06c <__cxa_atexit@plt+0x8dc38> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr sl, [pc, #108] @ 987e8 <__cxa_atexit@plt+0x8c3b4> │ │ │ │ - add sl, pc, sl │ │ │ │ + ldr r0, [pc, #104] @ 9a070 <__cxa_atexit@plt+0x8dc3c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr ip, [pc, #96] @ 987ec <__cxa_atexit@plt+0x8c3b8> │ │ │ │ - add ip, pc, ip │ │ │ │ - str r1, [r9, #4]! │ │ │ │ - ldr r8, [pc, #88] @ 987f0 <__cxa_atexit@plt+0x8c3bc> │ │ │ │ + ldr r8, [pc, #88] @ 9a074 <__cxa_atexit@plt+0x8dc40> │ │ │ │ add r8, pc, r8 │ │ │ │ - str r2, [r9, #32] │ │ │ │ - str r0, [r9, #20] │ │ │ │ - str r0, [r9, #8] │ │ │ │ - mov r0, r9 │ │ │ │ - str sl, [r0, #12]! │ │ │ │ - str lr, [r5, #-12] │ │ │ │ - str r9, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - str ip, [r9, #24]! │ │ │ │ - mov r5, r3 │ │ │ │ + str r1, [r3, #4]! │ │ │ │ + ldr r1, [pc, #80] @ 9a078 <__cxa_atexit@plt+0x8dc44> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr lr, [pc, #72] @ 9a07c <__cxa_atexit@plt+0x8dc48> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r2, [r3, #8] │ │ │ │ + str r0, [r3, #12] │ │ │ │ + str lr, [r3, #16] │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ + sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r6, r9 │ │ │ │ + mov r6, r3 │ │ │ │ + b 9a060 <__cxa_atexit@plt+0x8dc2c> │ │ │ │ + mov r5, #28 │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ + @ instruction: 0xfffffde0 │ │ │ │ + mvneq pc, r4, ror #26 │ │ │ │ + @ instruction: 0x01b7f8cb │ │ │ │ + mvneq pc, r8, ror #26 │ │ │ │ + mvneq pc, r0, ror #26 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9a0b8 <__cxa_atexit@plt+0x8dc84> │ │ │ │ + ldr r8, [pc, #36] @ 9a0c0 <__cxa_atexit@plt+0x8dc8c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r2, [pc, #28] @ 9a0c4 <__cxa_atexit@plt+0x8dc90> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0xfffffcc4 │ │ │ │ - @ instruction: 0xfffffd14 │ │ │ │ - @ instruction: 0xfffffe28 │ │ │ │ - @ instruction: 0x01b8107b │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 98814 <__cxa_atexit@plt+0x8c3e0> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #8] │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r5, pc, r8, lsr r5 @ │ │ │ │ + @ instruction: 0x01b7f85b │ │ │ │ + mvneq pc, r4, asr #25 │ │ │ │ + biceq r3, pc, ip, asr #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 98894 <__cxa_atexit@plt+0x8c460> │ │ │ │ - ldr r2, [pc, #76] @ 9889c <__cxa_atexit@plt+0x8c468> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 98878 <__cxa_atexit@plt+0x8c444> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 98880 <__cxa_atexit@plt+0x8c44c> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r3 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9a110 <__cxa_atexit@plt+0x8dcdc> │ │ │ │ + ldr r7, [pc, #52] @ 9a124 <__cxa_atexit@plt+0x8dcf0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9a104 <__cxa_atexit@plt+0x8dcd0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 99d18 <__cxa_atexit@plt+0x8d8e4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - mov r8, r7 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r7, [pc, #24] @ 988a0 <__cxa_atexit@plt+0x8c46c> │ │ │ │ + ldr r7, [pc, #16] @ 9a128 <__cxa_atexit@plt+0x8dcf4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #20] @ 988a4 <__cxa_atexit@plt+0x8c470> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + @ instruction: 0xfffffc24 │ │ │ │ + biceq r3, pc, r4, lsl #14 │ │ │ │ + biceq r3, pc, r8, ror #13 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9a174 <__cxa_atexit@plt+0x8dd40> │ │ │ │ + ldr r7, [pc, #52] @ 9a188 <__cxa_atexit@plt+0x8dd54> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9a168 <__cxa_atexit@plt+0x8dd34> │ │ │ │ + mov r7, r8 │ │ │ │ + b 99d18 <__cxa_atexit@plt+0x8d8e4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - biceq r5, pc, r4, lsr r4 @ │ │ │ │ - biceq r5, pc, ip, lsr #8 │ │ │ │ - biceq r5, pc, r0, asr #9 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 988cc <__cxa_atexit@plt+0x8c498> │ │ │ │ - mov r8, r7 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r7, [pc, #12] @ 988e0 <__cxa_atexit@plt+0x8c4ac> │ │ │ │ + ldr r7, [pc, #16] @ 9a18c <__cxa_atexit@plt+0x8dd58> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #8] @ 988e4 <__cxa_atexit@plt+0x8c4b0> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r5, pc, r8, ror #7 │ │ │ │ - biceq r5, pc, r0, ror #7 │ │ │ │ - biceq r5, pc, r0, lsl #9 │ │ │ │ + @ instruction: 0xfffffbc0 │ │ │ │ + biceq r3, pc, r0, lsr #13 │ │ │ │ + biceq r3, pc, r4, lsl #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #4 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 9894c <__cxa_atexit@plt+0x8c518> │ │ │ │ - ldr r2, [pc, #76] @ 98954 <__cxa_atexit@plt+0x8c520> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r2, [r3] │ │ │ │ - and r2, r7, #3 │ │ │ │ - cmp r2, #2 │ │ │ │ - beq 98930 <__cxa_atexit@plt+0x8c4fc> │ │ │ │ - cmp r2, #0 │ │ │ │ - bne 98938 <__cxa_atexit@plt+0x8c504> │ │ │ │ - ldr r0, [r7] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9a1d8 <__cxa_atexit@plt+0x8dda4> │ │ │ │ + ldr r7, [pc, #52] @ 9a1ec <__cxa_atexit@plt+0x8ddb8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9a1cc <__cxa_atexit@plt+0x8dd98> │ │ │ │ + mov r7, r8 │ │ │ │ + b 99d18 <__cxa_atexit@plt+0x8d8e4> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9a1f0 <__cxa_atexit@plt+0x8ddbc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffb5c │ │ │ │ + biceq r3, pc, ip, lsr r6 @ │ │ │ │ + biceq r3, pc, r4, ror #12 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #24 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9a26c <__cxa_atexit@plt+0x8de38> │ │ │ │ + ldr lr, [pc, #96] @ 9a278 <__cxa_atexit@plt+0x8de44> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r2, [r7, #16] │ │ │ │ + ldr r8, [pc, #80] @ 9a27c <__cxa_atexit@plt+0x8de48> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + str lr, [r3, #-24] @ 0xffffffe8 │ │ │ │ + str r1, [r3, #-20] @ 0xffffffec │ │ │ │ + str r2, [r3, #-16] │ │ │ │ + str r0, [r3, #-12] │ │ │ │ + str r8, [r3, #-8] │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r3, [pc, #52] @ 9a280 <__cxa_atexit@plt+0x8de4c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #3 │ │ │ │ + ldr r3, [pc, #44] @ 9a284 <__cxa_atexit@plt+0x8de50> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #1 │ │ │ │ + ldr r3, [pc, #36] @ 9a288 <__cxa_atexit@plt+0x8de54> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #1 │ │ │ │ + b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ + andeq r0, r0, ip, ror r0 │ │ │ │ + mvneq pc, r0, asr #22 │ │ │ │ + mvneq pc, ip, lsr lr @ │ │ │ │ + mvneq pc, r4, lsr lr @ │ │ │ │ + mvneq pc, ip, lsr #28 │ │ │ │ + strheq r3, [pc, #92] @ 9a2f0 <__cxa_atexit@plt+0x8debc> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9a2d0 <__cxa_atexit@plt+0x8de9c> │ │ │ │ + ldr r2, [pc, #40] @ 9a2dc <__cxa_atexit@plt+0x8dea8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #36] @ 9a2e0 <__cxa_atexit@plt+0x8deac> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmib r3, {r1, r7} │ │ │ │ + ldr r9, [r5, #8] │ │ │ │ + str r2, [r5] │ │ │ │ + sub r8, r6, #2 │ │ │ │ + b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + ldrdeq pc, [r4, #216]! @ 0xd8 │ │ │ │ + biceq r3, pc, r4, ror #10 │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r7, [pc, #24] @ 98958 <__cxa_atexit@plt+0x8c524> │ │ │ │ + ldr r7, [pc, #72] @ 9a344 <__cxa_atexit@plt+0x8df10> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #20] @ 9895c <__cxa_atexit@plt+0x8c528> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3], #-8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9a334 <__cxa_atexit@plt+0x8df00> │ │ │ │ + ldr r7, [pc, #52] @ 9a348 <__cxa_atexit@plt+0x8df14> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9a328 <__cxa_atexit@plt+0x8def4> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9979c <__cxa_atexit@plt+0x8d368> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r7, [pc, #16] @ 9a34c <__cxa_atexit@plt+0x8df18> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - biceq r5, pc, ip, ror r3 @ │ │ │ │ - biceq r5, pc, r4, ror r3 @ │ │ │ │ - biceq r5, pc, r8, lsl #8 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + @ instruction: 0xfffff484 │ │ │ │ + biceq r3, pc, r8, asr #9 │ │ │ │ + biceq r3, pc, r8, ror #9 │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 98984 <__cxa_atexit@plt+0x8c550> │ │ │ │ + bne 9a38c <__cxa_atexit@plt+0x8df58> │ │ │ │ + ldr r3, [pc, #92] @ 9a3cc <__cxa_atexit@plt+0x8df98> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9a3bc <__cxa_atexit@plt+0x8df88> │ │ │ │ + b 9a3dc <__cxa_atexit@plt+0x8dfa8> │ │ │ │ + ldr r3, [pc, #48] @ 9a3c4 <__cxa_atexit@plt+0x8df90> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9a3bc <__cxa_atexit@plt+0x8df88> │ │ │ │ + ldr r3, [pc, #28] @ 9a3c8 <__cxa_atexit@plt+0x8df94> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 97ea4 <__cxa_atexit@plt+0x8ba70> │ │ │ │ - ldr r7, [pc, #12] @ 98998 <__cxa_atexit@plt+0x8c564> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #8] @ 9899c <__cxa_atexit@plt+0x8c568> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r5, pc, r0, lsr r3 @ │ │ │ │ - biceq r5, pc, r8, lsr #6 │ │ │ │ - biceq r5, pc, r8, asr #7 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + muleq r0, r4, r2 │ │ │ │ + andeq r0, r0, r4, lsr #5 │ │ │ │ + andeq r0, r0, r8, rrx │ │ │ │ + biceq r3, pc, r8, ror #8 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 9a420 <__cxa_atexit@plt+0x8dfec> │ │ │ │ + ldr r6, [pc, #156] @ 9a490 <__cxa_atexit@plt+0x8e05c> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + str r6, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9a474 <__cxa_atexit@plt+0x8e040> │ │ │ │ + ldr r6, [pc, #144] @ 9a49c <__cxa_atexit@plt+0x8e068> │ │ │ │ + add r6, pc, r6 │ │ │ │ + str r6, [r5] │ │ │ │ + mov r6, r9 │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r6, [pc, #100] @ 9a48c <__cxa_atexit@plt+0x8e058> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r6, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9a474 <__cxa_atexit@plt+0x8e040> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ + add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 989e0 <__cxa_atexit@plt+0x8c5ac> │ │ │ │ - ldr r3, [pc, #40] @ 989f0 <__cxa_atexit@plt+0x8c5bc> │ │ │ │ + bcc 9a480 <__cxa_atexit@plt+0x8e04c> │ │ │ │ + ldr r3, [pc, #68] @ 9a494 <__cxa_atexit@plt+0x8e060> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ 989f4 <__cxa_atexit@plt+0x8c5c0> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - str r3, [r9, #4]! │ │ │ │ + ldr r2, [r5, #12]! │ │ │ │ + ldr r1, [pc, #60] @ 9a498 <__cxa_atexit@plt+0x8e064> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ str r2, [r9, #8] │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r6, r9 │ │ │ │ + bx r0 │ │ │ │ mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff28 │ │ │ │ - @ instruction: 0x01b80f38 │ │ │ │ - biceq r5, pc, r0, lsl #7 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, ip, asr r1 │ │ │ │ + strheq r0, [r0], -r4 │ │ │ │ + muleq r0, r0, r1 │ │ │ │ + @ instruction: 0xfffffcd8 │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + @ instruction: 0x01cf3398 │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 9a4c4 <__cxa_atexit@plt+0x8e090> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq r3, pc, r0, ror r3 @ │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 98a38 <__cxa_atexit@plt+0x8c604> │ │ │ │ - ldr r3, [pc, #40] @ 98a48 <__cxa_atexit@plt+0x8c614> │ │ │ │ + bcc 9a514 <__cxa_atexit@plt+0x8e0e0> │ │ │ │ + ldr r3, [pc, #60] @ 9a52c <__cxa_atexit@plt+0x8e0f8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ 98a4c <__cxa_atexit@plt+0x8c618> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r2, [r7, #8] │ │ │ │ - str r3, [r9, #4]! │ │ │ │ + ldr r2, [r5, #12]! │ │ │ │ + ldr r1, [pc, #52] @ 9a530 <__cxa_atexit@plt+0x8e0fc> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ str r2, [r9, #8] │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - mov r3, #12 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - str r3, [r4, #828] @ 0x33c │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff88 │ │ │ │ - biceq r5, pc, r8, lsr r3 @ │ │ │ │ - @ instruction: 0x01cf539c │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 98aa8 <__cxa_atexit@plt+0x8c674> │ │ │ │ - ldr r3, [pc, #64] @ 98ab0 <__cxa_atexit@plt+0x8c67c> │ │ │ │ + sub sl, r7, #1 │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ + ldr r3, [pc, #24] @ 9a534 <__cxa_atexit@plt+0x8e100> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r3, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 98aa0 <__cxa_atexit@plt+0x8c66c> │ │ │ │ - ldr r3, [pc, #44] @ 98ab4 <__cxa_atexit@plt+0x8c680> │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + @ instruction: 0xfffffc9c │ │ │ │ + @ instruction: 0xffffffb4 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #24] @ 9a560 <__cxa_atexit@plt+0x8e12c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #36] @ 98ab8 <__cxa_atexit@plt+0x8c684> │ │ │ │ + ldr r3, [pc, #16] @ 9a564 <__cxa_atexit@plt+0x8e130> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, asr r0 │ │ │ │ - andeq r0, r0, r0, ror r0 │ │ │ │ - strheq r1, [r5, #92]! @ 0x5c │ │ │ │ - biceq r5, pc, r0, lsr r3 @ │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + mvneq pc, r4, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ + strheq r3, [pc, #44] @ 9a5b0 <__cxa_atexit@plt+0x8e17c> │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 98ae8 <__cxa_atexit@plt+0x8c6b4> │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9a5c8 <__cxa_atexit@plt+0x8e194> │ │ │ │ + ldr r3, [pc, #48] @ 9a5d4 <__cxa_atexit@plt+0x8e1a0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r5, #12]! │ │ │ │ + ldr r1, [pc, #40] @ 9a5d8 <__cxa_atexit@plt+0x8e1a4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr sl, [r7, #3] │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + str r2, [r9, #8] │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + @ instruction: 0xfffffb84 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #24] @ 9a604 <__cxa_atexit@plt+0x8e1d0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 98aec <__cxa_atexit@plt+0x8c6b8> │ │ │ │ + ldr r3, [pc, #16] @ 9a608 <__cxa_atexit@plt+0x8e1d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ - andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r1, r4, ror r5 │ │ │ │ - biceq r5, pc, ip, ror #5 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + mvneq pc, r0, lsr #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ + biceq r3, pc, r8, lsl r2 @ │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ 98b24 <__cxa_atexit@plt+0x8c6f0> │ │ │ │ + ldr r3, [pc, #16] @ 9a644 <__cxa_atexit@plt+0x8e210> │ │ │ │ add r3, pc, r3 │ │ │ │ - str r8, [r5, #-4] │ │ │ │ - str r7, [r5] │ │ │ │ - str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #16] @ 98b28 <__cxa_atexit@plt+0x8c6f4> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - add r9, r3, #1 │ │ │ │ + str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - mvneq r1, r0, asr r2 │ │ │ │ - strheq r5, [pc, #32] @ 98b54 <__cxa_atexit@plt+0x8c720> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + strdeq r3, [pc, #16] @ 9a660 <__cxa_atexit@plt+0x8e22c> │ │ │ │ + andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - and r6, r3, #3 │ │ │ │ - cmp r6, #2 │ │ │ │ - bne 98b80 <__cxa_atexit@plt+0x8c74c> │ │ │ │ - ldr r6, [pc, #128] @ 98bd8 <__cxa_atexit@plt+0x8c7a4> │ │ │ │ - add r6, pc, r6 │ │ │ │ - str r6, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 98bbc <__cxa_atexit@plt+0x8c788> │ │ │ │ - ldr r6, [pc, #112] @ 98bdc <__cxa_atexit@plt+0x8c7a8> │ │ │ │ - add r6, pc, r6 │ │ │ │ - str r6, [r5] │ │ │ │ - mov r6, r9 │ │ │ │ - mov r8, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #16 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 98bc8 <__cxa_atexit@plt+0x8c794> │ │ │ │ - ldr r2, [pc, #72] @ 98be0 <__cxa_atexit@plt+0x8c7ac> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #68] @ 98be4 <__cxa_atexit@plt+0x8c7b0> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r1, [r5, #8] │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r1, [r9, #8] │ │ │ │ - str r7, [r9, #12] │ │ │ │ - add r5, r5, #12 │ │ │ │ - mov r7, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r6, r9 │ │ │ │ - bx r0 │ │ │ │ - mov r7, #16 │ │ │ │ - str r7, [r4, #828] @ 0x33c │ │ │ │ - mov r7, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - muleq r0, r8, r0 │ │ │ │ - andeq r0, r0, ip, lsr #1 │ │ │ │ - @ instruction: 0xfffffba8 │ │ │ │ - @ instruction: 0x01b80c66 │ │ │ │ - biceq r5, pc, r0, lsr #3 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 98c0c <__cxa_atexit@plt+0x8c7d8> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9a694 <__cxa_atexit@plt+0x8e260> │ │ │ │ + ldr r3, [pc, #60] @ 9a6ac <__cxa_atexit@plt+0x8e278> │ │ │ │ add r3, pc, r3 │ │ │ │ + ldr r2, [r5, #12]! │ │ │ │ + ldr r1, [pc, #52] @ 9a6b0 <__cxa_atexit@plt+0x8e27c> │ │ │ │ + add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, #1 │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + ldr r8, [r5, #-8] │ │ │ │ + str r2, [r9, #8] │ │ │ │ + sub sl, r7, #1 │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ + ldr r3, [pc, #24] @ 9a6b4 <__cxa_atexit@plt+0x8e280> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + @ instruction: 0xfffffa54 │ │ │ │ + @ instruction: 0xffffffb4 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #24] @ 9a6e0 <__cxa_atexit@plt+0x8e2ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #16] @ 9a6e4 <__cxa_atexit@plt+0x8e2b0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ - andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r5, pc, r8, ror r1 @ │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + mvneq pc, r4, asr #19 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9a728 <__cxa_atexit@plt+0x8e2f4> │ │ │ │ + ldr r3, [pc, #28] @ 9a738 <__cxa_atexit@plt+0x8e304> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + b 1a26440 <__cxa_atexit@plt+0x1a1a00c> │ │ │ │ + ldr r7, [pc, #12] @ 9a73c <__cxa_atexit@plt+0x8e308> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + ldrdeq r3, [pc, #20] @ 9a758 <__cxa_atexit@plt+0x8e324> │ │ │ │ + biceq r3, pc, ip, lsr #3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 98c38 <__cxa_atexit@plt+0x8c804> │ │ │ │ + ldr r3, [pc, #36] @ 9a778 <__cxa_atexit@plt+0x8e344> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ 98c3c <__cxa_atexit@plt+0x8c808> │ │ │ │ + ldr r9, [pc, #32] @ 9a77c <__cxa_atexit@plt+0x8e348> │ │ │ │ add r9, pc, r9 │ │ │ │ + str r7, [r5] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #20] @ 9a780 <__cxa_atexit@plt+0x8e34c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov sl, r7 │ │ │ │ + b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + @ instruction: 0x01cf3094 │ │ │ │ + mvneq pc, r0, lsl r6 @ │ │ │ │ + biceq r3, pc, r4, asr r1 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9a7bc <__cxa_atexit@plt+0x8e388> │ │ │ │ + ldr r3, [pc, #68] @ 9a7e8 <__cxa_atexit@plt+0x8e3b4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r5, pc, ip, ror r0 @ │ │ │ │ - biceq r5, pc, r8, lsr r1 @ │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ + str r2, [r5, #4] │ │ │ │ + ldr r3, [pc, #52] @ 9a7ec <__cxa_atexit@plt+0x8e3b8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + b 9a7d0 <__cxa_atexit@plt+0x8e39c> │ │ │ │ + ldr r3, [pc, #28] @ 9a7e0 <__cxa_atexit@plt+0x8e3ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 9a7e4 <__cxa_atexit@plt+0x8e3b0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #2 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #4 │ │ │ │ + b 16c8220 <__cxa_atexit@plt+0x16bbdec> │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + mvneq pc, ip, asr #17 │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + strdeq pc, [r4, #80]! @ 0x50 │ │ │ │ + biceq r3, pc, ip, ror r0 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #12 │ │ │ │ - ldr r3, [r5, #4] │ │ │ │ - and r1, r7, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 98c84 <__cxa_atexit@plt+0x8c850> │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 98cac <__cxa_atexit@plt+0x8c878> │ │ │ │ - ldr r2, [pc, #72] @ 98cc0 <__cxa_atexit@plt+0x8c88c> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #68] @ 98cc4 <__cxa_atexit@plt+0x8c890> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 98c9c <__cxa_atexit@plt+0x8c868> │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 98cac <__cxa_atexit@plt+0x8c878> │ │ │ │ - ldr r2, [pc, #36] @ 98cb8 <__cxa_atexit@plt+0x8c884> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #32] @ 98cbc <__cxa_atexit@plt+0x8c888> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r2, [r9, #4]! │ │ │ │ - str r3, [r9, #8] │ │ │ │ - add r5, r5, #12 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - mov r3, #12 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9a854 <__cxa_atexit@plt+0x8e420> │ │ │ │ + ldr r3, [pc, #72] @ 9a860 <__cxa_atexit@plt+0x8e42c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r5, #8]! │ │ │ │ + ldr r1, [pc, #64] @ 9a864 <__cxa_atexit@plt+0x8e430> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r7, [r9, #12] │ │ │ │ + str r3, [r9, #16] │ │ │ │ + ldr r3, [pc, #36] @ 9a868 <__cxa_atexit@plt+0x8e434> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #2 │ │ │ │ + ldr r8, [pc, #28] @ 9a86c <__cxa_atexit@plt+0x8e438> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffba4 │ │ │ │ - @ instruction: 0x01b80b33 │ │ │ │ - @ instruction: 0xfffffd88 │ │ │ │ - @ instruction: 0x01b80b86 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ 98ce0 <__cxa_atexit@plt+0x8c8ac> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b80b28 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ 98cfc <__cxa_atexit@plt+0x8c8c8> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b80b0c │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #12] @ 98d20 <__cxa_atexit@plt+0x8c8ec> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r9, r2, #1 │ │ │ │ - rsb r8, r3, #0 │ │ │ │ - b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - mvneq r1, r4, asr r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ - ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ 98d3c <__cxa_atexit@plt+0x8c908> │ │ │ │ - add r8, pc, r8 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b80acc │ │ │ │ - strheq r4, [pc, #248] @ 98e40 <__cxa_atexit@plt+0x8ca0c> │ │ │ │ - andeq r0, r1, r1 │ │ │ │ - andeq r0, r1, r3, lsl r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + @ instruction: 0xfffff9d8 │ │ │ │ + @ instruction: 0x01e4f590 │ │ │ │ + mvneq pc, r8, lsl #11 │ │ │ │ + strheq r2, [pc, #252] @ 9a974 <__cxa_atexit@plt+0x8e540> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 9a890 <__cxa_atexit@plt+0x8e45c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1a2691c <__cxa_atexit@plt+0x1a1a4e8> │ │ │ │ + mvneq pc, ip, lsl r8 @ │ │ │ │ + biceq r3, pc, r4, lsr r0 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - sub r2, r5, #8 │ │ │ │ - cmp fp, r2 │ │ │ │ - bhi 98e1c <__cxa_atexit@plt+0x8c9e8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r9, #24 │ │ │ │ + add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 98e28 <__cxa_atexit@plt+0x8c9f4> │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r8, [r7, #12] │ │ │ │ - add r3, r9, #12 │ │ │ │ - cmp r8, #0 │ │ │ │ - bmi 98db4 <__cxa_atexit@plt+0x8c980> │ │ │ │ - ldr r6, [pc, #188] @ 98e44 <__cxa_atexit@plt+0x8ca10> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r0, [pc, #184] @ 98e48 <__cxa_atexit@plt+0x8ca14> │ │ │ │ - add r0, pc, r0 │ │ │ │ - str r0, [r9, #4]! │ │ │ │ - stmdb r5, {r6, r9} │ │ │ │ - str r1, [r9, #8] │ │ │ │ - ldr r6, [pc, #168] @ 98e4c <__cxa_atexit@plt+0x8ca18> │ │ │ │ - ldr r6, [pc, r6] │ │ │ │ - add r9, r6, #1 │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - add sl, r9, #4 │ │ │ │ - cmp r8, #-2147483648 @ 0x80000000 │ │ │ │ - bne 98dec <__cxa_atexit@plt+0x8c9b8> │ │ │ │ - ldr r6, [pc, #112] @ 98e38 <__cxa_atexit@plt+0x8ca04> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r9, [pc, #108] @ 98e3c <__cxa_atexit@plt+0x8ca08> │ │ │ │ - add r9, pc, r9 │ │ │ │ - str r1, [r3] │ │ │ │ - str r6, [sl] │ │ │ │ - ldr r6, [pc, #96] @ 98e40 <__cxa_atexit@plt+0x8ca0c> │ │ │ │ - ldr r6, [pc, r6] │ │ │ │ - add r8, r6, #1 │ │ │ │ - mov r6, r3 │ │ │ │ - b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r3, [pc, #92] @ 98e50 <__cxa_atexit@plt+0x8ca1c> │ │ │ │ + bcc 9a8ec <__cxa_atexit@plt+0x8e4b8> │ │ │ │ + ldr r3, [pc, #60] @ 9a8f8 <__cxa_atexit@plt+0x8e4c4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #88] @ 98e54 <__cxa_atexit@plt+0x8ca20> │ │ │ │ + ldr r2, [pc, #56] @ 9a8fc <__cxa_atexit@plt+0x8e4c8> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r3, [r9, #16]! │ │ │ │ - str r8, [r9, #8] │ │ │ │ - str r1, [r9, #-4] │ │ │ │ - str r2, [r9, #-12] │ │ │ │ - ldr r3, [pc, #68] @ 98e58 <__cxa_atexit@plt+0x8ca24> │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r7, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + ldr r3, [pc, #28] @ 9a900 <__cxa_atexit@plt+0x8e4cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ - b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - mov r6, r9 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - mov r3, #24 │ │ │ │ + b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ + mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - bx r0 │ │ │ │ - @ instruction: 0xffffff60 │ │ │ │ - biceq r4, pc, r0, lsr pc @ │ │ │ │ - mvneq r1, ip, lsr r1 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0xffffff3c │ │ │ │ - mvneq r0, r4, asr #31 │ │ │ │ - @ instruction: 0xffffff10 │ │ │ │ - @ instruction: 0xfffffeec │ │ │ │ - mvneq r1, r8, lsl #2 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r9, [r5, #4] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r8, r7 │ │ │ │ - b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r4, pc, r8, lsl #31 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + @ instruction: 0xfffff70c │ │ │ │ + @ instruction: 0x01e4f498 │ │ │ │ + biceq r2, pc, r8, lsr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 98ebc <__cxa_atexit@plt+0x8ca88> │ │ │ │ - ldr r2, [pc, #48] @ 98ec8 <__cxa_atexit@plt+0x8ca94> │ │ │ │ + add r5, r5, #4 │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9a958 <__cxa_atexit@plt+0x8e524> │ │ │ │ + ldr r2, [pc, #92] @ 9a988 <__cxa_atexit@plt+0x8e554> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [r7, #8] │ │ │ │ - ldr r7, [r7, #12] │ │ │ │ - str r2, [r3, #-8] │ │ │ │ - str r1, [r3, #-4] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 98eb4 <__cxa_atexit@plt+0x8ca80> │ │ │ │ - b 98ed8 <__cxa_atexit@plt+0x8caa4> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + beq 9a980 <__cxa_atexit@plt+0x8e54c> │ │ │ │ + ldr r5, [pc, #72] @ 9a98c <__cxa_atexit@plt+0x8e558> │ │ │ │ + add r5, pc, r5 │ │ │ │ + ldr r9, [r3, #8] │ │ │ │ + stm r3, {r5, r7} │ │ │ │ mov r5, r3 │ │ │ │ + mov r8, r7 │ │ │ │ + b ba658 <__cxa_atexit@plt+0xae224> │ │ │ │ + ldr r3, [pc, #48] @ 9a990 <__cxa_atexit@plt+0x8e55c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #44] @ 9a994 <__cxa_atexit@plt+0x8e560> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr sl, [r5] │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #32] @ 9a998 <__cxa_atexit@plt+0x8e564> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r4, pc, r0, lsr pc @ │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + andeq r0, r0, r0, asr #2 │ │ │ │ + andeq r0, r0, r0, ror r0 │ │ │ │ + biceq r2, pc, r4, ror lr @ │ │ │ │ + mvneq pc, r4, lsl #8 │ │ │ │ + biceq r2, pc, r8, ror #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r9, r6 │ │ │ │ - ldr r6, [r4, #804] @ 0x324 │ │ │ │ - add r3, r9, #28 │ │ │ │ - cmp r6, r3 │ │ │ │ - bcc 98f88 <__cxa_atexit@plt+0x8cb54> │ │ │ │ - ldr r2, [r5, #4] │ │ │ │ - ldr r0, [pc, #176] @ 98fa8 <__cxa_atexit@plt+0x8cb74> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r1, [r7, #3] │ │ │ │ - mov r6, r9 │ │ │ │ - str r2, [r6, #12]! │ │ │ │ - mov r2, r6 │ │ │ │ - str r0, [r2, #-8]! │ │ │ │ - cmp r1, #1 │ │ │ │ - bne 98f58 <__cxa_atexit@plt+0x8cb24> │ │ │ │ - sub r7, r5, #4 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 98f98 <__cxa_atexit@plt+0x8cb64> │ │ │ │ - ldr r3, [pc, #132] @ 98fac <__cxa_atexit@plt+0x8cb78> │ │ │ │ + ldr r3, [pc, #20] @ 9a9c4 <__cxa_atexit@plt+0x8e590> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r2, #8] │ │ │ │ - str r3, [r5, #4]! │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + mov r8, r7 │ │ │ │ + b ba658 <__cxa_atexit@plt+0xae224> │ │ │ │ + ldrdeq r0, [r0], -r4 │ │ │ │ + biceq r2, pc, ip, asr #29 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9aa14 <__cxa_atexit@plt+0x8e5e0> │ │ │ │ + ldr r3, [pc, #88] @ 9aa40 <__cxa_atexit@plt+0x8e60c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 98f80 <__cxa_atexit@plt+0x8cb4c> │ │ │ │ - ldr r3, [pc, #112] @ 98fb0 <__cxa_atexit@plt+0x8cb7c> │ │ │ │ + beq 9aa38 <__cxa_atexit@plt+0x8e604> │ │ │ │ + ldr r3, [pc, #68] @ 9aa44 <__cxa_atexit@plt+0x8e610> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + mov r8, r7 │ │ │ │ + b ba658 <__cxa_atexit@plt+0xae224> │ │ │ │ + ldr r3, [pc, #44] @ 9aa48 <__cxa_atexit@plt+0x8e614> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #104] @ 98fb4 <__cxa_atexit@plt+0x8cb80> │ │ │ │ + ldr r3, [pc, #36] @ 9aa4c <__cxa_atexit@plt+0x8e618> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - add r8, r3, #1 │ │ │ │ - mov r9, r7 │ │ │ │ - b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ - ldr r6, [pc, #88] @ 98fb8 <__cxa_atexit@plt+0x8cb84> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r8, [pc, #84] @ 98fbc <__cxa_atexit@plt+0x8cb88> │ │ │ │ - add r8, pc, r8 │ │ │ │ - str r6, [r9, #16]! │ │ │ │ - str r2, [r9, #8] │ │ │ │ - str r1, [r9, #12] │ │ │ │ - add r5, r5, #8 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + add sl, r3, #2 │ │ │ │ + mov r8, #4 │ │ │ │ + mov r9, #4 │ │ │ │ + b 16c8220 <__cxa_atexit@plt+0x16bbdec> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - mov r6, #28 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - add r5, r5, #8 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ - mov r7, r2 │ │ │ │ + andeq r0, r0, r0, ror r0 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r0, r0, ror r2 │ │ │ │ + mvneq pc, r0, lsl #7 │ │ │ │ + biceq r2, pc, r4, lsr lr @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ 9aa78 <__cxa_atexit@plt+0x8e644> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + mov r8, r7 │ │ │ │ + b ba658 <__cxa_atexit@plt+0xae224> │ │ │ │ + andeq r0, r0, r0, lsr #32 │ │ │ │ + biceq r2, pc, r0, asr #26 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #184] @ 9ab48 <__cxa_atexit@plt+0x8e714> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 9aacc <__cxa_atexit@plt+0x8e698> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9aad4 <__cxa_atexit@plt+0x8e6a0> │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r8, [r3, #8]! │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9ab28 <__cxa_atexit@plt+0x8e6f4> │ │ │ │ + ldr r5, [pc, #160] @ 9ab60 <__cxa_atexit@plt+0x8e72c> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffb60 │ │ │ │ - @ instruction: 0xfffffb9c │ │ │ │ - @ instruction: 0xfffffbb8 │ │ │ │ - mvneq r1, r4, lsl #2 │ │ │ │ - @ instruction: 0xfffffde8 │ │ │ │ - @ instruction: 0x01b8086d │ │ │ │ - biceq r4, pc, r8, lsr lr @ │ │ │ │ - andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #16 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 9900c <__cxa_atexit@plt+0x8cbd8> │ │ │ │ - ldr r1, [pc, #56] @ 99024 <__cxa_atexit@plt+0x8cbf0> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov r9, r6 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9ab3c <__cxa_atexit@plt+0x8e708> │ │ │ │ + ldr r3, [pc, #96] @ 9ab50 <__cxa_atexit@plt+0x8e71c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r5, #4]! │ │ │ │ + ldr r1, [pc, #88] @ 9ab54 <__cxa_atexit@plt+0x8e720> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #52] @ 99028 <__cxa_atexit@plt+0x8cbf4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r1, [r3, #4]! │ │ │ │ - str r9, [r3, #8] │ │ │ │ - str r8, [r3, #12] │ │ │ │ - mov r8, r2 │ │ │ │ - mov r9, r3 │ │ │ │ - b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #24] @ 9902c <__cxa_atexit@plt+0x8cbf8> │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #64] @ 9ab58 <__cxa_atexit@plt+0x8e724> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #2 │ │ │ │ + ldr r8, [pc, #56] @ 9ab5c <__cxa_atexit@plt+0x8e728> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + ldr r7, [pc, #28] @ 9ab4c <__cxa_atexit@plt+0x8e718> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #16 │ │ │ │ + add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -ip │ │ │ │ + @ instruction: 0x01cf2c94 │ │ │ │ + andeq r0, r0, r8, asr #2 │ │ │ │ + @ instruction: 0xfffff588 │ │ │ │ + strheq pc, [r4, #44]! @ 0x2c @ │ │ │ │ + mvneq pc, r4, asr r5 @ │ │ │ │ + @ instruction: 0xffffe770 │ │ │ │ + biceq r2, pc, r8, asr ip @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9aba4 <__cxa_atexit@plt+0x8e770> │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r8, [r3, #8]! │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9abf8 <__cxa_atexit@plt+0x8e7c4> │ │ │ │ + ldr r5, [pc, #148] @ 9ac2c <__cxa_atexit@plt+0x8e7f8> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov r9, r6 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9ac0c <__cxa_atexit@plt+0x8e7d8> │ │ │ │ + ldr r3, [pc, #92] @ 9ac1c <__cxa_atexit@plt+0x8e7e8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r5, #4]! │ │ │ │ + ldr r1, [pc, #84] @ 9ac20 <__cxa_atexit@plt+0x8e7ec> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r3, [pc, #60] @ 9ac24 <__cxa_atexit@plt+0x8e7f0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #2 │ │ │ │ + ldr r8, [pc, #52] @ 9ac28 <__cxa_atexit@plt+0x8e7f4> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + ldr r7, [pc, #24] @ 9ac18 <__cxa_atexit@plt+0x8e7e4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffe90 │ │ │ │ - @ instruction: 0x01b807dd │ │ │ │ - biceq r4, pc, r0, lsl #28 │ │ │ │ - andeq r0, r2, lr │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + biceq r2, pc, r4, asr #23 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + @ instruction: 0xfffff4b8 │ │ │ │ + mvneq pc, ip, ror #3 │ │ │ │ + mvneq pc, r4, lsl #9 │ │ │ │ + @ instruction: 0xffffe698 │ │ │ │ + biceq r2, pc, r8, ror fp @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #32] @ 9ac64 <__cxa_atexit@plt+0x8e830> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #20] @ 9ac68 <__cxa_atexit@plt+0x8e834> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #2 │ │ │ │ + ldr r8, [pc, #12] @ 9ac6c <__cxa_atexit@plt+0x8e838> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + mvneq pc, r0, lsl #3 │ │ │ │ + mvneq pc, r8, lsl r4 @ │ │ │ │ + biceq r2, pc, ip, lsr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r7, r5, #12 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 99090 <__cxa_atexit@plt+0x8cc5c> │ │ │ │ - stmdb r5, {r8, r9} │ │ │ │ - and r7, r8, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 9907c <__cxa_atexit@plt+0x8cc48> │ │ │ │ - ldr r3, [pc, #64] @ 990a0 <__cxa_atexit@plt+0x8cc6c> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ + @ instruction: 0x01cf2b98 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r7 │ │ │ │ + ldr r7, [pc, #156] @ 9ad38 <__cxa_atexit@plt+0x8e904> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r8, [r3, #4]! │ │ │ │ + str r7, [r5] │ │ │ │ + str r9, [r3] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9acec <__cxa_atexit@plt+0x8e8b8> │ │ │ │ + ldr r2, [pc, #128] @ 9ad3c <__cxa_atexit@plt+0x8e908> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r8, #23] │ │ │ │ + str r8, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 9acf8 <__cxa_atexit@plt+0x8e8c4> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9ad00 <__cxa_atexit@plt+0x8e8cc> │ │ │ │ + ldr r3, [pc, #104] @ 9ad48 <__cxa_atexit@plt+0x8e914> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r8, #2] │ │ │ │ - ldr r2, [r8, #6] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 99088 <__cxa_atexit@plt+0x8cc54> │ │ │ │ - b 990b0 <__cxa_atexit@plt+0x8cc7c> │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - ldr r0, [r5] │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r9 │ │ │ │ + b d9278 <__cxa_atexit@plt+0xcce44> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 990a4 <__cxa_atexit@plt+0x8cc70> │ │ │ │ + ldr r7, [pc, #56] @ 9ad40 <__cxa_atexit@plt+0x8e90c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r4, pc, r4, lsl #27 │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r7 │ │ │ │ - ldr lr, [pc, #132] @ 99140 <__cxa_atexit@plt+0x8cd0c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r0, [pc, #128] @ 99144 <__cxa_atexit@plt+0x8cd10> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #124] @ 99148 <__cxa_atexit@plt+0x8cd14> │ │ │ │ - add r8, pc, r8 │ │ │ │ - mov r2, r5 │ │ │ │ - ldr r7, [r2, #4]! │ │ │ │ - ldr r1, [r3, #3] │ │ │ │ - ldr r3, [r2, #4] │ │ │ │ - cmp r3, r1 │ │ │ │ - and r3, r7, #3 │ │ │ │ - strgt lr, [r2] │ │ │ │ - strle r8, [r5, #4] │ │ │ │ - strle r1, [r5, #8] │ │ │ │ - cmp r3, #0 │ │ │ │ - beq 99128 <__cxa_atexit@plt+0x8ccf4> │ │ │ │ - str r7, [r2] │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 99134 <__cxa_atexit@plt+0x8cd00> │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - ldr r1, [r7, #6] │ │ │ │ - str r0, [r5] │ │ │ │ - str r1, [r5, #4] │ │ │ │ - tst r3, #3 │ │ │ │ - bne 990cc <__cxa_atexit@plt+0x8cc98> │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9ad2c <__cxa_atexit@plt+0x8e8f8> │ │ │ │ + ldr r7, [pc, #40] @ 9ad44 <__cxa_atexit@plt+0x8e910> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r9 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ + strheq r0, [r0], -r8 │ │ │ │ + andeq r0, r0, r0, asr #2 │ │ │ │ + andeq r0, r0, r0, ror #3 │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + muleq r0, r8, r1 │ │ │ │ + ldrdeq r2, [pc, #160] @ 9adf4 <__cxa_atexit@plt+0x8e9c0> │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r1, [pc, #124] @ 9ade4 <__cxa_atexit@plt+0x8e9b0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r7, #23] │ │ │ │ + str r2, [r5] │ │ │ │ + str r1, [r5, #-4]! │ │ │ │ + ands r1, r7, #3 │ │ │ │ + beq 9ada0 <__cxa_atexit@plt+0x8e96c> │ │ │ │ + mov r2, r3 │ │ │ │ + ldr r9, [r2, #4]! │ │ │ │ + cmp r1, #2 │ │ │ │ + bne 9ada8 <__cxa_atexit@plt+0x8e974> │ │ │ │ + ldr r3, [pc, #92] @ 9adf0 <__cxa_atexit@plt+0x8e9bc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r9 │ │ │ │ + b d9278 <__cxa_atexit@plt+0xcce44> │ │ │ │ ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ + ldr r7, [pc, #56] @ 9ade8 <__cxa_atexit@plt+0x8e9b4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9add8 <__cxa_atexit@plt+0x8e9a4> │ │ │ │ + ldr r7, [pc, #40] @ 9adec <__cxa_atexit@plt+0x8e9b8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r8, [r3] │ │ │ │ + str r7, [r3, #4] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r9 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, ror #1 │ │ │ │ - @ instruction: 0xffffffe8 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + andeq r0, r0, r8, lsr r1 │ │ │ │ + andeq r0, r0, ip, asr #2 │ │ │ │ + andeq r0, r0, r4, ror #1 │ │ │ │ + biceq r2, pc, r8, lsr #20 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r9, [r3, #8]! │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9ae28 <__cxa_atexit@plt+0x8e9f4> │ │ │ │ + ldr r3, [pc, #80] @ 9ae6c <__cxa_atexit@plt+0x8ea38> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r9 │ │ │ │ + b d9278 <__cxa_atexit@plt+0xcce44> │ │ │ │ + ldr r7, [pc, #52] @ 9ae64 <__cxa_atexit@plt+0x8ea30> │ │ │ │ + add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9918c <__cxa_atexit@plt+0x8cd58> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #40] @ 991a0 <__cxa_atexit@plt+0x8cd6c> │ │ │ │ - add r2, pc, r2 │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9ae58 <__cxa_atexit@plt+0x8ea24> │ │ │ │ + ldr r7, [pc, #36] @ 9ae68 <__cxa_atexit@plt+0x8ea34> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + str r7, [r5, #8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r9 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + strheq r0, [r0], -r8 │ │ │ │ + andeq r0, r0, ip, asr #1 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + biceq r2, pc, ip, asr #18 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #44] @ 9aeb0 <__cxa_atexit@plt+0x8ea7c> │ │ │ │ + add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 99198 <__cxa_atexit@plt+0x8cd64> │ │ │ │ - b 990b0 <__cxa_atexit@plt+0x8cc7c> │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - bx r0 │ │ │ │ + beq 9aea8 <__cxa_atexit@plt+0x8ea74> │ │ │ │ + ldr r3, [pc, #28] @ 9aeb4 <__cxa_atexit@plt+0x8ea80> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + mov r9, r7 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff34 │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + biceq r2, pc, r4, lsl #18 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 9aedc <__cxa_atexit@plt+0x8eaa8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + mov r9, r7 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + ldrdeq r2, [pc, #140] @ 9af74 <__cxa_atexit@plt+0x8eb40> │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 9af04 <__cxa_atexit@plt+0x8ead0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r8, [r5, #-4] │ │ │ │ + mov r9, r7 │ │ │ │ + b e9f98 <__cxa_atexit@plt+0xddb64> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq r2, pc, r0, lsr #17 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 991e4 <__cxa_atexit@plt+0x8cdb0> │ │ │ │ - mov r3, r7 │ │ │ │ + bne 9af2c <__cxa_atexit@plt+0x8eaf8> │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #40] @ 991f8 <__cxa_atexit@plt+0x8cdc4> │ │ │ │ - add r2, pc, r2 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #32] @ 9af54 <__cxa_atexit@plt+0x8eb20> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #28] @ 9af58 <__cxa_atexit@plt+0x8eb24> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add sl, r2, #2 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 991f0 <__cxa_atexit@plt+0x8cdbc> │ │ │ │ - b 990b0 <__cxa_atexit@plt+0x8cc7c> │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ + ldr r8, [pc, #12] @ 9af5c <__cxa_atexit@plt+0x8eb28> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + stlexheq lr, r8, [r4] │ │ │ │ + mvneq pc, r8, lsr #2 │ │ │ │ + biceq r2, pc, ip, lsr r8 @ │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1a26b70 <__cxa_atexit@plt+0x1a1a73c> │ │ │ │ + biceq r2, pc, r4, lsl #19 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9afa4 <__cxa_atexit@plt+0x8eb70> │ │ │ │ + ldr r3, [pc, #28] @ 9afb4 <__cxa_atexit@plt+0x8eb80> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + b 1a26440 <__cxa_atexit@plt+0x1a1a00c> │ │ │ │ + ldr r7, [pc, #12] @ 9afb8 <__cxa_atexit@plt+0x8eb84> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + @ instruction: 0xfffff7b0 │ │ │ │ + biceq r2, pc, r8, asr r9 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9aff0 <__cxa_atexit@plt+0x8ebbc> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9aff8 <__cxa_atexit@plt+0x8ebc4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffedc │ │ │ │ - biceq r4, pc, ip, ror ip @ │ │ │ │ + mvneq lr, ip, lsl #27 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9b050 <__cxa_atexit@plt+0x8ec1c> │ │ │ │ + ldr r2, [pc, #60] @ 9b060 <__cxa_atexit@plt+0x8ec2c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #56] @ 9b064 <__cxa_atexit@plt+0x8ec30> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r1, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff9c │ │ │ │ + mvneq lr, ip, ror #27 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9b0f4 <__cxa_atexit@plt+0x8ecc0> │ │ │ │ + ldr r9, [pc, #124] @ 9b10c <__cxa_atexit@plt+0x8ecd8> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr sl, [pc, #120] @ 9b110 <__cxa_atexit@plt+0x8ecdc> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr lr, [pc, #116] @ 9b114 <__cxa_atexit@plt+0x8ece0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #112] @ 9b118 <__cxa_atexit@plt+0x8ece4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r1, r0, #1 │ │ │ │ + ldr r0, [pc, #104] @ 9b11c <__cxa_atexit@plt+0x8ece8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r3, r0, #3 │ │ │ │ + ldr ip, [pc, #96] @ 9b120 <__cxa_atexit@plt+0x8ecec> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r2, r6, #26 │ │ │ │ + add sl, sl, #2 │ │ │ │ + str r9, [r7, #4] │ │ │ │ + str r8, [r7, #8] │ │ │ │ + str ip, [r7, #12] │ │ │ │ + str sl, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + str lr, [r7, #32] │ │ │ │ + sub r7, r6, #19 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ 9b124 <__cxa_atexit@plt+0x8ecf0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff74 │ │ │ │ + strheq r2, [pc, #140] @ 9b1a4 <__cxa_atexit@plt+0x8ed70> │ │ │ │ + biceq r2, pc, r4, asr #17 │ │ │ │ + strheq lr, [r4, #200]! @ 0xc8 │ │ │ │ + strdeq lr, [r4, #240]! @ 0xf0 │ │ │ │ + mvneq lr, r8, ror #31 │ │ │ │ + biceq r2, pc, ip, ror r8 @ │ │ │ │ + biceq r2, pc, r8, lsl #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 99254 <__cxa_atexit@plt+0x8ce20> │ │ │ │ + sub r8, r5, #12 │ │ │ │ + cmp fp, r8 │ │ │ │ + bhi 9b1a8 <__cxa_atexit@plt+0x8ed74> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9924c <__cxa_atexit@plt+0x8ce18> │ │ │ │ - ldr r3, [pc, #44] @ 9925c <__cxa_atexit@plt+0x8ce28> │ │ │ │ + beq 9b1a0 <__cxa_atexit@plt+0x8ed6c> │ │ │ │ + ldr r3, [pc, #84] @ 9b1b0 <__cxa_atexit@plt+0x8ed7c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 99260 <__cxa_atexit@plt+0x8ce2c> │ │ │ │ + ldr r2, [pc, #80] @ 9b1b4 <__cxa_atexit@plt+0x8ed80> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ + str r3, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ - mov r5, r9 │ │ │ │ - b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ + ldr r5, [pc, #64] @ 9b1b8 <__cxa_atexit@plt+0x8ed84> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r3, r5, #3 │ │ │ │ + ldr r5, [pc, #56] @ 9b1bc <__cxa_atexit@plt+0x8ed88> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r9, r5, #1 │ │ │ │ + ldr r5, [pc, #48] @ 9b1c0 <__cxa_atexit@plt+0x8ed8c> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add sl, r5, #1 │ │ │ │ + mov r5, r8 │ │ │ │ + mov r8, r3 │ │ │ │ + b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, ip, lsr ip @ │ │ │ │ - mvneq r0, ip, lsr #22 │ │ │ │ - biceq r4, pc, r8, lsl #26 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + strdeq lr, [r4, #184]! @ 0xb8 │ │ │ │ + mvneq lr, r0, lsl pc │ │ │ │ + mvneq lr, r8, lsl #30 │ │ │ │ + mvneq lr, ip, lsl pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9b1f8 <__cxa_atexit@plt+0x8edc4> │ │ │ │ + ldr r2, [pc, #28] @ 9b204 <__cxa_atexit@plt+0x8edd0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #8 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq lr, ip, lsr #29 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #20 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9b248 <__cxa_atexit@plt+0x8ee14> │ │ │ │ + ldr r7, [pc, #48] @ 9b258 <__cxa_atexit@plt+0x8ee24> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + ldr r3, [pc, #40] @ 9b25c <__cxa_atexit@plt+0x8ee28> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + str r7, [r5, #4] │ │ │ │ + str r3, [r5, #8] │ │ │ │ + mov r7, fp │ │ │ │ + b 9b264 <__cxa_atexit@plt+0x8ee30> │ │ │ │ + ldr r7, [pc, #16] @ 9b260 <__cxa_atexit@plt+0x8ee2c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b7e637 │ │ │ │ + ldrdeq lr, [r4, #188]! @ 0xbc │ │ │ │ + biceq r2, pc, r4, ror #16 │ │ │ │ + mov fp, r7 │ │ │ │ + ldr r2, [pc, #156] @ 9b30c <__cxa_atexit@plt+0x8eed8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + ldrb r7, [r7] │ │ │ │ + cmp r7, #0 │ │ │ │ + beq 9b2b8 <__cxa_atexit@plt+0x8ee84> │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r7, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9b2e0 <__cxa_atexit@plt+0x8eeac> │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + cmp r7, r3 │ │ │ │ + beq 9b2ec <__cxa_atexit@plt+0x8eeb8> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + add r7, r7, #1 │ │ │ │ + str r7, [r5, #4] │ │ │ │ + b 9b270 <__cxa_atexit@plt+0x8ee3c> │ │ │ │ + ldr r7, [pc, #80] @ 9b310 <__cxa_atexit@plt+0x8eedc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #-4]! │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq 9b2ec <__cxa_atexit@plt+0x8eeb8> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne 9b304 <__cxa_atexit@plt+0x8eed0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #32] @ 9b314 <__cxa_atexit@plt+0x8eee0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + add r7, r7, #256 @ 0x100 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + ldr r8, [r5], #12 │ │ │ │ + b 1a87528 <__cxa_atexit@plt+0x1a7b0f4> │ │ │ │ + andeq r0, r0, r8, ror #1 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + mvneq lr, r4, asr #21 │ │ │ │ + andeq r0, r0, r3, asr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9b344 <__cxa_atexit@plt+0x8ef10> │ │ │ │ + ldr r7, [pc, #28] @ 9b350 <__cxa_atexit@plt+0x8ef1c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + add r7, r7, #256 @ 0x100 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + add r5, r5, #16 │ │ │ │ + b 1a87528 <__cxa_atexit@plt+0x1a7b0f4> │ │ │ │ + mvneq lr, r4, lsl #21 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + cmp r7, r3 │ │ │ │ + bne 9b384 <__cxa_atexit@plt+0x8ef50> │ │ │ │ + ldr r7, [pc, #40] @ 9b39c <__cxa_atexit@plt+0x8ef68> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + add r7, r7, #256 @ 0x100 │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + add r7, r7, #1 │ │ │ │ + str r7, [r5, #12] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r7, fp │ │ │ │ + b 9b264 <__cxa_atexit@plt+0x8ee30> │ │ │ │ + mvneq lr, r4, asr #20 │ │ │ │ + biceq r2, pc, ip, lsl r7 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 992bc <__cxa_atexit@plt+0x8ce88> │ │ │ │ + bhi 9b3f4 <__cxa_atexit@plt+0x8efc0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 992b4 <__cxa_atexit@plt+0x8ce80> │ │ │ │ - ldr r3, [pc, #44] @ 992c4 <__cxa_atexit@plt+0x8ce90> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 992c8 <__cxa_atexit@plt+0x8ce94> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ + beq 9b3ec <__cxa_atexit@plt+0x8efb8> │ │ │ │ + ldr r3, [pc, #40] @ 9b3fc <__cxa_atexit@plt+0x8efc8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ + ldr r8, [pc, #28] @ 9b400 <__cxa_atexit@plt+0x8efcc> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ - b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ + b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, r8, asr #25 │ │ │ │ - mvneq r0, r4, asr #21 │ │ │ │ - ldrdeq r4, [pc, #196] @ 99398 <__cxa_atexit@plt+0x8cf64> │ │ │ │ + mvneq lr, r8, lsl #19 │ │ │ │ + mvneq lr, ip, asr #25 │ │ │ │ + ldrdeq r2, [pc, #104] @ 9b474 <__cxa_atexit@plt+0x8f040> │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 99324 <__cxa_atexit@plt+0x8cef0> │ │ │ │ + bhi 9b458 <__cxa_atexit@plt+0x8f024> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9931c <__cxa_atexit@plt+0x8cee8> │ │ │ │ - ldr r3, [pc, #44] @ 9932c <__cxa_atexit@plt+0x8cef8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 99330 <__cxa_atexit@plt+0x8cefc> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ + beq 9b450 <__cxa_atexit@plt+0x8f01c> │ │ │ │ + ldr r3, [pc, #40] @ 9b460 <__cxa_atexit@plt+0x8f02c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ + ldr r8, [pc, #28] @ 9b464 <__cxa_atexit@plt+0x8f030> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ - b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ + b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, r0, ror #17 │ │ │ │ - mvneq r0, ip, asr sl │ │ │ │ - biceq r4, pc, ip, lsl #25 │ │ │ │ + mvneq lr, r4, lsr #18 │ │ │ │ + mvneq lr, ip, ror #24 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9b4a0 <__cxa_atexit@plt+0x8f06c> │ │ │ │ + add sl, r7, #8 │ │ │ │ + ldm sl, {r8, r9, sl} │ │ │ │ + ldr r2, [r7, #20] │ │ │ │ + ldr r1, [pc, #24] @ 9b4a8 <__cxa_atexit@plt+0x8f074> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq lr, [r4, #140]! @ 0x8c │ │ │ │ + biceq r2, pc, r0, ror #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ + sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 99380 <__cxa_atexit@plt+0x8cf4c> │ │ │ │ - ldr r2, [pc, #52] @ 99388 <__cxa_atexit@plt+0x8cf54> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ 9938c <__cxa_atexit@plt+0x8cf58> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ + bhi 9b4ec <__cxa_atexit@plt+0x8f0b8> │ │ │ │ + ldr r3, [pc, #40] @ 9b4f4 <__cxa_atexit@plt+0x8f0c0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #36] @ 9b4f8 <__cxa_atexit@plt+0x8f0c4> │ │ │ │ + add r8, pc, r8 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ 99390 <__cxa_atexit@plt+0x8cf5c> │ │ │ │ - ldr r5, [pc, r5] │ │ │ │ - add r8, r5, #1 │ │ │ │ - mov r5, r3 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + ldr r3, [pc, #24] @ 9b4fc <__cxa_atexit@plt+0x8f0c8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r0, r4, lsl sl │ │ │ │ - mvneq r0, r8, asr sp │ │ │ │ - biceq r4, pc, ip, lsr #24 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + strdeq r2, [pc, #72] @ 9b548 <__cxa_atexit@plt+0x8f114> │ │ │ │ + mvneq lr, r8, lsl #17 │ │ │ │ + strdeq r2, [pc, #92] @ 9b564 <__cxa_atexit@plt+0x8f130> │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 993b4 <__cxa_atexit@plt+0x8cf80> │ │ │ │ + ldr r3, [pc, #12] @ 9b520 <__cxa_atexit@plt+0x8f0ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 165dd24 <__cxa_atexit@plt+0x16518f0> │ │ │ │ + b 1a477b8 <__cxa_atexit@plt+0x1a3b384> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq r4, pc, r8, lsl #24 │ │ │ │ + ldrdeq r2, [pc, #88] @ 9b584 <__cxa_atexit@plt+0x8f150> │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 993dc <__cxa_atexit@plt+0x8cfa8> │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9b580 <__cxa_atexit@plt+0x8f14c> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r2, [pc, #104] @ 9b5b4 <__cxa_atexit@plt+0x8f180> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 9b598 <__cxa_atexit@plt+0x8f164> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9b5a4 <__cxa_atexit@plt+0x8f170> │ │ │ │ + ldr r7, [pc, #72] @ 9b5b8 <__cxa_atexit@plt+0x8f184> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #64] @ 9b5bc <__cxa_atexit@plt+0x8f188> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #56] @ 9b5c0 <__cxa_atexit@plt+0x8f18c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #48] @ 9b5c4 <__cxa_atexit@plt+0x8f190> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5], #4 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + biceq r2, pc, r4, lsl #11 │ │ │ │ + biceq r2, pc, r8, ror r5 @ │ │ │ │ + biceq r2, pc, ip, asr #10 │ │ │ │ + biceq r2, pc, r0, asr #10 │ │ │ │ + biceq r2, pc, r4, lsr #10 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 9b5f8 <__cxa_atexit@plt+0x8f1c4> │ │ │ │ + ldr r7, [pc, #36] @ 9b60c <__cxa_atexit@plt+0x8f1d8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #8 │ │ │ │ + ldr r0, [pc, #28] @ 9b610 <__cxa_atexit@plt+0x8f1dc> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ + bx r0 │ │ │ │ + biceq r2, pc, ip, lsl #10 │ │ │ │ + biceq r2, pc, r0, lsl #10 │ │ │ │ + biceq r2, pc, r4, lsl #10 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov r3, r8 │ │ │ │ + sub r2, r5, #28 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9b65c <__cxa_atexit@plt+0x8f228> │ │ │ │ + ldr r2, [pc, #44] @ 9b668 <__cxa_atexit@plt+0x8f234> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #40] @ 9b66c <__cxa_atexit@plt+0x8f238> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [r7, #2] │ │ │ │ + str r2, [r5, #-12]! │ │ │ │ + stmib r5, {r0, r9} │ │ │ │ + add r8, r1, #1 │ │ │ │ + mov r9, r3 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + biceq r2, pc, r0, ror r4 @ │ │ │ │ + biceq r2, pc, ip, lsr #9 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ 9b6ac <__cxa_atexit@plt+0x8f278> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #36] @ 9b6b0 <__cxa_atexit@plt+0x8f27c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + add r3, r3, #2 │ │ │ │ + stmda r5, {r3, r7} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #20] @ 9b6b4 <__cxa_atexit@plt+0x8f280> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ - add r5, r5, #4 │ │ │ │ mov r9, r7 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mvneq r0, r4, lsl #26 │ │ │ │ - ldrdeq r4, [pc, #176] @ 99498 <__cxa_atexit@plt+0x8d064> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #12 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 99478 <__cxa_atexit@plt+0x8d044> │ │ │ │ - ldr r2, [pc, #128] @ 99480 <__cxa_atexit@plt+0x8d04c> │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + biceq r2, pc, r4, lsr r4 @ │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + mvneq lr, r0, ror #19 │ │ │ │ + biceq r2, pc, r4, ror #8 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9b6f0 <__cxa_atexit@plt+0x8f2bc> │ │ │ │ + ldr r3, [pc, #200] @ 9b7a0 <__cxa_atexit@plt+0x8f36c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #192] @ 9b7a4 <__cxa_atexit@plt+0x8f370> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9b774 <__cxa_atexit@plt+0x8f340> │ │ │ │ + ldr r3, [pc, #148] @ 9b79c <__cxa_atexit@plt+0x8f368> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + mov r2, r5 │ │ │ │ + str r3, [r2, #8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9b77c <__cxa_atexit@plt+0x8f348> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #32 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 9b788 <__cxa_atexit@plt+0x8f354> │ │ │ │ + ldr r2, [pc, #116] @ 9b7a8 <__cxa_atexit@plt+0x8f374> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #120] @ 99484 <__cxa_atexit@plt+0x8d050> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r1, [r5, #-8] │ │ │ │ - str r2, [r5, #-12] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 99454 <__cxa_atexit@plt+0x8d020> │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr ip, [r5, #20]! │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r0, [r5, #-4] │ │ │ │ + ldr lr, [pc, #88] @ 9b7ac <__cxa_atexit@plt+0x8f378> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + str r7, [r6, #12] │ │ │ │ + add r1, r6, #16 │ │ │ │ + stm r1, {r0, r2, lr} │ │ │ │ + str r6, [r6, #28] │ │ │ │ + sub r7, r3, #2 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r0, [r5, #20]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #32 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + @ instruction: 0x01e4e99c │ │ │ │ + @ instruction: 0xfffffd38 │ │ │ │ + mvneq lr, r4, asr #13 │ │ │ │ + biceq r2, pc, ip, ror #6 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r8 │ │ │ │ + mov r8, r7 │ │ │ │ + mov r7, r5 │ │ │ │ + ldr r3, [r7, #4]! │ │ │ │ + and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne 99460 <__cxa_atexit@plt+0x8d02c> │ │ │ │ - ldr r2, [pc, #88] @ 99488 <__cxa_atexit@plt+0x8d054> │ │ │ │ + bne 9b818 <__cxa_atexit@plt+0x8f3e4> │ │ │ │ + ldr r2, [pc, #152] @ 9b878 <__cxa_atexit@plt+0x8f444> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r2, [r3] │ │ │ │ + ldr r7, [r3, #2] │ │ │ │ + stm r5, {r2, r9} │ │ │ │ + str r8, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 99454 <__cxa_atexit@plt+0x8d020> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - bic r7, r7, #3 │ │ │ │ + beq 9b854 <__cxa_atexit@plt+0x8f420> │ │ │ │ + ldr r3, [pc, #128] @ 9b87c <__cxa_atexit@plt+0x8f448> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r9, [pc, #116] @ 9b880 <__cxa_atexit@plt+0x8f44c> │ │ │ │ + add r9, pc, r9 │ │ │ │ + stmda r5, {r1, r2} │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + ldr r2, [pc, #76] @ 9b86c <__cxa_atexit@plt+0x8f438> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stmib r5, {r2, r3} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9b85c <__cxa_atexit@plt+0x8f428> │ │ │ │ + ldr r7, [pc, #60] @ 9b870 <__cxa_atexit@plt+0x8f43c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + str r7, [r5] │ │ │ │ + stmib r5, {r3, r9} │ │ │ │ + ldr r7, [pc, #44] @ 9b874 <__cxa_atexit@plt+0x8f440> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r8, r7, #1 │ │ │ │ + mov r7, r9 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ ldr r0, [r7] │ │ │ │ - sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsl #25 │ │ │ │ + @ instruction: 0xfffffe8c │ │ │ │ + mvneq lr, r8, lsr r8 │ │ │ │ + andeq r0, r0, ip, lsr #1 │ │ │ │ + andeq r0, r0, ip, asr #1 │ │ │ │ + @ instruction: 0x01cf2294 │ │ │ │ + @ instruction: 0x01cf2298 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #32] @ 9b8b8 <__cxa_atexit@plt+0x8f484> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r7, #7] │ │ │ │ + ldr r9, [pc, #20] @ 9b8bc <__cxa_atexit@plt+0x8f488> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [r5, #8] │ │ │ │ + stmda r5, {r1, r2} │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + strdeq r2, [pc, #24] @ 9b8dc <__cxa_atexit@plt+0x8f4a8> │ │ │ │ + biceq r2, pc, ip, asr r2 @ │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9b96c <__cxa_atexit@plt+0x8f538> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov sl, r6 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9b994 <__cxa_atexit@plt+0x8f560> │ │ │ │ + ldr lr, [pc, #172] @ 9b9a0 <__cxa_atexit@plt+0x8f56c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [pc, #168] @ 9b9a4 <__cxa_atexit@plt+0x8f570> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add ip, r7, #3 │ │ │ │ + ldr r9, [pc, #160] @ 9b9a8 <__cxa_atexit@plt+0x8f574> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r8, [pc, #156] @ 9b9ac <__cxa_atexit@plt+0x8f578> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #12]! │ │ │ │ + sub r1, r6, #15 │ │ │ │ + ldr r2, [r3, #-8] │ │ │ │ + sub r0, r6, #2 │ │ │ │ + str lr, [r3] │ │ │ │ + str r0, [r3, #4] │ │ │ │ + stmib sl, {r9, ip} │ │ │ │ + str r2, [sl, #12] │ │ │ │ + str r8, [sl, #16] │ │ │ │ + str r1, [sl, #20] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9b988 <__cxa_atexit@plt+0x8f554> │ │ │ │ + ldr r3, [pc, #100] @ 9b9b0 <__cxa_atexit@plt+0x8f57c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #84] @ 9b9b4 <__cxa_atexit@plt+0x8f580> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #68] @ 9b9b8 <__cxa_atexit@plt+0x8f584> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #64] @ 9b9bc <__cxa_atexit@plt+0x8f588> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [r5, #16] │ │ │ │ + str r3, [r5] │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 9948c <__cxa_atexit@plt+0x8d058> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r4 │ │ │ │ + strheq lr, [r4, #124]! @ 0x7c │ │ │ │ + @ instruction: 0x01e4e494 │ │ │ │ + mvneq lr, r8, lsl #10 │ │ │ │ + @ instruction: 0xfffffd74 │ │ │ │ + mvneq lr, r0, lsr #14 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + biceq r2, pc, r0, lsl r1 @ │ │ │ │ + biceq r2, pc, ip, asr r1 @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9b9f4 <__cxa_atexit@plt+0x8f5c0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9b9f8 <__cxa_atexit@plt+0x8f5c4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffffce8 │ │ │ │ + @ instruction: 0x01e4e698 │ │ │ │ + biceq r2, pc, r0, lsr #2 │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9ba60 <__cxa_atexit@plt+0x8f62c> │ │ │ │ + ldr r7, [pc, #108] @ 9ba88 <__cxa_atexit@plt+0x8f654> │ │ │ │ add r7, pc, r7 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ 99490 <__cxa_atexit@plt+0x8d05c> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #16]! │ │ │ │ + ldr r7, [r3, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9ba7c <__cxa_atexit@plt+0x8f648> │ │ │ │ + ldr r3, [pc, #84] @ 9ba8c <__cxa_atexit@plt+0x8f658> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #80] @ 9ba90 <__cxa_atexit@plt+0x8f65c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + add r3, r2, #2 │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #64] @ 9ba94 <__cxa_atexit@plt+0x8f660> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #48] @ 9ba98 <__cxa_atexit@plt+0x8f664> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #44] @ 9ba9c <__cxa_atexit@plt+0x8f668> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [r5, #16] │ │ │ │ + str r3, [r5] │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + @ instruction: 0xfffffc88 │ │ │ │ + biceq r2, pc, r0, asr #32 │ │ │ │ + mvneq lr, ip, lsr #12 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + biceq r1, pc, ip, ror #31 │ │ │ │ + biceq r2, pc, ip, ror r0 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ 9badc <__cxa_atexit@plt+0x8f6a8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #36] @ 9bae0 <__cxa_atexit@plt+0x8f6ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + add r3, r3, #2 │ │ │ │ + stmda r5, {r3, r7} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #20] @ 9bae4 <__cxa_atexit@plt+0x8f6b0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + biceq r1, pc, ip, asr #31 │ │ │ │ + @ instruction: 0xfffffc04 │ │ │ │ + strheq lr, [r4, #80]! @ 0x50 │ │ │ │ + biceq r2, pc, r4, lsr r0 @ │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9bb94 <__cxa_atexit@plt+0x8f760> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov sl, r6 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9bbbc <__cxa_atexit@plt+0x8f788> │ │ │ │ + ldr lr, [pc, #172] @ 9bbc8 <__cxa_atexit@plt+0x8f794> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [pc, #168] @ 9bbcc <__cxa_atexit@plt+0x8f798> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add ip, r7, #1 │ │ │ │ + ldr r9, [pc, #160] @ 9bbd0 <__cxa_atexit@plt+0x8f79c> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r8, [pc, #156] @ 9bbd4 <__cxa_atexit@plt+0x8f7a0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #12]! │ │ │ │ + sub r1, r6, #15 │ │ │ │ + ldr r2, [r3, #-8] │ │ │ │ + sub r0, r6, #2 │ │ │ │ + str lr, [r3] │ │ │ │ + str r0, [r3, #4] │ │ │ │ + stmib sl, {r9, ip} │ │ │ │ + str r2, [sl, #12] │ │ │ │ + str r8, [sl, #16] │ │ │ │ + str r1, [sl, #20] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9bbb0 <__cxa_atexit@plt+0x8f77c> │ │ │ │ + ldr r3, [pc, #100] @ 9bbd8 <__cxa_atexit@plt+0x8f7a4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #84] @ 9bbdc <__cxa_atexit@plt+0x8f7a8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #68] @ 9bbe0 <__cxa_atexit@plt+0x8f7ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #64] @ 9bbe4 <__cxa_atexit@plt+0x8f7b0> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [r5, #16] │ │ │ │ + str r3, [r5] │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - muleq r0, ip, r0 │ │ │ │ - mvneq r0, r8, ror #18 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - biceq r4, pc, r0, asr fp @ │ │ │ │ - biceq r4, pc, r4, asr #22 │ │ │ │ - biceq r4, pc, ip, lsl fp @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r4 │ │ │ │ + @ instruction: 0x01e4e598 │ │ │ │ + mvneq lr, ip, ror #4 │ │ │ │ + mvneq lr, r0, ror #5 │ │ │ │ + @ instruction: 0xfffffb4c │ │ │ │ + strdeq lr, [r4, #72]! @ 0x48 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + biceq r1, pc, r4, lsr #29 │ │ │ │ + biceq r1, pc, r4, lsr pc @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9bc1c <__cxa_atexit@plt+0x8f7e8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9bc20 <__cxa_atexit@plt+0x8f7ec> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffffac0 │ │ │ │ + mvneq lr, r0, ror r4 │ │ │ │ + strdeq r1, [pc, #232] @ 9bd14 <__cxa_atexit@plt+0x8f8e0> │ │ │ │ + andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 994d8 <__cxa_atexit@plt+0x8d0a4> │ │ │ │ - ldr r3, [pc, #68] @ 994f8 <__cxa_atexit@plt+0x8d0c4> │ │ │ │ + bne 9bcd0 <__cxa_atexit@plt+0x8f89c> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov sl, r6 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9bcf8 <__cxa_atexit@plt+0x8f8c4> │ │ │ │ + ldr r9, [pc, #172] @ 9bd04 <__cxa_atexit@plt+0x8f8d0> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [pc, #168] @ 9bd08 <__cxa_atexit@plt+0x8f8d4> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr lr, [pc, #164] @ 9bd0c <__cxa_atexit@plt+0x8f8d8> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r3, [pc, #160] @ 9bd10 <__cxa_atexit@plt+0x8f8dc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add ip, r3, #1 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #12]! │ │ │ │ + sub r1, r6, #15 │ │ │ │ + ldr r2, [r3, #-4] │ │ │ │ + sub r0, r6, #2 │ │ │ │ + str r9, [r3] │ │ │ │ + str r0, [r3, #4] │ │ │ │ + str r8, [sl, #4] │ │ │ │ + add r0, sl, #8 │ │ │ │ + stm r0, {r2, ip, lr} │ │ │ │ + str r1, [sl, #20] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9bcec <__cxa_atexit@plt+0x8f8b8> │ │ │ │ + ldr r3, [pc, #100] @ 9bd14 <__cxa_atexit@plt+0x8f8e0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #84] @ 9bd18 <__cxa_atexit@plt+0x8f8e4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #68] @ 9bd1c <__cxa_atexit@plt+0x8f8e8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #64] @ 9bd20 <__cxa_atexit@plt+0x8f8ec> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r4 │ │ │ │ + mvneq lr, ip, lsr r1 │ │ │ │ + strheq lr, [r4, #16]! │ │ │ │ + mvneq lr, r0, asr r4 │ │ │ │ + @ instruction: 0xfffffa10 │ │ │ │ + strheq lr, [r4, #60]! @ 0x3c │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + biceq r1, pc, r4, asr sp @ │ │ │ │ + strdeq r1, [pc, #216] @ 9be04 <__cxa_atexit@plt+0x8f9d0> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9bd58 <__cxa_atexit@plt+0x8f924> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9bd5c <__cxa_atexit@plt+0x8f928> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffff984 │ │ │ │ + mvneq lr, r4, lsr r3 │ │ │ │ + strheq r1, [pc, #220] @ 9be44 <__cxa_atexit@plt+0x8fa10> │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9be0c <__cxa_atexit@plt+0x8f9d8> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov sl, r6 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9be34 <__cxa_atexit@plt+0x8fa00> │ │ │ │ + ldr lr, [pc, #172] @ 9be40 <__cxa_atexit@plt+0x8fa0c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [pc, #168] @ 9be44 <__cxa_atexit@plt+0x8fa10> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add ip, r7, #2 │ │ │ │ + ldr r9, [pc, #160] @ 9be48 <__cxa_atexit@plt+0x8fa14> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr r8, [pc, #156] @ 9be4c <__cxa_atexit@plt+0x8fa18> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #12]! │ │ │ │ + sub r1, r6, #15 │ │ │ │ + ldr r2, [r3, #-8] │ │ │ │ + sub r0, r6, #2 │ │ │ │ + str lr, [r3] │ │ │ │ + str r0, [r3, #4] │ │ │ │ + stmib sl, {r9, ip} │ │ │ │ + str r2, [sl, #12] │ │ │ │ + str r8, [sl, #16] │ │ │ │ + str r1, [sl, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq 994f0 <__cxa_atexit@plt+0x8d0bc> │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - bic r7, r7, #3 │ │ │ │ + beq 9be28 <__cxa_atexit@plt+0x8f9f4> │ │ │ │ + ldr r3, [pc, #100] @ 9be50 <__cxa_atexit@plt+0x8fa1c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #84] @ 9be54 <__cxa_atexit@plt+0x8fa20> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #68] @ 9be58 <__cxa_atexit@plt+0x8fa24> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #4]! │ │ │ │ + ldr r8, [r5, #12] │ │ │ │ + ldr r9, [pc, #56] @ 9be5c <__cxa_atexit@plt+0x8fa28> │ │ │ │ + add r9, pc, r9 │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ - add r5, r5, #4 │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r4 │ │ │ │ + mvneq lr, r8, lsr #6 │ │ │ │ + strdeq sp, [r4, #244]! @ 0xf4 │ │ │ │ + mvneq lr, r8, rrx │ │ │ │ + @ instruction: 0xfffff8d4 │ │ │ │ + mvneq lr, r0, lsl #5 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + strdeq r1, [pc, #188] @ 9bf20 <__cxa_atexit@plt+0x8faec> │ │ │ │ + strheq r1, [pc, #204] @ 9bf34 <__cxa_atexit@plt+0x8fb00> │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9be94 <__cxa_atexit@plt+0x8fa60> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9be98 <__cxa_atexit@plt+0x8fa64> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffff848 │ │ │ │ + strdeq lr, [r4, #24]! │ │ │ │ + biceq r1, pc, r0, lsl #25 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9bf48 <__cxa_atexit@plt+0x8fb14> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + mov sl, r6 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9bf70 <__cxa_atexit@plt+0x8fb3c> │ │ │ │ + ldr r9, [pc, #172] @ 9bf7c <__cxa_atexit@plt+0x8fb48> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [pc, #168] @ 9bf80 <__cxa_atexit@plt+0x8fb4c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr lr, [pc, #164] @ 9bf84 <__cxa_atexit@plt+0x8fb50> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r3, [pc, #160] @ 9bf88 <__cxa_atexit@plt+0x8fb54> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add ip, r3, #2 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #8]! │ │ │ │ + sub r1, r6, #15 │ │ │ │ + ldr r2, [r3, #-4] │ │ │ │ + sub r0, r6, #2 │ │ │ │ + str r9, [r3] │ │ │ │ + str r0, [r3, #4] │ │ │ │ + str r8, [sl, #4] │ │ │ │ + add r0, sl, #8 │ │ │ │ + stm r0, {r2, ip, lr} │ │ │ │ + str r1, [sl, #20] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9bf64 <__cxa_atexit@plt+0x8fb30> │ │ │ │ + ldr r3, [pc, #100] @ 9bf8c <__cxa_atexit@plt+0x8fb58> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #4]! │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #84] @ 9bf90 <__cxa_atexit@plt+0x8fb5c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #68] @ 9bf94 <__cxa_atexit@plt+0x8fb60> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #64] @ 9bf98 <__cxa_atexit@plt+0x8fb64> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r8, [r5, #12] │ │ │ │ + str r3, [r5] │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 994fc <__cxa_atexit@plt+0x8d0c8> │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r4 │ │ │ │ + mvneq sp, r4, asr #29 │ │ │ │ + mvneq sp, r8, lsr pc │ │ │ │ + mvneq lr, r0, ror #3 │ │ │ │ + @ instruction: 0xfffff798 │ │ │ │ + mvneq lr, r4, asr #2 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + strheq r1, [pc, #164] @ 9c044 <__cxa_atexit@plt+0x8fc10> │ │ │ │ + biceq r1, pc, r0, lsl #23 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9bfd0 <__cxa_atexit@plt+0x8fb9c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9bfd4 <__cxa_atexit@plt+0x8fba0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffff70c │ │ │ │ + strheq lr, [r4, #12]! │ │ │ │ + biceq r1, pc, r4, asr #22 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 9c03c <__cxa_atexit@plt+0x8fc08> │ │ │ │ + ldr r7, [pc, #128] @ 9c078 <__cxa_atexit@plt+0x8fc44> │ │ │ │ add r7, pc, r7 │ │ │ │ - add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #20] @ 99500 <__cxa_atexit@plt+0x8d0cc> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #12]! │ │ │ │ + ldr r7, [r3, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9c060 <__cxa_atexit@plt+0x8fc2c> │ │ │ │ + ldr r3, [pc, #104] @ 9c07c <__cxa_atexit@plt+0x8fc48> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #100] @ 9c080 <__cxa_atexit@plt+0x8fc4c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5, #4]! │ │ │ │ + add r3, r2, #2 │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #84] @ 9c084 <__cxa_atexit@plt+0x8fc50> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r3, [pc, #48] @ 9c074 <__cxa_atexit@plt+0x8fc40> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9c06c <__cxa_atexit@plt+0x8fc38> │ │ │ │ + str r7, [r5] │ │ │ │ + mov r8, fp │ │ │ │ + b 9c0e8 <__cxa_atexit@plt+0x8fcb4> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr r0 │ │ │ │ - ldrdeq r4, [pc, #168] @ 995ac <__cxa_atexit@plt+0x8d178> │ │ │ │ - biceq r4, pc, ip, asr #21 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + muleq r0, r8, r0 │ │ │ │ + @ instruction: 0xfffff6ac │ │ │ │ + biceq r1, pc, r4, ror #19 │ │ │ │ + mvneq lr, r0, asr r0 │ │ │ │ + @ instruction: 0x01cf1a94 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ 9c0c4 <__cxa_atexit@plt+0x8fc90> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #36] @ 9c0c8 <__cxa_atexit@plt+0x8fc94> │ │ │ │ + add r2, pc, r2 │ │ │ │ + add r3, r3, #2 │ │ │ │ + stmda r5, {r3, r7} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #20] @ 9c0cc <__cxa_atexit@plt+0x8fc98> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + biceq r1, pc, r4, ror #18 │ │ │ │ + @ instruction: 0xfffff61c │ │ │ │ + mvneq sp, r8, asr #31 │ │ │ │ + biceq r1, pc, ip, asr #20 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r8, fp │ │ │ │ + str r7, [r5] │ │ │ │ + b 9c0e8 <__cxa_atexit@plt+0x8fcb4> │ │ │ │ + mov ip, r8 │ │ │ │ + ldr r3, [r5] │ │ │ │ + and r2, r3, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9c124 <__cxa_atexit@plt+0x8fcf0> │ │ │ │ + ldr r7, [r3, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #312] @ 9c244 <__cxa_atexit@plt+0x8fe10> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9c1e0 <__cxa_atexit@plt+0x8fdac> │ │ │ │ + mov fp, ip │ │ │ │ + b 9c254 <__cxa_atexit@plt+0x8fe20> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #40 @ 0x28 │ │ │ │ + cmp r3, r2 │ │ │ │ + bcc 9c204 <__cxa_atexit@plt+0x8fdd0> │ │ │ │ + ldr r7, [pc, #232] @ 9c224 <__cxa_atexit@plt+0x8fdf0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr sl, [r3, #4]! │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + ldr r0, [r3, #8] │ │ │ │ + sub lr, r2, #15 │ │ │ │ + sub fp, r2, #22 │ │ │ │ + sub r1, r2, #2 │ │ │ │ + mov r7, r3 │ │ │ │ + ldr r9, [r7, #4]! │ │ │ │ + str r1, [r3, #8] │ │ │ │ + ldr r8, [pc, #188] @ 9c228 <__cxa_atexit@plt+0x8fdf4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r8, [r7] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + ldr r0, [pc, #176] @ 9c22c <__cxa_atexit@plt+0x8fdf8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r6, #12] │ │ │ │ + str r6, [r6, #16] │ │ │ │ + ldr r0, [pc, #164] @ 9c230 <__cxa_atexit@plt+0x8fdfc> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r8, r6, #20 │ │ │ │ + stm r8, {r0, sl, fp} │ │ │ │ + ldr r0, [pc, #152] @ 9c234 <__cxa_atexit@plt+0x8fe00> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r0, [r6, #32] │ │ │ │ + str lr, [r6, #36] @ 0x24 │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9c1ec <__cxa_atexit@plt+0x8fdb8> │ │ │ │ + ldr r7, [pc, #132] @ 9c238 <__cxa_atexit@plt+0x8fe04> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #4] │ │ │ │ + str r1, [r5, #8] │ │ │ │ + str r9, [r5, #12] │ │ │ │ + ldr r7, [pc, #116] @ 9c23c <__cxa_atexit@plt+0x8fe08> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r8, r7, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + mov r7, r9 │ │ │ │ + mov fp, ip │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov fp, ip │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r6, r2 │ │ │ │ + mov r7, r9 │ │ │ │ + mov fp, ip │ │ │ │ + bx r0 │ │ │ │ + ldr r6, [pc, #52] @ 9c240 <__cxa_atexit@plt+0x8fe0c> │ │ │ │ + add r6, pc, r6 │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r6, [r5] │ │ │ │ + mov r6, r2 │ │ │ │ + mov fp, ip │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + @ instruction: 0xfffff378 │ │ │ │ + strdeq r0, [r0], -r8 │ │ │ │ + mvneq sp, r0, asr pc │ │ │ │ + mvneq sp, r0, lsl ip │ │ │ │ + mvneq sp, ip, ror ip │ │ │ │ + @ instruction: 0xfffff50c │ │ │ │ + strheq sp, [r4, #232]! @ 0xe8 │ │ │ │ + andeq r0, r0, r8, asr r1 │ │ │ │ + andeq r0, r0, r4, asr #2 │ │ │ │ + ldrdeq r1, [pc, #132] @ 9c2d4 <__cxa_atexit@plt+0x8fea0> │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - bic r7, r7, #3 │ │ │ │ + sub r7, r7, #48 @ 0x30 │ │ │ │ + cmp r7, #10 │ │ │ │ + bcs 9c288 <__cxa_atexit@plt+0x8fe54> │ │ │ │ + ldr r3, [pc, #140] @ 9c2f8 <__cxa_atexit@plt+0x8fec4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9c2d4 <__cxa_atexit@plt+0x8fea0> │ │ │ │ + str r7, [r5] │ │ │ │ + mov r8, fp │ │ │ │ + b 9c0e8 <__cxa_atexit@plt+0x8fcb4> │ │ │ │ + ldr r7, [pc, #88] @ 9c2e8 <__cxa_atexit@plt+0x8feb4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + str r7, [r3, #16]! │ │ │ │ + ldr r7, [r3, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9c2dc <__cxa_atexit@plt+0x8fea8> │ │ │ │ + ldr r3, [pc, #64] @ 9c2ec <__cxa_atexit@plt+0x8feb8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #60] @ 9c2f0 <__cxa_atexit@plt+0x8febc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + add r3, r2, #1 │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #44] @ 9c2f4 <__cxa_atexit@plt+0x8fec0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ ldr r0, [r7] │ │ │ │ - add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r1, r5 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + @ instruction: 0xfffff414 │ │ │ │ + strdeq r1, [pc, #104] @ 9c360 <__cxa_atexit@plt+0x8ff2c> │ │ │ │ + strheq sp, [r4, #216]! @ 0xd8 │ │ │ │ + muleq r0, r8, r0 │ │ │ │ + biceq r1, pc, r0, lsr #16 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r8, fp │ │ │ │ + str r7, [r5] │ │ │ │ + b 9c0e8 <__cxa_atexit@plt+0x8fcb4> │ │ │ │ + biceq r1, pc, r8, lsl #16 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ 9c350 <__cxa_atexit@plt+0x8ff1c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #36] @ 9c354 <__cxa_atexit@plt+0x8ff20> │ │ │ │ + add r2, pc, r2 │ │ │ │ + add r3, r3, #1 │ │ │ │ + stmda r5, {r3, r7} │ │ │ │ + str r2, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #20] @ 9c358 <__cxa_atexit@plt+0x8ff24> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + biceq r1, pc, r4, lsl #13 │ │ │ │ + @ instruction: 0xfffff390 │ │ │ │ + mvneq sp, ip, lsr sp │ │ │ │ + biceq r1, pc, r0, asr #15 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9c424 <__cxa_atexit@plt+0x8fff0> │ │ │ │ + ldr r1, [pc, #184] @ 9c43c <__cxa_atexit@plt+0x90008> │ │ │ │ + add r1, pc, r1 │ │ │ │ + mov r2, r5 │ │ │ │ + ldr r7, [r2, #8]! │ │ │ │ + ldr lr, [pc, #172] @ 9c440 <__cxa_atexit@plt+0x9000c> │ │ │ │ + add lr, pc, lr │ │ │ │ + str r1, [r2] │ │ │ │ + sub r1, r6, #2 │ │ │ │ + ldr r8, [r2, #-4] │ │ │ │ + ldr r0, [r2, #4] │ │ │ │ + str r1, [r2, #4] │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + ldr lr, [pc, #144] @ 9c444 <__cxa_atexit@plt+0x90010> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + ldr r9, [pc, #140] @ 9c448 <__cxa_atexit@plt+0x90014> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + sub ip, r6, #15 │ │ │ │ + ldr sl, [pc, #132] @ 9c44c <__cxa_atexit@plt+0x90018> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + sub r1, r6, #22 │ │ │ │ + str r0, [r3, #8] │ │ │ │ + str r9, [r3, #12] │ │ │ │ + str r3, [r3, #16] │ │ │ │ + str lr, [r3, #20] │ │ │ │ + str r8, [r3, #24] │ │ │ │ + add lr, r3, #28 │ │ │ │ + stm lr, {r1, sl, ip} │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9c418 <__cxa_atexit@plt+0x8ffe4> │ │ │ │ + ldr r3, [pc, #88] @ 9c450 <__cxa_atexit@plt+0x9001c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #4]! │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + stmib r5, {r3, r7} │ │ │ │ + ldr r3, [pc, #72] @ 9c454 <__cxa_atexit@plt+0x90020> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #44] @ 9c458 <__cxa_atexit@plt+0x90024> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #40 @ 0x28 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + @ instruction: 0xfffff120 │ │ │ │ + mvneq sp, r8, ror #19 │ │ │ │ + mvneq sp, r0, lsl sp │ │ │ │ + mvneq sp, r0, asr sl │ │ │ │ + @ instruction: 0xfffff2c8 │ │ │ │ + mvneq sp, r4, ror ip │ │ │ │ + @ instruction: 0xffffff38 │ │ │ │ + biceq r1, pc, r0, asr #13 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9c490 <__cxa_atexit@plt+0x9005c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9c494 <__cxa_atexit@plt+0x90060> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffff24c │ │ │ │ + strdeq sp, [r4, #188]! @ 0xbc │ │ │ │ + biceq r1, pc, r4, lsl #13 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + ldr r2, [pc, #28] @ 9c4cc <__cxa_atexit@plt+0x90098> │ │ │ │ + add r2, pc, r2 │ │ │ │ + stm r5, {r3, r7} │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + ldr r3, [pc, #16] @ 9c4d0 <__cxa_atexit@plt+0x9009c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ + @ instruction: 0xfffff210 │ │ │ │ + mvneq sp, r0, asr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9c534 <__cxa_atexit@plt+0x90100> │ │ │ │ + ldr r2, [pc, #72] @ 9c540 <__cxa_atexit@plt+0x9010c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr ip, [r5, #12]! │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [r5, #-8] │ │ │ │ + ldr r0, [r5, #-4] │ │ │ │ + ldr lr, [pc, #44] @ 9c544 <__cxa_atexit@plt+0x90110> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + add r1, r3, #16 │ │ │ │ + stm r1, {r0, r2, lr} │ │ │ │ + str r3, [r3, #28] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx ip │ │ │ │ + mov r3, #32 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xffffef74 │ │ │ │ + mvneq sp, r0, lsl #18 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #36 @ 0x24 │ │ │ │ + add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 99580 <__cxa_atexit@plt+0x8d14c> │ │ │ │ - ldr r3, [pc, #80] @ 99598 <__cxa_atexit@plt+0x8d164> │ │ │ │ + bcc 9c594 <__cxa_atexit@plt+0x90160> │ │ │ │ + ldr r3, [pc, #60] @ 9c5ac <__cxa_atexit@plt+0x90178> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #56] @ 9c5b0 <__cxa_atexit@plt+0x9017c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r9, [pc, #52] @ 9c5b4 <__cxa_atexit@plt+0x90180> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r0, [r5] │ │ │ │ + stmib r7, {r3, r8} │ │ │ │ + sub r8, r6, #2 │ │ │ │ + add r7, r2, #2 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ 9c5b8 <__cxa_atexit@plt+0x90184> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffff0b0 │ │ │ │ + ldrdeq r1, [pc, #60] @ 9c5f4 <__cxa_atexit@plt+0x901c0> │ │ │ │ + biceq r1, pc, r4, ror #7 │ │ │ │ + strheq r1, [pc, #88] @ 9c618 <__cxa_atexit@plt+0x901e4> │ │ │ │ + biceq r1, pc, ip, lsl #11 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9c668 <__cxa_atexit@plt+0x90234> │ │ │ │ + ldr r3, [pc, #224] @ 9c6c0 <__cxa_atexit@plt+0x9028c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ 9959c <__cxa_atexit@plt+0x8d168> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + str r3, [r2] │ │ │ │ + add r3, r6, #8 │ │ │ │ + cmp r7, r3 │ │ │ │ + bcc 9c678 <__cxa_atexit@plt+0x90244> │ │ │ │ + ldr r1, [pc, #200] @ 9c6c4 <__cxa_atexit@plt+0x90290> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stmib r6, {r1, r8} │ │ │ │ + sub r8, r3, #2 │ │ │ │ + add r3, r6, #32 │ │ │ │ + cmp r7, r3 │ │ │ │ + bcc 9c698 <__cxa_atexit@plt+0x90264> │ │ │ │ + ldr r7, [pc, #192] @ 9c6d8 <__cxa_atexit@plt+0x902a4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r9, [pc, #188] @ 9c6dc <__cxa_atexit@plt+0x902a8> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr lr, [pc, #184] @ 9c6e0 <__cxa_atexit@plt+0x902ac> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #180] @ 9c6e4 <__cxa_atexit@plt+0x902b0> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r1, r0, #1 │ │ │ │ + ldr sl, [pc, #172] @ 9c6e8 <__cxa_atexit@plt+0x902b4> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + ldr r0, [r5] │ │ │ │ + add r7, r7, #3 │ │ │ │ + add r2, r9, #2 │ │ │ │ + str sl, [r6, #12] │ │ │ │ + add r9, r6, #16 │ │ │ │ + stm r9, {r2, r7, r8} │ │ │ │ + str r1, [r6, #28] │ │ │ │ + str lr, [r6, #32] │ │ │ │ + sub r7, r3, #19 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #100] @ 9c6d4 <__cxa_atexit@plt+0x902a0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #80] @ 9c6d0 <__cxa_atexit@plt+0x9029c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r6, #8 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ 9c6c8 <__cxa_atexit@plt+0x90294> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r9, [pc, #36] @ 9c6cc <__cxa_atexit@plt+0x90298> │ │ │ │ + add r9, pc, r9 │ │ │ │ + mov r6, #24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + add r7, r7, #2 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ + andeq r0, r0, r0, lsl r1 │ │ │ │ + @ instruction: 0xfffff024 │ │ │ │ + strheq r1, [pc, #36] @ 9c6f4 <__cxa_atexit@plt+0x902c0> │ │ │ │ + strheq r1, [pc, #44] @ 9c700 <__cxa_atexit@plt+0x902cc> │ │ │ │ + ldrdeq r1, [pc, #68] @ 9c71c <__cxa_atexit@plt+0x902e8> │ │ │ │ + biceq r1, pc, r4, lsl #10 │ │ │ │ + biceq r1, pc, r0, asr r5 @ │ │ │ │ + biceq r1, pc, r4, lsr r3 @ │ │ │ │ + biceq r1, pc, ip, lsr r3 @ │ │ │ │ + mvneq sp, r0, lsr r7 │ │ │ │ + mvneq sp, ip, ror #20 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9c74c <__cxa_atexit@plt+0x90318> │ │ │ │ + ldr lr, [pc, #72] @ 9c758 <__cxa_atexit@plt+0x90324> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #68] @ 9c75c <__cxa_atexit@plt+0x90328> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr sl, [pc, #60] @ 9c760 <__cxa_atexit@plt+0x9032c> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + add r2, lr, #3 │ │ │ │ + str sl, [r3, #4] │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r2, [r3, #12] │ │ │ │ + str r8, [r3, #16] │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r9, [r3, #24] │ │ │ │ + sub r7, r6, #19 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ + biceq r1, pc, r8, asr r4 @ │ │ │ │ + mvneq sp, r8, asr #12 │ │ │ │ + mvneq sp, r4, lsl #19 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9c798 <__cxa_atexit@plt+0x90364> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9c7a0 <__cxa_atexit@plt+0x9036c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq sp, r4, ror #11 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9c7f8 <__cxa_atexit@plt+0x903c4> │ │ │ │ + ldr r2, [pc, #60] @ 9c808 <__cxa_atexit@plt+0x903d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 995a0 <__cxa_atexit@plt+0x8d16c> │ │ │ │ + ldr r1, [pc, #56] @ 9c80c <__cxa_atexit@plt+0x903d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ - str r2, [r7, #4]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r1, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff9c │ │ │ │ + mvneq sp, r4, asr #12 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9c89c <__cxa_atexit@plt+0x90468> │ │ │ │ + ldr r9, [pc, #124] @ 9c8b4 <__cxa_atexit@plt+0x90480> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr sl, [pc, #120] @ 9c8b8 <__cxa_atexit@plt+0x90484> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr lr, [pc, #116] @ 9c8bc <__cxa_atexit@plt+0x90488> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #112] @ 9c8c0 <__cxa_atexit@plt+0x9048c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r1, r0, #1 │ │ │ │ + ldr r0, [pc, #104] @ 9c8c4 <__cxa_atexit@plt+0x90490> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r3, r0, #3 │ │ │ │ + ldr ip, [pc, #96] @ 9c8c8 <__cxa_atexit@plt+0x90494> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r2, r6, #26 │ │ │ │ + add sl, sl, #2 │ │ │ │ + str r9, [r7, #4] │ │ │ │ str r8, [r7, #8] │ │ │ │ - mov r2, r7 │ │ │ │ - str r3, [r2, #12]! │ │ │ │ - str r8, [r7, #20] │ │ │ │ - add lr, r7, #24 │ │ │ │ - stm lr, {r1, r2, r7} │ │ │ │ - sub r7, r6, #7 │ │ │ │ + str ip, [r7, #12] │ │ │ │ + str sl, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + str lr, [r7, #32] │ │ │ │ + sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 995a4 <__cxa_atexit@plt+0x8d170> │ │ │ │ + ldr r7, [pc, #40] @ 9c8cc <__cxa_atexit@plt+0x90498> │ │ │ │ add r7, pc, r7 │ │ │ │ - mov r3, #36 @ 0x24 │ │ │ │ + mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xfffffea0 │ │ │ │ - @ instruction: 0xfffffdec │ │ │ │ - mvneq r0, ip, asr #16 │ │ │ │ - biceq r4, pc, ip, asr #20 │ │ │ │ + @ instruction: 0xffffff74 │ │ │ │ + biceq r1, pc, r4, ror r3 @ │ │ │ │ + biceq r1, pc, ip, ror r3 @ │ │ │ │ + mvneq sp, r0, lsl r5 │ │ │ │ + mvneq sp, r8, asr #16 │ │ │ │ + mvneq sp, r0, asr #16 │ │ │ │ + biceq r1, pc, r4, lsr r3 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9c904 <__cxa_atexit@plt+0x904d0> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9c90c <__cxa_atexit@plt+0x904d8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq sp, r8, ror r4 │ │ │ │ andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9c964 <__cxa_atexit@plt+0x90530> │ │ │ │ + ldr r2, [pc, #60] @ 9c974 <__cxa_atexit@plt+0x90540> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #56] @ 9c978 <__cxa_atexit@plt+0x90544> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r1, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff9c │ │ │ │ + ldrdeq sp, [r4, #72]! @ 0x48 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #32 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9ca08 <__cxa_atexit@plt+0x905d4> │ │ │ │ + ldr r9, [pc, #124] @ 9ca20 <__cxa_atexit@plt+0x905ec> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr sl, [pc, #120] @ 9ca24 <__cxa_atexit@plt+0x905f0> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr lr, [pc, #116] @ 9ca28 <__cxa_atexit@plt+0x905f4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #112] @ 9ca2c <__cxa_atexit@plt+0x905f8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r1, r0, #1 │ │ │ │ + ldr r0, [pc, #104] @ 9ca30 <__cxa_atexit@plt+0x905fc> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r3, r0, #3 │ │ │ │ + ldr ip, [pc, #96] @ 9ca34 <__cxa_atexit@plt+0x90600> │ │ │ │ + ldr ip, [pc, ip] │ │ │ │ + ldr r0, [r5] │ │ │ │ + sub r2, r6, #26 │ │ │ │ + add sl, sl, #2 │ │ │ │ + str r9, [r7, #4] │ │ │ │ + str r8, [r7, #8] │ │ │ │ + str ip, [r7, #12] │ │ │ │ + str sl, [r7, #16] │ │ │ │ + str r3, [r7, #20] │ │ │ │ + str r2, [r7, #24] │ │ │ │ + str r1, [r7, #28] │ │ │ │ + str lr, [r7, #32] │ │ │ │ + sub r7, r6, #19 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ 9ca38 <__cxa_atexit@plt+0x90604> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #32 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff74 │ │ │ │ + biceq r1, pc, r0, asr r2 @ │ │ │ │ + biceq r1, pc, r8, asr r2 @ │ │ │ │ + mvneq sp, r4, lsr #7 │ │ │ │ + ldrdeq sp, [r4, #108]! @ 0x6c │ │ │ │ + ldrdeq sp, [r4, #100]! @ 0x64 │ │ │ │ + biceq r1, pc, r0, lsl r2 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 99614 <__cxa_atexit@plt+0x8d1e0> │ │ │ │ - ldr r7, [pc, #92] @ 99624 <__cxa_atexit@plt+0x8d1f0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - stmdb r5, {r7, r9} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 995f8 <__cxa_atexit@plt+0x8d1c4> │ │ │ │ - ldr r2, [pc, #76] @ 99628 <__cxa_atexit@plt+0x8d1f4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r8, [r8, #3] │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - stmdb r5, {r2, r8} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 99608 <__cxa_atexit@plt+0x8d1d4> │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ - ldr r0, [r8] │ │ │ │ + bhi 9ca74 <__cxa_atexit@plt+0x90640> │ │ │ │ + ldr r2, [pc, #36] @ 9ca7c <__cxa_atexit@plt+0x90648> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r5, [pc, #28] @ 9ca80 <__cxa_atexit@plt+0x9064c> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - mov r7, r8 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + mvneq sp, r4, lsl r3 │ │ │ │ + mvneq sp, ip, ror #12 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9cab8 <__cxa_atexit@plt+0x90684> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9cac0 <__cxa_atexit@plt+0x9068c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9962c <__cxa_atexit@plt+0x8d1f8> │ │ │ │ - add r7, pc, r7 │ │ │ │ + mvneq sp, r4, asr #5 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9cb18 <__cxa_atexit@plt+0x906e4> │ │ │ │ + ldr r2, [pc, #60] @ 9cb28 <__cxa_atexit@plt+0x906f4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #56] @ 9cb2c <__cxa_atexit@plt+0x906f8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r1, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, rrx │ │ │ │ - muleq r0, r4, r0 │ │ │ │ - biceq r4, pc, r8, asr #19 │ │ │ │ + @ instruction: 0xffffff9c │ │ │ │ + mvneq sp, r4, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 99668 <__cxa_atexit@plt+0x8d234> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r3, r8} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 99660 <__cxa_atexit@plt+0x8d22c> │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ - ldr r0, [r7] │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9cb68 <__cxa_atexit@plt+0x90734> │ │ │ │ + ldr r2, [pc, #36] @ 9cb70 <__cxa_atexit@plt+0x9073c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r5, [pc, #28] @ 9cb74 <__cxa_atexit@plt+0x90740> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + add r8, r5, #3 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + mvneq sp, r0, lsr #4 │ │ │ │ + mvneq sp, ip, ror r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9cbac <__cxa_atexit@plt+0x90778> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9cbb4 <__cxa_atexit@plt+0x90780> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq sp, [r4, #16]! │ │ │ │ andeq r0, r2, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9cc0c <__cxa_atexit@plt+0x907d8> │ │ │ │ + ldr r2, [pc, #60] @ 9cc1c <__cxa_atexit@plt+0x907e8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #56] @ 9cc20 <__cxa_atexit@plt+0x907ec> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r1, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + sub r7, r6, #2 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff9c │ │ │ │ + mvneq sp, r0, lsr r2 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr │ │ │ │ - mov r3, r5 │ │ │ │ - sub r5, r5, #8 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 996c8 <__cxa_atexit@plt+0x8d294> │ │ │ │ - ldr r7, [pc, #52] @ 996dc <__cxa_atexit@plt+0x8d2a8> │ │ │ │ + mov sl, fp │ │ │ │ + mov r7, r6 │ │ │ │ + mov fp, r5 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #112 @ 0x70 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9cd50 <__cxa_atexit@plt+0x9091c> │ │ │ │ + ldr r3, [pc, #284] @ 9cd70 <__cxa_atexit@plt+0x9093c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r1, [pc, #280] @ 9cd74 <__cxa_atexit@plt+0x90940> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #276] @ 9cd78 <__cxa_atexit@plt+0x90944> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr ip, [pc, #272] @ 9cd7c <__cxa_atexit@plt+0x90948> │ │ │ │ + add ip, pc, ip │ │ │ │ + str r3, [r7, #4]! │ │ │ │ + sub r3, r6, #62 @ 0x3e │ │ │ │ + sub r2, r6, #31 │ │ │ │ + sub r9, r6, #38 @ 0x26 │ │ │ │ + add r0, r0, #2 │ │ │ │ + str sl, [sp] │ │ │ │ + ldr lr, [pc, #244] @ 9cd80 <__cxa_atexit@plt+0x9094c> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + str r1, [r7, #96] @ 0x60 │ │ │ │ + str lr, [r7, #100] @ 0x64 │ │ │ │ + str r2, [r7, #104] @ 0x68 │ │ │ │ + str r3, [r7, #108] @ 0x6c │ │ │ │ + sub r2, r6, #87 @ 0x57 │ │ │ │ + ldr r3, [pc, #220] @ 9cd84 <__cxa_atexit@plt+0x90950> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #3 │ │ │ │ + ldr r1, [pc, #212] @ 9cd88 <__cxa_atexit@plt+0x90954> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + ldr sl, [pc, #204] @ 9cd8c <__cxa_atexit@plt+0x90958> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr r5, [pc, #200] @ 9cd90 <__cxa_atexit@plt+0x9095c> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + str ip, [r7, #40] @ 0x28 │ │ │ │ + str lr, [r7, #44] @ 0x2c │ │ │ │ + str r2, [r7, #48] @ 0x30 │ │ │ │ + str r1, [r7, #52] @ 0x34 │ │ │ │ + sub lr, r6, #94 @ 0x5e │ │ │ │ + ldr r2, [pc, #176] @ 9cd94 <__cxa_atexit@plt+0x90960> │ │ │ │ + add r2, pc, r2 │ │ │ │ + add ip, r2, #2 │ │ │ │ + mov r2, r7 │ │ │ │ + str sl, [r2, #56]! @ 0x38 │ │ │ │ + str r8, [r7, #64] @ 0x40 │ │ │ │ + ldr sl, [pc, #156] @ 9cd98 <__cxa_atexit@plt+0x90964> │ │ │ │ + add sl, pc, sl │ │ │ │ + str sl, [r7, #68] @ 0x44 │ │ │ │ + str r2, [r7, #72] @ 0x48 │ │ │ │ + str r5, [r7, #76] @ 0x4c │ │ │ │ + add r2, r7, #80 @ 0x50 │ │ │ │ + stm r2, {r0, r3, r9} │ │ │ │ + str r1, [r7, #92] @ 0x5c │ │ │ │ + str r8, [r7, #8] │ │ │ │ + ldr r0, [pc, #124] @ 9cd9c <__cxa_atexit@plt+0x90968> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r7, #12] │ │ │ │ + str r7, [r7, #16] │ │ │ │ + str r5, [r7, #20] │ │ │ │ + str ip, [r7, #24] │ │ │ │ + str r3, [r7, #28] │ │ │ │ + str lr, [r7, #32] │ │ │ │ + str r1, [r7, #36] @ 0x24 │ │ │ │ + sub r7, r6, #6 │ │ │ │ + ldr r0, [fp] │ │ │ │ + mov r5, fp │ │ │ │ + ldr fp, [sp] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #72] @ 9cda0 <__cxa_atexit@plt+0x9096c> │ │ │ │ add r7, pc, r7 │ │ │ │ - stmdb r3, {r7, r9} │ │ │ │ + mov r5, #112 @ 0x70 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ + mov r5, fp │ │ │ │ + mov fp, sl │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffdec │ │ │ │ + biceq r1, pc, ip, lsl r0 @ │ │ │ │ + biceq r1, pc, r4 │ │ │ │ + biceq r1, pc, r8, rrx │ │ │ │ + mvneq sp, r8, lsl #2 │ │ │ │ + strdeq sp, [r4, #60]! @ 0x3c │ │ │ │ + mvneq sp, ip, lsr #1 │ │ │ │ + @ instruction: 0xfffffe74 │ │ │ │ + mvneq sp, r0, ror #7 │ │ │ │ + biceq r0, pc, r0, ror #31 │ │ │ │ + @ instruction: 0xfffffec4 │ │ │ │ + @ instruction: 0xfffffdac │ │ │ │ + strexbeq r0, r0, [pc] @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9cdd4 <__cxa_atexit@plt+0x909a0> │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r2, [pc, #24] @ 9cddc <__cxa_atexit@plt+0x909a8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq ip, r8, lsr #31 │ │ │ │ + biceq r0, pc, r8, lsr pc @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9ce14 <__cxa_atexit@plt+0x909e0> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r2, [pc, #20] @ 9ce1c <__cxa_atexit@plt+0x909e8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + b cdde8 <__cxa_atexit@plt+0xc19b4> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq ip, r4, ror #30 │ │ │ │ + strdeq r0, [pc, #228] @ 9cf0c <__cxa_atexit@plt+0x90ad8> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9cec0 <__cxa_atexit@plt+0x90a8c> │ │ │ │ + ldr r2, [pc, #156] @ 9cee0 <__cxa_atexit@plt+0x90aac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq 996bc <__cxa_atexit@plt+0x8d288> │ │ │ │ - mov r7, r8 │ │ │ │ - b 996ec <__cxa_atexit@plt+0x8d2b8> │ │ │ │ + beq 9ceb0 <__cxa_atexit@plt+0x90a7c> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #40 @ 0x28 │ │ │ │ + cmp r7, r2 │ │ │ │ + bcc 9cec8 <__cxa_atexit@plt+0x90a94> │ │ │ │ + ldr lr, [pc, #120] @ 9cee4 <__cxa_atexit@plt+0x90ab0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r3, [r8, #3] │ │ │ │ + add r9, r8, #7 │ │ │ │ + ldm r9, {r1, r7, r9} │ │ │ │ + ldr r8, [r8, #19] │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + ldmda r5, {r0, ip} │ │ │ │ + ldr lr, [pc, #92] @ 9cee8 <__cxa_atexit@plt+0x90ab4> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + add sl, r6, #8 │ │ │ │ + stm sl, {r0, r3, lr} │ │ │ │ + str r6, [r6, #20] │ │ │ │ + add lr, r6, #24 │ │ │ │ + stm lr, {r1, r7, r9} │ │ │ │ + str r8, [r6, #36] @ 0x24 │ │ │ │ + sub r7, r2, #19 │ │ │ │ + mov r6, r2 │ │ │ │ + bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 996e0 <__cxa_atexit@plt+0x8d2ac> │ │ │ │ - add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r4, pc, r8, lsl r9 @ │ │ │ │ + mov r7, #40 @ 0x28 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + mov r7, r8 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0xffffff7c │ │ │ │ + mvneq sp, ip, asr #4 │ │ │ │ + biceq r0, pc, ip, lsr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #88] @ 9974c <__cxa_atexit@plt+0x8d318> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 99744 <__cxa_atexit@plt+0x8d310> │ │ │ │ - ldr r3, [pc, #68] @ 99750 <__cxa_atexit@plt+0x8d31c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r3, r8} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 99744 <__cxa_atexit@plt+0x8d310> │ │ │ │ - ldr r3, [pc, #44] @ 99754 <__cxa_atexit@plt+0x8d320> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #40 @ 0x28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9cf5c <__cxa_atexit@plt+0x90b28> │ │ │ │ + ldr lr, [pc, #84] @ 9cf68 <__cxa_atexit@plt+0x90b34> │ │ │ │ + add lr, pc, lr │ │ │ │ + add r9, r7, #3 │ │ │ │ + ldm r9, {r1, r2, r9} │ │ │ │ + ldr r8, [r7, #15] │ │ │ │ + ldr r7, [r7, #19] │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + str lr, [r3, #4]! │ │ │ │ + ldr r0, [r5, #-4] │ │ │ │ + ldr lr, [pc, #52] @ 9cf6c <__cxa_atexit@plt+0x90b38> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ + add sl, r3, #8 │ │ │ │ + stm sl, {r0, r1, lr} │ │ │ │ + str r3, [r3, #20] │ │ │ │ + str r2, [r3, #24] │ │ │ │ + str r9, [r3, #28] │ │ │ │ + str r8, [r3, #32] │ │ │ │ + str r7, [r3, #36] @ 0x24 │ │ │ │ + sub r7, r6, #19 │ │ │ │ + bx ip │ │ │ │ + mov r3, #40 @ 0x28 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffed4 │ │ │ │ + mvneq sp, r0, lsr #3 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + sub r2, r5, #16 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9d020 <__cxa_atexit@plt+0x90bec> │ │ │ │ + ldr lr, [pc, #176] @ 9d040 <__cxa_atexit@plt+0x90c0c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [r3, #8] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + ldr r1, [pc, #164] @ 9d044 <__cxa_atexit@plt+0x90c10> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str lr, [r5, #-16] │ │ │ │ + stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq 99744 <__cxa_atexit@plt+0x8d310> │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ + beq 9d014 <__cxa_atexit@plt+0x90be0> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #36 @ 0x24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 9d02c <__cxa_atexit@plt+0x90bf8> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + add lr, r7, #7 │ │ │ │ + ldm lr, {r1, r9, lr} │ │ │ │ + ldr r7, [r7, #19] │ │ │ │ + ldr r8, [pc, #112] @ 9d048 <__cxa_atexit@plt+0x90c14> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + sub r0, r3, #31 │ │ │ │ + ldr sl, [pc, #104] @ 9d04c <__cxa_atexit@plt+0x90c18> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + ldr ip, [r5, #-8]! │ │ │ │ + str r7, [r6, #36] @ 0x24 │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + str r8, [r6, #4] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str sl, [r6, #16] │ │ │ │ + add r2, r6, #20 │ │ │ │ + stm r2, {r0, r1, r9, lr} │ │ │ │ + sub r7, r3, #19 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r8, rrx │ │ │ │ - andeq r0, r0, r8, lsr #1 │ │ │ │ - andeq r0, r0, r8, asr #1 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #36 @ 0x24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + mvneq ip, ip, asr #27 │ │ │ │ + mvneq sp, ip, lsr r0 │ │ │ │ + strdeq sp, [r4, #4]! │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ 997a8 <__cxa_atexit@plt+0x8d374> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - stm r5, {r3, r8} │ │ │ │ - tst r7, #3 │ │ │ │ - beq 997a0 <__cxa_atexit@plt+0x8d36c> │ │ │ │ - ldr r3, [pc, #40] @ 997ac <__cxa_atexit@plt+0x8d378> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 997a0 <__cxa_atexit@plt+0x8d36c> │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ - ldr r0, [r7] │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9d0bc <__cxa_atexit@plt+0x90c88> │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + add lr, r7, #7 │ │ │ │ + ldm lr, {r1, r9, lr} │ │ │ │ + ldr r7, [r7, #19] │ │ │ │ + ldr r8, [pc, #68] @ 9d0c8 <__cxa_atexit@plt+0x90c94> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + sub r0, r6, #31 │ │ │ │ + ldr sl, [pc, #60] @ 9d0cc <__cxa_atexit@plt+0x90c98> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + str r7, [r3, #36] @ 0x24 │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + str r8, [r3, #4] │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r2, [r3, #12] │ │ │ │ + str sl, [r3, #16] │ │ │ │ + add r2, r3, #20 │ │ │ │ + stm r2, {r0, r1, r9, lr} │ │ │ │ + sub r7, r6, #19 │ │ │ │ + bx ip │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strexheq ip, r0, [r4] │ │ │ │ + mvneq sp, r8, asr #32 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9d128 <__cxa_atexit@plt+0x90cf4> │ │ │ │ + ldr r2, [pc, #64] @ 9d138 <__cxa_atexit@plt+0x90d04> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [pc, #44] @ 9d13c <__cxa_atexit@plt+0x90d08> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + add lr, r3, #16 │ │ │ │ + stm lr, {r2, r3, r7} │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr #32 │ │ │ │ - andeq r0, r0, ip, rrx │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ 997e8 <__cxa_atexit@plt+0x8d3b4> │ │ │ │ + mov r3, #28 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffe7c │ │ │ │ + mvneq ip, ip, lsl #25 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #40 @ 0x28 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9d178 <__cxa_atexit@plt+0x90d44> │ │ │ │ + ldr r7, [pc, #40] @ 9d188 <__cxa_atexit@plt+0x90d54> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + ldr r7, [pc, #28] @ 9d18c <__cxa_atexit@plt+0x90d58> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r8, r9 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r7, [pc, #16] @ 9d190 <__cxa_atexit@plt+0x90d5c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + mvneq ip, ip, ror #30 │ │ │ │ + biceq r0, pc, ip, asr #23 │ │ │ │ + biceq r0, pc, r0, lsr #23 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ 9d1b4 <__cxa_atexit@plt+0x90d80> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 997e0 <__cxa_atexit@plt+0x8d3ac> │ │ │ │ - ldr r8, [r5, #4] │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ - ldr r0, [r7] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r0, lsr r0 │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ + mov r8, r7 │ │ │ │ + b 12b8e0 <__cxa_atexit@plt+0x11f4ac> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq r0, pc, ip, ror #22 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + str r7, [r5, #16] │ │ │ │ + stmdb r5, {r8, r9, sl} │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #56 @ 0x38 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9d270 <__cxa_atexit@plt+0x90e3c> │ │ │ │ + ldr r8, [pc, #160] @ 9d288 <__cxa_atexit@plt+0x90e54> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [r5, #16] │ │ │ │ + ldr sl, [r5, #20] │ │ │ │ + sub r2, r6, #39 @ 0x27 │ │ │ │ + str r2, [r5, #16] │ │ │ │ + str r8, [r3, #4]! │ │ │ │ + ldr r8, [pc, #136] @ 9d28c <__cxa_atexit@plt+0x90e58> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr r2, [r5, #-12] │ │ │ │ + ldmda r5, {r0, r1, ip} │ │ │ │ + stm sp, {r7, fp} │ │ │ │ + ldr lr, [r5, #4] │ │ │ │ + mov fp, r4 │ │ │ │ + ldr r4, [r5, #8] │ │ │ │ + str sl, [r3, #8] │ │ │ │ + ldr r7, [pc, #104] @ 9d290 <__cxa_atexit@plt+0x90e5c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r3, #12] │ │ │ │ + add r7, r3, #16 │ │ │ │ + stm r7, {r3, r8, r9} │ │ │ │ + str r2, [r3, #28] │ │ │ │ + str r0, [r3, #32] │ │ │ │ + str r1, [r3, #36] @ 0x24 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r1, [pc, #72] @ 9d294 <__cxa_atexit@plt+0x90e60> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r1, [r5] │ │ │ │ + str ip, [r3, #40] @ 0x28 │ │ │ │ + str lr, [r3, #44] @ 0x2c │ │ │ │ + str r4, [r3, #48] @ 0x30 │ │ │ │ + str r0, [r3, #52] @ 0x34 │ │ │ │ + sub r8, r6, #31 │ │ │ │ + mov r4, fp │ │ │ │ + ldm sp, {r7, fp} │ │ │ │ + b 11a0b4 <__cxa_atexit@plt+0x10dc80> │ │ │ │ + ldr r2, [pc, #32] @ 9d298 <__cxa_atexit@plt+0x90e64> │ │ │ │ + add r2, pc, r2 │ │ │ │ + mov r3, #56 @ 0x38 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + str r2, [r5, #-16]! │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + @ instruction: 0xfffffbc0 │ │ │ │ + ldrdeq ip, [r4, #236]! @ 0xec │ │ │ │ + @ instruction: 0xfffffc04 │ │ │ │ + andeq r0, r0, r0, asr #2 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r0, pc, r8, lsl #21 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r0, r7 │ │ │ │ + mov r3, r6 │ │ │ │ + mov r7, r4 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #56 @ 0x38 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9d354 <__cxa_atexit@plt+0x90f20> │ │ │ │ + ldr r8, [pc, #168] @ 9d374 <__cxa_atexit@plt+0x90f40> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [r5, #32] │ │ │ │ + ldr sl, [r5, #36] @ 0x24 │ │ │ │ + sub r2, r6, #39 @ 0x27 │ │ │ │ + str r2, [r5, #32] │ │ │ │ + str r8, [r3, #4]! │ │ │ │ + ldr r8, [pc, #144] @ 9d378 <__cxa_atexit@plt+0x90f44> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldmib r5, {r2, lr} │ │ │ │ + ldr r1, [r5, #12] │ │ │ │ + ldr ip, [r5, #16] │ │ │ │ + str r0, [sp] │ │ │ │ + ldr r4, [r5, #20] │ │ │ │ + str fp, [sp, #4] │ │ │ │ + ldr fp, [r5, #24] │ │ │ │ + str sl, [r3, #8] │ │ │ │ + ldr r0, [pc, #108] @ 9d37c <__cxa_atexit@plt+0x90f48> │ │ │ │ + add r0, pc, r0 │ │ │ │ + add sl, r3, #12 │ │ │ │ + stm sl, {r0, r3, r8, r9} │ │ │ │ + str r2, [r3, #28] │ │ │ │ + str lr, [r3, #32] │ │ │ │ + str r1, [r3, #36] @ 0x24 │ │ │ │ + ldr r0, [r5, #28]! │ │ │ │ + ldr r2, [pc, #80] @ 9d380 <__cxa_atexit@plt+0x90f4c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r5] │ │ │ │ + str ip, [r3, #40] @ 0x28 │ │ │ │ + str r4, [r3, #44] @ 0x2c │ │ │ │ + str fp, [r3, #48] @ 0x30 │ │ │ │ + str r0, [r3, #52] @ 0x34 │ │ │ │ + sub r8, r6, #31 │ │ │ │ + mov r4, r7 │ │ │ │ + ldm sp, {r7, fp} │ │ │ │ + b 11a0b4 <__cxa_atexit@plt+0x10dc80> │ │ │ │ + ldr r2, [pc, #40] @ 9d384 <__cxa_atexit@plt+0x90f50> │ │ │ │ + add r2, pc, r2 │ │ │ │ + mov r3, #56 @ 0x38 │ │ │ │ + str r3, [r7, #828] @ 0x33c │ │ │ │ + str r2, [r5] │ │ │ │ + mov r4, r7 │ │ │ │ + mov r7, r0 │ │ │ │ + b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ + @ instruction: 0xfffffadc │ │ │ │ + strdeq ip, [r4, #216]! @ 0xd8 │ │ │ │ + @ instruction: 0xfffffb1c │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + @ instruction: 0xffffff48 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9d3d0 <__cxa_atexit@plt+0x90f9c> │ │ │ │ + ldr r2, [pc, #48] @ 9d3dc <__cxa_atexit@plt+0x90fa8> │ │ │ │ + add r2, pc, r2 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - add r5, r5, #8 │ │ │ │ - b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ - biceq r4, pc, r8, lsl r8 @ │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + str r2, [r3, #4] │ │ │ │ + str r1, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + add r5, r5, #12 │ │ │ │ + sub r9, r6, #7 │ │ │ │ + mov sl, r7 │ │ │ │ + b f93e0 <__cxa_atexit@plt+0xecfac> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffd2c │ │ │ │ + biceq r0, pc, r4, ror r9 @ │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9d424 <__cxa_atexit@plt+0x90ff0> │ │ │ │ + ldr r2, [pc, #44] @ 9d430 <__cxa_atexit@plt+0x90ffc> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r3, {r2, r7} │ │ │ │ + ldr r3, [pc, #36] @ 9d434 <__cxa_atexit@plt+0x91000> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #1 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [pc, #24] @ 9d438 <__cxa_atexit@plt+0x91004> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq ip, r8, ror #18 │ │ │ │ + strheq ip, [r4, #168]! @ 0xa8 │ │ │ │ + mvneq ip, r0, lsl fp │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9d470 <__cxa_atexit@plt+0x9103c> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9d478 <__cxa_atexit@plt+0x91044> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq ip, ip, lsl #18 │ │ │ │ + biceq r0, pc, r4, asr #17 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9d4e8 <__cxa_atexit@plt+0x910b4> │ │ │ │ + ldr r2, [pc, #100] @ 9d50c <__cxa_atexit@plt+0x910d8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r3, [r7, #7] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r8, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + sub r7, r5, #40 @ 0x28 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9d4f8 <__cxa_atexit@plt+0x910c4> │ │ │ │ + ldr r7, [pc, #68] @ 9d514 <__cxa_atexit@plt+0x910e0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r3, [r5, #4] │ │ │ │ + ldr r7, [pc, #56] @ 9d518 <__cxa_atexit@plt+0x910e4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r8, r9 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9d510 <__cxa_atexit@plt+0x910dc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r8, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff98 │ │ │ │ + biceq r0, pc, ip, asr #16 │ │ │ │ + @ instruction: 0xfffffccc │ │ │ │ + strdeq ip, [r4, #188]! @ 0xbc │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9d568 <__cxa_atexit@plt+0x91134> │ │ │ │ + ldr r3, [pc, #60] @ 9d580 <__cxa_atexit@plt+0x9114c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #56] @ 9d584 <__cxa_atexit@plt+0x91150> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r3, [r7, #4]! │ │ │ │ + str r8, [r7, #8] │ │ │ │ + add lr, r7, #12 │ │ │ │ + stm lr, {r2, r7, r8} │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 9d588 <__cxa_atexit@plt+0x91154> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffea4 │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + strdeq r0, [pc, #124] @ 9d60c <__cxa_atexit@plt+0x911d8> │ │ │ │ + biceq r0, pc, r8, ror #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 9985c <__cxa_atexit@plt+0x8d428> │ │ │ │ + bhi 9d5ec <__cxa_atexit@plt+0x911b8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 99854 <__cxa_atexit@plt+0x8d420> │ │ │ │ - ldr r3, [pc, #44] @ 99864 <__cxa_atexit@plt+0x8d430> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 99868 <__cxa_atexit@plt+0x8d434> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ + beq 9d5e4 <__cxa_atexit@plt+0x911b0> │ │ │ │ + ldr r7, [pc, #52] @ 9d5f4 <__cxa_atexit@plt+0x911c0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r7, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ + ldr r7, [pc, #40] @ 9d5f8 <__cxa_atexit@plt+0x911c4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r8, r7, #1 │ │ │ │ + ldr r7, [pc, #32] @ 9d5fc <__cxa_atexit@plt+0x911c8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ mov r5, r9 │ │ │ │ - b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r4, [pc, #120] @ 998e4 <__cxa_atexit@plt+0x8d4b0> │ │ │ │ - mvneq r0, r4, lsr #10 │ │ │ │ - biceq r4, pc, ip, lsl r8 @ │ │ │ │ + @ instruction: 0x01e4c79c │ │ │ │ + mvneq ip, r4, lsl fp │ │ │ │ + mvneq ip, ip, lsl #22 │ │ │ │ + biceq r0, pc, r4, lsl #15 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9d640 <__cxa_atexit@plt+0x9120c> │ │ │ │ + ldr r2, [pc, #40] @ 9d648 <__cxa_atexit@plt+0x91214> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #32] @ 9d64c <__cxa_atexit@plt+0x91218> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq r0, pc, ip, ror #14 │ │ │ │ + mvneq ip, r0, asr #14 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r7, r6 │ │ │ │ + bcc 9d6ac <__cxa_atexit@plt+0x91278> │ │ │ │ + ldr r7, [pc, #96] @ 9d6d8 <__cxa_atexit@plt+0x912a4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + sub r7, r5, #40 @ 0x28 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9d6c4 <__cxa_atexit@plt+0x91290> │ │ │ │ + ldr r7, [pc, #80] @ 9d6e4 <__cxa_atexit@plt+0x912b0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + ldr r7, [pc, #68] @ 9d6e8 <__cxa_atexit@plt+0x912b4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r8, r3 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r7, [pc, #44] @ 9d6e0 <__cxa_atexit@plt+0x912ac> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9d6dc <__cxa_atexit@plt+0x912a8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r9, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff90 │ │ │ │ + biceq r0, pc, r0, lsl #13 │ │ │ │ + biceq r0, pc, r8, ror #13 │ │ │ │ + @ instruction: 0xfffffb08 │ │ │ │ + mvneq ip, r8, lsr sl │ │ │ │ + biceq r0, pc, ip, asr #13 │ │ │ │ + andeq r0, r5, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 998c4 <__cxa_atexit@plt+0x8d490> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 998bc <__cxa_atexit@plt+0x8d488> │ │ │ │ - ldr r3, [pc, #44] @ 998cc <__cxa_atexit@plt+0x8d498> │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9d7f0 <__cxa_atexit@plt+0x913bc> │ │ │ │ + and r2, r9, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9d73c <__cxa_atexit@plt+0x91308> │ │ │ │ + ldr r3, [pc, #256] @ 9d81c <__cxa_atexit@plt+0x913e8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 998d0 <__cxa_atexit@plt+0x8d49c> │ │ │ │ + ldr r2, [pc, #252] @ 9d820 <__cxa_atexit@plt+0x913ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ + add sl, r2, #1 │ │ │ │ + ldr r9, [r9, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r8, [pc, #236] @ 9d824 <__cxa_atexit@plt+0x913f0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + ldr r7, [pc, #188] @ 9d800 <__cxa_atexit@plt+0x913cc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r7, r8} │ │ │ │ + ands r7, sl, #3 │ │ │ │ + beq 9d788 <__cxa_atexit@plt+0x91354> │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 9d798 <__cxa_atexit@plt+0x91364> │ │ │ │ + ldr r7, [pc, #176] @ 9d810 <__cxa_atexit@plt+0x913dc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #172] @ 9d814 <__cxa_atexit@plt+0x913e0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r9, [sl, #2] │ │ │ │ + str r7, [r5] │ │ │ │ + ldr r8, [pc, #156] @ 9d818 <__cxa_atexit@plt+0x913e4> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov r7, sl │ │ │ │ + mov sl, r3 │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + ldr r0, [sl] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, sl │ │ │ │ + bx r0 │ │ │ │ + ldr r2, [pc, #100] @ 9d804 <__cxa_atexit@plt+0x913d0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5] │ │ │ │ str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ - mov r5, r9 │ │ │ │ - b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 9d7d8 <__cxa_atexit@plt+0x913a4> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9d7e4 <__cxa_atexit@plt+0x913b0> │ │ │ │ + ldr r5, [pc, #72] @ 9d808 <__cxa_atexit@plt+0x913d4> │ │ │ │ + add r5, pc, r5 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + str r5, [r3] │ │ │ │ + ldr r7, [pc, #60] @ 9d80c <__cxa_atexit@plt+0x913d8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r4, [pc, #124] @ 99950 <__cxa_atexit@plt+0x8d51c> │ │ │ │ - strheq r0, [r5, #76]! @ 0x4c │ │ │ │ - biceq r4, pc, r0, lsr #16 │ │ │ │ + ldr r7, [pc, #48] @ 9d828 <__cxa_atexit@plt+0x913f4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsl #2 │ │ │ │ + andeq r0, r0, r4, ror #2 │ │ │ │ + andeq r0, r0, r8, lsl #3 │ │ │ │ + mvneq ip, ip, lsl r9 │ │ │ │ + muleq r0, r0, r1 │ │ │ │ + mvneq ip, r8, lsr #13 │ │ │ │ + mvneq ip, ip, asr r6 │ │ │ │ + andeq r0, r0, r8, lsl r1 │ │ │ │ + mvneq ip, ip, ror #13 │ │ │ │ + mvneq ip, r0, lsr #13 │ │ │ │ + biceq r0, pc, r4, ror #11 │ │ │ │ + biceq r0, pc, r4, lsl #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 9992c <__cxa_atexit@plt+0x8d4f8> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 99924 <__cxa_atexit@plt+0x8d4f0> │ │ │ │ - ldr r3, [pc, #44] @ 99934 <__cxa_atexit@plt+0x8d500> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1a26e90 <__cxa_atexit@plt+0x1a1aa5c> │ │ │ │ + biceq r0, pc, ip, ror r5 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9d880 <__cxa_atexit@plt+0x9144c> │ │ │ │ + ldr r3, [pc, #124] @ 9d8dc <__cxa_atexit@plt+0x914a8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 99938 <__cxa_atexit@plt+0x8d504> │ │ │ │ + ldr r2, [pc, #120] @ 9d8e0 <__cxa_atexit@plt+0x914ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ - mov r5, r9 │ │ │ │ - b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ + add sl, r2, #1 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + str r3, [r5, #8]! │ │ │ │ + ldr r8, [pc, #104] @ 9d8e4 <__cxa_atexit@plt+0x914b0> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ + ldr r3, [pc, #72] @ 9d8d0 <__cxa_atexit@plt+0x9149c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq 9d8bc <__cxa_atexit@plt+0x91488> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9d8c4 <__cxa_atexit@plt+0x91490> │ │ │ │ + ldr r3, [pc, #44] @ 9d8d4 <__cxa_atexit@plt+0x914a0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r7, [pc, #32] @ 9d8d8 <__cxa_atexit@plt+0x914a4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, r0, ror #15 │ │ │ │ - mvneq r0, r4, asr r4 │ │ │ │ - biceq r3, pc, r0, lsr #31 │ │ │ │ + andeq r0, r0, ip, ror r0 │ │ │ │ + andeq r0, r0, r0, lsr #1 │ │ │ │ + mvneq ip, r4, lsr r8 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + mvneq ip, r8, lsr #11 │ │ │ │ + mvneq ip, ip, asr r5 │ │ │ │ + biceq r0, pc, r8, asr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 99990 <__cxa_atexit@plt+0x8d55c> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 99988 <__cxa_atexit@plt+0x8d554> │ │ │ │ - ldr r8, [pc, #40] @ 99998 <__cxa_atexit@plt+0x8d564> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ 9999c <__cxa_atexit@plt+0x8d568> │ │ │ │ - ldr r3, [pc, r3] │ │ │ │ - str r3, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - mov r5, r9 │ │ │ │ - b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ - ldr r0, [r7] │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1a26e90 <__cxa_atexit@plt+0x1a1aa5c> │ │ │ │ + biceq r0, pc, r8, lsr #9 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9d930 <__cxa_atexit@plt+0x914fc> │ │ │ │ + ldr r3, [pc, #32] @ 9d93c <__cxa_atexit@plt+0x91508> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r7, [pc, #20] @ 9d940 <__cxa_atexit@plt+0x9150c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + mvneq ip, r0, asr #15 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b7fd96 │ │ │ │ - mvneq r0, ip, ror #7 │ │ │ │ - ldrdeq r4, [pc, #112] @ 99a18 <__cxa_atexit@plt+0x8d5e4> │ │ │ │ + biceq r0, pc, r8, ror r4 @ │ │ │ │ + andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, r5, lsl r0 │ │ │ │ - sub r9, r5, #8 │ │ │ │ - cmp fp, r9 │ │ │ │ - bhi 999f8 <__cxa_atexit@plt+0x8d5c4> │ │ │ │ - mov r0, r4 │ │ │ │ - mov r1, r7 │ │ │ │ - bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ - cmp r0, #0 │ │ │ │ - beq 999f0 <__cxa_atexit@plt+0x8d5bc> │ │ │ │ - ldr r3, [pc, #44] @ 99a00 <__cxa_atexit@plt+0x8d5cc> │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9d9e8 <__cxa_atexit@plt+0x915b4> │ │ │ │ + ldr r3, [pc, #124] @ 9d9f8 <__cxa_atexit@plt+0x915c4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 99a04 <__cxa_atexit@plt+0x8d5d0> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - str r2, [r5, #-8] │ │ │ │ - str r0, [r5, #-4] │ │ │ │ - add r8, r3, #2 │ │ │ │ - mov r5, r9 │ │ │ │ - b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-4]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9d9cc <__cxa_atexit@plt+0x91598> │ │ │ │ + ldr r1, [pc, #104] @ 9d9fc <__cxa_atexit@plt+0x915c8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + add sl, r8, #3 │ │ │ │ + ldm sl, {r3, r9, sl} │ │ │ │ + ldr r2, [r8, #15] │ │ │ │ + str r1, [r5, #-16]! │ │ │ │ + str sl, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r3, [r5, #12] │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9d9dc <__cxa_atexit@plt+0x915a8> │ │ │ │ + str r2, [r7] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r9 │ │ │ │ + mov r8, r3 │ │ │ │ + b 9d6fc <__cxa_atexit@plt+0x912c8> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9da00 <__cxa_atexit@plt+0x915cc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + ldrdeq r0, [r0], -ip │ │ │ │ + strdeq r0, [pc, #52] @ 9da3c <__cxa_atexit@plt+0x91608> │ │ │ │ + ldrdeq r0, [pc, #48] @ 9da3c <__cxa_atexit@plt+0x91608> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r1, [r3, #11] │ │ │ │ + ldr r3, [r3, #15] │ │ │ │ + ldr r0, [pc, #56] @ 9da64 <__cxa_atexit@plt+0x91630> │ │ │ │ + add r0, pc, r0 │ │ │ │ + stmdb r5, {r1, r3} │ │ │ │ + str r2, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + str r0, [r3, #-12]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9da58 <__cxa_atexit@plt+0x91624> │ │ │ │ + ldr sl, [r5, #-8] │ │ │ │ + ldmda r5, {r3, r8} │ │ │ │ + str r3, [r5] │ │ │ │ + mov r9, r7 │ │ │ │ + b 9d6fc <__cxa_atexit@plt+0x912c8> │ │ │ │ ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + biceq r0, pc, ip, ror #6 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r5, #12]! │ │ │ │ + ldr sl, [r5, #-8] │ │ │ │ + ldr r3, [r5, #-4] │ │ │ │ + str r3, [r5] │ │ │ │ + mov r9, r7 │ │ │ │ + b 9d6fc <__cxa_atexit@plt+0x912c8> │ │ │ │ + biceq r0, pc, ip, asr #6 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + b 9d968 <__cxa_atexit@plt+0x91534> │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9dacc <__cxa_atexit@plt+0x91698> │ │ │ │ + ldr r5, [pc, #28] @ 9dadc <__cxa_atexit@plt+0x916a8> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ + ldr r7, [pc, #12] @ 9dae0 <__cxa_atexit@plt+0x916ac> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cf4790 │ │ │ │ - mvneq r0, r8, lsl #7 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + biceq r0, pc, r0, lsr #6 │ │ │ │ + strdeq r0, [pc, #40] @ 9db14 <__cxa_atexit@plt+0x916e0> │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 9d968 <__cxa_atexit@plt+0x91534> │ │ │ │ + biceq r0, pc, ip, ror #5 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9db2c <__cxa_atexit@plt+0x916f8> │ │ │ │ + ldr r5, [pc, #28] @ 9db3c <__cxa_atexit@plt+0x91708> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r3] │ │ │ │ + mov r5, r3 │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ + ldr r7, [pc, #12] @ 9db40 <__cxa_atexit@plt+0x9170c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffffcc │ │ │ │ + biceq r0, pc, r0, asr #5 │ │ │ │ + biceq r0, pc, r0, asr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 99a44 <__cxa_atexit@plt+0x8d610> │ │ │ │ - ldr r2, [pc, #60] @ 99a60 <__cxa_atexit@plt+0x8d62c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ + bhi 9db84 <__cxa_atexit@plt+0x91750> │ │ │ │ + ldr r2, [pc, #40] @ 9db8c <__cxa_atexit@plt+0x91758> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #32] @ 9db90 <__cxa_atexit@plt+0x9175c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - sub r7, r5, #16 │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq r0, pc, r8, lsr #4 │ │ │ │ + strdeq ip, [r4, #28]! │ │ │ │ + biceq r0, pc, r0, lsl #4 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9dc10 <__cxa_atexit@plt+0x917dc> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9dc1c <__cxa_atexit@plt+0x917e8> │ │ │ │ + ldr r2, [pc, #120] @ 9dc40 <__cxa_atexit@plt+0x9180c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #116] @ 9dc44 <__cxa_atexit@plt+0x91810> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r7, [r9, #8] │ │ │ │ + sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 99a4c <__cxa_atexit@plt+0x8d618> │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - mov r7, fp │ │ │ │ - b 99b90 <__cxa_atexit@plt+0x8d75c> │ │ │ │ + bhi 9dc2c <__cxa_atexit@plt+0x917f8> │ │ │ │ + ldr r7, [pc, #84] @ 9dc4c <__cxa_atexit@plt+0x91818> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + ldr r7, [pc, #72] @ 9dc50 <__cxa_atexit@plt+0x9181c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r8, r9 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 99a64 <__cxa_atexit@plt+0x8d630> │ │ │ │ + ldr r7, [pc, #20] @ 9dc48 <__cxa_atexit@plt+0x91814> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, asr r3 │ │ │ │ - biceq r4, pc, r4, asr #14 │ │ │ │ + @ instruction: 0xffffff84 │ │ │ │ + @ instruction: 0x01e4c19c │ │ │ │ + biceq r0, pc, r8, lsl r1 @ │ │ │ │ + @ instruction: 0xfffff5a4 │ │ │ │ + ldrdeq ip, [r4, #68]! @ 0x44 │ │ │ │ + andeq r0, r3, pc │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r6 │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9dcac <__cxa_atexit@plt+0x91878> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #16 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 9dcb4 <__cxa_atexit@plt+0x91880> │ │ │ │ + ldr r5, [pc, #72] @ 9dcd0 <__cxa_atexit@plt+0x9189c> │ │ │ │ + add r5, pc, r5 │ │ │ │ + ldr r1, [pc, #68] @ 9dcd4 <__cxa_atexit@plt+0x918a0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r5, [r2] │ │ │ │ + str r1, [r3, #4]! │ │ │ │ + str r8, [r3, #8] │ │ │ │ + str r9, [r3, #12] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r3 │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ + mov r6, r3 │ │ │ │ + b 9dcbc <__cxa_atexit@plt+0x91888> │ │ │ │ + mov r7, #16 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #8] @ 9dccc <__cxa_atexit@plt+0x91898> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + biceq r0, pc, r8, asr #2 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + @ instruction: 0xffffff0c │ │ │ │ + biceq r0, pc, r4, lsl #2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 9d968 <__cxa_atexit@plt+0x91534> │ │ │ │ + biceq r0, pc, r0, lsl r1 @ │ │ │ │ + andeq r0, r3, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r3, r6 │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9dd4c <__cxa_atexit@plt+0x91918> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #16 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 9dd54 <__cxa_atexit@plt+0x91920> │ │ │ │ + ldr r5, [pc, #72] @ 9dd70 <__cxa_atexit@plt+0x9193c> │ │ │ │ + add r5, pc, r5 │ │ │ │ + ldr r1, [pc, #68] @ 9dd74 <__cxa_atexit@plt+0x91940> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r5, [r2] │ │ │ │ + str r1, [r3, #4]! │ │ │ │ + str r8, [r3, #8] │ │ │ │ + str r9, [r3, #12] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r3 │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ + mov r6, r3 │ │ │ │ + b 9dd5c <__cxa_atexit@plt+0x91928> │ │ │ │ + mov r7, #16 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #8] @ 9dd6c <__cxa_atexit@plt+0x91938> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + biceq r0, pc, r8, lsr #1 │ │ │ │ + @ instruction: 0xffffffb8 │ │ │ │ + @ instruction: 0xfffffe6c │ │ │ │ + ldrdeq pc, [lr, #252] @ 0xfc │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, r0, lsl r0 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ - sub r5, r5, #12 │ │ │ │ + sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 99ac8 <__cxa_atexit@plt+0x8d694> │ │ │ │ - ldr r2, [pc, #76] @ 99ad4 <__cxa_atexit@plt+0x8d6a0> │ │ │ │ + bhi 9ddbc <__cxa_atexit@plt+0x91988> │ │ │ │ + ldr r2, [pc, #44] @ 9ddc8 <__cxa_atexit@plt+0x91994> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r3, {r2, r7} │ │ │ │ + ldr r3, [pc, #36] @ 9ddcc <__cxa_atexit@plt+0x91998> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #1 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [pc, #24] @ 9ddd0 <__cxa_atexit@plt+0x9199c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldrdeq fp, [r4, #240]! @ 0xf0 │ │ │ │ + mvneq ip, r0, lsr #2 │ │ │ │ + mvneq ip, r8, ror r1 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9de08 <__cxa_atexit@plt+0x919d4> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ 9de10 <__cxa_atexit@plt+0x919dc> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq fp, r4, ror pc │ │ │ │ + biceq pc, lr, r0, lsr pc @ │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r1, pc │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9de98 <__cxa_atexit@plt+0x91a64> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9dea4 <__cxa_atexit@plt+0x91a70> │ │ │ │ + ldr r2, [pc, #128] @ 9dec8 <__cxa_atexit@plt+0x91a94> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ 99ad8 <__cxa_atexit@plt+0x8d6a4> │ │ │ │ + ldr r1, [pc, #124] @ 9decc <__cxa_atexit@plt+0x91a98> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r1, [r3, #-8] │ │ │ │ - str r2, [r3, #-12] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 99ac0 <__cxa_atexit@plt+0x8d68c> │ │ │ │ - ldr r3, [pc, #44] @ 99adc <__cxa_atexit@plt+0x8d6a8> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r0, [r7] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r1, [r9, #8] │ │ │ │ + str r0, [r9, #12] │ │ │ │ + sub r7, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9deb4 <__cxa_atexit@plt+0x91a80> │ │ │ │ + ldr r7, [pc, #84] @ 9ded4 <__cxa_atexit@plt+0x91aa0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + ldr r7, [pc, #72] @ 9ded8 <__cxa_atexit@plt+0x91aa4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + mov r8, r9 │ │ │ │ + b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 9ded0 <__cxa_atexit@plt+0x91a9c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ + @ instruction: 0xffffff90 │ │ │ │ + mvneq fp, ip, lsl pc │ │ │ │ + stlexbeq pc, r0, [lr] │ │ │ │ + @ instruction: 0xfffff31c │ │ │ │ + mvneq ip, ip, asr #4 │ │ │ │ + biceq pc, lr, r0, asr #30 │ │ │ │ + andeq r0, r2, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, fp │ │ │ │ + mov r3, r6 │ │ │ │ + sub r2, r5, #4 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9df44 <__cxa_atexit@plt+0x91b10> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #20 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 9df50 <__cxa_atexit@plt+0x91b1c> │ │ │ │ + ldr lr, [pc, #76] @ 9df60 <__cxa_atexit@plt+0x91b2c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r0, [r7, #6] │ │ │ │ + ldr r5, [pc, #64] @ 9df64 <__cxa_atexit@plt+0x91b30> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str lr, [r2] │ │ │ │ + str r5, [r3, #4]! │ │ │ │ + str r8, [r3, #8] │ │ │ │ + str r1, [r3, #12] │ │ │ │ + str r0, [r3, #16] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r3 │ │ │ │ + b 9a708 <__cxa_atexit@plt+0x8e2d4> │ │ │ │ + mov r6, r3 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r0, r0, ror #5 │ │ │ │ - andeq r0, r0, r8, asr r0 │ │ │ │ + @ instruction: 0xfffffef8 │ │ │ │ + biceq pc, lr, r4, ror lr @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 99b00 <__cxa_atexit@plt+0x8d6cc> │ │ │ │ - add r3, pc, r3 │ │ │ │ - str r3, [r5] │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - mov r9, #0 │ │ │ │ - b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 99b38 <__cxa_atexit@plt+0x8d704> │ │ │ │ - ldr r2, [pc, #40] @ 99b50 <__cxa_atexit@plt+0x8d71c> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #3 │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 99b54 <__cxa_atexit@plt+0x8d720> │ │ │ │ + b 9d968 <__cxa_atexit@plt+0x91534> │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9dfcc <__cxa_atexit@plt+0x91b98> │ │ │ │ + ldr r3, [pc, #60] @ 9dfe4 <__cxa_atexit@plt+0x91bb0> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #8 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ - str r3, [r5] │ │ │ │ - b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r0, r0, lsr #5 │ │ │ │ - @ instruction: 0xffffffc8 │ │ │ │ + ldr r2, [pc, #56] @ 9dfe8 <__cxa_atexit@plt+0x91bb4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r3, [r7, #4]! │ │ │ │ + str r8, [r7, #8] │ │ │ │ + add lr, r7, #12 │ │ │ │ + stm lr, {r2, r7, r8} │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 9dfec <__cxa_atexit@plt+0x91bb8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffdd8 │ │ │ │ + @ instruction: 0xffffff38 │ │ │ │ + biceq pc, lr, r8, ror #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + ldr r7, [pc, #16] @ 9e014 <__cxa_atexit@plt+0x91be0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r9, r7, #1 │ │ │ │ + ldr r7, [pc, #8] @ 9e018 <__cxa_atexit@plt+0x91be4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ + mvneq fp, r4, asr #29 │ │ │ │ + strheq fp, [r4, #236]! @ 0xec │ │ │ │ + andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - sub r7, r5, #8 │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #20 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9e05c <__cxa_atexit@plt+0x91c28> │ │ │ │ + ldr r3, [pc, #48] @ 9e074 <__cxa_atexit@plt+0x91c40> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + stmib r7, {r3, r8, r9, sl} │ │ │ │ + str r2, [r7, #20] │ │ │ │ + sub r7, r6, #14 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ 9e078 <__cxa_atexit@plt+0x91c44> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #20 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + mvneq ip, r0 │ │ │ │ + biceq pc, lr, r8, lsl lr @ │ │ │ │ + biceq pc, lr, ip, lsr #28 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi 9e0d0 <__cxa_atexit@plt+0x91c9c> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq 9e0c8 <__cxa_atexit@plt+0x91c94> │ │ │ │ + ldr r8, [pc, #40] @ 9e0d8 <__cxa_atexit@plt+0x91ca4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #36] @ 9e0dc <__cxa_atexit@plt+0x91ca8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + mov r5, r9 │ │ │ │ + b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b7ba9b │ │ │ │ + mvneq fp, r4, lsr #25 │ │ │ │ + ldrdeq pc, [lr, #208] @ 0xd0 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 99b7c <__cxa_atexit@plt+0x8d748> │ │ │ │ - str r8, [r5, #-4]! │ │ │ │ - mov r7, fp │ │ │ │ - b 99b90 <__cxa_atexit@plt+0x8d75c> │ │ │ │ - ldr r7, [pc, #8] @ 99b8c <__cxa_atexit@plt+0x8d758> │ │ │ │ + bhi 9e154 <__cxa_atexit@plt+0x91d20> │ │ │ │ + ldr r3, [pc, #96] @ 9e164 <__cxa_atexit@plt+0x91d30> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-12]! │ │ │ │ + stmib r7, {r8, r9} │ │ │ │ + ands r3, r8, #3 │ │ │ │ + beq 9e13c <__cxa_atexit@plt+0x91d08> │ │ │ │ + ldr r7, [pc, #72] @ 9e168 <__cxa_atexit@plt+0x91d34> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + sub r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e14c <__cxa_atexit@plt+0x91d18> │ │ │ │ + b 9e1c0 <__cxa_atexit@plt+0x91d8c> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9e16c <__cxa_atexit@plt+0x91d38> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, r4, lsl r6 @ │ │ │ │ - mov fp, r7 │ │ │ │ - ldr r1, [pc, #228] @ 99c80 <__cxa_atexit@plt+0x8d84c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #224] @ 99c84 <__cxa_atexit@plt+0x8d850> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r3, [r5] │ │ │ │ - str r1, [r5] │ │ │ │ - ands r7, r3, #3 │ │ │ │ - beq 99c40 <__cxa_atexit@plt+0x8d80c> │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 99c4c <__cxa_atexit@plt+0x8d818> │ │ │ │ - ldr r7, [r3, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + biceq pc, lr, r0, ror sp @ │ │ │ │ + biceq pc, lr, r4, asr #26 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #40] @ 9e1b0 <__cxa_atexit@plt+0x91d7c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + and r3, r3, #3 │ │ │ │ + sub r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ - mov r2, r5 │ │ │ │ - str r0, [r2, #-4]! │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 99c60 <__cxa_atexit@plt+0x8d82c> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 99ba4 <__cxa_atexit@plt+0x8d770> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #36 @ 0x24 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 99c6c <__cxa_atexit@plt+0x8d838> │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldr lr, [pc, #144] @ 99c8c <__cxa_atexit@plt+0x8d858> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #140] @ 99c90 <__cxa_atexit@plt+0x8d85c> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #136] @ 99c94 <__cxa_atexit@plt+0x8d860> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - str r2, [r6, #8] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #12]! │ │ │ │ - str r7, [r6, #20] │ │ │ │ - str r8, [r6, #24] │ │ │ │ - str r1, [r6, #28] │ │ │ │ - str r6, [r6, #32] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b 9e1c0 <__cxa_atexit@plt+0x91d8c> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq pc, lr, r0, lsl #26 │ │ │ │ + andeq r0, r0, r3, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + and r7, r7, #3 │ │ │ │ + sub r7, r7, #1 │ │ │ │ + cmp r3, r7 │ │ │ │ + bne 9e230 <__cxa_atexit@plt+0x91dfc> │ │ │ │ + ldr r2, [pc, #160] @ 9e27c <__cxa_atexit@plt+0x91e48> │ │ │ │ + add r2, pc, r2 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #8]! │ │ │ │ + str r2, [r3] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 9e224 <__cxa_atexit@plt+0x91df0> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne 9e244 <__cxa_atexit@plt+0x91e10> │ │ │ │ + ldr r2, [pc, #128] @ 9e280 <__cxa_atexit@plt+0x91e4c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r8, [r5, #12] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq 9e258 <__cxa_atexit@plt+0x91e24> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne 9e264 <__cxa_atexit@plt+0x91e30> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 99c88 <__cxa_atexit@plt+0x8d854> │ │ │ │ + ldr r7, [pc, #84] @ 9e28c <__cxa_atexit@plt+0x91e58> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ + ldr r7, [pc, #68] @ 9e290 <__cxa_atexit@plt+0x91e5c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - mov r6, #36 @ 0x24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r0, lsl #2 │ │ │ │ - andeq r0, r0, ip, ror #3 │ │ │ │ - mvneq r0, r4, lsl r1 │ │ │ │ - @ instruction: 0xfffffe70 │ │ │ │ - @ instruction: 0xfffffe08 │ │ │ │ - @ instruction: 0x01e50190 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #16 │ │ │ │ + b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + ldr r7, [pc, #24] @ 9e284 <__cxa_atexit@plt+0x91e50> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #16 │ │ │ │ + ldr r0, [pc, #16] @ 9e288 <__cxa_atexit@plt+0x91e54> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #1 │ │ │ │ + andeq r0, r0, ip, lsr #2 │ │ │ │ + biceq pc, lr, r0, asr ip @ │ │ │ │ + biceq pc, lr, r4, asr #24 │ │ │ │ + ldrdeq fp, [r4, #184]! @ 0xb8 │ │ │ │ + mvneq fp, r8, lsl #23 │ │ │ │ + biceq pc, lr, r0, lsr #24 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 99d3c <__cxa_atexit@plt+0x8d908> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #184] @ 99d78 <__cxa_atexit@plt+0x8d944> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r2, r5 │ │ │ │ - str r1, [r2, #-4]! │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 99d50 <__cxa_atexit@plt+0x8d91c> │ │ │ │ + bne 9e2dc <__cxa_atexit@plt+0x91ea8> │ │ │ │ + ldr r3, [pc, #96] @ 9e314 <__cxa_atexit@plt+0x91ee0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r3, r8} │ │ │ │ + and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 99d5c <__cxa_atexit@plt+0x8d928> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #36 @ 0x24 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 99d64 <__cxa_atexit@plt+0x8d930> │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldr lr, [pc, #136] @ 99d80 <__cxa_atexit@plt+0x8d94c> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #132] @ 99d84 <__cxa_atexit@plt+0x8d950> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #128] @ 99d88 <__cxa_atexit@plt+0x8d954> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - str r2, [r6, #8] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #12]! │ │ │ │ - str r7, [r6, #20] │ │ │ │ - str r8, [r6, #24] │ │ │ │ - str r1, [r6, #28] │ │ │ │ - str r6, [r6, #32] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + beq 9e2f0 <__cxa_atexit@plt+0x91ebc> │ │ │ │ + cmp r3, #0 │ │ │ │ + bne 9e2fc <__cxa_atexit@plt+0x91ec8> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 99d7c <__cxa_atexit@plt+0x8d948> │ │ │ │ + ldr r7, [pc, #60] @ 9e320 <__cxa_atexit@plt+0x91eec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + ldr r7, [pc, #20] @ 9e318 <__cxa_atexit@plt+0x91ee4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #8 │ │ │ │ + ldr r0, [pc, #12] @ 9e31c <__cxa_atexit@plt+0x91ee8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - mov r7, fp │ │ │ │ - b 99b90 <__cxa_atexit@plt+0x8d75c> │ │ │ │ - mov r6, #36 @ 0x24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r0, r4, lsr #32 │ │ │ │ - @ instruction: 0xfffffd74 │ │ │ │ - @ instruction: 0xfffffd0c │ │ │ │ - @ instruction: 0x01e50094 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + strheq pc, [lr, #184] @ 0xb8 @ │ │ │ │ + biceq pc, lr, ip, lsr #23 │ │ │ │ + strdeq fp, [r4, #160]! @ 0xa0 │ │ │ │ + @ instruction: 0x01cefb90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r2, [r3, #4]! │ │ │ │ - and r1, r7, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 99e04 <__cxa_atexit@plt+0x8d9d0> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #36 @ 0x24 │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 99e10 <__cxa_atexit@plt+0x8d9dc> │ │ │ │ - ldr lr, [pc, #96] @ 99e20 <__cxa_atexit@plt+0x8d9ec> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r1, [pc, #92] @ 99e24 <__cxa_atexit@plt+0x8d9f0> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #88] @ 99e28 <__cxa_atexit@plt+0x8d9f4> │ │ │ │ - ldr r8, [pc, r8] │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - str r2, [r6, #8] │ │ │ │ - mov r1, r6 │ │ │ │ - str lr, [r1, #12]! │ │ │ │ - str r7, [r6, #20] │ │ │ │ - str r8, [r6, #24] │ │ │ │ - str r1, [r6, #28] │ │ │ │ - str r6, [r6, #32] │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9e34c <__cxa_atexit@plt+0x91f18> │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + ldr r7, [pc, #16] @ 9e364 <__cxa_atexit@plt+0x91f30> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #8 │ │ │ │ + ldr r0, [pc, #8] @ 9e368 <__cxa_atexit@plt+0x91f34> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, fp │ │ │ │ - b 99b90 <__cxa_atexit@plt+0x8d75c> │ │ │ │ - mov r6, #36 @ 0x24 │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffcac │ │ │ │ - @ instruction: 0xfffffc44 │ │ │ │ - mvneq pc, ip, asr #31 │ │ │ │ + biceq pc, lr, r8, ror #22 │ │ │ │ + biceq pc, lr, ip, asr fp @ │ │ │ │ + biceq pc, lr, r4, asr #22 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ - sub r7, r5, #8 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 99e54 <__cxa_atexit@plt+0x8da20> │ │ │ │ - stmdb r5, {r8, r9} │ │ │ │ + bhi 9e3e0 <__cxa_atexit@plt+0x91fac> │ │ │ │ + ldr r3, [pc, #96] @ 9e3f0 <__cxa_atexit@plt+0x91fbc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-12]! │ │ │ │ + stmib r7, {r8, r9} │ │ │ │ + ands r3, r8, #3 │ │ │ │ + beq 9e3c8 <__cxa_atexit@plt+0x91f94> │ │ │ │ + ldr r7, [pc, #72] @ 9e3f4 <__cxa_atexit@plt+0x91fc0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-16]! │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + sub r3, r3, #1 │ │ │ │ + str r3, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e3d8 <__cxa_atexit@plt+0x91fa4> │ │ │ │ + b 9e44c <__cxa_atexit@plt+0x92018> │ │ │ │ + ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ - mov r7, fp │ │ │ │ - b 99e68 <__cxa_atexit@plt+0x8da34> │ │ │ │ - ldr r7, [pc, #8] @ 99e64 <__cxa_atexit@plt+0x8da30> │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9e3f8 <__cxa_atexit@plt+0x91fc4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, r4, ror #6 │ │ │ │ - mov fp, r7 │ │ │ │ - ldr r3, [pc, #76] @ 99ec0 <__cxa_atexit@plt+0x8da8c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r5] │ │ │ │ - and r2, r7, #3 │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + biceq pc, lr, ip, ror #21 │ │ │ │ + strheq pc, [lr, #168] @ 0xa8 @ │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #40] @ 9e43c <__cxa_atexit@plt+0x92008> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + and r3, r3, #3 │ │ │ │ + sub r3, r3, #1 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e434 <__cxa_atexit@plt+0x92000> │ │ │ │ + b 9e44c <__cxa_atexit@plt+0x92018> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr r0 │ │ │ │ + biceq pc, lr, r4, ror sl @ │ │ │ │ + andeq r0, r0, r3, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + and r7, r7, #3 │ │ │ │ + sub r7, r7, #1 │ │ │ │ + cmp r3, r7 │ │ │ │ + bne 9e4ac <__cxa_atexit@plt+0x92078> │ │ │ │ + ldr r2, [pc, #120] @ 9e4e0 <__cxa_atexit@plt+0x920ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #8]! │ │ │ │ + str r2, [r3] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq 9e4c0 <__cxa_atexit@plt+0x9208c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 99ea4 <__cxa_atexit@plt+0x8da70> │ │ │ │ + bne 9e4cc <__cxa_atexit@plt+0x92098> │ │ │ │ + ldr r2, [pc, #88] @ 9e4e4 <__cxa_atexit@plt+0x920b0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #2] │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + str r1, [r5, #12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e4c0 <__cxa_atexit@plt+0x9208c> │ │ │ │ + mov r5, r3 │ │ │ │ + b 9e55c <__cxa_atexit@plt+0x92128> │ │ │ │ + ldr r7, [pc, #52] @ 9e4e8 <__cxa_atexit@plt+0x920b4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ 9e4ec <__cxa_atexit@plt+0x920b8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + andeq r0, r0, ip, asr #1 │ │ │ │ + mvneq fp, r0, lsr #18 │ │ │ │ + mvneq fp, ip, lsr r9 │ │ │ │ + biceq pc, lr, r4, asr #19 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9e52c <__cxa_atexit@plt+0x920f8> │ │ │ │ + ldr r3, [pc, #56] @ 9e548 <__cxa_atexit@plt+0x92114> │ │ │ │ + add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 99eb8 <__cxa_atexit@plt+0x8da84> │ │ │ │ - str r7, [r5] │ │ │ │ - b 99e74 <__cxa_atexit@plt+0x8da40> │ │ │ │ - ldr r7, [r5, #4] │ │ │ │ - bic r7, r7, #3 │ │ │ │ + beq 9e540 <__cxa_atexit@plt+0x9210c> │ │ │ │ + b 9e55c <__cxa_atexit@plt+0x92128> │ │ │ │ + ldr r7, [pc, #24] @ 9e54c <__cxa_atexit@plt+0x92118> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + ldrdeq fp, [r4, #140]! @ 0x8c │ │ │ │ + biceq pc, lr, r4, ror #18 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9e5bc <__cxa_atexit@plt+0x92188> │ │ │ │ + ldr r2, [pc, #136] @ 9e5f8 <__cxa_atexit@plt+0x921c4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + stm r5, {r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq 9e5d4 <__cxa_atexit@plt+0x921a0> │ │ │ │ + ldr r2, [pc, #112] @ 9e5fc <__cxa_atexit@plt+0x921c8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r3, #3] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e5e0 <__cxa_atexit@plt+0x921ac> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r7 │ │ │ │ + bne 9e5e8 <__cxa_atexit@plt+0x921b4> │ │ │ │ + ldr r7, [pc, #76] @ 9e600 <__cxa_atexit@plt+0x921cc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #64] @ 9e604 <__cxa_atexit@plt+0x921d0> │ │ │ │ + add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ + ldr r0, [pc, #56] @ 9e608 <__cxa_atexit@plt+0x921d4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, asr r0 │ │ │ │ + ldr r7, [pc, #28] @ 9e60c <__cxa_atexit@plt+0x921d8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + strdeq r0, [r0], -r0 @ │ │ │ │ + mvneq fp, ip, asr r8 │ │ │ │ + strdeq pc, [lr, #136] @ 0x88 │ │ │ │ + biceq pc, lr, ip, ror #17 │ │ │ │ + mvneq fp, r4, ror #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - mov r7, fp │ │ │ │ - b 99e68 <__cxa_atexit@plt+0x8da34> │ │ │ │ - biceq r4, pc, r4, ror #5 │ │ │ │ + ldr r2, [pc, #76] @ 9e66c <__cxa_atexit@plt+0x92238> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e654 <__cxa_atexit@plt+0x92220> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r7 │ │ │ │ + bne 9e65c <__cxa_atexit@plt+0x92228> │ │ │ │ + ldr r7, [pc, #36] @ 9e670 <__cxa_atexit@plt+0x9223c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9e674 <__cxa_atexit@plt+0x92240> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + mvneq fp, r4, asr #15 │ │ │ │ + mvneq fp, r0, ror r7 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #36] @ 9e6ac <__cxa_atexit@plt+0x92278> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r7, [pc, #20] @ 9e6b0 <__cxa_atexit@plt+0x9227c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + cmp r1, r2 │ │ │ │ + addeq r7, r3, #1 │ │ │ │ + bx r0 │ │ │ │ + mvneq fp, r8, lsl #15 │ │ │ │ + mvneq fp, r8, lsr r7 │ │ │ │ + biceq pc, lr, r4, lsl #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ + sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 99f18 <__cxa_atexit@plt+0x8dae4> │ │ │ │ - ldr r2, [pc, #60] @ 99f34 <__cxa_atexit@plt+0x8db00> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmdb r5, {r2, r7} │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - sub r7, r5, #16 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 99f20 <__cxa_atexit@plt+0x8daec> │ │ │ │ - str r8, [r5, #-12]! │ │ │ │ - mov r7, fp │ │ │ │ - b 9a184 <__cxa_atexit@plt+0x8dd50> │ │ │ │ + bhi 9e700 <__cxa_atexit@plt+0x922cc> │ │ │ │ + ldr r2, [pc, #52] @ 9e708 <__cxa_atexit@plt+0x922d4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #44] @ 9e70c <__cxa_atexit@plt+0x922d8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + ldr r5, [pc, #28] @ 9e710 <__cxa_atexit@plt+0x922dc> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 99f38 <__cxa_atexit@plt+0x8db04> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - mov r5, r3 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + mvneq fp, ip, lsl #13 │ │ │ │ + mvneq fp, ip, lsl #19 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9e748 <__cxa_atexit@plt+0x92314> │ │ │ │ + ldr r2, [pc, #28] @ 9e754 <__cxa_atexit@plt+0x92320> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, ror lr @ │ │ │ │ - @ instruction: 0x01cf429c │ │ │ │ - strdeq r4, [pc] @ 99f44 <__cxa_atexit@plt+0x8db10> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + mvneq fp, r4, ror #12 │ │ │ │ + biceq pc, lr, r0, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 99fc0 <__cxa_atexit@plt+0x8db8c> │ │ │ │ - ldr r2, [pc, #108] @ 99fcc <__cxa_atexit@plt+0x8db98> │ │ │ │ + bhi 9e7dc <__cxa_atexit@plt+0x923a8> │ │ │ │ + ldr r2, [pc, #108] @ 9e7e8 <__cxa_atexit@plt+0x923b4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #100] @ 99fd0 <__cxa_atexit@plt+0x8db9c> │ │ │ │ + ldr r1, [pc, #100] @ 9e7ec <__cxa_atexit@plt+0x923b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 99fa0 <__cxa_atexit@plt+0x8db6c> │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 99fa8 <__cxa_atexit@plt+0x8db74> │ │ │ │ - ldr r3, [pc, #68] @ 99fd4 <__cxa_atexit@plt+0x8dba0> │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e7d4 <__cxa_atexit@plt+0x923a0> │ │ │ │ + ldr r3, [pc, #76] @ 9e7f0 <__cxa_atexit@plt+0x923bc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - ldr r9, [r7, #6] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e7d4 <__cxa_atexit@plt+0x923a0> │ │ │ │ + ldr r3, [pc, #56] @ 9e7f4 <__cxa_atexit@plt+0x923c0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #48] @ 9e7f8 <__cxa_atexit@plt+0x923c4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 99fd8 <__cxa_atexit@plt+0x8dba4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - sub r5, r3, #8 │ │ │ │ - ldr r0, [pc, #32] @ 99fdc <__cxa_atexit@plt+0x8dba8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ - bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - mvneq pc, r8, lsl #28 │ │ │ │ - andeq r0, r0, r8, lsr #1 │ │ │ │ - biceq r4, pc, r4, lsl #1 │ │ │ │ - biceq r4, pc, r8, ror r0 @ │ │ │ │ - biceq r4, pc, ip, asr #32 │ │ │ │ + mvneq fp, r4, ror #11 │ │ │ │ + strheq r0, [r0], -r8 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + strheq fp, [r4, #136]! @ 0x88 │ │ │ │ + strheq pc, [lr, #156] @ 0x9c @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9a010 <__cxa_atexit@plt+0x8dbdc> │ │ │ │ - ldr r3, [pc, #48] @ 9a030 <__cxa_atexit@plt+0x8dbfc> │ │ │ │ + ldr r3, [pc, #56] @ 9e848 <__cxa_atexit@plt+0x92414> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #2] │ │ │ │ - ldr r9, [r7, #6] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #16] @ 9a028 <__cxa_atexit@plt+0x8dbf4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 9a02c <__cxa_atexit@plt+0x8dbf8> │ │ │ │ - ldr r0, [pc, r0] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e840 <__cxa_atexit@plt+0x9240c> │ │ │ │ + ldr r3, [pc, #36] @ 9e84c <__cxa_atexit@plt+0x92418> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #28] @ 9e850 <__cxa_atexit@plt+0x9241c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r4, pc, ip, lsl r0 @ │ │ │ │ - biceq r4, pc, r0, lsl r0 @ │ │ │ │ - andeq r0, r0, r8, lsr r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + mvneq fp, ip, asr #16 │ │ │ │ + biceq pc, lr, r4, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9a054 <__cxa_atexit@plt+0x8dc20> │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #24] @ 9e880 <__cxa_atexit@plt+0x9244c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #16] @ 9e884 <__cxa_atexit@plt+0x92450> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ - add r5, r5, #4 │ │ │ │ mov r9, r7 │ │ │ │ - b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - @ instruction: 0x01e50090 │ │ │ │ + b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + mvneq fp, ip, lsl #16 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9e8bc <__cxa_atexit@plt+0x92488> │ │ │ │ + ldr r2, [pc, #40] @ 9e8d4 <__cxa_atexit@plt+0x924a0> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7, r8} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ 9e8d8 <__cxa_atexit@plt+0x924a4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ + strdeq fp, [r4, #64]! @ 0x40 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + biceq pc, lr, r8, ror #17 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9e934 <__cxa_atexit@plt+0x92500> │ │ │ │ + ldr r2, [pc, #64] @ 9e93c <__cxa_atexit@plt+0x92508> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #56] @ 9e940 <__cxa_atexit@plt+0x9250c> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e928 <__cxa_atexit@plt+0x924f4> │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + sub r5, r5, #8 │ │ │ │ + b 9eac0 <__cxa_atexit@plt+0x9268c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr r0 │ │ │ │ + mvneq fp, r4, ror #8 │ │ │ │ + biceq pc, lr, r0, lsl #17 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r8, [r7, #7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 9eac0 <__cxa_atexit@plt+0x9268c> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9a0b8 <__cxa_atexit@plt+0x8dc84> │ │ │ │ - ldr r2, [pc, #76] @ 9a0c4 <__cxa_atexit@plt+0x8dc90> │ │ │ │ + bhi 9e9d4 <__cxa_atexit@plt+0x925a0> │ │ │ │ + ldr r2, [pc, #100] @ 9e9e0 <__cxa_atexit@plt+0x925ac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ 9a0c8 <__cxa_atexit@plt+0x8dc94> │ │ │ │ + ldr r1, [pc, #92] @ 9e9e4 <__cxa_atexit@plt+0x925b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9a0b0 <__cxa_atexit@plt+0x8dc7c> │ │ │ │ - ldr r3, [pc, #44] @ 9a0cc <__cxa_atexit@plt+0x8dc98> │ │ │ │ + beq 9e9cc <__cxa_atexit@plt+0x92598> │ │ │ │ + ldr r3, [pc, #68] @ 9e9e8 <__cxa_atexit@plt+0x925b4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9e9cc <__cxa_atexit@plt+0x92598> │ │ │ │ + ldr r3, [pc, #48] @ 9e9ec <__cxa_atexit@plt+0x925b8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, ip, asr r0 │ │ │ │ - strdeq pc, [r4, #192]! @ 0xc0 │ │ │ │ - andeq r0, r0, r8, asr r0 │ │ │ │ + andeq r0, r0, r8, ror r0 │ │ │ │ + mvneq fp, r4, ror #7 │ │ │ │ + muleq r0, r8, r0 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #48] @ 9ea30 <__cxa_atexit@plt+0x925fc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9ea28 <__cxa_atexit@plt+0x925f4> │ │ │ │ + ldr r3, [pc, #28] @ 9ea34 <__cxa_atexit@plt+0x92600> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9a0f0 <__cxa_atexit@plt+0x8dcbc> │ │ │ │ + ldr r3, [pc, #16] @ 9ea58 <__cxa_atexit@plt+0x92624> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9a128 <__cxa_atexit@plt+0x8dcf4> │ │ │ │ - ldr r2, [pc, #40] @ 9a140 <__cxa_atexit@plt+0x8dd0c> │ │ │ │ + bcc 9ea90 <__cxa_atexit@plt+0x9265c> │ │ │ │ + ldr r2, [pc, #40] @ 9eaa8 <__cxa_atexit@plt+0x92674> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 9a144 <__cxa_atexit@plt+0x8dd10> │ │ │ │ + ldr r3, [pc, #20] @ 9eaac <__cxa_atexit@plt+0x92678> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - strheq pc, [r4, #192]! @ 0xc0 @ │ │ │ │ + mvneq fp, r0, asr #6 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - biceq r3, pc, r0, ror #29 │ │ │ │ + biceq pc, lr, r4, lsl #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - sub r7, r5, #8 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 9a170 <__cxa_atexit@plt+0x8dd3c> │ │ │ │ - str r8, [r5, #-4]! │ │ │ │ - mov r7, fp │ │ │ │ - b 9a184 <__cxa_atexit@plt+0x8dd50> │ │ │ │ - ldr r7, [pc, #8] @ 9a180 <__cxa_atexit@plt+0x8dd4c> │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9ebb4 <__cxa_atexit@plt+0x92780> │ │ │ │ + ldr r7, [pc, #264] @ 9ebdc <__cxa_atexit@plt+0x927a8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - biceq r4, pc, ip, asr #32 │ │ │ │ - mov fp, r7 │ │ │ │ - ldr r1, [pc, #268] @ 9a29c <__cxa_atexit@plt+0x8de68> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #264] @ 9a2a0 <__cxa_atexit@plt+0x8de6c> │ │ │ │ - add r0, pc, r0 │ │ │ │ - ldr r3, [r5] │ │ │ │ - str r1, [r5] │ │ │ │ - ands r7, r3, #3 │ │ │ │ - beq 9a25c <__cxa_atexit@plt+0x8de28> │ │ │ │ + str r7, [r3] │ │ │ │ + ands r7, r8, #3 │ │ │ │ + beq 9eb90 <__cxa_atexit@plt+0x9275c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9a268 <__cxa_atexit@plt+0x8de34> │ │ │ │ - ldr r7, [r3, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - str r3, [r5] │ │ │ │ - mov r2, r5 │ │ │ │ - str r0, [r2, #-4]! │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 9a27c <__cxa_atexit@plt+0x8de48> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9a198 <__cxa_atexit@plt+0x8dd64> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #60 @ 0x3c │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 9a288 <__cxa_atexit@plt+0x8de54> │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldr r1, [pc, #184] @ 9a2a8 <__cxa_atexit@plt+0x8de74> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #180] @ 9a2ac <__cxa_atexit@plt+0x8de78> │ │ │ │ + bne 9eba0 <__cxa_atexit@plt+0x9276c> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r9, r6, #84 @ 0x54 │ │ │ │ + cmp r7, r9 │ │ │ │ + bcc 9ebc4 <__cxa_atexit@plt+0x92790> │ │ │ │ + ldr r7, [pc, #232] @ 9ebe8 <__cxa_atexit@plt+0x927b4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #228] @ 9ebec <__cxa_atexit@plt+0x927b8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr ip, [pc, #224] @ 9ebf0 <__cxa_atexit@plt+0x927bc> │ │ │ │ + add ip, pc, ip │ │ │ │ + ldr lr, [pc, #220] @ 9ebf4 <__cxa_atexit@plt+0x927c0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #176] @ 9a2b0 <__cxa_atexit@plt+0x8de7c> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr ip, [r5, #4]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - sub r1, r3, #19 │ │ │ │ - ldr r9, [pc, #156] @ 9a2b4 <__cxa_atexit@plt+0x8de80> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #152] @ 9a2b8 <__cxa_atexit@plt+0x8de84> │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + sub r7, r9, #19 │ │ │ │ + ldr sl, [pc, #208] @ 9ebf8 <__cxa_atexit@plt+0x927c4> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ - str r7, [r6, #20] │ │ │ │ - str r2, [r6, #8] │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r8, [r6, #8] │ │ │ │ + mov r1, r6 │ │ │ │ + str r3, [r1, #24]! │ │ │ │ + mov r3, r6 │ │ │ │ + str ip, [r3, #36]! @ 0x24 │ │ │ │ + ldr r8, [pc, #180] @ 9ebfc <__cxa_atexit@plt+0x927c8> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + mov ip, r6 │ │ │ │ + str r8, [ip, #48]! @ 0x30 │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #12]! │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #24]! │ │ │ │ - str r7, [r6, #32] │ │ │ │ - str sl, [r6, #36] @ 0x24 │ │ │ │ - add lr, r6, #40 @ 0x28 │ │ │ │ - stm lr, {r0, r2, r9} │ │ │ │ - str r1, [r6, #52] @ 0x34 │ │ │ │ - str r6, [r6, #56] @ 0x38 │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx ip │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ + str r2, [r6, #44] @ 0x2c │ │ │ │ + str r2, [r6, #32] │ │ │ │ + add lr, r6, #56 @ 0x38 │ │ │ │ + stm lr, {r6, sl, ip} │ │ │ │ + str r3, [r6, #68] @ 0x44 │ │ │ │ + ldr r3, [pc, #140] @ 9ec00 <__cxa_atexit@plt+0x927cc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r6, #72] @ 0x48 │ │ │ │ + str r7, [r6, #76] @ 0x4c │ │ │ │ + str r1, [r6, #80] @ 0x50 │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r9, #6 │ │ │ │ + mov r6, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 9a2a4 <__cxa_atexit@plt+0x8de70> │ │ │ │ + ldr r7, [pc, #60] @ 9ebe4 <__cxa_atexit@plt+0x927b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ + ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ + ldr r7, [pc, #36] @ 9ebe0 <__cxa_atexit@plt+0x927ac> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mov r6, #60 @ 0x3c │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ + mov r7, #84 @ 0x54 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r9 │ │ │ │ + mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r4, lsr r1 │ │ │ │ - andeq r0, r0, r4, asr r2 │ │ │ │ - strdeq pc, [r4, #168]! @ 0xa8 │ │ │ │ - @ instruction: 0xfffffcf0 │ │ │ │ - @ instruction: 0xfffffd4c │ │ │ │ - @ instruction: 0xfffffe5c │ │ │ │ - mvneq pc, r4, lsl #23 │ │ │ │ - mvneq pc, r4, lsl #23 │ │ │ │ - biceq r3, pc, r0, lsl #30 │ │ │ │ + andeq r0, r0, r8, lsr r1 │ │ │ │ + biceq pc, lr, r0, lsl r6 @ │ │ │ │ + strheq fp, [r4, #24]! │ │ │ │ + @ instruction: 0xfffffbbc │ │ │ │ + @ instruction: 0xfffffddc │ │ │ │ + @ instruction: 0xfffffe50 │ │ │ │ + @ instruction: 0xfffffc48 │ │ │ │ + mvneq fp, r4, ror r2 │ │ │ │ + mvneq fp, r4, ror #7 │ │ │ │ + mvneq fp, r0, lsr #4 │ │ │ │ + biceq pc, lr, r0, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9a38c <__cxa_atexit@plt+0x8df58> │ │ │ │ - mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #224] @ 9a3c8 <__cxa_atexit@plt+0x8df94> │ │ │ │ - add r1, pc, r1 │ │ │ │ - str r3, [r5] │ │ │ │ - mov r2, r5 │ │ │ │ - str r1, [r2, #-4]! │ │ │ │ - ands r3, r7, #3 │ │ │ │ - beq 9a3a0 <__cxa_atexit@plt+0x8df6c> │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9a3ac <__cxa_atexit@plt+0x8df78> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #60 @ 0x3c │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 9a3b4 <__cxa_atexit@plt+0x8df80> │ │ │ │ - ldr r2, [r5] │ │ │ │ - ldr r1, [pc, #176] @ 9a3d0 <__cxa_atexit@plt+0x8df9c> │ │ │ │ + bne 9ecc8 <__cxa_atexit@plt+0x92894> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r9, r6, #84 @ 0x54 │ │ │ │ + cmp r2, r9 │ │ │ │ + bcc 9ecdc <__cxa_atexit@plt+0x928a8> │ │ │ │ + ldr r2, [pc, #188] @ 9ecf0 <__cxa_atexit@plt+0x928bc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #184] @ 9ecf4 <__cxa_atexit@plt+0x928c0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #172] @ 9a3d4 <__cxa_atexit@plt+0x8dfa0> │ │ │ │ + ldr lr, [pc, #180] @ 9ecf8 <__cxa_atexit@plt+0x928c4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #168] @ 9a3d8 <__cxa_atexit@plt+0x8dfa4> │ │ │ │ + ldr r8, [pc, #176] @ 9ecfc <__cxa_atexit@plt+0x928c8> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - sub r1, r3, #19 │ │ │ │ - ldr r9, [pc, #148] @ 9a3dc <__cxa_atexit@plt+0x8dfa8> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #144] @ 9a3e0 <__cxa_atexit@plt+0x8dfac> │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + sub r2, r9, #19 │ │ │ │ + ldr sl, [pc, #160] @ 9ed00 <__cxa_atexit@plt+0x928cc> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ - str r7, [r6, #20] │ │ │ │ - str r2, [r6, #8] │ │ │ │ - mov r2, r6 │ │ │ │ - str lr, [r2, #12]! │ │ │ │ + str r7, [r6, #8] │ │ │ │ + mov r7, r6 │ │ │ │ + str r1, [r7, #24]! │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #36]! @ 0x24 │ │ │ │ + ldr lr, [pc, #136] @ 9ed04 <__cxa_atexit@plt+0x928d0> │ │ │ │ + ldr lr, [pc, lr] │ │ │ │ mov r0, r6 │ │ │ │ - str r8, [r0, #24]! │ │ │ │ - str r7, [r6, #32] │ │ │ │ - str sl, [r6, #36] @ 0x24 │ │ │ │ - add lr, r6, #40 @ 0x28 │ │ │ │ - stm lr, {r0, r2, r9} │ │ │ │ - str r1, [r6, #52] @ 0x34 │ │ │ │ + str lr, [r0, #48]! @ 0x30 │ │ │ │ + mov r3, r6 │ │ │ │ + str r8, [r3, #12]! │ │ │ │ + str r3, [r6, #44] @ 0x2c │ │ │ │ + str r3, [r6, #32] │ │ │ │ str r6, [r6, #56] @ 0x38 │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ + str sl, [r6, #60] @ 0x3c │ │ │ │ + str r0, [r6, #64] @ 0x40 │ │ │ │ + str r1, [r6, #68] @ 0x44 │ │ │ │ + ldr r3, [pc, #92] @ 9ed08 <__cxa_atexit@plt+0x928d4> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r6, #72] @ 0x48 │ │ │ │ + str r2, [r6, #76] @ 0x4c │ │ │ │ + str r7, [r6, #80] @ 0x50 │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r9, #6 │ │ │ │ + mov r6, r9 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #56] @ 9a3cc <__cxa_atexit@plt+0x8df98> │ │ │ │ + ldr r7, [pc, #28] @ 9ecec <__cxa_atexit@plt+0x928b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ - mov r5, r2 │ │ │ │ - bx r0 │ │ │ │ - mov r7, fp │ │ │ │ - b 9a184 <__cxa_atexit@plt+0x8dd50> │ │ │ │ - mov r6, #60 @ 0x3c │ │ │ │ + mov r6, #84 @ 0x54 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r5, r2 │ │ │ │ - mov r6, r3 │ │ │ │ + mov r6, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - andeq r0, r0, r4, lsl #2 │ │ │ │ - ldrdeq pc, [r4, #148]! @ 0x94 │ │ │ │ - @ instruction: 0xfffffbc0 │ │ │ │ - @ instruction: 0xfffffc1c │ │ │ │ - @ instruction: 0xfffffd2c │ │ │ │ - mvneq pc, r4, asr sl @ │ │ │ │ - mvneq pc, r4, asr sl @ │ │ │ │ - ldrdeq r3, [pc, #216] @ 9a4c4 <__cxa_atexit@plt+0x8e090> │ │ │ │ + @ instruction: 0x01e4b090 │ │ │ │ + @ instruction: 0xfffffa88 │ │ │ │ + @ instruction: 0xfffffca8 │ │ │ │ + @ instruction: 0xfffffd1c │ │ │ │ + @ instruction: 0xfffffb14 │ │ │ │ + mvneq fp, ip, lsr r1 │ │ │ │ + strheq fp, [r4, #32]! │ │ │ │ + mvneq fp, r8, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r2, [r3, #4]! │ │ │ │ - and r1, r7, #3 │ │ │ │ - cmp r1, #2 │ │ │ │ - bne 9a488 <__cxa_atexit@plt+0x8e054> │ │ │ │ - ldr r1, [r4, #804] @ 0x324 │ │ │ │ - add r3, r6, #60 @ 0x3c │ │ │ │ - cmp r1, r3 │ │ │ │ - bcc 9a494 <__cxa_atexit@plt+0x8e060> │ │ │ │ - ldr r1, [pc, #136] @ 9a4a4 <__cxa_atexit@plt+0x8e070> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ 9a4a8 <__cxa_atexit@plt+0x8e074> │ │ │ │ - add lr, pc, lr │ │ │ │ - ldr r8, [pc, #128] @ 9a4ac <__cxa_atexit@plt+0x8e078> │ │ │ │ - add r8, pc, r8 │ │ │ │ - ldr ip, [r5, #8]! │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - str r1, [r6, #4]! │ │ │ │ - sub r1, r3, #19 │ │ │ │ - ldr r9, [pc, #108] @ 9a4b0 <__cxa_atexit@plt+0x8e07c> │ │ │ │ - ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #104] @ 9a4b4 <__cxa_atexit@plt+0x8e080> │ │ │ │ - ldr sl, [pc, sl] │ │ │ │ - str r7, [r6, #20] │ │ │ │ - str r2, [r6, #8] │ │ │ │ - mov r2, r6 │ │ │ │ - str lr, [r2, #12]! │ │ │ │ - mov r0, r6 │ │ │ │ - str r8, [r0, #24]! │ │ │ │ - str r7, [r6, #32] │ │ │ │ - str sl, [r6, #36] @ 0x24 │ │ │ │ - add lr, r6, #40 @ 0x28 │ │ │ │ - stm lr, {r0, r2, r9} │ │ │ │ - str r1, [r6, #52] @ 0x34 │ │ │ │ - str r6, [r6, #56] @ 0x38 │ │ │ │ - sub r7, r3, #6 │ │ │ │ - mov r6, r3 │ │ │ │ - bx ip │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, fp │ │ │ │ - b 9a184 <__cxa_atexit@plt+0x8dd50> │ │ │ │ - mov r6, #60 @ 0x3c │ │ │ │ - str r6, [r4, #828] @ 0x33c │ │ │ │ - mov r6, r3 │ │ │ │ - b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0xfffffac4 │ │ │ │ - @ instruction: 0xfffffb20 │ │ │ │ - @ instruction: 0xfffffc30 │ │ │ │ - mvneq pc, r8, asr r9 @ │ │ │ │ - mvneq pc, r8, asr r9 @ │ │ │ │ - biceq r3, pc, r8, lsl #26 │ │ │ │ - andeq r0, r2, lr │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr │ │ │ │ - sub r7, r5, #12 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 9a52c <__cxa_atexit@plt+0x8e0f8> │ │ │ │ - stmdb r5, {r8, r9} │ │ │ │ - and r7, r8, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 9a518 <__cxa_atexit@plt+0x8e0e4> │ │ │ │ - ldr r3, [pc, #80] @ 9a53c <__cxa_atexit@plt+0x8e108> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r7, [r8, #2] │ │ │ │ - ldr r2, [r8, #6] │ │ │ │ - str r3, [r5, #-12]! │ │ │ │ - str r2, [r5, #4] │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9a524 <__cxa_atexit@plt+0x8e0f0> │ │ │ │ - ldr r3, [pc, #52] @ 9a540 <__cxa_atexit@plt+0x8e10c> │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9ed88 <__cxa_atexit@plt+0x92954> │ │ │ │ + ldr r2, [pc, #128] @ 9eda8 <__cxa_atexit@plt+0x92974> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + sub r2, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9ed90 <__cxa_atexit@plt+0x9295c> │ │ │ │ + ldr r3, [pc, #104] @ 9edac <__cxa_atexit@plt+0x92978> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - ldr r0, [r5] │ │ │ │ + str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + ldr r3, [pc, #96] @ 9edb0 <__cxa_atexit@plt+0x9297c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r2, r3, #1 │ │ │ │ + str r7, [r5, #8] │ │ │ │ + str r2, [r5, #12] │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r1, [r5, #12] │ │ │ │ + str r7, [r5, #4] │ │ │ │ + tst r2, #3 │ │ │ │ + beq 9ed7c <__cxa_atexit@plt+0x92948> │ │ │ │ + mov r7, r2 │ │ │ │ + b 9f194 <__cxa_atexit@plt+0x92d60> │ │ │ │ + ldr r0, [r3, #1]! │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9a544 <__cxa_atexit@plt+0x8e110> │ │ │ │ - add r7, pc, r7 │ │ │ │ + ldr r5, [pc, #28] @ 9edb4 <__cxa_atexit@plt+0x92980> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - bx r0 │ │ │ │ - andeq r0, r0, r4, rrx │ │ │ │ - andeq r0, r0, r8, rrx │ │ │ │ - biceq r3, pc, r4, lsr #25 │ │ │ │ - biceq r3, pc, ip, ror ip @ │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 9a568 <__cxa_atexit@plt+0x8e134> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq r3, pc, r8, asr ip @ │ │ │ │ - andeq r0, r0, r2, asr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - and r7, r7, #3 │ │ │ │ - cmp r7, #2 │ │ │ │ - bne 9a5ec <__cxa_atexit@plt+0x8e1b8> │ │ │ │ - mov r3, r5 │ │ │ │ - ldr r7, [r3, #4]! │ │ │ │ - ldr r2, [pc, #124] @ 9a610 <__cxa_atexit@plt+0x8e1dc> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r1, [r3, #4] │ │ │ │ - add r1, r1, #1 │ │ │ │ - str r2, [r3] │ │ │ │ - str r1, [r3, #4] │ │ │ │ - ands r2, r7, #3 │ │ │ │ - beq 9a5f8 <__cxa_atexit@plt+0x8e1c4> │ │ │ │ - str r7, [r3] │ │ │ │ - cmp r2, #2 │ │ │ │ - bne 9a5ec <__cxa_atexit@plt+0x8e1b8> │ │ │ │ - ldr r2, [pc, #84] @ 9a614 <__cxa_atexit@plt+0x8e1e0> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r3, [r7, #2] │ │ │ │ - ldr r7, [r7, #6] │ │ │ │ - stm r5, {r2, r7} │ │ │ │ - tst r3, #3 │ │ │ │ - beq 9a604 <__cxa_atexit@plt+0x8e1d0> │ │ │ │ - ldr r7, [pc, #60] @ 9a618 <__cxa_atexit@plt+0x8e1e4> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r8, [r3, #3] │ │ │ │ - str r7, [r5] │ │ │ │ - mov r7, r3 │ │ │ │ - b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r0, [r5, #12]! │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ - bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r3] │ │ │ │ - mov r7, r3 │ │ │ │ - bx r0 │ │ │ │ - muleq r0, r0, r0 │ │ │ │ - @ instruction: 0xffffff90 │ │ │ │ - @ instruction: 0xffffff98 │ │ │ │ - biceq r3, pc, r8, lsr #23 │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ - str r7, [r5] │ │ │ │ - and r3, r7, #3 │ │ │ │ - cmp r3, #2 │ │ │ │ - bne 9a670 <__cxa_atexit@plt+0x8e23c> │ │ │ │ + mvneq fp, r4, asr #32 │ │ │ │ + andeq r0, r0, ip, asr #8 │ │ │ │ + mvneq fp, r0, lsl r0 │ │ │ │ + mvneq sl, r8, asr #31 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r7, [r7, #2] │ │ │ │ - ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #56] @ 9a684 <__cxa_atexit@plt+0x8e250> │ │ │ │ - add r2, pc, r2 │ │ │ │ - str r3, [r5] │ │ │ │ - str r2, [r5, #-4]! │ │ │ │ - tst r7, #3 │ │ │ │ - beq 9a67c <__cxa_atexit@plt+0x8e248> │ │ │ │ - ldr r3, [pc, #36] @ 9a688 <__cxa_atexit@plt+0x8e254> │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9ee30 <__cxa_atexit@plt+0x929fc> │ │ │ │ + ldr r8, [r3, #8] │ │ │ │ + ldr r7, [r3, #12] │ │ │ │ + ldr r1, [pc, #104] @ 9ee48 <__cxa_atexit@plt+0x92a14> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r3} │ │ │ │ + sub r3, r5, #48 @ 0x30 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9ee3c <__cxa_atexit@plt+0x92a08> │ │ │ │ + ldr r3, [pc, #84] @ 9ee4c <__cxa_atexit@plt+0x92a18> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [r7, #3] │ │ │ │ - str r3, [r5] │ │ │ │ - b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r0, [r5, #8]! │ │ │ │ - ldr r7, [r5, #-4] │ │ │ │ + str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ + str r7, [r5, #8] │ │ │ │ + str r8, [r5, #12] │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r3, [r5, #12] │ │ │ │ + str r7, [r5, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9ee24 <__cxa_atexit@plt+0x929f0> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9f194 <__cxa_atexit@plt+0x92d60> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r7] │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0xffffff04 │ │ │ │ - @ instruction: 0xffffff10 │ │ │ │ - andeq r0, r1, r0 │ │ │ │ - andeq r0, r0, r1, lsl r0 │ │ │ │ - mov r3, r5 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mvneq sl, ip, lsl #31 │ │ │ │ + muleq r0, r8, r3 │ │ │ │ + andeq r0, r1, r1 │ │ │ │ + andeq r0, r0, r3, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9a724 <__cxa_atexit@plt+0x8e2f0> │ │ │ │ - str r7, [r3, #-4] │ │ │ │ - ldr r2, [pc, #156] @ 9a74c <__cxa_atexit@plt+0x8e318> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - ldr r7, [r7, #8] │ │ │ │ - str r2, [r3, #-8] │ │ │ │ + bhi 9eee4 <__cxa_atexit@plt+0x92ab0> │ │ │ │ + ldr r7, [r3, #8] │ │ │ │ + ldr r1, [r3, #12] │ │ │ │ + ldr r0, [pc, #140] @ 9ef08 <__cxa_atexit@plt+0x92ad4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmdb r2, {r0, r3} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ - sub r8, r7, #1 │ │ │ │ - add r3, r6, #24 │ │ │ │ + sub r8, r1, #1 │ │ │ │ + add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9a730 <__cxa_atexit@plt+0x8e2fc> │ │ │ │ + bcc 9eef4 <__cxa_atexit@plt+0x92ac0> │ │ │ │ cmp r8, #1 │ │ │ │ - bne 9a6e4 <__cxa_atexit@plt+0x8e2b0> │ │ │ │ - ldr r7, [pc, #116] @ 9a750 <__cxa_atexit@plt+0x8e31c> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r7, r7, #2 │ │ │ │ + bne 9eea4 <__cxa_atexit@plt+0x92a70> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ - ldr r7, [pc, #108] @ 9a758 <__cxa_atexit@plt+0x8e324> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #100] @ 9a75c <__cxa_atexit@plt+0x8e328> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - add r7, r7, #1 │ │ │ │ - add r7, r7, #256 @ 0x100 │ │ │ │ - ldr r2, [pc, #88] @ 9a760 <__cxa_atexit@plt+0x8e32c> │ │ │ │ + ldr r2, [pc, #96] @ 9ef0c <__cxa_atexit@plt+0x92ad8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r6, #4]! │ │ │ │ + ldr r2, [pc, #88] @ 9ef10 <__cxa_atexit@plt+0x92adc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - str r8, [r6, #8] │ │ │ │ - str r2, [r6, #12] │ │ │ │ - str r7, [r6, #16] │ │ │ │ - str r6, [r6, #20] │ │ │ │ + add r2, r2, #1 │ │ │ │ + add r2, r2, #256 @ 0x100 │ │ │ │ + ldr r1, [pc, #76] @ 9ef14 <__cxa_atexit@plt+0x92ae0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r8, [r6, #12] │ │ │ │ + add lr, r6, #16 │ │ │ │ + stm lr, {r1, r2, r6} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ - mov r5, r3 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 9a754 <__cxa_atexit@plt+0x8e320> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r6, #24 │ │ │ │ + mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, asr #13 │ │ │ │ - biceq r3, pc, r4, lsl #22 │ │ │ │ - strheq r3, [pc, #168] @ 9a804 <__cxa_atexit@plt+0x8e3d0> │ │ │ │ - @ instruction: 0xffffffa4 │ │ │ │ - mvneq pc, r8, asr #13 │ │ │ │ - @ instruction: 0x01e4f694 │ │ │ │ + strdeq sl, [r4, #224]! @ 0xe0 │ │ │ │ + @ instruction: 0xffffffa8 │ │ │ │ + mvneq sl, r0, lsl #30 │ │ │ │ + mvneq sl, ip, asr #29 │ │ │ │ andeq r0, r1, r4 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r0, lr │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ - ldr r7, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #24 │ │ │ │ - cmp r7, r6 │ │ │ │ - bcc 9a7e4 <__cxa_atexit@plt+0x8e3b0> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #28 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9ef94 <__cxa_atexit@plt+0x92b60> │ │ │ │ cmp r8, #1 │ │ │ │ - bne 9a7a4 <__cxa_atexit@plt+0x8e370> │ │ │ │ - ldr r7, [pc, #104] @ 9a7fc <__cxa_atexit@plt+0x8e3c8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - add r7, r7, #2 │ │ │ │ + bne 9ef50 <__cxa_atexit@plt+0x92b1c> │ │ │ │ ldr r0, [r5] │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #88] @ 9a804 <__cxa_atexit@plt+0x8e3d0> │ │ │ │ - add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #84] @ 9a808 <__cxa_atexit@plt+0x8e3d4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - add r2, r2, #1 │ │ │ │ - add r2, r2, #256 @ 0x100 │ │ │ │ + ldr r2, [pc, #76] @ 9efa4 <__cxa_atexit@plt+0x92b70> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 9efa8 <__cxa_atexit@plt+0x92b74> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + add r1, r1, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ - str r7, [r3, #4]! │ │ │ │ - ldr r7, [pc, #64] @ 9a80c <__cxa_atexit@plt+0x8e3d8> │ │ │ │ - ldr r7, [pc, r7] │ │ │ │ - str r8, [r3, #8] │ │ │ │ - str r7, [r3, #12] │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + ldr r2, [pc, #52] @ 9efac <__cxa_atexit@plt+0x92b78> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r7, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ - str r3, [r3, #20] │ │ │ │ + str r1, [r3, #20] │ │ │ │ + str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9a800 <__cxa_atexit@plt+0x8e3cc> │ │ │ │ - add r7, pc, r7 │ │ │ │ - mov r3, #24 │ │ │ │ + mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - biceq r3, pc, ip, asr #20 │ │ │ │ - biceq r3, pc, r4, lsl #20 │ │ │ │ - @ instruction: 0xfffffee4 │ │ │ │ - mvneq pc, ip, lsl #12 │ │ │ │ - ldrdeq pc, [r4, #80]! @ 0x50 │ │ │ │ - ldrdeq r3, [pc, #160] @ 9a8b8 <__cxa_atexit@plt+0x8e484> │ │ │ │ - andeq r0, r0, r1 │ │ │ │ - andeq r0, r1, r0, lsl r0 │ │ │ │ - sub r3, r5, #16 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 9a860 <__cxa_atexit@plt+0x8e42c> │ │ │ │ - ldr r2, [pc, #76] @ 9a87c <__cxa_atexit@plt+0x8e448> │ │ │ │ + @ instruction: 0xfffffefc │ │ │ │ + mvneq sl, r8, asr lr │ │ │ │ + mvneq sl, ip, lsl lr │ │ │ │ + andeq r0, r1, r2 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + ldr r0, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #8 │ │ │ │ + cmp r0, r2 │ │ │ │ + bcc 9f068 <__cxa_atexit@plt+0x92c34> │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + cmp r8, #0 │ │ │ │ + ble 9f010 <__cxa_atexit@plt+0x92bdc> │ │ │ │ + ldr r3, [pc, #180] @ 9f090 <__cxa_atexit@plt+0x92c5c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + str r3, [r6, #4] │ │ │ │ + str r1, [r6, #8] │ │ │ │ + sub r7, r2, #3 │ │ │ │ + add r3, r6, #36 @ 0x24 │ │ │ │ + cmp r0, r3 │ │ │ │ + bcc 9f07c <__cxa_atexit@plt+0x92c48> │ │ │ │ + cmp r8, #1 │ │ │ │ + bne 9f020 <__cxa_atexit@plt+0x92bec> │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov r6, r2 │ │ │ │ + mov r7, r1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r2, [pc, #108] @ 9f094 <__cxa_atexit@plt+0x92c60> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - mov r3, r5 │ │ │ │ - str r2, [r3, #-12]! │ │ │ │ - ldr r2, [pc, #60] @ 9a880 <__cxa_atexit@plt+0x8e44c> │ │ │ │ + ldr r1, [pc, #104] @ 9f098 <__cxa_atexit@plt+0x92c64> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + add r1, r1, #1 │ │ │ │ + add r1, r1, #256 @ 0x100 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r2, [r6, #12]! │ │ │ │ + ldr r2, [pc, #84] @ 9f09c <__cxa_atexit@plt+0x92c68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7} │ │ │ │ - sub r7, r3, #8 │ │ │ │ - cmp fp, r7 │ │ │ │ - bhi 9a868 <__cxa_atexit@plt+0x8e434> │ │ │ │ - str r8, [r5, #-16]! │ │ │ │ - mov r7, fp │ │ │ │ - b 99b90 <__cxa_atexit@plt+0x8d75c> │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r8, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + str r1, [r6, #20] │ │ │ │ + str r6, [r6, #24] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #8 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9a884 <__cxa_atexit@plt+0x8e450> │ │ │ │ - add r7, pc, r7 │ │ │ │ + mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff44 │ │ │ │ + @ instruction: 0xfffffe2c │ │ │ │ + mvneq sl, r8, lsl #27 │ │ │ │ + mvneq sl, ip, asr #26 │ │ │ │ + andeq r0, r1, r3 │ │ │ │ + andeq r0, r0, pc │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9f104 <__cxa_atexit@plt+0x92cd0> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #20 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9f110 <__cxa_atexit@plt+0x92cdc> │ │ │ │ + ldr r2, [pc, #80] @ 9f120 <__cxa_atexit@plt+0x92cec> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #76] @ 9f124 <__cxa_atexit@plt+0x92cf0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r8, [r7, #16] │ │ │ │ + ldr r0, [r7, #20] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r0, rrx │ │ │ │ - mvneq pc, r0, lsr r5 @ │ │ │ │ - biceq r3, pc, r8, lsr #18 │ │ │ │ - biceq r3, pc, r8, asr sl @ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, #20 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffee4 │ │ │ │ + @ instruction: 0x01e4ac94 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, fp │ │ │ │ + sub r3, r5, #40 @ 0x28 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9f180 <__cxa_atexit@plt+0x92d4c> │ │ │ │ + ldr r3, [pc, #64] @ 9f188 <__cxa_atexit@plt+0x92d54> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5, #-16]! │ │ │ │ + str r7, [r5, #8] │ │ │ │ + str r8, [r5, #12] │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + str r3, [r5, #12] │ │ │ │ + str r7, [r5, #4] │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9f174 <__cxa_atexit@plt+0x92d40> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9f194 <__cxa_atexit@plt+0x92d60> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9a8f4 <__cxa_atexit@plt+0x8e4c0> │ │ │ │ + bne 9f1f0 <__cxa_atexit@plt+0x92dbc> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #112] @ 9a924 <__cxa_atexit@plt+0x8e4f0> │ │ │ │ + ldr r2, [pc, #100] @ 9f218 <__cxa_atexit@plt+0x92de4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 9a908 <__cxa_atexit@plt+0x8e4d4> │ │ │ │ - ldr r2, [pc, #88] @ 9a928 <__cxa_atexit@plt+0x8e4f4> │ │ │ │ - add r2, pc, r2 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ - ldr r8, [r5] │ │ │ │ - stmda r5, {r2, r9} │ │ │ │ - tst r8, #3 │ │ │ │ - beq 9a914 <__cxa_atexit@plt+0x8e4e0> │ │ │ │ - ldr r7, [pc, #64] @ 9a92c <__cxa_atexit@plt+0x8e4f8> │ │ │ │ - add r7, pc, r7 │ │ │ │ - str r7, [r5] │ │ │ │ - b 9903c <__cxa_atexit@plt+0x8cc08> │ │ │ │ - ldr r7, [pc, #52] @ 9a930 <__cxa_atexit@plt+0x8e4fc> │ │ │ │ + beq 9f204 <__cxa_atexit@plt+0x92dd0> │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r1, [pc, #68] @ 9f21c <__cxa_atexit@plt+0x92de8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5] │ │ │ │ + stmda r5, {r2, r3} │ │ │ │ + str r1, [r5, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f210 <__cxa_atexit@plt+0x92ddc> │ │ │ │ + b 9f268 <__cxa_atexit@plt+0x92e34> │ │ │ │ + ldr r7, [pc, #40] @ 9f220 <__cxa_atexit@plt+0x92dec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - ldr r0, [r7] │ │ │ │ - add r5, r5, #4 │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r8 │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - andeq r0, r0, r4, lsl #1 │ │ │ │ - strheq r0, [r0], -ip │ │ │ │ - andeq r0, r0, r4, asr #1 │ │ │ │ - ldrdeq pc, [r4, #124]! @ 0x7c │ │ │ │ - andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r4, ror r0 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + mvneq sl, r8, ror #22 │ │ │ │ + andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #60] @ 9a980 <__cxa_atexit@plt+0x8e54c> │ │ │ │ - add r3, pc, r3 │ │ │ │ - ldr r9, [r7, #3] │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r1, [pc, #32] @ 9f25c <__cxa_atexit@plt+0x92e28> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + str r1, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f254 <__cxa_atexit@plt+0x92e20> │ │ │ │ + b 9f268 <__cxa_atexit@plt+0x92e34> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + andeq r0, r0, r5 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9f2dc <__cxa_atexit@plt+0x92ea8> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r2, [r7, #6] │ │ │ │ + ldr r1, [pc, #184] @ 9f33c <__cxa_atexit@plt+0x92f08> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r7, [r5, #12] │ │ │ │ + str r2, [r5] │ │ │ │ mov r7, r5 │ │ │ │ - ldr r8, [r7, #4]! │ │ │ │ + str r1, [r7, #-4]! │ │ │ │ + tst r3, #3 │ │ │ │ + beq 9f314 <__cxa_atexit@plt+0x92ee0> │ │ │ │ + ldr r7, [pc, #156] @ 9f340 <__cxa_atexit@plt+0x92f0c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [r3, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + str r7, [r5, #-12]! │ │ │ │ + ldr r7, [r5, #20] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + str r2, [r5, #8] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f324 <__cxa_atexit@plt+0x92ef0> │ │ │ │ + ldr r3, [pc, #120] @ 9f344 <__cxa_atexit@plt+0x92f10> │ │ │ │ + add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - str r9, [r7] │ │ │ │ - tst r8, #3 │ │ │ │ - beq 9a974 <__cxa_atexit@plt+0x8e540> │ │ │ │ - ldr r5, [pc, #28] @ 9a984 <__cxa_atexit@plt+0x8e550> │ │ │ │ - add r5, pc, r5 │ │ │ │ - str r5, [r7] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #12 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 9f32c <__cxa_atexit@plt+0x92ef8> │ │ │ │ + ldr r0, [r5, #24]! │ │ │ │ + ldr r7, [r5, #-16] │ │ │ │ + ldr r2, [r5, #-12] │ │ │ │ + ldr r1, [pc, #72] @ 9f348 <__cxa_atexit@plt+0x92f14> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmib r6, {r1, r7} │ │ │ │ + str r2, [r6, #12] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ - b 9903c <__cxa_atexit@plt+0x8cc08> │ │ │ │ - ldr r0, [r8] │ │ │ │ - mov r7, r8 │ │ │ │ + mov r7, r3 │ │ │ │ bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + mov r6, #12 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, ip, asr #1 │ │ │ │ + andeq r0, r0, r0, lsl #2 │ │ │ │ + strdeq r0, [r0], -ip │ │ │ │ + @ instruction: 0x01e4aa94 │ │ │ │ + andeq r0, r0, r6 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [r7, #7] │ │ │ │ + ldr r1, [pc, #52] @ 9f398 <__cxa_atexit@plt+0x92f64> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r7, [r5, #12] │ │ │ │ + stmda r5, {r2, r3} │ │ │ │ + str r1, [r5, #-8]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f390 <__cxa_atexit@plt+0x92f5c> │ │ │ │ + ldr r3, [pc, #28] @ 9f39c <__cxa_atexit@plt+0x92f68> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r8, asr #32 │ │ │ │ - andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9a9a8 <__cxa_atexit@plt+0x8e574> │ │ │ │ + ldr r3, [pc, #16] @ 9f3c0 <__cxa_atexit@plt+0x92f8c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 9903c <__cxa_atexit@plt+0x8cc08> │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r8 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - add r6, r6, #8 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 9a9e0 <__cxa_atexit@plt+0x8e5ac> │ │ │ │ - ldr r2, [pc, #40] @ 9a9f8 <__cxa_atexit@plt+0x8e5c4> │ │ │ │ - ldr r2, [pc, r2] │ │ │ │ - stmib r3, {r2, r7} │ │ │ │ - ldr r0, [r5, #4]! │ │ │ │ - sub r7, r6, #3 │ │ │ │ - bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 9a9fc <__cxa_atexit@plt+0x8e5c8> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #84] @ 9f42c <__cxa_atexit@plt+0x92ff8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #16] │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #16] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f424 <__cxa_atexit@plt+0x92ff0> │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [pc, #56] @ 9f430 <__cxa_atexit@plt+0x92ffc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f424 <__cxa_atexit@plt+0x92ff0> │ │ │ │ + ldr r3, [pc, #32] @ 9f434 <__cxa_atexit@plt+0x93000> │ │ │ │ add r3, pc, r3 │ │ │ │ - mov r2, #8 │ │ │ │ - str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ - b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - strdeq pc, [r4, #56]! @ 0x38 │ │ │ │ - @ instruction: 0xffffffc8 │ │ │ │ - ldrdeq r3, [pc, #128] @ 9aa88 <__cxa_atexit@plt+0x8e654> │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - sub r3, r5, #8 │ │ │ │ - cmp fp, r3 │ │ │ │ - bhi 9aa38 <__cxa_atexit@plt+0x8e604> │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 9aa40 <__cxa_atexit@plt+0x8e60c> │ │ │ │ - ldr r1, [pc, r1] │ │ │ │ - stmdb r5, {r1, r7} │ │ │ │ - mov r5, r3 │ │ │ │ - mov r7, r2 │ │ │ │ - b 9bfa0 <__cxa_atexit@plt+0x8fb6c> │ │ │ │ - ldr r0, [r4, #-12] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, asr #6 │ │ │ │ - biceq r3, pc, ip, ror #16 │ │ │ │ - andeq r0, r0, r2 │ │ │ │ - andeq r0, r1, r2, lsl r0 │ │ │ │ - mov r3, r6 │ │ │ │ - mov r6, r5 │ │ │ │ - sub r5, r5, #4 │ │ │ │ - cmp fp, r5 │ │ │ │ - bhi 9aab0 <__cxa_atexit@plt+0x8e67c> │ │ │ │ - ldr r6, [pc, #108] @ 9aad8 <__cxa_atexit@plt+0x8e6a4> │ │ │ │ - add r6, pc, r6 │ │ │ │ - ldr r8, [r7, #8] │ │ │ │ - ldr r9, [r7, #12] │ │ │ │ - ldr r2, [r4, #804] @ 0x324 │ │ │ │ - str r6, [r5] │ │ │ │ - add r6, r3, #16 │ │ │ │ - cmp r2, r6 │ │ │ │ - bcc 9aac0 <__cxa_atexit@plt+0x8e68c> │ │ │ │ - ldr r1, [pc, #80] @ 9aae0 <__cxa_atexit@plt+0x8e6ac> │ │ │ │ - add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #76] @ 9aae4 <__cxa_atexit@plt+0x8e6b0> │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + andeq r0, r0, r8, lsl #2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r2, [pc, #52] @ 9f480 <__cxa_atexit@plt+0x9304c> │ │ │ │ add r2, pc, r2 │ │ │ │ - str r1, [r3, #4]! │ │ │ │ + ldr r7, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f478 <__cxa_atexit@plt+0x93044> │ │ │ │ + ldr r3, [pc, #28] @ 9f484 <__cxa_atexit@plt+0x93050> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + andeq r0, r0, r9, lsr #4 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ 9f4a8 <__cxa_atexit@plt+0x93074> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r9, lsr #4 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r2, [pc, #32] @ 9f4e0 <__cxa_atexit@plt+0x930ac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r5, #36] @ 0x24 │ │ │ │ + str r2, [r5] │ │ │ │ + str r3, [r5, #36] @ 0x24 │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f4d8 <__cxa_atexit@plt+0x930a4> │ │ │ │ + b 9f4ec <__cxa_atexit@plt+0x930b8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + andeq r2, r0, r9, lsr #4 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #60 @ 0x3c │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9f618 <__cxa_atexit@plt+0x931e4> │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + ldr r0, [r5, #20] │ │ │ │ + ldr lr, [r5, #24] │ │ │ │ + ldr r2, [r5, #36] @ 0x24 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + add r0, r0, r1 │ │ │ │ + add r0, r0, r2 │ │ │ │ + cmp r0, r7 │ │ │ │ + bge 9f5d0 <__cxa_atexit@plt+0x9319c> │ │ │ │ + add ip, r3, #16 │ │ │ │ + ldr r8, [pc, #244] @ 9f624 <__cxa_atexit@plt+0x931f0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r7, [pc, #240] @ 9f628 <__cxa_atexit@plt+0x931f4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr sl, [pc, #236] @ 9f62c <__cxa_atexit@plt+0x931f8> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str sl, [r3, #4] │ │ │ │ + ldr r2, [pc, #228] @ 9f630 <__cxa_atexit@plt+0x931fc> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + add r2, r2, #256 @ 0x100 │ │ │ │ + str r2, [r3, #8] │ │ │ │ + sub r2, r6, #54 @ 0x36 │ │ │ │ + str r7, [r3, #16] │ │ │ │ + sub r7, r6, #19 │ │ │ │ + str r7, [r3, #56] @ 0x38 │ │ │ │ + str r8, [r5, #24]! │ │ │ │ + ldr r8, [r5, #-16] │ │ │ │ + ldr r0, [r5, #-12] │ │ │ │ + ldr r9, [r5, #-8] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + str r7, [r5, #12] │ │ │ │ + str r0, [r3, #12] │ │ │ │ + str r2, [r3, #24] │ │ │ │ + str r0, [r3, #28] │ │ │ │ + str lr, [r3, #32] │ │ │ │ + str r1, [r3, #36] @ 0x24 │ │ │ │ + ldr r2, [pc, #152] @ 9f634 <__cxa_atexit@plt+0x93200> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r3, #40] @ 0x28 │ │ │ │ + str ip, [r3, #44] @ 0x2c │ │ │ │ + str r8, [r3, #48] @ 0x30 │ │ │ │ + str sl, [r3, #52] @ 0x34 │ │ │ │ + str r9, [r3, #60] @ 0x3c │ │ │ │ + ldr r3, [r5, #8] │ │ │ │ + ldr r2, [r3, #3] │ │ │ │ + ldr r3, [r3, #7] │ │ │ │ + str r2, [r5, #12] │ │ │ │ + str r3, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f610 <__cxa_atexit@plt+0x931dc> │ │ │ │ + b 9f194 <__cxa_atexit@plt+0x92d60> │ │ │ │ + add r1, r3, #4 │ │ │ │ + ldr r2, [pc, #92] @ 9f638 <__cxa_atexit@plt+0x93204> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r0, [r5, #40]! @ 0x28 │ │ │ │ + str r1, [r3, #28]! │ │ │ │ + ldr r1, [r5, #-12] │ │ │ │ + ldr r7, [r5, #-8] │ │ │ │ + str r2, [r3, #-24] @ 0xffffffe8 │ │ │ │ + ldr r2, [pc, #68] @ 9f63c <__cxa_atexit@plt+0x93208> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r1, [r3, #-16] │ │ │ │ + str r7, [r3, #-12] │ │ │ │ + stmdb r3, {r2, lr} │ │ │ │ + sub r7, r6, #38 @ 0x26 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r6, #-6] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #60 @ 0x3c │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffc60 │ │ │ │ + @ instruction: 0xfffffb6c │ │ │ │ + mvneq sl, r4, asr r8 │ │ │ │ + mvneq sl, ip, ror #16 │ │ │ │ + mvneq sl, r0, lsl #16 │ │ │ │ + @ instruction: 0xfffff7e0 │ │ │ │ + @ instruction: 0x01e4a79c │ │ │ │ + biceq lr, lr, r4, lsl #23 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + b 9f668 <__cxa_atexit@plt+0x93234> │ │ │ │ + biceq lr, lr, r8, ror #22 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r9 │ │ │ │ + mov r2, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9f70c <__cxa_atexit@plt+0x932d8> │ │ │ │ + ldr r3, [pc, #172] @ 9f72c <__cxa_atexit@plt+0x932f8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + str r3, [r2, #-12] │ │ │ │ + stmdb r2, {r1, r7} │ │ │ │ + ands r7, r8, #3 │ │ │ │ + beq 9f6e8 <__cxa_atexit@plt+0x932b4> │ │ │ │ + cmp r7, #2 │ │ │ │ + bne 9f6f4 <__cxa_atexit@plt+0x932c0> │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #16 │ │ │ │ + cmp r7, r3 │ │ │ │ + bcc 9f718 <__cxa_atexit@plt+0x932e4> │ │ │ │ + ldr r9, [pc, #128] @ 9f734 <__cxa_atexit@plt+0x93300> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr lr, [pc, #124] @ 9f738 <__cxa_atexit@plt+0x93304> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r0, [r8, #6] │ │ │ │ + ldr r1, [r2, #-4] │ │ │ │ + str r9, [r2, #-12] │ │ │ │ + str lr, [r6, #4]! │ │ │ │ + str r6, [r2, #-4] │ │ │ │ + str r0, [r6, #8] │ │ │ │ + str r1, [r6, #12] │ │ │ │ + mov r6, r3 │ │ │ │ + mov r8, r7 │ │ │ │ + b 9eac0 <__cxa_atexit@plt+0x9268c> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #52] @ 9f730 <__cxa_atexit@plt+0x932fc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r2] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mov r7, #16 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + mvneq sl, r4, ror #12 │ │ │ │ + andeq r0, r0, ip, lsl r1 │ │ │ │ + @ instruction: 0xffffff8c │ │ │ │ + biceq lr, lr, r8, lsl #21 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9f79c <__cxa_atexit@plt+0x93368> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #16 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 9f7b0 <__cxa_atexit@plt+0x9337c> │ │ │ │ + ldr r2, [pc, #88] @ 9f7c4 <__cxa_atexit@plt+0x93390> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #84] @ 9f7c8 <__cxa_atexit@plt+0x93394> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + ldr r0, [r5, #8] │ │ │ │ + str r2, [r5] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r6, [r5, #8] │ │ │ │ + str r7, [r6, #8] │ │ │ │ + str r0, [r6, #12] │ │ │ │ + mov r6, r3 │ │ │ │ + b 9eac0 <__cxa_atexit@plt+0x9268c> │ │ │ │ + ldr r7, [pc, #28] @ 9f7c0 <__cxa_atexit@plt+0x9338c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + mov r6, #16 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strheq sl, [r4, #92]! @ 0x5c │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + @ instruction: 0xfffffed4 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r8, r7 │ │ │ │ + ldr r2, [pc, #96] @ 9f840 <__cxa_atexit@plt+0x9340c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + str r2, [r3] │ │ │ │ + sub r2, r3, #40 @ 0x28 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9f834 <__cxa_atexit@plt+0x93400> │ │ │ │ + stmda r5, {r7, r8} │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r7, #7] │ │ │ │ + ldr r2, [pc, #56] @ 9f844 <__cxa_atexit@plt+0x93410> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r7, [r5, #-8] │ │ │ │ + str r2, [r5, #-12]! │ │ │ │ + tst r8, #3 │ │ │ │ + beq 9f828 <__cxa_atexit@plt+0x933f4> │ │ │ │ + mov r7, r8 │ │ │ │ + b 9f194 <__cxa_atexit@plt+0x92d60> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + @ instruction: 0xfffff984 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq lr, lr, r0, ror #18 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r3, r6 │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi 9f8e8 <__cxa_atexit@plt+0x934b4> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r6, r3, #32 │ │ │ │ + cmp r1, r6 │ │ │ │ + bcc 9f8f0 <__cxa_atexit@plt+0x934bc> │ │ │ │ + ldr r1, [pc, #116] @ 9f90c <__cxa_atexit@plt+0x934d8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr ip, [pc, #112] @ 9f910 <__cxa_atexit@plt+0x934dc> │ │ │ │ + add ip, pc, ip │ │ │ │ + ldr lr, [pc, #108] @ 9f914 <__cxa_atexit@plt+0x934e0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr sl, [pc, #104] @ 9f918 <__cxa_atexit@plt+0x934e4> │ │ │ │ + add sl, pc, sl │ │ │ │ + sub r0, r6, #3 │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + str ip, [r3, #4]! │ │ │ │ + sub r0, r6, #15 │ │ │ │ + str r0, [r3, #8] │ │ │ │ + str sl, [r3, #12] │ │ │ │ + str r8, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + str lr, [r3, #24] │ │ │ │ + str r0, [r3, #28] │ │ │ │ + mov r5, r2 │ │ │ │ + mov r8, r9 │ │ │ │ + b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ + mov r6, r3 │ │ │ │ + b 9f8f8 <__cxa_atexit@plt+0x934c4> │ │ │ │ + mov r7, #32 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + ldr r7, [pc, #8] @ 9f908 <__cxa_atexit@plt+0x934d4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + biceq lr, lr, r4, ror #17 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + @ instruction: 0xfffff470 │ │ │ │ + @ instruction: 0xfffffdbc │ │ │ │ + @ instruction: 0xfffff880 │ │ │ │ + biceq lr, lr, r8, lsr #17 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r8, r7 │ │ │ │ + ldr r3, [pc, #12] @ 9f940 <__cxa_atexit@plt+0x9350c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + b 9f668 <__cxa_atexit@plt+0x93234> │ │ │ │ + andeq r0, r0, r4, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ 9f968 <__cxa_atexit@plt+0x93534> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + addne r7, r3, #2 │ │ │ │ + bx r0 │ │ │ │ + biceq lr, lr, r0, lsl #17 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9f9bc <__cxa_atexit@plt+0x93588> │ │ │ │ + ldr r2, [pc, #60] @ 9f9c4 <__cxa_atexit@plt+0x93590> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r1, [r5, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9f9b0 <__cxa_atexit@plt+0x9357c> │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr sl, [r5, #-4] │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr #32 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr sl, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9fa68 <__cxa_atexit@plt+0x93634> │ │ │ │ + ldr r2, [pc, #132] @ 9fa84 <__cxa_atexit@plt+0x93650> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r1, [r5, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9fa5c <__cxa_atexit@plt+0x93628> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r2, r6, #12 │ │ │ │ + cmp r1, r2 │ │ │ │ + bcc 9fa70 <__cxa_atexit@plt+0x9363c> │ │ │ │ + ldr r3, [pc, #88] @ 9fa88 <__cxa_atexit@plt+0x93654> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r0, [pc, #72] @ 9fa8c <__cxa_atexit@plt+0x93658> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r6, {r0, r3} │ │ │ │ + str r1, [r6, #12] │ │ │ │ + sub sl, r2, #6 │ │ │ │ + mov r6, r2 │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r6, #12 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r3 │ │ │ │ + mov r6, r2 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + mvneq sl, ip, lsr #7 │ │ │ │ + mvneq sl, r0, asr r3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9fae0 <__cxa_atexit@plt+0x936ac> │ │ │ │ + ldr r2, [pc, #56] @ 9faec <__cxa_atexit@plt+0x936b8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + ldr r0, [pc, #40] @ 9faf0 <__cxa_atexit@plt+0x936bc> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + stmib r3, {r0, r2} │ │ │ │ + str r1, [r3, #12] │ │ │ │ + add r5, r5, #8 │ │ │ │ + sub sl, r6, #6 │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + mvneq sl, r8, lsr #6 │ │ │ │ + mvneq sl, ip, asr #5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, r2, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9fb54 <__cxa_atexit@plt+0x93720> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc 9fb60 <__cxa_atexit@plt+0x9372c> │ │ │ │ + ldr r2, [pc, #76] @ 9fb70 <__cxa_atexit@plt+0x9373c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ 9fb74 <__cxa_atexit@plt+0x93740> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + ldr r5, [r7, #8] │ │ │ │ + ldr r1, [r7, #12] │ │ │ │ + ldr r8, [pc, #56] @ 9fb78 <__cxa_atexit@plt+0x93744> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r5, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #16 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffec4 │ │ │ │ + mvneq sl, r0, asr #4 │ │ │ │ + @ instruction: 0x01b79f6a │ │ │ │ + andeq r0, r3, r7, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9fbc0 <__cxa_atexit@plt+0x9378c> │ │ │ │ + ldr r7, [pc, #52] @ 9fbd4 <__cxa_atexit@plt+0x937a0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8, sl} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9fbb4 <__cxa_atexit@plt+0x93780> │ │ │ │ + mov r7, r9 │ │ │ │ + b 9fbe4 <__cxa_atexit@plt+0x937b0> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ 9fbd8 <__cxa_atexit@plt+0x937a4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq lr, lr, r4, lsr #12 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne 9fc74 <__cxa_atexit@plt+0x93840> │ │ │ │ + ldr r3, [pc, #212] @ 9fccc <__cxa_atexit@plt+0x93898> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9fc88 <__cxa_atexit@plt+0x93854> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc 9fcbc <__cxa_atexit@plt+0x93888> │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr r0, [r7, #3] │ │ │ │ + add r9, r6, #4 │ │ │ │ + cmp r0, #10 │ │ │ │ + ble 9fc90 <__cxa_atexit@plt+0x9385c> │ │ │ │ + ldr lr, [pc, #148] @ 9fcd0 <__cxa_atexit@plt+0x9389c> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #144] @ 9fcd4 <__cxa_atexit@plt+0x938a0> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #1 │ │ │ │ + ldr r7, [pc, #136] @ 9fcd8 <__cxa_atexit@plt+0x938a4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r8, r6, #12 │ │ │ │ + stm r8, {r1, r2, r7} │ │ │ │ + str r0, [r6, #24] │ │ │ │ + str r9, [r6, #28] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str lr, [r6, #4] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r8, [pc, #96] @ 9fcdc <__cxa_atexit@plt+0x938a8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [r5, #8] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + add r3, r6, #16 │ │ │ │ + ldr r0, [pc, #68] @ 9fce0 <__cxa_atexit@plt+0x938ac> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r8, [pc, #64] @ 9fce4 <__cxa_atexit@plt+0x938b0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r1, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + str r0, [r6, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + @ instruction: 0xfffffebc │ │ │ │ + @ instruction: 0x01e4a19c │ │ │ │ + mvneq sl, r4, asr #2 │ │ │ │ + @ instruction: 0x01b79eca │ │ │ │ + @ instruction: 0xfffffcd4 │ │ │ │ + @ instruction: 0x01b79e06 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #28 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc 9fd84 <__cxa_atexit@plt+0x93950> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + ldr r0, [r7, #3] │ │ │ │ + add r9, r6, #4 │ │ │ │ + cmp r0, #10 │ │ │ │ + ble 9fd58 <__cxa_atexit@plt+0x93924> │ │ │ │ + ldr lr, [pc, #116] @ 9fd94 <__cxa_atexit@plt+0x93960> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #112] @ 9fd98 <__cxa_atexit@plt+0x93964> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + add r0, r0, #1 │ │ │ │ + ldr r7, [pc, #104] @ 9fd9c <__cxa_atexit@plt+0x93968> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r8, r6, #12 │ │ │ │ + stm r8, {r1, r2, r7} │ │ │ │ + str r0, [r6, #24] │ │ │ │ + str r9, [r6, #28] │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + str lr, [r6, #4] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + add r3, r6, #16 │ │ │ │ + ldr r0, [pc, #60] @ 9fda0 <__cxa_atexit@plt+0x9396c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r8, [pc, #56] @ 9fda4 <__cxa_atexit@plt+0x93970> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r1, [r6, #12] │ │ │ │ + str r2, [r6, #16] │ │ │ │ + str r0, [r6, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffdd8 │ │ │ │ + strheq sl, [r4, #8]! │ │ │ │ + mvneq sl, r0, rrx │ │ │ │ + @ instruction: 0xfffffc0c │ │ │ │ + @ instruction: 0x01b79d3e │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov sl, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi 9fe04 <__cxa_atexit@plt+0x939d0> │ │ │ │ + ldr r7, [pc, #80] @ 9fe24 <__cxa_atexit@plt+0x939f0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [pc, #76] @ 9fe28 <__cxa_atexit@plt+0x939f4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #129 @ 0x81 │ │ │ │ + str r7, [r3, #-12] │ │ │ │ + stmdb r3, {r2, sl} │ │ │ │ + tst r9, #3 │ │ │ │ + beq 9fdf8 <__cxa_atexit@plt+0x939c4> │ │ │ │ + mov r7, r9 │ │ │ │ + b 9fbe4 <__cxa_atexit@plt+0x937b0> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #32] @ 9fe2c <__cxa_atexit@plt+0x939f8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r5, [pc, #28] @ 9fe30 <__cxa_atexit@plt+0x939fc> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #129 @ 0x81 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffe0c │ │ │ │ + ldrdeq r9, [r4, #244]! @ 0xf4 │ │ │ │ + biceq lr, lr, r0, ror #7 │ │ │ │ + strexheq r9, ip, [r4] │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov sl, r9 │ │ │ │ + mov r9, r8 │ │ │ │ + ldr r3, [pc, #8] @ 9fe58 <__cxa_atexit@plt+0x93a24> │ │ │ │ + add r3, pc, r3 │ │ │ │ + add r8, r3, #2 │ │ │ │ + b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ + biceq lr, lr, r8, lsr #7 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi 9feac <__cxa_atexit@plt+0x93a78> │ │ │ │ + ldr r2, [pc, #60] @ 9feb4 <__cxa_atexit@plt+0x93a80> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r2, [r3] │ │ │ │ + tst r7, #3 │ │ │ │ + beq 9fea0 <__cxa_atexit@plt+0x93a6c> │ │ │ │ + ldr r3, [pc, #40] @ 9feb8 <__cxa_atexit@plt+0x93a84> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #1 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + ldrdeq r9, [r4, #224]! @ 0xe0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ 9fee0 <__cxa_atexit@plt+0x93aac> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add sl, r3, #1 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, #11 │ │ │ │ + b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ + stlexheq r9, r4, [r4] │ │ │ │ + strdeq sp, [lr, #252] @ 0xfc │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r9, r6 │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi 9ff84 <__cxa_atexit@plt+0x93b50> │ │ │ │ + ldr r6, [pc, #160] @ 9ffac <__cxa_atexit@plt+0x93b78> │ │ │ │ + add r6, pc, r6 │ │ │ │ + str r6, [r7] │ │ │ │ + ands r6, r8, #3 │ │ │ │ + beq 9ff58 <__cxa_atexit@plt+0x93b24> │ │ │ │ + cmp r6, #2 │ │ │ │ + bne 9ff6c <__cxa_atexit@plt+0x93b38> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc 9ff98 <__cxa_atexit@plt+0x93b64> │ │ │ │ + ldr r7, [pc, #132] @ 9ffbc <__cxa_atexit@plt+0x93b88> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r3, [pc, #128] @ 9ffc0 <__cxa_atexit@plt+0x93b8c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r8, #2] │ │ │ │ + str r7, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + mov r7, r8 │ │ │ │ + mov r8, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r6, r9 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #64] @ 9ffb4 <__cxa_atexit@plt+0x93b80> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #60] @ 9ffb8 <__cxa_atexit@plt+0x93b84> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + mov r6, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #36] @ 9ffb0 <__cxa_atexit@plt+0x93b7c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r6, r9 │ │ │ │ + bx r0 │ │ │ │ + mov r5, #12 │ │ │ │ + str r5, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, asr #1 │ │ │ │ + biceq lr, lr, r4, ror r2 │ │ │ │ + biceq sp, lr, r8, ror pc │ │ │ │ + biceq sp, lr, r0, ror pc │ │ │ │ + @ instruction: 0xffffff28 │ │ │ │ + @ instruction: 0x01b79b6a │ │ │ │ + biceq sp, lr, r0, lsr #30 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + and r6, r7, #3 │ │ │ │ + cmp r6, #2 │ │ │ │ + bne a0014 <__cxa_atexit@plt+0x93be0> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a0030 <__cxa_atexit@plt+0x93bfc> │ │ │ │ + ldr r3, [pc, #76] @ a0044 <__cxa_atexit@plt+0x93c10> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #72] @ a0048 <__cxa_atexit@plt+0x93c14> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + str r3, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + add r5, r5, #4 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #32] @ a003c <__cxa_atexit@plt+0x93c08> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #24] @ a0040 <__cxa_atexit@plt+0x93c0c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + mov r6, r9 │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq sp, [lr, #224] @ 0xe0 │ │ │ │ + biceq sp, lr, r4, asr #29 │ │ │ │ + @ instruction: 0xfffffe68 │ │ │ │ + @ instruction: 0x01b79aaa │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a0090 <__cxa_atexit@plt+0x93c5c> │ │ │ │ + ldr r7, [pc, #52] @ a00a4 <__cxa_atexit@plt+0x93c70> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq a0084 <__cxa_atexit@plt+0x93c50> │ │ │ │ + mov r7, r8 │ │ │ │ + b a00b4 <__cxa_atexit@plt+0x93c80> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a00a8 <__cxa_atexit@plt+0x93c74> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq lr, lr, r4, lsl #3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + and r1, r2, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a00f8 <__cxa_atexit@plt+0x93cc4> │ │ │ │ + ldr r3, [pc, #160] @ a0174 <__cxa_atexit@plt+0x93d40> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r2, #2] │ │ │ │ + stm r5, {r3, r8} │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq a0124 <__cxa_atexit@plt+0x93cf0> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0154 <__cxa_atexit@plt+0x93d20> │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ + ldr r2, [pc, #104] @ a0168 <__cxa_atexit@plt+0x93d34> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a012c <__cxa_atexit@plt+0x93cf8> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a0140 <__cxa_atexit@plt+0x93d0c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #60] @ a0170 <__cxa_atexit@plt+0x93d3c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #36] @ a016c <__cxa_atexit@plt+0x93d38> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ a0178 <__cxa_atexit@plt+0x93d44> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + mvneq r9, r4, asr #28 │ │ │ │ + mvneq r9, r0, asr lr │ │ │ │ + andeq r0, r0, ip, lsr #1 │ │ │ │ + mvneq r9, ip, lsr #28 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a01a0 <__cxa_atexit@plt+0x93d6c> │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ + ldr r7, [pc, #12] @ a01b4 <__cxa_atexit@plt+0x93d80> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #3 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r0, ror #27 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ a01ec <__cxa_atexit@plt+0x93db8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [pc, #32] @ a01f0 <__cxa_atexit@plt+0x93dbc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #2 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + addeq r3, r2, #1 │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + strheq r9, [r4, #220]! @ 0xdc │ │ │ │ + strheq r9, [r4, #220]! @ 0xdc │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a0238 <__cxa_atexit@plt+0x93e04> │ │ │ │ + ldr r7, [pc, #52] @ a024c <__cxa_atexit@plt+0x93e18> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq a022c <__cxa_atexit@plt+0x93df8> │ │ │ │ + mov r7, r8 │ │ │ │ + b a025c <__cxa_atexit@plt+0x93e28> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a0250 <__cxa_atexit@plt+0x93e1c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq sp, lr, r0, ror #31 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + and r1, r2, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a02a0 <__cxa_atexit@plt+0x93e6c> │ │ │ │ + ldr r3, [pc, #140] @ a0308 <__cxa_atexit@plt+0x93ed4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r2, #2] │ │ │ │ + stm r5, {r3, r8} │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq a02e0 <__cxa_atexit@plt+0x93eac> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a02cc <__cxa_atexit@plt+0x93e98> │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b884bc <__cxa_atexit@plt+0x1b7c088> │ │ │ │ + ldr r2, [pc, #84] @ a02fc <__cxa_atexit@plt+0x93ec8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a02e8 <__cxa_atexit@plt+0x93eb4> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a02cc <__cxa_atexit@plt+0x93e98> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #44] @ a0300 <__cxa_atexit@plt+0x93ecc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ a0304 <__cxa_atexit@plt+0x93ed0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + mvneq r9, ip, lsr fp │ │ │ │ + mvneq r9, r4, ror #21 │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0330 <__cxa_atexit@plt+0x93efc> │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r9, [r7, #2] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b884bc <__cxa_atexit@plt+0x1b7c088> │ │ │ │ + ldr r7, [pc, #12] @ a0344 <__cxa_atexit@plt+0x93f10> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldrdeq r9, [r4, #168]! @ 0xa8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ a037c <__cxa_atexit@plt+0x93f48> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [pc, #32] @ a0380 <__cxa_atexit@plt+0x93f4c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + addeq r3, r2, #2 │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, ip, ror sl │ │ │ │ + strheq r9, [r4, #160]! @ 0xa0 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a03c8 <__cxa_atexit@plt+0x93f94> │ │ │ │ + ldr r7, [pc, #52] @ a03dc <__cxa_atexit@plt+0x93fa8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8} │ │ │ │ + tst r9, #3 │ │ │ │ + beq a03bc <__cxa_atexit@plt+0x93f88> │ │ │ │ + mov r7, r9 │ │ │ │ + b a03ec <__cxa_atexit@plt+0x93fb8> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a03e0 <__cxa_atexit@plt+0x93fac> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq sp, lr, r4, asr lr │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + and r1, r2, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a0424 <__cxa_atexit@plt+0x93ff0> │ │ │ │ + ldr r3, [pc, #128] @ a048c <__cxa_atexit@plt+0x94058> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r2, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0450 <__cxa_atexit@plt+0x9401c> │ │ │ │ + b a0498 <__cxa_atexit@plt+0x94064> │ │ │ │ + ldr r2, [pc, #84] @ a0480 <__cxa_atexit@plt+0x9404c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a0458 <__cxa_atexit@plt+0x94024> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a046c <__cxa_atexit@plt+0x94038> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ a0488 <__cxa_atexit@plt+0x94054> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a0484 <__cxa_atexit@plt+0x94050> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #3 │ │ │ │ + mvneq r9, r0, ror #18 │ │ │ │ + strheq r9, [r4, #144]! @ 0x90 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a04f8 <__cxa_atexit@plt+0x940c4> │ │ │ │ + ldr r2, [pc, #132] @ a0530 <__cxa_atexit@plt+0x940fc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + stm r5, {r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq a050c <__cxa_atexit@plt+0x940d8> │ │ │ │ + ldr r2, [pc, #108] @ a0534 <__cxa_atexit@plt+0x94100> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r3, #3] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0518 <__cxa_atexit@plt+0x940e4> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r7 │ │ │ │ + bge a0520 <__cxa_atexit@plt+0x940ec> │ │ │ │ + ldr r7, [pc, #72] @ a0538 <__cxa_atexit@plt+0x94104> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #60] @ a053c <__cxa_atexit@plt+0x94108> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ a0540 <__cxa_atexit@plt+0x9410c> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + andeq r0, r0, r8, ror #1 │ │ │ │ + mvneq r9, r0, lsr #18 │ │ │ │ + ldrdeq r9, [r4, #132]! @ 0x84 │ │ │ │ + mvneq r9, ip, lsr #17 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #76] @ a05a0 <__cxa_atexit@plt+0x9416c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0588 <__cxa_atexit@plt+0x94154> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r7 │ │ │ │ + bge a0590 <__cxa_atexit@plt+0x9415c> │ │ │ │ + ldr r7, [pc, #36] @ a05a4 <__cxa_atexit@plt+0x94170> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a05a8 <__cxa_atexit@plt+0x94174> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + @ instruction: 0x01e49890 │ │ │ │ + mvneq r9, ip, lsr r8 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #36] @ a05e0 <__cxa_atexit@plt+0x941ac> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r7, [pc, #20] @ a05e4 <__cxa_atexit@plt+0x941b0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + cmp r1, r2 │ │ │ │ + addlt r7, r3, #1 │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r4, asr r8 │ │ │ │ + mvneq r9, r4, lsl #16 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ a061c <__cxa_atexit@plt+0x941e8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [pc, #32] @ a0620 <__cxa_atexit@plt+0x941ec> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #2 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + addeq r3, r2, #1 │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r8, lsl r8 │ │ │ │ + ldrdeq r9, [r4, #116]! @ 0x74 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a06a0 <__cxa_atexit@plt+0x9426c> │ │ │ │ + ldr r3, [pc, #108] @ a06b0 <__cxa_atexit@plt+0x9427c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-8]! │ │ │ │ + str r8, [r7, #4] │ │ │ │ + ands r3, r9, #3 │ │ │ │ + beq a0684 <__cxa_atexit@plt+0x94250> │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0694 <__cxa_atexit@plt+0x94260> │ │ │ │ + ldr r3, [pc, #72] @ a06b4 <__cxa_atexit@plt+0x94280> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r9, #2] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + stmib r5, {r2, r9} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0698 <__cxa_atexit@plt+0x94264> │ │ │ │ + b a0714 <__cxa_atexit@plt+0x942e0> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a06b8 <__cxa_atexit@plt+0x94284> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, ror r0 │ │ │ │ + andeq r0, r0, r4, lsr #1 │ │ │ │ + biceq sp, lr, r0, lsl #23 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + and r2, r3, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne a06f8 <__cxa_atexit@plt+0x942c4> │ │ │ │ + ldr r2, [r3, #2] │ │ │ │ + ldr r1, [pc, #36] @ a0708 <__cxa_atexit@plt+0x942d4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + str r1, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0700 <__cxa_atexit@plt+0x942cc> │ │ │ │ + b a0714 <__cxa_atexit@plt+0x942e0> │ │ │ │ + add r5, r5, #8 │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr #32 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0788 <__cxa_atexit@plt+0x94354> │ │ │ │ + ldr r2, [pc, #120] @ a07a0 <__cxa_atexit@plt+0x9436c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + mov r1, r7 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0794 <__cxa_atexit@plt+0x94360> │ │ │ │ + ldr r1, [pc, #80] @ a07a4 <__cxa_atexit@plt+0x94370> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r5] │ │ │ │ + stmda r5, {r1, r2} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0794 <__cxa_atexit@plt+0x94360> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r0, [r3, #12]! │ │ │ │ + cmp r2, r7 │ │ │ │ + ldrge r7, [r5, #8] │ │ │ │ + ldrlt r7, [r5, #4] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r0, ip, lsr #1 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #64] @ a07f8 <__cxa_atexit@plt+0x943c4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a07f0 <__cxa_atexit@plt+0x943bc> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r0, [r3, #16]! │ │ │ │ + cmp r2, r7 │ │ │ │ + ldrge r7, [r5, #12] │ │ │ │ + ldrlt r7, [r5, #8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + andeq r0, r0, r3, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + mov r2, #12 │ │ │ │ + cmp r3, r7 │ │ │ │ + movlt r2, #8 │ │ │ │ + ldr r7, [r5, r2] │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a0868 <__cxa_atexit@plt+0x94434> │ │ │ │ + ldr r7, [pc, #52] @ a087c <__cxa_atexit@plt+0x94448> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq a085c <__cxa_atexit@plt+0x94428> │ │ │ │ + mov r7, r8 │ │ │ │ + b a088c <__cxa_atexit@plt+0x94458> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a0880 <__cxa_atexit@plt+0x9444c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + strheq sp, [lr, #156] @ 0x9c │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + and r1, r2, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a08c4 <__cxa_atexit@plt+0x94490> │ │ │ │ + ldr r3, [pc, #128] @ a092c <__cxa_atexit@plt+0x944f8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r2, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a08f0 <__cxa_atexit@plt+0x944bc> │ │ │ │ + b a0938 <__cxa_atexit@plt+0x94504> │ │ │ │ + ldr r2, [pc, #84] @ a0920 <__cxa_atexit@plt+0x944ec> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a08f8 <__cxa_atexit@plt+0x944c4> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a090c <__cxa_atexit@plt+0x944d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ a0928 <__cxa_atexit@plt+0x944f4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a0924 <__cxa_atexit@plt+0x944f0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #3 │ │ │ │ + mvneq r9, r0, asr #9 │ │ │ │ + mvneq r9, r0, lsl r5 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0998 <__cxa_atexit@plt+0x94564> │ │ │ │ + ldr r2, [pc, #132] @ a09d0 <__cxa_atexit@plt+0x9459c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + stm r5, {r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq a09ac <__cxa_atexit@plt+0x94578> │ │ │ │ + ldr r2, [pc, #108] @ a09d4 <__cxa_atexit@plt+0x945a0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r3, #3] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a09b8 <__cxa_atexit@plt+0x94584> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r7 │ │ │ │ + bge a09c0 <__cxa_atexit@plt+0x9458c> │ │ │ │ + ldr r7, [pc, #72] @ a09d8 <__cxa_atexit@plt+0x945a4> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #60] @ a09dc <__cxa_atexit@plt+0x945a8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #24] @ a09e0 <__cxa_atexit@plt+0x945ac> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + andeq r0, r0, r8, ror #1 │ │ │ │ + mvneq r9, r0, lsl #9 │ │ │ │ + mvneq r9, r4, lsr r4 │ │ │ │ + mvneq r9, ip, lsl #8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #76] @ a0a40 <__cxa_atexit@plt+0x9460c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r2, r3} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0a28 <__cxa_atexit@plt+0x945f4> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + cmp r3, r7 │ │ │ │ + bge a0a30 <__cxa_atexit@plt+0x945fc> │ │ │ │ + ldr r7, [pc, #36] @ a0a44 <__cxa_atexit@plt+0x94610> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a0a48 <__cxa_atexit@plt+0x94614> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + strdeq r9, [r4, #48]! @ 0x30 │ │ │ │ + @ instruction: 0x01e4939c │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #36] @ a0a80 <__cxa_atexit@plt+0x9464c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r1, [r5, #-4] │ │ │ │ + ldr r7, [pc, #20] @ a0a84 <__cxa_atexit@plt+0x94650> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #2 │ │ │ │ + cmp r1, r2 │ │ │ │ + addlt r7, r3, #1 │ │ │ │ + bx r0 │ │ │ │ + strheq r9, [r4, #52]! @ 0x34 │ │ │ │ + mvneq r9, r4, ror #6 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ a0abc <__cxa_atexit@plt+0x94688> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r3, [pc, #32] @ a0ac0 <__cxa_atexit@plt+0x9468c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r3, r3, #2 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + addeq r3, r2, #1 │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r8, ror r3 │ │ │ │ + mvneq r9, r4, lsr r3 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a0b08 <__cxa_atexit@plt+0x946d4> │ │ │ │ + ldr r7, [pc, #64] @ a0b28 <__cxa_atexit@plt+0x946f4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r8} │ │ │ │ + tst r9, #3 │ │ │ │ + beq a0afc <__cxa_atexit@plt+0x946c8> │ │ │ │ + mov r7, r9 │ │ │ │ + b a025c <__cxa_atexit@plt+0x93e28> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ a0b2c <__cxa_atexit@plt+0x946f8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r3, r8 │ │ │ │ + mov r8, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffff770 │ │ │ │ + biceq sp, lr, r0, lsl r7 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a0b74 <__cxa_atexit@plt+0x94740> │ │ │ │ + ldr r7, [pc, #52] @ a0b84 <__cxa_atexit@plt+0x94750> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5, #-8]! │ │ │ │ + str r8, [r5, #4] │ │ │ │ + tst r9, #3 │ │ │ │ + beq a0b68 <__cxa_atexit@plt+0x94734> │ │ │ │ + mov r7, r9 │ │ │ │ + b a0b94 <__cxa_atexit@plt+0x94760> │ │ │ │ + ldr r0, [r9] │ │ │ │ + mov r7, r9 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #12] @ a0b88 <__cxa_atexit@plt+0x94754> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + strheq sp, [lr, #104] @ 0x68 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r2, r7 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + and r1, r2, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a0bd0 <__cxa_atexit@plt+0x9479c> │ │ │ │ + ldr r3, [r2, #2] │ │ │ │ + ldr r1, [pc, #92] @ a0c14 <__cxa_atexit@plt+0x947e0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + str r1, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0bf8 <__cxa_atexit@plt+0x947c4> │ │ │ │ + b a0c20 <__cxa_atexit@plt+0x947ec> │ │ │ │ + ldr r2, [pc, #52] @ a0c0c <__cxa_atexit@plt+0x947d8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r2, [r3] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0c00 <__cxa_atexit@plt+0x947cc> │ │ │ │ + ldr r7, [pc, #36] @ a0c10 <__cxa_atexit@plt+0x947dc> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, ror #2 │ │ │ │ + ldrdeq r9, [r4, #68]! @ 0x44 │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0c94 <__cxa_atexit@plt+0x94860> │ │ │ │ + ldr r2, [pc, #128] @ a0cb4 <__cxa_atexit@plt+0x94880> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + mov r1, r7 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0ca8 <__cxa_atexit@plt+0x94874> │ │ │ │ + ldr r1, [pc, #88] @ a0cb8 <__cxa_atexit@plt+0x94884> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r5] │ │ │ │ + stmda r5, {r1, r2} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0ca8 <__cxa_atexit@plt+0x94874> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r0, [r3, #12]! │ │ │ │ + cmp r2, r7 │ │ │ │ + ldrge r7, [r5, #4] │ │ │ │ + ldrlt r7, [r5, #8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #32] @ a0cbc <__cxa_atexit@plt+0x94888> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + strheq r0, [r0], -r8 │ │ │ │ + mvneq r9, r4, lsr #8 │ │ │ │ + andeq r0, r0, r3 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #64] @ a0d10 <__cxa_atexit@plt+0x948dc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0d08 <__cxa_atexit@plt+0x948d4> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r0, [r3, #16]! │ │ │ │ + cmp r2, r7 │ │ │ │ + ldrge r7, [r5, #8] │ │ │ │ + ldrlt r7, [r5, #12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + andeq r0, r0, r3, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + mov r2, #8 │ │ │ │ + cmp r3, r7 │ │ │ │ + movlt r2, #12 │ │ │ │ + ldr r7, [r5, r2] │ │ │ │ + ldr r0, [r5, #16]! │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [pc, #12] @ a0d58 <__cxa_atexit@plt+0x94924> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + bx r0 │ │ │ │ + mvneq r9, r4, ror r3 │ │ │ │ + biceq sp, lr, ip, asr #10 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a0d90 <__cxa_atexit@plt+0x9495c> │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r2, [pc, #24] @ a0d98 <__cxa_atexit@plt+0x94964> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r8, ip, ror #31 │ │ │ │ + biceq sp, lr, ip, lsl #10 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + strdeq sp, [lr, #72] @ 0x48 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + biceq sp, lr, r4, ror #9 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldrdeq sp, [lr, #64] @ 0x40 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + biceq sp, lr, r4, lsr #9 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a0e78 <__cxa_atexit@plt+0x94a44> │ │ │ │ + ldr r3, [pc, #120] @ a0e88 <__cxa_atexit@plt+0x94a54> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r7, r5 │ │ │ │ + str r3, [r7, #-4]! │ │ │ │ + ands r3, r8, #3 │ │ │ │ + beq a0e4c <__cxa_atexit@plt+0x94a18> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0e5c <__cxa_atexit@plt+0x94a28> │ │ │ │ + ldr r3, [pc, #92] @ a0e8c <__cxa_atexit@plt+0x94a58> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r2, [r8, #6] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0e70 <__cxa_atexit@plt+0x94a3c> │ │ │ │ + b a0f14 <__cxa_atexit@plt+0x94ae0> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #48] @ a0e94 <__cxa_atexit@plt+0x94a60> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #44] @ a0e98 <__cxa_atexit@plt+0x94a64> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a0e90 <__cxa_atexit@plt+0x94a5c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + andeq r0, r0, r0, ror #1 │ │ │ │ + biceq sp, lr, r0, lsr r4 │ │ │ │ + biceq sp, lr, r8, lsr r4 │ │ │ │ + biceq sp, lr, r0, lsr r4 │ │ │ │ + biceq sp, lr, ip, lsl #8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a0edc <__cxa_atexit@plt+0x94aa8> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #52] @ a0efc <__cxa_atexit@plt+0x94ac8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a0ef4 <__cxa_atexit@plt+0x94ac0> │ │ │ │ + b a0f14 <__cxa_atexit@plt+0x94ae0> │ │ │ │ + ldr r7, [pc, #28] @ a0f00 <__cxa_atexit@plt+0x94acc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #20] @ a0f04 <__cxa_atexit@plt+0x94ad0> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + strheq sp, [lr, #56] @ 0x38 │ │ │ │ + biceq sp, lr, ip, lsr #7 │ │ │ │ + biceq sp, lr, r0, lsr #7 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r2, r6 │ │ │ │ + ldr r6, [r4, #804] @ 0x324 │ │ │ │ + add r3, r2, #24 │ │ │ │ + cmp r6, r3 │ │ │ │ + bcc a0fec <__cxa_atexit@plt+0x94bb8> │ │ │ │ + add r6, r2, #12 │ │ │ │ + ldr r1, [r5, #4] │ │ │ │ + ldr r0, [r7, #3] │ │ │ │ + add r9, r2, #4 │ │ │ │ + cmp r0, #59 @ 0x3b │ │ │ │ + bgt a0f64 <__cxa_atexit@plt+0x94b30> │ │ │ │ + cmp r0, #10 │ │ │ │ + beq a0fb8 <__cxa_atexit@plt+0x94b84> │ │ │ │ + cmp r0, #38 @ 0x26 │ │ │ │ + bne a0f88 <__cxa_atexit@plt+0x94b54> │ │ │ │ + ldr r3, [pc, #164] @ a0ffc <__cxa_atexit@plt+0x94bc8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #160] @ a1000 <__cxa_atexit@plt+0x94bcc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b a0fdc <__cxa_atexit@plt+0x94ba8> │ │ │ │ + cmp r0, #60 @ 0x3c │ │ │ │ + beq a0fcc <__cxa_atexit@plt+0x94b98> │ │ │ │ + cmp r0, #62 @ 0x3e │ │ │ │ + bne a0f88 <__cxa_atexit@plt+0x94b54> │ │ │ │ + ldr r3, [pc, #160] @ a101c <__cxa_atexit@plt+0x94be8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #156] @ a1020 <__cxa_atexit@plt+0x94bec> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b a0fdc <__cxa_atexit@plt+0x94ba8> │ │ │ │ + ldr r6, [pc, #116] @ a1004 <__cxa_atexit@plt+0x94bd0> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r0, [pc, #112] @ a1008 <__cxa_atexit@plt+0x94bd4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + str r1, [r2, #12] │ │ │ │ + add lr, r2, #16 │ │ │ │ + stm lr, {r0, r7, r9} │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + str r6, [r2, #4] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #76] @ a100c <__cxa_atexit@plt+0x94bd8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #72] @ a1010 <__cxa_atexit@plt+0x94bdc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b a0fdc <__cxa_atexit@plt+0x94ba8> │ │ │ │ + ldr r3, [pc, #64] @ a1014 <__cxa_atexit@plt+0x94be0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #60] @ a1018 <__cxa_atexit@plt+0x94be4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r1, [r6] │ │ │ │ + str r3, [r9] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, #24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffe60 │ │ │ │ + @ instruction: 0x01b78b0a │ │ │ │ + @ instruction: 0xfffffdd4 │ │ │ │ + strdeq r8, [r4, #220]! @ 0xdc │ │ │ │ + @ instruction: 0xfffffde4 │ │ │ │ + @ instruction: 0x01b78aa8 │ │ │ │ + @ instruction: 0xfffffdf8 │ │ │ │ + @ instruction: 0x01b78a89 │ │ │ │ + @ instruction: 0xfffffe64 │ │ │ │ + @ instruction: 0x01b78adc │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a1060 <__cxa_atexit@plt+0x94c2c> │ │ │ │ + ldr r2, [pc, #40] @ a106c <__cxa_atexit@plt+0x94c38> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r3, {r2, r7} │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [pc, #28] @ a1070 <__cxa_atexit@plt+0x94c3c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r9, r2, #1 │ │ │ │ + rsb r8, r3, #0 │ │ │ │ + b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r8, r8, lsr #26 │ │ │ │ + mvneq r8, ip, lsl #26 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r5, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + sub sl, r5, #8 │ │ │ │ + cmp fp, sl │ │ │ │ + bhi a10e8 <__cxa_atexit@plt+0x94cb4> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a10f4 <__cxa_atexit@plt+0x94cc0> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a10e0 <__cxa_atexit@plt+0x94cac> │ │ │ │ + ldr r3, [pc, #80] @ a1108 <__cxa_atexit@plt+0x94cd4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #68] @ a1104 <__cxa_atexit@plt+0x94cd0> │ │ │ │ + ldr r2, [pc, #72] @ a110c <__cxa_atexit@plt+0x94cd8> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + str r3, [r9, #4]! │ │ │ │ + mvn r5, #7 │ │ │ │ + str r5, [r9, #8] │ │ │ │ + mov r5, sl │ │ │ │ + b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + stcleq 12, cr12, [ip], {204} @ 0xcc │ │ │ │ + @ instruction: 0xffffff70 │ │ │ │ + @ instruction: 0x01e48c98 │ │ │ │ + biceq sp, lr, r4, asr #3 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a117c <__cxa_atexit@plt+0x94d48> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a1174 <__cxa_atexit@plt+0x94d40> │ │ │ │ + ldr r3, [pc, #64] @ a1184 <__cxa_atexit@plt+0x94d50> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr sl, [pc, #60] @ a1188 <__cxa_atexit@plt+0x94d54> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr r2, [pc, #56] @ a118c <__cxa_atexit@plt+0x94d58> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + ldr r5, [pc, #44] @ a1190 <__cxa_atexit@plt+0x94d5c> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r9 │ │ │ │ + mov r9, r3 │ │ │ │ + b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq sp, lr, r8, lsl #3 │ │ │ │ + biceq sp, lr, ip, ror #2 │ │ │ │ + mvneq r8, r8, lsl #24 │ │ │ │ + strheq r8, [r4, #208]! @ 0xd0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a11e8 <__cxa_atexit@plt+0x94db4> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a11e0 <__cxa_atexit@plt+0x94dac> │ │ │ │ + ldr r3, [pc, #44] @ a11f0 <__cxa_atexit@plt+0x94dbc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + ldr r5, [pc, #32] @ a11f4 <__cxa_atexit@plt+0x94dc0> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r9 │ │ │ │ + b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01e48b98 │ │ │ │ + mvneq r8, ip, lsl #23 │ │ │ │ + biceq sp, lr, ip, lsl #2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a1250 <__cxa_atexit@plt+0x94e1c> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a1248 <__cxa_atexit@plt+0x94e14> │ │ │ │ + ldr r3, [pc, #44] @ a1258 <__cxa_atexit@plt+0x94e24> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a125c <__cxa_atexit@plt+0x94e28> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq sp, lr, r0, ror #1 │ │ │ │ + mvneq r8, r8, lsr #22 │ │ │ │ + @ instruction: 0x01ced094 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub sl, r5, #8 │ │ │ │ + cmp fp, sl │ │ │ │ + bhi a12bc <__cxa_atexit@plt+0x94e88> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a12b4 <__cxa_atexit@plt+0x94e80> │ │ │ │ + ldr r8, [pc, #48] @ a12c4 <__cxa_atexit@plt+0x94e90> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r9, [pc, #44] @ a12c8 <__cxa_atexit@plt+0x94e94> │ │ │ │ + add r9, pc, r9 │ │ │ │ + ldr r3, [pc, #40] @ a12cc <__cxa_atexit@plt+0x94e98> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + mov r5, sl │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01b78802 │ │ │ │ + biceq sp, lr, r0, rrx │ │ │ │ + strheq r8, [r4, #168]! @ 0xa8 │ │ │ │ + biceq sp, lr, r4, rrx │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a1334 <__cxa_atexit@plt+0x94f00> │ │ │ │ + ldr r2, [pc, #76] @ a133c <__cxa_atexit@plt+0x94f08> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a1318 <__cxa_atexit@plt+0x94ee4> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a1320 <__cxa_atexit@plt+0x94eec> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r8, r7 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r7, [pc, #24] @ a1340 <__cxa_atexit@plt+0x94f0c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #20] @ a1344 <__cxa_atexit@plt+0x94f10> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + biceq ip, lr, r0, ror #30 │ │ │ │ + biceq ip, lr, r8, asr pc │ │ │ │ + biceq ip, lr, ip, ror #31 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a136c <__cxa_atexit@plt+0x94f38> │ │ │ │ + mov r8, r7 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r7, [pc, #12] @ a1380 <__cxa_atexit@plt+0x94f4c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #8] @ a1384 <__cxa_atexit@plt+0x94f50> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + biceq ip, lr, r4, lsl pc │ │ │ │ + biceq ip, lr, ip, lsl #30 │ │ │ │ + biceq ip, lr, ip, lsr #31 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a13c8 <__cxa_atexit@plt+0x94f94> │ │ │ │ + ldr r3, [pc, #40] @ a13d8 <__cxa_atexit@plt+0x94fa4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #36] @ a13dc <__cxa_atexit@plt+0x94fa8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + str r3, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff28 │ │ │ │ + @ instruction: 0x01b787c0 │ │ │ │ + biceq ip, lr, r4, lsr #31 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a1434 <__cxa_atexit@plt+0x95000> │ │ │ │ + ldr r3, [pc, #60] @ a1440 <__cxa_atexit@plt+0x9500c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a142c <__cxa_atexit@plt+0x94ff8> │ │ │ │ + ldr r3, [pc, #40] @ a1444 <__cxa_atexit@plt+0x95010> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + biceq ip, lr, ip, lsr pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a146c <__cxa_atexit@plt+0x95038> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq ip, lr, r4, lsl pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ a1498 <__cxa_atexit@plt+0x95064> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #16] @ a149c <__cxa_atexit@plt+0x95068> │ │ │ │ + add r9, pc, r9 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + biceq ip, lr, r8, ror #27 │ │ │ │ + ldrdeq ip, [lr, #228] @ 0xe4 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r2, [pc, #36] @ a14d8 <__cxa_atexit@plt+0x950a4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [pc, #32] @ a14dc <__cxa_atexit@plt+0x950a8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + moveq r3, r2 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + biceq ip, lr, r8, ror #28 │ │ │ │ + biceq ip, lr, r0, asr #28 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [pc, #12] @ a1500 <__cxa_atexit@plt+0x950cc> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r9, r2, #1 │ │ │ │ + rsb r8, r3, #0 │ │ │ │ + b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ + mvneq r8, ip, ror #16 │ │ │ │ + biceq ip, lr, r0, ror #28 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a1558 <__cxa_atexit@plt+0x95124> │ │ │ │ + ldr r3, [pc, #60] @ a1564 <__cxa_atexit@plt+0x95130> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a1550 <__cxa_atexit@plt+0x9511c> │ │ │ │ + ldr r3, [pc, #40] @ a1568 <__cxa_atexit@plt+0x95134> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + strdeq ip, [lr, #216] @ 0xd8 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a1590 <__cxa_atexit@plt+0x9515c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + ldrdeq ip, [lr, #208] @ 0xd0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a1634 <__cxa_atexit@plt+0x95200> │ │ │ │ + cmp r7, #0 │ │ │ │ + bmi a15e0 <__cxa_atexit@plt+0x951ac> │ │ │ │ + ldr r6, [pc, #148] @ a1658 <__cxa_atexit@plt+0x95224> │ │ │ │ + add r6, pc, r6 │ │ │ │ + str r6, [r5] │ │ │ │ + ldr r6, [pc, #140] @ a165c <__cxa_atexit@plt+0x95228> │ │ │ │ + ldr r6, [pc, r6] │ │ │ │ + add r9, r6, #1 │ │ │ │ + mov r6, r3 │ │ │ │ + mov r8, r7 │ │ │ │ + b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ + cmp r7, #-2147483648 @ 0x80000000 │ │ │ │ + bne a1604 <__cxa_atexit@plt+0x951d0> │ │ │ │ + ldr r7, [pc, #92] @ a164c <__cxa_atexit@plt+0x95218> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #84] @ a1650 <__cxa_atexit@plt+0x9521c> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r2, [pc, #84] @ a1660 <__cxa_atexit@plt+0x9522c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr sl, [pc, #80] @ a1664 <__cxa_atexit@plt+0x95230> │ │ │ │ + add sl, pc, sl │ │ │ │ + str r2, [r3, #4]! │ │ │ │ + str r7, [r3, #8] │ │ │ │ + ldr r2, [pc, #68] @ a1668 <__cxa_atexit@plt+0x95234> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r8, r2, #1 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r9, r3 │ │ │ │ + b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ + ldr r3, [pc, #24] @ a1654 <__cxa_atexit@plt+0x95220> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #12 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + strdeq ip, [lr, #204] @ 0xcc │ │ │ │ + strdeq ip, [lr, #192] @ 0xc0 │ │ │ │ + @ instruction: 0xffffff60 │ │ │ │ + strheq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0x01e48790 │ │ │ │ + @ instruction: 0xfffffed8 │ │ │ │ + biceq ip, lr, r4, lsr #25 │ │ │ │ + strdeq r8, [r4, #128]! @ 0x80 │ │ │ │ + biceq ip, lr, r4, asr #24 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r9, [pc, #12] @ a168c <__cxa_atexit@plt+0x95258> │ │ │ │ + add r9, pc, r9 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq ip, lr, r8, lsr ip │ │ │ │ + biceq ip, lr, r4, lsl #26 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a171c <__cxa_atexit@plt+0x952e8> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #36 @ 0x24 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a1728 <__cxa_atexit@plt+0x952f4> │ │ │ │ + ldr lr, [pc, #116] @ a1738 <__cxa_atexit@plt+0x95304> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #112] @ a173c <__cxa_atexit@plt+0x95308> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr sl, [pc, #108] @ a1740 <__cxa_atexit@plt+0x9530c> │ │ │ │ + add sl, pc, sl │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + ldr r0, [r7, #12] │ │ │ │ + ldr ip, [pc, #96] @ a1744 <__cxa_atexit@plt+0x95310> │ │ │ │ + add ip, pc, ip │ │ │ │ + str r1, [r9, #4]! │ │ │ │ + ldr r8, [pc, #88] @ a1748 <__cxa_atexit@plt+0x95314> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #32] │ │ │ │ + str r0, [r9, #20] │ │ │ │ + str r0, [r9, #8] │ │ │ │ + mov r0, r9 │ │ │ │ + str sl, [r0, #12]! │ │ │ │ + str lr, [r5, #-12] │ │ │ │ + str r9, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + str ip, [r9, #24]! │ │ │ │ + mov r5, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsl #1 │ │ │ │ + @ instruction: 0xfffffcc4 │ │ │ │ + @ instruction: 0xfffffd14 │ │ │ │ + @ instruction: 0xfffffe28 │ │ │ │ + @ instruction: 0x01b78396 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a176c <__cxa_atexit@plt+0x95338> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #8] │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + biceq ip, lr, ip, lsr #23 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a17ec <__cxa_atexit@plt+0x953b8> │ │ │ │ + ldr r2, [pc, #76] @ a17f4 <__cxa_atexit@plt+0x953c0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a17d0 <__cxa_atexit@plt+0x9539c> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a17d8 <__cxa_atexit@plt+0x953a4> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r8, r7 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r7, [pc, #24] @ a17f8 <__cxa_atexit@plt+0x953c4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #20] @ a17fc <__cxa_atexit@plt+0x953c8> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + biceq ip, lr, r8, lsr #21 │ │ │ │ + biceq ip, lr, r0, lsr #21 │ │ │ │ + biceq ip, lr, r4, lsr fp │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a1824 <__cxa_atexit@plt+0x953f0> │ │ │ │ + mov r8, r7 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r7, [pc, #12] @ a1838 <__cxa_atexit@plt+0x95404> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #8] @ a183c <__cxa_atexit@plt+0x95408> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + biceq ip, lr, ip, asr sl │ │ │ │ + biceq ip, lr, r4, asr sl │ │ │ │ + strdeq ip, [lr, #164] @ 0xa4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #4 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a18a4 <__cxa_atexit@plt+0x95470> │ │ │ │ + ldr r2, [pc, #76] @ a18ac <__cxa_atexit@plt+0x95478> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r2, [r3] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + beq a1888 <__cxa_atexit@plt+0x95454> │ │ │ │ + cmp r2, #0 │ │ │ │ + bne a1890 <__cxa_atexit@plt+0x9545c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r8, r7 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r7, [pc, #24] @ a18b0 <__cxa_atexit@plt+0x9547c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #20] @ a18b4 <__cxa_atexit@plt+0x95480> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + strdeq ip, [lr, #144] @ 0x90 │ │ │ │ + biceq ip, lr, r8, ror #19 │ │ │ │ + biceq ip, lr, ip, ror sl │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + add r5, r5, #4 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a18dc <__cxa_atexit@plt+0x954a8> │ │ │ │ + mov r8, r7 │ │ │ │ + b a0dfc <__cxa_atexit@plt+0x949c8> │ │ │ │ + ldr r7, [pc, #12] @ a18f0 <__cxa_atexit@plt+0x954bc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [pc, #8] @ a18f4 <__cxa_atexit@plt+0x954c0> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + biceq ip, lr, r4, lsr #19 │ │ │ │ + @ instruction: 0x01cec99c │ │ │ │ + biceq ip, lr, ip, lsr sl │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a1938 <__cxa_atexit@plt+0x95504> │ │ │ │ + ldr r3, [pc, #40] @ a1948 <__cxa_atexit@plt+0x95514> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #36] @ a194c <__cxa_atexit@plt+0x95518> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + str r3, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff28 │ │ │ │ + @ instruction: 0x01b78253 │ │ │ │ + strdeq ip, [lr, #148] @ 0x94 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a1990 <__cxa_atexit@plt+0x9555c> │ │ │ │ + ldr r3, [pc, #40] @ a19a0 <__cxa_atexit@plt+0x9556c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [pc, #36] @ a19a4 <__cxa_atexit@plt+0x95570> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ + str r3, [r9, #4]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + mov r3, #12 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff88 │ │ │ │ + biceq ip, lr, ip, lsr #19 │ │ │ │ + biceq ip, lr, r0, lsl sl │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a1a00 <__cxa_atexit@plt+0x955cc> │ │ │ │ + ldr r3, [pc, #64] @ a1a08 <__cxa_atexit@plt+0x955d4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r3, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a19f8 <__cxa_atexit@plt+0x955c4> │ │ │ │ + ldr r3, [pc, #44] @ a1a0c <__cxa_atexit@plt+0x955d8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #36] @ a1a10 <__cxa_atexit@plt+0x955dc> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + andeq r0, r0, r0, ror r0 │ │ │ │ + @ instruction: 0x01e48694 │ │ │ │ + biceq ip, lr, r4, lsr #19 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #24] @ a1a40 <__cxa_atexit@plt+0x9560c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #16] @ a1a44 <__cxa_atexit@plt+0x95610> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + andeq r0, r0, r8, lsr #32 │ │ │ │ + mvneq r8, ip, asr #12 │ │ │ │ + biceq ip, lr, r0, ror #18 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #32] @ a1a7c <__cxa_atexit@plt+0x95648> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r8, [r5, #-4] │ │ │ │ + str r7, [r5] │ │ │ │ + str r3, [r5, #-8]! │ │ │ │ + ldr r3, [pc, #16] @ a1a80 <__cxa_atexit@plt+0x9564c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r9, r3, #1 │ │ │ │ + mov r8, r7 │ │ │ │ + b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + strdeq r8, [r4, #32]! │ │ │ │ + biceq ip, lr, r4, lsr #18 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + and r6, r3, #3 │ │ │ │ + cmp r6, #2 │ │ │ │ + bne a1ad8 <__cxa_atexit@plt+0x956a4> │ │ │ │ + ldr r6, [pc, #128] @ a1b30 <__cxa_atexit@plt+0x956fc> │ │ │ │ + add r6, pc, r6 │ │ │ │ + str r6, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a1b14 <__cxa_atexit@plt+0x956e0> │ │ │ │ + ldr r6, [pc, #112] @ a1b34 <__cxa_atexit@plt+0x95700> │ │ │ │ + add r6, pc, r6 │ │ │ │ + str r6, [r5] │ │ │ │ + mov r6, r9 │ │ │ │ + mov r8, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a1b20 <__cxa_atexit@plt+0x956ec> │ │ │ │ + ldr r2, [pc, #72] @ a1b38 <__cxa_atexit@plt+0x95704> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [pc, #68] @ a1b3c <__cxa_atexit@plt+0x95708> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r1, [r5, #8] │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r1, [r9, #8] │ │ │ │ + str r7, [r9, #12] │ │ │ │ + add r5, r5, #12 │ │ │ │ + mov r7, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r6, r9 │ │ │ │ + bx r0 │ │ │ │ + mov r7, #16 │ │ │ │ + str r7, [r4, #828] @ 0x33c │ │ │ │ + mov r7, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + muleq r0, r8, r0 │ │ │ │ + andeq r0, r0, ip, lsr #1 │ │ │ │ + @ instruction: 0xfffffba8 │ │ │ │ + @ instruction: 0x01b77f81 │ │ │ │ + biceq ip, lr, r4, lsl r8 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a1b64 <__cxa_atexit@plt+0x95730> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ + andeq r0, r0, ip, lsl r0 │ │ │ │ + biceq ip, lr, ip, ror #15 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #20] @ a1b90 <__cxa_atexit@plt+0x9575c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [pc, #16] @ a1b94 <__cxa_atexit@plt+0x95760> │ │ │ │ + add r9, pc, r9 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ + andeq r0, r0, r4, lsr #32 │ │ │ │ + strdeq ip, [lr, #96] @ 0x60 │ │ │ │ + biceq ip, lr, ip, lsr #15 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #12 │ │ │ │ + ldr r3, [r5, #4] │ │ │ │ + and r1, r7, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a1bdc <__cxa_atexit@plt+0x957a8> │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a1c04 <__cxa_atexit@plt+0x957d0> │ │ │ │ + ldr r2, [pc, #72] @ a1c18 <__cxa_atexit@plt+0x957e4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [pc, #68] @ a1c1c <__cxa_atexit@plt+0x957e8> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b a1bf4 <__cxa_atexit@plt+0x957c0> │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a1c04 <__cxa_atexit@plt+0x957d0> │ │ │ │ + ldr r2, [pc, #36] @ a1c10 <__cxa_atexit@plt+0x957dc> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [pc, #32] @ a1c14 <__cxa_atexit@plt+0x957e0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r2, [r9, #4]! │ │ │ │ + str r3, [r9, #8] │ │ │ │ + add r5, r5, #12 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + mov r3, #12 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffba4 │ │ │ │ + @ instruction: 0x01b77e4e │ │ │ │ + @ instruction: 0xfffffd88 │ │ │ │ + @ instruction: 0x01b77ea1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r8, [pc, #4] @ a1c38 <__cxa_atexit@plt+0x95804> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + @ instruction: 0x01b77e43 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r8, [pc, #4] @ a1c54 <__cxa_atexit@plt+0x95820> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + @ instruction: 0x01b77e27 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + ldr r3, [r7, #8] │ │ │ │ + ldr r2, [pc, #12] @ a1c78 <__cxa_atexit@plt+0x95844> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r9, r2, #1 │ │ │ │ + rsb r8, r3, #0 │ │ │ │ + b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ + strdeq r8, [r4, #4]! │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + ldr r8, [pc, #4] @ a1c94 <__cxa_atexit@plt+0x95860> │ │ │ │ + add r8, pc, r8 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + @ instruction: 0x01b77de7 │ │ │ │ + biceq ip, lr, ip, lsr #12 │ │ │ │ + andeq r0, r1, r1 │ │ │ │ + andeq r0, r1, r3, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + sub r2, r5, #8 │ │ │ │ + cmp fp, r2 │ │ │ │ + bhi a1d74 <__cxa_atexit@plt+0x95940> │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r9, #24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a1d80 <__cxa_atexit@plt+0x9594c> │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r8, [r7, #12] │ │ │ │ + add r3, r9, #12 │ │ │ │ + cmp r8, #0 │ │ │ │ + bmi a1d0c <__cxa_atexit@plt+0x958d8> │ │ │ │ + ldr r6, [pc, #188] @ a1d9c <__cxa_atexit@plt+0x95968> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r0, [pc, #184] @ a1da0 <__cxa_atexit@plt+0x9596c> │ │ │ │ + add r0, pc, r0 │ │ │ │ + str r0, [r9, #4]! │ │ │ │ + stmdb r5, {r6, r9} │ │ │ │ + str r1, [r9, #8] │ │ │ │ + ldr r6, [pc, #168] @ a1da4 <__cxa_atexit@plt+0x95970> │ │ │ │ + ldr r6, [pc, r6] │ │ │ │ + add r9, r6, #1 │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ + add sl, r9, #4 │ │ │ │ + cmp r8, #-2147483648 @ 0x80000000 │ │ │ │ + bne a1d44 <__cxa_atexit@plt+0x95910> │ │ │ │ + ldr r6, [pc, #112] @ a1d90 <__cxa_atexit@plt+0x9595c> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r9, [pc, #108] @ a1d94 <__cxa_atexit@plt+0x95960> │ │ │ │ + add r9, pc, r9 │ │ │ │ + str r1, [r3] │ │ │ │ + str r6, [sl] │ │ │ │ + ldr r6, [pc, #96] @ a1d98 <__cxa_atexit@plt+0x95964> │ │ │ │ + ldr r6, [pc, r6] │ │ │ │ + add r8, r6, #1 │ │ │ │ + mov r6, r3 │ │ │ │ + b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ + ldr r3, [pc, #92] @ a1da8 <__cxa_atexit@plt+0x95974> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #88] @ a1dac <__cxa_atexit@plt+0x95978> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r9, #16]! │ │ │ │ + str r8, [r9, #8] │ │ │ │ + str r1, [r9, #-4] │ │ │ │ + str r2, [r9, #-12] │ │ │ │ + ldr r3, [pc, #68] @ a1db0 <__cxa_atexit@plt+0x9597c> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ + mov r6, r9 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mov r3, #24 │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff60 │ │ │ │ + biceq ip, lr, r4, lsr #11 │ │ │ │ + ldrdeq r8, [r4, #28]! │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + @ instruction: 0xffffff3c │ │ │ │ + mvneq r8, r4, rrx │ │ │ │ + @ instruction: 0xffffff10 │ │ │ │ + @ instruction: 0xfffffeec │ │ │ │ + mvneq r8, r8, lsr #3 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r9, [r5, #4] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r8, r7 │ │ │ │ + b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ + strdeq ip, [lr, #92] @ 0x5c │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a1e14 <__cxa_atexit@plt+0x959e0> │ │ │ │ + ldr r2, [pc, #48] @ a1e20 <__cxa_atexit@plt+0x959ec> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r7, #8] │ │ │ │ + ldr r7, [r7, #12] │ │ │ │ + str r2, [r3, #-8] │ │ │ │ + str r1, [r3, #-4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a1e0c <__cxa_atexit@plt+0x959d8> │ │ │ │ + b a1e30 <__cxa_atexit@plt+0x959fc> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, lsr r0 │ │ │ │ + biceq ip, lr, r4, lsr #11 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r9, r6 │ │ │ │ + ldr r6, [r4, #804] @ 0x324 │ │ │ │ + add r3, r9, #28 │ │ │ │ + cmp r6, r3 │ │ │ │ + bcc a1ee0 <__cxa_atexit@plt+0x95aac> │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ + ldr r0, [pc, #176] @ a1f00 <__cxa_atexit@plt+0x95acc> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r1, [r7, #3] │ │ │ │ + mov r6, r9 │ │ │ │ + str r2, [r6, #12]! │ │ │ │ + mov r2, r6 │ │ │ │ + str r0, [r2, #-8]! │ │ │ │ + cmp r1, #1 │ │ │ │ + bne a1eb0 <__cxa_atexit@plt+0x95a7c> │ │ │ │ + sub r7, r5, #4 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a1ef0 <__cxa_atexit@plt+0x95abc> │ │ │ │ + ldr r3, [pc, #132] @ a1f04 <__cxa_atexit@plt+0x95ad0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r2, #8] │ │ │ │ + str r3, [r5, #4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a1ed8 <__cxa_atexit@plt+0x95aa4> │ │ │ │ + ldr r3, [pc, #112] @ a1f08 <__cxa_atexit@plt+0x95ad4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + ldr r3, [pc, #104] @ a1f0c <__cxa_atexit@plt+0x95ad8> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + mov r9, r7 │ │ │ │ + b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ + ldr r6, [pc, #88] @ a1f10 <__cxa_atexit@plt+0x95adc> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r8, [pc, #84] @ a1f14 <__cxa_atexit@plt+0x95ae0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + str r6, [r9, #16]! │ │ │ │ + str r2, [r9, #8] │ │ │ │ + str r1, [r9, #12] │ │ │ │ + add r5, r5, #8 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + mov r6, #28 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + add r5, r5, #8 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r7, r2 │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffb60 │ │ │ │ + @ instruction: 0xfffffb9c │ │ │ │ + @ instruction: 0xfffffbb8 │ │ │ │ + ldrdeq r8, [r4, #28]! │ │ │ │ + @ instruction: 0xfffffde8 │ │ │ │ + @ instruction: 0x01b77b88 │ │ │ │ + biceq ip, lr, ip, lsr #9 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a1f64 <__cxa_atexit@plt+0x95b30> │ │ │ │ + ldr r1, [pc, #56] @ a1f7c <__cxa_atexit@plt+0x95b48> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [pc, #52] @ a1f80 <__cxa_atexit@plt+0x95b4c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r1, [r3, #4]! │ │ │ │ + str r9, [r3, #8] │ │ │ │ + str r8, [r3, #12] │ │ │ │ + mov r8, r2 │ │ │ │ + mov r9, r3 │ │ │ │ + b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ + ldr r7, [pc, #24] @ a1f84 <__cxa_atexit@plt+0x95b50> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #16 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffe90 │ │ │ │ + @ instruction: 0x01b77af8 │ │ │ │ + biceq ip, lr, r4, ror r4 │ │ │ │ + andeq r0, r2, lr │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a1fe8 <__cxa_atexit@plt+0x95bb4> │ │ │ │ + stmdb r5, {r8, r9} │ │ │ │ + and r7, r8, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne a1fd4 <__cxa_atexit@plt+0x95ba0> │ │ │ │ + ldr r3, [pc, #64] @ a1ff8 <__cxa_atexit@plt+0x95bc4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r2, [r8, #6] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a1fe0 <__cxa_atexit@plt+0x95bac> │ │ │ │ + b a2008 <__cxa_atexit@plt+0x95bd4> │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #12] @ a1ffc <__cxa_atexit@plt+0x95bc8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + strdeq ip, [lr, #56] @ 0x38 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r7 │ │ │ │ + ldr lr, [pc, #132] @ a2098 <__cxa_atexit@plt+0x95c64> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r0, [pc, #128] @ a209c <__cxa_atexit@plt+0x95c68> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r8, [pc, #124] @ a20a0 <__cxa_atexit@plt+0x95c6c> │ │ │ │ + add r8, pc, r8 │ │ │ │ + mov r2, r5 │ │ │ │ + ldr r7, [r2, #4]! │ │ │ │ + ldr r1, [r3, #3] │ │ │ │ + ldr r3, [r2, #4] │ │ │ │ + cmp r3, r1 │ │ │ │ + and r3, r7, #3 │ │ │ │ + strgt lr, [r2] │ │ │ │ + strle r8, [r5, #4] │ │ │ │ + strle r1, [r5, #8] │ │ │ │ + cmp r3, #0 │ │ │ │ + beq a2080 <__cxa_atexit@plt+0x95c4c> │ │ │ │ + str r7, [r2] │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a208c <__cxa_atexit@plt+0x95c58> │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r1, [r7, #6] │ │ │ │ + str r0, [r5] │ │ │ │ + str r1, [r5, #4] │ │ │ │ + tst r3, #3 │ │ │ │ + bne a2024 <__cxa_atexit@plt+0x95bf0> │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, ror #1 │ │ │ │ + @ instruction: 0xffffffe8 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a20e4 <__cxa_atexit@plt+0x95cb0> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #40] @ a20f8 <__cxa_atexit@plt+0x95cc4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a20f0 <__cxa_atexit@plt+0x95cbc> │ │ │ │ + b a2008 <__cxa_atexit@plt+0x95bd4> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff34 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a213c <__cxa_atexit@plt+0x95d08> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #40] @ a2150 <__cxa_atexit@plt+0x95d1c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a2148 <__cxa_atexit@plt+0x95d14> │ │ │ │ + b a2008 <__cxa_atexit@plt+0x95bd4> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffedc │ │ │ │ + strdeq ip, [lr, #32] │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a21ac <__cxa_atexit@plt+0x95d78> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a21a4 <__cxa_atexit@plt+0x95d70> │ │ │ │ + ldr r3, [pc, #44] @ a21b4 <__cxa_atexit@plt+0x95d80> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a21b8 <__cxa_atexit@plt+0x95d84> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + strheq ip, [lr, #32] │ │ │ │ + mvneq r7, ip, asr #23 │ │ │ │ + biceq ip, lr, ip, ror r3 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a2214 <__cxa_atexit@plt+0x95de0> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a220c <__cxa_atexit@plt+0x95dd8> │ │ │ │ + ldr r3, [pc, #44] @ a221c <__cxa_atexit@plt+0x95de8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a2220 <__cxa_atexit@plt+0x95dec> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq ip, lr, ip, lsr r3 │ │ │ │ + mvneq r7, r4, ror #22 │ │ │ │ + biceq ip, lr, r8, asr #6 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a227c <__cxa_atexit@plt+0x95e48> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a2274 <__cxa_atexit@plt+0x95e40> │ │ │ │ + ldr r3, [pc, #44] @ a2284 <__cxa_atexit@plt+0x95e50> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a2288 <__cxa_atexit@plt+0x95e54> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r4, asr pc │ │ │ │ + strdeq r7, [r4, #172]! @ 0xac │ │ │ │ + biceq ip, lr, r0, lsl #6 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a22d8 <__cxa_atexit@plt+0x95ea4> │ │ │ │ + ldr r2, [pc, #52] @ a22e0 <__cxa_atexit@plt+0x95eac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #44] @ a22e4 <__cxa_atexit@plt+0x95eb0> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + ldr r9, [r7, #8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + ldr r5, [pc, #28] @ a22e8 <__cxa_atexit@plt+0x95eb4> │ │ │ │ + ldr r5, [pc, r5] │ │ │ │ + add r8, r5, #1 │ │ │ │ + mov r5, r3 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + strheq r7, [r4, #164]! @ 0xa4 │ │ │ │ + mvneq r7, r4, lsr #28 │ │ │ │ + biceq ip, lr, r0, lsr #5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ a230c <__cxa_atexit@plt+0x95ed8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b 165dd24 <__cxa_atexit@plt+0x16518f0> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq ip, lr, ip, ror r2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a2334 <__cxa_atexit@plt+0x95f00> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r9, r7 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + ldrdeq r7, [r4, #208]! @ 0xd0 │ │ │ │ + biceq ip, lr, r4, asr #4 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #12 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a23d0 <__cxa_atexit@plt+0x95f9c> │ │ │ │ + ldr r2, [pc, #128] @ a23d8 <__cxa_atexit@plt+0x95fa4> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r5, #-4] │ │ │ │ + ldr r1, [pc, #120] @ a23dc <__cxa_atexit@plt+0x95fa8> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r5, #-8] │ │ │ │ + str r2, [r5, #-12] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq a23ac <__cxa_atexit@plt+0x95f78> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne a23b8 <__cxa_atexit@plt+0x95f84> │ │ │ │ + ldr r2, [pc, #88] @ a23e0 <__cxa_atexit@plt+0x95fac> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r2, [r3] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a23ac <__cxa_atexit@plt+0x95f78> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + sub r5, r5, #8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #36] @ a23e4 <__cxa_atexit@plt+0x95fb0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + ldr r0, [pc, #28] @ a23e8 <__cxa_atexit@plt+0x95fb4> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + muleq r0, ip, r0 │ │ │ │ + mvneq r7, r8, lsl #20 │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + biceq ip, lr, r4, asr #3 │ │ │ │ + strheq ip, [lr, #24] │ │ │ │ + @ instruction: 0x01cec190 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a2430 <__cxa_atexit@plt+0x95ffc> │ │ │ │ + ldr r3, [pc, #68] @ a2450 <__cxa_atexit@plt+0x9601c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a2448 <__cxa_atexit@plt+0x96014> │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ a2454 <__cxa_atexit@plt+0x96020> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #20] @ a2458 <__cxa_atexit@plt+0x96024> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + biceq ip, lr, ip, asr #2 │ │ │ │ + biceq ip, lr, r0, asr #2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r7, r6 │ │ │ │ + ldr r3, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #36 @ 0x24 │ │ │ │ + cmp r3, r6 │ │ │ │ + bcc a24d8 <__cxa_atexit@plt+0x960a4> │ │ │ │ + ldr r3, [pc, #80] @ a24f0 <__cxa_atexit@plt+0x960bc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #76] @ a24f4 <__cxa_atexit@plt+0x960c0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [pc, #72] @ a24f8 <__cxa_atexit@plt+0x960c4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r2, [r7, #4]! │ │ │ │ + str r8, [r7, #8] │ │ │ │ + mov r2, r7 │ │ │ │ + str r3, [r2, #12]! │ │ │ │ + str r8, [r7, #20] │ │ │ │ + add lr, r7, #24 │ │ │ │ + stm lr, {r1, r2, r7} │ │ │ │ + sub r7, r6, #7 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ a24fc <__cxa_atexit@plt+0x960c8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #36 @ 0x24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xfffffea0 │ │ │ │ + @ instruction: 0xfffffdec │ │ │ │ + mvneq r7, ip, ror #17 │ │ │ │ + biceq ip, lr, r0, asr #1 │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a256c <__cxa_atexit@plt+0x96138> │ │ │ │ + ldr r7, [pc, #92] @ a257c <__cxa_atexit@plt+0x96148> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r5, {r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq a2550 <__cxa_atexit@plt+0x9611c> │ │ │ │ + ldr r2, [pc, #76] @ a2580 <__cxa_atexit@plt+0x9614c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [r8, #3] │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + stmdb r5, {r2, r8} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a2560 <__cxa_atexit@plt+0x9612c> │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a2584 <__cxa_atexit@plt+0x96150> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + biceq ip, lr, ip, lsr r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ a25c0 <__cxa_atexit@plt+0x9618c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r3, r8} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a25b8 <__cxa_atexit@plt+0x96184> │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a2620 <__cxa_atexit@plt+0x961ec> │ │ │ │ + ldr r7, [pc, #52] @ a2634 <__cxa_atexit@plt+0x96200> │ │ │ │ + add r7, pc, r7 │ │ │ │ + stmdb r3, {r7, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq a2614 <__cxa_atexit@plt+0x961e0> │ │ │ │ + mov r7, r8 │ │ │ │ + b a2644 <__cxa_atexit@plt+0x96210> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a2638 <__cxa_atexit@plt+0x96204> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, asr #32 │ │ │ │ + biceq fp, lr, ip, lsl #31 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #88] @ a26a4 <__cxa_atexit@plt+0x96270> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a269c <__cxa_atexit@plt+0x96268> │ │ │ │ + ldr r3, [pc, #68] @ a26a8 <__cxa_atexit@plt+0x96274> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r3, r8} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a269c <__cxa_atexit@plt+0x96268> │ │ │ │ + ldr r3, [pc, #44] @ a26ac <__cxa_atexit@plt+0x96278> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a269c <__cxa_atexit@plt+0x96268> │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, rrx │ │ │ │ + andeq r0, r0, r8, lsr #1 │ │ │ │ + andeq r0, r0, r8, asr #1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #64] @ a2700 <__cxa_atexit@plt+0x962cc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + stm r5, {r3, r8} │ │ │ │ + tst r7, #3 │ │ │ │ + beq a26f8 <__cxa_atexit@plt+0x962c4> │ │ │ │ + ldr r3, [pc, #40] @ a2704 <__cxa_atexit@plt+0x962d0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a26f8 <__cxa_atexit@plt+0x962c4> │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr #32 │ │ │ │ + andeq r0, r0, ip, rrx │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #40] @ a2740 <__cxa_atexit@plt+0x9630c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a2738 <__cxa_atexit@plt+0x96304> │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, lsr r0 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r8, [r5, #4] │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + add r5, r5, #8 │ │ │ │ + b 1b8870c <__cxa_atexit@plt+0x1b7c2d8> │ │ │ │ + biceq fp, lr, ip, lsl #29 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a27b4 <__cxa_atexit@plt+0x96380> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a27ac <__cxa_atexit@plt+0x96378> │ │ │ │ + ldr r3, [pc, #44] @ a27bc <__cxa_atexit@plt+0x96388> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a27c0 <__cxa_atexit@plt+0x9638c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, ip, asr #28 │ │ │ │ + mvneq r7, r4, asr #11 │ │ │ │ + stlexbeq fp, r0, [lr] │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a281c <__cxa_atexit@plt+0x963e8> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a2814 <__cxa_atexit@plt+0x963e0> │ │ │ │ + ldr r3, [pc, #44] @ a2824 <__cxa_atexit@plt+0x963f0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a2828 <__cxa_atexit@plt+0x963f4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r0, asr lr │ │ │ │ + mvneq r7, ip, asr r5 │ │ │ │ + stlexbeq fp, r4, [lr] │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a2884 <__cxa_atexit@plt+0x96450> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a287c <__cxa_atexit@plt+0x96448> │ │ │ │ + ldr r3, [pc, #44] @ a288c <__cxa_atexit@plt+0x96458> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a2890 <__cxa_atexit@plt+0x9645c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r4, asr lr │ │ │ │ + strdeq r7, [r4, #68]! @ 0x44 │ │ │ │ + biceq fp, lr, r4, lsl r6 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a28e8 <__cxa_atexit@plt+0x964b4> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a28e0 <__cxa_atexit@plt+0x964ac> │ │ │ │ + ldr r8, [pc, #40] @ a28f0 <__cxa_atexit@plt+0x964bc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr r3, [pc, #36] @ a28f4 <__cxa_atexit@plt+0x964c0> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + str r3, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + mov r5, r9 │ │ │ │ + b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldrheq r7, [r7, r1]! │ │ │ │ + mvneq r7, ip, lsl #9 │ │ │ │ + biceq fp, lr, r4, asr #28 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, r5, lsl r0 │ │ │ │ + sub r9, r5, #8 │ │ │ │ + cmp fp, r9 │ │ │ │ + bhi a2950 <__cxa_atexit@plt+0x9651c> │ │ │ │ + mov r0, r4 │ │ │ │ + mov r1, r7 │ │ │ │ + bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ + cmp r0, #0 │ │ │ │ + beq a2948 <__cxa_atexit@plt+0x96514> │ │ │ │ + ldr r3, [pc, #44] @ a2958 <__cxa_atexit@plt+0x96524> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r2, [pc, #40] @ a295c <__cxa_atexit@plt+0x96528> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r2, [r5, #-8] │ │ │ │ + str r0, [r5, #-4] │ │ │ │ + add r8, r3, #2 │ │ │ │ + mov r5, r9 │ │ │ │ + b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r4, lsl #28 │ │ │ │ + mvneq r7, r8, lsr #8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a299c <__cxa_atexit@plt+0x96568> │ │ │ │ + ldr r2, [pc, #60] @ a29b8 <__cxa_atexit@plt+0x96584> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a29a4 <__cxa_atexit@plt+0x96570> │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + mov r7, fp │ │ │ │ + b a2ae8 <__cxa_atexit@plt+0x966b4> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a29bc <__cxa_atexit@plt+0x96588> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + strdeq r7, [r4, #48]! @ 0x30 │ │ │ │ + strheq fp, [lr, #216] @ 0xd8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a2a20 <__cxa_atexit@plt+0x965ec> │ │ │ │ + ldr r2, [pc, #76] @ a2a2c <__cxa_atexit@plt+0x965f8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #68] @ a2a30 <__cxa_atexit@plt+0x965fc> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a2a18 <__cxa_atexit@plt+0x965e4> │ │ │ │ + ldr r3, [pc, #44] @ a2a34 <__cxa_atexit@plt+0x96600> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + mvneq r7, r0, lsl #7 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a2a58 <__cxa_atexit@plt+0x96624> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a2a90 <__cxa_atexit@plt+0x9665c> │ │ │ │ + ldr r2, [pc, #40] @ a2aa8 <__cxa_atexit@plt+0x96674> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ a2aac <__cxa_atexit@plt+0x96678> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #8 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + mvneq r7, r0, asr #6 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a2ad4 <__cxa_atexit@plt+0x966a0> │ │ │ │ + str r8, [r5, #-4]! │ │ │ │ + mov r7, fp │ │ │ │ + b a2ae8 <__cxa_atexit@plt+0x966b4> │ │ │ │ + ldr r7, [pc, #8] @ a2ae4 <__cxa_atexit@plt+0x966b0> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r8, lsl #25 │ │ │ │ + mov fp, r7 │ │ │ │ + ldr r1, [pc, #228] @ a2bd8 <__cxa_atexit@plt+0x967a4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #224] @ a2bdc <__cxa_atexit@plt+0x967a8> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r3, [r5] │ │ │ │ + str r1, [r5] │ │ │ │ + ands r7, r3, #3 │ │ │ │ + beq a2b98 <__cxa_atexit@plt+0x96764> │ │ │ │ + cmp r7, #2 │ │ │ │ + bne a2ba4 <__cxa_atexit@plt+0x96770> │ │ │ │ + ldr r7, [r3, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + mov r2, r5 │ │ │ │ + str r0, [r2, #-4]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq a2bb8 <__cxa_atexit@plt+0x96784> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a2afc <__cxa_atexit@plt+0x966c8> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #36 @ 0x24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc a2bc4 <__cxa_atexit@plt+0x96790> │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldr lr, [pc, #144] @ a2be4 <__cxa_atexit@plt+0x967b0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #140] @ a2be8 <__cxa_atexit@plt+0x967b4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [pc, #136] @ a2bec <__cxa_atexit@plt+0x967b8> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #12]! │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r8, [r6, #24] │ │ │ │ + str r1, [r6, #28] │ │ │ │ + str r6, [r6, #32] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #52] @ a2be0 <__cxa_atexit@plt+0x967ac> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #36 @ 0x24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r0, lsl #2 │ │ │ │ + andeq r0, r0, ip, ror #3 │ │ │ │ + strheq r7, [r4, #20]! │ │ │ │ + @ instruction: 0xfffffe70 │ │ │ │ + @ instruction: 0xfffffe08 │ │ │ │ + mvneq r7, r0, lsr r2 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a2c94 <__cxa_atexit@plt+0x96860> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r1, [pc, #184] @ a2cd0 <__cxa_atexit@plt+0x9689c> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r2, r5 │ │ │ │ + str r1, [r2, #-4]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq a2ca8 <__cxa_atexit@plt+0x96874> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a2cb4 <__cxa_atexit@plt+0x96880> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #36 @ 0x24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc a2cbc <__cxa_atexit@plt+0x96888> │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldr lr, [pc, #136] @ a2cd8 <__cxa_atexit@plt+0x968a4> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #132] @ a2cdc <__cxa_atexit@plt+0x968a8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [pc, #128] @ a2ce0 <__cxa_atexit@plt+0x968ac> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #12]! │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r8, [r6, #24] │ │ │ │ + str r1, [r6, #28] │ │ │ │ + str r6, [r6, #32] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #56] @ a2cd4 <__cxa_atexit@plt+0x968a0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mov r7, fp │ │ │ │ + b a2ae8 <__cxa_atexit@plt+0x966b4> │ │ │ │ + mov r6, #36 @ 0x24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + mvneq r7, r4, asr #1 │ │ │ │ + @ instruction: 0xfffffd74 │ │ │ │ + @ instruction: 0xfffffd0c │ │ │ │ + mvneq r7, r4, lsr r1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r2, [r3, #4]! │ │ │ │ + and r1, r7, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a2d5c <__cxa_atexit@plt+0x96928> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #36 @ 0x24 │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc a2d68 <__cxa_atexit@plt+0x96934> │ │ │ │ + ldr lr, [pc, #96] @ a2d78 <__cxa_atexit@plt+0x96944> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r1, [pc, #92] @ a2d7c <__cxa_atexit@plt+0x96948> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r8, [pc, #88] @ a2d80 <__cxa_atexit@plt+0x9694c> │ │ │ │ + ldr r8, [pc, r8] │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r1, r6 │ │ │ │ + str lr, [r1, #12]! │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r8, [r6, #24] │ │ │ │ + str r1, [r6, #28] │ │ │ │ + str r6, [r6, #32] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, fp │ │ │ │ + b a2ae8 <__cxa_atexit@plt+0x966b4> │ │ │ │ + mov r6, #36 @ 0x24 │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffcac │ │ │ │ + @ instruction: 0xfffffc44 │ │ │ │ + mvneq r7, ip, rrx │ │ │ │ + andeq r0, r2, pc │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a2dac <__cxa_atexit@plt+0x96978> │ │ │ │ + stmdb r5, {r8, r9} │ │ │ │ + mov r5, r7 │ │ │ │ + mov r7, fp │ │ │ │ + b a2dc0 <__cxa_atexit@plt+0x9698c> │ │ │ │ + ldr r7, [pc, #8] @ a2dbc <__cxa_atexit@plt+0x96988> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + ldrdeq fp, [lr, #152] @ 0x98 │ │ │ │ + mov fp, r7 │ │ │ │ + ldr r3, [pc, #76] @ a2e18 <__cxa_atexit@plt+0x969e4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r5] │ │ │ │ + and r2, r7, #3 │ │ │ │ + cmp r2, #2 │ │ │ │ + bne a2dfc <__cxa_atexit@plt+0x969c8> │ │ │ │ + ldr r2, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a2e10 <__cxa_atexit@plt+0x969dc> │ │ │ │ + str r7, [r5] │ │ │ │ + b a2dcc <__cxa_atexit@plt+0x96998> │ │ │ │ + ldr r7, [r5, #4] │ │ │ │ + bic r7, r7, #3 │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #8 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, asr r0 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + mov r7, fp │ │ │ │ + b a2dc0 <__cxa_atexit@plt+0x9698c> │ │ │ │ + biceq fp, lr, r8, asr r9 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a2e70 <__cxa_atexit@plt+0x96a3c> │ │ │ │ + ldr r2, [pc, #60] @ a2e8c <__cxa_atexit@plt+0x96a58> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmdb r5, {r2, r7} │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + sub r7, r5, #16 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a2e78 <__cxa_atexit@plt+0x96a44> │ │ │ │ + str r8, [r5, #-12]! │ │ │ │ + mov r7, fp │ │ │ │ + b a30dc <__cxa_atexit@plt+0x96ca8> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a2e90 <__cxa_atexit@plt+0x96a5c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r6, ip, lsl pc │ │ │ │ + biceq fp, lr, r0, lsl r9 │ │ │ │ + biceq fp, lr, r4, ror #14 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a2f18 <__cxa_atexit@plt+0x96ae4> │ │ │ │ + ldr r2, [pc, #108] @ a2f24 <__cxa_atexit@plt+0x96af0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #100] @ a2f28 <__cxa_atexit@plt+0x96af4> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq a2ef8 <__cxa_atexit@plt+0x96ac4> │ │ │ │ + cmp r2, #2 │ │ │ │ + bne a2f00 <__cxa_atexit@plt+0x96acc> │ │ │ │ + ldr r3, [pc, #68] @ a2f2c <__cxa_atexit@plt+0x96af8> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r9, [r7, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #40] @ a2f30 <__cxa_atexit@plt+0x96afc> │ │ │ │ + add r7, pc, r7 │ │ │ │ + sub r5, r3, #8 │ │ │ │ + ldr r0, [pc, #32] @ a2f34 <__cxa_atexit@plt+0x96b00> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, lsl #1 │ │ │ │ + mvneq r6, r8, lsr #29 │ │ │ │ + andeq r0, r0, r8, lsr #1 │ │ │ │ + strdeq fp, [lr, #104] @ 0x68 │ │ │ │ + biceq fp, lr, ip, ror #13 │ │ │ │ + biceq fp, lr, r0, asr #13 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a2f68 <__cxa_atexit@plt+0x96b34> │ │ │ │ + ldr r3, [pc, #48] @ a2f88 <__cxa_atexit@plt+0x96b54> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #2] │ │ │ │ + ldr r9, [r7, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ + ldr r7, [pc, #16] @ a2f80 <__cxa_atexit@plt+0x96b4c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r5, r5, #4 │ │ │ │ + ldr r0, [pc, #8] @ a2f84 <__cxa_atexit@plt+0x96b50> │ │ │ │ + ldr r0, [pc, r0] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0x01ceb690 │ │ │ │ + biceq fp, lr, r4, lsl #13 │ │ │ │ + andeq r0, r0, r8, lsr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a2fac <__cxa_atexit@plt+0x96b78> │ │ │ │ + ldr r3, [pc, r3] │ │ │ │ + add r8, r3, #1 │ │ │ │ + add r5, r5, #4 │ │ │ │ + mov r9, r7 │ │ │ │ + b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ + mvneq r7, ip, asr r1 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, r0, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #12 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a3010 <__cxa_atexit@plt+0x96bdc> │ │ │ │ + ldr r2, [pc, #76] @ a301c <__cxa_atexit@plt+0x96be8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r1, [pc, #68] @ a3020 <__cxa_atexit@plt+0x96bec> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r1, [r3, #-8] │ │ │ │ + str r2, [r3, #-12] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a3008 <__cxa_atexit@plt+0x96bd4> │ │ │ │ + ldr r3, [pc, #44] @ a3024 <__cxa_atexit@plt+0x96bf0> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, ip, asr r0 │ │ │ │ + @ instruction: 0x01e46d90 │ │ │ │ + andeq r0, r0, r8, asr r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a3048 <__cxa_atexit@plt+0x96c14> │ │ │ │ + add r3, pc, r3 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + mov r9, #0 │ │ │ │ + b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a3080 <__cxa_atexit@plt+0x96c4c> │ │ │ │ + ldr r2, [pc, #40] @ a3098 <__cxa_atexit@plt+0x96c64> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ a309c <__cxa_atexit@plt+0x96c68> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #8 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + mvneq r6, r0, asr sp │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + biceq fp, lr, r4, asr r5 │ │ │ │ + andeq r0, r1, r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a30c8 <__cxa_atexit@plt+0x96c94> │ │ │ │ + str r8, [r5, #-4]! │ │ │ │ + mov r7, fp │ │ │ │ + b a30dc <__cxa_atexit@plt+0x96ca8> │ │ │ │ + ldr r7, [pc, #8] @ a30d8 <__cxa_atexit@plt+0x96ca4> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r0, asr #13 │ │ │ │ + mov fp, r7 │ │ │ │ + ldr r1, [pc, #268] @ a31f4 <__cxa_atexit@plt+0x96dc0> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r0, [pc, #264] @ a31f8 <__cxa_atexit@plt+0x96dc4> │ │ │ │ + add r0, pc, r0 │ │ │ │ + ldr r3, [r5] │ │ │ │ + str r1, [r5] │ │ │ │ + ands r7, r3, #3 │ │ │ │ + beq a31b4 <__cxa_atexit@plt+0x96d80> │ │ │ │ + cmp r7, #2 │ │ │ │ + bne a31c0 <__cxa_atexit@plt+0x96d8c> │ │ │ │ + ldr r7, [r3, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + str r3, [r5] │ │ │ │ + mov r2, r5 │ │ │ │ + str r0, [r2, #-4]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq a31d4 <__cxa_atexit@plt+0x96da0> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a30f0 <__cxa_atexit@plt+0x96cbc> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #60 @ 0x3c │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc a31e0 <__cxa_atexit@plt+0x96dac> │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldr r1, [pc, #184] @ a3200 <__cxa_atexit@plt+0x96dcc> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #180] @ a3204 <__cxa_atexit@plt+0x96dd0> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #176] @ a3208 <__cxa_atexit@plt+0x96dd4> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr ip, [r5, #4]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r1, r3, #19 │ │ │ │ + ldr r9, [pc, #156] @ a320c <__cxa_atexit@plt+0x96dd8> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr sl, [pc, #152] @ a3210 <__cxa_atexit@plt+0x96ddc> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #12]! │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #24]! │ │ │ │ + str r7, [r6, #32] │ │ │ │ + str sl, [r6, #36] @ 0x24 │ │ │ │ + add lr, r6, #40 @ 0x28 │ │ │ │ + stm lr, {r0, r2, r9} │ │ │ │ + str r1, [r6, #52] @ 0x34 │ │ │ │ + str r6, [r6, #56] @ 0x38 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #52] @ a31fc <__cxa_atexit@plt+0x96dc8> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mov r6, #60 @ 0x3c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r4, lsr r1 │ │ │ │ + andeq r0, r0, r4, asr r2 │ │ │ │ + @ instruction: 0x01e46b98 │ │ │ │ + @ instruction: 0xfffffcf0 │ │ │ │ + @ instruction: 0xfffffd4c │ │ │ │ + @ instruction: 0xfffffe5c │ │ │ │ + mvneq r6, r4, lsr #24 │ │ │ │ + mvneq r6, r4, lsr #24 │ │ │ │ + biceq fp, lr, r4, ror r5 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a32e4 <__cxa_atexit@plt+0x96eb0> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r1, [pc, #224] @ a3320 <__cxa_atexit@plt+0x96eec> │ │ │ │ + add r1, pc, r1 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r2, r5 │ │ │ │ + str r1, [r2, #-4]! │ │ │ │ + ands r3, r7, #3 │ │ │ │ + beq a32f8 <__cxa_atexit@plt+0x96ec4> │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a3304 <__cxa_atexit@plt+0x96ed0> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #60 @ 0x3c │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc a330c <__cxa_atexit@plt+0x96ed8> │ │ │ │ + ldr r2, [r5] │ │ │ │ + ldr r1, [pc, #176] @ a3328 <__cxa_atexit@plt+0x96ef4> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #172] @ a332c <__cxa_atexit@plt+0x96ef8> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #168] @ a3330 <__cxa_atexit@plt+0x96efc> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr ip, [r5, #4]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r1, r3, #19 │ │ │ │ + ldr r9, [pc, #148] @ a3334 <__cxa_atexit@plt+0x96f00> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr sl, [pc, #144] @ a3338 <__cxa_atexit@plt+0x96f04> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #12]! │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #24]! │ │ │ │ + str r7, [r6, #32] │ │ │ │ + str sl, [r6, #36] @ 0x24 │ │ │ │ + add lr, r6, #40 @ 0x28 │ │ │ │ + stm lr, {r0, r2, r9} │ │ │ │ + str r1, [r6, #52] @ 0x34 │ │ │ │ + str r6, [r6, #56] @ 0x38 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + ldr r7, [pc, #56] @ a3324 <__cxa_atexit@plt+0x96ef0> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r2 │ │ │ │ + bx r0 │ │ │ │ + mov r7, fp │ │ │ │ + b a30dc <__cxa_atexit@plt+0x96ca8> │ │ │ │ + mov r6, #60 @ 0x3c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r5, r2 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + andeq r0, r0, r4, lsl #2 │ │ │ │ + mvneq r6, r4, ror sl │ │ │ │ + @ instruction: 0xfffffbc0 │ │ │ │ + @ instruction: 0xfffffc1c │ │ │ │ + @ instruction: 0xfffffd2c │ │ │ │ + strdeq r6, [r4, #164]! @ 0xa4 │ │ │ │ + strdeq r6, [r4, #164]! @ 0xa4 │ │ │ │ + biceq fp, lr, ip, asr #8 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r2, [r3, #4]! │ │ │ │ + and r1, r7, #3 │ │ │ │ + cmp r1, #2 │ │ │ │ + bne a33e0 <__cxa_atexit@plt+0x96fac> │ │ │ │ + ldr r1, [r4, #804] @ 0x324 │ │ │ │ + add r3, r6, #60 @ 0x3c │ │ │ │ + cmp r1, r3 │ │ │ │ + bcc a33ec <__cxa_atexit@plt+0x96fb8> │ │ │ │ + ldr r1, [pc, #136] @ a33fc <__cxa_atexit@plt+0x96fc8> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr lr, [pc, #132] @ a3400 <__cxa_atexit@plt+0x96fcc> │ │ │ │ + add lr, pc, lr │ │ │ │ + ldr r8, [pc, #128] @ a3404 <__cxa_atexit@plt+0x96fd0> │ │ │ │ + add r8, pc, r8 │ │ │ │ + ldr ip, [r5, #8]! │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + str r1, [r6, #4]! │ │ │ │ + sub r1, r3, #19 │ │ │ │ + ldr r9, [pc, #108] @ a3408 <__cxa_atexit@plt+0x96fd4> │ │ │ │ + ldr r9, [pc, r9] │ │ │ │ + ldr sl, [pc, #104] @ a340c <__cxa_atexit@plt+0x96fd8> │ │ │ │ + ldr sl, [pc, sl] │ │ │ │ + str r7, [r6, #20] │ │ │ │ + str r2, [r6, #8] │ │ │ │ + mov r2, r6 │ │ │ │ + str lr, [r2, #12]! │ │ │ │ + mov r0, r6 │ │ │ │ + str r8, [r0, #24]! │ │ │ │ + str r7, [r6, #32] │ │ │ │ + str sl, [r6, #36] @ 0x24 │ │ │ │ + add lr, r6, #40 @ 0x28 │ │ │ │ + stm lr, {r0, r2, r9} │ │ │ │ + str r1, [r6, #52] @ 0x34 │ │ │ │ + str r6, [r6, #56] @ 0x38 │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + bx ip │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, fp │ │ │ │ + b a30dc <__cxa_atexit@plt+0x96ca8> │ │ │ │ + mov r6, #60 @ 0x3c │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ + @ instruction: 0xfffffac4 │ │ │ │ + @ instruction: 0xfffffb20 │ │ │ │ + @ instruction: 0xfffffc30 │ │ │ │ + strdeq r6, [r4, #152]! @ 0x98 │ │ │ │ + strdeq r6, [r4, #152]! @ 0x98 │ │ │ │ + biceq fp, lr, ip, ror r3 │ │ │ │ + andeq r0, r2, lr │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr │ │ │ │ + sub r7, r5, #12 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a3484 <__cxa_atexit@plt+0x97050> │ │ │ │ + stmdb r5, {r8, r9} │ │ │ │ + and r7, r8, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne a3470 <__cxa_atexit@plt+0x9703c> │ │ │ │ + ldr r3, [pc, #80] @ a3494 <__cxa_atexit@plt+0x97060> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r7, [r8, #2] │ │ │ │ + ldr r2, [r8, #6] │ │ │ │ + str r3, [r5, #-12]! │ │ │ │ + str r2, [r5, #4] │ │ │ │ + tst r7, #3 │ │ │ │ + beq a347c <__cxa_atexit@plt+0x97048> │ │ │ │ + ldr r3, [pc, #52] @ a3498 <__cxa_atexit@plt+0x97064> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + ldr r0, [r5] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #16] @ a349c <__cxa_atexit@plt+0x97068> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, rrx │ │ │ │ + andeq r0, r0, r8, rrx │ │ │ │ + biceq fp, lr, r8, lsl r3 │ │ │ │ + strdeq fp, [lr, #32] │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #12] @ a34c0 <__cxa_atexit@plt+0x9708c> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + biceq fp, lr, ip, asr #5 │ │ │ │ + andeq r0, r0, r2, asr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r7, r7, #3 │ │ │ │ + cmp r7, #2 │ │ │ │ + bne a3544 <__cxa_atexit@plt+0x97110> │ │ │ │ + mov r3, r5 │ │ │ │ + ldr r7, [r3, #4]! │ │ │ │ + ldr r2, [pc, #124] @ a3568 <__cxa_atexit@plt+0x97134> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r1, [r3, #4] │ │ │ │ + add r1, r1, #1 │ │ │ │ + str r2, [r3] │ │ │ │ + str r1, [r3, #4] │ │ │ │ + ands r2, r7, #3 │ │ │ │ + beq a3550 <__cxa_atexit@plt+0x9711c> │ │ │ │ + str r7, [r3] │ │ │ │ + cmp r2, #2 │ │ │ │ + bne a3544 <__cxa_atexit@plt+0x97110> │ │ │ │ + ldr r2, [pc, #84] @ a356c <__cxa_atexit@plt+0x97138> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r3, [r7, #2] │ │ │ │ + ldr r7, [r7, #6] │ │ │ │ + stm r5, {r2, r7} │ │ │ │ + tst r3, #3 │ │ │ │ + beq a355c <__cxa_atexit@plt+0x97128> │ │ │ │ + ldr r7, [pc, #60] @ a3570 <__cxa_atexit@plt+0x9713c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r8, [r3, #3] │ │ │ │ + str r7, [r5] │ │ │ │ + mov r7, r3 │ │ │ │ + b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ + ldr r0, [r5, #12]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r3] │ │ │ │ + mov r7, r3 │ │ │ │ + bx r0 │ │ │ │ + muleq r0, r0, r0 │ │ │ │ + @ instruction: 0xffffff90 │ │ │ │ + @ instruction: 0xffffff98 │ │ │ │ + biceq fp, lr, ip, lsl r2 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + str r7, [r5] │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a35c8 <__cxa_atexit@plt+0x97194> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #56] @ a35dc <__cxa_atexit@plt+0x971a8> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + str r2, [r5, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a35d4 <__cxa_atexit@plt+0x971a0> │ │ │ │ + ldr r3, [pc, #36] @ a35e0 <__cxa_atexit@plt+0x971ac> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r8, [r7, #3] │ │ │ │ + str r3, [r5] │ │ │ │ + b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ + ldr r0, [r5, #8]! │ │ │ │ + ldr r7, [r5, #-4] │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + bx r0 │ │ │ │ + @ instruction: 0xffffff04 │ │ │ │ + @ instruction: 0xffffff10 │ │ │ │ + andeq r0, r1, r0 │ │ │ │ + andeq r0, r0, r1, lsl r0 │ │ │ │ + mov r3, r5 │ │ │ │ + sub r5, r5, #8 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a367c <__cxa_atexit@plt+0x97248> │ │ │ │ + str r7, [r3, #-4] │ │ │ │ + ldr r2, [pc, #156] @ a36a4 <__cxa_atexit@plt+0x97270> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + ldr r7, [r7, #8] │ │ │ │ + str r2, [r3, #-8] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + sub r8, r7, #1 │ │ │ │ + add r3, r6, #24 │ │ │ │ + cmp r2, r3 │ │ │ │ + bcc a3688 <__cxa_atexit@plt+0x97254> │ │ │ │ + cmp r8, #1 │ │ │ │ + bne a363c <__cxa_atexit@plt+0x97208> │ │ │ │ + ldr r7, [pc, #116] @ a36a8 <__cxa_atexit@plt+0x97274> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r7, r7, #2 │ │ │ │ + b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ + ldr r7, [pc, #108] @ a36b0 <__cxa_atexit@plt+0x9727c> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r6, #4]! │ │ │ │ + ldr r7, [pc, #100] @ a36b4 <__cxa_atexit@plt+0x97280> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + add r7, r7, #1 │ │ │ │ + add r7, r7, #256 @ 0x100 │ │ │ │ + ldr r2, [pc, #88] @ a36b8 <__cxa_atexit@plt+0x97284> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + str r8, [r6, #8] │ │ │ │ + str r2, [r6, #12] │ │ │ │ + str r7, [r6, #16] │ │ │ │ + str r6, [r6, #20] │ │ │ │ + sub r7, r3, #6 │ │ │ │ + mov r6, r3 │ │ │ │ + b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #28] @ a36ac <__cxa_atexit@plt+0x97278> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r6, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r6, [r4, #828] @ 0x33c │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + mvneq r6, r4, ror #14 │ │ │ │ + biceq fp, lr, r8, ror r1 │ │ │ │ + biceq fp, lr, ip, lsr #2 │ │ │ │ + @ instruction: 0xffffffa4 │ │ │ │ + mvneq r6, r8, ror #14 │ │ │ │ + mvneq r6, r4, lsr r7 │ │ │ │ + andeq r0, r1, r4 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r7, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #24 │ │ │ │ + cmp r7, r6 │ │ │ │ + bcc a373c <__cxa_atexit@plt+0x97308> │ │ │ │ + cmp r8, #1 │ │ │ │ + bne a36fc <__cxa_atexit@plt+0x972c8> │ │ │ │ + ldr r7, [pc, #104] @ a3754 <__cxa_atexit@plt+0x97320> │ │ │ │ + add r7, pc, r7 │ │ │ │ + add r7, r7, #2 │ │ │ │ + ldr r0, [r5] │ │ │ │ + mov r6, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #88] @ a375c <__cxa_atexit@plt+0x97328> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r2, [pc, #84] @ a3760 <__cxa_atexit@plt+0x9732c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + add r2, r2, #1 │ │ │ │ + add r2, r2, #256 @ 0x100 │ │ │ │ + ldr r0, [r5] │ │ │ │ + str r7, [r3, #4]! │ │ │ │ + ldr r7, [pc, #64] @ a3764 <__cxa_atexit@plt+0x97330> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + str r8, [r3, #8] │ │ │ │ + str r7, [r3, #12] │ │ │ │ + str r2, [r3, #16] │ │ │ │ + str r3, [r3, #20] │ │ │ │ + sub r7, r6, #6 │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ a3758 <__cxa_atexit@plt+0x97324> │ │ │ │ + add r7, pc, r7 │ │ │ │ + mov r3, #24 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + str r3, [r4, #828] @ 0x33c │ │ │ │ + bx r0 │ │ │ │ + biceq fp, lr, r0, asr #1 │ │ │ │ + biceq fp, lr, r8, ror r0 │ │ │ │ + @ instruction: 0xfffffee4 │ │ │ │ + mvneq r6, ip, lsr #13 │ │ │ │ + mvneq r6, r0, ror r6 │ │ │ │ + biceq fp, lr, r4, asr #2 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r1, r0, lsl r0 │ │ │ │ + sub r3, r5, #16 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a37b8 <__cxa_atexit@plt+0x97384> │ │ │ │ + ldr r2, [pc, #76] @ a37d4 <__cxa_atexit@plt+0x973a0> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-12]! │ │ │ │ + ldr r2, [pc, #60] @ a37d8 <__cxa_atexit@plt+0x973a4> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + sub r7, r3, #8 │ │ │ │ + cmp fp, r7 │ │ │ │ + bhi a37c0 <__cxa_atexit@plt+0x9738c> │ │ │ │ + str r8, [r5, #-16]! │ │ │ │ + mov r7, fp │ │ │ │ + b a2ae8 <__cxa_atexit@plt+0x966b4> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + ldr r7, [pc, #20] @ a37dc <__cxa_atexit@plt+0x973a8> │ │ │ │ + add r7, pc, r7 │ │ │ │ + ldr r0, [r4, #-8] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r0, rrx │ │ │ │ + ldrdeq r6, [r4, #80]! @ 0x50 │ │ │ │ + strexbeq sl, ip, [lr] │ │ │ │ + biceq fp, lr, ip, asr #1 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r1, lr, lsl r0 │ │ │ │ + and r3, r7, #3 │ │ │ │ + cmp r3, #2 │ │ │ │ + bne a384c <__cxa_atexit@plt+0x97418> │ │ │ │ + mov r3, r7 │ │ │ │ + ldr r7, [r7, #2] │ │ │ │ + ldr r3, [r3, #6] │ │ │ │ + ldr r2, [pc, #112] @ a387c <__cxa_atexit@plt+0x97448> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r3, [r5] │ │ │ │ + mov r3, r5 │ │ │ │ + str r2, [r3, #-4]! │ │ │ │ + tst r7, #3 │ │ │ │ + beq a3860 <__cxa_atexit@plt+0x9742c> │ │ │ │ + ldr r2, [pc, #88] @ a3880 <__cxa_atexit@plt+0x9744c> │ │ │ │ + add r2, pc, r2 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + ldr r8, [r5] │ │ │ │ + stmda r5, {r2, r9} │ │ │ │ + tst r8, #3 │ │ │ │ + beq a386c <__cxa_atexit@plt+0x97438> │ │ │ │ + ldr r7, [pc, #64] @ a3884 <__cxa_atexit@plt+0x97450> │ │ │ │ + add r7, pc, r7 │ │ │ │ + str r7, [r5] │ │ │ │ + b a1f94 <__cxa_atexit@plt+0x95b60> │ │ │ │ + ldr r7, [pc, #52] @ a3888 <__cxa_atexit@plt+0x97454> │ │ │ │ + ldr r7, [pc, r7] │ │ │ │ + ldr r0, [r7] │ │ │ │ + add r5, r5, #4 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r7] │ │ │ │ + mov r5, r3 │ │ │ │ + bx r0 │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r4, lsl #1 │ │ │ │ + strheq r0, [r0], -ip │ │ │ │ + andeq r0, r0, r4, asr #1 │ │ │ │ + mvneq r6, r8, lsr #17 │ │ │ │ + andeq r0, r0, r1 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #60] @ a38d8 <__cxa_atexit@plt+0x974a4> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r7, #3] │ │ │ │ + mov r7, r5 │ │ │ │ + ldr r8, [r7, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + str r9, [r7] │ │ │ │ + tst r8, #3 │ │ │ │ + beq a38cc <__cxa_atexit@plt+0x97498> │ │ │ │ + ldr r5, [pc, #28] @ a38dc <__cxa_atexit@plt+0x974a8> │ │ │ │ + add r5, pc, r5 │ │ │ │ + str r5, [r7] │ │ │ │ + mov r5, r7 │ │ │ │ + b a1f94 <__cxa_atexit@plt+0x95b60> │ │ │ │ + ldr r0, [r8] │ │ │ │ + mov r7, r8 │ │ │ │ + bx r0 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + andeq r0, r0, r8, asr #32 │ │ │ │ + andeq r0, r0, r1, lsr #32 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + ldr r3, [pc, #16] @ a3900 <__cxa_atexit@plt+0x974cc> │ │ │ │ + add r3, pc, r3 │ │ │ │ + ldr r9, [r5, #4]! │ │ │ │ + str r3, [r5] │ │ │ │ + mov r8, r7 │ │ │ │ + b a1f94 <__cxa_atexit@plt+0x95b60> │ │ │ │ + andeq r0, r0, r8, lsl r0 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + andeq r0, r0, lr, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + add r6, r6, #8 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a3938 <__cxa_atexit@plt+0x97504> │ │ │ │ + ldr r2, [pc, #40] @ a3950 <__cxa_atexit@plt+0x9751c> │ │ │ │ + ldr r2, [pc, r2] │ │ │ │ + stmib r3, {r2, r7} │ │ │ │ + ldr r0, [r5, #4]! │ │ │ │ + sub r7, r6, #3 │ │ │ │ + bx r0 │ │ │ │ + ldr r3, [pc, #20] @ a3954 <__cxa_atexit@plt+0x97520> │ │ │ │ + add r3, pc, r3 │ │ │ │ + mov r2, #8 │ │ │ │ + str r2, [r4, #828] @ 0x33c │ │ │ │ + str r3, [r5] │ │ │ │ + b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ + @ instruction: 0x01e46498 │ │ │ │ + @ instruction: 0xffffffc8 │ │ │ │ + biceq sl, lr, r4, asr #30 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + sub r3, r5, #8 │ │ │ │ + cmp fp, r3 │ │ │ │ + bhi a3990 <__cxa_atexit@plt+0x9755c> │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ + ldr r1, [pc, #24] @ a3998 <__cxa_atexit@plt+0x97564> │ │ │ │ + ldr r1, [pc, r1] │ │ │ │ + stmdb r5, {r1, r7} │ │ │ │ + mov r5, r3 │ │ │ │ + mov r7, r2 │ │ │ │ + b a4ef8 <__cxa_atexit@plt+0x98ac4> │ │ │ │ + ldr r0, [r4, #-12] │ │ │ │ + bx r0 │ │ │ │ + mvneq r6, ip, ror #7 │ │ │ │ + biceq sl, lr, r0, ror #29 │ │ │ │ + andeq r0, r0, r2 │ │ │ │ + andeq r0, r1, r2, lsl r0 │ │ │ │ + mov r3, r6 │ │ │ │ + mov r6, r5 │ │ │ │ + sub r5, r5, #4 │ │ │ │ + cmp fp, r5 │ │ │ │ + bhi a3a08 <__cxa_atexit@plt+0x975d4> │ │ │ │ + ldr r6, [pc, #108] @ a3a30 <__cxa_atexit@plt+0x975fc> │ │ │ │ + add r6, pc, r6 │ │ │ │ + ldr r8, [r7, #8] │ │ │ │ + ldr r9, [r7, #12] │ │ │ │ + ldr r2, [r4, #804] @ 0x324 │ │ │ │ + str r6, [r5] │ │ │ │ + add r6, r3, #16 │ │ │ │ + cmp r2, r6 │ │ │ │ + bcc a3a18 <__cxa_atexit@plt+0x975e4> │ │ │ │ + ldr r1, [pc, #80] @ a3a38 <__cxa_atexit@plt+0x97604> │ │ │ │ + add r1, pc, r1 │ │ │ │ + ldr r2, [pc, #76] @ a3a3c <__cxa_atexit@plt+0x97608> │ │ │ │ + add r2, pc, r2 │ │ │ │ + str r1, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9aadc <__cxa_atexit@plt+0x8e6a8> │ │ │ │ + ldr r7, [pc, #20] @ a3a34 <__cxa_atexit@plt+0x97600> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - biceq r3, pc, ip, asr #6 │ │ │ │ + biceq sl, lr, r0, asr #19 │ │ │ │ @ instruction: 0xffffe3ec │ │ │ │ - @ instruction: 0x01b7ed39 │ │ │ │ - strheq r3, [pc, #108] @ 9ab5c <__cxa_atexit@plt+0x8e728> │ │ │ │ + @ instruction: 0x01b76054 │ │ │ │ + biceq sl, lr, r0, lsr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r9, [pc, #12] @ 9ab08 <__cxa_atexit@plt+0x8e6d4> │ │ │ │ + ldr r9, [pc, #12] @ a3a60 <__cxa_atexit@plt+0x9762c> │ │ │ │ add r9, pc, r9 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - strheq r3, [pc, #96] @ 9ab70 <__cxa_atexit@plt+0x8e73c> │ │ │ │ - biceq r3, pc, r0, ror r4 @ │ │ │ │ + biceq sl, lr, r4, lsr #26 │ │ │ │ + biceq sl, lr, r4, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9ab44 <__cxa_atexit@plt+0x8e710> │ │ │ │ - ldr r3, [pc, #44] @ 9ab5c <__cxa_atexit@plt+0x8e728> │ │ │ │ + bhi a3a9c <__cxa_atexit@plt+0x97668> │ │ │ │ + ldr r3, [pc, #44] @ a3ab4 <__cxa_atexit@plt+0x97680> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b 99e68 <__cxa_atexit@plt+0x8da34> │ │ │ │ - ldr r7, [pc, #20] @ 9ab60 <__cxa_atexit@plt+0x8e72c> │ │ │ │ + b a2dc0 <__cxa_atexit@plt+0x9698c> │ │ │ │ + ldr r7, [pc, #20] @ a3ab8 <__cxa_atexit@plt+0x97684> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #16] @ 9ab64 <__cxa_atexit@plt+0x8e730> │ │ │ │ + ldr r9, [pc, #16] @ a3abc <__cxa_atexit@plt+0x97688> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, pc, r4, asr r4 @ │ │ │ │ - biceq r3, pc, r4, ror r6 @ │ │ │ │ - biceq r3, pc, r0, lsr r4 @ │ │ │ │ + biceq sl, lr, r8, asr #21 │ │ │ │ + biceq sl, lr, r8, ror #25 │ │ │ │ + biceq sl, lr, r4, lsr #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9abc8 <__cxa_atexit@plt+0x8e794> │ │ │ │ - ldr r2, [pc, #76] @ 9abd4 <__cxa_atexit@plt+0x8e7a0> │ │ │ │ + bhi a3b20 <__cxa_atexit@plt+0x976ec> │ │ │ │ + ldr r2, [pc, #76] @ a3b2c <__cxa_atexit@plt+0x976f8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r3, #-8] │ │ │ │ str r1, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9abc0 <__cxa_atexit@plt+0x8e78c> │ │ │ │ - ldr r2, [pc, #48] @ 9abd8 <__cxa_atexit@plt+0x8e7a4> │ │ │ │ + beq a3b18 <__cxa_atexit@plt+0x976e4> │ │ │ │ + ldr r2, [pc, #48] @ a3b30 <__cxa_atexit@plt+0x976fc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r8, [r3, #-4] │ │ │ │ str r2, [r3, #-8] │ │ │ │ str r1, [r3, #-4] │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ @@ -145897,211 +155071,211 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 9ac04 <__cxa_atexit@plt+0x8e7d0> │ │ │ │ + ldr r3, [pc, #24] @ a3b5c <__cxa_atexit@plt+0x97728> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9ac48 <__cxa_atexit@plt+0x8e814> │ │ │ │ + bcc a3ba0 <__cxa_atexit@plt+0x9776c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ 9ac54 <__cxa_atexit@plt+0x8e820> │ │ │ │ + ldr r1, [pc, #32] @ a3bac <__cxa_atexit@plt+0x97778> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r7, r2, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r1, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - @ instruction: 0x01e4f194 │ │ │ │ - biceq r3, pc, r4, lsr r6 @ │ │ │ │ + mvneq r6, r4, lsr r2 │ │ │ │ + biceq sl, lr, r8, lsr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9acfc <__cxa_atexit@plt+0x8e8c8> │ │ │ │ + bhi a3c54 <__cxa_atexit@plt+0x97820> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9ad04 <__cxa_atexit@plt+0x8e8d0> │ │ │ │ - ldr lr, [pc, #160] @ 9ad30 <__cxa_atexit@plt+0x8e8fc> │ │ │ │ + bcc a3c5c <__cxa_atexit@plt+0x97828> │ │ │ │ + ldr lr, [pc, #160] @ a3c88 <__cxa_atexit@plt+0x97854> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #156] @ 9ad34 <__cxa_atexit@plt+0x8e900> │ │ │ │ + ldr r0, [pc, #156] @ a3c8c <__cxa_atexit@plt+0x97858> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r6, [pc, #140] @ 9ad38 <__cxa_atexit@plt+0x8e904> │ │ │ │ + ldr r6, [pc, #140] @ a3c90 <__cxa_atexit@plt+0x9785c> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r2, [r9, #20] │ │ │ │ str r0, [r9, #24] │ │ │ │ str r2, [r9, #8] │ │ │ │ mov r8, r9 │ │ │ │ str r6, [r8, #12]! │ │ │ │ add r6, r9, #40 @ 0x28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9ad18 <__cxa_atexit@plt+0x8e8e4> │ │ │ │ - ldr r1, [pc, #100] @ 9ad40 <__cxa_atexit@plt+0x8e90c> │ │ │ │ + bcc a3c70 <__cxa_atexit@plt+0x9783c> │ │ │ │ + ldr r1, [pc, #100] @ a3c98 <__cxa_atexit@plt+0x97864> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #96] @ 9ad44 <__cxa_atexit@plt+0x8e910> │ │ │ │ + ldr r2, [pc, #96] @ a3c9c <__cxa_atexit@plt+0x97868> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r3, #32]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b 9ad0c <__cxa_atexit@plt+0x8e8d8> │ │ │ │ + b a3c64 <__cxa_atexit@plt+0x97830> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 9ad3c <__cxa_atexit@plt+0x8e908> │ │ │ │ + ldr r7, [pc, #28] @ a3c94 <__cxa_atexit@plt+0x97860> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - ldrdeq pc, [r4, #12]! │ │ │ │ + mvneq r6, ip, ror r1 │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - strdeq r3, [pc, #4] @ 9ad48 <__cxa_atexit@plt+0x8e914> │ │ │ │ + biceq sl, lr, r8, ror #14 │ │ │ │ @ instruction: 0xffffe1a0 │ │ │ │ - @ instruction: 0x01b7eaed │ │ │ │ - biceq r3, pc, ip, lsl r5 @ │ │ │ │ + @ instruction: 0x01b75e08 │ │ │ │ + @ instruction: 0x01ceab90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 9bab8 <__cxa_atexit@plt+0x8f684> │ │ │ │ - biceq r3, pc, r4, lsl #10 │ │ │ │ + b a4a10 <__cxa_atexit@plt+0x985dc> │ │ │ │ + biceq sl, lr, r8, ror fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 9bab8 <__cxa_atexit@plt+0x8f684> │ │ │ │ - biceq r3, pc, ip, ror #9 │ │ │ │ + b a4a10 <__cxa_atexit@plt+0x985dc> │ │ │ │ + biceq sl, lr, r0, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9addc <__cxa_atexit@plt+0x8e9a8> │ │ │ │ + bhi a3d34 <__cxa_atexit@plt+0x97900> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9ade8 <__cxa_atexit@plt+0x8e9b4> │ │ │ │ - ldr r2, [pc, #76] @ 9adf8 <__cxa_atexit@plt+0x8e9c4> │ │ │ │ + bcc a3d40 <__cxa_atexit@plt+0x9790c> │ │ │ │ + ldr r2, [pc, #76] @ a3d50 <__cxa_atexit@plt+0x9791c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 9adfc <__cxa_atexit@plt+0x8e9c8> │ │ │ │ + ldr r1, [pc, #72] @ a3d54 <__cxa_atexit@plt+0x97920> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ 9ae00 <__cxa_atexit@plt+0x8e9cc> │ │ │ │ + ldr r8, [pc, #56] @ a3d58 <__cxa_atexit@plt+0x97924> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ - mvneq lr, r0, asr #31 │ │ │ │ - @ instruction: 0x01b7ea1f │ │ │ │ + mvneq r6, r0, rrx │ │ │ │ + @ instruction: 0x01b75d3a │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9ae38 <__cxa_atexit@plt+0x8ea04> │ │ │ │ + bhi a3d90 <__cxa_atexit@plt+0x9795c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 9ae40 <__cxa_atexit@plt+0x8ea0c> │ │ │ │ + ldr r1, [pc, #24] @ a3d98 <__cxa_atexit@plt+0x97964> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 9aea0 <__cxa_atexit@plt+0x8ea6c> │ │ │ │ + b a3df8 <__cxa_atexit@plt+0x979c4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, ip, asr #30 │ │ │ │ + mvneq r5, ip, ror #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 9aea0 <__cxa_atexit@plt+0x8ea6c> │ │ │ │ + b a3df8 <__cxa_atexit@plt+0x979c4> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 9aea0 <__cxa_atexit@plt+0x8ea6c> │ │ │ │ + b a3df8 <__cxa_atexit@plt+0x979c4> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 9aea0 <__cxa_atexit@plt+0x8ea6c> │ │ │ │ + b a3df8 <__cxa_atexit@plt+0x979c4> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 9aea0 <__cxa_atexit@plt+0x8ea6c> │ │ │ │ + b a3df8 <__cxa_atexit@plt+0x979c4> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9af20 <__cxa_atexit@plt+0x8eaec> │ │ │ │ - ldr r2, [pc, #116] @ 9af2c <__cxa_atexit@plt+0x8eaf8> │ │ │ │ + bhi a3e78 <__cxa_atexit@plt+0x97a44> │ │ │ │ + ldr r2, [pc, #116] @ a3e84 <__cxa_atexit@plt+0x97a50> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 9aef8 <__cxa_atexit@plt+0x8eac4> │ │ │ │ + beq a3e50 <__cxa_atexit@plt+0x97a1c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9af04 <__cxa_atexit@plt+0x8ead0> │ │ │ │ - ldr r2, [pc, #84] @ 9af30 <__cxa_atexit@plt+0x8eafc> │ │ │ │ + bne a3e5c <__cxa_atexit@plt+0x97a28> │ │ │ │ + ldr r2, [pc, #84] @ a3e88 <__cxa_atexit@plt+0x97a54> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r1, [r3, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9af18 <__cxa_atexit@plt+0x8eae4> │ │ │ │ - b 9af98 <__cxa_atexit@plt+0x8eb64> │ │ │ │ + beq a3e70 <__cxa_atexit@plt+0x97a3c> │ │ │ │ + b a3ef0 <__cxa_atexit@plt+0x97abc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r3, #-8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ @@ -146113,230 +155287,230 @@ │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9af70 <__cxa_atexit@plt+0x8eb3c> │ │ │ │ - ldr r3, [pc, #60] @ 9af8c <__cxa_atexit@plt+0x8eb58> │ │ │ │ + bne a3ec8 <__cxa_atexit@plt+0x97a94> │ │ │ │ + ldr r3, [pc, #60] @ a3ee4 <__cxa_atexit@plt+0x97ab0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r2, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9af84 <__cxa_atexit@plt+0x8eb50> │ │ │ │ - b 9af98 <__cxa_atexit@plt+0x8eb64> │ │ │ │ + beq a3edc <__cxa_atexit@plt+0x97aa8> │ │ │ │ + b a3ef0 <__cxa_atexit@plt+0x97abc> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r3, r2 │ │ │ │ - bcc 9b070 <__cxa_atexit@plt+0x8ec3c> │ │ │ │ + bcc a3fc8 <__cxa_atexit@plt+0x97b94> │ │ │ │ ldmib r5, {r0, r1} │ │ │ │ add lr, r6, #16 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r3, #59 @ 0x3b │ │ │ │ - bgt 9afe4 <__cxa_atexit@plt+0x8ebb0> │ │ │ │ + bgt a3f3c <__cxa_atexit@plt+0x97b08> │ │ │ │ cmp r3, #10 │ │ │ │ - beq 9b034 <__cxa_atexit@plt+0x8ec00> │ │ │ │ + beq a3f8c <__cxa_atexit@plt+0x97b58> │ │ │ │ cmp r3, #38 @ 0x26 │ │ │ │ - bne 9b008 <__cxa_atexit@plt+0x8ebd4> │ │ │ │ - ldr r2, [pc, #168] @ 9b080 <__cxa_atexit@plt+0x8ec4c> │ │ │ │ + bne a3f60 <__cxa_atexit@plt+0x97b2c> │ │ │ │ + ldr r2, [pc, #168] @ a3fd8 <__cxa_atexit@plt+0x97ba4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #164] @ 9b084 <__cxa_atexit@plt+0x8ec50> │ │ │ │ + ldr r8, [pc, #164] @ a3fdc <__cxa_atexit@plt+0x97ba8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 9b058 <__cxa_atexit@plt+0x8ec24> │ │ │ │ + b a3fb0 <__cxa_atexit@plt+0x97b7c> │ │ │ │ cmp r3, #60 @ 0x3c │ │ │ │ - beq 9b048 <__cxa_atexit@plt+0x8ec14> │ │ │ │ + beq a3fa0 <__cxa_atexit@plt+0x97b6c> │ │ │ │ cmp r3, #62 @ 0x3e │ │ │ │ - bne 9b008 <__cxa_atexit@plt+0x8ebd4> │ │ │ │ - ldr r2, [pc, #164] @ 9b0a0 <__cxa_atexit@plt+0x8ec6c> │ │ │ │ + bne a3f60 <__cxa_atexit@plt+0x97b2c> │ │ │ │ + ldr r2, [pc, #164] @ a3ff8 <__cxa_atexit@plt+0x97bc4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #160] @ 9b0a4 <__cxa_atexit@plt+0x8ec70> │ │ │ │ + ldr r8, [pc, #160] @ a3ffc <__cxa_atexit@plt+0x97bc8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 9b058 <__cxa_atexit@plt+0x8ec24> │ │ │ │ - ldr lr, [pc, #120] @ 9b088 <__cxa_atexit@plt+0x8ec54> │ │ │ │ + b a3fb0 <__cxa_atexit@plt+0x97b7c> │ │ │ │ + ldr lr, [pc, #120] @ a3fe0 <__cxa_atexit@plt+0x97bac> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [pc, #116] @ 9b08c <__cxa_atexit@plt+0x8ec58> │ │ │ │ + ldr r3, [pc, #116] @ a3fe4 <__cxa_atexit@plt+0x97bb0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r0, r1, r3, r7, r9} │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #84] @ 9b090 <__cxa_atexit@plt+0x8ec5c> │ │ │ │ + ldr r2, [pc, #84] @ a3fe8 <__cxa_atexit@plt+0x97bb4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #80] @ 9b094 <__cxa_atexit@plt+0x8ec60> │ │ │ │ + ldr r8, [pc, #80] @ a3fec <__cxa_atexit@plt+0x97bb8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b 9b058 <__cxa_atexit@plt+0x8ec24> │ │ │ │ - ldr r2, [pc, #72] @ 9b098 <__cxa_atexit@plt+0x8ec64> │ │ │ │ + b a3fb0 <__cxa_atexit@plt+0x97b7c> │ │ │ │ + ldr r2, [pc, #72] @ a3ff0 <__cxa_atexit@plt+0x97bbc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #68] @ 9b09c <__cxa_atexit@plt+0x8ec68> │ │ │ │ + ldr r8, [pc, #68] @ a3ff4 <__cxa_atexit@plt+0x97bc0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r0, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r2, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - @ instruction: 0x01b7e817 │ │ │ │ + @ instruction: 0x01b75b32 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - mvneq lr, r4, lsl #27 │ │ │ │ + mvneq r5, r4, lsr #28 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - @ instruction: 0x01b7e7b9 │ │ │ │ + @ instruction: 0x01b75ad4 │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ - @ instruction: 0x01b7e79a │ │ │ │ + @ instruction: 0x01b75ab5 │ │ │ │ @ instruction: 0xfffffe88 │ │ │ │ - @ instruction: 0x01b7e7e9 │ │ │ │ - strheq r3, [pc, #28] @ 9b0cc <__cxa_atexit@plt+0x8ec98> │ │ │ │ + @ instruction: 0x01b75b04 │ │ │ │ + biceq sl, lr, r0, lsr r8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9b0f4 <__cxa_atexit@plt+0x8ecc0> │ │ │ │ - ldr r2, [pc, #52] @ 9b100 <__cxa_atexit@plt+0x8eccc> │ │ │ │ + bhi a404c <__cxa_atexit@plt+0x97c18> │ │ │ │ + ldr r2, [pc, #52] @ a4058 <__cxa_atexit@plt+0x97c24> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r0, r1} │ │ │ │ tst r7, #3 │ │ │ │ - beq 9b0ec <__cxa_atexit@plt+0x8ecb8> │ │ │ │ - b 9b110 <__cxa_atexit@plt+0x8ecdc> │ │ │ │ + beq a4044 <__cxa_atexit@plt+0x97c10> │ │ │ │ + b a4068 <__cxa_atexit@plt+0x97c34> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r3, pc, r0, ror #2 │ │ │ │ + ldrdeq sl, [lr, #116] @ 0x74 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 9b170 <__cxa_atexit@plt+0x8ed3c> │ │ │ │ + bne a40c8 <__cxa_atexit@plt+0x97c94> │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9b1a0 <__cxa_atexit@plt+0x8ed6c> │ │ │ │ - ldr r1, [pc, #128] @ 9b1c0 <__cxa_atexit@plt+0x8ed8c> │ │ │ │ + bcc a40f8 <__cxa_atexit@plt+0x97cc4> │ │ │ │ + ldr r1, [pc, #128] @ a4118 <__cxa_atexit@plt+0x97ce4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #124] @ 9b1c4 <__cxa_atexit@plt+0x8ed90> │ │ │ │ + ldr r0, [pc, #124] @ a411c <__cxa_atexit@plt+0x97ce8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r3, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ str r9, [r9, #20] │ │ │ │ add r5, r5, #12 │ │ │ │ sub r3, r6, #3 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ - b 9aea0 <__cxa_atexit@plt+0x8ea6c> │ │ │ │ + b a3df8 <__cxa_atexit@plt+0x979c4> │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9b1ac <__cxa_atexit@plt+0x8ed78> │ │ │ │ - ldr r1, [pc, #52] @ 9b1b8 <__cxa_atexit@plt+0x8ed84> │ │ │ │ + bcc a4104 <__cxa_atexit@plt+0x97cd0> │ │ │ │ + ldr r1, [pc, #52] @ a4110 <__cxa_atexit@plt+0x97cdc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #48] @ 9b1bc <__cxa_atexit@plt+0x8ed88> │ │ │ │ + ldr r8, [pc, #48] @ a4114 <__cxa_atexit@plt+0x97ce0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r3, [r9, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbcc │ │ │ │ - @ instruction: 0x01b7e654 │ │ │ │ + @ instruction: 0x01b7596f │ │ │ │ @ instruction: 0xfffffc40 │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ - @ instruction: 0x01cf309c │ │ │ │ + biceq sl, lr, r0, lsl r7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9b218 <__cxa_atexit@plt+0x8ede4> │ │ │ │ - ldr r3, [pc, #56] @ 9b228 <__cxa_atexit@plt+0x8edf4> │ │ │ │ + bcc a4170 <__cxa_atexit@plt+0x97d3c> │ │ │ │ + ldr r3, [pc, #56] @ a4180 <__cxa_atexit@plt+0x97d4c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #40] @ 9b22c <__cxa_atexit@plt+0x8edf8> │ │ │ │ + ldr r8, [pc, #40] @ a4184 <__cxa_atexit@plt+0x97d50> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - @ instruction: 0x01b7e5cb │ │ │ │ + @ instruction: 0x01b758e6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ 9b248 <__cxa_atexit@plt+0x8ee14> │ │ │ │ + ldr r8, [pc, #4] @ a41a0 <__cxa_atexit@plt+0x97d6c> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b7e5c0 │ │ │ │ + @ instruction: 0x01b758db │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9b2c8 <__cxa_atexit@plt+0x8ee94> │ │ │ │ + bhi a4220 <__cxa_atexit@plt+0x97dec> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9b2d4 <__cxa_atexit@plt+0x8eea0> │ │ │ │ - ldr lr, [pc, #88] @ 9b2e4 <__cxa_atexit@plt+0x8eeb0> │ │ │ │ + bcc a422c <__cxa_atexit@plt+0x97df8> │ │ │ │ + ldr lr, [pc, #88] @ a423c <__cxa_atexit@plt+0x97e08> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #84] @ 9b2e8 <__cxa_atexit@plt+0x8eeb4> │ │ │ │ + ldr r1, [pc, #84] @ a4240 <__cxa_atexit@plt+0x97e0c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr sl, [pc, #68] @ 9b2ec <__cxa_atexit@plt+0x8eeb8> │ │ │ │ + ldr sl, [pc, #68] @ a4244 <__cxa_atexit@plt+0x97e10> │ │ │ │ add sl, pc, sl │ │ │ │ str r1, [r9, #4]! │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r9, [r5, #-4] │ │ │ │ str r0, [r9, #20] │ │ │ │ str r2, [r9, #8] │ │ │ │ str sl, [r9, #12]! │ │ │ │ @@ -146357,334 +155531,334 @@ │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #12] @ 9b328 <__cxa_atexit@plt+0x8eef4> │ │ │ │ + ldr r2, [pc, #12] @ a4280 <__cxa_atexit@plt+0x97e4c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - mvneq lr, ip, asr #20 │ │ │ │ - biceq r2, pc, ip, ror #20 │ │ │ │ + mvneq r5, ip, ror #21 │ │ │ │ + biceq sl, lr, r0, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9b380 <__cxa_atexit@plt+0x8ef4c> │ │ │ │ - ldr r3, [pc, #60] @ 9b38c <__cxa_atexit@plt+0x8ef58> │ │ │ │ + bhi a42d8 <__cxa_atexit@plt+0x97ea4> │ │ │ │ + ldr r3, [pc, #60] @ a42e4 <__cxa_atexit@plt+0x97eb0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9b378 <__cxa_atexit@plt+0x8ef44> │ │ │ │ - ldr r3, [pc, #40] @ 9b390 <__cxa_atexit@plt+0x8ef5c> │ │ │ │ + beq a42d0 <__cxa_atexit@plt+0x97e9c> │ │ │ │ + ldr r3, [pc, #40] @ a42e8 <__cxa_atexit@plt+0x97eb4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r2, pc, r4, lsl #20 │ │ │ │ + biceq sl, lr, r8, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9b3b8 <__cxa_atexit@plt+0x8ef84> │ │ │ │ + ldr r3, [pc, #16] @ a4310 <__cxa_atexit@plt+0x97edc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - ldrdeq r2, [pc, #156] @ 9b460 <__cxa_atexit@plt+0x8f02c> │ │ │ │ + biceq sl, lr, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9b45c <__cxa_atexit@plt+0x8f028> │ │ │ │ + bcc a43b4 <__cxa_atexit@plt+0x97f80> │ │ │ │ cmp r7, #0 │ │ │ │ - bmi 9b408 <__cxa_atexit@plt+0x8efd4> │ │ │ │ - ldr r6, [pc, #148] @ 9b480 <__cxa_atexit@plt+0x8f04c> │ │ │ │ + bmi a4360 <__cxa_atexit@plt+0x97f2c> │ │ │ │ + ldr r6, [pc, #148] @ a43d8 <__cxa_atexit@plt+0x97fa4> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5] │ │ │ │ - ldr r6, [pc, #140] @ 9b484 <__cxa_atexit@plt+0x8f050> │ │ │ │ + ldr r6, [pc, #140] @ a43dc <__cxa_atexit@plt+0x97fa8> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r9, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ cmp r7, #-2147483648 @ 0x80000000 │ │ │ │ - bne 9b42c <__cxa_atexit@plt+0x8eff8> │ │ │ │ - ldr r7, [pc, #92] @ 9b474 <__cxa_atexit@plt+0x8f040> │ │ │ │ + bne a4384 <__cxa_atexit@plt+0x97f50> │ │ │ │ + ldr r7, [pc, #92] @ a43cc <__cxa_atexit@plt+0x97f98> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #84] @ 9b478 <__cxa_atexit@plt+0x8f044> │ │ │ │ + ldr r0, [pc, #84] @ a43d0 <__cxa_atexit@plt+0x97f9c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #84] @ 9b488 <__cxa_atexit@plt+0x8f054> │ │ │ │ + ldr r2, [pc, #84] @ a43e0 <__cxa_atexit@plt+0x97fac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #80] @ 9b48c <__cxa_atexit@plt+0x8f058> │ │ │ │ + ldr sl, [pc, #80] @ a43e4 <__cxa_atexit@plt+0x97fb0> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ - ldr r2, [pc, #68] @ 9b490 <__cxa_atexit@plt+0x8f05c> │ │ │ │ + ldr r2, [pc, #68] @ a43e8 <__cxa_atexit@plt+0x97fb4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r8, r2, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r9, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r3, [pc, #24] @ 9b47c <__cxa_atexit@plt+0x8f048> │ │ │ │ + ldr r3, [pc, #24] @ a43d4 <__cxa_atexit@plt+0x97fa0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - biceq r2, pc, r8, lsl #18 │ │ │ │ - strdeq r2, [pc, #140] @ 9b50c <__cxa_atexit@plt+0x8f0d8> │ │ │ │ + biceq r9, lr, ip, ror pc │ │ │ │ + biceq r9, lr, r0, ror pc │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq lr, r0, ror r9 │ │ │ │ + mvneq r5, r0, lsl sl │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - strheq r2, [pc, #128] @ 9b514 <__cxa_atexit@plt+0x8f0e0> │ │ │ │ - ldrdeq lr, [r4, #160]! @ 0xa0 │ │ │ │ - biceq r2, pc, r0, asr r8 @ │ │ │ │ + biceq r9, lr, r4, lsr #30 │ │ │ │ + mvneq r5, r0, ror fp │ │ │ │ + biceq r9, lr, r4, asr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r9, [pc, #12] @ 9b4b4 <__cxa_atexit@plt+0x8f080> │ │ │ │ + ldr r9, [pc, #12] @ a440c <__cxa_atexit@plt+0x97fd8> │ │ │ │ add r9, pc, r9 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r2, pc, r4, asr #16 │ │ │ │ - biceq r2, pc, r0, ror #17 │ │ │ │ + strheq r9, [lr, #232] @ 0xe8 │ │ │ │ + biceq r9, lr, r4, asr pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9b4f8 <__cxa_atexit@plt+0x8f0c4> │ │ │ │ - ldr r3, [pc, #40] @ 9b508 <__cxa_atexit@plt+0x8f0d4> │ │ │ │ + bcc a4450 <__cxa_atexit@plt+0x9801c> │ │ │ │ + ldr r3, [pc, #40] @ a4460 <__cxa_atexit@plt+0x9802c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ 9b50c <__cxa_atexit@plt+0x8f0d8> │ │ │ │ + ldr r8, [pc, #36] @ a4464 <__cxa_atexit@plt+0x98030> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ - @ instruction: 0x01b7e32b │ │ │ │ - biceq r2, pc, r4, asr #26 │ │ │ │ + @ instruction: 0x01b75646 │ │ │ │ + strheq sl, [lr, #56] @ 0x38 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9b564 <__cxa_atexit@plt+0x8f130> │ │ │ │ - ldr r3, [pc, #60] @ 9b570 <__cxa_atexit@plt+0x8f13c> │ │ │ │ + bhi a44bc <__cxa_atexit@plt+0x98088> │ │ │ │ + ldr r3, [pc, #60] @ a44c8 <__cxa_atexit@plt+0x98094> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9b55c <__cxa_atexit@plt+0x8f128> │ │ │ │ - ldr r3, [pc, #40] @ 9b574 <__cxa_atexit@plt+0x8f140> │ │ │ │ + beq a44b4 <__cxa_atexit@plt+0x98080> │ │ │ │ + ldr r3, [pc, #40] @ a44cc <__cxa_atexit@plt+0x98098> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - ldrdeq r2, [pc, #204] @ 9b64c <__cxa_atexit@plt+0x8f218> │ │ │ │ + biceq sl, lr, r0, asr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9b59c <__cxa_atexit@plt+0x8f168> │ │ │ │ + ldr r3, [pc, #16] @ a44f4 <__cxa_atexit@plt+0x980c0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - strheq r2, [pc, #196] @ 9b66c <__cxa_atexit@plt+0x8f238> │ │ │ │ + biceq sl, lr, r8, lsr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 9b5c8 <__cxa_atexit@plt+0x8f194> │ │ │ │ + ldr r3, [pc, #20] @ a4520 <__cxa_atexit@plt+0x980ec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ 9b5cc <__cxa_atexit@plt+0x8f198> │ │ │ │ + ldr r9, [pc, #16] @ a4524 <__cxa_atexit@plt+0x980f0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r2, pc, ip, ror #13 │ │ │ │ - biceq r2, pc, r8, ror #14 │ │ │ │ + biceq r9, lr, r0, ror #26 │ │ │ │ + ldrdeq r9, [lr, #220] @ 0xdc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 9b608 <__cxa_atexit@plt+0x8f1d4> │ │ │ │ + ldr r2, [pc, #36] @ a4560 <__cxa_atexit@plt+0x9812c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ 9b60c <__cxa_atexit@plt+0x8f1d8> │ │ │ │ + ldr r3, [pc, #32] @ a4564 <__cxa_atexit@plt+0x98130> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r2, pc, ip, asr r7 @ │ │ │ │ - mvneq lr, ip, ror r7 │ │ │ │ - biceq r2, pc, r4, asr ip @ │ │ │ │ + ldrdeq r9, [lr, #208] @ 0xd0 │ │ │ │ + mvneq r5, ip, lsl r8 │ │ │ │ + biceq sl, lr, r8, asr #5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9b674 <__cxa_atexit@plt+0x8f240> │ │ │ │ - ldr r3, [pc, #76] @ 9b67c <__cxa_atexit@plt+0x8f248> │ │ │ │ + bhi a45cc <__cxa_atexit@plt+0x98198> │ │ │ │ + ldr r3, [pc, #76] @ a45d4 <__cxa_atexit@plt+0x981a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ stmib r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 9b66c <__cxa_atexit@plt+0x8f238> │ │ │ │ - ldr r3, [pc, #44] @ 9b680 <__cxa_atexit@plt+0x8f24c> │ │ │ │ + beq a45c4 <__cxa_atexit@plt+0x98190> │ │ │ │ + ldr r3, [pc, #44] @ a45d8 <__cxa_atexit@plt+0x981a4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #36] @ 9b684 <__cxa_atexit@plt+0x8f250> │ │ │ │ + ldr r3, [pc, #36] @ a45dc <__cxa_atexit@plt+0x981a8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - strdeq lr, [r4, #144]! @ 0x90 │ │ │ │ - ldrdeq r2, [pc, #188] @ 9b74c <__cxa_atexit@plt+0x8f318> │ │ │ │ + mvneq r5, r8, asr #21 │ │ │ │ + biceq sl, lr, r0, asr r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 9b6b4 <__cxa_atexit@plt+0x8f280> │ │ │ │ + ldr r3, [pc, #24] @ a460c <__cxa_atexit@plt+0x981d8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 9b6b8 <__cxa_atexit@plt+0x8f284> │ │ │ │ + ldr r3, [pc, #16] @ a4610 <__cxa_atexit@plt+0x981dc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq lr, r8, lsr #19 │ │ │ │ - biceq r2, pc, r8, lsr #23 │ │ │ │ + mvneq r5, r0, lsl #21 │ │ │ │ + biceq sl, lr, ip, lsl r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9b724 <__cxa_atexit@plt+0x8f2f0> │ │ │ │ - ldr r2, [pc, #88] @ 9b73c <__cxa_atexit@plt+0x8f308> │ │ │ │ + bcc a467c <__cxa_atexit@plt+0x98248> │ │ │ │ + ldr r2, [pc, #88] @ a4694 <__cxa_atexit@plt+0x98260> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #84] @ 9b740 <__cxa_atexit@plt+0x8f30c> │ │ │ │ + ldr lr, [pc, #84] @ a4698 <__cxa_atexit@plt+0x98264> │ │ │ │ add lr, pc, lr │ │ │ │ str r8, [r5] │ │ │ │ ldmib r5, {r0, r1} │ │ │ │ str r7, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r3, [r5, #8] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str lr, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #44] @ 9b744 <__cxa_atexit@plt+0x8f310> │ │ │ │ + ldr r3, [pc, #44] @ a469c <__cxa_atexit@plt+0x98268> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ mov r8, r7 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ - ldr r3, [pc, #28] @ 9b748 <__cxa_atexit@plt+0x8f314> │ │ │ │ + ldr r3, [pc, #28] @ a46a0 <__cxa_atexit@plt+0x9826c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq lr, r0, asr r6 │ │ │ │ + strdeq r5, [r4, #96]! @ 0x60 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - biceq r2, pc, r8, lsl fp @ │ │ │ │ + biceq sl, lr, ip, lsl #3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne 9b798 <__cxa_atexit@plt+0x8f364> │ │ │ │ - ldr r7, [pc, #288] @ 9b890 <__cxa_atexit@plt+0x8f45c> │ │ │ │ + bne a46f0 <__cxa_atexit@plt+0x982bc> │ │ │ │ + ldr r7, [pc, #288] @ a47e8 <__cxa_atexit@plt+0x983b4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #8]! │ │ │ │ tst r3, #3 │ │ │ │ - beq 9b840 <__cxa_atexit@plt+0x8f40c> │ │ │ │ - ldr r7, [pc, #272] @ 9b894 <__cxa_atexit@plt+0x8f460> │ │ │ │ + beq a4798 <__cxa_atexit@plt+0x98364> │ │ │ │ + ldr r7, [pc, #272] @ a47ec <__cxa_atexit@plt+0x983b8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ mov r8, #1 │ │ │ │ mov r9, r3 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ ldr ip, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp ip, r2 │ │ │ │ - bcc 9b84c <__cxa_atexit@plt+0x8f418> │ │ │ │ - ldr lr, [pc, #208] @ 9b880 <__cxa_atexit@plt+0x8f44c> │ │ │ │ + bcc a47a4 <__cxa_atexit@plt+0x98370> │ │ │ │ + ldr lr, [pc, #208] @ a47d8 <__cxa_atexit@plt+0x983a4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #204] @ 9b884 <__cxa_atexit@plt+0x8f450> │ │ │ │ + ldr sl, [pc, #204] @ a47dc <__cxa_atexit@plt+0x983a8> │ │ │ │ add sl, pc, sl │ │ │ │ mov r1, r5 │ │ │ │ ldr r0, [r1, #8]! │ │ │ │ sub r9, r2, #6 │ │ │ │ str r9, [r5, #4] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #4]! │ │ │ │ str r2, [r1] │ │ │ │ - ldr lr, [pc, #172] @ 9b888 <__cxa_atexit@plt+0x8f454> │ │ │ │ + ldr lr, [pc, #172] @ a47e0 <__cxa_atexit@plt+0x983ac> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r0, [r2, #8] │ │ │ │ mov r8, r2 │ │ │ │ str sl, [r8, #12]! │ │ │ │ str r8, [r5] │ │ │ │ str r3, [r2, #20] │ │ │ │ str lr, [r2, #24] │ │ │ │ str r2, [r2, #28] │ │ │ │ str r8, [r2, #32] │ │ │ │ add r3, r2, #52 @ 0x34 │ │ │ │ cmp ip, r3 │ │ │ │ - bcc 9b85c <__cxa_atexit@plt+0x8f428> │ │ │ │ - ldr r0, [pc, #136] @ 9b898 <__cxa_atexit@plt+0x8f464> │ │ │ │ + bcc a47b4 <__cxa_atexit@plt+0x98380> │ │ │ │ + ldr r0, [pc, #136] @ a47f0 <__cxa_atexit@plt+0x983bc> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #132] @ 9b89c <__cxa_atexit@plt+0x8f468> │ │ │ │ + ldr lr, [pc, #132] @ a47f4 <__cxa_atexit@plt+0x983c0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5, #12] │ │ │ │ str r0, [r6, #40]! @ 0x28 │ │ │ │ str r2, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ add r5, r5, #16 │ │ │ │ @@ -146695,185 +155869,185 @@ │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #40] @ 9b88c <__cxa_atexit@plt+0x8f458> │ │ │ │ + ldr r7, [pc, #40] @ a47e4 <__cxa_atexit@plt+0x983b0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r1] │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - mvneq lr, r0, asr #11 │ │ │ │ + mvneq r5, r0, ror #12 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ @ instruction: 0xfffffa50 │ │ │ │ - @ instruction: 0x01b7dfee │ │ │ │ - biceq r2, pc, r4, asr #19 │ │ │ │ + @ instruction: 0x01b75309 │ │ │ │ + biceq sl, lr, r8, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9b8c4 <__cxa_atexit@plt+0x8f490> │ │ │ │ + ldr r3, [pc, #16] @ a481c <__cxa_atexit@plt+0x983e8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - @ instruction: 0x01cf299c │ │ │ │ + biceq sl, lr, r0, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 9b8f0 <__cxa_atexit@plt+0x8f4bc> │ │ │ │ + ldr r3, [pc, #20] @ a4848 <__cxa_atexit@plt+0x98414> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ 9b8f4 <__cxa_atexit@plt+0x8f4c0> │ │ │ │ + ldr r9, [pc, #16] @ a484c <__cxa_atexit@plt+0x98418> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r2, pc, r4, asr #7 │ │ │ │ - biceq r2, pc, ip, ror #18 │ │ │ │ + biceq r9, lr, r8, lsr sl │ │ │ │ + biceq r9, lr, r0, ror #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 9b980 <__cxa_atexit@plt+0x8f54c> │ │ │ │ - ldr r6, [pc, #232] @ 9ba04 <__cxa_atexit@plt+0x8f5d0> │ │ │ │ + bne a48d8 <__cxa_atexit@plt+0x984a4> │ │ │ │ + ldr r6, [pc, #232] @ a495c <__cxa_atexit@plt+0x98528> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r2, [pc, #228] @ 9ba08 <__cxa_atexit@plt+0x8f5d4> │ │ │ │ + ldr r2, [pc, #228] @ a4960 <__cxa_atexit@plt+0x9852c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #224] @ 9ba0c <__cxa_atexit@plt+0x8f5d8> │ │ │ │ + ldr r3, [pc, #224] @ a4964 <__cxa_atexit@plt+0x98530> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #2 │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r6, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9b9cc <__cxa_atexit@plt+0x8f598> │ │ │ │ - ldr r3, [pc, #200] @ 9ba20 <__cxa_atexit@plt+0x8f5ec> │ │ │ │ + bcc a4924 <__cxa_atexit@plt+0x984f0> │ │ │ │ + ldr r3, [pc, #200] @ a4978 <__cxa_atexit@plt+0x98544> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #196] @ 9ba24 <__cxa_atexit@plt+0x8f5f0> │ │ │ │ + ldr r1, [pc, #196] @ a497c <__cxa_atexit@plt+0x98548> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r8, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ add r3, r5, #8 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc 9b9f0 <__cxa_atexit@plt+0x8f5bc> │ │ │ │ - ldr r5, [pc, #120] @ 9ba18 <__cxa_atexit@plt+0x8f5e4> │ │ │ │ + bcc a4948 <__cxa_atexit@plt+0x98514> │ │ │ │ + ldr r5, [pc, #120] @ a4970 <__cxa_atexit@plt+0x9853c> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #104] @ 9ba1c <__cxa_atexit@plt+0x8f5e8> │ │ │ │ + ldr r8, [pc, #104] @ a4974 <__cxa_atexit@plt+0x98540> │ │ │ │ add r8, pc, r8 │ │ │ │ str r5, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r3, [pc, #60] @ 9ba10 <__cxa_atexit@plt+0x8f5dc> │ │ │ │ + ldr r3, [pc, #60] @ a4968 <__cxa_atexit@plt+0x98534> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #56] @ 9ba14 <__cxa_atexit@plt+0x8f5e0> │ │ │ │ + ldr r7, [pc, #56] @ a496c <__cxa_atexit@plt+0x98538> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ mov r5, #20 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r2, pc, r4, lsr #8 │ │ │ │ - biceq r2, pc, r0, ror r3 @ │ │ │ │ - mvneq lr, ip, lsr r4 │ │ │ │ + @ instruction: 0x01ce9a98 │ │ │ │ + biceq r9, lr, r4, ror #19 │ │ │ │ + ldrdeq r5, [r4, #76]! @ 0x4c │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strheq r2, [pc, #40] @ 9ba44 <__cxa_atexit@plt+0x8f610> │ │ │ │ + biceq r9, lr, ip, lsr #18 │ │ │ │ @ instruction: 0xfffff710 │ │ │ │ - @ instruction: 0x01b7de1b │ │ │ │ - @ instruction: 0x01b7deae │ │ │ │ + @ instruction: 0x01b75136 │ │ │ │ + @ instruction: 0x01b751c9 │ │ │ │ @ instruction: 0xfffff900 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9ba80 <__cxa_atexit@plt+0x8f64c> │ │ │ │ - ldr r1, [pc, #72] @ 9ba9c <__cxa_atexit@plt+0x8f668> │ │ │ │ + bcc a49d8 <__cxa_atexit@plt+0x985a4> │ │ │ │ + ldr r1, [pc, #72] @ a49f4 <__cxa_atexit@plt+0x985c0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #68] @ 9baa0 <__cxa_atexit@plt+0x8f66c> │ │ │ │ + ldr r2, [pc, #68] @ a49f8 <__cxa_atexit@plt+0x985c4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r3, [pc, #28] @ 9baa4 <__cxa_atexit@plt+0x8f670> │ │ │ │ + ldr r3, [pc, #28] @ a49fc <__cxa_atexit@plt+0x985c8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ @ instruction: 0xfffff80c │ │ │ │ - @ instruction: 0x01b7ddaa │ │ │ │ + @ instruction: 0x01b750c5 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ - strheq r2, [pc, #120] @ 9bb28 <__cxa_atexit@plt+0x8f6f4> │ │ │ │ + biceq r9, lr, ip, lsr #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9bb5c <__cxa_atexit@plt+0x8f728> │ │ │ │ - ldr r6, [pc, #172] @ 9bb7c <__cxa_atexit@plt+0x8f748> │ │ │ │ + bhi a4ab4 <__cxa_atexit@plt+0x98680> │ │ │ │ + ldr r6, [pc, #172] @ a4ad4 <__cxa_atexit@plt+0x986a0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r6, [r5, #-12] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 9bb34 <__cxa_atexit@plt+0x8f700> │ │ │ │ + beq a4a8c <__cxa_atexit@plt+0x98658> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9bb48 <__cxa_atexit@plt+0x8f714> │ │ │ │ + bne a4aa0 <__cxa_atexit@plt+0x9866c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 9bb68 <__cxa_atexit@plt+0x8f734> │ │ │ │ - ldr r7, [pc, #124] @ 9bb80 <__cxa_atexit@plt+0x8f74c> │ │ │ │ + bcc a4ac0 <__cxa_atexit@plt+0x9868c> │ │ │ │ + ldr r7, [pc, #124] @ a4ad8 <__cxa_atexit@plt+0x986a4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #120] @ 9bb84 <__cxa_atexit@plt+0x8f750> │ │ │ │ + ldr r3, [pc, #120] @ a4adc <__cxa_atexit@plt+0x986a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ @@ -146897,29 +156071,29 @@ │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xfffffb14 │ │ │ │ - @ instruction: 0x01b7dcc5 │ │ │ │ - ldrdeq r2, [pc, #108] @ 9bbfc <__cxa_atexit@plt+0x8f7c8> │ │ │ │ + @ instruction: 0x01b74fe0 │ │ │ │ + biceq r9, lr, r0, asr sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 9bbe8 <__cxa_atexit@plt+0x8f7b4> │ │ │ │ + bne a4b40 <__cxa_atexit@plt+0x9870c> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9bc00 <__cxa_atexit@plt+0x8f7cc> │ │ │ │ - ldr r3, [pc, #80] @ 9bc0c <__cxa_atexit@plt+0x8f7d8> │ │ │ │ + bcc a4b58 <__cxa_atexit@plt+0x98724> │ │ │ │ + ldr r3, [pc, #80] @ a4b64 <__cxa_atexit@plt+0x98730> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ 9bc10 <__cxa_atexit@plt+0x8f7dc> │ │ │ │ + ldr r8, [pc, #76] @ a4b68 <__cxa_atexit@plt+0x98734> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ @@ -146932,41 +156106,41 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa5c │ │ │ │ - @ instruction: 0x01b7dc0d │ │ │ │ - biceq r2, pc, r8, lsl #13 │ │ │ │ + @ instruction: 0x01b74f28 │ │ │ │ + strdeq r9, [lr, #204] @ 0xcc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9bcd4 <__cxa_atexit@plt+0x8f8a0> │ │ │ │ - ldr r2, [pc, #184] @ 9bcf0 <__cxa_atexit@plt+0x8f8bc> │ │ │ │ + bhi a4c2c <__cxa_atexit@plt+0x987f8> │ │ │ │ + ldr r2, [pc, #184] @ a4c48 <__cxa_atexit@plt+0x98814> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r3, #-8] │ │ │ │ str r1, [r3, #-4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 9bcb4 <__cxa_atexit@plt+0x8f880> │ │ │ │ + beq a4c0c <__cxa_atexit@plt+0x987d8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 9bcbc <__cxa_atexit@plt+0x8f888> │ │ │ │ + bne a4c14 <__cxa_atexit@plt+0x987e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 9bce0 <__cxa_atexit@plt+0x8f8ac> │ │ │ │ - ldr ip, [pc, #140] @ 9bcfc <__cxa_atexit@plt+0x8f8c8> │ │ │ │ + bcc a4c38 <__cxa_atexit@plt+0x98804> │ │ │ │ + ldr ip, [pc, #140] @ a4c54 <__cxa_atexit@plt+0x98820> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr sl, [pc, #136] @ 9bd00 <__cxa_atexit@plt+0x8f8cc> │ │ │ │ + ldr sl, [pc, #136] @ a4c58 <__cxa_atexit@plt+0x98824> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #132] @ 9bd04 <__cxa_atexit@plt+0x8f8d0> │ │ │ │ + ldr lr, [pc, #132] @ a4c5c <__cxa_atexit@plt+0x98828> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #-4] │ │ │ │ sub r1, r2, #3 │ │ │ │ str r1, [r3, #-4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str ip, [r3, #-8] │ │ │ │ @@ -146975,137 +156149,137 @@ │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ mov r6, r2 │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 9bcf4 <__cxa_atexit@plt+0x8f8c0> │ │ │ │ + ldr r7, [pc, #48] @ a4c4c <__cxa_atexit@plt+0x98818> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #44] @ 9bcf8 <__cxa_atexit@plt+0x8f8c4> │ │ │ │ + ldr r0, [pc, #44] @ a4c50 <__cxa_atexit@plt+0x9881c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - biceq r2, pc, ip, asr #3 │ │ │ │ - biceq r2, pc, r4, asr #3 │ │ │ │ + biceq r9, lr, r0, asr #16 │ │ │ │ + biceq r9, lr, r8, lsr r8 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ @ instruction: 0xffffefe8 │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - @ instruction: 0x01cf2594 │ │ │ │ + biceq r9, lr, r8, lsl #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9bd7c <__cxa_atexit@plt+0x8f948> │ │ │ │ + bne a4cd4 <__cxa_atexit@plt+0x988a0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9bd94 <__cxa_atexit@plt+0x8f960> │ │ │ │ - ldr r2, [pc, #116] @ 9bdac <__cxa_atexit@plt+0x8f978> │ │ │ │ + bcc a4cec <__cxa_atexit@plt+0x988b8> │ │ │ │ + ldr r2, [pc, #116] @ a4d04 <__cxa_atexit@plt+0x988d0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #112] @ 9bdb0 <__cxa_atexit@plt+0x8f97c> │ │ │ │ + ldr sl, [pc, #112] @ a4d08 <__cxa_atexit@plt+0x988d4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #108] @ 9bdb4 <__cxa_atexit@plt+0x8f980> │ │ │ │ + ldr lr, [pc, #108] @ a4d0c <__cxa_atexit@plt+0x988d8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4] │ │ │ │ sub r1, r3, #3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ str sl, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ mov r6, r3 │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #32] @ 9bda4 <__cxa_atexit@plt+0x8f970> │ │ │ │ + ldr r7, [pc, #32] @ a4cfc <__cxa_atexit@plt+0x988c8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ 9bda8 <__cxa_atexit@plt+0x8f974> │ │ │ │ + ldr r0, [pc, #24] @ a4d00 <__cxa_atexit@plt+0x988cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r2, pc, ip, lsl #2 │ │ │ │ - biceq r2, pc, r0, lsl #2 │ │ │ │ + biceq r9, lr, r0, lsl #15 │ │ │ │ + biceq r9, lr, r4, ror r7 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xffffef20 │ │ │ │ @ instruction: 0xfffffd6c │ │ │ │ - biceq r2, pc, r4, asr #9 │ │ │ │ + biceq r9, lr, r8, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r3, [pc, #12] @ 9bddc <__cxa_atexit@plt+0x8f9a8> │ │ │ │ + ldr r3, [pc, #12] @ a4d34 <__cxa_atexit@plt+0x98900> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ - b 9bab8 <__cxa_atexit@plt+0x8f684> │ │ │ │ + b a4a10 <__cxa_atexit@plt+0x985dc> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq r2, pc, r4, asr #7 │ │ │ │ + biceq r9, lr, r8, lsr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r9, [pc, #12] @ 9be00 <__cxa_atexit@plt+0x8f9cc> │ │ │ │ + ldr r9, [pc, #12] @ a4d58 <__cxa_atexit@plt+0x98924> │ │ │ │ add r9, pc, r9 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - strheq r2, [pc, #56] @ 9be40 <__cxa_atexit@plt+0x8fa0c> │ │ │ │ - strheq r2, [pc, #76] @ 9be58 <__cxa_atexit@plt+0x8fa24> │ │ │ │ + biceq r9, lr, ip, lsr #20 │ │ │ │ + biceq r9, lr, r0, lsr fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9bec4 <__cxa_atexit@plt+0x8fa90> │ │ │ │ - ldr r6, [pc, #184] @ 9bee4 <__cxa_atexit@plt+0x8fab0> │ │ │ │ + bhi a4e1c <__cxa_atexit@plt+0x989e8> │ │ │ │ + ldr r6, [pc, #184] @ a4e3c <__cxa_atexit@plt+0x98a08> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r0, [pc, #172] @ 9bee8 <__cxa_atexit@plt+0x8fab4> │ │ │ │ + ldr r0, [pc, #172] @ a4e40 <__cxa_atexit@plt+0x98a0c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r6, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r2} │ │ │ │ ands r0, r7, #3 │ │ │ │ - beq 9be84 <__cxa_atexit@plt+0x8fa50> │ │ │ │ + beq a4ddc <__cxa_atexit@plt+0x989a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 9be94 <__cxa_atexit@plt+0x8fa60> │ │ │ │ + bne a4dec <__cxa_atexit@plt+0x989b8> │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9bed4 <__cxa_atexit@plt+0x8faa0> │ │ │ │ - ldr r3, [pc, #128] @ 9bef4 <__cxa_atexit@plt+0x8fac0> │ │ │ │ + bcc a4e2c <__cxa_atexit@plt+0x989f8> │ │ │ │ + ldr r3, [pc, #128] @ a4e4c <__cxa_atexit@plt+0x98a18> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #124] @ 9bef8 <__cxa_atexit@plt+0x8fac4> │ │ │ │ + ldr r8, [pc, #124] @ a4e50 <__cxa_atexit@plt+0x98a1c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ - b 9beb0 <__cxa_atexit@plt+0x8fa7c> │ │ │ │ + b a4e08 <__cxa_atexit@plt+0x989d4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9bed4 <__cxa_atexit@plt+0x8faa0> │ │ │ │ - ldr r3, [pc, #72] @ 9beec <__cxa_atexit@plt+0x8fab8> │ │ │ │ + bcc a4e2c <__cxa_atexit@plt+0x989f8> │ │ │ │ + ldr r3, [pc, #72] @ a4e44 <__cxa_atexit@plt+0x98a10> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #68] @ 9bef0 <__cxa_atexit@plt+0x8fabc> │ │ │ │ + ldr r8, [pc, #68] @ a4e48 <__cxa_atexit@plt+0x98a14> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -147114,367 +156288,367 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - mvneq sp, r8, lsr pc │ │ │ │ + ldrdeq r4, [r4, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xffffeba8 │ │ │ │ - @ instruction: 0x01b7d91e │ │ │ │ + @ instruction: 0x01b74c39 │ │ │ │ @ instruction: 0xfffffda8 │ │ │ │ - @ instruction: 0x01b7d94e │ │ │ │ - biceq r2, pc, r4, asr #7 │ │ │ │ + @ instruction: 0x01b74c69 │ │ │ │ + biceq r9, lr, r8, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 9bf44 <__cxa_atexit@plt+0x8fb10> │ │ │ │ + bne a4e9c <__cxa_atexit@plt+0x98a68> │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9bf74 <__cxa_atexit@plt+0x8fb40> │ │ │ │ - ldr r2, [pc, #84] @ 9bf88 <__cxa_atexit@plt+0x8fb54> │ │ │ │ + bcc a4ecc <__cxa_atexit@plt+0x98a98> │ │ │ │ + ldr r2, [pc, #84] @ a4ee0 <__cxa_atexit@plt+0x98aac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #80] @ 9bf8c <__cxa_atexit@plt+0x8fb58> │ │ │ │ + ldr r8, [pc, #80] @ a4ee4 <__cxa_atexit@plt+0x98ab0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ - b 9bf60 <__cxa_atexit@plt+0x8fb2c> │ │ │ │ + b a4eb8 <__cxa_atexit@plt+0x98a84> │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9bf74 <__cxa_atexit@plt+0x8fb40> │ │ │ │ - ldr r2, [pc, #44] @ 9bf80 <__cxa_atexit@plt+0x8fb4c> │ │ │ │ + bcc a4ecc <__cxa_atexit@plt+0x98a98> │ │ │ │ + ldr r2, [pc, #44] @ a4ed8 <__cxa_atexit@plt+0x98aa4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #40] @ 9bf84 <__cxa_atexit@plt+0x8fb50> │ │ │ │ + ldr r8, [pc, #40] @ a4edc <__cxa_atexit@plt+0x98aa8> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffeaf8 │ │ │ │ - @ instruction: 0x01b7d86e │ │ │ │ + @ instruction: 0x01b74b89 │ │ │ │ @ instruction: 0xfffffce8 │ │ │ │ - @ instruction: 0x01b7d88e │ │ │ │ - biceq r2, pc, ip, lsr r3 @ │ │ │ │ + @ instruction: 0x01b74ba9 │ │ │ │ + strheq r9, [lr, #144] @ 0x90 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c05c <__cxa_atexit@plt+0x8fc28> │ │ │ │ - ldr r2, [pc, #200] @ 9c07c <__cxa_atexit@plt+0x8fc48> │ │ │ │ + bhi a4fb4 <__cxa_atexit@plt+0x98b80> │ │ │ │ + ldr r2, [pc, #200] @ a4fd4 <__cxa_atexit@plt+0x98ba0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 9c038 <__cxa_atexit@plt+0x8fc04> │ │ │ │ + beq a4f90 <__cxa_atexit@plt+0x98b5c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9c048 <__cxa_atexit@plt+0x8fc14> │ │ │ │ + bne a4fa0 <__cxa_atexit@plt+0x98b6c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #44 @ 0x2c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 9c064 <__cxa_atexit@plt+0x8fc30> │ │ │ │ - ldr lr, [pc, #156] @ 9c084 <__cxa_atexit@plt+0x8fc50> │ │ │ │ + bcc a4fbc <__cxa_atexit@plt+0x98b88> │ │ │ │ + ldr lr, [pc, #156] @ a4fdc <__cxa_atexit@plt+0x98ba8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #132] @ 9c088 <__cxa_atexit@plt+0x8fc54> │ │ │ │ + ldr lr, [pc, #132] @ a4fe0 <__cxa_atexit@plt+0x98bac> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r0, [pc, #120] @ 9c08c <__cxa_atexit@plt+0x8fc58> │ │ │ │ + ldr r0, [pc, #120] @ a4fe4 <__cxa_atexit@plt+0x98bb0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #24] │ │ │ │ str r3, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 9c080 <__cxa_atexit@plt+0x8fc4c> │ │ │ │ + ldr r7, [pc, #48] @ a4fd8 <__cxa_atexit@plt+0x98ba4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - biceq r2, pc, ip, asr #2 │ │ │ │ + biceq r9, lr, r0, asr #15 │ │ │ │ @ instruction: 0xffffea20 │ │ │ │ @ instruction: 0xfffffe08 │ │ │ │ - mvneq sp, r8, lsl #27 │ │ │ │ - biceq r2, pc, r0, asr #4 │ │ │ │ + mvneq r4, r8, lsr #28 │ │ │ │ + strheq r9, [lr, #132] @ 0x84 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9c118 <__cxa_atexit@plt+0x8fce4> │ │ │ │ + bne a5070 <__cxa_atexit@plt+0x98c3c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9c12c <__cxa_atexit@plt+0x8fcf8> │ │ │ │ - ldr r2, [pc, #128] @ 9c140 <__cxa_atexit@plt+0x8fd0c> │ │ │ │ + bcc a5084 <__cxa_atexit@plt+0x98c50> │ │ │ │ + ldr r2, [pc, #128] @ a5098 <__cxa_atexit@plt+0x98c64> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ 9c144 <__cxa_atexit@plt+0x8fd10> │ │ │ │ + ldr lr, [pc, #124] @ a509c <__cxa_atexit@plt+0x98c68> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #96] @ 9c148 <__cxa_atexit@plt+0x8fd14> │ │ │ │ + ldr r8, [pc, #96] @ a50a0 <__cxa_atexit@plt+0x98c6c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ str r6, [r6, #40] @ 0x28 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ 9c13c <__cxa_atexit@plt+0x8fd08> │ │ │ │ + ldr r7, [pc, #28] @ a5094 <__cxa_atexit@plt+0x98c60> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r2, pc, ip, ror r0 @ │ │ │ │ + strdeq r9, [lr, #96] @ 0x60 │ │ │ │ @ instruction: 0xffffe948 │ │ │ │ @ instruction: 0xfffffd44 │ │ │ │ - strheq sp, [r4, #196]! @ 0xc4 │ │ │ │ - biceq r2, pc, r4, lsl #3 │ │ │ │ + mvneq r4, r4, asr sp │ │ │ │ + strdeq r9, [lr, #120] @ 0x78 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9c1a4 <__cxa_atexit@plt+0x8fd70> │ │ │ │ + bhi a50fc <__cxa_atexit@plt+0x98cc8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9c1b0 <__cxa_atexit@plt+0x8fd7c> │ │ │ │ - ldr r1, [pc, #64] @ 9c1c0 <__cxa_atexit@plt+0x8fd8c> │ │ │ │ + bcc a5108 <__cxa_atexit@plt+0x98cd4> │ │ │ │ + ldr r1, [pc, #64] @ a5118 <__cxa_atexit@plt+0x98ce4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ 9c1c4 <__cxa_atexit@plt+0x8fd90> │ │ │ │ + ldr r0, [pc, #60] @ a511c <__cxa_atexit@plt+0x98ce8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b 9bfa0 <__cxa_atexit@plt+0x8fb6c> │ │ │ │ + b a4ef8 <__cxa_atexit@plt+0x98ac4> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - mvneq sp, ip, ror #23 │ │ │ │ - biceq r2, pc, ip, ror r0 @ │ │ │ │ + mvneq r4, ip, lsl #25 │ │ │ │ + strdeq r9, [lr, #96] @ 0x60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c218 <__cxa_atexit@plt+0x8fde4> │ │ │ │ - ldr r2, [pc, #76] @ 9c234 <__cxa_atexit@plt+0x8fe00> │ │ │ │ + bhi a5170 <__cxa_atexit@plt+0x98d3c> │ │ │ │ + ldr r2, [pc, #76] @ a518c <__cxa_atexit@plt+0x98d58> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #68] @ 9c238 <__cxa_atexit@plt+0x8fe04> │ │ │ │ + ldr r1, [pc, #68] @ a5190 <__cxa_atexit@plt+0x98d5c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9c220 <__cxa_atexit@plt+0x8fdec> │ │ │ │ + bhi a5178 <__cxa_atexit@plt+0x98d44> │ │ │ │ str r8, [r5, #-16]! │ │ │ │ mov r7, fp │ │ │ │ - b 9a184 <__cxa_atexit@plt+0x8dd50> │ │ │ │ + b a30dc <__cxa_atexit@plt+0x96ca8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9c23c <__cxa_atexit@plt+0x8fe08> │ │ │ │ + ldr r7, [pc, #20] @ a5194 <__cxa_atexit@plt+0x98d60> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq sp, r0, lsl #23 │ │ │ │ - strexbeq r1, ip, [pc] @ │ │ │ │ - biceq r1, pc, ip, lsl #27 │ │ │ │ + mvneq r4, r0, lsr #24 │ │ │ │ + biceq r9, lr, r0, lsl r6 │ │ │ │ + biceq r9, lr, r0, lsl #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 9c26c <__cxa_atexit@plt+0x8fe38> │ │ │ │ + ldr r3, [pc, #24] @ a51c4 <__cxa_atexit@plt+0x98d90> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ 9c270 <__cxa_atexit@plt+0x8fe3c> │ │ │ │ + ldr r2, [pc, #20] @ a51c8 <__cxa_atexit@plt+0x98d94> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1669a9c <__cxa_atexit@plt+0x165d668> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r1, pc, ip, lsl #27 │ │ │ │ - biceq r1, pc, r8, asr sp @ │ │ │ │ + biceq r9, lr, r0, lsl #8 │ │ │ │ + biceq r9, lr, ip, asr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 9c2a0 <__cxa_atexit@plt+0x8fe6c> │ │ │ │ + ldr r3, [pc, #24] @ a51f8 <__cxa_atexit@plt+0x98dc4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ 9c2a4 <__cxa_atexit@plt+0x8fe70> │ │ │ │ + ldr r2, [pc, #20] @ a51fc <__cxa_atexit@plt+0x98dc8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1666bac <__cxa_atexit@plt+0x165a778> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r1, pc, r4, asr sp @ │ │ │ │ - biceq r1, pc, r4, lsr #26 │ │ │ │ + biceq r9, lr, r8, asr #7 │ │ │ │ + @ instruction: 0x01ce9398 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9c2cc <__cxa_atexit@plt+0x8fe98> │ │ │ │ + ldr r3, [pc, #16] @ a5224 <__cxa_atexit@plt+0x98df0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r1, pc, r8, lsl sp @ │ │ │ │ - biceq r1, pc, ip, asr pc @ │ │ │ │ + biceq r9, lr, ip, lsl #7 │ │ │ │ + ldrdeq r9, [lr, #80] @ 0x50 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9c350 <__cxa_atexit@plt+0x8ff1c> │ │ │ │ + bhi a52a8 <__cxa_atexit@plt+0x98e74> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #108] @ 9c368 <__cxa_atexit@plt+0x8ff34> │ │ │ │ + ldr r1, [pc, #108] @ a52c0 <__cxa_atexit@plt+0x98e8c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c35c <__cxa_atexit@plt+0x8ff28> │ │ │ │ - ldr r2, [pc, #88] @ 9c36c <__cxa_atexit@plt+0x8ff38> │ │ │ │ + bhi a52b4 <__cxa_atexit@plt+0x98e80> │ │ │ │ + ldr r2, [pc, #88] @ a52c4 <__cxa_atexit@plt+0x98e90> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9c340 <__cxa_atexit@plt+0x8ff0c> │ │ │ │ + beq a5298 <__cxa_atexit@plt+0x98e64> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ - b 9de38 <__cxa_atexit@plt+0x91a04> │ │ │ │ + b a6d90 <__cxa_atexit@plt+0x9a95c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, ror sl │ │ │ │ + mvneq r4, r8, lsl fp │ │ │ │ andeq r1, r0, r0, lsr #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c3a4 <__cxa_atexit@plt+0x8ff70> │ │ │ │ + bhi a52fc <__cxa_atexit@plt+0x98ec8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 9c3ac <__cxa_atexit@plt+0x8ff78> │ │ │ │ + ldr r1, [pc, #24] @ a5304 <__cxa_atexit@plt+0x98ed0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 9c3f8 <__cxa_atexit@plt+0x8ffc4> │ │ │ │ + b a5350 <__cxa_atexit@plt+0x98f1c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, ror #19 │ │ │ │ + mvneq r4, r0, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c3e0 <__cxa_atexit@plt+0x8ffac> │ │ │ │ + bhi a5338 <__cxa_atexit@plt+0x98f04> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ 9c3e8 <__cxa_atexit@plt+0x8ffb4> │ │ │ │ + ldr r2, [pc, #20] @ a5340 <__cxa_atexit@plt+0x98f0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r0, lsr #19 │ │ │ │ + mvneq r4, r0, asr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9c4b4 <__cxa_atexit@plt+0x90080> │ │ │ │ - ldr r3, [pc, #200] @ 9c4d4 <__cxa_atexit@plt+0x900a0> │ │ │ │ + bhi a540c <__cxa_atexit@plt+0x98fd8> │ │ │ │ + ldr r3, [pc, #200] @ a542c <__cxa_atexit@plt+0x98ff8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r3, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 9c494 <__cxa_atexit@plt+0x90060> │ │ │ │ + beq a53ec <__cxa_atexit@plt+0x98fb8> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9c4a4 <__cxa_atexit@plt+0x90070> │ │ │ │ + bne a53fc <__cxa_atexit@plt+0x98fc8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 9c4bc <__cxa_atexit@plt+0x90088> │ │ │ │ - ldr lr, [pc, #148] @ 9c4d8 <__cxa_atexit@plt+0x900a4> │ │ │ │ + bcc a5414 <__cxa_atexit@plt+0x98fe0> │ │ │ │ + ldr lr, [pc, #148] @ a5430 <__cxa_atexit@plt+0x98ffc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ 9c4dc <__cxa_atexit@plt+0x900a8> │ │ │ │ + ldr lr, [pc, #124] @ a5434 <__cxa_atexit@plt+0x99000> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r0, [pc, #112] @ 9c4e0 <__cxa_atexit@plt+0x900ac> │ │ │ │ + ldr r0, [pc, #112] @ a5438 <__cxa_atexit@plt+0x99004> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ @@ -147496,35 +156670,35 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq sp, ip, lsr #18 │ │ │ │ + mvneq r4, ip, asr #19 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9c568 <__cxa_atexit@plt+0x90134> │ │ │ │ + bne a54c0 <__cxa_atexit@plt+0x9908c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9c57c <__cxa_atexit@plt+0x90148> │ │ │ │ - ldr r2, [pc, #124] @ 9c58c <__cxa_atexit@plt+0x90158> │ │ │ │ + bcc a54d4 <__cxa_atexit@plt+0x990a0> │ │ │ │ + ldr r2, [pc, #124] @ a54e4 <__cxa_atexit@plt+0x990b0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #120] @ 9c590 <__cxa_atexit@plt+0x9015c> │ │ │ │ + ldr lr, [pc, #120] @ a54e8 <__cxa_atexit@plt+0x990b4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #92] @ 9c594 <__cxa_atexit@plt+0x90160> │ │ │ │ + ldr r8, [pc, #92] @ a54ec <__cxa_atexit@plt+0x990b8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ @@ -147541,455 +156715,455 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe64 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - mvneq sp, r4, ror #16 │ │ │ │ + mvneq r4, r4, lsl #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9c624 <__cxa_atexit@plt+0x901f0> │ │ │ │ - ldr lr, [pc, #120] @ 9c630 <__cxa_atexit@plt+0x901fc> │ │ │ │ + bhi a557c <__cxa_atexit@plt+0x99148> │ │ │ │ + ldr lr, [pc, #120] @ a5588 <__cxa_atexit@plt+0x99154> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #108] @ 9c634 <__cxa_atexit@plt+0x90200> │ │ │ │ + ldr r1, [pc, #108] @ a558c <__cxa_atexit@plt+0x99158> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r3, #-16] │ │ │ │ stmdb r3, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq 9c610 <__cxa_atexit@plt+0x901dc> │ │ │ │ - ldr r1, [pc, #88] @ 9c638 <__cxa_atexit@plt+0x90204> │ │ │ │ + beq a5568 <__cxa_atexit@plt+0x99134> │ │ │ │ + ldr r1, [pc, #88] @ a5590 <__cxa_atexit@plt+0x9915c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r2, #3] │ │ │ │ ldr r7, [r3, #-12] │ │ │ │ str r1, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9c61c <__cxa_atexit@plt+0x901e8> │ │ │ │ - ldr r3, [pc, #60] @ 9c63c <__cxa_atexit@plt+0x90208> │ │ │ │ + beq a5574 <__cxa_atexit@plt+0x99140> │ │ │ │ + ldr r3, [pc, #60] @ a5594 <__cxa_atexit@plt+0x99160> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq sp, ip, lsr #15 │ │ │ │ + mvneq r4, ip, asr #16 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #56] @ 9c688 <__cxa_atexit@plt+0x90254> │ │ │ │ + ldr r3, [pc, #56] @ a55e0 <__cxa_atexit@plt+0x991ac> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9c680 <__cxa_atexit@plt+0x9024c> │ │ │ │ - ldr r3, [pc, #28] @ 9c68c <__cxa_atexit@plt+0x90258> │ │ │ │ + beq a55d8 <__cxa_atexit@plt+0x991a4> │ │ │ │ + ldr r3, [pc, #28] @ a55e4 <__cxa_atexit@plt+0x991b0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9c6b0 <__cxa_atexit@plt+0x9027c> │ │ │ │ + ldr r3, [pc, #16] @ a5608 <__cxa_atexit@plt+0x991d4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9c6f0 <__cxa_atexit@plt+0x902bc> │ │ │ │ + bcc a5648 <__cxa_atexit@plt+0x99214> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #40] @ 9c708 <__cxa_atexit@plt+0x902d4> │ │ │ │ + ldr r1, [pc, #40] @ a5660 <__cxa_atexit@plt+0x9922c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r7, r2, r7 │ │ │ │ stmib r3, {r1, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 9c70c <__cxa_atexit@plt+0x902d8> │ │ │ │ + ldr r3, [pc, #20] @ a5664 <__cxa_atexit@plt+0x99230> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sp, r8, ror #13 │ │ │ │ + mvneq r4, r8, lsl #15 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9c770 <__cxa_atexit@plt+0x9033c> │ │ │ │ - ldr r2, [pc, #76] @ 9c77c <__cxa_atexit@plt+0x90348> │ │ │ │ + bhi a56c8 <__cxa_atexit@plt+0x99294> │ │ │ │ + ldr r2, [pc, #76] @ a56d4 <__cxa_atexit@plt+0x992a0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ 9c780 <__cxa_atexit@plt+0x9034c> │ │ │ │ + ldr r1, [pc, #68] @ a56d8 <__cxa_atexit@plt+0x992a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9c768 <__cxa_atexit@plt+0x90334> │ │ │ │ - ldr r3, [pc, #44] @ 9c784 <__cxa_atexit@plt+0x90350> │ │ │ │ + beq a56c0 <__cxa_atexit@plt+0x9928c> │ │ │ │ + ldr r3, [pc, #44] @ a56dc <__cxa_atexit@plt+0x992a8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq sp, r8, lsr r6 │ │ │ │ + ldrdeq r4, [r4, #104]! @ 0x68 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9c7a8 <__cxa_atexit@plt+0x90374> │ │ │ │ + ldr r3, [pc, #16] @ a5700 <__cxa_atexit@plt+0x992cc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9c7e0 <__cxa_atexit@plt+0x903ac> │ │ │ │ - ldr r2, [pc, #40] @ 9c7f8 <__cxa_atexit@plt+0x903c4> │ │ │ │ + bcc a5738 <__cxa_atexit@plt+0x99304> │ │ │ │ + ldr r2, [pc, #40] @ a5750 <__cxa_atexit@plt+0x9931c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 9c7fc <__cxa_atexit@plt+0x903c8> │ │ │ │ + ldr r3, [pc, #20] @ a5754 <__cxa_atexit@plt+0x99320> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - strdeq sp, [r4, #88]! @ 0x58 │ │ │ │ + @ instruction: 0x01e44698 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - @ instruction: 0x01cf1898 │ │ │ │ + biceq r8, lr, ip, lsl #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c874 <__cxa_atexit@plt+0x90440> │ │ │ │ + bhi a57cc <__cxa_atexit@plt+0x99398> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9c880 <__cxa_atexit@plt+0x9044c> │ │ │ │ - ldr r2, [pc, #92] @ 9c890 <__cxa_atexit@plt+0x9045c> │ │ │ │ + bcc a57d8 <__cxa_atexit@plt+0x993a4> │ │ │ │ + ldr r2, [pc, #92] @ a57e8 <__cxa_atexit@plt+0x993b4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #84] @ 9c894 <__cxa_atexit@plt+0x90460> │ │ │ │ + ldr r1, [pc, #84] @ a57ec <__cxa_atexit@plt+0x993b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ - ldr r0, [pc, #68] @ 9c898 <__cxa_atexit@plt+0x90464> │ │ │ │ + ldr r0, [pc, #68] @ a57f0 <__cxa_atexit@plt+0x993bc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-12] │ │ │ │ str r0, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ - ldr r5, [pc, #52] @ 9c89c <__cxa_atexit@plt+0x90468> │ │ │ │ + ldr r5, [pc, #52] @ a57f4 <__cxa_atexit@plt+0x993c0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq sp, r4, lsr r5 │ │ │ │ + ldrdeq r4, [r4, #84]! @ 0x54 │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - strheq sp, [r4, #112]! @ 0x70 │ │ │ │ - strdeq r1, [pc, #120] @ 9c920 <__cxa_atexit@plt+0x904ec> │ │ │ │ + mvneq r4, r8, lsl #17 │ │ │ │ + biceq r8, lr, ip, ror #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9c8cc <__cxa_atexit@plt+0x90498> │ │ │ │ + bne a5824 <__cxa_atexit@plt+0x993f0> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9c8e4 <__cxa_atexit@plt+0x904b0> │ │ │ │ + ldr r7, [pc, #16] @ a583c <__cxa_atexit@plt+0x99408> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 9c8e8 <__cxa_atexit@plt+0x904b4> │ │ │ │ + ldr r0, [pc, #8] @ a5840 <__cxa_atexit@plt+0x9940c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r1, pc, ip, asr #15 │ │ │ │ - biceq r1, pc, r0, asr #15 │ │ │ │ - biceq r1, pc, r0, lsr #18 │ │ │ │ + biceq r8, lr, r0, asr #28 │ │ │ │ + biceq r8, lr, r4, lsr lr │ │ │ │ + strexbeq r8, r4, [lr] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9c954 <__cxa_atexit@plt+0x90520> │ │ │ │ - ldr r1, [pc, #80] @ 9c95c <__cxa_atexit@plt+0x90528> │ │ │ │ + bhi a58ac <__cxa_atexit@plt+0x99478> │ │ │ │ + ldr r1, [pc, #80] @ a58b4 <__cxa_atexit@plt+0x99480> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-16]! │ │ │ │ - ldr r1, [pc, #60] @ 9c960 <__cxa_atexit@plt+0x9052c> │ │ │ │ + ldr r1, [pc, #60] @ a58b8 <__cxa_atexit@plt+0x99484> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 9c944 <__cxa_atexit@plt+0x90510> │ │ │ │ + beq a589c <__cxa_atexit@plt+0x99468> │ │ │ │ mov r7, #0 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 9c984 <__cxa_atexit@plt+0x90550> │ │ │ │ + b a58dc <__cxa_atexit@plt+0x994a8> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq sp, r0, asr r4 │ │ │ │ - biceq r1, pc, r8, lsr #17 │ │ │ │ + strdeq r4, [r4, #64]! @ 0x40 │ │ │ │ + biceq r8, lr, ip, lsl pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, #0 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 9c984 <__cxa_atexit@plt+0x90550> │ │ │ │ + b a58dc <__cxa_atexit@plt+0x994a8> │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #172] @ 9ca3c <__cxa_atexit@plt+0x90608> │ │ │ │ + ldr r2, [pc, #172] @ a5994 <__cxa_atexit@plt+0x99560> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #168] @ 9ca40 <__cxa_atexit@plt+0x9060c> │ │ │ │ + ldr r1, [pc, #168] @ a5998 <__cxa_atexit@plt+0x99564> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #4]! │ │ │ │ and r7, r0, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9c9f0 <__cxa_atexit@plt+0x905bc> │ │ │ │ + bne a5948 <__cxa_atexit@plt+0x99514> │ │ │ │ ldr r7, [r0, #2] │ │ │ │ ldr r0, [r0, #6] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9ca24 <__cxa_atexit@plt+0x905f0> │ │ │ │ + beq a597c <__cxa_atexit@plt+0x99548> │ │ │ │ ldm r5, {r0, r3} │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r7, r7, r0 │ │ │ │ stm r5, {r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 9ca30 <__cxa_atexit@plt+0x905fc> │ │ │ │ + beq a5988 <__cxa_atexit@plt+0x99554> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b 9c998 <__cxa_atexit@plt+0x90564> │ │ │ │ - ldr r2, [pc, #76] @ 9ca44 <__cxa_atexit@plt+0x90610> │ │ │ │ + b a58f0 <__cxa_atexit@plt+0x994bc> │ │ │ │ + ldr r2, [pc, #76] @ a599c <__cxa_atexit@plt+0x99568> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9ca24 <__cxa_atexit@plt+0x905f0> │ │ │ │ - ldr r3, [pc, #48] @ 9ca48 <__cxa_atexit@plt+0x90614> │ │ │ │ + beq a597c <__cxa_atexit@plt+0x99548> │ │ │ │ + ldr r3, [pc, #48] @ a59a0 <__cxa_atexit@plt+0x9956c> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b 9cae4 <__cxa_atexit@plt+0x906b0> │ │ │ │ + b a5a3c <__cxa_atexit@plt+0x99608> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - strdeq r1, [pc, #100] @ 9cab4 <__cxa_atexit@plt+0x90680> │ │ │ │ - biceq r1, pc, r0, asr #15 │ │ │ │ + biceq r8, lr, r8, ror #26 │ │ │ │ + biceq r8, lr, r4, lsr lr │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ - ldr r2, [pc, #56] @ 9ca9c <__cxa_atexit@plt+0x90668> │ │ │ │ + ldr r2, [pc, #56] @ a59f4 <__cxa_atexit@plt+0x995c0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4]! │ │ │ │ ldr r0, [r7, #3] │ │ │ │ str r2, [r5] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r2, r0, r1 │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9ca94 <__cxa_atexit@plt+0x90660> │ │ │ │ + beq a59ec <__cxa_atexit@plt+0x995b8> │ │ │ │ ldr r2, [r3, #8] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ mov r7, fp │ │ │ │ - b 9c984 <__cxa_atexit@plt+0x90550> │ │ │ │ + b a58dc <__cxa_atexit@plt+0x994a8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r1, pc, ip, ror #14 │ │ │ │ + biceq r8, lr, r0, ror #27 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b 9c984 <__cxa_atexit@plt+0x90550> │ │ │ │ - biceq r1, pc, r0, asr r7 @ │ │ │ │ + b a58dc <__cxa_atexit@plt+0x994a8> │ │ │ │ + biceq r8, lr, r4, asr #27 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9cae0 <__cxa_atexit@plt+0x906ac> │ │ │ │ + ldr r3, [pc, #16] @ a5a38 <__cxa_atexit@plt+0x99604> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 9cae4 <__cxa_atexit@plt+0x906b0> │ │ │ │ - biceq r1, pc, ip, lsr r6 @ │ │ │ │ + b a5a3c <__cxa_atexit@plt+0x99608> │ │ │ │ + strheq r8, [lr, #192] @ 0xc0 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r3, [pc, #124] @ 9cb6c <__cxa_atexit@plt+0x90738> │ │ │ │ + ldr r3, [pc, #124] @ a5ac4 <__cxa_atexit@plt+0x99690> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ ldr r1, [r7, #4]! │ │ │ │ and r2, r1, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne 9cb24 <__cxa_atexit@plt+0x906f0> │ │ │ │ + bne a5a7c <__cxa_atexit@plt+0x99648> │ │ │ │ ldr r2, [r1, #2] │ │ │ │ ldr r7, [r1, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9cb54 <__cxa_atexit@plt+0x90720> │ │ │ │ + beq a5aac <__cxa_atexit@plt+0x99678> │ │ │ │ stm r5, {r2, r7} │ │ │ │ - b 9caf0 <__cxa_atexit@plt+0x906bc> │ │ │ │ - ldr r3, [pc, #68] @ 9cb70 <__cxa_atexit@plt+0x9073c> │ │ │ │ + b a5a48 <__cxa_atexit@plt+0x99614> │ │ │ │ + ldr r3, [pc, #68] @ a5ac8 <__cxa_atexit@plt+0x99694> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9cb5c <__cxa_atexit@plt+0x90728> │ │ │ │ - ldr r5, [pc, #48] @ 9cb74 <__cxa_atexit@plt+0x90740> │ │ │ │ + beq a5ab4 <__cxa_atexit@plt+0x99680> │ │ │ │ + ldr r5, [pc, #48] @ a5acc <__cxa_atexit@plt+0x99698> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r9, #0 │ │ │ │ - b 9a4c8 <__cxa_atexit@plt+0x8e094> │ │ │ │ + b a3420 <__cxa_atexit@plt+0x96fec> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - biceq r1, pc, r8, asr r6 @ │ │ │ │ + biceq r8, lr, ip, asr #25 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b 9cae4 <__cxa_atexit@plt+0x906b0> │ │ │ │ - biceq r1, pc, ip, lsr r6 @ │ │ │ │ + b a5a3c <__cxa_atexit@plt+0x99608> │ │ │ │ + strheq r8, [lr, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9cbb8 <__cxa_atexit@plt+0x90784> │ │ │ │ + ldr r3, [pc, #16] @ a5b10 <__cxa_atexit@plt+0x996dc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ - b 9a4c8 <__cxa_atexit@plt+0x8e094> │ │ │ │ + b a3420 <__cxa_atexit@plt+0x96fec> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9cbf8 <__cxa_atexit@plt+0x907c4> │ │ │ │ + bcc a5b50 <__cxa_atexit@plt+0x9971c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #28] @ 9cc04 <__cxa_atexit@plt+0x907d0> │ │ │ │ + ldr r1, [pc, #28] @ a5b5c <__cxa_atexit@plt+0x99728> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r7, r2, r7 │ │ │ │ stmib r3, {r1, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sp, r0, ror #3 │ │ │ │ + mvneq r4, r0, lsl #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9ccb4 <__cxa_atexit@plt+0x90880> │ │ │ │ - ldr lr, [pc, #172] @ 9ccd0 <__cxa_atexit@plt+0x9089c> │ │ │ │ + bhi a5c0c <__cxa_atexit@plt+0x997d8> │ │ │ │ + ldr lr, [pc, #172] @ a5c28 <__cxa_atexit@plt+0x997f4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #160] @ 9ccd4 <__cxa_atexit@plt+0x908a0> │ │ │ │ + ldr r1, [pc, #160] @ a5c2c <__cxa_atexit@plt+0x997f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq 9cc98 <__cxa_atexit@plt+0x90864> │ │ │ │ - ldr r0, [pc, #140] @ 9ccd8 <__cxa_atexit@plt+0x908a4> │ │ │ │ + beq a5bf0 <__cxa_atexit@plt+0x997bc> │ │ │ │ + ldr r0, [pc, #140] @ a5c30 <__cxa_atexit@plt+0x997fc> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r1, [r2, #3] │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9cca8 <__cxa_atexit@plt+0x90874> │ │ │ │ + beq a5c00 <__cxa_atexit@plt+0x997cc> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc 9ccbc <__cxa_atexit@plt+0x90888> │ │ │ │ - ldr r3, [pc, #96] @ 9ccdc <__cxa_atexit@plt+0x908a8> │ │ │ │ + bcc a5c14 <__cxa_atexit@plt+0x997e0> │ │ │ │ + ldr r3, [pc, #96] @ a5c34 <__cxa_atexit@plt+0x99800> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r1, r7 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -148005,32 +157179,32 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - mvneq sp, r0, asr #2 │ │ │ │ + mvneq r4, r0, ror #3 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - mvneq sp, ip, asr #2 │ │ │ │ + mvneq r4, ip, ror #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #100] @ 9cd54 <__cxa_atexit@plt+0x90920> │ │ │ │ + ldr r3, [pc, #100] @ a5cac <__cxa_atexit@plt+0x99878> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9cd3c <__cxa_atexit@plt+0x90908> │ │ │ │ + beq a5c94 <__cxa_atexit@plt+0x99860> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 9cd44 <__cxa_atexit@plt+0x90910> │ │ │ │ - ldr r1, [pc, #56] @ 9cd58 <__cxa_atexit@plt+0x90924> │ │ │ │ + bcc a5c9c <__cxa_atexit@plt+0x99868> │ │ │ │ + ldr r1, [pc, #56] @ a5cb0 <__cxa_atexit@plt+0x9987c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ sub r7, r2, r7 │ │ │ │ stmib r6, {r1, r7} │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ @@ -148038,133 +157212,133 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq sp, r8, lsr #1 │ │ │ │ + mvneq r4, r8, asr #2 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9cd9c <__cxa_atexit@plt+0x90968> │ │ │ │ + bcc a5cf4 <__cxa_atexit@plt+0x998c0> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #28] @ 9cda8 <__cxa_atexit@plt+0x90974> │ │ │ │ + ldr r1, [pc, #28] @ a5d00 <__cxa_atexit@plt+0x998cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r7, r2, r7 │ │ │ │ stmib r3, {r1, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, ip, lsr r0 │ │ │ │ - biceq r1, pc, r0, asr r4 @ │ │ │ │ + ldrdeq r4, [r4, #12]! │ │ │ │ + biceq r8, lr, r4, asr #21 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9ce28 <__cxa_atexit@plt+0x909f4> │ │ │ │ - ldr lr, [pc, #100] @ 9ce30 <__cxa_atexit@plt+0x909fc> │ │ │ │ + bhi a5d80 <__cxa_atexit@plt+0x9994c> │ │ │ │ + ldr lr, [pc, #100] @ a5d88 <__cxa_atexit@plt+0x99954> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ mov r2, r5 │ │ │ │ str lr, [r2, #-20]! @ 0xffffffec │ │ │ │ - ldr lr, [pc, #76] @ 9ce34 <__cxa_atexit@plt+0x90a00> │ │ │ │ + ldr lr, [pc, #76] @ a5d8c <__cxa_atexit@plt+0x99958> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r2, #4] │ │ │ │ str r0, [r2, #8] │ │ │ │ str lr, [r2, #12] │ │ │ │ str r7, [r2, #16] │ │ │ │ tst r3, #3 │ │ │ │ - beq 9ce18 <__cxa_atexit@plt+0x909e4> │ │ │ │ - ldr r7, [pc, #48] @ 9ce38 <__cxa_atexit@plt+0x90a04> │ │ │ │ + beq a5d70 <__cxa_atexit@plt+0x9993c> │ │ │ │ + ldr r7, [pc, #48] @ a5d90 <__cxa_atexit@plt+0x9995c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 9ce64 <__cxa_atexit@plt+0x90a30> │ │ │ │ + b a5dbc <__cxa_atexit@plt+0x99988> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq ip, ip, lsl #31 │ │ │ │ - biceq r1, pc, r0, lsl #7 │ │ │ │ - biceq r1, pc, r0, asr #7 │ │ │ │ + mvneq r4, ip, lsr #32 │ │ │ │ + strdeq r8, [lr, #148] @ 0x94 │ │ │ │ + biceq r8, lr, r4, lsr sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9ce60 <__cxa_atexit@plt+0x90a2c> │ │ │ │ + ldr r3, [pc, #16] @ a5db8 <__cxa_atexit@plt+0x99984> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 9ce64 <__cxa_atexit@plt+0x90a30> │ │ │ │ - biceq r1, pc, r8, lsr r3 @ │ │ │ │ + b a5dbc <__cxa_atexit@plt+0x99988> │ │ │ │ + biceq r8, lr, ip, lsr #19 │ │ │ │ mov fp, r7 │ │ │ │ mov r2, r5 │ │ │ │ - ldr r3, [pc, #344] @ 9cfcc <__cxa_atexit@plt+0x90b98> │ │ │ │ + ldr r3, [pc, #344] @ a5f24 <__cxa_atexit@plt+0x99af0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r5, r2 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 9cea8 <__cxa_atexit@plt+0x90a74> │ │ │ │ + bne a5e00 <__cxa_atexit@plt+0x999cc> │ │ │ │ str r3, [r2] │ │ │ │ ldr r5, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r5, [r2, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9cf74 <__cxa_atexit@plt+0x90b40> │ │ │ │ + beq a5ecc <__cxa_atexit@plt+0x99a98> │ │ │ │ stm r2, {r5, r7} │ │ │ │ - b 9ce74 <__cxa_atexit@plt+0x90a40> │ │ │ │ - ldr r7, [pc, #288] @ 9cfd0 <__cxa_atexit@plt+0x90b9c> │ │ │ │ + b a5dcc <__cxa_atexit@plt+0x99998> │ │ │ │ + ldr r7, [pc, #288] @ a5f28 <__cxa_atexit@plt+0x99af4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r2] │ │ │ │ str r7, [r2, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq 9cf80 <__cxa_atexit@plt+0x90b4c> │ │ │ │ + beq a5ed8 <__cxa_atexit@plt+0x99aa4> │ │ │ │ str r9, [r5] │ │ │ │ ldr ip, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp ip, r3 │ │ │ │ - bcc 9cf8c <__cxa_atexit@plt+0x90b58> │ │ │ │ - ldr lr, [pc, #248] @ 9cfd4 <__cxa_atexit@plt+0x90ba0> │ │ │ │ + bcc a5ee4 <__cxa_atexit@plt+0x99ab0> │ │ │ │ + ldr lr, [pc, #248] @ a5f2c <__cxa_atexit@plt+0x99af8> │ │ │ │ add lr, pc, lr │ │ │ │ mov r1, r2 │ │ │ │ ldr r0, [r1, #12]! │ │ │ │ - ldr sl, [pc, #236] @ 9cfd8 <__cxa_atexit@plt+0x90ba4> │ │ │ │ + ldr sl, [pc, #236] @ a5f30 <__cxa_atexit@plt+0x99afc> │ │ │ │ add sl, pc, sl │ │ │ │ str lr, [r1] │ │ │ │ ldr r7, [r1, #-4] │ │ │ │ mov r8, r6 │ │ │ │ str sl, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str r7, [r8, #12] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9cfb4 <__cxa_atexit@plt+0x90b80> │ │ │ │ + bhi a5f0c <__cxa_atexit@plt+0x99ad8> │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp ip, r3 │ │ │ │ - bcc 9cfac <__cxa_atexit@plt+0x90b78> │ │ │ │ - ldr r7, [pc, #196] @ 9cfe4 <__cxa_atexit@plt+0x90bb0> │ │ │ │ + bcc a5f04 <__cxa_atexit@plt+0x99ad0> │ │ │ │ + ldr r7, [pc, #196] @ a5f3c <__cxa_atexit@plt+0x99b08> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #192] @ 9cfe8 <__cxa_atexit@plt+0x90bb4> │ │ │ │ + ldr r1, [pc, #192] @ a5f40 <__cxa_atexit@plt+0x99b0c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #188] @ 9cfec <__cxa_atexit@plt+0x90bb8> │ │ │ │ + ldr lr, [pc, #188] @ a5f44 <__cxa_atexit@plt+0x99b10> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #184] @ 9cff0 <__cxa_atexit@plt+0x90bbc> │ │ │ │ + ldr sl, [pc, #184] @ a5f48 <__cxa_atexit@plt+0x99b14> │ │ │ │ add sl, pc, sl │ │ │ │ sub r0, r3, #3 │ │ │ │ str r7, [r2, #4] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r1, [r6, #20]! │ │ │ │ sub r0, r3, #15 │ │ │ │ str r0, [r6, #8] │ │ │ │ @@ -148179,81 +157353,81 @@ │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #76] @ 9cfe0 <__cxa_atexit@plt+0x90bac> │ │ │ │ + ldr r7, [pc, #76] @ a5f38 <__cxa_atexit@plt+0x99b04> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #32] @ 9cfdc <__cxa_atexit@plt+0x90ba8> │ │ │ │ + ldr r7, [pc, #32] @ a5f34 <__cxa_atexit@plt+0x99b00> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ andeq r0, r0, r4, ror r3 │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ - biceq r0, pc, ip, asr ip @ │ │ │ │ + ldrdeq r8, [lr, #32] │ │ │ │ andeq r0, r0, r0, lsr #3 │ │ │ │ @ instruction: 0xffff9aac │ │ │ │ @ instruction: 0xffff8e90 │ │ │ │ @ instruction: 0xffff97dc │ │ │ │ @ instruction: 0xffff92a0 │ │ │ │ - strdeq r1, [pc, #24] @ 9d014 <__cxa_atexit@plt+0x90be0> │ │ │ │ + biceq r8, lr, ip, ror #16 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b 9ce64 <__cxa_atexit@plt+0x90a30> │ │ │ │ - ldrdeq r1, [pc, #28] @ 9d034 <__cxa_atexit@plt+0x90c00> │ │ │ │ + b a5dbc <__cxa_atexit@plt+0x99988> │ │ │ │ + biceq r8, lr, r0, asr r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r6 │ │ │ │ str r9, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9d0d4 <__cxa_atexit@plt+0x90ca0> │ │ │ │ - ldr r8, [pc, #204] @ 9d10c <__cxa_atexit@plt+0x90cd8> │ │ │ │ + bcc a602c <__cxa_atexit@plt+0x99bf8> │ │ │ │ + ldr r8, [pc, #204] @ a6064 <__cxa_atexit@plt+0x99c30> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #200] @ 9d110 <__cxa_atexit@plt+0x90cdc> │ │ │ │ + ldr lr, [pc, #200] @ a6068 <__cxa_atexit@plt+0x99c34> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #8]! │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r8, [r3] │ │ │ │ mov r8, r7 │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9d0f8 <__cxa_atexit@plt+0x90cc4> │ │ │ │ + bhi a6050 <__cxa_atexit@plt+0x99c1c> │ │ │ │ add r6, r7, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9d0f0 <__cxa_atexit@plt+0x90cbc> │ │ │ │ - ldr r3, [pc, #152] @ 9d11c <__cxa_atexit@plt+0x90ce8> │ │ │ │ + bcc a6048 <__cxa_atexit@plt+0x99c14> │ │ │ │ + ldr r3, [pc, #152] @ a6074 <__cxa_atexit@plt+0x99c40> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #148] @ 9d120 <__cxa_atexit@plt+0x90cec> │ │ │ │ + ldr r2, [pc, #148] @ a6078 <__cxa_atexit@plt+0x99c44> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #144] @ 9d124 <__cxa_atexit@plt+0x90cf0> │ │ │ │ + ldr lr, [pc, #144] @ a607c <__cxa_atexit@plt+0x99c48> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #140] @ 9d128 <__cxa_atexit@plt+0x90cf4> │ │ │ │ + ldr r0, [pc, #140] @ a6080 <__cxa_atexit@plt+0x99c4c> │ │ │ │ add r0, pc, r0 │ │ │ │ sub r1, r6, #3 │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ str r2, [r7, #20]! │ │ │ │ sub r1, r6, #15 │ │ │ │ str r1, [r7, #8] │ │ │ │ @@ -148261,70 +157435,70 @@ │ │ │ │ str r8, [r7, #16] │ │ │ │ str r7, [r7, #20] │ │ │ │ str lr, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ - ldr r7, [pc, #60] @ 9d118 <__cxa_atexit@plt+0x90ce4> │ │ │ │ + ldr r7, [pc, #60] @ a6070 <__cxa_atexit@plt+0x99c3c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #20] @ 9d114 <__cxa_atexit@plt+0x90ce0> │ │ │ │ + ldr r7, [pc, #20] @ a606c <__cxa_atexit@plt+0x99c38> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl r2 │ │ │ │ @ instruction: 0xfffffbc4 │ │ │ │ - biceq r0, pc, r8, lsl fp @ │ │ │ │ + biceq r8, lr, ip, lsl #3 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xffff9948 │ │ │ │ @ instruction: 0xffff8d2c │ │ │ │ @ instruction: 0xffff9678 │ │ │ │ @ instruction: 0xffff913c │ │ │ │ - biceq r1, pc, r0, asr #1 │ │ │ │ + biceq r8, lr, r4, lsr r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r6 │ │ │ │ str r9, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9d1f0 <__cxa_atexit@plt+0x90dbc> │ │ │ │ - ldr r8, [pc, #204] @ 9d228 <__cxa_atexit@plt+0x90df4> │ │ │ │ + bcc a6148 <__cxa_atexit@plt+0x99d14> │ │ │ │ + ldr r8, [pc, #204] @ a6180 <__cxa_atexit@plt+0x99d4c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #200] @ 9d22c <__cxa_atexit@plt+0x90df8> │ │ │ │ + ldr lr, [pc, #200] @ a6184 <__cxa_atexit@plt+0x99d50> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #8]! │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r8, [r3] │ │ │ │ mov r8, r7 │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9d214 <__cxa_atexit@plt+0x90de0> │ │ │ │ + bhi a616c <__cxa_atexit@plt+0x99d38> │ │ │ │ add r6, r7, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9d20c <__cxa_atexit@plt+0x90dd8> │ │ │ │ - ldr r3, [pc, #152] @ 9d238 <__cxa_atexit@plt+0x90e04> │ │ │ │ + bcc a6164 <__cxa_atexit@plt+0x99d30> │ │ │ │ + ldr r3, [pc, #152] @ a6190 <__cxa_atexit@plt+0x99d5c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #148] @ 9d23c <__cxa_atexit@plt+0x90e08> │ │ │ │ + ldr r2, [pc, #148] @ a6194 <__cxa_atexit@plt+0x99d60> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #144] @ 9d240 <__cxa_atexit@plt+0x90e0c> │ │ │ │ + ldr lr, [pc, #144] @ a6198 <__cxa_atexit@plt+0x99d64> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #140] @ 9d244 <__cxa_atexit@plt+0x90e10> │ │ │ │ + ldr r0, [pc, #140] @ a619c <__cxa_atexit@plt+0x99d68> │ │ │ │ add r0, pc, r0 │ │ │ │ sub r1, r6, #3 │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ str r2, [r7, #20]! │ │ │ │ sub r1, r6, #15 │ │ │ │ str r1, [r7, #8] │ │ │ │ @@ -148332,115 +157506,115 @@ │ │ │ │ str r8, [r7, #16] │ │ │ │ str r7, [r7, #20] │ │ │ │ str lr, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ - ldr r7, [pc, #60] @ 9d234 <__cxa_atexit@plt+0x90e00> │ │ │ │ + ldr r7, [pc, #60] @ a618c <__cxa_atexit@plt+0x99d58> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #20] @ 9d230 <__cxa_atexit@plt+0x90dfc> │ │ │ │ + ldr r7, [pc, #20] @ a6188 <__cxa_atexit@plt+0x99d54> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffffaa8 │ │ │ │ - strdeq r0, [pc, #156] @ 9d2d4 <__cxa_atexit@plt+0x90ea0> │ │ │ │ + biceq r8, lr, r0, ror r0 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ @ instruction: 0xffff982c │ │ │ │ @ instruction: 0xffff8c10 │ │ │ │ @ instruction: 0xffff955c │ │ │ │ @ instruction: 0xffff9020 │ │ │ │ - biceq r0, pc, ip, asr #29 │ │ │ │ + biceq r8, lr, r0, asr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9d29c <__cxa_atexit@plt+0x90e68> │ │ │ │ + bne a61f4 <__cxa_atexit@plt+0x99dc0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9d2b4 <__cxa_atexit@plt+0x90e80> │ │ │ │ - ldr r2, [pc, #84] @ 9d2cc <__cxa_atexit@plt+0x90e98> │ │ │ │ + bcc a620c <__cxa_atexit@plt+0x99dd8> │ │ │ │ + ldr r2, [pc, #84] @ a6224 <__cxa_atexit@plt+0x99df0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 9d2c4 <__cxa_atexit@plt+0x90e90> │ │ │ │ + ldr r7, [pc, #32] @ a621c <__cxa_atexit@plt+0x99de8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #24] @ 9d2c8 <__cxa_atexit@plt+0x90e94> │ │ │ │ + ldr r0, [pc, #24] @ a6220 <__cxa_atexit@plt+0x99dec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r0, pc, r8, ror lr @ │ │ │ │ - biceq r0, pc, ip, ror #28 │ │ │ │ - mvneq ip, ip, lsr #22 │ │ │ │ + biceq r8, lr, ip, ror #9 │ │ │ │ + biceq r8, lr, r0, ror #9 │ │ │ │ + mvneq r3, ip, asr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9d304 <__cxa_atexit@plt+0x90ed0> │ │ │ │ + bhi a625c <__cxa_atexit@plt+0x99e28> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 9d30c <__cxa_atexit@plt+0x90ed8> │ │ │ │ + ldr r1, [pc, #24] @ a6264 <__cxa_atexit@plt+0x99e30> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 9d5e0 <__cxa_atexit@plt+0x911ac> │ │ │ │ + b a6538 <__cxa_atexit@plt+0x9a104> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, lsl #21 │ │ │ │ + mvneq r3, r0, lsr #22 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r0, r3, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9d3a4 <__cxa_atexit@plt+0x90f70> │ │ │ │ + bhi a62fc <__cxa_atexit@plt+0x99ec8> │ │ │ │ ldr r7, [r3, #8] │ │ │ │ ldr r1, [r3, #12] │ │ │ │ - ldr r0, [pc, #140] @ 9d3c8 <__cxa_atexit@plt+0x90f94> │ │ │ │ + ldr r0, [pc, #140] @ a6320 <__cxa_atexit@plt+0x99eec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r3} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ sub r8, r1, #1 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9d3b4 <__cxa_atexit@plt+0x90f80> │ │ │ │ + bcc a630c <__cxa_atexit@plt+0x99ed8> │ │ │ │ cmp r8, #1 │ │ │ │ - bne 9d364 <__cxa_atexit@plt+0x90f30> │ │ │ │ + bne a62bc <__cxa_atexit@plt+0x99e88> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ - ldr r2, [pc, #96] @ 9d3cc <__cxa_atexit@plt+0x90f98> │ │ │ │ + ldr r2, [pc, #96] @ a6324 <__cxa_atexit@plt+0x99ef0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #88] @ 9d3d0 <__cxa_atexit@plt+0x90f9c> │ │ │ │ + ldr r2, [pc, #88] @ a6328 <__cxa_atexit@plt+0x99ef4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #76] @ 9d3d4 <__cxa_atexit@plt+0x90fa0> │ │ │ │ + ldr r1, [pc, #76] @ a632c <__cxa_atexit@plt+0x99ef8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ add lr, r6, #16 │ │ │ │ stm lr, {r1, r2, r6} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -148450,120 +157624,120 @@ │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, lsr sl │ │ │ │ + ldrdeq r3, [r4, #168]! @ 0xa8 │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ - mvneq ip, r8, asr #20 │ │ │ │ - mvneq ip, r4, lsl sl │ │ │ │ + mvneq r3, r8, ror #21 │ │ │ │ + strheq r3, [r4, #164]! @ 0xa4 │ │ │ │ andeq r0, r1, r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9d454 <__cxa_atexit@plt+0x91020> │ │ │ │ + bcc a63ac <__cxa_atexit@plt+0x99f78> │ │ │ │ cmp r8, #1 │ │ │ │ - bne 9d410 <__cxa_atexit@plt+0x90fdc> │ │ │ │ + bne a6368 <__cxa_atexit@plt+0x99f34> │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #76] @ 9d464 <__cxa_atexit@plt+0x91030> │ │ │ │ + ldr r2, [pc, #76] @ a63bc <__cxa_atexit@plt+0x99f88> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 9d468 <__cxa_atexit@plt+0x91034> │ │ │ │ + ldr r1, [pc, #72] @ a63c0 <__cxa_atexit@plt+0x99f8c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #52] @ 9d46c <__cxa_atexit@plt+0x91038> │ │ │ │ + ldr r2, [pc, #52] @ a63c4 <__cxa_atexit@plt+0x99f90> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - mvneq ip, r0, lsr #19 │ │ │ │ - mvneq ip, r4, ror #18 │ │ │ │ + mvneq r3, r0, asr #20 │ │ │ │ + mvneq r3, r4, lsl #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9d4c4 <__cxa_atexit@plt+0x91090> │ │ │ │ - ldr lr, [pc, #64] @ 9d4d0 <__cxa_atexit@plt+0x9109c> │ │ │ │ + bhi a641c <__cxa_atexit@plt+0x99fe8> │ │ │ │ + ldr lr, [pc, #64] @ a6428 <__cxa_atexit@plt+0x99ff4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #52] @ 9d4d4 <__cxa_atexit@plt+0x910a0> │ │ │ │ + ldr r1, [pc, #52] @ a642c <__cxa_atexit@plt+0x99ff8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r2, #-16] │ │ │ │ stmdb r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 9d4b8 <__cxa_atexit@plt+0x91084> │ │ │ │ + beq a6410 <__cxa_atexit@plt+0x99fdc> │ │ │ │ mov r7, r3 │ │ │ │ - b 9d4e0 <__cxa_atexit@plt+0x910ac> │ │ │ │ + b a6438 <__cxa_atexit@plt+0x9a004> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - ldrdeq ip, [r4, #132]! @ 0x84 │ │ │ │ + mvneq r3, r4, ror r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #20 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc 9d59c <__cxa_atexit@plt+0x91168> │ │ │ │ + bcc a64f4 <__cxa_atexit@plt+0x9a0c0> │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ cmp r8, #0 │ │ │ │ - ble 9d55c <__cxa_atexit@plt+0x91128> │ │ │ │ - ldr r9, [pc, #188] @ 9d5c4 <__cxa_atexit@plt+0x91190> │ │ │ │ + ble a64b4 <__cxa_atexit@plt+0x9a080> │ │ │ │ + ldr r9, [pc, #188] @ a651c <__cxa_atexit@plt+0x9a0e8> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #184] @ 9d5c8 <__cxa_atexit@plt+0x91194> │ │ │ │ + ldr lr, [pc, #184] @ a6520 <__cxa_atexit@plt+0x9a0ec> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r7, r2, #14 │ │ │ │ - ldr r1, [pc, #176] @ 9d5cc <__cxa_atexit@plt+0x91198> │ │ │ │ + ldr r1, [pc, #176] @ a6524 <__cxa_atexit@plt+0x9a0f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ str lr, [r6, #4] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r3, r9} │ │ │ │ str r7, [r6, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ sub r9, r2, #3 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 9d5ac <__cxa_atexit@plt+0x91178> │ │ │ │ + bcc a6504 <__cxa_atexit@plt+0x9a0d0> │ │ │ │ cmp r8, #1 │ │ │ │ - bne 9d56c <__cxa_atexit@plt+0x91138> │ │ │ │ + bne a64c4 <__cxa_atexit@plt+0x9a090> │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r3, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #92] @ 9d5d0 <__cxa_atexit@plt+0x9119c> │ │ │ │ + ldr r2, [pc, #92] @ a6528 <__cxa_atexit@plt+0x9a0f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r6, #24]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ @@ -148578,49 +157752,49 @@ │ │ │ │ mov r7, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - mvneq ip, ip, lsl #17 │ │ │ │ - mvneq ip, r4, lsr #17 │ │ │ │ + mvneq r3, ip, lsr #18 │ │ │ │ + mvneq r3, r4, asr #18 │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9d69c <__cxa_atexit@plt+0x91268> │ │ │ │ - ldr r3, [pc, #200] @ 9d6bc <__cxa_atexit@plt+0x91288> │ │ │ │ + bhi a65f4 <__cxa_atexit@plt+0x9a1c0> │ │ │ │ + ldr r3, [pc, #200] @ a6614 <__cxa_atexit@plt+0x9a1e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r3, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 9d67c <__cxa_atexit@plt+0x91248> │ │ │ │ + beq a65d4 <__cxa_atexit@plt+0x9a1a0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9d68c <__cxa_atexit@plt+0x91258> │ │ │ │ + bne a65e4 <__cxa_atexit@plt+0x9a1b0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 9d6a4 <__cxa_atexit@plt+0x91270> │ │ │ │ - ldr r7, [pc, #148] @ 9d6c0 <__cxa_atexit@plt+0x9128c> │ │ │ │ + bcc a65fc <__cxa_atexit@plt+0x9a1c8> │ │ │ │ + ldr r7, [pc, #148] @ a6618 <__cxa_atexit@plt+0x9a1e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr lr, [pc, #136] @ 9d6c4 <__cxa_atexit@plt+0x91290> │ │ │ │ + ldr lr, [pc, #136] @ a661c <__cxa_atexit@plt+0x9a1e8> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r0, [pc, #112] @ 9d6c8 <__cxa_atexit@plt+0x91294> │ │ │ │ + ldr r0, [pc, #112] @ a6620 <__cxa_atexit@plt+0x9a1ec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r2, [r6, #24] │ │ │ │ str r7, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ @@ -148642,35 +157816,35 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffca8 │ │ │ │ @ instruction: 0xfffffe38 │ │ │ │ - mvneq ip, r4, asr #14 │ │ │ │ + mvneq r3, r4, ror #15 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9d750 <__cxa_atexit@plt+0x9131c> │ │ │ │ + bne a66a8 <__cxa_atexit@plt+0x9a274> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9d764 <__cxa_atexit@plt+0x91330> │ │ │ │ - ldr r2, [pc, #124] @ 9d774 <__cxa_atexit@plt+0x91340> │ │ │ │ + bcc a66bc <__cxa_atexit@plt+0x9a288> │ │ │ │ + ldr r2, [pc, #124] @ a66cc <__cxa_atexit@plt+0x9a298> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #120] @ 9d778 <__cxa_atexit@plt+0x91344> │ │ │ │ + ldr lr, [pc, #120] @ a66d0 <__cxa_atexit@plt+0x9a29c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #92] @ 9d77c <__cxa_atexit@plt+0x91348> │ │ │ │ + ldr r8, [pc, #92] @ a66d4 <__cxa_atexit@plt+0x9a2a0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r9, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ @@ -148687,131 +157861,131 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbdc │ │ │ │ @ instruction: 0xfffffd74 │ │ │ │ - mvneq ip, ip, ror r6 │ │ │ │ + mvneq r3, ip, lsl r7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9d818 <__cxa_atexit@plt+0x913e4> │ │ │ │ - ldr lr, [pc, #152] @ 9d838 <__cxa_atexit@plt+0x91404> │ │ │ │ + bhi a6770 <__cxa_atexit@plt+0x9a33c> │ │ │ │ + ldr lr, [pc, #152] @ a6790 <__cxa_atexit@plt+0x9a35c> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r2, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #140] @ 9d83c <__cxa_atexit@plt+0x91408> │ │ │ │ + ldr r8, [pc, #140] @ a6794 <__cxa_atexit@plt+0x9a360> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9d80c <__cxa_atexit@plt+0x913d8> │ │ │ │ + beq a6764 <__cxa_atexit@plt+0x9a330> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 9d824 <__cxa_atexit@plt+0x913f0> │ │ │ │ - ldr r3, [pc, #92] @ 9d840 <__cxa_atexit@plt+0x9140c> │ │ │ │ + bcc a677c <__cxa_atexit@plt+0x9a348> │ │ │ │ + ldr r3, [pc, #92] @ a6798 <__cxa_atexit@plt+0x9a364> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ ldr r0, [r5, #-12] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r3, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ sub r5, r5, #8 │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ - b 9d5e0 <__cxa_atexit@plt+0x911ac> │ │ │ │ + b a6538 <__cxa_atexit@plt+0x9a104> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq ip, r4, asr #11 │ │ │ │ + mvneq r3, r4, ror #12 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9d88c <__cxa_atexit@plt+0x91458> │ │ │ │ - ldr r2, [pc, #48] @ 9d898 <__cxa_atexit@plt+0x91464> │ │ │ │ + bcc a67e4 <__cxa_atexit@plt+0x9a3b0> │ │ │ │ + ldr r2, [pc, #48] @ a67f0 <__cxa_atexit@plt+0x9a3bc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ sub r7, r6, #7 │ │ │ │ - b 9d5e0 <__cxa_atexit@plt+0x911ac> │ │ │ │ + b a6538 <__cxa_atexit@plt+0x9a104> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd74 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9d8ec <__cxa_atexit@plt+0x914b8> │ │ │ │ - ldr r3, [pc, #48] @ 9d8f4 <__cxa_atexit@plt+0x914c0> │ │ │ │ + bhi a6844 <__cxa_atexit@plt+0x9a410> │ │ │ │ + ldr r3, [pc, #48] @ a684c <__cxa_atexit@plt+0x9a418> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9d8e0 <__cxa_atexit@plt+0x914ac> │ │ │ │ + beq a6838 <__cxa_atexit@plt+0x9a404> │ │ │ │ mov r7, r8 │ │ │ │ - b 9db34 <__cxa_atexit@plt+0x91700> │ │ │ │ + b a6a8c <__cxa_atexit@plt+0x9a658> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9d978 <__cxa_atexit@plt+0x91544> │ │ │ │ - ldr r2, [pc, #108] @ 9d984 <__cxa_atexit@plt+0x91550> │ │ │ │ + bhi a68d0 <__cxa_atexit@plt+0x9a49c> │ │ │ │ + ldr r2, [pc, #108] @ a68dc <__cxa_atexit@plt+0x9a4a8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r3, #-8] │ │ │ │ str r1, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9d964 <__cxa_atexit@plt+0x91530> │ │ │ │ - ldr r2, [pc, #80] @ 9d988 <__cxa_atexit@plt+0x91554> │ │ │ │ + beq a68bc <__cxa_atexit@plt+0x9a488> │ │ │ │ + ldr r2, [pc, #80] @ a68e0 <__cxa_atexit@plt+0x9a4ac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r8, [r3, #-4] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9d96c <__cxa_atexit@plt+0x91538> │ │ │ │ - ldr r7, [pc, #56] @ 9d98c <__cxa_atexit@plt+0x91558> │ │ │ │ + beq a68c4 <__cxa_atexit@plt+0x9a490> │ │ │ │ + ldr r7, [pc, #56] @ a68e4 <__cxa_atexit@plt+0x9a4b0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -148822,152 +157996,152 @@ │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #56] @ 9d9d8 <__cxa_atexit@plt+0x915a4> │ │ │ │ + ldr r3, [pc, #56] @ a6930 <__cxa_atexit@plt+0x9a4fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9d9d0 <__cxa_atexit@plt+0x9159c> │ │ │ │ - ldr r3, [pc, #28] @ 9d9dc <__cxa_atexit@plt+0x915a8> │ │ │ │ + beq a6928 <__cxa_atexit@plt+0x9a4f4> │ │ │ │ + ldr r3, [pc, #28] @ a6934 <__cxa_atexit@plt+0x9a500> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 9da00 <__cxa_atexit@plt+0x915cc> │ │ │ │ + ldr r3, [pc, #16] @ a6958 <__cxa_atexit@plt+0x9a524> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ sub r8, r3, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ cmp r8, #0 │ │ │ │ - ble 9da4c <__cxa_atexit@plt+0x91618> │ │ │ │ + ble a69a4 <__cxa_atexit@plt+0x9a570> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 9daa4 <__cxa_atexit@plt+0x91670> │ │ │ │ + bcc a69fc <__cxa_atexit@plt+0x9a5c8> │ │ │ │ cmp r8, #1 │ │ │ │ - bne 9da60 <__cxa_atexit@plt+0x9162c> │ │ │ │ - ldr r7, [pc, #128] @ 9dac0 <__cxa_atexit@plt+0x9168c> │ │ │ │ + bne a69b8 <__cxa_atexit@plt+0x9a584> │ │ │ │ + ldr r7, [pc, #128] @ a6a18 <__cxa_atexit@plt+0x9a5e4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #116] @ 9dac8 <__cxa_atexit@plt+0x91694> │ │ │ │ + ldr r7, [pc, #116] @ a6a20 <__cxa_atexit@plt+0x9a5ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #100] @ 9dacc <__cxa_atexit@plt+0x91698> │ │ │ │ + ldr r7, [pc, #100] @ a6a24 <__cxa_atexit@plt+0x9a5f0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #96] @ 9dad0 <__cxa_atexit@plt+0x9169c> │ │ │ │ + ldr r2, [pc, #96] @ a6a28 <__cxa_atexit@plt+0x9a5f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #76] @ 9dad4 <__cxa_atexit@plt+0x916a0> │ │ │ │ + ldr r7, [pc, #76] @ a6a2c <__cxa_atexit@plt+0x9a5f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 9dac4 <__cxa_atexit@plt+0x91690> │ │ │ │ + ldr r7, [pc, #24] @ a6a1c <__cxa_atexit@plt+0x9a5e8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r0, pc, r0, lsr #15 │ │ │ │ - biceq r0, pc, r4, asr #14 │ │ │ │ - mvneq ip, r4, lsl r3 │ │ │ │ + biceq r7, lr, r4, lsl lr │ │ │ │ + strheq r7, [lr, #216] @ 0xd8 │ │ │ │ + strheq r3, [r4, #52]! @ 0x34 │ │ │ │ @ instruction: 0xffffcc28 │ │ │ │ - mvneq ip, r0, asr r3 │ │ │ │ - mvneq ip, r4, lsl r3 │ │ │ │ + strdeq r3, [r4, #48]! @ 0x30 │ │ │ │ + strheq r3, [r4, #52]! @ 0x34 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9db20 <__cxa_atexit@plt+0x916ec> │ │ │ │ - ldr r3, [pc, #48] @ 9db28 <__cxa_atexit@plt+0x916f4> │ │ │ │ + bhi a6a78 <__cxa_atexit@plt+0x9a644> │ │ │ │ + ldr r3, [pc, #48] @ a6a80 <__cxa_atexit@plt+0x9a64c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9db14 <__cxa_atexit@plt+0x916e0> │ │ │ │ + beq a6a6c <__cxa_atexit@plt+0x9a638> │ │ │ │ mov r7, r8 │ │ │ │ - b 9db34 <__cxa_atexit@plt+0x91700> │ │ │ │ + b a6a8c <__cxa_atexit@plt+0x9a658> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 9dbe4 <__cxa_atexit@plt+0x917b0> │ │ │ │ + bne a6b3c <__cxa_atexit@plt+0x9a708> │ │ │ │ ldr r6, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #200] @ 9dc1c <__cxa_atexit@plt+0x917e8> │ │ │ │ + ldr r2, [pc, #200] @ a6b74 <__cxa_atexit@plt+0x9a740> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r6, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r6, r7, #3 │ │ │ │ - beq 9dbfc <__cxa_atexit@plt+0x917c8> │ │ │ │ + beq a6b54 <__cxa_atexit@plt+0x9a720> │ │ │ │ cmp r6, #2 │ │ │ │ - bne 9dbe4 <__cxa_atexit@plt+0x917b0> │ │ │ │ + bne a6b3c <__cxa_atexit@plt+0x9a708> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9dc0c <__cxa_atexit@plt+0x917d8> │ │ │ │ - ldr r2, [pc, #144] @ 9dc20 <__cxa_atexit@plt+0x917ec> │ │ │ │ + bcc a6b64 <__cxa_atexit@plt+0x9a730> │ │ │ │ + ldr r2, [pc, #144] @ a6b78 <__cxa_atexit@plt+0x9a744> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #140] @ 9dc24 <__cxa_atexit@plt+0x917f0> │ │ │ │ + ldr lr, [pc, #140] @ a6b7c <__cxa_atexit@plt+0x9a748> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #8]! │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r2, [r3] │ │ │ │ str lr, [r9, #4]! │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ str r9, [r5, #12] │ │ │ │ - ldr r5, [pc, #100] @ 9dc28 <__cxa_atexit@plt+0x917f4> │ │ │ │ + ldr r5, [pc, #100] @ a6b80 <__cxa_atexit@plt+0x9a74c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str sl, [r9, #16] │ │ │ │ str r8, [r9, #28] │ │ │ │ str r0, [r9, #32] │ │ │ │ str r5, [r9, #20]! │ │ │ │ @@ -148992,24 +158166,24 @@ │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 9dca8 <__cxa_atexit@plt+0x91874> │ │ │ │ + bne a6c00 <__cxa_atexit@plt+0x9a7cc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9dcc0 <__cxa_atexit@plt+0x9188c> │ │ │ │ - ldr r3, [pc, #112] @ 9dccc <__cxa_atexit@plt+0x91898> │ │ │ │ + bcc a6c18 <__cxa_atexit@plt+0x9a7e4> │ │ │ │ + ldr r3, [pc, #112] @ a6c24 <__cxa_atexit@plt+0x9a7f0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #108] @ 9dcd0 <__cxa_atexit@plt+0x9189c> │ │ │ │ + ldr r2, [pc, #108] @ a6c28 <__cxa_atexit@plt+0x9a7f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #104] @ 9dcd4 <__cxa_atexit@plt+0x918a0> │ │ │ │ + ldr lr, [pc, #104] @ a6c2c <__cxa_atexit@plt+0x9a7f8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ @@ -149041,156 +158215,156 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9dd8c <__cxa_atexit@plt+0x91958> │ │ │ │ + bhi a6ce4 <__cxa_atexit@plt+0x9a8b0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9dd98 <__cxa_atexit@plt+0x91964> │ │ │ │ - ldr r1, [pc, #148] @ 9ddb4 <__cxa_atexit@plt+0x91980> │ │ │ │ + bcc a6cf0 <__cxa_atexit@plt+0x9a8bc> │ │ │ │ + ldr r1, [pc, #148] @ a6d0c <__cxa_atexit@plt+0x9a8d8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #144] @ 9ddb8 <__cxa_atexit@plt+0x91984> │ │ │ │ + ldr r0, [pc, #144] @ a6d10 <__cxa_atexit@plt+0x9a8dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r0, [pc, #124] @ 9ddbc <__cxa_atexit@plt+0x91988> │ │ │ │ + ldr r0, [pc, #124] @ a6d14 <__cxa_atexit@plt+0x9a8e0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #2 │ │ │ │ sub r1, r5, #28 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi 9dda8 <__cxa_atexit@plt+0x91974> │ │ │ │ - ldr r2, [pc, #88] @ 9ddc0 <__cxa_atexit@plt+0x9198c> │ │ │ │ + bhi a6d00 <__cxa_atexit@plt+0x9a8cc> │ │ │ │ + ldr r2, [pc, #88] @ a6d18 <__cxa_atexit@plt+0x9a8e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ stmib r5, {r3, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9dd80 <__cxa_atexit@plt+0x9194c> │ │ │ │ + beq a6cd8 <__cxa_atexit@plt+0x9a8a4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9db34 <__cxa_atexit@plt+0x91700> │ │ │ │ + b a6a8c <__cxa_atexit@plt+0x9a658> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdc0 │ │ │ │ - mvneq ip, ip, asr #32 │ │ │ │ - strdeq ip, [r4, #20]! │ │ │ │ + mvneq r3, ip, ror #1 │ │ │ │ + @ instruction: 0x01e43294 │ │ │ │ @ instruction: 0xfffffdc8 │ │ │ │ - biceq r0, pc, r4, ror #8 │ │ │ │ + ldrdeq r7, [lr, #168] @ 0xa8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9de1c <__cxa_atexit@plt+0x919e8> │ │ │ │ - ldr r2, [pc, #60] @ 9de28 <__cxa_atexit@plt+0x919f4> │ │ │ │ + bhi a6d74 <__cxa_atexit@plt+0x9a940> │ │ │ │ + ldr r2, [pc, #60] @ a6d80 <__cxa_atexit@plt+0x9a94c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r2, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9de10 <__cxa_atexit@plt+0x919dc> │ │ │ │ + beq a6d68 <__cxa_atexit@plt+0x9a934> │ │ │ │ mov r7, r8 │ │ │ │ - b 9de38 <__cxa_atexit@plt+0x91a04> │ │ │ │ + b a6d90 <__cxa_atexit@plt+0x9a95c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r0, pc, r0, lsl #8 │ │ │ │ + biceq r7, lr, r4, ror sl │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9de98 <__cxa_atexit@plt+0x91a64> │ │ │ │ + bne a6df0 <__cxa_atexit@plt+0x9a9bc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ mov r2, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9deb8 <__cxa_atexit@plt+0x91a84> │ │ │ │ - ldr r1, [pc, #100] @ 9dec4 <__cxa_atexit@plt+0x91a90> │ │ │ │ + bcc a6e10 <__cxa_atexit@plt+0x9a9dc> │ │ │ │ + ldr r1, [pc, #100] @ a6e1c <__cxa_atexit@plt+0x9a9e8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #96] @ 9dec8 <__cxa_atexit@plt+0x91a94> │ │ │ │ + ldr lr, [pc, #96] @ a6e20 <__cxa_atexit@plt+0x9a9ec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ str r1, [r5] │ │ │ │ str lr, [r2, #4]! │ │ │ │ str r2, [r5, #12] │ │ │ │ str r7, [r2, #8] │ │ │ │ str r0, [r2, #12] │ │ │ │ tst r3, #3 │ │ │ │ - beq 9deac <__cxa_atexit@plt+0x91a78> │ │ │ │ + beq a6e04 <__cxa_atexit@plt+0x9a9d0> │ │ │ │ mov r7, r3 │ │ │ │ - b 9dedc <__cxa_atexit@plt+0x91aa8> │ │ │ │ - ldr r7, [pc, #44] @ 9decc <__cxa_atexit@plt+0x91a98> │ │ │ │ + b a6e34 <__cxa_atexit@plt+0x9aa00> │ │ │ │ + ldr r7, [pc, #44] @ a6e24 <__cxa_atexit@plt+0x9a9f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ @ instruction: 0xffffe470 │ │ │ │ - mvneq fp, r8, asr #29 │ │ │ │ - biceq r0, pc, ip, asr r3 @ │ │ │ │ + mvneq r2, r8, ror #30 │ │ │ │ + ldrdeq r7, [lr, #144] @ 0x90 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9dfa4 <__cxa_atexit@plt+0x91b70> │ │ │ │ + bne a6efc <__cxa_atexit@plt+0x9aac8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add lr, r6, #104 @ 0x68 │ │ │ │ cmp r2, lr │ │ │ │ - bcc 9dfe4 <__cxa_atexit@plt+0x91bb0> │ │ │ │ - ldr r9, [pc, #256] @ 9e000 <__cxa_atexit@plt+0x91bcc> │ │ │ │ + bcc a6f3c <__cxa_atexit@plt+0x9ab08> │ │ │ │ + ldr r9, [pc, #256] @ a6f58 <__cxa_atexit@plt+0x9ab24> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #252] @ 9e004 <__cxa_atexit@plt+0x91bd0> │ │ │ │ + ldr r8, [pc, #252] @ a6f5c <__cxa_atexit@plt+0x9ab28> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #248] @ 9e008 <__cxa_atexit@plt+0x91bd4> │ │ │ │ + ldr r3, [pc, #248] @ a6f60 <__cxa_atexit@plt+0x9ab2c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldmib r5, {r0, r1, r2} │ │ │ │ str r9, [r6, #4]! │ │ │ │ - ldr r9, [pc, #232] @ 9e00c <__cxa_atexit@plt+0x91bd8> │ │ │ │ + ldr r9, [pc, #232] @ a6f64 <__cxa_atexit@plt+0x9ab30> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr sl, [pc, #228] @ 9e010 <__cxa_atexit@plt+0x91bdc> │ │ │ │ + ldr sl, [pc, #228] @ a6f68 <__cxa_atexit@plt+0x9ab34> │ │ │ │ add sl, pc, sl │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #28] │ │ │ │ - ldr ip, [pc, #212] @ 9e014 <__cxa_atexit@plt+0x91be0> │ │ │ │ + ldr ip, [pc, #212] @ a6f6c <__cxa_atexit@plt+0x9ab38> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ mov r1, r6 │ │ │ │ str r8, [r1, #16]! │ │ │ │ str r7, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r0, [r6, #48] @ 0x30 │ │ │ │ mov r8, r6 │ │ │ │ @@ -149209,70 +158383,70 @@ │ │ │ │ str ip, [r6, #92] @ 0x5c │ │ │ │ str r3, [r6, #96] @ 0x60 │ │ │ │ str r8, [r6, #100] @ 0x64 │ │ │ │ sub r7, lr, #6 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, lr │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #72] @ 9dff4 <__cxa_atexit@plt+0x91bc0> │ │ │ │ + ldr r3, [pc, #72] @ a6f4c <__cxa_atexit@plt+0x9ab18> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 9dfdc <__cxa_atexit@plt+0x91ba8> │ │ │ │ - ldr r3, [pc, #52] @ 9dff8 <__cxa_atexit@plt+0x91bc4> │ │ │ │ + beq a6f34 <__cxa_atexit@plt+0x9ab00> │ │ │ │ + ldr r3, [pc, #52] @ a6f50 <__cxa_atexit@plt+0x9ab1c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #44] @ 9dffc <__cxa_atexit@plt+0x91bc8> │ │ │ │ + ldr r3, [pc, #44] @ a6f54 <__cxa_atexit@plt+0x9ab20> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r0, #104 @ 0x68 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, lr │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mvneq ip, r0, lsl #1 │ │ │ │ + mvneq r3, r8, asr r1 │ │ │ │ @ instruction: 0xffffe908 │ │ │ │ @ instruction: 0xffffe9ec │ │ │ │ @ instruction: 0xfffff874 │ │ │ │ @ instruction: 0xfffffdd0 │ │ │ │ @ instruction: 0xffffee88 │ │ │ │ - mvneq fp, ip, asr lr │ │ │ │ - biceq r0, pc, r4, lsl #4 │ │ │ │ + strdeq r2, [r4, #236]! @ 0xec │ │ │ │ + biceq r7, lr, r8, ror r8 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 9e044 <__cxa_atexit@plt+0x91c10> │ │ │ │ + ldr r3, [pc, #24] @ a6f9c <__cxa_atexit@plt+0x9ab68> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 9e048 <__cxa_atexit@plt+0x91c14> │ │ │ │ + ldr r3, [pc, #16] @ a6fa0 <__cxa_atexit@plt+0x9ab6c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq ip, r8, lsl r0 │ │ │ │ - biceq pc, lr, r4, asr #23 │ │ │ │ + strdeq r3, [r4, #0]! │ │ │ │ + biceq r7, lr, r8, lsr r2 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r9, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r9, r6 │ │ │ │ - bcc 9e124 <__cxa_atexit@plt+0x91cf0> │ │ │ │ + bcc a707c <__cxa_atexit@plt+0x9ac48> │ │ │ │ str r8, [sp] │ │ │ │ - ldr ip, [pc, #228] @ 9e15c <__cxa_atexit@plt+0x91d28> │ │ │ │ + ldr ip, [pc, #228] @ a70b4 <__cxa_atexit@plt+0x9ac80> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr sl, [pc, #224] @ 9e160 <__cxa_atexit@plt+0x91d2c> │ │ │ │ + ldr sl, [pc, #224] @ a70b8 <__cxa_atexit@plt+0x9ac84> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #220] @ 9e164 <__cxa_atexit@plt+0x91d30> │ │ │ │ + ldr lr, [pc, #220] @ a70bc <__cxa_atexit@plt+0x9ac88> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ sub r1, r6, #23 │ │ │ │ str r1, [r5, #12] │ │ │ │ mov r8, r3 │ │ │ │ str ip, [r8, #16]! │ │ │ │ @@ -149280,146 +158454,146 @@ │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r2, [r8, #-4] │ │ │ │ str r7, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ mov r2, r5 │ │ │ │ str lr, [r2, #8]! │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9e144 <__cxa_atexit@plt+0x91d10> │ │ │ │ + bhi a709c <__cxa_atexit@plt+0x9ac68> │ │ │ │ add r6, r3, #60 @ 0x3c │ │ │ │ cmp r9, r6 │ │ │ │ - bcc 9e13c <__cxa_atexit@plt+0x91d08> │ │ │ │ - ldr r2, [pc, #152] @ 9e170 <__cxa_atexit@plt+0x91d3c> │ │ │ │ + bcc a7094 <__cxa_atexit@plt+0x9ac60> │ │ │ │ + ldr r2, [pc, #152] @ a70c8 <__cxa_atexit@plt+0x9ac94> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #148] @ 9e174 <__cxa_atexit@plt+0x91d40> │ │ │ │ + ldr r1, [pc, #148] @ a70cc <__cxa_atexit@plt+0x9ac98> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #144] @ 9e178 <__cxa_atexit@plt+0x91d44> │ │ │ │ + ldr lr, [pc, #144] @ a70d0 <__cxa_atexit@plt+0x9ac9c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #140] @ 9e17c <__cxa_atexit@plt+0x91d48> │ │ │ │ + ldr r9, [pc, #140] @ a70d4 <__cxa_atexit@plt+0x9aca0> │ │ │ │ add r9, pc, r9 │ │ │ │ sub r0, r6, #3 │ │ │ │ str r2, [r5] │ │ │ │ str r0, [r5, #4] │ │ │ │ str r1, [r3, #32]! │ │ │ │ sub r0, r6, #15 │ │ │ │ str r0, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ ldr r8, [sp] │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ - ldr r3, [pc, #64] @ 9e16c <__cxa_atexit@plt+0x91d38> │ │ │ │ + ldr r3, [pc, #64] @ a70c4 <__cxa_atexit@plt+0x9ac90> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #28] @ 9e168 <__cxa_atexit@plt+0x91d34> │ │ │ │ + ldr r7, [pc, #28] @ a70c0 <__cxa_atexit@plt+0x9ac8c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ ldr r9, [sp] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe524 │ │ │ │ @ instruction: 0xffffe374 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - biceq pc, lr, ip, asr #21 │ │ │ │ + biceq r7, lr, r0, asr #2 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ @ instruction: 0xffff88f4 │ │ │ │ @ instruction: 0xffff7cd8 │ │ │ │ @ instruction: 0xffff8624 │ │ │ │ @ instruction: 0xffff80e8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ - b 9c3f8 <__cxa_atexit@plt+0x8ffc4> │ │ │ │ - biceq r0, pc, r0, asr r1 @ │ │ │ │ + b a5350 <__cxa_atexit@plt+0x98f1c> │ │ │ │ + biceq r7, lr, r4, asr #15 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9e1e0 <__cxa_atexit@plt+0x91dac> │ │ │ │ - ldr r7, [pc, #52] @ 9e1f4 <__cxa_atexit@plt+0x91dc0> │ │ │ │ + bhi a7138 <__cxa_atexit@plt+0x9ad04> │ │ │ │ + ldr r7, [pc, #52] @ a714c <__cxa_atexit@plt+0x9ad18> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq 9e1d4 <__cxa_atexit@plt+0x91da0> │ │ │ │ + beq a712c <__cxa_atexit@plt+0x9acf8> │ │ │ │ mov r7, r8 │ │ │ │ - b 9e208 <__cxa_atexit@plt+0x91dd4> │ │ │ │ + b a7160 <__cxa_atexit@plt+0x9ad2c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9e1f8 <__cxa_atexit@plt+0x91dc4> │ │ │ │ + ldr r7, [pc, #16] @ a7150 <__cxa_atexit@plt+0x9ad1c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r0, pc, r8, lsr #2 │ │ │ │ - strdeq r0, [pc] @ 9e204 <__cxa_atexit@plt+0x91dd0> │ │ │ │ + @ instruction: 0x01ce779c │ │ │ │ + biceq r7, lr, r4, ror #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ mov r2, r5 │ │ │ │ ldr r8, [r2, #4]! │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9e2a4 <__cxa_atexit@plt+0x91e70> │ │ │ │ + bne a71fc <__cxa_atexit@plt+0x9adc8> │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 9e318 <__cxa_atexit@plt+0x91ee4> │ │ │ │ - ldr r1, [pc, #268] @ 9e340 <__cxa_atexit@plt+0x91f0c> │ │ │ │ + bcc a7270 <__cxa_atexit@plt+0x9ae3c> │ │ │ │ + ldr r1, [pc, #268] @ a7298 <__cxa_atexit@plt+0x9ae64> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #264] @ 9e344 <__cxa_atexit@plt+0x91f10> │ │ │ │ + ldr r0, [pc, #264] @ a729c <__cxa_atexit@plt+0x9ae68> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #260] @ 9e348 <__cxa_atexit@plt+0x91f14> │ │ │ │ + ldr lr, [pc, #260] @ a72a0 <__cxa_atexit@plt+0x9ae6c> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r5, #4] │ │ │ │ ldr r1, [r7, #2] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r8, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #7 │ │ │ │ sub r1, r5, #12 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi 9e330 <__cxa_atexit@plt+0x91efc> │ │ │ │ - ldr r2, [pc, #212] @ 9e34c <__cxa_atexit@plt+0x91f18> │ │ │ │ + bhi a7288 <__cxa_atexit@plt+0x9ae54> │ │ │ │ + ldr r2, [pc, #212] @ a72a4 <__cxa_atexit@plt+0x9ae70> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r7, [r3, #-4] │ │ │ │ str r6, [r5, #-4] │ │ │ │ str r2, [r5, #-12] │ │ │ │ str r7, [r5, #-8] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9e304 <__cxa_atexit@plt+0x91ed0> │ │ │ │ + beq a725c <__cxa_atexit@plt+0x9ae28> │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ - b 9de38 <__cxa_atexit@plt+0x91a04> │ │ │ │ + b a6d90 <__cxa_atexit@plt+0x9a95c> │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 9e320 <__cxa_atexit@plt+0x91eec> │ │ │ │ - ldr r2, [pc, #152] @ 9e350 <__cxa_atexit@plt+0x91f1c> │ │ │ │ + bcc a7278 <__cxa_atexit@plt+0x9ae44> │ │ │ │ + ldr r2, [pc, #152] @ a72a8 <__cxa_atexit@plt+0x9ae74> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #148] @ 9e354 <__cxa_atexit@plt+0x91f20> │ │ │ │ + ldr lr, [pc, #148] @ a72ac <__cxa_atexit@plt+0x9ae78> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #144] @ 9e358 <__cxa_atexit@plt+0x91f24> │ │ │ │ + ldr r0, [pc, #144] @ a72b0 <__cxa_atexit@plt+0x9ae7c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #136] @ 9e35c <__cxa_atexit@plt+0x91f28> │ │ │ │ + ldr r2, [pc, #136] @ a72b4 <__cxa_atexit@plt+0x9ae80> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r0, [r1, #12]! │ │ │ │ str r6, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ @@ -149431,328 +158605,328 @@ │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ - b 9e324 <__cxa_atexit@plt+0x91ef0> │ │ │ │ + b a727c <__cxa_atexit@plt+0x9ae48> │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xffffdf94 │ │ │ │ @ instruction: 0xfffffb8c │ │ │ │ @ instruction: 0xfffffbbc │ │ │ │ @ instruction: 0xffffc560 │ │ │ │ - biceq pc, lr, r0, ror #22 │ │ │ │ + ldrdeq r7, [lr, #20] │ │ │ │ @ instruction: 0xffffde8c │ │ │ │ - mvneq fp, r8, asr #21 │ │ │ │ + mvneq r2, r8, ror #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ - strexbeq pc, r0, [lr] @ │ │ │ │ + biceq r7, lr, r4, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9e3e4 <__cxa_atexit@plt+0x91fb0> │ │ │ │ - ldr r3, [pc, #120] @ 9e418 <__cxa_atexit@plt+0x91fe4> │ │ │ │ + bcc a733c <__cxa_atexit@plt+0x9af08> │ │ │ │ + ldr r3, [pc, #120] @ a7370 <__cxa_atexit@plt+0x9af3c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ - ldr r2, [pc, #112] @ 9e41c <__cxa_atexit@plt+0x91fe8> │ │ │ │ + ldr r2, [pc, #112] @ a7374 <__cxa_atexit@plt+0x9af40> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r7, {r2, r8} │ │ │ │ str r3, [r7, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e3fc <__cxa_atexit@plt+0x91fc8> │ │ │ │ - ldr r7, [pc, #96] @ 9e42c <__cxa_atexit@plt+0x91ff8> │ │ │ │ + bhi a7354 <__cxa_atexit@plt+0x9af20> │ │ │ │ + ldr r7, [pc, #96] @ a7384 <__cxa_atexit@plt+0x9af50> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #92] @ 9e430 <__cxa_atexit@plt+0x91ffc> │ │ │ │ + ldr r2, [pc, #92] @ a7388 <__cxa_atexit@plt+0x9af54> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ add r7, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ - b 9e208 <__cxa_atexit@plt+0x91dd4> │ │ │ │ - ldr r7, [pc, #60] @ 9e428 <__cxa_atexit@plt+0x91ff4> │ │ │ │ + b a7160 <__cxa_atexit@plt+0x9ad2c> │ │ │ │ + ldr r7, [pc, #60] @ a7380 <__cxa_atexit@plt+0x9af4c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ 9e420 <__cxa_atexit@plt+0x91fec> │ │ │ │ + ldr r3, [pc, #28] @ a7378 <__cxa_atexit@plt+0x9af44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #24] @ 9e424 <__cxa_atexit@plt+0x91ff0> │ │ │ │ + ldr r7, [pc, #24] @ a737c <__cxa_atexit@plt+0x9af48> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, asr #19 │ │ │ │ - strdeq fp, [r4, #144]! @ 0x90 │ │ │ │ - biceq pc, lr, ip, ror #10 │ │ │ │ - biceq pc, lr, r4, lsl #30 │ │ │ │ - biceq pc, lr, ip, lsr #30 │ │ │ │ + mvneq r2, r8, ror #20 │ │ │ │ + @ instruction: 0x01e42a90 │ │ │ │ + biceq r6, lr, r0, ror #23 │ │ │ │ + biceq r7, lr, r8, ror r5 │ │ │ │ + biceq r7, lr, r0, lsr #11 │ │ │ │ @ instruction: 0xfffffe38 │ │ │ │ - @ instruction: 0x01cef59c │ │ │ │ - ldrdeq pc, [lr, #228] @ 0xe4 │ │ │ │ + biceq r6, lr, r0, lsl ip │ │ │ │ + biceq r7, lr, r8, asr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e48c <__cxa_atexit@plt+0x92058> │ │ │ │ - ldr r2, [pc, #96] @ 9e4b4 <__cxa_atexit@plt+0x92080> │ │ │ │ + bhi a73e4 <__cxa_atexit@plt+0x9afb0> │ │ │ │ + ldr r2, [pc, #96] @ a740c <__cxa_atexit@plt+0x9afd8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9e494 <__cxa_atexit@plt+0x92060> │ │ │ │ - ldr r7, [pc, #80] @ 9e4c0 <__cxa_atexit@plt+0x9208c> │ │ │ │ + bhi a73ec <__cxa_atexit@plt+0x9afb8> │ │ │ │ + ldr r7, [pc, #80] @ a7418 <__cxa_atexit@plt+0x9afe4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #76] @ 9e4c4 <__cxa_atexit@plt+0x92090> │ │ │ │ + ldr r3, [pc, #76] @ a741c <__cxa_atexit@plt+0x9afe8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-16] │ │ │ │ str r9, [r5, #-12] │ │ │ │ add r7, r3, #2 │ │ │ │ mov r5, r2 │ │ │ │ - b 9e208 <__cxa_atexit@plt+0x91dd4> │ │ │ │ + b a7160 <__cxa_atexit@plt+0x9ad2c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ 9e4b8 <__cxa_atexit@plt+0x92084> │ │ │ │ + ldr r5, [pc, #28] @ a7410 <__cxa_atexit@plt+0x9afdc> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #24] @ 9e4bc <__cxa_atexit@plt+0x92088> │ │ │ │ + ldr r7, [pc, #24] @ a7414 <__cxa_atexit@plt+0x9afe0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsr #18 │ │ │ │ - ldrdeq pc, [lr, #68] @ 0x44 │ │ │ │ - biceq pc, lr, ip, ror #28 │ │ │ │ + mvneq r2, r0, asr #19 │ │ │ │ + biceq r6, lr, r8, asr #22 │ │ │ │ + biceq r7, lr, r0, ror #9 │ │ │ │ @ instruction: 0xfffffd94 │ │ │ │ - strdeq pc, [lr, #72] @ 0x48 │ │ │ │ - biceq pc, lr, ip, lsr lr @ │ │ │ │ + biceq r6, lr, ip, ror #22 │ │ │ │ + strheq r7, [lr, #64] @ 0x40 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 9e510 <__cxa_atexit@plt+0x920dc> │ │ │ │ - ldr r7, [pc, #52] @ 9e528 <__cxa_atexit@plt+0x920f4> │ │ │ │ + bcc a7468 <__cxa_atexit@plt+0x9b034> │ │ │ │ + ldr r7, [pc, #52] @ a7480 <__cxa_atexit@plt+0x9b04c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r7, [pc, #40] @ 9e52c <__cxa_atexit@plt+0x920f8> │ │ │ │ + ldr r7, [pc, #40] @ a7484 <__cxa_atexit@plt+0x9b050> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #24] @ 9e530 <__cxa_atexit@plt+0x920fc> │ │ │ │ + ldr r7, [pc, #24] @ a7488 <__cxa_atexit@plt+0x9b054> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - ldrdeq fp, [r4, #184]! @ 0xb8 │ │ │ │ - biceq pc, lr, r8, lsl #28 │ │ │ │ - ldrdeq pc, [lr, #208] @ 0xd0 │ │ │ │ + mvneq r2, r4, lsr #25 │ │ │ │ + biceq r7, lr, ip, ror r4 │ │ │ │ + biceq r7, lr, r4, asr #8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9e5c0 <__cxa_atexit@plt+0x9218c> │ │ │ │ + bhi a7518 <__cxa_atexit@plt+0x9b0e4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 9e5c8 <__cxa_atexit@plt+0x92194> │ │ │ │ - ldr r7, [pc, #148] @ 9e600 <__cxa_atexit@plt+0x921cc> │ │ │ │ + bcc a7520 <__cxa_atexit@plt+0x9b0ec> │ │ │ │ + ldr r7, [pc, #148] @ a7558 <__cxa_atexit@plt+0x9b124> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #144] @ 9e604 <__cxa_atexit@plt+0x921d0> │ │ │ │ + ldr r1, [pc, #144] @ a755c <__cxa_atexit@plt+0x9b128> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #136] @ 9e608 <__cxa_atexit@plt+0x921d4> │ │ │ │ + ldr r0, [pc, #136] @ a7560 <__cxa_atexit@plt+0x9b12c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r9} │ │ │ │ str r1, [r3, #12] │ │ │ │ stmdb r5, {r7, sl} │ │ │ │ sub r9, r6, #6 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e5e0 <__cxa_atexit@plt+0x921ac> │ │ │ │ - ldr r7, [pc, #116] @ 9e618 <__cxa_atexit@plt+0x921e4> │ │ │ │ + bhi a7538 <__cxa_atexit@plt+0x9b104> │ │ │ │ + ldr r7, [pc, #116] @ a7570 <__cxa_atexit@plt+0x9b13c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #112] @ 9e61c <__cxa_atexit@plt+0x921e8> │ │ │ │ + ldr r2, [pc, #112] @ a7574 <__cxa_atexit@plt+0x9b140> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-16] │ │ │ │ str r9, [r5, #-12] │ │ │ │ add r7, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ - b 9e208 <__cxa_atexit@plt+0x91dd4> │ │ │ │ + b a7160 <__cxa_atexit@plt+0x9ad2c> │ │ │ │ mov r6, r3 │ │ │ │ - b 9e5d0 <__cxa_atexit@plt+0x9219c> │ │ │ │ + b a7528 <__cxa_atexit@plt+0x9b0f4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #60] @ 9e614 <__cxa_atexit@plt+0x921e0> │ │ │ │ + ldr r7, [pc, #60] @ a756c <__cxa_atexit@plt+0x9b138> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #36] @ 9e60c <__cxa_atexit@plt+0x921d8> │ │ │ │ + ldr r5, [pc, #36] @ a7564 <__cxa_atexit@plt+0x9b130> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #32] @ 9e610 <__cxa_atexit@plt+0x921dc> │ │ │ │ + ldr r7, [pc, #32] @ a7568 <__cxa_atexit@plt+0x9b134> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - strdeq fp, [r4, #116]! @ 0x74 │ │ │ │ - mvneq fp, ip, lsl r8 │ │ │ │ - biceq pc, lr, r8, lsl #7 │ │ │ │ - biceq pc, lr, r0, lsr #26 │ │ │ │ - biceq pc, lr, r0, asr sp @ │ │ │ │ + @ instruction: 0x01e42894 │ │ │ │ + strheq r2, [r4, #140]! @ 0x8c │ │ │ │ + strdeq r6, [lr, #156] @ 0x9c │ │ │ │ + @ instruction: 0x01ce7394 │ │ │ │ + biceq r7, lr, r4, asr #7 │ │ │ │ @ instruction: 0xfffffc60 │ │ │ │ - biceq pc, lr, r4, asr #7 │ │ │ │ + biceq r6, lr, r8, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9e670 <__cxa_atexit@plt+0x9223c> │ │ │ │ - ldr r3, [pc, #40] @ 9e688 <__cxa_atexit@plt+0x92254> │ │ │ │ + bcc a75c8 <__cxa_atexit@plt+0x9b194> │ │ │ │ + ldr r3, [pc, #40] @ a75e0 <__cxa_atexit@plt+0x9b1ac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9e68c <__cxa_atexit@plt+0x92258> │ │ │ │ + ldr r7, [pc, #20] @ a75e4 <__cxa_atexit@plt+0x9b1b0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsl #21 │ │ │ │ - biceq pc, lr, ip, asr #25 │ │ │ │ + mvneq r2, ip, asr #22 │ │ │ │ + biceq r7, lr, r0, asr #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9e6c8 <__cxa_atexit@plt+0x92294> │ │ │ │ - ldr r3, [pc, #40] @ 9e6e0 <__cxa_atexit@plt+0x922ac> │ │ │ │ + bcc a7620 <__cxa_atexit@plt+0x9b1ec> │ │ │ │ + ldr r3, [pc, #40] @ a7638 <__cxa_atexit@plt+0x9b204> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9e6e4 <__cxa_atexit@plt+0x922b0> │ │ │ │ + ldr r7, [pc, #20] @ a763c <__cxa_atexit@plt+0x9b208> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, lsr #20 │ │ │ │ - biceq pc, lr, r8, ror ip @ │ │ │ │ + strdeq r2, [r4, #168]! @ 0xa8 │ │ │ │ + biceq r7, lr, ip, ror #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e720 <__cxa_atexit@plt+0x922ec> │ │ │ │ - ldr r2, [pc, #36] @ 9e728 <__cxa_atexit@plt+0x922f4> │ │ │ │ + bhi a7678 <__cxa_atexit@plt+0x9b244> │ │ │ │ + ldr r2, [pc, #36] @ a7680 <__cxa_atexit@plt+0x9b24c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ 9e72c <__cxa_atexit@plt+0x922f8> │ │ │ │ + ldr r1, [pc, #32] @ a7684 <__cxa_atexit@plt+0x9b250> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq pc, lr, r8, asr #24 │ │ │ │ - mvneq fp, r8, ror #12 │ │ │ │ - biceq pc, lr, r4, ror #24 │ │ │ │ + strheq r7, [lr, #44] @ 0x2c │ │ │ │ + mvneq r2, r8, lsl #14 │ │ │ │ + ldrdeq r7, [lr, #40] @ 0x28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e774 <__cxa_atexit@plt+0x92340> │ │ │ │ - ldr r2, [pc, #40] @ 9e77c <__cxa_atexit@plt+0x92348> │ │ │ │ + bhi a76cc <__cxa_atexit@plt+0x9b298> │ │ │ │ + ldr r2, [pc, #40] @ a76d4 <__cxa_atexit@plt+0x9b2a0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ 9e780 <__cxa_atexit@plt+0x9234c> │ │ │ │ + ldr r0, [pc, #32] @ a76d8 <__cxa_atexit@plt+0x9b2a4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrdeq pc, [lr, #20] │ │ │ │ + biceq r6, lr, r8, asr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9e7ac <__cxa_atexit@plt+0x92378> │ │ │ │ + bne a7704 <__cxa_atexit@plt+0x9b2d0> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9e7c0 <__cxa_atexit@plt+0x9238c> │ │ │ │ + ldr r7, [pc, #12] @ a7718 <__cxa_atexit@plt+0x9b2e4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, lsr r9 │ │ │ │ - biceq pc, lr, r4, ror #23 │ │ │ │ + mvneq r2, r0, lsl #20 │ │ │ │ + biceq r7, lr, r8, asr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9e82c <__cxa_atexit@plt+0x923f8> │ │ │ │ + bhi a7784 <__cxa_atexit@plt+0x9b350> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9e838 <__cxa_atexit@plt+0x92404> │ │ │ │ - ldr r1, [pc, #80] @ 9e848 <__cxa_atexit@plt+0x92414> │ │ │ │ + bcc a7790 <__cxa_atexit@plt+0x9b35c> │ │ │ │ + ldr r1, [pc, #80] @ a77a0 <__cxa_atexit@plt+0x9b36c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ 9e84c <__cxa_atexit@plt+0x92418> │ │ │ │ + ldr lr, [pc, #76] @ a77a4 <__cxa_atexit@plt+0x9b370> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ 9e850 <__cxa_atexit@plt+0x9241c> │ │ │ │ + ldr r0, [pc, #72] @ a77a8 <__cxa_atexit@plt+0x9b374> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -149764,155 +158938,155 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, ip, ror #10 │ │ │ │ + mvneq r2, ip, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9e8a8 <__cxa_atexit@plt+0x92474> │ │ │ │ + bcc a7800 <__cxa_atexit@plt+0x9b3cc> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ 9e8b8 <__cxa_atexit@plt+0x92484> │ │ │ │ + ldr r2, [pc, #28] @ a7810 <__cxa_atexit@plt+0x9b3dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsl #16 │ │ │ │ - biceq pc, lr, r8, lsr #21 │ │ │ │ + ldrdeq r2, [r4, #136]! @ 0x88 │ │ │ │ + biceq r7, lr, ip, lsl r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e93c <__cxa_atexit@plt+0x92508> │ │ │ │ + bhi a7894 <__cxa_atexit@plt+0x9b460> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9e948 <__cxa_atexit@plt+0x92514> │ │ │ │ - ldr lr, [pc, #104] @ 9e958 <__cxa_atexit@plt+0x92524> │ │ │ │ + bcc a78a0 <__cxa_atexit@plt+0x9b46c> │ │ │ │ + ldr lr, [pc, #104] @ a78b0 <__cxa_atexit@plt+0x9b47c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ 9e95c <__cxa_atexit@plt+0x92528> │ │ │ │ + ldr r0, [pc, #100] @ a78b4 <__cxa_atexit@plt+0x9b480> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ 9e960 <__cxa_atexit@plt+0x9252c> │ │ │ │ + ldr r1, [pc, #92] @ a78b8 <__cxa_atexit@plt+0x9b484> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ - ldr r5, [pc, #68] @ 9e964 <__cxa_atexit@plt+0x92530> │ │ │ │ + ldr r5, [pc, #68] @ a78bc <__cxa_atexit@plt+0x9b488> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #3 │ │ │ │ - ldr r5, [pc, #60] @ 9e968 <__cxa_atexit@plt+0x92534> │ │ │ │ + ldr r5, [pc, #60] @ a78c0 <__cxa_atexit@plt+0x9b48c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #217 @ 0xd9 │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r0, ror r4 │ │ │ │ - mvneq fp, r8, lsr r7 │ │ │ │ - mvneq fp, ip, lsl #9 │ │ │ │ + mvneq r2, r0, lsl r5 │ │ │ │ + mvneq r2, r0, lsl r8 │ │ │ │ + mvneq r2, ip, lsr #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9e9a0 <__cxa_atexit@plt+0x9256c> │ │ │ │ - ldr r2, [pc, #28] @ 9e9ac <__cxa_atexit@plt+0x92578> │ │ │ │ + bcc a78f8 <__cxa_atexit@plt+0x9b4c4> │ │ │ │ + ldr r2, [pc, #28] @ a7904 <__cxa_atexit@plt+0x9b4d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq fp, [r4, #100]! @ 0x64 │ │ │ │ - biceq pc, lr, r0, lsr #19 │ │ │ │ + mvneq r2, ip, lsr #15 │ │ │ │ + biceq r7, lr, r4, lsl r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9e9f4 <__cxa_atexit@plt+0x925c0> │ │ │ │ - ldr r2, [pc, #40] @ 9e9fc <__cxa_atexit@plt+0x925c8> │ │ │ │ + bhi a794c <__cxa_atexit@plt+0x9b518> │ │ │ │ + ldr r2, [pc, #40] @ a7954 <__cxa_atexit@plt+0x9b520> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ 9ea00 <__cxa_atexit@plt+0x925cc> │ │ │ │ + ldr r0, [pc, #32] @ a7958 <__cxa_atexit@plt+0x9b524> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq lr, lr, r4, ror pc │ │ │ │ + biceq r6, lr, r8, ror #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9ea2c <__cxa_atexit@plt+0x925f8> │ │ │ │ + bne a7984 <__cxa_atexit@plt+0x9b550> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9ea40 <__cxa_atexit@plt+0x9260c> │ │ │ │ + ldr r7, [pc, #12] @ a7998 <__cxa_atexit@plt+0x9b564> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - strheq fp, [r4, #100]! @ 0x64 │ │ │ │ - biceq pc, lr, r0, lsr r9 @ │ │ │ │ + mvneq r2, r0, lsl #15 │ │ │ │ + biceq r6, lr, r4, lsr #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 9eaac <__cxa_atexit@plt+0x92678> │ │ │ │ + bhi a7a04 <__cxa_atexit@plt+0x9b5d0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 9eab8 <__cxa_atexit@plt+0x92684> │ │ │ │ - ldr r1, [pc, #80] @ 9eac8 <__cxa_atexit@plt+0x92694> │ │ │ │ + bcc a7a10 <__cxa_atexit@plt+0x9b5dc> │ │ │ │ + ldr r1, [pc, #80] @ a7a20 <__cxa_atexit@plt+0x9b5ec> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ 9eacc <__cxa_atexit@plt+0x92698> │ │ │ │ + ldr lr, [pc, #76] @ a7a24 <__cxa_atexit@plt+0x9b5f0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ 9ead0 <__cxa_atexit@plt+0x9269c> │ │ │ │ + ldr r0, [pc, #72] @ a7a28 <__cxa_atexit@plt+0x9b5f4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -149924,63 +159098,63 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, ip, ror #5 │ │ │ │ + mvneq r2, ip, lsl #7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq pc, lr, r4, asr r8 @ │ │ │ │ + biceq r6, lr, r8, asr #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq pc, lr, r0, lsl #17 │ │ │ │ + strdeq r6, [lr, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9ebe4 <__cxa_atexit@plt+0x927b0> │ │ │ │ - ldr lr, [pc, #216] @ 9ec04 <__cxa_atexit@plt+0x927d0> │ │ │ │ + bhi a7b3c <__cxa_atexit@plt+0x9b708> │ │ │ │ + ldr lr, [pc, #216] @ a7b5c <__cxa_atexit@plt+0x9b728> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #204] @ 9ec08 <__cxa_atexit@plt+0x927d4> │ │ │ │ + ldr r1, [pc, #204] @ a7b60 <__cxa_atexit@plt+0x9b72c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 9ebc4 <__cxa_atexit@plt+0x92790> │ │ │ │ + beq a7b1c <__cxa_atexit@plt+0x9b6e8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 9ebf0 <__cxa_atexit@plt+0x927bc> │ │ │ │ + bcc a7b48 <__cxa_atexit@plt+0x9b714> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #11 │ │ │ │ - bge 9ebd0 <__cxa_atexit@plt+0x9279c> │ │ │ │ - ldr r7, [pc, #156] @ 9ec0c <__cxa_atexit@plt+0x927d8> │ │ │ │ + bge a7b28 <__cxa_atexit@plt+0x9b6f4> │ │ │ │ + ldr r7, [pc, #156] @ a7b64 <__cxa_atexit@plt+0x9b730> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #152] @ 9ec10 <__cxa_atexit@plt+0x927dc> │ │ │ │ + ldr lr, [pc, #152] @ a7b68 <__cxa_atexit@plt+0x9b734> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #148] @ 9ec14 <__cxa_atexit@plt+0x927e0> │ │ │ │ + ldr r8, [pc, #148] @ a7b6c <__cxa_atexit@plt+0x9b738> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r2, #11 │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ - ldr r9, [pc, #128] @ 9ec18 <__cxa_atexit@plt+0x927e4> │ │ │ │ + ldr r9, [pc, #128] @ a7b70 <__cxa_atexit@plt+0x9b73c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r1, r2, #19 │ │ │ │ str r3, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ @@ -149988,106 +159162,106 @@ │ │ │ │ str r7, [r6, #32] │ │ │ │ sub r7, r2, #2 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ 9ec1c <__cxa_atexit@plt+0x927e8> │ │ │ │ + ldr r7, [pc, #68] @ a7b74 <__cxa_atexit@plt+0x9b740> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - mvneq fp, r8, lsr r2 │ │ │ │ + ldrdeq r2, [r4, #40]! @ 0x28 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ - mvneq fp, ip, asr #9 │ │ │ │ - mvneq fp, r0, lsl r5 │ │ │ │ - biceq pc, lr, r8, ror #14 │ │ │ │ + mvneq r2, r4, lsr #11 │ │ │ │ + ldrdeq r2, [r4, #92]! @ 0x5c │ │ │ │ + ldrdeq r6, [lr, #220] @ 0xdc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 9ecb8 <__cxa_atexit@plt+0x92884> │ │ │ │ + bcc a7c10 <__cxa_atexit@plt+0x9b7dc> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #11 │ │ │ │ - bge 9eca4 <__cxa_atexit@plt+0x92870> │ │ │ │ - ldr r7, [pc, #120] @ 9ecc8 <__cxa_atexit@plt+0x92894> │ │ │ │ + bge a7bfc <__cxa_atexit@plt+0x9b7c8> │ │ │ │ + ldr r7, [pc, #120] @ a7c20 <__cxa_atexit@plt+0x9b7ec> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #116] @ 9eccc <__cxa_atexit@plt+0x92898> │ │ │ │ + ldr lr, [pc, #116] @ a7c24 <__cxa_atexit@plt+0x9b7f0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #112] @ 9ecd0 <__cxa_atexit@plt+0x9289c> │ │ │ │ + ldr r8, [pc, #112] @ a7c28 <__cxa_atexit@plt+0x9b7f4> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r3, #11 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r9, [pc, #92] @ 9ecd4 <__cxa_atexit@plt+0x928a0> │ │ │ │ + ldr r9, [pc, #92] @ a7c2c <__cxa_atexit@plt+0x9b7f8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r1, r3, #19 │ │ │ │ str r2, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ 9ecd8 <__cxa_atexit@plt+0x928a4> │ │ │ │ + ldr r7, [pc, #44] @ a7c30 <__cxa_atexit@plt+0x9b7fc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ - mvneq fp, ip, ror #7 │ │ │ │ - mvneq fp, ip, lsr r4 │ │ │ │ - biceq pc, lr, r8, ror #12 │ │ │ │ + mvneq r2, r4, asr #9 │ │ │ │ + mvneq r2, r8, lsl #10 │ │ │ │ + ldrdeq r6, [lr, #204] @ 0xcc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #52 @ 0x34 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9ed7c <__cxa_atexit@plt+0x92948> │ │ │ │ - ldr r2, [pc, #120] @ 9ed94 <__cxa_atexit@plt+0x92960> │ │ │ │ + bcc a7cd4 <__cxa_atexit@plt+0x9b8a0> │ │ │ │ + ldr r2, [pc, #120] @ a7cec <__cxa_atexit@plt+0x9b8b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr ip, [pc, #116] @ 9ed98 <__cxa_atexit@plt+0x92964> │ │ │ │ + ldr ip, [pc, #116] @ a7cf0 <__cxa_atexit@plt+0x9b8bc> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr sl, [pc, #112] @ 9ed9c <__cxa_atexit@plt+0x92968> │ │ │ │ + ldr sl, [pc, #112] @ a7cf4 <__cxa_atexit@plt+0x9b8c0> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #108] @ 9eda0 <__cxa_atexit@plt+0x9296c> │ │ │ │ + ldr lr, [pc, #108] @ a7cf8 <__cxa_atexit@plt+0x9b8c4> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r0, [pc, #96] @ 9eda4 <__cxa_atexit@plt+0x92970> │ │ │ │ + ldr r0, [pc, #96] @ a7cfc <__cxa_atexit@plt+0x9b8c8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub r1, r6, #35 @ 0x23 │ │ │ │ str r9, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ str ip, [r3, #36] @ 0x24 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r0, [r3, #44] @ 0x2c │ │ │ │ @@ -150095,570 +159269,570 @@ │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20]! │ │ │ │ sub r8, r6, #2 │ │ │ │ mov r9, r3 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r7, [pc, #36] @ 9eda8 <__cxa_atexit@plt+0x92974> │ │ │ │ + ldr r7, [pc, #36] @ a7d00 <__cxa_atexit@plt+0x9b8cc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffab0 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ @ instruction: 0xfffffb30 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ - mvneq fp, r0, lsr #6 │ │ │ │ - biceq pc, lr, ip, lsr r6 @ │ │ │ │ - biceq pc, lr, r0, lsr #12 │ │ │ │ + strdeq r2, [r4, #56]! @ 0x38 │ │ │ │ + strheq r6, [lr, #192] @ 0xc0 │ │ │ │ + @ instruction: 0x01ce6c94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9ee04 <__cxa_atexit@plt+0x929d0> │ │ │ │ - ldr r2, [pc, #64] @ 9ee0c <__cxa_atexit@plt+0x929d8> │ │ │ │ + bhi a7d5c <__cxa_atexit@plt+0x9b928> │ │ │ │ + ldr r2, [pc, #64] @ a7d64 <__cxa_atexit@plt+0x9b930> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ 9ee10 <__cxa_atexit@plt+0x929dc> │ │ │ │ + ldr r1, [pc, #60] @ a7d68 <__cxa_atexit@plt+0x9b934> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #52] @ 9ee14 <__cxa_atexit@plt+0x929e0> │ │ │ │ + ldr r0, [pc, #52] @ a7d6c <__cxa_atexit@plt+0x9b938> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ - ldr r0, [pc, #44] @ 9ee18 <__cxa_atexit@plt+0x929e4> │ │ │ │ + ldr r0, [pc, #44] @ a7d70 <__cxa_atexit@plt+0x9b93c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add sl, r0, #1 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ add r8, r1, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq pc, lr, ip, ror #11 │ │ │ │ - strexheq sl, r4, [r4] │ │ │ │ - mvneq fp, r4, ror r2 │ │ │ │ + biceq r6, lr, r0, ror #24 │ │ │ │ + mvneq r2, r4, lsr r0 │ │ │ │ + mvneq r2, ip, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9ee50 <__cxa_atexit@plt+0x92a1c> │ │ │ │ - ldr r2, [pc, #28] @ 9ee5c <__cxa_atexit@plt+0x92a28> │ │ │ │ + bcc a7da8 <__cxa_atexit@plt+0x9b974> │ │ │ │ + ldr r2, [pc, #28] @ a7db4 <__cxa_atexit@plt+0x9b980> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, r4, lsr #4 │ │ │ │ - biceq pc, lr, r8, ror #10 │ │ │ │ + strdeq r2, [r4, #44]! @ 0x2c │ │ │ │ + ldrdeq r6, [lr, #188] @ 0xbc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 9eea8 <__cxa_atexit@plt+0x92a74> │ │ │ │ - ldr r7, [pc, #52] @ 9eec0 <__cxa_atexit@plt+0x92a8c> │ │ │ │ + bcc a7e00 <__cxa_atexit@plt+0x9b9cc> │ │ │ │ + ldr r7, [pc, #52] @ a7e18 <__cxa_atexit@plt+0x9b9e4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r7, [pc, #40] @ 9eec4 <__cxa_atexit@plt+0x92a90> │ │ │ │ + ldr r7, [pc, #40] @ a7e1c <__cxa_atexit@plt+0x9b9e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #24] @ 9eec8 <__cxa_atexit@plt+0x92a94> │ │ │ │ + ldr r7, [pc, #24] @ a7e20 <__cxa_atexit@plt+0x9b9ec> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq fp, r0, asr r2 │ │ │ │ - biceq pc, lr, r4, lsr r5 @ │ │ │ │ - strdeq pc, [lr, #76] @ 0x4c │ │ │ │ + mvneq r2, ip, lsl r3 │ │ │ │ + biceq r6, lr, r8, lsr #23 │ │ │ │ + biceq r6, lr, r0, ror fp │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9ef10 <__cxa_atexit@plt+0x92adc> │ │ │ │ - ldr r3, [pc, #48] @ 9ef2c <__cxa_atexit@plt+0x92af8> │ │ │ │ + bhi a7e68 <__cxa_atexit@plt+0x9ba34> │ │ │ │ + ldr r3, [pc, #48] @ a7e84 <__cxa_atexit@plt+0x9ba50> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ 9ef30 <__cxa_atexit@plt+0x92afc> │ │ │ │ + ldr r2, [pc, #44] @ a7e88 <__cxa_atexit@plt+0x9ba54> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ - ldr r7, [pc, #28] @ 9ef34 <__cxa_atexit@plt+0x92b00> │ │ │ │ + ldr r7, [pc, #28] @ a7e8c <__cxa_atexit@plt+0x9ba58> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strheq pc, [lr, #76] @ 0x4c @ │ │ │ │ - ldrdeq pc, [lr, #68] @ 0x44 │ │ │ │ + biceq r6, lr, r0, lsr fp │ │ │ │ + biceq r6, lr, r8, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9ef6c <__cxa_atexit@plt+0x92b38> │ │ │ │ - ldr r2, [pc, #28] @ 9ef78 <__cxa_atexit@plt+0x92b44> │ │ │ │ + bcc a7ec4 <__cxa_atexit@plt+0x9ba90> │ │ │ │ + ldr r2, [pc, #28] @ a7ed0 <__cxa_atexit@plt+0x9ba9c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, r8, lsl #2 │ │ │ │ - biceq pc, lr, r0, ror r4 @ │ │ │ │ + mvneq r2, r0, ror #3 │ │ │ │ + biceq r6, lr, r4, ror #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 9efd4 <__cxa_atexit@plt+0x92ba0> │ │ │ │ + bhi a7f2c <__cxa_atexit@plt+0x9baf8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9efcc <__cxa_atexit@plt+0x92b98> │ │ │ │ - ldr r3, [pc, #44] @ 9efdc <__cxa_atexit@plt+0x92ba8> │ │ │ │ + beq a7f24 <__cxa_atexit@plt+0x9baf0> │ │ │ │ + ldr r3, [pc, #44] @ a7f34 <__cxa_atexit@plt+0x9bb00> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 9efe0 <__cxa_atexit@plt+0x92bac> │ │ │ │ + ldr r2, [pc, #40] @ a7f38 <__cxa_atexit@plt+0x9bb04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1969964 <__cxa_atexit@plt+0x195d530> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq pc, lr, ip, lsr r4 @ │ │ │ │ - mvneq sl, ip, lsr #27 │ │ │ │ - biceq pc, lr, r8, lsl r4 @ │ │ │ │ + strheq r6, [lr, #160] @ 0xa0 │ │ │ │ + mvneq r1, ip, asr #28 │ │ │ │ + biceq r6, lr, ip, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi 9f050 <__cxa_atexit@plt+0x92c1c> │ │ │ │ + bhi a7fa8 <__cxa_atexit@plt+0x9bb74> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9f048 <__cxa_atexit@plt+0x92c14> │ │ │ │ - ldr r7, [pc, #64] @ 9f058 <__cxa_atexit@plt+0x92c24> │ │ │ │ + beq a7fa0 <__cxa_atexit@plt+0x9bb6c> │ │ │ │ + ldr r7, [pc, #64] @ a7fb0 <__cxa_atexit@plt+0x9bb7c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ 9f05c <__cxa_atexit@plt+0x92c28> │ │ │ │ + ldr r3, [pc, #60] @ a7fb4 <__cxa_atexit@plt+0x9bb80> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #48] @ 9f060 <__cxa_atexit@plt+0x92c2c> │ │ │ │ + ldr r5, [pc, #48] @ a7fb8 <__cxa_atexit@plt+0x9bb84> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #40] @ 9f064 <__cxa_atexit@plt+0x92c30> │ │ │ │ + ldr r5, [pc, #40] @ a7fbc <__cxa_atexit@plt+0x9bb88> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq pc, lr, ip, ror #7 │ │ │ │ - mvneq sl, r4, asr #26 │ │ │ │ - mvneq fp, r0, asr #1 │ │ │ │ - mvneq fp, r4, lsr #32 │ │ │ │ - biceq pc, lr, r0, lsr #7 │ │ │ │ + biceq r6, lr, r0, ror #20 │ │ │ │ + mvneq r1, r4, ror #27 │ │ │ │ + mvneq r2, ip, lsl #3 │ │ │ │ + strdeq r2, [r4, #12]! │ │ │ │ + biceq r6, lr, r4, lsl sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ 9f088 <__cxa_atexit@plt+0x92c54> │ │ │ │ + ldr r8, [pc, #4] @ a7fe0 <__cxa_atexit@plt+0x9bbac> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - @ instruction: 0x01cef390 │ │ │ │ + biceq r6, lr, r4, lsl #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9f0c4 <__cxa_atexit@plt+0x92c90> │ │ │ │ - ldr r3, [pc, #40] @ 9f0dc <__cxa_atexit@plt+0x92ca8> │ │ │ │ + bcc a801c <__cxa_atexit@plt+0x9bbe8> │ │ │ │ + ldr r3, [pc, #40] @ a8034 <__cxa_atexit@plt+0x9bc00> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9f0e0 <__cxa_atexit@plt+0x92cac> │ │ │ │ + ldr r7, [pc, #20] @ a8038 <__cxa_atexit@plt+0x9bc04> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, ror #31 │ │ │ │ - biceq pc, lr, r8, ror r3 @ │ │ │ │ - @ instruction: 0x01b7a81f │ │ │ │ + mvneq r2, r0, asr #1 │ │ │ │ + biceq r6, lr, ip, ror #19 │ │ │ │ + @ instruction: 0x01b71b3a │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b7a84f │ │ │ │ + @ instruction: 0x01b71b6a │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b7a87f │ │ │ │ + @ instruction: 0x01b71b9a │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b7a8af │ │ │ │ + @ instruction: 0x01b71bca │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f188 <__cxa_atexit@plt+0x92d54> │ │ │ │ - ldr r3, [pc, #52] @ 9f198 <__cxa_atexit@plt+0x92d64> │ │ │ │ + bhi a80e0 <__cxa_atexit@plt+0x9bcac> │ │ │ │ + ldr r3, [pc, #52] @ a80f0 <__cxa_atexit@plt+0x9bcbc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9f178 <__cxa_atexit@plt+0x92d44> │ │ │ │ + beq a80d0 <__cxa_atexit@plt+0x9bc9c> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9f19c <__cxa_atexit@plt+0x92d68> │ │ │ │ + ldr r7, [pc, #12] @ a80f4 <__cxa_atexit@plt+0x9bcc0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strheq pc, [lr, #40] @ 0x28 @ │ │ │ │ + biceq r6, lr, ip, lsr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f1f8 <__cxa_atexit@plt+0x92dc4> │ │ │ │ - ldr r3, [pc, #52] @ 9f208 <__cxa_atexit@plt+0x92dd4> │ │ │ │ + bhi a8150 <__cxa_atexit@plt+0x9bd1c> │ │ │ │ + ldr r3, [pc, #52] @ a8160 <__cxa_atexit@plt+0x9bd2c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9f1e8 <__cxa_atexit@plt+0x92db4> │ │ │ │ + beq a8140 <__cxa_atexit@plt+0x9bd0c> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9f20c <__cxa_atexit@plt+0x92dd8> │ │ │ │ + ldr r7, [pc, #12] @ a8164 <__cxa_atexit@plt+0x9bd30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq pc, lr, ip, asr #4 │ │ │ │ + biceq r6, lr, r0, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - biceq pc, lr, r8, ror #6 │ │ │ │ + ldrdeq r6, [lr, #156] @ 0x9c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f290 <__cxa_atexit@plt+0x92e5c> │ │ │ │ - ldr r3, [pc, #88] @ 9f2a0 <__cxa_atexit@plt+0x92e6c> │ │ │ │ + bhi a81e8 <__cxa_atexit@plt+0x9bdb4> │ │ │ │ + ldr r3, [pc, #88] @ a81f8 <__cxa_atexit@plt+0x9bdc4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ and r3, r8, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 9f270 <__cxa_atexit@plt+0x92e3c> │ │ │ │ + beq a81c8 <__cxa_atexit@plt+0x9bd94> │ │ │ │ cmp r3, #0 │ │ │ │ - bne 9f27c <__cxa_atexit@plt+0x92e48> │ │ │ │ + bne a81d4 <__cxa_atexit@plt+0x9bda0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 9f2a8 <__cxa_atexit@plt+0x92e74> │ │ │ │ + ldr r7, [pc, #48] @ a8200 <__cxa_atexit@plt+0x9bdcc> │ │ │ │ add r7, pc, r7 │ │ │ │ - b 9f284 <__cxa_atexit@plt+0x92e50> │ │ │ │ - ldr r7, [pc, #32] @ 9f2a4 <__cxa_atexit@plt+0x92e70> │ │ │ │ + b a81dc <__cxa_atexit@plt+0x9bda8> │ │ │ │ + ldr r7, [pc, #32] @ a81fc <__cxa_atexit@plt+0x9bdc8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9f2ac <__cxa_atexit@plt+0x92e78> │ │ │ │ + ldr r7, [pc, #20] @ a8204 <__cxa_atexit@plt+0x9bdd0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq pc, lr, r0, ror #5 │ │ │ │ - biceq pc, lr, r0, lsl r3 @ │ │ │ │ - biceq pc, lr, r0, lsl r3 @ │ │ │ │ - biceq pc, lr, r0, ror #5 │ │ │ │ + biceq r6, lr, r4, asr r9 │ │ │ │ + biceq r6, lr, r4, lsl #19 │ │ │ │ + biceq r6, lr, r4, lsl #19 │ │ │ │ + biceq r6, lr, r4, asr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 9f2e8 <__cxa_atexit@plt+0x92eb4> │ │ │ │ + ldr r2, [pc, #36] @ a8240 <__cxa_atexit@plt+0x9be0c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ 9f2ec <__cxa_atexit@plt+0x92eb8> │ │ │ │ + ldr r3, [pc, #32] @ a8244 <__cxa_atexit@plt+0x9be10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r3, r3, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq pc, lr, r4, asr #5 │ │ │ │ - @ instruction: 0x01cef298 │ │ │ │ + biceq r6, lr, r8, lsr r9 │ │ │ │ + biceq r6, lr, ip, lsl #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9f328 <__cxa_atexit@plt+0x92ef4> │ │ │ │ - ldr r3, [pc, #40] @ 9f340 <__cxa_atexit@plt+0x92f0c> │ │ │ │ + bcc a8280 <__cxa_atexit@plt+0x9be4c> │ │ │ │ + ldr r3, [pc, #40] @ a8298 <__cxa_atexit@plt+0x9be64> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9f344 <__cxa_atexit@plt+0x92f10> │ │ │ │ + ldr r7, [pc, #20] @ a829c <__cxa_atexit@plt+0x9be68> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [r4, #220]! @ 0xdc │ │ │ │ - biceq pc, lr, r0, lsl #5 │ │ │ │ + mvneq r1, r8, lsr #29 │ │ │ │ + strdeq r6, [lr, #132] @ 0x84 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f3bc <__cxa_atexit@plt+0x92f88> │ │ │ │ - ldr r3, [pc, #100] @ 9f3cc <__cxa_atexit@plt+0x92f98> │ │ │ │ + bhi a8314 <__cxa_atexit@plt+0x9bee0> │ │ │ │ + ldr r3, [pc, #100] @ a8324 <__cxa_atexit@plt+0x9bef0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9f398 <__cxa_atexit@plt+0x92f64> │ │ │ │ + beq a82f0 <__cxa_atexit@plt+0x9bebc> │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #3 │ │ │ │ - bne 9f3a8 <__cxa_atexit@plt+0x92f74> │ │ │ │ + bne a8300 <__cxa_atexit@plt+0x9becc> │ │ │ │ ldr r7, [r8, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 9f3d4 <__cxa_atexit@plt+0x92fa0> │ │ │ │ + ldr r7, [pc, #36] @ a832c <__cxa_atexit@plt+0x9bef8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9f3d0 <__cxa_atexit@plt+0x92f9c> │ │ │ │ + ldr r7, [pc, #12] @ a8328 <__cxa_atexit@plt+0x9bef4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - strdeq pc, [lr, #24] │ │ │ │ - mvneq sl, r8, lsl #20 │ │ │ │ + biceq r6, lr, ip, ror #16 │ │ │ │ + mvneq r1, r8, lsr #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne 9f408 <__cxa_atexit@plt+0x92fd4> │ │ │ │ + bne a8360 <__cxa_atexit@plt+0x9bf2c> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9f41c <__cxa_atexit@plt+0x92fe8> │ │ │ │ + ldr r7, [pc, #12] @ a8374 <__cxa_atexit@plt+0x9bf40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsr #19 │ │ │ │ + mvneq r1, r8, asr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9f458 <__cxa_atexit@plt+0x93024> │ │ │ │ - ldr r3, [pc, #40] @ 9f470 <__cxa_atexit@plt+0x9303c> │ │ │ │ + bcc a83b0 <__cxa_atexit@plt+0x9bf7c> │ │ │ │ + ldr r3, [pc, #40] @ a83c8 <__cxa_atexit@plt+0x9bf94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9f474 <__cxa_atexit@plt+0x93040> │ │ │ │ + ldr r7, [pc, #20] @ a83cc <__cxa_atexit@plt+0x9bf98> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r4, #192]! @ 0xc0 │ │ │ │ - biceq pc, lr, r0, ror r1 @ │ │ │ │ + mvneq r1, ip, ror sp │ │ │ │ + biceq r6, lr, r4, ror #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f4f0 <__cxa_atexit@plt+0x930bc> │ │ │ │ - ldr r3, [pc, #104] @ 9f500 <__cxa_atexit@plt+0x930cc> │ │ │ │ + bhi a8448 <__cxa_atexit@plt+0x9c014> │ │ │ │ + ldr r3, [pc, #104] @ a8458 <__cxa_atexit@plt+0x9c024> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9f4c8 <__cxa_atexit@plt+0x93094> │ │ │ │ + beq a8420 <__cxa_atexit@plt+0x9bfec> │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9f4d8 <__cxa_atexit@plt+0x930a4> │ │ │ │ + bne a8430 <__cxa_atexit@plt+0x9bffc> │ │ │ │ ldr r7, [r8, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 9f508 <__cxa_atexit@plt+0x930d4> │ │ │ │ + ldr r7, [pc, #40] @ a8460 <__cxa_atexit@plt+0x9c02c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ add r7, r7, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 9f504 <__cxa_atexit@plt+0x930d0> │ │ │ │ + ldr r7, [pc, #12] @ a845c <__cxa_atexit@plt+0x9c028> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - biceq pc, lr, r4, ror #1 │ │ │ │ - mvneq sl, r0, ror #17 │ │ │ │ + biceq r6, lr, r8, asr r7 │ │ │ │ + mvneq r1, r0, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9f53c <__cxa_atexit@plt+0x93108> │ │ │ │ + bne a8494 <__cxa_atexit@plt+0x9c060> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9f554 <__cxa_atexit@plt+0x93120> │ │ │ │ + ldr r7, [pc, #16] @ a84ac <__cxa_atexit@plt+0x9c078> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ add r7, r7, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, ror r8 │ │ │ │ + mvneq r1, ip, lsl r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9f5cc <__cxa_atexit@plt+0x93198> │ │ │ │ + bhi a8524 <__cxa_atexit@plt+0x9c0f0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ 9f5e8 <__cxa_atexit@plt+0x931b4> │ │ │ │ + ldr r1, [pc, #104] @ a8540 <__cxa_atexit@plt+0x9c10c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ 9f5ec <__cxa_atexit@plt+0x931b8> │ │ │ │ + ldr r0, [pc, #100] @ a8544 <__cxa_atexit@plt+0x9c110> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f5d8 <__cxa_atexit@plt+0x931a4> │ │ │ │ - ldr r3, [pc, #72] @ 9f5f0 <__cxa_atexit@plt+0x931bc> │ │ │ │ + bhi a8530 <__cxa_atexit@plt+0x9c0fc> │ │ │ │ + ldr r3, [pc, #72] @ a8548 <__cxa_atexit@plt+0x9c114> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9f5bc <__cxa_atexit@plt+0x93188> │ │ │ │ + beq a8514 <__cxa_atexit@plt+0x9c0e0> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 9f5f4 <__cxa_atexit@plt+0x931c0> │ │ │ │ + ldr r7, [pc, #20] @ a854c <__cxa_atexit@plt+0x9c118> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [r4, #116]! @ 0x74 │ │ │ │ - ldrdeq sl, [r4, #120]! @ 0x78 │ │ │ │ + @ instruction: 0x01e41894 │ │ │ │ + mvneq r1, r8, ror r8 │ │ │ │ @ instruction: 0xfffffc6c │ │ │ │ - biceq lr, lr, ip, ror #28 │ │ │ │ + biceq r6, lr, r0, ror #9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9f654 <__cxa_atexit@plt+0x93220> │ │ │ │ + bhi a85ac <__cxa_atexit@plt+0x9c178> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9f660 <__cxa_atexit@plt+0x9322c> │ │ │ │ - ldr r2, [pc, #72] @ 9f670 <__cxa_atexit@plt+0x9323c> │ │ │ │ + bcc a85b8 <__cxa_atexit@plt+0x9c184> │ │ │ │ + ldr r2, [pc, #72] @ a85c8 <__cxa_atexit@plt+0x9c194> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 9f674 <__cxa_atexit@plt+0x93240> │ │ │ │ + ldr r1, [pc, #68] @ a85cc <__cxa_atexit@plt+0x9c198> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r5, [r8, #8] │ │ │ │ @@ -150669,734 +159843,734 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq sl, r4, asr #14 │ │ │ │ + mvneq r1, r4, ror #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9f710 <__cxa_atexit@plt+0x932dc> │ │ │ │ + bhi a8668 <__cxa_atexit@plt+0x9c234> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r1, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9f718 <__cxa_atexit@plt+0x932e4> │ │ │ │ - ldr lr, [pc, #144] @ 9f740 <__cxa_atexit@plt+0x9330c> │ │ │ │ + bcc a8670 <__cxa_atexit@plt+0x9c23c> │ │ │ │ + ldr lr, [pc, #144] @ a8698 <__cxa_atexit@plt+0x9c264> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r3, [r7, #11] │ │ │ │ - ldr r7, [pc, #128] @ 9f744 <__cxa_atexit@plt+0x93310> │ │ │ │ + ldr r7, [pc, #128] @ a869c <__cxa_atexit@plt+0x9c268> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str lr, [r1, #4]! │ │ │ │ str r7, [r2, #-8] │ │ │ │ str r1, [r2, #-4] │ │ │ │ add lr, r1, #8 │ │ │ │ stm lr, {r0, r8, r9} │ │ │ │ sub r7, r2, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f72c <__cxa_atexit@plt+0x932f8> │ │ │ │ - ldr r2, [pc, #92] @ 9f748 <__cxa_atexit@plt+0x93314> │ │ │ │ + bhi a8684 <__cxa_atexit@plt+0x9c250> │ │ │ │ + ldr r2, [pc, #92] @ a86a0 <__cxa_atexit@plt+0x9c26c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r7] │ │ │ │ tst r3, #3 │ │ │ │ - beq 9f700 <__cxa_atexit@plt+0x932cc> │ │ │ │ + beq a8658 <__cxa_atexit@plt+0x9c224> │ │ │ │ ldr r7, [r3, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, r1 │ │ │ │ - b 9f720 <__cxa_atexit@plt+0x932ec> │ │ │ │ + b a8678 <__cxa_atexit@plt+0x9c244> │ │ │ │ mov r5, #20 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 9f74c <__cxa_atexit@plt+0x93318> │ │ │ │ + ldr r7, [pc, #24] @ a86a4 <__cxa_atexit@plt+0x9c270> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - @ instruction: 0x01e4a69c │ │ │ │ + mvneq r1, ip, lsr r7 │ │ │ │ @ instruction: 0xfffffab8 │ │ │ │ - biceq lr, lr, r4, lsl sp │ │ │ │ + biceq r6, lr, r8, lsl #7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 9f7a0 <__cxa_atexit@plt+0x9336c> │ │ │ │ - ldr r3, [pc, #64] @ 9f7b8 <__cxa_atexit@plt+0x93384> │ │ │ │ + bcc a86f8 <__cxa_atexit@plt+0x9c2c4> │ │ │ │ + ldr r3, [pc, #64] @ a8710 <__cxa_atexit@plt+0x9c2dc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ 9f7bc <__cxa_atexit@plt+0x93388> │ │ │ │ + ldr r2, [pc, #60] @ a8714 <__cxa_atexit@plt+0x9c2e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #19 │ │ │ │ stmib r7, {r3, r8, sl} │ │ │ │ str r9, [r7, #16] │ │ │ │ str r2, [r7, #20] │ │ │ │ str r1, [r7, #24] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 9f7c0 <__cxa_atexit@plt+0x9338c> │ │ │ │ + ldr r7, [pc, #24] @ a8718 <__cxa_atexit@plt+0x9c2e4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ - mvneq sl, ip, ror r9 │ │ │ │ - biceq lr, lr, r8, asr #28 │ │ │ │ + mvneq r1, r8, asr #20 │ │ │ │ + strheq r6, [lr, #76] @ 0x4c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9f800 <__cxa_atexit@plt+0x933cc> │ │ │ │ - ldr r2, [pc, #60] @ 9f81c <__cxa_atexit@plt+0x933e8> │ │ │ │ + bhi a8758 <__cxa_atexit@plt+0x9c324> │ │ │ │ + ldr r2, [pc, #60] @ a8774 <__cxa_atexit@plt+0x9c340> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f808 <__cxa_atexit@plt+0x933d4> │ │ │ │ + bhi a8760 <__cxa_atexit@plt+0x9c32c> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9f820 <__cxa_atexit@plt+0x933ec> │ │ │ │ + ldr r7, [pc, #16] @ a8778 <__cxa_atexit@plt+0x9c344> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e4a594 │ │ │ │ - biceq lr, lr, r4, ror #27 │ │ │ │ + mvneq r1, r4, lsr r6 │ │ │ │ + biceq r6, lr, r8, asr r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9f848 <__cxa_atexit@plt+0x93414> │ │ │ │ + bhi a87a0 <__cxa_atexit@plt+0x9c36c> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #8] @ 9f858 <__cxa_atexit@plt+0x93424> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #8] @ a87b0 <__cxa_atexit@plt+0x9c37c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, lr, r4, lsr #27 │ │ │ │ + biceq r6, lr, r8, lsl r4 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #220] @ 9f944 <__cxa_atexit@plt+0x93510> │ │ │ │ + ldr r2, [pc, #220] @ a889c <__cxa_atexit@plt+0x9c468> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #216] @ 9f948 <__cxa_atexit@plt+0x93514> │ │ │ │ + ldr r1, [pc, #216] @ a88a0 <__cxa_atexit@plt+0x9c46c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r5] │ │ │ │ str r2, [r5] │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 9f904 <__cxa_atexit@plt+0x934d0> │ │ │ │ + beq a885c <__cxa_atexit@plt+0x9c428> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9f910 <__cxa_atexit@plt+0x934dc> │ │ │ │ + bne a8868 <__cxa_atexit@plt+0x9c434> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 9f924 <__cxa_atexit@plt+0x934f0> │ │ │ │ + beq a887c <__cxa_atexit@plt+0x9c448> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #2 │ │ │ │ - bne 9f870 <__cxa_atexit@plt+0x9343c> │ │ │ │ + bne a87c8 <__cxa_atexit@plt+0x9c394> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 9f930 <__cxa_atexit@plt+0x934fc> │ │ │ │ + bcc a8888 <__cxa_atexit@plt+0x9c454> │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r1, [pc, #124] @ 9f950 <__cxa_atexit@plt+0x9351c> │ │ │ │ + ldr r1, [pc, #124] @ a88a8 <__cxa_atexit@plt+0x9c474> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #108] @ 9f954 <__cxa_atexit@plt+0x93520> │ │ │ │ + ldr r1, [pc, #108] @ a88ac <__cxa_atexit@plt+0x9c478> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 9f94c <__cxa_atexit@plt+0x93518> │ │ │ │ + ldr r7, [pc, #52] @ a88a4 <__cxa_atexit@plt+0x9c470> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq sl, r0, asr r4 │ │ │ │ + strdeq r1, [r4, #64]! @ 0x40 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - strheq sl, [r4, #68]! @ 0x44 │ │ │ │ + mvneq r1, r4, asr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 9f9f4 <__cxa_atexit@plt+0x935c0> │ │ │ │ + bne a894c <__cxa_atexit@plt+0x9c518> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #176] @ 9fa30 <__cxa_atexit@plt+0x935fc> │ │ │ │ + ldr r2, [pc, #176] @ a8988 <__cxa_atexit@plt+0x9c554> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 9fa08 <__cxa_atexit@plt+0x935d4> │ │ │ │ + beq a8960 <__cxa_atexit@plt+0x9c52c> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - bne 9fa14 <__cxa_atexit@plt+0x935e0> │ │ │ │ + bne a896c <__cxa_atexit@plt+0x9c538> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 9fa1c <__cxa_atexit@plt+0x935e8> │ │ │ │ + bcc a8974 <__cxa_atexit@plt+0x9c540> │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r1, [pc, #116] @ 9fa38 <__cxa_atexit@plt+0x93604> │ │ │ │ + ldr r1, [pc, #116] @ a8990 <__cxa_atexit@plt+0x9c55c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #100] @ 9fa3c <__cxa_atexit@plt+0x93608> │ │ │ │ + ldr r1, [pc, #100] @ a8994 <__cxa_atexit@plt+0x9c560> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 9fa34 <__cxa_atexit@plt+0x93600> │ │ │ │ + ldr r7, [pc, #56] @ a898c <__cxa_atexit@plt+0x9c558> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq sl, ip, ror #6 │ │ │ │ + mvneq r1, ip, lsl #8 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - mvneq sl, r4, asr #7 │ │ │ │ + mvneq r1, r4, ror #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r1, [r3, #-2] │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ cmp r1, #2 │ │ │ │ - bne 9faac <__cxa_atexit@plt+0x93678> │ │ │ │ + bne a8a04 <__cxa_atexit@plt+0x9c5d0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 9fab8 <__cxa_atexit@plt+0x93684> │ │ │ │ - ldr r1, [pc, #76] @ 9fac8 <__cxa_atexit@plt+0x93694> │ │ │ │ + bcc a8a10 <__cxa_atexit@plt+0x9c5dc> │ │ │ │ + ldr r1, [pc, #76] @ a8a20 <__cxa_atexit@plt+0x9c5ec> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #60] @ 9facc <__cxa_atexit@plt+0x93698> │ │ │ │ + ldr r1, [pc, #60] @ a8a24 <__cxa_atexit@plt+0x9c5f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - mvneq sl, ip, lsl #6 │ │ │ │ + mvneq r1, ip, lsr #7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9fb08 <__cxa_atexit@plt+0x936d4> │ │ │ │ - ldr r3, [pc, #40] @ 9fb1c <__cxa_atexit@plt+0x936e8> │ │ │ │ + bhi a8a60 <__cxa_atexit@plt+0x9c62c> │ │ │ │ + ldr r3, [pc, #40] @ a8a74 <__cxa_atexit@plt+0x9c640> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ 9fb20 <__cxa_atexit@plt+0x936ec> │ │ │ │ + ldr r2, [pc, #36] @ a8a78 <__cxa_atexit@plt+0x9c644> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ 9fb24 <__cxa_atexit@plt+0x936f0> │ │ │ │ + ldr r7, [pc, #20] @ a8a7c <__cxa_atexit@plt+0x9c648> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrdeq lr, [lr, #164] @ 0xa4 │ │ │ │ - strdeq lr, [lr, #164] @ 0xa4 │ │ │ │ + biceq r6, lr, r8, asr #2 │ │ │ │ + biceq r6, lr, r8, ror #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 9fb4c <__cxa_atexit@plt+0x93718> │ │ │ │ + ldr r3, [pc, #20] @ a8aa4 <__cxa_atexit@plt+0x9c670> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ 9fb9c <__cxa_atexit@plt+0x93768> │ │ │ │ + ldr r2, [pc, #60] @ a8af4 <__cxa_atexit@plt+0x9c6c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 9fb88 <__cxa_atexit@plt+0x93754> │ │ │ │ + bhi a8ae0 <__cxa_atexit@plt+0x9c6ac> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #16] @ 9fba0 <__cxa_atexit@plt+0x9376c> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #16] @ a8af8 <__cxa_atexit@plt+0x9c6c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq lr, lr, r4, ror #20 │ │ │ │ + ldrdeq r6, [lr, #8] │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 9fbc8 <__cxa_atexit@plt+0x93794> │ │ │ │ + ldr r3, [pc, #20] @ a8b20 <__cxa_atexit@plt+0x9c6ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 9fc54 <__cxa_atexit@plt+0x93820> │ │ │ │ + bcc a8bac <__cxa_atexit@plt+0x9c778> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne 9fc20 <__cxa_atexit@plt+0x937ec> │ │ │ │ + bne a8b78 <__cxa_atexit@plt+0x9c744> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 9fc3c <__cxa_atexit@plt+0x93808> │ │ │ │ + bne a8b94 <__cxa_atexit@plt+0x9c760> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ 9fc60 <__cxa_atexit@plt+0x9382c> │ │ │ │ + ldr r2, [pc, #76] @ a8bb8 <__cxa_atexit@plt+0x9c784> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 9fc64 <__cxa_atexit@plt+0x93830> │ │ │ │ + ldr r7, [pc, #60] @ a8bbc <__cxa_atexit@plt+0x9c788> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 9fc68 <__cxa_atexit@plt+0x93834> │ │ │ │ + ldr r7, [pc, #36] @ a8bc0 <__cxa_atexit@plt+0x9c78c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sl, ip, ror #9 │ │ │ │ - ldrdeq sl, [r4, #76]! @ 0x4c │ │ │ │ - strheq lr, [lr, #148] @ 0x94 │ │ │ │ - @ instruction: 0x01cee994 │ │ │ │ + strheq r1, [r4, #88]! @ 0x58 │ │ │ │ + mvneq r1, r8, lsr #11 │ │ │ │ + biceq r6, lr, r8, lsr #32 │ │ │ │ + biceq r6, lr, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 9fcc0 <__cxa_atexit@plt+0x9388c> │ │ │ │ + bhi a8c18 <__cxa_atexit@plt+0x9c7e4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9fcb8 <__cxa_atexit@plt+0x93884> │ │ │ │ - ldr r8, [pc, #40] @ 9fcc8 <__cxa_atexit@plt+0x93894> │ │ │ │ + beq a8c10 <__cxa_atexit@plt+0x9c7dc> │ │ │ │ + ldr r8, [pc, #40] @ a8c20 <__cxa_atexit@plt+0x9c7ec> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ 9fccc <__cxa_atexit@plt+0x93898> │ │ │ │ + ldr r3, [pc, #36] @ a8c24 <__cxa_atexit@plt+0x9c7f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b7a116 │ │ │ │ - strheq sl, [r4, #12]! │ │ │ │ - biceq lr, lr, r0, lsr r9 │ │ │ │ + @ instruction: 0x01b71431 │ │ │ │ + mvneq r1, ip, asr r1 │ │ │ │ + biceq r5, lr, r4, lsr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 9fd24 <__cxa_atexit@plt+0x938f0> │ │ │ │ + bhi a8c7c <__cxa_atexit@plt+0x9c848> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 9fd1c <__cxa_atexit@plt+0x938e8> │ │ │ │ - ldr r8, [pc, #40] @ 9fd2c <__cxa_atexit@plt+0x938f8> │ │ │ │ + beq a8c74 <__cxa_atexit@plt+0x9c840> │ │ │ │ + ldr r8, [pc, #40] @ a8c84 <__cxa_atexit@plt+0x9c850> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ 9fd30 <__cxa_atexit@plt+0x938fc> │ │ │ │ + ldr r3, [pc, #36] @ a8c88 <__cxa_atexit@plt+0x9c854> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b79f11 │ │ │ │ - mvneq sl, r8, asr r0 │ │ │ │ + @ instruction: 0x01b7122c │ │ │ │ + strdeq r1, [r4, #8]! │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9fd6c <__cxa_atexit@plt+0x93938> │ │ │ │ - ldr r2, [pc, #36] @ 9fd74 <__cxa_atexit@plt+0x93940> │ │ │ │ + bhi a8cc4 <__cxa_atexit@plt+0x9c890> │ │ │ │ + ldr r2, [pc, #36] @ a8ccc <__cxa_atexit@plt+0x9c898> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ 9fd78 <__cxa_atexit@plt+0x93944> │ │ │ │ + ldr r1, [pc, #32] @ a8cd0 <__cxa_atexit@plt+0x9c89c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, lr, r0, lsl #17 │ │ │ │ - mvneq sl, ip, lsl r0 │ │ │ │ + strdeq r5, [lr, #228] @ 0xe4 │ │ │ │ + strheq r1, [r4, #12]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9fdc0 <__cxa_atexit@plt+0x9398c> │ │ │ │ - ldr r7, [pc, #52] @ 9fdd4 <__cxa_atexit@plt+0x939a0> │ │ │ │ + bhi a8d18 <__cxa_atexit@plt+0x9c8e4> │ │ │ │ + ldr r7, [pc, #52] @ a8d2c <__cxa_atexit@plt+0x9c8f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9fdb4 <__cxa_atexit@plt+0x93980> │ │ │ │ + beq a8d0c <__cxa_atexit@plt+0x9c8d8> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9fdd8 <__cxa_atexit@plt+0x939a4> │ │ │ │ + ldr r7, [pc, #16] @ a8d30 <__cxa_atexit@plt+0x9c8fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strheq lr, [lr, #188] @ 0xbc │ │ │ │ + biceq r6, lr, r0, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ 9febc <__cxa_atexit@plt+0x93a88> │ │ │ │ + ldr lr, [pc, #204] @ a8e14 <__cxa_atexit@plt+0x9c9e0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ 9fec0 <__cxa_atexit@plt+0x93a8c> │ │ │ │ + ldr r8, [pc, #200] @ a8e18 <__cxa_atexit@plt+0x9c9e4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ 9fec4 <__cxa_atexit@plt+0x93a90> │ │ │ │ + ldr r9, [pc, #196] @ a8e1c <__cxa_atexit@plt+0x9c9e8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne 9fe70 <__cxa_atexit@plt+0x93a3c> │ │ │ │ + bne a8dc8 <__cxa_atexit@plt+0x9c994> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne 9fe94 <__cxa_atexit@plt+0x93a60> │ │ │ │ + bne a8dec <__cxa_atexit@plt+0x9c9b8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 9feac <__cxa_atexit@plt+0x93a78> │ │ │ │ + bcc a8e04 <__cxa_atexit@plt+0x9c9d0> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne 9fe00 <__cxa_atexit@plt+0x939cc> │ │ │ │ + bne a8d58 <__cxa_atexit@plt+0x9c924> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 9fe94 <__cxa_atexit@plt+0x93a60> │ │ │ │ - ldr r3, [pc, #72] @ 9fec8 <__cxa_atexit@plt+0x93a94> │ │ │ │ + bne a8dec <__cxa_atexit@plt+0x9c9b8> │ │ │ │ + ldr r3, [pc, #72] @ a8e20 <__cxa_atexit@plt+0x9c9ec> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ 9fecc <__cxa_atexit@plt+0x93a98> │ │ │ │ + ldr r7, [pc, #44] @ a8e24 <__cxa_atexit@plt+0x9c9f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq sl, r4, lsl #6 │ │ │ │ - biceq lr, lr, ip, asr r7 │ │ │ │ - mvneq r9, r8, asr #29 │ │ │ │ + ldrdeq r1, [r4, #48]! @ 0x30 │ │ │ │ + ldrdeq r5, [lr, #208] @ 0xd0 │ │ │ │ + mvneq r0, r8, ror #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 9ff08 <__cxa_atexit@plt+0x93ad4> │ │ │ │ - ldr r2, [pc, #36] @ 9ff10 <__cxa_atexit@plt+0x93adc> │ │ │ │ + bhi a8e60 <__cxa_atexit@plt+0x9ca2c> │ │ │ │ + ldr r2, [pc, #36] @ a8e68 <__cxa_atexit@plt+0x9ca34> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ 9ff14 <__cxa_atexit@plt+0x93ae0> │ │ │ │ + ldr r1, [pc, #32] @ a8e6c <__cxa_atexit@plt+0x9ca38> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, lr, r4, ror #13 │ │ │ │ - mvneq r9, r0, lsl #29 │ │ │ │ + biceq r5, lr, r8, asr sp │ │ │ │ + mvneq r0, r0, lsr #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 9ff5c <__cxa_atexit@plt+0x93b28> │ │ │ │ - ldr r7, [pc, #52] @ 9ff70 <__cxa_atexit@plt+0x93b3c> │ │ │ │ + bhi a8eb4 <__cxa_atexit@plt+0x9ca80> │ │ │ │ + ldr r7, [pc, #52] @ a8ec8 <__cxa_atexit@plt+0x9ca94> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq 9ff50 <__cxa_atexit@plt+0x93b1c> │ │ │ │ + beq a8ea8 <__cxa_atexit@plt+0x9ca74> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 9ff74 <__cxa_atexit@plt+0x93b40> │ │ │ │ + ldr r7, [pc, #16] @ a8ecc <__cxa_atexit@plt+0x9ca98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq lr, lr, r4, lsr #20 │ │ │ │ + @ instruction: 0x01ce6098 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ a0058 <__cxa_atexit@plt+0x93c24> │ │ │ │ + ldr lr, [pc, #204] @ a8fb0 <__cxa_atexit@plt+0x9cb7c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ a005c <__cxa_atexit@plt+0x93c28> │ │ │ │ + ldr r8, [pc, #200] @ a8fb4 <__cxa_atexit@plt+0x9cb80> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ a0060 <__cxa_atexit@plt+0x93c2c> │ │ │ │ + ldr r9, [pc, #196] @ a8fb8 <__cxa_atexit@plt+0x9cb84> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne a000c <__cxa_atexit@plt+0x93bd8> │ │ │ │ + bne a8f64 <__cxa_atexit@plt+0x9cb30> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne a0030 <__cxa_atexit@plt+0x93bfc> │ │ │ │ + bne a8f88 <__cxa_atexit@plt+0x9cb54> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a0048 <__cxa_atexit@plt+0x93c14> │ │ │ │ + bcc a8fa0 <__cxa_atexit@plt+0x9cb6c> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne 9ff9c <__cxa_atexit@plt+0x93b68> │ │ │ │ + bne a8ef4 <__cxa_atexit@plt+0x9cac0> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne a0030 <__cxa_atexit@plt+0x93bfc> │ │ │ │ - ldr r3, [pc, #72] @ a0064 <__cxa_atexit@plt+0x93c30> │ │ │ │ + bne a8f88 <__cxa_atexit@plt+0x9cb54> │ │ │ │ + ldr r3, [pc, #72] @ a8fbc <__cxa_atexit@plt+0x9cb88> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ a0068 <__cxa_atexit@plt+0x93c34> │ │ │ │ + ldr r7, [pc, #44] @ a8fc0 <__cxa_atexit@plt+0x9cb8c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq sl, r8, ror #2 │ │ │ │ - biceq lr, lr, r8, ror #18 │ │ │ │ - mvneq r9, ip, lsr #26 │ │ │ │ - biceq lr, lr, r0, lsl #12 │ │ │ │ + mvneq r1, r4, lsr r2 │ │ │ │ + ldrdeq r5, [lr, #252] @ 0xfc │ │ │ │ + mvneq r0, ip, asr #27 │ │ │ │ + biceq r5, lr, r4, ror ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi a00dc <__cxa_atexit@plt+0x93ca8> │ │ │ │ + bhi a9034 <__cxa_atexit@plt+0x9cc00> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a00d4 <__cxa_atexit@plt+0x93ca0> │ │ │ │ - ldr r3, [pc, #68] @ a00e4 <__cxa_atexit@plt+0x93cb0> │ │ │ │ + beq a902c <__cxa_atexit@plt+0x9cbf8> │ │ │ │ + ldr r3, [pc, #68] @ a903c <__cxa_atexit@plt+0x9cc08> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ a00e8 <__cxa_atexit@plt+0x93cb4> │ │ │ │ + ldr r2, [pc, #64] @ a9040 <__cxa_atexit@plt+0x9cc0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #52] @ a00ec <__cxa_atexit@plt+0x93cb8> │ │ │ │ + ldr r5, [pc, #52] @ a9044 <__cxa_atexit@plt+0x9cc10> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #44] @ a00f0 <__cxa_atexit@plt+0x93cbc> │ │ │ │ + ldr r5, [pc, #44] @ a9048 <__cxa_atexit@plt+0x9cc14> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq lr, [lr, #84] @ 0x54 │ │ │ │ - strheq r9, [r4, #204]! @ 0xcc │ │ │ │ - mvneq r9, ip, asr #25 │ │ │ │ - mvneq r9, r4, lsr #25 │ │ │ │ + biceq r5, lr, r8, asr #24 │ │ │ │ + mvneq r0, ip, asr sp │ │ │ │ + mvneq r0, ip, ror #26 │ │ │ │ + mvneq r0, r4, asr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a0158 <__cxa_atexit@plt+0x93d24> │ │ │ │ - ldr r2, [pc, #96] @ a0174 <__cxa_atexit@plt+0x93d40> │ │ │ │ + bhi a90b0 <__cxa_atexit@plt+0x9cc7c> │ │ │ │ + ldr r2, [pc, #96] @ a90cc <__cxa_atexit@plt+0x9cc98> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a0164 <__cxa_atexit@plt+0x93d30> │ │ │ │ - ldr r5, [pc, #72] @ a0178 <__cxa_atexit@plt+0x93d44> │ │ │ │ + bhi a90bc <__cxa_atexit@plt+0x9cc88> │ │ │ │ + ldr r5, [pc, #72] @ a90d0 <__cxa_atexit@plt+0x9cc9c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a0148 <__cxa_atexit@plt+0x93d14> │ │ │ │ + beq a90a0 <__cxa_atexit@plt+0x9cc6c> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a017c <__cxa_atexit@plt+0x93d48> │ │ │ │ + ldr r7, [pc, #16] @ a90d4 <__cxa_atexit@plt+0x9cca0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, ror #24 │ │ │ │ + mvneq r0, r0, lsl #26 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ - biceq lr, lr, r8, lsl r8 │ │ │ │ + biceq r5, lr, ip, lsl #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a01d8 <__cxa_atexit@plt+0x93da4> │ │ │ │ + bhi a9130 <__cxa_atexit@plt+0x9ccfc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a01e4 <__cxa_atexit@plt+0x93db0> │ │ │ │ - ldr r1, [pc, #68] @ a01f4 <__cxa_atexit@plt+0x93dc0> │ │ │ │ + bcc a913c <__cxa_atexit@plt+0x9cd08> │ │ │ │ + ldr r1, [pc, #68] @ a914c <__cxa_atexit@plt+0x9cd18> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ a01f8 <__cxa_atexit@plt+0x93dc4> │ │ │ │ + ldr r2, [pc, #64] @ a9150 <__cxa_atexit@plt+0x9cd1c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -151406,117 +160580,117 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - strheq r9, [r4, #188]! @ 0xbc │ │ │ │ + mvneq r0, ip, asr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a0280 <__cxa_atexit@plt+0x93e4c> │ │ │ │ - ldr r2, [pc, #112] @ a0288 <__cxa_atexit@plt+0x93e54> │ │ │ │ + bhi a91d8 <__cxa_atexit@plt+0x9cda4> │ │ │ │ + ldr r2, [pc, #112] @ a91e0 <__cxa_atexit@plt+0x9cdac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #104] @ a028c <__cxa_atexit@plt+0x93e58> │ │ │ │ + ldr r1, [pc, #104] @ a91e4 <__cxa_atexit@plt+0x9cdb0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq a0260 <__cxa_atexit@plt+0x93e2c> │ │ │ │ + beq a91b8 <__cxa_atexit@plt+0x9cd84> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a026c <__cxa_atexit@plt+0x93e38> │ │ │ │ + bne a91c4 <__cxa_atexit@plt+0x9cd90> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a0290 <__cxa_atexit@plt+0x93e5c> │ │ │ │ + ldr r7, [pc, #28] @ a91e8 <__cxa_atexit@plt+0x9cdb4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq r9, r0, asr fp │ │ │ │ - mvneq r9, r4, asr #22 │ │ │ │ + strdeq r0, [r4, #176]! @ 0xb0 │ │ │ │ + mvneq r0, r4, ror #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a02c4 <__cxa_atexit@plt+0x93e90> │ │ │ │ + bne a921c <__cxa_atexit@plt+0x9cde8> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a02d8 <__cxa_atexit@plt+0x93ea4> │ │ │ │ + ldr r7, [pc, #12] @ a9230 <__cxa_atexit@plt+0x9cdfc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, ror #21 │ │ │ │ + mvneq r0, ip, lsl #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a0328 <__cxa_atexit@plt+0x93ef4> │ │ │ │ - ldr r2, [pc, #80] @ a0348 <__cxa_atexit@plt+0x93f14> │ │ │ │ + bhi a9280 <__cxa_atexit@plt+0x9ce4c> │ │ │ │ + ldr r2, [pc, #80] @ a92a0 <__cxa_atexit@plt+0x9ce6c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a0330 <__cxa_atexit@plt+0x93efc> │ │ │ │ - ldr r3, [pc, #60] @ a0350 <__cxa_atexit@plt+0x93f1c> │ │ │ │ + bhi a9288 <__cxa_atexit@plt+0x9ce54> │ │ │ │ + ldr r3, [pc, #60] @ a92a8 <__cxa_atexit@plt+0x9ce74> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a0354 <__cxa_atexit@plt+0x93f20> │ │ │ │ + ldr r2, [pc, #56] @ a92ac <__cxa_atexit@plt+0x9ce78> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a034c <__cxa_atexit@plt+0x93f18> │ │ │ │ + ldr r7, [pc, #20] @ a92a4 <__cxa_atexit@plt+0x9ce70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, ror sl │ │ │ │ - biceq lr, lr, ip, asr #5 │ │ │ │ + mvneq r0, ip, lsl fp │ │ │ │ + biceq r5, lr, r0, asr #18 │ │ │ │ @ instruction: 0xfffff818 │ │ │ │ - strheq lr, [lr, #36] @ 0x24 │ │ │ │ - biceq lr, lr, r8, lsr r6 │ │ │ │ + biceq r5, lr, r8, lsr #18 │ │ │ │ + biceq r5, lr, ip, lsr #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a03b4 <__cxa_atexit@plt+0x93f80> │ │ │ │ + bhi a930c <__cxa_atexit@plt+0x9ced8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a03c0 <__cxa_atexit@plt+0x93f8c> │ │ │ │ - ldr r5, [pc, #64] @ a03d0 <__cxa_atexit@plt+0x93f9c> │ │ │ │ + bcc a9318 <__cxa_atexit@plt+0x9cee4> │ │ │ │ + ldr r5, [pc, #64] @ a9328 <__cxa_atexit@plt+0x9cef4> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #60] @ a03d4 <__cxa_atexit@plt+0x93fa0> │ │ │ │ + ldr r1, [pc, #60] @ a932c <__cxa_atexit@plt+0x9cef8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -151526,951 +160700,951 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - strheq lr, [lr, #92] @ 0x5c │ │ │ │ + biceq r5, lr, r0, lsr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a047c <__cxa_atexit@plt+0x94048> │ │ │ │ + bne a93d4 <__cxa_atexit@plt+0x9cfa0> │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a0504 <__cxa_atexit@plt+0x940d0> │ │ │ │ - ldr r8, [pc, #304] @ a0538 <__cxa_atexit@plt+0x94104> │ │ │ │ + bcc a945c <__cxa_atexit@plt+0x9d028> │ │ │ │ + ldr r8, [pc, #304] @ a9490 <__cxa_atexit@plt+0x9d05c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #300] @ a053c <__cxa_atexit@plt+0x94108> │ │ │ │ + ldr lr, [pc, #300] @ a9494 <__cxa_atexit@plt+0x9d060> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ sub r1, r3, #18 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r2, [pc, #284] @ a0540 <__cxa_atexit@plt+0x9410c> │ │ │ │ + ldr r2, [pc, #284] @ a9498 <__cxa_atexit@plt+0x9d064> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #36] @ 0x24 │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #268] @ a0544 <__cxa_atexit@plt+0x94110> │ │ │ │ + ldr r1, [pc, #268] @ a949c <__cxa_atexit@plt+0x9d068> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add sl, r1, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #256] @ a0548 <__cxa_atexit@plt+0x94114> │ │ │ │ + ldr r8, [pc, #256] @ a94a0 <__cxa_atexit@plt+0x9d06c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r3, #37 @ 0x25 │ │ │ │ - ldr r9, [pc, #248] @ a054c <__cxa_atexit@plt+0x94118> │ │ │ │ + ldr r9, [pc, #248] @ a94a4 <__cxa_atexit@plt+0x9d070> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r1, [pc, #244] @ a0550 <__cxa_atexit@plt+0x9411c> │ │ │ │ + ldr r1, [pc, #244] @ a94a8 <__cxa_atexit@plt+0x9d074> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7, r9, lr} │ │ │ │ str r0, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a050c <__cxa_atexit@plt+0x940d8> │ │ │ │ - ldr r2, [pc, #140] @ a051c <__cxa_atexit@plt+0x940e8> │ │ │ │ + bcc a9464 <__cxa_atexit@plt+0x9d030> │ │ │ │ + ldr r2, [pc, #140] @ a9474 <__cxa_atexit@plt+0x9d040> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ a0520 <__cxa_atexit@plt+0x940ec> │ │ │ │ + ldr r1, [pc, #136] @ a9478 <__cxa_atexit@plt+0x9d044> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ a0524 <__cxa_atexit@plt+0x940f0> │ │ │ │ + ldr lr, [pc, #132] @ a947c <__cxa_atexit@plt+0x9d048> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #104] @ a0528 <__cxa_atexit@plt+0x940f4> │ │ │ │ + ldr r8, [pc, #104] @ a9480 <__cxa_atexit@plt+0x9d04c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #100] @ a052c <__cxa_atexit@plt+0x940f8> │ │ │ │ + ldr r2, [pc, #100] @ a9484 <__cxa_atexit@plt+0x9d050> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #88] @ a0530 <__cxa_atexit@plt+0x940fc> │ │ │ │ + ldr r9, [pc, #88] @ a9488 <__cxa_atexit@plt+0x9d054> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #84] @ a0534 <__cxa_atexit@plt+0x94100> │ │ │ │ + ldr sl, [pc, #84] @ a948c <__cxa_atexit@plt+0x9d058> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ - b a0510 <__cxa_atexit@plt+0x940dc> │ │ │ │ + b a9468 <__cxa_atexit@plt+0x9d034> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - biceq lr, lr, r8, asr #3 │ │ │ │ - biceq lr, lr, ip, lsr #3 │ │ │ │ - mvneq r9, r8, asr #24 │ │ │ │ - mvneq r9, r0, lsr #17 │ │ │ │ - mvneq r9, r4, asr #17 │ │ │ │ - mvneq r9, r4, asr #17 │ │ │ │ - biceq lr, lr, r0, lsr r2 │ │ │ │ - biceq lr, lr, r4, lsl r2 │ │ │ │ - mvneq r9, r4, ror #25 │ │ │ │ - mvneq r9, r0, lsr r9 │ │ │ │ - mvneq r9, r4, asr r9 │ │ │ │ - mvneq r9, r0, asr r9 │ │ │ │ - @ instruction: 0x01e49c98 │ │ │ │ - biceq lr, lr, ip, lsr r4 │ │ │ │ + biceq r5, lr, ip, lsr r8 │ │ │ │ + biceq r5, lr, r0, lsr #16 │ │ │ │ + mvneq r0, r4, lsl sp │ │ │ │ + mvneq r0, r0, asr #18 │ │ │ │ + mvneq r0, r4, ror #18 │ │ │ │ + mvneq r0, r4, ror #18 │ │ │ │ + biceq r5, lr, r4, lsr #17 │ │ │ │ + biceq r5, lr, r8, lsl #17 │ │ │ │ + strheq r0, [r4, #208]! @ 0xd0 │ │ │ │ + ldrdeq r0, [r4, #144]! @ 0x90 │ │ │ │ + strdeq r0, [r4, #148]! @ 0x94 │ │ │ │ + strdeq r0, [r4, #144]! @ 0x90 │ │ │ │ + mvneq r0, r4, ror #26 │ │ │ │ + strheq r5, [lr, #160] @ 0xa0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a05bc <__cxa_atexit@plt+0x94188> │ │ │ │ - ldr r2, [pc, #76] @ a05cc <__cxa_atexit@plt+0x94198> │ │ │ │ + bcc a9514 <__cxa_atexit@plt+0x9d0e0> │ │ │ │ + ldr r2, [pc, #76] @ a9524 <__cxa_atexit@plt+0x9d0f0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ a05d0 <__cxa_atexit@plt+0x9419c> │ │ │ │ + ldr lr, [pc, #72] @ a9528 <__cxa_atexit@plt+0x9d0f4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r1, [pc, #52] @ a05d4 <__cxa_atexit@plt+0x941a0> │ │ │ │ + ldr r1, [pc, #52] @ a952c <__cxa_atexit@plt+0x9d0f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r9, r3, #8 │ │ │ │ stm r9, {r7, r8, lr} │ │ │ │ str r3, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc04 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ - mvneq r9, ip, asr fp │ │ │ │ - strheq sp, [lr, #248] @ 0xf8 │ │ │ │ + mvneq r0, r8, lsr #24 │ │ │ │ + biceq r5, lr, ip, lsr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a0650 <__cxa_atexit@plt+0x9421c> │ │ │ │ - ldr r2, [pc, #96] @ a0658 <__cxa_atexit@plt+0x94224> │ │ │ │ + bhi a95a8 <__cxa_atexit@plt+0x9d174> │ │ │ │ + ldr r2, [pc, #96] @ a95b0 <__cxa_atexit@plt+0x9d17c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ a065c <__cxa_atexit@plt+0x94228> │ │ │ │ + ldr r1, [pc, #88] @ a95b4 <__cxa_atexit@plt+0x9d180> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq a0630 <__cxa_atexit@plt+0x941fc> │ │ │ │ + beq a9588 <__cxa_atexit@plt+0x9d154> │ │ │ │ cmp r2, #0 │ │ │ │ - bne a063c <__cxa_atexit@plt+0x94208> │ │ │ │ + bne a9594 <__cxa_atexit@plt+0x9d160> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ a0664 <__cxa_atexit@plt+0x94230> │ │ │ │ + ldr r7, [pc, #44] @ a95bc <__cxa_atexit@plt+0x9d188> │ │ │ │ add r7, pc, r7 │ │ │ │ - b a0644 <__cxa_atexit@plt+0x94210> │ │ │ │ - ldr r7, [pc, #28] @ a0660 <__cxa_atexit@plt+0x9422c> │ │ │ │ + b a959c <__cxa_atexit@plt+0x9d168> │ │ │ │ + ldr r7, [pc, #28] @ a95b8 <__cxa_atexit@plt+0x9d184> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r9, r0, ror r7 │ │ │ │ - biceq sp, lr, r0, lsr #30 │ │ │ │ - biceq sp, lr, r0, asr pc │ │ │ │ - biceq sp, lr, r8, lsr #30 │ │ │ │ + mvneq r0, r0, lsl r8 │ │ │ │ + @ instruction: 0x01ce5594 │ │ │ │ + biceq r5, lr, r4, asr #11 │ │ │ │ + @ instruction: 0x01ce559c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ a06a0 <__cxa_atexit@plt+0x9426c> │ │ │ │ + ldr r2, [pc, #36] @ a95f8 <__cxa_atexit@plt+0x9d1c4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ a06a4 <__cxa_atexit@plt+0x94270> │ │ │ │ + ldr r3, [pc, #32] @ a95fc <__cxa_atexit@plt+0x9d1c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r3, r3, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq sp, lr, ip, lsl #30 │ │ │ │ - biceq sp, lr, r0, ror #29 │ │ │ │ + biceq r5, lr, r0, lsl #11 │ │ │ │ + biceq r5, lr, r4, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a06f4 <__cxa_atexit@plt+0x942c0> │ │ │ │ - ldr r2, [pc, #80] @ a0714 <__cxa_atexit@plt+0x942e0> │ │ │ │ + bhi a964c <__cxa_atexit@plt+0x9d218> │ │ │ │ + ldr r2, [pc, #80] @ a966c <__cxa_atexit@plt+0x9d238> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a06fc <__cxa_atexit@plt+0x942c8> │ │ │ │ - ldr r3, [pc, #60] @ a071c <__cxa_atexit@plt+0x942e8> │ │ │ │ + bhi a9654 <__cxa_atexit@plt+0x9d220> │ │ │ │ + ldr r3, [pc, #60] @ a9674 <__cxa_atexit@plt+0x9d240> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a0720 <__cxa_atexit@plt+0x942ec> │ │ │ │ + ldr r2, [pc, #56] @ a9678 <__cxa_atexit@plt+0x9d244> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a0718 <__cxa_atexit@plt+0x942e4> │ │ │ │ + ldr r7, [pc, #20] @ a9670 <__cxa_atexit@plt+0x9d23c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - strheq r9, [r4, #96]! @ 0x60 │ │ │ │ - biceq sp, lr, r0, lsl #30 │ │ │ │ + mvneq r0, r0, asr r7 │ │ │ │ + biceq r5, lr, r4, ror r5 │ │ │ │ @ instruction: 0xfffff44c │ │ │ │ - biceq sp, lr, r8, ror #29 │ │ │ │ + biceq r5, lr, ip, asr r5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #124 @ 0x7c │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a0850 <__cxa_atexit@plt+0x9441c> │ │ │ │ - ldr r0, [pc, #284] @ a0868 <__cxa_atexit@plt+0x94434> │ │ │ │ + bcc a97a8 <__cxa_atexit@plt+0x9d374> │ │ │ │ + ldr r0, [pc, #284] @ a97c0 <__cxa_atexit@plt+0x9d38c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #280] @ a086c <__cxa_atexit@plt+0x94438> │ │ │ │ + ldr r2, [pc, #280] @ a97c4 <__cxa_atexit@plt+0x9d390> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #276] @ a0870 <__cxa_atexit@plt+0x9443c> │ │ │ │ + ldr lr, [pc, #276] @ a97c8 <__cxa_atexit@plt+0x9d394> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r7, #44]! @ 0x2c │ │ │ │ sub r0, r6, #18 │ │ │ │ str r2, [r7, #76] @ 0x4c │ │ │ │ str r0, [r7, #80] @ 0x50 │ │ │ │ - ldr r0, [pc, #256] @ a0874 <__cxa_atexit@plt+0x94440> │ │ │ │ + ldr r0, [pc, #256] @ a97cc <__cxa_atexit@plt+0x9d398> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r7, #72] @ 0x48 │ │ │ │ sub r0, r6, #54 @ 0x36 │ │ │ │ str r0, [r7, #68] @ 0x44 │ │ │ │ sub r0, r6, #31 │ │ │ │ str r0, [r7, #64] @ 0x40 │ │ │ │ str fp, [sp] │ │ │ │ - ldr fp, [pc, #228] @ a0878 <__cxa_atexit@plt+0x94444> │ │ │ │ + ldr fp, [pc, #228] @ a97d0 <__cxa_atexit@plt+0x9d39c> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ str fp, [r7, #60] @ 0x3c │ │ │ │ str lr, [r7, #52] @ 0x34 │ │ │ │ str r9, [r7, #44] @ 0x2c │ │ │ │ sub lr, r6, #90 @ 0x5a │ │ │ │ sub r9, r6, #67 @ 0x43 │ │ │ │ - ldr r1, [pc, #204] @ a087c <__cxa_atexit@plt+0x94448> │ │ │ │ + ldr r1, [pc, #204] @ a97d4 <__cxa_atexit@plt+0x9d3a0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r2, [pc, #196] @ a0880 <__cxa_atexit@plt+0x9444c> │ │ │ │ + ldr r2, [pc, #196] @ a97d8 <__cxa_atexit@plt+0x9d3a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r7, #48] @ 0x30 │ │ │ │ sub ip, r6, #103 @ 0x67 │ │ │ │ str ip, [r7, #-8] │ │ │ │ str r1, [r7, #-4] │ │ │ │ sub ip, r6, #109 @ 0x6d │ │ │ │ sub r1, r6, #119 @ 0x77 │ │ │ │ - ldr r3, [pc, #168] @ a0884 <__cxa_atexit@plt+0x94450> │ │ │ │ + ldr r3, [pc, #168] @ a97dc <__cxa_atexit@plt+0x9d3a8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r0, [pc, #164] @ a0888 <__cxa_atexit@plt+0x94454> │ │ │ │ + ldr r0, [pc, #164] @ a97e0 <__cxa_atexit@plt+0x9d3ac> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r7, #-40] @ 0xffffffd8 │ │ │ │ str r8, [r7, #-36] @ 0xffffffdc │ │ │ │ str r3, [r7, #-32] @ 0xffffffe0 │ │ │ │ str r1, [r7, #-28] @ 0xffffffe4 │ │ │ │ str r2, [r7, #-24] @ 0xffffffe8 │ │ │ │ - ldr r1, [pc, #140] @ a088c <__cxa_atexit@plt+0x94458> │ │ │ │ + ldr r1, [pc, #140] @ a97e4 <__cxa_atexit@plt+0x9d3b0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r7, #-20] @ 0xffffffec │ │ │ │ str ip, [r7, #-16] │ │ │ │ str fp, [r7, #-12] │ │ │ │ mov r1, r7 │ │ │ │ - ldr r3, [pc, #120] @ a0890 <__cxa_atexit@plt+0x9445c> │ │ │ │ + ldr r3, [pc, #120] @ a97e8 <__cxa_atexit@plt+0x9d3b4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r1, #36]! @ 0x24 │ │ │ │ str r1, [r7, #56] @ 0x38 │ │ │ │ str sl, [r7, #8] │ │ │ │ str r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #100] @ a0894 <__cxa_atexit@plt+0x94460> │ │ │ │ + ldr r1, [pc, #100] @ a97ec <__cxa_atexit@plt+0x9d3b8> │ │ │ │ add r1, pc, r1 │ │ │ │ add r0, r7, #16 │ │ │ │ stm r0, {r1, r7, fp} │ │ │ │ str r9, [r7, #28] │ │ │ │ str lr, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ a0898 <__cxa_atexit@plt+0x94464> │ │ │ │ + ldr r7, [pc, #64] @ a97f0 <__cxa_atexit@plt+0x9d3bc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #124 @ 0x7c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - biceq sp, lr, r4, ror #31 │ │ │ │ - biceq sp, lr, r8, asr #31 │ │ │ │ - @ instruction: 0x01e49994 │ │ │ │ - mvneq r9, r8, lsl #12 │ │ │ │ - strheq r9, [r4, #88]! @ 0x58 │ │ │ │ - mvneq r9, r8, ror #11 │ │ │ │ - mvneq r9, r0, lsr #18 │ │ │ │ + biceq r5, lr, r8, asr r6 │ │ │ │ + biceq r5, lr, ip, lsr r6 │ │ │ │ + mvneq r0, r0, ror #20 │ │ │ │ + mvneq r0, r8, lsr #13 │ │ │ │ + mvneq r0, r8, asr r6 │ │ │ │ + mvneq r0, r8, lsl #13 │ │ │ │ + mvneq r0, ip, ror #19 │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - strdeq sp, [lr, #236] @ 0xec │ │ │ │ + biceq r5, lr, r0, ror r5 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - biceq sp, lr, r0, ror #29 │ │ │ │ - biceq lr, lr, ip, asr r1 │ │ │ │ - biceq lr, lr, ip, lsl #2 │ │ │ │ + biceq r5, lr, r4, asr r5 │ │ │ │ + ldrdeq r5, [lr, #112] @ 0x70 │ │ │ │ + biceq r5, lr, r0, lsl #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a08ec <__cxa_atexit@plt+0x944b8> │ │ │ │ - ldr r3, [pc, #60] @ a08fc <__cxa_atexit@plt+0x944c8> │ │ │ │ + bhi a9844 <__cxa_atexit@plt+0x9d410> │ │ │ │ + ldr r3, [pc, #60] @ a9854 <__cxa_atexit@plt+0x9d420> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a08dc <__cxa_atexit@plt+0x944a8> │ │ │ │ + beq a9834 <__cxa_atexit@plt+0x9d400> │ │ │ │ add sl, r8, #3 │ │ │ │ ldm sl, {r7, r9, sl} │ │ │ │ mov r8, r7 │ │ │ │ - b a0730 <__cxa_atexit@plt+0x942fc> │ │ │ │ + b a9688 <__cxa_atexit@plt+0x9d254> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a0900 <__cxa_atexit@plt+0x944cc> │ │ │ │ + ldr r7, [pc, #12] @ a9858 <__cxa_atexit@plt+0x9d424> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq lr, lr, r0, ror #1 │ │ │ │ - biceq lr, lr, r8, lsr #1 │ │ │ │ + biceq r5, lr, r4, asr r7 │ │ │ │ + biceq r5, lr, ip, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ add r5, r5, #4 │ │ │ │ - b a0730 <__cxa_atexit@plt+0x942fc> │ │ │ │ - biceq lr, lr, r8, lsr #1 │ │ │ │ + b a9688 <__cxa_atexit@plt+0x9d254> │ │ │ │ + biceq r5, lr, ip, lsl r7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a095c <__cxa_atexit@plt+0x94528> │ │ │ │ - ldr r3, [pc, #40] @ a0970 <__cxa_atexit@plt+0x9453c> │ │ │ │ + bhi a98b4 <__cxa_atexit@plt+0x9d480> │ │ │ │ + ldr r3, [pc, #40] @ a98c8 <__cxa_atexit@plt+0x9d494> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ a0974 <__cxa_atexit@plt+0x94540> │ │ │ │ + ldr r2, [pc, #36] @ a98cc <__cxa_atexit@plt+0x9d498> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ a0978 <__cxa_atexit@plt+0x94544> │ │ │ │ + ldr r7, [pc, #20] @ a98d0 <__cxa_atexit@plt+0x9d49c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq lr, lr, r4, lsl #1 │ │ │ │ - biceq lr, lr, r8, ror r0 │ │ │ │ + strdeq r5, [lr, #104] @ 0x68 │ │ │ │ + biceq r5, lr, ip, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a09a0 <__cxa_atexit@plt+0x9456c> │ │ │ │ + ldr r3, [pc, #20] @ a98f8 <__cxa_atexit@plt+0x9d4c4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a09f0 <__cxa_atexit@plt+0x945bc> │ │ │ │ + ldr r2, [pc, #60] @ a9948 <__cxa_atexit@plt+0x9d514> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a09dc <__cxa_atexit@plt+0x945a8> │ │ │ │ + bhi a9934 <__cxa_atexit@plt+0x9d500> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #16] @ a09f4 <__cxa_atexit@plt+0x945c0> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #16] @ a994c <__cxa_atexit@plt+0x9d518> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq sp, lr, r0, lsl ip │ │ │ │ + biceq r5, lr, r4, lsl #5 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a0a1c <__cxa_atexit@plt+0x945e8> │ │ │ │ + ldr r3, [pc, #20] @ a9974 <__cxa_atexit@plt+0x9d540> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a0aa8 <__cxa_atexit@plt+0x94674> │ │ │ │ + bcc a9a00 <__cxa_atexit@plt+0x9d5cc> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a0a74 <__cxa_atexit@plt+0x94640> │ │ │ │ + bne a99cc <__cxa_atexit@plt+0x9d598> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a0a90 <__cxa_atexit@plt+0x9465c> │ │ │ │ + bne a99e8 <__cxa_atexit@plt+0x9d5b4> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a0ab4 <__cxa_atexit@plt+0x94680> │ │ │ │ + ldr r2, [pc, #76] @ a9a0c <__cxa_atexit@plt+0x9d5d8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a0ab8 <__cxa_atexit@plt+0x94684> │ │ │ │ + ldr r7, [pc, #60] @ a9a10 <__cxa_atexit@plt+0x9d5dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a0abc <__cxa_atexit@plt+0x94688> │ │ │ │ + ldr r7, [pc, #36] @ a9a14 <__cxa_atexit@plt+0x9d5e0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - @ instruction: 0x01e49698 │ │ │ │ - mvneq r9, r8, lsl #13 │ │ │ │ - biceq sp, lr, r0, ror #22 │ │ │ │ + mvneq r0, r4, ror #14 │ │ │ │ + mvneq r0, r4, asr r7 │ │ │ │ + ldrdeq r5, [lr, #20] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a0af8 <__cxa_atexit@plt+0x946c4> │ │ │ │ - ldr r3, [pc, #40] @ a0b0c <__cxa_atexit@plt+0x946d8> │ │ │ │ + bhi a9a50 <__cxa_atexit@plt+0x9d61c> │ │ │ │ + ldr r3, [pc, #40] @ a9a64 <__cxa_atexit@plt+0x9d630> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ a0b10 <__cxa_atexit@plt+0x946dc> │ │ │ │ + ldr r2, [pc, #36] @ a9a68 <__cxa_atexit@plt+0x9d634> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ a0b14 <__cxa_atexit@plt+0x946e0> │ │ │ │ + ldr r7, [pc, #20] @ a9a6c <__cxa_atexit@plt+0x9d638> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq sp, lr, r8, lsl fp │ │ │ │ - biceq sp, lr, r4, ror #29 │ │ │ │ + biceq r5, lr, ip, lsl #3 │ │ │ │ + biceq r5, lr, r8, asr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a0b3c <__cxa_atexit@plt+0x94708> │ │ │ │ + ldr r3, [pc, #20] @ a9a94 <__cxa_atexit@plt+0x9d660> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a0b8c <__cxa_atexit@plt+0x94758> │ │ │ │ + ldr r2, [pc, #60] @ a9ae4 <__cxa_atexit@plt+0x9d6b0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a0b78 <__cxa_atexit@plt+0x94744> │ │ │ │ + bhi a9ad0 <__cxa_atexit@plt+0x9d69c> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #16] @ a0b90 <__cxa_atexit@plt+0x9475c> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #16] @ a9ae8 <__cxa_atexit@plt+0x9d6b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq sp, lr, r4, ror sl │ │ │ │ + biceq r5, lr, r8, ror #1 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a0bb8 <__cxa_atexit@plt+0x94784> │ │ │ │ + ldr r3, [pc, #20] @ a9b10 <__cxa_atexit@plt+0x9d6dc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a0c44 <__cxa_atexit@plt+0x94810> │ │ │ │ + bcc a9b9c <__cxa_atexit@plt+0x9d768> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a0c10 <__cxa_atexit@plt+0x947dc> │ │ │ │ + bne a9b68 <__cxa_atexit@plt+0x9d734> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a0c2c <__cxa_atexit@plt+0x947f8> │ │ │ │ + bne a9b84 <__cxa_atexit@plt+0x9d750> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a0c50 <__cxa_atexit@plt+0x9481c> │ │ │ │ + ldr r2, [pc, #76] @ a9ba8 <__cxa_atexit@plt+0x9d774> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a0c54 <__cxa_atexit@plt+0x94820> │ │ │ │ + ldr r7, [pc, #60] @ a9bac <__cxa_atexit@plt+0x9d778> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a0c58 <__cxa_atexit@plt+0x94824> │ │ │ │ + ldr r7, [pc, #36] @ a9bb0 <__cxa_atexit@plt+0x9d77c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - strdeq r9, [r4, #76]! @ 0x4c │ │ │ │ - mvneq r9, ip, ror #9 │ │ │ │ - biceq sp, lr, r4, asr #19 │ │ │ │ - strheq sp, [lr, #196] @ 0xc4 │ │ │ │ + mvneq r0, r8, asr #11 │ │ │ │ + strheq r0, [r4, #88]! @ 0x58 │ │ │ │ + biceq r5, lr, r8, lsr r0 │ │ │ │ + biceq r5, lr, r8, lsr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi a0ccc <__cxa_atexit@plt+0x94898> │ │ │ │ + bhi a9c24 <__cxa_atexit@plt+0x9d7f0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a0cc4 <__cxa_atexit@plt+0x94890> │ │ │ │ - ldr r3, [pc, #68] @ a0cd4 <__cxa_atexit@plt+0x948a0> │ │ │ │ + beq a9c1c <__cxa_atexit@plt+0x9d7e8> │ │ │ │ + ldr r3, [pc, #68] @ a9c2c <__cxa_atexit@plt+0x9d7f8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ a0cd8 <__cxa_atexit@plt+0x948a4> │ │ │ │ + ldr r2, [pc, #64] @ a9c30 <__cxa_atexit@plt+0x9d7fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #52] @ a0cdc <__cxa_atexit@plt+0x948a8> │ │ │ │ + ldr r5, [pc, #52] @ a9c34 <__cxa_atexit@plt+0x9d800> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #44] @ a0ce0 <__cxa_atexit@plt+0x948ac> │ │ │ │ + ldr r5, [pc, #44] @ a9c38 <__cxa_atexit@plt+0x9d804> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sp, lr, r8, lsl #25 │ │ │ │ - mvneq r9, ip, asr #1 │ │ │ │ - ldrdeq r9, [r4, #12]! │ │ │ │ - strheq r9, [r4, #4]! │ │ │ │ - biceq sp, lr, r8, ror #25 │ │ │ │ + strdeq r5, [lr, #44] @ 0x2c │ │ │ │ + mvneq r0, ip, ror #2 │ │ │ │ + mvneq r0, ip, ror r1 │ │ │ │ + mvneq r0, r4, asr r1 │ │ │ │ + biceq r5, lr, ip, asr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a0d4c <__cxa_atexit@plt+0x94918> │ │ │ │ - ldr r2, [pc, #100] @ a0d6c <__cxa_atexit@plt+0x94938> │ │ │ │ + bhi a9ca4 <__cxa_atexit@plt+0x9d870> │ │ │ │ + ldr r2, [pc, #100] @ a9cc4 <__cxa_atexit@plt+0x9d890> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a0d58 <__cxa_atexit@plt+0x94924> │ │ │ │ - ldr r3, [pc, #76] @ a0d70 <__cxa_atexit@plt+0x9493c> │ │ │ │ + bhi a9cb0 <__cxa_atexit@plt+0x9d87c> │ │ │ │ + ldr r3, [pc, #76] @ a9cc8 <__cxa_atexit@plt+0x9d894> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r2, #3 │ │ │ │ - beq a0d3c <__cxa_atexit@plt+0x94908> │ │ │ │ + beq a9c94 <__cxa_atexit@plt+0x9d860> │ │ │ │ add sl, r2, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - b a0730 <__cxa_atexit@plt+0x942fc> │ │ │ │ + b a9688 <__cxa_atexit@plt+0x9d254> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a0d74 <__cxa_atexit@plt+0x94940> │ │ │ │ + ldr r7, [pc, #20] @ a9ccc <__cxa_atexit@plt+0x9d898> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, ip, rrx │ │ │ │ + mvneq r0, ip, lsl #2 │ │ │ │ @ instruction: 0xfffffbe8 │ │ │ │ - biceq sp, lr, r4, ror ip │ │ │ │ - biceq sp, lr, r4, ror ip │ │ │ │ + biceq r5, lr, r8, ror #5 │ │ │ │ + biceq r5, lr, r8, ror #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a0e60 <__cxa_atexit@plt+0x94a2c> │ │ │ │ - ldr r7, [pc, #236] @ a0e88 <__cxa_atexit@plt+0x94a54> │ │ │ │ + bhi a9db8 <__cxa_atexit@plt+0x9d984> │ │ │ │ + ldr r7, [pc, #236] @ a9de0 <__cxa_atexit@plt+0x9d9ac> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq a0e3c <__cxa_atexit@plt+0x94a08> │ │ │ │ + beq a9d94 <__cxa_atexit@plt+0x9d960> │ │ │ │ cmp r7, #2 │ │ │ │ - bne a0e4c <__cxa_atexit@plt+0x94a18> │ │ │ │ + bne a9da4 <__cxa_atexit@plt+0x9d970> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #48 @ 0x30 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc a0e70 <__cxa_atexit@plt+0x94a3c> │ │ │ │ - ldr r7, [pc, #204] @ a0e94 <__cxa_atexit@plt+0x94a60> │ │ │ │ + bcc a9dc8 <__cxa_atexit@plt+0x9d994> │ │ │ │ + ldr r7, [pc, #204] @ a9dec <__cxa_atexit@plt+0x9d9b8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #200] @ a0e98 <__cxa_atexit@plt+0x94a64> │ │ │ │ + ldr r3, [pc, #200] @ a9df0 <__cxa_atexit@plt+0x9d9bc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #196] @ a0e9c <__cxa_atexit@plt+0x94a68> │ │ │ │ + ldr lr, [pc, #196] @ a9df4 <__cxa_atexit@plt+0x9d9c0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r1, [r8, #2] │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r2, #18 │ │ │ │ str r3, [r6, #40] @ 0x28 │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #168] @ a0ea0 <__cxa_atexit@plt+0x94a6c> │ │ │ │ + ldr r8, [pc, #168] @ a9df8 <__cxa_atexit@plt+0x9d9c4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r7, [pc, #164] @ a0ea4 <__cxa_atexit@plt+0x94a70> │ │ │ │ + ldr r7, [pc, #164] @ a9dfc <__cxa_atexit@plt+0x9d9c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ sub r3, r2, #31 │ │ │ │ - ldr r9, [pc, #152] @ a0ea8 <__cxa_atexit@plt+0x94a74> │ │ │ │ + ldr r9, [pc, #152] @ a9e00 <__cxa_atexit@plt+0x9d9cc> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #148] @ a0eac <__cxa_atexit@plt+0x94a78> │ │ │ │ + ldr sl, [pc, #148] @ a9e04 <__cxa_atexit@plt+0x9d9d0> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r1, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r3, r7, r8} │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a0e90 <__cxa_atexit@plt+0x94a5c> │ │ │ │ + ldr r7, [pc, #60] @ a9de8 <__cxa_atexit@plt+0x9d9b4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a0e8c <__cxa_atexit@plt+0x94a58> │ │ │ │ + ldr r7, [pc, #36] @ a9de4 <__cxa_atexit@plt+0x9d9b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #48 @ 0x30 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - biceq sp, lr, r8, lsr #23 │ │ │ │ - biceq sp, lr, ip, asr r8 │ │ │ │ + biceq r5, lr, ip, lsl r2 │ │ │ │ + ldrdeq r4, [lr, #224] @ 0xe0 │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ - strheq sp, [lr, #136] @ 0x88 │ │ │ │ - @ instruction: 0x01ced89c │ │ │ │ - mvneq r9, r0, lsl r3 │ │ │ │ - mvneq r8, r8, ror #30 │ │ │ │ - mvneq r8, ip, lsl #31 │ │ │ │ - mvneq r8, ip, lsl #31 │ │ │ │ - biceq sp, lr, r0, asr #22 │ │ │ │ + biceq r4, lr, ip, lsr #30 │ │ │ │ + biceq r4, lr, r0, lsl pc │ │ │ │ + ldrdeq r0, [r4, #60]! @ 0x3c │ │ │ │ + mvneq r0, r8 │ │ │ │ + mvneq r0, ip, lsr #32 │ │ │ │ + mvneq r0, ip, lsr #32 │ │ │ │ + strheq r5, [lr, #20] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a0f54 <__cxa_atexit@plt+0x94b20> │ │ │ │ + bne a9eac <__cxa_atexit@plt+0x9da78> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a0f68 <__cxa_atexit@plt+0x94b34> │ │ │ │ - ldr r2, [pc, #156] @ a0f7c <__cxa_atexit@plt+0x94b48> │ │ │ │ + bcc a9ec0 <__cxa_atexit@plt+0x9da8c> │ │ │ │ + ldr r2, [pc, #156] @ a9ed4 <__cxa_atexit@plt+0x9daa0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #152] @ a0f80 <__cxa_atexit@plt+0x94b4c> │ │ │ │ + ldr r1, [pc, #152] @ a9ed8 <__cxa_atexit@plt+0x9daa4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #148] @ a0f84 <__cxa_atexit@plt+0x94b50> │ │ │ │ + ldr lr, [pc, #148] @ a9edc <__cxa_atexit@plt+0x9daa8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #120] @ a0f88 <__cxa_atexit@plt+0x94b54> │ │ │ │ + ldr r8, [pc, #120] @ a9ee0 <__cxa_atexit@plt+0x9daac> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #116] @ a0f8c <__cxa_atexit@plt+0x94b58> │ │ │ │ + ldr r2, [pc, #116] @ a9ee4 <__cxa_atexit@plt+0x9dab0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #104] @ a0f90 <__cxa_atexit@plt+0x94b5c> │ │ │ │ + ldr r9, [pc, #104] @ a9ee8 <__cxa_atexit@plt+0x9dab4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #100] @ a0f94 <__cxa_atexit@plt+0x94b60> │ │ │ │ + ldr sl, [pc, #100] @ a9eec <__cxa_atexit@plt+0x9dab8> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a0f78 <__cxa_atexit@plt+0x94b44> │ │ │ │ + ldr r7, [pc, #28] @ a9ed0 <__cxa_atexit@plt+0x9da9c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sp, lr, r4, asr r7 │ │ │ │ + biceq r4, lr, r8, asr #27 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - biceq sp, lr, r0, lsr #15 │ │ │ │ - biceq sp, lr, r4, lsl #15 │ │ │ │ - strdeq r9, [r4, #24]! │ │ │ │ - mvneq r8, r0, asr lr │ │ │ │ - mvneq r8, r4, ror lr │ │ │ │ - mvneq r8, r4, ror lr │ │ │ │ - biceq sp, lr, r0, ror sl │ │ │ │ + biceq r4, lr, r4, lsl lr │ │ │ │ + strdeq r4, [lr, #216] @ 0xd8 │ │ │ │ + mvneq r0, r4, asr #5 │ │ │ │ + strdeq pc, [r3, #224]! @ 0xe0 │ │ │ │ + mvneq pc, r4, lsl pc @ │ │ │ │ + mvneq pc, r4, lsl pc @ │ │ │ │ + biceq r5, lr, r4, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a0fcc <__cxa_atexit@plt+0x94b98> │ │ │ │ + bhi a9f24 <__cxa_atexit@plt+0x9daf0> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ a0fd4 <__cxa_atexit@plt+0x94ba0> │ │ │ │ + ldr r2, [pc, #24] @ a9f2c <__cxa_atexit@plt+0x9daf8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b a0d88 <__cxa_atexit@plt+0x94954> │ │ │ │ + b a9ce0 <__cxa_atexit@plt+0x9d8ac> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r8, [r4, #216]! @ 0xd8 │ │ │ │ - strdeq sp, [lr, #156] @ 0x9c │ │ │ │ + mvneq pc, r8, asr lr @ │ │ │ │ + biceq r5, lr, r0, ror r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1028 <__cxa_atexit@plt+0x94bf4> │ │ │ │ - ldr r2, [pc, #80] @ a1048 <__cxa_atexit@plt+0x94c14> │ │ │ │ + bhi a9f80 <__cxa_atexit@plt+0x9db4c> │ │ │ │ + ldr r2, [pc, #80] @ a9fa0 <__cxa_atexit@plt+0x9db6c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a1030 <__cxa_atexit@plt+0x94bfc> │ │ │ │ - ldr r3, [pc, #60] @ a1050 <__cxa_atexit@plt+0x94c1c> │ │ │ │ + bhi a9f88 <__cxa_atexit@plt+0x9db54> │ │ │ │ + ldr r3, [pc, #60] @ a9fa8 <__cxa_atexit@plt+0x9db74> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a1054 <__cxa_atexit@plt+0x94c20> │ │ │ │ + ldr r2, [pc, #56] @ a9fac <__cxa_atexit@plt+0x9db78> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a104c <__cxa_atexit@plt+0x94c18> │ │ │ │ + ldr r7, [pc, #20] @ a9fa4 <__cxa_atexit@plt+0x9db70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, ror sp │ │ │ │ - biceq sp, lr, r4, lsr #19 │ │ │ │ + mvneq pc, ip, lsl lr @ │ │ │ │ + biceq r5, lr, r8, lsl r0 │ │ │ │ @ instruction: 0xfffff96c │ │ │ │ - strheq sp, [lr, #152] @ 0x98 │ │ │ │ - strheq sp, [lr, #148] @ 0x94 │ │ │ │ + biceq r5, lr, ip, lsr #32 │ │ │ │ + biceq r5, lr, r8, lsr #32 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1168 <__cxa_atexit@plt+0x94d34> │ │ │ │ - ldr r7, [pc, #276] @ a1190 <__cxa_atexit@plt+0x94d5c> │ │ │ │ + bhi aa0c0 <__cxa_atexit@plt+0x9dc8c> │ │ │ │ + ldr r7, [pc, #276] @ aa0e8 <__cxa_atexit@plt+0x9dcb4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq a1158 <__cxa_atexit@plt+0x94d24> │ │ │ │ + beq aa0b0 <__cxa_atexit@plt+0x9dc7c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #84 @ 0x54 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc a1178 <__cxa_atexit@plt+0x94d44> │ │ │ │ - ldr r7, [pc, #248] @ a1198 <__cxa_atexit@plt+0x94d64> │ │ │ │ + bcc aa0d0 <__cxa_atexit@plt+0x9dc9c> │ │ │ │ + ldr r7, [pc, #248] @ aa0f0 <__cxa_atexit@plt+0x9dcbc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #244] @ a119c <__cxa_atexit@plt+0x94d68> │ │ │ │ + ldr r3, [pc, #244] @ aa0f4 <__cxa_atexit@plt+0x9dcc0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr sl, [r8, #7] │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r2, #18 │ │ │ │ str r3, [r6, #76] @ 0x4c │ │ │ │ str r7, [r6, #80] @ 0x50 │ │ │ │ sub r7, r2, #54 @ 0x36 │ │ │ │ sub r3, r2, #31 │ │ │ │ - ldr r8, [pc, #208] @ a11a0 <__cxa_atexit@plt+0x94d6c> │ │ │ │ + ldr r8, [pc, #208] @ aa0f8 <__cxa_atexit@plt+0x9dcc4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r8, r8, #1 │ │ │ │ - ldr r9, [pc, #200] @ a11a4 <__cxa_atexit@plt+0x94d70> │ │ │ │ + ldr r9, [pc, #200] @ aa0fc <__cxa_atexit@plt+0x9dcc8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r0, r2, #67 @ 0x43 │ │ │ │ mov lr, r6 │ │ │ │ - ldr ip, [pc, #188] @ a11a8 <__cxa_atexit@plt+0x94d74> │ │ │ │ + ldr ip, [pc, #188] @ aa100 <__cxa_atexit@plt+0x9dccc> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #36]! @ 0x24 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r9, [r6, #48] @ 0x30 │ │ │ │ - ldr r1, [pc, #172] @ a11ac <__cxa_atexit@plt+0x94d78> │ │ │ │ + ldr r1, [pc, #172] @ aa104 <__cxa_atexit@plt+0x9dcd0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r6, #52] @ 0x34 │ │ │ │ str lr, [r6, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #160] @ a11b0 <__cxa_atexit@plt+0x94d7c> │ │ │ │ + ldr r1, [pc, #160] @ aa108 <__cxa_atexit@plt+0x9dcd4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add lr, r6, #60 @ 0x3c │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ - ldr r7, [pc, #148] @ a11b4 <__cxa_atexit@plt+0x94d80> │ │ │ │ + ldr r7, [pc, #148] @ aa10c <__cxa_atexit@plt+0x9dcd8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #72] @ 0x48 │ │ │ │ str sl, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ - ldr r7, [pc, #132] @ a11b8 <__cxa_atexit@plt+0x94d84> │ │ │ │ + ldr r7, [pc, #132] @ aa110 <__cxa_atexit@plt+0x9dcdc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ sub r7, r2, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a1194 <__cxa_atexit@plt+0x94d60> │ │ │ │ + ldr r7, [pc, #36] @ aa0ec <__cxa_atexit@plt+0x9dcb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #84 @ 0x54 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - biceq sp, lr, r4, asr #17 │ │ │ │ + biceq r4, lr, r8, lsr pc │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - biceq sp, lr, r0, asr #12 │ │ │ │ - @ instruction: 0x01e48c98 │ │ │ │ - mvneq r8, r8, asr #25 │ │ │ │ + strheq r4, [lr, #196] @ 0xc4 │ │ │ │ + mvneq pc, r8, lsr sp @ │ │ │ │ + mvneq pc, r8, ror #26 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - ldrdeq sp, [lr, #84] @ 0x54 │ │ │ │ - mvneq r8, ip, lsl #25 │ │ │ │ - mvneq r8, r8, ror #31 │ │ │ │ - biceq sp, lr, ip, lsl #11 │ │ │ │ - biceq sp, lr, r4, asr r8 │ │ │ │ + biceq r4, lr, r8, asr #24 │ │ │ │ + mvneq pc, ip, lsr #26 │ │ │ │ + strheq r0, [r4, #4]! │ │ │ │ + biceq r4, lr, r0, lsl #24 │ │ │ │ + biceq r4, lr, r8, asr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov sl, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #84 @ 0x54 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a12a4 <__cxa_atexit@plt+0x94e70> │ │ │ │ - ldr r1, [pc, #204] @ a12b4 <__cxa_atexit@plt+0x94e80> │ │ │ │ + bcc aa1fc <__cxa_atexit@plt+0x9ddc8> │ │ │ │ + ldr r1, [pc, #204] @ aa20c <__cxa_atexit@plt+0x9ddd8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #200] @ a12b8 <__cxa_atexit@plt+0x94e84> │ │ │ │ + ldr r0, [pc, #200] @ aa210 <__cxa_atexit@plt+0x9dddc> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r4, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r3, #76] @ 0x4c │ │ │ │ str r1, [r3, #80] @ 0x50 │ │ │ │ sub r1, r6, #54 @ 0x36 │ │ │ │ sub r0, r6, #31 │ │ │ │ - ldr r9, [pc, #164] @ a12bc <__cxa_atexit@plt+0x94e88> │ │ │ │ + ldr r9, [pc, #164] @ aa214 <__cxa_atexit@plt+0x9dde0> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r8, [pc, #160] @ a12c0 <__cxa_atexit@plt+0x94e8c> │ │ │ │ + ldr r8, [pc, #160] @ aa218 <__cxa_atexit@plt+0x9dde4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r8, r8, #1 │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ mov lr, r3 │ │ │ │ - ldr ip, [pc, #144] @ a12c4 <__cxa_atexit@plt+0x94e90> │ │ │ │ + ldr ip, [pc, #144] @ aa21c <__cxa_atexit@plt+0x9dde8> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #36]! @ 0x24 │ │ │ │ str r4, [r3, #44] @ 0x2c │ │ │ │ str r9, [r3, #48] @ 0x30 │ │ │ │ - ldr r4, [pc, #128] @ a12c8 <__cxa_atexit@plt+0x94e94> │ │ │ │ + ldr r4, [pc, #128] @ aa220 <__cxa_atexit@plt+0x9ddec> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r3, #52] @ 0x34 │ │ │ │ str lr, [r3, #56] @ 0x38 │ │ │ │ - ldr lr, [pc, #116] @ a12cc <__cxa_atexit@plt+0x94e98> │ │ │ │ + ldr lr, [pc, #116] @ aa224 <__cxa_atexit@plt+0x9ddf0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r3, #60] @ 0x3c │ │ │ │ str r0, [r3, #64] @ 0x40 │ │ │ │ str r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r4, [pc, #100] @ a12d0 <__cxa_atexit@plt+0x94e9c> │ │ │ │ + ldr r4, [pc, #100] @ aa228 <__cxa_atexit@plt+0x9ddf4> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r3, #72] @ 0x48 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ - ldr r7, [pc, #84] @ a12d4 <__cxa_atexit@plt+0x94ea0> │ │ │ │ + ldr r7, [pc, #84] @ aa22c <__cxa_atexit@plt+0x9ddf8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ @@ -152478,236 +161652,236 @@ │ │ │ │ mov r4, sl │ │ │ │ bx r0 │ │ │ │ mov r4, #84 @ 0x54 │ │ │ │ str r4, [sl, #828] @ 0x33c │ │ │ │ mov r4, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ - strdeq sp, [lr, #72] @ 0x48 │ │ │ │ - mvneq r8, ip, lsl #23 │ │ │ │ - mvneq r8, r8, asr #22 │ │ │ │ + biceq r4, lr, ip, ror #22 │ │ │ │ + mvneq pc, ip, lsr #24 │ │ │ │ + mvneq pc, r8, ror #23 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ - biceq sp, lr, ip, lsl #9 │ │ │ │ - mvneq r8, r4, asr #22 │ │ │ │ - stlexheq r8, ip, [r4] │ │ │ │ - biceq sp, lr, r0, asr #8 │ │ │ │ - biceq sp, lr, r4, asr #6 │ │ │ │ + biceq r4, lr, r0, lsl #22 │ │ │ │ + mvneq pc, r4, ror #23 │ │ │ │ + mvneq pc, r8, ror #30 │ │ │ │ + strheq r4, [lr, #164] @ 0xa4 │ │ │ │ + strheq r4, [lr, #152] @ 0x98 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi a1348 <__cxa_atexit@plt+0x94f14> │ │ │ │ + bhi aa2a0 <__cxa_atexit@plt+0x9de6c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a1340 <__cxa_atexit@plt+0x94f0c> │ │ │ │ - ldr r3, [pc, #68] @ a1350 <__cxa_atexit@plt+0x94f1c> │ │ │ │ + beq aa298 <__cxa_atexit@plt+0x9de64> │ │ │ │ + ldr r3, [pc, #68] @ aa2a8 <__cxa_atexit@plt+0x9de74> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ a1354 <__cxa_atexit@plt+0x94f20> │ │ │ │ + ldr r2, [pc, #64] @ aa2ac <__cxa_atexit@plt+0x9de78> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #52] @ a1358 <__cxa_atexit@plt+0x94f24> │ │ │ │ + ldr r5, [pc, #52] @ aa2b0 <__cxa_atexit@plt+0x9de7c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #44] @ a135c <__cxa_atexit@plt+0x94f28> │ │ │ │ + ldr r5, [pc, #44] @ aa2b4 <__cxa_atexit@plt+0x9de80> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sp, lr, r8, lsl r3 │ │ │ │ - mvneq r8, r0, asr sl │ │ │ │ - mvneq r8, r0, ror #20 │ │ │ │ - mvneq r8, r8, lsr sl │ │ │ │ - biceq sp, lr, r4, ror #5 │ │ │ │ + biceq r4, lr, ip, lsl #19 │ │ │ │ + strdeq pc, [r3, #160]! @ 0xa0 │ │ │ │ + mvneq pc, r0, lsl #22 │ │ │ │ + ldrdeq pc, [r3, #168]! @ 0xa8 │ │ │ │ + biceq r4, lr, r8, asr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi a13d0 <__cxa_atexit@plt+0x94f9c> │ │ │ │ + bhi aa328 <__cxa_atexit@plt+0x9def4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a13c8 <__cxa_atexit@plt+0x94f94> │ │ │ │ - ldr r3, [pc, #68] @ a13d8 <__cxa_atexit@plt+0x94fa4> │ │ │ │ + beq aa320 <__cxa_atexit@plt+0x9deec> │ │ │ │ + ldr r3, [pc, #68] @ aa330 <__cxa_atexit@plt+0x9defc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ a13dc <__cxa_atexit@plt+0x94fa8> │ │ │ │ + ldr r2, [pc, #64] @ aa334 <__cxa_atexit@plt+0x9df00> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #52] @ a13e0 <__cxa_atexit@plt+0x94fac> │ │ │ │ + ldr r5, [pc, #52] @ aa338 <__cxa_atexit@plt+0x9df04> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #44] @ a13e4 <__cxa_atexit@plt+0x94fb0> │ │ │ │ + ldr r5, [pc, #44] @ aa33c <__cxa_atexit@plt+0x9df08> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq sp, [lr, #40] @ 0x28 │ │ │ │ - mvneq r8, r8, asr #19 │ │ │ │ - ldrdeq r8, [r4, #152]! @ 0x98 │ │ │ │ - strheq r8, [r4, #144]! @ 0x90 │ │ │ │ + biceq r4, lr, ip, lsr #18 │ │ │ │ + mvneq pc, r8, ror #20 │ │ │ │ + mvneq pc, r8, ror sl @ │ │ │ │ + mvneq pc, r0, asr sl @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1434 <__cxa_atexit@plt+0x95000> │ │ │ │ - ldr r2, [pc, #80] @ a1454 <__cxa_atexit@plt+0x95020> │ │ │ │ + bhi aa38c <__cxa_atexit@plt+0x9df58> │ │ │ │ + ldr r2, [pc, #80] @ aa3ac <__cxa_atexit@plt+0x9df78> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a143c <__cxa_atexit@plt+0x95008> │ │ │ │ - ldr r3, [pc, #60] @ a145c <__cxa_atexit@plt+0x95028> │ │ │ │ + bhi aa394 <__cxa_atexit@plt+0x9df60> │ │ │ │ + ldr r3, [pc, #60] @ aa3b4 <__cxa_atexit@plt+0x9df80> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a1460 <__cxa_atexit@plt+0x9502c> │ │ │ │ + ldr r2, [pc, #56] @ aa3b8 <__cxa_atexit@plt+0x9df84> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a1458 <__cxa_atexit@plt+0x95024> │ │ │ │ + ldr r7, [pc, #20] @ aa3b0 <__cxa_atexit@plt+0x9df7c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, ror r9 │ │ │ │ - biceq sp, lr, r0, asr #3 │ │ │ │ + mvneq pc, r0, lsl sl @ │ │ │ │ + biceq r4, lr, r4, lsr r8 │ │ │ │ @ instruction: 0xffffe70c │ │ │ │ - biceq sp, lr, r8, lsr #3 │ │ │ │ + biceq r4, lr, ip, lsl r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a14b0 <__cxa_atexit@plt+0x9507c> │ │ │ │ - ldr r2, [pc, #80] @ a14d0 <__cxa_atexit@plt+0x9509c> │ │ │ │ + bhi aa408 <__cxa_atexit@plt+0x9dfd4> │ │ │ │ + ldr r2, [pc, #80] @ aa428 <__cxa_atexit@plt+0x9dff4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a14b8 <__cxa_atexit@plt+0x95084> │ │ │ │ - ldr r3, [pc, #60] @ a14d8 <__cxa_atexit@plt+0x950a4> │ │ │ │ + bhi aa410 <__cxa_atexit@plt+0x9dfdc> │ │ │ │ + ldr r3, [pc, #60] @ aa430 <__cxa_atexit@plt+0x9dffc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a14dc <__cxa_atexit@plt+0x950a8> │ │ │ │ + ldr r2, [pc, #56] @ aa434 <__cxa_atexit@plt+0x9e000> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a14d4 <__cxa_atexit@plt+0x950a0> │ │ │ │ + ldr r7, [pc, #20] @ aa42c <__cxa_atexit@plt+0x9dff8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [r4, #132]! @ 0x84 │ │ │ │ - biceq sp, lr, r4, asr #2 │ │ │ │ + @ instruction: 0x01e3f994 │ │ │ │ + strheq r4, [lr, #120] @ 0x78 │ │ │ │ @ instruction: 0xffffe690 │ │ │ │ - biceq sp, lr, ip, lsr #2 │ │ │ │ - biceq sp, lr, r0, lsl #11 │ │ │ │ + biceq r4, lr, r0, lsr #15 │ │ │ │ + strdeq r4, [lr, #180] @ 0xb4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a1528 <__cxa_atexit@plt+0x950f4> │ │ │ │ - ldr r7, [pc, #52] @ a153c <__cxa_atexit@plt+0x95108> │ │ │ │ + bhi aa480 <__cxa_atexit@plt+0x9e04c> │ │ │ │ + ldr r7, [pc, #52] @ aa494 <__cxa_atexit@plt+0x9e060> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq a151c <__cxa_atexit@plt+0x950e8> │ │ │ │ + beq aa474 <__cxa_atexit@plt+0x9e040> │ │ │ │ mov r7, r8 │ │ │ │ - b a1550 <__cxa_atexit@plt+0x9511c> │ │ │ │ + b aa4a8 <__cxa_atexit@plt+0x9e074> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a1540 <__cxa_atexit@plt+0x9510c> │ │ │ │ + ldr r7, [pc, #16] @ aa498 <__cxa_atexit@plt+0x9e064> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sp, lr, r8, asr r5 │ │ │ │ - biceq sp, lr, r0, lsr #10 │ │ │ │ + biceq r4, lr, ip, asr #23 │ │ │ │ + @ instruction: 0x01ce4b94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq a1584 <__cxa_atexit@plt+0x95150> │ │ │ │ + beq aa4dc <__cxa_atexit@plt+0x9e0a8> │ │ │ │ cmp r3, #3 │ │ │ │ - bne a15b8 <__cxa_atexit@plt+0x95184> │ │ │ │ + bne aa510 <__cxa_atexit@plt+0x9e0dc> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a15cc <__cxa_atexit@plt+0x95198> │ │ │ │ - ldr r7, [pc, #284] @ a169c <__cxa_atexit@plt+0x95268> │ │ │ │ + bne aa524 <__cxa_atexit@plt+0x9e0f0> │ │ │ │ + ldr r7, [pc, #284] @ aa5f4 <__cxa_atexit@plt+0x9e1c0> │ │ │ │ add r7, pc, r7 │ │ │ │ - b a15c0 <__cxa_atexit@plt+0x9518c> │ │ │ │ + b aa518 <__cxa_atexit@plt+0x9e0e4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a1660 <__cxa_atexit@plt+0x9522c> │ │ │ │ - ldr r2, [pc, #216] @ a1674 <__cxa_atexit@plt+0x95240> │ │ │ │ + bcc aa5b8 <__cxa_atexit@plt+0x9e184> │ │ │ │ + ldr r2, [pc, #216] @ aa5cc <__cxa_atexit@plt+0x9e198> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #212] @ a1678 <__cxa_atexit@plt+0x95244> │ │ │ │ + ldr r1, [pc, #212] @ aa5d0 <__cxa_atexit@plt+0x9e19c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #208] @ a167c <__cxa_atexit@plt+0x95248> │ │ │ │ + ldr lr, [pc, #208] @ aa5d4 <__cxa_atexit@plt+0x9e1a0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - b a15fc <__cxa_atexit@plt+0x951c8> │ │ │ │ - ldr r7, [pc, #176] @ a1670 <__cxa_atexit@plt+0x9523c> │ │ │ │ + b aa554 <__cxa_atexit@plt+0x9e120> │ │ │ │ + ldr r7, [pc, #176] @ aa5c8 <__cxa_atexit@plt+0x9e194> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a1660 <__cxa_atexit@plt+0x9522c> │ │ │ │ - ldr r2, [pc, #172] @ a1690 <__cxa_atexit@plt+0x9525c> │ │ │ │ + bcc aa5b8 <__cxa_atexit@plt+0x9e184> │ │ │ │ + ldr r2, [pc, #172] @ aa5e8 <__cxa_atexit@plt+0x9e1b4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #168] @ a1694 <__cxa_atexit@plt+0x95260> │ │ │ │ + ldr r1, [pc, #168] @ aa5ec <__cxa_atexit@plt+0x9e1b8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #164] @ a1698 <__cxa_atexit@plt+0x95264> │ │ │ │ + ldr lr, [pc, #164] @ aa5f0 <__cxa_atexit@plt+0x9e1bc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #108] @ a1680 <__cxa_atexit@plt+0x9524c> │ │ │ │ + ldr r8, [pc, #108] @ aa5d8 <__cxa_atexit@plt+0x9e1a4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #104] @ a1684 <__cxa_atexit@plt+0x95250> │ │ │ │ + ldr r2, [pc, #104] @ aa5dc <__cxa_atexit@plt+0x9e1a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #92] @ a1688 <__cxa_atexit@plt+0x95254> │ │ │ │ + ldr r9, [pc, #92] @ aa5e0 <__cxa_atexit@plt+0x9e1ac> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #88] @ a168c <__cxa_atexit@plt+0x95258> │ │ │ │ + ldr sl, [pc, #88] @ aa5e4 <__cxa_atexit@plt+0x9e1b0> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r7, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ @@ -152716,74 +161890,74 @@ │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq sp, [lr, #52] @ 0x34 │ │ │ │ + biceq r4, lr, r8, lsr #20 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - biceq sp, lr, r0, ror #6 │ │ │ │ - biceq sp, lr, ip, ror #6 │ │ │ │ - strdeq r8, [r4, #164]! @ 0xa4 │ │ │ │ - mvneq r8, ip, asr #14 │ │ │ │ - mvneq r8, r0, ror r7 │ │ │ │ - mvneq r8, r0, ror r7 │ │ │ │ + ldrdeq r4, [lr, #148] @ 0x94 │ │ │ │ + biceq r4, lr, r0, ror #19 │ │ │ │ + mvneq pc, r0, asr #23 │ │ │ │ + mvneq pc, ip, ror #15 │ │ │ │ + mvneq pc, r0, lsl r8 @ │ │ │ │ + mvneq pc, r0, lsl r8 @ │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - biceq sp, lr, r0, asr #6 │ │ │ │ - biceq sp, lr, r4, lsr #6 │ │ │ │ - biceq sp, lr, r4, ror #7 │ │ │ │ + strheq r4, [lr, #148] @ 0x94 │ │ │ │ + @ instruction: 0x01ce4998 │ │ │ │ + biceq r4, lr, r8, asr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a1704 <__cxa_atexit@plt+0x952d0> │ │ │ │ - ldr r2, [pc, #96] @ a1720 <__cxa_atexit@plt+0x952ec> │ │ │ │ + bhi aa65c <__cxa_atexit@plt+0x9e228> │ │ │ │ + ldr r2, [pc, #96] @ aa678 <__cxa_atexit@plt+0x9e244> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a1710 <__cxa_atexit@plt+0x952dc> │ │ │ │ - ldr r5, [pc, #72] @ a1724 <__cxa_atexit@plt+0x952f0> │ │ │ │ + bhi aa668 <__cxa_atexit@plt+0x9e234> │ │ │ │ + ldr r5, [pc, #72] @ aa67c <__cxa_atexit@plt+0x9e248> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a16f4 <__cxa_atexit@plt+0x952c0> │ │ │ │ + beq aa64c <__cxa_atexit@plt+0x9e218> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a1728 <__cxa_atexit@plt+0x952f4> │ │ │ │ + ldr r7, [pc, #16] @ aa680 <__cxa_atexit@plt+0x9e24c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r8, [r4, #100]! @ 0x64 │ │ │ │ + mvneq pc, r4, asr r7 @ │ │ │ │ @ instruction: 0xffffe704 │ │ │ │ - biceq sp, lr, ip, ror #4 │ │ │ │ + biceq r4, lr, r0, ror #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1784 <__cxa_atexit@plt+0x95350> │ │ │ │ + bhi aa6dc <__cxa_atexit@plt+0x9e2a8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a1790 <__cxa_atexit@plt+0x9535c> │ │ │ │ - ldr r1, [pc, #68] @ a17a0 <__cxa_atexit@plt+0x9536c> │ │ │ │ + bcc aa6e8 <__cxa_atexit@plt+0x9e2b4> │ │ │ │ + ldr r1, [pc, #68] @ aa6f8 <__cxa_atexit@plt+0x9e2c4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ a17a4 <__cxa_atexit@plt+0x95370> │ │ │ │ + ldr r2, [pc, #64] @ aa6fc <__cxa_atexit@plt+0x9e2c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -152793,117 +161967,117 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - mvneq r8, r0, lsl r6 │ │ │ │ + strheq pc, [r3, #96]! @ 0x60 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a182c <__cxa_atexit@plt+0x953f8> │ │ │ │ - ldr r2, [pc, #112] @ a1834 <__cxa_atexit@plt+0x95400> │ │ │ │ + bhi aa784 <__cxa_atexit@plt+0x9e350> │ │ │ │ + ldr r2, [pc, #112] @ aa78c <__cxa_atexit@plt+0x9e358> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #104] @ a1838 <__cxa_atexit@plt+0x95404> │ │ │ │ + ldr r1, [pc, #104] @ aa790 <__cxa_atexit@plt+0x9e35c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq a180c <__cxa_atexit@plt+0x953d8> │ │ │ │ + beq aa764 <__cxa_atexit@plt+0x9e330> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a1818 <__cxa_atexit@plt+0x953e4> │ │ │ │ + bne aa770 <__cxa_atexit@plt+0x9e33c> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a183c <__cxa_atexit@plt+0x95408> │ │ │ │ + ldr r7, [pc, #28] @ aa794 <__cxa_atexit@plt+0x9e360> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq r8, r4, lsr #11 │ │ │ │ - @ instruction: 0x01e48598 │ │ │ │ + mvneq pc, r4, asr #12 │ │ │ │ + mvneq pc, r8, lsr r6 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a1870 <__cxa_atexit@plt+0x9543c> │ │ │ │ + bne aa7c8 <__cxa_atexit@plt+0x9e394> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a1884 <__cxa_atexit@plt+0x95450> │ │ │ │ + ldr r7, [pc, #12] @ aa7dc <__cxa_atexit@plt+0x9e3a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, asr #10 │ │ │ │ + mvneq pc, r0, ror #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a18d4 <__cxa_atexit@plt+0x954a0> │ │ │ │ - ldr r2, [pc, #80] @ a18f4 <__cxa_atexit@plt+0x954c0> │ │ │ │ + bhi aa82c <__cxa_atexit@plt+0x9e3f8> │ │ │ │ + ldr r2, [pc, #80] @ aa84c <__cxa_atexit@plt+0x9e418> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a18dc <__cxa_atexit@plt+0x954a8> │ │ │ │ - ldr r3, [pc, #60] @ a18fc <__cxa_atexit@plt+0x954c8> │ │ │ │ + bhi aa834 <__cxa_atexit@plt+0x9e400> │ │ │ │ + ldr r3, [pc, #60] @ aa854 <__cxa_atexit@plt+0x9e420> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a1900 <__cxa_atexit@plt+0x954cc> │ │ │ │ + ldr r2, [pc, #56] @ aa858 <__cxa_atexit@plt+0x9e424> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a18f8 <__cxa_atexit@plt+0x954c4> │ │ │ │ + ldr r7, [pc, #20] @ aa850 <__cxa_atexit@plt+0x9e41c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [r4, #64]! @ 0x40 │ │ │ │ - biceq ip, lr, r0, lsr #26 │ │ │ │ + mvneq pc, r0, ror r5 @ │ │ │ │ + @ instruction: 0x01ce4394 │ │ │ │ @ instruction: 0xffffe26c │ │ │ │ - biceq ip, lr, r8, lsl #26 │ │ │ │ - biceq sp, lr, ip, lsl #1 │ │ │ │ + biceq r4, lr, ip, ror r3 │ │ │ │ + biceq r4, lr, r0, lsl #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a1960 <__cxa_atexit@plt+0x9552c> │ │ │ │ + bhi aa8b8 <__cxa_atexit@plt+0x9e484> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a196c <__cxa_atexit@plt+0x95538> │ │ │ │ - ldr r5, [pc, #64] @ a197c <__cxa_atexit@plt+0x95548> │ │ │ │ + bcc aa8c4 <__cxa_atexit@plt+0x9e490> │ │ │ │ + ldr r5, [pc, #64] @ aa8d4 <__cxa_atexit@plt+0x9e4a0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #60] @ a1980 <__cxa_atexit@plt+0x9554c> │ │ │ │ + ldr r1, [pc, #60] @ aa8d8 <__cxa_atexit@plt+0x9e4a4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -152913,285 +162087,285 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - biceq sp, lr, r0, lsl r0 │ │ │ │ + biceq r4, lr, r4, lsl #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a1a28 <__cxa_atexit@plt+0x955f4> │ │ │ │ + bne aa980 <__cxa_atexit@plt+0x9e54c> │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a1ab0 <__cxa_atexit@plt+0x9567c> │ │ │ │ - ldr r8, [pc, #304] @ a1ae4 <__cxa_atexit@plt+0x956b0> │ │ │ │ + bcc aaa08 <__cxa_atexit@plt+0x9e5d4> │ │ │ │ + ldr r8, [pc, #304] @ aaa3c <__cxa_atexit@plt+0x9e608> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #300] @ a1ae8 <__cxa_atexit@plt+0x956b4> │ │ │ │ + ldr lr, [pc, #300] @ aaa40 <__cxa_atexit@plt+0x9e60c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ sub r1, r3, #18 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r2, [pc, #284] @ a1aec <__cxa_atexit@plt+0x956b8> │ │ │ │ + ldr r2, [pc, #284] @ aaa44 <__cxa_atexit@plt+0x9e610> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #36] @ 0x24 │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #268] @ a1af0 <__cxa_atexit@plt+0x956bc> │ │ │ │ + ldr r1, [pc, #268] @ aaa48 <__cxa_atexit@plt+0x9e614> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add sl, r1, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #256] @ a1af4 <__cxa_atexit@plt+0x956c0> │ │ │ │ + ldr r8, [pc, #256] @ aaa4c <__cxa_atexit@plt+0x9e618> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r3, #37 @ 0x25 │ │ │ │ - ldr r9, [pc, #248] @ a1af8 <__cxa_atexit@plt+0x956c4> │ │ │ │ + ldr r9, [pc, #248] @ aaa50 <__cxa_atexit@plt+0x9e61c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r1, [pc, #244] @ a1afc <__cxa_atexit@plt+0x956c8> │ │ │ │ + ldr r1, [pc, #244] @ aaa54 <__cxa_atexit@plt+0x9e620> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7, r9, lr} │ │ │ │ str r0, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a1ab8 <__cxa_atexit@plt+0x95684> │ │ │ │ - ldr r2, [pc, #140] @ a1ac8 <__cxa_atexit@plt+0x95694> │ │ │ │ + bcc aaa10 <__cxa_atexit@plt+0x9e5dc> │ │ │ │ + ldr r2, [pc, #140] @ aaa20 <__cxa_atexit@plt+0x9e5ec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ a1acc <__cxa_atexit@plt+0x95698> │ │ │ │ + ldr r1, [pc, #136] @ aaa24 <__cxa_atexit@plt+0x9e5f0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ a1ad0 <__cxa_atexit@plt+0x9569c> │ │ │ │ + ldr lr, [pc, #132] @ aaa28 <__cxa_atexit@plt+0x9e5f4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #104] @ a1ad4 <__cxa_atexit@plt+0x956a0> │ │ │ │ + ldr r8, [pc, #104] @ aaa2c <__cxa_atexit@plt+0x9e5f8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #100] @ a1ad8 <__cxa_atexit@plt+0x956a4> │ │ │ │ + ldr r2, [pc, #100] @ aaa30 <__cxa_atexit@plt+0x9e5fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #88] @ a1adc <__cxa_atexit@plt+0x956a8> │ │ │ │ + ldr r9, [pc, #88] @ aaa34 <__cxa_atexit@plt+0x9e600> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #84] @ a1ae0 <__cxa_atexit@plt+0x956ac> │ │ │ │ + ldr sl, [pc, #84] @ aaa38 <__cxa_atexit@plt+0x9e604> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ - b a1abc <__cxa_atexit@plt+0x95688> │ │ │ │ + b aaa14 <__cxa_atexit@plt+0x9e5e0> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - biceq ip, lr, ip, lsl ip │ │ │ │ - biceq ip, lr, r0, lsl #24 │ │ │ │ - @ instruction: 0x01e4869c │ │ │ │ - strdeq r8, [r4, #36]! @ 0x24 │ │ │ │ - mvneq r8, r8, lsl r3 │ │ │ │ - mvneq r8, r8, lsl r3 │ │ │ │ - biceq ip, lr, r4, lsl #25 │ │ │ │ - biceq ip, lr, r8, ror #24 │ │ │ │ - mvneq r8, r8, lsr r7 │ │ │ │ - mvneq r8, r4, lsl #7 │ │ │ │ - mvneq r8, r8, lsr #7 │ │ │ │ - mvneq r8, r4, lsr #7 │ │ │ │ - mvneq r8, ip, ror #13 │ │ │ │ - stlexbeq ip, r0, [lr] │ │ │ │ + @ instruction: 0x01ce4290 │ │ │ │ + biceq r4, lr, r4, ror r2 │ │ │ │ + mvneq pc, r8, ror #14 │ │ │ │ + @ instruction: 0x01e3f394 │ │ │ │ + strheq pc, [r3, #56]! @ 0x38 @ │ │ │ │ + strheq pc, [r3, #56]! @ 0x38 @ │ │ │ │ + strdeq r4, [lr, #40] @ 0x28 │ │ │ │ + ldrdeq r4, [lr, #44] @ 0x2c │ │ │ │ + mvneq pc, r4, lsl #16 │ │ │ │ + mvneq pc, r4, lsr #8 │ │ │ │ + mvneq pc, r8, asr #8 │ │ │ │ + mvneq pc, r4, asr #8 │ │ │ │ + strheq pc, [r3, #120]! @ 0x78 @ │ │ │ │ + biceq r4, lr, r4, lsl #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a1b68 <__cxa_atexit@plt+0x95734> │ │ │ │ - ldr r2, [pc, #76] @ a1b78 <__cxa_atexit@plt+0x95744> │ │ │ │ + bcc aaac0 <__cxa_atexit@plt+0x9e68c> │ │ │ │ + ldr r2, [pc, #76] @ aaad0 <__cxa_atexit@plt+0x9e69c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ a1b7c <__cxa_atexit@plt+0x95748> │ │ │ │ + ldr lr, [pc, #72] @ aaad4 <__cxa_atexit@plt+0x9e6a0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r1, [pc, #52] @ a1b80 <__cxa_atexit@plt+0x9574c> │ │ │ │ + ldr r1, [pc, #52] @ aaad8 <__cxa_atexit@plt+0x9e6a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r9, r3, #8 │ │ │ │ stm r9, {r7, r8, lr} │ │ │ │ str r3, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc04 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ - strheq r8, [r4, #80]! @ 0x50 │ │ │ │ + mvneq pc, ip, ror r6 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1bd0 <__cxa_atexit@plt+0x9579c> │ │ │ │ - ldr r2, [pc, #80] @ a1bf0 <__cxa_atexit@plt+0x957bc> │ │ │ │ + bhi aab28 <__cxa_atexit@plt+0x9e6f4> │ │ │ │ + ldr r2, [pc, #80] @ aab48 <__cxa_atexit@plt+0x9e714> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a1bd8 <__cxa_atexit@plt+0x957a4> │ │ │ │ - ldr r3, [pc, #60] @ a1bf8 <__cxa_atexit@plt+0x957c4> │ │ │ │ + bhi aab30 <__cxa_atexit@plt+0x9e6fc> │ │ │ │ + ldr r3, [pc, #60] @ aab50 <__cxa_atexit@plt+0x9e71c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a1bfc <__cxa_atexit@plt+0x957c8> │ │ │ │ + ldr r2, [pc, #56] @ aab54 <__cxa_atexit@plt+0x9e720> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a1bf4 <__cxa_atexit@plt+0x957c0> │ │ │ │ + ldr r7, [pc, #20] @ aab4c <__cxa_atexit@plt+0x9e718> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [r4, #20]! │ │ │ │ - biceq ip, lr, r4, lsr #20 │ │ │ │ + mvneq pc, r4, ror r2 @ │ │ │ │ + @ instruction: 0x01ce4098 │ │ │ │ @ instruction: 0xffffdf70 │ │ │ │ - biceq ip, lr, ip, lsl #20 │ │ │ │ + biceq r4, lr, r0, lsl #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1c4c <__cxa_atexit@plt+0x95818> │ │ │ │ - ldr r2, [pc, #80] @ a1c6c <__cxa_atexit@plt+0x95838> │ │ │ │ + bhi aaba4 <__cxa_atexit@plt+0x9e770> │ │ │ │ + ldr r2, [pc, #80] @ aabc4 <__cxa_atexit@plt+0x9e790> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a1c54 <__cxa_atexit@plt+0x95820> │ │ │ │ - ldr r3, [pc, #60] @ a1c74 <__cxa_atexit@plt+0x95840> │ │ │ │ + bhi aabac <__cxa_atexit@plt+0x9e778> │ │ │ │ + ldr r3, [pc, #60] @ aabcc <__cxa_atexit@plt+0x9e798> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a1c78 <__cxa_atexit@plt+0x95844> │ │ │ │ + ldr r2, [pc, #56] @ aabd0 <__cxa_atexit@plt+0x9e79c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a1c70 <__cxa_atexit@plt+0x9583c> │ │ │ │ + ldr r7, [pc, #20] @ aabc8 <__cxa_atexit@plt+0x9e794> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, asr r1 │ │ │ │ - biceq ip, lr, r8, lsr #19 │ │ │ │ + strdeq pc, [r3, #24]! │ │ │ │ + biceq r4, lr, ip, lsl r0 │ │ │ │ @ instruction: 0xffffdef4 │ │ │ │ - @ instruction: 0x01cec990 │ │ │ │ - biceq ip, lr, r4, lsl #28 │ │ │ │ + biceq r4, lr, r4 │ │ │ │ + biceq r4, lr, r8, ror r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a1ce4 <__cxa_atexit@plt+0x958b0> │ │ │ │ - ldr r2, [pc, #96] @ a1d00 <__cxa_atexit@plt+0x958cc> │ │ │ │ + bhi aac3c <__cxa_atexit@plt+0x9e808> │ │ │ │ + ldr r2, [pc, #96] @ aac58 <__cxa_atexit@plt+0x9e824> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a1cf0 <__cxa_atexit@plt+0x958bc> │ │ │ │ - ldr r5, [pc, #72] @ a1d04 <__cxa_atexit@plt+0x958d0> │ │ │ │ + bhi aac48 <__cxa_atexit@plt+0x9e814> │ │ │ │ + ldr r5, [pc, #72] @ aac5c <__cxa_atexit@plt+0x9e828> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a1cd4 <__cxa_atexit@plt+0x958a0> │ │ │ │ + beq aac2c <__cxa_atexit@plt+0x9e7f8> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b a1550 <__cxa_atexit@plt+0x9511c> │ │ │ │ + b aa4a8 <__cxa_atexit@plt+0x9e074> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a1d08 <__cxa_atexit@plt+0x958d4> │ │ │ │ + ldr r7, [pc, #16] @ aac60 <__cxa_atexit@plt+0x9e82c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [r4, #4]! │ │ │ │ + mvneq pc, r4, ror r1 @ │ │ │ │ @ instruction: 0xfffff890 │ │ │ │ - @ instruction: 0x01cecd90 │ │ │ │ + biceq r4, lr, r4, lsl #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a1d58 <__cxa_atexit@plt+0x95924> │ │ │ │ - ldr r2, [pc, #80] @ a1d78 <__cxa_atexit@plt+0x95944> │ │ │ │ + bhi aacb0 <__cxa_atexit@plt+0x9e87c> │ │ │ │ + ldr r2, [pc, #80] @ aacd0 <__cxa_atexit@plt+0x9e89c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a1d60 <__cxa_atexit@plt+0x9592c> │ │ │ │ - ldr r3, [pc, #60] @ a1d80 <__cxa_atexit@plt+0x9594c> │ │ │ │ + bhi aacb8 <__cxa_atexit@plt+0x9e884> │ │ │ │ + ldr r3, [pc, #60] @ aacd8 <__cxa_atexit@plt+0x9e8a4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a1d84 <__cxa_atexit@plt+0x95950> │ │ │ │ + ldr r2, [pc, #56] @ aacdc <__cxa_atexit@plt+0x9e8a8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a1d7c <__cxa_atexit@plt+0x95948> │ │ │ │ + ldr r7, [pc, #20] @ aacd4 <__cxa_atexit@plt+0x9e8a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, asr #32 │ │ │ │ - biceq ip, lr, ip, ror ip │ │ │ │ + mvneq pc, ip, ror #1 │ │ │ │ + strdeq r4, [lr, #32] │ │ │ │ @ instruction: 0xffffedd8 │ │ │ │ - strheq ip, [lr, #136] @ 0x88 │ │ │ │ + biceq r3, lr, ip, lsr #30 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov ip, sl │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #196 @ 0xc4 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a1f4c <__cxa_atexit@plt+0x95b18> │ │ │ │ - ldr r1, [pc, #436] @ a1f68 <__cxa_atexit@plt+0x95b34> │ │ │ │ + bcc aaea4 <__cxa_atexit@plt+0x9ea70> │ │ │ │ + ldr r1, [pc, #436] @ aaec0 <__cxa_atexit@plt+0x9ea8c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr sl, [pc, #432] @ a1f6c <__cxa_atexit@plt+0x95b38> │ │ │ │ + ldr sl, [pc, #432] @ aaec4 <__cxa_atexit@plt+0x9ea90> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r3, [pc, #428] @ a1f70 <__cxa_atexit@plt+0x95b3c> │ │ │ │ + ldr r3, [pc, #428] @ aaec8 <__cxa_atexit@plt+0x9ea94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ sub r0, r6, #175 @ 0xaf │ │ │ │ str r0, [r7, #36] @ 0x24 │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ sub r0, r6, #181 @ 0xb5 │ │ │ │ str r4, [sp, #12] │ │ │ │ @@ -153200,467 +162374,467 @@ │ │ │ │ sub r9, r6, #162 @ 0xa2 │ │ │ │ sub r2, r6, #139 @ 0x8b │ │ │ │ str r8, [sp] │ │ │ │ mov r8, r7 │ │ │ │ str r1, [r8, #44]! @ 0x2c │ │ │ │ str fp, [sp, #8] │ │ │ │ ldr fp, [r5, #4] │ │ │ │ - ldr r3, [pc, #364] @ a1f74 <__cxa_atexit@plt+0x95b40> │ │ │ │ + ldr r3, [pc, #364] @ aaecc <__cxa_atexit@plt+0x9ea98> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ mov r1, r7 │ │ │ │ str sl, [r1, #80]! @ 0x50 │ │ │ │ - ldr sl, [pc, #352] @ a1f78 <__cxa_atexit@plt+0x95b44> │ │ │ │ + ldr sl, [pc, #352] @ aaed0 <__cxa_atexit@plt+0x9ea9c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ - ldr r4, [pc, #348] @ a1f7c <__cxa_atexit@plt+0x95b48> │ │ │ │ + ldr r4, [pc, #348] @ aaed4 <__cxa_atexit@plt+0x9eaa0> │ │ │ │ add r4, pc, r4 │ │ │ │ stmib r7, {r4, ip} │ │ │ │ - ldr r4, [pc, #340] @ a1f80 <__cxa_atexit@plt+0x95b4c> │ │ │ │ + ldr r4, [pc, #340] @ aaed8 <__cxa_atexit@plt+0x9eaa4> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r7, #12] │ │ │ │ str lr, [r7, #16] │ │ │ │ str sl, [r7, #20] │ │ │ │ - ldr r4, [pc, #324] @ a1f84 <__cxa_atexit@plt+0x95b50> │ │ │ │ + ldr r4, [pc, #324] @ aaedc <__cxa_atexit@plt+0x9eaa8> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #24] │ │ │ │ str r0, [r7, #28] │ │ │ │ str r3, [r7, #32] │ │ │ │ str fp, [r7, #52] @ 0x34 │ │ │ │ str sl, [r7, #56] @ 0x38 │ │ │ │ - ldr r4, [pc, #300] @ a1f88 <__cxa_atexit@plt+0x95b54> │ │ │ │ + ldr r4, [pc, #300] @ aaee0 <__cxa_atexit@plt+0x9eaac> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #60] @ 0x3c │ │ │ │ str r8, [r7, #64] @ 0x40 │ │ │ │ str r3, [r7, #68] @ 0x44 │ │ │ │ str r2, [r7, #72] @ 0x48 │ │ │ │ str r9, [r7, #76] @ 0x4c │ │ │ │ - ldr r4, [pc, #276] @ a1f8c <__cxa_atexit@plt+0x95b58> │ │ │ │ + ldr r4, [pc, #276] @ aaee4 <__cxa_atexit@plt+0x9eab0> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #116]! @ 0x74 │ │ │ │ sub r2, r6, #18 │ │ │ │ - ldr r4, [pc, #264] @ a1f90 <__cxa_atexit@plt+0x95b5c> │ │ │ │ + ldr r4, [pc, #264] @ aaee8 <__cxa_atexit@plt+0x9eab4> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #76] @ 0x4c │ │ │ │ str r2, [r7, #80] @ 0x50 │ │ │ │ sub r4, r6, #54 @ 0x36 │ │ │ │ sub r2, r6, #31 │ │ │ │ sub r8, r6, #90 @ 0x5a │ │ │ │ sub fp, r6, #67 @ 0x43 │ │ │ │ - ldr r3, [pc, #236] @ a1f94 <__cxa_atexit@plt+0x95b60> │ │ │ │ + ldr r3, [pc, #236] @ aaeec <__cxa_atexit@plt+0x9eab8> │ │ │ │ add r3, pc, r3 │ │ │ │ sub ip, r6, #126 @ 0x7e │ │ │ │ sub r9, r6, #103 @ 0x67 │ │ │ │ ldr r0, [r5] │ │ │ │ mov lr, r7 │ │ │ │ str r3, [lr, #36]! @ 0x24 │ │ │ │ ldr r3, [sp] │ │ │ │ str r3, [r7, #44] @ 0x2c │ │ │ │ str sl, [r7, #48] @ 0x30 │ │ │ │ - ldr r3, [pc, #200] @ a1f98 <__cxa_atexit@plt+0x95b64> │ │ │ │ + ldr r3, [pc, #200] @ aaef0 <__cxa_atexit@plt+0x9eabc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ str lr, [r7, #56] @ 0x38 │ │ │ │ - ldr lr, [pc, #188] @ a1f9c <__cxa_atexit@plt+0x95b68> │ │ │ │ + ldr lr, [pc, #188] @ aaef4 <__cxa_atexit@plt+0x9eac0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r7, #60] @ 0x3c │ │ │ │ str r2, [r7, #64] @ 0x40 │ │ │ │ str r4, [r7, #68] @ 0x44 │ │ │ │ - ldr r2, [pc, #172] @ a1fa0 <__cxa_atexit@plt+0x95b6c> │ │ │ │ + ldr r2, [pc, #172] @ aaef8 <__cxa_atexit@plt+0x9eac4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r7, #72] @ 0x48 │ │ │ │ str r0, [r7, #-28] @ 0xffffffe4 │ │ │ │ str sl, [r7, #-24] @ 0xffffffe8 │ │ │ │ - ldr r0, [pc, #156] @ a1fa4 <__cxa_atexit@plt+0x95b70> │ │ │ │ + ldr r0, [pc, #156] @ aaefc <__cxa_atexit@plt+0x9eac8> │ │ │ │ add r0, pc, r0 │ │ │ │ sub r2, r7, #20 │ │ │ │ stm r2, {r0, r1, lr} │ │ │ │ stmdb r7, {r9, ip} │ │ │ │ ldr r4, [sp, #4] │ │ │ │ str r4, [r7, #8] │ │ │ │ str sl, [r7, #12] │ │ │ │ - ldr r0, [pc, #128] @ a1fa8 <__cxa_atexit@plt+0x95b74> │ │ │ │ + ldr r0, [pc, #128] @ aaf00 <__cxa_atexit@plt+0x9eacc> │ │ │ │ add r0, pc, r0 │ │ │ │ add r1, r7, #16 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str fp, [r7, #28] │ │ │ │ str r8, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r4, [sp, #12] │ │ │ │ ldr fp, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #88] @ a1fac <__cxa_atexit@plt+0x95b78> │ │ │ │ + ldr r7, [pc, #88] @ aaf04 <__cxa_atexit@plt+0x9ead0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #196 @ 0xc4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov sl, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdd4 │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - mvneq r7, r4, lsr #31 │ │ │ │ - strexheq r7, r4, [r4] │ │ │ │ - mvneq r7, ip, lsl #31 │ │ │ │ + mvneq pc, r4, asr #32 │ │ │ │ + mvneq pc, r4, lsr r0 @ │ │ │ │ + mvneq pc, ip, lsr #32 │ │ │ │ @ instruction: 0xfffffcec │ │ │ │ - ldrdeq r8, [r4, #32]! │ │ │ │ - biceq ip, lr, ip, lsl #18 │ │ │ │ - biceq ip, lr, r4, lsl #18 │ │ │ │ + @ instruction: 0x01e3f39c │ │ │ │ + biceq r3, lr, r0, lsl #31 │ │ │ │ + biceq r3, lr, r8, ror pc │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - biceq ip, lr, r8, lsr #18 │ │ │ │ + strexbeq r3, ip, [lr] │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - biceq ip, lr, ip, asr #17 │ │ │ │ - strheq r7, [r4, #236]! @ 0xec │ │ │ │ - mvneq r8, r4, lsl r2 │ │ │ │ - biceq ip, lr, ip, ror #16 │ │ │ │ - biceq ip, lr, r0, ror #16 │ │ │ │ - biceq ip, lr, ip, lsr fp │ │ │ │ - ldrdeq ip, [lr, #164] @ 0xa4 │ │ │ │ + biceq r3, lr, r0, asr #30 │ │ │ │ + mvneq lr, ip, asr pc │ │ │ │ + mvneq pc, r0, ror #5 │ │ │ │ + biceq r3, lr, r0, ror #29 │ │ │ │ + ldrdeq r3, [lr, #228] @ 0xe4 │ │ │ │ + strheq r4, [lr, #16] │ │ │ │ + biceq r4, lr, r8, asr #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a2014 <__cxa_atexit@plt+0x95be0> │ │ │ │ - ldr r3, [pc, #80] @ a2024 <__cxa_atexit@plt+0x95bf0> │ │ │ │ + bhi aaf6c <__cxa_atexit@plt+0x9eb38> │ │ │ │ + ldr r3, [pc, #80] @ aaf7c <__cxa_atexit@plt+0x9eb48> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq a2004 <__cxa_atexit@plt+0x95bd0> │ │ │ │ + beq aaf5c <__cxa_atexit@plt+0x9eb28> │ │ │ │ add sl, r8, #3 │ │ │ │ ldm sl, {r7, r9, sl} │ │ │ │ ldr r3, [r8, #15] │ │ │ │ ldr r2, [r8, #19] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r8, r7 │ │ │ │ - b a1d94 <__cxa_atexit@plt+0x95960> │ │ │ │ + b aacec <__cxa_atexit@plt+0x9e8b8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a2028 <__cxa_atexit@plt+0x95bf4> │ │ │ │ + ldr r7, [pc, #12] @ aaf80 <__cxa_atexit@plt+0x9eb4c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0x01ceca9c │ │ │ │ - biceq ip, lr, ip, asr sl │ │ │ │ + biceq r4, lr, r0, lsl r1 │ │ │ │ + ldrdeq r4, [lr] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r3, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - b a1d94 <__cxa_atexit@plt+0x95960> │ │ │ │ - biceq ip, lr, r8, asr sl │ │ │ │ + b aacec <__cxa_atexit@plt+0x9e8b8> │ │ │ │ + biceq r4, lr, ip, asr #1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2090 <__cxa_atexit@plt+0x95c5c> │ │ │ │ - ldr r3, [pc, #40] @ a20a4 <__cxa_atexit@plt+0x95c70> │ │ │ │ + bhi aafe8 <__cxa_atexit@plt+0x9ebb4> │ │ │ │ + ldr r3, [pc, #40] @ aaffc <__cxa_atexit@plt+0x9ebc8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ a20a8 <__cxa_atexit@plt+0x95c74> │ │ │ │ + ldr r2, [pc, #36] @ ab000 <__cxa_atexit@plt+0x9ebcc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ a20ac <__cxa_atexit@plt+0x95c78> │ │ │ │ + ldr r7, [pc, #20] @ ab004 <__cxa_atexit@plt+0x9ebd0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq ip, lr, r4, lsr sl │ │ │ │ - biceq ip, lr, r8, lsr #20 │ │ │ │ + biceq r4, lr, r8, lsr #1 │ │ │ │ + @ instruction: 0x01ce409c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a20d4 <__cxa_atexit@plt+0x95ca0> │ │ │ │ + ldr r3, [pc, #20] @ ab02c <__cxa_atexit@plt+0x9ebf8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a2124 <__cxa_atexit@plt+0x95cf0> │ │ │ │ + ldr r2, [pc, #60] @ ab07c <__cxa_atexit@plt+0x9ec48> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a2110 <__cxa_atexit@plt+0x95cdc> │ │ │ │ + bhi ab068 <__cxa_atexit@plt+0x9ec34> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #16] @ a2128 <__cxa_atexit@plt+0x95cf4> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #16] @ ab080 <__cxa_atexit@plt+0x9ec4c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrdeq ip, [lr, #76] @ 0x4c │ │ │ │ + biceq r3, lr, r0, asr fp │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a2150 <__cxa_atexit@plt+0x95d1c> │ │ │ │ + ldr r3, [pc, #20] @ ab0a8 <__cxa_atexit@plt+0x9ec74> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a21dc <__cxa_atexit@plt+0x95da8> │ │ │ │ + bcc ab134 <__cxa_atexit@plt+0x9ed00> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a21a8 <__cxa_atexit@plt+0x95d74> │ │ │ │ + bne ab100 <__cxa_atexit@plt+0x9eccc> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a21c4 <__cxa_atexit@plt+0x95d90> │ │ │ │ + bne ab11c <__cxa_atexit@plt+0x9ece8> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a21e8 <__cxa_atexit@plt+0x95db4> │ │ │ │ + ldr r2, [pc, #76] @ ab140 <__cxa_atexit@plt+0x9ed0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a21ec <__cxa_atexit@plt+0x95db8> │ │ │ │ + ldr r7, [pc, #60] @ ab144 <__cxa_atexit@plt+0x9ed10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a21f0 <__cxa_atexit@plt+0x95dbc> │ │ │ │ + ldr r7, [pc, #36] @ ab148 <__cxa_atexit@plt+0x9ed14> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r7, r4, ror #30 │ │ │ │ - mvneq r7, r4, asr pc │ │ │ │ - biceq ip, lr, ip, lsr #8 │ │ │ │ - biceq ip, lr, r4, asr #17 │ │ │ │ + mvneq pc, r0, lsr r0 @ │ │ │ │ + mvneq pc, r0, lsr #32 │ │ │ │ + biceq r3, lr, r0, lsr #21 │ │ │ │ + biceq r3, lr, r8, lsr pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2244 <__cxa_atexit@plt+0x95e10> │ │ │ │ - ldr r2, [pc, #80] @ a2264 <__cxa_atexit@plt+0x95e30> │ │ │ │ + bhi ab19c <__cxa_atexit@plt+0x9ed68> │ │ │ │ + ldr r2, [pc, #80] @ ab1bc <__cxa_atexit@plt+0x9ed88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a224c <__cxa_atexit@plt+0x95e18> │ │ │ │ - ldr r3, [pc, #60] @ a226c <__cxa_atexit@plt+0x95e38> │ │ │ │ + bhi ab1a4 <__cxa_atexit@plt+0x9ed70> │ │ │ │ + ldr r3, [pc, #60] @ ab1c4 <__cxa_atexit@plt+0x9ed90> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a2270 <__cxa_atexit@plt+0x95e3c> │ │ │ │ + ldr r2, [pc, #56] @ ab1c8 <__cxa_atexit@plt+0x9ed94> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a2268 <__cxa_atexit@plt+0x95e34> │ │ │ │ + ldr r7, [pc, #20] @ ab1c0 <__cxa_atexit@plt+0x9ed8c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r0, ror #22 │ │ │ │ - biceq ip, lr, ip, ror #16 │ │ │ │ + mvneq lr, r0, lsl #24 │ │ │ │ + biceq r3, lr, r0, ror #29 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - biceq ip, lr, r0, lsl #17 │ │ │ │ + strdeq r3, [lr, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a22c0 <__cxa_atexit@plt+0x95e8c> │ │ │ │ - ldr r2, [pc, #80] @ a22e0 <__cxa_atexit@plt+0x95eac> │ │ │ │ + bhi ab218 <__cxa_atexit@plt+0x9ede4> │ │ │ │ + ldr r2, [pc, #80] @ ab238 <__cxa_atexit@plt+0x9ee04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a22c8 <__cxa_atexit@plt+0x95e94> │ │ │ │ - ldr r3, [pc, #60] @ a22e8 <__cxa_atexit@plt+0x95eb4> │ │ │ │ + bhi ab220 <__cxa_atexit@plt+0x9edec> │ │ │ │ + ldr r3, [pc, #60] @ ab240 <__cxa_atexit@plt+0x9ee0c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a22ec <__cxa_atexit@plt+0x95eb8> │ │ │ │ + ldr r2, [pc, #56] @ ab244 <__cxa_atexit@plt+0x9ee10> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a22e4 <__cxa_atexit@plt+0x95eb0> │ │ │ │ + ldr r7, [pc, #20] @ ab23c <__cxa_atexit@plt+0x9ee08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, ror #21 │ │ │ │ - biceq ip, lr, r4, lsr r3 │ │ │ │ + mvneq lr, r4, lsl #23 │ │ │ │ + biceq r3, lr, r8, lsr #19 │ │ │ │ @ instruction: 0xffffd880 │ │ │ │ - biceq ip, lr, ip, lsl r3 │ │ │ │ - biceq ip, lr, ip, asr #15 │ │ │ │ + @ instruction: 0x01ce3990 │ │ │ │ + biceq r3, lr, r0, asr #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2400 <__cxa_atexit@plt+0x95fcc> │ │ │ │ - ldr r7, [pc, #276] @ a2428 <__cxa_atexit@plt+0x95ff4> │ │ │ │ + bhi ab358 <__cxa_atexit@plt+0x9ef24> │ │ │ │ + ldr r7, [pc, #276] @ ab380 <__cxa_atexit@plt+0x9ef4c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq a23f0 <__cxa_atexit@plt+0x95fbc> │ │ │ │ + beq ab348 <__cxa_atexit@plt+0x9ef14> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #84 @ 0x54 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc a2410 <__cxa_atexit@plt+0x95fdc> │ │ │ │ - ldr r7, [pc, #248] @ a2430 <__cxa_atexit@plt+0x95ffc> │ │ │ │ + bcc ab368 <__cxa_atexit@plt+0x9ef34> │ │ │ │ + ldr r7, [pc, #248] @ ab388 <__cxa_atexit@plt+0x9ef54> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #244] @ a2434 <__cxa_atexit@plt+0x96000> │ │ │ │ + ldr r3, [pc, #244] @ ab38c <__cxa_atexit@plt+0x9ef58> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr sl, [r8, #7] │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r2, #18 │ │ │ │ str r3, [r6, #76] @ 0x4c │ │ │ │ str r7, [r6, #80] @ 0x50 │ │ │ │ sub r7, r2, #54 @ 0x36 │ │ │ │ sub r3, r2, #31 │ │ │ │ - ldr r8, [pc, #208] @ a2438 <__cxa_atexit@plt+0x96004> │ │ │ │ + ldr r8, [pc, #208] @ ab390 <__cxa_atexit@plt+0x9ef5c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r8, r8, #1 │ │ │ │ - ldr r9, [pc, #200] @ a243c <__cxa_atexit@plt+0x96008> │ │ │ │ + ldr r9, [pc, #200] @ ab394 <__cxa_atexit@plt+0x9ef60> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r0, r2, #67 @ 0x43 │ │ │ │ mov lr, r6 │ │ │ │ - ldr ip, [pc, #188] @ a2440 <__cxa_atexit@plt+0x9600c> │ │ │ │ + ldr ip, [pc, #188] @ ab398 <__cxa_atexit@plt+0x9ef64> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #36]! @ 0x24 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r9, [r6, #48] @ 0x30 │ │ │ │ - ldr r1, [pc, #172] @ a2444 <__cxa_atexit@plt+0x96010> │ │ │ │ + ldr r1, [pc, #172] @ ab39c <__cxa_atexit@plt+0x9ef68> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r6, #52] @ 0x34 │ │ │ │ str lr, [r6, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #160] @ a2448 <__cxa_atexit@plt+0x96014> │ │ │ │ + ldr r1, [pc, #160] @ ab3a0 <__cxa_atexit@plt+0x9ef6c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add lr, r6, #60 @ 0x3c │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ - ldr r7, [pc, #148] @ a244c <__cxa_atexit@plt+0x96018> │ │ │ │ + ldr r7, [pc, #148] @ ab3a4 <__cxa_atexit@plt+0x9ef70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #72] @ 0x48 │ │ │ │ str sl, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ - ldr r7, [pc, #132] @ a2450 <__cxa_atexit@plt+0x9601c> │ │ │ │ + ldr r7, [pc, #132] @ ab3a8 <__cxa_atexit@plt+0x9ef74> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ sub r7, r2, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a242c <__cxa_atexit@plt+0x95ff8> │ │ │ │ + ldr r7, [pc, #36] @ ab384 <__cxa_atexit@plt+0x9ef50> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #84 @ 0x54 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - ldrdeq ip, [lr, #104] @ 0x68 │ │ │ │ + biceq r3, lr, ip, asr #26 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - biceq ip, lr, r8, lsr #7 │ │ │ │ - mvneq r7, r0, lsl #20 │ │ │ │ - mvneq r7, r0, lsr sl │ │ │ │ + biceq r3, lr, ip, lsl sl │ │ │ │ + mvneq lr, r0, lsr #21 │ │ │ │ + ldrdeq lr, [r3, #160]! @ 0xa0 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - biceq ip, lr, ip, lsr r3 │ │ │ │ - strdeq r7, [r4, #148]! @ 0x94 │ │ │ │ - mvneq r7, r0, asr sp │ │ │ │ - strdeq ip, [lr, #36] @ 0x24 │ │ │ │ - biceq ip, lr, ip, ror #12 │ │ │ │ + strheq r3, [lr, #144] @ 0x90 │ │ │ │ + @ instruction: 0x01e3ea94 │ │ │ │ + mvneq lr, ip, lsl lr │ │ │ │ + biceq r3, lr, r8, ror #18 │ │ │ │ + biceq r3, lr, r0, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov sl, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #84 @ 0x54 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a253c <__cxa_atexit@plt+0x96108> │ │ │ │ - ldr r1, [pc, #204] @ a254c <__cxa_atexit@plt+0x96118> │ │ │ │ + bcc ab494 <__cxa_atexit@plt+0x9f060> │ │ │ │ + ldr r1, [pc, #204] @ ab4a4 <__cxa_atexit@plt+0x9f070> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #200] @ a2550 <__cxa_atexit@plt+0x9611c> │ │ │ │ + ldr r0, [pc, #200] @ ab4a8 <__cxa_atexit@plt+0x9f074> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r4, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r3, #76] @ 0x4c │ │ │ │ str r1, [r3, #80] @ 0x50 │ │ │ │ sub r1, r6, #54 @ 0x36 │ │ │ │ sub r0, r6, #31 │ │ │ │ - ldr r9, [pc, #164] @ a2554 <__cxa_atexit@plt+0x96120> │ │ │ │ + ldr r9, [pc, #164] @ ab4ac <__cxa_atexit@plt+0x9f078> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r8, [pc, #160] @ a2558 <__cxa_atexit@plt+0x96124> │ │ │ │ + ldr r8, [pc, #160] @ ab4b0 <__cxa_atexit@plt+0x9f07c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r8, r8, #1 │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ mov lr, r3 │ │ │ │ - ldr ip, [pc, #144] @ a255c <__cxa_atexit@plt+0x96128> │ │ │ │ + ldr ip, [pc, #144] @ ab4b4 <__cxa_atexit@plt+0x9f080> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #36]! @ 0x24 │ │ │ │ str r4, [r3, #44] @ 0x2c │ │ │ │ str r9, [r3, #48] @ 0x30 │ │ │ │ - ldr r4, [pc, #128] @ a2560 <__cxa_atexit@plt+0x9612c> │ │ │ │ + ldr r4, [pc, #128] @ ab4b8 <__cxa_atexit@plt+0x9f084> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r3, #52] @ 0x34 │ │ │ │ str lr, [r3, #56] @ 0x38 │ │ │ │ - ldr lr, [pc, #116] @ a2564 <__cxa_atexit@plt+0x96130> │ │ │ │ + ldr lr, [pc, #116] @ ab4bc <__cxa_atexit@plt+0x9f088> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r3, #60] @ 0x3c │ │ │ │ str r0, [r3, #64] @ 0x40 │ │ │ │ str r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r4, [pc, #100] @ a2568 <__cxa_atexit@plt+0x96134> │ │ │ │ + ldr r4, [pc, #100] @ ab4c0 <__cxa_atexit@plt+0x9f08c> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r3, #72] @ 0x48 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ - ldr r7, [pc, #84] @ a256c <__cxa_atexit@plt+0x96138> │ │ │ │ + ldr r7, [pc, #84] @ ab4c4 <__cxa_atexit@plt+0x9f090> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ @@ -153668,1078 +162842,1078 @@ │ │ │ │ mov r4, sl │ │ │ │ bx r0 │ │ │ │ mov r4, #84 @ 0x54 │ │ │ │ str r4, [sl, #828] @ 0x33c │ │ │ │ mov r4, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - biceq ip, lr, r0, ror #4 │ │ │ │ - strdeq r7, [r4, #132]! @ 0x84 │ │ │ │ - strheq r7, [r4, #128]! @ 0x80 │ │ │ │ + ldrdeq r3, [lr, #132] @ 0x84 │ │ │ │ + @ instruction: 0x01e3e994 │ │ │ │ + mvneq lr, r0, asr r9 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ - strdeq ip, [lr, #20] │ │ │ │ - mvneq r7, ip, lsr #17 │ │ │ │ - mvneq r7, r4, lsl #24 │ │ │ │ - biceq ip, lr, r8, lsr #3 │ │ │ │ - biceq ip, lr, r4, ror #10 │ │ │ │ + biceq r3, lr, r8, ror #16 │ │ │ │ + mvneq lr, ip, asr #18 │ │ │ │ + ldrdeq lr, [r3, #192]! @ 0xc0 │ │ │ │ + biceq r3, lr, ip, lsl r8 │ │ │ │ + ldrdeq r3, [lr, #184] @ 0xb8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a25ac <__cxa_atexit@plt+0x96178> │ │ │ │ - ldr r3, [pc, #40] @ a25c0 <__cxa_atexit@plt+0x9618c> │ │ │ │ + bhi ab504 <__cxa_atexit@plt+0x9f0d0> │ │ │ │ + ldr r3, [pc, #40] @ ab518 <__cxa_atexit@plt+0x9f0e4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ a25c4 <__cxa_atexit@plt+0x96190> │ │ │ │ + ldr r2, [pc, #36] @ ab51c <__cxa_atexit@plt+0x9f0e8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ a25c8 <__cxa_atexit@plt+0x96194> │ │ │ │ + ldr r7, [pc, #20] @ ab520 <__cxa_atexit@plt+0x9f0ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq ip, lr, r0, asr #10 │ │ │ │ - biceq ip, lr, r4, lsr r5 │ │ │ │ + strheq r3, [lr, #180] @ 0xb4 │ │ │ │ + biceq r3, lr, r8, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a25f0 <__cxa_atexit@plt+0x961bc> │ │ │ │ + ldr r3, [pc, #20] @ ab548 <__cxa_atexit@plt+0x9f114> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a2640 <__cxa_atexit@plt+0x9620c> │ │ │ │ + ldr r2, [pc, #60] @ ab598 <__cxa_atexit@plt+0x9f164> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a262c <__cxa_atexit@plt+0x961f8> │ │ │ │ + bhi ab584 <__cxa_atexit@plt+0x9f150> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #16] @ a2644 <__cxa_atexit@plt+0x96210> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #16] @ ab59c <__cxa_atexit@plt+0x9f168> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq fp, lr, r0, asr #31 │ │ │ │ + biceq r3, lr, r4, lsr r6 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a266c <__cxa_atexit@plt+0x96238> │ │ │ │ + ldr r3, [pc, #20] @ ab5c4 <__cxa_atexit@plt+0x9f190> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a26f8 <__cxa_atexit@plt+0x962c4> │ │ │ │ + bcc ab650 <__cxa_atexit@plt+0x9f21c> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a26c4 <__cxa_atexit@plt+0x96290> │ │ │ │ + bne ab61c <__cxa_atexit@plt+0x9f1e8> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a26e0 <__cxa_atexit@plt+0x962ac> │ │ │ │ + bne ab638 <__cxa_atexit@plt+0x9f204> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a2704 <__cxa_atexit@plt+0x962d0> │ │ │ │ + ldr r2, [pc, #76] @ ab65c <__cxa_atexit@plt+0x9f228> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a2708 <__cxa_atexit@plt+0x962d4> │ │ │ │ + ldr r7, [pc, #60] @ ab660 <__cxa_atexit@plt+0x9f22c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a270c <__cxa_atexit@plt+0x962d8> │ │ │ │ + ldr r7, [pc, #36] @ ab664 <__cxa_atexit@plt+0x9f230> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r7, r8, asr #20 │ │ │ │ - mvneq r7, r8, lsr sl │ │ │ │ - biceq fp, lr, r0, lsl pc │ │ │ │ - ldrdeq ip, [lr, #48] @ 0x30 │ │ │ │ + mvneq lr, r4, lsl fp │ │ │ │ + mvneq lr, r4, lsl #22 │ │ │ │ + biceq r3, lr, r4, lsl #11 │ │ │ │ + biceq r3, lr, r4, asr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2760 <__cxa_atexit@plt+0x9632c> │ │ │ │ - ldr r2, [pc, #80] @ a2780 <__cxa_atexit@plt+0x9634c> │ │ │ │ + bhi ab6b8 <__cxa_atexit@plt+0x9f284> │ │ │ │ + ldr r2, [pc, #80] @ ab6d8 <__cxa_atexit@plt+0x9f2a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a2768 <__cxa_atexit@plt+0x96334> │ │ │ │ - ldr r3, [pc, #60] @ a2788 <__cxa_atexit@plt+0x96354> │ │ │ │ + bhi ab6c0 <__cxa_atexit@plt+0x9f28c> │ │ │ │ + ldr r3, [pc, #60] @ ab6e0 <__cxa_atexit@plt+0x9f2ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a278c <__cxa_atexit@plt+0x96358> │ │ │ │ + ldr r2, [pc, #56] @ ab6e4 <__cxa_atexit@plt+0x9f2b0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a2784 <__cxa_atexit@plt+0x96350> │ │ │ │ + ldr r7, [pc, #20] @ ab6dc <__cxa_atexit@plt+0x9f2a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, asr #12 │ │ │ │ - biceq ip, lr, r8, ror r3 │ │ │ │ + mvneq lr, r4, ror #13 │ │ │ │ + biceq r3, lr, ip, ror #19 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - biceq ip, lr, ip, lsl #7 │ │ │ │ - biceq ip, lr, r8, lsr #6 │ │ │ │ + biceq r3, lr, r0, lsl #20 │ │ │ │ + @ instruction: 0x01ce399c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a27e0 <__cxa_atexit@plt+0x963ac> │ │ │ │ - ldr r2, [pc, #80] @ a2800 <__cxa_atexit@plt+0x963cc> │ │ │ │ + bhi ab738 <__cxa_atexit@plt+0x9f304> │ │ │ │ + ldr r2, [pc, #80] @ ab758 <__cxa_atexit@plt+0x9f324> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a27e8 <__cxa_atexit@plt+0x963b4> │ │ │ │ - ldr r3, [pc, #60] @ a2808 <__cxa_atexit@plt+0x963d4> │ │ │ │ + bhi ab740 <__cxa_atexit@plt+0x9f30c> │ │ │ │ + ldr r3, [pc, #60] @ ab760 <__cxa_atexit@plt+0x9f32c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a280c <__cxa_atexit@plt+0x963d8> │ │ │ │ + ldr r2, [pc, #56] @ ab764 <__cxa_atexit@plt+0x9f330> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a2804 <__cxa_atexit@plt+0x963d0> │ │ │ │ + ldr r7, [pc, #20] @ ab75c <__cxa_atexit@plt+0x9f328> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, asr #11 │ │ │ │ - ldrdeq ip, [lr, #32] │ │ │ │ + mvneq lr, r4, ror #12 │ │ │ │ + biceq r3, lr, r4, asr #18 │ │ │ │ @ instruction: 0xfffff8e8 │ │ │ │ - biceq ip, lr, r4, ror #5 │ │ │ │ - biceq ip, lr, r8, lsr #5 │ │ │ │ + biceq r3, lr, r8, asr r9 │ │ │ │ + biceq r3, lr, ip, lsl r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2860 <__cxa_atexit@plt+0x9642c> │ │ │ │ - ldr r2, [pc, #80] @ a2880 <__cxa_atexit@plt+0x9644c> │ │ │ │ + bhi ab7b8 <__cxa_atexit@plt+0x9f384> │ │ │ │ + ldr r2, [pc, #80] @ ab7d8 <__cxa_atexit@plt+0x9f3a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a2868 <__cxa_atexit@plt+0x96434> │ │ │ │ - ldr r3, [pc, #60] @ a2888 <__cxa_atexit@plt+0x96454> │ │ │ │ + bhi ab7c0 <__cxa_atexit@plt+0x9f38c> │ │ │ │ + ldr r3, [pc, #60] @ ab7e0 <__cxa_atexit@plt+0x9f3ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a288c <__cxa_atexit@plt+0x96458> │ │ │ │ + ldr r2, [pc, #56] @ ab7e4 <__cxa_atexit@plt+0x9f3b0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a2884 <__cxa_atexit@plt+0x96450> │ │ │ │ + ldr r7, [pc, #20] @ ab7dc <__cxa_atexit@plt+0x9f3a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, asr #10 │ │ │ │ - biceq ip, lr, r0, asr r2 │ │ │ │ + mvneq lr, r4, ror #11 │ │ │ │ + biceq r3, lr, r4, asr #17 │ │ │ │ @ instruction: 0xfffff868 │ │ │ │ - biceq ip, lr, r4, ror #4 │ │ │ │ + ldrdeq r3, [lr, #136] @ 0x88 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #120 @ 0x78 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a29b0 <__cxa_atexit@plt+0x9657c> │ │ │ │ - ldr r1, [pc, #272] @ a29c8 <__cxa_atexit@plt+0x96594> │ │ │ │ + bcc ab908 <__cxa_atexit@plt+0x9f4d4> │ │ │ │ + ldr r1, [pc, #272] @ ab920 <__cxa_atexit@plt+0x9f4ec> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #268] @ a29cc <__cxa_atexit@plt+0x96598> │ │ │ │ + ldr r0, [pc, #268] @ ab924 <__cxa_atexit@plt+0x9f4f0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r7, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r7, #112] @ 0x70 │ │ │ │ str r1, [r7, #116] @ 0x74 │ │ │ │ sub lr, r6, #54 @ 0x36 │ │ │ │ sub ip, r6, #31 │ │ │ │ sub r3, r6, #90 @ 0x5a │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ str fp, [sp, #8] │ │ │ │ - ldr fp, [pc, #228] @ a29d0 <__cxa_atexit@plt+0x9659c> │ │ │ │ + ldr fp, [pc, #228] @ ab928 <__cxa_atexit@plt+0x9f4f4> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ add r0, fp, #1 │ │ │ │ str r0, [sp] │ │ │ │ - ldr r1, [pc, #216] @ a29d4 <__cxa_atexit@plt+0x965a0> │ │ │ │ + ldr r1, [pc, #216] @ ab92c <__cxa_atexit@plt+0x9f4f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r4, [sp, #4] │ │ │ │ sub fp, r6, #103 @ 0x67 │ │ │ │ mov r0, sl │ │ │ │ mov sl, r7 │ │ │ │ - ldr r4, [pc, #196] @ a29d8 <__cxa_atexit@plt+0x965a4> │ │ │ │ + ldr r4, [pc, #196] @ ab930 <__cxa_atexit@plt+0x9f4fc> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [sl, #72]! @ 0x48 │ │ │ │ str r8, [r7, #80] @ 0x50 │ │ │ │ str r1, [r7, #84] @ 0x54 │ │ │ │ - ldr r4, [pc, #180] @ a29dc <__cxa_atexit@plt+0x965a8> │ │ │ │ + ldr r4, [pc, #180] @ ab934 <__cxa_atexit@plt+0x9f500> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #88] @ 0x58 │ │ │ │ str sl, [r7, #92] @ 0x5c │ │ │ │ - ldr r8, [pc, #168] @ a29e0 <__cxa_atexit@plt+0x965ac> │ │ │ │ + ldr r8, [pc, #168] @ ab938 <__cxa_atexit@plt+0x9f504> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r4, r7, #96 @ 0x60 │ │ │ │ stm r4, {r8, ip, lr} │ │ │ │ - ldr r4, [pc, #156] @ a29e4 <__cxa_atexit@plt+0x965b0> │ │ │ │ + ldr r4, [pc, #156] @ ab93c <__cxa_atexit@plt+0x9f508> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r7, #108] @ 0x6c │ │ │ │ mov lr, r7 │ │ │ │ - ldr r4, [pc, #144] @ a29e8 <__cxa_atexit@plt+0x965b4> │ │ │ │ + ldr r4, [pc, #144] @ ab940 <__cxa_atexit@plt+0x9f50c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [lr, #36]! @ 0x24 │ │ │ │ str r9, [r7, #44] @ 0x2c │ │ │ │ str r1, [r7, #48] @ 0x30 │ │ │ │ - ldr r4, [pc, #128] @ a29ec <__cxa_atexit@plt+0x965b8> │ │ │ │ + ldr r4, [pc, #128] @ ab944 <__cxa_atexit@plt+0x9f510> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #52] @ 0x34 │ │ │ │ str lr, [r7, #56] @ 0x38 │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ str r2, [r7, #64] @ 0x40 │ │ │ │ str r3, [r7, #68] @ 0x44 │ │ │ │ str r0, [r7, #8] │ │ │ │ str r1, [r7, #12] │ │ │ │ - ldr r3, [pc, #96] @ a29f0 <__cxa_atexit@plt+0x965bc> │ │ │ │ + ldr r3, [pc, #96] @ ab948 <__cxa_atexit@plt+0x9f514> │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r7, #16 │ │ │ │ stm lr, {r3, r7, r8, fp} │ │ │ │ ldr r4, [sp] │ │ │ │ str r4, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ ldmib sp, {r4, fp} │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a29f4 <__cxa_atexit@plt+0x965c0> │ │ │ │ + ldr r7, [pc, #60] @ ab94c <__cxa_atexit@plt+0x9f518> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ - biceq fp, lr, r0, asr #30 │ │ │ │ - mvneq r7, ip, ror r4 │ │ │ │ - mvneq r7, r8, lsr #9 │ │ │ │ + strheq r3, [lr, #84] @ 0x54 │ │ │ │ + mvneq lr, ip, lsl r5 │ │ │ │ + mvneq lr, r8, asr #10 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - biceq fp, lr, r4, asr #29 │ │ │ │ - mvneq r7, r4, ror #8 │ │ │ │ - mvneq r7, r0, asr #15 │ │ │ │ + biceq r3, lr, r8, lsr r5 │ │ │ │ + mvneq lr, r4, lsl #10 │ │ │ │ + mvneq lr, ip, lsl #17 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - biceq fp, lr, ip, ror #28 │ │ │ │ - biceq fp, lr, r4, lsr lr │ │ │ │ - biceq ip, lr, r8, lsr r1 │ │ │ │ - biceq ip, lr, ip, ror #1 │ │ │ │ + biceq r3, lr, r0, ror #9 │ │ │ │ + biceq r3, lr, r8, lsr #9 │ │ │ │ + biceq r3, lr, ip, lsr #15 │ │ │ │ + biceq r3, lr, r0, ror #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a2a40 <__cxa_atexit@plt+0x9660c> │ │ │ │ - ldr r7, [pc, #52] @ a2a54 <__cxa_atexit@plt+0x96620> │ │ │ │ + bhi ab998 <__cxa_atexit@plt+0x9f564> │ │ │ │ + ldr r7, [pc, #52] @ ab9ac <__cxa_atexit@plt+0x9f578> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq a2a34 <__cxa_atexit@plt+0x96600> │ │ │ │ + beq ab98c <__cxa_atexit@plt+0x9f558> │ │ │ │ mov r7, r8 │ │ │ │ - b a2a68 <__cxa_atexit@plt+0x96634> │ │ │ │ + b ab9c0 <__cxa_atexit@plt+0x9f58c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a2a58 <__cxa_atexit@plt+0x96624> │ │ │ │ + ldr r7, [pc, #16] @ ab9b0 <__cxa_atexit@plt+0x9f57c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq ip, lr, r8, asr #1 │ │ │ │ - biceq ip, lr, ip, lsl #1 │ │ │ │ + biceq r3, lr, ip, lsr r7 │ │ │ │ + biceq r3, lr, r0, lsl #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ add r5, r5, #4 │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #120 @ 0x78 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc a2b8c <__cxa_atexit@plt+0x96758> │ │ │ │ - ldr r1, [pc, #276] @ a2ba4 <__cxa_atexit@plt+0x96770> │ │ │ │ + bcc abae4 <__cxa_atexit@plt+0x9f6b0> │ │ │ │ + ldr r1, [pc, #276] @ abafc <__cxa_atexit@plt+0x9f6c8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #272] @ a2ba8 <__cxa_atexit@plt+0x96774> │ │ │ │ + ldr r0, [pc, #272] @ abb00 <__cxa_atexit@plt+0x9f6cc> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r7, [pc, #268] @ a2bac <__cxa_atexit@plt+0x96778> │ │ │ │ + ldr r7, [pc, #268] @ abb04 <__cxa_atexit@plt+0x9f6d0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r3, #112] @ 0x70 │ │ │ │ str r1, [r3, #116] @ 0x74 │ │ │ │ sub r0, r6, #54 @ 0x36 │ │ │ │ sub ip, r6, #31 │ │ │ │ str sl, [sp] │ │ │ │ str r4, [sp, #4] │ │ │ │ sub r4, r6, #90 @ 0x5a │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ str fp, [sp, #8] │ │ │ │ - ldr fp, [pc, #220] @ a2bb0 <__cxa_atexit@plt+0x9677c> │ │ │ │ + ldr fp, [pc, #220] @ abb08 <__cxa_atexit@plt+0x9f6d4> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ add fp, fp, #1 │ │ │ │ - ldr r1, [pc, #212] @ a2bb4 <__cxa_atexit@plt+0x96780> │ │ │ │ + ldr r1, [pc, #212] @ abb0c <__cxa_atexit@plt+0x9f6d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub sl, r6, #103 @ 0x67 │ │ │ │ mov lr, r3 │ │ │ │ str r7, [lr, #72]! @ 0x48 │ │ │ │ str r8, [r3, #80] @ 0x50 │ │ │ │ str r1, [r3, #84] @ 0x54 │ │ │ │ - ldr r7, [pc, #188] @ a2bb8 <__cxa_atexit@plt+0x96784> │ │ │ │ + ldr r7, [pc, #188] @ abb10 <__cxa_atexit@plt+0x9f6dc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #88] @ 0x58 │ │ │ │ str lr, [r3, #92] @ 0x5c │ │ │ │ - ldr lr, [pc, #176] @ a2bbc <__cxa_atexit@plt+0x96788> │ │ │ │ + ldr lr, [pc, #176] @ abb14 <__cxa_atexit@plt+0x9f6e0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r3, #96] @ 0x60 │ │ │ │ str ip, [r3, #100] @ 0x64 │ │ │ │ str r0, [r3, #104] @ 0x68 │ │ │ │ - ldr r0, [pc, #160] @ a2bc0 <__cxa_atexit@plt+0x9678c> │ │ │ │ + ldr r0, [pc, #160] @ abb18 <__cxa_atexit@plt+0x9f6e4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #108] @ 0x6c │ │ │ │ mov r7, r3 │ │ │ │ - ldr r0, [pc, #148] @ a2bc4 <__cxa_atexit@plt+0x96790> │ │ │ │ + ldr r0, [pc, #148] @ abb1c <__cxa_atexit@plt+0x9f6e8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r7, #36]! @ 0x24 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r1, [r3, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #132] @ a2bc8 <__cxa_atexit@plt+0x96794> │ │ │ │ + ldr r0, [pc, #132] @ abb20 <__cxa_atexit@plt+0x9f6ec> │ │ │ │ add r0, pc, r0 │ │ │ │ add r8, r3, #52 @ 0x34 │ │ │ │ stm r8, {r0, r7, lr} │ │ │ │ str r2, [r3, #64] @ 0x40 │ │ │ │ str r4, [r3, #68] @ 0x44 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ - ldr r7, [pc, #100] @ a2bcc <__cxa_atexit@plt+0x96798> │ │ │ │ + ldr r7, [pc, #100] @ abb24 <__cxa_atexit@plt+0x9f6f0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str sl, [r3, #28] │ │ │ │ str fp, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ ldmib sp, {r4, fp} │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a2bd0 <__cxa_atexit@plt+0x9679c> │ │ │ │ + ldr r7, [pc, #60] @ abb28 <__cxa_atexit@plt+0x9f6f4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc88 │ │ │ │ - biceq fp, lr, r8, ror #26 │ │ │ │ + ldrdeq r3, [lr, #60] @ 0x3c │ │ │ │ @ instruction: 0xfffffd78 │ │ │ │ - @ instruction: 0x01e47294 │ │ │ │ - mvneq r7, r4, asr #5 │ │ │ │ - strdeq fp, [lr, #192] @ 0xc0 │ │ │ │ - @ instruction: 0x01e47290 │ │ │ │ - mvneq r7, r8, ror #11 │ │ │ │ + mvneq lr, r4, lsr r3 │ │ │ │ + mvneq lr, r4, ror #6 │ │ │ │ + biceq r3, lr, r4, ror #6 │ │ │ │ + mvneq lr, r0, lsr r3 │ │ │ │ + strheq lr, [r3, #100]! @ 0x64 │ │ │ │ @ instruction: 0xfffffc68 │ │ │ │ - @ instruction: 0x01cebc94 │ │ │ │ - biceq fp, lr, ip, asr ip │ │ │ │ - biceq fp, lr, ip, asr pc │ │ │ │ + biceq r3, lr, r8, lsl #6 │ │ │ │ + ldrdeq r3, [lr, #32] │ │ │ │ + ldrdeq r3, [lr, #80] @ 0x50 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2c10 <__cxa_atexit@plt+0x967dc> │ │ │ │ - ldr r2, [pc, #60] @ a2c2c <__cxa_atexit@plt+0x967f8> │ │ │ │ + bhi abb68 <__cxa_atexit@plt+0x9f734> │ │ │ │ + ldr r2, [pc, #60] @ abb84 <__cxa_atexit@plt+0x9f750> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a2c18 <__cxa_atexit@plt+0x967e4> │ │ │ │ + bhi abb70 <__cxa_atexit@plt+0x9f73c> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b a2c6c <__cxa_atexit@plt+0x96838> │ │ │ │ + b abbc4 <__cxa_atexit@plt+0x9f790> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a2c30 <__cxa_atexit@plt+0x967fc> │ │ │ │ + ldr r7, [pc, #16] @ abb88 <__cxa_atexit@plt+0x9f754> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsl #3 │ │ │ │ - strdeq fp, [lr, #232] @ 0xe8 │ │ │ │ + mvneq lr, r4, lsr #4 │ │ │ │ + biceq r3, lr, ip, ror #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a2c58 <__cxa_atexit@plt+0x96824> │ │ │ │ + bhi abbb0 <__cxa_atexit@plt+0x9f77c> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b a2c6c <__cxa_atexit@plt+0x96838> │ │ │ │ - ldr r7, [pc, #8] @ a2c68 <__cxa_atexit@plt+0x96834> │ │ │ │ + b abbc4 <__cxa_atexit@plt+0x9f790> │ │ │ │ + ldr r7, [pc, #8] @ abbc0 <__cxa_atexit@plt+0x9f78c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq fp, [lr, #232] @ 0xe8 │ │ │ │ + biceq r3, lr, ip, lsr #10 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #220] @ a2d54 <__cxa_atexit@plt+0x96920> │ │ │ │ + ldr r2, [pc, #220] @ abcac <__cxa_atexit@plt+0x9f878> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #216] @ a2d58 <__cxa_atexit@plt+0x96924> │ │ │ │ + ldr r1, [pc, #216] @ abcb0 <__cxa_atexit@plt+0x9f87c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r5] │ │ │ │ str r2, [r5] │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq a2d14 <__cxa_atexit@plt+0x968e0> │ │ │ │ + beq abc6c <__cxa_atexit@plt+0x9f838> │ │ │ │ cmp r7, #2 │ │ │ │ - bne a2d20 <__cxa_atexit@plt+0x968ec> │ │ │ │ + bne abc78 <__cxa_atexit@plt+0x9f844> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq a2d34 <__cxa_atexit@plt+0x96900> │ │ │ │ + beq abc8c <__cxa_atexit@plt+0x9f858> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #2 │ │ │ │ - bne a2c80 <__cxa_atexit@plt+0x9684c> │ │ │ │ + bne abbd8 <__cxa_atexit@plt+0x9f7a4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc a2d40 <__cxa_atexit@plt+0x9690c> │ │ │ │ + bcc abc98 <__cxa_atexit@plt+0x9f864> │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r1, [pc, #124] @ a2d60 <__cxa_atexit@plt+0x9692c> │ │ │ │ + ldr r1, [pc, #124] @ abcb8 <__cxa_atexit@plt+0x9f884> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #108] @ a2d64 <__cxa_atexit@plt+0x96930> │ │ │ │ + ldr r1, [pc, #108] @ abcbc <__cxa_atexit@plt+0x9f888> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ a2d5c <__cxa_atexit@plt+0x96928> │ │ │ │ + ldr r7, [pc, #52] @ abcb4 <__cxa_atexit@plt+0x9f880> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r7, r0, asr #32 │ │ │ │ + mvneq lr, r0, ror #1 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - mvneq r7, r4, lsr #1 │ │ │ │ + mvneq lr, r4, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a2e04 <__cxa_atexit@plt+0x969d0> │ │ │ │ + bne abd5c <__cxa_atexit@plt+0x9f928> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #176] @ a2e40 <__cxa_atexit@plt+0x96a0c> │ │ │ │ + ldr r2, [pc, #176] @ abd98 <__cxa_atexit@plt+0x9f964> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq a2e18 <__cxa_atexit@plt+0x969e4> │ │ │ │ + beq abd70 <__cxa_atexit@plt+0x9f93c> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - bne a2e24 <__cxa_atexit@plt+0x969f0> │ │ │ │ + bne abd7c <__cxa_atexit@plt+0x9f948> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc a2e2c <__cxa_atexit@plt+0x969f8> │ │ │ │ + bcc abd84 <__cxa_atexit@plt+0x9f950> │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r1, [pc, #116] @ a2e48 <__cxa_atexit@plt+0x96a14> │ │ │ │ + ldr r1, [pc, #116] @ abda0 <__cxa_atexit@plt+0x9f96c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #100] @ a2e4c <__cxa_atexit@plt+0x96a18> │ │ │ │ + ldr r1, [pc, #100] @ abda4 <__cxa_atexit@plt+0x9f970> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ a2e44 <__cxa_atexit@plt+0x96a10> │ │ │ │ + ldr r7, [pc, #56] @ abd9c <__cxa_atexit@plt+0x9f968> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r7, fp │ │ │ │ - b a2c6c <__cxa_atexit@plt+0x96838> │ │ │ │ + b abbc4 <__cxa_atexit@plt+0x9f790> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq r6, ip, asr pc │ │ │ │ + strdeq sp, [r3, #252]! @ 0xfc │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - strheq r6, [r4, #244]! @ 0xf4 │ │ │ │ + mvneq lr, r4, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r1, [r3, #-2] │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ cmp r1, #2 │ │ │ │ - bne a2ebc <__cxa_atexit@plt+0x96a88> │ │ │ │ + bne abe14 <__cxa_atexit@plt+0x9f9e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a2ec8 <__cxa_atexit@plt+0x96a94> │ │ │ │ - ldr r1, [pc, #76] @ a2ed8 <__cxa_atexit@plt+0x96aa4> │ │ │ │ + bcc abe20 <__cxa_atexit@plt+0x9f9ec> │ │ │ │ + ldr r1, [pc, #76] @ abe30 <__cxa_atexit@plt+0x9f9fc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #60] @ a2edc <__cxa_atexit@plt+0x96aa8> │ │ │ │ + ldr r1, [pc, #60] @ abe34 <__cxa_atexit@plt+0x9fa00> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b a2c6c <__cxa_atexit@plt+0x96838> │ │ │ │ + b abbc4 <__cxa_atexit@plt+0x9f790> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - strdeq r6, [r4, #236]! @ 0xec │ │ │ │ + strexheq sp, ip, [r3] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a2f1c <__cxa_atexit@plt+0x96ae8> │ │ │ │ - ldr r2, [pc, #60] @ a2f38 <__cxa_atexit@plt+0x96b04> │ │ │ │ + bhi abe74 <__cxa_atexit@plt+0x9fa40> │ │ │ │ + ldr r2, [pc, #60] @ abe90 <__cxa_atexit@plt+0x9fa5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a2f24 <__cxa_atexit@plt+0x96af0> │ │ │ │ + bhi abe7c <__cxa_atexit@plt+0x9fa48> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b a2f78 <__cxa_atexit@plt+0x96b44> │ │ │ │ + b abed0 <__cxa_atexit@plt+0x9fa9c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a2f3c <__cxa_atexit@plt+0x96b08> │ │ │ │ + ldr r7, [pc, #16] @ abe94 <__cxa_atexit@plt+0x9fa60> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, ror lr │ │ │ │ - strdeq fp, [lr, #176] @ 0xb0 │ │ │ │ + mvneq sp, r8, lsl pc │ │ │ │ + biceq r3, lr, r4, ror #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a2f64 <__cxa_atexit@plt+0x96b30> │ │ │ │ + bhi abebc <__cxa_atexit@plt+0x9fa88> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b a2f78 <__cxa_atexit@plt+0x96b44> │ │ │ │ - ldr r7, [pc, #8] @ a2f74 <__cxa_atexit@plt+0x96b40> │ │ │ │ + b abed0 <__cxa_atexit@plt+0x9fa9c> │ │ │ │ + ldr r7, [pc, #8] @ abecc <__cxa_atexit@plt+0x9fa98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq fp, [lr, #176] @ 0xb0 │ │ │ │ + biceq r3, lr, r4, lsr #4 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #220] @ a3060 <__cxa_atexit@plt+0x96c2c> │ │ │ │ + ldr r2, [pc, #220] @ abfb8 <__cxa_atexit@plt+0x9fb84> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #216] @ a3064 <__cxa_atexit@plt+0x96c30> │ │ │ │ + ldr r1, [pc, #216] @ abfbc <__cxa_atexit@plt+0x9fb88> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r5] │ │ │ │ str r2, [r5] │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq a3020 <__cxa_atexit@plt+0x96bec> │ │ │ │ + beq abf78 <__cxa_atexit@plt+0x9fb44> │ │ │ │ cmp r7, #2 │ │ │ │ - bne a302c <__cxa_atexit@plt+0x96bf8> │ │ │ │ + bne abf84 <__cxa_atexit@plt+0x9fb50> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq a3040 <__cxa_atexit@plt+0x96c0c> │ │ │ │ + beq abf98 <__cxa_atexit@plt+0x9fb64> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #2 │ │ │ │ - bne a2f8c <__cxa_atexit@plt+0x96b58> │ │ │ │ + bne abee4 <__cxa_atexit@plt+0x9fab0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc a304c <__cxa_atexit@plt+0x96c18> │ │ │ │ + bcc abfa4 <__cxa_atexit@plt+0x9fb70> │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r1, [pc, #124] @ a306c <__cxa_atexit@plt+0x96c38> │ │ │ │ + ldr r1, [pc, #124] @ abfc4 <__cxa_atexit@plt+0x9fb90> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #108] @ a3070 <__cxa_atexit@plt+0x96c3c> │ │ │ │ + ldr r1, [pc, #108] @ abfc8 <__cxa_atexit@plt+0x9fb94> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ a3068 <__cxa_atexit@plt+0x96c34> │ │ │ │ + ldr r7, [pc, #52] @ abfc0 <__cxa_atexit@plt+0x9fb8c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r6, r4, lsr sp │ │ │ │ + ldrdeq sp, [r3, #212]! @ 0xd4 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - @ instruction: 0x01e46d98 │ │ │ │ + mvneq sp, r8, lsr lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a3110 <__cxa_atexit@plt+0x96cdc> │ │ │ │ + bne ac068 <__cxa_atexit@plt+0x9fc34> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #176] @ a314c <__cxa_atexit@plt+0x96d18> │ │ │ │ + ldr r2, [pc, #176] @ ac0a4 <__cxa_atexit@plt+0x9fc70> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq a3124 <__cxa_atexit@plt+0x96cf0> │ │ │ │ + beq ac07c <__cxa_atexit@plt+0x9fc48> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - bne a3130 <__cxa_atexit@plt+0x96cfc> │ │ │ │ + bne ac088 <__cxa_atexit@plt+0x9fc54> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc a3138 <__cxa_atexit@plt+0x96d04> │ │ │ │ + bcc ac090 <__cxa_atexit@plt+0x9fc5c> │ │ │ │ ldr r3, [r5] │ │ │ │ - ldr r1, [pc, #116] @ a3154 <__cxa_atexit@plt+0x96d20> │ │ │ │ + ldr r1, [pc, #116] @ ac0ac <__cxa_atexit@plt+0x9fc78> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #100] @ a3158 <__cxa_atexit@plt+0x96d24> │ │ │ │ + ldr r1, [pc, #100] @ ac0b0 <__cxa_atexit@plt+0x9fc7c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ a3150 <__cxa_atexit@plt+0x96d1c> │ │ │ │ + ldr r7, [pc, #56] @ ac0a8 <__cxa_atexit@plt+0x9fc74> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r7, fp │ │ │ │ - b a2f78 <__cxa_atexit@plt+0x96b44> │ │ │ │ + b abed0 <__cxa_atexit@plt+0x9fa9c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq r6, r0, asr ip │ │ │ │ + strdeq sp, [r3, #192]! @ 0xc0 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - mvneq r6, r8, lsr #25 │ │ │ │ + mvneq sp, r8, asr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r1, [r3, #-2] │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ cmp r1, #2 │ │ │ │ - bne a31c8 <__cxa_atexit@plt+0x96d94> │ │ │ │ + bne ac120 <__cxa_atexit@plt+0x9fcec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a31d4 <__cxa_atexit@plt+0x96da0> │ │ │ │ - ldr r1, [pc, #76] @ a31e4 <__cxa_atexit@plt+0x96db0> │ │ │ │ + bcc ac12c <__cxa_atexit@plt+0x9fcf8> │ │ │ │ + ldr r1, [pc, #76] @ ac13c <__cxa_atexit@plt+0x9fd08> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #60] @ a31e8 <__cxa_atexit@plt+0x96db4> │ │ │ │ + ldr r1, [pc, #60] @ ac140 <__cxa_atexit@plt+0x9fd0c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b a2f78 <__cxa_atexit@plt+0x96b44> │ │ │ │ + b abed0 <__cxa_atexit@plt+0x9fa9c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - strdeq r6, [r4, #176]! @ 0xb0 │ │ │ │ + @ instruction: 0x01e3dc90 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3224 <__cxa_atexit@plt+0x96df0> │ │ │ │ - ldr r3, [pc, #40] @ a3238 <__cxa_atexit@plt+0x96e04> │ │ │ │ + bhi ac17c <__cxa_atexit@plt+0x9fd48> │ │ │ │ + ldr r3, [pc, #40] @ ac190 <__cxa_atexit@plt+0x9fd5c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ a323c <__cxa_atexit@plt+0x96e08> │ │ │ │ + ldr r2, [pc, #36] @ ac194 <__cxa_atexit@plt+0x9fd60> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ a3240 <__cxa_atexit@plt+0x96e0c> │ │ │ │ + ldr r7, [pc, #20] @ ac198 <__cxa_atexit@plt+0x9fd64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - @ instruction: 0x01ceb994 │ │ │ │ - biceq fp, lr, r8, lsl #18 │ │ │ │ + biceq r3, lr, r8 │ │ │ │ + biceq r2, lr, ip, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a3268 <__cxa_atexit@plt+0x96e34> │ │ │ │ + ldr r3, [pc, #20] @ ac1c0 <__cxa_atexit@plt+0x9fd8c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a32b8 <__cxa_atexit@plt+0x96e84> │ │ │ │ + ldr r2, [pc, #60] @ ac210 <__cxa_atexit@plt+0x9fddc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a32a4 <__cxa_atexit@plt+0x96e70> │ │ │ │ + bhi ac1fc <__cxa_atexit@plt+0x9fdc8> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b a2f78 <__cxa_atexit@plt+0x96b44> │ │ │ │ - ldr r7, [pc, #16] @ a32bc <__cxa_atexit@plt+0x96e88> │ │ │ │ + b abed0 <__cxa_atexit@plt+0x9fa9c> │ │ │ │ + ldr r7, [pc, #16] @ ac214 <__cxa_atexit@plt+0x9fde0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq fp, lr, r0, ror r8 │ │ │ │ + biceq r2, lr, r4, ror #29 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a32e4 <__cxa_atexit@plt+0x96eb0> │ │ │ │ + ldr r3, [pc, #20] @ ac23c <__cxa_atexit@plt+0x9fe08> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a3370 <__cxa_atexit@plt+0x96f3c> │ │ │ │ + bcc ac2c8 <__cxa_atexit@plt+0x9fe94> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a333c <__cxa_atexit@plt+0x96f08> │ │ │ │ + bne ac294 <__cxa_atexit@plt+0x9fe60> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a3358 <__cxa_atexit@plt+0x96f24> │ │ │ │ + bne ac2b0 <__cxa_atexit@plt+0x9fe7c> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a337c <__cxa_atexit@plt+0x96f48> │ │ │ │ + ldr r2, [pc, #76] @ ac2d4 <__cxa_atexit@plt+0x9fea0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a3380 <__cxa_atexit@plt+0x96f4c> │ │ │ │ + ldr r7, [pc, #60] @ ac2d8 <__cxa_atexit@plt+0x9fea4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a3384 <__cxa_atexit@plt+0x96f50> │ │ │ │ + ldr r7, [pc, #36] @ ac2dc <__cxa_atexit@plt+0x9fea8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - ldrdeq r6, [r4, #208]! @ 0xd0 │ │ │ │ - mvneq r6, r0, asr #27 │ │ │ │ - @ instruction: 0x01ceb298 │ │ │ │ - biceq fp, lr, r8, lsl #4 │ │ │ │ + stlexheq sp, ip, [r3] │ │ │ │ + mvneq sp, ip, lsl #29 │ │ │ │ + biceq r2, lr, ip, lsl #18 │ │ │ │ + biceq r2, lr, ip, ror r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3400 <__cxa_atexit@plt+0x96fcc> │ │ │ │ - ldr r2, [pc, #96] @ a3408 <__cxa_atexit@plt+0x96fd4> │ │ │ │ + bhi ac358 <__cxa_atexit@plt+0x9ff24> │ │ │ │ + ldr r2, [pc, #96] @ ac360 <__cxa_atexit@plt+0x9ff2c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ a340c <__cxa_atexit@plt+0x96fd8> │ │ │ │ + ldr r1, [pc, #88] @ ac364 <__cxa_atexit@plt+0x9ff30> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq a33e0 <__cxa_atexit@plt+0x96fac> │ │ │ │ + beq ac338 <__cxa_atexit@plt+0x9ff04> │ │ │ │ cmp r2, #0 │ │ │ │ - bne a33ec <__cxa_atexit@plt+0x96fb8> │ │ │ │ + bne ac344 <__cxa_atexit@plt+0x9ff10> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ a3414 <__cxa_atexit@plt+0x96fe0> │ │ │ │ + ldr r7, [pc, #44] @ ac36c <__cxa_atexit@plt+0x9ff38> │ │ │ │ add r7, pc, r7 │ │ │ │ - b a33f4 <__cxa_atexit@plt+0x96fc0> │ │ │ │ - ldr r7, [pc, #28] @ a3410 <__cxa_atexit@plt+0x96fdc> │ │ │ │ + b ac34c <__cxa_atexit@plt+0x9ff18> │ │ │ │ + ldr r7, [pc, #28] @ ac368 <__cxa_atexit@plt+0x9ff34> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r6, r0, asr #19 │ │ │ │ - biceq fp, lr, r0, ror r1 │ │ │ │ - biceq fp, lr, r0, lsr #3 │ │ │ │ - biceq fp, lr, r8, ror r1 │ │ │ │ + mvneq sp, r0, ror #20 │ │ │ │ + biceq r2, lr, r4, ror #15 │ │ │ │ + biceq r2, lr, r4, lsl r8 │ │ │ │ + biceq r2, lr, ip, ror #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ a3450 <__cxa_atexit@plt+0x9701c> │ │ │ │ + ldr r2, [pc, #36] @ ac3a8 <__cxa_atexit@plt+0x9ff74> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ a3454 <__cxa_atexit@plt+0x97020> │ │ │ │ + ldr r3, [pc, #32] @ ac3ac <__cxa_atexit@plt+0x9ff78> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r3, r3, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq fp, lr, ip, asr r1 │ │ │ │ - biceq fp, lr, r0, lsr r1 │ │ │ │ + ldrdeq r2, [lr, #112] @ 0x70 │ │ │ │ + biceq r2, lr, r4, lsr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a34dc <__cxa_atexit@plt+0x970a8> │ │ │ │ - ldr r2, [pc, #112] @ a34e4 <__cxa_atexit@plt+0x970b0> │ │ │ │ + bhi ac434 <__cxa_atexit@plt+0xa0000> │ │ │ │ + ldr r2, [pc, #112] @ ac43c <__cxa_atexit@plt+0xa0008> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #104] @ a34e8 <__cxa_atexit@plt+0x970b4> │ │ │ │ + ldr r1, [pc, #104] @ ac440 <__cxa_atexit@plt+0xa000c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq a34bc <__cxa_atexit@plt+0x97088> │ │ │ │ + beq ac414 <__cxa_atexit@plt+0x9ffe0> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a34c8 <__cxa_atexit@plt+0x97094> │ │ │ │ + bne ac420 <__cxa_atexit@plt+0x9ffec> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a34ec <__cxa_atexit@plt+0x970b8> │ │ │ │ + ldr r7, [pc, #28] @ ac444 <__cxa_atexit@plt+0xa0010> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - strdeq r6, [r4, #132]! @ 0x84 │ │ │ │ - mvneq r6, r8, ror #17 │ │ │ │ + @ instruction: 0x01e3d994 │ │ │ │ + mvneq sp, r8, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a3520 <__cxa_atexit@plt+0x970ec> │ │ │ │ + bne ac478 <__cxa_atexit@plt+0xa0044> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a3534 <__cxa_atexit@plt+0x97100> │ │ │ │ + ldr r7, [pc, #12] @ ac48c <__cxa_atexit@plt+0xa0058> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e46890 │ │ │ │ + mvneq sp, r0, lsr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3584 <__cxa_atexit@plt+0x97150> │ │ │ │ - ldr r2, [pc, #80] @ a35a4 <__cxa_atexit@plt+0x97170> │ │ │ │ + bhi ac4dc <__cxa_atexit@plt+0xa00a8> │ │ │ │ + ldr r2, [pc, #80] @ ac4fc <__cxa_atexit@plt+0xa00c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a358c <__cxa_atexit@plt+0x97158> │ │ │ │ - ldr r3, [pc, #60] @ a35ac <__cxa_atexit@plt+0x97178> │ │ │ │ + bhi ac4e4 <__cxa_atexit@plt+0xa00b0> │ │ │ │ + ldr r3, [pc, #60] @ ac504 <__cxa_atexit@plt+0xa00d0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a35b0 <__cxa_atexit@plt+0x9717c> │ │ │ │ + ldr r2, [pc, #56] @ ac508 <__cxa_atexit@plt+0xa00d4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a35a8 <__cxa_atexit@plt+0x97174> │ │ │ │ + ldr r7, [pc, #20] @ ac500 <__cxa_atexit@plt+0xa00cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, lsr #16 │ │ │ │ - biceq fp, lr, r0, asr r4 │ │ │ │ + mvneq sp, r0, asr #17 │ │ │ │ + biceq r2, lr, r4, asr #21 │ │ │ │ @ instruction: 0xffffd5ac │ │ │ │ - biceq fp, lr, ip, lsl #1 │ │ │ │ - biceq fp, lr, r0, ror #10 │ │ │ │ + biceq r2, lr, r0, lsl #14 │ │ │ │ + ldrdeq r2, [lr, #180] @ 0xb4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a3610 <__cxa_atexit@plt+0x971dc> │ │ │ │ + bhi ac568 <__cxa_atexit@plt+0xa0134> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a361c <__cxa_atexit@plt+0x971e8> │ │ │ │ - ldr r5, [pc, #64] @ a362c <__cxa_atexit@plt+0x971f8> │ │ │ │ + bcc ac574 <__cxa_atexit@plt+0xa0140> │ │ │ │ + ldr r5, [pc, #64] @ ac584 <__cxa_atexit@plt+0xa0150> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #60] @ a3630 <__cxa_atexit@plt+0x971fc> │ │ │ │ + ldr r1, [pc, #60] @ ac588 <__cxa_atexit@plt+0xa0154> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -154749,174 +163923,174 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - biceq fp, lr, r4, ror #9 │ │ │ │ + biceq r2, lr, r8, asr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a36d8 <__cxa_atexit@plt+0x972a4> │ │ │ │ + bne ac630 <__cxa_atexit@plt+0xa01fc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a36ec <__cxa_atexit@plt+0x972b8> │ │ │ │ - ldr r2, [pc, #156] @ a3700 <__cxa_atexit@plt+0x972cc> │ │ │ │ + bcc ac644 <__cxa_atexit@plt+0xa0210> │ │ │ │ + ldr r2, [pc, #156] @ ac658 <__cxa_atexit@plt+0xa0224> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #152] @ a3704 <__cxa_atexit@plt+0x972d0> │ │ │ │ + ldr r1, [pc, #152] @ ac65c <__cxa_atexit@plt+0xa0228> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #148] @ a3708 <__cxa_atexit@plt+0x972d4> │ │ │ │ + ldr lr, [pc, #148] @ ac660 <__cxa_atexit@plt+0xa022c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #120] @ a370c <__cxa_atexit@plt+0x972d8> │ │ │ │ + ldr r8, [pc, #120] @ ac664 <__cxa_atexit@plt+0xa0230> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #116] @ a3710 <__cxa_atexit@plt+0x972dc> │ │ │ │ + ldr r2, [pc, #116] @ ac668 <__cxa_atexit@plt+0xa0234> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #104] @ a3714 <__cxa_atexit@plt+0x972e0> │ │ │ │ + ldr r9, [pc, #104] @ ac66c <__cxa_atexit@plt+0xa0238> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #100] @ a3718 <__cxa_atexit@plt+0x972e4> │ │ │ │ + ldr sl, [pc, #100] @ ac670 <__cxa_atexit@plt+0xa023c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a36fc <__cxa_atexit@plt+0x972c8> │ │ │ │ + ldr r7, [pc, #28] @ ac654 <__cxa_atexit@plt+0xa0220> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq sl, [lr, #240] @ 0xf0 │ │ │ │ + biceq r2, lr, r4, asr #12 │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - biceq fp, lr, ip, lsl r0 │ │ │ │ - biceq fp, lr, r0 │ │ │ │ - mvneq r6, r4, ror sl │ │ │ │ - mvneq r6, ip, asr #13 │ │ │ │ - strdeq r6, [r4, #96]! @ 0x60 │ │ │ │ - strdeq r6, [r4, #96]! @ 0x60 │ │ │ │ + @ instruction: 0x01ce2690 │ │ │ │ + biceq r2, lr, r4, ror r6 │ │ │ │ + mvneq sp, r0, asr #22 │ │ │ │ + mvneq sp, ip, ror #14 │ │ │ │ + @ instruction: 0x01e3d790 │ │ │ │ + @ instruction: 0x01e3d790 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a37a0 <__cxa_atexit@plt+0x9736c> │ │ │ │ - ldr r2, [pc, #112] @ a37a8 <__cxa_atexit@plt+0x97374> │ │ │ │ + bhi ac6f8 <__cxa_atexit@plt+0xa02c4> │ │ │ │ + ldr r2, [pc, #112] @ ac700 <__cxa_atexit@plt+0xa02cc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #104] @ a37ac <__cxa_atexit@plt+0x97378> │ │ │ │ + ldr r1, [pc, #104] @ ac704 <__cxa_atexit@plt+0xa02d0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq a3780 <__cxa_atexit@plt+0x9734c> │ │ │ │ + beq ac6d8 <__cxa_atexit@plt+0xa02a4> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a378c <__cxa_atexit@plt+0x97358> │ │ │ │ + bne ac6e4 <__cxa_atexit@plt+0xa02b0> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a37b0 <__cxa_atexit@plt+0x9737c> │ │ │ │ + ldr r7, [pc, #28] @ ac708 <__cxa_atexit@plt+0xa02d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq r6, r0, lsr r6 │ │ │ │ - mvneq r6, r4, lsr #12 │ │ │ │ + ldrdeq sp, [r3, #96]! @ 0x60 │ │ │ │ + mvneq sp, r4, asr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne a37e4 <__cxa_atexit@plt+0x973b0> │ │ │ │ + bne ac73c <__cxa_atexit@plt+0xa0308> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a37f8 <__cxa_atexit@plt+0x973c4> │ │ │ │ + ldr r7, [pc, #12] @ ac750 <__cxa_atexit@plt+0xa031c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, asr #11 │ │ │ │ + mvneq sp, ip, ror #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3848 <__cxa_atexit@plt+0x97414> │ │ │ │ - ldr r2, [pc, #80] @ a3868 <__cxa_atexit@plt+0x97434> │ │ │ │ + bhi ac7a0 <__cxa_atexit@plt+0xa036c> │ │ │ │ + ldr r2, [pc, #80] @ ac7c0 <__cxa_atexit@plt+0xa038c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a3850 <__cxa_atexit@plt+0x9741c> │ │ │ │ - ldr r3, [pc, #60] @ a3870 <__cxa_atexit@plt+0x9743c> │ │ │ │ + bhi ac7a8 <__cxa_atexit@plt+0xa0374> │ │ │ │ + ldr r3, [pc, #60] @ ac7c8 <__cxa_atexit@plt+0xa0394> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a3874 <__cxa_atexit@plt+0x97440> │ │ │ │ + ldr r2, [pc, #56] @ ac7cc <__cxa_atexit@plt+0xa0398> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a386c <__cxa_atexit@plt+0x97438> │ │ │ │ + ldr r7, [pc, #20] @ ac7c4 <__cxa_atexit@plt+0xa0390> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, asr r5 │ │ │ │ - biceq sl, lr, ip, lsr #27 │ │ │ │ + strdeq sp, [r3, #92]! @ 0x5c │ │ │ │ + biceq r2, lr, r0, lsr #8 │ │ │ │ @ instruction: 0xffffc2f8 │ │ │ │ - @ instruction: 0x01cead94 │ │ │ │ - biceq fp, lr, r8, lsl r1 │ │ │ │ + biceq r2, lr, r8, lsl #8 │ │ │ │ + biceq r2, lr, ip, lsl #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a38d4 <__cxa_atexit@plt+0x974a0> │ │ │ │ + bhi ac82c <__cxa_atexit@plt+0xa03f8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a38e0 <__cxa_atexit@plt+0x974ac> │ │ │ │ - ldr r5, [pc, #64] @ a38f0 <__cxa_atexit@plt+0x974bc> │ │ │ │ + bcc ac838 <__cxa_atexit@plt+0xa0404> │ │ │ │ + ldr r5, [pc, #64] @ ac848 <__cxa_atexit@plt+0xa0414> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #60] @ a38f4 <__cxa_atexit@plt+0x974c0> │ │ │ │ + ldr r1, [pc, #60] @ ac84c <__cxa_atexit@plt+0xa0418> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -154926,497 +164100,497 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - @ instruction: 0x01ceb09c │ │ │ │ + biceq r2, lr, r0, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a399c <__cxa_atexit@plt+0x97568> │ │ │ │ + bne ac8f4 <__cxa_atexit@plt+0xa04c0> │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a3a24 <__cxa_atexit@plt+0x975f0> │ │ │ │ - ldr r8, [pc, #304] @ a3a58 <__cxa_atexit@plt+0x97624> │ │ │ │ + bcc ac97c <__cxa_atexit@plt+0xa0548> │ │ │ │ + ldr r8, [pc, #304] @ ac9b0 <__cxa_atexit@plt+0xa057c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #300] @ a3a5c <__cxa_atexit@plt+0x97628> │ │ │ │ + ldr lr, [pc, #300] @ ac9b4 <__cxa_atexit@plt+0xa0580> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ sub r1, r3, #18 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r2, [pc, #284] @ a3a60 <__cxa_atexit@plt+0x9762c> │ │ │ │ + ldr r2, [pc, #284] @ ac9b8 <__cxa_atexit@plt+0xa0584> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #36] @ 0x24 │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #268] @ a3a64 <__cxa_atexit@plt+0x97630> │ │ │ │ + ldr r1, [pc, #268] @ ac9bc <__cxa_atexit@plt+0xa0588> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add sl, r1, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #256] @ a3a68 <__cxa_atexit@plt+0x97634> │ │ │ │ + ldr r8, [pc, #256] @ ac9c0 <__cxa_atexit@plt+0xa058c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r3, #37 @ 0x25 │ │ │ │ - ldr r9, [pc, #248] @ a3a6c <__cxa_atexit@plt+0x97638> │ │ │ │ + ldr r9, [pc, #248] @ ac9c4 <__cxa_atexit@plt+0xa0590> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r1, [pc, #244] @ a3a70 <__cxa_atexit@plt+0x9763c> │ │ │ │ + ldr r1, [pc, #244] @ ac9c8 <__cxa_atexit@plt+0xa0594> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7, r9, lr} │ │ │ │ str r0, [r6, #20] │ │ │ │ str r8, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a3a2c <__cxa_atexit@plt+0x975f8> │ │ │ │ - ldr r2, [pc, #140] @ a3a3c <__cxa_atexit@plt+0x97608> │ │ │ │ + bcc ac984 <__cxa_atexit@plt+0xa0550> │ │ │ │ + ldr r2, [pc, #140] @ ac994 <__cxa_atexit@plt+0xa0560> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ a3a40 <__cxa_atexit@plt+0x9760c> │ │ │ │ + ldr r1, [pc, #136] @ ac998 <__cxa_atexit@plt+0xa0564> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ a3a44 <__cxa_atexit@plt+0x97610> │ │ │ │ + ldr lr, [pc, #132] @ ac99c <__cxa_atexit@plt+0xa0568> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #104] @ a3a48 <__cxa_atexit@plt+0x97614> │ │ │ │ + ldr r8, [pc, #104] @ ac9a0 <__cxa_atexit@plt+0xa056c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #100] @ a3a4c <__cxa_atexit@plt+0x97618> │ │ │ │ + ldr r2, [pc, #100] @ ac9a4 <__cxa_atexit@plt+0xa0570> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #88] @ a3a50 <__cxa_atexit@plt+0x9761c> │ │ │ │ + ldr r9, [pc, #88] @ ac9a8 <__cxa_atexit@plt+0xa0574> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #84] @ a3a54 <__cxa_atexit@plt+0x97620> │ │ │ │ + ldr sl, [pc, #84] @ ac9ac <__cxa_atexit@plt+0xa0578> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ - b a3a30 <__cxa_atexit@plt+0x975fc> │ │ │ │ + b ac988 <__cxa_atexit@plt+0xa0554> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - biceq sl, lr, r8, lsr #25 │ │ │ │ - biceq sl, lr, ip, lsl #25 │ │ │ │ - mvneq r6, r8, lsr #14 │ │ │ │ - mvneq r6, r0, lsl #7 │ │ │ │ - mvneq r6, r4, lsr #7 │ │ │ │ - mvneq r6, r4, lsr #7 │ │ │ │ - biceq sl, lr, r0, lsl sp │ │ │ │ - strdeq sl, [lr, #196] @ 0xc4 │ │ │ │ - mvneq r6, r4, asr #15 │ │ │ │ - mvneq r6, r0, lsl r4 │ │ │ │ - mvneq r6, r4, lsr r4 │ │ │ │ - mvneq r6, r0, lsr r4 │ │ │ │ - mvneq r6, r8, ror r7 │ │ │ │ - @ instruction: 0x01ceb094 │ │ │ │ + biceq r2, lr, ip, lsl r3 │ │ │ │ + biceq r2, lr, r0, lsl #6 │ │ │ │ + strdeq sp, [r3, #116]! @ 0x74 │ │ │ │ + mvneq sp, r0, lsr #8 │ │ │ │ + mvneq sp, r4, asr #8 │ │ │ │ + mvneq sp, r4, asr #8 │ │ │ │ + biceq r2, lr, r4, lsl #7 │ │ │ │ + biceq r2, lr, r8, ror #6 │ │ │ │ + @ instruction: 0x01e3d890 │ │ │ │ + strheq sp, [r3, #64]! @ 0x40 │ │ │ │ + ldrdeq sp, [r3, #68]! @ 0x44 │ │ │ │ + ldrdeq sp, [r3, #64]! @ 0x40 │ │ │ │ + mvneq sp, r4, asr #16 │ │ │ │ + biceq r2, lr, r8, lsl #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a3adc <__cxa_atexit@plt+0x976a8> │ │ │ │ - ldr r2, [pc, #96] @ a3af8 <__cxa_atexit@plt+0x976c4> │ │ │ │ + bhi aca34 <__cxa_atexit@plt+0xa0600> │ │ │ │ + ldr r2, [pc, #96] @ aca50 <__cxa_atexit@plt+0xa061c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a3ae8 <__cxa_atexit@plt+0x976b4> │ │ │ │ - ldr r5, [pc, #72] @ a3afc <__cxa_atexit@plt+0x976c8> │ │ │ │ + bhi aca40 <__cxa_atexit@plt+0xa060c> │ │ │ │ + ldr r5, [pc, #72] @ aca54 <__cxa_atexit@plt+0xa0620> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a3acc <__cxa_atexit@plt+0x97698> │ │ │ │ + beq aca24 <__cxa_atexit@plt+0xa05f0> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b a2a68 <__cxa_atexit@plt+0x96634> │ │ │ │ + b ab9c0 <__cxa_atexit@plt+0x9f58c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a3b00 <__cxa_atexit@plt+0x976cc> │ │ │ │ + ldr r7, [pc, #16] @ aca58 <__cxa_atexit@plt+0xa0624> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r6, [r4, #44]! @ 0x2c │ │ │ │ + mvneq sp, ip, ror r3 │ │ │ │ @ instruction: 0xffffefb0 │ │ │ │ - biceq fp, lr, r0, lsr #32 │ │ │ │ - biceq sl, lr, r8, lsr #30 │ │ │ │ + @ instruction: 0x01ce2694 │ │ │ │ + @ instruction: 0x01ce259c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3b38 <__cxa_atexit@plt+0x97704> │ │ │ │ + bhi aca90 <__cxa_atexit@plt+0xa065c> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ a3b40 <__cxa_atexit@plt+0x9770c> │ │ │ │ + ldr r2, [pc, #24] @ aca98 <__cxa_atexit@plt+0xa0664> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b a1068 <__cxa_atexit@plt+0x94c34> │ │ │ │ + b a9fc0 <__cxa_atexit@plt+0x9db8c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, asr #4 │ │ │ │ + mvneq sp, ip, ror #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3b90 <__cxa_atexit@plt+0x9775c> │ │ │ │ - ldr r2, [pc, #80] @ a3bb0 <__cxa_atexit@plt+0x9777c> │ │ │ │ + bhi acae8 <__cxa_atexit@plt+0xa06b4> │ │ │ │ + ldr r2, [pc, #80] @ acb08 <__cxa_atexit@plt+0xa06d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a3b98 <__cxa_atexit@plt+0x97764> │ │ │ │ - ldr r3, [pc, #60] @ a3bb8 <__cxa_atexit@plt+0x97784> │ │ │ │ + bhi acaf0 <__cxa_atexit@plt+0xa06bc> │ │ │ │ + ldr r3, [pc, #60] @ acb10 <__cxa_atexit@plt+0xa06dc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a3bbc <__cxa_atexit@plt+0x97788> │ │ │ │ + ldr r2, [pc, #56] @ acb14 <__cxa_atexit@plt+0xa06e0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a3bb4 <__cxa_atexit@plt+0x97780> │ │ │ │ + ldr r7, [pc, #20] @ acb0c <__cxa_atexit@plt+0xa06d8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, lsl r2 │ │ │ │ - biceq sl, lr, r4, asr #28 │ │ │ │ + strheq sp, [r3, #36]! @ 0x24 │ │ │ │ + strheq r2, [lr, #72] @ 0x48 │ │ │ │ @ instruction: 0xffffcfa0 │ │ │ │ - biceq sl, lr, r0, lsl #21 │ │ │ │ + strdeq r2, [lr, #4] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3c0c <__cxa_atexit@plt+0x977d8> │ │ │ │ - ldr r2, [pc, #80] @ a3c2c <__cxa_atexit@plt+0x977f8> │ │ │ │ + bhi acb64 <__cxa_atexit@plt+0xa0730> │ │ │ │ + ldr r2, [pc, #80] @ acb84 <__cxa_atexit@plt+0xa0750> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a3c14 <__cxa_atexit@plt+0x977e0> │ │ │ │ - ldr r3, [pc, #60] @ a3c34 <__cxa_atexit@plt+0x97800> │ │ │ │ + bhi acb6c <__cxa_atexit@plt+0xa0738> │ │ │ │ + ldr r3, [pc, #60] @ acb8c <__cxa_atexit@plt+0xa0758> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a3c38 <__cxa_atexit@plt+0x97804> │ │ │ │ + ldr r2, [pc, #56] @ acb90 <__cxa_atexit@plt+0xa075c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a3c30 <__cxa_atexit@plt+0x977fc> │ │ │ │ + ldr r7, [pc, #20] @ acb88 <__cxa_atexit@plt+0xa0754> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e46198 │ │ │ │ - biceq sl, lr, r8, ror #19 │ │ │ │ + mvneq sp, r8, lsr r2 │ │ │ │ + biceq r2, lr, ip, asr r0 │ │ │ │ @ instruction: 0xffffbf34 │ │ │ │ - ldrdeq sl, [lr, #144] @ 0x90 │ │ │ │ + biceq r2, lr, r4, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a3c88 <__cxa_atexit@plt+0x97854> │ │ │ │ - ldr r2, [pc, #80] @ a3ca8 <__cxa_atexit@plt+0x97874> │ │ │ │ + bhi acbe0 <__cxa_atexit@plt+0xa07ac> │ │ │ │ + ldr r2, [pc, #80] @ acc00 <__cxa_atexit@plt+0xa07cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a3c90 <__cxa_atexit@plt+0x9785c> │ │ │ │ - ldr r3, [pc, #60] @ a3cb0 <__cxa_atexit@plt+0x9787c> │ │ │ │ + bhi acbe8 <__cxa_atexit@plt+0xa07b4> │ │ │ │ + ldr r3, [pc, #60] @ acc08 <__cxa_atexit@plt+0xa07d4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a3cb4 <__cxa_atexit@plt+0x97880> │ │ │ │ + ldr r2, [pc, #56] @ acc0c <__cxa_atexit@plt+0xa07d8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a3cac <__cxa_atexit@plt+0x97878> │ │ │ │ + ldr r7, [pc, #20] @ acc04 <__cxa_atexit@plt+0xa07d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, lsl r1 │ │ │ │ - biceq sl, lr, ip, asr #26 │ │ │ │ + strheq sp, [r3, #28]! │ │ │ │ + biceq r2, lr, r0, asr #7 │ │ │ │ @ instruction: 0xffffcea8 │ │ │ │ - biceq sl, lr, r8, lsl #19 │ │ │ │ - biceq sl, lr, r4, ror lr │ │ │ │ + strdeq r1, [lr, #252] @ 0xfc │ │ │ │ + biceq r2, lr, r8, ror #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a3d20 <__cxa_atexit@plt+0x978ec> │ │ │ │ - ldr r2, [pc, #96] @ a3d3c <__cxa_atexit@plt+0x97908> │ │ │ │ + bhi acc78 <__cxa_atexit@plt+0xa0844> │ │ │ │ + ldr r2, [pc, #96] @ acc94 <__cxa_atexit@plt+0xa0860> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a3d2c <__cxa_atexit@plt+0x978f8> │ │ │ │ - ldr r5, [pc, #72] @ a3d40 <__cxa_atexit@plt+0x9790c> │ │ │ │ + bhi acc84 <__cxa_atexit@plt+0xa0850> │ │ │ │ + ldr r5, [pc, #72] @ acc98 <__cxa_atexit@plt+0xa0864> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a3d10 <__cxa_atexit@plt+0x978dc> │ │ │ │ + beq acc68 <__cxa_atexit@plt+0xa0834> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b a41dc <__cxa_atexit@plt+0x97da8> │ │ │ │ + b ad134 <__cxa_atexit@plt+0xa0d00> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a3d44 <__cxa_atexit@plt+0x97910> │ │ │ │ + ldr r7, [pc, #16] @ acc9c <__cxa_atexit@plt+0xa0868> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e46098 │ │ │ │ + mvneq sp, r8, lsr r1 │ │ │ │ andeq r0, r0, r0, ror #9 │ │ │ │ - biceq sl, lr, r0, lsl #29 │ │ │ │ - biceq sl, lr, r0, ror #27 │ │ │ │ + strdeq r2, [lr, #68] @ 0x44 │ │ │ │ + biceq r2, lr, r4, asr r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a3d90 <__cxa_atexit@plt+0x9795c> │ │ │ │ - ldr r7, [pc, #52] @ a3da4 <__cxa_atexit@plt+0x97970> │ │ │ │ + bhi acce8 <__cxa_atexit@plt+0xa08b4> │ │ │ │ + ldr r7, [pc, #52] @ accfc <__cxa_atexit@plt+0xa08c8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq a3d84 <__cxa_atexit@plt+0x97950> │ │ │ │ + beq accdc <__cxa_atexit@plt+0xa08a8> │ │ │ │ mov r7, r8 │ │ │ │ - b a3db8 <__cxa_atexit@plt+0x97984> │ │ │ │ + b acd10 <__cxa_atexit@plt+0xa08dc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a3da8 <__cxa_atexit@plt+0x97974> │ │ │ │ + ldr r7, [pc, #16] @ acd00 <__cxa_atexit@plt+0xa08cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sl, lr, r4, lsl lr │ │ │ │ - biceq sl, lr, r0, lsl #27 │ │ │ │ + biceq r2, lr, r8, lsl #9 │ │ │ │ + strdeq r2, [lr, #52] @ 0x34 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r9, r6, #376 @ 0x178 │ │ │ │ cmp r2, r9 │ │ │ │ - bcc a40f4 <__cxa_atexit@plt+0x97cc0> │ │ │ │ + bcc ad04c <__cxa_atexit@plt+0xa0c18> │ │ │ │ ldr lr, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r3, [r7, #15] │ │ │ │ ldr r0, [r7, #19] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r7, #23] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r2, [r7, #27] │ │ │ │ ldr r0, [r7, #31] │ │ │ │ ldr ip, [r7, #35] @ 0x23 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str fp, [sp, #8] │ │ │ │ - ldr fp, [pc, #768] @ a4104 <__cxa_atexit@plt+0x97cd0> │ │ │ │ + ldr fp, [pc, #768] @ ad05c <__cxa_atexit@plt+0xa0c28> │ │ │ │ add fp, pc, fp │ │ │ │ str fp, [r6, #4]! │ │ │ │ sub fp, r9, #18 │ │ │ │ - ldr r8, [pc, #756] @ a4108 <__cxa_atexit@plt+0x97cd4> │ │ │ │ + ldr r8, [pc, #756] @ ad060 <__cxa_atexit@plt+0xa0c2c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r8, [r6, #368] @ 0x170 │ │ │ │ str fp, [r6, #372] @ 0x174 │ │ │ │ mov r8, r4 │ │ │ │ - ldr r4, [pc, #740] @ a410c <__cxa_atexit@plt+0x97cd8> │ │ │ │ + ldr r4, [pc, #740] @ ad064 <__cxa_atexit@plt+0xa0c30> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #364] @ 0x16c │ │ │ │ sub r4, r9, #54 @ 0x36 │ │ │ │ str r4, [r6, #360] @ 0x168 │ │ │ │ sub r4, r9, #31 │ │ │ │ str r4, [r6, #356] @ 0x164 │ │ │ │ - ldr r4, [pc, #716] @ a4110 <__cxa_atexit@plt+0x97cdc> │ │ │ │ + ldr r4, [pc, #716] @ ad068 <__cxa_atexit@plt+0xa0c34> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r6, #344] @ 0x158 │ │ │ │ str lr, [r6, #336] @ 0x150 │ │ │ │ sub r4, r9, #90 @ 0x5a │ │ │ │ str r4, [r6, #324] @ 0x144 │ │ │ │ sub r4, r9, #67 @ 0x43 │ │ │ │ str r4, [r6, #320] @ 0x140 │ │ │ │ - ldr r4, [pc, #688] @ a4114 <__cxa_atexit@plt+0x97ce0> │ │ │ │ + ldr r4, [pc, #688] @ ad06c <__cxa_atexit@plt+0xa0c38> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r6, #308] @ 0x134 │ │ │ │ str r1, [r6, #300] @ 0x12c │ │ │ │ sub r4, r9, #126 @ 0x7e │ │ │ │ str r4, [r6, #288] @ 0x120 │ │ │ │ sub r4, r9, #103 @ 0x67 │ │ │ │ str r4, [r6, #284] @ 0x11c │ │ │ │ - ldr r4, [pc, #660] @ a4118 <__cxa_atexit@plt+0x97ce4> │ │ │ │ + ldr r4, [pc, #660] @ ad070 <__cxa_atexit@plt+0xa0c3c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r6, #272] @ 0x110 │ │ │ │ str r2, [r6, #264] @ 0x108 │ │ │ │ sub r4, r9, #162 @ 0xa2 │ │ │ │ str r4, [r6, #252] @ 0xfc │ │ │ │ sub r4, r9, #139 @ 0x8b │ │ │ │ str r4, [r6, #248] @ 0xf8 │ │ │ │ - ldr r4, [pc, #632] @ a411c <__cxa_atexit@plt+0x97ce8> │ │ │ │ + ldr r4, [pc, #632] @ ad074 <__cxa_atexit@plt+0xa0c40> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r6, #236] @ 0xec │ │ │ │ str r0, [r6, #228] @ 0xe4 │ │ │ │ sub r4, r9, #198 @ 0xc6 │ │ │ │ str r4, [r6, #216] @ 0xd8 │ │ │ │ sub r4, r9, #175 @ 0xaf │ │ │ │ str r4, [r6, #212] @ 0xd4 │ │ │ │ - ldr r4, [pc, #604] @ a4120 <__cxa_atexit@plt+0x97cec> │ │ │ │ + ldr r4, [pc, #604] @ ad078 <__cxa_atexit@plt+0xa0c44> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r6, #200] @ 0xc8 │ │ │ │ - ldr r4, [pc, #596] @ a4124 <__cxa_atexit@plt+0x97cf0> │ │ │ │ + ldr r4, [pc, #596] @ ad07c <__cxa_atexit@plt+0xa0c48> │ │ │ │ add r4, pc, r4 │ │ │ │ str ip, [r6, #192] @ 0xc0 │ │ │ │ sub r2, r9, #234 @ 0xea │ │ │ │ str r2, [r6, #180] @ 0xb4 │ │ │ │ sub r2, r9, #211 @ 0xd3 │ │ │ │ str r2, [r6, #176] @ 0xb0 │ │ │ │ - ldr r2, [pc, #572] @ a4128 <__cxa_atexit@plt+0x97cf4> │ │ │ │ + ldr r2, [pc, #572] @ ad080 <__cxa_atexit@plt+0xa0c4c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r4, [r6, #164] @ 0xa4 │ │ │ │ str r7, [r6, #156] @ 0x9c │ │ │ │ sub r7, r9, #10 │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ - ldr r4, [pc, #552] @ a412c <__cxa_atexit@plt+0x97cf8> │ │ │ │ + ldr r4, [pc, #552] @ ad084 <__cxa_atexit@plt+0xa0c50> │ │ │ │ add r4, pc, r4 │ │ │ │ str r7, [r6, #144] @ 0x90 │ │ │ │ sub r7, r9, #247 @ 0xf7 │ │ │ │ str r7, [r6, #140] @ 0x8c │ │ │ │ sub r7, r9, #253 @ 0xfd │ │ │ │ str r7, [r6, #132] @ 0x84 │ │ │ │ - ldr r7, [pc, #528] @ a4130 <__cxa_atexit@plt+0x97cfc> │ │ │ │ + ldr r7, [pc, #528] @ ad088 <__cxa_atexit@plt+0xa0c54> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r6, #128] @ 0x80 │ │ │ │ str sl, [r6, #120] @ 0x78 │ │ │ │ - ldr r2, [pc, #516] @ a4134 <__cxa_atexit@plt+0x97d00> │ │ │ │ + ldr r2, [pc, #516] @ ad08c <__cxa_atexit@plt+0xa0c58> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #116] @ 0x74 │ │ │ │ sub r2, r9, #50 @ 0x32 │ │ │ │ sub r2, r2, #256 @ 0x100 │ │ │ │ str r2, [r6, #112] @ 0x70 │ │ │ │ sub r2, r9, #23 │ │ │ │ sub r2, r2, #256 @ 0x100 │ │ │ │ str r2, [r6, #108] @ 0x6c │ │ │ │ mvn r2, #284 @ 0x11c │ │ │ │ add r2, r9, r2 │ │ │ │ - ldr r1, [pc, #476] @ a4138 <__cxa_atexit@plt+0x97d04> │ │ │ │ + ldr r1, [pc, #476] @ ad090 <__cxa_atexit@plt+0xa0c5c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r6, #100] @ 0x64 │ │ │ │ str r4, [r6, #96] @ 0x60 │ │ │ │ sub r4, r9, #39 @ 0x27 │ │ │ │ sub r4, r4, #256 @ 0x100 │ │ │ │ - ldr r0, [pc, #456] @ a413c <__cxa_atexit@plt+0x97d08> │ │ │ │ + ldr r0, [pc, #456] @ ad094 <__cxa_atexit@plt+0xa0c60> │ │ │ │ add r0, pc, r0 │ │ │ │ str r4, [r6, #88] @ 0x58 │ │ │ │ - ldr r2, [pc, #448] @ a4140 <__cxa_atexit@plt+0x97d0c> │ │ │ │ + ldr r2, [pc, #448] @ ad098 <__cxa_atexit@plt+0xa0c64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r6, #80] @ 0x50 │ │ │ │ str r7, [r6, #76] @ 0x4c │ │ │ │ sub r7, r9, #90 @ 0x5a │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ str r7, [r6, #72] @ 0x48 │ │ │ │ sub r7, r9, #63 @ 0x3f │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ str r7, [r6, #68] @ 0x44 │ │ │ │ mvn r7, #324 @ 0x144 │ │ │ │ add r7, r9, r7 │ │ │ │ - ldr lr, [pc, #404] @ a4144 <__cxa_atexit@plt+0x97d10> │ │ │ │ + ldr lr, [pc, #404] @ ad09c <__cxa_atexit@plt+0xa0c68> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #60] @ 0x3c │ │ │ │ str r1, [r6, #56] @ 0x38 │ │ │ │ sub r7, r9, #79 @ 0x4f │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #384] @ a4148 <__cxa_atexit@plt+0x97d14> │ │ │ │ + ldr r1, [pc, #384] @ ad0a0 <__cxa_atexit@plt+0xa0c6c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r6, #48] @ 0x30 │ │ │ │ - ldr r7, [pc, #376] @ a414c <__cxa_atexit@plt+0x97d18> │ │ │ │ + ldr r7, [pc, #376] @ ad0a4 <__cxa_atexit@plt+0xa0c70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #84] @ 0x54 │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ - ldr r7, [pc, #364] @ a4150 <__cxa_atexit@plt+0x97d1c> │ │ │ │ + ldr r7, [pc, #364] @ ad0a8 <__cxa_atexit@plt+0xa0c74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [sp] │ │ │ │ str r3, [r6, #40] @ 0x28 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ - ldr r4, [pc, #348] @ a4154 <__cxa_atexit@plt+0x97d20> │ │ │ │ + ldr r4, [pc, #348] @ ad0ac <__cxa_atexit@plt+0xa0c78> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ add r4, r4, #1 │ │ │ │ str r4, [r6, #32] │ │ │ │ sub r4, r9, #103 @ 0x67 │ │ │ │ sub r4, r4, #256 @ 0x100 │ │ │ │ - ldr r0, [pc, #328] @ a4158 <__cxa_atexit@plt+0x97d24> │ │ │ │ + ldr r0, [pc, #328] @ ad0b0 <__cxa_atexit@plt+0xa0c7c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r4, [r6, #28] │ │ │ │ - ldr r4, [pc, #320] @ a415c <__cxa_atexit@plt+0x97d28> │ │ │ │ + ldr r4, [pc, #320] @ ad0b4 <__cxa_atexit@plt+0xa0c80> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #352] @ 0x160 │ │ │ │ str r4, [r6, #316] @ 0x13c │ │ │ │ str r4, [r6, #280] @ 0x118 │ │ │ │ str r4, [r6, #244] @ 0xf4 │ │ │ │ str r4, [r6, #208] @ 0xd0 │ │ │ │ str r4, [r6, #172] @ 0xac │ │ │ │ str r4, [r6, #136] @ 0x88 │ │ │ │ str r4, [r6, #104] @ 0x68 │ │ │ │ str r4, [r6, #64] @ 0x40 │ │ │ │ str r4, [r6, #24] │ │ │ │ - ldr r4, [pc, #276] @ a4160 <__cxa_atexit@plt+0x97d2c> │ │ │ │ + ldr r4, [pc, #276] @ ad0b8 <__cxa_atexit@plt+0xa0c84> │ │ │ │ add r4, pc, r4 │ │ │ │ str r2, [r6, #16] │ │ │ │ - ldr r2, [pc, #268] @ a4164 <__cxa_atexit@plt+0x97d30> │ │ │ │ + ldr r2, [pc, #268] @ ad0bc <__cxa_atexit@plt+0xa0c88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #340] @ 0x154 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ str r2, [r6, #268] @ 0x10c │ │ │ │ str r2, [r6, #232] @ 0xe8 │ │ │ │ str r2, [r6, #196] @ 0xc4 │ │ │ │ str r2, [r6, #160] @ 0xa0 │ │ │ │ str r2, [r6, #124] @ 0x7c │ │ │ │ str r2, [r6, #92] @ 0x5c │ │ │ │ str r2, [r6, #52] @ 0x34 │ │ │ │ str r2, [r6, #12] │ │ │ │ - ldr r2, [pc, #224] @ a4168 <__cxa_atexit@plt+0x97d34> │ │ │ │ + ldr r2, [pc, #224] @ ad0c0 <__cxa_atexit@plt+0xa0c8c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ str r3, [r6, #8] │ │ │ │ mov r3, r6 │ │ │ │ str lr, [r3, #328]! @ 0x148 │ │ │ │ str r3, [r6, #348] @ 0x15c │ │ │ │ mov r3, r6 │ │ │ │ @@ -155442,649 +164616,649 @@ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ bx r0 │ │ │ │ mov r6, #376 @ 0x178 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff58c │ │ │ │ - biceq sl, lr, r8, asr #21 │ │ │ │ - mvneq r6, r0, ror #5 │ │ │ │ - biceq sl, lr, r4, lsl #21 │ │ │ │ - biceq sl, lr, r0, asr sl │ │ │ │ - biceq sl, lr, ip, lsl sl │ │ │ │ - biceq sl, lr, r8, ror #19 │ │ │ │ - strheq sl, [lr, #148] @ 0x94 │ │ │ │ - @ instruction: 0x01cea994 │ │ │ │ - biceq sl, lr, r4, ror #18 │ │ │ │ - biceq sl, lr, r8, lsr r9 │ │ │ │ + biceq r2, lr, ip, lsr r1 │ │ │ │ + mvneq sp, ip, lsr #7 │ │ │ │ + strdeq r2, [lr, #8] │ │ │ │ + biceq r2, lr, r4, asr #1 │ │ │ │ + @ instruction: 0x01ce2090 │ │ │ │ + biceq r2, lr, ip, asr r0 │ │ │ │ + biceq r2, lr, r8, lsr #32 │ │ │ │ + biceq r2, lr, r8 │ │ │ │ + ldrdeq r1, [lr, #248] @ 0xf8 │ │ │ │ + biceq r1, lr, ip, lsr #31 │ │ │ │ @ instruction: 0xfffff964 │ │ │ │ - mvneq r6, r4, asr #3 │ │ │ │ - biceq sl, lr, ip, asr #17 │ │ │ │ + @ instruction: 0x01e3d290 │ │ │ │ + biceq r1, lr, r0, asr #30 │ │ │ │ @ instruction: 0xfffff64c │ │ │ │ - @ instruction: 0x01cea894 │ │ │ │ + biceq r1, lr, r8, lsl #30 │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ @ instruction: 0xfffffc78 │ │ │ │ - mvneq r6, r8, lsr #2 │ │ │ │ + strdeq sp, [r3, #20]! │ │ │ │ @ instruction: 0xfffffbe0 │ │ │ │ - mvneq r5, r0, ror sp │ │ │ │ + mvneq ip, r0, lsl lr │ │ │ │ @ instruction: 0xfffffb38 │ │ │ │ - mvneq r5, r0, lsl #27 │ │ │ │ + mvneq ip, r0, lsr #28 │ │ │ │ @ instruction: 0xfffffac0 │ │ │ │ - mvneq r5, ip, asr #26 │ │ │ │ + mvneq ip, ip, ror #27 │ │ │ │ @ instruction: 0xfffff9f4 │ │ │ │ - strheq sl, [lr, #156] @ 0x9c │ │ │ │ + biceq r2, lr, r0, lsr r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a41b4 <__cxa_atexit@plt+0x97d80> │ │ │ │ - ldr r7, [pc, #52] @ a41c8 <__cxa_atexit@plt+0x97d94> │ │ │ │ + bhi ad10c <__cxa_atexit@plt+0xa0cd8> │ │ │ │ + ldr r7, [pc, #52] @ ad120 <__cxa_atexit@plt+0xa0cec> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq a41a8 <__cxa_atexit@plt+0x97d74> │ │ │ │ + beq ad100 <__cxa_atexit@plt+0xa0ccc> │ │ │ │ mov r7, r8 │ │ │ │ - b a41dc <__cxa_atexit@plt+0x97da8> │ │ │ │ + b ad134 <__cxa_atexit@plt+0xa0d00> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a41cc <__cxa_atexit@plt+0x97d98> │ │ │ │ + ldr r7, [pc, #16] @ ad124 <__cxa_atexit@plt+0xa0cf0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strdeq sl, [lr, #152] @ 0x98 │ │ │ │ - biceq sl, lr, ip, asr r9 │ │ │ │ + biceq r2, lr, ip, rrx │ │ │ │ + ldrdeq r1, [lr, #240] @ 0xf0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ add r5, r5, #4 │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #120 @ 0x78 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc a4300 <__cxa_atexit@plt+0x97ecc> │ │ │ │ - ldr r1, [pc, #276] @ a4318 <__cxa_atexit@plt+0x97ee4> │ │ │ │ + bcc ad258 <__cxa_atexit@plt+0xa0e24> │ │ │ │ + ldr r1, [pc, #276] @ ad270 <__cxa_atexit@plt+0xa0e3c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #272] @ a431c <__cxa_atexit@plt+0x97ee8> │ │ │ │ + ldr r0, [pc, #272] @ ad274 <__cxa_atexit@plt+0xa0e40> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r7, [pc, #268] @ a4320 <__cxa_atexit@plt+0x97eec> │ │ │ │ + ldr r7, [pc, #268] @ ad278 <__cxa_atexit@plt+0xa0e44> │ │ │ │ add r7, pc, r7 │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r3, #112] @ 0x70 │ │ │ │ str r1, [r3, #116] @ 0x74 │ │ │ │ sub r0, r6, #54 @ 0x36 │ │ │ │ sub ip, r6, #31 │ │ │ │ str sl, [sp] │ │ │ │ str r4, [sp, #4] │ │ │ │ sub r4, r6, #90 @ 0x5a │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ str fp, [sp, #8] │ │ │ │ - ldr fp, [pc, #220] @ a4324 <__cxa_atexit@plt+0x97ef0> │ │ │ │ + ldr fp, [pc, #220] @ ad27c <__cxa_atexit@plt+0xa0e48> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ add fp, fp, #1 │ │ │ │ - ldr r1, [pc, #212] @ a4328 <__cxa_atexit@plt+0x97ef4> │ │ │ │ + ldr r1, [pc, #212] @ ad280 <__cxa_atexit@plt+0xa0e4c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub sl, r6, #103 @ 0x67 │ │ │ │ mov lr, r3 │ │ │ │ str r7, [lr, #72]! @ 0x48 │ │ │ │ str r8, [r3, #80] @ 0x50 │ │ │ │ str r1, [r3, #84] @ 0x54 │ │ │ │ - ldr r7, [pc, #188] @ a432c <__cxa_atexit@plt+0x97ef8> │ │ │ │ + ldr r7, [pc, #188] @ ad284 <__cxa_atexit@plt+0xa0e50> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #88] @ 0x58 │ │ │ │ str lr, [r3, #92] @ 0x5c │ │ │ │ - ldr lr, [pc, #176] @ a4330 <__cxa_atexit@plt+0x97efc> │ │ │ │ + ldr lr, [pc, #176] @ ad288 <__cxa_atexit@plt+0xa0e54> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r3, #96] @ 0x60 │ │ │ │ str ip, [r3, #100] @ 0x64 │ │ │ │ str r0, [r3, #104] @ 0x68 │ │ │ │ - ldr r0, [pc, #160] @ a4334 <__cxa_atexit@plt+0x97f00> │ │ │ │ + ldr r0, [pc, #160] @ ad28c <__cxa_atexit@plt+0xa0e58> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #108] @ 0x6c │ │ │ │ mov r7, r3 │ │ │ │ - ldr r0, [pc, #148] @ a4338 <__cxa_atexit@plt+0x97f04> │ │ │ │ + ldr r0, [pc, #148] @ ad290 <__cxa_atexit@plt+0xa0e5c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r7, #36]! @ 0x24 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r1, [r3, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #132] @ a433c <__cxa_atexit@plt+0x97f08> │ │ │ │ + ldr r0, [pc, #132] @ ad294 <__cxa_atexit@plt+0xa0e60> │ │ │ │ add r0, pc, r0 │ │ │ │ add r8, r3, #52 @ 0x34 │ │ │ │ stm r8, {r0, r7, lr} │ │ │ │ str r2, [r3, #64] @ 0x40 │ │ │ │ str r4, [r3, #68] @ 0x44 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ - ldr r7, [pc, #100] @ a4340 <__cxa_atexit@plt+0x97f0c> │ │ │ │ + ldr r7, [pc, #100] @ ad298 <__cxa_atexit@plt+0xa0e64> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str sl, [r3, #28] │ │ │ │ str fp, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ ldmib sp, {r4, fp} │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a4344 <__cxa_atexit@plt+0x97f10> │ │ │ │ + ldr r7, [pc, #60] @ ad29c <__cxa_atexit@plt+0xa0e68> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ - strdeq sl, [lr, #84] @ 0x54 │ │ │ │ + biceq r1, lr, r8, ror #24 │ │ │ │ andeq r0, r0, ip, lsr r2 │ │ │ │ - mvneq r5, r0, lsr #22 │ │ │ │ - mvneq r5, r0, asr fp │ │ │ │ - biceq sl, lr, ip, ror r5 │ │ │ │ - mvneq r5, ip, lsl fp │ │ │ │ - mvneq r5, r4, ror lr │ │ │ │ + mvneq ip, r0, asr #23 │ │ │ │ + strdeq ip, [r3, #176]! @ 0xb0 │ │ │ │ + strdeq r1, [lr, #176] @ 0xb0 │ │ │ │ + strheq ip, [r3, #188]! @ 0xbc │ │ │ │ + mvneq ip, r0, asr #30 │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ - biceq sl, lr, r0, lsr #10 │ │ │ │ - biceq sl, lr, r8, ror #9 │ │ │ │ - strheq sl, [lr, #132] @ 0x84 │ │ │ │ - biceq sl, lr, r4, ror #15 │ │ │ │ + @ instruction: 0x01ce1b94 │ │ │ │ + biceq r1, lr, ip, asr fp │ │ │ │ + biceq r1, lr, r8, lsr #30 │ │ │ │ + biceq r1, lr, r8, asr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a4398 <__cxa_atexit@plt+0x97f64> │ │ │ │ - ldr r2, [pc, #80] @ a43b8 <__cxa_atexit@plt+0x97f84> │ │ │ │ + bhi ad2f0 <__cxa_atexit@plt+0xa0ebc> │ │ │ │ + ldr r2, [pc, #80] @ ad310 <__cxa_atexit@plt+0xa0edc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a43a0 <__cxa_atexit@plt+0x97f6c> │ │ │ │ - ldr r3, [pc, #60] @ a43c0 <__cxa_atexit@plt+0x97f8c> │ │ │ │ + bhi ad2f8 <__cxa_atexit@plt+0xa0ec4> │ │ │ │ + ldr r3, [pc, #60] @ ad318 <__cxa_atexit@plt+0xa0ee4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a43c4 <__cxa_atexit@plt+0x97f90> │ │ │ │ + ldr r2, [pc, #56] @ ad31c <__cxa_atexit@plt+0xa0ee8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a43bc <__cxa_atexit@plt+0x97f88> │ │ │ │ + ldr r7, [pc, #20] @ ad314 <__cxa_atexit@plt+0xa0ee0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #20 │ │ │ │ - biceq sl, lr, ip, lsl r8 │ │ │ │ + mvneq ip, ip, lsr #21 │ │ │ │ + stlexbeq r1, r0, [lr] │ │ │ │ andeq r0, r0, r0, lsl r3 │ │ │ │ - biceq sl, lr, r0, asr #16 │ │ │ │ - biceq sl, lr, r4, ror #14 │ │ │ │ + strheq r1, [lr, #228] @ 0xe4 │ │ │ │ + ldrdeq r1, [lr, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a4418 <__cxa_atexit@plt+0x97fe4> │ │ │ │ - ldr r2, [pc, #80] @ a4438 <__cxa_atexit@plt+0x98004> │ │ │ │ + bhi ad370 <__cxa_atexit@plt+0xa0f3c> │ │ │ │ + ldr r2, [pc, #80] @ ad390 <__cxa_atexit@plt+0xa0f5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a4420 <__cxa_atexit@plt+0x97fec> │ │ │ │ - ldr r3, [pc, #60] @ a4440 <__cxa_atexit@plt+0x9800c> │ │ │ │ + bhi ad378 <__cxa_atexit@plt+0xa0f44> │ │ │ │ + ldr r3, [pc, #60] @ ad398 <__cxa_atexit@plt+0xa0f64> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a4444 <__cxa_atexit@plt+0x98010> │ │ │ │ + ldr r2, [pc, #56] @ ad39c <__cxa_atexit@plt+0xa0f68> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a443c <__cxa_atexit@plt+0x98008> │ │ │ │ + ldr r7, [pc, #20] @ ad394 <__cxa_atexit@plt+0xa0f60> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #19 │ │ │ │ - biceq sl, lr, ip, lsl #14 │ │ │ │ + mvneq ip, ip, lsr #20 │ │ │ │ + biceq r1, lr, r0, lsl #27 │ │ │ │ @ instruction: 0xffffee44 │ │ │ │ - biceq sl, lr, r0, lsr #15 │ │ │ │ - biceq sl, lr, r4, ror #13 │ │ │ │ + biceq r1, lr, r4, lsl lr │ │ │ │ + biceq r1, lr, r8, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a4498 <__cxa_atexit@plt+0x98064> │ │ │ │ - ldr r2, [pc, #80] @ a44b8 <__cxa_atexit@plt+0x98084> │ │ │ │ + bhi ad3f0 <__cxa_atexit@plt+0xa0fbc> │ │ │ │ + ldr r2, [pc, #80] @ ad410 <__cxa_atexit@plt+0xa0fdc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a44a0 <__cxa_atexit@plt+0x9806c> │ │ │ │ - ldr r3, [pc, #60] @ a44c0 <__cxa_atexit@plt+0x9808c> │ │ │ │ + bhi ad3f8 <__cxa_atexit@plt+0xa0fc4> │ │ │ │ + ldr r3, [pc, #60] @ ad418 <__cxa_atexit@plt+0xa0fe4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a44c4 <__cxa_atexit@plt+0x98090> │ │ │ │ + ldr r2, [pc, #56] @ ad41c <__cxa_atexit@plt+0xa0fe8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a44bc <__cxa_atexit@plt+0x98088> │ │ │ │ + ldr r7, [pc, #20] @ ad414 <__cxa_atexit@plt+0xa0fe0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #18 │ │ │ │ - biceq sl, lr, ip, lsl #13 │ │ │ │ + mvneq ip, ip, lsr #19 │ │ │ │ + biceq r1, lr, r0, lsl #26 │ │ │ │ @ instruction: 0xffffedc4 │ │ │ │ - biceq sl, lr, r0, lsr #14 │ │ │ │ - biceq sl, lr, r0, ror #12 │ │ │ │ + @ instruction: 0x01ce1d94 │ │ │ │ + ldrdeq r1, [lr, #196] @ 0xc4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #120 @ 0x78 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a45ec <__cxa_atexit@plt+0x981b8> │ │ │ │ - ldr r1, [pc, #272] @ a4604 <__cxa_atexit@plt+0x981d0> │ │ │ │ + bcc ad544 <__cxa_atexit@plt+0xa1110> │ │ │ │ + ldr r1, [pc, #272] @ ad55c <__cxa_atexit@plt+0xa1128> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #268] @ a4608 <__cxa_atexit@plt+0x981d4> │ │ │ │ + ldr r0, [pc, #268] @ ad560 <__cxa_atexit@plt+0xa112c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r7, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r7, #112] @ 0x70 │ │ │ │ str r1, [r7, #116] @ 0x74 │ │ │ │ sub lr, r6, #54 @ 0x36 │ │ │ │ sub ip, r6, #31 │ │ │ │ sub r3, r6, #90 @ 0x5a │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ str fp, [sp, #8] │ │ │ │ - ldr fp, [pc, #228] @ a460c <__cxa_atexit@plt+0x981d8> │ │ │ │ + ldr fp, [pc, #228] @ ad564 <__cxa_atexit@plt+0xa1130> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ add r0, fp, #1 │ │ │ │ str r0, [sp] │ │ │ │ - ldr r1, [pc, #216] @ a4610 <__cxa_atexit@plt+0x981dc> │ │ │ │ + ldr r1, [pc, #216] @ ad568 <__cxa_atexit@plt+0xa1134> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r4, [sp, #4] │ │ │ │ sub fp, r6, #103 @ 0x67 │ │ │ │ mov r0, sl │ │ │ │ mov sl, r7 │ │ │ │ - ldr r4, [pc, #196] @ a4614 <__cxa_atexit@plt+0x981e0> │ │ │ │ + ldr r4, [pc, #196] @ ad56c <__cxa_atexit@plt+0xa1138> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [sl, #72]! @ 0x48 │ │ │ │ str r8, [r7, #80] @ 0x50 │ │ │ │ str r1, [r7, #84] @ 0x54 │ │ │ │ - ldr r4, [pc, #180] @ a4618 <__cxa_atexit@plt+0x981e4> │ │ │ │ + ldr r4, [pc, #180] @ ad570 <__cxa_atexit@plt+0xa113c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #88] @ 0x58 │ │ │ │ str sl, [r7, #92] @ 0x5c │ │ │ │ - ldr r8, [pc, #168] @ a461c <__cxa_atexit@plt+0x981e8> │ │ │ │ + ldr r8, [pc, #168] @ ad574 <__cxa_atexit@plt+0xa1140> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r4, r7, #96 @ 0x60 │ │ │ │ stm r4, {r8, ip, lr} │ │ │ │ - ldr r4, [pc, #156] @ a4620 <__cxa_atexit@plt+0x981ec> │ │ │ │ + ldr r4, [pc, #156] @ ad578 <__cxa_atexit@plt+0xa1144> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r7, #108] @ 0x6c │ │ │ │ mov lr, r7 │ │ │ │ - ldr r4, [pc, #144] @ a4624 <__cxa_atexit@plt+0x981f0> │ │ │ │ + ldr r4, [pc, #144] @ ad57c <__cxa_atexit@plt+0xa1148> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [lr, #36]! @ 0x24 │ │ │ │ str r9, [r7, #44] @ 0x2c │ │ │ │ str r1, [r7, #48] @ 0x30 │ │ │ │ - ldr r4, [pc, #128] @ a4628 <__cxa_atexit@plt+0x981f4> │ │ │ │ + ldr r4, [pc, #128] @ ad580 <__cxa_atexit@plt+0xa114c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #52] @ 0x34 │ │ │ │ str lr, [r7, #56] @ 0x38 │ │ │ │ str r8, [r7, #60] @ 0x3c │ │ │ │ str r2, [r7, #64] @ 0x40 │ │ │ │ str r3, [r7, #68] @ 0x44 │ │ │ │ str r0, [r7, #8] │ │ │ │ str r1, [r7, #12] │ │ │ │ - ldr r3, [pc, #96] @ a462c <__cxa_atexit@plt+0x981f8> │ │ │ │ + ldr r3, [pc, #96] @ ad584 <__cxa_atexit@plt+0xa1150> │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r7, #16 │ │ │ │ stm lr, {r3, r7, r8, fp} │ │ │ │ ldr r4, [sp] │ │ │ │ str r4, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ ldmib sp, {r4, fp} │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a4630 <__cxa_atexit@plt+0x981fc> │ │ │ │ + ldr r7, [pc, #60] @ ad588 <__cxa_atexit@plt+0xa1154> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #120 @ 0x78 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ - biceq sl, lr, r4, lsl #6 │ │ │ │ - mvneq r5, r0, asr #16 │ │ │ │ - mvneq r5, ip, ror #16 │ │ │ │ + biceq r1, lr, r8, ror r9 │ │ │ │ + mvneq ip, r0, ror #17 │ │ │ │ + mvneq ip, ip, lsl #18 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - biceq sl, lr, r8, lsl #5 │ │ │ │ - mvneq r5, r8, lsr #16 │ │ │ │ - mvneq r5, r4, lsl #23 │ │ │ │ + strdeq r1, [lr, #140] @ 0x8c │ │ │ │ + mvneq ip, r8, asr #17 │ │ │ │ + mvneq ip, r0, asr ip │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ - biceq sl, lr, r0, lsr r2 │ │ │ │ - strdeq sl, [lr, #24] │ │ │ │ - biceq sl, lr, r8, asr #11 │ │ │ │ - strdeq sl, [lr, #68] @ 0x44 │ │ │ │ + biceq r1, lr, r4, lsr #17 │ │ │ │ + biceq r1, lr, ip, ror #16 │ │ │ │ + biceq r1, lr, ip, lsr ip │ │ │ │ + biceq r1, lr, r8, ror #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a4670 <__cxa_atexit@plt+0x9823c> │ │ │ │ - ldr r3, [pc, #40] @ a4684 <__cxa_atexit@plt+0x98250> │ │ │ │ + bhi ad5c8 <__cxa_atexit@plt+0xa1194> │ │ │ │ + ldr r3, [pc, #40] @ ad5dc <__cxa_atexit@plt+0xa11a8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ a4688 <__cxa_atexit@plt+0x98254> │ │ │ │ + ldr r2, [pc, #36] @ ad5e0 <__cxa_atexit@plt+0xa11ac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ a468c <__cxa_atexit@plt+0x98258> │ │ │ │ + ldr r7, [pc, #20] @ ad5e4 <__cxa_atexit@plt+0xa11b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq sl, lr, r8, ror #10 │ │ │ │ - biceq sl, lr, ip, asr #10 │ │ │ │ + ldrdeq r1, [lr, #188] @ 0xbc │ │ │ │ + biceq r1, lr, r0, asr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a46b4 <__cxa_atexit@plt+0x98280> │ │ │ │ + ldr r3, [pc, #20] @ ad60c <__cxa_atexit@plt+0xa11d8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a4704 <__cxa_atexit@plt+0x982d0> │ │ │ │ + ldr r2, [pc, #60] @ ad65c <__cxa_atexit@plt+0xa1228> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a46f0 <__cxa_atexit@plt+0x982bc> │ │ │ │ + bhi ad648 <__cxa_atexit@plt+0xa1214> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b a2c6c <__cxa_atexit@plt+0x96838> │ │ │ │ - ldr r7, [pc, #16] @ a4708 <__cxa_atexit@plt+0x982d4> │ │ │ │ + b abbc4 <__cxa_atexit@plt+0x9f790> │ │ │ │ + ldr r7, [pc, #16] @ ad660 <__cxa_atexit@plt+0xa122c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq sl, lr, r0, lsr #8 │ │ │ │ + @ instruction: 0x01ce1a94 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a4730 <__cxa_atexit@plt+0x982fc> │ │ │ │ + ldr r3, [pc, #20] @ ad688 <__cxa_atexit@plt+0xa1254> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a47bc <__cxa_atexit@plt+0x98388> │ │ │ │ + bcc ad714 <__cxa_atexit@plt+0xa12e0> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a4788 <__cxa_atexit@plt+0x98354> │ │ │ │ + bne ad6e0 <__cxa_atexit@plt+0xa12ac> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a47a4 <__cxa_atexit@plt+0x98370> │ │ │ │ + bne ad6fc <__cxa_atexit@plt+0xa12c8> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a47c8 <__cxa_atexit@plt+0x98394> │ │ │ │ + ldr r2, [pc, #76] @ ad720 <__cxa_atexit@plt+0xa12ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a47cc <__cxa_atexit@plt+0x98398> │ │ │ │ + ldr r7, [pc, #60] @ ad724 <__cxa_atexit@plt+0xa12f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a47d0 <__cxa_atexit@plt+0x9839c> │ │ │ │ + ldr r7, [pc, #36] @ ad728 <__cxa_atexit@plt+0xa12f4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r5, r4, lsl #19 │ │ │ │ - mvneq r5, r4, ror r9 │ │ │ │ - biceq r9, lr, ip, asr #28 │ │ │ │ - biceq sl, lr, r8, asr r3 │ │ │ │ + mvneq ip, r0, asr sl │ │ │ │ + mvneq ip, r0, asr #20 │ │ │ │ + biceq r1, lr, r0, asr #9 │ │ │ │ + biceq r1, lr, ip, asr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a4824 <__cxa_atexit@plt+0x983f0> │ │ │ │ - ldr r2, [pc, #80] @ a4844 <__cxa_atexit@plt+0x98410> │ │ │ │ + bhi ad77c <__cxa_atexit@plt+0xa1348> │ │ │ │ + ldr r2, [pc, #80] @ ad79c <__cxa_atexit@plt+0xa1368> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a482c <__cxa_atexit@plt+0x983f8> │ │ │ │ - ldr r3, [pc, #60] @ a484c <__cxa_atexit@plt+0x98418> │ │ │ │ + bhi ad784 <__cxa_atexit@plt+0xa1350> │ │ │ │ + ldr r3, [pc, #60] @ ad7a4 <__cxa_atexit@plt+0xa1370> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a4850 <__cxa_atexit@plt+0x9841c> │ │ │ │ + ldr r2, [pc, #56] @ ad7a8 <__cxa_atexit@plt+0xa1374> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a4848 <__cxa_atexit@plt+0x98414> │ │ │ │ + ldr r7, [pc, #20] @ ad7a0 <__cxa_atexit@plt+0xa136c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsl #11 │ │ │ │ - biceq sl, lr, r0, lsl #6 │ │ │ │ + mvneq ip, r0, lsr #12 │ │ │ │ + biceq r1, lr, r4, ror r9 │ │ │ │ @ instruction: 0xffffea38 │ │ │ │ - @ instruction: 0x01cea394 │ │ │ │ + biceq r1, lr, r8, lsl #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a48a0 <__cxa_atexit@plt+0x9846c> │ │ │ │ - ldr r2, [pc, #80] @ a48c0 <__cxa_atexit@plt+0x9848c> │ │ │ │ + bhi ad7f8 <__cxa_atexit@plt+0xa13c4> │ │ │ │ + ldr r2, [pc, #80] @ ad818 <__cxa_atexit@plt+0xa13e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a48a8 <__cxa_atexit@plt+0x98474> │ │ │ │ - ldr r3, [pc, #60] @ a48c8 <__cxa_atexit@plt+0x98494> │ │ │ │ + bhi ad800 <__cxa_atexit@plt+0xa13cc> │ │ │ │ + ldr r3, [pc, #60] @ ad820 <__cxa_atexit@plt+0xa13ec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a48cc <__cxa_atexit@plt+0x98498> │ │ │ │ + ldr r2, [pc, #56] @ ad824 <__cxa_atexit@plt+0xa13f0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a48c4 <__cxa_atexit@plt+0x98490> │ │ │ │ + ldr r7, [pc, #20] @ ad81c <__cxa_atexit@plt+0xa13e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, lsl #10 │ │ │ │ - biceq r9, lr, r4, asr sp │ │ │ │ + mvneq ip, r4, lsr #11 │ │ │ │ + biceq r1, lr, r8, asr #7 │ │ │ │ @ instruction: 0xffffb2a0 │ │ │ │ - biceq r9, lr, ip, lsr sp │ │ │ │ - biceq sl, lr, r8, asr r2 │ │ │ │ + strheq r1, [lr, #48] @ 0x30 │ │ │ │ + biceq r1, lr, ip, asr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a49e0 <__cxa_atexit@plt+0x985ac> │ │ │ │ - ldr r7, [pc, #276] @ a4a08 <__cxa_atexit@plt+0x985d4> │ │ │ │ + bhi ad938 <__cxa_atexit@plt+0xa1504> │ │ │ │ + ldr r7, [pc, #276] @ ad960 <__cxa_atexit@plt+0xa152c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq a49d0 <__cxa_atexit@plt+0x9859c> │ │ │ │ + beq ad928 <__cxa_atexit@plt+0xa14f4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #84 @ 0x54 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc a49f0 <__cxa_atexit@plt+0x985bc> │ │ │ │ - ldr r7, [pc, #248] @ a4a10 <__cxa_atexit@plt+0x985dc> │ │ │ │ + bcc ad948 <__cxa_atexit@plt+0xa1514> │ │ │ │ + ldr r7, [pc, #248] @ ad968 <__cxa_atexit@plt+0xa1534> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #244] @ a4a14 <__cxa_atexit@plt+0x985e0> │ │ │ │ + ldr r3, [pc, #244] @ ad96c <__cxa_atexit@plt+0xa1538> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr sl, [r8, #7] │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r2, #18 │ │ │ │ str r3, [r6, #76] @ 0x4c │ │ │ │ str r7, [r6, #80] @ 0x50 │ │ │ │ sub r7, r2, #54 @ 0x36 │ │ │ │ sub r3, r2, #31 │ │ │ │ - ldr r8, [pc, #208] @ a4a18 <__cxa_atexit@plt+0x985e4> │ │ │ │ + ldr r8, [pc, #208] @ ad970 <__cxa_atexit@plt+0xa153c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r8, r8, #1 │ │ │ │ - ldr r9, [pc, #200] @ a4a1c <__cxa_atexit@plt+0x985e8> │ │ │ │ + ldr r9, [pc, #200] @ ad974 <__cxa_atexit@plt+0xa1540> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r0, r2, #67 @ 0x43 │ │ │ │ mov lr, r6 │ │ │ │ - ldr ip, [pc, #188] @ a4a20 <__cxa_atexit@plt+0x985ec> │ │ │ │ + ldr ip, [pc, #188] @ ad978 <__cxa_atexit@plt+0xa1544> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #36]! @ 0x24 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r9, [r6, #48] @ 0x30 │ │ │ │ - ldr r1, [pc, #172] @ a4a24 <__cxa_atexit@plt+0x985f0> │ │ │ │ + ldr r1, [pc, #172] @ ad97c <__cxa_atexit@plt+0xa1548> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r6, #52] @ 0x34 │ │ │ │ str lr, [r6, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #160] @ a4a28 <__cxa_atexit@plt+0x985f4> │ │ │ │ + ldr r1, [pc, #160] @ ad980 <__cxa_atexit@plt+0xa154c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add lr, r6, #60 @ 0x3c │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ - ldr r7, [pc, #148] @ a4a2c <__cxa_atexit@plt+0x985f8> │ │ │ │ + ldr r7, [pc, #148] @ ad984 <__cxa_atexit@plt+0xa1550> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #72] @ 0x48 │ │ │ │ str sl, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ - ldr r7, [pc, #132] @ a4a30 <__cxa_atexit@plt+0x985fc> │ │ │ │ + ldr r7, [pc, #132] @ ad988 <__cxa_atexit@plt+0xa1554> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ sub r7, r2, #7 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a4a0c <__cxa_atexit@plt+0x985d8> │ │ │ │ + ldr r7, [pc, #36] @ ad964 <__cxa_atexit@plt+0xa1530> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #84 @ 0x54 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - biceq sl, lr, r4, ror #3 │ │ │ │ + biceq r1, lr, r8, asr r8 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - biceq r9, lr, r8, asr #27 │ │ │ │ - mvneq r5, r0, lsr #8 │ │ │ │ - mvneq r5, r0, asr r4 │ │ │ │ + biceq r1, lr, ip, lsr r4 │ │ │ │ + mvneq ip, r0, asr #9 │ │ │ │ + strdeq ip, [r3, #64]! @ 0x40 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - biceq r9, lr, ip, asr sp │ │ │ │ - mvneq r5, r4, lsl r4 │ │ │ │ - mvneq r5, r0, ror r7 │ │ │ │ - biceq r9, lr, r4, lsl sp │ │ │ │ - strdeq sl, [lr, #8] │ │ │ │ + ldrdeq r1, [lr, #48] @ 0x30 │ │ │ │ + strheq ip, [r3, #68]! @ 0x44 │ │ │ │ + mvneq ip, ip, lsr r8 │ │ │ │ + biceq r1, lr, r8, lsl #7 │ │ │ │ + biceq r1, lr, ip, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov sl, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #84 @ 0x54 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a4b1c <__cxa_atexit@plt+0x986e8> │ │ │ │ - ldr r1, [pc, #204] @ a4b2c <__cxa_atexit@plt+0x986f8> │ │ │ │ + bcc ada74 <__cxa_atexit@plt+0xa1640> │ │ │ │ + ldr r1, [pc, #204] @ ada84 <__cxa_atexit@plt+0xa1650> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #200] @ a4b30 <__cxa_atexit@plt+0x986fc> │ │ │ │ + ldr r0, [pc, #200] @ ada88 <__cxa_atexit@plt+0xa1654> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r4, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub r1, r6, #18 │ │ │ │ str r0, [r3, #76] @ 0x4c │ │ │ │ str r1, [r3, #80] @ 0x50 │ │ │ │ sub r1, r6, #54 @ 0x36 │ │ │ │ sub r0, r6, #31 │ │ │ │ - ldr r9, [pc, #164] @ a4b34 <__cxa_atexit@plt+0x98700> │ │ │ │ + ldr r9, [pc, #164] @ ada8c <__cxa_atexit@plt+0xa1658> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r8, [pc, #160] @ a4b38 <__cxa_atexit@plt+0x98704> │ │ │ │ + ldr r8, [pc, #160] @ ada90 <__cxa_atexit@plt+0xa165c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r8, r8, #1 │ │ │ │ sub r2, r6, #67 @ 0x43 │ │ │ │ mov lr, r3 │ │ │ │ - ldr ip, [pc, #144] @ a4b3c <__cxa_atexit@plt+0x98708> │ │ │ │ + ldr ip, [pc, #144] @ ada94 <__cxa_atexit@plt+0xa1660> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #36]! @ 0x24 │ │ │ │ str r4, [r3, #44] @ 0x2c │ │ │ │ str r9, [r3, #48] @ 0x30 │ │ │ │ - ldr r4, [pc, #128] @ a4b40 <__cxa_atexit@plt+0x9870c> │ │ │ │ + ldr r4, [pc, #128] @ ada98 <__cxa_atexit@plt+0xa1664> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r3, #52] @ 0x34 │ │ │ │ str lr, [r3, #56] @ 0x38 │ │ │ │ - ldr lr, [pc, #116] @ a4b44 <__cxa_atexit@plt+0x98710> │ │ │ │ + ldr lr, [pc, #116] @ ada9c <__cxa_atexit@plt+0xa1668> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r3, #60] @ 0x3c │ │ │ │ str r0, [r3, #64] @ 0x40 │ │ │ │ str r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r4, [pc, #100] @ a4b48 <__cxa_atexit@plt+0x98714> │ │ │ │ + ldr r4, [pc, #100] @ adaa0 <__cxa_atexit@plt+0xa166c> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r3, #72] @ 0x48 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ - ldr r7, [pc, #84] @ a4b4c <__cxa_atexit@plt+0x98718> │ │ │ │ + ldr r7, [pc, #84] @ adaa4 <__cxa_atexit@plt+0xa1670> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ @@ -156092,321 +165266,321 @@ │ │ │ │ mov r4, sl │ │ │ │ bx r0 │ │ │ │ mov r4, #84 @ 0x54 │ │ │ │ str r4, [sl, #828] @ 0x33c │ │ │ │ mov r4, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - biceq r9, lr, r0, lsl #25 │ │ │ │ - mvneq r5, r4, lsl r3 │ │ │ │ - ldrdeq r5, [r4, #32]! │ │ │ │ + strdeq r1, [lr, #36] @ 0x24 │ │ │ │ + strheq ip, [r3, #52]! @ 0x34 │ │ │ │ + mvneq ip, r0, ror r3 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ - biceq r9, lr, r4, lsl ip │ │ │ │ - mvneq r5, ip, asr #5 │ │ │ │ - mvneq r5, r4, lsr #12 │ │ │ │ - biceq r9, lr, r8, asr #23 │ │ │ │ + biceq r1, lr, r8, lsl #5 │ │ │ │ + mvneq ip, ip, ror #6 │ │ │ │ + strdeq ip, [r3, #96]! @ 0x60 │ │ │ │ + biceq r1, lr, ip, lsr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a4bb0 <__cxa_atexit@plt+0x9877c> │ │ │ │ - ldr r2, [pc, #92] @ a4bcc <__cxa_atexit@plt+0x98798> │ │ │ │ + bhi adb08 <__cxa_atexit@plt+0xa16d4> │ │ │ │ + ldr r2, [pc, #92] @ adb24 <__cxa_atexit@plt+0xa16f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a4bbc <__cxa_atexit@plt+0x98788> │ │ │ │ - ldr r3, [pc, #68] @ a4bd0 <__cxa_atexit@plt+0x9879c> │ │ │ │ + bhi adb14 <__cxa_atexit@plt+0xa16e0> │ │ │ │ + ldr r3, [pc, #68] @ adb28 <__cxa_atexit@plt+0xa16f4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a4ba0 <__cxa_atexit@plt+0x9876c> │ │ │ │ + beq adaf8 <__cxa_atexit@plt+0xa16c4> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a4bd4 <__cxa_atexit@plt+0x987a0> │ │ │ │ + ldr r7, [pc, #16] @ adb2c <__cxa_atexit@plt+0xa16f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, lsl #4 │ │ │ │ + mvneq ip, r4, lsr #5 │ │ │ │ @ instruction: 0xffffa618 │ │ │ │ - biceq r9, lr, r4, lsl #17 │ │ │ │ + strdeq r0, [lr, #232] @ 0xe8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #16 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi a4c28 <__cxa_atexit@plt+0x987f4> │ │ │ │ + bhi adb80 <__cxa_atexit@plt+0xa174c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a4c30 <__cxa_atexit@plt+0x987fc> │ │ │ │ - ldr r2, [pc, #64] @ a4c4c <__cxa_atexit@plt+0x98818> │ │ │ │ + bcc adb88 <__cxa_atexit@plt+0xa1754> │ │ │ │ + ldr r2, [pc, #64] @ adba4 <__cxa_atexit@plt+0xa1770> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ a4c50 <__cxa_atexit@plt+0x9881c> │ │ │ │ + ldr r1, [pc, #60] @ adba8 <__cxa_atexit@plt+0xa1774> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, r3 │ │ │ │ - b a4c38 <__cxa_atexit@plt+0x98804> │ │ │ │ + b adb90 <__cxa_atexit@plt+0xa175c> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ a4c48 <__cxa_atexit@plt+0x98814> │ │ │ │ + ldr r7, [pc, #8] @ adba0 <__cxa_atexit@plt+0xa176c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strexbeq r9, r4, [lr] │ │ │ │ + biceq r1, lr, r8, lsl #12 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a4c78 <__cxa_atexit@plt+0x98844> │ │ │ │ + ldr r3, [pc, #20] @ adbd0 <__cxa_atexit@plt+0xa179c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #60] @ a4cc8 <__cxa_atexit@plt+0x98894> │ │ │ │ + ldr r2, [pc, #60] @ adc20 <__cxa_atexit@plt+0xa17ec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a4cb4 <__cxa_atexit@plt+0x98880> │ │ │ │ + bhi adc0c <__cxa_atexit@plt+0xa17d8> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 9f85c <__cxa_atexit@plt+0x93428> │ │ │ │ - ldr r7, [pc, #16] @ a4ccc <__cxa_atexit@plt+0x98898> │ │ │ │ + b a87b4 <__cxa_atexit@plt+0x9c380> │ │ │ │ + ldr r7, [pc, #16] @ adc24 <__cxa_atexit@plt+0xa17f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r9, lr, r8, lsr r9 │ │ │ │ + biceq r0, lr, ip, lsr #31 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ a4cf4 <__cxa_atexit@plt+0x988c0> │ │ │ │ + ldr r3, [pc, #20] @ adc4c <__cxa_atexit@plt+0xa1818> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a4d80 <__cxa_atexit@plt+0x9894c> │ │ │ │ + bcc adcd8 <__cxa_atexit@plt+0xa18a4> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r1, r7 │ │ │ │ - bne a4d4c <__cxa_atexit@plt+0x98918> │ │ │ │ + bne adca4 <__cxa_atexit@plt+0xa1870> │ │ │ │ and r7, r2, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a4d68 <__cxa_atexit@plt+0x98934> │ │ │ │ + bne adcc0 <__cxa_atexit@plt+0xa188c> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ - ldr r2, [pc, #76] @ a4d8c <__cxa_atexit@plt+0x98958> │ │ │ │ + ldr r2, [pc, #76] @ adce4 <__cxa_atexit@plt+0xa18b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a4d90 <__cxa_atexit@plt+0x9895c> │ │ │ │ + ldr r7, [pc, #60] @ adce8 <__cxa_atexit@plt+0xa18b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a4d94 <__cxa_atexit@plt+0x98960> │ │ │ │ + ldr r7, [pc, #36] @ adcec <__cxa_atexit@plt+0xa18b8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r5, r0, asr #7 │ │ │ │ - strheq r5, [r4, #48]! @ 0x30 │ │ │ │ - biceq r9, lr, r8, lsl #17 │ │ │ │ + mvneq ip, ip, lsl #9 │ │ │ │ + mvneq ip, ip, ror r4 │ │ │ │ + strdeq r0, [lr, #236] @ 0xec │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a4e0c <__cxa_atexit@plt+0x989d8> │ │ │ │ + bhi add64 <__cxa_atexit@plt+0xa1930> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a4e28 <__cxa_atexit@plt+0x989f4> │ │ │ │ + ldr r1, [pc, #104] @ add80 <__cxa_atexit@plt+0xa194c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a4e2c <__cxa_atexit@plt+0x989f8> │ │ │ │ + ldr r0, [pc, #100] @ add84 <__cxa_atexit@plt+0xa1950> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a4e18 <__cxa_atexit@plt+0x989e4> │ │ │ │ - ldr r3, [pc, #72] @ a4e30 <__cxa_atexit@plt+0x989fc> │ │ │ │ + bhi add70 <__cxa_atexit@plt+0xa193c> │ │ │ │ + ldr r3, [pc, #72] @ add88 <__cxa_atexit@plt+0xa1954> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a4dfc <__cxa_atexit@plt+0x989c8> │ │ │ │ + beq add54 <__cxa_atexit@plt+0xa1920> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a4e34 <__cxa_atexit@plt+0x98a00> │ │ │ │ + ldr r7, [pc, #20] @ add8c <__cxa_atexit@plt+0xa1958> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r4, [r4, #244]! @ 0xf4 │ │ │ │ - strexheq r4, r8, [r4] │ │ │ │ + mvneq ip, r4, asr r0 │ │ │ │ + mvneq ip, r8, lsr r0 │ │ │ │ @ instruction: 0xffffa3bc │ │ │ │ - biceq r9, lr, r8, lsr #12 │ │ │ │ + @ instruction: 0x01ce0c9c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a4eac <__cxa_atexit@plt+0x98a78> │ │ │ │ + bhi ade04 <__cxa_atexit@plt+0xa19d0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a4ec8 <__cxa_atexit@plt+0x98a94> │ │ │ │ + ldr r1, [pc, #104] @ ade20 <__cxa_atexit@plt+0xa19ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a4ecc <__cxa_atexit@plt+0x98a98> │ │ │ │ + ldr r0, [pc, #100] @ ade24 <__cxa_atexit@plt+0xa19f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a4eb8 <__cxa_atexit@plt+0x98a84> │ │ │ │ - ldr r3, [pc, #72] @ a4ed0 <__cxa_atexit@plt+0x98a9c> │ │ │ │ + bhi ade10 <__cxa_atexit@plt+0xa19dc> │ │ │ │ + ldr r3, [pc, #72] @ ade28 <__cxa_atexit@plt+0xa19f4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a4e9c <__cxa_atexit@plt+0x98a68> │ │ │ │ + beq addf4 <__cxa_atexit@plt+0xa19c0> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a4ed4 <__cxa_atexit@plt+0x98aa0> │ │ │ │ + ldr r7, [pc, #20] @ ade2c <__cxa_atexit@plt+0xa19f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, lsl pc │ │ │ │ - strdeq r4, [r4, #232]! @ 0xe8 │ │ │ │ + strheq fp, [r3, #244]! @ 0xf4 │ │ │ │ + strexheq fp, r8, [r3] │ │ │ │ @ instruction: 0xffffa31c │ │ │ │ - biceq r9, lr, r8, lsl #11 │ │ │ │ - strheq r9, [lr, #168] @ 0xa8 │ │ │ │ + strdeq r0, [lr, #188] @ 0xbc │ │ │ │ + biceq r1, lr, ip, lsr #2 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a4f20 <__cxa_atexit@plt+0x98aec> │ │ │ │ - ldr r7, [pc, #52] @ a4f34 <__cxa_atexit@plt+0x98b00> │ │ │ │ + bhi ade78 <__cxa_atexit@plt+0xa1a44> │ │ │ │ + ldr r7, [pc, #52] @ ade8c <__cxa_atexit@plt+0xa1a58> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq a4f14 <__cxa_atexit@plt+0x98ae0> │ │ │ │ + beq ade6c <__cxa_atexit@plt+0xa1a38> │ │ │ │ mov r7, sl │ │ │ │ - b a4f48 <__cxa_atexit@plt+0x98b14> │ │ │ │ + b adea0 <__cxa_atexit@plt+0xa1a6c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a4f38 <__cxa_atexit@plt+0x98b04> │ │ │ │ + ldr r7, [pc, #16] @ ade90 <__cxa_atexit@plt+0xa1a5c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strheq r9, [lr, #192] @ 0xc0 │ │ │ │ - biceq r9, lr, r8, asr sl │ │ │ │ + biceq r1, lr, r4, lsr #6 │ │ │ │ + biceq r1, lr, ip, asr #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #52 @ 0x34 │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne a4f98 <__cxa_atexit@plt+0x98b64> │ │ │ │ + bne adef0 <__cxa_atexit@plt+0xa1abc> │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a5028 <__cxa_atexit@plt+0x98bf4> │ │ │ │ - ldr r2, [pc, #224] @ a5050 <__cxa_atexit@plt+0x98c1c> │ │ │ │ + bcc adf80 <__cxa_atexit@plt+0xa1b4c> │ │ │ │ + ldr r2, [pc, #224] @ adfa8 <__cxa_atexit@plt+0xa1b74> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #220] @ a5054 <__cxa_atexit@plt+0x98c20> │ │ │ │ + ldr r8, [pc, #220] @ adfac <__cxa_atexit@plt+0xa1b78> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #216] @ a5058 <__cxa_atexit@plt+0x98c24> │ │ │ │ + ldr lr, [pc, #216] @ adfb0 <__cxa_atexit@plt+0xa1b7c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - b a4fcc <__cxa_atexit@plt+0x98b98> │ │ │ │ + b adf24 <__cxa_atexit@plt+0xa1af0> │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a5028 <__cxa_atexit@plt+0x98bf4> │ │ │ │ - ldr r2, [pc, #140] @ a5034 <__cxa_atexit@plt+0x98c00> │ │ │ │ + bcc adf80 <__cxa_atexit@plt+0xa1b4c> │ │ │ │ + ldr r2, [pc, #140] @ adf8c <__cxa_atexit@plt+0xa1b58> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #136] @ a5038 <__cxa_atexit@plt+0x98c04> │ │ │ │ + ldr r8, [pc, #136] @ adf90 <__cxa_atexit@plt+0xa1b5c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #132] @ a503c <__cxa_atexit@plt+0x98c08> │ │ │ │ + ldr lr, [pc, #132] @ adf94 <__cxa_atexit@plt+0xa1b60> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #18 │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr r0, [pc, #108] @ a5040 <__cxa_atexit@plt+0x98c0c> │ │ │ │ + ldr r0, [pc, #108] @ adf98 <__cxa_atexit@plt+0xa1b64> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r8, [r3, #44] @ 0x2c │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #92] @ a5044 <__cxa_atexit@plt+0x98c10> │ │ │ │ + ldr r0, [pc, #92] @ adf9c <__cxa_atexit@plt+0xa1b68> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r6, #31 │ │ │ │ - ldr r8, [pc, #80] @ a5048 <__cxa_atexit@plt+0x98c14> │ │ │ │ + ldr r8, [pc, #80] @ adfa0 <__cxa_atexit@plt+0xa1b6c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #76] @ a504c <__cxa_atexit@plt+0x98c18> │ │ │ │ + ldr r9, [pc, #76] @ adfa4 <__cxa_atexit@plt+0xa1b70> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r9, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ @@ -156414,105 +165588,105 @@ │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ - strheq r9, [lr, #96] @ 0x60 │ │ │ │ - @ instruction: 0x01ce9694 │ │ │ │ - mvneq r5, r4, lsr r1 │ │ │ │ - mvneq r4, r0, lsl #27 │ │ │ │ - mvneq r4, r4, lsr #27 │ │ │ │ - mvneq r4, r4, lsr #27 │ │ │ │ + biceq r0, lr, r4, lsr #26 │ │ │ │ + biceq r0, lr, r8, lsl #26 │ │ │ │ + mvneq ip, r0, lsl #4 │ │ │ │ + mvneq fp, r0, lsr #28 │ │ │ │ + mvneq fp, r4, asr #28 │ │ │ │ + mvneq fp, r4, asr #28 │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ - biceq r9, lr, r0, asr #13 │ │ │ │ - biceq r9, lr, r4, lsr #13 │ │ │ │ + biceq r0, lr, r4, lsr sp │ │ │ │ + biceq r0, lr, r8, lsl sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a50bc <__cxa_atexit@plt+0x98c88> │ │ │ │ - ldr r2, [pc, #92] @ a50d8 <__cxa_atexit@plt+0x98ca4> │ │ │ │ + bhi ae014 <__cxa_atexit@plt+0xa1be0> │ │ │ │ + ldr r2, [pc, #92] @ ae030 <__cxa_atexit@plt+0xa1bfc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a50c8 <__cxa_atexit@plt+0x98c94> │ │ │ │ - ldr r3, [pc, #68] @ a50dc <__cxa_atexit@plt+0x98ca8> │ │ │ │ + bhi ae020 <__cxa_atexit@plt+0xa1bec> │ │ │ │ + ldr r3, [pc, #68] @ ae034 <__cxa_atexit@plt+0xa1c00> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a50ac <__cxa_atexit@plt+0x98c78> │ │ │ │ + beq ae004 <__cxa_atexit@plt+0xa1bd0> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a50e0 <__cxa_atexit@plt+0x98cac> │ │ │ │ + ldr r7, [pc, #16] @ ae038 <__cxa_atexit@plt+0xa1c04> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strdeq r4, [r4, #200]! @ 0xc8 │ │ │ │ + @ instruction: 0x01e3bd98 │ │ │ │ @ instruction: 0xffffa17c │ │ │ │ - biceq r9, lr, ip, ror r3 │ │ │ │ + strdeq r0, [lr, #144] @ 0x90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a5148 <__cxa_atexit@plt+0x98d14> │ │ │ │ - ldr r2, [pc, #96] @ a5164 <__cxa_atexit@plt+0x98d30> │ │ │ │ + bhi ae0a0 <__cxa_atexit@plt+0xa1c6c> │ │ │ │ + ldr r2, [pc, #96] @ ae0bc <__cxa_atexit@plt+0xa1c88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a5154 <__cxa_atexit@plt+0x98d20> │ │ │ │ - ldr r5, [pc, #72] @ a5168 <__cxa_atexit@plt+0x98d34> │ │ │ │ + bhi ae0ac <__cxa_atexit@plt+0xa1c78> │ │ │ │ + ldr r5, [pc, #72] @ ae0c0 <__cxa_atexit@plt+0xa1c8c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a5138 <__cxa_atexit@plt+0x98d04> │ │ │ │ + beq ae090 <__cxa_atexit@plt+0xa1c5c> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a516c <__cxa_atexit@plt+0x98d38> │ │ │ │ + ldr r7, [pc, #16] @ ae0c4 <__cxa_atexit@plt+0xa1c90> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, ror ip │ │ │ │ + mvneq fp, r0, lsl sp │ │ │ │ @ instruction: 0xffffacc0 │ │ │ │ - biceq r9, lr, r8, lsr #16 │ │ │ │ + stlexbeq r0, ip, [lr] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a51c8 <__cxa_atexit@plt+0x98d94> │ │ │ │ + bhi ae120 <__cxa_atexit@plt+0xa1cec> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a51d4 <__cxa_atexit@plt+0x98da0> │ │ │ │ - ldr r1, [pc, #68] @ a51e4 <__cxa_atexit@plt+0x98db0> │ │ │ │ + bcc ae12c <__cxa_atexit@plt+0xa1cf8> │ │ │ │ + ldr r1, [pc, #68] @ ae13c <__cxa_atexit@plt+0xa1d08> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ a51e8 <__cxa_atexit@plt+0x98db4> │ │ │ │ + ldr r2, [pc, #64] @ ae140 <__cxa_atexit@plt+0xa1d0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -156522,120 +165696,120 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - mvneq r4, ip, asr #23 │ │ │ │ + mvneq fp, ip, ror #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5220 <__cxa_atexit@plt+0x98dec> │ │ │ │ + bhi ae178 <__cxa_atexit@plt+0xa1d44> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ a5228 <__cxa_atexit@plt+0x98df4> │ │ │ │ + ldr r1, [pc, #24] @ ae180 <__cxa_atexit@plt+0xa1d4c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, ror #22 │ │ │ │ + mvneq fp, r4, lsl #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5278 <__cxa_atexit@plt+0x98e44> │ │ │ │ - ldr r2, [pc, #80] @ a5298 <__cxa_atexit@plt+0x98e64> │ │ │ │ + bhi ae1d0 <__cxa_atexit@plt+0xa1d9c> │ │ │ │ + ldr r2, [pc, #80] @ ae1f0 <__cxa_atexit@plt+0xa1dbc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a5280 <__cxa_atexit@plt+0x98e4c> │ │ │ │ - ldr r3, [pc, #60] @ a52a0 <__cxa_atexit@plt+0x98e6c> │ │ │ │ + bhi ae1d8 <__cxa_atexit@plt+0xa1da4> │ │ │ │ + ldr r3, [pc, #60] @ ae1f8 <__cxa_atexit@plt+0xa1dc4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a52a4 <__cxa_atexit@plt+0x98e70> │ │ │ │ + ldr r2, [pc, #56] @ ae1fc <__cxa_atexit@plt+0xa1dc8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a529c <__cxa_atexit@plt+0x98e68> │ │ │ │ + ldr r7, [pc, #20] @ ae1f4 <__cxa_atexit@plt+0xa1dc0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, ip, lsr #22 │ │ │ │ - biceq r9, lr, ip, ror r3 │ │ │ │ + mvneq fp, ip, asr #23 │ │ │ │ + strdeq r0, [lr, #144] @ 0x90 │ │ │ │ @ instruction: 0xffffa8c8 │ │ │ │ - biceq r9, lr, r4, ror #6 │ │ │ │ + ldrdeq r0, [lr, #152] @ 0x98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a531c <__cxa_atexit@plt+0x98ee8> │ │ │ │ + bhi ae274 <__cxa_atexit@plt+0xa1e40> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a5338 <__cxa_atexit@plt+0x98f04> │ │ │ │ + ldr r1, [pc, #104] @ ae290 <__cxa_atexit@plt+0xa1e5c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a533c <__cxa_atexit@plt+0x98f08> │ │ │ │ + ldr r0, [pc, #100] @ ae294 <__cxa_atexit@plt+0xa1e60> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a5328 <__cxa_atexit@plt+0x98ef4> │ │ │ │ - ldr r3, [pc, #72] @ a5340 <__cxa_atexit@plt+0x98f0c> │ │ │ │ + bhi ae280 <__cxa_atexit@plt+0xa1e4c> │ │ │ │ + ldr r3, [pc, #72] @ ae298 <__cxa_atexit@plt+0xa1e64> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a530c <__cxa_atexit@plt+0x98ed8> │ │ │ │ + beq ae264 <__cxa_atexit@plt+0xa1e30> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a5344 <__cxa_atexit@plt+0x98f10> │ │ │ │ + ldr r7, [pc, #20] @ ae29c <__cxa_atexit@plt+0xa1e68> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, lsr #21 │ │ │ │ - mvneq r4, r8, lsl #21 │ │ │ │ + mvneq fp, r4, asr #22 │ │ │ │ + mvneq fp, r8, lsr #22 │ │ │ │ @ instruction: 0xffff9eac │ │ │ │ - biceq r9, lr, r8, lsl r1 │ │ │ │ - biceq r9, lr, r8, asr #12 │ │ │ │ + biceq r0, lr, ip, lsl #15 │ │ │ │ + strheq r0, [lr, #204] @ 0xcc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a53b8 <__cxa_atexit@plt+0x98f84> │ │ │ │ + bhi ae310 <__cxa_atexit@plt+0xa1edc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a53c4 <__cxa_atexit@plt+0x98f90> │ │ │ │ - ldr lr, [pc, #84] @ a53d4 <__cxa_atexit@plt+0x98fa0> │ │ │ │ + bcc ae31c <__cxa_atexit@plt+0xa1ee8> │ │ │ │ + ldr lr, [pc, #84] @ ae32c <__cxa_atexit@plt+0xa1ef8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #68] @ a53d8 <__cxa_atexit@plt+0x98fa4> │ │ │ │ + ldr r1, [pc, #68] @ ae330 <__cxa_atexit@plt+0xa1efc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ @@ -156647,129 +165821,129 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ - strheq r9, [lr, #88] @ 0x58 │ │ │ │ + biceq r0, lr, ip, lsr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a5488 <__cxa_atexit@plt+0x99054> │ │ │ │ + bne ae3e0 <__cxa_atexit@plt+0xa1fac> │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a5510 <__cxa_atexit@plt+0x990dc> │ │ │ │ - ldr r2, [pc, #312] @ a5544 <__cxa_atexit@plt+0x99110> │ │ │ │ + bcc ae468 <__cxa_atexit@plt+0xa2034> │ │ │ │ + ldr r2, [pc, #312] @ ae49c <__cxa_atexit@plt+0xa2068> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #308] @ a5548 <__cxa_atexit@plt+0x99114> │ │ │ │ + ldr r8, [pc, #308] @ ae4a0 <__cxa_atexit@plt+0xa206c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #304] @ a554c <__cxa_atexit@plt+0x99118> │ │ │ │ + ldr lr, [pc, #304] @ ae4a4 <__cxa_atexit@plt+0xa2070> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #280] @ a5550 <__cxa_atexit@plt+0x9911c> │ │ │ │ + ldr r0, [pc, #280] @ ae4a8 <__cxa_atexit@plt+0xa2074> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #264] @ a5554 <__cxa_atexit@plt+0x99120> │ │ │ │ + ldr r0, [pc, #264] @ ae4ac <__cxa_atexit@plt+0xa2078> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #252] @ a5558 <__cxa_atexit@plt+0x99124> │ │ │ │ + ldr r8, [pc, #252] @ ae4b0 <__cxa_atexit@plt+0xa207c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #248] @ a555c <__cxa_atexit@plt+0x99128> │ │ │ │ + ldr r9, [pc, #248] @ ae4b4 <__cxa_atexit@plt+0xa2080> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r7, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r2, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a5518 <__cxa_atexit@plt+0x990e4> │ │ │ │ - ldr r2, [pc, #140] @ a5528 <__cxa_atexit@plt+0x990f4> │ │ │ │ + bcc ae470 <__cxa_atexit@plt+0xa203c> │ │ │ │ + ldr r2, [pc, #140] @ ae480 <__cxa_atexit@plt+0xa204c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ a552c <__cxa_atexit@plt+0x990f8> │ │ │ │ + ldr r1, [pc, #136] @ ae484 <__cxa_atexit@plt+0xa2050> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ a5530 <__cxa_atexit@plt+0x990fc> │ │ │ │ + ldr lr, [pc, #132] @ ae488 <__cxa_atexit@plt+0xa2054> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #104] @ a5534 <__cxa_atexit@plt+0x99100> │ │ │ │ + ldr r8, [pc, #104] @ ae48c <__cxa_atexit@plt+0xa2058> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #100] @ a5538 <__cxa_atexit@plt+0x99104> │ │ │ │ + ldr r2, [pc, #100] @ ae490 <__cxa_atexit@plt+0xa205c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #88] @ a553c <__cxa_atexit@plt+0x99108> │ │ │ │ + ldr r9, [pc, #88] @ ae494 <__cxa_atexit@plt+0xa2060> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #84] @ a5540 <__cxa_atexit@plt+0x9910c> │ │ │ │ + ldr sl, [pc, #84] @ ae498 <__cxa_atexit@plt+0xa2064> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ - b a551c <__cxa_atexit@plt+0x990e8> │ │ │ │ + b ae474 <__cxa_atexit@plt+0xa2040> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd94 │ │ │ │ - strheq r9, [lr, #28] │ │ │ │ - biceq r9, lr, r0, lsr #3 │ │ │ │ - mvneq r4, ip, lsr ip │ │ │ │ - @ instruction: 0x01e44894 │ │ │ │ - strheq r4, [r4, #136]! @ 0x88 │ │ │ │ - strheq r4, [r4, #136]! @ 0x88 │ │ │ │ + biceq r0, lr, r0, lsr r8 │ │ │ │ + biceq r0, lr, r4, lsl r8 │ │ │ │ + mvneq fp, r8, lsl #26 │ │ │ │ + mvneq fp, r4, lsr r9 │ │ │ │ + mvneq fp, r8, asr r9 │ │ │ │ + mvneq fp, r8, asr r9 │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - biceq r9, lr, r4, lsr #4 │ │ │ │ - biceq r9, lr, r8, lsl #4 │ │ │ │ - ldrdeq r4, [r4, #192]! @ 0xc0 │ │ │ │ - mvneq r4, ip, lsl r9 │ │ │ │ - mvneq r4, r0, asr #18 │ │ │ │ - mvneq r4, r0, asr #18 │ │ │ │ - biceq r9, lr, r0, lsr r4 │ │ │ │ + @ instruction: 0x01ce0898 │ │ │ │ + biceq r0, lr, ip, ror r8 │ │ │ │ + @ instruction: 0x01e3bd9c │ │ │ │ + strheq fp, [r3, #156]! @ 0x9c │ │ │ │ + mvneq fp, r0, ror #19 │ │ │ │ + mvneq fp, r0, ror #19 │ │ │ │ + biceq r0, lr, r4, lsr #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a55d4 <__cxa_atexit@plt+0x991a0> │ │ │ │ - ldr r0, [pc, #88] @ a55e4 <__cxa_atexit@plt+0x991b0> │ │ │ │ + bcc ae52c <__cxa_atexit@plt+0xa20f8> │ │ │ │ + ldr r0, [pc, #88] @ ae53c <__cxa_atexit@plt+0xa2108> │ │ │ │ add r0, pc, r0 │ │ │ │ add r7, r7, #3 │ │ │ │ ldm r7, {r1, r2, r7} │ │ │ │ - ldr lr, [pc, #76] @ a55e8 <__cxa_atexit@plt+0x991b4> │ │ │ │ + ldr lr, [pc, #76] @ ae540 <__cxa_atexit@plt+0xa210c> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r3, #4]! │ │ │ │ sub r0, r6, #19 │ │ │ │ - ldr r9, [pc, #64] @ a55ec <__cxa_atexit@plt+0x991b8> │ │ │ │ + ldr r9, [pc, #64] @ ae544 <__cxa_atexit@plt+0xa2110> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr ip, [r5] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r7, r8, lr} │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ @@ -156779,325 +165953,325 @@ │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbe8 │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ - mvneq r4, r0, asr fp │ │ │ │ - biceq r8, lr, r0, lsr #31 │ │ │ │ + mvneq fp, ip, lsl ip │ │ │ │ + biceq r0, lr, r4, lsl r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5668 <__cxa_atexit@plt+0x99234> │ │ │ │ - ldr r2, [pc, #96] @ a5670 <__cxa_atexit@plt+0x9923c> │ │ │ │ + bhi ae5c0 <__cxa_atexit@plt+0xa218c> │ │ │ │ + ldr r2, [pc, #96] @ ae5c8 <__cxa_atexit@plt+0xa2194> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ a5674 <__cxa_atexit@plt+0x99240> │ │ │ │ + ldr r1, [pc, #88] @ ae5cc <__cxa_atexit@plt+0xa2198> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq a5648 <__cxa_atexit@plt+0x99214> │ │ │ │ + beq ae5a0 <__cxa_atexit@plt+0xa216c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne a5654 <__cxa_atexit@plt+0x99220> │ │ │ │ + bne ae5ac <__cxa_atexit@plt+0xa2178> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ a567c <__cxa_atexit@plt+0x99248> │ │ │ │ + ldr r7, [pc, #44] @ ae5d4 <__cxa_atexit@plt+0xa21a0> │ │ │ │ add r7, pc, r7 │ │ │ │ - b a565c <__cxa_atexit@plt+0x99228> │ │ │ │ - ldr r7, [pc, #28] @ a5678 <__cxa_atexit@plt+0x99244> │ │ │ │ + b ae5b4 <__cxa_atexit@plt+0xa2180> │ │ │ │ + ldr r7, [pc, #28] @ ae5d0 <__cxa_atexit@plt+0xa219c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq r4, r8, asr r7 │ │ │ │ - biceq r8, lr, r8, lsl #30 │ │ │ │ - biceq r8, lr, r8, lsr pc │ │ │ │ - biceq r8, lr, r0, lsl pc │ │ │ │ + strdeq fp, [r3, #120]! @ 0x78 │ │ │ │ + biceq r0, lr, ip, ror r5 │ │ │ │ + biceq r0, lr, ip, lsr #11 │ │ │ │ + biceq r0, lr, r4, lsl #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ a56b8 <__cxa_atexit@plt+0x99284> │ │ │ │ + ldr r2, [pc, #36] @ ae610 <__cxa_atexit@plt+0xa21dc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ a56bc <__cxa_atexit@plt+0x99288> │ │ │ │ + ldr r3, [pc, #32] @ ae614 <__cxa_atexit@plt+0xa21e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r3, r3, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [lr, #228] @ 0xe4 │ │ │ │ - biceq r8, lr, r8, asr #29 │ │ │ │ + biceq r0, lr, r8, ror #10 │ │ │ │ + biceq r0, lr, ip, lsr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a570c <__cxa_atexit@plt+0x992d8> │ │ │ │ - ldr r2, [pc, #80] @ a572c <__cxa_atexit@plt+0x992f8> │ │ │ │ + bhi ae664 <__cxa_atexit@plt+0xa2230> │ │ │ │ + ldr r2, [pc, #80] @ ae684 <__cxa_atexit@plt+0xa2250> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a5714 <__cxa_atexit@plt+0x992e0> │ │ │ │ - ldr r3, [pc, #60] @ a5734 <__cxa_atexit@plt+0x99300> │ │ │ │ + bhi ae66c <__cxa_atexit@plt+0xa2238> │ │ │ │ + ldr r3, [pc, #60] @ ae68c <__cxa_atexit@plt+0xa2258> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a5738 <__cxa_atexit@plt+0x99304> │ │ │ │ + ldr r2, [pc, #56] @ ae690 <__cxa_atexit@plt+0xa225c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a5730 <__cxa_atexit@plt+0x992fc> │ │ │ │ + ldr r7, [pc, #20] @ ae688 <__cxa_atexit@plt+0xa2254> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e44698 │ │ │ │ - biceq r8, lr, r8, ror #29 │ │ │ │ + mvneq fp, r8, lsr r7 │ │ │ │ + biceq r0, lr, ip, asr r5 │ │ │ │ @ instruction: 0xffffa434 │ │ │ │ - ldrdeq r8, [lr, #224] @ 0xe0 │ │ │ │ - biceq r9, lr, ip, ror #4 │ │ │ │ + biceq r0, lr, r4, asr #10 │ │ │ │ + biceq r0, lr, r0, ror #17 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #144 @ 0x90 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a5898 <__cxa_atexit@plt+0x99464> │ │ │ │ - ldr r0, [pc, #328] @ a58b0 <__cxa_atexit@plt+0x9947c> │ │ │ │ + bcc ae7f0 <__cxa_atexit@plt+0xa23bc> │ │ │ │ + ldr r0, [pc, #328] @ ae808 <__cxa_atexit@plt+0xa23d4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r3, [pc, #324] @ a58b4 <__cxa_atexit@plt+0x99480> │ │ │ │ + ldr r3, [pc, #324] @ ae80c <__cxa_atexit@plt+0xa23d8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #320] @ a58b8 <__cxa_atexit@plt+0x99484> │ │ │ │ + ldr r2, [pc, #320] @ ae810 <__cxa_atexit@plt+0xa23dc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #316] @ a58bc <__cxa_atexit@plt+0x99488> │ │ │ │ + ldr lr, [pc, #316] @ ae814 <__cxa_atexit@plt+0xa23e0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #312] @ a58c0 <__cxa_atexit@plt+0x9948c> │ │ │ │ + ldr r1, [pc, #312] @ ae818 <__cxa_atexit@plt+0xa23e4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r7, #4]! │ │ │ │ - ldr r0, [pc, #304] @ a58c4 <__cxa_atexit@plt+0x99490> │ │ │ │ + ldr r0, [pc, #304] @ ae81c <__cxa_atexit@plt+0xa23e8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [r7, #56] @ 0x38 │ │ │ │ sub r0, r6, #103 @ 0x67 │ │ │ │ str r0, [r7, #52] @ 0x34 │ │ │ │ sub r0, r6, #109 @ 0x6d │ │ │ │ str r0, [r7, #44] @ 0x2c │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ sub r3, r6, #127 @ 0x7f │ │ │ │ str r3, [r7, #32] │ │ │ │ - ldr r3, [pc, #264] @ a58c8 <__cxa_atexit@plt+0x99494> │ │ │ │ + ldr r3, [pc, #264] @ ae820 <__cxa_atexit@plt+0xa23ec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r7, #28] │ │ │ │ str r9, [r7, #24] │ │ │ │ str r8, [r7, #16] │ │ │ │ str r2, [r7, #12] │ │ │ │ str r8, [r7, #8] │ │ │ │ sub r2, r6, #18 │ │ │ │ str lr, [r7, #136] @ 0x88 │ │ │ │ str r2, [r7, #140] @ 0x8c │ │ │ │ str fp, [sp] │ │ │ │ sub r2, r6, #54 @ 0x36 │ │ │ │ sub r3, r6, #31 │ │ │ │ - ldr r8, [pc, #216] @ a58cc <__cxa_atexit@plt+0x99498> │ │ │ │ + ldr r8, [pc, #216] @ ae824 <__cxa_atexit@plt+0xa23f0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r9, [r5] │ │ │ │ str r8, [r7, #48] @ 0x30 │ │ │ │ mov fp, r4 │ │ │ │ sub r4, r6, #90 @ 0x5a │ │ │ │ sub r0, r6, #67 @ 0x43 │ │ │ │ - ldr lr, [pc, #192] @ a58d0 <__cxa_atexit@plt+0x9949c> │ │ │ │ + ldr lr, [pc, #192] @ ae828 <__cxa_atexit@plt+0xa23f4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r7, #36] @ 0x24 │ │ │ │ mov ip, r7 │ │ │ │ str r1, [ip, #96]! @ 0x60 │ │ │ │ str sl, [r7, #104] @ 0x68 │ │ │ │ str lr, [r7, #108] @ 0x6c │ │ │ │ - ldr r1, [pc, #168] @ a58d4 <__cxa_atexit@plt+0x994a0> │ │ │ │ + ldr r1, [pc, #168] @ ae82c <__cxa_atexit@plt+0xa23f8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r7, #112] @ 0x70 │ │ │ │ str ip, [r7, #116] @ 0x74 │ │ │ │ str r8, [r7, #120] @ 0x78 │ │ │ │ str r3, [r7, #124] @ 0x7c │ │ │ │ str r2, [r7, #128] @ 0x80 │ │ │ │ - ldr r1, [pc, #144] @ a58d8 <__cxa_atexit@plt+0x994a4> │ │ │ │ + ldr r1, [pc, #144] @ ae830 <__cxa_atexit@plt+0xa23fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r7, #132] @ 0x84 │ │ │ │ mov r2, r7 │ │ │ │ - ldr r1, [pc, #132] @ a58dc <__cxa_atexit@plt+0x994a8> │ │ │ │ + ldr r1, [pc, #132] @ ae834 <__cxa_atexit@plt+0xa2400> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r2, #60]! @ 0x3c │ │ │ │ str r9, [r7, #68] @ 0x44 │ │ │ │ str lr, [r7, #72] @ 0x48 │ │ │ │ - ldr r3, [pc, #116] @ a58e0 <__cxa_atexit@plt+0x994ac> │ │ │ │ + ldr r3, [pc, #116] @ ae838 <__cxa_atexit@plt+0xa2404> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7, #76] @ 0x4c │ │ │ │ str r2, [r7, #80] @ 0x50 │ │ │ │ str r8, [r7, #84] @ 0x54 │ │ │ │ str r0, [r7, #88] @ 0x58 │ │ │ │ str r4, [r7, #92] @ 0x5c │ │ │ │ str r7, [r7, #20] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r4, fp │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ a58e4 <__cxa_atexit@plt+0x994b0> │ │ │ │ + ldr r7, [pc, #68] @ ae83c <__cxa_atexit@plt+0xa2408> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #144 @ 0x90 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff8f8 │ │ │ │ - biceq r8, lr, ip, lsl #31 │ │ │ │ + biceq r0, lr, r0, lsl #12 │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ - strheq r8, [lr, #248] @ 0xf8 │ │ │ │ + biceq r0, lr, ip, lsr #12 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - ldrdeq r4, [r4, #84]! @ 0x54 │ │ │ │ - mvneq r4, ip, lsr r9 │ │ │ │ - mvneq r4, r8, lsr #11 │ │ │ │ - @ instruction: 0x01e44594 │ │ │ │ - strdeq r8, [lr, #232] @ 0xe8 │ │ │ │ - mvneq r4, r0, asr #17 │ │ │ │ + mvneq fp, r4, ror r6 │ │ │ │ + mvneq fp, r8, lsl #20 │ │ │ │ + mvneq fp, r8, asr #12 │ │ │ │ + mvneq fp, r4, lsr r6 │ │ │ │ + biceq r0, lr, ip, ror #10 │ │ │ │ + mvneq fp, ip, lsl #19 │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ - biceq r8, lr, r4, lsr #29 │ │ │ │ - biceq r9, lr, r0, asr #6 │ │ │ │ - biceq r9, lr, ip, ror #5 │ │ │ │ + biceq r0, lr, r8, lsl r5 │ │ │ │ + strheq r0, [lr, #148] @ 0x94 │ │ │ │ + biceq r0, lr, r0, ror #18 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a5944 <__cxa_atexit@plt+0x99510> │ │ │ │ - ldr r3, [pc, #72] @ a5954 <__cxa_atexit@plt+0x99520> │ │ │ │ + bhi ae89c <__cxa_atexit@plt+0xa2468> │ │ │ │ + ldr r3, [pc, #72] @ ae8ac <__cxa_atexit@plt+0xa2478> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq a5934 <__cxa_atexit@plt+0x99500> │ │ │ │ + beq ae88c <__cxa_atexit@plt+0xa2458> │ │ │ │ ldr r7, [r9, #3] │ │ │ │ ldr sl, [r9, #7] │ │ │ │ ldr r3, [r9, #11] │ │ │ │ ldr r8, [r5, #-4]! │ │ │ │ str r3, [r5] │ │ │ │ mov r9, r7 │ │ │ │ - b a574c <__cxa_atexit@plt+0x99318> │ │ │ │ + b ae6a4 <__cxa_atexit@plt+0xa2270> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a5958 <__cxa_atexit@plt+0x99524> │ │ │ │ + ldr r7, [pc, #12] @ ae8b0 <__cxa_atexit@plt+0xa247c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - @ instruction: 0x01ce929c │ │ │ │ - biceq r9, lr, ip, ror r2 │ │ │ │ + biceq r0, lr, r0, lsl r9 │ │ │ │ + strdeq r0, [lr, #128] @ 0x80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r7, [r5] │ │ │ │ - b a574c <__cxa_atexit@plt+0x99318> │ │ │ │ + b ae6a4 <__cxa_atexit@plt+0xa2270> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a59e0 <__cxa_atexit@plt+0x995ac> │ │ │ │ - ldr r2, [pc, #92] @ a59fc <__cxa_atexit@plt+0x995c8> │ │ │ │ + bhi ae938 <__cxa_atexit@plt+0xa2504> │ │ │ │ + ldr r2, [pc, #92] @ ae954 <__cxa_atexit@plt+0xa2520> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a59ec <__cxa_atexit@plt+0x995b8> │ │ │ │ - ldr r3, [pc, #68] @ a5a00 <__cxa_atexit@plt+0x995cc> │ │ │ │ + bhi ae944 <__cxa_atexit@plt+0xa2510> │ │ │ │ + ldr r3, [pc, #68] @ ae958 <__cxa_atexit@plt+0xa2524> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a59d0 <__cxa_atexit@plt+0x9959c> │ │ │ │ + beq ae928 <__cxa_atexit@plt+0xa24f4> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a5a04 <__cxa_atexit@plt+0x995d0> │ │ │ │ + ldr r7, [pc, #16] @ ae95c <__cxa_atexit@plt+0xa2528> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r4, [r4, #52]! @ 0x34 │ │ │ │ + mvneq fp, r4, ror r4 │ │ │ │ @ instruction: 0xffff9858 │ │ │ │ - biceq r8, lr, r8, asr sl │ │ │ │ + biceq r0, lr, ip, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a5a6c <__cxa_atexit@plt+0x99638> │ │ │ │ - ldr r2, [pc, #96] @ a5a88 <__cxa_atexit@plt+0x99654> │ │ │ │ + bhi ae9c4 <__cxa_atexit@plt+0xa2590> │ │ │ │ + ldr r2, [pc, #96] @ ae9e0 <__cxa_atexit@plt+0xa25ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a5a78 <__cxa_atexit@plt+0x99644> │ │ │ │ - ldr r5, [pc, #72] @ a5a8c <__cxa_atexit@plt+0x99658> │ │ │ │ + bhi ae9d0 <__cxa_atexit@plt+0xa259c> │ │ │ │ + ldr r5, [pc, #72] @ ae9e4 <__cxa_atexit@plt+0xa25b0> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a5a5c <__cxa_atexit@plt+0x99628> │ │ │ │ + beq ae9b4 <__cxa_atexit@plt+0xa2580> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a5a90 <__cxa_atexit@plt+0x9965c> │ │ │ │ + ldr r7, [pc, #16] @ ae9e8 <__cxa_atexit@plt+0xa25b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, ip, asr #6 │ │ │ │ + mvneq fp, ip, ror #7 │ │ │ │ @ instruction: 0xffffa39c │ │ │ │ - biceq r8, lr, r4, lsl #30 │ │ │ │ + biceq r0, lr, r8, ror r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5aec <__cxa_atexit@plt+0x996b8> │ │ │ │ + bhi aea44 <__cxa_atexit@plt+0xa2610> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a5af8 <__cxa_atexit@plt+0x996c4> │ │ │ │ - ldr r1, [pc, #68] @ a5b08 <__cxa_atexit@plt+0x996d4> │ │ │ │ + bcc aea50 <__cxa_atexit@plt+0xa261c> │ │ │ │ + ldr r1, [pc, #68] @ aea60 <__cxa_atexit@plt+0xa262c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ a5b0c <__cxa_atexit@plt+0x996d8> │ │ │ │ + ldr r2, [pc, #64] @ aea64 <__cxa_atexit@plt+0xa2630> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -157107,120 +166281,120 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - mvneq r4, r8, lsr #5 │ │ │ │ + mvneq fp, r8, asr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5b44 <__cxa_atexit@plt+0x99710> │ │ │ │ + bhi aea9c <__cxa_atexit@plt+0xa2668> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ a5b4c <__cxa_atexit@plt+0x99718> │ │ │ │ + ldr r1, [pc, #24] @ aeaa4 <__cxa_atexit@plt+0xa2670> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, asr #4 │ │ │ │ + mvneq fp, r0, ror #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5b9c <__cxa_atexit@plt+0x99768> │ │ │ │ - ldr r2, [pc, #80] @ a5bbc <__cxa_atexit@plt+0x99788> │ │ │ │ + bhi aeaf4 <__cxa_atexit@plt+0xa26c0> │ │ │ │ + ldr r2, [pc, #80] @ aeb14 <__cxa_atexit@plt+0xa26e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a5ba4 <__cxa_atexit@plt+0x99770> │ │ │ │ - ldr r3, [pc, #60] @ a5bc4 <__cxa_atexit@plt+0x99790> │ │ │ │ + bhi aeafc <__cxa_atexit@plt+0xa26c8> │ │ │ │ + ldr r3, [pc, #60] @ aeb1c <__cxa_atexit@plt+0xa26e8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a5bc8 <__cxa_atexit@plt+0x99794> │ │ │ │ + ldr r2, [pc, #56] @ aeb20 <__cxa_atexit@plt+0xa26ec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a5bc0 <__cxa_atexit@plt+0x9978c> │ │ │ │ + ldr r7, [pc, #20] @ aeb18 <__cxa_atexit@plt+0xa26e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r8, lsl #4 │ │ │ │ - biceq r8, lr, r8, asr sl │ │ │ │ + mvneq fp, r8, lsr #5 │ │ │ │ + biceq r0, lr, ip, asr #1 │ │ │ │ @ instruction: 0xffff9fa4 │ │ │ │ - biceq r8, lr, r0, asr #20 │ │ │ │ + strheq r0, [lr, #4] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a5c40 <__cxa_atexit@plt+0x9980c> │ │ │ │ + bhi aeb98 <__cxa_atexit@plt+0xa2764> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a5c5c <__cxa_atexit@plt+0x99828> │ │ │ │ + ldr r1, [pc, #104] @ aebb4 <__cxa_atexit@plt+0xa2780> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a5c60 <__cxa_atexit@plt+0x9982c> │ │ │ │ + ldr r0, [pc, #100] @ aebb8 <__cxa_atexit@plt+0xa2784> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a5c4c <__cxa_atexit@plt+0x99818> │ │ │ │ - ldr r3, [pc, #72] @ a5c64 <__cxa_atexit@plt+0x99830> │ │ │ │ + bhi aeba4 <__cxa_atexit@plt+0xa2770> │ │ │ │ + ldr r3, [pc, #72] @ aebbc <__cxa_atexit@plt+0xa2788> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a5c30 <__cxa_atexit@plt+0x997fc> │ │ │ │ + beq aeb88 <__cxa_atexit@plt+0xa2754> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a5c68 <__cxa_atexit@plt+0x99834> │ │ │ │ + ldr r7, [pc, #20] @ aebc0 <__cxa_atexit@plt+0xa278c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, lsl #3 │ │ │ │ - mvneq r4, r4, ror #2 │ │ │ │ + mvneq fp, r0, lsr #4 │ │ │ │ + mvneq fp, r4, lsl #4 │ │ │ │ @ instruction: 0xffff9588 │ │ │ │ - strdeq r8, [lr, #116] @ 0x74 │ │ │ │ - biceq r8, lr, r4, lsr #26 │ │ │ │ + biceq pc, sp, r8, ror #28 │ │ │ │ + @ instruction: 0x01ce0398 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a5cdc <__cxa_atexit@plt+0x998a8> │ │ │ │ + bhi aec34 <__cxa_atexit@plt+0xa2800> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a5ce8 <__cxa_atexit@plt+0x998b4> │ │ │ │ - ldr lr, [pc, #84] @ a5cf8 <__cxa_atexit@plt+0x998c4> │ │ │ │ + bcc aec40 <__cxa_atexit@plt+0xa280c> │ │ │ │ + ldr lr, [pc, #84] @ aec50 <__cxa_atexit@plt+0xa281c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #68] @ a5cfc <__cxa_atexit@plt+0x998c8> │ │ │ │ + ldr r1, [pc, #68] @ aec54 <__cxa_atexit@plt+0xa2820> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ @@ -157232,129 +166406,129 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ - @ instruction: 0x01ce8c94 │ │ │ │ + biceq r0, lr, r8, lsl #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a5dac <__cxa_atexit@plt+0x99978> │ │ │ │ + bne aed04 <__cxa_atexit@plt+0xa28d0> │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a5e34 <__cxa_atexit@plt+0x99a00> │ │ │ │ - ldr r2, [pc, #312] @ a5e68 <__cxa_atexit@plt+0x99a34> │ │ │ │ + bcc aed8c <__cxa_atexit@plt+0xa2958> │ │ │ │ + ldr r2, [pc, #312] @ aedc0 <__cxa_atexit@plt+0xa298c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #308] @ a5e6c <__cxa_atexit@plt+0x99a38> │ │ │ │ + ldr r8, [pc, #308] @ aedc4 <__cxa_atexit@plt+0xa2990> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #304] @ a5e70 <__cxa_atexit@plt+0x99a3c> │ │ │ │ + ldr lr, [pc, #304] @ aedc8 <__cxa_atexit@plt+0xa2994> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #280] @ a5e74 <__cxa_atexit@plt+0x99a40> │ │ │ │ + ldr r0, [pc, #280] @ aedcc <__cxa_atexit@plt+0xa2998> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #264] @ a5e78 <__cxa_atexit@plt+0x99a44> │ │ │ │ + ldr r0, [pc, #264] @ aedd0 <__cxa_atexit@plt+0xa299c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #252] @ a5e7c <__cxa_atexit@plt+0x99a48> │ │ │ │ + ldr r8, [pc, #252] @ aedd4 <__cxa_atexit@plt+0xa29a0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #248] @ a5e80 <__cxa_atexit@plt+0x99a4c> │ │ │ │ + ldr r9, [pc, #248] @ aedd8 <__cxa_atexit@plt+0xa29a4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r7, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r2, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a5e3c <__cxa_atexit@plt+0x99a08> │ │ │ │ - ldr r2, [pc, #140] @ a5e4c <__cxa_atexit@plt+0x99a18> │ │ │ │ + bcc aed94 <__cxa_atexit@plt+0xa2960> │ │ │ │ + ldr r2, [pc, #140] @ aeda4 <__cxa_atexit@plt+0xa2970> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ a5e50 <__cxa_atexit@plt+0x99a1c> │ │ │ │ + ldr r1, [pc, #136] @ aeda8 <__cxa_atexit@plt+0xa2974> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ a5e54 <__cxa_atexit@plt+0x99a20> │ │ │ │ + ldr lr, [pc, #132] @ aedac <__cxa_atexit@plt+0xa2978> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #104] @ a5e58 <__cxa_atexit@plt+0x99a24> │ │ │ │ + ldr r8, [pc, #104] @ aedb0 <__cxa_atexit@plt+0xa297c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #100] @ a5e5c <__cxa_atexit@plt+0x99a28> │ │ │ │ + ldr r2, [pc, #100] @ aedb4 <__cxa_atexit@plt+0xa2980> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #88] @ a5e60 <__cxa_atexit@plt+0x99a2c> │ │ │ │ + ldr r9, [pc, #88] @ aedb8 <__cxa_atexit@plt+0xa2984> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #84] @ a5e64 <__cxa_atexit@plt+0x99a30> │ │ │ │ + ldr sl, [pc, #84] @ aedbc <__cxa_atexit@plt+0xa2988> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ - b a5e40 <__cxa_atexit@plt+0x99a0c> │ │ │ │ + b aed98 <__cxa_atexit@plt+0xa2964> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd94 │ │ │ │ - @ instruction: 0x01ce8898 │ │ │ │ - biceq r8, lr, ip, ror r8 │ │ │ │ - mvneq r4, r8, lsl r3 │ │ │ │ - mvneq r3, r0, ror pc │ │ │ │ - strexheq r3, r4, [r4] │ │ │ │ - strexheq r3, r4, [r4] │ │ │ │ + biceq pc, sp, ip, lsl #30 │ │ │ │ + strdeq pc, [sp, #224] @ 0xe0 │ │ │ │ + mvneq fp, r4, ror #7 │ │ │ │ + mvneq fp, r0, lsl r0 │ │ │ │ + mvneq fp, r4, lsr r0 │ │ │ │ + mvneq fp, r4, lsr r0 │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - biceq r8, lr, r0, lsl #18 │ │ │ │ - biceq r8, lr, r4, ror #17 │ │ │ │ - mvneq r4, ip, lsr #7 │ │ │ │ - strdeq r3, [r4, #248]! @ 0xf8 │ │ │ │ - mvneq r4, ip, lsl r0 │ │ │ │ - mvneq r4, ip, lsl r0 │ │ │ │ - biceq r8, lr, ip, lsl #22 │ │ │ │ + biceq pc, sp, r4, ror pc @ │ │ │ │ + biceq pc, sp, r8, asr pc @ │ │ │ │ + mvneq fp, r8, ror r4 │ │ │ │ + @ instruction: 0x01e3b098 │ │ │ │ + strheq fp, [r3, #12]! │ │ │ │ + strheq fp, [r3, #12]! │ │ │ │ + biceq r0, lr, r0, lsl #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a5ef8 <__cxa_atexit@plt+0x99ac4> │ │ │ │ - ldr r0, [pc, #88] @ a5f08 <__cxa_atexit@plt+0x99ad4> │ │ │ │ + bcc aee50 <__cxa_atexit@plt+0xa2a1c> │ │ │ │ + ldr r0, [pc, #88] @ aee60 <__cxa_atexit@plt+0xa2a2c> │ │ │ │ add r0, pc, r0 │ │ │ │ add r7, r7, #3 │ │ │ │ ldm r7, {r1, r2, r7} │ │ │ │ - ldr lr, [pc, #76] @ a5f0c <__cxa_atexit@plt+0x99ad8> │ │ │ │ + ldr lr, [pc, #76] @ aee64 <__cxa_atexit@plt+0xa2a30> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r3, #4]! │ │ │ │ sub r0, r6, #19 │ │ │ │ - ldr r9, [pc, #64] @ a5f10 <__cxa_atexit@plt+0x99adc> │ │ │ │ + ldr r9, [pc, #64] @ aee68 <__cxa_atexit@plt+0xa2a34> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr ip, [r5] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r7, r8, lr} │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ @@ -157364,180 +166538,180 @@ │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbe8 │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ - mvneq r4, ip, lsr #4 │ │ │ │ + strdeq fp, [r3, #40]! @ 0x28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5f60 <__cxa_atexit@plt+0x99b2c> │ │ │ │ - ldr r2, [pc, #80] @ a5f80 <__cxa_atexit@plt+0x99b4c> │ │ │ │ + bhi aeeb8 <__cxa_atexit@plt+0xa2a84> │ │ │ │ + ldr r2, [pc, #80] @ aeed8 <__cxa_atexit@plt+0xa2aa4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a5f68 <__cxa_atexit@plt+0x99b34> │ │ │ │ - ldr r3, [pc, #60] @ a5f88 <__cxa_atexit@plt+0x99b54> │ │ │ │ + bhi aeec0 <__cxa_atexit@plt+0xa2a8c> │ │ │ │ + ldr r3, [pc, #60] @ aeee0 <__cxa_atexit@plt+0xa2aac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a5f8c <__cxa_atexit@plt+0x99b58> │ │ │ │ + ldr r2, [pc, #56] @ aeee4 <__cxa_atexit@plt+0xa2ab0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a5f84 <__cxa_atexit@plt+0x99b50> │ │ │ │ + ldr r7, [pc, #20] @ aeedc <__cxa_atexit@plt+0xa2aa8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, asr #28 │ │ │ │ - @ instruction: 0x01ce8694 │ │ │ │ + mvneq sl, r4, ror #29 │ │ │ │ + biceq pc, sp, r8, lsl #26 │ │ │ │ @ instruction: 0xffff9be0 │ │ │ │ - biceq r8, lr, ip, ror r6 │ │ │ │ + strdeq pc, [sp, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a5fdc <__cxa_atexit@plt+0x99ba8> │ │ │ │ - ldr r2, [pc, #80] @ a5ffc <__cxa_atexit@plt+0x99bc8> │ │ │ │ + bhi aef34 <__cxa_atexit@plt+0xa2b00> │ │ │ │ + ldr r2, [pc, #80] @ aef54 <__cxa_atexit@plt+0xa2b20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a5fe4 <__cxa_atexit@plt+0x99bb0> │ │ │ │ - ldr r3, [pc, #60] @ a6004 <__cxa_atexit@plt+0x99bd0> │ │ │ │ + bhi aef3c <__cxa_atexit@plt+0xa2b08> │ │ │ │ + ldr r3, [pc, #60] @ aef5c <__cxa_atexit@plt+0xa2b28> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a6008 <__cxa_atexit@plt+0x99bd4> │ │ │ │ + ldr r2, [pc, #56] @ aef60 <__cxa_atexit@plt+0xa2b2c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a6000 <__cxa_atexit@plt+0x99bcc> │ │ │ │ + ldr r7, [pc, #20] @ aef58 <__cxa_atexit@plt+0xa2b24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, asr #27 │ │ │ │ - biceq r8, lr, r8, lsl r6 │ │ │ │ + mvneq sl, r8, ror #28 │ │ │ │ + biceq pc, sp, ip, lsl #25 │ │ │ │ @ instruction: 0xffff9b64 │ │ │ │ - biceq r8, lr, r0, lsl #12 │ │ │ │ - biceq r8, lr, r4, ror sl │ │ │ │ + biceq pc, sp, r4, ror ip @ │ │ │ │ + biceq r0, lr, r8, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a6074 <__cxa_atexit@plt+0x99c40> │ │ │ │ - ldr r2, [pc, #96] @ a6090 <__cxa_atexit@plt+0x99c5c> │ │ │ │ + bhi aefcc <__cxa_atexit@plt+0xa2b98> │ │ │ │ + ldr r2, [pc, #96] @ aefe8 <__cxa_atexit@plt+0xa2bb4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a6080 <__cxa_atexit@plt+0x99c4c> │ │ │ │ - ldr r5, [pc, #72] @ a6094 <__cxa_atexit@plt+0x99c60> │ │ │ │ + bhi aefd8 <__cxa_atexit@plt+0xa2ba4> │ │ │ │ + ldr r5, [pc, #72] @ aefec <__cxa_atexit@plt+0xa2bb8> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a6064 <__cxa_atexit@plt+0x99c30> │ │ │ │ + beq aefbc <__cxa_atexit@plt+0xa2b88> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b a1550 <__cxa_atexit@plt+0x9511c> │ │ │ │ + b aa4a8 <__cxa_atexit@plt+0x9e074> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a6098 <__cxa_atexit@plt+0x99c64> │ │ │ │ + ldr r7, [pc, #16] @ aeff0 <__cxa_atexit@plt+0xa2bbc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, asr #26 │ │ │ │ + mvneq sl, r4, ror #27 │ │ │ │ @ instruction: 0xffffb500 │ │ │ │ - biceq r8, lr, r0, lsl #20 │ │ │ │ + biceq r0, lr, r4, ror r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a60e8 <__cxa_atexit@plt+0x99cb4> │ │ │ │ - ldr r2, [pc, #80] @ a6108 <__cxa_atexit@plt+0x99cd4> │ │ │ │ + bhi af040 <__cxa_atexit@plt+0xa2c0c> │ │ │ │ + ldr r2, [pc, #80] @ af060 <__cxa_atexit@plt+0xa2c2c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a60f0 <__cxa_atexit@plt+0x99cbc> │ │ │ │ - ldr r3, [pc, #60] @ a6110 <__cxa_atexit@plt+0x99cdc> │ │ │ │ + bhi af048 <__cxa_atexit@plt+0xa2c14> │ │ │ │ + ldr r3, [pc, #60] @ af068 <__cxa_atexit@plt+0xa2c34> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ a6114 <__cxa_atexit@plt+0x99ce0> │ │ │ │ + ldr r2, [pc, #56] @ af06c <__cxa_atexit@plt+0xa2c38> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a610c <__cxa_atexit@plt+0x99cd8> │ │ │ │ + ldr r7, [pc, #20] @ af064 <__cxa_atexit@plt+0xa2c30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - strheq r3, [r4, #204]! @ 0xcc │ │ │ │ - biceq r8, lr, ip, ror #17 │ │ │ │ + mvneq sl, ip, asr sp │ │ │ │ + biceq pc, sp, r0, ror #30 │ │ │ │ @ instruction: 0xffffaa48 │ │ │ │ - biceq r8, lr, r8, lsr #10 │ │ │ │ - biceq r8, lr, ip, ror #18 │ │ │ │ + @ instruction: 0x01cdfb9c │ │ │ │ + biceq pc, sp, r0, ror #31 │ │ │ │ andeq r0, r6, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #216 @ 0xd8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a6304 <__cxa_atexit@plt+0x99ed0> │ │ │ │ - ldr r0, [pc, #472] @ a631c <__cxa_atexit@plt+0x99ee8> │ │ │ │ + bcc af25c <__cxa_atexit@plt+0xa2e28> │ │ │ │ + ldr r0, [pc, #472] @ af274 <__cxa_atexit@plt+0xa2e40> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r3, [pc, #468] @ a6320 <__cxa_atexit@plt+0x99eec> │ │ │ │ + ldr r3, [pc, #468] @ af278 <__cxa_atexit@plt+0xa2e44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr ip, [pc, #464] @ a6324 <__cxa_atexit@plt+0x99ef0> │ │ │ │ + ldr ip, [pc, #464] @ af27c <__cxa_atexit@plt+0xa2e48> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r2, [pc, #460] @ a6328 <__cxa_atexit@plt+0x99ef4> │ │ │ │ + ldr r2, [pc, #460] @ af280 <__cxa_atexit@plt+0xa2e4c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r9, [sp, #8] │ │ │ │ - ldr r9, [pc, #452] @ a632c <__cxa_atexit@plt+0x99ef8> │ │ │ │ + ldr r9, [pc, #452] @ af284 <__cxa_atexit@plt+0xa2e50> │ │ │ │ add r9, pc, r9 │ │ │ │ str r8, [r7, #20] │ │ │ │ str r8, [r7, #12] │ │ │ │ - ldr r1, [pc, #440] @ a6330 <__cxa_atexit@plt+0x99efc> │ │ │ │ + ldr r1, [pc, #440] @ af288 <__cxa_atexit@plt+0xa2e54> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r7, #60] @ 0x3c │ │ │ │ - ldr r1, [pc, #428] @ a6334 <__cxa_atexit@plt+0x99f00> │ │ │ │ + ldr r1, [pc, #428] @ af28c <__cxa_atexit@plt+0xa2e58> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r7, #32] │ │ │ │ str r0, [r7, #16] │ │ │ │ sub r0, r6, #175 @ 0xaf │ │ │ │ str r0, [r7, #56] @ 0x38 │ │ │ │ sub r0, r6, #181 @ 0xb5 │ │ │ │ str r0, [r7, #48] @ 0x30 │ │ │ │ str sl, [sp, #12] │ │ │ │ - ldr r8, [pc, #396] @ a6338 <__cxa_atexit@plt+0x99f04> │ │ │ │ + ldr r8, [pc, #396] @ af290 <__cxa_atexit@plt+0xa2e5c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r7, #44] @ 0x2c │ │ │ │ sub r0, r6, #199 @ 0xc7 │ │ │ │ str r0, [r7, #36] @ 0x24 │ │ │ │ sub r3, r6, #162 @ 0xa2 │ │ │ │ str fp, [sp, #20] │ │ │ │ sub fp, r6, #139 @ 0x8b │ │ │ │ @@ -157546,209 +166720,209 @@ │ │ │ │ str r0, [r7, #24] │ │ │ │ str r4, [sp, #16] │ │ │ │ mov lr, r7 │ │ │ │ str r9, [lr, #64]! @ 0x40 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r0, [r7, #28] │ │ │ │ - ldr sl, [pc, #332] @ a633c <__cxa_atexit@plt+0x99f08> │ │ │ │ + ldr sl, [pc, #332] @ af294 <__cxa_atexit@plt+0xa2e60> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str sl, [r7, #52] @ 0x34 │ │ │ │ mov r0, r7 │ │ │ │ - ldr r2, [pc, #320] @ a6340 <__cxa_atexit@plt+0x99f0c> │ │ │ │ + ldr r2, [pc, #320] @ af298 <__cxa_atexit@plt+0xa2e64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r0, #100]! @ 0x64 │ │ │ │ - ldr r9, [pc, #312] @ a6344 <__cxa_atexit@plt+0x99f10> │ │ │ │ + ldr r9, [pc, #312] @ af29c <__cxa_atexit@plt+0xa2e68> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r9, [r7, #40] @ 0x28 │ │ │ │ add r2, r7, #72 @ 0x48 │ │ │ │ stm r2, {r1, r9, ip, lr} │ │ │ │ str sl, [r7, #88] @ 0x58 │ │ │ │ str fp, [r7, #92] @ 0x5c │ │ │ │ str r3, [r7, #96] @ 0x60 │ │ │ │ - ldr r4, [pc, #284] @ a6348 <__cxa_atexit@plt+0x99f14> │ │ │ │ + ldr r4, [pc, #284] @ af2a0 <__cxa_atexit@plt+0xa2e6c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #136]! @ 0x88 │ │ │ │ sub r1, r6, #18 │ │ │ │ str r8, [r7, #76] @ 0x4c │ │ │ │ str r1, [r7, #80] @ 0x50 │ │ │ │ sub r3, r6, #54 @ 0x36 │ │ │ │ sub r2, r6, #31 │ │ │ │ sub r4, r6, #90 @ 0x5a │ │ │ │ str r4, [sp, #4] │ │ │ │ sub r4, r6, #67 @ 0x43 │ │ │ │ str r4, [sp] │ │ │ │ - ldr r4, [pc, #240] @ a634c <__cxa_atexit@plt+0x99f18> │ │ │ │ + ldr r4, [pc, #240] @ af2a4 <__cxa_atexit@plt+0xa2e70> │ │ │ │ add r4, pc, r4 │ │ │ │ sub r8, r6, #126 @ 0x7e │ │ │ │ sub ip, r6, #103 @ 0x67 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mov lr, r7 │ │ │ │ str r4, [lr, #36]! @ 0x24 │ │ │ │ ldr fp, [sp, #8] │ │ │ │ str fp, [r7, #44] @ 0x2c │ │ │ │ str r9, [r7, #48] @ 0x30 │ │ │ │ - ldr r4, [pc, #204] @ a6350 <__cxa_atexit@plt+0x99f1c> │ │ │ │ + ldr r4, [pc, #204] @ af2a8 <__cxa_atexit@plt+0xa2e74> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #52] @ 0x34 │ │ │ │ str lr, [r7, #56] @ 0x38 │ │ │ │ str sl, [r7, #60] @ 0x3c │ │ │ │ str r2, [r7, #64] @ 0x40 │ │ │ │ str r3, [r7, #68] @ 0x44 │ │ │ │ - ldr r4, [pc, #180] @ a6354 <__cxa_atexit@plt+0x99f20> │ │ │ │ + ldr r4, [pc, #180] @ af2ac <__cxa_atexit@plt+0xa2e78> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r7, #72] @ 0x48 │ │ │ │ str r1, [r7, #-28] @ 0xffffffe4 │ │ │ │ str r9, [r7, #-24] @ 0xffffffe8 │ │ │ │ - ldr r4, [pc, #164] @ a6358 <__cxa_atexit@plt+0x99f24> │ │ │ │ + ldr r4, [pc, #164] @ af2b0 <__cxa_atexit@plt+0xa2e7c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #-20] @ 0xffffffec │ │ │ │ sub lr, r7, #16 │ │ │ │ stm lr, {r0, sl, ip} │ │ │ │ str r8, [r7, #-4] │ │ │ │ ldr r4, [sp, #12] │ │ │ │ str r4, [r7, #8] │ │ │ │ str r9, [r7, #12] │ │ │ │ - ldr r4, [pc, #132] @ a635c <__cxa_atexit@plt+0x99f28> │ │ │ │ + ldr r4, [pc, #132] @ af2b4 <__cxa_atexit@plt+0xa2e80> │ │ │ │ add r4, pc, r4 │ │ │ │ add lr, r7, #16 │ │ │ │ stm lr, {r4, r7, sl} │ │ │ │ ldr r4, [sp] │ │ │ │ str r4, [r7, #28] │ │ │ │ ldr r4, [sp, #4] │ │ │ │ str r4, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r4, [sp, #16] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ a6360 <__cxa_atexit@plt+0x99f2c> │ │ │ │ + ldr r7, [pc, #84] @ af2b8 <__cxa_atexit@plt+0xa2e84> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #216 @ 0xd8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - biceq r8, lr, r0, lsl #12 │ │ │ │ - biceq r8, lr, ip, lsl #12 │ │ │ │ + biceq pc, sp, r4, ror ip @ │ │ │ │ + biceq pc, sp, r0, lsl #25 │ │ │ │ @ instruction: 0xfffff828 │ │ │ │ @ instruction: 0xfffffdb0 │ │ │ │ - strdeq r3, [r4, #176]! @ 0xb0 │ │ │ │ - mvneq r3, r4, ror pc │ │ │ │ - biceq r8, lr, r4, lsl #12 │ │ │ │ - mvneq r3, ip, lsr #23 │ │ │ │ + @ instruction: 0x01e3ac90 │ │ │ │ + mvneq fp, r0, asr #32 │ │ │ │ + biceq pc, sp, r8, ror ip @ │ │ │ │ + mvneq sl, ip, asr #24 │ │ │ │ @ instruction: 0xfffffd94 │ │ │ │ - @ instruction: 0x01e43b98 │ │ │ │ + mvneq sl, r8, lsr ip │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - biceq r8, lr, r8, lsl r5 │ │ │ │ - mvneq r3, r8, ror #28 │ │ │ │ - biceq r8, lr, r0, asr #9 │ │ │ │ - strheq r8, [lr, #64] @ 0x40 │ │ │ │ - biceq r8, lr, r4, ror #17 │ │ │ │ - biceq r8, lr, r0, lsl #17 │ │ │ │ + biceq pc, sp, ip, lsl #23 │ │ │ │ + mvneq sl, r4, lsr pc │ │ │ │ + biceq pc, sp, r4, lsr fp @ │ │ │ │ + biceq pc, sp, r4, lsr #22 │ │ │ │ + biceq pc, sp, r8, asr pc @ │ │ │ │ + strdeq pc, [sp, #228] @ 0xe4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a63d8 <__cxa_atexit@plt+0x99fa4> │ │ │ │ - ldr r3, [pc, #96] @ a63e8 <__cxa_atexit@plt+0x99fb4> │ │ │ │ + bhi af330 <__cxa_atexit@plt+0xa2efc> │ │ │ │ + ldr r3, [pc, #96] @ af340 <__cxa_atexit@plt+0xa2f0c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ str r8, [r7, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq a63c8 <__cxa_atexit@plt+0x99f94> │ │ │ │ + beq af320 <__cxa_atexit@plt+0xa2eec> │ │ │ │ ldr r7, [r9, #3] │ │ │ │ ldr sl, [r9, #7] │ │ │ │ ldr r3, [r9, #11] │ │ │ │ ldr r2, [r9, #15] │ │ │ │ ldr r1, [r9, #19] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ str r2, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r1, [r5, #8] │ │ │ │ mov r9, r7 │ │ │ │ - b a6128 <__cxa_atexit@plt+0x99cf4> │ │ │ │ + b af080 <__cxa_atexit@plt+0xa2c4c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a63ec <__cxa_atexit@plt+0x99fb8> │ │ │ │ + ldr r7, [pc, #12] @ af344 <__cxa_atexit@plt+0xa2f10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq r8, lr, r8, lsl r8 │ │ │ │ - strdeq r8, [lr, #120] @ 0x78 │ │ │ │ + biceq pc, sp, ip, lsl #29 │ │ │ │ + biceq pc, sp, ip, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r3, [r7, #11] │ │ │ │ ldr r2, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r7} │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - b a6128 <__cxa_atexit@plt+0x99cf4> │ │ │ │ + b af080 <__cxa_atexit@plt+0xa2c4c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a6494 <__cxa_atexit@plt+0x9a060> │ │ │ │ + bhi af3ec <__cxa_atexit@plt+0xa2fb8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a64b0 <__cxa_atexit@plt+0x9a07c> │ │ │ │ + ldr r1, [pc, #104] @ af408 <__cxa_atexit@plt+0xa2fd4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a64b4 <__cxa_atexit@plt+0x9a080> │ │ │ │ + ldr r0, [pc, #100] @ af40c <__cxa_atexit@plt+0xa2fd8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a64a0 <__cxa_atexit@plt+0x9a06c> │ │ │ │ - ldr r3, [pc, #72] @ a64b8 <__cxa_atexit@plt+0x9a084> │ │ │ │ + bhi af3f8 <__cxa_atexit@plt+0xa2fc4> │ │ │ │ + ldr r3, [pc, #72] @ af410 <__cxa_atexit@plt+0xa2fdc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a6484 <__cxa_atexit@plt+0x9a050> │ │ │ │ + beq af3dc <__cxa_atexit@plt+0xa2fa8> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a64bc <__cxa_atexit@plt+0x9a088> │ │ │ │ + ldr r7, [pc, #20] @ af414 <__cxa_atexit@plt+0xa2fe0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, lsr #18 │ │ │ │ - mvneq r3, r0, lsl r9 │ │ │ │ + mvneq sl, ip, asr #19 │ │ │ │ + strheq sl, [r3, #144]! @ 0x90 │ │ │ │ @ instruction: 0xffff8d34 │ │ │ │ - biceq r7, lr, r0, lsr #31 │ │ │ │ + biceq pc, sp, r4, lsl r6 @ │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a651c <__cxa_atexit@plt+0x9a0e8> │ │ │ │ + bhi af474 <__cxa_atexit@plt+0xa3040> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a6528 <__cxa_atexit@plt+0x9a0f4> │ │ │ │ - ldr r2, [pc, #72] @ a6538 <__cxa_atexit@plt+0x9a104> │ │ │ │ + bcc af480 <__cxa_atexit@plt+0xa304c> │ │ │ │ + ldr r2, [pc, #72] @ af490 <__cxa_atexit@plt+0xa305c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ a653c <__cxa_atexit@plt+0x9a108> │ │ │ │ + ldr r1, [pc, #68] @ af494 <__cxa_atexit@plt+0xa3060> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r5, [r8, #8] │ │ │ │ @@ -157759,868 +166933,868 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r3, ip, ror r8 │ │ │ │ - biceq r8, lr, r8, asr #1 │ │ │ │ + mvneq sl, ip, lsl r9 │ │ │ │ + biceq pc, sp, ip, lsr r7 @ │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a6588 <__cxa_atexit@plt+0x9a154> │ │ │ │ - ldr r7, [pc, #52] @ a659c <__cxa_atexit@plt+0x9a168> │ │ │ │ + bhi af4e0 <__cxa_atexit@plt+0xa30ac> │ │ │ │ + ldr r7, [pc, #52] @ af4f4 <__cxa_atexit@plt+0xa30c0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq a657c <__cxa_atexit@plt+0x9a148> │ │ │ │ + beq af4d4 <__cxa_atexit@plt+0xa30a0> │ │ │ │ mov r7, sl │ │ │ │ - b a65b0 <__cxa_atexit@plt+0x9a17c> │ │ │ │ + b af508 <__cxa_atexit@plt+0xa30d4> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a65a0 <__cxa_atexit@plt+0x9a16c> │ │ │ │ + ldr r7, [pc, #16] @ af4f8 <__cxa_atexit@plt+0xa30c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r8, lr, r0, ror r6 │ │ │ │ - biceq r8, lr, r8, rrx │ │ │ │ + biceq pc, sp, r4, ror #25 │ │ │ │ + ldrdeq pc, [sp, #108] @ 0x6c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne a663c <__cxa_atexit@plt+0x9a208> │ │ │ │ + bne af594 <__cxa_atexit@plt+0xa3160> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r3, r6 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a6660 <__cxa_atexit@plt+0x9a22c> │ │ │ │ - ldr r2, [pc, #160] @ a6680 <__cxa_atexit@plt+0x9a24c> │ │ │ │ + bcc af5b8 <__cxa_atexit@plt+0xa3184> │ │ │ │ + ldr r2, [pc, #160] @ af5d8 <__cxa_atexit@plt+0xa31a4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr lr, [r7, #1] │ │ │ │ ldr r1, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r0, [r5, #8] │ │ │ │ mov r2, r5 │ │ │ │ ldr r8, [r2, #4]! │ │ │ │ str r3, [r5, #8] │ │ │ │ - ldr r7, [pc, #128] @ a6684 <__cxa_atexit@plt+0x9a250> │ │ │ │ + ldr r7, [pc, #128] @ af5dc <__cxa_atexit@plt+0xa31a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r2] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a666c <__cxa_atexit@plt+0x9a238> │ │ │ │ - ldr r7, [pc, #100] @ a6688 <__cxa_atexit@plt+0x9a254> │ │ │ │ + bhi af5c4 <__cxa_atexit@plt+0xa3190> │ │ │ │ + ldr r7, [pc, #100] @ af5e0 <__cxa_atexit@plt+0xa31ac> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq a6654 <__cxa_atexit@plt+0x9a220> │ │ │ │ + beq af5ac <__cxa_atexit@plt+0xa3178> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ mov r5, r2 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldr r7, [pc, #76] @ a6690 <__cxa_atexit@plt+0x9a25c> │ │ │ │ + ldr r7, [pc, #76] @ af5e8 <__cxa_atexit@plt+0xa31b4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #16 │ │ │ │ - ldr r0, [pc, #68] @ a6694 <__cxa_atexit@plt+0x9a260> │ │ │ │ + ldr r0, [pc, #68] @ af5ec <__cxa_atexit@plt+0xa31b8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #24] @ a668c <__cxa_atexit@plt+0x9a258> │ │ │ │ + ldr r7, [pc, #24] @ af5e4 <__cxa_atexit@plt+0xa31b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ - mvneq r3, ip, asr r7 │ │ │ │ + strdeq sl, [r3, #124]! @ 0x7c │ │ │ │ @ instruction: 0xffff8bf0 │ │ │ │ - ldrdeq r7, [lr, #216] @ 0xd8 │ │ │ │ - ldrdeq r7, [lr, #240] @ 0xf0 │ │ │ │ - biceq r7, lr, r4, asr #31 │ │ │ │ - biceq r8, lr, ip, asr r5 │ │ │ │ + biceq pc, sp, ip, asr #8 │ │ │ │ + biceq pc, sp, r4, asr #12 │ │ │ │ + biceq pc, sp, r8, lsr r6 @ │ │ │ │ + ldrdeq pc, [sp, #176] @ 0xb0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov sl, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a6708 <__cxa_atexit@plt+0x9a2d4> │ │ │ │ + bhi af660 <__cxa_atexit@plt+0xa322c> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ str r9, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a6714 <__cxa_atexit@plt+0x9a2e0> │ │ │ │ - ldr r2, [pc, #84] @ a672c <__cxa_atexit@plt+0x9a2f8> │ │ │ │ + bhi af66c <__cxa_atexit@plt+0xa3238> │ │ │ │ + ldr r2, [pc, #84] @ af684 <__cxa_atexit@plt+0xa3250> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ str r3, [r5, #-8] │ │ │ │ tst sl, #3 │ │ │ │ - beq a66f8 <__cxa_atexit@plt+0x9a2c4> │ │ │ │ + beq af650 <__cxa_atexit@plt+0xa321c> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ - b a65b0 <__cxa_atexit@plt+0x9a17c> │ │ │ │ + b af508 <__cxa_atexit@plt+0xa30d4> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a6730 <__cxa_atexit@plt+0x9a2fc> │ │ │ │ + ldr r7, [pc, #20] @ af688 <__cxa_atexit@plt+0xa3254> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - biceq r8, lr, r4, ror #9 │ │ │ │ + biceq pc, sp, r8, asr fp @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov sl, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc a6790 <__cxa_atexit@plt+0x9a35c> │ │ │ │ - ldr r7, [pc, #64] @ a67a8 <__cxa_atexit@plt+0x9a374> │ │ │ │ + bcc af6e8 <__cxa_atexit@plt+0xa32b4> │ │ │ │ + ldr r7, [pc, #64] @ af700 <__cxa_atexit@plt+0xa32cc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #60] @ a67ac <__cxa_atexit@plt+0x9a378> │ │ │ │ + ldr r2, [pc, #60] @ af704 <__cxa_atexit@plt+0xa32d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #19 │ │ │ │ stmib r3, {r7, r8, sl} │ │ │ │ str r9, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ a67b0 <__cxa_atexit@plt+0x9a37c> │ │ │ │ + ldr r7, [pc, #24] @ af708 <__cxa_atexit@plt+0xa32d4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff8f18 │ │ │ │ - mvneq r3, ip, lsl #19 │ │ │ │ - biceq r7, lr, r8, asr lr │ │ │ │ - biceq r8, lr, r0, asr #8 │ │ │ │ + mvneq sl, r8, asr sl │ │ │ │ + biceq pc, sp, ip, asr #9 │ │ │ │ + strheq pc, [sp, #164] @ 0xa4 @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a6818 <__cxa_atexit@plt+0x9a3e4> │ │ │ │ - ldr r3, [pc, #80] @ a6830 <__cxa_atexit@plt+0x9a3fc> │ │ │ │ + bcc af770 <__cxa_atexit@plt+0xa333c> │ │ │ │ + ldr r3, [pc, #80] @ af788 <__cxa_atexit@plt+0xa3354> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ a6834 <__cxa_atexit@plt+0x9a400> │ │ │ │ + ldr r2, [pc, #76] @ af78c <__cxa_atexit@plt+0xa3358> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ a6838 <__cxa_atexit@plt+0x9a404> │ │ │ │ + ldr lr, [pc, #72] @ af790 <__cxa_atexit@plt+0xa335c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #30 │ │ │ │ str r1, [r7, #36] @ 0x24 │ │ │ │ sub r1, r6, #19 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ add r3, r7, #16 │ │ │ │ stm r3, {r2, r8, r9, lr} │ │ │ │ str r1, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a683c <__cxa_atexit@plt+0x9a408> │ │ │ │ + ldr r7, [pc, #28] @ af794 <__cxa_atexit@plt+0xa3360> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq r3, ip, lsl r9 │ │ │ │ - biceq r8, lr, r8, ror #7 │ │ │ │ + mvneq sl, r8, ror #19 │ │ │ │ + biceq pc, sp, ip, asr sl @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a68b4 <__cxa_atexit@plt+0x9a480> │ │ │ │ + bhi af80c <__cxa_atexit@plt+0xa33d8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a68d0 <__cxa_atexit@plt+0x9a49c> │ │ │ │ + ldr r1, [pc, #104] @ af828 <__cxa_atexit@plt+0xa33f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a68d4 <__cxa_atexit@plt+0x9a4a0> │ │ │ │ + ldr r0, [pc, #100] @ af82c <__cxa_atexit@plt+0xa33f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a68c0 <__cxa_atexit@plt+0x9a48c> │ │ │ │ - ldr r3, [pc, #72] @ a68d8 <__cxa_atexit@plt+0x9a4a4> │ │ │ │ + bhi af818 <__cxa_atexit@plt+0xa33e4> │ │ │ │ + ldr r3, [pc, #72] @ af830 <__cxa_atexit@plt+0xa33fc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a68a4 <__cxa_atexit@plt+0x9a470> │ │ │ │ + beq af7fc <__cxa_atexit@plt+0xa33c8> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a68dc <__cxa_atexit@plt+0x9a4a8> │ │ │ │ + ldr r7, [pc, #20] @ af834 <__cxa_atexit@plt+0xa3400> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, lsl #10 │ │ │ │ - strdeq r3, [r4, #64]! @ 0x40 │ │ │ │ + mvneq sl, ip, lsr #11 │ │ │ │ + @ instruction: 0x01e3a590 │ │ │ │ @ instruction: 0xffff8914 │ │ │ │ - biceq r7, lr, r0, lsl #23 │ │ │ │ - biceq r8, lr, r4, lsr r2 │ │ │ │ + strdeq pc, [sp, #20] │ │ │ │ + biceq pc, sp, r8, lsr #17 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a69cc <__cxa_atexit@plt+0x9a598> │ │ │ │ - ldr r7, [pc, #240] @ a69f4 <__cxa_atexit@plt+0x9a5c0> │ │ │ │ + bhi af924 <__cxa_atexit@plt+0xa34f0> │ │ │ │ + ldr r7, [pc, #240] @ af94c <__cxa_atexit@plt+0xa3518> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ ands r7, r9, #3 │ │ │ │ - beq a69a8 <__cxa_atexit@plt+0x9a574> │ │ │ │ + beq af900 <__cxa_atexit@plt+0xa34cc> │ │ │ │ cmp r7, #2 │ │ │ │ - bne a69b8 <__cxa_atexit@plt+0x9a584> │ │ │ │ + bne af910 <__cxa_atexit@plt+0xa34dc> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #52 @ 0x34 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc a69dc <__cxa_atexit@plt+0x9a5a8> │ │ │ │ - ldr r7, [pc, #208] @ a6a00 <__cxa_atexit@plt+0x9a5cc> │ │ │ │ + bcc af934 <__cxa_atexit@plt+0xa3500> │ │ │ │ + ldr r7, [pc, #208] @ af958 <__cxa_atexit@plt+0xa3524> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #204] @ a6a04 <__cxa_atexit@plt+0x9a5d0> │ │ │ │ + ldr r3, [pc, #204] @ af95c <__cxa_atexit@plt+0xa3528> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #200] @ a6a08 <__cxa_atexit@plt+0x9a5d4> │ │ │ │ + ldr lr, [pc, #200] @ af960 <__cxa_atexit@plt+0xa352c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r9, #2] │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r0, r2, #18 │ │ │ │ - ldr r7, [pc, #184] @ a6a0c <__cxa_atexit@plt+0x9a5d8> │ │ │ │ + ldr r7, [pc, #184] @ af964 <__cxa_atexit@plt+0xa3530> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #40] @ 0x28 │ │ │ │ str r3, [r6, #44] @ 0x2c │ │ │ │ str r0, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #168] @ a6a10 <__cxa_atexit@plt+0x9a5dc> │ │ │ │ + ldr r0, [pc, #168] @ af968 <__cxa_atexit@plt+0xa3534> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r3, r0, #1 │ │ │ │ sub r7, r2, #31 │ │ │ │ - ldr r8, [pc, #156] @ a6a14 <__cxa_atexit@plt+0x9a5e0> │ │ │ │ + ldr r8, [pc, #156] @ af96c <__cxa_atexit@plt+0xa3538> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ - ldr r9, [pc, #148] @ a6a18 <__cxa_atexit@plt+0x9a5e4> │ │ │ │ + ldr r9, [pc, #148] @ af970 <__cxa_atexit@plt+0xa353c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r0, r1, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ a69fc <__cxa_atexit@plt+0x9a5c8> │ │ │ │ + ldr r7, [pc, #60] @ af954 <__cxa_atexit@plt+0xa3520> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a69f8 <__cxa_atexit@plt+0x9a5c4> │ │ │ │ + ldr r7, [pc, #36] @ af950 <__cxa_atexit@plt+0xa351c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #52 @ 0x34 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - biceq r8, lr, ip, lsr r2 │ │ │ │ - strdeq r7, [lr, #192] @ 0xc0 │ │ │ │ + strheq pc, [sp, #128] @ 0x80 @ │ │ │ │ + biceq pc, sp, r4, ror #6 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - biceq r7, lr, r0, asr sp │ │ │ │ - biceq r7, lr, r4, lsr sp │ │ │ │ - strheq r3, [r4, #116]! @ 0x74 │ │ │ │ - mvneq r3, r0, lsl #8 │ │ │ │ - mvneq r3, r4, lsr #8 │ │ │ │ - mvneq r3, r0, lsr #8 │ │ │ │ - strdeq r8, [lr, #12] │ │ │ │ + biceq pc, sp, r4, asr #7 │ │ │ │ + biceq pc, sp, r8, lsr #7 │ │ │ │ + mvneq sl, r0, lsl #17 │ │ │ │ + mvneq sl, r0, lsr #9 │ │ │ │ + mvneq sl, r4, asr #9 │ │ │ │ + mvneq sl, r0, asr #9 │ │ │ │ + biceq pc, sp, r0, ror r7 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a6ac8 <__cxa_atexit@plt+0x9a694> │ │ │ │ + bne afa20 <__cxa_atexit@plt+0xa35ec> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a6adc <__cxa_atexit@plt+0x9a6a8> │ │ │ │ - ldr r2, [pc, #164] @ a6af0 <__cxa_atexit@plt+0x9a6bc> │ │ │ │ + bcc afa34 <__cxa_atexit@plt+0xa3600> │ │ │ │ + ldr r2, [pc, #164] @ afa48 <__cxa_atexit@plt+0xa3614> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #160] @ a6af4 <__cxa_atexit@plt+0x9a6c0> │ │ │ │ + ldr r8, [pc, #160] @ afa4c <__cxa_atexit@plt+0xa3618> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #156] @ a6af8 <__cxa_atexit@plt+0x9a6c4> │ │ │ │ + ldr lr, [pc, #156] @ afa50 <__cxa_atexit@plt+0xa361c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #132] @ a6afc <__cxa_atexit@plt+0x9a6c8> │ │ │ │ + ldr r0, [pc, #132] @ afa54 <__cxa_atexit@plt+0xa3620> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #116] @ a6b00 <__cxa_atexit@plt+0x9a6cc> │ │ │ │ + ldr r0, [pc, #116] @ afa58 <__cxa_atexit@plt+0xa3624> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #104] @ a6b04 <__cxa_atexit@plt+0x9a6d0> │ │ │ │ + ldr r8, [pc, #104] @ afa5c <__cxa_atexit@plt+0xa3628> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #100] @ a6b08 <__cxa_atexit@plt+0x9a6d4> │ │ │ │ + ldr r9, [pc, #100] @ afa60 <__cxa_atexit@plt+0xa362c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r7, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r2, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ a6aec <__cxa_atexit@plt+0x9a6b8> │ │ │ │ + ldr r7, [pc, #28] @ afa44 <__cxa_atexit@plt+0xa3610> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r7, lr, r0, ror #23 │ │ │ │ + biceq pc, sp, r4, asr r2 @ │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - biceq r7, lr, r4, lsr ip │ │ │ │ - biceq r7, lr, r8, lsl ip │ │ │ │ - @ instruction: 0x01e43690 │ │ │ │ - ldrdeq r3, [r4, #44]! @ 0x2c │ │ │ │ - mvneq r3, r0, lsl #6 │ │ │ │ - mvneq r3, r0, lsl #6 │ │ │ │ - biceq r8, lr, r4, lsl r1 │ │ │ │ + biceq pc, sp, r8, lsr #5 │ │ │ │ + biceq pc, sp, ip, lsl #5 │ │ │ │ + mvneq sl, ip, asr r7 │ │ │ │ + mvneq sl, ip, ror r3 │ │ │ │ + mvneq sl, r0, lsr #7 │ │ │ │ + mvneq sl, r0, lsr #7 │ │ │ │ + biceq pc, sp, r8, lsl #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a6b58 <__cxa_atexit@plt+0x9a724> │ │ │ │ - ldr r2, [pc, #52] @ a6b60 <__cxa_atexit@plt+0x9a72c> │ │ │ │ + bhi afab0 <__cxa_atexit@plt+0xa367c> │ │ │ │ + ldr r2, [pc, #52] @ afab8 <__cxa_atexit@plt+0xa3684> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #48] @ a6b64 <__cxa_atexit@plt+0x9a730> │ │ │ │ + ldr r8, [pc, #48] @ afabc <__cxa_atexit@plt+0xa3688> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ a6b68 <__cxa_atexit@plt+0x9a734> │ │ │ │ + ldr r0, [pc, #36] @ afac0 <__cxa_atexit@plt+0xa368c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r7, lr, r4, asr fp │ │ │ │ - mvneq r3, r0, lsr r2 │ │ │ │ - biceq r8, lr, r4, lsr #1 │ │ │ │ + biceq pc, sp, r8, asr #3 │ │ │ │ + ldrdeq sl, [r3, #32]! │ │ │ │ + biceq pc, sp, r8, lsl r7 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a6bb0 <__cxa_atexit@plt+0x9a77c> │ │ │ │ - ldr r3, [pc, #76] @ a6bdc <__cxa_atexit@plt+0x9a7a8> │ │ │ │ + bne afb08 <__cxa_atexit@plt+0xa36d4> │ │ │ │ + ldr r3, [pc, #76] @ afb34 <__cxa_atexit@plt+0xa3700> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ a6be0 <__cxa_atexit@plt+0x9a7ac> │ │ │ │ + ldr r9, [pc, #72] @ afb38 <__cxa_atexit@plt+0xa3704> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ a6be4 <__cxa_atexit@plt+0x9a7b0> │ │ │ │ + ldr r3, [pc, #60] @ afb3c <__cxa_atexit@plt+0xa3708> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ a6bd0 <__cxa_atexit@plt+0x9a79c> │ │ │ │ + ldr r3, [pc, #24] @ afb28 <__cxa_atexit@plt+0xa36f4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ a6bd4 <__cxa_atexit@plt+0x9a7a0> │ │ │ │ + ldr r7, [pc, #20] @ afb2c <__cxa_atexit@plt+0xa36f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ a6bd8 <__cxa_atexit@plt+0x9a7a4> │ │ │ │ + ldr r0, [pc, #12] @ afb30 <__cxa_atexit@plt+0xa36fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - biceq r7, lr, ip, asr #27 │ │ │ │ - biceq r7, lr, r0, asr #27 │ │ │ │ + biceq pc, sp, r0, asr #8 │ │ │ │ + biceq pc, sp, r4, lsr r4 @ │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - ldrdeq r7, [lr, #172] @ 0xac │ │ │ │ - ldrdeq r3, [r4, #28]! │ │ │ │ + biceq pc, sp, r0, asr r1 @ │ │ │ │ + mvneq sl, ip, ror r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a6c10 <__cxa_atexit@plt+0x9a7dc> │ │ │ │ + bne afb68 <__cxa_atexit@plt+0xa3734> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a6c24 <__cxa_atexit@plt+0x9a7f0> │ │ │ │ + ldr r7, [pc, #12] @ afb7c <__cxa_atexit@plt+0xa3748> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq r3, [r4, #72]! @ 0x48 │ │ │ │ + mvneq sl, r4, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a6c50 <__cxa_atexit@plt+0x9a81c> │ │ │ │ + bne afba8 <__cxa_atexit@plt+0xa3774> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a6c64 <__cxa_atexit@plt+0x9a830> │ │ │ │ + ldr r7, [pc, #12] @ afbbc <__cxa_atexit@plt+0xa3788> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq r3, [r4, #72]! @ 0x48 │ │ │ │ - strheq r7, [lr, #248] @ 0xf8 │ │ │ │ + mvneq sl, r4, lsl #11 │ │ │ │ + biceq pc, sp, ip, lsr #12 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a6d0c <__cxa_atexit@plt+0x9a8d8> │ │ │ │ + bhi afc64 <__cxa_atexit@plt+0xa3830> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a6d14 <__cxa_atexit@plt+0x9a8e0> │ │ │ │ - ldr lr, [pc, #152] @ a6d38 <__cxa_atexit@plt+0x9a904> │ │ │ │ + bcc afc6c <__cxa_atexit@plt+0xa3838> │ │ │ │ + ldr lr, [pc, #152] @ afc90 <__cxa_atexit@plt+0xa385c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #144] @ a6d3c <__cxa_atexit@plt+0x9a908> │ │ │ │ + ldr r0, [pc, #144] @ afc94 <__cxa_atexit@plt+0xa3860> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ add r8, r7, #8 │ │ │ │ ldm r8, {r0, r1, r8} │ │ │ │ - ldr r7, [pc, #128] @ a6d40 <__cxa_atexit@plt+0x9a90c> │ │ │ │ + ldr r7, [pc, #128] @ afc98 <__cxa_atexit@plt+0xa3864> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str lr, [r2, #4]! │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a6d28 <__cxa_atexit@plt+0x9a8f4> │ │ │ │ - ldr r3, [pc, #92] @ a6d44 <__cxa_atexit@plt+0x9a910> │ │ │ │ + bhi afc80 <__cxa_atexit@plt+0xa384c> │ │ │ │ + ldr r3, [pc, #92] @ afc9c <__cxa_atexit@plt+0xa3868> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a6cfc <__cxa_atexit@plt+0x9a8c8> │ │ │ │ + beq afc54 <__cxa_atexit@plt+0xa3820> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ - b a6d1c <__cxa_atexit@plt+0x9a8e8> │ │ │ │ + b afc74 <__cxa_atexit@plt+0xa3840> │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ a6d48 <__cxa_atexit@plt+0x9a914> │ │ │ │ + ldr r7, [pc, #24] @ afca0 <__cxa_atexit@plt+0xa386c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - mvneq r3, r8, asr #1 │ │ │ │ - mvneq r3, r0, lsr #1 │ │ │ │ + mvneq sl, r8, ror #2 │ │ │ │ + mvneq sl, r0, asr #2 │ │ │ │ @ instruction: 0xffff852c │ │ │ │ - biceq r7, lr, ip, lsl r7 │ │ │ │ - ldrdeq r7, [lr, #224] @ 0xe0 │ │ │ │ + @ instruction: 0x01cded90 │ │ │ │ + biceq pc, sp, r4, asr #10 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a6ddc <__cxa_atexit@plt+0x9a9a8> │ │ │ │ - ldr r3, [pc, #124] @ a6dec <__cxa_atexit@plt+0x9a9b8> │ │ │ │ + bhi afd34 <__cxa_atexit@plt+0xa3900> │ │ │ │ + ldr r3, [pc, #124] @ afd44 <__cxa_atexit@plt+0xa3910> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ str r8, [r7, #4] │ │ │ │ ands r3, r9, #3 │ │ │ │ - beq a6db8 <__cxa_atexit@plt+0x9a984> │ │ │ │ + beq afd10 <__cxa_atexit@plt+0xa38dc> │ │ │ │ cmp r3, #1 │ │ │ │ - bne a6dc8 <__cxa_atexit@plt+0x9a994> │ │ │ │ - ldr r7, [pc, #92] @ a6df0 <__cxa_atexit@plt+0x9a9bc> │ │ │ │ + bne afd20 <__cxa_atexit@plt+0xa38ec> │ │ │ │ + ldr r7, [pc, #92] @ afd48 <__cxa_atexit@plt+0xa3914> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #88] @ a6df4 <__cxa_atexit@plt+0x9a9c0> │ │ │ │ + ldr r3, [pc, #88] @ afd4c <__cxa_atexit@plt+0xa3918> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r9, #3] │ │ │ │ ldr r2, [r9, #7] │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r2, r8} │ │ │ │ mov r7, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ a6dfc <__cxa_atexit@plt+0x9a9c8> │ │ │ │ + ldr r7, [pc, #44] @ afd54 <__cxa_atexit@plt+0xa3920> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a6df8 <__cxa_atexit@plt+0x9a9c4> │ │ │ │ + ldr r7, [pc, #20] @ afd50 <__cxa_atexit@plt+0xa391c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - biceq r7, lr, ip, ror #17 │ │ │ │ - biceq r7, lr, r4, asr lr │ │ │ │ - mvneq r3, r8, ror #1 │ │ │ │ - biceq r7, lr, r0, lsr #28 │ │ │ │ + biceq lr, sp, r0, ror #30 │ │ │ │ + biceq pc, sp, r8, asr #9 │ │ │ │ + mvneq sl, r8, lsl #3 │ │ │ │ + @ instruction: 0x01cdf494 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne a6e3c <__cxa_atexit@plt+0x9aa08> │ │ │ │ - ldr r3, [pc, #52] @ a6e54 <__cxa_atexit@plt+0x9aa20> │ │ │ │ + bne afd94 <__cxa_atexit@plt+0xa3960> │ │ │ │ + ldr r3, [pc, #52] @ afdac <__cxa_atexit@plt+0xa3978> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r9, [pc, #40] @ a6e58 <__cxa_atexit@plt+0x9aa24> │ │ │ │ + ldr r9, [pc, #40] @ afdb0 <__cxa_atexit@plt+0xa397c> │ │ │ │ add r9, pc, r9 │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ a6e50 <__cxa_atexit@plt+0x9aa1c> │ │ │ │ + ldr r7, [pc, #12] @ afda8 <__cxa_atexit@plt+0xa3974> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, ror r0 │ │ │ │ + mvneq sl, r4, lsl r1 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r7, lr, r8, asr r8 │ │ │ │ - biceq r7, lr, r4, asr #27 │ │ │ │ + biceq lr, sp, ip, asr #29 │ │ │ │ + biceq pc, sp, r8, lsr r4 @ │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a6ec8 <__cxa_atexit@plt+0x9aa94> │ │ │ │ + bne afe20 <__cxa_atexit@plt+0xa39ec> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a6edc <__cxa_atexit@plt+0x9aaa8> │ │ │ │ - ldr r7, [pc, #100] @ a6ef0 <__cxa_atexit@plt+0x9aabc> │ │ │ │ + bcc afe34 <__cxa_atexit@plt+0xa3a00> │ │ │ │ + ldr r7, [pc, #100] @ afe48 <__cxa_atexit@plt+0xa3a14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #76] @ a6ef4 <__cxa_atexit@plt+0x9aac0> │ │ │ │ + ldr lr, [pc, #76] @ afe4c <__cxa_atexit@plt+0xa3a18> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a6eec <__cxa_atexit@plt+0x9aab8> │ │ │ │ + ldr r7, [pc, #28] @ afe44 <__cxa_atexit@plt+0xa3a10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r2, r8, ror #31 │ │ │ │ + mvneq sl, r8, lsl #1 │ │ │ │ @ instruction: 0xfffffde4 │ │ │ │ - ldrdeq r2, [r4, #248]! @ 0xf8 │ │ │ │ - biceq r7, lr, r4, lsr sp │ │ │ │ + mvneq sl, r8, ror r0 │ │ │ │ + biceq pc, sp, r8, lsr #7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r2, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a6f94 <__cxa_atexit@plt+0x9ab60> │ │ │ │ - ldr r1, [pc, #132] @ a6fa8 <__cxa_atexit@plt+0x9ab74> │ │ │ │ + bhi afeec <__cxa_atexit@plt+0xa3ab8> │ │ │ │ + ldr r1, [pc, #132] @ aff00 <__cxa_atexit@plt+0xa3acc> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-8]! │ │ │ │ str r8, [r3, #4] │ │ │ │ ands r1, r2, #3 │ │ │ │ - beq a6f70 <__cxa_atexit@plt+0x9ab3c> │ │ │ │ + beq afec8 <__cxa_atexit@plt+0xa3a94> │ │ │ │ cmp r1, #1 │ │ │ │ - bne a6f80 <__cxa_atexit@plt+0x9ab4c> │ │ │ │ - ldr r3, [pc, #100] @ a6fac <__cxa_atexit@plt+0x9ab78> │ │ │ │ + bne afed8 <__cxa_atexit@plt+0xa3aa4> │ │ │ │ + ldr r3, [pc, #100] @ aff04 <__cxa_atexit@plt+0xa3ad0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r2, #3] │ │ │ │ ldr r1, [r2, #7] │ │ │ │ - ldr r9, [pc, #88] @ a6fb0 <__cxa_atexit@plt+0x9ab7c> │ │ │ │ + ldr r9, [pc, #88] @ aff08 <__cxa_atexit@plt+0xa3ad4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r2 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ a6fb8 <__cxa_atexit@plt+0x9ab84> │ │ │ │ + ldr r7, [pc, #48] @ aff10 <__cxa_atexit@plt+0xa3adc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ a6fb4 <__cxa_atexit@plt+0x9ab80> │ │ │ │ + ldr r7, [pc, #24] @ aff0c <__cxa_atexit@plt+0xa3ad8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - biceq r7, lr, r0, lsr r7 │ │ │ │ - @ instruction: 0x01ce7c9c │ │ │ │ - mvneq r2, r0, lsr pc │ │ │ │ - biceq r7, lr, r8, asr #24 │ │ │ │ + biceq lr, sp, r4, lsr #27 │ │ │ │ + biceq pc, sp, r0, lsl r3 @ │ │ │ │ + ldrdeq r9, [r3, #240]! @ 0xf0 │ │ │ │ + strheq pc, [sp, #44] @ 0x2c @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b a68f0 <__cxa_atexit@plt+0x9a4bc> │ │ │ │ + b af848 <__cxa_atexit@plt+0xa3414> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a7038 <__cxa_atexit@plt+0x9ac04> │ │ │ │ - ldr r3, [pc, #80] @ a7050 <__cxa_atexit@plt+0x9ac1c> │ │ │ │ + bcc aff90 <__cxa_atexit@plt+0xa3b5c> │ │ │ │ + ldr r3, [pc, #80] @ affa8 <__cxa_atexit@plt+0xa3b74> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #76] @ a7054 <__cxa_atexit@plt+0x9ac20> │ │ │ │ + ldr r9, [pc, #76] @ affac <__cxa_atexit@plt+0xa3b78> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #72] @ a7058 <__cxa_atexit@plt+0x9ac24> │ │ │ │ + ldr lr, [pc, #72] @ affb0 <__cxa_atexit@plt+0xa3b7c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #23 │ │ │ │ sub r2, r6, #15 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ str r8, [r7, #16] │ │ │ │ str lr, [r7, #20] │ │ │ │ str r2, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a705c <__cxa_atexit@plt+0x9ac28> │ │ │ │ + ldr r7, [pc, #28] @ affb4 <__cxa_atexit@plt+0xa3b80> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - strdeq r3, [r4, #12]! │ │ │ │ - biceq r7, lr, r0, lsl #24 │ │ │ │ + mvneq sl, r8, asr #3 │ │ │ │ + biceq pc, sp, r4, ror r2 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a70d4 <__cxa_atexit@plt+0x9aca0> │ │ │ │ + bhi b002c <__cxa_atexit@plt+0xa3bf8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a70f0 <__cxa_atexit@plt+0x9acbc> │ │ │ │ + ldr r1, [pc, #104] @ b0048 <__cxa_atexit@plt+0xa3c14> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a70f4 <__cxa_atexit@plt+0x9acc0> │ │ │ │ + ldr r0, [pc, #100] @ b004c <__cxa_atexit@plt+0xa3c18> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a70e0 <__cxa_atexit@plt+0x9acac> │ │ │ │ - ldr r3, [pc, #72] @ a70f8 <__cxa_atexit@plt+0x9acc4> │ │ │ │ + bhi b0038 <__cxa_atexit@plt+0xa3c04> │ │ │ │ + ldr r3, [pc, #72] @ b0050 <__cxa_atexit@plt+0xa3c1c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a70c4 <__cxa_atexit@plt+0x9ac90> │ │ │ │ + beq b001c <__cxa_atexit@plt+0xa3be8> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a70fc <__cxa_atexit@plt+0x9acc8> │ │ │ │ + ldr r7, [pc, #20] @ b0054 <__cxa_atexit@plt+0xa3c20> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, ror #25 │ │ │ │ - ldrdeq r2, [r4, #192]! @ 0xc0 │ │ │ │ + mvneq r9, ip, lsl #27 │ │ │ │ + mvneq r9, r0, ror sp │ │ │ │ @ instruction: 0xffff80f4 │ │ │ │ - biceq r7, lr, r0, ror #6 │ │ │ │ + ldrdeq lr, [sp, #148] @ 0x94 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a7174 <__cxa_atexit@plt+0x9ad40> │ │ │ │ + bhi b00cc <__cxa_atexit@plt+0xa3c98> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ a7190 <__cxa_atexit@plt+0x9ad5c> │ │ │ │ + ldr r1, [pc, #104] @ b00e8 <__cxa_atexit@plt+0xa3cb4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ a7194 <__cxa_atexit@plt+0x9ad60> │ │ │ │ + ldr r0, [pc, #100] @ b00ec <__cxa_atexit@plt+0xa3cb8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a7180 <__cxa_atexit@plt+0x9ad4c> │ │ │ │ - ldr r3, [pc, #72] @ a7198 <__cxa_atexit@plt+0x9ad64> │ │ │ │ + bhi b00d8 <__cxa_atexit@plt+0xa3ca4> │ │ │ │ + ldr r3, [pc, #72] @ b00f0 <__cxa_atexit@plt+0xa3cbc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a7164 <__cxa_atexit@plt+0x9ad30> │ │ │ │ + beq b00bc <__cxa_atexit@plt+0xa3c88> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ a719c <__cxa_atexit@plt+0x9ad68> │ │ │ │ + ldr r7, [pc, #20] @ b00f4 <__cxa_atexit@plt+0xa3cc0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, asr #24 │ │ │ │ - mvneq r2, r0, lsr ip │ │ │ │ + mvneq r9, ip, ror #25 │ │ │ │ + ldrdeq r9, [r3, #192]! @ 0xc0 │ │ │ │ @ instruction: 0xffff8054 │ │ │ │ - biceq r7, lr, r0, asr #5 │ │ │ │ - biceq r7, lr, r4, lsr #21 │ │ │ │ + biceq lr, sp, r4, lsr r9 │ │ │ │ + biceq pc, sp, r8, lsl r1 @ │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a72d0 <__cxa_atexit@plt+0x9ae9c> │ │ │ │ - ldr r7, [pc, #308] @ a72f8 <__cxa_atexit@plt+0x9aec4> │ │ │ │ + bhi b0228 <__cxa_atexit@plt+0xa3df4> │ │ │ │ + ldr r7, [pc, #308] @ b0250 <__cxa_atexit@plt+0xa3e1c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq a72c0 <__cxa_atexit@plt+0x9ae8c> │ │ │ │ + beq b0218 <__cxa_atexit@plt+0xa3de4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #92 @ 0x5c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc a72e0 <__cxa_atexit@plt+0x9aeac> │ │ │ │ - ldr r3, [pc, #280] @ a7300 <__cxa_atexit@plt+0x9aecc> │ │ │ │ + bcc b0238 <__cxa_atexit@plt+0xa3e04> │ │ │ │ + ldr r3, [pc, #280] @ b0258 <__cxa_atexit@plt+0xa3e24> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [sl, #3] │ │ │ │ ldr r1, [sl, #7] │ │ │ │ str r1, [sp] │ │ │ │ - ldr r8, [pc, #264] @ a7304 <__cxa_atexit@plt+0x9aed0> │ │ │ │ + ldr r8, [pc, #264] @ b025c <__cxa_atexit@plt+0xa3e28> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r6, #4]! │ │ │ │ - ldr r0, [pc, #256] @ a7308 <__cxa_atexit@plt+0x9aed4> │ │ │ │ + ldr r0, [pc, #256] @ b0260 <__cxa_atexit@plt+0xa3e2c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r3, r0, #1 │ │ │ │ str r3, [sp, #4] │ │ │ │ sub r9, r2, #71 @ 0x47 │ │ │ │ ldr r3, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ sub lr, r2, #18 │ │ │ │ - ldr ip, [pc, #228] @ a730c <__cxa_atexit@plt+0x9aed8> │ │ │ │ + ldr ip, [pc, #228] @ b0264 <__cxa_atexit@plt+0xa3e30> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str ip, [r6, #80] @ 0x50 │ │ │ │ str r8, [r6, #84] @ 0x54 │ │ │ │ str lr, [r6, #88] @ 0x58 │ │ │ │ sub r0, r2, #58 @ 0x3a │ │ │ │ sub ip, r2, #31 │ │ │ │ - ldr r8, [pc, #204] @ a7310 <__cxa_atexit@plt+0x9aedc> │ │ │ │ + ldr r8, [pc, #204] @ b0268 <__cxa_atexit@plt+0xa3e34> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov lr, r6 │ │ │ │ - ldr sl, [pc, #196] @ a7314 <__cxa_atexit@plt+0x9aee0> │ │ │ │ + ldr sl, [pc, #196] @ b026c <__cxa_atexit@plt+0xa3e38> │ │ │ │ add sl, pc, sl │ │ │ │ str sl, [lr, #40]! @ 0x28 │ │ │ │ add sl, r6, #48 @ 0x30 │ │ │ │ stm sl, {r3, r7, r8} │ │ │ │ - ldr r3, [pc, #180] @ a7318 <__cxa_atexit@plt+0x9aee4> │ │ │ │ + ldr r3, [pc, #180] @ b0270 <__cxa_atexit@plt+0xa3e3c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r6, #60] @ 0x3c │ │ │ │ str lr, [r6, #64] @ 0x40 │ │ │ │ - ldr r3, [pc, #168] @ a731c <__cxa_atexit@plt+0x9aee8> │ │ │ │ + ldr r3, [pc, #168] @ b0274 <__cxa_atexit@plt+0xa3e40> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r6, #68] @ 0x44 │ │ │ │ str ip, [r6, #72] @ 0x48 │ │ │ │ str r0, [r6, #76] @ 0x4c │ │ │ │ str r1, [r6, #8] │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ - ldr r7, [pc, #136] @ a7320 <__cxa_atexit@plt+0x9aeec> │ │ │ │ + ldr r7, [pc, #136] @ b0278 <__cxa_atexit@plt+0xa3e44> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ str r3, [r6, #28] │ │ │ │ str r9, [r6, #32] │ │ │ │ ldr r7, [sp, #4] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ @@ -158628,89 +167802,89 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ a72fc <__cxa_atexit@plt+0x9aec8> │ │ │ │ + ldr r7, [pc, #36] @ b0254 <__cxa_atexit@plt+0xa3e20> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #92 @ 0x5c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ - biceq r7, lr, ip, lsl #19 │ │ │ │ + biceq pc, sp, r0 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ - biceq r7, lr, ip, ror #9 │ │ │ │ - mvneq r2, r0, ror #22 │ │ │ │ - mvneq r2, r0, ror #29 │ │ │ │ - mvneq r2, r0, ror #22 │ │ │ │ + biceq lr, sp, r0, ror #22 │ │ │ │ + mvneq r9, r0, lsl #24 │ │ │ │ + mvneq r9, ip, lsr #31 │ │ │ │ + mvneq r9, r0, lsl #24 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - biceq r7, lr, r0, ror r4 │ │ │ │ - mvneq r2, r8, lsr #22 │ │ │ │ - biceq r7, lr, r8, lsr #8 │ │ │ │ - biceq r7, lr, r4, lsr #18 │ │ │ │ + biceq lr, sp, r4, ror #21 │ │ │ │ + mvneq r9, r8, asr #23 │ │ │ │ + @ instruction: 0x01cdea9c │ │ │ │ + strexbeq lr, r8, [sp] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r9, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #92 @ 0x5c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a742c <__cxa_atexit@plt+0x9aff8> │ │ │ │ - ldr r0, [pc, #236] @ a743c <__cxa_atexit@plt+0x9b008> │ │ │ │ + bcc b0384 <__cxa_atexit@plt+0xa3f50> │ │ │ │ + ldr r0, [pc, #236] @ b0394 <__cxa_atexit@plt+0xa3f60> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r4, [pc, #232] @ a7440 <__cxa_atexit@plt+0x9b00c> │ │ │ │ + ldr r4, [pc, #232] @ b0398 <__cxa_atexit@plt+0xa3f64> │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ str r0, [r3, #4]! │ │ │ │ - ldr r0, [pc, #216] @ a7444 <__cxa_atexit@plt+0x9b010> │ │ │ │ + ldr r0, [pc, #216] @ b039c <__cxa_atexit@plt+0xa3f68> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r7, r0, #1 │ │ │ │ str r7, [sp] │ │ │ │ sub r8, r6, #71 @ 0x47 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ sub lr, r6, #18 │ │ │ │ str fp, [sp, #4] │ │ │ │ - ldr fp, [pc, #184] @ a7448 <__cxa_atexit@plt+0x9b014> │ │ │ │ + ldr fp, [pc, #184] @ b03a0 <__cxa_atexit@plt+0xa3f6c> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ str fp, [r3, #80] @ 0x50 │ │ │ │ str r4, [r3, #84] @ 0x54 │ │ │ │ str lr, [r3, #88] @ 0x58 │ │ │ │ sub r0, r6, #58 @ 0x3a │ │ │ │ sub fp, r6, #31 │ │ │ │ - ldr r4, [pc, #160] @ a744c <__cxa_atexit@plt+0x9b018> │ │ │ │ + ldr r4, [pc, #160] @ b03a4 <__cxa_atexit@plt+0xa3f70> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ mov lr, r3 │ │ │ │ - ldr sl, [pc, #152] @ a7450 <__cxa_atexit@plt+0x9b01c> │ │ │ │ + ldr sl, [pc, #152] @ b03a8 <__cxa_atexit@plt+0xa3f74> │ │ │ │ add sl, pc, sl │ │ │ │ str sl, [lr, #40]! @ 0x28 │ │ │ │ str r7, [r3, #48] @ 0x30 │ │ │ │ str r2, [r3, #52] @ 0x34 │ │ │ │ str r4, [r3, #56] @ 0x38 │ │ │ │ - ldr r2, [pc, #132] @ a7454 <__cxa_atexit@plt+0x9b020> │ │ │ │ + ldr r2, [pc, #132] @ b03ac <__cxa_atexit@plt+0xa3f78> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #60] @ 0x3c │ │ │ │ str lr, [r3, #64] @ 0x40 │ │ │ │ - ldr r2, [pc, #120] @ a7458 <__cxa_atexit@plt+0x9b024> │ │ │ │ + ldr r2, [pc, #120] @ b03b0 <__cxa_atexit@plt+0xa3f7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #68] @ 0x44 │ │ │ │ str fp, [r3, #72] @ 0x48 │ │ │ │ str r0, [r3, #76] @ 0x4c │ │ │ │ str r1, [r3, #8] │ │ │ │ str ip, [r3, #12] │ │ │ │ str r4, [r3, #16] │ │ │ │ - ldr r7, [pc, #92] @ a745c <__cxa_atexit@plt+0x9b028> │ │ │ │ + ldr r7, [pc, #92] @ b03b4 <__cxa_atexit@plt+0xa3f80> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ @@ -158720,387 +167894,387 @@ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ bx r0 │ │ │ │ mov r4, #92 @ 0x5c │ │ │ │ str r4, [r9, #828] @ 0x33c │ │ │ │ mov r4, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ - @ instruction: 0x01ce7390 │ │ │ │ - strdeq r2, [r4, #156]! @ 0x9c │ │ │ │ - mvneq r2, r8, ror sp │ │ │ │ - strdeq r2, [r4, #152]! @ 0x98 │ │ │ │ + biceq lr, sp, r4, lsl #20 │ │ │ │ + @ instruction: 0x01e39a9c │ │ │ │ + mvneq r9, r4, asr #28 │ │ │ │ + @ instruction: 0x01e39a98 │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - biceq r7, lr, r4, lsl #6 │ │ │ │ - strheq r2, [r4, #156]! @ 0x9c │ │ │ │ - biceq r7, lr, r0, asr #5 │ │ │ │ - biceq r7, lr, r0, lsl #5 │ │ │ │ + biceq lr, sp, r8, ror r9 │ │ │ │ + mvneq r9, ip, asr sl │ │ │ │ + biceq lr, sp, r4, lsr r9 │ │ │ │ + strdeq lr, [sp, #132] @ 0x84 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a74f0 <__cxa_atexit@plt+0x9b0bc> │ │ │ │ - ldr r1, [pc, #120] @ a74fc <__cxa_atexit@plt+0x9b0c8> │ │ │ │ + bhi b0448 <__cxa_atexit@plt+0xa4014> │ │ │ │ + ldr r1, [pc, #120] @ b0454 <__cxa_atexit@plt+0xa4020> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ a7500 <__cxa_atexit@plt+0x9b0cc> │ │ │ │ + ldr r1, [pc, #104] @ b0458 <__cxa_atexit@plt+0xa4024> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq a74d0 <__cxa_atexit@plt+0x9b09c> │ │ │ │ + beq b0428 <__cxa_atexit@plt+0xa3ff4> │ │ │ │ cmp r3, #1 │ │ │ │ - bne a74dc <__cxa_atexit@plt+0x9b0a8> │ │ │ │ - ldr r3, [pc, #80] @ a7504 <__cxa_atexit@plt+0x9b0d0> │ │ │ │ + bne b0434 <__cxa_atexit@plt+0xa4000> │ │ │ │ + ldr r3, [pc, #80] @ b045c <__cxa_atexit@plt+0xa4028> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ a7508 <__cxa_atexit@plt+0x9b0d4> │ │ │ │ + ldr r8, [pc, #76] @ b0460 <__cxa_atexit@plt+0xa402c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ a750c <__cxa_atexit@plt+0x9b0d8> │ │ │ │ + ldr r7, [pc, #40] @ b0464 <__cxa_atexit@plt+0xa4030> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - ldrdeq r2, [r4, #140]! @ 0x8c │ │ │ │ + mvneq r9, ip, ror r9 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r7, lr, ip, lsr #4 │ │ │ │ - mvneq r2, r4, lsl #17 │ │ │ │ - ldrdeq r7, [lr, #16] │ │ │ │ + biceq lr, sp, r0, lsr #17 │ │ │ │ + mvneq r9, r4, lsr #18 │ │ │ │ + biceq lr, sp, r4, asr #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne a754c <__cxa_atexit@plt+0x9b118> │ │ │ │ - ldr r3, [pc, #52] @ a7564 <__cxa_atexit@plt+0x9b130> │ │ │ │ + bne b04a4 <__cxa_atexit@plt+0xa4070> │ │ │ │ + ldr r3, [pc, #52] @ b04bc <__cxa_atexit@plt+0xa4088> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ a7568 <__cxa_atexit@plt+0x9b134> │ │ │ │ + ldr r8, [pc, #40] @ b04c0 <__cxa_atexit@plt+0xa408c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ a7560 <__cxa_atexit@plt+0x9b12c> │ │ │ │ + ldr r7, [pc, #12] @ b04b8 <__cxa_atexit@plt+0xa4084> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, lsl r8 │ │ │ │ + strheq r9, [r3, #132]! @ 0x84 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, lr, r8, lsr #3 │ │ │ │ + biceq lr, sp, ip, lsl r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne a7594 <__cxa_atexit@plt+0x9b160> │ │ │ │ + bne b04ec <__cxa_atexit@plt+0xa40b8> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a75a8 <__cxa_atexit@plt+0x9b174> │ │ │ │ + ldr r7, [pc, #12] @ b0500 <__cxa_atexit@plt+0xa40cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, asr #15 │ │ │ │ - biceq r7, lr, ip, lsl #2 │ │ │ │ + mvneq r9, ip, ror #16 │ │ │ │ + biceq lr, sp, r0, lsl #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a7600 <__cxa_atexit@plt+0x9b1cc> │ │ │ │ - ldr r2, [pc, #60] @ a7608 <__cxa_atexit@plt+0x9b1d4> │ │ │ │ + bhi b0558 <__cxa_atexit@plt+0xa4124> │ │ │ │ + ldr r2, [pc, #60] @ b0560 <__cxa_atexit@plt+0xa412c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ a760c <__cxa_atexit@plt+0x9b1d8> │ │ │ │ + ldr r9, [pc, #56] @ b0564 <__cxa_atexit@plt+0xa4130> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ a7610 <__cxa_atexit@plt+0x9b1dc> │ │ │ │ + ldr r1, [pc, #48] @ b0568 <__cxa_atexit@plt+0xa4134> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ a7614 <__cxa_atexit@plt+0x9b1e0> │ │ │ │ + ldr r5, [pc, #32] @ b056c <__cxa_atexit@plt+0xa4138> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r7, lr, ip, ror #1 │ │ │ │ - @ instruction: 0x01e42794 │ │ │ │ - @ instruction: 0x01e42790 │ │ │ │ + biceq lr, sp, r0, ror #14 │ │ │ │ + mvneq r9, r4, lsr r8 │ │ │ │ + mvneq r9, r0, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a7640 <__cxa_atexit@plt+0x9b20c> │ │ │ │ + bne b0598 <__cxa_atexit@plt+0xa4164> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a7654 <__cxa_atexit@plt+0x9b220> │ │ │ │ + ldr r7, [pc, #12] @ b05ac <__cxa_atexit@plt+0xa4178> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, asr #21 │ │ │ │ - biceq r7, lr, r0, rrx │ │ │ │ + @ instruction: 0x01e39b94 │ │ │ │ + ldrdeq lr, [sp, #100] @ 0x64 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a76f8 <__cxa_atexit@plt+0x9b2c4> │ │ │ │ + bhi b0650 <__cxa_atexit@plt+0xa421c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a7700 <__cxa_atexit@plt+0x9b2cc> │ │ │ │ - ldr r1, [pc, #148] @ a7724 <__cxa_atexit@plt+0x9b2f0> │ │ │ │ + bcc b0658 <__cxa_atexit@plt+0xa4224> │ │ │ │ + ldr r1, [pc, #148] @ b067c <__cxa_atexit@plt+0xa4248> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #140] @ a7728 <__cxa_atexit@plt+0x9b2f4> │ │ │ │ + ldr r0, [pc, #140] @ b0680 <__cxa_atexit@plt+0xa424c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r7, [pc, #124] @ a772c <__cxa_atexit@plt+0x9b2f8> │ │ │ │ + ldr r7, [pc, #124] @ b0684 <__cxa_atexit@plt+0xa4250> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r0, [r2, #8] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a7714 <__cxa_atexit@plt+0x9b2e0> │ │ │ │ - ldr r3, [pc, #92] @ a7730 <__cxa_atexit@plt+0x9b2fc> │ │ │ │ + bhi b066c <__cxa_atexit@plt+0xa4238> │ │ │ │ + ldr r3, [pc, #92] @ b0688 <__cxa_atexit@plt+0xa4254> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a76e8 <__cxa_atexit@plt+0x9b2b4> │ │ │ │ + beq b0640 <__cxa_atexit@plt+0xa420c> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ - b a7708 <__cxa_atexit@plt+0x9b2d4> │ │ │ │ + b b0660 <__cxa_atexit@plt+0xa422c> │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ a7734 <__cxa_atexit@plt+0x9b300> │ │ │ │ + ldr r7, [pc, #24] @ b068c <__cxa_atexit@plt+0xa4258> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ - ldrdeq r2, [r4, #104]! @ 0x68 │ │ │ │ - strheq r2, [r4, #96]! @ 0x60 │ │ │ │ + mvneq r9, r8, ror r7 │ │ │ │ + mvneq r9, r0, asr r7 │ │ │ │ @ instruction: 0xffff7b40 │ │ │ │ - biceq r6, lr, r0, lsr sp │ │ │ │ - strexbeq r6, r4, [lr] │ │ │ │ + biceq lr, sp, r4, lsr #7 │ │ │ │ + biceq lr, sp, r8, lsl #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a778c <__cxa_atexit@plt+0x9b358> │ │ │ │ - ldr r2, [pc, #60] @ a7794 <__cxa_atexit@plt+0x9b360> │ │ │ │ + bhi b06e4 <__cxa_atexit@plt+0xa42b0> │ │ │ │ + ldr r2, [pc, #60] @ b06ec <__cxa_atexit@plt+0xa42b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ a7798 <__cxa_atexit@plt+0x9b364> │ │ │ │ + ldr r9, [pc, #56] @ b06f0 <__cxa_atexit@plt+0xa42bc> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ a779c <__cxa_atexit@plt+0x9b368> │ │ │ │ + ldr r1, [pc, #48] @ b06f4 <__cxa_atexit@plt+0xa42c0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ a77a0 <__cxa_atexit@plt+0x9b36c> │ │ │ │ + ldr r5, [pc, #32] @ b06f8 <__cxa_atexit@plt+0xa42c4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r6, lr, r4, ror pc │ │ │ │ - mvneq r2, r8, lsl #12 │ │ │ │ - mvneq r2, r4, lsl #12 │ │ │ │ + biceq lr, sp, r8, ror #11 │ │ │ │ + mvneq r9, r8, lsr #13 │ │ │ │ + mvneq r9, r4, lsr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne a77cc <__cxa_atexit@plt+0x9b398> │ │ │ │ + bne b0724 <__cxa_atexit@plt+0xa42f0> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a77e0 <__cxa_atexit@plt+0x9b3ac> │ │ │ │ + ldr r7, [pc, #12] @ b0738 <__cxa_atexit@plt+0xa4304> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, lsr r9 │ │ │ │ - biceq r6, lr, r8, ror #29 │ │ │ │ + mvneq r9, r8, lsl #20 │ │ │ │ + biceq lr, sp, ip, asr r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a7884 <__cxa_atexit@plt+0x9b450> │ │ │ │ + bhi b07dc <__cxa_atexit@plt+0xa43a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a788c <__cxa_atexit@plt+0x9b458> │ │ │ │ - ldr r1, [pc, #148] @ a78b0 <__cxa_atexit@plt+0x9b47c> │ │ │ │ + bcc b07e4 <__cxa_atexit@plt+0xa43b0> │ │ │ │ + ldr r1, [pc, #148] @ b0808 <__cxa_atexit@plt+0xa43d4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #140] @ a78b4 <__cxa_atexit@plt+0x9b480> │ │ │ │ + ldr r0, [pc, #140] @ b080c <__cxa_atexit@plt+0xa43d8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r7, [pc, #124] @ a78b8 <__cxa_atexit@plt+0x9b484> │ │ │ │ + ldr r7, [pc, #124] @ b0810 <__cxa_atexit@plt+0xa43dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r0, [r2, #8] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a78a0 <__cxa_atexit@plt+0x9b46c> │ │ │ │ - ldr r3, [pc, #92] @ a78bc <__cxa_atexit@plt+0x9b488> │ │ │ │ + bhi b07f8 <__cxa_atexit@plt+0xa43c4> │ │ │ │ + ldr r3, [pc, #92] @ b0814 <__cxa_atexit@plt+0xa43e0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a7874 <__cxa_atexit@plt+0x9b440> │ │ │ │ + beq b07cc <__cxa_atexit@plt+0xa4398> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ - b a7894 <__cxa_atexit@plt+0x9b460> │ │ │ │ + b b07ec <__cxa_atexit@plt+0xa43b8> │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ a78c0 <__cxa_atexit@plt+0x9b48c> │ │ │ │ + ldr r7, [pc, #24] @ b0818 <__cxa_atexit@plt+0xa43e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ - mvneq r2, ip, asr #10 │ │ │ │ - mvneq r2, r4, lsr #10 │ │ │ │ + mvneq r9, ip, ror #11 │ │ │ │ + mvneq r9, r4, asr #11 │ │ │ │ @ instruction: 0xffff79b4 │ │ │ │ - biceq r6, lr, r4, lsr #23 │ │ │ │ - biceq r7, lr, r0, lsl #7 │ │ │ │ + biceq lr, sp, r8, lsl r2 │ │ │ │ + strdeq lr, [sp, #148] @ 0x94 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r7, r6 │ │ │ │ - bcc a7930 <__cxa_atexit@plt+0x9b4fc> │ │ │ │ - ldr r7, [pc, #88] @ a7948 <__cxa_atexit@plt+0x9b514> │ │ │ │ + bcc b0888 <__cxa_atexit@plt+0xa4454> │ │ │ │ + ldr r7, [pc, #88] @ b08a0 <__cxa_atexit@plt+0xa446c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #84] @ a794c <__cxa_atexit@plt+0x9b518> │ │ │ │ + ldr r2, [pc, #84] @ b08a4 <__cxa_atexit@plt+0xa4470> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ a7950 <__cxa_atexit@plt+0x9b51c> │ │ │ │ + ldr r1, [pc, #80] @ b08a8 <__cxa_atexit@plt+0xa4474> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str sl, [r3, #8] │ │ │ │ str r3, [r3, #36] @ 0x24 │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r3, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #28]! │ │ │ │ str r1, [r3, #12]! │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a7954 <__cxa_atexit@plt+0x9b520> │ │ │ │ + ldr r7, [pc, #28] @ b08ac <__cxa_atexit@plt+0xa4478> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb78 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - biceq r7, lr, r4, lsr r3 │ │ │ │ - biceq r7, lr, r8, lsl #6 │ │ │ │ + biceq lr, sp, r8, lsr #19 │ │ │ │ + biceq lr, sp, ip, ror r9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi a7a00 <__cxa_atexit@plt+0x9b5cc> │ │ │ │ - ldr r7, [pc, #204] @ a7a48 <__cxa_atexit@plt+0x9b614> │ │ │ │ + bhi b0958 <__cxa_atexit@plt+0xa4524> │ │ │ │ + ldr r7, [pc, #204] @ b09a0 <__cxa_atexit@plt+0xa456c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r7, [r1] │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r0, r3 │ │ │ │ - bcc a7a10 <__cxa_atexit@plt+0x9b5dc> │ │ │ │ - ldr r7, [pc, #180] @ a7a4c <__cxa_atexit@plt+0x9b618> │ │ │ │ + bcc b0968 <__cxa_atexit@plt+0xa4534> │ │ │ │ + ldr r7, [pc, #180] @ b09a4 <__cxa_atexit@plt+0xa4570> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #176] @ a7a50 <__cxa_atexit@plt+0x9b61c> │ │ │ │ + ldr r2, [pc, #176] @ b09a8 <__cxa_atexit@plt+0xa4574> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #172] @ a7a54 <__cxa_atexit@plt+0x9b620> │ │ │ │ + ldr lr, [pc, #172] @ b09ac <__cxa_atexit@plt+0xa4578> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str sl, [r3, #8] │ │ │ │ str r3, [r3, #36] @ 0x24 │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r3, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #28]! │ │ │ │ add r2, r3, #52 @ 0x34 │ │ │ │ str lr, [r3, #12]! │ │ │ │ cmp r0, r2 │ │ │ │ - bcc a7a30 <__cxa_atexit@plt+0x9b5fc> │ │ │ │ - ldr r1, [pc, #124] @ a7a60 <__cxa_atexit@plt+0x9b62c> │ │ │ │ + bcc b0988 <__cxa_atexit@plt+0xa4554> │ │ │ │ + ldr r1, [pc, #124] @ b09b8 <__cxa_atexit@plt+0xa4584> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #48] @ 0x30 │ │ │ │ str r7, [r6, #52] @ 0x34 │ │ │ │ str r3, [r6, #56] @ 0x38 │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ a7a5c <__cxa_atexit@plt+0x9b628> │ │ │ │ + ldr r7, [pc, #84] @ b09b4 <__cxa_atexit@plt+0xa4580> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ a7a58 <__cxa_atexit@plt+0x9b624> │ │ │ │ + ldr r7, [pc, #64] @ b09b0 <__cxa_atexit@plt+0xa457c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -159110,546 +168284,546 @@ │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ @ instruction: 0xfffffad0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ - biceq r7, lr, r4, asr r2 │ │ │ │ - biceq r7, lr, ip, ror #4 │ │ │ │ - mvneq r2, r0, asr #7 │ │ │ │ + biceq lr, sp, r8, asr #17 │ │ │ │ + biceq lr, sp, r0, ror #17 │ │ │ │ + mvneq r9, r0, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a7a98 <__cxa_atexit@plt+0x9b664> │ │ │ │ - ldr r2, [pc, #28] @ a7aa4 <__cxa_atexit@plt+0x9b670> │ │ │ │ + bcc b09f0 <__cxa_atexit@plt+0xa45bc> │ │ │ │ + ldr r2, [pc, #28] @ b09fc <__cxa_atexit@plt+0xa45c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r2, ip, lsl r3 │ │ │ │ - biceq r7, lr, r0, asr #3 │ │ │ │ + strheq r9, [r3, #60]! @ 0x3c │ │ │ │ + biceq lr, sp, r4, lsr r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - b a7968 <__cxa_atexit@plt+0x9b534> │ │ │ │ - @ instruction: 0x01ce7190 │ │ │ │ + b b08c0 <__cxa_atexit@plt+0xa448c> │ │ │ │ + biceq lr, sp, r4, lsl #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - b a71b0 <__cxa_atexit@plt+0x9ad7c> │ │ │ │ + b b0108 <__cxa_atexit@plt+0xa3cd4> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a7b48 <__cxa_atexit@plt+0x9b714> │ │ │ │ - ldr r3, [pc, #80] @ a7b60 <__cxa_atexit@plt+0x9b72c> │ │ │ │ + bcc b0aa0 <__cxa_atexit@plt+0xa466c> │ │ │ │ + ldr r3, [pc, #80] @ b0ab8 <__cxa_atexit@plt+0xa4684> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ a7b64 <__cxa_atexit@plt+0x9b730> │ │ │ │ + ldr r2, [pc, #76] @ b0abc <__cxa_atexit@plt+0xa4688> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ a7b68 <__cxa_atexit@plt+0x9b734> │ │ │ │ + ldr lr, [pc, #72] @ b0ac0 <__cxa_atexit@plt+0xa468c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #31 │ │ │ │ str r1, [r7, #36] @ 0x24 │ │ │ │ sub r1, r6, #19 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ add r3, r7, #16 │ │ │ │ stm r3, {r2, r8, r9, lr} │ │ │ │ str r1, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a7b6c <__cxa_atexit@plt+0x9b738> │ │ │ │ + ldr r7, [pc, #28] @ b0ac4 <__cxa_atexit@plt+0xa4690> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ - mvneq r2, ip, ror #11 │ │ │ │ - biceq r7, lr, ip, lsr #2 │ │ │ │ + strheq r9, [r3, #104]! @ 0x68 │ │ │ │ + biceq lr, sp, r0, lsr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a7bd0 <__cxa_atexit@plt+0x9b79c> │ │ │ │ - ldr r2, [pc, #92] @ a7bec <__cxa_atexit@plt+0x9b7b8> │ │ │ │ + bhi b0b28 <__cxa_atexit@plt+0xa46f4> │ │ │ │ + ldr r2, [pc, #92] @ b0b44 <__cxa_atexit@plt+0xa4710> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a7bdc <__cxa_atexit@plt+0x9b7a8> │ │ │ │ - ldr r3, [pc, #68] @ a7bf0 <__cxa_atexit@plt+0x9b7bc> │ │ │ │ + bhi b0b34 <__cxa_atexit@plt+0xa4700> │ │ │ │ + ldr r3, [pc, #68] @ b0b48 <__cxa_atexit@plt+0xa4714> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq a7bc0 <__cxa_atexit@plt+0x9b78c> │ │ │ │ + beq b0b18 <__cxa_atexit@plt+0xa46e4> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a7bf4 <__cxa_atexit@plt+0x9b7c0> │ │ │ │ + ldr r7, [pc, #16] @ b0b4c <__cxa_atexit@plt+0xa4718> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, ror #3 │ │ │ │ + mvneq r9, r4, lsl #5 │ │ │ │ @ instruction: 0xffff7668 │ │ │ │ - biceq r6, lr, r8, ror #16 │ │ │ │ + ldrdeq sp, [sp, #236] @ 0xec │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a7c30 <__cxa_atexit@plt+0x9b7fc> │ │ │ │ - ldr r2, [pc, #36] @ a7c38 <__cxa_atexit@plt+0x9b804> │ │ │ │ + bhi b0b88 <__cxa_atexit@plt+0xa4754> │ │ │ │ + ldr r2, [pc, #36] @ b0b90 <__cxa_atexit@plt+0xa475c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ a7c3c <__cxa_atexit@plt+0x9b808> │ │ │ │ + ldr r1, [pc, #32] @ b0b94 <__cxa_atexit@plt+0xa4760> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r6, [lr, #156] @ 0x9c │ │ │ │ - mvneq r2, r8, asr r1 │ │ │ │ + biceq lr, sp, r0, lsr r0 │ │ │ │ + strdeq r9, [r3, #24]! │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a7c84 <__cxa_atexit@plt+0x9b850> │ │ │ │ - ldr r7, [pc, #52] @ a7c94 <__cxa_atexit@plt+0x9b860> │ │ │ │ + bhi b0bdc <__cxa_atexit@plt+0xa47a8> │ │ │ │ + ldr r7, [pc, #52] @ b0bec <__cxa_atexit@plt+0xa47b8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq a7c78 <__cxa_atexit@plt+0x9b844> │ │ │ │ + beq b0bd0 <__cxa_atexit@plt+0xa479c> │ │ │ │ mov r7, r9 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a7c98 <__cxa_atexit@plt+0x9b864> │ │ │ │ + ldr r7, [pc, #12] @ b0bf0 <__cxa_atexit@plt+0xa47bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, lr, r0 │ │ │ │ + biceq lr, sp, r4, ror r6 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #244] @ a7da4 <__cxa_atexit@plt+0x9b970> │ │ │ │ + ldr lr, [pc, #244] @ b0cfc <__cxa_atexit@plt+0xa48c8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #240] @ a7da8 <__cxa_atexit@plt+0x9b974> │ │ │ │ + ldr r8, [pc, #240] @ b0d00 <__cxa_atexit@plt+0xa48cc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #236] @ a7dac <__cxa_atexit@plt+0x9b978> │ │ │ │ + ldr r9, [pc, #236] @ b0d04 <__cxa_atexit@plt+0xa48d0> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne a7d34 <__cxa_atexit@plt+0x9b900> │ │ │ │ + bne b0c8c <__cxa_atexit@plt+0xa4858> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne a7d70 <__cxa_atexit@plt+0x9b93c> │ │ │ │ + bne b0cc8 <__cxa_atexit@plt+0xa4894> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a7d88 <__cxa_atexit@plt+0x9b954> │ │ │ │ + bcc b0ce0 <__cxa_atexit@plt+0xa48ac> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ str r7, [r5, #8] │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne a7cc0 <__cxa_atexit@plt+0x9b88c> │ │ │ │ + bne b0c18 <__cxa_atexit@plt+0xa47e4> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne a7d70 <__cxa_atexit@plt+0x9b93c> │ │ │ │ + bne b0cc8 <__cxa_atexit@plt+0xa4894> │ │ │ │ add r8, r6, r2 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a7d98 <__cxa_atexit@plt+0x9b964> │ │ │ │ + bcc b0cf0 <__cxa_atexit@plt+0xa48bc> │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - ldr r2, [pc, #88] @ a7db4 <__cxa_atexit@plt+0x9b980> │ │ │ │ + ldr r2, [pc, #88] @ b0d0c <__cxa_atexit@plt+0xa48d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ str r3, [r6] │ │ │ │ str r2, [r8, #4]! │ │ │ │ add r5, r5, #12 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #52] @ a7db0 <__cxa_atexit@plt+0x9b97c> │ │ │ │ + ldr r7, [pc, #52] @ b0d08 <__cxa_atexit@plt+0xa48d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - mvneq r2, r4, asr #8 │ │ │ │ - mvneq r1, ip, ror #31 │ │ │ │ + mvneq r9, r0, lsl r5 │ │ │ │ + mvneq r9, ip, lsl #1 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a7e04 <__cxa_atexit@plt+0x9b9d0> │ │ │ │ - ldr r7, [pc, #52] @ a7e18 <__cxa_atexit@plt+0x9b9e4> │ │ │ │ + bhi b0d5c <__cxa_atexit@plt+0xa4928> │ │ │ │ + ldr r7, [pc, #52] @ b0d70 <__cxa_atexit@plt+0xa493c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq a7df8 <__cxa_atexit@plt+0x9b9c4> │ │ │ │ + beq b0d50 <__cxa_atexit@plt+0xa491c> │ │ │ │ mov r7, r9 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ a7e1c <__cxa_atexit@plt+0x9b9e8> │ │ │ │ + ldr r7, [pc, #16] @ b0d74 <__cxa_atexit@plt+0xa4940> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - biceq r6, lr, r0, lsl #29 │ │ │ │ + strdeq lr, [sp, #68] @ 0x44 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r6, r5, #16 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi a7e78 <__cxa_atexit@plt+0x9ba44> │ │ │ │ + bhi b0dd0 <__cxa_atexit@plt+0xa499c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a7e80 <__cxa_atexit@plt+0x9ba4c> │ │ │ │ - ldr r2, [pc, #64] @ a7e9c <__cxa_atexit@plt+0x9ba68> │ │ │ │ + bcc b0dd8 <__cxa_atexit@plt+0xa49a4> │ │ │ │ + ldr r2, [pc, #64] @ b0df4 <__cxa_atexit@plt+0xa49c0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ a7ea0 <__cxa_atexit@plt+0x9ba6c> │ │ │ │ + ldr r1, [pc, #60] @ b0df8 <__cxa_atexit@plt+0xa49c4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, r3 │ │ │ │ - b a7e88 <__cxa_atexit@plt+0x9ba54> │ │ │ │ + b b0de0 <__cxa_atexit@plt+0xa49ac> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ a7e98 <__cxa_atexit@plt+0x9ba64> │ │ │ │ + ldr r7, [pc, #8] @ b0df0 <__cxa_atexit@plt+0xa49bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r6, lr, r4, asr #26 │ │ │ │ + strheq lr, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xffffccf8 │ │ │ │ @ instruction: 0xffffcdf4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a7f04 <__cxa_atexit@plt+0x9bad0> │ │ │ │ - ldr r3, [pc, #80] @ a7f1c <__cxa_atexit@plt+0x9bae8> │ │ │ │ + bcc b0e5c <__cxa_atexit@plt+0xa4a28> │ │ │ │ + ldr r3, [pc, #80] @ b0e74 <__cxa_atexit@plt+0xa4a40> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #76] @ a7f20 <__cxa_atexit@plt+0x9baec> │ │ │ │ + ldr r9, [pc, #76] @ b0e78 <__cxa_atexit@plt+0xa4a44> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #72] @ a7f24 <__cxa_atexit@plt+0x9baf0> │ │ │ │ + ldr lr, [pc, #72] @ b0e7c <__cxa_atexit@plt+0xa4a48> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #23 │ │ │ │ sub r2, r6, #15 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ str r8, [r7, #16] │ │ │ │ str lr, [r7, #20] │ │ │ │ str r2, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a7f28 <__cxa_atexit@plt+0x9baf4> │ │ │ │ + ldr r7, [pc, #28] @ b0e80 <__cxa_atexit@plt+0xa4a4c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq r2, r0, lsr r2 │ │ │ │ - biceq r6, lr, r4, lsl #27 │ │ │ │ + strdeq r9, [r3, #44]! @ 0x2c │ │ │ │ + strdeq lr, [sp, #56] @ 0x38 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a7f98 <__cxa_atexit@plt+0x9bb64> │ │ │ │ + bhi b0ef0 <__cxa_atexit@plt+0xa4abc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r6, [pc, #116] @ a7fc8 <__cxa_atexit@plt+0x9bb94> │ │ │ │ + ldr r6, [pc, #116] @ b0f20 <__cxa_atexit@plt+0xa4aec> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmdb r5, {r6, r7} │ │ │ │ sub r6, r5, #24 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi a7fa4 <__cxa_atexit@plt+0x9bb70> │ │ │ │ + bhi b0efc <__cxa_atexit@plt+0xa4ac8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a7fac <__cxa_atexit@plt+0x9bb78> │ │ │ │ - ldr r2, [pc, #84] @ a7fd0 <__cxa_atexit@plt+0x9bb9c> │ │ │ │ + bcc b0f04 <__cxa_atexit@plt+0xa4ad0> │ │ │ │ + ldr r2, [pc, #84] @ b0f28 <__cxa_atexit@plt+0xa4af4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ a7fd4 <__cxa_atexit@plt+0x9bba0> │ │ │ │ + ldr r1, [pc, #80] @ b0f2c <__cxa_atexit@plt+0xa4af8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b a7fb4 <__cxa_atexit@plt+0x9bb80> │ │ │ │ + b b0f0c <__cxa_atexit@plt+0xa4ad8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #16] @ a7fcc <__cxa_atexit@plt+0x9bb98> │ │ │ │ + ldr r7, [pc, #16] @ b0f24 <__cxa_atexit@plt+0xa4af0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, lsr #28 │ │ │ │ - biceq r6, lr, r8, lsl ip │ │ │ │ + mvneq r8, r0, asr #29 │ │ │ │ + biceq lr, sp, ip, lsl #5 │ │ │ │ @ instruction: 0xffffcbd8 │ │ │ │ @ instruction: 0xffffccd4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a8044 <__cxa_atexit@plt+0x9bc10> │ │ │ │ + bhi b0f9c <__cxa_atexit@plt+0xa4b68> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r6, [pc, #116] @ a8074 <__cxa_atexit@plt+0x9bc40> │ │ │ │ + ldr r6, [pc, #116] @ b0fcc <__cxa_atexit@plt+0xa4b98> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmdb r5, {r6, r7} │ │ │ │ sub r6, r5, #24 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi a8050 <__cxa_atexit@plt+0x9bc1c> │ │ │ │ + bhi b0fa8 <__cxa_atexit@plt+0xa4b74> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8058 <__cxa_atexit@plt+0x9bc24> │ │ │ │ - ldr r2, [pc, #84] @ a807c <__cxa_atexit@plt+0x9bc48> │ │ │ │ + bcc b0fb0 <__cxa_atexit@plt+0xa4b7c> │ │ │ │ + ldr r2, [pc, #84] @ b0fd4 <__cxa_atexit@plt+0xa4ba0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ a8080 <__cxa_atexit@plt+0x9bc4c> │ │ │ │ + ldr r1, [pc, #80] @ b0fd8 <__cxa_atexit@plt+0xa4ba4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b a8060 <__cxa_atexit@plt+0x9bc2c> │ │ │ │ + b b0fb8 <__cxa_atexit@plt+0xa4b84> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #16] @ a8078 <__cxa_atexit@plt+0x9bc44> │ │ │ │ + ldr r7, [pc, #16] @ b0fd0 <__cxa_atexit@plt+0xa4b9c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, ror sp │ │ │ │ - biceq r6, lr, ip, ror #22 │ │ │ │ + mvneq r8, r4, lsl lr │ │ │ │ + biceq lr, sp, r0, ror #3 │ │ │ │ @ instruction: 0xffffcb2c │ │ │ │ @ instruction: 0xffffcc28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a80f0 <__cxa_atexit@plt+0x9bcbc> │ │ │ │ + bhi b1048 <__cxa_atexit@plt+0xa4c14> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r6, [pc, #116] @ a8120 <__cxa_atexit@plt+0x9bcec> │ │ │ │ + ldr r6, [pc, #116] @ b1078 <__cxa_atexit@plt+0xa4c44> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmdb r5, {r6, r7} │ │ │ │ sub r6, r5, #24 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi a80fc <__cxa_atexit@plt+0x9bcc8> │ │ │ │ + bhi b1054 <__cxa_atexit@plt+0xa4c20> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8104 <__cxa_atexit@plt+0x9bcd0> │ │ │ │ - ldr r2, [pc, #84] @ a8128 <__cxa_atexit@plt+0x9bcf4> │ │ │ │ + bcc b105c <__cxa_atexit@plt+0xa4c28> │ │ │ │ + ldr r2, [pc, #84] @ b1080 <__cxa_atexit@plt+0xa4c4c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ a812c <__cxa_atexit@plt+0x9bcf8> │ │ │ │ + ldr r1, [pc, #80] @ b1084 <__cxa_atexit@plt+0xa4c50> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b a810c <__cxa_atexit@plt+0x9bcd8> │ │ │ │ + b b1064 <__cxa_atexit@plt+0xa4c30> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #16] @ a8124 <__cxa_atexit@plt+0x9bcf0> │ │ │ │ + ldr r7, [pc, #16] @ b107c <__cxa_atexit@plt+0xa4c48> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, asr #25 │ │ │ │ - biceq r6, lr, r0, asr #21 │ │ │ │ + mvneq r8, r8, ror #26 │ │ │ │ + biceq lr, sp, r4, lsr r1 │ │ │ │ @ instruction: 0xffffca80 │ │ │ │ @ instruction: 0xffffcb7c │ │ │ │ - biceq r6, lr, r8, asr fp │ │ │ │ + biceq lr, sp, ip, asr #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a8184 <__cxa_atexit@plt+0x9bd50> │ │ │ │ - ldr r2, [pc, #56] @ a8190 <__cxa_atexit@plt+0x9bd5c> │ │ │ │ + bhi b10dc <__cxa_atexit@plt+0xa4ca8> │ │ │ │ + ldr r2, [pc, #56] @ b10e8 <__cxa_atexit@plt+0xa4cb4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq a8178 <__cxa_atexit@plt+0x9bd44> │ │ │ │ + beq b10d0 <__cxa_atexit@plt+0xa4c9c> │ │ │ │ mov r7, r8 │ │ │ │ - b a81a0 <__cxa_atexit@plt+0x9bd6c> │ │ │ │ + b b10f8 <__cxa_atexit@plt+0xa4cc4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strdeq r6, [lr, #168] @ 0xa8 │ │ │ │ + biceq lr, sp, ip, ror #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov ip, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #132 @ 0x84 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a82d4 <__cxa_atexit@plt+0x9bea0> │ │ │ │ - ldr r0, [pc, #292] @ a82e4 <__cxa_atexit@plt+0x9beb0> │ │ │ │ + bcc b122c <__cxa_atexit@plt+0xa4df8> │ │ │ │ + ldr r0, [pc, #292] @ b123c <__cxa_atexit@plt+0xa4e08> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #288] @ a82e8 <__cxa_atexit@plt+0x9beb4> │ │ │ │ + ldr lr, [pc, #288] @ b1240 <__cxa_atexit@plt+0xa4e0c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #284] @ a82ec <__cxa_atexit@plt+0x9beb8> │ │ │ │ + ldr r8, [pc, #284] @ b1244 <__cxa_atexit@plt+0xa4e10> │ │ │ │ add r8, pc, r8 │ │ │ │ str fp, [sp, #4] │ │ │ │ ldr fp, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ str r1, [sp] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r0, [r3, #4]! │ │ │ │ - ldr r0, [pc, #256] @ a82f0 <__cxa_atexit@plt+0x9bebc> │ │ │ │ + ldr r0, [pc, #256] @ b1248 <__cxa_atexit@plt+0xa4e14> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ sub r0, r6, #111 @ 0x6f │ │ │ │ str r0, [r3, #32] │ │ │ │ str lr, [r3, #20] │ │ │ │ - ldr r4, [pc, #232] @ a82f4 <__cxa_atexit@plt+0x9bec0> │ │ │ │ + ldr r4, [pc, #232] @ b124c <__cxa_atexit@plt+0xa4e18> │ │ │ │ add r4, pc, r4 │ │ │ │ str r7, [r3, #12] │ │ │ │ sub r7, r6, #18 │ │ │ │ - ldr r0, [pc, #220] @ a82f8 <__cxa_atexit@plt+0x9bec4> │ │ │ │ + ldr r0, [pc, #220] @ b1250 <__cxa_atexit@plt+0xa4e1c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #120] @ 0x78 │ │ │ │ str r8, [r3, #124] @ 0x7c │ │ │ │ str r7, [r3, #128] @ 0x80 │ │ │ │ sub r8, r6, #58 @ 0x3a │ │ │ │ sub r7, r6, #31 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r0, [r3, #8] │ │ │ │ sub r9, r6, #98 @ 0x62 │ │ │ │ sub r1, r6, #71 @ 0x47 │ │ │ │ - ldr r0, [pc, #176] @ a82fc <__cxa_atexit@plt+0x9bec8> │ │ │ │ + ldr r0, [pc, #176] @ b1254 <__cxa_atexit@plt+0xa4e20> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #28] │ │ │ │ - ldr lr, [pc, #168] @ a8300 <__cxa_atexit@plt+0x9becc> │ │ │ │ + ldr lr, [pc, #168] @ b1258 <__cxa_atexit@plt+0xa4e24> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str lr, [r3, #16] │ │ │ │ mov sl, r3 │ │ │ │ str r4, [sl, #80]! @ 0x50 │ │ │ │ add r4, r3, #88 @ 0x58 │ │ │ │ stm r4, {r2, fp, lr} │ │ │ │ - ldr r4, [pc, #144] @ a8304 <__cxa_atexit@plt+0x9bed0> │ │ │ │ + ldr r4, [pc, #144] @ b125c <__cxa_atexit@plt+0xa4e28> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r3, #100] @ 0x64 │ │ │ │ str sl, [r3, #104] @ 0x68 │ │ │ │ add r4, r3, #108 @ 0x6c │ │ │ │ stm r4, {r0, r7, r8} │ │ │ │ mov r7, r3 │ │ │ │ - ldr r4, [pc, #120] @ a8308 <__cxa_atexit@plt+0x9bed4> │ │ │ │ + ldr r4, [pc, #120] @ b1260 <__cxa_atexit@plt+0xa4e2c> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r7, #40]! @ 0x28 │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ ldr r2, [sp] │ │ │ │ str r2, [r3, #52] @ 0x34 │ │ │ │ str lr, [r3, #56] @ 0x38 │ │ │ │ - ldr r2, [pc, #96] @ a830c <__cxa_atexit@plt+0x9bed8> │ │ │ │ + ldr r2, [pc, #96] @ b1264 <__cxa_atexit@plt+0xa4e30> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #60] @ 0x3c │ │ │ │ str r7, [r3, #64] @ 0x40 │ │ │ │ add lr, r3, #68 @ 0x44 │ │ │ │ stm lr, {r0, r1, r9} │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #7 │ │ │ │ @@ -159658,107 +168832,107 @@ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ bx r0 │ │ │ │ mov r4, #132 @ 0x84 │ │ │ │ str r4, [ip, #828] @ 0x33c │ │ │ │ mov r4, ip │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd70 │ │ │ │ - strdeq r6, [lr, #92] @ 0x5c │ │ │ │ - biceq r6, lr, r0, lsr r6 │ │ │ │ - mvneq r1, r8, ror fp │ │ │ │ + biceq sp, sp, r0, ror ip │ │ │ │ + biceq sp, sp, r4, lsr #25 │ │ │ │ + mvneq r8, r8, lsl ip │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ - mvneq r1, ip, ror #29 │ │ │ │ - mvneq r1, r0, asr fp │ │ │ │ - mvneq r1, ip, asr #22 │ │ │ │ - biceq r6, lr, r8, ror r5 │ │ │ │ + strheq r8, [r3, #248]! @ 0xf8 │ │ │ │ + strdeq r8, [r3, #176]! @ 0xb0 │ │ │ │ + mvneq r8, ip, ror #23 │ │ │ │ + biceq sp, sp, ip, ror #23 │ │ │ │ @ instruction: 0xfffffd4c │ │ │ │ - biceq r6, lr, ip, lsr #10 │ │ │ │ - @ instruction: 0x01ce6990 │ │ │ │ + biceq sp, sp, r0, lsr #23 │ │ │ │ + biceq lr, sp, r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a8420 <__cxa_atexit@plt+0x9bfec> │ │ │ │ - ldr r7, [pc, #336] @ a8488 <__cxa_atexit@plt+0x9c054> │ │ │ │ + bhi b1378 <__cxa_atexit@plt+0xa4f44> │ │ │ │ + ldr r7, [pc, #336] @ b13e0 <__cxa_atexit@plt+0xa4fac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ stmdb r2, {r7, r8} │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a8434 <__cxa_atexit@plt+0x9c000> │ │ │ │ - ldr r9, [pc, #312] @ a848c <__cxa_atexit@plt+0x9c058> │ │ │ │ + bcc b138c <__cxa_atexit@plt+0xa4f58> │ │ │ │ + ldr r9, [pc, #312] @ b13e4 <__cxa_atexit@plt+0xa4fb0> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #308] @ a8490 <__cxa_atexit@plt+0x9c05c> │ │ │ │ + ldr lr, [pc, #308] @ b13e8 <__cxa_atexit@plt+0xa4fb4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr ip, [pc, #304] @ a8494 <__cxa_atexit@plt+0x9c060> │ │ │ │ + ldr ip, [pc, #304] @ b13ec <__cxa_atexit@plt+0xa4fb8> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr sl, [pc, #300] @ a8498 <__cxa_atexit@plt+0x9c064> │ │ │ │ + ldr sl, [pc, #300] @ b13f0 <__cxa_atexit@plt+0xa4fbc> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r7, r3, #15 │ │ │ │ str r9, [r6, #4] │ │ │ │ str r8, [r6, #8] │ │ │ │ str ip, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str sl, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str lr, [r5] │ │ │ │ sub r9, r3, #7 │ │ │ │ add r3, r6, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a8450 <__cxa_atexit@plt+0x9c01c> │ │ │ │ - ldr r8, [pc, #240] @ a849c <__cxa_atexit@plt+0x9c068> │ │ │ │ + bcc b13a8 <__cxa_atexit@plt+0xa4f74> │ │ │ │ + ldr r8, [pc, #240] @ b13f4 <__cxa_atexit@plt+0xa4fc0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r0, [pc, #236] @ a84a0 <__cxa_atexit@plt+0x9c06c> │ │ │ │ + ldr r0, [pc, #236] @ b13f8 <__cxa_atexit@plt+0xa4fc4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #232] @ a84a4 <__cxa_atexit@plt+0x9c070> │ │ │ │ + ldr lr, [pc, #232] @ b13fc <__cxa_atexit@plt+0xa4fc8> │ │ │ │ add lr, pc, lr │ │ │ │ sub r7, r3, #31 │ │ │ │ str r7, [r6, #64] @ 0x40 │ │ │ │ sub r7, r3, #19 │ │ │ │ add r0, r0, #1 │ │ │ │ str r8, [r6, #32] │ │ │ │ add r8, r6, #36 @ 0x24 │ │ │ │ stm r8, {r0, r9, lr} │ │ │ │ add lr, r6, #48 @ 0x30 │ │ │ │ stm lr, {r0, r9, sl} │ │ │ │ str r7, [r6, #60] @ 0x3c │ │ │ │ sub r7, r3, #7 │ │ │ │ add r3, r6, #76 @ 0x4c │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a8478 <__cxa_atexit@plt+0x9c044> │ │ │ │ - ldr r5, [pc, #188] @ a84b8 <__cxa_atexit@plt+0x9c084> │ │ │ │ + bcc b13d0 <__cxa_atexit@plt+0xa4f9c> │ │ │ │ + ldr r5, [pc, #188] @ b1410 <__cxa_atexit@plt+0xa4fdc> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r1, [r2, #-4] │ │ │ │ ldr r0, [r2] │ │ │ │ str r5, [r6, #68] @ 0x44 │ │ │ │ str r1, [r6, #72] @ 0x48 │ │ │ │ str r7, [r6, #76] @ 0x4c │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #140] @ a84b4 <__cxa_atexit@plt+0x9c080> │ │ │ │ + ldr r7, [pc, #140] @ b140c <__cxa_atexit@plt+0xa4fd8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #116] @ a84b0 <__cxa_atexit@plt+0x9c07c> │ │ │ │ + ldr r7, [pc, #116] @ b1408 <__cxa_atexit@plt+0xa4fd4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #80] @ a84a8 <__cxa_atexit@plt+0x9c074> │ │ │ │ + ldr r6, [pc, #80] @ b1400 <__cxa_atexit@plt+0xa4fcc> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #76] @ a84ac <__cxa_atexit@plt+0x9c078> │ │ │ │ + ldr r7, [pc, #76] @ b1404 <__cxa_atexit@plt+0xa4fd0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -159766,41 +168940,41 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ @ instruction: 0xfffffa6c │ │ │ │ andeq r0, r0, r0, ror r2 │ │ │ │ @ instruction: 0xfffffac4 │ │ │ │ - mvneq r1, r0, lsr #27 │ │ │ │ + mvneq r8, ip, ror #28 │ │ │ │ @ instruction: 0xfffff708 │ │ │ │ - biceq r6, lr, r8, lsl #13 │ │ │ │ + strdeq sp, [sp, #204] @ 0xcc │ │ │ │ @ instruction: 0xfffff718 │ │ │ │ - biceq r6, lr, r4, ror #11 │ │ │ │ - biceq r6, lr, ip, lsl r8 │ │ │ │ - biceq r6, lr, r4, asr r8 │ │ │ │ - @ instruction: 0x01ce6894 │ │ │ │ + biceq sp, sp, r8, asr ip │ │ │ │ + stlexbeq sp, r0, [sp] │ │ │ │ + biceq sp, sp, r8, asr #29 │ │ │ │ + biceq sp, sp, r8, lsl #30 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ - biceq r6, lr, r8, ror #15 │ │ │ │ + biceq sp, sp, ip, asr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r7, [pc, #208] @ a85a4 <__cxa_atexit@plt+0x9c170> │ │ │ │ + ldr r7, [pc, #208] @ b14fc <__cxa_atexit@plt+0xa50c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a856c <__cxa_atexit@plt+0x9c138> │ │ │ │ - ldr r7, [pc, #184] @ a85a8 <__cxa_atexit@plt+0x9c174> │ │ │ │ + bcc b14c4 <__cxa_atexit@plt+0xa5090> │ │ │ │ + ldr r7, [pc, #184] @ b1500 <__cxa_atexit@plt+0xa50cc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #180] @ a85ac <__cxa_atexit@plt+0x9c178> │ │ │ │ + ldr r1, [pc, #180] @ b1504 <__cxa_atexit@plt+0xa50d0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #176] @ a85b0 <__cxa_atexit@plt+0x9c17c> │ │ │ │ + ldr r8, [pc, #176] @ b1508 <__cxa_atexit@plt+0xa50d4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #172] @ a85b4 <__cxa_atexit@plt+0x9c180> │ │ │ │ + ldr lr, [pc, #172] @ b150c <__cxa_atexit@plt+0xa50d8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #31 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r0, r3, #19 │ │ │ │ add r1, r1, #1 │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ @@ -159808,684 +168982,684 @@ │ │ │ │ str r8, [r6, #16] │ │ │ │ add r7, r6, #20 │ │ │ │ stm r7, {r1, r9, lr} │ │ │ │ str r0, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a8594 <__cxa_atexit@plt+0x9c160> │ │ │ │ + bcc b14ec <__cxa_atexit@plt+0xa50b8> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - ldr r2, [pc, #112] @ a85c0 <__cxa_atexit@plt+0x9c18c> │ │ │ │ + ldr r2, [pc, #112] @ b1518 <__cxa_atexit@plt+0xa50e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r7, [r6, #48] @ 0x30 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #68] @ a85b8 <__cxa_atexit@plt+0x9c184> │ │ │ │ + ldr r6, [pc, #68] @ b1510 <__cxa_atexit@plt+0xa50dc> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #64] @ a85bc <__cxa_atexit@plt+0x9c188> │ │ │ │ + ldr r7, [pc, #64] @ b1514 <__cxa_atexit@plt+0xa50e0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffff5c4 │ │ │ │ - biceq r6, lr, r4, asr #10 │ │ │ │ + strheq sp, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xfffff5d4 │ │ │ │ - mvneq r1, r4, lsl #24 │ │ │ │ - biceq r6, lr, r8, asr #9 │ │ │ │ - biceq r6, lr, r0, lsl #14 │ │ │ │ + ldrdeq r8, [r3, #192]! @ 0xc0 │ │ │ │ + biceq sp, sp, ip, lsr fp │ │ │ │ + biceq sp, sp, r4, ror sp │ │ │ │ @ instruction: 0xfffffbec │ │ │ │ - biceq r6, lr, r8, asr #13 │ │ │ │ + biceq sp, sp, ip, lsr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a8608 <__cxa_atexit@plt+0x9c1d4> │ │ │ │ + bcc b1560 <__cxa_atexit@plt+0xa512c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - ldr r2, [pc, #36] @ a8614 <__cxa_atexit@plt+0x9c1e0> │ │ │ │ + ldr r2, [pc, #36] @ b156c <__cxa_atexit@plt+0xa5138> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb4c │ │ │ │ - biceq r6, lr, r0, asr #14 │ │ │ │ + strheq sp, [sp, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi a8678 <__cxa_atexit@plt+0x9c244> │ │ │ │ + bhi b15d0 <__cxa_atexit@plt+0xa519c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a8670 <__cxa_atexit@plt+0x9c23c> │ │ │ │ - ldr r3, [pc, #52] @ a8680 <__cxa_atexit@plt+0x9c24c> │ │ │ │ + beq b15c8 <__cxa_atexit@plt+0xa5194> │ │ │ │ + ldr r3, [pc, #52] @ b15d8 <__cxa_atexit@plt+0xa51a4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ a8684 <__cxa_atexit@plt+0x9c250> │ │ │ │ + ldr r9, [pc, #48] @ b15dc <__cxa_atexit@plt+0xa51a8> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ a8688 <__cxa_atexit@plt+0x9c254> │ │ │ │ + ldr r2, [pc, #44] @ b15e0 <__cxa_atexit@plt+0xa51ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, lr, ip, ror #13 │ │ │ │ - strdeq r6, [lr, #104] @ 0x68 │ │ │ │ - mvneq r1, r8, lsl #14 │ │ │ │ - biceq r6, lr, ip, lsr r7 │ │ │ │ + biceq sp, sp, r0, ror #26 │ │ │ │ + biceq sp, sp, ip, ror #26 │ │ │ │ + mvneq r8, r8, lsr #15 │ │ │ │ + strheq sp, [sp, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi a86ec <__cxa_atexit@plt+0x9c2b8> │ │ │ │ + bhi b1644 <__cxa_atexit@plt+0xa5210> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a86e4 <__cxa_atexit@plt+0x9c2b0> │ │ │ │ - ldr r3, [pc, #52] @ a86f4 <__cxa_atexit@plt+0x9c2c0> │ │ │ │ + beq b163c <__cxa_atexit@plt+0xa5208> │ │ │ │ + ldr r3, [pc, #52] @ b164c <__cxa_atexit@plt+0xa5218> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ a86f8 <__cxa_atexit@plt+0x9c2c4> │ │ │ │ + ldr r9, [pc, #48] @ b1650 <__cxa_atexit@plt+0xa521c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ a86fc <__cxa_atexit@plt+0x9c2c8> │ │ │ │ + ldr r2, [pc, #44] @ b1654 <__cxa_atexit@plt+0xa5220> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, lr, r8, ror #13 │ │ │ │ - strdeq r6, [lr, #100] @ 0x64 │ │ │ │ - @ instruction: 0x01e41694 │ │ │ │ - ldrdeq r6, [lr, #108] @ 0x6c │ │ │ │ + biceq sp, sp, ip, asr sp │ │ │ │ + biceq sp, sp, r8, ror #26 │ │ │ │ + mvneq r8, r4, lsr r7 │ │ │ │ + biceq sp, sp, r0, asr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi a875c <__cxa_atexit@plt+0x9c328> │ │ │ │ + bhi b16b4 <__cxa_atexit@plt+0xa5280> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq a8754 <__cxa_atexit@plt+0x9c320> │ │ │ │ - ldr r8, [pc, #48] @ a8764 <__cxa_atexit@plt+0x9c330> │ │ │ │ + beq b16ac <__cxa_atexit@plt+0xa5278> │ │ │ │ + ldr r8, [pc, #48] @ b16bc <__cxa_atexit@plt+0xa5288> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #44] @ a8768 <__cxa_atexit@plt+0x9c334> │ │ │ │ + ldr r9, [pc, #44] @ b16c0 <__cxa_atexit@plt+0xa528c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #40] @ a876c <__cxa_atexit@plt+0x9c338> │ │ │ │ + ldr r3, [pc, #40] @ b16c4 <__cxa_atexit@plt+0xa5290> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, sl │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b7141b │ │ │ │ - biceq r6, lr, r8, lsr #13 │ │ │ │ - mvneq r1, r0, lsr #12 │ │ │ │ - ldrdeq r6, [lr, #96] @ 0x60 │ │ │ │ + @ instruction: 0x01b68736 │ │ │ │ + biceq sp, sp, ip, lsl sp │ │ │ │ + mvneq r8, r0, asr #13 │ │ │ │ + biceq sp, sp, r4, asr #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov sl, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a87cc <__cxa_atexit@plt+0x9c398> │ │ │ │ - ldr r7, [pc, #76] @ a87e8 <__cxa_atexit@plt+0x9c3b4> │ │ │ │ + bhi b1724 <__cxa_atexit@plt+0xa52f0> │ │ │ │ + ldr r7, [pc, #76] @ b1740 <__cxa_atexit@plt+0xa530c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #68] @ a87ec <__cxa_atexit@plt+0x9c3b8> │ │ │ │ + ldr r7, [pc, #68] @ b1744 <__cxa_atexit@plt+0xa5310> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r5, {r7, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq a87c0 <__cxa_atexit@plt+0x9c38c> │ │ │ │ + beq b1718 <__cxa_atexit@plt+0xa52e4> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ a87f0 <__cxa_atexit@plt+0x9c3bc> │ │ │ │ + ldr r7, [pc, #28] @ b1748 <__cxa_atexit@plt+0xa5314> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ a87f4 <__cxa_atexit@plt+0x9c3c0> │ │ │ │ + ldr r3, [pc, #24] @ b174c <__cxa_atexit@plt+0xa5318> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r1, r0, r4, lsr #5 │ │ │ │ - mvneq r1, ip, ror #18 │ │ │ │ - biceq r6, lr, r8, ror r6 │ │ │ │ - mvneq r1, r8, lsr r9 │ │ │ │ - biceq r6, lr, ip, asr #12 │ │ │ │ + mvneq r8, r8, lsr sl │ │ │ │ + biceq sp, sp, ip, ror #25 │ │ │ │ + mvneq r8, r4, lsl #20 │ │ │ │ + biceq sp, sp, r0, asr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a8884 <__cxa_atexit@plt+0x9c450> │ │ │ │ + bhi b17dc <__cxa_atexit@plt+0xa53a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a888c <__cxa_atexit@plt+0x9c458> │ │ │ │ - ldr lr, [pc, #112] @ a88a0 <__cxa_atexit@plt+0x9c46c> │ │ │ │ + bcc b17e4 <__cxa_atexit@plt+0xa53b0> │ │ │ │ + ldr lr, [pc, #112] @ b17f8 <__cxa_atexit@plt+0xa53c4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #108] @ a88a4 <__cxa_atexit@plt+0x9c470> │ │ │ │ + ldr r0, [pc, #108] @ b17fc <__cxa_atexit@plt+0xa53c8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r1, [pc, #92] @ a88a8 <__cxa_atexit@plt+0x9c474> │ │ │ │ + ldr r1, [pc, #92] @ b1800 <__cxa_atexit@plt+0xa53cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r2, [pc, #84] @ a88ac <__cxa_atexit@plt+0x9c478> │ │ │ │ + ldr r2, [pc, #84] @ b1804 <__cxa_atexit@plt+0xa53d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ - ldr r3, [pc, #60] @ a88b0 <__cxa_atexit@plt+0x9c47c> │ │ │ │ + ldr r3, [pc, #60] @ b1808 <__cxa_atexit@plt+0xa53d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ sub r8, r6, #3 │ │ │ │ sub sl, r6, #14 │ │ │ │ b 19c9038 <__cxa_atexit@plt+0x19bcc04> │ │ │ │ mov r6, r3 │ │ │ │ - b a8894 <__cxa_atexit@plt+0x9c460> │ │ │ │ + b b17ec <__cxa_atexit@plt+0xa53b8> │ │ │ │ mov r5, #20 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - mvneq r1, ip, lsr r5 │ │ │ │ - @ instruction: 0x01e41598 │ │ │ │ - mvneq r1, r4, asr #10 │ │ │ │ - strdeq r1, [r4, #68]! @ 0x44 │ │ │ │ - @ instruction: 0x01ce6590 │ │ │ │ + ldrdeq r8, [r3, #92]! @ 0x5c │ │ │ │ + mvneq r8, r8, lsr r6 │ │ │ │ + mvneq r8, r4, ror #11 │ │ │ │ + @ instruction: 0x01e38594 │ │ │ │ + biceq sp, sp, r4, lsl #24 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a894c <__cxa_atexit@plt+0x9c518> │ │ │ │ + bhi b18a4 <__cxa_atexit@plt+0xa5470> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #40 @ 0x28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8954 <__cxa_atexit@plt+0x9c520> │ │ │ │ - ldr r1, [pc, #124] @ a8968 <__cxa_atexit@plt+0x9c534> │ │ │ │ + bcc b18ac <__cxa_atexit@plt+0xa5478> │ │ │ │ + ldr r1, [pc, #124] @ b18c0 <__cxa_atexit@plt+0xa548c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #120] @ a896c <__cxa_atexit@plt+0x9c538> │ │ │ │ + ldr r0, [pc, #120] @ b18c4 <__cxa_atexit@plt+0xa5490> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub lr, r6, #18 │ │ │ │ - ldr r1, [pc, #92] @ a8970 <__cxa_atexit@plt+0x9c53c> │ │ │ │ + ldr r1, [pc, #92] @ b18c8 <__cxa_atexit@plt+0xa5494> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #84] @ a8974 <__cxa_atexit@plt+0x9c540> │ │ │ │ + ldr r0, [pc, #84] @ b18cc <__cxa_atexit@plt+0xa5498> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr sl, [pc, #76] @ a8978 <__cxa_atexit@plt+0x9c544> │ │ │ │ + ldr sl, [pc, #76] @ b18d0 <__cxa_atexit@plt+0xa549c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r3, #8 │ │ │ │ stm ip, {r2, r9, sl} │ │ │ │ add r2, r3, #20 │ │ │ │ stm r2, {r0, r3, sl} │ │ │ │ str r1, [r3, #32] │ │ │ │ str lr, [r3, #36] @ 0x24 │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b a895c <__cxa_atexit@plt+0x9c528> │ │ │ │ + b b18b4 <__cxa_atexit@plt+0xa5480> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - mvneq r1, r0, lsl #9 │ │ │ │ - mvneq r1, r4, lsl #9 │ │ │ │ - strdeq r1, [r4, #108]! @ 0x6c │ │ │ │ - mvneq r1, r0, ror r4 │ │ │ │ - biceq r6, lr, r4, asr #9 │ │ │ │ + mvneq r8, r0, lsr #10 │ │ │ │ + mvneq r8, r4, lsr #10 │ │ │ │ + ldrdeq r8, [r3, #116]! @ 0x74 │ │ │ │ + mvneq r8, r0, lsl r5 │ │ │ │ + biceq sp, sp, r8, lsr fp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r3, r6 │ │ │ │ - bcc a8a00 <__cxa_atexit@plt+0x9c5cc> │ │ │ │ - ldr r3, [pc, #112] @ a8a18 <__cxa_atexit@plt+0x9c5e4> │ │ │ │ + bcc b1958 <__cxa_atexit@plt+0xa5524> │ │ │ │ + ldr r3, [pc, #112] @ b1970 <__cxa_atexit@plt+0xa553c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r7, #4]! │ │ │ │ sub r3, r6, #18 │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #92] @ a8a1c <__cxa_atexit@plt+0x9c5e8> │ │ │ │ + ldr r3, [pc, #92] @ b1974 <__cxa_atexit@plt+0xa5540> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ - ldr r2, [pc, #84] @ a8a20 <__cxa_atexit@plt+0x9c5ec> │ │ │ │ + ldr r2, [pc, #84] @ b1978 <__cxa_atexit@plt+0xa5544> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #80] @ a8a24 <__cxa_atexit@plt+0x9c5f0> │ │ │ │ + ldr r1, [pc, #80] @ b197c <__cxa_atexit@plt+0xa5548> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r9, [r7, #8] │ │ │ │ str sl, [r7, #12] │ │ │ │ str r8, [r7, #16] │ │ │ │ str r2, [r7, #20] │ │ │ │ str r1, [r7, #24] │ │ │ │ str r7, [r7, #28] │ │ │ │ str r2, [r7, #32] │ │ │ │ str r3, [r7, #36] @ 0x24 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ a8a28 <__cxa_atexit@plt+0x9c5f4> │ │ │ │ + ldr r7, [pc, #32] @ b1980 <__cxa_atexit@plt+0xa554c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - mvneq r1, r8, lsr #8 │ │ │ │ - ldrdeq r1, [r4, #48]! @ 0x30 │ │ │ │ - mvneq r1, r4, asr #7 │ │ │ │ - biceq r6, lr, ip, lsr r4 │ │ │ │ - biceq r6, lr, r8, lsl r4 │ │ │ │ + mvneq r8, r8, asr #9 │ │ │ │ + mvneq r8, r0, ror r4 │ │ │ │ + mvneq r8, r4, ror #8 │ │ │ │ + strheq sp, [sp, #160] @ 0xa0 │ │ │ │ + biceq sp, sp, ip, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a8a6c <__cxa_atexit@plt+0x9c638> │ │ │ │ - ldr r2, [pc, #40] @ a8a74 <__cxa_atexit@plt+0x9c640> │ │ │ │ + bhi b19c4 <__cxa_atexit@plt+0xa5590> │ │ │ │ + ldr r2, [pc, #40] @ b19cc <__cxa_atexit@plt+0xa5598> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ - ldr r1, [pc, #28] @ a8a78 <__cxa_atexit@plt+0x9c644> │ │ │ │ + ldr r1, [pc, #28] @ b19d0 <__cxa_atexit@plt+0xa559c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ add r8, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, lr, r0, lsr #8 │ │ │ │ - mvneq r1, r8, lsl r3 │ │ │ │ - biceq r6, lr, r8, asr #7 │ │ │ │ + @ instruction: 0x01cdda94 │ │ │ │ + strheq r8, [r3, #56]! @ 0x38 │ │ │ │ + biceq sp, sp, ip, lsr sl │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a8b14 <__cxa_atexit@plt+0x9c6e0> │ │ │ │ + bhi b1a6c <__cxa_atexit@plt+0xa5638> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #40 @ 0x28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8b1c <__cxa_atexit@plt+0x9c6e8> │ │ │ │ - ldr r1, [pc, #124] @ a8b30 <__cxa_atexit@plt+0x9c6fc> │ │ │ │ + bcc b1a74 <__cxa_atexit@plt+0xa5640> │ │ │ │ + ldr r1, [pc, #124] @ b1a88 <__cxa_atexit@plt+0xa5654> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #120] @ a8b34 <__cxa_atexit@plt+0x9c700> │ │ │ │ + ldr r0, [pc, #120] @ b1a8c <__cxa_atexit@plt+0xa5658> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r9, [r7, #16] │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub lr, r6, #18 │ │ │ │ - ldr r1, [pc, #92] @ a8b38 <__cxa_atexit@plt+0x9c704> │ │ │ │ + ldr r1, [pc, #92] @ b1a90 <__cxa_atexit@plt+0xa565c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #84] @ a8b3c <__cxa_atexit@plt+0x9c708> │ │ │ │ + ldr r0, [pc, #84] @ b1a94 <__cxa_atexit@plt+0xa5660> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr sl, [pc, #76] @ a8b40 <__cxa_atexit@plt+0x9c70c> │ │ │ │ + ldr sl, [pc, #76] @ b1a98 <__cxa_atexit@plt+0xa5664> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r3, #8 │ │ │ │ stm ip, {r2, r9, sl} │ │ │ │ add r2, r3, #20 │ │ │ │ stm r2, {r0, r3, sl} │ │ │ │ str r1, [r3, #32] │ │ │ │ str lr, [r3, #36] @ 0x24 │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b a8b24 <__cxa_atexit@plt+0x9c6f0> │ │ │ │ + b b1a7c <__cxa_atexit@plt+0xa5648> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - strheq r1, [r4, #40]! @ 0x28 │ │ │ │ - strheq r1, [r4, #44]! @ 0x2c │ │ │ │ - @ instruction: 0x01e4149c │ │ │ │ - mvneq r1, r8, lsr #5 │ │ │ │ - biceq r6, lr, r0, lsl #6 │ │ │ │ + mvneq r8, r8, asr r3 │ │ │ │ + mvneq r8, ip, asr r3 │ │ │ │ + mvneq r8, ip, lsr r5 │ │ │ │ + mvneq r8, r8, asr #6 │ │ │ │ + biceq sp, sp, r4, ror r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a8bb8 <__cxa_atexit@plt+0x9c784> │ │ │ │ + bhi b1b10 <__cxa_atexit@plt+0xa56dc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8bc4 <__cxa_atexit@plt+0x9c790> │ │ │ │ - ldr lr, [pc, #92] @ a8bd4 <__cxa_atexit@plt+0x9c7a0> │ │ │ │ + bcc b1b1c <__cxa_atexit@plt+0xa56e8> │ │ │ │ + ldr lr, [pc, #92] @ b1b2c <__cxa_atexit@plt+0xa56f8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #88] @ a8bd8 <__cxa_atexit@plt+0x9c7a4> │ │ │ │ + ldr r0, [pc, #88] @ b1b30 <__cxa_atexit@plt+0xa56fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #80] @ a8bdc <__cxa_atexit@plt+0x9c7a8> │ │ │ │ + ldr r5, [pc, #80] @ b1b34 <__cxa_atexit@plt+0xa5700> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r1, [pc, #64] @ a8be0 <__cxa_atexit@plt+0x9c7ac> │ │ │ │ + ldr r1, [pc, #64] @ b1b38 <__cxa_atexit@plt+0xa5704> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ str r0, [r3, #12] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ mov r5, r2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r6, [lr, #36] @ 0x24 │ │ │ │ - strdeq r1, [r4, #20]! │ │ │ │ - mvneq r1, r8, asr r2 │ │ │ │ - strdeq r1, [r4, #28]! │ │ │ │ - biceq r6, lr, r0, ror #4 │ │ │ │ + biceq sp, sp, r8, ror #18 │ │ │ │ + @ instruction: 0x01e38294 │ │ │ │ + strdeq r8, [r3, #40]! @ 0x28 │ │ │ │ + @ instruction: 0x01e3829c │ │ │ │ + ldrdeq sp, [sp, #132] @ 0x84 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a8c7c <__cxa_atexit@plt+0x9c848> │ │ │ │ + bhi b1bd4 <__cxa_atexit@plt+0xa57a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #40 @ 0x28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8c84 <__cxa_atexit@plt+0x9c850> │ │ │ │ - ldr r1, [pc, #124] @ a8c98 <__cxa_atexit@plt+0x9c864> │ │ │ │ + bcc b1bdc <__cxa_atexit@plt+0xa57a8> │ │ │ │ + ldr r1, [pc, #124] @ b1bf0 <__cxa_atexit@plt+0xa57bc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #120] @ a8c9c <__cxa_atexit@plt+0x9c868> │ │ │ │ + ldr r0, [pc, #120] @ b1bf4 <__cxa_atexit@plt+0xa57c0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r9, [r7, #16] │ │ │ │ str r1, [r3, #4]! │ │ │ │ sub lr, r6, #18 │ │ │ │ - ldr r1, [pc, #92] @ a8ca0 <__cxa_atexit@plt+0x9c86c> │ │ │ │ + ldr r1, [pc, #92] @ b1bf8 <__cxa_atexit@plt+0xa57c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #84] @ a8ca4 <__cxa_atexit@plt+0x9c870> │ │ │ │ + ldr r0, [pc, #84] @ b1bfc <__cxa_atexit@plt+0xa57c8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr sl, [pc, #76] @ a8ca8 <__cxa_atexit@plt+0x9c874> │ │ │ │ + ldr sl, [pc, #76] @ b1c00 <__cxa_atexit@plt+0xa57cc> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r3, #8 │ │ │ │ stm ip, {r2, r9, sl} │ │ │ │ add r2, r3, #20 │ │ │ │ stm r2, {r0, r3, sl} │ │ │ │ str r1, [r3, #32] │ │ │ │ str lr, [r3, #36] @ 0x24 │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b a8c8c <__cxa_atexit@plt+0x9c858> │ │ │ │ + b b1be4 <__cxa_atexit@plt+0xa57b0> │ │ │ │ mov r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - mvneq r1, r0, asr r1 │ │ │ │ - mvneq r1, r4, asr r1 │ │ │ │ - mvneq r1, r4, lsr r3 │ │ │ │ - mvneq r1, r0, asr #2 │ │ │ │ - @ instruction: 0x01ce6198 │ │ │ │ + strdeq r8, [r3, #16]! │ │ │ │ + strdeq r8, [r3, #20]! │ │ │ │ + ldrdeq r8, [r3, #52]! @ 0x34 │ │ │ │ + mvneq r8, r0, ror #3 │ │ │ │ + biceq sp, sp, ip, lsl #16 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + bhi b1c94 <__cxa_atexit@plt+0xa5860> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8d44 <__cxa_atexit@plt+0x9c910> │ │ │ │ - ldr lr, [pc, #116] @ a8d58 <__cxa_atexit@plt+0x9c924> │ │ │ │ + bcc b1c9c <__cxa_atexit@plt+0xa5868> │ │ │ │ + ldr lr, [pc, #116] @ b1cb0 <__cxa_atexit@plt+0xa587c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ a8d5c <__cxa_atexit@plt+0x9c928> │ │ │ │ + ldr r0, [pc, #112] @ b1cb4 <__cxa_atexit@plt+0xa5880> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr r8, [pc, #92] @ a8d60 <__cxa_atexit@plt+0x9c92c> │ │ │ │ + ldr r8, [pc, #92] @ b1cb8 <__cxa_atexit@plt+0xa5884> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr r0, [pc, #84] @ a8d64 <__cxa_atexit@plt+0x9c930> │ │ │ │ + ldr r0, [pc, #84] @ b1cbc <__cxa_atexit@plt+0xa5888> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ a8d68 <__cxa_atexit@plt+0x9c934> │ │ │ │ + ldr lr, [pc, #76] @ b1cc0 <__cxa_atexit@plt+0xa588c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r3, [r3, #28] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b a8d4c <__cxa_atexit@plt+0x9c918> │ │ │ │ + b b1ca4 <__cxa_atexit@plt+0xa5870> │ │ │ │ mov r5, #32 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ - mvneq r1, r8, lsl #1 │ │ │ │ - @ instruction: 0x01b70e34 │ │ │ │ - mvneq r1, r8, lsl #1 │ │ │ │ - mvneq r1, r0, lsl #1 │ │ │ │ - ldrdeq r6, [lr, #8] │ │ │ │ + mvneq r8, r8, lsr #2 │ │ │ │ + @ instruction: 0x01b6814f │ │ │ │ + mvneq r8, r8, lsr #2 │ │ │ │ + mvneq r8, r0, lsr #2 │ │ │ │ + biceq sp, sp, ip, asr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ a8d90 <__cxa_atexit@plt+0x9c95c> │ │ │ │ + ldr r3, [pc, #16] @ b1ce8 <__cxa_atexit@plt+0xa58b4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - strdeq r6, [lr, #4] │ │ │ │ - strheq r6, [lr] │ │ │ │ + biceq sp, sp, r8, ror #14 │ │ │ │ + biceq sp, sp, r4, lsr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a8df0 <__cxa_atexit@plt+0x9c9bc> │ │ │ │ - ldr lr, [pc, #68] @ a8e00 <__cxa_atexit@plt+0x9c9cc> │ │ │ │ + bcc b1d48 <__cxa_atexit@plt+0xa5914> │ │ │ │ + ldr lr, [pc, #68] @ b1d58 <__cxa_atexit@plt+0xa5924> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #64] @ a8e04 <__cxa_atexit@plt+0x9c9d0> │ │ │ │ + ldr r1, [pc, #64] @ b1d5c <__cxa_atexit@plt+0xa5928> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r2, [pc, #48] @ a8e08 <__cxa_atexit@plt+0x9c9d4> │ │ │ │ + ldr r2, [pc, #48] @ b1d60 <__cxa_atexit@plt+0xa592c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strheq r6, [lr, #8] │ │ │ │ - mvneq r1, r0, lsr #32 │ │ │ │ - mvneq r0, r4, asr #31 │ │ │ │ - biceq r6, lr, r8, lsr r0 │ │ │ │ + biceq sp, sp, ip, lsr #14 │ │ │ │ + mvneq r8, r0, asr #1 │ │ │ │ + mvneq r8, r4, rrx │ │ │ │ + biceq sp, sp, ip, lsr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a8e70 <__cxa_atexit@plt+0x9ca3c> │ │ │ │ + bhi b1dc8 <__cxa_atexit@plt+0xa5994> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a8e7c <__cxa_atexit@plt+0x9ca48> │ │ │ │ - ldr r2, [pc, #76] @ a8e8c <__cxa_atexit@plt+0x9ca58> │ │ │ │ + bcc b1dd4 <__cxa_atexit@plt+0xa59a0> │ │ │ │ + ldr r2, [pc, #76] @ b1de4 <__cxa_atexit@plt+0xa59b0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ a8e90 <__cxa_atexit@plt+0x9ca5c> │ │ │ │ + ldr r1, [pc, #72] @ b1de8 <__cxa_atexit@plt+0xa59b4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ a8e94 <__cxa_atexit@plt+0x9ca60> │ │ │ │ + ldr r8, [pc, #56] @ b1dec <__cxa_atexit@plt+0xa59b8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ - mvneq r0, ip, lsr #30 │ │ │ │ - @ instruction: 0x01b70ce8 │ │ │ │ - strexbeq r5, r8, [lr] │ │ │ │ + mvneq r7, ip, asr #31 │ │ │ │ + @ instruction: 0x01b68003 │ │ │ │ + biceq sp, sp, ip, lsl #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a8f00 <__cxa_atexit@plt+0x9cacc> │ │ │ │ + bhi b1e58 <__cxa_atexit@plt+0xa5a24> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a8f0c <__cxa_atexit@plt+0x9cad8> │ │ │ │ - ldr r1, [pc, #80] @ a8f1c <__cxa_atexit@plt+0x9cae8> │ │ │ │ + bcc b1e64 <__cxa_atexit@plt+0xa5a30> │ │ │ │ + ldr r1, [pc, #80] @ b1e74 <__cxa_atexit@plt+0xa5a40> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ a8f20 <__cxa_atexit@plt+0x9caec> │ │ │ │ + ldr r5, [pc, #72] @ b1e78 <__cxa_atexit@plt+0xa5a44> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ a8f24 <__cxa_atexit@plt+0x9caf0> │ │ │ │ + ldr r0, [pc, #56] @ b1e7c <__cxa_atexit@plt+0xa5a48> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, lsr #29 │ │ │ │ - mvneq r0, ip, lsl #31 │ │ │ │ - strheq r0, [r4, #224]! @ 0xe0 │ │ │ │ - biceq r5, lr, r8, lsl #30 │ │ │ │ + mvneq r7, r8, asr #30 │ │ │ │ + mvneq r8, ip, lsr #32 │ │ │ │ + mvneq r7, r0, asr pc │ │ │ │ + biceq sp, sp, ip, ror r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a8fdc <__cxa_atexit@plt+0x9cba8> │ │ │ │ - ldr r3, [pc, #176] @ a8ff8 <__cxa_atexit@plt+0x9cbc4> │ │ │ │ + bhi b1f34 <__cxa_atexit@plt+0xa5b00> │ │ │ │ + ldr r3, [pc, #176] @ b1f50 <__cxa_atexit@plt+0xa5b1c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a8f8c <__cxa_atexit@plt+0x9cb58> │ │ │ │ + beq b1ee4 <__cxa_atexit@plt+0xa5ab0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a8fe4 <__cxa_atexit@plt+0x9cbb0> │ │ │ │ + bcc b1f3c <__cxa_atexit@plt+0xa5b08> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ cmp r2, #39 @ 0x27 │ │ │ │ - bne a8f98 <__cxa_atexit@plt+0x9cb64> │ │ │ │ - ldr r8, [pc, #116] @ a8ffc <__cxa_atexit@plt+0x9cbc8> │ │ │ │ + bne b1ef0 <__cxa_atexit@plt+0xa5abc> │ │ │ │ + ldr r8, [pc, #116] @ b1f54 <__cxa_atexit@plt+0xa5b20> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #96] @ a9000 <__cxa_atexit@plt+0x9cbcc> │ │ │ │ + ldr r2, [pc, #96] @ b1f58 <__cxa_atexit@plt+0xa5b24> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #92] @ a9004 <__cxa_atexit@plt+0x9cbd0> │ │ │ │ + ldr r1, [pc, #92] @ b1f5c <__cxa_atexit@plt+0xa5b28> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #76] @ a9008 <__cxa_atexit@plt+0x9cbd4> │ │ │ │ + ldr r2, [pc, #76] @ b1f60 <__cxa_atexit@plt+0xa5b2c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -160495,145 +169669,145 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - @ instruction: 0x01e41190 │ │ │ │ + mvneq r8, ip, asr r2 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - strheq r0, [r4, #236]! @ 0xec │ │ │ │ - mvneq r0, r0, ror #27 │ │ │ │ - biceq r5, lr, r4, lsr #28 │ │ │ │ + mvneq r7, ip, asr pc │ │ │ │ + mvneq r7, r0, lsl #29 │ │ │ │ + @ instruction: 0x01cdd498 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a9090 <__cxa_atexit@plt+0x9cc5c> │ │ │ │ + bcc b1fe8 <__cxa_atexit@plt+0xa5bb4> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ cmp r2, #39 @ 0x27 │ │ │ │ - bne a9050 <__cxa_atexit@plt+0x9cc1c> │ │ │ │ + bne b1fa8 <__cxa_atexit@plt+0xa5b74> │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r8, [pc, #84] @ a909c <__cxa_atexit@plt+0x9cc68> │ │ │ │ + ldr r8, [pc, #84] @ b1ff4 <__cxa_atexit@plt+0xa5bc0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r2, [pc, #72] @ a90a0 <__cxa_atexit@plt+0x9cc6c> │ │ │ │ + ldr r2, [pc, #72] @ b1ff8 <__cxa_atexit@plt+0xa5bc4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ a90a4 <__cxa_atexit@plt+0x9cc70> │ │ │ │ + ldr r1, [pc, #68] @ b1ffc <__cxa_atexit@plt+0xa5bc8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #52] @ a90a8 <__cxa_atexit@plt+0x9cc74> │ │ │ │ + ldr r2, [pc, #52] @ b2000 <__cxa_atexit@plt+0xa5bcc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r1, [r4, #0]! │ │ │ │ + @ instruction: 0x01e3819c │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - mvneq r0, r4, lsl #28 │ │ │ │ - mvneq r0, r8, lsr #26 │ │ │ │ - biceq r5, lr, r4, lsl #27 │ │ │ │ + mvneq r7, r4, lsr #29 │ │ │ │ + mvneq r7, r8, asr #27 │ │ │ │ + strdeq sp, [sp, #56] @ 0x38 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a9130 <__cxa_atexit@plt+0x9ccfc> │ │ │ │ + bhi b2088 <__cxa_atexit@plt+0xa5c54> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a9138 <__cxa_atexit@plt+0x9cd04> │ │ │ │ - ldr r1, [pc, #104] @ a914c <__cxa_atexit@plt+0x9cd18> │ │ │ │ + bcc b2090 <__cxa_atexit@plt+0xa5c5c> │ │ │ │ + ldr r1, [pc, #104] @ b20a4 <__cxa_atexit@plt+0xa5c70> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ a9150 <__cxa_atexit@plt+0x9cd1c> │ │ │ │ + ldr r0, [pc, #84] @ b20a8 <__cxa_atexit@plt+0xa5c74> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ a9154 <__cxa_atexit@plt+0x9cd20> │ │ │ │ + ldr lr, [pc, #76] @ b20ac <__cxa_atexit@plt+0xa5c78> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ a9158 <__cxa_atexit@plt+0x9cd24> │ │ │ │ + ldr r1, [pc, #72] @ b20b0 <__cxa_atexit@plt+0xa5c7c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7090 <__cxa_atexit@plt+0x19bac5c> │ │ │ │ mov r6, r3 │ │ │ │ - b a9140 <__cxa_atexit@plt+0x9cd0c> │ │ │ │ + b b2098 <__cxa_atexit@plt+0xa5c64> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e40c90 │ │ │ │ - mvneq r0, r8, ror #26 │ │ │ │ - @ instruction: 0x01e40c94 │ │ │ │ - ldrdeq r0, [r4, #196]! @ 0xc4 │ │ │ │ - ldrdeq r5, [lr, #196] @ 0xc4 │ │ │ │ + mvneq r7, r0, lsr sp │ │ │ │ + mvneq r7, r8, lsl #28 │ │ │ │ + mvneq r7, r4, lsr sp │ │ │ │ + mvneq r7, r4, ror sp │ │ │ │ + biceq sp, sp, r8, asr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a9234 <__cxa_atexit@plt+0x9ce00> │ │ │ │ - ldr r3, [pc, #212] @ a9250 <__cxa_atexit@plt+0x9ce1c> │ │ │ │ + bhi b218c <__cxa_atexit@plt+0xa5d58> │ │ │ │ + ldr r3, [pc, #212] @ b21a8 <__cxa_atexit@plt+0xa5d74> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a91e0 <__cxa_atexit@plt+0x9cdac> │ │ │ │ + beq b2138 <__cxa_atexit@plt+0xa5d04> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a923c <__cxa_atexit@plt+0x9ce08> │ │ │ │ + bcc b2194 <__cxa_atexit@plt+0xa5d60> │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ cmp r1, #39 @ 0x27 │ │ │ │ - bne a91ec <__cxa_atexit@plt+0x9cdb8> │ │ │ │ + bne b2144 <__cxa_atexit@plt+0xa5d10> │ │ │ │ str r2, [r6, #12]! │ │ │ │ - ldr r2, [pc, #148] @ a9254 <__cxa_atexit@plt+0x9ce20> │ │ │ │ + ldr r2, [pc, #148] @ b21ac <__cxa_atexit@plt+0xa5d78> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r1, [pc, #140] @ a9258 <__cxa_atexit@plt+0x9ce24> │ │ │ │ + ldr r1, [pc, #140] @ b21b0 <__cxa_atexit@plt+0xa5d7c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r6, {r1, r2} │ │ │ │ sub r9, r3, #22 │ │ │ │ - ldr r8, [pc, #128] @ a925c <__cxa_atexit@plt+0x9ce28> │ │ │ │ + ldr r8, [pc, #128] @ b21b4 <__cxa_atexit@plt+0xa5d80> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ add r1, r6, #4 │ │ │ │ - ldr lr, [pc, #104] @ a9260 <__cxa_atexit@plt+0x9ce2c> │ │ │ │ + ldr lr, [pc, #104] @ b21b8 <__cxa_atexit@plt+0xa5d84> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ a9264 <__cxa_atexit@plt+0x9ce30> │ │ │ │ + ldr r0, [pc, #100] @ b21bc <__cxa_atexit@plt+0xa5d88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r8, [pc, #92] @ a9268 <__cxa_atexit@plt+0x9ce34> │ │ │ │ + ldr r8, [pc, #92] @ b21c0 <__cxa_atexit@plt+0xa5d8c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r8, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ ldr r0, [r5] │ │ │ │ @@ -160645,119 +169819,119 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mvneq r0, r4, lsr #24 │ │ │ │ - ldrdeq r0, [r4, #176]! @ 0xb0 │ │ │ │ - mvneq r0, ip, lsr pc │ │ │ │ + mvneq r7, r4, asr #25 │ │ │ │ + mvneq r7, r0, ror ip │ │ │ │ + mvneq r8, r8 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - mvneq r0, r4, ror #24 │ │ │ │ - @ instruction: 0x01e40b90 │ │ │ │ - biceq r5, lr, r4, asr #23 │ │ │ │ + mvneq r7, r4, lsl #26 │ │ │ │ + mvneq r7, r0, lsr ip │ │ │ │ + biceq sp, sp, r8, lsr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a9314 <__cxa_atexit@plt+0x9cee0> │ │ │ │ + bcc b226c <__cxa_atexit@plt+0xa5e38> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ cmp r1, #39 @ 0x27 │ │ │ │ - bne a92d0 <__cxa_atexit@plt+0x9ce9c> │ │ │ │ + bne b2228 <__cxa_atexit@plt+0xa5df4> │ │ │ │ str r2, [r3, #12]! │ │ │ │ - ldr r2, [pc, #120] @ a9320 <__cxa_atexit@plt+0x9ceec> │ │ │ │ + ldr r2, [pc, #120] @ b2278 <__cxa_atexit@plt+0xa5e44> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r1, [pc, #112] @ a9324 <__cxa_atexit@plt+0x9cef0> │ │ │ │ + ldr r1, [pc, #112] @ b227c <__cxa_atexit@plt+0xa5e48> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r3, {r1, r2} │ │ │ │ add r5, r5, #8 │ │ │ │ sub r9, r6, #22 │ │ │ │ - ldr r8, [pc, #96] @ a9328 <__cxa_atexit@plt+0x9cef4> │ │ │ │ + ldr r8, [pc, #96] @ b2280 <__cxa_atexit@plt+0xa5e4c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ add r1, r3, #4 │ │ │ │ - ldr lr, [pc, #80] @ a932c <__cxa_atexit@plt+0x9cef8> │ │ │ │ + ldr lr, [pc, #80] @ b2284 <__cxa_atexit@plt+0xa5e50> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #76] @ a9330 <__cxa_atexit@plt+0x9cefc> │ │ │ │ + ldr r0, [pc, #76] @ b2288 <__cxa_atexit@plt+0xa5e54> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r8, [pc, #68] @ a9334 <__cxa_atexit@plt+0x9cf00> │ │ │ │ + ldr r8, [pc, #68] @ b228c <__cxa_atexit@plt+0xa5e58> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str lr, [r3, #4] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r0, ip, lsr fp │ │ │ │ - mvneq r0, r8, ror #21 │ │ │ │ - mvneq r0, r0, asr lr │ │ │ │ + ldrdeq r7, [r3, #188]! @ 0xbc │ │ │ │ + mvneq r7, r8, lsl #23 │ │ │ │ + mvneq r7, ip, lsl pc │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - mvneq r0, r0, lsl #23 │ │ │ │ - mvneq r0, ip, lsr #21 │ │ │ │ - strdeq r5, [lr, #168] @ 0xa8 │ │ │ │ + mvneq r7, r0, lsr #24 │ │ │ │ + mvneq r7, ip, asr #22 │ │ │ │ + biceq sp, sp, ip, ror #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a939c <__cxa_atexit@plt+0x9cf68> │ │ │ │ + bhi b22f4 <__cxa_atexit@plt+0xa5ec0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a93a8 <__cxa_atexit@plt+0x9cf74> │ │ │ │ - ldr r2, [pc, #76] @ a93b8 <__cxa_atexit@plt+0x9cf84> │ │ │ │ + bcc b2300 <__cxa_atexit@plt+0xa5ecc> │ │ │ │ + ldr r2, [pc, #76] @ b2310 <__cxa_atexit@plt+0xa5edc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ a93bc <__cxa_atexit@plt+0x9cf88> │ │ │ │ + ldr r1, [pc, #72] @ b2314 <__cxa_atexit@plt+0xa5ee0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ a93c0 <__cxa_atexit@plt+0x9cf8c> │ │ │ │ + ldr r8, [pc, #56] @ b2318 <__cxa_atexit@plt+0xa5ee4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - mvneq r0, r0, lsl #20 │ │ │ │ - @ instruction: 0x01b707b6 │ │ │ │ + mvneq r7, r0, lsr #21 │ │ │ │ + @ instruction: 0x01b67ad1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a9414 <__cxa_atexit@plt+0x9cfe0> │ │ │ │ - ldr r2, [pc, #60] @ a941c <__cxa_atexit@plt+0x9cfe8> │ │ │ │ + bhi b236c <__cxa_atexit@plt+0xa5f38> │ │ │ │ + ldr r2, [pc, #60] @ b2374 <__cxa_atexit@plt+0xa5f40> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a9408 <__cxa_atexit@plt+0x9cfd4> │ │ │ │ + beq b2360 <__cxa_atexit@plt+0xa5f2c> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @@ -160771,33 +169945,33 @@ │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a94c0 <__cxa_atexit@plt+0x9d08c> │ │ │ │ - ldr r2, [pc, #132] @ a94dc <__cxa_atexit@plt+0x9d0a8> │ │ │ │ + bhi b2418 <__cxa_atexit@plt+0xa5fe4> │ │ │ │ + ldr r2, [pc, #132] @ b2434 <__cxa_atexit@plt+0xa6000> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a94b4 <__cxa_atexit@plt+0x9d080> │ │ │ │ + beq b240c <__cxa_atexit@plt+0xa5fd8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc a94c8 <__cxa_atexit@plt+0x9d094> │ │ │ │ - ldr r3, [pc, #88] @ a94e0 <__cxa_atexit@plt+0x9d0ac> │ │ │ │ + bcc b2420 <__cxa_atexit@plt+0xa5fec> │ │ │ │ + ldr r3, [pc, #88] @ b2438 <__cxa_atexit@plt+0xa6004> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #72] @ a94e4 <__cxa_atexit@plt+0x9d0b0> │ │ │ │ + ldr r0, [pc, #72] @ b243c <__cxa_atexit@plt+0xa6008> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r6, {r0, r3} │ │ │ │ str r1, [r6, #12] │ │ │ │ sub sl, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ @@ -160808,88 +169982,88 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r0, ip, asr r9 │ │ │ │ - mvneq r0, r0, lsl #18 │ │ │ │ + strdeq r7, [r3, #156]! @ 0x9c │ │ │ │ + mvneq r7, r0, lsr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a9538 <__cxa_atexit@plt+0x9d104> │ │ │ │ - ldr r2, [pc, #56] @ a9544 <__cxa_atexit@plt+0x9d110> │ │ │ │ + bcc b2490 <__cxa_atexit@plt+0xa605c> │ │ │ │ + ldr r2, [pc, #56] @ b249c <__cxa_atexit@plt+0xa6068> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ - ldr r0, [pc, #40] @ a9548 <__cxa_atexit@plt+0x9d114> │ │ │ │ + ldr r0, [pc, #40] @ b24a0 <__cxa_atexit@plt+0xa606c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ str r1, [r3, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ sub sl, r6, #6 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r0, [r4, #136]! @ 0x88 │ │ │ │ - mvneq r0, ip, ror r8 │ │ │ │ + mvneq r7, r8, ror r9 │ │ │ │ + mvneq r7, ip, lsl r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a95ac <__cxa_atexit@plt+0x9d178> │ │ │ │ + bhi b2504 <__cxa_atexit@plt+0xa60d0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a95b8 <__cxa_atexit@plt+0x9d184> │ │ │ │ - ldr r2, [pc, #76] @ a95c8 <__cxa_atexit@plt+0x9d194> │ │ │ │ + bcc b2510 <__cxa_atexit@plt+0xa60dc> │ │ │ │ + ldr r2, [pc, #76] @ b2520 <__cxa_atexit@plt+0xa60ec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ a95cc <__cxa_atexit@plt+0x9d198> │ │ │ │ + ldr r1, [pc, #72] @ b2524 <__cxa_atexit@plt+0xa60f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ a95d0 <__cxa_atexit@plt+0x9d19c> │ │ │ │ + ldr r8, [pc, #56] @ b2528 <__cxa_atexit@plt+0xa60f4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - strdeq r0, [r4, #112]! @ 0x70 │ │ │ │ - @ instruction: 0x01b705b2 │ │ │ │ + @ instruction: 0x01e37890 │ │ │ │ + @ instruction: 0x01b678cd │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a9624 <__cxa_atexit@plt+0x9d1f0> │ │ │ │ - ldr r2, [pc, #60] @ a962c <__cxa_atexit@plt+0x9d1f8> │ │ │ │ + bhi b257c <__cxa_atexit@plt+0xa6148> │ │ │ │ + ldr r2, [pc, #60] @ b2584 <__cxa_atexit@plt+0xa6150> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a9618 <__cxa_atexit@plt+0x9d1e4> │ │ │ │ + beq b2570 <__cxa_atexit@plt+0xa613c> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @@ -160903,33 +170077,33 @@ │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a96d0 <__cxa_atexit@plt+0x9d29c> │ │ │ │ - ldr r2, [pc, #132] @ a96ec <__cxa_atexit@plt+0x9d2b8> │ │ │ │ + bhi b2628 <__cxa_atexit@plt+0xa61f4> │ │ │ │ + ldr r2, [pc, #132] @ b2644 <__cxa_atexit@plt+0xa6210> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a96c4 <__cxa_atexit@plt+0x9d290> │ │ │ │ + beq b261c <__cxa_atexit@plt+0xa61e8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc a96d8 <__cxa_atexit@plt+0x9d2a4> │ │ │ │ - ldr r3, [pc, #88] @ a96f0 <__cxa_atexit@plt+0x9d2bc> │ │ │ │ + bcc b2630 <__cxa_atexit@plt+0xa61fc> │ │ │ │ + ldr r3, [pc, #88] @ b2648 <__cxa_atexit@plt+0xa6214> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #72] @ a96f4 <__cxa_atexit@plt+0x9d2c0> │ │ │ │ + ldr r0, [pc, #72] @ b264c <__cxa_atexit@plt+0xa6218> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r6, {r0, r3} │ │ │ │ str r1, [r6, #12] │ │ │ │ sub sl, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ @@ -160940,450 +170114,450 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r0, ip, asr #14 │ │ │ │ - strdeq r0, [r4, #96]! @ 0x60 │ │ │ │ + mvneq r7, ip, ror #15 │ │ │ │ + @ instruction: 0x01e37790 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a9748 <__cxa_atexit@plt+0x9d314> │ │ │ │ - ldr r2, [pc, #56] @ a9754 <__cxa_atexit@plt+0x9d320> │ │ │ │ + bcc b26a0 <__cxa_atexit@plt+0xa626c> │ │ │ │ + ldr r2, [pc, #56] @ b26ac <__cxa_atexit@plt+0xa6278> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ - ldr r0, [pc, #40] @ a9758 <__cxa_atexit@plt+0x9d324> │ │ │ │ + ldr r0, [pc, #40] @ b26b0 <__cxa_atexit@plt+0xa627c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ str r1, [r3, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ sub sl, r6, #6 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r0, r8, asr #13 │ │ │ │ - mvneq r0, ip, ror #12 │ │ │ │ + mvneq r7, r8, ror #14 │ │ │ │ + mvneq r7, ip, lsl #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi a97bc <__cxa_atexit@plt+0x9d388> │ │ │ │ + bhi b2714 <__cxa_atexit@plt+0xa62e0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc a97c8 <__cxa_atexit@plt+0x9d394> │ │ │ │ - ldr r2, [pc, #76] @ a97d8 <__cxa_atexit@plt+0x9d3a4> │ │ │ │ + bcc b2720 <__cxa_atexit@plt+0xa62ec> │ │ │ │ + ldr r2, [pc, #76] @ b2730 <__cxa_atexit@plt+0xa62fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ a97dc <__cxa_atexit@plt+0x9d3a8> │ │ │ │ + ldr r1, [pc, #72] @ b2734 <__cxa_atexit@plt+0xa6300> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ a97e0 <__cxa_atexit@plt+0x9d3ac> │ │ │ │ + ldr r8, [pc, #56] @ b2738 <__cxa_atexit@plt+0xa6304> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - mvneq r0, r0, ror #11 │ │ │ │ - @ instruction: 0x01b703ad │ │ │ │ - biceq r5, lr, r0, asr #12 │ │ │ │ + mvneq r7, r0, lsl #13 │ │ │ │ + @ instruction: 0x01b676c8 │ │ │ │ + strheq ip, [sp, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi a984c <__cxa_atexit@plt+0x9d418> │ │ │ │ + bhi b27a4 <__cxa_atexit@plt+0xa6370> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a9858 <__cxa_atexit@plt+0x9d424> │ │ │ │ - ldr r1, [pc, #80] @ a9868 <__cxa_atexit@plt+0x9d434> │ │ │ │ + bcc b27b0 <__cxa_atexit@plt+0xa637c> │ │ │ │ + ldr r1, [pc, #80] @ b27c0 <__cxa_atexit@plt+0xa638c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ a986c <__cxa_atexit@plt+0x9d438> │ │ │ │ + ldr r5, [pc, #72] @ b27c4 <__cxa_atexit@plt+0xa6390> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ a9870 <__cxa_atexit@plt+0x9d43c> │ │ │ │ + ldr r0, [pc, #56] @ b27c8 <__cxa_atexit@plt+0xa6394> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, asr r5 │ │ │ │ - mvneq r0, r4, ror r5 │ │ │ │ - mvneq r0, r4, ror #10 │ │ │ │ - strheq r5, [lr, #80] @ 0x50 │ │ │ │ + strdeq r7, [r3, #92]! @ 0x5c │ │ │ │ + mvneq r7, r4, lsl r6 │ │ │ │ + mvneq r7, r4, lsl #12 │ │ │ │ + biceq ip, sp, r4, lsr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a98f8 <__cxa_atexit@plt+0x9d4c4> │ │ │ │ + bhi b2850 <__cxa_atexit@plt+0xa641c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a9900 <__cxa_atexit@plt+0x9d4cc> │ │ │ │ - ldr r1, [pc, #104] @ a9914 <__cxa_atexit@plt+0x9d4e0> │ │ │ │ + bcc b2858 <__cxa_atexit@plt+0xa6424> │ │ │ │ + ldr r1, [pc, #104] @ b286c <__cxa_atexit@plt+0xa6438> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ a9918 <__cxa_atexit@plt+0x9d4e4> │ │ │ │ + ldr r0, [pc, #84] @ b2870 <__cxa_atexit@plt+0xa643c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ a991c <__cxa_atexit@plt+0x9d4e8> │ │ │ │ + ldr lr, [pc, #76] @ b2874 <__cxa_atexit@plt+0xa6440> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ a9920 <__cxa_atexit@plt+0x9d4ec> │ │ │ │ + ldr r1, [pc, #72] @ b2878 <__cxa_atexit@plt+0xa6444> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b a9908 <__cxa_atexit@plt+0x9d4d4> │ │ │ │ + b b2860 <__cxa_atexit@plt+0xa642c> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, asr #9 │ │ │ │ - ldrdeq r0, [r4, #68]! @ 0x44 │ │ │ │ - mvneq r0, ip, asr #9 │ │ │ │ - mvneq r0, ip, lsl #10 │ │ │ │ - biceq r5, lr, r0, lsl #10 │ │ │ │ + mvneq r7, r8, ror #10 │ │ │ │ + mvneq r7, r4, ror r5 │ │ │ │ + mvneq r7, ip, ror #10 │ │ │ │ + mvneq r7, ip, lsr #11 │ │ │ │ + biceq ip, sp, r4, ror fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi a99ac <__cxa_atexit@plt+0x9d578> │ │ │ │ + bhi b2904 <__cxa_atexit@plt+0xa64d0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc a99b4 <__cxa_atexit@plt+0x9d580> │ │ │ │ - ldr r1, [pc, #108] @ a99c8 <__cxa_atexit@plt+0x9d594> │ │ │ │ + bcc b290c <__cxa_atexit@plt+0xa64d8> │ │ │ │ + ldr r1, [pc, #108] @ b2920 <__cxa_atexit@plt+0xa64ec> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ a99cc <__cxa_atexit@plt+0x9d598> │ │ │ │ + ldr r0, [pc, #104] @ b2924 <__cxa_atexit@plt+0xa64f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ a99d0 <__cxa_atexit@plt+0x9d59c> │ │ │ │ + ldr r8, [pc, #88] @ b2928 <__cxa_atexit@plt+0xa64f4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ a99d4 <__cxa_atexit@plt+0x9d5a0> │ │ │ │ + ldr r1, [pc, #80] @ b292c <__cxa_atexit@plt+0xa64f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ a99d8 <__cxa_atexit@plt+0x9d5a4> │ │ │ │ + ldr lr, [pc, #72] @ b2930 <__cxa_atexit@plt+0xa64fc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b a99bc <__cxa_atexit@plt+0x9d588> │ │ │ │ + b b2914 <__cxa_atexit@plt+0xa64e0> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - mvneq r0, r0, lsl r4 │ │ │ │ - @ instruction: 0x01b701e5 │ │ │ │ - mvneq r0, r4, lsl r4 │ │ │ │ - mvneq r0, ip, lsl #8 │ │ │ │ + strheq r7, [r3, #64]! @ 0x40 │ │ │ │ + @ instruction: 0x01b67500 │ │ │ │ + strheq r7, [r3, #68]! @ 0x44 │ │ │ │ + mvneq r7, ip, lsr #9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi a9a20 <__cxa_atexit@plt+0x9d5ec> │ │ │ │ - ldr r7, [pc, #52] @ a9a30 <__cxa_atexit@plt+0x9d5fc> │ │ │ │ + bhi b2978 <__cxa_atexit@plt+0xa6544> │ │ │ │ + ldr r7, [pc, #52] @ b2988 <__cxa_atexit@plt+0xa6554> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq a9a14 <__cxa_atexit@plt+0x9d5e0> │ │ │ │ + beq b296c <__cxa_atexit@plt+0xa6538> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ a9a34 <__cxa_atexit@plt+0x9d600> │ │ │ │ + ldr r7, [pc, #12] @ b298c <__cxa_atexit@plt+0xa6558> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r5, lr, r4, lsr #8 │ │ │ │ - biceq r5, lr, ip, lsl #8 │ │ │ │ + @ instruction: 0x01cdca98 │ │ │ │ + biceq ip, sp, r0, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq a9ae0 <__cxa_atexit@plt+0x9d6ac> │ │ │ │ + beq b2a38 <__cxa_atexit@plt+0xa6604> │ │ │ │ cmp r2, #3 │ │ │ │ - bne a9b44 <__cxa_atexit@plt+0x9d710> │ │ │ │ + bne b2a9c <__cxa_atexit@plt+0xa6668> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ sub r2, r2, #3 │ │ │ │ cmp r2, #4 │ │ │ │ - bhi a9d6c <__cxa_atexit@plt+0x9d938> │ │ │ │ + bhi b2cc4 <__cxa_atexit@plt+0xa6890> │ │ │ │ add r1, pc, #4 │ │ │ │ ldr r2, [r1, r2, lsl #2] │ │ │ │ add pc, r1, r2 │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, ip, lsr #5 │ │ │ │ andeq r0, r0, r4, ror #3 │ │ │ │ andeq r0, r0, ip, lsr #4 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ - ldr r1, [pc, #1148] @ a9f1c <__cxa_atexit@plt+0x9dae8> │ │ │ │ + ldr r1, [pc, #1148] @ b2e74 <__cxa_atexit@plt+0xa6a40> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r3, #1] │ │ │ │ stm r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq a9dec <__cxa_atexit@plt+0x9d9b8> │ │ │ │ + beq b2d44 <__cxa_atexit@plt+0xa6910> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a9eb8 <__cxa_atexit@plt+0x9da84> │ │ │ │ + bcc b2e10 <__cxa_atexit@plt+0xa69dc> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble a9e74 <__cxa_atexit@plt+0x9da40> │ │ │ │ - ldr lr, [pc, #1100] @ a9f28 <__cxa_atexit@plt+0x9daf4> │ │ │ │ + ble b2dcc <__cxa_atexit@plt+0xa6998> │ │ │ │ + ldr lr, [pc, #1100] @ b2e80 <__cxa_atexit@plt+0xa6a4c> │ │ │ │ add lr, pc, lr │ │ │ │ - b a9db0 <__cxa_atexit@plt+0x9d97c> │ │ │ │ - ldr r1, [pc, #1028] @ a9eec <__cxa_atexit@plt+0x9dab8> │ │ │ │ + b b2d08 <__cxa_atexit@plt+0xa68d4> │ │ │ │ + ldr r1, [pc, #1028] @ b2e44 <__cxa_atexit@plt+0xa6a10> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r3, #2] │ │ │ │ stm r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq a9dec <__cxa_atexit@plt+0x9d9b8> │ │ │ │ + beq b2d44 <__cxa_atexit@plt+0xa6910> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a9eb8 <__cxa_atexit@plt+0x9da84> │ │ │ │ + bcc b2e10 <__cxa_atexit@plt+0xa69dc> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble a9be8 <__cxa_atexit@plt+0x9d7b4> │ │ │ │ - ldr lr, [pc, #980] @ a9ef8 <__cxa_atexit@plt+0x9dac4> │ │ │ │ + ble b2b40 <__cxa_atexit@plt+0xa670c> │ │ │ │ + ldr lr, [pc, #980] @ b2e50 <__cxa_atexit@plt+0xa6a1c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #976] @ a9efc <__cxa_atexit@plt+0x9dac8> │ │ │ │ + ldr r0, [pc, #976] @ b2e54 <__cxa_atexit@plt+0xa6a20> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #968] @ a9f00 <__cxa_atexit@plt+0x9dacc> │ │ │ │ + ldr r7, [pc, #968] @ b2e58 <__cxa_atexit@plt+0xa6a24> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ - b a9dcc <__cxa_atexit@plt+0x9d998> │ │ │ │ + b b2d24 <__cxa_atexit@plt+0xa68f0> │ │ │ │ ldr r2, [r3, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ - ldr r1, [pc, #904] @ a9edc <__cxa_atexit@plt+0x9daa8> │ │ │ │ + ldr r1, [pc, #904] @ b2e34 <__cxa_atexit@plt+0xa6a00> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq a9bdc <__cxa_atexit@plt+0x9d7a8> │ │ │ │ + beq b2b34 <__cxa_atexit@plt+0xa6700> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a9ec8 <__cxa_atexit@plt+0x9da94> │ │ │ │ + bcc b2e20 <__cxa_atexit@plt+0xa69ec> │ │ │ │ add lr, r5, #12 │ │ │ │ sub r9, r3, #6 │ │ │ │ ldm r5, {r0, r2} │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r5, [r7, #3] │ │ │ │ add sl, r6, #4 │ │ │ │ cmp r5, #10 │ │ │ │ - ble a9c08 <__cxa_atexit@plt+0x9d7d4> │ │ │ │ - ldr r8, [pc, #828] @ a9ee0 <__cxa_atexit@plt+0x9daac> │ │ │ │ + ble b2b60 <__cxa_atexit@plt+0xa672c> │ │ │ │ + ldr r8, [pc, #828] @ b2e38 <__cxa_atexit@plt+0xa6a04> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #824] @ a9ee4 <__cxa_atexit@plt+0x9dab0> │ │ │ │ + ldr r7, [pc, #824] @ b2e3c <__cxa_atexit@plt+0xa6a08> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r5, [pc, #816] @ a9ee8 <__cxa_atexit@plt+0x9dab4> │ │ │ │ + ldr r5, [pc, #816] @ b2e40 <__cxa_atexit@plt+0xa6a0c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r2, [r6, #12] │ │ │ │ add r2, r6, #16 │ │ │ │ stm r2, {r0, r1, r5, r7, sl} │ │ │ │ ldr r0, [lr] │ │ │ │ str r8, [r6, #4] │ │ │ │ mov r5, lr │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #764] @ a9ef0 <__cxa_atexit@plt+0x9dabc> │ │ │ │ + ldr r0, [pc, #764] @ b2e48 <__cxa_atexit@plt+0xa6a14> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #760] @ a9ef4 <__cxa_atexit@plt+0x9dac0> │ │ │ │ + ldr r8, [pc, #760] @ b2e4c <__cxa_atexit@plt+0xa6a18> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ - b a9ea8 <__cxa_atexit@plt+0x9da74> │ │ │ │ - ldr ip, [pc, #840] @ a9f58 <__cxa_atexit@plt+0x9db24> │ │ │ │ + b b2e00 <__cxa_atexit@plt+0xa69cc> │ │ │ │ + ldr ip, [pc, #840] @ b2eb0 <__cxa_atexit@plt+0xa6a7c> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r5, [pc, #836] @ a9f5c <__cxa_atexit@plt+0x9db28> │ │ │ │ + ldr r5, [pc, #836] @ b2eb4 <__cxa_atexit@plt+0xa6a80> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r8, [pc, #828] @ a9f60 <__cxa_atexit@plt+0x9db2c> │ │ │ │ + ldr r8, [pc, #828] @ b2eb8 <__cxa_atexit@plt+0xa6a84> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r2, [r6, #12] │ │ │ │ add r2, r6, #16 │ │ │ │ stm r2, {r0, r1, r8} │ │ │ │ str r5, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ str ip, [r6, #4] │ │ │ │ mov r5, lr │ │ │ │ mov r6, r3 │ │ │ │ - ldr r8, [pc, #792] @ a9f64 <__cxa_atexit@plt+0x9db30> │ │ │ │ + ldr r8, [pc, #792] @ b2ebc <__cxa_atexit@plt+0xa6a88> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #764] @ a9f54 <__cxa_atexit@plt+0x9db20> │ │ │ │ + ldr r8, [pc, #764] @ b2eac <__cxa_atexit@plt+0xa6a78> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r1, [pc, #708] @ a9f34 <__cxa_atexit@plt+0x9db00> │ │ │ │ + ldr r1, [pc, #708] @ b2e8c <__cxa_atexit@plt+0xa6a58> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r3, #1] │ │ │ │ stm r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq a9dec <__cxa_atexit@plt+0x9d9b8> │ │ │ │ + beq b2d44 <__cxa_atexit@plt+0xa6910> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a9eb8 <__cxa_atexit@plt+0x9da84> │ │ │ │ + bcc b2e10 <__cxa_atexit@plt+0xa69dc> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble a9e14 <__cxa_atexit@plt+0x9d9e0> │ │ │ │ - ldr lr, [pc, #660] @ a9f40 <__cxa_atexit@plt+0x9db0c> │ │ │ │ + ble b2d6c <__cxa_atexit@plt+0xa6938> │ │ │ │ + ldr lr, [pc, #660] @ b2e98 <__cxa_atexit@plt+0xa6a64> │ │ │ │ add lr, pc, lr │ │ │ │ - b a9db0 <__cxa_atexit@plt+0x9d97c> │ │ │ │ - ldr r2, [pc, #652] @ a9f44 <__cxa_atexit@plt+0x9db10> │ │ │ │ + b b2d08 <__cxa_atexit@plt+0xa68d4> │ │ │ │ + ldr r2, [pc, #652] @ b2e9c <__cxa_atexit@plt+0xa6a68> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #1] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq a9dec <__cxa_atexit@plt+0x9d9b8> │ │ │ │ + beq b2d44 <__cxa_atexit@plt+0xa6910> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc a9eb8 <__cxa_atexit@plt+0x9da84> │ │ │ │ + bcc b2e10 <__cxa_atexit@plt+0xa69dc> │ │ │ │ add r2, r5, #12 │ │ │ │ sub r9, r3, #6 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r5, [r7, #3] │ │ │ │ add lr, r6, #4 │ │ │ │ cmp r5, #10 │ │ │ │ - ble a9e2c <__cxa_atexit@plt+0x9d9f8> │ │ │ │ - ldr r8, [pc, #584] @ a9f48 <__cxa_atexit@plt+0x9db14> │ │ │ │ + ble b2d84 <__cxa_atexit@plt+0xa6950> │ │ │ │ + ldr r8, [pc, #584] @ b2ea0 <__cxa_atexit@plt+0xa6a6c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #580] @ a9f4c <__cxa_atexit@plt+0x9db18> │ │ │ │ + ldr r7, [pc, #580] @ b2ea4 <__cxa_atexit@plt+0xa6a70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r5, [pc, #572] @ a9f50 <__cxa_atexit@plt+0x9db1c> │ │ │ │ + ldr r5, [pc, #572] @ b2ea8 <__cxa_atexit@plt+0xa6a74> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r1, [r6, #12] │ │ │ │ add r1, r6, #16 │ │ │ │ stm r1, {r0, r5, r7, lr} │ │ │ │ ldr r0, [r2] │ │ │ │ str r8, [r6, #4] │ │ │ │ mov r5, r2 │ │ │ │ - b a9bd0 <__cxa_atexit@plt+0x9d79c> │ │ │ │ - ldr r2, [pc, #500] @ a9f2c <__cxa_atexit@plt+0x9daf8> │ │ │ │ + b b2b28 <__cxa_atexit@plt+0xa66f4> │ │ │ │ + ldr r2, [pc, #500] @ b2e84 <__cxa_atexit@plt+0xa6a50> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq a9df4 <__cxa_atexit@plt+0x9d9c0> │ │ │ │ + beq b2d4c <__cxa_atexit@plt+0xa6918> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r5, r5, #12 │ │ │ │ cmp r7, #10 │ │ │ │ - ble a9e00 <__cxa_atexit@plt+0x9d9cc> │ │ │ │ - ldr r7, [pc, #464] @ a9f30 <__cxa_atexit@plt+0x9dafc> │ │ │ │ + ble b2d58 <__cxa_atexit@plt+0xa6924> │ │ │ │ + ldr r7, [pc, #464] @ b2e88 <__cxa_atexit@plt+0xa6a54> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #400] @ a9f04 <__cxa_atexit@plt+0x9dad0> │ │ │ │ + ldr r1, [pc, #400] @ b2e5c <__cxa_atexit@plt+0xa6a28> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r3, #1] │ │ │ │ stm r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq a9dec <__cxa_atexit@plt+0x9d9b8> │ │ │ │ + beq b2d44 <__cxa_atexit@plt+0xa6910> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc a9eb8 <__cxa_atexit@plt+0x9da84> │ │ │ │ + bcc b2e10 <__cxa_atexit@plt+0xa69dc> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble a9e8c <__cxa_atexit@plt+0x9da58> │ │ │ │ - ldr lr, [pc, #352] @ a9f10 <__cxa_atexit@plt+0x9dadc> │ │ │ │ + ble b2de4 <__cxa_atexit@plt+0xa69b0> │ │ │ │ + ldr lr, [pc, #352] @ b2e68 <__cxa_atexit@plt+0xa6a34> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #348] @ a9f14 <__cxa_atexit@plt+0x9dae0> │ │ │ │ + ldr r0, [pc, #348] @ b2e6c <__cxa_atexit@plt+0xa6a38> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #340] @ a9f18 <__cxa_atexit@plt+0x9dae4> │ │ │ │ + ldr r7, [pc, #340] @ b2e70 <__cxa_atexit@plt+0xa6a3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ @@ -161392,53 +170566,53 @@ │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #352] @ a9f68 <__cxa_atexit@plt+0x9db34> │ │ │ │ + ldr r7, [pc, #352] @ b2ec0 <__cxa_atexit@plt+0xa6a8c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #348] @ a9f6c <__cxa_atexit@plt+0x9db38> │ │ │ │ + ldr r0, [pc, #348] @ b2ec4 <__cxa_atexit@plt+0xa6a90> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #280] @ a9f38 <__cxa_atexit@plt+0x9db04> │ │ │ │ + ldr r0, [pc, #280] @ b2e90 <__cxa_atexit@plt+0xa6a5c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #276] @ a9f3c <__cxa_atexit@plt+0x9db08> │ │ │ │ + ldr r8, [pc, #276] @ b2e94 <__cxa_atexit@plt+0xa6a60> │ │ │ │ add r8, pc, r8 │ │ │ │ - b a9ea0 <__cxa_atexit@plt+0x9da6c> │ │ │ │ - ldr sl, [pc, #316] @ a9f70 <__cxa_atexit@plt+0x9db3c> │ │ │ │ + b b2df8 <__cxa_atexit@plt+0xa69c4> │ │ │ │ + ldr sl, [pc, #316] @ b2ec8 <__cxa_atexit@plt+0xa6a94> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #312] @ a9f74 <__cxa_atexit@plt+0x9db40> │ │ │ │ + ldr r8, [pc, #312] @ b2ecc <__cxa_atexit@plt+0xa6a98> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r5, [pc, #308] @ a9f78 <__cxa_atexit@plt+0x9db44> │ │ │ │ + ldr r5, [pc, #308] @ b2ed0 <__cxa_atexit@plt+0xa6a9c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr ip, [pc, #300] @ a9f7c <__cxa_atexit@plt+0x9db48> │ │ │ │ + ldr ip, [pc, #300] @ b2ed4 <__cxa_atexit@plt+0xa6aa0> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str ip, [r6, #20] │ │ │ │ str r5, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ str sl, [r6, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #160] @ a9f20 <__cxa_atexit@plt+0x9daec> │ │ │ │ + ldr r0, [pc, #160] @ b2e78 <__cxa_atexit@plt+0xa6a44> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #156] @ a9f24 <__cxa_atexit@plt+0x9daf0> │ │ │ │ + ldr r8, [pc, #156] @ b2e7c <__cxa_atexit@plt+0xa6a48> │ │ │ │ add r8, pc, r8 │ │ │ │ - b a9ea0 <__cxa_atexit@plt+0x9da6c> │ │ │ │ + b b2df8 <__cxa_atexit@plt+0xa69c4> │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #112] @ a9f08 <__cxa_atexit@plt+0x9dad4> │ │ │ │ + ldr r0, [pc, #112] @ b2e60 <__cxa_atexit@plt+0xa6a2c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #108] @ a9f0c <__cxa_atexit@plt+0x9dad8> │ │ │ │ + ldr r8, [pc, #108] @ b2e64 <__cxa_atexit@plt+0xa6a30> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -161449,413 +170623,413 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #16 │ │ │ │ @ instruction: 0xfffff110 │ │ │ │ - mvneq r0, ip, lsr r2 │ │ │ │ - mvneq r0, r4, ror #3 │ │ │ │ + ldrdeq r7, [r3, #44]! @ 0x2c │ │ │ │ + mvneq r7, r4, lsl #5 │ │ │ │ andeq r0, r0, ip, lsl #16 │ │ │ │ @ instruction: 0xfffff180 │ │ │ │ - @ instruction: 0x01b6ff48 │ │ │ │ + @ instruction: 0x01b67263 │ │ │ │ @ instruction: 0xfffff2f0 │ │ │ │ - strheq r0, [r4, #44]! @ 0x2c │ │ │ │ - mvneq r0, r4, ror #4 │ │ │ │ + mvneq r7, ip, asr r3 │ │ │ │ + mvneq r7, r4, lsl #6 │ │ │ │ @ instruction: 0x000004bc │ │ │ │ @ instruction: 0xfffff098 │ │ │ │ - @ instruction: 0x01b6fc9e │ │ │ │ + @ instruction: 0x01b66fb9 │ │ │ │ @ instruction: 0xfffff590 │ │ │ │ - mvneq r0, r0, lsr r0 │ │ │ │ - ldrdeq pc, [r3, #248]! @ 0xf8 │ │ │ │ + ldrdeq r7, [r3, #0]! │ │ │ │ + mvneq r7, r8, ror r0 │ │ │ │ andeq r0, r0, ip, asr #13 │ │ │ │ @ instruction: 0xfffff548 │ │ │ │ - @ instruction: 0x01b6fcc2 │ │ │ │ + @ instruction: 0x01b66fdd │ │ │ │ @ instruction: 0xfffffa74 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - biceq r5, lr, r4, lsr #1 │ │ │ │ + biceq ip, sp, r8, lsl r7 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffff7b8 │ │ │ │ - @ instruction: 0x01b6fd2d │ │ │ │ + @ instruction: 0x01b67048 │ │ │ │ @ instruction: 0xfffffab4 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffc2c │ │ │ │ - mvneq r0, r0, ror #1 │ │ │ │ - mvneq r0, r8, lsl #1 │ │ │ │ - @ instruction: 0x01b701c9 │ │ │ │ + mvneq r7, r0, lsl #3 │ │ │ │ + mvneq r7, r8, lsr #2 │ │ │ │ + @ instruction: 0x01b674e4 │ │ │ │ @ instruction: 0xffffee74 │ │ │ │ - mvneq r0, r0, lsl #3 │ │ │ │ - mvneq r0, r8, ror r1 │ │ │ │ - @ instruction: 0x01b6feec │ │ │ │ - biceq r4, lr, ip, ror #31 │ │ │ │ - biceq r4, lr, r4, ror #31 │ │ │ │ + mvneq r7, r0, lsr #4 │ │ │ │ + mvneq r7, r8, lsl r2 │ │ │ │ + @ instruction: 0x01b67207 │ │ │ │ + biceq ip, sp, r0, ror #12 │ │ │ │ + biceq ip, sp, r8, asr r6 │ │ │ │ @ instruction: 0xfffff9b8 │ │ │ │ - @ instruction: 0x01b6fd21 │ │ │ │ - mvneq pc, r4, asr pc @ │ │ │ │ - mvneq pc, ip, asr #30 │ │ │ │ - biceq r4, lr, r4, lsr #29 │ │ │ │ + @ instruction: 0x01b6703c │ │ │ │ + strdeq r6, [r3, #244]! @ 0xf4 │ │ │ │ + mvneq r6, ip, ror #31 │ │ │ │ + biceq ip, sp, r8, lsl r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc aa034 <__cxa_atexit@plt+0x9dc00> │ │ │ │ + bcc b2f8c <__cxa_atexit@plt+0xa6b58> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble a9ff4 <__cxa_atexit@plt+0x9dbc0> │ │ │ │ - ldr r8, [pc, #124] @ aa044 <__cxa_atexit@plt+0x9dc10> │ │ │ │ + ble b2f4c <__cxa_atexit@plt+0xa6b18> │ │ │ │ + ldr r8, [pc, #124] @ b2f9c <__cxa_atexit@plt+0xa6b68> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ aa048 <__cxa_atexit@plt+0x9dc14> │ │ │ │ + ldr r7, [pc, #120] @ b2fa0 <__cxa_atexit@plt+0xa6b6c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ aa04c <__cxa_atexit@plt+0x9dc18> │ │ │ │ + ldr r2, [pc, #112] @ b2fa4 <__cxa_atexit@plt+0xa6b70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ aa050 <__cxa_atexit@plt+0x9dc1c> │ │ │ │ + ldr sl, [pc, #84] @ b2fa8 <__cxa_atexit@plt+0xa6b74> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ aa054 <__cxa_atexit@plt+0x9dc20> │ │ │ │ + ldr r8, [pc, #80] @ b2fac <__cxa_atexit@plt+0xa6b78> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ aa058 <__cxa_atexit@plt+0x9dc24> │ │ │ │ + ldr r2, [pc, #76] @ b2fb0 <__cxa_atexit@plt+0xa6b7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ aa05c <__cxa_atexit@plt+0x9dc28> │ │ │ │ + ldr ip, [pc, #68] @ b2fb4 <__cxa_atexit@plt+0xa6b80> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff964 │ │ │ │ - mvneq pc, r8, lsl lr @ │ │ │ │ - mvneq pc, r0, asr #27 │ │ │ │ + strheq r6, [r3, #232]! @ 0xe8 │ │ │ │ + mvneq r6, r0, ror #28 │ │ │ │ @ instruction: 0xfffff7f0 │ │ │ │ - @ instruction: 0x01b6fb59 │ │ │ │ - mvneq pc, ip, lsl #27 │ │ │ │ - mvneq pc, r4, lsl #27 │ │ │ │ + @ instruction: 0x01b66e74 │ │ │ │ + mvneq r6, ip, lsr #28 │ │ │ │ + mvneq r6, r4, lsr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc aa0fc <__cxa_atexit@plt+0x9dcc8> │ │ │ │ + bcc b3054 <__cxa_atexit@plt+0xa6c20> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble aa0d0 <__cxa_atexit@plt+0x9dc9c> │ │ │ │ - ldr lr, [pc, #116] @ aa10c <__cxa_atexit@plt+0x9dcd8> │ │ │ │ + ble b3028 <__cxa_atexit@plt+0xa6bf4> │ │ │ │ + ldr lr, [pc, #116] @ b3064 <__cxa_atexit@plt+0xa6c30> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ aa110 <__cxa_atexit@plt+0x9dcdc> │ │ │ │ + ldr r0, [pc, #112] @ b3068 <__cxa_atexit@plt+0xa6c34> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ aa114 <__cxa_atexit@plt+0x9dce0> │ │ │ │ + ldr r7, [pc, #104] @ b306c <__cxa_atexit@plt+0xa6c38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ aa118 <__cxa_atexit@plt+0x9dce4> │ │ │ │ + ldr r0, [pc, #60] @ b3070 <__cxa_atexit@plt+0xa6c3c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ aa11c <__cxa_atexit@plt+0x9dce8> │ │ │ │ + ldr r8, [pc, #56] @ b3074 <__cxa_atexit@plt+0xa6c40> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff6c8 │ │ │ │ - mvneq pc, r8, asr #26 │ │ │ │ - strdeq pc, [r3, #192]! @ 0xc0 │ │ │ │ + mvneq r6, r8, ror #27 │ │ │ │ + @ instruction: 0x01e36d90 │ │ │ │ @ instruction: 0xfffff4fc │ │ │ │ - @ instruction: 0x01b6fa71 │ │ │ │ - strdeq r4, [lr, #196] @ 0xc4 │ │ │ │ + @ instruction: 0x01b66d8c │ │ │ │ + biceq ip, sp, r8, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r1, [pc, #44] @ aa160 <__cxa_atexit@plt+0x9dd2c> │ │ │ │ + ldr r1, [pc, #44] @ b30b8 <__cxa_atexit@plt+0xa6c84> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #36] @ aa164 <__cxa_atexit@plt+0x9dd30> │ │ │ │ + ldr r2, [pc, #36] @ b30bc <__cxa_atexit@plt+0xa6c88> │ │ │ │ add r2, pc, r2 │ │ │ │ add r5, r5, #4 │ │ │ │ cmp r7, #10 │ │ │ │ mov r3, r1 │ │ │ │ movgt r3, r5 │ │ │ │ ldr r0, [r3] │ │ │ │ addgt r1, r2, #2 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - biceq r4, lr, r0, asr #25 │ │ │ │ - biceq r4, lr, r4, asr #25 │ │ │ │ + biceq ip, sp, r4, lsr r3 │ │ │ │ + biceq ip, sp, r8, lsr r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc aa204 <__cxa_atexit@plt+0x9ddd0> │ │ │ │ + bcc b315c <__cxa_atexit@plt+0xa6d28> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble aa1d8 <__cxa_atexit@plt+0x9dda4> │ │ │ │ - ldr lr, [pc, #116] @ aa214 <__cxa_atexit@plt+0x9dde0> │ │ │ │ + ble b3130 <__cxa_atexit@plt+0xa6cfc> │ │ │ │ + ldr lr, [pc, #116] @ b316c <__cxa_atexit@plt+0xa6d38> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ aa218 <__cxa_atexit@plt+0x9dde4> │ │ │ │ + ldr r0, [pc, #112] @ b3170 <__cxa_atexit@plt+0xa6d3c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ aa21c <__cxa_atexit@plt+0x9dde8> │ │ │ │ + ldr r7, [pc, #104] @ b3174 <__cxa_atexit@plt+0xa6d40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ aa220 <__cxa_atexit@plt+0x9ddec> │ │ │ │ + ldr r0, [pc, #60] @ b3178 <__cxa_atexit@plt+0xa6d44> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ aa224 <__cxa_atexit@plt+0x9ddf0> │ │ │ │ + ldr r8, [pc, #56] @ b317c <__cxa_atexit@plt+0xa6d48> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff3b0 │ │ │ │ - mvneq pc, r0, asr #24 │ │ │ │ - mvneq pc, r8, ror #23 │ │ │ │ + mvneq r6, r0, ror #25 │ │ │ │ + mvneq r6, r8, lsl #25 │ │ │ │ @ instruction: 0xfffff1e4 │ │ │ │ - @ instruction: 0x01b6f95e │ │ │ │ - biceq r4, lr, r8, lsl #24 │ │ │ │ + @ instruction: 0x01b66c79 │ │ │ │ + biceq ip, sp, ip, ror r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc aa2c8 <__cxa_atexit@plt+0x9de94> │ │ │ │ + bcc b3220 <__cxa_atexit@plt+0xa6dec> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble aa29c <__cxa_atexit@plt+0x9de68> │ │ │ │ - ldr lr, [pc, #116] @ aa2d8 <__cxa_atexit@plt+0x9dea4> │ │ │ │ + ble b31f4 <__cxa_atexit@plt+0xa6dc0> │ │ │ │ + ldr lr, [pc, #116] @ b3230 <__cxa_atexit@plt+0xa6dfc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ aa2dc <__cxa_atexit@plt+0x9dea8> │ │ │ │ + ldr r0, [pc, #112] @ b3234 <__cxa_atexit@plt+0xa6e00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ aa2e0 <__cxa_atexit@plt+0x9deac> │ │ │ │ + ldr r7, [pc, #104] @ b3238 <__cxa_atexit@plt+0xa6e04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ aa2e4 <__cxa_atexit@plt+0x9deb0> │ │ │ │ + ldr r0, [pc, #60] @ b323c <__cxa_atexit@plt+0xa6e08> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ aa2e8 <__cxa_atexit@plt+0x9deb4> │ │ │ │ + ldr r8, [pc, #56] @ b3240 <__cxa_atexit@plt+0xa6e0c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0dc │ │ │ │ - mvneq pc, ip, ror fp @ │ │ │ │ - mvneq pc, r4, lsr #22 │ │ │ │ + mvneq r6, ip, lsl ip │ │ │ │ + mvneq r6, r4, asr #23 │ │ │ │ @ instruction: 0xffffec88 │ │ │ │ - @ instruction: 0x01b6f88e │ │ │ │ - biceq r4, lr, r8, asr fp │ │ │ │ + @ instruction: 0x01b66ba9 │ │ │ │ + biceq ip, sp, ip, asr #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc aa388 <__cxa_atexit@plt+0x9df54> │ │ │ │ + bcc b32e0 <__cxa_atexit@plt+0xa6eac> │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble aa35c <__cxa_atexit@plt+0x9df28> │ │ │ │ - ldr lr, [pc, #116] @ aa398 <__cxa_atexit@plt+0x9df64> │ │ │ │ + ble b32b4 <__cxa_atexit@plt+0xa6e80> │ │ │ │ + ldr lr, [pc, #116] @ b32f0 <__cxa_atexit@plt+0xa6ebc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ aa39c <__cxa_atexit@plt+0x9df68> │ │ │ │ + ldr r0, [pc, #112] @ b32f4 <__cxa_atexit@plt+0xa6ec0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ aa3a0 <__cxa_atexit@plt+0x9df6c> │ │ │ │ + ldr r7, [pc, #104] @ b32f8 <__cxa_atexit@plt+0xa6ec4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ aa3a4 <__cxa_atexit@plt+0x9df70> │ │ │ │ + ldr r0, [pc, #60] @ b32fc <__cxa_atexit@plt+0xa6ec8> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ aa3a8 <__cxa_atexit@plt+0x9df74> │ │ │ │ + ldr r8, [pc, #56] @ b3300 <__cxa_atexit@plt+0xa6ecc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffeaf0 │ │ │ │ - strheq pc, [r3, #172]! @ 0xac @ │ │ │ │ - mvneq pc, r4, ror #20 │ │ │ │ + mvneq r6, ip, asr fp │ │ │ │ + mvneq r6, r4, lsl #22 │ │ │ │ @ instruction: 0xffffea0c │ │ │ │ - @ instruction: 0x01b6f7d4 │ │ │ │ - @ instruction: 0x01ce4a98 │ │ │ │ + @ instruction: 0x01b66aef │ │ │ │ + biceq ip, sp, ip, lsl #2 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc aa474 <__cxa_atexit@plt+0x9e040> │ │ │ │ + bcc b33cc <__cxa_atexit@plt+0xa6f98> │ │ │ │ add r5, r2, #16 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldr lr, [r2, #4] │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r1, [r2, #12] │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add sl, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble aa430 <__cxa_atexit@plt+0x9dffc> │ │ │ │ - ldr r8, [pc, #136] @ aa484 <__cxa_atexit@plt+0x9e050> │ │ │ │ + ble b3388 <__cxa_atexit@plt+0xa6f54> │ │ │ │ + ldr r8, [pc, #136] @ b33dc <__cxa_atexit@plt+0xa6fa8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #132] @ aa488 <__cxa_atexit@plt+0x9e054> │ │ │ │ + ldr r7, [pc, #132] @ b33e0 <__cxa_atexit@plt+0xa6fac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #124] @ aa48c <__cxa_atexit@plt+0x9e058> │ │ │ │ + ldr r2, [pc, #124] @ b33e4 <__cxa_atexit@plt+0xa6fb0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ add lr, r3, #20 │ │ │ │ stm lr, {r1, r2, r7, sl} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr ip, [pc, #88] @ aa490 <__cxa_atexit@plt+0x9e05c> │ │ │ │ + ldr ip, [pc, #88] @ b33e8 <__cxa_atexit@plt+0xa6fb4> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r2, [pc, #84] @ aa494 <__cxa_atexit@plt+0x9e060> │ │ │ │ + ldr r2, [pc, #84] @ b33ec <__cxa_atexit@plt+0xa6fb8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r8, [pc, #76] @ aa498 <__cxa_atexit@plt+0x9e064> │ │ │ │ + ldr r8, [pc, #76] @ b33f0 <__cxa_atexit@plt+0xa6fbc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r8, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str sl, [r3, #32] │ │ │ │ str ip, [r3, #4] │ │ │ │ - ldr r8, [pc, #44] @ aa49c <__cxa_atexit@plt+0x9e068> │ │ │ │ + ldr r8, [pc, #44] @ b33f4 <__cxa_atexit@plt+0xa6fc0> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #32 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe8b8 │ │ │ │ - mvneq pc, r4, ror #19 │ │ │ │ - mvneq pc, ip, lsl #19 │ │ │ │ + mvneq r6, r4, lsl #21 │ │ │ │ + mvneq r6, ip, lsr #20 │ │ │ │ @ instruction: 0xffffe64c │ │ │ │ - mvneq pc, r8, asr r9 @ │ │ │ │ - mvneq pc, r0, asr r9 @ │ │ │ │ - @ instruction: 0x01b6f6c8 │ │ │ │ - biceq r4, lr, r0, lsr #19 │ │ │ │ + strdeq r6, [r3, #152]! @ 0x98 │ │ │ │ + strdeq r6, [r3, #144]! @ 0x90 │ │ │ │ + @ instruction: 0x01b669e3 │ │ │ │ + biceq ip, sp, r4, lsl r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi aa564 <__cxa_atexit@plt+0x9e130> │ │ │ │ - ldr r3, [pc, #204] @ aa590 <__cxa_atexit@plt+0x9e15c> │ │ │ │ + bhi b34bc <__cxa_atexit@plt+0xa7088> │ │ │ │ + ldr r3, [pc, #204] @ b34e8 <__cxa_atexit@plt+0xa70b4> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq aa554 <__cxa_atexit@plt+0x9e120> │ │ │ │ + beq b34ac <__cxa_atexit@plt+0xa7078> │ │ │ │ mov r7, r8 │ │ │ │ ldr r8, [r8, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r7, r3 │ │ │ │ - bcc aa574 <__cxa_atexit@plt+0x9e140> │ │ │ │ - ldr r7, [pc, #164] @ aa59c <__cxa_atexit@plt+0x9e168> │ │ │ │ + bcc b34cc <__cxa_atexit@plt+0xa7098> │ │ │ │ + ldr r7, [pc, #164] @ b34f4 <__cxa_atexit@plt+0xa70c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r3, #18 │ │ │ │ str r7, [r6, #40] @ 0x28 │ │ │ │ - ldr r7, [pc, #144] @ aa5a0 <__cxa_atexit@plt+0x9e16c> │ │ │ │ + ldr r7, [pc, #144] @ b34f8 <__cxa_atexit@plt+0xa70c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #136] @ aa5a4 <__cxa_atexit@plt+0x9e170> │ │ │ │ + ldr r2, [pc, #136] @ b34fc <__cxa_atexit@plt+0xa70c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #132] @ aa5a8 <__cxa_atexit@plt+0x9e174> │ │ │ │ + ldr r1, [pc, #132] @ b3500 <__cxa_atexit@plt+0xa70cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ @@ -161865,388 +171039,388 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ aa598 <__cxa_atexit@plt+0x9e164> │ │ │ │ + ldr r7, [pc, #44] @ b34f0 <__cxa_atexit@plt+0xa70bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ aa594 <__cxa_atexit@plt+0x9e160> │ │ │ │ + ldr r7, [pc, #24] @ b34ec <__cxa_atexit@plt+0xa70b8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - biceq r4, lr, r8, asr #17 │ │ │ │ - biceq r4, lr, r0, lsl #18 │ │ │ │ + biceq fp, sp, ip, lsr pc │ │ │ │ + biceq fp, sp, r4, ror pc │ │ │ │ @ instruction: 0xffffe3c4 │ │ │ │ - ldrdeq pc, [r3, #136]! @ 0x88 │ │ │ │ - mvneq pc, r0, lsl #17 │ │ │ │ - mvneq pc, r4, ror r8 @ │ │ │ │ - @ instruction: 0x01ce4898 │ │ │ │ + mvneq r6, r8, ror r9 │ │ │ │ + mvneq r6, r0, lsr #18 │ │ │ │ + mvneq r6, r4, lsl r9 │ │ │ │ + biceq fp, sp, ip, lsl #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r6, r5 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r6, #4] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #44 @ 0x2c │ │ │ │ cmp r7, r6 │ │ │ │ - bcc aa640 <__cxa_atexit@plt+0x9e20c> │ │ │ │ - ldr r7, [pc, #112] @ aa658 <__cxa_atexit@plt+0x9e224> │ │ │ │ + bcc b3598 <__cxa_atexit@plt+0xa7164> │ │ │ │ + ldr r7, [pc, #112] @ b35b0 <__cxa_atexit@plt+0xa717c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ sub r7, r6, #18 │ │ │ │ str r7, [r3, #40] @ 0x28 │ │ │ │ - ldr r7, [pc, #92] @ aa65c <__cxa_atexit@plt+0x9e228> │ │ │ │ + ldr r7, [pc, #92] @ b35b4 <__cxa_atexit@plt+0xa7180> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #84] @ aa660 <__cxa_atexit@plt+0x9e22c> │ │ │ │ + ldr r2, [pc, #84] @ b35b8 <__cxa_atexit@plt+0xa7184> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #80] @ aa664 <__cxa_atexit@plt+0x9e230> │ │ │ │ + ldr r1, [pc, #80] @ b35bc <__cxa_atexit@plt+0xa7188> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r3, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ aa668 <__cxa_atexit@plt+0x9e234> │ │ │ │ + ldr r7, [pc, #32] @ b35c0 <__cxa_atexit@plt+0xa718c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe2d4 │ │ │ │ - mvneq pc, r8, ror #15 │ │ │ │ - @ instruction: 0x01e3f790 │ │ │ │ - mvneq pc, r4, lsl #15 │ │ │ │ - strdeq r4, [lr, #124] @ 0x7c │ │ │ │ - ldrdeq r4, [lr, #116] @ 0x74 │ │ │ │ + mvneq r6, r8, lsl #17 │ │ │ │ + mvneq r6, r0, lsr r8 │ │ │ │ + mvneq r6, r4, lsr #16 │ │ │ │ + biceq fp, sp, r0, ror lr │ │ │ │ + biceq fp, sp, r8, asr #28 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi aa6c8 <__cxa_atexit@plt+0x9e294> │ │ │ │ - ldr r7, [pc, #76] @ aa6e4 <__cxa_atexit@plt+0x9e2b0> │ │ │ │ + bhi b3620 <__cxa_atexit@plt+0xa71ec> │ │ │ │ + ldr r7, [pc, #76] @ b363c <__cxa_atexit@plt+0xa7208> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #68] @ aa6e8 <__cxa_atexit@plt+0x9e2b4> │ │ │ │ + ldr r7, [pc, #68] @ b3640 <__cxa_atexit@plt+0xa720c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ stmib r5, {r7, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq aa6bc <__cxa_atexit@plt+0x9e288> │ │ │ │ + beq b3614 <__cxa_atexit@plt+0xa71e0> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ aa6ec <__cxa_atexit@plt+0x9e2b8> │ │ │ │ + ldr r7, [pc, #28] @ b3644 <__cxa_atexit@plt+0xa7210> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ aa6f0 <__cxa_atexit@plt+0x9e2bc> │ │ │ │ + ldr r3, [pc, #24] @ b3648 <__cxa_atexit@plt+0xa7214> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #129 @ 0x81 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff3a8 │ │ │ │ - mvneq pc, r4, lsl r7 @ │ │ │ │ - biceq r4, lr, ip, ror r7 │ │ │ │ - mvneq pc, r0, ror #13 │ │ │ │ - biceq r4, lr, r4, ror r7 │ │ │ │ + strheq r6, [r3, #116]! @ 0x74 │ │ │ │ + strdeq fp, [sp, #208] @ 0xd0 │ │ │ │ + mvneq r6, r0, lsl #15 │ │ │ │ + biceq fp, sp, r8, ror #27 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ aa71c <__cxa_atexit@plt+0x9e2e8> │ │ │ │ + ldr r3, [pc, #8] @ b3674 <__cxa_atexit@plt+0xa7240> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r4, lr, r0, ror #14 │ │ │ │ - biceq r4, lr, r0, lsr #14 │ │ │ │ + ldrdeq fp, [sp, #212] @ 0xd4 │ │ │ │ + @ instruction: 0x01cdbd94 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi aa784 <__cxa_atexit@plt+0x9e350> │ │ │ │ - ldr r7, [pc, #100] @ aa7ac <__cxa_atexit@plt+0x9e378> │ │ │ │ + bhi b36dc <__cxa_atexit@plt+0xa72a8> │ │ │ │ + ldr r7, [pc, #100] @ b3704 <__cxa_atexit@plt+0xa72d0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #92] @ aa7b0 <__cxa_atexit@plt+0x9e37c> │ │ │ │ + ldr r7, [pc, #92] @ b3708 <__cxa_atexit@plt+0xa72d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r3, [pc, #84] @ aa7b4 <__cxa_atexit@plt+0x9e380> │ │ │ │ + ldr r3, [pc, #84] @ b370c <__cxa_atexit@plt+0xa72d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #129 @ 0x81 │ │ │ │ stmib r5, {r3, r7} │ │ │ │ tst r9, #3 │ │ │ │ - beq aa778 <__cxa_atexit@plt+0x9e344> │ │ │ │ + beq b36d0 <__cxa_atexit@plt+0xa729c> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ aa7b8 <__cxa_atexit@plt+0x9e384> │ │ │ │ + ldr r7, [pc, #44] @ b3710 <__cxa_atexit@plt+0xa72dc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #40] @ aa7bc <__cxa_atexit@plt+0x9e388> │ │ │ │ + ldr r3, [pc, #40] @ b3714 <__cxa_atexit@plt+0xa72e0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #129 @ 0x81 │ │ │ │ - ldr r3, [pc, #32] @ aa7c0 <__cxa_atexit@plt+0x9e38c> │ │ │ │ + ldr r3, [pc, #32] @ b3718 <__cxa_atexit@plt+0xa72e4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff2f8 │ │ │ │ - mvneq pc, r4, lsl r6 @ │ │ │ │ - mvneq pc, r8, asr r6 @ │ │ │ │ - biceq r4, lr, r0, asr #13 │ │ │ │ - mvneq pc, r4, lsr #12 │ │ │ │ - mvneq pc, r8, asr #11 │ │ │ │ - biceq r4, lr, r4, lsl r6 │ │ │ │ + strheq r6, [r3, #100]! @ 0x64 │ │ │ │ + strdeq r6, [r3, #104]! @ 0x68 │ │ │ │ + biceq fp, sp, r4, lsr sp │ │ │ │ + mvneq r6, r4, asr #13 │ │ │ │ + mvneq r6, r8, ror #12 │ │ │ │ + biceq fp, sp, r8, lsl #25 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ aa7e8 <__cxa_atexit@plt+0x9e3b4> │ │ │ │ + ldr r8, [pc, #4] @ b3740 <__cxa_atexit@plt+0xa730c> │ │ │ │ add r8, pc, r8 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r4, lr, r0, lsl #12 │ │ │ │ - biceq r4, lr, ip, ror #11 │ │ │ │ + biceq fp, sp, r4, ror ip │ │ │ │ + biceq fp, sp, r0, ror #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - ldr r7, [pc, #4] @ aa808 <__cxa_atexit@plt+0x9e3d4> │ │ │ │ + ldr r7, [pc, #4] @ b3760 <__cxa_atexit@plt+0xa732c> │ │ │ │ add r7, pc, r7 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - biceq r4, lr, r0, ror #11 │ │ │ │ - biceq r4, lr, ip, asr r5 │ │ │ │ + biceq fp, sp, r4, asr ip │ │ │ │ + ldrdeq fp, [sp, #176] @ 0xb0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aa844 <__cxa_atexit@plt+0x9e410> │ │ │ │ - ldr r5, [pc, #36] @ aa854 <__cxa_atexit@plt+0x9e420> │ │ │ │ + bhi b379c <__cxa_atexit@plt+0xa7368> │ │ │ │ + ldr r5, [pc, #36] @ b37ac <__cxa_atexit@plt+0xa7378> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r8, [pc, #32] @ aa858 <__cxa_atexit@plt+0x9e424> │ │ │ │ + ldr r8, [pc, #32] @ b37b0 <__cxa_atexit@plt+0xa737c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1a3d3bc <__cxa_atexit@plt+0x1a30f88> │ │ │ │ - ldr r7, [pc, #16] @ aa85c <__cxa_atexit@plt+0x9e428> │ │ │ │ + ldr r7, [pc, #16] @ b37b4 <__cxa_atexit@plt+0xa7380> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r4, lr, ip, lsr r5 │ │ │ │ - biceq r4, lr, r8, ror r6 │ │ │ │ + strheq fp, [sp, #176] @ 0xb0 │ │ │ │ + biceq fp, sp, ip, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aa894 <__cxa_atexit@plt+0x9e460> │ │ │ │ - ldr r2, [pc, #28] @ aa8a0 <__cxa_atexit@plt+0x9e46c> │ │ │ │ + bcc b37ec <__cxa_atexit@plt+0xa73b8> │ │ │ │ + ldr r2, [pc, #28] @ b37f8 <__cxa_atexit@plt+0xa73c4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r0, ror #15 │ │ │ │ - biceq r4, lr, r0, lsr #12 │ │ │ │ + strheq r6, [r3, #136]! @ 0x88 │ │ │ │ + @ instruction: 0x01cdbc94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #20 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi aa928 <__cxa_atexit@plt+0x9e4f4> │ │ │ │ + bhi b3880 <__cxa_atexit@plt+0xa744c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq aa920 <__cxa_atexit@plt+0x9e4ec> │ │ │ │ - ldr lr, [pc, #88] @ aa930 <__cxa_atexit@plt+0x9e4fc> │ │ │ │ + beq b3878 <__cxa_atexit@plt+0xa7444> │ │ │ │ + ldr lr, [pc, #88] @ b3888 <__cxa_atexit@plt+0xa7454> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #84] @ aa934 <__cxa_atexit@plt+0x9e500> │ │ │ │ + ldr r8, [pc, #84] @ b388c <__cxa_atexit@plt+0xa7458> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r1, [pc, #80] @ aa938 <__cxa_atexit@plt+0x9e504> │ │ │ │ + ldr r1, [pc, #80] @ b3890 <__cxa_atexit@plt+0xa745c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r3, [pc, #72] @ aa93c <__cxa_atexit@plt+0x9e508> │ │ │ │ + ldr r3, [pc, #72] @ b3894 <__cxa_atexit@plt+0xa7460> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #129 @ 0x81 │ │ │ │ - ldr r2, [pc, #64] @ aa940 <__cxa_atexit@plt+0x9e50c> │ │ │ │ + ldr r2, [pc, #64] @ b3898 <__cxa_atexit@plt+0xa7464> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, lr, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1969964 <__cxa_atexit@plt+0x195d530> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r4, lr, ip, ror #11 │ │ │ │ - mvneq pc, r4, lsl #9 │ │ │ │ - mvneq pc, r8, ror r7 @ │ │ │ │ - mvneq pc, r4, asr #9 │ │ │ │ - mvneq pc, r8, asr #11 │ │ │ │ - biceq r4, lr, ip, lsl #11 │ │ │ │ + biceq fp, sp, r0, ror #24 │ │ │ │ + mvneq r6, r4, lsr #10 │ │ │ │ + mvneq r6, r0, asr r8 │ │ │ │ + mvneq r6, r4, ror #10 │ │ │ │ + mvneq r6, r8, ror #12 │ │ │ │ + biceq fp, sp, r0, lsl #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ aa964 <__cxa_atexit@plt+0x9e530> │ │ │ │ + ldr r8, [pc, #4] @ b38bc <__cxa_atexit@plt+0xa7488> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - biceq r4, lr, ip, ror r5 │ │ │ │ - biceq r4, lr, r8, ror r5 │ │ │ │ + strdeq fp, [sp, #176] @ 0xb0 │ │ │ │ + biceq fp, sp, ip, ror #23 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi aa9a4 <__cxa_atexit@plt+0x9e570> │ │ │ │ - ldr r3, [pc, #40] @ aa9b8 <__cxa_atexit@plt+0x9e584> │ │ │ │ + bhi b38fc <__cxa_atexit@plt+0xa74c8> │ │ │ │ + ldr r3, [pc, #40] @ b3910 <__cxa_atexit@plt+0xa74dc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #36] @ aa9bc <__cxa_atexit@plt+0x9e588> │ │ │ │ + ldr r2, [pc, #36] @ b3914 <__cxa_atexit@plt+0xa74e0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ b 1a3d3bc <__cxa_atexit@plt+0x1a30f88> │ │ │ │ - ldr r7, [pc, #20] @ aa9c0 <__cxa_atexit@plt+0x9e58c> │ │ │ │ + ldr r7, [pc, #20] @ b3918 <__cxa_atexit@plt+0xa74e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r4, lr, r4, asr r5 │ │ │ │ - biceq r4, lr, r8, asr #10 │ │ │ │ + biceq fp, sp, r8, asr #23 │ │ │ │ + strheq fp, [sp, #188] @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aa9f8 <__cxa_atexit@plt+0x9e5c4> │ │ │ │ - ldr r2, [pc, #28] @ aaa04 <__cxa_atexit@plt+0x9e5d0> │ │ │ │ + bcc b3950 <__cxa_atexit@plt+0xa751c> │ │ │ │ + ldr r2, [pc, #28] @ b395c <__cxa_atexit@plt+0xa7528> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, ip, ror r6 @ │ │ │ │ + mvneq r6, r4, asr r7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc aaa40 <__cxa_atexit@plt+0x9e60c> │ │ │ │ - ldr r3, [pc, #40] @ aaa58 <__cxa_atexit@plt+0x9e624> │ │ │ │ + bcc b3998 <__cxa_atexit@plt+0xa7564> │ │ │ │ + ldr r3, [pc, #40] @ b39b0 <__cxa_atexit@plt+0xa757c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ aaa5c <__cxa_atexit@plt+0x9e628> │ │ │ │ + ldr r7, [pc, #20] @ b39b4 <__cxa_atexit@plt+0xa7580> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, asr #13 │ │ │ │ - biceq r4, lr, ip, asr #9 │ │ │ │ - biceq r3, lr, r8, lsl #22 │ │ │ │ + @ instruction: 0x01e36790 │ │ │ │ + biceq fp, sp, r0, asr #22 │ │ │ │ + biceq fp, sp, ip, ror r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi aaad4 <__cxa_atexit@plt+0x9e6a0> │ │ │ │ - ldr r3, [pc, #96] @ aaae4 <__cxa_atexit@plt+0x9e6b0> │ │ │ │ + bhi b3a2c <__cxa_atexit@plt+0xa75f8> │ │ │ │ + ldr r3, [pc, #96] @ b3a3c <__cxa_atexit@plt+0xa7608> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq aaab0 <__cxa_atexit@plt+0x9e67c> │ │ │ │ + beq b3a08 <__cxa_atexit@plt+0xa75d4> │ │ │ │ cmp r3, #1 │ │ │ │ - bne aaac0 <__cxa_atexit@plt+0x9e68c> │ │ │ │ + bne b3a18 <__cxa_atexit@plt+0xa75e4> │ │ │ │ ldr r3, [r8, #3] │ │ │ │ - ldr r9, [pc, #68] @ aaae8 <__cxa_atexit@plt+0x9e6b4> │ │ │ │ + ldr r9, [pc, #68] @ b3a40 <__cxa_atexit@plt+0xa760c> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ aaaf0 <__cxa_atexit@plt+0x9e6bc> │ │ │ │ + ldr r7, [pc, #40] @ b3a48 <__cxa_atexit@plt+0xa7614> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ aaaec <__cxa_atexit@plt+0x9e6b8> │ │ │ │ + ldr r7, [pc, #16] @ b3a44 <__cxa_atexit@plt+0xa7610> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - ldrdeq r3, [lr, #160] @ 0xa0 │ │ │ │ - biceq r4, lr, ip, asr #8 │ │ │ │ - mvneq pc, r0, asr r3 @ │ │ │ │ - biceq r3, lr, r8, ror sl │ │ │ │ + biceq fp, sp, r4, asr #2 │ │ │ │ + biceq fp, sp, r0, asr #21 │ │ │ │ + strdeq r6, [r3, #48]! @ 0x30 │ │ │ │ + biceq fp, sp, ip, ror #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne aab20 <__cxa_atexit@plt+0x9e6ec> │ │ │ │ - ldr r9, [pc, #36] @ aab38 <__cxa_atexit@plt+0x9e704> │ │ │ │ + bne b3a78 <__cxa_atexit@plt+0xa7644> │ │ │ │ + ldr r9, [pc, #36] @ b3a90 <__cxa_atexit@plt+0xa765c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ aab34 <__cxa_atexit@plt+0x9e700> │ │ │ │ + ldr r7, [pc, #12] @ b3a8c <__cxa_atexit@plt+0xa7658> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq pc, [r3, #32]! │ │ │ │ - biceq r3, lr, r0, ror #20 │ │ │ │ + @ instruction: 0x01e36390 │ │ │ │ + ldrdeq fp, [sp, #4] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ @@ -162255,250 +171429,250 @@ │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aaba4 <__cxa_atexit@plt+0x9e770> │ │ │ │ - ldr r8, [pc, #36] @ aabac <__cxa_atexit@plt+0x9e778> │ │ │ │ + bhi b3afc <__cxa_atexit@plt+0xa76c8> │ │ │ │ + ldr r8, [pc, #36] @ b3b04 <__cxa_atexit@plt+0xa76d0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ aabb0 <__cxa_atexit@plt+0x9e77c> │ │ │ │ + ldr r2, [pc, #28] @ b3b08 <__cxa_atexit@plt+0xa76d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b6efad │ │ │ │ - mvneq pc, r0, ror #3 │ │ │ │ + @ instruction: 0x01b662c8 │ │ │ │ + mvneq r6, r0, lsl #5 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aac18 <__cxa_atexit@plt+0x9e7e4> │ │ │ │ + bhi b3b70 <__cxa_atexit@plt+0xa773c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aac20 <__cxa_atexit@plt+0x9e7ec> │ │ │ │ - ldr r5, [pc, #84] @ aac3c <__cxa_atexit@plt+0x9e808> │ │ │ │ + bcc b3b78 <__cxa_atexit@plt+0xa7744> │ │ │ │ + ldr r5, [pc, #84] @ b3b94 <__cxa_atexit@plt+0xa7760> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #80] @ aac40 <__cxa_atexit@plt+0x9e80c> │ │ │ │ + ldr r2, [pc, #80] @ b3b98 <__cxa_atexit@plt+0xa7764> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ - ldr r5, [pc, #64] @ aac44 <__cxa_atexit@plt+0x9e810> │ │ │ │ + ldr r5, [pc, #64] @ b3b9c <__cxa_atexit@plt+0xa7768> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #2 │ │ │ │ - ldr r8, [pc, #56] @ aac48 <__cxa_atexit@plt+0x9e814> │ │ │ │ + ldr r8, [pc, #56] @ b3ba0 <__cxa_atexit@plt+0xa776c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r6, r9 │ │ │ │ - b aac28 <__cxa_atexit@plt+0x9e7f4> │ │ │ │ + b b3b80 <__cxa_atexit@plt+0xa774c> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ aac38 <__cxa_atexit@plt+0x9e804> │ │ │ │ + ldr r7, [pc, #8] @ b3b90 <__cxa_atexit@plt+0xa775c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r4, lr, r8, lsr #6 │ │ │ │ + @ instruction: 0x01cdb99c │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - ldrdeq pc, [r3, #24]! │ │ │ │ - ldrdeq pc, [r3, #16]! │ │ │ │ - strdeq r4, [lr, #36] @ 0x24 │ │ │ │ + mvneq r6, r8, ror r2 │ │ │ │ + mvneq r6, r0, ror r2 │ │ │ │ + biceq fp, sp, r8, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r8, [pc, #4] @ aac68 <__cxa_atexit@plt+0x9e834> │ │ │ │ + ldr r8, [pc, #4] @ b3bc0 <__cxa_atexit@plt+0xa778c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 186fb54 <__cxa_atexit@plt+0x1863720> │ │ │ │ - mvneq pc, ip, ror r1 @ │ │ │ │ - biceq r4, lr, r0, ror #5 │ │ │ │ + mvneq r6, ip, lsl r2 │ │ │ │ + biceq fp, sp, r4, asr r9 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aacd4 <__cxa_atexit@plt+0x9e8a0> │ │ │ │ + bhi b3c2c <__cxa_atexit@plt+0xa77f8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aacdc <__cxa_atexit@plt+0x9e8a8> │ │ │ │ - ldr r5, [pc, #84] @ aacf8 <__cxa_atexit@plt+0x9e8c4> │ │ │ │ + bcc b3c34 <__cxa_atexit@plt+0xa7800> │ │ │ │ + ldr r5, [pc, #84] @ b3c50 <__cxa_atexit@plt+0xa781c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #80] @ aacfc <__cxa_atexit@plt+0x9e8c8> │ │ │ │ + ldr r2, [pc, #80] @ b3c54 <__cxa_atexit@plt+0xa7820> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ - ldr r5, [pc, #64] @ aad00 <__cxa_atexit@plt+0x9e8cc> │ │ │ │ + ldr r5, [pc, #64] @ b3c58 <__cxa_atexit@plt+0xa7824> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #2 │ │ │ │ - ldr r8, [pc, #56] @ aad04 <__cxa_atexit@plt+0x9e8d0> │ │ │ │ + ldr r8, [pc, #56] @ b3c5c <__cxa_atexit@plt+0xa7828> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r6, r9 │ │ │ │ - b aace4 <__cxa_atexit@plt+0x9e8b0> │ │ │ │ + b b3c3c <__cxa_atexit@plt+0xa7808> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ aacf4 <__cxa_atexit@plt+0x9e8c0> │ │ │ │ + ldr r7, [pc, #8] @ b3c4c <__cxa_atexit@plt+0xa7818> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r4, lr, ip, ror #4 │ │ │ │ + biceq fp, sp, r0, ror #17 │ │ │ │ @ instruction: 0xffffffb0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - mvneq pc, ip, lsl r1 @ │ │ │ │ - mvneq pc, r4, lsl r1 @ │ │ │ │ + strheq r6, [r3, #28]! │ │ │ │ + strheq r6, [r3, #20]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc aad40 <__cxa_atexit@plt+0x9e90c> │ │ │ │ - ldr r3, [pc, #40] @ aad58 <__cxa_atexit@plt+0x9e924> │ │ │ │ + bcc b3c98 <__cxa_atexit@plt+0xa7864> │ │ │ │ + ldr r3, [pc, #40] @ b3cb0 <__cxa_atexit@plt+0xa787c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ aad5c <__cxa_atexit@plt+0x9e928> │ │ │ │ + ldr r7, [pc, #20] @ b3cb4 <__cxa_atexit@plt+0xa7880> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq pc, [r3, #52]! @ 0x34 │ │ │ │ - biceq r4, lr, r8, lsr #4 │ │ │ │ + mvneq r6, r0, lsr #9 │ │ │ │ + @ instruction: 0x01cdb89c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aadb0 <__cxa_atexit@plt+0x9e97c> │ │ │ │ - ldr r2, [pc, #36] @ aadb8 <__cxa_atexit@plt+0x9e984> │ │ │ │ + bhi b3d08 <__cxa_atexit@plt+0xa78d4> │ │ │ │ + ldr r2, [pc, #36] @ b3d10 <__cxa_atexit@plt+0xa78dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ aadbc <__cxa_atexit@plt+0x9e988> │ │ │ │ + ldr r5, [pc, #28] @ b3d14 <__cxa_atexit@plt+0xa78e0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r0, ror #31 │ │ │ │ - mvneq pc, ip, ror r3 @ │ │ │ │ + mvneq r6, r0, lsl #1 │ │ │ │ + mvneq r6, r8, asr #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aadf0 <__cxa_atexit@plt+0x9e9bc> │ │ │ │ + bhi b3d48 <__cxa_atexit@plt+0xa7914> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ aadf8 <__cxa_atexit@plt+0x9e9c4> │ │ │ │ + ldr r2, [pc, #20] @ b3d50 <__cxa_atexit@plt+0xa791c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 1942f84 <__cxa_atexit@plt+0x1936b50> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strexheq lr, r0, [r3] │ │ │ │ + mvneq r6, r0, lsr r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aae58 <__cxa_atexit@plt+0x9ea24> │ │ │ │ - ldr r2, [pc, #68] @ aae68 <__cxa_atexit@plt+0x9ea34> │ │ │ │ + bcc b3db0 <__cxa_atexit@plt+0xa797c> │ │ │ │ + ldr r2, [pc, #68] @ b3dc0 <__cxa_atexit@plt+0xa798c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #48] @ aae6c <__cxa_atexit@plt+0x9ea38> │ │ │ │ + ldr r2, [pc, #48] @ b3dc4 <__cxa_atexit@plt+0xa7990> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ - mvneq pc, ip, asr #5 │ │ │ │ + @ instruction: 0x01e36398 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aaea8 <__cxa_atexit@plt+0x9ea74> │ │ │ │ - ldr r2, [pc, #36] @ aaeb0 <__cxa_atexit@plt+0x9ea7c> │ │ │ │ + bhi b3e00 <__cxa_atexit@plt+0xa79cc> │ │ │ │ + ldr r2, [pc, #36] @ b3e08 <__cxa_atexit@plt+0xa79d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ aaeb4 <__cxa_atexit@plt+0x9ea80> │ │ │ │ + ldr r5, [pc, #28] @ b3e0c <__cxa_atexit@plt+0xa79d8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, ror #29 │ │ │ │ - mvneq pc, r4, lsr r2 @ │ │ │ │ + mvneq r5, r8, lsl #31 │ │ │ │ + mvneq r6, r0, lsl #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aaf9c <__cxa_atexit@plt+0x9eb68> │ │ │ │ + bhi b3ef4 <__cxa_atexit@plt+0xa7ac0> │ │ │ │ and r7, r8, #3 │ │ │ │ cmp r7, #1 │ │ │ │ - beq aaf04 <__cxa_atexit@plt+0x9ead0> │ │ │ │ + beq b3e5c <__cxa_atexit@plt+0xa7a28> │ │ │ │ cmp r7, #2 │ │ │ │ - bne aaf64 <__cxa_atexit@plt+0x9eb30> │ │ │ │ - ldr r6, [pc, #248] @ aafe8 <__cxa_atexit@plt+0x9ebb4> │ │ │ │ + bne b3ebc <__cxa_atexit@plt+0xa7a88> │ │ │ │ + ldr r6, [pc, #248] @ b3f40 <__cxa_atexit@plt+0xa7b0c> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r8, #2] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ str r8, [r3] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #36 @ 0x24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc aafb0 <__cxa_atexit@plt+0x9eb7c> │ │ │ │ - ldr r7, [pc, #216] @ aaff8 <__cxa_atexit@plt+0x9ebc4> │ │ │ │ + bcc b3f08 <__cxa_atexit@plt+0xa7ad4> │ │ │ │ + ldr r7, [pc, #216] @ b3f50 <__cxa_atexit@plt+0xa7b1c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #212] @ aaffc <__cxa_atexit@plt+0x9ebc8> │ │ │ │ + ldr r9, [pc, #212] @ b3f54 <__cxa_atexit@plt+0xa7b20> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #208] @ ab000 <__cxa_atexit@plt+0x9ebcc> │ │ │ │ + ldr lr, [pc, #208] @ b3f58 <__cxa_atexit@plt+0xa7b24> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr r3, [r8, #7] │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r2, #4]! │ │ │ │ str r3, [r2, #32] │ │ │ │ str r3, [r2, #8] │ │ │ │ @@ -162509,78 +171683,78 @@ │ │ │ │ sub r8, r6, #19 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ str r8, [r3] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc aafc0 <__cxa_atexit@plt+0x9eb8c> │ │ │ │ - ldr r7, [pc, #112] @ aaff0 <__cxa_atexit@plt+0x9ebbc> │ │ │ │ + bcc b3f18 <__cxa_atexit@plt+0xa7ae4> │ │ │ │ + ldr r7, [pc, #112] @ b3f48 <__cxa_atexit@plt+0xa7b14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5] │ │ │ │ stmib r2, {r7, r8} │ │ │ │ - ldr r7, [pc, #100] @ aaff4 <__cxa_atexit@plt+0x9ebc0> │ │ │ │ + ldr r7, [pc, #100] @ b3f4c <__cxa_atexit@plt+0xa7b18> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ sub r8, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ aafec <__cxa_atexit@plt+0x9ebb8> │ │ │ │ + ldr r7, [pc, #72] @ b3f44 <__cxa_atexit@plt+0xa7b10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ aafe4 <__cxa_atexit@plt+0x9ebb0> │ │ │ │ + ldr r7, [pc, #44] @ b3f3c <__cxa_atexit@plt+0xa7b08> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ - b aafcc <__cxa_atexit@plt+0x9eb98> │ │ │ │ - ldr r7, [pc, #24] @ aafe0 <__cxa_atexit@plt+0x9ebac> │ │ │ │ + b b3f24 <__cxa_atexit@plt+0xa7af0> │ │ │ │ + ldr r7, [pc, #24] @ b3f38 <__cxa_atexit@plt+0xa7b04> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r4, lr, r0, lsl #1 │ │ │ │ - ldrdeq r3, [lr, #240] @ 0xf0 │ │ │ │ + strdeq fp, [sp, #100] @ 0x64 │ │ │ │ + biceq fp, sp, r4, asr #12 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - ldrdeq lr, [r3, #216]! @ 0xd8 │ │ │ │ + mvneq r5, r8, ror lr │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ab070 <__cxa_atexit@plt+0x9ec3c> │ │ │ │ - ldr r2, [pc, #92] @ ab088 <__cxa_atexit@plt+0x9ec54> │ │ │ │ + bcc b3fc8 <__cxa_atexit@plt+0xa7b94> │ │ │ │ + ldr r2, [pc, #92] @ b3fe0 <__cxa_atexit@plt+0xa7bac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #88] @ ab08c <__cxa_atexit@plt+0x9ec58> │ │ │ │ + ldr r8, [pc, #88] @ b3fe4 <__cxa_atexit@plt+0xa7bb0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #84] @ ab090 <__cxa_atexit@plt+0x9ec5c> │ │ │ │ + ldr lr, [pc, #84] @ b3fe8 <__cxa_atexit@plt+0xa7bb4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #32] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str lr, [r3, #24]! │ │ │ │ sub r8, r6, #19 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ ab094 <__cxa_atexit@plt+0x9ec60> │ │ │ │ + ldr r3, [pc, #28] @ b3fec <__cxa_atexit@plt+0xa7bb8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ @ instruction: 0xfffffdd0 │ │ │ │ @@ -162589,72 +171763,72 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ab0dc <__cxa_atexit@plt+0x9eca8> │ │ │ │ - ldr r2, [pc, #52] @ ab0f4 <__cxa_atexit@plt+0x9ecc0> │ │ │ │ + bcc b4034 <__cxa_atexit@plt+0xa7c00> │ │ │ │ + ldr r2, [pc, #52] @ b404c <__cxa_atexit@plt+0xa7c18> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ stmib r3, {r2, r7} │ │ │ │ - ldr r7, [pc, #40] @ ab0f8 <__cxa_atexit@plt+0x9ecc4> │ │ │ │ + ldr r7, [pc, #40] @ b4050 <__cxa_atexit@plt+0xa7c1c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ sub r8, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ ab0fc <__cxa_atexit@plt+0x9ecc8> │ │ │ │ + ldr r3, [pc, #24] @ b4054 <__cxa_atexit@plt+0xa7c20> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffca8 │ │ │ │ - @ instruction: 0x01e3ec98 │ │ │ │ + mvneq r5, r8, lsr sp │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc ab148 <__cxa_atexit@plt+0x9ed14> │ │ │ │ - ldr r7, [pc, #48] @ ab160 <__cxa_atexit@plt+0x9ed2c> │ │ │ │ + bcc b40a0 <__cxa_atexit@plt+0xa7c6c> │ │ │ │ + ldr r7, [pc, #48] @ b40b8 <__cxa_atexit@plt+0xa7c84> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #20] @ ab164 <__cxa_atexit@plt+0x9ed30> │ │ │ │ + ldr r7, [pc, #20] @ b40bc <__cxa_atexit@plt+0xa7c88> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - biceq r3, lr, r8, lsr #28 │ │ │ │ + @ instruction: 0x01cdb49c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ab1bc <__cxa_atexit@plt+0x9ed88> │ │ │ │ + bhi b4114 <__cxa_atexit@plt+0xa7ce0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ab1c8 <__cxa_atexit@plt+0x9ed94> │ │ │ │ - ldr r1, [pc, #64] @ ab1d8 <__cxa_atexit@plt+0x9eda4> │ │ │ │ + bcc b4120 <__cxa_atexit@plt+0xa7cec> │ │ │ │ + ldr r1, [pc, #64] @ b4130 <__cxa_atexit@plt+0xa7cfc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ ab1dc <__cxa_atexit@plt+0x9eda8> │ │ │ │ + ldr r0, [pc, #60] @ b4134 <__cxa_atexit@plt+0xa7d00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r8, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ @@ -162663,378 +171837,378 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - ldrdeq lr, [r3, #180]! @ 0xb4 │ │ │ │ + mvneq r5, r4, ror ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ab240 <__cxa_atexit@plt+0x9ee0c> │ │ │ │ - ldr r2, [pc, #76] @ ab24c <__cxa_atexit@plt+0x9ee18> │ │ │ │ + bhi b4198 <__cxa_atexit@plt+0xa7d64> │ │ │ │ + ldr r2, [pc, #76] @ b41a4 <__cxa_atexit@plt+0xa7d70> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #64] @ ab250 <__cxa_atexit@plt+0x9ee1c> │ │ │ │ + ldr r0, [pc, #64] @ b41a8 <__cxa_atexit@plt+0xa7d74> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ab234 <__cxa_atexit@plt+0x9ee00> │ │ │ │ - ldr r7, [pc, #40] @ ab254 <__cxa_atexit@plt+0x9ee20> │ │ │ │ + beq b418c <__cxa_atexit@plt+0xa7d58> │ │ │ │ + ldr r7, [pc, #40] @ b41ac <__cxa_atexit@plt+0xa7d78> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - b aaec4 <__cxa_atexit@plt+0x9ea90> │ │ │ │ + b b3e1c <__cxa_atexit@plt+0xa79e8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq lr, r4, ror #22 │ │ │ │ + mvneq r5, r4, lsl #24 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ ab274 <__cxa_atexit@plt+0x9ee40> │ │ │ │ + ldr r3, [pc, #12] @ b41cc <__cxa_atexit@plt+0xa7d98> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b aaec4 <__cxa_atexit@plt+0x9ea90> │ │ │ │ + b b3e1c <__cxa_atexit@plt+0xa79e8> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ab2bc <__cxa_atexit@plt+0x9ee88> │ │ │ │ - ldr r2, [pc, #56] @ ab2d4 <__cxa_atexit@plt+0x9eea0> │ │ │ │ + bcc b4214 <__cxa_atexit@plt+0xa7de0> │ │ │ │ + ldr r2, [pc, #56] @ b422c <__cxa_atexit@plt+0xa7df8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #20] @ ab2d8 <__cxa_atexit@plt+0x9eea4> │ │ │ │ + ldr r3, [pc, #20] @ b4230 <__cxa_atexit@plt+0xa7dfc> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc ab31c <__cxa_atexit@plt+0x9eee8> │ │ │ │ - ldr r7, [pc, #48] @ ab334 <__cxa_atexit@plt+0x9ef00> │ │ │ │ + bcc b4274 <__cxa_atexit@plt+0xa7e40> │ │ │ │ + ldr r7, [pc, #48] @ b428c <__cxa_atexit@plt+0xa7e58> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #20] @ ab338 <__cxa_atexit@plt+0x9ef04> │ │ │ │ + ldr r7, [pc, #20] @ b4290 <__cxa_atexit@plt+0xa7e5c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - biceq r3, lr, r4, asr ip │ │ │ │ + biceq fp, sp, r8, asr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ab398 <__cxa_atexit@plt+0x9ef64> │ │ │ │ - ldr r2, [pc, #72] @ ab3a4 <__cxa_atexit@plt+0x9ef70> │ │ │ │ + bhi b42f0 <__cxa_atexit@plt+0xa7ebc> │ │ │ │ + ldr r2, [pc, #72] @ b42fc <__cxa_atexit@plt+0xa7ec8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #64] @ ab3a8 <__cxa_atexit@plt+0x9ef74> │ │ │ │ + ldr r1, [pc, #64] @ b4300 <__cxa_atexit@plt+0xa7ecc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq ab38c <__cxa_atexit@plt+0x9ef58> │ │ │ │ - ldr r7, [pc, #40] @ ab3ac <__cxa_atexit@plt+0x9ef78> │ │ │ │ + beq b42e4 <__cxa_atexit@plt+0xa7eb0> │ │ │ │ + ldr r7, [pc, #40] @ b4304 <__cxa_atexit@plt+0xa7ed0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - b aaec4 <__cxa_atexit@plt+0x9ea90> │ │ │ │ + b b3e1c <__cxa_atexit@plt+0xa79e8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq lr, ip, lsl #20 │ │ │ │ + mvneq r5, ip, lsr #21 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ ab3cc <__cxa_atexit@plt+0x9ef98> │ │ │ │ + ldr r3, [pc, #12] @ b4324 <__cxa_atexit@plt+0xa7ef0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b aaec4 <__cxa_atexit@plt+0x9ea90> │ │ │ │ + b b3e1c <__cxa_atexit@plt+0xa79e8> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ab404 <__cxa_atexit@plt+0x9efd0> │ │ │ │ - ldr r2, [pc, #40] @ ab41c <__cxa_atexit@plt+0x9efe8> │ │ │ │ + bcc b435c <__cxa_atexit@plt+0xa7f28> │ │ │ │ + ldr r2, [pc, #40] @ b4374 <__cxa_atexit@plt+0xa7f40> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ ab420 <__cxa_atexit@plt+0x9efec> │ │ │ │ + ldr r3, [pc, #20] @ b4378 <__cxa_atexit@plt+0xa7f44> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - strheq lr, [r3, #144]! @ 0x90 │ │ │ │ + mvneq r5, r0, asr sl │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - biceq r3, lr, ip, asr #22 │ │ │ │ + biceq fp, sp, r0, asr #3 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ab4d8 <__cxa_atexit@plt+0x9f0a4> │ │ │ │ + bhi b4430 <__cxa_atexit@plt+0xa7ffc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ab4e0 <__cxa_atexit@plt+0x9f0ac> │ │ │ │ - ldr sl, [pc, #152] @ ab4fc <__cxa_atexit@plt+0x9f0c8> │ │ │ │ + bcc b4438 <__cxa_atexit@plt+0xa8004> │ │ │ │ + ldr sl, [pc, #152] @ b4454 <__cxa_atexit@plt+0xa8020> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r0, [pc, #148] @ ab500 <__cxa_atexit@plt+0x9f0cc> │ │ │ │ + ldr r0, [pc, #148] @ b4458 <__cxa_atexit@plt+0xa8024> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #144] @ ab504 <__cxa_atexit@plt+0x9f0d0> │ │ │ │ + ldr r1, [pc, #144] @ b445c <__cxa_atexit@plt+0xa8028> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr ip, [pc, #136] @ ab508 <__cxa_atexit@plt+0x9f0d4> │ │ │ │ + ldr ip, [pc, #136] @ b4460 <__cxa_atexit@plt+0xa802c> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub lr, r6, #2 │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r9, [pc, #120] @ ab50c <__cxa_atexit@plt+0x9f0d8> │ │ │ │ + ldr r9, [pc, #120] @ b4464 <__cxa_atexit@plt+0xa8030> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r0, r3 │ │ │ │ str r9, [r0, #12]! │ │ │ │ str ip, [r5, #-28] @ 0xffffffe4 │ │ │ │ str r1, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str sl, [r5, #-12] │ │ │ │ stmdb r5, {r3, r8} │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r5, [pc, #80] @ ab510 <__cxa_atexit@plt+0x9f0dc> │ │ │ │ + ldr r5, [pc, #80] @ b4468 <__cxa_atexit@plt+0xa8034> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ - ldr r8, [pc, #68] @ ab514 <__cxa_atexit@plt+0x9f0e0> │ │ │ │ + ldr r8, [pc, #68] @ b446c <__cxa_atexit@plt+0xa8038> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r2 │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r6, r3 │ │ │ │ - b ab4e8 <__cxa_atexit@plt+0x9f0b4> │ │ │ │ + b b4440 <__cxa_atexit@plt+0xa800c> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ ab4f8 <__cxa_atexit@plt+0x9f0c4> │ │ │ │ + ldr r7, [pc, #8] @ b4450 <__cxa_atexit@plt+0xa801c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, lsl #21 │ │ │ │ + biceq fp, sp, r0, lsl #2 │ │ │ │ andeq r0, r0, r4, lsr #4 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - mvneq lr, r8, ror #22 │ │ │ │ - mvneq lr, r0, ror #22 │ │ │ │ - mvneq lr, r0, lsr #21 │ │ │ │ + mvneq r5, r0, asr #24 │ │ │ │ + mvneq r5, r8, lsr ip │ │ │ │ + mvneq r5, r0, asr #22 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq lr, ip, asr #21 │ │ │ │ + mvneq r5, r4, lsr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ab574 <__cxa_atexit@plt+0x9f140> │ │ │ │ - ldr lr, [pc, #72] @ ab57c <__cxa_atexit@plt+0x9f148> │ │ │ │ + bhi b44cc <__cxa_atexit@plt+0xa8098> │ │ │ │ + ldr lr, [pc, #72] @ b44d4 <__cxa_atexit@plt+0xa80a0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #60] @ ab580 <__cxa_atexit@plt+0x9f14c> │ │ │ │ + ldr r1, [pc, #60] @ b44d8 <__cxa_atexit@plt+0xa80a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq ab564 <__cxa_atexit@plt+0x9f130> │ │ │ │ + beq b44bc <__cxa_atexit@plt+0xa8088> │ │ │ │ ldr r7, [r2, #7] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq lr, r0, lsr r8 │ │ │ │ + ldrdeq r5, [r3, #128]! @ 0x80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ab644 <__cxa_atexit@plt+0x9f210> │ │ │ │ + bhi b459c <__cxa_atexit@plt+0xa8168> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ab64c <__cxa_atexit@plt+0x9f218> │ │ │ │ - ldr sl, [pc, #152] @ ab668 <__cxa_atexit@plt+0x9f234> │ │ │ │ + bcc b45a4 <__cxa_atexit@plt+0xa8170> │ │ │ │ + ldr sl, [pc, #152] @ b45c0 <__cxa_atexit@plt+0xa818c> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r0, [pc, #148] @ ab66c <__cxa_atexit@plt+0x9f238> │ │ │ │ + ldr r0, [pc, #148] @ b45c4 <__cxa_atexit@plt+0xa8190> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #144] @ ab670 <__cxa_atexit@plt+0x9f23c> │ │ │ │ + ldr r1, [pc, #144] @ b45c8 <__cxa_atexit@plt+0xa8194> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr ip, [pc, #136] @ ab674 <__cxa_atexit@plt+0x9f240> │ │ │ │ + ldr ip, [pc, #136] @ b45cc <__cxa_atexit@plt+0xa8198> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub lr, r6, #2 │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r9, [pc, #120] @ ab678 <__cxa_atexit@plt+0x9f244> │ │ │ │ + ldr r9, [pc, #120] @ b45d0 <__cxa_atexit@plt+0xa819c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r0, r3 │ │ │ │ str r9, [r0, #12]! │ │ │ │ str ip, [r5, #-28] @ 0xffffffe4 │ │ │ │ str r1, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str sl, [r5, #-12] │ │ │ │ stmdb r5, {r3, r8} │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r5, [pc, #80] @ ab67c <__cxa_atexit@plt+0x9f248> │ │ │ │ + ldr r5, [pc, #80] @ b45d4 <__cxa_atexit@plt+0xa81a0> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ - ldr r8, [pc, #68] @ ab680 <__cxa_atexit@plt+0x9f24c> │ │ │ │ + ldr r8, [pc, #68] @ b45d8 <__cxa_atexit@plt+0xa81a4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r2 │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r6, r3 │ │ │ │ - b ab654 <__cxa_atexit@plt+0x9f220> │ │ │ │ + b b45ac <__cxa_atexit@plt+0xa8178> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ ab664 <__cxa_atexit@plt+0x9f230> │ │ │ │ + ldr r7, [pc, #8] @ b45bc <__cxa_atexit@plt+0xa8188> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, r0, lsr #18 │ │ │ │ + strexbeq sl, r4, [sp] │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffd68 │ │ │ │ - strdeq lr, [r3, #156]! @ 0x9c │ │ │ │ - strdeq lr, [r3, #148]! @ 0x94 │ │ │ │ - mvneq lr, r4, lsr r9 │ │ │ │ + ldrdeq r5, [r3, #164]! @ 0xa4 │ │ │ │ + mvneq r5, ip, asr #21 │ │ │ │ + ldrdeq r5, [r3, #148]! @ 0x94 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - mvneq lr, r0, ror #18 │ │ │ │ + mvneq r5, r8, lsr sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ab6c4 <__cxa_atexit@plt+0x9f290> │ │ │ │ - ldr r2, [pc, #40] @ ab6d0 <__cxa_atexit@plt+0x9f29c> │ │ │ │ + bcc b461c <__cxa_atexit@plt+0xa81e8> │ │ │ │ + ldr r2, [pc, #40] @ b4628 <__cxa_atexit@plt+0xa81f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldmib r5, {r1, r3} │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, r3 │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - biceq r3, lr, ip, ror #30 │ │ │ │ + biceq fp, sp, r0, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ab72c <__cxa_atexit@plt+0x9f2f8> │ │ │ │ + bhi b4684 <__cxa_atexit@plt+0xa8250> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ab724 <__cxa_atexit@plt+0x9f2f0> │ │ │ │ - ldr r3, [pc, #44] @ ab734 <__cxa_atexit@plt+0x9f300> │ │ │ │ + beq b467c <__cxa_atexit@plt+0xa8248> │ │ │ │ + ldr r3, [pc, #44] @ b468c <__cxa_atexit@plt+0xa8258> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ ab738 <__cxa_atexit@plt+0x9f304> │ │ │ │ + ldr r2, [pc, #40] @ b4690 <__cxa_atexit@plt+0xa825c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, lsr #30 │ │ │ │ - mvneq lr, r4, asr r6 │ │ │ │ + biceq fp, sp, r0, lsr #11 │ │ │ │ + strdeq r5, [r3, #100]! @ 0x64 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ab7b8 <__cxa_atexit@plt+0x9f384> │ │ │ │ - ldr r2, [pc, #124] @ ab7d4 <__cxa_atexit@plt+0x9f3a0> │ │ │ │ + bhi b4710 <__cxa_atexit@plt+0xa82dc> │ │ │ │ + ldr r2, [pc, #124] @ b472c <__cxa_atexit@plt+0xa82f8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #116] @ ab7d8 <__cxa_atexit@plt+0x9f3a4> │ │ │ │ + ldr r1, [pc, #116] @ b4730 <__cxa_atexit@plt+0xa82fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq ab7ac <__cxa_atexit@plt+0x9f378> │ │ │ │ + beq b4704 <__cxa_atexit@plt+0xa82d0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc ab7c0 <__cxa_atexit@plt+0x9f38c> │ │ │ │ - ldr r3, [pc, #76] @ ab7dc <__cxa_atexit@plt+0x9f3a8> │ │ │ │ + bcc b4718 <__cxa_atexit@plt+0xa82e4> │ │ │ │ + ldr r3, [pc, #76] @ b4734 <__cxa_atexit@plt+0xa8300> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -163046,63 +172220,63 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq lr, r0, lsl r6 │ │ │ │ - mvneq lr, r8, lsr r6 │ │ │ │ + strheq r5, [r3, #96]! @ 0x60 │ │ │ │ + ldrdeq r5, [r3, #104]! @ 0x68 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ab81c <__cxa_atexit@plt+0x9f3e8> │ │ │ │ - ldr r2, [pc, #36] @ ab828 <__cxa_atexit@plt+0x9f3f4> │ │ │ │ + bcc b4774 <__cxa_atexit@plt+0xa8340> │ │ │ │ + ldr r2, [pc, #36] @ b4780 <__cxa_atexit@plt+0xa834c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r4, asr #11 │ │ │ │ + mvneq r5, r4, ror #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ab8e8 <__cxa_atexit@plt+0x9f4b4> │ │ │ │ - ldr r2, [pc, #188] @ ab908 <__cxa_atexit@plt+0x9f4d4> │ │ │ │ + bhi b4840 <__cxa_atexit@plt+0xa840c> │ │ │ │ + ldr r2, [pc, #188] @ b4860 <__cxa_atexit@plt+0xa842c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ab8d8 <__cxa_atexit@plt+0x9f4a4> │ │ │ │ + beq b4830 <__cxa_atexit@plt+0xa83fc> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #60 @ 0x3c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc ab8f0 <__cxa_atexit@plt+0x9f4bc> │ │ │ │ - ldr lr, [pc, #152] @ ab90c <__cxa_atexit@plt+0x9f4d8> │ │ │ │ + bcc b4848 <__cxa_atexit@plt+0xa8414> │ │ │ │ + ldr lr, [pc, #152] @ b4864 <__cxa_atexit@plt+0xa8430> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #148] @ ab910 <__cxa_atexit@plt+0x9f4dc> │ │ │ │ + ldr r9, [pc, #148] @ b4868 <__cxa_atexit@plt+0xa8434> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr r8, [r8, #7] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub lr, r2, #19 │ │ │ │ sub r3, r2, #30 │ │ │ │ sub r7, r2, #43 @ 0x2b │ │ │ │ - ldr sl, [pc, #116] @ ab914 <__cxa_atexit@plt+0x9f4e0> │ │ │ │ + ldr sl, [pc, #116] @ b486c <__cxa_atexit@plt+0xa8438> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r0, [r6, #20] │ │ │ │ str sl, [r6, #24] │ │ │ │ add r0, r6, #28 │ │ │ │ @@ -163124,36 +172298,36 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ - mvneq lr, r8, lsr #10 │ │ │ │ - strdeq lr, [r3, #76]! @ 0x4c │ │ │ │ + mvneq r5, r8, asr #11 │ │ │ │ + @ instruction: 0x01e3559c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ab9a4 <__cxa_atexit@plt+0x9f570> │ │ │ │ - ldr r2, [pc, #116] @ ab9b0 <__cxa_atexit@plt+0x9f57c> │ │ │ │ + bcc b48fc <__cxa_atexit@plt+0xa84c8> │ │ │ │ + ldr r2, [pc, #116] @ b4908 <__cxa_atexit@plt+0xa84d4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr lr, [r7, #7] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r8, [pc, #96] @ ab9b4 <__cxa_atexit@plt+0x9f580> │ │ │ │ + ldr r8, [pc, #96] @ b490c <__cxa_atexit@plt+0xa84d8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ sub r9, r6, #19 │ │ │ │ sub r2, r6, #30 │ │ │ │ sub r7, r6, #43 @ 0x2b │ │ │ │ - ldr sl, [pc, #76] @ ab9b8 <__cxa_atexit@plt+0x9f584> │ │ │ │ + ldr sl, [pc, #76] @ b4910 <__cxa_atexit@plt+0xa84dc> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ str sl, [r3, #24] │ │ │ │ str r7, [r3, #28] │ │ │ │ @@ -163165,353 +172339,353 @@ │ │ │ │ str r3, [r3, #56] @ 0x38 │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - mvneq lr, r0, asr r4 │ │ │ │ - mvneq lr, r0, lsr r4 │ │ │ │ - biceq r3, lr, r0, asr #25 │ │ │ │ + strdeq r5, [r3, #64]! @ 0x40 │ │ │ │ + ldrdeq r5, [r3, #64]! @ 0x40 │ │ │ │ + biceq fp, sp, r4, lsr r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ab9f4 <__cxa_atexit@plt+0x9f5c0> │ │ │ │ - ldr r2, [pc, #28] @ ab9fc <__cxa_atexit@plt+0x9f5c8> │ │ │ │ + bhi b494c <__cxa_atexit@plt+0xa8518> │ │ │ │ + ldr r2, [pc, #28] @ b4954 <__cxa_atexit@plt+0xa8520> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r3, lr, r0, lsl #25 │ │ │ │ + strdeq fp, [sp, #36] @ 0x24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aba54 <__cxa_atexit@plt+0x9f620> │ │ │ │ - ldr r7, [pc, #56] @ aba60 <__cxa_atexit@plt+0x9f62c> │ │ │ │ + bcc b49ac <__cxa_atexit@plt+0xa8578> │ │ │ │ + ldr r7, [pc, #56] @ b49b8 <__cxa_atexit@plt+0xa8584> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #52] @ aba64 <__cxa_atexit@plt+0x9f630> │ │ │ │ + ldr r2, [pc, #52] @ b49bc <__cxa_atexit@plt+0xa8588> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8]! │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ sub r9, r6, #3 │ │ │ │ ldr r8, [r5, #-4] │ │ │ │ - ldr r7, [pc, #24] @ aba68 <__cxa_atexit@plt+0x9f634> │ │ │ │ + ldr r7, [pc, #24] @ b49c0 <__cxa_atexit@plt+0xa858c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - ldrdeq lr, [r3, #96]! @ 0x60 │ │ │ │ + @ instruction: 0x01e3579c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, ror #23 │ │ │ │ + biceq fp, sp, r0, ror #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi abacc <__cxa_atexit@plt+0x9f698> │ │ │ │ - ldr r2, [pc, #48] @ abad4 <__cxa_atexit@plt+0x9f6a0> │ │ │ │ + bhi b4a24 <__cxa_atexit@plt+0xa85f0> │ │ │ │ + ldr r2, [pc, #48] @ b4a2c <__cxa_atexit@plt+0xa85f8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr lr, [pc, #36] @ abad8 <__cxa_atexit@plt+0x9f6a4> │ │ │ │ + ldr lr, [pc, #36] @ b4a30 <__cxa_atexit@plt+0xa85fc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ sub r2, r5, #16 │ │ │ │ stm r2, {r0, r1, lr} │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq lr, r0, asr #5 │ │ │ │ - @ instruction: 0x01ce3b94 │ │ │ │ + mvneq r5, r0, ror #6 │ │ │ │ + biceq fp, sp, r8, lsl #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #20] @ abb04 <__cxa_atexit@plt+0x9f6d0> │ │ │ │ + ldr r7, [pc, #20] @ b4a5c <__cxa_atexit@plt+0xa8628> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #8] @ abb08 <__cxa_atexit@plt+0x9f6d4> │ │ │ │ + ldr r7, [pc, #8] @ b4a60 <__cxa_atexit@plt+0xa862c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - mvneq lr, ip, asr #9 │ │ │ │ - biceq r3, lr, r4, asr #22 │ │ │ │ + mvneq r5, r4, lsr #11 │ │ │ │ + strheq fp, [sp, #24] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #56] @ abb58 <__cxa_atexit@plt+0x9f724> │ │ │ │ + ldr r3, [pc, #56] @ b4ab0 <__cxa_atexit@plt+0xa867c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq abb50 <__cxa_atexit@plt+0x9f71c> │ │ │ │ - ldr r3, [pc, #40] @ abb5c <__cxa_atexit@plt+0x9f728> │ │ │ │ + beq b4aa8 <__cxa_atexit@plt+0xa8674> │ │ │ │ + ldr r3, [pc, #40] @ b4ab4 <__cxa_atexit@plt+0xa8680> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ ldr sl, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #24] @ abb60 <__cxa_atexit@plt+0x9f72c> │ │ │ │ + ldr r3, [pc, #24] @ b4ab8 <__cxa_atexit@plt+0xa8684> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - ldrdeq lr, [r3, #64]! @ 0x40 │ │ │ │ - biceq r3, lr, ip, ror #21 │ │ │ │ + mvneq r5, r8, lsr #11 │ │ │ │ + biceq fp, sp, r0, ror #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ abb94 <__cxa_atexit@plt+0x9f760> │ │ │ │ + ldr r3, [pc, #28] @ b4aec <__cxa_atexit@plt+0xa86b8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ ldr sl, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #12] @ abb98 <__cxa_atexit@plt+0x9f764> │ │ │ │ + ldr r3, [pc, #12] @ b4af0 <__cxa_atexit@plt+0xa86bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq lr, ip, lsl #9 │ │ │ │ - strheq r3, [lr, #164] @ 0xa4 │ │ │ │ + mvneq r5, r4, ror #10 │ │ │ │ + biceq fp, sp, r8, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ ldreq r7, [r7, #2] │ │ │ │ - ldrne r7, [pc, #8] @ abbc4 <__cxa_atexit@plt+0x9f790> │ │ │ │ + ldrne r7, [pc, #8] @ b4b1c <__cxa_atexit@plt+0xa86e8> │ │ │ │ addne r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - @ instruction: 0x01ce3a9c │ │ │ │ - biceq r3, lr, r4, lsr #21 │ │ │ │ + biceq fp, sp, r0, lsl r1 │ │ │ │ + biceq fp, sp, r8, lsl r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc abc20 <__cxa_atexit@plt+0x9f7ec> │ │ │ │ - ldr r2, [pc, #60] @ abc30 <__cxa_atexit@plt+0x9f7fc> │ │ │ │ + bcc b4b78 <__cxa_atexit@plt+0xa8744> │ │ │ │ + ldr r2, [pc, #60] @ b4b88 <__cxa_atexit@plt+0xa8754> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #40] @ abc34 <__cxa_atexit@plt+0x9f800> │ │ │ │ + ldr r2, [pc, #40] @ b4b8c <__cxa_atexit@plt+0xa8758> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r8, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r1, r2, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe98 │ │ │ │ - @ instruction: 0x01e3e198 │ │ │ │ - biceq r3, lr, r0, ror #20 │ │ │ │ + mvneq r5, r8, lsr r2 │ │ │ │ + ldrdeq fp, [sp, #4] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi abc68 <__cxa_atexit@plt+0x9f834> │ │ │ │ - ldr r2, [pc, #28] @ abc78 <__cxa_atexit@plt+0x9f844> │ │ │ │ + bhi b4bc0 <__cxa_atexit@plt+0xa878c> │ │ │ │ + ldr r2, [pc, #28] @ b4bd0 <__cxa_atexit@plt+0xa879c> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #12] @ abc7c <__cxa_atexit@plt+0x9f848> │ │ │ │ + ldr r7, [pc, #12] @ b4bd4 <__cxa_atexit@plt+0xa87a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r3, lr, r4, asr #20 │ │ │ │ - biceq r3, lr, ip, lsl sl │ │ │ │ + strheq fp, [sp, #8] │ │ │ │ + @ instruction: 0x01cdb090 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #28] @ abcb0 <__cxa_atexit@plt+0x9f87c> │ │ │ │ + ldr r7, [pc, #28] @ b4c08 <__cxa_atexit@plt+0xa87d4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ abcb4 <__cxa_atexit@plt+0x9f880> │ │ │ │ + ldr r3, [pc, #24] @ b4c0c <__cxa_atexit@plt+0xa87d8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #1 │ │ │ │ - ldr r7, [pc, #12] @ abcb8 <__cxa_atexit@plt+0x9f884> │ │ │ │ + ldr r7, [pc, #12] @ b4c10 <__cxa_atexit@plt+0xa87dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r3, lr, ip, asr #19 │ │ │ │ - mvneq lr, r0, lsl r3 │ │ │ │ - ldrdeq r3, [lr, #144] @ 0x90 │ │ │ │ + biceq fp, sp, r0, asr #32 │ │ │ │ + mvneq r5, r8, ror #7 │ │ │ │ + biceq fp, sp, r4, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc abd0c <__cxa_atexit@plt+0x9f8d8> │ │ │ │ - ldr r2, [pc, #52] @ abd18 <__cxa_atexit@plt+0x9f8e4> │ │ │ │ + bcc b4c64 <__cxa_atexit@plt+0xa8830> │ │ │ │ + ldr r2, [pc, #52] @ b4c70 <__cxa_atexit@plt+0xa883c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ abd1c <__cxa_atexit@plt+0x9f8e8> │ │ │ │ + ldr r1, [pc, #48] @ b4c74 <__cxa_atexit@plt+0xa8840> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ sub r8, r6, #15 │ │ │ │ stmib r3, {r1, r7} │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r2, r7, r8} │ │ │ │ add r5, r5, #8 │ │ │ │ sub r9, r6, #7 │ │ │ │ - b f0488 <__cxa_atexit@plt+0xe4054> │ │ │ │ + b f93e0 <__cxa_atexit@plt+0xecfac> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffef0 │ │ │ │ @ instruction: 0xfffffcdc │ │ │ │ - biceq r3, lr, r4, lsl #2 │ │ │ │ + biceq sl, sp, r8, ror r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi abd5c <__cxa_atexit@plt+0x9f928> │ │ │ │ - ldr r2, [pc, #36] @ abd64 <__cxa_atexit@plt+0x9f930> │ │ │ │ + bhi b4cb4 <__cxa_atexit@plt+0xa8880> │ │ │ │ + ldr r2, [pc, #36] @ b4cbc <__cxa_atexit@plt+0xa8888> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ abd68 <__cxa_atexit@plt+0x9f934> │ │ │ │ + ldr r1, [pc, #32] @ b4cc0 <__cxa_atexit@plt+0xa888c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, ror r9 │ │ │ │ - mvneq lr, ip, lsr #32 │ │ │ │ - biceq r3, lr, r8, lsl #19 │ │ │ │ + strdeq sl, [sp, #240] @ 0xf0 │ │ │ │ + mvneq r5, ip, asr #1 │ │ │ │ + strdeq sl, [sp, #252] @ 0xfc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ abd98 <__cxa_atexit@plt+0x9f964> │ │ │ │ + ldr r3, [pc, #24] @ b4cf0 <__cxa_atexit@plt+0xa88bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ - ldr r3, [pc, #16] @ abd9c <__cxa_atexit@plt+0x9f968> │ │ │ │ + ldr r3, [pc, #16] @ b4cf4 <__cxa_atexit@plt+0xa88c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add sl, r3, #1 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - mvneq lr, r8, lsr #2 │ │ │ │ - ldrdeq sp, [r3, #252]! @ 0xfc │ │ │ │ - biceq r3, lr, r0, ror #18 │ │ │ │ + mvneq r5, r8, asr #3 │ │ │ │ + mvneq r5, ip, ror r0 │ │ │ │ + ldrdeq sl, [sp, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi abde0 <__cxa_atexit@plt+0x9f9ac> │ │ │ │ - ldr r3, [pc, #40] @ abdec <__cxa_atexit@plt+0x9f9b8> │ │ │ │ + bhi b4d38 <__cxa_atexit@plt+0xa8904> │ │ │ │ + ldr r3, [pc, #40] @ b4d44 <__cxa_atexit@plt+0xa8910> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq abdd8 <__cxa_atexit@plt+0x9f9a4> │ │ │ │ - b abdfc <__cxa_atexit@plt+0x9f9c8> │ │ │ │ + beq b4d30 <__cxa_atexit@plt+0xa88fc> │ │ │ │ + b b4d54 <__cxa_atexit@plt+0xa8920> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r3, lr, r0, lsl r9 │ │ │ │ + biceq sl, sp, r4, lsl #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne abe40 <__cxa_atexit@plt+0x9fa0c> │ │ │ │ + bne b4d98 <__cxa_atexit@plt+0xa8964> │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc abe90 <__cxa_atexit@plt+0x9fa5c> │ │ │ │ - ldr r3, [pc, #148] @ abeb8 <__cxa_atexit@plt+0x9fa84> │ │ │ │ + bcc b4de8 <__cxa_atexit@plt+0xa89b4> │ │ │ │ + ldr r3, [pc, #148] @ b4e10 <__cxa_atexit@plt+0xa89dc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r8, [pc, #128] @ abebc <__cxa_atexit@plt+0x9fa88> │ │ │ │ + ldr r8, [pc, #128] @ b4e14 <__cxa_atexit@plt+0xa89e0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc abe9c <__cxa_atexit@plt+0x9fa68> │ │ │ │ - ldr r3, [pc, #84] @ abea8 <__cxa_atexit@plt+0x9fa74> │ │ │ │ + bcc b4df4 <__cxa_atexit@plt+0xa89c0> │ │ │ │ + ldr r3, [pc, #84] @ b4e00 <__cxa_atexit@plt+0xa89cc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r3, [r9, #4]! │ │ │ │ - ldr r3, [pc, #72] @ abeac <__cxa_atexit@plt+0x9fa78> │ │ │ │ + ldr r3, [pc, #72] @ b4e04 <__cxa_atexit@plt+0xa89d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ - ldr r1, [pc, #64] @ abeb0 <__cxa_atexit@plt+0x9fa7c> │ │ │ │ + ldr r1, [pc, #64] @ b4e08 <__cxa_atexit@plt+0xa89d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r9, #8] │ │ │ │ add lr, r9, #12 │ │ │ │ stm lr, {r1, r3, r9} │ │ │ │ add r5, r5, #4 │ │ │ │ sub r9, r6, #6 │ │ │ │ - ldr r8, [pc, #40] @ abeb4 <__cxa_atexit@plt+0x9fa80> │ │ │ │ + ldr r8, [pc, #40] @ b4e0c <__cxa_atexit@plt+0xa89d8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - mvneq sp, r4, lsr pc │ │ │ │ - mvneq sp, ip, lsr #30 │ │ │ │ - @ instruction: 0x01e3e298 │ │ │ │ + ldrdeq r4, [r3, #244]! @ 0xf4 │ │ │ │ + mvneq r4, ip, asr #31 │ │ │ │ + mvneq r5, r4, ror #6 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - mvneq lr, ip, ror #5 │ │ │ │ - biceq r3, lr, r0, asr #16 │ │ │ │ + strheq r5, [r3, #56]! @ 0x38 │ │ │ │ + strheq sl, [sp, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi abf1c <__cxa_atexit@plt+0x9fae8> │ │ │ │ + bhi b4e74 <__cxa_atexit@plt+0xa8a40> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc abf28 <__cxa_atexit@plt+0x9faf4> │ │ │ │ - ldr r2, [pc, #68] @ abf38 <__cxa_atexit@plt+0x9fb04> │ │ │ │ + bcc b4e80 <__cxa_atexit@plt+0xa8a4c> │ │ │ │ + ldr r2, [pc, #68] @ b4e90 <__cxa_atexit@plt+0xa8a5c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ abf3c <__cxa_atexit@plt+0x9fb08> │ │ │ │ + ldr r8, [pc, #64] @ b4e94 <__cxa_atexit@plt+0xa8a60> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ abf40 <__cxa_atexit@plt+0x9fb0c> │ │ │ │ + ldr r1, [pc, #60] @ b4e98 <__cxa_atexit@plt+0xa8a64> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -163519,458 +172693,458 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - @ instruction: 0x01b6dbae │ │ │ │ - mvneq sp, r0, ror lr │ │ │ │ + @ instruction: 0x01b64ec9 │ │ │ │ + mvneq r4, r0, lsl pc │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r6, r5, #8 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi abfa4 <__cxa_atexit@plt+0x9fb70> │ │ │ │ + bhi b4efc <__cxa_atexit@plt+0xa8ac8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc abfac <__cxa_atexit@plt+0x9fb78> │ │ │ │ - ldr r3, [pc, #80] @ abfc8 <__cxa_atexit@plt+0x9fb94> │ │ │ │ + bcc b4f04 <__cxa_atexit@plt+0xa8ad0> │ │ │ │ + ldr r3, [pc, #80] @ b4f20 <__cxa_atexit@plt+0xa8aec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ abfcc <__cxa_atexit@plt+0x9fb98> │ │ │ │ + ldr r2, [pc, #76] @ b4f24 <__cxa_atexit@plt+0xa8af0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #60] @ abfd0 <__cxa_atexit@plt+0x9fb9c> │ │ │ │ + ldr r3, [pc, #60] @ b4f28 <__cxa_atexit@plt+0xa8af4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #52] @ abfd4 <__cxa_atexit@plt+0x9fba0> │ │ │ │ + ldr r8, [pc, #52] @ b4f2c <__cxa_atexit@plt+0xa8af8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r6, r9 │ │ │ │ - b abfb4 <__cxa_atexit@plt+0x9fb80> │ │ │ │ + b b4f0c <__cxa_atexit@plt+0xa8ad8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ abfc4 <__cxa_atexit@plt+0x9fb90> │ │ │ │ + ldr r7, [pc, #8] @ b4f1c <__cxa_atexit@plt+0xa8ae8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, asr r7 │ │ │ │ + ldrdeq sl, [sp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq sp, r8, asr #28 │ │ │ │ - mvneq sp, r0, asr #28 │ │ │ │ - biceq r3, lr, ip, lsl #14 │ │ │ │ + mvneq r4, r8, ror #29 │ │ │ │ + mvneq r4, r0, ror #29 │ │ │ │ + biceq sl, sp, r0, lsl #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #108] @ ac058 <__cxa_atexit@plt+0x9fc24> │ │ │ │ + ldr r7, [pc, #108] @ b4fb0 <__cxa_atexit@plt+0xa8b7c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #100] @ ac05c <__cxa_atexit@plt+0x9fc28> │ │ │ │ + ldr r7, [pc, #100] @ b4fb4 <__cxa_atexit@plt+0xa8b80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq ac01c <__cxa_atexit@plt+0x9fbe8> │ │ │ │ + beq b4f74 <__cxa_atexit@plt+0xa8b40> │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp r2, #2 │ │ │ │ - bne ac024 <__cxa_atexit@plt+0x9fbf0> │ │ │ │ - ldr r2, [pc, #88] @ ac06c <__cxa_atexit@plt+0x9fc38> │ │ │ │ + bne b4f7c <__cxa_atexit@plt+0xa8b48> │ │ │ │ + ldr r2, [pc, #88] @ b4fc4 <__cxa_atexit@plt+0xa8b90> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #10] │ │ │ │ - b ac030 <__cxa_atexit@plt+0x9fbfc> │ │ │ │ + b b4f88 <__cxa_atexit@plt+0xa8b54> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #52] @ ac060 <__cxa_atexit@plt+0x9fc2c> │ │ │ │ + ldr r2, [pc, #52] @ b4fb8 <__cxa_atexit@plt+0xa8b84> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #7] │ │ │ │ - ldr r1, [pc, #44] @ ac064 <__cxa_atexit@plt+0x9fc30> │ │ │ │ + ldr r1, [pc, #44] @ b4fbc <__cxa_atexit@plt+0xa8b88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ str r1, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ - ldr r8, [pc, #28] @ ac068 <__cxa_atexit@plt+0x9fc34> │ │ │ │ + ldr r8, [pc, #28] @ b4fc0 <__cxa_atexit@plt+0xa8b8c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ b 1897ab8 <__cxa_atexit@plt+0x188b684> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq sp, r8, ror #27 │ │ │ │ + mvneq r4, r8, lsl #29 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq lr, [r3, #4]! │ │ │ │ - mvneq lr, r4, ror #1 │ │ │ │ + mvneq r5, r0, asr #3 │ │ │ │ + strheq r5, [r3, #16]! │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq r3, lr, r0, ror #12 │ │ │ │ + ldrdeq sl, [sp, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #68] @ ac0c8 <__cxa_atexit@plt+0x9fc94> │ │ │ │ + ldr r3, [pc, #68] @ b5020 <__cxa_atexit@plt+0xa8bec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ ac0cc <__cxa_atexit@plt+0x9fc98> │ │ │ │ + ldr r2, [pc, #64] @ b5024 <__cxa_atexit@plt+0xa8bf0> │ │ │ │ add r2, pc, r2 │ │ │ │ and r1, r7, #3 │ │ │ │ mov r0, #7 │ │ │ │ cmp r1, #2 │ │ │ │ moveq r2, r3 │ │ │ │ moveq r0, #10 │ │ │ │ str r2, [r5] │ │ │ │ ldr sl, [r7, r0] │ │ │ │ - ldr r3, [pc, #32] @ ac0d0 <__cxa_atexit@plt+0x9fc9c> │ │ │ │ + ldr r3, [pc, #32] @ b5028 <__cxa_atexit@plt+0xa8bf4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r8, [pc, #20] @ ac0d4 <__cxa_atexit@plt+0x9fca0> │ │ │ │ + ldr r8, [pc, #20] @ b502c <__cxa_atexit@plt+0xa8bf8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, r7 │ │ │ │ b 1897ab8 <__cxa_atexit@plt+0x188b684> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq lr, ip, ror r0 │ │ │ │ - mvneq lr, r0, ror r0 │ │ │ │ - biceq r3, lr, ip, ror #11 │ │ │ │ + mvneq r5, r8, asr #2 │ │ │ │ + mvneq r5, ip, lsr r1 │ │ │ │ + biceq sl, sp, r0, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ ac0f8 <__cxa_atexit@plt+0x9fcc4> │ │ │ │ + ldr r3, [pc, #12] @ b5050 <__cxa_atexit@plt+0xa8c1c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1a2691c <__cxa_atexit@plt+0x1a1a4e8> │ │ │ │ - mvneq sp, r4, lsl #31 │ │ │ │ - biceq r3, lr, r8, asr #11 │ │ │ │ + mvneq r5, ip, asr r0 │ │ │ │ + biceq sl, sp, ip, lsr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ ac11c <__cxa_atexit@plt+0x9fce8> │ │ │ │ + ldr r3, [pc, #12] @ b5074 <__cxa_atexit@plt+0xa8c40> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1a2691c <__cxa_atexit@plt+0x1a1a4e8> │ │ │ │ - mvneq sp, r0, ror #30 │ │ │ │ - biceq r3, lr, ip, ror #11 │ │ │ │ + mvneq r5, r8, lsr r0 │ │ │ │ + biceq sl, sp, r0, ror #24 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r6, r5, #8 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi ac184 <__cxa_atexit@plt+0x9fd50> │ │ │ │ + bhi b50dc <__cxa_atexit@plt+0xa8ca8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ac18c <__cxa_atexit@plt+0x9fd58> │ │ │ │ - ldr r3, [pc, #80] @ ac1a8 <__cxa_atexit@plt+0x9fd74> │ │ │ │ + bcc b50e4 <__cxa_atexit@plt+0xa8cb0> │ │ │ │ + ldr r3, [pc, #80] @ b5100 <__cxa_atexit@plt+0xa8ccc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ ac1ac <__cxa_atexit@plt+0x9fd78> │ │ │ │ + ldr r2, [pc, #76] @ b5104 <__cxa_atexit@plt+0xa8cd0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #60] @ ac1b0 <__cxa_atexit@plt+0x9fd7c> │ │ │ │ + ldr r3, [pc, #60] @ b5108 <__cxa_atexit@plt+0xa8cd4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #52] @ ac1b4 <__cxa_atexit@plt+0x9fd80> │ │ │ │ + ldr r8, [pc, #52] @ b510c <__cxa_atexit@plt+0xa8cd8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r6, r9 │ │ │ │ - b ac194 <__cxa_atexit@plt+0x9fd60> │ │ │ │ + b b50ec <__cxa_atexit@plt+0xa8cb8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ ac1a4 <__cxa_atexit@plt+0x9fd70> │ │ │ │ + ldr r7, [pc, #8] @ b50fc <__cxa_atexit@plt+0xa8cc8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, ror r5 │ │ │ │ + strdeq sl, [sp, #176] @ 0xb0 │ │ │ │ @ instruction: 0xfffffd70 │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - mvneq sp, r8, ror #24 │ │ │ │ - mvneq sp, r0, ror #24 │ │ │ │ + mvneq r4, r8, lsl #26 │ │ │ │ + mvneq r4, r0, lsl #26 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ac1e8 <__cxa_atexit@plt+0x9fdb4> │ │ │ │ - ldr r3, [pc, #32] @ ac1f8 <__cxa_atexit@plt+0x9fdc4> │ │ │ │ + bhi b5140 <__cxa_atexit@plt+0xa8d0c> │ │ │ │ + ldr r3, [pc, #32] @ b5150 <__cxa_atexit@plt+0xa8d1c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r8, [pc, #24] @ ac1fc <__cxa_atexit@plt+0x9fdc8> │ │ │ │ + ldr r8, [pc, #24] @ b5154 <__cxa_atexit@plt+0xa8d20> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 187d24c <__cxa_atexit@plt+0x1870e18> │ │ │ │ - ldr r7, [pc, #16] @ ac200 <__cxa_atexit@plt+0x9fdcc> │ │ │ │ + ldr r7, [pc, #16] @ b5158 <__cxa_atexit@plt+0xa8d24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - strdeq sp, [r3, #188]! @ 0xbc │ │ │ │ - biceq r3, lr, r4, asr r5 │ │ │ │ - biceq r3, lr, r8, lsr #10 │ │ │ │ + @ instruction: 0x01e34c9c │ │ │ │ + biceq sl, sp, r8, asr #23 │ │ │ │ + @ instruction: 0x01cdab9c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ ac238 <__cxa_atexit@plt+0x9fe04> │ │ │ │ + ldr r3, [pc, #32] @ b5190 <__cxa_atexit@plt+0xa8d5c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ ac23c <__cxa_atexit@plt+0x9fe08> │ │ │ │ + ldr r3, [pc, #20] @ b5194 <__cxa_atexit@plt+0xa8d60> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ - ldr r8, [pc, #12] @ ac240 <__cxa_atexit@plt+0x9fe0c> │ │ │ │ + ldr r8, [pc, #12] @ b5198 <__cxa_atexit@plt+0xa8d64> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1877ae8 <__cxa_atexit@plt+0x186b6b4> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - mvneq sp, ip, lsl #30 │ │ │ │ - mvneq sp, ip, lsr #23 │ │ │ │ + ldrdeq r4, [r3, #248]! @ 0xf8 │ │ │ │ + mvneq r4, ip, asr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r3, [lr, #64] @ 0x40 │ │ │ │ + biceq sl, sp, r4, asr #22 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ ac278 <__cxa_atexit@plt+0x9fe44> │ │ │ │ + ldr r8, [pc, #4] @ b51d0 <__cxa_atexit@plt+0xa8d9c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1877ae8 <__cxa_atexit@plt+0x186b6b4> │ │ │ │ - mvneq sp, ip, ror #22 │ │ │ │ - biceq r3, lr, ip, ror #9 │ │ │ │ + mvneq r4, ip, lsl #24 │ │ │ │ + biceq sl, sp, r0, ror #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ac2e8 <__cxa_atexit@plt+0x9feb4> │ │ │ │ + bhi b5240 <__cxa_atexit@plt+0xa8e0c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ac2e0 <__cxa_atexit@plt+0x9feac> │ │ │ │ - ldr r3, [pc, #64] @ ac2f0 <__cxa_atexit@plt+0x9febc> │ │ │ │ + beq b5238 <__cxa_atexit@plt+0xa8e04> │ │ │ │ + ldr r3, [pc, #64] @ b5248 <__cxa_atexit@plt+0xa8e14> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ ac2f4 <__cxa_atexit@plt+0x9fec0> │ │ │ │ + ldr r2, [pc, #60] @ b524c <__cxa_atexit@plt+0xa8e18> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #56] @ ac2f8 <__cxa_atexit@plt+0x9fec4> │ │ │ │ + ldr r1, [pc, #56] @ b5250 <__cxa_atexit@plt+0xa8e1c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #36] @ ac2fc <__cxa_atexit@plt+0x9fec8> │ │ │ │ + ldr r8, [pc, #36] @ b5254 <__cxa_atexit@plt+0xa8e20> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1557fe8 <__cxa_atexit@plt+0x154bbb4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, lsr #9 │ │ │ │ - mvneq sp, ip, lsr #21 │ │ │ │ - mvneq sp, r0, lsr #21 │ │ │ │ - mvneq sp, r0, lsl #26 │ │ │ │ + biceq sl, sp, r0, lsr #22 │ │ │ │ + mvneq r4, ip, asr #22 │ │ │ │ + mvneq r4, r0, asr #22 │ │ │ │ + ldrdeq r4, [r3, #216]! @ 0xd8 │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ac328 <__cxa_atexit@plt+0x9fef4> │ │ │ │ + bhi b5280 <__cxa_atexit@plt+0xa8e4c> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ - ldr r7, [pc, #8] @ ac338 <__cxa_atexit@plt+0x9ff04> │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ + ldr r7, [pc, #8] @ b5290 <__cxa_atexit@plt+0xa8e5c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, r4, ror r4 │ │ │ │ + biceq sl, sp, r8, ror #21 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r3, [pc, #92] @ ac3a4 <__cxa_atexit@plt+0x9ff70> │ │ │ │ + ldr r3, [pc, #92] @ b52fc <__cxa_atexit@plt+0xa8ec8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne ac380 <__cxa_atexit@plt+0x9ff4c> │ │ │ │ + bne b52d8 <__cxa_atexit@plt+0xa8ea4> │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ subs r2, r2, #1 │ │ │ │ - beq ac394 <__cxa_atexit@plt+0x9ff60> │ │ │ │ + beq b52ec <__cxa_atexit@plt+0xa8eb8> │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ac39c <__cxa_atexit@plt+0x9ff68> │ │ │ │ + beq b52f4 <__cxa_atexit@plt+0xa8ec0> │ │ │ │ stm r5, {r2, r7} │ │ │ │ - b ac348 <__cxa_atexit@plt+0x9ff14> │ │ │ │ - ldr r7, [pc, #32] @ ac3a8 <__cxa_atexit@plt+0x9ff74> │ │ │ │ + b b52a0 <__cxa_atexit@plt+0xa8e6c> │ │ │ │ + ldr r7, [pc, #32] @ b5300 <__cxa_atexit@plt+0xa8ecc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq sp, r0, ror #19 │ │ │ │ + mvneq r4, r0, lsl #21 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ - ldrdeq r3, [lr, #60] @ 0x3c │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ + biceq sl, sp, r0, asr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #16 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi ac454 <__cxa_atexit@plt+0xa0020> │ │ │ │ + bhi b53ac <__cxa_atexit@plt+0xa8f78> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ac44c <__cxa_atexit@plt+0xa0018> │ │ │ │ - ldr r3, [pc, #100] @ ac45c <__cxa_atexit@plt+0xa0028> │ │ │ │ + beq b53a4 <__cxa_atexit@plt+0xa8f70> │ │ │ │ + ldr r3, [pc, #100] @ b53b4 <__cxa_atexit@plt+0xa8f80> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #96] @ ac460 <__cxa_atexit@plt+0xa002c> │ │ │ │ + ldr r2, [pc, #96] @ b53b8 <__cxa_atexit@plt+0xa8f84> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #92] @ ac464 <__cxa_atexit@plt+0xa0030> │ │ │ │ + ldr r1, [pc, #92] @ b53bc <__cxa_atexit@plt+0xa8f88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #68] @ ac468 <__cxa_atexit@plt+0xa0034> │ │ │ │ + ldr r5, [pc, #68] @ b53c0 <__cxa_atexit@plt+0xa8f8c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r3, r5, #1 │ │ │ │ - ldr r5, [pc, #60] @ ac46c <__cxa_atexit@plt+0xa0038> │ │ │ │ + ldr r5, [pc, #60] @ b53c4 <__cxa_atexit@plt+0xa8f90> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ - ldr r5, [pc, #52] @ ac470 <__cxa_atexit@plt+0xa003c> │ │ │ │ + ldr r5, [pc, #52] @ b53c8 <__cxa_atexit@plt+0xa8f94> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 160a434 <__cxa_atexit@plt+0x15fe000> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq sp, r4, ror #18 │ │ │ │ - mvneq sp, r4, ror ip │ │ │ │ - mvneq sp, r4, lsl sp │ │ │ │ - mvneq sp, ip, lsl #26 │ │ │ │ - mvneq sp, r0, lsr #24 │ │ │ │ + mvneq r4, r4, lsl #20 │ │ │ │ + mvneq r4, ip, asr #26 │ │ │ │ + mvneq r4, r0, ror #27 │ │ │ │ + ldrdeq r4, [r3, #216]! @ 0xd8 │ │ │ │ + strdeq r4, [r3, #200]! @ 0xc8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ac4a8 <__cxa_atexit@plt+0xa0074> │ │ │ │ - ldr r2, [pc, #28] @ ac4b4 <__cxa_atexit@plt+0xa0080> │ │ │ │ + bcc b5400 <__cxa_atexit@plt+0xa8fcc> │ │ │ │ + ldr r2, [pc, #28] @ b540c <__cxa_atexit@plt+0xa8fd8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, ip, asr #23 │ │ │ │ - biceq r3, lr, r8, lsr r3 │ │ │ │ + mvneq r4, r4, lsr #25 │ │ │ │ + biceq sl, sp, ip, lsr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ac50c <__cxa_atexit@plt+0xa00d8> │ │ │ │ + bhi b5464 <__cxa_atexit@plt+0xa9030> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ac504 <__cxa_atexit@plt+0xa00d0> │ │ │ │ - ldr r3, [pc, #40] @ ac514 <__cxa_atexit@plt+0xa00e0> │ │ │ │ + beq b545c <__cxa_atexit@plt+0xa9028> │ │ │ │ + ldr r3, [pc, #40] @ b546c <__cxa_atexit@plt+0xa9038> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ ac518 <__cxa_atexit@plt+0xa00e4> │ │ │ │ + ldr r8, [pc, #28] @ b5470 <__cxa_atexit@plt+0xa903c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r8, ror r8 │ │ │ │ - mvneq sp, r8, lsl #23 │ │ │ │ - strdeq r3, [lr, #36] @ 0x24 │ │ │ │ + mvneq r4, r8, lsl r9 │ │ │ │ + mvneq r4, r0, ror #24 │ │ │ │ + biceq sl, sp, r8, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ac570 <__cxa_atexit@plt+0xa013c> │ │ │ │ + bhi b54c8 <__cxa_atexit@plt+0xa9094> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ac568 <__cxa_atexit@plt+0xa0134> │ │ │ │ - ldr r3, [pc, #40] @ ac578 <__cxa_atexit@plt+0xa0144> │ │ │ │ + beq b54c0 <__cxa_atexit@plt+0xa908c> │ │ │ │ + ldr r3, [pc, #40] @ b54d0 <__cxa_atexit@plt+0xa909c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ ac57c <__cxa_atexit@plt+0xa0148> │ │ │ │ + ldr r8, [pc, #28] @ b54d4 <__cxa_atexit@plt+0xa90a0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r4, lsl r8 │ │ │ │ - mvneq sp, r0, lsr #22 │ │ │ │ - biceq r2, lr, r4, lsr #17 │ │ │ │ + strheq r4, [r3, #132]! @ 0x84 │ │ │ │ + strdeq r4, [r3, #184]! @ 0xb8 │ │ │ │ + biceq r9, sp, r8, lsl pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ac5bc <__cxa_atexit@plt+0xa0188> │ │ │ │ - ldr r2, [pc, #36] @ ac5c4 <__cxa_atexit@plt+0xa0190> │ │ │ │ + bhi b5514 <__cxa_atexit@plt+0xa90e0> │ │ │ │ + ldr r2, [pc, #36] @ b551c <__cxa_atexit@plt+0xa90e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ ac5c8 <__cxa_atexit@plt+0xa0194> │ │ │ │ + ldr r5, [pc, #28] @ b5520 <__cxa_atexit@plt+0xa90ec> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq sp, [r3, #116]! @ 0x74 │ │ │ │ - mvneq sp, r4, ror #15 │ │ │ │ - biceq r2, lr, r8, asr r8 │ │ │ │ + mvneq r4, r4, ror r8 │ │ │ │ + mvneq r4, r4, lsl #17 │ │ │ │ + biceq r9, sp, ip, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ac648 <__cxa_atexit@plt+0xa0214> │ │ │ │ + bhi b55a0 <__cxa_atexit@plt+0xa916c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ac654 <__cxa_atexit@plt+0xa0220> │ │ │ │ - ldr r1, [pc, #100] @ ac664 <__cxa_atexit@plt+0xa0230> │ │ │ │ + bcc b55ac <__cxa_atexit@plt+0xa9178> │ │ │ │ + ldr r1, [pc, #100] @ b55bc <__cxa_atexit@plt+0xa9188> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #96] @ ac668 <__cxa_atexit@plt+0xa0234> │ │ │ │ + ldr r8, [pc, #96] @ b55c0 <__cxa_atexit@plt+0xa918c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r0, [pc, #92] @ ac66c <__cxa_atexit@plt+0xa0238> │ │ │ │ + ldr r0, [pc, #92] @ b55c4 <__cxa_atexit@plt+0xa9190> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #76] @ ac670 <__cxa_atexit@plt+0xa023c> │ │ │ │ + ldr r1, [pc, #76] @ b55c8 <__cxa_atexit@plt+0xa9194> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #68] @ ac674 <__cxa_atexit@plt+0xa0240> │ │ │ │ + ldr r0, [pc, #68] @ b55cc <__cxa_atexit@plt+0xa9198> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r5, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -163978,150 +173152,150 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - @ instruction: 0x01b6d428 │ │ │ │ - mvneq sp, r4, ror #14 │ │ │ │ - mvneq sp, r4, ror r7 │ │ │ │ - mvneq sp, ip, ror #14 │ │ │ │ + @ instruction: 0x01b64743 │ │ │ │ + mvneq r4, r4, lsl #16 │ │ │ │ + mvneq r4, r4, lsl r8 │ │ │ │ + mvneq r4, ip, lsl #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ac6e8 <__cxa_atexit@plt+0xa02b4> │ │ │ │ - ldr r2, [pc, #116] @ ac708 <__cxa_atexit@plt+0xa02d4> │ │ │ │ + bhi b5640 <__cxa_atexit@plt+0xa920c> │ │ │ │ + ldr r2, [pc, #116] @ b5660 <__cxa_atexit@plt+0xa922c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #108] @ ac70c <__cxa_atexit@plt+0xa02d8> │ │ │ │ + ldr r1, [pc, #108] @ b5664 <__cxa_atexit@plt+0xa9230> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r9, #3 │ │ │ │ - beq ac6d8 <__cxa_atexit@plt+0xa02a4> │ │ │ │ + beq b5630 <__cxa_atexit@plt+0xa91fc> │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ac6f0 <__cxa_atexit@plt+0xa02bc> │ │ │ │ + bhi b5648 <__cxa_atexit@plt+0xa9214> │ │ │ │ str r9, [r3] │ │ │ │ mov r5, #5 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ac710 <__cxa_atexit@plt+0xa02dc> │ │ │ │ + ldr r7, [pc, #24] @ b5668 <__cxa_atexit@plt+0xa9234> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #5 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - ldrdeq sp, [r3, #100]! @ 0x64 │ │ │ │ - biceq r3, lr, ip, lsr #1 │ │ │ │ + mvneq r4, r4, ror r7 │ │ │ │ + biceq sl, sp, r0, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ac740 <__cxa_atexit@plt+0xa030c> │ │ │ │ + bhi b5698 <__cxa_atexit@plt+0xa9264> │ │ │ │ mov r3, #5 │ │ │ │ stmda r5, {r3, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ - ldr r7, [pc, #16] @ ac758 <__cxa_atexit@plt+0xa0324> │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ + ldr r7, [pc, #16] @ b56b0 <__cxa_atexit@plt+0xa927c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #5 │ │ │ │ bx r0 │ │ │ │ - biceq r3, lr, ip, asr r0 │ │ │ │ + ldrdeq sl, [sp, #96] @ 0x60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ac7cc <__cxa_atexit@plt+0xa0398> │ │ │ │ - ldr r2, [pc, #116] @ ac7ec <__cxa_atexit@plt+0xa03b8> │ │ │ │ + bhi b5724 <__cxa_atexit@plt+0xa92f0> │ │ │ │ + ldr r2, [pc, #116] @ b5744 <__cxa_atexit@plt+0xa9310> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #108] @ ac7f0 <__cxa_atexit@plt+0xa03bc> │ │ │ │ + ldr r1, [pc, #108] @ b5748 <__cxa_atexit@plt+0xa9314> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r9, #3 │ │ │ │ - beq ac7bc <__cxa_atexit@plt+0xa0388> │ │ │ │ + beq b5714 <__cxa_atexit@plt+0xa92e0> │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ac7d4 <__cxa_atexit@plt+0xa03a0> │ │ │ │ + bhi b572c <__cxa_atexit@plt+0xa92f8> │ │ │ │ str r9, [r3] │ │ │ │ mov r5, #7 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ac7f4 <__cxa_atexit@plt+0xa03c0> │ │ │ │ + ldr r7, [pc, #24] @ b574c <__cxa_atexit@plt+0xa9318> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #7 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - strdeq sp, [r3, #80]! @ 0x50 │ │ │ │ - biceq r2, lr, r8, asr #31 │ │ │ │ + @ instruction: 0x01e34690 │ │ │ │ + biceq sl, sp, ip, lsr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ac824 <__cxa_atexit@plt+0xa03f0> │ │ │ │ + bhi b577c <__cxa_atexit@plt+0xa9348> │ │ │ │ mov r3, #7 │ │ │ │ stmda r5, {r3, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ - ldr r7, [pc, #16] @ ac83c <__cxa_atexit@plt+0xa0408> │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ + ldr r7, [pc, #16] @ b5794 <__cxa_atexit@plt+0xa9360> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #7 │ │ │ │ bx r0 │ │ │ │ - biceq r2, lr, r8, ror pc │ │ │ │ - biceq r3, lr, r0 │ │ │ │ + biceq sl, sp, ip, ror #11 │ │ │ │ + biceq sl, sp, r4, ror r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r6, r5, #16 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi ac8a4 <__cxa_atexit@plt+0xa0470> │ │ │ │ + bhi b57fc <__cxa_atexit@plt+0xa93c8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ac8b0 <__cxa_atexit@plt+0xa047c> │ │ │ │ - ldr r3, [pc, #76] @ ac8c0 <__cxa_atexit@plt+0xa048c> │ │ │ │ + bcc b5808 <__cxa_atexit@plt+0xa93d4> │ │ │ │ + ldr r3, [pc, #76] @ b5818 <__cxa_atexit@plt+0xa93e4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #72] @ ac8c4 <__cxa_atexit@plt+0xa0490> │ │ │ │ + ldr r2, [pc, #72] @ b581c <__cxa_atexit@plt+0xa93e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #68] @ ac8c8 <__cxa_atexit@plt+0xa0494> │ │ │ │ + ldr r8, [pc, #68] @ b5820 <__cxa_atexit@plt+0xa93ec> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #64] @ ac8cc <__cxa_atexit@plt+0xa0498> │ │ │ │ + ldr r1, [pc, #64] @ b5824 <__cxa_atexit@plt+0xa93f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ @@ -164130,849 +173304,849 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r2, lr, ip, lsr pc │ │ │ │ - mvneq sp, r8, ror #9 │ │ │ │ - biceq r2, lr, r0, ror #30 │ │ │ │ + strheq sl, [sp, #80] @ 0x50 │ │ │ │ + mvneq r4, r8, lsl #11 │ │ │ │ + ldrdeq sl, [sp, #84] @ 0x54 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ ac8f0 <__cxa_atexit@plt+0xa04bc> │ │ │ │ + ldr r3, [pc, #12] @ b5848 <__cxa_atexit@plt+0xa9414> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a477b8 <__cxa_atexit@plt+0x1a3b384> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq r2, lr, ip, lsr pc │ │ │ │ + strheq sl, [sp, #80] @ 0x50 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ac950 <__cxa_atexit@plt+0xa051c> │ │ │ │ + bne b58a8 <__cxa_atexit@plt+0xa9474> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #104] @ ac984 <__cxa_atexit@plt+0xa0550> │ │ │ │ + ldr r2, [pc, #104] @ b58dc <__cxa_atexit@plt+0xa94a8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq ac968 <__cxa_atexit@plt+0xa0534> │ │ │ │ + beq b58c0 <__cxa_atexit@plt+0xa948c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne ac974 <__cxa_atexit@plt+0xa0540> │ │ │ │ - ldr r7, [pc, #72] @ ac988 <__cxa_atexit@plt+0xa0554> │ │ │ │ + bne b58cc <__cxa_atexit@plt+0xa9498> │ │ │ │ + ldr r7, [pc, #72] @ b58e0 <__cxa_atexit@plt+0xa94ac> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #64] @ ac98c <__cxa_atexit@plt+0xa0558> │ │ │ │ + ldr r0, [pc, #64] @ b58e4 <__cxa_atexit@plt+0xa94b0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ ac990 <__cxa_atexit@plt+0xa055c> │ │ │ │ + ldr r7, [pc, #56] @ b58e8 <__cxa_atexit@plt+0xa94b4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ ac994 <__cxa_atexit@plt+0xa0560> │ │ │ │ + ldr r0, [pc, #48] @ b58ec <__cxa_atexit@plt+0xa94b8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5], #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - biceq r2, lr, r8, asr #29 │ │ │ │ - strheq r2, [lr, #236] @ 0xec │ │ │ │ - ldrdeq r2, [lr, #224] @ 0xe0 │ │ │ │ - biceq r2, lr, r4, asr #29 │ │ │ │ - biceq r2, lr, r8, ror #28 │ │ │ │ + biceq sl, sp, ip, lsr r5 │ │ │ │ + biceq sl, sp, r0, lsr r5 │ │ │ │ + biceq sl, sp, r4, asr #10 │ │ │ │ + biceq sl, sp, r8, lsr r5 │ │ │ │ + ldrdeq sl, [sp, #76] @ 0x4c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ac9c8 <__cxa_atexit@plt+0xa0594> │ │ │ │ - ldr r7, [pc, #36] @ ac9dc <__cxa_atexit@plt+0xa05a8> │ │ │ │ + bne b5920 <__cxa_atexit@plt+0xa94ec> │ │ │ │ + ldr r7, [pc, #36] @ b5934 <__cxa_atexit@plt+0xa9500> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ ac9e0 <__cxa_atexit@plt+0xa05ac> │ │ │ │ + ldr r0, [pc, #28] @ b5938 <__cxa_atexit@plt+0xa9504> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - biceq r2, lr, r0, asr lr │ │ │ │ - biceq r2, lr, r4, asr #28 │ │ │ │ - biceq r2, lr, r8, ror #28 │ │ │ │ + biceq sl, sp, r4, asr #9 │ │ │ │ + strheq sl, [sp, #72] @ 0x48 │ │ │ │ + ldrdeq sl, [sp, #76] @ 0x4c │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aca30 <__cxa_atexit@plt+0xa05fc> │ │ │ │ - ldr r3, [pc, #56] @ aca40 <__cxa_atexit@plt+0xa060c> │ │ │ │ + bhi b5988 <__cxa_atexit@plt+0xa9554> │ │ │ │ + ldr r3, [pc, #56] @ b5998 <__cxa_atexit@plt+0xa9564> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9, sl} │ │ │ │ - ldr r3, [pc, #44] @ aca44 <__cxa_atexit@plt+0xa0610> │ │ │ │ + ldr r3, [pc, #44] @ b599c <__cxa_atexit@plt+0xa9568> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ - ldr r8, [pc, #36] @ aca48 <__cxa_atexit@plt+0xa0614> │ │ │ │ + ldr r8, [pc, #36] @ b59a0 <__cxa_atexit@plt+0xa956c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, sl │ │ │ │ mov sl, r3 │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ - ldr r7, [pc, #20] @ aca4c <__cxa_atexit@plt+0xa0618> │ │ │ │ + ldr r7, [pc, #20] @ b59a4 <__cxa_atexit@plt+0xa9570> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq sp, r8, lsr #14 │ │ │ │ - mvneq sp, r0, lsr #14 │ │ │ │ - biceq r2, lr, ip, asr lr │ │ │ │ - biceq r2, lr, r0, lsl #28 │ │ │ │ + strdeq r4, [r3, #116]! @ 0x74 │ │ │ │ + mvneq r4, ip, ror #15 │ │ │ │ + ldrdeq sl, [sp, #64] @ 0x40 │ │ │ │ + biceq sl, sp, r4, ror r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ aca88 <__cxa_atexit@plt+0xa0654> │ │ │ │ + ldr r3, [pc, #36] @ b59e0 <__cxa_atexit@plt+0xa95ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #32] @ aca8c <__cxa_atexit@plt+0xa0658> │ │ │ │ + ldr r9, [pc, #32] @ b59e4 <__cxa_atexit@plt+0xa95b0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ aca90 <__cxa_atexit@plt+0xa065c> │ │ │ │ + ldr r3, [pc, #20] @ b59e8 <__cxa_atexit@plt+0xa95b4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov sl, r7 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r2, lr, r4, lsr #26 │ │ │ │ - mvneq sp, r8, lsr r3 │ │ │ │ - strheq r2, [lr, #220] @ 0xdc │ │ │ │ + @ instruction: 0x01cda398 │ │ │ │ + ldrdeq r4, [r3, #56]! @ 0x38 │ │ │ │ + biceq sl, sp, r0, lsr r4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne acae0 <__cxa_atexit@plt+0xa06ac> │ │ │ │ + bne b5a38 <__cxa_atexit@plt+0xa9604> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc acb04 <__cxa_atexit@plt+0xa06d0> │ │ │ │ - ldr r7, [pc, #88] @ acb20 <__cxa_atexit@plt+0xa06ec> │ │ │ │ + bcc b5a5c <__cxa_atexit@plt+0xa9628> │ │ │ │ + ldr r7, [pc, #88] @ b5a78 <__cxa_atexit@plt+0xa9644> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ str sl, [r6, #8] │ │ │ │ mov r7, r6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #44] @ acb14 <__cxa_atexit@plt+0xa06e0> │ │ │ │ + ldr r3, [pc, #44] @ b5a6c <__cxa_atexit@plt+0xa9638> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #40] @ acb18 <__cxa_atexit@plt+0xa06e4> │ │ │ │ + ldr r9, [pc, #40] @ b5a70 <__cxa_atexit@plt+0xa963c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #32] @ acb1c <__cxa_atexit@plt+0xa06e8> │ │ │ │ + ldr r3, [pc, #32] @ b5a74 <__cxa_atexit@plt+0xa9640> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r2, lr, r0, ror #25 │ │ │ │ - strheq sp, [r3, #40]! @ 0x28 │ │ │ │ + biceq sl, sp, r4, asr r3 │ │ │ │ + mvneq r4, r8, asr r3 │ │ │ │ @ instruction: 0xfffffd80 │ │ │ │ - biceq r2, lr, ip, lsr #26 │ │ │ │ + biceq sl, sp, r0, lsr #7 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne acb80 <__cxa_atexit@plt+0xa074c> │ │ │ │ + bne b5ad8 <__cxa_atexit@plt+0xa96a4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc acba4 <__cxa_atexit@plt+0xa0770> │ │ │ │ - ldr r2, [pc, #92] @ acbbc <__cxa_atexit@plt+0xa0788> │ │ │ │ + bcc b5afc <__cxa_atexit@plt+0xa96c8> │ │ │ │ + ldr r2, [pc, #92] @ b5b14 <__cxa_atexit@plt+0xa96e0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #88] @ acbc0 <__cxa_atexit@plt+0xa078c> │ │ │ │ + ldr r1, [pc, #88] @ b5b18 <__cxa_atexit@plt+0xa96e4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str sl, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ - ldr r3, [pc, #40] @ acbb0 <__cxa_atexit@plt+0xa077c> │ │ │ │ + ldr r3, [pc, #40] @ b5b08 <__cxa_atexit@plt+0xa96d4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #36] @ acbb4 <__cxa_atexit@plt+0xa0780> │ │ │ │ + ldr r9, [pc, #36] @ b5b0c <__cxa_atexit@plt+0xa96d8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ acbb8 <__cxa_atexit@plt+0xa0784> │ │ │ │ + ldr r3, [pc, #28] @ b5b10 <__cxa_atexit@plt+0xa96dc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ - biceq r2, lr, r4, asr ip │ │ │ │ - mvneq sp, r8, lsl r2 │ │ │ │ + biceq sl, sp, r8, asr #5 │ │ │ │ + strheq r4, [r3, #40]! @ 0x28 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0xfffffb14 │ │ │ │ - biceq r2, lr, ip, lsl #25 │ │ │ │ + biceq sl, sp, r0, lsl #6 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ acbf4 <__cxa_atexit@plt+0xa07c0> │ │ │ │ + ldr r3, [pc, #28] @ b5b4c <__cxa_atexit@plt+0xa9718> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ acbf8 <__cxa_atexit@plt+0xa07c4> │ │ │ │ + ldr r3, [pc, #16] @ b5b50 <__cxa_atexit@plt+0xa971c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - strdeq sp, [r3, #20]! │ │ │ │ - biceq r2, lr, r4, asr ip │ │ │ │ + @ instruction: 0x01e34294 │ │ │ │ + biceq sl, sp, r8, asr #5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #116] @ acc84 <__cxa_atexit@plt+0xa0850> │ │ │ │ + ldr r3, [pc, #116] @ b5bdc <__cxa_atexit@plt+0xa97a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq acc48 <__cxa_atexit@plt+0xa0814> │ │ │ │ + beq b5ba0 <__cxa_atexit@plt+0xa976c> │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp r2, #2 │ │ │ │ - bne acc50 <__cxa_atexit@plt+0xa081c> │ │ │ │ - ldr r2, [pc, #96] @ acc94 <__cxa_atexit@plt+0xa0860> │ │ │ │ + bne b5ba8 <__cxa_atexit@plt+0xa9774> │ │ │ │ + ldr r2, [pc, #96] @ b5bec <__cxa_atexit@plt+0xa97b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #92] @ acc98 <__cxa_atexit@plt+0xa0864> │ │ │ │ + ldr r1, [pc, #92] @ b5bf0 <__cxa_atexit@plt+0xa97bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ ldr sl, [r7, #10] │ │ │ │ - b acc68 <__cxa_atexit@plt+0xa0834> │ │ │ │ + b b5bc0 <__cxa_atexit@plt+0xa978c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #48] @ acc88 <__cxa_atexit@plt+0xa0854> │ │ │ │ + ldr r2, [pc, #48] @ b5be0 <__cxa_atexit@plt+0xa97ac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ acc8c <__cxa_atexit@plt+0xa0858> │ │ │ │ + ldr r1, [pc, #44] @ b5be4 <__cxa_atexit@plt+0xa97b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ ldr sl, [r7, #7] │ │ │ │ str r1, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ - ldr r8, [pc, #24] @ acc90 <__cxa_atexit@plt+0xa085c> │ │ │ │ + ldr r8, [pc, #24] @ b5be8 <__cxa_atexit@plt+0xa97b4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ b 1897ab8 <__cxa_atexit@plt+0x188b684> │ │ │ │ muleq r0, r4, r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mvneq sp, ip, asr #9 │ │ │ │ - strheq sp, [r3, #72]! @ 0x48 │ │ │ │ + @ instruction: 0x01e34598 │ │ │ │ + mvneq r4, r4, lsl #11 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - strdeq sp, [r3, #64]! @ 0x40 │ │ │ │ - strheq r2, [lr, #180] @ 0xb4 │ │ │ │ + strheq r4, [r3, #92]! @ 0x5c │ │ │ │ + biceq sl, sp, r8, lsr #4 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #72] @ accf8 <__cxa_atexit@plt+0xa08c4> │ │ │ │ + ldr r3, [pc, #72] @ b5c50 <__cxa_atexit@plt+0xa981c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ accfc <__cxa_atexit@plt+0xa08c8> │ │ │ │ + ldr r2, [pc, #68] @ b5c54 <__cxa_atexit@plt+0xa9820> │ │ │ │ add r2, pc, r2 │ │ │ │ and r1, r7, #3 │ │ │ │ mov r0, #7 │ │ │ │ cmp r1, #2 │ │ │ │ moveq r2, r3 │ │ │ │ moveq r0, #10 │ │ │ │ str r7, [r5, #8] │ │ │ │ str r2, [r5] │ │ │ │ ldr sl, [r7, r0] │ │ │ │ - ldr r3, [pc, #32] @ acd00 <__cxa_atexit@plt+0xa08cc> │ │ │ │ + ldr r3, [pc, #32] @ b5c58 <__cxa_atexit@plt+0xa9824> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r8, [pc, #20] @ acd04 <__cxa_atexit@plt+0xa08d0> │ │ │ │ + ldr r8, [pc, #20] @ b5c5c <__cxa_atexit@plt+0xa9828> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, r7 │ │ │ │ b 1897ab8 <__cxa_atexit@plt+0x188b684> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mvneq sp, ip, asr #8 │ │ │ │ - mvneq sp, r0, asr #8 │ │ │ │ - biceq r2, lr, r8, asr #22 │ │ │ │ + mvneq r4, r8, lsl r5 │ │ │ │ + mvneq r4, ip, lsl #10 │ │ │ │ + strheq sl, [sp, #28] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ acd3c <__cxa_atexit@plt+0xa0908> │ │ │ │ + ldr r3, [pc, #32] @ b5c94 <__cxa_atexit@plt+0xa9860> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #28] @ acd40 <__cxa_atexit@plt+0xa090c> │ │ │ │ + ldr r2, [pc, #28] @ b5c98 <__cxa_atexit@plt+0xa9864> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r2, #2 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r8, [pc, #12] @ acd44 <__cxa_atexit@plt+0xa0910> │ │ │ │ + ldr r8, [pc, #12] @ b5c9c <__cxa_atexit@plt+0xa9868> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ @ instruction: 0xfffffd3c │ │ │ │ - mvneq sp, ip, lsl r4 │ │ │ │ - mvneq sp, ip, lsl #8 │ │ │ │ - biceq r2, lr, r8, lsl #22 │ │ │ │ + mvneq r4, r8, ror #9 │ │ │ │ + ldrdeq r4, [r3, #72]! @ 0x48 │ │ │ │ + biceq sl, sp, ip, ror r1 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ acd7c <__cxa_atexit@plt+0xa0948> │ │ │ │ + ldr r3, [pc, #32] @ b5cd4 <__cxa_atexit@plt+0xa98a0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #28] @ acd80 <__cxa_atexit@plt+0xa094c> │ │ │ │ + ldr r2, [pc, #28] @ b5cd8 <__cxa_atexit@plt+0xa98a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r2, #2 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r8, [pc, #12] @ acd84 <__cxa_atexit@plt+0xa0950> │ │ │ │ + ldr r8, [pc, #12] @ b5cdc <__cxa_atexit@plt+0xa98a8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ @ instruction: 0xfffffcfc │ │ │ │ - ldrdeq sp, [r3, #60]! @ 0x3c │ │ │ │ - mvneq sp, ip, asr #7 │ │ │ │ - biceq r2, lr, r8, asr #21 │ │ │ │ + mvneq r4, r8, lsr #9 │ │ │ │ + @ instruction: 0x01e34498 │ │ │ │ + biceq sl, sp, ip, lsr r1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r9, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne acdd0 <__cxa_atexit@plt+0xa099c> │ │ │ │ - ldr r5, [pc, #112] @ ace20 <__cxa_atexit@plt+0xa09ec> │ │ │ │ + bne b5d28 <__cxa_atexit@plt+0xa98f4> │ │ │ │ + ldr r5, [pc, #112] @ b5d78 <__cxa_atexit@plt+0xa9944> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3] │ │ │ │ - ldr r5, [pc, #104] @ ace24 <__cxa_atexit@plt+0xa09f0> │ │ │ │ + ldr r5, [pc, #104] @ b5d7c <__cxa_atexit@plt+0xa9948> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #2 │ │ │ │ - ldr r8, [pc, #96] @ ace28 <__cxa_atexit@plt+0xa09f4> │ │ │ │ + ldr r8, [pc, #96] @ b5d80 <__cxa_atexit@plt+0xa994c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ace10 <__cxa_atexit@plt+0xa09dc> │ │ │ │ - ldr r7, [pc, #68] @ ace2c <__cxa_atexit@plt+0xa09f8> │ │ │ │ + bcc b5d68 <__cxa_atexit@plt+0xa9934> │ │ │ │ + ldr r7, [pc, #68] @ b5d84 <__cxa_atexit@plt+0xa9950> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #64] @ ace30 <__cxa_atexit@plt+0xa09fc> │ │ │ │ + ldr r2, [pc, #64] @ b5d88 <__cxa_atexit@plt+0xa9954> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq sp, r0, lsr #32 │ │ │ │ - mvneq sp, r8, lsl r0 │ │ │ │ + mvneq r4, r0, asr #1 │ │ │ │ + strheq r4, [r3, #8]! │ │ │ │ @ instruction: 0xfffff7ec │ │ │ │ - strheq sp, [r3, #0]! │ │ │ │ - biceq r2, lr, ip, lsl sl │ │ │ │ + mvneq r4, r0, asr r1 │ │ │ │ + @ instruction: 0x01cda090 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ ace58 <__cxa_atexit@plt+0xa0a24> │ │ │ │ + ldr r3, [pc, #16] @ b5db0 <__cxa_atexit@plt+0xa997c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r8, [pc, #8] @ ace5c <__cxa_atexit@plt+0xa0a28> │ │ │ │ + ldr r8, [pc, #8] @ b5db4 <__cxa_atexit@plt+0xa9980> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 186fb54 <__cxa_atexit@plt+0x1863720> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - mvneq ip, ip, lsl #31 │ │ │ │ - strdeq r2, [lr, #144] @ 0x90 │ │ │ │ + mvneq r4, ip, lsr #32 │ │ │ │ + biceq sl, sp, r4, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ ace94 <__cxa_atexit@plt+0xa0a60> │ │ │ │ + ldr r3, [pc, #32] @ b5dec <__cxa_atexit@plt+0xa99b8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #28] @ ace98 <__cxa_atexit@plt+0xa0a64> │ │ │ │ + ldr r2, [pc, #28] @ b5df0 <__cxa_atexit@plt+0xa99bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r2, #2 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r8, [pc, #12] @ ace9c <__cxa_atexit@plt+0xa0a68> │ │ │ │ + ldr r8, [pc, #12] @ b5df4 <__cxa_atexit@plt+0xa99c0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ @ instruction: 0xfffffbe4 │ │ │ │ - mvneq sp, r4, asr #5 │ │ │ │ - strheq sp, [r3, #36]! @ 0x24 │ │ │ │ - biceq r2, lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x01e34390 │ │ │ │ + mvneq r4, r0, lsl #7 │ │ │ │ + biceq r9, sp, r4, lsl lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi acef8 <__cxa_atexit@plt+0xa0ac4> │ │ │ │ + bhi b5e50 <__cxa_atexit@plt+0xa9a1c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq acef0 <__cxa_atexit@plt+0xa0abc> │ │ │ │ - ldr r3, [pc, #44] @ acf00 <__cxa_atexit@plt+0xa0acc> │ │ │ │ + beq b5e48 <__cxa_atexit@plt+0xa9a14> │ │ │ │ + ldr r3, [pc, #44] @ b5e58 <__cxa_atexit@plt+0xa9a24> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ acf04 <__cxa_atexit@plt+0xa0ad0> │ │ │ │ + ldr r2, [pc, #40] @ b5e5c <__cxa_atexit@plt+0xa9a28> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r2, lr, r0, ror #14 │ │ │ │ - mvneq ip, r8, lsl #29 │ │ │ │ - strheq r2, [lr, #156] @ 0x9c │ │ │ │ + ldrdeq r9, [sp, #212] @ 0xd4 │ │ │ │ + mvneq r3, r8, lsr #30 │ │ │ │ + biceq sl, sp, r0, lsr r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi acf64 <__cxa_atexit@plt+0xa0b30> │ │ │ │ - ldr r7, [pc, #72] @ acf78 <__cxa_atexit@plt+0xa0b44> │ │ │ │ + bhi b5ebc <__cxa_atexit@plt+0xa9a88> │ │ │ │ + ldr r7, [pc, #72] @ b5ed0 <__cxa_atexit@plt+0xa9a9c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq acf58 <__cxa_atexit@plt+0xa0b24> │ │ │ │ - ldr r7, [pc, #56] @ acf7c <__cxa_atexit@plt+0xa0b48> │ │ │ │ + beq b5eb0 <__cxa_atexit@plt+0xa9a7c> │ │ │ │ + ldr r7, [pc, #56] @ b5ed4 <__cxa_atexit@plt+0xa9aa0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ acf80 <__cxa_atexit@plt+0xa0b4c> │ │ │ │ + ldr r7, [pc, #20] @ b5ed8 <__cxa_atexit@plt+0xa9aa4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - biceq r2, lr, r0, ror r9 │ │ │ │ - biceq r2, lr, r4, asr #18 │ │ │ │ + biceq r9, sp, r4, ror #31 │ │ │ │ + strheq r9, [sp, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ acfa4 <__cxa_atexit@plt+0xa0b70> │ │ │ │ + ldr r3, [pc, #12] @ b5efc <__cxa_atexit@plt+0xa9ac8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ acfdc <__cxa_atexit@plt+0xa0ba8> │ │ │ │ + ldr r2, [pc, #36] @ b5f34 <__cxa_atexit@plt+0xa9b00> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ acfe0 <__cxa_atexit@plt+0xa0bac> │ │ │ │ + ldr r3, [pc, #32] @ b5f38 <__cxa_atexit@plt+0xa9b04> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, ror #28 │ │ │ │ - mvneq ip, ip, lsl lr │ │ │ │ - biceq r2, lr, ip, lsr #16 │ │ │ │ + mvneq r3, r0, lsl #30 │ │ │ │ + strheq r3, [r3, #236]! @ 0xec │ │ │ │ + biceq r9, sp, r0, lsr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ad038 <__cxa_atexit@plt+0xa0c04> │ │ │ │ + bhi b5f90 <__cxa_atexit@plt+0xa9b5c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ad030 <__cxa_atexit@plt+0xa0bfc> │ │ │ │ - ldr r3, [pc, #40] @ ad040 <__cxa_atexit@plt+0xa0c0c> │ │ │ │ + beq b5f88 <__cxa_atexit@plt+0xa9b54> │ │ │ │ + ldr r3, [pc, #40] @ b5f98 <__cxa_atexit@plt+0xa9b64> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ ad044 <__cxa_atexit@plt+0xa0c10> │ │ │ │ + ldr r8, [pc, #28] @ b5f9c <__cxa_atexit@plt+0xa9b68> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, asr #26 │ │ │ │ - mvneq sp, r8, asr r0 │ │ │ │ - biceq r2, lr, r8, lsr #15 │ │ │ │ + mvneq r3, ip, ror #27 │ │ │ │ + mvneq r4, r0, lsr r1 │ │ │ │ + biceq r9, sp, ip, lsl lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ad09c <__cxa_atexit@plt+0xa0c68> │ │ │ │ + bhi b5ff4 <__cxa_atexit@plt+0xa9bc0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ad094 <__cxa_atexit@plt+0xa0c60> │ │ │ │ - ldr r3, [pc, #40] @ ad0a4 <__cxa_atexit@plt+0xa0c70> │ │ │ │ + beq b5fec <__cxa_atexit@plt+0xa9bb8> │ │ │ │ + ldr r3, [pc, #40] @ b5ffc <__cxa_atexit@plt+0xa9bc8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ ad0a8 <__cxa_atexit@plt+0xa0c74> │ │ │ │ + ldr r8, [pc, #28] @ b6000 <__cxa_atexit@plt+0xa9bcc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, ror #25 │ │ │ │ - strdeq ip, [r3, #248]! @ 0xf8 │ │ │ │ + mvneq r3, r8, lsl #27 │ │ │ │ + ldrdeq r4, [r3, #0]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r2, lr, ip, lsr #14 │ │ │ │ + biceq r9, sp, r0, lsr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ad118 <__cxa_atexit@plt+0xa0ce4> │ │ │ │ + bhi b6070 <__cxa_atexit@plt+0xa9c3c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ad110 <__cxa_atexit@plt+0xa0cdc> │ │ │ │ - ldr r3, [pc, #40] @ ad120 <__cxa_atexit@plt+0xa0cec> │ │ │ │ + beq b6068 <__cxa_atexit@plt+0xa9c34> │ │ │ │ + ldr r3, [pc, #40] @ b6078 <__cxa_atexit@plt+0xa9c44> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ ad124 <__cxa_atexit@plt+0xa0cf0> │ │ │ │ + ldr r8, [pc, #28] @ b607c <__cxa_atexit@plt+0xa9c48> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, ror #24 │ │ │ │ - mvneq ip, ip, ror pc │ │ │ │ - biceq r2, lr, r8, ror #13 │ │ │ │ + mvneq r3, ip, lsl #26 │ │ │ │ + mvneq r4, r4, asr r0 │ │ │ │ + biceq r9, sp, ip, asr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ad17c <__cxa_atexit@plt+0xa0d48> │ │ │ │ + bhi b60d4 <__cxa_atexit@plt+0xa9ca0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ad174 <__cxa_atexit@plt+0xa0d40> │ │ │ │ - ldr r3, [pc, #40] @ ad184 <__cxa_atexit@plt+0xa0d50> │ │ │ │ + beq b60cc <__cxa_atexit@plt+0xa9c98> │ │ │ │ + ldr r3, [pc, #40] @ b60dc <__cxa_atexit@plt+0xa9ca8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #28] @ ad188 <__cxa_atexit@plt+0xa0d54> │ │ │ │ + ldr r8, [pc, #28] @ b60e0 <__cxa_atexit@plt+0xa9cac> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, lsl #24 │ │ │ │ - mvneq ip, r4, lsl pc │ │ │ │ + mvneq r3, r8, lsr #25 │ │ │ │ + mvneq r3, ip, ror #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad1d4 <__cxa_atexit@plt+0xa0da0> │ │ │ │ - ldr r3, [pc, #56] @ ad1ec <__cxa_atexit@plt+0xa0db8> │ │ │ │ + bcc b612c <__cxa_atexit@plt+0xa9cf8> │ │ │ │ + ldr r3, [pc, #56] @ b6144 <__cxa_atexit@plt+0xa9d10> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ ad1f0 <__cxa_atexit@plt+0xa0dbc> │ │ │ │ + ldr r2, [pc, #52] @ b6148 <__cxa_atexit@plt+0xa9d14> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [r5] │ │ │ │ add r3, r3, #1 │ │ │ │ stmib r7, {r2, r8} │ │ │ │ str r3, [r7, #12] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ad1f4 <__cxa_atexit@plt+0xa0dc0> │ │ │ │ + ldr r7, [pc, #24] @ b614c <__cxa_atexit@plt+0xa9d18> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - biceq r2, lr, r0, asr r7 │ │ │ │ - mvneq ip, r8, ror #23 │ │ │ │ - biceq r2, lr, ip, asr r7 │ │ │ │ + biceq r9, sp, r4, asr #27 │ │ │ │ + mvneq r3, r8, lsl #25 │ │ │ │ + ldrdeq r9, [sp, #208] @ 0xd0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad230 <__cxa_atexit@plt+0xa0dfc> │ │ │ │ - ldr r3, [pc, #40] @ ad248 <__cxa_atexit@plt+0xa0e14> │ │ │ │ + bcc b6188 <__cxa_atexit@plt+0xa9d54> │ │ │ │ + ldr r3, [pc, #40] @ b61a0 <__cxa_atexit@plt+0xa9d6c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad24c <__cxa_atexit@plt+0xa0e18> │ │ │ │ + ldr r7, [pc, #20] @ b61a4 <__cxa_atexit@plt+0xa9d70> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, ror #29 │ │ │ │ - biceq r2, lr, r4, lsl #14 │ │ │ │ + strheq r3, [r3, #248]! @ 0xf8 │ │ │ │ + biceq r9, sp, r8, ror sp │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad288 <__cxa_atexit@plt+0xa0e54> │ │ │ │ - ldr r3, [pc, #40] @ ad2a0 <__cxa_atexit@plt+0xa0e6c> │ │ │ │ + bcc b61e0 <__cxa_atexit@plt+0xa9dac> │ │ │ │ + ldr r3, [pc, #40] @ b61f8 <__cxa_atexit@plt+0xa9dc4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad2a4 <__cxa_atexit@plt+0xa0e70> │ │ │ │ + ldr r7, [pc, #20] @ b61fc <__cxa_atexit@plt+0xa9dc8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - stlexheq ip, r0, [r3] │ │ │ │ - strheq r2, [lr, #96] @ 0x60 │ │ │ │ + mvneq r3, ip, asr pc │ │ │ │ + biceq r9, sp, r4, lsr #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad2e0 <__cxa_atexit@plt+0xa0eac> │ │ │ │ - ldr r3, [pc, #40] @ ad2f8 <__cxa_atexit@plt+0xa0ec4> │ │ │ │ + bcc b6238 <__cxa_atexit@plt+0xa9e04> │ │ │ │ + ldr r3, [pc, #40] @ b6250 <__cxa_atexit@plt+0xa9e1c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad2fc <__cxa_atexit@plt+0xa0ec8> │ │ │ │ + ldr r7, [pc, #20] @ b6254 <__cxa_atexit@plt+0xa9e20> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, lsr lr │ │ │ │ - biceq r2, lr, ip, asr r6 │ │ │ │ + mvneq r3, r0, lsl #30 │ │ │ │ + ldrdeq r9, [sp, #192] @ 0xc0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad338 <__cxa_atexit@plt+0xa0f04> │ │ │ │ - ldr r3, [pc, #40] @ ad350 <__cxa_atexit@plt+0xa0f1c> │ │ │ │ + bcc b6290 <__cxa_atexit@plt+0xa9e5c> │ │ │ │ + ldr r3, [pc, #40] @ b62a8 <__cxa_atexit@plt+0xa9e74> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad354 <__cxa_atexit@plt+0xa0f20> │ │ │ │ + ldr r7, [pc, #20] @ b62ac <__cxa_atexit@plt+0xa9e78> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq ip, [r3, #208]! @ 0xd0 │ │ │ │ - biceq r2, lr, r8, lsl #12 │ │ │ │ + stlexheq r3, ip, [r3] │ │ │ │ + biceq r9, sp, ip, ror ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad390 <__cxa_atexit@plt+0xa0f5c> │ │ │ │ - ldr r3, [pc, #40] @ ad3a8 <__cxa_atexit@plt+0xa0f74> │ │ │ │ + bcc b62e8 <__cxa_atexit@plt+0xa9eb4> │ │ │ │ + ldr r3, [pc, #40] @ b6300 <__cxa_atexit@plt+0xa9ecc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad3ac <__cxa_atexit@plt+0xa0f78> │ │ │ │ + ldr r7, [pc, #20] @ b6304 <__cxa_atexit@plt+0xa9ed0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror sp │ │ │ │ - strheq r2, [lr, #84] @ 0x54 │ │ │ │ + mvneq r3, r0, asr #28 │ │ │ │ + biceq r9, sp, r8, lsr #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad3e8 <__cxa_atexit@plt+0xa0fb4> │ │ │ │ - ldr r3, [pc, #40] @ ad400 <__cxa_atexit@plt+0xa0fcc> │ │ │ │ + bcc b6340 <__cxa_atexit@plt+0xa9f0c> │ │ │ │ + ldr r3, [pc, #40] @ b6358 <__cxa_atexit@plt+0xa9f24> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad404 <__cxa_atexit@plt+0xa0fd0> │ │ │ │ + ldr r7, [pc, #20] @ b635c <__cxa_atexit@plt+0xa9f28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, lsr #26 │ │ │ │ - biceq r2, lr, r0, ror #10 │ │ │ │ + strdeq r3, [r3, #208]! @ 0xd0 │ │ │ │ + ldrdeq r9, [sp, #180] @ 0xb4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad440 <__cxa_atexit@plt+0xa100c> │ │ │ │ - ldr r3, [pc, #40] @ ad458 <__cxa_atexit@plt+0xa1024> │ │ │ │ + bcc b6398 <__cxa_atexit@plt+0xa9f64> │ │ │ │ + ldr r3, [pc, #40] @ b63b0 <__cxa_atexit@plt+0xa9f7c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad45c <__cxa_atexit@plt+0xa1028> │ │ │ │ + ldr r7, [pc, #20] @ b63b4 <__cxa_atexit@plt+0xa9f80> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, lsl sp │ │ │ │ - biceq r2, lr, ip, lsl #10 │ │ │ │ + mvneq r3, r4, ror #27 │ │ │ │ + biceq r9, sp, r0, lsl #23 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ad498 <__cxa_atexit@plt+0xa1064> │ │ │ │ - ldr r3, [pc, #40] @ ad4b0 <__cxa_atexit@plt+0xa107c> │ │ │ │ + bcc b63f0 <__cxa_atexit@plt+0xa9fbc> │ │ │ │ + ldr r3, [pc, #40] @ b6408 <__cxa_atexit@plt+0xa9fd4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ad4b4 <__cxa_atexit@plt+0xa1080> │ │ │ │ + ldr r7, [pc, #20] @ b640c <__cxa_atexit@plt+0xa9fd8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, ror ip │ │ │ │ - strheq r2, [lr, #72] @ 0x48 │ │ │ │ + mvneq r3, r4, asr #26 │ │ │ │ + biceq r9, sp, ip, lsr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ad4f0 <__cxa_atexit@plt+0xa10bc> │ │ │ │ - ldr r2, [pc, #36] @ ad4f8 <__cxa_atexit@plt+0xa10c4> │ │ │ │ + bhi b6448 <__cxa_atexit@plt+0xaa014> │ │ │ │ + ldr r2, [pc, #36] @ b6450 <__cxa_atexit@plt+0xaa01c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ ad4fc <__cxa_atexit@plt+0xa10c8> │ │ │ │ + ldr r1, [pc, #32] @ b6454 <__cxa_atexit@plt+0xaa020> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r2, lr, r8, lsl #9 │ │ │ │ - @ instruction: 0x01e3c898 │ │ │ │ - ldrdeq r2, [lr, #92] @ 0x5c │ │ │ │ + strdeq r9, [sp, #172] @ 0xac │ │ │ │ + mvneq r3, r8, lsr r9 │ │ │ │ + biceq r9, sp, r0, asr ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ad544 <__cxa_atexit@plt+0xa1110> │ │ │ │ - ldr r2, [pc, #40] @ ad54c <__cxa_atexit@plt+0xa1118> │ │ │ │ + bhi b649c <__cxa_atexit@plt+0xaa068> │ │ │ │ + ldr r2, [pc, #40] @ b64a4 <__cxa_atexit@plt+0xaa070> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ ad550 <__cxa_atexit@plt+0xa111c> │ │ │ │ + ldr r0, [pc, #32] @ b64a8 <__cxa_atexit@plt+0xaa074> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r0, lr, r4, lsr pc │ │ │ │ + biceq r8, sp, r8, lsr #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ad57c <__cxa_atexit@plt+0xa1148> │ │ │ │ + bne b64d4 <__cxa_atexit@plt+0xaa0a0> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ad590 <__cxa_atexit@plt+0xa115c> │ │ │ │ + ldr r7, [pc, #12] @ b64e8 <__cxa_atexit@plt+0xaa0b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror #22 │ │ │ │ - biceq r2, lr, ip, asr r5 │ │ │ │ + mvneq r3, r0, lsr ip │ │ │ │ + ldrdeq r9, [sp, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ad5fc <__cxa_atexit@plt+0xa11c8> │ │ │ │ + bhi b6554 <__cxa_atexit@plt+0xaa120> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ad608 <__cxa_atexit@plt+0xa11d4> │ │ │ │ - ldr r1, [pc, #80] @ ad618 <__cxa_atexit@plt+0xa11e4> │ │ │ │ + bcc b6560 <__cxa_atexit@plt+0xaa12c> │ │ │ │ + ldr r1, [pc, #80] @ b6570 <__cxa_atexit@plt+0xaa13c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ ad61c <__cxa_atexit@plt+0xa11e8> │ │ │ │ + ldr lr, [pc, #76] @ b6574 <__cxa_atexit@plt+0xaa140> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ ad620 <__cxa_atexit@plt+0xa11ec> │ │ │ │ + ldr r0, [pc, #72] @ b6578 <__cxa_atexit@plt+0xaa144> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -164984,155 +174158,155 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - @ instruction: 0x01e3c79c │ │ │ │ + mvneq r3, ip, lsr r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ad678 <__cxa_atexit@plt+0xa1244> │ │ │ │ + bcc b65d0 <__cxa_atexit@plt+0xaa19c> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ ad688 <__cxa_atexit@plt+0xa1254> │ │ │ │ + ldr r2, [pc, #28] @ b65e0 <__cxa_atexit@plt+0xaa1ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e3ca94 │ │ │ │ - biceq r2, lr, ip, asr #7 │ │ │ │ + mvneq r3, r0, ror #22 │ │ │ │ + biceq r9, sp, r0, asr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ad70c <__cxa_atexit@plt+0xa12d8> │ │ │ │ + bhi b6664 <__cxa_atexit@plt+0xaa230> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ad718 <__cxa_atexit@plt+0xa12e4> │ │ │ │ - ldr lr, [pc, #104] @ ad728 <__cxa_atexit@plt+0xa12f4> │ │ │ │ + bcc b6670 <__cxa_atexit@plt+0xaa23c> │ │ │ │ + ldr lr, [pc, #104] @ b6680 <__cxa_atexit@plt+0xaa24c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ ad72c <__cxa_atexit@plt+0xa12f8> │ │ │ │ + ldr r0, [pc, #100] @ b6684 <__cxa_atexit@plt+0xaa250> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ ad730 <__cxa_atexit@plt+0xa12fc> │ │ │ │ + ldr r1, [pc, #92] @ b6688 <__cxa_atexit@plt+0xaa254> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ - ldr r5, [pc, #68] @ ad734 <__cxa_atexit@plt+0xa1300> │ │ │ │ + ldr r5, [pc, #68] @ b668c <__cxa_atexit@plt+0xaa258> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #60] @ ad738 <__cxa_atexit@plt+0xa1304> │ │ │ │ + ldr r5, [pc, #60] @ b6690 <__cxa_atexit@plt+0xaa25c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #217 @ 0xd9 │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq ip, r0, lsr #13 │ │ │ │ - mvneq ip, ip, asr sl │ │ │ │ - strheq ip, [r3, #108]! @ 0x6c │ │ │ │ + mvneq r3, r0, asr #14 │ │ │ │ + mvneq r3, r8, lsr #22 │ │ │ │ + mvneq r3, ip, asr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ad770 <__cxa_atexit@plt+0xa133c> │ │ │ │ - ldr r2, [pc, #28] @ ad77c <__cxa_atexit@plt+0xa1348> │ │ │ │ + bcc b66c8 <__cxa_atexit@plt+0xaa294> │ │ │ │ + ldr r2, [pc, #28] @ b66d4 <__cxa_atexit@plt+0xaa2a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r4, lsl #18 │ │ │ │ - biceq r2, lr, r4, asr #5 │ │ │ │ + ldrdeq r3, [r3, #156]! @ 0x9c │ │ │ │ + biceq r9, sp, r8, lsr r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ad7c4 <__cxa_atexit@plt+0xa1390> │ │ │ │ - ldr r2, [pc, #40] @ ad7cc <__cxa_atexit@plt+0xa1398> │ │ │ │ + bhi b671c <__cxa_atexit@plt+0xaa2e8> │ │ │ │ + ldr r2, [pc, #40] @ b6724 <__cxa_atexit@plt+0xaa2f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ ad7d0 <__cxa_atexit@plt+0xa139c> │ │ │ │ + ldr r0, [pc, #32] @ b6728 <__cxa_atexit@plt+0xaa2f4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01ce0d94 │ │ │ │ + biceq r8, sp, r8, lsl #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ad7fc <__cxa_atexit@plt+0xa13c8> │ │ │ │ + bne b6754 <__cxa_atexit@plt+0xaa320> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ad810 <__cxa_atexit@plt+0xa13dc> │ │ │ │ + ldr r7, [pc, #12] @ b6768 <__cxa_atexit@plt+0xaa334> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror #17 │ │ │ │ - biceq r2, lr, r4, asr r2 │ │ │ │ + strheq r3, [r3, #144]! @ 0x90 │ │ │ │ + biceq r9, sp, r8, asr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ad87c <__cxa_atexit@plt+0xa1448> │ │ │ │ + bhi b67d4 <__cxa_atexit@plt+0xaa3a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ad888 <__cxa_atexit@plt+0xa1454> │ │ │ │ - ldr r1, [pc, #80] @ ad898 <__cxa_atexit@plt+0xa1464> │ │ │ │ + bcc b67e0 <__cxa_atexit@plt+0xaa3ac> │ │ │ │ + ldr r1, [pc, #80] @ b67f0 <__cxa_atexit@plt+0xaa3bc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ ad89c <__cxa_atexit@plt+0xa1468> │ │ │ │ + ldr lr, [pc, #76] @ b67f4 <__cxa_atexit@plt+0xaa3c0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ ad8a0 <__cxa_atexit@plt+0xa146c> │ │ │ │ + ldr r0, [pc, #72] @ b67f8 <__cxa_atexit@plt+0xaa3c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -165144,217 +174318,217 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq ip, ip, lsl r5 │ │ │ │ + strheq r3, [r3, #92]! @ 0x5c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ce2094 │ │ │ │ + biceq r9, sp, r8, lsl #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq r2, lr, r4, lsr #3 │ │ │ │ + biceq r9, sp, r8, lsl r8 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ad984 <__cxa_atexit@plt+0xa1550> │ │ │ │ + bhi b68dc <__cxa_atexit@plt+0xaa4a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #36 @ 0x24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ad98c <__cxa_atexit@plt+0xa1558> │ │ │ │ - ldr r1, [pc, #144] @ ad9a0 <__cxa_atexit@plt+0xa156c> │ │ │ │ + bcc b68e4 <__cxa_atexit@plt+0xaa4b0> │ │ │ │ + ldr r1, [pc, #144] @ b68f8 <__cxa_atexit@plt+0xaa4c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r2, [r7, #12] │ │ │ │ cmp r2, #11 │ │ │ │ - bge ad970 <__cxa_atexit@plt+0xa153c> │ │ │ │ - ldr r2, [pc, #124] @ ad9a4 <__cxa_atexit@plt+0xa1570> │ │ │ │ + bge b68c8 <__cxa_atexit@plt+0xaa494> │ │ │ │ + ldr r2, [pc, #124] @ b68fc <__cxa_atexit@plt+0xaa4c8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #120] @ ad9a8 <__cxa_atexit@plt+0xa1574> │ │ │ │ + ldr lr, [pc, #120] @ b6900 <__cxa_atexit@plt+0xaa4cc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #116] @ ad9ac <__cxa_atexit@plt+0xa1578> │ │ │ │ + ldr r8, [pc, #116] @ b6904 <__cxa_atexit@plt+0xaa4d0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r1, [pc, #100] @ ad9b0 <__cxa_atexit@plt+0xa157c> │ │ │ │ + ldr r1, [pc, #100] @ b6908 <__cxa_atexit@plt+0xaa4d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ add lr, r3, #24 │ │ │ │ stm lr, {r0, r1, r2} │ │ │ │ sub r7, r6, #2 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ - ldr r7, [pc, #60] @ ad9b4 <__cxa_atexit@plt+0xa1580> │ │ │ │ + ldr r7, [pc, #60] @ b690c <__cxa_atexit@plt+0xaa4d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ mov r6, r3 │ │ │ │ - b ad994 <__cxa_atexit@plt+0xa1560> │ │ │ │ + b b68ec <__cxa_atexit@plt+0xaa4b8> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror #8 │ │ │ │ + mvneq r3, r4, lsl #10 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ - mvneq ip, r8, lsl r7 │ │ │ │ - mvneq ip, r0, ror r7 │ │ │ │ + strdeq r3, [r3, #112]! @ 0x70 │ │ │ │ + mvneq r3, ip, lsr r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ad9f0 <__cxa_atexit@plt+0xa15bc> │ │ │ │ + bcc b6948 <__cxa_atexit@plt+0xaa514> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ ada00 <__cxa_atexit@plt+0xa15cc> │ │ │ │ + ldr r2, [pc, #28] @ b6958 <__cxa_atexit@plt+0xaa524> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror #14 │ │ │ │ - ldrdeq r1, [lr, #248] @ 0xf8 │ │ │ │ + mvneq r3, r0, lsr r8 │ │ │ │ + biceq r9, sp, ip, asr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ada84 <__cxa_atexit@plt+0xa1650> │ │ │ │ + bhi b69dc <__cxa_atexit@plt+0xaa5a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ada90 <__cxa_atexit@plt+0xa165c> │ │ │ │ - ldr lr, [pc, #104] @ adaa0 <__cxa_atexit@plt+0xa166c> │ │ │ │ + bcc b69e8 <__cxa_atexit@plt+0xaa5b4> │ │ │ │ + ldr lr, [pc, #104] @ b69f8 <__cxa_atexit@plt+0xaa5c4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ adaa4 <__cxa_atexit@plt+0xa1670> │ │ │ │ + ldr r0, [pc, #100] @ b69fc <__cxa_atexit@plt+0xaa5c8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ adaa8 <__cxa_atexit@plt+0xa1674> │ │ │ │ + ldr r1, [pc, #92] @ b6a00 <__cxa_atexit@plt+0xaa5cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ - ldr r5, [pc, #68] @ adaac <__cxa_atexit@plt+0xa1678> │ │ │ │ + ldr r5, [pc, #68] @ b6a04 <__cxa_atexit@plt+0xaa5d0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #3 │ │ │ │ - ldr r5, [pc, #60] @ adab0 <__cxa_atexit@plt+0xa167c> │ │ │ │ + ldr r5, [pc, #60] @ b6a08 <__cxa_atexit@plt+0xaa5d4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #217 @ 0xd9 │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq ip, r8, lsr #6 │ │ │ │ - strdeq ip, [r3, #80]! @ 0x50 │ │ │ │ - mvneq ip, r4, asr #6 │ │ │ │ + mvneq r3, r8, asr #7 │ │ │ │ + mvneq r3, r8, asr #13 │ │ │ │ + mvneq r3, r4, ror #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc adae8 <__cxa_atexit@plt+0xa16b4> │ │ │ │ - ldr r2, [pc, #28] @ adaf4 <__cxa_atexit@plt+0xa16c0> │ │ │ │ + bcc b6a40 <__cxa_atexit@plt+0xaa60c> │ │ │ │ + ldr r2, [pc, #28] @ b6a4c <__cxa_atexit@plt+0xaa618> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, ip, lsl #11 │ │ │ │ - biceq r1, lr, r8, lsr #30 │ │ │ │ + mvneq r3, r4, ror #12 │ │ │ │ + @ instruction: 0x01cd959c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi adb3c <__cxa_atexit@plt+0xa1708> │ │ │ │ - ldr r2, [pc, #40] @ adb44 <__cxa_atexit@plt+0xa1710> │ │ │ │ + bhi b6a94 <__cxa_atexit@plt+0xaa660> │ │ │ │ + ldr r2, [pc, #40] @ b6a9c <__cxa_atexit@plt+0xaa668> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ adb48 <__cxa_atexit@plt+0xa1714> │ │ │ │ + ldr r0, [pc, #32] @ b6aa0 <__cxa_atexit@plt+0xaa66c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - strdeq r0, [lr, #156] @ 0x9c │ │ │ │ + biceq r8, sp, r0, ror r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne adb74 <__cxa_atexit@plt+0xa1740> │ │ │ │ + bne b6acc <__cxa_atexit@plt+0xaa698> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ adb88 <__cxa_atexit@plt+0xa1754> │ │ │ │ + ldr r7, [pc, #12] @ b6ae0 <__cxa_atexit@plt+0xaa6ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, ror #10 │ │ │ │ - biceq r1, lr, r8, lsr #29 │ │ │ │ + mvneq r3, r8, lsr r6 │ │ │ │ + biceq r9, sp, ip, lsl r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi adbf4 <__cxa_atexit@plt+0xa17c0> │ │ │ │ + bhi b6b4c <__cxa_atexit@plt+0xaa718> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc adc00 <__cxa_atexit@plt+0xa17cc> │ │ │ │ - ldr r1, [pc, #80] @ adc10 <__cxa_atexit@plt+0xa17dc> │ │ │ │ + bcc b6b58 <__cxa_atexit@plt+0xaa724> │ │ │ │ + ldr r1, [pc, #80] @ b6b68 <__cxa_atexit@plt+0xaa734> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ adc14 <__cxa_atexit@plt+0xa17e0> │ │ │ │ + ldr lr, [pc, #76] @ b6b6c <__cxa_atexit@plt+0xaa738> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ adc18 <__cxa_atexit@plt+0xa17e4> │ │ │ │ + ldr r0, [pc, #72] @ b6b70 <__cxa_atexit@plt+0xaa73c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -165366,131 +174540,131 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq ip, r4, lsr #3 │ │ │ │ + mvneq r3, r4, asr #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r1, lr, ip, lsl sp │ │ │ │ + @ instruction: 0x01cd9390 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq r1, lr, ip, lsr lr │ │ │ │ + strheq r9, [sp, #64] @ 0x40 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi add1c <__cxa_atexit@plt+0xa18e8> │ │ │ │ + bhi b6c74 <__cxa_atexit@plt+0xaa840> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc add24 <__cxa_atexit@plt+0xa18f0> │ │ │ │ - ldr lr, [pc, #176] @ add38 <__cxa_atexit@plt+0xa1904> │ │ │ │ + bcc b6c7c <__cxa_atexit@plt+0xaa848> │ │ │ │ + ldr lr, [pc, #176] @ b6c90 <__cxa_atexit@plt+0xaa85c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #172] @ add3c <__cxa_atexit@plt+0xa1908> │ │ │ │ + ldr r1, [pc, #172] @ b6c94 <__cxa_atexit@plt+0xaa860> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge add08 <__cxa_atexit@plt+0xa18d4> │ │ │ │ - ldr r2, [pc, #128] @ add40 <__cxa_atexit@plt+0xa190c> │ │ │ │ + bge b6c60 <__cxa_atexit@plt+0xaa82c> │ │ │ │ + ldr r2, [pc, #128] @ b6c98 <__cxa_atexit@plt+0xaa864> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ add44 <__cxa_atexit@plt+0xa1910> │ │ │ │ + ldr lr, [pc, #124] @ b6c9c <__cxa_atexit@plt+0xaa868> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #120] @ add48 <__cxa_atexit@plt+0xa1914> │ │ │ │ + ldr sl, [pc, #120] @ b6ca0 <__cxa_atexit@plt+0xaa86c> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #20]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r8, [pc, #108] @ add4c <__cxa_atexit@plt+0xa1918> │ │ │ │ + ldr r8, [pc, #108] @ b6ca4 <__cxa_atexit@plt+0xaa870> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r1, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r6, [pc, #64] @ add50 <__cxa_atexit@plt+0xa191c> │ │ │ │ + ldr r6, [pc, #64] @ b6ca8 <__cxa_atexit@plt+0xaa874> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ mov r6, r3 │ │ │ │ - b add2c <__cxa_atexit@plt+0xa18f8> │ │ │ │ + b b6c84 <__cxa_atexit@plt+0xaa850> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc58 │ │ │ │ - mvneq ip, r4, ror #1 │ │ │ │ + mvneq r3, r4, lsl #3 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq ip, r4, lsl #7 │ │ │ │ - ldrdeq ip, [r3, #56]! @ 0x38 │ │ │ │ + mvneq r3, ip, asr r4 │ │ │ │ + mvneq r3, r4, lsr #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc add8c <__cxa_atexit@plt+0xa1958> │ │ │ │ + bcc b6ce4 <__cxa_atexit@plt+0xaa8b0> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ add9c <__cxa_atexit@plt+0xa1968> │ │ │ │ + ldr r2, [pc, #28] @ b6cf4 <__cxa_atexit@plt+0xaa8c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq ip, ip, ror r3 │ │ │ │ - biceq r0, lr, ip, asr #31 │ │ │ │ + mvneq r3, r8, asr #8 │ │ │ │ + biceq r8, sp, r0, asr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ade10 <__cxa_atexit@plt+0xa19dc> │ │ │ │ + bhi b6d68 <__cxa_atexit@plt+0xaa934> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ade1c <__cxa_atexit@plt+0xa19e8> │ │ │ │ - ldr lr, [pc, #88] @ ade2c <__cxa_atexit@plt+0xa19f8> │ │ │ │ + bcc b6d74 <__cxa_atexit@plt+0xaa940> │ │ │ │ + ldr lr, [pc, #88] @ b6d84 <__cxa_atexit@plt+0xaa950> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #84] @ ade30 <__cxa_atexit@plt+0xa19fc> │ │ │ │ + ldr r0, [pc, #84] @ b6d88 <__cxa_atexit@plt+0xaa954> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #80] @ ade34 <__cxa_atexit@plt+0xa1a00> │ │ │ │ + ldr r8, [pc, #80] @ b6d8c <__cxa_atexit@plt+0xaa958> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #72] @ ade38 <__cxa_atexit@plt+0xa1a04> │ │ │ │ + ldr r1, [pc, #72] @ b6d90 <__cxa_atexit@plt+0xaa95c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ sub r9, r6, #3 │ │ │ │ @@ -165501,86 +174675,86 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - strexbeq r0, r0, [lr] │ │ │ │ - mvneq fp, r4, lsl #31 │ │ │ │ + biceq r8, sp, r4, lsl #12 │ │ │ │ + mvneq r3, r4, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ade70 <__cxa_atexit@plt+0xa1a3c> │ │ │ │ - ldr r2, [pc, #28] @ ade7c <__cxa_atexit@plt+0xa1a48> │ │ │ │ + bcc b6dc8 <__cxa_atexit@plt+0xaa994> │ │ │ │ + ldr r2, [pc, #28] @ b6dd4 <__cxa_atexit@plt+0xaa9a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r4, lsl #4 │ │ │ │ - biceq r1, lr, ip, ror fp │ │ │ │ + ldrdeq r3, [r3, #44]! @ 0x2c │ │ │ │ + strdeq r9, [sp, #16] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi adec4 <__cxa_atexit@plt+0xa1a90> │ │ │ │ - ldr r2, [pc, #40] @ adecc <__cxa_atexit@plt+0xa1a98> │ │ │ │ + bhi b6e1c <__cxa_atexit@plt+0xaa9e8> │ │ │ │ + ldr r2, [pc, #40] @ b6e24 <__cxa_atexit@plt+0xaa9f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ aded0 <__cxa_atexit@plt+0xa1a9c> │ │ │ │ + ldr r0, [pc, #32] @ b6e28 <__cxa_atexit@plt+0xaa9f4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r0, lr, r4, asr r6 │ │ │ │ + biceq r7, sp, r8, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne adefc <__cxa_atexit@plt+0xa1ac8> │ │ │ │ + bne b6e54 <__cxa_atexit@plt+0xaaa20> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ adf10 <__cxa_atexit@plt+0xa1adc> │ │ │ │ + ldr r7, [pc, #12] @ b6e68 <__cxa_atexit@plt+0xaaa34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, ror #3 │ │ │ │ - strdeq r1, [lr, #172] @ 0xac │ │ │ │ + strheq r3, [r3, #32]! │ │ │ │ + biceq r9, sp, r0, ror r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi adf7c <__cxa_atexit@plt+0xa1b48> │ │ │ │ + bhi b6ed4 <__cxa_atexit@plt+0xaaaa0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc adf88 <__cxa_atexit@plt+0xa1b54> │ │ │ │ - ldr r1, [pc, #80] @ adf98 <__cxa_atexit@plt+0xa1b64> │ │ │ │ + bcc b6ee0 <__cxa_atexit@plt+0xaaaac> │ │ │ │ + ldr r1, [pc, #80] @ b6ef0 <__cxa_atexit@plt+0xaaabc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ adf9c <__cxa_atexit@plt+0xa1b68> │ │ │ │ + ldr lr, [pc, #76] @ b6ef4 <__cxa_atexit@plt+0xaaac0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ adfa0 <__cxa_atexit@plt+0xa1b6c> │ │ │ │ + ldr r0, [pc, #72] @ b6ef8 <__cxa_atexit@plt+0xaaac4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -165592,226 +174766,226 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, ip, lsl lr │ │ │ │ + strheq r2, [r3, #236]! @ 0xec │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ce1994 │ │ │ │ + biceq r9, sp, r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq r1, lr, r8, asr #21 │ │ │ │ + biceq r9, sp, ip, lsr r1 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ae0a4 <__cxa_atexit@plt+0xa1c70> │ │ │ │ + bhi b6ffc <__cxa_atexit@plt+0xaabc8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae0ac <__cxa_atexit@plt+0xa1c78> │ │ │ │ - ldr lr, [pc, #176] @ ae0c0 <__cxa_atexit@plt+0xa1c8c> │ │ │ │ + bcc b7004 <__cxa_atexit@plt+0xaabd0> │ │ │ │ + ldr lr, [pc, #176] @ b7018 <__cxa_atexit@plt+0xaabe4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #172] @ ae0c4 <__cxa_atexit@plt+0xa1c90> │ │ │ │ + ldr r1, [pc, #172] @ b701c <__cxa_atexit@plt+0xaabe8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge ae090 <__cxa_atexit@plt+0xa1c5c> │ │ │ │ - ldr r2, [pc, #128] @ ae0c8 <__cxa_atexit@plt+0xa1c94> │ │ │ │ + bge b6fe8 <__cxa_atexit@plt+0xaabb4> │ │ │ │ + ldr r2, [pc, #128] @ b7020 <__cxa_atexit@plt+0xaabec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ ae0cc <__cxa_atexit@plt+0xa1c98> │ │ │ │ + ldr lr, [pc, #124] @ b7024 <__cxa_atexit@plt+0xaabf0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #120] @ ae0d0 <__cxa_atexit@plt+0xa1c9c> │ │ │ │ + ldr sl, [pc, #120] @ b7028 <__cxa_atexit@plt+0xaabf4> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #20]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r8, [pc, #108] @ ae0d4 <__cxa_atexit@plt+0xa1ca0> │ │ │ │ + ldr r8, [pc, #108] @ b702c <__cxa_atexit@plt+0xaabf8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r1, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r6, [pc, #64] @ ae0d8 <__cxa_atexit@plt+0xa1ca4> │ │ │ │ + ldr r6, [pc, #64] @ b7030 <__cxa_atexit@plt+0xaabfc> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ mov r6, r3 │ │ │ │ - b ae0b4 <__cxa_atexit@plt+0xa1c80> │ │ │ │ + b b700c <__cxa_atexit@plt+0xaabd8> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc48 │ │ │ │ - mvneq fp, ip, asr sp │ │ │ │ + strdeq r2, [r3, #220]! @ 0xdc │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - strdeq fp, [r3, #252]! @ 0xfc │ │ │ │ - mvneq ip, r0, asr r0 │ │ │ │ + ldrdeq r3, [r3, #4]! │ │ │ │ + mvneq r3, ip, lsl r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ae114 <__cxa_atexit@plt+0xa1ce0> │ │ │ │ + bcc b706c <__cxa_atexit@plt+0xaac38> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ ae124 <__cxa_atexit@plt+0xa1cf0> │ │ │ │ + ldr r2, [pc, #28] @ b707c <__cxa_atexit@plt+0xaac48> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, ror #31 │ │ │ │ - strheq r1, [lr, #132] @ 0x84 │ │ │ │ + strheq r3, [r3, #8]! │ │ │ │ + biceq r8, sp, r8, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ae1a8 <__cxa_atexit@plt+0xa1d74> │ │ │ │ + bhi b7100 <__cxa_atexit@plt+0xaaccc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae1b4 <__cxa_atexit@plt+0xa1d80> │ │ │ │ - ldr lr, [pc, #104] @ ae1c4 <__cxa_atexit@plt+0xa1d90> │ │ │ │ + bcc b710c <__cxa_atexit@plt+0xaacd8> │ │ │ │ + ldr lr, [pc, #104] @ b711c <__cxa_atexit@plt+0xaace8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ ae1c8 <__cxa_atexit@plt+0xa1d94> │ │ │ │ + ldr r0, [pc, #100] @ b7120 <__cxa_atexit@plt+0xaacec> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ ae1cc <__cxa_atexit@plt+0xa1d98> │ │ │ │ + ldr r1, [pc, #92] @ b7124 <__cxa_atexit@plt+0xaacf0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ - ldr r5, [pc, #68] @ ae1d0 <__cxa_atexit@plt+0xa1d9c> │ │ │ │ + ldr r5, [pc, #68] @ b7128 <__cxa_atexit@plt+0xaacf4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #3 │ │ │ │ - ldr r5, [pc, #60] @ ae1d4 <__cxa_atexit@plt+0xa1da0> │ │ │ │ + ldr r5, [pc, #60] @ b712c <__cxa_atexit@plt+0xaacf8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #217 @ 0xd9 │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1979034 <__cxa_atexit@plt+0x196cc00> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r4, lsl #24 │ │ │ │ - mvneq fp, ip, asr #29 │ │ │ │ - mvneq fp, r0, lsr #24 │ │ │ │ + mvneq r2, r4, lsr #25 │ │ │ │ + mvneq r2, r4, lsr #31 │ │ │ │ + mvneq r2, r0, asr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ae20c <__cxa_atexit@plt+0xa1dd8> │ │ │ │ - ldr r2, [pc, #28] @ ae218 <__cxa_atexit@plt+0xa1de4> │ │ │ │ + bcc b7164 <__cxa_atexit@plt+0xaad30> │ │ │ │ + ldr r2, [pc, #28] @ b7170 <__cxa_atexit@plt+0xaad3c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, r8, ror #28 │ │ │ │ - biceq r1, lr, ip, lsr #15 │ │ │ │ + mvneq r2, r0, asr #30 │ │ │ │ + biceq r8, sp, r0, lsr #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ae260 <__cxa_atexit@plt+0xa1e2c> │ │ │ │ - ldr r2, [pc, #40] @ ae268 <__cxa_atexit@plt+0xa1e34> │ │ │ │ + bhi b71b8 <__cxa_atexit@plt+0xaad84> │ │ │ │ + ldr r2, [pc, #40] @ b71c0 <__cxa_atexit@plt+0xaad8c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ ae26c <__cxa_atexit@plt+0xa1e38> │ │ │ │ + ldr r0, [pc, #32] @ b71c4 <__cxa_atexit@plt+0xaad90> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01ce0298 │ │ │ │ + biceq r7, sp, ip, lsl #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ae298 <__cxa_atexit@plt+0xa1e64> │ │ │ │ + bne b71f0 <__cxa_atexit@plt+0xaadbc> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ae2ac <__cxa_atexit@plt+0xa1e78> │ │ │ │ + ldr r7, [pc, #12] @ b7204 <__cxa_atexit@plt+0xaadd0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, asr #28 │ │ │ │ - biceq r1, lr, ip, lsr r7 │ │ │ │ + mvneq r2, r4, lsl pc │ │ │ │ + strheq r8, [sp, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ae318 <__cxa_atexit@plt+0xa1ee4> │ │ │ │ + bhi b7270 <__cxa_atexit@plt+0xaae3c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae324 <__cxa_atexit@plt+0xa1ef0> │ │ │ │ - ldr r1, [pc, #80] @ ae334 <__cxa_atexit@plt+0xa1f00> │ │ │ │ + bcc b727c <__cxa_atexit@plt+0xaae48> │ │ │ │ + ldr r1, [pc, #80] @ b728c <__cxa_atexit@plt+0xaae58> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ ae338 <__cxa_atexit@plt+0xa1f04> │ │ │ │ + ldr lr, [pc, #76] @ b7290 <__cxa_atexit@plt+0xaae5c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ ae33c <__cxa_atexit@plt+0xa1f08> │ │ │ │ + ldr r0, [pc, #72] @ b7294 <__cxa_atexit@plt+0xaae60> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -165823,226 +174997,226 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, r0, lsl #21 │ │ │ │ + mvneq r2, r0, lsr #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - strdeq r1, [lr, #88] @ 0x58 │ │ │ │ + biceq r8, sp, ip, ror #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq r1, lr, ip, lsr r7 │ │ │ │ + strheq r8, [sp, #208] @ 0xd0 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ae440 <__cxa_atexit@plt+0xa200c> │ │ │ │ + bhi b7398 <__cxa_atexit@plt+0xaaf64> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae448 <__cxa_atexit@plt+0xa2014> │ │ │ │ - ldr lr, [pc, #176] @ ae45c <__cxa_atexit@plt+0xa2028> │ │ │ │ + bcc b73a0 <__cxa_atexit@plt+0xaaf6c> │ │ │ │ + ldr lr, [pc, #176] @ b73b4 <__cxa_atexit@plt+0xaaf80> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #172] @ ae460 <__cxa_atexit@plt+0xa202c> │ │ │ │ + ldr r1, [pc, #172] @ b73b8 <__cxa_atexit@plt+0xaaf84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge ae42c <__cxa_atexit@plt+0xa1ff8> │ │ │ │ - ldr r2, [pc, #128] @ ae464 <__cxa_atexit@plt+0xa2030> │ │ │ │ + bge b7384 <__cxa_atexit@plt+0xaaf50> │ │ │ │ + ldr r2, [pc, #128] @ b73bc <__cxa_atexit@plt+0xaaf88> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ ae468 <__cxa_atexit@plt+0xa2034> │ │ │ │ + ldr lr, [pc, #124] @ b73c0 <__cxa_atexit@plt+0xaaf8c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #120] @ ae46c <__cxa_atexit@plt+0xa2038> │ │ │ │ + ldr sl, [pc, #120] @ b73c4 <__cxa_atexit@plt+0xaaf90> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #20]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r8, [pc, #108] @ ae470 <__cxa_atexit@plt+0xa203c> │ │ │ │ + ldr r8, [pc, #108] @ b73c8 <__cxa_atexit@plt+0xaaf94> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r1, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r6, [pc, #64] @ ae474 <__cxa_atexit@plt+0xa2040> │ │ │ │ + ldr r6, [pc, #64] @ b73cc <__cxa_atexit@plt+0xaaf98> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ mov r6, r3 │ │ │ │ - b ae450 <__cxa_atexit@plt+0xa201c> │ │ │ │ + b b73a8 <__cxa_atexit@plt+0xaaf74> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc34 │ │ │ │ - mvneq fp, r0, asr #19 │ │ │ │ + mvneq r2, r0, ror #20 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq fp, r0, ror #24 │ │ │ │ - strheq fp, [r3, #196]! @ 0xc4 │ │ │ │ + mvneq r2, r8, lsr sp │ │ │ │ + mvneq r2, r0, lsl #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ae4b0 <__cxa_atexit@plt+0xa207c> │ │ │ │ + bcc b7408 <__cxa_atexit@plt+0xaafd4> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ ae4c0 <__cxa_atexit@plt+0xa208c> │ │ │ │ + ldr r2, [pc, #28] @ b7418 <__cxa_atexit@plt+0xaafe4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, asr ip │ │ │ │ - biceq r1, lr, r4, ror #9 │ │ │ │ + mvneq r2, r0, lsr #26 │ │ │ │ + biceq r8, sp, r8, asr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ae544 <__cxa_atexit@plt+0xa2110> │ │ │ │ + bhi b749c <__cxa_atexit@plt+0xab068> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae550 <__cxa_atexit@plt+0xa211c> │ │ │ │ - ldr lr, [pc, #104] @ ae560 <__cxa_atexit@plt+0xa212c> │ │ │ │ + bcc b74a8 <__cxa_atexit@plt+0xab074> │ │ │ │ + ldr lr, [pc, #104] @ b74b8 <__cxa_atexit@plt+0xab084> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ ae564 <__cxa_atexit@plt+0xa2130> │ │ │ │ + ldr r0, [pc, #100] @ b74bc <__cxa_atexit@plt+0xab088> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ ae568 <__cxa_atexit@plt+0xa2134> │ │ │ │ + ldr r1, [pc, #92] @ b74c0 <__cxa_atexit@plt+0xab08c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ - ldr r5, [pc, #68] @ ae56c <__cxa_atexit@plt+0xa2138> │ │ │ │ + ldr r5, [pc, #68] @ b74c4 <__cxa_atexit@plt+0xab090> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ - ldr r5, [pc, #60] @ ae570 <__cxa_atexit@plt+0xa213c> │ │ │ │ + ldr r5, [pc, #60] @ b74c8 <__cxa_atexit@plt+0xab094> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #217 @ 0xd9 │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r8, ror #16 │ │ │ │ - mvneq fp, r8, lsr #24 │ │ │ │ - mvneq fp, r4, lsl #17 │ │ │ │ + mvneq r2, r8, lsl #18 │ │ │ │ + strdeq r2, [r3, #196]! @ 0xc4 │ │ │ │ + mvneq r2, r4, lsr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ae5a8 <__cxa_atexit@plt+0xa2174> │ │ │ │ - ldr r2, [pc, #28] @ ae5b4 <__cxa_atexit@plt+0xa2180> │ │ │ │ + bcc b7500 <__cxa_atexit@plt+0xab0cc> │ │ │ │ + ldr r2, [pc, #28] @ b750c <__cxa_atexit@plt+0xab0d8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, ip, asr #21 │ │ │ │ - ldrdeq r1, [lr, #60] @ 0x3c │ │ │ │ + mvneq r2, r4, lsr #23 │ │ │ │ + biceq r8, sp, r0, asr sl │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ae5fc <__cxa_atexit@plt+0xa21c8> │ │ │ │ - ldr r2, [pc, #40] @ ae604 <__cxa_atexit@plt+0xa21d0> │ │ │ │ + bhi b7554 <__cxa_atexit@plt+0xab120> │ │ │ │ + ldr r2, [pc, #40] @ b755c <__cxa_atexit@plt+0xab128> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ ae608 <__cxa_atexit@plt+0xa21d4> │ │ │ │ + ldr r0, [pc, #32] @ b7560 <__cxa_atexit@plt+0xab12c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrdeq pc, [sp, #236] @ 0xec │ │ │ │ + biceq r7, sp, r0, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ae634 <__cxa_atexit@plt+0xa2200> │ │ │ │ + bne b758c <__cxa_atexit@plt+0xab158> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ae648 <__cxa_atexit@plt+0xa2214> │ │ │ │ + ldr r7, [pc, #12] @ b75a0 <__cxa_atexit@plt+0xab16c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, lsr #21 │ │ │ │ - biceq r1, lr, ip, ror #6 │ │ │ │ + mvneq r2, r8, ror fp │ │ │ │ + biceq r8, sp, r0, ror #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ae6b4 <__cxa_atexit@plt+0xa2280> │ │ │ │ + bhi b760c <__cxa_atexit@plt+0xab1d8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae6c0 <__cxa_atexit@plt+0xa228c> │ │ │ │ - ldr r1, [pc, #80] @ ae6d0 <__cxa_atexit@plt+0xa229c> │ │ │ │ + bcc b7618 <__cxa_atexit@plt+0xab1e4> │ │ │ │ + ldr r1, [pc, #80] @ b7628 <__cxa_atexit@plt+0xab1f4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ ae6d4 <__cxa_atexit@plt+0xa22a0> │ │ │ │ + ldr lr, [pc, #76] @ b762c <__cxa_atexit@plt+0xab1f8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ ae6d8 <__cxa_atexit@plt+0xa22a4> │ │ │ │ + ldr r0, [pc, #72] @ b7630 <__cxa_atexit@plt+0xab1fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -166054,202 +175228,202 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, r4, ror #13 │ │ │ │ + mvneq r2, r4, lsl #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r1, lr, ip, asr r2 │ │ │ │ + ldrdeq r8, [sp, #128] @ 0x80 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - strheq r1, [lr, #48] @ 0x30 │ │ │ │ + biceq r8, sp, r4, lsr #20 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ae7dc <__cxa_atexit@plt+0xa23a8> │ │ │ │ + bhi b7734 <__cxa_atexit@plt+0xab300> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae7e4 <__cxa_atexit@plt+0xa23b0> │ │ │ │ - ldr lr, [pc, #176] @ ae7f8 <__cxa_atexit@plt+0xa23c4> │ │ │ │ + bcc b773c <__cxa_atexit@plt+0xab308> │ │ │ │ + ldr lr, [pc, #176] @ b7750 <__cxa_atexit@plt+0xab31c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #172] @ ae7fc <__cxa_atexit@plt+0xa23c8> │ │ │ │ + ldr r1, [pc, #172] @ b7754 <__cxa_atexit@plt+0xab320> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge ae7c8 <__cxa_atexit@plt+0xa2394> │ │ │ │ - ldr r2, [pc, #128] @ ae800 <__cxa_atexit@plt+0xa23cc> │ │ │ │ + bge b7720 <__cxa_atexit@plt+0xab2ec> │ │ │ │ + ldr r2, [pc, #128] @ b7758 <__cxa_atexit@plt+0xab324> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ ae804 <__cxa_atexit@plt+0xa23d0> │ │ │ │ + ldr lr, [pc, #124] @ b775c <__cxa_atexit@plt+0xab328> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #120] @ ae808 <__cxa_atexit@plt+0xa23d4> │ │ │ │ + ldr sl, [pc, #120] @ b7760 <__cxa_atexit@plt+0xab32c> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #20]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r8, [pc, #108] @ ae80c <__cxa_atexit@plt+0xa23d8> │ │ │ │ + ldr r8, [pc, #108] @ b7764 <__cxa_atexit@plt+0xab330> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r1, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r6, [pc, #64] @ ae810 <__cxa_atexit@plt+0xa23dc> │ │ │ │ + ldr r6, [pc, #64] @ b7768 <__cxa_atexit@plt+0xab334> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ mov r6, r3 │ │ │ │ - b ae7ec <__cxa_atexit@plt+0xa23b8> │ │ │ │ + b b7744 <__cxa_atexit@plt+0xab310> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc34 │ │ │ │ - mvneq fp, r4, lsr #12 │ │ │ │ + mvneq r2, r4, asr #13 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq fp, r4, asr #17 │ │ │ │ - mvneq fp, r8, lsl r9 │ │ │ │ + @ instruction: 0x01e3299c │ │ │ │ + mvneq r2, r4, ror #19 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ae84c <__cxa_atexit@plt+0xa2418> │ │ │ │ + bcc b77a4 <__cxa_atexit@plt+0xab370> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #28] @ ae85c <__cxa_atexit@plt+0xa2428> │ │ │ │ + ldr r2, [pc, #28] @ b77b4 <__cxa_atexit@plt+0xab380> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, asr #17 │ │ │ │ - biceq r1, lr, r0, asr #5 │ │ │ │ + @ instruction: 0x01e32990 │ │ │ │ + biceq r8, sp, r4, lsr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ae8c8 <__cxa_atexit@plt+0xa2494> │ │ │ │ + bhi b7820 <__cxa_atexit@plt+0xab3ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae8d4 <__cxa_atexit@plt+0xa24a0> │ │ │ │ - ldr r1, [pc, #80] @ ae8e4 <__cxa_atexit@plt+0xa24b0> │ │ │ │ + bcc b782c <__cxa_atexit@plt+0xab3f8> │ │ │ │ + ldr r1, [pc, #80] @ b783c <__cxa_atexit@plt+0xab408> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #76] @ ae8e8 <__cxa_atexit@plt+0xa24b4> │ │ │ │ + ldr r0, [pc, #76] @ b7840 <__cxa_atexit@plt+0xab40c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ - ldr r7, [pc, #64] @ ae8ec <__cxa_atexit@plt+0xa24b8> │ │ │ │ + ldr r7, [pc, #64] @ b7844 <__cxa_atexit@plt+0xab410> │ │ │ │ add r7, pc, r7 │ │ │ │ stmib r2, {r1, r5} │ │ │ │ - ldr r5, [pc, #56] @ ae8f0 <__cxa_atexit@plt+0xa24bc> │ │ │ │ + ldr r5, [pc, #56] @ b7848 <__cxa_atexit@plt+0xab414> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #217 @ 0xd9 │ │ │ │ sub r9, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - ldrdeq fp, [r3, #72]! @ 0x48 │ │ │ │ - biceq r1, lr, ip, ror r2 │ │ │ │ - mvneq fp, r0, lsl #10 │ │ │ │ - biceq r1, lr, ip, ror r0 │ │ │ │ + mvneq r2, r8, ror r5 │ │ │ │ + strdeq r8, [sp, #128] @ 0x80 │ │ │ │ + mvneq r2, r0, lsr #11 │ │ │ │ + strdeq r8, [sp, #96] @ 0x60 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ae938 <__cxa_atexit@plt+0xa2504> │ │ │ │ - ldr r2, [pc, #40] @ ae940 <__cxa_atexit@plt+0xa250c> │ │ │ │ + bhi b7890 <__cxa_atexit@plt+0xab45c> │ │ │ │ + ldr r2, [pc, #40] @ b7898 <__cxa_atexit@plt+0xab464> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ ae944 <__cxa_atexit@plt+0xa2510> │ │ │ │ + ldr r0, [pc, #32] @ b789c <__cxa_atexit@plt+0xab468> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq pc, sp, r0, lsl #23 │ │ │ │ + strdeq r7, [sp, #20] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ae970 <__cxa_atexit@plt+0xa253c> │ │ │ │ + bne b78c8 <__cxa_atexit@plt+0xab494> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ae984 <__cxa_atexit@plt+0xa2550> │ │ │ │ + ldr r7, [pc, #12] @ b78dc <__cxa_atexit@plt+0xab4a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, ror r7 │ │ │ │ - strdeq r0, [lr, #252] @ 0xfc │ │ │ │ + mvneq r2, ip, lsr r8 │ │ │ │ + biceq r8, sp, r0, ror r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ae9f0 <__cxa_atexit@plt+0xa25bc> │ │ │ │ + bhi b7948 <__cxa_atexit@plt+0xab514> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ae9fc <__cxa_atexit@plt+0xa25c8> │ │ │ │ - ldr r1, [pc, #80] @ aea0c <__cxa_atexit@plt+0xa25d8> │ │ │ │ + bcc b7954 <__cxa_atexit@plt+0xab520> │ │ │ │ + ldr r1, [pc, #80] @ b7964 <__cxa_atexit@plt+0xab530> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ aea10 <__cxa_atexit@plt+0xa25dc> │ │ │ │ + ldr lr, [pc, #76] @ b7968 <__cxa_atexit@plt+0xab534> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ aea14 <__cxa_atexit@plt+0xa25e0> │ │ │ │ + ldr r0, [pc, #72] @ b796c <__cxa_atexit@plt+0xab538> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -166261,135 +175435,135 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeac │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, r8, lsr #7 │ │ │ │ + mvneq r2, r8, asr #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r0, lr, r0, lsr #30 │ │ │ │ + @ instruction: 0x01cd8594 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq r1, lr, r4, lsl #1 │ │ │ │ + strdeq r8, [sp, #104] @ 0x68 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi aeb18 <__cxa_atexit@plt+0xa26e4> │ │ │ │ + bhi b7a70 <__cxa_atexit@plt+0xab63c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc aeb20 <__cxa_atexit@plt+0xa26ec> │ │ │ │ - ldr lr, [pc, #176] @ aeb34 <__cxa_atexit@plt+0xa2700> │ │ │ │ + bcc b7a78 <__cxa_atexit@plt+0xab644> │ │ │ │ + ldr lr, [pc, #176] @ b7a8c <__cxa_atexit@plt+0xab658> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #172] @ aeb38 <__cxa_atexit@plt+0xa2704> │ │ │ │ + ldr r1, [pc, #172] @ b7a90 <__cxa_atexit@plt+0xab65c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge aeb04 <__cxa_atexit@plt+0xa26d0> │ │ │ │ - ldr r2, [pc, #128] @ aeb3c <__cxa_atexit@plt+0xa2708> │ │ │ │ + bge b7a5c <__cxa_atexit@plt+0xab628> │ │ │ │ + ldr r2, [pc, #128] @ b7a94 <__cxa_atexit@plt+0xab660> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ aeb40 <__cxa_atexit@plt+0xa270c> │ │ │ │ + ldr lr, [pc, #124] @ b7a98 <__cxa_atexit@plt+0xab664> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #120] @ aeb44 <__cxa_atexit@plt+0xa2710> │ │ │ │ + ldr sl, [pc, #120] @ b7a9c <__cxa_atexit@plt+0xab668> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #20]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r8, [pc, #108] @ aeb48 <__cxa_atexit@plt+0xa2714> │ │ │ │ + ldr r8, [pc, #108] @ b7aa0 <__cxa_atexit@plt+0xab66c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r1, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r6, [pc, #64] @ aeb4c <__cxa_atexit@plt+0xa2718> │ │ │ │ + ldr r6, [pc, #64] @ b7aa4 <__cxa_atexit@plt+0xab670> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ mov r6, r3 │ │ │ │ - b aeb28 <__cxa_atexit@plt+0xa26f4> │ │ │ │ + b b7a80 <__cxa_atexit@plt+0xab64c> │ │ │ │ mov r5, #52 @ 0x34 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc94 │ │ │ │ - mvneq fp, r8, ror #5 │ │ │ │ + mvneq r2, r8, lsl #7 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq fp, r8, lsl #11 │ │ │ │ - ldrdeq fp, [r3, #92]! @ 0x5c │ │ │ │ + mvneq r2, r0, ror #12 │ │ │ │ + mvneq r2, r8, lsr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aeb8c <__cxa_atexit@plt+0xa2758> │ │ │ │ + bcc b7ae4 <__cxa_atexit@plt+0xab6b0> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r1, [pc, #28] @ aeb9c <__cxa_atexit@plt+0xa2768> │ │ │ │ + ldr r1, [pc, #28] @ b7af4 <__cxa_atexit@plt+0xab6c0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r2, r8} │ │ │ │ sub r8, r6, #7 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, lsl #11 │ │ │ │ - biceq r0, lr, ip, lsl #31 │ │ │ │ + mvneq r2, r4, asr r6 │ │ │ │ + biceq r8, sp, r0, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #12 │ │ │ │ cmp fp, ip │ │ │ │ - bhi aec1c <__cxa_atexit@plt+0xa27e8> │ │ │ │ + bhi b7b74 <__cxa_atexit@plt+0xab740> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc aec28 <__cxa_atexit@plt+0xa27f4> │ │ │ │ - ldr r9, [pc, #96] @ aec38 <__cxa_atexit@plt+0xa2804> │ │ │ │ + bcc b7b80 <__cxa_atexit@plt+0xab74c> │ │ │ │ + ldr r9, [pc, #96] @ b7b90 <__cxa_atexit@plt+0xab75c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #92] @ aec3c <__cxa_atexit@plt+0xa2808> │ │ │ │ + ldr lr, [pc, #92] @ b7b94 <__cxa_atexit@plt+0xab760> │ │ │ │ add lr, pc, lr │ │ │ │ ldr sl, [r7, #3] │ │ │ │ sub r1, r6, #7 │ │ │ │ - ldr r0, [pc, #80] @ aec40 <__cxa_atexit@plt+0xa280c> │ │ │ │ + ldr r0, [pc, #80] @ b7b98 <__cxa_atexit@plt+0xab764> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #217 @ 0xd9 │ │ │ │ - ldr r2, [pc, #72] @ aec44 <__cxa_atexit@plt+0xa2810> │ │ │ │ + ldr r2, [pc, #72] @ b7b9c <__cxa_atexit@plt+0xab768> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r0, r1} │ │ │ │ str r9, [r3, #4] │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ add r8, lr, #2 │ │ │ │ @@ -166399,131 +175573,131 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - strexbeq r0, r8, [lr] │ │ │ │ - mvneq fp, r8, asr #3 │ │ │ │ - mvneq fp, ip, asr #5 │ │ │ │ - biceq r0, lr, r8, ror #29 │ │ │ │ + biceq r8, sp, ip, lsl #12 │ │ │ │ + mvneq r2, r8, ror #4 │ │ │ │ + mvneq r2, ip, ror #6 │ │ │ │ + biceq r8, sp, ip, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aecc8 <__cxa_atexit@plt+0xa2894> │ │ │ │ + bhi b7c20 <__cxa_atexit@plt+0xab7ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc aecd4 <__cxa_atexit@plt+0xa28a0> │ │ │ │ - ldr lr, [pc, #104] @ aece4 <__cxa_atexit@plt+0xa28b0> │ │ │ │ + bcc b7c2c <__cxa_atexit@plt+0xab7f8> │ │ │ │ + ldr lr, [pc, #104] @ b7c3c <__cxa_atexit@plt+0xab808> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #100] @ aece8 <__cxa_atexit@plt+0xa28b4> │ │ │ │ + ldr r0, [pc, #100] @ b7c40 <__cxa_atexit@plt+0xab80c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ aecec <__cxa_atexit@plt+0xa28b8> │ │ │ │ + ldr r1, [pc, #92] @ b7c44 <__cxa_atexit@plt+0xab810> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ - ldr r5, [pc, #68] @ aecf0 <__cxa_atexit@plt+0xa28bc> │ │ │ │ + ldr r5, [pc, #68] @ b7c48 <__cxa_atexit@plt+0xab814> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #60] @ aecf4 <__cxa_atexit@plt+0xa28c0> │ │ │ │ + ldr r5, [pc, #60] @ b7c4c <__cxa_atexit@plt+0xab818> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #217 @ 0xd9 │ │ │ │ sub sl, r6, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq fp, r4, ror #1 │ │ │ │ - mvneq fp, r0, lsr #9 │ │ │ │ - mvneq fp, r0, lsl #2 │ │ │ │ + mvneq r2, r4, lsl #3 │ │ │ │ + mvneq r2, ip, ror #10 │ │ │ │ + mvneq r2, r0, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc aed2c <__cxa_atexit@plt+0xa28f8> │ │ │ │ - ldr r2, [pc, #28] @ aed38 <__cxa_atexit@plt+0xa2904> │ │ │ │ + bcc b7c84 <__cxa_atexit@plt+0xab850> │ │ │ │ + ldr r2, [pc, #28] @ b7c90 <__cxa_atexit@plt+0xab85c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, r8, asr #6 │ │ │ │ - biceq r0, lr, r4, lsr #24 │ │ │ │ + mvneq r2, r0, lsr #8 │ │ │ │ + @ instruction: 0x01cd8298 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi aed80 <__cxa_atexit@plt+0xa294c> │ │ │ │ - ldr r2, [pc, #40] @ aed88 <__cxa_atexit@plt+0xa2954> │ │ │ │ + bhi b7cd8 <__cxa_atexit@plt+0xab8a4> │ │ │ │ + ldr r2, [pc, #40] @ b7ce0 <__cxa_atexit@plt+0xab8ac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ - ldr r0, [pc, #32] @ aed8c <__cxa_atexit@plt+0xa2958> │ │ │ │ + ldr r0, [pc, #32] @ b7ce4 <__cxa_atexit@plt+0xab8b0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ add r9, r0, #3 │ │ │ │ mov r5, r3 │ │ │ │ b 1a4bda8 <__cxa_atexit@plt+0x1a3f974> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq pc, sp, r8, lsl r7 @ │ │ │ │ + biceq r6, sp, ip, lsl #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne aedb8 <__cxa_atexit@plt+0xa2984> │ │ │ │ + bne b7d10 <__cxa_atexit@plt+0xab8dc> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ aedcc <__cxa_atexit@plt+0xa2998> │ │ │ │ + ldr r7, [pc, #12] @ b7d24 <__cxa_atexit@plt+0xab8f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, lsr #6 │ │ │ │ - biceq r0, lr, r0, ror #26 │ │ │ │ + strdeq r2, [r3, #52]! @ 0x34 │ │ │ │ + ldrdeq r8, [sp, #52] @ 0x34 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi aee38 <__cxa_atexit@plt+0xa2a04> │ │ │ │ + bhi b7d90 <__cxa_atexit@plt+0xab95c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc aee44 <__cxa_atexit@plt+0xa2a10> │ │ │ │ - ldr r1, [pc, #80] @ aee54 <__cxa_atexit@plt+0xa2a20> │ │ │ │ + bcc b7d9c <__cxa_atexit@plt+0xab968> │ │ │ │ + ldr r1, [pc, #80] @ b7dac <__cxa_atexit@plt+0xab978> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #76] @ aee58 <__cxa_atexit@plt+0xa2a24> │ │ │ │ + ldr lr, [pc, #76] @ b7db0 <__cxa_atexit@plt+0xab97c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #72] @ aee5c <__cxa_atexit@plt+0xa2a28> │ │ │ │ + ldr r0, [pc, #72] @ b7db4 <__cxa_atexit@plt+0xab980> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ @@ -166535,69 +175709,69 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq sl, r0, ror #30 │ │ │ │ + mvneq r2, r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [lr, #168] @ 0xa8 │ │ │ │ + biceq r8, sp, ip, asr #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - @ instruction: 0x01ce0c9c │ │ │ │ + biceq r8, sp, r0, lsl r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi aef90 <__cxa_atexit@plt+0xa2b5c> │ │ │ │ - ldr lr, [pc, #248] @ aefb0 <__cxa_atexit@plt+0xa2b7c> │ │ │ │ + bhi b7ee8 <__cxa_atexit@plt+0xabab4> │ │ │ │ + ldr lr, [pc, #248] @ b7f08 <__cxa_atexit@plt+0xabad4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #236] @ aefb4 <__cxa_atexit@plt+0xa2b80> │ │ │ │ + ldr r1, [pc, #236] @ b7f0c <__cxa_atexit@plt+0xabad8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq aef6c <__cxa_atexit@plt+0xa2b38> │ │ │ │ + beq b7ec4 <__cxa_atexit@plt+0xaba90> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc aef9c <__cxa_atexit@plt+0xa2b68> │ │ │ │ - ldr r2, [pc, #200] @ aefb8 <__cxa_atexit@plt+0xa2b84> │ │ │ │ + bcc b7ef4 <__cxa_atexit@plt+0xabac0> │ │ │ │ + ldr r2, [pc, #200] @ b7f10 <__cxa_atexit@plt+0xabadc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ mov r9, r6 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge aef78 <__cxa_atexit@plt+0xa2b44> │ │ │ │ - ldr r2, [pc, #160] @ aefbc <__cxa_atexit@plt+0xa2b88> │ │ │ │ + bge b7ed0 <__cxa_atexit@plt+0xaba9c> │ │ │ │ + ldr r2, [pc, #160] @ b7f14 <__cxa_atexit@plt+0xabae0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #156] @ aefc0 <__cxa_atexit@plt+0xa2b8c> │ │ │ │ + ldr lr, [pc, #156] @ b7f18 <__cxa_atexit@plt+0xabae4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #152] @ aefc4 <__cxa_atexit@plt+0xa2b90> │ │ │ │ + ldr sl, [pc, #152] @ b7f1c <__cxa_atexit@plt+0xabae8> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r6, #20]! │ │ │ │ sub r2, r3, #11 │ │ │ │ - ldr r8, [pc, #140] @ aefc8 <__cxa_atexit@plt+0xa2b94> │ │ │ │ + ldr r8, [pc, #140] @ b7f20 <__cxa_atexit@plt+0xabaec> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r3, #19 │ │ │ │ str r1, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ @@ -166606,117 +175780,117 @@ │ │ │ │ sub r5, r5, #8 │ │ │ │ sub r8, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #76] @ aefcc <__cxa_atexit@plt+0xa2b98> │ │ │ │ + ldr r6, [pc, #76] @ b7f24 <__cxa_atexit@plt+0xabaf0> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ sub r5, r5, #8 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - mvneq sl, ip, lsr #29 │ │ │ │ + mvneq r1, ip, asr #30 │ │ │ │ @ instruction: 0xfffffb64 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq fp, r8, lsr #2 │ │ │ │ - mvneq fp, r8, ror #2 │ │ │ │ - biceq r0, lr, r0, ror #22 │ │ │ │ + mvneq r2, r0, lsl #4 │ │ │ │ + mvneq r2, r4, lsr r2 │ │ │ │ + ldrdeq r8, [sp, #20] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #52 @ 0x34 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af088 <__cxa_atexit@plt+0xa2c54> │ │ │ │ - ldr r2, [pc, #156] @ af094 <__cxa_atexit@plt+0xa2c60> │ │ │ │ + bcc b7fe0 <__cxa_atexit@plt+0xabbac> │ │ │ │ + ldr r2, [pc, #156] @ b7fec <__cxa_atexit@plt+0xabbb8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mov r9, r3 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ mov r2, r9 │ │ │ │ str r0, [r2, #12]! │ │ │ │ cmp r0, #11 │ │ │ │ - bge af070 <__cxa_atexit@plt+0xa2c3c> │ │ │ │ - ldr r2, [pc, #116] @ af098 <__cxa_atexit@plt+0xa2c64> │ │ │ │ + bge b7fc8 <__cxa_atexit@plt+0xabb94> │ │ │ │ + ldr r2, [pc, #116] @ b7ff0 <__cxa_atexit@plt+0xabbbc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #112] @ af09c <__cxa_atexit@plt+0xa2c68> │ │ │ │ + ldr lr, [pc, #112] @ b7ff4 <__cxa_atexit@plt+0xabbc0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #108] @ af0a0 <__cxa_atexit@plt+0xa2c6c> │ │ │ │ + ldr sl, [pc, #108] @ b7ff8 <__cxa_atexit@plt+0xabbc4> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #20]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r8, [pc, #96] @ af0a4 <__cxa_atexit@plt+0xa2c70> │ │ │ │ + ldr r8, [pc, #96] @ b7ffc <__cxa_atexit@plt+0xabbc8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ sub r0, r6, #19 │ │ │ │ str r1, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r2, [r3, #32] │ │ │ │ add r5, r5, #8 │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r6, [pc, #48] @ af0a8 <__cxa_atexit@plt+0xa2c74> │ │ │ │ + ldr r6, [pc, #48] @ b8000 <__cxa_atexit@plt+0xabbcc> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #3 │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r2 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa5c │ │ │ │ @ instruction: 0xfffffdb4 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - mvneq fp, r0, lsr #32 │ │ │ │ - mvneq fp, r0, ror r0 │ │ │ │ - biceq r0, lr, r8, lsr #17 │ │ │ │ + strdeq r2, [r3, #8]! │ │ │ │ + mvneq r2, ip, lsr r1 │ │ │ │ + biceq r7, sp, ip, lsl pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ b 1a43140 <__cxa_atexit@plt+0x1a36d0c> │ │ │ │ - biceq r0, lr, r8, ror #20 │ │ │ │ + ldrdeq r8, [sp, #12] │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #52 @ 0x34 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af150 <__cxa_atexit@plt+0xa2d1c> │ │ │ │ - ldr r2, [pc, #120] @ af168 <__cxa_atexit@plt+0xa2d34> │ │ │ │ + bcc b80a8 <__cxa_atexit@plt+0xabc74> │ │ │ │ + ldr r2, [pc, #120] @ b80c0 <__cxa_atexit@plt+0xabc8c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr ip, [pc, #116] @ af16c <__cxa_atexit@plt+0xa2d38> │ │ │ │ + ldr ip, [pc, #116] @ b80c4 <__cxa_atexit@plt+0xabc90> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr sl, [pc, #112] @ af170 <__cxa_atexit@plt+0xa2d3c> │ │ │ │ + ldr sl, [pc, #112] @ b80c8 <__cxa_atexit@plt+0xabc94> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #108] @ af174 <__cxa_atexit@plt+0xa2d40> │ │ │ │ + ldr lr, [pc, #108] @ b80cc <__cxa_atexit@plt+0xabc98> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr r0, [pc, #96] @ af178 <__cxa_atexit@plt+0xa2d44> │ │ │ │ + ldr r0, [pc, #96] @ b80d0 <__cxa_atexit@plt+0xabc9c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub r1, r6, #35 @ 0x23 │ │ │ │ str r9, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ str ip, [r3, #36] @ 0x24 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r0, [r3, #44] @ 0x2c │ │ │ │ @@ -166724,424 +175898,424 @@ │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str lr, [r3, #20]! │ │ │ │ sub r8, r6, #2 │ │ │ │ mov r9, r3 │ │ │ │ b 1a3a7a4 <__cxa_atexit@plt+0x1a2e370> │ │ │ │ - ldr r7, [pc, #36] @ af17c <__cxa_atexit@plt+0xa2d48> │ │ │ │ + ldr r7, [pc, #36] @ b80d4 <__cxa_atexit@plt+0xabca0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe4ac │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0xffffe52c │ │ │ │ @ instruction: 0xfffffd94 │ │ │ │ - mvneq sl, ip, asr #30 │ │ │ │ - biceq r0, lr, r8, asr #19 │ │ │ │ - strheq r0, [lr, #144] @ 0x90 │ │ │ │ + mvneq r2, r4, lsr #32 │ │ │ │ + biceq r8, sp, ip, lsr r0 │ │ │ │ + biceq r8, sp, r4, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi af1d8 <__cxa_atexit@plt+0xa2da4> │ │ │ │ + bhi b8130 <__cxa_atexit@plt+0xabcfc> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq af1d0 <__cxa_atexit@plt+0xa2d9c> │ │ │ │ - ldr r3, [pc, #44] @ af1e0 <__cxa_atexit@plt+0xa2dac> │ │ │ │ + beq b8128 <__cxa_atexit@plt+0xabcf4> │ │ │ │ + ldr r3, [pc, #44] @ b8138 <__cxa_atexit@plt+0xabd04> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ af1e4 <__cxa_atexit@plt+0xa2db0> │ │ │ │ + ldr r2, [pc, #40] @ b813c <__cxa_atexit@plt+0xabd08> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1969964 <__cxa_atexit@plt+0x195d530> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r0, lr, r4, lsl #19 │ │ │ │ - mvneq sl, r8, lsr #23 │ │ │ │ + strdeq r7, [sp, #248] @ 0xf8 │ │ │ │ + mvneq r1, r8, asr #24 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi af228 <__cxa_atexit@plt+0xa2df4> │ │ │ │ - ldr r3, [pc, #48] @ af244 <__cxa_atexit@plt+0xa2e10> │ │ │ │ + bhi b8180 <__cxa_atexit@plt+0xabd4c> │ │ │ │ + ldr r3, [pc, #48] @ b819c <__cxa_atexit@plt+0xabd68> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ af248 <__cxa_atexit@plt+0xa2e14> │ │ │ │ + ldr r2, [pc, #44] @ b81a0 <__cxa_atexit@plt+0xabd6c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ - ldr r7, [pc, #28] @ af24c <__cxa_atexit@plt+0xa2e18> │ │ │ │ + ldr r7, [pc, #28] @ b81a4 <__cxa_atexit@plt+0xabd70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r0, lr, r4, lsl #18 │ │ │ │ - biceq r0, lr, r8, lsl #18 │ │ │ │ + biceq r7, sp, r8, ror pc │ │ │ │ + biceq r7, sp, ip, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af284 <__cxa_atexit@plt+0xa2e50> │ │ │ │ - ldr r2, [pc, #28] @ af290 <__cxa_atexit@plt+0xa2e5c> │ │ │ │ + bcc b81dc <__cxa_atexit@plt+0xabda8> │ │ │ │ + ldr r2, [pc, #28] @ b81e8 <__cxa_atexit@plt+0xabdb4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq sl, [r3, #208]! @ 0xd0 │ │ │ │ - @ instruction: 0x01ce0898 │ │ │ │ + mvneq r1, r8, asr #29 │ │ │ │ + biceq r7, sp, ip, lsl #30 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ af2bc <__cxa_atexit@plt+0xa2e88> │ │ │ │ + ldr r3, [pc, #8] @ b8214 <__cxa_atexit@plt+0xabde0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ - biceq r0, lr, ip, ror #16 │ │ │ │ - biceq r0, lr, ip, ror #16 │ │ │ │ + biceq r7, sp, r0, ror #29 │ │ │ │ + biceq r7, sp, r0, ror #29 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r8 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi af310 <__cxa_atexit@plt+0xa2edc> │ │ │ │ - ldr r2, [pc, #60] @ af324 <__cxa_atexit@plt+0xa2ef0> │ │ │ │ + bhi b8268 <__cxa_atexit@plt+0xabe34> │ │ │ │ + ldr r2, [pc, #60] @ b827c <__cxa_atexit@plt+0xabe48> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ af328 <__cxa_atexit@plt+0xa2ef4> │ │ │ │ + ldr r1, [pc, #56] @ b8280 <__cxa_atexit@plt+0xabe4c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ - ldr r5, [pc, #44] @ af32c <__cxa_atexit@plt+0xa2ef8> │ │ │ │ + ldr r5, [pc, #44] @ b8284 <__cxa_atexit@plt+0xabe50> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ add r9, r1, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1968894 <__cxa_atexit@plt+0x195c460> │ │ │ │ - ldr r7, [pc, #24] @ af330 <__cxa_atexit@plt+0xa2efc> │ │ │ │ + ldr r7, [pc, #24] @ b8288 <__cxa_atexit@plt+0xabe54> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r0, lr, r8, lsl r8 │ │ │ │ - mvneq sl, r8, lsr lr │ │ │ │ - biceq r0, lr, r0, ror #16 │ │ │ │ + biceq r7, sp, ip, lsl #29 │ │ │ │ + mvneq r1, r4, lsl #30 │ │ │ │ + ldrdeq r7, [sp, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af368 <__cxa_atexit@plt+0xa2f34> │ │ │ │ - ldr r2, [pc, #28] @ af374 <__cxa_atexit@plt+0xa2f40> │ │ │ │ + bcc b82c0 <__cxa_atexit@plt+0xabe8c> │ │ │ │ + ldr r2, [pc, #28] @ b82cc <__cxa_atexit@plt+0xabe98> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, ip, lsl #26 │ │ │ │ - biceq r0, lr, r4, lsl #16 │ │ │ │ + mvneq r1, r4, ror #27 │ │ │ │ + biceq r7, sp, r8, ror lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ af398 <__cxa_atexit@plt+0xa2f64> │ │ │ │ + ldr r8, [pc, #4] @ b82f0 <__cxa_atexit@plt+0xabebc> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - strdeq r0, [lr, #116] @ 0x74 │ │ │ │ - biceq r0, lr, r4, lsl #15 │ │ │ │ + biceq r7, sp, r8, ror #28 │ │ │ │ + strdeq r7, [sp, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi af408 <__cxa_atexit@plt+0xa2fd4> │ │ │ │ + bhi b8360 <__cxa_atexit@plt+0xabf2c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq af400 <__cxa_atexit@plt+0xa2fcc> │ │ │ │ - ldr r7, [pc, #64] @ af410 <__cxa_atexit@plt+0xa2fdc> │ │ │ │ + beq b8358 <__cxa_atexit@plt+0xabf24> │ │ │ │ + ldr r7, [pc, #64] @ b8368 <__cxa_atexit@plt+0xabf34> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ af414 <__cxa_atexit@plt+0xa2fe0> │ │ │ │ + ldr r3, [pc, #60] @ b836c <__cxa_atexit@plt+0xabf38> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #48] @ af418 <__cxa_atexit@plt+0xa2fe4> │ │ │ │ + ldr r5, [pc, #48] @ b8370 <__cxa_atexit@plt+0xabf3c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #40] @ af41c <__cxa_atexit@plt+0xa2fe8> │ │ │ │ + ldr r5, [pc, #40] @ b8374 <__cxa_atexit@plt+0xabf40> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r0, lr, r8, asr r7 │ │ │ │ - mvneq sl, ip, lsl #19 │ │ │ │ - mvneq sl, r8, lsl #26 │ │ │ │ - mvneq sl, ip, ror #24 │ │ │ │ - biceq r0, lr, r0, lsl r7 │ │ │ │ + biceq r7, sp, ip, asr #27 │ │ │ │ + mvneq r1, ip, lsr #20 │ │ │ │ + ldrdeq r1, [r3, #212]! @ 0xd4 │ │ │ │ + mvneq r1, r4, asr #26 │ │ │ │ + biceq r7, sp, r4, lsl #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi af478 <__cxa_atexit@plt+0xa3044> │ │ │ │ - ldr r2, [pc, #64] @ af480 <__cxa_atexit@plt+0xa304c> │ │ │ │ + bhi b83d0 <__cxa_atexit@plt+0xabf9c> │ │ │ │ + ldr r2, [pc, #64] @ b83d8 <__cxa_atexit@plt+0xabfa4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ af484 <__cxa_atexit@plt+0xa3050> │ │ │ │ + ldr r1, [pc, #60] @ b83dc <__cxa_atexit@plt+0xabfa8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #52] @ af488 <__cxa_atexit@plt+0xa3054> │ │ │ │ + ldr r0, [pc, #52] @ b83e0 <__cxa_atexit@plt+0xabfac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ - ldr r0, [pc, #44] @ af48c <__cxa_atexit@plt+0xa3058> │ │ │ │ + ldr r0, [pc, #44] @ b83e4 <__cxa_atexit@plt+0xabfb0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add sl, r0, #1 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ add r8, r1, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrdeq r0, [lr, #104] @ 0x68 │ │ │ │ - mvneq sl, r0, lsr #18 │ │ │ │ - mvneq sl, r0, lsl #24 │ │ │ │ + biceq r7, sp, ip, asr #26 │ │ │ │ + mvneq r1, r0, asr #19 │ │ │ │ + ldrdeq r1, [r3, #200]! @ 0xc8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af4c4 <__cxa_atexit@plt+0xa3090> │ │ │ │ - ldr r2, [pc, #28] @ af4d0 <__cxa_atexit@plt+0xa309c> │ │ │ │ + bcc b841c <__cxa_atexit@plt+0xabfe8> │ │ │ │ + ldr r2, [pc, #28] @ b8428 <__cxa_atexit@plt+0xabff4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq sl, [r3, #176]! @ 0xb0 │ │ │ │ - biceq r0, lr, r8, asr r6 │ │ │ │ + mvneq r1, r8, lsl #25 │ │ │ │ + biceq r7, sp, ip, asr #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc af51c <__cxa_atexit@plt+0xa30e8> │ │ │ │ - ldr r7, [pc, #52] @ af534 <__cxa_atexit@plt+0xa3100> │ │ │ │ + bcc b8474 <__cxa_atexit@plt+0xac040> │ │ │ │ + ldr r7, [pc, #52] @ b848c <__cxa_atexit@plt+0xac058> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r7, [pc, #40] @ af538 <__cxa_atexit@plt+0xa3104> │ │ │ │ + ldr r7, [pc, #40] @ b8490 <__cxa_atexit@plt+0xac05c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #24] @ af53c <__cxa_atexit@plt+0xa3108> │ │ │ │ + ldr r7, [pc, #24] @ b8494 <__cxa_atexit@plt+0xac060> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - ldrdeq sl, [r3, #188]! @ 0xbc │ │ │ │ - biceq r0, lr, r4, ror r6 │ │ │ │ - biceq r0, lr, r8, asr r6 │ │ │ │ + mvneq r1, r8, lsr #25 │ │ │ │ + biceq r7, sp, r8, ror #25 │ │ │ │ + biceq r7, sp, ip, asr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #12 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi af5c0 <__cxa_atexit@plt+0xa318c> │ │ │ │ + bhi b8518 <__cxa_atexit@plt+0xac0e4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq af5b8 <__cxa_atexit@plt+0xa3184> │ │ │ │ - ldr r3, [pc, #84] @ af5c8 <__cxa_atexit@plt+0xa3194> │ │ │ │ + beq b8510 <__cxa_atexit@plt+0xac0dc> │ │ │ │ + ldr r3, [pc, #84] @ b8520 <__cxa_atexit@plt+0xac0ec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #80] @ af5cc <__cxa_atexit@plt+0xa3198> │ │ │ │ + ldr r2, [pc, #80] @ b8524 <__cxa_atexit@plt+0xac0f0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ af5d0 <__cxa_atexit@plt+0xa319c> │ │ │ │ + ldr r1, [pc, #76] @ b8528 <__cxa_atexit@plt+0xac0f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #60] @ af5d4 <__cxa_atexit@plt+0xa31a0> │ │ │ │ + ldr r5, [pc, #60] @ b852c <__cxa_atexit@plt+0xac0f8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r3, r5, #1 │ │ │ │ - ldr r5, [pc, #52] @ af5d8 <__cxa_atexit@plt+0xa31a4> │ │ │ │ + ldr r5, [pc, #52] @ b8530 <__cxa_atexit@plt+0xac0fc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ add r8, r2, #2 │ │ │ │ mov r5, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - biceq r0, lr, r4, lsr #11 │ │ │ │ - mvneq sl, r0, ror #15 │ │ │ │ - mvneq sl, r4, asr #21 │ │ │ │ - ldrdeq sl, [r3, #168]! @ 0xa8 │ │ │ │ + biceq r7, sp, r8, lsl ip │ │ │ │ + mvneq r1, r0, lsl #17 │ │ │ │ + @ instruction: 0x01e31b9c │ │ │ │ + strheq r1, [r3, #176]! @ 0xb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af610 <__cxa_atexit@plt+0xa31dc> │ │ │ │ - ldr r2, [pc, #28] @ af61c <__cxa_atexit@plt+0xa31e8> │ │ │ │ + bcc b8568 <__cxa_atexit@plt+0xac134> │ │ │ │ + ldr r2, [pc, #28] @ b8574 <__cxa_atexit@plt+0xac140> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r4, ror #20 │ │ │ │ - biceq pc, sp, r0, lsr #16 │ │ │ │ + mvneq r1, ip, lsr fp │ │ │ │ + stlexbeq r6, r4, [sp] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov sl, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi af67c <__cxa_atexit@plt+0xa3248> │ │ │ │ - ldr r7, [pc, #76] @ af698 <__cxa_atexit@plt+0xa3264> │ │ │ │ + bhi b85d4 <__cxa_atexit@plt+0xac1a0> │ │ │ │ + ldr r7, [pc, #76] @ b85f0 <__cxa_atexit@plt+0xac1bc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #68] @ af69c <__cxa_atexit@plt+0xa3268> │ │ │ │ + ldr r7, [pc, #68] @ b85f4 <__cxa_atexit@plt+0xac1c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r5, {r7, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq af670 <__cxa_atexit@plt+0xa323c> │ │ │ │ + beq b85c8 <__cxa_atexit@plt+0xac194> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ af6a0 <__cxa_atexit@plt+0xa326c> │ │ │ │ + ldr r7, [pc, #28] @ b85f8 <__cxa_atexit@plt+0xac1c4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ af6a4 <__cxa_atexit@plt+0xa3270> │ │ │ │ + ldr r3, [pc, #24] @ b85fc <__cxa_atexit@plt+0xac1c8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffa3f4 │ │ │ │ - strheq sl, [r3, #172]! @ 0xac │ │ │ │ - biceq pc, sp, r8, asr #15 │ │ │ │ - mvneq sl, r8, lsl #21 │ │ │ │ - @ instruction: 0x01cdf79c │ │ │ │ + mvneq r1, r8, lsl #23 │ │ │ │ + biceq r6, sp, ip, lsr lr │ │ │ │ + mvneq r1, r4, asr fp │ │ │ │ + biceq r6, sp, r0, lsl lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi af714 <__cxa_atexit@plt+0xa32e0> │ │ │ │ + bhi b866c <__cxa_atexit@plt+0xac238> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc af720 <__cxa_atexit@plt+0xa32ec> │ │ │ │ - ldr r1, [pc, #84] @ af730 <__cxa_atexit@plt+0xa32fc> │ │ │ │ + bcc b8678 <__cxa_atexit@plt+0xac244> │ │ │ │ + ldr r1, [pc, #84] @ b8688 <__cxa_atexit@plt+0xac254> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ af734 <__cxa_atexit@plt+0xa3300> │ │ │ │ + ldr r0, [pc, #80] @ b868c <__cxa_atexit@plt+0xac258> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ - ldr r0, [pc, #68] @ af738 <__cxa_atexit@plt+0xa3304> │ │ │ │ + ldr r0, [pc, #68] @ b8690 <__cxa_atexit@plt+0xac25c> │ │ │ │ add r0, pc, r0 │ │ │ │ stmib r2, {r1, r5} │ │ │ │ - ldr r5, [pc, #60] @ af73c <__cxa_atexit@plt+0xa3308> │ │ │ │ + ldr r5, [pc, #60] @ b8694 <__cxa_atexit@plt+0xac260> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ sub r8, r6, #3 │ │ │ │ add sl, r0, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c9038 <__cxa_atexit@plt+0x19bcc04> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - @ instruction: 0x01e3a690 │ │ │ │ - biceq r0, lr, r4, lsl r2 │ │ │ │ - mvneq sl, r8, ror #12 │ │ │ │ - biceq pc, sp, r4, lsl #14 │ │ │ │ + mvneq r1, r0, lsr r7 │ │ │ │ + biceq r7, sp, r8, lsl #17 │ │ │ │ + mvneq r1, r8, lsl #14 │ │ │ │ + biceq r6, sp, r8, ror sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi af7ec <__cxa_atexit@plt+0xa33b8> │ │ │ │ - ldr lr, [pc, #168] @ af80c <__cxa_atexit@plt+0xa33d8> │ │ │ │ + bhi b8744 <__cxa_atexit@plt+0xac310> │ │ │ │ + ldr lr, [pc, #168] @ b8764 <__cxa_atexit@plt+0xac330> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #156] @ af810 <__cxa_atexit@plt+0xa33dc> │ │ │ │ + ldr r1, [pc, #156] @ b8768 <__cxa_atexit@plt+0xac334> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq af7e0 <__cxa_atexit@plt+0xa33ac> │ │ │ │ + beq b8738 <__cxa_atexit@plt+0xac304> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc af7f8 <__cxa_atexit@plt+0xa33c4> │ │ │ │ - ldr r3, [pc, #120] @ af814 <__cxa_atexit@plt+0xa33e0> │ │ │ │ + bcc b8750 <__cxa_atexit@plt+0xac31c> │ │ │ │ + ldr r3, [pc, #120] @ b876c <__cxa_atexit@plt+0xac338> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #116] @ af818 <__cxa_atexit@plt+0xa33e4> │ │ │ │ + ldr r1, [pc, #116] @ b8770 <__cxa_atexit@plt+0xac33c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r0, [r5, #-12] │ │ │ │ str r3, [r6, #4]! │ │ │ │ - ldr r3, [pc, #96] @ af81c <__cxa_atexit@plt+0xa33e8> │ │ │ │ + ldr r3, [pc, #96] @ b8774 <__cxa_atexit@plt+0xac340> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r3, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r5, r5, #8 │ │ │ │ sub sl, r2, #6 │ │ │ │ @@ -167156,279 +176330,279 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - mvneq sl, r0, lsl #12 │ │ │ │ + mvneq r1, r0, lsr #13 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - mvneq sl, r8, ror r8 │ │ │ │ - mvneq sl, r0, ror #11 │ │ │ │ - biceq pc, sp, r4, lsr #12 │ │ │ │ + mvneq r1, r0, asr r9 │ │ │ │ + mvneq r1, r0, lsl #13 │ │ │ │ + @ instruction: 0x01cd6c98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc af888 <__cxa_atexit@plt+0xa3454> │ │ │ │ - ldr r2, [pc, #76] @ af894 <__cxa_atexit@plt+0xa3460> │ │ │ │ + bcc b87e0 <__cxa_atexit@plt+0xac3ac> │ │ │ │ + ldr r2, [pc, #76] @ b87ec <__cxa_atexit@plt+0xac3b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ af898 <__cxa_atexit@plt+0xa3464> │ │ │ │ + ldr r1, [pc, #72] @ b87f0 <__cxa_atexit@plt+0xac3bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #52] @ af89c <__cxa_atexit@plt+0xa3468> │ │ │ │ + ldr r2, [pc, #52] @ b87f4 <__cxa_atexit@plt+0xac3c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ sub sl, r6, #6 │ │ │ │ mov r8, #0 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq sl, ip, asr #15 │ │ │ │ - mvneq sl, r4, lsr r5 │ │ │ │ - biceq pc, sp, r4, lsr #11 │ │ │ │ + mvneq r1, r4, lsr #17 │ │ │ │ + ldrdeq r1, [r3, #84]! @ 0x54 │ │ │ │ + biceq r6, sp, r8, lsl ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi af928 <__cxa_atexit@plt+0xa34f4> │ │ │ │ + bhi b8880 <__cxa_atexit@plt+0xac44c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc af930 <__cxa_atexit@plt+0xa34fc> │ │ │ │ - ldr r1, [pc, #108] @ af944 <__cxa_atexit@plt+0xa3510> │ │ │ │ + bcc b8888 <__cxa_atexit@plt+0xac454> │ │ │ │ + ldr r1, [pc, #108] @ b889c <__cxa_atexit@plt+0xac468> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ af948 <__cxa_atexit@plt+0xa3514> │ │ │ │ + ldr r0, [pc, #104] @ b88a0 <__cxa_atexit@plt+0xac46c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ af94c <__cxa_atexit@plt+0xa3518> │ │ │ │ + ldr r8, [pc, #88] @ b88a4 <__cxa_atexit@plt+0xac470> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ af950 <__cxa_atexit@plt+0xa351c> │ │ │ │ + ldr r1, [pc, #80] @ b88a8 <__cxa_atexit@plt+0xac474> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ af954 <__cxa_atexit@plt+0xa3520> │ │ │ │ + ldr lr, [pc, #72] @ b88ac <__cxa_atexit@plt+0xac478> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b af938 <__cxa_atexit@plt+0xa3504> │ │ │ │ + b b8890 <__cxa_atexit@plt+0xac45c> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - @ instruction: 0x01e3a494 │ │ │ │ - @ instruction: 0x01b6a160 │ │ │ │ - mvneq sl, r8, ror #9 │ │ │ │ - @ instruction: 0x01e3a490 │ │ │ │ - biceq r0, lr, ip, lsr #5 │ │ │ │ + mvneq r1, r4, lsr r5 │ │ │ │ + @ instruction: 0x01b6147b │ │ │ │ + mvneq r1, r8, lsl #11 │ │ │ │ + mvneq r1, r0, lsr r5 │ │ │ │ + biceq r7, sp, r0, lsr #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi af9a0 <__cxa_atexit@plt+0xa356c> │ │ │ │ - ldr r2, [pc, #48] @ af9a8 <__cxa_atexit@plt+0xa3574> │ │ │ │ + bhi b88f8 <__cxa_atexit@plt+0xac4c4> │ │ │ │ + ldr r2, [pc, #48] @ b8900 <__cxa_atexit@plt+0xac4cc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr lr, [pc, #36] @ af9ac <__cxa_atexit@plt+0xa3578> │ │ │ │ + ldr lr, [pc, #36] @ b8904 <__cxa_atexit@plt+0xac4d0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ sub r2, r5, #16 │ │ │ │ stm r2, {r0, r1, lr} │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq sl, ip, ror #7 │ │ │ │ - biceq r0, lr, r4, asr r2 │ │ │ │ + mvneq r1, ip, lsl #9 │ │ │ │ + biceq r7, sp, r8, asr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc afa10 <__cxa_atexit@plt+0xa35dc> │ │ │ │ - ldr r3, [pc, #68] @ afa1c <__cxa_atexit@plt+0xa35e8> │ │ │ │ + bcc b8968 <__cxa_atexit@plt+0xac534> │ │ │ │ + ldr r3, [pc, #68] @ b8974 <__cxa_atexit@plt+0xac540> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #8]! │ │ │ │ - ldr r1, [pc, #60] @ afa20 <__cxa_atexit@plt+0xa35ec> │ │ │ │ + ldr r1, [pc, #60] @ b8978 <__cxa_atexit@plt+0xac544> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r3, [r9, #12] │ │ │ │ - ldr r3, [pc, #36] @ afa24 <__cxa_atexit@plt+0xa35f0> │ │ │ │ + ldr r3, [pc, #36] @ b897c <__cxa_atexit@plt+0xac548> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #28] @ afa28 <__cxa_atexit@plt+0xa35f4> │ │ │ │ + ldr r8, [pc, #28] @ b8980 <__cxa_atexit@plt+0xac54c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - ldrdeq sl, [r3, #60]! @ 0x3c │ │ │ │ - ldrdeq sl, [r3, #52]! @ 0x34 │ │ │ │ - biceq r0, lr, r8, asr #3 │ │ │ │ + mvneq r1, ip, ror r4 │ │ │ │ + mvneq r1, r4, ror r4 │ │ │ │ + biceq r7, sp, ip, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #108] @ afaac <__cxa_atexit@plt+0xa3678> │ │ │ │ + ldr r7, [pc, #108] @ b8a04 <__cxa_atexit@plt+0xac5d0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #100] @ afab0 <__cxa_atexit@plt+0xa367c> │ │ │ │ + ldr r7, [pc, #100] @ b8a08 <__cxa_atexit@plt+0xac5d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq afa70 <__cxa_atexit@plt+0xa363c> │ │ │ │ + beq b89c8 <__cxa_atexit@plt+0xac594> │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp r2, #2 │ │ │ │ - bne afa78 <__cxa_atexit@plt+0xa3644> │ │ │ │ - ldr r2, [pc, #88] @ afac0 <__cxa_atexit@plt+0xa368c> │ │ │ │ + bne b89d0 <__cxa_atexit@plt+0xac59c> │ │ │ │ + ldr r2, [pc, #88] @ b8a18 <__cxa_atexit@plt+0xac5e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #10] │ │ │ │ - b afa84 <__cxa_atexit@plt+0xa3650> │ │ │ │ + b b89dc <__cxa_atexit@plt+0xac5a8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #52] @ afab4 <__cxa_atexit@plt+0xa3680> │ │ │ │ + ldr r2, [pc, #52] @ b8a0c <__cxa_atexit@plt+0xac5d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #7] │ │ │ │ - ldr r1, [pc, #44] @ afab8 <__cxa_atexit@plt+0xa3684> │ │ │ │ + ldr r1, [pc, #44] @ b8a10 <__cxa_atexit@plt+0xac5dc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ str r1, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ - ldr r8, [pc, #28] @ afabc <__cxa_atexit@plt+0xa3688> │ │ │ │ + ldr r8, [pc, #28] @ b8a14 <__cxa_atexit@plt+0xac5e0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r7 │ │ │ │ b 1897ab8 <__cxa_atexit@plt+0x188b684> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0x01e3a394 │ │ │ │ + mvneq r1, r4, lsr r4 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - mvneq sl, r0, lsr #13 │ │ │ │ - @ instruction: 0x01e3a690 │ │ │ │ + mvneq r1, ip, ror #14 │ │ │ │ + mvneq r1, ip, asr r7 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq r0, lr, ip, lsl r1 │ │ │ │ + @ instruction: 0x01cd7790 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #68] @ afb1c <__cxa_atexit@plt+0xa36e8> │ │ │ │ + ldr r3, [pc, #68] @ b8a74 <__cxa_atexit@plt+0xac640> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ afb20 <__cxa_atexit@plt+0xa36ec> │ │ │ │ + ldr r2, [pc, #64] @ b8a78 <__cxa_atexit@plt+0xac644> │ │ │ │ add r2, pc, r2 │ │ │ │ and r1, r7, #3 │ │ │ │ mov r0, #7 │ │ │ │ cmp r1, #2 │ │ │ │ moveq r2, r3 │ │ │ │ moveq r0, #10 │ │ │ │ str r2, [r5] │ │ │ │ ldr sl, [r7, r0] │ │ │ │ - ldr r3, [pc, #32] @ afb24 <__cxa_atexit@plt+0xa36f0> │ │ │ │ + ldr r3, [pc, #32] @ b8a7c <__cxa_atexit@plt+0xac648> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r8, [pc, #20] @ afb28 <__cxa_atexit@plt+0xa36f4> │ │ │ │ + ldr r8, [pc, #20] @ b8a80 <__cxa_atexit@plt+0xac64c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, r7 │ │ │ │ b 1897ab8 <__cxa_atexit@plt+0x188b684> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - mvneq sl, r8, lsr #12 │ │ │ │ - mvneq sl, ip, lsl r6 │ │ │ │ - @ instruction: 0x01ce009c │ │ │ │ + strdeq r1, [r3, #100]! @ 0x64 │ │ │ │ + mvneq r1, r8, ror #13 │ │ │ │ + biceq r7, sp, r0, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ afb64 <__cxa_atexit@plt+0xa3730> │ │ │ │ + ldr r3, [pc, #36] @ b8abc <__cxa_atexit@plt+0xac688> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ afb68 <__cxa_atexit@plt+0xa3734> │ │ │ │ + ldr r3, [pc, #28] @ b8ac0 <__cxa_atexit@plt+0xac68c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #20] @ afb6c <__cxa_atexit@plt+0xa3738> │ │ │ │ + ldr r8, [pc, #20] @ b8ac4 <__cxa_atexit@plt+0xac690> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #16] @ afb70 <__cxa_atexit@plt+0xa373c> │ │ │ │ + ldr r9, [pc, #16] @ b8ac8 <__cxa_atexit@plt+0xac694> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - strdeq sl, [r3, #84]! @ 0x54 │ │ │ │ - mvneq sl, ip, ror #11 │ │ │ │ - strdeq sl, [r3, #84]! @ 0x54 │ │ │ │ + mvneq r1, r0, asr #13 │ │ │ │ + strheq r1, [r3, #104]! @ 0x68 │ │ │ │ + mvneq r1, r0, asr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r0, lr, ip, lsr r0 │ │ │ │ + strheq r7, [sp, #96] @ 0x60 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ afbc4 <__cxa_atexit@plt+0xa3790> │ │ │ │ + ldr r3, [pc, #36] @ b8b1c <__cxa_atexit@plt+0xac6e8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ afbc8 <__cxa_atexit@plt+0xa3794> │ │ │ │ + ldr r3, [pc, #28] @ b8b20 <__cxa_atexit@plt+0xac6ec> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #20] @ afbcc <__cxa_atexit@plt+0xa3798> │ │ │ │ + ldr r8, [pc, #20] @ b8b24 <__cxa_atexit@plt+0xac6f0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #16] @ afbd0 <__cxa_atexit@plt+0xa379c> │ │ │ │ + ldr r9, [pc, #16] @ b8b28 <__cxa_atexit@plt+0xac6f4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - @ instruction: 0x01e3a594 │ │ │ │ - mvneq sl, ip, lsl #11 │ │ │ │ - @ instruction: 0x01e3a594 │ │ │ │ + mvneq r1, r0, ror #12 │ │ │ │ + mvneq r1, r8, asr r6 │ │ │ │ + mvneq r1, r0, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r0, lr, ip, lsr #32 │ │ │ │ + biceq r7, sp, r0, lsr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r6, r5, #8 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi afc4c <__cxa_atexit@plt+0xa3818> │ │ │ │ + bhi b8ba4 <__cxa_atexit@plt+0xac770> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc afc58 <__cxa_atexit@plt+0xa3824> │ │ │ │ - ldr r3, [pc, #72] @ afc68 <__cxa_atexit@plt+0xa3834> │ │ │ │ + bcc b8bb0 <__cxa_atexit@plt+0xac77c> │ │ │ │ + ldr r3, [pc, #72] @ b8bc0 <__cxa_atexit@plt+0xac78c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ afc6c <__cxa_atexit@plt+0xa3838> │ │ │ │ + ldr r2, [pc, #68] @ b8bc4 <__cxa_atexit@plt+0xac790> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ afc70 <__cxa_atexit@plt+0xa383c> │ │ │ │ + ldr r8, [pc, #56] @ b8bc8 <__cxa_atexit@plt+0xac794> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ mov r6, r9 │ │ │ │ @@ -167436,158 +176610,158 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq pc, sp, r8, ror pc @ │ │ │ │ - biceq pc, sp, r4, asr #30 │ │ │ │ + biceq r7, sp, ip, ror #11 │ │ │ │ + strheq r7, [sp, #88] @ 0x58 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ afc94 <__cxa_atexit@plt+0xa3860> │ │ │ │ + ldr r3, [pc, #12] @ b8bec <__cxa_atexit@plt+0xac7b8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a477b8 <__cxa_atexit@plt+0x1a3b384> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq pc, sp, r0, lsr #30 │ │ │ │ + @ instruction: 0x01cd7594 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne afcf4 <__cxa_atexit@plt+0xa38c0> │ │ │ │ + bne b8c4c <__cxa_atexit@plt+0xac818> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #104] @ afd28 <__cxa_atexit@plt+0xa38f4> │ │ │ │ + ldr r2, [pc, #104] @ b8c80 <__cxa_atexit@plt+0xac84c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq afd0c <__cxa_atexit@plt+0xa38d8> │ │ │ │ + beq b8c64 <__cxa_atexit@plt+0xac830> │ │ │ │ cmp r2, #2 │ │ │ │ - bne afd18 <__cxa_atexit@plt+0xa38e4> │ │ │ │ - ldr r7, [pc, #72] @ afd2c <__cxa_atexit@plt+0xa38f8> │ │ │ │ + bne b8c70 <__cxa_atexit@plt+0xac83c> │ │ │ │ + ldr r7, [pc, #72] @ b8c84 <__cxa_atexit@plt+0xac850> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #64] @ afd30 <__cxa_atexit@plt+0xa38fc> │ │ │ │ + ldr r0, [pc, #64] @ b8c88 <__cxa_atexit@plt+0xac854> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ afd34 <__cxa_atexit@plt+0xa3900> │ │ │ │ + ldr r7, [pc, #56] @ b8c8c <__cxa_atexit@plt+0xac858> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ afd38 <__cxa_atexit@plt+0xa3904> │ │ │ │ + ldr r0, [pc, #48] @ b8c90 <__cxa_atexit@plt+0xac85c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5], #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - biceq pc, sp, r4, lsr ip @ │ │ │ │ - biceq pc, sp, r8, lsr #24 │ │ │ │ - biceq pc, sp, ip, lsr #24 │ │ │ │ - biceq pc, sp, r0, lsr #24 │ │ │ │ - ldrdeq pc, [sp, #180] @ 0xb4 │ │ │ │ + biceq r7, sp, r8, lsr #5 │ │ │ │ + @ instruction: 0x01cd729c │ │ │ │ + biceq r7, sp, r0, lsr #5 │ │ │ │ + @ instruction: 0x01cd7294 │ │ │ │ + biceq r7, sp, r8, asr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne afd6c <__cxa_atexit@plt+0xa3938> │ │ │ │ - ldr r7, [pc, #36] @ afd80 <__cxa_atexit@plt+0xa394c> │ │ │ │ + bne b8cc4 <__cxa_atexit@plt+0xac890> │ │ │ │ + ldr r7, [pc, #36] @ b8cd8 <__cxa_atexit@plt+0xac8a4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ afd84 <__cxa_atexit@plt+0xa3950> │ │ │ │ + ldr r0, [pc, #28] @ b8cdc <__cxa_atexit@plt+0xac8a8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - strheq pc, [sp, #188] @ 0xbc @ │ │ │ │ - strheq pc, [sp, #176] @ 0xb0 @ │ │ │ │ - biceq pc, sp, r8, lsr #29 │ │ │ │ + biceq r7, sp, r0, lsr r2 │ │ │ │ + biceq r7, sp, r4, lsr #4 │ │ │ │ + biceq r7, sp, ip, lsl r5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc afdfc <__cxa_atexit@plt+0xa39c8> │ │ │ │ - ldr r6, [pc, #124] @ afe30 <__cxa_atexit@plt+0xa39fc> │ │ │ │ + bcc b8d54 <__cxa_atexit@plt+0xac920> │ │ │ │ + ldr r6, [pc, #124] @ b8d88 <__cxa_atexit@plt+0xac954> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ mov r9, r3 │ │ │ │ str r6, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r7, [r9, #12] │ │ │ │ add r6, r9, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc afe0c <__cxa_atexit@plt+0xa39d8> │ │ │ │ - ldr r7, [pc, #96] @ afe3c <__cxa_atexit@plt+0xa3a08> │ │ │ │ + bcc b8d64 <__cxa_atexit@plt+0xac930> │ │ │ │ + ldr r7, [pc, #96] @ b8d94 <__cxa_atexit@plt+0xac960> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #92] @ afe40 <__cxa_atexit@plt+0xa3a0c> │ │ │ │ + ldr r2, [pc, #92] @ b8d98 <__cxa_atexit@plt+0xac964> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #20]! │ │ │ │ add r7, r2, #1 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ afe34 <__cxa_atexit@plt+0xa3a00> │ │ │ │ + ldr r3, [pc, #32] @ b8d8c <__cxa_atexit@plt+0xac958> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #28] @ afe38 <__cxa_atexit@plt+0xa3a04> │ │ │ │ + ldr r7, [pc, #28] @ b8d90 <__cxa_atexit@plt+0xac95c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - biceq pc, sp, r0, lsr #28 │ │ │ │ - biceq pc, sp, ip, asr r1 @ │ │ │ │ + @ instruction: 0x01cd7494 │ │ │ │ + ldrdeq r6, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xffffb408 │ │ │ │ - biceq pc, sp, r0, asr lr @ │ │ │ │ - biceq pc, sp, ip, ror #27 │ │ │ │ + biceq r7, sp, r4, asr #9 │ │ │ │ + biceq r7, sp, r0, ror #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi afeec <__cxa_atexit@plt+0xa3ab8> │ │ │ │ - ldr r3, [pc, #172] @ aff14 <__cxa_atexit@plt+0xa3ae0> │ │ │ │ + bhi b8e44 <__cxa_atexit@plt+0xaca10> │ │ │ │ + ldr r3, [pc, #172] @ b8e6c <__cxa_atexit@plt+0xaca38> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq afed0 <__cxa_atexit@plt+0xa3a9c> │ │ │ │ + beq b8e28 <__cxa_atexit@plt+0xac9f4> │ │ │ │ bic r3, r8, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #5 │ │ │ │ - bne afee0 <__cxa_atexit@plt+0xa3aac> │ │ │ │ + bne b8e38 <__cxa_atexit@plt+0xaca04> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc afefc <__cxa_atexit@plt+0xa3ac8> │ │ │ │ - ldr lr, [pc, #124] @ aff1c <__cxa_atexit@plt+0xa3ae8> │ │ │ │ + bcc b8e54 <__cxa_atexit@plt+0xaca20> │ │ │ │ + ldr lr, [pc, #124] @ b8e74 <__cxa_atexit@plt+0xaca40> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5] │ │ │ │ sub r2, r3, #11 │ │ │ │ ldr r1, [r8, #1] │ │ │ │ - ldr r7, [pc, #108] @ aff20 <__cxa_atexit@plt+0xa3aec> │ │ │ │ + ldr r7, [pc, #108] @ b8e78 <__cxa_atexit@plt+0xaca44> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ sub r7, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ @@ -167595,46 +176769,46 @@ │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ aff18 <__cxa_atexit@plt+0xa3ae4> │ │ │ │ + ldr r7, [pc, #36] @ b8e70 <__cxa_atexit@plt+0xaca3c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - biceq pc, sp, r0, asr #26 │ │ │ │ + strheq r7, [sp, #52] @ 0x34 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - mvneq sl, r8, asr #4 │ │ │ │ - biceq pc, sp, r0, lsl sp @ │ │ │ │ + mvneq r1, r4, lsl r3 │ │ │ │ + biceq r7, sp, r4, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #5 │ │ │ │ - bne aff8c <__cxa_atexit@plt+0xa3b58> │ │ │ │ + bne b8ee4 <__cxa_atexit@plt+0xacab0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc aff94 <__cxa_atexit@plt+0xa3b60> │ │ │ │ - ldr lr, [pc, #72] @ affa4 <__cxa_atexit@plt+0xa3b70> │ │ │ │ + bcc b8eec <__cxa_atexit@plt+0xacab8> │ │ │ │ + ldr lr, [pc, #72] @ b8efc <__cxa_atexit@plt+0xacac8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r1, r3, #11 │ │ │ │ ldr r7, [r7, #1] │ │ │ │ - ldr r2, [pc, #56] @ affa8 <__cxa_atexit@plt+0xa3b74> │ │ │ │ + ldr r2, [pc, #56] @ b8f00 <__cxa_atexit@plt+0xacacc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ sub r7, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ @@ -167642,179 +176816,179 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe38 │ │ │ │ - mvneq sl, ip, lsl #3 │ │ │ │ + mvneq r1, r8, asr r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ mov r8, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc afff4 <__cxa_atexit@plt+0xa3bc0> │ │ │ │ - ldr r7, [pc, #64] @ b0018 <__cxa_atexit@plt+0xa3be4> │ │ │ │ + bcc b8f4c <__cxa_atexit@plt+0xacb18> │ │ │ │ + ldr r7, [pc, #64] @ b8f70 <__cxa_atexit@plt+0xacb3c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ b001c <__cxa_atexit@plt+0xa3be8> │ │ │ │ + ldr r3, [pc, #60] @ b8f74 <__cxa_atexit@plt+0xacb40> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r8, #4]! │ │ │ │ add r7, r3, #1 │ │ │ │ str r7, [r8, #8] │ │ │ │ str r9, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #36] @ b0020 <__cxa_atexit@plt+0xa3bec> │ │ │ │ + ldr r3, [pc, #36] @ b8f78 <__cxa_atexit@plt+0xacb44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #32] @ b0024 <__cxa_atexit@plt+0xa3bf0> │ │ │ │ + ldr r7, [pc, #32] @ b8f7c <__cxa_atexit@plt+0xacb48> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffb20c │ │ │ │ - biceq pc, sp, r4, asr ip @ │ │ │ │ - biceq pc, sp, r8, lsr ip @ │ │ │ │ - biceq lr, sp, r4, ror pc │ │ │ │ - biceq pc, sp, ip, lsl ip @ │ │ │ │ + biceq r7, sp, r8, asr #5 │ │ │ │ + biceq r7, sp, ip, lsr #5 │ │ │ │ + biceq r6, sp, r8, ror #11 │ │ │ │ + @ instruction: 0x01cd7290 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #16 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi b00b8 <__cxa_atexit@plt+0xa3c84> │ │ │ │ + bhi b9010 <__cxa_atexit@plt+0xacbdc> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b00b0 <__cxa_atexit@plt+0xa3c7c> │ │ │ │ - ldr r3, [pc, #100] @ b00c0 <__cxa_atexit@plt+0xa3c8c> │ │ │ │ + beq b9008 <__cxa_atexit@plt+0xacbd4> │ │ │ │ + ldr r3, [pc, #100] @ b9018 <__cxa_atexit@plt+0xacbe4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #96] @ b00c4 <__cxa_atexit@plt+0xa3c90> │ │ │ │ + ldr lr, [pc, #96] @ b901c <__cxa_atexit@plt+0xacbe8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #92] @ b00c8 <__cxa_atexit@plt+0xa3c94> │ │ │ │ + ldr r1, [pc, #92] @ b9020 <__cxa_atexit@plt+0xacbec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r2, [pc, #88] @ b00cc <__cxa_atexit@plt+0xa3c98> │ │ │ │ + ldr r2, [pc, #88] @ b9024 <__cxa_atexit@plt+0xacbf0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r0, [pc, #64] @ b00d0 <__cxa_atexit@plt+0xa3c9c> │ │ │ │ + ldr r0, [pc, #64] @ b9028 <__cxa_atexit@plt+0xacbf4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r1, r0, #1 │ │ │ │ - ldr r0, [pc, #56] @ b00d4 <__cxa_atexit@plt+0xa3ca0> │ │ │ │ + ldr r0, [pc, #56] @ b902c <__cxa_atexit@plt+0xacbf8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add sl, r0, #1 │ │ │ │ add r9, lr, #1 │ │ │ │ mov r5, r8 │ │ │ │ mov r8, r1 │ │ │ │ b 1968894 <__cxa_atexit@plt+0x195c460> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - biceq pc, sp, r4, lsr #21 │ │ │ │ - strdeq r9, [r3, #200]! @ 0xc8 │ │ │ │ - mvneq sl, r8 │ │ │ │ - mvneq r9, ip, lsr #26 │ │ │ │ - mvneq r9, r0, asr #31 │ │ │ │ + biceq r7, sp, r8, lsl r1 │ │ │ │ + @ instruction: 0x01e30d98 │ │ │ │ + mvneq r1, r0, ror #1 │ │ │ │ + mvneq r0, ip, asr #27 │ │ │ │ + @ instruction: 0x01e31098 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b010c <__cxa_atexit@plt+0xa3cd8> │ │ │ │ - ldr r2, [pc, #28] @ b0118 <__cxa_atexit@plt+0xa3ce4> │ │ │ │ + bcc b9064 <__cxa_atexit@plt+0xacc30> │ │ │ │ + ldr r2, [pc, #28] @ b9070 <__cxa_atexit@plt+0xacc3c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r9, r8, ror #30 │ │ │ │ - strdeq pc, [sp, #180] @ 0xb4 │ │ │ │ + mvneq r1, r0, asr #32 │ │ │ │ + biceq r7, sp, r8, ror #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0168 <__cxa_atexit@plt+0xa3d34> │ │ │ │ - ldr r2, [pc, #72] @ b0184 <__cxa_atexit@plt+0xa3d50> │ │ │ │ + bhi b90c0 <__cxa_atexit@plt+0xacc8c> │ │ │ │ + ldr r2, [pc, #72] @ b90dc <__cxa_atexit@plt+0xacca8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b0170 <__cxa_atexit@plt+0xa3d3c> │ │ │ │ - ldr r3, [pc, #52] @ b018c <__cxa_atexit@plt+0xa3d58> │ │ │ │ + bhi b90c8 <__cxa_atexit@plt+0xacc94> │ │ │ │ + ldr r3, [pc, #52] @ b90e4 <__cxa_atexit@plt+0xaccb0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ mov r5, r2 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b0188 <__cxa_atexit@plt+0xa3d54> │ │ │ │ + ldr r7, [pc, #16] @ b90e0 <__cxa_atexit@plt+0xaccac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq pc, sp, ip, lsr r5 @ │ │ │ │ + strheq r6, [sp, #176] @ 0xb0 │ │ │ │ @ instruction: 0xffffbb30 │ │ │ │ - biceq lr, sp, r4, lsl sl │ │ │ │ + biceq r6, sp, r8, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b01d0 <__cxa_atexit@plt+0xa3d9c> │ │ │ │ - ldr r7, [pc, #52] @ b01e4 <__cxa_atexit@plt+0xa3db0> │ │ │ │ + bhi b9128 <__cxa_atexit@plt+0xaccf4> │ │ │ │ + ldr r7, [pc, #52] @ b913c <__cxa_atexit@plt+0xacd08> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b01c4 <__cxa_atexit@plt+0xa3d90> │ │ │ │ + beq b911c <__cxa_atexit@plt+0xacce8> │ │ │ │ mov r7, r8 │ │ │ │ - b a3db8 <__cxa_atexit@plt+0x97984> │ │ │ │ + b acd10 <__cxa_atexit@plt+0xa08dc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b01e8 <__cxa_atexit@plt+0xa3db4> │ │ │ │ + ldr r7, [pc, #16] @ b9140 <__cxa_atexit@plt+0xacd0c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff3c04 │ │ │ │ - ldrdeq lr, [sp, #148] @ 0x94 │ │ │ │ + biceq r6, sp, r8, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0268 <__cxa_atexit@plt+0xa3e34> │ │ │ │ - ldr r2, [pc, #124] @ b0284 <__cxa_atexit@plt+0xa3e50> │ │ │ │ + bhi b91c0 <__cxa_atexit@plt+0xacd8c> │ │ │ │ + ldr r2, [pc, #124] @ b91dc <__cxa_atexit@plt+0xacda8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #116] @ b0288 <__cxa_atexit@plt+0xa3e54> │ │ │ │ + ldr r1, [pc, #116] @ b91e0 <__cxa_atexit@plt+0xacdac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq b025c <__cxa_atexit@plt+0xa3e28> │ │ │ │ + beq b91b4 <__cxa_atexit@plt+0xacd80> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc b0270 <__cxa_atexit@plt+0xa3e3c> │ │ │ │ - ldr r3, [pc, #76] @ b028c <__cxa_atexit@plt+0xa3e58> │ │ │ │ + bcc b91c8 <__cxa_atexit@plt+0xacd94> │ │ │ │ + ldr r3, [pc, #76] @ b91e4 <__cxa_atexit@plt+0xacdb0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -167826,63 +177000,63 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r9, r0, ror #22 │ │ │ │ - mvneq r9, r8, lsl #23 │ │ │ │ + mvneq r0, r0, lsl #24 │ │ │ │ + mvneq r0, r8, lsr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b02cc <__cxa_atexit@plt+0xa3e98> │ │ │ │ - ldr r2, [pc, #36] @ b02d8 <__cxa_atexit@plt+0xa3ea4> │ │ │ │ + bcc b9224 <__cxa_atexit@plt+0xacdf0> │ │ │ │ + ldr r2, [pc, #36] @ b9230 <__cxa_atexit@plt+0xacdfc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r9, r4, lsl fp │ │ │ │ + strheq r0, [r3, #180]! @ 0xb4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0398 <__cxa_atexit@plt+0xa3f64> │ │ │ │ - ldr r2, [pc, #188] @ b03b8 <__cxa_atexit@plt+0xa3f84> │ │ │ │ + bhi b92f0 <__cxa_atexit@plt+0xacebc> │ │ │ │ + ldr r2, [pc, #188] @ b9310 <__cxa_atexit@plt+0xacedc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq b0388 <__cxa_atexit@plt+0xa3f54> │ │ │ │ + beq b92e0 <__cxa_atexit@plt+0xaceac> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #60 @ 0x3c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc b03a0 <__cxa_atexit@plt+0xa3f6c> │ │ │ │ - ldr lr, [pc, #152] @ b03bc <__cxa_atexit@plt+0xa3f88> │ │ │ │ + bcc b92f8 <__cxa_atexit@plt+0xacec4> │ │ │ │ + ldr lr, [pc, #152] @ b9314 <__cxa_atexit@plt+0xacee0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #148] @ b03c0 <__cxa_atexit@plt+0xa3f8c> │ │ │ │ + ldr r9, [pc, #148] @ b9318 <__cxa_atexit@plt+0xacee4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr r8, [r8, #7] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub lr, r2, #19 │ │ │ │ sub r3, r2, #30 │ │ │ │ sub r7, r2, #43 @ 0x2b │ │ │ │ - ldr sl, [pc, #116] @ b03c4 <__cxa_atexit@plt+0xa3f90> │ │ │ │ + ldr sl, [pc, #116] @ b931c <__cxa_atexit@plt+0xacee8> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r0, [r6, #20] │ │ │ │ str sl, [r6, #24] │ │ │ │ add r0, r6, #28 │ │ │ │ @@ -167904,36 +177078,36 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ - mvneq r9, r8, ror sl │ │ │ │ - mvneq r9, ip, asr #20 │ │ │ │ + mvneq r0, r8, lsl fp │ │ │ │ + mvneq r0, ip, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b0454 <__cxa_atexit@plt+0xa4020> │ │ │ │ - ldr r2, [pc, #116] @ b0460 <__cxa_atexit@plt+0xa402c> │ │ │ │ + bcc b93ac <__cxa_atexit@plt+0xacf78> │ │ │ │ + ldr r2, [pc, #116] @ b93b8 <__cxa_atexit@plt+0xacf84> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr lr, [r7, #7] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r8, [pc, #96] @ b0464 <__cxa_atexit@plt+0xa4030> │ │ │ │ + ldr r8, [pc, #96] @ b93bc <__cxa_atexit@plt+0xacf88> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ sub r9, r6, #19 │ │ │ │ sub r2, r6, #30 │ │ │ │ sub r7, r6, #43 @ 0x2b │ │ │ │ - ldr sl, [pc, #76] @ b0468 <__cxa_atexit@plt+0xa4034> │ │ │ │ + ldr sl, [pc, #76] @ b93c0 <__cxa_atexit@plt+0xacf8c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ str sl, [r3, #24] │ │ │ │ str r7, [r3, #28] │ │ │ │ @@ -167945,49 +177119,49 @@ │ │ │ │ str r3, [r3, #56] @ 0x38 │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - mvneq r9, r0, lsr #19 │ │ │ │ - mvneq r9, r0, lsl #19 │ │ │ │ - biceq pc, sp, r0, lsl r2 @ │ │ │ │ + mvneq r0, r0, asr #20 │ │ │ │ + mvneq r0, r0, lsr #20 │ │ │ │ + biceq r6, sp, r4, lsl #17 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b0518 <__cxa_atexit@plt+0xa40e4> │ │ │ │ - ldr r3, [pc, #168] @ b0538 <__cxa_atexit@plt+0xa4104> │ │ │ │ + bhi b9470 <__cxa_atexit@plt+0xad03c> │ │ │ │ + ldr r3, [pc, #168] @ b9490 <__cxa_atexit@plt+0xad05c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ stmdb r5, {r3, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq b04fc <__cxa_atexit@plt+0xa40c8> │ │ │ │ + beq b9454 <__cxa_atexit@plt+0xad020> │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #4 │ │ │ │ - bne b050c <__cxa_atexit@plt+0xa40d8> │ │ │ │ + bne b9464 <__cxa_atexit@plt+0xad030> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc b0520 <__cxa_atexit@plt+0xa40ec> │ │ │ │ - ldr r7, [pc, #112] @ b053c <__cxa_atexit@plt+0xa4108> │ │ │ │ + bcc b9478 <__cxa_atexit@plt+0xad044> │ │ │ │ + ldr r7, [pc, #112] @ b9494 <__cxa_atexit@plt+0xad060> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #108] @ b0540 <__cxa_atexit@plt+0xa410c> │ │ │ │ + ldr r2, [pc, #108] @ b9498 <__cxa_atexit@plt+0xad064> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r8, #1] │ │ │ │ ldr r8, [r5, #-4]! │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ sub r9, r3, #3 │ │ │ │ - ldr r7, [pc, #80] @ b0544 <__cxa_atexit@plt+0xa4110> │ │ │ │ + ldr r7, [pc, #80] @ b949c <__cxa_atexit@plt+0xad068> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r6, r3 │ │ │ │ b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ @@ -168001,136 +177175,136 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - mvneq r9, ip, lsr #24 │ │ │ │ - biceq pc, sp, r8, lsr r1 @ │ │ │ │ + strdeq r0, [r3, #200]! @ 0xc8 │ │ │ │ + biceq r6, sp, ip, lsr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b05ac <__cxa_atexit@plt+0xa4178> │ │ │ │ + bne b9504 <__cxa_atexit@plt+0xad0d0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b05b4 <__cxa_atexit@plt+0xa4180> │ │ │ │ - ldr r2, [pc, #68] @ b05c4 <__cxa_atexit@plt+0xa4190> │ │ │ │ + bcc b950c <__cxa_atexit@plt+0xad0d8> │ │ │ │ + ldr r2, [pc, #68] @ b951c <__cxa_atexit@plt+0xad0e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ b05c8 <__cxa_atexit@plt+0xa4194> │ │ │ │ + ldr r1, [pc, #64] @ b9520 <__cxa_atexit@plt+0xad0ec> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r1, [r5] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r9, r3, #3 │ │ │ │ - ldr r7, [pc, #40] @ b05cc <__cxa_atexit@plt+0xa4198> │ │ │ │ + ldr r7, [pc, #40] @ b9524 <__cxa_atexit@plt+0xad0f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r6, r3 │ │ │ │ b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq r9, ip, ror fp │ │ │ │ + mvneq r0, r8, asr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b0604 <__cxa_atexit@plt+0xa41d0> │ │ │ │ - ldr r2, [pc, #28] @ b0610 <__cxa_atexit@plt+0xa41dc> │ │ │ │ + bcc b955c <__cxa_atexit@plt+0xad128> │ │ │ │ + ldr r2, [pc, #28] @ b9568 <__cxa_atexit@plt+0xad134> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r9, r4, asr fp │ │ │ │ - biceq lr, sp, r8, ror #16 │ │ │ │ + mvneq r0, r0, lsr #24 │ │ │ │ + ldrdeq r5, [sp, #236] @ 0xec │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b068c <__cxa_atexit@plt+0xa4258> │ │ │ │ - ldr r2, [pc, #140] @ b06c0 <__cxa_atexit@plt+0xa428c> │ │ │ │ + bhi b95e4 <__cxa_atexit@plt+0xad1b0> │ │ │ │ + ldr r2, [pc, #140] @ b9618 <__cxa_atexit@plt+0xad1e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b0694 <__cxa_atexit@plt+0xa4260> │ │ │ │ - ldr r7, [pc, #116] @ b06c4 <__cxa_atexit@plt+0xa4290> │ │ │ │ + bhi b95ec <__cxa_atexit@plt+0xad1b8> │ │ │ │ + ldr r7, [pc, #116] @ b961c <__cxa_atexit@plt+0xad1e8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r7, [pc, #108] @ b06c8 <__cxa_atexit@plt+0xa4294> │ │ │ │ + ldr r7, [pc, #108] @ b9620 <__cxa_atexit@plt+0xad1ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r3, [pc, #100] @ b06cc <__cxa_atexit@plt+0xa4298> │ │ │ │ + ldr r3, [pc, #100] @ b9624 <__cxa_atexit@plt+0xad1f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #129 @ 0x81 │ │ │ │ stmib r5, {r3, r7} │ │ │ │ tst r9, #3 │ │ │ │ - beq b0680 <__cxa_atexit@plt+0xa424c> │ │ │ │ + beq b95d8 <__cxa_atexit@plt+0xad1a4> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ b06d0 <__cxa_atexit@plt+0xa429c> │ │ │ │ + ldr r7, [pc, #52] @ b9628 <__cxa_atexit@plt+0xad1f4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #48] @ b06d4 <__cxa_atexit@plt+0xa42a0> │ │ │ │ + ldr r5, [pc, #48] @ b962c <__cxa_atexit@plt+0xad1f8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #129 @ 0x81 │ │ │ │ - ldr r5, [pc, #40] @ b06d8 <__cxa_atexit@plt+0xa42a4> │ │ │ │ + ldr r5, [pc, #40] @ b9630 <__cxa_atexit@plt+0xad1fc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, asr #14 │ │ │ │ + mvneq r0, r0, ror #15 │ │ │ │ @ instruction: 0xffff93f0 │ │ │ │ - mvneq r9, ip, lsl #14 │ │ │ │ - mvneq r9, r0, asr r7 │ │ │ │ - strheq lr, [sp, #112] @ 0x70 │ │ │ │ - mvneq r9, r4, lsl r7 │ │ │ │ - strheq r9, [r3, #104]! @ 0x68 │ │ │ │ + mvneq r0, ip, lsr #15 │ │ │ │ + strdeq r0, [r3, #112]! @ 0x70 │ │ │ │ + biceq r5, sp, r4, lsr #28 │ │ │ │ + strheq r0, [r3, #116]! @ 0x74 │ │ │ │ + mvneq r0, r8, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0758 <__cxa_atexit@plt+0xa4324> │ │ │ │ - ldr r2, [pc, #124] @ b0774 <__cxa_atexit@plt+0xa4340> │ │ │ │ + bhi b96b0 <__cxa_atexit@plt+0xad27c> │ │ │ │ + ldr r2, [pc, #124] @ b96cc <__cxa_atexit@plt+0xad298> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #116] @ b0778 <__cxa_atexit@plt+0xa4344> │ │ │ │ + ldr r1, [pc, #116] @ b96d0 <__cxa_atexit@plt+0xad29c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq b074c <__cxa_atexit@plt+0xa4318> │ │ │ │ + beq b96a4 <__cxa_atexit@plt+0xad270> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc b0760 <__cxa_atexit@plt+0xa432c> │ │ │ │ - ldr r3, [pc, #76] @ b077c <__cxa_atexit@plt+0xa4348> │ │ │ │ + bcc b96b8 <__cxa_atexit@plt+0xad284> │ │ │ │ + ldr r3, [pc, #76] @ b96d4 <__cxa_atexit@plt+0xad2a0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -168142,63 +177316,63 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r9, r0, ror r6 │ │ │ │ - @ instruction: 0x01e39698 │ │ │ │ + mvneq r0, r0, lsl r7 │ │ │ │ + mvneq r0, r8, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b07bc <__cxa_atexit@plt+0xa4388> │ │ │ │ - ldr r2, [pc, #36] @ b07c8 <__cxa_atexit@plt+0xa4394> │ │ │ │ + bcc b9714 <__cxa_atexit@plt+0xad2e0> │ │ │ │ + ldr r2, [pc, #36] @ b9720 <__cxa_atexit@plt+0xad2ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r9, r4, lsr #12 │ │ │ │ + mvneq r0, r4, asr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0888 <__cxa_atexit@plt+0xa4454> │ │ │ │ - ldr r2, [pc, #188] @ b08a8 <__cxa_atexit@plt+0xa4474> │ │ │ │ + bhi b97e0 <__cxa_atexit@plt+0xad3ac> │ │ │ │ + ldr r2, [pc, #188] @ b9800 <__cxa_atexit@plt+0xad3cc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq b0878 <__cxa_atexit@plt+0xa4444> │ │ │ │ + beq b97d0 <__cxa_atexit@plt+0xad39c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #60 @ 0x3c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc b0890 <__cxa_atexit@plt+0xa445c> │ │ │ │ - ldr lr, [pc, #152] @ b08ac <__cxa_atexit@plt+0xa4478> │ │ │ │ + bcc b97e8 <__cxa_atexit@plt+0xad3b4> │ │ │ │ + ldr lr, [pc, #152] @ b9804 <__cxa_atexit@plt+0xad3d0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #148] @ b08b0 <__cxa_atexit@plt+0xa447c> │ │ │ │ + ldr r9, [pc, #148] @ b9808 <__cxa_atexit@plt+0xad3d4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r1, [r8, #3] │ │ │ │ ldr r8, [r8, #7] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub lr, r2, #19 │ │ │ │ sub r3, r2, #30 │ │ │ │ sub r7, r2, #43 @ 0x2b │ │ │ │ - ldr sl, [pc, #116] @ b08b4 <__cxa_atexit@plt+0xa4480> │ │ │ │ + ldr sl, [pc, #116] @ b980c <__cxa_atexit@plt+0xad3d8> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r0, [r6, #20] │ │ │ │ str sl, [r6, #24] │ │ │ │ add r0, r6, #28 │ │ │ │ @@ -168220,36 +177394,36 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ - mvneq r9, r8, lsl #11 │ │ │ │ - mvneq r9, ip, asr r5 │ │ │ │ + mvneq r0, r8, lsr #12 │ │ │ │ + strdeq r0, [r3, #92]! @ 0x5c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b0944 <__cxa_atexit@plt+0xa4510> │ │ │ │ - ldr r2, [pc, #116] @ b0950 <__cxa_atexit@plt+0xa451c> │ │ │ │ + bcc b989c <__cxa_atexit@plt+0xad468> │ │ │ │ + ldr r2, [pc, #116] @ b98a8 <__cxa_atexit@plt+0xad474> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr lr, [r7, #7] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r8, [pc, #96] @ b0954 <__cxa_atexit@plt+0xa4520> │ │ │ │ + ldr r8, [pc, #96] @ b98ac <__cxa_atexit@plt+0xad478> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ sub r9, r6, #19 │ │ │ │ sub r2, r6, #30 │ │ │ │ sub r7, r6, #43 @ 0x2b │ │ │ │ - ldr sl, [pc, #76] @ b0958 <__cxa_atexit@plt+0xa4524> │ │ │ │ + ldr sl, [pc, #76] @ b98b0 <__cxa_atexit@plt+0xad47c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ str sl, [r3, #24] │ │ │ │ str r7, [r3, #28] │ │ │ │ @@ -168261,49 +177435,49 @@ │ │ │ │ str r3, [r3, #56] @ 0x38 │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - strheq r9, [r3, #64]! @ 0x40 │ │ │ │ - @ instruction: 0x01e39490 │ │ │ │ - biceq lr, sp, r0, lsr #26 │ │ │ │ + mvneq r0, r0, asr r5 │ │ │ │ + mvneq r0, r0, lsr r5 │ │ │ │ + @ instruction: 0x01cd6394 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b0a08 <__cxa_atexit@plt+0xa45d4> │ │ │ │ - ldr r3, [pc, #168] @ b0a28 <__cxa_atexit@plt+0xa45f4> │ │ │ │ + bhi b9960 <__cxa_atexit@plt+0xad52c> │ │ │ │ + ldr r3, [pc, #168] @ b9980 <__cxa_atexit@plt+0xad54c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ stmdb r5, {r3, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq b09ec <__cxa_atexit@plt+0xa45b8> │ │ │ │ + beq b9944 <__cxa_atexit@plt+0xad510> │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #4 │ │ │ │ - bne b09fc <__cxa_atexit@plt+0xa45c8> │ │ │ │ + bne b9954 <__cxa_atexit@plt+0xad520> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc b0a10 <__cxa_atexit@plt+0xa45dc> │ │ │ │ - ldr r7, [pc, #112] @ b0a2c <__cxa_atexit@plt+0xa45f8> │ │ │ │ + bcc b9968 <__cxa_atexit@plt+0xad534> │ │ │ │ + ldr r7, [pc, #112] @ b9984 <__cxa_atexit@plt+0xad550> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #108] @ b0a30 <__cxa_atexit@plt+0xa45fc> │ │ │ │ + ldr r2, [pc, #108] @ b9988 <__cxa_atexit@plt+0xad554> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r8, #1] │ │ │ │ ldr r8, [r5, #-4]! │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ sub r9, r3, #3 │ │ │ │ - ldr r7, [pc, #80] @ b0a34 <__cxa_atexit@plt+0xa4600> │ │ │ │ + ldr r7, [pc, #80] @ b998c <__cxa_atexit@plt+0xad558> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r6, r3 │ │ │ │ b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ @@ -168317,1394 +177491,1394 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - mvneq r9, ip, lsr r7 │ │ │ │ - biceq lr, sp, r8, asr #24 │ │ │ │ + mvneq r0, r8, lsl #16 │ │ │ │ + strheq r6, [sp, #44] @ 0x2c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b0a9c <__cxa_atexit@plt+0xa4668> │ │ │ │ + bne b99f4 <__cxa_atexit@plt+0xad5c0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b0aa4 <__cxa_atexit@plt+0xa4670> │ │ │ │ - ldr r2, [pc, #68] @ b0ab4 <__cxa_atexit@plt+0xa4680> │ │ │ │ + bcc b99fc <__cxa_atexit@plt+0xad5c8> │ │ │ │ + ldr r2, [pc, #68] @ b9a0c <__cxa_atexit@plt+0xad5d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ b0ab8 <__cxa_atexit@plt+0xa4684> │ │ │ │ + ldr r1, [pc, #64] @ b9a10 <__cxa_atexit@plt+0xad5dc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r1, [r5] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r9, r3, #3 │ │ │ │ - ldr r7, [pc, #40] @ b0abc <__cxa_atexit@plt+0xa4688> │ │ │ │ + ldr r7, [pc, #40] @ b9a14 <__cxa_atexit@plt+0xad5e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r6, r3 │ │ │ │ b 1bfe0d8 <__cxa_atexit@plt+0x1bf1ca4> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq r9, ip, lsl #13 │ │ │ │ + mvneq r0, r8, asr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b0af4 <__cxa_atexit@plt+0xa46c0> │ │ │ │ - ldr r2, [pc, #28] @ b0b00 <__cxa_atexit@plt+0xa46cc> │ │ │ │ + bcc b9a4c <__cxa_atexit@plt+0xad618> │ │ │ │ + ldr r2, [pc, #28] @ b9a58 <__cxa_atexit@plt+0xad624> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r9, r4, ror #12 │ │ │ │ - @ instruction: 0x01cded90 │ │ │ │ + mvneq r0, r0, lsr r7 │ │ │ │ + biceq r6, sp, r4, lsl #8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0b48 <__cxa_atexit@plt+0xa4714> │ │ │ │ - ldr r2, [pc, #44] @ b0b50 <__cxa_atexit@plt+0xa471c> │ │ │ │ + bhi b9aa0 <__cxa_atexit@plt+0xad66c> │ │ │ │ + ldr r2, [pc, #44] @ b9aa8 <__cxa_atexit@plt+0xad674> │ │ │ │ add r2, pc, r2 │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r1, r9, sl} │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ - ldr r5, [pc, #24] @ b0b54 <__cxa_atexit@plt+0xa4720> │ │ │ │ + ldr r5, [pc, #24] @ b9aac <__cxa_atexit@plt+0xad678> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - ldrdeq r9, [r3, #76]! @ 0x4c │ │ │ │ - biceq lr, sp, ip, lsr sp │ │ │ │ + strheq r0, [r3, #84]! @ 0x54 │ │ │ │ + strheq r6, [sp, #48] @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b0b80 <__cxa_atexit@plt+0xa474c> │ │ │ │ + bne b9ad8 <__cxa_atexit@plt+0xad6a4> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #8] @ b0b90 <__cxa_atexit@plt+0xa475c> │ │ │ │ + ldr r7, [pc, #8] @ b9ae8 <__cxa_atexit@plt+0xad6b4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - biceq lr, sp, r4, lsl sp │ │ │ │ - biceq lr, sp, r8, ror #5 │ │ │ │ + biceq r6, sp, r8, lsl #7 │ │ │ │ + biceq r5, sp, ip, asr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0c0c <__cxa_atexit@plt+0xa47d8> │ │ │ │ - ldr r2, [pc, #140] @ b0c40 <__cxa_atexit@plt+0xa480c> │ │ │ │ + bhi b9b64 <__cxa_atexit@plt+0xad730> │ │ │ │ + ldr r2, [pc, #140] @ b9b98 <__cxa_atexit@plt+0xad764> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b0c14 <__cxa_atexit@plt+0xa47e0> │ │ │ │ - ldr r7, [pc, #116] @ b0c44 <__cxa_atexit@plt+0xa4810> │ │ │ │ + bhi b9b6c <__cxa_atexit@plt+0xad738> │ │ │ │ + ldr r7, [pc, #116] @ b9b9c <__cxa_atexit@plt+0xad768> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r7, [pc, #108] @ b0c48 <__cxa_atexit@plt+0xa4814> │ │ │ │ + ldr r7, [pc, #108] @ b9ba0 <__cxa_atexit@plt+0xad76c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r3, [pc, #100] @ b0c4c <__cxa_atexit@plt+0xa4818> │ │ │ │ + ldr r3, [pc, #100] @ b9ba4 <__cxa_atexit@plt+0xad770> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #129 @ 0x81 │ │ │ │ stmib r5, {r3, r7} │ │ │ │ tst r9, #3 │ │ │ │ - beq b0c00 <__cxa_atexit@plt+0xa47cc> │ │ │ │ + beq b9b58 <__cxa_atexit@plt+0xad724> │ │ │ │ mov r7, r9 │ │ │ │ - b a9a44 <__cxa_atexit@plt+0x9d610> │ │ │ │ + b b299c <__cxa_atexit@plt+0xa6568> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ b0c50 <__cxa_atexit@plt+0xa481c> │ │ │ │ + ldr r7, [pc, #52] @ b9ba8 <__cxa_atexit@plt+0xad774> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #48] @ b0c54 <__cxa_atexit@plt+0xa4820> │ │ │ │ + ldr r5, [pc, #48] @ b9bac <__cxa_atexit@plt+0xad778> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #129 @ 0x81 │ │ │ │ - ldr r5, [pc, #40] @ b0c58 <__cxa_atexit@plt+0xa4824> │ │ │ │ + ldr r5, [pc, #40] @ b9bb0 <__cxa_atexit@plt+0xad77c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add sl, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, asr #3 │ │ │ │ + mvneq r0, r0, ror #4 │ │ │ │ @ instruction: 0xffff8e70 │ │ │ │ - mvneq r9, ip, lsl #3 │ │ │ │ - ldrdeq r9, [r3, #16]! │ │ │ │ - biceq lr, sp, r0, lsr r2 │ │ │ │ - @ instruction: 0x01e39194 │ │ │ │ - mvneq r9, r8, lsr r1 │ │ │ │ - biceq pc, sp, ip, rrx │ │ │ │ + mvneq r0, ip, lsr #4 │ │ │ │ + mvneq r0, r0, ror r2 │ │ │ │ + biceq r5, sp, r4, lsr #17 │ │ │ │ + mvneq r0, r4, lsr r2 │ │ │ │ + ldrdeq r0, [r3, #24]! │ │ │ │ + biceq r6, sp, r0, ror #13 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b0ca0 <__cxa_atexit@plt+0xa486c> │ │ │ │ - ldr r3, [pc, #40] @ b0cac <__cxa_atexit@plt+0xa4878> │ │ │ │ + bhi b9bf8 <__cxa_atexit@plt+0xad7c4> │ │ │ │ + ldr r3, [pc, #40] @ b9c04 <__cxa_atexit@plt+0xad7d0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ b0cb0 <__cxa_atexit@plt+0xa487c> │ │ │ │ + ldr r8, [pc, #36] @ b9c08 <__cxa_atexit@plt+0xad7d4> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ stmib r5, {r1, r2} │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrdeq lr, [sp, #248] @ 0xf8 │ │ │ │ - biceq pc, sp, r8 │ │ │ │ + biceq r6, sp, ip, asr #12 │ │ │ │ + biceq r6, sp, ip, ror r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ b0cd4 <__cxa_atexit@plt+0xa48a0> │ │ │ │ + ldr r3, [pc, #12] @ b9c2c <__cxa_atexit@plt+0xad7f8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a477b8 <__cxa_atexit@plt+0x1a3b384> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq lr, sp, r4, ror #31 │ │ │ │ + biceq r6, sp, r8, asr r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b0d34 <__cxa_atexit@plt+0xa4900> │ │ │ │ + bne b9c8c <__cxa_atexit@plt+0xad858> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #164] @ b0da4 <__cxa_atexit@plt+0xa4970> │ │ │ │ + ldr r2, [pc, #164] @ b9cfc <__cxa_atexit@plt+0xad8c8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq b0d4c <__cxa_atexit@plt+0xa4918> │ │ │ │ + beq b9ca4 <__cxa_atexit@plt+0xad870> │ │ │ │ cmp r2, #2 │ │ │ │ - bne b0d58 <__cxa_atexit@plt+0xa4924> │ │ │ │ - ldr r7, [pc, #144] @ b0db4 <__cxa_atexit@plt+0xa4980> │ │ │ │ + bne b9cb0 <__cxa_atexit@plt+0xad87c> │ │ │ │ + ldr r7, [pc, #144] @ b9d0c <__cxa_atexit@plt+0xad8d8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #136] @ b0db8 <__cxa_atexit@plt+0xa4984> │ │ │ │ + ldr r0, [pc, #136] @ b9d10 <__cxa_atexit@plt+0xad8dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #128] @ b0dbc <__cxa_atexit@plt+0xa4988> │ │ │ │ + ldr r7, [pc, #128] @ b9d14 <__cxa_atexit@plt+0xad8e0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #120] @ b0dc0 <__cxa_atexit@plt+0xa498c> │ │ │ │ + ldr r0, [pc, #120] @ b9d18 <__cxa_atexit@plt+0xad8e4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #72] @ b0da8 <__cxa_atexit@plt+0xa4974> │ │ │ │ + ldr r2, [pc, #72] @ b9d00 <__cxa_atexit@plt+0xad8cc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq b0d9c <__cxa_atexit@plt+0xa4968> │ │ │ │ - ldr r2, [pc, #52] @ b0dac <__cxa_atexit@plt+0xa4978> │ │ │ │ + beq b9cf4 <__cxa_atexit@plt+0xad8c0> │ │ │ │ + ldr r2, [pc, #52] @ b9d04 <__cxa_atexit@plt+0xad8d0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stmda r5, {r2, r7} │ │ │ │ str r1, [r5, #4] │ │ │ │ - ldr r7, [pc, #28] @ b0db0 <__cxa_atexit@plt+0xa497c> │ │ │ │ + ldr r7, [pc, #28] @ b9d08 <__cxa_atexit@plt+0xad8d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ - mvneq r9, r8, lsr r2 │ │ │ │ - ldrdeq lr, [sp, #176] @ 0xb0 │ │ │ │ - biceq lr, sp, r4, asr #23 │ │ │ │ - biceq lr, sp, r8, lsr #23 │ │ │ │ - @ instruction: 0x01cdeb9c │ │ │ │ - biceq lr, sp, r8, ror #29 │ │ │ │ + mvneq r0, r0, lsl r3 │ │ │ │ + biceq r6, sp, r4, asr #4 │ │ │ │ + biceq r6, sp, r8, lsr r2 │ │ │ │ + biceq r6, sp, ip, lsl r2 │ │ │ │ + biceq r6, sp, r0, lsl r2 │ │ │ │ + biceq r6, sp, ip, asr r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b0df4 <__cxa_atexit@plt+0xa49c0> │ │ │ │ - ldr r7, [pc, #108] @ b0e50 <__cxa_atexit@plt+0xa4a1c> │ │ │ │ + bne b9d4c <__cxa_atexit@plt+0xad918> │ │ │ │ + ldr r7, [pc, #108] @ b9da8 <__cxa_atexit@plt+0xad974> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #16 │ │ │ │ - ldr r0, [pc, #100] @ b0e54 <__cxa_atexit@plt+0xa4a20> │ │ │ │ + ldr r0, [pc, #100] @ b9dac <__cxa_atexit@plt+0xad978> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #72] @ b0e44 <__cxa_atexit@plt+0xa4a10> │ │ │ │ + ldr r2, [pc, #72] @ b9d9c <__cxa_atexit@plt+0xad968> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq b0e38 <__cxa_atexit@plt+0xa4a04> │ │ │ │ - ldr r3, [pc, #48] @ b0e48 <__cxa_atexit@plt+0xa4a14> │ │ │ │ + beq b9d90 <__cxa_atexit@plt+0xad95c> │ │ │ │ + ldr r3, [pc, #48] @ b9da0 <__cxa_atexit@plt+0xad96c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ stm r5, {r3, r7} │ │ │ │ str r2, [r5, #8] │ │ │ │ - ldr r7, [pc, #24] @ b0e4c <__cxa_atexit@plt+0xa4a18> │ │ │ │ + ldr r7, [pc, #24] @ b9da4 <__cxa_atexit@plt+0xad970> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - @ instruction: 0x01e39198 │ │ │ │ - biceq lr, sp, r0, lsl fp │ │ │ │ - biceq lr, sp, r4, lsl #22 │ │ │ │ - biceq lr, sp, r4, asr #28 │ │ │ │ + mvneq r0, r0, ror r2 │ │ │ │ + biceq r6, sp, r4, lsl #3 │ │ │ │ + biceq r6, sp, r8, ror r1 │ │ │ │ + strheq r6, [sp, #72] @ 0x48 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #28] @ b0e90 <__cxa_atexit@plt+0xa4a5c> │ │ │ │ + ldr r2, [pc, #28] @ b9de8 <__cxa_atexit@plt+0xad9b4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r7, [pc, #8] @ b0e94 <__cxa_atexit@plt+0xa4a60> │ │ │ │ + ldr r7, [pc, #8] @ b9dec <__cxa_atexit@plt+0xad9b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq r9, r0, asr #2 │ │ │ │ - strdeq lr, [sp, #208] @ 0xd0 │ │ │ │ + mvneq r0, r8, lsl r2 │ │ │ │ + biceq r6, sp, r4, ror #8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ b0ec4 <__cxa_atexit@plt+0xa4a90> │ │ │ │ + ldr r3, [pc, #24] @ b9e1c <__cxa_atexit@plt+0xad9e8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq b0ebc <__cxa_atexit@plt+0xa4a88> │ │ │ │ - b b0ed4 <__cxa_atexit@plt+0xa4aa0> │ │ │ │ + beq b9e14 <__cxa_atexit@plt+0xad9e0> │ │ │ │ + b b9e2c <__cxa_atexit@plt+0xad9f8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq lr, sp, r0, asr #27 │ │ │ │ + biceq r6, sp, r4, lsr r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr sl, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp sl, r6 │ │ │ │ - bcc b0fb0 <__cxa_atexit@plt+0xa4b7c> │ │ │ │ - ldr r9, [pc, #232] @ b0fd8 <__cxa_atexit@plt+0xa4ba4> │ │ │ │ + bcc b9f08 <__cxa_atexit@plt+0xadad4> │ │ │ │ + ldr r9, [pc, #232] @ b9f30 <__cxa_atexit@plt+0xadafc> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r1, r5 │ │ │ │ ldr r8, [r1, #12]! │ │ │ │ - ldr lr, [pc, #220] @ b0fdc <__cxa_atexit@plt+0xa4ba8> │ │ │ │ + ldr lr, [pc, #220] @ b9f34 <__cxa_atexit@plt+0xadb00> │ │ │ │ add lr, pc, lr │ │ │ │ ldmdb r1, {r2, ip} │ │ │ │ str r9, [r1] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str ip, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ sub r2, r1, #28 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b0fc4 <__cxa_atexit@plt+0xa4b90> │ │ │ │ + bhi b9f1c <__cxa_atexit@plt+0xadae8> │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp sl, r6 │ │ │ │ - bcc b0fbc <__cxa_atexit@plt+0xa4b88> │ │ │ │ - ldr sl, [pc, #164] @ b0fe4 <__cxa_atexit@plt+0xa4bb0> │ │ │ │ + bcc b9f14 <__cxa_atexit@plt+0xadae0> │ │ │ │ + ldr sl, [pc, #164] @ b9f3c <__cxa_atexit@plt+0xadb08> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r0, [pc, #160] @ b0fe8 <__cxa_atexit@plt+0xa4bb4> │ │ │ │ + ldr r0, [pc, #160] @ b9f40 <__cxa_atexit@plt+0xadb0c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #156] @ b0fec <__cxa_atexit@plt+0xa4bb8> │ │ │ │ + ldr r1, [pc, #156] @ b9f44 <__cxa_atexit@plt+0xadb10> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr ip, [pc, #148] @ b0ff0 <__cxa_atexit@plt+0xa4bbc> │ │ │ │ + ldr ip, [pc, #148] @ b9f48 <__cxa_atexit@plt+0xadb14> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub lr, r6, #2 │ │ │ │ str r0, [r3, #24]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r9, [pc, #132] @ b0ff4 <__cxa_atexit@plt+0xa4bc0> │ │ │ │ + ldr r9, [pc, #132] @ b9f4c <__cxa_atexit@plt+0xadb18> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r0, r3 │ │ │ │ str r9, [r0, #12]! │ │ │ │ str ip, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ stmda r5, {r0, sl} │ │ │ │ stmib r5, {r3, r8} │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r5, [pc, #96] @ b0ff8 <__cxa_atexit@plt+0xa4bc4> │ │ │ │ + ldr r5, [pc, #96] @ b9f50 <__cxa_atexit@plt+0xadb1c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ - ldr r8, [pc, #84] @ b0ffc <__cxa_atexit@plt+0xa4bc8> │ │ │ │ + ldr r8, [pc, #84] @ b9f54 <__cxa_atexit@plt+0xadb20> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r2 │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #20] @ b0fe0 <__cxa_atexit@plt+0xa4bac> │ │ │ │ + ldr r7, [pc, #20] @ b9f38 <__cxa_atexit@plt+0xadb04> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ - strheq sp, [sp, #240] @ 0xf0 │ │ │ │ + biceq r5, sp, r4, lsr #12 │ │ │ │ @ instruction: 0xffffa748 │ │ │ │ @ instruction: 0xffffa3f8 │ │ │ │ - mvneq r9, ip, lsl #1 │ │ │ │ - mvneq r9, r4, lsl #1 │ │ │ │ - mvneq r8, r4, asr #31 │ │ │ │ + mvneq r0, r4, ror #2 │ │ │ │ + mvneq r0, ip, asr r1 │ │ │ │ + mvneq r0, r4, rrx │ │ │ │ @ instruction: 0xffffa498 │ │ │ │ - strdeq r8, [r3, #244]! @ 0xf4 │ │ │ │ - biceq sp, sp, ip, ror lr │ │ │ │ + mvneq r0, ip, asr #1 │ │ │ │ + strdeq r5, [sp, #64] @ 0x40 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b103c <__cxa_atexit@plt+0xa4c08> │ │ │ │ - ldr r2, [pc, #32] @ b1048 <__cxa_atexit@plt+0xa4c14> │ │ │ │ + bcc b9f94 <__cxa_atexit@plt+0xadb60> │ │ │ │ + ldr r2, [pc, #32] @ b9fa0 <__cxa_atexit@plt+0xadb6c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb74 │ │ │ │ - biceq lr, sp, r0, lsl sp │ │ │ │ + biceq r6, sp, r4, lsl #7 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #16 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi b111c <__cxa_atexit@plt+0xa4ce8> │ │ │ │ + bhi ba074 <__cxa_atexit@plt+0xadc40> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b1128 <__cxa_atexit@plt+0xa4cf4> │ │ │ │ - ldr lr, [pc, #180] @ b1138 <__cxa_atexit@plt+0xa4d04> │ │ │ │ + bcc ba080 <__cxa_atexit@plt+0xadc4c> │ │ │ │ + ldr lr, [pc, #180] @ ba090 <__cxa_atexit@plt+0xadc5c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #176] @ b113c <__cxa_atexit@plt+0xa4d08> │ │ │ │ + ldr r0, [pc, #176] @ ba094 <__cxa_atexit@plt+0xadc60> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r1, [pc, #160] @ b1140 <__cxa_atexit@plt+0xa4d0c> │ │ │ │ + ldr r1, [pc, #160] @ ba098 <__cxa_atexit@plt+0xadc64> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #68] @ 0x44 │ │ │ │ str r0, [r3, #72] @ 0x48 │ │ │ │ - ldr r2, [pc, #144] @ b1144 <__cxa_atexit@plt+0xa4d10> │ │ │ │ + ldr r2, [pc, #144] @ ba09c <__cxa_atexit@plt+0xadc68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r3, #36] @ 0x24 │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r0, [r3, #44] @ 0x2c │ │ │ │ str r0, [r3, #48] @ 0x30 │ │ │ │ str r0, [r3, #52] @ 0x34 │ │ │ │ str r0, [r3, #56] @ 0x38 │ │ │ │ str r0, [r3, #60] @ 0x3c │ │ │ │ str r1, [r3, #64] @ 0x40 │ │ │ │ - ldr r0, [pc, #104] @ b1148 <__cxa_atexit@plt+0xa4d14> │ │ │ │ + ldr r0, [pc, #104] @ ba0a0 <__cxa_atexit@plt+0xadc6c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #3 │ │ │ │ sub ip, r6, #67 @ 0x43 │ │ │ │ - ldr sl, [pc, #92] @ b114c <__cxa_atexit@plt+0xa4d18> │ │ │ │ + ldr sl, [pc, #92] @ ba0a4 <__cxa_atexit@plt+0xadc70> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ - ldr r2, [pc, #88] @ b1150 <__cxa_atexit@plt+0xa4d1c> │ │ │ │ + ldr r2, [pc, #88] @ ba0a8 <__cxa_atexit@plt+0xadc74> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r9, sl, ip} │ │ │ │ str r1, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ str r0, [r3, #32] │ │ │ │ str lr, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ sub r8, r6, #59 @ 0x3b │ │ │ │ - b 27735c <__cxa_atexit@plt+0x26af28> │ │ │ │ + b 85b91c <__cxa_atexit@plt+0x84f4e8> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - mvneq r8, ip, lsl #27 │ │ │ │ - mvneq r8, r8, lsl lr │ │ │ │ - mvneq r9, r4, lsr #1 │ │ │ │ - mvneq r8, r4, lsl lr │ │ │ │ - mvneq r8, r8, lsl #28 │ │ │ │ - strdeq r8, [r3, #216]! @ 0xd8 │ │ │ │ - strdeq lr, [sp, #188] @ 0xbc │ │ │ │ + mvneq pc, ip, lsr #28 │ │ │ │ + strheq pc, [r2, #232]! @ 0xe8 @ │ │ │ │ + mvneq r0, r0, ror r1 │ │ │ │ + strheq pc, [r2, #228]! @ 0xe4 @ │ │ │ │ + mvneq pc, r8, lsr #29 │ │ │ │ + stlexheq pc, r8, [r2] │ │ │ │ + biceq r6, sp, r0, ror r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ b1180 <__cxa_atexit@plt+0xa4d4c> │ │ │ │ + ldr r3, [pc, #24] @ ba0d8 <__cxa_atexit@plt+0xadca4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq b1178 <__cxa_atexit@plt+0xa4d44> │ │ │ │ - b b1190 <__cxa_atexit@plt+0xa4d5c> │ │ │ │ + beq ba0d0 <__cxa_atexit@plt+0xadc9c> │ │ │ │ + b ba0e8 <__cxa_atexit@plt+0xadcb4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq lr, sp, ip, asr #23 │ │ │ │ + biceq r6, sp, r0, asr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ - ldr r2, [pc, #128] @ b1224 <__cxa_atexit@plt+0xa4df0> │ │ │ │ + ldr r2, [pc, #128] @ ba17c <__cxa_atexit@plt+0xadd48> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq b1208 <__cxa_atexit@plt+0xa4dd4> │ │ │ │ + beq ba160 <__cxa_atexit@plt+0xadd2c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne b1214 <__cxa_atexit@plt+0xa4de0> │ │ │ │ - ldr r2, [pc, #96] @ b1228 <__cxa_atexit@plt+0xa4df4> │ │ │ │ + bne ba16c <__cxa_atexit@plt+0xadd38> │ │ │ │ + ldr r2, [pc, #96] @ ba180 <__cxa_atexit@plt+0xadd4c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r5] │ │ │ │ stmda r5, {r2, r8} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq b1208 <__cxa_atexit@plt+0xa4dd4> │ │ │ │ + beq ba160 <__cxa_atexit@plt+0xadd2c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne b1214 <__cxa_atexit@plt+0xa4de0> │ │ │ │ - ldr r3, [pc, #64] @ b122c <__cxa_atexit@plt+0xa4df8> │ │ │ │ + bne ba16c <__cxa_atexit@plt+0xadd38> │ │ │ │ + ldr r3, [pc, #64] @ ba184 <__cxa_atexit@plt+0xadd50> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #48] @ b1230 <__cxa_atexit@plt+0xa4dfc> │ │ │ │ + ldr r3, [pc, #48] @ ba188 <__cxa_atexit@plt+0xadd54> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ b 1877ae8 <__cxa_atexit@plt+0x186b6b4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b1234 <__cxa_atexit@plt+0xa4e00> │ │ │ │ + ldr r7, [pc, #24] @ ba18c <__cxa_atexit@plt+0xadd58> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ - mvneq r8, ip, asr pc │ │ │ │ - biceq lr, sp, r4, ror #10 │ │ │ │ - biceq lr, sp, r8, lsl fp │ │ │ │ + mvneq r0, r8, lsr #32 │ │ │ │ + ldrdeq r5, [sp, #184] @ 0xb8 │ │ │ │ + biceq r6, sp, ip, lsl #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b1298 <__cxa_atexit@plt+0xa4e64> │ │ │ │ - ldr r3, [pc, #88] @ b12b0 <__cxa_atexit@plt+0xa4e7c> │ │ │ │ + bne ba1f0 <__cxa_atexit@plt+0xaddbc> │ │ │ │ + ldr r3, [pc, #88] @ ba208 <__cxa_atexit@plt+0xaddd4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stm r5, {r3, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b12a8 <__cxa_atexit@plt+0xa4e74> │ │ │ │ + beq ba200 <__cxa_atexit@plt+0xaddcc> │ │ │ │ cmp r3, #2 │ │ │ │ - bne b1298 <__cxa_atexit@plt+0xa4e64> │ │ │ │ + bne ba1f0 <__cxa_atexit@plt+0xaddbc> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ - ldr r2, [pc, #56] @ b12b8 <__cxa_atexit@plt+0xa4e84> │ │ │ │ + ldr r2, [pc, #56] @ ba210 <__cxa_atexit@plt+0xadddc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #44] @ b12bc <__cxa_atexit@plt+0xa4e88> │ │ │ │ + ldr r3, [pc, #44] @ ba214 <__cxa_atexit@plt+0xadde0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ b 1877ae8 <__cxa_atexit@plt+0x186b6b4> │ │ │ │ - ldr r7, [pc, #20] @ b12b4 <__cxa_atexit@plt+0xa4e80> │ │ │ │ + ldr r7, [pc, #20] @ ba20c <__cxa_atexit@plt+0xaddd8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq lr, sp, r0, ror #9 │ │ │ │ + biceq r5, sp, r4, asr fp │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - mvneq r8, ip, asr #29 │ │ │ │ - @ instruction: 0x01cdea90 │ │ │ │ + strexheq pc, r8, [r2] @ │ │ │ │ + biceq r6, sp, r4, lsl #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b1300 <__cxa_atexit@plt+0xa4ecc> │ │ │ │ + bne ba258 <__cxa_atexit@plt+0xade24> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ - ldr r2, [pc, #48] @ b1314 <__cxa_atexit@plt+0xa4ee0> │ │ │ │ + ldr r2, [pc, #48] @ ba26c <__cxa_atexit@plt+0xade38> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #32] @ b1318 <__cxa_atexit@plt+0xa4ee4> │ │ │ │ + ldr r3, [pc, #32] @ ba270 <__cxa_atexit@plt+0xade3c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ b 1877ae8 <__cxa_atexit@plt+0x186b6b4> │ │ │ │ - ldr r7, [pc, #8] @ b1310 <__cxa_atexit@plt+0xa4edc> │ │ │ │ + ldr r7, [pc, #8] @ ba268 <__cxa_atexit@plt+0xade34> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - biceq lr, sp, r8, ror r4 │ │ │ │ + biceq r5, sp, ip, ror #21 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r8, r4, ror #28 │ │ │ │ - biceq lr, sp, r4, lsr #20 │ │ │ │ + mvneq pc, r0, lsr pc @ │ │ │ │ + @ instruction: 0x01cd6098 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ b1348 <__cxa_atexit@plt+0xa4f14> │ │ │ │ + ldr r3, [pc, #24] @ ba2a0 <__cxa_atexit@plt+0xade6c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #12] @ b134c <__cxa_atexit@plt+0xa4f18> │ │ │ │ + ldr r3, [pc, #12] @ ba2a4 <__cxa_atexit@plt+0xade70> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ b 1877ae8 <__cxa_atexit@plt+0x186b6b4> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r8, ip, lsl lr │ │ │ │ - biceq lr, sp, r0, ror #19 │ │ │ │ + mvneq pc, r8, ror #29 │ │ │ │ + biceq r6, sp, r4, asr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #28] @ b1380 <__cxa_atexit@plt+0xa4f4c> │ │ │ │ + ldr r7, [pc, #28] @ ba2d8 <__cxa_atexit@plt+0xadea4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ b1384 <__cxa_atexit@plt+0xa4f50> │ │ │ │ + ldr r3, [pc, #24] @ ba2dc <__cxa_atexit@plt+0xadea8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #1 │ │ │ │ - ldr r7, [pc, #12] @ b1388 <__cxa_atexit@plt+0xa4f54> │ │ │ │ + ldr r7, [pc, #12] @ ba2e0 <__cxa_atexit@plt+0xadeac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq lr, sp, r0, asr #10 │ │ │ │ - mvneq r8, r0, asr #24 │ │ │ │ - @ instruction: 0x01cde994 │ │ │ │ + strheq r5, [sp, #180] @ 0xb4 │ │ │ │ + mvneq pc, r8, lsl sp @ │ │ │ │ + biceq r6, sp, r8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc b147c <__cxa_atexit@plt+0xa5048> │ │ │ │ - ldr r2, [pc, #236] @ b14a0 <__cxa_atexit@plt+0xa506c> │ │ │ │ + bcc ba3d4 <__cxa_atexit@plt+0xadfa0> │ │ │ │ + ldr r2, [pc, #236] @ ba3f8 <__cxa_atexit@plt+0xadfc4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #232] @ b14a4 <__cxa_atexit@plt+0xa5070> │ │ │ │ + ldr r8, [pc, #232] @ ba3fc <__cxa_atexit@plt+0xadfc8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #228] @ b14a8 <__cxa_atexit@plt+0xa5074> │ │ │ │ + ldr lr, [pc, #228] @ ba400 <__cxa_atexit@plt+0xadfcc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #12] │ │ │ │ str r7, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ mov r9, r3 │ │ │ │ str r8, [r9, #4]! │ │ │ │ str r0, [r9, #8] │ │ │ │ str lr, [r9, #12] │ │ │ │ str r7, [r9, #16] │ │ │ │ sub r8, r6, #2 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b1490 <__cxa_atexit@plt+0xa505c> │ │ │ │ + bhi ba3e8 <__cxa_atexit@plt+0xadfb4> │ │ │ │ add r6, r3, #52 @ 0x34 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc b1488 <__cxa_atexit@plt+0xa5054> │ │ │ │ - ldr sl, [pc, #168] @ b14b0 <__cxa_atexit@plt+0xa507c> │ │ │ │ + bcc ba3e0 <__cxa_atexit@plt+0xadfac> │ │ │ │ + ldr sl, [pc, #168] @ ba408 <__cxa_atexit@plt+0xadfd4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r0, [pc, #164] @ b14b4 <__cxa_atexit@plt+0xa5080> │ │ │ │ + ldr r0, [pc, #164] @ ba40c <__cxa_atexit@plt+0xadfd8> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #160] @ b14b8 <__cxa_atexit@plt+0xa5084> │ │ │ │ + ldr r1, [pc, #160] @ ba410 <__cxa_atexit@plt+0xadfdc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr ip, [pc, #152] @ b14bc <__cxa_atexit@plt+0xa5088> │ │ │ │ + ldr ip, [pc, #152] @ ba414 <__cxa_atexit@plt+0xadfe0> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub lr, r6, #2 │ │ │ │ str r0, [r3, #24]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r9, [pc, #136] @ b14c0 <__cxa_atexit@plt+0xa508c> │ │ │ │ + ldr r9, [pc, #136] @ ba418 <__cxa_atexit@plt+0xadfe4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r0, r3 │ │ │ │ str r9, [r0, #12]! │ │ │ │ str ip, [r5, #-28] @ 0xffffffe4 │ │ │ │ str r1, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str sl, [r5, #-12] │ │ │ │ stmdb r5, {r3, r8} │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r5, [pc, #96] @ b14c4 <__cxa_atexit@plt+0xa5090> │ │ │ │ + ldr r5, [pc, #96] @ ba41c <__cxa_atexit@plt+0xadfe8> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ - ldr r8, [pc, #84] @ b14c8 <__cxa_atexit@plt+0xa5094> │ │ │ │ + ldr r8, [pc, #84] @ ba420 <__cxa_atexit@plt+0xadfec> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r2 │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #20] @ b14ac <__cxa_atexit@plt+0xa5078> │ │ │ │ + ldr r7, [pc, #20] @ ba404 <__cxa_atexit@plt+0xadfd0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0xffffed68 │ │ │ │ @ instruction: 0xfffff0b4 │ │ │ │ - biceq sp, sp, r4, ror #21 │ │ │ │ + biceq r5, sp, r8, asr r1 │ │ │ │ @ instruction: 0xffffa280 │ │ │ │ @ instruction: 0xffff9f30 │ │ │ │ - mvneq r8, r4, asr #23 │ │ │ │ - strheq r8, [r3, #188]! @ 0xbc │ │ │ │ - strdeq r8, [r3, #172]! @ 0xac │ │ │ │ + stlheq ip, [r2] │ │ │ │ + stlheq r4, [r2] │ │ │ │ + @ instruction: 0x01e2fb9c │ │ │ │ @ instruction: 0xffff9fcc │ │ │ │ - mvneq r8, r8, lsr #22 │ │ │ │ - biceq lr, sp, r4, lsr r8 │ │ │ │ + mvneq pc, r0, lsl #24 │ │ │ │ + biceq r5, sp, r8, lsr #29 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b151c <__cxa_atexit@plt+0xa50e8> │ │ │ │ - ldr r3, [pc, #52] @ b1528 <__cxa_atexit@plt+0xa50f4> │ │ │ │ + bcc ba474 <__cxa_atexit@plt+0xae040> │ │ │ │ + ldr r3, [pc, #52] @ ba480 <__cxa_atexit@plt+0xae04c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ b152c <__cxa_atexit@plt+0xa50f8> │ │ │ │ + ldr r2, [pc, #48] @ ba484 <__cxa_atexit@plt+0xae050> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ - ldr r3, [pc, #28] @ b1530 <__cxa_atexit@plt+0xa50fc> │ │ │ │ + ldr r3, [pc, #28] @ ba488 <__cxa_atexit@plt+0xae054> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ b 18a4160 <__cxa_atexit@plt+0x1897d2c> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xfffff120 │ │ │ │ - mvneq r8, r8, asr #17 │ │ │ │ - strheq lr, [sp, #124] @ 0x7c │ │ │ │ + mvneq pc, r8, ror #18 │ │ │ │ + biceq r5, sp, r0, lsr lr │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ b1554 <__cxa_atexit@plt+0xa5120> │ │ │ │ + ldr r3, [pc, #12] @ ba4ac <__cxa_atexit@plt+0xae078> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ b 186fb54 <__cxa_atexit@plt+0x1863720> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq lr, sp, r4, lsl #15 │ │ │ │ + strdeq r5, [sp, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b15e4 <__cxa_atexit@plt+0xa51b0> │ │ │ │ - ldr r8, [pc, #136] @ b1608 <__cxa_atexit@plt+0xa51d4> │ │ │ │ + bcc ba53c <__cxa_atexit@plt+0xae108> │ │ │ │ + ldr r8, [pc, #136] @ ba560 <__cxa_atexit@plt+0xae12c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #132] @ b160c <__cxa_atexit@plt+0xa51d8> │ │ │ │ + ldr lr, [pc, #132] @ ba564 <__cxa_atexit@plt+0xae130> │ │ │ │ add lr, pc, lr │ │ │ │ ldmib r5, {r2, r9} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ sub r1, r6, #14 │ │ │ │ str r8, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ sub r8, r6, #6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b15f0 <__cxa_atexit@plt+0xa51bc> │ │ │ │ - ldr r3, [pc, #84] @ b1614 <__cxa_atexit@plt+0xa51e0> │ │ │ │ + bhi ba548 <__cxa_atexit@plt+0xae114> │ │ │ │ + ldr r3, [pc, #84] @ ba56c <__cxa_atexit@plt+0xae138> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r3, r8, r9} │ │ │ │ str r2, [r5, #12] │ │ │ │ - ldr r3, [pc, #72] @ b1618 <__cxa_atexit@plt+0xa51e4> │ │ │ │ + ldr r3, [pc, #72] @ ba570 <__cxa_atexit@plt+0xae13c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #64] @ b161c <__cxa_atexit@plt+0xa51e8> │ │ │ │ + ldr r8, [pc, #64] @ ba574 <__cxa_atexit@plt+0xae140> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, r2 │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #24] @ b1610 <__cxa_atexit@plt+0xa51dc> │ │ │ │ + ldr r7, [pc, #24] @ ba568 <__cxa_atexit@plt+0xae134> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov sl, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff3e8 │ │ │ │ @ instruction: 0xfffff6e0 │ │ │ │ - @ instruction: 0x01cde29c │ │ │ │ + biceq r5, sp, r0, lsl r9 │ │ │ │ @ instruction: 0xffffb498 │ │ │ │ - mvneq r8, r0, ror fp │ │ │ │ - mvneq r8, r8, ror #22 │ │ │ │ - biceq lr, sp, r8, asr r6 │ │ │ │ + mvneq pc, ip, lsr ip @ │ │ │ │ + mvneq pc, r4, lsr ip @ │ │ │ │ + biceq r5, sp, ip, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b167c <__cxa_atexit@plt+0xa5248> │ │ │ │ - ldr r2, [pc, #92] @ b169c <__cxa_atexit@plt+0xa5268> │ │ │ │ + bhi ba5d4 <__cxa_atexit@plt+0xae1a0> │ │ │ │ + ldr r2, [pc, #92] @ ba5f4 <__cxa_atexit@plt+0xae1c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #84] @ b16a0 <__cxa_atexit@plt+0xa526c> │ │ │ │ + ldr r1, [pc, #84] @ ba5f8 <__cxa_atexit@plt+0xae1c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b1684 <__cxa_atexit@plt+0xa5250> │ │ │ │ + bhi ba5dc <__cxa_atexit@plt+0xae1a8> │ │ │ │ mov r3, #4 │ │ │ │ str r3, [r5, #-20] @ 0xffffffec │ │ │ │ str r9, [r5, #-16] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b ac33c <__cxa_atexit@plt+0x9ff08> │ │ │ │ + b b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b16a4 <__cxa_atexit@plt+0xa5270> │ │ │ │ + ldr r7, [pc, #24] @ ba5fc <__cxa_atexit@plt+0xae1c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq r8, r8, lsr #14 │ │ │ │ - biceq lr, sp, r8, lsl r1 │ │ │ │ - ldrdeq lr, [sp, #80] @ 0x50 │ │ │ │ + mvneq pc, r8, asr #15 │ │ │ │ + biceq r5, sp, ip, lsl #15 │ │ │ │ + biceq r5, sp, r4, asr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ b16d4 <__cxa_atexit@plt+0xa52a0> │ │ │ │ + ldr r3, [pc, #24] @ ba62c <__cxa_atexit@plt+0xae1f8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ b16d8 <__cxa_atexit@plt+0xa52a4> │ │ │ │ + ldr r3, [pc, #16] @ ba630 <__cxa_atexit@plt+0xae1fc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ - b e60d8 <__cxa_atexit@plt+0xd9ca4> │ │ │ │ + b ef030 <__cxa_atexit@plt+0xe2bfc> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - @ instruction: 0x01e38a98 │ │ │ │ - @ instruction: 0x01cde590 │ │ │ │ + mvneq pc, r4, ror #22 │ │ │ │ + biceq r5, sp, r4, lsl #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b e5a5c <__cxa_atexit@plt+0xd9628> │ │ │ │ + b ee9b4 <__cxa_atexit@plt+0xe2580> │ │ │ │ andeq r0, r3, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r8 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b1734 <__cxa_atexit@plt+0xa5300> │ │ │ │ - ldr r1, [pc, #48] @ b1748 <__cxa_atexit@plt+0xa5314> │ │ │ │ + bhi ba68c <__cxa_atexit@plt+0xae258> │ │ │ │ + ldr r1, [pc, #48] @ ba6a0 <__cxa_atexit@plt+0xae26c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #44] @ b174c <__cxa_atexit@plt+0xa5318> │ │ │ │ + ldr r0, [pc, #44] @ ba6a4 <__cxa_atexit@plt+0xae270> │ │ │ │ add r0, pc, r0 │ │ │ │ stmdb r5, {r1, r3, r9} │ │ │ │ add r8, r0, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 19400c0 <__cxa_atexit@plt+0x1933c8c> │ │ │ │ - ldr r7, [pc, #20] @ b1750 <__cxa_atexit@plt+0xa531c> │ │ │ │ + ldr r7, [pc, #20] @ ba6a8 <__cxa_atexit@plt+0xae274> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strheq lr, [sp, #28] │ │ │ │ - biceq lr, sp, r8, ror #12 │ │ │ │ - biceq lr, sp, r8, lsr r6 │ │ │ │ + biceq r5, sp, r0, lsr r8 │ │ │ │ + ldrdeq r5, [sp, #204] @ 0xcc │ │ │ │ + biceq r5, sp, ip, lsr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ b177c <__cxa_atexit@plt+0xa5348> │ │ │ │ + ldr r3, [pc, #20] @ ba6d4 <__cxa_atexit@plt+0xae2a0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #16] @ b1780 <__cxa_atexit@plt+0xa534c> │ │ │ │ + ldr r8, [pc, #16] @ ba6d8 <__cxa_atexit@plt+0xae2a4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5] │ │ │ │ mov r9, r7 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq lr, sp, ip, asr #2 │ │ │ │ - biceq lr, sp, ip, ror #11 │ │ │ │ + biceq r5, sp, r0, asr #15 │ │ │ │ + biceq r5, sp, r0, ror #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b17e0 <__cxa_atexit@plt+0xa53ac> │ │ │ │ + bne ba738 <__cxa_atexit@plt+0xae304> │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc b182c <__cxa_atexit@plt+0xa53f8> │ │ │ │ - ldr r7, [pc, #152] @ b1850 <__cxa_atexit@plt+0xa541c> │ │ │ │ + bcc ba784 <__cxa_atexit@plt+0xae350> │ │ │ │ + ldr r7, [pc, #152] @ ba7a8 <__cxa_atexit@plt+0xae374> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #148] @ b1854 <__cxa_atexit@plt+0xa5420> │ │ │ │ + ldr r1, [pc, #148] @ ba7ac <__cxa_atexit@plt+0xae378> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc b1834 <__cxa_atexit@plt+0xa5400> │ │ │ │ - ldr r1, [pc, #80] @ b1844 <__cxa_atexit@plt+0xa5410> │ │ │ │ + bcc ba78c <__cxa_atexit@plt+0xae358> │ │ │ │ + ldr r1, [pc, #80] @ ba79c <__cxa_atexit@plt+0xae368> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #76] @ b1848 <__cxa_atexit@plt+0xa5414> │ │ │ │ + ldr r8, [pc, #76] @ ba7a0 <__cxa_atexit@plt+0xae36c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #72] @ b184c <__cxa_atexit@plt+0xa5418> │ │ │ │ + ldr lr, [pc, #72] @ ba7a4 <__cxa_atexit@plt+0xae370> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ sub sl, r3, #6 │ │ │ │ add r8, r8, #1 │ │ │ │ add r9, lr, #2 │ │ │ │ mov r6, r3 │ │ │ │ b 15530f4 <__cxa_atexit@plt+0x1546cc0> │ │ │ │ mov r6, #20 │ │ │ │ - b b1838 <__cxa_atexit@plt+0xa5404> │ │ │ │ + b ba790 <__cxa_atexit@plt+0xae35c> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff864 │ │ │ │ - biceq sp, sp, r8, asr #30 │ │ │ │ - biceq sp, sp, r0, asr pc │ │ │ │ + strheq r5, [sp, #92] @ 0x5c │ │ │ │ + biceq r5, sp, r4, asr #11 │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - mvneq r8, r0, ror #12 │ │ │ │ - biceq lr, sp, r0, asr #10 │ │ │ │ + mvneq pc, r0, lsl #14 │ │ │ │ + strheq r5, [sp, #180] @ 0xb4 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b18d4 <__cxa_atexit@plt+0xa54a0> │ │ │ │ - ldr r3, [pc, #124] @ b18f8 <__cxa_atexit@plt+0xa54c4> │ │ │ │ + bhi ba82c <__cxa_atexit@plt+0xae3f8> │ │ │ │ + ldr r3, [pc, #124] @ ba850 <__cxa_atexit@plt+0xae41c> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq b18c4 <__cxa_atexit@plt+0xa5490> │ │ │ │ + beq ba81c <__cxa_atexit@plt+0xae3e8> │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b18e4 <__cxa_atexit@plt+0xa54b0> │ │ │ │ - ldr r5, [pc, #104] @ b1904 <__cxa_atexit@plt+0xa54d0> │ │ │ │ + bhi ba83c <__cxa_atexit@plt+0xae408> │ │ │ │ + ldr r5, [pc, #104] @ ba85c <__cxa_atexit@plt+0xae428> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #100] @ b1908 <__cxa_atexit@plt+0xa54d4> │ │ │ │ + ldr r2, [pc, #100] @ ba860 <__cxa_atexit@plt+0xae42c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r7] │ │ │ │ str r5, [r3] │ │ │ │ add r2, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ mov r9, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 19400c0 <__cxa_atexit@plt+0x1933c8c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ b1900 <__cxa_atexit@plt+0xa54cc> │ │ │ │ + ldr r7, [pc, #36] @ ba858 <__cxa_atexit@plt+0xae424> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ - ldr r7, [pc, #12] @ b18fc <__cxa_atexit@plt+0xa54c8> │ │ │ │ + ldr r7, [pc, #12] @ ba854 <__cxa_atexit@plt+0xae420> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - strheq lr, [sp, #68] @ 0x44 │ │ │ │ - ldrdeq lr, [sp, #72] @ 0x48 │ │ │ │ + biceq r5, sp, r8, lsr #22 │ │ │ │ + biceq r5, sp, ip, asr #22 │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - biceq lr, sp, r8, lsr r0 │ │ │ │ - @ instruction: 0x01cde490 │ │ │ │ + biceq r5, sp, ip, lsr #13 │ │ │ │ + biceq r5, sp, r4, lsl #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b1958 <__cxa_atexit@plt+0xa5524> │ │ │ │ - ldr r2, [pc, #60] @ b1970 <__cxa_atexit@plt+0xa553c> │ │ │ │ + bhi ba8b0 <__cxa_atexit@plt+0xae47c> │ │ │ │ + ldr r2, [pc, #60] @ ba8c8 <__cxa_atexit@plt+0xae494> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ b1974 <__cxa_atexit@plt+0xa5540> │ │ │ │ + ldr r1, [pc, #56] @ ba8cc <__cxa_atexit@plt+0xae498> │ │ │ │ add r1, pc, r1 │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r2, r3, r9} │ │ │ │ add r8, r1, #1 │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ mov r9, r3 │ │ │ │ b 19400c0 <__cxa_atexit@plt+0x1933c8c> │ │ │ │ - ldr r7, [pc, #24] @ b1978 <__cxa_atexit@plt+0xa5544> │ │ │ │ + ldr r7, [pc, #24] @ ba8d0 <__cxa_atexit@plt+0xae49c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - biceq sp, sp, r0, lsr #31 │ │ │ │ - biceq lr, sp, r4, asr #8 │ │ │ │ - biceq lr, sp, ip, lsr #8 │ │ │ │ + biceq r5, sp, r4, lsl r6 │ │ │ │ + strheq r5, [sp, #168] @ 0xa8 │ │ │ │ + biceq r5, sp, r0, lsr #21 │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b19f8 <__cxa_atexit@plt+0xa55c4> │ │ │ │ - ldr r3, [pc, #120] @ b1a18 <__cxa_atexit@plt+0xa55e4> │ │ │ │ + bhi ba950 <__cxa_atexit@plt+0xae51c> │ │ │ │ + ldr r3, [pc, #120] @ ba970 <__cxa_atexit@plt+0xae53c> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq b19e8 <__cxa_atexit@plt+0xa55b4> │ │ │ │ + beq ba940 <__cxa_atexit@plt+0xae50c> │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b1a08 <__cxa_atexit@plt+0xa55d4> │ │ │ │ - ldr r5, [pc, #100] @ b1a24 <__cxa_atexit@plt+0xa55f0> │ │ │ │ + bhi ba960 <__cxa_atexit@plt+0xae52c> │ │ │ │ + ldr r5, [pc, #100] @ ba97c <__cxa_atexit@plt+0xae548> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #96] @ b1a28 <__cxa_atexit@plt+0xa55f4> │ │ │ │ + ldr r2, [pc, #96] @ ba980 <__cxa_atexit@plt+0xae54c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r7] │ │ │ │ str r5, [r3] │ │ │ │ add r2, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ mov r9, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 19400c0 <__cxa_atexit@plt+0x1933c8c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ b1a20 <__cxa_atexit@plt+0xa55ec> │ │ │ │ + ldr r7, [pc, #32] @ ba978 <__cxa_atexit@plt+0xae544> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b1a1c <__cxa_atexit@plt+0xa55e8> │ │ │ │ + ldr r7, [pc, #12] @ ba974 <__cxa_atexit@plt+0xae540> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ - @ instruction: 0x01cde394 │ │ │ │ - strheq lr, [sp, #52] @ 0x34 │ │ │ │ + biceq r5, sp, r8, lsl #20 │ │ │ │ + biceq r5, sp, r8, lsr #20 │ │ │ │ @ instruction: 0xfffffd9c │ │ │ │ - biceq sp, sp, r4, lsl pc │ │ │ │ + biceq r5, sp, r8, lsl #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b1a84 <__cxa_atexit@plt+0xa5650> │ │ │ │ - ldr r2, [pc, #100] @ b1aac <__cxa_atexit@plt+0xa5678> │ │ │ │ + bhi ba9dc <__cxa_atexit@plt+0xae5a8> │ │ │ │ + ldr r2, [pc, #100] @ baa04 <__cxa_atexit@plt+0xae5d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b1a8c <__cxa_atexit@plt+0xa5658> │ │ │ │ - ldr r3, [pc, #84] @ b1ab8 <__cxa_atexit@plt+0xa5684> │ │ │ │ + bhi ba9e4 <__cxa_atexit@plt+0xae5b0> │ │ │ │ + ldr r3, [pc, #84] @ baa10 <__cxa_atexit@plt+0xae5dc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #80] @ b1abc <__cxa_atexit@plt+0xa5688> │ │ │ │ + ldr r7, [pc, #80] @ baa14 <__cxa_atexit@plt+0xae5e0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ str r3, [r5, #-20] @ 0xffffffec │ │ │ │ str r8, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ mov r5, r2 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ b1ab0 <__cxa_atexit@plt+0xa567c> │ │ │ │ + ldr r5, [pc, #28] @ baa08 <__cxa_atexit@plt+0xae5d4> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #24] @ b1ab4 <__cxa_atexit@plt+0xa5680> │ │ │ │ + ldr r7, [pc, #24] @ baa0c <__cxa_atexit@plt+0xae5d8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, r5, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, lsr #6 │ │ │ │ - biceq sp, sp, r8, asr #29 │ │ │ │ - strdeq sp, [sp, #16] │ │ │ │ + mvneq pc, ip, asr #7 │ │ │ │ + biceq r5, sp, ip, lsr r5 │ │ │ │ + biceq r4, sp, r4, ror #16 │ │ │ │ @ instruction: 0xffff623c │ │ │ │ - strdeq sp, [sp, #224] @ 0xe0 │ │ │ │ + biceq r5, sp, r4, ror #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b1b18 <__cxa_atexit@plt+0xa56e4> │ │ │ │ - ldr r2, [pc, #100] @ b1b40 <__cxa_atexit@plt+0xa570c> │ │ │ │ + bhi baa70 <__cxa_atexit@plt+0xae63c> │ │ │ │ + ldr r2, [pc, #100] @ baa98 <__cxa_atexit@plt+0xae664> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b1b20 <__cxa_atexit@plt+0xa56ec> │ │ │ │ - ldr r3, [pc, #84] @ b1b4c <__cxa_atexit@plt+0xa5718> │ │ │ │ + bhi baa78 <__cxa_atexit@plt+0xae644> │ │ │ │ + ldr r3, [pc, #84] @ baaa4 <__cxa_atexit@plt+0xae670> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #80] @ b1b50 <__cxa_atexit@plt+0xa571c> │ │ │ │ + ldr r7, [pc, #80] @ baaa8 <__cxa_atexit@plt+0xae674> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ str r3, [r5, #-20] @ 0xffffffec │ │ │ │ str r8, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ mov r5, r2 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ b1b44 <__cxa_atexit@plt+0xa5710> │ │ │ │ + ldr r5, [pc, #28] @ baa9c <__cxa_atexit@plt+0xae668> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #24] @ b1b48 <__cxa_atexit@plt+0xa5714> │ │ │ │ + ldr r7, [pc, #24] @ baaa0 <__cxa_atexit@plt+0xae66c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, r5, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e38298 │ │ │ │ - biceq sp, sp, r4, lsr lr │ │ │ │ - biceq sp, sp, ip, asr r1 │ │ │ │ + mvneq pc, r8, lsr r3 @ │ │ │ │ + biceq r5, sp, r8, lsr #9 │ │ │ │ + ldrdeq r4, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xffff61a8 │ │ │ │ - biceq sp, sp, ip, asr lr │ │ │ │ - biceq ip, sp, r4, lsr #25 │ │ │ │ + ldrdeq r5, [sp, #64] @ 0x40 │ │ │ │ + biceq r4, sp, r8, lsl r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b1be4 <__cxa_atexit@plt+0xa57b0> │ │ │ │ - ldr r1, [pc, #120] @ b1bf0 <__cxa_atexit@plt+0xa57bc> │ │ │ │ + bhi bab3c <__cxa_atexit@plt+0xae708> │ │ │ │ + ldr r1, [pc, #120] @ bab48 <__cxa_atexit@plt+0xae714> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b1bf4 <__cxa_atexit@plt+0xa57c0> │ │ │ │ + ldr r1, [pc, #104] @ bab4c <__cxa_atexit@plt+0xae718> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b1bc4 <__cxa_atexit@plt+0xa5790> │ │ │ │ + beq bab1c <__cxa_atexit@plt+0xae6e8> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b1bd0 <__cxa_atexit@plt+0xa579c> │ │ │ │ - ldr r3, [pc, #80] @ b1bf8 <__cxa_atexit@plt+0xa57c4> │ │ │ │ + bne bab28 <__cxa_atexit@plt+0xae6f4> │ │ │ │ + ldr r3, [pc, #80] @ bab50 <__cxa_atexit@plt+0xae71c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b1bfc <__cxa_atexit@plt+0xa57c8> │ │ │ │ + ldr r8, [pc, #76] @ bab54 <__cxa_atexit@plt+0xae720> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b1c00 <__cxa_atexit@plt+0xa57cc> │ │ │ │ + ldr r7, [pc, #40] @ bab58 <__cxa_atexit@plt+0xae724> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r8, r8, ror #3 │ │ │ │ + mvneq pc, r8, lsl #5 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq ip, sp, r0, asr ip │ │ │ │ - @ instruction: 0x01e38190 │ │ │ │ - strdeq ip, [sp, #180] @ 0xb4 │ │ │ │ + biceq r4, sp, r4, asr #5 │ │ │ │ + mvneq pc, r0, lsr r2 @ │ │ │ │ + biceq r4, sp, r8, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b1c40 <__cxa_atexit@plt+0xa580c> │ │ │ │ - ldr r3, [pc, #52] @ b1c58 <__cxa_atexit@plt+0xa5824> │ │ │ │ + bne bab98 <__cxa_atexit@plt+0xae764> │ │ │ │ + ldr r3, [pc, #52] @ babb0 <__cxa_atexit@plt+0xae77c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b1c5c <__cxa_atexit@plt+0xa5828> │ │ │ │ + ldr r8, [pc, #40] @ babb4 <__cxa_atexit@plt+0xae780> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b1c54 <__cxa_atexit@plt+0xa5820> │ │ │ │ + ldr r7, [pc, #12] @ babac <__cxa_atexit@plt+0xae778> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, lsr #2 │ │ │ │ + mvneq pc, r0, asr #3 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq ip, sp, ip, asr #23 │ │ │ │ + biceq r4, sp, r0, asr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b1c88 <__cxa_atexit@plt+0xa5854> │ │ │ │ + bne babe0 <__cxa_atexit@plt+0xae7ac> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b1c9c <__cxa_atexit@plt+0xa5868> │ │ │ │ + ldr r7, [pc, #12] @ babf4 <__cxa_atexit@plt+0xae7c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [r3, #8]! │ │ │ │ - biceq ip, sp, ip, lsl fp │ │ │ │ + mvneq pc, r8, ror r1 @ │ │ │ │ + @ instruction: 0x01cd4190 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b1cfc <__cxa_atexit@plt+0xa58c8> │ │ │ │ - ldr lr, [pc, #68] @ b1d04 <__cxa_atexit@plt+0xa58d0> │ │ │ │ + bhi bac54 <__cxa_atexit@plt+0xae820> │ │ │ │ + ldr lr, [pc, #68] @ bac5c <__cxa_atexit@plt+0xae828> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #64] @ b1d08 <__cxa_atexit@plt+0xa58d4> │ │ │ │ + ldr r9, [pc, #64] @ bac60 <__cxa_atexit@plt+0xae82c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr sl, [r7, #16] │ │ │ │ - ldr r2, [pc, #48] @ b1d0c <__cxa_atexit@plt+0xa58d8> │ │ │ │ + ldr r2, [pc, #48] @ bac64 <__cxa_atexit@plt+0xae830> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ stmdb r5, {r0, r2, r7} │ │ │ │ - ldr r5, [pc, #32] @ b1d10 <__cxa_atexit@plt+0xa58dc> │ │ │ │ + ldr r5, [pc, #32] @ bac68 <__cxa_atexit@plt+0xae834> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strdeq ip, [sp, #172] @ 0xac │ │ │ │ - @ instruction: 0x01e38098 │ │ │ │ - @ instruction: 0x01e38094 │ │ │ │ + biceq r4, sp, r0, ror r1 │ │ │ │ + mvneq pc, r8, lsr r1 @ │ │ │ │ + mvneq pc, r4, lsr r1 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b1d54 <__cxa_atexit@plt+0xa5920> │ │ │ │ + bne bacac <__cxa_atexit@plt+0xae878> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b1d74 <__cxa_atexit@plt+0xa5940> │ │ │ │ - ldr r7, [pc, #72] @ b1d88 <__cxa_atexit@plt+0xa5954> │ │ │ │ + bhi baccc <__cxa_atexit@plt+0xae898> │ │ │ │ + ldr r7, [pc, #72] @ bace0 <__cxa_atexit@plt+0xae8ac> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq b1d68 <__cxa_atexit@plt+0xa5934> │ │ │ │ + beq bacc0 <__cxa_atexit@plt+0xae88c> │ │ │ │ mov r7, r9 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b1d8c <__cxa_atexit@plt+0xa5958> │ │ │ │ + ldr r7, [pc, #16] @ bace4 <__cxa_atexit@plt+0xae8b0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff5f60 │ │ │ │ - biceq ip, sp, r0, lsl pc │ │ │ │ - biceq ip, sp, r0, asr #20 │ │ │ │ + biceq r4, sp, r4, lsl #11 │ │ │ │ + strheq r4, [sp, #4] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b1dec <__cxa_atexit@plt+0xa59b8> │ │ │ │ - ldr lr, [pc, #68] @ b1df4 <__cxa_atexit@plt+0xa59c0> │ │ │ │ + bhi bad44 <__cxa_atexit@plt+0xae910> │ │ │ │ + ldr lr, [pc, #68] @ bad4c <__cxa_atexit@plt+0xae918> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #64] @ b1df8 <__cxa_atexit@plt+0xa59c4> │ │ │ │ + ldr r9, [pc, #64] @ bad50 <__cxa_atexit@plt+0xae91c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr sl, [r7, #16] │ │ │ │ - ldr r2, [pc, #48] @ b1dfc <__cxa_atexit@plt+0xa59c8> │ │ │ │ + ldr r2, [pc, #48] @ bad54 <__cxa_atexit@plt+0xae920> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ stmdb r5, {r0, r2, r7} │ │ │ │ - ldr r5, [pc, #32] @ b1e00 <__cxa_atexit@plt+0xa59cc> │ │ │ │ + ldr r5, [pc, #32] @ bad58 <__cxa_atexit@plt+0xae924> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq ip, sp, r0, lsr #20 │ │ │ │ - mvneq r7, r8, lsr #31 │ │ │ │ - mvneq r7, r4, lsr #31 │ │ │ │ + @ instruction: 0x01cd4094 │ │ │ │ + mvneq pc, r8, asr #32 │ │ │ │ + mvneq pc, r4, asr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b1e44 <__cxa_atexit@plt+0xa5a10> │ │ │ │ + bne bad9c <__cxa_atexit@plt+0xae968> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b1e64 <__cxa_atexit@plt+0xa5a30> │ │ │ │ - ldr r7, [pc, #72] @ b1e78 <__cxa_atexit@plt+0xa5a44> │ │ │ │ + bhi badbc <__cxa_atexit@plt+0xae988> │ │ │ │ + ldr r7, [pc, #72] @ badd0 <__cxa_atexit@plt+0xae99c> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq b1e58 <__cxa_atexit@plt+0xa5a24> │ │ │ │ + beq badb0 <__cxa_atexit@plt+0xae97c> │ │ │ │ mov r7, r9 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b1e7c <__cxa_atexit@plt+0xa5a48> │ │ │ │ + ldr r7, [pc, #16] @ badd4 <__cxa_atexit@plt+0xae9a0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff5e70 │ │ │ │ - biceq ip, sp, r0, lsr #28 │ │ │ │ - biceq ip, sp, r4, ror #18 │ │ │ │ + @ instruction: 0x01cd4494 │ │ │ │ + ldrdeq r3, [sp, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b1edc <__cxa_atexit@plt+0xa5aa8> │ │ │ │ - ldr lr, [pc, #68] @ b1ee4 <__cxa_atexit@plt+0xa5ab0> │ │ │ │ + bhi bae34 <__cxa_atexit@plt+0xaea00> │ │ │ │ + ldr lr, [pc, #68] @ bae3c <__cxa_atexit@plt+0xaea08> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #64] @ b1ee8 <__cxa_atexit@plt+0xa5ab4> │ │ │ │ + ldr r9, [pc, #64] @ bae40 <__cxa_atexit@plt+0xaea0c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr sl, [r7, #16] │ │ │ │ - ldr r2, [pc, #48] @ b1eec <__cxa_atexit@plt+0xa5ab8> │ │ │ │ + ldr r2, [pc, #48] @ bae44 <__cxa_atexit@plt+0xaea10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ stmdb r5, {r0, r2, r7} │ │ │ │ - ldr r5, [pc, #32] @ b1ef0 <__cxa_atexit@plt+0xa5abc> │ │ │ │ + ldr r5, [pc, #32] @ bae48 <__cxa_atexit@plt+0xaea14> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq ip, sp, r4, asr #18 │ │ │ │ - strheq r7, [r3, #232]! @ 0xe8 │ │ │ │ - strheq r7, [r3, #228]! @ 0xe4 │ │ │ │ + strheq r3, [sp, #248] @ 0xf8 │ │ │ │ + mvneq lr, r8, asr pc │ │ │ │ + mvneq lr, r4, asr pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b1f34 <__cxa_atexit@plt+0xa5b00> │ │ │ │ + bne bae8c <__cxa_atexit@plt+0xaea58> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b1f54 <__cxa_atexit@plt+0xa5b20> │ │ │ │ - ldr r7, [pc, #72] @ b1f68 <__cxa_atexit@plt+0xa5b34> │ │ │ │ + bhi baeac <__cxa_atexit@plt+0xaea78> │ │ │ │ + ldr r7, [pc, #72] @ baec0 <__cxa_atexit@plt+0xaea8c> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq b1f48 <__cxa_atexit@plt+0xa5b14> │ │ │ │ + beq baea0 <__cxa_atexit@plt+0xaea6c> │ │ │ │ mov r7, r9 │ │ │ │ - b a7ca4 <__cxa_atexit@plt+0x9b870> │ │ │ │ + b b0bfc <__cxa_atexit@plt+0xa47c8> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b1f6c <__cxa_atexit@plt+0xa5b38> │ │ │ │ + ldr r7, [pc, #16] @ baec4 <__cxa_atexit@plt+0xaea90> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff5d80 │ │ │ │ - biceq ip, sp, r0, lsr sp │ │ │ │ - biceq ip, sp, r8, lsl sp │ │ │ │ + biceq r4, sp, r4, lsr #7 │ │ │ │ + biceq r4, sp, ip, lsl #7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #88 @ 0x58 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b2010 <__cxa_atexit@plt+0xa5bdc> │ │ │ │ - ldr r9, [pc, #132] @ b2020 <__cxa_atexit@plt+0xa5bec> │ │ │ │ + bcc baf68 <__cxa_atexit@plt+0xaeb34> │ │ │ │ + ldr r9, [pc, #132] @ baf78 <__cxa_atexit@plt+0xaeb44> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #128] @ b2024 <__cxa_atexit@plt+0xa5bf0> │ │ │ │ + ldr lr, [pc, #128] @ baf7c <__cxa_atexit@plt+0xaeb48> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r7, #3 │ │ │ │ ldm r7, {r0, r1, r2, r7} │ │ │ │ - ldr sl, [pc, #116] @ b2028 <__cxa_atexit@plt+0xa5bf4> │ │ │ │ + ldr sl, [pc, #116] @ baf80 <__cxa_atexit@plt+0xaeb4c> │ │ │ │ add sl, pc, sl │ │ │ │ str r9, [r3, #4]! │ │ │ │ - ldr r9, [pc, #108] @ b202c <__cxa_atexit@plt+0xa5bf8> │ │ │ │ + ldr r9, [pc, #108] @ baf84 <__cxa_atexit@plt+0xaeb50> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr ip, [pc, #104] @ b2030 <__cxa_atexit@plt+0xa5bfc> │ │ │ │ + ldr ip, [pc, #104] @ baf88 <__cxa_atexit@plt+0xaeb54> │ │ │ │ add ip, pc, ip │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r8, r3 │ │ │ │ str lr, [r8, #12]! │ │ │ │ mov lr, r3 │ │ │ │ str sl, [lr, #32]! │ │ │ │ mov sl, r3 │ │ │ │ @@ -169723,83 +178897,83 @@ │ │ │ │ mov r3, #88 @ 0x58 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbc0 │ │ │ │ @ instruction: 0xfffffd04 │ │ │ │ @ instruction: 0xfffffde4 │ │ │ │ - mvneq r8, r4, lsr #3 │ │ │ │ + mvneq pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - biceq ip, sp, ip, ror #24 │ │ │ │ + biceq r4, sp, r0, ror #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b20b0 <__cxa_atexit@plt+0xa5c7c> │ │ │ │ - ldr r7, [pc, #132] @ b20e0 <__cxa_atexit@plt+0xa5cac> │ │ │ │ + bhi bb008 <__cxa_atexit@plt+0xaebd4> │ │ │ │ + ldr r7, [pc, #132] @ bb038 <__cxa_atexit@plt+0xaec04> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b20c4 <__cxa_atexit@plt+0xa5c90> │ │ │ │ - ldr r7, [pc, #116] @ b20ec <__cxa_atexit@plt+0xa5cb8> │ │ │ │ + bcc bb01c <__cxa_atexit@plt+0xaebe8> │ │ │ │ + ldr r7, [pc, #116] @ bb044 <__cxa_atexit@plt+0xaec10> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #112] @ b20f0 <__cxa_atexit@plt+0xa5cbc> │ │ │ │ + ldr r2, [pc, #112] @ bb048 <__cxa_atexit@plt+0xaec14> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #108] @ b20f4 <__cxa_atexit@plt+0xa5cc0> │ │ │ │ + ldr lr, [pc, #108] @ bb04c <__cxa_atexit@plt+0xaec18> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ stmib r6, {r7, r8} │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b b2104 <__cxa_atexit@plt+0xa5cd0> │ │ │ │ - ldr r7, [pc, #48] @ b20e8 <__cxa_atexit@plt+0xa5cb4> │ │ │ │ + b bb05c <__cxa_atexit@plt+0xaec28> │ │ │ │ + ldr r7, [pc, #48] @ bb040 <__cxa_atexit@plt+0xaec0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b20e4 <__cxa_atexit@plt+0xa5cb0> │ │ │ │ + ldr r7, [pc, #24] @ bb03c <__cxa_atexit@plt+0xaec08> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - biceq ip, sp, r4, asr #23 │ │ │ │ - biceq sp, sp, ip, lsl #26 │ │ │ │ + biceq r4, sp, r8, lsr r2 │ │ │ │ + biceq r5, sp, r0, lsl #7 │ │ │ │ @ instruction: 0xffff5d48 │ │ │ │ @ instruction: 0xffff5da8 │ │ │ │ - mvneq r8, r4, lsl #1 │ │ │ │ - biceq ip, sp, ip, lsr #23 │ │ │ │ + mvneq pc, r0, asr r1 @ │ │ │ │ + biceq r4, sp, r0, lsr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r7, [pc, #252] @ b220c <__cxa_atexit@plt+0xa5dd8> │ │ │ │ + ldr r7, [pc, #252] @ bb164 <__cxa_atexit@plt+0xaed30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b21d4 <__cxa_atexit@plt+0xa5da0> │ │ │ │ - ldr r7, [pc, #228] @ b2210 <__cxa_atexit@plt+0xa5ddc> │ │ │ │ + bcc bb12c <__cxa_atexit@plt+0xaecf8> │ │ │ │ + ldr r7, [pc, #228] @ bb168 <__cxa_atexit@plt+0xaed34> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #224] @ b2214 <__cxa_atexit@plt+0xa5de0> │ │ │ │ + ldr r1, [pc, #224] @ bb16c <__cxa_atexit@plt+0xaed38> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #220] @ b2218 <__cxa_atexit@plt+0xa5de4> │ │ │ │ + ldr r8, [pc, #220] @ bb170 <__cxa_atexit@plt+0xaed3c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #216] @ b221c <__cxa_atexit@plt+0xa5de8> │ │ │ │ + ldr lr, [pc, #216] @ bb174 <__cxa_atexit@plt+0xaed40> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #31 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r0, r3, #19 │ │ │ │ add r1, r1, #1 │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ @@ -169807,20 +178981,20 @@ │ │ │ │ str r8, [r6, #16] │ │ │ │ add r7, r6, #20 │ │ │ │ stm r7, {r1, r9, lr} │ │ │ │ str r0, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ add r3, r6, #80 @ 0x50 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b21fc <__cxa_atexit@plt+0xa5dc8> │ │ │ │ - ldr r2, [pc, #160] @ b2228 <__cxa_atexit@plt+0xa5df4> │ │ │ │ + bcc bb154 <__cxa_atexit@plt+0xaed20> │ │ │ │ + ldr r2, [pc, #160] @ bb180 <__cxa_atexit@plt+0xaed4c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #156] @ b222c <__cxa_atexit@plt+0xa5df8> │ │ │ │ + ldr lr, [pc, #156] @ bb184 <__cxa_atexit@plt+0xaed50> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #152] @ b2230 <__cxa_atexit@plt+0xa5dfc> │ │ │ │ + ldr r8, [pc, #152] @ bb188 <__cxa_atexit@plt+0xaed54> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #40]! @ 0x28 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ str r7, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r8, [r1, #12]! │ │ │ │ @@ -169829,51 +179003,51 @@ │ │ │ │ str r2, [r6, #28] │ │ │ │ str r1, [r6, #32] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ str r6, [r6, #40] @ 0x28 │ │ │ │ sub r7, r3, #15 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #68] @ b2220 <__cxa_atexit@plt+0xa5dec> │ │ │ │ + ldr r6, [pc, #68] @ bb178 <__cxa_atexit@plt+0xaed44> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #64] @ b2224 <__cxa_atexit@plt+0xa5df0> │ │ │ │ + ldr r7, [pc, #64] @ bb17c <__cxa_atexit@plt+0xaed48> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ @ instruction: 0xffff5988 │ │ │ │ - biceq ip, sp, r8, lsl #18 │ │ │ │ + biceq r3, sp, ip, ror pc │ │ │ │ @ instruction: 0xffff5998 │ │ │ │ - mvneq r7, r8, asr #31 │ │ │ │ - biceq ip, sp, r0, ror #16 │ │ │ │ - @ instruction: 0x01cdca98 │ │ │ │ + @ instruction: 0x01e2f094 │ │ │ │ + ldrdeq r3, [sp, #228] @ 0xe4 │ │ │ │ + biceq r4, sp, ip, lsl #2 │ │ │ │ @ instruction: 0xfffff8a8 │ │ │ │ @ instruction: 0xfffffdec │ │ │ │ @ instruction: 0xfffff92c │ │ │ │ - biceq ip, sp, r8, asr sl │ │ │ │ + biceq r4, sp, ip, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b22a4 <__cxa_atexit@plt+0xa5e70> │ │ │ │ - ldr r2, [pc, #84] @ b22b0 <__cxa_atexit@plt+0xa5e7c> │ │ │ │ + bcc bb1fc <__cxa_atexit@plt+0xaedc8> │ │ │ │ + ldr r2, [pc, #84] @ bb208 <__cxa_atexit@plt+0xaedd4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #80] @ b22b4 <__cxa_atexit@plt+0xa5e80> │ │ │ │ + ldr lr, [pc, #80] @ bb20c <__cxa_atexit@plt+0xaedd8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #76] @ b22b8 <__cxa_atexit@plt+0xa5e84> │ │ │ │ + ldr r8, [pc, #76] @ bb210 <__cxa_atexit@plt+0xaeddc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r1, r3 │ │ │ │ str r8, [r1, #12]! │ │ │ │ @@ -169887,1116 +179061,1116 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff7d4 │ │ │ │ @ instruction: 0xfffffd18 │ │ │ │ @ instruction: 0xfffff858 │ │ │ │ - biceq sp, sp, r0, lsl #22 │ │ │ │ + biceq r5, sp, r4, ror r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b2354 <__cxa_atexit@plt+0xa5f20> │ │ │ │ - ldr r5, [pc, #176] @ b2390 <__cxa_atexit@plt+0xa5f5c> │ │ │ │ + bhi bb2ac <__cxa_atexit@plt+0xaee78> │ │ │ │ + ldr r5, [pc, #176] @ bb2e8 <__cxa_atexit@plt+0xaeeb4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r3, {r5, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r5, r3, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b2360 <__cxa_atexit@plt+0xa5f2c> │ │ │ │ - ldr r7, [pc, #152] @ b2394 <__cxa_atexit@plt+0xa5f60> │ │ │ │ + bhi bb2b8 <__cxa_atexit@plt+0xaee84> │ │ │ │ + ldr r7, [pc, #152] @ bb2ec <__cxa_atexit@plt+0xaeeb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r8, [r3, #-12] │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b2374 <__cxa_atexit@plt+0xa5f40> │ │ │ │ - ldr r7, [pc, #132] @ b23a0 <__cxa_atexit@plt+0xa5f6c> │ │ │ │ + bcc bb2cc <__cxa_atexit@plt+0xaee98> │ │ │ │ + ldr r7, [pc, #132] @ bb2f8 <__cxa_atexit@plt+0xaeec4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #128] @ b23a4 <__cxa_atexit@plt+0xa5f70> │ │ │ │ + ldr r2, [pc, #128] @ bb2fc <__cxa_atexit@plt+0xaeec8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ b23a8 <__cxa_atexit@plt+0xa5f74> │ │ │ │ + ldr lr, [pc, #124] @ bb300 <__cxa_atexit@plt+0xaeecc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ stmib r6, {r7, r8} │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b b2104 <__cxa_atexit@plt+0xa5cd0> │ │ │ │ + b bb05c <__cxa_atexit@plt+0xaec28> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ b239c <__cxa_atexit@plt+0xa5f68> │ │ │ │ + ldr r7, [pc, #52] @ bb2f4 <__cxa_atexit@plt+0xaeec0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b2398 <__cxa_atexit@plt+0xa5f64> │ │ │ │ + ldr r7, [pc, #28] @ bb2f0 <__cxa_atexit@plt+0xaeebc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e37a94 │ │ │ │ + mvneq lr, r4, lsr fp │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ - biceq ip, sp, r4, lsl r9 │ │ │ │ - biceq sp, sp, ip, asr sl │ │ │ │ + biceq r3, sp, r8, lsl #31 │ │ │ │ + ldrdeq r5, [sp] │ │ │ │ @ instruction: 0xffff5aa4 │ │ │ │ @ instruction: 0xffff5b04 │ │ │ │ - mvneq r7, r0, ror #27 │ │ │ │ - biceq ip, sp, r8, lsl #18 │ │ │ │ + mvneq lr, ip, lsr #29 │ │ │ │ + biceq r3, sp, ip, ror pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b23e0 <__cxa_atexit@plt+0xa5fac> │ │ │ │ + bhi bb338 <__cxa_atexit@plt+0xaef04> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ b23e8 <__cxa_atexit@plt+0xa5fb4> │ │ │ │ + ldr r2, [pc, #24] @ bb340 <__cxa_atexit@plt+0xaef0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b a8320 <__cxa_atexit@plt+0x9beec> │ │ │ │ + b b1278 <__cxa_atexit@plt+0xa4e44> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsr #19 │ │ │ │ + mvneq lr, r4, asr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b244c <__cxa_atexit@plt+0xa6018> │ │ │ │ - ldr r3, [pc, #80] @ b2464 <__cxa_atexit@plt+0xa6030> │ │ │ │ + bcc bb3a4 <__cxa_atexit@plt+0xaef70> │ │ │ │ + ldr r3, [pc, #80] @ bb3bc <__cxa_atexit@plt+0xaef88> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ b2468 <__cxa_atexit@plt+0xa6034> │ │ │ │ + ldr r2, [pc, #76] @ bb3c0 <__cxa_atexit@plt+0xaef8c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ b246c <__cxa_atexit@plt+0xa6038> │ │ │ │ + ldr r1, [pc, #72] @ bb3c4 <__cxa_atexit@plt+0xaef90> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r2, r7 │ │ │ │ str r3, [r2, #12]! │ │ │ │ str r8, [r7, #20] │ │ │ │ add lr, r7, #24 │ │ │ │ stm lr, {r1, r2, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b2470 <__cxa_atexit@plt+0xa603c> │ │ │ │ + ldr r7, [pc, #28] @ bb3c8 <__cxa_atexit@plt+0xaef94> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0xfffffea8 │ │ │ │ - mvneq r7, r8, ror #25 │ │ │ │ - biceq sp, sp, r8, ror r9 │ │ │ │ + strheq lr, [r2, #212]! @ 0xd4 │ │ │ │ + biceq r4, sp, ip, ror #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b24f4 <__cxa_atexit@plt+0xa60c0> │ │ │ │ - ldr r2, [pc, #124] @ b2510 <__cxa_atexit@plt+0xa60dc> │ │ │ │ + bhi bb44c <__cxa_atexit@plt+0xaf018> │ │ │ │ + ldr r2, [pc, #124] @ bb468 <__cxa_atexit@plt+0xaf034> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #116] @ b2514 <__cxa_atexit@plt+0xa60e0> │ │ │ │ + ldr r1, [pc, #116] @ bb46c <__cxa_atexit@plt+0xaf038> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-8] │ │ │ │ - ldr r1, [pc, #108] @ b2518 <__cxa_atexit@plt+0xa60e4> │ │ │ │ + ldr r1, [pc, #108] @ bb470 <__cxa_atexit@plt+0xaf03c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-16] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r7, r2, #3 │ │ │ │ str r7, [r3, #-12] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b2500 <__cxa_atexit@plt+0xa60cc> │ │ │ │ - ldr r3, [pc, #76] @ b251c <__cxa_atexit@plt+0xa60e8> │ │ │ │ + bhi bb458 <__cxa_atexit@plt+0xaf024> │ │ │ │ + ldr r3, [pc, #76] @ bb474 <__cxa_atexit@plt+0xaf040> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b24e4 <__cxa_atexit@plt+0xa60b0> │ │ │ │ + beq bb43c <__cxa_atexit@plt+0xaf008> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b2520 <__cxa_atexit@plt+0xa60ec> │ │ │ │ + ldr r7, [pc, #24] @ bb478 <__cxa_atexit@plt+0xaf044> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq sp, sp, r8, asr #9 │ │ │ │ - ldrdeq r7, [r3, #132]! @ 0x84 │ │ │ │ - strheq r7, [r3, #132]! @ 0x84 │ │ │ │ + biceq r4, sp, ip, lsr fp │ │ │ │ + mvneq lr, r4, ror r9 │ │ │ │ + mvneq lr, r4, asr r9 │ │ │ │ @ instruction: 0xfffecd44 │ │ │ │ - biceq fp, sp, r4, asr #30 │ │ │ │ + strheq r3, [sp, #88] @ 0x58 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b25a4 <__cxa_atexit@plt+0xa6170> │ │ │ │ - ldr r2, [pc, #124] @ b25c0 <__cxa_atexit@plt+0xa618c> │ │ │ │ + bhi bb4fc <__cxa_atexit@plt+0xaf0c8> │ │ │ │ + ldr r2, [pc, #124] @ bb518 <__cxa_atexit@plt+0xaf0e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #116] @ b25c4 <__cxa_atexit@plt+0xa6190> │ │ │ │ + ldr r1, [pc, #116] @ bb51c <__cxa_atexit@plt+0xaf0e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-8] │ │ │ │ - ldr r1, [pc, #108] @ b25c8 <__cxa_atexit@plt+0xa6194> │ │ │ │ + ldr r1, [pc, #108] @ bb520 <__cxa_atexit@plt+0xaf0ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-16] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r7, r2, #3 │ │ │ │ str r7, [r3, #-12] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b25b0 <__cxa_atexit@plt+0xa617c> │ │ │ │ - ldr r3, [pc, #76] @ b25cc <__cxa_atexit@plt+0xa6198> │ │ │ │ + bhi bb508 <__cxa_atexit@plt+0xaf0d4> │ │ │ │ + ldr r3, [pc, #76] @ bb524 <__cxa_atexit@plt+0xaf0f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b2594 <__cxa_atexit@plt+0xa6160> │ │ │ │ + beq bb4ec <__cxa_atexit@plt+0xaf0b8> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b25d0 <__cxa_atexit@plt+0xa619c> │ │ │ │ + ldr r7, [pc, #24] @ bb528 <__cxa_atexit@plt+0xaf0f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq sp, sp, r8, lsl r4 │ │ │ │ - mvneq r7, r4, lsr #16 │ │ │ │ - mvneq r7, r4, lsl #16 │ │ │ │ + biceq r4, sp, ip, lsl #21 │ │ │ │ + mvneq lr, r4, asr #17 │ │ │ │ + mvneq lr, r4, lsr #17 │ │ │ │ @ instruction: 0xfffecc94 │ │ │ │ - stlexbeq fp, r4, [sp] │ │ │ │ - biceq sp, sp, r0, lsr r8 │ │ │ │ + biceq r3, sp, r8, lsl #10 │ │ │ │ + biceq r4, sp, r4, lsr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b2620 <__cxa_atexit@plt+0xa61ec> │ │ │ │ - ldr r2, [pc, #52] @ b2628 <__cxa_atexit@plt+0xa61f4> │ │ │ │ + bhi bb578 <__cxa_atexit@plt+0xaf144> │ │ │ │ + ldr r2, [pc, #52] @ bb580 <__cxa_atexit@plt+0xaf14c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #48] @ b262c <__cxa_atexit@plt+0xa61f8> │ │ │ │ + ldr r8, [pc, #48] @ bb584 <__cxa_atexit@plt+0xaf150> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b2630 <__cxa_atexit@plt+0xa61fc> │ │ │ │ + ldr r0, [pc, #36] @ bb588 <__cxa_atexit@plt+0xaf154> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq ip, sp, ip, lsr r0 │ │ │ │ - mvneq r7, r8, ror #14 │ │ │ │ - biceq sp, sp, r0, asr #15 │ │ │ │ + strheq r3, [sp, #96] @ 0x60 │ │ │ │ + mvneq lr, r8, lsl #16 │ │ │ │ + biceq r4, sp, r4, lsr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b2678 <__cxa_atexit@plt+0xa6244> │ │ │ │ - ldr r3, [pc, #76] @ b26a4 <__cxa_atexit@plt+0xa6270> │ │ │ │ + bne bb5d0 <__cxa_atexit@plt+0xaf19c> │ │ │ │ + ldr r3, [pc, #76] @ bb5fc <__cxa_atexit@plt+0xaf1c8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b26a8 <__cxa_atexit@plt+0xa6274> │ │ │ │ + ldr r9, [pc, #72] @ bb600 <__cxa_atexit@plt+0xaf1cc> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b26ac <__cxa_atexit@plt+0xa6278> │ │ │ │ + ldr r3, [pc, #60] @ bb604 <__cxa_atexit@plt+0xaf1d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b2698 <__cxa_atexit@plt+0xa6264> │ │ │ │ + ldr r3, [pc, #24] @ bb5f0 <__cxa_atexit@plt+0xaf1bc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b269c <__cxa_atexit@plt+0xa6268> │ │ │ │ + ldr r7, [pc, #20] @ bb5f4 <__cxa_atexit@plt+0xaf1c0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b26a0 <__cxa_atexit@plt+0xa626c> │ │ │ │ + ldr r0, [pc, #12] @ bb5f8 <__cxa_atexit@plt+0xaf1c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - biceq ip, sp, r4, asr #7 │ │ │ │ - strheq ip, [sp, #56] @ 0x38 │ │ │ │ + biceq r3, sp, r8, lsr sl │ │ │ │ + biceq r3, sp, ip, lsr #20 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq fp, sp, r4, asr #31 │ │ │ │ - mvneq r7, r4, lsl r7 │ │ │ │ + biceq r3, sp, r8, lsr r6 │ │ │ │ + strheq lr, [r2, #116]! @ 0x74 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b26d8 <__cxa_atexit@plt+0xa62a4> │ │ │ │ + bne bb630 <__cxa_atexit@plt+0xaf1fc> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b26ec <__cxa_atexit@plt+0xa62b8> │ │ │ │ + ldr r7, [pc, #12] @ bb644 <__cxa_atexit@plt+0xaf210> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq sp, sp, ip, ror r2 │ │ │ │ + strdeq r4, [sp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b2718 <__cxa_atexit@plt+0xa62e4> │ │ │ │ + bne bb670 <__cxa_atexit@plt+0xaf23c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b272c <__cxa_atexit@plt+0xa62f8> │ │ │ │ + ldr r7, [pc, #12] @ bb684 <__cxa_atexit@plt+0xaf250> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq sp, sp, ip, lsr r2 │ │ │ │ - ldrdeq sp, [sp, #100] @ 0x64 │ │ │ │ + strheq r4, [sp, #128] @ 0x80 │ │ │ │ + biceq r4, sp, r8, asr #26 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b27d4 <__cxa_atexit@plt+0xa63a0> │ │ │ │ + bhi bb72c <__cxa_atexit@plt+0xaf2f8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc b27dc <__cxa_atexit@plt+0xa63a8> │ │ │ │ - ldr lr, [pc, #152] @ b2800 <__cxa_atexit@plt+0xa63cc> │ │ │ │ + bcc bb734 <__cxa_atexit@plt+0xaf300> │ │ │ │ + ldr lr, [pc, #152] @ bb758 <__cxa_atexit@plt+0xaf324> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #144] @ b2804 <__cxa_atexit@plt+0xa63d0> │ │ │ │ + ldr r0, [pc, #144] @ bb75c <__cxa_atexit@plt+0xaf328> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ add r8, r7, #8 │ │ │ │ ldm r8, {r0, r1, r8} │ │ │ │ - ldr r7, [pc, #128] @ b2808 <__cxa_atexit@plt+0xa63d4> │ │ │ │ + ldr r7, [pc, #128] @ bb760 <__cxa_atexit@plt+0xaf32c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str lr, [r2, #4]! │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b27f0 <__cxa_atexit@plt+0xa63bc> │ │ │ │ - ldr r3, [pc, #92] @ b280c <__cxa_atexit@plt+0xa63d8> │ │ │ │ + bhi bb748 <__cxa_atexit@plt+0xaf314> │ │ │ │ + ldr r3, [pc, #92] @ bb764 <__cxa_atexit@plt+0xaf330> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b27c4 <__cxa_atexit@plt+0xa6390> │ │ │ │ + beq bb71c <__cxa_atexit@plt+0xaf2e8> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ - b b27e4 <__cxa_atexit@plt+0xa63b0> │ │ │ │ + b bb73c <__cxa_atexit@plt+0xaf308> │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b2810 <__cxa_atexit@plt+0xa63dc> │ │ │ │ + ldr r7, [pc, #24] @ bb768 <__cxa_atexit@plt+0xaf334> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - mvneq r7, r0, lsl #12 │ │ │ │ - ldrdeq r7, [r3, #88]! @ 0x58 │ │ │ │ + mvneq lr, r0, lsr #13 │ │ │ │ + mvneq lr, r8, ror r6 │ │ │ │ @ instruction: 0xfffeca64 │ │ │ │ - biceq fp, sp, r4, asr ip │ │ │ │ - ldrdeq sp, [sp, #80] @ 0x50 │ │ │ │ + biceq r3, sp, r8, asr #5 │ │ │ │ + biceq r4, sp, r4, asr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b2860 <__cxa_atexit@plt+0xa642c> │ │ │ │ - ldr r2, [pc, #52] @ b2868 <__cxa_atexit@plt+0xa6434> │ │ │ │ + bhi bb7b8 <__cxa_atexit@plt+0xaf384> │ │ │ │ + ldr r2, [pc, #52] @ bb7c0 <__cxa_atexit@plt+0xaf38c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #48] @ b286c <__cxa_atexit@plt+0xa6438> │ │ │ │ + ldr r8, [pc, #48] @ bb7c4 <__cxa_atexit@plt+0xaf390> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b2870 <__cxa_atexit@plt+0xa643c> │ │ │ │ + ldr r0, [pc, #36] @ bb7c8 <__cxa_atexit@plt+0xaf394> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq fp, sp, r4, lsr #28 │ │ │ │ - mvneq r7, r8, lsr #10 │ │ │ │ - biceq sp, sp, r0, ror #10 │ │ │ │ + @ instruction: 0x01cd3498 │ │ │ │ + mvneq lr, r8, asr #11 │ │ │ │ + ldrdeq r4, [sp, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b28b8 <__cxa_atexit@plt+0xa6484> │ │ │ │ - ldr r3, [pc, #76] @ b28e4 <__cxa_atexit@plt+0xa64b0> │ │ │ │ + bne bb810 <__cxa_atexit@plt+0xaf3dc> │ │ │ │ + ldr r3, [pc, #76] @ bb83c <__cxa_atexit@plt+0xaf408> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b28e8 <__cxa_atexit@plt+0xa64b4> │ │ │ │ + ldr r9, [pc, #72] @ bb840 <__cxa_atexit@plt+0xaf40c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b28ec <__cxa_atexit@plt+0xa64b8> │ │ │ │ + ldr r3, [pc, #60] @ bb844 <__cxa_atexit@plt+0xaf410> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b28d8 <__cxa_atexit@plt+0xa64a4> │ │ │ │ + ldr r3, [pc, #24] @ bb830 <__cxa_atexit@plt+0xaf3fc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b28dc <__cxa_atexit@plt+0xa64a8> │ │ │ │ + ldr r7, [pc, #20] @ bb834 <__cxa_atexit@plt+0xaf400> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b28e0 <__cxa_atexit@plt+0xa64ac> │ │ │ │ + ldr r0, [pc, #12] @ bb838 <__cxa_atexit@plt+0xaf404> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - @ instruction: 0x01cdc194 │ │ │ │ - biceq ip, sp, r8, lsl #3 │ │ │ │ + biceq r3, sp, r8, lsl #16 │ │ │ │ + strdeq r3, [sp, #124] @ 0x7c │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq fp, sp, ip, lsr #27 │ │ │ │ - ldrdeq r7, [r3, #68]! @ 0x44 │ │ │ │ + biceq r3, sp, r0, lsr #8 │ │ │ │ + mvneq lr, r4, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b2918 <__cxa_atexit@plt+0xa64e4> │ │ │ │ + bne bb870 <__cxa_atexit@plt+0xaf43c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b292c <__cxa_atexit@plt+0xa64f8> │ │ │ │ + ldr r7, [pc, #12] @ bb884 <__cxa_atexit@plt+0xaf450> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq sp, sp, ip, lsr r0 │ │ │ │ + strheq r4, [sp, #96] @ 0x60 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b2958 <__cxa_atexit@plt+0xa6524> │ │ │ │ + bne bb8b0 <__cxa_atexit@plt+0xaf47c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b296c <__cxa_atexit@plt+0xa6538> │ │ │ │ + ldr r7, [pc, #12] @ bb8c4 <__cxa_atexit@plt+0xaf490> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq ip, [sp, #252] @ 0xfc │ │ │ │ - biceq sp, sp, r4, ror r4 │ │ │ │ + biceq r4, sp, r0, ror r6 │ │ │ │ + biceq r4, sp, r8, ror #21 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b2a14 <__cxa_atexit@plt+0xa65e0> │ │ │ │ + bhi bb96c <__cxa_atexit@plt+0xaf538> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc b2a1c <__cxa_atexit@plt+0xa65e8> │ │ │ │ - ldr lr, [pc, #152] @ b2a40 <__cxa_atexit@plt+0xa660c> │ │ │ │ + bcc bb974 <__cxa_atexit@plt+0xaf540> │ │ │ │ + ldr lr, [pc, #152] @ bb998 <__cxa_atexit@plt+0xaf564> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #144] @ b2a44 <__cxa_atexit@plt+0xa6610> │ │ │ │ + ldr r0, [pc, #144] @ bb99c <__cxa_atexit@plt+0xaf568> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ add r8, r7, #8 │ │ │ │ ldm r8, {r0, r1, r8} │ │ │ │ - ldr r7, [pc, #128] @ b2a48 <__cxa_atexit@plt+0xa6614> │ │ │ │ + ldr r7, [pc, #128] @ bb9a0 <__cxa_atexit@plt+0xaf56c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str lr, [r2, #4]! │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b2a30 <__cxa_atexit@plt+0xa65fc> │ │ │ │ - ldr r3, [pc, #92] @ b2a4c <__cxa_atexit@plt+0xa6618> │ │ │ │ + bhi bb988 <__cxa_atexit@plt+0xaf554> │ │ │ │ + ldr r3, [pc, #92] @ bb9a4 <__cxa_atexit@plt+0xaf570> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b2a04 <__cxa_atexit@plt+0xa65d0> │ │ │ │ + beq bb95c <__cxa_atexit@plt+0xaf528> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ - b b2a24 <__cxa_atexit@plt+0xa65f0> │ │ │ │ + b bb97c <__cxa_atexit@plt+0xaf548> │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b2a50 <__cxa_atexit@plt+0xa661c> │ │ │ │ + ldr r7, [pc, #24] @ bb9a8 <__cxa_atexit@plt+0xaf574> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - mvneq r7, r0, asr #7 │ │ │ │ - @ instruction: 0x01e37398 │ │ │ │ + mvneq lr, r0, ror #8 │ │ │ │ + mvneq lr, r8, lsr r4 │ │ │ │ @ instruction: 0xfffec824 │ │ │ │ - biceq fp, sp, r4, lsl sl │ │ │ │ - strheq sp, [sp, #60] @ 0x3c │ │ │ │ + biceq r3, sp, r8, lsl #1 │ │ │ │ + biceq r4, sp, r0, lsr sl │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b2b10 <__cxa_atexit@plt+0xa66dc> │ │ │ │ - ldr r3, [pc, #192] @ b2b38 <__cxa_atexit@plt+0xa6704> │ │ │ │ + bhi bba68 <__cxa_atexit@plt+0xaf634> │ │ │ │ + ldr r3, [pc, #192] @ bba90 <__cxa_atexit@plt+0xaf65c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r8, r9} │ │ │ │ ands r3, sl, #3 │ │ │ │ - beq b2abc <__cxa_atexit@plt+0xa6688> │ │ │ │ + beq bba14 <__cxa_atexit@plt+0xaf5e0> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b2acc <__cxa_atexit@plt+0xa6698> │ │ │ │ - ldr r7, [pc, #160] @ b2b3c <__cxa_atexit@plt+0xa6708> │ │ │ │ + bne bba24 <__cxa_atexit@plt+0xaf5f0> │ │ │ │ + ldr r7, [pc, #160] @ bba94 <__cxa_atexit@plt+0xaf660> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #156] @ b2b40 <__cxa_atexit@plt+0xa670c> │ │ │ │ + ldr r9, [pc, #156] @ bba98 <__cxa_atexit@plt+0xaf664> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [sl, #3] │ │ │ │ ldr r3, [sl, #7] │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r3, r8} │ │ │ │ mov r7, sl │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b2b20 <__cxa_atexit@plt+0xa66ec> │ │ │ │ - ldr r7, [pc, #100] @ b2b48 <__cxa_atexit@plt+0xa6714> │ │ │ │ + bcc bba78 <__cxa_atexit@plt+0xaf644> │ │ │ │ + ldr r7, [pc, #100] @ bbaa0 <__cxa_atexit@plt+0xaf66c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #84] @ b2b4c <__cxa_atexit@plt+0xa6718> │ │ │ │ + ldr r7, [pc, #84] @ bbaa4 <__cxa_atexit@plt+0xaf670> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b2b44 <__cxa_atexit@plt+0xa6710> │ │ │ │ + ldr r7, [pc, #44] @ bba9c <__cxa_atexit@plt+0xaf668> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ andeq r0, r0, ip, asr r1 │ │ │ │ - strheq fp, [sp, #188] @ 0xbc │ │ │ │ - biceq sp, sp, r4, lsl r3 │ │ │ │ + biceq r3, sp, r0, lsr r2 │ │ │ │ + biceq r4, sp, r8, lsl #19 │ │ │ │ @ instruction: 0xfffff994 │ │ │ │ - mvneq r7, r8, lsr #7 │ │ │ │ - biceq sp, sp, r4, asr #5 │ │ │ │ + mvneq lr, r8, asr #8 │ │ │ │ + biceq r4, sp, r8, lsr r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b2b8c <__cxa_atexit@plt+0xa6758> │ │ │ │ - ldr r3, [pc, #112] @ b2be0 <__cxa_atexit@plt+0xa67ac> │ │ │ │ + bne bbae4 <__cxa_atexit@plt+0xaf6b0> │ │ │ │ + ldr r3, [pc, #112] @ bbb38 <__cxa_atexit@plt+0xaf704> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r9, [pc, #100] @ b2be4 <__cxa_atexit@plt+0xa67b0> │ │ │ │ + ldr r9, [pc, #100] @ bbb3c <__cxa_atexit@plt+0xaf708> │ │ │ │ add r9, pc, r9 │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b2bd0 <__cxa_atexit@plt+0xa679c> │ │ │ │ - ldr r7, [pc, #68] @ b2be8 <__cxa_atexit@plt+0xa67b4> │ │ │ │ + bcc bbb28 <__cxa_atexit@plt+0xaf6f4> │ │ │ │ + ldr r7, [pc, #68] @ bbb40 <__cxa_atexit@plt+0xaf70c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ - ldr r2, [pc, #52] @ b2bec <__cxa_atexit@plt+0xa67b8> │ │ │ │ + ldr r2, [pc, #52] @ bbb44 <__cxa_atexit@plt+0xaf710> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - biceq fp, sp, r0, ror #21 │ │ │ │ + biceq r3, sp, r4, asr r1 │ │ │ │ @ instruction: 0xfffff8d4 │ │ │ │ - mvneq r7, r8, ror #5 │ │ │ │ - biceq sp, sp, r4, lsr #4 │ │ │ │ + mvneq lr, r8, lsl #7 │ │ │ │ + @ instruction: 0x01cd4898 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b2c5c <__cxa_atexit@plt+0xa6828> │ │ │ │ + bne bbbb4 <__cxa_atexit@plt+0xaf780> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b2c74 <__cxa_atexit@plt+0xa6840> │ │ │ │ - ldr r7, [pc, #104] @ b2c8c <__cxa_atexit@plt+0xa6858> │ │ │ │ + bcc bbbcc <__cxa_atexit@plt+0xaf798> │ │ │ │ + ldr r7, [pc, #104] @ bbbe4 <__cxa_atexit@plt+0xaf7b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [pc, #84] @ b2c90 <__cxa_atexit@plt+0xa685c> │ │ │ │ + ldr r1, [pc, #84] @ bbbe8 <__cxa_atexit@plt+0xaf7b4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b2c84 <__cxa_atexit@plt+0xa6850> │ │ │ │ + ldr r3, [pc, #32] @ bbbdc <__cxa_atexit@plt+0xaf7a8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #28] @ b2c88 <__cxa_atexit@plt+0xa6854> │ │ │ │ + ldr r9, [pc, #28] @ bbbe0 <__cxa_atexit@plt+0xaf7ac> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq fp, sp, ip, asr #19 │ │ │ │ + biceq r3, sp, r0, asr #32 │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ - mvneq r7, r4, ror #4 │ │ │ │ - biceq sp, sp, r0, ror r1 │ │ │ │ + mvneq lr, r4, lsl #6 │ │ │ │ + biceq r4, sp, r4, ror #15 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b2d00 <__cxa_atexit@plt+0xa68cc> │ │ │ │ + bne bbc58 <__cxa_atexit@plt+0xaf824> │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b2d40 <__cxa_atexit@plt+0xa690c> │ │ │ │ - ldr r7, [pc, #156] @ b2d60 <__cxa_atexit@plt+0xa692c> │ │ │ │ + bcc bbc98 <__cxa_atexit@plt+0xaf864> │ │ │ │ + ldr r7, [pc, #156] @ bbcb8 <__cxa_atexit@plt+0xaf884> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #132] @ b2d64 <__cxa_atexit@plt+0xa6930> │ │ │ │ + ldr lr, [pc, #132] @ bbcbc <__cxa_atexit@plt+0xaf888> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b2d48 <__cxa_atexit@plt+0xa6914> │ │ │ │ - ldr r7, [pc, #68] @ b2d58 <__cxa_atexit@plt+0xa6924> │ │ │ │ + bcc bbca0 <__cxa_atexit@plt+0xaf86c> │ │ │ │ + ldr r7, [pc, #68] @ bbcb0 <__cxa_atexit@plt+0xaf87c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ - ldr r2, [pc, #52] @ b2d5c <__cxa_atexit@plt+0xa6928> │ │ │ │ + ldr r2, [pc, #52] @ bbcb4 <__cxa_atexit@plt+0xaf880> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ - b b2d4c <__cxa_atexit@plt+0xa6918> │ │ │ │ + b bbca4 <__cxa_atexit@plt+0xaf870> │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff814 │ │ │ │ - mvneq r7, r8, ror r1 │ │ │ │ + mvneq lr, r8, lsl r2 │ │ │ │ @ instruction: 0xfffffa74 │ │ │ │ - mvneq r7, r0, asr #2 │ │ │ │ - strheq sp, [sp, #8] │ │ │ │ + mvneq lr, r0, ror #3 │ │ │ │ + biceq r4, sp, ip, lsr #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - b b2a64 <__cxa_atexit@plt+0xa6630> │ │ │ │ - biceq fp, sp, r4, asr #28 │ │ │ │ + b bb9bc <__cxa_atexit@plt+0xaf588> │ │ │ │ + strheq r3, [sp, #72] @ 0x48 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov sl, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b2ddc <__cxa_atexit@plt+0xa69a8> │ │ │ │ - ldr r7, [pc, #52] @ b2df0 <__cxa_atexit@plt+0xa69bc> │ │ │ │ + bhi bbd34 <__cxa_atexit@plt+0xaf900> │ │ │ │ + ldr r7, [pc, #52] @ bbd48 <__cxa_atexit@plt+0xaf914> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq b2dd0 <__cxa_atexit@plt+0xa699c> │ │ │ │ + beq bbd28 <__cxa_atexit@plt+0xaf8f4> │ │ │ │ mov r7, sl │ │ │ │ - b a4f48 <__cxa_atexit@plt+0x98b14> │ │ │ │ + b adea0 <__cxa_atexit@plt+0xa1a6c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b2df4 <__cxa_atexit@plt+0xa69c0> │ │ │ │ + ldr r7, [pc, #16] @ bbd4c <__cxa_atexit@plt+0xaf918> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff2188 │ │ │ │ - strdeq fp, [sp, #212] @ 0xd4 │ │ │ │ + biceq r3, sp, r8, ror #8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b2e58 <__cxa_atexit@plt+0xa6a24> │ │ │ │ - ldr r3, [pc, #80] @ b2e70 <__cxa_atexit@plt+0xa6a3c> │ │ │ │ + bcc bbdb0 <__cxa_atexit@plt+0xaf97c> │ │ │ │ + ldr r3, [pc, #80] @ bbdc8 <__cxa_atexit@plt+0xaf994> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ b2e74 <__cxa_atexit@plt+0xa6a40> │ │ │ │ + ldr r2, [pc, #76] @ bbdcc <__cxa_atexit@plt+0xaf998> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ b2e78 <__cxa_atexit@plt+0xa6a44> │ │ │ │ + ldr lr, [pc, #72] @ bbdd0 <__cxa_atexit@plt+0xaf99c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #31 │ │ │ │ str r1, [r7, #36] @ 0x24 │ │ │ │ sub r1, r6, #19 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ add r3, r7, #16 │ │ │ │ stm r3, {r2, r8, r9, lr} │ │ │ │ str r1, [r7, #32] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b2e7c <__cxa_atexit@plt+0xa6a48> │ │ │ │ + ldr r7, [pc, #28] @ bbdd4 <__cxa_atexit@plt+0xaf9a0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - ldrdeq r7, [r3, #44]! @ 0x2c │ │ │ │ - ldrdeq ip, [sp, #244] @ 0xf4 │ │ │ │ + mvneq lr, r8, lsr #7 │ │ │ │ + biceq r4, sp, r8, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b2ef4 <__cxa_atexit@plt+0xa6ac0> │ │ │ │ + bhi bbe4c <__cxa_atexit@plt+0xafa18> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b2ee8 <__cxa_atexit@plt+0xa6ab4> │ │ │ │ - ldr r7, [pc, #104] @ b2f1c <__cxa_atexit@plt+0xa6ae8> │ │ │ │ + beq bbe40 <__cxa_atexit@plt+0xafa0c> │ │ │ │ + ldr r7, [pc, #104] @ bbe74 <__cxa_atexit@plt+0xafa40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b2f00 <__cxa_atexit@plt+0xa6acc> │ │ │ │ - ldr r7, [pc, #88] @ b2f28 <__cxa_atexit@plt+0xa6af4> │ │ │ │ + bhi bbe58 <__cxa_atexit@plt+0xafa24> │ │ │ │ + ldr r7, [pc, #88] @ bbe80 <__cxa_atexit@plt+0xafa4c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ b2f2c <__cxa_atexit@plt+0xa6af8> │ │ │ │ + ldr r5, [pc, #84] @ bbe84 <__cxa_atexit@plt+0xafa50> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b2f20 <__cxa_atexit@plt+0xa6aec> │ │ │ │ + ldr r3, [pc, #24] @ bbe78 <__cxa_atexit@plt+0xafa44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b2f24 <__cxa_atexit@plt+0xa6af0> │ │ │ │ + ldr r7, [pc, #20] @ bbe7c <__cxa_atexit@plt+0xafa48> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r6, [r3, #224]! @ 0xe0 │ │ │ │ - biceq ip, sp, r4, asr sl │ │ │ │ - biceq fp, sp, r4, ror sl │ │ │ │ + mvneq sp, r0, asr pc │ │ │ │ + biceq r4, sp, r8, asr #1 │ │ │ │ + biceq r3, sp, r8, ror #1 │ │ │ │ @ instruction: 0xfffecf10 │ │ │ │ - biceq ip, sp, r4, lsl #21 │ │ │ │ - biceq fp, sp, r0, lsl #16 │ │ │ │ + strdeq r4, [sp, #8] │ │ │ │ + biceq r2, sp, r4, ror lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b2fc0 <__cxa_atexit@plt+0xa6b8c> │ │ │ │ - ldr r1, [pc, #120] @ b2fcc <__cxa_atexit@plt+0xa6b98> │ │ │ │ + bhi bbf18 <__cxa_atexit@plt+0xafae4> │ │ │ │ + ldr r1, [pc, #120] @ bbf24 <__cxa_atexit@plt+0xafaf0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b2fd0 <__cxa_atexit@plt+0xa6b9c> │ │ │ │ + ldr r1, [pc, #104] @ bbf28 <__cxa_atexit@plt+0xafaf4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b2fa0 <__cxa_atexit@plt+0xa6b6c> │ │ │ │ + beq bbef8 <__cxa_atexit@plt+0xafac4> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b2fac <__cxa_atexit@plt+0xa6b78> │ │ │ │ - ldr r3, [pc, #80] @ b2fd4 <__cxa_atexit@plt+0xa6ba0> │ │ │ │ + bne bbf04 <__cxa_atexit@plt+0xafad0> │ │ │ │ + ldr r3, [pc, #80] @ bbf2c <__cxa_atexit@plt+0xafaf8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b2fd8 <__cxa_atexit@plt+0xa6ba4> │ │ │ │ + ldr r8, [pc, #76] @ bbf30 <__cxa_atexit@plt+0xafafc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b2fdc <__cxa_atexit@plt+0xa6ba8> │ │ │ │ + ldr r7, [pc, #40] @ bbf34 <__cxa_atexit@plt+0xafb00> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r6, ip, lsl #28 │ │ │ │ + mvneq sp, ip, lsr #29 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq fp, sp, ip, lsr #15 │ │ │ │ - strheq r6, [r3, #212]! @ 0xd4 │ │ │ │ - biceq fp, sp, r0, asr r7 │ │ │ │ + biceq r2, sp, r0, lsr #28 │ │ │ │ + mvneq sp, r4, asr lr │ │ │ │ + biceq r2, sp, r4, asr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b301c <__cxa_atexit@plt+0xa6be8> │ │ │ │ - ldr r3, [pc, #52] @ b3034 <__cxa_atexit@plt+0xa6c00> │ │ │ │ + bne bbf74 <__cxa_atexit@plt+0xafb40> │ │ │ │ + ldr r3, [pc, #52] @ bbf8c <__cxa_atexit@plt+0xafb58> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b3038 <__cxa_atexit@plt+0xa6c04> │ │ │ │ + ldr r8, [pc, #40] @ bbf90 <__cxa_atexit@plt+0xafb5c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b3030 <__cxa_atexit@plt+0xa6bfc> │ │ │ │ + ldr r7, [pc, #12] @ bbf88 <__cxa_atexit@plt+0xafb54> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, asr #26 │ │ │ │ + mvneq sp, r4, ror #27 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq fp, sp, r8, lsr #14 │ │ │ │ + @ instruction: 0x01cd2d9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b3064 <__cxa_atexit@plt+0xa6c30> │ │ │ │ + bne bbfbc <__cxa_atexit@plt+0xafb88> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b3078 <__cxa_atexit@plt+0xa6c44> │ │ │ │ + ldr r7, [pc, #12] @ bbfd0 <__cxa_atexit@plt+0xafb9c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - strdeq r6, [r3, #204]! @ 0xcc │ │ │ │ - strdeq ip, [sp, #208] @ 0xd0 │ │ │ │ + @ instruction: 0x01e2dd9c │ │ │ │ + biceq r4, sp, r4, ror #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b30d0 <__cxa_atexit@plt+0xa6c9c> │ │ │ │ - ldr r2, [pc, #60] @ b30d8 <__cxa_atexit@plt+0xa6ca4> │ │ │ │ + bhi bc028 <__cxa_atexit@plt+0xafbf4> │ │ │ │ + ldr r2, [pc, #60] @ bc030 <__cxa_atexit@plt+0xafbfc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b30dc <__cxa_atexit@plt+0xa6ca8> │ │ │ │ + ldr r9, [pc, #56] @ bc034 <__cxa_atexit@plt+0xafc00> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b30e0 <__cxa_atexit@plt+0xa6cac> │ │ │ │ + ldr r1, [pc, #48] @ bc038 <__cxa_atexit@plt+0xafc04> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b30e4 <__cxa_atexit@plt+0xa6cb0> │ │ │ │ + ldr r5, [pc, #32] @ bc03c <__cxa_atexit@plt+0xafc08> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq fp, sp, ip, ror #12 │ │ │ │ - mvneq r6, r4, asr #25 │ │ │ │ - mvneq r6, r0, asr #25 │ │ │ │ - biceq fp, sp, r4, lsl #9 │ │ │ │ + biceq r2, sp, r0, ror #25 │ │ │ │ + mvneq sp, r4, ror #26 │ │ │ │ + mvneq sp, r0, ror #26 │ │ │ │ + strdeq r2, [sp, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3134 <__cxa_atexit@plt+0xa6d00> │ │ │ │ - ldr r3, [pc, #72] @ b3150 <__cxa_atexit@plt+0xa6d1c> │ │ │ │ + bne bc08c <__cxa_atexit@plt+0xafc58> │ │ │ │ + ldr r3, [pc, #72] @ bc0a8 <__cxa_atexit@plt+0xafc74> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b3148 <__cxa_atexit@plt+0xa6d14> │ │ │ │ + beq bc0a0 <__cxa_atexit@plt+0xafc6c> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b3134 <__cxa_atexit@plt+0xa6d00> │ │ │ │ - ldr r9, [pc, #48] @ b3158 <__cxa_atexit@plt+0xa6d24> │ │ │ │ + bne bc08c <__cxa_atexit@plt+0xafc58> │ │ │ │ + ldr r9, [pc, #48] @ bc0b0 <__cxa_atexit@plt+0xafc7c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #24] @ b3154 <__cxa_atexit@plt+0xa6d20> │ │ │ │ + ldr r7, [pc, #24] @ bc0ac <__cxa_atexit@plt+0xafc78> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - ldrdeq r6, [r3, #204]! @ 0xcc │ │ │ │ - biceq fp, sp, ip, asr #8 │ │ │ │ - biceq fp, sp, r0, lsl r4 │ │ │ │ + mvneq sp, ip, ror sp │ │ │ │ + biceq r2, sp, r0, asr #21 │ │ │ │ + biceq r2, sp, r4, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b3188 <__cxa_atexit@plt+0xa6d54> │ │ │ │ - ldr r9, [pc, #36] @ b31a0 <__cxa_atexit@plt+0xa6d6c> │ │ │ │ + bne bc0e0 <__cxa_atexit@plt+0xafcac> │ │ │ │ + ldr r9, [pc, #36] @ bc0f8 <__cxa_atexit@plt+0xafcc4> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b319c <__cxa_atexit@plt+0xa6d68> │ │ │ │ + ldr r7, [pc, #12] @ bc0f4 <__cxa_atexit@plt+0xafcc0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, lsl #25 │ │ │ │ - strdeq fp, [sp, #56] @ 0x38 │ │ │ │ - strheq ip, [sp, #200] @ 0xc8 │ │ │ │ + mvneq sp, r8, lsr #26 │ │ │ │ + biceq r2, sp, ip, ror #20 │ │ │ │ + biceq r4, sp, ip, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b31f8 <__cxa_atexit@plt+0xa6dc4> │ │ │ │ - ldr r2, [pc, #60] @ b3200 <__cxa_atexit@plt+0xa6dcc> │ │ │ │ + bhi bc150 <__cxa_atexit@plt+0xafd1c> │ │ │ │ + ldr r2, [pc, #60] @ bc158 <__cxa_atexit@plt+0xafd24> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b3204 <__cxa_atexit@plt+0xa6dd0> │ │ │ │ + ldr r9, [pc, #56] @ bc15c <__cxa_atexit@plt+0xafd28> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b3208 <__cxa_atexit@plt+0xa6dd4> │ │ │ │ + ldr r1, [pc, #48] @ bc160 <__cxa_atexit@plt+0xafd2c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b320c <__cxa_atexit@plt+0xa6dd8> │ │ │ │ + ldr r5, [pc, #32] @ bc164 <__cxa_atexit@plt+0xafd30> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq fp, sp, r8, asr r5 │ │ │ │ - @ instruction: 0x01e36b9c │ │ │ │ - @ instruction: 0x01e36b98 │ │ │ │ - biceq ip, sp, ip, lsr #24 │ │ │ │ + biceq r2, sp, ip, asr #23 │ │ │ │ + mvneq sp, ip, lsr ip │ │ │ │ + mvneq sp, r8, lsr ip │ │ │ │ + biceq r4, sp, r0, lsr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3250 <__cxa_atexit@plt+0xa6e1c> │ │ │ │ + bne bc1a8 <__cxa_atexit@plt+0xafd74> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b3274 <__cxa_atexit@plt+0xa6e40> │ │ │ │ - ldr r7, [pc, #76] @ b3288 <__cxa_atexit@plt+0xa6e54> │ │ │ │ + bhi bc1cc <__cxa_atexit@plt+0xafd98> │ │ │ │ + ldr r7, [pc, #76] @ bc1e0 <__cxa_atexit@plt+0xafdac> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b3268 <__cxa_atexit@plt+0xa6e34> │ │ │ │ + beq bc1c0 <__cxa_atexit@plt+0xafd8c> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b3290 <__cxa_atexit@plt+0xa6e5c> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bc1e8 <__cxa_atexit@plt+0xafdb4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b3294 <__cxa_atexit@plt+0xa6e60> │ │ │ │ + ldr r0, [pc, #48] @ bc1ec <__cxa_atexit@plt+0xafdb8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b328c <__cxa_atexit@plt+0xa6e58> │ │ │ │ + ldr r7, [pc, #16] @ bc1e4 <__cxa_atexit@plt+0xafdb0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffecba4 │ │ │ │ - biceq fp, sp, r8, lsl #14 │ │ │ │ - biceq ip, sp, ip, ror #23 │ │ │ │ - biceq ip, sp, r0, ror #23 │ │ │ │ - biceq fp, sp, ip, asr r4 │ │ │ │ + biceq r2, sp, ip, ror sp │ │ │ │ + biceq r4, sp, r0, ror #4 │ │ │ │ + biceq r4, sp, r4, asr r2 │ │ │ │ + ldrdeq r2, [sp, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b32ec <__cxa_atexit@plt+0xa6eb8> │ │ │ │ - ldr r2, [pc, #60] @ b32f4 <__cxa_atexit@plt+0xa6ec0> │ │ │ │ + bhi bc244 <__cxa_atexit@plt+0xafe10> │ │ │ │ + ldr r2, [pc, #60] @ bc24c <__cxa_atexit@plt+0xafe18> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b32f8 <__cxa_atexit@plt+0xa6ec4> │ │ │ │ + ldr r9, [pc, #56] @ bc250 <__cxa_atexit@plt+0xafe1c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b32fc <__cxa_atexit@plt+0xa6ec8> │ │ │ │ + ldr r1, [pc, #48] @ bc254 <__cxa_atexit@plt+0xafe20> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b3300 <__cxa_atexit@plt+0xa6ecc> │ │ │ │ + ldr r5, [pc, #32] @ bc258 <__cxa_atexit@plt+0xafe24> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq fp, sp, ip, lsr r4 │ │ │ │ - mvneq r6, r8, lsr #21 │ │ │ │ - mvneq r6, r4, lsr #21 │ │ │ │ + strheq r2, [sp, #160] @ 0xa0 │ │ │ │ + mvneq sp, r8, asr #22 │ │ │ │ + mvneq sp, r4, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b332c <__cxa_atexit@plt+0xa6ef8> │ │ │ │ + bne bc284 <__cxa_atexit@plt+0xafe50> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b3340 <__cxa_atexit@plt+0xa6f0c> │ │ │ │ + ldr r7, [pc, #12] @ bc298 <__cxa_atexit@plt+0xafe64> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq ip, sp, r8, lsr #12 │ │ │ │ + @ instruction: 0x01cd3c9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b3390 <__cxa_atexit@plt+0xa6f5c> │ │ │ │ - ldr r2, [pc, #80] @ b33b0 <__cxa_atexit@plt+0xa6f7c> │ │ │ │ + bhi bc2e8 <__cxa_atexit@plt+0xafeb4> │ │ │ │ + ldr r2, [pc, #80] @ bc308 <__cxa_atexit@plt+0xafed4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b3398 <__cxa_atexit@plt+0xa6f64> │ │ │ │ - ldr r3, [pc, #60] @ b33b8 <__cxa_atexit@plt+0xa6f84> │ │ │ │ + bhi bc2f0 <__cxa_atexit@plt+0xafebc> │ │ │ │ + ldr r3, [pc, #60] @ bc310 <__cxa_atexit@plt+0xafedc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ b33bc <__cxa_atexit@plt+0xa6f88> │ │ │ │ + ldr r2, [pc, #56] @ bc314 <__cxa_atexit@plt+0xafee0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b33b4 <__cxa_atexit@plt+0xa6f80> │ │ │ │ + ldr r7, [pc, #20] @ bc30c <__cxa_atexit@plt+0xafed8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, lsl sl │ │ │ │ - biceq fp, sp, r4, ror #4 │ │ │ │ + strheq sp, [r2, #164]! @ 0xa4 │ │ │ │ + ldrdeq r2, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xfffec7b0 │ │ │ │ - biceq fp, sp, ip, asr #4 │ │ │ │ + biceq r2, sp, r0, asr #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b3418 <__cxa_atexit@plt+0xa6fe4> │ │ │ │ + bhi bc370 <__cxa_atexit@plt+0xaff3c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b3424 <__cxa_atexit@plt+0xa6ff0> │ │ │ │ - ldr r1, [pc, #68] @ b3434 <__cxa_atexit@plt+0xa7000> │ │ │ │ + bcc bc37c <__cxa_atexit@plt+0xaff48> │ │ │ │ + ldr r1, [pc, #68] @ bc38c <__cxa_atexit@plt+0xaff58> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ b3438 <__cxa_atexit@plt+0xa7004> │ │ │ │ + ldr r2, [pc, #64] @ bc390 <__cxa_atexit@plt+0xaff5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -171006,188 +180180,188 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - mvneq r6, ip, ror r9 │ │ │ │ + mvneq sp, ip, lsl sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b34b0 <__cxa_atexit@plt+0xa707c> │ │ │ │ + bhi bc408 <__cxa_atexit@plt+0xaffd4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ b34cc <__cxa_atexit@plt+0xa7098> │ │ │ │ + ldr r1, [pc, #104] @ bc424 <__cxa_atexit@plt+0xafff0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ b34d0 <__cxa_atexit@plt+0xa709c> │ │ │ │ + ldr r0, [pc, #100] @ bc428 <__cxa_atexit@plt+0xafff4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b34bc <__cxa_atexit@plt+0xa7088> │ │ │ │ - ldr r3, [pc, #72] @ b34d4 <__cxa_atexit@plt+0xa70a0> │ │ │ │ + bhi bc414 <__cxa_atexit@plt+0xaffe0> │ │ │ │ + ldr r3, [pc, #72] @ bc42c <__cxa_atexit@plt+0xafff8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b34a0 <__cxa_atexit@plt+0xa706c> │ │ │ │ + beq bc3f8 <__cxa_atexit@plt+0xaffc4> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b34d8 <__cxa_atexit@plt+0xa70a4> │ │ │ │ + ldr r7, [pc, #20] @ bc430 <__cxa_atexit@plt+0xafffc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, lsl r9 │ │ │ │ - strdeq r6, [r3, #132]! @ 0x84 │ │ │ │ + strheq sp, [r2, #144]! @ 0x90 │ │ │ │ + @ instruction: 0x01e2d994 │ │ │ │ @ instruction: 0xfffebd18 │ │ │ │ - biceq sl, sp, r4, lsl #31 │ │ │ │ - biceq ip, sp, ip, ror #18 │ │ │ │ + strdeq r2, [sp, #88] @ 0x58 │ │ │ │ + biceq r3, sp, r0, ror #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b3590 <__cxa_atexit@plt+0xa715c> │ │ │ │ - ldr r2, [pc, #164] @ b35a8 <__cxa_atexit@plt+0xa7174> │ │ │ │ + bhi bc4e8 <__cxa_atexit@plt+0xb00b4> │ │ │ │ + ldr r2, [pc, #164] @ bc500 <__cxa_atexit@plt+0xb00cc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b3570 <__cxa_atexit@plt+0xa713c> │ │ │ │ + beq bc4c8 <__cxa_atexit@plt+0xb0094> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b3578 <__cxa_atexit@plt+0xa7144> │ │ │ │ + bne bc4d0 <__cxa_atexit@plt+0xb009c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b359c <__cxa_atexit@plt+0xa7168> │ │ │ │ - ldr r2, [pc, #104] @ b35b4 <__cxa_atexit@plt+0xa7180> │ │ │ │ + bcc bc4f4 <__cxa_atexit@plt+0xb00c0> │ │ │ │ + ldr r2, [pc, #104] @ bc50c <__cxa_atexit@plt+0xb00d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #100] @ b35b8 <__cxa_atexit@plt+0xa7184> │ │ │ │ + ldr lr, [pc, #100] @ bc510 <__cxa_atexit@plt+0xb00dc> │ │ │ │ add lr, pc, lr │ │ │ │ ldmdb r3, {r0, r1} │ │ │ │ str r2, [r3, #-12] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b35ac <__cxa_atexit@plt+0xa7178> │ │ │ │ + ldr r7, [pc, #44] @ bc504 <__cxa_atexit@plt+0xb00d0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ b35b0 <__cxa_atexit@plt+0xa717c> │ │ │ │ + ldr r0, [pc, #40] @ bc508 <__cxa_atexit@plt+0xb00d4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - @ instruction: 0x01cdb094 │ │ │ │ - biceq fp, sp, ip, lsl #1 │ │ │ │ + biceq r2, sp, r8, lsl #14 │ │ │ │ + biceq r2, sp, r0, lsl #14 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - @ instruction: 0x01cdc890 │ │ │ │ + biceq r3, sp, r4, lsl #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ bic r6, r7, #3 │ │ │ │ ldr r6, [r6] │ │ │ │ ldrh r6, [r6, #-2] │ │ │ │ cmp r6, #4 │ │ │ │ - bne b3620 <__cxa_atexit@plt+0xa71ec> │ │ │ │ + bne bc578 <__cxa_atexit@plt+0xb0144> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b363c <__cxa_atexit@plt+0xa7208> │ │ │ │ - ldr r3, [pc, #88] @ b3650 <__cxa_atexit@plt+0xa721c> │ │ │ │ + bcc bc594 <__cxa_atexit@plt+0xb0160> │ │ │ │ + ldr r3, [pc, #88] @ bc5a8 <__cxa_atexit@plt+0xb0174> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #84] @ b3654 <__cxa_atexit@plt+0xa7220> │ │ │ │ + ldr r2, [pc, #84] @ bc5ac <__cxa_atexit@plt+0xb0178> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ b3648 <__cxa_atexit@plt+0xa7214> │ │ │ │ + ldr r7, [pc, #32] @ bc5a0 <__cxa_atexit@plt+0xb016c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #24] @ b364c <__cxa_atexit@plt+0xa7218> │ │ │ │ + ldr r0, [pc, #24] @ bc5a4 <__cxa_atexit@plt+0xb0170> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sl, sp, ip, ror #31 │ │ │ │ - biceq sl, sp, r0, ror #31 │ │ │ │ + biceq r2, sp, r0, ror #12 │ │ │ │ + biceq r2, sp, r4, asr r6 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - biceq ip, sp, ip, asr #15 │ │ │ │ + biceq r3, sp, r0, asr #28 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ b3680 <__cxa_atexit@plt+0xa724c> │ │ │ │ + ldr r3, [pc, #20] @ bc5d8 <__cxa_atexit@plt+0xb01a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ mov sl, r7 │ │ │ │ - b b2a64 <__cxa_atexit@plt+0xa6630> │ │ │ │ - ldrdeq fp, [sp, #48] @ 0x30 │ │ │ │ - biceq ip, sp, r4, asr #15 │ │ │ │ + b bb9bc <__cxa_atexit@plt+0xaf588> │ │ │ │ + biceq r2, sp, r4, asr #20 │ │ │ │ + biceq r3, sp, r8, lsr lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b3744 <__cxa_atexit@plt+0xa7310> │ │ │ │ - ldr r2, [pc, #184] @ b3760 <__cxa_atexit@plt+0xa732c> │ │ │ │ + bhi bc69c <__cxa_atexit@plt+0xb0268> │ │ │ │ + ldr r2, [pc, #184] @ bc6b8 <__cxa_atexit@plt+0xb0284> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b3724 <__cxa_atexit@plt+0xa72f0> │ │ │ │ + beq bc67c <__cxa_atexit@plt+0xb0248> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b3730 <__cxa_atexit@plt+0xa72fc> │ │ │ │ + bne bc688 <__cxa_atexit@plt+0xb0254> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc b374c <__cxa_atexit@plt+0xa7318> │ │ │ │ - ldr r8, [pc, #128] @ b376c <__cxa_atexit@plt+0xa7338> │ │ │ │ + bcc bc6a4 <__cxa_atexit@plt+0xb0270> │ │ │ │ + ldr r8, [pc, #128] @ bc6c4 <__cxa_atexit@plt+0xb0290> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #124] @ b3770 <__cxa_atexit@plt+0xa733c> │ │ │ │ + ldr lr, [pc, #124] @ bc6c8 <__cxa_atexit@plt+0xb0294> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldmdb r5, {r1, r3} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -171196,91 +180370,91 @@ │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b3764 <__cxa_atexit@plt+0xa7330> │ │ │ │ + ldr r7, [pc, #44] @ bc6bc <__cxa_atexit@plt+0xb0288> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ b3768 <__cxa_atexit@plt+0xa7334> │ │ │ │ + ldr r0, [pc, #40] @ bc6c0 <__cxa_atexit@plt+0xb028c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - ldrdeq sl, [sp, #236] @ 0xec │ │ │ │ - ldrdeq sl, [sp, #228] @ 0xe4 │ │ │ │ + biceq r2, sp, r0, asr r5 │ │ │ │ + biceq r2, sp, r8, asr #10 │ │ │ │ @ instruction: 0xfffffcd8 │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ - ldrdeq ip, [sp, #104] @ 0x68 │ │ │ │ + biceq r3, sp, ip, asr #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b37e8 <__cxa_atexit@plt+0xa73b4> │ │ │ │ + bne bc740 <__cxa_atexit@plt+0xb030c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b3800 <__cxa_atexit@plt+0xa73cc> │ │ │ │ - ldr r2, [pc, #108] @ b3818 <__cxa_atexit@plt+0xa73e4> │ │ │ │ + bcc bc758 <__cxa_atexit@plt+0xb0324> │ │ │ │ + ldr r2, [pc, #108] @ bc770 <__cxa_atexit@plt+0xb033c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #104] @ b381c <__cxa_atexit@plt+0xa73e8> │ │ │ │ + ldr lr, [pc, #104] @ bc774 <__cxa_atexit@plt+0xb0340> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ b3810 <__cxa_atexit@plt+0xa73dc> │ │ │ │ + ldr r7, [pc, #32] @ bc768 <__cxa_atexit@plt+0xb0334> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #24] @ b3814 <__cxa_atexit@plt+0xa73e0> │ │ │ │ + ldr r0, [pc, #24] @ bc76c <__cxa_atexit@plt+0xb0338> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sl, sp, r4, lsr #28 │ │ │ │ - biceq sl, sp, r8, lsl lr │ │ │ │ + @ instruction: 0x01cd2498 │ │ │ │ + biceq r2, sp, ip, lsl #9 │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0xfffffd34 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b38ac <__cxa_atexit@plt+0xa7478> │ │ │ │ - ldr r7, [pc, #124] @ b38c4 <__cxa_atexit@plt+0xa7490> │ │ │ │ + bcc bc804 <__cxa_atexit@plt+0xb03d0> │ │ │ │ + ldr r7, [pc, #124] @ bc81c <__cxa_atexit@plt+0xb03e8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #120] @ b38c8 <__cxa_atexit@plt+0xa7494> │ │ │ │ + ldr r2, [pc, #120] @ bc820 <__cxa_atexit@plt+0xb03ec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ b38cc <__cxa_atexit@plt+0xa7498> │ │ │ │ + ldr r1, [pc, #116] @ bc824 <__cxa_atexit@plt+0xb03f0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #112] @ b38d0 <__cxa_atexit@plt+0xa749c> │ │ │ │ + ldr lr, [pc, #112] @ bc828 <__cxa_atexit@plt+0xb03f4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #108] @ b38d4 <__cxa_atexit@plt+0xa74a0> │ │ │ │ + ldr sl, [pc, #108] @ bc82c <__cxa_atexit@plt+0xb03f8> │ │ │ │ add sl, pc, sl │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r0, [r5] │ │ │ │ str r9, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str r1, [r7, #36]! @ 0x24 │ │ │ │ str r3, [r3, #44] @ 0x2c │ │ │ │ @@ -171291,47 +180465,47 @@ │ │ │ │ str r3, [r3, #20] │ │ │ │ mov r8, r3 │ │ │ │ str lr, [r8, #24]! │ │ │ │ str sl, [r3, #12]! │ │ │ │ sub r7, r6, #7 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ b38d8 <__cxa_atexit@plt+0xa74a4> │ │ │ │ + ldr r7, [pc, #36] @ bc830 <__cxa_atexit@plt+0xb03fc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff6f0 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ @ instruction: 0xfffffa48 │ │ │ │ @ instruction: 0xfffff94c │ │ │ │ @ instruction: 0xfffff81c │ │ │ │ - ldrdeq ip, [sp, #80] @ 0x50 │ │ │ │ - @ instruction: 0x01cdc59c │ │ │ │ + biceq r3, sp, r4, asr #24 │ │ │ │ + biceq r3, sp, r0, lsl ip │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub lr, r5, #4 │ │ │ │ cmp fp, lr │ │ │ │ - bhi b39a8 <__cxa_atexit@plt+0xa7574> │ │ │ │ - ldr r1, [pc, #240] @ b39f0 <__cxa_atexit@plt+0xa75bc> │ │ │ │ + bhi bc900 <__cxa_atexit@plt+0xb04cc> │ │ │ │ + ldr r1, [pc, #240] @ bc948 <__cxa_atexit@plt+0xb0514> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r1, [lr] │ │ │ │ add r3, r6, #60 @ 0x3c │ │ │ │ cmp r0, r3 │ │ │ │ - bcc b39b8 <__cxa_atexit@plt+0xa7584> │ │ │ │ - ldr r1, [pc, #216] @ b39f4 <__cxa_atexit@plt+0xa75c0> │ │ │ │ + bcc bc910 <__cxa_atexit@plt+0xb04dc> │ │ │ │ + ldr r1, [pc, #216] @ bc94c <__cxa_atexit@plt+0xb0518> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr sl, [pc, #212] @ b39f8 <__cxa_atexit@plt+0xa75c4> │ │ │ │ + ldr sl, [pc, #212] @ bc950 <__cxa_atexit@plt+0xb051c> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r7, [pc, #208] @ b39fc <__cxa_atexit@plt+0xa75c8> │ │ │ │ + ldr r7, [pc, #208] @ bc954 <__cxa_atexit@plt+0xb0520> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr ip, [pc, #204] @ b3a00 <__cxa_atexit@plt+0xa75cc> │ │ │ │ + ldr ip, [pc, #204] @ bc958 <__cxa_atexit@plt+0xb0524> │ │ │ │ add ip, pc, ip │ │ │ │ mov r2, r6 │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r9, [r2, #8] │ │ │ │ mov r1, r2 │ │ │ │ str r7, [r1, #36]! @ 0x24 │ │ │ │ str r2, [r2, #44] @ 0x2c │ │ │ │ @@ -171339,34 +180513,34 @@ │ │ │ │ str r8, [r2, #52] @ 0x34 │ │ │ │ str r1, [r2, #56] @ 0x38 │ │ │ │ str r2, [r2, #32] │ │ │ │ str r2, [r2, #20] │ │ │ │ mov r8, r2 │ │ │ │ str ip, [r8, #24]! │ │ │ │ add r1, r2, #72 @ 0x48 │ │ │ │ - ldr r7, [pc, #144] @ b3a04 <__cxa_atexit@plt+0xa75d0> │ │ │ │ + ldr r7, [pc, #144] @ bc95c <__cxa_atexit@plt+0xb0528> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2, #12]! │ │ │ │ sub r7, r3, #7 │ │ │ │ cmp r0, r1 │ │ │ │ - bcc b39d8 <__cxa_atexit@plt+0xa75a4> │ │ │ │ - ldr r3, [pc, #132] @ b3a10 <__cxa_atexit@plt+0xa75dc> │ │ │ │ + bcc bc930 <__cxa_atexit@plt+0xb04fc> │ │ │ │ + ldr r3, [pc, #132] @ bc968 <__cxa_atexit@plt+0xb0534> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #64 @ 0x40 │ │ │ │ stm lr, {r3, r7, r8} │ │ │ │ str r2, [r6, #76] @ 0x4c │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r1, #11 │ │ │ │ mov r6, r1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #92] @ b3a0c <__cxa_atexit@plt+0xa75d8> │ │ │ │ + ldr r7, [pc, #92] @ bc964 <__cxa_atexit@plt+0xb0530> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ b3a08 <__cxa_atexit@plt+0xa75d4> │ │ │ │ + ldr r7, [pc, #72] @ bc960 <__cxa_atexit@plt+0xb052c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #60 @ 0x3c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r3 │ │ │ │ bx r1 │ │ │ │ @@ -171378,567 +180552,567 @@ │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffff61c │ │ │ │ @ instruction: 0xfffffd6c │ │ │ │ @ instruction: 0xfffff974 │ │ │ │ @ instruction: 0xfffff878 │ │ │ │ @ instruction: 0xfffff710 │ │ │ │ - biceq ip, sp, r4, asr #9 │ │ │ │ - strdeq ip, [sp, #64] @ 0x40 │ │ │ │ - ldrdeq r6, [r3, #124]! @ 0x7c │ │ │ │ + biceq r3, sp, r8, lsr fp │ │ │ │ + biceq r3, sp, r4, ror #22 │ │ │ │ + mvneq sp, r8, lsr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b3a48 <__cxa_atexit@plt+0xa7614> │ │ │ │ - ldr r2, [pc, #28] @ b3a54 <__cxa_atexit@plt+0xa7620> │ │ │ │ + bcc bc9a0 <__cxa_atexit@plt+0xb056c> │ │ │ │ + ldr r2, [pc, #28] @ bc9ac <__cxa_atexit@plt+0xb0578> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq r6, r0, lsr r7 │ │ │ │ - biceq ip, sp, ip, lsr r4 │ │ │ │ + strdeq sp, [r2, #124]! @ 0x7c │ │ │ │ + strheq r3, [sp, #160] @ 0xa0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b b38ec <__cxa_atexit@plt+0xa74b8> │ │ │ │ - biceq fp, sp, r8, ror #2 │ │ │ │ + b bc844 <__cxa_atexit@plt+0xb0410> │ │ │ │ + ldrdeq r2, [sp, #124] @ 0x7c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b3ad4 <__cxa_atexit@plt+0xa76a0> │ │ │ │ - ldr r2, [pc, #72] @ b3ae8 <__cxa_atexit@plt+0xa76b4> │ │ │ │ + bhi bca2c <__cxa_atexit@plt+0xb05f8> │ │ │ │ + ldr r2, [pc, #72] @ bca40 <__cxa_atexit@plt+0xb060c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r5, #-4]! │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst r3, #3 │ │ │ │ - beq b3ac4 <__cxa_atexit@plt+0xa7690> │ │ │ │ + beq bca1c <__cxa_atexit@plt+0xb05e8> │ │ │ │ ldr r9, [r3, #3] │ │ │ │ ldr sl, [r3, #7] │ │ │ │ ldr r7, [r3, #11] │ │ │ │ str r7, [r5] │ │ │ │ - b a574c <__cxa_atexit@plt+0x99318> │ │ │ │ + b ae6a4 <__cxa_atexit@plt+0xa2270> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b3aec <__cxa_atexit@plt+0xa76b8> │ │ │ │ + ldr r7, [pc, #16] @ bca44 <__cxa_atexit@plt+0xb0610> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff1ec4 │ │ │ │ - biceq fp, sp, ip, lsl #2 │ │ │ │ + biceq r2, sp, r0, lsl #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b3b50 <__cxa_atexit@plt+0xa771c> │ │ │ │ - ldr r3, [pc, #80] @ b3b68 <__cxa_atexit@plt+0xa7734> │ │ │ │ + bcc bcaa8 <__cxa_atexit@plt+0xb0674> │ │ │ │ + ldr r3, [pc, #80] @ bcac0 <__cxa_atexit@plt+0xb068c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #76] @ b3b6c <__cxa_atexit@plt+0xa7738> │ │ │ │ + ldr r9, [pc, #76] @ bcac4 <__cxa_atexit@plt+0xb0690> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #72] @ b3b70 <__cxa_atexit@plt+0xa773c> │ │ │ │ + ldr lr, [pc, #72] @ bcac8 <__cxa_atexit@plt+0xb0694> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #23 │ │ │ │ sub r2, r6, #15 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ str r8, [r7, #16] │ │ │ │ str lr, [r7, #20] │ │ │ │ str r2, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b3b74 <__cxa_atexit@plt+0xa7740> │ │ │ │ + ldr r7, [pc, #28] @ bcacc <__cxa_atexit@plt+0xb0698> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ - mvneq r6, r4, ror #11 │ │ │ │ - biceq ip, sp, r0, asr r3 │ │ │ │ - biceq ip, sp, ip, lsl #5 │ │ │ │ + strheq sp, [r2, #96]! @ 0x60 │ │ │ │ + biceq r3, sp, r4, asr #19 │ │ │ │ + biceq r3, sp, r0, lsl #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b3bc4 <__cxa_atexit@plt+0xa7790> │ │ │ │ - ldr r2, [pc, #52] @ b3bcc <__cxa_atexit@plt+0xa7798> │ │ │ │ + bhi bcb1c <__cxa_atexit@plt+0xb06e8> │ │ │ │ + ldr r2, [pc, #52] @ bcb24 <__cxa_atexit@plt+0xb06f0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #48] @ b3bd0 <__cxa_atexit@plt+0xa779c> │ │ │ │ + ldr r8, [pc, #48] @ bcb28 <__cxa_atexit@plt+0xb06f4> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b3bd4 <__cxa_atexit@plt+0xa77a0> │ │ │ │ + ldr r0, [pc, #36] @ bcb2c <__cxa_atexit@plt+0xb06f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0x01cdaa98 │ │ │ │ - mvneq r6, r4, asr #3 │ │ │ │ - biceq ip, sp, ip, lsl r2 │ │ │ │ + biceq r2, sp, ip, lsl #2 │ │ │ │ + mvneq sp, r4, ror #4 │ │ │ │ + @ instruction: 0x01cd3890 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3c1c <__cxa_atexit@plt+0xa77e8> │ │ │ │ - ldr r3, [pc, #76] @ b3c48 <__cxa_atexit@plt+0xa7814> │ │ │ │ + bne bcb74 <__cxa_atexit@plt+0xb0740> │ │ │ │ + ldr r3, [pc, #76] @ bcba0 <__cxa_atexit@plt+0xb076c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b3c4c <__cxa_atexit@plt+0xa7818> │ │ │ │ + ldr r9, [pc, #72] @ bcba4 <__cxa_atexit@plt+0xb0770> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b3c50 <__cxa_atexit@plt+0xa781c> │ │ │ │ + ldr r3, [pc, #60] @ bcba8 <__cxa_atexit@plt+0xb0774> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b3c3c <__cxa_atexit@plt+0xa7808> │ │ │ │ + ldr r3, [pc, #24] @ bcb94 <__cxa_atexit@plt+0xb0760> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b3c40 <__cxa_atexit@plt+0xa780c> │ │ │ │ + ldr r7, [pc, #20] @ bcb98 <__cxa_atexit@plt+0xb0764> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b3c44 <__cxa_atexit@plt+0xa7810> │ │ │ │ + ldr r0, [pc, #12] @ bcb9c <__cxa_atexit@plt+0xb0768> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - biceq sl, sp, r0, lsr #28 │ │ │ │ - biceq sl, sp, r4, lsl lr │ │ │ │ + @ instruction: 0x01cd2494 │ │ │ │ + biceq r2, sp, r8, lsl #9 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq sl, sp, r0, lsr #20 │ │ │ │ - mvneq r6, r0, ror r1 │ │ │ │ + @ instruction: 0x01cd2094 │ │ │ │ + mvneq sp, r0, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3ca8 <__cxa_atexit@plt+0xa7874> │ │ │ │ - ldr r3, [pc, #84] @ b3cc4 <__cxa_atexit@plt+0xa7890> │ │ │ │ + bne bcc00 <__cxa_atexit@plt+0xb07cc> │ │ │ │ + ldr r3, [pc, #84] @ bcc1c <__cxa_atexit@plt+0xb07e8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq b3cbc <__cxa_atexit@plt+0xa7888> │ │ │ │ + beq bcc14 <__cxa_atexit@plt+0xb07e0> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne b3ca8 <__cxa_atexit@plt+0xa7874> │ │ │ │ + bne bcc00 <__cxa_atexit@plt+0xb07cc> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b3cc8 <__cxa_atexit@plt+0xa7894> │ │ │ │ + ldr r7, [pc, #24] @ bcc20 <__cxa_atexit@plt+0xb07ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r6, r8, lsl #2 │ │ │ │ + mvneq sp, r8, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne b3cfc <__cxa_atexit@plt+0xa78c8> │ │ │ │ + bne bcc54 <__cxa_atexit@plt+0xb0820> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b3d10 <__cxa_atexit@plt+0xa78dc> │ │ │ │ + ldr r7, [pc, #12] @ bcc68 <__cxa_atexit@plt+0xb0834> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq r6, [r3, #4]! │ │ │ │ + mvneq sp, r4, asr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3d68 <__cxa_atexit@plt+0xa7934> │ │ │ │ - ldr r3, [pc, #84] @ b3d84 <__cxa_atexit@plt+0xa7950> │ │ │ │ + bne bccc0 <__cxa_atexit@plt+0xb088c> │ │ │ │ + ldr r3, [pc, #84] @ bccdc <__cxa_atexit@plt+0xb08a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq b3d7c <__cxa_atexit@plt+0xa7948> │ │ │ │ + beq bccd4 <__cxa_atexit@plt+0xb08a0> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne b3d68 <__cxa_atexit@plt+0xa7934> │ │ │ │ + bne bccc0 <__cxa_atexit@plt+0xb088c> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b3d88 <__cxa_atexit@plt+0xa7954> │ │ │ │ + ldr r7, [pc, #24] @ bcce0 <__cxa_atexit@plt+0xb08ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r6, r8, asr #32 │ │ │ │ + mvneq sp, r8, ror #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne b3dbc <__cxa_atexit@plt+0xa7988> │ │ │ │ + bne bcd14 <__cxa_atexit@plt+0xb08e0> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b3dd0 <__cxa_atexit@plt+0xa799c> │ │ │ │ + ldr r7, [pc, #12] @ bcd28 <__cxa_atexit@plt+0xb08f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq r5, [r3, #244]! @ 0xf4 │ │ │ │ - strdeq ip, [sp, #12] │ │ │ │ + @ instruction: 0x01e2d094 │ │ │ │ + biceq r3, sp, r0, ror r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b3e20 <__cxa_atexit@plt+0xa79ec> │ │ │ │ - ldr r2, [pc, #52] @ b3e28 <__cxa_atexit@plt+0xa79f4> │ │ │ │ + bhi bcd78 <__cxa_atexit@plt+0xb0944> │ │ │ │ + ldr r2, [pc, #52] @ bcd80 <__cxa_atexit@plt+0xb094c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #48] @ b3e2c <__cxa_atexit@plt+0xa79f8> │ │ │ │ + ldr r8, [pc, #48] @ bcd84 <__cxa_atexit@plt+0xb0950> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b3e30 <__cxa_atexit@plt+0xa79fc> │ │ │ │ + ldr r0, [pc, #36] @ bcd88 <__cxa_atexit@plt+0xb0954> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq sl, sp, r4, ror #16 │ │ │ │ - mvneq r5, r8, ror #30 │ │ │ │ - biceq ip, sp, r8, lsl #1 │ │ │ │ + ldrdeq r1, [sp, #232] @ 0xe8 │ │ │ │ + mvneq sp, r8 │ │ │ │ + strdeq r3, [sp, #108] @ 0x6c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3e78 <__cxa_atexit@plt+0xa7a44> │ │ │ │ - ldr r3, [pc, #76] @ b3ea4 <__cxa_atexit@plt+0xa7a70> │ │ │ │ + bne bcdd0 <__cxa_atexit@plt+0xb099c> │ │ │ │ + ldr r3, [pc, #76] @ bcdfc <__cxa_atexit@plt+0xb09c8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b3ea8 <__cxa_atexit@plt+0xa7a74> │ │ │ │ + ldr r9, [pc, #72] @ bce00 <__cxa_atexit@plt+0xb09cc> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b3eac <__cxa_atexit@plt+0xa7a78> │ │ │ │ + ldr r3, [pc, #60] @ bce04 <__cxa_atexit@plt+0xb09d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b3e98 <__cxa_atexit@plt+0xa7a64> │ │ │ │ + ldr r3, [pc, #24] @ bcdf0 <__cxa_atexit@plt+0xb09bc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b3e9c <__cxa_atexit@plt+0xa7a68> │ │ │ │ + ldr r7, [pc, #20] @ bcdf4 <__cxa_atexit@plt+0xb09c0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b3ea0 <__cxa_atexit@plt+0xa7a6c> │ │ │ │ + ldr r0, [pc, #12] @ bcdf8 <__cxa_atexit@plt+0xb09c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - ldrdeq sl, [sp, #180] @ 0xb4 │ │ │ │ - biceq sl, sp, r8, asr #23 │ │ │ │ + biceq r2, sp, r8, asr #4 │ │ │ │ + biceq r2, sp, ip, lsr r2 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - biceq sl, sp, ip, ror #15 │ │ │ │ - mvneq r5, r4, lsl pc │ │ │ │ - biceq fp, sp, ip, lsl #31 │ │ │ │ + biceq r1, sp, r0, ror #28 │ │ │ │ + strheq ip, [r2, #244]! @ 0xf4 │ │ │ │ + biceq r3, sp, r0, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3ef0 <__cxa_atexit@plt+0xa7abc> │ │ │ │ + bne bce48 <__cxa_atexit@plt+0xb0a14> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b3f14 <__cxa_atexit@plt+0xa7ae0> │ │ │ │ - ldr r7, [pc, #76] @ b3f28 <__cxa_atexit@plt+0xa7af4> │ │ │ │ + bhi bce6c <__cxa_atexit@plt+0xb0a38> │ │ │ │ + ldr r7, [pc, #76] @ bce80 <__cxa_atexit@plt+0xb0a4c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b3f08 <__cxa_atexit@plt+0xa7ad4> │ │ │ │ + beq bce60 <__cxa_atexit@plt+0xb0a2c> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b3f30 <__cxa_atexit@plt+0xa7afc> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bce88 <__cxa_atexit@plt+0xb0a54> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b3f34 <__cxa_atexit@plt+0xa7b00> │ │ │ │ + ldr r0, [pc, #48] @ bce8c <__cxa_atexit@plt+0xb0a58> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b3f2c <__cxa_atexit@plt+0xa7af8> │ │ │ │ + ldr r7, [pc, #16] @ bce84 <__cxa_atexit@plt+0xb0a50> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffebf04 │ │ │ │ - biceq sl, sp, r8, ror #20 │ │ │ │ - biceq fp, sp, ip, asr #30 │ │ │ │ - biceq fp, sp, r0, asr #30 │ │ │ │ - biceq fp, sp, r4, lsl #30 │ │ │ │ + ldrdeq r2, [sp, #12] │ │ │ │ + biceq r3, sp, r0, asr #11 │ │ │ │ + strheq r3, [sp, #84] @ 0x54 │ │ │ │ + biceq r3, sp, r8, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b3f78 <__cxa_atexit@plt+0xa7b44> │ │ │ │ + bne bced0 <__cxa_atexit@plt+0xb0a9c> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b3f9c <__cxa_atexit@plt+0xa7b68> │ │ │ │ - ldr r7, [pc, #76] @ b3fb0 <__cxa_atexit@plt+0xa7b7c> │ │ │ │ + bhi bcef4 <__cxa_atexit@plt+0xb0ac0> │ │ │ │ + ldr r7, [pc, #76] @ bcf08 <__cxa_atexit@plt+0xb0ad4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b3f90 <__cxa_atexit@plt+0xa7b5c> │ │ │ │ + beq bcee8 <__cxa_atexit@plt+0xb0ab4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b3fb8 <__cxa_atexit@plt+0xa7b84> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bcf10 <__cxa_atexit@plt+0xb0adc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b3fbc <__cxa_atexit@plt+0xa7b88> │ │ │ │ + ldr r0, [pc, #48] @ bcf14 <__cxa_atexit@plt+0xb0ae0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b3fb4 <__cxa_atexit@plt+0xa7b80> │ │ │ │ + ldr r7, [pc, #16] @ bcf0c <__cxa_atexit@plt+0xb0ad8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffebe7c │ │ │ │ - biceq sl, sp, r0, ror #19 │ │ │ │ - biceq fp, sp, r4, asr #29 │ │ │ │ - strheq fp, [sp, #232] @ 0xe8 │ │ │ │ - biceq fp, sp, ip, lsr #30 │ │ │ │ + biceq r2, sp, r4, asr r0 │ │ │ │ + biceq r3, sp, r8, lsr r5 │ │ │ │ + biceq r3, sp, ip, lsr #10 │ │ │ │ + biceq r3, sp, r0, lsr #11 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b404c <__cxa_atexit@plt+0xa7c18> │ │ │ │ - ldr r3, [pc, #120] @ b405c <__cxa_atexit@plt+0xa7c28> │ │ │ │ + bhi bcfa4 <__cxa_atexit@plt+0xb0b70> │ │ │ │ + ldr r3, [pc, #120] @ bcfb4 <__cxa_atexit@plt+0xb0b80> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq b4028 <__cxa_atexit@plt+0xa7bf4> │ │ │ │ + beq bcf80 <__cxa_atexit@plt+0xb0b4c> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b4038 <__cxa_atexit@plt+0xa7c04> │ │ │ │ - ldr r7, [pc, #92] @ b4060 <__cxa_atexit@plt+0xa7c2c> │ │ │ │ + bne bcf90 <__cxa_atexit@plt+0xb0b5c> │ │ │ │ + ldr r7, [pc, #92] @ bcfb8 <__cxa_atexit@plt+0xb0b84> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #88] @ b4064 <__cxa_atexit@plt+0xa7c30> │ │ │ │ + ldr r9, [pc, #88] @ bcfbc <__cxa_atexit@plt+0xb0b88> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r2, r3} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b406c <__cxa_atexit@plt+0xa7c38> │ │ │ │ + ldr r7, [pc, #44] @ bcfc4 <__cxa_atexit@plt+0xb0b90> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b4068 <__cxa_atexit@plt+0xa7c34> │ │ │ │ + ldr r7, [pc, #20] @ bcfc0 <__cxa_atexit@plt+0xb0b8c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - biceq sl, sp, r4, asr r6 │ │ │ │ - strheq fp, [sp, #228] @ 0xe4 │ │ │ │ - biceq fp, sp, r8, ror lr │ │ │ │ - biceq fp, sp, r0, lsl #29 │ │ │ │ + biceq r1, sp, r8, asr #25 │ │ │ │ + biceq r3, sp, r8, lsr #10 │ │ │ │ + biceq r3, sp, ip, ror #9 │ │ │ │ + strdeq r3, [sp, #68] @ 0x44 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b40ac <__cxa_atexit@plt+0xa7c78> │ │ │ │ - ldr r3, [pc, #52] @ b40c4 <__cxa_atexit@plt+0xa7c90> │ │ │ │ + bne bd004 <__cxa_atexit@plt+0xb0bd0> │ │ │ │ + ldr r3, [pc, #52] @ bd01c <__cxa_atexit@plt+0xb0be8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r9, [pc, #40] @ b40c8 <__cxa_atexit@plt+0xa7c94> │ │ │ │ + ldr r9, [pc, #40] @ bd020 <__cxa_atexit@plt+0xb0bec> │ │ │ │ add r9, pc, r9 │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b40c0 <__cxa_atexit@plt+0xa7c8c> │ │ │ │ + ldr r7, [pc, #12] @ bd018 <__cxa_atexit@plt+0xb0be4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq fp, sp, r4, lsl #28 │ │ │ │ + biceq r3, sp, r8, ror r4 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sl, sp, r0, asr #11 │ │ │ │ - biceq fp, sp, r4, lsr #28 │ │ │ │ + biceq r1, sp, r4, lsr ip │ │ │ │ + @ instruction: 0x01cd3498 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b4130 <__cxa_atexit@plt+0xa7cfc> │ │ │ │ + bne bd088 <__cxa_atexit@plt+0xb0c54> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b4148 <__cxa_atexit@plt+0xa7d14> │ │ │ │ - ldr r7, [pc, #96] @ b4160 <__cxa_atexit@plt+0xa7d2c> │ │ │ │ + bcc bd0a0 <__cxa_atexit@plt+0xb0c6c> │ │ │ │ + ldr r7, [pc, #96] @ bd0b8 <__cxa_atexit@plt+0xb0c84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #84] @ b4164 <__cxa_atexit@plt+0xa7d30> │ │ │ │ + ldr r7, [pc, #84] @ bd0bc <__cxa_atexit@plt+0xb0c88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b4158 <__cxa_atexit@plt+0xa7d24> │ │ │ │ + ldr r3, [pc, #32] @ bd0b0 <__cxa_atexit@plt+0xb0c7c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #28] @ b415c <__cxa_atexit@plt+0xa7d28> │ │ │ │ + ldr r9, [pc, #28] @ bd0b4 <__cxa_atexit@plt+0xb0c80> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - strdeq sl, [sp, #72] @ 0x48 │ │ │ │ + biceq r1, sp, ip, ror #22 │ │ │ │ @ instruction: 0xfffffcdc │ │ │ │ - @ instruction: 0x01e35d90 │ │ │ │ - biceq fp, sp, r8, ror sp │ │ │ │ + mvneq ip, r0, lsr lr │ │ │ │ + biceq r3, sp, ip, ror #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b41cc <__cxa_atexit@plt+0xa7d98> │ │ │ │ + bne bd124 <__cxa_atexit@plt+0xb0cf0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b41e0 <__cxa_atexit@plt+0xa7dac> │ │ │ │ - ldr r7, [pc, #92] @ b41f4 <__cxa_atexit@plt+0xa7dc0> │ │ │ │ + bcc bd138 <__cxa_atexit@plt+0xb0d04> │ │ │ │ + ldr r7, [pc, #92] @ bd14c <__cxa_atexit@plt+0xb0d18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #72] @ b41f8 <__cxa_atexit@plt+0xa7dc4> │ │ │ │ + ldr r1, [pc, #72] @ bd150 <__cxa_atexit@plt+0xb0d1c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b41f0 <__cxa_atexit@plt+0xa7dbc> │ │ │ │ + ldr r7, [pc, #28] @ bd148 <__cxa_atexit@plt+0xb0d14> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq fp, sp, r4, ror #25 │ │ │ │ + biceq r3, sp, r8, asr r3 │ │ │ │ @ instruction: 0xfffff9e8 │ │ │ │ - mvneq r5, r0, ror ip │ │ │ │ + mvneq ip, r0, lsl sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b4248 <__cxa_atexit@plt+0xa7e14> │ │ │ │ - ldr r2, [pc, #80] @ b4268 <__cxa_atexit@plt+0xa7e34> │ │ │ │ + bhi bd1a0 <__cxa_atexit@plt+0xb0d6c> │ │ │ │ + ldr r2, [pc, #80] @ bd1c0 <__cxa_atexit@plt+0xb0d8c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b4250 <__cxa_atexit@plt+0xa7e1c> │ │ │ │ - ldr r3, [pc, #60] @ b4270 <__cxa_atexit@plt+0xa7e3c> │ │ │ │ + bhi bd1a8 <__cxa_atexit@plt+0xb0d74> │ │ │ │ + ldr r3, [pc, #60] @ bd1c8 <__cxa_atexit@plt+0xb0d94> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ b4274 <__cxa_atexit@plt+0xa7e40> │ │ │ │ + ldr r2, [pc, #56] @ bd1cc <__cxa_atexit@plt+0xb0d98> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b426c <__cxa_atexit@plt+0xa7e38> │ │ │ │ + ldr r7, [pc, #20] @ bd1c4 <__cxa_atexit@plt+0xb0d90> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, asr fp │ │ │ │ - biceq sl, sp, ip, lsr #7 │ │ │ │ + strdeq ip, [r2, #188]! @ 0xbc │ │ │ │ + biceq r1, sp, r0, lsr #20 │ │ │ │ @ instruction: 0xfffeb8f8 │ │ │ │ - @ instruction: 0x01cda394 │ │ │ │ + biceq r1, sp, r8, lsl #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b42d0 <__cxa_atexit@plt+0xa7e9c> │ │ │ │ + bhi bd228 <__cxa_atexit@plt+0xb0df4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b42dc <__cxa_atexit@plt+0xa7ea8> │ │ │ │ - ldr r1, [pc, #68] @ b42ec <__cxa_atexit@plt+0xa7eb8> │ │ │ │ + bcc bd234 <__cxa_atexit@plt+0xb0e00> │ │ │ │ + ldr r1, [pc, #68] @ bd244 <__cxa_atexit@plt+0xb0e10> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ b42f0 <__cxa_atexit@plt+0xa7ebc> │ │ │ │ + ldr r2, [pc, #64] @ bd248 <__cxa_atexit@plt+0xb0e14> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -171948,175 +181122,175 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - mvneq r5, r4, asr #21 │ │ │ │ - biceq fp, sp, r0, lsl ip │ │ │ │ + mvneq ip, r4, ror #22 │ │ │ │ + biceq r3, sp, r4, lsl #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b439c <__cxa_atexit@plt+0xa7f68> │ │ │ │ - ldr r2, [pc, #160] @ b43b8 <__cxa_atexit@plt+0xa7f84> │ │ │ │ + bhi bd2f4 <__cxa_atexit@plt+0xb0ec0> │ │ │ │ + ldr r2, [pc, #160] @ bd310 <__cxa_atexit@plt+0xb0edc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b437c <__cxa_atexit@plt+0xa7f48> │ │ │ │ + beq bd2d4 <__cxa_atexit@plt+0xb0ea0> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b4388 <__cxa_atexit@plt+0xa7f54> │ │ │ │ + bne bd2e0 <__cxa_atexit@plt+0xb0eac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc b43a4 <__cxa_atexit@plt+0xa7f70> │ │ │ │ - ldr r3, [pc, #112] @ b43c4 <__cxa_atexit@plt+0xa7f90> │ │ │ │ + bcc bd2fc <__cxa_atexit@plt+0xb0ec8> │ │ │ │ + ldr r3, [pc, #112] @ bd31c <__cxa_atexit@plt+0xb0ee8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #108] @ b43c8 <__cxa_atexit@plt+0xa7f94> │ │ │ │ + ldr r1, [pc, #108] @ bd320 <__cxa_atexit@plt+0xb0eec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #-4]! │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ sub r8, r2, #1 │ │ │ │ mov r6, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b43bc <__cxa_atexit@plt+0xa7f88> │ │ │ │ + ldr r7, [pc, #44] @ bd314 <__cxa_atexit@plt+0xb0ee0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ b43c0 <__cxa_atexit@plt+0xa7f8c> │ │ │ │ + ldr r0, [pc, #40] @ bd318 <__cxa_atexit@plt+0xb0ee4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq sl, sp, r4, lsl #5 │ │ │ │ - biceq sl, sp, ip, ror r2 │ │ │ │ + strdeq r1, [sp, #136] @ 0x88 │ │ │ │ + strdeq r1, [sp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ - @ instruction: 0x01e35d98 │ │ │ │ - biceq fp, sp, ip, lsr fp │ │ │ │ + mvneq ip, r4, ror #28 │ │ │ │ + strheq r3, [sp, #16] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b442c <__cxa_atexit@plt+0xa7ff8> │ │ │ │ + bne bd384 <__cxa_atexit@plt+0xb0f50> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b4444 <__cxa_atexit@plt+0xa8010> │ │ │ │ - ldr r2, [pc, #88] @ b445c <__cxa_atexit@plt+0xa8028> │ │ │ │ + bcc bd39c <__cxa_atexit@plt+0xb0f68> │ │ │ │ + ldr r2, [pc, #88] @ bd3b4 <__cxa_atexit@plt+0xb0f80> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ b4460 <__cxa_atexit@plt+0xa802c> │ │ │ │ + ldr r1, [pc, #84] @ bd3b8 <__cxa_atexit@plt+0xb0f84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ sub r8, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ b4454 <__cxa_atexit@plt+0xa8020> │ │ │ │ + ldr r7, [pc, #32] @ bd3ac <__cxa_atexit@plt+0xb0f78> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ b4458 <__cxa_atexit@plt+0xa8024> │ │ │ │ + ldr r0, [pc, #24] @ bd3b0 <__cxa_atexit@plt+0xb0f7c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sl, sp, r0, ror #3 │ │ │ │ - ldrdeq sl, [sp, #20] │ │ │ │ + biceq r1, sp, r4, asr r8 │ │ │ │ + biceq r1, sp, r8, asr #16 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq r5, r8, ror #25 │ │ │ │ - @ instruction: 0x01cdba9c │ │ │ │ + strheq ip, [r2, #212]! @ 0xd4 │ │ │ │ + biceq r3, sp, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r2, r5, #4 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b44e4 <__cxa_atexit@plt+0xa80b0> │ │ │ │ - ldr r1, [pc, #120] @ b4500 <__cxa_atexit@plt+0xa80cc> │ │ │ │ + bhi bd43c <__cxa_atexit@plt+0xb1008> │ │ │ │ + ldr r1, [pc, #120] @ bd458 <__cxa_atexit@plt+0xb1024> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq b44c4 <__cxa_atexit@plt+0xa8090> │ │ │ │ + beq bd41c <__cxa_atexit@plt+0xb0fe8> │ │ │ │ cmp r1, #1 │ │ │ │ - bne b44cc <__cxa_atexit@plt+0xa8098> │ │ │ │ - ldr r2, [pc, #96] @ b4504 <__cxa_atexit@plt+0xa80d0> │ │ │ │ + bne bd424 <__cxa_atexit@plt+0xb0ff0> │ │ │ │ + ldr r2, [pc, #96] @ bd45c <__cxa_atexit@plt+0xb1028> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #84] @ b4508 <__cxa_atexit@plt+0xa80d4> │ │ │ │ + ldr r9, [pc, #84] @ bd460 <__cxa_atexit@plt+0xb102c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ b4510 <__cxa_atexit@plt+0xa80dc> │ │ │ │ + ldr r7, [pc, #60] @ bd468 <__cxa_atexit@plt+0xb1034> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b450c <__cxa_atexit@plt+0xa80d8> │ │ │ │ + ldr r3, [pc, #32] @ bd464 <__cxa_atexit@plt+0xb1030> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ @ instruction: 0xfffffc30 │ │ │ │ - biceq sl, sp, ip, lsr #3 │ │ │ │ - biceq fp, sp, ip, lsl sl │ │ │ │ - biceq fp, sp, r4, ror #19 │ │ │ │ - strdeq fp, [sp, #144] @ 0x90 │ │ │ │ + biceq r1, sp, r0, lsr #16 │ │ │ │ + @ instruction: 0x01cd3090 │ │ │ │ + biceq r3, sp, r8, asr r0 │ │ │ │ + biceq r3, sp, r4, rrx │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b45c8 <__cxa_atexit@plt+0xa8194> │ │ │ │ - ldr r3, [pc, #184] @ b45f0 <__cxa_atexit@plt+0xa81bc> │ │ │ │ + bhi bd520 <__cxa_atexit@plt+0xb10ec> │ │ │ │ + ldr r3, [pc, #184] @ bd548 <__cxa_atexit@plt+0xb1114> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq b45a4 <__cxa_atexit@plt+0xa8170> │ │ │ │ + beq bd4fc <__cxa_atexit@plt+0xb10c8> │ │ │ │ bic r3, r8, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b45b4 <__cxa_atexit@plt+0xa8180> │ │ │ │ + bne bd50c <__cxa_atexit@plt+0xb10d8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b45d8 <__cxa_atexit@plt+0xa81a4> │ │ │ │ - ldr r7, [pc, #144] @ b4600 <__cxa_atexit@plt+0xa81cc> │ │ │ │ + bcc bd530 <__cxa_atexit@plt+0xb10fc> │ │ │ │ + ldr r7, [pc, #144] @ bd558 <__cxa_atexit@plt+0xb1124> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #140] @ b4604 <__cxa_atexit@plt+0xa81d0> │ │ │ │ + ldr lr, [pc, #140] @ bd55c <__cxa_atexit@plt+0xb1128> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r2, [r8, #1] │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ @@ -172125,361 +181299,361 @@ │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ b45f8 <__cxa_atexit@plt+0xa81c4> │ │ │ │ + ldr r7, [pc, #60] @ bd550 <__cxa_atexit@plt+0xb111c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #56] @ b45fc <__cxa_atexit@plt+0xa81c8> │ │ │ │ + ldr r0, [pc, #56] @ bd554 <__cxa_atexit@plt+0xb1120> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ b45f4 <__cxa_atexit@plt+0xa81c0> │ │ │ │ + ldr r7, [pc, #36] @ bd54c <__cxa_atexit@plt+0xb1118> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - biceq fp, sp, r0, asr r9 │ │ │ │ - biceq sl, sp, r8, asr r0 │ │ │ │ - biceq sl, sp, r0, asr r0 │ │ │ │ + biceq r2, sp, r4, asr #31 │ │ │ │ + biceq r1, sp, ip, asr #13 │ │ │ │ + biceq r1, sp, r4, asr #13 │ │ │ │ @ instruction: 0xfffffd0c │ │ │ │ @ instruction: 0xfffffd88 │ │ │ │ - biceq fp, sp, r0, lsl #18 │ │ │ │ + biceq r2, sp, r4, ror pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b4674 <__cxa_atexit@plt+0xa8240> │ │ │ │ + bne bd5cc <__cxa_atexit@plt+0xb1198> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b468c <__cxa_atexit@plt+0xa8258> │ │ │ │ - ldr r2, [pc, #100] @ b46a4 <__cxa_atexit@plt+0xa8270> │ │ │ │ + bcc bd5e4 <__cxa_atexit@plt+0xb11b0> │ │ │ │ + ldr r2, [pc, #100] @ bd5fc <__cxa_atexit@plt+0xb11c8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #96] @ b46a8 <__cxa_atexit@plt+0xa8274> │ │ │ │ + ldr r1, [pc, #96] @ bd600 <__cxa_atexit@plt+0xb11cc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ b469c <__cxa_atexit@plt+0xa8268> │ │ │ │ + ldr r7, [pc, #32] @ bd5f4 <__cxa_atexit@plt+0xb11c0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ b46a0 <__cxa_atexit@plt+0xa826c> │ │ │ │ + ldr r0, [pc, #24] @ bd5f8 <__cxa_atexit@plt+0xb11c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strexbeq r9, r8, [sp] │ │ │ │ - biceq r9, sp, ip, lsl #31 │ │ │ │ + biceq r1, sp, ip, lsl #12 │ │ │ │ + biceq r1, sp, r0, lsl #12 │ │ │ │ @ instruction: 0xfffffc3c │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ - biceq sl, sp, r4, lsl #1 │ │ │ │ + strdeq r1, [sp, #104] @ 0x68 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b473c <__cxa_atexit@plt+0xa8308> │ │ │ │ - ldr r1, [pc, #120] @ b4748 <__cxa_atexit@plt+0xa8314> │ │ │ │ + bhi bd694 <__cxa_atexit@plt+0xb1260> │ │ │ │ + ldr r1, [pc, #120] @ bd6a0 <__cxa_atexit@plt+0xb126c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b474c <__cxa_atexit@plt+0xa8318> │ │ │ │ + ldr r1, [pc, #104] @ bd6a4 <__cxa_atexit@plt+0xb1270> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b471c <__cxa_atexit@plt+0xa82e8> │ │ │ │ + beq bd674 <__cxa_atexit@plt+0xb1240> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b4728 <__cxa_atexit@plt+0xa82f4> │ │ │ │ - ldr r3, [pc, #80] @ b4750 <__cxa_atexit@plt+0xa831c> │ │ │ │ + bne bd680 <__cxa_atexit@plt+0xb124c> │ │ │ │ + ldr r3, [pc, #80] @ bd6a8 <__cxa_atexit@plt+0xb1274> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b4754 <__cxa_atexit@plt+0xa8320> │ │ │ │ + ldr r8, [pc, #76] @ bd6ac <__cxa_atexit@plt+0xb1278> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b4758 <__cxa_atexit@plt+0xa8324> │ │ │ │ + ldr r7, [pc, #40] @ bd6b0 <__cxa_atexit@plt+0xb127c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - @ instruction: 0x01e35690 │ │ │ │ + mvneq ip, r0, lsr r7 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq sl, sp, r0, lsr r0 │ │ │ │ - mvneq r5, r8, lsr r6 │ │ │ │ - ldrdeq r9, [sp, #244] @ 0xf4 │ │ │ │ + biceq r1, sp, r4, lsr #13 │ │ │ │ + ldrdeq ip, [r2, #104]! @ 0x68 │ │ │ │ + biceq r1, sp, r8, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b4798 <__cxa_atexit@plt+0xa8364> │ │ │ │ - ldr r3, [pc, #52] @ b47b0 <__cxa_atexit@plt+0xa837c> │ │ │ │ + bne bd6f0 <__cxa_atexit@plt+0xb12bc> │ │ │ │ + ldr r3, [pc, #52] @ bd708 <__cxa_atexit@plt+0xb12d4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b47b4 <__cxa_atexit@plt+0xa8380> │ │ │ │ + ldr r8, [pc, #40] @ bd70c <__cxa_atexit@plt+0xb12d8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b47ac <__cxa_atexit@plt+0xa8378> │ │ │ │ + ldr r7, [pc, #12] @ bd704 <__cxa_atexit@plt+0xb12d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r8, asr #11 │ │ │ │ + mvneq ip, r8, ror #12 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r9, sp, ip, lsr #31 │ │ │ │ + biceq r1, sp, r0, lsr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b47e0 <__cxa_atexit@plt+0xa83ac> │ │ │ │ + bne bd738 <__cxa_atexit@plt+0xb1304> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b47f4 <__cxa_atexit@plt+0xa83c0> │ │ │ │ + ldr r7, [pc, #12] @ bd74c <__cxa_atexit@plt+0xb1318> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsl #11 │ │ │ │ - biceq fp, sp, r4, ror r6 │ │ │ │ + mvneq ip, r0, lsr #12 │ │ │ │ + biceq r2, sp, r8, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b484c <__cxa_atexit@plt+0xa8418> │ │ │ │ - ldr r2, [pc, #60] @ b4854 <__cxa_atexit@plt+0xa8420> │ │ │ │ + bhi bd7a4 <__cxa_atexit@plt+0xb1370> │ │ │ │ + ldr r2, [pc, #60] @ bd7ac <__cxa_atexit@plt+0xb1378> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b4858 <__cxa_atexit@plt+0xa8424> │ │ │ │ + ldr r9, [pc, #56] @ bd7b0 <__cxa_atexit@plt+0xb137c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b485c <__cxa_atexit@plt+0xa8428> │ │ │ │ + ldr r1, [pc, #48] @ bd7b4 <__cxa_atexit@plt+0xb1380> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b4860 <__cxa_atexit@plt+0xa842c> │ │ │ │ + ldr r5, [pc, #32] @ bd7b8 <__cxa_atexit@plt+0xb1384> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - strdeq r9, [sp, #224] @ 0xe0 │ │ │ │ - mvneq r5, r8, asr #10 │ │ │ │ - mvneq r5, r4, asr #10 │ │ │ │ - biceq r9, sp, r8, lsl #26 │ │ │ │ + biceq r1, sp, r4, ror #10 │ │ │ │ + mvneq ip, r8, ror #11 │ │ │ │ + mvneq ip, r4, ror #11 │ │ │ │ + biceq r1, sp, ip, ror r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b48b0 <__cxa_atexit@plt+0xa847c> │ │ │ │ - ldr r3, [pc, #72] @ b48cc <__cxa_atexit@plt+0xa8498> │ │ │ │ + bne bd808 <__cxa_atexit@plt+0xb13d4> │ │ │ │ + ldr r3, [pc, #72] @ bd824 <__cxa_atexit@plt+0xb13f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b48c4 <__cxa_atexit@plt+0xa8490> │ │ │ │ + beq bd81c <__cxa_atexit@plt+0xb13e8> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b48b0 <__cxa_atexit@plt+0xa847c> │ │ │ │ - ldr r9, [pc, #48] @ b48d4 <__cxa_atexit@plt+0xa84a0> │ │ │ │ + bne bd808 <__cxa_atexit@plt+0xb13d4> │ │ │ │ + ldr r9, [pc, #48] @ bd82c <__cxa_atexit@plt+0xb13f8> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #24] @ b48d0 <__cxa_atexit@plt+0xa849c> │ │ │ │ + ldr r7, [pc, #24] @ bd828 <__cxa_atexit@plt+0xb13f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r5, r0, ror #10 │ │ │ │ - ldrdeq r9, [sp, #192] @ 0xc0 │ │ │ │ - @ instruction: 0x01cd9c94 │ │ │ │ + mvneq ip, r0, lsl #12 │ │ │ │ + biceq r1, sp, r4, asr #6 │ │ │ │ + biceq r1, sp, r8, lsl #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b4904 <__cxa_atexit@plt+0xa84d0> │ │ │ │ - ldr r9, [pc, #36] @ b491c <__cxa_atexit@plt+0xa84e8> │ │ │ │ + bne bd85c <__cxa_atexit@plt+0xb1428> │ │ │ │ + ldr r9, [pc, #36] @ bd874 <__cxa_atexit@plt+0xb1440> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b4918 <__cxa_atexit@plt+0xa84e4> │ │ │ │ + ldr r7, [pc, #12] @ bd870 <__cxa_atexit@plt+0xb143c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #10 │ │ │ │ - biceq r9, sp, ip, ror ip │ │ │ │ - biceq fp, sp, ip, lsr r5 │ │ │ │ + mvneq ip, ip, lsr #11 │ │ │ │ + strdeq r1, [sp, #32] │ │ │ │ + strheq r2, [sp, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b4974 <__cxa_atexit@plt+0xa8540> │ │ │ │ - ldr r2, [pc, #60] @ b497c <__cxa_atexit@plt+0xa8548> │ │ │ │ + bhi bd8cc <__cxa_atexit@plt+0xb1498> │ │ │ │ + ldr r2, [pc, #60] @ bd8d4 <__cxa_atexit@plt+0xb14a0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b4980 <__cxa_atexit@plt+0xa854c> │ │ │ │ + ldr r9, [pc, #56] @ bd8d8 <__cxa_atexit@plt+0xb14a4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b4984 <__cxa_atexit@plt+0xa8550> │ │ │ │ + ldr r1, [pc, #48] @ bd8dc <__cxa_atexit@plt+0xb14a8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b4988 <__cxa_atexit@plt+0xa8554> │ │ │ │ + ldr r5, [pc, #32] @ bd8e0 <__cxa_atexit@plt+0xb14ac> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrdeq r9, [sp, #220] @ 0xdc │ │ │ │ - mvneq r5, r0, lsr #8 │ │ │ │ - mvneq r5, ip, lsl r4 │ │ │ │ - strheq fp, [sp, #64] @ 0x40 │ │ │ │ + biceq r1, sp, r0, asr r4 │ │ │ │ + mvneq ip, r0, asr #9 │ │ │ │ + strheq ip, [r2, #76]! @ 0x4c │ │ │ │ + biceq r2, sp, r4, lsr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b49cc <__cxa_atexit@plt+0xa8598> │ │ │ │ + bne bd924 <__cxa_atexit@plt+0xb14f0> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b49f0 <__cxa_atexit@plt+0xa85bc> │ │ │ │ - ldr r7, [pc, #76] @ b4a04 <__cxa_atexit@plt+0xa85d0> │ │ │ │ + bhi bd948 <__cxa_atexit@plt+0xb1514> │ │ │ │ + ldr r7, [pc, #76] @ bd95c <__cxa_atexit@plt+0xb1528> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b49e4 <__cxa_atexit@plt+0xa85b0> │ │ │ │ + beq bd93c <__cxa_atexit@plt+0xb1508> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b4a0c <__cxa_atexit@plt+0xa85d8> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bd964 <__cxa_atexit@plt+0xb1530> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b4a10 <__cxa_atexit@plt+0xa85dc> │ │ │ │ + ldr r0, [pc, #48] @ bd968 <__cxa_atexit@plt+0xb1534> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b4a08 <__cxa_atexit@plt+0xa85d4> │ │ │ │ + ldr r7, [pc, #16] @ bd960 <__cxa_atexit@plt+0xb152c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffeb428 │ │ │ │ - biceq r9, sp, ip, lsl #31 │ │ │ │ - biceq fp, sp, r0, ror r4 │ │ │ │ - biceq fp, sp, r4, ror #8 │ │ │ │ - biceq r9, sp, r0, ror #25 │ │ │ │ + biceq r1, sp, r0, lsl #12 │ │ │ │ + biceq r2, sp, r4, ror #21 │ │ │ │ + ldrdeq r2, [sp, #168] @ 0xa8 │ │ │ │ + biceq r1, sp, r4, asr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b4a68 <__cxa_atexit@plt+0xa8634> │ │ │ │ - ldr r2, [pc, #60] @ b4a70 <__cxa_atexit@plt+0xa863c> │ │ │ │ + bhi bd9c0 <__cxa_atexit@plt+0xb158c> │ │ │ │ + ldr r2, [pc, #60] @ bd9c8 <__cxa_atexit@plt+0xb1594> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b4a74 <__cxa_atexit@plt+0xa8640> │ │ │ │ + ldr r9, [pc, #56] @ bd9cc <__cxa_atexit@plt+0xb1598> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b4a78 <__cxa_atexit@plt+0xa8644> │ │ │ │ + ldr r1, [pc, #48] @ bd9d0 <__cxa_atexit@plt+0xb159c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b4a7c <__cxa_atexit@plt+0xa8648> │ │ │ │ + ldr r5, [pc, #32] @ bd9d4 <__cxa_atexit@plt+0xb15a0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r9, sp, r0, asr #25 │ │ │ │ - mvneq r5, ip, lsr #6 │ │ │ │ - mvneq r5, r8, lsr #6 │ │ │ │ + biceq r1, sp, r4, lsr r3 │ │ │ │ + mvneq ip, ip, asr #7 │ │ │ │ + mvneq ip, r8, asr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b4aa8 <__cxa_atexit@plt+0xa8674> │ │ │ │ + bne bda00 <__cxa_atexit@plt+0xb15cc> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b4abc <__cxa_atexit@plt+0xa8688> │ │ │ │ + ldr r7, [pc, #12] @ bda14 <__cxa_atexit@plt+0xb15e0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq sl, sp, ip, lsr #29 │ │ │ │ - biceq fp, sp, r4, asr r4 │ │ │ │ + biceq r2, sp, r0, lsr #10 │ │ │ │ + biceq r2, sp, r8, asr #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b b4524 <__cxa_atexit@plt+0xa80f0> │ │ │ │ + b bd47c <__cxa_atexit@plt+0xb1048> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b4b60 <__cxa_atexit@plt+0xa872c> │ │ │ │ - ldr r7, [pc, #116] @ b4b78 <__cxa_atexit@plt+0xa8744> │ │ │ │ + bcc bdab8 <__cxa_atexit@plt+0xb1684> │ │ │ │ + ldr r7, [pc, #116] @ bdad0 <__cxa_atexit@plt+0xb169c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #112] @ b4b7c <__cxa_atexit@plt+0xa8748> │ │ │ │ + ldr r3, [pc, #112] @ bdad4 <__cxa_atexit@plt+0xb16a0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #108] @ b4b80 <__cxa_atexit@plt+0xa874c> │ │ │ │ + ldr r2, [pc, #108] @ bdad8 <__cxa_atexit@plt+0xb16a4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #104] @ b4b84 <__cxa_atexit@plt+0xa8750> │ │ │ │ + ldr r1, [pc, #104] @ bdadc <__cxa_atexit@plt+0xb16a8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #100] @ b4b88 <__cxa_atexit@plt+0xa8754> │ │ │ │ + ldr lr, [pc, #100] @ bdae0 <__cxa_atexit@plt+0xb16ac> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r7, r9 │ │ │ │ str r2, [r7, #36]! @ 0x24 │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ @@ -172488,146 +181662,146 @@ │ │ │ │ str r9, [r9, #32] │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r8, r9 │ │ │ │ str r1, [r8, #24]! │ │ │ │ str lr, [r9, #12]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ b4b8c <__cxa_atexit@plt+0xa8758> │ │ │ │ + ldr r7, [pc, #36] @ bdae4 <__cxa_atexit@plt+0xb16b0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbb0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ @ instruction: 0xfffffcdc │ │ │ │ - biceq fp, sp, r0, asr #7 │ │ │ │ - @ instruction: 0x01cda090 │ │ │ │ + biceq r2, sp, r4, lsr sl │ │ │ │ + biceq r1, sp, r4, lsl #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b4bd0 <__cxa_atexit@plt+0xa879c> │ │ │ │ - ldr r2, [pc, #40] @ b4bd8 <__cxa_atexit@plt+0xa87a4> │ │ │ │ + bhi bdb28 <__cxa_atexit@plt+0xb16f4> │ │ │ │ + ldr r2, [pc, #40] @ bdb30 <__cxa_atexit@plt+0xb16fc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r8, [pc, #28] @ b4bdc <__cxa_atexit@plt+0xa87a8> │ │ │ │ + ldr r8, [pc, #28] @ bdb34 <__cxa_atexit@plt+0xb1700> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r9, sp, r8, asr #21 │ │ │ │ - biceq sl, sp, r0, lsr r0 │ │ │ │ + biceq r1, sp, ip, lsr r1 │ │ │ │ + biceq r1, sp, r4, lsr #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b4c24 <__cxa_atexit@plt+0xa87f0> │ │ │ │ - ldr r3, [pc, #76] @ b4c50 <__cxa_atexit@plt+0xa881c> │ │ │ │ + bne bdb7c <__cxa_atexit@plt+0xb1748> │ │ │ │ + ldr r3, [pc, #76] @ bdba8 <__cxa_atexit@plt+0xb1774> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b4c54 <__cxa_atexit@plt+0xa8820> │ │ │ │ + ldr r9, [pc, #72] @ bdbac <__cxa_atexit@plt+0xb1778> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b4c58 <__cxa_atexit@plt+0xa8824> │ │ │ │ + ldr r3, [pc, #60] @ bdbb0 <__cxa_atexit@plt+0xb177c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b4c44 <__cxa_atexit@plt+0xa8810> │ │ │ │ + ldr r3, [pc, #24] @ bdb9c <__cxa_atexit@plt+0xb1768> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b4c48 <__cxa_atexit@plt+0xa8814> │ │ │ │ + ldr r7, [pc, #20] @ bdba0 <__cxa_atexit@plt+0xb176c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b4c4c <__cxa_atexit@plt+0xa8818> │ │ │ │ + ldr r0, [pc, #12] @ bdba4 <__cxa_atexit@plt+0xb1770> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - biceq r9, sp, r8, asr sp │ │ │ │ - biceq r9, sp, ip, asr #26 │ │ │ │ + biceq r1, sp, ip, asr #7 │ │ │ │ + biceq r1, sp, r0, asr #7 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r9, sp, r8, ror #20 │ │ │ │ - mvneq r5, r8, ror #2 │ │ │ │ + ldrdeq r1, [sp, #12] │ │ │ │ + mvneq ip, r8, lsl #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b4c84 <__cxa_atexit@plt+0xa8850> │ │ │ │ + bne bdbdc <__cxa_atexit@plt+0xb17a8> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b4c98 <__cxa_atexit@plt+0xa8864> │ │ │ │ + ldr r7, [pc, #12] @ bdbf0 <__cxa_atexit@plt+0xb17bc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [sp, #192] @ 0xc0 │ │ │ │ + biceq r2, sp, r4, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b4cc4 <__cxa_atexit@plt+0xa8890> │ │ │ │ + bne bdc1c <__cxa_atexit@plt+0xb17e8> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b4cd8 <__cxa_atexit@plt+0xa88a4> │ │ │ │ + ldr r7, [pc, #12] @ bdc30 <__cxa_atexit@plt+0xb17fc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cdac90 │ │ │ │ - biceq fp, sp, r0, ror #4 │ │ │ │ + biceq r2, sp, r4, lsl #6 │ │ │ │ + ldrdeq r2, [sp, #132] @ 0x84 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub lr, r5, #12 │ │ │ │ cmp fp, lr │ │ │ │ - bhi b4dd8 <__cxa_atexit@plt+0xa89a4> │ │ │ │ + bhi bdd30 <__cxa_atexit@plt+0xb18fc> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc b4de0 <__cxa_atexit@plt+0xa89ac> │ │ │ │ - ldr r3, [pc, #284] @ b4e28 <__cxa_atexit@plt+0xa89f4> │ │ │ │ + bcc bdd38 <__cxa_atexit@plt+0xb1904> │ │ │ │ + ldr r3, [pc, #284] @ bdd80 <__cxa_atexit@plt+0xb194c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #276] @ b4e2c <__cxa_atexit@plt+0xa89f8> │ │ │ │ + ldr r1, [pc, #276] @ bdd84 <__cxa_atexit@plt+0xb1950> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r2, [pc, #260] @ b4e30 <__cxa_atexit@plt+0xa89fc> │ │ │ │ + ldr r2, [pc, #260] @ bdd88 <__cxa_atexit@plt+0xb1954> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12] │ │ │ │ mov r8, r6 │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r7, [r8, #12] │ │ │ │ add r3, r8, #68 @ 0x44 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc b4df4 <__cxa_atexit@plt+0xa89c0> │ │ │ │ - ldr r1, [pc, #224] @ b4e34 <__cxa_atexit@plt+0xa8a00> │ │ │ │ + bcc bdd4c <__cxa_atexit@plt+0xb1918> │ │ │ │ + ldr r1, [pc, #224] @ bdd8c <__cxa_atexit@plt+0xb1958> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #220] @ b4e38 <__cxa_atexit@plt+0xa8a04> │ │ │ │ + ldr r2, [pc, #220] @ bdd90 <__cxa_atexit@plt+0xb195c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #216] @ b4e3c <__cxa_atexit@plt+0xa8a08> │ │ │ │ + ldr r7, [pc, #216] @ bdd94 <__cxa_atexit@plt+0xb1960> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr sl, [pc, #212] @ b4e40 <__cxa_atexit@plt+0xa8a0c> │ │ │ │ + ldr sl, [pc, #212] @ bdd98 <__cxa_atexit@plt+0xb1964> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr ip, [pc, #208] @ b4e44 <__cxa_atexit@plt+0xa8a10> │ │ │ │ + ldr ip, [pc, #208] @ bdd9c <__cxa_atexit@plt+0xb1968> │ │ │ │ add ip, pc, ip │ │ │ │ mov r9, r6 │ │ │ │ str r1, [r9, #20]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r1, r9 │ │ │ │ str r7, [r1, #36]! @ 0x24 │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ @@ -172637,241 +181811,241 @@ │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r8, r9 │ │ │ │ str sl, [r8, #24]! │ │ │ │ add r1, r9, #68 @ 0x44 │ │ │ │ str ip, [r9, #12]! │ │ │ │ sub r7, r3, #3 │ │ │ │ cmp r0, r1 │ │ │ │ - bcc b4e14 <__cxa_atexit@plt+0xa89e0> │ │ │ │ - ldr r3, [pc, #140] @ b4e4c <__cxa_atexit@plt+0xa8a18> │ │ │ │ + bcc bdd6c <__cxa_atexit@plt+0xb1938> │ │ │ │ + ldr r3, [pc, #140] @ bdda4 <__cxa_atexit@plt+0xb1970> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #76 @ 0x4c │ │ │ │ stm lr, {r3, r7, r8, r9} │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r1, #11 │ │ │ │ mov r6, r1 │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ - b b4de8 <__cxa_atexit@plt+0xa89b4> │ │ │ │ + b bdd40 <__cxa_atexit@plt+0xb190c> │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #76] @ b4e48 <__cxa_atexit@plt+0xa8a14> │ │ │ │ + ldr r7, [pc, #76] @ bdda0 <__cxa_atexit@plt+0xb196c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #56 @ 0x38 │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r3 │ │ │ │ bx r1 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r1 │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - mvneq r5, ip, asr r0 │ │ │ │ + strdeq ip, [r2, #12]! │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ @ instruction: 0xfffff960 │ │ │ │ @ instruction: 0xfffffd70 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ @ instruction: 0xfffffbbc │ │ │ │ @ instruction: 0xfffffa8c │ │ │ │ - biceq fp, sp, ip, lsr #2 │ │ │ │ - mvneq r5, r8, lsr #7 │ │ │ │ + biceq r2, sp, r0, lsr #15 │ │ │ │ + mvneq ip, r4, ror r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b4e84 <__cxa_atexit@plt+0xa8a50> │ │ │ │ - ldr r2, [pc, #28] @ b4e90 <__cxa_atexit@plt+0xa8a5c> │ │ │ │ + bcc bdddc <__cxa_atexit@plt+0xb19a8> │ │ │ │ + ldr r2, [pc, #28] @ bdde8 <__cxa_atexit@plt+0xb19b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - strdeq r5, [r3, #36]! @ 0x24 │ │ │ │ - biceq fp, sp, r4, lsr #1 │ │ │ │ + mvneq ip, r0, asr #7 │ │ │ │ + biceq r2, sp, r8, lsl r7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b4f20 <__cxa_atexit@plt+0xa8aec> │ │ │ │ - ldr r3, [pc, #120] @ b4f30 <__cxa_atexit@plt+0xa8afc> │ │ │ │ + bhi bde78 <__cxa_atexit@plt+0xb1a44> │ │ │ │ + ldr r3, [pc, #120] @ bde88 <__cxa_atexit@plt+0xb1a54> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq b4efc <__cxa_atexit@plt+0xa8ac8> │ │ │ │ + beq bde54 <__cxa_atexit@plt+0xb1a20> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b4f0c <__cxa_atexit@plt+0xa8ad8> │ │ │ │ - ldr r7, [pc, #92] @ b4f34 <__cxa_atexit@plt+0xa8b00> │ │ │ │ + bne bde64 <__cxa_atexit@plt+0xb1a30> │ │ │ │ + ldr r7, [pc, #92] @ bde8c <__cxa_atexit@plt+0xb1a58> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #88] @ b4f38 <__cxa_atexit@plt+0xa8b04> │ │ │ │ + ldr r9, [pc, #88] @ bde90 <__cxa_atexit@plt+0xb1a5c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r2, r3} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b4f40 <__cxa_atexit@plt+0xa8b0c> │ │ │ │ + ldr r7, [pc, #44] @ bde98 <__cxa_atexit@plt+0xb1a64> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b4f3c <__cxa_atexit@plt+0xa8b08> │ │ │ │ + ldr r7, [pc, #20] @ bde94 <__cxa_atexit@plt+0xb1a60> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - biceq r9, sp, r8, lsr #15 │ │ │ │ - biceq fp, sp, ip, lsr #32 │ │ │ │ - mvneq r4, r4, lsr #31 │ │ │ │ - strdeq sl, [sp, #248] @ 0xf8 │ │ │ │ + biceq r0, sp, ip, lsl lr │ │ │ │ + biceq r2, sp, r0, lsr #13 │ │ │ │ + mvneq ip, r4, asr #32 │ │ │ │ + biceq r2, sp, ip, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b4f80 <__cxa_atexit@plt+0xa8b4c> │ │ │ │ - ldr r3, [pc, #52] @ b4f98 <__cxa_atexit@plt+0xa8b64> │ │ │ │ + bne bded8 <__cxa_atexit@plt+0xb1aa4> │ │ │ │ + ldr r3, [pc, #52] @ bdef0 <__cxa_atexit@plt+0xb1abc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r9, [pc, #40] @ b4f9c <__cxa_atexit@plt+0xa8b68> │ │ │ │ + ldr r9, [pc, #40] @ bdef4 <__cxa_atexit@plt+0xb1ac0> │ │ │ │ add r9, pc, r9 │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b4f94 <__cxa_atexit@plt+0xa8b60> │ │ │ │ + ldr r7, [pc, #12] @ bdeec <__cxa_atexit@plt+0xb1ab8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, lsr pc │ │ │ │ + ldrdeq fp, [r2, #240]! @ 0xf0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r9, sp, r4, lsl r7 │ │ │ │ - strexbeq sl, ip, [sp] │ │ │ │ + biceq r0, sp, r8, lsl #27 │ │ │ │ + biceq r2, sp, r0, lsl r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5004 <__cxa_atexit@plt+0xa8bd0> │ │ │ │ + bne bdf5c <__cxa_atexit@plt+0xb1b28> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b5018 <__cxa_atexit@plt+0xa8be4> │ │ │ │ - ldr r7, [pc, #92] @ b502c <__cxa_atexit@plt+0xa8bf8> │ │ │ │ + bcc bdf70 <__cxa_atexit@plt+0xb1b3c> │ │ │ │ + ldr r7, [pc, #92] @ bdf84 <__cxa_atexit@plt+0xb1b50> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #72] @ b5030 <__cxa_atexit@plt+0xa8bfc> │ │ │ │ + ldr r1, [pc, #72] @ bdf88 <__cxa_atexit@plt+0xb1b54> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b5028 <__cxa_atexit@plt+0xa8bf4> │ │ │ │ + ldr r7, [pc, #28] @ bdf80 <__cxa_atexit@plt+0xb1b4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, ip, lsr #29 │ │ │ │ + mvneq fp, ip, asr #30 │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ - stlexheq r4, r8, [r3] │ │ │ │ - biceq sl, sp, r8, lsl pc │ │ │ │ + mvneq fp, r8, lsr pc │ │ │ │ + biceq r2, sp, ip, lsl #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b50a8 <__cxa_atexit@plt+0xa8c74> │ │ │ │ + bhi be000 <__cxa_atexit@plt+0xb1bcc> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b509c <__cxa_atexit@plt+0xa8c68> │ │ │ │ - ldr r7, [pc, #100] @ b50d0 <__cxa_atexit@plt+0xa8c9c> │ │ │ │ + beq bdff4 <__cxa_atexit@plt+0xb1bc0> │ │ │ │ + ldr r7, [pc, #100] @ be028 <__cxa_atexit@plt+0xb1bf4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r7, r8, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b50b4 <__cxa_atexit@plt+0xa8c80> │ │ │ │ - ldr r7, [pc, #84] @ b50dc <__cxa_atexit@plt+0xa8ca8> │ │ │ │ + bhi be00c <__cxa_atexit@plt+0xb1bd8> │ │ │ │ + ldr r7, [pc, #84] @ be034 <__cxa_atexit@plt+0xb1c00> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r8, #-12] │ │ │ │ - ldr r7, [pc, #76] @ b50e0 <__cxa_atexit@plt+0xa8cac> │ │ │ │ + ldr r7, [pc, #76] @ be038 <__cxa_atexit@plt+0xb1c04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ b 1bf9008 <__cxa_atexit@plt+0x1becbd4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b50d4 <__cxa_atexit@plt+0xa8ca0> │ │ │ │ + ldr r3, [pc, #24] @ be02c <__cxa_atexit@plt+0xb1bf8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b50d8 <__cxa_atexit@plt+0xa8ca4> │ │ │ │ + ldr r7, [pc, #20] @ be030 <__cxa_atexit@plt+0xb1bfc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strdeq r4, [r3, #200]! @ 0xc8 │ │ │ │ - biceq sl, sp, r0, lsr #17 │ │ │ │ - stlexbeq sl, r0, [sp] │ │ │ │ + @ instruction: 0x01e2bd98 │ │ │ │ + biceq r1, sp, r4, lsl pc │ │ │ │ + biceq r2, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - mvneq r4, r4, lsr #28 │ │ │ │ - biceq sl, sp, r8, lsr lr │ │ │ │ + mvneq fp, r4, asr #29 │ │ │ │ + biceq r2, sp, ip, lsr #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi b51a8 <__cxa_atexit@plt+0xa8d74> │ │ │ │ - ldr r7, [pc, #228] @ b51ec <__cxa_atexit@plt+0xa8db8> │ │ │ │ + bhi be100 <__cxa_atexit@plt+0xb1ccc> │ │ │ │ + ldr r7, [pc, #228] @ be144 <__cxa_atexit@plt+0xb1d10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r7, [r1] │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc b51b8 <__cxa_atexit@plt+0xa8d84> │ │ │ │ - ldr r7, [pc, #204] @ b51f0 <__cxa_atexit@plt+0xa8dbc> │ │ │ │ + bcc be110 <__cxa_atexit@plt+0xb1cdc> │ │ │ │ + ldr r7, [pc, #204] @ be148 <__cxa_atexit@plt+0xb1d14> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #200] @ b51f4 <__cxa_atexit@plt+0xa8dc0> │ │ │ │ + ldr lr, [pc, #200] @ be14c <__cxa_atexit@plt+0xb1d18> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r2, [pc, #196] @ b51f8 <__cxa_atexit@plt+0xa8dc4> │ │ │ │ + ldr r2, [pc, #196] @ be150 <__cxa_atexit@plt+0xb1d1c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #192] @ b51fc <__cxa_atexit@plt+0xa8dc8> │ │ │ │ + ldr sl, [pc, #192] @ be154 <__cxa_atexit@plt+0xb1d20> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr ip, [pc, #188] @ b5200 <__cxa_atexit@plt+0xa8dcc> │ │ │ │ + ldr ip, [pc, #188] @ be158 <__cxa_atexit@plt+0xb1d24> │ │ │ │ add ip, pc, ip │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r7, r9 │ │ │ │ str r2, [r7, #36]! @ 0x24 │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ @@ -172881,28 +182055,28 @@ │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r8, r9 │ │ │ │ str sl, [r8, #24]! │ │ │ │ add r2, r9, #68 @ 0x44 │ │ │ │ str ip, [r9, #12]! │ │ │ │ sub r7, r3, #3 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc b51d8 <__cxa_atexit@plt+0xa8da4> │ │ │ │ - ldr r3, [pc, #124] @ b520c <__cxa_atexit@plt+0xa8dd8> │ │ │ │ + bcc be130 <__cxa_atexit@plt+0xb1cfc> │ │ │ │ + ldr r3, [pc, #124] @ be164 <__cxa_atexit@plt+0xb1d30> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #60 @ 0x3c │ │ │ │ stm lr, {r3, r7, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #11 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #88] @ b5208 <__cxa_atexit@plt+0xa8dd4> │ │ │ │ + ldr r7, [pc, #88] @ be160 <__cxa_atexit@plt+0xb1d2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ b5204 <__cxa_atexit@plt+0xa8dd0> │ │ │ │ + ldr r7, [pc, #68] @ be15c <__cxa_atexit@plt+0xb1d28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -172913,1253 +182087,1253 @@ │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ @ instruction: 0xfffff590 │ │ │ │ @ instruction: 0xfffff9a0 │ │ │ │ @ instruction: 0xfffff8e8 │ │ │ │ @ instruction: 0xfffff7ec │ │ │ │ @ instruction: 0xfffff6bc │ │ │ │ - biceq sl, sp, r8, ror #26 │ │ │ │ - strheq sl, [sp, #220] @ 0xdc │ │ │ │ - ldrdeq r4, [r3, #248]! @ 0xf8 │ │ │ │ + ldrdeq r2, [sp, #60] @ 0x3c │ │ │ │ + biceq r2, sp, r0, lsr r4 │ │ │ │ + mvneq ip, r4, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b5244 <__cxa_atexit@plt+0xa8e10> │ │ │ │ - ldr r2, [pc, #28] @ b5250 <__cxa_atexit@plt+0xa8e1c> │ │ │ │ + bcc be19c <__cxa_atexit@plt+0xb1d68> │ │ │ │ + ldr r2, [pc, #28] @ be1a8 <__cxa_atexit@plt+0xb1d74> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq r4, r4, lsr pc │ │ │ │ + mvneq ip, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b528c <__cxa_atexit@plt+0xa8e58> │ │ │ │ - ldr r2, [pc, #36] @ b5294 <__cxa_atexit@plt+0xa8e60> │ │ │ │ + bhi be1e4 <__cxa_atexit@plt+0xb1db0> │ │ │ │ + ldr r2, [pc, #36] @ be1ec <__cxa_atexit@plt+0xb1db8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ b5298 <__cxa_atexit@plt+0xa8e64> │ │ │ │ + ldr r1, [pc, #32] @ be1f0 <__cxa_atexit@plt+0xb1dbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, sp, r0, ror #6 │ │ │ │ - strdeq r4, [r3, #172]! @ 0xac │ │ │ │ - biceq sl, sp, r4, asr #25 │ │ │ │ + ldrdeq r0, [sp, #148] @ 0x94 │ │ │ │ + @ instruction: 0x01e2bb9c │ │ │ │ + biceq r2, sp, r8, lsr r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b52e4 <__cxa_atexit@plt+0xa8eb0> │ │ │ │ - ldr r7, [pc, #52] @ b52f8 <__cxa_atexit@plt+0xa8ec4> │ │ │ │ + bhi be23c <__cxa_atexit@plt+0xb1e08> │ │ │ │ + ldr r7, [pc, #52] @ be250 <__cxa_atexit@plt+0xb1e1c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b52d8 <__cxa_atexit@plt+0xa8ea4> │ │ │ │ + beq be230 <__cxa_atexit@plt+0xb1dfc> │ │ │ │ mov r7, r8 │ │ │ │ - b b530c <__cxa_atexit@plt+0xa8ed8> │ │ │ │ + b be264 <__cxa_atexit@plt+0xb1e30> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b52fc <__cxa_atexit@plt+0xa8ec8> │ │ │ │ + ldr r7, [pc, #16] @ be254 <__cxa_atexit@plt+0xb1e20> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sl, sp, r8, lsl #25 │ │ │ │ - biceq sl, sp, r4, ror #24 │ │ │ │ + strdeq r2, [sp, #44] @ 0x2c │ │ │ │ + ldrdeq r2, [sp, #40] @ 0x28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ b53e4 <__cxa_atexit@plt+0xa8fb0> │ │ │ │ + ldr lr, [pc, #204] @ be33c <__cxa_atexit@plt+0xb1f08> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ b53e8 <__cxa_atexit@plt+0xa8fb4> │ │ │ │ + ldr r8, [pc, #200] @ be340 <__cxa_atexit@plt+0xb1f0c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ b53ec <__cxa_atexit@plt+0xa8fb8> │ │ │ │ + ldr r9, [pc, #196] @ be344 <__cxa_atexit@plt+0xb1f10> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne b5398 <__cxa_atexit@plt+0xa8f64> │ │ │ │ + bne be2f0 <__cxa_atexit@plt+0xb1ebc> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne b53bc <__cxa_atexit@plt+0xa8f88> │ │ │ │ + bne be314 <__cxa_atexit@plt+0xb1ee0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc b53d4 <__cxa_atexit@plt+0xa8fa0> │ │ │ │ + bcc be32c <__cxa_atexit@plt+0xb1ef8> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne b5328 <__cxa_atexit@plt+0xa8ef4> │ │ │ │ + bne be280 <__cxa_atexit@plt+0xb1e4c> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne b53bc <__cxa_atexit@plt+0xa8f88> │ │ │ │ - ldr r3, [pc, #72] @ b53f0 <__cxa_atexit@plt+0xa8fbc> │ │ │ │ + bne be314 <__cxa_atexit@plt+0xb1ee0> │ │ │ │ + ldr r3, [pc, #72] @ be348 <__cxa_atexit@plt+0xb1f14> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ b53f4 <__cxa_atexit@plt+0xa8fc0> │ │ │ │ + ldr r7, [pc, #44] @ be34c <__cxa_atexit@plt+0xb1f18> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - ldrdeq r4, [r3, #220]! @ 0xdc │ │ │ │ - biceq sl, sp, r4, asr #23 │ │ │ │ - mvneq r4, r0, lsr #19 │ │ │ │ - biceq sl, sp, r4, ror fp │ │ │ │ + mvneq fp, r8, lsr #29 │ │ │ │ + biceq r2, sp, r8, lsr r2 │ │ │ │ + mvneq fp, r0, asr #20 │ │ │ │ + biceq r2, sp, r8, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b5470 <__cxa_atexit@plt+0xa903c> │ │ │ │ + bhi be3c8 <__cxa_atexit@plt+0xb1f94> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b5464 <__cxa_atexit@plt+0xa9030> │ │ │ │ - ldr r7, [pc, #104] @ b5498 <__cxa_atexit@plt+0xa9064> │ │ │ │ + beq be3bc <__cxa_atexit@plt+0xb1f88> │ │ │ │ + ldr r7, [pc, #104] @ be3f0 <__cxa_atexit@plt+0xb1fbc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b547c <__cxa_atexit@plt+0xa9048> │ │ │ │ - ldr r7, [pc, #88] @ b54a4 <__cxa_atexit@plt+0xa9070> │ │ │ │ + bhi be3d4 <__cxa_atexit@plt+0xb1fa0> │ │ │ │ + ldr r7, [pc, #88] @ be3fc <__cxa_atexit@plt+0xb1fc8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ b54a8 <__cxa_atexit@plt+0xa9074> │ │ │ │ + ldr r5, [pc, #84] @ be400 <__cxa_atexit@plt+0xb1fcc> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b b530c <__cxa_atexit@plt+0xa8ed8> │ │ │ │ + b be264 <__cxa_atexit@plt+0xb1e30> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b549c <__cxa_atexit@plt+0xa9068> │ │ │ │ + ldr r3, [pc, #24] @ be3f4 <__cxa_atexit@plt+0xb1fc0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b54a0 <__cxa_atexit@plt+0xa906c> │ │ │ │ + ldr r7, [pc, #20] @ be3f8 <__cxa_atexit@plt+0xb1fc4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, lsr r9 │ │ │ │ - ldrdeq sl, [sp, #72] @ 0x48 │ │ │ │ - biceq sl, sp, r8, ror #21 │ │ │ │ + ldrdeq fp, [r2, #148]! @ 0x94 │ │ │ │ + biceq r1, sp, ip, asr #22 │ │ │ │ + biceq r2, sp, ip, asr r1 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - biceq sl, sp, r8, lsl #10 │ │ │ │ - biceq r9, sp, r4, lsr r2 │ │ │ │ + biceq r1, sp, ip, ror fp │ │ │ │ + biceq r0, sp, r8, lsr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b553c <__cxa_atexit@plt+0xa9108> │ │ │ │ - ldr r1, [pc, #120] @ b5548 <__cxa_atexit@plt+0xa9114> │ │ │ │ + bhi be494 <__cxa_atexit@plt+0xb2060> │ │ │ │ + ldr r1, [pc, #120] @ be4a0 <__cxa_atexit@plt+0xb206c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b554c <__cxa_atexit@plt+0xa9118> │ │ │ │ + ldr r1, [pc, #104] @ be4a4 <__cxa_atexit@plt+0xb2070> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b551c <__cxa_atexit@plt+0xa90e8> │ │ │ │ + beq be474 <__cxa_atexit@plt+0xb2040> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b5528 <__cxa_atexit@plt+0xa90f4> │ │ │ │ - ldr r3, [pc, #80] @ b5550 <__cxa_atexit@plt+0xa911c> │ │ │ │ + bne be480 <__cxa_atexit@plt+0xb204c> │ │ │ │ + ldr r3, [pc, #80] @ be4a8 <__cxa_atexit@plt+0xb2074> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b5554 <__cxa_atexit@plt+0xa9120> │ │ │ │ + ldr r8, [pc, #76] @ be4ac <__cxa_atexit@plt+0xb2078> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b5558 <__cxa_atexit@plt+0xa9124> │ │ │ │ + ldr r7, [pc, #40] @ be4b0 <__cxa_atexit@plt+0xb207c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - @ instruction: 0x01e34890 │ │ │ │ + mvneq fp, r0, lsr r9 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r9, sp, r0, ror #3 │ │ │ │ - mvneq r4, r8, lsr r8 │ │ │ │ - biceq r9, sp, r4, lsl #3 │ │ │ │ + biceq r0, sp, r4, asr r8 │ │ │ │ + ldrdeq fp, [r2, #136]! @ 0x88 │ │ │ │ + strdeq r0, [sp, #120] @ 0x78 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b5598 <__cxa_atexit@plt+0xa9164> │ │ │ │ - ldr r3, [pc, #52] @ b55b0 <__cxa_atexit@plt+0xa917c> │ │ │ │ + bne be4f0 <__cxa_atexit@plt+0xb20bc> │ │ │ │ + ldr r3, [pc, #52] @ be508 <__cxa_atexit@plt+0xb20d4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b55b4 <__cxa_atexit@plt+0xa9180> │ │ │ │ + ldr r8, [pc, #40] @ be50c <__cxa_atexit@plt+0xb20d8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b55ac <__cxa_atexit@plt+0xa9178> │ │ │ │ + ldr r7, [pc, #12] @ be504 <__cxa_atexit@plt+0xb20d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r8, asr #15 │ │ │ │ + mvneq fp, r8, ror #16 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r9, sp, ip, asr r1 │ │ │ │ + ldrdeq r0, [sp, #112] @ 0x70 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b55e0 <__cxa_atexit@plt+0xa91ac> │ │ │ │ + bne be538 <__cxa_atexit@plt+0xb2104> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b55f4 <__cxa_atexit@plt+0xa91c0> │ │ │ │ + ldr r7, [pc, #12] @ be54c <__cxa_atexit@plt+0xb2118> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, lsl #15 │ │ │ │ - strheq sl, [sp, #156] @ 0x9c │ │ │ │ + mvneq fp, r0, lsr #16 │ │ │ │ + biceq r2, sp, r0, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b564c <__cxa_atexit@plt+0xa9218> │ │ │ │ - ldr r2, [pc, #60] @ b5654 <__cxa_atexit@plt+0xa9220> │ │ │ │ + bhi be5a4 <__cxa_atexit@plt+0xb2170> │ │ │ │ + ldr r2, [pc, #60] @ be5ac <__cxa_atexit@plt+0xb2178> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b5658 <__cxa_atexit@plt+0xa9224> │ │ │ │ + ldr r9, [pc, #56] @ be5b0 <__cxa_atexit@plt+0xb217c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b565c <__cxa_atexit@plt+0xa9228> │ │ │ │ + ldr r1, [pc, #48] @ be5b4 <__cxa_atexit@plt+0xb2180> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b5660 <__cxa_atexit@plt+0xa922c> │ │ │ │ + ldr r5, [pc, #32] @ be5b8 <__cxa_atexit@plt+0xb2184> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r9, sp, r0, lsr #1 │ │ │ │ - mvneq r4, r8, asr #14 │ │ │ │ - mvneq r4, r4, asr #14 │ │ │ │ - biceq sl, sp, r0, asr #18 │ │ │ │ + biceq r0, sp, r4, lsl r7 │ │ │ │ + mvneq fp, r8, ror #15 │ │ │ │ + mvneq fp, r4, ror #15 │ │ │ │ + strheq r1, [sp, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b56d4 <__cxa_atexit@plt+0xa92a0> │ │ │ │ + bne be62c <__cxa_atexit@plt+0xb21f8> │ │ │ │ add r2, r5, #4 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b570c <__cxa_atexit@plt+0xa92d8> │ │ │ │ - ldr r1, [pc, #144] @ b5728 <__cxa_atexit@plt+0xa92f4> │ │ │ │ + bhi be664 <__cxa_atexit@plt+0xb2230> │ │ │ │ + ldr r1, [pc, #144] @ be680 <__cxa_atexit@plt+0xb224c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq b56ec <__cxa_atexit@plt+0xa92b8> │ │ │ │ + beq be644 <__cxa_atexit@plt+0xb2210> │ │ │ │ cmp r1, #1 │ │ │ │ - bne b56f4 <__cxa_atexit@plt+0xa92c0> │ │ │ │ - ldr r2, [pc, #120] @ b572c <__cxa_atexit@plt+0xa92f8> │ │ │ │ + bne be64c <__cxa_atexit@plt+0xb2218> │ │ │ │ + ldr r2, [pc, #120] @ be684 <__cxa_atexit@plt+0xb2250> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #108] @ b5730 <__cxa_atexit@plt+0xa92fc> │ │ │ │ + ldr r9, [pc, #108] @ be688 <__cxa_atexit@plt+0xb2254> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #92] @ b5738 <__cxa_atexit@plt+0xa9304> │ │ │ │ + ldr r7, [pc, #92] @ be690 <__cxa_atexit@plt+0xb225c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #84] @ b573c <__cxa_atexit@plt+0xa9308> │ │ │ │ + ldr r0, [pc, #84] @ be694 <__cxa_atexit@plt+0xb2260> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ b5740 <__cxa_atexit@plt+0xa930c> │ │ │ │ + ldr r7, [pc, #68] @ be698 <__cxa_atexit@plt+0xb2264> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b5734 <__cxa_atexit@plt+0xa9300> │ │ │ │ + ldr r3, [pc, #32] @ be68c <__cxa_atexit@plt+0xb2258> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff8b4 │ │ │ │ @ instruction: 0xfffff8f4 │ │ │ │ - biceq r8, sp, r4, asr #31 │ │ │ │ - biceq sl, sp, r0, asr #16 │ │ │ │ - biceq sl, sp, r0, lsl #17 │ │ │ │ - biceq sl, sp, r4, ror r8 │ │ │ │ - strheq r4, [r3, #124]! @ 0x7c │ │ │ │ - biceq sl, sp, r0, asr r8 │ │ │ │ + biceq r0, sp, r8, lsr r6 │ │ │ │ + strheq r1, [sp, #228] @ 0xe4 │ │ │ │ + strdeq r1, [sp, #228] @ 0xe4 │ │ │ │ + biceq r1, sp, r8, ror #29 │ │ │ │ + mvneq fp, ip, asr r8 │ │ │ │ + biceq r1, sp, r4, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b5798 <__cxa_atexit@plt+0xa9364> │ │ │ │ - ldr r2, [pc, #60] @ b57a0 <__cxa_atexit@plt+0xa936c> │ │ │ │ + bhi be6f0 <__cxa_atexit@plt+0xb22bc> │ │ │ │ + ldr r2, [pc, #60] @ be6f8 <__cxa_atexit@plt+0xb22c4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b57a4 <__cxa_atexit@plt+0xa9370> │ │ │ │ + ldr r9, [pc, #56] @ be6fc <__cxa_atexit@plt+0xb22c8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b57a8 <__cxa_atexit@plt+0xa9374> │ │ │ │ + ldr r1, [pc, #48] @ be700 <__cxa_atexit@plt+0xb22cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b57ac <__cxa_atexit@plt+0xa9378> │ │ │ │ + ldr r5, [pc, #32] @ be704 <__cxa_atexit@plt+0xb22d0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r8, sp, r8, ror #30 │ │ │ │ - strdeq r4, [r3, #92]! @ 0x5c │ │ │ │ - strdeq r4, [r3, #88]! @ 0x58 │ │ │ │ - ldrdeq sl, [sp, #116] @ 0x74 │ │ │ │ + ldrdeq r0, [sp, #92] @ 0x5c │ │ │ │ + @ instruction: 0x01e2b69c │ │ │ │ + @ instruction: 0x01e2b698 │ │ │ │ + biceq r1, sp, r8, asr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b57f0 <__cxa_atexit@plt+0xa93bc> │ │ │ │ + bne be748 <__cxa_atexit@plt+0xb2314> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b5814 <__cxa_atexit@plt+0xa93e0> │ │ │ │ - ldr r7, [pc, #76] @ b5828 <__cxa_atexit@plt+0xa93f4> │ │ │ │ + bhi be76c <__cxa_atexit@plt+0xb2338> │ │ │ │ + ldr r7, [pc, #76] @ be780 <__cxa_atexit@plt+0xb234c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b5808 <__cxa_atexit@plt+0xa93d4> │ │ │ │ + beq be760 <__cxa_atexit@plt+0xb232c> │ │ │ │ mov r7, r8 │ │ │ │ - b b530c <__cxa_atexit@plt+0xa8ed8> │ │ │ │ - ldr r7, [pc, #56] @ b5830 <__cxa_atexit@plt+0xa93fc> │ │ │ │ + b be264 <__cxa_atexit@plt+0xb1e30> │ │ │ │ + ldr r7, [pc, #56] @ be788 <__cxa_atexit@plt+0xb2354> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b5834 <__cxa_atexit@plt+0xa9400> │ │ │ │ + ldr r0, [pc, #48] @ be78c <__cxa_atexit@plt+0xb2358> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b582c <__cxa_atexit@plt+0xa93f8> │ │ │ │ + ldr r7, [pc, #16] @ be784 <__cxa_atexit@plt+0xb2350> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb2c │ │ │ │ - biceq sl, sp, r8, asr r7 │ │ │ │ - biceq sl, sp, r4, lsl #15 │ │ │ │ - biceq sl, sp, r8, ror r7 │ │ │ │ + biceq r1, sp, ip, asr #27 │ │ │ │ + strdeq r1, [sp, #216] @ 0xd8 │ │ │ │ + biceq r1, sp, ip, ror #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b5898 <__cxa_atexit@plt+0xa9464> │ │ │ │ - ldr r7, [pc, #80] @ b58b0 <__cxa_atexit@plt+0xa947c> │ │ │ │ + bcc be7f0 <__cxa_atexit@plt+0xb23bc> │ │ │ │ + ldr r7, [pc, #80] @ be808 <__cxa_atexit@plt+0xb23d4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #76] @ b58b4 <__cxa_atexit@plt+0xa9480> │ │ │ │ + ldr r2, [pc, #76] @ be80c <__cxa_atexit@plt+0xb23d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ b58b8 <__cxa_atexit@plt+0xa9484> │ │ │ │ + ldr r1, [pc, #72] @ be810 <__cxa_atexit@plt+0xb23dc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r3, [r3, #32] │ │ │ │ str r3, [r3, #20] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #24]! │ │ │ │ str r1, [r3, #12]! │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b58bc <__cxa_atexit@plt+0xa9488> │ │ │ │ + ldr r7, [pc, #28] @ be814 <__cxa_atexit@plt+0xb23e0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ @ instruction: 0xfffffd90 │ │ │ │ - biceq sl, sp, ip, lsr #14 │ │ │ │ - biceq sl, sp, r8, lsl r7 │ │ │ │ + biceq r1, sp, r0, lsr #27 │ │ │ │ + biceq r1, sp, ip, lsl #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b5908 <__cxa_atexit@plt+0xa94d4> │ │ │ │ - ldr r2, [pc, #48] @ b5910 <__cxa_atexit@plt+0xa94dc> │ │ │ │ + bhi be860 <__cxa_atexit@plt+0xb242c> │ │ │ │ + ldr r2, [pc, #48] @ be868 <__cxa_atexit@plt+0xb2434> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b5914 <__cxa_atexit@plt+0xa94e0> │ │ │ │ + ldr r0, [pc, #36] @ be86c <__cxa_atexit@plt+0xb2438> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r4, r4, lsl #9 │ │ │ │ - biceq sl, sp, r0, asr #13 │ │ │ │ + mvneq fp, r4, lsr #10 │ │ │ │ + biceq r1, sp, r4, lsr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b595c <__cxa_atexit@plt+0xa9528> │ │ │ │ - ldr r3, [pc, #76] @ b5988 <__cxa_atexit@plt+0xa9554> │ │ │ │ + bne be8b4 <__cxa_atexit@plt+0xb2480> │ │ │ │ + ldr r3, [pc, #76] @ be8e0 <__cxa_atexit@plt+0xb24ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b598c <__cxa_atexit@plt+0xa9558> │ │ │ │ + ldr r9, [pc, #72] @ be8e4 <__cxa_atexit@plt+0xb24b0> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b5990 <__cxa_atexit@plt+0xa955c> │ │ │ │ + ldr r3, [pc, #60] @ be8e8 <__cxa_atexit@plt+0xb24b4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b597c <__cxa_atexit@plt+0xa9548> │ │ │ │ + ldr r3, [pc, #24] @ be8d4 <__cxa_atexit@plt+0xb24a0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b5980 <__cxa_atexit@plt+0xa954c> │ │ │ │ + ldr r7, [pc, #20] @ be8d8 <__cxa_atexit@plt+0xb24a4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b5984 <__cxa_atexit@plt+0xa9550> │ │ │ │ + ldr r0, [pc, #12] @ be8dc <__cxa_atexit@plt+0xb24a8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r9, sp, ip, ror r0 │ │ │ │ - biceq r9, sp, r0, ror r0 │ │ │ │ + strdeq r0, [sp, #96] @ 0x60 │ │ │ │ + biceq r0, sp, r4, ror #13 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - ldrdeq r8, [sp, #244] @ 0xf4 │ │ │ │ - mvneq r4, r0, lsr r4 │ │ │ │ - biceq sl, sp, r8, lsr #9 │ │ │ │ + biceq r0, sp, r8, asr #12 │ │ │ │ + ldrdeq fp, [r2, #64]! @ 0x40 │ │ │ │ + biceq r1, sp, ip, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b59d4 <__cxa_atexit@plt+0xa95a0> │ │ │ │ + bne be92c <__cxa_atexit@plt+0xb24f8> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b59f8 <__cxa_atexit@plt+0xa95c4> │ │ │ │ - ldr r7, [pc, #76] @ b5a0c <__cxa_atexit@plt+0xa95d8> │ │ │ │ + bhi be950 <__cxa_atexit@plt+0xb251c> │ │ │ │ + ldr r7, [pc, #76] @ be964 <__cxa_atexit@plt+0xb2530> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b59ec <__cxa_atexit@plt+0xa95b8> │ │ │ │ + beq be944 <__cxa_atexit@plt+0xb2510> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b5a14 <__cxa_atexit@plt+0xa95e0> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ be96c <__cxa_atexit@plt+0xb2538> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b5a18 <__cxa_atexit@plt+0xa95e4> │ │ │ │ + ldr r0, [pc, #48] @ be970 <__cxa_atexit@plt+0xb253c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b5a10 <__cxa_atexit@plt+0xa95dc> │ │ │ │ + ldr r7, [pc, #16] @ be968 <__cxa_atexit@plt+0xb2534> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffea420 │ │ │ │ - biceq r8, sp, r4, lsl #31 │ │ │ │ - biceq sl, sp, r8, ror #8 │ │ │ │ - biceq sl, sp, ip, asr r4 │ │ │ │ - biceq sl, sp, r0, lsr #8 │ │ │ │ + strdeq r0, [sp, #88] @ 0x58 │ │ │ │ + ldrdeq r1, [sp, #172] @ 0xac │ │ │ │ + ldrdeq r1, [sp, #160] @ 0xa0 │ │ │ │ + @ instruction: 0x01cd1a94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5a5c <__cxa_atexit@plt+0xa9628> │ │ │ │ + bne be9b4 <__cxa_atexit@plt+0xb2580> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b5a80 <__cxa_atexit@plt+0xa964c> │ │ │ │ - ldr r7, [pc, #76] @ b5a94 <__cxa_atexit@plt+0xa9660> │ │ │ │ + bhi be9d8 <__cxa_atexit@plt+0xb25a4> │ │ │ │ + ldr r7, [pc, #76] @ be9ec <__cxa_atexit@plt+0xb25b8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b5a74 <__cxa_atexit@plt+0xa9640> │ │ │ │ + beq be9cc <__cxa_atexit@plt+0xb2598> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b5a9c <__cxa_atexit@plt+0xa9668> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ be9f4 <__cxa_atexit@plt+0xb25c0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b5aa0 <__cxa_atexit@plt+0xa966c> │ │ │ │ + ldr r0, [pc, #48] @ be9f8 <__cxa_atexit@plt+0xb25c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b5a98 <__cxa_atexit@plt+0xa9664> │ │ │ │ + ldr r7, [pc, #16] @ be9f0 <__cxa_atexit@plt+0xb25bc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffea398 │ │ │ │ - strdeq r8, [sp, #236] @ 0xec │ │ │ │ - biceq sl, sp, r0, ror #7 │ │ │ │ - ldrdeq sl, [sp, #52] @ 0x34 │ │ │ │ - biceq sl, sp, r4, lsr r5 │ │ │ │ + biceq r0, sp, r0, ror r5 │ │ │ │ + biceq r1, sp, r4, asr sl │ │ │ │ + biceq r1, sp, r8, asr #20 │ │ │ │ + biceq r1, sp, r8, lsr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b5aec <__cxa_atexit@plt+0xa96b8> │ │ │ │ - ldr r2, [pc, #48] @ b5af4 <__cxa_atexit@plt+0xa96c0> │ │ │ │ + bhi bea44 <__cxa_atexit@plt+0xb2610> │ │ │ │ + ldr r2, [pc, #48] @ bea4c <__cxa_atexit@plt+0xb2618> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b5af8 <__cxa_atexit@plt+0xa96c4> │ │ │ │ + ldr r0, [pc, #36] @ bea50 <__cxa_atexit@plt+0xb261c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r4, r0, lsr #5 │ │ │ │ - ldrdeq sl, [sp, #76] @ 0x4c │ │ │ │ + mvneq fp, r0, asr #6 │ │ │ │ + biceq r1, sp, r0, asr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5b40 <__cxa_atexit@plt+0xa970c> │ │ │ │ - ldr r3, [pc, #76] @ b5b6c <__cxa_atexit@plt+0xa9738> │ │ │ │ + bne bea98 <__cxa_atexit@plt+0xb2664> │ │ │ │ + ldr r3, [pc, #76] @ beac4 <__cxa_atexit@plt+0xb2690> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b5b70 <__cxa_atexit@plt+0xa973c> │ │ │ │ + ldr r9, [pc, #72] @ beac8 <__cxa_atexit@plt+0xb2694> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b5b74 <__cxa_atexit@plt+0xa9740> │ │ │ │ + ldr r3, [pc, #60] @ beacc <__cxa_atexit@plt+0xb2698> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b5b60 <__cxa_atexit@plt+0xa972c> │ │ │ │ + ldr r3, [pc, #24] @ beab8 <__cxa_atexit@plt+0xb2684> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b5b64 <__cxa_atexit@plt+0xa9730> │ │ │ │ + ldr r7, [pc, #20] @ beabc <__cxa_atexit@plt+0xb2688> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b5b68 <__cxa_atexit@plt+0xa9734> │ │ │ │ + ldr r0, [pc, #12] @ beac0 <__cxa_atexit@plt+0xb268c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - stlexbeq r8, r8, [sp] │ │ │ │ - biceq r8, sp, ip, lsl #29 │ │ │ │ + biceq r0, sp, ip, lsl #10 │ │ │ │ + biceq r0, sp, r0, lsl #10 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - strdeq r8, [sp, #208] @ 0xd0 │ │ │ │ - mvneq r4, ip, asr #4 │ │ │ │ - biceq sl, sp, r4, asr #5 │ │ │ │ + biceq r0, sp, r4, ror #8 │ │ │ │ + mvneq fp, ip, ror #5 │ │ │ │ + biceq r1, sp, r8, lsr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5bb8 <__cxa_atexit@plt+0xa9784> │ │ │ │ + bne beb10 <__cxa_atexit@plt+0xb26dc> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b5bdc <__cxa_atexit@plt+0xa97a8> │ │ │ │ - ldr r7, [pc, #76] @ b5bf0 <__cxa_atexit@plt+0xa97bc> │ │ │ │ + bhi beb34 <__cxa_atexit@plt+0xb2700> │ │ │ │ + ldr r7, [pc, #76] @ beb48 <__cxa_atexit@plt+0xb2714> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b5bd0 <__cxa_atexit@plt+0xa979c> │ │ │ │ + beq beb28 <__cxa_atexit@plt+0xb26f4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b5bf8 <__cxa_atexit@plt+0xa97c4> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ beb50 <__cxa_atexit@plt+0xb271c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b5bfc <__cxa_atexit@plt+0xa97c8> │ │ │ │ + ldr r0, [pc, #48] @ beb54 <__cxa_atexit@plt+0xb2720> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b5bf4 <__cxa_atexit@plt+0xa97c0> │ │ │ │ + ldr r7, [pc, #16] @ beb4c <__cxa_atexit@plt+0xb2718> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffea23c │ │ │ │ - biceq r8, sp, r0, lsr #27 │ │ │ │ - biceq sl, sp, r4, lsl #5 │ │ │ │ - biceq sl, sp, r8, ror r2 │ │ │ │ - biceq sl, sp, ip, lsr r2 │ │ │ │ + biceq r0, sp, r4, lsl r4 │ │ │ │ + strdeq r1, [sp, #136] @ 0x88 │ │ │ │ + biceq r1, sp, ip, ror #17 │ │ │ │ + strheq r1, [sp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5c40 <__cxa_atexit@plt+0xa980c> │ │ │ │ + bne beb98 <__cxa_atexit@plt+0xb2764> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b5c64 <__cxa_atexit@plt+0xa9830> │ │ │ │ - ldr r7, [pc, #76] @ b5c78 <__cxa_atexit@plt+0xa9844> │ │ │ │ + bhi bebbc <__cxa_atexit@plt+0xb2788> │ │ │ │ + ldr r7, [pc, #76] @ bebd0 <__cxa_atexit@plt+0xb279c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b5c58 <__cxa_atexit@plt+0xa9824> │ │ │ │ + beq bebb0 <__cxa_atexit@plt+0xb277c> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b5c80 <__cxa_atexit@plt+0xa984c> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bebd8 <__cxa_atexit@plt+0xb27a4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b5c84 <__cxa_atexit@plt+0xa9850> │ │ │ │ + ldr r0, [pc, #48] @ bebdc <__cxa_atexit@plt+0xb27a8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b5c7c <__cxa_atexit@plt+0xa9848> │ │ │ │ + ldr r7, [pc, #16] @ bebd4 <__cxa_atexit@plt+0xb27a0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffea1b4 │ │ │ │ - biceq r8, sp, r8, lsl sp │ │ │ │ - strdeq sl, [sp, #28] │ │ │ │ - strdeq sl, [sp, #16] │ │ │ │ - @ instruction: 0x01cda394 │ │ │ │ + biceq r0, sp, ip, lsl #7 │ │ │ │ + biceq r1, sp, r0, ror r8 │ │ │ │ + biceq r1, sp, r4, ror #16 │ │ │ │ + biceq r1, sp, r8, lsl #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b5d14 <__cxa_atexit@plt+0xa98e0> │ │ │ │ - ldr r3, [pc, #120] @ b5d24 <__cxa_atexit@plt+0xa98f0> │ │ │ │ + bhi bec6c <__cxa_atexit@plt+0xb2838> │ │ │ │ + ldr r3, [pc, #120] @ bec7c <__cxa_atexit@plt+0xb2848> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq b5cf0 <__cxa_atexit@plt+0xa98bc> │ │ │ │ + beq bec48 <__cxa_atexit@plt+0xb2814> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b5d00 <__cxa_atexit@plt+0xa98cc> │ │ │ │ - ldr r7, [pc, #92] @ b5d28 <__cxa_atexit@plt+0xa98f4> │ │ │ │ + bne bec58 <__cxa_atexit@plt+0xb2824> │ │ │ │ + ldr r7, [pc, #92] @ bec80 <__cxa_atexit@plt+0xb284c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #88] @ b5d2c <__cxa_atexit@plt+0xa98f8> │ │ │ │ + ldr r9, [pc, #88] @ bec84 <__cxa_atexit@plt+0xb2850> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r2, r3} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b5d34 <__cxa_atexit@plt+0xa9900> │ │ │ │ + ldr r7, [pc, #44] @ bec8c <__cxa_atexit@plt+0xb2858> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b5d30 <__cxa_atexit@plt+0xa98fc> │ │ │ │ + ldr r7, [pc, #20] @ bec88 <__cxa_atexit@plt+0xb2854> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - biceq r8, sp, ip, lsl ip │ │ │ │ - biceq sl, sp, ip, lsl r3 │ │ │ │ - mvneq r4, ip, ror #6 │ │ │ │ - biceq sl, sp, r8, ror #5 │ │ │ │ + @ instruction: 0x01cd0290 │ │ │ │ + @ instruction: 0x01cd1990 │ │ │ │ + mvneq fp, r4, asr #8 │ │ │ │ + biceq r1, sp, ip, asr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b5d74 <__cxa_atexit@plt+0xa9940> │ │ │ │ - ldr r3, [pc, #52] @ b5d8c <__cxa_atexit@plt+0xa9958> │ │ │ │ + bne beccc <__cxa_atexit@plt+0xb2898> │ │ │ │ + ldr r3, [pc, #52] @ bece4 <__cxa_atexit@plt+0xb28b0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r9, [pc, #40] @ b5d90 <__cxa_atexit@plt+0xa995c> │ │ │ │ + ldr r9, [pc, #40] @ bece8 <__cxa_atexit@plt+0xb28b4> │ │ │ │ add r9, pc, r9 │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b5d88 <__cxa_atexit@plt+0xa9954> │ │ │ │ + ldr r7, [pc, #12] @ bece0 <__cxa_atexit@plt+0xb28ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq r4, [r3, #40]! @ 0x28 │ │ │ │ + ldrdeq fp, [r2, #48]! @ 0x30 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r8, sp, r8, lsl #23 │ │ │ │ - biceq sl, sp, ip, ror r2 │ │ │ │ + strdeq r0, [sp, #28] │ │ │ │ + strdeq r1, [sp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5dc0 <__cxa_atexit@plt+0xa998c> │ │ │ │ - ldr r7, [pc, #48] @ b5de4 <__cxa_atexit@plt+0xa99b0> │ │ │ │ + bne bed18 <__cxa_atexit@plt+0xb28e4> │ │ │ │ + ldr r7, [pc, #48] @ bed3c <__cxa_atexit@plt+0xb2908> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ b5ddc <__cxa_atexit@plt+0xa99a8> │ │ │ │ + ldr r3, [pc, #20] @ bed34 <__cxa_atexit@plt+0xb2900> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ b5de0 <__cxa_atexit@plt+0xa99ac> │ │ │ │ + ldr r9, [pc, #16] @ bed38 <__cxa_atexit@plt+0xb2904> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r8, sp, r4, lsr fp │ │ │ │ - mvneq r4, r0, asr #5 │ │ │ │ - biceq sl, sp, r8, lsl r2 │ │ │ │ + biceq r0, sp, r8, lsr #3 │ │ │ │ + @ instruction: 0x01e2b398 │ │ │ │ + biceq r1, sp, ip, lsl #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b5e4c <__cxa_atexit@plt+0xa9a18> │ │ │ │ + bne beda4 <__cxa_atexit@plt+0xb2970> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b5e64 <__cxa_atexit@plt+0xa9a30> │ │ │ │ - ldr r7, [pc, #96] @ b5e7c <__cxa_atexit@plt+0xa9a48> │ │ │ │ + bcc bedbc <__cxa_atexit@plt+0xb2988> │ │ │ │ + ldr r7, [pc, #96] @ bedd4 <__cxa_atexit@plt+0xb29a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #84] @ b5e80 <__cxa_atexit@plt+0xa9a4c> │ │ │ │ + ldr r7, [pc, #84] @ bedd8 <__cxa_atexit@plt+0xb29a4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b5e74 <__cxa_atexit@plt+0xa9a40> │ │ │ │ + ldr r3, [pc, #32] @ bedcc <__cxa_atexit@plt+0xb2998> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #28] @ b5e78 <__cxa_atexit@plt+0xa9a44> │ │ │ │ + ldr r9, [pc, #28] @ bedd0 <__cxa_atexit@plt+0xb299c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrdeq r8, [sp, #160] @ 0xa0 │ │ │ │ + biceq r0, sp, r4, asr #2 │ │ │ │ @ instruction: 0xfffffc90 │ │ │ │ - mvneq r4, r0, asr #6 │ │ │ │ - biceq sl, sp, r8, ror #2 │ │ │ │ + mvneq fp, ip, lsl #8 │ │ │ │ + ldrdeq r1, [sp, #124] @ 0x7c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #8]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne b5eec <__cxa_atexit@plt+0xa9ab8> │ │ │ │ + bne bee44 <__cxa_atexit@plt+0xb2a10> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b5f08 <__cxa_atexit@plt+0xa9ad4> │ │ │ │ - ldr r7, [pc, #100] @ b5f20 <__cxa_atexit@plt+0xa9aec> │ │ │ │ + bcc bee60 <__cxa_atexit@plt+0xb2a2c> │ │ │ │ + ldr r7, [pc, #100] @ bee78 <__cxa_atexit@plt+0xb2a44> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #88] @ b5f24 <__cxa_atexit@plt+0xa9af0> │ │ │ │ + ldr r7, [pc, #88] @ bee7c <__cxa_atexit@plt+0xb2a48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #36] @ b5f18 <__cxa_atexit@plt+0xa9ae4> │ │ │ │ + ldr r5, [pc, #36] @ bee70 <__cxa_atexit@plt+0xb2a3c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r9, [pc, #32] @ b5f1c <__cxa_atexit@plt+0xa9ae8> │ │ │ │ + ldr r9, [pc, #32] @ bee74 <__cxa_atexit@plt+0xb2a40> │ │ │ │ add r9, pc, r9 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r8, sp, r4, asr #20 │ │ │ │ + strheq r0, [sp, #8] │ │ │ │ @ instruction: 0xfffffa0c │ │ │ │ - mvneq r4, r4, lsr #5 │ │ │ │ - biceq r8, sp, r4, lsr #20 │ │ │ │ + mvneq fp, r0, ror r3 │ │ │ │ + @ instruction: 0x01cd0098 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r1, [pc, #44] @ b5f68 <__cxa_atexit@plt+0xa9b34> │ │ │ │ + ldr r1, [pc, #44] @ beec0 <__cxa_atexit@plt+0xb2a8c> │ │ │ │ add r1, pc, r1 │ │ │ │ add r5, r5, #4 │ │ │ │ and r7, r7, #3 │ │ │ │ - ldr r2, [pc, #32] @ b5f6c <__cxa_atexit@plt+0xa9b38> │ │ │ │ + ldr r2, [pc, #32] @ beec4 <__cxa_atexit@plt+0xb2a90> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r7, #2 │ │ │ │ mov r3, r1 │ │ │ │ moveq r3, r5 │ │ │ │ addeq r1, r2, #1 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - biceq r8, sp, r8, lsl sl │ │ │ │ - mvneq r4, r8, lsr #4 │ │ │ │ - biceq sl, sp, r0, asr #1 │ │ │ │ + biceq r0, sp, ip, lsl #1 │ │ │ │ + strdeq fp, [r2, #36]! @ 0x24 │ │ │ │ + biceq r1, sp, r4, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b5fe4 <__cxa_atexit@plt+0xa9bb0> │ │ │ │ + bhi bef3c <__cxa_atexit@plt+0xb2b08> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b5fd8 <__cxa_atexit@plt+0xa9ba4> │ │ │ │ - ldr r7, [pc, #100] @ b600c <__cxa_atexit@plt+0xa9bd8> │ │ │ │ + beq bef30 <__cxa_atexit@plt+0xb2afc> │ │ │ │ + ldr r7, [pc, #100] @ bef64 <__cxa_atexit@plt+0xb2b30> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r7, r8, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b5ff0 <__cxa_atexit@plt+0xa9bbc> │ │ │ │ - ldr r7, [pc, #84] @ b6018 <__cxa_atexit@plt+0xa9be4> │ │ │ │ + bhi bef48 <__cxa_atexit@plt+0xb2b14> │ │ │ │ + ldr r7, [pc, #84] @ bef70 <__cxa_atexit@plt+0xb2b3c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r8, #-12] │ │ │ │ - ldr r7, [pc, #76] @ b601c <__cxa_atexit@plt+0xa9be8> │ │ │ │ + ldr r7, [pc, #76] @ bef74 <__cxa_atexit@plt+0xb2b40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ b 1bf9008 <__cxa_atexit@plt+0x1becbd4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b6010 <__cxa_atexit@plt+0xa9bdc> │ │ │ │ + ldr r3, [pc, #24] @ bef68 <__cxa_atexit@plt+0xb2b34> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b6014 <__cxa_atexit@plt+0xa9be0> │ │ │ │ + ldr r7, [pc, #20] @ bef6c <__cxa_atexit@plt+0xb2b38> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r3, [r3, #220]! @ 0xdc │ │ │ │ - biceq r9, sp, r4, ror #18 │ │ │ │ - biceq sl, sp, r8, lsr r0 │ │ │ │ + mvneq sl, ip, asr lr │ │ │ │ + ldrdeq r0, [sp, #248] @ 0xf8 │ │ │ │ + biceq r1, sp, ip, lsr #13 │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - mvneq r4, r4, lsr #1 │ │ │ │ + mvneq fp, ip, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b6094 <__cxa_atexit@plt+0xa9c60> │ │ │ │ + bhi befec <__cxa_atexit@plt+0xb2bb8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b6088 <__cxa_atexit@plt+0xa9c54> │ │ │ │ - ldr r7, [pc, #104] @ b60bc <__cxa_atexit@plt+0xa9c88> │ │ │ │ + beq befe0 <__cxa_atexit@plt+0xb2bac> │ │ │ │ + ldr r7, [pc, #104] @ bf014 <__cxa_atexit@plt+0xb2be0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b60a0 <__cxa_atexit@plt+0xa9c6c> │ │ │ │ - ldr r7, [pc, #88] @ b60c8 <__cxa_atexit@plt+0xa9c94> │ │ │ │ + bhi beff8 <__cxa_atexit@plt+0xb2bc4> │ │ │ │ + ldr r7, [pc, #88] @ bf020 <__cxa_atexit@plt+0xb2bec> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ b60cc <__cxa_atexit@plt+0xa9c98> │ │ │ │ + ldr r5, [pc, #84] @ bf024 <__cxa_atexit@plt+0xb2bf0> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b60c0 <__cxa_atexit@plt+0xa9c8c> │ │ │ │ + ldr r3, [pc, #24] @ bf018 <__cxa_atexit@plt+0xb2be4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b60c4 <__cxa_atexit@plt+0xa9c90> │ │ │ │ + ldr r7, [pc, #20] @ bf01c <__cxa_atexit@plt+0xb2be8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, lsl sp │ │ │ │ - strheq r9, [sp, #132] @ 0x84 │ │ │ │ - ldrdeq r8, [sp, #136] @ 0x88 │ │ │ │ + strheq sl, [r2, #208]! @ 0xd0 │ │ │ │ + biceq r0, sp, r8, lsr #30 │ │ │ │ + biceq pc, ip, ip, asr #30 │ │ │ │ @ instruction: 0xfffe9f0c │ │ │ │ - biceq r9, sp, r4, ror #17 │ │ │ │ - ldrdeq r8, [sp, #104] @ 0x68 │ │ │ │ + biceq r0, sp, r8, asr pc │ │ │ │ + biceq pc, ip, ip, asr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b6160 <__cxa_atexit@plt+0xa9d2c> │ │ │ │ - ldr r1, [pc, #120] @ b616c <__cxa_atexit@plt+0xa9d38> │ │ │ │ + bhi bf0b8 <__cxa_atexit@plt+0xb2c84> │ │ │ │ + ldr r1, [pc, #120] @ bf0c4 <__cxa_atexit@plt+0xb2c90> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b6170 <__cxa_atexit@plt+0xa9d3c> │ │ │ │ + ldr r1, [pc, #104] @ bf0c8 <__cxa_atexit@plt+0xb2c94> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b6140 <__cxa_atexit@plt+0xa9d0c> │ │ │ │ + beq bf098 <__cxa_atexit@plt+0xb2c64> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b614c <__cxa_atexit@plt+0xa9d18> │ │ │ │ - ldr r3, [pc, #80] @ b6174 <__cxa_atexit@plt+0xa9d40> │ │ │ │ + bne bf0a4 <__cxa_atexit@plt+0xb2c70> │ │ │ │ + ldr r3, [pc, #80] @ bf0cc <__cxa_atexit@plt+0xb2c98> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b6178 <__cxa_atexit@plt+0xa9d44> │ │ │ │ + ldr r8, [pc, #76] @ bf0d0 <__cxa_atexit@plt+0xb2c9c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b617c <__cxa_atexit@plt+0xa9d48> │ │ │ │ + ldr r7, [pc, #40] @ bf0d4 <__cxa_atexit@plt+0xb2ca0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r3, ip, ror #24 │ │ │ │ + mvneq sl, ip, lsl #26 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r8, sp, r4, lsl #13 │ │ │ │ - mvneq r3, r4, lsl ip │ │ │ │ - biceq r8, sp, r8, lsr #12 │ │ │ │ + strdeq pc, [ip, #200] @ 0xc8 │ │ │ │ + strheq sl, [r2, #196]! @ 0xc4 │ │ │ │ + stlbeq ip, [ip] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b61bc <__cxa_atexit@plt+0xa9d88> │ │ │ │ - ldr r3, [pc, #52] @ b61d4 <__cxa_atexit@plt+0xa9da0> │ │ │ │ + bne bf114 <__cxa_atexit@plt+0xb2ce0> │ │ │ │ + ldr r3, [pc, #52] @ bf12c <__cxa_atexit@plt+0xb2cf8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b61d8 <__cxa_atexit@plt+0xa9da4> │ │ │ │ + ldr r8, [pc, #40] @ bf130 <__cxa_atexit@plt+0xb2cfc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b61d0 <__cxa_atexit@plt+0xa9d9c> │ │ │ │ + ldr r7, [pc, #12] @ bf128 <__cxa_atexit@plt+0xb2cf4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, lsr #23 │ │ │ │ + mvneq sl, r4, asr #24 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r8, sp, r0, lsl #12 │ │ │ │ + biceq pc, ip, r4, ror ip @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b6204 <__cxa_atexit@plt+0xa9dd0> │ │ │ │ + bne bf15c <__cxa_atexit@plt+0xb2d28> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b6218 <__cxa_atexit@plt+0xa9de4> │ │ │ │ + ldr r7, [pc, #12] @ bf170 <__cxa_atexit@plt+0xb2d3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, asr fp │ │ │ │ - biceq r9, sp, ip, lsl #29 │ │ │ │ + strdeq sl, [r2, #188]! @ 0xbc │ │ │ │ + biceq r1, sp, r0, lsl #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b6270 <__cxa_atexit@plt+0xa9e3c> │ │ │ │ - ldr r2, [pc, #60] @ b6278 <__cxa_atexit@plt+0xa9e44> │ │ │ │ + bhi bf1c8 <__cxa_atexit@plt+0xb2d94> │ │ │ │ + ldr r2, [pc, #60] @ bf1d0 <__cxa_atexit@plt+0xb2d9c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b627c <__cxa_atexit@plt+0xa9e48> │ │ │ │ + ldr r9, [pc, #56] @ bf1d4 <__cxa_atexit@plt+0xb2da0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b6280 <__cxa_atexit@plt+0xa9e4c> │ │ │ │ + ldr r1, [pc, #48] @ bf1d8 <__cxa_atexit@plt+0xb2da4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b6284 <__cxa_atexit@plt+0xa9e50> │ │ │ │ + ldr r5, [pc, #32] @ bf1dc <__cxa_atexit@plt+0xb2da8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r8, sp, ip, lsl r5 │ │ │ │ - mvneq r3, r4, lsr #22 │ │ │ │ - mvneq r3, r0, lsr #22 │ │ │ │ - strheq r9, [sp, #180] @ 0xb4 │ │ │ │ + @ instruction: 0x01ccfb90 │ │ │ │ + mvneq sl, r4, asr #23 │ │ │ │ + mvneq sl, r0, asr #23 │ │ │ │ + biceq r1, sp, r8, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b62c8 <__cxa_atexit@plt+0xa9e94> │ │ │ │ + bne bf220 <__cxa_atexit@plt+0xb2dec> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b62ec <__cxa_atexit@plt+0xa9eb8> │ │ │ │ - ldr r7, [pc, #76] @ b6300 <__cxa_atexit@plt+0xa9ecc> │ │ │ │ + bhi bf244 <__cxa_atexit@plt+0xb2e10> │ │ │ │ + ldr r7, [pc, #76] @ bf258 <__cxa_atexit@plt+0xb2e24> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b62e0 <__cxa_atexit@plt+0xa9eac> │ │ │ │ + beq bf238 <__cxa_atexit@plt+0xb2e04> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b6308 <__cxa_atexit@plt+0xa9ed4> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bf260 <__cxa_atexit@plt+0xb2e2c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b630c <__cxa_atexit@plt+0xa9ed8> │ │ │ │ + ldr r0, [pc, #48] @ bf264 <__cxa_atexit@plt+0xb2e30> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b6304 <__cxa_atexit@plt+0xa9ed0> │ │ │ │ + ldr r7, [pc, #16] @ bf25c <__cxa_atexit@plt+0xb2e28> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe9b2c │ │ │ │ - @ instruction: 0x01cd8690 │ │ │ │ - biceq r9, sp, r4, ror fp │ │ │ │ - biceq r9, sp, r8, ror #22 │ │ │ │ - biceq r9, sp, r8, lsl #27 │ │ │ │ + biceq pc, ip, r4, lsl #26 │ │ │ │ + biceq r1, sp, r8, ror #3 │ │ │ │ + ldrdeq r1, [sp, #28] │ │ │ │ + strdeq r1, [sp, #60] @ 0x3c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b6364 <__cxa_atexit@plt+0xa9f30> │ │ │ │ - ldr r2, [pc, #60] @ b636c <__cxa_atexit@plt+0xa9f38> │ │ │ │ + bhi bf2bc <__cxa_atexit@plt+0xb2e88> │ │ │ │ + ldr r2, [pc, #60] @ bf2c4 <__cxa_atexit@plt+0xb2e90> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b6370 <__cxa_atexit@plt+0xa9f3c> │ │ │ │ + ldr r9, [pc, #56] @ bf2c8 <__cxa_atexit@plt+0xb2e94> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b6374 <__cxa_atexit@plt+0xa9f40> │ │ │ │ + ldr r1, [pc, #48] @ bf2cc <__cxa_atexit@plt+0xb2e98> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b6378 <__cxa_atexit@plt+0xa9f44> │ │ │ │ + ldr r5, [pc, #32] @ bf2d0 <__cxa_atexit@plt+0xb2e9c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r8, sp, ip, lsr r4 │ │ │ │ - mvneq r3, r0, lsr sl │ │ │ │ - mvneq r3, ip, lsr #20 │ │ │ │ - biceq r9, sp, r0, asr #21 │ │ │ │ + strheq pc, [ip, #160] @ 0xa0 @ │ │ │ │ + ldrdeq sl, [r2, #160]! @ 0xa0 │ │ │ │ + mvneq sl, ip, asr #21 │ │ │ │ + biceq r1, sp, r4, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b63bc <__cxa_atexit@plt+0xa9f88> │ │ │ │ + bne bf314 <__cxa_atexit@plt+0xb2ee0> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b63e0 <__cxa_atexit@plt+0xa9fac> │ │ │ │ - ldr r7, [pc, #76] @ b63f4 <__cxa_atexit@plt+0xa9fc0> │ │ │ │ + bhi bf338 <__cxa_atexit@plt+0xb2f04> │ │ │ │ + ldr r7, [pc, #76] @ bf34c <__cxa_atexit@plt+0xb2f18> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b63d4 <__cxa_atexit@plt+0xa9fa0> │ │ │ │ + beq bf32c <__cxa_atexit@plt+0xb2ef8> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b63fc <__cxa_atexit@plt+0xa9fc8> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ bf354 <__cxa_atexit@plt+0xb2f20> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b6400 <__cxa_atexit@plt+0xa9fcc> │ │ │ │ + ldr r0, [pc, #48] @ bf358 <__cxa_atexit@plt+0xb2f24> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b63f8 <__cxa_atexit@plt+0xa9fc4> │ │ │ │ + ldr r7, [pc, #16] @ bf350 <__cxa_atexit@plt+0xb2f1c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe9a38 │ │ │ │ - @ instruction: 0x01cd859c │ │ │ │ - biceq r9, sp, r0, lsl #21 │ │ │ │ - biceq r9, sp, r4, ror sl │ │ │ │ - biceq r8, sp, r0, asr #6 │ │ │ │ + biceq pc, ip, r0, lsl ip @ │ │ │ │ + strdeq r1, [sp, #4] │ │ │ │ + biceq r1, sp, r8, ror #1 │ │ │ │ + strheq pc, [ip, #148] @ 0x94 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b6458 <__cxa_atexit@plt+0xaa024> │ │ │ │ - ldr r2, [pc, #60] @ b6460 <__cxa_atexit@plt+0xaa02c> │ │ │ │ + bhi bf3b0 <__cxa_atexit@plt+0xb2f7c> │ │ │ │ + ldr r2, [pc, #60] @ bf3b8 <__cxa_atexit@plt+0xb2f84> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b6464 <__cxa_atexit@plt+0xaa030> │ │ │ │ + ldr r9, [pc, #56] @ bf3bc <__cxa_atexit@plt+0xb2f88> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b6468 <__cxa_atexit@plt+0xaa034> │ │ │ │ + ldr r1, [pc, #48] @ bf3c0 <__cxa_atexit@plt+0xb2f8c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b646c <__cxa_atexit@plt+0xaa038> │ │ │ │ + ldr r5, [pc, #32] @ bf3c4 <__cxa_atexit@plt+0xb2f90> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r8, sp, r0, lsr #6 │ │ │ │ - mvneq r3, ip, lsr r9 │ │ │ │ - mvneq r3, r8, lsr r9 │ │ │ │ + @ instruction: 0x01ccf994 │ │ │ │ + ldrdeq sl, [r2, #156]! @ 0x9c │ │ │ │ + ldrdeq sl, [r2, #152]! @ 0x98 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b6498 <__cxa_atexit@plt+0xaa064> │ │ │ │ + bne bf3f0 <__cxa_atexit@plt+0xb2fbc> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b64ac <__cxa_atexit@plt+0xaa078> │ │ │ │ + ldr r7, [pc, #12] @ bf404 <__cxa_atexit@plt+0xb2fd0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq r9, [sp, #76] @ 0x4c │ │ │ │ + biceq r0, sp, r0, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b64fc <__cxa_atexit@plt+0xaa0c8> │ │ │ │ - ldr r2, [pc, #80] @ b651c <__cxa_atexit@plt+0xaa0e8> │ │ │ │ + bhi bf454 <__cxa_atexit@plt+0xb3020> │ │ │ │ + ldr r2, [pc, #80] @ bf474 <__cxa_atexit@plt+0xb3040> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b6504 <__cxa_atexit@plt+0xaa0d0> │ │ │ │ - ldr r3, [pc, #60] @ b6524 <__cxa_atexit@plt+0xaa0f0> │ │ │ │ + bhi bf45c <__cxa_atexit@plt+0xb3028> │ │ │ │ + ldr r3, [pc, #60] @ bf47c <__cxa_atexit@plt+0xb3048> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ b6528 <__cxa_atexit@plt+0xaa0f4> │ │ │ │ + ldr r2, [pc, #56] @ bf480 <__cxa_atexit@plt+0xb304c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b6520 <__cxa_atexit@plt+0xaa0ec> │ │ │ │ + ldr r7, [pc, #20] @ bf478 <__cxa_atexit@plt+0xb3044> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, lsr #17 │ │ │ │ - strdeq r8, [sp, #8] │ │ │ │ + mvneq sl, r8, asr #18 │ │ │ │ + biceq pc, ip, ip, ror #14 │ │ │ │ @ instruction: 0xfffe9644 │ │ │ │ - biceq r8, sp, r0, ror #1 │ │ │ │ + biceq pc, ip, r4, asr r7 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b6584 <__cxa_atexit@plt+0xaa150> │ │ │ │ + bhi bf4dc <__cxa_atexit@plt+0xb30a8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b6590 <__cxa_atexit@plt+0xaa15c> │ │ │ │ - ldr r1, [pc, #68] @ b65a0 <__cxa_atexit@plt+0xaa16c> │ │ │ │ + bcc bf4e8 <__cxa_atexit@plt+0xb30b4> │ │ │ │ + ldr r1, [pc, #68] @ bf4f8 <__cxa_atexit@plt+0xb30c4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ b65a4 <__cxa_atexit@plt+0xaa170> │ │ │ │ + ldr r2, [pc, #64] @ bf4fc <__cxa_atexit@plt+0xb30c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -174169,188 +183343,188 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - mvneq r3, r0, lsl r8 │ │ │ │ + strheq sl, [r2, #128]! @ 0x80 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b661c <__cxa_atexit@plt+0xaa1e8> │ │ │ │ + bhi bf574 <__cxa_atexit@plt+0xb3140> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ b6638 <__cxa_atexit@plt+0xaa204> │ │ │ │ + ldr r1, [pc, #104] @ bf590 <__cxa_atexit@plt+0xb315c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ b663c <__cxa_atexit@plt+0xaa208> │ │ │ │ + ldr r0, [pc, #100] @ bf594 <__cxa_atexit@plt+0xb3160> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b6628 <__cxa_atexit@plt+0xaa1f4> │ │ │ │ - ldr r3, [pc, #72] @ b6640 <__cxa_atexit@plt+0xaa20c> │ │ │ │ + bhi bf580 <__cxa_atexit@plt+0xb314c> │ │ │ │ + ldr r3, [pc, #72] @ bf598 <__cxa_atexit@plt+0xb3164> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b660c <__cxa_atexit@plt+0xaa1d8> │ │ │ │ + beq bf564 <__cxa_atexit@plt+0xb3130> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b6644 <__cxa_atexit@plt+0xaa210> │ │ │ │ + ldr r7, [pc, #20] @ bf59c <__cxa_atexit@plt+0xb3168> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, lsr #15 │ │ │ │ - mvneq r3, r8, lsl #15 │ │ │ │ + mvneq sl, r4, asr #16 │ │ │ │ + mvneq sl, r8, lsr #16 │ │ │ │ @ instruction: 0xfffe8bac │ │ │ │ - biceq r7, sp, r8, lsl lr │ │ │ │ - biceq r9, sp, r0, lsl #16 │ │ │ │ + biceq pc, ip, ip, lsl #9 │ │ │ │ + biceq r0, sp, r4, ror lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b66fc <__cxa_atexit@plt+0xaa2c8> │ │ │ │ - ldr r2, [pc, #164] @ b6714 <__cxa_atexit@plt+0xaa2e0> │ │ │ │ + bhi bf654 <__cxa_atexit@plt+0xb3220> │ │ │ │ + ldr r2, [pc, #164] @ bf66c <__cxa_atexit@plt+0xb3238> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b66dc <__cxa_atexit@plt+0xaa2a8> │ │ │ │ + beq bf634 <__cxa_atexit@plt+0xb3200> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b66e4 <__cxa_atexit@plt+0xaa2b0> │ │ │ │ + bne bf63c <__cxa_atexit@plt+0xb3208> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b6708 <__cxa_atexit@plt+0xaa2d4> │ │ │ │ - ldr r2, [pc, #104] @ b6720 <__cxa_atexit@plt+0xaa2ec> │ │ │ │ + bcc bf660 <__cxa_atexit@plt+0xb322c> │ │ │ │ + ldr r2, [pc, #104] @ bf678 <__cxa_atexit@plt+0xb3244> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #100] @ b6724 <__cxa_atexit@plt+0xaa2f0> │ │ │ │ + ldr lr, [pc, #100] @ bf67c <__cxa_atexit@plt+0xb3248> │ │ │ │ add lr, pc, lr │ │ │ │ ldmdb r3, {r0, r1} │ │ │ │ str r2, [r3, #-12] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b6718 <__cxa_atexit@plt+0xaa2e4> │ │ │ │ + ldr r7, [pc, #44] @ bf670 <__cxa_atexit@plt+0xb323c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ b671c <__cxa_atexit@plt+0xaa2e8> │ │ │ │ + ldr r0, [pc, #40] @ bf674 <__cxa_atexit@plt+0xb3240> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r7, sp, r8, lsr #30 │ │ │ │ - biceq r7, sp, r0, lsr #30 │ │ │ │ + @ instruction: 0x01ccf59c │ │ │ │ + @ instruction: 0x01ccf594 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - biceq r9, sp, r4, lsr #14 │ │ │ │ + @ instruction: 0x01cd0d98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ bic r6, r7, #3 │ │ │ │ ldr r6, [r6] │ │ │ │ ldrh r6, [r6, #-2] │ │ │ │ cmp r6, #4 │ │ │ │ - bne b678c <__cxa_atexit@plt+0xaa358> │ │ │ │ + bne bf6e4 <__cxa_atexit@plt+0xb32b0> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b67a8 <__cxa_atexit@plt+0xaa374> │ │ │ │ - ldr r3, [pc, #88] @ b67bc <__cxa_atexit@plt+0xaa388> │ │ │ │ + bcc bf700 <__cxa_atexit@plt+0xb32cc> │ │ │ │ + ldr r3, [pc, #88] @ bf714 <__cxa_atexit@plt+0xb32e0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #84] @ b67c0 <__cxa_atexit@plt+0xaa38c> │ │ │ │ + ldr r2, [pc, #84] @ bf718 <__cxa_atexit@plt+0xb32e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ b67b4 <__cxa_atexit@plt+0xaa380> │ │ │ │ + ldr r7, [pc, #32] @ bf70c <__cxa_atexit@plt+0xb32d8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #24] @ b67b8 <__cxa_atexit@plt+0xaa384> │ │ │ │ + ldr r0, [pc, #24] @ bf710 <__cxa_atexit@plt+0xb32dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r7, sp, r0, lsl #29 │ │ │ │ - biceq r7, sp, r4, ror lr │ │ │ │ + strdeq pc, [ip, #68] @ 0x44 │ │ │ │ + biceq pc, ip, r8, ror #9 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - biceq r9, sp, r0, ror #12 │ │ │ │ + ldrdeq r0, [sp, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ b67ec <__cxa_atexit@plt+0xaa3b8> │ │ │ │ + ldr r3, [pc, #20] @ bf744 <__cxa_atexit@plt+0xb3310> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ mov sl, r7 │ │ │ │ - b b2a64 <__cxa_atexit@plt+0xa6630> │ │ │ │ - biceq r8, sp, r4, ror #4 │ │ │ │ - biceq r9, sp, r8, asr r6 │ │ │ │ + b bb9bc <__cxa_atexit@plt+0xaf588> │ │ │ │ + ldrdeq pc, [ip, #136] @ 0x88 │ │ │ │ + biceq r0, sp, ip, asr #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b68b0 <__cxa_atexit@plt+0xaa47c> │ │ │ │ - ldr r2, [pc, #184] @ b68cc <__cxa_atexit@plt+0xaa498> │ │ │ │ + bhi bf808 <__cxa_atexit@plt+0xb33d4> │ │ │ │ + ldr r2, [pc, #184] @ bf824 <__cxa_atexit@plt+0xb33f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b6890 <__cxa_atexit@plt+0xaa45c> │ │ │ │ + beq bf7e8 <__cxa_atexit@plt+0xb33b4> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b689c <__cxa_atexit@plt+0xaa468> │ │ │ │ + bne bf7f4 <__cxa_atexit@plt+0xb33c0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc b68b8 <__cxa_atexit@plt+0xaa484> │ │ │ │ - ldr r8, [pc, #128] @ b68d8 <__cxa_atexit@plt+0xaa4a4> │ │ │ │ + bcc bf810 <__cxa_atexit@plt+0xb33dc> │ │ │ │ + ldr r8, [pc, #128] @ bf830 <__cxa_atexit@plt+0xb33fc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #124] @ b68dc <__cxa_atexit@plt+0xaa4a8> │ │ │ │ + ldr lr, [pc, #124] @ bf834 <__cxa_atexit@plt+0xb3400> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldmdb r5, {r1, r3} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -174359,239 +183533,239 @@ │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b68d0 <__cxa_atexit@plt+0xaa49c> │ │ │ │ + ldr r7, [pc, #44] @ bf828 <__cxa_atexit@plt+0xb33f4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ b68d4 <__cxa_atexit@plt+0xaa4a0> │ │ │ │ + ldr r0, [pc, #40] @ bf82c <__cxa_atexit@plt+0xb33f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - biceq r7, sp, r0, ror sp │ │ │ │ - biceq r7, sp, r8, ror #26 │ │ │ │ + biceq pc, ip, r4, ror #7 │ │ │ │ + ldrdeq pc, [ip, #60] @ 0x3c │ │ │ │ @ instruction: 0xfffffcd8 │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ - biceq r9, sp, ip, ror #10 │ │ │ │ + biceq r0, sp, r0, ror #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne b6954 <__cxa_atexit@plt+0xaa520> │ │ │ │ + bne bf8ac <__cxa_atexit@plt+0xb3478> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b696c <__cxa_atexit@plt+0xaa538> │ │ │ │ - ldr r2, [pc, #108] @ b6984 <__cxa_atexit@plt+0xaa550> │ │ │ │ + bcc bf8c4 <__cxa_atexit@plt+0xb3490> │ │ │ │ + ldr r2, [pc, #108] @ bf8dc <__cxa_atexit@plt+0xb34a8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #104] @ b6988 <__cxa_atexit@plt+0xaa554> │ │ │ │ + ldr lr, [pc, #104] @ bf8e0 <__cxa_atexit@plt+0xb34ac> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ b697c <__cxa_atexit@plt+0xaa548> │ │ │ │ + ldr r7, [pc, #32] @ bf8d4 <__cxa_atexit@plt+0xb34a0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #24] @ b6980 <__cxa_atexit@plt+0xaa54c> │ │ │ │ + ldr r0, [pc, #24] @ bf8d8 <__cxa_atexit@plt+0xb34a4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r7, [sp, #200] @ 0xc8 │ │ │ │ - biceq r7, sp, ip, lsr #25 │ │ │ │ + biceq pc, ip, ip, lsr #6 │ │ │ │ + biceq pc, ip, r0, lsr #6 │ │ │ │ @ instruction: 0xfffffc18 │ │ │ │ @ instruction: 0xfffffd34 │ │ │ │ - strdeq r9, [sp, #108] @ 0x6c │ │ │ │ + biceq r0, sp, r0, ror sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b69e0 <__cxa_atexit@plt+0xaa5ac> │ │ │ │ - ldr r2, [pc, #60] @ b69e8 <__cxa_atexit@plt+0xaa5b4> │ │ │ │ + bhi bf938 <__cxa_atexit@plt+0xb3504> │ │ │ │ + ldr r2, [pc, #60] @ bf940 <__cxa_atexit@plt+0xb350c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b69ec <__cxa_atexit@plt+0xaa5b8> │ │ │ │ + ldr r9, [pc, #56] @ bf944 <__cxa_atexit@plt+0xb3510> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b69f0 <__cxa_atexit@plt+0xaa5bc> │ │ │ │ + ldr r1, [pc, #48] @ bf948 <__cxa_atexit@plt+0xb3514> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b69f4 <__cxa_atexit@plt+0xaa5c0> │ │ │ │ + ldr r5, [pc, #32] @ bf94c <__cxa_atexit@plt+0xb3518> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrdeq r7, [sp, #212] @ 0xd4 │ │ │ │ - strheq r3, [r3, #52]! @ 0x34 │ │ │ │ - strheq r3, [r3, #48]! @ 0x30 │ │ │ │ - biceq r9, sp, r0, lsl #13 │ │ │ │ + biceq pc, ip, r8, asr #8 │ │ │ │ + mvneq sl, r4, asr r4 │ │ │ │ + mvneq sl, r0, asr r4 │ │ │ │ + strdeq r0, [sp, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b6a68 <__cxa_atexit@plt+0xaa634> │ │ │ │ + bne bf9c0 <__cxa_atexit@plt+0xb358c> │ │ │ │ add r2, r5, #4 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b6aa0 <__cxa_atexit@plt+0xaa66c> │ │ │ │ - ldr r1, [pc, #144] @ b6abc <__cxa_atexit@plt+0xaa688> │ │ │ │ + bhi bf9f8 <__cxa_atexit@plt+0xb35c4> │ │ │ │ + ldr r1, [pc, #144] @ bfa14 <__cxa_atexit@plt+0xb35e0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq b6a80 <__cxa_atexit@plt+0xaa64c> │ │ │ │ + beq bf9d8 <__cxa_atexit@plt+0xb35a4> │ │ │ │ cmp r1, #1 │ │ │ │ - bne b6a88 <__cxa_atexit@plt+0xaa654> │ │ │ │ - ldr r2, [pc, #120] @ b6ac0 <__cxa_atexit@plt+0xaa68c> │ │ │ │ + bne bf9e0 <__cxa_atexit@plt+0xb35ac> │ │ │ │ + ldr r2, [pc, #120] @ bfa18 <__cxa_atexit@plt+0xb35e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #108] @ b6ac4 <__cxa_atexit@plt+0xaa690> │ │ │ │ + ldr r9, [pc, #108] @ bfa1c <__cxa_atexit@plt+0xb35e8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #92] @ b6acc <__cxa_atexit@plt+0xaa698> │ │ │ │ + ldr r7, [pc, #92] @ bfa24 <__cxa_atexit@plt+0xb35f0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #84] @ b6ad0 <__cxa_atexit@plt+0xaa69c> │ │ │ │ + ldr r0, [pc, #84] @ bfa28 <__cxa_atexit@plt+0xb35f4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ b6ad4 <__cxa_atexit@plt+0xaa6a0> │ │ │ │ + ldr r7, [pc, #68] @ bfa2c <__cxa_atexit@plt+0xb35f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b6ac8 <__cxa_atexit@plt+0xaa694> │ │ │ │ + ldr r3, [pc, #32] @ bfa20 <__cxa_atexit@plt+0xb35ec> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff314 │ │ │ │ @ instruction: 0xfffff354 │ │ │ │ - stlexbeq r7, r8, [sp] │ │ │ │ - @ instruction: 0x01cd9590 │ │ │ │ - biceq r9, sp, r0, ror #11 │ │ │ │ - ldrdeq r9, [sp, #84] @ 0x54 │ │ │ │ - mvneq r3, r4, ror #11 │ │ │ │ - @ instruction: 0x01cd9590 │ │ │ │ + biceq pc, ip, ip, lsl #10 │ │ │ │ + biceq r0, sp, r4, lsl #24 │ │ │ │ + biceq r0, sp, r4, asr ip │ │ │ │ + biceq r0, sp, r8, asr #24 │ │ │ │ + strheq sl, [r2, #108]! @ 0x6c │ │ │ │ + biceq r0, sp, r4, lsl #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b6b2c <__cxa_atexit@plt+0xaa6f8> │ │ │ │ - ldr r2, [pc, #60] @ b6b34 <__cxa_atexit@plt+0xaa700> │ │ │ │ + bhi bfa84 <__cxa_atexit@plt+0xb3650> │ │ │ │ + ldr r2, [pc, #60] @ bfa8c <__cxa_atexit@plt+0xb3658> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b6b38 <__cxa_atexit@plt+0xaa704> │ │ │ │ + ldr r9, [pc, #56] @ bfa90 <__cxa_atexit@plt+0xb365c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b6b3c <__cxa_atexit@plt+0xaa708> │ │ │ │ + ldr r1, [pc, #48] @ bfa94 <__cxa_atexit@plt+0xb3660> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b6b40 <__cxa_atexit@plt+0xaa70c> │ │ │ │ + ldr r5, [pc, #32] @ bfa98 <__cxa_atexit@plt+0xb3664> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - @ instruction: 0x01cd7c9c │ │ │ │ - mvneq r3, r8, ror #4 │ │ │ │ - mvneq r3, r4, ror #4 │ │ │ │ - biceq r9, sp, r4, lsl r5 │ │ │ │ + biceq pc, ip, r0, lsl r3 @ │ │ │ │ + mvneq sl, r8, lsl #6 │ │ │ │ + mvneq sl, r4, lsl #6 │ │ │ │ + biceq r0, sp, r8, lsl #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b6b84 <__cxa_atexit@plt+0xaa750> │ │ │ │ + bne bfadc <__cxa_atexit@plt+0xb36a8> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b6ba8 <__cxa_atexit@plt+0xaa774> │ │ │ │ - ldr r7, [pc, #76] @ b6bbc <__cxa_atexit@plt+0xaa788> │ │ │ │ + bhi bfb00 <__cxa_atexit@plt+0xb36cc> │ │ │ │ + ldr r7, [pc, #76] @ bfb14 <__cxa_atexit@plt+0xb36e0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b6b9c <__cxa_atexit@plt+0xaa768> │ │ │ │ + beq bfaf4 <__cxa_atexit@plt+0xb36c0> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ b6bc4 <__cxa_atexit@plt+0xaa790> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ bfb1c <__cxa_atexit@plt+0xb36e8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b6bc8 <__cxa_atexit@plt+0xaa794> │ │ │ │ + ldr r0, [pc, #48] @ bfb20 <__cxa_atexit@plt+0xb36ec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b6bc0 <__cxa_atexit@plt+0xaa78c> │ │ │ │ + ldr r7, [pc, #16] @ bfb18 <__cxa_atexit@plt+0xb36e4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe940c │ │ │ │ - ldrdeq r7, [sp, #216] @ 0xd8 │ │ │ │ - ldrdeq r9, [sp, #68] @ 0x44 │ │ │ │ - biceq r9, sp, r8, asr #9 │ │ │ │ + biceq pc, ip, ip, asr #8 │ │ │ │ + biceq r0, sp, r8, asr #22 │ │ │ │ + biceq r0, sp, ip, lsr fp │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b6c90 <__cxa_atexit@plt+0xaa85c> │ │ │ │ + bhi bfbe8 <__cxa_atexit@plt+0xb37b4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #84 @ 0x54 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b6c98 <__cxa_atexit@plt+0xaa864> │ │ │ │ - ldr r7, [pc, #180] @ b6cb8 <__cxa_atexit@plt+0xaa884> │ │ │ │ + bcc bfbf0 <__cxa_atexit@plt+0xb37bc> │ │ │ │ + ldr r7, [pc, #180] @ bfc10 <__cxa_atexit@plt+0xb37dc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #176] @ b6cbc <__cxa_atexit@plt+0xaa888> │ │ │ │ + ldr lr, [pc, #176] @ bfc14 <__cxa_atexit@plt+0xb37e0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #172] @ b6cc0 <__cxa_atexit@plt+0xaa88c> │ │ │ │ + ldr r1, [pc, #172] @ bfc18 <__cxa_atexit@plt+0xb37e4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #168] @ b6cc4 <__cxa_atexit@plt+0xaa890> │ │ │ │ + ldr r2, [pc, #168] @ bfc1c <__cxa_atexit@plt+0xb37e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr ip, [pc, #164] @ b6cc8 <__cxa_atexit@plt+0xaa894> │ │ │ │ + ldr ip, [pc, #164] @ bfc20 <__cxa_atexit@plt+0xb37ec> │ │ │ │ add ip, pc, ip │ │ │ │ str r7, [sl, #4]! │ │ │ │ str r9, [sl, #8] │ │ │ │ mov r7, sl │ │ │ │ str r1, [r7, #36]! @ 0x24 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, sl │ │ │ │ @@ -174604,66 +183778,66 @@ │ │ │ │ str r8, [sl, #52] @ 0x34 │ │ │ │ str r7, [sl, #56] @ 0x38 │ │ │ │ str sl, [sl, #32] │ │ │ │ str sl, [sl, #20] │ │ │ │ mov r7, sl │ │ │ │ str ip, [r7, #72]! @ 0x48 │ │ │ │ mov r8, sl │ │ │ │ - ldr r3, [pc, #84] @ b6ccc <__cxa_atexit@plt+0xaa898> │ │ │ │ + ldr r3, [pc, #84] @ bfc24 <__cxa_atexit@plt+0xb37f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #60]! @ 0x3c │ │ │ │ - ldr r3, [pc, #76] @ b6cd0 <__cxa_atexit@plt+0xaa89c> │ │ │ │ + ldr r3, [pc, #76] @ bfc28 <__cxa_atexit@plt+0xb37f4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sl, #24]! │ │ │ │ sub r9, r6, #31 │ │ │ │ bx r0 │ │ │ │ mov r6, sl │ │ │ │ - b b6ca0 <__cxa_atexit@plt+0xaa86c> │ │ │ │ + b bfbf8 <__cxa_atexit@plt+0xb37c4> │ │ │ │ mov r7, #84 @ 0x54 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ b6cb4 <__cxa_atexit@plt+0xaa880> │ │ │ │ + ldr r7, [pc, #12] @ bfc0c <__cxa_atexit@plt+0xb37d8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r9, sp, r8, lsl r4 │ │ │ │ + biceq r0, sp, ip, lsl #21 │ │ │ │ @ instruction: 0xfffff4d4 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ @ instruction: 0xfffff7f8 │ │ │ │ @ instruction: 0xfffff608 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ @ instruction: 0xfffffd1c │ │ │ │ @ instruction: 0xfffff694 │ │ │ │ - biceq r9, sp, r0, ror #7 │ │ │ │ + biceq r0, sp, r4, asr sl │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b6dfc <__cxa_atexit@plt+0xaa9c8> │ │ │ │ - ldr r7, [pc, #344] @ b6e50 <__cxa_atexit@plt+0xaaa1c> │ │ │ │ + bhi bfd54 <__cxa_atexit@plt+0xb3920> │ │ │ │ + ldr r7, [pc, #344] @ bfda8 <__cxa_atexit@plt+0xb3974> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-4]! │ │ │ │ sub r7, r3, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b6e0c <__cxa_atexit@plt+0xaa9d8> │ │ │ │ + bhi bfd64 <__cxa_atexit@plt+0xb3930> │ │ │ │ ldr lr, [r4, #804] @ 0x324 │ │ │ │ add ip, r6, #84 @ 0x54 │ │ │ │ cmp lr, ip │ │ │ │ - bcc b6e14 <__cxa_atexit@plt+0xaa9e0> │ │ │ │ - ldr r0, [pc, #304] @ b6e54 <__cxa_atexit@plt+0xaaa20> │ │ │ │ + bcc bfd6c <__cxa_atexit@plt+0xb3938> │ │ │ │ + ldr r0, [pc, #304] @ bfdac <__cxa_atexit@plt+0xb3978> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #300] @ b6e58 <__cxa_atexit@plt+0xaaa24> │ │ │ │ + ldr r1, [pc, #300] @ bfdb0 <__cxa_atexit@plt+0xb397c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #296] @ b6e5c <__cxa_atexit@plt+0xaaa28> │ │ │ │ + ldr r3, [pc, #296] @ bfdb4 <__cxa_atexit@plt+0xb3980> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #292] @ b6e60 <__cxa_atexit@plt+0xaaa2c> │ │ │ │ + ldr r7, [pc, #292] @ bfdb8 <__cxa_atexit@plt+0xb3984> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr sl, [pc, #288] @ b6e64 <__cxa_atexit@plt+0xaaa30> │ │ │ │ + ldr sl, [pc, #288] @ bfdbc <__cxa_atexit@plt+0xb3988> │ │ │ │ add sl, pc, sl │ │ │ │ mov r2, r6 │ │ │ │ str r0, [r2, #4]! │ │ │ │ str r8, [r2, #52] @ 0x34 │ │ │ │ str r1, [r2, #48] @ 0x30 │ │ │ │ str r9, [r2, #8] │ │ │ │ mov r0, r2 │ │ │ │ @@ -174671,61 +183845,61 @@ │ │ │ │ sub r8, ip, #31 │ │ │ │ str r0, [r2, #56] @ 0x38 │ │ │ │ mov ip, r2 │ │ │ │ str r7, [ip, #12]! │ │ │ │ mov r7, r2 │ │ │ │ str sl, [r7, #72]! @ 0x48 │ │ │ │ mov r1, r2 │ │ │ │ - ldr r0, [pc, #228] @ b6e68 <__cxa_atexit@plt+0xaaa34> │ │ │ │ + ldr r0, [pc, #228] @ bfdc0 <__cxa_atexit@plt+0xb398c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r1, #24]! │ │ │ │ mov r0, r2 │ │ │ │ - ldr r3, [pc, #216] @ b6e6c <__cxa_atexit@plt+0xaaa38> │ │ │ │ + ldr r3, [pc, #216] @ bfdc4 <__cxa_atexit@plt+0xb3990> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #60]! @ 0x3c │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r8, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str ip, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r2, [r2, #80] @ 0x50 │ │ │ │ str r2, [r2, #68] @ 0x44 │ │ │ │ str r2, [r2, #44] @ 0x2c │ │ │ │ str r2, [r2, #32] │ │ │ │ str r2, [r2, #20] │ │ │ │ add r9, r2, #104 @ 0x68 │ │ │ │ cmp lr, r9 │ │ │ │ - bcc b6e34 <__cxa_atexit@plt+0xaaa00> │ │ │ │ - ldr r2, [pc, #168] @ b6e7c <__cxa_atexit@plt+0xaaa48> │ │ │ │ + bcc bfd8c <__cxa_atexit@plt+0xb3958> │ │ │ │ + ldr r2, [pc, #168] @ bfdd4 <__cxa_atexit@plt+0xb39a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #88] @ 0x58 │ │ │ │ str r7, [r6, #92] @ 0x5c │ │ │ │ str r0, [r6, #96] @ 0x60 │ │ │ │ str r8, [r6, #100] @ 0x64 │ │ │ │ str r1, [r6, #104] @ 0x68 │ │ │ │ str ip, [r6, #108] @ 0x6c │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r9, #19 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #116] @ b6e78 <__cxa_atexit@plt+0xaaa44> │ │ │ │ + ldr r7, [pc, #116] @ bfdd0 <__cxa_atexit@plt+0xb399c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov ip, r6 │ │ │ │ - b b6e1c <__cxa_atexit@plt+0xaa9e8> │ │ │ │ + b bfd74 <__cxa_atexit@plt+0xb3940> │ │ │ │ mov r7, #84 @ 0x54 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #80] @ b6e74 <__cxa_atexit@plt+0xaaa40> │ │ │ │ + ldr r7, [pc, #80] @ bfdcc <__cxa_atexit@plt+0xb3998> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #52] @ b6e70 <__cxa_atexit@plt+0xaaa3c> │ │ │ │ + ldr r6, [pc, #52] @ bfdc8 <__cxa_atexit@plt+0xb3994> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #-24]! @ 0xffffffe8 │ │ │ │ mov r6, r9 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ @@ -174733,575 +183907,575 @@ │ │ │ │ @ instruction: 0xfffffad0 │ │ │ │ @ instruction: 0xfffff6d8 │ │ │ │ @ instruction: 0xfffff4e8 │ │ │ │ @ instruction: 0xfffffd9c │ │ │ │ @ instruction: 0xfffff594 │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - @ instruction: 0x01cd929c │ │ │ │ - biceq r9, sp, r0, ror #5 │ │ │ │ - mvneq r3, r4, lsr #5 │ │ │ │ + biceq r0, sp, r0, lsl r9 │ │ │ │ + biceq r0, sp, r4, asr r9 │ │ │ │ + mvneq sl, ip, ror r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #4] │ │ │ │ stmdb r5, {r8, r9, sl} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b6ed8 <__cxa_atexit@plt+0xaaaa4> │ │ │ │ - ldr lr, [pc, #68] @ b6ef0 <__cxa_atexit@plt+0xaaabc> │ │ │ │ + bcc bfe30 <__cxa_atexit@plt+0xb39fc> │ │ │ │ + ldr lr, [pc, #68] @ bfe48 <__cxa_atexit@plt+0xb3a14> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldmda r5, {r1, r7, r8} │ │ │ │ ldr r0, [r5, #4] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #20] @ b6ef4 <__cxa_atexit@plt+0xaaac0> │ │ │ │ + ldr r3, [pc, #20] @ bfe4c <__cxa_atexit@plt+0xb3a18> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-16]! │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq r3, ip, asr #3 │ │ │ │ + mvneq sl, r4, lsr #5 │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b6f4c <__cxa_atexit@plt+0xaab18> │ │ │ │ + bcc bfea4 <__cxa_atexit@plt+0xb3a70> │ │ │ │ ldr ip, [r5, #24]! │ │ │ │ - ldr lr, [pc, #68] @ b6f64 <__cxa_atexit@plt+0xaab30> │ │ │ │ + ldr lr, [pc, #68] @ bfebc <__cxa_atexit@plt+0xb3a88> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r2, [r5, #-20] @ 0xffffffec │ │ │ │ sub r8, r5, #16 │ │ │ │ ldm r8, {r1, r7, r8} │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #20] @ b6f68 <__cxa_atexit@plt+0xaab34> │ │ │ │ + ldr r3, [pc, #20] @ bfec0 <__cxa_atexit@plt+0xb3a8c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq r3, r8, asr r1 │ │ │ │ + mvneq sl, r0, lsr r2 │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ - biceq r9, sp, ip, ror #2 │ │ │ │ + biceq r0, sp, r0, ror #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b b6ce4 <__cxa_atexit@plt+0xaa8b0> │ │ │ │ - biceq r7, sp, r4, ror #24 │ │ │ │ + b bfc3c <__cxa_atexit@plt+0xb3808> │ │ │ │ + ldrdeq pc, [ip, #40] @ 0x28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r2, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b6ffc <__cxa_atexit@plt+0xaabc8> │ │ │ │ - ldr r1, [pc, #92] @ b7010 <__cxa_atexit@plt+0xaabdc> │ │ │ │ + bhi bff54 <__cxa_atexit@plt+0xb3b20> │ │ │ │ + ldr r1, [pc, #92] @ bff68 <__cxa_atexit@plt+0xb3b34> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-8]! │ │ │ │ str r8, [r3, #4] │ │ │ │ tst r2, #3 │ │ │ │ - beq b6fec <__cxa_atexit@plt+0xaabb8> │ │ │ │ + beq bff44 <__cxa_atexit@plt+0xb3b10> │ │ │ │ ldr r9, [r2, #3] │ │ │ │ ldr sl, [r2, #7] │ │ │ │ ldr r3, [r2, #11] │ │ │ │ ldr r1, [r2, #15] │ │ │ │ ldr r2, [r2, #19] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ mov r5, r7 │ │ │ │ - b a6128 <__cxa_atexit@plt+0x99cf4> │ │ │ │ + b af080 <__cxa_atexit@plt+0xa2c4c> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b7014 <__cxa_atexit@plt+0xaabe0> │ │ │ │ + ldr r7, [pc, #16] @ bff6c <__cxa_atexit@plt+0xb3b38> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffef444 │ │ │ │ - strdeq r7, [sp, #180] @ 0xb4 │ │ │ │ + biceq pc, ip, r8, ror #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b7078 <__cxa_atexit@plt+0xaac44> │ │ │ │ - ldr r3, [pc, #80] @ b7090 <__cxa_atexit@plt+0xaac5c> │ │ │ │ + bcc bffd0 <__cxa_atexit@plt+0xb3b9c> │ │ │ │ + ldr r3, [pc, #80] @ bffe8 <__cxa_atexit@plt+0xb3bb4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #76] @ b7094 <__cxa_atexit@plt+0xaac60> │ │ │ │ + ldr r9, [pc, #76] @ bffec <__cxa_atexit@plt+0xb3bb8> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #72] @ b7098 <__cxa_atexit@plt+0xaac64> │ │ │ │ + ldr lr, [pc, #72] @ bfff0 <__cxa_atexit@plt+0xb3bbc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #23 │ │ │ │ sub r2, r6, #15 │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ str r8, [r7, #16] │ │ │ │ str lr, [r7, #20] │ │ │ │ str r2, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b709c <__cxa_atexit@plt+0xaac68> │ │ │ │ + ldr r7, [pc, #28] @ bfff4 <__cxa_atexit@plt+0xb3bc0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - strheq r3, [r3, #12]! │ │ │ │ - biceq r9, sp, ip, rrx │ │ │ │ - biceq r7, sp, r8, lsl #14 │ │ │ │ + mvneq sl, r8, lsl #3 │ │ │ │ + biceq r0, sp, r0, ror #13 │ │ │ │ + biceq lr, ip, ip, ror sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b7130 <__cxa_atexit@plt+0xaacfc> │ │ │ │ - ldr r1, [pc, #120] @ b713c <__cxa_atexit@plt+0xaad08> │ │ │ │ + bhi c0088 <__cxa_atexit@plt+0xb3c54> │ │ │ │ + ldr r1, [pc, #120] @ c0094 <__cxa_atexit@plt+0xb3c60> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b7140 <__cxa_atexit@plt+0xaad0c> │ │ │ │ + ldr r1, [pc, #104] @ c0098 <__cxa_atexit@plt+0xb3c64> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b7110 <__cxa_atexit@plt+0xaacdc> │ │ │ │ + beq c0068 <__cxa_atexit@plt+0xb3c34> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b711c <__cxa_atexit@plt+0xaace8> │ │ │ │ - ldr r3, [pc, #80] @ b7144 <__cxa_atexit@plt+0xaad10> │ │ │ │ + bne c0074 <__cxa_atexit@plt+0xb3c40> │ │ │ │ + ldr r3, [pc, #80] @ c009c <__cxa_atexit@plt+0xb3c68> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b7148 <__cxa_atexit@plt+0xaad14> │ │ │ │ + ldr r8, [pc, #76] @ c00a0 <__cxa_atexit@plt+0xb3c6c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b714c <__cxa_atexit@plt+0xaad18> │ │ │ │ + ldr r7, [pc, #40] @ c00a4 <__cxa_atexit@plt+0xb3c70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - @ instruction: 0x01e32c9c │ │ │ │ + mvneq r9, ip, lsr sp │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - strheq r7, [sp, #100] @ 0x64 │ │ │ │ - mvneq r2, r4, asr #24 │ │ │ │ - biceq r7, sp, r8, asr r6 │ │ │ │ + biceq lr, ip, r8, lsr #26 │ │ │ │ + mvneq r9, r4, ror #25 │ │ │ │ + biceq lr, ip, ip, asr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b718c <__cxa_atexit@plt+0xaad58> │ │ │ │ - ldr r3, [pc, #52] @ b71a4 <__cxa_atexit@plt+0xaad70> │ │ │ │ + bne c00e4 <__cxa_atexit@plt+0xb3cb0> │ │ │ │ + ldr r3, [pc, #52] @ c00fc <__cxa_atexit@plt+0xb3cc8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b71a8 <__cxa_atexit@plt+0xaad74> │ │ │ │ + ldr r8, [pc, #40] @ c0100 <__cxa_atexit@plt+0xb3ccc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b71a0 <__cxa_atexit@plt+0xaad6c> │ │ │ │ + ldr r7, [pc, #12] @ c00f8 <__cxa_atexit@plt+0xb3cc4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq r2, [r3, #180]! @ 0xb4 │ │ │ │ + mvneq r9, r4, ror ip │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, sp, r0, lsr r6 │ │ │ │ + biceq lr, ip, r4, lsr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b71d4 <__cxa_atexit@plt+0xaada0> │ │ │ │ + bne c012c <__cxa_atexit@plt+0xb3cf8> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b71e8 <__cxa_atexit@plt+0xaadb4> │ │ │ │ + ldr r7, [pc, #12] @ c0140 <__cxa_atexit@plt+0xb3d0c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, lsl #23 │ │ │ │ - strheq r8, [sp, #236] @ 0xec │ │ │ │ + mvneq r9, ip, lsr #24 │ │ │ │ + biceq r0, sp, r0, lsr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7240 <__cxa_atexit@plt+0xaae0c> │ │ │ │ - ldr r2, [pc, #60] @ b7248 <__cxa_atexit@plt+0xaae14> │ │ │ │ + bhi c0198 <__cxa_atexit@plt+0xb3d64> │ │ │ │ + ldr r2, [pc, #60] @ c01a0 <__cxa_atexit@plt+0xb3d6c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b724c <__cxa_atexit@plt+0xaae18> │ │ │ │ + ldr r9, [pc, #56] @ c01a4 <__cxa_atexit@plt+0xb3d70> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b7250 <__cxa_atexit@plt+0xaae1c> │ │ │ │ + ldr r1, [pc, #48] @ c01a8 <__cxa_atexit@plt+0xb3d74> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b7254 <__cxa_atexit@plt+0xaae20> │ │ │ │ + ldr r5, [pc, #32] @ c01ac <__cxa_atexit@plt+0xb3d78> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r7, sp, ip, asr #10 │ │ │ │ - mvneq r2, r4, asr fp │ │ │ │ - mvneq r2, r0, asr fp │ │ │ │ - biceq r8, sp, r4, ror #23 │ │ │ │ + biceq lr, ip, r0, asr #23 │ │ │ │ + strdeq r9, [r2, #180]! @ 0xb4 │ │ │ │ + strdeq r9, [r2, #176]! @ 0xb0 │ │ │ │ + biceq r0, sp, r8, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b7298 <__cxa_atexit@plt+0xaae64> │ │ │ │ + bne c01f0 <__cxa_atexit@plt+0xb3dbc> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b72bc <__cxa_atexit@plt+0xaae88> │ │ │ │ - ldr r7, [pc, #76] @ b72d0 <__cxa_atexit@plt+0xaae9c> │ │ │ │ + bhi c0214 <__cxa_atexit@plt+0xb3de0> │ │ │ │ + ldr r7, [pc, #76] @ c0228 <__cxa_atexit@plt+0xb3df4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b72b0 <__cxa_atexit@plt+0xaae7c> │ │ │ │ + beq c0208 <__cxa_atexit@plt+0xb3dd4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b72d8 <__cxa_atexit@plt+0xaaea4> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ c0230 <__cxa_atexit@plt+0xb3dfc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b72dc <__cxa_atexit@plt+0xaaea8> │ │ │ │ + ldr r0, [pc, #48] @ c0234 <__cxa_atexit@plt+0xb3e00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b72d4 <__cxa_atexit@plt+0xaaea0> │ │ │ │ + ldr r7, [pc, #16] @ c022c <__cxa_atexit@plt+0xb3df8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe8b5c │ │ │ │ - biceq r7, sp, r0, asr #13 │ │ │ │ - biceq r8, sp, r4, lsr #23 │ │ │ │ - @ instruction: 0x01cd8b98 │ │ │ │ - strheq r8, [sp, #216] @ 0xd8 │ │ │ │ + biceq lr, ip, r4, lsr sp │ │ │ │ + biceq r0, sp, r8, lsl r2 │ │ │ │ + biceq r0, sp, ip, lsl #4 │ │ │ │ + biceq r0, sp, ip, lsr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7334 <__cxa_atexit@plt+0xaaf00> │ │ │ │ - ldr r2, [pc, #60] @ b733c <__cxa_atexit@plt+0xaaf08> │ │ │ │ + bhi c028c <__cxa_atexit@plt+0xb3e58> │ │ │ │ + ldr r2, [pc, #60] @ c0294 <__cxa_atexit@plt+0xb3e60> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b7340 <__cxa_atexit@plt+0xaaf0c> │ │ │ │ + ldr r9, [pc, #56] @ c0298 <__cxa_atexit@plt+0xb3e64> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b7344 <__cxa_atexit@plt+0xaaf10> │ │ │ │ + ldr r1, [pc, #48] @ c029c <__cxa_atexit@plt+0xb3e68> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b7348 <__cxa_atexit@plt+0xaaf14> │ │ │ │ + ldr r5, [pc, #32] @ c02a0 <__cxa_atexit@plt+0xb3e6c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r7, sp, ip, ror #8 │ │ │ │ - mvneq r2, r0, ror #20 │ │ │ │ - mvneq r2, ip, asr sl │ │ │ │ - strdeq r8, [sp, #160] @ 0xa0 │ │ │ │ + biceq lr, ip, r0, ror #21 │ │ │ │ + mvneq r9, r0, lsl #22 │ │ │ │ + strdeq r9, [r2, #172]! @ 0xac │ │ │ │ + biceq r0, sp, r4, ror #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b738c <__cxa_atexit@plt+0xaaf58> │ │ │ │ + bne c02e4 <__cxa_atexit@plt+0xb3eb0> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b73b0 <__cxa_atexit@plt+0xaaf7c> │ │ │ │ - ldr r7, [pc, #76] @ b73c4 <__cxa_atexit@plt+0xaaf90> │ │ │ │ + bhi c0308 <__cxa_atexit@plt+0xb3ed4> │ │ │ │ + ldr r7, [pc, #76] @ c031c <__cxa_atexit@plt+0xb3ee8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b73a4 <__cxa_atexit@plt+0xaaf70> │ │ │ │ + beq c02fc <__cxa_atexit@plt+0xb3ec8> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b73cc <__cxa_atexit@plt+0xaaf98> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ c0324 <__cxa_atexit@plt+0xb3ef0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b73d0 <__cxa_atexit@plt+0xaaf9c> │ │ │ │ + ldr r0, [pc, #48] @ c0328 <__cxa_atexit@plt+0xb3ef4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b73c8 <__cxa_atexit@plt+0xaaf94> │ │ │ │ + ldr r7, [pc, #16] @ c0320 <__cxa_atexit@plt+0xb3eec> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe8a68 │ │ │ │ - biceq r7, sp, ip, asr #11 │ │ │ │ - strheq r8, [sp, #160] @ 0xa0 │ │ │ │ - biceq r8, sp, r4, lsr #21 │ │ │ │ - biceq r7, sp, r0, ror r3 │ │ │ │ + biceq lr, ip, r0, asr #24 │ │ │ │ + biceq r0, sp, r4, lsr #2 │ │ │ │ + biceq r0, sp, r8, lsl r1 │ │ │ │ + biceq lr, ip, r4, ror #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7428 <__cxa_atexit@plt+0xaaff4> │ │ │ │ - ldr r2, [pc, #60] @ b7430 <__cxa_atexit@plt+0xaaffc> │ │ │ │ + bhi c0380 <__cxa_atexit@plt+0xb3f4c> │ │ │ │ + ldr r2, [pc, #60] @ c0388 <__cxa_atexit@plt+0xb3f54> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b7434 <__cxa_atexit@plt+0xab000> │ │ │ │ + ldr r9, [pc, #56] @ c038c <__cxa_atexit@plt+0xb3f58> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b7438 <__cxa_atexit@plt+0xab004> │ │ │ │ + ldr r1, [pc, #48] @ c0390 <__cxa_atexit@plt+0xb3f5c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b743c <__cxa_atexit@plt+0xab008> │ │ │ │ + ldr r5, [pc, #32] @ c0394 <__cxa_atexit@plt+0xb3f60> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r7, sp, r0, asr r3 │ │ │ │ - mvneq r2, ip, ror #18 │ │ │ │ - mvneq r2, r8, ror #18 │ │ │ │ + biceq lr, ip, r4, asr #19 │ │ │ │ + mvneq r9, ip, lsl #20 │ │ │ │ + mvneq r9, r8, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b7468 <__cxa_atexit@plt+0xab034> │ │ │ │ + bne c03c0 <__cxa_atexit@plt+0xb3f8c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b747c <__cxa_atexit@plt+0xab048> │ │ │ │ + ldr r7, [pc, #12] @ c03d4 <__cxa_atexit@plt+0xb3fa0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r8, sp, ip, ror #9 │ │ │ │ - @ instruction: 0x01cd8a94 │ │ │ │ + biceq pc, ip, r0, ror #22 │ │ │ │ + biceq r0, sp, r8, lsl #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b b4524 <__cxa_atexit@plt+0xa80f0> │ │ │ │ - biceq r8, sp, ip, ror #23 │ │ │ │ + b bd47c <__cxa_atexit@plt+0xb1048> │ │ │ │ + biceq r0, sp, r0, ror #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b74f0 <__cxa_atexit@plt+0xab0bc> │ │ │ │ - ldr r2, [pc, #60] @ b74f8 <__cxa_atexit@plt+0xab0c4> │ │ │ │ + bhi c0448 <__cxa_atexit@plt+0xb4014> │ │ │ │ + ldr r2, [pc, #60] @ c0450 <__cxa_atexit@plt+0xb401c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b74fc <__cxa_atexit@plt+0xab0c8> │ │ │ │ + ldr r9, [pc, #56] @ c0454 <__cxa_atexit@plt+0xb4020> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b7500 <__cxa_atexit@plt+0xab0cc> │ │ │ │ + ldr r1, [pc, #48] @ c0458 <__cxa_atexit@plt+0xb4024> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b7504 <__cxa_atexit@plt+0xab0d0> │ │ │ │ + ldr r5, [pc, #32] @ c045c <__cxa_atexit@plt+0xb4028> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r7, sp, r4, asr #5 │ │ │ │ - mvneq r2, r4, lsr #17 │ │ │ │ - mvneq r2, r0, lsr #17 │ │ │ │ - biceq r8, sp, r0, ror fp │ │ │ │ + biceq lr, ip, r8, lsr r9 │ │ │ │ + mvneq r9, r4, asr #18 │ │ │ │ + mvneq r9, r0, asr #18 │ │ │ │ + biceq r0, sp, r4, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b7578 <__cxa_atexit@plt+0xab144> │ │ │ │ + bne c04d0 <__cxa_atexit@plt+0xb409c> │ │ │ │ add r2, r5, #4 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b75b0 <__cxa_atexit@plt+0xab17c> │ │ │ │ - ldr r1, [pc, #144] @ b75cc <__cxa_atexit@plt+0xab198> │ │ │ │ + bhi c0508 <__cxa_atexit@plt+0xb40d4> │ │ │ │ + ldr r1, [pc, #144] @ c0524 <__cxa_atexit@plt+0xb40f0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq b7590 <__cxa_atexit@plt+0xab15c> │ │ │ │ + beq c04e8 <__cxa_atexit@plt+0xb40b4> │ │ │ │ cmp r1, #1 │ │ │ │ - bne b7598 <__cxa_atexit@plt+0xab164> │ │ │ │ - ldr r2, [pc, #120] @ b75d0 <__cxa_atexit@plt+0xab19c> │ │ │ │ + bne c04f0 <__cxa_atexit@plt+0xb40bc> │ │ │ │ + ldr r2, [pc, #120] @ c0528 <__cxa_atexit@plt+0xb40f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #108] @ b75d4 <__cxa_atexit@plt+0xab1a0> │ │ │ │ + ldr r9, [pc, #108] @ c052c <__cxa_atexit@plt+0xb40f8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #92] @ b75dc <__cxa_atexit@plt+0xab1a8> │ │ │ │ + ldr r7, [pc, #92] @ c0534 <__cxa_atexit@plt+0xb4100> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #84] @ b75e0 <__cxa_atexit@plt+0xab1ac> │ │ │ │ + ldr r0, [pc, #84] @ c0538 <__cxa_atexit@plt+0xb4104> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ b75e4 <__cxa_atexit@plt+0xab1b0> │ │ │ │ + ldr r7, [pc, #68] @ c053c <__cxa_atexit@plt+0xb4108> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b75d8 <__cxa_atexit@plt+0xab1a4> │ │ │ │ + ldr r3, [pc, #32] @ c0530 <__cxa_atexit@plt+0xb40fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe804 │ │ │ │ @ instruction: 0xffffe844 │ │ │ │ - biceq r7, sp, r8, lsl #7 │ │ │ │ - biceq r8, sp, r0, lsl #21 │ │ │ │ - ldrdeq r8, [sp, #160] @ 0xa0 │ │ │ │ - biceq r8, sp, r4, asr #21 │ │ │ │ - ldrdeq r2, [r3, #164]! @ 0xa4 │ │ │ │ - biceq r8, sp, r0, lsl #21 │ │ │ │ + strdeq lr, [ip, #156] @ 0x9c │ │ │ │ + strdeq r0, [sp, #4] │ │ │ │ + biceq r0, sp, r4, asr #2 │ │ │ │ + biceq r0, sp, r8, lsr r1 │ │ │ │ + mvneq r9, ip, lsr #23 │ │ │ │ + strdeq r0, [sp, #4] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b763c <__cxa_atexit@plt+0xab208> │ │ │ │ - ldr r2, [pc, #60] @ b7644 <__cxa_atexit@plt+0xab210> │ │ │ │ + bhi c0594 <__cxa_atexit@plt+0xb4160> │ │ │ │ + ldr r2, [pc, #60] @ c059c <__cxa_atexit@plt+0xb4168> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b7648 <__cxa_atexit@plt+0xab214> │ │ │ │ + ldr r9, [pc, #56] @ c05a0 <__cxa_atexit@plt+0xb416c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b764c <__cxa_atexit@plt+0xab218> │ │ │ │ + ldr r1, [pc, #48] @ c05a4 <__cxa_atexit@plt+0xb4170> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b7650 <__cxa_atexit@plt+0xab21c> │ │ │ │ + ldr r5, [pc, #32] @ c05a8 <__cxa_atexit@plt+0xb4174> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r7, sp, ip, lsl #3 │ │ │ │ - mvneq r2, r8, asr r7 │ │ │ │ - mvneq r2, r4, asr r7 │ │ │ │ - biceq r8, sp, r4, lsl #20 │ │ │ │ + biceq lr, ip, r0, lsl #16 │ │ │ │ + strdeq r9, [r2, #120]! @ 0x78 │ │ │ │ + strdeq r9, [r2, #116]! @ 0x74 │ │ │ │ + biceq r0, sp, r8, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b7694 <__cxa_atexit@plt+0xab260> │ │ │ │ + bne c05ec <__cxa_atexit@plt+0xb41b8> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b76b8 <__cxa_atexit@plt+0xab284> │ │ │ │ - ldr r7, [pc, #76] @ b76cc <__cxa_atexit@plt+0xab298> │ │ │ │ + bhi c0610 <__cxa_atexit@plt+0xb41dc> │ │ │ │ + ldr r7, [pc, #76] @ c0624 <__cxa_atexit@plt+0xb41f0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b76ac <__cxa_atexit@plt+0xab278> │ │ │ │ + beq c0604 <__cxa_atexit@plt+0xb41d0> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ b76d4 <__cxa_atexit@plt+0xab2a0> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c062c <__cxa_atexit@plt+0xb41f8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b76d8 <__cxa_atexit@plt+0xab2a4> │ │ │ │ + ldr r0, [pc, #48] @ c0630 <__cxa_atexit@plt+0xb41fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b76d0 <__cxa_atexit@plt+0xab29c> │ │ │ │ + ldr r7, [pc, #16] @ c0628 <__cxa_atexit@plt+0xb41f4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe88fc │ │ │ │ - biceq r7, sp, r8, asr #5 │ │ │ │ - biceq r8, sp, r4, asr #19 │ │ │ │ - strheq r8, [sp, #152] @ 0x98 │ │ │ │ + biceq lr, ip, ip, lsr r9 │ │ │ │ + biceq r0, sp, r8, lsr r0 │ │ │ │ + biceq r0, sp, ip, lsr #32 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b779c <__cxa_atexit@plt+0xab368> │ │ │ │ + bhi c06f4 <__cxa_atexit@plt+0xb42c0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #80 @ 0x50 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b77a4 <__cxa_atexit@plt+0xab370> │ │ │ │ - ldr r7, [pc, #176] @ b77c4 <__cxa_atexit@plt+0xab390> │ │ │ │ + bcc c06fc <__cxa_atexit@plt+0xb42c8> │ │ │ │ + ldr r7, [pc, #176] @ c071c <__cxa_atexit@plt+0xb42e8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #172] @ b77c8 <__cxa_atexit@plt+0xab394> │ │ │ │ + ldr lr, [pc, #172] @ c0720 <__cxa_atexit@plt+0xb42ec> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #168] @ b77cc <__cxa_atexit@plt+0xab398> │ │ │ │ + ldr r1, [pc, #168] @ c0724 <__cxa_atexit@plt+0xb42f0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #164] @ b77d0 <__cxa_atexit@plt+0xab39c> │ │ │ │ + ldr r2, [pc, #164] @ c0728 <__cxa_atexit@plt+0xb42f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #160] @ b77d4 <__cxa_atexit@plt+0xab3a0> │ │ │ │ + ldr r9, [pc, #160] @ c072c <__cxa_atexit@plt+0xb42f8> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr ip, [pc, #156] @ b77d8 <__cxa_atexit@plt+0xab3a4> │ │ │ │ + ldr ip, [pc, #156] @ c0730 <__cxa_atexit@plt+0xb42fc> │ │ │ │ add ip, pc, ip │ │ │ │ str r7, [sl, #4]! │ │ │ │ str r8, [sl, #8] │ │ │ │ mov r7, sl │ │ │ │ str r1, [r7, #36]! @ 0x24 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r1, sl │ │ │ │ @@ -175314,65 +184488,65 @@ │ │ │ │ str r7, [sl, #52] @ 0x34 │ │ │ │ str sl, [sl, #32] │ │ │ │ str sl, [sl, #20] │ │ │ │ mov r7, sl │ │ │ │ str r9, [r7, #68]! @ 0x44 │ │ │ │ mov r8, sl │ │ │ │ str ip, [r8, #56]! @ 0x38 │ │ │ │ - ldr r3, [pc, #76] @ b77dc <__cxa_atexit@plt+0xab3a8> │ │ │ │ + ldr r3, [pc, #76] @ c0734 <__cxa_atexit@plt+0xb4300> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [sl, #24]! │ │ │ │ sub r9, r6, #27 │ │ │ │ bx r0 │ │ │ │ mov r6, sl │ │ │ │ - b b77ac <__cxa_atexit@plt+0xab378> │ │ │ │ + b c0704 <__cxa_atexit@plt+0xb42d0> │ │ │ │ mov r7, #80 @ 0x50 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ b77c0 <__cxa_atexit@plt+0xab38c> │ │ │ │ + ldr r7, [pc, #12] @ c0718 <__cxa_atexit@plt+0xb42e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r8, sp, r8, asr #18 │ │ │ │ + strheq pc, [ip, #252] @ 0xfc @ │ │ │ │ @ instruction: 0xfffff994 │ │ │ │ @ instruction: 0xfffffd70 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ @ instruction: 0xfffffd68 │ │ │ │ @ instruction: 0xfffffb58 │ │ │ │ - biceq r8, sp, r0, lsl r9 │ │ │ │ + biceq pc, ip, r4, lsl #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b7904 <__cxa_atexit@plt+0xab4d0> │ │ │ │ - ldr r7, [pc, #340] @ b7958 <__cxa_atexit@plt+0xab524> │ │ │ │ + bhi c085c <__cxa_atexit@plt+0xb4428> │ │ │ │ + ldr r7, [pc, #340] @ c08b0 <__cxa_atexit@plt+0xb447c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-4]! │ │ │ │ sub r7, r3, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b7914 <__cxa_atexit@plt+0xab4e0> │ │ │ │ + bhi c086c <__cxa_atexit@plt+0xb4438> │ │ │ │ ldr lr, [r4, #804] @ 0x324 │ │ │ │ add ip, r6, #80 @ 0x50 │ │ │ │ cmp lr, ip │ │ │ │ - bcc b791c <__cxa_atexit@plt+0xab4e8> │ │ │ │ - ldr r0, [pc, #300] @ b795c <__cxa_atexit@plt+0xab528> │ │ │ │ + bcc c0874 <__cxa_atexit@plt+0xb4440> │ │ │ │ + ldr r0, [pc, #300] @ c08b4 <__cxa_atexit@plt+0xb4480> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #296] @ b7960 <__cxa_atexit@plt+0xab52c> │ │ │ │ + ldr r1, [pc, #296] @ c08b8 <__cxa_atexit@plt+0xb4484> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #292] @ b7964 <__cxa_atexit@plt+0xab530> │ │ │ │ + ldr r3, [pc, #292] @ c08bc <__cxa_atexit@plt+0xb4488> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #288] @ b7968 <__cxa_atexit@plt+0xab534> │ │ │ │ + ldr r7, [pc, #288] @ c08c0 <__cxa_atexit@plt+0xb448c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #284] @ b796c <__cxa_atexit@plt+0xab538> │ │ │ │ + ldr r9, [pc, #284] @ c08c4 <__cxa_atexit@plt+0xb4490> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr sl, [pc, #280] @ b7970 <__cxa_atexit@plt+0xab53c> │ │ │ │ + ldr sl, [pc, #280] @ c08c8 <__cxa_atexit@plt+0xb4494> │ │ │ │ add sl, pc, sl │ │ │ │ mov r2, r6 │ │ │ │ str r0, [r2, #4]! │ │ │ │ str r1, [r2, #48] @ 0x30 │ │ │ │ str r8, [r2, #8] │ │ │ │ mov r0, r2 │ │ │ │ str r3, [r0, #36]! @ 0x24 │ │ │ │ @@ -175381,57 +184555,57 @@ │ │ │ │ mov ip, r2 │ │ │ │ str r7, [ip, #12]! │ │ │ │ mov r7, r2 │ │ │ │ str r9, [r7, #68]! @ 0x44 │ │ │ │ mov r1, r2 │ │ │ │ str sl, [r1, #24]! │ │ │ │ mov r0, r2 │ │ │ │ - ldr r3, [pc, #216] @ b7974 <__cxa_atexit@plt+0xab540> │ │ │ │ + ldr r3, [pc, #216] @ c08cc <__cxa_atexit@plt+0xb4498> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r0, #56]! @ 0x38 │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r8, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str ip, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r2, [r2, #76] @ 0x4c │ │ │ │ str r2, [r2, #64] @ 0x40 │ │ │ │ str r2, [r2, #44] @ 0x2c │ │ │ │ str r2, [r2, #32] │ │ │ │ str r2, [r2, #20] │ │ │ │ add r9, r2, #100 @ 0x64 │ │ │ │ cmp lr, r9 │ │ │ │ - bcc b793c <__cxa_atexit@plt+0xab508> │ │ │ │ - ldr r2, [pc, #168] @ b7984 <__cxa_atexit@plt+0xab550> │ │ │ │ + bcc c0894 <__cxa_atexit@plt+0xb4460> │ │ │ │ + ldr r2, [pc, #168] @ c08dc <__cxa_atexit@plt+0xb44a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #84] @ 0x54 │ │ │ │ str r7, [r6, #88] @ 0x58 │ │ │ │ str r0, [r6, #92] @ 0x5c │ │ │ │ str r8, [r6, #96] @ 0x60 │ │ │ │ str r1, [r6, #100] @ 0x64 │ │ │ │ str ip, [r6, #104] @ 0x68 │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r9, #19 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #116] @ b7980 <__cxa_atexit@plt+0xab54c> │ │ │ │ + ldr r7, [pc, #116] @ c08d8 <__cxa_atexit@plt+0xb44a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov ip, r6 │ │ │ │ - b b7924 <__cxa_atexit@plt+0xab4f0> │ │ │ │ + b c087c <__cxa_atexit@plt+0xb4448> │ │ │ │ mov r7, #80 @ 0x50 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #80] @ b797c <__cxa_atexit@plt+0xab548> │ │ │ │ + ldr r7, [pc, #80] @ c08d4 <__cxa_atexit@plt+0xb44a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #52] @ b7978 <__cxa_atexit@plt+0xab544> │ │ │ │ + ldr r6, [pc, #52] @ c08d0 <__cxa_atexit@plt+0xb449c> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #-24]! @ 0xffffffe8 │ │ │ │ mov r6, r9 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ @@ -175439,510 +184613,510 @@ │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ @ instruction: 0xfffffb9c │ │ │ │ @ instruction: 0xfffff9ac │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ @ instruction: 0xfffffa90 │ │ │ │ @ instruction: 0xfffffc08 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - ldrdeq r8, [sp, #112] @ 0x70 │ │ │ │ - biceq r8, sp, r4, lsl r8 │ │ │ │ - @ instruction: 0x01e3279c │ │ │ │ + biceq pc, ip, r4, asr #28 │ │ │ │ + biceq pc, ip, r8, lsl #29 │ │ │ │ + mvneq r9, r4, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #4] │ │ │ │ stmdb r5, {r8, r9, sl} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b79e0 <__cxa_atexit@plt+0xab5ac> │ │ │ │ - ldr lr, [pc, #68] @ b79f8 <__cxa_atexit@plt+0xab5c4> │ │ │ │ + bcc c0938 <__cxa_atexit@plt+0xb4504> │ │ │ │ + ldr lr, [pc, #68] @ c0950 <__cxa_atexit@plt+0xb451c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldmda r5, {r1, r7, r8} │ │ │ │ ldr r0, [r5, #4] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #20] @ b79fc <__cxa_atexit@plt+0xab5c8> │ │ │ │ + ldr r3, [pc, #20] @ c0954 <__cxa_atexit@plt+0xb4520> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5, #-16]! │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq r2, r4, asr #13 │ │ │ │ + @ instruction: 0x01e2979c │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b7a54 <__cxa_atexit@plt+0xab620> │ │ │ │ + bcc c09ac <__cxa_atexit@plt+0xb4578> │ │ │ │ ldr ip, [r5, #24]! │ │ │ │ - ldr lr, [pc, #68] @ b7a6c <__cxa_atexit@plt+0xab638> │ │ │ │ + ldr lr, [pc, #68] @ c09c4 <__cxa_atexit@plt+0xb4590> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r2, [r5, #-20] @ 0xffffffec │ │ │ │ sub r8, r5, #16 │ │ │ │ ldm r8, {r1, r7, r8} │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #20] @ b7a70 <__cxa_atexit@plt+0xab63c> │ │ │ │ + ldr r3, [pc, #20] @ c09c8 <__cxa_atexit@plt+0xb4594> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq r2, r0, asr r6 │ │ │ │ + mvneq r9, r8, lsr #14 │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7aac <__cxa_atexit@plt+0xab678> │ │ │ │ - ldr r2, [pc, #36] @ b7ab4 <__cxa_atexit@plt+0xab680> │ │ │ │ + bhi c0a04 <__cxa_atexit@plt+0xb45d0> │ │ │ │ + ldr r2, [pc, #36] @ c0a0c <__cxa_atexit@plt+0xb45d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ b7ab8 <__cxa_atexit@plt+0xab684> │ │ │ │ + ldr r1, [pc, #32] @ c0a10 <__cxa_atexit@plt+0xb45dc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, sp, r0, asr #22 │ │ │ │ - ldrdeq r2, [r3, #44]! @ 0x2c │ │ │ │ - biceq r8, sp, r8, asr r6 │ │ │ │ + strheq lr, [ip, #20] │ │ │ │ + mvneq r9, ip, ror r3 │ │ │ │ + biceq pc, ip, ip, asr #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b7b04 <__cxa_atexit@plt+0xab6d0> │ │ │ │ - ldr r7, [pc, #52] @ b7b18 <__cxa_atexit@plt+0xab6e4> │ │ │ │ + bhi c0a5c <__cxa_atexit@plt+0xb4628> │ │ │ │ + ldr r7, [pc, #52] @ c0a70 <__cxa_atexit@plt+0xb463c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b7af8 <__cxa_atexit@plt+0xab6c4> │ │ │ │ + beq c0a50 <__cxa_atexit@plt+0xb461c> │ │ │ │ mov r7, r8 │ │ │ │ - b b7b2c <__cxa_atexit@plt+0xab6f8> │ │ │ │ + b c0a84 <__cxa_atexit@plt+0xb4650> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b7b1c <__cxa_atexit@plt+0xab6e8> │ │ │ │ + ldr r7, [pc, #16] @ c0a74 <__cxa_atexit@plt+0xb4640> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r8, sp, ip, lsl r6 │ │ │ │ - strdeq r8, [sp, #88] @ 0x58 │ │ │ │ + stlbeq r0, [ip] │ │ │ │ + biceq pc, ip, ip, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ b7c04 <__cxa_atexit@plt+0xab7d0> │ │ │ │ + ldr lr, [pc, #204] @ c0b5c <__cxa_atexit@plt+0xb4728> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ b7c08 <__cxa_atexit@plt+0xab7d4> │ │ │ │ + ldr r8, [pc, #200] @ c0b60 <__cxa_atexit@plt+0xb472c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ b7c0c <__cxa_atexit@plt+0xab7d8> │ │ │ │ + ldr r9, [pc, #196] @ c0b64 <__cxa_atexit@plt+0xb4730> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne b7bb8 <__cxa_atexit@plt+0xab784> │ │ │ │ + bne c0b10 <__cxa_atexit@plt+0xb46dc> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne b7bdc <__cxa_atexit@plt+0xab7a8> │ │ │ │ + bne c0b34 <__cxa_atexit@plt+0xb4700> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc b7bf4 <__cxa_atexit@plt+0xab7c0> │ │ │ │ + bcc c0b4c <__cxa_atexit@plt+0xb4718> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne b7b48 <__cxa_atexit@plt+0xab714> │ │ │ │ + bne c0aa0 <__cxa_atexit@plt+0xb466c> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne b7bdc <__cxa_atexit@plt+0xab7a8> │ │ │ │ - ldr r3, [pc, #72] @ b7c10 <__cxa_atexit@plt+0xab7dc> │ │ │ │ + bne c0b34 <__cxa_atexit@plt+0xb4700> │ │ │ │ + ldr r3, [pc, #72] @ c0b68 <__cxa_atexit@plt+0xb4734> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ b7c14 <__cxa_atexit@plt+0xab7e0> │ │ │ │ + ldr r7, [pc, #44] @ c0b6c <__cxa_atexit@plt+0xb4738> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - strheq r2, [r3, #92]! @ 0x5c │ │ │ │ - biceq r8, sp, r8, asr r5 │ │ │ │ - mvneq r2, r0, lsl #3 │ │ │ │ - biceq r8, sp, r8, lsl #10 │ │ │ │ + mvneq r9, r8, lsl #13 │ │ │ │ + biceq pc, ip, ip, asr #23 │ │ │ │ + mvneq r9, r0, lsr #4 │ │ │ │ + biceq pc, ip, ip, ror fp @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b7c90 <__cxa_atexit@plt+0xab85c> │ │ │ │ + bhi c0be8 <__cxa_atexit@plt+0xb47b4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b7c84 <__cxa_atexit@plt+0xab850> │ │ │ │ - ldr r7, [pc, #104] @ b7cb8 <__cxa_atexit@plt+0xab884> │ │ │ │ + beq c0bdc <__cxa_atexit@plt+0xb47a8> │ │ │ │ + ldr r7, [pc, #104] @ c0c10 <__cxa_atexit@plt+0xb47dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7c9c <__cxa_atexit@plt+0xab868> │ │ │ │ - ldr r7, [pc, #88] @ b7cc4 <__cxa_atexit@plt+0xab890> │ │ │ │ + bhi c0bf4 <__cxa_atexit@plt+0xb47c0> │ │ │ │ + ldr r7, [pc, #88] @ c0c1c <__cxa_atexit@plt+0xb47e8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ b7cc8 <__cxa_atexit@plt+0xab894> │ │ │ │ + ldr r5, [pc, #84] @ c0c20 <__cxa_atexit@plt+0xb47ec> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b b7b2c <__cxa_atexit@plt+0xab6f8> │ │ │ │ + b c0a84 <__cxa_atexit@plt+0xb4650> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b7cbc <__cxa_atexit@plt+0xab888> │ │ │ │ + ldr r3, [pc, #24] @ c0c14 <__cxa_atexit@plt+0xb47e0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b7cc0 <__cxa_atexit@plt+0xab88c> │ │ │ │ + ldr r7, [pc, #20] @ c0c18 <__cxa_atexit@plt+0xb47e4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, lsl r1 │ │ │ │ - strheq r7, [sp, #200] @ 0xc8 │ │ │ │ - biceq r8, sp, ip, ror r4 │ │ │ │ + strheq r9, [r2, #20]! │ │ │ │ + biceq pc, ip, ip, lsr #6 │ │ │ │ + strdeq pc, [ip, #160] @ 0xa0 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - biceq r7, sp, r8, ror #25 │ │ │ │ - biceq r6, sp, r4, lsl sl │ │ │ │ + biceq pc, ip, ip, asr r3 @ │ │ │ │ + biceq lr, ip, r8, lsl #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b7d5c <__cxa_atexit@plt+0xab928> │ │ │ │ - ldr r1, [pc, #120] @ b7d68 <__cxa_atexit@plt+0xab934> │ │ │ │ + bhi c0cb4 <__cxa_atexit@plt+0xb4880> │ │ │ │ + ldr r1, [pc, #120] @ c0cc0 <__cxa_atexit@plt+0xb488c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b7d6c <__cxa_atexit@plt+0xab938> │ │ │ │ + ldr r1, [pc, #104] @ c0cc4 <__cxa_atexit@plt+0xb4890> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b7d3c <__cxa_atexit@plt+0xab908> │ │ │ │ + beq c0c94 <__cxa_atexit@plt+0xb4860> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b7d48 <__cxa_atexit@plt+0xab914> │ │ │ │ - ldr r3, [pc, #80] @ b7d70 <__cxa_atexit@plt+0xab93c> │ │ │ │ + bne c0ca0 <__cxa_atexit@plt+0xb486c> │ │ │ │ + ldr r3, [pc, #80] @ c0cc8 <__cxa_atexit@plt+0xb4894> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b7d74 <__cxa_atexit@plt+0xab940> │ │ │ │ + ldr r8, [pc, #76] @ c0ccc <__cxa_atexit@plt+0xb4898> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b7d78 <__cxa_atexit@plt+0xab944> │ │ │ │ + ldr r7, [pc, #40] @ c0cd0 <__cxa_atexit@plt+0xb489c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r2, r0, ror r0 │ │ │ │ + mvneq r9, r0, lsl r1 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r6, sp, r0, asr #19 │ │ │ │ - mvneq r2, r8, lsl r0 │ │ │ │ - biceq r6, sp, r4, ror #18 │ │ │ │ + biceq lr, ip, r4, lsr r0 │ │ │ │ + strheq r9, [r2, #8]! │ │ │ │ + ldrdeq sp, [ip, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b7db8 <__cxa_atexit@plt+0xab984> │ │ │ │ - ldr r3, [pc, #52] @ b7dd0 <__cxa_atexit@plt+0xab99c> │ │ │ │ + bne c0d10 <__cxa_atexit@plt+0xb48dc> │ │ │ │ + ldr r3, [pc, #52] @ c0d28 <__cxa_atexit@plt+0xb48f4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b7dd4 <__cxa_atexit@plt+0xab9a0> │ │ │ │ + ldr r8, [pc, #40] @ c0d2c <__cxa_atexit@plt+0xb48f8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b7dcc <__cxa_atexit@plt+0xab998> │ │ │ │ + ldr r7, [pc, #12] @ c0d24 <__cxa_atexit@plt+0xb48f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, lsr #31 │ │ │ │ + mvneq r9, r8, asr #32 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, sp, ip, lsr r9 │ │ │ │ + strheq sp, [ip, #240] @ 0xf0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b7e00 <__cxa_atexit@plt+0xab9cc> │ │ │ │ + bne c0d58 <__cxa_atexit@plt+0xb4924> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b7e14 <__cxa_atexit@plt+0xab9e0> │ │ │ │ + ldr r7, [pc, #12] @ c0d6c <__cxa_atexit@plt+0xb4938> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, ror #30 │ │ │ │ - biceq r8, sp, r0, asr #6 │ │ │ │ + mvneq r9, r0 │ │ │ │ + strheq pc, [ip, #148] @ 0x94 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7e6c <__cxa_atexit@plt+0xaba38> │ │ │ │ - ldr r2, [pc, #60] @ b7e74 <__cxa_atexit@plt+0xaba40> │ │ │ │ + bhi c0dc4 <__cxa_atexit@plt+0xb4990> │ │ │ │ + ldr r2, [pc, #60] @ c0dcc <__cxa_atexit@plt+0xb4998> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b7e78 <__cxa_atexit@plt+0xaba44> │ │ │ │ + ldr r9, [pc, #56] @ c0dd0 <__cxa_atexit@plt+0xb499c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b7e7c <__cxa_atexit@plt+0xaba48> │ │ │ │ + ldr r1, [pc, #48] @ c0dd4 <__cxa_atexit@plt+0xb49a0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b7e80 <__cxa_atexit@plt+0xaba4c> │ │ │ │ + ldr r5, [pc, #32] @ c0dd8 <__cxa_atexit@plt+0xb49a4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r6, sp, r0, lsl #17 │ │ │ │ - mvneq r1, r8, lsr #30 │ │ │ │ - mvneq r1, r4, lsr #30 │ │ │ │ - biceq r8, sp, r4, asr #5 │ │ │ │ + strdeq sp, [ip, #228] @ 0xe4 │ │ │ │ + mvneq r8, r8, asr #31 │ │ │ │ + mvneq r8, r4, asr #31 │ │ │ │ + biceq pc, ip, r8, lsr r9 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b7ec4 <__cxa_atexit@plt+0xaba90> │ │ │ │ + bne c0e1c <__cxa_atexit@plt+0xb49e8> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b7ee8 <__cxa_atexit@plt+0xabab4> │ │ │ │ - ldr r7, [pc, #76] @ b7efc <__cxa_atexit@plt+0xabac8> │ │ │ │ + bhi c0e40 <__cxa_atexit@plt+0xb4a0c> │ │ │ │ + ldr r7, [pc, #76] @ c0e54 <__cxa_atexit@plt+0xb4a20> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b7edc <__cxa_atexit@plt+0xabaa8> │ │ │ │ + beq c0e34 <__cxa_atexit@plt+0xb4a00> │ │ │ │ mov r7, r8 │ │ │ │ - b b7b2c <__cxa_atexit@plt+0xab6f8> │ │ │ │ - ldr r7, [pc, #56] @ b7f04 <__cxa_atexit@plt+0xabad0> │ │ │ │ + b c0a84 <__cxa_atexit@plt+0xb4650> │ │ │ │ + ldr r7, [pc, #56] @ c0e5c <__cxa_atexit@plt+0xb4a28> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b7f08 <__cxa_atexit@plt+0xabad4> │ │ │ │ + ldr r0, [pc, #48] @ c0e60 <__cxa_atexit@plt+0xb4a2c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b7f00 <__cxa_atexit@plt+0xabacc> │ │ │ │ + ldr r7, [pc, #16] @ c0e58 <__cxa_atexit@plt+0xb4a24> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc78 │ │ │ │ - biceq r8, sp, r8, lsr r2 │ │ │ │ - biceq r8, sp, r4, ror #4 │ │ │ │ - biceq r8, sp, r8, asr r2 │ │ │ │ - biceq r8, sp, ip, lsr #4 │ │ │ │ + biceq pc, ip, ip, lsr #17 │ │ │ │ + ldrdeq pc, [ip, #136] @ 0x88 │ │ │ │ + biceq pc, ip, ip, asr #17 │ │ │ │ + biceq pc, ip, r0, lsr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b7f60 <__cxa_atexit@plt+0xabb2c> │ │ │ │ - ldr r2, [pc, #60] @ b7f68 <__cxa_atexit@plt+0xabb34> │ │ │ │ + bhi c0eb8 <__cxa_atexit@plt+0xb4a84> │ │ │ │ + ldr r2, [pc, #60] @ c0ec0 <__cxa_atexit@plt+0xb4a8c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b7f6c <__cxa_atexit@plt+0xabb38> │ │ │ │ + ldr r9, [pc, #56] @ c0ec4 <__cxa_atexit@plt+0xb4a90> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b7f70 <__cxa_atexit@plt+0xabb3c> │ │ │ │ + ldr r1, [pc, #48] @ c0ec8 <__cxa_atexit@plt+0xb4a94> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b7f74 <__cxa_atexit@plt+0xabb40> │ │ │ │ + ldr r5, [pc, #32] @ c0ecc <__cxa_atexit@plt+0xb4a98> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r6, sp, r0, lsr #15 │ │ │ │ - mvneq r1, r4, lsr lr │ │ │ │ - mvneq r1, r0, lsr lr │ │ │ │ - biceq r7, sp, r4, asr #29 │ │ │ │ + biceq sp, ip, r4, lsl lr │ │ │ │ + ldrdeq r8, [r2, #228]! @ 0xe4 │ │ │ │ + ldrdeq r8, [r2, #224]! @ 0xe0 │ │ │ │ + biceq pc, ip, r8, lsr r5 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b7fb8 <__cxa_atexit@plt+0xabb84> │ │ │ │ + bne c0f10 <__cxa_atexit@plt+0xb4adc> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b7fdc <__cxa_atexit@plt+0xabba8> │ │ │ │ - ldr r7, [pc, #76] @ b7ff0 <__cxa_atexit@plt+0xabbbc> │ │ │ │ + bhi c0f34 <__cxa_atexit@plt+0xb4b00> │ │ │ │ + ldr r7, [pc, #76] @ c0f48 <__cxa_atexit@plt+0xb4b14> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b7fd0 <__cxa_atexit@plt+0xabb9c> │ │ │ │ + beq c0f28 <__cxa_atexit@plt+0xb4af4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b7ff8 <__cxa_atexit@plt+0xabbc4> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ c0f50 <__cxa_atexit@plt+0xb4b1c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b7ffc <__cxa_atexit@plt+0xabbc8> │ │ │ │ + ldr r0, [pc, #48] @ c0f54 <__cxa_atexit@plt+0xb4b20> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b7ff4 <__cxa_atexit@plt+0xabbc0> │ │ │ │ + ldr r7, [pc, #16] @ c0f4c <__cxa_atexit@plt+0xb4b18> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe7e3c │ │ │ │ - biceq r6, sp, r0, lsr #19 │ │ │ │ - biceq r7, sp, r4, lsl #29 │ │ │ │ - biceq r7, sp, r8, ror lr │ │ │ │ + biceq lr, ip, r4, lsl r0 │ │ │ │ + strdeq pc, [ip, #72] @ 0x48 │ │ │ │ + biceq pc, ip, ip, ror #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b8060 <__cxa_atexit@plt+0xabc2c> │ │ │ │ - ldr r7, [pc, #80] @ b8078 <__cxa_atexit@plt+0xabc44> │ │ │ │ + bcc c0fb8 <__cxa_atexit@plt+0xb4b84> │ │ │ │ + ldr r7, [pc, #80] @ c0fd0 <__cxa_atexit@plt+0xb4b9c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #76] @ b807c <__cxa_atexit@plt+0xabc48> │ │ │ │ + ldr r2, [pc, #76] @ c0fd4 <__cxa_atexit@plt+0xb4ba0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ b8080 <__cxa_atexit@plt+0xabc4c> │ │ │ │ + ldr r1, [pc, #72] @ c0fd8 <__cxa_atexit@plt+0xb4ba4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r3, [r3, #32] │ │ │ │ str r3, [r3, #20] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #24]! │ │ │ │ str r1, [r3, #12]! │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b8084 <__cxa_atexit@plt+0xabc50> │ │ │ │ + ldr r7, [pc, #28] @ c0fdc <__cxa_atexit@plt+0xb4ba8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffcac │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - biceq r8, sp, r8, lsl #2 │ │ │ │ - ldrdeq r8, [sp, #12] │ │ │ │ + biceq pc, ip, ip, ror r7 @ │ │ │ │ + biceq pc, ip, r0, asr r7 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi b8128 <__cxa_atexit@plt+0xabcf4> │ │ │ │ - ldr r7, [pc, #196] @ b8170 <__cxa_atexit@plt+0xabd3c> │ │ │ │ + bhi c1080 <__cxa_atexit@plt+0xb4c4c> │ │ │ │ + ldr r7, [pc, #196] @ c10c8 <__cxa_atexit@plt+0xb4c94> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r7, [r1] │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc b8138 <__cxa_atexit@plt+0xabd04> │ │ │ │ - ldr r7, [pc, #172] @ b8174 <__cxa_atexit@plt+0xabd40> │ │ │ │ + bcc c1090 <__cxa_atexit@plt+0xb4c5c> │ │ │ │ + ldr r7, [pc, #172] @ c10cc <__cxa_atexit@plt+0xb4c98> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #168] @ b8178 <__cxa_atexit@plt+0xabd44> │ │ │ │ + ldr r2, [pc, #168] @ c10d0 <__cxa_atexit@plt+0xb4c9c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #164] @ b817c <__cxa_atexit@plt+0xabd48> │ │ │ │ + ldr lr, [pc, #164] @ c10d4 <__cxa_atexit@plt+0xb4ca0> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r3, [r3, #32] │ │ │ │ str r3, [r3, #20] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #24]! │ │ │ │ add r2, r3, #44 @ 0x2c │ │ │ │ str lr, [r3, #12]! │ │ │ │ cmp r0, r2 │ │ │ │ - bcc b8158 <__cxa_atexit@plt+0xabd24> │ │ │ │ - ldr r1, [pc, #124] @ b8188 <__cxa_atexit@plt+0xabd54> │ │ │ │ + bcc c10b0 <__cxa_atexit@plt+0xb4c7c> │ │ │ │ + ldr r1, [pc, #124] @ c10e0 <__cxa_atexit@plt+0xb4cac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ str r3, [r6, #48] @ 0x30 │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ b8184 <__cxa_atexit@plt+0xabd50> │ │ │ │ + ldr r7, [pc, #84] @ c10dc <__cxa_atexit@plt+0xb4ca8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ b8180 <__cxa_atexit@plt+0xabd4c> │ │ │ │ + ldr r7, [pc, #64] @ c10d8 <__cxa_atexit@plt+0xb4ca4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -175952,1023 +185126,1023 @@ │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ @ instruction: 0xfffffd48 │ │ │ │ - biceq r8, sp, r0, lsr r0 │ │ │ │ - biceq r8, sp, r4, asr r0 │ │ │ │ - @ instruction: 0x01e31c98 │ │ │ │ + biceq pc, ip, r4, lsr #13 │ │ │ │ + biceq pc, ip, r8, asr #13 │ │ │ │ + mvneq r8, r8, lsr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b81c0 <__cxa_atexit@plt+0xabd8c> │ │ │ │ - ldr r2, [pc, #28] @ b81cc <__cxa_atexit@plt+0xabd98> │ │ │ │ + bcc c1118 <__cxa_atexit@plt+0xb4ce4> │ │ │ │ + ldr r2, [pc, #28] @ c1124 <__cxa_atexit@plt+0xb4cf0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - strdeq r1, [r3, #180]! @ 0xb4 │ │ │ │ + @ instruction: 0x01e28c94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b8208 <__cxa_atexit@plt+0xabdd4> │ │ │ │ - ldr r2, [pc, #36] @ b8210 <__cxa_atexit@plt+0xabddc> │ │ │ │ + bhi c1160 <__cxa_atexit@plt+0xb4d2c> │ │ │ │ + ldr r2, [pc, #36] @ c1168 <__cxa_atexit@plt+0xb4d34> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ b8214 <__cxa_atexit@plt+0xabde0> │ │ │ │ + ldr r1, [pc, #32] @ c116c <__cxa_atexit@plt+0xb4d38> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, sp, r4, ror #7 │ │ │ │ - mvneq r1, r0, lsl #23 │ │ │ │ - biceq r7, sp, r0, ror #30 │ │ │ │ + biceq sp, ip, r8, asr sl │ │ │ │ + mvneq r8, r0, lsr #24 │ │ │ │ + ldrdeq pc, [ip, #84] @ 0x54 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8260 <__cxa_atexit@plt+0xabe2c> │ │ │ │ - ldr r7, [pc, #52] @ b8274 <__cxa_atexit@plt+0xabe40> │ │ │ │ + bhi c11b8 <__cxa_atexit@plt+0xb4d84> │ │ │ │ + ldr r7, [pc, #52] @ c11cc <__cxa_atexit@plt+0xb4d98> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b8254 <__cxa_atexit@plt+0xabe20> │ │ │ │ + beq c11ac <__cxa_atexit@plt+0xb4d78> │ │ │ │ mov r7, r8 │ │ │ │ - b b8288 <__cxa_atexit@plt+0xabe54> │ │ │ │ + b c11e0 <__cxa_atexit@plt+0xb4dac> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b8278 <__cxa_atexit@plt+0xabe44> │ │ │ │ + ldr r7, [pc, #16] @ c11d0 <__cxa_atexit@plt+0xb4d9c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r7, sp, r4, lsr #30 │ │ │ │ - biceq r7, sp, r0, lsl #30 │ │ │ │ + @ instruction: 0x01ccf598 │ │ │ │ + biceq pc, ip, r4, ror r5 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ b8360 <__cxa_atexit@plt+0xabf2c> │ │ │ │ + ldr lr, [pc, #204] @ c12b8 <__cxa_atexit@plt+0xb4e84> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ b8364 <__cxa_atexit@plt+0xabf30> │ │ │ │ + ldr r8, [pc, #200] @ c12bc <__cxa_atexit@plt+0xb4e88> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ b8368 <__cxa_atexit@plt+0xabf34> │ │ │ │ + ldr r9, [pc, #196] @ c12c0 <__cxa_atexit@plt+0xb4e8c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne b8314 <__cxa_atexit@plt+0xabee0> │ │ │ │ + bne c126c <__cxa_atexit@plt+0xb4e38> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne b8338 <__cxa_atexit@plt+0xabf04> │ │ │ │ + bne c1290 <__cxa_atexit@plt+0xb4e5c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc b8350 <__cxa_atexit@plt+0xabf1c> │ │ │ │ + bcc c12a8 <__cxa_atexit@plt+0xb4e74> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne b82a4 <__cxa_atexit@plt+0xabe70> │ │ │ │ + bne c11fc <__cxa_atexit@plt+0xb4dc8> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne b8338 <__cxa_atexit@plt+0xabf04> │ │ │ │ - ldr r3, [pc, #72] @ b836c <__cxa_atexit@plt+0xabf38> │ │ │ │ + bne c1290 <__cxa_atexit@plt+0xb4e5c> │ │ │ │ + ldr r3, [pc, #72] @ c12c4 <__cxa_atexit@plt+0xb4e90> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ b8370 <__cxa_atexit@plt+0xabf3c> │ │ │ │ + ldr r7, [pc, #44] @ c12c8 <__cxa_atexit@plt+0xb4e94> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - mvneq r1, r0, ror #28 │ │ │ │ - biceq r7, sp, r0, ror #28 │ │ │ │ - mvneq r1, r4, lsr #20 │ │ │ │ - biceq r7, sp, r0, lsl lr │ │ │ │ + mvneq r8, ip, lsr #30 │ │ │ │ + ldrdeq pc, [ip, #68] @ 0x44 │ │ │ │ + mvneq r8, r4, asr #21 │ │ │ │ + biceq pc, ip, r4, lsl #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b83ec <__cxa_atexit@plt+0xabfb8> │ │ │ │ + bhi c1344 <__cxa_atexit@plt+0xb4f10> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq b83e0 <__cxa_atexit@plt+0xabfac> │ │ │ │ - ldr r7, [pc, #104] @ b8414 <__cxa_atexit@plt+0xabfe0> │ │ │ │ + beq c1338 <__cxa_atexit@plt+0xb4f04> │ │ │ │ + ldr r7, [pc, #104] @ c136c <__cxa_atexit@plt+0xb4f38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b83f8 <__cxa_atexit@plt+0xabfc4> │ │ │ │ - ldr r7, [pc, #88] @ b8420 <__cxa_atexit@plt+0xabfec> │ │ │ │ + bhi c1350 <__cxa_atexit@plt+0xb4f1c> │ │ │ │ + ldr r7, [pc, #88] @ c1378 <__cxa_atexit@plt+0xb4f44> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ b8424 <__cxa_atexit@plt+0xabff0> │ │ │ │ + ldr r5, [pc, #84] @ c137c <__cxa_atexit@plt+0xb4f48> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b b8288 <__cxa_atexit@plt+0xabe54> │ │ │ │ + b c11e0 <__cxa_atexit@plt+0xb4dac> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ b8418 <__cxa_atexit@plt+0xabfe4> │ │ │ │ + ldr r3, [pc, #24] @ c1370 <__cxa_atexit@plt+0xb4f3c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b841c <__cxa_atexit@plt+0xabfe8> │ │ │ │ + ldr r7, [pc, #20] @ c1374 <__cxa_atexit@plt+0xb4f40> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r1, [r3, #152]! @ 0x98 │ │ │ │ - biceq r7, sp, ip, asr r5 │ │ │ │ - biceq r7, sp, r4, lsl #27 │ │ │ │ + mvneq r8, r8, asr sl │ │ │ │ + ldrdeq lr, [ip, #176] @ 0xb0 │ │ │ │ + strdeq pc, [ip, #56] @ 0x38 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - biceq r7, sp, ip, lsl #11 │ │ │ │ - ldrdeq r6, [sp, #48] @ 0x30 │ │ │ │ + biceq lr, ip, r0, lsl #24 │ │ │ │ + biceq sp, ip, r4, asr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b84b8 <__cxa_atexit@plt+0xac084> │ │ │ │ - ldr r1, [pc, #120] @ b84c4 <__cxa_atexit@plt+0xac090> │ │ │ │ + bhi c1410 <__cxa_atexit@plt+0xb4fdc> │ │ │ │ + ldr r1, [pc, #120] @ c141c <__cxa_atexit@plt+0xb4fe8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b84c8 <__cxa_atexit@plt+0xac094> │ │ │ │ + ldr r1, [pc, #104] @ c1420 <__cxa_atexit@plt+0xb4fec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b8498 <__cxa_atexit@plt+0xac064> │ │ │ │ + beq c13f0 <__cxa_atexit@plt+0xb4fbc> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b84a4 <__cxa_atexit@plt+0xac070> │ │ │ │ - ldr r3, [pc, #80] @ b84cc <__cxa_atexit@plt+0xac098> │ │ │ │ + bne c13fc <__cxa_atexit@plt+0xb4fc8> │ │ │ │ + ldr r3, [pc, #80] @ c1424 <__cxa_atexit@plt+0xb4ff0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b84d0 <__cxa_atexit@plt+0xac09c> │ │ │ │ + ldr r8, [pc, #76] @ c1428 <__cxa_atexit@plt+0xb4ff4> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b84d4 <__cxa_atexit@plt+0xac0a0> │ │ │ │ + ldr r7, [pc, #40] @ c142c <__cxa_atexit@plt+0xb4ff8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r1, r4, lsl r9 │ │ │ │ + strheq r8, [r2, #148]! @ 0x94 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r6, sp, ip, ror r3 │ │ │ │ - strheq r1, [r3, #140]! @ 0x8c │ │ │ │ - biceq r6, sp, r0, lsr #6 │ │ │ │ + strdeq sp, [ip, #144] @ 0x90 │ │ │ │ + mvneq r8, ip, asr r9 │ │ │ │ + @ instruction: 0x01ccd994 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b8514 <__cxa_atexit@plt+0xac0e0> │ │ │ │ - ldr r3, [pc, #52] @ b852c <__cxa_atexit@plt+0xac0f8> │ │ │ │ + bne c146c <__cxa_atexit@plt+0xb5038> │ │ │ │ + ldr r3, [pc, #52] @ c1484 <__cxa_atexit@plt+0xb5050> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b8530 <__cxa_atexit@plt+0xac0fc> │ │ │ │ + ldr r8, [pc, #40] @ c1488 <__cxa_atexit@plt+0xb5054> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b8528 <__cxa_atexit@plt+0xac0f4> │ │ │ │ + ldr r7, [pc, #12] @ c1480 <__cxa_atexit@plt+0xb504c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, asr #16 │ │ │ │ + mvneq r8, ip, ror #17 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strdeq r6, [sp, #40] @ 0x28 │ │ │ │ + biceq sp, ip, ip, ror #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b855c <__cxa_atexit@plt+0xac128> │ │ │ │ + bne c14b4 <__cxa_atexit@plt+0xb5080> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b8570 <__cxa_atexit@plt+0xac13c> │ │ │ │ + ldr r7, [pc, #12] @ c14c8 <__cxa_atexit@plt+0xb5094> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsl #16 │ │ │ │ - biceq r7, sp, r8, asr ip │ │ │ │ + mvneq r8, r4, lsr #17 │ │ │ │ + biceq pc, ip, ip, asr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b85c8 <__cxa_atexit@plt+0xac194> │ │ │ │ - ldr r2, [pc, #60] @ b85d0 <__cxa_atexit@plt+0xac19c> │ │ │ │ + bhi c1520 <__cxa_atexit@plt+0xb50ec> │ │ │ │ + ldr r2, [pc, #60] @ c1528 <__cxa_atexit@plt+0xb50f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b85d4 <__cxa_atexit@plt+0xac1a0> │ │ │ │ + ldr r9, [pc, #56] @ c152c <__cxa_atexit@plt+0xb50f8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b85d8 <__cxa_atexit@plt+0xac1a4> │ │ │ │ + ldr r1, [pc, #48] @ c1530 <__cxa_atexit@plt+0xb50fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b85dc <__cxa_atexit@plt+0xac1a8> │ │ │ │ + ldr r5, [pc, #32] @ c1534 <__cxa_atexit@plt+0xb5100> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r6, sp, r8, lsr #4 │ │ │ │ - mvneq r1, ip, asr #15 │ │ │ │ - mvneq r1, r8, asr #15 │ │ │ │ - ldrdeq r7, [sp, #188] @ 0xbc │ │ │ │ + @ instruction: 0x01ccd89c │ │ │ │ + mvneq r8, ip, ror #16 │ │ │ │ + mvneq r8, r8, ror #16 │ │ │ │ + biceq pc, ip, r0, asr r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8620 <__cxa_atexit@plt+0xac1ec> │ │ │ │ + bne c1578 <__cxa_atexit@plt+0xb5144> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8644 <__cxa_atexit@plt+0xac210> │ │ │ │ - ldr r7, [pc, #76] @ b8658 <__cxa_atexit@plt+0xac224> │ │ │ │ + bhi c159c <__cxa_atexit@plt+0xb5168> │ │ │ │ + ldr r7, [pc, #76] @ c15b0 <__cxa_atexit@plt+0xb517c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b8638 <__cxa_atexit@plt+0xac204> │ │ │ │ + beq c1590 <__cxa_atexit@plt+0xb515c> │ │ │ │ mov r7, r8 │ │ │ │ - b b8288 <__cxa_atexit@plt+0xabe54> │ │ │ │ - ldr r7, [pc, #56] @ b8660 <__cxa_atexit@plt+0xac22c> │ │ │ │ + b c11e0 <__cxa_atexit@plt+0xb4dac> │ │ │ │ + ldr r7, [pc, #56] @ c15b8 <__cxa_atexit@plt+0xb5184> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b8664 <__cxa_atexit@plt+0xac230> │ │ │ │ + ldr r0, [pc, #48] @ c15bc <__cxa_atexit@plt+0xb5188> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b865c <__cxa_atexit@plt+0xac228> │ │ │ │ + ldr r7, [pc, #16] @ c15b4 <__cxa_atexit@plt+0xb5180> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc78 │ │ │ │ - biceq r7, sp, r0, asr #22 │ │ │ │ - biceq r7, sp, ip, ror #22 │ │ │ │ - biceq r7, sp, r0, ror #22 │ │ │ │ - biceq r7, sp, r4, asr #22 │ │ │ │ + strheq pc, [ip, #20] @ │ │ │ │ + biceq pc, ip, r0, ror #3 │ │ │ │ + ldrdeq pc, [ip, #20] │ │ │ │ + strheq pc, [ip, #24] @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b86bc <__cxa_atexit@plt+0xac288> │ │ │ │ - ldr r2, [pc, #60] @ b86c4 <__cxa_atexit@plt+0xac290> │ │ │ │ + bhi c1614 <__cxa_atexit@plt+0xb51e0> │ │ │ │ + ldr r2, [pc, #60] @ c161c <__cxa_atexit@plt+0xb51e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b86c8 <__cxa_atexit@plt+0xac294> │ │ │ │ + ldr r9, [pc, #56] @ c1620 <__cxa_atexit@plt+0xb51ec> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b86cc <__cxa_atexit@plt+0xac298> │ │ │ │ + ldr r1, [pc, #48] @ c1624 <__cxa_atexit@plt+0xb51f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b86d0 <__cxa_atexit@plt+0xac29c> │ │ │ │ + ldr r5, [pc, #32] @ c1628 <__cxa_atexit@plt+0xb51f4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r6, sp, r8, asr #2 │ │ │ │ - ldrdeq r1, [r3, #104]! @ 0x68 │ │ │ │ - ldrdeq r1, [r3, #100]! @ 0x64 │ │ │ │ - biceq r7, sp, r4, ror sl │ │ │ │ + strheq sp, [ip, #124] @ 0x7c │ │ │ │ + mvneq r8, r8, ror r7 │ │ │ │ + mvneq r8, r4, ror r7 │ │ │ │ + biceq pc, ip, r8, ror #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8714 <__cxa_atexit@plt+0xac2e0> │ │ │ │ + bne c166c <__cxa_atexit@plt+0xb5238> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8738 <__cxa_atexit@plt+0xac304> │ │ │ │ - ldr r7, [pc, #76] @ b874c <__cxa_atexit@plt+0xac318> │ │ │ │ + bhi c1690 <__cxa_atexit@plt+0xb525c> │ │ │ │ + ldr r7, [pc, #76] @ c16a4 <__cxa_atexit@plt+0xb5270> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b872c <__cxa_atexit@plt+0xac2f8> │ │ │ │ + beq c1684 <__cxa_atexit@plt+0xb5250> │ │ │ │ mov r7, r8 │ │ │ │ - b b7b2c <__cxa_atexit@plt+0xab6f8> │ │ │ │ - ldr r7, [pc, #56] @ b8754 <__cxa_atexit@plt+0xac320> │ │ │ │ + b c0a84 <__cxa_atexit@plt+0xb4650> │ │ │ │ + ldr r7, [pc, #56] @ c16ac <__cxa_atexit@plt+0xb5278> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b8758 <__cxa_atexit@plt+0xac324> │ │ │ │ + ldr r0, [pc, #48] @ c16b0 <__cxa_atexit@plt+0xb527c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b8750 <__cxa_atexit@plt+0xac31c> │ │ │ │ + ldr r7, [pc, #16] @ c16a8 <__cxa_atexit@plt+0xb5274> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff428 │ │ │ │ - biceq r7, sp, r8, ror #19 │ │ │ │ - biceq r7, sp, r4, lsl sl │ │ │ │ - biceq r7, sp, r8, lsl #20 │ │ │ │ - biceq r7, sp, r0, asr #20 │ │ │ │ + biceq pc, ip, ip, asr r0 @ │ │ │ │ + biceq pc, ip, r8, lsl #1 │ │ │ │ + biceq pc, ip, ip, ror r0 @ │ │ │ │ + strheq pc, [ip, #4] @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b87b0 <__cxa_atexit@plt+0xac37c> │ │ │ │ - ldr r2, [pc, #60] @ b87b8 <__cxa_atexit@plt+0xac384> │ │ │ │ + bhi c1708 <__cxa_atexit@plt+0xb52d4> │ │ │ │ + ldr r2, [pc, #60] @ c1710 <__cxa_atexit@plt+0xb52dc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b87bc <__cxa_atexit@plt+0xac388> │ │ │ │ + ldr r9, [pc, #56] @ c1714 <__cxa_atexit@plt+0xb52e0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b87c0 <__cxa_atexit@plt+0xac38c> │ │ │ │ + ldr r1, [pc, #48] @ c1718 <__cxa_atexit@plt+0xb52e4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b87c4 <__cxa_atexit@plt+0xac390> │ │ │ │ + ldr r5, [pc, #32] @ c171c <__cxa_atexit@plt+0xb52e8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r6, sp, r8, rrx │ │ │ │ - mvneq r1, r4, ror #11 │ │ │ │ - mvneq r1, r0, ror #11 │ │ │ │ - biceq r7, sp, r0, lsl #19 │ │ │ │ + ldrdeq sp, [ip, #108] @ 0x6c │ │ │ │ + mvneq r8, r4, lsl #13 │ │ │ │ + mvneq r8, r0, lsl #13 │ │ │ │ + strdeq lr, [ip, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8808 <__cxa_atexit@plt+0xac3d4> │ │ │ │ + bne c1760 <__cxa_atexit@plt+0xb532c> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b882c <__cxa_atexit@plt+0xac3f8> │ │ │ │ - ldr r7, [pc, #76] @ b8840 <__cxa_atexit@plt+0xac40c> │ │ │ │ + bhi c1784 <__cxa_atexit@plt+0xb5350> │ │ │ │ + ldr r7, [pc, #76] @ c1798 <__cxa_atexit@plt+0xb5364> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b8820 <__cxa_atexit@plt+0xac3ec> │ │ │ │ + beq c1778 <__cxa_atexit@plt+0xb5344> │ │ │ │ mov r7, r8 │ │ │ │ - b b7b2c <__cxa_atexit@plt+0xab6f8> │ │ │ │ - ldr r7, [pc, #56] @ b8848 <__cxa_atexit@plt+0xac414> │ │ │ │ + b c0a84 <__cxa_atexit@plt+0xb4650> │ │ │ │ + ldr r7, [pc, #56] @ c17a0 <__cxa_atexit@plt+0xb536c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b884c <__cxa_atexit@plt+0xac418> │ │ │ │ + ldr r0, [pc, #48] @ c17a4 <__cxa_atexit@plt+0xb5370> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b8844 <__cxa_atexit@plt+0xac410> │ │ │ │ + ldr r7, [pc, #16] @ c179c <__cxa_atexit@plt+0xb5368> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff334 │ │ │ │ - strdeq r7, [sp, #132] @ 0x84 │ │ │ │ - biceq r7, sp, r0, lsr #18 │ │ │ │ - biceq r7, sp, r4, lsl r9 │ │ │ │ + biceq lr, ip, r8, ror #30 │ │ │ │ + strexbeq lr, r4, [ip] │ │ │ │ + biceq lr, ip, r8, lsl #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc b88c0 <__cxa_atexit@plt+0xac48c> │ │ │ │ - ldr r7, [pc, #96] @ b88d8 <__cxa_atexit@plt+0xac4a4> │ │ │ │ + bcc c1818 <__cxa_atexit@plt+0xb53e4> │ │ │ │ + ldr r7, [pc, #96] @ c1830 <__cxa_atexit@plt+0xb53fc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #92] @ b88dc <__cxa_atexit@plt+0xac4a8> │ │ │ │ + ldr r3, [pc, #92] @ c1834 <__cxa_atexit@plt+0xb5400> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #88] @ b88e0 <__cxa_atexit@plt+0xac4ac> │ │ │ │ + ldr r2, [pc, #88] @ c1838 <__cxa_atexit@plt+0xb5404> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ b88e4 <__cxa_atexit@plt+0xac4b0> │ │ │ │ + ldr r1, [pc, #84] @ c183c <__cxa_atexit@plt+0xb5408> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ str r9, [r9, #32] │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r7, r9 │ │ │ │ str r3, [r7, #36]! @ 0x24 │ │ │ │ mov r8, r9 │ │ │ │ str r2, [r8, #24]! │ │ │ │ str r1, [r9, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ b88e8 <__cxa_atexit@plt+0xac4b4> │ │ │ │ + ldr r7, [pc, #32] @ c1840 <__cxa_atexit@plt+0xb540c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbb8 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ @ instruction: 0xfffffcec │ │ │ │ - biceq r7, sp, ip, lsl r9 │ │ │ │ - biceq r7, sp, ip, lsl r9 │ │ │ │ + strexbeq lr, r0, [ip] │ │ │ │ + strexbeq lr, r0, [ip] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b8938 <__cxa_atexit@plt+0xac504> │ │ │ │ - ldr r2, [pc, #52] @ b8940 <__cxa_atexit@plt+0xac50c> │ │ │ │ + bhi c1890 <__cxa_atexit@plt+0xb545c> │ │ │ │ + ldr r2, [pc, #52] @ c1898 <__cxa_atexit@plt+0xb5464> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #48] @ b8944 <__cxa_atexit@plt+0xac510> │ │ │ │ + ldr r8, [pc, #48] @ c189c <__cxa_atexit@plt+0xb5468> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #36] @ b8948 <__cxa_atexit@plt+0xac514> │ │ │ │ + ldr r0, [pc, #36] @ c18a0 <__cxa_atexit@plt+0xb546c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r5, sp, r4, ror sp │ │ │ │ - mvneq r1, r0, asr r4 │ │ │ │ - biceq r7, sp, r8, lsr #17 │ │ │ │ + biceq sp, ip, r8, ror #7 │ │ │ │ + strdeq r8, [r2, #64]! @ 0x40 │ │ │ │ + biceq lr, ip, ip, lsl pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8990 <__cxa_atexit@plt+0xac55c> │ │ │ │ - ldr r3, [pc, #76] @ b89bc <__cxa_atexit@plt+0xac588> │ │ │ │ + bne c18e8 <__cxa_atexit@plt+0xb54b4> │ │ │ │ + ldr r3, [pc, #76] @ c1914 <__cxa_atexit@plt+0xb54e0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #72] @ b89c0 <__cxa_atexit@plt+0xac58c> │ │ │ │ + ldr r9, [pc, #72] @ c1918 <__cxa_atexit@plt+0xb54e4> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ b89c4 <__cxa_atexit@plt+0xac590> │ │ │ │ + ldr r3, [pc, #60] @ c191c <__cxa_atexit@plt+0xb54e8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ - ldr r3, [pc, #24] @ b89b0 <__cxa_atexit@plt+0xac57c> │ │ │ │ + ldr r3, [pc, #24] @ c1908 <__cxa_atexit@plt+0xb54d4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ b89b4 <__cxa_atexit@plt+0xac580> │ │ │ │ + ldr r7, [pc, #20] @ c190c <__cxa_atexit@plt+0xb54d8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r0, [pc, #12] @ b89b8 <__cxa_atexit@plt+0xac584> │ │ │ │ + ldr r0, [pc, #12] @ c1910 <__cxa_atexit@plt+0xb54dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r5, sp, ip, ror #31 │ │ │ │ - biceq r5, sp, r0, ror #31 │ │ │ │ + biceq sp, ip, r0, ror #12 │ │ │ │ + biceq sp, ip, r4, asr r6 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - strdeq r5, [sp, #204] @ 0xcc │ │ │ │ - strdeq r1, [r3, #60]! @ 0x3c │ │ │ │ - @ instruction: 0x01cd7690 │ │ │ │ + biceq sp, ip, r0, ror r3 │ │ │ │ + @ instruction: 0x01e2849c │ │ │ │ + biceq lr, ip, r4, lsl #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8a08 <__cxa_atexit@plt+0xac5d4> │ │ │ │ + bne c1960 <__cxa_atexit@plt+0xb552c> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8a2c <__cxa_atexit@plt+0xac5f8> │ │ │ │ - ldr r7, [pc, #76] @ b8a40 <__cxa_atexit@plt+0xac60c> │ │ │ │ + bhi c1984 <__cxa_atexit@plt+0xb5550> │ │ │ │ + ldr r7, [pc, #76] @ c1998 <__cxa_atexit@plt+0xb5564> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b8a20 <__cxa_atexit@plt+0xac5ec> │ │ │ │ + beq c1978 <__cxa_atexit@plt+0xb5544> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ b8a48 <__cxa_atexit@plt+0xac614> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c19a0 <__cxa_atexit@plt+0xb556c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b8a4c <__cxa_atexit@plt+0xac618> │ │ │ │ + ldr r0, [pc, #48] @ c19a4 <__cxa_atexit@plt+0xb5570> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b8a44 <__cxa_atexit@plt+0xac610> │ │ │ │ + ldr r7, [pc, #16] @ c199c <__cxa_atexit@plt+0xb5568> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe7588 │ │ │ │ - biceq r5, sp, r4, asr pc │ │ │ │ - biceq r7, sp, r0, asr r6 │ │ │ │ - biceq r7, sp, r4, asr #12 │ │ │ │ - biceq r7, sp, r8, lsl #12 │ │ │ │ + biceq sp, ip, r8, asr #11 │ │ │ │ + biceq lr, ip, r4, asr #25 │ │ │ │ + strheq lr, [ip, #200] @ 0xc8 │ │ │ │ + biceq lr, ip, ip, ror ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8a90 <__cxa_atexit@plt+0xac65c> │ │ │ │ + bne c19e8 <__cxa_atexit@plt+0xb55b4> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8ab4 <__cxa_atexit@plt+0xac680> │ │ │ │ - ldr r7, [pc, #76] @ b8ac8 <__cxa_atexit@plt+0xac694> │ │ │ │ + bhi c1a0c <__cxa_atexit@plt+0xb55d8> │ │ │ │ + ldr r7, [pc, #76] @ c1a20 <__cxa_atexit@plt+0xb55ec> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b8aa8 <__cxa_atexit@plt+0xac674> │ │ │ │ + beq c1a00 <__cxa_atexit@plt+0xb55cc> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ b8ad0 <__cxa_atexit@plt+0xac69c> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c1a28 <__cxa_atexit@plt+0xb55f4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b8ad4 <__cxa_atexit@plt+0xac6a0> │ │ │ │ + ldr r0, [pc, #48] @ c1a2c <__cxa_atexit@plt+0xb55f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b8acc <__cxa_atexit@plt+0xac698> │ │ │ │ + ldr r7, [pc, #16] @ c1a24 <__cxa_atexit@plt+0xb55f0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe7500 │ │ │ │ - biceq r5, sp, ip, asr #29 │ │ │ │ - biceq r7, sp, r8, asr #11 │ │ │ │ - strheq r7, [sp, #92] @ 0x5c │ │ │ │ - biceq r7, sp, ip, lsr #14 │ │ │ │ + biceq sp, ip, r0, asr #10 │ │ │ │ + biceq lr, ip, ip, lsr ip │ │ │ │ + biceq lr, ip, r0, lsr ip │ │ │ │ + biceq lr, ip, r0, lsr #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b8b64 <__cxa_atexit@plt+0xac730> │ │ │ │ - ldr r3, [pc, #120] @ b8b74 <__cxa_atexit@plt+0xac740> │ │ │ │ + bhi c1abc <__cxa_atexit@plt+0xb5688> │ │ │ │ + ldr r3, [pc, #120] @ c1acc <__cxa_atexit@plt+0xb5698> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq b8b40 <__cxa_atexit@plt+0xac70c> │ │ │ │ + beq c1a98 <__cxa_atexit@plt+0xb5664> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b8b50 <__cxa_atexit@plt+0xac71c> │ │ │ │ - ldr r7, [pc, #92] @ b8b78 <__cxa_atexit@plt+0xac744> │ │ │ │ + bne c1aa8 <__cxa_atexit@plt+0xb5674> │ │ │ │ + ldr r7, [pc, #92] @ c1ad0 <__cxa_atexit@plt+0xb569c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #88] @ b8b7c <__cxa_atexit@plt+0xac748> │ │ │ │ + ldr r9, [pc, #88] @ c1ad4 <__cxa_atexit@plt+0xb56a0> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r2, r3} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b8b84 <__cxa_atexit@plt+0xac750> │ │ │ │ + ldr r7, [pc, #44] @ c1adc <__cxa_atexit@plt+0xb56a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b8b80 <__cxa_atexit@plt+0xac74c> │ │ │ │ + ldr r7, [pc, #20] @ c1ad8 <__cxa_atexit@plt+0xb56a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - biceq r5, sp, r4, ror #22 │ │ │ │ - strheq r7, [sp, #100] @ 0x64 │ │ │ │ - mvneq r1, r0, ror #6 │ │ │ │ - biceq r7, sp, r0, lsl #13 │ │ │ │ + ldrdeq sp, [ip, #24] │ │ │ │ + biceq lr, ip, r8, lsr #26 │ │ │ │ + mvneq r8, r0, lsl #8 │ │ │ │ + strdeq lr, [ip, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b8bc4 <__cxa_atexit@plt+0xac790> │ │ │ │ - ldr r3, [pc, #52] @ b8bdc <__cxa_atexit@plt+0xac7a8> │ │ │ │ + bne c1b1c <__cxa_atexit@plt+0xb56e8> │ │ │ │ + ldr r3, [pc, #52] @ c1b34 <__cxa_atexit@plt+0xb5700> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r9, [pc, #40] @ b8be0 <__cxa_atexit@plt+0xac7ac> │ │ │ │ + ldr r9, [pc, #40] @ c1b38 <__cxa_atexit@plt+0xb5704> │ │ │ │ add r9, pc, r9 │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b8bd8 <__cxa_atexit@plt+0xac7a4> │ │ │ │ + ldr r7, [pc, #12] @ c1b30 <__cxa_atexit@plt+0xb56fc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, ror #5 │ │ │ │ + mvneq r8, ip, lsl #7 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrdeq r5, [sp, #160] @ 0xa0 │ │ │ │ - biceq r7, sp, r4, lsr #12 │ │ │ │ + biceq sp, ip, r4, asr #2 │ │ │ │ + @ instruction: 0x01ccec98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b8c48 <__cxa_atexit@plt+0xac814> │ │ │ │ + bne c1ba0 <__cxa_atexit@plt+0xb576c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b8c5c <__cxa_atexit@plt+0xac828> │ │ │ │ - ldr r7, [pc, #92] @ b8c70 <__cxa_atexit@plt+0xac83c> │ │ │ │ + bcc c1bb4 <__cxa_atexit@plt+0xb5780> │ │ │ │ + ldr r7, [pc, #92] @ c1bc8 <__cxa_atexit@plt+0xb5794> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #72] @ b8c74 <__cxa_atexit@plt+0xac840> │ │ │ │ + ldr r1, [pc, #72] @ c1bcc <__cxa_atexit@plt+0xb5798> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b8c6c <__cxa_atexit@plt+0xac838> │ │ │ │ + ldr r7, [pc, #28] @ c1bc4 <__cxa_atexit@plt+0xb5790> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r1, r8, ror #4 │ │ │ │ + mvneq r8, r8, lsl #6 │ │ │ │ @ instruction: 0xfffffce0 │ │ │ │ - mvneq r1, r4, asr r2 │ │ │ │ - biceq r7, sp, r0, lsl r7 │ │ │ │ + strdeq r8, [r2, #36]! @ 0x24 │ │ │ │ + biceq lr, ip, r4, lsl #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8cf8 <__cxa_atexit@plt+0xac8c4> │ │ │ │ - ldr r2, [pc, #132] @ b8d20 <__cxa_atexit@plt+0xac8ec> │ │ │ │ + bhi c1c50 <__cxa_atexit@plt+0xb581c> │ │ │ │ + ldr r2, [pc, #132] @ c1c78 <__cxa_atexit@plt+0xb5844> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc b8d04 <__cxa_atexit@plt+0xac8d0> │ │ │ │ - ldr r7, [pc, #108] @ b8d28 <__cxa_atexit@plt+0xac8f4> │ │ │ │ + bcc c1c5c <__cxa_atexit@plt+0xb5828> │ │ │ │ + ldr r7, [pc, #108] @ c1c80 <__cxa_atexit@plt+0xb584c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #104] @ b8d2c <__cxa_atexit@plt+0xac8f8> │ │ │ │ + ldr r2, [pc, #104] @ c1c84 <__cxa_atexit@plt+0xb5850> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #96] @ b8d30 <__cxa_atexit@plt+0xac8fc> │ │ │ │ + ldr r7, [pc, #96] @ c1c88 <__cxa_atexit@plt+0xb5854> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r2, [r1, #12]! │ │ │ │ str r8, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b8d24 <__cxa_atexit@plt+0xac8f0> │ │ │ │ + ldr r7, [pc, #24] @ c1c7c <__cxa_atexit@plt+0xb5848> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldrdeq r1, [r3, #8]! │ │ │ │ - biceq r7, sp, r4, lsl #13 │ │ │ │ + mvneq r8, r8, ror r1 │ │ │ │ + strdeq lr, [ip, #200] @ 0xc8 │ │ │ │ andeq r1, r0, r0, lsl #21 │ │ │ │ @ instruction: 0x00001ab8 │ │ │ │ - mvneq r1, ip, lsr r4 │ │ │ │ - biceq r7, sp, r8, lsl #1 │ │ │ │ + mvneq r8, r8, lsl #10 │ │ │ │ + strdeq lr, [ip, #108] @ 0x6c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b8dcc <__cxa_atexit@plt+0xac998> │ │ │ │ - ldr r5, [pc, #176] @ b8e08 <__cxa_atexit@plt+0xac9d4> │ │ │ │ + bhi c1d24 <__cxa_atexit@plt+0xb58f0> │ │ │ │ + ldr r5, [pc, #176] @ c1d60 <__cxa_atexit@plt+0xb592c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r3, {r5, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r5, r3, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8dd8 <__cxa_atexit@plt+0xac9a4> │ │ │ │ - ldr r7, [pc, #152] @ b8e0c <__cxa_atexit@plt+0xac9d8> │ │ │ │ + bhi c1d30 <__cxa_atexit@plt+0xb58fc> │ │ │ │ + ldr r7, [pc, #152] @ c1d64 <__cxa_atexit@plt+0xb5930> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r8, [r3, #-12] │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b8dec <__cxa_atexit@plt+0xac9b8> │ │ │ │ - ldr r7, [pc, #132] @ b8e18 <__cxa_atexit@plt+0xac9e4> │ │ │ │ + bcc c1d44 <__cxa_atexit@plt+0xb5910> │ │ │ │ + ldr r7, [pc, #132] @ c1d70 <__cxa_atexit@plt+0xb593c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #128] @ b8e1c <__cxa_atexit@plt+0xac9e8> │ │ │ │ + ldr r2, [pc, #128] @ c1d74 <__cxa_atexit@plt+0xb5940> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ b8e20 <__cxa_atexit@plt+0xac9ec> │ │ │ │ + ldr lr, [pc, #124] @ c1d78 <__cxa_atexit@plt+0xb5944> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ stmib r6, {r7, r8} │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b b2104 <__cxa_atexit@plt+0xa5cd0> │ │ │ │ + b bb05c <__cxa_atexit@plt+0xaec28> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ b8e14 <__cxa_atexit@plt+0xac9e0> │ │ │ │ + ldr r7, [pc, #52] @ c1d6c <__cxa_atexit@plt+0xb5938> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b8e10 <__cxa_atexit@plt+0xac9dc> │ │ │ │ + ldr r7, [pc, #28] @ c1d68 <__cxa_atexit@plt+0xb5934> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, lsl r0 │ │ │ │ + strheq r8, [r2, #12]! │ │ │ │ @ instruction: 0xffff938c │ │ │ │ - stlexbeq r5, ip, [sp] │ │ │ │ - biceq r6, sp, r4, ror #31 │ │ │ │ + biceq sp, ip, r0, lsl r5 │ │ │ │ + biceq lr, ip, r8, asr r6 │ │ │ │ @ instruction: 0xfffef02c │ │ │ │ @ instruction: 0xfffef08c │ │ │ │ - mvneq r1, r8, ror #6 │ │ │ │ - strexbeq r6, r8, [sp] │ │ │ │ + mvneq r8, r4, lsr r4 │ │ │ │ + biceq lr, ip, ip, lsl #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi b8ebc <__cxa_atexit@plt+0xaca88> │ │ │ │ - ldr r5, [pc, #176] @ b8ef8 <__cxa_atexit@plt+0xacac4> │ │ │ │ + bhi c1e14 <__cxa_atexit@plt+0xb59e0> │ │ │ │ + ldr r5, [pc, #176] @ c1e50 <__cxa_atexit@plt+0xb5a1c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r3, {r5, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r5, r3, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b8ec8 <__cxa_atexit@plt+0xaca94> │ │ │ │ - ldr r7, [pc, #152] @ b8efc <__cxa_atexit@plt+0xacac8> │ │ │ │ + bhi c1e20 <__cxa_atexit@plt+0xb59ec> │ │ │ │ + ldr r7, [pc, #152] @ c1e54 <__cxa_atexit@plt+0xb5a20> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r8, [r3, #-12] │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc b8edc <__cxa_atexit@plt+0xacaa8> │ │ │ │ - ldr r7, [pc, #132] @ b8f08 <__cxa_atexit@plt+0xacad4> │ │ │ │ + bcc c1e34 <__cxa_atexit@plt+0xb5a00> │ │ │ │ + ldr r7, [pc, #132] @ c1e60 <__cxa_atexit@plt+0xb5a2c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #128] @ b8f0c <__cxa_atexit@plt+0xacad8> │ │ │ │ + ldr r2, [pc, #128] @ c1e64 <__cxa_atexit@plt+0xb5a30> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ b8f10 <__cxa_atexit@plt+0xacadc> │ │ │ │ + ldr lr, [pc, #124] @ c1e68 <__cxa_atexit@plt+0xb5a34> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ stmib r6, {r7, r8} │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b b2104 <__cxa_atexit@plt+0xa5cd0> │ │ │ │ + b bb05c <__cxa_atexit@plt+0xaec28> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ b8f04 <__cxa_atexit@plt+0xacad0> │ │ │ │ + ldr r7, [pc, #52] @ c1e5c <__cxa_atexit@plt+0xb5a28> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ b8f00 <__cxa_atexit@plt+0xacacc> │ │ │ │ + ldr r7, [pc, #28] @ c1e58 <__cxa_atexit@plt+0xb5a24> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, lsr #30 │ │ │ │ + mvneq r7, ip, asr #31 │ │ │ │ @ instruction: 0xffff929c │ │ │ │ - biceq r5, sp, ip, lsr #27 │ │ │ │ - strdeq r6, [sp, #228] @ 0xe4 │ │ │ │ + biceq sp, ip, r0, lsr #8 │ │ │ │ + biceq lr, ip, r8, ror #10 │ │ │ │ @ instruction: 0xfffeef3c │ │ │ │ @ instruction: 0xfffeef9c │ │ │ │ - mvneq r1, r8, ror r2 │ │ │ │ - biceq r5, sp, r0, asr #19 │ │ │ │ + mvneq r8, r4, asr #6 │ │ │ │ + biceq sp, ip, r4, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b8fa4 <__cxa_atexit@plt+0xacb70> │ │ │ │ - ldr r1, [pc, #120] @ b8fb0 <__cxa_atexit@plt+0xacb7c> │ │ │ │ + bhi c1efc <__cxa_atexit@plt+0xb5ac8> │ │ │ │ + ldr r1, [pc, #120] @ c1f08 <__cxa_atexit@plt+0xb5ad4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ b8fb4 <__cxa_atexit@plt+0xacb80> │ │ │ │ + ldr r1, [pc, #104] @ c1f0c <__cxa_atexit@plt+0xb5ad8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b8f84 <__cxa_atexit@plt+0xacb50> │ │ │ │ + beq c1edc <__cxa_atexit@plt+0xb5aa8> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b8f90 <__cxa_atexit@plt+0xacb5c> │ │ │ │ - ldr r3, [pc, #80] @ b8fb8 <__cxa_atexit@plt+0xacb84> │ │ │ │ + bne c1ee8 <__cxa_atexit@plt+0xb5ab4> │ │ │ │ + ldr r3, [pc, #80] @ c1f10 <__cxa_atexit@plt+0xb5adc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ b8fbc <__cxa_atexit@plt+0xacb88> │ │ │ │ + ldr r8, [pc, #76] @ c1f14 <__cxa_atexit@plt+0xb5ae0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b8fc0 <__cxa_atexit@plt+0xacb8c> │ │ │ │ + ldr r7, [pc, #40] @ c1f18 <__cxa_atexit@plt+0xb5ae4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r0, r8, lsr #28 │ │ │ │ + mvneq r7, r8, asr #29 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r5, sp, ip, ror #18 │ │ │ │ - ldrdeq r0, [r3, #208]! @ 0xd0 │ │ │ │ - biceq r5, sp, r0, lsl r9 │ │ │ │ + biceq ip, ip, r0, ror #31 │ │ │ │ + mvneq r7, r0, ror lr │ │ │ │ + biceq ip, ip, r4, lsl #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b9000 <__cxa_atexit@plt+0xacbcc> │ │ │ │ - ldr r3, [pc, #52] @ b9018 <__cxa_atexit@plt+0xacbe4> │ │ │ │ + bne c1f58 <__cxa_atexit@plt+0xb5b24> │ │ │ │ + ldr r3, [pc, #52] @ c1f70 <__cxa_atexit@plt+0xb5b3c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ b901c <__cxa_atexit@plt+0xacbe8> │ │ │ │ + ldr r8, [pc, #40] @ c1f74 <__cxa_atexit@plt+0xb5b40> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b9014 <__cxa_atexit@plt+0xacbe0> │ │ │ │ + ldr r7, [pc, #12] @ c1f6c <__cxa_atexit@plt+0xb5b38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, ror #26 │ │ │ │ + mvneq r7, r0, lsl #28 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r5, sp, r8, ror #17 │ │ │ │ + biceq ip, ip, ip, asr pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne b9048 <__cxa_atexit@plt+0xacc14> │ │ │ │ + bne c1fa0 <__cxa_atexit@plt+0xb5b6c> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b905c <__cxa_atexit@plt+0xacc28> │ │ │ │ + ldr r7, [pc, #12] @ c1fb4 <__cxa_atexit@plt+0xb5b80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, lsl sp │ │ │ │ - strdeq r5, [sp, #124] @ 0x7c │ │ │ │ + strheq r7, [r2, #216]! @ 0xd8 │ │ │ │ + biceq ip, ip, r0, ror lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b90b4 <__cxa_atexit@plt+0xacc80> │ │ │ │ - ldr r2, [pc, #60] @ b90bc <__cxa_atexit@plt+0xacc88> │ │ │ │ + bhi c200c <__cxa_atexit@plt+0xb5bd8> │ │ │ │ + ldr r2, [pc, #60] @ c2014 <__cxa_atexit@plt+0xb5be0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b90c0 <__cxa_atexit@plt+0xacc8c> │ │ │ │ + ldr r9, [pc, #56] @ c2018 <__cxa_atexit@plt+0xb5be4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b90c4 <__cxa_atexit@plt+0xacc90> │ │ │ │ + ldr r1, [pc, #48] @ c201c <__cxa_atexit@plt+0xb5be8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b90c8 <__cxa_atexit@plt+0xacc94> │ │ │ │ + ldr r5, [pc, #32] @ c2020 <__cxa_atexit@plt+0xb5bec> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrdeq r5, [sp, #124] @ 0x7c │ │ │ │ - mvneq r0, r0, ror #25 │ │ │ │ - ldrdeq r0, [r3, #204]! @ 0xcc │ │ │ │ + biceq ip, ip, r0, asr lr │ │ │ │ + mvneq r7, r0, lsl #27 │ │ │ │ + mvneq r7, ip, ror sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b90f4 <__cxa_atexit@plt+0xaccc0> │ │ │ │ + bne c204c <__cxa_atexit@plt+0xb5c18> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b9108 <__cxa_atexit@plt+0xaccd4> │ │ │ │ + ldr r7, [pc, #12] @ c2060 <__cxa_atexit@plt+0xb5c2c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r6, sp, r0, ror #16 │ │ │ │ - biceq r5, sp, r0, asr r7 │ │ │ │ + ldrdeq sp, [ip, #228] @ 0xe4 │ │ │ │ + biceq ip, ip, r4, asr #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9164 <__cxa_atexit@plt+0xacd30> │ │ │ │ + bhi c20bc <__cxa_atexit@plt+0xb5c88> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b9170 <__cxa_atexit@plt+0xacd3c> │ │ │ │ - ldr r2, [pc, #64] @ b9180 <__cxa_atexit@plt+0xacd4c> │ │ │ │ + bcc c20c8 <__cxa_atexit@plt+0xb5c94> │ │ │ │ + ldr r2, [pc, #64] @ c20d8 <__cxa_atexit@plt+0xb5ca4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ b9184 <__cxa_atexit@plt+0xacd50> │ │ │ │ + ldr r1, [pc, #60] @ c20dc <__cxa_atexit@plt+0xb5ca8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r5, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -176977,980 +186151,980 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq r0, ip, lsr #24 │ │ │ │ - biceq r5, sp, r8, ror #13 │ │ │ │ + mvneq r7, ip, asr #25 │ │ │ │ + biceq ip, ip, ip, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b91cc <__cxa_atexit@plt+0xacd98> │ │ │ │ - ldr r3, [pc, #44] @ b91d8 <__cxa_atexit@plt+0xacda4> │ │ │ │ + bhi c2124 <__cxa_atexit@plt+0xb5cf0> │ │ │ │ + ldr r3, [pc, #44] @ c2130 <__cxa_atexit@plt+0xb5cfc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #40] @ b91dc <__cxa_atexit@plt+0xacda8> │ │ │ │ + ldr r9, [pc, #40] @ c2134 <__cxa_atexit@plt+0xb5d00> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ b91e0 <__cxa_atexit@plt+0xacdac> │ │ │ │ + ldr r3, [pc, #28] @ c2138 <__cxa_atexit@plt+0xb5d04> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r5, sp, r4, asr #13 │ │ │ │ - mvneq r0, r0, asr #23 │ │ │ │ + biceq ip, ip, r8, lsr sp │ │ │ │ + mvneq r7, r0, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b920c <__cxa_atexit@plt+0xacdd8> │ │ │ │ + bne c2164 <__cxa_atexit@plt+0xb5d30> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b9220 <__cxa_atexit@plt+0xacdec> │ │ │ │ + ldr r7, [pc, #12] @ c2178 <__cxa_atexit@plt+0xb5d44> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r6, sp, r8, asr #14 │ │ │ │ - biceq r7, sp, r0, ror #1 │ │ │ │ + strheq sp, [ip, #220] @ 0xdc │ │ │ │ + biceq lr, ip, r4, asr r7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub lr, r5, #12 │ │ │ │ cmp fp, lr │ │ │ │ - bhi b9304 <__cxa_atexit@plt+0xaced0> │ │ │ │ + bhi c225c <__cxa_atexit@plt+0xb5e28> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc b930c <__cxa_atexit@plt+0xaced8> │ │ │ │ - ldr r2, [pc, #260] @ b9358 <__cxa_atexit@plt+0xacf24> │ │ │ │ + bcc c2264 <__cxa_atexit@plt+0xb5e30> │ │ │ │ + ldr r2, [pc, #260] @ c22b0 <__cxa_atexit@plt+0xb5e7c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #252] @ b935c <__cxa_atexit@plt+0xacf28> │ │ │ │ + ldr r1, [pc, #252] @ c22b4 <__cxa_atexit@plt+0xb5e80> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r1, [pc, #232] @ b9360 <__cxa_atexit@plt+0xacf2c> │ │ │ │ + ldr r1, [pc, #232] @ c22b8 <__cxa_atexit@plt+0xb5e84> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov sl, r6 │ │ │ │ str r1, [sl, #4]! │ │ │ │ str r7, [sl, #8] │ │ │ │ add r2, sl, #52 @ 0x34 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc b9320 <__cxa_atexit@plt+0xaceec> │ │ │ │ - ldr r7, [pc, #200] @ b9364 <__cxa_atexit@plt+0xacf30> │ │ │ │ + bcc c2278 <__cxa_atexit@plt+0xb5e44> │ │ │ │ + ldr r7, [pc, #200] @ c22bc <__cxa_atexit@plt+0xb5e88> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #196] @ b9368 <__cxa_atexit@plt+0xacf34> │ │ │ │ + ldr r1, [pc, #196] @ c22c0 <__cxa_atexit@plt+0xb5e8c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #192] @ b936c <__cxa_atexit@plt+0xacf38> │ │ │ │ + ldr r3, [pc, #192] @ c22c4 <__cxa_atexit@plt+0xb5e90> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r6 │ │ │ │ str r7, [r2, #16]! │ │ │ │ str sl, [r2, #8] │ │ │ │ str r2, [r2, #36] @ 0x24 │ │ │ │ str r8, [r2, #40] @ 0x28 │ │ │ │ str r2, [r2, #20] │ │ │ │ str r9, [r2, #24] │ │ │ │ mov r7, r2 │ │ │ │ str r1, [r7, #28]! │ │ │ │ add r1, r2, #52 @ 0x34 │ │ │ │ str r3, [r2, #12]! │ │ │ │ cmp r0, r1 │ │ │ │ - bcc b9340 <__cxa_atexit@plt+0xacf0c> │ │ │ │ - ldr r3, [pc, #140] @ b9374 <__cxa_atexit@plt+0xacf40> │ │ │ │ + bcc c2298 <__cxa_atexit@plt+0xb5e64> │ │ │ │ + ldr r3, [pc, #140] @ c22cc <__cxa_atexit@plt+0xb5e98> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r6, #60] @ 0x3c │ │ │ │ str r7, [r6, #64] @ 0x40 │ │ │ │ str r2, [r6, #68] @ 0x44 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r1, #7 │ │ │ │ mov r6, r1 │ │ │ │ bx r0 │ │ │ │ mov r2, r6 │ │ │ │ - b b9314 <__cxa_atexit@plt+0xacee0> │ │ │ │ + b c226c <__cxa_atexit@plt+0xb5e38> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ b9370 <__cxa_atexit@plt+0xacf3c> │ │ │ │ + ldr r7, [pc, #72] @ c22c8 <__cxa_atexit@plt+0xb5e94> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #44 @ 0x2c │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r2 │ │ │ │ bx r1 │ │ │ │ mov r0, #12 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r1 │ │ │ │ mov r8, r2 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ - mvneq r0, r4, lsl fp │ │ │ │ + strheq r7, [r2, #180]! @ 0xb4 │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ @ instruction: 0xfffee1cc │ │ │ │ @ instruction: 0xfffee548 │ │ │ │ @ instruction: 0xfffee3b4 │ │ │ │ - biceq r5, sp, r4, asr #18 │ │ │ │ - strheq r0, [r3, #172]! @ 0xac │ │ │ │ + strheq ip, [ip, #248] @ 0xf8 │ │ │ │ + mvneq r7, ip, asr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b93ac <__cxa_atexit@plt+0xacf78> │ │ │ │ - ldr r2, [pc, #28] @ b93b8 <__cxa_atexit@plt+0xacf84> │ │ │ │ + bcc c2304 <__cxa_atexit@plt+0xb5ed0> │ │ │ │ + ldr r2, [pc, #28] @ c2310 <__cxa_atexit@plt+0xb5edc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r0, r8, lsl #20 │ │ │ │ - biceq r6, sp, r8, lsr pc │ │ │ │ + mvneq r7, r8, lsr #21 │ │ │ │ + biceq lr, ip, ip, lsr #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9410 <__cxa_atexit@plt+0xacfdc> │ │ │ │ - ldr r2, [pc, #60] @ b9418 <__cxa_atexit@plt+0xacfe4> │ │ │ │ + bhi c2368 <__cxa_atexit@plt+0xb5f34> │ │ │ │ + ldr r2, [pc, #60] @ c2370 <__cxa_atexit@plt+0xb5f3c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b941c <__cxa_atexit@plt+0xacfe8> │ │ │ │ + ldr r9, [pc, #56] @ c2374 <__cxa_atexit@plt+0xb5f40> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9420 <__cxa_atexit@plt+0xacfec> │ │ │ │ + ldr r1, [pc, #48] @ c2378 <__cxa_atexit@plt+0xb5f44> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b9424 <__cxa_atexit@plt+0xacff0> │ │ │ │ + ldr r5, [pc, #32] @ c237c <__cxa_atexit@plt+0xb5f48> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r5, sp, r8, lsr #9 │ │ │ │ - mvneq r0, r4, lsl #19 │ │ │ │ - mvneq r0, r0, lsl #19 │ │ │ │ - biceq r6, sp, r0, lsr ip │ │ │ │ + biceq ip, ip, ip, lsl fp │ │ │ │ + mvneq r7, r4, lsr #20 │ │ │ │ + mvneq r7, r0, lsr #20 │ │ │ │ + biceq lr, ip, r4, lsr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b9468 <__cxa_atexit@plt+0xad034> │ │ │ │ + bne c23c0 <__cxa_atexit@plt+0xb5f8c> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b948c <__cxa_atexit@plt+0xad058> │ │ │ │ - ldr r7, [pc, #76] @ b94a0 <__cxa_atexit@plt+0xad06c> │ │ │ │ + bhi c23e4 <__cxa_atexit@plt+0xb5fb0> │ │ │ │ + ldr r7, [pc, #76] @ c23f8 <__cxa_atexit@plt+0xb5fc4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b9480 <__cxa_atexit@plt+0xad04c> │ │ │ │ + beq c23d8 <__cxa_atexit@plt+0xb5fa4> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ b94a8 <__cxa_atexit@plt+0xad074> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c2400 <__cxa_atexit@plt+0xb5fcc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b94ac <__cxa_atexit@plt+0xad078> │ │ │ │ + ldr r0, [pc, #48] @ c2404 <__cxa_atexit@plt+0xb5fd0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b94a4 <__cxa_atexit@plt+0xad070> │ │ │ │ + ldr r7, [pc, #16] @ c23fc <__cxa_atexit@plt+0xb5fc8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe6b28 │ │ │ │ - strdeq r5, [sp, #68] @ 0x44 │ │ │ │ - strdeq r6, [sp, #176] @ 0xb0 │ │ │ │ - biceq r6, sp, r4, ror #23 │ │ │ │ - biceq r6, sp, r4, lsr lr │ │ │ │ + biceq ip, ip, r8, ror #22 │ │ │ │ + biceq lr, ip, r4, ror #4 │ │ │ │ + biceq lr, ip, r8, asr r2 │ │ │ │ + biceq lr, ip, r8, lsr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9504 <__cxa_atexit@plt+0xad0d0> │ │ │ │ - ldr r2, [pc, #60] @ b950c <__cxa_atexit@plt+0xad0d8> │ │ │ │ + bhi c245c <__cxa_atexit@plt+0xb6028> │ │ │ │ + ldr r2, [pc, #60] @ c2464 <__cxa_atexit@plt+0xb6030> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b9510 <__cxa_atexit@plt+0xad0dc> │ │ │ │ + ldr r9, [pc, #56] @ c2468 <__cxa_atexit@plt+0xb6034> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9514 <__cxa_atexit@plt+0xad0e0> │ │ │ │ + ldr r1, [pc, #48] @ c246c <__cxa_atexit@plt+0xb6038> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b9518 <__cxa_atexit@plt+0xad0e4> │ │ │ │ + ldr r5, [pc, #32] @ c2470 <__cxa_atexit@plt+0xb603c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r5, sp, r8, asr #7 │ │ │ │ - @ instruction: 0x01e30890 │ │ │ │ - mvneq r0, ip, lsl #17 │ │ │ │ - biceq r6, sp, r0, lsr #18 │ │ │ │ + biceq ip, ip, ip, lsr sl │ │ │ │ + mvneq r7, r0, lsr r9 │ │ │ │ + mvneq r7, ip, lsr #18 │ │ │ │ + strexbeq sp, r4, [ip] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b955c <__cxa_atexit@plt+0xad128> │ │ │ │ + bne c24b4 <__cxa_atexit@plt+0xb6080> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b9580 <__cxa_atexit@plt+0xad14c> │ │ │ │ - ldr r7, [pc, #76] @ b9594 <__cxa_atexit@plt+0xad160> │ │ │ │ + bhi c24d8 <__cxa_atexit@plt+0xb60a4> │ │ │ │ + ldr r7, [pc, #76] @ c24ec <__cxa_atexit@plt+0xb60b8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b9574 <__cxa_atexit@plt+0xad140> │ │ │ │ + beq c24cc <__cxa_atexit@plt+0xb6098> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ b959c <__cxa_atexit@plt+0xad168> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ c24f4 <__cxa_atexit@plt+0xb60c0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b95a0 <__cxa_atexit@plt+0xad16c> │ │ │ │ + ldr r0, [pc, #48] @ c24f8 <__cxa_atexit@plt+0xb60c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b9598 <__cxa_atexit@plt+0xad164> │ │ │ │ + ldr r7, [pc, #16] @ c24f0 <__cxa_atexit@plt+0xb60bc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe6898 │ │ │ │ - strdeq r5, [sp, #60] @ 0x3c │ │ │ │ - biceq r6, sp, r0, ror #17 │ │ │ │ - ldrdeq r6, [sp, #132] @ 0x84 │ │ │ │ - biceq r6, sp, r0, lsr sp │ │ │ │ + biceq ip, ip, r0, ror sl │ │ │ │ + biceq sp, ip, r4, asr pc │ │ │ │ + biceq sp, ip, r8, asr #30 │ │ │ │ + biceq lr, ip, r4, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b95f8 <__cxa_atexit@plt+0xad1c4> │ │ │ │ - ldr r2, [pc, #60] @ b9600 <__cxa_atexit@plt+0xad1cc> │ │ │ │ + bhi c2550 <__cxa_atexit@plt+0xb611c> │ │ │ │ + ldr r2, [pc, #60] @ c2558 <__cxa_atexit@plt+0xb6124> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b9604 <__cxa_atexit@plt+0xad1d0> │ │ │ │ + ldr r9, [pc, #56] @ c255c <__cxa_atexit@plt+0xb6128> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9608 <__cxa_atexit@plt+0xad1d4> │ │ │ │ + ldr r1, [pc, #48] @ c2560 <__cxa_atexit@plt+0xb612c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b960c <__cxa_atexit@plt+0xad1d8> │ │ │ │ + ldr r5, [pc, #32] @ c2564 <__cxa_atexit@plt+0xb6130> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r5, sp, r8, asr #4 │ │ │ │ - @ instruction: 0x01e3079c │ │ │ │ - @ instruction: 0x01e30798 │ │ │ │ - biceq r4, sp, ip, asr pc │ │ │ │ + strheq ip, [ip, #140] @ 0x8c │ │ │ │ + mvneq r7, ip, lsr r8 │ │ │ │ + mvneq r7, r8, lsr r8 │ │ │ │ + ldrdeq ip, [ip, #80] @ 0x50 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b965c <__cxa_atexit@plt+0xad228> │ │ │ │ - ldr r3, [pc, #72] @ b9678 <__cxa_atexit@plt+0xad244> │ │ │ │ + bne c25b4 <__cxa_atexit@plt+0xb6180> │ │ │ │ + ldr r3, [pc, #72] @ c25d0 <__cxa_atexit@plt+0xb619c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq b9670 <__cxa_atexit@plt+0xad23c> │ │ │ │ + beq c25c8 <__cxa_atexit@plt+0xb6194> │ │ │ │ cmp r3, #1 │ │ │ │ - bne b965c <__cxa_atexit@plt+0xad228> │ │ │ │ - ldr r9, [pc, #48] @ b9680 <__cxa_atexit@plt+0xad24c> │ │ │ │ + bne c25b4 <__cxa_atexit@plt+0xb6180> │ │ │ │ + ldr r9, [pc, #48] @ c25d8 <__cxa_atexit@plt+0xb61a4> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #24] @ b967c <__cxa_atexit@plt+0xad248> │ │ │ │ + ldr r7, [pc, #24] @ c25d4 <__cxa_atexit@plt+0xb61a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - strheq r0, [r3, #116]! @ 0x74 │ │ │ │ - biceq r4, sp, r4, lsr #30 │ │ │ │ - biceq r4, sp, r8, ror #29 │ │ │ │ + mvneq r7, r4, asr r8 │ │ │ │ + @ instruction: 0x01ccc598 │ │ │ │ + biceq ip, ip, ip, asr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne b96b0 <__cxa_atexit@plt+0xad27c> │ │ │ │ - ldr r9, [pc, #36] @ b96c8 <__cxa_atexit@plt+0xad294> │ │ │ │ + bne c2608 <__cxa_atexit@plt+0xb61d4> │ │ │ │ + ldr r9, [pc, #36] @ c2620 <__cxa_atexit@plt+0xb61ec> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ b96c4 <__cxa_atexit@plt+0xad290> │ │ │ │ + ldr r7, [pc, #12] @ c261c <__cxa_atexit@plt+0xb61e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, ror #14 │ │ │ │ - ldrdeq r4, [sp, #224] @ 0xe0 │ │ │ │ - biceq r5, sp, r4, asr r1 │ │ │ │ + mvneq r7, r0, lsl #16 │ │ │ │ + biceq ip, ip, r4, asr #10 │ │ │ │ + biceq ip, ip, r8, asr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9720 <__cxa_atexit@plt+0xad2ec> │ │ │ │ - ldr r2, [pc, #60] @ b9728 <__cxa_atexit@plt+0xad2f4> │ │ │ │ + bhi c2678 <__cxa_atexit@plt+0xb6244> │ │ │ │ + ldr r2, [pc, #60] @ c2680 <__cxa_atexit@plt+0xb624c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b972c <__cxa_atexit@plt+0xad2f8> │ │ │ │ + ldr r9, [pc, #56] @ c2684 <__cxa_atexit@plt+0xb6250> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9730 <__cxa_atexit@plt+0xad2fc> │ │ │ │ + ldr r1, [pc, #48] @ c2688 <__cxa_atexit@plt+0xb6254> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b9734 <__cxa_atexit@plt+0xad300> │ │ │ │ + ldr r5, [pc, #32] @ c268c <__cxa_atexit@plt+0xb6258> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r5, sp, r4, lsr r1 │ │ │ │ - mvneq r0, r4, ror r6 │ │ │ │ - mvneq r0, r0, ror r6 │ │ │ │ + biceq ip, ip, r8, lsr #15 │ │ │ │ + mvneq r7, r4, lsl r7 │ │ │ │ + mvneq r7, r0, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b9760 <__cxa_atexit@plt+0xad32c> │ │ │ │ + bne c26b8 <__cxa_atexit@plt+0xb6284> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b9774 <__cxa_atexit@plt+0xad340> │ │ │ │ + ldr r7, [pc, #12] @ c26cc <__cxa_atexit@plt+0xb6298> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq r6, [sp, #20] │ │ │ │ + biceq sp, ip, r8, ror #16 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b97ec <__cxa_atexit@plt+0xad3b8> │ │ │ │ + bhi c2744 <__cxa_atexit@plt+0xb6310> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ b9808 <__cxa_atexit@plt+0xad3d4> │ │ │ │ + ldr r1, [pc, #104] @ c2760 <__cxa_atexit@plt+0xb632c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ b980c <__cxa_atexit@plt+0xad3d8> │ │ │ │ + ldr r0, [pc, #100] @ c2764 <__cxa_atexit@plt+0xb6330> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b97f8 <__cxa_atexit@plt+0xad3c4> │ │ │ │ - ldr r3, [pc, #72] @ b9810 <__cxa_atexit@plt+0xad3dc> │ │ │ │ + bhi c2750 <__cxa_atexit@plt+0xb631c> │ │ │ │ + ldr r3, [pc, #72] @ c2768 <__cxa_atexit@plt+0xb6334> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b97dc <__cxa_atexit@plt+0xad3a8> │ │ │ │ + beq c2734 <__cxa_atexit@plt+0xb6300> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b9814 <__cxa_atexit@plt+0xad3e0> │ │ │ │ + ldr r7, [pc, #20] @ c276c <__cxa_atexit@plt+0xb6338> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [r3, #84]! @ 0x54 │ │ │ │ - strheq r0, [r3, #88]! @ 0x58 │ │ │ │ + mvneq r7, r4, ror r6 │ │ │ │ + mvneq r7, r8, asr r6 │ │ │ │ @ instruction: 0xfffe59dc │ │ │ │ - biceq r4, sp, r8, asr #24 │ │ │ │ - biceq r6, sp, r8, lsr #21 │ │ │ │ + strheq ip, [ip, #44] @ 0x2c │ │ │ │ + biceq lr, ip, ip, lsl r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b98cc <__cxa_atexit@plt+0xad498> │ │ │ │ - ldr r2, [pc, #168] @ b98e4 <__cxa_atexit@plt+0xad4b0> │ │ │ │ + bhi c2824 <__cxa_atexit@plt+0xb63f0> │ │ │ │ + ldr r2, [pc, #168] @ c283c <__cxa_atexit@plt+0xb6408> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b98ac <__cxa_atexit@plt+0xad478> │ │ │ │ + beq c2804 <__cxa_atexit@plt+0xb63d0> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b98b8 <__cxa_atexit@plt+0xad484> │ │ │ │ + bne c2810 <__cxa_atexit@plt+0xb63dc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b98d4 <__cxa_atexit@plt+0xad4a0> │ │ │ │ - ldr r3, [pc, #108] @ b98f0 <__cxa_atexit@plt+0xad4bc> │ │ │ │ + bcc c282c <__cxa_atexit@plt+0xb63f8> │ │ │ │ + ldr r3, [pc, #108] @ c2848 <__cxa_atexit@plt+0xb6414> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #104] @ b98f4 <__cxa_atexit@plt+0xad4c0> │ │ │ │ + ldr r2, [pc, #104] @ c284c <__cxa_atexit@plt+0xb6418> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #-4]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ b98e8 <__cxa_atexit@plt+0xad4b4> │ │ │ │ + ldr r7, [pc, #40] @ c2840 <__cxa_atexit@plt+0xb640c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #36] @ b98ec <__cxa_atexit@plt+0xad4b8> │ │ │ │ + ldr r0, [pc, #36] @ c2844 <__cxa_atexit@plt+0xb6410> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - biceq r4, sp, r4, asr sp │ │ │ │ - biceq r4, sp, ip, asr #26 │ │ │ │ + biceq ip, ip, r8, asr #7 │ │ │ │ + biceq ip, ip, r0, asr #7 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffffef0 │ │ │ │ - biceq r6, sp, ip, asr #19 │ │ │ │ + biceq lr, ip, r0, asr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ bic r6, r7, #3 │ │ │ │ ldr r6, [r6] │ │ │ │ ldrh r6, [r6, #-2] │ │ │ │ cmp r6, #4 │ │ │ │ - bne b995c <__cxa_atexit@plt+0xad528> │ │ │ │ + bne c28b4 <__cxa_atexit@plt+0xb6480> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b9978 <__cxa_atexit@plt+0xad544> │ │ │ │ - ldr r3, [pc, #88] @ b998c <__cxa_atexit@plt+0xad558> │ │ │ │ + bcc c28d0 <__cxa_atexit@plt+0xb649c> │ │ │ │ + ldr r3, [pc, #88] @ c28e4 <__cxa_atexit@plt+0xb64b0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #84] @ b9990 <__cxa_atexit@plt+0xad55c> │ │ │ │ + ldr r2, [pc, #84] @ c28e8 <__cxa_atexit@plt+0xb64b4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8]! │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ b9984 <__cxa_atexit@plt+0xad550> │ │ │ │ + ldr r7, [pc, #32] @ c28dc <__cxa_atexit@plt+0xb64a8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #24] @ b9988 <__cxa_atexit@plt+0xad554> │ │ │ │ + ldr r0, [pc, #24] @ c28e0 <__cxa_atexit@plt+0xb64ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq r4, [sp, #192] @ 0xc0 │ │ │ │ - biceq r4, sp, r4, lsr #25 │ │ │ │ + biceq ip, ip, r4, lsr #6 │ │ │ │ + biceq ip, ip, r8, lsl r3 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - biceq r6, sp, r4, lsl #17 │ │ │ │ + strdeq sp, [ip, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r2, r5, #4 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9a14 <__cxa_atexit@plt+0xad5e0> │ │ │ │ - ldr r1, [pc, #120] @ b9a30 <__cxa_atexit@plt+0xad5fc> │ │ │ │ + bhi c296c <__cxa_atexit@plt+0xb6538> │ │ │ │ + ldr r1, [pc, #120] @ c2988 <__cxa_atexit@plt+0xb6554> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq b99f4 <__cxa_atexit@plt+0xad5c0> │ │ │ │ + beq c294c <__cxa_atexit@plt+0xb6518> │ │ │ │ cmp r1, #1 │ │ │ │ - bne b99fc <__cxa_atexit@plt+0xad5c8> │ │ │ │ - ldr r2, [pc, #96] @ b9a34 <__cxa_atexit@plt+0xad600> │ │ │ │ + bne c2954 <__cxa_atexit@plt+0xb6520> │ │ │ │ + ldr r2, [pc, #96] @ c298c <__cxa_atexit@plt+0xb6558> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #84] @ b9a38 <__cxa_atexit@plt+0xad604> │ │ │ │ + ldr r9, [pc, #84] @ c2990 <__cxa_atexit@plt+0xb655c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ b9a40 <__cxa_atexit@plt+0xad60c> │ │ │ │ + ldr r7, [pc, #60] @ c2998 <__cxa_atexit@plt+0xb6564> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ b9a3c <__cxa_atexit@plt+0xad608> │ │ │ │ + ldr r3, [pc, #32] @ c2994 <__cxa_atexit@plt+0xb6560> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff1d8 │ │ │ │ @ instruction: 0xfffff218 │ │ │ │ - biceq r4, sp, r4, lsr #25 │ │ │ │ - biceq r6, sp, r4, lsl #16 │ │ │ │ - strheq r0, [r3, #68]! @ 0x44 │ │ │ │ - strdeq r4, [sp, #208] @ 0xd0 │ │ │ │ + biceq ip, ip, r8, lsl r3 │ │ │ │ + biceq sp, ip, r8, ror lr │ │ │ │ + mvneq r7, r4, asr r5 │ │ │ │ + biceq ip, ip, r4, ror #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9a98 <__cxa_atexit@plt+0xad664> │ │ │ │ - ldr r2, [pc, #60] @ b9aa0 <__cxa_atexit@plt+0xad66c> │ │ │ │ + bhi c29f0 <__cxa_atexit@plt+0xb65bc> │ │ │ │ + ldr r2, [pc, #60] @ c29f8 <__cxa_atexit@plt+0xb65c4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b9aa4 <__cxa_atexit@plt+0xad670> │ │ │ │ + ldr r9, [pc, #56] @ c29fc <__cxa_atexit@plt+0xb65c8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9aa8 <__cxa_atexit@plt+0xad674> │ │ │ │ + ldr r1, [pc, #48] @ c2a00 <__cxa_atexit@plt+0xb65cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b9aac <__cxa_atexit@plt+0xad678> │ │ │ │ + ldr r5, [pc, #32] @ c2a04 <__cxa_atexit@plt+0xb65d0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrdeq r4, [sp, #208] @ 0xd0 │ │ │ │ - strdeq r0, [r3, #44]! @ 0x2c │ │ │ │ - strdeq r0, [r3, #40]! @ 0x28 │ │ │ │ + biceq ip, ip, r4, asr #8 │ │ │ │ + @ instruction: 0x01e2739c │ │ │ │ + @ instruction: 0x01e27398 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b9ad8 <__cxa_atexit@plt+0xad6a4> │ │ │ │ + bne c2a30 <__cxa_atexit@plt+0xb65fc> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b9aec <__cxa_atexit@plt+0xad6b8> │ │ │ │ + ldr r7, [pc, #12] @ c2a44 <__cxa_atexit@plt+0xb6610> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r5, sp, ip, ror lr │ │ │ │ + strdeq sp, [ip, #64] @ 0x40 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b9b64 <__cxa_atexit@plt+0xad730> │ │ │ │ + bhi c2abc <__cxa_atexit@plt+0xb6688> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ b9b80 <__cxa_atexit@plt+0xad74c> │ │ │ │ + ldr r1, [pc, #104] @ c2ad8 <__cxa_atexit@plt+0xb66a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ b9b84 <__cxa_atexit@plt+0xad750> │ │ │ │ + ldr r0, [pc, #100] @ c2adc <__cxa_atexit@plt+0xb66a8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b9b70 <__cxa_atexit@plt+0xad73c> │ │ │ │ - ldr r3, [pc, #72] @ b9b88 <__cxa_atexit@plt+0xad754> │ │ │ │ + bhi c2ac8 <__cxa_atexit@plt+0xb6694> │ │ │ │ + ldr r3, [pc, #72] @ c2ae0 <__cxa_atexit@plt+0xb66ac> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b9b54 <__cxa_atexit@plt+0xad720> │ │ │ │ + beq c2aac <__cxa_atexit@plt+0xb6678> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ b9b8c <__cxa_atexit@plt+0xad758> │ │ │ │ + ldr r7, [pc, #20] @ c2ae4 <__cxa_atexit@plt+0xb66b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, asr r2 │ │ │ │ - mvneq r0, r0, asr #4 │ │ │ │ + strdeq r7, [r2, #44]! @ 0x2c │ │ │ │ + mvneq r7, r0, ror #5 │ │ │ │ @ instruction: 0xfffe5664 │ │ │ │ - ldrdeq r4, [sp, #128] @ 0x80 │ │ │ │ - strheq r6, [sp, #40] @ 0x28 │ │ │ │ + biceq fp, ip, r4, asr #30 │ │ │ │ + biceq sp, ip, ip, lsr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b9c44 <__cxa_atexit@plt+0xad810> │ │ │ │ - ldr r2, [pc, #164] @ b9c5c <__cxa_atexit@plt+0xad828> │ │ │ │ + bhi c2b9c <__cxa_atexit@plt+0xb6768> │ │ │ │ + ldr r2, [pc, #164] @ c2bb4 <__cxa_atexit@plt+0xb6780> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq b9c24 <__cxa_atexit@plt+0xad7f0> │ │ │ │ + beq c2b7c <__cxa_atexit@plt+0xb6748> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne b9c2c <__cxa_atexit@plt+0xad7f8> │ │ │ │ + bne c2b84 <__cxa_atexit@plt+0xb6750> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc b9c50 <__cxa_atexit@plt+0xad81c> │ │ │ │ - ldr r2, [pc, #104] @ b9c68 <__cxa_atexit@plt+0xad834> │ │ │ │ + bcc c2ba8 <__cxa_atexit@plt+0xb6774> │ │ │ │ + ldr r2, [pc, #104] @ c2bc0 <__cxa_atexit@plt+0xb678c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #100] @ b9c6c <__cxa_atexit@plt+0xad838> │ │ │ │ + ldr lr, [pc, #100] @ c2bc4 <__cxa_atexit@plt+0xb6790> │ │ │ │ add lr, pc, lr │ │ │ │ ldmdb r3, {r0, r1} │ │ │ │ str r2, [r3, #-12] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ b9c60 <__cxa_atexit@plt+0xad82c> │ │ │ │ + ldr r7, [pc, #44] @ c2bb8 <__cxa_atexit@plt+0xb6784> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ b9c64 <__cxa_atexit@plt+0xad830> │ │ │ │ + ldr r0, [pc, #40] @ c2bbc <__cxa_atexit@plt+0xb6788> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r4, sp, r0, ror #19 │ │ │ │ - ldrdeq r4, [sp, #152] @ 0x98 │ │ │ │ + biceq ip, ip, r4, asr r0 │ │ │ │ + biceq ip, ip, ip, asr #32 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - ldrdeq r6, [sp, #28] │ │ │ │ + biceq sp, ip, r0, asr r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ bic r6, r7, #3 │ │ │ │ ldr r6, [r6] │ │ │ │ ldrh r6, [r6, #-2] │ │ │ │ cmp r6, #4 │ │ │ │ - bne b9cd4 <__cxa_atexit@plt+0xad8a0> │ │ │ │ + bne c2c2c <__cxa_atexit@plt+0xb67f8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc b9cf0 <__cxa_atexit@plt+0xad8bc> │ │ │ │ - ldr r3, [pc, #88] @ b9d04 <__cxa_atexit@plt+0xad8d0> │ │ │ │ + bcc c2c48 <__cxa_atexit@plt+0xb6814> │ │ │ │ + ldr r3, [pc, #88] @ c2c5c <__cxa_atexit@plt+0xb6828> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #84] @ b9d08 <__cxa_atexit@plt+0xad8d4> │ │ │ │ + ldr r2, [pc, #84] @ c2c60 <__cxa_atexit@plt+0xb682c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ b9cfc <__cxa_atexit@plt+0xad8c8> │ │ │ │ + ldr r7, [pc, #32] @ c2c54 <__cxa_atexit@plt+0xb6820> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #24] @ b9d00 <__cxa_atexit@plt+0xad8cc> │ │ │ │ + ldr r0, [pc, #24] @ c2c58 <__cxa_atexit@plt+0xb6824> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r4, sp, r8, lsr r9 │ │ │ │ - biceq r4, sp, ip, lsr #18 │ │ │ │ + biceq fp, ip, ip, lsr #31 │ │ │ │ + biceq fp, ip, r0, lsr #31 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - biceq r6, sp, r8, lsl r1 │ │ │ │ + biceq sp, ip, ip, lsl #15 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ b9d34 <__cxa_atexit@plt+0xad900> │ │ │ │ + ldr r3, [pc, #20] @ c2c8c <__cxa_atexit@plt+0xb6858> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ mov sl, r7 │ │ │ │ - b b2a64 <__cxa_atexit@plt+0xa6630> │ │ │ │ - biceq r4, sp, ip, lsl sp │ │ │ │ - biceq r4, sp, r0, lsl fp │ │ │ │ + b bb9bc <__cxa_atexit@plt+0xaf588> │ │ │ │ + @ instruction: 0x01ccc390 │ │ │ │ + biceq ip, ip, r4, lsl #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9d8c <__cxa_atexit@plt+0xad958> │ │ │ │ - ldr r2, [pc, #60] @ b9d94 <__cxa_atexit@plt+0xad960> │ │ │ │ + bhi c2ce4 <__cxa_atexit@plt+0xb68b0> │ │ │ │ + ldr r2, [pc, #60] @ c2cec <__cxa_atexit@plt+0xb68b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b9d98 <__cxa_atexit@plt+0xad964> │ │ │ │ + ldr r9, [pc, #56] @ c2cf0 <__cxa_atexit@plt+0xb68bc> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9d9c <__cxa_atexit@plt+0xad968> │ │ │ │ + ldr r1, [pc, #48] @ c2cf4 <__cxa_atexit@plt+0xb68c0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b9da0 <__cxa_atexit@plt+0xad96c> │ │ │ │ + ldr r5, [pc, #32] @ c2cf8 <__cxa_atexit@plt+0xb68c4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strdeq r4, [sp, #160] @ 0xa0 │ │ │ │ - mvneq r0, r8 │ │ │ │ - mvneq r0, r4 │ │ │ │ + biceq ip, ip, r4, ror #2 │ │ │ │ + mvneq r7, r8, lsr #1 │ │ │ │ + mvneq r7, r4, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b9dcc <__cxa_atexit@plt+0xad998> │ │ │ │ + bne c2d24 <__cxa_atexit@plt+0xb68f0> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ b9de0 <__cxa_atexit@plt+0xad9ac> │ │ │ │ + ldr r7, [pc, #12] @ c2d38 <__cxa_atexit@plt+0xb6904> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r5, sp, r8, lsl #23 │ │ │ │ - biceq r4, sp, r4, ror #20 │ │ │ │ + strdeq sp, [ip, #28] │ │ │ │ + ldrdeq ip, [ip, #8] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b9e84 <__cxa_atexit@plt+0xada50> │ │ │ │ + bhi c2ddc <__cxa_atexit@plt+0xb69a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc b9e8c <__cxa_atexit@plt+0xada58> │ │ │ │ - ldr r1, [pc, #148] @ b9eb0 <__cxa_atexit@plt+0xada7c> │ │ │ │ + bcc c2de4 <__cxa_atexit@plt+0xb69b0> │ │ │ │ + ldr r1, [pc, #148] @ c2e08 <__cxa_atexit@plt+0xb69d4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #140] @ b9eb4 <__cxa_atexit@plt+0xada80> │ │ │ │ + ldr r0, [pc, #140] @ c2e0c <__cxa_atexit@plt+0xb69d8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r7, [pc, #124] @ b9eb8 <__cxa_atexit@plt+0xada84> │ │ │ │ + ldr r7, [pc, #124] @ c2e10 <__cxa_atexit@plt+0xb69dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r0, [r2, #8] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi b9ea0 <__cxa_atexit@plt+0xada6c> │ │ │ │ - ldr r3, [pc, #92] @ b9ebc <__cxa_atexit@plt+0xada88> │ │ │ │ + bhi c2df8 <__cxa_atexit@plt+0xb69c4> │ │ │ │ + ldr r3, [pc, #92] @ c2e14 <__cxa_atexit@plt+0xb69e0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq b9e74 <__cxa_atexit@plt+0xada40> │ │ │ │ + beq c2dcc <__cxa_atexit@plt+0xb6998> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ - b b9e94 <__cxa_atexit@plt+0xada60> │ │ │ │ + b c2dec <__cxa_atexit@plt+0xb69b8> │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ b9ec0 <__cxa_atexit@plt+0xada8c> │ │ │ │ + ldr r7, [pc, #24] @ c2e18 <__cxa_atexit@plt+0xb69e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ - mvneq pc, ip, asr #30 │ │ │ │ - mvneq pc, r4, lsr #30 │ │ │ │ + mvneq r6, ip, ror #31 │ │ │ │ + mvneq r6, r4, asr #31 │ │ │ │ @ instruction: 0xfffe53b4 │ │ │ │ - biceq r4, sp, r4, lsr #11 │ │ │ │ - strdeq r6, [sp, #48] @ 0x30 │ │ │ │ + biceq fp, ip, r8, lsl ip │ │ │ │ + biceq sp, ip, r4, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi b9f18 <__cxa_atexit@plt+0xadae4> │ │ │ │ - ldr r2, [pc, #60] @ b9f20 <__cxa_atexit@plt+0xadaec> │ │ │ │ + bhi c2e70 <__cxa_atexit@plt+0xb6a3c> │ │ │ │ + ldr r2, [pc, #60] @ c2e78 <__cxa_atexit@plt+0xb6a44> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ b9f24 <__cxa_atexit@plt+0xadaf0> │ │ │ │ + ldr r9, [pc, #56] @ c2e7c <__cxa_atexit@plt+0xb6a48> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ b9f28 <__cxa_atexit@plt+0xadaf4> │ │ │ │ + ldr r1, [pc, #48] @ c2e80 <__cxa_atexit@plt+0xb6a4c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ b9f2c <__cxa_atexit@plt+0xadaf8> │ │ │ │ + ldr r5, [pc, #32] @ c2e84 <__cxa_atexit@plt+0xb6a50> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r4, sp, r8, asr #19 │ │ │ │ - mvneq pc, ip, ror lr @ │ │ │ │ - mvneq pc, r8, ror lr @ │ │ │ │ - biceq r6, sp, r8, lsr #2 │ │ │ │ + biceq ip, ip, ip, lsr r0 │ │ │ │ + mvneq r6, ip, lsl pc │ │ │ │ + mvneq r6, r8, lsl pc │ │ │ │ + @ instruction: 0x01ccd79c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne b9f70 <__cxa_atexit@plt+0xadb3c> │ │ │ │ + bne c2ec8 <__cxa_atexit@plt+0xb6a94> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi b9f94 <__cxa_atexit@plt+0xadb60> │ │ │ │ - ldr r7, [pc, #76] @ b9fa8 <__cxa_atexit@plt+0xadb74> │ │ │ │ + bhi c2eec <__cxa_atexit@plt+0xb6ab8> │ │ │ │ + ldr r7, [pc, #76] @ c2f00 <__cxa_atexit@plt+0xb6acc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq b9f88 <__cxa_atexit@plt+0xadb54> │ │ │ │ + beq c2ee0 <__cxa_atexit@plt+0xb6aac> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ b9fb0 <__cxa_atexit@plt+0xadb7c> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c2f08 <__cxa_atexit@plt+0xb6ad4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ b9fb4 <__cxa_atexit@plt+0xadb80> │ │ │ │ + ldr r0, [pc, #48] @ c2f0c <__cxa_atexit@plt+0xb6ad8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ b9fac <__cxa_atexit@plt+0xadb78> │ │ │ │ + ldr r7, [pc, #16] @ c2f04 <__cxa_atexit@plt+0xb6ad0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe6020 │ │ │ │ - biceq r4, sp, ip, ror #19 │ │ │ │ - biceq r6, sp, r8, ror #1 │ │ │ │ - ldrdeq r6, [sp, #12] │ │ │ │ - biceq r4, sp, r8, lsl #18 │ │ │ │ + biceq ip, ip, r0, rrx │ │ │ │ + biceq sp, ip, ip, asr r7 │ │ │ │ + biceq sp, ip, r0, asr r7 │ │ │ │ + biceq fp, ip, ip, ror pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ba00c <__cxa_atexit@plt+0xadbd8> │ │ │ │ - ldr r2, [pc, #60] @ ba014 <__cxa_atexit@plt+0xadbe0> │ │ │ │ + bhi c2f64 <__cxa_atexit@plt+0xb6b30> │ │ │ │ + ldr r2, [pc, #60] @ c2f6c <__cxa_atexit@plt+0xb6b38> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ ba018 <__cxa_atexit@plt+0xadbe4> │ │ │ │ + ldr r9, [pc, #56] @ c2f70 <__cxa_atexit@plt+0xb6b3c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ ba01c <__cxa_atexit@plt+0xadbe8> │ │ │ │ + ldr r1, [pc, #48] @ c2f74 <__cxa_atexit@plt+0xb6b40> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ ba020 <__cxa_atexit@plt+0xadbec> │ │ │ │ + ldr r5, [pc, #32] @ c2f78 <__cxa_atexit@plt+0xb6b44> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r4, sp, r8, ror #17 │ │ │ │ - mvneq pc, r8, lsl #27 │ │ │ │ - mvneq pc, r4, lsl #27 │ │ │ │ + biceq fp, ip, ip, asr pc │ │ │ │ + mvneq r6, r8, lsr #28 │ │ │ │ + mvneq r6, r4, lsr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ba04c <__cxa_atexit@plt+0xadc18> │ │ │ │ + bne c2fa4 <__cxa_atexit@plt+0xb6b70> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ba060 <__cxa_atexit@plt+0xadc2c> │ │ │ │ + ldr r7, [pc, #12] @ c2fb8 <__cxa_atexit@plt+0xb6b84> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r5, sp, r8, lsl #18 │ │ │ │ - biceq r4, sp, ip, asr r8 │ │ │ │ + biceq ip, ip, ip, ror pc │ │ │ │ + ldrdeq fp, [ip, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ba0bc <__cxa_atexit@plt+0xadc88> │ │ │ │ + bhi c3014 <__cxa_atexit@plt+0xb6be0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ba0c8 <__cxa_atexit@plt+0xadc94> │ │ │ │ - ldr r2, [pc, #64] @ ba0d8 <__cxa_atexit@plt+0xadca4> │ │ │ │ + bcc c3020 <__cxa_atexit@plt+0xb6bec> │ │ │ │ + ldr r2, [pc, #64] @ c3030 <__cxa_atexit@plt+0xb6bfc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ ba0dc <__cxa_atexit@plt+0xadca8> │ │ │ │ + ldr r1, [pc, #60] @ c3034 <__cxa_atexit@plt+0xb6c00> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r5, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -177959,91 +187133,91 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - ldrdeq pc, [r2, #196]! @ 0xc4 │ │ │ │ - biceq r6, sp, r0, lsr r2 │ │ │ │ + mvneq r6, r4, ror sp │ │ │ │ + biceq sp, ip, r4, lsr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, r8 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add ip, r6, #220 @ 0xdc │ │ │ │ cmp r2, ip │ │ │ │ - bcc ba27c <__cxa_atexit@plt+0xade48> │ │ │ │ + bcc c31d4 <__cxa_atexit@plt+0xb6da0> │ │ │ │ str fp, [sp] │ │ │ │ - ldr lr, [pc, #388] @ ba290 <__cxa_atexit@plt+0xade5c> │ │ │ │ + ldr lr, [pc, #388] @ c31e8 <__cxa_atexit@plt+0xb6db4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r2, [r7, #15] │ │ │ │ ldr sl, [r7, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r7, ip, #119 @ 0x77 │ │ │ │ str r7, [r6, #196] @ 0xc4 │ │ │ │ sub r7, ip, #95 @ 0x5f │ │ │ │ str r7, [r6, #192] @ 0xc0 │ │ │ │ - ldr r7, [pc, #344] @ ba294 <__cxa_atexit@plt+0xade60> │ │ │ │ + ldr r7, [pc, #344] @ c31ec <__cxa_atexit@plt+0xb6db8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #176] @ 0xb0 │ │ │ │ - ldr r7, [pc, #336] @ ba298 <__cxa_atexit@plt+0xade64> │ │ │ │ + ldr r7, [pc, #336] @ c31f0 <__cxa_atexit@plt+0xb6dbc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r1, [r6, #172] @ 0xac │ │ │ │ str r0, [r6, #144] @ 0x90 │ │ │ │ str r0, [r6, #124] @ 0x7c │ │ │ │ - ldr r1, [pc, #320] @ ba29c <__cxa_atexit@plt+0xade68> │ │ │ │ + ldr r1, [pc, #320] @ c31f4 <__cxa_atexit@plt+0xb6dc0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r6, #120] @ 0x78 │ │ │ │ - ldr r7, [pc, #312] @ ba2a0 <__cxa_atexit@plt+0xade6c> │ │ │ │ + ldr r7, [pc, #312] @ c31f8 <__cxa_atexit@plt+0xb6dc4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r0, [r6, #100] @ 0x64 │ │ │ │ - ldr r0, [pc, #304] @ ba2a4 <__cxa_atexit@plt+0xade70> │ │ │ │ + ldr r0, [pc, #304] @ c31fc <__cxa_atexit@plt+0xb6dc8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r6, #96] @ 0x60 │ │ │ │ - ldr r1, [pc, #296] @ ba2a8 <__cxa_atexit@plt+0xade74> │ │ │ │ + ldr r1, [pc, #296] @ c3200 <__cxa_atexit@plt+0xb6dcc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #288] @ ba2ac <__cxa_atexit@plt+0xade78> │ │ │ │ + ldr r3, [pc, #288] @ c3204 <__cxa_atexit@plt+0xb6dd0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r9, [r6, #36] @ 0x24 │ │ │ │ - ldr r9, [pc, #280] @ ba2b0 <__cxa_atexit@plt+0xade7c> │ │ │ │ + ldr r9, [pc, #280] @ c3208 <__cxa_atexit@plt+0xb6dd4> │ │ │ │ add r9, pc, r9 │ │ │ │ str sl, [r6, #24] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r2, r6 │ │ │ │ str r7, [r2, #12]! │ │ │ │ - ldr r8, [pc, #260] @ ba2b4 <__cxa_atexit@plt+0xade80> │ │ │ │ + ldr r8, [pc, #260] @ c320c <__cxa_atexit@plt+0xb6dd8> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r7, r6 │ │ │ │ str r0, [r7, #28]! │ │ │ │ mov r0, r6 │ │ │ │ str r1, [r0, #48]! @ 0x30 │ │ │ │ - ldr sl, [pc, #240] @ ba2b8 <__cxa_atexit@plt+0xade84> │ │ │ │ + ldr sl, [pc, #240] @ c3210 <__cxa_atexit@plt+0xb6ddc> │ │ │ │ add sl, pc, sl │ │ │ │ mov r1, r6 │ │ │ │ str r3, [r1, #60]! @ 0x3c │ │ │ │ - ldr fp, [pc, #228] @ ba2bc <__cxa_atexit@plt+0xade88> │ │ │ │ + ldr fp, [pc, #228] @ c3214 <__cxa_atexit@plt+0xb6de0> │ │ │ │ add fp, pc, fp │ │ │ │ mov lr, r6 │ │ │ │ str r9, [lr, #72]! @ 0x48 │ │ │ │ - ldr r9, [pc, #216] @ ba2c0 <__cxa_atexit@plt+0xade8c> │ │ │ │ + ldr r9, [pc, #216] @ c3218 <__cxa_atexit@plt+0xb6de4> │ │ │ │ add r9, pc, r9 │ │ │ │ str lr, [r6, #200] @ 0xc8 │ │ │ │ str r1, [r6, #204] @ 0xcc │ │ │ │ str r0, [r6, #208] @ 0xd0 │ │ │ │ str r7, [r6, #212] @ 0xd4 │ │ │ │ str r2, [r6, #216] @ 0xd8 │ │ │ │ mov r3, r6 │ │ │ │ str r8, [r3, #132]! @ 0x84 │ │ │ │ str r3, [r6, #188] @ 0xbc │ │ │ │ mov r7, r6 │ │ │ │ - ldr r3, [pc, #176] @ ba2c4 <__cxa_atexit@plt+0xade90> │ │ │ │ + ldr r3, [pc, #176] @ c321c <__cxa_atexit@plt+0xb6de8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7, #148]! @ 0x94 │ │ │ │ str r7, [r6, #184] @ 0xb8 │ │ │ │ mov r7, r6 │ │ │ │ str sl, [r7, #160]! @ 0xa0 │ │ │ │ str r7, [r6, #180] @ 0xb4 │ │ │ │ mov r7, r6 │ │ │ │ @@ -178069,244 +187243,244 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #220 @ 0xdc │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffee10 │ │ │ │ - mvneq r0, ip, lsr r0 │ │ │ │ + mvneq r7, r8, lsl #2 │ │ │ │ @ instruction: 0xfffffa54 │ │ │ │ @ instruction: 0xfffff6c8 │ │ │ │ @ instruction: 0xffffefac │ │ │ │ @ instruction: 0xfffff0b8 │ │ │ │ @ instruction: 0xfffff244 │ │ │ │ @ instruction: 0xfffff32c │ │ │ │ @ instruction: 0xfffff414 │ │ │ │ @ instruction: 0xfffffc3c │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ @ instruction: 0xfffff874 │ │ │ │ @ instruction: 0xfffff4ec │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ - strheq r6, [sp, #12] │ │ │ │ + biceq sp, ip, r0, lsr r7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ba37c <__cxa_atexit@plt+0xadf48> │ │ │ │ + bhi c32d4 <__cxa_atexit@plt+0xb6ea0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ba384 <__cxa_atexit@plt+0xadf50> │ │ │ │ - ldr r3, [pc, #192] @ ba3bc <__cxa_atexit@plt+0xadf88> │ │ │ │ + bcc c32dc <__cxa_atexit@plt+0xb6ea8> │ │ │ │ + ldr r3, [pc, #192] @ c3314 <__cxa_atexit@plt+0xb6ee0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #188] @ ba3c0 <__cxa_atexit@plt+0xadf8c> │ │ │ │ + ldr r2, [pc, #188] @ c3318 <__cxa_atexit@plt+0xb6ee4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #184] @ ba3c4 <__cxa_atexit@plt+0xadf90> │ │ │ │ + ldr lr, [pc, #184] @ c331c <__cxa_atexit@plt+0xb6ee8> │ │ │ │ add lr, pc, lr │ │ │ │ mov r1, r6 │ │ │ │ str r3, [r1, #4]! │ │ │ │ str r8, [r1, #8] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ mov r0, r1 │ │ │ │ str lr, [r0, #12]! │ │ │ │ stmib r5, {r0, r8} │ │ │ │ str r1, [r1, #20] │ │ │ │ add r3, r1, #48 @ 0x30 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ba3a0 <__cxa_atexit@plt+0xadf6c> │ │ │ │ - ldr r7, [pc, #144] @ ba3d0 <__cxa_atexit@plt+0xadf9c> │ │ │ │ + bcc c32f8 <__cxa_atexit@plt+0xb6ec4> │ │ │ │ + ldr r7, [pc, #144] @ c3328 <__cxa_atexit@plt+0xb6ef4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #140] @ ba3d4 <__cxa_atexit@plt+0xadfa0> │ │ │ │ + ldr r2, [pc, #140] @ c332c <__cxa_atexit@plt+0xb6ef8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #136] @ ba3d8 <__cxa_atexit@plt+0xadfa4> │ │ │ │ + ldr lr, [pc, #136] @ c3330 <__cxa_atexit@plt+0xb6efc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ str r7, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ add r7, r6, #36 @ 0x24 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r6, #48] @ 0x30 │ │ │ │ str r0, [r6, #52] @ 0x34 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b ba3e8 <__cxa_atexit@plt+0xadfb4> │ │ │ │ + b c3340 <__cxa_atexit@plt+0xb6f0c> │ │ │ │ mov r3, r6 │ │ │ │ - b ba38c <__cxa_atexit@plt+0xadf58> │ │ │ │ + b c32e4 <__cxa_atexit@plt+0xb6eb0> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #56] @ ba3cc <__cxa_atexit@plt+0xadf98> │ │ │ │ + ldr r7, [pc, #56] @ c3324 <__cxa_atexit@plt+0xb6ef0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ba3c8 <__cxa_atexit@plt+0xadf94> │ │ │ │ + ldr r7, [pc, #32] @ c3320 <__cxa_atexit@plt+0xb6eec> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe984 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ @ instruction: 0xffffea30 │ │ │ │ - biceq r5, sp, r0, lsl #22 │ │ │ │ - strdeq r5, [sp, #244] @ 0xf4 │ │ │ │ + biceq sp, ip, r4, ror r1 │ │ │ │ + biceq sp, ip, r8, ror #12 │ │ │ │ @ instruction: 0xffff9724 │ │ │ │ @ instruction: 0xffff9738 │ │ │ │ - strheq pc, [r2, #220]! @ 0xdc @ │ │ │ │ - strexbeq r5, r4, [sp] │ │ │ │ + mvneq r6, r8, lsl #29 │ │ │ │ + biceq sp, ip, r8, lsl #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ - ldr r2, [pc, #236] @ ba4e0 <__cxa_atexit@plt+0xae0ac> │ │ │ │ + ldr r2, [pc, #236] @ c3438 <__cxa_atexit@plt+0xb7004> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r2, [r5, #-4]! │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc ba4a0 <__cxa_atexit@plt+0xae06c> │ │ │ │ - ldr ip, [pc, #208] @ ba4e4 <__cxa_atexit@plt+0xae0b0> │ │ │ │ + bcc c33f8 <__cxa_atexit@plt+0xb6fc4> │ │ │ │ + ldr ip, [pc, #208] @ c343c <__cxa_atexit@plt+0xb7008> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr sl, [pc, #204] @ ba4e8 <__cxa_atexit@plt+0xae0b4> │ │ │ │ + ldr sl, [pc, #204] @ c3440 <__cxa_atexit@plt+0xb700c> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r9, [pc, #200] @ ba4ec <__cxa_atexit@plt+0xae0b8> │ │ │ │ + ldr r9, [pc, #200] @ c3444 <__cxa_atexit@plt+0xb7010> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r8, [r3] │ │ │ │ sub r1, r2, #23 │ │ │ │ sub lr, r2, #15 │ │ │ │ str ip, [r6, #4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ add sl, r6, #16 │ │ │ │ stm sl, {r7, r9, lr} │ │ │ │ str r1, [r6, #28] │ │ │ │ sub r7, r2, #7 │ │ │ │ - ldr r2, [pc, #156] @ ba4f0 <__cxa_atexit@plt+0xae0bc> │ │ │ │ + ldr r2, [pc, #156] @ c3448 <__cxa_atexit@plt+0xb7014> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r3, {r2, r7} │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc ba4c4 <__cxa_atexit@plt+0xae090> │ │ │ │ - ldr r7, [pc, #144] @ ba4fc <__cxa_atexit@plt+0xae0c8> │ │ │ │ + bcc c341c <__cxa_atexit@plt+0xb6fe8> │ │ │ │ + ldr r7, [pc, #144] @ c3454 <__cxa_atexit@plt+0xb7020> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #140] @ ba500 <__cxa_atexit@plt+0xae0cc> │ │ │ │ + ldr r2, [pc, #140] @ c3458 <__cxa_atexit@plt+0xb7024> │ │ │ │ add r2, pc, r2 │ │ │ │ sub r1, r3, #23 │ │ │ │ sub r0, r3, #15 │ │ │ │ str r7, [r6, #32] │ │ │ │ str r8, [r6, #36] @ 0x24 │ │ │ │ add lr, r6, #40 @ 0x28 │ │ │ │ stm lr, {r2, r8, r9} │ │ │ │ str r0, [r6, #52] @ 0x34 │ │ │ │ str r1, [r6, #56] @ 0x38 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b ba5ac <__cxa_atexit@plt+0xae178> │ │ │ │ - ldr r3, [pc, #80] @ ba4f8 <__cxa_atexit@plt+0xae0c4> │ │ │ │ + b c3504 <__cxa_atexit@plt+0xb70d0> │ │ │ │ + ldr r3, [pc, #80] @ c3450 <__cxa_atexit@plt+0xb701c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ ba4f4 <__cxa_atexit@plt+0xae0c0> │ │ │ │ + ldr r7, [pc, #40] @ c344c <__cxa_atexit@plt+0xb7018> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffed9ac │ │ │ │ @ instruction: 0xfffeda0c │ │ │ │ - mvneq pc, r8, ror #25 │ │ │ │ + strheq r6, [r2, #212]! @ 0xd4 │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ - biceq r4, sp, r4, ror r7 │ │ │ │ - biceq r4, sp, r8, ror #15 │ │ │ │ + biceq fp, ip, r8, ror #27 │ │ │ │ + biceq fp, ip, ip, asr lr │ │ │ │ @ instruction: 0xfffeca98 │ │ │ │ @ instruction: 0xfffecb54 │ │ │ │ - biceq r5, sp, ip, ror #28 │ │ │ │ + biceq sp, ip, r0, ror #9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ - ldr r6, [pc, #112] @ ba58c <__cxa_atexit@plt+0xae158> │ │ │ │ + ldr r6, [pc, #112] @ c34e4 <__cxa_atexit@plt+0xb70b0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r6, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5, #4] │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ba574 <__cxa_atexit@plt+0xae140> │ │ │ │ - ldr r7, [pc, #80] @ ba590 <__cxa_atexit@plt+0xae15c> │ │ │ │ + bcc c34cc <__cxa_atexit@plt+0xb7098> │ │ │ │ + ldr r7, [pc, #80] @ c34e8 <__cxa_atexit@plt+0xb70b4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #76] @ ba594 <__cxa_atexit@plt+0xae160> │ │ │ │ + ldr r2, [pc, #76] @ c34ec <__cxa_atexit@plt+0xb70b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ ba598 <__cxa_atexit@plt+0xae164> │ │ │ │ + ldr lr, [pc, #72] @ c34f0 <__cxa_atexit@plt+0xb70bc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r6, #23 │ │ │ │ sub r1, r6, #15 │ │ │ │ stmib r3, {r7, r8} │ │ │ │ add r7, r3, #12 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ sub r7, r6, #7 │ │ │ │ - b ba5ac <__cxa_atexit@plt+0xae178> │ │ │ │ - ldr r7, [pc, #32] @ ba59c <__cxa_atexit@plt+0xae168> │ │ │ │ + b c3504 <__cxa_atexit@plt+0xb70d0> │ │ │ │ + ldr r7, [pc, #32] @ c34f4 <__cxa_atexit@plt+0xb70c0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xfffec9c4 │ │ │ │ @ instruction: 0xfffeca80 │ │ │ │ - strheq pc, [r2, #188]! @ 0xbc @ │ │ │ │ - biceq r4, sp, r4, asr #13 │ │ │ │ - biceq r5, sp, r0, asr #27 │ │ │ │ + mvneq r6, r8, lsl #25 │ │ │ │ + biceq fp, ip, r8, lsr sp │ │ │ │ + biceq sp, ip, r4, lsr r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #232] @ ba69c <__cxa_atexit@plt+0xae268> │ │ │ │ + ldr r3, [pc, #232] @ c35f4 <__cxa_atexit@plt+0xb71c0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [r2, #-4]! │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc ba668 <__cxa_atexit@plt+0xae234> │ │ │ │ - ldr sl, [pc, #196] @ ba6a0 <__cxa_atexit@plt+0xae26c> │ │ │ │ + bcc c35c0 <__cxa_atexit@plt+0xb718c> │ │ │ │ + ldr sl, [pc, #196] @ c35f8 <__cxa_atexit@plt+0xb71c4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r9, [pc, #192] @ ba6a4 <__cxa_atexit@plt+0xae270> │ │ │ │ + ldr r9, [pc, #192] @ c35fc <__cxa_atexit@plt+0xb71c8> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #188] @ ba6a8 <__cxa_atexit@plt+0xae274> │ │ │ │ + ldr lr, [pc, #188] @ c3600 <__cxa_atexit@plt+0xb71cc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r7, r3, #15 │ │ │ │ str sl, [r6, #4] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ add r3, r6, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc ba688 <__cxa_atexit@plt+0xae254> │ │ │ │ - ldr r8, [pc, #136] @ ba6b0 <__cxa_atexit@plt+0xae27c> │ │ │ │ + bcc c35e0 <__cxa_atexit@plt+0xb71ac> │ │ │ │ + ldr r8, [pc, #136] @ c3608 <__cxa_atexit@plt+0xb71d4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #132] @ ba6b4 <__cxa_atexit@plt+0xae280> │ │ │ │ + ldr lr, [pc, #132] @ c360c <__cxa_atexit@plt+0xb71d8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r1, [r5, #12] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r8, [r6, #32]! │ │ │ │ @@ -178314,15 +187488,15 @@ │ │ │ │ str lr, [r6, #12] │ │ │ │ add lr, r6, #16 │ │ │ │ stm lr, {r0, r1, r2, r9} │ │ │ │ str r6, [r6, #32] │ │ │ │ sub r7, r3, #19 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #60] @ ba6ac <__cxa_atexit@plt+0xae278> │ │ │ │ + ldr r7, [pc, #60] @ c3604 <__cxa_atexit@plt+0xb71d0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -178330,29 +187504,29 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ @ instruction: 0xffffc99c │ │ │ │ @ instruction: 0xffffc9b0 │ │ │ │ - mvneq pc, r0, lsr #22 │ │ │ │ - biceq r5, sp, ip, ror sl │ │ │ │ + mvneq r6, ip, ror #23 │ │ │ │ + strdeq sp, [ip] │ │ │ │ @ instruction: 0xffffe804 │ │ │ │ @ instruction: 0xfffffabc │ │ │ │ - @ instruction: 0x01cd5c98 │ │ │ │ + biceq sp, ip, ip, lsl #6 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ba720 <__cxa_atexit@plt+0xae2ec> │ │ │ │ - ldr r2, [pc, #76] @ ba72c <__cxa_atexit@plt+0xae2f8> │ │ │ │ + bcc c3678 <__cxa_atexit@plt+0xb7244> │ │ │ │ + ldr r2, [pc, #76] @ c3684 <__cxa_atexit@plt+0xb7250> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #72] @ ba730 <__cxa_atexit@plt+0xae2fc> │ │ │ │ + ldr lr, [pc, #72] @ c3688 <__cxa_atexit@plt+0xb7254> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r8, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ ldmdb r5, {r0, r2} │ │ │ │ str r7, [r3, #8] │ │ │ │ @@ -178365,309 +187539,309 @@ │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe74c │ │ │ │ @ instruction: 0xfffffa04 │ │ │ │ - biceq r5, sp, r4, asr ip │ │ │ │ + biceq sp, ip, r8, asr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ba768 <__cxa_atexit@plt+0xae334> │ │ │ │ + bhi c36c0 <__cxa_atexit@plt+0xb728c> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ ba770 <__cxa_atexit@plt+0xae33c> │ │ │ │ + ldr r2, [pc, #24] @ c36c8 <__cxa_atexit@plt+0xb7294> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b ba2d8 <__cxa_atexit@plt+0xadea4> │ │ │ │ + b c3230 <__cxa_atexit@plt+0xb6dfc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsl r6 @ │ │ │ │ - biceq r5, sp, r4, lsl ip │ │ │ │ + strheq r6, [r2, #108]! @ 0x6c │ │ │ │ + biceq sp, ip, r8, lsl #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ba7a8 <__cxa_atexit@plt+0xae374> │ │ │ │ + bhi c3700 <__cxa_atexit@plt+0xb72cc> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ ba7b0 <__cxa_atexit@plt+0xae37c> │ │ │ │ + ldr r2, [pc, #24] @ c3708 <__cxa_atexit@plt+0xb72d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b bbdfc <__cxa_atexit@plt+0xaf9c8> │ │ │ │ + b c4d54 <__cxa_atexit@plt+0xb8920> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq pc, [r2, #92]! @ 0x5c │ │ │ │ + mvneq r6, ip, ror r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ba814 <__cxa_atexit@plt+0xae3e0> │ │ │ │ - ldr r3, [pc, #80] @ ba82c <__cxa_atexit@plt+0xae3f8> │ │ │ │ + bcc c376c <__cxa_atexit@plt+0xb7338> │ │ │ │ + ldr r3, [pc, #80] @ c3784 <__cxa_atexit@plt+0xb7350> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ ba830 <__cxa_atexit@plt+0xae3fc> │ │ │ │ + ldr r2, [pc, #76] @ c3788 <__cxa_atexit@plt+0xb7354> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ ba834 <__cxa_atexit@plt+0xae400> │ │ │ │ + ldr r1, [pc, #72] @ c378c <__cxa_atexit@plt+0xb7358> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r2, r7 │ │ │ │ str r3, [r2, #12]! │ │ │ │ str r8, [r7, #20] │ │ │ │ add lr, r7, #24 │ │ │ │ stm lr, {r1, r2, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ ba838 <__cxa_atexit@plt+0xae404> │ │ │ │ + ldr r7, [pc, #28] @ c3790 <__cxa_atexit@plt+0xb735c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - mvneq pc, r0, lsr #18 │ │ │ │ - biceq r5, sp, r4, ror fp │ │ │ │ + mvneq r6, ip, ror #19 │ │ │ │ + biceq sp, ip, r8, ror #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ba89c <__cxa_atexit@plt+0xae468> │ │ │ │ - ldr r2, [pc, #92] @ ba8b8 <__cxa_atexit@plt+0xae484> │ │ │ │ + bhi c37f4 <__cxa_atexit@plt+0xb73c0> │ │ │ │ + ldr r2, [pc, #92] @ c3810 <__cxa_atexit@plt+0xb73dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r3, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ba8a8 <__cxa_atexit@plt+0xae474> │ │ │ │ - ldr r3, [pc, #68] @ ba8bc <__cxa_atexit@plt+0xae488> │ │ │ │ + bhi c3800 <__cxa_atexit@plt+0xb73cc> │ │ │ │ + ldr r3, [pc, #68] @ c3814 <__cxa_atexit@plt+0xb73e0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ba88c <__cxa_atexit@plt+0xae458> │ │ │ │ + beq c37e4 <__cxa_atexit@plt+0xb73b0> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ba8c0 <__cxa_atexit@plt+0xae48c> │ │ │ │ + ldr r7, [pc, #16] @ c3818 <__cxa_atexit@plt+0xb73e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsl r5 @ │ │ │ │ + strheq r6, [r2, #88]! @ 0x58 │ │ │ │ @ instruction: 0xfffe499c │ │ │ │ - @ instruction: 0x01cd3b9c │ │ │ │ - biceq r5, sp, r4, asr #21 │ │ │ │ + biceq fp, ip, r0, lsl r2 │ │ │ │ + biceq sp, ip, r8, lsr r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ba944 <__cxa_atexit@plt+0xae510> │ │ │ │ - ldr r2, [pc, #132] @ ba96c <__cxa_atexit@plt+0xae538> │ │ │ │ + bhi c389c <__cxa_atexit@plt+0xb7468> │ │ │ │ + ldr r2, [pc, #132] @ c38c4 <__cxa_atexit@plt+0xb7490> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ba950 <__cxa_atexit@plt+0xae51c> │ │ │ │ - ldr r7, [pc, #108] @ ba974 <__cxa_atexit@plt+0xae540> │ │ │ │ + bcc c38a8 <__cxa_atexit@plt+0xb7474> │ │ │ │ + ldr r7, [pc, #108] @ c38cc <__cxa_atexit@plt+0xb7498> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #104] @ ba978 <__cxa_atexit@plt+0xae544> │ │ │ │ + ldr r2, [pc, #104] @ c38d0 <__cxa_atexit@plt+0xb749c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #96] @ ba97c <__cxa_atexit@plt+0xae548> │ │ │ │ + ldr r7, [pc, #96] @ c38d4 <__cxa_atexit@plt+0xb74a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r2, [r1, #12]! │ │ │ │ str r8, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ba970 <__cxa_atexit@plt+0xae53c> │ │ │ │ + ldr r7, [pc, #24] @ c38c8 <__cxa_atexit@plt+0xb7494> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsl #9 │ │ │ │ - biceq r5, sp, r8, lsr sl │ │ │ │ + mvneq r6, ip, lsr #10 │ │ │ │ + biceq sp, ip, ip, lsr #1 │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - strdeq pc, [r2, #112]! @ 0x70 │ │ │ │ - biceq r4, sp, r4, lsr r3 │ │ │ │ + strheq r6, [r2, #140]! @ 0x8c │ │ │ │ + biceq fp, ip, r8, lsr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ba9b4 <__cxa_atexit@plt+0xae580> │ │ │ │ + bhi c390c <__cxa_atexit@plt+0xb74d8> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ ba9bc <__cxa_atexit@plt+0xae588> │ │ │ │ + ldr r2, [pc, #24] @ c3914 <__cxa_atexit@plt+0xb74e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b a8320 <__cxa_atexit@plt+0x9beec> │ │ │ │ + b b1278 <__cxa_atexit@plt+0xa4e44> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq pc, [r2, #48]! @ 0x30 │ │ │ │ - strdeq r4, [sp, #36] @ 0x24 │ │ │ │ + mvneq r6, r0, ror r4 │ │ │ │ + biceq fp, ip, r8, ror #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ba9f4 <__cxa_atexit@plt+0xae5c0> │ │ │ │ + bhi c394c <__cxa_atexit@plt+0xb7518> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ ba9fc <__cxa_atexit@plt+0xae5c8> │ │ │ │ + ldr r2, [pc, #24] @ c3954 <__cxa_atexit@plt+0xb7520> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b a8320 <__cxa_atexit@plt+0x9beec> │ │ │ │ + b b1278 <__cxa_atexit@plt+0xa4e44> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e2f390 │ │ │ │ - @ instruction: 0x01cd3b90 │ │ │ │ + mvneq r6, r0, lsr r4 │ │ │ │ + biceq fp, ip, r4, lsl #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi baa78 <__cxa_atexit@plt+0xae644> │ │ │ │ - ldr r2, [pc, #96] @ baa80 <__cxa_atexit@plt+0xae64c> │ │ │ │ + bhi c39d0 <__cxa_atexit@plt+0xb759c> │ │ │ │ + ldr r2, [pc, #96] @ c39d8 <__cxa_atexit@plt+0xb75a4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ baa84 <__cxa_atexit@plt+0xae650> │ │ │ │ + ldr r1, [pc, #88] @ c39dc <__cxa_atexit@plt+0xb75a8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq baa58 <__cxa_atexit@plt+0xae624> │ │ │ │ + beq c39b0 <__cxa_atexit@plt+0xb757c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne baa64 <__cxa_atexit@plt+0xae630> │ │ │ │ + bne c39bc <__cxa_atexit@plt+0xb7588> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ baa8c <__cxa_atexit@plt+0xae658> │ │ │ │ + ldr r7, [pc, #44] @ c39e4 <__cxa_atexit@plt+0xb75b0> │ │ │ │ add r7, pc, r7 │ │ │ │ - b baa6c <__cxa_atexit@plt+0xae638> │ │ │ │ - ldr r7, [pc, #28] @ baa88 <__cxa_atexit@plt+0xae654> │ │ │ │ + b c39c4 <__cxa_atexit@plt+0xb7590> │ │ │ │ + ldr r7, [pc, #28] @ c39e0 <__cxa_atexit@plt+0xb75ac> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq pc, r8, asr #6 │ │ │ │ - strdeq r3, [sp, #168] @ 0xa8 │ │ │ │ - biceq r3, sp, r8, lsr #22 │ │ │ │ - biceq r3, sp, r0, lsl #22 │ │ │ │ + mvneq r6, r8, ror #7 │ │ │ │ + biceq fp, ip, ip, ror #2 │ │ │ │ + @ instruction: 0x01ccb19c │ │ │ │ + biceq fp, ip, r4, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ baac8 <__cxa_atexit@plt+0xae694> │ │ │ │ + ldr r2, [pc, #36] @ c3a20 <__cxa_atexit@plt+0xb75ec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ baacc <__cxa_atexit@plt+0xae698> │ │ │ │ + ldr r3, [pc, #32] @ c3a24 <__cxa_atexit@plt+0xb75f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r3, r3, #1 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r3, sp, r4, ror #21 │ │ │ │ - strheq r3, [sp, #168] @ 0xa8 │ │ │ │ + biceq fp, ip, r8, asr r1 │ │ │ │ + biceq fp, ip, ip, lsr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bab04 <__cxa_atexit@plt+0xae6d0> │ │ │ │ + bhi c3a5c <__cxa_atexit@plt+0xb7628> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ bab0c <__cxa_atexit@plt+0xae6d8> │ │ │ │ + ldr r1, [pc, #24] @ c3a64 <__cxa_atexit@plt+0xb7630> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r0, lsl #5 │ │ │ │ + mvneq r6, r0, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bab5c <__cxa_atexit@plt+0xae728> │ │ │ │ - ldr r2, [pc, #80] @ bab7c <__cxa_atexit@plt+0xae748> │ │ │ │ + bhi c3ab4 <__cxa_atexit@plt+0xb7680> │ │ │ │ + ldr r2, [pc, #80] @ c3ad4 <__cxa_atexit@plt+0xb76a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bab64 <__cxa_atexit@plt+0xae730> │ │ │ │ - ldr r3, [pc, #60] @ bab84 <__cxa_atexit@plt+0xae750> │ │ │ │ + bhi c3abc <__cxa_atexit@plt+0xb7688> │ │ │ │ + ldr r3, [pc, #60] @ c3adc <__cxa_atexit@plt+0xb76a8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ bab88 <__cxa_atexit@plt+0xae754> │ │ │ │ + ldr r2, [pc, #56] @ c3ae0 <__cxa_atexit@plt+0xb76ac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bab80 <__cxa_atexit@plt+0xae74c> │ │ │ │ + ldr r7, [pc, #20] @ c3ad8 <__cxa_atexit@plt+0xb76a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, asr #4 │ │ │ │ - biceq r3, sp, r8, ror lr │ │ │ │ + mvneq r6, r8, ror #5 │ │ │ │ + biceq fp, ip, ip, ror #9 │ │ │ │ @ instruction: 0xfffe5fd4 │ │ │ │ - strheq r3, [sp, #164] @ 0xa4 │ │ │ │ - biceq r3, sp, r8, lsl #31 │ │ │ │ + biceq fp, ip, r8, lsr #2 │ │ │ │ + strdeq fp, [ip, #92] @ 0x5c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi babf0 <__cxa_atexit@plt+0xae7bc> │ │ │ │ + bhi c3b48 <__cxa_atexit@plt+0xb7714> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc babfc <__cxa_atexit@plt+0xae7c8> │ │ │ │ - ldr r5, [pc, #72] @ bac0c <__cxa_atexit@plt+0xae7d8> │ │ │ │ + bcc c3b54 <__cxa_atexit@plt+0xb7720> │ │ │ │ + ldr r5, [pc, #72] @ c3b64 <__cxa_atexit@plt+0xb7730> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r0, [pc, #60] @ bac10 <__cxa_atexit@plt+0xae7dc> │ │ │ │ + ldr r0, [pc, #60] @ c3b68 <__cxa_atexit@plt+0xb7734> │ │ │ │ add r0, pc, r0 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ @@ -178677,177 +187851,177 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - biceq r3, sp, r4, lsl #30 │ │ │ │ + biceq fp, ip, r8, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bacb8 <__cxa_atexit@plt+0xae884> │ │ │ │ + bne c3c10 <__cxa_atexit@plt+0xb77dc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc baccc <__cxa_atexit@plt+0xae898> │ │ │ │ - ldr r2, [pc, #156] @ bace0 <__cxa_atexit@plt+0xae8ac> │ │ │ │ + bcc c3c24 <__cxa_atexit@plt+0xb77f0> │ │ │ │ + ldr r2, [pc, #156] @ c3c38 <__cxa_atexit@plt+0xb7804> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #152] @ bace4 <__cxa_atexit@plt+0xae8b0> │ │ │ │ + ldr r1, [pc, #152] @ c3c3c <__cxa_atexit@plt+0xb7808> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #148] @ bace8 <__cxa_atexit@plt+0xae8b4> │ │ │ │ + ldr lr, [pc, #148] @ c3c40 <__cxa_atexit@plt+0xb780c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #120] @ bacec <__cxa_atexit@plt+0xae8b8> │ │ │ │ + ldr r8, [pc, #120] @ c3c44 <__cxa_atexit@plt+0xb7810> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #116] @ bacf0 <__cxa_atexit@plt+0xae8bc> │ │ │ │ + ldr r2, [pc, #116] @ c3c48 <__cxa_atexit@plt+0xb7814> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #104] @ bacf4 <__cxa_atexit@plt+0xae8c0> │ │ │ │ + ldr r9, [pc, #104] @ c3c4c <__cxa_atexit@plt+0xb7818> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #100] @ bacf8 <__cxa_atexit@plt+0xae8c4> │ │ │ │ + ldr sl, [pc, #100] @ c3c50 <__cxa_atexit@plt+0xb781c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ bacdc <__cxa_atexit@plt+0xae8a8> │ │ │ │ + ldr r7, [pc, #28] @ c3c34 <__cxa_atexit@plt+0xb7800> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r3, [sp, #144] @ 0x90 │ │ │ │ + biceq fp, ip, r4, rrx │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ - biceq r3, sp, ip, lsr sl │ │ │ │ - biceq r3, sp, r0, lsr #20 │ │ │ │ - @ instruction: 0x01e2f494 │ │ │ │ - mvneq pc, ip, ror #1 │ │ │ │ - mvneq pc, r0, lsl r1 @ │ │ │ │ - mvneq pc, r0, lsl r1 @ │ │ │ │ + strheq fp, [ip] │ │ │ │ + @ instruction: 0x01ccb094 │ │ │ │ + mvneq r6, r0, ror #10 │ │ │ │ + mvneq r6, ip, lsl #3 │ │ │ │ + strheq r6, [r2, #16]! │ │ │ │ + strheq r6, [r2, #16]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bad30 <__cxa_atexit@plt+0xae8fc> │ │ │ │ + bhi c3c88 <__cxa_atexit@plt+0xb7854> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ bad38 <__cxa_atexit@plt+0xae904> │ │ │ │ + ldr r1, [pc, #24] @ c3c90 <__cxa_atexit@plt+0xb785c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, asr r0 @ │ │ │ │ + strdeq r6, [r2, #4]! │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bad88 <__cxa_atexit@plt+0xae954> │ │ │ │ - ldr r2, [pc, #80] @ bada8 <__cxa_atexit@plt+0xae974> │ │ │ │ + bhi c3ce0 <__cxa_atexit@plt+0xb78ac> │ │ │ │ + ldr r2, [pc, #80] @ c3d00 <__cxa_atexit@plt+0xb78cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bad90 <__cxa_atexit@plt+0xae95c> │ │ │ │ - ldr r3, [pc, #60] @ badb0 <__cxa_atexit@plt+0xae97c> │ │ │ │ + bhi c3ce8 <__cxa_atexit@plt+0xb78b4> │ │ │ │ + ldr r3, [pc, #60] @ c3d08 <__cxa_atexit@plt+0xb78d4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ badb4 <__cxa_atexit@plt+0xae980> │ │ │ │ + ldr r2, [pc, #56] @ c3d0c <__cxa_atexit@plt+0xb78d8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ badac <__cxa_atexit@plt+0xae978> │ │ │ │ + ldr r7, [pc, #20] @ c3d04 <__cxa_atexit@plt+0xb78d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, lsl r0 @ │ │ │ │ - biceq r3, sp, ip, ror #16 │ │ │ │ + strheq r6, [r2, #12]! │ │ │ │ + biceq sl, ip, r0, ror #29 │ │ │ │ @ instruction: 0xfffe4db8 │ │ │ │ - biceq r3, sp, r4, asr r8 │ │ │ │ + biceq sl, ip, r8, asr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bae2c <__cxa_atexit@plt+0xae9f8> │ │ │ │ + bhi c3d84 <__cxa_atexit@plt+0xb7950> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ bae48 <__cxa_atexit@plt+0xaea14> │ │ │ │ + ldr r1, [pc, #104] @ c3da0 <__cxa_atexit@plt+0xb796c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ bae4c <__cxa_atexit@plt+0xaea18> │ │ │ │ + ldr r0, [pc, #100] @ c3da4 <__cxa_atexit@plt+0xb7970> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bae38 <__cxa_atexit@plt+0xaea04> │ │ │ │ - ldr r3, [pc, #72] @ bae50 <__cxa_atexit@plt+0xaea1c> │ │ │ │ + bhi c3d90 <__cxa_atexit@plt+0xb795c> │ │ │ │ + ldr r3, [pc, #72] @ c3da8 <__cxa_atexit@plt+0xb7974> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq bae1c <__cxa_atexit@plt+0xae9e8> │ │ │ │ + beq c3d74 <__cxa_atexit@plt+0xb7940> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bae54 <__cxa_atexit@plt+0xaea20> │ │ │ │ + ldr r7, [pc, #20] @ c3dac <__cxa_atexit@plt+0xb7978> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strexheq lr, r4, [r2] │ │ │ │ - mvneq lr, r8, ror pc │ │ │ │ + mvneq r6, r4, lsr r0 │ │ │ │ + mvneq r6, r8, lsl r0 │ │ │ │ @ instruction: 0xfffe439c │ │ │ │ - biceq r3, sp, r8, lsl #12 │ │ │ │ - biceq r3, sp, r8, lsr fp │ │ │ │ + biceq sl, ip, ip, ror ip │ │ │ │ + biceq fp, ip, ip, lsr #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi baec8 <__cxa_atexit@plt+0xaea94> │ │ │ │ + bhi c3e20 <__cxa_atexit@plt+0xb79ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc baed4 <__cxa_atexit@plt+0xaeaa0> │ │ │ │ - ldr lr, [pc, #84] @ baee4 <__cxa_atexit@plt+0xaeab0> │ │ │ │ + bcc c3e2c <__cxa_atexit@plt+0xb79f8> │ │ │ │ + ldr lr, [pc, #84] @ c3e3c <__cxa_atexit@plt+0xb7a08> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #68] @ baee8 <__cxa_atexit@plt+0xaeab4> │ │ │ │ + ldr r1, [pc, #68] @ c3e40 <__cxa_atexit@plt+0xb7a0c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ @@ -178859,461 +188033,461 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ - biceq r3, sp, r8, lsr #21 │ │ │ │ + biceq fp, ip, ip, lsl r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne baf98 <__cxa_atexit@plt+0xaeb64> │ │ │ │ + bne c3ef0 <__cxa_atexit@plt+0xb7abc> │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc bb020 <__cxa_atexit@plt+0xaebec> │ │ │ │ - ldr r2, [pc, #312] @ bb054 <__cxa_atexit@plt+0xaec20> │ │ │ │ + bcc c3f78 <__cxa_atexit@plt+0xb7b44> │ │ │ │ + ldr r2, [pc, #312] @ c3fac <__cxa_atexit@plt+0xb7b78> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #308] @ bb058 <__cxa_atexit@plt+0xaec24> │ │ │ │ + ldr r8, [pc, #308] @ c3fb0 <__cxa_atexit@plt+0xb7b7c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #304] @ bb05c <__cxa_atexit@plt+0xaec28> │ │ │ │ + ldr lr, [pc, #304] @ c3fb4 <__cxa_atexit@plt+0xb7b80> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #280] @ bb060 <__cxa_atexit@plt+0xaec2c> │ │ │ │ + ldr r0, [pc, #280] @ c3fb8 <__cxa_atexit@plt+0xb7b84> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #264] @ bb064 <__cxa_atexit@plt+0xaec30> │ │ │ │ + ldr r0, [pc, #264] @ c3fbc <__cxa_atexit@plt+0xb7b88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #252] @ bb068 <__cxa_atexit@plt+0xaec34> │ │ │ │ + ldr r8, [pc, #252] @ c3fc0 <__cxa_atexit@plt+0xb7b8c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #248] @ bb06c <__cxa_atexit@plt+0xaec38> │ │ │ │ + ldr r9, [pc, #248] @ c3fc4 <__cxa_atexit@plt+0xb7b90> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r7, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r2, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc bb028 <__cxa_atexit@plt+0xaebf4> │ │ │ │ - ldr r2, [pc, #140] @ bb038 <__cxa_atexit@plt+0xaec04> │ │ │ │ + bcc c3f80 <__cxa_atexit@plt+0xb7b4c> │ │ │ │ + ldr r2, [pc, #140] @ c3f90 <__cxa_atexit@plt+0xb7b5c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ bb03c <__cxa_atexit@plt+0xaec08> │ │ │ │ + ldr r1, [pc, #136] @ c3f94 <__cxa_atexit@plt+0xb7b60> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ bb040 <__cxa_atexit@plt+0xaec0c> │ │ │ │ + ldr lr, [pc, #132] @ c3f98 <__cxa_atexit@plt+0xb7b64> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #104] @ bb044 <__cxa_atexit@plt+0xaec10> │ │ │ │ + ldr r8, [pc, #104] @ c3f9c <__cxa_atexit@plt+0xb7b68> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #100] @ bb048 <__cxa_atexit@plt+0xaec14> │ │ │ │ + ldr r2, [pc, #100] @ c3fa0 <__cxa_atexit@plt+0xb7b6c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ sub r1, r3, #31 │ │ │ │ - ldr r9, [pc, #88] @ bb04c <__cxa_atexit@plt+0xaec18> │ │ │ │ + ldr r9, [pc, #88] @ c3fa4 <__cxa_atexit@plt+0xb7b70> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr sl, [pc, #84] @ bb050 <__cxa_atexit@plt+0xaec1c> │ │ │ │ + ldr sl, [pc, #84] @ c3fa8 <__cxa_atexit@plt+0xb7b74> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ add ip, r6, #8 │ │ │ │ stm ip, {r7, sl, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ - b bb02c <__cxa_atexit@plt+0xaebf8> │ │ │ │ + b c3f84 <__cxa_atexit@plt+0xb7b50> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd94 │ │ │ │ - biceq r3, sp, ip, lsr #13 │ │ │ │ - @ instruction: 0x01cd3690 │ │ │ │ - mvneq pc, ip, lsr #2 │ │ │ │ - mvneq lr, r4, lsl #27 │ │ │ │ - mvneq lr, r8, lsr #27 │ │ │ │ - mvneq lr, r8, lsr #27 │ │ │ │ + biceq sl, ip, r0, lsr #26 │ │ │ │ + biceq sl, ip, r4, lsl #26 │ │ │ │ + strdeq r6, [r2, #24]! │ │ │ │ + mvneq r5, r4, lsr #28 │ │ │ │ + mvneq r5, r8, asr #28 │ │ │ │ + mvneq r5, r8, asr #28 │ │ │ │ @ instruction: 0xfffffea0 │ │ │ │ - biceq r3, sp, r4, lsl r7 │ │ │ │ - strdeq r3, [sp, #104] @ 0x68 │ │ │ │ - mvneq pc, r0, asr #3 │ │ │ │ - mvneq lr, ip, lsl #28 │ │ │ │ - mvneq lr, r0, lsr lr │ │ │ │ - mvneq lr, r0, lsr lr │ │ │ │ + biceq sl, ip, r8, lsl #27 │ │ │ │ + biceq sl, ip, ip, ror #26 │ │ │ │ + mvneq r6, ip, lsl #5 │ │ │ │ + mvneq r5, ip, lsr #29 │ │ │ │ + ldrdeq r5, [r2, #224]! @ 0xe0 │ │ │ │ + ldrdeq r5, [r2, #224]! @ 0xe0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bb0e4 <__cxa_atexit@plt+0xaecb0> │ │ │ │ + bhi c403c <__cxa_atexit@plt+0xb7c08> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #104] @ bb100 <__cxa_atexit@plt+0xaeccc> │ │ │ │ + ldr r1, [pc, #104] @ c4058 <__cxa_atexit@plt+0xb7c24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #100] @ bb104 <__cxa_atexit@plt+0xaecd0> │ │ │ │ + ldr r0, [pc, #100] @ c405c <__cxa_atexit@plt+0xb7c28> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bb0f0 <__cxa_atexit@plt+0xaecbc> │ │ │ │ - ldr r3, [pc, #72] @ bb108 <__cxa_atexit@plt+0xaecd4> │ │ │ │ + bhi c4048 <__cxa_atexit@plt+0xb7c14> │ │ │ │ + ldr r3, [pc, #72] @ c4060 <__cxa_atexit@plt+0xb7c2c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq bb0d4 <__cxa_atexit@plt+0xaeca0> │ │ │ │ + beq c402c <__cxa_atexit@plt+0xb7bf8> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bb10c <__cxa_atexit@plt+0xaecd8> │ │ │ │ + ldr r7, [pc, #20] @ c4064 <__cxa_atexit@plt+0xb7c30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq lr, [r2, #204]! @ 0xcc │ │ │ │ - mvneq lr, r0, asr #25 │ │ │ │ + mvneq r5, ip, ror sp │ │ │ │ + mvneq r5, r0, ror #26 │ │ │ │ @ instruction: 0xfffe40e4 │ │ │ │ - biceq r3, sp, r0, asr r3 │ │ │ │ + biceq sl, ip, r4, asr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bb144 <__cxa_atexit@plt+0xaed10> │ │ │ │ + bhi c409c <__cxa_atexit@plt+0xb7c68> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ bb14c <__cxa_atexit@plt+0xaed18> │ │ │ │ + ldr r1, [pc, #24] @ c40a4 <__cxa_atexit@plt+0xb7c70> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r0, asr #24 │ │ │ │ - @ instruction: 0x01cd3a90 │ │ │ │ + mvneq r5, r0, ror #25 │ │ │ │ + biceq fp, ip, r4, lsl #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bb1c4 <__cxa_atexit@plt+0xaed90> │ │ │ │ + bhi c411c <__cxa_atexit@plt+0xb7ce8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #108] @ bb1e4 <__cxa_atexit@plt+0xaedb0> │ │ │ │ + ldr r1, [pc, #108] @ c413c <__cxa_atexit@plt+0xb7d08> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bb1cc <__cxa_atexit@plt+0xaed98> │ │ │ │ - ldr r3, [pc, #88] @ bb1e8 <__cxa_atexit@plt+0xaedb4> │ │ │ │ + bhi c4124 <__cxa_atexit@plt+0xb7cf0> │ │ │ │ + ldr r3, [pc, #88] @ c4140 <__cxa_atexit@plt+0xb7d0c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5, #-12]! │ │ │ │ str r3, [r5, #-4] │ │ │ │ tst r2, #3 │ │ │ │ - beq bb1b4 <__cxa_atexit@plt+0xaed80> │ │ │ │ + beq c410c <__cxa_atexit@plt+0xb7cd8> │ │ │ │ ldr r9, [r2, #3] │ │ │ │ ldr sl, [r2, #7] │ │ │ │ ldr r7, [r2, #11] │ │ │ │ str r7, [r5] │ │ │ │ - b a574c <__cxa_atexit@plt+0x99318> │ │ │ │ + b ae6a4 <__cxa_atexit@plt+0xa2270> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ bb1ec <__cxa_atexit@plt+0xaedb8> │ │ │ │ + ldr r7, [pc, #24] @ c4144 <__cxa_atexit@plt+0xb7d10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r2 │ │ │ │ bx r0 │ │ │ │ - strdeq lr, [r2, #188]! @ 0xbc │ │ │ │ + @ instruction: 0x01e25c9c │ │ │ │ @ instruction: 0xfffea7d4 │ │ │ │ - biceq r3, sp, r4, lsl sl │ │ │ │ - biceq r5, sp, r0, lsr r0 │ │ │ │ + biceq fp, ip, r8, lsl #1 │ │ │ │ + biceq ip, ip, r4, lsr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bb2f0 <__cxa_atexit@plt+0xaeebc> │ │ │ │ - ldr lr, [pc, #252] @ bb310 <__cxa_atexit@plt+0xaeedc> │ │ │ │ + bhi c4248 <__cxa_atexit@plt+0xb7e14> │ │ │ │ + ldr lr, [pc, #252] @ c4268 <__cxa_atexit@plt+0xb7e34> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #240] @ bb314 <__cxa_atexit@plt+0xaeee0> │ │ │ │ + ldr r1, [pc, #240] @ c426c <__cxa_atexit@plt+0xb7e38> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq bb2d0 <__cxa_atexit@plt+0xaee9c> │ │ │ │ + beq c4228 <__cxa_atexit@plt+0xb7df4> │ │ │ │ cmp r3, #2 │ │ │ │ - bne bb2dc <__cxa_atexit@plt+0xaeea8> │ │ │ │ + bne c4234 <__cxa_atexit@plt+0xb7e00> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bb2fc <__cxa_atexit@plt+0xaeec8> │ │ │ │ - ldr r2, [pc, #200] @ bb31c <__cxa_atexit@plt+0xaeee8> │ │ │ │ + bcc c4254 <__cxa_atexit@plt+0xb7e20> │ │ │ │ + ldr r2, [pc, #200] @ c4274 <__cxa_atexit@plt+0xb7e40> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #196] @ bb320 <__cxa_atexit@plt+0xaeeec> │ │ │ │ + ldr r8, [pc, #196] @ c4278 <__cxa_atexit@plt+0xb7e44> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #192] @ bb324 <__cxa_atexit@plt+0xaeef0> │ │ │ │ + ldr lr, [pc, #192] @ c427c <__cxa_atexit@plt+0xb7e48> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #168] @ bb328 <__cxa_atexit@plt+0xaeef4> │ │ │ │ + ldr r0, [pc, #168] @ c4280 <__cxa_atexit@plt+0xb7e4c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #152] @ bb32c <__cxa_atexit@plt+0xaeef8> │ │ │ │ + ldr r0, [pc, #152] @ c4284 <__cxa_atexit@plt+0xb7e50> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #140] @ bb330 <__cxa_atexit@plt+0xaeefc> │ │ │ │ + ldr r8, [pc, #140] @ c4288 <__cxa_atexit@plt+0xb7e54> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #136] @ bb334 <__cxa_atexit@plt+0xaef00> │ │ │ │ + ldr r9, [pc, #136] @ c428c <__cxa_atexit@plt+0xb7e58> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r7, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r2, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ bb318 <__cxa_atexit@plt+0xaeee4> │ │ │ │ + ldr r7, [pc, #52] @ c4270 <__cxa_atexit@plt+0xb7e3c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ - mvneq lr, r0, asr fp │ │ │ │ - biceq r3, sp, ip, asr #7 │ │ │ │ + strdeq r5, [r2, #176]! @ 0xb0 │ │ │ │ + biceq sl, ip, r0, asr #20 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - biceq r3, sp, ip, lsr #8 │ │ │ │ - biceq r3, sp, r0, lsl r4 │ │ │ │ - mvneq lr, r8, lsl #29 │ │ │ │ - ldrdeq lr, [r2, #164]! @ 0xa4 │ │ │ │ - strdeq lr, [r2, #168]! @ 0xa8 │ │ │ │ - strdeq lr, [r2, #168]! @ 0xa8 │ │ │ │ - biceq r4, sp, r8, ror #29 │ │ │ │ + biceq sl, ip, r0, lsr #21 │ │ │ │ + biceq sl, ip, r4, lsl #21 │ │ │ │ + mvneq r5, r4, asr pc │ │ │ │ + mvneq r5, r4, ror fp │ │ │ │ + @ instruction: 0x01e25b98 │ │ │ │ + @ instruction: 0x01e25b98 │ │ │ │ + biceq ip, ip, ip, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bb3e4 <__cxa_atexit@plt+0xaefb0> │ │ │ │ + bne c433c <__cxa_atexit@plt+0xb7f08> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc bb3f8 <__cxa_atexit@plt+0xaefc4> │ │ │ │ - ldr r2, [pc, #164] @ bb40c <__cxa_atexit@plt+0xaefd8> │ │ │ │ + bcc c4350 <__cxa_atexit@plt+0xb7f1c> │ │ │ │ + ldr r2, [pc, #164] @ c4364 <__cxa_atexit@plt+0xb7f30> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #160] @ bb410 <__cxa_atexit@plt+0xaefdc> │ │ │ │ + ldr r8, [pc, #160] @ c4368 <__cxa_atexit@plt+0xb7f34> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #156] @ bb414 <__cxa_atexit@plt+0xaefe0> │ │ │ │ + ldr lr, [pc, #156] @ c436c <__cxa_atexit@plt+0xb7f38> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #18 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #132] @ bb418 <__cxa_atexit@plt+0xaefe4> │ │ │ │ + ldr r0, [pc, #132] @ c4370 <__cxa_atexit@plt+0xb7f3c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #116] @ bb41c <__cxa_atexit@plt+0xaefe8> │ │ │ │ + ldr r0, [pc, #116] @ c4374 <__cxa_atexit@plt+0xb7f40> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ sub r2, r3, #31 │ │ │ │ - ldr r8, [pc, #104] @ bb420 <__cxa_atexit@plt+0xaefec> │ │ │ │ + ldr r8, [pc, #104] @ c4378 <__cxa_atexit@plt+0xb7f44> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #100] @ bb424 <__cxa_atexit@plt+0xaeff0> │ │ │ │ + ldr r9, [pc, #100] @ c437c <__cxa_atexit@plt+0xb7f48> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r1, r7, r9, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r2, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ bb408 <__cxa_atexit@plt+0xaefd4> │ │ │ │ + ldr r7, [pc, #28] @ c4360 <__cxa_atexit@plt+0xb7f2c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r3, sp, r4, asr #5 │ │ │ │ + biceq sl, ip, r8, lsr r9 │ │ │ │ @ instruction: 0xfffffdf0 │ │ │ │ - biceq r3, sp, r8, lsl r3 │ │ │ │ - strdeq r3, [sp, #44] @ 0x2c │ │ │ │ - mvneq lr, r4, ror sp │ │ │ │ - mvneq lr, r0, asr #19 │ │ │ │ - mvneq lr, r4, ror #19 │ │ │ │ - mvneq lr, r4, ror #19 │ │ │ │ + biceq sl, ip, ip, lsl #19 │ │ │ │ + biceq sl, ip, r0, ror r9 │ │ │ │ + mvneq r5, r0, asr #28 │ │ │ │ + mvneq r5, r0, ror #20 │ │ │ │ + mvneq r5, r4, lsl #21 │ │ │ │ + mvneq r5, r4, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bb494 <__cxa_atexit@plt+0xaf060> │ │ │ │ + bhi c43ec <__cxa_atexit@plt+0xb7fb8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r6, [pc, #116] @ bb4c4 <__cxa_atexit@plt+0xaf090> │ │ │ │ + ldr r6, [pc, #116] @ c441c <__cxa_atexit@plt+0xb7fe8> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmdb r5, {r6, r7} │ │ │ │ sub r6, r5, #24 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi bb4a0 <__cxa_atexit@plt+0xaf06c> │ │ │ │ + bhi c43f8 <__cxa_atexit@plt+0xb7fc4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc bb4a8 <__cxa_atexit@plt+0xaf074> │ │ │ │ - ldr r2, [pc, #84] @ bb4cc <__cxa_atexit@plt+0xaf098> │ │ │ │ + bcc c4400 <__cxa_atexit@plt+0xb7fcc> │ │ │ │ + ldr r2, [pc, #84] @ c4424 <__cxa_atexit@plt+0xb7ff0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ bb4d0 <__cxa_atexit@plt+0xaf09c> │ │ │ │ + ldr r1, [pc, #80] @ c4428 <__cxa_atexit@plt+0xb7ff4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b bb4b0 <__cxa_atexit@plt+0xaf07c> │ │ │ │ + b c4408 <__cxa_atexit@plt+0xb7fd4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #16] @ bb4c8 <__cxa_atexit@plt+0xaf094> │ │ │ │ + ldr r7, [pc, #16] @ c4420 <__cxa_atexit@plt+0xb7fec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r4, lsr #18 │ │ │ │ - biceq r3, sp, ip, lsl r7 │ │ │ │ + mvneq r5, r4, asr #19 │ │ │ │ + @ instruction: 0x01ccad90 │ │ │ │ @ instruction: 0xfffe96dc │ │ │ │ @ instruction: 0xfffe97d8 │ │ │ │ - biceq r4, sp, r4, ror #26 │ │ │ │ + ldrdeq ip, [ip, #56] @ 0x38 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bb620 <__cxa_atexit@plt+0xaf1ec> │ │ │ │ - ldr lr, [pc, #328] @ bb640 <__cxa_atexit@plt+0xaf20c> │ │ │ │ + bhi c4578 <__cxa_atexit@plt+0xb8144> │ │ │ │ + ldr lr, [pc, #328] @ c4598 <__cxa_atexit@plt+0xb8164> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r3, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #316] @ bb644 <__cxa_atexit@plt+0xaf210> │ │ │ │ + ldr r8, [pc, #316] @ c459c <__cxa_atexit@plt+0xb8168> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq bb614 <__cxa_atexit@plt+0xaf1e0> │ │ │ │ + beq c456c <__cxa_atexit@plt+0xb8138> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #92 @ 0x5c │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bb62c <__cxa_atexit@plt+0xaf1f8> │ │ │ │ - ldr r0, [pc, #268] @ bb648 <__cxa_atexit@plt+0xaf214> │ │ │ │ + bcc c4584 <__cxa_atexit@plt+0xb8150> │ │ │ │ + ldr r0, [pc, #268] @ c45a0 <__cxa_atexit@plt+0xb816c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #264] @ bb64c <__cxa_atexit@plt+0xaf218> │ │ │ │ + ldr r8, [pc, #264] @ c45a4 <__cxa_atexit@plt+0xb8170> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r7, [sp] │ │ │ │ str r0, [r6, #4]! │ │ │ │ - ldr r0, [pc, #244] @ bb650 <__cxa_atexit@plt+0xaf21c> │ │ │ │ + ldr r0, [pc, #244] @ c45a8 <__cxa_atexit@plt+0xb8174> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r7, r0, #1 │ │ │ │ str r7, [sp, #4] │ │ │ │ sub sl, r3, #71 @ 0x47 │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ sub lr, r3, #18 │ │ │ │ - ldr r9, [pc, #216] @ bb654 <__cxa_atexit@plt+0xaf220> │ │ │ │ + ldr r9, [pc, #216] @ c45ac <__cxa_atexit@plt+0xb8178> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r9, [r6, #80] @ 0x50 │ │ │ │ str r8, [r6, #84] @ 0x54 │ │ │ │ str lr, [r6, #88] @ 0x58 │ │ │ │ sub r0, r3, #58 @ 0x3a │ │ │ │ sub r9, r3, #31 │ │ │ │ - ldr r8, [pc, #192] @ bb658 <__cxa_atexit@plt+0xaf224> │ │ │ │ + ldr r8, [pc, #192] @ c45b0 <__cxa_atexit@plt+0xb817c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov lr, r6 │ │ │ │ - ldr ip, [pc, #184] @ bb65c <__cxa_atexit@plt+0xaf228> │ │ │ │ + ldr ip, [pc, #184] @ c45b4 <__cxa_atexit@plt+0xb8180> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #40]! @ 0x28 │ │ │ │ add ip, r6, #48 @ 0x30 │ │ │ │ stm ip, {r1, r2, r8} │ │ │ │ - ldr r1, [pc, #168] @ bb660 <__cxa_atexit@plt+0xaf22c> │ │ │ │ + ldr r1, [pc, #168] @ c45b8 <__cxa_atexit@plt+0xb8184> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ str lr, [r6, #64] @ 0x40 │ │ │ │ - ldr r2, [pc, #156] @ bb664 <__cxa_atexit@plt+0xaf230> │ │ │ │ + ldr r2, [pc, #156] @ c45bc <__cxa_atexit@plt+0xb8188> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #68] @ 0x44 │ │ │ │ str r9, [r6, #72] @ 0x48 │ │ │ │ str r0, [r6, #76] @ 0x4c │ │ │ │ str r7, [r6, #8] │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ - ldr r7, [pc, #124] @ bb668 <__cxa_atexit@plt+0xaf234> │ │ │ │ + ldr r7, [pc, #124] @ c45c0 <__cxa_atexit@plt+0xb818c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ ldr r7, [sp, #4] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ @@ -179329,77 +188503,77 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #92 @ 0x5c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - mvneq lr, ip, ror #16 │ │ │ │ + mvneq r5, ip, lsl #18 │ │ │ │ @ instruction: 0xfffffcbc │ │ │ │ - biceq r3, sp, r4, lsr #3 │ │ │ │ - mvneq lr, ip, lsl #16 │ │ │ │ - mvneq lr, ip, lsl #23 │ │ │ │ - mvneq lr, ip, lsl #16 │ │ │ │ + biceq sl, ip, r8, lsl r8 │ │ │ │ + mvneq r5, ip, lsr #17 │ │ │ │ + mvneq r5, r8, asr ip │ │ │ │ + mvneq r5, ip, lsr #17 │ │ │ │ @ instruction: 0xfffffe88 │ │ │ │ - biceq r3, sp, ip, lsl r1 │ │ │ │ - ldrdeq lr, [r2, #116]! @ 0x74 │ │ │ │ - ldrdeq r3, [sp, #4] │ │ │ │ - biceq r4, sp, ip, asr #23 │ │ │ │ + @ instruction: 0x01cca790 │ │ │ │ + mvneq r5, r4, ror r8 │ │ │ │ + biceq sl, ip, r8, asr #14 │ │ │ │ + biceq ip, ip, r0, asr #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r9, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #92 @ 0x5c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bb770 <__cxa_atexit@plt+0xaf33c> │ │ │ │ - ldr r0, [pc, #232] @ bb780 <__cxa_atexit@plt+0xaf34c> │ │ │ │ + bcc c46c8 <__cxa_atexit@plt+0xb8294> │ │ │ │ + ldr r0, [pc, #232] @ c46d8 <__cxa_atexit@plt+0xb82a4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r4, [pc, #228] @ bb784 <__cxa_atexit@plt+0xaf350> │ │ │ │ + ldr r4, [pc, #228] @ c46dc <__cxa_atexit@plt+0xb82a8> │ │ │ │ add r4, pc, r4 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ str r0, [r3, #4]! │ │ │ │ - ldr r0, [pc, #212] @ bb788 <__cxa_atexit@plt+0xaf354> │ │ │ │ + ldr r0, [pc, #212] @ c46e0 <__cxa_atexit@plt+0xb82ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r7, r0, #1 │ │ │ │ str r7, [sp] │ │ │ │ sub r8, r6, #71 @ 0x47 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ sub lr, r6, #18 │ │ │ │ str fp, [sp, #4] │ │ │ │ - ldr fp, [pc, #180] @ bb78c <__cxa_atexit@plt+0xaf358> │ │ │ │ + ldr fp, [pc, #180] @ c46e4 <__cxa_atexit@plt+0xb82b0> │ │ │ │ ldr fp, [pc, fp] │ │ │ │ str fp, [r3, #80] @ 0x50 │ │ │ │ str r4, [r3, #84] @ 0x54 │ │ │ │ str lr, [r3, #88] @ 0x58 │ │ │ │ sub r0, r6, #58 @ 0x3a │ │ │ │ sub fp, r6, #31 │ │ │ │ - ldr r4, [pc, #156] @ bb790 <__cxa_atexit@plt+0xaf35c> │ │ │ │ + ldr r4, [pc, #156] @ c46e8 <__cxa_atexit@plt+0xb82b4> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ mov lr, r3 │ │ │ │ - ldr sl, [pc, #148] @ bb794 <__cxa_atexit@plt+0xaf360> │ │ │ │ + ldr sl, [pc, #148] @ c46ec <__cxa_atexit@plt+0xb82b8> │ │ │ │ add sl, pc, sl │ │ │ │ str sl, [lr, #40]! @ 0x28 │ │ │ │ add sl, r3, #48 @ 0x30 │ │ │ │ stm sl, {r1, r2, r4} │ │ │ │ - ldr r1, [pc, #132] @ bb798 <__cxa_atexit@plt+0xaf364> │ │ │ │ + ldr r1, [pc, #132] @ c46f0 <__cxa_atexit@plt+0xb82bc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #60] @ 0x3c │ │ │ │ str lr, [r3, #64] @ 0x40 │ │ │ │ - ldr r2, [pc, #120] @ bb79c <__cxa_atexit@plt+0xaf368> │ │ │ │ + ldr r2, [pc, #120] @ c46f4 <__cxa_atexit@plt+0xb82c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #68] @ 0x44 │ │ │ │ str fp, [r3, #72] @ 0x48 │ │ │ │ str r0, [r3, #76] @ 0x4c │ │ │ │ str r7, [r3, #8] │ │ │ │ str ip, [r3, #12] │ │ │ │ str r4, [r3, #16] │ │ │ │ - ldr r7, [pc, #92] @ bb7a0 <__cxa_atexit@plt+0xaf36c> │ │ │ │ + ldr r7, [pc, #92] @ c46f8 <__cxa_atexit@plt+0xb82c4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ @@ -179409,170 +188583,170 @@ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ bx r0 │ │ │ │ mov r4, #92 @ 0x5c │ │ │ │ str r4, [r9, #828] @ 0x33c │ │ │ │ mov r4, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb60 │ │ │ │ - biceq r3, sp, r8, asr #32 │ │ │ │ - strheq lr, [r2, #100]! @ 0x64 │ │ │ │ - mvneq lr, r0, lsr sl │ │ │ │ - strheq lr, [r2, #96]! @ 0x60 │ │ │ │ + strheq sl, [ip, #108] @ 0x6c │ │ │ │ + mvneq r5, r4, asr r7 │ │ │ │ + strdeq r5, [r2, #172]! @ 0xac │ │ │ │ + mvneq r5, r0, asr r7 │ │ │ │ @ instruction: 0xfffffd2c │ │ │ │ - biceq r2, sp, r0, asr #31 │ │ │ │ - mvneq lr, r8, ror r6 │ │ │ │ - biceq r2, sp, ip, ror pc │ │ │ │ + biceq sl, ip, r4, lsr r6 │ │ │ │ + mvneq r5, r8, lsl r7 │ │ │ │ + strdeq sl, [ip, #80] @ 0x50 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bb7f0 <__cxa_atexit@plt+0xaf3bc> │ │ │ │ - ldr r2, [pc, #80] @ bb810 <__cxa_atexit@plt+0xaf3dc> │ │ │ │ + bhi c4748 <__cxa_atexit@plt+0xb8314> │ │ │ │ + ldr r2, [pc, #80] @ c4768 <__cxa_atexit@plt+0xb8334> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bb7f8 <__cxa_atexit@plt+0xaf3c4> │ │ │ │ - ldr r3, [pc, #60] @ bb818 <__cxa_atexit@plt+0xaf3e4> │ │ │ │ + bhi c4750 <__cxa_atexit@plt+0xb831c> │ │ │ │ + ldr r3, [pc, #60] @ c4770 <__cxa_atexit@plt+0xb833c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ bb81c <__cxa_atexit@plt+0xaf3e8> │ │ │ │ + ldr r2, [pc, #56] @ c4774 <__cxa_atexit@plt+0xb8340> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bb814 <__cxa_atexit@plt+0xaf3e0> │ │ │ │ + ldr r7, [pc, #20] @ c476c <__cxa_atexit@plt+0xb8338> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r2, #84]! @ 0x54 │ │ │ │ - biceq r3, sp, r4, ror #3 │ │ │ │ + mvneq r5, r4, asr r6 │ │ │ │ + biceq sl, ip, r8, asr r8 │ │ │ │ @ instruction: 0xfffe5340 │ │ │ │ - biceq r2, sp, r0, lsr #28 │ │ │ │ + @ instruction: 0x01cca494 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bb86c <__cxa_atexit@plt+0xaf438> │ │ │ │ - ldr r2, [pc, #80] @ bb88c <__cxa_atexit@plt+0xaf458> │ │ │ │ + bhi c47c4 <__cxa_atexit@plt+0xb8390> │ │ │ │ + ldr r2, [pc, #80] @ c47e4 <__cxa_atexit@plt+0xb83b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bb874 <__cxa_atexit@plt+0xaf440> │ │ │ │ - ldr r3, [pc, #60] @ bb894 <__cxa_atexit@plt+0xaf460> │ │ │ │ + bhi c47cc <__cxa_atexit@plt+0xb8398> │ │ │ │ + ldr r3, [pc, #60] @ c47ec <__cxa_atexit@plt+0xb83b8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ bb898 <__cxa_atexit@plt+0xaf464> │ │ │ │ + ldr r2, [pc, #56] @ c47f0 <__cxa_atexit@plt+0xb83bc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bb890 <__cxa_atexit@plt+0xaf45c> │ │ │ │ + ldr r7, [pc, #20] @ c47e8 <__cxa_atexit@plt+0xb83b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, lsr r5 │ │ │ │ - biceq r2, sp, r8, lsl #27 │ │ │ │ + ldrdeq r5, [r2, #88]! @ 0x58 │ │ │ │ + strdeq sl, [ip, #60] @ 0x3c │ │ │ │ @ instruction: 0xfffe42d4 │ │ │ │ - biceq r2, sp, r0, ror sp │ │ │ │ + biceq sl, ip, r4, ror #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bb8e8 <__cxa_atexit@plt+0xaf4b4> │ │ │ │ - ldr r2, [pc, #80] @ bb908 <__cxa_atexit@plt+0xaf4d4> │ │ │ │ + bhi c4840 <__cxa_atexit@plt+0xb840c> │ │ │ │ + ldr r2, [pc, #80] @ c4860 <__cxa_atexit@plt+0xb842c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bb8f0 <__cxa_atexit@plt+0xaf4bc> │ │ │ │ - ldr r3, [pc, #60] @ bb910 <__cxa_atexit@plt+0xaf4dc> │ │ │ │ + bhi c4848 <__cxa_atexit@plt+0xb8414> │ │ │ │ + ldr r3, [pc, #60] @ c4868 <__cxa_atexit@plt+0xb8434> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ bb914 <__cxa_atexit@plt+0xaf4e0> │ │ │ │ + ldr r2, [pc, #56] @ c486c <__cxa_atexit@plt+0xb8438> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bb90c <__cxa_atexit@plt+0xaf4d8> │ │ │ │ + ldr r7, [pc, #20] @ c4864 <__cxa_atexit@plt+0xb8430> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r2, #76]! @ 0x4c │ │ │ │ - biceq r3, sp, ip, ror #1 │ │ │ │ + mvneq r5, ip, asr r5 │ │ │ │ + biceq sl, ip, r0, ror #14 │ │ │ │ @ instruction: 0xfffe5248 │ │ │ │ - biceq r2, sp, r8, lsr #26 │ │ │ │ + @ instruction: 0x01cca39c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bb94c <__cxa_atexit@plt+0xaf518> │ │ │ │ + bhi c48a4 <__cxa_atexit@plt+0xb8470> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ bb954 <__cxa_atexit@plt+0xaf520> │ │ │ │ + ldr r1, [pc, #24] @ c48ac <__cxa_atexit@plt+0xb8478> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r8, lsr r4 │ │ │ │ - strdeq r4, [sp, #132] @ 0x84 │ │ │ │ + ldrdeq r5, [r2, #72]! @ 0x48 │ │ │ │ + biceq fp, ip, r8, ror #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #24 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bb9c8 <__cxa_atexit@plt+0xaf594> │ │ │ │ - ldr lr, [pc, #84] @ bb9d4 <__cxa_atexit@plt+0xaf5a0> │ │ │ │ + bhi c4920 <__cxa_atexit@plt+0xb84ec> │ │ │ │ + ldr lr, [pc, #84] @ c492c <__cxa_atexit@plt+0xb84f8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r2, [r7, #11] │ │ │ │ ldr r0, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r3, #-24] @ 0xffffffe8 │ │ │ │ str r2, [r3, #-20] @ 0xffffffec │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r9, [r3, #-8] │ │ │ │ str r0, [r3, #-4] │ │ │ │ tst r8, #3 │ │ │ │ - beq bb9bc <__cxa_atexit@plt+0xaf588> │ │ │ │ + beq c4914 <__cxa_atexit@plt+0xb84e0> │ │ │ │ mov r7, r8 │ │ │ │ - b bb9e4 <__cxa_atexit@plt+0xaf5b0> │ │ │ │ + b c493c <__cxa_atexit@plt+0xb8508> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - biceq r4, sp, r8, ror r8 │ │ │ │ + biceq fp, ip, ip, ror #29 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add ip, r6, #412 @ 0x19c │ │ │ │ cmp r3, ip │ │ │ │ - bcc bbd74 <__cxa_atexit@plt+0xaf940> │ │ │ │ + bcc c4ccc <__cxa_atexit@plt+0xb8898> │ │ │ │ ldr r3, [r7, #3] │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [r7, #11] │ │ │ │ str r3, [sp] │ │ │ │ ldr r3, [r7, #15] │ │ │ │ @@ -179583,179 +188757,179 @@ │ │ │ │ ldr r3, [r7, #27] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r3, [r7, #31] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [r7, #35] @ 0x23 │ │ │ │ str r3, [sp, #28] │ │ │ │ ldr r8, [r7, #39] @ 0x27 │ │ │ │ - ldr r7, [pc, #832] @ bbd84 <__cxa_atexit@plt+0xaf950> │ │ │ │ + ldr r7, [pc, #832] @ c4cdc <__cxa_atexit@plt+0xb88a8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #40] @ 0x28 │ │ │ │ - ldr r7, [pc, #824] @ bbd88 <__cxa_atexit@plt+0xaf954> │ │ │ │ + ldr r7, [pc, #824] @ c4ce0 <__cxa_atexit@plt+0xb88ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ sub r7, ip, #139 @ 0x8b │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ str r7, [r6, #32] │ │ │ │ - ldr r7, [pc, #800] @ bbd8c <__cxa_atexit@plt+0xaf958> │ │ │ │ + ldr r7, [pc, #800] @ c4ce4 <__cxa_atexit@plt+0xb88b0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #20] │ │ │ │ - ldr r7, [pc, #792] @ bbd90 <__cxa_atexit@plt+0xaf95c> │ │ │ │ + ldr r7, [pc, #792] @ c4ce8 <__cxa_atexit@plt+0xb88b4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #84] @ 0x54 │ │ │ │ sub r7, ip, #126 @ 0x7e │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ str r7, [r6, #80] @ 0x50 │ │ │ │ sub r7, ip, #95 @ 0x5f │ │ │ │ sub r7, r7, #256 @ 0x100 │ │ │ │ str r7, [r6, #76] @ 0x4c │ │ │ │ mvn r7, #356 @ 0x164 │ │ │ │ add r1, ip, r7 │ │ │ │ sub r7, ip, #115 @ 0x73 │ │ │ │ sub r0, r7, #256 @ 0x100 │ │ │ │ - ldr r7, [pc, #744] @ bbd94 <__cxa_atexit@plt+0xaf960> │ │ │ │ + ldr r7, [pc, #744] @ c4cec <__cxa_atexit@plt+0xb88b8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r3, [r6, #24] │ │ │ │ str r2, [r6, #12] │ │ │ │ - ldr r2, [pc, #724] @ bbd98 <__cxa_atexit@plt+0xaf964> │ │ │ │ + ldr r2, [pc, #724] @ c4cf0 <__cxa_atexit@plt+0xb88bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #28] │ │ │ │ - ldr r7, [pc, #716] @ bbd9c <__cxa_atexit@plt+0xaf968> │ │ │ │ + ldr r7, [pc, #716] @ c4cf4 <__cxa_atexit@plt+0xb88c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #16] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ str r4, [sp, #24] │ │ │ │ ldr lr, [r5, #8] │ │ │ │ - ldr r9, [pc, #696] @ bbda0 <__cxa_atexit@plt+0xaf96c> │ │ │ │ + ldr r9, [pc, #696] @ c4cf8 <__cxa_atexit@plt+0xb88c4> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str lr, [r6, #44] @ 0x2c │ │ │ │ str fp, [r6, #48] @ 0x30 │ │ │ │ str r9, [r6, #52] @ 0x34 │ │ │ │ str r0, [r6, #56] @ 0x38 │ │ │ │ str r7, [r6, #60] @ 0x3c │ │ │ │ - ldr r0, [pc, #672] @ bbda4 <__cxa_atexit@plt+0xaf970> │ │ │ │ + ldr r0, [pc, #672] @ c4cfc <__cxa_atexit@plt+0xb88c8> │ │ │ │ add r0, pc, r0 │ │ │ │ add r3, r6, #64 @ 0x40 │ │ │ │ stm r3, {r0, r1, r2} │ │ │ │ str r8, [r6, #180] @ 0xb4 │ │ │ │ sub r0, ip, #34 @ 0x22 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #168] @ 0xa8 │ │ │ │ sub r0, ip, #7 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #164] @ 0xa4 │ │ │ │ - ldr r0, [pc, #632] @ bbda8 <__cxa_atexit@plt+0xaf974> │ │ │ │ + ldr r0, [pc, #632] @ c4d00 <__cxa_atexit@plt+0xb88cc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r6, #152] @ 0x98 │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r6, #144] @ 0x90 │ │ │ │ sub r0, ip, #82 @ 0x52 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #128] @ 0x80 │ │ │ │ sub r0, ip, #47 @ 0x2f │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #124] @ 0x7c │ │ │ │ mvn r0, #308 @ 0x134 │ │ │ │ add r0, ip, r0 │ │ │ │ str r0, [r6, #116] @ 0x74 │ │ │ │ - ldr r0, [pc, #580] @ bbdac <__cxa_atexit@plt+0xaf978> │ │ │ │ + ldr r0, [pc, #580] @ c4d04 <__cxa_atexit@plt+0xb88d0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r6, #112] @ 0x70 │ │ │ │ sub r0, ip, #71 @ 0x47 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #104] @ 0x68 │ │ │ │ str r9, [r6, #100] @ 0x64 │ │ │ │ str lr, [r6, #96] @ 0x60 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ str r4, [r6, #92] @ 0x5c │ │ │ │ - ldr r3, [pc, #544] @ bbdb0 <__cxa_atexit@plt+0xaf97c> │ │ │ │ + ldr r3, [pc, #544] @ c4d08 <__cxa_atexit@plt+0xb88d4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [r1, #132]! @ 0x84 │ │ │ │ str r1, [r6, #156] @ 0x9c │ │ │ │ - ldr r3, [pc, #528] @ bbdb4 <__cxa_atexit@plt+0xaf980> │ │ │ │ + ldr r3, [pc, #528] @ c4d0c <__cxa_atexit@plt+0xb88d8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r6 │ │ │ │ str r3, [r1, #172]! @ 0xac │ │ │ │ - ldr r3, [pc, #516] @ bbdb8 <__cxa_atexit@plt+0xaf984> │ │ │ │ + ldr r3, [pc, #516] @ c4d10 <__cxa_atexit@plt+0xb88dc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r6, #160] @ 0xa0 │ │ │ │ str r7, [r6, #148] @ 0x94 │ │ │ │ str r2, [r6, #120] @ 0x78 │ │ │ │ str r7, [r6, #108] @ 0x6c │ │ │ │ str sl, [r6, #140] @ 0x8c │ │ │ │ str sl, [r6, #88] @ 0x58 │ │ │ │ str r3, [r6, #256]! @ 0x100 │ │ │ │ sub r3, ip, #250 @ 0xfa │ │ │ │ str r3, [r6, #-48] @ 0xffffffd0 │ │ │ │ sub r3, ip, #223 @ 0xdf │ │ │ │ str r3, [r6, #-52] @ 0xffffffcc │ │ │ │ str r1, [r6, #-60] @ 0xffffffc4 │ │ │ │ - ldr r3, [pc, #464] @ bbdbc <__cxa_atexit@plt+0xaf988> │ │ │ │ + ldr r3, [pc, #464] @ c4d14 <__cxa_atexit@plt+0xb88e0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r6, #-64] @ 0xffffffc0 │ │ │ │ ldr r4, [sp, #8] │ │ │ │ str r4, [r6, #116] @ 0x74 │ │ │ │ sub r3, ip, #94 @ 0x5e │ │ │ │ str r3, [r6, #104] @ 0x68 │ │ │ │ sub r3, ip, #71 @ 0x47 │ │ │ │ str r3, [r6, #100] @ 0x64 │ │ │ │ - ldr r3, [pc, #432] @ bbdc0 <__cxa_atexit@plt+0xaf98c> │ │ │ │ + ldr r3, [pc, #432] @ c4d18 <__cxa_atexit@plt+0xb88e4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r6, #88] @ 0x58 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ str r4, [r6, #80] @ 0x50 │ │ │ │ sub r3, ip, #130 @ 0x82 │ │ │ │ str r3, [r6, #68] @ 0x44 │ │ │ │ sub r3, ip, #107 @ 0x6b │ │ │ │ str r3, [r6, #64] @ 0x40 │ │ │ │ - ldr r3, [pc, #400] @ bbdc4 <__cxa_atexit@plt+0xaf990> │ │ │ │ + ldr r3, [pc, #400] @ c4d1c <__cxa_atexit@plt+0xb88e8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r6, #52] @ 0x34 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ str r4, [r6, #44] @ 0x2c │ │ │ │ sub r3, ip, #166 @ 0xa6 │ │ │ │ str r3, [r6, #32] │ │ │ │ sub r3, ip, #143 @ 0x8f │ │ │ │ str r3, [r6, #28] │ │ │ │ - ldr r3, [pc, #368] @ bbdc8 <__cxa_atexit@plt+0xaf994> │ │ │ │ + ldr r3, [pc, #368] @ c4d20 <__cxa_atexit@plt+0xb88ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r6, #16] │ │ │ │ - ldr r8, [pc, #360] @ bbdcc <__cxa_atexit@plt+0xaf998> │ │ │ │ + ldr r8, [pc, #360] @ c4d24 <__cxa_atexit@plt+0xb88f0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ str r4, [r6, #8] │ │ │ │ sub r3, ip, #210 @ 0xd2 │ │ │ │ str r3, [r6, #-4] │ │ │ │ sub r0, ip, #179 @ 0xb3 │ │ │ │ - ldr lr, [pc, #336] @ bbdd0 <__cxa_atexit@plt+0xaf99c> │ │ │ │ + ldr lr, [pc, #336] @ c4d28 <__cxa_atexit@plt+0xb88f4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr r3, [r5, #20] │ │ │ │ - ldr r9, [pc, #324] @ bbdd4 <__cxa_atexit@plt+0xaf9a0> │ │ │ │ + ldr r9, [pc, #324] @ c4d2c <__cxa_atexit@plt+0xb88f8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #-72] @ 0xffffffb8 │ │ │ │ mov r3, r6 │ │ │ │ str lr, [r3, #72]! @ 0x48 │ │ │ │ - ldr lr, [pc, #308] @ bbdd8 <__cxa_atexit@plt+0xaf9a4> │ │ │ │ + ldr lr, [pc, #308] @ c4d30 <__cxa_atexit@plt+0xb88fc> │ │ │ │ add lr, pc, lr │ │ │ │ str r3, [r6, #92] @ 0x5c │ │ │ │ mov r3, r6 │ │ │ │ str r9, [r3, #36]! @ 0x24 │ │ │ │ - ldr r9, [pc, #292] @ bbddc <__cxa_atexit@plt+0xaf9a8> │ │ │ │ + ldr r9, [pc, #292] @ c4d34 <__cxa_atexit@plt+0xb8900> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #56] @ 0x38 │ │ │ │ mov r3, r6 │ │ │ │ str lr, [r3, #-44]! @ 0xffffffd4 │ │ │ │ - ldr r4, [pc, #276] @ bbde0 <__cxa_atexit@plt+0xaf9ac> │ │ │ │ + ldr r4, [pc, #276] @ c4d38 <__cxa_atexit@plt+0xb8904> │ │ │ │ add r4, pc, r4 │ │ │ │ - ldr lr, [pc, #272] @ bbde4 <__cxa_atexit@plt+0xaf9b0> │ │ │ │ + ldr lr, [pc, #272] @ c4d3c <__cxa_atexit@plt+0xb8908> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r6, #-56] @ 0xffffffc8 │ │ │ │ str r7, [r6, #-68] @ 0xffffffbc │ │ │ │ str r2, [r6, #96] @ 0x60 │ │ │ │ str r7, [r6, #84] @ 0x54 │ │ │ │ str r2, [r6, #60] @ 0x3c │ │ │ │ str r7, [r6, #48] @ 0x30 │ │ │ │ @@ -179769,15 +188943,15 @@ │ │ │ │ str r3, [r6, #-16] │ │ │ │ str r2, [r6, #-12] │ │ │ │ str r0, [r6, #-8] │ │ │ │ str r6, [r6, #20] │ │ │ │ mov r1, r6 │ │ │ │ str r9, [r1, #108]! @ 0x6c │ │ │ │ sub r0, ip, #18 │ │ │ │ - ldr r3, [pc, #188] @ bbde8 <__cxa_atexit@plt+0xaf9b4> │ │ │ │ + ldr r3, [pc, #188] @ c4d40 <__cxa_atexit@plt+0xb890c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r6, #148] @ 0x94 │ │ │ │ str r4, [r6, #152] @ 0x98 │ │ │ │ str r0, [r6, #156] @ 0x9c │ │ │ │ sub r0, ip, #58 @ 0x3a │ │ │ │ str r0, [r6, #144] @ 0x90 │ │ │ │ sub r0, ip, #31 │ │ │ │ @@ -179794,163 +188968,163 @@ │ │ │ │ ldr fp, [sp, #32] │ │ │ │ bx r0 │ │ │ │ mov r6, #412 @ 0x19c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, ip │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff154 │ │ │ │ - mvneq lr, r8, lsl r3 │ │ │ │ - biceq r2, sp, r8, lsr #27 │ │ │ │ + strheq r5, [r2, #56]! @ 0x38 │ │ │ │ + biceq sl, ip, ip, lsl r4 │ │ │ │ @ instruction: 0xfffff3ec │ │ │ │ @ instruction: 0xffffef5c │ │ │ │ - ldrdeq lr, [r2, #40]! @ 0x28 │ │ │ │ - ldrdeq lr, [r2, #36]! @ 0x24 │ │ │ │ - mvneq lr, r4, lsl r6 │ │ │ │ - biceq r2, sp, r4, lsr #26 │ │ │ │ - biceq r2, sp, r0, lsr #26 │ │ │ │ - ldrdeq r2, [sp, #196] @ 0xc4 │ │ │ │ + mvneq r5, r8, ror r3 │ │ │ │ + mvneq r5, r4, ror r3 │ │ │ │ + mvneq r5, r0, ror #13 │ │ │ │ + @ instruction: 0x01cca398 │ │ │ │ + @ instruction: 0x01cca394 │ │ │ │ + biceq sl, ip, r8, asr #6 │ │ │ │ @ instruction: 0xfffff4e4 │ │ │ │ @ instruction: 0xfffff570 │ │ │ │ @ instruction: 0xfffffbf4 │ │ │ │ - biceq r2, sp, r8, ror ip │ │ │ │ - biceq r2, sp, r4, lsr #25 │ │ │ │ - biceq r2, sp, ip, ror #24 │ │ │ │ - biceq r2, sp, r4, lsr ip │ │ │ │ - biceq r2, sp, r4, lsl ip │ │ │ │ + biceq sl, ip, ip, ror #5 │ │ │ │ + biceq sl, ip, r8, lsl r3 │ │ │ │ + biceq sl, ip, r0, ror #5 │ │ │ │ + biceq sl, ip, r8, lsr #5 │ │ │ │ + biceq sl, ip, r8, lsl #5 │ │ │ │ @ instruction: 0xfffffc20 │ │ │ │ @ instruction: 0xfffffb94 │ │ │ │ @ instruction: 0xfffff838 │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ - biceq r2, sp, r0, lsl ip │ │ │ │ - strdeq r2, [sp, #180] @ 0xb4 │ │ │ │ - ldrdeq lr, [r2, #60]! @ 0x3c │ │ │ │ - @ instruction: 0x01cd4598 │ │ │ │ + biceq sl, ip, r4, lsl #5 │ │ │ │ + biceq sl, ip, r8, ror #4 │ │ │ │ + mvneq r5, r8, lsr #9 │ │ │ │ + biceq fp, ip, ip, lsl #24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bbeb4 <__cxa_atexit@plt+0xafa80> │ │ │ │ + bhi c4e0c <__cxa_atexit@plt+0xb89d8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc bbebc <__cxa_atexit@plt+0xafa88> │ │ │ │ - ldr r3, [pc, #212] @ bbef4 <__cxa_atexit@plt+0xafac0> │ │ │ │ + bcc c4e14 <__cxa_atexit@plt+0xb89e0> │ │ │ │ + ldr r3, [pc, #212] @ c4e4c <__cxa_atexit@plt+0xb8a18> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #208] @ bbef8 <__cxa_atexit@plt+0xafac4> │ │ │ │ + ldr r2, [pc, #208] @ c4e50 <__cxa_atexit@plt+0xb8a1c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #204] @ bbefc <__cxa_atexit@plt+0xafac8> │ │ │ │ + ldr r1, [pc, #204] @ c4e54 <__cxa_atexit@plt+0xb8a20> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #200] @ bbf00 <__cxa_atexit@plt+0xafacc> │ │ │ │ + ldr lr, [pc, #200] @ c4e58 <__cxa_atexit@plt+0xb8a24> │ │ │ │ add lr, pc, lr │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r0, #4]! │ │ │ │ str r8, [r0, #20] │ │ │ │ str r8, [r0, #8] │ │ │ │ str r2, [r5, #-16]! │ │ │ │ mov r2, r0 │ │ │ │ str r1, [r2, #12]! │ │ │ │ str r2, [r0, #32] │ │ │ │ mov r1, r0 │ │ │ │ str lr, [r1, #24]! │ │ │ │ stmib r5, {r0, r1, r8} │ │ │ │ add r3, r0, #60 @ 0x3c │ │ │ │ cmp r7, r3 │ │ │ │ - bcc bbed8 <__cxa_atexit@plt+0xafaa4> │ │ │ │ - ldr r7, [pc, #148] @ bbf0c <__cxa_atexit@plt+0xafad8> │ │ │ │ + bcc c4e30 <__cxa_atexit@plt+0xb89fc> │ │ │ │ + ldr r7, [pc, #148] @ c4e64 <__cxa_atexit@plt+0xb8a30> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #144] @ bbf10 <__cxa_atexit@plt+0xafadc> │ │ │ │ + ldr r2, [pc, #144] @ c4e68 <__cxa_atexit@plt+0xb8a34> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #140] @ bbf14 <__cxa_atexit@plt+0xafae0> │ │ │ │ + ldr lr, [pc, #140] @ c4e6c <__cxa_atexit@plt+0xb8a38> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ str r7, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ add r7, r6, #48 @ 0x30 │ │ │ │ stm r7, {r2, r8, lr} │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ str r0, [r6, #64] @ 0x40 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b bbf24 <__cxa_atexit@plt+0xafaf0> │ │ │ │ + b c4e7c <__cxa_atexit@plt+0xb8a48> │ │ │ │ mov r3, r6 │ │ │ │ - b bbec4 <__cxa_atexit@plt+0xafa90> │ │ │ │ + b c4e1c <__cxa_atexit@plt+0xb89e8> │ │ │ │ mov r7, #36 @ 0x24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #60] @ bbf08 <__cxa_atexit@plt+0xafad4> │ │ │ │ + ldr r7, [pc, #60] @ c4e60 <__cxa_atexit@plt+0xb8a2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ bbf04 <__cxa_atexit@plt+0xafad0> │ │ │ │ + ldr r7, [pc, #36] @ c4e5c <__cxa_atexit@plt+0xb8a28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffea20 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffea9c │ │ │ │ @ instruction: 0xffffeb50 │ │ │ │ - biceq r3, sp, r8, asr #31 │ │ │ │ - biceq r4, sp, r0, ror #9 │ │ │ │ + biceq fp, ip, ip, lsr r6 │ │ │ │ + biceq fp, ip, r4, asr fp │ │ │ │ @ instruction: 0xffff7bec │ │ │ │ @ instruction: 0xffff7c00 │ │ │ │ - mvneq lr, r4, lsl #5 │ │ │ │ - biceq r4, sp, ip, lsl #7 │ │ │ │ + mvneq r5, r0, asr r3 │ │ │ │ + biceq fp, ip, r0, lsl #20 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #224] @ bc00c <__cxa_atexit@plt+0xafbd8> │ │ │ │ + ldr r3, [pc, #224] @ c4f64 <__cxa_atexit@plt+0xb8b30> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [r2, #-4]! │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bbfd8 <__cxa_atexit@plt+0xafba4> │ │ │ │ - ldr sl, [pc, #188] @ bc010 <__cxa_atexit@plt+0xafbdc> │ │ │ │ + bcc c4f30 <__cxa_atexit@plt+0xb8afc> │ │ │ │ + ldr sl, [pc, #188] @ c4f68 <__cxa_atexit@plt+0xb8b34> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r9, [pc, #184] @ bc014 <__cxa_atexit@plt+0xafbe0> │ │ │ │ + ldr r9, [pc, #184] @ c4f6c <__cxa_atexit@plt+0xb8b38> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #180] @ bc018 <__cxa_atexit@plt+0xafbe4> │ │ │ │ + ldr lr, [pc, #180] @ c4f70 <__cxa_atexit@plt+0xb8b3c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r7, r3, #15 │ │ │ │ str sl, [r6, #4] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ add r3, r6, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bbff8 <__cxa_atexit@plt+0xafbc4> │ │ │ │ - ldr r8, [pc, #128] @ bc020 <__cxa_atexit@plt+0xafbec> │ │ │ │ + bcc c4f50 <__cxa_atexit@plt+0xb8b1c> │ │ │ │ + ldr r8, [pc, #128] @ c4f78 <__cxa_atexit@plt+0xb8b44> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #124] @ bc024 <__cxa_atexit@plt+0xafbf0> │ │ │ │ + ldr lr, [pc, #124] @ c4f7c <__cxa_atexit@plt+0xb8b48> │ │ │ │ add lr, pc, lr │ │ │ │ ldm r5, {r1, r9} │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r8, [r6, #32]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ add lr, r6, #16 │ │ │ │ stm lr, {r0, r1, r2, r6, r9} │ │ │ │ sub r7, r3, #19 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #60] @ bc01c <__cxa_atexit@plt+0xafbe8> │ │ │ │ + ldr r7, [pc, #60] @ c4f74 <__cxa_atexit@plt+0xb8b40> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -179958,29 +189132,29 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffffb024 │ │ │ │ @ instruction: 0xffffb038 │ │ │ │ - mvneq lr, r8, lsr #3 │ │ │ │ - biceq r4, sp, ip, lsl #2 │ │ │ │ + mvneq r5, r4, ror r2 │ │ │ │ + biceq fp, ip, r0, lsl #15 │ │ │ │ @ instruction: 0xffffea28 │ │ │ │ @ instruction: 0xfffff9bc │ │ │ │ - biceq r4, sp, ip, ror #4 │ │ │ │ + biceq fp, ip, r0, ror #17 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bc08c <__cxa_atexit@plt+0xafc58> │ │ │ │ - ldr r2, [pc, #72] @ bc098 <__cxa_atexit@plt+0xafc64> │ │ │ │ + bcc c4fe4 <__cxa_atexit@plt+0xb8bb0> │ │ │ │ + ldr r2, [pc, #72] @ c4ff0 <__cxa_atexit@plt+0xb8bbc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #68] @ bc09c <__cxa_atexit@plt+0xafc68> │ │ │ │ + ldr lr, [pc, #68] @ c4ff4 <__cxa_atexit@plt+0xb8bc0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldmdb r5, {r0, r1} │ │ │ │ str r7, [r3, #8] │ │ │ │ @@ -179992,336 +189166,336 @@ │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe978 │ │ │ │ @ instruction: 0xfffff90c │ │ │ │ - biceq r2, sp, r4, lsr r8 │ │ │ │ + biceq r9, ip, r8, lsr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bc130 <__cxa_atexit@plt+0xafcfc> │ │ │ │ - ldr r1, [pc, #120] @ bc13c <__cxa_atexit@plt+0xafd08> │ │ │ │ + bhi c5088 <__cxa_atexit@plt+0xb8c54> │ │ │ │ + ldr r1, [pc, #120] @ c5094 <__cxa_atexit@plt+0xb8c60> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ bc140 <__cxa_atexit@plt+0xafd0c> │ │ │ │ + ldr r1, [pc, #104] @ c5098 <__cxa_atexit@plt+0xb8c64> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq bc110 <__cxa_atexit@plt+0xafcdc> │ │ │ │ + beq c5068 <__cxa_atexit@plt+0xb8c34> │ │ │ │ cmp r3, #1 │ │ │ │ - bne bc11c <__cxa_atexit@plt+0xafce8> │ │ │ │ - ldr r3, [pc, #80] @ bc144 <__cxa_atexit@plt+0xafd10> │ │ │ │ + bne c5074 <__cxa_atexit@plt+0xb8c40> │ │ │ │ + ldr r3, [pc, #80] @ c509c <__cxa_atexit@plt+0xb8c68> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ bc148 <__cxa_atexit@plt+0xafd14> │ │ │ │ + ldr r8, [pc, #76] @ c50a0 <__cxa_atexit@plt+0xb8c6c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ bc14c <__cxa_atexit@plt+0xafd18> │ │ │ │ + ldr r7, [pc, #40] @ c50a4 <__cxa_atexit@plt+0xb8c70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - @ instruction: 0x01e2dc9c │ │ │ │ + mvneq r4, ip, lsr sp │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r2, sp, r0, ror #15 │ │ │ │ - mvneq sp, r4, asr #24 │ │ │ │ - biceq r2, sp, r4, lsl #15 │ │ │ │ + biceq r9, ip, r4, asr lr │ │ │ │ + mvneq r4, r4, ror #25 │ │ │ │ + strdeq r9, [ip, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne bc18c <__cxa_atexit@plt+0xafd58> │ │ │ │ - ldr r3, [pc, #52] @ bc1a4 <__cxa_atexit@plt+0xafd70> │ │ │ │ + bne c50e4 <__cxa_atexit@plt+0xb8cb0> │ │ │ │ + ldr r3, [pc, #52] @ c50fc <__cxa_atexit@plt+0xb8cc8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ bc1a8 <__cxa_atexit@plt+0xafd74> │ │ │ │ + ldr r8, [pc, #40] @ c5100 <__cxa_atexit@plt+0xb8ccc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ bc1a0 <__cxa_atexit@plt+0xafd6c> │ │ │ │ + ldr r7, [pc, #12] @ c50f8 <__cxa_atexit@plt+0xb8cc4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq sp, [r2, #180]! @ 0xb4 │ │ │ │ + mvneq r4, r4, ror ip │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r2, sp, ip, asr r7 │ │ │ │ + ldrdeq r9, [ip, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne bc1d4 <__cxa_atexit@plt+0xafda0> │ │ │ │ + bne c512c <__cxa_atexit@plt+0xb8cf8> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bc1e8 <__cxa_atexit@plt+0xafdb4> │ │ │ │ + ldr r7, [pc, #12] @ c5140 <__cxa_atexit@plt+0xb8d0c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, lsl #23 │ │ │ │ - biceq r2, sp, r0, ror r6 │ │ │ │ + mvneq r4, ip, lsr #24 │ │ │ │ + biceq r9, ip, r4, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bc230 <__cxa_atexit@plt+0xafdfc> │ │ │ │ - ldr r3, [pc, #44] @ bc23c <__cxa_atexit@plt+0xafe08> │ │ │ │ + bhi c5188 <__cxa_atexit@plt+0xb8d54> │ │ │ │ + ldr r3, [pc, #44] @ c5194 <__cxa_atexit@plt+0xb8d60> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #40] @ bc240 <__cxa_atexit@plt+0xafe0c> │ │ │ │ + ldr r9, [pc, #40] @ c5198 <__cxa_atexit@plt+0xb8d64> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ bc244 <__cxa_atexit@plt+0xafe10> │ │ │ │ + ldr r3, [pc, #28] @ c519c <__cxa_atexit@plt+0xb8d68> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r2, sp, ip, asr #12 │ │ │ │ - mvneq sp, ip, asr fp │ │ │ │ + biceq r9, ip, r0, asr #25 │ │ │ │ + strdeq r4, [r2, #188]! @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bc270 <__cxa_atexit@plt+0xafe3c> │ │ │ │ + bne c51c8 <__cxa_atexit@plt+0xb8d94> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bc284 <__cxa_atexit@plt+0xafe50> │ │ │ │ + ldr r7, [pc, #12] @ c51dc <__cxa_atexit@plt+0xb8da8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r3, sp, r4, ror #13 │ │ │ │ - biceq r4, sp, r4, asr r1 │ │ │ │ + biceq sl, ip, r8, asr sp │ │ │ │ + biceq fp, ip, r8, asr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub lr, r5, #12 │ │ │ │ cmp fp, lr │ │ │ │ - bhi bc368 <__cxa_atexit@plt+0xaff34> │ │ │ │ + bhi c52c0 <__cxa_atexit@plt+0xb8e8c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bc370 <__cxa_atexit@plt+0xaff3c> │ │ │ │ - ldr r2, [pc, #256] @ bc3b8 <__cxa_atexit@plt+0xaff84> │ │ │ │ + bcc c52c8 <__cxa_atexit@plt+0xb8e94> │ │ │ │ + ldr r2, [pc, #256] @ c5310 <__cxa_atexit@plt+0xb8edc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #252] @ bc3bc <__cxa_atexit@plt+0xaff88> │ │ │ │ + ldr r0, [pc, #252] @ c5314 <__cxa_atexit@plt+0xb8ee0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r3, [pc, #244] @ bc3c0 <__cxa_atexit@plt+0xaff8c> │ │ │ │ + ldr r3, [pc, #244] @ c5318 <__cxa_atexit@plt+0xb8ee4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r8, r6 │ │ │ │ str r0, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ add r2, r8, #56 @ 0x38 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bc384 <__cxa_atexit@plt+0xaff50> │ │ │ │ - ldr r0, [pc, #204] @ bc3c4 <__cxa_atexit@plt+0xaff90> │ │ │ │ + bcc c52dc <__cxa_atexit@plt+0xb8ea8> │ │ │ │ + ldr r0, [pc, #204] @ c531c <__cxa_atexit@plt+0xb8ee8> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #200] @ bc3c8 <__cxa_atexit@plt+0xaff94> │ │ │ │ + ldr r2, [pc, #200] @ c5320 <__cxa_atexit@plt+0xb8eec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #196] @ bc3cc <__cxa_atexit@plt+0xaff98> │ │ │ │ + ldr r3, [pc, #196] @ c5324 <__cxa_atexit@plt+0xb8ef0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr sl, [pc, #192] @ bc3d0 <__cxa_atexit@plt+0xaff9c> │ │ │ │ + ldr sl, [pc, #192] @ c5328 <__cxa_atexit@plt+0xb8ef4> │ │ │ │ add sl, pc, sl │ │ │ │ mov r9, r6 │ │ │ │ str r0, [r9, #16]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ str r9, [r9, #32] │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r7, r9 │ │ │ │ str r2, [r7, #36]! @ 0x24 │ │ │ │ mov r8, r9 │ │ │ │ str r3, [r8, #24]! │ │ │ │ add r2, r9, #60 @ 0x3c │ │ │ │ str sl, [r9, #12]! │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bc3a4 <__cxa_atexit@plt+0xaff70> │ │ │ │ - ldr r3, [pc, #136] @ bc3d8 <__cxa_atexit@plt+0xaffa4> │ │ │ │ + bcc c52fc <__cxa_atexit@plt+0xb8ec8> │ │ │ │ + ldr r3, [pc, #136] @ c5330 <__cxa_atexit@plt+0xb8efc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #64 @ 0x40 │ │ │ │ stm lr, {r3, r7, r8, r9} │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r2, #11 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r2, r6 │ │ │ │ - b bc378 <__cxa_atexit@plt+0xaff44> │ │ │ │ + b c52d0 <__cxa_atexit@plt+0xb8e9c> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ bc3d4 <__cxa_atexit@plt+0xaffa0> │ │ │ │ + ldr r7, [pc, #72] @ c532c <__cxa_atexit@plt+0xb8ef8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r2 │ │ │ │ bx r1 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r2 │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq sp, r8, lsr #21 │ │ │ │ + mvneq r4, r8, asr #22 │ │ │ │ @ instruction: 0xffffc138 │ │ │ │ @ instruction: 0xffffc464 │ │ │ │ @ instruction: 0xffffc368 │ │ │ │ @ instruction: 0xffffc26c │ │ │ │ - biceq r3, sp, r8, asr lr │ │ │ │ - mvneq sp, r4, lsl lr │ │ │ │ + biceq fp, ip, ip, asr #9 │ │ │ │ + mvneq r4, r0, ror #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bc410 <__cxa_atexit@plt+0xaffdc> │ │ │ │ - ldr r2, [pc, #28] @ bc41c <__cxa_atexit@plt+0xaffe8> │ │ │ │ + bcc c5368 <__cxa_atexit@plt+0xb8f34> │ │ │ │ + ldr r2, [pc, #28] @ c5374 <__cxa_atexit@plt+0xb8f40> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq sp, r4, ror #26 │ │ │ │ - biceq r2, sp, r0, asr r4 │ │ │ │ + mvneq r4, r0, lsr lr │ │ │ │ + biceq r9, ip, r4, asr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bc464 <__cxa_atexit@plt+0xb0030> │ │ │ │ - ldr r3, [pc, #44] @ bc470 <__cxa_atexit@plt+0xb003c> │ │ │ │ + bhi c53bc <__cxa_atexit@plt+0xb8f88> │ │ │ │ + ldr r3, [pc, #44] @ c53c8 <__cxa_atexit@plt+0xb8f94> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #40] @ bc474 <__cxa_atexit@plt+0xb0040> │ │ │ │ + ldr r9, [pc, #40] @ c53cc <__cxa_atexit@plt+0xb8f98> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ bc478 <__cxa_atexit@plt+0xb0044> │ │ │ │ + ldr r3, [pc, #28] @ c53d0 <__cxa_atexit@plt+0xb8f9c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r2, sp, ip, lsr #8 │ │ │ │ - mvneq sp, r8, lsr #18 │ │ │ │ + biceq r9, ip, r0, lsr #21 │ │ │ │ + mvneq r4, r8, asr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bc4a4 <__cxa_atexit@plt+0xb0070> │ │ │ │ + bne c53fc <__cxa_atexit@plt+0xb8fc8> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bc4b8 <__cxa_atexit@plt+0xb0084> │ │ │ │ + ldr r7, [pc, #12] @ c5410 <__cxa_atexit@plt+0xb8fdc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq r3, [sp, #64] @ 0x40 │ │ │ │ - biceq r3, sp, r0, lsl pc │ │ │ │ + biceq sl, ip, r4, lsr #22 │ │ │ │ + biceq fp, ip, r4, lsl #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub lr, r5, #12 │ │ │ │ cmp fp, lr │ │ │ │ - bhi bc588 <__cxa_atexit@plt+0xb0154> │ │ │ │ + bhi c54e0 <__cxa_atexit@plt+0xb90ac> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc bc590 <__cxa_atexit@plt+0xb015c> │ │ │ │ - ldr r2, [pc, #240] @ bc5dc <__cxa_atexit@plt+0xb01a8> │ │ │ │ + bcc c54e8 <__cxa_atexit@plt+0xb90b4> │ │ │ │ + ldr r2, [pc, #240] @ c5534 <__cxa_atexit@plt+0xb9100> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #236] @ bc5e0 <__cxa_atexit@plt+0xb01ac> │ │ │ │ + ldr r1, [pc, #236] @ c5538 <__cxa_atexit@plt+0xb9104> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r3, [pc, #228] @ bc5e4 <__cxa_atexit@plt+0xb01b0> │ │ │ │ + ldr r3, [pc, #228] @ c553c <__cxa_atexit@plt+0xb9108> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r2, r6 │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r3, [r2, #8] │ │ │ │ add r1, r2, #44 @ 0x2c │ │ │ │ cmp r0, r1 │ │ │ │ - bcc bc5a4 <__cxa_atexit@plt+0xb0170> │ │ │ │ - ldr r1, [pc, #188] @ bc5e8 <__cxa_atexit@plt+0xb01b4> │ │ │ │ + bcc c54fc <__cxa_atexit@plt+0xb90c8> │ │ │ │ + ldr r1, [pc, #188] @ c5540 <__cxa_atexit@plt+0xb910c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #184] @ bc5ec <__cxa_atexit@plt+0xb01b8> │ │ │ │ + ldr r3, [pc, #184] @ c5544 <__cxa_atexit@plt+0xb9110> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #180] @ bc5f0 <__cxa_atexit@plt+0xb01bc> │ │ │ │ + ldr r9, [pc, #180] @ c5548 <__cxa_atexit@plt+0xb9114> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r8, r6 │ │ │ │ str r1, [r8, #16]! │ │ │ │ str r2, [r8, #8] │ │ │ │ str r8, [r8, #32] │ │ │ │ str r8, [r8, #20] │ │ │ │ mov r7, r8 │ │ │ │ str r3, [r7, #24]! │ │ │ │ add r2, r8, #44 @ 0x2c │ │ │ │ str r9, [r8, #12]! │ │ │ │ cmp r0, r2 │ │ │ │ - bcc bc5c8 <__cxa_atexit@plt+0xb0194> │ │ │ │ - ldr r3, [pc, #136] @ bc5f8 <__cxa_atexit@plt+0xb01c4> │ │ │ │ + bcc c5520 <__cxa_atexit@plt+0xb90ec> │ │ │ │ + ldr r3, [pc, #136] @ c5550 <__cxa_atexit@plt+0xb911c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #52 @ 0x34 │ │ │ │ stm lr, {r3, r7, r8} │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r2, r6 │ │ │ │ - b bc598 <__cxa_atexit@plt+0xb0164> │ │ │ │ + b c54f0 <__cxa_atexit@plt+0xb90bc> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ bc5f4 <__cxa_atexit@plt+0xb01c0> │ │ │ │ + ldr r7, [pc, #72] @ c554c <__cxa_atexit@plt+0xb9118> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #36 @ 0x24 │ │ │ │ ldr r3, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r1 │ │ │ │ mov r8, r2 │ │ │ │ @@ -180329,925 +189503,925 @@ │ │ │ │ mov r0, #12 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r2 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq sp, r4, ror r8 │ │ │ │ + mvneq r4, r4, lsl r9 │ │ │ │ @ instruction: 0xffff8f88 │ │ │ │ @ instruction: 0xffff9218 │ │ │ │ @ instruction: 0xffff90c4 │ │ │ │ - biceq r3, sp, r0, lsr #20 │ │ │ │ - mvneq sp, r4, lsr r8 │ │ │ │ + @ instruction: 0x01ccb094 │ │ │ │ + ldrdeq r4, [r2, #132]! @ 0x84 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bc630 <__cxa_atexit@plt+0xb01fc> │ │ │ │ - ldr r2, [pc, #28] @ bc63c <__cxa_atexit@plt+0xb0208> │ │ │ │ + bcc c5588 <__cxa_atexit@plt+0xb9154> │ │ │ │ + ldr r2, [pc, #28] @ c5594 <__cxa_atexit@plt+0xb9160> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq sp, r4, lsl #15 │ │ │ │ - strheq r3, [sp, #196] @ 0xc4 │ │ │ │ + mvneq r4, r4, lsr #16 │ │ │ │ + biceq fp, ip, r8, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bc694 <__cxa_atexit@plt+0xb0260> │ │ │ │ - ldr r2, [pc, #60] @ bc69c <__cxa_atexit@plt+0xb0268> │ │ │ │ + bhi c55ec <__cxa_atexit@plt+0xb91b8> │ │ │ │ + ldr r2, [pc, #60] @ c55f4 <__cxa_atexit@plt+0xb91c0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bc6a0 <__cxa_atexit@plt+0xb026c> │ │ │ │ + ldr r9, [pc, #56] @ c55f8 <__cxa_atexit@plt+0xb91c4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bc6a4 <__cxa_atexit@plt+0xb0270> │ │ │ │ + ldr r1, [pc, #48] @ c55fc <__cxa_atexit@plt+0xb91c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bc6a8 <__cxa_atexit@plt+0xb0274> │ │ │ │ + ldr r5, [pc, #32] @ c5600 <__cxa_atexit@plt+0xb91cc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r2, sp, r4, lsr #4 │ │ │ │ - mvneq sp, r0, lsl #14 │ │ │ │ - strdeq sp, [r2, #108]! @ 0x6c │ │ │ │ - biceq r3, sp, ip, lsr #19 │ │ │ │ + @ instruction: 0x01cc9898 │ │ │ │ + mvneq r4, r0, lsr #15 │ │ │ │ + @ instruction: 0x01e2479c │ │ │ │ + biceq fp, ip, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bc6ec <__cxa_atexit@plt+0xb02b8> │ │ │ │ + bne c5644 <__cxa_atexit@plt+0xb9210> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bc710 <__cxa_atexit@plt+0xb02dc> │ │ │ │ - ldr r7, [pc, #76] @ bc724 <__cxa_atexit@plt+0xb02f0> │ │ │ │ + bhi c5668 <__cxa_atexit@plt+0xb9234> │ │ │ │ + ldr r7, [pc, #76] @ c567c <__cxa_atexit@plt+0xb9248> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bc704 <__cxa_atexit@plt+0xb02d0> │ │ │ │ + beq c565c <__cxa_atexit@plt+0xb9228> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ bc72c <__cxa_atexit@plt+0xb02f8> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c5684 <__cxa_atexit@plt+0xb9250> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ bc730 <__cxa_atexit@plt+0xb02fc> │ │ │ │ + ldr r0, [pc, #48] @ c5688 <__cxa_atexit@plt+0xb9254> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bc728 <__cxa_atexit@plt+0xb02f4> │ │ │ │ + ldr r7, [pc, #16] @ c5680 <__cxa_atexit@plt+0xb924c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe38a4 │ │ │ │ - biceq r2, sp, r0, ror r2 │ │ │ │ - biceq r3, sp, ip, ror #18 │ │ │ │ - biceq r3, sp, r0, ror #18 │ │ │ │ - strheq r3, [sp, #176] @ 0xb0 │ │ │ │ + biceq r9, ip, r4, ror #17 │ │ │ │ + biceq sl, ip, r0, ror #31 │ │ │ │ + ldrdeq sl, [ip, #244] @ 0xf4 │ │ │ │ + biceq fp, ip, r4, lsr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bc788 <__cxa_atexit@plt+0xb0354> │ │ │ │ - ldr r2, [pc, #60] @ bc790 <__cxa_atexit@plt+0xb035c> │ │ │ │ + bhi c56e0 <__cxa_atexit@plt+0xb92ac> │ │ │ │ + ldr r2, [pc, #60] @ c56e8 <__cxa_atexit@plt+0xb92b4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bc794 <__cxa_atexit@plt+0xb0360> │ │ │ │ + ldr r9, [pc, #56] @ c56ec <__cxa_atexit@plt+0xb92b8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bc798 <__cxa_atexit@plt+0xb0364> │ │ │ │ + ldr r1, [pc, #48] @ c56f0 <__cxa_atexit@plt+0xb92bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bc79c <__cxa_atexit@plt+0xb0368> │ │ │ │ + ldr r5, [pc, #32] @ c56f4 <__cxa_atexit@plt+0xb92c0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r2, sp, r4, asr #2 │ │ │ │ - mvneq sp, ip, lsl #12 │ │ │ │ - mvneq sp, r8, lsl #12 │ │ │ │ - @ instruction: 0x01cd369c │ │ │ │ + strheq r9, [ip, #120] @ 0x78 │ │ │ │ + mvneq r4, ip, lsr #13 │ │ │ │ + mvneq r4, r8, lsr #13 │ │ │ │ + biceq sl, ip, r0, lsl sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bc7e0 <__cxa_atexit@plt+0xb03ac> │ │ │ │ + bne c5738 <__cxa_atexit@plt+0xb9304> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bc804 <__cxa_atexit@plt+0xb03d0> │ │ │ │ - ldr r7, [pc, #76] @ bc818 <__cxa_atexit@plt+0xb03e4> │ │ │ │ + bhi c575c <__cxa_atexit@plt+0xb9328> │ │ │ │ + ldr r7, [pc, #76] @ c5770 <__cxa_atexit@plt+0xb933c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bc7f8 <__cxa_atexit@plt+0xb03c4> │ │ │ │ + beq c5750 <__cxa_atexit@plt+0xb931c> │ │ │ │ mov r7, r8 │ │ │ │ - b 9fde4 <__cxa_atexit@plt+0x939b0> │ │ │ │ - ldr r7, [pc, #56] @ bc820 <__cxa_atexit@plt+0xb03ec> │ │ │ │ + b a8d3c <__cxa_atexit@plt+0x9c908> │ │ │ │ + ldr r7, [pc, #56] @ c5778 <__cxa_atexit@plt+0xb9344> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ bc824 <__cxa_atexit@plt+0xb03f0> │ │ │ │ + ldr r0, [pc, #48] @ c577c <__cxa_atexit@plt+0xb9348> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bc81c <__cxa_atexit@plt+0xb03e8> │ │ │ │ + ldr r7, [pc, #16] @ c5774 <__cxa_atexit@plt+0xb9340> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe3614 │ │ │ │ - biceq r2, sp, r8, ror r1 │ │ │ │ - biceq r3, sp, ip, asr r6 │ │ │ │ - biceq r3, sp, r0, asr r6 │ │ │ │ - biceq r3, sp, ip, lsr #21 │ │ │ │ + biceq r9, ip, ip, ror #15 │ │ │ │ + ldrdeq sl, [ip, #192] @ 0xc0 │ │ │ │ + biceq sl, ip, r4, asr #25 │ │ │ │ + biceq fp, ip, r0, lsr #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bc87c <__cxa_atexit@plt+0xb0448> │ │ │ │ - ldr r2, [pc, #60] @ bc884 <__cxa_atexit@plt+0xb0450> │ │ │ │ + bhi c57d4 <__cxa_atexit@plt+0xb93a0> │ │ │ │ + ldr r2, [pc, #60] @ c57dc <__cxa_atexit@plt+0xb93a8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bc888 <__cxa_atexit@plt+0xb0454> │ │ │ │ + ldr r9, [pc, #56] @ c57e0 <__cxa_atexit@plt+0xb93ac> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bc88c <__cxa_atexit@plt+0xb0458> │ │ │ │ + ldr r1, [pc, #48] @ c57e4 <__cxa_atexit@plt+0xb93b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bc890 <__cxa_atexit@plt+0xb045c> │ │ │ │ + ldr r5, [pc, #32] @ c57e8 <__cxa_atexit@plt+0xb93b4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r1, sp, r4, asr #31 │ │ │ │ - mvneq sp, r8, lsl r5 │ │ │ │ - mvneq sp, r4, lsl r5 │ │ │ │ - ldrdeq r1, [sp, #200] @ 0xc8 │ │ │ │ + biceq r9, ip, r8, lsr r6 │ │ │ │ + strheq r4, [r2, #88]! @ 0x58 │ │ │ │ + strheq r4, [r2, #84]! @ 0x54 │ │ │ │ + biceq r9, ip, ip, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bc8e0 <__cxa_atexit@plt+0xb04ac> │ │ │ │ - ldr r3, [pc, #72] @ bc8fc <__cxa_atexit@plt+0xb04c8> │ │ │ │ + bne c5838 <__cxa_atexit@plt+0xb9404> │ │ │ │ + ldr r3, [pc, #72] @ c5854 <__cxa_atexit@plt+0xb9420> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq bc8f4 <__cxa_atexit@plt+0xb04c0> │ │ │ │ + beq c584c <__cxa_atexit@plt+0xb9418> │ │ │ │ cmp r3, #1 │ │ │ │ - bne bc8e0 <__cxa_atexit@plt+0xb04ac> │ │ │ │ - ldr r9, [pc, #48] @ bc904 <__cxa_atexit@plt+0xb04d0> │ │ │ │ + bne c5838 <__cxa_atexit@plt+0xb9404> │ │ │ │ + ldr r9, [pc, #48] @ c585c <__cxa_atexit@plt+0xb9428> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #24] @ bc900 <__cxa_atexit@plt+0xb04cc> │ │ │ │ + ldr r7, [pc, #24] @ c5858 <__cxa_atexit@plt+0xb9424> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq sp, r0, lsr r5 │ │ │ │ - biceq r1, sp, r0, lsr #25 │ │ │ │ - biceq r1, sp, r4, ror #24 │ │ │ │ + ldrdeq r4, [r2, #80]! @ 0x50 │ │ │ │ + biceq r9, ip, r4, lsl r3 │ │ │ │ + ldrdeq r9, [ip, #40] @ 0x28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne bc934 <__cxa_atexit@plt+0xb0500> │ │ │ │ - ldr r9, [pc, #36] @ bc94c <__cxa_atexit@plt+0xb0518> │ │ │ │ + bne c588c <__cxa_atexit@plt+0xb9458> │ │ │ │ + ldr r9, [pc, #36] @ c58a4 <__cxa_atexit@plt+0xb9470> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ bc948 <__cxa_atexit@plt+0xb0514> │ │ │ │ + ldr r7, [pc, #12] @ c58a0 <__cxa_atexit@plt+0xb946c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrdeq sp, [r2, #76]! @ 0x4c │ │ │ │ - biceq r1, sp, ip, asr #24 │ │ │ │ - ldrdeq r1, [sp, #224] @ 0xe0 │ │ │ │ + mvneq r4, ip, ror r5 │ │ │ │ + biceq r9, ip, r0, asr #5 │ │ │ │ + biceq r9, ip, r4, asr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bc9a4 <__cxa_atexit@plt+0xb0570> │ │ │ │ - ldr r2, [pc, #60] @ bc9ac <__cxa_atexit@plt+0xb0578> │ │ │ │ + bhi c58fc <__cxa_atexit@plt+0xb94c8> │ │ │ │ + ldr r2, [pc, #60] @ c5904 <__cxa_atexit@plt+0xb94d0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bc9b0 <__cxa_atexit@plt+0xb057c> │ │ │ │ + ldr r9, [pc, #56] @ c5908 <__cxa_atexit@plt+0xb94d4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bc9b4 <__cxa_atexit@plt+0xb0580> │ │ │ │ + ldr r1, [pc, #48] @ c590c <__cxa_atexit@plt+0xb94d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bc9b8 <__cxa_atexit@plt+0xb0584> │ │ │ │ + ldr r5, [pc, #32] @ c5910 <__cxa_atexit@plt+0xb94dc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strheq r1, [sp, #224] @ 0xe0 │ │ │ │ - strdeq sp, [r2, #48]! @ 0x30 │ │ │ │ - mvneq sp, ip, ror #7 │ │ │ │ + biceq r9, ip, r4, lsr #10 │ │ │ │ + @ instruction: 0x01e24490 │ │ │ │ + mvneq r4, ip, lsl #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bc9e4 <__cxa_atexit@plt+0xb05b0> │ │ │ │ + bne c593c <__cxa_atexit@plt+0xb9508> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bc9f8 <__cxa_atexit@plt+0xb05c4> │ │ │ │ + ldr r7, [pc, #12] @ c5950 <__cxa_atexit@plt+0xb951c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r2, sp, r0, ror pc │ │ │ │ - biceq r3, sp, r4, asr #17 │ │ │ │ + biceq sl, ip, r4, ror #11 │ │ │ │ + biceq sl, ip, r8, lsr pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bcaa4 <__cxa_atexit@plt+0xb0670> │ │ │ │ - ldr r2, [pc, #160] @ bcac0 <__cxa_atexit@plt+0xb068c> │ │ │ │ + bhi c59fc <__cxa_atexit@plt+0xb95c8> │ │ │ │ + ldr r2, [pc, #160] @ c5a18 <__cxa_atexit@plt+0xb95e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq bca84 <__cxa_atexit@plt+0xb0650> │ │ │ │ + beq c59dc <__cxa_atexit@plt+0xb95a8> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne bca90 <__cxa_atexit@plt+0xb065c> │ │ │ │ + bne c59e8 <__cxa_atexit@plt+0xb95b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bcaac <__cxa_atexit@plt+0xb0678> │ │ │ │ - ldr r3, [pc, #112] @ bcacc <__cxa_atexit@plt+0xb0698> │ │ │ │ + bcc c5a04 <__cxa_atexit@plt+0xb95d0> │ │ │ │ + ldr r3, [pc, #112] @ c5a24 <__cxa_atexit@plt+0xb95f0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #108] @ bcad0 <__cxa_atexit@plt+0xb069c> │ │ │ │ + ldr r1, [pc, #108] @ c5a28 <__cxa_atexit@plt+0xb95f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #-4]! │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ sub r8, r2, #1 │ │ │ │ mov r6, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ bcac4 <__cxa_atexit@plt+0xb0690> │ │ │ │ + ldr r7, [pc, #44] @ c5a1c <__cxa_atexit@plt+0xb95e8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ bcac8 <__cxa_atexit@plt+0xb0694> │ │ │ │ + ldr r0, [pc, #40] @ c5a20 <__cxa_atexit@plt+0xb95ec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r1, sp, ip, ror fp │ │ │ │ - biceq r1, sp, r4, ror fp │ │ │ │ + strdeq r9, [ip, #16] │ │ │ │ + biceq r9, ip, r8, ror #3 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ - @ instruction: 0x01e2d690 │ │ │ │ - strdeq r3, [sp, #112] @ 0x70 │ │ │ │ + mvneq r4, ip, asr r7 │ │ │ │ + biceq sl, ip, r4, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne bcb34 <__cxa_atexit@plt+0xb0700> │ │ │ │ + bne c5a8c <__cxa_atexit@plt+0xb9658> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc bcb4c <__cxa_atexit@plt+0xb0718> │ │ │ │ - ldr r2, [pc, #88] @ bcb64 <__cxa_atexit@plt+0xb0730> │ │ │ │ + bcc c5aa4 <__cxa_atexit@plt+0xb9670> │ │ │ │ + ldr r2, [pc, #88] @ c5abc <__cxa_atexit@plt+0xb9688> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ bcb68 <__cxa_atexit@plt+0xb0734> │ │ │ │ + ldr r1, [pc, #84] @ c5ac0 <__cxa_atexit@plt+0xb968c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ sub r8, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ bcb5c <__cxa_atexit@plt+0xb0728> │ │ │ │ + ldr r7, [pc, #32] @ c5ab4 <__cxa_atexit@plt+0xb9680> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ bcb60 <__cxa_atexit@plt+0xb072c> │ │ │ │ + ldr r0, [pc, #24] @ c5ab8 <__cxa_atexit@plt+0xb9684> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r1, [sp, #168] @ 0xa8 │ │ │ │ - biceq r1, sp, ip, asr #21 │ │ │ │ + biceq r9, ip, ip, asr #2 │ │ │ │ + biceq r9, ip, r0, asr #2 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq sp, r0, ror #11 │ │ │ │ - biceq r3, sp, ip, lsr #13 │ │ │ │ + mvneq r4, ip, lsr #13 │ │ │ │ + biceq sl, ip, r0, lsr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r2, r5, #4 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bcbec <__cxa_atexit@plt+0xb07b8> │ │ │ │ - ldr r1, [pc, #120] @ bcc08 <__cxa_atexit@plt+0xb07d4> │ │ │ │ + bhi c5b44 <__cxa_atexit@plt+0xb9710> │ │ │ │ + ldr r1, [pc, #120] @ c5b60 <__cxa_atexit@plt+0xb972c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq bcbcc <__cxa_atexit@plt+0xb0798> │ │ │ │ + beq c5b24 <__cxa_atexit@plt+0xb96f0> │ │ │ │ cmp r1, #1 │ │ │ │ - bne bcbd4 <__cxa_atexit@plt+0xb07a0> │ │ │ │ - ldr r2, [pc, #96] @ bcc0c <__cxa_atexit@plt+0xb07d8> │ │ │ │ + bne c5b2c <__cxa_atexit@plt+0xb96f8> │ │ │ │ + ldr r2, [pc, #96] @ c5b64 <__cxa_atexit@plt+0xb9730> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #84] @ bcc10 <__cxa_atexit@plt+0xb07dc> │ │ │ │ + ldr r9, [pc, #84] @ c5b68 <__cxa_atexit@plt+0xb9734> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ bcc18 <__cxa_atexit@plt+0xb07e4> │ │ │ │ + ldr r7, [pc, #60] @ c5b70 <__cxa_atexit@plt+0xb973c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ bcc14 <__cxa_atexit@plt+0xb07e0> │ │ │ │ + ldr r3, [pc, #32] @ c5b6c <__cxa_atexit@plt+0xb9738> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffc000 │ │ │ │ @ instruction: 0xffffc040 │ │ │ │ - biceq r1, sp, ip, asr #21 │ │ │ │ - biceq r3, sp, ip, lsr #12 │ │ │ │ - ldrdeq sp, [r2, #44]! @ 0x2c │ │ │ │ - biceq r1, sp, r8, lsl ip │ │ │ │ + biceq r9, ip, r0, asr #2 │ │ │ │ + biceq sl, ip, r0, lsr #25 │ │ │ │ + mvneq r4, ip, ror r3 │ │ │ │ + biceq r9, ip, ip, lsl #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bcc70 <__cxa_atexit@plt+0xb083c> │ │ │ │ - ldr r2, [pc, #60] @ bcc78 <__cxa_atexit@plt+0xb0844> │ │ │ │ + bhi c5bc8 <__cxa_atexit@plt+0xb9794> │ │ │ │ + ldr r2, [pc, #60] @ c5bd0 <__cxa_atexit@plt+0xb979c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bcc7c <__cxa_atexit@plt+0xb0848> │ │ │ │ + ldr r9, [pc, #56] @ c5bd4 <__cxa_atexit@plt+0xb97a0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bcc80 <__cxa_atexit@plt+0xb084c> │ │ │ │ + ldr r1, [pc, #48] @ c5bd8 <__cxa_atexit@plt+0xb97a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bcc84 <__cxa_atexit@plt+0xb0850> │ │ │ │ + ldr r5, [pc, #32] @ c5bdc <__cxa_atexit@plt+0xb97a8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strdeq r1, [sp, #184] @ 0xb8 │ │ │ │ - mvneq sp, r4, lsr #2 │ │ │ │ - mvneq sp, r0, lsr #2 │ │ │ │ + biceq r9, ip, ip, ror #4 │ │ │ │ + mvneq r4, r4, asr #3 │ │ │ │ + mvneq r4, r0, asr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bccb0 <__cxa_atexit@plt+0xb087c> │ │ │ │ + bne c5c08 <__cxa_atexit@plt+0xb97d4> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bccc4 <__cxa_atexit@plt+0xb0890> │ │ │ │ + ldr r7, [pc, #12] @ c5c1c <__cxa_atexit@plt+0xb97e8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r2, sp, r4, lsr #25 │ │ │ │ - biceq r3, sp, ip, lsr r2 │ │ │ │ + biceq sl, ip, r8, lsl r3 │ │ │ │ + strheq sl, [ip, #128] @ 0x80 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bcd70 <__cxa_atexit@plt+0xb093c> │ │ │ │ - ldr r2, [pc, #160] @ bcd8c <__cxa_atexit@plt+0xb0958> │ │ │ │ + bhi c5cc8 <__cxa_atexit@plt+0xb9894> │ │ │ │ + ldr r2, [pc, #160] @ c5ce4 <__cxa_atexit@plt+0xb98b0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq bcd50 <__cxa_atexit@plt+0xb091c> │ │ │ │ + beq c5ca8 <__cxa_atexit@plt+0xb9874> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #4 │ │ │ │ - bne bcd5c <__cxa_atexit@plt+0xb0928> │ │ │ │ + bne c5cb4 <__cxa_atexit@plt+0xb9880> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bcd78 <__cxa_atexit@plt+0xb0944> │ │ │ │ - ldr r3, [pc, #112] @ bcd98 <__cxa_atexit@plt+0xb0964> │ │ │ │ + bcc c5cd0 <__cxa_atexit@plt+0xb989c> │ │ │ │ + ldr r3, [pc, #112] @ c5cf0 <__cxa_atexit@plt+0xb98bc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #108] @ bcd9c <__cxa_atexit@plt+0xb0968> │ │ │ │ + ldr r1, [pc, #108] @ c5cf4 <__cxa_atexit@plt+0xb98c0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #-4]! │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ sub r8, r2, #1 │ │ │ │ mov r6, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ bcd90 <__cxa_atexit@plt+0xb095c> │ │ │ │ + ldr r7, [pc, #44] @ c5ce8 <__cxa_atexit@plt+0xb98b4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #40] @ bcd94 <__cxa_atexit@plt+0xb0960> │ │ │ │ + ldr r0, [pc, #40] @ c5cec <__cxa_atexit@plt+0xb98b8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - strheq r1, [sp, #128] @ 0x80 │ │ │ │ - biceq r1, sp, r8, lsr #17 │ │ │ │ + biceq r8, ip, r4, lsr #30 │ │ │ │ + biceq r8, ip, ip, lsl pc │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ - mvneq sp, r4, asr #7 │ │ │ │ - biceq r3, sp, r8, ror #2 │ │ │ │ + @ instruction: 0x01e24490 │ │ │ │ + ldrdeq sl, [ip, #124] @ 0x7c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne bce00 <__cxa_atexit@plt+0xb09cc> │ │ │ │ + bne c5d58 <__cxa_atexit@plt+0xb9924> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc bce18 <__cxa_atexit@plt+0xb09e4> │ │ │ │ - ldr r2, [pc, #88] @ bce30 <__cxa_atexit@plt+0xb09fc> │ │ │ │ + bcc c5d70 <__cxa_atexit@plt+0xb993c> │ │ │ │ + ldr r2, [pc, #88] @ c5d88 <__cxa_atexit@plt+0xb9954> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ bce34 <__cxa_atexit@plt+0xb0a00> │ │ │ │ + ldr r1, [pc, #84] @ c5d8c <__cxa_atexit@plt+0xb9958> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ sub r8, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #32] @ bce28 <__cxa_atexit@plt+0xb09f4> │ │ │ │ + ldr r7, [pc, #32] @ c5d80 <__cxa_atexit@plt+0xb994c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ bce2c <__cxa_atexit@plt+0xb09f8> │ │ │ │ + ldr r0, [pc, #24] @ c5d84 <__cxa_atexit@plt+0xb9950> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r1, sp, ip, lsl #16 │ │ │ │ - biceq r1, sp, r0, lsl #16 │ │ │ │ + biceq r8, ip, r0, lsl #29 │ │ │ │ + biceq r8, ip, r4, ror lr │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq sp, r4, lsl r3 │ │ │ │ - biceq r3, sp, r8, asr #1 │ │ │ │ + mvneq r4, r0, ror #7 │ │ │ │ + biceq sl, ip, ip, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r2, r5, #4 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bceb8 <__cxa_atexit@plt+0xb0a84> │ │ │ │ - ldr r1, [pc, #120] @ bced4 <__cxa_atexit@plt+0xb0aa0> │ │ │ │ + bhi c5e10 <__cxa_atexit@plt+0xb99dc> │ │ │ │ + ldr r1, [pc, #120] @ c5e2c <__cxa_atexit@plt+0xb99f8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq bce98 <__cxa_atexit@plt+0xb0a64> │ │ │ │ + beq c5df0 <__cxa_atexit@plt+0xb99bc> │ │ │ │ cmp r1, #1 │ │ │ │ - bne bcea0 <__cxa_atexit@plt+0xb0a6c> │ │ │ │ - ldr r2, [pc, #96] @ bced8 <__cxa_atexit@plt+0xb0aa4> │ │ │ │ + bne c5df8 <__cxa_atexit@plt+0xb99c4> │ │ │ │ + ldr r2, [pc, #96] @ c5e30 <__cxa_atexit@plt+0xb99fc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #84] @ bcedc <__cxa_atexit@plt+0xb0aa8> │ │ │ │ + ldr r9, [pc, #84] @ c5e34 <__cxa_atexit@plt+0xb9a00> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ bcee4 <__cxa_atexit@plt+0xb0ab0> │ │ │ │ + ldr r7, [pc, #60] @ c5e3c <__cxa_atexit@plt+0xb9a08> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ bcee0 <__cxa_atexit@plt+0xb0aac> │ │ │ │ + ldr r3, [pc, #32] @ c5e38 <__cxa_atexit@plt+0xb9a04> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffff721c │ │ │ │ @ instruction: 0xffff725c │ │ │ │ - ldrdeq r1, [sp, #120] @ 0x78 │ │ │ │ - biceq r3, sp, r8, asr #32 │ │ │ │ - biceq r3, sp, r0, lsl r0 │ │ │ │ - biceq r1, sp, r0, ror #18 │ │ │ │ + biceq r8, ip, ip, asr #28 │ │ │ │ + strheq sl, [ip, #108] @ 0x6c │ │ │ │ + biceq sl, ip, r4, lsl #13 │ │ │ │ + ldrdeq r8, [ip, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bcf3c <__cxa_atexit@plt+0xb0b08> │ │ │ │ - ldr r2, [pc, #60] @ bcf44 <__cxa_atexit@plt+0xb0b10> │ │ │ │ + bhi c5e94 <__cxa_atexit@plt+0xb9a60> │ │ │ │ + ldr r2, [pc, #60] @ c5e9c <__cxa_atexit@plt+0xb9a68> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bcf48 <__cxa_atexit@plt+0xb0b14> │ │ │ │ + ldr r9, [pc, #56] @ c5ea0 <__cxa_atexit@plt+0xb9a6c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bcf4c <__cxa_atexit@plt+0xb0b18> │ │ │ │ + ldr r1, [pc, #48] @ c5ea4 <__cxa_atexit@plt+0xb9a70> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bcf50 <__cxa_atexit@plt+0xb0b1c> │ │ │ │ + ldr r5, [pc, #32] @ c5ea8 <__cxa_atexit@plt+0xb9a74> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r1, sp, r0, asr #18 │ │ │ │ - mvneq ip, r8, asr lr │ │ │ │ - mvneq ip, r4, asr lr │ │ │ │ + strheq r8, [ip, #244] @ 0xf4 │ │ │ │ + strdeq r3, [r2, #232]! @ 0xe8 │ │ │ │ + strdeq r3, [r2, #228]! @ 0xe4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bcfa8 <__cxa_atexit@plt+0xb0b74> │ │ │ │ - ldr r3, [pc, #84] @ bcfc4 <__cxa_atexit@plt+0xb0b90> │ │ │ │ + bne c5f00 <__cxa_atexit@plt+0xb9acc> │ │ │ │ + ldr r3, [pc, #84] @ c5f1c <__cxa_atexit@plt+0xb9ae8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq bcfbc <__cxa_atexit@plt+0xb0b88> │ │ │ │ + beq c5f14 <__cxa_atexit@plt+0xb9ae0> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne bcfa8 <__cxa_atexit@plt+0xb0b74> │ │ │ │ + bne c5f00 <__cxa_atexit@plt+0xb9acc> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ bcfc8 <__cxa_atexit@plt+0xb0b94> │ │ │ │ + ldr r7, [pc, #24] @ c5f20 <__cxa_atexit@plt+0xb9aec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq ip, r8, lsl #28 │ │ │ │ + mvneq r3, r8, lsr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne bcffc <__cxa_atexit@plt+0xb0bc8> │ │ │ │ + bne c5f54 <__cxa_atexit@plt+0xb9b20> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bd010 <__cxa_atexit@plt+0xb0bdc> │ │ │ │ + ldr r7, [pc, #12] @ c5f68 <__cxa_atexit@plt+0xb9b34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #121 @ 0x79 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq ip, [r2, #212]! @ 0xd4 │ │ │ │ - biceq r3, sp, r0, lsr #5 │ │ │ │ + mvneq r3, r4, asr lr │ │ │ │ + biceq sl, ip, r4, lsl r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bd068 <__cxa_atexit@plt+0xb0c34> │ │ │ │ - ldr r2, [pc, #60] @ bd070 <__cxa_atexit@plt+0xb0c3c> │ │ │ │ + bhi c5fc0 <__cxa_atexit@plt+0xb9b8c> │ │ │ │ + ldr r2, [pc, #60] @ c5fc8 <__cxa_atexit@plt+0xb9b94> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bd074 <__cxa_atexit@plt+0xb0c40> │ │ │ │ + ldr r9, [pc, #56] @ c5fcc <__cxa_atexit@plt+0xb9b98> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bd078 <__cxa_atexit@plt+0xb0c44> │ │ │ │ + ldr r1, [pc, #48] @ c5fd0 <__cxa_atexit@plt+0xb9b9c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bd07c <__cxa_atexit@plt+0xb0c48> │ │ │ │ + ldr r5, [pc, #32] @ c5fd4 <__cxa_atexit@plt+0xb9ba0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r1, sp, r8, ror r8 │ │ │ │ - mvneq ip, ip, lsr #26 │ │ │ │ - mvneq ip, r8, lsr #26 │ │ │ │ - ldrdeq r2, [sp, #248] @ 0xf8 │ │ │ │ + biceq r8, ip, ip, ror #29 │ │ │ │ + mvneq r3, ip, asr #27 │ │ │ │ + mvneq r3, r8, asr #27 │ │ │ │ + biceq sl, ip, ip, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bd0c0 <__cxa_atexit@plt+0xb0c8c> │ │ │ │ + bne c6018 <__cxa_atexit@plt+0xb9be4> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bd0e4 <__cxa_atexit@plt+0xb0cb0> │ │ │ │ - ldr r7, [pc, #76] @ bd0f8 <__cxa_atexit@plt+0xb0cc4> │ │ │ │ + bhi c603c <__cxa_atexit@plt+0xb9c08> │ │ │ │ + ldr r7, [pc, #76] @ c6050 <__cxa_atexit@plt+0xb9c1c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bd0d8 <__cxa_atexit@plt+0xb0ca4> │ │ │ │ + beq c6030 <__cxa_atexit@plt+0xb9bfc> │ │ │ │ mov r7, r8 │ │ │ │ - b 9ff80 <__cxa_atexit@plt+0x93b4c> │ │ │ │ - ldr r7, [pc, #56] @ bd100 <__cxa_atexit@plt+0xb0ccc> │ │ │ │ + b a8ed8 <__cxa_atexit@plt+0x9caa4> │ │ │ │ + ldr r7, [pc, #56] @ c6058 <__cxa_atexit@plt+0xb9c24> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ bd104 <__cxa_atexit@plt+0xb0cd0> │ │ │ │ + ldr r0, [pc, #48] @ c605c <__cxa_atexit@plt+0xb9c28> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bd0fc <__cxa_atexit@plt+0xb0cc8> │ │ │ │ + ldr r7, [pc, #16] @ c6054 <__cxa_atexit@plt+0xb9c20> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffe2ed0 │ │ │ │ - @ instruction: 0x01cd189c │ │ │ │ - strexbeq r2, r8, [sp] │ │ │ │ - biceq r2, sp, ip, lsl #31 │ │ │ │ - strheq r1, [sp, #120] @ 0x78 │ │ │ │ + biceq r8, ip, r0, lsl pc │ │ │ │ + biceq sl, ip, ip, lsl #12 │ │ │ │ + biceq sl, ip, r0, lsl #12 │ │ │ │ + biceq r8, ip, ip, lsr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bd14c <__cxa_atexit@plt+0xb0d18> │ │ │ │ - ldr r3, [pc, #44] @ bd158 <__cxa_atexit@plt+0xb0d24> │ │ │ │ + bhi c60a4 <__cxa_atexit@plt+0xb9c70> │ │ │ │ + ldr r3, [pc, #44] @ c60b0 <__cxa_atexit@plt+0xb9c7c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #40] @ bd15c <__cxa_atexit@plt+0xb0d28> │ │ │ │ + ldr r9, [pc, #40] @ c60b4 <__cxa_atexit@plt+0xb9c80> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ bd160 <__cxa_atexit@plt+0xb0d2c> │ │ │ │ + ldr r3, [pc, #28] @ c60b8 <__cxa_atexit@plt+0xb9c84> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01cd1794 │ │ │ │ - mvneq ip, r0, asr #24 │ │ │ │ + biceq r8, ip, r8, lsl #28 │ │ │ │ + mvneq r3, r0, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bd18c <__cxa_atexit@plt+0xb0d58> │ │ │ │ + bne c60e4 <__cxa_atexit@plt+0xb9cb0> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bd1a0 <__cxa_atexit@plt+0xb0d6c> │ │ │ │ + ldr r7, [pc, #12] @ c60f8 <__cxa_atexit@plt+0xb9cc4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - biceq r2, sp, r8, asr #15 │ │ │ │ - biceq r3, sp, r8, asr r2 │ │ │ │ + biceq r9, ip, ip, lsr lr │ │ │ │ + biceq sl, ip, ip, asr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub lr, r5, #12 │ │ │ │ cmp fp, lr │ │ │ │ - bhi bd284 <__cxa_atexit@plt+0xb0e50> │ │ │ │ + bhi c61dc <__cxa_atexit@plt+0xb9da8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bd28c <__cxa_atexit@plt+0xb0e58> │ │ │ │ - ldr r2, [pc, #256] @ bd2d4 <__cxa_atexit@plt+0xb0ea0> │ │ │ │ + bcc c61e4 <__cxa_atexit@plt+0xb9db0> │ │ │ │ + ldr r2, [pc, #256] @ c622c <__cxa_atexit@plt+0xb9df8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #252] @ bd2d8 <__cxa_atexit@plt+0xb0ea4> │ │ │ │ + ldr r0, [pc, #252] @ c6230 <__cxa_atexit@plt+0xb9dfc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r3, [pc, #244] @ bd2dc <__cxa_atexit@plt+0xb0ea8> │ │ │ │ + ldr r3, [pc, #244] @ c6234 <__cxa_atexit@plt+0xb9e00> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r8, r6 │ │ │ │ str r0, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ add r2, r8, #56 @ 0x38 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bd2a0 <__cxa_atexit@plt+0xb0e6c> │ │ │ │ - ldr r0, [pc, #204] @ bd2e0 <__cxa_atexit@plt+0xb0eac> │ │ │ │ + bcc c61f8 <__cxa_atexit@plt+0xb9dc4> │ │ │ │ + ldr r0, [pc, #204] @ c6238 <__cxa_atexit@plt+0xb9e04> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #200] @ bd2e4 <__cxa_atexit@plt+0xb0eb0> │ │ │ │ + ldr r2, [pc, #200] @ c623c <__cxa_atexit@plt+0xb9e08> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #196] @ bd2e8 <__cxa_atexit@plt+0xb0eb4> │ │ │ │ + ldr r3, [pc, #196] @ c6240 <__cxa_atexit@plt+0xb9e0c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr sl, [pc, #192] @ bd2ec <__cxa_atexit@plt+0xb0eb8> │ │ │ │ + ldr sl, [pc, #192] @ c6244 <__cxa_atexit@plt+0xb9e10> │ │ │ │ add sl, pc, sl │ │ │ │ mov r9, r6 │ │ │ │ str r0, [r9, #16]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ str r9, [r9, #32] │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r7, r9 │ │ │ │ str r2, [r7, #36]! @ 0x24 │ │ │ │ mov r8, r9 │ │ │ │ str r3, [r8, #24]! │ │ │ │ add r2, r9, #60 @ 0x3c │ │ │ │ str sl, [r9, #12]! │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bd2c0 <__cxa_atexit@plt+0xb0e8c> │ │ │ │ - ldr r3, [pc, #136] @ bd2f4 <__cxa_atexit@plt+0xb0ec0> │ │ │ │ + bcc c6218 <__cxa_atexit@plt+0xb9de4> │ │ │ │ + ldr r3, [pc, #136] @ c624c <__cxa_atexit@plt+0xb9e18> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #64 @ 0x40 │ │ │ │ stm lr, {r3, r7, r8, r9} │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r2, #11 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r2, r6 │ │ │ │ - b bd294 <__cxa_atexit@plt+0xb0e60> │ │ │ │ + b c61ec <__cxa_atexit@plt+0xb9db8> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ bd2f0 <__cxa_atexit@plt+0xb0ebc> │ │ │ │ + ldr r7, [pc, #72] @ c6248 <__cxa_atexit@plt+0xb9e14> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #48 @ 0x30 │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r2 │ │ │ │ bx r1 │ │ │ │ mov r0, #16 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, lr │ │ │ │ mov r6, r2 │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq ip, ip, lsl #23 │ │ │ │ + mvneq r3, ip, lsr #24 │ │ │ │ andeq r0, r0, r8, ror #5 │ │ │ │ andeq r0, r0, r4, lsl r6 │ │ │ │ andeq r0, r0, r8, lsl r5 │ │ │ │ andeq r0, r0, ip, lsl r4 │ │ │ │ - biceq r3, sp, r8, lsr #3 │ │ │ │ - strdeq ip, [r2, #232]! @ 0xe8 │ │ │ │ + biceq sl, ip, ip, lsl r8 │ │ │ │ + mvneq r3, r4, asr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bd32c <__cxa_atexit@plt+0xb0ef8> │ │ │ │ - ldr r2, [pc, #28] @ bd338 <__cxa_atexit@plt+0xb0f04> │ │ │ │ + bcc c6284 <__cxa_atexit@plt+0xb9e50> │ │ │ │ + ldr r2, [pc, #28] @ c6290 <__cxa_atexit@plt+0xb9e5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq ip, r8, asr #28 │ │ │ │ + mvneq r3, r4, lsl pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add sl, r6, #192 @ 0xc0 │ │ │ │ cmp r3, sl │ │ │ │ - bcc bd49c <__cxa_atexit@plt+0xb1068> │ │ │ │ - ldr r3, [pc, #344] @ bd4b8 <__cxa_atexit@plt+0xb1084> │ │ │ │ + bcc c63f4 <__cxa_atexit@plt+0xb9fc0> │ │ │ │ + ldr r3, [pc, #344] @ c6410 <__cxa_atexit@plt+0xb9fdc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #340] @ bd4bc <__cxa_atexit@plt+0xb1088> │ │ │ │ + ldr r2, [pc, #340] @ c6414 <__cxa_atexit@plt+0xb9fe0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #336] @ bd4c0 <__cxa_atexit@plt+0xb108c> │ │ │ │ + ldr r1, [pc, #336] @ c6418 <__cxa_atexit@plt+0xb9fe4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #332] @ bd4c4 <__cxa_atexit@plt+0xb1090> │ │ │ │ + ldr r0, [pc, #332] @ c641c <__cxa_atexit@plt+0xb9fe8> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #328] @ bd4c8 <__cxa_atexit@plt+0xb1094> │ │ │ │ + ldr lr, [pc, #328] @ c6420 <__cxa_atexit@plt+0xb9fec> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #324] @ bd4cc <__cxa_atexit@plt+0xb1098> │ │ │ │ + ldr r9, [pc, #324] @ c6424 <__cxa_atexit@plt+0xb9ff0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #4]! │ │ │ │ sub r3, sl, #103 @ 0x67 │ │ │ │ str r3, [r6, #168] @ 0xa8 │ │ │ │ sub r3, sl, #83 @ 0x53 │ │ │ │ str r3, [r6, #164] @ 0xa4 │ │ │ │ - ldr r3, [pc, #300] @ bd4d0 <__cxa_atexit@plt+0xb109c> │ │ │ │ + ldr r3, [pc, #300] @ c6428 <__cxa_atexit@plt+0xb9ff4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r6, #148] @ 0x94 │ │ │ │ - ldr ip, [pc, #292] @ bd4d4 <__cxa_atexit@plt+0xb10a0> │ │ │ │ + ldr ip, [pc, #292] @ c642c <__cxa_atexit@plt+0xb9ff8> │ │ │ │ add ip, pc, ip │ │ │ │ str r2, [r6, #104] @ 0x68 │ │ │ │ - ldr r7, [pc, #284] @ bd4d8 <__cxa_atexit@plt+0xb10a4> │ │ │ │ + ldr r7, [pc, #284] @ c6430 <__cxa_atexit@plt+0xb9ffc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r1, [r6, #84] @ 0x54 │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r0, [r1, #12]! │ │ │ │ - ldr r8, [pc, #264] @ bd4dc <__cxa_atexit@plt+0xb10a8> │ │ │ │ + ldr r8, [pc, #264] @ c6434 <__cxa_atexit@plt+0xba000> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #24]! │ │ │ │ - ldr lr, [pc, #252] @ bd4e0 <__cxa_atexit@plt+0xb10ac> │ │ │ │ + ldr lr, [pc, #252] @ c6438 <__cxa_atexit@plt+0xba004> │ │ │ │ add lr, pc, lr │ │ │ │ mov r0, r6 │ │ │ │ str r9, [r0, #36]! @ 0x24 │ │ │ │ - ldr r9, [pc, #240] @ bd4e4 <__cxa_atexit@plt+0xb10b0> │ │ │ │ + ldr r9, [pc, #240] @ c643c <__cxa_atexit@plt+0xba008> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r3, r6 │ │ │ │ str ip, [r3, #48]! @ 0x30 │ │ │ │ - ldr ip, [pc, #228] @ bd4e8 <__cxa_atexit@plt+0xb10b4> │ │ │ │ + ldr ip, [pc, #228] @ c6440 <__cxa_atexit@plt+0xba00c> │ │ │ │ add ip, pc, ip │ │ │ │ str r3, [r6, #176] @ 0xb0 │ │ │ │ str r0, [r6, #180] @ 0xb4 │ │ │ │ str r2, [r6, #184] @ 0xb8 │ │ │ │ str r1, [r6, #188] @ 0xbc │ │ │ │ mov r0, r6 │ │ │ │ str r7, [r0, #60]! @ 0x3c │ │ │ │ - ldr r1, [pc, #200] @ bd4ec <__cxa_atexit@plt+0xb10b8> │ │ │ │ + ldr r1, [pc, #200] @ c6444 <__cxa_atexit@plt+0xba010> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r6, #172] @ 0xac │ │ │ │ mov r0, r6 │ │ │ │ str r8, [r0, #112]! @ 0x70 │ │ │ │ str r0, [r6, #160] @ 0xa0 │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #124]! @ 0x7c │ │ │ │ @@ -181271,698 +190445,698 @@ │ │ │ │ str r6, [r6, #44] @ 0x2c │ │ │ │ str r6, [r6, #32] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, sl, #39 @ 0x27 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #76] @ bd4f0 <__cxa_atexit@plt+0xb10bc> │ │ │ │ + ldr r7, [pc, #76] @ c6448 <__cxa_atexit@plt+0xba014> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #192 @ 0xc0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffed48 │ │ │ │ @ instruction: 0xfffff96c │ │ │ │ @ instruction: 0xfffff698 │ │ │ │ @ instruction: 0xffffef18 │ │ │ │ @ instruction: 0xfffff144 │ │ │ │ @ instruction: 0xfffff2c0 │ │ │ │ - ldrdeq ip, [r2, #212]! @ 0xd4 │ │ │ │ + mvneq r3, r0, lsr #29 │ │ │ │ @ instruction: 0xfffff38c │ │ │ │ @ instruction: 0xfffff474 │ │ │ │ @ instruction: 0xfffffb1c │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ @ instruction: 0xfffff820 │ │ │ │ @ instruction: 0xfffff534 │ │ │ │ - biceq r2, sp, r0, ror #30 │ │ │ │ - biceq r1, sp, r4, lsl #6 │ │ │ │ + ldrdeq sl, [ip, #84] @ 0x54 │ │ │ │ + biceq r8, ip, r8, ror r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bd584 <__cxa_atexit@plt+0xb1150> │ │ │ │ - ldr r1, [pc, #120] @ bd590 <__cxa_atexit@plt+0xb115c> │ │ │ │ + bhi c64dc <__cxa_atexit@plt+0xba0a8> │ │ │ │ + ldr r1, [pc, #120] @ c64e8 <__cxa_atexit@plt+0xba0b4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #104] @ bd594 <__cxa_atexit@plt+0xb1160> │ │ │ │ + ldr r1, [pc, #104] @ c64ec <__cxa_atexit@plt+0xba0b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq bd564 <__cxa_atexit@plt+0xb1130> │ │ │ │ + beq c64bc <__cxa_atexit@plt+0xba088> │ │ │ │ cmp r3, #1 │ │ │ │ - bne bd570 <__cxa_atexit@plt+0xb113c> │ │ │ │ - ldr r3, [pc, #80] @ bd598 <__cxa_atexit@plt+0xb1164> │ │ │ │ + bne c64c8 <__cxa_atexit@plt+0xba094> │ │ │ │ + ldr r3, [pc, #80] @ c64f0 <__cxa_atexit@plt+0xba0bc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #76] @ bd59c <__cxa_atexit@plt+0xb1168> │ │ │ │ + ldr r8, [pc, #76] @ c64f4 <__cxa_atexit@plt+0xba0c0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ bd5a0 <__cxa_atexit@plt+0xb116c> │ │ │ │ + ldr r7, [pc, #40] @ c64f8 <__cxa_atexit@plt+0xba0c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq ip, r8, asr #16 │ │ │ │ + mvneq r3, r8, ror #17 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - strheq r1, [sp, #32] │ │ │ │ - strdeq ip, [r2, #112]! @ 0x70 │ │ │ │ - biceq r1, sp, r4, asr r2 │ │ │ │ + biceq r8, ip, r4, lsr #18 │ │ │ │ + @ instruction: 0x01e23890 │ │ │ │ + biceq r8, ip, r8, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne bd5e0 <__cxa_atexit@plt+0xb11ac> │ │ │ │ - ldr r3, [pc, #52] @ bd5f8 <__cxa_atexit@plt+0xb11c4> │ │ │ │ + bne c6538 <__cxa_atexit@plt+0xba104> │ │ │ │ + ldr r3, [pc, #52] @ c6550 <__cxa_atexit@plt+0xba11c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r8, [pc, #40] @ bd5fc <__cxa_atexit@plt+0xb11c8> │ │ │ │ + ldr r8, [pc, #40] @ c6554 <__cxa_atexit@plt+0xba120> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ bd5f4 <__cxa_atexit@plt+0xb11c0> │ │ │ │ + ldr r7, [pc, #12] @ c654c <__cxa_atexit@plt+0xba118> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, lsl #15 │ │ │ │ + mvneq r3, r0, lsr #16 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r1, sp, ip, lsr #4 │ │ │ │ + biceq r8, ip, r0, lsr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne bd628 <__cxa_atexit@plt+0xb11f4> │ │ │ │ + bne c6580 <__cxa_atexit@plt+0xba14c> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bd63c <__cxa_atexit@plt+0xb1208> │ │ │ │ + ldr r7, [pc, #12] @ c6594 <__cxa_atexit@plt+0xba160> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, lsr r7 │ │ │ │ - biceq r2, sp, ip, ror sp │ │ │ │ + ldrdeq r3, [r2, #120]! @ 0x78 │ │ │ │ + strdeq sl, [ip, #48] @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bd694 <__cxa_atexit@plt+0xb1260> │ │ │ │ - ldr r2, [pc, #60] @ bd69c <__cxa_atexit@plt+0xb1268> │ │ │ │ + bhi c65ec <__cxa_atexit@plt+0xba1b8> │ │ │ │ + ldr r2, [pc, #60] @ c65f4 <__cxa_atexit@plt+0xba1c0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bd6a0 <__cxa_atexit@plt+0xb126c> │ │ │ │ + ldr r9, [pc, #56] @ c65f8 <__cxa_atexit@plt+0xba1c4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bd6a4 <__cxa_atexit@plt+0xb1270> │ │ │ │ + ldr r1, [pc, #48] @ c65fc <__cxa_atexit@plt+0xba1c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bd6a8 <__cxa_atexit@plt+0xb1274> │ │ │ │ + ldr r5, [pc, #32] @ c6600 <__cxa_atexit@plt+0xba1cc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r1, sp, ip, asr r1 │ │ │ │ - mvneq ip, r0, lsl #14 │ │ │ │ - strdeq ip, [r2, #108]! @ 0x6c │ │ │ │ - biceq r2, sp, r0, lsl #26 │ │ │ │ + ldrdeq r8, [ip, #112] @ 0x70 │ │ │ │ + mvneq r3, r0, lsr #15 │ │ │ │ + @ instruction: 0x01e2379c │ │ │ │ + biceq sl, ip, r4, ror r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bd6ec <__cxa_atexit@plt+0xb12b8> │ │ │ │ + bne c6644 <__cxa_atexit@plt+0xba210> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bd710 <__cxa_atexit@plt+0xb12dc> │ │ │ │ - ldr r7, [pc, #76] @ bd724 <__cxa_atexit@plt+0xb12f0> │ │ │ │ + bhi c6668 <__cxa_atexit@plt+0xba234> │ │ │ │ + ldr r7, [pc, #76] @ c667c <__cxa_atexit@plt+0xba248> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bd704 <__cxa_atexit@plt+0xb12d0> │ │ │ │ + beq c665c <__cxa_atexit@plt+0xba228> │ │ │ │ mov r7, r8 │ │ │ │ - b bdd80 <__cxa_atexit@plt+0xb194c> │ │ │ │ - ldr r7, [pc, #56] @ bd72c <__cxa_atexit@plt+0xb12f8> │ │ │ │ + b c6cd8 <__cxa_atexit@plt+0xba8a4> │ │ │ │ + ldr r7, [pc, #56] @ c6684 <__cxa_atexit@plt+0xba250> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ bd730 <__cxa_atexit@plt+0xb12fc> │ │ │ │ + ldr r0, [pc, #48] @ c6688 <__cxa_atexit@plt+0xba254> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bd728 <__cxa_atexit@plt+0xb12f4> │ │ │ │ + ldr r7, [pc, #16] @ c6680 <__cxa_atexit@plt+0xba24c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #13 │ │ │ │ - biceq r2, sp, r8, ror #26 │ │ │ │ - biceq r2, sp, ip, ror sp │ │ │ │ - biceq r2, sp, r0, ror sp │ │ │ │ - biceq r2, sp, r8, asr #25 │ │ │ │ + ldrdeq sl, [ip, #60] @ 0x3c │ │ │ │ + strdeq sl, [ip, #48] @ 0x30 │ │ │ │ + biceq sl, ip, r4, ror #7 │ │ │ │ + biceq sl, ip, ip, lsr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bd788 <__cxa_atexit@plt+0xb1354> │ │ │ │ - ldr r2, [pc, #60] @ bd790 <__cxa_atexit@plt+0xb135c> │ │ │ │ + bhi c66e0 <__cxa_atexit@plt+0xba2ac> │ │ │ │ + ldr r2, [pc, #60] @ c66e8 <__cxa_atexit@plt+0xba2b4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bd794 <__cxa_atexit@plt+0xb1360> │ │ │ │ + ldr r9, [pc, #56] @ c66ec <__cxa_atexit@plt+0xba2b8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bd798 <__cxa_atexit@plt+0xb1364> │ │ │ │ + ldr r1, [pc, #48] @ c66f0 <__cxa_atexit@plt+0xba2bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bd79c <__cxa_atexit@plt+0xb1368> │ │ │ │ + ldr r5, [pc, #32] @ c66f4 <__cxa_atexit@plt+0xba2c0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r1, sp, ip, ror r0 │ │ │ │ - mvneq ip, ip, lsl #12 │ │ │ │ - mvneq ip, r8, lsl #12 │ │ │ │ - biceq r2, sp, ip, asr ip │ │ │ │ + strdeq r8, [ip, #96] @ 0x60 │ │ │ │ + mvneq r3, ip, lsr #13 │ │ │ │ + mvneq r3, r8, lsr #13 │ │ │ │ + ldrdeq sl, [ip, #32] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bd7e0 <__cxa_atexit@plt+0xb13ac> │ │ │ │ + bne c6738 <__cxa_atexit@plt+0xba304> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bd804 <__cxa_atexit@plt+0xb13d0> │ │ │ │ - ldr r7, [pc, #76] @ bd818 <__cxa_atexit@plt+0xb13e4> │ │ │ │ + bhi c675c <__cxa_atexit@plt+0xba328> │ │ │ │ + ldr r7, [pc, #76] @ c6770 <__cxa_atexit@plt+0xba33c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bd7f8 <__cxa_atexit@plt+0xb13c4> │ │ │ │ + beq c6750 <__cxa_atexit@plt+0xba31c> │ │ │ │ mov r7, r8 │ │ │ │ - b bdb28 <__cxa_atexit@plt+0xb16f4> │ │ │ │ - ldr r7, [pc, #56] @ bd820 <__cxa_atexit@plt+0xb13ec> │ │ │ │ + b c6a80 <__cxa_atexit@plt+0xba64c> │ │ │ │ + ldr r7, [pc, #56] @ c6778 <__cxa_atexit@plt+0xba344> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ bd824 <__cxa_atexit@plt+0xb13f0> │ │ │ │ + ldr r0, [pc, #48] @ c677c <__cxa_atexit@plt+0xba348> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bd81c <__cxa_atexit@plt+0xb13e8> │ │ │ │ + ldr r7, [pc, #16] @ c6774 <__cxa_atexit@plt+0xba340> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r3 │ │ │ │ - biceq r2, sp, ip, asr ip │ │ │ │ - biceq r2, sp, r0, ror ip │ │ │ │ - biceq r2, sp, r4, ror #24 │ │ │ │ - ldrdeq r2, [sp, #180] @ 0xb4 │ │ │ │ + ldrdeq sl, [ip, #32] │ │ │ │ + biceq sl, ip, r4, ror #5 │ │ │ │ + ldrdeq sl, [ip, #40] @ 0x28 │ │ │ │ + biceq sl, ip, r8, asr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bd87c <__cxa_atexit@plt+0xb1448> │ │ │ │ - ldr r2, [pc, #60] @ bd884 <__cxa_atexit@plt+0xb1450> │ │ │ │ + bhi c67d4 <__cxa_atexit@plt+0xba3a0> │ │ │ │ + ldr r2, [pc, #60] @ c67dc <__cxa_atexit@plt+0xba3a8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #56] @ bd888 <__cxa_atexit@plt+0xb1454> │ │ │ │ + ldr r9, [pc, #56] @ c67e0 <__cxa_atexit@plt+0xba3ac> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ bd88c <__cxa_atexit@plt+0xb1458> │ │ │ │ + ldr r1, [pc, #48] @ c67e4 <__cxa_atexit@plt+0xba3b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #32] @ bd890 <__cxa_atexit@plt+0xb145c> │ │ │ │ + ldr r5, [pc, #32] @ c67e8 <__cxa_atexit@plt+0xba3b4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941e98 <__cxa_atexit@plt+0x1935a64> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - strexbeq r0, ip, [sp] │ │ │ │ - mvneq ip, r8, lsl r5 │ │ │ │ - mvneq ip, r4, lsl r5 │ │ │ │ - biceq r2, sp, r8, ror #22 │ │ │ │ + biceq r8, ip, r0, lsl r6 │ │ │ │ + strheq r3, [r2, #88]! @ 0x58 │ │ │ │ + strheq r3, [r2, #84]! @ 0x54 │ │ │ │ + ldrdeq sl, [ip, #28] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne bd8d4 <__cxa_atexit@plt+0xb14a0> │ │ │ │ + bne c682c <__cxa_atexit@plt+0xba3f8> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bd8f8 <__cxa_atexit@plt+0xb14c4> │ │ │ │ - ldr r7, [pc, #76] @ bd90c <__cxa_atexit@plt+0xb14d8> │ │ │ │ + bhi c6850 <__cxa_atexit@plt+0xba41c> │ │ │ │ + ldr r7, [pc, #76] @ c6864 <__cxa_atexit@plt+0xba430> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bd8ec <__cxa_atexit@plt+0xb14b8> │ │ │ │ + beq c6844 <__cxa_atexit@plt+0xba410> │ │ │ │ mov r7, r8 │ │ │ │ - b bdb28 <__cxa_atexit@plt+0xb16f4> │ │ │ │ - ldr r7, [pc, #56] @ bd914 <__cxa_atexit@plt+0xb14e0> │ │ │ │ + b c6a80 <__cxa_atexit@plt+0xba64c> │ │ │ │ + ldr r7, [pc, #56] @ c686c <__cxa_atexit@plt+0xba438> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ bd918 <__cxa_atexit@plt+0xb14e4> │ │ │ │ + ldr r0, [pc, #48] @ c6870 <__cxa_atexit@plt+0xba43c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bd910 <__cxa_atexit@plt+0xb14dc> │ │ │ │ + ldr r7, [pc, #16] @ c6868 <__cxa_atexit@plt+0xba434> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror #4 │ │ │ │ - biceq r2, sp, r8, ror #22 │ │ │ │ - biceq r2, sp, ip, ror fp │ │ │ │ - biceq r2, sp, r0, ror fp │ │ │ │ - ldrdeq r2, [sp, #172] @ 0xac │ │ │ │ + ldrdeq sl, [ip, #28] │ │ │ │ + strdeq sl, [ip, #16] │ │ │ │ + biceq sl, ip, r4, ror #3 │ │ │ │ + biceq sl, ip, r0, asr r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc bd990 <__cxa_atexit@plt+0xb155c> │ │ │ │ - ldr r7, [pc, #96] @ bd9a8 <__cxa_atexit@plt+0xb1574> │ │ │ │ + bcc c68e8 <__cxa_atexit@plt+0xba4b4> │ │ │ │ + ldr r7, [pc, #96] @ c6900 <__cxa_atexit@plt+0xba4cc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #92] @ bd9ac <__cxa_atexit@plt+0xb1578> │ │ │ │ + ldr r3, [pc, #92] @ c6904 <__cxa_atexit@plt+0xba4d0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #88] @ bd9b0 <__cxa_atexit@plt+0xb157c> │ │ │ │ + ldr r2, [pc, #88] @ c6908 <__cxa_atexit@plt+0xba4d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ bd9b4 <__cxa_atexit@plt+0xb1580> │ │ │ │ + ldr r1, [pc, #84] @ c690c <__cxa_atexit@plt+0xba4d8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r9, [r9, #44] @ 0x2c │ │ │ │ str r9, [r9, #32] │ │ │ │ str r9, [r9, #20] │ │ │ │ mov r7, r9 │ │ │ │ str r3, [r7, #36]! @ 0x24 │ │ │ │ mov r8, r9 │ │ │ │ str r2, [r8, #24]! │ │ │ │ str r1, [r9, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ bd9b8 <__cxa_atexit@plt+0xb1584> │ │ │ │ + ldr r7, [pc, #32] @ c6910 <__cxa_atexit@plt+0xba4dc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbb4 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ @ instruction: 0xfffffde4 │ │ │ │ @ instruction: 0xfffffce8 │ │ │ │ - strheq r2, [sp, #168] @ 0xa8 │ │ │ │ - biceq r2, sp, r4, lsr #21 │ │ │ │ + biceq sl, ip, ip, lsr #2 │ │ │ │ + biceq sl, ip, r8, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bda34 <__cxa_atexit@plt+0xb1600> │ │ │ │ + bhi c698c <__cxa_atexit@plt+0xba558> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq bda28 <__cxa_atexit@plt+0xb15f4> │ │ │ │ - ldr r7, [pc, #104] @ bda5c <__cxa_atexit@plt+0xb1628> │ │ │ │ + beq c6980 <__cxa_atexit@plt+0xba54c> │ │ │ │ + ldr r7, [pc, #104] @ c69b4 <__cxa_atexit@plt+0xba580> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bda40 <__cxa_atexit@plt+0xb160c> │ │ │ │ - ldr r7, [pc, #88] @ bda68 <__cxa_atexit@plt+0xb1634> │ │ │ │ + bhi c6998 <__cxa_atexit@plt+0xba564> │ │ │ │ + ldr r7, [pc, #88] @ c69c0 <__cxa_atexit@plt+0xba58c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ bda6c <__cxa_atexit@plt+0xb1638> │ │ │ │ + ldr r5, [pc, #84] @ c69c4 <__cxa_atexit@plt+0xba590> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b bdb28 <__cxa_atexit@plt+0xb16f4> │ │ │ │ + b c6a80 <__cxa_atexit@plt+0xba64c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ bda60 <__cxa_atexit@plt+0xb162c> │ │ │ │ + ldr r3, [pc, #24] @ c69b8 <__cxa_atexit@plt+0xba584> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ bda64 <__cxa_atexit@plt+0xb1630> │ │ │ │ + ldr r7, [pc, #20] @ c69bc <__cxa_atexit@plt+0xba588> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, ror r3 │ │ │ │ - biceq r1, sp, r4, lsl pc │ │ │ │ - biceq r2, sp, r8, lsl sl │ │ │ │ + mvneq r3, r0, lsl r4 │ │ │ │ + biceq r9, ip, r8, lsl #11 │ │ │ │ + biceq sl, ip, ip, lsl #1 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - biceq r1, sp, r4, asr #30 │ │ │ │ + strheq r9, [ip, #88] @ 0x58 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bdaa8 <__cxa_atexit@plt+0xb1674> │ │ │ │ - ldr r2, [pc, #36] @ bdab0 <__cxa_atexit@plt+0xb167c> │ │ │ │ + bhi c6a00 <__cxa_atexit@plt+0xba5cc> │ │ │ │ + ldr r2, [pc, #36] @ c6a08 <__cxa_atexit@plt+0xba5d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ bdab4 <__cxa_atexit@plt+0xb1680> │ │ │ │ + ldr r1, [pc, #32] @ c6a0c <__cxa_atexit@plt+0xba5d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r0, sp, r4, asr #22 │ │ │ │ - mvneq ip, r0, ror #5 │ │ │ │ - biceq r2, sp, r0, asr #18 │ │ │ │ + strheq r8, [ip, #24] │ │ │ │ + mvneq r3, r0, lsl #7 │ │ │ │ + strheq r9, [ip, #244] @ 0xf4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bdb00 <__cxa_atexit@plt+0xb16cc> │ │ │ │ - ldr r7, [pc, #52] @ bdb14 <__cxa_atexit@plt+0xb16e0> │ │ │ │ + bhi c6a58 <__cxa_atexit@plt+0xba624> │ │ │ │ + ldr r7, [pc, #52] @ c6a6c <__cxa_atexit@plt+0xba638> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bdaf4 <__cxa_atexit@plt+0xb16c0> │ │ │ │ + beq c6a4c <__cxa_atexit@plt+0xba618> │ │ │ │ mov r7, r8 │ │ │ │ - b bdb28 <__cxa_atexit@plt+0xb16f4> │ │ │ │ + b c6a80 <__cxa_atexit@plt+0xba64c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bdb18 <__cxa_atexit@plt+0xb16e4> │ │ │ │ + ldr r7, [pc, #16] @ c6a70 <__cxa_atexit@plt+0xba63c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r2, sp, r0, ror #18 │ │ │ │ - biceq r2, sp, r0, ror #17 │ │ │ │ + ldrdeq r9, [ip, #244] @ 0xf4 │ │ │ │ + biceq r9, ip, r4, asr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ bdc00 <__cxa_atexit@plt+0xb17cc> │ │ │ │ + ldr lr, [pc, #204] @ c6b58 <__cxa_atexit@plt+0xba724> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ bdc04 <__cxa_atexit@plt+0xb17d0> │ │ │ │ + ldr r8, [pc, #200] @ c6b5c <__cxa_atexit@plt+0xba728> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ bdc08 <__cxa_atexit@plt+0xb17d4> │ │ │ │ + ldr r9, [pc, #196] @ c6b60 <__cxa_atexit@plt+0xba72c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne bdbb4 <__cxa_atexit@plt+0xb1780> │ │ │ │ + bne c6b0c <__cxa_atexit@plt+0xba6d8> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne bdbd8 <__cxa_atexit@plt+0xb17a4> │ │ │ │ + bne c6b30 <__cxa_atexit@plt+0xba6fc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bdbf0 <__cxa_atexit@plt+0xb17bc> │ │ │ │ + bcc c6b48 <__cxa_atexit@plt+0xba714> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne bdb44 <__cxa_atexit@plt+0xb1710> │ │ │ │ + bne c6a9c <__cxa_atexit@plt+0xba668> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne bdbd8 <__cxa_atexit@plt+0xb17a4> │ │ │ │ - ldr r3, [pc, #72] @ bdc0c <__cxa_atexit@plt+0xb17d8> │ │ │ │ + bne c6b30 <__cxa_atexit@plt+0xba6fc> │ │ │ │ + ldr r3, [pc, #72] @ c6b64 <__cxa_atexit@plt+0xba730> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ bdc10 <__cxa_atexit@plt+0xb17dc> │ │ │ │ + ldr r7, [pc, #44] @ c6b68 <__cxa_atexit@plt+0xba734> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - mvneq ip, r0, asr #11 │ │ │ │ - biceq r2, sp, r0, asr #16 │ │ │ │ - mvneq ip, r4, lsl #3 │ │ │ │ - biceq r2, sp, r4, ror #16 │ │ │ │ + mvneq r3, ip, lsl #13 │ │ │ │ + strheq r9, [ip, #228] @ 0xe4 │ │ │ │ + mvneq r3, r4, lsr #4 │ │ │ │ + ldrdeq r9, [ip, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bdc8c <__cxa_atexit@plt+0xb1858> │ │ │ │ + bhi c6be4 <__cxa_atexit@plt+0xba7b0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq bdc80 <__cxa_atexit@plt+0xb184c> │ │ │ │ - ldr r7, [pc, #104] @ bdcb4 <__cxa_atexit@plt+0xb1880> │ │ │ │ + beq c6bd8 <__cxa_atexit@plt+0xba7a4> │ │ │ │ + ldr r7, [pc, #104] @ c6c0c <__cxa_atexit@plt+0xba7d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ sub r3, r8, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bdc98 <__cxa_atexit@plt+0xb1864> │ │ │ │ - ldr r7, [pc, #88] @ bdcc0 <__cxa_atexit@plt+0xb188c> │ │ │ │ + bhi c6bf0 <__cxa_atexit@plt+0xba7bc> │ │ │ │ + ldr r7, [pc, #88] @ c6c18 <__cxa_atexit@plt+0xba7e4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #84] @ bdcc4 <__cxa_atexit@plt+0xb1890> │ │ │ │ + ldr r5, [pc, #84] @ c6c1c <__cxa_atexit@plt+0xba7e8> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b bdd80 <__cxa_atexit@plt+0xb194c> │ │ │ │ + b c6cd8 <__cxa_atexit@plt+0xba8a4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ bdcb8 <__cxa_atexit@plt+0xb1884> │ │ │ │ + ldr r3, [pc, #24] @ c6c10 <__cxa_atexit@plt+0xba7dc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #20] @ bdcbc <__cxa_atexit@plt+0xb1888> │ │ │ │ + ldr r7, [pc, #20] @ c6c14 <__cxa_atexit@plt+0xba7e0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, lsl r1 │ │ │ │ - strheq r1, [sp, #204] @ 0xcc │ │ │ │ - ldrdeq r2, [sp, #120] @ 0x78 │ │ │ │ + strheq r3, [r2, #24]! │ │ │ │ + biceq r9, ip, r0, lsr r3 │ │ │ │ + biceq r9, ip, ip, asr #28 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - biceq r1, sp, ip, ror #25 │ │ │ │ + biceq r9, ip, r0, ror #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bdd00 <__cxa_atexit@plt+0xb18cc> │ │ │ │ - ldr r2, [pc, #36] @ bdd08 <__cxa_atexit@plt+0xb18d4> │ │ │ │ + bhi c6c58 <__cxa_atexit@plt+0xba824> │ │ │ │ + ldr r2, [pc, #36] @ c6c60 <__cxa_atexit@plt+0xba82c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ bdd0c <__cxa_atexit@plt+0xb18d8> │ │ │ │ + ldr r1, [pc, #32] @ c6c64 <__cxa_atexit@plt+0xba830> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r0, sp, ip, ror #17 │ │ │ │ - mvneq ip, r8, lsl #1 │ │ │ │ - biceq r2, sp, ip, ror #14 │ │ │ │ + biceq r7, ip, r0, ror #30 │ │ │ │ + mvneq r3, r8, lsr #2 │ │ │ │ + biceq r9, ip, r0, ror #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bdd58 <__cxa_atexit@plt+0xb1924> │ │ │ │ - ldr r7, [pc, #52] @ bdd6c <__cxa_atexit@plt+0xb1938> │ │ │ │ + bhi c6cb0 <__cxa_atexit@plt+0xba87c> │ │ │ │ + ldr r7, [pc, #52] @ c6cc4 <__cxa_atexit@plt+0xba890> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bdd4c <__cxa_atexit@plt+0xb1918> │ │ │ │ + beq c6ca4 <__cxa_atexit@plt+0xba870> │ │ │ │ mov r7, r8 │ │ │ │ - b bdd80 <__cxa_atexit@plt+0xb194c> │ │ │ │ + b c6cd8 <__cxa_atexit@plt+0xba8a4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bdd70 <__cxa_atexit@plt+0xb193c> │ │ │ │ + ldr r7, [pc, #16] @ c6cc8 <__cxa_atexit@plt+0xba894> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r2, sp, r0, lsr #14 │ │ │ │ - biceq r2, sp, ip, lsl #14 │ │ │ │ + @ instruction: 0x01cc9d94 │ │ │ │ + biceq r9, ip, r0, lsl #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, #0 │ │ │ │ - ldr lr, [pc, #204] @ bde58 <__cxa_atexit@plt+0xb1a24> │ │ │ │ + ldr lr, [pc, #204] @ c6db0 <__cxa_atexit@plt+0xba97c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #200] @ bde5c <__cxa_atexit@plt+0xb1a28> │ │ │ │ + ldr r8, [pc, #200] @ c6db4 <__cxa_atexit@plt+0xba980> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #196] @ bde60 <__cxa_atexit@plt+0xb1a2c> │ │ │ │ + ldr r9, [pc, #196] @ c6db8 <__cxa_atexit@plt+0xba984> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - bne bde0c <__cxa_atexit@plt+0xb19d8> │ │ │ │ + bne c6d64 <__cxa_atexit@plt+0xba930> │ │ │ │ bic r0, r7, #3 │ │ │ │ ldr r0, [r0] │ │ │ │ ldrh r0, [r0, #-2] │ │ │ │ cmp r0, #6 │ │ │ │ - bne bde30 <__cxa_atexit@plt+0xb19fc> │ │ │ │ + bne c6d88 <__cxa_atexit@plt+0xba954> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r0, r6, r2 │ │ │ │ add r3, r0, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bde48 <__cxa_atexit@plt+0xb1a14> │ │ │ │ + bcc c6da0 <__cxa_atexit@plt+0xba96c> │ │ │ │ str lr, [r5] │ │ │ │ ldr r1, [r7, #1] │ │ │ │ mov r3, r0 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r3, [r0, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add r7, r3, #14 │ │ │ │ add r2, r2, #20 │ │ │ │ tst r7, #3 │ │ │ │ - bne bdd9c <__cxa_atexit@plt+0xb1968> │ │ │ │ + bne c6cf4 <__cxa_atexit@plt+0xba8c0> │ │ │ │ add r6, r6, r2 │ │ │ │ mov r7, r6 │ │ │ │ ldr r0, [r7, #-2]! │ │ │ │ bx r0 │ │ │ │ cmp r0, #2 │ │ │ │ - bne bde30 <__cxa_atexit@plt+0xb19fc> │ │ │ │ - ldr r3, [pc, #72] @ bde64 <__cxa_atexit@plt+0xb1a30> │ │ │ │ + bne c6d88 <__cxa_atexit@plt+0xba954> │ │ │ │ + ldr r3, [pc, #72] @ c6dbc <__cxa_atexit@plt+0xba988> │ │ │ │ add r3, pc, r3 │ │ │ │ add r6, r6, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ add r6, r6, r2 │ │ │ │ - ldr r7, [pc, #44] @ bde68 <__cxa_atexit@plt+0xb1a34> │ │ │ │ + ldr r7, [pc, #44] @ c6dc0 <__cxa_atexit@plt+0xba98c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffff0 │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - mvneq ip, r8, ror #6 │ │ │ │ - biceq r2, sp, ip, ror #12 │ │ │ │ - mvneq fp, ip, lsr #30 │ │ │ │ + mvneq r3, r4, lsr r4 │ │ │ │ + biceq r9, ip, r0, ror #25 │ │ │ │ + mvneq r2, ip, asr #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r8 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bdf24 <__cxa_atexit@plt+0xb1af0> │ │ │ │ - ldr r7, [pc, #240] @ bdf80 <__cxa_atexit@plt+0xb1b4c> │ │ │ │ + bhi c6e7c <__cxa_atexit@plt+0xbaa48> │ │ │ │ + ldr r7, [pc, #240] @ c6ed8 <__cxa_atexit@plt+0xbaaa4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r7, [r2] │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bdf38 <__cxa_atexit@plt+0xb1b04> │ │ │ │ - ldr r7, [pc, #216] @ bdf84 <__cxa_atexit@plt+0xb1b50> │ │ │ │ + bcc c6e90 <__cxa_atexit@plt+0xbaa5c> │ │ │ │ + ldr r7, [pc, #216] @ c6edc <__cxa_atexit@plt+0xbaaa8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #212] @ bdf88 <__cxa_atexit@plt+0xb1b54> │ │ │ │ + ldr r3, [pc, #212] @ c6ee0 <__cxa_atexit@plt+0xbaaac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r0, [pc, #208] @ bdf8c <__cxa_atexit@plt+0xb1b58> │ │ │ │ + ldr r0, [pc, #208] @ c6ee4 <__cxa_atexit@plt+0xbaab0> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #204] @ bdf90 <__cxa_atexit@plt+0xb1b5c> │ │ │ │ + ldr lr, [pc, #204] @ c6ee8 <__cxa_atexit@plt+0xbaab4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #200] @ bdf94 <__cxa_atexit@plt+0xb1b60> │ │ │ │ + ldr r9, [pc, #200] @ c6eec <__cxa_atexit@plt+0xbaab8> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r8, r6 │ │ │ │ str r7, [r8, #4]! │ │ │ │ add r3, r3, #1 │ │ │ │ str sl, [r8, #8] │ │ │ │ str r8, [r8, #36] @ 0x24 │ │ │ │ str r3, [r8, #40] @ 0x28 │ │ │ │ str r8, [r8, #20] │ │ │ │ str r0, [r8, #24] │ │ │ │ mov r7, r8 │ │ │ │ str lr, [r7, #28]! │ │ │ │ add r3, r8, #52 @ 0x34 │ │ │ │ str r9, [r8, #12]! │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bdf6c <__cxa_atexit@plt+0xb1b38> │ │ │ │ - ldr r2, [pc, #156] @ bdfa8 <__cxa_atexit@plt+0xb1b74> │ │ │ │ + bcc c6ec4 <__cxa_atexit@plt+0xbaa90> │ │ │ │ + ldr r2, [pc, #156] @ c6f00 <__cxa_atexit@plt+0xbaacc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add lr, r6, #48 @ 0x30 │ │ │ │ stm lr, {r2, r7, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #120] @ bdfa4 <__cxa_atexit@plt+0xb1b70> │ │ │ │ + ldr r7, [pc, #120] @ c6efc <__cxa_atexit@plt+0xbaac8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #88] @ bdf98 <__cxa_atexit@plt+0xb1b64> │ │ │ │ + ldr r6, [pc, #88] @ c6ef0 <__cxa_atexit@plt+0xbaabc> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #84] @ bdf9c <__cxa_atexit@plt+0xb1b68> │ │ │ │ + ldr r7, [pc, #84] @ c6ef4 <__cxa_atexit@plt+0xbaac0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #80] @ bdfa0 <__cxa_atexit@plt+0xb1b6c> │ │ │ │ + ldr r9, [pc, #80] @ c6ef8 <__cxa_atexit@plt+0xbaac4> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -181970,67 +191144,67 @@ │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0xfffe95bc │ │ │ │ - biceq r0, sp, r8, lsl #23 │ │ │ │ - ldrdeq r2, [sp, #92] @ 0x5c │ │ │ │ + strdeq r8, [ip, #28] │ │ │ │ + biceq r9, ip, r0, asr ip │ │ │ │ @ instruction: 0xfffe9928 │ │ │ │ @ instruction: 0xfffe9794 │ │ │ │ - strdeq r0, [sp, #172] @ 0xac │ │ │ │ - biceq r0, sp, r4, lsr #26 │ │ │ │ - biceq r2, sp, r8, asr #10 │ │ │ │ - biceq r2, sp, ip, asr r5 │ │ │ │ - stlexheq fp, r8, [r2] │ │ │ │ + biceq r8, ip, r0, ror r1 │ │ │ │ + @ instruction: 0x01cc8398 │ │ │ │ + strheq r9, [ip, #188] @ 0xbc │ │ │ │ + ldrdeq r9, [ip, #176] @ 0xb0 │ │ │ │ + mvneq r2, r8, lsr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bdfe0 <__cxa_atexit@plt+0xb1bac> │ │ │ │ - ldr r2, [pc, #28] @ bdfec <__cxa_atexit@plt+0xb1bb8> │ │ │ │ + bcc c6f38 <__cxa_atexit@plt+0xbab04> │ │ │ │ + ldr r2, [pc, #28] @ c6f44 <__cxa_atexit@plt+0xbab10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - ldrdeq fp, [r2, #212]! @ 0xd4 │ │ │ │ - strdeq r2, [sp, #60] @ 0x3c │ │ │ │ + mvneq r2, r4, ror lr │ │ │ │ + biceq r9, ip, r0, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ mov r8, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi be0a0 <__cxa_atexit@plt+0xb1c6c> │ │ │ │ + bhi c6ff8 <__cxa_atexit@plt+0xbabc4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq be094 <__cxa_atexit@plt+0xb1c60> │ │ │ │ - ldr r7, [pc, #172] @ be0d4 <__cxa_atexit@plt+0xb1ca0> │ │ │ │ + beq c6fec <__cxa_atexit@plt+0xbabb8> │ │ │ │ + ldr r7, [pc, #172] @ c702c <__cxa_atexit@plt+0xbabf8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #-8] │ │ │ │ str r0, [r8, #-4] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc be0ac <__cxa_atexit@plt+0xb1c78> │ │ │ │ - ldr r7, [pc, #152] @ be0e0 <__cxa_atexit@plt+0xb1cac> │ │ │ │ + bcc c7004 <__cxa_atexit@plt+0xbabd0> │ │ │ │ + ldr r7, [pc, #152] @ c7038 <__cxa_atexit@plt+0xbac04> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #148] @ be0e4 <__cxa_atexit@plt+0xb1cb0> │ │ │ │ + ldr r2, [pc, #148] @ c703c <__cxa_atexit@plt+0xbac08> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #144] @ be0e8 <__cxa_atexit@plt+0xb1cb4> │ │ │ │ + ldr r8, [pc, #144] @ c7040 <__cxa_atexit@plt+0xbac0c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #140] @ be0ec <__cxa_atexit@plt+0xb1cb8> │ │ │ │ + ldr lr, [pc, #140] @ c7044 <__cxa_atexit@plt+0xbac10> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r3, #23 │ │ │ │ sub r1, r3, #15 │ │ │ │ add r2, r2, #1 │ │ │ │ str r7, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ @@ -182043,2664 +191217,2664 @@ │ │ │ │ b 1bf9008 <__cxa_atexit@plt+0x1becbd4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #36] @ be0d8 <__cxa_atexit@plt+0xb1ca4> │ │ │ │ + ldr r6, [pc, #36] @ c7030 <__cxa_atexit@plt+0xbabfc> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #32] @ be0dc <__cxa_atexit@plt+0xb1ca8> │ │ │ │ + ldr r7, [pc, #32] @ c7034 <__cxa_atexit@plt+0xbac00> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, lsr sp │ │ │ │ - biceq r2, sp, r0, asr #6 │ │ │ │ - ldrdeq r0, [sp, #180] @ 0xb4 │ │ │ │ + ldrdeq r2, [r2, #220]! @ 0xdc │ │ │ │ + strheq r9, [ip, #148] @ 0x94 │ │ │ │ + biceq r8, ip, r8, asr #4 │ │ │ │ @ instruction: 0xfffe9d78 │ │ │ │ - biceq r2, sp, r4, lsr #7 │ │ │ │ + biceq r9, ip, r8, lsl sl │ │ │ │ @ instruction: 0xfffe9dd0 │ │ │ │ - mvneq ip, ip, lsr #1 │ │ │ │ - strheq r2, [sp, #48] @ 0x30 │ │ │ │ + mvneq r3, r8, ror r1 │ │ │ │ + biceq r9, ip, r4, lsr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi be148 <__cxa_atexit@plt+0xb1d14> │ │ │ │ - ldr r2, [pc, #64] @ be154 <__cxa_atexit@plt+0xb1d20> │ │ │ │ + bhi c70a0 <__cxa_atexit@plt+0xbac6c> │ │ │ │ + ldr r2, [pc, #64] @ c70ac <__cxa_atexit@plt+0xbac78> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - ldr r0, [pc, #56] @ be158 <__cxa_atexit@plt+0xb1d24> │ │ │ │ + ldr r0, [pc, #56] @ c70b0 <__cxa_atexit@plt+0xbac7c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r3, #-8] │ │ │ │ str r1, [r3, #-4] │ │ │ │ - ldr r3, [pc, #44] @ be15c <__cxa_atexit@plt+0xb1d28> │ │ │ │ + ldr r3, [pc, #44] @ c70b4 <__cxa_atexit@plt+0xbac80> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ - ldr r3, [pc, #36] @ be160 <__cxa_atexit@plt+0xb1d2c> │ │ │ │ + ldr r3, [pc, #36] @ c70b8 <__cxa_atexit@plt+0xbac84> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ add r8, r0, #2 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r1, sp, r0, lsl #20 │ │ │ │ - mvneq fp, ip, lsr #30 │ │ │ │ - mvneq fp, r0, asr #30 │ │ │ │ - biceq r1, sp, r4, asr sl │ │ │ │ + biceq r9, ip, r4, ror r0 │ │ │ │ + mvneq r3, r4 │ │ │ │ + mvneq r3, r8, lsl r0 │ │ │ │ + biceq r9, ip, r8, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc be1a8 <__cxa_atexit@plt+0xb1d74> │ │ │ │ - ldr r2, [pc, #40] @ be1b4 <__cxa_atexit@plt+0xb1d80> │ │ │ │ + bcc c7100 <__cxa_atexit@plt+0xbaccc> │ │ │ │ + ldr r2, [pc, #40] @ c710c <__cxa_atexit@plt+0xbacd8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #36] @ be1b8 <__cxa_atexit@plt+0xb1d84> │ │ │ │ + ldr r1, [pc, #36] @ c7110 <__cxa_atexit@plt+0xbacdc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r5] │ │ │ │ sub r8, r6, #2 │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrdeq fp, [r2, #224]! @ 0xe0 │ │ │ │ - strdeq r1, [sp, #156] @ 0x9c │ │ │ │ + mvneq r2, r8, lsr #31 │ │ │ │ + biceq r9, ip, r0, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ be1dc <__cxa_atexit@plt+0xb1da8> │ │ │ │ + ldr r3, [pc, #12] @ c7134 <__cxa_atexit@plt+0xbad00> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a477b8 <__cxa_atexit@plt+0x1a3b384> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - ldrdeq r1, [sp, #152] @ 0x98 │ │ │ │ + biceq r9, ip, ip, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne be23c <__cxa_atexit@plt+0xb1e08> │ │ │ │ + bne c7194 <__cxa_atexit@plt+0xbad60> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #104] @ be270 <__cxa_atexit@plt+0xb1e3c> │ │ │ │ + ldr r2, [pc, #104] @ c71c8 <__cxa_atexit@plt+0xbad94> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq be254 <__cxa_atexit@plt+0xb1e20> │ │ │ │ + beq c71ac <__cxa_atexit@plt+0xbad78> │ │ │ │ cmp r2, #2 │ │ │ │ - bne be260 <__cxa_atexit@plt+0xb1e2c> │ │ │ │ - ldr r7, [pc, #72] @ be274 <__cxa_atexit@plt+0xb1e40> │ │ │ │ + bne c71b8 <__cxa_atexit@plt+0xbad84> │ │ │ │ + ldr r7, [pc, #72] @ c71cc <__cxa_atexit@plt+0xbad98> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #64] @ be278 <__cxa_atexit@plt+0xb1e44> │ │ │ │ + ldr r0, [pc, #64] @ c71d0 <__cxa_atexit@plt+0xbad9c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ be27c <__cxa_atexit@plt+0xb1e48> │ │ │ │ + ldr r7, [pc, #56] @ c71d4 <__cxa_atexit@plt+0xbada0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ be280 <__cxa_atexit@plt+0xb1e4c> │ │ │ │ + ldr r0, [pc, #48] @ c71d8 <__cxa_atexit@plt+0xbada4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5], #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - biceq r1, sp, ip, ror #13 │ │ │ │ - biceq r1, sp, r0, ror #13 │ │ │ │ - biceq r1, sp, r4, ror #13 │ │ │ │ - ldrdeq r1, [sp, #104] @ 0x68 │ │ │ │ - biceq r1, sp, ip, lsl #13 │ │ │ │ + biceq r8, ip, r0, ror #26 │ │ │ │ + biceq r8, ip, r4, asr sp │ │ │ │ + biceq r8, ip, r8, asr sp │ │ │ │ + biceq r8, ip, ip, asr #26 │ │ │ │ + biceq r8, ip, r0, lsl #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne be2b4 <__cxa_atexit@plt+0xb1e80> │ │ │ │ - ldr r7, [pc, #36] @ be2c8 <__cxa_atexit@plt+0xb1e94> │ │ │ │ + bne c720c <__cxa_atexit@plt+0xbadd8> │ │ │ │ + ldr r7, [pc, #36] @ c7220 <__cxa_atexit@plt+0xbadec> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ be2cc <__cxa_atexit@plt+0xb1e98> │ │ │ │ + ldr r0, [pc, #28] @ c7224 <__cxa_atexit@plt+0xbadf0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r4, ror r6 │ │ │ │ - biceq r1, sp, r8, ror #12 │ │ │ │ - biceq r2, sp, r4, ror #3 │ │ │ │ + biceq r8, ip, r8, ror #25 │ │ │ │ + ldrdeq r8, [ip, #204] @ 0xcc │ │ │ │ + biceq r9, ip, r8, asr r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc be338 <__cxa_atexit@plt+0xb1f04> │ │ │ │ - ldr r6, [pc, #116] @ be36c <__cxa_atexit@plt+0xb1f38> │ │ │ │ + bcc c7290 <__cxa_atexit@plt+0xbae5c> │ │ │ │ + ldr r6, [pc, #116] @ c72c4 <__cxa_atexit@plt+0xbae90> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ mov r9, r8 │ │ │ │ str r6, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc be348 <__cxa_atexit@plt+0xb1f14> │ │ │ │ - ldr r7, [pc, #92] @ be378 <__cxa_atexit@plt+0xb1f44> │ │ │ │ + bcc c72a0 <__cxa_atexit@plt+0xbae6c> │ │ │ │ + ldr r7, [pc, #92] @ c72d0 <__cxa_atexit@plt+0xbae9c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #88] @ be37c <__cxa_atexit@plt+0xb1f48> │ │ │ │ + ldr r3, [pc, #88] @ c72d4 <__cxa_atexit@plt+0xbaea0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r8, #16]! │ │ │ │ add r7, r3, #1 │ │ │ │ str r7, [r8, #8] │ │ │ │ str r9, [r8, #12] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ be370 <__cxa_atexit@plt+0xb1f3c> │ │ │ │ + ldr r3, [pc, #32] @ c72c8 <__cxa_atexit@plt+0xbae94> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #28] @ be374 <__cxa_atexit@plt+0xb1f40> │ │ │ │ + ldr r7, [pc, #28] @ c72cc <__cxa_atexit@plt+0xbae98> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe00 │ │ │ │ - biceq r1, sp, r4, ror #17 │ │ │ │ - biceq r0, sp, r0, lsr #24 │ │ │ │ + biceq r8, ip, r8, asr pc │ │ │ │ + @ instruction: 0x01cc8294 │ │ │ │ @ instruction: 0xfffecec8 │ │ │ │ - biceq r1, sp, r0, lsl r9 │ │ │ │ - biceq r2, sp, r4, asr #2 │ │ │ │ + biceq r8, ip, r4, lsl #31 │ │ │ │ + strheq r9, [ip, #120] @ 0x78 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi be3e4 <__cxa_atexit@plt+0xb1fb0> │ │ │ │ + bhi c733c <__cxa_atexit@plt+0xbaf08> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc be3f0 <__cxa_atexit@plt+0xb1fbc> │ │ │ │ - ldr r2, [pc, #76] @ be400 <__cxa_atexit@plt+0xb1fcc> │ │ │ │ + bcc c7348 <__cxa_atexit@plt+0xbaf14> │ │ │ │ + ldr r2, [pc, #76] @ c7358 <__cxa_atexit@plt+0xbaf24> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ be404 <__cxa_atexit@plt+0xb1fd0> │ │ │ │ + ldr r1, [pc, #72] @ c735c <__cxa_atexit@plt+0xbaf28> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #64] @ be408 <__cxa_atexit@plt+0xb1fd4> │ │ │ │ + ldr r0, [pc, #64] @ c7360 <__cxa_atexit@plt+0xbaf2c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ mov r5, r3 │ │ │ │ - b bd348 <__cxa_atexit@plt+0xb0f14> │ │ │ │ + b c62a0 <__cxa_atexit@plt+0xb9e6c> │ │ │ │ mov r6, r8 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - mvneq fp, ip, lsr #19 │ │ │ │ + mvneq r2, ip, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ be438 <__cxa_atexit@plt+0xb2004> │ │ │ │ + ldr r3, [pc, #28] @ c7390 <__cxa_atexit@plt+0xbaf5c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #24] @ be43c <__cxa_atexit@plt+0xb2008> │ │ │ │ + ldr r2, [pc, #24] @ c7394 <__cxa_atexit@plt+0xbaf60> │ │ │ │ add r2, pc, r2 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ add r9, r2, #1 │ │ │ │ mov sl, r7 │ │ │ │ - b f0488 <__cxa_atexit@plt+0xe4054> │ │ │ │ - biceq r1, sp, r8, ror #9 │ │ │ │ - biceq r1, sp, r4, lsl r5 │ │ │ │ - biceq r2, sp, r0, lsl #1 │ │ │ │ + b f93e0 <__cxa_atexit@plt+0xecfac> │ │ │ │ + biceq r8, ip, ip, asr fp │ │ │ │ + biceq r8, ip, r8, lsl #23 │ │ │ │ + strdeq r9, [ip, #100] @ 0x64 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi be48c <__cxa_atexit@plt+0xb2058> │ │ │ │ - ldr r3, [pc, #56] @ be4a0 <__cxa_atexit@plt+0xb206c> │ │ │ │ + bhi c73e4 <__cxa_atexit@plt+0xbafb0> │ │ │ │ + ldr r3, [pc, #56] @ c73f8 <__cxa_atexit@plt+0xbafc4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #48] @ be4a4 <__cxa_atexit@plt+0xb2070> │ │ │ │ + ldr r3, [pc, #48] @ c73fc <__cxa_atexit@plt+0xbafc8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #40] @ be4a8 <__cxa_atexit@plt+0xb2074> │ │ │ │ + ldr r8, [pc, #40] @ c7400 <__cxa_atexit@plt+0xbafcc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #36] @ be4ac <__cxa_atexit@plt+0xb2078> │ │ │ │ + ldr r9, [pc, #36] @ c7404 <__cxa_atexit@plt+0xbafd0> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ - ldr r7, [pc, #28] @ be4b0 <__cxa_atexit@plt+0xb207c> │ │ │ │ + ldr r7, [pc, #28] @ c7408 <__cxa_atexit@plt+0xbafd4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq fp, ip, asr #25 │ │ │ │ - mvneq fp, r4, asr #25 │ │ │ │ - mvneq fp, ip, asr #25 │ │ │ │ - biceq r2, sp, r8, asr #32 │ │ │ │ - biceq r2, sp, r0, lsl r0 │ │ │ │ + @ instruction: 0x01e22d98 │ │ │ │ + @ instruction: 0x01e22d90 │ │ │ │ + @ instruction: 0x01e22d98 │ │ │ │ + strheq r9, [ip, #108] @ 0x6c │ │ │ │ + biceq r9, ip, r4, lsl #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc be4f0 <__cxa_atexit@plt+0xb20bc> │ │ │ │ - ldr r2, [pc, #32] @ be4fc <__cxa_atexit@plt+0xb20c8> │ │ │ │ + bcc c7448 <__cxa_atexit@plt+0xbb014> │ │ │ │ + ldr r2, [pc, #32] @ c7454 <__cxa_atexit@plt+0xbb020> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeac │ │ │ │ - ldrdeq r1, [sp, #240] @ 0xf0 │ │ │ │ + biceq r9, ip, r4, asr #12 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi be54c <__cxa_atexit@plt+0xb2118> │ │ │ │ - ldr r3, [pc, #56] @ be560 <__cxa_atexit@plt+0xb212c> │ │ │ │ + bhi c74a4 <__cxa_atexit@plt+0xbb070> │ │ │ │ + ldr r3, [pc, #56] @ c74b8 <__cxa_atexit@plt+0xbb084> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #48] @ be564 <__cxa_atexit@plt+0xb2130> │ │ │ │ + ldr r3, [pc, #48] @ c74bc <__cxa_atexit@plt+0xbb088> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #2 │ │ │ │ - ldr r8, [pc, #40] @ be568 <__cxa_atexit@plt+0xb2134> │ │ │ │ + ldr r8, [pc, #40] @ c74c0 <__cxa_atexit@plt+0xbb08c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #36] @ be56c <__cxa_atexit@plt+0xb2138> │ │ │ │ + ldr r9, [pc, #36] @ c74c4 <__cxa_atexit@plt+0xbb090> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ b 1896ebc <__cxa_atexit@plt+0x188aa88> │ │ │ │ - ldr r7, [pc, #28] @ be570 <__cxa_atexit@plt+0xb213c> │ │ │ │ + ldr r7, [pc, #28] @ c74c8 <__cxa_atexit@plt+0xbb094> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - mvneq fp, ip, lsl #24 │ │ │ │ - mvneq fp, r4, lsl #24 │ │ │ │ - mvneq fp, ip, lsl #24 │ │ │ │ - biceq r1, sp, r8, lsl #31 │ │ │ │ + ldrdeq r2, [r2, #200]! @ 0xc8 │ │ │ │ + ldrdeq r2, [r2, #192]! @ 0xc0 │ │ │ │ + ldrdeq r2, [r2, #200]! @ 0xc8 │ │ │ │ + strdeq r9, [ip, #92] @ 0x5c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc be5ac <__cxa_atexit@plt+0xb2178> │ │ │ │ - ldr r3, [pc, #40] @ be5c4 <__cxa_atexit@plt+0xb2190> │ │ │ │ + bcc c7504 <__cxa_atexit@plt+0xbb0d0> │ │ │ │ + ldr r3, [pc, #40] @ c751c <__cxa_atexit@plt+0xbb0e8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ be5c8 <__cxa_atexit@plt+0xb2194> │ │ │ │ + ldr r7, [pc, #20] @ c7520 <__cxa_atexit@plt+0xbb0ec> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, ror #23 │ │ │ │ - biceq r1, sp, r8, lsr pc │ │ │ │ - @ instruction: 0x01b5b852 │ │ │ │ + mvneq r2, ip, lsr #25 │ │ │ │ + biceq r9, ip, ip, lsr #11 │ │ │ │ + @ instruction: 0x01b52b6d │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b888 │ │ │ │ + @ instruction: 0x01b52ba3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b8ba │ │ │ │ + @ instruction: 0x01b52bd5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b8ec │ │ │ │ + @ instruction: 0x01b52c07 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r2, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b91e │ │ │ │ + @ instruction: 0x01b52c39 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r3, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b94f │ │ │ │ + @ instruction: 0x01b52c6a │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r4, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b981 │ │ │ │ + @ instruction: 0x01b52c9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r5, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b9b5 │ │ │ │ + @ instruction: 0x01b52cd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r6, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5b9e9 │ │ │ │ + @ instruction: 0x01b52d04 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r7, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5ba1b │ │ │ │ + @ instruction: 0x01b52d36 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, ip, ror lr │ │ │ │ + strdeq r9, [ip, #64] @ 0x40 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi be720 <__cxa_atexit@plt+0xb22ec> │ │ │ │ + bhi c7678 <__cxa_atexit@plt+0xbb244> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq be718 <__cxa_atexit@plt+0xb22e4> │ │ │ │ - ldr r3, [pc, #56] @ be728 <__cxa_atexit@plt+0xb22f4> │ │ │ │ + beq c7670 <__cxa_atexit@plt+0xbb23c> │ │ │ │ + ldr r3, [pc, #56] @ c7680 <__cxa_atexit@plt+0xbb24c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ be72c <__cxa_atexit@plt+0xb22f8> │ │ │ │ + ldr r2, [pc, #52] @ c7684 <__cxa_atexit@plt+0xbb250> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #40] @ be730 <__cxa_atexit@plt+0xb22fc> │ │ │ │ + ldr r5, [pc, #40] @ c7688 <__cxa_atexit@plt+0xbb254> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r8, lsr #28 │ │ │ │ - mvneq fp, ip, ror #12 │ │ │ │ - mvneq fp, r0, ror #12 │ │ │ │ + @ instruction: 0x01cc949c │ │ │ │ + mvneq r2, ip, lsl #14 │ │ │ │ + mvneq r2, r0, lsl #14 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi be7c8 <__cxa_atexit@plt+0xb2394> │ │ │ │ - ldr r7, [pc, #132] @ be7d8 <__cxa_atexit@plt+0xb23a4> │ │ │ │ + bhi c7720 <__cxa_atexit@plt+0xbb2ec> │ │ │ │ + ldr r7, [pc, #132] @ c7730 <__cxa_atexit@plt+0xbb2fc> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq be79c <__cxa_atexit@plt+0xb2368> │ │ │ │ - ldr r1, [pc, #116] @ be7dc <__cxa_atexit@plt+0xb23a8> │ │ │ │ + beq c76f4 <__cxa_atexit@plt+0xbb2c0> │ │ │ │ + ldr r1, [pc, #116] @ c7734 <__cxa_atexit@plt+0xbb300> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq be7ac <__cxa_atexit@plt+0xb2378> │ │ │ │ + beq c7704 <__cxa_atexit@plt+0xbb2d0> │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r2, r1 │ │ │ │ - bne be7b8 <__cxa_atexit@plt+0xb2384> │ │ │ │ - ldr r7, [pc, #76] @ be7e0 <__cxa_atexit@plt+0xb23ac> │ │ │ │ + bne c7710 <__cxa_atexit@plt+0xbb2dc> │ │ │ │ + ldr r7, [pc, #76] @ c7738 <__cxa_atexit@plt+0xbb304> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ be7e8 <__cxa_atexit@plt+0xb23b4> │ │ │ │ + ldr r7, [pc, #40] @ c7740 <__cxa_atexit@plt+0xbb30c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ be7e4 <__cxa_atexit@plt+0xb23b0> │ │ │ │ + ldr r7, [pc, #20] @ c773c <__cxa_atexit@plt+0xbb308> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mvneq fp, r4, lsl #13 │ │ │ │ - biceq r1, sp, ip, lsl #27 │ │ │ │ - mvneq fp, ip, lsl r6 │ │ │ │ + mvneq r2, r4, lsr #14 │ │ │ │ + biceq r9, ip, r0, lsl #8 │ │ │ │ + strheq r2, [r2, #108]! @ 0x6c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #80] @ be850 <__cxa_atexit@plt+0xb241c> │ │ │ │ + ldr r2, [pc, #80] @ c77a8 <__cxa_atexit@plt+0xbb374> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq be838 <__cxa_atexit@plt+0xb2404> │ │ │ │ + beq c7790 <__cxa_atexit@plt+0xbb35c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r2 │ │ │ │ - bne be840 <__cxa_atexit@plt+0xb240c> │ │ │ │ - ldr r7, [pc, #36] @ be854 <__cxa_atexit@plt+0xb2420> │ │ │ │ + bne c7798 <__cxa_atexit@plt+0xbb364> │ │ │ │ + ldr r7, [pc, #36] @ c77ac <__cxa_atexit@plt+0xbb378> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ be858 <__cxa_atexit@plt+0xb2424> │ │ │ │ + ldr r7, [pc, #16] @ c77b0 <__cxa_atexit@plt+0xbb37c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq fp, r8, ror #11 │ │ │ │ - @ instruction: 0x01e2b594 │ │ │ │ + mvneq r2, r8, lsl #13 │ │ │ │ + mvneq r2, r4, lsr r6 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #44] @ be898 <__cxa_atexit@plt+0xb2464> │ │ │ │ + ldr r2, [pc, #44] @ c77f0 <__cxa_atexit@plt+0xbb3bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #40] @ be89c <__cxa_atexit@plt+0xb2468> │ │ │ │ + ldr r3, [pc, #40] @ c77f4 <__cxa_atexit@plt+0xbb3c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r1, r7 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, lsr #11 │ │ │ │ - mvneq fp, r8, ror #10 │ │ │ │ + mvneq r2, ip, asr #12 │ │ │ │ + mvneq r2, r8, lsl #12 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi be924 <__cxa_atexit@plt+0xb24f0> │ │ │ │ - ldr r7, [pc, #116] @ be934 <__cxa_atexit@plt+0xb2500> │ │ │ │ + bhi c787c <__cxa_atexit@plt+0xbb448> │ │ │ │ + ldr r7, [pc, #116] @ c788c <__cxa_atexit@plt+0xbb458> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq be908 <__cxa_atexit@plt+0xb24d4> │ │ │ │ - ldr r1, [pc, #100] @ be938 <__cxa_atexit@plt+0xb2504> │ │ │ │ + beq c7860 <__cxa_atexit@plt+0xbb42c> │ │ │ │ + ldr r1, [pc, #100] @ c7890 <__cxa_atexit@plt+0xbb45c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq be918 <__cxa_atexit@plt+0xb24e4> │ │ │ │ - ldr r7, [pc, #72] @ be93c <__cxa_atexit@plt+0xb2508> │ │ │ │ + beq c7870 <__cxa_atexit@plt+0xbb43c> │ │ │ │ + ldr r7, [pc, #72] @ c7894 <__cxa_atexit@plt+0xbb460> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r2, r1 │ │ │ │ addeq r7, r7, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ be940 <__cxa_atexit@plt+0xb250c> │ │ │ │ + ldr r7, [pc, #20] @ c7898 <__cxa_atexit@plt+0xbb464> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - ldrdeq fp, [r2, #72]! @ 0x48 │ │ │ │ - biceq r1, sp, r4, lsr ip │ │ │ │ + mvneq r2, r8, ror r5 │ │ │ │ + biceq r9, ip, r8, lsr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #64] @ be998 <__cxa_atexit@plt+0xb2564> │ │ │ │ + ldr r2, [pc, #64] @ c78f0 <__cxa_atexit@plt+0xbb4bc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq be990 <__cxa_atexit@plt+0xb255c> │ │ │ │ - ldr r7, [pc, #32] @ be99c <__cxa_atexit@plt+0xb2568> │ │ │ │ + beq c78e8 <__cxa_atexit@plt+0xbb4b4> │ │ │ │ + ldr r7, [pc, #32] @ c78f4 <__cxa_atexit@plt+0xbb4c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r3, r2 │ │ │ │ addeq r7, r7, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq fp, r0, asr r4 │ │ │ │ + strdeq r2, [r2, #64]! @ 0x40 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ be9d0 <__cxa_atexit@plt+0xb259c> │ │ │ │ + ldr r3, [pc, #32] @ c7928 <__cxa_atexit@plt+0xbb4f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r2, r7 │ │ │ │ addeq r3, r3, #4 │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, lsl r4 │ │ │ │ + strheq r2, [r2, #76]! @ 0x4c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bea1c <__cxa_atexit@plt+0xb25e8> │ │ │ │ - ldr r3, [pc, #56] @ bea2c <__cxa_atexit@plt+0xb25f8> │ │ │ │ + bhi c7974 <__cxa_atexit@plt+0xbb540> │ │ │ │ + ldr r3, [pc, #56] @ c7984 <__cxa_atexit@plt+0xbb550> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq bea0c <__cxa_atexit@plt+0xb25d8> │ │ │ │ + beq c7964 <__cxa_atexit@plt+0xbb530> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ mov r8, sl │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ bea30 <__cxa_atexit@plt+0xb25fc> │ │ │ │ + ldr r7, [pc, #12] @ c7988 <__cxa_atexit@plt+0xbb554> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r1, sp, r0, asr fp │ │ │ │ + biceq r9, ip, r4, asr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi beac8 <__cxa_atexit@plt+0xb2694> │ │ │ │ - ldr r3, [pc, #108] @ bead8 <__cxa_atexit@plt+0xb26a4> │ │ │ │ + bhi c7a20 <__cxa_atexit@plt+0xbb5ec> │ │ │ │ + ldr r3, [pc, #108] @ c7a30 <__cxa_atexit@plt+0xbb5fc> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, sl} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq bea98 <__cxa_atexit@plt+0xb2664> │ │ │ │ + beq c79f0 <__cxa_atexit@plt+0xbb5bc> │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ cmp r2, #2 │ │ │ │ - beq beaa8 <__cxa_atexit@plt+0xb2674> │ │ │ │ + beq c7a00 <__cxa_atexit@plt+0xbb5cc> │ │ │ │ cmp r2, #3 │ │ │ │ - bne beab4 <__cxa_atexit@plt+0xb2680> │ │ │ │ - ldr r8, [pc, #80] @ beae4 <__cxa_atexit@plt+0xb26b0> │ │ │ │ + bne c7a0c <__cxa_atexit@plt+0xbb5d8> │ │ │ │ + ldr r8, [pc, #80] @ c7a3c <__cxa_atexit@plt+0xbb608> │ │ │ │ add r8, pc, r8 │ │ │ │ - b beabc <__cxa_atexit@plt+0xb2688> │ │ │ │ + b c7a14 <__cxa_atexit@plt+0xbb5e0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r8, [pc, #48] @ beae0 <__cxa_atexit@plt+0xb26ac> │ │ │ │ + ldr r8, [pc, #48] @ c7a38 <__cxa_atexit@plt+0xbb604> │ │ │ │ add r8, pc, r8 │ │ │ │ - b beabc <__cxa_atexit@plt+0xb2688> │ │ │ │ - ldr r8, [pc, #32] @ beadc <__cxa_atexit@plt+0xb26a8> │ │ │ │ + b c7a14 <__cxa_atexit@plt+0xbb5e0> │ │ │ │ + ldr r8, [pc, #32] @ c7a34 <__cxa_atexit@plt+0xbb600> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r7, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #24] @ beae8 <__cxa_atexit@plt+0xb26b4> │ │ │ │ + ldr r7, [pc, #24] @ c7a40 <__cxa_atexit@plt+0xbb60c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - @ instruction: 0x01b5b7f6 │ │ │ │ - @ instruction: 0x01b5b7fb │ │ │ │ - @ instruction: 0x01b5b812 │ │ │ │ - biceq r1, sp, r4, ror #21 │ │ │ │ + @ instruction: 0x01b52b11 │ │ │ │ + @ instruction: 0x01b52b16 │ │ │ │ + @ instruction: 0x01b52b2d │ │ │ │ + biceq r9, ip, r8, asr r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq beb1c <__cxa_atexit@plt+0xb26e8> │ │ │ │ + beq c7a74 <__cxa_atexit@plt+0xbb640> │ │ │ │ cmp r3, #3 │ │ │ │ - bne beb2c <__cxa_atexit@plt+0xb26f8> │ │ │ │ - ldr r8, [pc, #48] @ beb44 <__cxa_atexit@plt+0xb2710> │ │ │ │ + bne c7a84 <__cxa_atexit@plt+0xbb650> │ │ │ │ + ldr r8, [pc, #48] @ c7a9c <__cxa_atexit@plt+0xbb668> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #28] @ beb40 <__cxa_atexit@plt+0xb270c> │ │ │ │ + ldr r8, [pc, #28] @ c7a98 <__cxa_atexit@plt+0xbb664> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #8] @ beb3c <__cxa_atexit@plt+0xb2708> │ │ │ │ + ldr r8, [pc, #8] @ c7a94 <__cxa_atexit@plt+0xbb660> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b5b77e │ │ │ │ - @ instruction: 0x01b5b787 │ │ │ │ - @ instruction: 0x01b5b792 │ │ │ │ + @ instruction: 0x01b52a99 │ │ │ │ + @ instruction: 0x01b52aa2 │ │ │ │ + @ instruction: 0x01b52aad │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bebc4 <__cxa_atexit@plt+0xb2790> │ │ │ │ - ldr r3, [pc, #108] @ bebd4 <__cxa_atexit@plt+0xb27a0> │ │ │ │ + bhi c7b1c <__cxa_atexit@plt+0xbb6e8> │ │ │ │ + ldr r3, [pc, #108] @ c7b2c <__cxa_atexit@plt+0xbb6f8> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq beb94 <__cxa_atexit@plt+0xb2760> │ │ │ │ + beq c7aec <__cxa_atexit@plt+0xbb6b8> │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ cmp r3, #2 │ │ │ │ - beq beba4 <__cxa_atexit@plt+0xb2770> │ │ │ │ + beq c7afc <__cxa_atexit@plt+0xbb6c8> │ │ │ │ cmp r3, #3 │ │ │ │ - bne bebb0 <__cxa_atexit@plt+0xb277c> │ │ │ │ - ldr r3, [pc, #80] @ bebe0 <__cxa_atexit@plt+0xb27ac> │ │ │ │ + bne c7b08 <__cxa_atexit@plt+0xbb6d4> │ │ │ │ + ldr r3, [pc, #80] @ c7b38 <__cxa_atexit@plt+0xbb704> │ │ │ │ add r3, pc, r3 │ │ │ │ - b bebb8 <__cxa_atexit@plt+0xb2784> │ │ │ │ + b c7b10 <__cxa_atexit@plt+0xbb6dc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #48] @ bebdc <__cxa_atexit@plt+0xb27a8> │ │ │ │ + ldr r3, [pc, #48] @ c7b34 <__cxa_atexit@plt+0xbb700> │ │ │ │ add r3, pc, r3 │ │ │ │ - b bebb8 <__cxa_atexit@plt+0xb2784> │ │ │ │ - ldr r3, [pc, #32] @ bebd8 <__cxa_atexit@plt+0xb27a4> │ │ │ │ + b c7b10 <__cxa_atexit@plt+0xbb6dc> │ │ │ │ + ldr r3, [pc, #32] @ c7b30 <__cxa_atexit@plt+0xbb6fc> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #24] @ bebe4 <__cxa_atexit@plt+0xb27b0> │ │ │ │ + ldr r7, [pc, #24] @ c7b3c <__cxa_atexit@plt+0xbb708> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - @ instruction: 0x01b5b6fa │ │ │ │ - @ instruction: 0x01b5b6ff │ │ │ │ - @ instruction: 0x01b5b716 │ │ │ │ - biceq r1, sp, ip, ror #19 │ │ │ │ + @ instruction: 0x01b52a15 │ │ │ │ + @ instruction: 0x01b52a1a │ │ │ │ + @ instruction: 0x01b52a31 │ │ │ │ + biceq r9, ip, r0, rrx │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq bec18 <__cxa_atexit@plt+0xb27e4> │ │ │ │ + beq c7b70 <__cxa_atexit@plt+0xbb73c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne bec28 <__cxa_atexit@plt+0xb27f4> │ │ │ │ - ldr r8, [pc, #48] @ bec40 <__cxa_atexit@plt+0xb280c> │ │ │ │ + bne c7b80 <__cxa_atexit@plt+0xbb74c> │ │ │ │ + ldr r8, [pc, #48] @ c7b98 <__cxa_atexit@plt+0xbb764> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #28] @ bec3c <__cxa_atexit@plt+0xb2808> │ │ │ │ + ldr r8, [pc, #28] @ c7b94 <__cxa_atexit@plt+0xbb760> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #8] @ bec38 <__cxa_atexit@plt+0xb2804> │ │ │ │ + ldr r8, [pc, #8] @ c7b90 <__cxa_atexit@plt+0xbb75c> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b5b682 │ │ │ │ - @ instruction: 0x01b5b68b │ │ │ │ - @ instruction: 0x01b5b696 │ │ │ │ + @ instruction: 0x01b5299d │ │ │ │ + @ instruction: 0x01b529a6 │ │ │ │ + @ instruction: 0x01b529b1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ bec68 <__cxa_atexit@plt+0xb2834> │ │ │ │ + ldr r3, [pc, #8] @ c7bc0 <__cxa_atexit@plt+0xbb78c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r1, sp, r8, asr r9 │ │ │ │ - biceq r1, sp, r8, asr #18 │ │ │ │ + biceq r8, ip, ip, asr #31 │ │ │ │ + strheq r8, [ip, #252] @ 0xfc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bed00 <__cxa_atexit@plt+0xb28cc> │ │ │ │ - ldr r3, [pc, #128] @ bed10 <__cxa_atexit@plt+0xb28dc> │ │ │ │ + bhi c7c58 <__cxa_atexit@plt+0xbb824> │ │ │ │ + ldr r3, [pc, #128] @ c7c68 <__cxa_atexit@plt+0xbb834> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ and r3, r8, #3 │ │ │ │ add r2, pc, #4 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add pc, r2, r3 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ bed1c <__cxa_atexit@plt+0xb28e8> │ │ │ │ + ldr r7, [pc, #80] @ c7c74 <__cxa_atexit@plt+0xbb840> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #76] @ bed20 <__cxa_atexit@plt+0xb28ec> │ │ │ │ + ldr r0, [pc, #76] @ c7c78 <__cxa_atexit@plt+0xbb844> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ bed24 <__cxa_atexit@plt+0xb28f0> │ │ │ │ + ldr r7, [pc, #68] @ c7c7c <__cxa_atexit@plt+0xbb848> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #64] @ bed28 <__cxa_atexit@plt+0xb28f4> │ │ │ │ + ldr r0, [pc, #64] @ c7c80 <__cxa_atexit@plt+0xbb84c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ bed14 <__cxa_atexit@plt+0xb28e0> │ │ │ │ + ldr r7, [pc, #32] @ c7c6c <__cxa_atexit@plt+0xbb838> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #28] @ bed18 <__cxa_atexit@plt+0xb28e4> │ │ │ │ + ldr r0, [pc, #28] @ c7c70 <__cxa_atexit@plt+0xbb83c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ bed2c <__cxa_atexit@plt+0xb28f8> │ │ │ │ + ldr r7, [pc, #36] @ c7c84 <__cxa_atexit@plt+0xbb850> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - biceq r1, sp, r4, lsl #17 │ │ │ │ - biceq r1, sp, ip, ror r8 │ │ │ │ - biceq r1, sp, r0, asr #17 │ │ │ │ - strheq r1, [sp, #136] @ 0x88 │ │ │ │ - biceq r1, sp, r0, asr #17 │ │ │ │ - strheq r1, [sp, #136] @ 0x88 │ │ │ │ - biceq r1, sp, ip, asr #17 │ │ │ │ - biceq r1, sp, r8, lsl #17 │ │ │ │ + strdeq r8, [ip, #232] @ 0xe8 │ │ │ │ + strdeq r8, [ip, #224] @ 0xe0 │ │ │ │ + biceq r8, ip, r4, lsr pc │ │ │ │ + biceq r8, ip, ip, lsr #30 │ │ │ │ + biceq r8, ip, r4, lsr pc │ │ │ │ + biceq r8, ip, ip, lsr #30 │ │ │ │ + biceq r8, ip, r0, asr #30 │ │ │ │ + strdeq r8, [ip, #236] @ 0xec │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq bed60 <__cxa_atexit@plt+0xb292c> │ │ │ │ - ldr r7, [pc, #36] @ bed74 <__cxa_atexit@plt+0xb2940> │ │ │ │ + beq c7cb8 <__cxa_atexit@plt+0xbb884> │ │ │ │ + ldr r7, [pc, #36] @ c7ccc <__cxa_atexit@plt+0xbb898> │ │ │ │ add r7, pc, r7 │ │ │ │ cmp r3, #3 │ │ │ │ - ldreq r7, [pc, #32] @ bed7c <__cxa_atexit@plt+0xb2948> │ │ │ │ + ldreq r7, [pc, #32] @ c7cd4 <__cxa_atexit@plt+0xbb8a0> │ │ │ │ addeq r7, pc, r7 │ │ │ │ - b bed68 <__cxa_atexit@plt+0xb2934> │ │ │ │ - ldr r7, [pc, #16] @ bed78 <__cxa_atexit@plt+0xb2944> │ │ │ │ + b c7cc0 <__cxa_atexit@plt+0xbb88c> │ │ │ │ + ldr r7, [pc, #16] @ c7cd0 <__cxa_atexit@plt+0xbb89c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r8, lsr #16 │ │ │ │ - biceq r1, sp, r4, lsr #16 │ │ │ │ - biceq r1, sp, r4, asr #16 │ │ │ │ + stlexbeq r8, ip, [ip] │ │ │ │ + stlexbeq r8, r8, [ip] │ │ │ │ + strheq r8, [ip, #232] @ 0xe8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi bedf0 <__cxa_atexit@plt+0xb29bc> │ │ │ │ - ldr r7, [pc, #128] @ bee20 <__cxa_atexit@plt+0xb29ec> │ │ │ │ + bhi c7d48 <__cxa_atexit@plt+0xbb914> │ │ │ │ + ldr r7, [pc, #128] @ c7d78 <__cxa_atexit@plt+0xbb944> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq bede0 <__cxa_atexit@plt+0xb29ac> │ │ │ │ + beq c7d38 <__cxa_atexit@plt+0xbb904> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r2] │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc bee00 <__cxa_atexit@plt+0xb29cc> │ │ │ │ - ldr r2, [pc, #96] @ bee2c <__cxa_atexit@plt+0xb29f8> │ │ │ │ + bcc c7d58 <__cxa_atexit@plt+0xbb924> │ │ │ │ + ldr r2, [pc, #96] @ c7d84 <__cxa_atexit@plt+0xbb950> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ bee28 <__cxa_atexit@plt+0xb29f4> │ │ │ │ + ldr r7, [pc, #48] @ c7d80 <__cxa_atexit@plt+0xbb94c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #28] @ bee24 <__cxa_atexit@plt+0xb29f0> │ │ │ │ + ldr r6, [pc, #28] @ c7d7c <__cxa_atexit@plt+0xbb948> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - strdeq r1, [sp, #120] @ 0x78 │ │ │ │ - strdeq sl, [r2, #252]! @ 0xfc │ │ │ │ + biceq r8, ip, ip, ror #28 │ │ │ │ + @ instruction: 0x01e2209c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r5] │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bee70 <__cxa_atexit@plt+0xb2a3c> │ │ │ │ - ldr r2, [pc, #40] @ bee88 <__cxa_atexit@plt+0xb2a54> │ │ │ │ + bcc c7dc8 <__cxa_atexit@plt+0xbb994> │ │ │ │ + ldr r2, [pc, #40] @ c7de0 <__cxa_atexit@plt+0xbb9ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ bee8c <__cxa_atexit@plt+0xb2a58> │ │ │ │ + ldr r3, [pc, #20] @ c7de4 <__cxa_atexit@plt+0xbb9b0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sl, r8, ror #30 │ │ │ │ + mvneq r2, r8 │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc beec8 <__cxa_atexit@plt+0xb2a94> │ │ │ │ - ldr r2, [pc, #40] @ beee0 <__cxa_atexit@plt+0xb2aac> │ │ │ │ + bcc c7e20 <__cxa_atexit@plt+0xbb9ec> │ │ │ │ + ldr r2, [pc, #40] @ c7e38 <__cxa_atexit@plt+0xbba04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ beee4 <__cxa_atexit@plt+0xb2ab0> │ │ │ │ + ldr r3, [pc, #20] @ c7e3c <__cxa_atexit@plt+0xbba08> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sl, r0, lsl pc │ │ │ │ + strheq r1, [r2, #240]! @ 0xf0 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bef6c <__cxa_atexit@plt+0xb2b38> │ │ │ │ - ldr r7, [pc, #116] @ bef7c <__cxa_atexit@plt+0xb2b48> │ │ │ │ + bhi c7ec4 <__cxa_atexit@plt+0xbba90> │ │ │ │ + ldr r7, [pc, #116] @ c7ed4 <__cxa_atexit@plt+0xbbaa0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq bef50 <__cxa_atexit@plt+0xb2b1c> │ │ │ │ - ldr r1, [pc, #100] @ bef80 <__cxa_atexit@plt+0xb2b4c> │ │ │ │ + beq c7ea8 <__cxa_atexit@plt+0xbba74> │ │ │ │ + ldr r1, [pc, #100] @ c7ed8 <__cxa_atexit@plt+0xbbaa4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq bef60 <__cxa_atexit@plt+0xb2b2c> │ │ │ │ - ldr r7, [pc, #72] @ bef84 <__cxa_atexit@plt+0xb2b50> │ │ │ │ + beq c7eb8 <__cxa_atexit@plt+0xbba84> │ │ │ │ + ldr r7, [pc, #72] @ c7edc <__cxa_atexit@plt+0xbbaa8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r2, r1 │ │ │ │ addcc r7, r7, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bef88 <__cxa_atexit@plt+0xb2b54> │ │ │ │ + ldr r7, [pc, #20] @ c7ee0 <__cxa_atexit@plt+0xbbaac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - stlexheq sl, r0, [r2] │ │ │ │ - biceq r1, sp, r0, lsl #13 │ │ │ │ + mvneq r1, r0, lsr pc │ │ │ │ + strdeq r8, [ip, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #64] @ befe0 <__cxa_atexit@plt+0xb2bac> │ │ │ │ + ldr r2, [pc, #64] @ c7f38 <__cxa_atexit@plt+0xbbb04> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq befd8 <__cxa_atexit@plt+0xb2ba4> │ │ │ │ - ldr r7, [pc, #32] @ befe4 <__cxa_atexit@plt+0xb2bb0> │ │ │ │ + beq c7f30 <__cxa_atexit@plt+0xbbafc> │ │ │ │ + ldr r7, [pc, #32] @ c7f3c <__cxa_atexit@plt+0xbbb08> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r3, r2 │ │ │ │ addcc r7, r7, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq sl, r8, lsl #28 │ │ │ │ + mvneq r1, r8, lsr #29 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ bf018 <__cxa_atexit@plt+0xb2be4> │ │ │ │ + ldr r3, [pc, #32] @ c7f70 <__cxa_atexit@plt+0xbbb3c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r2, r7 │ │ │ │ addlt r3, r3, #4 │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - ldrdeq sl, [r2, #212]! @ 0xd4 │ │ │ │ + mvneq r1, r4, ror lr │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bf0c8 <__cxa_atexit@plt+0xb2c94> │ │ │ │ - ldr r7, [pc, #156] @ bf0d8 <__cxa_atexit@plt+0xb2ca4> │ │ │ │ + bhi c8020 <__cxa_atexit@plt+0xbbbec> │ │ │ │ + ldr r7, [pc, #156] @ c8030 <__cxa_atexit@plt+0xbbbfc> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq bf084 <__cxa_atexit@plt+0xb2c50> │ │ │ │ - ldr r1, [pc, #140] @ bf0dc <__cxa_atexit@plt+0xb2ca8> │ │ │ │ + beq c7fdc <__cxa_atexit@plt+0xbbba8> │ │ │ │ + ldr r1, [pc, #140] @ c8034 <__cxa_atexit@plt+0xbbc00> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq bf094 <__cxa_atexit@plt+0xb2c60> │ │ │ │ + beq c7fec <__cxa_atexit@plt+0xbbbb8> │ │ │ │ cmp r2, r1 │ │ │ │ - bcs bf0a0 <__cxa_atexit@plt+0xb2c6c> │ │ │ │ - ldr r7, [pc, #108] @ bf0e4 <__cxa_atexit@plt+0xb2cb0> │ │ │ │ + bcs c7ff8 <__cxa_atexit@plt+0xbbbc4> │ │ │ │ + ldr r7, [pc, #108] @ c803c <__cxa_atexit@plt+0xbbc08> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5] │ │ │ │ - bne bf0b8 <__cxa_atexit@plt+0xb2c84> │ │ │ │ - ldr r7, [pc, #48] @ bf0e0 <__cxa_atexit@plt+0xb2cac> │ │ │ │ + bne c8010 <__cxa_atexit@plt+0xbbbdc> │ │ │ │ + ldr r7, [pc, #48] @ c8038 <__cxa_atexit@plt+0xbbc04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ bf0ec <__cxa_atexit@plt+0xb2cb8> │ │ │ │ + ldr r7, [pc, #44] @ c8044 <__cxa_atexit@plt+0xbbc10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ bf0e8 <__cxa_atexit@plt+0xb2cb4> │ │ │ │ + ldr r7, [pc, #24] @ c8040 <__cxa_atexit@plt+0xbbc0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ - mvneq fp, r0, lsl r0 │ │ │ │ - mvneq fp, ip, asr #32 │ │ │ │ - biceq r1, sp, r8, lsr #10 │ │ │ │ - mvneq fp, r8 │ │ │ │ + mvneq r1, r4, lsl #31 │ │ │ │ + strheq r1, [r2, #244]! @ 0xf4 │ │ │ │ + @ instruction: 0x01cc8b9c │ │ │ │ + mvneq r1, r0, ror pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #104] @ bf16c <__cxa_atexit@plt+0xb2d38> │ │ │ │ + ldr r2, [pc, #104] @ c80c4 <__cxa_atexit@plt+0xbbc90> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq bf13c <__cxa_atexit@plt+0xb2d08> │ │ │ │ + beq c8094 <__cxa_atexit@plt+0xbbc60> │ │ │ │ cmp r3, r2 │ │ │ │ - bcs bf144 <__cxa_atexit@plt+0xb2d10> │ │ │ │ - ldr r7, [pc, #68] @ bf174 <__cxa_atexit@plt+0xb2d40> │ │ │ │ + bcs c809c <__cxa_atexit@plt+0xbbc68> │ │ │ │ + ldr r7, [pc, #68] @ c80cc <__cxa_atexit@plt+0xbbc98> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - bne bf15c <__cxa_atexit@plt+0xb2d28> │ │ │ │ - ldr r7, [pc, #28] @ bf170 <__cxa_atexit@plt+0xb2d3c> │ │ │ │ + bne c80b4 <__cxa_atexit@plt+0xbbc80> │ │ │ │ + ldr r7, [pc, #28] @ c80c8 <__cxa_atexit@plt+0xbbc94> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bf178 <__cxa_atexit@plt+0xb2d44> │ │ │ │ + ldr r7, [pc, #20] @ c80d0 <__cxa_atexit@plt+0xbbc9c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq sl, ip, ror #30 │ │ │ │ - strexheq sl, r4, [r2] │ │ │ │ - mvneq sl, r4, ror #30 │ │ │ │ + mvneq r1, r0, ror #29 │ │ │ │ + strdeq r1, [r2, #236]! @ 0xec │ │ │ │ + mvneq r1, ip, asr #29 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bge bf1ac <__cxa_atexit@plt+0xb2d78> │ │ │ │ - ldr r7, [pc, #56] @ bf1d8 <__cxa_atexit@plt+0xb2da4> │ │ │ │ + bge c8104 <__cxa_atexit@plt+0xbbcd0> │ │ │ │ + ldr r7, [pc, #56] @ c8130 <__cxa_atexit@plt+0xbbcfc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - bne bf1c4 <__cxa_atexit@plt+0xb2d90> │ │ │ │ - ldr r7, [pc, #24] @ bf1d4 <__cxa_atexit@plt+0xb2da0> │ │ │ │ + bne c811c <__cxa_atexit@plt+0xbbce8> │ │ │ │ + ldr r7, [pc, #24] @ c812c <__cxa_atexit@plt+0xbbcf8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bf1dc <__cxa_atexit@plt+0xb2da8> │ │ │ │ + ldr r7, [pc, #16] @ c8134 <__cxa_atexit@plt+0xbbd00> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, lsl #30 │ │ │ │ - mvneq sl, r4, lsr #30 │ │ │ │ - strdeq sl, [r2, #236]! @ 0xec │ │ │ │ + mvneq r1, r8, ror lr │ │ │ │ + mvneq r1, ip, lsl #29 │ │ │ │ + mvneq r1, r4, ror #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bf238 <__cxa_atexit@plt+0xb2e04> │ │ │ │ - ldr r3, [pc, #72] @ bf248 <__cxa_atexit@plt+0xb2e14> │ │ │ │ + bhi c8190 <__cxa_atexit@plt+0xbbd5c> │ │ │ │ + ldr r3, [pc, #72] @ c81a0 <__cxa_atexit@plt+0xbbd6c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq bf228 <__cxa_atexit@plt+0xb2df4> │ │ │ │ + beq c8180 <__cxa_atexit@plt+0xbbd4c> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ lsl r7, r7, #2 │ │ │ │ - ldr r3, [pc, #48] @ bf24c <__cxa_atexit@plt+0xb2e18> │ │ │ │ + ldr r3, [pc, #48] @ c81a4 <__cxa_atexit@plt+0xbbd70> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ bf250 <__cxa_atexit@plt+0xb2e1c> │ │ │ │ + ldr r7, [pc, #16] @ c81a8 <__cxa_atexit@plt+0xbbd74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq sl, r4, ror #30 │ │ │ │ - strheq r1, [sp, #60] @ 0x3c │ │ │ │ + mvneq r2, r0, lsr r0 │ │ │ │ + biceq r8, ip, r0, lsr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ lsl r7, r7, #2 │ │ │ │ - ldr r3, [pc, #12] @ bf278 <__cxa_atexit@plt+0xb2e44> │ │ │ │ + ldr r3, [pc, #12] @ c81d0 <__cxa_atexit@plt+0xbbd9c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, lsl pc │ │ │ │ - biceq r1, sp, r8, lsl r4 │ │ │ │ + mvneq r1, r0, ror #31 │ │ │ │ + biceq r8, ip, ip, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi bf2dc <__cxa_atexit@plt+0xb2ea8> │ │ │ │ + bhi c8234 <__cxa_atexit@plt+0xbbe00> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq bf2d4 <__cxa_atexit@plt+0xb2ea0> │ │ │ │ - ldr r3, [pc, #52] @ bf2e4 <__cxa_atexit@plt+0xb2eb0> │ │ │ │ + beq c822c <__cxa_atexit@plt+0xbbdf8> │ │ │ │ + ldr r3, [pc, #52] @ c823c <__cxa_atexit@plt+0xbbe08> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ bf2e8 <__cxa_atexit@plt+0xb2eb4> │ │ │ │ + ldr r9, [pc, #48] @ c8240 <__cxa_atexit@plt+0xbbe0c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ bf2ec <__cxa_atexit@plt+0xb2eb8> │ │ │ │ + ldr r2, [pc, #44] @ c8244 <__cxa_atexit@plt+0xbbe10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r4, asr #7 │ │ │ │ - ldrdeq r1, [sp, #48] @ 0x30 │ │ │ │ - mvneq sl, r4, lsr #21 │ │ │ │ - strheq r1, [sp, #52] @ 0x34 │ │ │ │ + biceq r8, ip, r8, lsr sl │ │ │ │ + biceq r8, ip, r4, asr #20 │ │ │ │ + mvneq r1, r4, asr #22 │ │ │ │ + biceq r8, ip, r8, lsr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bf364 <__cxa_atexit@plt+0xb2f30> │ │ │ │ - ldr r3, [pc, #96] @ bf374 <__cxa_atexit@plt+0xb2f40> │ │ │ │ + bhi c82bc <__cxa_atexit@plt+0xbbe88> │ │ │ │ + ldr r3, [pc, #96] @ c82cc <__cxa_atexit@plt+0xbbe98> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq bf33c <__cxa_atexit@plt+0xb2f08> │ │ │ │ + beq c8294 <__cxa_atexit@plt+0xbbe60> │ │ │ │ cmp r3, #1 │ │ │ │ - bne bf34c <__cxa_atexit@plt+0xb2f18> │ │ │ │ - ldr r7, [pc, #72] @ bf378 <__cxa_atexit@plt+0xb2f44> │ │ │ │ + bne c82a4 <__cxa_atexit@plt+0xbbe70> │ │ │ │ + ldr r7, [pc, #72] @ c82d0 <__cxa_atexit@plt+0xbbe9c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #68] @ bf37c <__cxa_atexit@plt+0xb2f48> │ │ │ │ + ldr r0, [pc, #68] @ c82d4 <__cxa_atexit@plt+0xbbea0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ bf384 <__cxa_atexit@plt+0xb2f50> │ │ │ │ + ldr r7, [pc, #48] @ c82dc <__cxa_atexit@plt+0xbbea8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, r3, lsl #2 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bf380 <__cxa_atexit@plt+0xb2f4c> │ │ │ │ + ldr r7, [pc, #20] @ c82d8 <__cxa_atexit@plt+0xbbea4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - biceq r1, sp, r0, lsl #7 │ │ │ │ - biceq r1, sp, r8, ror r3 │ │ │ │ - biceq r1, sp, r4, asr r3 │ │ │ │ - mvneq sl, ip, lsr #28 │ │ │ │ - biceq r1, sp, r0, lsr #6 │ │ │ │ + strdeq r8, [ip, #148] @ 0x94 │ │ │ │ + biceq r8, ip, ip, ror #19 │ │ │ │ + biceq r8, ip, r8, asr #19 │ │ │ │ + strdeq r1, [r2, #232]! @ 0xe8 │ │ │ │ + @ instruction: 0x01cc8994 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #1 │ │ │ │ - bne bf3b8 <__cxa_atexit@plt+0xb2f84> │ │ │ │ - ldr r7, [pc, #44] @ bf3d4 <__cxa_atexit@plt+0xb2fa0> │ │ │ │ + bne c8310 <__cxa_atexit@plt+0xbbedc> │ │ │ │ + ldr r7, [pc, #44] @ c832c <__cxa_atexit@plt+0xbbef8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #36] @ bf3d8 <__cxa_atexit@plt+0xb2fa4> │ │ │ │ + ldr r0, [pc, #36] @ c8330 <__cxa_atexit@plt+0xbbefc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #16] @ bf3d0 <__cxa_atexit@plt+0xb2f9c> │ │ │ │ + ldr r3, [pc, #16] @ c8328 <__cxa_atexit@plt+0xbbef4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r7, r3, r7, lsl #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r0, asr #27 │ │ │ │ - biceq r1, sp, r8, lsl #6 │ │ │ │ - strdeq r1, [sp, #44] @ 0x2c │ │ │ │ - biceq r1, sp, r0, lsl #6 │ │ │ │ + mvneq r1, ip, lsl #29 │ │ │ │ + biceq r8, ip, ip, ror r9 │ │ │ │ + biceq r8, ip, r0, ror r9 │ │ │ │ + biceq r8, ip, r4, ror r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi bf43c <__cxa_atexit@plt+0xb3008> │ │ │ │ + bhi c8394 <__cxa_atexit@plt+0xbbf60> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq bf434 <__cxa_atexit@plt+0xb3000> │ │ │ │ - ldr r3, [pc, #52] @ bf444 <__cxa_atexit@plt+0xb3010> │ │ │ │ + beq c838c <__cxa_atexit@plt+0xbbf58> │ │ │ │ + ldr r3, [pc, #52] @ c839c <__cxa_atexit@plt+0xbbf68> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ bf448 <__cxa_atexit@plt+0xb3014> │ │ │ │ + ldr r9, [pc, #48] @ c83a0 <__cxa_atexit@plt+0xbbf6c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ bf44c <__cxa_atexit@plt+0xb3018> │ │ │ │ + ldr r2, [pc, #44] @ c83a4 <__cxa_atexit@plt+0xbbf70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r4, ror #4 │ │ │ │ - strheq r1, [sp, #40] @ 0x28 │ │ │ │ - mvneq sl, r4, asr #18 │ │ │ │ - @ instruction: 0x01cd129c │ │ │ │ + ldrdeq r8, [ip, #136] @ 0x88 │ │ │ │ + biceq r8, ip, ip, lsr #18 │ │ │ │ + mvneq r1, r4, ror #19 │ │ │ │ + biceq r8, ip, r0, lsl r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bf4c4 <__cxa_atexit@plt+0xb3090> │ │ │ │ - ldr r3, [pc, #96] @ bf4d4 <__cxa_atexit@plt+0xb30a0> │ │ │ │ + bhi c841c <__cxa_atexit@plt+0xbbfe8> │ │ │ │ + ldr r3, [pc, #96] @ c842c <__cxa_atexit@plt+0xbbff8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq bf49c <__cxa_atexit@plt+0xb3068> │ │ │ │ + beq c83f4 <__cxa_atexit@plt+0xbbfc0> │ │ │ │ cmp r3, #3 │ │ │ │ - bne bf4ac <__cxa_atexit@plt+0xb3078> │ │ │ │ - ldr r7, [pc, #72] @ bf4d8 <__cxa_atexit@plt+0xb30a4> │ │ │ │ + bne c8404 <__cxa_atexit@plt+0xbbfd0> │ │ │ │ + ldr r7, [pc, #72] @ c8430 <__cxa_atexit@plt+0xbbffc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #68] @ bf4dc <__cxa_atexit@plt+0xb30a8> │ │ │ │ + ldr r0, [pc, #68] @ c8434 <__cxa_atexit@plt+0xbc000> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ lsl r7, r3, #2 │ │ │ │ - ldr r3, [pc, #44] @ bf4e4 <__cxa_atexit@plt+0xb30b0> │ │ │ │ + ldr r3, [pc, #44] @ c843c <__cxa_atexit@plt+0xbc008> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ bf4e0 <__cxa_atexit@plt+0xb30ac> │ │ │ │ + ldr r7, [pc, #20] @ c8438 <__cxa_atexit@plt+0xbc004> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - biceq r1, sp, r8, ror #4 │ │ │ │ - biceq r1, sp, r0, ror #4 │ │ │ │ - biceq r1, sp, ip, lsr r2 │ │ │ │ - mvneq sl, r8, asr #25 │ │ │ │ - biceq r1, sp, r8, lsl #4 │ │ │ │ + ldrdeq r8, [ip, #140] @ 0x8c │ │ │ │ + ldrdeq r8, [ip, #132] @ 0x84 │ │ │ │ + strheq r8, [ip, #128] @ 0x80 │ │ │ │ + @ instruction: 0x01e21d94 │ │ │ │ + biceq r8, ip, ip, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #3 │ │ │ │ - bne bf518 <__cxa_atexit@plt+0xb30e4> │ │ │ │ - ldr r7, [pc, #44] @ bf534 <__cxa_atexit@plt+0xb3100> │ │ │ │ + bne c8470 <__cxa_atexit@plt+0xbc03c> │ │ │ │ + ldr r7, [pc, #44] @ c848c <__cxa_atexit@plt+0xbc058> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #36] @ bf538 <__cxa_atexit@plt+0xb3104> │ │ │ │ + ldr r0, [pc, #36] @ c8490 <__cxa_atexit@plt+0xbc05c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ lsl r7, r7, #2 │ │ │ │ - ldr r3, [pc, #12] @ bf530 <__cxa_atexit@plt+0xb30fc> │ │ │ │ + ldr r3, [pc, #12] @ c8488 <__cxa_atexit@plt+0xbc054> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq sl, ip, asr ip │ │ │ │ - strdeq r1, [sp, #16] │ │ │ │ - biceq r1, sp, r4, ror #3 │ │ │ │ - biceq r1, sp, ip, asr #3 │ │ │ │ + mvneq r1, r8, lsr #26 │ │ │ │ + biceq r8, ip, r4, ror #16 │ │ │ │ + biceq r8, ip, r8, asr r8 │ │ │ │ + biceq r8, ip, r0, asr #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi bf598 <__cxa_atexit@plt+0xb3164> │ │ │ │ + bhi c84f0 <__cxa_atexit@plt+0xbc0bc> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq bf590 <__cxa_atexit@plt+0xb315c> │ │ │ │ - ldr sl, [pc, #48] @ bf5a0 <__cxa_atexit@plt+0xb316c> │ │ │ │ + beq c84e8 <__cxa_atexit@plt+0xbc0b4> │ │ │ │ + ldr sl, [pc, #48] @ c84f8 <__cxa_atexit@plt+0xbc0c4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r3, [pc, #44] @ bf5a4 <__cxa_atexit@plt+0xb3170> │ │ │ │ + ldr r3, [pc, #44] @ c84fc <__cxa_atexit@plt+0xbc0c8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r8 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, #2 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r0, lsr #3 │ │ │ │ - mvneq sl, ip, ror #15 │ │ │ │ - biceq r1, sp, r4, ror r1 │ │ │ │ + biceq r8, ip, r4, lsl r8 │ │ │ │ + mvneq r1, ip, lsl #17 │ │ │ │ + biceq r8, ip, r8, ror #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi bf604 <__cxa_atexit@plt+0xb31d0> │ │ │ │ + bhi c855c <__cxa_atexit@plt+0xbc128> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq bf5fc <__cxa_atexit@plt+0xb31c8> │ │ │ │ - ldr r8, [pc, #48] @ bf60c <__cxa_atexit@plt+0xb31d8> │ │ │ │ + beq c8554 <__cxa_atexit@plt+0xbc120> │ │ │ │ + ldr r8, [pc, #48] @ c8564 <__cxa_atexit@plt+0xbc130> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #44] @ bf610 <__cxa_atexit@plt+0xb31dc> │ │ │ │ + ldr r9, [pc, #44] @ c8568 <__cxa_atexit@plt+0xbc134> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #40] @ bf614 <__cxa_atexit@plt+0xb31e0> │ │ │ │ + ldr r3, [pc, #40] @ c856c <__cxa_atexit@plt+0xbc138> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, sl │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b5abf3 │ │ │ │ - biceq r1, sp, r0, asr #2 │ │ │ │ - mvneq sl, r8, ror r7 │ │ │ │ - biceq r1, sp, r4, lsl r1 │ │ │ │ + @ instruction: 0x01b51f0e │ │ │ │ + strheq r8, [ip, #116] @ 0x74 │ │ │ │ + mvneq r1, r8, lsl r8 │ │ │ │ + biceq r8, ip, r8, lsl #15 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r1, lsl r0 │ │ │ │ - ldr sl, [pc, #12] @ bf638 <__cxa_atexit@plt+0xb3204> │ │ │ │ + ldr sl, [pc, #12] @ c8590 <__cxa_atexit@plt+0xbc15c> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r9, [r7, #8] │ │ │ │ mov r8, #0 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - biceq r1, sp, r8, lsl #2 │ │ │ │ + biceq r8, ip, ip, ror r7 │ │ │ │ andeq r0, r1, r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi bf698 <__cxa_atexit@plt+0xb3264> │ │ │ │ + bhi c85f0 <__cxa_atexit@plt+0xbc1bc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bf6a0 <__cxa_atexit@plt+0xb326c> │ │ │ │ - ldr r5, [pc, #76] @ bf6bc <__cxa_atexit@plt+0xb3288> │ │ │ │ + bcc c85f8 <__cxa_atexit@plt+0xbc1c4> │ │ │ │ + ldr r5, [pc, #76] @ c8614 <__cxa_atexit@plt+0xbc1e0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #72] @ bf6c0 <__cxa_atexit@plt+0xb328c> │ │ │ │ + ldr r1, [pc, #72] @ c8618 <__cxa_atexit@plt+0xbc1e4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #68] @ bf6c4 <__cxa_atexit@plt+0xb3290> │ │ │ │ + ldr r2, [pc, #68] @ c861c <__cxa_atexit@plt+0xbc1e8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b bf6a8 <__cxa_atexit@plt+0xb3274> │ │ │ │ + b c8600 <__cxa_atexit@plt+0xbc1cc> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ bf6b8 <__cxa_atexit@plt+0xb3284> │ │ │ │ + ldr r7, [pc, #8] @ c8610 <__cxa_atexit@plt+0xbc1dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r1, sp, r4, lsr #1 │ │ │ │ + biceq r8, ip, r8, lsl r7 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ - @ instruction: 0x01b5ab34 │ │ │ │ - biceq r1, sp, r4, ror r0 │ │ │ │ + @ instruction: 0x01b51e4f │ │ │ │ + biceq r8, ip, r8, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ bf6ec <__cxa_atexit@plt+0xb32b8> │ │ │ │ + ldr r3, [pc, #16] @ c8644 <__cxa_atexit@plt+0xbc210> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - strexbeq r0, r8, [sp] │ │ │ │ - biceq r1, sp, r8, asr r0 │ │ │ │ + biceq r8, ip, ip, lsl #12 │ │ │ │ + biceq r8, ip, ip, asr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bf77c <__cxa_atexit@plt+0xb3348> │ │ │ │ - ldr r7, [pc, #152] @ bf7b4 <__cxa_atexit@plt+0xb3380> │ │ │ │ + bhi c86d4 <__cxa_atexit@plt+0xbc2a0> │ │ │ │ + ldr r7, [pc, #152] @ c870c <__cxa_atexit@plt+0xbc2d8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq bf76c <__cxa_atexit@plt+0xb3338> │ │ │ │ + beq c86c4 <__cxa_atexit@plt+0xbc290> │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc bf794 <__cxa_atexit@plt+0xb3360> │ │ │ │ - ldr r7, [pc, #124] @ bf7c0 <__cxa_atexit@plt+0xb338c> │ │ │ │ + bcc c86ec <__cxa_atexit@plt+0xbc2b8> │ │ │ │ + ldr r7, [pc, #124] @ c8718 <__cxa_atexit@plt+0xbc2e4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #120] @ bf7c4 <__cxa_atexit@plt+0xb3390> │ │ │ │ + ldr r1, [pc, #120] @ c871c <__cxa_atexit@plt+0xbc2e8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #116] @ bf7c8 <__cxa_atexit@plt+0xb3394> │ │ │ │ + ldr r2, [pc, #116] @ c8720 <__cxa_atexit@plt+0xbc2ec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ bf7bc <__cxa_atexit@plt+0xb3388> │ │ │ │ + ldr r7, [pc, #56] @ c8714 <__cxa_atexit@plt+0xbc2e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ bf7b8 <__cxa_atexit@plt+0xb3384> │ │ │ │ + ldr r7, [pc, #28] @ c8710 <__cxa_atexit@plt+0xbc2dc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - strheq r0, [sp, #248] @ 0xf8 │ │ │ │ - biceq r0, sp, r0, ror #31 │ │ │ │ + biceq r8, ip, ip, lsr #12 │ │ │ │ + biceq r8, ip, r4, asr r6 │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - @ instruction: 0x01b5aa60 │ │ │ │ - biceq r0, sp, r0, lsl #31 │ │ │ │ + @ instruction: 0x01b51d7b │ │ │ │ + strdeq r8, [ip, #84] @ 0x54 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bf824 <__cxa_atexit@plt+0xb33f0> │ │ │ │ + bhi c877c <__cxa_atexit@plt+0xbc348> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc bf82c <__cxa_atexit@plt+0xb33f8> │ │ │ │ - ldr r2, [pc, #76] @ bf84c <__cxa_atexit@plt+0xb3418> │ │ │ │ + bcc c8784 <__cxa_atexit@plt+0xbc350> │ │ │ │ + ldr r2, [pc, #76] @ c87a4 <__cxa_atexit@plt+0xbc370> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ bf850 <__cxa_atexit@plt+0xb341c> │ │ │ │ + ldr r1, [pc, #72] @ c87a8 <__cxa_atexit@plt+0xbc374> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #68] @ bf854 <__cxa_atexit@plt+0xb3420> │ │ │ │ + ldr r3, [pc, #68] @ c87ac <__cxa_atexit@plt+0xbc378> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b bf834 <__cxa_atexit@plt+0xb3400> │ │ │ │ + b c878c <__cxa_atexit@plt+0xbc358> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #8] @ bf848 <__cxa_atexit@plt+0xb3414> │ │ │ │ + ldr r7, [pc, #8] @ c87a0 <__cxa_atexit@plt+0xbc36c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r0, sp, r4, lsl pc │ │ │ │ + biceq r8, ip, r8, lsl #11 │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ - @ instruction: 0x01b5a9a4 │ │ │ │ - strdeq r0, [sp, #224] @ 0xe0 │ │ │ │ + @ instruction: 0x01b51cbf │ │ │ │ + biceq r8, ip, r4, ror #10 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bf90c <__cxa_atexit@plt+0xb34d8> │ │ │ │ - ldr r6, [pc, #188] @ bf93c <__cxa_atexit@plt+0xb3508> │ │ │ │ + bhi c8864 <__cxa_atexit@plt+0xbc430> │ │ │ │ + ldr r6, [pc, #188] @ c8894 <__cxa_atexit@plt+0xbc460> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq bf8b4 <__cxa_atexit@plt+0xb3480> │ │ │ │ + beq c880c <__cxa_atexit@plt+0xbc3d8> │ │ │ │ ldr r3, [r8, #3] │ │ │ │ cmp r3, #3 │ │ │ │ - bcs bf8c8 <__cxa_atexit@plt+0xb3494> │ │ │ │ + bcs c8820 <__cxa_atexit@plt+0xbc3ec> │ │ │ │ lsl r7, r3, #2 │ │ │ │ - ldr r6, [pc, #160] @ bf944 <__cxa_atexit@plt+0xb3510> │ │ │ │ + ldr r6, [pc, #160] @ c889c <__cxa_atexit@plt+0xbc468> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ ldr r7, [r7, r6] │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bf920 <__cxa_atexit@plt+0xb34ec> │ │ │ │ - ldr r5, [pc, #108] @ bf94c <__cxa_atexit@plt+0xb3518> │ │ │ │ + bcc c8878 <__cxa_atexit@plt+0xbc444> │ │ │ │ + ldr r5, [pc, #108] @ c88a4 <__cxa_atexit@plt+0xbc470> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #104] @ bf950 <__cxa_atexit@plt+0xb351c> │ │ │ │ + ldr r1, [pc, #104] @ c88a8 <__cxa_atexit@plt+0xbc474> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #100] @ bf954 <__cxa_atexit@plt+0xb3520> │ │ │ │ + ldr r2, [pc, #100] @ c88ac <__cxa_atexit@plt+0xbc478> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #52] @ bf948 <__cxa_atexit@plt+0xb3514> │ │ │ │ + ldr r7, [pc, #52] @ c88a0 <__cxa_atexit@plt+0xbc46c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ bf940 <__cxa_atexit@plt+0xb350c> │ │ │ │ + ldr r7, [pc, #24] @ c8898 <__cxa_atexit@plt+0xbc464> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - biceq r0, sp, ip, lsr #28 │ │ │ │ - ldrdeq sl, [r2, #140]! @ 0x8c │ │ │ │ - biceq r0, sp, r8, asr lr │ │ │ │ + biceq r8, ip, r0, lsr #9 │ │ │ │ + mvneq r1, r8, lsr #19 │ │ │ │ + biceq r8, ip, ip, asr #9 │ │ │ │ @ instruction: 0xfffffdf0 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - @ instruction: 0x01b5a8c4 │ │ │ │ - strdeq r0, [sp, #212] @ 0xd4 │ │ │ │ + @ instruction: 0x01b51bdf │ │ │ │ + biceq r8, ip, r8, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp r8, #3 │ │ │ │ - bcs bf990 <__cxa_atexit@plt+0xb355c> │ │ │ │ + bcs c88e8 <__cxa_atexit@plt+0xbc4b4> │ │ │ │ lsl r7, r8, #2 │ │ │ │ - ldr r6, [pc, #124] @ bf9fc <__cxa_atexit@plt+0xb35c8> │ │ │ │ + ldr r6, [pc, #124] @ c8954 <__cxa_atexit@plt+0xbc520> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ ldr r7, [r7, r6] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bf9d4 <__cxa_atexit@plt+0xb35a0> │ │ │ │ + bhi c892c <__cxa_atexit@plt+0xbc4f8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc bf9dc <__cxa_atexit@plt+0xb35a8> │ │ │ │ - ldr r2, [pc, #80] @ bfa00 <__cxa_atexit@plt+0xb35cc> │ │ │ │ + bcc c8934 <__cxa_atexit@plt+0xbc500> │ │ │ │ + ldr r2, [pc, #80] @ c8958 <__cxa_atexit@plt+0xbc524> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ bfa04 <__cxa_atexit@plt+0xb35d0> │ │ │ │ + ldr r1, [pc, #76] @ c895c <__cxa_atexit@plt+0xbc528> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #72] @ bfa08 <__cxa_atexit@plt+0xb35d4> │ │ │ │ + ldr r3, [pc, #72] @ c8960 <__cxa_atexit@plt+0xbc52c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b bf9e4 <__cxa_atexit@plt+0xb35b0> │ │ │ │ + b c893c <__cxa_atexit@plt+0xbc508> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #8] @ bf9f8 <__cxa_atexit@plt+0xb35c4> │ │ │ │ + ldr r7, [pc, #8] @ c8950 <__cxa_atexit@plt+0xbc51c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r0, sp, r4, ror #26 │ │ │ │ - mvneq sl, r0, lsl #16 │ │ │ │ + ldrdeq r8, [ip, #56] @ 0x38 │ │ │ │ + mvneq r1, ip, asr #17 │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ @ instruction: 0xfffffc68 │ │ │ │ - @ instruction: 0x01b5a7f4 │ │ │ │ - biceq r0, sp, ip, asr sp │ │ │ │ + @ instruction: 0x01b51b0f │ │ │ │ + ldrdeq r8, [ip, #48] @ 0x30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bfab8 <__cxa_atexit@plt+0xb3684> │ │ │ │ - ldr r7, [pc, #184] @ bfae8 <__cxa_atexit@plt+0xb36b4> │ │ │ │ + bhi c8a10 <__cxa_atexit@plt+0xbc5dc> │ │ │ │ + ldr r7, [pc, #184] @ c8a40 <__cxa_atexit@plt+0xbc60c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-4]! │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq bfaa8 <__cxa_atexit@plt+0xb3674> │ │ │ │ + beq c8a00 <__cxa_atexit@plt+0xbc5cc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r3] │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc bfac8 <__cxa_atexit@plt+0xb3694> │ │ │ │ - ldr r3, [pc, #148] @ bfaf4 <__cxa_atexit@plt+0xb36c0> │ │ │ │ + bcc c8a20 <__cxa_atexit@plt+0xbc5ec> │ │ │ │ + ldr r3, [pc, #148] @ c8a4c <__cxa_atexit@plt+0xbc618> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #144] @ bfaf8 <__cxa_atexit@plt+0xb36c4> │ │ │ │ + ldr r1, [pc, #144] @ c8a50 <__cxa_atexit@plt+0xbc61c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ - ldr r7, [pc, #136] @ bfafc <__cxa_atexit@plt+0xb36c8> │ │ │ │ + ldr r7, [pc, #136] @ c8a54 <__cxa_atexit@plt+0xbc620> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #128] @ bfb00 <__cxa_atexit@plt+0xb36cc> │ │ │ │ + ldr r7, [pc, #128] @ c8a58 <__cxa_atexit@plt+0xbc624> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #145 @ 0x91 │ │ │ │ sub r6, r2, #3 │ │ │ │ stmib r5, {r6, r7} │ │ │ │ str r3, [r5, #12] │ │ │ │ - ldr r3, [pc, #108] @ bfb04 <__cxa_atexit@plt+0xb36d0> │ │ │ │ + ldr r3, [pc, #108] @ c8a5c <__cxa_atexit@plt+0xbc628> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 172e44c <__cxa_atexit@plt+0x1722018> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ bfaf0 <__cxa_atexit@plt+0xb36bc> │ │ │ │ + ldr r7, [pc, #48] @ c8a48 <__cxa_atexit@plt+0xbc614> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #28] @ bfaec <__cxa_atexit@plt+0xb36b8> │ │ │ │ + ldr r6, [pc, #28] @ c8a44 <__cxa_atexit@plt+0xbc610> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - biceq r0, sp, r0, asr #25 │ │ │ │ + biceq r8, ip, r4, lsr r3 │ │ │ │ andeq r0, r0, r8, ror #3 │ │ │ │ - mvneq sl, r0, ror #6 │ │ │ │ - mvneq sl, r4, asr r4 │ │ │ │ - mvneq sl, r8, lsr r3 │ │ │ │ - mvneq sl, r8, ror r5 │ │ │ │ - biceq r0, sp, r4, ror #24 │ │ │ │ + mvneq r1, r0, lsl #8 │ │ │ │ + strdeq r1, [r2, #68]! @ 0x44 │ │ │ │ + ldrdeq r1, [r2, #56]! @ 0x38 │ │ │ │ + mvneq r1, r0, asr r6 │ │ │ │ + ldrdeq r8, [ip, #40] @ 0x28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ sub r3, r6, #1 │ │ │ │ str r3, [r5] │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc bfb78 <__cxa_atexit@plt+0xb3744> │ │ │ │ - ldr r1, [pc, #88] @ bfb94 <__cxa_atexit@plt+0xb3760> │ │ │ │ + bcc c8ad0 <__cxa_atexit@plt+0xbc69c> │ │ │ │ + ldr r1, [pc, #88] @ c8aec <__cxa_atexit@plt+0xbc6b8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #84] @ bfb98 <__cxa_atexit@plt+0xb3764> │ │ │ │ + ldr r0, [pc, #84] @ c8af0 <__cxa_atexit@plt+0xbc6bc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r2, {r0, r3} │ │ │ │ - ldr r3, [pc, #76] @ bfb9c <__cxa_atexit@plt+0xb3768> │ │ │ │ + ldr r3, [pc, #76] @ c8af4 <__cxa_atexit@plt+0xbc6c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #145 @ 0x91 │ │ │ │ sub r2, r6, #3 │ │ │ │ stmdb r5, {r2, r3} │ │ │ │ str r1, [r5] │ │ │ │ - ldr r3, [pc, #56] @ bfba0 <__cxa_atexit@plt+0xb376c> │ │ │ │ + ldr r3, [pc, #56] @ c8af8 <__cxa_atexit@plt+0xbc6c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #48] @ bfba4 <__cxa_atexit@plt+0xb3770> │ │ │ │ + ldr r8, [pc, #48] @ c8afc <__cxa_atexit@plt+0xbc6c8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e44c <__cxa_atexit@plt+0x1722018> │ │ │ │ - ldr r7, [pc, #40] @ bfba8 <__cxa_atexit@plt+0xb3774> │ │ │ │ + ldr r7, [pc, #40] @ c8b00 <__cxa_atexit@plt+0xbc6cc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ - mvneq sl, r4, lsl #5 │ │ │ │ - mvneq sl, r8, ror #4 │ │ │ │ - mvneq sl, r0, ror #6 │ │ │ │ - @ instruction: 0x01e2a49c │ │ │ │ + mvneq r1, r4, lsr #6 │ │ │ │ + mvneq r1, r8, lsl #6 │ │ │ │ + mvneq r1, r0, lsl #8 │ │ │ │ + mvneq r1, r4, ror r5 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r0, sp, r0, asr #23 │ │ │ │ + biceq r8, ip, r4, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc bfc14 <__cxa_atexit@plt+0xb37e0> │ │ │ │ - ldr r2, [pc, #84] @ bfc2c <__cxa_atexit@plt+0xb37f8> │ │ │ │ + bcc c8b6c <__cxa_atexit@plt+0xbc738> │ │ │ │ + ldr r2, [pc, #84] @ c8b84 <__cxa_atexit@plt+0xbc750> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ bfc30 <__cxa_atexit@plt+0xb37fc> │ │ │ │ + ldr r1, [pc, #80] @ c8b88 <__cxa_atexit@plt+0xbc754> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r7} │ │ │ │ - ldr r3, [pc, #72] @ bfc34 <__cxa_atexit@plt+0xb3800> │ │ │ │ + ldr r3, [pc, #72] @ c8b8c <__cxa_atexit@plt+0xbc758> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #145 @ 0x91 │ │ │ │ sub r1, r6, #3 │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ str r2, [r5] │ │ │ │ - ldr r3, [pc, #52] @ bfc38 <__cxa_atexit@plt+0xb3804> │ │ │ │ + ldr r3, [pc, #52] @ c8b90 <__cxa_atexit@plt+0xbc75c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #44] @ bfc3c <__cxa_atexit@plt+0xb3808> │ │ │ │ + ldr r8, [pc, #44] @ c8b94 <__cxa_atexit@plt+0xbc760> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e44c <__cxa_atexit@plt+0x1722018> │ │ │ │ - ldr r3, [pc, #36] @ bfc40 <__cxa_atexit@plt+0xb380c> │ │ │ │ + ldr r3, [pc, #36] @ c8b98 <__cxa_atexit@plt+0xbc764> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq sl, r8, ror #3 │ │ │ │ - mvneq sl, ip, asr #3 │ │ │ │ - mvneq sl, r4, asr #5 │ │ │ │ - mvneq sl, r0, lsl #8 │ │ │ │ + mvneq r1, r8, lsl #5 │ │ │ │ + mvneq r1, ip, ror #4 │ │ │ │ + mvneq r1, r4, ror #6 │ │ │ │ + ldrdeq r1, [r2, #72]! @ 0x48 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ bfc64 <__cxa_atexit@plt+0xb3830> │ │ │ │ + ldr r3, [pc, #16] @ c8bbc <__cxa_atexit@plt+0xbc788> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r0, sp, r8, lsr #19 │ │ │ │ + biceq r8, ip, ip, lsl r0 │ │ │ │ andeq r0, r2, r0 │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi bfcac <__cxa_atexit@plt+0xb3878> │ │ │ │ + bhi c8c04 <__cxa_atexit@plt+0xbc7d0> │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r0, [pc, #40] @ bfcb8 <__cxa_atexit@plt+0xb3884> │ │ │ │ + ldr r0, [pc, #40] @ c8c10 <__cxa_atexit@plt+0xbc7dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ - ldr r7, [pc, #32] @ bfcbc <__cxa_atexit@plt+0xb3888> │ │ │ │ + ldr r7, [pc, #32] @ c8c14 <__cxa_atexit@plt+0xbc7e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r2, r1 │ │ │ │ addle r7, r7, #145 @ 0x91 │ │ │ │ addgt r7, r7, #129 @ 0x81 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, ror #1 │ │ │ │ - mvneq sl, ip, lsl r1 │ │ │ │ - biceq r0, sp, r8, lsr #21 │ │ │ │ + mvneq r1, r4, lsl #3 │ │ │ │ + strheq r1, [r2, #28]! │ │ │ │ + biceq r8, ip, ip, lsl r1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi bfda8 <__cxa_atexit@plt+0xb3974> │ │ │ │ - ldr r7, [pc, #248] @ bfddc <__cxa_atexit@plt+0xb39a8> │ │ │ │ + bhi c8d00 <__cxa_atexit@plt+0xbc8cc> │ │ │ │ + ldr r7, [pc, #248] @ c8d34 <__cxa_atexit@plt+0xbc900> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-8]! │ │ │ │ str r9, [r3, #4] │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq bfd8c <__cxa_atexit@plt+0xb3958> │ │ │ │ - ldr r1, [pc, #224] @ bfde0 <__cxa_atexit@plt+0xb39ac> │ │ │ │ + beq c8ce4 <__cxa_atexit@plt+0xbc8b0> │ │ │ │ + ldr r1, [pc, #224] @ c8d38 <__cxa_atexit@plt+0xbc904> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq bfd9c <__cxa_atexit@plt+0xb3968> │ │ │ │ + beq c8cf4 <__cxa_atexit@plt+0xbc8c0> │ │ │ │ ldr lr, [r4, #804] @ 0x324 │ │ │ │ sub r9, r2, #1 │ │ │ │ str r9, [r3] │ │ │ │ add r2, r6, #32 │ │ │ │ cmp lr, r2 │ │ │ │ - bcc bfdb8 <__cxa_atexit@plt+0xb3984> │ │ │ │ - ldr r8, [pc, #180] @ bfdec <__cxa_atexit@plt+0xb39b8> │ │ │ │ + bcc c8d10 <__cxa_atexit@plt+0xbc8dc> │ │ │ │ + ldr r8, [pc, #180] @ c8d44 <__cxa_atexit@plt+0xbc910> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #176] @ bfdf0 <__cxa_atexit@plt+0xb39bc> │ │ │ │ + ldr lr, [pc, #176] @ c8d48 <__cxa_atexit@plt+0xbc914> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [pc, #172] @ bfdf4 <__cxa_atexit@plt+0xb39c0> │ │ │ │ + ldr r3, [pc, #172] @ c8d4c <__cxa_atexit@plt+0xbc918> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ str r8, [r6, #4]! │ │ │ │ sub r3, r2, #11 │ │ │ │ sub r1, r2, #3 │ │ │ │ stmib r5, {r1, r3, r6, lr} │ │ │ │ - ldr r3, [pc, #148] @ bfdf8 <__cxa_atexit@plt+0xb39c4> │ │ │ │ + ldr r3, [pc, #148] @ c8d50 <__cxa_atexit@plt+0xbc91c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r3, [r6, #16] │ │ │ │ str r9, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ - ldr r8, [pc, #120] @ bfdfc <__cxa_atexit@plt+0xb39c8> │ │ │ │ + ldr r8, [pc, #120] @ c8d54 <__cxa_atexit@plt+0xbc920> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r6, r2 │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ bfde8 <__cxa_atexit@plt+0xb39b4> │ │ │ │ + ldr r7, [pc, #56] @ c8d40 <__cxa_atexit@plt+0xbc90c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ bfde4 <__cxa_atexit@plt+0xb39b0> │ │ │ │ + ldr r7, [pc, #36] @ c8d3c <__cxa_atexit@plt+0xbc908> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - biceq r0, sp, r0, ror #19 │ │ │ │ + biceq r8, ip, r4, asr r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ andeq r0, r0, r8, lsr #6 │ │ │ │ - mvneq sl, r0, asr r2 │ │ │ │ - mvneq sl, r4, rrx │ │ │ │ - mvneq sl, ip, lsl #5 │ │ │ │ - biceq r0, sp, ip, ror #18 │ │ │ │ + mvneq r1, r8, lsr #6 │ │ │ │ + mvneq r1, r4, lsl #2 │ │ │ │ + mvneq r1, r4, ror #6 │ │ │ │ + biceq r7, ip, r0, ror #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #188] @ bfed4 <__cxa_atexit@plt+0xb3aa0> │ │ │ │ + ldr r2, [pc, #188] @ c8e2c <__cxa_atexit@plt+0xbc9f8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq bfeac <__cxa_atexit@plt+0xb3a78> │ │ │ │ + beq c8e04 <__cxa_atexit@plt+0xbc9d0> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ sub r2, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc bfeb4 <__cxa_atexit@plt+0xb3a80> │ │ │ │ - ldr lr, [pc, #136] @ bfedc <__cxa_atexit@plt+0xb3aa8> │ │ │ │ + bcc c8e0c <__cxa_atexit@plt+0xbc9d8> │ │ │ │ + ldr lr, [pc, #136] @ c8e34 <__cxa_atexit@plt+0xbca00> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #132] @ bfee0 <__cxa_atexit@plt+0xb3aac> │ │ │ │ + ldr r8, [pc, #132] @ c8e38 <__cxa_atexit@plt+0xbca04> │ │ │ │ add r8, pc, r8 │ │ │ │ sub r9, r3, #11 │ │ │ │ sub r0, r3, #3 │ │ │ │ str r8, [r6, #4]! │ │ │ │ stmdb r5, {r0, r9} │ │ │ │ stm r5, {r6, lr} │ │ │ │ - ldr r0, [pc, #108] @ bfee4 <__cxa_atexit@plt+0xb3ab0> │ │ │ │ + ldr r0, [pc, #108] @ c8e3c <__cxa_atexit@plt+0xbca08> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ - ldr r6, [pc, #80] @ bfee8 <__cxa_atexit@plt+0xb3ab4> │ │ │ │ + ldr r6, [pc, #80] @ c8e40 <__cxa_atexit@plt+0xbca0c> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #72] @ bfeec <__cxa_atexit@plt+0xb3ab8> │ │ │ │ + ldr r8, [pc, #72] @ c8e44 <__cxa_atexit@plt+0xbca10> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r6, r3 │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ bfed8 <__cxa_atexit@plt+0xb3aa4> │ │ │ │ + ldr r7, [pc, #28] @ c8e30 <__cxa_atexit@plt+0xbc9fc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, r4, lsl r2 │ │ │ │ @ instruction: 0xfffffe10 │ │ │ │ - mvneq r9, r0, asr pc │ │ │ │ - mvneq sl, r0, lsl #2 │ │ │ │ - mvneq sl, ip, ror #2 │ │ │ │ - biceq r0, sp, ip, ror r8 │ │ │ │ + strdeq r0, [r2, #240]! @ 0xf0 │ │ │ │ + ldrdeq r1, [r2, #24]! │ │ │ │ + mvneq r1, r4, asr #4 │ │ │ │ + strdeq r7, [ip, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ sub r3, r6, #1 │ │ │ │ str r3, [r5] │ │ │ │ add r6, r2, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc bff7c <__cxa_atexit@plt+0xb3b48> │ │ │ │ - ldr lr, [pc, #116] @ bff98 <__cxa_atexit@plt+0xb3b64> │ │ │ │ + bcc c8ed4 <__cxa_atexit@plt+0xbcaa0> │ │ │ │ + ldr lr, [pc, #116] @ c8ef0 <__cxa_atexit@plt+0xbcabc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #112] @ bff9c <__cxa_atexit@plt+0xb3b68> │ │ │ │ + ldr r8, [pc, #112] @ c8ef4 <__cxa_atexit@plt+0xbcac0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ sub r9, r6, #11 │ │ │ │ sub r0, r6, #3 │ │ │ │ str r8, [r2, #4]! │ │ │ │ stmdb r5, {r0, r9} │ │ │ │ stm r5, {r2, lr} │ │ │ │ - ldr r0, [pc, #84] @ bffa0 <__cxa_atexit@plt+0xb3b6c> │ │ │ │ + ldr r0, [pc, #84] @ c8ef8 <__cxa_atexit@plt+0xbcac4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r1, [r2, #8] │ │ │ │ str r3, [r2, #12] │ │ │ │ str r0, [r2, #16] │ │ │ │ str r3, [r2, #20] │ │ │ │ str r0, [r2, #24] │ │ │ │ str r1, [r2, #28] │ │ │ │ - ldr r3, [pc, #56] @ bffa4 <__cxa_atexit@plt+0xb3b70> │ │ │ │ + ldr r3, [pc, #56] @ c8efc <__cxa_atexit@plt+0xbcac8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #48] @ bffa8 <__cxa_atexit@plt+0xb3b74> │ │ │ │ + ldr r8, [pc, #48] @ c8f00 <__cxa_atexit@plt+0xbcacc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ - ldr r7, [pc, #40] @ bffac <__cxa_atexit@plt+0xb3b78> │ │ │ │ + ldr r7, [pc, #40] @ c8f04 <__cxa_atexit@plt+0xbcad0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #32 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ - mvneq r9, ip, ror lr │ │ │ │ - mvneq sl, ip, lsr #32 │ │ │ │ - @ instruction: 0x01e2a098 │ │ │ │ + mvneq r0, ip, lsl pc │ │ │ │ + mvneq r1, r4, lsl #2 │ │ │ │ + mvneq r1, r0, ror r1 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - strheq r0, [sp, #124] @ 0x7c │ │ │ │ + biceq r7, ip, r0, lsr lr │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c0034 <__cxa_atexit@plt+0xb3c00> │ │ │ │ - ldr lr, [pc, #112] @ c004c <__cxa_atexit@plt+0xb3c18> │ │ │ │ + bcc c8f8c <__cxa_atexit@plt+0xbcb58> │ │ │ │ + ldr lr, [pc, #112] @ c8fa4 <__cxa_atexit@plt+0xbcb70> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #108] @ c0050 <__cxa_atexit@plt+0xb3c1c> │ │ │ │ + ldr r8, [pc, #108] @ c8fa8 <__cxa_atexit@plt+0xbcb74> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ sub r2, r6, #11 │ │ │ │ sub r1, r6, #3 │ │ │ │ str r8, [r3, #4]! │ │ │ │ sub r8, r5, #8 │ │ │ │ stm r8, {r1, r2, r3, lr} │ │ │ │ - ldr r2, [pc, #80] @ c0054 <__cxa_atexit@plt+0xb3c20> │ │ │ │ + ldr r2, [pc, #80] @ c8fac <__cxa_atexit@plt+0xbcb78> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r7, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ - ldr r3, [pc, #52] @ c0058 <__cxa_atexit@plt+0xb3c24> │ │ │ │ + ldr r3, [pc, #52] @ c8fb0 <__cxa_atexit@plt+0xbcb7c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #44] @ c005c <__cxa_atexit@plt+0xb3c28> │ │ │ │ + ldr r8, [pc, #44] @ c8fb4 <__cxa_atexit@plt+0xbcb80> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ - ldr r3, [pc, #36] @ c0060 <__cxa_atexit@plt+0xb3c2c> │ │ │ │ + ldr r3, [pc, #36] @ c8fb8 <__cxa_atexit@plt+0xbcb84> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #32 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xfffffc88 │ │ │ │ - mvneq r9, r4, asr #27 │ │ │ │ - mvneq r9, r4, ror pc │ │ │ │ - mvneq r9, r0, ror #31 │ │ │ │ + mvneq r0, r4, ror #28 │ │ │ │ + mvneq r1, ip, asr #32 │ │ │ │ + strheq r1, [r2, #8]! │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c0084 <__cxa_atexit@plt+0xb3c50> │ │ │ │ + ldr r3, [pc, #16] @ c8fdc <__cxa_atexit@plt+0xbcba8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r0, sp, r8, lsl #11 │ │ │ │ - ldrdeq r0, [sp, #108] @ 0x6c │ │ │ │ + strdeq r7, [ip, #188] @ 0xbc │ │ │ │ + biceq r7, ip, r0, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c00bc <__cxa_atexit@plt+0xb3c88> │ │ │ │ + bhi c9014 <__cxa_atexit@plt+0xbcbe0> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ c00c4 <__cxa_atexit@plt+0xb3c90> │ │ │ │ + ldr r2, [pc, #24] @ c901c <__cxa_atexit@plt+0xbcbe8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b bf868 <__cxa_atexit@plt+0xb3434> │ │ │ │ + b c87c0 <__cxa_atexit@plt+0xbc38c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r8, asr #25 │ │ │ │ - @ instruction: 0x01cd0698 │ │ │ │ + mvneq r0, r8, ror #26 │ │ │ │ + biceq r7, ip, ip, lsl #26 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c0118 <__cxa_atexit@plt+0xb3ce4> │ │ │ │ - ldr r3, [pc, #60] @ c0130 <__cxa_atexit@plt+0xb3cfc> │ │ │ │ + bcc c9070 <__cxa_atexit@plt+0xbcc3c> │ │ │ │ + ldr r3, [pc, #60] @ c9088 <__cxa_atexit@plt+0xbcc54> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r7, #4]! │ │ │ │ - ldr r3, [pc, #48] @ c0134 <__cxa_atexit@plt+0xb3d00> │ │ │ │ + ldr r3, [pc, #48] @ c908c <__cxa_atexit@plt+0xbcc58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r8, [r7, #8] │ │ │ │ add lr, r7, #12 │ │ │ │ stm lr, {r3, r7, r9} │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ c0138 <__cxa_atexit@plt+0xb3d04> │ │ │ │ + ldr r7, [pc, #24] @ c9090 <__cxa_atexit@plt+0xbcc5c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ - @ instruction: 0x01e29c98 │ │ │ │ - biceq r0, sp, r8, ror r6 │ │ │ │ - biceq r0, sp, r8, asr r6 │ │ │ │ + mvneq r0, r8, lsr sp │ │ │ │ + biceq r7, ip, ip, ror #25 │ │ │ │ + biceq r7, ip, ip, asr #25 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c0214 <__cxa_atexit@plt+0xb3de0> │ │ │ │ - ldr r7, [pc, #196] @ c0224 <__cxa_atexit@plt+0xb3df0> │ │ │ │ + bhi c916c <__cxa_atexit@plt+0xbcd38> │ │ │ │ + ldr r7, [pc, #196] @ c917c <__cxa_atexit@plt+0xbcd48> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-12]! │ │ │ │ stmib r3, {r9, sl} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq c0204 <__cxa_atexit@plt+0xb3dd0> │ │ │ │ - ldr r1, [pc, #172] @ c0228 <__cxa_atexit@plt+0xb3df4> │ │ │ │ + beq c915c <__cxa_atexit@plt+0xbcd28> │ │ │ │ + ldr r1, [pc, #172] @ c9180 <__cxa_atexit@plt+0xbcd4c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ sub r2, r2, #1 │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c01f8 <__cxa_atexit@plt+0xb3dc4> │ │ │ │ - ldr r0, [pc, #144] @ c022c <__cxa_atexit@plt+0xb3df8> │ │ │ │ + beq c9150 <__cxa_atexit@plt+0xbcd1c> │ │ │ │ + ldr r0, [pc, #144] @ c9184 <__cxa_atexit@plt+0xbcd50> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r0, [r5, #-12] │ │ │ │ sub r1, r1, #1 │ │ │ │ str r1, [r5, #-4] │ │ │ │ ands r0, r7, #3 │ │ │ │ - beq c01f8 <__cxa_atexit@plt+0xb3dc4> │ │ │ │ - ldr r7, [pc, #116] @ c0230 <__cxa_atexit@plt+0xb3dfc> │ │ │ │ + beq c9150 <__cxa_atexit@plt+0xbcd1c> │ │ │ │ + ldr r7, [pc, #116] @ c9188 <__cxa_atexit@plt+0xbcd54> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #112] @ c0234 <__cxa_atexit@plt+0xb3e00> │ │ │ │ + ldr r3, [pc, #112] @ c918c <__cxa_atexit@plt+0xbcd58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ sub r0, r0, #1 │ │ │ │ stmib r5, {r2, r3} │ │ │ │ str r1, [r5, #12] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r0, [r5, #20] │ │ │ │ - ldr r3, [pc, #84] @ c0238 <__cxa_atexit@plt+0xb3e04> │ │ │ │ + ldr r3, [pc, #84] @ c9190 <__cxa_atexit@plt+0xbcd5c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r7, #2 │ │ │ │ - ldr r7, [pc, #72] @ c023c <__cxa_atexit@plt+0xb3e08> │ │ │ │ + ldr r7, [pc, #72] @ c9194 <__cxa_atexit@plt+0xbcd60> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ c0240 <__cxa_atexit@plt+0xb3e0c> │ │ │ │ + ldr r7, [pc, #36] @ c9198 <__cxa_atexit@plt+0xbcd64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - ldrdeq r0, [sp, #92] @ 0x5c │ │ │ │ - mvneq r9, r0, asr #31 │ │ │ │ - mvneq r9, r4, lsl #23 │ │ │ │ - strexheq r9, r4, [r2] │ │ │ │ - @ instruction: 0x01cd0594 │ │ │ │ - biceq r0, sp, r4, asr r5 │ │ │ │ + biceq r7, ip, r0, asr ip │ │ │ │ + mvneq r1, ip, lsl #1 │ │ │ │ + mvneq r0, r4, lsr #24 │ │ │ │ + mvneq r1, r0, rrx │ │ │ │ + biceq r7, ip, r8, lsl #24 │ │ │ │ + biceq r7, ip, r8, asr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #128] @ c02dc <__cxa_atexit@plt+0xb3ea8> │ │ │ │ + ldr r2, [pc, #128] @ c9234 <__cxa_atexit@plt+0xbce00> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r3, r3, #1 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c02d4 <__cxa_atexit@plt+0xb3ea0> │ │ │ │ - ldr r1, [pc, #100] @ c02e0 <__cxa_atexit@plt+0xb3eac> │ │ │ │ + beq c922c <__cxa_atexit@plt+0xbcdf8> │ │ │ │ + ldr r1, [pc, #100] @ c9238 <__cxa_atexit@plt+0xbce04> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r1, [r5] │ │ │ │ sub r2, r2, #1 │ │ │ │ str r2, [r5, #8] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c02d4 <__cxa_atexit@plt+0xb3ea0> │ │ │ │ - ldr r7, [pc, #72] @ c02e4 <__cxa_atexit@plt+0xb3eb0> │ │ │ │ + beq c922c <__cxa_atexit@plt+0xbcdf8> │ │ │ │ + ldr r7, [pc, #72] @ c923c <__cxa_atexit@plt+0xbce08> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #68] @ c02e8 <__cxa_atexit@plt+0xb3eb4> │ │ │ │ + ldr r0, [pc, #68] @ c9240 <__cxa_atexit@plt+0xbce0c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub r1, r1, #1 │ │ │ │ str r3, [r5, #-8] │ │ │ │ stmda r5, {r0, r2} │ │ │ │ stmib r5, {r0, r1} │ │ │ │ str r0, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #44] @ c02ec <__cxa_atexit@plt+0xb3eb8> │ │ │ │ + ldr r3, [pc, #44] @ c9244 <__cxa_atexit@plt+0xbce10> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r7, #2 │ │ │ │ - ldr r7, [pc, #32] @ c02f0 <__cxa_atexit@plt+0xb3ebc> │ │ │ │ + ldr r7, [pc, #32] @ c9248 <__cxa_atexit@plt+0xbce14> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - strdeq r0, [sp, #76] @ 0x4c │ │ │ │ - mvneq r9, r0, ror #29 │ │ │ │ - mvneq r9, r8, lsr #21 │ │ │ │ - strheq r9, [r2, #232]! @ 0xe8 │ │ │ │ - biceq r0, sp, r4, lsr #9 │ │ │ │ + biceq r7, ip, r0, ror fp │ │ │ │ + mvneq r0, ip, lsr #31 │ │ │ │ + mvneq r0, r8, asr #22 │ │ │ │ + mvneq r0, r4, lsl #31 │ │ │ │ + biceq r7, ip, r8, lsl fp │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #112] @ c037c <__cxa_atexit@plt+0xb3f48> │ │ │ │ + ldr r2, [pc, #112] @ c92d4 <__cxa_atexit@plt+0xbcea0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r2, [r5] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r2, r3, #1 │ │ │ │ str r2, [r5, #8] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq c0374 <__cxa_atexit@plt+0xb3f40> │ │ │ │ - ldr r7, [pc, #80] @ c0380 <__cxa_atexit@plt+0xb3f4c> │ │ │ │ + beq c92cc <__cxa_atexit@plt+0xbce98> │ │ │ │ + ldr r7, [pc, #80] @ c92d8 <__cxa_atexit@plt+0xbcea4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r5] │ │ │ │ - ldr r2, [pc, #72] @ c0384 <__cxa_atexit@plt+0xb3f50> │ │ │ │ + ldr r2, [pc, #72] @ c92dc <__cxa_atexit@plt+0xbcea8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-4] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r2, [r5, #4] │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r5, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #40] @ c0388 <__cxa_atexit@plt+0xb3f54> │ │ │ │ + ldr r3, [pc, #40] @ c92e0 <__cxa_atexit@plt+0xbceac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r7, #2 │ │ │ │ - ldr r7, [pc, #28] @ c038c <__cxa_atexit@plt+0xb3f58> │ │ │ │ + ldr r7, [pc, #28] @ c92e4 <__cxa_atexit@plt+0xbceb0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - biceq r0, sp, r8, ror #8 │ │ │ │ - mvneq r9, r8, asr #28 │ │ │ │ - mvneq r9, r8, lsl #20 │ │ │ │ - mvneq r9, r8, lsl lr │ │ │ │ - biceq r0, sp, r8, lsl #8 │ │ │ │ + ldrdeq r7, [ip, #172] @ 0xac │ │ │ │ + mvneq r0, r4, lsl pc │ │ │ │ + mvneq r0, r8, lsr #21 │ │ │ │ + mvneq r0, r4, ror #29 │ │ │ │ + biceq r7, ip, ip, ror sl │ │ │ │ andeq r0, r0, r2, rrx │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ c03e4 <__cxa_atexit@plt+0xb3fb0> │ │ │ │ + ldr r3, [pc, #64] @ c933c <__cxa_atexit@plt+0xbcf08> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ c03e8 <__cxa_atexit@plt+0xb3fb4> │ │ │ │ + ldr r2, [pc, #60] @ c9340 <__cxa_atexit@plt+0xbcf0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ stm r5, {r0, r2, r7} │ │ │ │ str r2, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #28] @ c03ec <__cxa_atexit@plt+0xb3fb8> │ │ │ │ + ldr r7, [pc, #28] @ c9344 <__cxa_atexit@plt+0xbcf10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r3, #2 │ │ │ │ - ldr r7, [pc, #16] @ c03f0 <__cxa_atexit@plt+0xb3fbc> │ │ │ │ + ldr r7, [pc, #16] @ c9348 <__cxa_atexit@plt+0xbcf14> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - strdeq r0, [sp, #52] @ 0x34 │ │ │ │ - ldrdeq r9, [r2, #216]! @ 0xd8 │ │ │ │ - @ instruction: 0x01e29998 │ │ │ │ - mvneq r9, r8, lsr #27 │ │ │ │ - strheq r0, [sp, #56] @ 0x38 │ │ │ │ + biceq r7, ip, r8, ror #20 │ │ │ │ + mvneq r0, r4, lsr #29 │ │ │ │ + mvneq r0, r8, lsr sl │ │ │ │ + mvneq r0, r4, ror lr │ │ │ │ + biceq r7, ip, ip, lsr #20 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c04a0 <__cxa_atexit@plt+0xb406c> │ │ │ │ - ldr r7, [pc, #152] @ c04b0 <__cxa_atexit@plt+0xb407c> │ │ │ │ + bhi c93f8 <__cxa_atexit@plt+0xbcfc4> │ │ │ │ + ldr r7, [pc, #152] @ c9408 <__cxa_atexit@plt+0xbcfd4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-8]! │ │ │ │ str r9, [r3, #4] │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq c0484 <__cxa_atexit@plt+0xb4050> │ │ │ │ - ldr r1, [pc, #128] @ c04b4 <__cxa_atexit@plt+0xb4080> │ │ │ │ + beq c93dc <__cxa_atexit@plt+0xbcfa8> │ │ │ │ + ldr r1, [pc, #128] @ c940c <__cxa_atexit@plt+0xbcfd8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r2, r2, #1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c0494 <__cxa_atexit@plt+0xb4060> │ │ │ │ - ldr r7, [pc, #104] @ c04b8 <__cxa_atexit@plt+0xb4084> │ │ │ │ + beq c93ec <__cxa_atexit@plt+0xbcfb8> │ │ │ │ + ldr r7, [pc, #104] @ c9410 <__cxa_atexit@plt+0xbcfdc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #100] @ c04bc <__cxa_atexit@plt+0xb4088> │ │ │ │ + ldr r3, [pc, #100] @ c9414 <__cxa_atexit@plt+0xbcfe0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ sub r1, r1, #1 │ │ │ │ stmib r5, {r2, r3} │ │ │ │ str r1, [r5, #12] │ │ │ │ - ldr r3, [pc, #80] @ c04c0 <__cxa_atexit@plt+0xb408c> │ │ │ │ + ldr r3, [pc, #80] @ c9418 <__cxa_atexit@plt+0xbcfe4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r7, #2 │ │ │ │ - ldr r7, [pc, #68] @ c04c4 <__cxa_atexit@plt+0xb4090> │ │ │ │ + ldr r7, [pc, #68] @ c941c <__cxa_atexit@plt+0xbcfe8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ c04c8 <__cxa_atexit@plt+0xb4094> │ │ │ │ + ldr r7, [pc, #32] @ c9420 <__cxa_atexit@plt+0xbcfec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ - biceq r0, sp, r8, asr #6 │ │ │ │ - mvneq r9, ip, lsr #26 │ │ │ │ - strdeq r9, [r2, #136]! @ 0x88 │ │ │ │ - mvneq r9, ip, lsl #26 │ │ │ │ - biceq r0, sp, r0, lsr #6 │ │ │ │ - biceq r0, sp, r4, ror #5 │ │ │ │ + strheq r7, [ip, #156] @ 0x9c │ │ │ │ + strdeq r0, [r2, #216]! @ 0xd8 │ │ │ │ + @ instruction: 0x01e20998 │ │ │ │ + ldrdeq r0, [r2, #216]! @ 0xd8 │ │ │ │ + @ instruction: 0x01cc7994 │ │ │ │ + biceq r7, ip, r8, asr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #92] @ c0540 <__cxa_atexit@plt+0xb410c> │ │ │ │ + ldr r2, [pc, #92] @ c9498 <__cxa_atexit@plt+0xbd064> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r3, r3, #1 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c0538 <__cxa_atexit@plt+0xb4104> │ │ │ │ - ldr r7, [pc, #64] @ c0544 <__cxa_atexit@plt+0xb4110> │ │ │ │ + beq c9490 <__cxa_atexit@plt+0xbd05c> │ │ │ │ + ldr r7, [pc, #64] @ c949c <__cxa_atexit@plt+0xbd068> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #60] @ c0548 <__cxa_atexit@plt+0xb4114> │ │ │ │ + ldr r1, [pc, #60] @ c94a0 <__cxa_atexit@plt+0xbd06c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r2, r2, #1 │ │ │ │ str r3, [r5, #-4] │ │ │ │ stm r5, {r1, r2} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #40] @ c054c <__cxa_atexit@plt+0xb4118> │ │ │ │ + ldr r3, [pc, #40] @ c94a4 <__cxa_atexit@plt+0xbd070> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r7, #2 │ │ │ │ - ldr r7, [pc, #28] @ c0550 <__cxa_atexit@plt+0xb411c> │ │ │ │ + ldr r7, [pc, #28] @ c94a8 <__cxa_atexit@plt+0xbd074> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - @ instruction: 0x01cd0294 │ │ │ │ - mvneq r9, r8, ror ip │ │ │ │ - mvneq r9, r4, asr #16 │ │ │ │ - mvneq r9, r8, asr ip │ │ │ │ - biceq r0, sp, ip, asr r2 │ │ │ │ + biceq r7, ip, r8, lsl #18 │ │ │ │ + mvneq r0, r4, asr #26 │ │ │ │ + mvneq r0, r4, ror #17 │ │ │ │ + mvneq r0, r4, lsr #26 │ │ │ │ + ldrdeq r7, [ip, #128] @ 0x80 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ c05a8 <__cxa_atexit@plt+0xb4174> │ │ │ │ + ldr r3, [pc, #64] @ c9500 <__cxa_atexit@plt+0xbd0cc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ c05ac <__cxa_atexit@plt+0xb4178> │ │ │ │ + ldr r2, [pc, #60] @ c9504 <__cxa_atexit@plt+0xbd0d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r5, #4] │ │ │ │ str r1, [r5, #-4] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - ldr r7, [pc, #28] @ c05b0 <__cxa_atexit@plt+0xb417c> │ │ │ │ + ldr r7, [pc, #28] @ c9508 <__cxa_atexit@plt+0xbd0d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r3, #2 │ │ │ │ - ldr r7, [pc, #16] @ c05b4 <__cxa_atexit@plt+0xb4180> │ │ │ │ + ldr r7, [pc, #16] @ c950c <__cxa_atexit@plt+0xbd0d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - biceq r0, sp, r0, lsr r2 │ │ │ │ - mvneq r9, r4, lsl ip │ │ │ │ - ldrdeq r9, [r2, #116]! @ 0x74 │ │ │ │ - mvneq r9, r8, ror #23 │ │ │ │ - @ instruction: 0x01cd0298 │ │ │ │ + biceq r7, ip, r4, lsr #17 │ │ │ │ + mvneq r0, r0, ror #25 │ │ │ │ + mvneq r0, r4, ror r8 │ │ │ │ + strheq r0, [r2, #196]! @ 0xc4 │ │ │ │ + biceq r7, ip, ip, lsl #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - ldr r7, [pc, #12] @ c05dc <__cxa_atexit@plt+0xb41a8> │ │ │ │ + ldr r7, [pc, #12] @ c9534 <__cxa_atexit@plt+0xbd100> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - biceq r0, sp, ip, lsl #5 │ │ │ │ - biceq r0, sp, ip, ror #5 │ │ │ │ + biceq r7, ip, r0, lsl #18 │ │ │ │ + biceq r7, ip, r0, ror #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c0664 <__cxa_atexit@plt+0xb4230> │ │ │ │ - ldr r3, [pc, #112] @ c0674 <__cxa_atexit@plt+0xb4240> │ │ │ │ + bhi c95bc <__cxa_atexit@plt+0xbd188> │ │ │ │ + ldr r3, [pc, #112] @ c95cc <__cxa_atexit@plt+0xbd198> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ and r3, r8, #3 │ │ │ │ add r2, pc, #4 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add pc, r2, r3 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ c067c <__cxa_atexit@plt+0xb4248> │ │ │ │ + ldr r7, [pc, #60] @ c95d4 <__cxa_atexit@plt+0xbd1a0> │ │ │ │ add r7, pc, r7 │ │ │ │ - b c0658 <__cxa_atexit@plt+0xb4224> │ │ │ │ - ldr r7, [pc, #52] @ c0680 <__cxa_atexit@plt+0xb424c> │ │ │ │ + b c95b0 <__cxa_atexit@plt+0xbd17c> │ │ │ │ + ldr r7, [pc, #52] @ c95d8 <__cxa_atexit@plt+0xbd1a4> │ │ │ │ add r7, pc, r7 │ │ │ │ - b c0658 <__cxa_atexit@plt+0xb4224> │ │ │ │ - ldr r7, [pc, #32] @ c0678 <__cxa_atexit@plt+0xb4244> │ │ │ │ + b c95b0 <__cxa_atexit@plt+0xbd17c> │ │ │ │ + ldr r7, [pc, #32] @ c95d0 <__cxa_atexit@plt+0xbd19c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ c0684 <__cxa_atexit@plt+0xb4250> │ │ │ │ + ldr r7, [pc, #24] @ c95dc <__cxa_atexit@plt+0xbd1a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - biceq r0, sp, ip, asr r2 │ │ │ │ - biceq r0, sp, r8, asr r2 │ │ │ │ - strdeq r0, [sp, #20] │ │ │ │ - biceq r0, sp, r0, lsl #5 │ │ │ │ - biceq r0, sp, r8, asr #4 │ │ │ │ + ldrdeq r7, [ip, #128] @ 0x80 │ │ │ │ + biceq r7, ip, ip, asr #17 │ │ │ │ + biceq r7, ip, r8, ror #16 │ │ │ │ + strdeq r7, [ip, #132] @ 0x84 │ │ │ │ + strheq r7, [ip, #140] @ 0x8c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - beq c06bc <__cxa_atexit@plt+0xb4288> │ │ │ │ + beq c9614 <__cxa_atexit@plt+0xbd1e0> │ │ │ │ cmp r7, #3 │ │ │ │ - bne c06cc <__cxa_atexit@plt+0xb4298> │ │ │ │ - ldr r7, [pc, #48] @ c06e4 <__cxa_atexit@plt+0xb42b0> │ │ │ │ + bne c9624 <__cxa_atexit@plt+0xbd1f0> │ │ │ │ + ldr r7, [pc, #48] @ c963c <__cxa_atexit@plt+0xbd208> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c06e0 <__cxa_atexit@plt+0xb42ac> │ │ │ │ + ldr r7, [pc, #28] @ c9638 <__cxa_atexit@plt+0xbd204> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #8] @ c06dc <__cxa_atexit@plt+0xb42a8> │ │ │ │ + ldr r7, [pc, #8] @ c9634 <__cxa_atexit@plt+0xbd200> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - biceq r0, sp, r0, ror #3 │ │ │ │ - ldrdeq r0, [sp, #20] │ │ │ │ - biceq r0, sp, ip, lsl #3 │ │ │ │ + biceq r7, ip, r4, asr r8 │ │ │ │ + biceq r7, ip, r8, asr #16 │ │ │ │ + biceq r7, ip, r0, lsl #16 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ c0708 <__cxa_atexit@plt+0xb42d4> │ │ │ │ + ldr r7, [pc, #12] @ c9660 <__cxa_atexit@plt+0xbd22c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - strheq r9, [r2, #124]! @ 0x7c │ │ │ │ + mvneq r0, ip, asr r8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ c072c <__cxa_atexit@plt+0xb42f8> │ │ │ │ + ldr r7, [pc, #12] @ c9684 <__cxa_atexit@plt+0xbd250> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e29798 │ │ │ │ - strdeq r0, [sp, #36] @ 0x24 │ │ │ │ + mvneq r0, r8, lsr r8 │ │ │ │ + biceq r7, ip, r8, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c0788 <__cxa_atexit@plt+0xb4354> │ │ │ │ + bhi c96e0 <__cxa_atexit@plt+0xbd2ac> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c0780 <__cxa_atexit@plt+0xb434c> │ │ │ │ - ldr r3, [pc, #44] @ c0790 <__cxa_atexit@plt+0xb435c> │ │ │ │ + beq c96d8 <__cxa_atexit@plt+0xbd2a4> │ │ │ │ + ldr r3, [pc, #44] @ c96e8 <__cxa_atexit@plt+0xbd2b4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c0794 <__cxa_atexit@plt+0xb4360> │ │ │ │ + ldr r2, [pc, #40] @ c96ec <__cxa_atexit@plt+0xbd2b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r0, [sp, #36] @ 0x24 │ │ │ │ - strdeq r9, [r2, #88]! @ 0x58 │ │ │ │ - @ instruction: 0x01cd0298 │ │ │ │ + biceq r7, ip, r8, lsr #18 │ │ │ │ + @ instruction: 0x01e20698 │ │ │ │ + biceq r7, ip, ip, lsl #18 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c07e4 <__cxa_atexit@plt+0xb43b0> │ │ │ │ - ldr r3, [pc, #56] @ c07f4 <__cxa_atexit@plt+0xb43c0> │ │ │ │ + bhi c973c <__cxa_atexit@plt+0xbd308> │ │ │ │ + ldr r3, [pc, #56] @ c974c <__cxa_atexit@plt+0xbd318> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst sl, #3 │ │ │ │ - beq c07d4 <__cxa_atexit@plt+0xb43a0> │ │ │ │ - ldr r7, [pc, #40] @ c07f8 <__cxa_atexit@plt+0xb43c4> │ │ │ │ + beq c972c <__cxa_atexit@plt+0xbd2f8> │ │ │ │ + ldr r7, [pc, #40] @ c9750 <__cxa_atexit@plt+0xbd31c> │ │ │ │ add r7, pc, r7 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c07fc <__cxa_atexit@plt+0xb43c8> │ │ │ │ + ldr r7, [pc, #16] @ c9754 <__cxa_atexit@plt+0xbd320> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r0, sp, ip, ror #4 │ │ │ │ - biceq r0, sp, r0, ror #4 │ │ │ │ - biceq r0, sp, r4, lsr r2 │ │ │ │ + biceq r7, ip, r0, ror #17 │ │ │ │ + ldrdeq r7, [ip, #132] @ 0x84 │ │ │ │ + biceq r7, ip, r8, lsr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #8] @ c081c <__cxa_atexit@plt+0xb43e8> │ │ │ │ + ldr r7, [pc, #8] @ c9774 <__cxa_atexit@plt+0xbd340> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - biceq r0, sp, r8, lsr #4 │ │ │ │ + @ instruction: 0x01cc789c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c087c <__cxa_atexit@plt+0xb4448> │ │ │ │ - ldr r3, [pc, #76] @ c088c <__cxa_atexit@plt+0xb4458> │ │ │ │ + bhi c97d4 <__cxa_atexit@plt+0xbd3a0> │ │ │ │ + ldr r3, [pc, #76] @ c97e4 <__cxa_atexit@plt+0xbd3b0> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r8} │ │ │ │ tst sl, #3 │ │ │ │ - beq c086c <__cxa_atexit@plt+0xb4438> │ │ │ │ - ldr r3, [pc, #60] @ c0890 <__cxa_atexit@plt+0xb445c> │ │ │ │ + beq c97c4 <__cxa_atexit@plt+0xbd390> │ │ │ │ + ldr r3, [pc, #60] @ c97e8 <__cxa_atexit@plt+0xbd3b4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ ldr r8, [r5, #-4] │ │ │ │ str sl, [r5, #-4] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c0894 <__cxa_atexit@plt+0xb4460> │ │ │ │ + ldr r7, [pc, #16] @ c97ec <__cxa_atexit@plt+0xbd3b8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r9, ip, lsl #10 │ │ │ │ - ldrdeq r0, [sp, #16] │ │ │ │ + mvneq r0, ip, lsr #11 │ │ │ │ + biceq r7, ip, r4, asr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c08b8 <__cxa_atexit@plt+0xb4484> │ │ │ │ + ldr r3, [pc, #16] @ c9810 <__cxa_atexit@plt+0xbd3dc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ - strheq r9, [r2, #72]! @ 0x48 │ │ │ │ + mvneq r0, r8, asr r5 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c0900 <__cxa_atexit@plt+0xb44cc> │ │ │ │ - ldr r2, [pc, #52] @ c0910 <__cxa_atexit@plt+0xb44dc> │ │ │ │ + bhi c9858 <__cxa_atexit@plt+0xbd424> │ │ │ │ + ldr r2, [pc, #52] @ c9868 <__cxa_atexit@plt+0xbd434> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ stmda r5, {r2, r9} │ │ │ │ tst r7, #3 │ │ │ │ - beq c08f4 <__cxa_atexit@plt+0xb44c0> │ │ │ │ + beq c984c <__cxa_atexit@plt+0xbd418> │ │ │ │ ldr r7, [r5], #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c0914 <__cxa_atexit@plt+0xb44e0> │ │ │ │ + ldr r7, [pc, #12] @ c986c <__cxa_atexit@plt+0xbd438> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r0, sp, r0, asr r1 │ │ │ │ + biceq r7, ip, r4, asr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c097c <__cxa_atexit@plt+0xb4548> │ │ │ │ - ldr r3, [pc, #64] @ c098c <__cxa_atexit@plt+0xb4558> │ │ │ │ + bhi c98d4 <__cxa_atexit@plt+0xbd4a0> │ │ │ │ + ldr r3, [pc, #64] @ c98e4 <__cxa_atexit@plt+0xbd4b0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r9, #3 │ │ │ │ - beq c096c <__cxa_atexit@plt+0xb4538> │ │ │ │ - ldr r7, [pc, #48] @ c0990 <__cxa_atexit@plt+0xb455c> │ │ │ │ + beq c98c4 <__cxa_atexit@plt+0xbd490> │ │ │ │ + ldr r7, [pc, #48] @ c98e8 <__cxa_atexit@plt+0xbd4b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c0994 <__cxa_atexit@plt+0xb4560> │ │ │ │ + ldr r7, [pc, #16] @ c98ec <__cxa_atexit@plt+0xbd4b8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r9, r8, lsl #8 │ │ │ │ - ldrdeq r0, [sp, #8] │ │ │ │ + mvneq r0, r8, lsr #9 │ │ │ │ + biceq r7, ip, ip, asr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ c09b4 <__cxa_atexit@plt+0xb4580> │ │ │ │ + ldr r7, [pc, #12] @ c990c <__cxa_atexit@plt+0xbd4d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, asr #7 │ │ │ │ + mvneq r0, r0, ror #8 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c09fc <__cxa_atexit@plt+0xb45c8> │ │ │ │ - ldr r2, [pc, #52] @ c0a0c <__cxa_atexit@plt+0xb45d8> │ │ │ │ + bhi c9954 <__cxa_atexit@plt+0xbd520> │ │ │ │ + ldr r2, [pc, #52] @ c9964 <__cxa_atexit@plt+0xbd530> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ stmda r5, {r2, r9} │ │ │ │ tst r7, #3 │ │ │ │ - beq c09f0 <__cxa_atexit@plt+0xb45bc> │ │ │ │ + beq c9948 <__cxa_atexit@plt+0xbd514> │ │ │ │ ldr r7, [r5], #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c0a10 <__cxa_atexit@plt+0xb45dc> │ │ │ │ + ldr r7, [pc, #12] @ c9968 <__cxa_atexit@plt+0xbd534> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r0, sp, ip, asr r0 │ │ │ │ + ldrdeq r7, [ip, #96] @ 0x60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -184709,154 +193883,154 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c0ad4 <__cxa_atexit@plt+0xb46a0> │ │ │ │ - ldr r7, [pc, #132] @ c0ae4 <__cxa_atexit@plt+0xb46b0> │ │ │ │ + bhi c9a2c <__cxa_atexit@plt+0xbd5f8> │ │ │ │ + ldr r7, [pc, #132] @ c9a3c <__cxa_atexit@plt+0xbd608> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq c0aa8 <__cxa_atexit@plt+0xb4674> │ │ │ │ - ldr r1, [pc, #116] @ c0ae8 <__cxa_atexit@plt+0xb46b4> │ │ │ │ + beq c9a00 <__cxa_atexit@plt+0xbd5cc> │ │ │ │ + ldr r1, [pc, #116] @ c9a40 <__cxa_atexit@plt+0xbd60c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c0ab8 <__cxa_atexit@plt+0xb4684> │ │ │ │ + beq c9a10 <__cxa_atexit@plt+0xbd5dc> │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r2, r1 │ │ │ │ - bcs c0ac4 <__cxa_atexit@plt+0xb4690> │ │ │ │ - ldr r7, [pc, #76] @ c0aec <__cxa_atexit@plt+0xb46b8> │ │ │ │ + bcs c9a1c <__cxa_atexit@plt+0xbd5e8> │ │ │ │ + ldr r7, [pc, #76] @ c9a44 <__cxa_atexit@plt+0xbd610> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ c0af4 <__cxa_atexit@plt+0xb46c0> │ │ │ │ + ldr r7, [pc, #40] @ c9a4c <__cxa_atexit@plt+0xbd618> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c0af0 <__cxa_atexit@plt+0xb46bc> │ │ │ │ + ldr r7, [pc, #20] @ c9a48 <__cxa_atexit@plt+0xbd614> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mvneq r9, r8, ror r3 │ │ │ │ - biceq pc, ip, ip, lsl #31 │ │ │ │ - mvneq r9, r0, lsl r3 │ │ │ │ + mvneq r0, r8, lsl r4 │ │ │ │ + biceq r7, ip, r0, lsl #12 │ │ │ │ + strheq r0, [r2, #48]! @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #80] @ c0b5c <__cxa_atexit@plt+0xb4728> │ │ │ │ + ldr r2, [pc, #80] @ c9ab4 <__cxa_atexit@plt+0xbd680> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c0b44 <__cxa_atexit@plt+0xb4710> │ │ │ │ + beq c9a9c <__cxa_atexit@plt+0xbd668> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r2 │ │ │ │ - bcs c0b4c <__cxa_atexit@plt+0xb4718> │ │ │ │ - ldr r7, [pc, #36] @ c0b60 <__cxa_atexit@plt+0xb472c> │ │ │ │ + bcs c9aa4 <__cxa_atexit@plt+0xbd670> │ │ │ │ + ldr r7, [pc, #36] @ c9ab8 <__cxa_atexit@plt+0xbd684> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c0b64 <__cxa_atexit@plt+0xb4730> │ │ │ │ + ldr r7, [pc, #16] @ c9abc <__cxa_atexit@plt+0xbd688> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - ldrdeq r9, [r2, #44]! @ 0x2c │ │ │ │ - mvneq r9, r8, lsl #5 │ │ │ │ + mvneq r0, ip, ror r3 │ │ │ │ + mvneq r0, r8, lsr #6 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #44] @ c0ba4 <__cxa_atexit@plt+0xb4770> │ │ │ │ + ldr r2, [pc, #44] @ c9afc <__cxa_atexit@plt+0xbd6c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #40] @ c0ba8 <__cxa_atexit@plt+0xb4774> │ │ │ │ + ldr r3, [pc, #40] @ c9b00 <__cxa_atexit@plt+0xbd6cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r1, r7 │ │ │ │ addlt r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, lsr #5 │ │ │ │ - mvneq r9, ip, asr r2 │ │ │ │ + mvneq r0, r0, asr #6 │ │ │ │ + strdeq r0, [r2, #44]! @ 0x2c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c0c34 <__cxa_atexit@plt+0xb4800> │ │ │ │ - ldr r3, [pc, #120] @ c0c44 <__cxa_atexit@plt+0xb4810> │ │ │ │ + bhi c9b8c <__cxa_atexit@plt+0xbd758> │ │ │ │ + ldr r3, [pc, #120] @ c9b9c <__cxa_atexit@plt+0xbd768> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r8, r9} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq c0c18 <__cxa_atexit@plt+0xb47e4> │ │ │ │ - ldr r7, [pc, #96] @ c0c48 <__cxa_atexit@plt+0xb4814> │ │ │ │ + beq c9b70 <__cxa_atexit@plt+0xbd73c> │ │ │ │ + ldr r7, [pc, #96] @ c9ba0 <__cxa_atexit@plt+0xbd76c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-16]! │ │ │ │ ldr r7, [r3, #8] │ │ │ │ sub r1, r2, #1 │ │ │ │ str r1, [r3, #4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c0c28 <__cxa_atexit@plt+0xb47f4> │ │ │ │ + beq c9b80 <__cxa_atexit@plt+0xbd74c> │ │ │ │ cmp r2, r1 │ │ │ │ ldrcs r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c0c4c <__cxa_atexit@plt+0xb4818> │ │ │ │ + ldr r7, [pc, #16] @ c9ba4 <__cxa_atexit@plt+0xbd770> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq pc, ip, r0, lsr lr @ │ │ │ │ + biceq r7, ip, r4, lsr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #72] @ c0cac <__cxa_atexit@plt+0xb4878> │ │ │ │ + ldr r2, [pc, #72] @ c9c04 <__cxa_atexit@plt+0xbd7d0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c0ca0 <__cxa_atexit@plt+0xb486c> │ │ │ │ + beq c9bf8 <__cxa_atexit@plt+0xbd7c4> │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3], #12 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r7, r2 │ │ │ │ ldrge r7, [r5, #8] │ │ │ │ ldrlt r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -184878,231 +194052,231 @@ │ │ │ │ add r5, r5, #16 │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c0d78 <__cxa_atexit@plt+0xb4944> │ │ │ │ - ldr r7, [pc, #132] @ c0d88 <__cxa_atexit@plt+0xb4954> │ │ │ │ + bhi c9cd0 <__cxa_atexit@plt+0xbd89c> │ │ │ │ + ldr r7, [pc, #132] @ c9ce0 <__cxa_atexit@plt+0xbd8ac> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq c0d4c <__cxa_atexit@plt+0xb4918> │ │ │ │ - ldr r1, [pc, #116] @ c0d8c <__cxa_atexit@plt+0xb4958> │ │ │ │ + beq c9ca4 <__cxa_atexit@plt+0xbd870> │ │ │ │ + ldr r1, [pc, #116] @ c9ce4 <__cxa_atexit@plt+0xbd8b0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c0d5c <__cxa_atexit@plt+0xb4928> │ │ │ │ + beq c9cb4 <__cxa_atexit@plt+0xbd880> │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r2, r1 │ │ │ │ - bcs c0d68 <__cxa_atexit@plt+0xb4934> │ │ │ │ - ldr r7, [pc, #76] @ c0d90 <__cxa_atexit@plt+0xb495c> │ │ │ │ + bcs c9cc0 <__cxa_atexit@plt+0xbd88c> │ │ │ │ + ldr r7, [pc, #76] @ c9ce8 <__cxa_atexit@plt+0xbd8b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ c0d98 <__cxa_atexit@plt+0xb4964> │ │ │ │ + ldr r7, [pc, #40] @ c9cf0 <__cxa_atexit@plt+0xbd8bc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c0d94 <__cxa_atexit@plt+0xb4960> │ │ │ │ + ldr r7, [pc, #20] @ c9cec <__cxa_atexit@plt+0xbd8b8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - ldrdeq r9, [r2, #4]! │ │ │ │ - strdeq pc, [ip, #192] @ 0xc0 │ │ │ │ - mvneq r9, ip, rrx │ │ │ │ + mvneq r0, r4, ror r1 │ │ │ │ + biceq r7, ip, r4, ror #6 │ │ │ │ + mvneq r0, ip, lsl #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #80] @ c0e00 <__cxa_atexit@plt+0xb49cc> │ │ │ │ + ldr r2, [pc, #80] @ c9d58 <__cxa_atexit@plt+0xbd924> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c0de8 <__cxa_atexit@plt+0xb49b4> │ │ │ │ + beq c9d40 <__cxa_atexit@plt+0xbd90c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r2 │ │ │ │ - bcs c0df0 <__cxa_atexit@plt+0xb49bc> │ │ │ │ - ldr r7, [pc, #36] @ c0e04 <__cxa_atexit@plt+0xb49d0> │ │ │ │ + bcs c9d48 <__cxa_atexit@plt+0xbd914> │ │ │ │ + ldr r7, [pc, #36] @ c9d5c <__cxa_atexit@plt+0xbd928> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c0e08 <__cxa_atexit@plt+0xb49d4> │ │ │ │ + ldr r7, [pc, #16] @ c9d60 <__cxa_atexit@plt+0xbd92c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r9, r8, lsr r0 │ │ │ │ - mvneq r8, r4, ror #31 │ │ │ │ + ldrdeq r0, [r2, #8]! │ │ │ │ + mvneq r0, r4, lsl #1 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #44] @ c0e48 <__cxa_atexit@plt+0xb4a14> │ │ │ │ + ldr r2, [pc, #44] @ c9da0 <__cxa_atexit@plt+0xbd96c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #40] @ c0e4c <__cxa_atexit@plt+0xb4a18> │ │ │ │ + ldr r3, [pc, #40] @ c9da4 <__cxa_atexit@plt+0xbd970> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r1, r7 │ │ │ │ addlt r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [r2, #252]! @ 0xfc │ │ │ │ - strheq r8, [r2, #248]! @ 0xf8 │ │ │ │ + @ instruction: 0x01e2009c │ │ │ │ + mvneq r0, r8, asr r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c0ed4 <__cxa_atexit@plt+0xb4aa0> │ │ │ │ - ldr r7, [pc, #116] @ c0ee4 <__cxa_atexit@plt+0xb4ab0> │ │ │ │ + bhi c9e2c <__cxa_atexit@plt+0xbd9f8> │ │ │ │ + ldr r7, [pc, #116] @ c9e3c <__cxa_atexit@plt+0xbda08> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq c0eb8 <__cxa_atexit@plt+0xb4a84> │ │ │ │ - ldr r1, [pc, #100] @ c0ee8 <__cxa_atexit@plt+0xb4ab4> │ │ │ │ + beq c9e10 <__cxa_atexit@plt+0xbd9dc> │ │ │ │ + ldr r1, [pc, #100] @ c9e40 <__cxa_atexit@plt+0xbda0c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r2, #1 │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c0ec8 <__cxa_atexit@plt+0xb4a94> │ │ │ │ - ldr r7, [pc, #72] @ c0eec <__cxa_atexit@plt+0xb4ab8> │ │ │ │ + beq c9e20 <__cxa_atexit@plt+0xbd9ec> │ │ │ │ + ldr r7, [pc, #72] @ c9e44 <__cxa_atexit@plt+0xbda10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r2, r1 │ │ │ │ addcc r7, r7, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c0ef0 <__cxa_atexit@plt+0xb4abc> │ │ │ │ + ldr r7, [pc, #20] @ c9e48 <__cxa_atexit@plt+0xbda14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r8, lsr #30 │ │ │ │ - @ instruction: 0x01ccfb98 │ │ │ │ + mvneq pc, r8, asr #31 │ │ │ │ + biceq r7, ip, ip, lsl #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #64] @ c0f48 <__cxa_atexit@plt+0xb4b14> │ │ │ │ + ldr r2, [pc, #64] @ c9ea0 <__cxa_atexit@plt+0xbda6c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r1, r3, #1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c0f40 <__cxa_atexit@plt+0xb4b0c> │ │ │ │ - ldr r7, [pc, #32] @ c0f4c <__cxa_atexit@plt+0xb4b18> │ │ │ │ + beq c9e98 <__cxa_atexit@plt+0xbda64> │ │ │ │ + ldr r7, [pc, #32] @ c9ea4 <__cxa_atexit@plt+0xbda70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r3, r2 │ │ │ │ addcc r7, r7, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq r8, r0, lsr #29 │ │ │ │ + mvneq pc, r0, asr #30 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ c0f80 <__cxa_atexit@plt+0xb4b4c> │ │ │ │ + ldr r3, [pc, #32] @ c9ed8 <__cxa_atexit@plt+0xbdaa4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r2, r7 │ │ │ │ addlt r3, r3, #4 │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, ip, ror #28 │ │ │ │ + mvneq pc, ip, lsl #30 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c100c <__cxa_atexit@plt+0xb4bd8> │ │ │ │ - ldr r3, [pc, #120] @ c101c <__cxa_atexit@plt+0xb4be8> │ │ │ │ + bhi c9f64 <__cxa_atexit@plt+0xbdb30> │ │ │ │ + ldr r3, [pc, #120] @ c9f74 <__cxa_atexit@plt+0xbdb40> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r8, r9} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq c0ff0 <__cxa_atexit@plt+0xb4bbc> │ │ │ │ - ldr r7, [pc, #96] @ c1020 <__cxa_atexit@plt+0xb4bec> │ │ │ │ + beq c9f48 <__cxa_atexit@plt+0xbdb14> │ │ │ │ + ldr r7, [pc, #96] @ c9f78 <__cxa_atexit@plt+0xbdb44> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-16]! │ │ │ │ ldr r7, [r3, #8] │ │ │ │ sub r1, r2, #1 │ │ │ │ str r1, [r3, #4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq c1000 <__cxa_atexit@plt+0xb4bcc> │ │ │ │ + beq c9f58 <__cxa_atexit@plt+0xbdb24> │ │ │ │ cmp r2, r1 │ │ │ │ ldrcc r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c1024 <__cxa_atexit@plt+0xb4bf0> │ │ │ │ + ldr r7, [pc, #16] @ c9f7c <__cxa_atexit@plt+0xbdb48> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq pc, ip, r4, ror #20 │ │ │ │ + ldrdeq r7, [ip, #8] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #72] @ c1084 <__cxa_atexit@plt+0xb4c50> │ │ │ │ + ldr r2, [pc, #72] @ c9fdc <__cxa_atexit@plt+0xbdba8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c1078 <__cxa_atexit@plt+0xb4c44> │ │ │ │ + beq c9fd0 <__cxa_atexit@plt+0xbdb9c> │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3], #12 │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r7, r2 │ │ │ │ ldrge r7, [r5, #4] │ │ │ │ ldrlt r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -185123,730 +194297,730 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #16 │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ c10dc <__cxa_atexit@plt+0xb4ca8> │ │ │ │ + ldr r3, [pc, #8] @ ca034 <__cxa_atexit@plt+0xbdc00> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldrdeq pc, [ip, #144] @ 0x90 │ │ │ │ - strdeq pc, [ip, #152] @ 0x98 │ │ │ │ + biceq r7, ip, r4, asr #32 │ │ │ │ + biceq r7, ip, ip, rrx │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #12 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi c1138 <__cxa_atexit@plt+0xb4d04> │ │ │ │ + bhi ca090 <__cxa_atexit@plt+0xbdc5c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c1130 <__cxa_atexit@plt+0xb4cfc> │ │ │ │ - ldr r3, [pc, #44] @ c1140 <__cxa_atexit@plt+0xb4d0c> │ │ │ │ + beq ca088 <__cxa_atexit@plt+0xbdc54> │ │ │ │ + ldr r3, [pc, #44] @ ca098 <__cxa_atexit@plt+0xbdc64> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c1144 <__cxa_atexit@plt+0xb4d10> │ │ │ │ + ldr r2, [pc, #40] @ ca09c <__cxa_atexit@plt+0xbdc68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r8 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r8, r8, asr #24 │ │ │ │ - @ instruction: 0x01ccf990 │ │ │ │ + mvneq pc, r8, ror #25 │ │ │ │ + biceq r7, ip, r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #28] @ c1178 <__cxa_atexit@plt+0xb4d44> │ │ │ │ + ldr r7, [pc, #28] @ ca0d0 <__cxa_atexit@plt+0xbdc9c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ c117c <__cxa_atexit@plt+0xb4d48> │ │ │ │ + ldr r3, [pc, #24] @ ca0d4 <__cxa_atexit@plt+0xbdca0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #2 │ │ │ │ - ldr r7, [pc, #12] @ c1180 <__cxa_atexit@plt+0xb4d4c> │ │ │ │ + ldr r7, [pc, #12] @ ca0d8 <__cxa_atexit@plt+0xbdca4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfde7c <__cxa_atexit@plt+0x1bf1a48> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq pc, ip, r8, ror #18 │ │ │ │ - mvneq r8, r8, asr #28 │ │ │ │ + ldrdeq r6, [ip, #252] @ 0xfc │ │ │ │ + mvneq pc, r0, lsr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq pc, ip, r8, asr r9 @ │ │ │ │ + biceq r6, ip, ip, asr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c11f8 <__cxa_atexit@plt+0xb4dc4> │ │ │ │ + bhi ca150 <__cxa_atexit@plt+0xbdd1c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c11f0 <__cxa_atexit@plt+0xb4dbc> │ │ │ │ - ldr r8, [pc, #48] @ c1200 <__cxa_atexit@plt+0xb4dcc> │ │ │ │ + beq ca148 <__cxa_atexit@plt+0xbdd14> │ │ │ │ + ldr r8, [pc, #48] @ ca158 <__cxa_atexit@plt+0xbdd24> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #44] @ c1204 <__cxa_atexit@plt+0xb4dd0> │ │ │ │ + ldr r7, [pc, #44] @ ca15c <__cxa_atexit@plt+0xbdd28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r7, [pc, #32] @ c1208 <__cxa_atexit@plt+0xb4dd4> │ │ │ │ + ldr r7, [pc, #32] @ ca160 <__cxa_atexit@plt+0xbdd2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r5, r9 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq pc, ip, ip, lsl r9 @ │ │ │ │ - mvneq r8, ip, lsl #23 │ │ │ │ - mvneq r8, r4, ror #27 │ │ │ │ - strdeq pc, [ip, #132] @ 0x84 │ │ │ │ + strexbeq r6, r0, [ip] │ │ │ │ + mvneq pc, ip, lsr #24 │ │ │ │ + strheq pc, [r1, #236]! @ 0xec @ │ │ │ │ + biceq r6, ip, r8, ror #30 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1244 <__cxa_atexit@plt+0xb4e10> │ │ │ │ - ldr r2, [pc, #36] @ c1254 <__cxa_atexit@plt+0xb4e20> │ │ │ │ + bhi ca19c <__cxa_atexit@plt+0xbdd68> │ │ │ │ + ldr r2, [pc, #36] @ ca1ac <__cxa_atexit@plt+0xbdd78> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #32] @ c1258 <__cxa_atexit@plt+0xb4e24> │ │ │ │ + ldr r7, [pc, #32] @ ca1b0 <__cxa_atexit@plt+0xbdd7c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c125c <__cxa_atexit@plt+0xb4e28> │ │ │ │ + ldr r7, [pc, #16] @ ca1b4 <__cxa_atexit@plt+0xbdd80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrdeq pc, [ip, #132] @ 0x84 │ │ │ │ - ldrdeq pc, [ip, #128] @ 0x80 │ │ │ │ + biceq r6, ip, r8, asr #30 │ │ │ │ + biceq r6, ip, r4, asr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ c12b0 <__cxa_atexit@plt+0xb4e7c> │ │ │ │ + ldr r3, [pc, #64] @ ca208 <__cxa_atexit@plt+0xbddd4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq c1290 <__cxa_atexit@plt+0xb4e5c> │ │ │ │ + beq ca1e8 <__cxa_atexit@plt+0xbddb4> │ │ │ │ cmp r3, #0 │ │ │ │ - bne c129c <__cxa_atexit@plt+0xb4e68> │ │ │ │ + bne ca1f4 <__cxa_atexit@plt+0xbddc0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c12b4 <__cxa_atexit@plt+0xb4e80> │ │ │ │ + ldr r7, [pc, #16] @ ca20c <__cxa_atexit@plt+0xbddd8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - ldrdeq r8, [r2, #168]! @ 0xa8 │ │ │ │ + mvneq pc, r8, ror fp @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ - bne c12d8 <__cxa_atexit@plt+0xb4ea4> │ │ │ │ + bne ca230 <__cxa_atexit@plt+0xbddfc> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #12] @ c12ec <__cxa_atexit@plt+0xb4eb8> │ │ │ │ + ldr r7, [pc, #12] @ ca244 <__cxa_atexit@plt+0xbde10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e28a9c │ │ │ │ - biceq pc, ip, r0, lsr #16 │ │ │ │ + mvneq pc, ip, lsr fp @ │ │ │ │ + stlexbeq r6, r4, [ip] │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1328 <__cxa_atexit@plt+0xb4ef4> │ │ │ │ - ldr r2, [pc, #36] @ c1338 <__cxa_atexit@plt+0xb4f04> │ │ │ │ + bhi ca280 <__cxa_atexit@plt+0xbde4c> │ │ │ │ + ldr r2, [pc, #36] @ ca290 <__cxa_atexit@plt+0xbde5c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #32] @ c133c <__cxa_atexit@plt+0xb4f08> │ │ │ │ + ldr r7, [pc, #32] @ ca294 <__cxa_atexit@plt+0xbde60> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c1340 <__cxa_atexit@plt+0xb4f0c> │ │ │ │ + ldr r7, [pc, #16] @ ca298 <__cxa_atexit@plt+0xbde64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - strdeq pc, [ip, #112] @ 0x70 │ │ │ │ - biceq pc, ip, ip, ror #15 │ │ │ │ + biceq r6, ip, r4, ror #28 │ │ │ │ + biceq r6, ip, r0, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c13c0 <__cxa_atexit@plt+0xb4f8c> │ │ │ │ - ldr r2, [pc, #104] @ c13c8 <__cxa_atexit@plt+0xb4f94> │ │ │ │ + bhi ca318 <__cxa_atexit@plt+0xbdee4> │ │ │ │ + ldr r2, [pc, #104] @ ca320 <__cxa_atexit@plt+0xbdeec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #96] @ c13cc <__cxa_atexit@plt+0xb4f98> │ │ │ │ + ldr r1, [pc, #96] @ ca324 <__cxa_atexit@plt+0xbdef0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq c1398 <__cxa_atexit@plt+0xb4f64> │ │ │ │ + beq ca2f0 <__cxa_atexit@plt+0xbdebc> │ │ │ │ cmp r2, #0 │ │ │ │ - bne c13ac <__cxa_atexit@plt+0xb4f78> │ │ │ │ + bne ca304 <__cxa_atexit@plt+0xbded0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ c13d0 <__cxa_atexit@plt+0xb4f9c> │ │ │ │ + ldr r7, [pc, #48] @ ca328 <__cxa_atexit@plt+0xbdef4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ c13d4 <__cxa_atexit@plt+0xb4fa0> │ │ │ │ + ldr r7, [pc, #32] @ ca32c <__cxa_atexit@plt+0xbdef8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r8, r8, lsl #20 │ │ │ │ - mvneq r8, ip, lsr sl │ │ │ │ - mvneq r8, r4, ror #20 │ │ │ │ + mvneq pc, r8, lsr #21 │ │ │ │ + ldrdeq pc, [r1, #172]! @ 0xac │ │ │ │ + mvneq pc, r4, lsl #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ c140c <__cxa_atexit@plt+0xb4fd8> │ │ │ │ + ldr r2, [pc, #36] @ ca364 <__cxa_atexit@plt+0xbdf30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ c1410 <__cxa_atexit@plt+0xb4fdc> │ │ │ │ + ldr r3, [pc, #32] @ ca368 <__cxa_atexit@plt+0xbdf34> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r8, [r2, #148]! @ 0x94 │ │ │ │ - mvneq r8, r8, lsr #20 │ │ │ │ - biceq pc, ip, ip, ror #13 │ │ │ │ + @ instruction: 0x01e1fa94 │ │ │ │ + mvneq pc, r8, asr #21 │ │ │ │ + biceq r6, ip, r0, ror #26 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c144c <__cxa_atexit@plt+0xb5018> │ │ │ │ - ldr r5, [pc, #36] @ c145c <__cxa_atexit@plt+0xb5028> │ │ │ │ + bhi ca3a4 <__cxa_atexit@plt+0xbdf70> │ │ │ │ + ldr r5, [pc, #36] @ ca3b4 <__cxa_atexit@plt+0xbdf80> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #32] @ c1460 <__cxa_atexit@plt+0xb502c> │ │ │ │ + ldr r7, [pc, #32] @ ca3b8 <__cxa_atexit@plt+0xbdf84> │ │ │ │ add r7, pc, r7 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c1464 <__cxa_atexit@plt+0xb5030> │ │ │ │ + ldr r7, [pc, #16] @ ca3bc <__cxa_atexit@plt+0xbdf88> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq pc, ip, ip, asr #13 │ │ │ │ - ldrdeq pc, [ip, #104] @ 0x68 │ │ │ │ + biceq r6, ip, r0, asr #26 │ │ │ │ + biceq r6, ip, ip, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c14a0 <__cxa_atexit@plt+0xb506c> │ │ │ │ - ldr r2, [pc, #32] @ c14ac <__cxa_atexit@plt+0xb5078> │ │ │ │ + bcc ca3f8 <__cxa_atexit@plt+0xbdfc4> │ │ │ │ + ldr r2, [pc, #32] @ ca404 <__cxa_atexit@plt+0xbdfd0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - biceq pc, ip, r0, ror r6 @ │ │ │ │ + biceq r6, ip, r4, ror #25 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c14e8 <__cxa_atexit@plt+0xb50b4> │ │ │ │ - ldr r5, [pc, #36] @ c14f8 <__cxa_atexit@plt+0xb50c4> │ │ │ │ + bhi ca440 <__cxa_atexit@plt+0xbe00c> │ │ │ │ + ldr r5, [pc, #36] @ ca450 <__cxa_atexit@plt+0xbe01c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #32] @ c14fc <__cxa_atexit@plt+0xb50c8> │ │ │ │ + ldr r7, [pc, #32] @ ca454 <__cxa_atexit@plt+0xbe020> │ │ │ │ add r7, pc, r7 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c1500 <__cxa_atexit@plt+0xb50cc> │ │ │ │ + ldr r7, [pc, #16] @ ca458 <__cxa_atexit@plt+0xbe024> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - biceq pc, ip, r0, lsr r6 @ │ │ │ │ - biceq pc, ip, ip, lsr r6 @ │ │ │ │ - strdeq pc, [ip, #92] @ 0x5c │ │ │ │ + biceq r6, ip, r4, lsr #25 │ │ │ │ + strheq r6, [ip, #192] @ 0xc0 │ │ │ │ + biceq r6, ip, r0, ror ip │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c153c <__cxa_atexit@plt+0xb5108> │ │ │ │ - ldr r2, [pc, #36] @ c154c <__cxa_atexit@plt+0xb5118> │ │ │ │ + bhi ca494 <__cxa_atexit@plt+0xbe060> │ │ │ │ + ldr r2, [pc, #36] @ ca4a4 <__cxa_atexit@plt+0xbe070> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #32] @ c1550 <__cxa_atexit@plt+0xb511c> │ │ │ │ + ldr r7, [pc, #32] @ ca4a8 <__cxa_atexit@plt+0xbe074> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c1554 <__cxa_atexit@plt+0xb5120> │ │ │ │ + ldr r7, [pc, #16] @ ca4ac <__cxa_atexit@plt+0xbe078> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrdeq pc, [ip, #92] @ 0x5c │ │ │ │ - strdeq pc, [ip, #88] @ 0x58 │ │ │ │ + biceq r6, ip, r0, asr ip │ │ │ │ + biceq r6, ip, ip, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #60] @ c15a4 <__cxa_atexit@plt+0xb5170> │ │ │ │ + ldr r3, [pc, #60] @ ca4fc <__cxa_atexit@plt+0xbe0c8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c1590 <__cxa_atexit@plt+0xb515c> │ │ │ │ + beq ca4e8 <__cxa_atexit@plt+0xbe0b4> │ │ │ │ tst r7, #2 │ │ │ │ - bne c1598 <__cxa_atexit@plt+0xb5164> │ │ │ │ - ldr r7, [pc, #36] @ c15a8 <__cxa_atexit@plt+0xb5174> │ │ │ │ + bne ca4f0 <__cxa_atexit@plt+0xbe0bc> │ │ │ │ + ldr r7, [pc, #36] @ ca500 <__cxa_atexit@plt+0xbe0cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strdeq r8, [r2, #120]! @ 0x78 │ │ │ │ + @ instruction: 0x01e1f898 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ tst r7, #2 │ │ │ │ - bne c15d0 <__cxa_atexit@plt+0xb519c> │ │ │ │ - ldr r7, [pc, #24] @ c15dc <__cxa_atexit@plt+0xb51a8> │ │ │ │ + bne ca528 <__cxa_atexit@plt+0xbe0f4> │ │ │ │ + ldr r7, [pc, #24] @ ca534 <__cxa_atexit@plt+0xbe100> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - strheq r8, [r2, #120]! @ 0x78 │ │ │ │ - biceq pc, ip, r0, asr r5 @ │ │ │ │ + mvneq pc, r8, asr r8 @ │ │ │ │ + biceq r6, ip, r4, asr #23 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1618 <__cxa_atexit@plt+0xb51e4> │ │ │ │ - ldr r2, [pc, #36] @ c1628 <__cxa_atexit@plt+0xb51f4> │ │ │ │ + bhi ca570 <__cxa_atexit@plt+0xbe13c> │ │ │ │ + ldr r2, [pc, #36] @ ca580 <__cxa_atexit@plt+0xbe14c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #32] @ c162c <__cxa_atexit@plt+0xb51f8> │ │ │ │ + ldr r7, [pc, #32] @ ca584 <__cxa_atexit@plt+0xbe150> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c1630 <__cxa_atexit@plt+0xb51fc> │ │ │ │ + ldr r7, [pc, #16] @ ca588 <__cxa_atexit@plt+0xbe154> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ - biceq pc, ip, r0, lsl #10 │ │ │ │ - biceq pc, ip, ip, lsl r5 @ │ │ │ │ + biceq r6, ip, r4, ror fp │ │ │ │ + @ instruction: 0x01cc6b90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c16a8 <__cxa_atexit@plt+0xb5274> │ │ │ │ - ldr r2, [pc, #96] @ c16b0 <__cxa_atexit@plt+0xb527c> │ │ │ │ + bhi ca600 <__cxa_atexit@plt+0xbe1cc> │ │ │ │ + ldr r2, [pc, #96] @ ca608 <__cxa_atexit@plt+0xbe1d4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ c16b4 <__cxa_atexit@plt+0xb5280> │ │ │ │ + ldr r1, [pc, #88] @ ca60c <__cxa_atexit@plt+0xbe1d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq c168c <__cxa_atexit@plt+0xb5258> │ │ │ │ + beq ca5e4 <__cxa_atexit@plt+0xbe1b0> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ tst r7, #2 │ │ │ │ - bne c1698 <__cxa_atexit@plt+0xb5264> │ │ │ │ - ldr r7, [pc, #52] @ c16b8 <__cxa_atexit@plt+0xb5284> │ │ │ │ + bne ca5f0 <__cxa_atexit@plt+0xbe1bc> │ │ │ │ + ldr r7, [pc, #52] @ ca610 <__cxa_atexit@plt+0xbe1dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c16bc <__cxa_atexit@plt+0xb5288> │ │ │ │ + ldr r7, [pc, #28] @ ca614 <__cxa_atexit@plt+0xbe1e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r8, r8, lsl r7 │ │ │ │ - @ instruction: 0x01e28794 │ │ │ │ - mvneq r8, ip, lsr r7 │ │ │ │ + strheq pc, [r1, #120]! @ 0x78 @ │ │ │ │ + mvneq pc, r4, lsr r8 @ │ │ │ │ + ldrdeq pc, [r1, #124]! @ 0x7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #32] @ c16f0 <__cxa_atexit@plt+0xb52bc> │ │ │ │ + ldr r2, [pc, #32] @ ca648 <__cxa_atexit@plt+0xbe214> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #28] @ c16f4 <__cxa_atexit@plt+0xb52c0> │ │ │ │ + ldr r3, [pc, #28] @ ca64c <__cxa_atexit@plt+0xbe218> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ tst r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r8, asr #14 │ │ │ │ - mvneq r8, r4, lsl #14 │ │ │ │ - biceq pc, ip, r8, lsl #8 │ │ │ │ + mvneq pc, r8, ror #15 │ │ │ │ + mvneq pc, r4, lsr #15 │ │ │ │ + biceq r6, ip, ip, ror sl │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1730 <__cxa_atexit@plt+0xb52fc> │ │ │ │ - ldr r5, [pc, #36] @ c1740 <__cxa_atexit@plt+0xb530c> │ │ │ │ + bhi ca688 <__cxa_atexit@plt+0xbe254> │ │ │ │ + ldr r5, [pc, #36] @ ca698 <__cxa_atexit@plt+0xbe264> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #32] @ c1744 <__cxa_atexit@plt+0xb5310> │ │ │ │ + ldr r7, [pc, #32] @ ca69c <__cxa_atexit@plt+0xbe268> │ │ │ │ add r7, pc, r7 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c1748 <__cxa_atexit@plt+0xb5314> │ │ │ │ + ldr r7, [pc, #16] @ ca6a0 <__cxa_atexit@plt+0xbe26c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq pc, ip, r8, ror #7 │ │ │ │ - biceq pc, ip, r4, lsl r4 @ │ │ │ │ + biceq r6, ip, ip, asr sl │ │ │ │ + biceq r6, ip, r8, lsl #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c1784 <__cxa_atexit@plt+0xb5350> │ │ │ │ - ldr r2, [pc, #32] @ c1790 <__cxa_atexit@plt+0xb535c> │ │ │ │ + bcc ca6dc <__cxa_atexit@plt+0xbe2a8> │ │ │ │ + ldr r2, [pc, #32] @ ca6e8 <__cxa_atexit@plt+0xbe2b4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - biceq pc, ip, ip, lsr #7 │ │ │ │ + biceq r6, ip, r0, lsr #20 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c17cc <__cxa_atexit@plt+0xb5398> │ │ │ │ - ldr r5, [pc, #36] @ c17dc <__cxa_atexit@plt+0xb53a8> │ │ │ │ + bhi ca724 <__cxa_atexit@plt+0xbe2f0> │ │ │ │ + ldr r5, [pc, #36] @ ca734 <__cxa_atexit@plt+0xbe300> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #32] @ c17e0 <__cxa_atexit@plt+0xb53ac> │ │ │ │ + ldr r7, [pc, #32] @ ca738 <__cxa_atexit@plt+0xbe304> │ │ │ │ add r7, pc, r7 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfd4e0 <__cxa_atexit@plt+0x1bf10ac> │ │ │ │ - ldr r7, [pc, #16] @ c17e4 <__cxa_atexit@plt+0xb53b0> │ │ │ │ + ldr r7, [pc, #16] @ ca73c <__cxa_atexit@plt+0xbe308> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - biceq pc, ip, ip, asr #6 │ │ │ │ - biceq pc, ip, r8, ror r3 @ │ │ │ │ - biceq pc, ip, ip, ror #6 │ │ │ │ + biceq r6, ip, r0, asr #19 │ │ │ │ + biceq r6, ip, ip, ror #19 │ │ │ │ + biceq r6, ip, r0, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c1844 <__cxa_atexit@plt+0xb5410> │ │ │ │ + bhi ca79c <__cxa_atexit@plt+0xbe368> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c183c <__cxa_atexit@plt+0xb5408> │ │ │ │ - ldr r8, [pc, #48] @ c184c <__cxa_atexit@plt+0xb5418> │ │ │ │ + beq ca794 <__cxa_atexit@plt+0xbe360> │ │ │ │ + ldr r8, [pc, #48] @ ca7a4 <__cxa_atexit@plt+0xbe370> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #44] @ c1850 <__cxa_atexit@plt+0xb541c> │ │ │ │ + ldr r7, [pc, #44] @ ca7a8 <__cxa_atexit@plt+0xbe374> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r7, [pc, #32] @ c1854 <__cxa_atexit@plt+0xb5420> │ │ │ │ + ldr r7, [pc, #32] @ ca7ac <__cxa_atexit@plt+0xbe378> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r5, r9 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq pc, [ip, #32] │ │ │ │ - mvneq r8, r0, asr #10 │ │ │ │ - @ instruction: 0x01e2879c │ │ │ │ + biceq r6, ip, r4, asr #18 │ │ │ │ + mvneq pc, r0, ror #11 │ │ │ │ + mvneq pc, r4, ror r8 @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ c1878 <__cxa_atexit@plt+0xb5444> │ │ │ │ + ldr r3, [pc, #8] @ ca7d0 <__cxa_atexit@plt+0xbe39c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq pc, ip, ip, asr r2 @ │ │ │ │ + ldrdeq r6, [ip, #128] @ 0x80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c18ac <__cxa_atexit@plt+0xb5478> │ │ │ │ + bhi ca804 <__cxa_atexit@plt+0xbe3d0> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ c18b4 <__cxa_atexit@plt+0xb5480> │ │ │ │ + ldr r2, [pc, #24] @ ca80c <__cxa_atexit@plt+0xbe3d8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e46cc <__cxa_atexit@plt+0x16d8298> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [r2, #72]! @ 0x48 │ │ │ │ + mvneq pc, r8, ror r5 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1960 <__cxa_atexit@plt+0xb552c> │ │ │ │ - ldr r3, [pc, #144] @ c1968 <__cxa_atexit@plt+0xb5534> │ │ │ │ + bhi ca8b8 <__cxa_atexit@plt+0xbe484> │ │ │ │ + ldr r3, [pc, #144] @ ca8c0 <__cxa_atexit@plt+0xbe48c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r1, r2} │ │ │ │ tst r8, #3 │ │ │ │ - beq c1930 <__cxa_atexit@plt+0xb54fc> │ │ │ │ - ldr r1, [pc, #112] @ c196c <__cxa_atexit@plt+0xb5538> │ │ │ │ + beq ca888 <__cxa_atexit@plt+0xbe454> │ │ │ │ + ldr r1, [pc, #112] @ ca8c4 <__cxa_atexit@plt+0xbe490> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r7, [r8, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ str r2, [r3, #4] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq c1940 <__cxa_atexit@plt+0xb550c> │ │ │ │ + beq ca898 <__cxa_atexit@plt+0xbe464> │ │ │ │ cmp r1, #0 │ │ │ │ - bne c1958 <__cxa_atexit@plt+0xb5524> │ │ │ │ + bne ca8b0 <__cxa_atexit@plt+0xbe47c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ c1970 <__cxa_atexit@plt+0xb553c> │ │ │ │ + ldr r3, [pc, #40] @ ca8c8 <__cxa_atexit@plt+0xbe494> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r8, r8, lsl r4 │ │ │ │ + strheq pc, [r1, #72]! @ 0x48 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #84] @ c19e0 <__cxa_atexit@plt+0xb55ac> │ │ │ │ + ldr r2, [pc, #84] @ ca938 <__cxa_atexit@plt+0xbe504> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq c19b8 <__cxa_atexit@plt+0xb5584> │ │ │ │ + beq ca910 <__cxa_atexit@plt+0xbe4dc> │ │ │ │ cmp r2, #0 │ │ │ │ - bne c19d4 <__cxa_atexit@plt+0xb55a0> │ │ │ │ + bne ca92c <__cxa_atexit@plt+0xbe4f8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5, #8] │ │ │ │ - ldr r3, [pc, #24] @ c19e4 <__cxa_atexit@plt+0xb55b0> │ │ │ │ + ldr r3, [pc, #24] @ ca93c <__cxa_atexit@plt+0xbe508> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4]! │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0x01e28394 │ │ │ │ + mvneq pc, r4, lsr r4 @ │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c1a18 <__cxa_atexit@plt+0xb55e4> │ │ │ │ - ldr r3, [pc, #32] @ c1a24 <__cxa_atexit@plt+0xb55f0> │ │ │ │ + bne ca970 <__cxa_atexit@plt+0xbe53c> │ │ │ │ + ldr r3, [pc, #32] @ ca97c <__cxa_atexit@plt+0xbe548> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - mvneq r8, ip, asr r3 │ │ │ │ + strdeq pc, [r1, #60]! @ 0x3c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c1ac0 <__cxa_atexit@plt+0xb568c> │ │ │ │ - ldr lr, [pc, #132] @ c1ad0 <__cxa_atexit@plt+0xb569c> │ │ │ │ + bhi caa18 <__cxa_atexit@plt+0xbe5e4> │ │ │ │ + ldr lr, [pc, #132] @ caa28 <__cxa_atexit@plt+0xbe5f4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #120] @ c1ad4 <__cxa_atexit@plt+0xb56a0> │ │ │ │ + ldr r1, [pc, #120] @ caa2c <__cxa_atexit@plt+0xbe5f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r3, #-16] │ │ │ │ stmdb r3, {r0, r1, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c1a98 <__cxa_atexit@plt+0xb5664> │ │ │ │ - ldr r1, [pc, #100] @ c1ad8 <__cxa_atexit@plt+0xb56a4> │ │ │ │ + beq ca9f0 <__cxa_atexit@plt+0xbe5bc> │ │ │ │ + ldr r1, [pc, #100] @ caa30 <__cxa_atexit@plt+0xbe5fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r3, #-12] │ │ │ │ str r1, [r3, #-16] │ │ │ │ cmp r2, #2 │ │ │ │ - beq c1aa0 <__cxa_atexit@plt+0xb566c> │ │ │ │ + beq ca9f8 <__cxa_atexit@plt+0xbe5c4> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c1aac <__cxa_atexit@plt+0xb5678> │ │ │ │ - ldr r2, [pc, #80] @ c1ae4 <__cxa_atexit@plt+0xb56b0> │ │ │ │ + bne caa04 <__cxa_atexit@plt+0xbe5d0> │ │ │ │ + ldr r2, [pc, #80] @ caa3c <__cxa_atexit@plt+0xbe608> │ │ │ │ add r2, pc, r2 │ │ │ │ - b c1ab4 <__cxa_atexit@plt+0xb5680> │ │ │ │ + b caa0c <__cxa_atexit@plt+0xbe5d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #56] @ c1ae0 <__cxa_atexit@plt+0xb56ac> │ │ │ │ + ldr r2, [pc, #56] @ caa38 <__cxa_atexit@plt+0xbe604> │ │ │ │ add r2, pc, r2 │ │ │ │ - b c1ab4 <__cxa_atexit@plt+0xb5680> │ │ │ │ - ldr r2, [pc, #40] @ c1adc <__cxa_atexit@plt+0xb56a8> │ │ │ │ + b caa0c <__cxa_atexit@plt+0xbe5d8> │ │ │ │ + ldr r2, [pc, #40] @ caa34 <__cxa_atexit@plt+0xbe600> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r3, #-12] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r8, r8, lsl r3 │ │ │ │ - mvneq r8, ip, ror #5 │ │ │ │ - strdeq lr, [ip, #244] @ 0xf4 │ │ │ │ - biceq pc, ip, r8, lsr #32 │ │ │ │ - biceq pc, ip, r0, lsl #2 │ │ │ │ + strheq pc, [r1, #56]! @ 0x38 @ │ │ │ │ + mvneq pc, ip, lsl #7 │ │ │ │ + biceq r6, ip, r8, ror #12 │ │ │ │ + @ instruction: 0x01cc669c │ │ │ │ + biceq r6, ip, r4, ror r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #72] @ c1b40 <__cxa_atexit@plt+0xb570c> │ │ │ │ + ldr r3, [pc, #72] @ caa98 <__cxa_atexit@plt+0xbe664> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq c1b20 <__cxa_atexit@plt+0xb56ec> │ │ │ │ + beq caa78 <__cxa_atexit@plt+0xbe644> │ │ │ │ cmp r3, #3 │ │ │ │ - bne c1b2c <__cxa_atexit@plt+0xb56f8> │ │ │ │ - ldr r3, [pc, #48] @ c1b4c <__cxa_atexit@plt+0xb5718> │ │ │ │ + bne caa84 <__cxa_atexit@plt+0xbe650> │ │ │ │ + ldr r3, [pc, #48] @ caaa4 <__cxa_atexit@plt+0xbe670> │ │ │ │ add r3, pc, r3 │ │ │ │ - b c1b34 <__cxa_atexit@plt+0xb5700> │ │ │ │ - ldr r3, [pc, #32] @ c1b48 <__cxa_atexit@plt+0xb5714> │ │ │ │ + b caa8c <__cxa_atexit@plt+0xbe658> │ │ │ │ + ldr r3, [pc, #32] @ caaa0 <__cxa_atexit@plt+0xbe66c> │ │ │ │ add r3, pc, r3 │ │ │ │ - b c1b34 <__cxa_atexit@plt+0xb5700> │ │ │ │ - ldr r3, [pc, #16] @ c1b44 <__cxa_atexit@plt+0xb5710> │ │ │ │ + b caa8c <__cxa_atexit@plt+0xbe658> │ │ │ │ + ldr r3, [pc, #16] @ caa9c <__cxa_atexit@plt+0xbe668> │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ - mvneq r8, r8, ror #4 │ │ │ │ - biceq lr, ip, r4, ror pc │ │ │ │ - biceq lr, ip, r8, lsr #31 │ │ │ │ - biceq pc, ip, r8, ror r0 @ │ │ │ │ + mvneq pc, r8, lsl #6 │ │ │ │ + biceq r6, ip, r8, ror #11 │ │ │ │ + biceq r6, ip, ip, lsl r6 │ │ │ │ + biceq r6, ip, ip, ror #13 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c1ba0 <__cxa_atexit@plt+0xb576c> │ │ │ │ + bhi caaf8 <__cxa_atexit@plt+0xbe6c4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c1ba8 <__cxa_atexit@plt+0xb5774> │ │ │ │ - ldr r1, [pc, #64] @ c1bc4 <__cxa_atexit@plt+0xb5790> │ │ │ │ + bcc cab00 <__cxa_atexit@plt+0xbe6cc> │ │ │ │ + ldr r1, [pc, #64] @ cab1c <__cxa_atexit@plt+0xbe6e8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ c1bc8 <__cxa_atexit@plt+0xb5794> │ │ │ │ + ldr r0, [pc, #60] @ cab20 <__cxa_atexit@plt+0xbe6ec> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ stmdb r5, {r1, r3, r9} │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ mov r6, r3 │ │ │ │ - b c1bb0 <__cxa_atexit@plt+0xb577c> │ │ │ │ + b cab08 <__cxa_atexit@plt+0xbe6d4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ c1bc0 <__cxa_atexit@plt+0xb578c> │ │ │ │ + ldr r7, [pc, #8] @ cab18 <__cxa_atexit@plt+0xbe6e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, ip, ip, ror #31 │ │ │ │ + biceq r6, ip, r0, ror #12 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0xfffffcf4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c1c38 <__cxa_atexit@plt+0xb5804> │ │ │ │ - ldr lr, [pc, #84] @ c1c44 <__cxa_atexit@plt+0xb5810> │ │ │ │ + bcc cab90 <__cxa_atexit@plt+0xbe75c> │ │ │ │ + ldr lr, [pc, #84] @ cab9c <__cxa_atexit@plt+0xbe768> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #80] @ c1c48 <__cxa_atexit@plt+0xb5814> │ │ │ │ + ldr r9, [pc, #80] @ caba0 <__cxa_atexit@plt+0xbe76c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #76] @ c1c4c <__cxa_atexit@plt+0xb5818> │ │ │ │ + ldr r8, [pc, #76] @ caba4 <__cxa_atexit@plt+0xbe770> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ sub r1, r6, #23 │ │ │ │ str r9, [r3, #16]! │ │ │ │ str r8, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ @@ -185859,327 +195033,327 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcd0 │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - mvneq r8, r8, asr #5 │ │ │ │ + mvneq pc, r8, ror #6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c1cdc <__cxa_atexit@plt+0xb58a8> │ │ │ │ - ldr r3, [pc, #160] @ c1d10 <__cxa_atexit@plt+0xb58dc> │ │ │ │ + bhi cac34 <__cxa_atexit@plt+0xbe800> │ │ │ │ + ldr r3, [pc, #160] @ cac68 <__cxa_atexit@plt+0xbe834> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, sl} │ │ │ │ tst r8, #3 │ │ │ │ - beq c1ccc <__cxa_atexit@plt+0xb5898> │ │ │ │ + beq cac24 <__cxa_atexit@plt+0xbe7f0> │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c1cec <__cxa_atexit@plt+0xb58b8> │ │ │ │ + bhi cac44 <__cxa_atexit@plt+0xbe810> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c1cf4 <__cxa_atexit@plt+0xb58c0> │ │ │ │ - ldr r5, [pc, #120] @ c1d1c <__cxa_atexit@plt+0xb58e8> │ │ │ │ + bcc cac4c <__cxa_atexit@plt+0xbe818> │ │ │ │ + ldr r5, [pc, #120] @ cac74 <__cxa_atexit@plt+0xbe840> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #116] @ c1d20 <__cxa_atexit@plt+0xb58ec> │ │ │ │ + ldr r1, [pc, #116] @ cac78 <__cxa_atexit@plt+0xbe844> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r6, [r7] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ c1d18 <__cxa_atexit@plt+0xb58e4> │ │ │ │ + ldr r7, [pc, #52] @ cac70 <__cxa_atexit@plt+0xbe83c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ - b c1cfc <__cxa_atexit@plt+0xb58c8> │ │ │ │ + b cac54 <__cxa_atexit@plt+0xbe820> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #16] @ c1d14 <__cxa_atexit@plt+0xb58e0> │ │ │ │ + ldr r7, [pc, #16] @ cac6c <__cxa_atexit@plt+0xbe838> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - biceq lr, ip, r0, lsr #29 │ │ │ │ - biceq lr, ip, r4, asr #29 │ │ │ │ + biceq r6, ip, r4, lsl r5 │ │ │ │ + biceq r6, ip, r8, lsr r5 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ @ instruction: 0xfffffbd4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r6 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1d80 <__cxa_atexit@plt+0xb594c> │ │ │ │ + bhi cacd8 <__cxa_atexit@plt+0xbe8a4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r7, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c1d88 <__cxa_atexit@plt+0xb5954> │ │ │ │ - ldr r2, [pc, #76] @ c1da8 <__cxa_atexit@plt+0xb5974> │ │ │ │ + bcc cace0 <__cxa_atexit@plt+0xbe8ac> │ │ │ │ + ldr r2, [pc, #76] @ cad00 <__cxa_atexit@plt+0xbe8cc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ c1dac <__cxa_atexit@plt+0xb5978> │ │ │ │ + ldr r1, [pc, #72] @ cad04 <__cxa_atexit@plt+0xbe8d0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r7, #4]! │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r2, r7, r9} │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ mov r6, r7 │ │ │ │ - b c1d90 <__cxa_atexit@plt+0xb595c> │ │ │ │ + b cace8 <__cxa_atexit@plt+0xbe8b4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r7, [pc, #8] @ c1da4 <__cxa_atexit@plt+0xb5970> │ │ │ │ + ldr r7, [pc, #8] @ cacfc <__cxa_atexit@plt+0xbe8c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, ip, r8, lsl #28 │ │ │ │ + biceq r6, ip, ip, ror r4 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ @ instruction: 0xfffffb1c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1de0 <__cxa_atexit@plt+0xb59ac> │ │ │ │ + bhi cad38 <__cxa_atexit@plt+0xbe904> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ c1de8 <__cxa_atexit@plt+0xb59b4> │ │ │ │ + ldr r2, [pc, #24] @ cad40 <__cxa_atexit@plt+0xbe90c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e46cc <__cxa_atexit@plt+0x16d8298> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r4, lsr #31 │ │ │ │ + mvneq pc, r4, asr #32 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c1e94 <__cxa_atexit@plt+0xb5a60> │ │ │ │ - ldr r3, [pc, #144] @ c1e9c <__cxa_atexit@plt+0xb5a68> │ │ │ │ + bhi cadec <__cxa_atexit@plt+0xbe9b8> │ │ │ │ + ldr r3, [pc, #144] @ cadf4 <__cxa_atexit@plt+0xbe9c0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r1, r2} │ │ │ │ tst r8, #3 │ │ │ │ - beq c1e64 <__cxa_atexit@plt+0xb5a30> │ │ │ │ - ldr r1, [pc, #112] @ c1ea0 <__cxa_atexit@plt+0xb5a6c> │ │ │ │ + beq cadbc <__cxa_atexit@plt+0xbe988> │ │ │ │ + ldr r1, [pc, #112] @ cadf8 <__cxa_atexit@plt+0xbe9c4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r7, [r8, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ str r2, [r3, #4] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq c1e74 <__cxa_atexit@plt+0xb5a40> │ │ │ │ + beq cadcc <__cxa_atexit@plt+0xbe998> │ │ │ │ cmp r1, #0 │ │ │ │ - bne c1e8c <__cxa_atexit@plt+0xb5a58> │ │ │ │ + bne cade4 <__cxa_atexit@plt+0xbe9b0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ c1ea4 <__cxa_atexit@plt+0xb5a70> │ │ │ │ + ldr r3, [pc, #40] @ cadfc <__cxa_atexit@plt+0xbe9c8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r4, ror #29 │ │ │ │ + mvneq lr, r4, lsl #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #84] @ c1f14 <__cxa_atexit@plt+0xb5ae0> │ │ │ │ + ldr r2, [pc, #84] @ cae6c <__cxa_atexit@plt+0xbea38> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq c1eec <__cxa_atexit@plt+0xb5ab8> │ │ │ │ + beq cae44 <__cxa_atexit@plt+0xbea10> │ │ │ │ cmp r2, #0 │ │ │ │ - bne c1f08 <__cxa_atexit@plt+0xb5ad4> │ │ │ │ + bne cae60 <__cxa_atexit@plt+0xbea2c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5, #8] │ │ │ │ - ldr r3, [pc, #24] @ c1f18 <__cxa_atexit@plt+0xb5ae4> │ │ │ │ + ldr r3, [pc, #24] @ cae70 <__cxa_atexit@plt+0xbea3c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4]! │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r7, r0, ror #28 │ │ │ │ + mvneq lr, r0, lsl #30 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c1f4c <__cxa_atexit@plt+0xb5b18> │ │ │ │ - ldr r3, [pc, #32] @ c1f58 <__cxa_atexit@plt+0xb5b24> │ │ │ │ + bne caea4 <__cxa_atexit@plt+0xbea70> │ │ │ │ + ldr r3, [pc, #32] @ caeb0 <__cxa_atexit@plt+0xbea7c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - mvneq r7, r8, lsr #28 │ │ │ │ + mvneq lr, r8, asr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c1ff4 <__cxa_atexit@plt+0xb5bc0> │ │ │ │ - ldr lr, [pc, #132] @ c2004 <__cxa_atexit@plt+0xb5bd0> │ │ │ │ + bhi caf4c <__cxa_atexit@plt+0xbeb18> │ │ │ │ + ldr lr, [pc, #132] @ caf5c <__cxa_atexit@plt+0xbeb28> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #120] @ c2008 <__cxa_atexit@plt+0xb5bd4> │ │ │ │ + ldr r1, [pc, #120] @ caf60 <__cxa_atexit@plt+0xbeb2c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r3, #-16] │ │ │ │ stmdb r3, {r0, r1, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c1fcc <__cxa_atexit@plt+0xb5b98> │ │ │ │ - ldr r1, [pc, #100] @ c200c <__cxa_atexit@plt+0xb5bd8> │ │ │ │ + beq caf24 <__cxa_atexit@plt+0xbeaf0> │ │ │ │ + ldr r1, [pc, #100] @ caf64 <__cxa_atexit@plt+0xbeb30> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r3, #-12] │ │ │ │ str r1, [r3, #-16] │ │ │ │ cmp r2, #2 │ │ │ │ - beq c1fd4 <__cxa_atexit@plt+0xb5ba0> │ │ │ │ + beq caf2c <__cxa_atexit@plt+0xbeaf8> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c1fe0 <__cxa_atexit@plt+0xb5bac> │ │ │ │ - ldr r2, [pc, #80] @ c2018 <__cxa_atexit@plt+0xb5be4> │ │ │ │ + bne caf38 <__cxa_atexit@plt+0xbeb04> │ │ │ │ + ldr r2, [pc, #80] @ caf70 <__cxa_atexit@plt+0xbeb3c> │ │ │ │ add r2, pc, r2 │ │ │ │ - b c1fe8 <__cxa_atexit@plt+0xb5bb4> │ │ │ │ + b caf40 <__cxa_atexit@plt+0xbeb0c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #56] @ c2014 <__cxa_atexit@plt+0xb5be0> │ │ │ │ + ldr r2, [pc, #56] @ caf6c <__cxa_atexit@plt+0xbeb38> │ │ │ │ add r2, pc, r2 │ │ │ │ - b c1fe8 <__cxa_atexit@plt+0xb5bb4> │ │ │ │ - ldr r2, [pc, #40] @ c2010 <__cxa_atexit@plt+0xb5bdc> │ │ │ │ + b caf40 <__cxa_atexit@plt+0xbeb0c> │ │ │ │ + ldr r2, [pc, #40] @ caf68 <__cxa_atexit@plt+0xbeb34> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r3, #-12] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r7, r4, ror #27 │ │ │ │ - strheq r7, [r2, #216]! @ 0xd8 │ │ │ │ - biceq lr, ip, r0, asr #21 │ │ │ │ - strdeq lr, [ip, #164] @ 0xa4 │ │ │ │ - biceq lr, ip, ip, asr #23 │ │ │ │ + mvneq lr, r4, lsl #29 │ │ │ │ + mvneq lr, r8, asr lr │ │ │ │ + biceq r6, ip, r4, lsr r1 │ │ │ │ + biceq r6, ip, r8, ror #2 │ │ │ │ + biceq r6, ip, r0, asr #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #72] @ c2074 <__cxa_atexit@plt+0xb5c40> │ │ │ │ + ldr r3, [pc, #72] @ cafcc <__cxa_atexit@plt+0xbeb98> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq c2054 <__cxa_atexit@plt+0xb5c20> │ │ │ │ + beq cafac <__cxa_atexit@plt+0xbeb78> │ │ │ │ cmp r3, #3 │ │ │ │ - bne c2060 <__cxa_atexit@plt+0xb5c2c> │ │ │ │ - ldr r3, [pc, #48] @ c2080 <__cxa_atexit@plt+0xb5c4c> │ │ │ │ + bne cafb8 <__cxa_atexit@plt+0xbeb84> │ │ │ │ + ldr r3, [pc, #48] @ cafd8 <__cxa_atexit@plt+0xbeba4> │ │ │ │ add r3, pc, r3 │ │ │ │ - b c2068 <__cxa_atexit@plt+0xb5c34> │ │ │ │ - ldr r3, [pc, #32] @ c207c <__cxa_atexit@plt+0xb5c48> │ │ │ │ + b cafc0 <__cxa_atexit@plt+0xbeb8c> │ │ │ │ + ldr r3, [pc, #32] @ cafd4 <__cxa_atexit@plt+0xbeba0> │ │ │ │ add r3, pc, r3 │ │ │ │ - b c2068 <__cxa_atexit@plt+0xb5c34> │ │ │ │ - ldr r3, [pc, #16] @ c2078 <__cxa_atexit@plt+0xb5c44> │ │ │ │ + b cafc0 <__cxa_atexit@plt+0xbeb8c> │ │ │ │ + ldr r3, [pc, #16] @ cafd0 <__cxa_atexit@plt+0xbeb9c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ - mvneq r7, r4, lsr sp │ │ │ │ - biceq lr, ip, r0, asr #20 │ │ │ │ - biceq lr, ip, r4, ror sl │ │ │ │ - biceq lr, ip, r4, asr #22 │ │ │ │ + ldrdeq lr, [r1, #212]! @ 0xd4 │ │ │ │ + strheq r6, [ip, #4] │ │ │ │ + biceq r6, ip, r8, ror #1 │ │ │ │ + strheq r6, [ip, #24] │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c20d4 <__cxa_atexit@plt+0xb5ca0> │ │ │ │ + bhi cb02c <__cxa_atexit@plt+0xbebf8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c20dc <__cxa_atexit@plt+0xb5ca8> │ │ │ │ - ldr r1, [pc, #64] @ c20f8 <__cxa_atexit@plt+0xb5cc4> │ │ │ │ + bcc cb034 <__cxa_atexit@plt+0xbec00> │ │ │ │ + ldr r1, [pc, #64] @ cb050 <__cxa_atexit@plt+0xbec1c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ c20fc <__cxa_atexit@plt+0xb5cc8> │ │ │ │ + ldr r0, [pc, #60] @ cb054 <__cxa_atexit@plt+0xbec20> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ stmdb r5, {r1, r3, r9} │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ mov r6, r3 │ │ │ │ - b c20e4 <__cxa_atexit@plt+0xb5cb0> │ │ │ │ + b cb03c <__cxa_atexit@plt+0xbec08> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ c20f4 <__cxa_atexit@plt+0xb5cc0> │ │ │ │ + ldr r7, [pc, #8] @ cb04c <__cxa_atexit@plt+0xbec18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, ip, r0, asr #21 │ │ │ │ + biceq r6, ip, r4, lsr r1 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0xfffffcf4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c216c <__cxa_atexit@plt+0xb5d38> │ │ │ │ - ldr lr, [pc, #84] @ c2178 <__cxa_atexit@plt+0xb5d44> │ │ │ │ + bcc cb0c4 <__cxa_atexit@plt+0xbec90> │ │ │ │ + ldr lr, [pc, #84] @ cb0d0 <__cxa_atexit@plt+0xbec9c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #80] @ c217c <__cxa_atexit@plt+0xb5d48> │ │ │ │ + ldr r9, [pc, #80] @ cb0d4 <__cxa_atexit@plt+0xbeca0> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r8, [pc, #76] @ c2180 <__cxa_atexit@plt+0xb5d4c> │ │ │ │ + ldr r8, [pc, #76] @ cb0d8 <__cxa_atexit@plt+0xbeca4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ sub r1, r6, #23 │ │ │ │ str r9, [r3, #16]! │ │ │ │ str r8, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ @@ -186192,1321 +195366,1321 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcd0 │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - @ instruction: 0x01e27d94 │ │ │ │ + mvneq lr, r4, lsr lr │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c2210 <__cxa_atexit@plt+0xb5ddc> │ │ │ │ - ldr r3, [pc, #160] @ c2244 <__cxa_atexit@plt+0xb5e10> │ │ │ │ + bhi cb168 <__cxa_atexit@plt+0xbed34> │ │ │ │ + ldr r3, [pc, #160] @ cb19c <__cxa_atexit@plt+0xbed68> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, sl} │ │ │ │ tst r8, #3 │ │ │ │ - beq c2200 <__cxa_atexit@plt+0xb5dcc> │ │ │ │ + beq cb158 <__cxa_atexit@plt+0xbed24> │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c2220 <__cxa_atexit@plt+0xb5dec> │ │ │ │ + bhi cb178 <__cxa_atexit@plt+0xbed44> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c2228 <__cxa_atexit@plt+0xb5df4> │ │ │ │ - ldr r5, [pc, #120] @ c2250 <__cxa_atexit@plt+0xb5e1c> │ │ │ │ + bcc cb180 <__cxa_atexit@plt+0xbed4c> │ │ │ │ + ldr r5, [pc, #120] @ cb1a8 <__cxa_atexit@plt+0xbed74> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #116] @ c2254 <__cxa_atexit@plt+0xb5e20> │ │ │ │ + ldr r1, [pc, #116] @ cb1ac <__cxa_atexit@plt+0xbed78> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r6, [r7] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ c224c <__cxa_atexit@plt+0xb5e18> │ │ │ │ + ldr r7, [pc, #52] @ cb1a4 <__cxa_atexit@plt+0xbed70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ - b c2230 <__cxa_atexit@plt+0xb5dfc> │ │ │ │ + b cb188 <__cxa_atexit@plt+0xbed54> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #16] @ c2248 <__cxa_atexit@plt+0xb5e14> │ │ │ │ + ldr r7, [pc, #16] @ cb1a0 <__cxa_atexit@plt+0xbed6c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - biceq lr, ip, r4, ror r9 │ │ │ │ - @ instruction: 0x01cce998 │ │ │ │ + biceq r5, ip, r8, ror #31 │ │ │ │ + biceq r6, ip, ip │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ @ instruction: 0xfffffbd4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r6 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c22b4 <__cxa_atexit@plt+0xb5e80> │ │ │ │ + bhi cb20c <__cxa_atexit@plt+0xbedd8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r7, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c22bc <__cxa_atexit@plt+0xb5e88> │ │ │ │ - ldr r2, [pc, #76] @ c22dc <__cxa_atexit@plt+0xb5ea8> │ │ │ │ + bcc cb214 <__cxa_atexit@plt+0xbede0> │ │ │ │ + ldr r2, [pc, #76] @ cb234 <__cxa_atexit@plt+0xbee00> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ c22e0 <__cxa_atexit@plt+0xb5eac> │ │ │ │ + ldr r1, [pc, #72] @ cb238 <__cxa_atexit@plt+0xbee04> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r7, #4]! │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r2, r7, r9} │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ mov r6, r7 │ │ │ │ - b c22c4 <__cxa_atexit@plt+0xb5e90> │ │ │ │ + b cb21c <__cxa_atexit@plt+0xbede8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r7, [pc, #8] @ c22d8 <__cxa_atexit@plt+0xb5ea4> │ │ │ │ + ldr r7, [pc, #8] @ cb230 <__cxa_atexit@plt+0xbedfc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrdeq lr, [ip, #140] @ 0x8c │ │ │ │ + biceq r5, ip, r0, asr pc │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ @ instruction: 0xfffffb1c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ c2304 <__cxa_atexit@plt+0xb5ed0> │ │ │ │ + ldr r3, [pc, #8] @ cb25c <__cxa_atexit@plt+0xbee28> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - @ instruction: 0x01cce894 │ │ │ │ + biceq r5, ip, r8, lsl #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ c2328 <__cxa_atexit@plt+0xb5ef4> │ │ │ │ + ldr r3, [pc, #8] @ cb280 <__cxa_atexit@plt+0xbee4c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 1955c38 <__cxa_atexit@plt+0x1949804> │ │ │ │ - ldrdeq lr, [ip, #136] @ 0x88 │ │ │ │ - biceq lr, ip, r4, ror #17 │ │ │ │ + biceq r5, ip, ip, asr #30 │ │ │ │ + biceq r5, ip, r8, asr pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c2384 <__cxa_atexit@plt+0xb5f50> │ │ │ │ - ldr r2, [pc, #64] @ c238c <__cxa_atexit@plt+0xb5f58> │ │ │ │ + bhi cb2dc <__cxa_atexit@plt+0xbeea8> │ │ │ │ + ldr r2, [pc, #64] @ cb2e4 <__cxa_atexit@plt+0xbeeb0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ c2390 <__cxa_atexit@plt+0xb5f5c> │ │ │ │ + ldr r1, [pc, #60] @ cb2e8 <__cxa_atexit@plt+0xbeeb4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #52] @ c2394 <__cxa_atexit@plt+0xb5f60> │ │ │ │ + ldr r0, [pc, #52] @ cb2ec <__cxa_atexit@plt+0xbeeb8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ - ldr r0, [pc, #44] @ c2398 <__cxa_atexit@plt+0xb5f64> │ │ │ │ + ldr r0, [pc, #44] @ cb2f0 <__cxa_atexit@plt+0xbeebc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add sl, r0, #1 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ add r8, r1, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - strheq lr, [ip, #132] @ 0x84 │ │ │ │ - mvneq r7, r4, lsl sl │ │ │ │ - strdeq r7, [r2, #196]! @ 0xc4 │ │ │ │ + biceq r5, ip, r8, lsr #30 │ │ │ │ + strheq lr, [r1, #164]! @ 0xa4 │ │ │ │ + mvneq lr, ip, asr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c23d0 <__cxa_atexit@plt+0xb5f9c> │ │ │ │ - ldr r2, [pc, #28] @ c23dc <__cxa_atexit@plt+0xb5fa8> │ │ │ │ + bcc cb328 <__cxa_atexit@plt+0xbeef4> │ │ │ │ + ldr r2, [pc, #28] @ cb334 <__cxa_atexit@plt+0xbef00> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r4, lsr #25 │ │ │ │ - biceq lr, ip, ip, lsr #16 │ │ │ │ + mvneq lr, ip, ror sp │ │ │ │ + biceq r5, ip, r0, lsr #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc c2428 <__cxa_atexit@plt+0xb5ff4> │ │ │ │ - ldr r7, [pc, #52] @ c2440 <__cxa_atexit@plt+0xb600c> │ │ │ │ + bcc cb380 <__cxa_atexit@plt+0xbef4c> │ │ │ │ + ldr r7, [pc, #52] @ cb398 <__cxa_atexit@plt+0xbef64> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r7, [pc, #40] @ c2444 <__cxa_atexit@plt+0xb6010> │ │ │ │ + ldr r7, [pc, #40] @ cb39c <__cxa_atexit@plt+0xbef68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #24] @ c2448 <__cxa_atexit@plt+0xb6014> │ │ │ │ + ldr r7, [pc, #24] @ cb3a0 <__cxa_atexit@plt+0xbef6c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - ldrdeq r7, [r2, #192]! @ 0xc0 │ │ │ │ - strdeq lr, [ip, #120] @ 0x78 │ │ │ │ - biceq lr, ip, r0, asr #15 │ │ │ │ + @ instruction: 0x01e1ed9c │ │ │ │ + biceq r5, ip, ip, ror #28 │ │ │ │ + biceq r5, ip, r4, lsr lr │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c2490 <__cxa_atexit@plt+0xb605c> │ │ │ │ - ldr r3, [pc, #48] @ c24ac <__cxa_atexit@plt+0xb6078> │ │ │ │ + bhi cb3e8 <__cxa_atexit@plt+0xbefb4> │ │ │ │ + ldr r3, [pc, #48] @ cb404 <__cxa_atexit@plt+0xbefd0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ c24b0 <__cxa_atexit@plt+0xb607c> │ │ │ │ + ldr r2, [pc, #44] @ cb408 <__cxa_atexit@plt+0xbefd4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ - ldr r7, [pc, #28] @ c24b4 <__cxa_atexit@plt+0xb6080> │ │ │ │ + ldr r7, [pc, #28] @ cb40c <__cxa_atexit@plt+0xbefd8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq lr, ip, r4, lsl #15 │ │ │ │ - @ instruction: 0x01cce798 │ │ │ │ + strdeq r5, [ip, #216] @ 0xd8 │ │ │ │ + biceq r5, ip, ip, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c24ec <__cxa_atexit@plt+0xb60b8> │ │ │ │ - ldr r2, [pc, #28] @ c24f8 <__cxa_atexit@plt+0xb60c4> │ │ │ │ + bcc cb444 <__cxa_atexit@plt+0xbf010> │ │ │ │ + ldr r2, [pc, #28] @ cb450 <__cxa_atexit@plt+0xbf01c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r8, lsl #23 │ │ │ │ - biceq lr, ip, r4, lsr r7 │ │ │ │ + mvneq lr, r0, ror #24 │ │ │ │ + biceq r5, ip, r8, lsr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c2554 <__cxa_atexit@plt+0xb6120> │ │ │ │ + bhi cb4ac <__cxa_atexit@plt+0xbf078> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c254c <__cxa_atexit@plt+0xb6118> │ │ │ │ - ldr r3, [pc, #44] @ c255c <__cxa_atexit@plt+0xb6128> │ │ │ │ + beq cb4a4 <__cxa_atexit@plt+0xbf070> │ │ │ │ + ldr r3, [pc, #44] @ cb4b4 <__cxa_atexit@plt+0xbf080> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c2560 <__cxa_atexit@plt+0xb612c> │ │ │ │ + ldr r2, [pc, #40] @ cb4b8 <__cxa_atexit@plt+0xbf084> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1969964 <__cxa_atexit@plt+0x195d530> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, ip, r0, lsl #14 │ │ │ │ - mvneq r7, ip, lsr #16 │ │ │ │ - ldrdeq lr, [ip, #108] @ 0x6c │ │ │ │ + biceq r5, ip, r4, ror sp │ │ │ │ + mvneq lr, ip, asr #17 │ │ │ │ + biceq r5, ip, r0, asr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi c25d0 <__cxa_atexit@plt+0xb619c> │ │ │ │ + bhi cb528 <__cxa_atexit@plt+0xbf0f4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c25c8 <__cxa_atexit@plt+0xb6194> │ │ │ │ - ldr r7, [pc, #64] @ c25d8 <__cxa_atexit@plt+0xb61a4> │ │ │ │ + beq cb520 <__cxa_atexit@plt+0xbf0ec> │ │ │ │ + ldr r7, [pc, #64] @ cb530 <__cxa_atexit@plt+0xbf0fc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ c25dc <__cxa_atexit@plt+0xb61a8> │ │ │ │ + ldr r3, [pc, #60] @ cb534 <__cxa_atexit@plt+0xbf100> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #48] @ c25e0 <__cxa_atexit@plt+0xb61ac> │ │ │ │ + ldr r5, [pc, #48] @ cb538 <__cxa_atexit@plt+0xbf104> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #40] @ c25e4 <__cxa_atexit@plt+0xb61b0> │ │ │ │ + ldr r5, [pc, #40] @ cb53c <__cxa_atexit@plt+0xbf108> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq lr, [ip, #96] @ 0x60 │ │ │ │ - mvneq r7, r4, asr #15 │ │ │ │ - mvneq r7, r0, asr #22 │ │ │ │ - mvneq r7, r4, lsr #21 │ │ │ │ - biceq lr, ip, r4, ror #12 │ │ │ │ + biceq r5, ip, r4, lsr #26 │ │ │ │ + mvneq lr, r4, ror #16 │ │ │ │ + mvneq lr, ip, lsl #24 │ │ │ │ + mvneq lr, ip, ror fp │ │ │ │ + ldrdeq r5, [ip, #200] @ 0xc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ c2608 <__cxa_atexit@plt+0xb61d4> │ │ │ │ + ldr r8, [pc, #4] @ cb560 <__cxa_atexit@plt+0xbf12c> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - biceq lr, ip, r4, asr r6 │ │ │ │ - biceq lr, ip, r0, ror r6 │ │ │ │ + biceq r5, ip, r8, asr #25 │ │ │ │ + biceq r5, ip, r4, ror #25 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c2658 <__cxa_atexit@plt+0xb6224> │ │ │ │ - ldr r2, [pc, #56] @ c266c <__cxa_atexit@plt+0xb6238> │ │ │ │ + bhi cb5b0 <__cxa_atexit@plt+0xbf17c> │ │ │ │ + ldr r2, [pc, #56] @ cb5c4 <__cxa_atexit@plt+0xbf190> │ │ │ │ add r2, pc, r2 │ │ │ │ str r9, [r3, #-4] │ │ │ │ ldr r7, [r9, #3] │ │ │ │ str r8, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq c2650 <__cxa_atexit@plt+0xb621c> │ │ │ │ - b c2680 <__cxa_atexit@plt+0xb624c> │ │ │ │ + beq cb5a8 <__cxa_atexit@plt+0xbf174> │ │ │ │ + b cb5d8 <__cxa_atexit@plt+0xbf1a4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c2670 <__cxa_atexit@plt+0xb623c> │ │ │ │ + ldr r7, [pc, #16] @ cb5c8 <__cxa_atexit@plt+0xbf194> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq lr, ip, r4, lsr r6 │ │ │ │ - biceq lr, ip, ip, lsl #12 │ │ │ │ + biceq r5, ip, r8, lsr #25 │ │ │ │ + biceq r5, ip, r0, lsl #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne c26d0 <__cxa_atexit@plt+0xb629c> │ │ │ │ - ldr r2, [pc, #116] @ c2708 <__cxa_atexit@plt+0xb62d4> │ │ │ │ + bne cb628 <__cxa_atexit@plt+0xbf1f4> │ │ │ │ + ldr r2, [pc, #116] @ cb660 <__cxa_atexit@plt+0xbf22c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ str r2, [r5] │ │ │ │ tst r3, #3 │ │ │ │ - beq c26dc <__cxa_atexit@plt+0xb62a8> │ │ │ │ + beq cb634 <__cxa_atexit@plt+0xbf200> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r3, [r3, #3] │ │ │ │ add r5, r5, #12 │ │ │ │ cmp r3, #1 │ │ │ │ - beq c26e8 <__cxa_atexit@plt+0xb62b4> │ │ │ │ + beq cb640 <__cxa_atexit@plt+0xbf20c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne c26f8 <__cxa_atexit@plt+0xb62c4> │ │ │ │ - ldr r3, [pc, #76] @ c2714 <__cxa_atexit@plt+0xb62e0> │ │ │ │ + bne cb650 <__cxa_atexit@plt+0xbf21c> │ │ │ │ + ldr r3, [pc, #76] @ cb66c <__cxa_atexit@plt+0xbf238> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r8, [r5, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1570440 <__cxa_atexit@plt+0x156400c> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ c2710 <__cxa_atexit@plt+0xb62dc> │ │ │ │ + ldr r3, [pc, #32] @ cb668 <__cxa_atexit@plt+0xbf234> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #12] @ c270c <__cxa_atexit@plt+0xb62d8> │ │ │ │ + ldr r3, [pc, #12] @ cb664 <__cxa_atexit@plt+0xbf230> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - @ instruction: 0x01cce490 │ │ │ │ - strheq lr, [ip, #52] @ 0x34 │ │ │ │ - biceq lr, ip, r4, lsl #8 │ │ │ │ + biceq r5, ip, r4, lsl #22 │ │ │ │ + biceq r5, ip, r8, lsr #20 │ │ │ │ + biceq r5, ip, r8, ror sl │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r3, [r3, #3] │ │ │ │ cmp r3, #1 │ │ │ │ - beq c2750 <__cxa_atexit@plt+0xb631c> │ │ │ │ + beq cb6a8 <__cxa_atexit@plt+0xbf274> │ │ │ │ cmp r3, #2 │ │ │ │ - bne c2764 <__cxa_atexit@plt+0xb6330> │ │ │ │ - ldr r3, [pc, #60] @ c2780 <__cxa_atexit@plt+0xb634c> │ │ │ │ + bne cb6bc <__cxa_atexit@plt+0xbf288> │ │ │ │ + ldr r3, [pc, #60] @ cb6d8 <__cxa_atexit@plt+0xbf2a4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #36] @ c277c <__cxa_atexit@plt+0xb6348> │ │ │ │ + ldr r3, [pc, #36] @ cb6d4 <__cxa_atexit@plt+0xbf2a0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #12] @ c2778 <__cxa_atexit@plt+0xb6344> │ │ │ │ + ldr r3, [pc, #12] @ cb6d0 <__cxa_atexit@plt+0xbf29c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #3 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq lr, ip, r4, lsr #8 │ │ │ │ - biceq lr, ip, ip, asr #6 │ │ │ │ - biceq lr, ip, r8, lsl #7 │ │ │ │ - biceq lr, ip, r4, lsl #10 │ │ │ │ + @ instruction: 0x01cc5a98 │ │ │ │ + biceq r5, ip, r0, asr #19 │ │ │ │ + strdeq r5, [ip, #156] @ 0x9c │ │ │ │ + biceq r5, ip, r8, ror fp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c27b8 <__cxa_atexit@plt+0xb6384> │ │ │ │ - ldr r3, [pc, #32] @ c27c8 <__cxa_atexit@plt+0xb6394> │ │ │ │ + bhi cb710 <__cxa_atexit@plt+0xbf2dc> │ │ │ │ + ldr r3, [pc, #32] @ cb720 <__cxa_atexit@plt+0xbf2ec> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, sl} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldr r7, [pc, #12] @ c27cc <__cxa_atexit@plt+0xb6398> │ │ │ │ + ldr r7, [pc, #12] @ cb724 <__cxa_atexit@plt+0xbf2f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - ldrdeq lr, [ip, #76] @ 0x4c │ │ │ │ - strheq lr, [ip, #76] @ 0x4c │ │ │ │ + biceq r5, ip, r0, asr fp │ │ │ │ + biceq r5, ip, r0, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #108] @ c2854 <__cxa_atexit@plt+0xb6420> │ │ │ │ + ldr r7, [pc, #108] @ cb7ac <__cxa_atexit@plt+0xbf378> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ stm r5, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq c2828 <__cxa_atexit@plt+0xb63f4> │ │ │ │ + beq cb780 <__cxa_atexit@plt+0xbf34c> │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c2840 <__cxa_atexit@plt+0xb640c> │ │ │ │ - ldr r2, [pc, #76] @ c2858 <__cxa_atexit@plt+0xb6424> │ │ │ │ + bhi cb798 <__cxa_atexit@plt+0xbf364> │ │ │ │ + ldr r2, [pc, #76] @ cb7b0 <__cxa_atexit@plt+0xbf37c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r9, [r5, #4] │ │ │ │ ldr r7, [r9, #3] │ │ │ │ stmda r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq c2834 <__cxa_atexit@plt+0xb6400> │ │ │ │ + beq cb78c <__cxa_atexit@plt+0xbf358> │ │ │ │ mov r5, r3 │ │ │ │ - b c2680 <__cxa_atexit@plt+0xb624c> │ │ │ │ + b cb5d8 <__cxa_atexit@plt+0xbf1a4> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c285c <__cxa_atexit@plt+0xb6428> │ │ │ │ + ldr r7, [pc, #20] @ cb7b4 <__cxa_atexit@plt+0xbf380> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - biceq lr, ip, ip, asr #8 │ │ │ │ - biceq lr, ip, ip, lsr #8 │ │ │ │ + biceq r5, ip, r0, asr #21 │ │ │ │ + biceq r5, ip, r0, lsr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c28ac <__cxa_atexit@plt+0xb6478> │ │ │ │ - ldr r2, [pc, #52] @ c28c0 <__cxa_atexit@plt+0xb648c> │ │ │ │ + bhi cb804 <__cxa_atexit@plt+0xbf3d0> │ │ │ │ + ldr r2, [pc, #52] @ cb818 <__cxa_atexit@plt+0xbf3e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r9, [r3, #4] │ │ │ │ ldr r7, [r9, #3] │ │ │ │ stmda r3, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq c28a4 <__cxa_atexit@plt+0xb6470> │ │ │ │ - b c2680 <__cxa_atexit@plt+0xb624c> │ │ │ │ + beq cb7fc <__cxa_atexit@plt+0xbf3c8> │ │ │ │ + b cb5d8 <__cxa_atexit@plt+0xbf1a4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c28c4 <__cxa_atexit@plt+0xb6490> │ │ │ │ + ldr r7, [pc, #16] @ cb81c <__cxa_atexit@plt+0xbf3e8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdf0 │ │ │ │ - biceq lr, ip, r0, ror #7 │ │ │ │ - @ instruction: 0x01b57a3a │ │ │ │ + biceq r5, ip, r4, asr sl │ │ │ │ + @ instruction: 0x01b4ed55 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b57a70 │ │ │ │ + @ instruction: 0x01b4ed8b │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r3 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b57aa7 │ │ │ │ + @ instruction: 0x01b4edc2 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r2, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c2948 <__cxa_atexit@plt+0xb6514> │ │ │ │ - ldr r3, [pc, #40] @ c2960 <__cxa_atexit@plt+0xb652c> │ │ │ │ + bcc cb8a0 <__cxa_atexit@plt+0xbf46c> │ │ │ │ + ldr r3, [pc, #40] @ cb8b8 <__cxa_atexit@plt+0xbf484> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c2964 <__cxa_atexit@plt+0xb6530> │ │ │ │ + ldr r7, [pc, #20] @ cb8bc <__cxa_atexit@plt+0xbf488> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r8, ror #10 │ │ │ │ - biceq lr, ip, r4, lsr #7 │ │ │ │ + mvneq lr, r8, lsl #12 │ │ │ │ + biceq r5, ip, r8, lsl sl │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c2998 <__cxa_atexit@plt+0xb6564> │ │ │ │ - ldr r3, [pc, #24] @ c29a4 <__cxa_atexit@plt+0xb6570> │ │ │ │ + bhi cb8f0 <__cxa_atexit@plt+0xbf4bc> │ │ │ │ + ldr r3, [pc, #24] @ cb8fc <__cxa_atexit@plt+0xbf4c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c29dc <__cxa_atexit@plt+0xb65a8> │ │ │ │ - ldr r2, [pc, #28] @ c29e8 <__cxa_atexit@plt+0xb65b4> │ │ │ │ + bcc cb934 <__cxa_atexit@plt+0xbf500> │ │ │ │ + ldr r2, [pc, #28] @ cb940 <__cxa_atexit@plt+0xbf50c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r4, asr r4 │ │ │ │ + strdeq lr, [r1, #68]! @ 0x44 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c2a18 <__cxa_atexit@plt+0xb65e4> │ │ │ │ - ldr r2, [pc, #28] @ c2a28 <__cxa_atexit@plt+0xb65f4> │ │ │ │ + bhi cb970 <__cxa_atexit@plt+0xbf53c> │ │ │ │ + ldr r2, [pc, #28] @ cb980 <__cxa_atexit@plt+0xbf54c> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #12] @ c2a2c <__cxa_atexit@plt+0xb65f8> │ │ │ │ + ldr r7, [pc, #12] @ cb984 <__cxa_atexit@plt+0xbf550> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrdeq lr, [ip, #40] @ 0x28 │ │ │ │ + biceq r5, ip, ip, asr #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c2a80 <__cxa_atexit@plt+0xb664c> │ │ │ │ - ldr r7, [pc, #56] @ c2a8c <__cxa_atexit@plt+0xb6658> │ │ │ │ + bcc cb9d8 <__cxa_atexit@plt+0xbf5a4> │ │ │ │ + ldr r7, [pc, #56] @ cb9e4 <__cxa_atexit@plt+0xbf5b0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #52] @ c2a90 <__cxa_atexit@plt+0xb665c> │ │ │ │ + ldr r2, [pc, #52] @ cb9e8 <__cxa_atexit@plt+0xbf5b4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ c2a94 <__cxa_atexit@plt+0xb6660> │ │ │ │ + ldr r1, [pc, #48] @ cb9ec <__cxa_atexit@plt+0xbf5b8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ sub r7, r6, #3 │ │ │ │ add r8, r1, #2 │ │ │ │ b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - @ instruction: 0x01cce290 │ │ │ │ + biceq r5, ip, r4, lsl #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - biceq lr, ip, r0, asr #4 │ │ │ │ + strheq r5, [ip, #132] @ 0x84 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c2b18 <__cxa_atexit@plt+0xb66e4> │ │ │ │ - ldr r3, [pc, #84] @ c2b28 <__cxa_atexit@plt+0xb66f4> │ │ │ │ + bhi cba70 <__cxa_atexit@plt+0xbf63c> │ │ │ │ + ldr r3, [pc, #84] @ cba80 <__cxa_atexit@plt+0xbf64c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ str r8, [r7, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq c2b08 <__cxa_atexit@plt+0xb66d4> │ │ │ │ - ldr r7, [pc, #60] @ c2b2c <__cxa_atexit@plt+0xb66f8> │ │ │ │ + beq cba60 <__cxa_atexit@plt+0xbf62c> │ │ │ │ + ldr r7, [pc, #60] @ cba84 <__cxa_atexit@plt+0xbf650> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r9, #3] │ │ │ │ ldr r3, [r9, #7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r7, r9 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c2b30 <__cxa_atexit@plt+0xb66fc> │ │ │ │ + ldr r7, [pc, #16] @ cba88 <__cxa_atexit@plt+0xbf654> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - biceq lr, ip, r8, ror #3 │ │ │ │ - biceq lr, ip, r0, asr #3 │ │ │ │ + biceq r5, ip, ip, asr r8 │ │ │ │ + biceq r5, ip, r4, lsr r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ - ldr r2, [pc, #12] @ c2b5c <__cxa_atexit@plt+0xb6728> │ │ │ │ + ldr r2, [pc, #12] @ cbab4 <__cxa_atexit@plt+0xbf680> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - @ instruction: 0x01cce194 │ │ │ │ + biceq r5, ip, r8, lsl #16 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c2b84 <__cxa_atexit@plt+0xb6750> │ │ │ │ + ldr r3, [pc, #16] @ cbadc <__cxa_atexit@plt+0xbf6a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c2bcc <__cxa_atexit@plt+0xb6798> │ │ │ │ + bne cbb24 <__cxa_atexit@plt+0xbf6f0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c2be0 <__cxa_atexit@plt+0xb67ac> │ │ │ │ + bcc cbb38 <__cxa_atexit@plt+0xbf704> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ - ldr r2, [pc, #56] @ c2bf4 <__cxa_atexit@plt+0xb67c0> │ │ │ │ + ldr r2, [pc, #56] @ cbb4c <__cxa_atexit@plt+0xbf718> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c2bf0 <__cxa_atexit@plt+0xb67bc> │ │ │ │ + ldr r7, [pc, #28] @ cbb48 <__cxa_atexit@plt+0xbf714> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r4, ror #5 │ │ │ │ - mvneq r7, r4, asr #5 │ │ │ │ + mvneq lr, r4, lsl #7 │ │ │ │ + mvneq lr, r4, ror #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c2c5c <__cxa_atexit@plt+0xb6828> │ │ │ │ - ldr r3, [pc, #84] @ c2c6c <__cxa_atexit@plt+0xb6838> │ │ │ │ + bhi cbbb4 <__cxa_atexit@plt+0xbf780> │ │ │ │ + ldr r3, [pc, #84] @ cbbc4 <__cxa_atexit@plt+0xbf790> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c2c4c <__cxa_atexit@plt+0xb6818> │ │ │ │ - ldr r7, [pc, #64] @ c2c70 <__cxa_atexit@plt+0xb683c> │ │ │ │ + beq cbba4 <__cxa_atexit@plt+0xbf770> │ │ │ │ + ldr r7, [pc, #64] @ cbbc8 <__cxa_atexit@plt+0xbf794> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c2c74 <__cxa_atexit@plt+0xb6840> │ │ │ │ + ldr r7, [pc, #16] @ cbbcc <__cxa_atexit@plt+0xbf798> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r7, r0, lsr r1 │ │ │ │ - biceq lr, ip, ip, lsr #1 │ │ │ │ + ldrdeq lr, [r1, #16]! │ │ │ │ + biceq r5, ip, r0, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #8] @ c2c9c <__cxa_atexit@plt+0xb6868> │ │ │ │ + ldr r3, [pc, #8] @ cbbf4 <__cxa_atexit@plt+0xbf7c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - mvneq r7, ip, asr #1 │ │ │ │ + mvneq lr, ip, ror #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c2d0c <__cxa_atexit@plt+0xb68d8> │ │ │ │ - ldr r3, [pc, #92] @ c2d1c <__cxa_atexit@plt+0xb68e8> │ │ │ │ + bhi cbc64 <__cxa_atexit@plt+0xbf830> │ │ │ │ + ldr r3, [pc, #92] @ cbc74 <__cxa_atexit@plt+0xbf840> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c2cfc <__cxa_atexit@plt+0xb68c8> │ │ │ │ - ldr r7, [pc, #72] @ c2d20 <__cxa_atexit@plt+0xb68ec> │ │ │ │ + beq cbc54 <__cxa_atexit@plt+0xbf820> │ │ │ │ + ldr r7, [pc, #72] @ cbc78 <__cxa_atexit@plt+0xbf844> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #68] @ c2d24 <__cxa_atexit@plt+0xb68f0> │ │ │ │ + ldr r2, [pc, #68] @ cbc7c <__cxa_atexit@plt+0xbf848> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r1, [r8, #7] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ stmib r5, {r1, r7} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c2d28 <__cxa_atexit@plt+0xb68f4> │ │ │ │ + ldr r7, [pc, #20] @ cbc80 <__cxa_atexit@plt+0xbf84c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r7, r0, lsl #1 │ │ │ │ - biceq lr, ip, r0 │ │ │ │ + mvneq lr, r0, lsr #2 │ │ │ │ + biceq r5, ip, r4, ror r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ c2d58 <__cxa_atexit@plt+0xb6924> │ │ │ │ + ldr r3, [pc, #28] @ cbcb0 <__cxa_atexit@plt+0xbf87c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #12] @ c2d5c <__cxa_atexit@plt+0xb6928> │ │ │ │ + ldr r3, [pc, #12] @ cbcb4 <__cxa_atexit@plt+0xbf880> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r7, r0, lsl r0 │ │ │ │ + strheq lr, [r1, #0]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c2de8 <__cxa_atexit@plt+0xb69b4> │ │ │ │ - ldr r3, [pc, #92] @ c2df8 <__cxa_atexit@plt+0xb69c4> │ │ │ │ + bhi cbd40 <__cxa_atexit@plt+0xbf90c> │ │ │ │ + ldr r3, [pc, #92] @ cbd50 <__cxa_atexit@plt+0xbf91c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c2dd8 <__cxa_atexit@plt+0xb69a4> │ │ │ │ - ldr r7, [pc, #72] @ c2dfc <__cxa_atexit@plt+0xb69c8> │ │ │ │ + beq cbd30 <__cxa_atexit@plt+0xbf8fc> │ │ │ │ + ldr r7, [pc, #72] @ cbd54 <__cxa_atexit@plt+0xbf920> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #68] @ c2e00 <__cxa_atexit@plt+0xb69cc> │ │ │ │ + ldr r2, [pc, #68] @ cbd58 <__cxa_atexit@plt+0xbf924> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r1, [r8, #7] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ stmib r5, {r1, r7} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c2e04 <__cxa_atexit@plt+0xb69d0> │ │ │ │ + ldr r7, [pc, #20] @ cbd5c <__cxa_atexit@plt+0xbf928> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r6, r4, lsr #31 │ │ │ │ - biceq sp, ip, r8, lsr #30 │ │ │ │ + mvneq lr, r4, asr #32 │ │ │ │ + @ instruction: 0x01cc559c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ c2e34 <__cxa_atexit@plt+0xb6a00> │ │ │ │ + ldr r3, [pc, #28] @ cbd8c <__cxa_atexit@plt+0xbf958> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #12] @ c2e38 <__cxa_atexit@plt+0xb6a04> │ │ │ │ + ldr r3, [pc, #12] @ cbd90 <__cxa_atexit@plt+0xbf95c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r6, r4, lsr pc │ │ │ │ + ldrdeq sp, [r1, #244]! @ 0xf4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c2eb0 <__cxa_atexit@plt+0xb6a7c> │ │ │ │ - ldr r7, [pc, #72] @ c2ec4 <__cxa_atexit@plt+0xb6a90> │ │ │ │ + bhi cbe08 <__cxa_atexit@plt+0xbf9d4> │ │ │ │ + ldr r7, [pc, #72] @ cbe1c <__cxa_atexit@plt+0xbf9e8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq c2ea4 <__cxa_atexit@plt+0xb6a70> │ │ │ │ - ldr r7, [pc, #56] @ c2ec8 <__cxa_atexit@plt+0xb6a94> │ │ │ │ + beq cbdfc <__cxa_atexit@plt+0xbf9c8> │ │ │ │ + ldr r7, [pc, #56] @ cbe20 <__cxa_atexit@plt+0xbf9ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c2ecc <__cxa_atexit@plt+0xb6a98> │ │ │ │ + ldr r7, [pc, #20] @ cbe24 <__cxa_atexit@plt+0xbf9f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - biceq sp, ip, r4, ror #28 │ │ │ │ + ldrdeq r5, [ip, #72] @ 0x48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c2eec <__cxa_atexit@plt+0xb6ab8> │ │ │ │ + ldr r3, [pc, #12] @ cbe44 <__cxa_atexit@plt+0xbfa10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c2f24 <__cxa_atexit@plt+0xb6af0> │ │ │ │ - ldr r2, [pc, #28] @ c2f30 <__cxa_atexit@plt+0xb6afc> │ │ │ │ + bcc cbe7c <__cxa_atexit@plt+0xbfa48> │ │ │ │ + ldr r2, [pc, #28] @ cbe88 <__cxa_atexit@plt+0xbfa54> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e27090 │ │ │ │ - biceq sp, ip, r0, ror #27 │ │ │ │ + mvneq lr, r8, ror #2 │ │ │ │ + biceq r5, ip, r4, asr r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c2f90 <__cxa_atexit@plt+0xb6b5c> │ │ │ │ - ldr r7, [pc, #72] @ c2fa4 <__cxa_atexit@plt+0xb6b70> │ │ │ │ + bhi cbee8 <__cxa_atexit@plt+0xbfab4> │ │ │ │ + ldr r7, [pc, #72] @ cbefc <__cxa_atexit@plt+0xbfac8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq c2f84 <__cxa_atexit@plt+0xb6b50> │ │ │ │ - ldr r7, [pc, #56] @ c2fa8 <__cxa_atexit@plt+0xb6b74> │ │ │ │ + beq cbedc <__cxa_atexit@plt+0xbfaa8> │ │ │ │ + ldr r7, [pc, #56] @ cbf00 <__cxa_atexit@plt+0xbfacc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c2fac <__cxa_atexit@plt+0xb6b78> │ │ │ │ + ldr r7, [pc, #20] @ cbf04 <__cxa_atexit@plt+0xbfad0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - @ instruction: 0x01ccdd94 │ │ │ │ - biceq sp, ip, r8, ror #26 │ │ │ │ + biceq r5, ip, r8, lsl #8 │ │ │ │ + ldrdeq r5, [ip, #60] @ 0x3c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c2fd0 <__cxa_atexit@plt+0xb6b9c> │ │ │ │ + ldr r3, [pc, #12] @ cbf28 <__cxa_atexit@plt+0xbfaf4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq sp, ip, r4, asr #26 │ │ │ │ + strheq r5, [ip, #56] @ 0x38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c2ff4 <__cxa_atexit@plt+0xb6bc0> │ │ │ │ + ldr r3, [pc, #12] @ cbf4c <__cxa_atexit@plt+0xbfb18> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a708a4 <__cxa_atexit@plt+0x1a64470> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1a66ffc <__cxa_atexit@plt+0x1a5abc8> │ │ │ │ - biceq sp, ip, r8, lsl #26 │ │ │ │ + biceq r5, ip, ip, ror r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c303c <__cxa_atexit@plt+0xb6c08> │ │ │ │ - ldr r5, [pc, #28] @ c304c <__cxa_atexit@plt+0xb6c18> │ │ │ │ + bhi cbf94 <__cxa_atexit@plt+0xbfb60> │ │ │ │ + ldr r5, [pc, #28] @ cbfa4 <__cxa_atexit@plt+0xbfb70> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - ldr r7, [pc, #12] @ c3050 <__cxa_atexit@plt+0xb6c1c> │ │ │ │ + ldr r7, [pc, #12] @ cbfa8 <__cxa_atexit@plt+0xbfb74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - strdeq sp, [ip, #192] @ 0xc0 │ │ │ │ - biceq sp, ip, r4, asr #25 │ │ │ │ + biceq r5, ip, r4, ror #6 │ │ │ │ + biceq r5, ip, r8, lsr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c3074 <__cxa_atexit@plt+0xb6c40> │ │ │ │ + ldr r3, [pc, #12] @ cbfcc <__cxa_atexit@plt+0xbfb98> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1a708a4 <__cxa_atexit@plt+0x1a64470> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ c30c8 <__cxa_atexit@plt+0xb6c94> │ │ │ │ + ldr r3, [pc, #64] @ cc020 <__cxa_atexit@plt+0xbfbec> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq c30ac <__cxa_atexit@plt+0xb6c78> │ │ │ │ + beq cc004 <__cxa_atexit@plt+0xbfbd0> │ │ │ │ cmp r3, #2 │ │ │ │ - bne c30b4 <__cxa_atexit@plt+0xb6c80> │ │ │ │ + bne cc00c <__cxa_atexit@plt+0xbfbd8> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ b 15c60f8 <__cxa_atexit@plt+0x15b9cc4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #16] @ c30cc <__cxa_atexit@plt+0xb6c98> │ │ │ │ + ldr r3, [pc, #16] @ cc024 <__cxa_atexit@plt+0xbfbf0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 1b36878 <__cxa_atexit@plt+0x1b2a444> │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c30f0 <__cxa_atexit@plt+0xb6cbc> │ │ │ │ + bne cc048 <__cxa_atexit@plt+0xbfc14> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ b 15c60f8 <__cxa_atexit@plt+0x15b9cc4> │ │ │ │ - ldr r3, [pc, #12] @ c3104 <__cxa_atexit@plt+0xb6cd0> │ │ │ │ + ldr r3, [pc, #12] @ cc05c <__cxa_atexit@plt+0xbfc28> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 1b36878 <__cxa_atexit@plt+0x1b2a444> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 15c60f8 <__cxa_atexit@plt+0x15b9cc4> │ │ │ │ - biceq sp, ip, ip, lsl #24 │ │ │ │ + biceq r5, ip, r0, lsl #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c3190 <__cxa_atexit@plt+0xb6d5c> │ │ │ │ - ldr r7, [pc, #96] @ c31a4 <__cxa_atexit@plt+0xb6d70> │ │ │ │ + bhi cc0e8 <__cxa_atexit@plt+0xbfcb4> │ │ │ │ + ldr r7, [pc, #96] @ cc0fc <__cxa_atexit@plt+0xbfcc8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq c317c <__cxa_atexit@plt+0xb6d48> │ │ │ │ - ldr r3, [pc, #80] @ c31a8 <__cxa_atexit@plt+0xb6d74> │ │ │ │ + beq cc0d4 <__cxa_atexit@plt+0xbfca0> │ │ │ │ + ldr r3, [pc, #80] @ cc100 <__cxa_atexit@plt+0xbfccc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c3188 <__cxa_atexit@plt+0xb6d54> │ │ │ │ - ldr r3, [pc, #60] @ c31ac <__cxa_atexit@plt+0xb6d78> │ │ │ │ + beq cc0e0 <__cxa_atexit@plt+0xbfcac> │ │ │ │ + ldr r3, [pc, #60] @ cc104 <__cxa_atexit@plt+0xbfcd0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ c31b0 <__cxa_atexit@plt+0xb6d7c> │ │ │ │ + ldr r7, [pc, #24] @ cc108 <__cxa_atexit@plt+0xbfcd4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - biceq sp, ip, r4, lsr #23 │ │ │ │ - biceq sp, ip, r8, ror fp │ │ │ │ + biceq r5, ip, r8, lsl r2 │ │ │ │ + biceq r5, ip, ip, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #76] @ c3214 <__cxa_atexit@plt+0xb6de0> │ │ │ │ + ldr r3, [pc, #76] @ cc16c <__cxa_atexit@plt+0xbfd38> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq c31f4 <__cxa_atexit@plt+0xb6dc0> │ │ │ │ + beq cc14c <__cxa_atexit@plt+0xbfd18> │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c3200 <__cxa_atexit@plt+0xb6dcc> │ │ │ │ - ldr r7, [pc, #52] @ c321c <__cxa_atexit@plt+0xb6de8> │ │ │ │ + bhi cc158 <__cxa_atexit@plt+0xbfd24> │ │ │ │ + ldr r7, [pc, #52] @ cc174 <__cxa_atexit@plt+0xbfd40> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c3218 <__cxa_atexit@plt+0xb6de4> │ │ │ │ + ldr r7, [pc, #16] @ cc170 <__cxa_atexit@plt+0xbfd3c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - biceq sp, ip, ip, lsr #22 │ │ │ │ + biceq r5, ip, r0, lsr #3 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - biceq sp, ip, ip, lsl #22 │ │ │ │ + biceq r5, ip, r0, lsl #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c324c <__cxa_atexit@plt+0xb6e18> │ │ │ │ - ldr r7, [pc, #32] @ c3260 <__cxa_atexit@plt+0xb6e2c> │ │ │ │ + bhi cc1a4 <__cxa_atexit@plt+0xbfd70> │ │ │ │ + ldr r7, [pc, #32] @ cc1b8 <__cxa_atexit@plt+0xbfd84> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - ldr r7, [pc, #16] @ c3264 <__cxa_atexit@plt+0xb6e30> │ │ │ │ + ldr r7, [pc, #16] @ cc1bc <__cxa_atexit@plt+0xbfd88> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - biceq sp, ip, r0, ror #21 │ │ │ │ + biceq r5, ip, r4, asr r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c32cc <__cxa_atexit@plt+0xb6e98> │ │ │ │ - ldr r3, [pc, #84] @ c32dc <__cxa_atexit@plt+0xb6ea8> │ │ │ │ + bhi cc224 <__cxa_atexit@plt+0xbfdf0> │ │ │ │ + ldr r3, [pc, #84] @ cc234 <__cxa_atexit@plt+0xbfe00> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c32bc <__cxa_atexit@plt+0xb6e88> │ │ │ │ - ldr r7, [pc, #64] @ c32e0 <__cxa_atexit@plt+0xb6eac> │ │ │ │ + beq cc214 <__cxa_atexit@plt+0xbfde0> │ │ │ │ + ldr r7, [pc, #64] @ cc238 <__cxa_atexit@plt+0xbfe04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c32e4 <__cxa_atexit@plt+0xb6eb0> │ │ │ │ + ldr r7, [pc, #16] @ cc23c <__cxa_atexit@plt+0xbfe08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - mvneq r6, r0, asr #21 │ │ │ │ - biceq sp, ip, r0, ror sl │ │ │ │ + mvneq sp, r0, ror #22 │ │ │ │ + biceq r5, ip, r4, ror #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #8] @ c330c <__cxa_atexit@plt+0xb6ed8> │ │ │ │ + ldr r3, [pc, #8] @ cc264 <__cxa_atexit@plt+0xbfe30> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ - mvneq r6, ip, asr sl │ │ │ │ + strdeq sp, [r1, #172]! @ 0xac │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c337c <__cxa_atexit@plt+0xb6f48> │ │ │ │ - ldr r3, [pc, #92] @ c338c <__cxa_atexit@plt+0xb6f58> │ │ │ │ + bhi cc2d4 <__cxa_atexit@plt+0xbfea0> │ │ │ │ + ldr r3, [pc, #92] @ cc2e4 <__cxa_atexit@plt+0xbfeb0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c336c <__cxa_atexit@plt+0xb6f38> │ │ │ │ - ldr r7, [pc, #72] @ c3390 <__cxa_atexit@plt+0xb6f5c> │ │ │ │ + beq cc2c4 <__cxa_atexit@plt+0xbfe90> │ │ │ │ + ldr r7, [pc, #72] @ cc2e8 <__cxa_atexit@plt+0xbfeb4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #68] @ c3394 <__cxa_atexit@plt+0xb6f60> │ │ │ │ + ldr r2, [pc, #68] @ cc2ec <__cxa_atexit@plt+0xbfeb8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r1, [r8, #7] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ stmib r5, {r1, r7} │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c3398 <__cxa_atexit@plt+0xb6f64> │ │ │ │ + ldr r7, [pc, #20] @ cc2f0 <__cxa_atexit@plt+0xbfebc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq r6, r0, lsl sl │ │ │ │ - biceq sp, ip, r4, asr #19 │ │ │ │ + strheq sp, [r1, #160]! @ 0xa0 │ │ │ │ + biceq r5, ip, r8, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ c33c8 <__cxa_atexit@plt+0xb6f94> │ │ │ │ + ldr r3, [pc, #28] @ cc320 <__cxa_atexit@plt+0xbfeec> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #12] @ c33cc <__cxa_atexit@plt+0xb6f98> │ │ │ │ + ldr r3, [pc, #12] @ cc324 <__cxa_atexit@plt+0xbfef0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r6, r0, lsr #19 │ │ │ │ + mvneq sp, r0, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #76] @ c342c <__cxa_atexit@plt+0xb6ff8> │ │ │ │ + ldr r3, [pc, #76] @ cc384 <__cxa_atexit@plt+0xbff50> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq c3404 <__cxa_atexit@plt+0xb6fd0> │ │ │ │ + beq cc35c <__cxa_atexit@plt+0xbff28> │ │ │ │ cmp r3, #0 │ │ │ │ - bne c3418 <__cxa_atexit@plt+0xb6fe4> │ │ │ │ + bne cc370 <__cxa_atexit@plt+0xbff3c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ c3434 <__cxa_atexit@plt+0xb7000> │ │ │ │ + ldr r7, [pc, #40] @ cc38c <__cxa_atexit@plt+0xbff58> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c3430 <__cxa_atexit@plt+0xb6ffc> │ │ │ │ + ldr r7, [pc, #16] @ cc388 <__cxa_atexit@plt+0xbff54> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - strdeq r6, [r2, #152]! @ 0x98 │ │ │ │ - ldrdeq r6, [r2, #144]! @ 0x90 │ │ │ │ + @ instruction: 0x01e1da98 │ │ │ │ + mvneq sp, r0, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ c346c <__cxa_atexit@plt+0xb7038> │ │ │ │ + ldr r2, [pc, #36] @ cc3c4 <__cxa_atexit@plt+0xbff90> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ c3470 <__cxa_atexit@plt+0xb703c> │ │ │ │ + ldr r3, [pc, #32] @ cc3c8 <__cxa_atexit@plt+0xbff94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #1 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e26994 │ │ │ │ - mvneq r6, r8, asr #19 │ │ │ │ - biceq sp, ip, ip, asr #17 │ │ │ │ + mvneq sp, r4, lsr sl │ │ │ │ + mvneq sp, r8, ror #20 │ │ │ │ + biceq r4, ip, r0, asr #30 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c34b4 <__cxa_atexit@plt+0xb7080> │ │ │ │ - ldr r2, [pc, #44] @ c34c4 <__cxa_atexit@plt+0xb7090> │ │ │ │ + bhi cc40c <__cxa_atexit@plt+0xbffd8> │ │ │ │ + ldr r2, [pc, #44] @ cc41c <__cxa_atexit@plt+0xbffe8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #40] @ c34c8 <__cxa_atexit@plt+0xb7094> │ │ │ │ + ldr r1, [pc, #40] @ cc420 <__cxa_atexit@plt+0xbffec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ - ldr r7, [pc, #16] @ c34cc <__cxa_atexit@plt+0xb7098> │ │ │ │ + ldr r7, [pc, #16] @ cc424 <__cxa_atexit@plt+0xbfff0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r6, r0, asr #17 │ │ │ │ - @ instruction: 0x01ccd89c │ │ │ │ - biceq sp, ip, r4, ror r8 │ │ │ │ + mvneq sp, r0, ror #18 │ │ │ │ + biceq r4, ip, r0, lsl pc │ │ │ │ + biceq r4, ip, r8, ror #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #76] @ c3534 <__cxa_atexit@plt+0xb7100> │ │ │ │ + ldr r2, [pc, #76] @ cc48c <__cxa_atexit@plt+0xc0058> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c3520 <__cxa_atexit@plt+0xb70ec> │ │ │ │ + beq cc478 <__cxa_atexit@plt+0xc0044> │ │ │ │ cmp r2, #1 │ │ │ │ - bne c352c <__cxa_atexit@plt+0xb70f8> │ │ │ │ - ldr r3, [pc, #40] @ c3538 <__cxa_atexit@plt+0xb7104> │ │ │ │ + bne cc484 <__cxa_atexit@plt+0xc0050> │ │ │ │ + ldr r3, [pc, #40] @ cc490 <__cxa_atexit@plt+0xc005c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r8, [r5], #4 │ │ │ │ b 156fba8 <__cxa_atexit@plt+0x1563774> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq r6, r0, lsl #25 │ │ │ │ - biceq sp, ip, r8, lsl #16 │ │ │ │ + mvneq sp, ip, asr #26 │ │ │ │ + biceq r4, ip, ip, ror lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne c356c <__cxa_atexit@plt+0xb7138> │ │ │ │ - ldr r3, [pc, #28] @ c3578 <__cxa_atexit@plt+0xb7144> │ │ │ │ + bne cc4c4 <__cxa_atexit@plt+0xc0090> │ │ │ │ + ldr r3, [pc, #28] @ cc4d0 <__cxa_atexit@plt+0xc009c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 156fba8 <__cxa_atexit@plt+0x1563774> │ │ │ │ - mvneq r6, r4, lsr ip │ │ │ │ - ldrdeq sp, [ip, #112] @ 0x70 │ │ │ │ + mvneq sp, r0, lsl #26 │ │ │ │ + biceq r4, ip, r4, asr #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c362c <__cxa_atexit@plt+0xb71f8> │ │ │ │ - ldr r3, [pc, #176] @ c3650 <__cxa_atexit@plt+0xb721c> │ │ │ │ + bhi cc584 <__cxa_atexit@plt+0xc0150> │ │ │ │ + ldr r3, [pc, #176] @ cc5a8 <__cxa_atexit@plt+0xc0174> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c360c <__cxa_atexit@plt+0xb71d8> │ │ │ │ - ldr r1, [pc, #156] @ c3654 <__cxa_atexit@plt+0xb7220> │ │ │ │ + beq cc564 <__cxa_atexit@plt+0xc0130> │ │ │ │ + ldr r1, [pc, #156] @ cc5ac <__cxa_atexit@plt+0xc0178> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r9, [r8, #7] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-8]! │ │ │ │ str r9, [r2, #4] │ │ │ │ tst r3, #3 │ │ │ │ - beq c361c <__cxa_atexit@plt+0xb71e8> │ │ │ │ + beq cc574 <__cxa_atexit@plt+0xc0140> │ │ │ │ sub r1, r5, #12 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi c363c <__cxa_atexit@plt+0xb7208> │ │ │ │ - ldr r5, [pc, #120] @ c3660 <__cxa_atexit@plt+0xb722c> │ │ │ │ + bhi cc594 <__cxa_atexit@plt+0xc0160> │ │ │ │ + ldr r5, [pc, #120] @ cc5b8 <__cxa_atexit@plt+0xc0184> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #116] @ c3664 <__cxa_atexit@plt+0xb7230> │ │ │ │ + ldr r0, [pc, #116] @ cc5bc <__cxa_atexit@plt+0xc0188> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r1] │ │ │ │ str r9, [r2] │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r3 │ │ │ │ mov r8, r3 │ │ │ │ @@ -187515,183 +196689,183 @@ │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ c365c <__cxa_atexit@plt+0xb7228> │ │ │ │ + ldr r7, [pc, #40] @ cc5b4 <__cxa_atexit@plt+0xc0180> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c3658 <__cxa_atexit@plt+0xb7224> │ │ │ │ + ldr r7, [pc, #20] @ cc5b0 <__cxa_atexit@plt+0xc017c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - biceq sp, ip, r4, lsl r7 │ │ │ │ - biceq sp, ip, ip, lsr #14 │ │ │ │ + biceq r4, ip, r8, lsl #27 │ │ │ │ + biceq r4, ip, r0, lsr #27 │ │ │ │ @ instruction: 0xfffffef0 │ │ │ │ - mvneq r6, r0, ror r7 │ │ │ │ - biceq sp, ip, r8, ror #13 │ │ │ │ + mvneq sp, r0, lsl r8 │ │ │ │ + biceq r4, ip, ip, asr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r3, [pc, #108] @ c36f0 <__cxa_atexit@plt+0xb72bc> │ │ │ │ + ldr r3, [pc, #108] @ cc648 <__cxa_atexit@plt+0xc0214> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c36cc <__cxa_atexit@plt+0xb7298> │ │ │ │ + beq cc624 <__cxa_atexit@plt+0xc01f0> │ │ │ │ mov r7, r5 │ │ │ │ ldr r9, [r7], #-8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c36dc <__cxa_atexit@plt+0xb72a8> │ │ │ │ - ldr r3, [pc, #72] @ c36f8 <__cxa_atexit@plt+0xb72c4> │ │ │ │ + bhi cc634 <__cxa_atexit@plt+0xc0200> │ │ │ │ + ldr r3, [pc, #72] @ cc650 <__cxa_atexit@plt+0xc021c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #68] @ c36fc <__cxa_atexit@plt+0xb72c8> │ │ │ │ + ldr r2, [pc, #68] @ cc654 <__cxa_atexit@plt+0xc0220> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r9} │ │ │ │ str r3, [r5] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c36f4 <__cxa_atexit@plt+0xb72c0> │ │ │ │ + ldr r7, [pc, #16] @ cc64c <__cxa_atexit@plt+0xc0218> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - biceq sp, ip, r4, ror r6 │ │ │ │ + biceq r4, ip, r8, ror #25 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - mvneq r6, r8, lsr #13 │ │ │ │ - biceq sp, ip, r0, asr r6 │ │ │ │ + mvneq sp, r8, asr #14 │ │ │ │ + biceq r4, ip, r4, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c3744 <__cxa_atexit@plt+0xb7310> │ │ │ │ - ldr r3, [pc, #48] @ c3758 <__cxa_atexit@plt+0xb7324> │ │ │ │ + bhi cc69c <__cxa_atexit@plt+0xc0268> │ │ │ │ + ldr r3, [pc, #48] @ cc6b0 <__cxa_atexit@plt+0xc027c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ c375c <__cxa_atexit@plt+0xb7328> │ │ │ │ + ldr r2, [pc, #44] @ cc6b4 <__cxa_atexit@plt+0xc0280> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmda r5, {r2, r9} │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ - ldr r7, [pc, #20] @ c3760 <__cxa_atexit@plt+0xb732c> │ │ │ │ + ldr r7, [pc, #20] @ cc6b8 <__cxa_atexit@plt+0xc0284> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdb0 │ │ │ │ - mvneq r6, r0, lsr r6 │ │ │ │ - biceq sp, ip, ip, lsl #12 │ │ │ │ + ldrdeq sp, [r1, #96]! @ 0x60 │ │ │ │ + biceq r4, ip, r0, lsl #25 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c379c <__cxa_atexit@plt+0xb7368> │ │ │ │ - ldr r3, [pc, #40] @ c37b4 <__cxa_atexit@plt+0xb7380> │ │ │ │ + bcc cc6f4 <__cxa_atexit@plt+0xc02c0> │ │ │ │ + ldr r3, [pc, #40] @ cc70c <__cxa_atexit@plt+0xc02d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c37b8 <__cxa_atexit@plt+0xb7384> │ │ │ │ + ldr r7, [pc, #20] @ cc710 <__cxa_atexit@plt+0xc02dc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, asr r8 │ │ │ │ - biceq sp, ip, r4, asr #11 │ │ │ │ + mvneq sp, r0, lsr r9 │ │ │ │ + biceq r4, ip, r8, lsr ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c3830 <__cxa_atexit@plt+0xb73fc> │ │ │ │ - ldr r3, [pc, #100] @ c3840 <__cxa_atexit@plt+0xb740c> │ │ │ │ + bhi cc788 <__cxa_atexit@plt+0xc0354> │ │ │ │ + ldr r3, [pc, #100] @ cc798 <__cxa_atexit@plt+0xc0364> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c3820 <__cxa_atexit@plt+0xb73ec> │ │ │ │ - ldr r7, [pc, #80] @ c3844 <__cxa_atexit@plt+0xb7410> │ │ │ │ + beq cc778 <__cxa_atexit@plt+0xc0344> │ │ │ │ + ldr r7, [pc, #80] @ cc79c <__cxa_atexit@plt+0xc0368> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #76] @ c3848 <__cxa_atexit@plt+0xb7414> │ │ │ │ + ldr r2, [pc, #76] @ cc7a0 <__cxa_atexit@plt+0xc036c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r1, [r8, #7] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ add r7, r7, #2 │ │ │ │ str r7, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c384c <__cxa_atexit@plt+0xb7418> │ │ │ │ + ldr r7, [pc, #20] @ cc7a4 <__cxa_atexit@plt+0xc0370> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - biceq sp, ip, r4, ror r5 │ │ │ │ - mvneq r6, ip, asr #13 │ │ │ │ - biceq sp, ip, r4, lsr r5 │ │ │ │ + biceq r4, ip, r8, ror #23 │ │ │ │ + mvneq sp, ip, ror #14 │ │ │ │ + biceq r4, ip, r8, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ c3884 <__cxa_atexit@plt+0xb7450> │ │ │ │ + ldr r3, [pc, #36] @ cc7dc <__cxa_atexit@plt+0xc03a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ add r3, r3, #2 │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ - ldr r3, [pc, #12] @ c3888 <__cxa_atexit@plt+0xb7454> │ │ │ │ + ldr r3, [pc, #12] @ cc7e0 <__cxa_atexit@plt+0xc03ac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ - biceq sp, ip, r8, lsl #10 │ │ │ │ - mvneq r6, ip, asr #12 │ │ │ │ + biceq r4, ip, ip, ror fp │ │ │ │ + mvneq sp, ip, ror #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c390c <__cxa_atexit@plt+0xb74d8> │ │ │ │ - ldr r3, [pc, #112] @ c391c <__cxa_atexit@plt+0xb74e8> │ │ │ │ + bhi cc864 <__cxa_atexit@plt+0xc0430> │ │ │ │ + ldr r3, [pc, #112] @ cc874 <__cxa_atexit@plt+0xc0440> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c38fc <__cxa_atexit@plt+0xb74c8> │ │ │ │ - ldr r7, [pc, #92] @ c3920 <__cxa_atexit@plt+0xb74ec> │ │ │ │ + beq cc854 <__cxa_atexit@plt+0xc0420> │ │ │ │ + ldr r7, [pc, #92] @ cc878 <__cxa_atexit@plt+0xc0444> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #88] @ c3924 <__cxa_atexit@plt+0xb74f0> │ │ │ │ + ldr r2, [pc, #88] @ cc87c <__cxa_atexit@plt+0xc0448> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ c3928 <__cxa_atexit@plt+0xb74f4> │ │ │ │ + ldr r1, [pc, #84] @ cc880 <__cxa_atexit@plt+0xc044c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r0, [r8, #7] │ │ │ │ str r1, [r5, #-16]! │ │ │ │ add r7, r7, #2 │ │ │ │ str r7, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ @@ -187699,88 +196873,88 @@ │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ c392c <__cxa_atexit@plt+0xb74f8> │ │ │ │ + ldr r7, [pc, #24] @ cc884 <__cxa_atexit@plt+0xc0450> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - biceq sp, ip, r4, lsr #9 │ │ │ │ + biceq r4, ip, r8, lsl fp │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strdeq r6, [r2, #84]! @ 0x54 │ │ │ │ - biceq sp, ip, ip, asr r4 │ │ │ │ + @ instruction: 0x01e1d694 │ │ │ │ + ldrdeq r4, [ip, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ c396c <__cxa_atexit@plt+0xb7538> │ │ │ │ + ldr r3, [pc, #44] @ cc8c4 <__cxa_atexit@plt+0xc0490> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c3970 <__cxa_atexit@plt+0xb753c> │ │ │ │ + ldr r2, [pc, #40] @ cc8c8 <__cxa_atexit@plt+0xc0494> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ add r2, r2, #2 │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r3} │ │ │ │ - ldr r3, [pc, #16] @ c3974 <__cxa_atexit@plt+0xb7540> │ │ │ │ + ldr r3, [pc, #16] @ cc8cc <__cxa_atexit@plt+0xc0498> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq sp, ip, r0, lsr #8 │ │ │ │ - mvneq r6, r4, ror #10 │ │ │ │ + @ instruction: 0x01cc4a94 │ │ │ │ + mvneq sp, r4, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c3998 <__cxa_atexit@plt+0xb7564> │ │ │ │ + ldr r3, [pc, #16] @ cc8f0 <__cxa_atexit@plt+0xc04bc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c39d0 <__cxa_atexit@plt+0xb759c> │ │ │ │ - ldr r2, [pc, #28] @ c39dc <__cxa_atexit@plt+0xb75a8> │ │ │ │ + bcc cc928 <__cxa_atexit@plt+0xc04f4> │ │ │ │ + ldr r2, [pc, #28] @ cc934 <__cxa_atexit@plt+0xc0500> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r6, r8, lsl #8 │ │ │ │ + mvneq sp, r8, lsr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c3a6c <__cxa_atexit@plt+0xb7638> │ │ │ │ - ldr r2, [pc, #144] @ c3a8c <__cxa_atexit@plt+0xb7658> │ │ │ │ + bhi cc9c4 <__cxa_atexit@plt+0xc0590> │ │ │ │ + ldr r2, [pc, #144] @ cc9e4 <__cxa_atexit@plt+0xc05b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c3a74 <__cxa_atexit@plt+0xb7640> │ │ │ │ - ldr r1, [pc, #120] @ c3a90 <__cxa_atexit@plt+0xb765c> │ │ │ │ + bhi cc9cc <__cxa_atexit@plt+0xc0598> │ │ │ │ + ldr r1, [pc, #120] @ cc9e8 <__cxa_atexit@plt+0xc05b4> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-12]! │ │ │ │ tst r2, #3 │ │ │ │ - beq c3a5c <__cxa_atexit@plt+0xb7628> │ │ │ │ - ldr r3, [pc, #100] @ c3a94 <__cxa_atexit@plt+0xb7660> │ │ │ │ + beq cc9b4 <__cxa_atexit@plt+0xc0580> │ │ │ │ + ldr r3, [pc, #100] @ cc9ec <__cxa_atexit@plt+0xc05b8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #96] @ c3a98 <__cxa_atexit@plt+0xb7664> │ │ │ │ + ldr r1, [pc, #96] @ cc9f0 <__cxa_atexit@plt+0xc05bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r2, #3] │ │ │ │ ldr r0, [r2, #7] │ │ │ │ add r3, r3, #2 │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r0, [r5, #-12] │ │ │ │ @@ -187789,46 +196963,46 @@ │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ c3a9c <__cxa_atexit@plt+0xb7668> │ │ │ │ + ldr r7, [pc, #32] @ cc9f4 <__cxa_atexit@plt+0xc05c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, ror r3 │ │ │ │ + mvneq sp, r8, lsl r4 │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ - biceq sp, ip, r8, lsr r3 │ │ │ │ - @ instruction: 0x01e26490 │ │ │ │ - strdeq sp, [ip, #32] │ │ │ │ + biceq r4, ip, ip, lsr #19 │ │ │ │ + mvneq sp, r0, lsr r5 │ │ │ │ + biceq r4, ip, r4, ror #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c3b28 <__cxa_atexit@plt+0xb76f4> │ │ │ │ - ldr r2, [pc, #140] @ c3b48 <__cxa_atexit@plt+0xb7714> │ │ │ │ + bhi cca80 <__cxa_atexit@plt+0xc064c> │ │ │ │ + ldr r2, [pc, #140] @ ccaa0 <__cxa_atexit@plt+0xc066c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c3b30 <__cxa_atexit@plt+0xb76fc> │ │ │ │ - ldr r1, [pc, #116] @ c3b4c <__cxa_atexit@plt+0xb7718> │ │ │ │ + bhi cca88 <__cxa_atexit@plt+0xc0654> │ │ │ │ + ldr r1, [pc, #116] @ ccaa4 <__cxa_atexit@plt+0xc0670> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-12]! │ │ │ │ tst r2, #3 │ │ │ │ - beq c3b18 <__cxa_atexit@plt+0xb76e4> │ │ │ │ - ldr r3, [pc, #96] @ c3b50 <__cxa_atexit@plt+0xb771c> │ │ │ │ + beq cca70 <__cxa_atexit@plt+0xc063c> │ │ │ │ + ldr r3, [pc, #96] @ ccaa8 <__cxa_atexit@plt+0xc0674> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #92] @ c3b54 <__cxa_atexit@plt+0xb7720> │ │ │ │ + ldr r1, [pc, #92] @ ccaac <__cxa_atexit@plt+0xc0678> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r2, #3] │ │ │ │ ldr r0, [r2, #7] │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ mov r5, r7 │ │ │ │ @@ -187836,1062 +197010,1062 @@ │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ c3b58 <__cxa_atexit@plt+0xb7724> │ │ │ │ + ldr r7, [pc, #32] @ ccab0 <__cxa_atexit@plt+0xc067c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ - strheq r6, [r2, #40]! @ 0x28 │ │ │ │ + mvneq sp, r8, asr r3 │ │ │ │ @ instruction: 0xfffff258 │ │ │ │ @ instruction: 0xfffff274 │ │ │ │ - mvneq r6, r8, ror #4 │ │ │ │ - ldrdeq sp, [ip, #28] │ │ │ │ + mvneq sp, r8, lsl #6 │ │ │ │ + biceq r4, ip, r0, asr r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c3bbc <__cxa_atexit@plt+0xb7788> │ │ │ │ - ldr r3, [pc, #80] @ c3bd4 <__cxa_atexit@plt+0xb77a0> │ │ │ │ + bcc ccb14 <__cxa_atexit@plt+0xc06e0> │ │ │ │ + ldr r3, [pc, #80] @ ccb2c <__cxa_atexit@plt+0xc06f8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ c3bd8 <__cxa_atexit@plt+0xb77a4> │ │ │ │ + ldr r2, [pc, #76] @ ccb30 <__cxa_atexit@plt+0xc06fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ c3bdc <__cxa_atexit@plt+0xb77a8> │ │ │ │ + ldr r1, [pc, #72] @ ccb34 <__cxa_atexit@plt+0xc0700> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r2, r7 │ │ │ │ str r3, [r2, #12]! │ │ │ │ str r8, [r7, #20] │ │ │ │ add lr, r7, #24 │ │ │ │ stm lr, {r1, r2, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c3be0 <__cxa_atexit@plt+0xb77ac> │ │ │ │ + ldr r7, [pc, #28] @ ccb38 <__cxa_atexit@plt+0xc0704> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ @ instruction: 0xfffffe58 │ │ │ │ - mvneq r6, r0, lsl r2 │ │ │ │ - strheq sp, [ip, #16] │ │ │ │ - biceq sp, ip, r8, lsl #6 │ │ │ │ + strheq sp, [r1, #32]! │ │ │ │ + biceq r4, ip, r4, lsr #16 │ │ │ │ + biceq r4, ip, ip, ror r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c3c3c <__cxa_atexit@plt+0xb7808> │ │ │ │ + bhi ccb94 <__cxa_atexit@plt+0xc0760> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c3c34 <__cxa_atexit@plt+0xb7800> │ │ │ │ - ldr r3, [pc, #44] @ c3c44 <__cxa_atexit@plt+0xb7810> │ │ │ │ + beq ccb8c <__cxa_atexit@plt+0xc0758> │ │ │ │ + ldr r3, [pc, #44] @ ccb9c <__cxa_atexit@plt+0xc0768> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c3c48 <__cxa_atexit@plt+0xb7814> │ │ │ │ + ldr r2, [pc, #40] @ ccba0 <__cxa_atexit@plt+0xc076c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sp, ip, r8, asr #5 │ │ │ │ - mvneq r6, r4, asr #2 │ │ │ │ - biceq sp, ip, ip, lsl #6 │ │ │ │ + biceq r4, ip, ip, lsr r9 │ │ │ │ + mvneq sp, r4, ror #3 │ │ │ │ + biceq r4, ip, r0, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c3ca4 <__cxa_atexit@plt+0xb7870> │ │ │ │ + bhi ccbfc <__cxa_atexit@plt+0xc07c8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c3c9c <__cxa_atexit@plt+0xb7868> │ │ │ │ - ldr r3, [pc, #44] @ c3cac <__cxa_atexit@plt+0xb7878> │ │ │ │ + beq ccbf4 <__cxa_atexit@plt+0xc07c0> │ │ │ │ + ldr r3, [pc, #44] @ ccc04 <__cxa_atexit@plt+0xc07d0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c3cb0 <__cxa_atexit@plt+0xb787c> │ │ │ │ + ldr r2, [pc, #40] @ ccc08 <__cxa_atexit@plt+0xc07d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945ef4 <__cxa_atexit@plt+0x1939ac0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sp, ip, ip, asr #5 │ │ │ │ - ldrdeq r6, [r2, #12]! │ │ │ │ + biceq r4, ip, r0, asr #18 │ │ │ │ + mvneq sp, ip, ror r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c3cf4 <__cxa_atexit@plt+0xb78c0> │ │ │ │ - ldr r2, [pc, #44] @ c3cfc <__cxa_atexit@plt+0xb78c8> │ │ │ │ + bhi ccc4c <__cxa_atexit@plt+0xc0818> │ │ │ │ + ldr r2, [pc, #44] @ ccc54 <__cxa_atexit@plt+0xc0820> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #36] @ c3d00 <__cxa_atexit@plt+0xb78cc> │ │ │ │ + ldr r1, [pc, #36] @ ccc58 <__cxa_atexit@plt+0xc0824> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - @ instruction: 0x01e26098 │ │ │ │ + mvneq sp, r8, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c3d38 <__cxa_atexit@plt+0xb7904> │ │ │ │ - ldr r2, [pc, #28] @ c3d44 <__cxa_atexit@plt+0xb7910> │ │ │ │ + bcc ccc90 <__cxa_atexit@plt+0xc085c> │ │ │ │ + ldr r2, [pc, #28] @ ccc9c <__cxa_atexit@plt+0xc0868> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r6, r0, lsr #1 │ │ │ │ + mvneq sp, r0, asr #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r8 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c3d8c <__cxa_atexit@plt+0xb7958> │ │ │ │ - ldr r3, [pc, #52] @ c3da0 <__cxa_atexit@plt+0xb796c> │ │ │ │ + bhi ccce4 <__cxa_atexit@plt+0xc08b0> │ │ │ │ + ldr r3, [pc, #52] @ cccf8 <__cxa_atexit@plt+0xc08c4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ c3da4 <__cxa_atexit@plt+0xb7970> │ │ │ │ + ldr r9, [pc, #48] @ cccfc <__cxa_atexit@plt+0xc08c8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5, #-8]! │ │ │ │ str sl, [r5, #4] │ │ │ │ - ldr r3, [pc, #36] @ c3da8 <__cxa_atexit@plt+0xb7974> │ │ │ │ + ldr r3, [pc, #36] @ ccd00 <__cxa_atexit@plt+0xc08cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ - ldr r7, [pc, #24] @ c3dac <__cxa_atexit@plt+0xb7978> │ │ │ │ + ldr r7, [pc, #24] @ ccd04 <__cxa_atexit@plt+0xc08d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq sp, ip, r0, lsr #4 │ │ │ │ - mvneq r6, r0, lsr r0 │ │ │ │ - biceq sp, ip, r4, lsr r2 │ │ │ │ - biceq sp, ip, r0, lsl #4 │ │ │ │ + @ instruction: 0x01cc4894 │ │ │ │ + ldrdeq sp, [r1, #0]! │ │ │ │ + biceq r4, ip, r8, lsr #17 │ │ │ │ + biceq r4, ip, r4, ror r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c3de4 <__cxa_atexit@plt+0xb79b0> │ │ │ │ - ldr r3, [pc, #44] @ c3dfc <__cxa_atexit@plt+0xb79c8> │ │ │ │ + bne ccd3c <__cxa_atexit@plt+0xc0908> │ │ │ │ + ldr r3, [pc, #44] @ ccd54 <__cxa_atexit@plt+0xc0920> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #40] @ c3e00 <__cxa_atexit@plt+0xb79cc> │ │ │ │ + ldr r8, [pc, #40] @ ccd58 <__cxa_atexit@plt+0xc0924> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 165ae00 <__cxa_atexit@plt+0x164e9cc> │ │ │ │ - ldr r7, [pc, #12] @ c3df8 <__cxa_atexit@plt+0xb79c4> │ │ │ │ + ldr r7, [pc, #12] @ ccd50 <__cxa_atexit@plt+0xc091c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, asr #1 │ │ │ │ + mvneq sp, ip, ror #2 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq sp, ip, r8, lsr #3 │ │ │ │ - biceq sp, ip, ip, lsr #3 │ │ │ │ + biceq r4, ip, ip, lsl r8 │ │ │ │ + biceq r4, ip, r0, lsr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c3e34 <__cxa_atexit@plt+0xb7a00> │ │ │ │ - ldr r3, [pc, #40] @ c3e4c <__cxa_atexit@plt+0xb7a18> │ │ │ │ + bne ccd8c <__cxa_atexit@plt+0xc0958> │ │ │ │ + ldr r3, [pc, #40] @ ccda4 <__cxa_atexit@plt+0xc0970> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ b 165ac48 <__cxa_atexit@plt+0x164e814> │ │ │ │ - ldr r7, [pc, #12] @ c3e48 <__cxa_atexit@plt+0xb7a14> │ │ │ │ + ldr r7, [pc, #12] @ ccda0 <__cxa_atexit@plt+0xc096c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, ror r0 │ │ │ │ + mvneq sp, ip, lsl r1 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq sp, ip, r0, ror #2 │ │ │ │ + ldrdeq r4, [ip, #116] @ 0x74 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ c3e78 <__cxa_atexit@plt+0xb7a44> │ │ │ │ + ldr r3, [pc, #20] @ ccdd0 <__cxa_atexit@plt+0xc099c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #16] @ c3e7c <__cxa_atexit@plt+0xb7a48> │ │ │ │ + ldr r8, [pc, #16] @ ccdd4 <__cxa_atexit@plt+0xc09a0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5] │ │ │ │ mov r9, r7 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq sp, ip, r4, lsl r1 │ │ │ │ - biceq sp, ip, r0, lsr #2 │ │ │ │ + biceq r4, ip, r8, lsl #15 │ │ │ │ + @ instruction: 0x01cc4794 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne c3ef8 <__cxa_atexit@plt+0xb7ac4> │ │ │ │ - ldr r2, [pc, #168] @ c3f48 <__cxa_atexit@plt+0xb7b14> │ │ │ │ + bne cce50 <__cxa_atexit@plt+0xc0a1c> │ │ │ │ + ldr r2, [pc, #168] @ ccea0 <__cxa_atexit@plt+0xc0a6c> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c3f0c <__cxa_atexit@plt+0xb7ad8> │ │ │ │ + beq cce64 <__cxa_atexit@plt+0xc0a30> │ │ │ │ cmp r2, #2 │ │ │ │ - bne c3f18 <__cxa_atexit@plt+0xb7ae4> │ │ │ │ - ldr r2, [pc, #136] @ c3f4c <__cxa_atexit@plt+0xb7b18> │ │ │ │ + bne cce70 <__cxa_atexit@plt+0xc0a3c> │ │ │ │ + ldr r2, [pc, #136] @ ccea4 <__cxa_atexit@plt+0xc0a70> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c3f0c <__cxa_atexit@plt+0xb7ad8> │ │ │ │ + beq cce64 <__cxa_atexit@plt+0xc0a30> │ │ │ │ cmp r2, #2 │ │ │ │ - bne c3f30 <__cxa_atexit@plt+0xb7afc> │ │ │ │ - ldr r5, [pc, #108] @ c3f50 <__cxa_atexit@plt+0xb7b1c> │ │ │ │ + bne cce88 <__cxa_atexit@plt+0xc0a54> │ │ │ │ + ldr r5, [pc, #108] @ ccea8 <__cxa_atexit@plt+0xc0a74> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #84] @ c3f54 <__cxa_atexit@plt+0xb7b20> │ │ │ │ + ldr r7, [pc, #84] @ cceac <__cxa_atexit@plt+0xc0a78> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ c3f58 <__cxa_atexit@plt+0xb7b24> │ │ │ │ + ldr r7, [pc, #56] @ cceb0 <__cxa_atexit@plt+0xc0a7c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #48] @ c3f5c <__cxa_atexit@plt+0xb7b28> │ │ │ │ + ldr r0, [pc, #48] @ cceb4 <__cxa_atexit@plt+0xc0a80> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ c3f60 <__cxa_atexit@plt+0xb7b2c> │ │ │ │ + ldr r7, [pc, #40] @ cceb8 <__cxa_atexit@plt+0xc0a84> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #32] @ c3f64 <__cxa_atexit@plt+0xb7b30> │ │ │ │ + ldr r0, [pc, #32] @ ccebc <__cxa_atexit@plt+0xc0a88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - strheq r5, [r2, #248]! @ 0xf8 │ │ │ │ - biceq sp, ip, r0, asr r0 │ │ │ │ - biceq sp, ip, r4, asr #32 │ │ │ │ - biceq ip, ip, ip, asr #31 │ │ │ │ - biceq ip, ip, r0, asr #31 │ │ │ │ - biceq sp, ip, r8, lsr r0 │ │ │ │ + mvneq sp, r8, asr r0 │ │ │ │ + biceq r4, ip, r4, asr #13 │ │ │ │ + strheq r4, [ip, #104] @ 0x68 │ │ │ │ + biceq r4, ip, r0, asr #12 │ │ │ │ + biceq r4, ip, r4, lsr r6 │ │ │ │ + biceq r4, ip, ip, lsr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c3fb8 <__cxa_atexit@plt+0xb7b84> │ │ │ │ - ldr r3, [pc, #104] @ c3ff0 <__cxa_atexit@plt+0xb7bbc> │ │ │ │ + bne ccf10 <__cxa_atexit@plt+0xc0adc> │ │ │ │ + ldr r3, [pc, #104] @ ccf48 <__cxa_atexit@plt+0xc0b14> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq c3fd0 <__cxa_atexit@plt+0xb7b9c> │ │ │ │ + beq ccf28 <__cxa_atexit@plt+0xc0af4> │ │ │ │ cmp r3, #2 │ │ │ │ - bne c3fd8 <__cxa_atexit@plt+0xb7ba4> │ │ │ │ - ldr r3, [pc, #76] @ c3ff4 <__cxa_atexit@plt+0xb7bc0> │ │ │ │ + bne ccf30 <__cxa_atexit@plt+0xc0afc> │ │ │ │ + ldr r3, [pc, #76] @ ccf4c <__cxa_atexit@plt+0xc0b18> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #56] @ c3ff8 <__cxa_atexit@plt+0xb7bc4> │ │ │ │ + ldr r7, [pc, #56] @ ccf50 <__cxa_atexit@plt+0xc0b1c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ c3ffc <__cxa_atexit@plt+0xb7bc8> │ │ │ │ + ldr r0, [pc, #48] @ ccf54 <__cxa_atexit@plt+0xc0b20> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ c4000 <__cxa_atexit@plt+0xb7bcc> │ │ │ │ + ldr r7, [pc, #32] @ ccf58 <__cxa_atexit@plt+0xc0b24> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #24] @ c4004 <__cxa_atexit@plt+0xb7bd0> │ │ │ │ + ldr r0, [pc, #24] @ ccf5c <__cxa_atexit@plt+0xc0b28> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - strheq ip, [ip, #240] @ 0xf0 │ │ │ │ - biceq ip, ip, r4, lsr #31 │ │ │ │ - biceq ip, ip, r4, lsr #30 │ │ │ │ - biceq ip, ip, r8, lsl pc │ │ │ │ - strdeq ip, [ip, #228] @ 0xe4 │ │ │ │ + biceq r4, ip, r4, lsr #12 │ │ │ │ + biceq r4, ip, r8, lsl r6 │ │ │ │ + @ instruction: 0x01cc4598 │ │ │ │ + biceq r4, ip, ip, lsl #11 │ │ │ │ + biceq r4, ip, r8, ror #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c4038 <__cxa_atexit@plt+0xb7c04> │ │ │ │ - ldr r3, [pc, #48] @ c4058 <__cxa_atexit@plt+0xb7c24> │ │ │ │ + bne ccf90 <__cxa_atexit@plt+0xc0b5c> │ │ │ │ + ldr r3, [pc, #48] @ ccfb0 <__cxa_atexit@plt+0xc0b7c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #16] @ c4050 <__cxa_atexit@plt+0xb7c1c> │ │ │ │ + ldr r7, [pc, #16] @ ccfa8 <__cxa_atexit@plt+0xc0b74> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ c4054 <__cxa_atexit@plt+0xb7c20> │ │ │ │ + ldr r0, [pc, #8] @ ccfac <__cxa_atexit@plt+0xc0b78> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq ip, ip, r4, asr #29 │ │ │ │ - strheq ip, [ip, #232] @ 0xe8 │ │ │ │ + biceq r4, ip, r8, lsr r5 │ │ │ │ + biceq r4, ip, ip, lsr #10 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ str r7, [r5, #-4]! │ │ │ │ - b c4074 <__cxa_atexit@plt+0xb7c40> │ │ │ │ - ldr r2, [pc, #244] @ c4170 <__cxa_atexit@plt+0xb7d3c> │ │ │ │ + b ccfcc <__cxa_atexit@plt+0xc0b98> │ │ │ │ + ldr r2, [pc, #244] @ cd0c8 <__cxa_atexit@plt+0xc0c94> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #240] @ c4174 <__cxa_atexit@plt+0xb7d40> │ │ │ │ + ldr r1, [pc, #240] @ cd0cc <__cxa_atexit@plt+0xc0c98> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r5] │ │ │ │ and r0, r3, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne c40d4 <__cxa_atexit@plt+0xb7ca0> │ │ │ │ + bne cd02c <__cxa_atexit@plt+0xc0bf8> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq c411c <__cxa_atexit@plt+0xb7ce8> │ │ │ │ + beq cd074 <__cxa_atexit@plt+0xc0c40> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #44 @ 0x2c │ │ │ │ - bne c412c <__cxa_atexit@plt+0xb7cf8> │ │ │ │ + bne cd084 <__cxa_atexit@plt+0xc0c50> │ │ │ │ ldr r7, [r5] │ │ │ │ str r1, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c4144 <__cxa_atexit@plt+0xb7d10> │ │ │ │ + beq cd09c <__cxa_atexit@plt+0xc0c68> │ │ │ │ str r7, [r5] │ │ │ │ - b c4084 <__cxa_atexit@plt+0xb7c50> │ │ │ │ + b ccfdc <__cxa_atexit@plt+0xc0ba8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c4150 <__cxa_atexit@plt+0xb7d1c> │ │ │ │ - ldr r7, [pc, #144] @ c417c <__cxa_atexit@plt+0xb7d48> │ │ │ │ + bcc cd0a8 <__cxa_atexit@plt+0xc0c74> │ │ │ │ + ldr r7, [pc, #144] @ cd0d4 <__cxa_atexit@plt+0xc0ca0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #128] @ c4180 <__cxa_atexit@plt+0xb7d4c> │ │ │ │ + ldr r2, [pc, #128] @ cd0d8 <__cxa_atexit@plt+0xc0ca4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ mov fp, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov fp, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ c4184 <__cxa_atexit@plt+0xb7d50> │ │ │ │ + ldr r7, [pc, #80] @ cd0dc <__cxa_atexit@plt+0xc0ca8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov fp, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov fp, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #32] @ c4178 <__cxa_atexit@plt+0xb7d44> │ │ │ │ + ldr r6, [pc, #32] @ cd0d0 <__cxa_atexit@plt+0xc0c9c> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ mov fp, r8 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xfffffbcc │ │ │ │ - mvneq r5, r0, lsl #27 │ │ │ │ - mvneq r5, r4, lsl #27 │ │ │ │ + mvneq ip, r0, lsr #28 │ │ │ │ + mvneq ip, r4, lsr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #44 @ 0x2c │ │ │ │ - bne c41c0 <__cxa_atexit@plt+0xb7d8c> │ │ │ │ - ldr r3, [pc, #56] @ c41dc <__cxa_atexit@plt+0xb7da8> │ │ │ │ + bne cd118 <__cxa_atexit@plt+0xc0ce4> │ │ │ │ + ldr r3, [pc, #56] @ cd134 <__cxa_atexit@plt+0xc0d00> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c41d4 <__cxa_atexit@plt+0xb7da0> │ │ │ │ + beq cd12c <__cxa_atexit@plt+0xc0cf8> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b c4074 <__cxa_atexit@plt+0xb7c40> │ │ │ │ - ldr r7, [pc, #24] @ c41e0 <__cxa_atexit@plt+0xb7dac> │ │ │ │ + b ccfcc <__cxa_atexit@plt+0xc0b98> │ │ │ │ + ldr r7, [pc, #24] @ cd138 <__cxa_atexit@plt+0xc0d04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strdeq r5, [r2, #192]! @ 0xc0 │ │ │ │ + @ instruction: 0x01e1cd90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b c4074 <__cxa_atexit@plt+0xb7c40> │ │ │ │ + b ccfcc <__cxa_atexit@plt+0xc0b98> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c4244 <__cxa_atexit@plt+0xb7e10> │ │ │ │ - ldr r7, [pc, #64] @ c425c <__cxa_atexit@plt+0xb7e28> │ │ │ │ + bcc cd19c <__cxa_atexit@plt+0xc0d68> │ │ │ │ + ldr r7, [pc, #64] @ cd1b4 <__cxa_atexit@plt+0xc0d80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #48] @ c4260 <__cxa_atexit@plt+0xb7e2c> │ │ │ │ + ldr r2, [pc, #48] @ cd1b8 <__cxa_atexit@plt+0xc0d84> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ c4264 <__cxa_atexit@plt+0xb7e30> │ │ │ │ + ldr r3, [pc, #24] @ cd1bc <__cxa_atexit@plt+0xc0d88> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xfffffa9c │ │ │ │ - mvneq r5, r0, asr ip │ │ │ │ + strdeq ip, [r1, #192]! @ 0xc0 │ │ │ │ @ instruction: 0xffffffb0 │ │ │ │ - strheq ip, [ip, #208] @ 0xd0 │ │ │ │ + biceq r4, ip, r4, lsr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c42a4 <__cxa_atexit@plt+0xb7e70> │ │ │ │ - ldr r2, [pc, #36] @ c42ac <__cxa_atexit@plt+0xb7e78> │ │ │ │ + bhi cd1fc <__cxa_atexit@plt+0xc0dc8> │ │ │ │ + ldr r2, [pc, #36] @ cd204 <__cxa_atexit@plt+0xc0dd0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ c42b0 <__cxa_atexit@plt+0xb7e7c> │ │ │ │ + ldr r5, [pc, #28] @ cd208 <__cxa_atexit@plt+0xc0dd4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, ror #21 │ │ │ │ - strdeq r5, [r2, #172]! @ 0xac │ │ │ │ + mvneq ip, ip, lsl #23 │ │ │ │ + @ instruction: 0x01e1cb9c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c4330 <__cxa_atexit@plt+0xb7efc> │ │ │ │ + bhi cd288 <__cxa_atexit@plt+0xc0e54> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c4338 <__cxa_atexit@plt+0xb7f04> │ │ │ │ - ldr r1, [pc, #108] @ c4358 <__cxa_atexit@plt+0xb7f24> │ │ │ │ + bcc cd290 <__cxa_atexit@plt+0xc0e5c> │ │ │ │ + ldr r1, [pc, #108] @ cd2b0 <__cxa_atexit@plt+0xc0e7c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ c435c <__cxa_atexit@plt+0xb7f28> │ │ │ │ + ldr r0, [pc, #104] @ cd2b4 <__cxa_atexit@plt+0xc0e80> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #100] @ c4360 <__cxa_atexit@plt+0xb7f2c> │ │ │ │ + ldr r2, [pc, #100] @ cd2b8 <__cxa_atexit@plt+0xc0e84> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r5] │ │ │ │ str r0, [r3, #4]! │ │ │ │ - ldr r1, [pc, #88] @ c4364 <__cxa_atexit@plt+0xb7f30> │ │ │ │ + ldr r1, [pc, #88] @ cd2bc <__cxa_atexit@plt+0xc0e88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #80] @ c4368 <__cxa_atexit@plt+0xb7f34> │ │ │ │ + ldr r0, [pc, #80] @ cd2c0 <__cxa_atexit@plt+0xc0e8c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r8, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b c4340 <__cxa_atexit@plt+0xb7f0c> │ │ │ │ + b cd298 <__cxa_atexit@plt+0xc0e64> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ c4354 <__cxa_atexit@plt+0xb7f20> │ │ │ │ + ldr r7, [pc, #12] @ cd2ac <__cxa_atexit@plt+0xc0e78> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - biceq ip, ip, r4, ror #25 │ │ │ │ + biceq r4, ip, r8, asr r3 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ - @ instruction: 0x01b56214 │ │ │ │ - mvneq r5, ip, lsl #21 │ │ │ │ - mvneq r5, r4, lsl #21 │ │ │ │ - @ instruction: 0x01cccc9c │ │ │ │ + @ instruction: 0x01b4d52f │ │ │ │ + mvneq ip, ip, lsr #22 │ │ │ │ + mvneq ip, r4, lsr #22 │ │ │ │ + biceq r4, ip, r0, lsl r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c4390 <__cxa_atexit@plt+0xb7f5c> │ │ │ │ + ldr r3, [pc, #16] @ cd2e8 <__cxa_atexit@plt+0xc0eb4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq ip, ip, ip, ror ip │ │ │ │ - biceq ip, ip, ip, lsl #25 │ │ │ │ + strdeq r4, [ip, #32] │ │ │ │ + biceq r4, ip, r0, lsl #6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c43d8 <__cxa_atexit@plt+0xb7fa4> │ │ │ │ - ldr r3, [pc, #48] @ c43e8 <__cxa_atexit@plt+0xb7fb4> │ │ │ │ + bhi cd330 <__cxa_atexit@plt+0xc0efc> │ │ │ │ + ldr r3, [pc, #48] @ cd340 <__cxa_atexit@plt+0xc0f0c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ c43ec <__cxa_atexit@plt+0xb7fb8> │ │ │ │ + ldr r2, [pc, #44] @ cd344 <__cxa_atexit@plt+0xc0f10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str sl, [r5, #4] │ │ │ │ add lr, r5, #8 │ │ │ │ stm lr, {r3, r8, r9, sl} │ │ │ │ mov r8, r9 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - ldr r7, [pc, #16] @ c43f0 <__cxa_atexit@plt+0xb7fbc> │ │ │ │ + ldr r7, [pc, #16] @ cd348 <__cxa_atexit@plt+0xc0f14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r5, r0, lsr #19 │ │ │ │ - biceq ip, ip, ip, asr ip │ │ │ │ - biceq ip, ip, r0, lsr ip │ │ │ │ + mvneq ip, r0, asr #20 │ │ │ │ + ldrdeq r4, [ip, #32] │ │ │ │ + biceq r4, ip, r4, lsr #5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #52] @ c443c <__cxa_atexit@plt+0xb8008> │ │ │ │ + ldr r3, [pc, #52] @ cd394 <__cxa_atexit@plt+0xc0f60> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ c4440 <__cxa_atexit@plt+0xb800c> │ │ │ │ + ldr r2, [pc, #48] @ cd398 <__cxa_atexit@plt+0xc0f64> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r1, [r5, #12] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ add r2, r2, #2 │ │ │ │ str r0, [r5, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r3} │ │ │ │ - ldr r3, [pc, #16] @ c4444 <__cxa_atexit@plt+0xb8010> │ │ │ │ + ldr r3, [pc, #16] @ cd39c <__cxa_atexit@plt+0xc0f68> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq ip, ip, r8, asr r9 │ │ │ │ - @ instruction: 0x01e25a94 │ │ │ │ - ldrdeq ip, [ip, #188] @ 0xbc │ │ │ │ + biceq r3, ip, ip, asr #31 │ │ │ │ + mvneq ip, r4, lsr fp │ │ │ │ + biceq r4, ip, r0, asr r2 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #48] @ c4490 <__cxa_atexit@plt+0xb805c> │ │ │ │ + ldr r2, [pc, #48] @ cd3e8 <__cxa_atexit@plt+0xc0fb4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq c4488 <__cxa_atexit@plt+0xb8054> │ │ │ │ + beq cd3e0 <__cxa_atexit@plt+0xc0fac> │ │ │ │ str r3, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, fp │ │ │ │ - b c44b8 <__cxa_atexit@plt+0xb8084> │ │ │ │ + b cd410 <__cxa_atexit@plt+0xc0fdc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01cccb90 │ │ │ │ + biceq r4, ip, r4, lsl #4 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ ldr r3, [r5, #12] │ │ │ │ str r3, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ add r5, r5, #4 │ │ │ │ - b c44b8 <__cxa_atexit@plt+0xb8084> │ │ │ │ + b cd410 <__cxa_atexit@plt+0xc0fdc> │ │ │ │ mov fp, r8 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne c450c <__cxa_atexit@plt+0xb80d8> │ │ │ │ + bne cd464 <__cxa_atexit@plt+0xc1030> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne c450c <__cxa_atexit@plt+0xb80d8> │ │ │ │ - ldr r1, [pc, #192] @ c45a8 <__cxa_atexit@plt+0xb8174> │ │ │ │ + bne cd464 <__cxa_atexit@plt+0xc1030> │ │ │ │ + ldr r1, [pc, #192] @ cd500 <__cxa_atexit@plt+0xc10cc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r5, #-8]! │ │ │ │ ldr r1, [r2, #6] │ │ │ │ ldr r9, [r3, #2] │ │ │ │ str r1, [r5, #4] │ │ │ │ ldr r2, [r2, #2] │ │ │ │ str r2, [r5, #12] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5, #16] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ add r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c457c <__cxa_atexit@plt+0xb8148> │ │ │ │ + bhi cd4d4 <__cxa_atexit@plt+0xc10a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c4584 <__cxa_atexit@plt+0xb8150> │ │ │ │ - ldr r5, [pc, #124] @ c45ac <__cxa_atexit@plt+0xb8178> │ │ │ │ + bcc cd4dc <__cxa_atexit@plt+0xc10a8> │ │ │ │ + ldr r5, [pc, #124] @ cd504 <__cxa_atexit@plt+0xc10d0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #120] @ c45b0 <__cxa_atexit@plt+0xb817c> │ │ │ │ + ldr r0, [pc, #120] @ cd508 <__cxa_atexit@plt+0xc10d4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #116] @ c45b4 <__cxa_atexit@plt+0xb8180> │ │ │ │ + ldr r1, [pc, #116] @ cd50c <__cxa_atexit@plt+0xc10d8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r6, #4]! │ │ │ │ - ldr r5, [pc, #104] @ c45b8 <__cxa_atexit@plt+0xb8184> │ │ │ │ + ldr r5, [pc, #104] @ cd510 <__cxa_atexit@plt+0xc10dc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #96] @ c45bc <__cxa_atexit@plt+0xb8188> │ │ │ │ + ldr r0, [pc, #96] @ cd514 <__cxa_atexit@plt+0xc10e0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r8, [r6, #8] │ │ │ │ add lr, r6, #12 │ │ │ │ stm lr, {r0, r5, r6} │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r1 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, r6 │ │ │ │ - b c458c <__cxa_atexit@plt+0xb8158> │ │ │ │ + b cd4e4 <__cxa_atexit@plt+0xc10b0> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r7, [pc, #12] @ c45a4 <__cxa_atexit@plt+0xb8170> │ │ │ │ + ldr r7, [pc, #12] @ cd4fc <__cxa_atexit@plt+0xc10c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ccca94 │ │ │ │ + biceq r4, ip, r8, lsl #2 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - @ instruction: 0x01b55fd0 │ │ │ │ - mvneq r5, r8, asr #16 │ │ │ │ - mvneq r5, r0, asr #16 │ │ │ │ - biceq ip, ip, r4, ror #20 │ │ │ │ + @ instruction: 0x01b4d2eb │ │ │ │ + mvneq ip, r8, ror #17 │ │ │ │ + mvneq ip, r0, ror #17 │ │ │ │ + ldrdeq r4, [ip, #8] │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne c45ec <__cxa_atexit@plt+0xb81b8> │ │ │ │ + bne cd544 <__cxa_atexit@plt+0xc1110> │ │ │ │ ldr r7, [r5, #12] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #20 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #80] @ c4644 <__cxa_atexit@plt+0xb8210> │ │ │ │ + ldr r3, [pc, #80] @ cd59c <__cxa_atexit@plt+0xc1168> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c4630 <__cxa_atexit@plt+0xb81fc> │ │ │ │ - ldr r2, [pc, #60] @ c4648 <__cxa_atexit@plt+0xb8214> │ │ │ │ + beq cd588 <__cxa_atexit@plt+0xc1154> │ │ │ │ + ldr r2, [pc, #60] @ cd5a0 <__cxa_atexit@plt+0xc116c> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq c4638 <__cxa_atexit@plt+0xb8204> │ │ │ │ + beq cd590 <__cxa_atexit@plt+0xc115c> │ │ │ │ str r7, [r5, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, fp │ │ │ │ - b c44b8 <__cxa_atexit@plt+0xb8084> │ │ │ │ + b cd410 <__cxa_atexit@plt+0xc0fdc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ muleq r0, r8, r0 │ │ │ │ - ldrdeq ip, [ip, #152] @ 0x98 │ │ │ │ + biceq r4, ip, ip, asr #32 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ - ldr r1, [pc, #44] @ c4698 <__cxa_atexit@plt+0xb8264> │ │ │ │ + ldr r1, [pc, #44] @ cd5f0 <__cxa_atexit@plt+0xc11bc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #12] │ │ │ │ str r1, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq c468c <__cxa_atexit@plt+0xb8258> │ │ │ │ + beq cd5e4 <__cxa_atexit@plt+0xc11b0> │ │ │ │ str r7, [r5, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, fp │ │ │ │ - b c44b8 <__cxa_atexit@plt+0xb8084> │ │ │ │ + b cd410 <__cxa_atexit@plt+0xc0fdc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq ip, ip, r8, lsl #19 │ │ │ │ + strdeq r3, [ip, #252] @ 0xfc │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ - b c44b8 <__cxa_atexit@plt+0xb8084> │ │ │ │ - biceq ip, ip, r8, ror r9 │ │ │ │ + b cd410 <__cxa_atexit@plt+0xc0fdc> │ │ │ │ + biceq r3, ip, ip, ror #31 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c4700 <__cxa_atexit@plt+0xb82cc> │ │ │ │ - ldr r7, [pc, #52] @ c4710 <__cxa_atexit@plt+0xb82dc> │ │ │ │ + bhi cd658 <__cxa_atexit@plt+0xc1224> │ │ │ │ + ldr r7, [pc, #52] @ cd668 <__cxa_atexit@plt+0xc1234> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq c46f4 <__cxa_atexit@plt+0xb82c0> │ │ │ │ + beq cd64c <__cxa_atexit@plt+0xc1218> │ │ │ │ mov r7, r9 │ │ │ │ - b c4724 <__cxa_atexit@plt+0xb82f0> │ │ │ │ + b cd67c <__cxa_atexit@plt+0xc1248> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c4714 <__cxa_atexit@plt+0xb82e0> │ │ │ │ + ldr r7, [pc, #12] @ cd66c <__cxa_atexit@plt+0xc1238> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq ip, ip, ip, lsr r9 │ │ │ │ - biceq ip, ip, ip, lsl r9 │ │ │ │ + strheq r3, [ip, #240] @ 0xf0 │ │ │ │ + strexbeq r3, r0, [ip] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #168] @ c47dc <__cxa_atexit@plt+0xb83a8> │ │ │ │ + ldr r2, [pc, #168] @ cd734 <__cxa_atexit@plt+0xc1300> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c47a8 <__cxa_atexit@plt+0xb8374> │ │ │ │ - ldr r3, [pc, #136] @ c47e0 <__cxa_atexit@plt+0xb83ac> │ │ │ │ + beq cd700 <__cxa_atexit@plt+0xc12cc> │ │ │ │ + ldr r3, [pc, #136] @ cd738 <__cxa_atexit@plt+0xc1304> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq c47b8 <__cxa_atexit@plt+0xb8384> │ │ │ │ + beq cd710 <__cxa_atexit@plt+0xc12dc> │ │ │ │ mov r7, r5 │ │ │ │ ldr sl, [r7], #-20 @ 0xffffffec │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c47c8 <__cxa_atexit@plt+0xb8394> │ │ │ │ - ldr r7, [pc, #100] @ c47e8 <__cxa_atexit@plt+0xb83b4> │ │ │ │ + bhi cd720 <__cxa_atexit@plt+0xc12ec> │ │ │ │ + ldr r7, [pc, #100] @ cd740 <__cxa_atexit@plt+0xc130c> │ │ │ │ add r7, pc, r7 │ │ │ │ str sl, [r5, #-12] │ │ │ │ sub lr, r5, #8 │ │ │ │ stm lr, {r7, r8, r9, sl} │ │ │ │ - ldr r7, [pc, #84] @ c47ec <__cxa_atexit@plt+0xb83b8> │ │ │ │ + ldr r7, [pc, #84] @ cd744 <__cxa_atexit@plt+0xc1310> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-16]! │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c47e4 <__cxa_atexit@plt+0xb83b0> │ │ │ │ + ldr r7, [pc, #20] @ cd73c <__cxa_atexit@plt+0xc1308> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ - biceq ip, ip, ip, ror #16 │ │ │ │ + biceq r3, ip, r0, ror #29 │ │ │ │ @ instruction: 0xfffffc78 │ │ │ │ - mvneq r5, r8, asr #11 │ │ │ │ - biceq ip, ip, r4, asr #16 │ │ │ │ + mvneq ip, r8, ror #12 │ │ │ │ + strheq r3, [ip, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #112] @ c4878 <__cxa_atexit@plt+0xb8444> │ │ │ │ + ldr r7, [pc, #112] @ cd7d0 <__cxa_atexit@plt+0xc139c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r7, [r5] │ │ │ │ str r8, [r5, #8] │ │ │ │ tst r9, #3 │ │ │ │ - beq c4858 <__cxa_atexit@plt+0xb8424> │ │ │ │ + beq cd7b0 <__cxa_atexit@plt+0xc137c> │ │ │ │ ldr sl, [r5, #4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c4864 <__cxa_atexit@plt+0xb8430> │ │ │ │ - ldr r7, [pc, #76] @ c4880 <__cxa_atexit@plt+0xb844c> │ │ │ │ + bhi cd7bc <__cxa_atexit@plt+0xc1388> │ │ │ │ + ldr r7, [pc, #76] @ cd7d8 <__cxa_atexit@plt+0xc13a4> │ │ │ │ add r7, pc, r7 │ │ │ │ str sl, [r5, #-8] │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r7, r8, r9, sl} │ │ │ │ - ldr r7, [pc, #60] @ c4884 <__cxa_atexit@plt+0xb8450> │ │ │ │ + ldr r7, [pc, #60] @ cd7dc <__cxa_atexit@plt+0xc13a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c487c <__cxa_atexit@plt+0xb8448> │ │ │ │ + ldr r7, [pc, #16] @ cd7d4 <__cxa_atexit@plt+0xc13a0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - ldrdeq ip, [ip, #112] @ 0x70 │ │ │ │ + biceq r3, ip, r4, asr #28 │ │ │ │ @ instruction: 0xfffffbc8 │ │ │ │ - mvneq r5, r8, lsl r5 │ │ │ │ - biceq ip, ip, ip, lsr #15 │ │ │ │ + strheq ip, [r1, #88]! @ 0x58 │ │ │ │ + biceq r3, ip, r0, lsr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c48d8 <__cxa_atexit@plt+0xb84a4> │ │ │ │ - ldr r7, [pc, #56] @ c48ec <__cxa_atexit@plt+0xb84b8> │ │ │ │ + bhi cd830 <__cxa_atexit@plt+0xc13fc> │ │ │ │ + ldr r7, [pc, #56] @ cd844 <__cxa_atexit@plt+0xc1410> │ │ │ │ add r7, pc, r7 │ │ │ │ str sl, [r5, #-8] │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r7, r8, r9, sl} │ │ │ │ - ldr r7, [pc, #40] @ c48f0 <__cxa_atexit@plt+0xb84bc> │ │ │ │ + ldr r7, [pc, #40] @ cd848 <__cxa_atexit@plt+0xc1414> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - ldr r7, [pc, #20] @ c48f4 <__cxa_atexit@plt+0xb84c0> │ │ │ │ + ldr r7, [pc, #20] @ cd84c <__cxa_atexit@plt+0xc1418> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb48 │ │ │ │ - @ instruction: 0x01e25498 │ │ │ │ - biceq ip, ip, ip, asr r7 │ │ │ │ - biceq ip, ip, r8, asr #14 │ │ │ │ + mvneq ip, r8, lsr r5 │ │ │ │ + ldrdeq r3, [ip, #208] @ 0xd0 │ │ │ │ + strheq r3, [ip, #220] @ 0xdc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c4950 <__cxa_atexit@plt+0xb851c> │ │ │ │ - ldr r7, [pc, #68] @ c4960 <__cxa_atexit@plt+0xb852c> │ │ │ │ + bhi cd8a8 <__cxa_atexit@plt+0xc1474> │ │ │ │ + ldr r7, [pc, #68] @ cd8b8 <__cxa_atexit@plt+0xc1484> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c4944 <__cxa_atexit@plt+0xb8510> │ │ │ │ - ldr r7, [pc, #52] @ c4964 <__cxa_atexit@plt+0xb8530> │ │ │ │ + beq cd89c <__cxa_atexit@plt+0xc1468> │ │ │ │ + ldr r7, [pc, #52] @ cd8bc <__cxa_atexit@plt+0xc1488> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c4968 <__cxa_atexit@plt+0xb8534> │ │ │ │ + ldr r7, [pc, #16] @ cd8c0 <__cxa_atexit@plt+0xc148c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - biceq ip, ip, r0, lsl #14 │ │ │ │ - ldrdeq ip, [ip, #104] @ 0x68 │ │ │ │ + biceq r3, ip, r4, ror sp │ │ │ │ + biceq r3, ip, ip, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c498c <__cxa_atexit@plt+0xb8558> │ │ │ │ + ldr r3, [pc, #12] @ cd8e4 <__cxa_atexit@plt+0xc14b0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - strheq ip, [ip, #100] @ 0x64 │ │ │ │ + biceq r3, ip, r8, lsr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ c49cc <__cxa_atexit@plt+0xb8598> │ │ │ │ + ldr r3, [pc, #40] @ cd924 <__cxa_atexit@plt+0xc14f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ c49d0 <__cxa_atexit@plt+0xb859c> │ │ │ │ + ldr r3, [pc, #28] @ cd928 <__cxa_atexit@plt+0xc14f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ c49d4 <__cxa_atexit@plt+0xb85a0> │ │ │ │ + ldr r3, [pc, #20] @ cd92c <__cxa_atexit@plt+0xc14f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - mvneq r5, r4, asr #7 │ │ │ │ - mvneq r5, ip, lsr #7 │ │ │ │ - mvneq r5, r8, asr #11 │ │ │ │ - biceq ip, ip, ip, ror #12 │ │ │ │ + mvneq ip, r4, ror #8 │ │ │ │ + mvneq ip, ip, asr #8 │ │ │ │ + mvneq ip, r4, lsr #13 │ │ │ │ + biceq r3, ip, r0, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c4a48 <__cxa_atexit@plt+0xb8614> │ │ │ │ - ldr r2, [pc, #88] @ c4a50 <__cxa_atexit@plt+0xb861c> │ │ │ │ + bhi cd9a0 <__cxa_atexit@plt+0xc156c> │ │ │ │ + ldr r2, [pc, #88] @ cd9a8 <__cxa_atexit@plt+0xc1574> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq c4a3c <__cxa_atexit@plt+0xb8608> │ │ │ │ - ldr r3, [pc, #64] @ c4a54 <__cxa_atexit@plt+0xb8620> │ │ │ │ + beq cd994 <__cxa_atexit@plt+0xc1560> │ │ │ │ + ldr r3, [pc, #64] @ cd9ac <__cxa_atexit@plt+0xc1578> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #56] @ c4a58 <__cxa_atexit@plt+0xb8624> │ │ │ │ + ldr r3, [pc, #56] @ cd9b0 <__cxa_atexit@plt+0xc157c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5, #4] │ │ │ │ - ldr r3, [pc, #44] @ c4a5c <__cxa_atexit@plt+0xb8628> │ │ │ │ + ldr r3, [pc, #44] @ cd9b4 <__cxa_atexit@plt+0xc1580> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq r5, ip, asr #6 │ │ │ │ - mvneq r5, r8, asr #6 │ │ │ │ - mvneq r5, r8, asr r5 │ │ │ │ - biceq ip, ip, r4, ror #11 │ │ │ │ + mvneq ip, ip, ror #7 │ │ │ │ + mvneq ip, r8, ror #7 │ │ │ │ + mvneq ip, r4, lsr r6 │ │ │ │ + biceq r3, ip, r8, asr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ c4a9c <__cxa_atexit@plt+0xb8668> │ │ │ │ + ldr r3, [pc, #40] @ cd9f4 <__cxa_atexit@plt+0xc15c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ c4aa0 <__cxa_atexit@plt+0xb866c> │ │ │ │ + ldr r3, [pc, #28] @ cd9f8 <__cxa_atexit@plt+0xc15c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ c4aa4 <__cxa_atexit@plt+0xb8670> │ │ │ │ + ldr r3, [pc, #20] @ cd9fc <__cxa_atexit@plt+0xc15c8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - strdeq r5, [r2, #36]! @ 0x24 │ │ │ │ - ldrdeq r5, [r2, #44]! @ 0x2c │ │ │ │ - strdeq r5, [r2, #72]! @ 0x48 │ │ │ │ - @ instruction: 0x01ccc59c │ │ │ │ + @ instruction: 0x01e1c394 │ │ │ │ + mvneq ip, ip, ror r3 │ │ │ │ + ldrdeq ip, [r1, #84]! @ 0x54 │ │ │ │ + biceq r3, ip, r0, lsl ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c4ae8 <__cxa_atexit@plt+0xb86b4> │ │ │ │ - ldr r3, [pc, #40] @ c4af8 <__cxa_atexit@plt+0xb86c4> │ │ │ │ + bcc cda40 <__cxa_atexit@plt+0xc160c> │ │ │ │ + ldr r3, [pc, #40] @ cda50 <__cxa_atexit@plt+0xc161c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ c4afc <__cxa_atexit@plt+0xb86c8> │ │ │ │ + ldr r8, [pc, #36] @ cda54 <__cxa_atexit@plt+0xc1620> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ - @ instruction: 0x01b559f7 │ │ │ │ - biceq ip, ip, r4, asr #10 │ │ │ │ + @ instruction: 0x01b4cd12 │ │ │ │ + strheq r3, [ip, #184] @ 0xb8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c4bb0 <__cxa_atexit@plt+0xb877c> │ │ │ │ - ldr r3, [pc, #172] @ c4bcc <__cxa_atexit@plt+0xb8798> │ │ │ │ + bhi cdb08 <__cxa_atexit@plt+0xc16d4> │ │ │ │ + ldr r3, [pc, #172] @ cdb24 <__cxa_atexit@plt+0xc16f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ mov r2, r5 │ │ │ │ str r3, [r2, #-8]! │ │ │ │ str r1, [r2, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq c4ba4 <__cxa_atexit@plt+0xb8770> │ │ │ │ + beq cdafc <__cxa_atexit@plt+0xc16c8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c4bb8 <__cxa_atexit@plt+0xb8784> │ │ │ │ - ldr r2, [pc, #124] @ c4bd0 <__cxa_atexit@plt+0xb879c> │ │ │ │ + bcc cdb10 <__cxa_atexit@plt+0xc16dc> │ │ │ │ + ldr r2, [pc, #124] @ cdb28 <__cxa_atexit@plt+0xc16f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #120] @ c4bd4 <__cxa_atexit@plt+0xb87a0> │ │ │ │ + ldr r1, [pc, #120] @ cdb2c <__cxa_atexit@plt+0xc16f8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #116] @ c4bd8 <__cxa_atexit@plt+0xb87a4> │ │ │ │ + ldr r0, [pc, #116] @ cdb30 <__cxa_atexit@plt+0xc16fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-16]! │ │ │ │ str r1, [r5, #8] │ │ │ │ - ldr r1, [pc, #104] @ c4bdc <__cxa_atexit@plt+0xb87a8> │ │ │ │ + ldr r1, [pc, #104] @ cdb34 <__cxa_atexit@plt+0xc1700> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r5, #4] │ │ │ │ ldr r1, [r5, #12] │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r6, [r5, #12] │ │ │ │ str r1, [r6, #8] │ │ │ │ - ldr r6, [pc, #76] @ c4be0 <__cxa_atexit@plt+0xb87ac> │ │ │ │ + ldr r6, [pc, #76] @ cdb38 <__cxa_atexit@plt+0xc1704> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ @@ -188902,215 +198076,215 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - strdeq r5, [r2, #28]! │ │ │ │ - strdeq r5, [r2, #20]! │ │ │ │ - strdeq r5, [r2, #52]! @ 0x34 │ │ │ │ - biceq ip, ip, r0, ror #8 │ │ │ │ + @ instruction: 0x01e1c29c │ │ │ │ + @ instruction: 0x01e1c294 │ │ │ │ + ldrdeq ip, [r1, #64]! @ 0x40 │ │ │ │ + ldrdeq r3, [ip, #164] @ 0xa4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c4c58 <__cxa_atexit@plt+0xb8824> │ │ │ │ - ldr r2, [pc, #88] @ c4c64 <__cxa_atexit@plt+0xb8830> │ │ │ │ + bcc cdbb0 <__cxa_atexit@plt+0xc177c> │ │ │ │ + ldr r2, [pc, #88] @ cdbbc <__cxa_atexit@plt+0xc1788> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ c4c68 <__cxa_atexit@plt+0xb8834> │ │ │ │ + ldr r1, [pc, #84] @ cdbc0 <__cxa_atexit@plt+0xc178c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ c4c6c <__cxa_atexit@plt+0xb8838> │ │ │ │ + ldr r0, [pc, #80] @ cdbc4 <__cxa_atexit@plt+0xc1790> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [r5, #-4] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r1, [r5] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r3, [r5, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ - ldr r3, [pc, #48] @ c4c70 <__cxa_atexit@plt+0xb883c> │ │ │ │ + ldr r3, [pc, #48] @ cdbc8 <__cxa_atexit@plt+0xc1794> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #40] @ c4c74 <__cxa_atexit@plt+0xb8840> │ │ │ │ + ldr r3, [pc, #40] @ cdbcc <__cxa_atexit@plt+0xc1798> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq r5, ip, asr #2 │ │ │ │ - mvneq r5, r0, lsr #2 │ │ │ │ - mvneq r5, ip, lsr r3 │ │ │ │ + mvneq ip, ip, ror #3 │ │ │ │ + mvneq ip, r0, asr #3 │ │ │ │ + mvneq ip, r8, lsl r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c4cf4 <__cxa_atexit@plt+0xb88c0> │ │ │ │ + bhi cdc4c <__cxa_atexit@plt+0xc1818> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c4cfc <__cxa_atexit@plt+0xb88c8> │ │ │ │ - ldr r5, [pc, #84] @ c4d18 <__cxa_atexit@plt+0xb88e4> │ │ │ │ + bcc cdc54 <__cxa_atexit@plt+0xc1820> │ │ │ │ + ldr r5, [pc, #84] @ cdc70 <__cxa_atexit@plt+0xc183c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #80] @ c4d1c <__cxa_atexit@plt+0xb88e8> │ │ │ │ + ldr r0, [pc, #80] @ cdc74 <__cxa_atexit@plt+0xc1840> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #76] @ c4d20 <__cxa_atexit@plt+0xb88ec> │ │ │ │ + ldr r1, [pc, #76] @ cdc78 <__cxa_atexit@plt+0xc1844> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b c4d04 <__cxa_atexit@plt+0xb88d0> │ │ │ │ + b cdc5c <__cxa_atexit@plt+0xc1828> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ c4d14 <__cxa_atexit@plt+0xb88e0> │ │ │ │ + ldr r7, [pc, #8] @ cdc6c <__cxa_atexit@plt+0xc1838> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01ccc39c │ │ │ │ + biceq r3, ip, r0, lsl sl │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ - @ instruction: 0x01b55805 │ │ │ │ - biceq ip, ip, ip, ror #6 │ │ │ │ + @ instruction: 0x01b4cb20 │ │ │ │ + biceq r3, ip, r0, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c4d48 <__cxa_atexit@plt+0xb8914> │ │ │ │ + ldr r3, [pc, #16] @ cdca0 <__cxa_atexit@plt+0xc186c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq ip, ip, ip, asr #6 │ │ │ │ - biceq ip, ip, r0, ror #6 │ │ │ │ + biceq r3, ip, r0, asr #19 │ │ │ │ + ldrdeq r3, [ip, #148] @ 0x94 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c4d80 <__cxa_atexit@plt+0xb894c> │ │ │ │ - ldr r3, [pc, #32] @ c4d90 <__cxa_atexit@plt+0xb895c> │ │ │ │ + bhi cdcd8 <__cxa_atexit@plt+0xc18a4> │ │ │ │ + ldr r3, [pc, #32] @ cdce8 <__cxa_atexit@plt+0xc18b4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ stmib r5, {r8, sl} │ │ │ │ mov r8, r9 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - ldr r7, [pc, #12] @ c4d94 <__cxa_atexit@plt+0xb8960> │ │ │ │ + ldr r7, [pc, #12] @ cdcec <__cxa_atexit@plt+0xc18b8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq ip, ip, r0, asr #6 │ │ │ │ - biceq ip, ip, r8, lsl r3 │ │ │ │ + strheq r3, [ip, #148] @ 0x94 │ │ │ │ + biceq r3, ip, ip, lsl #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ c4dc0 <__cxa_atexit@plt+0xb898c> │ │ │ │ + ldr r3, [pc, #20] @ cdd18 <__cxa_atexit@plt+0xc18e4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - ldrdeq ip, [ip, #44] @ 0x2c │ │ │ │ + biceq r3, ip, r0, asr r9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c4de8 <__cxa_atexit@plt+0xb89b4> │ │ │ │ + bne cdd40 <__cxa_atexit@plt+0xc190c> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ add r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c4e48 <__cxa_atexit@plt+0xb8a14> │ │ │ │ + bhi cdda0 <__cxa_atexit@plt+0xc196c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c4e50 <__cxa_atexit@plt+0xb8a1c> │ │ │ │ - ldr r5, [pc, #96] @ c4e74 <__cxa_atexit@plt+0xb8a40> │ │ │ │ + bcc cdda8 <__cxa_atexit@plt+0xc1974> │ │ │ │ + ldr r5, [pc, #96] @ cddcc <__cxa_atexit@plt+0xc1998> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #92] @ c4e78 <__cxa_atexit@plt+0xb8a44> │ │ │ │ + ldr r0, [pc, #92] @ cddd0 <__cxa_atexit@plt+0xc199c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #88] @ c4e7c <__cxa_atexit@plt+0xb8a48> │ │ │ │ + ldr r1, [pc, #88] @ cddd4 <__cxa_atexit@plt+0xc19a0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r1 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, r6 │ │ │ │ - b c4e58 <__cxa_atexit@plt+0xb8a24> │ │ │ │ + b cddb0 <__cxa_atexit@plt+0xc197c> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #16 │ │ │ │ - ldr r7, [pc, #12] @ c4e70 <__cxa_atexit@plt+0xb8a3c> │ │ │ │ + ldr r7, [pc, #12] @ cddc8 <__cxa_atexit@plt+0xc1994> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq ip, ip, r4, asr #4 │ │ │ │ + strheq r3, [ip, #136] @ 0x88 │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ @ instruction: 0xfffffcec │ │ │ │ - @ instruction: 0x01b556b5 │ │ │ │ - biceq ip, ip, ip, lsr r2 │ │ │ │ + @ instruction: 0x01b4c9d0 │ │ │ │ + strheq r3, [ip, #128] @ 0x80 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c4f40 <__cxa_atexit@plt+0xb8b0c> │ │ │ │ - ldr r7, [pc, #172] @ c4f50 <__cxa_atexit@plt+0xb8b1c> │ │ │ │ + bhi cde98 <__cxa_atexit@plt+0xc1a64> │ │ │ │ + ldr r7, [pc, #172] @ cdea8 <__cxa_atexit@plt+0xc1a74> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, r5 │ │ │ │ str r7, [r2, #-8]! │ │ │ │ str r8, [r2, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq c4f14 <__cxa_atexit@plt+0xb8ae0> │ │ │ │ - ldr r0, [pc, #148] @ c4f54 <__cxa_atexit@plt+0xb8b20> │ │ │ │ + beq cde6c <__cxa_atexit@plt+0xc1a38> │ │ │ │ + ldr r0, [pc, #148] @ cdeac <__cxa_atexit@plt+0xc1a78> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r9, #3] │ │ │ │ ldr r1, [r9, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r0, [r3, #-12]! │ │ │ │ ldr r0, [r3, #8] │ │ │ │ stmib r3, {r1, r7} │ │ │ │ tst r0, #3 │ │ │ │ - beq c4f24 <__cxa_atexit@plt+0xb8af0> │ │ │ │ - ldr lr, [pc, #112] @ c4f58 <__cxa_atexit@plt+0xb8b24> │ │ │ │ + beq cde7c <__cxa_atexit@plt+0xc1a48> │ │ │ │ + ldr lr, [pc, #112] @ cdeb0 <__cxa_atexit@plt+0xc1a7c> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r5, #-4] │ │ │ │ str lr, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq c4f34 <__cxa_atexit@plt+0xb8b00> │ │ │ │ - ldr r5, [pc, #92] @ c4f5c <__cxa_atexit@plt+0xb8b28> │ │ │ │ + beq cde8c <__cxa_atexit@plt+0xc1a58> │ │ │ │ + ldr r5, [pc, #92] @ cdeb4 <__cxa_atexit@plt+0xc1a80> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r2] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r1 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r9] │ │ │ │ @@ -189120,294 +198294,294 @@ │ │ │ │ ldr r1, [r0] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r0 │ │ │ │ bx r1 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ c4f60 <__cxa_atexit@plt+0xb8b2c> │ │ │ │ + ldr r7, [pc, #24] @ cdeb8 <__cxa_atexit@plt+0xc1a84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - biceq ip, ip, r8, lsl #3 │ │ │ │ - biceq ip, ip, ip, asr r1 │ │ │ │ + strdeq r3, [ip, #124] @ 0x7c │ │ │ │ + ldrdeq r3, [ip, #112] @ 0x70 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #96] @ c4fe4 <__cxa_atexit@plt+0xb8bb0> │ │ │ │ + ldr r1, [pc, #96] @ cdf3c <__cxa_atexit@plt+0xc1b08> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ stm r3, {r2, r5} │ │ │ │ mov r5, r3 │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq c4fd0 <__cxa_atexit@plt+0xb8b9c> │ │ │ │ - ldr r1, [pc, #68] @ c4fe8 <__cxa_atexit@plt+0xb8bb4> │ │ │ │ + beq cdf28 <__cxa_atexit@plt+0xc1af4> │ │ │ │ + ldr r1, [pc, #68] @ cdf40 <__cxa_atexit@plt+0xc1b0c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ str r1, [r3, #-4] │ │ │ │ str r7, [r3, #4] │ │ │ │ tst r2, #3 │ │ │ │ - beq c4fd8 <__cxa_atexit@plt+0xb8ba4> │ │ │ │ - ldr r7, [pc, #44] @ c4fec <__cxa_atexit@plt+0xb8bb8> │ │ │ │ + beq cdf30 <__cxa_atexit@plt+0xc1afc> │ │ │ │ + ldr r7, [pc, #44] @ cdf44 <__cxa_atexit@plt+0xc1b10> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #-4] │ │ │ │ ldr r7, [r3] │ │ │ │ str r2, [r3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - ldrdeq ip, [ip] │ │ │ │ + biceq r3, ip, r4, asr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #56] @ c5040 <__cxa_atexit@plt+0xb8c0c> │ │ │ │ + ldr r2, [pc, #56] @ cdf98 <__cxa_atexit@plt+0xc1b64> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq c5038 <__cxa_atexit@plt+0xb8c04> │ │ │ │ - ldr r3, [pc, #32] @ c5044 <__cxa_atexit@plt+0xb8c10> │ │ │ │ + beq cdf90 <__cxa_atexit@plt+0xc1b5c> │ │ │ │ + ldr r3, [pc, #32] @ cdf9c <__cxa_atexit@plt+0xc1b68> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r7, [r5, #4] │ │ │ │ mov r7, r3 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq ip, ip, r8, ror r0 │ │ │ │ + biceq r3, ip, ip, ror #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ c5070 <__cxa_atexit@plt+0xb8c3c> │ │ │ │ + ldr r3, [pc, #20] @ cdfc8 <__cxa_atexit@plt+0xc1b94> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r7, [r5, #4] │ │ │ │ mov r7, r3 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - biceq ip, ip, ip, asr #32 │ │ │ │ + biceq r3, ip, r0, asr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c50b0 <__cxa_atexit@plt+0xb8c7c> │ │ │ │ - ldr r7, [pc, #36] @ c50c4 <__cxa_atexit@plt+0xb8c90> │ │ │ │ + bhi ce008 <__cxa_atexit@plt+0xc1bd4> │ │ │ │ + ldr r7, [pc, #36] @ ce01c <__cxa_atexit@plt+0xc1be8> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r8, sl} │ │ │ │ mov r7, sl │ │ │ │ mov r8, r9 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ - ldr r7, [pc, #16] @ c50c8 <__cxa_atexit@plt+0xb8c94> │ │ │ │ + ldr r7, [pc, #16] @ ce020 <__cxa_atexit@plt+0xc1bec> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd00 │ │ │ │ - biceq ip, ip, r0, lsl r0 │ │ │ │ - biceq fp, ip, r4, ror pc │ │ │ │ + biceq r3, ip, r4, lsl #13 │ │ │ │ + biceq r3, ip, r8, ror #11 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c5124 <__cxa_atexit@plt+0xb8cf0> │ │ │ │ - ldr r7, [pc, #68] @ c5134 <__cxa_atexit@plt+0xb8d00> │ │ │ │ + bhi ce07c <__cxa_atexit@plt+0xc1c48> │ │ │ │ + ldr r7, [pc, #68] @ ce08c <__cxa_atexit@plt+0xc1c58> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str sl, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq c5118 <__cxa_atexit@plt+0xb8ce4> │ │ │ │ - ldr r7, [pc, #48] @ c5138 <__cxa_atexit@plt+0xb8d04> │ │ │ │ + beq ce070 <__cxa_atexit@plt+0xc1c3c> │ │ │ │ + ldr r7, [pc, #48] @ ce090 <__cxa_atexit@plt+0xc1c5c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r9, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r9 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c513c <__cxa_atexit@plt+0xb8d08> │ │ │ │ + ldr r7, [pc, #16] @ ce094 <__cxa_atexit@plt+0xc1c60> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - biceq fp, ip, ip, lsr #31 │ │ │ │ - biceq fp, ip, r4, lsl #30 │ │ │ │ + biceq r3, ip, r0, lsr #12 │ │ │ │ + biceq r3, ip, r8, ror r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c5160 <__cxa_atexit@plt+0xb8d2c> │ │ │ │ + ldr r3, [pc, #12] @ ce0b8 <__cxa_atexit@plt+0xc1c84> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq fp, ip, r0, ror #29 │ │ │ │ + biceq r3, ip, r4, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #48] @ c51a8 <__cxa_atexit@plt+0xb8d74> │ │ │ │ + ldr r3, [pc, #48] @ ce100 <__cxa_atexit@plt+0xc1ccc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ c51ac <__cxa_atexit@plt+0xb8d78> │ │ │ │ + ldr r2, [pc, #44] @ ce104 <__cxa_atexit@plt+0xc1cd0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #32] @ c51b0 <__cxa_atexit@plt+0xb8d7c> │ │ │ │ + ldr r3, [pc, #32] @ ce108 <__cxa_atexit@plt+0xc1cd4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #24] @ c51b4 <__cxa_atexit@plt+0xb8d80> │ │ │ │ + ldr r3, [pc, #24] @ ce10c <__cxa_atexit@plt+0xc1cd8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r4, r8, ror #23 │ │ │ │ - ldrdeq r4, [r2, #176]! @ 0xb0 │ │ │ │ - mvneq r4, ip, ror #27 │ │ │ │ + mvneq fp, r8, lsl #25 │ │ │ │ + mvneq fp, r0, ror ip │ │ │ │ + mvneq fp, r8, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq fp, ip, r0, ror lr │ │ │ │ + biceq r3, ip, r4, ror #9 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c522c <__cxa_atexit@plt+0xb8df8> │ │ │ │ - ldr r7, [pc, #72] @ c523c <__cxa_atexit@plt+0xb8e08> │ │ │ │ + bhi ce184 <__cxa_atexit@plt+0xc1d50> │ │ │ │ + ldr r7, [pc, #72] @ ce194 <__cxa_atexit@plt+0xc1d60> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq c5220 <__cxa_atexit@plt+0xb8dec> │ │ │ │ - ldr r7, [pc, #52] @ c5240 <__cxa_atexit@plt+0xb8e0c> │ │ │ │ + beq ce178 <__cxa_atexit@plt+0xc1d44> │ │ │ │ + ldr r7, [pc, #52] @ ce198 <__cxa_atexit@plt+0xc1d64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c5244 <__cxa_atexit@plt+0xb8e10> │ │ │ │ + ldr r7, [pc, #16] @ ce19c <__cxa_atexit@plt+0xc1d68> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - biceq fp, ip, ip, lsr #29 │ │ │ │ - strdeq fp, [ip, #220] @ 0xdc │ │ │ │ + biceq r3, ip, r0, lsr #10 │ │ │ │ + biceq r3, ip, r0, ror r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ c5268 <__cxa_atexit@plt+0xb8e34> │ │ │ │ + ldr r3, [pc, #12] @ ce1c0 <__cxa_atexit@plt+0xc1d8c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - ldrdeq fp, [ip, #216] @ 0xd8 │ │ │ │ + biceq r3, ip, ip, asr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #48] @ c52b0 <__cxa_atexit@plt+0xb8e7c> │ │ │ │ + ldr r3, [pc, #48] @ ce208 <__cxa_atexit@plt+0xc1dd4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ c52b4 <__cxa_atexit@plt+0xb8e80> │ │ │ │ + ldr r2, [pc, #44] @ ce20c <__cxa_atexit@plt+0xc1dd8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #32] @ c52b8 <__cxa_atexit@plt+0xb8e84> │ │ │ │ + ldr r3, [pc, #32] @ ce210 <__cxa_atexit@plt+0xc1ddc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #24] @ c52bc <__cxa_atexit@plt+0xb8e88> │ │ │ │ + ldr r3, [pc, #24] @ ce214 <__cxa_atexit@plt+0xc1de0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r4, r0, ror #21 │ │ │ │ - mvneq r4, r8, asr #21 │ │ │ │ - mvneq r4, r4, ror #25 │ │ │ │ + mvneq fp, r0, lsl #23 │ │ │ │ + mvneq fp, r8, ror #22 │ │ │ │ + mvneq fp, r0, asr #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - strdeq fp, [ip, #220] @ 0xdc │ │ │ │ + biceq r3, ip, r0, ror r4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ c5300 <__cxa_atexit@plt+0xb8ecc> │ │ │ │ + ldr r3, [pc, #8] @ ce258 <__cxa_atexit@plt+0xc1e24> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq fp, ip, r8, ror #27 │ │ │ │ + biceq r3, ip, ip, asr r4 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c5340 <__cxa_atexit@plt+0xb8f0c> │ │ │ │ - ldr r2, [pc, #40] @ c534c <__cxa_atexit@plt+0xb8f18> │ │ │ │ + bhi ce298 <__cxa_atexit@plt+0xc1e64> │ │ │ │ + ldr r2, [pc, #40] @ ce2a4 <__cxa_atexit@plt+0xc1e70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #28] @ c5350 <__cxa_atexit@plt+0xb8f1c> │ │ │ │ + ldr r2, [pc, #28] @ ce2a8 <__cxa_atexit@plt+0xc1e74> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, asr sl │ │ │ │ - mvneq r4, r4, lsr sl │ │ │ │ + strdeq fp, [r1, #160]! @ 0xa0 │ │ │ │ + ldrdeq fp, [r1, #164]! @ 0xa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi c53c8 <__cxa_atexit@plt+0xb8f94> │ │ │ │ + bhi ce320 <__cxa_atexit@plt+0xc1eec> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c53d4 <__cxa_atexit@plt+0xb8fa0> │ │ │ │ + bcc ce32c <__cxa_atexit@plt+0xc1ef8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c53c0 <__cxa_atexit@plt+0xb8f8c> │ │ │ │ - ldr r3, [pc, #80] @ c53e8 <__cxa_atexit@plt+0xb8fb4> │ │ │ │ + beq ce318 <__cxa_atexit@plt+0xc1ee4> │ │ │ │ + ldr r3, [pc, #80] @ ce340 <__cxa_atexit@plt+0xc1f0c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #68] @ c53e4 <__cxa_atexit@plt+0xb8fb0> │ │ │ │ - ldr r2, [pc, #72] @ c53ec <__cxa_atexit@plt+0xb8fb8> │ │ │ │ + ldr r8, [pc, #68] @ ce33c <__cxa_atexit@plt+0xc1f08> │ │ │ │ + ldr r2, [pc, #72] @ ce344 <__cxa_atexit@plt+0xc1f10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ mvn r5, #7 │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, sl │ │ │ │ @@ -189419,399 +198593,399 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ stcleq 12, cr12, [ip], {204} @ 0xcc │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r4, r0, asr #19 │ │ │ │ + mvneq fp, r0, ror #20 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c542c <__cxa_atexit@plt+0xb8ff8> │ │ │ │ - ldr r2, [pc, #40] @ c5438 <__cxa_atexit@plt+0xb9004> │ │ │ │ + bhi ce384 <__cxa_atexit@plt+0xc1f50> │ │ │ │ + ldr r2, [pc, #40] @ ce390 <__cxa_atexit@plt+0xc1f5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #28] @ c543c <__cxa_atexit@plt+0xb9008> │ │ │ │ + ldr r2, [pc, #28] @ ce394 <__cxa_atexit@plt+0xc1f60> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, ror #18 │ │ │ │ - mvneq r4, r8, asr #18 │ │ │ │ - biceq fp, ip, r4, lsl #26 │ │ │ │ + mvneq fp, r4, lsl #20 │ │ │ │ + mvneq fp, r8, ror #19 │ │ │ │ + biceq r3, ip, r8, ror r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c5494 <__cxa_atexit@plt+0xb9060> │ │ │ │ - ldr r3, [pc, #60] @ c54a0 <__cxa_atexit@plt+0xb906c> │ │ │ │ + bhi ce3ec <__cxa_atexit@plt+0xc1fb8> │ │ │ │ + ldr r3, [pc, #60] @ ce3f8 <__cxa_atexit@plt+0xc1fc4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c548c <__cxa_atexit@plt+0xb9058> │ │ │ │ - ldr r3, [pc, #40] @ c54a4 <__cxa_atexit@plt+0xb9070> │ │ │ │ + beq ce3e4 <__cxa_atexit@plt+0xc1fb0> │ │ │ │ + ldr r3, [pc, #40] @ ce3fc <__cxa_atexit@plt+0xc1fc8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0x01ccbc9c │ │ │ │ + biceq r3, ip, r0, lsl r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c54cc <__cxa_atexit@plt+0xb9098> │ │ │ │ + ldr r3, [pc, #16] @ ce424 <__cxa_atexit@plt+0xc1ff0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq fp, ip, r4, ror ip │ │ │ │ + biceq r3, ip, r8, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c5568 <__cxa_atexit@plt+0xb9134> │ │ │ │ + bcc ce4c0 <__cxa_atexit@plt+0xc208c> │ │ │ │ cmp r7, #0 │ │ │ │ - bmi c550c <__cxa_atexit@plt+0xb90d8> │ │ │ │ - ldr r3, [pc, #144] @ c558c <__cxa_atexit@plt+0xb9158> │ │ │ │ + bmi ce464 <__cxa_atexit@plt+0xc2030> │ │ │ │ + ldr r3, [pc, #144] @ ce4e4 <__cxa_atexit@plt+0xc20b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ cmp r7, #-2147483648 @ 0x80000000 │ │ │ │ - bne c5528 <__cxa_atexit@plt+0xb90f4> │ │ │ │ - ldr r7, [pc, #104] @ c5584 <__cxa_atexit@plt+0xb9150> │ │ │ │ + bne ce480 <__cxa_atexit@plt+0xc204c> │ │ │ │ + ldr r7, [pc, #104] @ ce4dc <__cxa_atexit@plt+0xc20a8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #96] @ c5590 <__cxa_atexit@plt+0xb915c> │ │ │ │ + ldr r2, [pc, #96] @ ce4e8 <__cxa_atexit@plt+0xc20b4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #92] @ c5594 <__cxa_atexit@plt+0xb9160> │ │ │ │ + ldr r1, [pc, #92] @ ce4ec <__cxa_atexit@plt+0xc20b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #76] @ c5598 <__cxa_atexit@plt+0xb9164> │ │ │ │ + ldr r2, [pc, #76] @ ce4f0 <__cxa_atexit@plt+0xc20bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ c5588 <__cxa_atexit@plt+0xb9154> │ │ │ │ + ldr r6, [pc, #24] @ ce4e0 <__cxa_atexit@plt+0xc20ac> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - biceq fp, ip, r0, lsr ip │ │ │ │ + biceq r3, ip, r4, lsr #5 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - mvneq r4, ip, ror #16 │ │ │ │ + mvneq fp, ip, lsl #18 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - mvneq r4, r4, ror #19 │ │ │ │ - mvneq r4, r0, asr r8 │ │ │ │ - biceq fp, ip, r8, lsr #23 │ │ │ │ + mvneq fp, r4, lsl #21 │ │ │ │ + strdeq fp, [r1, #128]! @ 0x80 │ │ │ │ + biceq r3, ip, ip, lsl r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c55dc <__cxa_atexit@plt+0xb91a8> │ │ │ │ - ldr r3, [pc, #40] @ c55ec <__cxa_atexit@plt+0xb91b8> │ │ │ │ + bcc ce534 <__cxa_atexit@plt+0xc2100> │ │ │ │ + ldr r3, [pc, #40] @ ce544 <__cxa_atexit@plt+0xc2110> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ c55f0 <__cxa_atexit@plt+0xb91bc> │ │ │ │ + ldr r8, [pc, #36] @ ce548 <__cxa_atexit@plt+0xc2114> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - @ instruction: 0x01b54ea2 │ │ │ │ + @ instruction: 0x01b4c1bd │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #12] @ c5614 <__cxa_atexit@plt+0xb91e0> │ │ │ │ + ldr r2, [pc, #12] @ ce56c <__cxa_atexit@plt+0xc2138> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - mvneq r4, r0, ror #14 │ │ │ │ - biceq fp, ip, ip, asr #22 │ │ │ │ + mvneq fp, r0, lsl #16 │ │ │ │ + biceq r3, ip, r0, asr #3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c5670 <__cxa_atexit@plt+0xb923c> │ │ │ │ - ldr r9, [pc, #64] @ c5678 <__cxa_atexit@plt+0xb9244> │ │ │ │ + bhi ce5c8 <__cxa_atexit@plt+0xc2194> │ │ │ │ + ldr r9, [pc, #64] @ ce5d0 <__cxa_atexit@plt+0xc219c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #60] @ c567c <__cxa_atexit@plt+0xb9248> │ │ │ │ + ldr lr, [pc, #60] @ ce5d4 <__cxa_atexit@plt+0xc21a0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #56] @ c5680 <__cxa_atexit@plt+0xb924c> │ │ │ │ + ldr sl, [pc, #56] @ ce5d8 <__cxa_atexit@plt+0xc21a4> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ add r0, r9, #2 │ │ │ │ str sl, [r5, #-20] @ 0xffffffec │ │ │ │ sub r9, r5, #16 │ │ │ │ stm r9, {r0, r2, lr} │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq fp, ip, r0, lsr r7 │ │ │ │ + biceq r2, ip, r4, lsr #27 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq r4, r0, lsl #17 │ │ │ │ - biceq fp, ip, r0, ror #21 │ │ │ │ + mvneq fp, r0, lsr #18 │ │ │ │ + biceq r3, ip, r4, asr r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c56a8 <__cxa_atexit@plt+0xb9274> │ │ │ │ + ldr r3, [pc, #16] @ ce600 <__cxa_atexit@plt+0xc21cc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - strheq fp, [ip, #168] @ 0xa8 │ │ │ │ + biceq r3, ip, ip, lsr #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c5764 <__cxa_atexit@plt+0xb9330> │ │ │ │ + bcc ce6bc <__cxa_atexit@plt+0xc2288> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #152] @ c5770 <__cxa_atexit@plt+0xb933c> │ │ │ │ + ldr r1, [pc, #152] @ ce6c8 <__cxa_atexit@plt+0xc2294> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r9 │ │ │ │ str r2, [r3, #12]! │ │ │ │ mov sl, r3 │ │ │ │ str r1, [sl, #-8]! │ │ │ │ cmp r7, #0 │ │ │ │ - bmi c5714 <__cxa_atexit@plt+0xb92e0> │ │ │ │ - ldr r6, [pc, #132] @ c577c <__cxa_atexit@plt+0xb9348> │ │ │ │ + bmi ce66c <__cxa_atexit@plt+0xc2238> │ │ │ │ + ldr r6, [pc, #132] @ ce6d4 <__cxa_atexit@plt+0xc22a0> │ │ │ │ add r6, pc, r6 │ │ │ │ stm r5, {r6, sl} │ │ │ │ - ldr r6, [pc, #124] @ c5780 <__cxa_atexit@plt+0xb934c> │ │ │ │ + ldr r6, [pc, #124] @ ce6d8 <__cxa_atexit@plt+0xc22a4> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r9, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ cmp r7, #-2147483648 @ 0x80000000 │ │ │ │ - bne c5740 <__cxa_atexit@plt+0xb930c> │ │ │ │ - ldr r9, [pc, #80] @ c5774 <__cxa_atexit@plt+0xb9340> │ │ │ │ + bne ce698 <__cxa_atexit@plt+0xc2264> │ │ │ │ + ldr r9, [pc, #80] @ ce6cc <__cxa_atexit@plt+0xc2298> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r7, [pc, #76] @ c5778 <__cxa_atexit@plt+0xb9344> │ │ │ │ + ldr r7, [pc, #76] @ ce6d0 <__cxa_atexit@plt+0xc229c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #1 │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, #-2147483648 @ 0x80000000 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r3, [pc, #60] @ c5784 <__cxa_atexit@plt+0xb9350> │ │ │ │ + ldr r3, [pc, #60] @ ce6dc <__cxa_atexit@plt+0xc22a8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #16]! │ │ │ │ str r7, [r9, #8] │ │ │ │ - ldr r3, [pc, #48] @ c5788 <__cxa_atexit@plt+0xb9354> │ │ │ │ + ldr r3, [pc, #48] @ ce6e0 <__cxa_atexit@plt+0xc22ac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ - biceq fp, ip, r8, lsl sl │ │ │ │ - strdeq r4, [r2, #112]! @ 0x70 │ │ │ │ + biceq r3, ip, ip, lsl #1 │ │ │ │ + @ instruction: 0x01e1b890 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mvneq r4, r4, ror #12 │ │ │ │ + mvneq fp, r4, lsl #14 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - mvneq r4, r4, asr #15 │ │ │ │ + mvneq fp, r4, ror #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq fp, ip, r0, asr #19 │ │ │ │ + biceq r3, ip, r4, lsr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c57f4 <__cxa_atexit@plt+0xb93c0> │ │ │ │ - ldr r3, [pc, #56] @ c5804 <__cxa_atexit@plt+0xb93d0> │ │ │ │ + bcc ce74c <__cxa_atexit@plt+0xc2318> │ │ │ │ + ldr r3, [pc, #56] @ ce75c <__cxa_atexit@plt+0xc2328> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #40] @ c5808 <__cxa_atexit@plt+0xb93d4> │ │ │ │ + ldr r8, [pc, #40] @ ce760 <__cxa_atexit@plt+0xc232c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ - @ instruction: 0x01b54c95 │ │ │ │ - biceq fp, ip, r8, ror #18 │ │ │ │ + @ instruction: 0x01b4bfb0 │ │ │ │ + ldrdeq r2, [ip, #252] @ 0xfc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c584c <__cxa_atexit@plt+0xb9418> │ │ │ │ - ldr r2, [pc, #40] @ c5854 <__cxa_atexit@plt+0xb9420> │ │ │ │ + bhi ce7a4 <__cxa_atexit@plt+0xc2370> │ │ │ │ + ldr r2, [pc, #40] @ ce7ac <__cxa_atexit@plt+0xc2378> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq fp, ip, ip, lsl r9 │ │ │ │ + strexbeq r2, r0, [ip] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c58d4 <__cxa_atexit@plt+0xb94a0> │ │ │ │ - ldr lr, [pc, #96] @ c58e0 <__cxa_atexit@plt+0xb94ac> │ │ │ │ + bcc ce82c <__cxa_atexit@plt+0xc23f8> │ │ │ │ + ldr lr, [pc, #96] @ ce838 <__cxa_atexit@plt+0xc2404> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #92] @ c58e4 <__cxa_atexit@plt+0xb94b0> │ │ │ │ + ldr r8, [pc, #92] @ ce83c <__cxa_atexit@plt+0xc2408> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r0, [pc, #88] @ c58e8 <__cxa_atexit@plt+0xb94b4> │ │ │ │ + ldr r0, [pc, #88] @ ce840 <__cxa_atexit@plt+0xc240c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5] │ │ │ │ - ldr r0, [pc, #80] @ c58ec <__cxa_atexit@plt+0xb94b8> │ │ │ │ + ldr r0, [pc, #80] @ ce844 <__cxa_atexit@plt+0xc2410> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldmib r5, {r2, r9} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ stmib r5, {r0, r8} │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r3, [r5, #12] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r9, [r3, #16] │ │ │ │ - ldr r3, [pc, #40] @ c58f0 <__cxa_atexit@plt+0xb94bc> │ │ │ │ + ldr r3, [pc, #40] @ ce848 <__cxa_atexit@plt+0xc2414> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - ldrdeq r4, [r2, #64]! @ 0x40 │ │ │ │ - mvneq r4, ip, asr #9 │ │ │ │ - mvneq r4, r0, asr #13 │ │ │ │ + mvneq fp, r0, ror r5 │ │ │ │ + mvneq fp, ip, ror #10 │ │ │ │ + @ instruction: 0x01e1b79c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq fp, ip, r8, ror #16 │ │ │ │ + ldrdeq r2, [ip, #236] @ 0xec │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c595c <__cxa_atexit@plt+0xb9528> │ │ │ │ - ldr r3, [pc, #56] @ c596c <__cxa_atexit@plt+0xb9538> │ │ │ │ + bcc ce8b4 <__cxa_atexit@plt+0xc2480> │ │ │ │ + ldr r3, [pc, #56] @ ce8c4 <__cxa_atexit@plt+0xc2490> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #40] @ c5970 <__cxa_atexit@plt+0xb953c> │ │ │ │ + ldr r8, [pc, #40] @ ce8c8 <__cxa_atexit@plt+0xc2494> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - @ instruction: 0x01b54b39 │ │ │ │ - biceq fp, ip, r0, lsl #16 │ │ │ │ + @ instruction: 0x01b4be54 │ │ │ │ + biceq r2, ip, r4, ror lr │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c59bc <__cxa_atexit@plt+0xb9588> │ │ │ │ - ldr lr, [pc, #48] @ c59c4 <__cxa_atexit@plt+0xb9590> │ │ │ │ + bhi ce914 <__cxa_atexit@plt+0xc24e0> │ │ │ │ + ldr lr, [pc, #48] @ ce91c <__cxa_atexit@plt+0xc24e8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #44] @ c59c8 <__cxa_atexit@plt+0xb9594> │ │ │ │ + ldr r1, [pc, #44] @ ce920 <__cxa_atexit@plt+0xc24ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ sub r9, r5, #24 │ │ │ │ stm r9, {r1, r2, lr} │ │ │ │ stmdb r5, {r0, r2, r8} │ │ │ │ mov r5, r3 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r4, r4, asr #7 │ │ │ │ - biceq fp, ip, r8, lsr #15 │ │ │ │ + mvneq fp, r4, ror #8 │ │ │ │ + biceq r2, ip, ip, lsl lr │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c5a1c <__cxa_atexit@plt+0xb95e8> │ │ │ │ - ldr r3, [pc, #52] @ c5a28 <__cxa_atexit@plt+0xb95f4> │ │ │ │ + bcc ce974 <__cxa_atexit@plt+0xc2540> │ │ │ │ + ldr r3, [pc, #52] @ ce980 <__cxa_atexit@plt+0xc254c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ @@ -189825,133 +198999,133 @@ │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c5a94 <__cxa_atexit@plt+0xb9660> │ │ │ │ + bhi ce9ec <__cxa_atexit@plt+0xc25b8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c5a9c <__cxa_atexit@plt+0xb9668> │ │ │ │ - ldr r5, [pc, #88] @ c5ab8 <__cxa_atexit@plt+0xb9684> │ │ │ │ + bcc ce9f4 <__cxa_atexit@plt+0xc25c0> │ │ │ │ + ldr r5, [pc, #88] @ cea10 <__cxa_atexit@plt+0xc25dc> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #84] @ c5abc <__cxa_atexit@plt+0xb9688> │ │ │ │ + ldr r0, [pc, #84] @ cea14 <__cxa_atexit@plt+0xc25e0> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #80] @ c5ac0 <__cxa_atexit@plt+0xb968c> │ │ │ │ + ldr r1, [pc, #80] @ cea18 <__cxa_atexit@plt+0xc25e4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r9, [r3, #16] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b c5aa4 <__cxa_atexit@plt+0xb9670> │ │ │ │ + b ce9fc <__cxa_atexit@plt+0xc25c8> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ c5ab4 <__cxa_atexit@plt+0xb9680> │ │ │ │ + ldr r7, [pc, #8] @ cea0c <__cxa_atexit@plt+0xc25d8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq fp, ip, r0, ror #13 │ │ │ │ + biceq r2, ip, r4, asr sp │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - @ instruction: 0x01b54a16 │ │ │ │ - @ instruction: 0x01ccb690 │ │ │ │ + @ instruction: 0x01b4bd31 │ │ │ │ + biceq r2, ip, r4, lsl #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c5ae8 <__cxa_atexit@plt+0xb96b4> │ │ │ │ + ldr r3, [pc, #16] @ cea40 <__cxa_atexit@plt+0xc260c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq fp, ip, r0, asr r6 │ │ │ │ + biceq r2, ip, r4, asr #25 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c5b24 <__cxa_atexit@plt+0xb96f0> │ │ │ │ - ldr r3, [pc, #40] @ c5b3c <__cxa_atexit@plt+0xb9708> │ │ │ │ + bcc cea7c <__cxa_atexit@plt+0xc2648> │ │ │ │ + ldr r3, [pc, #40] @ cea94 <__cxa_atexit@plt+0xc2660> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c5b40 <__cxa_atexit@plt+0xb970c> │ │ │ │ + ldr r7, [pc, #20] @ cea98 <__cxa_atexit@plt+0xc2664> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e24290 │ │ │ │ - biceq fp, ip, r0, ror r6 │ │ │ │ + mvneq fp, r0, lsr r3 │ │ │ │ + biceq r2, ip, r4, ror #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c5b84 <__cxa_atexit@plt+0xb9750> │ │ │ │ + bhi ceadc <__cxa_atexit@plt+0xc26a8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #36] @ c5b8c <__cxa_atexit@plt+0xb9758> │ │ │ │ + ldr r1, [pc, #36] @ ceae4 <__cxa_atexit@plt+0xc26b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #32] @ c5b90 <__cxa_atexit@plt+0xb975c> │ │ │ │ + ldr r0, [pc, #32] @ ceae8 <__cxa_atexit@plt+0xc26b4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r4, ip, lsl #4 │ │ │ │ - strdeq r4, [r2, #16]! │ │ │ │ + mvneq fp, ip, lsr #5 │ │ │ │ + @ instruction: 0x01e1b290 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c5bc8 <__cxa_atexit@plt+0xb9794> │ │ │ │ + bhi ceb20 <__cxa_atexit@plt+0xc26ec> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ c5bd0 <__cxa_atexit@plt+0xb979c> │ │ │ │ + ldr r1, [pc, #24] @ ceb28 <__cxa_atexit@plt+0xc26f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r4, [r2, #28]! │ │ │ │ - ldrdeq fp, [ip, #76] @ 0x4c │ │ │ │ + mvneq fp, ip, asr r2 │ │ │ │ + biceq r2, ip, r0, asr fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c5c4c <__cxa_atexit@plt+0xb9818> │ │ │ │ - ldr r1, [pc, #96] @ c5c58 <__cxa_atexit@plt+0xb9824> │ │ │ │ + bhi ceba4 <__cxa_atexit@plt+0xc2770> │ │ │ │ + ldr r1, [pc, #96] @ cebb0 <__cxa_atexit@plt+0xc277c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-16]! │ │ │ │ - ldr r1, [pc, #76] @ c5c5c <__cxa_atexit@plt+0xb9828> │ │ │ │ + ldr r1, [pc, #76] @ cebb4 <__cxa_atexit@plt+0xc2780> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq c5c40 <__cxa_atexit@plt+0xb980c> │ │ │ │ - ldr r3, [pc, #60] @ c5c60 <__cxa_atexit@plt+0xb982c> │ │ │ │ + beq ceb98 <__cxa_atexit@plt+0xc2764> │ │ │ │ + ldr r3, [pc, #60] @ cebb8 <__cxa_atexit@plt+0xc2784> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ str r1, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r2, [r5, #8] │ │ │ │ @@ -189959,189 +199133,189 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r4, r4, ror #2 │ │ │ │ + mvneq fp, r4, lsl #4 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - biceq fp, ip, ip, asr #8 │ │ │ │ + biceq r2, ip, r0, asr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #16] @ c5c90 <__cxa_atexit@plt+0xb985c> │ │ │ │ + ldr r1, [pc, #16] @ cebe8 <__cxa_atexit@plt+0xc27b4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ str r1, [r5, #-4]! │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq fp, ip, ip, lsl r4 │ │ │ │ + @ instruction: 0x01cc2a90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c5cb8 <__cxa_atexit@plt+0xb9884> │ │ │ │ + ldr r3, [pc, #16] @ cec10 <__cxa_atexit@plt+0xc27dc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r7, [r5, #8] │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - strdeq fp, [ip, #52] @ 0x34 │ │ │ │ + biceq r2, ip, r8, ror #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ c5ce4 <__cxa_atexit@plt+0xb98b0> │ │ │ │ + ldr r3, [pc, #20] @ cec3c <__cxa_atexit@plt+0xc2808> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ b 1a6c110 <__cxa_atexit@plt+0x1a5fcdc> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - strheq fp, [ip, #56] @ 0x38 │ │ │ │ + biceq r2, ip, ip, lsr #20 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c5d0c <__cxa_atexit@plt+0xb98d8> │ │ │ │ + bne cec64 <__cxa_atexit@plt+0xc2830> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ ldr r9, [r5, #-8] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c5d64 <__cxa_atexit@plt+0xb9930> │ │ │ │ + bhi cecbc <__cxa_atexit@plt+0xc2888> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c5d6c <__cxa_atexit@plt+0xb9938> │ │ │ │ - ldr r1, [pc, #92] @ c5d90 <__cxa_atexit@plt+0xb995c> │ │ │ │ + bcc cecc4 <__cxa_atexit@plt+0xc2890> │ │ │ │ + ldr r1, [pc, #92] @ cece8 <__cxa_atexit@plt+0xc28b4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #88] @ c5d94 <__cxa_atexit@plt+0xb9960> │ │ │ │ + ldr r0, [pc, #88] @ cecec <__cxa_atexit@plt+0xc28b8> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #84] @ c5d98 <__cxa_atexit@plt+0xb9964> │ │ │ │ + ldr r2, [pc, #84] @ cecf0 <__cxa_atexit@plt+0xc28bc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r5] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, r6 │ │ │ │ - b c5d74 <__cxa_atexit@plt+0xb9940> │ │ │ │ + b ceccc <__cxa_atexit@plt+0xc2898> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #12] @ c5d8c <__cxa_atexit@plt+0xb9958> │ │ │ │ + ldr r7, [pc, #12] @ cece4 <__cxa_atexit@plt+0xc28b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq fp, ip, r8, lsr #6 │ │ │ │ + @ instruction: 0x01cc299c │ │ │ │ @ instruction: 0xffffeff8 │ │ │ │ @ instruction: 0xffffedcc │ │ │ │ - @ instruction: 0x01b54795 │ │ │ │ - strdeq fp, [ip, #60] @ 0x3c │ │ │ │ + @ instruction: 0x01b4bab0 │ │ │ │ + biceq r2, ip, r0, ror sl │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #28 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c5e24 <__cxa_atexit@plt+0xb99f0> │ │ │ │ - ldr lr, [pc, #112] @ c5e30 <__cxa_atexit@plt+0xb99fc> │ │ │ │ + bhi ced7c <__cxa_atexit@plt+0xc2948> │ │ │ │ + ldr lr, [pc, #112] @ ced88 <__cxa_atexit@plt+0xc2954> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ ldr r8, [r7, #20] │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r0, [pc, #88] @ c5e34 <__cxa_atexit@plt+0xb9a00> │ │ │ │ + ldr r0, [pc, #88] @ ced8c <__cxa_atexit@plt+0xc2958> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #-8] │ │ │ │ ldr r7, [r7, #24] │ │ │ │ str lr, [r3, #-28] @ 0xffffffe4 │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r9, [r3, #-16] │ │ │ │ str r2, [r3, #-20] @ 0xffffffec │ │ │ │ str r8, [r3, #-24] @ 0xffffffe8 │ │ │ │ tst r7, #3 │ │ │ │ - beq c5e1c <__cxa_atexit@plt+0xb99e8> │ │ │ │ - ldr r3, [pc, #48] @ c5e38 <__cxa_atexit@plt+0xb9a04> │ │ │ │ + beq ced74 <__cxa_atexit@plt+0xc2940> │ │ │ │ + ldr r3, [pc, #48] @ ced90 <__cxa_atexit@plt+0xc295c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c5e1c <__cxa_atexit@plt+0xb99e8> │ │ │ │ - b c5e7c <__cxa_atexit@plt+0xb9a48> │ │ │ │ + beq ced74 <__cxa_atexit@plt+0xc2940> │ │ │ │ + b cedd4 <__cxa_atexit@plt+0xc29a0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - strexheq r3, r8, [r2] │ │ │ │ + mvneq fp, r8, lsr r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq fp, ip, ip, asr r3 │ │ │ │ + ldrdeq r2, [ip, #144] @ 0x90 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ c5e6c <__cxa_atexit@plt+0xb9a38> │ │ │ │ + ldr r3, [pc, #28] @ cedc4 <__cxa_atexit@plt+0xc2990> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c5e64 <__cxa_atexit@plt+0xb9a30> │ │ │ │ - b c5e7c <__cxa_atexit@plt+0xb9a48> │ │ │ │ + beq cedbc <__cxa_atexit@plt+0xc2988> │ │ │ │ + b cedd4 <__cxa_atexit@plt+0xc29a0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq fp, ip, r8, lsr #6 │ │ │ │ + @ instruction: 0x01cc299c │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c5edc <__cxa_atexit@plt+0xb9aa8> │ │ │ │ + bne cee34 <__cxa_atexit@plt+0xc2a00> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c5f44 <__cxa_atexit@plt+0xb9b10> │ │ │ │ - ldr r2, [pc, #236] @ c5f8c <__cxa_atexit@plt+0xb9b58> │ │ │ │ + bcc cee9c <__cxa_atexit@plt+0xc2a68> │ │ │ │ + ldr r2, [pc, #236] @ ceee4 <__cxa_atexit@plt+0xc2ab0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #212] @ c5f90 <__cxa_atexit@plt+0xb9b5c> │ │ │ │ + ldr lr, [pc, #212] @ ceee8 <__cxa_atexit@plt+0xc2ab4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ add r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c5f54 <__cxa_atexit@plt+0xb9b20> │ │ │ │ + bhi ceeac <__cxa_atexit@plt+0xc2a78> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c5f5c <__cxa_atexit@plt+0xb9b28> │ │ │ │ - ldr r5, [pc, #116] @ c5f80 <__cxa_atexit@plt+0xb9b4c> │ │ │ │ + bcc ceeb4 <__cxa_atexit@plt+0xc2a80> │ │ │ │ + ldr r5, [pc, #116] @ ceed8 <__cxa_atexit@plt+0xc2aa4> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #112] @ c5f84 <__cxa_atexit@plt+0xb9b50> │ │ │ │ + ldr r0, [pc, #112] @ ceedc <__cxa_atexit@plt+0xc2aa8> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #108] @ c5f88 <__cxa_atexit@plt+0xb9b54> │ │ │ │ + ldr r1, [pc, #108] @ ceee0 <__cxa_atexit@plt+0xc2aac> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r8, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r9, [r6, #16] │ │ │ │ mov r5, r2 │ │ │ │ @@ -190150,52 +199324,52 @@ │ │ │ │ mov r8, r1 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, r6 │ │ │ │ - b c5f64 <__cxa_atexit@plt+0xb9b30> │ │ │ │ + b ceebc <__cxa_atexit@plt+0xc2a88> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #20 │ │ │ │ - ldr r7, [pc, #12] @ c5f7c <__cxa_atexit@plt+0xb9b48> │ │ │ │ + ldr r7, [pc, #12] @ ceed4 <__cxa_atexit@plt+0xc2aa0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq fp, ip, ip, lsl r2 │ │ │ │ + @ instruction: 0x01cc2890 │ │ │ │ @ instruction: 0xfffffbc0 │ │ │ │ @ instruction: 0xfffffa68 │ │ │ │ - @ instruction: 0x01b5456a │ │ │ │ + @ instruction: 0x01b4b885 │ │ │ │ @ instruction: 0xfffffd3c │ │ │ │ - mvneq r3, r8, ror #29 │ │ │ │ + mvneq sl, r8, lsl #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r8, r6 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c601c <__cxa_atexit@plt+0xb9be8> │ │ │ │ - ldr r6, [pc, #132] @ c603c <__cxa_atexit@plt+0xb9c08> │ │ │ │ + bhi cef74 <__cxa_atexit@plt+0xc2b40> │ │ │ │ + ldr r6, [pc, #132] @ cef94 <__cxa_atexit@plt+0xc2b60> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r0, [pc, #120] @ c6040 <__cxa_atexit@plt+0xb9c0c> │ │ │ │ + ldr r0, [pc, #120] @ cef98 <__cxa_atexit@plt+0xc2b64> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r6, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq c600c <__cxa_atexit@plt+0xb9bd8> │ │ │ │ + beq cef64 <__cxa_atexit@plt+0xc2b30> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c602c <__cxa_atexit@plt+0xb9bf8> │ │ │ │ - ldr r3, [pc, #80] @ c6044 <__cxa_atexit@plt+0xb9c10> │ │ │ │ + bcc cef84 <__cxa_atexit@plt+0xc2b50> │ │ │ │ + ldr r3, [pc, #80] @ cef9c <__cxa_atexit@plt+0xc2b68> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r2, [r8, #8] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ @@ -190208,58 +199382,58 @@ │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r3, ip, lsr #27 │ │ │ │ - mvneq r3, r0, asr #30 │ │ │ │ + mvneq sl, ip, asr #28 │ │ │ │ + mvneq sl, r0, ror #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c6084 <__cxa_atexit@plt+0xb9c50> │ │ │ │ - ldr r3, [pc, #36] @ c6090 <__cxa_atexit@plt+0xb9c5c> │ │ │ │ + bcc cefdc <__cxa_atexit@plt+0xc2ba8> │ │ │ │ + ldr r3, [pc, #36] @ cefe8 <__cxa_atexit@plt+0xc2bb4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r2, [r8, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, asr #29 │ │ │ │ - biceq fp, ip, r0, lsl #2 │ │ │ │ + mvneq sl, r8, ror #30 │ │ │ │ + biceq r2, ip, r4, ror r7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #84 @ 0x54 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c613c <__cxa_atexit@plt+0xb9d08> │ │ │ │ - ldr r2, [pc, #140] @ c614c <__cxa_atexit@plt+0xb9d18> │ │ │ │ + bcc cf094 <__cxa_atexit@plt+0xc2c60> │ │ │ │ + ldr r2, [pc, #140] @ cf0a4 <__cxa_atexit@plt+0xc2c70> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #136] @ c6150 <__cxa_atexit@plt+0xb9d1c> │ │ │ │ + ldr lr, [pc, #136] @ cf0a8 <__cxa_atexit@plt+0xc2c74> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r7, #1 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr ip, [pc, #124] @ c6154 <__cxa_atexit@plt+0xb9d20> │ │ │ │ + ldr ip, [pc, #124] @ cf0ac <__cxa_atexit@plt+0xc2c78> │ │ │ │ add ip, pc, ip │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #116] @ c6158 <__cxa_atexit@plt+0xb9d24> │ │ │ │ + ldr r2, [pc, #116] @ cf0b0 <__cxa_atexit@plt+0xc2c7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str sl, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ - ldr r9, [pc, #104] @ c615c <__cxa_atexit@plt+0xb9d28> │ │ │ │ + ldr r9, [pc, #104] @ cf0b4 <__cxa_atexit@plt+0xc2c80> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov sl, r3 │ │ │ │ str r9, [sl, #44]! @ 0x2c │ │ │ │ mov r9, r3 │ │ │ │ str lr, [r9, #56]! @ 0x38 │ │ │ │ mov lr, r3 │ │ │ │ str ip, [lr, #16]! │ │ │ │ @@ -190278,429 +199452,429 @@ │ │ │ │ mov r3, #84 @ 0x54 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffad8 │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ @ instruction: 0xfffffccc │ │ │ │ - mvneq r3, r0, asr #25 │ │ │ │ - mvneq r3, ip, lsr lr │ │ │ │ - biceq fp, ip, r4, lsr r0 │ │ │ │ + mvneq sl, r0, ror #26 │ │ │ │ + ldrdeq sl, [r1, #236]! @ 0xec │ │ │ │ + biceq r2, ip, r8, lsr #13 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #36 @ 0x24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c6208 <__cxa_atexit@plt+0xb9dd4> │ │ │ │ + bhi cf160 <__cxa_atexit@plt+0xc2d2c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c6210 <__cxa_atexit@plt+0xb9ddc> │ │ │ │ + bcc cf168 <__cxa_atexit@plt+0xc2d34> │ │ │ │ mov ip, r7 │ │ │ │ - ldr r7, [pc, #144] @ c622c <__cxa_atexit@plt+0xb9df8> │ │ │ │ + ldr r7, [pc, #144] @ cf184 <__cxa_atexit@plt+0xc2d50> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #140] @ c6230 <__cxa_atexit@plt+0xb9dfc> │ │ │ │ + ldr r1, [pc, #140] @ cf188 <__cxa_atexit@plt+0xc2d54> │ │ │ │ add r1, pc, r1 │ │ │ │ str sl, [r5, #-4] │ │ │ │ - ldr r0, [pc, #132] @ c6234 <__cxa_atexit@plt+0xb9e00> │ │ │ │ + ldr r0, [pc, #132] @ cf18c <__cxa_atexit@plt+0xc2d58> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub lr, r6, #9 │ │ │ │ str r7, [r3, #4]! │ │ │ │ add r1, r1, #2 │ │ │ │ str r0, [r5, #-36] @ 0xffffffdc │ │ │ │ str lr, [r5, #-32] @ 0xffffffe0 │ │ │ │ sub lr, r5, #28 │ │ │ │ stm lr, {r1, r3, sl} │ │ │ │ - ldr r7, [pc, #100] @ c6238 <__cxa_atexit@plt+0xb9e04> │ │ │ │ + ldr r7, [pc, #100] @ cf190 <__cxa_atexit@plt+0xc2d5c> │ │ │ │ add r7, pc, r7 │ │ │ │ sub lr, r5, #16 │ │ │ │ stm lr, {r7, r8, r9} │ │ │ │ str r8, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ - ldr r7, [pc, #80] @ c623c <__cxa_atexit@plt+0xb9e08> │ │ │ │ + ldr r7, [pc, #80] @ cf194 <__cxa_atexit@plt+0xc2d60> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #16] │ │ │ │ str sl, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, ip │ │ │ │ b 155c6e4 <__cxa_atexit@plt+0x15502b0> │ │ │ │ mov r6, r3 │ │ │ │ - b c6218 <__cxa_atexit@plt+0xb9de4> │ │ │ │ + b cf170 <__cxa_atexit@plt+0xc2d3c> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ c6228 <__cxa_atexit@plt+0xb9df4> │ │ │ │ + ldr r7, [pc, #8] @ cf180 <__cxa_atexit@plt+0xc2d4c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strexbeq sl, r0, [ip] │ │ │ │ + biceq r2, ip, r4, lsl #12 │ │ │ │ @ instruction: 0xfffff9ac │ │ │ │ - strdeq sl, [ip, #248] @ 0xf8 │ │ │ │ - mvneq r3, r4, ror #31 │ │ │ │ + biceq r2, ip, ip, ror #12 │ │ │ │ + strheq fp, [r1, #0]! │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - biceq sl, ip, r4, asr #30 │ │ │ │ + strheq r2, [ip, #88] @ 0x58 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #28] @ c6278 <__cxa_atexit@plt+0xb9e44> │ │ │ │ + ldr r2, [pc, #28] @ cf1d0 <__cxa_atexit@plt+0xc2d9c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq c6270 <__cxa_atexit@plt+0xb9e3c> │ │ │ │ - b c6288 <__cxa_atexit@plt+0xb9e54> │ │ │ │ + beq cf1c8 <__cxa_atexit@plt+0xc2d94> │ │ │ │ + b cf1e0 <__cxa_atexit@plt+0xc2dac> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq sl, ip, r8, lsl #30 │ │ │ │ + biceq r2, ip, ip, ror r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c62f4 <__cxa_atexit@plt+0xb9ec0> │ │ │ │ + bne cf24c <__cxa_atexit@plt+0xc2e18> │ │ │ │ ldr r8, [r5, #16]! │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c6328 <__cxa_atexit@plt+0xb9ef4> │ │ │ │ + bhi cf280 <__cxa_atexit@plt+0xc2e4c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c6340 <__cxa_atexit@plt+0xb9f0c> │ │ │ │ - ldr r1, [pc, #168] @ c6368 <__cxa_atexit@plt+0xb9f34> │ │ │ │ + bcc cf298 <__cxa_atexit@plt+0xc2e64> │ │ │ │ + ldr r1, [pc, #168] @ cf2c0 <__cxa_atexit@plt+0xc2e8c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #164] @ c636c <__cxa_atexit@plt+0xb9f38> │ │ │ │ + ldr r0, [pc, #164] @ cf2c4 <__cxa_atexit@plt+0xc2e90> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #160] @ c6370 <__cxa_atexit@plt+0xb9f3c> │ │ │ │ + ldr r2, [pc, #160] @ cf2c8 <__cxa_atexit@plt+0xc2e94> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r5] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r8, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r9, [r6, #16] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c6330 <__cxa_atexit@plt+0xb9efc> │ │ │ │ + bcc cf288 <__cxa_atexit@plt+0xc2e54> │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ - ldr r2, [pc, #80] @ c6364 <__cxa_atexit@plt+0xb9f30> │ │ │ │ + ldr r2, [pc, #80] @ cf2bc <__cxa_atexit@plt+0xc2e88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, sl} │ │ │ │ str r7, [r6, #12] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ - b c6348 <__cxa_atexit@plt+0xb9f14> │ │ │ │ + b cf2a0 <__cxa_atexit@plt+0xc2e6c> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #12] @ c6360 <__cxa_atexit@plt+0xb9f2c> │ │ │ │ + ldr r7, [pc, #12] @ cf2b8 <__cxa_atexit@plt+0xc2e84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq sl, ip, r8, lsr lr │ │ │ │ - ldrdeq r3, [r2, #192]! @ 0xc0 │ │ │ │ + biceq r2, ip, ip, lsr #9 │ │ │ │ + mvneq sl, r8, lsr #27 │ │ │ │ @ instruction: 0xfffff80c │ │ │ │ @ instruction: 0xfffff6b4 │ │ │ │ - @ instruction: 0x01b541b6 │ │ │ │ - biceq sl, ip, r0, lsr lr │ │ │ │ + @ instruction: 0x01b4b4d1 │ │ │ │ + biceq r2, ip, r4, lsr #9 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c63bc <__cxa_atexit@plt+0xb9f88> │ │ │ │ - ldr r7, [pc, #52] @ c63cc <__cxa_atexit@plt+0xb9f98> │ │ │ │ + bhi cf314 <__cxa_atexit@plt+0xc2ee0> │ │ │ │ + ldr r7, [pc, #52] @ cf324 <__cxa_atexit@plt+0xc2ef0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq c63b0 <__cxa_atexit@plt+0xb9f7c> │ │ │ │ + beq cf308 <__cxa_atexit@plt+0xc2ed4> │ │ │ │ mov r7, r8 │ │ │ │ - b c63e0 <__cxa_atexit@plt+0xb9fac> │ │ │ │ + b cf338 <__cxa_atexit@plt+0xc2f04> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c63d0 <__cxa_atexit@plt+0xb9f9c> │ │ │ │ + ldr r7, [pc, #12] @ cf328 <__cxa_atexit@plt+0xc2ef4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strdeq sl, [ip, #212] @ 0xd4 │ │ │ │ - ldrdeq sl, [ip, #212] @ 0xd4 │ │ │ │ + biceq r2, ip, r8, ror #8 │ │ │ │ + biceq r2, ip, r8, asr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r3, [pc, #220] @ c64cc <__cxa_atexit@plt+0xba098> │ │ │ │ + ldr r3, [pc, #220] @ cf424 <__cxa_atexit@plt+0xc2ff0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c6494 <__cxa_atexit@plt+0xba060> │ │ │ │ + beq cf3ec <__cxa_atexit@plt+0xc2fb8> │ │ │ │ ldm r5, {r9, sl} │ │ │ │ sub r3, r5, #28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c64a4 <__cxa_atexit@plt+0xba070> │ │ │ │ + bhi cf3fc <__cxa_atexit@plt+0xc2fc8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc c64ac <__cxa_atexit@plt+0xba078> │ │ │ │ - ldr ip, [pc, #168] @ c64d4 <__cxa_atexit@plt+0xba0a0> │ │ │ │ + bcc cf404 <__cxa_atexit@plt+0xc2fd0> │ │ │ │ + ldr ip, [pc, #168] @ cf42c <__cxa_atexit@plt+0xc2ff8> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r1, [pc, #164] @ c64d8 <__cxa_atexit@plt+0xba0a4> │ │ │ │ + ldr r1, [pc, #164] @ cf430 <__cxa_atexit@plt+0xc2ffc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #160] @ c64dc <__cxa_atexit@plt+0xba0a8> │ │ │ │ + ldr r0, [pc, #160] @ cf434 <__cxa_atexit@plt+0xc3000> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r7, [pc, #156] @ c64e0 <__cxa_atexit@plt+0xba0ac> │ │ │ │ + ldr r7, [pc, #156] @ cf438 <__cxa_atexit@plt+0xc3004> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ sub lr, r2, #9 │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r0, r0, #2 │ │ │ │ str r7, [r5, #-28] @ 0xffffffe4 │ │ │ │ str lr, [r5, #-24] @ 0xffffffe8 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r0, r6, sl, ip} │ │ │ │ str r8, [r5, #-4] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ - ldr r7, [pc, #112] @ c64e4 <__cxa_atexit@plt+0xba0b0> │ │ │ │ + ldr r7, [pc, #112] @ cf43c <__cxa_atexit@plt+0xc3008> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #16] │ │ │ │ str sl, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 155c6e4 <__cxa_atexit@plt+0x15502b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r2, r6 │ │ │ │ - b c64b4 <__cxa_atexit@plt+0xba080> │ │ │ │ + b cf40c <__cxa_atexit@plt+0xc2fd8> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r7, [pc, #16] @ c64d0 <__cxa_atexit@plt+0xba09c> │ │ │ │ + ldr r7, [pc, #16] @ cf428 <__cxa_atexit@plt+0xc2ff4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - strdeq sl, [ip, #192] @ 0xc0 │ │ │ │ + biceq r2, ip, r4, ror #6 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ @ instruction: 0xfffff714 │ │ │ │ - biceq sl, ip, r0, ror #26 │ │ │ │ - mvneq r3, r0, asr sp │ │ │ │ + ldrdeq r2, [ip, #52] @ 0x34 │ │ │ │ + mvneq sl, ip, lsl lr │ │ │ │ @ instruction: 0xfffffc2c │ │ │ │ - biceq sl, ip, r0, asr #25 │ │ │ │ + biceq r2, ip, r4, lsr r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r6 │ │ │ │ ldmib r5, {r9, sl} │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c6588 <__cxa_atexit@plt+0xba154> │ │ │ │ + bhi cf4e0 <__cxa_atexit@plt+0xc30ac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r7, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c6590 <__cxa_atexit@plt+0xba15c> │ │ │ │ - ldr ip, [pc, #140] @ c65b0 <__cxa_atexit@plt+0xba17c> │ │ │ │ + bcc cf4e8 <__cxa_atexit@plt+0xc30b4> │ │ │ │ + ldr ip, [pc, #140] @ cf508 <__cxa_atexit@plt+0xc30d4> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r1, [pc, #136] @ c65b4 <__cxa_atexit@plt+0xba180> │ │ │ │ + ldr r1, [pc, #136] @ cf50c <__cxa_atexit@plt+0xc30d8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #132] @ c65b8 <__cxa_atexit@plt+0xba184> │ │ │ │ + ldr r0, [pc, #132] @ cf510 <__cxa_atexit@plt+0xc30dc> │ │ │ │ add r0, pc, r0 │ │ │ │ str sl, [r5, #8] │ │ │ │ - ldr r2, [pc, #124] @ c65bc <__cxa_atexit@plt+0xba188> │ │ │ │ + ldr r2, [pc, #124] @ cf514 <__cxa_atexit@plt+0xc30e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ sub lr, r6, #9 │ │ │ │ str r1, [r7, #4]! │ │ │ │ add r0, r0, #2 │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ stmdb r5, {r0, r7, sl, ip} │ │ │ │ stm r5, {r8, r9} │ │ │ │ str r8, [r7, #8] │ │ │ │ str r9, [r7, #12] │ │ │ │ - ldr r5, [pc, #84] @ c65c0 <__cxa_atexit@plt+0xba18c> │ │ │ │ + ldr r5, [pc, #84] @ cf518 <__cxa_atexit@plt+0xc30e4> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7, #16] │ │ │ │ str sl, [r7, #20] │ │ │ │ str r9, [r7, #24] │ │ │ │ str r8, [r7, #28] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 155c6e4 <__cxa_atexit@plt+0x15502b0> │ │ │ │ mov r6, r7 │ │ │ │ - b c6598 <__cxa_atexit@plt+0xba164> │ │ │ │ + b cf4f0 <__cxa_atexit@plt+0xc30bc> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r7, [pc, #8] @ c65ac <__cxa_atexit@plt+0xba178> │ │ │ │ + ldr r7, [pc, #8] @ cf504 <__cxa_atexit@plt+0xc30d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq sl, ip, ip, lsl #24 │ │ │ │ + biceq r2, ip, r0, lsl #5 │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ @ instruction: 0xfffff61c │ │ │ │ - biceq sl, ip, r8, ror #24 │ │ │ │ - mvneq r3, r4, asr ip │ │ │ │ + ldrdeq r2, [ip, #44] @ 0x2c │ │ │ │ + mvneq sl, r0, lsr #26 │ │ │ │ @ instruction: 0xfffffb34 │ │ │ │ - biceq sl, ip, r4, asr sl │ │ │ │ + biceq r2, ip, r8, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c6600 <__cxa_atexit@plt+0xba1cc> │ │ │ │ - ldr r2, [pc, #36] @ c6608 <__cxa_atexit@plt+0xba1d4> │ │ │ │ + bhi cf558 <__cxa_atexit@plt+0xc3124> │ │ │ │ + ldr r2, [pc, #36] @ cf560 <__cxa_atexit@plt+0xc312c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ c660c <__cxa_atexit@plt+0xba1d8> │ │ │ │ + ldr r5, [pc, #28] @ cf564 <__cxa_atexit@plt+0xc3130> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e23790 │ │ │ │ - mvneq r3, r0, lsr #15 │ │ │ │ + mvneq sl, r0, lsr r8 │ │ │ │ + mvneq sl, r0, asr #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c668c <__cxa_atexit@plt+0xba258> │ │ │ │ + bhi cf5e4 <__cxa_atexit@plt+0xc31b0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c6694 <__cxa_atexit@plt+0xba260> │ │ │ │ - ldr r1, [pc, #108] @ c66b4 <__cxa_atexit@plt+0xba280> │ │ │ │ + bcc cf5ec <__cxa_atexit@plt+0xc31b8> │ │ │ │ + ldr r1, [pc, #108] @ cf60c <__cxa_atexit@plt+0xc31d8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ c66b8 <__cxa_atexit@plt+0xba284> │ │ │ │ + ldr r0, [pc, #104] @ cf610 <__cxa_atexit@plt+0xc31dc> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #100] @ c66bc <__cxa_atexit@plt+0xba288> │ │ │ │ + ldr r2, [pc, #100] @ cf614 <__cxa_atexit@plt+0xc31e0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r5] │ │ │ │ str r0, [r3, #4]! │ │ │ │ - ldr r1, [pc, #88] @ c66c0 <__cxa_atexit@plt+0xba28c> │ │ │ │ + ldr r1, [pc, #88] @ cf618 <__cxa_atexit@plt+0xc31e4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #80] @ c66c4 <__cxa_atexit@plt+0xba290> │ │ │ │ + ldr r0, [pc, #80] @ cf61c <__cxa_atexit@plt+0xc31e8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r8, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b c669c <__cxa_atexit@plt+0xba268> │ │ │ │ + b cf5f4 <__cxa_atexit@plt+0xc31c0> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ c66b0 <__cxa_atexit@plt+0xba27c> │ │ │ │ + ldr r7, [pc, #12] @ cf608 <__cxa_atexit@plt+0xc31d4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - biceq sl, ip, ip, lsr #22 │ │ │ │ + biceq r2, ip, r0, lsr #3 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ - @ instruction: 0x01b53df6 │ │ │ │ - mvneq r3, r0, lsr r7 │ │ │ │ - mvneq r3, r8, lsr #14 │ │ │ │ - strdeq sl, [ip, #160] @ 0xa0 │ │ │ │ + @ instruction: 0x01b4b111 │ │ │ │ + ldrdeq sl, [r1, #112]! @ 0x70 │ │ │ │ + mvneq sl, r8, asr #15 │ │ │ │ + biceq r2, ip, r4, ror #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c66ec <__cxa_atexit@plt+0xba2b8> │ │ │ │ + ldr r3, [pc, #16] @ cf644 <__cxa_atexit@plt+0xc3210> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - strheq sl, [ip, #120] @ 0x78 │ │ │ │ + biceq r1, ip, ip, lsr #28 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c6760 <__cxa_atexit@plt+0xba32c> │ │ │ │ + bhi cf6b8 <__cxa_atexit@plt+0xc3284> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r9, [r3, #12] │ │ │ │ ldr r7, [r3, #16] │ │ │ │ - ldr r1, [pc, #92] @ c6778 <__cxa_atexit@plt+0xba344> │ │ │ │ + ldr r1, [pc, #92] @ cf6d0 <__cxa_atexit@plt+0xc329c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ sub r3, r5, #32 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c676c <__cxa_atexit@plt+0xba338> │ │ │ │ - ldr r3, [pc, #72] @ c677c <__cxa_atexit@plt+0xba348> │ │ │ │ + bhi cf6c4 <__cxa_atexit@plt+0xc3290> │ │ │ │ + ldr r3, [pc, #72] @ cf6d4 <__cxa_atexit@plt+0xc32a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r3, [r5, #-28]! @ 0xffffffe4 │ │ │ │ stmib r5, {r1, r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq c6754 <__cxa_atexit@plt+0xba320> │ │ │ │ + beq cf6ac <__cxa_atexit@plt+0xc3278> │ │ │ │ mov r7, r8 │ │ │ │ - b c6860 <__cxa_atexit@plt+0xba42c> │ │ │ │ + b cf7b8 <__cxa_atexit@plt+0xc3384> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, asr r6 │ │ │ │ + strdeq sl, [r1, #104]! @ 0x68 │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c67c4 <__cxa_atexit@plt+0xba390> │ │ │ │ - ldr lr, [pc, #48] @ c67cc <__cxa_atexit@plt+0xba398> │ │ │ │ + bhi cf71c <__cxa_atexit@plt+0xc32e8> │ │ │ │ + ldr lr, [pc, #48] @ cf724 <__cxa_atexit@plt+0xc32f0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #8] │ │ │ │ add r9, r7, #12 │ │ │ │ ldm r9, {r0, r8, r9} │ │ │ │ - ldr r2, [pc, #32] @ c67d0 <__cxa_atexit@plt+0xba39c> │ │ │ │ + ldr r2, [pc, #32] @ cf728 <__cxa_atexit@plt+0xc32f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ stmdb r5, {r0, r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r3, r4, asr #11 │ │ │ │ + mvneq sl, r4, ror #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ mov r3, #8 │ │ │ │ cmp r7, #2 │ │ │ │ moveq r3, #4 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ @@ -190709,601 +199883,601 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c684c <__cxa_atexit@plt+0xba418> │ │ │ │ - ldr r3, [pc, #52] @ c6854 <__cxa_atexit@plt+0xba420> │ │ │ │ + bhi cf7a4 <__cxa_atexit@plt+0xc3370> │ │ │ │ + ldr r3, [pc, #52] @ cf7ac <__cxa_atexit@plt+0xc3378> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r1, r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq c6840 <__cxa_atexit@plt+0xba40c> │ │ │ │ + beq cf798 <__cxa_atexit@plt+0xc3364> │ │ │ │ mov r7, r8 │ │ │ │ - b c6860 <__cxa_atexit@plt+0xba42c> │ │ │ │ + b cf7b8 <__cxa_atexit@plt+0xc3384> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c6920 <__cxa_atexit@plt+0xba4ec> │ │ │ │ + bne cf878 <__cxa_atexit@plt+0xc3444> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #216] @ c6954 <__cxa_atexit@plt+0xba520> │ │ │ │ + ldr r1, [pc, #216] @ cf8ac <__cxa_atexit@plt+0xc3478> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r2, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq c6934 <__cxa_atexit@plt+0xba500> │ │ │ │ + beq cf88c <__cxa_atexit@plt+0xc3458> │ │ │ │ cmp r3, #2 │ │ │ │ - bne c6920 <__cxa_atexit@plt+0xba4ec> │ │ │ │ + bne cf878 <__cxa_atexit@plt+0xc3444> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c6940 <__cxa_atexit@plt+0xba50c> │ │ │ │ - ldr r2, [pc, #164] @ c695c <__cxa_atexit@plt+0xba528> │ │ │ │ + bcc cf898 <__cxa_atexit@plt+0xc3464> │ │ │ │ + ldr r2, [pc, #164] @ cf8b4 <__cxa_atexit@plt+0xc3480> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr sl, [r7, #6] │ │ │ │ - ldr lr, [pc, #152] @ c6960 <__cxa_atexit@plt+0xba52c> │ │ │ │ + ldr lr, [pc, #152] @ cf8b8 <__cxa_atexit@plt+0xc3484> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldm r5, {r2, r9} │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ - ldr r0, [pc, #116] @ c6964 <__cxa_atexit@plt+0xba530> │ │ │ │ + ldr r0, [pc, #116] @ cf8bc <__cxa_atexit@plt+0xc3488> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #20]! │ │ │ │ str r1, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ str r9, [r6, #40] @ 0x28 │ │ │ │ add lr, r6, #44 @ 0x2c │ │ │ │ stm lr, {r0, r2, r6} │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ c6958 <__cxa_atexit@plt+0xba524> │ │ │ │ + ldr r7, [pc, #48] @ cf8b0 <__cxa_atexit@plt+0xc347c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r3, r0, asr #8 │ │ │ │ + mvneq sl, r0, ror #9 │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - mvneq r3, ip, lsr #9 │ │ │ │ + mvneq sl, ip, asr #10 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c69fc <__cxa_atexit@plt+0xba5c8> │ │ │ │ + bne cf954 <__cxa_atexit@plt+0xc3520> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c6a10 <__cxa_atexit@plt+0xba5dc> │ │ │ │ - ldr r2, [pc, #144] @ c6a24 <__cxa_atexit@plt+0xba5f0> │ │ │ │ + bcc cf968 <__cxa_atexit@plt+0xc3534> │ │ │ │ + ldr r2, [pc, #144] @ cf97c <__cxa_atexit@plt+0xc3548> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr sl, [r7, #6] │ │ │ │ - ldr lr, [pc, #132] @ c6a28 <__cxa_atexit@plt+0xba5f4> │ │ │ │ + ldr lr, [pc, #132] @ cf980 <__cxa_atexit@plt+0xc354c> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldmib r5, {r2, r9} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ ldr r0, [r5, #16] │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r2, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ - ldr r0, [pc, #96] @ c6a2c <__cxa_atexit@plt+0xba5f8> │ │ │ │ + ldr r0, [pc, #96] @ cf984 <__cxa_atexit@plt+0xc3550> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #20]! │ │ │ │ str r1, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ str r9, [r6, #40] @ 0x28 │ │ │ │ add lr, r6, #44 @ 0x2c │ │ │ │ stm lr, {r0, r2, r6} │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c6a20 <__cxa_atexit@plt+0xba5ec> │ │ │ │ + ldr r7, [pc, #28] @ cf978 <__cxa_atexit@plt+0xc3544> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ bx r0 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r4, ror #6 │ │ │ │ + mvneq sl, r4, lsl #8 │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - ldrdeq r3, [r2, #48]! @ 0x30 │ │ │ │ + mvneq sl, r0, ror r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c6a74 <__cxa_atexit@plt+0xba640> │ │ │ │ - ldr r2, [pc, #48] @ c6a7c <__cxa_atexit@plt+0xba648> │ │ │ │ + bhi cf9cc <__cxa_atexit@plt+0xc3598> │ │ │ │ + ldr r2, [pc, #48] @ cf9d4 <__cxa_atexit@plt+0xc35a0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ c6a80 <__cxa_atexit@plt+0xba64c> │ │ │ │ + ldr r1, [pc, #44] @ cf9d8 <__cxa_atexit@plt+0xc35a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r2, r2, #2 │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 155ca64 <__cxa_atexit@plt+0x1550630> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, ip, ip, lsl r3 │ │ │ │ - mvneq r3, r4, ror r4 │ │ │ │ + @ instruction: 0x01cc1990 │ │ │ │ + mvneq sl, r4, lsl r5 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi c6b38 <__cxa_atexit@plt+0xba704> │ │ │ │ + bhi cfa90 <__cxa_atexit@plt+0xc365c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c6b44 <__cxa_atexit@plt+0xba710> │ │ │ │ - ldr lr, [pc, #172] @ c6b60 <__cxa_atexit@plt+0xba72c> │ │ │ │ + bcc cfa9c <__cxa_atexit@plt+0xc3668> │ │ │ │ + ldr lr, [pc, #172] @ cfab8 <__cxa_atexit@plt+0xc3684> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #168] @ c6b64 <__cxa_atexit@plt+0xba730> │ │ │ │ + ldr r1, [pc, #168] @ cfabc <__cxa_atexit@plt+0xc3688> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ ldr r2, [r7, #20] │ │ │ │ ldr r7, [r7, #24] │ │ │ │ str lr, [r9, #16]! │ │ │ │ - ldr r3, [pc, #136] @ c6b68 <__cxa_atexit@plt+0xba734> │ │ │ │ + ldr r3, [pc, #136] @ cfac0 <__cxa_atexit@plt+0xc368c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r9, #8] │ │ │ │ str r7, [r9, #12] │ │ │ │ str r3, [r9, #-12] │ │ │ │ str r1, [r9, #-8] │ │ │ │ str r0, [r9, #-4] │ │ │ │ sub r7, r6, #22 │ │ │ │ sub r3, r5, #32 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c6b54 <__cxa_atexit@plt+0xba720> │ │ │ │ - ldr r3, [pc, #96] @ c6b6c <__cxa_atexit@plt+0xba738> │ │ │ │ + bhi cfaac <__cxa_atexit@plt+0xc3678> │ │ │ │ + ldr r3, [pc, #96] @ cfac4 <__cxa_atexit@plt+0xc3690> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r6, #-20] @ 0xffffffec │ │ │ │ ldr r1, [r6, #-16] │ │ │ │ str r3, [r5, #-28]! @ 0xffffffe4 │ │ │ │ stmib r5, {r1, r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq c6b2c <__cxa_atexit@plt+0xba6f8> │ │ │ │ + beq cfa84 <__cxa_atexit@plt+0xc3650> │ │ │ │ mov r7, r8 │ │ │ │ - b c6860 <__cxa_atexit@plt+0xba42c> │ │ │ │ + b cf7b8 <__cxa_atexit@plt+0xc3384> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - strheq r3, [r2, #40]! @ 0x28 │ │ │ │ + mvneq sl, r8, asr r3 │ │ │ │ @ instruction: 0xfffffd28 │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ - biceq sl, ip, r4, ror #12 │ │ │ │ + ldrdeq r1, [ip, #200] @ 0xc8 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c6bb4 <__cxa_atexit@plt+0xba780> │ │ │ │ - ldr r2, [pc, #48] @ c6bc4 <__cxa_atexit@plt+0xba790> │ │ │ │ + bhi cfb0c <__cxa_atexit@plt+0xc36d8> │ │ │ │ + ldr r2, [pc, #48] @ cfb1c <__cxa_atexit@plt+0xc36e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ c6bc8 <__cxa_atexit@plt+0xba794> │ │ │ │ + ldr r1, [pc, #44] @ cfb20 <__cxa_atexit@plt+0xc36ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ str r1, [r5, #-24] @ 0xffffffe8 │ │ │ │ stmdb r5, {r0, r2, r8, r9, sl} │ │ │ │ mov r5, r3 │ │ │ │ mov r8, sl │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - ldr r7, [pc, #16] @ c6bcc <__cxa_atexit@plt+0xba798> │ │ │ │ + ldr r7, [pc, #16] @ cfb24 <__cxa_atexit@plt+0xc36f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r3, r4, asr #3 │ │ │ │ - biceq sl, ip, r4, lsr r6 │ │ │ │ - biceq sl, ip, r8, lsl #12 │ │ │ │ + mvneq sl, r4, ror #4 │ │ │ │ + biceq r1, ip, r8, lsr #25 │ │ │ │ + biceq r1, ip, ip, ror ip │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r7, #11] │ │ │ │ - ldr r3, [pc, #28] @ c6c04 <__cxa_atexit@plt+0xba7d0> │ │ │ │ + ldr r3, [pc, #28] @ cfb5c <__cxa_atexit@plt+0xc3728> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str sl, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #12] @ c6c08 <__cxa_atexit@plt+0xba7d4> │ │ │ │ + ldr r3, [pc, #12] @ cfb60 <__cxa_atexit@plt+0xc372c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq r3, r8, lsl #3 │ │ │ │ - biceq sl, ip, ip, asr #11 │ │ │ │ + mvneq sl, r8, lsr #4 │ │ │ │ + biceq r1, ip, r0, asr #24 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr ip, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c6cf0 <__cxa_atexit@plt+0xba8bc> │ │ │ │ + bne cfc48 <__cxa_atexit@plt+0xc3814> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c6d5c <__cxa_atexit@plt+0xba928> │ │ │ │ - ldr lr, [pc, #380] @ c6dbc <__cxa_atexit@plt+0xba988> │ │ │ │ + bcc cfcb4 <__cxa_atexit@plt+0xc3880> │ │ │ │ + ldr lr, [pc, #380] @ cfd14 <__cxa_atexit@plt+0xc38e0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4] │ │ │ │ add r9, r5, #12 │ │ │ │ ldm r9, {r2, r8, r9} │ │ │ │ mov sl, r6 │ │ │ │ str lr, [sl, #4]! │ │ │ │ str r2, [sl, #8] │ │ │ │ str ip, [sl, #12] │ │ │ │ add lr, sl, #16 │ │ │ │ stm lr, {r0, r8, r9} │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c6da0 <__cxa_atexit@plt+0xba96c> │ │ │ │ + bhi cfcf8 <__cxa_atexit@plt+0xc38c4> │ │ │ │ add r3, r6, #60 @ 0x3c │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c6d98 <__cxa_atexit@plt+0xba964> │ │ │ │ - ldr ip, [pc, #340] @ c6dd8 <__cxa_atexit@plt+0xba9a4> │ │ │ │ + bcc cfcf0 <__cxa_atexit@plt+0xc38bc> │ │ │ │ + ldr ip, [pc, #340] @ cfd30 <__cxa_atexit@plt+0xc38fc> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r1, [pc, #336] @ c6ddc <__cxa_atexit@plt+0xba9a8> │ │ │ │ + ldr r1, [pc, #336] @ cfd34 <__cxa_atexit@plt+0xc3900> │ │ │ │ add r1, pc, r1 │ │ │ │ str sl, [r5, #20] │ │ │ │ - ldr r0, [pc, #328] @ c6de0 <__cxa_atexit@plt+0xba9ac> │ │ │ │ + ldr r0, [pc, #328] @ cfd38 <__cxa_atexit@plt+0xc3904> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub lr, r3, #9 │ │ │ │ str ip, [r6, #32]! │ │ │ │ add r1, r1, #2 │ │ │ │ str r0, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r1, r6, sl} │ │ │ │ - ldr r1, [pc, #296] @ c6de4 <__cxa_atexit@plt+0xba9b0> │ │ │ │ + ldr r1, [pc, #296] @ cfd3c <__cxa_atexit@plt+0xc3908> │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, r5, #8 │ │ │ │ stm lr, {r1, r8, r9} │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ - ldr r5, [pc, #276] @ c6de8 <__cxa_atexit@plt+0xba9b4> │ │ │ │ + ldr r5, [pc, #276] @ cfd40 <__cxa_atexit@plt+0xc390c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r6, #16] │ │ │ │ str sl, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 155c6e4 <__cxa_atexit@plt+0x15502b0> │ │ │ │ add r1, r5, #20 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi c6d6c <__cxa_atexit@plt+0xba938> │ │ │ │ + bhi cfcc4 <__cxa_atexit@plt+0xc3890> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc c6d74 <__cxa_atexit@plt+0xba940> │ │ │ │ - ldr r5, [pc, #176] @ c6dc4 <__cxa_atexit@plt+0xba990> │ │ │ │ + bcc cfccc <__cxa_atexit@plt+0xc3898> │ │ │ │ + ldr r5, [pc, #176] @ cfd1c <__cxa_atexit@plt+0xc38e8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #172] @ c6dc8 <__cxa_atexit@plt+0xba994> │ │ │ │ + ldr r0, [pc, #172] @ cfd20 <__cxa_atexit@plt+0xc38ec> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #168] @ c6dcc <__cxa_atexit@plt+0xba998> │ │ │ │ + ldr r8, [pc, #168] @ cfd24 <__cxa_atexit@plt+0xc38f0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r5, [r1] │ │ │ │ str r0, [r6, #4]! │ │ │ │ - ldr r5, [pc, #156] @ c6dd0 <__cxa_atexit@plt+0xba99c> │ │ │ │ + ldr r5, [pc, #156] @ cfd28 <__cxa_atexit@plt+0xc38f4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #148] @ c6dd4 <__cxa_atexit@plt+0xba9a0> │ │ │ │ + ldr r0, [pc, #148] @ cfd2c <__cxa_atexit@plt+0xc38f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str ip, [r6, #8] │ │ │ │ add lr, r6, #12 │ │ │ │ stm lr, {r0, r5, r6} │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, r6 │ │ │ │ - b c6d7c <__cxa_atexit@plt+0xba948> │ │ │ │ + b cfcd4 <__cxa_atexit@plt+0xc38a0> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #24 │ │ │ │ - ldr r7, [pc, #48] @ c6db8 <__cxa_atexit@plt+0xba984> │ │ │ │ + ldr r7, [pc, #48] @ cfd10 <__cxa_atexit@plt+0xc38dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ mov r8, ip │ │ │ │ bx r0 │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #24 │ │ │ │ - ldr r7, [pc, #20] @ c6dc0 <__cxa_atexit@plt+0xba98c> │ │ │ │ + ldr r7, [pc, #20] @ cfd18 <__cxa_atexit@plt+0xc38e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq sl, ip, r8, asr #8 │ │ │ │ + strheq r1, [ip, #172] @ 0xac │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - biceq sl, ip, r4, lsl #8 │ │ │ │ + biceq r1, ip, r8, ror sl │ │ │ │ @ instruction: 0xfffff9bc │ │ │ │ @ instruction: 0xfffff8b0 │ │ │ │ - @ instruction: 0x01b5372a │ │ │ │ - mvneq r3, r4, rrx │ │ │ │ - mvneq r3, ip, asr r0 │ │ │ │ + @ instruction: 0x01b4aa45 │ │ │ │ + mvneq sl, r4, lsl #2 │ │ │ │ + strdeq sl, [r1, #12]! │ │ │ │ @ instruction: 0xffffeec4 │ │ │ │ - biceq sl, ip, r0, lsl r5 │ │ │ │ - strdeq r3, [r2, #76]! @ 0x4c │ │ │ │ + biceq r1, ip, r4, lsl #23 │ │ │ │ + mvneq sl, r8, asr #11 │ │ │ │ @ instruction: 0xfffff58c │ │ │ │ @ instruction: 0xfffff3cc │ │ │ │ - strdeq sl, [ip, #56] @ 0x38 │ │ │ │ + biceq r1, ip, ip, ror #20 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c6e34 <__cxa_atexit@plt+0xbaa00> │ │ │ │ - ldr r7, [pc, #52] @ c6e44 <__cxa_atexit@plt+0xbaa10> │ │ │ │ + bhi cfd8c <__cxa_atexit@plt+0xc3958> │ │ │ │ + ldr r7, [pc, #52] @ cfd9c <__cxa_atexit@plt+0xc3968> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq c6e28 <__cxa_atexit@plt+0xba9f4> │ │ │ │ + beq cfd80 <__cxa_atexit@plt+0xc394c> │ │ │ │ mov r7, r8 │ │ │ │ - b c6e58 <__cxa_atexit@plt+0xbaa24> │ │ │ │ + b cfdb0 <__cxa_atexit@plt+0xc397c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c6e48 <__cxa_atexit@plt+0xbaa14> │ │ │ │ + ldr r7, [pc, #12] @ cfda0 <__cxa_atexit@plt+0xc396c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strheq sl, [ip, #60] @ 0x3c │ │ │ │ - @ instruction: 0x01cca39c │ │ │ │ + biceq r1, ip, r0, lsr sl │ │ │ │ + biceq r1, ip, r0, lsl sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #172] @ c6f14 <__cxa_atexit@plt+0xbaae0> │ │ │ │ + ldr r1, [pc, #172] @ cfe6c <__cxa_atexit@plt+0xc3a38> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq c6ee4 <__cxa_atexit@plt+0xbaab0> │ │ │ │ - ldr r3, [pc, #144] @ c6f18 <__cxa_atexit@plt+0xbaae4> │ │ │ │ + beq cfe3c <__cxa_atexit@plt+0xc3a08> │ │ │ │ + ldr r3, [pc, #144] @ cfe70 <__cxa_atexit@plt+0xc3a3c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ str r2, [r7, #4] │ │ │ │ tst sl, #3 │ │ │ │ - beq c6ef0 <__cxa_atexit@plt+0xbaabc> │ │ │ │ + beq cfe48 <__cxa_atexit@plt+0xc3a14> │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ mov r7, r5 │ │ │ │ ldr r9, [r7], #-20 @ 0xffffffec │ │ │ │ str r2, [r3] │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c6f00 <__cxa_atexit@plt+0xbaacc> │ │ │ │ - ldr r3, [pc, #88] @ c6f20 <__cxa_atexit@plt+0xbaaec> │ │ │ │ + bhi cfe58 <__cxa_atexit@plt+0xc3a24> │ │ │ │ + ldr r3, [pc, #88] @ cfe78 <__cxa_atexit@plt+0xc3a44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #84] @ c6f24 <__cxa_atexit@plt+0xbaaf0> │ │ │ │ + ldr r1, [pc, #84] @ cfe7c <__cxa_atexit@plt+0xc3a48> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmda r5, {r1, r2, r3, r8, r9, sl} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ mov r8, sl │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c6f1c <__cxa_atexit@plt+0xbaae8> │ │ │ │ + ldr r7, [pc, #20] @ cfe74 <__cxa_atexit@plt+0xc3a40> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - biceq sl, ip, r8, ror #5 │ │ │ │ + biceq r1, ip, ip, asr r9 │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ - stlexheq r2, r0, [r2] │ │ │ │ - biceq sl, ip, r0, asr #5 │ │ │ │ + mvneq r9, r0, lsr pc │ │ │ │ + biceq r1, ip, r4, lsr r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r3, [pc, #124] @ c6fc0 <__cxa_atexit@plt+0xbab8c> │ │ │ │ + ldr r3, [pc, #124] @ cff18 <__cxa_atexit@plt+0xc3ae4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst sl, #3 │ │ │ │ - beq c6f9c <__cxa_atexit@plt+0xbab68> │ │ │ │ + beq cfef4 <__cxa_atexit@plt+0xc3ac0> │ │ │ │ ldm r5, {r2, r9} │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #8]! │ │ │ │ str r2, [r3] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c6fac <__cxa_atexit@plt+0xbab78> │ │ │ │ - ldr r3, [pc, #76] @ c6fc8 <__cxa_atexit@plt+0xbab94> │ │ │ │ + bhi cff04 <__cxa_atexit@plt+0xc3ad0> │ │ │ │ + ldr r3, [pc, #76] @ cff20 <__cxa_atexit@plt+0xc3aec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #72] @ c6fcc <__cxa_atexit@plt+0xbab98> │ │ │ │ + ldr r1, [pc, #72] @ cff24 <__cxa_atexit@plt+0xc3af0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub lr, r5, #16 │ │ │ │ stm lr, {r1, r2, r3, r8, r9, sl} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ mov r8, sl │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c6fc4 <__cxa_atexit@plt+0xbab90> │ │ │ │ + ldr r7, [pc, #16] @ cff1c <__cxa_atexit@plt+0xc3ae8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq sl, ip, ip, lsr r2 │ │ │ │ + strheq r1, [ip, #128] @ 0x80 │ │ │ │ @ instruction: 0xfffffc5c │ │ │ │ - ldrdeq r2, [r2, #220]! @ 0xdc │ │ │ │ - biceq sl, ip, r8, lsl r2 │ │ │ │ + mvneq r9, ip, ror lr │ │ │ │ + biceq r1, ip, ip, lsl #17 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #12]! │ │ │ │ ldmdb r3, {r2, r9} │ │ │ │ str r2, [r3] │ │ │ │ sub r7, r3, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c7024 <__cxa_atexit@plt+0xbabf0> │ │ │ │ - ldr r3, [pc, #52] @ c7038 <__cxa_atexit@plt+0xbac04> │ │ │ │ + bhi cff7c <__cxa_atexit@plt+0xc3b48> │ │ │ │ + ldr r3, [pc, #52] @ cff90 <__cxa_atexit@plt+0xc3b5c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #48] @ c703c <__cxa_atexit@plt+0xbac08> │ │ │ │ + ldr r1, [pc, #48] @ cff94 <__cxa_atexit@plt+0xc3b60> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub lr, r5, #12 │ │ │ │ stm lr, {r1, r2, r3, r8, r9, sl} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ mov r8, sl │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ - ldr r7, [pc, #20] @ c7040 <__cxa_atexit@plt+0xbac0c> │ │ │ │ + ldr r7, [pc, #20] @ cff98 <__cxa_atexit@plt+0xc3b64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffbd4 │ │ │ │ - mvneq r2, r4, asr sp │ │ │ │ - biceq sl, ip, r4, asr #3 │ │ │ │ - biceq sl, ip, r0 │ │ │ │ + strdeq r9, [r1, #212]! @ 0xd4 │ │ │ │ + biceq r1, ip, r8, lsr r8 │ │ │ │ + biceq r1, ip, r4, ror r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c7070 <__cxa_atexit@plt+0xbac3c> │ │ │ │ - ldr r3, [pc, #20] @ c7078 <__cxa_atexit@plt+0xbac44> │ │ │ │ + bhi cffc8 <__cxa_atexit@plt+0xc3b94> │ │ │ │ + ldr r3, [pc, #20] @ cffd0 <__cxa_atexit@plt+0xc3b9c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 155c5f4 <__cxa_atexit@plt+0x15501c0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - biceq r9, ip, r8, asr #31 │ │ │ │ + biceq r1, ip, ip, lsr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ c70b8 <__cxa_atexit@plt+0xbac84> │ │ │ │ + ldr r3, [pc, #40] @ d0010 <__cxa_atexit@plt+0xc3bdc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #28] @ c70bc <__cxa_atexit@plt+0xbac88> │ │ │ │ + ldr r3, [pc, #28] @ d0014 <__cxa_atexit@plt+0xc3be0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #20] @ c70c0 <__cxa_atexit@plt+0xbac8c> │ │ │ │ + ldr r3, [pc, #20] @ d0018 <__cxa_atexit@plt+0xc3be4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1a6da64 <__cxa_atexit@plt+0x1a61630> │ │ │ │ - ldrdeq r2, [r2, #200]! @ 0xc8 │ │ │ │ - mvneq r2, r0, asr #25 │ │ │ │ - ldrdeq r2, [r2, #236]! @ 0xec │ │ │ │ - biceq r9, ip, r0, lsl #31 │ │ │ │ + mvneq r9, r8, ror sp │ │ │ │ + mvneq r9, r0, ror #26 │ │ │ │ + strheq r9, [r1, #248]! @ 0xf8 │ │ │ │ + strdeq r1, [ip, #84] @ 0x54 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c7104 <__cxa_atexit@plt+0xbacd0> │ │ │ │ - ldr r3, [pc, #40] @ c7114 <__cxa_atexit@plt+0xbace0> │ │ │ │ + bcc d005c <__cxa_atexit@plt+0xc3c28> │ │ │ │ + ldr r3, [pc, #40] @ d006c <__cxa_atexit@plt+0xc3c38> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ c7118 <__cxa_atexit@plt+0xbace4> │ │ │ │ + ldr r8, [pc, #36] @ d0070 <__cxa_atexit@plt+0xc3c3c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ - @ instruction: 0x01b5338d │ │ │ │ - biceq r9, ip, r8, lsr #30 │ │ │ │ + @ instruction: 0x01b4a6a8 │ │ │ │ + @ instruction: 0x01cc159c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c7158 <__cxa_atexit@plt+0xbad24> │ │ │ │ - ldr r3, [pc, #36] @ c7168 <__cxa_atexit@plt+0xbad34> │ │ │ │ + bcc d00b0 <__cxa_atexit@plt+0xc3c7c> │ │ │ │ + ldr r3, [pc, #36] @ d00c0 <__cxa_atexit@plt+0xc3c8c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -191313,205 +200487,205 @@ │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c71d0 <__cxa_atexit@plt+0xbad9c> │ │ │ │ + bhi d0128 <__cxa_atexit@plt+0xc3cf4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c71d8 <__cxa_atexit@plt+0xbada4> │ │ │ │ - ldr r5, [pc, #84] @ c71f4 <__cxa_atexit@plt+0xbadc0> │ │ │ │ + bcc d0130 <__cxa_atexit@plt+0xc3cfc> │ │ │ │ + ldr r5, [pc, #84] @ d014c <__cxa_atexit@plt+0xc3d18> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #80] @ c71f8 <__cxa_atexit@plt+0xbadc4> │ │ │ │ + ldr r0, [pc, #80] @ d0150 <__cxa_atexit@plt+0xc3d1c> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #76] @ c71fc <__cxa_atexit@plt+0xbadc8> │ │ │ │ + ldr r1, [pc, #76] @ d0154 <__cxa_atexit@plt+0xc3d20> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b c71e0 <__cxa_atexit@plt+0xbadac> │ │ │ │ + b d0138 <__cxa_atexit@plt+0xc3d04> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ c71f0 <__cxa_atexit@plt+0xbadbc> │ │ │ │ + ldr r7, [pc, #8] @ d0148 <__cxa_atexit@plt+0xc3d14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq sl, ip, r0, rrx │ │ │ │ + ldrdeq r1, [ip, #100] @ 0x64 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ - @ instruction: 0x01b53269 │ │ │ │ - biceq sl, ip, r0, lsr r0 │ │ │ │ + @ instruction: 0x01b4a584 │ │ │ │ + biceq r1, ip, r4, lsr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c7224 <__cxa_atexit@plt+0xbadf0> │ │ │ │ + ldr r3, [pc, #16] @ d017c <__cxa_atexit@plt+0xc3d48> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq sl, ip, r0, lsl r0 │ │ │ │ - biceq sl, ip, r8, lsr #32 │ │ │ │ + biceq r1, ip, r4, lsl #13 │ │ │ │ + @ instruction: 0x01cc169c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c727c <__cxa_atexit@plt+0xbae48> │ │ │ │ + bhi d01d4 <__cxa_atexit@plt+0xc3da0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c7274 <__cxa_atexit@plt+0xbae40> │ │ │ │ - ldr r8, [pc, #40] @ c7284 <__cxa_atexit@plt+0xbae50> │ │ │ │ + beq d01cc <__cxa_atexit@plt+0xc3d98> │ │ │ │ + ldr r8, [pc, #40] @ d01dc <__cxa_atexit@plt+0xc3da8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ c7288 <__cxa_atexit@plt+0xbae54> │ │ │ │ + ldr r3, [pc, #36] @ d01e0 <__cxa_atexit@plt+0xc3dac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b53198 │ │ │ │ - mvneq r2, r0, lsl #22 │ │ │ │ + @ instruction: 0x01b4a4b3 │ │ │ │ + mvneq r9, r0, lsr #23 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c72c4 <__cxa_atexit@plt+0xbae90> │ │ │ │ - ldr r3, [pc, #40] @ c72dc <__cxa_atexit@plt+0xbaea8> │ │ │ │ + bcc d021c <__cxa_atexit@plt+0xc3de8> │ │ │ │ + ldr r3, [pc, #40] @ d0234 <__cxa_atexit@plt+0xc3e00> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c72e0 <__cxa_atexit@plt+0xbaeac> │ │ │ │ + ldr r7, [pc, #20] @ d0238 <__cxa_atexit@plt+0xc3e04> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, ip, ror #23 │ │ │ │ - biceq r9, ip, r8, lsr #31 │ │ │ │ + mvneq r9, ip, lsl #25 │ │ │ │ + biceq r1, ip, ip, lsl r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c7354 <__cxa_atexit@plt+0xbaf20> │ │ │ │ - ldr r1, [pc, #92] @ c7360 <__cxa_atexit@plt+0xbaf2c> │ │ │ │ + bhi d02ac <__cxa_atexit@plt+0xc3e78> │ │ │ │ + ldr r1, [pc, #92] @ d02b8 <__cxa_atexit@plt+0xc3e84> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #76] @ c7364 <__cxa_atexit@plt+0xbaf30> │ │ │ │ + ldr r1, [pc, #76] @ d02bc <__cxa_atexit@plt+0xc3e88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq c7348 <__cxa_atexit@plt+0xbaf14> │ │ │ │ - ldr r3, [pc, #60] @ c7368 <__cxa_atexit@plt+0xbaf34> │ │ │ │ + beq d02a0 <__cxa_atexit@plt+0xc3e6c> │ │ │ │ + ldr r3, [pc, #60] @ d02c0 <__cxa_atexit@plt+0xc3e8c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ c736c <__cxa_atexit@plt+0xbaf38> │ │ │ │ + ldr r2, [pc, #56] @ d02c4 <__cxa_atexit@plt+0xc3e90> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r1, r3} │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq r2, ip, asr sl │ │ │ │ + strdeq r9, [r1, #172]! @ 0xac │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r2, ip, lsr #20 │ │ │ │ + mvneq r9, ip, asr #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ c739c <__cxa_atexit@plt+0xbaf68> │ │ │ │ + ldr r3, [pc, #28] @ d02f4 <__cxa_atexit@plt+0xc3ec0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #12] @ c73a0 <__cxa_atexit@plt+0xbaf6c> │ │ │ │ + ldr r3, [pc, #12] @ d02f8 <__cxa_atexit@plt+0xc3ec4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq r2, ip, asr #19 │ │ │ │ + mvneq r9, ip, ror #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c74b4 <__cxa_atexit@plt+0xbb080> │ │ │ │ + bhi d040c <__cxa_atexit@plt+0xc3fd8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c74c0 <__cxa_atexit@plt+0xbb08c> │ │ │ │ - ldr r8, [pc, #248] @ c74ec <__cxa_atexit@plt+0xbb0b8> │ │ │ │ + bcc d0418 <__cxa_atexit@plt+0xc3fe4> │ │ │ │ + ldr r8, [pc, #248] @ d0444 <__cxa_atexit@plt+0xc4010> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #244] @ c74f0 <__cxa_atexit@plt+0xbb0bc> │ │ │ │ + ldr lr, [pc, #244] @ d0448 <__cxa_atexit@plt+0xc4014> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ str r8, [r3] │ │ │ │ mov r7, r2 │ │ │ │ str lr, [r7, #4]! │ │ │ │ str r0, [r7, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq c7440 <__cxa_atexit@plt+0xbb00c> │ │ │ │ + beq d0398 <__cxa_atexit@plt+0xc3f64> │ │ │ │ add r6, r2, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c74d0 <__cxa_atexit@plt+0xbb09c> │ │ │ │ - ldr r3, [pc, #216] @ c7504 <__cxa_atexit@plt+0xbb0d0> │ │ │ │ + bcc d0428 <__cxa_atexit@plt+0xc3ff4> │ │ │ │ + ldr r3, [pc, #216] @ d045c <__cxa_atexit@plt+0xc4028> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r2, #16] │ │ │ │ str r7, [r2, #20] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c74e0 <__cxa_atexit@plt+0xbb0ac> │ │ │ │ - ldr r0, [pc, #160] @ c74f4 <__cxa_atexit@plt+0xbb0c0> │ │ │ │ + bhi d0438 <__cxa_atexit@plt+0xc4004> │ │ │ │ + ldr r0, [pc, #160] @ d044c <__cxa_atexit@plt+0xc4018> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ mov r1, r5 │ │ │ │ str r0, [r1, #-16]! │ │ │ │ - ldr r0, [pc, #144] @ c74f8 <__cxa_atexit@plt+0xbb0c4> │ │ │ │ + ldr r0, [pc, #144] @ d0450 <__cxa_atexit@plt+0xc401c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r1, {r0, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq c74a4 <__cxa_atexit@plt+0xbb070> │ │ │ │ - ldr r7, [pc, #128] @ c74fc <__cxa_atexit@plt+0xbb0c8> │ │ │ │ + beq d03fc <__cxa_atexit@plt+0xc3fc8> │ │ │ │ + ldr r7, [pc, #128] @ d0454 <__cxa_atexit@plt+0xc4020> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #124] @ c7500 <__cxa_atexit@plt+0xbb0cc> │ │ │ │ + ldr r1, [pc, #124] @ d0458 <__cxa_atexit@plt+0xc4024> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r3, #3] │ │ │ │ ldr r0, [r3, #7] │ │ │ │ str r1, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r7, [r5, #-16] │ │ │ │ mov r5, r2 │ │ │ │ @@ -191534,198 +200708,198 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - mvneq r2, ip, lsl #18 │ │ │ │ + mvneq r9, ip, lsr #19 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - ldrdeq r2, [r2, #140]! @ 0x8c │ │ │ │ - strdeq r2, [r2, #148]! @ 0x94 │ │ │ │ + mvneq r9, ip, ror r9 │ │ │ │ + @ instruction: 0x01e19a94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c753c <__cxa_atexit@plt+0xbb108> │ │ │ │ - ldr r2, [pc, #28] @ c7548 <__cxa_atexit@plt+0xbb114> │ │ │ │ + bcc d0494 <__cxa_atexit@plt+0xc4060> │ │ │ │ + ldr r2, [pc, #28] @ d04a0 <__cxa_atexit@plt+0xc406c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r2, [r2, #132]! @ 0x84 │ │ │ │ - biceq r9, ip, r4, lsr #26 │ │ │ │ + @ instruction: 0x01e19994 │ │ │ │ + @ instruction: 0x01cc1398 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c75a8 <__cxa_atexit@plt+0xbb174> │ │ │ │ - ldr lr, [pc, #68] @ c75b0 <__cxa_atexit@plt+0xbb17c> │ │ │ │ + bhi d0500 <__cxa_atexit@plt+0xc40cc> │ │ │ │ + ldr lr, [pc, #68] @ d0508 <__cxa_atexit@plt+0xc40d4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r9, [pc, #52] @ c75b4 <__cxa_atexit@plt+0xbb180> │ │ │ │ + ldr r9, [pc, #52] @ d050c <__cxa_atexit@plt+0xc40d8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr r2, [pc, #48] @ c75b8 <__cxa_atexit@plt+0xbb184> │ │ │ │ + ldr r2, [pc, #48] @ d0510 <__cxa_atexit@plt+0xc40dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str lr, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 155c7c4 <__cxa_atexit@plt+0x1550390> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strdeq r2, [r2, #116]! @ 0x74 │ │ │ │ - ldrdeq r2, [r2, #120]! @ 0x78 │ │ │ │ - strheq r9, [ip, #196] @ 0xc4 │ │ │ │ + @ instruction: 0x01e19894 │ │ │ │ + mvneq r9, r8, ror r8 │ │ │ │ + biceq r1, ip, r8, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ c75e0 <__cxa_atexit@plt+0xbb1ac> │ │ │ │ + ldr r3, [pc, #16] @ d0538 <__cxa_atexit@plt+0xc4104> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 15c64fc <__cxa_atexit@plt+0x15ba0c8> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r9, ip, r8, ror ip │ │ │ │ + biceq r1, ip, ip, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c7610 <__cxa_atexit@plt+0xbb1dc> │ │ │ │ + bne d0568 <__cxa_atexit@plt+0xc4134> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c7628 <__cxa_atexit@plt+0xbb1f4> │ │ │ │ + ldr r7, [pc, #16] @ d0580 <__cxa_atexit@plt+0xc414c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ c762c <__cxa_atexit@plt+0xbb1f8> │ │ │ │ + ldr r0, [pc, #8] @ d0584 <__cxa_atexit@plt+0xc4150> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r9, ip, ip, asr #24 │ │ │ │ - biceq r9, ip, r0, asr #24 │ │ │ │ - biceq r9, ip, r0, lsl ip │ │ │ │ + biceq r1, ip, r0, asr #5 │ │ │ │ + strheq r1, [ip, #36] @ 0x24 │ │ │ │ + biceq r1, ip, r4, lsl #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r6, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c76b8 <__cxa_atexit@plt+0xbb284> │ │ │ │ + bhi d0610 <__cxa_atexit@plt+0xc41dc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #136] @ c76e8 <__cxa_atexit@plt+0xbb2b4> │ │ │ │ + ldr r2, [pc, #136] @ d0640 <__cxa_atexit@plt+0xc420c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r6, {r2, r7} │ │ │ │ sub r2, r6, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c76c8 <__cxa_atexit@plt+0xbb294> │ │ │ │ + bhi d0620 <__cxa_atexit@plt+0xc41ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c76d0 <__cxa_atexit@plt+0xbb29c> │ │ │ │ - ldr r5, [pc, #104] @ c76f0 <__cxa_atexit@plt+0xbb2bc> │ │ │ │ + bcc d0628 <__cxa_atexit@plt+0xc41f4> │ │ │ │ + ldr r5, [pc, #104] @ d0648 <__cxa_atexit@plt+0xc4214> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #100] @ c76f4 <__cxa_atexit@plt+0xbb2c0> │ │ │ │ + ldr r0, [pc, #100] @ d064c <__cxa_atexit@plt+0xc4218> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #96] @ c76f8 <__cxa_atexit@plt+0xbb2c4> │ │ │ │ + ldr r1, [pc, #96] @ d0650 <__cxa_atexit@plt+0xc421c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b c76d8 <__cxa_atexit@plt+0xbb2a4> │ │ │ │ + b d0630 <__cxa_atexit@plt+0xc41fc> │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ c76ec <__cxa_atexit@plt+0xbb2b8> │ │ │ │ + ldr r7, [pc, #12] @ d0644 <__cxa_atexit@plt+0xc4210> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, lsl r7 │ │ │ │ - biceq r9, ip, r8, ror #22 │ │ │ │ + strheq r9, [r1, #116]! @ 0x74 │ │ │ │ + ldrdeq r1, [ip, #28] │ │ │ │ @ instruction: 0xfffffb80 │ │ │ │ @ instruction: 0xfffffa94 │ │ │ │ - @ instruction: 0x01b52d81 │ │ │ │ - biceq r9, ip, r0, asr #22 │ │ │ │ + @ instruction: 0x01b4a09c │ │ │ │ + strheq r1, [ip, #20] │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c7748 <__cxa_atexit@plt+0xbb314> │ │ │ │ - ldr r2, [pc, #48] @ c7758 <__cxa_atexit@plt+0xbb324> │ │ │ │ + bcc d06a0 <__cxa_atexit@plt+0xc426c> │ │ │ │ + ldr r2, [pc, #48] @ d06b0 <__cxa_atexit@plt+0xc427c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ - biceq r9, ip, r4, lsr #22 │ │ │ │ + @ instruction: 0x01cc1198 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ sub sl, r5, #24 │ │ │ │ cmp fp, sl │ │ │ │ - bhi c7800 <__cxa_atexit@plt+0xbb3cc> │ │ │ │ + bhi d0758 <__cxa_atexit@plt+0xc4324> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c780c <__cxa_atexit@plt+0xbb3d8> │ │ │ │ - ldr lr, [pc, #140] @ c781c <__cxa_atexit@plt+0xbb3e8> │ │ │ │ + bcc d0764 <__cxa_atexit@plt+0xc4330> │ │ │ │ + ldr lr, [pc, #140] @ d0774 <__cxa_atexit@plt+0xc4340> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #132] @ c7820 <__cxa_atexit@plt+0xbb3ec> │ │ │ │ + ldr r0, [pc, #132] @ d0778 <__cxa_atexit@plt+0xc4344> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ - ldr r9, [pc, #124] @ c7824 <__cxa_atexit@plt+0xbb3f0> │ │ │ │ + ldr r9, [pc, #124] @ d077c <__cxa_atexit@plt+0xc4348> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ add r2, r9, #1 │ │ │ │ str r2, [r5, #-16] │ │ │ │ sub r2, r6, #6 │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ - ldr r2, [pc, #92] @ c7828 <__cxa_atexit@plt+0xbb3f4> │ │ │ │ + ldr r2, [pc, #92] @ d0780 <__cxa_atexit@plt+0xc434c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr r2, [pc, #80] @ c782c <__cxa_atexit@plt+0xbb3f8> │ │ │ │ + ldr r2, [pc, #80] @ d0784 <__cxa_atexit@plt+0xc4350> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ @@ -191736,106 +200910,106 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdc4 │ │ │ │ - ldrdeq r2, [r2, #88]! @ 0x58 │ │ │ │ - strdeq r2, [r2, #144]! @ 0x90 │ │ │ │ - mvneq r2, ip, asr #15 │ │ │ │ + mvneq r9, r8, ror r6 │ │ │ │ + strheq r9, [r1, #172]! @ 0xac │ │ │ │ + mvneq r9, r4, lsr #17 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - biceq r9, ip, ip, asr #20 │ │ │ │ + biceq r1, ip, r0, asr #1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c7860 <__cxa_atexit@plt+0xbb42c> │ │ │ │ - ldr r2, [pc, #28] @ c7870 <__cxa_atexit@plt+0xbb43c> │ │ │ │ + bhi d07b8 <__cxa_atexit@plt+0xc4384> │ │ │ │ + ldr r2, [pc, #28] @ d07c8 <__cxa_atexit@plt+0xc4394> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r2, r8, r9} │ │ │ │ mov r5, r3 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #12] @ c7874 <__cxa_atexit@plt+0xbb440> │ │ │ │ + ldr r7, [pc, #12] @ d07cc <__cxa_atexit@plt+0xc4398> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r9, ip, r0, lsr sl │ │ │ │ - biceq r9, ip, r8, lsl #20 │ │ │ │ + biceq r1, ip, r4, lsr #1 │ │ │ │ + biceq r1, ip, ip, ror r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c78cc <__cxa_atexit@plt+0xbb498> │ │ │ │ - ldr r7, [pc, #56] @ c78d8 <__cxa_atexit@plt+0xbb4a4> │ │ │ │ + bcc d0824 <__cxa_atexit@plt+0xc43f0> │ │ │ │ + ldr r7, [pc, #56] @ d0830 <__cxa_atexit@plt+0xc43fc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #52] @ c78dc <__cxa_atexit@plt+0xbb4a8> │ │ │ │ + ldr r2, [pc, #52] @ d0834 <__cxa_atexit@plt+0xc4400> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ c78e0 <__cxa_atexit@plt+0xbb4ac> │ │ │ │ + ldr r1, [pc, #48] @ d0838 <__cxa_atexit@plt+0xc4404> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ sub r7, r6, #3 │ │ │ │ add r8, r1, #2 │ │ │ │ b 1beedd4 <__cxa_atexit@plt+0x1be29a0> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xfffffb28 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r9, ip, r4, asr #19 │ │ │ │ - @ instruction: 0x01cc999c │ │ │ │ + biceq r1, ip, r8, lsr r0 │ │ │ │ + biceq r1, ip, r0, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ c7910 <__cxa_atexit@plt+0xbb4dc> │ │ │ │ + ldr r3, [pc, #24] @ d0868 <__cxa_atexit@plt+0xc4434> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c7908 <__cxa_atexit@plt+0xbb4d4> │ │ │ │ - b c7920 <__cxa_atexit@plt+0xbb4ec> │ │ │ │ + beq d0860 <__cxa_atexit@plt+0xc442c> │ │ │ │ + b d0878 <__cxa_atexit@plt+0xc4444> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r9, ip, ip, ror #18 │ │ │ │ + biceq r0, ip, r0, ror #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c7944 <__cxa_atexit@plt+0xbb510> │ │ │ │ - ldr r3, [pc, #164] @ c79d8 <__cxa_atexit@plt+0xbb5a4> │ │ │ │ + bne d089c <__cxa_atexit@plt+0xc4468> │ │ │ │ + ldr r3, [pc, #164] @ d0930 <__cxa_atexit@plt+0xc44fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r3, [pc, #136] @ c79d4 <__cxa_atexit@plt+0xbb5a0> │ │ │ │ + ldr r3, [pc, #136] @ d092c <__cxa_atexit@plt+0xc44f8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ str r3, [r2] │ │ │ │ tst r7, #3 │ │ │ │ - beq c79b4 <__cxa_atexit@plt+0xbb580> │ │ │ │ + beq d090c <__cxa_atexit@plt+0xc44d8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c79c0 <__cxa_atexit@plt+0xbb58c> │ │ │ │ - ldr r2, [pc, #100] @ c79dc <__cxa_atexit@plt+0xbb5a8> │ │ │ │ + bcc d0918 <__cxa_atexit@plt+0xc44e4> │ │ │ │ + ldr r2, [pc, #100] @ d0934 <__cxa_atexit@plt+0xc4500> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #76] @ c79e0 <__cxa_atexit@plt+0xbb5ac> │ │ │ │ + ldr lr, [pc, #76] @ d0938 <__cxa_atexit@plt+0xc4504> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r2, r6, #12 │ │ │ │ stm r2, {r1, r7, lr} │ │ │ │ str r1, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ @@ -191848,45 +201022,45 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffdec │ │ │ │ - mvneq r2, r0, asr r6 │ │ │ │ - @ instruction: 0x01cc989c │ │ │ │ + mvneq r9, r8, lsr #14 │ │ │ │ + biceq r0, ip, r0, lsl pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne c7a10 <__cxa_atexit@plt+0xbb5dc> │ │ │ │ + bne d0968 <__cxa_atexit@plt+0xc4534> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ add r2, r5, #4 │ │ │ │ - ldr r3, [pc, #132] @ c7aa0 <__cxa_atexit@plt+0xbb66c> │ │ │ │ + ldr r3, [pc, #132] @ d09f8 <__cxa_atexit@plt+0xc45c4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r2] │ │ │ │ str r3, [r2] │ │ │ │ tst r7, #3 │ │ │ │ - beq c7a80 <__cxa_atexit@plt+0xbb64c> │ │ │ │ + beq d09d8 <__cxa_atexit@plt+0xc45a4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc c7a8c <__cxa_atexit@plt+0xbb658> │ │ │ │ - ldr r2, [pc, #96] @ c7aa4 <__cxa_atexit@plt+0xbb670> │ │ │ │ + bcc d09e4 <__cxa_atexit@plt+0xc45b0> │ │ │ │ + ldr r2, [pc, #96] @ d09fc <__cxa_atexit@plt+0xc45c8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ c7aa8 <__cxa_atexit@plt+0xbb674> │ │ │ │ + ldr lr, [pc, #72] @ d0a00 <__cxa_atexit@plt+0xc45cc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r2, r6, #12 │ │ │ │ stm r2, {r1, r7, lr} │ │ │ │ str r1, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #7 │ │ │ │ @@ -191898,603 +201072,603 @@ │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r8, r0 │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ - mvneq r2, r4, lsl #11 │ │ │ │ - ldrdeq r9, [ip, #116] @ 0x74 │ │ │ │ + mvneq r9, ip, asr r6 │ │ │ │ + biceq r0, ip, r8, asr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c7b0c <__cxa_atexit@plt+0xbb6d8> │ │ │ │ - ldr r2, [pc, #68] @ c7b18 <__cxa_atexit@plt+0xbb6e4> │ │ │ │ + bcc d0a64 <__cxa_atexit@plt+0xc4630> │ │ │ │ + ldr r2, [pc, #68] @ d0a70 <__cxa_atexit@plt+0xc463c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #44] @ c7b1c <__cxa_atexit@plt+0xbb6e8> │ │ │ │ + ldr lr, [pc, #44] @ d0a74 <__cxa_atexit@plt+0xc4640> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ add r2, r3, #12 │ │ │ │ stm r2, {r1, r7, lr} │ │ │ │ str r1, [r3, #24] │ │ │ │ str r3, [r3, #28] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc90 │ │ │ │ - strdeq r2, [r2, #68]! @ 0x44 │ │ │ │ + mvneq r9, ip, asr #11 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c7b70 <__cxa_atexit@plt+0xbb73c> │ │ │ │ - ldr r2, [pc, #84] @ c7b94 <__cxa_atexit@plt+0xbb760> │ │ │ │ + bhi d0ac8 <__cxa_atexit@plt+0xc4694> │ │ │ │ + ldr r2, [pc, #84] @ d0aec <__cxa_atexit@plt+0xc46b8> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-8]! │ │ │ │ str sl, [r3, #4] │ │ │ │ sub r2, r3, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi c7b80 <__cxa_atexit@plt+0xbb74c> │ │ │ │ - ldr r3, [pc, #64] @ c7ba0 <__cxa_atexit@plt+0xbb76c> │ │ │ │ + bhi d0ad8 <__cxa_atexit@plt+0xc46a4> │ │ │ │ + ldr r3, [pc, #64] @ d0af8 <__cxa_atexit@plt+0xc46c4> │ │ │ │ add r3, pc, r3 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r3, r8, r9} │ │ │ │ mov r5, r2 │ │ │ │ b 1bf3d48 <__cxa_atexit@plt+0x1be7914> │ │ │ │ - ldr r7, [pc, #36] @ c7b9c <__cxa_atexit@plt+0xbb768> │ │ │ │ + ldr r7, [pc, #36] @ d0af4 <__cxa_atexit@plt+0xc46c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c7b98 <__cxa_atexit@plt+0xbb764> │ │ │ │ + ldr r7, [pc, #16] @ d0af0 <__cxa_atexit@plt+0xc46bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - biceq r9, ip, r0, lsl r7 │ │ │ │ - biceq r9, ip, r8, lsr #14 │ │ │ │ + biceq r0, ip, r4, lsl #27 │ │ │ │ + @ instruction: 0x01cc0d9c │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ - biceq r9, ip, r4, lsl #12 │ │ │ │ + biceq r0, ip, r8, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r3, [pc, #220] @ c7c9c <__cxa_atexit@plt+0xbb868> │ │ │ │ + ldr r3, [pc, #220] @ d0bf4 <__cxa_atexit@plt+0xc47c0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq c7c64 <__cxa_atexit@plt+0xbb830> │ │ │ │ + beq d0bbc <__cxa_atexit@plt+0xc4788> │ │ │ │ ldm r5, {r9, sl} │ │ │ │ sub r3, r5, #28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c7c74 <__cxa_atexit@plt+0xbb840> │ │ │ │ + bhi d0bcc <__cxa_atexit@plt+0xc4798> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc c7c7c <__cxa_atexit@plt+0xbb848> │ │ │ │ - ldr ip, [pc, #168] @ c7ca4 <__cxa_atexit@plt+0xbb870> │ │ │ │ + bcc d0bd4 <__cxa_atexit@plt+0xc47a0> │ │ │ │ + ldr ip, [pc, #168] @ d0bfc <__cxa_atexit@plt+0xc47c8> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r1, [pc, #164] @ c7ca8 <__cxa_atexit@plt+0xbb874> │ │ │ │ + ldr r1, [pc, #164] @ d0c00 <__cxa_atexit@plt+0xc47cc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #160] @ c7cac <__cxa_atexit@plt+0xbb878> │ │ │ │ + ldr r0, [pc, #160] @ d0c04 <__cxa_atexit@plt+0xc47d0> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r7, [pc, #156] @ c7cb0 <__cxa_atexit@plt+0xbb87c> │ │ │ │ + ldr r7, [pc, #156] @ d0c08 <__cxa_atexit@plt+0xc47d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ sub lr, r2, #9 │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r0, r0, #2 │ │ │ │ str r7, [r5, #-28] @ 0xffffffe4 │ │ │ │ str lr, [r5, #-24] @ 0xffffffe8 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r0, r6, sl, ip} │ │ │ │ str r8, [r5, #-4] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ - ldr r7, [pc, #112] @ c7cb4 <__cxa_atexit@plt+0xbb880> │ │ │ │ + ldr r7, [pc, #112] @ d0c0c <__cxa_atexit@plt+0xc47d8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #16] │ │ │ │ str sl, [r6, #20] │ │ │ │ str r9, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 155c6e4 <__cxa_atexit@plt+0x15502b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r2, r6 │ │ │ │ - b c7c84 <__cxa_atexit@plt+0xbb850> │ │ │ │ + b d0bdc <__cxa_atexit@plt+0xc47a8> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r7, [pc, #16] @ c7ca0 <__cxa_atexit@plt+0xbb86c> │ │ │ │ + ldr r7, [pc, #16] @ d0bf8 <__cxa_atexit@plt+0xc47c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - biceq r9, ip, r0, lsr #10 │ │ │ │ + @ instruction: 0x01cc0b94 │ │ │ │ @ instruction: 0xffffe64c │ │ │ │ @ instruction: 0xffffdf44 │ │ │ │ - @ instruction: 0x01cc9590 │ │ │ │ - mvneq r2, r0, lsl #11 │ │ │ │ + biceq r0, ip, r4, lsl #24 │ │ │ │ + mvneq r9, ip, asr #12 │ │ │ │ @ instruction: 0xffffe45c │ │ │ │ - strdeq r9, [ip, #64] @ 0x40 │ │ │ │ + biceq r0, ip, r4, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r6 │ │ │ │ ldmib r5, {r9, sl} │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c7d58 <__cxa_atexit@plt+0xbb924> │ │ │ │ + bhi d0cb0 <__cxa_atexit@plt+0xc487c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r7, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c7d60 <__cxa_atexit@plt+0xbb92c> │ │ │ │ - ldr ip, [pc, #140] @ c7d80 <__cxa_atexit@plt+0xbb94c> │ │ │ │ + bcc d0cb8 <__cxa_atexit@plt+0xc4884> │ │ │ │ + ldr ip, [pc, #140] @ d0cd8 <__cxa_atexit@plt+0xc48a4> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r1, [pc, #136] @ c7d84 <__cxa_atexit@plt+0xbb950> │ │ │ │ + ldr r1, [pc, #136] @ d0cdc <__cxa_atexit@plt+0xc48a8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #132] @ c7d88 <__cxa_atexit@plt+0xbb954> │ │ │ │ + ldr r0, [pc, #132] @ d0ce0 <__cxa_atexit@plt+0xc48ac> │ │ │ │ add r0, pc, r0 │ │ │ │ str sl, [r5, #8] │ │ │ │ - ldr r2, [pc, #124] @ c7d8c <__cxa_atexit@plt+0xbb958> │ │ │ │ + ldr r2, [pc, #124] @ d0ce4 <__cxa_atexit@plt+0xc48b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ sub lr, r6, #9 │ │ │ │ str r1, [r7, #4]! │ │ │ │ add r0, r0, #2 │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ stmdb r5, {r0, r7, sl, ip} │ │ │ │ stm r5, {r8, r9} │ │ │ │ str r8, [r7, #8] │ │ │ │ str r9, [r7, #12] │ │ │ │ - ldr r5, [pc, #84] @ c7d90 <__cxa_atexit@plt+0xbb95c> │ │ │ │ + ldr r5, [pc, #84] @ d0ce8 <__cxa_atexit@plt+0xc48b4> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7, #16] │ │ │ │ str sl, [r7, #20] │ │ │ │ str r9, [r7, #24] │ │ │ │ str r8, [r7, #28] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 155c6e4 <__cxa_atexit@plt+0x15502b0> │ │ │ │ mov r6, r7 │ │ │ │ - b c7d68 <__cxa_atexit@plt+0xbb934> │ │ │ │ + b d0cc0 <__cxa_atexit@plt+0xc488c> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r7, [pc, #8] @ c7d7c <__cxa_atexit@plt+0xbb948> │ │ │ │ + ldr r7, [pc, #8] @ d0cd4 <__cxa_atexit@plt+0xc48a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r9, ip, ip, lsr r4 │ │ │ │ + strheq r0, [ip, #160] @ 0xa0 │ │ │ │ @ instruction: 0xffffe554 │ │ │ │ @ instruction: 0xffffde4c │ │ │ │ - @ instruction: 0x01cc9498 │ │ │ │ - mvneq r2, r4, lsl #9 │ │ │ │ + biceq r0, ip, ip, lsl #22 │ │ │ │ + mvneq r9, r0, asr r5 │ │ │ │ @ instruction: 0xffffe364 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c7dcc <__cxa_atexit@plt+0xbb998> │ │ │ │ - ldr r3, [pc, #40] @ c7de4 <__cxa_atexit@plt+0xbb9b0> │ │ │ │ + bcc d0d24 <__cxa_atexit@plt+0xc48f0> │ │ │ │ + ldr r3, [pc, #40] @ d0d3c <__cxa_atexit@plt+0xc4908> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c7de8 <__cxa_atexit@plt+0xbb9b4> │ │ │ │ + ldr r7, [pc, #20] @ d0d40 <__cxa_atexit@plt+0xc490c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, lsr #4 │ │ │ │ - ldrdeq r9, [ip, #76] @ 0x4c │ │ │ │ - @ instruction: 0x01b527a9 │ │ │ │ + mvneq r9, r0, lsl #6 │ │ │ │ + biceq r0, ip, r0, asr fp │ │ │ │ + @ instruction: 0x01b49ac4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - biceq r9, ip, r8, lsr #9 │ │ │ │ + biceq r0, ip, ip, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c7e58 <__cxa_atexit@plt+0xbba24> │ │ │ │ + bhi d0db0 <__cxa_atexit@plt+0xc497c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c7e50 <__cxa_atexit@plt+0xbba1c> │ │ │ │ - ldr r8, [pc, #40] @ c7e60 <__cxa_atexit@plt+0xbba2c> │ │ │ │ + beq d0da8 <__cxa_atexit@plt+0xc4974> │ │ │ │ + ldr r8, [pc, #40] @ d0db8 <__cxa_atexit@plt+0xc4984> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ c7e64 <__cxa_atexit@plt+0xbba30> │ │ │ │ + ldr r3, [pc, #36] @ d0dbc <__cxa_atexit@plt+0xc4988> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b52db9 │ │ │ │ - mvneq r1, r4, lsr #30 │ │ │ │ - biceq r9, ip, ip, asr #8 │ │ │ │ + ldrsbeq sl, [r4, r4]! │ │ │ │ + mvneq r8, r4, asr #31 │ │ │ │ + biceq r0, ip, r0, asr #21 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c7eb0 <__cxa_atexit@plt+0xbba7c> │ │ │ │ - ldr r7, [pc, #52] @ c7ec0 <__cxa_atexit@plt+0xbba8c> │ │ │ │ + bhi d0e08 <__cxa_atexit@plt+0xc49d4> │ │ │ │ + ldr r7, [pc, #52] @ d0e18 <__cxa_atexit@plt+0xc49e4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq c7ea4 <__cxa_atexit@plt+0xbba70> │ │ │ │ + beq d0dfc <__cxa_atexit@plt+0xc49c8> │ │ │ │ mov r7, r8 │ │ │ │ - b c7ed4 <__cxa_atexit@plt+0xbbaa0> │ │ │ │ + b d0e2c <__cxa_atexit@plt+0xc49f8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c7ec4 <__cxa_atexit@plt+0xbba90> │ │ │ │ + ldr r7, [pc, #12] @ d0e1c <__cxa_atexit@plt+0xc49e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r9, ip, r8, lsl r4 │ │ │ │ - strdeq r9, [ip, #48] @ 0x30 │ │ │ │ + biceq r0, ip, ip, lsl #21 │ │ │ │ + biceq r0, ip, r4, ror #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #116] @ c7f54 <__cxa_atexit@plt+0xbbb20> │ │ │ │ + ldr r2, [pc, #116] @ d0eac <__cxa_atexit@plt+0xc4a78> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r3, r3, #3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c7f2c <__cxa_atexit@plt+0xbbaf8> │ │ │ │ + beq d0e84 <__cxa_atexit@plt+0xc4a50> │ │ │ │ ldr r7, [r5] │ │ │ │ sub r3, r2, #1 │ │ │ │ cmp r7, r3 │ │ │ │ - bne c7f38 <__cxa_atexit@plt+0xbbb04> │ │ │ │ - ldr r3, [pc, #64] @ c7f58 <__cxa_atexit@plt+0xbbb24> │ │ │ │ + bne d0e90 <__cxa_atexit@plt+0xc4a5c> │ │ │ │ + ldr r3, [pc, #64] @ d0eb0 <__cxa_atexit@plt+0xc4a7c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c7f4c <__cxa_atexit@plt+0xbbb18> │ │ │ │ - b c7fcc <__cxa_atexit@plt+0xbbb98> │ │ │ │ + beq d0ea4 <__cxa_atexit@plt+0xc4a70> │ │ │ │ + b d0f24 <__cxa_atexit@plt+0xc4af0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c7f5c <__cxa_atexit@plt+0xbbb28> │ │ │ │ + ldr r7, [pc, #28] @ d0eb4 <__cxa_atexit@plt+0xc4a80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r1, [r2, #232]! @ 0xe8 │ │ │ │ - biceq r9, ip, r8, asr r3 │ │ │ │ + mvneq r8, r8, ror pc │ │ │ │ + biceq r0, ip, ip, asr #19 │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bne c7f9c <__cxa_atexit@plt+0xbbb68> │ │ │ │ - ldr r3, [pc, #48] @ c7fb8 <__cxa_atexit@plt+0xbbb84> │ │ │ │ + bne d0ef4 <__cxa_atexit@plt+0xc4ac0> │ │ │ │ + ldr r3, [pc, #48] @ d0f10 <__cxa_atexit@plt+0xc4adc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq c7fb0 <__cxa_atexit@plt+0xbbb7c> │ │ │ │ - b c7fcc <__cxa_atexit@plt+0xbbb98> │ │ │ │ - ldr r7, [pc, #24] @ c7fbc <__cxa_atexit@plt+0xbbb88> │ │ │ │ + beq d0f08 <__cxa_atexit@plt+0xc4ad4> │ │ │ │ + b d0f24 <__cxa_atexit@plt+0xc4af0> │ │ │ │ + ldr r7, [pc, #24] @ d0f14 <__cxa_atexit@plt+0xc4ae0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r1, r4, ror lr │ │ │ │ - strdeq r9, [ip, #40] @ 0x28 │ │ │ │ + mvneq r8, r4, lsl pc │ │ │ │ + biceq r0, ip, ip, ror #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq c802c <__cxa_atexit@plt+0xbbbf8> │ │ │ │ + beq d0f84 <__cxa_atexit@plt+0xc4b50> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c8080 <__cxa_atexit@plt+0xbbc4c> │ │ │ │ + bne d0fd8 <__cxa_atexit@plt+0xc4ba4> │ │ │ │ ldr r2, [r3, #1] │ │ │ │ ldr r3, [r3, #5] │ │ │ │ - ldr r1, [pc, #248] @ c80f0 <__cxa_atexit@plt+0xbbcbc> │ │ │ │ + ldr r1, [pc, #248] @ d1048 <__cxa_atexit@plt+0xc4c14> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c80c4 <__cxa_atexit@plt+0xbbc90> │ │ │ │ + beq d101c <__cxa_atexit@plt+0xc4be8> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c80ac <__cxa_atexit@plt+0xbbc78> │ │ │ │ - ldr r2, [pc, #212] @ c80f4 <__cxa_atexit@plt+0xbbcc0> │ │ │ │ + bne d1004 <__cxa_atexit@plt+0xc4bd0> │ │ │ │ + ldr r2, [pc, #212] @ d104c <__cxa_atexit@plt+0xc4c18> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr r1, [r7, #5] │ │ │ │ - b c806c <__cxa_atexit@plt+0xbbc38> │ │ │ │ + b d0fc4 <__cxa_atexit@plt+0xc4b90> │ │ │ │ ldr r2, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #172] @ c80e8 <__cxa_atexit@plt+0xbbcb4> │ │ │ │ + ldr r1, [pc, #172] @ d1040 <__cxa_atexit@plt+0xc4c0c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c80c4 <__cxa_atexit@plt+0xbbc90> │ │ │ │ + beq d101c <__cxa_atexit@plt+0xc4be8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne c80ac <__cxa_atexit@plt+0xbbc78> │ │ │ │ - ldr r2, [pc, #136] @ c80ec <__cxa_atexit@plt+0xbbcb8> │ │ │ │ + bne d1004 <__cxa_atexit@plt+0xc4bd0> │ │ │ │ + ldr r2, [pc, #136] @ d1044 <__cxa_atexit@plt+0xc4c10> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #-4] │ │ │ │ str r1, [r5, #4] │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r2, [pc, #84] @ c80dc <__cxa_atexit@plt+0xbbca8> │ │ │ │ + ldr r2, [pc, #84] @ d1034 <__cxa_atexit@plt+0xc4c00> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ stm r5, {r2, r8} │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq c80d0 <__cxa_atexit@plt+0xbbc9c> │ │ │ │ + beq d1028 <__cxa_atexit@plt+0xc4bf4> │ │ │ │ cmp r3, #0 │ │ │ │ - bne c80ac <__cxa_atexit@plt+0xbbc78> │ │ │ │ + bne d1004 <__cxa_atexit@plt+0xc4bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ c80e0 <__cxa_atexit@plt+0xbbcac> │ │ │ │ + ldr r7, [pc, #44] @ d1038 <__cxa_atexit@plt+0xc4c04> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #36] @ c80e4 <__cxa_atexit@plt+0xbbcb0> │ │ │ │ + ldr r0, [pc, #36] @ d103c <__cxa_atexit@plt+0xc4c08> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r0, lsr #3 │ │ │ │ - biceq r9, ip, ip, lsl #4 │ │ │ │ - biceq r9, ip, r0, lsl #4 │ │ │ │ + biceq r0, ip, r0, lsl #17 │ │ │ │ + biceq r0, ip, r4, ror r8 │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ - biceq r9, ip, r0, asr #3 │ │ │ │ + biceq r0, ip, r4, lsr r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mvn r3, r7 │ │ │ │ tst r3, #3 │ │ │ │ - bne c8130 <__cxa_atexit@plt+0xbbcfc> │ │ │ │ - ldr r3, [pc, #56] @ c8150 <__cxa_atexit@plt+0xbbd1c> │ │ │ │ + bne d1088 <__cxa_atexit@plt+0xc4c54> │ │ │ │ + ldr r3, [pc, #56] @ d10a8 <__cxa_atexit@plt+0xc4c74> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr r2, [r7, #5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ c8148 <__cxa_atexit@plt+0xbbd14> │ │ │ │ + ldr r7, [pc, #16] @ d10a0 <__cxa_atexit@plt+0xc4c6c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #8] @ c814c <__cxa_atexit@plt+0xbbd18> │ │ │ │ + ldr r0, [pc, #8] @ d10a4 <__cxa_atexit@plt+0xc4c70> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r9, ip, r8, lsl #3 │ │ │ │ - biceq r9, ip, ip, ror r1 │ │ │ │ + strdeq r0, [ip, #124] @ 0x7c │ │ │ │ + strdeq r0, [ip, #112] @ 0x70 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c8174 <__cxa_atexit@plt+0xbbd40> │ │ │ │ + bne d10cc <__cxa_atexit@plt+0xc4c98> │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ add r5, r5, #12 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ c8188 <__cxa_atexit@plt+0xbbd54> │ │ │ │ + ldr r7, [pc, #12] @ d10e0 <__cxa_atexit@plt+0xc4cac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e21c9c │ │ │ │ - biceq r9, ip, ip, lsr #2 │ │ │ │ + mvneq r8, ip, lsr sp │ │ │ │ + biceq r0, ip, r0, lsr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c81c4 <__cxa_atexit@plt+0xbbd90> │ │ │ │ - ldr r3, [pc, #56] @ c81e4 <__cxa_atexit@plt+0xbbdb0> │ │ │ │ + bne d111c <__cxa_atexit@plt+0xc4ce8> │ │ │ │ + ldr r3, [pc, #56] @ d113c <__cxa_atexit@plt+0xc4d08> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ c81dc <__cxa_atexit@plt+0xbbda8> │ │ │ │ + ldr r7, [pc, #16] @ d1134 <__cxa_atexit@plt+0xc4d00> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #8] @ c81e0 <__cxa_atexit@plt+0xbbdac> │ │ │ │ + ldr r0, [pc, #8] @ d1138 <__cxa_atexit@plt+0xc4d04> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strdeq r9, [ip, #4] │ │ │ │ - biceq r9, ip, r8, ror #1 │ │ │ │ + biceq r0, ip, r8, ror #14 │ │ │ │ + biceq r0, ip, ip, asr r7 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c8208 <__cxa_atexit@plt+0xbbdd4> │ │ │ │ + bne d1160 <__cxa_atexit@plt+0xc4d2c> │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ add r5, r5, #12 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ c821c <__cxa_atexit@plt+0xbbde8> │ │ │ │ + ldr r7, [pc, #12] @ d1174 <__cxa_atexit@plt+0xc4d40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, lsl #24 │ │ │ │ - @ instruction: 0x01cc9098 │ │ │ │ + mvneq r8, r8, lsr #25 │ │ │ │ + biceq r0, ip, ip, lsl #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne c8248 <__cxa_atexit@plt+0xbbe14> │ │ │ │ + bne d11a0 <__cxa_atexit@plt+0xc4d6c> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ c8260 <__cxa_atexit@plt+0xbbe2c> │ │ │ │ + ldr r7, [pc, #16] @ d11b8 <__cxa_atexit@plt+0xc4d84> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ c8264 <__cxa_atexit@plt+0xbbe30> │ │ │ │ + ldr r0, [pc, #8] @ d11bc <__cxa_atexit@plt+0xc4d88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r9, ip, r0, ror r0 │ │ │ │ - biceq r9, ip, r4, rrx │ │ │ │ - biceq r9, ip, ip, asr r0 │ │ │ │ + biceq r0, ip, r4, ror #13 │ │ │ │ + ldrdeq r0, [ip, #104] @ 0x68 │ │ │ │ + ldrdeq r0, [ip, #96] @ 0x60 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c82c8 <__cxa_atexit@plt+0xbbe94> │ │ │ │ - ldr r7, [pc, #96] @ c82ec <__cxa_atexit@plt+0xbbeb8> │ │ │ │ + bhi d1220 <__cxa_atexit@plt+0xc4dec> │ │ │ │ + ldr r7, [pc, #96] @ d1244 <__cxa_atexit@plt+0xc4e10> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c82d8 <__cxa_atexit@plt+0xbbea4> │ │ │ │ - ldr r7, [pc, #76] @ c82f0 <__cxa_atexit@plt+0xbbebc> │ │ │ │ + bhi d1230 <__cxa_atexit@plt+0xc4dfc> │ │ │ │ + ldr r7, [pc, #76] @ d1248 <__cxa_atexit@plt+0xc4e14> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq c82bc <__cxa_atexit@plt+0xbbe88> │ │ │ │ + beq d1214 <__cxa_atexit@plt+0xc4de0> │ │ │ │ mov r7, r8 │ │ │ │ - b c7ed4 <__cxa_atexit@plt+0xbbaa0> │ │ │ │ + b d0e2c <__cxa_atexit@plt+0xc49f8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ c82f8 <__cxa_atexit@plt+0xbbec4> │ │ │ │ + ldr r7, [pc, #40] @ d1250 <__cxa_atexit@plt+0xc4e1c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ c82f4 <__cxa_atexit@plt+0xbbec0> │ │ │ │ + ldr r7, [pc, #20] @ d124c <__cxa_atexit@plt+0xc4e18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffffc2c │ │ │ │ - strdeq r8, [ip, #240] @ 0xf0 │ │ │ │ - biceq r9, ip, r8 │ │ │ │ + biceq r0, ip, r4, ror #12 │ │ │ │ + biceq r0, ip, ip, ror r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ c8330 <__cxa_atexit@plt+0xbbefc> │ │ │ │ + ldr r2, [pc, #36] @ d1288 <__cxa_atexit@plt+0xc4e54> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ c8334 <__cxa_atexit@plt+0xbbf00> │ │ │ │ + ldr r3, [pc, #32] @ d128c <__cxa_atexit@plt+0xc4e58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, lsl #22 │ │ │ │ - mvneq r1, r8, asr #21 │ │ │ │ + mvneq r8, ip, lsr #23 │ │ │ │ + mvneq r8, r8, ror #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ c8350 <__cxa_atexit@plt+0xbbf1c> │ │ │ │ + ldr r8, [pc, #4] @ d12a8 <__cxa_atexit@plt+0xc4e74> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b52896 │ │ │ │ + @ instruction: 0x01b49bb1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c838c <__cxa_atexit@plt+0xbbf58> │ │ │ │ - ldr r3, [pc, #36] @ c839c <__cxa_atexit@plt+0xbbf68> │ │ │ │ + bcc d12e4 <__cxa_atexit@plt+0xc4eb0> │ │ │ │ + ldr r3, [pc, #36] @ d12f4 <__cxa_atexit@plt+0xc4ec0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ c83b8 <__cxa_atexit@plt+0xbbf84> │ │ │ │ + ldr r8, [pc, #4] @ d1310 <__cxa_atexit@plt+0xc4edc> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b5282e │ │ │ │ + @ instruction: 0x01b49b49 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c83f4 <__cxa_atexit@plt+0xbbfc0> │ │ │ │ - ldr r3, [pc, #36] @ c8404 <__cxa_atexit@plt+0xbbfd0> │ │ │ │ + bcc d134c <__cxa_atexit@plt+0xc4f18> │ │ │ │ + ldr r3, [pc, #36] @ d135c <__cxa_atexit@plt+0xc4f28> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -192504,135 +201678,135 @@ │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi c844c <__cxa_atexit@plt+0xbc018> │ │ │ │ - ldr r7, [pc, #52] @ c8460 <__cxa_atexit@plt+0xbc02c> │ │ │ │ + bhi d13a4 <__cxa_atexit@plt+0xc4f70> │ │ │ │ + ldr r7, [pc, #52] @ d13b8 <__cxa_atexit@plt+0xc4f84> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq c8440 <__cxa_atexit@plt+0xbc00c> │ │ │ │ + beq d1398 <__cxa_atexit@plt+0xc4f64> │ │ │ │ mov r7, r8 │ │ │ │ - b c8470 <__cxa_atexit@plt+0xbc03c> │ │ │ │ + b d13c8 <__cxa_atexit@plt+0xc4f94> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ c8464 <__cxa_atexit@plt+0xbc030> │ │ │ │ + ldr r7, [pc, #16] @ d13bc <__cxa_atexit@plt+0xc4f88> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - stlexbeq r8, ip, [ip] │ │ │ │ + biceq r0, ip, r0, lsl r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - beq c84b4 <__cxa_atexit@plt+0xbc080> │ │ │ │ + beq d140c <__cxa_atexit@plt+0xc4fd8> │ │ │ │ cmp r6, #3 │ │ │ │ - bne c84f4 <__cxa_atexit@plt+0xbc0c0> │ │ │ │ + bne d144c <__cxa_atexit@plt+0xc5018> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c850c <__cxa_atexit@plt+0xbc0d8> │ │ │ │ - ldr r2, [pc, #132] @ c8524 <__cxa_atexit@plt+0xbc0f0> │ │ │ │ + bcc d1464 <__cxa_atexit@plt+0xc5030> │ │ │ │ + ldr r2, [pc, #132] @ d147c <__cxa_atexit@plt+0xc5048> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #1] │ │ │ │ ldr r0, [r7, #5] │ │ │ │ - ldr r8, [pc, #120] @ c8528 <__cxa_atexit@plt+0xbc0f4> │ │ │ │ + ldr r8, [pc, #120] @ d1480 <__cxa_atexit@plt+0xc504c> │ │ │ │ add r8, pc, r8 │ │ │ │ - b c84dc <__cxa_atexit@plt+0xbc0a8> │ │ │ │ + b d1434 <__cxa_atexit@plt+0xc5000> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c850c <__cxa_atexit@plt+0xbc0d8> │ │ │ │ - ldr r2, [pc, #80] @ c851c <__cxa_atexit@plt+0xbc0e8> │ │ │ │ + bcc d1464 <__cxa_atexit@plt+0xc5030> │ │ │ │ + ldr r2, [pc, #80] @ d1474 <__cxa_atexit@plt+0xc5040> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r0, [r7, #6] │ │ │ │ - ldr r8, [pc, #68] @ c8520 <__cxa_atexit@plt+0xbc0ec> │ │ │ │ + ldr r8, [pc, #68] @ d1478 <__cxa_atexit@plt+0xc5044> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #28] @ c8518 <__cxa_atexit@plt+0xbc0e4> │ │ │ │ + ldr r8, [pc, #28] @ d1470 <__cxa_atexit@plt+0xc503c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01b526ee │ │ │ │ + @ instruction: 0x01b49a09 │ │ │ │ @ instruction: 0xfffffe8c │ │ │ │ - @ instruction: 0x01b52708 │ │ │ │ + @ instruction: 0x01b49a23 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - @ instruction: 0x01b5272d │ │ │ │ + @ instruction: 0x01b49a48 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c8574 <__cxa_atexit@plt+0xbc140> │ │ │ │ - ldr r2, [pc, #52] @ c857c <__cxa_atexit@plt+0xbc148> │ │ │ │ + bhi d14cc <__cxa_atexit@plt+0xc5098> │ │ │ │ + ldr r2, [pc, #52] @ d14d4 <__cxa_atexit@plt+0xc50a0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ c8580 <__cxa_atexit@plt+0xbc14c> │ │ │ │ + ldr r1, [pc, #48] @ d14d8 <__cxa_atexit@plt+0xc50a4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #40] @ c8584 <__cxa_atexit@plt+0xbc150> │ │ │ │ + ldr r0, [pc, #40] @ d14dc <__cxa_atexit@plt+0xc50a8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ add r8, r1, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r8, ip, r0, lsr #27 │ │ │ │ - mvneq r1, r8, lsl r8 │ │ │ │ + biceq r0, ip, r4, lsl r4 │ │ │ │ + strheq r8, [r1, #136]! @ 0x88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc c85e0 <__cxa_atexit@plt+0xbc1ac> │ │ │ │ - ldr r7, [pc, #52] @ c85f8 <__cxa_atexit@plt+0xbc1c4> │ │ │ │ + bcc d1538 <__cxa_atexit@plt+0xc5104> │ │ │ │ + ldr r7, [pc, #52] @ d1550 <__cxa_atexit@plt+0xc511c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r7, [pc, #40] @ c85fc <__cxa_atexit@plt+0xbc1c8> │ │ │ │ + ldr r7, [pc, #40] @ d1554 <__cxa_atexit@plt+0xc5120> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #24] @ c8600 <__cxa_atexit@plt+0xbc1cc> │ │ │ │ + ldr r7, [pc, #24] @ d1558 <__cxa_atexit@plt+0xc5124> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - mvneq r1, r8, lsl #22 │ │ │ │ - biceq r8, ip, ip, lsl #26 │ │ │ │ + ldrdeq r8, [r1, #180]! @ 0xb4 │ │ │ │ + biceq r0, ip, r0, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ @@ -192641,39 +201815,39 @@ │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c8670 <__cxa_atexit@plt+0xbc23c> │ │ │ │ - ldr r3, [pc, #48] @ c8680 <__cxa_atexit@plt+0xbc24c> │ │ │ │ + bcc d15c8 <__cxa_atexit@plt+0xc5194> │ │ │ │ + ldr r3, [pc, #48] @ d15d8 <__cxa_atexit@plt+0xc51a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #36] @ c8684 <__cxa_atexit@plt+0xbc250> │ │ │ │ + ldr r8, [pc, #36] @ d15dc <__cxa_atexit@plt+0xc51a8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffcc │ │ │ │ - @ instruction: 0x01b52582 │ │ │ │ + @ instruction: 0x01b4989d │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c86c8 <__cxa_atexit@plt+0xbc294> │ │ │ │ - ldr r3, [pc, #44] @ c86d8 <__cxa_atexit@plt+0xbc2a4> │ │ │ │ + bcc d1620 <__cxa_atexit@plt+0xc51ec> │ │ │ │ + ldr r3, [pc, #44] @ d1630 <__cxa_atexit@plt+0xc51fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -192690,39 +201864,39 @@ │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c8734 <__cxa_atexit@plt+0xbc300> │ │ │ │ - ldr r3, [pc, #48] @ c8744 <__cxa_atexit@plt+0xbc310> │ │ │ │ + bcc d168c <__cxa_atexit@plt+0xc5258> │ │ │ │ + ldr r3, [pc, #48] @ d169c <__cxa_atexit@plt+0xc5268> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #36] @ c8748 <__cxa_atexit@plt+0xbc314> │ │ │ │ + ldr r8, [pc, #36] @ d16a0 <__cxa_atexit@plt+0xc526c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffcc │ │ │ │ - @ instruction: 0x01b524be │ │ │ │ + @ instruction: 0x01b497d9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c878c <__cxa_atexit@plt+0xbc358> │ │ │ │ - ldr r3, [pc, #44] @ c879c <__cxa_atexit@plt+0xbc368> │ │ │ │ + bcc d16e4 <__cxa_atexit@plt+0xc52b0> │ │ │ │ + ldr r3, [pc, #44] @ d16f4 <__cxa_atexit@plt+0xc52c0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -192734,630 +201908,630 @@ │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #12 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi c8888 <__cxa_atexit@plt+0xbc454> │ │ │ │ + bhi d17e0 <__cxa_atexit@plt+0xc53ac> │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r8, [r5, #-4] │ │ │ │ and r6, r8, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - beq c8808 <__cxa_atexit@plt+0xbc3d4> │ │ │ │ + beq d1760 <__cxa_atexit@plt+0xc532c> │ │ │ │ cmp r6, #3 │ │ │ │ - bne c884c <__cxa_atexit@plt+0xbc418> │ │ │ │ + bne d17a4 <__cxa_atexit@plt+0xc5370> │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c889c <__cxa_atexit@plt+0xbc468> │ │ │ │ - ldr r1, [pc, #240] @ c88e4 <__cxa_atexit@plt+0xbc4b0> │ │ │ │ + bcc d17f4 <__cxa_atexit@plt+0xc53c0> │ │ │ │ + ldr r1, [pc, #240] @ d183c <__cxa_atexit@plt+0xc5408> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r2, #1] │ │ │ │ ldr r2, [r2, #5] │ │ │ │ - ldr r8, [pc, #228] @ c88e8 <__cxa_atexit@plt+0xbc4b4> │ │ │ │ + ldr r8, [pc, #228] @ d1840 <__cxa_atexit@plt+0xc540c> │ │ │ │ add r8, pc, r8 │ │ │ │ - b c8834 <__cxa_atexit@plt+0xbc400> │ │ │ │ + b d178c <__cxa_atexit@plt+0xc5358> │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c88a8 <__cxa_atexit@plt+0xbc474> │ │ │ │ - ldr r1, [pc, #180] @ c88d8 <__cxa_atexit@plt+0xbc4a4> │ │ │ │ + bcc d1800 <__cxa_atexit@plt+0xc53cc> │ │ │ │ + ldr r1, [pc, #180] @ d1830 <__cxa_atexit@plt+0xc53fc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r2, #2] │ │ │ │ ldr r2, [r2, #6] │ │ │ │ - ldr r8, [pc, #168] @ c88dc <__cxa_atexit@plt+0xbc4a8> │ │ │ │ + ldr r8, [pc, #168] @ d1834 <__cxa_atexit@plt+0xc5400> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r2, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc c88b8 <__cxa_atexit@plt+0xbc484> │ │ │ │ - ldr r1, [pc, #140] @ c88f4 <__cxa_atexit@plt+0xbc4c0> │ │ │ │ + bcc d1810 <__cxa_atexit@plt+0xc53dc> │ │ │ │ + ldr r1, [pc, #140] @ d184c <__cxa_atexit@plt+0xc5418> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #136] @ c88f8 <__cxa_atexit@plt+0xbc4c4> │ │ │ │ + ldr r8, [pc, #136] @ d1850 <__cxa_atexit@plt+0xc541c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r2, #3] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r2, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #96] @ c88f0 <__cxa_atexit@plt+0xbc4bc> │ │ │ │ + ldr r7, [pc, #96] @ d1848 <__cxa_atexit@plt+0xc5414> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ c88ec <__cxa_atexit@plt+0xbc4b8> │ │ │ │ + ldr r7, [pc, #72] @ d1844 <__cxa_atexit@plt+0xc5410> │ │ │ │ add r7, pc, r7 │ │ │ │ - b c88b0 <__cxa_atexit@plt+0xbc47c> │ │ │ │ - ldr r7, [pc, #48] @ c88e0 <__cxa_atexit@plt+0xbc4ac> │ │ │ │ + b d1808 <__cxa_atexit@plt+0xc53d4> │ │ │ │ + ldr r7, [pc, #48] @ d1838 <__cxa_atexit@plt+0xc5404> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ - b c88c4 <__cxa_atexit@plt+0xbc490> │ │ │ │ - ldr r7, [pc, #20] @ c88d4 <__cxa_atexit@plt+0xbc4a0> │ │ │ │ + b d181c <__cxa_atexit@plt+0xc53e8> │ │ │ │ + ldr r7, [pc, #20] @ d182c <__cxa_atexit@plt+0xc53f8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-12]! │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - @ instruction: 0x01b523b0 │ │ │ │ + @ instruction: 0x01b496cb │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ - @ instruction: 0x01b523d9 │ │ │ │ + @ instruction: 0x01b496f4 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r8, ip, r8, ror #20 │ │ │ │ + ldrdeq r0, [ip, #12] │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ - @ instruction: 0x01b5237a │ │ │ │ + @ instruction: 0x01b49695 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c8950 <__cxa_atexit@plt+0xbc51c> │ │ │ │ - ldr r3, [pc, #68] @ c8968 <__cxa_atexit@plt+0xbc534> │ │ │ │ + bcc d18a8 <__cxa_atexit@plt+0xc5474> │ │ │ │ + ldr r3, [pc, #68] @ d18c0 <__cxa_atexit@plt+0xc548c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #64] @ c896c <__cxa_atexit@plt+0xbc538> │ │ │ │ + ldr r8, [pc, #64] @ d18c4 <__cxa_atexit@plt+0xc5490> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #1] │ │ │ │ ldr r1, [r7, #5] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ str r2, [r9, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r3, [pc, #24] @ c8970 <__cxa_atexit@plt+0xbc53c> │ │ │ │ + ldr r3, [pc, #24] @ d18c8 <__cxa_atexit@plt+0xc5494> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe2c │ │ │ │ - @ instruction: 0x01b522b1 │ │ │ │ + @ instruction: 0x01b495cc │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c89c8 <__cxa_atexit@plt+0xbc594> │ │ │ │ - ldr r3, [pc, #68] @ c89e0 <__cxa_atexit@plt+0xbc5ac> │ │ │ │ + bcc d1920 <__cxa_atexit@plt+0xc54ec> │ │ │ │ + ldr r3, [pc, #68] @ d1938 <__cxa_atexit@plt+0xc5504> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #64] @ c89e4 <__cxa_atexit@plt+0xbc5b0> │ │ │ │ + ldr r8, [pc, #64] @ d193c <__cxa_atexit@plt+0xc5508> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ str r2, [r9, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r3, [pc, #24] @ c89e8 <__cxa_atexit@plt+0xbc5b4> │ │ │ │ + ldr r3, [pc, #24] @ d1940 <__cxa_atexit@plt+0xc550c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcf0 │ │ │ │ - @ instruction: 0x01b52240 │ │ │ │ + @ instruction: 0x01b4955b │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c8a38 <__cxa_atexit@plt+0xbc604> │ │ │ │ - ldr r3, [pc, #60] @ c8a50 <__cxa_atexit@plt+0xbc61c> │ │ │ │ + bcc d1990 <__cxa_atexit@plt+0xc555c> │ │ │ │ + ldr r3, [pc, #60] @ d19a8 <__cxa_atexit@plt+0xc5574> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #56] @ c8a54 <__cxa_atexit@plt+0xbc620> │ │ │ │ + ldr r8, [pc, #56] @ d19ac <__cxa_atexit@plt+0xc5578> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r3, [pc, #24] @ c8a58 <__cxa_atexit@plt+0xbc624> │ │ │ │ + ldr r3, [pc, #24] @ d19b0 <__cxa_atexit@plt+0xc557c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbf4 │ │ │ │ - @ instruction: 0x01b521ce │ │ │ │ + @ instruction: 0x01b494e9 │ │ │ │ @ instruction: 0xffffffb0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c8aac <__cxa_atexit@plt+0xbc678> │ │ │ │ - ldr r3, [pc, #64] @ c8abc <__cxa_atexit@plt+0xbc688> │ │ │ │ + bhi d1a04 <__cxa_atexit@plt+0xc55d0> │ │ │ │ + ldr r3, [pc, #64] @ d1a14 <__cxa_atexit@plt+0xc55e0> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq c8a9c <__cxa_atexit@plt+0xbc668> │ │ │ │ + beq d19f4 <__cxa_atexit@plt+0xc55c0> │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ - b c87ac <__cxa_atexit@plt+0xbc378> │ │ │ │ + b d1704 <__cxa_atexit@plt+0xc52d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c8ac0 <__cxa_atexit@plt+0xbc68c> │ │ │ │ + ldr r7, [pc, #12] @ d1a18 <__cxa_atexit@plt+0xc55e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r8, ip, r8, asr #16 │ │ │ │ + strheq pc, [fp, #236] @ 0xec @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ - b c87ac <__cxa_atexit@plt+0xbc378> │ │ │ │ + b d1704 <__cxa_atexit@plt+0xc52d0> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c8b20 <__cxa_atexit@plt+0xbc6ec> │ │ │ │ - ldr r7, [pc, #52] @ c8b30 <__cxa_atexit@plt+0xbc6fc> │ │ │ │ + bhi d1a78 <__cxa_atexit@plt+0xc5644> │ │ │ │ + ldr r7, [pc, #52] @ d1a88 <__cxa_atexit@plt+0xc5654> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq c8b14 <__cxa_atexit@plt+0xbc6e0> │ │ │ │ + beq d1a6c <__cxa_atexit@plt+0xc5638> │ │ │ │ mov r7, r8 │ │ │ │ - b c8b40 <__cxa_atexit@plt+0xbc70c> │ │ │ │ + b d1a98 <__cxa_atexit@plt+0xc5664> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c8b34 <__cxa_atexit@plt+0xbc700> │ │ │ │ + ldr r7, [pc, #12] @ d1a8c <__cxa_atexit@plt+0xc5658> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r8, ip, ip, ror #15 │ │ │ │ + biceq pc, fp, r0, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq c8ba0 <__cxa_atexit@plt+0xbc76c> │ │ │ │ + beq d1af8 <__cxa_atexit@plt+0xc56c4> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c8bec <__cxa_atexit@plt+0xbc7b8> │ │ │ │ + bne d1b44 <__cxa_atexit@plt+0xc5710> │ │ │ │ ldr r2, [r3, #1] │ │ │ │ ldr r3, [r3, #5] │ │ │ │ - ldr r1, [pc, #264] @ c8c74 <__cxa_atexit@plt+0xbc840> │ │ │ │ + ldr r1, [pc, #264] @ d1bcc <__cxa_atexit@plt+0xc5798> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c8c18 <__cxa_atexit@plt+0xbc7e4> │ │ │ │ + beq d1b70 <__cxa_atexit@plt+0xc573c> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c8bd8 <__cxa_atexit@plt+0xbc7a4> │ │ │ │ - ldr r2, [pc, #228] @ c8c78 <__cxa_atexit@plt+0xbc844> │ │ │ │ + bne d1b30 <__cxa_atexit@plt+0xc56fc> │ │ │ │ + ldr r2, [pc, #228] @ d1bd0 <__cxa_atexit@plt+0xc579c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr r1, [r7, #5] │ │ │ │ - b c8c50 <__cxa_atexit@plt+0xbc81c> │ │ │ │ + b d1ba8 <__cxa_atexit@plt+0xc5774> │ │ │ │ ldr r2, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #184] @ c8c68 <__cxa_atexit@plt+0xbc834> │ │ │ │ + ldr r1, [pc, #184] @ d1bc0 <__cxa_atexit@plt+0xc578c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c8c18 <__cxa_atexit@plt+0xbc7e4> │ │ │ │ + beq d1b70 <__cxa_atexit@plt+0xc573c> │ │ │ │ cmp r2, #2 │ │ │ │ - beq c8c40 <__cxa_atexit@plt+0xbc80c> │ │ │ │ + beq d1b98 <__cxa_atexit@plt+0xc5764> │ │ │ │ cmp r2, #3 │ │ │ │ - beq c8c24 <__cxa_atexit@plt+0xbc7f0> │ │ │ │ - ldr r7, [pc, #140] @ c8c6c <__cxa_atexit@plt+0xbc838> │ │ │ │ + beq d1b7c <__cxa_atexit@plt+0xc5748> │ │ │ │ + ldr r7, [pc, #140] @ d1bc4 <__cxa_atexit@plt+0xc5790> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #112] @ c8c64 <__cxa_atexit@plt+0xbc830> │ │ │ │ + ldr r2, [pc, #112] @ d1bbc <__cxa_atexit@plt+0xc5788> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ stm r5, {r2, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq c8c38 <__cxa_atexit@plt+0xbc804> │ │ │ │ + beq d1b90 <__cxa_atexit@plt+0xc575c> │ │ │ │ cmp r3, #1 │ │ │ │ - bne c8c24 <__cxa_atexit@plt+0xbc7f0> │ │ │ │ + bne d1b7c <__cxa_atexit@plt+0xc5748> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7aac <__cxa_atexit@plt+0x1b9b678> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ c8c7c <__cxa_atexit@plt+0xbc848> │ │ │ │ + ldr r7, [pc, #80] @ d1bd4 <__cxa_atexit@plt+0xc57a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #40] @ c8c70 <__cxa_atexit@plt+0xbc83c> │ │ │ │ + ldr r2, [pc, #40] @ d1bc8 <__cxa_atexit@plt+0xc5794> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #-4] │ │ │ │ str r1, [r5, #4] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, lsl #4 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - mvneq r1, r8, lsr r2 │ │ │ │ + ldrdeq r8, [r1, #40]! @ 0x28 │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ - strheq r1, [r2, #16]! │ │ │ │ + mvneq r8, r0, asr r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r3, r7 │ │ │ │ tst r3, #3 │ │ │ │ - bne c8cb4 <__cxa_atexit@plt+0xbc880> │ │ │ │ - ldr r3, [pc, #48] @ c8ccc <__cxa_atexit@plt+0xbc898> │ │ │ │ + bne d1c0c <__cxa_atexit@plt+0xc57d8> │ │ │ │ + ldr r3, [pc, #48] @ d1c24 <__cxa_atexit@plt+0xc57f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr r2, [r7, #5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ c8cc8 <__cxa_atexit@plt+0xbc894> │ │ │ │ + ldr r7, [pc, #12] @ d1c20 <__cxa_atexit@plt+0xc57ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, asr r1 │ │ │ │ + strdeq r8, [r1, #28]! │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq c8d00 <__cxa_atexit@plt+0xbc8cc> │ │ │ │ + beq d1c58 <__cxa_atexit@plt+0xc5824> │ │ │ │ cmp r3, #3 │ │ │ │ - bne c8d0c <__cxa_atexit@plt+0xbc8d8> │ │ │ │ - ldr r7, [pc, #48] @ c8d24 <__cxa_atexit@plt+0xbc8f0> │ │ │ │ + bne d1c64 <__cxa_atexit@plt+0xc5830> │ │ │ │ + ldr r7, [pc, #48] @ d1c7c <__cxa_atexit@plt+0xc5848> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7aac <__cxa_atexit@plt+0x1b9b678> │ │ │ │ - ldr r7, [pc, #12] @ c8d20 <__cxa_atexit@plt+0xbc8ec> │ │ │ │ + ldr r7, [pc, #12] @ d1c78 <__cxa_atexit@plt+0xc5844> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, asr #1 │ │ │ │ - mvneq r1, r4, lsr #2 │ │ │ │ + mvneq r8, r8, ror #2 │ │ │ │ + mvneq r8, r4, asr #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq c8d58 <__cxa_atexit@plt+0xbc924> │ │ │ │ + beq d1cb0 <__cxa_atexit@plt+0xc587c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne c8d78 <__cxa_atexit@plt+0xbc944> │ │ │ │ - ldr r7, [pc, #72] @ c8d94 <__cxa_atexit@plt+0xbc960> │ │ │ │ + bne d1cd0 <__cxa_atexit@plt+0xc589c> │ │ │ │ + ldr r7, [pc, #72] @ d1cec <__cxa_atexit@plt+0xc58b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #48] @ c8d90 <__cxa_atexit@plt+0xbc95c> │ │ │ │ + ldr r3, [pc, #48] @ d1ce8 <__cxa_atexit@plt+0xc58b4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ c8d8c <__cxa_atexit@plt+0xbc958> │ │ │ │ + ldr r7, [pc, #12] @ d1ce4 <__cxa_atexit@plt+0xc58b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e21098 │ │ │ │ + mvneq r8, r8, lsr r1 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01e21090 │ │ │ │ + mvneq r8, r0, lsr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq c8dc8 <__cxa_atexit@plt+0xbc994> │ │ │ │ + beq d1d20 <__cxa_atexit@plt+0xc58ec> │ │ │ │ cmp r3, #3 │ │ │ │ - bne c8dd4 <__cxa_atexit@plt+0xbc9a0> │ │ │ │ - ldr r7, [pc, #48] @ c8dec <__cxa_atexit@plt+0xbc9b8> │ │ │ │ + bne d1d2c <__cxa_atexit@plt+0xc58f8> │ │ │ │ + ldr r7, [pc, #48] @ d1d44 <__cxa_atexit@plt+0xc5910> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7aac <__cxa_atexit@plt+0x1b9b678> │ │ │ │ - ldr r7, [pc, #12] @ c8de8 <__cxa_atexit@plt+0xbc9b4> │ │ │ │ + ldr r7, [pc, #12] @ d1d40 <__cxa_atexit@plt+0xc590c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0 │ │ │ │ - mvneq r1, ip, asr r0 │ │ │ │ + mvneq r8, r0, lsr #1 │ │ │ │ + strdeq r8, [r1, #12]! │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne c8e14 <__cxa_atexit@plt+0xbc9e0> │ │ │ │ + bne d1d6c <__cxa_atexit@plt+0xc5938> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7aac <__cxa_atexit@plt+0x1b9b678> │ │ │ │ - ldr r7, [pc, #12] @ c8e28 <__cxa_atexit@plt+0xbc9f4> │ │ │ │ + ldr r7, [pc, #12] @ d1d80 <__cxa_atexit@plt+0xc594c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, asr #31 │ │ │ │ + mvneq r8, r0, rrx │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi c8e70 <__cxa_atexit@plt+0xbca3c> │ │ │ │ - ldr r7, [pc, #52] @ c8e80 <__cxa_atexit@plt+0xbca4c> │ │ │ │ + bhi d1dc8 <__cxa_atexit@plt+0xc5994> │ │ │ │ + ldr r7, [pc, #52] @ d1dd8 <__cxa_atexit@plt+0xc59a4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq c8e64 <__cxa_atexit@plt+0xbca30> │ │ │ │ + beq d1dbc <__cxa_atexit@plt+0xc5988> │ │ │ │ mov r7, r8 │ │ │ │ - b c8e90 <__cxa_atexit@plt+0xbca5c> │ │ │ │ + b d1de8 <__cxa_atexit@plt+0xc59b4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ c8e84 <__cxa_atexit@plt+0xbca50> │ │ │ │ + ldr r7, [pc, #12] @ d1ddc <__cxa_atexit@plt+0xc59a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r8, ip, r0, lsr #9 │ │ │ │ + biceq pc, fp, r4, lsl fp @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq c8ef0 <__cxa_atexit@plt+0xbcabc> │ │ │ │ + beq d1e48 <__cxa_atexit@plt+0xc5a14> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c8f3c <__cxa_atexit@plt+0xbcb08> │ │ │ │ + bne d1e94 <__cxa_atexit@plt+0xc5a60> │ │ │ │ ldr r2, [r3, #1] │ │ │ │ ldr r3, [r3, #5] │ │ │ │ - ldr r1, [pc, #264] @ c8fc4 <__cxa_atexit@plt+0xbcb90> │ │ │ │ + ldr r1, [pc, #264] @ d1f1c <__cxa_atexit@plt+0xc5ae8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c8f68 <__cxa_atexit@plt+0xbcb34> │ │ │ │ + beq d1ec0 <__cxa_atexit@plt+0xc5a8c> │ │ │ │ cmp r2, #3 │ │ │ │ - bne c8f28 <__cxa_atexit@plt+0xbcaf4> │ │ │ │ - ldr r2, [pc, #228] @ c8fc8 <__cxa_atexit@plt+0xbcb94> │ │ │ │ + bne d1e80 <__cxa_atexit@plt+0xc5a4c> │ │ │ │ + ldr r2, [pc, #228] @ d1f20 <__cxa_atexit@plt+0xc5aec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr r1, [r7, #5] │ │ │ │ - b c8fa0 <__cxa_atexit@plt+0xbcb6c> │ │ │ │ + b d1ef8 <__cxa_atexit@plt+0xc5ac4> │ │ │ │ ldr r2, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #184] @ c8fb8 <__cxa_atexit@plt+0xbcb84> │ │ │ │ + ldr r1, [pc, #184] @ d1f10 <__cxa_atexit@plt+0xc5adc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c8f68 <__cxa_atexit@plt+0xbcb34> │ │ │ │ + beq d1ec0 <__cxa_atexit@plt+0xc5a8c> │ │ │ │ cmp r2, #2 │ │ │ │ - beq c8f90 <__cxa_atexit@plt+0xbcb5c> │ │ │ │ + beq d1ee8 <__cxa_atexit@plt+0xc5ab4> │ │ │ │ cmp r2, #3 │ │ │ │ - beq c8f74 <__cxa_atexit@plt+0xbcb40> │ │ │ │ - ldr r7, [pc, #140] @ c8fbc <__cxa_atexit@plt+0xbcb88> │ │ │ │ + beq d1ecc <__cxa_atexit@plt+0xc5a98> │ │ │ │ + ldr r7, [pc, #140] @ d1f14 <__cxa_atexit@plt+0xc5ae0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #112] @ c8fb4 <__cxa_atexit@plt+0xbcb80> │ │ │ │ + ldr r2, [pc, #112] @ d1f0c <__cxa_atexit@plt+0xc5ad8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ stm r5, {r2, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq c8f88 <__cxa_atexit@plt+0xbcb54> │ │ │ │ + beq d1ee0 <__cxa_atexit@plt+0xc5aac> │ │ │ │ cmp r3, #1 │ │ │ │ - bne c8f74 <__cxa_atexit@plt+0xbcb40> │ │ │ │ + bne d1ecc <__cxa_atexit@plt+0xc5a98> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ c8fcc <__cxa_atexit@plt+0xbcb98> │ │ │ │ + ldr r7, [pc, #80] @ d1f24 <__cxa_atexit@plt+0xc5af0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #40] @ c8fc0 <__cxa_atexit@plt+0xbcb8c> │ │ │ │ + ldr r2, [pc, #40] @ d1f18 <__cxa_atexit@plt+0xc5ae4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #-4] │ │ │ │ str r1, [r5, #4] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, lsr #3 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ - @ instruction: 0x01e21198 │ │ │ │ + mvneq r8, r0, lsl #2 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ - mvneq r1, r8, asr #2 │ │ │ │ + strheq r8, [r1, #0]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r3, r7 │ │ │ │ tst r3, #3 │ │ │ │ - bne c9004 <__cxa_atexit@plt+0xbcbd0> │ │ │ │ - ldr r3, [pc, #48] @ c901c <__cxa_atexit@plt+0xbcbe8> │ │ │ │ + bne d1f5c <__cxa_atexit@plt+0xc5b28> │ │ │ │ + ldr r3, [pc, #48] @ d1f74 <__cxa_atexit@plt+0xc5b40> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ ldr r2, [r7, #5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ c9018 <__cxa_atexit@plt+0xbcbe4> │ │ │ │ + ldr r7, [pc, #12] @ d1f70 <__cxa_atexit@plt+0xc5b3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - strheq r1, [r2, #12]! │ │ │ │ + mvneq r8, r4, lsr #32 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9040 <__cxa_atexit@plt+0xbcc0c> │ │ │ │ + bne d1f98 <__cxa_atexit@plt+0xc5b64> │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq c9078 <__cxa_atexit@plt+0xbcc44> │ │ │ │ + beq d1fd0 <__cxa_atexit@plt+0xc5b9c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne c9098 <__cxa_atexit@plt+0xbcc64> │ │ │ │ - ldr r7, [pc, #72] @ c90b4 <__cxa_atexit@plt+0xbcc80> │ │ │ │ + bne d1ff0 <__cxa_atexit@plt+0xc5bbc> │ │ │ │ + ldr r7, [pc, #72] @ d200c <__cxa_atexit@plt+0xc5bd8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #48] @ c90b0 <__cxa_atexit@plt+0xbcc7c> │ │ │ │ + ldr r3, [pc, #48] @ d2008 <__cxa_atexit@plt+0xc5bd4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ c90ac <__cxa_atexit@plt+0xbcc78> │ │ │ │ + ldr r7, [pc, #12] @ d2004 <__cxa_atexit@plt+0xc5bd0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, lsr #32 │ │ │ │ + strexheq r7, r0, [r1] │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq r1, r8, asr r0 │ │ │ │ + mvneq r7, r0, asr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c90d8 <__cxa_atexit@plt+0xbcca4> │ │ │ │ + bne d2030 <__cxa_atexit@plt+0xc5bfc> │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne c9104 <__cxa_atexit@plt+0xbccd0> │ │ │ │ + bne d205c <__cxa_atexit@plt+0xc5c28> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ c9118 <__cxa_atexit@plt+0xbcce4> │ │ │ │ + ldr r7, [pc, #12] @ d2070 <__cxa_atexit@plt+0xc5c3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - strheq r0, [r2, #248]! @ 0xf8 │ │ │ │ + mvneq r7, r0, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ c9134 <__cxa_atexit@plt+0xbcd00> │ │ │ │ + ldr r8, [pc, #4] @ d208c <__cxa_atexit@plt+0xc5c58> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b51ab2 │ │ │ │ + @ instruction: 0x01b48dcd │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc c916c <__cxa_atexit@plt+0xbcd38> │ │ │ │ - ldr r3, [pc, #32] @ c917c <__cxa_atexit@plt+0xbcd48> │ │ │ │ + bcc d20c4 <__cxa_atexit@plt+0xc5c90> │ │ │ │ + ldr r3, [pc, #32] @ d20d4 <__cxa_atexit@plt+0xc5ca0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ @@ -193365,24 +202539,24 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c91d8 <__cxa_atexit@plt+0xbcda4> │ │ │ │ + bhi d2130 <__cxa_atexit@plt+0xc5cfc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c91e4 <__cxa_atexit@plt+0xbcdb0> │ │ │ │ - ldr r2, [pc, #68] @ c91f4 <__cxa_atexit@plt+0xbcdc0> │ │ │ │ + bcc d213c <__cxa_atexit@plt+0xc5d08> │ │ │ │ + ldr r2, [pc, #68] @ d214c <__cxa_atexit@plt+0xc5d18> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ c91f8 <__cxa_atexit@plt+0xbcdc4> │ │ │ │ + ldr r8, [pc, #64] @ d2150 <__cxa_atexit@plt+0xc5d1c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ c91fc <__cxa_atexit@plt+0xbcdc8> │ │ │ │ + ldr r1, [pc, #60] @ d2154 <__cxa_atexit@plt+0xc5d20> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -193390,40 +202564,40 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ - @ instruction: 0x01b51537 │ │ │ │ - strheq r0, [r2, #180]! @ 0xb4 │ │ │ │ - strheq r8, [ip, #60] @ 0x3c │ │ │ │ + @ instruction: 0x01b48852 │ │ │ │ + mvneq r7, r4, asr ip │ │ │ │ + biceq pc, fp, r0, lsr sl @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r9, [pc, #4] @ c921c <__cxa_atexit@plt+0xbcde8> │ │ │ │ + ldr r9, [pc, #4] @ d2174 <__cxa_atexit@plt+0xc5d40> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r8, ip, ip, lsr #7 │ │ │ │ - @ instruction: 0x01cc839c │ │ │ │ + biceq pc, fp, r0, lsr #20 │ │ │ │ + biceq pc, fp, r0, lsl sl @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c927c <__cxa_atexit@plt+0xbce48> │ │ │ │ + bhi d21d4 <__cxa_atexit@plt+0xc5da0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c9288 <__cxa_atexit@plt+0xbce54> │ │ │ │ - ldr r2, [pc, #68] @ c9298 <__cxa_atexit@plt+0xbce64> │ │ │ │ + bcc d21e0 <__cxa_atexit@plt+0xc5dac> │ │ │ │ + ldr r2, [pc, #68] @ d21f0 <__cxa_atexit@plt+0xc5dbc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ c929c <__cxa_atexit@plt+0xbce68> │ │ │ │ + ldr r8, [pc, #64] @ d21f4 <__cxa_atexit@plt+0xc5dc0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ c92a0 <__cxa_atexit@plt+0xbce6c> │ │ │ │ + ldr r1, [pc, #60] @ d21f8 <__cxa_atexit@plt+0xc5dc4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -193431,40 +202605,40 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ - @ instruction: 0x01b5185b │ │ │ │ - mvneq r0, r0, lsl fp │ │ │ │ - biceq r8, ip, r4, lsl #6 │ │ │ │ + @ instruction: 0x01b48b76 │ │ │ │ + strheq r7, [r1, #176]! @ 0xb0 │ │ │ │ + biceq pc, fp, r8, ror r9 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r9, [pc, #4] @ c92c0 <__cxa_atexit@plt+0xbce8c> │ │ │ │ + ldr r9, [pc, #4] @ d2218 <__cxa_atexit@plt+0xc5de4> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - strdeq r8, [ip, #36] @ 0x24 │ │ │ │ - biceq r8, ip, r4, ror #5 │ │ │ │ + biceq pc, fp, r8, ror #18 │ │ │ │ + biceq pc, fp, r8, asr r9 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c9320 <__cxa_atexit@plt+0xbceec> │ │ │ │ + bhi d2278 <__cxa_atexit@plt+0xc5e44> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc c932c <__cxa_atexit@plt+0xbcef8> │ │ │ │ - ldr r2, [pc, #68] @ c933c <__cxa_atexit@plt+0xbcf08> │ │ │ │ + bcc d2284 <__cxa_atexit@plt+0xc5e50> │ │ │ │ + ldr r2, [pc, #68] @ d2294 <__cxa_atexit@plt+0xc5e60> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ c9340 <__cxa_atexit@plt+0xbcf0c> │ │ │ │ + ldr r8, [pc, #64] @ d2298 <__cxa_atexit@plt+0xc5e64> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ c9344 <__cxa_atexit@plt+0xbcf10> │ │ │ │ + ldr r1, [pc, #60] @ d229c <__cxa_atexit@plt+0xc5e68> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -193472,283 +202646,283 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ - @ instruction: 0x01b51898 │ │ │ │ - mvneq r0, ip, ror #20 │ │ │ │ + @ instruction: 0x01b48bb3 │ │ │ │ + mvneq r7, ip, lsl #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c9380 <__cxa_atexit@plt+0xbcf4c> │ │ │ │ - ldr r8, [pc, #36] @ c9388 <__cxa_atexit@plt+0xbcf54> │ │ │ │ + bhi d22d8 <__cxa_atexit@plt+0xc5ea4> │ │ │ │ + ldr r8, [pc, #36] @ d22e0 <__cxa_atexit@plt+0xc5eac> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ c938c <__cxa_atexit@plt+0xbcf58> │ │ │ │ + ldr r2, [pc, #28] @ d22e4 <__cxa_atexit@plt+0xc5eb0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b513a8 │ │ │ │ - mvneq r0, r4, lsl #20 │ │ │ │ + @ instruction: 0x01b486c3 │ │ │ │ + mvneq r7, r4, lsr #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r0, lr │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add ip, r6, #624 @ 0x270 │ │ │ │ cmp r3, ip │ │ │ │ - bcc c9898 <__cxa_atexit@plt+0xbd464> │ │ │ │ - ldr r3, [pc, #1280] @ c98b4 <__cxa_atexit@plt+0xbd480> │ │ │ │ + bcc d27f0 <__cxa_atexit@plt+0xc63bc> │ │ │ │ + ldr r3, [pc, #1280] @ d280c <__cxa_atexit@plt+0xc63d8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #1276] @ c98b8 <__cxa_atexit@plt+0xbd484> │ │ │ │ + ldr r2, [pc, #1276] @ d2810 <__cxa_atexit@plt+0xc63dc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #1272] @ c98bc <__cxa_atexit@plt+0xbd488> │ │ │ │ + ldr r1, [pc, #1272] @ d2814 <__cxa_atexit@plt+0xc63e0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #1268] @ c98c0 <__cxa_atexit@plt+0xbd48c> │ │ │ │ + ldr r0, [pc, #1268] @ d2818 <__cxa_atexit@plt+0xc63e4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #1264] @ c98c4 <__cxa_atexit@plt+0xbd490> │ │ │ │ + ldr lr, [pc, #1264] @ d281c <__cxa_atexit@plt+0xc63e8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #1260] @ c98c8 <__cxa_atexit@plt+0xbd494> │ │ │ │ + ldr r9, [pc, #1260] @ d2820 <__cxa_atexit@plt+0xc63ec> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #4]! │ │ │ │ sub r3, ip, #30 │ │ │ │ str r3, [r6, #620] @ 0x26c │ │ │ │ sub r3, ip, #42 @ 0x2a │ │ │ │ str r3, [r6, #596] @ 0x254 │ │ │ │ - ldr r3, [pc, #1236] @ c98cc <__cxa_atexit@plt+0xbd498> │ │ │ │ + ldr r3, [pc, #1236] @ d2824 <__cxa_atexit@plt+0xc63f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r6, #592] @ 0x250 │ │ │ │ sub r2, ip, #66 @ 0x42 │ │ │ │ str r2, [r6, #584] @ 0x248 │ │ │ │ sub r2, ip, #78 @ 0x4e │ │ │ │ str r2, [r6, #560] @ 0x230 │ │ │ │ - ldr r2, [pc, #1212] @ c98d0 <__cxa_atexit@plt+0xbd49c> │ │ │ │ + ldr r2, [pc, #1212] @ d2828 <__cxa_atexit@plt+0xc63f4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r6, #556] @ 0x22c │ │ │ │ sub r1, ip, #90 @ 0x5a │ │ │ │ str r1, [r6, #548] @ 0x224 │ │ │ │ - ldr r7, [pc, #1196] @ c98d4 <__cxa_atexit@plt+0xbd4a0> │ │ │ │ + ldr r7, [pc, #1196] @ d282c <__cxa_atexit@plt+0xc63f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r0, [r6, #544] @ 0x220 │ │ │ │ sub r0, ip, #102 @ 0x66 │ │ │ │ str r0, [r6, #536] @ 0x218 │ │ │ │ sub r0, ip, #114 @ 0x72 │ │ │ │ str r0, [r6, #524] @ 0x20c │ │ │ │ - ldr r0, [pc, #1172] @ c98d8 <__cxa_atexit@plt+0xbd4a4> │ │ │ │ + ldr r0, [pc, #1172] @ d2830 <__cxa_atexit@plt+0xc63fc> │ │ │ │ add r0, pc, r0 │ │ │ │ str lr, [r6, #520] @ 0x208 │ │ │ │ sub r1, ip, #126 @ 0x7e │ │ │ │ str r1, [r6, #512] @ 0x200 │ │ │ │ - ldr sl, [pc, #1156] @ c98dc <__cxa_atexit@plt+0xbd4a8> │ │ │ │ + ldr sl, [pc, #1156] @ d2834 <__cxa_atexit@plt+0xc6400> │ │ │ │ add sl, pc, sl │ │ │ │ str r9, [r6, #508] @ 0x1fc │ │ │ │ sub r1, ip, #138 @ 0x8a │ │ │ │ str r1, [r6, #500] @ 0x1f4 │ │ │ │ - ldr r9, [pc, #1140] @ c98e0 <__cxa_atexit@plt+0xbd4ac> │ │ │ │ + ldr r9, [pc, #1140] @ d2838 <__cxa_atexit@plt+0xc6404> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #496] @ 0x1f0 │ │ │ │ sub r3, ip, #150 @ 0x96 │ │ │ │ str r3, [r6, #488] @ 0x1e8 │ │ │ │ sub r3, ip, #162 @ 0xa2 │ │ │ │ str r3, [r6, #476] @ 0x1dc │ │ │ │ - ldr lr, [pc, #1116] @ c98e4 <__cxa_atexit@plt+0xbd4b0> │ │ │ │ + ldr lr, [pc, #1116] @ d283c <__cxa_atexit@plt+0xc6408> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r6, #472] @ 0x1d8 │ │ │ │ sub r1, ip, #186 @ 0xba │ │ │ │ str r1, [r6, #464] @ 0x1d0 │ │ │ │ sub r1, ip, #198 @ 0xc6 │ │ │ │ str r1, [r6, #440] @ 0x1b8 │ │ │ │ sub r1, ip, #210 @ 0xd2 │ │ │ │ str r1, [r6, #428] @ 0x1ac │ │ │ │ sub r1, ip, #222 @ 0xde │ │ │ │ str r1, [r6, #416] @ 0x1a0 │ │ │ │ - ldr r3, [pc, #1076] @ c98e8 <__cxa_atexit@plt+0xbd4b4> │ │ │ │ + ldr r3, [pc, #1076] @ d2840 <__cxa_atexit@plt+0xc640c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r6, #412] @ 0x19c │ │ │ │ sub r1, ip, #234 @ 0xea │ │ │ │ str r1, [r6, #404] @ 0x194 │ │ │ │ str r0, [r6, #400] @ 0x190 │ │ │ │ sub r0, ip, #246 @ 0xf6 │ │ │ │ str r0, [r6, #392] @ 0x188 │ │ │ │ sub r0, ip, #2 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #1040] @ c98ec <__cxa_atexit@plt+0xbd4b8> │ │ │ │ + ldr r1, [pc, #1040] @ d2844 <__cxa_atexit@plt+0xc6410> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r6, #380] @ 0x17c │ │ │ │ str sl, [r6, #376] @ 0x178 │ │ │ │ sub r0, ip, #14 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r2, [pc, #1020] @ c98f0 <__cxa_atexit@plt+0xbd4bc> │ │ │ │ + ldr r2, [pc, #1020] @ d2848 <__cxa_atexit@plt+0xc6414> │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [r6, #368] @ 0x170 │ │ │ │ str r9, [r6, #364] @ 0x16c │ │ │ │ sub r0, ip, #26 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #356] @ 0x164 │ │ │ │ sub r0, ip, #38 @ 0x26 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r9, [pc, #988] @ c98f4 <__cxa_atexit@plt+0xbd4c0> │ │ │ │ + ldr r9, [pc, #988] @ d284c <__cxa_atexit@plt+0xc6418> │ │ │ │ add r9, pc, r9 │ │ │ │ str r0, [r6, #344] @ 0x158 │ │ │ │ str lr, [r6, #340] @ 0x154 │ │ │ │ sub r0, ip, #50 @ 0x32 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #968] @ c98f8 <__cxa_atexit@plt+0xbd4c4> │ │ │ │ + ldr lr, [pc, #968] @ d2850 <__cxa_atexit@plt+0xc641c> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r6, #332] @ 0x14c │ │ │ │ str r3, [r6, #328] @ 0x148 │ │ │ │ sub r0, ip, #62 @ 0x3e │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r3, [pc, #948] @ c98fc <__cxa_atexit@plt+0xbd4c8> │ │ │ │ + ldr r3, [pc, #948] @ d2854 <__cxa_atexit@plt+0xc6420> │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r6, #320] @ 0x140 │ │ │ │ str r1, [r6, #316] @ 0x13c │ │ │ │ sub r0, ip, #74 @ 0x4a │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #928] @ c9900 <__cxa_atexit@plt+0xbd4cc> │ │ │ │ + ldr r1, [pc, #928] @ d2858 <__cxa_atexit@plt+0xc6424> │ │ │ │ add r1, pc, r1 │ │ │ │ str r0, [r6, #308] @ 0x134 │ │ │ │ str r2, [r6, #304] @ 0x130 │ │ │ │ sub r0, ip, #86 @ 0x56 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ str r0, [r6, #296] @ 0x128 │ │ │ │ sub r0, ip, #98 @ 0x62 │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr sl, [pc, #896] @ c9904 <__cxa_atexit@plt+0xbd4d0> │ │ │ │ + ldr sl, [pc, #896] @ d285c <__cxa_atexit@plt+0xc6428> │ │ │ │ add sl, pc, sl │ │ │ │ str r0, [r6, #284] @ 0x11c │ │ │ │ str r9, [r6, #280] @ 0x118 │ │ │ │ sub r0, ip, #110 @ 0x6e │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r2, [pc, #876] @ c9908 <__cxa_atexit@plt+0xbd4d4> │ │ │ │ + ldr r2, [pc, #876] @ d2860 <__cxa_atexit@plt+0xc642c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [r6, #272] @ 0x110 │ │ │ │ str lr, [r6, #268] @ 0x10c │ │ │ │ sub r0, ip, #122 @ 0x7a │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #856] @ c990c <__cxa_atexit@plt+0xbd4d8> │ │ │ │ + ldr lr, [pc, #856] @ d2864 <__cxa_atexit@plt+0xc6430> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r6, #260] @ 0x104 │ │ │ │ str r3, [r6, #256] @ 0x100 │ │ │ │ sub r0, ip, #134 @ 0x86 │ │ │ │ sub r3, r0, #256 @ 0x100 │ │ │ │ - ldr r9, [pc, #836] @ c9910 <__cxa_atexit@plt+0xbd4dc> │ │ │ │ + ldr r9, [pc, #836] @ d2868 <__cxa_atexit@plt+0xc6434> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #248] @ 0xf8 │ │ │ │ str r1, [r6, #244] @ 0xf4 │ │ │ │ sub r1, ip, #146 @ 0x92 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ str r1, [r6, #236] @ 0xec │ │ │ │ sub r1, ip, #158 @ 0x9e │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ str r1, [r6, #224] @ 0xe0 │ │ │ │ sub r1, ip, #170 @ 0xaa │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ str r1, [r6, #212] @ 0xd4 │ │ │ │ sub r1, ip, #182 @ 0xb6 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ - ldr r3, [pc, #780] @ c9914 <__cxa_atexit@plt+0xbd4e0> │ │ │ │ + ldr r3, [pc, #780] @ d286c <__cxa_atexit@plt+0xc6438> │ │ │ │ add r3, pc, r3 │ │ │ │ str r1, [r6, #200] @ 0xc8 │ │ │ │ str sl, [r6, #196] @ 0xc4 │ │ │ │ sub r1, ip, #194 @ 0xc2 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ - ldr r0, [pc, #760] @ c9918 <__cxa_atexit@plt+0xbd4e4> │ │ │ │ + ldr r0, [pc, #760] @ d2870 <__cxa_atexit@plt+0xc643c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r6, #188] @ 0xbc │ │ │ │ str r2, [r6, #184] @ 0xb8 │ │ │ │ sub r1, ip, #206 @ 0xce │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ - ldr r2, [pc, #740] @ c991c <__cxa_atexit@plt+0xbd4e8> │ │ │ │ + ldr r2, [pc, #740] @ d2874 <__cxa_atexit@plt+0xc6440> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r6, #176] @ 0xb0 │ │ │ │ str lr, [r6, #172] @ 0xac │ │ │ │ sub r1, ip, #218 @ 0xda │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #720] @ c9920 <__cxa_atexit@plt+0xbd4ec> │ │ │ │ + ldr lr, [pc, #720] @ d2878 <__cxa_atexit@plt+0xc6444> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r6, #164] @ 0xa4 │ │ │ │ str r9, [r6, #160] @ 0xa0 │ │ │ │ sub r1, ip, #230 @ 0xe6 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ - ldr r9, [pc, #700] @ c9924 <__cxa_atexit@plt+0xbd4f0> │ │ │ │ + ldr r9, [pc, #700] @ d287c <__cxa_atexit@plt+0xc6448> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r6, #232] @ 0xe8 │ │ │ │ str r1, [r6, #152] @ 0x98 │ │ │ │ str r3, [r6, #148] @ 0x94 │ │ │ │ sub r1, ip, #242 @ 0xf2 │ │ │ │ sub r1, r1, #256 @ 0x100 │ │ │ │ - ldr r3, [pc, #676] @ c9928 <__cxa_atexit@plt+0xbd4f4> │ │ │ │ + ldr r3, [pc, #676] @ d2880 <__cxa_atexit@plt+0xc644c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r6, #220] @ 0xdc │ │ │ │ str r1, [r6, #140] @ 0x8c │ │ │ │ str r0, [r6, #136] @ 0x88 │ │ │ │ sub r0, ip, #254 @ 0xfe │ │ │ │ sub r0, r0, #256 @ 0x100 │ │ │ │ - ldr r1, [pc, #652] @ c992c <__cxa_atexit@plt+0xbd4f8> │ │ │ │ + ldr r1, [pc, #652] @ d2884 <__cxa_atexit@plt+0xc6450> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r6, #292] @ 0x124 │ │ │ │ str r2, [r6, #208] @ 0xd0 │ │ │ │ str r0, [r6, #128] @ 0x80 │ │ │ │ str r2, [r6, #124] @ 0x7c │ │ │ │ sub r0, ip, #10 │ │ │ │ sub r0, r0, #512 @ 0x200 │ │ │ │ - ldr sl, [pc, #624] @ c9930 <__cxa_atexit@plt+0xbd4fc> │ │ │ │ + ldr sl, [pc, #624] @ d2888 <__cxa_atexit@plt+0xc6454> │ │ │ │ add sl, pc, sl │ │ │ │ str r0, [r6, #116] @ 0x74 │ │ │ │ str lr, [r6, #112] @ 0x70 │ │ │ │ sub r0, ip, #22 │ │ │ │ sub r0, r0, #512 @ 0x200 │ │ │ │ - ldr r2, [pc, #604] @ c9934 <__cxa_atexit@plt+0xbd500> │ │ │ │ + ldr r2, [pc, #604] @ d288c <__cxa_atexit@plt+0xc6458> │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [r6, #104] @ 0x68 │ │ │ │ str r9, [r6, #100] @ 0x64 │ │ │ │ sub r0, ip, #34 @ 0x22 │ │ │ │ sub r0, r0, #512 @ 0x200 │ │ │ │ - ldr r7, [pc, #584] @ c9938 <__cxa_atexit@plt+0xbd504> │ │ │ │ + ldr r7, [pc, #584] @ d2890 <__cxa_atexit@plt+0xc645c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r0, [r6, #92] @ 0x5c │ │ │ │ str r3, [r6, #88] @ 0x58 │ │ │ │ sub r3, ip, #46 @ 0x2e │ │ │ │ sub r3, r3, #512 @ 0x200 │ │ │ │ str r3, [r6, #80] @ 0x50 │ │ │ │ sub r3, ip, #58 @ 0x3a │ │ │ │ sub r0, r3, #512 @ 0x200 │ │ │ │ - ldr lr, [pc, #552] @ c993c <__cxa_atexit@plt+0xbd508> │ │ │ │ + ldr lr, [pc, #552] @ d2894 <__cxa_atexit@plt+0xc6460> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r6, #424] @ 0x1a8 │ │ │ │ str r0, [r6, #68] @ 0x44 │ │ │ │ str r1, [r6, #64] @ 0x40 │ │ │ │ sub r0, ip, #70 @ 0x46 │ │ │ │ sub r0, r0, #512 @ 0x200 │ │ │ │ - ldr r9, [pc, #528] @ c9940 <__cxa_atexit@plt+0xbd50c> │ │ │ │ + ldr r9, [pc, #528] @ d2898 <__cxa_atexit@plt+0xc6464> │ │ │ │ add r9, pc, r9 │ │ │ │ str r0, [r6, #56] @ 0x38 │ │ │ │ str sl, [r6, #52] @ 0x34 │ │ │ │ sub r0, ip, #82 @ 0x52 │ │ │ │ sub r0, r0, #512 @ 0x200 │ │ │ │ - ldr r1, [pc, #508] @ c9944 <__cxa_atexit@plt+0xbd510> │ │ │ │ + ldr r1, [pc, #508] @ d289c <__cxa_atexit@plt+0xc6468> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r6, #388] @ 0x184 │ │ │ │ str r0, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ sub r0, ip, #94 @ 0x5e │ │ │ │ sub r2, r0, #512 @ 0x200 │ │ │ │ - ldr r0, [pc, #484] @ c9948 <__cxa_atexit@plt+0xbd514> │ │ │ │ + ldr r0, [pc, #484] @ d28a0 <__cxa_atexit@plt+0xc646c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #612] @ 0x264 │ │ │ │ str r2, [r6, #32] │ │ │ │ str r7, [r6, #28] │ │ │ │ - ldr r2, [pc, #468] @ c994c <__cxa_atexit@plt+0xbd518> │ │ │ │ + ldr r2, [pc, #468] @ d28a4 <__cxa_atexit@plt+0xc6470> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r3, r2, #1 │ │ │ │ str r8, [r6, #608] @ 0x260 │ │ │ │ str r0, [r6, #588] @ 0x24c │ │ │ │ str r0, [r6, #576] @ 0x240 │ │ │ │ str r8, [r6, #572] @ 0x23c │ │ │ │ str r0, [r6, #552] @ 0x228 │ │ │ │ @@ -193814,182 +202988,182 @@ │ │ │ │ str r1, [r7, #444]! @ 0x1bc │ │ │ │ str r7, [r6, #460] @ 0x1cc │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, ip, #6 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #176] @ c9950 <__cxa_atexit@plt+0xbd51c> │ │ │ │ + ldr r7, [pc, #176] @ d28a8 <__cxa_atexit@plt+0xc6474> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #624 @ 0x270 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdd0 │ │ │ │ - biceq r7, ip, r0, ror #30 │ │ │ │ - biceq r7, ip, ip, ror #30 │ │ │ │ - biceq r7, ip, r8, ror pc │ │ │ │ - biceq r7, ip, r4, lsl #31 │ │ │ │ - strexbeq r7, r0, [ip] │ │ │ │ - biceq r7, ip, r8, lsl #31 │ │ │ │ - biceq r7, ip, r0, lsl #31 │ │ │ │ - strexbeq r7, r4, [ip] │ │ │ │ - biceq r7, ip, ip, lsl #31 │ │ │ │ - biceq r7, ip, r0, lsr #31 │ │ │ │ - biceq r7, ip, r0, lsr #31 │ │ │ │ - strexbeq r7, r8, [ip] │ │ │ │ - biceq r7, ip, r0, lsl #31 │ │ │ │ - biceq r7, ip, ip, ror #30 │ │ │ │ - biceq r7, ip, r8, ror #30 │ │ │ │ - biceq r7, ip, ip, ror #30 │ │ │ │ - biceq r7, ip, r8, ror #30 │ │ │ │ - biceq r7, ip, r4, ror #30 │ │ │ │ - biceq r7, ip, r0, ror #30 │ │ │ │ - biceq r7, ip, r8, ror pc │ │ │ │ - biceq r7, ip, r4, ror pc │ │ │ │ - biceq r7, ip, r0, ror pc │ │ │ │ - biceq r7, ip, ip, ror #30 │ │ │ │ - biceq r7, ip, ip, asr #29 │ │ │ │ - biceq r7, ip, r8, asr #29 │ │ │ │ - biceq r7, ip, r8, lsr lr │ │ │ │ - strdeq r7, [ip, #236] @ 0xec │ │ │ │ - strdeq r7, [ip, #232] @ 0xe8 │ │ │ │ - strdeq r7, [ip, #224] @ 0xe0 │ │ │ │ - biceq r7, ip, r8, lsl #26 │ │ │ │ - biceq r7, ip, r8, asr #29 │ │ │ │ - biceq r7, ip, ip, lsl #26 │ │ │ │ - biceq r7, ip, ip, lsr #29 │ │ │ │ + ldrdeq pc, [fp, #84] @ 0x54 │ │ │ │ + biceq pc, fp, r0, ror #11 │ │ │ │ + biceq pc, fp, ip, ror #11 │ │ │ │ + strdeq pc, [fp, #88] @ 0x58 │ │ │ │ + biceq pc, fp, r4, lsl #12 │ │ │ │ + strdeq pc, [fp, #92] @ 0x5c │ │ │ │ + strdeq pc, [fp, #84] @ 0x54 │ │ │ │ + biceq pc, fp, r8, lsl #12 │ │ │ │ + biceq pc, fp, r0, lsl #12 │ │ │ │ + biceq pc, fp, r4, lsl r6 @ │ │ │ │ + biceq pc, fp, r4, lsl r6 @ │ │ │ │ + biceq pc, fp, ip, lsl #12 │ │ │ │ + strdeq pc, [fp, #84] @ 0x54 │ │ │ │ + biceq pc, fp, r0, ror #11 │ │ │ │ + ldrdeq pc, [fp, #92] @ 0x5c │ │ │ │ + biceq pc, fp, r0, ror #11 │ │ │ │ + ldrdeq pc, [fp, #92] @ 0x5c │ │ │ │ + ldrdeq pc, [fp, #88] @ 0x58 │ │ │ │ + ldrdeq pc, [fp, #84] @ 0x54 │ │ │ │ + biceq pc, fp, ip, ror #11 │ │ │ │ + biceq pc, fp, r8, ror #11 │ │ │ │ + biceq pc, fp, r4, ror #11 │ │ │ │ + biceq pc, fp, r0, ror #11 │ │ │ │ + biceq pc, fp, r0, asr #10 │ │ │ │ + biceq pc, fp, ip, lsr r5 @ │ │ │ │ + biceq pc, fp, ip, lsr #9 │ │ │ │ + biceq pc, fp, r0, ror r5 @ │ │ │ │ + biceq pc, fp, ip, ror #10 │ │ │ │ + biceq pc, fp, r4, ror #10 │ │ │ │ + biceq pc, fp, ip, ror r3 @ │ │ │ │ + biceq pc, fp, ip, lsr r5 @ │ │ │ │ + biceq pc, fp, r0, lsl #7 │ │ │ │ + biceq pc, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ @ instruction: 0xfffffb9c │ │ │ │ @ instruction: 0xfffffae0 │ │ │ │ - mvneq r0, r8, lsr r6 │ │ │ │ - strdeq r0, [r2, #80]! @ 0x50 │ │ │ │ - biceq r7, ip, r8, lsr sp │ │ │ │ - biceq r7, ip, r0, lsr #26 │ │ │ │ + ldrdeq r7, [r1, #104]! @ 0x68 │ │ │ │ + @ instruction: 0x01e17690 │ │ │ │ + biceq pc, fp, ip, lsr #7 │ │ │ │ + @ instruction: 0x01cbf394 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - ldr r7, [pc, #12] @ c9978 <__cxa_atexit@plt+0xbd544> │ │ │ │ + ldr r7, [pc, #12] @ d28d0 <__cxa_atexit@plt+0xc649c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - biceq r7, ip, r4, lsl sp │ │ │ │ - biceq r7, ip, ip, lsr #30 │ │ │ │ + biceq pc, fp, r8, lsl #7 │ │ │ │ + biceq pc, fp, r0, lsr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi c99d4 <__cxa_atexit@plt+0xbd5a0> │ │ │ │ + bhi d292c <__cxa_atexit@plt+0xc64f8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq c99cc <__cxa_atexit@plt+0xbd598> │ │ │ │ - ldr r3, [pc, #44] @ c99dc <__cxa_atexit@plt+0xbd5a8> │ │ │ │ + beq d2924 <__cxa_atexit@plt+0xc64f0> │ │ │ │ + ldr r3, [pc, #44] @ d2934 <__cxa_atexit@plt+0xc6500> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ c99e0 <__cxa_atexit@plt+0xbd5ac> │ │ │ │ + ldr r2, [pc, #40] @ d2938 <__cxa_atexit@plt+0xc6504> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r7, ip, ip, ror #29 │ │ │ │ - mvneq r0, ip, lsr #7 │ │ │ │ - strdeq r7, [ip, #228] @ 0xe4 │ │ │ │ + biceq pc, fp, r0, ror #10 │ │ │ │ + mvneq r7, ip, asr #8 │ │ │ │ + biceq pc, fp, r8, ror #10 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi c9a20 <__cxa_atexit@plt+0xbd5ec> │ │ │ │ - ldr r2, [pc, #40] @ c9a30 <__cxa_atexit@plt+0xbd5fc> │ │ │ │ + bhi d2978 <__cxa_atexit@plt+0xc6544> │ │ │ │ + ldr r2, [pc, #40] @ d2988 <__cxa_atexit@plt+0xc6554> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #36] @ c9a34 <__cxa_atexit@plt+0xbd600> │ │ │ │ + ldr r3, [pc, #36] @ d298c <__cxa_atexit@plt+0xc6558> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ c9a38 <__cxa_atexit@plt+0xbd604> │ │ │ │ + ldr r7, [pc, #16] @ d2990 <__cxa_atexit@plt+0xc655c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r7, ip, r8, asr #27 │ │ │ │ - ldrdeq r7, [ip, #236] @ 0xec │ │ │ │ - biceq r7, ip, r0, lsr #29 │ │ │ │ + biceq pc, fp, ip, lsr r4 @ │ │ │ │ + biceq pc, fp, r0, asr r5 @ │ │ │ │ + biceq pc, fp, r4, lsl r5 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9ab0 <__cxa_atexit@plt+0xbd67c> │ │ │ │ + bne d2a08 <__cxa_atexit@plt+0xc65d4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c9acc <__cxa_atexit@plt+0xbd698> │ │ │ │ - ldr r7, [pc, #120] @ c9ae4 <__cxa_atexit@plt+0xbd6b0> │ │ │ │ + bcc d2a24 <__cxa_atexit@plt+0xc65f0> │ │ │ │ + ldr r7, [pc, #120] @ d2a3c <__cxa_atexit@plt+0xc6608> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r8, [pc, #112] @ c9ae8 <__cxa_atexit@plt+0xbd6b4> │ │ │ │ + ldr r8, [pc, #112] @ d2a40 <__cxa_atexit@plt+0xc660c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr lr, [pc, #108] @ c9aec <__cxa_atexit@plt+0xbd6b8> │ │ │ │ + ldr lr, [pc, #108] @ d2a44 <__cxa_atexit@plt+0xc6610> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ sub r2, r3, #17 │ │ │ │ str r8, [r6, #4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #36] @ c9adc <__cxa_atexit@plt+0xbd6a8> │ │ │ │ + ldr r3, [pc, #36] @ d2a34 <__cxa_atexit@plt+0xc6600> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #32] @ c9ae0 <__cxa_atexit@plt+0xbd6ac> │ │ │ │ + ldr r9, [pc, #32] @ d2a38 <__cxa_atexit@plt+0xc6604> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, ip, ip, lsr #26 │ │ │ │ - strdeq r0, [r2, #44]! @ 0x2c │ │ │ │ - mvneq r0, r4, lsr #14 │ │ │ │ - mvneq r0, ip, lsl r3 │ │ │ │ - biceq r7, ip, ip, ror #27 │ │ │ │ + biceq pc, fp, r0, lsr #7 │ │ │ │ + @ instruction: 0x01e1739c │ │ │ │ + strdeq r7, [r1, #112]! @ 0x70 │ │ │ │ + strheq r7, [r1, #60]! @ 0x3c │ │ │ │ + biceq pc, fp, r0, ror #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9b88 <__cxa_atexit@plt+0xbd754> │ │ │ │ + bne d2ae0 <__cxa_atexit@plt+0xc66ac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c9ba4 <__cxa_atexit@plt+0xbd770> │ │ │ │ - ldr r7, [pc, #156] @ c9bbc <__cxa_atexit@plt+0xbd788> │ │ │ │ + bcc d2afc <__cxa_atexit@plt+0xc66c8> │ │ │ │ + ldr r7, [pc, #156] @ d2b14 <__cxa_atexit@plt+0xc66e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r8, [pc, #148] @ c9bc0 <__cxa_atexit@plt+0xbd78c> │ │ │ │ + ldr r8, [pc, #148] @ d2b18 <__cxa_atexit@plt+0xc66e4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #144] @ c9bc4 <__cxa_atexit@plt+0xbd790> │ │ │ │ + ldr r9, [pc, #144] @ d2b1c <__cxa_atexit@plt+0xc66e8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr lr, [pc, #140] @ c9bc8 <__cxa_atexit@plt+0xbd794> │ │ │ │ + ldr lr, [pc, #140] @ d2b20 <__cxa_atexit@plt+0xc66ec> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ sub r2, r3, #30 │ │ │ │ sub r1, r3, #17 │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ sub sl, r3, #42 @ 0x2a │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ @@ -194002,94 +203176,94 @@ │ │ │ │ stm r1, {r0, r9, sl} │ │ │ │ str r7, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #36] @ c9bb4 <__cxa_atexit@plt+0xbd780> │ │ │ │ + ldr r3, [pc, #36] @ d2b0c <__cxa_atexit@plt+0xc66d8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #32] @ c9bb8 <__cxa_atexit@plt+0xbd784> │ │ │ │ + ldr r9, [pc, #32] @ d2b10 <__cxa_atexit@plt+0xc66dc> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r7, ip, r8, ror #24 │ │ │ │ - mvneq r0, r8, asr #4 │ │ │ │ - mvneq r0, r4, ror r6 │ │ │ │ - mvneq r0, r8, ror #4 │ │ │ │ - mvneq r0, r0, ror #12 │ │ │ │ - biceq r7, ip, r0, lsl sp │ │ │ │ + ldrdeq pc, [fp, #44] @ 0x2c │ │ │ │ + mvneq r7, r8, ror #5 │ │ │ │ + mvneq r7, r0, asr #14 │ │ │ │ + mvneq r7, r8, lsl #6 │ │ │ │ + mvneq r7, ip, lsr #14 │ │ │ │ + biceq pc, fp, r4, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9c40 <__cxa_atexit@plt+0xbd80c> │ │ │ │ + bne d2b98 <__cxa_atexit@plt+0xc6764> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c9c5c <__cxa_atexit@plt+0xbd828> │ │ │ │ - ldr r7, [pc, #120] @ c9c74 <__cxa_atexit@plt+0xbd840> │ │ │ │ + bcc d2bb4 <__cxa_atexit@plt+0xc6780> │ │ │ │ + ldr r7, [pc, #120] @ d2bcc <__cxa_atexit@plt+0xc6798> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r8, [pc, #112] @ c9c78 <__cxa_atexit@plt+0xbd844> │ │ │ │ + ldr r8, [pc, #112] @ d2bd0 <__cxa_atexit@plt+0xc679c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr lr, [pc, #108] @ c9c7c <__cxa_atexit@plt+0xbd848> │ │ │ │ + ldr lr, [pc, #108] @ d2bd4 <__cxa_atexit@plt+0xc67a0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ sub r2, r3, #18 │ │ │ │ str r8, [r6, #4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #36] @ c9c6c <__cxa_atexit@plt+0xbd838> │ │ │ │ + ldr r3, [pc, #36] @ d2bc4 <__cxa_atexit@plt+0xc6790> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #32] @ c9c70 <__cxa_atexit@plt+0xbd83c> │ │ │ │ + ldr r9, [pc, #32] @ d2bc8 <__cxa_atexit@plt+0xc6794> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, ip, r4, asr #23 │ │ │ │ - mvneq r0, ip, ror #2 │ │ │ │ - @ instruction: 0x01e20598 │ │ │ │ - mvneq r0, ip, lsl #3 │ │ │ │ - biceq r7, ip, ip, asr ip │ │ │ │ + biceq pc, fp, r8, lsr r2 @ │ │ │ │ + mvneq r7, ip, lsl #4 │ │ │ │ + mvneq r7, r4, ror #12 │ │ │ │ + mvneq r7, ip, lsr #4 │ │ │ │ + ldrdeq pc, [fp, #32] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9d18 <__cxa_atexit@plt+0xbd8e4> │ │ │ │ + bne d2c70 <__cxa_atexit@plt+0xc683c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc c9da8 <__cxa_atexit@plt+0xbd974> │ │ │ │ - ldr r7, [pc, #284] @ c9dcc <__cxa_atexit@plt+0xbd998> │ │ │ │ + bcc d2d00 <__cxa_atexit@plt+0xc68cc> │ │ │ │ + ldr r7, [pc, #284] @ d2d24 <__cxa_atexit@plt+0xc68f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r8, [pc, #276] @ c9dd0 <__cxa_atexit@plt+0xbd99c> │ │ │ │ + ldr r8, [pc, #276] @ d2d28 <__cxa_atexit@plt+0xc68f4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #272] @ c9dd4 <__cxa_atexit@plt+0xbd9a0> │ │ │ │ + ldr r9, [pc, #272] @ d2d2c <__cxa_atexit@plt+0xc68f8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ - ldr lr, [pc, #268] @ c9dd8 <__cxa_atexit@plt+0xbd9a4> │ │ │ │ + ldr lr, [pc, #268] @ d2d30 <__cxa_atexit@plt+0xc68fc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ sub r2, r3, #30 │ │ │ │ sub r1, r3, #18 │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ sub sl, r3, #41 @ 0x29 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ @@ -194102,40 +203276,40 @@ │ │ │ │ stm r1, {r0, r9, sl} │ │ │ │ str r7, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r2, [pc, #152] @ c9db8 <__cxa_atexit@plt+0xbd984> │ │ │ │ + ldr r2, [pc, #152] @ d2d10 <__cxa_atexit@plt+0xc68dc> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r7, r5 │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ str r2, [r7] │ │ │ │ ands r2, r3, #3 │ │ │ │ - beq c9d90 <__cxa_atexit@plt+0xbd95c> │ │ │ │ + beq d2ce8 <__cxa_atexit@plt+0xc68b4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne c9d7c <__cxa_atexit@plt+0xbd948> │ │ │ │ - ldr r2, [pc, #120] @ c9dbc <__cxa_atexit@plt+0xbd988> │ │ │ │ + bne d2cd4 <__cxa_atexit@plt+0xc68a0> │ │ │ │ + ldr r2, [pc, #120] @ d2d14 <__cxa_atexit@plt+0xc68e0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r9, [r3, #6] │ │ │ │ stm r5, {r2, r9} │ │ │ │ tst r7, #3 │ │ │ │ - beq c9da0 <__cxa_atexit@plt+0xbd96c> │ │ │ │ + beq d2cf8 <__cxa_atexit@plt+0xc68c4> │ │ │ │ ldr r3, [r7, #3] │ │ │ │ cmp r3, #91 @ 0x5b │ │ │ │ - bne c9d7c <__cxa_atexit@plt+0xbd948> │ │ │ │ - ldr r3, [pc, #84] @ c9dc0 <__cxa_atexit@plt+0xbd98c> │ │ │ │ + bne d2cd4 <__cxa_atexit@plt+0xc68a0> │ │ │ │ + ldr r3, [pc, #84] @ d2d18 <__cxa_atexit@plt+0xc68e4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #80] @ c9dc4 <__cxa_atexit@plt+0xbd990> │ │ │ │ + ldr r8, [pc, #80] @ d2d1c <__cxa_atexit@plt+0xc68e8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5] │ │ │ │ b 165ae00 <__cxa_atexit@plt+0x164e9cc> │ │ │ │ - ldr r7, [pc, #68] @ c9dc8 <__cxa_atexit@plt+0xbd994> │ │ │ │ + ldr r7, [pc, #68] @ d2d20 <__cxa_atexit@plt+0xc68ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ @@ -194145,482 +203319,482 @@ │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ - biceq r7, ip, ip, asr fp │ │ │ │ - mvneq pc, r4, ror #31 │ │ │ │ - strheq r0, [r2, #8]! │ │ │ │ - mvneq r0, r0, ror #9 │ │ │ │ - ldrdeq r0, [r2, #8]! │ │ │ │ - ldrdeq r0, [r2, #68]! @ 0x44 │ │ │ │ - biceq r7, ip, r0, lsl #22 │ │ │ │ + ldrdeq pc, [fp, #16] │ │ │ │ + mvneq r7, r4, lsl #1 │ │ │ │ + mvneq r7, r8, asr r1 │ │ │ │ + mvneq r7, ip, lsr #11 │ │ │ │ + mvneq r7, r8, ror r1 │ │ │ │ + mvneq r7, r0, lsr #11 │ │ │ │ + biceq pc, fp, r4, ror r1 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9e48 <__cxa_atexit@plt+0xbda14> │ │ │ │ + bne d2da0 <__cxa_atexit@plt+0xc696c> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #96] @ c9e68 <__cxa_atexit@plt+0xbda34> │ │ │ │ + ldr r2, [pc, #96] @ d2dc0 <__cxa_atexit@plt+0xc698c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq c9e5c <__cxa_atexit@plt+0xbda28> │ │ │ │ + beq d2db4 <__cxa_atexit@plt+0xc6980> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ cmp r2, #91 @ 0x5b │ │ │ │ - bne c9e48 <__cxa_atexit@plt+0xbda14> │ │ │ │ - ldr r2, [pc, #64] @ c9e70 <__cxa_atexit@plt+0xbda3c> │ │ │ │ + bne d2da0 <__cxa_atexit@plt+0xc696c> │ │ │ │ + ldr r2, [pc, #64] @ d2dc8 <__cxa_atexit@plt+0xc6994> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #60] @ c9e74 <__cxa_atexit@plt+0xbda40> │ │ │ │ + ldr r8, [pc, #60] @ d2dcc <__cxa_atexit@plt+0xc6998> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5] │ │ │ │ str r2, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 165ae00 <__cxa_atexit@plt+0x164e9cc> │ │ │ │ - ldr r7, [pc, #28] @ c9e6c <__cxa_atexit@plt+0xbda38> │ │ │ │ + ldr r7, [pc, #28] @ d2dc4 <__cxa_atexit@plt+0xc6990> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq pc, r8, lsl pc @ │ │ │ │ + strheq r6, [r1, #248]! @ 0xf8 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - @ instruction: 0x01cc7a98 │ │ │ │ - biceq r7, ip, r4, ror #20 │ │ │ │ + biceq pc, fp, ip, lsl #2 │ │ │ │ + ldrdeq pc, [fp, #8] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ cmp r3, #91 @ 0x5b │ │ │ │ - bne c9eac <__cxa_atexit@plt+0xbda78> │ │ │ │ - ldr r3, [pc, #44] @ c9ec4 <__cxa_atexit@plt+0xbda90> │ │ │ │ + bne d2e04 <__cxa_atexit@plt+0xc69d0> │ │ │ │ + ldr r3, [pc, #44] @ d2e1c <__cxa_atexit@plt+0xc69e8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #40] @ c9ec8 <__cxa_atexit@plt+0xbda94> │ │ │ │ + ldr r8, [pc, #40] @ d2e20 <__cxa_atexit@plt+0xc69ec> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 165ae00 <__cxa_atexit@plt+0x164e9cc> │ │ │ │ - ldr r7, [pc, #12] @ c9ec0 <__cxa_atexit@plt+0xbda8c> │ │ │ │ + ldr r7, [pc, #12] @ d2e18 <__cxa_atexit@plt+0xc69e4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - strheq pc, [r1, #228]! @ 0xe4 @ │ │ │ │ + mvneq r6, r4, asr pc │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r7, ip, r0, lsr sl │ │ │ │ - biceq r7, ip, r0, lsl sl │ │ │ │ + biceq pc, fp, r4, lsr #1 │ │ │ │ + biceq pc, fp, r4, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne c9efc <__cxa_atexit@plt+0xbdac8> │ │ │ │ - ldr r3, [pc, #40] @ c9f14 <__cxa_atexit@plt+0xbdae0> │ │ │ │ + bne d2e54 <__cxa_atexit@plt+0xc6a20> │ │ │ │ + ldr r3, [pc, #40] @ d2e6c <__cxa_atexit@plt+0xc6a38> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ b 165ac48 <__cxa_atexit@plt+0x164e814> │ │ │ │ - ldr r7, [pc, #12] @ c9f10 <__cxa_atexit@plt+0xbdadc> │ │ │ │ + ldr r7, [pc, #12] @ d2e68 <__cxa_atexit@plt+0xc6a34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r4, ror #28 │ │ │ │ + mvneq r6, r4, lsl #30 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r7, ip, r4, asr #19 │ │ │ │ + biceq pc, fp, r8, lsr r0 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ c9f40 <__cxa_atexit@plt+0xbdb0c> │ │ │ │ + ldr r3, [pc, #20] @ d2e98 <__cxa_atexit@plt+0xc6a64> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #16] @ c9f44 <__cxa_atexit@plt+0xbdb10> │ │ │ │ + ldr r8, [pc, #16] @ d2e9c <__cxa_atexit@plt+0xc6a68> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r5] │ │ │ │ mov r9, r7 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - @ instruction: 0x01cc799c │ │ │ │ - @ instruction: 0x01cc7994 │ │ │ │ + biceq pc, fp, r0, lsl r0 @ │ │ │ │ + biceq pc, fp, r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne c9fa0 <__cxa_atexit@plt+0xbdb6c> │ │ │ │ - ldr r2, [pc, #112] @ c9fd8 <__cxa_atexit@plt+0xbdba4> │ │ │ │ + bne d2ef8 <__cxa_atexit@plt+0xc6ac4> │ │ │ │ + ldr r2, [pc, #112] @ d2f30 <__cxa_atexit@plt+0xc6afc> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq c9fb4 <__cxa_atexit@plt+0xbdb80> │ │ │ │ + beq d2f0c <__cxa_atexit@plt+0xc6ad8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne c9fc0 <__cxa_atexit@plt+0xbdb8c> │ │ │ │ - ldr r5, [pc, #80] @ c9fdc <__cxa_atexit@plt+0xbdba8> │ │ │ │ + bne d2f18 <__cxa_atexit@plt+0xc6ae4> │ │ │ │ + ldr r5, [pc, #80] @ d2f34 <__cxa_atexit@plt+0xc6b00> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #56] @ c9fe0 <__cxa_atexit@plt+0xbdbac> │ │ │ │ + ldr r7, [pc, #56] @ d2f38 <__cxa_atexit@plt+0xc6b04> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ c9fe4 <__cxa_atexit@plt+0xbdbb0> │ │ │ │ + ldr r7, [pc, #28] @ d2f3c <__cxa_atexit@plt+0xc6b08> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #20] @ c9fe8 <__cxa_atexit@plt+0xbdbb4> │ │ │ │ + ldr r0, [pc, #20] @ d2f40 <__cxa_atexit@plt+0xc6b0c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - mvneq pc, r0, asr #27 │ │ │ │ - strdeq r7, [ip, #136] @ 0x88 │ │ │ │ - biceq r7, ip, ip, ror #17 │ │ │ │ - strdeq r7, [ip, #128] @ 0x80 │ │ │ │ + mvneq r6, r0, ror #28 │ │ │ │ + biceq lr, fp, ip, ror #30 │ │ │ │ + biceq lr, fp, r0, ror #30 │ │ │ │ + biceq lr, fp, r4, ror #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca01c <__cxa_atexit@plt+0xbdbe8> │ │ │ │ - ldr r3, [pc, #48] @ ca03c <__cxa_atexit@plt+0xbdc08> │ │ │ │ + bne d2f74 <__cxa_atexit@plt+0xc6b40> │ │ │ │ + ldr r3, [pc, #48] @ d2f94 <__cxa_atexit@plt+0xc6b60> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #16] @ ca034 <__cxa_atexit@plt+0xbdc00> │ │ │ │ + ldr r7, [pc, #16] @ d2f8c <__cxa_atexit@plt+0xc6b58> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ ca038 <__cxa_atexit@plt+0xbdc04> │ │ │ │ + ldr r0, [pc, #8] @ d2f90 <__cxa_atexit@plt+0xc6b5c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cc789c │ │ │ │ - @ instruction: 0x01cc7890 │ │ │ │ + biceq lr, fp, r0, lsl pc │ │ │ │ + biceq lr, fp, r4, lsl #30 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01cc789c │ │ │ │ + biceq lr, fp, r0, lsl pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ ca06c <__cxa_atexit@plt+0xbdc38> │ │ │ │ + ldr r3, [pc, #24] @ d2fc4 <__cxa_atexit@plt+0xc6b90> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #20] @ ca070 <__cxa_atexit@plt+0xbdc3c> │ │ │ │ + ldr r9, [pc, #20] @ d2fc8 <__cxa_atexit@plt+0xc6b94> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ @ instruction: 0xfffff9f0 │ │ │ │ - biceq r7, ip, ip, ror r7 │ │ │ │ + strdeq lr, [fp, #208] @ 0xd0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ca0bc <__cxa_atexit@plt+0xbdc88> │ │ │ │ - ldr r7, [pc, #56] @ ca0cc <__cxa_atexit@plt+0xbdc98> │ │ │ │ + bhi d3014 <__cxa_atexit@plt+0xc6be0> │ │ │ │ + ldr r7, [pc, #56] @ d3024 <__cxa_atexit@plt+0xc6bf0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9, sl} │ │ │ │ tst sl, #3 │ │ │ │ - beq ca0b0 <__cxa_atexit@plt+0xbdc7c> │ │ │ │ + beq d3008 <__cxa_atexit@plt+0xc6bd4> │ │ │ │ str sl, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ca0d0 <__cxa_atexit@plt+0xbdc9c> │ │ │ │ + ldr r7, [pc, #12] @ d3028 <__cxa_atexit@plt+0xc6bf4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r7, ip, r8, asr #16 │ │ │ │ + strheq lr, [fp, #236] @ 0xec │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ mov fp, r7 │ │ │ │ ldr r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca11c <__cxa_atexit@plt+0xbdce8> │ │ │ │ + bne d3074 <__cxa_atexit@plt+0xc6c40> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #120] @ ca184 <__cxa_atexit@plt+0xbdd50> │ │ │ │ + ldr r2, [pc, #120] @ d30dc <__cxa_atexit@plt+0xc6ca8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stmda r5, {r3, r8} │ │ │ │ str r2, [r5, #-8]! │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #88] @ ca17c <__cxa_atexit@plt+0xbdd48> │ │ │ │ + ldr r3, [pc, #88] @ d30d4 <__cxa_atexit@plt+0xc6ca0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq ca160 <__cxa_atexit@plt+0xbdd2c> │ │ │ │ + beq d30b8 <__cxa_atexit@plt+0xc6c84> │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca168 <__cxa_atexit@plt+0xbdd34> │ │ │ │ + bne d30c0 <__cxa_atexit@plt+0xc6c8c> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #52] @ ca180 <__cxa_atexit@plt+0xbdd4c> │ │ │ │ + ldr r2, [pc, #52] @ d30d8 <__cxa_atexit@plt+0xc6ca4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r8, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ca188 <__cxa_atexit@plt+0xbdd54> │ │ │ │ + ldr r7, [pc, #24] @ d30e0 <__cxa_atexit@plt+0xc6cac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ andeq r0, r0, ip, ror #2 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq pc, r8, asr #26 │ │ │ │ + mvneq r6, r8, ror #27 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ ca1b8 <__cxa_atexit@plt+0xbdd84> │ │ │ │ + ldr r3, [pc, #28] @ d3110 <__cxa_atexit@plt+0xc6cdc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ ca1bc <__cxa_atexit@plt+0xbdd88> │ │ │ │ + ldr r3, [pc, #16] @ d3114 <__cxa_atexit@plt+0xc6ce0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ mov sl, r7 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrdeq pc, [r1, #184]! @ 0xb8 │ │ │ │ + mvneq r6, r8, ror ip │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca204 <__cxa_atexit@plt+0xbddd0> │ │ │ │ + bne d315c <__cxa_atexit@plt+0xc6d28> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ca230 <__cxa_atexit@plt+0xbddfc> │ │ │ │ + bcc d3188 <__cxa_atexit@plt+0xc6d54> │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ - ldr r2, [pc, #80] @ ca244 <__cxa_atexit@plt+0xbde10> │ │ │ │ + ldr r2, [pc, #80] @ d319c <__cxa_atexit@plt+0xc6d68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ ca240 <__cxa_atexit@plt+0xbde0c> │ │ │ │ + ldr r7, [pc, #52] @ d3198 <__cxa_atexit@plt+0xc6d64> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ca228 <__cxa_atexit@plt+0xbddf4> │ │ │ │ + beq d3180 <__cxa_atexit@plt+0xc6d4c> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq pc, ip, lsl #25 │ │ │ │ + mvneq r6, ip, lsr #26 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca298 <__cxa_atexit@plt+0xbde64> │ │ │ │ + bne d31f0 <__cxa_atexit@plt+0xc6dbc> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #44] @ ca2b0 <__cxa_atexit@plt+0xbde7c> │ │ │ │ + ldr r2, [pc, #44] @ d3208 <__cxa_atexit@plt+0xc6dd4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r8, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #12] @ ca2ac <__cxa_atexit@plt+0xbde78> │ │ │ │ + ldr r7, [pc, #12] @ d3204 <__cxa_atexit@plt+0xc6dd0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsl ip @ │ │ │ │ + strheq r6, [r1, #200]! @ 0xc8 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b ca2c8 <__cxa_atexit@plt+0xbde94> │ │ │ │ + b d3220 <__cxa_atexit@plt+0xc6dec> │ │ │ │ mov fp, r8 │ │ │ │ ldr r3, [r5] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne ca308 <__cxa_atexit@plt+0xbded4> │ │ │ │ + bne d3260 <__cxa_atexit@plt+0xc6e2c> │ │ │ │ ldr sl, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #144] @ ca37c <__cxa_atexit@plt+0xbdf48> │ │ │ │ + ldr r2, [pc, #144] @ d32d4 <__cxa_atexit@plt+0xc6ea0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #128] @ ca380 <__cxa_atexit@plt+0xbdf4c> │ │ │ │ + ldr r3, [pc, #128] @ d32d8 <__cxa_atexit@plt+0xc6ea4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ - ldr r2, [pc, #100] @ ca374 <__cxa_atexit@plt+0xbdf40> │ │ │ │ + ldr r2, [pc, #100] @ d32cc <__cxa_atexit@plt+0xc6e98> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq ca354 <__cxa_atexit@plt+0xbdf20> │ │ │ │ + beq d32ac <__cxa_atexit@plt+0xc6e78> │ │ │ │ str r7, [r5, #16] │ │ │ │ cmp r2, #2 │ │ │ │ - bne ca360 <__cxa_atexit@plt+0xbdf2c> │ │ │ │ - ldr r3, [pc, #64] @ ca378 <__cxa_atexit@plt+0xbdf44> │ │ │ │ + bne d32b8 <__cxa_atexit@plt+0xc6e84> │ │ │ │ + ldr r3, [pc, #64] @ d32d0 <__cxa_atexit@plt+0xc6e9c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r8, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ ca384 <__cxa_atexit@plt+0xbdf50> │ │ │ │ + ldr r7, [pc, #28] @ d32dc <__cxa_atexit@plt+0xc6ea8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - strheq pc, [r1, #164]! @ 0xa4 @ │ │ │ │ - mvneq pc, r0, asr fp @ │ │ │ │ + mvneq r6, r4, asr fp │ │ │ │ + strdeq r6, [r1, #176]! @ 0xb0 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca3cc <__cxa_atexit@plt+0xbdf98> │ │ │ │ + bne d3324 <__cxa_atexit@plt+0xc6ef0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ca3f8 <__cxa_atexit@plt+0xbdfc4> │ │ │ │ + bcc d3350 <__cxa_atexit@plt+0xc6f1c> │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #96] @ ca41c <__cxa_atexit@plt+0xbdfe8> │ │ │ │ + ldr r2, [pc, #96] @ d3374 <__cxa_atexit@plt+0xc6f40> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #64] @ ca414 <__cxa_atexit@plt+0xbdfe0> │ │ │ │ + ldr r3, [pc, #64] @ d336c <__cxa_atexit@plt+0xc6f38> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ca3f0 <__cxa_atexit@plt+0xbdfbc> │ │ │ │ + beq d3348 <__cxa_atexit@plt+0xc6f14> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b ca2c8 <__cxa_atexit@plt+0xbde94> │ │ │ │ + b d3220 <__cxa_atexit@plt+0xc6dec> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ ca418 <__cxa_atexit@plt+0xbdfe4> │ │ │ │ + ldr r6, [pc, #24] @ d3370 <__cxa_atexit@plt+0xc6f3c> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #16]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - mvneq pc, r4, asr #21 │ │ │ │ + mvneq r6, r4, ror #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ca458 <__cxa_atexit@plt+0xbe024> │ │ │ │ + bcc d33b0 <__cxa_atexit@plt+0xc6f7c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #36] @ ca470 <__cxa_atexit@plt+0xbe03c> │ │ │ │ + ldr r2, [pc, #36] @ d33c8 <__cxa_atexit@plt+0xc6f94> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ ca474 <__cxa_atexit@plt+0xbe040> │ │ │ │ + ldr r3, [pc, #20] @ d33cc <__cxa_atexit@plt+0xc6f98> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ - mvneq pc, r4, lsr sl @ │ │ │ │ + ldrdeq r6, [r1, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b ca2c8 <__cxa_atexit@plt+0xbde94> │ │ │ │ + b d3220 <__cxa_atexit@plt+0xc6dec> │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca4c8 <__cxa_atexit@plt+0xbe094> │ │ │ │ + bne d3420 <__cxa_atexit@plt+0xc6fec> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #44] @ ca4e0 <__cxa_atexit@plt+0xbe0ac> │ │ │ │ + ldr r2, [pc, #44] @ d3438 <__cxa_atexit@plt+0xc7004> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r8, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #12] @ ca4dc <__cxa_atexit@plt+0xbe0a8> │ │ │ │ + ldr r7, [pc, #12] @ d3434 <__cxa_atexit@plt+0xc7000> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, ror #19 │ │ │ │ + mvneq r6, r8, lsl #21 │ │ │ │ @ instruction: 0xfffffe04 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ca52c <__cxa_atexit@plt+0xbe0f8> │ │ │ │ - ldr r3, [pc, #36] @ ca53c <__cxa_atexit@plt+0xbe108> │ │ │ │ + bcc d3484 <__cxa_atexit@plt+0xc7050> │ │ │ │ + ldr r3, [pc, #36] @ d3494 <__cxa_atexit@plt+0xc7060> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -194629,66 +203803,66 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffd0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ca568 <__cxa_atexit@plt+0xbe134> │ │ │ │ + bhi d34c0 <__cxa_atexit@plt+0xc708c> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b ca57c <__cxa_atexit@plt+0xbe148> │ │ │ │ - ldr r7, [pc, #8] @ ca578 <__cxa_atexit@plt+0xbe144> │ │ │ │ + b d34d4 <__cxa_atexit@plt+0xc70a0> │ │ │ │ + ldr r7, [pc, #8] @ d34d0 <__cxa_atexit@plt+0xc709c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r7, ip, r0, lsr #7 │ │ │ │ + biceq lr, fp, r4, lsl sl │ │ │ │ mov fp, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r5] │ │ │ │ ldr r6, [r5, #4] │ │ │ │ and r3, r6, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca620 <__cxa_atexit@plt+0xbe1ec> │ │ │ │ + bne d3578 <__cxa_atexit@plt+0xc7144> │ │ │ │ ldr r3, [r6, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #184] @ ca660 <__cxa_atexit@plt+0xbe22c> │ │ │ │ + ldr r2, [pc, #184] @ d35b8 <__cxa_atexit@plt+0xc7184> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r6, r5 │ │ │ │ str r2, [r6, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ca638 <__cxa_atexit@plt+0xbe204> │ │ │ │ - ldr r6, [pc, #156] @ ca664 <__cxa_atexit@plt+0xbe230> │ │ │ │ + beq d3590 <__cxa_atexit@plt+0xc715c> │ │ │ │ + ldr r6, [pc, #156] @ d35bc <__cxa_atexit@plt+0xc7188> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ str r3, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ca648 <__cxa_atexit@plt+0xbe214> │ │ │ │ + beq d35a0 <__cxa_atexit@plt+0xc716c> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ca654 <__cxa_atexit@plt+0xbe220> │ │ │ │ - ldr r3, [pc, #116] @ ca66c <__cxa_atexit@plt+0xbe238> │ │ │ │ + bcc d35ac <__cxa_atexit@plt+0xc7178> │ │ │ │ + ldr r3, [pc, #116] @ d35c4 <__cxa_atexit@plt+0xc7190> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #112] @ ca670 <__cxa_atexit@plt+0xbe23c> │ │ │ │ + ldr r2, [pc, #112] @ d35c8 <__cxa_atexit@plt+0xc7194> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r6, [pc, #64] @ ca668 <__cxa_atexit@plt+0xbe234> │ │ │ │ + ldr r6, [pc, #64] @ d35c0 <__cxa_atexit@plt+0xc718c> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r6 │ │ │ │ @@ -194698,34 +203872,34 @@ │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ - mvneq pc, r0, asr #14 │ │ │ │ + mvneq r6, r0, ror #15 │ │ │ │ andeq r0, r0, ip, ror #2 │ │ │ │ @ instruction: 0xfffffef8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r6, [pc, #108] @ ca6f4 <__cxa_atexit@plt+0xbe2c0> │ │ │ │ + ldr r6, [pc, #108] @ d364c <__cxa_atexit@plt+0xc7218> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r6, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ca6dc <__cxa_atexit@plt+0xbe2a8> │ │ │ │ + beq d3634 <__cxa_atexit@plt+0xc7200> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ca6e8 <__cxa_atexit@plt+0xbe2b4> │ │ │ │ - ldr r3, [pc, #68] @ ca6f8 <__cxa_atexit@plt+0xbe2c4> │ │ │ │ + bcc d3640 <__cxa_atexit@plt+0xc720c> │ │ │ │ + ldr r3, [pc, #68] @ d3650 <__cxa_atexit@plt+0xc721c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ ca6fc <__cxa_atexit@plt+0xbe2c8> │ │ │ │ + ldr r2, [pc, #64] @ d3654 <__cxa_atexit@plt+0xc7220> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ @@ -194742,18 +203916,18 @@ │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ca74c <__cxa_atexit@plt+0xbe318> │ │ │ │ - ldr r3, [pc, #52] @ ca758 <__cxa_atexit@plt+0xbe324> │ │ │ │ + bcc d36a4 <__cxa_atexit@plt+0xc7270> │ │ │ │ + ldr r3, [pc, #52] @ d36b0 <__cxa_atexit@plt+0xc727c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ ca75c <__cxa_atexit@plt+0xbe328> │ │ │ │ + ldr r2, [pc, #48] @ d36b4 <__cxa_atexit@plt+0xc7280> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ @@ -194763,175 +203937,175 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xfffffdcc │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ - ldr r7, [pc, #108] @ ca7e0 <__cxa_atexit@plt+0xbe3ac> │ │ │ │ + ldr r7, [pc, #108] @ d3738 <__cxa_atexit@plt+0xc7304> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r7, [r5] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ca7c4 <__cxa_atexit@plt+0xbe390> │ │ │ │ - ldr r7, [pc, #84] @ ca7e4 <__cxa_atexit@plt+0xbe3b0> │ │ │ │ + bhi d371c <__cxa_atexit@plt+0xc72e8> │ │ │ │ + ldr r7, [pc, #84] @ d373c <__cxa_atexit@plt+0xc7308> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #76] @ ca7e8 <__cxa_atexit@plt+0xbe3b4> │ │ │ │ + ldr r7, [pc, #76] @ d3740 <__cxa_atexit@plt+0xc730c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r5, {r7, r9, sl} │ │ │ │ tst sl, #3 │ │ │ │ - beq ca7b8 <__cxa_atexit@plt+0xbe384> │ │ │ │ + beq d3710 <__cxa_atexit@plt+0xc72dc> │ │ │ │ str sl, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ca7ec <__cxa_atexit@plt+0xbe3b8> │ │ │ │ + ldr r7, [pc, #32] @ d3744 <__cxa_atexit@plt+0xc7310> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #28] @ ca7f0 <__cxa_atexit@plt+0xbe3bc> │ │ │ │ + ldr r3, [pc, #28] @ d3748 <__cxa_atexit@plt+0xc7314> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ @ instruction: 0xfffff948 │ │ │ │ - mvneq pc, r8, lsl #20 │ │ │ │ - biceq r7, ip, r0, asr #2 │ │ │ │ - ldrdeq pc, [r1, #144]! @ 0x90 │ │ │ │ + ldrdeq r6, [r1, #164]! @ 0xa4 │ │ │ │ + strheq lr, [fp, #116] @ 0x74 │ │ │ │ + @ instruction: 0x01e16a9c │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ca844 <__cxa_atexit@plt+0xbe410> │ │ │ │ - ldr r2, [pc, #80] @ ca860 <__cxa_atexit@plt+0xbe42c> │ │ │ │ + bne d379c <__cxa_atexit@plt+0xc7368> │ │ │ │ + ldr r2, [pc, #80] @ d37b8 <__cxa_atexit@plt+0xc7384> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #12]! │ │ │ │ ldr r7, [r3, #-4] │ │ │ │ str r1, [r3, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ca854 <__cxa_atexit@plt+0xbe420> │ │ │ │ + beq d37ac <__cxa_atexit@plt+0xc7378> │ │ │ │ ldr r2, [r5, #16] │ │ │ │ str r2, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b ca57c <__cxa_atexit@plt+0xbe148> │ │ │ │ + b d34d4 <__cxa_atexit@plt+0xc70a0> │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r8, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b ca57c <__cxa_atexit@plt+0xbe148> │ │ │ │ + b d34d4 <__cxa_atexit@plt+0xc70a0> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ca8d8 <__cxa_atexit@plt+0xbe4a4> │ │ │ │ - ldr r7, [pc, #108] @ ca908 <__cxa_atexit@plt+0xbe4d4> │ │ │ │ + bhi d3830 <__cxa_atexit@plt+0xc73fc> │ │ │ │ + ldr r7, [pc, #108] @ d3860 <__cxa_atexit@plt+0xc742c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ca8e8 <__cxa_atexit@plt+0xbe4b4> │ │ │ │ - ldr r7, [pc, #88] @ ca90c <__cxa_atexit@plt+0xbe4d8> │ │ │ │ + bhi d3840 <__cxa_atexit@plt+0xc740c> │ │ │ │ + ldr r7, [pc, #88] @ d3864 <__cxa_atexit@plt+0xc7430> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq ca8cc <__cxa_atexit@plt+0xbe498> │ │ │ │ + beq d3824 <__cxa_atexit@plt+0xc73f0> │ │ │ │ mov r7, r9 │ │ │ │ - b c8b40 <__cxa_atexit@plt+0xbc70c> │ │ │ │ + b d1a98 <__cxa_atexit@plt+0xc5664> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ ca914 <__cxa_atexit@plt+0xbe4e0> │ │ │ │ + ldr r7, [pc, #52] @ d386c <__cxa_atexit@plt+0xc7438> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ca910 <__cxa_atexit@plt+0xbe4dc> │ │ │ │ + ldr r7, [pc, #32] @ d3868 <__cxa_atexit@plt+0xc7434> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xffffe288 │ │ │ │ - biceq r6, ip, r4, lsr #20 │ │ │ │ - biceq r7, ip, r4, lsr r0 │ │ │ │ + @ instruction: 0x01cbe098 │ │ │ │ + biceq lr, fp, r8, lsr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ ca94c <__cxa_atexit@plt+0xbe518> │ │ │ │ + ldr r2, [pc, #36] @ d38a4 <__cxa_atexit@plt+0xc7470> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ ca950 <__cxa_atexit@plt+0xbe51c> │ │ │ │ + ldr r3, [pc, #32] @ d38a8 <__cxa_atexit@plt+0xc7474> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq pc, [r1, #64]! @ 0x40 │ │ │ │ - mvneq pc, ip, lsr #9 │ │ │ │ + @ instruction: 0x01e16590 │ │ │ │ + mvneq r6, ip, asr #10 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ca9b0 <__cxa_atexit@plt+0xbe57c> │ │ │ │ - ldr r7, [pc, #108] @ ca9e0 <__cxa_atexit@plt+0xbe5ac> │ │ │ │ + bhi d3908 <__cxa_atexit@plt+0xc74d4> │ │ │ │ + ldr r7, [pc, #108] @ d3938 <__cxa_atexit@plt+0xc7504> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, r9} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ca9c0 <__cxa_atexit@plt+0xbe58c> │ │ │ │ - ldr r7, [pc, #88] @ ca9e4 <__cxa_atexit@plt+0xbe5b0> │ │ │ │ + bhi d3918 <__cxa_atexit@plt+0xc74e4> │ │ │ │ + ldr r7, [pc, #88] @ d393c <__cxa_atexit@plt+0xc7508> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq ca9a4 <__cxa_atexit@plt+0xbe570> │ │ │ │ + beq d38fc <__cxa_atexit@plt+0xc74c8> │ │ │ │ mov r7, r9 │ │ │ │ - b c8b40 <__cxa_atexit@plt+0xbc70c> │ │ │ │ + b d1a98 <__cxa_atexit@plt+0xc5664> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ ca9ec <__cxa_atexit@plt+0xbe5b8> │ │ │ │ + ldr r7, [pc, #52] @ d3944 <__cxa_atexit@plt+0xc7510> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ca9e8 <__cxa_atexit@plt+0xbe5b4> │ │ │ │ + ldr r7, [pc, #32] @ d3940 <__cxa_atexit@plt+0xc750c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xffffe1b0 │ │ │ │ - biceq r6, ip, ip, asr #18 │ │ │ │ - biceq r6, ip, r0, ror #30 │ │ │ │ + biceq sp, fp, r0, asr #31 │ │ │ │ + ldrdeq lr, [fp, #84] @ 0x54 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ mov r3, #8 │ │ │ │ cmp r7, #2 │ │ │ │ moveq r3, #4 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ @@ -194940,125 +204114,125 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi caa78 <__cxa_atexit@plt+0xbe644> │ │ │ │ - ldr r7, [pc, #96] @ caa9c <__cxa_atexit@plt+0xbe668> │ │ │ │ + bhi d39d0 <__cxa_atexit@plt+0xc759c> │ │ │ │ + ldr r7, [pc, #96] @ d39f4 <__cxa_atexit@plt+0xc75c0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi caa88 <__cxa_atexit@plt+0xbe654> │ │ │ │ - ldr r7, [pc, #76] @ caaa0 <__cxa_atexit@plt+0xbe66c> │ │ │ │ + bhi d39e0 <__cxa_atexit@plt+0xc75ac> │ │ │ │ + ldr r7, [pc, #76] @ d39f8 <__cxa_atexit@plt+0xc75c4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq caa6c <__cxa_atexit@plt+0xbe638> │ │ │ │ + beq d39c4 <__cxa_atexit@plt+0xc7590> │ │ │ │ mov r7, r8 │ │ │ │ - b c8b40 <__cxa_atexit@plt+0xbc70c> │ │ │ │ + b d1a98 <__cxa_atexit@plt+0xc5664> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ caaa8 <__cxa_atexit@plt+0xbe674> │ │ │ │ + ldr r7, [pc, #40] @ d3a00 <__cxa_atexit@plt+0xc75cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ caaa4 <__cxa_atexit@plt+0xbe670> │ │ │ │ + ldr r7, [pc, #20] @ d39fc <__cxa_atexit@plt+0xc75c8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xffffe0e8 │ │ │ │ - biceq r6, ip, r4, lsl #17 │ │ │ │ - stlexbeq r6, ip, [ip] │ │ │ │ + strdeq sp, [fp, #232] @ 0xe8 │ │ │ │ + biceq lr, fp, r0, lsl r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ caae0 <__cxa_atexit@plt+0xbe6ac> │ │ │ │ + ldr r2, [pc, #36] @ d3a38 <__cxa_atexit@plt+0xc7604> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ caae4 <__cxa_atexit@plt+0xbe6b0> │ │ │ │ + ldr r3, [pc, #32] @ d3a3c <__cxa_atexit@plt+0xc7608> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, asr r3 @ │ │ │ │ - mvneq pc, r8, lsl r3 @ │ │ │ │ + strdeq r6, [r1, #60]! @ 0x3c │ │ │ │ + strheq r6, [r1, #56]! @ 0x38 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cab2c <__cxa_atexit@plt+0xbe6f8> │ │ │ │ - ldr r7, [pc, #64] @ cab48 <__cxa_atexit@plt+0xbe714> │ │ │ │ + bhi d3a84 <__cxa_atexit@plt+0xc7650> │ │ │ │ + ldr r7, [pc, #64] @ d3aa0 <__cxa_atexit@plt+0xc766c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq cab20 <__cxa_atexit@plt+0xbe6ec> │ │ │ │ + beq d3a78 <__cxa_atexit@plt+0xc7644> │ │ │ │ mov r7, r9 │ │ │ │ - b c8b40 <__cxa_atexit@plt+0xbc70c> │ │ │ │ + b d1a98 <__cxa_atexit@plt+0xc5664> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ cab4c <__cxa_atexit@plt+0xbe718> │ │ │ │ + ldr r7, [pc, #24] @ d3aa4 <__cxa_atexit@plt+0xc7670> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe034 │ │ │ │ - biceq r6, ip, r0, ror #15 │ │ │ │ + biceq sp, fp, r4, asr lr │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cabac <__cxa_atexit@plt+0xbe778> │ │ │ │ - ldr r7, [pc, #108] @ cabdc <__cxa_atexit@plt+0xbe7a8> │ │ │ │ + bhi d3b04 <__cxa_atexit@plt+0xc76d0> │ │ │ │ + ldr r7, [pc, #108] @ d3b34 <__cxa_atexit@plt+0xc7700> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, r9} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cabbc <__cxa_atexit@plt+0xbe788> │ │ │ │ - ldr r7, [pc, #88] @ cabe0 <__cxa_atexit@plt+0xbe7ac> │ │ │ │ + bhi d3b14 <__cxa_atexit@plt+0xc76e0> │ │ │ │ + ldr r7, [pc, #88] @ d3b38 <__cxa_atexit@plt+0xc7704> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq caba0 <__cxa_atexit@plt+0xbe76c> │ │ │ │ + beq d3af8 <__cxa_atexit@plt+0xc76c4> │ │ │ │ mov r7, r9 │ │ │ │ - b c8b40 <__cxa_atexit@plt+0xbc70c> │ │ │ │ + b d1a98 <__cxa_atexit@plt+0xc5664> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ cabe8 <__cxa_atexit@plt+0xbe7b4> │ │ │ │ + ldr r7, [pc, #52] @ d3b40 <__cxa_atexit@plt+0xc770c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ cabe4 <__cxa_atexit@plt+0xbe7b0> │ │ │ │ + ldr r7, [pc, #32] @ d3b3c <__cxa_atexit@plt+0xc7708> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xffffdfb4 │ │ │ │ - biceq r6, ip, r0, asr r7 │ │ │ │ - biceq r6, ip, r0, ror sp │ │ │ │ + biceq sp, fp, r4, asr #27 │ │ │ │ + biceq lr, fp, r4, ror #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ mov r3, #4 │ │ │ │ cmp r7, #2 │ │ │ │ moveq r3, #8 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ @@ -195066,87 +204240,87 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cac4c <__cxa_atexit@plt+0xbe818> │ │ │ │ + bhi d3ba4 <__cxa_atexit@plt+0xc7770> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ cac54 <__cxa_atexit@plt+0xbe820> │ │ │ │ + ldr r1, [pc, #24] @ d3bac <__cxa_atexit@plt+0xc7778> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b caf94 <__cxa_atexit@plt+0xbeb60> │ │ │ │ + b d3eec <__cxa_atexit@plt+0xc7ab8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsr r1 @ │ │ │ │ + ldrdeq r6, [r1, #24]! │ │ │ │ andeq r0, r1, r2 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cacb8 <__cxa_atexit@plt+0xbe884> │ │ │ │ + bhi d3c10 <__cxa_atexit@plt+0xc77dc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc cacc4 <__cxa_atexit@plt+0xbe890> │ │ │ │ - ldr r1, [pc, #76] @ cacd4 <__cxa_atexit@plt+0xbe8a0> │ │ │ │ + bcc d3c1c <__cxa_atexit@plt+0xc77e8> │ │ │ │ + ldr r1, [pc, #76] @ d3c2c <__cxa_atexit@plt+0xc77f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r5, [pc, #56] @ cacd8 <__cxa_atexit@plt+0xbe8a4> │ │ │ │ + ldr r5, [pc, #56] @ d3c30 <__cxa_atexit@plt+0xc77fc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ sub r7, r7, #1 │ │ │ │ stmib r3, {r5, r7} │ │ │ │ sub r9, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ - b cace8 <__cxa_atexit@plt+0xbe8b4> │ │ │ │ + b d3c40 <__cxa_atexit@plt+0xc780c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, ror #1 │ │ │ │ - mvneq pc, r8, lsr #2 │ │ │ │ + mvneq r6, ip, lsl #3 │ │ │ │ + mvneq r6, r8, asr #3 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cad80 <__cxa_atexit@plt+0xbe94c> │ │ │ │ - ldr r3, [pc, #140] @ cad88 <__cxa_atexit@plt+0xbe954> │ │ │ │ + bhi d3cd8 <__cxa_atexit@plt+0xc78a4> │ │ │ │ + ldr r3, [pc, #140] @ d3ce0 <__cxa_atexit@plt+0xc78ac> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r5 │ │ │ │ str r3, [r2, #-20]! @ 0xffffffec │ │ │ │ add lr, r2, #8 │ │ │ │ stm lr, {r7, r8, r9} │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r9, [r2, #12] │ │ │ │ str r3, [r2, #4] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq cad60 <__cxa_atexit@plt+0xbe92c> │ │ │ │ + beq d3cb8 <__cxa_atexit@plt+0xc7884> │ │ │ │ cmp r7, #2 │ │ │ │ - bne cad70 <__cxa_atexit@plt+0xbe93c> │ │ │ │ - ldr r7, [pc, #88] @ cad8c <__cxa_atexit@plt+0xbe958> │ │ │ │ + bne d3cc8 <__cxa_atexit@plt+0xc7894> │ │ │ │ + ldr r7, [pc, #88] @ d3ce4 <__cxa_atexit@plt+0xc78b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r8, #2] │ │ │ │ ldr r3, [r8, #6] │ │ │ │ str r7, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str sl, [r5, #16] │ │ │ │ str r3, [r5, #4] │ │ │ │ - ldr r7, [pc, #64] @ cad90 <__cxa_atexit@plt+0xbe95c> │ │ │ │ + ldr r7, [pc, #64] @ d3ce8 <__cxa_atexit@plt+0xc78b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r3, r7, #1 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ @@ -195156,117 +204330,117 @@ │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1946394 <__cxa_atexit@plt+0x1939f60> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - mvneq pc, r4, rrx │ │ │ │ + mvneq r6, r4, lsl #2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cadd8 <__cxa_atexit@plt+0xbe9a4> │ │ │ │ + bne d3d30 <__cxa_atexit@plt+0xc78fc> │ │ │ │ ldr sl, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #48] @ cade8 <__cxa_atexit@plt+0xbe9b4> │ │ │ │ + ldr r2, [pc, #48] @ d3d40 <__cxa_atexit@plt+0xc790c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str sl, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #28] @ cadec <__cxa_atexit@plt+0xbe9b8> │ │ │ │ + ldr r3, [pc, #28] @ d3d44 <__cxa_atexit@plt+0xc7910> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ add r5, r5, #20 │ │ │ │ b 1946394 <__cxa_atexit@plt+0x1939f60> │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq lr, r4, ror #31 │ │ │ │ + mvneq r6, r4, lsl #1 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne cae20 <__cxa_atexit@plt+0xbe9ec> │ │ │ │ + bne d3d78 <__cxa_atexit@plt+0xc7944> │ │ │ │ ldr r7, [r5, #20] │ │ │ │ - ldr r3, [pc, #156] @ caeac <__cxa_atexit@plt+0xbea78> │ │ │ │ + ldr r3, [pc, #156] @ d3e04 <__cxa_atexit@plt+0xc79d0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cae80 <__cxa_atexit@plt+0xbea4c> │ │ │ │ - b caeb8 <__cxa_atexit@plt+0xbea84> │ │ │ │ + beq d3dd8 <__cxa_atexit@plt+0xc79a4> │ │ │ │ + b d3e10 <__cxa_atexit@plt+0xc79dc> │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ ldr r2, [r3, #8] │ │ │ │ - ldr r1, [pc, #108] @ caea0 <__cxa_atexit@plt+0xbea6c> │ │ │ │ + ldr r1, [pc, #108] @ d3df8 <__cxa_atexit@plt+0xc79c4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #2] │ │ │ │ ldr r9, [r2, #6] │ │ │ │ str r9, [r3, #12] │ │ │ │ stm r3, {r1, r8} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq cae88 <__cxa_atexit@plt+0xbea54> │ │ │ │ + beq d3de0 <__cxa_atexit@plt+0xc79ac> │ │ │ │ cmp r2, #2 │ │ │ │ - bne cae94 <__cxa_atexit@plt+0xbea60> │ │ │ │ - ldr r3, [pc, #72] @ caea4 <__cxa_atexit@plt+0xbea70> │ │ │ │ + bne d3dec <__cxa_atexit@plt+0xc79b8> │ │ │ │ + ldr r3, [pc, #72] @ d3dfc <__cxa_atexit@plt+0xc79c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str sl, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #48] @ caea8 <__cxa_atexit@plt+0xbea74> │ │ │ │ + ldr r3, [pc, #48] @ d3e00 <__cxa_atexit@plt+0xc79cc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r9, [r5, #20] │ │ │ │ add r5, r5, #24 │ │ │ │ b 1946394 <__cxa_atexit@plt+0x1939f60> │ │ │ │ @ instruction: 0xffffff64 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - mvneq lr, ip, lsr pc │ │ │ │ + ldrdeq r5, [r1, #252]! @ 0xfc │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ andeq r0, r0, r5, lsl #4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc caf68 <__cxa_atexit@plt+0xbeb34> │ │ │ │ + bcc d3ec0 <__cxa_atexit@plt+0xc7a8c> │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #1 │ │ │ │ - bne caf14 <__cxa_atexit@plt+0xbeae0> │ │ │ │ + bne d3e6c <__cxa_atexit@plt+0xc7a38> │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ str r7, [r3, #20]! │ │ │ │ sub r7, r6, #35 @ 0x23 │ │ │ │ - ldr lr, [pc, #128] @ caf74 <__cxa_atexit@plt+0xbeb40> │ │ │ │ + ldr lr, [pc, #128] @ d3ecc <__cxa_atexit@plt+0xc7a98> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #124] @ caf78 <__cxa_atexit@plt+0xbeb44> │ │ │ │ + ldr r1, [pc, #124] @ d3ed0 <__cxa_atexit@plt+0xc7a9c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r8, r3, #16 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r7, [r3, #-4] │ │ │ │ sub r7, r6, #26 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add sl, r3, #4 │ │ │ │ - ldr lr, [pc, #92] @ caf7c <__cxa_atexit@plt+0xbeb48> │ │ │ │ + ldr lr, [pc, #92] @ d3ed4 <__cxa_atexit@plt+0xc7aa0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #88] @ caf80 <__cxa_atexit@plt+0xbeb4c> │ │ │ │ + ldr r8, [pc, #88] @ d3ed8 <__cxa_atexit@plt+0xc7aa4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #84] @ caf84 <__cxa_atexit@plt+0xbeb50> │ │ │ │ + ldr r9, [pc, #84] @ d3edc <__cxa_atexit@plt+0xc7aa8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr ip, [r5, #24]! │ │ │ │ str lr, [r3, #4] │ │ │ │ ldr r0, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ sub lr, r6, #15 │ │ │ │ str r0, [r3, #12] │ │ │ │ @@ -195277,683 +204451,683 @@ │ │ │ │ stm r0, {r2, r8, lr} │ │ │ │ str sl, [r3, #40] @ 0x28 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r8, lsr #29 │ │ │ │ - mvneq pc, ip, lsr #5 │ │ │ │ + mvneq r5, r8, asr #30 │ │ │ │ + mvneq r6, r8, ror r3 │ │ │ │ @ instruction: 0xfffffd3c │ │ │ │ - mvneq lr, r4, ror lr │ │ │ │ - mvneq pc, r8, ror r2 @ │ │ │ │ + mvneq r5, r4, lsl pc │ │ │ │ + mvneq r6, r4, asr #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cb044 <__cxa_atexit@plt+0xbec10> │ │ │ │ - ldr r3, [pc, #188] @ cb064 <__cxa_atexit@plt+0xbec30> │ │ │ │ + bhi d3f9c <__cxa_atexit@plt+0xc7b68> │ │ │ │ + ldr r3, [pc, #188] @ d3fbc <__cxa_atexit@plt+0xc7b88> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq cb020 <__cxa_atexit@plt+0xbebec> │ │ │ │ + beq d3f78 <__cxa_atexit@plt+0xc7b44> │ │ │ │ cmp r7, #2 │ │ │ │ - bne cb030 <__cxa_atexit@plt+0xbebfc> │ │ │ │ + bne d3f88 <__cxa_atexit@plt+0xc7b54> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc cb04c <__cxa_atexit@plt+0xbec18> │ │ │ │ - ldr r9, [pc, #144] @ cb06c <__cxa_atexit@plt+0xbec38> │ │ │ │ + bcc d3fa4 <__cxa_atexit@plt+0xc7b70> │ │ │ │ + ldr r9, [pc, #144] @ d3fc4 <__cxa_atexit@plt+0xc7b90> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #140] @ cb070 <__cxa_atexit@plt+0xbec3c> │ │ │ │ + ldr lr, [pc, #140] @ d3fc8 <__cxa_atexit@plt+0xc7b94> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r0, [r8, #6] │ │ │ │ ldmdb r5, {r1, r7} │ │ │ │ str r9, [r6, #4]! │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r0, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ - ldr r7, [pc, #104] @ cb074 <__cxa_atexit@plt+0xbec40> │ │ │ │ + ldr r7, [pc, #104] @ d3fcc <__cxa_atexit@plt+0xc7b98> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #137 @ 0x89 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r2 │ │ │ │ - b cace8 <__cxa_atexit@plt+0xbe8b4> │ │ │ │ + b d3c40 <__cxa_atexit@plt+0xc780c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ cb068 <__cxa_atexit@plt+0xbec34> │ │ │ │ + ldr r7, [pc, #48] @ d3fc0 <__cxa_atexit@plt+0xc7b8c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq lr, r0, lsr sp │ │ │ │ + ldrdeq r5, [r1, #208]! @ 0xd0 │ │ │ │ @ instruction: 0xfffffc40 │ │ │ │ @ instruction: 0xfffffd00 │ │ │ │ - mvneq lr, ip, lsr #27 │ │ │ │ + mvneq r5, ip, asr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cb0ec <__cxa_atexit@plt+0xbecb8> │ │ │ │ + bne d4044 <__cxa_atexit@plt+0xc7c10> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cb100 <__cxa_atexit@plt+0xbeccc> │ │ │ │ - ldr r2, [pc, #112] @ cb114 <__cxa_atexit@plt+0xbece0> │ │ │ │ + bcc d4058 <__cxa_atexit@plt+0xc7c24> │ │ │ │ + ldr r2, [pc, #112] @ d406c <__cxa_atexit@plt+0xc7c38> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #108] @ cb118 <__cxa_atexit@plt+0xbece4> │ │ │ │ + ldr lr, [pc, #108] @ d4070 <__cxa_atexit@plt+0xc7c3c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldmib r5, {r0, r1} │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ - ldr r7, [pc, #68] @ cb11c <__cxa_atexit@plt+0xbece8> │ │ │ │ + ldr r7, [pc, #68] @ d4074 <__cxa_atexit@plt+0xc7c40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #137 @ 0x89 │ │ │ │ add r5, r5, #12 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ - b cace8 <__cxa_atexit@plt+0xbe8b4> │ │ │ │ - ldr r7, [pc, #28] @ cb110 <__cxa_atexit@plt+0xbecdc> │ │ │ │ + b d3c40 <__cxa_atexit@plt+0xc780c> │ │ │ │ + ldr r7, [pc, #28] @ d4068 <__cxa_atexit@plt+0xc7c34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq lr, r4, ror ip │ │ │ │ + mvneq r5, r4, lsl sp │ │ │ │ @ instruction: 0xfffffb78 │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ - mvneq lr, r0, ror #25 │ │ │ │ + mvneq r5, r0, lsl #27 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cb154 <__cxa_atexit@plt+0xbed20> │ │ │ │ - ldr r3, [pc, #36] @ cb16c <__cxa_atexit@plt+0xbed38> │ │ │ │ + bcc d40ac <__cxa_atexit@plt+0xc7c78> │ │ │ │ + ldr r3, [pc, #36] @ d40c4 <__cxa_atexit@plt+0xc7c90> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r7, {r3, r9} │ │ │ │ sub r7, r6, #3 │ │ │ │ - b caf94 <__cxa_atexit@plt+0xbeb60> │ │ │ │ - ldr r7, [pc, #20] @ cb170 <__cxa_atexit@plt+0xbed3c> │ │ │ │ + b d3eec <__cxa_atexit@plt+0xc7ab8> │ │ │ │ + ldr r7, [pc, #20] @ d40c8 <__cxa_atexit@plt+0xc7c94> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - strdeq r6, [ip, #116] @ 0x74 │ │ │ │ + biceq sp, fp, r8, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cb1c4 <__cxa_atexit@plt+0xbed90> │ │ │ │ - ldr r2, [pc, #60] @ cb1d0 <__cxa_atexit@plt+0xbed9c> │ │ │ │ + bhi d411c <__cxa_atexit@plt+0xc7ce8> │ │ │ │ + ldr r2, [pc, #60] @ d4128 <__cxa_atexit@plt+0xc7cf4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ tst r7, #3 │ │ │ │ - beq cb1bc <__cxa_atexit@plt+0xbed88> │ │ │ │ - ldr r3, [pc, #40] @ cb1d4 <__cxa_atexit@plt+0xbeda0> │ │ │ │ + beq d4114 <__cxa_atexit@plt+0xc7ce0> │ │ │ │ + ldr r3, [pc, #40] @ d412c <__cxa_atexit@plt+0xc7cf8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cb1f8 <__cxa_atexit@plt+0xbedc4> │ │ │ │ + ldr r3, [pc, #16] @ d4150 <__cxa_atexit@plt+0xc7d1c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cb268 <__cxa_atexit@plt+0xbee34> │ │ │ │ + bcc d41c0 <__cxa_atexit@plt+0xc7d8c> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ cmp r7, #1 │ │ │ │ - ble cb254 <__cxa_atexit@plt+0xbee20> │ │ │ │ - ldr r7, [pc, #84] @ cb280 <__cxa_atexit@plt+0xbee4c> │ │ │ │ + ble d41ac <__cxa_atexit@plt+0xc7d78> │ │ │ │ + ldr r7, [pc, #84] @ d41d8 <__cxa_atexit@plt+0xc7da4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - ldr r1, [pc, #80] @ cb284 <__cxa_atexit@plt+0xbee50> │ │ │ │ + ldr r1, [pc, #80] @ d41dc <__cxa_atexit@plt+0xc7da8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #105 @ 0x69 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r2, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ cb288 <__cxa_atexit@plt+0xbee54> │ │ │ │ + ldr r3, [pc, #24] @ d41e0 <__cxa_atexit@plt+0xc7dac> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq lr, r0, ror fp │ │ │ │ - mvneq lr, ip, lsl #23 │ │ │ │ + mvneq r5, r0, lsl ip │ │ │ │ + mvneq r5, ip, lsr #24 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cb2cc <__cxa_atexit@plt+0xbee98> │ │ │ │ - ldr r2, [pc, #48] @ cb2e4 <__cxa_atexit@plt+0xbeeb0> │ │ │ │ + bcc d4224 <__cxa_atexit@plt+0xc7df0> │ │ │ │ + ldr r2, [pc, #48] @ d423c <__cxa_atexit@plt+0xc7e08> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #44] @ cb2e8 <__cxa_atexit@plt+0xbeeb4> │ │ │ │ + ldr r3, [pc, #44] @ d4240 <__cxa_atexit@plt+0xc7e0c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #24] @ cb2ec <__cxa_atexit@plt+0xbeeb8> │ │ │ │ + ldr r7, [pc, #24] @ d4244 <__cxa_atexit@plt+0xc7e10> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - @ instruction: 0x01b4f326 │ │ │ │ - biceq r6, ip, r0, lsl #13 │ │ │ │ + @ instruction: 0x01b46641 │ │ │ │ + strdeq sp, [fp, #196] @ 0xc4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cb348 <__cxa_atexit@plt+0xbef14> │ │ │ │ - ldr r3, [pc, #72] @ cb358 <__cxa_atexit@plt+0xbef24> │ │ │ │ + bhi d42a0 <__cxa_atexit@plt+0xc7e6c> │ │ │ │ + ldr r3, [pc, #72] @ d42b0 <__cxa_atexit@plt+0xc7e7c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq cb338 <__cxa_atexit@plt+0xbef04> │ │ │ │ - ldr r7, [pc, #56] @ cb35c <__cxa_atexit@plt+0xbef28> │ │ │ │ + beq d4290 <__cxa_atexit@plt+0xc7e5c> │ │ │ │ + ldr r7, [pc, #56] @ d42b4 <__cxa_atexit@plt+0xc7e80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r8, #3] │ │ │ │ add r3, r7, #1 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ cb360 <__cxa_atexit@plt+0xbef2c> │ │ │ │ + ldr r7, [pc, #16] @ d42b8 <__cxa_atexit@plt+0xc7e84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r6, ip, r0, lsr r6 │ │ │ │ - biceq r6, ip, r8, lsl #12 │ │ │ │ + biceq sp, fp, r4, lsr #25 │ │ │ │ + biceq sp, fp, ip, ror ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cb384 <__cxa_atexit@plt+0xbef50> │ │ │ │ + ldr r3, [pc, #16] @ d42dc <__cxa_atexit@plt+0xc7ea8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r6, ip, r0, ror #11 │ │ │ │ + biceq sp, fp, r4, asr ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cb3f4 <__cxa_atexit@plt+0xbefc0> │ │ │ │ - ldr r3, [pc, #92] @ cb404 <__cxa_atexit@plt+0xbefd0> │ │ │ │ + bhi d434c <__cxa_atexit@plt+0xc7f18> │ │ │ │ + ldr r3, [pc, #92] @ d435c <__cxa_atexit@plt+0xc7f28> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq cb3d4 <__cxa_atexit@plt+0xbefa0> │ │ │ │ + beq d432c <__cxa_atexit@plt+0xc7ef8> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r7, #61 @ 0x3d │ │ │ │ - bne cb3e4 <__cxa_atexit@plt+0xbefb0> │ │ │ │ - ldr r7, [pc, #60] @ cb408 <__cxa_atexit@plt+0xbefd4> │ │ │ │ + bne d433c <__cxa_atexit@plt+0xc7f08> │ │ │ │ + ldr r7, [pc, #60] @ d4360 <__cxa_atexit@plt+0xc7f2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ cb410 <__cxa_atexit@plt+0xbefdc> │ │ │ │ + ldr r7, [pc, #36] @ d4368 <__cxa_atexit@plt+0xc7f34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ cb40c <__cxa_atexit@plt+0xbefd8> │ │ │ │ + ldr r7, [pc, #16] @ d4364 <__cxa_atexit@plt+0xc7f30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq lr, r0, lsl sl │ │ │ │ - biceq r6, ip, r0, ror #10 │ │ │ │ - mvneq lr, ip, lsr #20 │ │ │ │ + strheq r5, [r1, #160]! @ 0xa0 │ │ │ │ + ldrdeq sp, [fp, #180] @ 0xb4 │ │ │ │ + mvneq r5, ip, asr #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ cb444 <__cxa_atexit@plt+0xbf010> │ │ │ │ + ldr r3, [pc, #32] @ d439c <__cxa_atexit@plt+0xc7f68> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #28] @ cb448 <__cxa_atexit@plt+0xbf014> │ │ │ │ + ldr r2, [pc, #28] @ d43a0 <__cxa_atexit@plt+0xc7f6c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ add r7, r2, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #61 @ 0x3d │ │ │ │ addeq r7, r3, #2 │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r1, #152]! @ 0x98 │ │ │ │ - mvneq lr, ip, ror #19 │ │ │ │ - biceq r6, ip, ip, lsl #10 │ │ │ │ + mvneq r5, r8, asr sl │ │ │ │ + mvneq r5, ip, lsl #21 │ │ │ │ + biceq sp, fp, r0, lsl #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cb488 <__cxa_atexit@plt+0xbf054> │ │ │ │ - ldr r9, [pc, #36] @ cb490 <__cxa_atexit@plt+0xbf05c> │ │ │ │ + bhi d43e0 <__cxa_atexit@plt+0xc7fac> │ │ │ │ + ldr r9, [pc, #36] @ d43e8 <__cxa_atexit@plt+0xc7fb4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ cb494 <__cxa_atexit@plt+0xbf060> │ │ │ │ + ldr r2, [pc, #28] @ d43ec <__cxa_atexit@plt+0xc7fb8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r6, [ip, #68] @ 0x44 │ │ │ │ - strdeq lr, [r1, #140]! @ 0x8c │ │ │ │ + biceq sp, fp, r8, ror #22 │ │ │ │ + @ instruction: 0x01e1599c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cb4c8 <__cxa_atexit@plt+0xbf094> │ │ │ │ + bhi d4420 <__cxa_atexit@plt+0xc7fec> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ cb4d0 <__cxa_atexit@plt+0xbf09c> │ │ │ │ + ldr r2, [pc, #20] @ d4428 <__cxa_atexit@plt+0xc7ff4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r1, #136]! @ 0x88 │ │ │ │ + mvneq r5, r8, asr r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cb504 <__cxa_atexit@plt+0xbf0d0> │ │ │ │ + bhi d445c <__cxa_atexit@plt+0xc8028> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ cb50c <__cxa_atexit@plt+0xbf0d8> │ │ │ │ + ldr r2, [pc, #20] @ d4464 <__cxa_atexit@plt+0xc8030> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, ip, ror r8 │ │ │ │ + mvneq r5, ip, lsl r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cb540 <__cxa_atexit@plt+0xbf10c> │ │ │ │ + bhi d4498 <__cxa_atexit@plt+0xc8064> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ cb548 <__cxa_atexit@plt+0xbf114> │ │ │ │ + ldr r2, [pc, #20] @ d44a0 <__cxa_atexit@plt+0xc806c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r0, asr #16 │ │ │ │ + mvneq r5, r0, ror #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cb594 <__cxa_atexit@plt+0xbf160> │ │ │ │ - ldr r2, [pc, #48] @ cb5a0 <__cxa_atexit@plt+0xbf16c> │ │ │ │ + bhi d44ec <__cxa_atexit@plt+0xc80b8> │ │ │ │ + ldr r2, [pc, #48] @ d44f8 <__cxa_atexit@plt+0xc80c4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq cb588 <__cxa_atexit@plt+0xbf154> │ │ │ │ + beq d44e0 <__cxa_atexit@plt+0xc80ac> │ │ │ │ mov r7, r8 │ │ │ │ - b cb5ac <__cxa_atexit@plt+0xbf178> │ │ │ │ + b d4504 <__cxa_atexit@plt+0xc80d0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq cb614 <__cxa_atexit@plt+0xbf1e0> │ │ │ │ + beq d456c <__cxa_atexit@plt+0xc8138> │ │ │ │ cmp r3, #3 │ │ │ │ - bne cb660 <__cxa_atexit@plt+0xbf22c> │ │ │ │ + bne d45b8 <__cxa_atexit@plt+0xc8184> │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc cb6a0 <__cxa_atexit@plt+0xbf26c> │ │ │ │ - ldr lr, [pc, #220] @ cb6b8 <__cxa_atexit@plt+0xbf284> │ │ │ │ + bcc d45f8 <__cxa_atexit@plt+0xc81c4> │ │ │ │ + ldr lr, [pc, #220] @ d4610 <__cxa_atexit@plt+0xc81dc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #1] │ │ │ │ ldr r7, [r7, #5] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #200] @ cb6bc <__cxa_atexit@plt+0xbf288> │ │ │ │ + ldr lr, [pc, #200] @ d4614 <__cxa_atexit@plt+0xc81e0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #5 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc cb6a0 <__cxa_atexit@plt+0xbf26c> │ │ │ │ - ldr lr, [pc, #160] @ cb6c8 <__cxa_atexit@plt+0xbf294> │ │ │ │ + bcc d45f8 <__cxa_atexit@plt+0xc81c4> │ │ │ │ + ldr lr, [pc, #160] @ d4620 <__cxa_atexit@plt+0xc81ec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #140] @ cb6cc <__cxa_atexit@plt+0xbf298> │ │ │ │ + ldr lr, [pc, #140] @ d4624 <__cxa_atexit@plt+0xc81f0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc cb6a8 <__cxa_atexit@plt+0xbf274> │ │ │ │ - ldr r1, [pc, #76] @ cb6c0 <__cxa_atexit@plt+0xbf28c> │ │ │ │ + bcc d4600 <__cxa_atexit@plt+0xc81cc> │ │ │ │ + ldr r1, [pc, #76] @ d4618 <__cxa_atexit@plt+0xc81e4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #72] @ cb6c4 <__cxa_atexit@plt+0xbf290> │ │ │ │ + ldr lr, [pc, #72] @ d461c <__cxa_atexit@plt+0xc81e8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r2, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ - b cb6ac <__cxa_atexit@plt+0xbf278> │ │ │ │ + b d4604 <__cxa_atexit@plt+0xc81d0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ - mvneq lr, r8, lsr #23 │ │ │ │ + mvneq r5, r4, ror ip │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - mvneq lr, ip, lsr #22 │ │ │ │ + strdeq r5, [r1, #184]! @ 0xb8 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - mvneq lr, r0, ror #22 │ │ │ │ - @ instruction: 0x01cc6298 │ │ │ │ + mvneq r5, ip, lsr #24 │ │ │ │ + biceq sp, fp, ip, lsl #18 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cb730 <__cxa_atexit@plt+0xbf2fc> │ │ │ │ - ldr r7, [pc, #76] @ cb740 <__cxa_atexit@plt+0xbf30c> │ │ │ │ + bhi d4688 <__cxa_atexit@plt+0xc8254> │ │ │ │ + ldr r7, [pc, #76] @ d4698 <__cxa_atexit@plt+0xc8264> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq cb724 <__cxa_atexit@plt+0xbf2f0> │ │ │ │ - ldr r7, [pc, #56] @ cb744 <__cxa_atexit@plt+0xbf310> │ │ │ │ + beq d467c <__cxa_atexit@plt+0xc8248> │ │ │ │ + ldr r7, [pc, #56] @ d469c <__cxa_atexit@plt+0xc8268> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #52] @ cb748 <__cxa_atexit@plt+0xbf314> │ │ │ │ + ldr r3, [pc, #52] @ d46a0 <__cxa_atexit@plt+0xc826c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r7, r9 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cb74c <__cxa_atexit@plt+0xbf318> │ │ │ │ + ldr r7, [pc, #20] @ d46a4 <__cxa_atexit@plt+0xc8270> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - biceq r6, ip, r8, asr #4 │ │ │ │ - biceq r6, ip, ip, asr #4 │ │ │ │ - biceq r6, ip, ip, lsl r2 │ │ │ │ + strheq sp, [fp, #140] @ 0x8c │ │ │ │ + biceq sp, fp, r0, asr #17 │ │ │ │ + @ instruction: 0x01cbd890 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ cb77c <__cxa_atexit@plt+0xbf348> │ │ │ │ + ldr r3, [pc, #24] @ d46d4 <__cxa_atexit@plt+0xc82a0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ cb780 <__cxa_atexit@plt+0xbf34c> │ │ │ │ + ldr r2, [pc, #20] @ d46d8 <__cxa_atexit@plt+0xc82a4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - strdeq r6, [ip, #16] │ │ │ │ - biceq r6, ip, r8, ror #3 │ │ │ │ + biceq sp, fp, r4, ror #16 │ │ │ │ + biceq sp, fp, ip, asr r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ cb7bc <__cxa_atexit@plt+0xbf388> │ │ │ │ + ldr r3, [pc, #36] @ d4714 <__cxa_atexit@plt+0xc82e0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq cb7b0 <__cxa_atexit@plt+0xbf37c> │ │ │ │ + beq d4708 <__cxa_atexit@plt+0xc82d4> │ │ │ │ mov r7, r8 │ │ │ │ - b cb7cc <__cxa_atexit@plt+0xbf398> │ │ │ │ + b d4724 <__cxa_atexit@plt+0xc82f0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r6, ip, ip, lsr #3 │ │ │ │ + biceq sp, fp, r0, lsr #16 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #8]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne cb834 <__cxa_atexit@plt+0xbf400> │ │ │ │ - ldr r3, [pc, #152] @ cb880 <__cxa_atexit@plt+0xbf44c> │ │ │ │ + bne d478c <__cxa_atexit@plt+0xc8358> │ │ │ │ + ldr r3, [pc, #152] @ d47d8 <__cxa_atexit@plt+0xc83a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #12] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cb864 <__cxa_atexit@plt+0xbf430> │ │ │ │ - ldr r7, [pc, #120] @ cb884 <__cxa_atexit@plt+0xbf450> │ │ │ │ + bhi d47bc <__cxa_atexit@plt+0xc8388> │ │ │ │ + ldr r7, [pc, #120] @ d47dc <__cxa_atexit@plt+0xc83a8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #116] @ cb888 <__cxa_atexit@plt+0xbf454> │ │ │ │ + ldr r3, [pc, #116] @ d47e0 <__cxa_atexit@plt+0xc83ac> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ add r7, r3, #1 │ │ │ │ stmib r5, {r7, r9, sl} │ │ │ │ tst sl, #3 │ │ │ │ - beq cb858 <__cxa_atexit@plt+0xbf424> │ │ │ │ + beq d47b0 <__cxa_atexit@plt+0xc837c> │ │ │ │ str sl, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ - ldr r5, [pc, #88] @ cb894 <__cxa_atexit@plt+0xbf460> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ + ldr r5, [pc, #88] @ d47ec <__cxa_atexit@plt+0xc83b8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #84] @ cb898 <__cxa_atexit@plt+0xbf464> │ │ │ │ + ldr r2, [pc, #84] @ d47f0 <__cxa_atexit@plt+0xc83bc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, sl │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ cb88c <__cxa_atexit@plt+0xbf458> │ │ │ │ + ldr r3, [pc, #32] @ d47e4 <__cxa_atexit@plt+0xc83b0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #28] @ cb890 <__cxa_atexit@plt+0xbf45c> │ │ │ │ + ldr r7, [pc, #28] @ d47e8 <__cxa_atexit@plt+0xc83b4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffe8cc │ │ │ │ - biceq r6, ip, r4, asr #2 │ │ │ │ - biceq r6, ip, ip, ror #1 │ │ │ │ - @ instruction: 0x01cc6098 │ │ │ │ + strheq sp, [fp, #120] @ 0x78 │ │ │ │ + biceq sp, fp, r0, ror #14 │ │ │ │ + biceq sp, fp, ip, lsl #14 │ │ │ │ andeq r0, r0, r8, ror #3 │ │ │ │ - biceq r6, ip, r4, lsl r1 │ │ │ │ - ldrdeq r6, [ip] │ │ │ │ + biceq sp, fp, r8, lsl #15 │ │ │ │ + biceq sp, fp, r4, asr #14 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cb90c <__cxa_atexit@plt+0xbf4d8> │ │ │ │ - ldr r3, [pc, #124] @ cb938 <__cxa_atexit@plt+0xbf504> │ │ │ │ + bne d4864 <__cxa_atexit@plt+0xc8430> │ │ │ │ + ldr r3, [pc, #124] @ d4890 <__cxa_atexit@plt+0xc845c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cb920 <__cxa_atexit@plt+0xbf4ec> │ │ │ │ - ldr r3, [pc, #104] @ cb93c <__cxa_atexit@plt+0xbf508> │ │ │ │ + beq d4878 <__cxa_atexit@plt+0xc8444> │ │ │ │ + ldr r3, [pc, #104] @ d4894 <__cxa_atexit@plt+0xc8460> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cb928 <__cxa_atexit@plt+0xbf4f4> │ │ │ │ - ldr r1, [pc, #84] @ cb948 <__cxa_atexit@plt+0xbf514> │ │ │ │ + bhi d4880 <__cxa_atexit@plt+0xc844c> │ │ │ │ + ldr r1, [pc, #84] @ d48a0 <__cxa_atexit@plt+0xc846c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #80] @ cb94c <__cxa_atexit@plt+0xbf518> │ │ │ │ + ldr r2, [pc, #80] @ d48a4 <__cxa_atexit@plt+0xc8470> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r1, r8, r9} │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r2 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #48] @ cb944 <__cxa_atexit@plt+0xbf510> │ │ │ │ + ldr r7, [pc, #48] @ d489c <__cxa_atexit@plt+0xc8468> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ cb940 <__cxa_atexit@plt+0xbf50c> │ │ │ │ + ldr r7, [pc, #16] @ d4898 <__cxa_atexit@plt+0xc8464> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r5, [ip, #244] @ 0xf4 │ │ │ │ - mvneq lr, r4, asr r4 │ │ │ │ + biceq sp, fp, r8, asr #12 │ │ │ │ + strdeq r5, [r1, #68]! @ 0x44 │ │ │ │ @ instruction: 0xffffe150 │ │ │ │ - ldrdeq r5, [ip, #236] @ 0xec │ │ │ │ - biceq r6, ip, ip, lsl r0 │ │ │ │ + biceq sp, fp, r0, asr r5 │ │ │ │ + @ instruction: 0x01cbd690 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #72] @ cb9ac <__cxa_atexit@plt+0xbf578> │ │ │ │ + ldr r3, [pc, #72] @ d4904 <__cxa_atexit@plt+0xc84d0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cb99c <__cxa_atexit@plt+0xbf568> │ │ │ │ - ldr r1, [pc, #44] @ cb9b0 <__cxa_atexit@plt+0xbf57c> │ │ │ │ + bhi d48f4 <__cxa_atexit@plt+0xc84c0> │ │ │ │ + ldr r1, [pc, #44] @ d4908 <__cxa_atexit@plt+0xc84d4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #40] @ cb9b4 <__cxa_atexit@plt+0xbf580> │ │ │ │ + ldr r2, [pc, #40] @ d490c <__cxa_atexit@plt+0xc84d8> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r1, r8, r9} │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r2 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #20] @ cb9b8 <__cxa_atexit@plt+0xbf584> │ │ │ │ + ldr r7, [pc, #20] @ d4910 <__cxa_atexit@plt+0xc84dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffe0c0 │ │ │ │ - biceq r5, ip, ip, asr #28 │ │ │ │ - biceq r5, ip, r0, ror #30 │ │ │ │ - strexbeq r5, ip, [ip] │ │ │ │ + biceq sp, fp, r0, asr #9 │ │ │ │ + ldrdeq sp, [fp, #84] @ 0x54 │ │ │ │ + biceq sp, fp, r0, lsl r6 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cba0c <__cxa_atexit@plt+0xbf5d8> │ │ │ │ - ldr r2, [pc, #52] @ cba18 <__cxa_atexit@plt+0xbf5e4> │ │ │ │ + bcc d4964 <__cxa_atexit@plt+0xc8530> │ │ │ │ + ldr r2, [pc, #52] @ d4970 <__cxa_atexit@plt+0xc853c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ cba1c <__cxa_atexit@plt+0xbf5e8> │ │ │ │ + ldr r1, [pc, #48] @ d4974 <__cxa_atexit@plt+0xc8540> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ add r5, r5, #16 │ │ │ │ sub r8, r6, #3 │ │ │ │ @@ -195970,414 +205144,414 @@ │ │ │ │ mov r7, r6 │ │ │ │ mov r6, r5 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r9, [r6, #4] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r7, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cba60 <__cxa_atexit@plt+0xbf62c> │ │ │ │ - ldr r3, [pc, #36] @ cba78 <__cxa_atexit@plt+0xbf644> │ │ │ │ + bcc d49b8 <__cxa_atexit@plt+0xc8584> │ │ │ │ + ldr r3, [pc, #36] @ d49d0 <__cxa_atexit@plt+0xc859c> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r7, {r3, r9} │ │ │ │ sub r7, r6, #3 │ │ │ │ - b caf94 <__cxa_atexit@plt+0xbeb60> │ │ │ │ - ldr r7, [pc, #20] @ cba7c <__cxa_atexit@plt+0xbf648> │ │ │ │ + b d3eec <__cxa_atexit@plt+0xc7ab8> │ │ │ │ + ldr r7, [pc, #20] @ d49d4 <__cxa_atexit@plt+0xc85a0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff53c │ │ │ │ - biceq r5, ip, r8, ror #29 │ │ │ │ - strdeq r5, [ip, #236] @ 0xec │ │ │ │ + biceq sp, fp, ip, asr r5 │ │ │ │ + biceq sp, fp, r0, ror r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cbae4 <__cxa_atexit@plt+0xbf6b0> │ │ │ │ - ldr r7, [pc, #76] @ cbaf4 <__cxa_atexit@plt+0xbf6c0> │ │ │ │ + bhi d4a3c <__cxa_atexit@plt+0xc8608> │ │ │ │ + ldr r7, [pc, #76] @ d4a4c <__cxa_atexit@plt+0xc8618> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq cbad8 <__cxa_atexit@plt+0xbf6a4> │ │ │ │ - ldr r7, [pc, #56] @ cbaf8 <__cxa_atexit@plt+0xbf6c4> │ │ │ │ + beq d4a30 <__cxa_atexit@plt+0xc85fc> │ │ │ │ + ldr r7, [pc, #56] @ d4a50 <__cxa_atexit@plt+0xc861c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #52] @ cbafc <__cxa_atexit@plt+0xbf6c8> │ │ │ │ + ldr r3, [pc, #52] @ d4a54 <__cxa_atexit@plt+0xc8620> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r7, r9 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cbb00 <__cxa_atexit@plt+0xbf6cc> │ │ │ │ + ldr r7, [pc, #20] @ d4a58 <__cxa_atexit@plt+0xc8624> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ @ instruction: 0xfffffccc │ │ │ │ - stlexbeq r5, r4, [ip] │ │ │ │ - stlexbeq r5, r8, [ip] │ │ │ │ - strheq r5, [ip, #224] @ 0xe0 │ │ │ │ + biceq sp, fp, r8, lsl #10 │ │ │ │ + biceq sp, fp, ip, lsl #10 │ │ │ │ + biceq sp, fp, r4, lsr #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cbb44 <__cxa_atexit@plt+0xbf710> │ │ │ │ - ldr r2, [pc, #40] @ cbb4c <__cxa_atexit@plt+0xbf718> │ │ │ │ + bhi d4a9c <__cxa_atexit@plt+0xc8668> │ │ │ │ + ldr r2, [pc, #40] @ d4aa4 <__cxa_atexit@plt+0xc8670> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r9, [pc, #28] @ cbb50 <__cxa_atexit@plt+0xbf71c> │ │ │ │ + ldr r9, [pc, #28] @ d4aa8 <__cxa_atexit@plt+0xc8674> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r5, ip, r8, asr lr │ │ │ │ - biceq r5, ip, r0, asr lr │ │ │ │ + biceq sp, fp, ip, asr #9 │ │ │ │ + biceq sp, fp, r4, asr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne cbba0 <__cxa_atexit@plt+0xbf76c> │ │ │ │ - ldr r2, [pc, #84] @ cbbc8 <__cxa_atexit@plt+0xbf794> │ │ │ │ + bne d4af8 <__cxa_atexit@plt+0xc86c4> │ │ │ │ + ldr r2, [pc, #84] @ d4b20 <__cxa_atexit@plt+0xc86ec> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq cbbb4 <__cxa_atexit@plt+0xbf780> │ │ │ │ + beq d4b0c <__cxa_atexit@plt+0xc86d8> │ │ │ │ cmp r2, #0 │ │ │ │ - bne cbba0 <__cxa_atexit@plt+0xbf76c> │ │ │ │ + bne d4af8 <__cxa_atexit@plt+0xc86c4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ cbbd0 <__cxa_atexit@plt+0xbf79c> │ │ │ │ + ldr r7, [pc, #40] @ d4b28 <__cxa_atexit@plt+0xc86f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ cbbcc <__cxa_atexit@plt+0xbf798> │ │ │ │ + ldr r7, [pc, #16] @ d4b24 <__cxa_atexit@plt+0xc86f0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - strdeq r5, [ip, #208] @ 0xd0 │ │ │ │ - mvneq lr, r0, asr #3 │ │ │ │ - ldrdeq r5, [ip, #208] @ 0xd0 │ │ │ │ + biceq sp, fp, r4, ror #8 │ │ │ │ + mvneq r5, r0, ror #4 │ │ │ │ + biceq sp, fp, r4, asr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ cbc0c <__cxa_atexit@plt+0xbf7d8> │ │ │ │ + ldr r2, [pc, #36] @ d4b64 <__cxa_atexit@plt+0xc8730> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ cbc10 <__cxa_atexit@plt+0xbf7dc> │ │ │ │ + ldr r3, [pc, #32] @ d4b68 <__cxa_atexit@plt+0xc8734> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r5, ip, r4, asr #27 │ │ │ │ - mvneq lr, r8, ror r1 │ │ │ │ - strheq r5, [ip, #220] @ 0xdc │ │ │ │ + biceq sp, fp, r8, lsr r4 │ │ │ │ + mvneq r5, r8, lsl r2 │ │ │ │ + biceq sp, fp, r0, lsr r4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cbc5c <__cxa_atexit@plt+0xbf828> │ │ │ │ - ldr r1, [pc, #52] @ cbc6c <__cxa_atexit@plt+0xbf838> │ │ │ │ + bhi d4bb4 <__cxa_atexit@plt+0xc8780> │ │ │ │ + ldr r1, [pc, #52] @ d4bc4 <__cxa_atexit@plt+0xc8790> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #48] @ cbc70 <__cxa_atexit@plt+0xbf83c> │ │ │ │ + ldr r2, [pc, #48] @ d4bc8 <__cxa_atexit@plt+0xc8794> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r5, {r1, r8, r9, sl} │ │ │ │ - ldr r5, [pc, #40] @ cbc74 <__cxa_atexit@plt+0xbf840> │ │ │ │ + ldr r5, [pc, #40] @ d4bcc <__cxa_atexit@plt+0xc8798> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r2 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ - ldr r7, [pc, #20] @ cbc78 <__cxa_atexit@plt+0xbf844> │ │ │ │ + ldr r7, [pc, #20] @ d4bd0 <__cxa_atexit@plt+0xc879c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r5, ip, ip, asr #26 │ │ │ │ - mvneq lr, r8, ror #2 │ │ │ │ - biceq r5, ip, r8, lsl #27 │ │ │ │ - biceq r5, ip, r8, asr sp │ │ │ │ + biceq sp, fp, r0, asr #7 │ │ │ │ + mvneq r5, r8, lsl #4 │ │ │ │ + strdeq sp, [fp, #60] @ 0x3c │ │ │ │ + biceq sp, fp, ip, asr #7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ and r1, r3, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne cbd28 <__cxa_atexit@plt+0xbf8f4> │ │ │ │ + bne d4c80 <__cxa_atexit@plt+0xc884c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ mov r2, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc cbd5c <__cxa_atexit@plt+0xbf928> │ │ │ │ - ldr r1, [pc, #200] @ cbd84 <__cxa_atexit@plt+0xbf950> │ │ │ │ + bcc d4cb4 <__cxa_atexit@plt+0xc8880> │ │ │ │ + ldr r1, [pc, #200] @ d4cdc <__cxa_atexit@plt+0xc88a8> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #8]! │ │ │ │ - ldr r0, [pc, #188] @ cbd88 <__cxa_atexit@plt+0xbf954> │ │ │ │ + ldr r0, [pc, #188] @ d4ce0 <__cxa_atexit@plt+0xc88ac> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r3] │ │ │ │ str r0, [r2, #4]! │ │ │ │ ldr r9, [r3, #4] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r7, [r2, #8] │ │ │ │ str r9, [r2, #12] │ │ │ │ sub r7, r3, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cbd6c <__cxa_atexit@plt+0xbf938> │ │ │ │ - ldr r7, [pc, #148] @ cbd8c <__cxa_atexit@plt+0xbf958> │ │ │ │ + bhi d4cc4 <__cxa_atexit@plt+0xc8890> │ │ │ │ + ldr r7, [pc, #148] @ d4ce4 <__cxa_atexit@plt+0xc88b0> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r8, r9} │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r9, #3 │ │ │ │ - beq cbd50 <__cxa_atexit@plt+0xbf91c> │ │ │ │ - ldr r7, [pc, #128] @ cbd90 <__cxa_atexit@plt+0xbf95c> │ │ │ │ + beq d4ca8 <__cxa_atexit@plt+0xc8874> │ │ │ │ + ldr r7, [pc, #128] @ d4ce8 <__cxa_atexit@plt+0xc88b4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #124] @ cbd94 <__cxa_atexit@plt+0xbf960> │ │ │ │ + ldr r3, [pc, #124] @ d4cec <__cxa_atexit@plt+0xc88b8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r7, r9 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ - ldr r5, [pc, #80] @ cbd80 <__cxa_atexit@plt+0xbf94c> │ │ │ │ + ldr r5, [pc, #80] @ d4cd8 <__cxa_atexit@plt+0xc88a4> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2] │ │ │ │ tst r7, #3 │ │ │ │ - beq cbd44 <__cxa_atexit@plt+0xbf910> │ │ │ │ + beq d4c9c <__cxa_atexit@plt+0xc8868> │ │ │ │ mov r5, r2 │ │ │ │ - b cbdc0 <__cxa_atexit@plt+0xbf98c> │ │ │ │ + b d4d18 <__cxa_atexit@plt+0xc88e4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #36] @ cbd98 <__cxa_atexit@plt+0xbf964> │ │ │ │ + ldr r7, [pc, #36] @ d4cf0 <__cxa_atexit@plt+0xc88bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ @ instruction: 0xfffffa60 │ │ │ │ @ instruction: 0xfffffa7c │ │ │ │ - biceq r5, ip, r4, asr #24 │ │ │ │ - biceq r5, ip, r0, lsl ip │ │ │ │ + strheq sp, [fp, #40] @ 0x28 │ │ │ │ + biceq sp, fp, r4, lsl #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r5, ip, r0, lsl ip │ │ │ │ + biceq sp, fp, r4, lsl #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cbe58 <__cxa_atexit@plt+0xbfa24> │ │ │ │ - ldr r3, [pc, #296] @ cbefc <__cxa_atexit@plt+0xbfac8> │ │ │ │ + bne d4db0 <__cxa_atexit@plt+0xc897c> │ │ │ │ + ldr r3, [pc, #296] @ d4e54 <__cxa_atexit@plt+0xc8a20> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cbe9c <__cxa_atexit@plt+0xbfa68> │ │ │ │ + beq d4df4 <__cxa_atexit@plt+0xc89c0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cbec4 <__cxa_atexit@plt+0xbfa90> │ │ │ │ - ldr r1, [pc, #260] @ cbf00 <__cxa_atexit@plt+0xbfacc> │ │ │ │ + bcc d4e1c <__cxa_atexit@plt+0xc89e8> │ │ │ │ + ldr r1, [pc, #260] @ d4e58 <__cxa_atexit@plt+0xc8a24> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ - ldr lr, [pc, #248] @ cbf04 <__cxa_atexit@plt+0xbfad0> │ │ │ │ + ldr lr, [pc, #248] @ d4e5c <__cxa_atexit@plt+0xc8a28> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r2] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r9, [r2, #4] │ │ │ │ str r6, [r2, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ sub r6, r2, #12 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi cbed4 <__cxa_atexit@plt+0xbfaa0> │ │ │ │ - ldr r1, [pc, #208] @ cbf0c <__cxa_atexit@plt+0xbfad8> │ │ │ │ + bhi d4e2c <__cxa_atexit@plt+0xc89f8> │ │ │ │ + ldr r1, [pc, #208] @ d4e64 <__cxa_atexit@plt+0xc8a30> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #204] @ cbf10 <__cxa_atexit@plt+0xbfadc> │ │ │ │ + ldr r2, [pc, #204] @ d4e68 <__cxa_atexit@plt+0xc8a34> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r5, {r1, r8, r9} │ │ │ │ mov r5, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r9, r2 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cbeb0 <__cxa_atexit@plt+0xbfa7c> │ │ │ │ - ldr r7, [pc, #124] @ cbeec <__cxa_atexit@plt+0xbfab8> │ │ │ │ + bhi d4e08 <__cxa_atexit@plt+0xc89d4> │ │ │ │ + ldr r7, [pc, #124] @ d4e44 <__cxa_atexit@plt+0xc8a10> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq cbea4 <__cxa_atexit@plt+0xbfa70> │ │ │ │ - ldr r7, [pc, #108] @ cbef0 <__cxa_atexit@plt+0xbfabc> │ │ │ │ + beq d4dfc <__cxa_atexit@plt+0xc89c8> │ │ │ │ + ldr r7, [pc, #108] @ d4e48 <__cxa_atexit@plt+0xc8a14> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #104] @ cbef4 <__cxa_atexit@plt+0xbfac0> │ │ │ │ + ldr r3, [pc, #104] @ d4e4c <__cxa_atexit@plt+0xc8a18> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r7, r9 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ cbef8 <__cxa_atexit@plt+0xbfac4> │ │ │ │ + ldr r7, [pc, #64] @ d4e50 <__cxa_atexit@plt+0xc8a1c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #44] @ cbf08 <__cxa_atexit@plt+0xbfad4> │ │ │ │ + ldr r7, [pc, #44] @ d4e60 <__cxa_atexit@plt+0xc8a2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff8e8 │ │ │ │ @ instruction: 0xfffff908 │ │ │ │ - ldrdeq r5, [ip, #160] @ 0xa0 │ │ │ │ - biceq r5, ip, ip, asr #21 │ │ │ │ + biceq sp, fp, r4, asr #2 │ │ │ │ + biceq sp, fp, r0, asr #2 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffc7c │ │ │ │ - biceq r5, ip, r8, lsr #20 │ │ │ │ + @ instruction: 0x01cbd09c │ │ │ │ @ instruction: 0xffffdc08 │ │ │ │ - @ instruction: 0x01cc5994 │ │ │ │ - strheq r5, [ip, #160] @ 0xa0 │ │ │ │ + biceq sp, fp, r8 │ │ │ │ + biceq sp, fp, r4, lsr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cbf94 <__cxa_atexit@plt+0xbfb60> │ │ │ │ - ldr r1, [pc, #120] @ cbfb4 <__cxa_atexit@plt+0xbfb80> │ │ │ │ + bcc d4eec <__cxa_atexit@plt+0xc8ab8> │ │ │ │ + ldr r1, [pc, #120] @ d4f0c <__cxa_atexit@plt+0xc8ad8> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ - ldr lr, [pc, #108] @ cbfb8 <__cxa_atexit@plt+0xbfb84> │ │ │ │ + ldr lr, [pc, #108] @ d4f10 <__cxa_atexit@plt+0xc8adc> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r2] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr r9, [r2, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ sub r3, r2, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cbfa0 <__cxa_atexit@plt+0xbfb6c> │ │ │ │ - ldr r1, [pc, #68] @ cbfc0 <__cxa_atexit@plt+0xbfb8c> │ │ │ │ + bhi d4ef8 <__cxa_atexit@plt+0xc8ac4> │ │ │ │ + ldr r1, [pc, #68] @ d4f18 <__cxa_atexit@plt+0xc8ae4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #64] @ cbfc4 <__cxa_atexit@plt+0xbfb90> │ │ │ │ + ldr r2, [pc, #64] @ d4f1c <__cxa_atexit@plt+0xc8ae8> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r5, {r1, r8, r9} │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r2 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #20] @ cbfbc <__cxa_atexit@plt+0xbfb88> │ │ │ │ + ldr r7, [pc, #20] @ d4f14 <__cxa_atexit@plt+0xc8ae0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ @ instruction: 0xfffffb3c │ │ │ │ - biceq r5, ip, ip, asr r9 │ │ │ │ + ldrdeq ip, [fp, #240] @ 0xf0 │ │ │ │ @ instruction: 0xffffdac8 │ │ │ │ - biceq r5, ip, r4, asr r8 │ │ │ │ + biceq ip, fp, r8, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc054 <__cxa_atexit@plt+0xbfc20> │ │ │ │ - ldr r2, [pc, #96] @ cc05c <__cxa_atexit@plt+0xbfc28> │ │ │ │ + bhi d4fac <__cxa_atexit@plt+0xc8b78> │ │ │ │ + ldr r2, [pc, #96] @ d4fb4 <__cxa_atexit@plt+0xc8b80> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ cc060 <__cxa_atexit@plt+0xbfc2c> │ │ │ │ + ldr r1, [pc, #88] @ d4fb8 <__cxa_atexit@plt+0xc8b84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc048 <__cxa_atexit@plt+0xbfc14> │ │ │ │ - ldr r2, [pc, #64] @ cc064 <__cxa_atexit@plt+0xbfc30> │ │ │ │ + beq d4fa0 <__cxa_atexit@plt+0xc8b6c> │ │ │ │ + ldr r2, [pc, #64] @ d4fbc <__cxa_atexit@plt+0xc8b88> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc048 <__cxa_atexit@plt+0xbfc14> │ │ │ │ + beq d4fa0 <__cxa_atexit@plt+0xc8b6c> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq sp, ip, ror #26 │ │ │ │ + mvneq r4, ip, lsl #28 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ cc0a4 <__cxa_atexit@plt+0xbfc70> │ │ │ │ + ldr r3, [pc, #44] @ d4ffc <__cxa_atexit@plt+0xc8bc8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc09c <__cxa_atexit@plt+0xbfc68> │ │ │ │ + beq d4ff4 <__cxa_atexit@plt+0xc8bc0> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -196390,132 +205564,132 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cc124 <__cxa_atexit@plt+0xbfcf0> │ │ │ │ - ldr r2, [pc, #76] @ cc130 <__cxa_atexit@plt+0xbfcfc> │ │ │ │ + bhi d507c <__cxa_atexit@plt+0xc8c48> │ │ │ │ + ldr r2, [pc, #76] @ d5088 <__cxa_atexit@plt+0xc8c54> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ cc134 <__cxa_atexit@plt+0xbfd00> │ │ │ │ + ldr r1, [pc, #68] @ d508c <__cxa_atexit@plt+0xc8c58> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc11c <__cxa_atexit@plt+0xbfce8> │ │ │ │ - ldr r3, [pc, #44] @ cc138 <__cxa_atexit@plt+0xbfd04> │ │ │ │ + beq d5074 <__cxa_atexit@plt+0xc8c40> │ │ │ │ + ldr r3, [pc, #44] @ d5090 <__cxa_atexit@plt+0xc8c5c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq sp, r4, lsl #25 │ │ │ │ + mvneq r4, r4, lsr #26 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cc15c <__cxa_atexit@plt+0xbfd28> │ │ │ │ + ldr r3, [pc, #16] @ d50b4 <__cxa_atexit@plt+0xc8c80> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cc194 <__cxa_atexit@plt+0xbfd60> │ │ │ │ - ldr r2, [pc, #40] @ cc1ac <__cxa_atexit@plt+0xbfd78> │ │ │ │ + bcc d50ec <__cxa_atexit@plt+0xc8cb8> │ │ │ │ + ldr r2, [pc, #40] @ d5104 <__cxa_atexit@plt+0xc8cd0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ cc1b0 <__cxa_atexit@plt+0xbfd7c> │ │ │ │ + ldr r3, [pc, #20] @ d5108 <__cxa_atexit@plt+0xc8cd4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sp, r4, asr #24 │ │ │ │ + mvneq r4, r4, ror #25 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc22c <__cxa_atexit@plt+0xbfdf8> │ │ │ │ - ldr r2, [pc, #100] @ cc234 <__cxa_atexit@plt+0xbfe00> │ │ │ │ + bhi d5184 <__cxa_atexit@plt+0xc8d50> │ │ │ │ + ldr r2, [pc, #100] @ d518c <__cxa_atexit@plt+0xc8d58> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #92] @ cc238 <__cxa_atexit@plt+0xbfe04> │ │ │ │ + ldr r1, [pc, #92] @ d5190 <__cxa_atexit@plt+0xc8d5c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq cc20c <__cxa_atexit@plt+0xbfdd8> │ │ │ │ + beq d5164 <__cxa_atexit@plt+0xc8d30> │ │ │ │ cmp r2, #2 │ │ │ │ - bne cc218 <__cxa_atexit@plt+0xbfde4> │ │ │ │ + bne d5170 <__cxa_atexit@plt+0xc8d3c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ cc23c <__cxa_atexit@plt+0xbfe08> │ │ │ │ + ldr r7, [pc, #28] @ d5194 <__cxa_atexit@plt+0xc8d60> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - @ instruction: 0x01e1db98 │ │ │ │ - mvneq sp, r8, asr #22 │ │ │ │ + mvneq r4, r8, lsr ip │ │ │ │ + mvneq r4, r8, ror #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cc268 <__cxa_atexit@plt+0xbfe34> │ │ │ │ + bne d51c0 <__cxa_atexit@plt+0xc8d8c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ cc27c <__cxa_atexit@plt+0xbfe48> │ │ │ │ + ldr r7, [pc, #12] @ d51d4 <__cxa_atexit@plt+0xc8da0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq sp, [r1, #168]! @ 0xa8 │ │ │ │ + @ instruction: 0x01e14b98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cc2c8 <__cxa_atexit@plt+0xbfe94> │ │ │ │ - ldr r3, [pc, #36] @ cc2d8 <__cxa_atexit@plt+0xbfea4> │ │ │ │ + bcc d5220 <__cxa_atexit@plt+0xc8dec> │ │ │ │ + ldr r3, [pc, #36] @ d5230 <__cxa_atexit@plt+0xc8dfc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -196524,36 +205698,36 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc37c <__cxa_atexit@plt+0xbff48> │ │ │ │ - ldr r6, [pc, #156] @ cc398 <__cxa_atexit@plt+0xbff64> │ │ │ │ + bhi d52d4 <__cxa_atexit@plt+0xc8ea0> │ │ │ │ + ldr r6, [pc, #156] @ d52f0 <__cxa_atexit@plt+0xc8ebc> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #148] @ cc39c <__cxa_atexit@plt+0xbff68> │ │ │ │ + ldr r2, [pc, #148] @ d52f4 <__cxa_atexit@plt+0xc8ec0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r6, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc36c <__cxa_atexit@plt+0xbff38> │ │ │ │ - ldr r6, [pc, #124] @ cc3a0 <__cxa_atexit@plt+0xbff6c> │ │ │ │ + beq d52c4 <__cxa_atexit@plt+0xc8e90> │ │ │ │ + ldr r6, [pc, #124] @ d52f8 <__cxa_atexit@plt+0xc8ec4> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str r6, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc36c <__cxa_atexit@plt+0xbff38> │ │ │ │ + beq d52c4 <__cxa_atexit@plt+0xc8e90> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cc388 <__cxa_atexit@plt+0xbff54> │ │ │ │ - ldr r3, [pc, #88] @ cc3a4 <__cxa_atexit@plt+0xbff70> │ │ │ │ + bcc d52e0 <__cxa_atexit@plt+0xc8eac> │ │ │ │ + ldr r3, [pc, #88] @ d52fc <__cxa_atexit@plt+0xc8ec8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -196567,31 +205741,31 @@ │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, ip, ror #20 │ │ │ │ + mvneq r4, ip, lsl #22 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r6, [pc, #96] @ cc41c <__cxa_atexit@plt+0xbffe8> │ │ │ │ + ldr r6, [pc, #96] @ d5374 <__cxa_atexit@plt+0xc8f40> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc404 <__cxa_atexit@plt+0xbffd0> │ │ │ │ + beq d535c <__cxa_atexit@plt+0xc8f28> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cc410 <__cxa_atexit@plt+0xbffdc> │ │ │ │ - ldr r3, [pc, #60] @ cc420 <__cxa_atexit@plt+0xbffec> │ │ │ │ + bcc d5368 <__cxa_atexit@plt+0xc8f34> │ │ │ │ + ldr r3, [pc, #60] @ d5378 <__cxa_atexit@plt+0xc8f44> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -196607,131 +205781,131 @@ │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cc468 <__cxa_atexit@plt+0xc0034> │ │ │ │ - ldr r3, [pc, #44] @ cc474 <__cxa_atexit@plt+0xc0040> │ │ │ │ + bcc d53c0 <__cxa_atexit@plt+0xc8f8c> │ │ │ │ + ldr r3, [pc, #44] @ d53cc <__cxa_atexit@plt+0xc8f98> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - strdeq r5, [ip, #88] @ 0x58 │ │ │ │ + biceq ip, fp, ip, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc4e0 <__cxa_atexit@plt+0xc00ac> │ │ │ │ - ldr r2, [pc, #80] @ cc4e8 <__cxa_atexit@plt+0xc00b4> │ │ │ │ + bhi d5438 <__cxa_atexit@plt+0xc9004> │ │ │ │ + ldr r2, [pc, #80] @ d5440 <__cxa_atexit@plt+0xc900c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #72] @ cc4ec <__cxa_atexit@plt+0xc00b8> │ │ │ │ + ldr r1, [pc, #72] @ d5444 <__cxa_atexit@plt+0xc9010> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc4d4 <__cxa_atexit@plt+0xc00a0> │ │ │ │ - ldr r3, [pc, #48] @ cc4f0 <__cxa_atexit@plt+0xc00bc> │ │ │ │ + beq d542c <__cxa_atexit@plt+0xc8ff8> │ │ │ │ + ldr r3, [pc, #48] @ d5448 <__cxa_atexit@plt+0xc9014> │ │ │ │ add r3, pc, r3 │ │ │ │ sub r5, r5, #8 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ mov sl, #0 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - ldrdeq sp, [r1, #128]! @ 0x80 │ │ │ │ - biceq r5, ip, ip, ror #10 │ │ │ │ - biceq r5, ip, ip, ror r5 │ │ │ │ + mvneq r4, r0, ror r9 │ │ │ │ + biceq ip, fp, r0, ror #23 │ │ │ │ + strdeq ip, [fp, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ cc51c <__cxa_atexit@plt+0xc00e8> │ │ │ │ + ldr r3, [pc, #20] @ d5474 <__cxa_atexit@plt+0xc9040> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ mov sl, #0 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ - biceq r5, ip, r4, lsr #10 │ │ │ │ - biceq r5, ip, r0, asr r5 │ │ │ │ + @ instruction: 0x01cbcb98 │ │ │ │ + biceq ip, fp, r4, asr #23 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cc570 <__cxa_atexit@plt+0xc013c> │ │ │ │ - ldr r2, [pc, #56] @ cc57c <__cxa_atexit@plt+0xc0148> │ │ │ │ + bhi d54c8 <__cxa_atexit@plt+0xc9094> │ │ │ │ + ldr r2, [pc, #56] @ d54d4 <__cxa_atexit@plt+0xc90a0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r0, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc568 <__cxa_atexit@plt+0xc0134> │ │ │ │ - b cc58c <__cxa_atexit@plt+0xc0158> │ │ │ │ + beq d54c0 <__cxa_atexit@plt+0xc908c> │ │ │ │ + b d54e4 <__cxa_atexit@plt+0xc90b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - strdeq r5, [ip, #64] @ 0x40 │ │ │ │ + biceq ip, fp, r4, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cc630 <__cxa_atexit@plt+0xc01fc> │ │ │ │ + bcc d5588 <__cxa_atexit@plt+0xc9154> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #0 │ │ │ │ - ble cc5dc <__cxa_atexit@plt+0xc01a8> │ │ │ │ - ldr r7, [pc, #152] @ cc648 <__cxa_atexit@plt+0xc0214> │ │ │ │ + ble d5534 <__cxa_atexit@plt+0xc9100> │ │ │ │ + ldr r7, [pc, #152] @ d55a0 <__cxa_atexit@plt+0xc916c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #136] @ cc64c <__cxa_atexit@plt+0xc0218> │ │ │ │ + ldr r2, [pc, #136] @ d55a4 <__cxa_atexit@plt+0xc9170> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #92] @ cc640 <__cxa_atexit@plt+0xc020c> │ │ │ │ + ldr r7, [pc, #92] @ d5598 <__cxa_atexit@plt+0xc9164> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #8]! │ │ │ │ ldr r7, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc624 <__cxa_atexit@plt+0xc01f0> │ │ │ │ - ldr r2, [pc, #68] @ cc644 <__cxa_atexit@plt+0xc0210> │ │ │ │ + beq d557c <__cxa_atexit@plt+0xc9148> │ │ │ │ + ldr r2, [pc, #68] @ d559c <__cxa_atexit@plt+0xc9168> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc624 <__cxa_atexit@plt+0xc01f0> │ │ │ │ + beq d557c <__cxa_atexit@plt+0xc9148> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ @@ -196739,23 +205913,23 @@ │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ - strheq sp, [r1, #140]! @ 0x8c │ │ │ │ + mvneq r4, ip, asr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ cc68c <__cxa_atexit@plt+0xc0258> │ │ │ │ + ldr r3, [pc, #44] @ d55e4 <__cxa_atexit@plt+0xc91b0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cc684 <__cxa_atexit@plt+0xc0250> │ │ │ │ + beq d55dc <__cxa_atexit@plt+0xc91a8> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -196763,141 +205937,141 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - biceq r5, ip, r0, lsl #8 │ │ │ │ + biceq ip, fp, r4, ror sl │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cc740 <__cxa_atexit@plt+0xc030c> │ │ │ │ - ldr lr, [pc, #144] @ cc764 <__cxa_atexit@plt+0xc0330> │ │ │ │ + bcc d5698 <__cxa_atexit@plt+0xc9264> │ │ │ │ + ldr lr, [pc, #144] @ d56bc <__cxa_atexit@plt+0xc9288> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #8] │ │ │ │ add sl, r7, #12 │ │ │ │ ldm sl, {r0, r3, sl} │ │ │ │ - ldr r9, [pc, #128] @ cc768 <__cxa_atexit@plt+0xc0334> │ │ │ │ + ldr r9, [pc, #128] @ d56c0 <__cxa_atexit@plt+0xc928c> │ │ │ │ add r9, pc, r9 │ │ │ │ str lr, [r2, #4]! │ │ │ │ str r1, [r2, #20] │ │ │ │ str r0, [r2, #24] │ │ │ │ str r3, [r2, #28] │ │ │ │ str r1, [r2, #8] │ │ │ │ mov r8, r2 │ │ │ │ str r9, [r8, #12]! │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc750 <__cxa_atexit@plt+0xc031c> │ │ │ │ - ldr r1, [pc, #88] @ cc770 <__cxa_atexit@plt+0xc033c> │ │ │ │ + bhi d56a8 <__cxa_atexit@plt+0xc9274> │ │ │ │ + ldr r1, [pc, #88] @ d56c8 <__cxa_atexit@plt+0xc9294> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #84] @ cc774 <__cxa_atexit@plt+0xc0340> │ │ │ │ + ldr r9, [pc, #84] @ d56cc <__cxa_atexit@plt+0xc9298> │ │ │ │ add r9, pc, r9 │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ stmdb r5, {r2, sl} │ │ │ │ - ldr r5, [pc, #68] @ cc778 <__cxa_atexit@plt+0xc0344> │ │ │ │ + ldr r5, [pc, #68] @ d56d0 <__cxa_atexit@plt+0xc929c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cc76c <__cxa_atexit@plt+0xc0338> │ │ │ │ + ldr r7, [pc, #20] @ d56c4 <__cxa_atexit@plt+0xc9290> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - @ instruction: 0x01cc5294 │ │ │ │ + biceq ip, fp, r8, lsl #18 │ │ │ │ @ instruction: 0xfffff56c │ │ │ │ - biceq r5, ip, ip, ror #4 │ │ │ │ - mvneq sp, r0, lsl #13 │ │ │ │ + biceq ip, fp, r0, ror #17 │ │ │ │ + mvneq r4, r0, lsr #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc7b8 <__cxa_atexit@plt+0xc0384> │ │ │ │ - ldr r2, [pc, #40] @ cc7c0 <__cxa_atexit@plt+0xc038c> │ │ │ │ + bhi d5710 <__cxa_atexit@plt+0xc92dc> │ │ │ │ + ldr r2, [pc, #40] @ d5718 <__cxa_atexit@plt+0xc92e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ cc7c4 <__cxa_atexit@plt+0xc0390> │ │ │ │ + ldr r1, [pc, #32] @ d571c <__cxa_atexit@plt+0xc92e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrdeq sp, [r1, #80]! @ 0x50 │ │ │ │ + mvneq r4, r0, ror r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cc7e8 <__cxa_atexit@plt+0xc03b4> │ │ │ │ + ldr r3, [pc, #16] @ d5740 <__cxa_atexit@plt+0xc930c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - mvneq sp, ip, asr #19 │ │ │ │ + @ instruction: 0x01e14a98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cc820 <__cxa_atexit@plt+0xc03ec> │ │ │ │ + bhi d5778 <__cxa_atexit@plt+0xc9344> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ cc828 <__cxa_atexit@plt+0xc03f4> │ │ │ │ + ldr r1, [pc, #24] @ d5780 <__cxa_atexit@plt+0xc934c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b cc838 <__cxa_atexit@plt+0xc0404> │ │ │ │ + b d5790 <__cxa_atexit@plt+0xc935c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r4, ror #10 │ │ │ │ + mvneq r4, r4, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cc8f0 <__cxa_atexit@plt+0xc04bc> │ │ │ │ - ldr r3, [pc, #196] @ cc910 <__cxa_atexit@plt+0xc04dc> │ │ │ │ + bhi d5848 <__cxa_atexit@plt+0xc9414> │ │ │ │ + ldr r3, [pc, #196] @ d5868 <__cxa_atexit@plt+0xc9434> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq cc8d0 <__cxa_atexit@plt+0xc049c> │ │ │ │ + beq d5828 <__cxa_atexit@plt+0xc93f4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne cc8e0 <__cxa_atexit@plt+0xc04ac> │ │ │ │ + bne d5838 <__cxa_atexit@plt+0xc9404> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc cc8f8 <__cxa_atexit@plt+0xc04c4> │ │ │ │ - ldr lr, [pc, #148] @ cc914 <__cxa_atexit@plt+0xc04e0> │ │ │ │ + bcc d5850 <__cxa_atexit@plt+0xc941c> │ │ │ │ + ldr lr, [pc, #148] @ d586c <__cxa_atexit@plt+0xc9438> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ cc918 <__cxa_atexit@plt+0xc04e4> │ │ │ │ + ldr lr, [pc, #124] @ d5870 <__cxa_atexit@plt+0xc943c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ - ldr r1, [pc, #112] @ cc91c <__cxa_atexit@plt+0xc04e8> │ │ │ │ + ldr r1, [pc, #112] @ d5874 <__cxa_atexit@plt+0xc9440> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r6 │ │ │ │ str r1, [r7, #16]! │ │ │ │ str r2, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r6, [r6, #36] @ 0x24 │ │ │ │ @@ -196918,35 +206092,35 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq sp, r0, lsl #10 │ │ │ │ - mvneq sp, r4, lsl #13 │ │ │ │ + mvneq r4, r0, lsr #11 │ │ │ │ + mvneq r4, r4, lsr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cc99c <__cxa_atexit@plt+0xc0568> │ │ │ │ + bne d58f4 <__cxa_atexit@plt+0xc94c0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cc9b0 <__cxa_atexit@plt+0xc057c> │ │ │ │ - ldr r2, [pc, #116] @ cc9c0 <__cxa_atexit@plt+0xc058c> │ │ │ │ + bcc d5908 <__cxa_atexit@plt+0xc94d4> │ │ │ │ + ldr r2, [pc, #116] @ d5918 <__cxa_atexit@plt+0xc94e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #92] @ cc9c4 <__cxa_atexit@plt+0xc0590> │ │ │ │ + ldr lr, [pc, #92] @ d591c <__cxa_atexit@plt+0xc94e8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #88] @ cc9c8 <__cxa_atexit@plt+0xc0594> │ │ │ │ + ldr r8, [pc, #88] @ d5920 <__cxa_atexit@plt+0xc94ec> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r0, r6 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ @@ -196961,99 +206135,99 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq sp, r4, lsr r4 │ │ │ │ - mvneq sp, r0, asr #11 │ │ │ │ + ldrdeq r4, [r1, #68]! @ 0x44 │ │ │ │ + mvneq r4, r0, ror #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cca34 <__cxa_atexit@plt+0xc0600> │ │ │ │ + bhi d598c <__cxa_atexit@plt+0xc9558> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc cca40 <__cxa_atexit@plt+0xc060c> │ │ │ │ - ldr r1, [pc, #84] @ cca50 <__cxa_atexit@plt+0xc061c> │ │ │ │ + bcc d5998 <__cxa_atexit@plt+0xc9564> │ │ │ │ + ldr r1, [pc, #84] @ d59a8 <__cxa_atexit@plt+0xc9574> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ cca54 <__cxa_atexit@plt+0xc0620> │ │ │ │ + ldr r0, [pc, #80] @ d59ac <__cxa_atexit@plt+0xc9578> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r5, [pc, #64] @ cca58 <__cxa_atexit@plt+0xc0624> │ │ │ │ + ldr r5, [pc, #64] @ d59b0 <__cxa_atexit@plt+0xc957c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r5, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b cc838 <__cxa_atexit@plt+0xc0404> │ │ │ │ + b d5790 <__cxa_atexit@plt+0xc935c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd84 │ │ │ │ - mvneq sp, r0, ror r3 │ │ │ │ + mvneq r4, r0, lsl r4 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cca90 <__cxa_atexit@plt+0xc065c> │ │ │ │ + bhi d59e8 <__cxa_atexit@plt+0xc95b4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ cca98 <__cxa_atexit@plt+0xc0664> │ │ │ │ + ldr r1, [pc, #24] @ d59f0 <__cxa_atexit@plt+0xc95bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b ccaa8 <__cxa_atexit@plt+0xc0674> │ │ │ │ + b d5a00 <__cxa_atexit@plt+0xc95cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sp, [r1, #36]! @ 0x24 │ │ │ │ + @ instruction: 0x01e14394 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ccb60 <__cxa_atexit@plt+0xc072c> │ │ │ │ - ldr r3, [pc, #196] @ ccb80 <__cxa_atexit@plt+0xc074c> │ │ │ │ + bhi d5ab8 <__cxa_atexit@plt+0xc9684> │ │ │ │ + ldr r3, [pc, #196] @ d5ad8 <__cxa_atexit@plt+0xc96a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq ccb40 <__cxa_atexit@plt+0xc070c> │ │ │ │ + beq d5a98 <__cxa_atexit@plt+0xc9664> │ │ │ │ cmp r7, #2 │ │ │ │ - bne ccb50 <__cxa_atexit@plt+0xc071c> │ │ │ │ + bne d5aa8 <__cxa_atexit@plt+0xc9674> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ccb68 <__cxa_atexit@plt+0xc0734> │ │ │ │ - ldr lr, [pc, #148] @ ccb84 <__cxa_atexit@plt+0xc0750> │ │ │ │ + bcc d5ac0 <__cxa_atexit@plt+0xc968c> │ │ │ │ + ldr lr, [pc, #148] @ d5adc <__cxa_atexit@plt+0xc96a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ ccb88 <__cxa_atexit@plt+0xc0754> │ │ │ │ + ldr lr, [pc, #124] @ d5ae0 <__cxa_atexit@plt+0xc96ac> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ - ldr r1, [pc, #112] @ ccb8c <__cxa_atexit@plt+0xc0758> │ │ │ │ + ldr r1, [pc, #112] @ d5ae4 <__cxa_atexit@plt+0xc96b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r6 │ │ │ │ str r1, [r7, #16]! │ │ │ │ str r2, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r6, [r6, #36] @ 0x24 │ │ │ │ @@ -197074,35 +206248,35 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - @ instruction: 0x01e1d290 │ │ │ │ - mvneq sp, r4, lsl r4 │ │ │ │ + mvneq r4, r0, lsr r3 │ │ │ │ + strheq r4, [r1, #68]! @ 0x44 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ccc0c <__cxa_atexit@plt+0xc07d8> │ │ │ │ + bne d5b64 <__cxa_atexit@plt+0xc9730> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ccc20 <__cxa_atexit@plt+0xc07ec> │ │ │ │ - ldr r2, [pc, #116] @ ccc30 <__cxa_atexit@plt+0xc07fc> │ │ │ │ + bcc d5b78 <__cxa_atexit@plt+0xc9744> │ │ │ │ + ldr r2, [pc, #116] @ d5b88 <__cxa_atexit@plt+0xc9754> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #92] @ ccc34 <__cxa_atexit@plt+0xc0800> │ │ │ │ + ldr lr, [pc, #92] @ d5b8c <__cxa_atexit@plt+0xc9758> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #88] @ ccc38 <__cxa_atexit@plt+0xc0804> │ │ │ │ + ldr r8, [pc, #88] @ d5b90 <__cxa_atexit@plt+0xc975c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r0, r6 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ @@ -197117,28 +206291,28 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - mvneq sp, r4, asr #3 │ │ │ │ - mvneq sp, r0, asr r3 │ │ │ │ + mvneq r4, r4, ror #4 │ │ │ │ + strdeq r4, [r1, #48]! @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ccc84 <__cxa_atexit@plt+0xc0850> │ │ │ │ - ldr r3, [pc, #36] @ ccc94 <__cxa_atexit@plt+0xc0860> │ │ │ │ + bcc d5bdc <__cxa_atexit@plt+0xc97a8> │ │ │ │ + ldr r3, [pc, #36] @ d5bec <__cxa_atexit@plt+0xc97b8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -197147,36 +206321,36 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ccd38 <__cxa_atexit@plt+0xc0904> │ │ │ │ - ldr r6, [pc, #156] @ ccd54 <__cxa_atexit@plt+0xc0920> │ │ │ │ + bhi d5c90 <__cxa_atexit@plt+0xc985c> │ │ │ │ + ldr r6, [pc, #156] @ d5cac <__cxa_atexit@plt+0xc9878> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #148] @ ccd58 <__cxa_atexit@plt+0xc0924> │ │ │ │ + ldr r2, [pc, #148] @ d5cb0 <__cxa_atexit@plt+0xc987c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r6, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq ccd28 <__cxa_atexit@plt+0xc08f4> │ │ │ │ - ldr r6, [pc, #124] @ ccd5c <__cxa_atexit@plt+0xc0928> │ │ │ │ + beq d5c80 <__cxa_atexit@plt+0xc984c> │ │ │ │ + ldr r6, [pc, #124] @ d5cb4 <__cxa_atexit@plt+0xc9880> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str r6, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq ccd28 <__cxa_atexit@plt+0xc08f4> │ │ │ │ + beq d5c80 <__cxa_atexit@plt+0xc984c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ccd44 <__cxa_atexit@plt+0xc0910> │ │ │ │ - ldr r3, [pc, #88] @ ccd60 <__cxa_atexit@plt+0xc092c> │ │ │ │ + bcc d5c9c <__cxa_atexit@plt+0xc9868> │ │ │ │ + ldr r3, [pc, #88] @ d5cb8 <__cxa_atexit@plt+0xc9884> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -197190,31 +206364,31 @@ │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strheq sp, [r1, #0]! │ │ │ │ + mvneq r4, r0, asr r1 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r6, [pc, #96] @ ccdd8 <__cxa_atexit@plt+0xc09a4> │ │ │ │ + ldr r6, [pc, #96] @ d5d30 <__cxa_atexit@plt+0xc98fc> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ccdc0 <__cxa_atexit@plt+0xc098c> │ │ │ │ + beq d5d18 <__cxa_atexit@plt+0xc98e4> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ccdcc <__cxa_atexit@plt+0xc0998> │ │ │ │ - ldr r3, [pc, #60] @ ccddc <__cxa_atexit@plt+0xc09a8> │ │ │ │ + bcc d5d24 <__cxa_atexit@plt+0xc98f0> │ │ │ │ + ldr r3, [pc, #60] @ d5d34 <__cxa_atexit@plt+0xc9900> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -197230,159 +206404,159 @@ │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cce24 <__cxa_atexit@plt+0xc09f0> │ │ │ │ - ldr r3, [pc, #44] @ cce30 <__cxa_atexit@plt+0xc09fc> │ │ │ │ + bcc d5d7c <__cxa_atexit@plt+0xc9948> │ │ │ │ + ldr r3, [pc, #44] @ d5d88 <__cxa_atexit@plt+0xc9954> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - biceq r4, ip, ip, lsr ip │ │ │ │ + strheq ip, [fp, #32] │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ccea0 <__cxa_atexit@plt+0xc0a6c> │ │ │ │ - ldr lr, [pc, #84] @ cceac <__cxa_atexit@plt+0xc0a78> │ │ │ │ + bhi d5df8 <__cxa_atexit@plt+0xc99c4> │ │ │ │ + ldr lr, [pc, #84] @ d5e04 <__cxa_atexit@plt+0xc99d0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r3, #8] │ │ │ │ ldr r0, [r3, #12] │ │ │ │ - ldr r1, [pc, #72] @ cceb0 <__cxa_atexit@plt+0xc0a7c> │ │ │ │ + ldr r1, [pc, #72] @ d5e08 <__cxa_atexit@plt+0xc99d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq cce94 <__cxa_atexit@plt+0xc0a60> │ │ │ │ - ldr r3, [pc, #52] @ cceb4 <__cxa_atexit@plt+0xc0a80> │ │ │ │ + beq d5dec <__cxa_atexit@plt+0xc99b8> │ │ │ │ + ldr r3, [pc, #52] @ d5e0c <__cxa_atexit@plt+0xc99d8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-12] │ │ │ │ sub r5, r5, #8 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq ip, ip, lsl #30 │ │ │ │ - biceq r4, ip, ip, lsr #23 │ │ │ │ - strheq r4, [ip, #184] @ 0xb8 │ │ │ │ + mvneq r3, ip, lsr #31 │ │ │ │ + biceq ip, fp, r0, lsr #4 │ │ │ │ + biceq ip, fp, ip, lsr #4 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ ccee0 <__cxa_atexit@plt+0xc0aac> │ │ │ │ + ldr r3, [pc, #20] @ d5e38 <__cxa_atexit@plt+0xc9a04> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ - biceq r4, ip, r0, ror #22 │ │ │ │ - biceq r4, ip, ip, lsl #23 │ │ │ │ + ldrdeq ip, [fp, #20] │ │ │ │ + biceq ip, fp, r0, lsl #4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ccf54 <__cxa_atexit@plt+0xc0b20> │ │ │ │ - ldr lr, [pc, #88] @ ccf60 <__cxa_atexit@plt+0xc0b2c> │ │ │ │ + bhi d5eac <__cxa_atexit@plt+0xc9a78> │ │ │ │ + ldr lr, [pc, #88] @ d5eb8 <__cxa_atexit@plt+0xc9a84> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #8] │ │ │ │ add r7, r7, #12 │ │ │ │ ldm r7, {r0, r2, r7} │ │ │ │ str lr, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ stmdb r3, {r0, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq ccf4c <__cxa_atexit@plt+0xc0b18> │ │ │ │ - ldr r2, [pc, #52] @ ccf64 <__cxa_atexit@plt+0xc0b30> │ │ │ │ + beq d5ea4 <__cxa_atexit@plt+0xc9a70> │ │ │ │ + ldr r2, [pc, #52] @ d5ebc <__cxa_atexit@plt+0xc9a88> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r3, #-4] │ │ │ │ str r2, [r3, #-16] │ │ │ │ str r1, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ccf4c <__cxa_atexit@plt+0xc0b18> │ │ │ │ - b ccfb0 <__cxa_atexit@plt+0xc0b7c> │ │ │ │ + beq d5ea4 <__cxa_atexit@plt+0xc9a70> │ │ │ │ + b d5f08 <__cxa_atexit@plt+0xc9ad4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - biceq r4, ip, r8, lsl #22 │ │ │ │ + biceq ip, fp, ip, ror r1 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ ccfa0 <__cxa_atexit@plt+0xc0b6c> │ │ │ │ + ldr r3, [pc, #36] @ d5ef8 <__cxa_atexit@plt+0xc9ac4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq ccf98 <__cxa_atexit@plt+0xc0b64> │ │ │ │ - b ccfb0 <__cxa_atexit@plt+0xc0b7c> │ │ │ │ + beq d5ef0 <__cxa_atexit@plt+0xc9abc> │ │ │ │ + b d5f08 <__cxa_atexit@plt+0xc9ad4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r4, ip, ip, asr #21 │ │ │ │ + biceq ip, fp, r0, asr #2 │ │ │ │ andeq r0, r0, r3, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r3, r2 │ │ │ │ - bcc cd05c <__cxa_atexit@plt+0xc0c28> │ │ │ │ + bcc d5fb4 <__cxa_atexit@plt+0xc9b80> │ │ │ │ mov r3, r5 │ │ │ │ ldr r1, [r3, #12]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r1, r7 │ │ │ │ - bge cd00c <__cxa_atexit@plt+0xc0bd8> │ │ │ │ - ldr r7, [pc, #152] @ cd074 <__cxa_atexit@plt+0xc0c40> │ │ │ │ + bge d5f64 <__cxa_atexit@plt+0xc9b30> │ │ │ │ + ldr r7, [pc, #152] @ d5fcc <__cxa_atexit@plt+0xc9b98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #140] @ cd078 <__cxa_atexit@plt+0xc0c44> │ │ │ │ + ldr r7, [pc, #140] @ d5fd0 <__cxa_atexit@plt+0xc9b9c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r3, [r5, #-8] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #2 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #88] @ cd06c <__cxa_atexit@plt+0xc0c38> │ │ │ │ + ldr r2, [pc, #88] @ d5fc4 <__cxa_atexit@plt+0xc9b90> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd050 <__cxa_atexit@plt+0xc0c1c> │ │ │ │ - ldr r2, [pc, #68] @ cd070 <__cxa_atexit@plt+0xc0c3c> │ │ │ │ + beq d5fa8 <__cxa_atexit@plt+0xc9b74> │ │ │ │ + ldr r2, [pc, #68] @ d5fc8 <__cxa_atexit@plt+0xc9b94> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd050 <__cxa_atexit@plt+0xc0c1c> │ │ │ │ + beq d5fa8 <__cxa_atexit@plt+0xc9b74> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #16 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ @@ -197390,23 +206564,23 @@ │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ - stlexheq ip, r4, [r1] │ │ │ │ + mvneq r3, r4, lsr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ cd0b8 <__cxa_atexit@plt+0xc0c84> │ │ │ │ + ldr r3, [pc, #44] @ d6010 <__cxa_atexit@plt+0xc9bdc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd0b0 <__cxa_atexit@plt+0xc0c7c> │ │ │ │ + beq d6008 <__cxa_atexit@plt+0xc9bd4> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -197418,26 +206592,26 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cd144 <__cxa_atexit@plt+0xc0d10> │ │ │ │ - ldr r2, [pc, #108] @ cd160 <__cxa_atexit@plt+0xc0d2c> │ │ │ │ + bhi d609c <__cxa_atexit@plt+0xc9c68> │ │ │ │ + ldr r2, [pc, #108] @ d60b8 <__cxa_atexit@plt+0xc9c84> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd138 <__cxa_atexit@plt+0xc0d04> │ │ │ │ + beq d6090 <__cxa_atexit@plt+0xc9c5c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc cd14c <__cxa_atexit@plt+0xc0d18> │ │ │ │ - ldr r3, [pc, #72] @ cd164 <__cxa_atexit@plt+0xc0d30> │ │ │ │ + bcc d60a4 <__cxa_atexit@plt+0xc9c70> │ │ │ │ + ldr r3, [pc, #72] @ d60bc <__cxa_atexit@plt+0xc9c88> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -197449,50 +206623,50 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq ip, ip, lsr #25 │ │ │ │ + mvneq r3, ip, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cd1a4 <__cxa_atexit@plt+0xc0d70> │ │ │ │ - ldr r2, [pc, #36] @ cd1b0 <__cxa_atexit@plt+0xc0d7c> │ │ │ │ + bcc d60fc <__cxa_atexit@plt+0xc9cc8> │ │ │ │ + ldr r2, [pc, #36] @ d6108 <__cxa_atexit@plt+0xc9cd4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, ip, lsr ip │ │ │ │ + ldrdeq r3, [r1, #204]! @ 0xcc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cd220 <__cxa_atexit@plt+0xc0dec> │ │ │ │ - ldr r2, [pc, #108] @ cd23c <__cxa_atexit@plt+0xc0e08> │ │ │ │ + bhi d6178 <__cxa_atexit@plt+0xc9d44> │ │ │ │ + ldr r2, [pc, #108] @ d6194 <__cxa_atexit@plt+0xc9d60> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd214 <__cxa_atexit@plt+0xc0de0> │ │ │ │ + beq d616c <__cxa_atexit@plt+0xc9d38> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc cd228 <__cxa_atexit@plt+0xc0df4> │ │ │ │ - ldr r3, [pc, #72] @ cd240 <__cxa_atexit@plt+0xc0e0c> │ │ │ │ + bcc d6180 <__cxa_atexit@plt+0xc9d4c> │ │ │ │ + ldr r3, [pc, #72] @ d6198 <__cxa_atexit@plt+0xc9d64> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -197504,50 +206678,50 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - ldrdeq ip, [r1, #176]! @ 0xb0 │ │ │ │ + mvneq r3, r0, ror ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cd280 <__cxa_atexit@plt+0xc0e4c> │ │ │ │ - ldr r2, [pc, #36] @ cd28c <__cxa_atexit@plt+0xc0e58> │ │ │ │ + bcc d61d8 <__cxa_atexit@plt+0xc9da4> │ │ │ │ + ldr r2, [pc, #36] @ d61e4 <__cxa_atexit@plt+0xc9db0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r0, ror #22 │ │ │ │ + mvneq r3, r0, lsl #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cd2fc <__cxa_atexit@plt+0xc0ec8> │ │ │ │ - ldr r2, [pc, #108] @ cd318 <__cxa_atexit@plt+0xc0ee4> │ │ │ │ + bhi d6254 <__cxa_atexit@plt+0xc9e20> │ │ │ │ + ldr r2, [pc, #108] @ d6270 <__cxa_atexit@plt+0xc9e3c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd2f0 <__cxa_atexit@plt+0xc0ebc> │ │ │ │ + beq d6248 <__cxa_atexit@plt+0xc9e14> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc cd304 <__cxa_atexit@plt+0xc0ed0> │ │ │ │ - ldr r3, [pc, #72] @ cd31c <__cxa_atexit@plt+0xc0ee8> │ │ │ │ + bcc d625c <__cxa_atexit@plt+0xc9e28> │ │ │ │ + ldr r3, [pc, #72] @ d6274 <__cxa_atexit@plt+0xc9e40> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -197559,2243 +206733,2243 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - strdeq ip, [r1, #164]! @ 0xa4 │ │ │ │ + @ instruction: 0x01e13b94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cd35c <__cxa_atexit@plt+0xc0f28> │ │ │ │ - ldr r2, [pc, #36] @ cd368 <__cxa_atexit@plt+0xc0f34> │ │ │ │ + bcc d62b4 <__cxa_atexit@plt+0xc9e80> │ │ │ │ + ldr r2, [pc, #36] @ d62c0 <__cxa_atexit@plt+0xc9e8c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r4, lsl #21 │ │ │ │ - biceq r4, ip, ip, asr #14 │ │ │ │ + mvneq r3, r4, lsr #22 │ │ │ │ + biceq fp, fp, r0, asr #27 │ │ │ │ andeq r0, r3, r6, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #44 @ 0x2c │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cd414 <__cxa_atexit@plt+0xc0fe0> │ │ │ │ + bhi d636c <__cxa_atexit@plt+0xc9f38> │ │ │ │ cmp sl, #1 │ │ │ │ - blt cd3c4 <__cxa_atexit@plt+0xc0f90> │ │ │ │ + blt d631c <__cxa_atexit@plt+0xc9ee8> │ │ │ │ sub r7, r5, #12 │ │ │ │ - ldr r3, [pc, #168] @ cd444 <__cxa_atexit@plt+0xc1010> │ │ │ │ + ldr r3, [pc, #168] @ d639c <__cxa_atexit@plt+0xc9f68> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq cd404 <__cxa_atexit@plt+0xc0fd0> │ │ │ │ - ldr r3, [pc, #152] @ cd448 <__cxa_atexit@plt+0xc1014> │ │ │ │ + beq d635c <__cxa_atexit@plt+0xc9f28> │ │ │ │ + ldr r3, [pc, #152] @ d63a0 <__cxa_atexit@plt+0xc9f6c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #-4] │ │ │ │ str r3, [r5, #-12] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ b 194a438 <__cxa_atexit@plt+0x193e004> │ │ │ │ - ldr r7, [pc, #128] @ cd44c <__cxa_atexit@plt+0xc1018> │ │ │ │ + ldr r7, [pc, #128] @ d63a4 <__cxa_atexit@plt+0xc9f70> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-8]! │ │ │ │ str r8, [r3, #-4] │ │ │ │ str r9, [r3, #4] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cd424 <__cxa_atexit@plt+0xc0ff0> │ │ │ │ + bhi d637c <__cxa_atexit@plt+0xc9f48> │ │ │ │ str r8, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #104] @ cd45c <__cxa_atexit@plt+0xc1028> │ │ │ │ + ldr r7, [pc, #104] @ d63b4 <__cxa_atexit@plt+0xc9f80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b ca57c <__cxa_atexit@plt+0xbe148> │ │ │ │ + b d34d4 <__cxa_atexit@plt+0xc70a0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ cd458 <__cxa_atexit@plt+0xc1024> │ │ │ │ + ldr r7, [pc, #60] @ d63b0 <__cxa_atexit@plt+0xc9f7c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ cd450 <__cxa_atexit@plt+0xc101c> │ │ │ │ + ldr r7, [pc, #36] @ d63a8 <__cxa_atexit@plt+0xc9f74> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #32] @ cd454 <__cxa_atexit@plt+0xc1020> │ │ │ │ + ldr r5, [pc, #32] @ d63ac <__cxa_atexit@plt+0xc9f78> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ andeq r0, r0, ip, lsr #3 │ │ │ │ - biceq r4, ip, r4, ror #9 │ │ │ │ - mvneq ip, r4, lsr r9 │ │ │ │ - strheq r4, [ip, #108] @ 0x6c │ │ │ │ - mvneq ip, r4, ror r9 │ │ │ │ - biceq r4, ip, ip, asr r6 │ │ │ │ + biceq fp, fp, r8, asr fp │ │ │ │ + ldrdeq r3, [r1, #148]! @ 0x94 │ │ │ │ + biceq fp, fp, r0, lsr sp │ │ │ │ + mvneq r3, r4, lsl sl │ │ │ │ + ldrdeq fp, [fp, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cd484 <__cxa_atexit@plt+0xc1050> │ │ │ │ + ldr r3, [pc, #16] @ d63dc <__cxa_atexit@plt+0xc9fa8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ mov r9, r7 │ │ │ │ b 194a438 <__cxa_atexit@plt+0x193e004> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r4, ip, r4, lsr r6 │ │ │ │ + biceq fp, fp, r8, lsr #25 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r7, [pc, #100] @ cd504 <__cxa_atexit@plt+0xc10d0> │ │ │ │ + ldr r7, [pc, #100] @ d645c <__cxa_atexit@plt+0xca028> │ │ │ │ add r7, pc, r7 │ │ │ │ str r8, [r5, #8] │ │ │ │ str r7, [r5] │ │ │ │ tst r9, #3 │ │ │ │ - beq cd4e4 <__cxa_atexit@plt+0xc10b0> │ │ │ │ - ldr r7, [pc, #80] @ cd508 <__cxa_atexit@plt+0xc10d4> │ │ │ │ + beq d643c <__cxa_atexit@plt+0xca008> │ │ │ │ + ldr r7, [pc, #80] @ d6460 <__cxa_atexit@plt+0xca02c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ str r7, [r3] │ │ │ │ str r8, [r5] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cd4f0 <__cxa_atexit@plt+0xc10bc> │ │ │ │ + bhi d6448 <__cxa_atexit@plt+0xca014> │ │ │ │ str r9, [r5] │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b ca57c <__cxa_atexit@plt+0xbe148> │ │ │ │ + b d34d4 <__cxa_atexit@plt+0xc70a0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cd50c <__cxa_atexit@plt+0xc10d8> │ │ │ │ + ldr r7, [pc, #20] @ d6464 <__cxa_atexit@plt+0xca030> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r4, ip, r8, lsl r4 │ │ │ │ - biceq r4, ip, ip, lsr #11 │ │ │ │ + biceq fp, fp, ip, lsl #21 │ │ │ │ + biceq fp, fp, r0, lsr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r7, [pc, #64] @ cd568 <__cxa_atexit@plt+0xc1134> │ │ │ │ + ldr r7, [pc, #64] @ d64c0 <__cxa_atexit@plt+0xca08c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ str r7, [r3] │ │ │ │ str r8, [r5] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cd554 <__cxa_atexit@plt+0xc1120> │ │ │ │ + bhi d64ac <__cxa_atexit@plt+0xca078> │ │ │ │ str r9, [r5] │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b ca57c <__cxa_atexit@plt+0xbe148> │ │ │ │ - ldr r7, [pc, #16] @ cd56c <__cxa_atexit@plt+0xc1138> │ │ │ │ + b d34d4 <__cxa_atexit@plt+0xc70a0> │ │ │ │ + ldr r7, [pc, #16] @ d64c4 <__cxa_atexit@plt+0xca090> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strheq r4, [ip, #52] @ 0x34 │ │ │ │ - biceq r4, ip, ip, asr #10 │ │ │ │ + biceq fp, fp, r8, lsr #20 │ │ │ │ + biceq fp, fp, r0, asr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cd660 <__cxa_atexit@plt+0xc122c> │ │ │ │ - ldr r1, [pc, #212] @ cd66c <__cxa_atexit@plt+0xc1238> │ │ │ │ + bcc d65b8 <__cxa_atexit@plt+0xca184> │ │ │ │ + ldr r1, [pc, #212] @ d65c4 <__cxa_atexit@plt+0xca190> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #208] @ cd670 <__cxa_atexit@plt+0xc123c> │ │ │ │ + ldr r9, [pc, #208] @ d65c8 <__cxa_atexit@plt+0xca194> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #204] @ cd674 <__cxa_atexit@plt+0xc1240> │ │ │ │ + ldr lr, [pc, #204] @ d65cc <__cxa_atexit@plt+0xca198> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4] │ │ │ │ mov r3, r2 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r0, [r3, #32] │ │ │ │ str r3, [r3, #20] │ │ │ │ mov sl, r3 │ │ │ │ str r9, [sl, #24]! │ │ │ │ mov r0, r3 │ │ │ │ str lr, [r0, #12]! │ │ │ │ add lr, r3, #36 @ 0x24 │ │ │ │ and r1, r8, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne cd618 <__cxa_atexit@plt+0xc11e4> │ │ │ │ + bne d6570 <__cxa_atexit@plt+0xca13c> │ │ │ │ add r6, r3, #44 @ 0x2c │ │ │ │ - ldr r1, [pc, #140] @ cd678 <__cxa_atexit@plt+0xc1244> │ │ │ │ + ldr r1, [pc, #140] @ d65d0 <__cxa_atexit@plt+0xca19c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r6] │ │ │ │ - ldr r2, [pc, #132] @ cd67c <__cxa_atexit@plt+0xc1248> │ │ │ │ + ldr r2, [pc, #132] @ d65d4 <__cxa_atexit@plt+0xca1a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #129 @ 0x81 │ │ │ │ str r7, [r5, #-16] │ │ │ │ stmdb r5, {r2, r8, sl} │ │ │ │ stm r5, {r0, r3} │ │ │ │ str r1, [lr] │ │ │ │ str lr, [r5, #-20]! @ 0xffffffec │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r1, [pc, #96] @ cd680 <__cxa_atexit@plt+0xc124c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r1, [pc, #96] @ d65d8 <__cxa_atexit@plt+0xca1a4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #92] @ cd684 <__cxa_atexit@plt+0xc1250> │ │ │ │ + ldr r8, [pc, #92] @ d65dc <__cxa_atexit@plt+0xca1a8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #88] @ cd688 <__cxa_atexit@plt+0xc1254> │ │ │ │ + ldr r9, [pc, #88] @ d65e0 <__cxa_atexit@plt+0xca1ac> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r2, #48] @ 0x30 │ │ │ │ str r3, [r2, #52] @ 0x34 │ │ │ │ str r0, [r2, #56] @ 0x38 │ │ │ │ str sl, [r2, #60] @ 0x3c │ │ │ │ stmda r5, {r7, lr} │ │ │ │ str sl, [r5, #4] │ │ │ │ str r1, [r2, #40] @ 0x28 │ │ │ │ str r8, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #52] @ cd68c <__cxa_atexit@plt+0xc1258> │ │ │ │ + ldr r3, [pc, #52] @ d65e4 <__cxa_atexit@plt+0xca1b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ @ instruction: 0xffffea4c │ │ │ │ @ instruction: 0xffffec18 │ │ │ │ @ instruction: 0xffffeb20 │ │ │ │ @ instruction: 0xfffff6b0 │ │ │ │ - mvneq ip, r0, asr #15 │ │ │ │ + mvneq r3, r0, ror #16 │ │ │ │ @ instruction: 0xfffff094 │ │ │ │ andeq r1, r0, r0, asr #10 │ │ │ │ - biceq r4, ip, ip, asr r3 │ │ │ │ - mvneq ip, ip, asr r7 │ │ │ │ + ldrdeq fp, [fp, #144] @ 0x90 │ │ │ │ + strdeq r3, [r1, #124]! @ 0x7c │ │ │ │ mov fp, r8 │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ and r6, r3, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne cd6d4 <__cxa_atexit@plt+0xc12a0> │ │ │ │ - ldr r6, [pc, #244] @ cd7a4 <__cxa_atexit@plt+0xc1370> │ │ │ │ + bne d662c <__cxa_atexit@plt+0xca1f8> │ │ │ │ + ldr r6, [pc, #244] @ d66fc <__cxa_atexit@plt+0xca2c8> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5, #-8]! │ │ │ │ ldr r8, [r3, #2] │ │ │ │ ldr r6, [r3, #6] │ │ │ │ - ldr r9, [pc, #228] @ cd7a8 <__cxa_atexit@plt+0xc1374> │ │ │ │ + ldr r9, [pc, #228] @ d6700 <__cxa_atexit@plt+0xca2cc> │ │ │ │ add r9, pc, r9 │ │ │ │ str r8, [r5, #20] │ │ │ │ str r6, [r5, #4] │ │ │ │ mov r6, r1 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r1, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cd760 <__cxa_atexit@plt+0xc132c> │ │ │ │ - ldr lr, [pc, #168] @ cd794 <__cxa_atexit@plt+0xc1360> │ │ │ │ + bcc d66b8 <__cxa_atexit@plt+0xca284> │ │ │ │ + ldr lr, [pc, #168] @ d66ec <__cxa_atexit@plt+0xca2b8> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #24]! │ │ │ │ - ldr r2, [pc, #156] @ cd798 <__cxa_atexit@plt+0xc1364> │ │ │ │ + ldr r2, [pc, #156] @ d66f0 <__cxa_atexit@plt+0xca2bc> │ │ │ │ add r2, pc, r2 │ │ │ │ str lr, [r3] │ │ │ │ str r2, [r1, #4]! │ │ │ │ ldm r5, {r9, ip} │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr lr, [r5, #20] │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #8]! │ │ │ │ str ip, [r1, #8] │ │ │ │ str r8, [r1, #12] │ │ │ │ str lr, [r1, #16] │ │ │ │ str r0, [r1, #20] │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cd77c <__cxa_atexit@plt+0xc1348> │ │ │ │ - ldr r0, [pc, #116] @ cd7ac <__cxa_atexit@plt+0xc1378> │ │ │ │ + bhi d66d4 <__cxa_atexit@plt+0xca2a0> │ │ │ │ + ldr r0, [pc, #116] @ d6704 <__cxa_atexit@plt+0xca2d0> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r3, [pc, #112] @ cd7b0 <__cxa_atexit@plt+0xc137c> │ │ │ │ + ldr r3, [pc, #112] @ d6708 <__cxa_atexit@plt+0xca2d4> │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r5, #8 │ │ │ │ stm lr, {r0, r1, r9, sl} │ │ │ │ - ldr r5, [pc, #100] @ cd7b4 <__cxa_atexit@plt+0xc1380> │ │ │ │ + ldr r5, [pc, #100] @ d670c <__cxa_atexit@plt+0xca2d8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ - ldr r7, [pc, #56] @ cd7a0 <__cxa_atexit@plt+0xc136c> │ │ │ │ + ldr r7, [pc, #56] @ d66f8 <__cxa_atexit@plt+0xca2c4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-4]! │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #24] @ cd79c <__cxa_atexit@plt+0xc1368> │ │ │ │ + ldr r7, [pc, #24] @ d66f4 <__cxa_atexit@plt+0xca2c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r1 │ │ │ │ bx r0 │ │ │ │ andeq r1, r0, r4, asr r4 │ │ │ │ @ instruction: 0xfffff7f0 │ │ │ │ - biceq r4, ip, r8, ror #4 │ │ │ │ + ldrdeq fp, [fp, #140] @ 0x8c │ │ │ │ andeq r1, r0, r8, ror #5 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ - biceq r4, ip, ip, ror r3 │ │ │ │ + strdeq fp, [fp, #144] @ 0x90 │ │ │ │ @ instruction: 0xffffe54c │ │ │ │ - biceq r4, ip, ip, asr #4 │ │ │ │ - mvneq ip, r4, ror #12 │ │ │ │ - ldrdeq r4, [ip, #44] @ 0x2c │ │ │ │ + biceq fp, fp, r0, asr #17 │ │ │ │ + mvneq r3, r4, lsl #14 │ │ │ │ + biceq fp, fp, r0, asr r9 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne cd820 <__cxa_atexit@plt+0xc13ec> │ │ │ │ - ldr r3, [pc, #112] @ cd848 <__cxa_atexit@plt+0xc1414> │ │ │ │ + bne d6778 <__cxa_atexit@plt+0xca344> │ │ │ │ + ldr r3, [pc, #112] @ d67a0 <__cxa_atexit@plt+0xca36c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd83c <__cxa_atexit@plt+0xc1408> │ │ │ │ - ldr r3, [pc, #92] @ cd84c <__cxa_atexit@plt+0xc1418> │ │ │ │ + beq d6794 <__cxa_atexit@plt+0xca360> │ │ │ │ + ldr r3, [pc, #92] @ d67a4 <__cxa_atexit@plt+0xca370> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd83c <__cxa_atexit@plt+0xc1408> │ │ │ │ - ldr r3, [pc, #64] @ cd850 <__cxa_atexit@plt+0xc141c> │ │ │ │ + beq d6794 <__cxa_atexit@plt+0xca360> │ │ │ │ + ldr r3, [pc, #64] @ d67a8 <__cxa_atexit@plt+0xca374> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r3, [pc, #28] @ cd844 <__cxa_atexit@plt+0xc1410> │ │ │ │ + ldr r3, [pc, #28] @ d679c <__cxa_atexit@plt+0xca368> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd83c <__cxa_atexit@plt+0xc1408> │ │ │ │ - b cdd10 <__cxa_atexit@plt+0xc18dc> │ │ │ │ + beq d6794 <__cxa_atexit@plt+0xca360> │ │ │ │ + b d6c68 <__cxa_atexit@plt+0xca834> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror #9 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - biceq r4, ip, r8, lsl #4 │ │ │ │ + biceq fp, fp, ip, ror r8 │ │ │ │ andeq r0, r0, r8, asr #6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #56] @ cd8a0 <__cxa_atexit@plt+0xc146c> │ │ │ │ + ldr r3, [pc, #56] @ d67f8 <__cxa_atexit@plt+0xca3c4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd898 <__cxa_atexit@plt+0xc1464> │ │ │ │ - ldr r3, [pc, #28] @ cd8a4 <__cxa_atexit@plt+0xc1470> │ │ │ │ + beq d67f0 <__cxa_atexit@plt+0xca3bc> │ │ │ │ + ldr r3, [pc, #28] @ d67fc <__cxa_atexit@plt+0xca3c8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strheq r4, [ip, #20] │ │ │ │ + biceq fp, fp, r8, lsr #16 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cd8cc <__cxa_atexit@plt+0xc1498> │ │ │ │ + ldr r3, [pc, #16] @ d6824 <__cxa_atexit@plt+0xca3f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r4, ip, ip, lsl #3 │ │ │ │ + biceq fp, fp, r0, lsl #16 │ │ │ │ andeq r0, r0, r6, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #32] @ cd908 <__cxa_atexit@plt+0xc14d4> │ │ │ │ + ldr r2, [pc, #32] @ d6860 <__cxa_atexit@plt+0xca42c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd900 <__cxa_atexit@plt+0xc14cc> │ │ │ │ - b cd918 <__cxa_atexit@plt+0xc14e4> │ │ │ │ + beq d6858 <__cxa_atexit@plt+0xca424> │ │ │ │ + b d6870 <__cxa_atexit@plt+0xca43c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r4, ip, r0, asr r1 │ │ │ │ + biceq fp, fp, r4, asr #15 │ │ │ │ andeq r0, r0, r6, asr #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r5, #12]! │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r7, r1, r2 │ │ │ │ cmp r7, r0 │ │ │ │ - bge cd974 <__cxa_atexit@plt+0xc1540> │ │ │ │ - ldr r2, [pc, #136] @ cd9c4 <__cxa_atexit@plt+0xc1590> │ │ │ │ + bge d68cc <__cxa_atexit@plt+0xca498> │ │ │ │ + ldr r2, [pc, #136] @ d691c <__cxa_atexit@plt+0xca4e8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r3, #24] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r7, [r3, #24] │ │ │ │ tst r9, #3 │ │ │ │ - beq cd9b0 <__cxa_atexit@plt+0xc157c> │ │ │ │ - ldr r7, [pc, #112] @ cd9c8 <__cxa_atexit@plt+0xc1594> │ │ │ │ + beq d6908 <__cxa_atexit@plt+0xca4d4> │ │ │ │ + ldr r7, [pc, #112] @ d6920 <__cxa_atexit@plt+0xca4ec> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #108] @ cd9cc <__cxa_atexit@plt+0xc1598> │ │ │ │ + ldr r2, [pc, #108] @ d6924 <__cxa_atexit@plt+0xca4f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r3, #24] │ │ │ │ str r7, [r3, #12] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r7, r9 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ - ldr r2, [pc, #64] @ cd9bc <__cxa_atexit@plt+0xc1588> │ │ │ │ + ldr r2, [pc, #64] @ d6914 <__cxa_atexit@plt+0xca4e0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ str r2, [r3, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd9a8 <__cxa_atexit@plt+0xc1574> │ │ │ │ - ldr r3, [pc, #44] @ cd9c0 <__cxa_atexit@plt+0xc158c> │ │ │ │ + beq d6900 <__cxa_atexit@plt+0xca4cc> │ │ │ │ + ldr r3, [pc, #44] @ d6918 <__cxa_atexit@plt+0xca4e4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cd9a8 <__cxa_atexit@plt+0xc1574> │ │ │ │ - b cdadc <__cxa_atexit@plt+0xc16a8> │ │ │ │ + beq d6900 <__cxa_atexit@plt+0xca4cc> │ │ │ │ + b d6a34 <__cxa_atexit@plt+0xca600> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ muleq r0, ip, r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - biceq r4, ip, ip, asr #1 │ │ │ │ - biceq r4, ip, ip, lsl #1 │ │ │ │ + biceq fp, fp, r0, asr #14 │ │ │ │ + biceq fp, fp, r0, lsl #14 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ cda00 <__cxa_atexit@plt+0xc15cc> │ │ │ │ + ldr r3, [pc, #28] @ d6958 <__cxa_atexit@plt+0xca524> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #24] @ cda04 <__cxa_atexit@plt+0xc15d0> │ │ │ │ + ldr r2, [pc, #24] @ d695c <__cxa_atexit@plt+0xca528> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r4, ip, r0, asr #32 │ │ │ │ - biceq r4, ip, r4, asr #32 │ │ │ │ + strheq fp, [fp, #100] @ 0x64 │ │ │ │ + strheq fp, [fp, #104] @ 0x68 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #72] @ cda64 <__cxa_atexit@plt+0xc1630> │ │ │ │ + ldr r2, [pc, #72] @ d69bc <__cxa_atexit@plt+0xca588> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #12]! │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cda50 <__cxa_atexit@plt+0xc161c> │ │ │ │ - ldr r2, [pc, #44] @ cda68 <__cxa_atexit@plt+0xc1634> │ │ │ │ + bhi d69a8 <__cxa_atexit@plt+0xca574> │ │ │ │ + ldr r2, [pc, #44] @ d69c0 <__cxa_atexit@plt+0xca58c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #40] @ cda6c <__cxa_atexit@plt+0xc1638> │ │ │ │ + ldr r3, [pc, #40] @ d69c4 <__cxa_atexit@plt+0xca590> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r2, r8, r9} │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #24] @ cda70 <__cxa_atexit@plt+0xc163c> │ │ │ │ + ldr r7, [pc, #24] @ d69c8 <__cxa_atexit@plt+0xca594> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffc008 │ │ │ │ - @ instruction: 0x01cc3d94 │ │ │ │ - biceq r3, ip, ip, lsr #29 │ │ │ │ - biceq r3, ip, r4, asr r8 │ │ │ │ + biceq fp, fp, r8, lsl #8 │ │ │ │ + biceq fp, fp, r0, lsr #10 │ │ │ │ + biceq sl, fp, r8, asr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cda98 <__cxa_atexit@plt+0xc1664> │ │ │ │ + ldr r3, [pc, #16] @ d69f0 <__cxa_atexit@plt+0xca5bc> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - biceq r3, ip, r8, asr #16 │ │ │ │ - strheq r3, [ip, #240] @ 0xf0 │ │ │ │ + strheq sl, [fp, #236] @ 0xec │ │ │ │ + biceq fp, fp, r4, lsr #12 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ cdacc <__cxa_atexit@plt+0xc1698> │ │ │ │ + ldr r3, [pc, #28] @ d6a24 <__cxa_atexit@plt+0xca5f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cdac4 <__cxa_atexit@plt+0xc1690> │ │ │ │ - b cdadc <__cxa_atexit@plt+0xc16a8> │ │ │ │ + beq d6a1c <__cxa_atexit@plt+0xca5e8> │ │ │ │ + b d6a34 <__cxa_atexit@plt+0xca600> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r3, ip, ip, ror pc │ │ │ │ + strdeq fp, [fp, #80] @ 0x50 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #168] @ cdb8c <__cxa_atexit@plt+0xc1758> │ │ │ │ + ldr r3, [pc, #168] @ d6ae4 <__cxa_atexit@plt+0xca6b0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq cdb50 <__cxa_atexit@plt+0xc171c> │ │ │ │ + beq d6aa8 <__cxa_atexit@plt+0xca674> │ │ │ │ cmp r3, #2 │ │ │ │ - bne cdb58 <__cxa_atexit@plt+0xc1724> │ │ │ │ - ldr r3, [pc, #140] @ cdb90 <__cxa_atexit@plt+0xc175c> │ │ │ │ + bne d6ab0 <__cxa_atexit@plt+0xca67c> │ │ │ │ + ldr r3, [pc, #140] @ d6ae8 <__cxa_atexit@plt+0xca6b4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cdb50 <__cxa_atexit@plt+0xc171c> │ │ │ │ - ldr r2, [pc, #120] @ cdb94 <__cxa_atexit@plt+0xc1760> │ │ │ │ + beq d6aa8 <__cxa_atexit@plt+0xca674> │ │ │ │ + ldr r2, [pc, #120] @ d6aec <__cxa_atexit@plt+0xca6b8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #12]! │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cdb78 <__cxa_atexit@plt+0xc1744> │ │ │ │ - ldr r2, [pc, #104] @ cdba4 <__cxa_atexit@plt+0xc1770> │ │ │ │ + bhi d6ad0 <__cxa_atexit@plt+0xca69c> │ │ │ │ + ldr r2, [pc, #104] @ d6afc <__cxa_atexit@plt+0xca6c8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #100] @ cdba8 <__cxa_atexit@plt+0xc1774> │ │ │ │ + ldr r3, [pc, #100] @ d6b00 <__cxa_atexit@plt+0xca6cc> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r2, r8, r9} │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #60] @ cdb9c <__cxa_atexit@plt+0xc1768> │ │ │ │ + ldr r3, [pc, #60] @ d6af4 <__cxa_atexit@plt+0xca6c0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ cdba0 <__cxa_atexit@plt+0xc176c> │ │ │ │ + ldr r2, [pc, #56] @ d6af8 <__cxa_atexit@plt+0xca6c4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ add r5, r5, #16 │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - ldr r7, [pc, #24] @ cdb98 <__cxa_atexit@plt+0xc1764> │ │ │ │ + ldr r7, [pc, #24] @ d6af0 <__cxa_atexit@plt+0xca6bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ - biceq r3, ip, r4, lsl #27 │ │ │ │ - biceq r3, ip, r0, ror r7 │ │ │ │ - mvneq ip, r0, lsl #4 │ │ │ │ + strdeq fp, [fp, #56] @ 0x38 │ │ │ │ + biceq sl, fp, r4, ror #27 │ │ │ │ + mvneq r3, r0, lsr #5 │ │ │ │ @ instruction: 0xffffbf08 │ │ │ │ - @ instruction: 0x01cc3c94 │ │ │ │ - biceq r3, ip, r0, lsr #29 │ │ │ │ + biceq fp, fp, r8, lsl #6 │ │ │ │ + biceq fp, fp, r4, lsl r5 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cdc18 <__cxa_atexit@plt+0xc17e4> │ │ │ │ - ldr r3, [pc, #136] @ cdc54 <__cxa_atexit@plt+0xc1820> │ │ │ │ + bne d6b70 <__cxa_atexit@plt+0xca73c> │ │ │ │ + ldr r3, [pc, #136] @ d6bac <__cxa_atexit@plt+0xca778> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cdc38 <__cxa_atexit@plt+0xc1804> │ │ │ │ - ldr r2, [pc, #116] @ cdc58 <__cxa_atexit@plt+0xc1824> │ │ │ │ + beq d6b90 <__cxa_atexit@plt+0xca75c> │ │ │ │ + ldr r2, [pc, #116] @ d6bb0 <__cxa_atexit@plt+0xca77c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #12]! │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cdc40 <__cxa_atexit@plt+0xc180c> │ │ │ │ - ldr r2, [pc, #100] @ cdc68 <__cxa_atexit@plt+0xc1834> │ │ │ │ + bhi d6b98 <__cxa_atexit@plt+0xca764> │ │ │ │ + ldr r2, [pc, #100] @ d6bc0 <__cxa_atexit@plt+0xca78c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #96] @ cdc6c <__cxa_atexit@plt+0xc1838> │ │ │ │ + ldr r3, [pc, #96] @ d6bc4 <__cxa_atexit@plt+0xca790> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r2, r8, r9} │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r3, [pc, #64] @ cdc60 <__cxa_atexit@plt+0xc182c> │ │ │ │ + ldr r3, [pc, #64] @ d6bb8 <__cxa_atexit@plt+0xca784> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ cdc64 <__cxa_atexit@plt+0xc1830> │ │ │ │ + ldr r2, [pc, #60] @ d6bbc <__cxa_atexit@plt+0xca788> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ add r5, r5, #16 │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cdc5c <__cxa_atexit@plt+0xc1828> │ │ │ │ + ldr r7, [pc, #20] @ d6bb4 <__cxa_atexit@plt+0xca780> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - strheq r3, [ip, #204] @ 0xcc │ │ │ │ - strheq r3, [ip, #96] @ 0x60 │ │ │ │ - mvneq ip, r0, asr #2 │ │ │ │ + biceq fp, fp, r0, lsr r3 │ │ │ │ + biceq sl, fp, r4, lsr #26 │ │ │ │ + mvneq r3, r0, ror #3 │ │ │ │ @ instruction: 0xffffbe40 │ │ │ │ - biceq r3, ip, ip, asr #23 │ │ │ │ - ldrdeq r3, [ip, #220] @ 0xdc │ │ │ │ + biceq fp, fp, r0, asr #4 │ │ │ │ + biceq fp, fp, r0, asr r4 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #72] @ cdccc <__cxa_atexit@plt+0xc1898> │ │ │ │ + ldr r2, [pc, #72] @ d6c24 <__cxa_atexit@plt+0xca7f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r9, [r5, #4] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #12]! │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cdcb8 <__cxa_atexit@plt+0xc1884> │ │ │ │ - ldr r2, [pc, #44] @ cdcd0 <__cxa_atexit@plt+0xc189c> │ │ │ │ + bhi d6c10 <__cxa_atexit@plt+0xca7dc> │ │ │ │ + ldr r2, [pc, #44] @ d6c28 <__cxa_atexit@plt+0xca7f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #40] @ cdcd4 <__cxa_atexit@plt+0xc18a0> │ │ │ │ + ldr r3, [pc, #40] @ d6c2c <__cxa_atexit@plt+0xca7f8> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r2, r8, r9} │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #24] @ cdcd8 <__cxa_atexit@plt+0xc18a4> │ │ │ │ + ldr r7, [pc, #24] @ d6c30 <__cxa_atexit@plt+0xca7fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffbda0 │ │ │ │ - biceq r3, ip, ip, lsr #22 │ │ │ │ - biceq r3, ip, r4, asr #24 │ │ │ │ - biceq r3, ip, ip, ror #11 │ │ │ │ + biceq fp, fp, r0, lsr #3 │ │ │ │ + strheq fp, [fp, #40] @ 0x28 │ │ │ │ + biceq sl, fp, r0, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cdd00 <__cxa_atexit@plt+0xc18cc> │ │ │ │ + ldr r3, [pc, #16] @ d6c58 <__cxa_atexit@plt+0xca824> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - biceq r3, ip, r0, ror #11 │ │ │ │ - @ instruction: 0x01cc3d90 │ │ │ │ + biceq sl, fp, r4, asr ip │ │ │ │ + biceq fp, fp, r4, lsl #8 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cdd44 <__cxa_atexit@plt+0xc1910> │ │ │ │ - ldr r2, [pc, #180] @ cddd8 <__cxa_atexit@plt+0xc19a4> │ │ │ │ + bne d6c9c <__cxa_atexit@plt+0xca868> │ │ │ │ + ldr r2, [pc, #180] @ d6d30 <__cxa_atexit@plt+0xca8fc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r5, #20] │ │ │ │ tst r3, #3 │ │ │ │ - beq cdda4 <__cxa_atexit@plt+0xc1970> │ │ │ │ + beq d6cfc <__cxa_atexit@plt+0xca8c8> │ │ │ │ mov r7, r3 │ │ │ │ - b cdde8 <__cxa_atexit@plt+0xc19b4> │ │ │ │ + b d6d40 <__cxa_atexit@plt+0xca90c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cddc0 <__cxa_atexit@plt+0xc198c> │ │ │ │ - ldr r1, [pc, #116] @ cddd0 <__cxa_atexit@plt+0xc199c> │ │ │ │ + bcc d6d18 <__cxa_atexit@plt+0xca8e4> │ │ │ │ + ldr r1, [pc, #116] @ d6d28 <__cxa_atexit@plt+0xca8f4> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ - ldr r0, [pc, #104] @ cddd4 <__cxa_atexit@plt+0xc19a0> │ │ │ │ + ldr r0, [pc, #104] @ d6d2c <__cxa_atexit@plt+0xca8f8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r2] │ │ │ │ ldr r1, [r2, #12] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r6, [r2, #16] │ │ │ │ str r1, [r6, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq cddb0 <__cxa_atexit@plt+0xc197c> │ │ │ │ + beq d6d08 <__cxa_atexit@plt+0xca8d4> │ │ │ │ ldr r6, [r5, #20] │ │ │ │ str r6, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffff370 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - strheq r3, [ip, #200] @ 0xc8 │ │ │ │ + biceq fp, fp, ip, lsr #6 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cde8c <__cxa_atexit@plt+0xc1a58> │ │ │ │ + bcc d6de4 <__cxa_atexit@plt+0xca9b0> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #45 @ 0x2d │ │ │ │ - bne cde28 <__cxa_atexit@plt+0xc19f4> │ │ │ │ - ldr r6, [pc, #144] @ cdea0 <__cxa_atexit@plt+0xc1a6c> │ │ │ │ + bne d6d80 <__cxa_atexit@plt+0xca94c> │ │ │ │ + ldr r6, [pc, #144] @ d6df8 <__cxa_atexit@plt+0xca9c4> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cde74 <__cxa_atexit@plt+0xc1a40> │ │ │ │ + beq d6dcc <__cxa_atexit@plt+0xca998> │ │ │ │ mov r6, r3 │ │ │ │ - b cdeb0 <__cxa_atexit@plt+0xc1a7c> │ │ │ │ - ldr r1, [pc, #104] @ cde98 <__cxa_atexit@plt+0xc1a64> │ │ │ │ + b d6e08 <__cxa_atexit@plt+0xca9d4> │ │ │ │ + ldr r1, [pc, #104] @ d6df0 <__cxa_atexit@plt+0xca9bc> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ - ldr r0, [pc, #92] @ cde9c <__cxa_atexit@plt+0xc1a68> │ │ │ │ + ldr r0, [pc, #92] @ d6df4 <__cxa_atexit@plt+0xca9c0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r2] │ │ │ │ ldr r1, [r2, #12] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r3, [r2, #16] │ │ │ │ str r1, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq cde80 <__cxa_atexit@plt+0xc1a4c> │ │ │ │ + beq d6dd8 <__cxa_atexit@plt+0xca9a4> │ │ │ │ ldr r3, [r5, #20] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffff378 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r3, [ip, #176] @ 0xb0 │ │ │ │ + biceq fp, fp, r4, ror #4 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cdee4 <__cxa_atexit@plt+0xc1ab0> │ │ │ │ - ldr r2, [pc, #180] @ cdf78 <__cxa_atexit@plt+0xc1b44> │ │ │ │ + bne d6e3c <__cxa_atexit@plt+0xcaa08> │ │ │ │ + ldr r2, [pc, #180] @ d6ed0 <__cxa_atexit@plt+0xcaa9c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r5, #20] │ │ │ │ tst r3, #3 │ │ │ │ - beq cdf44 <__cxa_atexit@plt+0xc1b10> │ │ │ │ + beq d6e9c <__cxa_atexit@plt+0xcaa68> │ │ │ │ mov r7, r3 │ │ │ │ - b cdf88 <__cxa_atexit@plt+0xc1b54> │ │ │ │ + b d6ee0 <__cxa_atexit@plt+0xcaaac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cdf60 <__cxa_atexit@plt+0xc1b2c> │ │ │ │ - ldr r1, [pc, #116] @ cdf70 <__cxa_atexit@plt+0xc1b3c> │ │ │ │ + bcc d6eb8 <__cxa_atexit@plt+0xcaa84> │ │ │ │ + ldr r1, [pc, #116] @ d6ec8 <__cxa_atexit@plt+0xcaa94> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ - ldr r0, [pc, #104] @ cdf74 <__cxa_atexit@plt+0xc1b40> │ │ │ │ + ldr r0, [pc, #104] @ d6ecc <__cxa_atexit@plt+0xcaa98> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r2] │ │ │ │ ldr r1, [r2, #12] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r6, [r2, #16] │ │ │ │ str r1, [r6, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq cdf50 <__cxa_atexit@plt+0xc1b1c> │ │ │ │ + beq d6ea8 <__cxa_atexit@plt+0xcaa74> │ │ │ │ ldr r6, [r5, #20] │ │ │ │ str r6, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #21 │ │ │ │ @ instruction: 0xfffff388 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r3, ip, r8, lsl fp │ │ │ │ + biceq fp, fp, ip, lsl #3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ce068 <__cxa_atexit@plt+0xc1c34> │ │ │ │ + bcc d6fc0 <__cxa_atexit@plt+0xcab8c> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ cmp r2, #45 @ 0x2d │ │ │ │ - bne cdfe4 <__cxa_atexit@plt+0xc1bb0> │ │ │ │ - ldr r6, [pc, #252] @ ce0ac <__cxa_atexit@plt+0xc1c78> │ │ │ │ + bne d6f3c <__cxa_atexit@plt+0xcab08> │ │ │ │ + ldr r6, [pc, #252] @ d7004 <__cxa_atexit@plt+0xcabd0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce050 <__cxa_atexit@plt+0xc1c1c> │ │ │ │ - ldr r6, [pc, #232] @ ce0b0 <__cxa_atexit@plt+0xc1c7c> │ │ │ │ + beq d6fa8 <__cxa_atexit@plt+0xcab74> │ │ │ │ + ldr r6, [pc, #232] @ d7008 <__cxa_atexit@plt+0xcabd4> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r2, [pc, #228] @ ce0b4 <__cxa_atexit@plt+0xc1c80> │ │ │ │ + ldr r2, [pc, #228] @ d700c <__cxa_atexit@plt+0xcabd8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r6, r3 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ - ldr r2, [pc, #164] @ ce090 <__cxa_atexit@plt+0xc1c5c> │ │ │ │ + ldr r2, [pc, #164] @ d6fe8 <__cxa_atexit@plt+0xcabb4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #160] @ ce094 <__cxa_atexit@plt+0xc1c60> │ │ │ │ + ldr r1, [pc, #160] @ d6fec <__cxa_atexit@plt+0xcabb8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #152] @ ce098 <__cxa_atexit@plt+0xc1c64> │ │ │ │ + ldr r0, [pc, #152] @ d6ff0 <__cxa_atexit@plt+0xcabbc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r7} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ ldr sl, [r5, #8] │ │ │ │ str r2, [r5] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ce074 <__cxa_atexit@plt+0xc1c40> │ │ │ │ - ldr r7, [pc, #116] @ ce09c <__cxa_atexit@plt+0xc1c68> │ │ │ │ + bhi d6fcc <__cxa_atexit@plt+0xcab98> │ │ │ │ + ldr r7, [pc, #116] @ d6ff4 <__cxa_atexit@plt+0xcabc0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #108] @ ce0a0 <__cxa_atexit@plt+0xc1c6c> │ │ │ │ + ldr r7, [pc, #108] @ d6ff8 <__cxa_atexit@plt+0xcabc4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r5, {r7, r9, sl} │ │ │ │ tst sl, #3 │ │ │ │ - beq ce05c <__cxa_atexit@plt+0xc1c28> │ │ │ │ + beq d6fb4 <__cxa_atexit@plt+0xcab80> │ │ │ │ str sl, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #40] @ ce0a4 <__cxa_atexit@plt+0xc1c70> │ │ │ │ + ldr r7, [pc, #40] @ d6ffc <__cxa_atexit@plt+0xcabc8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #36] @ ce0a8 <__cxa_atexit@plt+0xc1c74> │ │ │ │ + ldr r3, [pc, #36] @ d7000 <__cxa_atexit@plt+0xcabcc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq fp, r4, ror sp │ │ │ │ - @ instruction: 0x01e1bd9c │ │ │ │ + mvneq r2, r4, lsl lr │ │ │ │ + mvneq r2, ip, lsr lr │ │ │ │ @ instruction: 0xffffc0b0 │ │ │ │ - mvneq ip, r8, ror r1 │ │ │ │ - @ instruction: 0x01cc3890 │ │ │ │ - mvneq ip, r8, lsr #2 │ │ │ │ + mvneq r3, r4, asr #4 │ │ │ │ + biceq sl, fp, r4, lsl #30 │ │ │ │ + strdeq r3, [r1, #20]! │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ - biceq r3, ip, ip, lsl #19 │ │ │ │ - ldrdeq r3, [ip, #156] @ 0x9c │ │ │ │ + biceq fp, fp, r0 │ │ │ │ + biceq fp, fp, r0, asr r0 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ ce0e4 <__cxa_atexit@plt+0xc1cb0> │ │ │ │ + ldr r3, [pc, #24] @ d703c <__cxa_atexit@plt+0xcac08> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ ce0e8 <__cxa_atexit@plt+0xc1cb4> │ │ │ │ + ldr r2, [pc, #20] @ d7040 <__cxa_atexit@plt+0xcac0c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r3, ip, r8, lsl #17 │ │ │ │ - biceq r3, ip, r8, lsr #19 │ │ │ │ + strdeq sl, [fp, #236] @ 0xec │ │ │ │ + biceq fp, fp, ip, lsl r0 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ ce124 <__cxa_atexit@plt+0xc1cf0> │ │ │ │ + ldr r3, [pc, #36] @ d707c <__cxa_atexit@plt+0xcac48> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq ce118 <__cxa_atexit@plt+0xc1ce4> │ │ │ │ + beq d7070 <__cxa_atexit@plt+0xcac3c> │ │ │ │ mov r7, r8 │ │ │ │ - b ce134 <__cxa_atexit@plt+0xc1d00> │ │ │ │ + b d708c <__cxa_atexit@plt+0xcac58> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r3, ip, ip, ror #18 │ │ │ │ + biceq sl, fp, r0, ror #31 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ce16c <__cxa_atexit@plt+0xc1d38> │ │ │ │ - ldr r2, [pc, #188] @ ce204 <__cxa_atexit@plt+0xc1dd0> │ │ │ │ + bne d70c4 <__cxa_atexit@plt+0xcac90> │ │ │ │ + ldr r2, [pc, #188] @ d715c <__cxa_atexit@plt+0xcad28> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce1bc <__cxa_atexit@plt+0xc1d88> │ │ │ │ + beq d7114 <__cxa_atexit@plt+0xcace0> │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r7, [pc, #124] @ ce1f0 <__cxa_atexit@plt+0xc1dbc> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r7, [pc, #124] @ d7148 <__cxa_atexit@plt+0xcad14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r7, [r5] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ce1d4 <__cxa_atexit@plt+0xc1da0> │ │ │ │ - ldr r7, [pc, #96] @ ce1f4 <__cxa_atexit@plt+0xc1dc0> │ │ │ │ + bhi d712c <__cxa_atexit@plt+0xcacf8> │ │ │ │ + ldr r7, [pc, #96] @ d714c <__cxa_atexit@plt+0xcad18> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #88] @ ce1f8 <__cxa_atexit@plt+0xc1dc4> │ │ │ │ + ldr r7, [pc, #88] @ d7150 <__cxa_atexit@plt+0xcad1c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r5, {r7, r9, sl} │ │ │ │ tst sl, #3 │ │ │ │ - beq ce1c8 <__cxa_atexit@plt+0xc1d94> │ │ │ │ + beq d7120 <__cxa_atexit@plt+0xcacec> │ │ │ │ str sl, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b ca0e8 <__cxa_atexit@plt+0xbdcb4> │ │ │ │ + b d3040 <__cxa_atexit@plt+0xc6c0c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ce1fc <__cxa_atexit@plt+0xc1dc8> │ │ │ │ + ldr r7, [pc, #32] @ d7154 <__cxa_atexit@plt+0xcad20> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #28] @ ce200 <__cxa_atexit@plt+0xc1dcc> │ │ │ │ + ldr r3, [pc, #28] @ d7158 <__cxa_atexit@plt+0xcad24> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffbf44 │ │ │ │ - mvneq ip, ip │ │ │ │ - biceq r3, ip, r0, lsr r7 │ │ │ │ - mvneq fp, r8, asr #31 │ │ │ │ + ldrdeq r3, [r1, #8]! │ │ │ │ + biceq sl, fp, r4, lsr #27 │ │ │ │ + @ instruction: 0x01e13094 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - biceq r3, ip, ip, lsl #17 │ │ │ │ + biceq sl, fp, r0, lsl #30 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - biceq r3, ip, r0, ror r8 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r4, ror #29 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ce278 <__cxa_atexit@plt+0xc1e44> │ │ │ │ - ldr r2, [pc, #132] @ ce2c8 <__cxa_atexit@plt+0xc1e94> │ │ │ │ + bne d71d0 <__cxa_atexit@plt+0xcad9c> │ │ │ │ + ldr r2, [pc, #132] @ d7220 <__cxa_atexit@plt+0xcadec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ str r2, [r5] │ │ │ │ tst r3, #3 │ │ │ │ - beq ce2a4 <__cxa_atexit@plt+0xc1e70> │ │ │ │ - ldr r2, [pc, #112] @ ce2cc <__cxa_atexit@plt+0xc1e98> │ │ │ │ + beq d71fc <__cxa_atexit@plt+0xcadc8> │ │ │ │ + ldr r2, [pc, #112] @ d7224 <__cxa_atexit@plt+0xcadf0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #7] │ │ │ │ ldr r3, [r3, #15] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce2bc <__cxa_atexit@plt+0xc1e88> │ │ │ │ - b ce31c <__cxa_atexit@plt+0xc1ee8> │ │ │ │ - ldr r2, [pc, #68] @ ce2c4 <__cxa_atexit@plt+0xc1e90> │ │ │ │ + beq d7214 <__cxa_atexit@plt+0xcade0> │ │ │ │ + b d7274 <__cxa_atexit@plt+0xcae40> │ │ │ │ + ldr r2, [pc, #68] @ d721c <__cxa_atexit@plt+0xcade8> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce2b0 <__cxa_atexit@plt+0xc1e7c> │ │ │ │ + beq d7208 <__cxa_atexit@plt+0xcadd4> │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #4 │ │ │ │ muleq r0, r4, r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r3, ip, r4, asr #15 │ │ │ │ + biceq sl, fp, r8, lsr lr │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #36] @ ce30c <__cxa_atexit@plt+0xc1ed8> │ │ │ │ + ldr r2, [pc, #36] @ d7264 <__cxa_atexit@plt+0xcae30> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r3, [r3, #15] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce304 <__cxa_atexit@plt+0xc1ed0> │ │ │ │ - b ce31c <__cxa_atexit@plt+0xc1ee8> │ │ │ │ + beq d725c <__cxa_atexit@plt+0xcae28> │ │ │ │ + b d7274 <__cxa_atexit@plt+0xcae40> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r3, ip, r4, lsl #15 │ │ │ │ + strdeq sl, [fp, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ and r2, r2, #3 │ │ │ │ cmp r2, #1 │ │ │ │ - bne ce350 <__cxa_atexit@plt+0xc1f1c> │ │ │ │ - ldr r3, [pc, #64] @ ce380 <__cxa_atexit@plt+0xc1f4c> │ │ │ │ + bne d72a8 <__cxa_atexit@plt+0xcae74> │ │ │ │ + ldr r3, [pc, #64] @ d72d8 <__cxa_atexit@plt+0xcaea4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ cmp r1, #0 │ │ │ │ - beq ce374 <__cxa_atexit@plt+0xc1f40> │ │ │ │ - b ce390 <__cxa_atexit@plt+0xc1f5c> │ │ │ │ - ldr r2, [pc, #36] @ ce37c <__cxa_atexit@plt+0xc1f48> │ │ │ │ + beq d72cc <__cxa_atexit@plt+0xcae98> │ │ │ │ + b d72e8 <__cxa_atexit@plt+0xcaeb4> │ │ │ │ + ldr r2, [pc, #36] @ d72d4 <__cxa_atexit@plt+0xcaea0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5] │ │ │ │ cmp r1, #0 │ │ │ │ - beq ce374 <__cxa_atexit@plt+0xc1f40> │ │ │ │ + beq d72cc <__cxa_atexit@plt+0xcae98> │ │ │ │ str r7, [r3, #20] │ │ │ │ add r5, r3, #8 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r3, ip, r0, lsl r7 │ │ │ │ + biceq sl, fp, r4, lsl #27 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ce3c4 <__cxa_atexit@plt+0xc1f90> │ │ │ │ - ldr r3, [pc, #140] @ ce430 <__cxa_atexit@plt+0xc1ffc> │ │ │ │ + bne d731c <__cxa_atexit@plt+0xcaee8> │ │ │ │ + ldr r3, [pc, #140] @ d7388 <__cxa_atexit@plt+0xcaf54> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce40c <__cxa_atexit@plt+0xc1fd8> │ │ │ │ + beq d7364 <__cxa_atexit@plt+0xcaf30> │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r2, [pc, #92] @ ce428 <__cxa_atexit@plt+0xc1ff4> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r2, [pc, #92] @ d7380 <__cxa_atexit@plt+0xcaf4c> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #28]! │ │ │ │ ldr r9, [r3, #-8] │ │ │ │ mov r2, r3 │ │ │ │ ldr r8, [r2, #-12]! │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ce414 <__cxa_atexit@plt+0xc1fe0> │ │ │ │ - ldr r1, [pc, #68] @ ce434 <__cxa_atexit@plt+0xc2000> │ │ │ │ + bhi d736c <__cxa_atexit@plt+0xcaf38> │ │ │ │ + ldr r1, [pc, #68] @ d738c <__cxa_atexit@plt+0xcaf58> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #64] @ ce438 <__cxa_atexit@plt+0xc2004> │ │ │ │ + ldr r3, [pc, #64] @ d7390 <__cxa_atexit@plt+0xcaf5c> │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r5, #16 │ │ │ │ stm lr, {r1, r8, r9} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ce42c <__cxa_atexit@plt+0xc1ff8> │ │ │ │ + ldr r7, [pc, #16] @ d7384 <__cxa_atexit@plt+0xcaf50> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r3, ip, r8, ror #9 │ │ │ │ + biceq sl, fp, ip, asr fp │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xffffb654 │ │ │ │ - biceq r3, ip, r0, ror #7 │ │ │ │ - biceq r3, ip, r8, asr r6 │ │ │ │ + biceq sl, fp, r4, asr sl │ │ │ │ + biceq sl, fp, ip, asr #25 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - biceq r2, ip, r0, ror lr │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r4, ror #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ ce47c <__cxa_atexit@plt+0xc2048> │ │ │ │ + ldr r3, [pc, #16] @ d73d4 <__cxa_atexit@plt+0xcafa0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - biceq r2, ip, r4, ror #28 │ │ │ │ - biceq r3, ip, r4, lsl r6 │ │ │ │ + ldrdeq sl, [fp, #72] @ 0x48 │ │ │ │ + biceq sl, fp, r8, lsl #25 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - strdeq r3, [ip, #88] @ 0x58 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, ip, ror #24 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldrdeq r3, [ip, #92] @ 0x5c │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r0, asr ip │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ce51c <__cxa_atexit@plt+0xc20e8> │ │ │ │ - ldr r2, [pc, #132] @ ce55c <__cxa_atexit@plt+0xc2128> │ │ │ │ + bne d7474 <__cxa_atexit@plt+0xcb040> │ │ │ │ + ldr r2, [pc, #132] @ d74b4 <__cxa_atexit@plt+0xcb080> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ str r2, [r5] │ │ │ │ tst r3, #3 │ │ │ │ - beq ce544 <__cxa_atexit@plt+0xc2110> │ │ │ │ + beq d749c <__cxa_atexit@plt+0xcb068> │ │ │ │ ldr r7, [r3, #7] │ │ │ │ ldr r2, [r3, #15] │ │ │ │ - ldr r1, [pc, #104] @ ce560 <__cxa_atexit@plt+0xc212c> │ │ │ │ + ldr r1, [pc, #104] @ d74b8 <__cxa_atexit@plt+0xcb084> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ce550 <__cxa_atexit@plt+0xc211c> │ │ │ │ + beq d74a8 <__cxa_atexit@plt+0xcb074> │ │ │ │ stmda r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r8, fp │ │ │ │ - b ce5e0 <__cxa_atexit@plt+0xc21ac> │ │ │ │ - ldr r3, [pc, #64] @ ce564 <__cxa_atexit@plt+0xc2130> │ │ │ │ + b d7538 <__cxa_atexit@plt+0xcb104> │ │ │ │ + ldr r3, [pc, #64] @ d74bc <__cxa_atexit@plt+0xcb088> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #52] @ ce568 <__cxa_atexit@plt+0xc2134> │ │ │ │ + ldr r3, [pc, #52] @ d74c0 <__cxa_atexit@plt+0xcb08c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, fp │ │ │ │ - b ce5e0 <__cxa_atexit@plt+0xc21ac> │ │ │ │ + b d7538 <__cxa_atexit@plt+0xcb104> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq fp, r0, asr fp │ │ │ │ - mvneq fp, r4, lsr r8 │ │ │ │ - biceq r3, ip, r8, lsr #10 │ │ │ │ + mvneq r2, r8, lsr #24 │ │ │ │ + ldrdeq r2, [r1, #132]! @ 0x84 │ │ │ │ + @ instruction: 0x01cbab9c │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r3, [r3, #15] │ │ │ │ - ldr r2, [pc, #52] @ ce5c0 <__cxa_atexit@plt+0xc218c> │ │ │ │ + ldr r2, [pc, #52] @ d7518 <__cxa_atexit@plt+0xcb0e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ce5b4 <__cxa_atexit@plt+0xc2180> │ │ │ │ + beq d750c <__cxa_atexit@plt+0xcb0d8> │ │ │ │ ldr r2, [r5] │ │ │ │ stmda r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r8, fp │ │ │ │ - b ce5e0 <__cxa_atexit@plt+0xc21ac> │ │ │ │ + b d7538 <__cxa_atexit@plt+0xcb104> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - ldrdeq r3, [ip, #64] @ 0x40 │ │ │ │ + biceq sl, fp, r4, asr #22 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ - b ce5e0 <__cxa_atexit@plt+0xc21ac> │ │ │ │ + b d7538 <__cxa_atexit@plt+0xcb104> │ │ │ │ mov fp, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ ldr sl, [r3, #20] │ │ │ │ and r2, r2, #3 │ │ │ │ cmp r2, #1 │ │ │ │ - beq ce630 <__cxa_atexit@plt+0xc21fc> │ │ │ │ + beq d7588 <__cxa_atexit@plt+0xcb154> │ │ │ │ cmp r2, #2 │ │ │ │ - bne ce64c <__cxa_atexit@plt+0xc2218> │ │ │ │ - ldr r2, [pc, #144] @ ce69c <__cxa_atexit@plt+0xc2268> │ │ │ │ + bne d75a4 <__cxa_atexit@plt+0xcb170> │ │ │ │ + ldr r2, [pc, #144] @ d75f4 <__cxa_atexit@plt+0xcb1c0> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #8]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce674 <__cxa_atexit@plt+0xc2240> │ │ │ │ + beq d75cc <__cxa_atexit@plt+0xcb198> │ │ │ │ str r7, [r5, #24] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r7, [pc, #96] @ ce698 <__cxa_atexit@plt+0xc2264> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r7, [pc, #96] @ d75f0 <__cxa_atexit@plt+0xcb1bc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst sl, #3 │ │ │ │ - beq ce680 <__cxa_atexit@plt+0xc224c> │ │ │ │ + beq d75d8 <__cxa_atexit@plt+0xcb1a4> │ │ │ │ mov r7, sl │ │ │ │ - b ce6c8 <__cxa_atexit@plt+0xc2294> │ │ │ │ - ldr r5, [pc, #56] @ ce68c <__cxa_atexit@plt+0xc2258> │ │ │ │ + b d7620 <__cxa_atexit@plt+0xcb1ec> │ │ │ │ + ldr r5, [pc, #56] @ d75e4 <__cxa_atexit@plt+0xcb1b0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r9, [pc, #52] @ ce690 <__cxa_atexit@plt+0xc225c> │ │ │ │ + ldr r9, [pc, #52] @ d75e8 <__cxa_atexit@plt+0xcb1b4> │ │ │ │ add r9, pc, r9 │ │ │ │ str r5, [r3] │ │ │ │ - ldr r5, [pc, #44] @ ce694 <__cxa_atexit@plt+0xc2260> │ │ │ │ + ldr r5, [pc, #44] @ d75ec <__cxa_atexit@plt+0xcb1b8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl r2 │ │ │ │ - biceq r3, ip, r4, lsl #6 │ │ │ │ - mvneq fp, ip, asr #14 │ │ │ │ + biceq sl, fp, r8, ror r9 │ │ │ │ + mvneq r2, ip, ror #15 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - strdeq r3, [ip, #52] @ 0x34 │ │ │ │ + biceq sl, fp, r8, ror #20 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldrdeq r3, [ip, #56] @ 0x38 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, ip, asr #20 │ │ │ │ andeq r0, r0, sl, asr #16 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #12]! │ │ │ │ and r1, r7, #3 │ │ │ │ and r2, r2, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne ce708 <__cxa_atexit@plt+0xc22d4> │ │ │ │ - ldr r2, [pc, #76] @ ce738 <__cxa_atexit@plt+0xc2304> │ │ │ │ + bne d7660 <__cxa_atexit@plt+0xcb22c> │ │ │ │ + ldr r2, [pc, #76] @ d7690 <__cxa_atexit@plt+0xcb25c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ cmp r1, #0 │ │ │ │ - beq ce720 <__cxa_atexit@plt+0xc22ec> │ │ │ │ + beq d7678 <__cxa_atexit@plt+0xcb244> │ │ │ │ str r7, [r5, #28] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r3, [pc, #36] @ ce734 <__cxa_atexit@plt+0xc2300> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r3, [pc, #36] @ d768c <__cxa_atexit@plt+0xcb258> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ cmp r1, #0 │ │ │ │ - beq ce72c <__cxa_atexit@plt+0xc22f8> │ │ │ │ - b ce764 <__cxa_atexit@plt+0xc2330> │ │ │ │ + beq d7684 <__cxa_atexit@plt+0xcb250> │ │ │ │ + b d76bc <__cxa_atexit@plt+0xcb288> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r3, ip, r8, asr r3 │ │ │ │ + biceq sl, fp, ip, asr #19 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - biceq r3, ip, ip, lsr r3 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + strheq sl, [fp, #144] @ 0x90 │ │ │ │ andeq r0, r0, sl, asr #17 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ce79c <__cxa_atexit@plt+0xc2368> │ │ │ │ - ldr r2, [pc, #148] @ ce80c <__cxa_atexit@plt+0xc23d8> │ │ │ │ + bne d76f4 <__cxa_atexit@plt+0xcb2c0> │ │ │ │ + ldr r2, [pc, #148] @ d7764 <__cxa_atexit@plt+0xcb330> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #12]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ce7e4 <__cxa_atexit@plt+0xc23b0> │ │ │ │ + beq d773c <__cxa_atexit@plt+0xcb308> │ │ │ │ str r7, [r5, #28] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r2, [pc, #96] @ ce804 <__cxa_atexit@plt+0xc23d0> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r2, [pc, #96] @ d775c <__cxa_atexit@plt+0xcb328> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #40]! @ 0x28 │ │ │ │ ldr r8, [r3, #-36] @ 0xffffffdc │ │ │ │ ldr r9, [r3, #-8] │ │ │ │ sub r2, r3, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ce7f0 <__cxa_atexit@plt+0xc23bc> │ │ │ │ - ldr r1, [pc, #72] @ ce810 <__cxa_atexit@plt+0xc23dc> │ │ │ │ + bhi d7748 <__cxa_atexit@plt+0xcb314> │ │ │ │ + ldr r1, [pc, #72] @ d7768 <__cxa_atexit@plt+0xcb334> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #68] @ ce814 <__cxa_atexit@plt+0xc23e0> │ │ │ │ + ldr r3, [pc, #68] @ d776c <__cxa_atexit@plt+0xcb338> │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r5, #28 │ │ │ │ stm lr, {r1, r8, r9} │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ce808 <__cxa_atexit@plt+0xc23d4> │ │ │ │ + ldr r7, [pc, #16] @ d7760 <__cxa_atexit@plt+0xcb32c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - biceq r3, ip, ip, lsl #2 │ │ │ │ + biceq sl, fp, r0, lsl #15 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xffffb27c │ │ │ │ - biceq r3, ip, r8 │ │ │ │ - biceq r3, ip, ip, ror r2 │ │ │ │ + biceq sl, fp, ip, ror r6 │ │ │ │ + strdeq sl, [fp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - @ instruction: 0x01cc2a94 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r8, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ ce858 <__cxa_atexit@plt+0xc2424> │ │ │ │ + ldr r3, [pc, #16] @ d77b0 <__cxa_atexit@plt+0xcb37c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - biceq r2, ip, r8, lsl #21 │ │ │ │ - biceq r3, ip, r8, lsr r2 │ │ │ │ + strdeq sl, [fp, #12] │ │ │ │ + biceq sl, fp, ip, lsr #17 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ce8a0 <__cxa_atexit@plt+0xc246c> │ │ │ │ - ldr r2, [pc, #88] @ ce8d4 <__cxa_atexit@plt+0xc24a0> │ │ │ │ + bne d77f8 <__cxa_atexit@plt+0xcb3c4> │ │ │ │ + ldr r2, [pc, #88] @ d782c <__cxa_atexit@plt+0xcb3f8> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce8bc <__cxa_atexit@plt+0xc2488> │ │ │ │ + beq d7814 <__cxa_atexit@plt+0xcb3e0> │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r3, [pc, #40] @ ce8d0 <__cxa_atexit@plt+0xc249c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r3, [pc, #40] @ d7828 <__cxa_atexit@plt+0xcb3f4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ce8c8 <__cxa_atexit@plt+0xc2494> │ │ │ │ - b ce900 <__cxa_atexit@plt+0xc24cc> │ │ │ │ + beq d7820 <__cxa_atexit@plt+0xcb3ec> │ │ │ │ + b d7858 <__cxa_atexit@plt+0xcb424> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - strheq r3, [ip, #28] │ │ │ │ + biceq sl, fp, r0, lsr r8 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - biceq r3, ip, r0, lsr #3 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r4, lsl r8 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [r2, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne ce96c <__cxa_atexit@plt+0xc2538> │ │ │ │ + bne d78c4 <__cxa_atexit@plt+0xcb490> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc ce9a4 <__cxa_atexit@plt+0xc2570> │ │ │ │ - ldr lr, [pc, #140] @ ce9b8 <__cxa_atexit@plt+0xc2584> │ │ │ │ + bcc d78fc <__cxa_atexit@plt+0xcb4c8> │ │ │ │ + ldr lr, [pc, #140] @ d7910 <__cxa_atexit@plt+0xcb4dc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r2, #18 │ │ │ │ - ldr r1, [pc, #132] @ ce9bc <__cxa_atexit@plt+0xc2588> │ │ │ │ + ldr r1, [pc, #132] @ d7914 <__cxa_atexit@plt+0xcb4e0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #105 @ 0x69 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ str lr, [r6, #4] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r0, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ sub r6, r2, #6 │ │ │ │ str r6, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - ldr r7, [pc, #64] @ ce9b4 <__cxa_atexit@plt+0xc2580> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + ldr r7, [pc, #64] @ d790c <__cxa_atexit@plt+0xcb4d8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2] │ │ │ │ tst r3, #3 │ │ │ │ - beq ce994 <__cxa_atexit@plt+0xc2560> │ │ │ │ + beq d78ec <__cxa_atexit@plt+0xcb4b8> │ │ │ │ str r3, [r5, #20] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, r3 │ │ │ │ mov r8, fp │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq fp, r0, ror r4 │ │ │ │ - mvneq fp, r8, lsl #9 │ │ │ │ - ldrdeq r3, [ip, #4] │ │ │ │ + mvneq r2, r0, lsl r5 │ │ │ │ + mvneq r2, r8, lsr #10 │ │ │ │ + biceq sl, fp, r8, asr #14 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - strheq r3, [ip, #8] │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, ip, lsr #14 │ │ │ │ andeq r0, r0, r7, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - @ instruction: 0x01cc3094 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r8, lsl #14 │ │ │ │ andeq r0, r0, r7, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - biceq r3, ip, r0, ror r0 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, r4, ror #13 │ │ │ │ andeq r0, r0, r7, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ - b cd690 <__cxa_atexit@plt+0xc125c> │ │ │ │ - biceq r3, ip, r8, lsr r0 │ │ │ │ + b d65e8 <__cxa_atexit@plt+0xca1b4> │ │ │ │ + biceq sl, fp, ip, lsr #13 │ │ │ │ andeq r0, r0, r7, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ str r7, [r5, #16] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ceaec <__cxa_atexit@plt+0xc26b8> │ │ │ │ - ldr lr, [pc, #168] @ ceb1c <__cxa_atexit@plt+0xc26e8> │ │ │ │ + bcc d7a44 <__cxa_atexit@plt+0xcb610> │ │ │ │ + ldr lr, [pc, #168] @ d7a74 <__cxa_atexit@plt+0xcb640> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r5 │ │ │ │ ldr ip, [r3, #28]! │ │ │ │ - ldr r2, [pc, #156] @ ceb20 <__cxa_atexit@plt+0xc26ec> │ │ │ │ + ldr r2, [pc, #156] @ d7a78 <__cxa_atexit@plt+0xcb644> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r3, #-24] @ 0xffffffe8 │ │ │ │ ldr r0, [r3, #-20] @ 0xffffffec │ │ │ │ ldr sl, [r3, #-8] │ │ │ │ ldr r1, [r3, #-4] │ │ │ │ str lr, [r3] │ │ │ │ str r2, [r8, #4]! │ │ │ │ mov r2, r3 │ │ │ │ ldr lr, [r2, #-16]! │ │ │ │ str r0, [r8, #8] │ │ │ │ str ip, [r8, #12] │ │ │ │ str r1, [r8, #16] │ │ │ │ str lr, [r8, #20] │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ceb08 <__cxa_atexit@plt+0xc26d4> │ │ │ │ - ldr r1, [pc, #104] @ ceb2c <__cxa_atexit@plt+0xc26f8> │ │ │ │ + bhi d7a60 <__cxa_atexit@plt+0xcb62c> │ │ │ │ + ldr r1, [pc, #104] @ d7a84 <__cxa_atexit@plt+0xcb650> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #100] @ ceb30 <__cxa_atexit@plt+0xc26fc> │ │ │ │ + ldr r3, [pc, #100] @ d7a88 <__cxa_atexit@plt+0xcb654> │ │ │ │ add r3, pc, r3 │ │ │ │ add lr, r5, #12 │ │ │ │ stm lr, {r1, r8, r9, sl} │ │ │ │ - ldr r5, [pc, #88] @ ceb34 <__cxa_atexit@plt+0xc2700> │ │ │ │ + ldr r5, [pc, #88] @ d7a8c <__cxa_atexit@plt+0xcb658> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ - ldr r3, [pc, #52] @ ceb28 <__cxa_atexit@plt+0xc26f4> │ │ │ │ + ldr r3, [pc, #52] @ d7a80 <__cxa_atexit@plt+0xcb64c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #20] @ ceb24 <__cxa_atexit@plt+0xc26f0> │ │ │ │ + ldr r7, [pc, #20] @ d7a7c <__cxa_atexit@plt+0xcb648> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xffffe468 │ │ │ │ - ldrdeq r2, [ip, #236] @ 0xec │ │ │ │ + biceq sl, fp, r0, asr r5 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ @ instruction: 0xffffd1c0 │ │ │ │ - biceq r2, ip, r0, asr #29 │ │ │ │ - ldrdeq fp, [r1, #40]! @ 0x28 │ │ │ │ - @ instruction: 0x01cc2790 │ │ │ │ + biceq sl, fp, r4, lsr r5 │ │ │ │ + mvneq r2, r8, ror r3 │ │ │ │ + biceq r9, fp, r4, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ ceb5c <__cxa_atexit@plt+0xc2728> │ │ │ │ + ldr r3, [pc, #16] @ d7ab4 <__cxa_atexit@plt+0xcb680> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - biceq r2, ip, r4, lsl #15 │ │ │ │ - biceq r2, ip, r8, ror #14 │ │ │ │ + strdeq r9, [fp, #216] @ 0xd8 │ │ │ │ + ldrdeq r9, [fp, #220] @ 0xdc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ceb90 <__cxa_atexit@plt+0xc275c> │ │ │ │ - ldr r3, [pc, #180] @ cec34 <__cxa_atexit@plt+0xc2800> │ │ │ │ + bne d7ae8 <__cxa_atexit@plt+0xcb6b4> │ │ │ │ + ldr r3, [pc, #180] @ d7b8c <__cxa_atexit@plt+0xcb758> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - ldr r3, [pc, #148] @ cec2c <__cxa_atexit@plt+0xc27f8> │ │ │ │ + ldr r3, [pc, #148] @ d7b84 <__cxa_atexit@plt+0xcb750> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cec14 <__cxa_atexit@plt+0xc27e0> │ │ │ │ - ldr r3, [pc, #128] @ cec30 <__cxa_atexit@plt+0xc27fc> │ │ │ │ + beq d7b6c <__cxa_atexit@plt+0xcb738> │ │ │ │ + ldr r3, [pc, #128] @ d7b88 <__cxa_atexit@plt+0xcb754> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cec14 <__cxa_atexit@plt+0xc27e0> │ │ │ │ + beq d7b6c <__cxa_atexit@plt+0xcb738> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cec1c <__cxa_atexit@plt+0xc27e8> │ │ │ │ - ldr r2, [pc, #96] @ cec38 <__cxa_atexit@plt+0xc2804> │ │ │ │ + bcc d7b74 <__cxa_atexit@plt+0xcb740> │ │ │ │ + ldr r2, [pc, #96] @ d7b90 <__cxa_atexit@plt+0xcb75c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #92] @ cec3c <__cxa_atexit@plt+0xc2808> │ │ │ │ + ldr r1, [pc, #92] @ d7b94 <__cxa_atexit@plt+0xcb760> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #88] @ cec40 <__cxa_atexit@plt+0xc280c> │ │ │ │ + ldr lr, [pc, #88] @ d7b98 <__cxa_atexit@plt+0xcb764> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b ccaa8 <__cxa_atexit@plt+0xc0674> │ │ │ │ + b d5a00 <__cxa_atexit@plt+0xc95cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ - biceq r2, ip, r0, asr r7 │ │ │ │ + biceq r9, fp, r4, asr #27 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ @ instruction: 0xffffddf0 │ │ │ │ @ instruction: 0xffffdebc │ │ │ │ - biceq r2, ip, r4, lsl #13 │ │ │ │ + strdeq r9, [fp, #200] @ 0xc8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #124] @ cecd4 <__cxa_atexit@plt+0xc28a0> │ │ │ │ + ldr r3, [pc, #124] @ d7c2c <__cxa_atexit@plt+0xcb7f8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq cecbc <__cxa_atexit@plt+0xc2888> │ │ │ │ + beq d7c14 <__cxa_atexit@plt+0xcb7e0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cecc4 <__cxa_atexit@plt+0xc2890> │ │ │ │ - ldr r2, [pc, #88] @ cecd8 <__cxa_atexit@plt+0xc28a4> │ │ │ │ + bcc d7c1c <__cxa_atexit@plt+0xcb7e8> │ │ │ │ + ldr r2, [pc, #88] @ d7c30 <__cxa_atexit@plt+0xcb7fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ cecdc <__cxa_atexit@plt+0xc28a8> │ │ │ │ + ldr r1, [pc, #84] @ d7c34 <__cxa_atexit@plt+0xcb800> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #80] @ cece0 <__cxa_atexit@plt+0xc28ac> │ │ │ │ + ldr lr, [pc, #80] @ d7c38 <__cxa_atexit@plt+0xcb804> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b ccaa8 <__cxa_atexit@plt+0xc0674> │ │ │ │ + b d5a00 <__cxa_atexit@plt+0xc95cc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0xffffdd48 │ │ │ │ @ instruction: 0xffffde14 │ │ │ │ - biceq r2, ip, r4, ror #11 │ │ │ │ + biceq r9, fp, r8, asr ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ced44 <__cxa_atexit@plt+0xc2910> │ │ │ │ - ldr r2, [pc, #68] @ ced50 <__cxa_atexit@plt+0xc291c> │ │ │ │ + bcc d7c9c <__cxa_atexit@plt+0xcb868> │ │ │ │ + ldr r2, [pc, #68] @ d7ca8 <__cxa_atexit@plt+0xcb874> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ ced54 <__cxa_atexit@plt+0xc2920> │ │ │ │ + ldr r1, [pc, #64] @ d7cac <__cxa_atexit@plt+0xcb878> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #60] @ ced58 <__cxa_atexit@plt+0xc2924> │ │ │ │ + ldr lr, [pc, #60] @ d7cb0 <__cxa_atexit@plt+0xcb87c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r3, #4]! │ │ │ │ add r1, r3, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #3 │ │ │ │ - b ccaa8 <__cxa_atexit@plt+0xc0674> │ │ │ │ + b d5a00 <__cxa_atexit@plt+0xc95cc> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xffffdcbc │ │ │ │ @ instruction: 0xffffdd88 │ │ │ │ - biceq r2, ip, ip, ror #10 │ │ │ │ + biceq r9, fp, r0, ror #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r7, r6 │ │ │ │ - ldr r6, [pc, #68] @ cedbc <__cxa_atexit@plt+0xc2988> │ │ │ │ + ldr r6, [pc, #68] @ d7d14 <__cxa_atexit@plt+0xcb8e0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ str r6, [r5] │ │ │ │ add r6, r7, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ceda4 <__cxa_atexit@plt+0xc2970> │ │ │ │ - ldr r3, [pc, #40] @ cedc0 <__cxa_atexit@plt+0xc298c> │ │ │ │ + bcc d7cfc <__cxa_atexit@plt+0xcb8c8> │ │ │ │ + ldr r3, [pc, #40] @ d7d18 <__cxa_atexit@plt+0xcb8e4> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r7, {r3, r9} │ │ │ │ sub r7, r6, #3 │ │ │ │ - b caf94 <__cxa_atexit@plt+0xbeb60> │ │ │ │ - ldr r7, [pc, #24] @ cedc4 <__cxa_atexit@plt+0xc2990> │ │ │ │ + b d3eec <__cxa_atexit@plt+0xc7ab8> │ │ │ │ + ldr r7, [pc, #24] @ d7d1c <__cxa_atexit@plt+0xcb8e8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xffffc1f8 │ │ │ │ - biceq r2, ip, r4, lsr #23 │ │ │ │ - biceq r2, ip, r0, lsl #10 │ │ │ │ + biceq sl, fp, r8, lsl r2 │ │ │ │ + biceq r9, fp, r4, ror fp │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cedec <__cxa_atexit@plt+0xc29b8> │ │ │ │ + ldr r3, [pc, #16] @ d7d44 <__cxa_atexit@plt+0xcb910> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - ldrdeq r2, [ip, #72] @ 0x48 │ │ │ │ + biceq r9, fp, ip, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cee14 <__cxa_atexit@plt+0xc29e0> │ │ │ │ + ldr r3, [pc, #16] @ d7d6c <__cxa_atexit@plt+0xcb938> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - biceq r2, ip, ip, asr #9 │ │ │ │ - strheq r2, [ip, #196] @ 0xc4 │ │ │ │ + biceq r9, fp, r0, asr #22 │ │ │ │ + biceq sl, fp, r8, lsr #6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cee88 <__cxa_atexit@plt+0xc2a54> │ │ │ │ - ldr r7, [pc, #92] @ cee98 <__cxa_atexit@plt+0xc2a64> │ │ │ │ + bhi d7de0 <__cxa_atexit@plt+0xcb9ac> │ │ │ │ + ldr r7, [pc, #92] @ d7df0 <__cxa_atexit@plt+0xcb9bc> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq cee6c <__cxa_atexit@plt+0xc2a38> │ │ │ │ - ldr r2, [pc, #76] @ cee9c <__cxa_atexit@plt+0xc2a68> │ │ │ │ + beq d7dc4 <__cxa_atexit@plt+0xcb990> │ │ │ │ + ldr r2, [pc, #76] @ d7df4 <__cxa_atexit@plt+0xcb9c0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [sl, #3] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq cee7c <__cxa_atexit@plt+0xc2a48> │ │ │ │ + beq d7dd4 <__cxa_atexit@plt+0xcb9a0> │ │ │ │ ldmdb r5, {r8, r9} │ │ │ │ ldr sl, [r7, #3] │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ceea0 <__cxa_atexit@plt+0xc2a6c> │ │ │ │ + ldr r7, [pc, #16] @ d7df8 <__cxa_atexit@plt+0xcb9c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - biceq r2, ip, r0, asr ip │ │ │ │ - biceq r2, ip, ip, lsr #24 │ │ │ │ + biceq sl, fp, r4, asr #5 │ │ │ │ + biceq sl, fp, r0, lsr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ ceee0 <__cxa_atexit@plt+0xc2aac> │ │ │ │ + ldr r3, [pc, #40] @ d7e38 <__cxa_atexit@plt+0xcba04> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ceed8 <__cxa_atexit@plt+0xc2aa4> │ │ │ │ + beq d7e30 <__cxa_atexit@plt+0xcb9fc> │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ ldr sl, [r7, #3] │ │ │ │ add r5, r5, #12 │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq r2, ip, ip, ror #23 │ │ │ │ + biceq sl, fp, r0, ror #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldmib r5, {r8, r9} │ │ │ │ ldr sl, [r7, #3] │ │ │ │ add r5, r5, #12 │ │ │ │ - b cd37c <__cxa_atexit@plt+0xc0f48> │ │ │ │ + b d62d4 <__cxa_atexit@plt+0xc9ea0> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cef38 <__cxa_atexit@plt+0xc2b04> │ │ │ │ - ldr r3, [pc, #40] @ cef50 <__cxa_atexit@plt+0xc2b1c> │ │ │ │ + bcc d7e90 <__cxa_atexit@plt+0xcba5c> │ │ │ │ + ldr r3, [pc, #40] @ d7ea8 <__cxa_atexit@plt+0xcba74> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cef54 <__cxa_atexit@plt+0xc2b20> │ │ │ │ + ldr r7, [pc, #20] @ d7eac <__cxa_atexit@plt+0xcba78> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsl #5 │ │ │ │ - biceq r2, ip, r8, lsr #23 │ │ │ │ + mvneq r2, ip, asr #6 │ │ │ │ + biceq sl, fp, ip, lsl r2 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cef90 <__cxa_atexit@plt+0xc2b5c> │ │ │ │ - ldr r3, [pc, #40] @ cefa8 <__cxa_atexit@plt+0xc2b74> │ │ │ │ + bcc d7ee8 <__cxa_atexit@plt+0xcbab4> │ │ │ │ + ldr r3, [pc, #40] @ d7f00 <__cxa_atexit@plt+0xcbacc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cefac <__cxa_atexit@plt+0xc2b78> │ │ │ │ + ldr r7, [pc, #20] @ d7f04 <__cxa_atexit@plt+0xcbad0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r0, lsr #4 │ │ │ │ - biceq r2, ip, r4, asr fp │ │ │ │ + mvneq r2, ip, ror #5 │ │ │ │ + biceq sl, fp, r8, asr #3 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cefe8 <__cxa_atexit@plt+0xc2bb4> │ │ │ │ - ldr r3, [pc, #40] @ cf000 <__cxa_atexit@plt+0xc2bcc> │ │ │ │ + bcc d7f40 <__cxa_atexit@plt+0xcbb0c> │ │ │ │ + ldr r3, [pc, #40] @ d7f58 <__cxa_atexit@plt+0xcbb24> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ cf004 <__cxa_atexit@plt+0xc2bd0> │ │ │ │ + ldr r7, [pc, #20] @ d7f5c <__cxa_atexit@plt+0xcbb28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, asr #3 │ │ │ │ - biceq r2, ip, r0, lsl #22 │ │ │ │ - @ instruction: 0x01b4bc1b │ │ │ │ + @ instruction: 0x01e12290 │ │ │ │ + biceq sl, fp, r4, ror r1 │ │ │ │ + @ instruction: 0x01b42f36 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b4bc61 │ │ │ │ + @ instruction: 0x01b42f7c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r4 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b4bca6 │ │ │ │ + @ instruction: 0x01b42fc1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r2, r4 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - strheq r2, [ip, #168] @ 0xa8 │ │ │ │ + biceq sl, fp, ip, lsr #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - ldr r9, [pc, #4] @ cf06c <__cxa_atexit@plt+0xc2c38> │ │ │ │ + ldr r9, [pc, #4] @ d7fc4 <__cxa_atexit@plt+0xcbb90> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - biceq r2, ip, ip, lsr #21 │ │ │ │ + biceq sl, fp, r0, lsr #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ cf08c <__cxa_atexit@plt+0xc2c58> │ │ │ │ + ldr r8, [pc, #4] @ d7fe4 <__cxa_atexit@plt+0xcbbb0> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b4bd4e │ │ │ │ + @ instruction: 0x01b43069 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cf108 <__cxa_atexit@plt+0xc2cd4> │ │ │ │ + bhi d8060 <__cxa_atexit@plt+0xcbc2c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc cf114 <__cxa_atexit@plt+0xc2ce0> │ │ │ │ - ldr lr, [pc, #100] @ cf124 <__cxa_atexit@plt+0xc2cf0> │ │ │ │ + bcc d806c <__cxa_atexit@plt+0xcbc38> │ │ │ │ + ldr lr, [pc, #100] @ d807c <__cxa_atexit@plt+0xcbc48> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ cf128 <__cxa_atexit@plt+0xc2cf4> │ │ │ │ + ldr r0, [pc, #92] @ d8080 <__cxa_atexit@plt+0xcbc4c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #76] @ cf12c <__cxa_atexit@plt+0xc2cf8> │ │ │ │ + ldr r8, [pc, #76] @ d8084 <__cxa_atexit@plt+0xcbc50> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-12] │ │ │ │ str r8, [r2, #4] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ - ldr r5, [pc, #56] @ cf130 <__cxa_atexit@plt+0xc2cfc> │ │ │ │ + ldr r5, [pc, #56] @ d8088 <__cxa_atexit@plt+0xcbc54> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ sub r8, r6, #6 │ │ │ │ mov r5, r3 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq sl, r8, lsr #25 │ │ │ │ - strheq sl, [r1, #204]! @ 0xcc │ │ │ │ - mvneq sl, r0, ror ip │ │ │ │ + mvneq r1, r8, asr #26 │ │ │ │ + mvneq r1, ip, asr sp │ │ │ │ + mvneq r1, r0, lsl sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cf154 <__cxa_atexit@plt+0xc2d20> │ │ │ │ + ldr r3, [pc, #16] @ d80ac <__cxa_atexit@plt+0xcbc78> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r2, ip, ip, lsr #21 │ │ │ │ + biceq sl, fp, r0, lsr #2 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cf1cc <__cxa_atexit@plt+0xc2d98> │ │ │ │ + bhi d8124 <__cxa_atexit@plt+0xcbcf0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc cf1d4 <__cxa_atexit@plt+0xc2da0> │ │ │ │ - ldr r2, [pc, #100] @ cf1f4 <__cxa_atexit@plt+0xc2dc0> │ │ │ │ + bcc d812c <__cxa_atexit@plt+0xcbcf8> │ │ │ │ + ldr r2, [pc, #100] @ d814c <__cxa_atexit@plt+0xcbd18> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #96] @ cf1f8 <__cxa_atexit@plt+0xc2dc4> │ │ │ │ + ldr r1, [pc, #96] @ d8150 <__cxa_atexit@plt+0xcbd1c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #92] @ cf1fc <__cxa_atexit@plt+0xc2dc8> │ │ │ │ + ldr r0, [pc, #92] @ d8154 <__cxa_atexit@plt+0xcbd20> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r2, [pc, #80] @ cf200 <__cxa_atexit@plt+0xc2dcc> │ │ │ │ + ldr r2, [pc, #80] @ d8158 <__cxa_atexit@plt+0xcbd24> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r8, r6, #6 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ mov r6, r3 │ │ │ │ - b cf1dc <__cxa_atexit@plt+0xc2da8> │ │ │ │ + b d8134 <__cxa_atexit@plt+0xcbd00> │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ cf1f0 <__cxa_atexit@plt+0xc2dbc> │ │ │ │ + ldr r7, [pc, #12] @ d8148 <__cxa_atexit@plt+0xcbd14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - biceq r2, ip, r4, lsr sl │ │ │ │ + biceq sl, fp, r8, lsr #1 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - biceq r2, ip, r4, asr sl │ │ │ │ - mvneq sl, ip, ror #23 │ │ │ │ - strdeq r2, [ip, #156] @ 0x9c │ │ │ │ + biceq sl, fp, r8, asr #1 │ │ │ │ + mvneq r1, ip, lsl #25 │ │ │ │ + biceq sl, fp, r0, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cf228 <__cxa_atexit@plt+0xc2df4> │ │ │ │ + ldr r3, [pc, #16] @ d8180 <__cxa_atexit@plt+0xcbd4c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq r2, ip, r4, asr #19 │ │ │ │ + biceq sl, fp, r8, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cf274 <__cxa_atexit@plt+0xc2e40> │ │ │ │ - ldr r2, [pc, #52] @ cf27c <__cxa_atexit@plt+0xc2e48> │ │ │ │ + bhi d81cc <__cxa_atexit@plt+0xcbd98> │ │ │ │ + ldr r2, [pc, #52] @ d81d4 <__cxa_atexit@plt+0xcbda0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ cf280 <__cxa_atexit@plt+0xc2e4c> │ │ │ │ + ldr r1, [pc, #44] @ d81d8 <__cxa_atexit@plt+0xcbda4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ cf284 <__cxa_atexit@plt+0xc2e50> │ │ │ │ + ldr r5, [pc, #28] @ d81dc <__cxa_atexit@plt+0xcbda8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq sl, r0, lsr #22 │ │ │ │ - mvneq sl, r0, lsl #22 │ │ │ │ + mvneq r1, r0, asr #23 │ │ │ │ + mvneq r1, r0, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cf2a8 <__cxa_atexit@plt+0xc2e74> │ │ │ │ + ldr r3, [pc, #16] @ d8200 <__cxa_atexit@plt+0xcbdcc> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r2, ip, r8, asr r9 │ │ │ │ + biceq r9, fp, ip, asr #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cf31c <__cxa_atexit@plt+0xc2ee8> │ │ │ │ + bhi d8274 <__cxa_atexit@plt+0xcbe40> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc cf324 <__cxa_atexit@plt+0xc2ef0> │ │ │ │ - ldr r2, [pc, #96] @ cf344 <__cxa_atexit@plt+0xc2f10> │ │ │ │ + bcc d827c <__cxa_atexit@plt+0xcbe48> │ │ │ │ + ldr r2, [pc, #96] @ d829c <__cxa_atexit@plt+0xcbe68> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #92] @ cf348 <__cxa_atexit@plt+0xc2f14> │ │ │ │ + ldr r1, [pc, #92] @ d82a0 <__cxa_atexit@plt+0xcbe6c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #88] @ cf34c <__cxa_atexit@plt+0xc2f18> │ │ │ │ + ldr r0, [pc, #88] @ d82a4 <__cxa_atexit@plt+0xcbe70> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r2, [pc, #76] @ cf350 <__cxa_atexit@plt+0xc2f1c> │ │ │ │ + ldr r2, [pc, #76] @ d82a8 <__cxa_atexit@plt+0xcbe74> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r8, r6, #6 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ mov r6, r3 │ │ │ │ - b cf32c <__cxa_atexit@plt+0xc2ef8> │ │ │ │ + b d8284 <__cxa_atexit@plt+0xcbe50> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #12] @ cf340 <__cxa_atexit@plt+0xc2f0c> │ │ │ │ + ldr r7, [pc, #12] @ d8298 <__cxa_atexit@plt+0xcbe64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - biceq r2, ip, r8, lsl r9 │ │ │ │ + biceq r9, fp, ip, lsl #31 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - biceq r2, ip, r4, lsr r9 │ │ │ │ - @ instruction: 0x01e1aa98 │ │ │ │ - biceq r2, ip, r0, ror #17 │ │ │ │ + biceq r9, fp, r8, lsr #31 │ │ │ │ + mvneq r1, r8, lsr fp │ │ │ │ + biceq r9, fp, r4, asr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cf378 <__cxa_atexit@plt+0xc2f44> │ │ │ │ + ldr r3, [pc, #16] @ d82d0 <__cxa_atexit@plt+0xcbe9c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - biceq r2, ip, ip, lsr r8 │ │ │ │ - ldrdeq r2, [ip, #136] @ 0x88 │ │ │ │ + strheq r9, [fp, #224] @ 0xe0 │ │ │ │ + biceq r9, fp, ip, asr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi cf3d4 <__cxa_atexit@plt+0xc2fa0> │ │ │ │ + bhi d832c <__cxa_atexit@plt+0xcbef8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq cf3cc <__cxa_atexit@plt+0xc2f98> │ │ │ │ - ldr r3, [pc, #44] @ cf3dc <__cxa_atexit@plt+0xc2fa8> │ │ │ │ + beq d8324 <__cxa_atexit@plt+0xcbef0> │ │ │ │ + ldr r3, [pc, #44] @ d8334 <__cxa_atexit@plt+0xcbf00> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #32] @ cf3e0 <__cxa_atexit@plt+0xc2fac> │ │ │ │ + ldr r5, [pc, #32] @ d8338 <__cxa_atexit@plt+0xcbf04> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r9 │ │ │ │ - b 50f8fc <__cxa_atexit@plt+0x5034c8> │ │ │ │ + b a57fa8 <__cxa_atexit@plt+0xa4bb74> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r1, #148]! @ 0x94 │ │ │ │ - strdeq sl, [r1, #208]! @ 0xd0 │ │ │ │ + mvneq r1, r4, asr sl │ │ │ │ + strheq r1, [r1, #236]! @ 0xec │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b cf400 <__cxa_atexit@plt+0xc2fcc> │ │ │ │ + b d8358 <__cxa_atexit@plt+0xcbf24> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cf48c <__cxa_atexit@plt+0xc3058> │ │ │ │ - ldr r6, [pc, #156] @ cf4b4 <__cxa_atexit@plt+0xc3080> │ │ │ │ + bhi d83e4 <__cxa_atexit@plt+0xcbfb0> │ │ │ │ + ldr r6, [pc, #156] @ d840c <__cxa_atexit@plt+0xcbfd8> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r7] │ │ │ │ ands r6, r8, #3 │ │ │ │ - beq cf460 <__cxa_atexit@plt+0xc302c> │ │ │ │ + beq d83b8 <__cxa_atexit@plt+0xcbf84> │ │ │ │ cmp r6, #2 │ │ │ │ - bne cf474 <__cxa_atexit@plt+0xc3040> │ │ │ │ + bne d83cc <__cxa_atexit@plt+0xcbf98> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cf4a0 <__cxa_atexit@plt+0xc306c> │ │ │ │ - ldr r7, [pc, #124] @ cf4c0 <__cxa_atexit@plt+0xc308c> │ │ │ │ + bcc d83f8 <__cxa_atexit@plt+0xcbfc4> │ │ │ │ + ldr r7, [pc, #124] @ d8418 <__cxa_atexit@plt+0xcbfe4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ cf4bc <__cxa_atexit@plt+0xc3088> │ │ │ │ + ldr r7, [pc, #64] @ d8414 <__cxa_atexit@plt+0xcbfe0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ cf4b8 <__cxa_atexit@plt+0xc3084> │ │ │ │ + ldr r7, [pc, #36] @ d8410 <__cxa_atexit@plt+0xcbfdc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - biceq r2, ip, r4, ror #15 │ │ │ │ - mvneq sl, ip, ror #17 │ │ │ │ + biceq r9, fp, r8, asr lr │ │ │ │ + mvneq r1, ip, lsl #19 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne cf50c <__cxa_atexit@plt+0xc30d8> │ │ │ │ + bne d8464 <__cxa_atexit@plt+0xcc030> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc cf524 <__cxa_atexit@plt+0xc30f0> │ │ │ │ - ldr r3, [pc, #64] @ cf534 <__cxa_atexit@plt+0xc3100> │ │ │ │ + bcc d847c <__cxa_atexit@plt+0xcc048> │ │ │ │ + ldr r3, [pc, #64] @ d848c <__cxa_atexit@plt+0xcc058> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #28] @ cf530 <__cxa_atexit@plt+0xc30fc> │ │ │ │ + ldr r7, [pc, #28] @ d8488 <__cxa_atexit@plt+0xcc054> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r4, asr r8 │ │ │ │ + strdeq r1, [r1, #132]! @ 0x84 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cf568 <__cxa_atexit@plt+0xc3134> │ │ │ │ + bhi d84c0 <__cxa_atexit@plt+0xcc08c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ cf570 <__cxa_atexit@plt+0xc313c> │ │ │ │ + ldr r2, [pc, #20] @ d84c8 <__cxa_atexit@plt+0xcc094> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 5139dc <__cxa_atexit@plt+0x5075a8> │ │ │ │ + b a5c088 <__cxa_atexit@plt+0xa4fc54> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsl r8 │ │ │ │ + strheq r1, [r1, #136]! @ 0x88 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cf5c0 <__cxa_atexit@plt+0xc318c> │ │ │ │ - ldr r2, [pc, #56] @ cf5cc <__cxa_atexit@plt+0xc3198> │ │ │ │ + bhi d8518 <__cxa_atexit@plt+0xcc0e4> │ │ │ │ + ldr r2, [pc, #56] @ d8524 <__cxa_atexit@plt+0xcc0f0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #48] @ cf5d0 <__cxa_atexit@plt+0xc319c> │ │ │ │ + ldr r1, [pc, #48] @ d8528 <__cxa_atexit@plt+0xcc0f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cf5b8 <__cxa_atexit@plt+0xc3184> │ │ │ │ - b cf5dc <__cxa_atexit@plt+0xc31a8> │ │ │ │ + beq d8510 <__cxa_atexit@plt+0xcc0dc> │ │ │ │ + b d8534 <__cxa_atexit@plt+0xcc100> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrdeq sl, [r1, #116]! @ 0x74 │ │ │ │ + mvneq r1, r4, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cf6b8 <__cxa_atexit@plt+0xc3284> │ │ │ │ + bcc d8610 <__cxa_atexit@plt+0xcc1dc> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [r7, #11] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r7, #15] │ │ │ │ @@ -199809,23 +208983,23 @@ │ │ │ │ str r4, [sp, #28] │ │ │ │ ldr lr, [r7, #39] @ 0x27 │ │ │ │ add sl, r7, #43 @ 0x2b │ │ │ │ ldm sl, {r2, r4, r8, r9, sl} │ │ │ │ str fp, [sp, #20] │ │ │ │ ldr fp, [r7, #63] @ 0x3f │ │ │ │ ldr r7, [r7, #67] @ 0x43 │ │ │ │ - ldr ip, [pc, #120] @ cf6c4 <__cxa_atexit@plt+0xc3290> │ │ │ │ + ldr ip, [pc, #120] @ d861c <__cxa_atexit@plt+0xcc1e8> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ add ip, ip, #2 │ │ │ │ str r7, [r3, #72] @ 0x48 │ │ │ │ add r7, r3, #36 @ 0x24 │ │ │ │ stm r7, {r0, r1, lr} │ │ │ │ add lr, r3, #48 @ 0x30 │ │ │ │ stm lr, {r2, r4, r8, r9, sl, fp} │ │ │ │ - ldr r7, [pc, #92] @ cf6c8 <__cxa_atexit@plt+0xc3294> │ │ │ │ + ldr r7, [pc, #92] @ d8620 <__cxa_atexit@plt+0xcc1ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4] │ │ │ │ ldr r7, [sp, #16] │ │ │ │ str r7, [r3, #8] │ │ │ │ ldr r7, [sp, #12] │ │ │ │ str r7, [r3, #12] │ │ │ │ ldr r7, [sp, #8] │ │ │ │ @@ -199841,24 +209015,24 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r4, [sp, #28] │ │ │ │ ldr fp, [sp, #20] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r0, asr #16 │ │ │ │ - mvneq sl, r4, asr #15 │ │ │ │ - biceq r2, ip, r4, asr #11 │ │ │ │ + mvneq r1, r0, ror #17 │ │ │ │ + mvneq r1, r4, ror #16 │ │ │ │ + biceq r9, fp, r8, lsr ip │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cf704 <__cxa_atexit@plt+0xc32d0> │ │ │ │ - ldr r2, [pc, #28] @ cf70c <__cxa_atexit@plt+0xc32d8> │ │ │ │ + bhi d865c <__cxa_atexit@plt+0xcc228> │ │ │ │ + ldr r2, [pc, #28] @ d8664 <__cxa_atexit@plt+0xcc230> │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [r5, #-4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 18a7bb4 <__cxa_atexit@plt+0x189b780> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ @@ -199866,236 +209040,236 @@ │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cf75c <__cxa_atexit@plt+0xc3328> │ │ │ │ - ldr r2, [pc, #52] @ cf768 <__cxa_atexit@plt+0xc3334> │ │ │ │ + bcc d86b4 <__cxa_atexit@plt+0xcc280> │ │ │ │ + ldr r2, [pc, #52] @ d86c0 <__cxa_atexit@plt+0xcc28c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #36] @ cf76c <__cxa_atexit@plt+0xc3338> │ │ │ │ + ldr r1, [pc, #36] @ d86c4 <__cxa_atexit@plt+0xcc290> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r1, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ - mvneq sl, ip, asr r6 │ │ │ │ + strdeq r1, [r1, #108]! @ 0x6c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cf7a0 <__cxa_atexit@plt+0xc336c> │ │ │ │ + bhi d86f8 <__cxa_atexit@plt+0xcc2c4> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ cf7a8 <__cxa_atexit@plt+0xc3374> │ │ │ │ + ldr r2, [pc, #24] @ d8700 <__cxa_atexit@plt+0xcc2cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166be84 <__cxa_atexit@plt+0x165fa50> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r4, ror #11 │ │ │ │ - ldrdeq r2, [ip, #72] @ 0x48 │ │ │ │ + mvneq r1, r4, lsl #13 │ │ │ │ + biceq r9, fp, ip, asr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi cf80c <__cxa_atexit@plt+0xc33d8> │ │ │ │ - ldr r2, [pc, #72] @ cf818 <__cxa_atexit@plt+0xc33e4> │ │ │ │ + bhi d8764 <__cxa_atexit@plt+0xcc330> │ │ │ │ + ldr r2, [pc, #72] @ d8770 <__cxa_atexit@plt+0xcc33c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #64] @ cf81c <__cxa_atexit@plt+0xc33e8> │ │ │ │ + ldr r1, [pc, #64] @ d8774 <__cxa_atexit@plt+0xcc340> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq cf804 <__cxa_atexit@plt+0xc33d0> │ │ │ │ - ldr r3, [pc, #40] @ cf820 <__cxa_atexit@plt+0xc33ec> │ │ │ │ + beq d875c <__cxa_atexit@plt+0xcc328> │ │ │ │ + ldr r3, [pc, #40] @ d8778 <__cxa_atexit@plt+0xcc344> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 510bc4 <__cxa_atexit@plt+0x504790> │ │ │ │ + b a59270 <__cxa_atexit@plt+0xa4ce3c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0x01e1a598 │ │ │ │ + mvneq r1, r8, lsr r6 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r2, ip, r0, ror #8 │ │ │ │ + ldrdeq r9, [fp, #164] @ 0xa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ cf844 <__cxa_atexit@plt+0xc3410> │ │ │ │ + ldr r3, [pc, #12] @ d879c <__cxa_atexit@plt+0xcc368> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 510bc4 <__cxa_atexit@plt+0x504790> │ │ │ │ + b a59270 <__cxa_atexit@plt+0xa4ce3c> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq r2, ip, ip, lsr r4 │ │ │ │ + strheq r9, [fp, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #68] @ cf8a0 <__cxa_atexit@plt+0xc346c> │ │ │ │ + ldr r3, [pc, #68] @ d87f8 <__cxa_atexit@plt+0xcc3c4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq cf87c <__cxa_atexit@plt+0xc3448> │ │ │ │ + beq d87d4 <__cxa_atexit@plt+0xcc3a0> │ │ │ │ cmp r3, #0 │ │ │ │ - bne cf888 <__cxa_atexit@plt+0xc3454> │ │ │ │ + bne d87e0 <__cxa_atexit@plt+0xcc3ac> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b 50f8fc <__cxa_atexit@plt+0x5034c8> │ │ │ │ - ldr r7, [pc, #20] @ cf8a4 <__cxa_atexit@plt+0xc3470> │ │ │ │ + b a57fa8 <__cxa_atexit@plt+0xa4bb74> │ │ │ │ + ldr r7, [pc, #20] @ d87fc <__cxa_atexit@plt+0xcc3c8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #12] @ cf8a8 <__cxa_atexit@plt+0xc3474> │ │ │ │ + ldr r0, [pc, #12] @ d8800 <__cxa_atexit@plt+0xcc3cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldrdeq r2, [ip, #56] @ 0x38 │ │ │ │ - biceq r2, ip, ip, asr #7 │ │ │ │ - ldrdeq r2, [ip, #56] @ 0x38 │ │ │ │ + biceq r9, fp, ip, asr #20 │ │ │ │ + biceq r9, fp, r0, asr #20 │ │ │ │ + biceq r9, fp, ip, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cf8d0 <__cxa_atexit@plt+0xc349c> │ │ │ │ + bne d8828 <__cxa_atexit@plt+0xcc3f4> │ │ │ │ mov r8, r7 │ │ │ │ - b 50f8fc <__cxa_atexit@plt+0x5034c8> │ │ │ │ - ldr r7, [pc, #12] @ cf8e4 <__cxa_atexit@plt+0xc34b0> │ │ │ │ + b a57fa8 <__cxa_atexit@plt+0xa4bb74> │ │ │ │ + ldr r7, [pc, #12] @ d883c <__cxa_atexit@plt+0xcc408> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #8] @ cf8e8 <__cxa_atexit@plt+0xc34b4> │ │ │ │ + ldr r0, [pc, #8] @ d8840 <__cxa_atexit@plt+0xcc40c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cc2390 │ │ │ │ - biceq r2, ip, r8, lsl #7 │ │ │ │ - strheq r2, [ip, #48] @ 0x30 │ │ │ │ + biceq r9, fp, r4, lsl #20 │ │ │ │ + strdeq r9, [fp, #156] @ 0x9c │ │ │ │ + biceq r9, fp, r4, lsr #20 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cf940 <__cxa_atexit@plt+0xc350c> │ │ │ │ - ldr r7, [pc, #52] @ cf950 <__cxa_atexit@plt+0xc351c> │ │ │ │ + bhi d8898 <__cxa_atexit@plt+0xcc464> │ │ │ │ + ldr r7, [pc, #52] @ d88a8 <__cxa_atexit@plt+0xcc474> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq cf934 <__cxa_atexit@plt+0xc3500> │ │ │ │ + beq d888c <__cxa_atexit@plt+0xcc458> │ │ │ │ mov r7, sl │ │ │ │ - b cf9fc <__cxa_atexit@plt+0xc35c8> │ │ │ │ + b d8954 <__cxa_atexit@plt+0xcc520> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ cf954 <__cxa_atexit@plt+0xc3520> │ │ │ │ + ldr r7, [pc, #12] @ d88ac <__cxa_atexit@plt+0xcc478> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq r2, ip, r0, ror #6 │ │ │ │ + ldrdeq r9, [fp, #148] @ 0x94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi cf988 <__cxa_atexit@plt+0xc3554> │ │ │ │ + bhi d88e0 <__cxa_atexit@plt+0xcc4ac> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ cf990 <__cxa_atexit@plt+0xc355c> │ │ │ │ + ldr r2, [pc, #24] @ d88e8 <__cxa_atexit@plt+0xcc4b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b cf400 <__cxa_atexit@plt+0xc2fcc> │ │ │ │ + b d8358 <__cxa_atexit@plt+0xcbf24> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [r1, #60]! @ 0x3c │ │ │ │ + @ instruction: 0x01e1149c │ │ │ │ andeq r0, r4, r7, lsl r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cf9d8 <__cxa_atexit@plt+0xc35a4> │ │ │ │ - ldr r7, [pc, #52] @ cf9e8 <__cxa_atexit@plt+0xc35b4> │ │ │ │ + bhi d8930 <__cxa_atexit@plt+0xcc4fc> │ │ │ │ + ldr r7, [pc, #52] @ d8940 <__cxa_atexit@plt+0xcc50c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq cf9cc <__cxa_atexit@plt+0xc3598> │ │ │ │ + beq d8924 <__cxa_atexit@plt+0xcc4f0> │ │ │ │ mov r7, sl │ │ │ │ - b cf9fc <__cxa_atexit@plt+0xc35c8> │ │ │ │ + b d8954 <__cxa_atexit@plt+0xcc520> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ cf9ec <__cxa_atexit@plt+0xc35b8> │ │ │ │ + ldr r7, [pc, #12] @ d8944 <__cxa_atexit@plt+0xcc510> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r2, ip, r8, asr #5 │ │ │ │ - strheq r2, [ip, #32] │ │ │ │ + biceq r9, fp, ip, lsr r9 │ │ │ │ + biceq r9, fp, r4, lsr #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cfa74 <__cxa_atexit@plt+0xc3640> │ │ │ │ + bne d89cc <__cxa_atexit@plt+0xcc598> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r3, #6] │ │ │ │ - ldr r1, [pc, #192] @ cfadc <__cxa_atexit@plt+0xc36a8> │ │ │ │ + ldr r1, [pc, #192] @ d8a34 <__cxa_atexit@plt+0xcc600> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq cfa88 <__cxa_atexit@plt+0xc3654> │ │ │ │ + beq d89e0 <__cxa_atexit@plt+0xcc5ac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc cfac8 <__cxa_atexit@plt+0xc3694> │ │ │ │ + bcc d8a20 <__cxa_atexit@plt+0xcc5ec> │ │ │ │ ldr r1, [r7, #3] │ │ │ │ cmp r1, #64 @ 0x40 │ │ │ │ - bne cfa94 <__cxa_atexit@plt+0xc3660> │ │ │ │ - ldr r2, [pc, #140] @ cfae0 <__cxa_atexit@plt+0xc36ac> │ │ │ │ + bne d89ec <__cxa_atexit@plt+0xcc5b8> │ │ │ │ + ldr r2, [pc, #140] @ d8a38 <__cxa_atexit@plt+0xcc604> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ str r2, [r5, #-8] │ │ │ │ - ldr r5, [pc, #124] @ cfae4 <__cxa_atexit@plt+0xc36b0> │ │ │ │ + ldr r5, [pc, #124] @ d8a3c <__cxa_atexit@plt+0xcc608> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ - ldr r7, [pc, #108] @ cfae8 <__cxa_atexit@plt+0xc36b4> │ │ │ │ + ldr r7, [pc, #108] @ d8a40 <__cxa_atexit@plt+0xcc60c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ cfaec <__cxa_atexit@plt+0xc36b8> │ │ │ │ + ldr r7, [pc, #80] @ d8a44 <__cxa_atexit@plt+0xcc610> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - ldr r3, [pc, #76] @ cfaf0 <__cxa_atexit@plt+0xc36bc> │ │ │ │ + ldr r3, [pc, #76] @ d8a48 <__cxa_atexit@plt+0xcc614> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r1, [r5] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -200105,299 +209279,299 @@ │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - mvneq sl, ip, lsl r3 │ │ │ │ - biceq r2, ip, r0, lsl #4 │ │ │ │ - mvneq sl, r0, lsl #6 │ │ │ │ - mvneq sl, r4, asr #5 │ │ │ │ - biceq r2, ip, ip, lsr #3 │ │ │ │ + strheq r1, [r1, #60]! @ 0x3c │ │ │ │ + biceq r9, fp, r4, ror r8 │ │ │ │ + mvneq r1, r0, lsr #7 │ │ │ │ + mvneq r1, r4, ror #6 │ │ │ │ + biceq r9, fp, r0, lsr #16 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc cfb74 <__cxa_atexit@plt+0xc3740> │ │ │ │ + bcc d8acc <__cxa_atexit@plt+0xcc698> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ cmp r2, #64 @ 0x40 │ │ │ │ - bne cfb40 <__cxa_atexit@plt+0xc370c> │ │ │ │ - ldr r3, [pc, #96] @ cfb84 <__cxa_atexit@plt+0xc3750> │ │ │ │ + bne d8a98 <__cxa_atexit@plt+0xcc664> │ │ │ │ + ldr r3, [pc, #96] @ d8adc <__cxa_atexit@plt+0xcc6a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #80] @ cfb88 <__cxa_atexit@plt+0xc3754> │ │ │ │ + ldr r3, [pc, #80] @ d8ae0 <__cxa_atexit@plt+0xcc6ac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ - ldr r7, [pc, #68] @ cfb8c <__cxa_atexit@plt+0xc3758> │ │ │ │ + ldr r7, [pc, #68] @ d8ae4 <__cxa_atexit@plt+0xcc6b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ - ldr r2, [pc, #60] @ cfb90 <__cxa_atexit@plt+0xc375c> │ │ │ │ + ldr r2, [pc, #60] @ d8ae8 <__cxa_atexit@plt+0xcc6b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ add r2, r2, #1 │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - mvneq sl, ip, asr #4 │ │ │ │ - mvneq sl, r4, asr r2 │ │ │ │ - mvneq sl, r4, lsl r2 │ │ │ │ - biceq r2, ip, ip, lsl #2 │ │ │ │ + mvneq r1, ip, ror #5 │ │ │ │ + strdeq r1, [r1, #36]! @ 0x24 │ │ │ │ + strheq r1, [r1, #36]! @ 0x24 │ │ │ │ + biceq r9, fp, r0, lsl #15 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne cfc1c <__cxa_atexit@plt+0xc37e8> │ │ │ │ + bne d8b74 <__cxa_atexit@plt+0xcc740> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cfc58 <__cxa_atexit@plt+0xc3824> │ │ │ │ + bhi d8bb0 <__cxa_atexit@plt+0xcc77c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc cfc60 <__cxa_atexit@plt+0xc382c> │ │ │ │ - ldr r5, [pc, #180] @ cfc8c <__cxa_atexit@plt+0xc3858> │ │ │ │ + bcc d8bb8 <__cxa_atexit@plt+0xcc784> │ │ │ │ + ldr r5, [pc, #180] @ d8be4 <__cxa_atexit@plt+0xcc7b0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #176] @ cfc90 <__cxa_atexit@plt+0xc385c> │ │ │ │ + ldr r1, [pc, #176] @ d8be8 <__cxa_atexit@plt+0xcc7b4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #172] @ cfc94 <__cxa_atexit@plt+0xc3860> │ │ │ │ + ldr r0, [pc, #172] @ d8bec <__cxa_atexit@plt+0xcc7b8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r5, [pc, #160] @ cfc98 <__cxa_atexit@plt+0xc3864> │ │ │ │ + ldr r5, [pc, #160] @ d8bf0 <__cxa_atexit@plt+0xcc7bc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r5, [r6, #16] │ │ │ │ str r0, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r8, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ - ldr r7, [pc, #92] @ cfc80 <__cxa_atexit@plt+0xc384c> │ │ │ │ + ldr r7, [pc, #92] @ d8bd8 <__cxa_atexit@plt+0xcc7a4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r9, #3 │ │ │ │ - beq cfc4c <__cxa_atexit@plt+0xc3818> │ │ │ │ - ldr r7, [pc, #76] @ cfc84 <__cxa_atexit@plt+0xc3850> │ │ │ │ + beq d8ba4 <__cxa_atexit@plt+0xcc770> │ │ │ │ + ldr r7, [pc, #76] @ d8bdc <__cxa_atexit@plt+0xcc7a8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ - b cfc68 <__cxa_atexit@plt+0xc3834> │ │ │ │ + b d8bc0 <__cxa_atexit@plt+0xcc78c> │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #20 │ │ │ │ - ldr r7, [pc, #20] @ cfc88 <__cxa_atexit@plt+0xc3854> │ │ │ │ + ldr r7, [pc, #20] @ d8be0 <__cxa_atexit@plt+0xcc7ac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r1, ip, r4, lsr #31 │ │ │ │ + biceq r9, fp, r8, lsl r6 │ │ │ │ @ instruction: 0xfffff634 │ │ │ │ @ instruction: 0xfffff4b4 │ │ │ │ - biceq r2, ip, ip │ │ │ │ - mvneq sl, r4, lsr #3 │ │ │ │ - biceq r2, ip, r4 │ │ │ │ + biceq r9, fp, r0, lsl #13 │ │ │ │ + mvneq r1, r4, asr #4 │ │ │ │ + biceq r9, fp, r8, ror r6 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ cfcc0 <__cxa_atexit@plt+0xc388c> │ │ │ │ + ldr r3, [pc, #16] @ d8c18 <__cxa_atexit@plt+0xcc7e4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - ldrdeq r1, [ip, #252] @ 0xfc │ │ │ │ + biceq r9, fp, r0, asr r6 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc cfd8c <__cxa_atexit@plt+0xc3958> │ │ │ │ + bcc d8ce4 <__cxa_atexit@plt+0xcc8b0> │ │ │ │ cmp r7, #15 │ │ │ │ - ble cfd4c <__cxa_atexit@plt+0xc3918> │ │ │ │ + ble d8ca4 <__cxa_atexit@plt+0xcc870> │ │ │ │ ldr r8, [r5, #12] │ │ │ │ add r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi cfda8 <__cxa_atexit@plt+0xc3974> │ │ │ │ + bhi d8d00 <__cxa_atexit@plt+0xcc8cc> │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc cfdb0 <__cxa_atexit@plt+0xc397c> │ │ │ │ - ldr r5, [pc, #216] @ cfde4 <__cxa_atexit@plt+0xc39b0> │ │ │ │ + bcc d8d08 <__cxa_atexit@plt+0xcc8d4> │ │ │ │ + ldr r5, [pc, #216] @ d8d3c <__cxa_atexit@plt+0xcc908> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #212] @ cfde8 <__cxa_atexit@plt+0xc39b4> │ │ │ │ + ldr r1, [pc, #212] @ d8d40 <__cxa_atexit@plt+0xcc90c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #208] @ cfdec <__cxa_atexit@plt+0xc39b8> │ │ │ │ + ldr r0, [pc, #208] @ d8d44 <__cxa_atexit@plt+0xcc910> │ │ │ │ add r0, pc, r0 │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r5, [pc, #196] @ cfdf0 <__cxa_atexit@plt+0xc39bc> │ │ │ │ + ldr r5, [pc, #196] @ d8d48 <__cxa_atexit@plt+0xcc914> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r5, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r8, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ - ldr r2, [pc, #132] @ cfdd8 <__cxa_atexit@plt+0xc39a4> │ │ │ │ + ldr r2, [pc, #132] @ d8d30 <__cxa_atexit@plt+0xcc8fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #128] @ cfddc <__cxa_atexit@plt+0xc39a8> │ │ │ │ + ldr lr, [pc, #128] @ d8d34 <__cxa_atexit@plt+0xcc900> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #4] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ str r2, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r2, [pc, #100] @ cfde0 <__cxa_atexit@plt+0xc39ac> │ │ │ │ + ldr r2, [pc, #100] @ d8d38 <__cxa_atexit@plt+0xcc904> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ mov r8, r6 │ │ │ │ mov r6, r3 │ │ │ │ b 18840fc <__cxa_atexit@plt+0x1877cc8> │ │ │ │ - ldr r6, [pc, #64] @ cfdd4 <__cxa_atexit@plt+0xc39a0> │ │ │ │ + ldr r6, [pc, #64] @ d8d2c <__cxa_atexit@plt+0xcc8f8> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ mov r3, r6 │ │ │ │ - b cfdb8 <__cxa_atexit@plt+0xc3984> │ │ │ │ + b d8d10 <__cxa_atexit@plt+0xcc8dc> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #20 │ │ │ │ - ldr r7, [pc, #12] @ cfdd0 <__cxa_atexit@plt+0xc399c> │ │ │ │ + ldr r7, [pc, #12] @ d8d28 <__cxa_atexit@plt+0xcc8f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r1, ip, r8, lsl #29 │ │ │ │ + strdeq r9, [fp, #76] @ 0x4c │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xfffff7e0 │ │ │ │ - mvneq sl, r8, lsl r1 │ │ │ │ + strheq r1, [r1, #24]! │ │ │ │ @ instruction: 0xfffff650 │ │ │ │ @ instruction: 0xfffff51c │ │ │ │ - biceq r1, ip, ip, lsl #30 │ │ │ │ - mvneq sl, r0, ror r0 │ │ │ │ - biceq r1, ip, ip, lsr #29 │ │ │ │ + biceq r9, fp, r0, lsl #11 │ │ │ │ + mvneq r1, r0, lsl r1 │ │ │ │ + biceq r9, fp, r0, lsr #10 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cfe40 <__cxa_atexit@plt+0xc3a0c> │ │ │ │ - ldr r2, [pc, #48] @ cfe4c <__cxa_atexit@plt+0xc3a18> │ │ │ │ + bcc d8d98 <__cxa_atexit@plt+0xcc964> │ │ │ │ + ldr r2, [pc, #48] @ d8da4 <__cxa_atexit@plt+0xcc970> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ cfe50 <__cxa_atexit@plt+0xc3a1c> │ │ │ │ + ldr r1, [pc, #44] @ d8da8 <__cxa_atexit@plt+0xcc974> │ │ │ │ add r1, pc, r1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ str r1, [r5] │ │ │ │ sub sl, r6, #2 │ │ │ │ - ldr r8, [pc, #28] @ cfe54 <__cxa_atexit@plt+0xc3a20> │ │ │ │ + ldr r8, [pc, #28] @ d8dac <__cxa_atexit@plt+0xcc978> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r9, r7 │ │ │ │ b 189672c <__cxa_atexit@plt+0x188a2f8> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff8bc │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - mvneq sl, r4, rrx │ │ │ │ - biceq r1, ip, r8, asr #28 │ │ │ │ + mvneq r1, r4, lsl #2 │ │ │ │ + strheq r9, [fp, #76] @ 0x4c │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cff0c <__cxa_atexit@plt+0xc3ad8> │ │ │ │ - ldr r9, [pc, #152] @ cff18 <__cxa_atexit@plt+0xc3ae4> │ │ │ │ + bcc d8e64 <__cxa_atexit@plt+0xcca30> │ │ │ │ + ldr r9, [pc, #152] @ d8e70 <__cxa_atexit@plt+0xcca3c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #148] @ cff1c <__cxa_atexit@plt+0xc3ae8> │ │ │ │ + ldr lr, [pc, #148] @ d8e74 <__cxa_atexit@plt+0xcca40> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #144] @ cff20 <__cxa_atexit@plt+0xc3aec> │ │ │ │ + ldr r8, [pc, #144] @ d8e78 <__cxa_atexit@plt+0xcca44> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr sl, [pc, #140] @ cff24 <__cxa_atexit@plt+0xc3af0> │ │ │ │ + ldr sl, [pc, #140] @ d8e7c <__cxa_atexit@plt+0xcca48> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r0, [pc, #136] @ cff28 <__cxa_atexit@plt+0xc3af4> │ │ │ │ + ldr r0, [pc, #136] @ d8e80 <__cxa_atexit@plt+0xcca4c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5] │ │ │ │ - ldr r0, [pc, #128] @ cff2c <__cxa_atexit@plt+0xc3af8> │ │ │ │ + ldr r0, [pc, #128] @ d8e84 <__cxa_atexit@plt+0xcca50> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr ip, [r5, #12] │ │ │ │ str r0, [r5, #4] │ │ │ │ str sl, [r5, #16] │ │ │ │ sub r0, r6, #6 │ │ │ │ str r0, [r5, #8] │ │ │ │ str r9, [r3, #4]! │ │ │ │ str r3, [r5, #12] │ │ │ │ - ldr r9, [pc, #88] @ cff30 <__cxa_atexit@plt+0xc3afc> │ │ │ │ + ldr r9, [pc, #88] @ d8e88 <__cxa_atexit@plt+0xcca54> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r7, [r3, #8] │ │ │ │ sub r0, r6, #18 │ │ │ │ mov r1, r3 │ │ │ │ str r8, [r1, #12]! │ │ │ │ str r2, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ add r8, r3, #28 │ │ │ │ stm r8, {r2, ip, lr} │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r1, [r3, #44] @ 0x2c │ │ │ │ - ldr r8, [pc, #44] @ cff34 <__cxa_atexit@plt+0xc3b00> │ │ │ │ + ldr r8, [pc, #44] @ d8e8c <__cxa_atexit@plt+0xcca58> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff8f4 │ │ │ │ @ instruction: 0xfffffa70 │ │ │ │ @ instruction: 0xfffff924 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - mvneq sl, r0, asr #2 │ │ │ │ - mvneq sl, r0, lsr r1 │ │ │ │ - mvneq r9, r4, asr #29 │ │ │ │ - @ instruction: 0x01e1a094 │ │ │ │ + mvneq r1, r8, lsl r2 │ │ │ │ + mvneq r1, r8, lsl #4 │ │ │ │ + mvneq r0, r4, ror #30 │ │ │ │ + mvneq r1, ip, ror #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc cff70 <__cxa_atexit@plt+0xc3b3c> │ │ │ │ - ldr r2, [pc, #32] @ cff7c <__cxa_atexit@plt+0xc3b48> │ │ │ │ + bcc d8ec8 <__cxa_atexit@plt+0xcca94> │ │ │ │ + ldr r2, [pc, #32] @ d8ed4 <__cxa_atexit@plt+0xccaa0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ @@ -200406,141 +209580,141 @@ │ │ │ │ @ instruction: 0xfffffa00 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r8 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi cffe0 <__cxa_atexit@plt+0xc3bac> │ │ │ │ - ldr r7, [pc, #96] @ d0004 <__cxa_atexit@plt+0xc3bd0> │ │ │ │ + bhi d8f38 <__cxa_atexit@plt+0xccb04> │ │ │ │ + ldr r7, [pc, #96] @ d8f5c <__cxa_atexit@plt+0xccb28> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #92] @ d0008 <__cxa_atexit@plt+0xc3bd4> │ │ │ │ + ldr r3, [pc, #92] @ d8f60 <__cxa_atexit@plt+0xccb2c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #84] @ d000c <__cxa_atexit@plt+0xc3bd8> │ │ │ │ + ldr r7, [pc, #84] @ d8f64 <__cxa_atexit@plt+0xccb30> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r5, #4] │ │ │ │ str r3, [r5, #8] │ │ │ │ tst sl, #3 │ │ │ │ - beq cffd4 <__cxa_atexit@plt+0xc3ba0> │ │ │ │ + beq d8f2c <__cxa_atexit@plt+0xccaf8> │ │ │ │ mov r7, sl │ │ │ │ - b cf9fc <__cxa_atexit@plt+0xc35c8> │ │ │ │ + b d8954 <__cxa_atexit@plt+0xcc520> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ d0010 <__cxa_atexit@plt+0xc3bdc> │ │ │ │ + ldr r7, [pc, #40] @ d8f68 <__cxa_atexit@plt+0xccb34> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #36] @ d0014 <__cxa_atexit@plt+0xc3be0> │ │ │ │ + ldr r9, [pc, #36] @ d8f6c <__cxa_atexit@plt+0xccb38> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #32] @ d0018 <__cxa_atexit@plt+0xc3be4> │ │ │ │ + ldr r3, [pc, #32] @ d8f70 <__cxa_atexit@plt+0xccb3c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffa54 │ │ │ │ - biceq r1, ip, r4, lsr #26 │ │ │ │ - strheq r9, [r1, #208]! @ 0xd0 │ │ │ │ - biceq r1, ip, r0, asr #25 │ │ │ │ - biceq r1, ip, r0, ror #25 │ │ │ │ - mvneq r9, r0, ror sp │ │ │ │ - biceq r1, ip, r4, lsl #22 │ │ │ │ + @ instruction: 0x01cb9398 │ │ │ │ + mvneq r0, r0, asr lr │ │ │ │ + biceq r9, fp, r4, lsr r3 │ │ │ │ + biceq r9, fp, r4, asr r3 │ │ │ │ + mvneq r0, r0, lsl lr │ │ │ │ + biceq r9, fp, r8, ror r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d0088 <__cxa_atexit@plt+0xc3c54> │ │ │ │ - ldr r2, [pc, #84] @ d0094 <__cxa_atexit@plt+0xc3c60> │ │ │ │ + bhi d8fe0 <__cxa_atexit@plt+0xccbac> │ │ │ │ + ldr r2, [pc, #84] @ d8fec <__cxa_atexit@plt+0xccbb8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #76] @ d0098 <__cxa_atexit@plt+0xc3c64> │ │ │ │ + ldr r1, [pc, #76] @ d8ff0 <__cxa_atexit@plt+0xccbbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq d0080 <__cxa_atexit@plt+0xc3c4c> │ │ │ │ - ldr r3, [pc, #52] @ d009c <__cxa_atexit@plt+0xc3c68> │ │ │ │ + beq d8fd8 <__cxa_atexit@plt+0xccba4> │ │ │ │ + ldr r3, [pc, #52] @ d8ff4 <__cxa_atexit@plt+0xccbc0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ d00a0 <__cxa_atexit@plt+0xc3c6c> │ │ │ │ + ldr r2, [pc, #48] @ d8ff8 <__cxa_atexit@plt+0xccbc4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - mvneq r9, r8, lsr #26 │ │ │ │ + mvneq r0, r8, asr #27 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - strheq r1, [ip, #168] @ 0xa8 │ │ │ │ - biceq r1, ip, ip, ror sl │ │ │ │ + biceq r9, fp, ip, lsr #2 │ │ │ │ + strdeq r9, [fp] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ d00d0 <__cxa_atexit@plt+0xc3c9c> │ │ │ │ + ldr r3, [pc, #24] @ d9028 <__cxa_atexit@plt+0xccbf4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ d00d4 <__cxa_atexit@plt+0xc3ca0> │ │ │ │ + ldr r2, [pc, #20] @ d902c <__cxa_atexit@plt+0xccbf8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r1, ip, r8, ror #20 │ │ │ │ + ldrdeq r9, [fp, #12] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d010c <__cxa_atexit@plt+0xc3cd8> │ │ │ │ - ldr r2, [pc, #40] @ d0124 <__cxa_atexit@plt+0xc3cf0> │ │ │ │ + bcc d9064 <__cxa_atexit@plt+0xccc30> │ │ │ │ + ldr r2, [pc, #40] @ d907c <__cxa_atexit@plt+0xccc48> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ d0128 <__cxa_atexit@plt+0xc3cf4> │ │ │ │ + ldr r3, [pc, #20] @ d9080 <__cxa_atexit@plt+0xccc4c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r9, r8, lsr #25 │ │ │ │ + mvneq r0, r8, asr #26 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b d014c <__cxa_atexit@plt+0xc3d18> │ │ │ │ + b d90a4 <__cxa_atexit@plt+0xccc70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d01e4 <__cxa_atexit@plt+0xc3db0> │ │ │ │ - ldr r6, [pc, #160] @ d0204 <__cxa_atexit@plt+0xc3dd0> │ │ │ │ + bhi d913c <__cxa_atexit@plt+0xccd08> │ │ │ │ + ldr r6, [pc, #160] @ d915c <__cxa_atexit@plt+0xccd28> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r6, [r5, #-12] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d01bc <__cxa_atexit@plt+0xc3d88> │ │ │ │ + beq d9114 <__cxa_atexit@plt+0xccce0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d01d0 <__cxa_atexit@plt+0xc3d9c> │ │ │ │ + bne d9128 <__cxa_atexit@plt+0xcccf4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d01f0 <__cxa_atexit@plt+0xc3dbc> │ │ │ │ - ldr r7, [pc, #112] @ d0208 <__cxa_atexit@plt+0xc3dd4> │ │ │ │ + bcc d9148 <__cxa_atexit@plt+0xccd14> │ │ │ │ + ldr r7, [pc, #112] @ d9160 <__cxa_atexit@plt+0xccd2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -200568,20 +209742,20 @@ │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne d025c <__cxa_atexit@plt+0xc3e28> │ │ │ │ + bne d91b4 <__cxa_atexit@plt+0xccd80> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d0274 <__cxa_atexit@plt+0xc3e40> │ │ │ │ - ldr r3, [pc, #68] @ d0280 <__cxa_atexit@plt+0xc3e4c> │ │ │ │ + bcc d91cc <__cxa_atexit@plt+0xccd98> │ │ │ │ + ldr r3, [pc, #68] @ d91d8 <__cxa_atexit@plt+0xccda4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -200598,2003 +209772,2003 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d02ec <__cxa_atexit@plt+0xc3eb8> │ │ │ │ + bhi d9244 <__cxa_atexit@plt+0xcce10> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d02f8 <__cxa_atexit@plt+0xc3ec4> │ │ │ │ - ldr r1, [pc, #84] @ d0308 <__cxa_atexit@plt+0xc3ed4> │ │ │ │ + bcc d9250 <__cxa_atexit@plt+0xcce1c> │ │ │ │ + ldr r1, [pc, #84] @ d9260 <__cxa_atexit@plt+0xcce2c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ d030c <__cxa_atexit@plt+0xc3ed8> │ │ │ │ + ldr r0, [pc, #80] @ d9264 <__cxa_atexit@plt+0xcce30> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r5, [pc, #64] @ d0310 <__cxa_atexit@plt+0xc3edc> │ │ │ │ + ldr r5, [pc, #64] @ d9268 <__cxa_atexit@plt+0xcce34> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r5, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b d014c <__cxa_atexit@plt+0xc3d18> │ │ │ │ + b d90a4 <__cxa_atexit@plt+0xccc70> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - strheq r9, [r1, #168]! @ 0xa8 │ │ │ │ - mvneq r9, r0, ror #24 │ │ │ │ + mvneq r0, r8, asr fp │ │ │ │ + mvneq r0, r0, lsl #26 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #24 │ │ │ │ cmp fp, ip │ │ │ │ - bhi d03ac <__cxa_atexit@plt+0xc3f78> │ │ │ │ + bhi d9304 <__cxa_atexit@plt+0xcced0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d03b4 <__cxa_atexit@plt+0xc3f80> │ │ │ │ - ldr r1, [pc, #136] @ d03d0 <__cxa_atexit@plt+0xc3f9c> │ │ │ │ + bcc d930c <__cxa_atexit@plt+0xcced8> │ │ │ │ + ldr r1, [pc, #136] @ d9328 <__cxa_atexit@plt+0xccef4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #132] @ d03d4 <__cxa_atexit@plt+0xc3fa0> │ │ │ │ + ldr r9, [pc, #132] @ d932c <__cxa_atexit@plt+0xccef8> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #128] @ d03d8 <__cxa_atexit@plt+0xc3fa4> │ │ │ │ + ldr lr, [pc, #128] @ d9330 <__cxa_atexit@plt+0xccefc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #124] @ d03dc <__cxa_atexit@plt+0xc3fa8> │ │ │ │ + ldr r0, [pc, #124] @ d9334 <__cxa_atexit@plt+0xccf00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr sl, [pc, #116] @ d03e0 <__cxa_atexit@plt+0xc3fac> │ │ │ │ + ldr sl, [pc, #116] @ d9338 <__cxa_atexit@plt+0xccf04> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r3, #4]! │ │ │ │ add r1, r9, #2 │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r8, [pc, #100] @ d03e4 <__cxa_atexit@plt+0xc3fb0> │ │ │ │ + ldr r8, [pc, #100] @ d933c <__cxa_atexit@plt+0xccf08> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r2, r3 │ │ │ │ str r8, [r2, #12]! │ │ │ │ str sl, [r5, #-24] @ 0xffffffe8 │ │ │ │ sub r8, r5, #20 │ │ │ │ stm r8, {r0, r1, r2, lr} │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r8, [pc, #68] @ d03e8 <__cxa_atexit@plt+0xc3fb4> │ │ │ │ + ldr r8, [pc, #68] @ d9340 <__cxa_atexit@plt+0xccf0c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, ip │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r6, r3 │ │ │ │ - b d03bc <__cxa_atexit@plt+0xc3f88> │ │ │ │ + b d9314 <__cxa_atexit@plt+0xccee0> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d03cc <__cxa_atexit@plt+0xc3f98> │ │ │ │ + ldr r7, [pc, #8] @ d9324 <__cxa_atexit@plt+0xccef0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r1, ip, r0, lsr r9 │ │ │ │ + biceq r8, fp, r4, lsr #31 │ │ │ │ @ instruction: 0xfffffcdc │ │ │ │ - @ instruction: 0x01cc1994 │ │ │ │ + biceq r9, fp, r8 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mvneq r9, ip, ror ip │ │ │ │ - mvneq r9, r4, ror ip │ │ │ │ - strheq r9, [r1, #180]! @ 0xb4 │ │ │ │ - strdeq r9, [r1, #184]! @ 0xb8 │ │ │ │ + mvneq r0, r4, asr sp │ │ │ │ + mvneq r0, ip, asr #26 │ │ │ │ + mvneq r0, r4, asr ip │ │ │ │ + ldrdeq r0, [r1, #192]! @ 0xc0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d042c <__cxa_atexit@plt+0xc3ff8> │ │ │ │ + bcc d9384 <__cxa_atexit@plt+0xccf50> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - ldr r2, [pc, #36] @ d0438 <__cxa_atexit@plt+0xc4004> │ │ │ │ + ldr r2, [pc, #36] @ d9390 <__cxa_atexit@plt+0xccf5c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - biceq r1, ip, ip, lsr #17 │ │ │ │ + biceq r8, fp, r0, lsr #30 │ │ │ │ andeq r0, r2, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #24 │ │ │ │ cmp fp, ip │ │ │ │ - bhi d04d8 <__cxa_atexit@plt+0xc40a4> │ │ │ │ + bhi d9430 <__cxa_atexit@plt+0xccffc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d04e0 <__cxa_atexit@plt+0xc40ac> │ │ │ │ - ldr r1, [pc, #136] @ d04fc <__cxa_atexit@plt+0xc40c8> │ │ │ │ + bcc d9438 <__cxa_atexit@plt+0xcd004> │ │ │ │ + ldr r1, [pc, #136] @ d9454 <__cxa_atexit@plt+0xcd020> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #132] @ d0500 <__cxa_atexit@plt+0xc40cc> │ │ │ │ + ldr r9, [pc, #132] @ d9458 <__cxa_atexit@plt+0xcd024> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #128] @ d0504 <__cxa_atexit@plt+0xc40d0> │ │ │ │ + ldr lr, [pc, #128] @ d945c <__cxa_atexit@plt+0xcd028> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #124] @ d0508 <__cxa_atexit@plt+0xc40d4> │ │ │ │ + ldr r0, [pc, #124] @ d9460 <__cxa_atexit@plt+0xcd02c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr sl, [pc, #116] @ d050c <__cxa_atexit@plt+0xc40d8> │ │ │ │ + ldr sl, [pc, #116] @ d9464 <__cxa_atexit@plt+0xcd030> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r3, #4]! │ │ │ │ add r1, r9, #2 │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r8, [pc, #100] @ d0510 <__cxa_atexit@plt+0xc40dc> │ │ │ │ + ldr r8, [pc, #100] @ d9468 <__cxa_atexit@plt+0xcd034> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r2, r3 │ │ │ │ str r8, [r2, #12]! │ │ │ │ str sl, [r5, #-24] @ 0xffffffe8 │ │ │ │ sub r8, r5, #20 │ │ │ │ stm r8, {r0, r1, r2, lr} │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r8, [pc, #68] @ d0514 <__cxa_atexit@plt+0xc40e0> │ │ │ │ + ldr r8, [pc, #68] @ d946c <__cxa_atexit@plt+0xcd038> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, ip │ │ │ │ b 1685c24 <__cxa_atexit@plt+0x16797f0> │ │ │ │ mov r6, r3 │ │ │ │ - b d04e8 <__cxa_atexit@plt+0xc40b4> │ │ │ │ + b d9440 <__cxa_atexit@plt+0xcd00c> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d04f8 <__cxa_atexit@plt+0xc40c4> │ │ │ │ + ldr r7, [pc, #8] @ d9450 <__cxa_atexit@plt+0xcd01c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r1, ip, r4, lsl #16 │ │ │ │ + biceq r8, fp, r8, ror lr │ │ │ │ @ instruction: 0xfffffbb0 │ │ │ │ - biceq r1, ip, r8, ror #16 │ │ │ │ + ldrdeq r8, [fp, #236] @ 0xec │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - mvneq r9, r0, asr fp │ │ │ │ - mvneq r9, r8, asr #22 │ │ │ │ - mvneq r9, r8, lsl #21 │ │ │ │ - mvneq r9, ip, asr #21 │ │ │ │ + mvneq r0, r8, lsr #24 │ │ │ │ + mvneq r0, r0, lsr #24 │ │ │ │ + mvneq r0, r8, lsr #22 │ │ │ │ + mvneq r0, r4, lsr #23 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d05bc <__cxa_atexit@plt+0xc4188> │ │ │ │ - ldr r7, [pc, #180] @ d05ec <__cxa_atexit@plt+0xc41b8> │ │ │ │ + bhi d9514 <__cxa_atexit@plt+0xcd0e0> │ │ │ │ + ldr r7, [pc, #180] @ d9544 <__cxa_atexit@plt+0xcd110> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq d0590 <__cxa_atexit@plt+0xc415c> │ │ │ │ + beq d94e8 <__cxa_atexit@plt+0xcd0b4> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d05cc <__cxa_atexit@plt+0xc4198> │ │ │ │ + beq d9524 <__cxa_atexit@plt+0xcd0f0> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #148] @ d05f0 <__cxa_atexit@plt+0xc41bc> │ │ │ │ + ldr r1, [pc, #148] @ d9548 <__cxa_atexit@plt+0xcd114> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d05a0 <__cxa_atexit@plt+0xc416c> │ │ │ │ + beq d94f8 <__cxa_atexit@plt+0xcd0c4> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d05dc <__cxa_atexit@plt+0xc41a8> │ │ │ │ + beq d9534 <__cxa_atexit@plt+0xcd100> │ │ │ │ sub r7, r1, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r2, r7 │ │ │ │ - bne d05ac <__cxa_atexit@plt+0xc4178> │ │ │ │ - ldr r7, [pc, #108] @ d05f4 <__cxa_atexit@plt+0xc41c0> │ │ │ │ + bne d9504 <__cxa_atexit@plt+0xcd0d0> │ │ │ │ + ldr r7, [pc, #108] @ d954c <__cxa_atexit@plt+0xcd118> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ d05fc <__cxa_atexit@plt+0xc41c8> │ │ │ │ + ldr r7, [pc, #72] @ d9554 <__cxa_atexit@plt+0xcd120> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d05f8 <__cxa_atexit@plt+0xc41c4> │ │ │ │ + ldr r7, [pc, #52] @ d9550 <__cxa_atexit@plt+0xcd11c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r8, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d0554 <__cxa_atexit@plt+0xc4120> │ │ │ │ + b d94ac <__cxa_atexit@plt+0xcd078> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0574 <__cxa_atexit@plt+0xc4140> │ │ │ │ + b d94cc <__cxa_atexit@plt+0xcd098> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - @ instruction: 0x01e19890 │ │ │ │ - biceq r1, ip, r8, asr #14 │ │ │ │ - mvneq r9, r8, lsr #16 │ │ │ │ + mvneq r0, r0, lsr r9 │ │ │ │ + strheq r8, [fp, #220] @ 0xdc │ │ │ │ + mvneq r0, r8, asr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0674 <__cxa_atexit@plt+0xc4240> │ │ │ │ + beq d95cc <__cxa_atexit@plt+0xcd198> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #108] @ d0694 <__cxa_atexit@plt+0xc4260> │ │ │ │ + ldr r2, [pc, #108] @ d95ec <__cxa_atexit@plt+0xcd1b8> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d065c <__cxa_atexit@plt+0xc4228> │ │ │ │ + beq d95b4 <__cxa_atexit@plt+0xcd180> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0684 <__cxa_atexit@plt+0xc4250> │ │ │ │ + beq d95dc <__cxa_atexit@plt+0xcd1a8> │ │ │ │ sub r7, r2, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r7 │ │ │ │ - bne d0664 <__cxa_atexit@plt+0xc4230> │ │ │ │ - ldr r7, [pc, #68] @ d0698 <__cxa_atexit@plt+0xc4264> │ │ │ │ + bne d95bc <__cxa_atexit@plt+0xcd188> │ │ │ │ + ldr r7, [pc, #68] @ d95f0 <__cxa_atexit@plt+0xcd1bc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d069c <__cxa_atexit@plt+0xc4268> │ │ │ │ + ldr r7, [pc, #48] @ d95f4 <__cxa_atexit@plt+0xcd1c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d0620 <__cxa_atexit@plt+0xc41ec> │ │ │ │ + b d9578 <__cxa_atexit@plt+0xcd144> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0640 <__cxa_atexit@plt+0xc420c> │ │ │ │ + b d9598 <__cxa_atexit@plt+0xcd164> │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r9, r4, asr #15 │ │ │ │ - mvneq r9, r0, ror r7 │ │ │ │ + mvneq r0, r4, ror #16 │ │ │ │ + mvneq r0, r0, lsl r8 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d06e0 <__cxa_atexit@plt+0xc42ac> │ │ │ │ + beq d9638 <__cxa_atexit@plt+0xcd204> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #44] @ d06f0 <__cxa_atexit@plt+0xc42bc> │ │ │ │ + ldr r1, [pc, #44] @ d9648 <__cxa_atexit@plt+0xcd214> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r7, [pc, #40] @ d06f4 <__cxa_atexit@plt+0xc42c0> │ │ │ │ + ldr r7, [pc, #40] @ d964c <__cxa_atexit@plt+0xcd218> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r2 │ │ │ │ addeq r7, r1, #1 │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r2, [r7, #-2] │ │ │ │ - b d06bc <__cxa_atexit@plt+0xc4288> │ │ │ │ - mvneq r9, r4, asr r7 │ │ │ │ - mvneq r9, r0, lsl r7 │ │ │ │ + b d9614 <__cxa_atexit@plt+0xcd1e0> │ │ │ │ + strdeq r0, [r1, #116]! @ 0x74 │ │ │ │ + strheq r0, [r1, #112]! @ 0x70 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d078c <__cxa_atexit@plt+0xc4358> │ │ │ │ - ldr r7, [pc, #164] @ d07bc <__cxa_atexit@plt+0xc4388> │ │ │ │ + bhi d96e4 <__cxa_atexit@plt+0xcd2b0> │ │ │ │ + ldr r7, [pc, #164] @ d9714 <__cxa_atexit@plt+0xcd2e0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq d0770 <__cxa_atexit@plt+0xc433c> │ │ │ │ + beq d96c8 <__cxa_atexit@plt+0xcd294> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d079c <__cxa_atexit@plt+0xc4368> │ │ │ │ + beq d96f4 <__cxa_atexit@plt+0xcd2c0> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #132] @ d07c0 <__cxa_atexit@plt+0xc438c> │ │ │ │ + ldr r1, [pc, #132] @ d9718 <__cxa_atexit@plt+0xcd2e4> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d0780 <__cxa_atexit@plt+0xc434c> │ │ │ │ + beq d96d8 <__cxa_atexit@plt+0xcd2a4> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d07ac <__cxa_atexit@plt+0xc4378> │ │ │ │ + beq d9704 <__cxa_atexit@plt+0xcd2d0> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r3, [pc, #104] @ d07c4 <__cxa_atexit@plt+0xc4390> │ │ │ │ + ldr r3, [pc, #104] @ d971c <__cxa_atexit@plt+0xcd2e8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ cmp r2, r7 │ │ │ │ addeq r3, r3, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d07c8 <__cxa_atexit@plt+0xc4394> │ │ │ │ + ldr r7, [pc, #52] @ d9720 <__cxa_atexit@plt+0xcd2ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r8, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d0734 <__cxa_atexit@plt+0xc4300> │ │ │ │ + b d968c <__cxa_atexit@plt+0xcd258> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0754 <__cxa_atexit@plt+0xc4320> │ │ │ │ + b d96ac <__cxa_atexit@plt+0xcd278> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - mvneq r9, r0, ror r6 │ │ │ │ - biceq r1, ip, ip, ror r5 │ │ │ │ + mvneq r0, r0, lsl r7 │ │ │ │ + strdeq r8, [fp, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0830 <__cxa_atexit@plt+0xc43fc> │ │ │ │ + beq d9788 <__cxa_atexit@plt+0xcd354> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #92] @ d0850 <__cxa_atexit@plt+0xc441c> │ │ │ │ + ldr r2, [pc, #92] @ d97a8 <__cxa_atexit@plt+0xcd374> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d0828 <__cxa_atexit@plt+0xc43f4> │ │ │ │ + beq d9780 <__cxa_atexit@plt+0xcd34c> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0840 <__cxa_atexit@plt+0xc440c> │ │ │ │ + beq d9798 <__cxa_atexit@plt+0xcd364> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #64] @ d0854 <__cxa_atexit@plt+0xc4420> │ │ │ │ + ldr r2, [pc, #64] @ d97ac <__cxa_atexit@plt+0xcd378> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r3, r7 │ │ │ │ addeq r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d07ec <__cxa_atexit@plt+0xc43b8> │ │ │ │ + b d9744 <__cxa_atexit@plt+0xcd310> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d080c <__cxa_atexit@plt+0xc43d8> │ │ │ │ + b d9764 <__cxa_atexit@plt+0xcd330> │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - strheq r9, [r1, #88]! @ 0x58 │ │ │ │ + mvneq r0, r8, asr r6 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0890 <__cxa_atexit@plt+0xc445c> │ │ │ │ + beq d97e8 <__cxa_atexit@plt+0xcd3b4> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #36] @ d08a0 <__cxa_atexit@plt+0xc446c> │ │ │ │ + ldr r2, [pc, #36] @ d97f8 <__cxa_atexit@plt+0xcd3c4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r3, r7 │ │ │ │ addeq r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0874 <__cxa_atexit@plt+0xc4440> │ │ │ │ - mvneq r9, r0, asr r5 │ │ │ │ - biceq r1, ip, r8, ror r4 │ │ │ │ + b d97cc <__cxa_atexit@plt+0xcd398> │ │ │ │ + strdeq r0, [r1, #80]! @ 0x50 │ │ │ │ + biceq r8, fp, ip, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d0908 <__cxa_atexit@plt+0xc44d4> │ │ │ │ - ldr r2, [pc, #76] @ d0910 <__cxa_atexit@plt+0xc44dc> │ │ │ │ + bhi d9860 <__cxa_atexit@plt+0xcd42c> │ │ │ │ + ldr r2, [pc, #76] @ d9868 <__cxa_atexit@plt+0xcd434> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #68] @ d0914 <__cxa_atexit@plt+0xc44e0> │ │ │ │ + ldr r1, [pc, #68] @ d986c <__cxa_atexit@plt+0xcd438> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq d08fc <__cxa_atexit@plt+0xc44c8> │ │ │ │ - ldr r3, [pc, #44] @ d0918 <__cxa_atexit@plt+0xc44e4> │ │ │ │ + beq d9854 <__cxa_atexit@plt+0xcd420> │ │ │ │ + ldr r3, [pc, #44] @ d9870 <__cxa_atexit@plt+0xcd43c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r9, r4, lsr #9 │ │ │ │ - mvneq r9, r4, lsr #9 │ │ │ │ - biceq r1, ip, r0, lsl #8 │ │ │ │ + mvneq r0, r4, asr #10 │ │ │ │ + mvneq r0, r4, asr #10 │ │ │ │ + biceq r8, fp, r4, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d0940 <__cxa_atexit@plt+0xc450c> │ │ │ │ + ldr r3, [pc, #16] @ d9898 <__cxa_atexit@plt+0xcd464> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ add r5, r5, #4 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq r9, r0, ror #8 │ │ │ │ - ldrdeq r1, [ip, #52] @ 0x34 │ │ │ │ + mvneq r0, r0, lsl #10 │ │ │ │ + biceq r8, fp, r8, asr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d09a4 <__cxa_atexit@plt+0xc4570> │ │ │ │ - ldr r3, [pc, #76] @ d09bc <__cxa_atexit@plt+0xc4588> │ │ │ │ + bcc d98fc <__cxa_atexit@plt+0xcd4c8> │ │ │ │ + ldr r3, [pc, #76] @ d9914 <__cxa_atexit@plt+0xcd4e0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #72] @ d09c0 <__cxa_atexit@plt+0xc458c> │ │ │ │ + ldr r2, [pc, #72] @ d9918 <__cxa_atexit@plt+0xcd4e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r7, #4]! │ │ │ │ - ldr r3, [pc, #56] @ d09c4 <__cxa_atexit@plt+0xc4590> │ │ │ │ + ldr r3, [pc, #56] @ d991c <__cxa_atexit@plt+0xcd4e8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r8, [r7, #8] │ │ │ │ str r3, [r7, #12] │ │ │ │ str r2, [r7, #16] │ │ │ │ str r7, [r7, #20] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d09c8 <__cxa_atexit@plt+0xc4594> │ │ │ │ + ldr r7, [pc, #28] @ d9920 <__cxa_atexit@plt+0xcd4ec> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq r9, r0, lsr #8 │ │ │ │ - mvneq r9, r0, lsl r4 │ │ │ │ - biceq r1, ip, r4, lsl #7 │ │ │ │ - biceq r1, ip, r0, asr r3 │ │ │ │ + mvneq r0, r0, asr #9 │ │ │ │ + strheq r0, [r1, #64]! @ 0x40 │ │ │ │ + strdeq r8, [fp, #152] @ 0x98 │ │ │ │ + biceq r8, fp, r4, asr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d0a1c <__cxa_atexit@plt+0xc45e8> │ │ │ │ - ldr r2, [pc, #56] @ d0a24 <__cxa_atexit@plt+0xc45f0> │ │ │ │ + bhi d9974 <__cxa_atexit@plt+0xcd540> │ │ │ │ + ldr r2, [pc, #56] @ d997c <__cxa_atexit@plt+0xcd548> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq d0a10 <__cxa_atexit@plt+0xc45dc> │ │ │ │ - ldr r3, [pc, #36] @ d0a28 <__cxa_atexit@plt+0xc45f4> │ │ │ │ + beq d9968 <__cxa_atexit@plt+0xcd534> │ │ │ │ + ldr r3, [pc, #36] @ d9980 <__cxa_atexit@plt+0xcd54c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ add r9, r3, #2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mvneq r9, ip, lsl #7 │ │ │ │ - strdeq r1, [ip, #32] │ │ │ │ + mvneq r0, ip, lsr #8 │ │ │ │ + biceq r8, fp, r4, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d0a50 <__cxa_atexit@plt+0xc461c> │ │ │ │ + ldr r3, [pc, #16] @ d99a8 <__cxa_atexit@plt+0xcd574> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ add r5, r5, #4 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq r9, r0, asr r3 │ │ │ │ - biceq r1, ip, r4, asr #5 │ │ │ │ + strdeq r0, [r1, #48]! @ 0x30 │ │ │ │ + biceq r8, fp, r8, lsr r9 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d0a9c <__cxa_atexit@plt+0xc4668> │ │ │ │ - ldr r2, [pc, #52] @ d0ab4 <__cxa_atexit@plt+0xc4680> │ │ │ │ + bcc d99f4 <__cxa_atexit@plt+0xcd5c0> │ │ │ │ + ldr r2, [pc, #52] @ d9a0c <__cxa_atexit@plt+0xcd5d8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r2, [pc, #40] @ d0ab8 <__cxa_atexit@plt+0xc4684> │ │ │ │ + ldr r2, [pc, #40] @ d9a10 <__cxa_atexit@plt+0xcd5dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r7, [pc, #24] @ d0abc <__cxa_atexit@plt+0xc4688> │ │ │ │ + ldr r7, [pc, #24] @ d9a14 <__cxa_atexit@plt+0xcd5e0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq r9, r8, lsl #6 │ │ │ │ - @ instruction: 0x01cc1294 │ │ │ │ - biceq r1, ip, ip, asr r2 │ │ │ │ + mvneq r0, r8, lsr #7 │ │ │ │ + biceq r8, fp, r8, lsl #18 │ │ │ │ + ldrdeq r8, [fp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d0b10 <__cxa_atexit@plt+0xc46dc> │ │ │ │ - ldr r2, [pc, #56] @ d0b18 <__cxa_atexit@plt+0xc46e4> │ │ │ │ + bhi d9a68 <__cxa_atexit@plt+0xcd634> │ │ │ │ + ldr r2, [pc, #56] @ d9a70 <__cxa_atexit@plt+0xcd63c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq d0b04 <__cxa_atexit@plt+0xc46d0> │ │ │ │ - ldr r3, [pc, #36] @ d0b1c <__cxa_atexit@plt+0xc46e8> │ │ │ │ + beq d9a5c <__cxa_atexit@plt+0xcd628> │ │ │ │ + ldr r3, [pc, #36] @ d9a74 <__cxa_atexit@plt+0xcd640> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ add r9, r3, #2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0x01e19298 │ │ │ │ - strdeq r1, [ip, #28] │ │ │ │ + mvneq r0, r8, lsr r3 │ │ │ │ + biceq r8, fp, r0, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d0b44 <__cxa_atexit@plt+0xc4710> │ │ │ │ + ldr r3, [pc, #16] @ d9a9c <__cxa_atexit@plt+0xcd668> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #2 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ add r5, r5, #4 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - mvneq r9, ip, asr r2 │ │ │ │ - ldrdeq r1, [ip, #16] │ │ │ │ + strdeq r0, [r1, #44]! @ 0x2c │ │ │ │ + biceq r8, fp, r4, asr #16 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d0b90 <__cxa_atexit@plt+0xc475c> │ │ │ │ - ldr r3, [pc, #52] @ d0bac <__cxa_atexit@plt+0xc4778> │ │ │ │ + bcc d9ae8 <__cxa_atexit@plt+0xcd6b4> │ │ │ │ + ldr r3, [pc, #52] @ d9b04 <__cxa_atexit@plt+0xcd6d0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ - ldr r3, [pc, #40] @ d0bb0 <__cxa_atexit@plt+0xc477c> │ │ │ │ + ldr r3, [pc, #40] @ d9b08 <__cxa_atexit@plt+0xcd6d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r7, [pc, #28] @ d0bb4 <__cxa_atexit@plt+0xc4780> │ │ │ │ + ldr r7, [pc, #28] @ d9b0c <__cxa_atexit@plt+0xcd6d8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - mvneq r9, r0, lsl r2 │ │ │ │ - biceq r1, ip, r8, lsr #3 │ │ │ │ - biceq r1, ip, ip, ror r1 │ │ │ │ + strheq r0, [r1, #32]! │ │ │ │ + biceq r8, fp, ip, lsl r8 │ │ │ │ + strdeq r8, [fp, #112] @ 0x70 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ d0be0 <__cxa_atexit@plt+0xc47ac> │ │ │ │ + ldr r3, [pc, #8] @ d9b38 <__cxa_atexit@plt+0xcd704> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r1, ip, r8, ror #2 │ │ │ │ + ldrdeq r8, [fp, #124] @ 0x7c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d0c78 <__cxa_atexit@plt+0xc4844> │ │ │ │ - ldr r7, [pc, #164] @ d0ca8 <__cxa_atexit@plt+0xc4874> │ │ │ │ + bhi d9bd0 <__cxa_atexit@plt+0xcd79c> │ │ │ │ + ldr r7, [pc, #164] @ d9c00 <__cxa_atexit@plt+0xcd7cc> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq d0c5c <__cxa_atexit@plt+0xc4828> │ │ │ │ + beq d9bb4 <__cxa_atexit@plt+0xcd780> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0c88 <__cxa_atexit@plt+0xc4854> │ │ │ │ + beq d9be0 <__cxa_atexit@plt+0xcd7ac> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #132] @ d0cac <__cxa_atexit@plt+0xc4878> │ │ │ │ + ldr r1, [pc, #132] @ d9c04 <__cxa_atexit@plt+0xcd7d0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d0c6c <__cxa_atexit@plt+0xc4838> │ │ │ │ + beq d9bc4 <__cxa_atexit@plt+0xcd790> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d0c98 <__cxa_atexit@plt+0xc4864> │ │ │ │ + beq d9bf0 <__cxa_atexit@plt+0xcd7bc> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r3, [pc, #104] @ d0cb0 <__cxa_atexit@plt+0xc487c> │ │ │ │ + ldr r3, [pc, #104] @ d9c08 <__cxa_atexit@plt+0xcd7d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ cmp r2, r7 │ │ │ │ addlt r3, r3, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d0cb4 <__cxa_atexit@plt+0xc4880> │ │ │ │ + ldr r7, [pc, #52] @ d9c0c <__cxa_atexit@plt+0xcd7d8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r8, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d0c20 <__cxa_atexit@plt+0xc47ec> │ │ │ │ + b d9b78 <__cxa_atexit@plt+0xcd744> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0c40 <__cxa_atexit@plt+0xc480c> │ │ │ │ + b d9b98 <__cxa_atexit@plt+0xcd764> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - mvneq r9, r4, lsl #3 │ │ │ │ - biceq r1, ip, r8, ror #1 │ │ │ │ + mvneq r0, r4, lsr #4 │ │ │ │ + biceq r8, fp, ip, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0d1c <__cxa_atexit@plt+0xc48e8> │ │ │ │ + beq d9c74 <__cxa_atexit@plt+0xcd840> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #92] @ d0d3c <__cxa_atexit@plt+0xc4908> │ │ │ │ + ldr r2, [pc, #92] @ d9c94 <__cxa_atexit@plt+0xcd860> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d0d14 <__cxa_atexit@plt+0xc48e0> │ │ │ │ + beq d9c6c <__cxa_atexit@plt+0xcd838> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0d2c <__cxa_atexit@plt+0xc48f8> │ │ │ │ + beq d9c84 <__cxa_atexit@plt+0xcd850> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #64] @ d0d40 <__cxa_atexit@plt+0xc490c> │ │ │ │ + ldr r2, [pc, #64] @ d9c98 <__cxa_atexit@plt+0xcd864> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r3, r7 │ │ │ │ addlt r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d0cd8 <__cxa_atexit@plt+0xc48a4> │ │ │ │ + b d9c30 <__cxa_atexit@plt+0xcd7fc> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0cf8 <__cxa_atexit@plt+0xc48c4> │ │ │ │ + b d9c50 <__cxa_atexit@plt+0xcd81c> │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq r9, ip, asr #1 │ │ │ │ + mvneq r0, ip, ror #2 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0d7c <__cxa_atexit@plt+0xc4948> │ │ │ │ + beq d9cd4 <__cxa_atexit@plt+0xcd8a0> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #36] @ d0d8c <__cxa_atexit@plt+0xc4958> │ │ │ │ + ldr r2, [pc, #36] @ d9ce4 <__cxa_atexit@plt+0xcd8b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r3, r7 │ │ │ │ addlt r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0d60 <__cxa_atexit@plt+0xc492c> │ │ │ │ - mvneq r9, r4, rrx │ │ │ │ + b d9cb8 <__cxa_atexit@plt+0xcd884> │ │ │ │ + mvneq r0, r4, lsl #2 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d0dd4 <__cxa_atexit@plt+0xc49a0> │ │ │ │ - ldr r7, [pc, #52] @ d0de8 <__cxa_atexit@plt+0xc49b4> │ │ │ │ + bhi d9d2c <__cxa_atexit@plt+0xcd8f8> │ │ │ │ + ldr r7, [pc, #52] @ d9d40 <__cxa_atexit@plt+0xcd90c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq d0dc8 <__cxa_atexit@plt+0xc4994> │ │ │ │ + beq d9d20 <__cxa_atexit@plt+0xcd8ec> │ │ │ │ mov r7, r8 │ │ │ │ - b d0df8 <__cxa_atexit@plt+0xc49c4> │ │ │ │ + b d9d50 <__cxa_atexit@plt+0xcd91c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d0dec <__cxa_atexit@plt+0xc49b8> │ │ │ │ + ldr r7, [pc, #16] @ d9d44 <__cxa_atexit@plt+0xcd910> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strexbeq r0, r0, [ip] │ │ │ │ + biceq r8, fp, r4, lsl #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0e54 <__cxa_atexit@plt+0xc4a20> │ │ │ │ + beq d9dac <__cxa_atexit@plt+0xcd978> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #136] @ d0ea0 <__cxa_atexit@plt+0xc4a6c> │ │ │ │ + ldr r2, [pc, #136] @ d9df8 <__cxa_atexit@plt+0xcd9c4> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d0e4c <__cxa_atexit@plt+0xc4a18> │ │ │ │ + beq d9da4 <__cxa_atexit@plt+0xcd970> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0e64 <__cxa_atexit@plt+0xc4a30> │ │ │ │ + beq d9dbc <__cxa_atexit@plt+0xcd988> │ │ │ │ sub r7, r2, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bge d0e78 <__cxa_atexit@plt+0xc4a44> │ │ │ │ - ldr r7, [pc, #104] @ d0ea8 <__cxa_atexit@plt+0xc4a74> │ │ │ │ + bge d9dd0 <__cxa_atexit@plt+0xcd99c> │ │ │ │ + ldr r7, [pc, #104] @ d9e00 <__cxa_atexit@plt+0xcd9cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d0e10 <__cxa_atexit@plt+0xc49dc> │ │ │ │ + b d9d68 <__cxa_atexit@plt+0xcd934> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r3, r7 │ │ │ │ - blt d0e38 <__cxa_atexit@plt+0xc4a04> │ │ │ │ + blt d9d90 <__cxa_atexit@plt+0xcd95c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - bne d0e90 <__cxa_atexit@plt+0xc4a5c> │ │ │ │ - ldr r7, [pc, #28] @ d0ea4 <__cxa_atexit@plt+0xc4a70> │ │ │ │ + bne d9de8 <__cxa_atexit@plt+0xcd9b4> │ │ │ │ + ldr r7, [pc, #28] @ d9dfc <__cxa_atexit@plt+0xcd9c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ d0eac <__cxa_atexit@plt+0xc4a78> │ │ │ │ + ldr r7, [pc, #20] @ d9e04 <__cxa_atexit@plt+0xcd9d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq r9, r8, lsr r2 │ │ │ │ - mvneq r9, r4, lsl #5 │ │ │ │ - mvneq r9, r0, lsr r2 │ │ │ │ + mvneq r0, ip, lsr #3 │ │ │ │ + mvneq r0, ip, ror #3 │ │ │ │ + @ instruction: 0x01e10198 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0ee8 <__cxa_atexit@plt+0xc4ab4> │ │ │ │ + beq d9e40 <__cxa_atexit@plt+0xcda0c> │ │ │ │ sub r7, r2, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bge d0efc <__cxa_atexit@plt+0xc4ac8> │ │ │ │ - ldr r7, [pc, #76] @ d0f28 <__cxa_atexit@plt+0xc4af4> │ │ │ │ + bge d9e54 <__cxa_atexit@plt+0xcda20> │ │ │ │ + ldr r7, [pc, #76] @ d9e80 <__cxa_atexit@plt+0xcda4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r3, r7 │ │ │ │ - blt d0ed4 <__cxa_atexit@plt+0xc4aa0> │ │ │ │ + blt d9e2c <__cxa_atexit@plt+0xcd9f8> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - bne d0f14 <__cxa_atexit@plt+0xc4ae0> │ │ │ │ - ldr r7, [pc, #24] @ d0f24 <__cxa_atexit@plt+0xc4af0> │ │ │ │ + bne d9e6c <__cxa_atexit@plt+0xcda38> │ │ │ │ + ldr r7, [pc, #24] @ d9e7c <__cxa_atexit@plt+0xcda48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d0f2c <__cxa_atexit@plt+0xc4af8> │ │ │ │ + ldr r7, [pc, #16] @ d9e84 <__cxa_atexit@plt+0xcda50> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ - strheq r9, [r1, #20]! │ │ │ │ - mvneq r9, r8, ror #3 │ │ │ │ - mvneq r9, ip, lsr #3 │ │ │ │ + mvneq r0, r8, lsr #2 │ │ │ │ + mvneq r0, r0, asr r1 │ │ │ │ + mvneq r0, r4, lsl r1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d0fd4 <__cxa_atexit@plt+0xc4ba0> │ │ │ │ - ldr r7, [pc, #180] @ d1004 <__cxa_atexit@plt+0xc4bd0> │ │ │ │ + bhi d9f2c <__cxa_atexit@plt+0xcdaf8> │ │ │ │ + ldr r7, [pc, #180] @ d9f5c <__cxa_atexit@plt+0xcdb28> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq d0fa8 <__cxa_atexit@plt+0xc4b74> │ │ │ │ + beq d9f00 <__cxa_atexit@plt+0xcdacc> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d0fe4 <__cxa_atexit@plt+0xc4bb0> │ │ │ │ + beq d9f3c <__cxa_atexit@plt+0xcdb08> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #148] @ d1008 <__cxa_atexit@plt+0xc4bd4> │ │ │ │ + ldr r1, [pc, #148] @ d9f60 <__cxa_atexit@plt+0xcdb2c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d0fb8 <__cxa_atexit@plt+0xc4b84> │ │ │ │ + beq d9f10 <__cxa_atexit@plt+0xcdadc> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d0ff4 <__cxa_atexit@plt+0xc4bc0> │ │ │ │ + beq d9f4c <__cxa_atexit@plt+0xcdb18> │ │ │ │ sub r7, r1, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r2, r7 │ │ │ │ - bge d0fc4 <__cxa_atexit@plt+0xc4b90> │ │ │ │ - ldr r7, [pc, #108] @ d100c <__cxa_atexit@plt+0xc4bd8> │ │ │ │ + bge d9f1c <__cxa_atexit@plt+0xcdae8> │ │ │ │ + ldr r7, [pc, #108] @ d9f64 <__cxa_atexit@plt+0xcdb30> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ d1014 <__cxa_atexit@plt+0xc4be0> │ │ │ │ + ldr r7, [pc, #72] @ d9f6c <__cxa_atexit@plt+0xcdb38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d1010 <__cxa_atexit@plt+0xc4bdc> │ │ │ │ + ldr r7, [pc, #52] @ d9f68 <__cxa_atexit@plt+0xcdb34> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r9, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d0f6c <__cxa_atexit@plt+0xc4b38> │ │ │ │ + b d9ec4 <__cxa_atexit@plt+0xcda90> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d0f8c <__cxa_atexit@plt+0xc4b58> │ │ │ │ + b d9ee4 <__cxa_atexit@plt+0xcdab0> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - mvneq r8, r8, ror lr │ │ │ │ - @ instruction: 0x01cc0d94 │ │ │ │ - mvneq r8, r0, lsl lr │ │ │ │ + mvneq pc, r8, lsl pc @ │ │ │ │ + biceq r8, fp, r8, lsl #8 │ │ │ │ + strheq pc, [r0, #224]! @ 0xe0 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d108c <__cxa_atexit@plt+0xc4c58> │ │ │ │ + beq d9fe4 <__cxa_atexit@plt+0xcdbb0> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #108] @ d10ac <__cxa_atexit@plt+0xc4c78> │ │ │ │ + ldr r2, [pc, #108] @ da004 <__cxa_atexit@plt+0xcdbd0> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d1074 <__cxa_atexit@plt+0xc4c40> │ │ │ │ + beq d9fcc <__cxa_atexit@plt+0xcdb98> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d109c <__cxa_atexit@plt+0xc4c68> │ │ │ │ + beq d9ff4 <__cxa_atexit@plt+0xcdbc0> │ │ │ │ sub r7, r2, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r7 │ │ │ │ - bge d107c <__cxa_atexit@plt+0xc4c48> │ │ │ │ - ldr r7, [pc, #68] @ d10b0 <__cxa_atexit@plt+0xc4c7c> │ │ │ │ + bge d9fd4 <__cxa_atexit@plt+0xcdba0> │ │ │ │ + ldr r7, [pc, #68] @ da008 <__cxa_atexit@plt+0xcdbd4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d10b4 <__cxa_atexit@plt+0xc4c80> │ │ │ │ + ldr r7, [pc, #48] @ da00c <__cxa_atexit@plt+0xcdbd8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d1038 <__cxa_atexit@plt+0xc4c04> │ │ │ │ + b d9f90 <__cxa_atexit@plt+0xcdb5c> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d1058 <__cxa_atexit@plt+0xc4c24> │ │ │ │ + b d9fb0 <__cxa_atexit@plt+0xcdb7c> │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r8, ip, lsr #27 │ │ │ │ - mvneq r8, r8, asr sp │ │ │ │ + mvneq pc, ip, asr #28 │ │ │ │ + strdeq pc, [r0, #216]! @ 0xd8 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d10f8 <__cxa_atexit@plt+0xc4cc4> │ │ │ │ + beq da050 <__cxa_atexit@plt+0xcdc1c> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #44] @ d1108 <__cxa_atexit@plt+0xc4cd4> │ │ │ │ + ldr r1, [pc, #44] @ da060 <__cxa_atexit@plt+0xcdc2c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r7, [pc, #40] @ d110c <__cxa_atexit@plt+0xc4cd8> │ │ │ │ + ldr r7, [pc, #40] @ da064 <__cxa_atexit@plt+0xcdc30> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r2 │ │ │ │ addlt r7, r1, #1 │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r2, [r7, #-2] │ │ │ │ - b d10d4 <__cxa_atexit@plt+0xc4ca0> │ │ │ │ - mvneq r8, ip, lsr sp │ │ │ │ - strdeq r8, [r1, #200]! @ 0xc8 │ │ │ │ + b da02c <__cxa_atexit@plt+0xcdbf8> │ │ │ │ + ldrdeq pc, [r0, #220]! @ 0xdc │ │ │ │ + @ instruction: 0x01e0fd98 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d11ac <__cxa_atexit@plt+0xc4d78> │ │ │ │ - ldr r3, [pc, #172] @ d11dc <__cxa_atexit@plt+0xc4da8> │ │ │ │ + bhi da104 <__cxa_atexit@plt+0xcdcd0> │ │ │ │ + ldr r3, [pc, #172] @ da134 <__cxa_atexit@plt+0xcdd00> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r8, r9} │ │ │ │ ands r3, r9, #3 │ │ │ │ - beq d1190 <__cxa_atexit@plt+0xc4d5c> │ │ │ │ + beq da0e8 <__cxa_atexit@plt+0xcdcb4> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ cmp r3, #3 │ │ │ │ - beq d11bc <__cxa_atexit@plt+0xc4d88> │ │ │ │ + beq da114 <__cxa_atexit@plt+0xcdce0> │ │ │ │ sub r2, r3, #1 │ │ │ │ - ldr r1, [pc, #132] @ d11e0 <__cxa_atexit@plt+0xc4dac> │ │ │ │ + ldr r1, [pc, #132] @ da138 <__cxa_atexit@plt+0xcdd04> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ str r2, [r3, #4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d11a0 <__cxa_atexit@plt+0xc4d6c> │ │ │ │ + beq da0f8 <__cxa_atexit@plt+0xcdcc4> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d11cc <__cxa_atexit@plt+0xc4d98> │ │ │ │ + beq da124 <__cxa_atexit@plt+0xcdcf0> │ │ │ │ sub r3, r1, #1 │ │ │ │ cmp r2, r3 │ │ │ │ ldrge r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d11e4 <__cxa_atexit@plt+0xc4db0> │ │ │ │ + ldr r7, [pc, #48] @ da13c <__cxa_atexit@plt+0xcdd08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r3, r9, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r2, [r3, #-2] │ │ │ │ - b d1154 <__cxa_atexit@plt+0xc4d20> │ │ │ │ + b da0ac <__cxa_atexit@plt+0xcdc78> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d117c <__cxa_atexit@plt+0xc4d48> │ │ │ │ + b da0d4 <__cxa_atexit@plt+0xcdca0> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - biceq r0, ip, r0, asr #23 │ │ │ │ + biceq r8, fp, r4, lsr r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d1254 <__cxa_atexit@plt+0xc4e20> │ │ │ │ + beq da1ac <__cxa_atexit@plt+0xcdd78> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #100] @ d1274 <__cxa_atexit@plt+0xc4e40> │ │ │ │ + ldr r2, [pc, #100] @ da1cc <__cxa_atexit@plt+0xcdd98> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d1248 <__cxa_atexit@plt+0xc4e14> │ │ │ │ + beq da1a0 <__cxa_atexit@plt+0xcdd6c> │ │ │ │ ldr r2, [r5] │ │ │ │ cmp r1, #3 │ │ │ │ - beq d1264 <__cxa_atexit@plt+0xc4e30> │ │ │ │ + beq da1bc <__cxa_atexit@plt+0xcdd88> │ │ │ │ sub r7, r1, #1 │ │ │ │ add r3, r5, #12 │ │ │ │ cmp r2, r7 │ │ │ │ ldrge r7, [r5, #8] │ │ │ │ ldrlt r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d1208 <__cxa_atexit@plt+0xc4dd4> │ │ │ │ + b da160 <__cxa_atexit@plt+0xcdd2c> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d1234 <__cxa_atexit@plt+0xc4e00> │ │ │ │ + b da18c <__cxa_atexit@plt+0xcdd58> │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldmib r5, {r1, r3} │ │ │ │ ldr r2, [r5, #12] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - beq d12b0 <__cxa_atexit@plt+0xc4e7c> │ │ │ │ + beq da208 <__cxa_atexit@plt+0xcddd4> │ │ │ │ sub r7, r0, #1 │ │ │ │ cmp r1, r7 │ │ │ │ movlt r2, r3 │ │ │ │ bic r7, r2, #3 │ │ │ │ add r5, r5, #16 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d1298 <__cxa_atexit@plt+0xc4e64> │ │ │ │ + b da1f0 <__cxa_atexit@plt+0xcddbc> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d1364 <__cxa_atexit@plt+0xc4f30> │ │ │ │ - ldr r7, [pc, #180] @ d1394 <__cxa_atexit@plt+0xc4f60> │ │ │ │ + bhi da2bc <__cxa_atexit@plt+0xcde88> │ │ │ │ + ldr r7, [pc, #180] @ da2ec <__cxa_atexit@plt+0xcdeb8> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq d1338 <__cxa_atexit@plt+0xc4f04> │ │ │ │ + beq da290 <__cxa_atexit@plt+0xcde5c> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d1374 <__cxa_atexit@plt+0xc4f40> │ │ │ │ + beq da2cc <__cxa_atexit@plt+0xcde98> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #148] @ d1398 <__cxa_atexit@plt+0xc4f64> │ │ │ │ + ldr r1, [pc, #148] @ da2f0 <__cxa_atexit@plt+0xcdebc> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d1348 <__cxa_atexit@plt+0xc4f14> │ │ │ │ + beq da2a0 <__cxa_atexit@plt+0xcde6c> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d1384 <__cxa_atexit@plt+0xc4f50> │ │ │ │ + beq da2dc <__cxa_atexit@plt+0xcdea8> │ │ │ │ sub r7, r1, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r2, r7 │ │ │ │ - bge d1354 <__cxa_atexit@plt+0xc4f20> │ │ │ │ - ldr r7, [pc, #108] @ d139c <__cxa_atexit@plt+0xc4f68> │ │ │ │ + bge da2ac <__cxa_atexit@plt+0xcde78> │ │ │ │ + ldr r7, [pc, #108] @ da2f4 <__cxa_atexit@plt+0xcdec0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ d13a4 <__cxa_atexit@plt+0xc4f70> │ │ │ │ + ldr r7, [pc, #72] @ da2fc <__cxa_atexit@plt+0xcdec8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d13a0 <__cxa_atexit@plt+0xc4f6c> │ │ │ │ + ldr r7, [pc, #52] @ da2f8 <__cxa_atexit@plt+0xcdec4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r8, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d12fc <__cxa_atexit@plt+0xc4ec8> │ │ │ │ + b da254 <__cxa_atexit@plt+0xcde20> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d131c <__cxa_atexit@plt+0xc4ee8> │ │ │ │ + b da274 <__cxa_atexit@plt+0xcde40> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - mvneq r8, r8, ror #21 │ │ │ │ - biceq r0, ip, ip, lsl #20 │ │ │ │ - mvneq r8, r0, lsl #21 │ │ │ │ + mvneq pc, r8, lsl #23 │ │ │ │ + biceq r8, fp, r0, lsl #1 │ │ │ │ + mvneq pc, r0, lsr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d141c <__cxa_atexit@plt+0xc4fe8> │ │ │ │ + beq da374 <__cxa_atexit@plt+0xcdf40> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #108] @ d143c <__cxa_atexit@plt+0xc5008> │ │ │ │ + ldr r2, [pc, #108] @ da394 <__cxa_atexit@plt+0xcdf60> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d1404 <__cxa_atexit@plt+0xc4fd0> │ │ │ │ + beq da35c <__cxa_atexit@plt+0xcdf28> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d142c <__cxa_atexit@plt+0xc4ff8> │ │ │ │ + beq da384 <__cxa_atexit@plt+0xcdf50> │ │ │ │ sub r7, r2, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r7 │ │ │ │ - bge d140c <__cxa_atexit@plt+0xc4fd8> │ │ │ │ - ldr r7, [pc, #68] @ d1440 <__cxa_atexit@plt+0xc500c> │ │ │ │ + bge da364 <__cxa_atexit@plt+0xcdf30> │ │ │ │ + ldr r7, [pc, #68] @ da398 <__cxa_atexit@plt+0xcdf64> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d1444 <__cxa_atexit@plt+0xc5010> │ │ │ │ + ldr r7, [pc, #48] @ da39c <__cxa_atexit@plt+0xcdf68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d13c8 <__cxa_atexit@plt+0xc4f94> │ │ │ │ + b da320 <__cxa_atexit@plt+0xcdeec> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d13e8 <__cxa_atexit@plt+0xc4fb4> │ │ │ │ + b da340 <__cxa_atexit@plt+0xcdf0c> │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r8, ip, lsl sl │ │ │ │ - mvneq r8, r8, asr #19 │ │ │ │ + strheq pc, [r0, #172]! @ 0xac @ │ │ │ │ + mvneq pc, r8, ror #20 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d1488 <__cxa_atexit@plt+0xc5054> │ │ │ │ + beq da3e0 <__cxa_atexit@plt+0xcdfac> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #44] @ d1498 <__cxa_atexit@plt+0xc5064> │ │ │ │ + ldr r1, [pc, #44] @ da3f0 <__cxa_atexit@plt+0xcdfbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r7, [pc, #40] @ d149c <__cxa_atexit@plt+0xc5068> │ │ │ │ + ldr r7, [pc, #40] @ da3f4 <__cxa_atexit@plt+0xcdfc0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r3, r2 │ │ │ │ addlt r7, r1, #1 │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r2, [r7, #-2] │ │ │ │ - b d1464 <__cxa_atexit@plt+0xc5030> │ │ │ │ - mvneq r8, ip, lsr #19 │ │ │ │ - mvneq r8, r8, ror #18 │ │ │ │ + b da3bc <__cxa_atexit@plt+0xcdf88> │ │ │ │ + mvneq pc, ip, asr #20 │ │ │ │ + mvneq pc, r8, lsl #20 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d1534 <__cxa_atexit@plt+0xc5100> │ │ │ │ - ldr r7, [pc, #164] @ d1564 <__cxa_atexit@plt+0xc5130> │ │ │ │ + bhi da48c <__cxa_atexit@plt+0xce058> │ │ │ │ + ldr r7, [pc, #164] @ da4bc <__cxa_atexit@plt+0xce088> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ ands r2, r9, #3 │ │ │ │ - beq d1518 <__cxa_atexit@plt+0xc50e4> │ │ │ │ + beq da470 <__cxa_atexit@plt+0xce03c> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d1544 <__cxa_atexit@plt+0xc5110> │ │ │ │ + beq da49c <__cxa_atexit@plt+0xce068> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #132] @ d1568 <__cxa_atexit@plt+0xc5134> │ │ │ │ + ldr r1, [pc, #132] @ da4c0 <__cxa_atexit@plt+0xce08c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d1528 <__cxa_atexit@plt+0xc50f4> │ │ │ │ + beq da480 <__cxa_atexit@plt+0xce04c> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d1554 <__cxa_atexit@plt+0xc5120> │ │ │ │ + beq da4ac <__cxa_atexit@plt+0xce078> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r3, [pc, #104] @ d156c <__cxa_atexit@plt+0xc5138> │ │ │ │ + ldr r3, [pc, #104] @ da4c4 <__cxa_atexit@plt+0xce090> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ cmp r2, r7 │ │ │ │ addlt r3, r3, #4 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d1570 <__cxa_atexit@plt+0xc513c> │ │ │ │ + ldr r7, [pc, #52] @ da4c8 <__cxa_atexit@plt+0xce094> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r9, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d14dc <__cxa_atexit@plt+0xc50a8> │ │ │ │ + b da434 <__cxa_atexit@plt+0xce000> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d14fc <__cxa_atexit@plt+0xc50c8> │ │ │ │ + b da454 <__cxa_atexit@plt+0xce020> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - mvneq r8, r8, asr #17 │ │ │ │ - biceq r0, ip, r0, asr #16 │ │ │ │ + mvneq pc, r8, ror #18 │ │ │ │ + strheq r7, [fp, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d15d8 <__cxa_atexit@plt+0xc51a4> │ │ │ │ + beq da530 <__cxa_atexit@plt+0xce0fc> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #92] @ d15f8 <__cxa_atexit@plt+0xc51c4> │ │ │ │ + ldr r2, [pc, #92] @ da550 <__cxa_atexit@plt+0xce11c> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d15d0 <__cxa_atexit@plt+0xc519c> │ │ │ │ + beq da528 <__cxa_atexit@plt+0xce0f4> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d15e8 <__cxa_atexit@plt+0xc51b4> │ │ │ │ + beq da540 <__cxa_atexit@plt+0xce10c> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #64] @ d15fc <__cxa_atexit@plt+0xc51c8> │ │ │ │ + ldr r2, [pc, #64] @ da554 <__cxa_atexit@plt+0xce120> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r3, r7 │ │ │ │ addlt r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d1594 <__cxa_atexit@plt+0xc5160> │ │ │ │ + b da4ec <__cxa_atexit@plt+0xce0b8> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d15b4 <__cxa_atexit@plt+0xc5180> │ │ │ │ + b da50c <__cxa_atexit@plt+0xce0d8> │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - mvneq r8, r0, lsl r8 │ │ │ │ + strheq pc, [r0, #128]! @ 0x80 @ │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d1638 <__cxa_atexit@plt+0xc5204> │ │ │ │ + beq da590 <__cxa_atexit@plt+0xce15c> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #36] @ d1648 <__cxa_atexit@plt+0xc5214> │ │ │ │ + ldr r2, [pc, #36] @ da5a0 <__cxa_atexit@plt+0xce16c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ cmp r3, r7 │ │ │ │ addlt r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d161c <__cxa_atexit@plt+0xc51e8> │ │ │ │ - mvneq r8, r8, lsr #15 │ │ │ │ + b da574 <__cxa_atexit@plt+0xce140> │ │ │ │ + mvneq pc, r8, asr #16 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d16e8 <__cxa_atexit@plt+0xc52b4> │ │ │ │ - ldr r3, [pc, #172] @ d1718 <__cxa_atexit@plt+0xc52e4> │ │ │ │ + bhi da640 <__cxa_atexit@plt+0xce20c> │ │ │ │ + ldr r3, [pc, #172] @ da670 <__cxa_atexit@plt+0xce23c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r8, r9} │ │ │ │ ands r3, r9, #3 │ │ │ │ - beq d16cc <__cxa_atexit@plt+0xc5298> │ │ │ │ + beq da624 <__cxa_atexit@plt+0xce1f0> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ cmp r3, #3 │ │ │ │ - beq d16f8 <__cxa_atexit@plt+0xc52c4> │ │ │ │ + beq da650 <__cxa_atexit@plt+0xce21c> │ │ │ │ sub r2, r3, #1 │ │ │ │ - ldr r1, [pc, #132] @ d171c <__cxa_atexit@plt+0xc52e8> │ │ │ │ + ldr r1, [pc, #132] @ da674 <__cxa_atexit@plt+0xce240> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ str r2, [r3, #4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d16dc <__cxa_atexit@plt+0xc52a8> │ │ │ │ + beq da634 <__cxa_atexit@plt+0xce200> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d1708 <__cxa_atexit@plt+0xc52d4> │ │ │ │ + beq da660 <__cxa_atexit@plt+0xce22c> │ │ │ │ sub r3, r1, #1 │ │ │ │ cmp r2, r3 │ │ │ │ ldrlt r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d1720 <__cxa_atexit@plt+0xc52ec> │ │ │ │ + ldr r7, [pc, #48] @ da678 <__cxa_atexit@plt+0xce244> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r3, r9, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r2, [r3, #-2] │ │ │ │ - b d1690 <__cxa_atexit@plt+0xc525c> │ │ │ │ + b da5e8 <__cxa_atexit@plt+0xce1b4> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d16b8 <__cxa_atexit@plt+0xc5284> │ │ │ │ + b da610 <__cxa_atexit@plt+0xce1dc> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - @ instruction: 0x01cc0690 │ │ │ │ + biceq r7, fp, r4, lsl #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d1790 <__cxa_atexit@plt+0xc535c> │ │ │ │ + beq da6e8 <__cxa_atexit@plt+0xce2b4> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #100] @ d17b0 <__cxa_atexit@plt+0xc537c> │ │ │ │ + ldr r2, [pc, #100] @ da708 <__cxa_atexit@plt+0xce2d4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d1784 <__cxa_atexit@plt+0xc5350> │ │ │ │ + beq da6dc <__cxa_atexit@plt+0xce2a8> │ │ │ │ ldr r2, [r5] │ │ │ │ cmp r1, #3 │ │ │ │ - beq d17a0 <__cxa_atexit@plt+0xc536c> │ │ │ │ + beq da6f8 <__cxa_atexit@plt+0xce2c4> │ │ │ │ sub r7, r1, #1 │ │ │ │ add r3, r5, #12 │ │ │ │ cmp r2, r7 │ │ │ │ ldrge r7, [r5, #4] │ │ │ │ ldrlt r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d1744 <__cxa_atexit@plt+0xc5310> │ │ │ │ + b da69c <__cxa_atexit@plt+0xce268> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d1770 <__cxa_atexit@plt+0xc533c> │ │ │ │ + b da6c8 <__cxa_atexit@plt+0xce294> │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldmib r5, {r1, r3} │ │ │ │ ldr r2, [r5, #12] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - beq d17ec <__cxa_atexit@plt+0xc53b8> │ │ │ │ + beq da744 <__cxa_atexit@plt+0xce310> │ │ │ │ sub r7, r0, #1 │ │ │ │ cmp r1, r7 │ │ │ │ movlt r3, r2 │ │ │ │ bic r7, r3, #3 │ │ │ │ add r5, r5, #16 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d17d4 <__cxa_atexit@plt+0xc53a0> │ │ │ │ + b da72c <__cxa_atexit@plt+0xce2f8> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d1874 <__cxa_atexit@plt+0xc5440> │ │ │ │ - ldr r7, [pc, #152] @ d18b4 <__cxa_atexit@plt+0xc5480> │ │ │ │ + bhi da7cc <__cxa_atexit@plt+0xce398> │ │ │ │ + ldr r7, [pc, #152] @ da80c <__cxa_atexit@plt+0xce3d8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d1864 <__cxa_atexit@plt+0xc5430> │ │ │ │ + beq da7bc <__cxa_atexit@plt+0xce388> │ │ │ │ cmp r7, #3 │ │ │ │ - beq d1884 <__cxa_atexit@plt+0xc5450> │ │ │ │ + beq da7dc <__cxa_atexit@plt+0xce3a8> │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r3] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d1894 <__cxa_atexit@plt+0xc5460> │ │ │ │ - ldr r3, [pc, #112] @ d18c0 <__cxa_atexit@plt+0xc548c> │ │ │ │ + bcc da7ec <__cxa_atexit@plt+0xce3b8> │ │ │ │ + ldr r3, [pc, #112] @ da818 <__cxa_atexit@plt+0xce3e4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r6, {r3, r7} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ d18bc <__cxa_atexit@plt+0xc5488> │ │ │ │ + ldr r7, [pc, #64] @ da814 <__cxa_atexit@plt+0xce3e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d1834 <__cxa_atexit@plt+0xc5400> │ │ │ │ - ldr r6, [pc, #28] @ d18b8 <__cxa_atexit@plt+0xc5484> │ │ │ │ + b da78c <__cxa_atexit@plt+0xce358> │ │ │ │ + ldr r6, [pc, #28] @ da810 <__cxa_atexit@plt+0xce3dc> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - biceq r0, ip, r0, lsr r5 │ │ │ │ - mvneq r8, r8, ror r5 │ │ │ │ + biceq r7, fp, r4, lsr #23 │ │ │ │ + mvneq pc, r8, lsl r6 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq d190c <__cxa_atexit@plt+0xc54d8> │ │ │ │ + beq da864 <__cxa_atexit@plt+0xce430> │ │ │ │ sub r7, r3, #1 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d191c <__cxa_atexit@plt+0xc54e8> │ │ │ │ - ldr r2, [pc, #68] @ d193c <__cxa_atexit@plt+0xc5508> │ │ │ │ + bcc da874 <__cxa_atexit@plt+0xce440> │ │ │ │ + ldr r2, [pc, #68] @ da894 <__cxa_atexit@plt+0xce460> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d18dc <__cxa_atexit@plt+0xc54a8> │ │ │ │ - ldr r6, [pc, #20] @ d1938 <__cxa_atexit@plt+0xc5504> │ │ │ │ + b da834 <__cxa_atexit@plt+0xce400> │ │ │ │ + ldr r6, [pc, #20] @ da890 <__cxa_atexit@plt+0xce45c> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - ldrdeq r8, [r1, #64]! @ 0x40 │ │ │ │ + mvneq pc, r0, ror r5 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d1978 <__cxa_atexit@plt+0xc5544> │ │ │ │ - ldr r2, [pc, #40] @ d1990 <__cxa_atexit@plt+0xc555c> │ │ │ │ + bcc da8d0 <__cxa_atexit@plt+0xce49c> │ │ │ │ + ldr r2, [pc, #40] @ da8e8 <__cxa_atexit@plt+0xce4b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ d1994 <__cxa_atexit@plt+0xc5560> │ │ │ │ + ldr r3, [pc, #20] @ da8ec <__cxa_atexit@plt+0xce4b8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r8, r0, ror #8 │ │ │ │ + mvneq pc, r0, lsl #10 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ and r3, r8, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq d19e0 <__cxa_atexit@plt+0xc55ac> │ │ │ │ + beq da938 <__cxa_atexit@plt+0xce504> │ │ │ │ cmp r3, #3 │ │ │ │ - bne d19ec <__cxa_atexit@plt+0xc55b8> │ │ │ │ + bne da944 <__cxa_atexit@plt+0xce510> │ │ │ │ bic r3, r8, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - beq d19f8 <__cxa_atexit@plt+0xc55c4> │ │ │ │ + beq da950 <__cxa_atexit@plt+0xce51c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne d1a04 <__cxa_atexit@plt+0xc55d0> │ │ │ │ - ldr r8, [pc, #64] @ d1a1c <__cxa_atexit@plt+0xc55e8> │ │ │ │ + bne da95c <__cxa_atexit@plt+0xce528> │ │ │ │ + ldr r8, [pc, #64] @ da974 <__cxa_atexit@plt+0xce540> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #44] @ d1a14 <__cxa_atexit@plt+0xc55e0> │ │ │ │ + ldr r8, [pc, #44] @ da96c <__cxa_atexit@plt+0xce538> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #28] @ d1a10 <__cxa_atexit@plt+0xc55dc> │ │ │ │ + ldr r8, [pc, #28] @ da968 <__cxa_atexit@plt+0xce534> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #32] @ d1a20 <__cxa_atexit@plt+0xc55ec> │ │ │ │ + ldr r8, [pc, #32] @ da978 <__cxa_atexit@plt+0xce544> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #12] @ d1a18 <__cxa_atexit@plt+0xc55e4> │ │ │ │ + ldr r8, [pc, #12] @ da970 <__cxa_atexit@plt+0xce53c> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b4969a │ │ │ │ - @ instruction: 0x01b49698 │ │ │ │ - @ instruction: 0x01b49666 │ │ │ │ - @ instruction: 0x01b49687 │ │ │ │ - @ instruction: 0x01b49655 │ │ │ │ + @ instruction: 0x01b409b5 │ │ │ │ + @ instruction: 0x01b409b3 │ │ │ │ + @ instruction: 0x01b40981 │ │ │ │ + @ instruction: 0x01b409a2 │ │ │ │ + @ instruction: 0x01b40970 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d1a74 <__cxa_atexit@plt+0xc5640> │ │ │ │ - ldr r3, [pc, #64] @ d1a84 <__cxa_atexit@plt+0xc5650> │ │ │ │ + bhi da9cc <__cxa_atexit@plt+0xce598> │ │ │ │ + ldr r3, [pc, #64] @ da9dc <__cxa_atexit@plt+0xce5a8> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq d1a64 <__cxa_atexit@plt+0xc5630> │ │ │ │ + beq da9bc <__cxa_atexit@plt+0xce588> │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ - b d19a4 <__cxa_atexit@plt+0xc5570> │ │ │ │ + b da8fc <__cxa_atexit@plt+0xce4c8> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d1a88 <__cxa_atexit@plt+0xc5654> │ │ │ │ + ldr r7, [pc, #12] @ da9e0 <__cxa_atexit@plt+0xce5ac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r0, ip, r8, lsr r3 │ │ │ │ + biceq r7, fp, ip, lsr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ - b d19a4 <__cxa_atexit@plt+0xc5570> │ │ │ │ + b da8fc <__cxa_atexit@plt+0xce4c8> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d1aec <__cxa_atexit@plt+0xc56b8> │ │ │ │ - ldr r3, [pc, #56] @ d1afc <__cxa_atexit@plt+0xc56c8> │ │ │ │ + bhi daa44 <__cxa_atexit@plt+0xce610> │ │ │ │ + ldr r3, [pc, #56] @ daa54 <__cxa_atexit@plt+0xce620> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq d1adc <__cxa_atexit@plt+0xc56a8> │ │ │ │ + beq daa34 <__cxa_atexit@plt+0xce600> │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ mov r7, r8 │ │ │ │ - b d19a4 <__cxa_atexit@plt+0xc5570> │ │ │ │ + b da8fc <__cxa_atexit@plt+0xce4c8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d1b00 <__cxa_atexit@plt+0xc56cc> │ │ │ │ + ldr r7, [pc, #12] @ daa58 <__cxa_atexit@plt+0xce624> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r0, ip, r4, asr #5 │ │ │ │ + biceq r7, fp, r8, lsr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ - b d19a4 <__cxa_atexit@plt+0xc5570> │ │ │ │ + b da8fc <__cxa_atexit@plt+0xce4c8> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ d1b40 <__cxa_atexit@plt+0xc570c> │ │ │ │ + ldr r3, [pc, #8] @ daa98 <__cxa_atexit@plt+0xce664> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r0, ip, r0, lsl #5 │ │ │ │ + strdeq r7, [fp, #132] @ 0x84 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d1b94 <__cxa_atexit@plt+0xc5760> │ │ │ │ - ldr r3, [pc, #64] @ d1ba4 <__cxa_atexit@plt+0xc5770> │ │ │ │ + bhi daaec <__cxa_atexit@plt+0xce6b8> │ │ │ │ + ldr r3, [pc, #64] @ daafc <__cxa_atexit@plt+0xce6c8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq d1b84 <__cxa_atexit@plt+0xc5750> │ │ │ │ - ldr r7, [pc, #48] @ d1ba8 <__cxa_atexit@plt+0xc5774> │ │ │ │ + beq daadc <__cxa_atexit@plt+0xce6a8> │ │ │ │ + ldr r7, [pc, #48] @ dab00 <__cxa_atexit@plt+0xce6cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ mov r7, r8 │ │ │ │ - b d19a4 <__cxa_atexit@plt+0xc5570> │ │ │ │ + b da8fc <__cxa_atexit@plt+0xce4c8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d1bac <__cxa_atexit@plt+0xc5778> │ │ │ │ + ldr r7, [pc, #16] @ dab04 <__cxa_atexit@plt+0xce6d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strdeq r8, [r1, #16]! │ │ │ │ - biceq r0, ip, r4, lsr #4 │ │ │ │ + @ instruction: 0x01e0f290 │ │ │ │ + @ instruction: 0x01cb7898 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d1bd0 <__cxa_atexit@plt+0xc579c> │ │ │ │ + ldr r3, [pc, #16] @ dab28 <__cxa_atexit@plt+0xce6f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b d19a4 <__cxa_atexit@plt+0xc5570> │ │ │ │ - mvneq r8, r8, lsr #3 │ │ │ │ + b da8fc <__cxa_atexit@plt+0xce4c8> │ │ │ │ + mvneq pc, r8, asr #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d1c24 <__cxa_atexit@plt+0xc57f0> │ │ │ │ - ldr r3, [pc, #64] @ d1c3c <__cxa_atexit@plt+0xc5808> │ │ │ │ + bcc dab7c <__cxa_atexit@plt+0xce748> │ │ │ │ + ldr r3, [pc, #64] @ dab94 <__cxa_atexit@plt+0xce760> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #60] @ d1c40 <__cxa_atexit@plt+0xc580c> │ │ │ │ + ldr r2, [pc, #60] @ dab98 <__cxa_atexit@plt+0xce764> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r7, #4] │ │ │ │ str r2, [r7, #8] │ │ │ │ str r8, [r7, #12] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d1c44 <__cxa_atexit@plt+0xc5810> │ │ │ │ + ldr r7, [pc, #24] @ dab9c <__cxa_atexit@plt+0xce768> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r0, lsr #3 │ │ │ │ - strheq r8, [r1, #28]! │ │ │ │ - biceq r0, ip, r8, lsl r2 │ │ │ │ + mvneq pc, r0, asr #4 │ │ │ │ + mvneq pc, ip, asr r2 @ │ │ │ │ + biceq r7, fp, ip, lsl #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d1ca4 <__cxa_atexit@plt+0xc5870> │ │ │ │ - ldr r2, [pc, #72] @ d1cb0 <__cxa_atexit@plt+0xc587c> │ │ │ │ + bhi dabfc <__cxa_atexit@plt+0xce7c8> │ │ │ │ + ldr r2, [pc, #72] @ dac08 <__cxa_atexit@plt+0xce7d4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #64] @ d1cb4 <__cxa_atexit@plt+0xc5880> │ │ │ │ + ldr r1, [pc, #64] @ dac0c <__cxa_atexit@plt+0xce7d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq d1c98 <__cxa_atexit@plt+0xc5864> │ │ │ │ - ldr r7, [pc, #40] @ d1cb8 <__cxa_atexit@plt+0xc5884> │ │ │ │ + beq dabf0 <__cxa_atexit@plt+0xce7bc> │ │ │ │ + ldr r7, [pc, #40] @ dac10 <__cxa_atexit@plt+0xce7dc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - b d1d3c <__cxa_atexit@plt+0xc5908> │ │ │ │ + b dac94 <__cxa_atexit@plt+0xce860> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - mvneq r8, r0, lsl #2 │ │ │ │ + mvneq pc, r0, lsr #3 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ d1cd8 <__cxa_atexit@plt+0xc58a4> │ │ │ │ + ldr r3, [pc, #12] @ dac30 <__cxa_atexit@plt+0xce7fc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b d1d3c <__cxa_atexit@plt+0xc5908> │ │ │ │ + b dac94 <__cxa_atexit@plt+0xce860> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d1d10 <__cxa_atexit@plt+0xc58dc> │ │ │ │ - ldr r2, [pc, #40] @ d1d28 <__cxa_atexit@plt+0xc58f4> │ │ │ │ + bcc dac68 <__cxa_atexit@plt+0xce834> │ │ │ │ + ldr r2, [pc, #40] @ dac80 <__cxa_atexit@plt+0xce84c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ d1d2c <__cxa_atexit@plt+0xc58f8> │ │ │ │ + ldr r3, [pc, #20] @ dac84 <__cxa_atexit@plt+0xce850> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r8, r4, lsr #1 │ │ │ │ + mvneq pc, r4, asr #2 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d1de0 <__cxa_atexit@plt+0xc59ac> │ │ │ │ + bhi dad38 <__cxa_atexit@plt+0xce904> │ │ │ │ and r7, r8, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne d1dbc <__cxa_atexit@plt+0xc5988> │ │ │ │ + bne dad14 <__cxa_atexit@plt+0xce8e0> │ │ │ │ mov r7, r5 │ │ │ │ str r8, [r7, #-4]! │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d1df0 <__cxa_atexit@plt+0xc59bc> │ │ │ │ - ldr r2, [pc, #160] @ d1e14 <__cxa_atexit@plt+0xc59e0> │ │ │ │ + bcc dad48 <__cxa_atexit@plt+0xce914> │ │ │ │ + ldr r2, [pc, #160] @ dad6c <__cxa_atexit@plt+0xce938> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr r0, [pc, #148] @ d1e18 <__cxa_atexit@plt+0xc59e4> │ │ │ │ + ldr r0, [pc, #148] @ dad70 <__cxa_atexit@plt+0xce93c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r5, #-12]! │ │ │ │ str r7, [r5, #4] │ │ │ │ str r6, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq d1dd4 <__cxa_atexit@plt+0xc59a0> │ │ │ │ - ldr r6, [pc, #116] @ d1e1c <__cxa_atexit@plt+0xc59e8> │ │ │ │ + beq dad2c <__cxa_atexit@plt+0xce8f8> │ │ │ │ + ldr r6, [pc, #116] @ dad74 <__cxa_atexit@plt+0xce940> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r7, [pc, #100] @ d1e28 <__cxa_atexit@plt+0xc59f4> │ │ │ │ + ldr r7, [pc, #100] @ dad80 <__cxa_atexit@plt+0xce94c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r8, r7 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ d1e24 <__cxa_atexit@plt+0xc59f0> │ │ │ │ + ldr r7, [pc, #60] @ dad7c <__cxa_atexit@plt+0xce948> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #40] @ d1e20 <__cxa_atexit@plt+0xc59ec> │ │ │ │ + ldr r6, [pc, #40] @ dad78 <__cxa_atexit@plt+0xce944> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r0, ip, ip, ror r0 │ │ │ │ - mvneq r7, r4, lsr #31 │ │ │ │ + strdeq r7, [fp, #96] @ 0x60 │ │ │ │ + mvneq pc, r4, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d1ea4 <__cxa_atexit@plt+0xc5a70> │ │ │ │ - ldr r1, [pc, #104] @ d1ec0 <__cxa_atexit@plt+0xc5a8c> │ │ │ │ + bcc dadfc <__cxa_atexit@plt+0xce9c8> │ │ │ │ + ldr r1, [pc, #104] @ dae18 <__cxa_atexit@plt+0xce9e4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r0, [pc, #92] @ d1ec4 <__cxa_atexit@plt+0xc5a90> │ │ │ │ + ldr r0, [pc, #92] @ dae1c <__cxa_atexit@plt+0xce9e8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r3, [r2, #8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ str r0, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq d1e9c <__cxa_atexit@plt+0xc5a68> │ │ │ │ - ldr r3, [pc, #60] @ d1ec8 <__cxa_atexit@plt+0xc5a94> │ │ │ │ + beq dadf4 <__cxa_atexit@plt+0xce9c0> │ │ │ │ + ldr r3, [pc, #60] @ dae20 <__cxa_atexit@plt+0xce9ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ d1ecc <__cxa_atexit@plt+0xc5a98> │ │ │ │ + ldr r7, [pc, #32] @ dae24 <__cxa_atexit@plt+0xce9f0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d1ef0 <__cxa_atexit@plt+0xc5abc> │ │ │ │ + ldr r3, [pc, #16] @ dae48 <__cxa_atexit@plt+0xcea14> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r7, #1 │ │ │ │ - bne d1f70 <__cxa_atexit@plt+0xc5b3c> │ │ │ │ + bne daec8 <__cxa_atexit@plt+0xcea94> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ mov r2, #1 │ │ │ │ str r2, [r5] │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d1fcc <__cxa_atexit@plt+0xc5b98> │ │ │ │ - ldr r7, [pc, #236] @ d2014 <__cxa_atexit@plt+0xc5be0> │ │ │ │ + bcc daf24 <__cxa_atexit@plt+0xceaf0> │ │ │ │ + ldr r7, [pc, #236] @ daf6c <__cxa_atexit@plt+0xceb38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ - ldr lr, [pc, #224] @ d2018 <__cxa_atexit@plt+0xc5be4> │ │ │ │ + ldr lr, [pc, #224] @ daf70 <__cxa_atexit@plt+0xceb3c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r8, [pc, #212] @ d201c <__cxa_atexit@plt+0xc5be8> │ │ │ │ + ldr r8, [pc, #212] @ daf74 <__cxa_atexit@plt+0xceb40> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r7, r3 │ │ │ │ str r8, [r7, #12]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r1, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ str r7, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d1fe8 <__cxa_atexit@plt+0xc5bb4> │ │ │ │ - ldr r7, [pc, #128] @ d2008 <__cxa_atexit@plt+0xc5bd4> │ │ │ │ + bcc daf40 <__cxa_atexit@plt+0xceb0c> │ │ │ │ + ldr r7, [pc, #128] @ daf60 <__cxa_atexit@plt+0xceb2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #108] @ d200c <__cxa_atexit@plt+0xc5bd8> │ │ │ │ + ldr r1, [pc, #108] @ daf64 <__cxa_atexit@plt+0xceb30> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r3, #32] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r7, [pc, #84] @ d2010 <__cxa_atexit@plt+0xc5bdc> │ │ │ │ + ldr r7, [pc, #84] @ daf68 <__cxa_atexit@plt+0xceb34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #24]! │ │ │ │ sub r8, r6, #18 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d2004 <__cxa_atexit@plt+0xc5bd0> │ │ │ │ + ldr r7, [pc, #48] @ daf5c <__cxa_atexit@plt+0xceb28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, #1 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - ldr r3, [pc, #16] @ d2000 <__cxa_atexit@plt+0xc5bcc> │ │ │ │ + ldr r3, [pc, #16] @ daf58 <__cxa_atexit@plt+0xceb24> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r7, r8, lsr #31 │ │ │ │ - strdeq r7, [r1, #220]! @ 0xdc │ │ │ │ - mvneq r7, r8, ror pc │ │ │ │ - mvneq r8, r8 │ │ │ │ - mvneq r7, r4, ror #28 │ │ │ │ - mvneq r7, ip, ror #31 │ │ │ │ + mvneq pc, r8, asr #32 │ │ │ │ + stlexheq lr, ip, [r0] │ │ │ │ + mvneq pc, r8, lsl r0 @ │ │ │ │ + mvneq pc, r8, lsr #1 │ │ │ │ + mvneq lr, r4, lsl #30 │ │ │ │ + mvneq pc, ip, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d208c <__cxa_atexit@plt+0xc5c58> │ │ │ │ - ldr r7, [pc, #92] @ d20a4 <__cxa_atexit@plt+0xc5c70> │ │ │ │ + bcc dafe4 <__cxa_atexit@plt+0xcebb0> │ │ │ │ + ldr r7, [pc, #92] @ daffc <__cxa_atexit@plt+0xcebc8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #4]! │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ - ldr lr, [pc, #80] @ d20a8 <__cxa_atexit@plt+0xc5c74> │ │ │ │ + ldr lr, [pc, #80] @ db000 <__cxa_atexit@plt+0xcebcc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r3, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #68] @ d20ac <__cxa_atexit@plt+0xc5c78> │ │ │ │ + ldr r1, [pc, #68] @ db004 <__cxa_atexit@plt+0xcebd0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r8 │ │ │ │ str r1, [r7, #12]! │ │ │ │ str r2, [r8, #8] │ │ │ │ str r2, [r8, #20] │ │ │ │ str lr, [r8, #24] │ │ │ │ str r3, [r8, #28] │ │ │ │ str r7, [r8, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ d20b0 <__cxa_atexit@plt+0xc5c7c> │ │ │ │ + ldr r3, [pc, #28] @ db008 <__cxa_atexit@plt+0xcebd4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r7, r8, ror #29 │ │ │ │ - mvneq r7, r4, asr #26 │ │ │ │ - mvneq r7, ip, asr #29 │ │ │ │ + mvneq lr, r8, lsl #31 │ │ │ │ + mvneq lr, r4, ror #27 │ │ │ │ + mvneq lr, ip, ror #30 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d2120 <__cxa_atexit@plt+0xc5cec> │ │ │ │ - ldr r7, [pc, #92] @ d2138 <__cxa_atexit@plt+0xc5d04> │ │ │ │ + bcc db078 <__cxa_atexit@plt+0xcec44> │ │ │ │ + ldr r7, [pc, #92] @ db090 <__cxa_atexit@plt+0xcec5c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #72] @ d213c <__cxa_atexit@plt+0xc5d08> │ │ │ │ + ldr r1, [pc, #72] @ db094 <__cxa_atexit@plt+0xcec60> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r3, #32] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r7, [pc, #48] @ d2140 <__cxa_atexit@plt+0xc5d0c> │ │ │ │ + ldr r7, [pc, #48] @ db098 <__cxa_atexit@plt+0xcec64> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #24]! │ │ │ │ sub r8, r6, #18 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ d2144 <__cxa_atexit@plt+0xc5d10> │ │ │ │ + ldr r3, [pc, #28] @ db09c <__cxa_atexit@plt+0xcec68> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #36 @ 0x24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq r7, r4, asr lr │ │ │ │ - mvneq r7, r8, lsr #25 │ │ │ │ - mvneq r7, r4, lsr #28 │ │ │ │ + strdeq lr, [r0, #228]! @ 0xe4 │ │ │ │ + mvneq lr, r8, asr #26 │ │ │ │ + mvneq lr, r4, asr #29 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b d2218 <__cxa_atexit@plt+0xc5de4> │ │ │ │ + b db170 <__cxa_atexit@plt+0xced3c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d21c8 <__cxa_atexit@plt+0xc5d94> │ │ │ │ + bhi db120 <__cxa_atexit@plt+0xcecec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d21d4 <__cxa_atexit@plt+0xc5da0> │ │ │ │ - ldr r1, [pc, #92] @ d21e4 <__cxa_atexit@plt+0xc5db0> │ │ │ │ + bcc db12c <__cxa_atexit@plt+0xcecf8> │ │ │ │ + ldr r1, [pc, #92] @ db13c <__cxa_atexit@plt+0xced08> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #88] @ d21e8 <__cxa_atexit@plt+0xc5db4> │ │ │ │ + ldr lr, [pc, #88] @ db140 <__cxa_atexit@plt+0xced0c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #80] @ d21ec <__cxa_atexit@plt+0xc5db8> │ │ │ │ + ldr r0, [pc, #80] @ db144 <__cxa_atexit@plt+0xced10> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #64] @ d21f0 <__cxa_atexit@plt+0xc5dbc> │ │ │ │ + ldr r8, [pc, #64] @ db148 <__cxa_atexit@plt+0xced14> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #-16] │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r0, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -202603,149 +211777,149 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ - ldrdeq r7, [r1, #184]! @ 0xb8 │ │ │ │ - @ instruction: 0x01b48e90 │ │ │ │ + mvneq lr, r8, ror ip │ │ │ │ + @ instruction: 0x01b401ab │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d22c0 <__cxa_atexit@plt+0xc5e8c> │ │ │ │ - ldr r7, [pc, #188] @ d22e8 <__cxa_atexit@plt+0xc5eb4> │ │ │ │ + bhi db218 <__cxa_atexit@plt+0xcede4> │ │ │ │ + ldr r7, [pc, #188] @ db240 <__cxa_atexit@plt+0xcee0c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d229c <__cxa_atexit@plt+0xc5e68> │ │ │ │ + beq db1f4 <__cxa_atexit@plt+0xcedc0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d22ac <__cxa_atexit@plt+0xc5e78> │ │ │ │ + bne db204 <__cxa_atexit@plt+0xcedd0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc d22d0 <__cxa_atexit@plt+0xc5e9c> │ │ │ │ - ldr lr, [pc, #156] @ d22f4 <__cxa_atexit@plt+0xc5ec0> │ │ │ │ + bcc db228 <__cxa_atexit@plt+0xcedf4> │ │ │ │ + ldr lr, [pc, #156] @ db24c <__cxa_atexit@plt+0xcee18> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [pc, #152] @ d22f8 <__cxa_atexit@plt+0xc5ec4> │ │ │ │ + ldr r3, [pc, #152] @ db250 <__cxa_atexit@plt+0xcee1c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r1, [r8, #2] │ │ │ │ ldr r7, [r8, #6] │ │ │ │ add r0, r3, #1 │ │ │ │ add r3, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ d22fc <__cxa_atexit@plt+0xc5ec8> │ │ │ │ + ldr lr, [pc, #124] @ db254 <__cxa_atexit@plt+0xcee20> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r3, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ d22f0 <__cxa_atexit@plt+0xc5ebc> │ │ │ │ + ldr r7, [pc, #60] @ db248 <__cxa_atexit@plt+0xcee14> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d22ec <__cxa_atexit@plt+0xc5eb8> │ │ │ │ + ldr r7, [pc, #36] @ db244 <__cxa_atexit@plt+0xcee10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - biceq pc, fp, r8, asr #23 │ │ │ │ - strheq r7, [r1, #164]! @ 0xa4 │ │ │ │ + biceq r7, fp, ip, lsr r2 │ │ │ │ + mvneq lr, r4, asr fp │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - mvneq r7, r0, ror #22 │ │ │ │ - mvneq r7, ip, lsl fp │ │ │ │ + mvneq lr, r0, lsl #24 │ │ │ │ + strheq lr, [r0, #188]! @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d2370 <__cxa_atexit@plt+0xc5f3c> │ │ │ │ + bne db2c8 <__cxa_atexit@plt+0xcee94> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d2384 <__cxa_atexit@plt+0xc5f50> │ │ │ │ - ldr lr, [pc, #108] @ d2398 <__cxa_atexit@plt+0xc5f64> │ │ │ │ + bcc db2dc <__cxa_atexit@plt+0xceea8> │ │ │ │ + ldr lr, [pc, #108] @ db2f0 <__cxa_atexit@plt+0xceebc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #104] @ d239c <__cxa_atexit@plt+0xc5f68> │ │ │ │ + ldr r1, [pc, #104] @ db2f4 <__cxa_atexit@plt+0xceec0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ add r0, r1, #1 │ │ │ │ add r1, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #76] @ d23a0 <__cxa_atexit@plt+0xc5f6c> │ │ │ │ + ldr lr, [pc, #76] @ db2f8 <__cxa_atexit@plt+0xceec4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r2, r7, lr} │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d2394 <__cxa_atexit@plt+0xc5f60> │ │ │ │ + ldr r7, [pc, #28] @ db2ec <__cxa_atexit@plt+0xceeb8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r7, [r1, #144]! @ 0x90 │ │ │ │ + @ instruction: 0x01e0ea90 │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ - mvneq r7, ip, lsl #21 │ │ │ │ - mvneq r7, r8, asr #20 │ │ │ │ + mvneq lr, ip, lsr #22 │ │ │ │ + mvneq lr, r8, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b d2474 <__cxa_atexit@plt+0xc6040> │ │ │ │ + b db3cc <__cxa_atexit@plt+0xcef98> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d2424 <__cxa_atexit@plt+0xc5ff0> │ │ │ │ + bhi db37c <__cxa_atexit@plt+0xcef48> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d2430 <__cxa_atexit@plt+0xc5ffc> │ │ │ │ - ldr r1, [pc, #92] @ d2440 <__cxa_atexit@plt+0xc600c> │ │ │ │ + bcc db388 <__cxa_atexit@plt+0xcef54> │ │ │ │ + ldr r1, [pc, #92] @ db398 <__cxa_atexit@plt+0xcef64> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #88] @ d2444 <__cxa_atexit@plt+0xc6010> │ │ │ │ + ldr lr, [pc, #88] @ db39c <__cxa_atexit@plt+0xcef68> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #80] @ d2448 <__cxa_atexit@plt+0xc6014> │ │ │ │ + ldr r0, [pc, #80] @ db3a0 <__cxa_atexit@plt+0xcef6c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #64] @ d244c <__cxa_atexit@plt+0xc6018> │ │ │ │ + ldr r8, [pc, #64] @ db3a4 <__cxa_atexit@plt+0xcef70> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r5, #-16] │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r0, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -202754,537 +211928,537 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ - mvneq r7, ip, ror r9 │ │ │ │ - @ instruction: 0x01b48c31 │ │ │ │ + mvneq lr, ip, lsl sl │ │ │ │ + @ instruction: 0x01b3ff4c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d251c <__cxa_atexit@plt+0xc60e8> │ │ │ │ - ldr r7, [pc, #188] @ d2544 <__cxa_atexit@plt+0xc6110> │ │ │ │ + bhi db474 <__cxa_atexit@plt+0xcf040> │ │ │ │ + ldr r7, [pc, #188] @ db49c <__cxa_atexit@plt+0xcf068> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d24f8 <__cxa_atexit@plt+0xc60c4> │ │ │ │ + beq db450 <__cxa_atexit@plt+0xcf01c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d2508 <__cxa_atexit@plt+0xc60d4> │ │ │ │ + bne db460 <__cxa_atexit@plt+0xcf02c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc d252c <__cxa_atexit@plt+0xc60f8> │ │ │ │ - ldr lr, [pc, #156] @ d2550 <__cxa_atexit@plt+0xc611c> │ │ │ │ + bcc db484 <__cxa_atexit@plt+0xcf050> │ │ │ │ + ldr lr, [pc, #156] @ db4a8 <__cxa_atexit@plt+0xcf074> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [pc, #152] @ d2554 <__cxa_atexit@plt+0xc6120> │ │ │ │ + ldr r3, [pc, #152] @ db4ac <__cxa_atexit@plt+0xcf078> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r1, [r8, #2] │ │ │ │ ldr r7, [r8, #6] │ │ │ │ add r0, r3, #1 │ │ │ │ add r3, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ d2558 <__cxa_atexit@plt+0xc6124> │ │ │ │ + ldr lr, [pc, #124] @ db4b0 <__cxa_atexit@plt+0xcf07c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r3, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ d254c <__cxa_atexit@plt+0xc6118> │ │ │ │ + ldr r7, [pc, #60] @ db4a4 <__cxa_atexit@plt+0xcf070> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d2548 <__cxa_atexit@plt+0xc6114> │ │ │ │ + ldr r7, [pc, #36] @ db4a0 <__cxa_atexit@plt+0xcf06c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - biceq pc, fp, r0, ror r9 @ │ │ │ │ - mvneq r7, r8, asr r8 │ │ │ │ + biceq r6, fp, r4, ror #31 │ │ │ │ + strdeq lr, [r0, #136]! @ 0x88 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - mvneq r7, r4, lsl #18 │ │ │ │ - mvneq r7, r0, asr #17 │ │ │ │ + mvneq lr, r4, lsr #19 │ │ │ │ + mvneq lr, r0, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d25cc <__cxa_atexit@plt+0xc6198> │ │ │ │ + bne db524 <__cxa_atexit@plt+0xcf0f0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d25e0 <__cxa_atexit@plt+0xc61ac> │ │ │ │ - ldr lr, [pc, #108] @ d25f4 <__cxa_atexit@plt+0xc61c0> │ │ │ │ + bcc db538 <__cxa_atexit@plt+0xcf104> │ │ │ │ + ldr lr, [pc, #108] @ db54c <__cxa_atexit@plt+0xcf118> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #104] @ d25f8 <__cxa_atexit@plt+0xc61c4> │ │ │ │ + ldr r1, [pc, #104] @ db550 <__cxa_atexit@plt+0xcf11c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ add r0, r1, #1 │ │ │ │ add r1, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #76] @ d25fc <__cxa_atexit@plt+0xc61c8> │ │ │ │ + ldr lr, [pc, #76] @ db554 <__cxa_atexit@plt+0xcf120> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r2, r7, lr} │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d25f0 <__cxa_atexit@plt+0xc61bc> │ │ │ │ + ldr r7, [pc, #28] @ db548 <__cxa_atexit@plt+0xcf114> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e17794 │ │ │ │ + mvneq lr, r4, lsr r8 │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ - mvneq r7, r0, lsr r8 │ │ │ │ - mvneq r7, ip, ror #15 │ │ │ │ - biceq pc, fp, r0, asr #16 │ │ │ │ + ldrdeq lr, [r0, #128]! @ 0x80 │ │ │ │ + mvneq lr, ip, lsl #17 │ │ │ │ + strheq r6, [fp, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d2674 <__cxa_atexit@plt+0xc6240> │ │ │ │ - ldr r2, [pc, #92] @ d267c <__cxa_atexit@plt+0xc6248> │ │ │ │ + bhi db5cc <__cxa_atexit@plt+0xcf198> │ │ │ │ + ldr r2, [pc, #92] @ db5d4 <__cxa_atexit@plt+0xcf1a0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #84] @ d2680 <__cxa_atexit@plt+0xc624c> │ │ │ │ + ldr r1, [pc, #84] @ db5d8 <__cxa_atexit@plt+0xcf1a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d2654 <__cxa_atexit@plt+0xc6220> │ │ │ │ + beq db5ac <__cxa_atexit@plt+0xcf178> │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp r2, #2 │ │ │ │ - bne d2660 <__cxa_atexit@plt+0xc622c> │ │ │ │ + bne db5b8 <__cxa_atexit@plt+0xcf184> │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d2684 <__cxa_atexit@plt+0xc6250> │ │ │ │ + ldr r7, [pc, #28] @ db5dc <__cxa_atexit@plt+0xcf1a8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #24] @ d2688 <__cxa_atexit@plt+0xc6254> │ │ │ │ + ldr r0, [pc, #24] @ db5e0 <__cxa_atexit@plt+0xcf1ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - mvneq r7, r8, asr #14 │ │ │ │ - biceq pc, fp, r0, ror #15 │ │ │ │ - ldrdeq pc, [fp, #120] @ 0x78 │ │ │ │ - strheq pc, [fp, #116] @ 0x74 @ │ │ │ │ + mvneq lr, r8, ror #15 │ │ │ │ + biceq r6, fp, r4, asr lr │ │ │ │ + biceq r6, fp, ip, asr #28 │ │ │ │ + biceq r6, fp, r8, lsr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r1, [pc, #32] @ d26c0 <__cxa_atexit@plt+0xc628c> │ │ │ │ + ldr r1, [pc, #32] @ db618 <__cxa_atexit@plt+0xcf1e4> │ │ │ │ add r1, pc, r1 │ │ │ │ add r5, r5, #4 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ mov r3, r1 │ │ │ │ moveq r3, r5 │ │ │ │ movne r7, r1 │ │ │ │ ldr r0, [r3] │ │ │ │ bx r0 │ │ │ │ - biceq pc, fp, r8, lsr #15 │ │ │ │ - biceq pc, fp, ip, asr #15 │ │ │ │ + biceq r6, fp, ip, lsl lr │ │ │ │ + biceq r6, fp, r0, asr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d2734 <__cxa_atexit@plt+0xc6300> │ │ │ │ - ldr r2, [pc, #88] @ d273c <__cxa_atexit@plt+0xc6308> │ │ │ │ + bhi db68c <__cxa_atexit@plt+0xcf258> │ │ │ │ + ldr r2, [pc, #88] @ db694 <__cxa_atexit@plt+0xcf260> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq d270c <__cxa_atexit@plt+0xc62d8> │ │ │ │ + beq db664 <__cxa_atexit@plt+0xcf230> │ │ │ │ cmp r2, #0 │ │ │ │ - bne d2720 <__cxa_atexit@plt+0xc62ec> │ │ │ │ + bne db678 <__cxa_atexit@plt+0xcf244> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ - ldr sl, [pc, #44] @ d2748 <__cxa_atexit@plt+0xc6314> │ │ │ │ + ldr sl, [pc, #44] @ db6a0 <__cxa_atexit@plt+0xcf26c> │ │ │ │ add sl, pc, sl │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r7, [pc, #24] @ d2740 <__cxa_atexit@plt+0xc630c> │ │ │ │ + ldr r7, [pc, #24] @ db698 <__cxa_atexit@plt+0xcf264> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #20] @ d2744 <__cxa_atexit@plt+0xc6310> │ │ │ │ + ldr r0, [pc, #20] @ db69c <__cxa_atexit@plt+0xcf268> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq pc, fp, r0, asr #14 │ │ │ │ - biceq pc, fp, r8, lsr r7 @ │ │ │ │ - biceq pc, fp, r0, ror #14 │ │ │ │ - biceq pc, fp, r4, asr #14 │ │ │ │ + strheq r6, [fp, #212] @ 0xd4 │ │ │ │ + biceq r6, fp, ip, lsr #27 │ │ │ │ + ldrdeq r6, [fp, #212] @ 0xd4 │ │ │ │ + strheq r6, [fp, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d277c <__cxa_atexit@plt+0xc6348> │ │ │ │ - ldr sl, [pc, #48] @ d279c <__cxa_atexit@plt+0xc6368> │ │ │ │ + bne db6d4 <__cxa_atexit@plt+0xcf2a0> │ │ │ │ + ldr sl, [pc, #48] @ db6f4 <__cxa_atexit@plt+0xcf2c0> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r7, [pc, #16] @ d2794 <__cxa_atexit@plt+0xc6360> │ │ │ │ + ldr r7, [pc, #16] @ db6ec <__cxa_atexit@plt+0xcf2b8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ d2798 <__cxa_atexit@plt+0xc6364> │ │ │ │ + ldr r0, [pc, #8] @ db6f0 <__cxa_atexit@plt+0xcf2bc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq pc, fp, r4, ror #13 │ │ │ │ - ldrdeq pc, [fp, #104] @ 0x68 │ │ │ │ - biceq pc, fp, r0, lsl r7 @ │ │ │ │ - biceq pc, fp, r0, lsl #14 │ │ │ │ + biceq r6, fp, r8, asr sp │ │ │ │ + biceq r6, fp, ip, asr #26 │ │ │ │ + biceq r6, fp, r4, lsl #27 │ │ │ │ + biceq r6, fp, r4, ror sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d27e8 <__cxa_atexit@plt+0xc63b4> │ │ │ │ - ldr r2, [pc, #48] @ d27f4 <__cxa_atexit@plt+0xc63c0> │ │ │ │ + bhi db740 <__cxa_atexit@plt+0xcf30c> │ │ │ │ + ldr r2, [pc, #48] @ db74c <__cxa_atexit@plt+0xcf318> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r3, #-8] │ │ │ │ str r1, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d27e0 <__cxa_atexit@plt+0xc63ac> │ │ │ │ - b d2804 <__cxa_atexit@plt+0xc63d0> │ │ │ │ + beq db738 <__cxa_atexit@plt+0xcf304> │ │ │ │ + b db75c <__cxa_atexit@plt+0xcf328> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq pc, fp, r8, lsr #13 │ │ │ │ + biceq r6, fp, ip, lsl sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #1 │ │ │ │ - beq d2850 <__cxa_atexit@plt+0xc641c> │ │ │ │ + beq db7a8 <__cxa_atexit@plt+0xcf374> │ │ │ │ cmp r6, #2 │ │ │ │ - bne d28a0 <__cxa_atexit@plt+0xc646c> │ │ │ │ + bne db7f8 <__cxa_atexit@plt+0xcf3c4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d28b8 <__cxa_atexit@plt+0xc6484> │ │ │ │ - ldr r2, [pc, #168] @ d28e0 <__cxa_atexit@plt+0xc64ac> │ │ │ │ + bcc db810 <__cxa_atexit@plt+0xcf3dc> │ │ │ │ + ldr r2, [pc, #168] @ db838 <__cxa_atexit@plt+0xcf404> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #164] @ d28e4 <__cxa_atexit@plt+0xc64b0> │ │ │ │ + ldr r8, [pc, #164] @ db83c <__cxa_atexit@plt+0xcf408> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d28c4 <__cxa_atexit@plt+0xc6490> │ │ │ │ - ldr r7, [pc, #108] @ d28d4 <__cxa_atexit@plt+0xc64a0> │ │ │ │ + bcc db81c <__cxa_atexit@plt+0xcf3e8> │ │ │ │ + ldr r7, [pc, #108] @ db82c <__cxa_atexit@plt+0xcf3f8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #104] @ d28d8 <__cxa_atexit@plt+0xc64a4> │ │ │ │ + ldr r2, [pc, #104] @ db830 <__cxa_atexit@plt+0xcf3fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #233 @ 0xe9 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r9, #4]! │ │ │ │ - ldr r7, [pc, #84] @ d28dc <__cxa_atexit@plt+0xc64a8> │ │ │ │ + ldr r7, [pc, #84] @ db834 <__cxa_atexit@plt+0xcf400> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r3, [r9, #8] │ │ │ │ str r7, [r9, #12] │ │ │ │ str r2, [r9, #16] │ │ │ │ str r9, [r9, #20] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ d28d0 <__cxa_atexit@plt+0xc649c> │ │ │ │ + ldr r7, [pc, #40] @ db828 <__cxa_atexit@plt+0xcf3f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r0, asr #9 │ │ │ │ + mvneq lr, r0, ror #10 │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ - mvneq r7, r0, asr r5 │ │ │ │ - mvneq r7, r4, lsl r5 │ │ │ │ + strdeq lr, [r0, #80]! @ 0x50 │ │ │ │ + strheq lr, [r0, #84]! @ 0x54 │ │ │ │ @ instruction: 0xfffffe94 │ │ │ │ - @ instruction: 0x01b4880d │ │ │ │ + @ instruction: 0x01b3fb28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d2918 <__cxa_atexit@plt+0xc64e4> │ │ │ │ + bhi db870 <__cxa_atexit@plt+0xcf43c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ d2920 <__cxa_atexit@plt+0xc64ec> │ │ │ │ + ldr r2, [pc, #20] @ db878 <__cxa_atexit@plt+0xcf444> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, r8, ror #8 │ │ │ │ + mvneq lr, r8, lsl #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d29dc <__cxa_atexit@plt+0xc65a8> │ │ │ │ - ldr lr, [pc, #184] @ d29fc <__cxa_atexit@plt+0xc65c8> │ │ │ │ + bhi db934 <__cxa_atexit@plt+0xcf500> │ │ │ │ + ldr lr, [pc, #184] @ db954 <__cxa_atexit@plt+0xcf520> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #172] @ d2a00 <__cxa_atexit@plt+0xc65cc> │ │ │ │ + ldr r1, [pc, #172] @ db958 <__cxa_atexit@plt+0xcf524> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d29bc <__cxa_atexit@plt+0xc6588> │ │ │ │ + beq db914 <__cxa_atexit@plt+0xcf4e0> │ │ │ │ cmp r2, #2 │ │ │ │ - bne d29c8 <__cxa_atexit@plt+0xc6594> │ │ │ │ + bne db920 <__cxa_atexit@plt+0xcf4ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d29e8 <__cxa_atexit@plt+0xc65b4> │ │ │ │ - ldr r3, [pc, #132] @ d2a08 <__cxa_atexit@plt+0xc65d4> │ │ │ │ + bcc db940 <__cxa_atexit@plt+0xcf50c> │ │ │ │ + ldr r3, [pc, #132] @ db960 <__cxa_atexit@plt+0xcf52c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ str r3, [r6, #4]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ - ldr lr, [pc, #108] @ d2a0c <__cxa_atexit@plt+0xc65d8> │ │ │ │ + ldr lr, [pc, #108] @ db964 <__cxa_atexit@plt+0xcf530> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r3, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ d2a04 <__cxa_atexit@plt+0xc65d0> │ │ │ │ + ldr r7, [pc, #52] @ db95c <__cxa_atexit@plt+0xcf528> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - mvneq r7, r0, lsr #8 │ │ │ │ - @ instruction: 0x01e17398 │ │ │ │ + mvneq lr, r0, asr #9 │ │ │ │ + mvneq lr, r8, lsr r4 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - strdeq r7, [r1, #60]! @ 0x3c │ │ │ │ + @ instruction: 0x01e0e49c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d2a74 <__cxa_atexit@plt+0xc6640> │ │ │ │ + bne db9cc <__cxa_atexit@plt+0xcf598> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d2a88 <__cxa_atexit@plt+0xc6654> │ │ │ │ - ldr r2, [pc, #96] @ d2a9c <__cxa_atexit@plt+0xc6668> │ │ │ │ + bcc db9e0 <__cxa_atexit@plt+0xcf5ac> │ │ │ │ + ldr r2, [pc, #96] @ db9f4 <__cxa_atexit@plt+0xcf5c0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ d2aa0 <__cxa_atexit@plt+0xc666c> │ │ │ │ + ldr lr, [pc, #72] @ db9f8 <__cxa_atexit@plt+0xcf5c4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d2a98 <__cxa_atexit@plt+0xc6664> │ │ │ │ + ldr r7, [pc, #28] @ db9f0 <__cxa_atexit@plt+0xcf5bc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, ip, ror #5 │ │ │ │ + mvneq lr, ip, lsl #7 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - mvneq r7, r4, asr #6 │ │ │ │ + mvneq lr, r4, ror #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d2ad4 <__cxa_atexit@plt+0xc66a0> │ │ │ │ + bhi dba2c <__cxa_atexit@plt+0xcf5f8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ d2adc <__cxa_atexit@plt+0xc66a8> │ │ │ │ + ldr r2, [pc, #20] @ dba34 <__cxa_atexit@plt+0xcf600> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r7, ip, lsr #5 │ │ │ │ - biceq pc, fp, r0, asr #7 │ │ │ │ + mvneq lr, ip, asr #6 │ │ │ │ + biceq r6, fp, r4, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d2b74 <__cxa_atexit@plt+0xc6740> │ │ │ │ - ldr r1, [pc, #124] @ d2b7c <__cxa_atexit@plt+0xc6748> │ │ │ │ + bhi dbacc <__cxa_atexit@plt+0xcf698> │ │ │ │ + ldr r1, [pc, #124] @ dbad4 <__cxa_atexit@plt+0xcf6a0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #108] @ d2b80 <__cxa_atexit@plt+0xc674c> │ │ │ │ + ldr r1, [pc, #108] @ dbad8 <__cxa_atexit@plt+0xcf6a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq d2b58 <__cxa_atexit@plt+0xc6724> │ │ │ │ - ldr r7, [pc, #92] @ d2b84 <__cxa_atexit@plt+0xc6750> │ │ │ │ + beq dbab0 <__cxa_atexit@plt+0xcf67c> │ │ │ │ + ldr r7, [pc, #92] @ dbadc <__cxa_atexit@plt+0xcf6a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ ldr r2, [r3, #7] │ │ │ │ ldr r3, [r3, #15] │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r3, [r5, #4] │ │ │ │ str r2, [r5, #8] │ │ │ │ tst r8, #3 │ │ │ │ - beq d2b68 <__cxa_atexit@plt+0xc6734> │ │ │ │ - ldr r7, [pc, #56] @ d2b88 <__cxa_atexit@plt+0xc6754> │ │ │ │ + beq dbac0 <__cxa_atexit@plt+0xcf68c> │ │ │ │ + ldr r7, [pc, #56] @ dbae0 <__cxa_atexit@plt+0xcf6ac> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - b d1d3c <__cxa_atexit@plt+0xc5908> │ │ │ │ + b dac94 <__cxa_atexit@plt+0xce860> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r7, r0, ror #4 │ │ │ │ + mvneq lr, r0, lsl #6 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq pc, fp, r4, lsl r3 @ │ │ │ │ + biceq r6, fp, r8, lsl #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r2, [pc, #48] @ d2bdc <__cxa_atexit@plt+0xc67a8> │ │ │ │ + ldr r2, [pc, #48] @ dbb34 <__cxa_atexit@plt+0xcf700> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq d2bd0 <__cxa_atexit@plt+0xc679c> │ │ │ │ - ldr r7, [pc, #24] @ d2be0 <__cxa_atexit@plt+0xc67ac> │ │ │ │ + beq dbb28 <__cxa_atexit@plt+0xcf6f4> │ │ │ │ + ldr r7, [pc, #24] @ dbb38 <__cxa_atexit@plt+0xcf704> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - b d1d3c <__cxa_atexit@plt+0xc5908> │ │ │ │ + b dac94 <__cxa_atexit@plt+0xce860> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strheq pc, [fp, #44] @ 0x2c @ │ │ │ │ + biceq r6, fp, r0, lsr r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ d2c04 <__cxa_atexit@plt+0xc67d0> │ │ │ │ + ldr r3, [pc, #12] @ dbb5c <__cxa_atexit@plt+0xcf728> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b d1d3c <__cxa_atexit@plt+0xc5908> │ │ │ │ + b dac94 <__cxa_atexit@plt+0xce860> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - @ instruction: 0x01cbf298 │ │ │ │ + biceq r6, fp, ip, lsl #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d2c70 <__cxa_atexit@plt+0xc683c> │ │ │ │ - ldr lr, [pc, #88] @ d2c88 <__cxa_atexit@plt+0xc6854> │ │ │ │ + bcc dbbc8 <__cxa_atexit@plt+0xcf794> │ │ │ │ + ldr lr, [pc, #88] @ dbbe0 <__cxa_atexit@plt+0xcf7ac> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #84] @ d2c8c <__cxa_atexit@plt+0xc6858> │ │ │ │ + ldr r1, [pc, #84] @ dbbe4 <__cxa_atexit@plt+0xcf7b0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldmib r5, {r0, r2} │ │ │ │ str r1, [r3, #4]! │ │ │ │ str lr, [r5] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r3, [r5, #8] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ tst r8, #3 │ │ │ │ - beq d2c64 <__cxa_atexit@plt+0xc6830> │ │ │ │ + beq dbbbc <__cxa_atexit@plt+0xcf788> │ │ │ │ mov r7, r8 │ │ │ │ - b d2c9c <__cxa_atexit@plt+0xc6868> │ │ │ │ + b dbbf4 <__cxa_atexit@plt+0xcf7c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ d2c90 <__cxa_atexit@plt+0xc685c> │ │ │ │ + ldr r3, [pc, #24] @ dbbe8 <__cxa_atexit@plt+0xcf7b4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffffb70 │ │ │ │ @@ -203292,247 +212466,247 @@ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d2d10 <__cxa_atexit@plt+0xc68dc> │ │ │ │ + bne dbc68 <__cxa_atexit@plt+0xcf834> │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc d2d5c <__cxa_atexit@plt+0xc6928> │ │ │ │ - ldr lr, [pc, #184] @ d2d80 <__cxa_atexit@plt+0xc694c> │ │ │ │ + bcc dbcb4 <__cxa_atexit@plt+0xcf880> │ │ │ │ + ldr lr, [pc, #184] @ dbcd8 <__cxa_atexit@plt+0xcf8a4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #2] │ │ │ │ ldr r8, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r7, r3, #18 │ │ │ │ - ldr lr, [pc, #160] @ d2d84 <__cxa_atexit@plt+0xc6950> │ │ │ │ + ldr lr, [pc, #160] @ dbcdc <__cxa_atexit@plt+0xcf8a8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r9, [pc, #156] @ d2d88 <__cxa_atexit@plt+0xc6954> │ │ │ │ + ldr r9, [pc, #156] @ dbce0 <__cxa_atexit@plt+0xcf8ac> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ add sl, r6, #8 │ │ │ │ stm sl, {r0, r1, r9} │ │ │ │ add r0, r6, #20 │ │ │ │ stm r0, {r6, r8, lr} │ │ │ │ str r2, [r6, #32] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc d2d64 <__cxa_atexit@plt+0xc6930> │ │ │ │ - ldr lr, [pc, #80] @ d2d74 <__cxa_atexit@plt+0xc6940> │ │ │ │ + bcc dbcbc <__cxa_atexit@plt+0xcf888> │ │ │ │ + ldr lr, [pc, #80] @ dbccc <__cxa_atexit@plt+0xcf898> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #76] @ d2d78 <__cxa_atexit@plt+0xc6944> │ │ │ │ + ldr r0, [pc, #76] @ dbcd0 <__cxa_atexit@plt+0xcf89c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r7, r0, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #60] @ d2d7c <__cxa_atexit@plt+0xc6948> │ │ │ │ + ldr lr, [pc, #60] @ dbcd4 <__cxa_atexit@plt+0xcf8a0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ - b d2d68 <__cxa_atexit@plt+0xc6934> │ │ │ │ + b dbcc0 <__cxa_atexit@plt+0xcf88c> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc04 │ │ │ │ - mvneq r7, ip, lsr r0 │ │ │ │ - mvneq r7, r4, rrx │ │ │ │ + ldrdeq lr, [r0, #12]! │ │ │ │ + mvneq lr, r4, lsl #2 │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - mvneq r7, r0, asr #1 │ │ │ │ - strheq r7, [r1, #0]! │ │ │ │ + mvneq lr, r0, ror #2 │ │ │ │ + mvneq lr, r0, asr r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d2de8 <__cxa_atexit@plt+0xc69b4> │ │ │ │ - ldr r2, [pc, #72] @ d2df4 <__cxa_atexit@plt+0xc69c0> │ │ │ │ + bhi dbd40 <__cxa_atexit@plt+0xcf90c> │ │ │ │ + ldr r2, [pc, #72] @ dbd4c <__cxa_atexit@plt+0xcf918> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #64] @ d2df8 <__cxa_atexit@plt+0xc69c4> │ │ │ │ + ldr r1, [pc, #64] @ dbd50 <__cxa_atexit@plt+0xcf91c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq d2de0 <__cxa_atexit@plt+0xc69ac> │ │ │ │ - ldr r3, [pc, #40] @ d2dfc <__cxa_atexit@plt+0xc69c8> │ │ │ │ + beq dbd38 <__cxa_atexit@plt+0xcf904> │ │ │ │ + ldr r3, [pc, #40] @ dbd54 <__cxa_atexit@plt+0xcf920> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - b d2474 <__cxa_atexit@plt+0xc6040> │ │ │ │ + b db3cc <__cxa_atexit@plt+0xcef98> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strheq r6, [r1, #252]! @ 0xfc │ │ │ │ + mvneq lr, ip, asr r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ d2e1c <__cxa_atexit@plt+0xc69e8> │ │ │ │ + ldr r3, [pc, #12] @ dbd74 <__cxa_atexit@plt+0xcf940> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ - b d2474 <__cxa_atexit@plt+0xc6040> │ │ │ │ + b db3cc <__cxa_atexit@plt+0xcef98> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d2e48 <__cxa_atexit@plt+0xc6a14> │ │ │ │ + bne dbda0 <__cxa_atexit@plt+0xcf96c> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d2e5c <__cxa_atexit@plt+0xc6a28> │ │ │ │ + ldr r7, [pc, #12] @ dbdb4 <__cxa_atexit@plt+0xcf980> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r8, lsl pc │ │ │ │ + strheq sp, [r0, #248]! @ 0xf8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov ip, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d2f20 <__cxa_atexit@plt+0xc6aec> │ │ │ │ + bhi dbe78 <__cxa_atexit@plt+0xcfa44> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, ip, #60 @ 0x3c │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d2f28 <__cxa_atexit@plt+0xc6af4> │ │ │ │ - ldr r8, [pc, #168] @ d2f3c <__cxa_atexit@plt+0xc6b08> │ │ │ │ + bcc dbe80 <__cxa_atexit@plt+0xcfa4c> │ │ │ │ + ldr r8, [pc, #168] @ dbe94 <__cxa_atexit@plt+0xcfa60> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #164] @ d2f40 <__cxa_atexit@plt+0xc6b0c> │ │ │ │ + ldr lr, [pc, #164] @ dbe98 <__cxa_atexit@plt+0xcfa64> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #160] @ d2f44 <__cxa_atexit@plt+0xc6b10> │ │ │ │ + ldr r1, [pc, #160] @ dbe9c <__cxa_atexit@plt+0xcfa68> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r0, [pc, #144] @ d2f48 <__cxa_atexit@plt+0xc6b14> │ │ │ │ + ldr r0, [pc, #144] @ dbea0 <__cxa_atexit@plt+0xcfa6c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [ip, #4]! │ │ │ │ sub r0, r6, #30 │ │ │ │ str r0, [ip, #56] @ 0x38 │ │ │ │ str r1, [ip, #44] @ 0x2c │ │ │ │ - ldr r0, [pc, #124] @ d2f4c <__cxa_atexit@plt+0xc6b18> │ │ │ │ + ldr r0, [pc, #124] @ dbea4 <__cxa_atexit@plt+0xcfa70> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add sl, r0, #1 │ │ │ │ sub r1, r6, #42 @ 0x2a │ │ │ │ - ldr r2, [pc, #112] @ d2f50 <__cxa_atexit@plt+0xc6b1c> │ │ │ │ + ldr r2, [pc, #112] @ dbea8 <__cxa_atexit@plt+0xcfa74> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ - ldr r0, [pc, #100] @ d2f54 <__cxa_atexit@plt+0xc6b20> │ │ │ │ + ldr r0, [pc, #100] @ dbeac <__cxa_atexit@plt+0xcfa78> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [ip, #48] @ 0x30 │ │ │ │ mov r3, ip │ │ │ │ str r8, [r3, #36]! @ 0x24 │ │ │ │ str r3, [ip, #52] @ 0x34 │ │ │ │ str r9, [ip, #8] │ │ │ │ add r3, ip, #12 │ │ │ │ stm r3, {r0, r2, ip} │ │ │ │ add r2, ip, #24 │ │ │ │ stm r2, {r0, r1, sl} │ │ │ │ sub r9, r6, #6 │ │ │ │ add r8, lr, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, ip │ │ │ │ - b d2f30 <__cxa_atexit@plt+0xc6afc> │ │ │ │ + b dbe88 <__cxa_atexit@plt+0xcfa54> │ │ │ │ mov r5, #60 @ 0x3c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - biceq lr, fp, r8, lsr #31 │ │ │ │ - ldrdeq r6, [r1, #224]! @ 0xe0 │ │ │ │ - strdeq r7, [r1, #44]! @ 0x2c │ │ │ │ - stlexheq r6, r8, [r1] │ │ │ │ - mvneq r6, r0, ror #29 │ │ │ │ - mvneq r6, ip, lsr #29 │ │ │ │ + biceq r6, fp, ip, lsl r6 │ │ │ │ + mvneq sp, r0, ror pc │ │ │ │ + mvneq lr, r8, asr #7 │ │ │ │ + mvneq sp, r8, lsr pc │ │ │ │ + mvneq sp, r0, lsl #31 │ │ │ │ + mvneq sp, ip, asr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d2fa4 <__cxa_atexit@plt+0xc6b70> │ │ │ │ - ldr r3, [pc, #56] @ d2fb0 <__cxa_atexit@plt+0xc6b7c> │ │ │ │ + bhi dbefc <__cxa_atexit@plt+0xcfac8> │ │ │ │ + ldr r3, [pc, #56] @ dbf08 <__cxa_atexit@plt+0xcfad4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq d2f9c <__cxa_atexit@plt+0xc6b68> │ │ │ │ - ldr r3, [pc, #36] @ d2fb4 <__cxa_atexit@plt+0xc6b80> │ │ │ │ + beq dbef4 <__cxa_atexit@plt+0xcfac0> │ │ │ │ + ldr r3, [pc, #36] @ dbf0c <__cxa_atexit@plt+0xcfad8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - b d2218 <__cxa_atexit@plt+0xc5de4> │ │ │ │ + b db170 <__cxa_atexit@plt+0xced3c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ d2fd4 <__cxa_atexit@plt+0xc6ba0> │ │ │ │ + ldr r3, [pc, #12] @ dbf2c <__cxa_atexit@plt+0xcfaf8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ - b d2218 <__cxa_atexit@plt+0xc5de4> │ │ │ │ + b db170 <__cxa_atexit@plt+0xced3c> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d3000 <__cxa_atexit@plt+0xc6bcc> │ │ │ │ + bne dbf58 <__cxa_atexit@plt+0xcfb24> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d3014 <__cxa_atexit@plt+0xc6be0> │ │ │ │ + ldr r7, [pc, #12] @ dbf6c <__cxa_atexit@plt+0xcfb38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r0, ror #26 │ │ │ │ + mvneq sp, r0, lsl #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d3070 <__cxa_atexit@plt+0xc6c3c> │ │ │ │ + bhi dbfc8 <__cxa_atexit@plt+0xcfb94> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d307c <__cxa_atexit@plt+0xc6c48> │ │ │ │ - ldr r2, [pc, #68] @ d308c <__cxa_atexit@plt+0xc6c58> │ │ │ │ + bcc dbfd4 <__cxa_atexit@plt+0xcfba0> │ │ │ │ + ldr r2, [pc, #68] @ dbfe4 <__cxa_atexit@plt+0xcfbb0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ d3090 <__cxa_atexit@plt+0xc6c5c> │ │ │ │ + ldr r8, [pc, #64] @ dbfe8 <__cxa_atexit@plt+0xcfbb4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ d3094 <__cxa_atexit@plt+0xc6c60> │ │ │ │ + ldr r1, [pc, #60] @ dbfec <__cxa_atexit@plt+0xcfbb8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -203540,42 +212714,42 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - @ instruction: 0x01b47ff2 │ │ │ │ - mvneq r6, ip, lsl sp │ │ │ │ - biceq lr, fp, r4, lsl #28 │ │ │ │ + @ instruction: 0x01b3f30d │ │ │ │ + strheq sp, [r0, #220]! @ 0xdc │ │ │ │ + biceq r6, fp, r8, ror r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d3148 <__cxa_atexit@plt+0xc6d14> │ │ │ │ - ldr r9, [pc, #156] @ d3160 <__cxa_atexit@plt+0xc6d2c> │ │ │ │ + bcc dc0a0 <__cxa_atexit@plt+0xcfc6c> │ │ │ │ + ldr r9, [pc, #156] @ dc0b8 <__cxa_atexit@plt+0xcfc84> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #152] @ d3164 <__cxa_atexit@plt+0xc6d30> │ │ │ │ + ldr lr, [pc, #152] @ dc0bc <__cxa_atexit@plt+0xcfc88> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #148] @ d3168 <__cxa_atexit@plt+0xc6d34> │ │ │ │ + ldr r1, [pc, #148] @ dc0c0 <__cxa_atexit@plt+0xcfc8c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #144] @ d316c <__cxa_atexit@plt+0xc6d38> │ │ │ │ + ldr r0, [pc, #144] @ dc0c4 <__cxa_atexit@plt+0xcfc90> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r2, r0, #1 │ │ │ │ ldr ip, [r5] │ │ │ │ str r1, [r7, #4]! │ │ │ │ str r2, [r7, #68] @ 0x44 │ │ │ │ sub r1, r6, #14 │ │ │ │ - ldr r2, [pc, #120] @ d3170 <__cxa_atexit@plt+0xc6d3c> │ │ │ │ + ldr r2, [pc, #120] @ dc0c8 <__cxa_atexit@plt+0xcfc94> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ sub r3, r6, #26 │ │ │ │ - ldr sl, [pc, #112] @ d3174 <__cxa_atexit@plt+0xc6d40> │ │ │ │ + ldr sl, [pc, #112] @ dc0cc <__cxa_atexit@plt+0xcfc98> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r0, r7 │ │ │ │ str r9, [r0, #12]! │ │ │ │ mov r9, r7 │ │ │ │ str lr, [r9, #28]! │ │ │ │ str r7, [r7, #36] @ 0x24 │ │ │ │ @@ -203586,58 +212760,58 @@ │ │ │ │ str r3, [r7, #56] @ 0x38 │ │ │ │ str r2, [r7, #60] @ 0x3c │ │ │ │ str r1, [r7, #64] @ 0x40 │ │ │ │ str r7, [r7, #20] │ │ │ │ str r8, [r7, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #40] @ d3178 <__cxa_atexit@plt+0xc6d44> │ │ │ │ + ldr r7, [pc, #40] @ dc0d0 <__cxa_atexit@plt+0xcfc9c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ @ instruction: 0xfffffa14 │ │ │ │ - mvneq r6, ip, lsl #25 │ │ │ │ - mvneq r6, r4, lsr #25 │ │ │ │ - mvneq r6, r0, ror #31 │ │ │ │ - biceq lr, fp, r8, ror #26 │ │ │ │ - biceq lr, fp, r4, lsr sp │ │ │ │ + mvneq sp, ip, lsr #26 │ │ │ │ + mvneq sp, r4, asr #26 │ │ │ │ + mvneq lr, ip, lsr #1 │ │ │ │ + ldrdeq r6, [fp, #60] @ 0x3c │ │ │ │ + biceq r6, fp, r8, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d3240 <__cxa_atexit@plt+0xc6e0c> │ │ │ │ - ldr r2, [pc, #200] @ d3268 <__cxa_atexit@plt+0xc6e34> │ │ │ │ + bhi dc198 <__cxa_atexit@plt+0xcfd64> │ │ │ │ + ldr r2, [pc, #200] @ dc1c0 <__cxa_atexit@plt+0xcfd8c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #72 @ 0x48 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc d324c <__cxa_atexit@plt+0xc6e18> │ │ │ │ - ldr r7, [pc, #176] @ d3270 <__cxa_atexit@plt+0xc6e3c> │ │ │ │ + bcc dc1a4 <__cxa_atexit@plt+0xcfd70> │ │ │ │ + ldr r7, [pc, #176] @ dc1c8 <__cxa_atexit@plt+0xcfd94> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #172] @ d3274 <__cxa_atexit@plt+0xc6e40> │ │ │ │ + ldr r9, [pc, #172] @ dc1cc <__cxa_atexit@plt+0xcfd98> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #168] @ d3278 <__cxa_atexit@plt+0xc6e44> │ │ │ │ + ldr lr, [pc, #168] @ dc1d0 <__cxa_atexit@plt+0xcfd9c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #160] @ d327c <__cxa_atexit@plt+0xc6e48> │ │ │ │ + ldr r7, [pc, #160] @ dc1d4 <__cxa_atexit@plt+0xcfda0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r6, #68] @ 0x44 │ │ │ │ sub r7, r3, #14 │ │ │ │ - ldr ip, [pc, #144] @ d3280 <__cxa_atexit@plt+0xc6e4c> │ │ │ │ + ldr ip, [pc, #144] @ dc1d8 <__cxa_atexit@plt+0xcfda4> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub r1, r3, #26 │ │ │ │ - ldr sl, [pc, #136] @ d3284 <__cxa_atexit@plt+0xc6e50> │ │ │ │ + ldr sl, [pc, #136] @ dc1dc <__cxa_atexit@plt+0xcfda8> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r2, r6 │ │ │ │ str r9, [r2, #12]! │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #28]! │ │ │ │ str r6, [r6, #36] @ 0x24 │ │ │ │ @@ -203651,85 +212825,85 @@ │ │ │ │ str r8, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d326c <__cxa_atexit@plt+0xc6e38> │ │ │ │ + ldr r7, [pc, #24] @ dc1c4 <__cxa_atexit@plt+0xcfd90> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldrdeq r6, [r1, #180]! @ 0xb4 │ │ │ │ - biceq lr, fp, r4, ror #24 │ │ │ │ + mvneq sp, r4, ror ip │ │ │ │ + ldrdeq r6, [fp, #40] @ 0x28 │ │ │ │ @ instruction: 0xfffff928 │ │ │ │ @ instruction: 0xfffffc9c │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - mvneq r6, ip, lsl #23 │ │ │ │ - mvneq r6, ip, lsr #23 │ │ │ │ - mvneq r6, r8, ror #29 │ │ │ │ + mvneq sp, ip, lsr #24 │ │ │ │ + mvneq sp, ip, asr #24 │ │ │ │ + strheq sp, [r0, #244]! @ 0xf4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d32c8 <__cxa_atexit@plt+0xc6e94> │ │ │ │ - ldr r3, [pc, #48] @ d32e0 <__cxa_atexit@plt+0xc6eac> │ │ │ │ + bcc dc220 <__cxa_atexit@plt+0xcfdec> │ │ │ │ + ldr r3, [pc, #48] @ dc238 <__cxa_atexit@plt+0xcfe04> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ - ldr r3, [pc, #36] @ d32e4 <__cxa_atexit@plt+0xc6eb0> │ │ │ │ + ldr r3, [pc, #36] @ dc23c <__cxa_atexit@plt+0xcfe08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ - ldr r7, [pc, #24] @ d32e8 <__cxa_atexit@plt+0xc6eb4> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ + ldr r7, [pc, #24] @ dc240 <__cxa_atexit@plt+0xcfe0c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - ldrdeq r6, [r1, #216]! @ 0xd8 │ │ │ │ - strdeq lr, [fp, #176] @ 0xb0 │ │ │ │ - biceq lr, fp, r4, asr #23 │ │ │ │ + strheq sp, [r0, #224]! @ 0xe0 │ │ │ │ + biceq r6, fp, r4, ror #4 │ │ │ │ + biceq r6, fp, r8, lsr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d33b0 <__cxa_atexit@plt+0xc6f7c> │ │ │ │ - ldr r2, [pc, #200] @ d33d8 <__cxa_atexit@plt+0xc6fa4> │ │ │ │ + bhi dc308 <__cxa_atexit@plt+0xcfed4> │ │ │ │ + ldr r2, [pc, #200] @ dc330 <__cxa_atexit@plt+0xcfefc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #72 @ 0x48 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc d33bc <__cxa_atexit@plt+0xc6f88> │ │ │ │ - ldr r7, [pc, #176] @ d33e0 <__cxa_atexit@plt+0xc6fac> │ │ │ │ + bcc dc314 <__cxa_atexit@plt+0xcfee0> │ │ │ │ + ldr r7, [pc, #176] @ dc338 <__cxa_atexit@plt+0xcff04> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #172] @ d33e4 <__cxa_atexit@plt+0xc6fb0> │ │ │ │ + ldr r9, [pc, #172] @ dc33c <__cxa_atexit@plt+0xcff08> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #168] @ d33e8 <__cxa_atexit@plt+0xc6fb4> │ │ │ │ + ldr lr, [pc, #168] @ dc340 <__cxa_atexit@plt+0xcff0c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #160] @ d33ec <__cxa_atexit@plt+0xc6fb8> │ │ │ │ + ldr r7, [pc, #160] @ dc344 <__cxa_atexit@plt+0xcff10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r6, #68] @ 0x44 │ │ │ │ sub r7, r3, #14 │ │ │ │ - ldr ip, [pc, #144] @ d33f0 <__cxa_atexit@plt+0xc6fbc> │ │ │ │ + ldr ip, [pc, #144] @ dc348 <__cxa_atexit@plt+0xcff14> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub r1, r3, #26 │ │ │ │ - ldr sl, [pc, #136] @ d33f4 <__cxa_atexit@plt+0xc6fc0> │ │ │ │ + ldr sl, [pc, #136] @ dc34c <__cxa_atexit@plt+0xcff18> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r2, r6 │ │ │ │ str r9, [r2, #12]! │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #28]! │ │ │ │ str r6, [r6, #36] @ 0x24 │ │ │ │ @@ -203743,103 +212917,103 @@ │ │ │ │ str r8, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d33dc <__cxa_atexit@plt+0xc6fa8> │ │ │ │ + ldr r7, [pc, #24] @ dc334 <__cxa_atexit@plt+0xcff00> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, ror #20 │ │ │ │ - strdeq lr, [fp, #164] @ 0xa4 │ │ │ │ + mvneq sp, r4, lsl #22 │ │ │ │ + biceq r6, fp, r8, ror #2 │ │ │ │ @ instruction: 0xfffff7b8 │ │ │ │ @ instruction: 0xfffffb2c │ │ │ │ @ instruction: 0xfffffcdc │ │ │ │ - mvneq r6, ip, lsl sl │ │ │ │ - mvneq r6, ip, lsr sl │ │ │ │ - mvneq r6, r8, ror sp │ │ │ │ - strheq lr, [fp, #172] @ 0xac │ │ │ │ + strheq sp, [r0, #172]! @ 0xac │ │ │ │ + ldrdeq sp, [r0, #172]! @ 0xac │ │ │ │ + mvneq sp, r4, asr #28 │ │ │ │ + biceq r6, fp, r0, lsr r1 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d345c <__cxa_atexit@plt+0xc7028> │ │ │ │ + bhi dc3b4 <__cxa_atexit@plt+0xcff80> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d3464 <__cxa_atexit@plt+0xc7030> │ │ │ │ - ldr r1, [pc, #80] @ d3480 <__cxa_atexit@plt+0xc704c> │ │ │ │ + bcc dc3bc <__cxa_atexit@plt+0xcff88> │ │ │ │ + ldr r1, [pc, #80] @ dc3d8 <__cxa_atexit@plt+0xcffa4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #76] @ d3484 <__cxa_atexit@plt+0xc7050> │ │ │ │ + ldr r0, [pc, #76] @ dc3dc <__cxa_atexit@plt+0xcffa8> │ │ │ │ add r0, pc, r0 │ │ │ │ stmdb r5, {r1, sl} │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r5, [pc, #60] @ d3488 <__cxa_atexit@plt+0xc7054> │ │ │ │ + ldr r5, [pc, #60] @ dc3e0 <__cxa_atexit@plt+0xcffac> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r3 │ │ │ │ - b d346c <__cxa_atexit@plt+0xc7038> │ │ │ │ + b dc3c4 <__cxa_atexit@plt+0xcff90> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d347c <__cxa_atexit@plt+0xc7048> │ │ │ │ + ldr r7, [pc, #8] @ dc3d4 <__cxa_atexit@plt+0xcffa0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, fp, ip, asr sl │ │ │ │ + ldrdeq r6, [fp] │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - mvneq r6, ip, asr #24 │ │ │ │ + mvneq sp, r4, lsr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq lr, fp, ip, lsl #20 │ │ │ │ + biceq r6, fp, r0, lsl #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d3568 <__cxa_atexit@plt+0xc7134> │ │ │ │ - ldr r2, [pc, #200] @ d3590 <__cxa_atexit@plt+0xc715c> │ │ │ │ + bhi dc4c0 <__cxa_atexit@plt+0xd008c> │ │ │ │ + ldr r2, [pc, #200] @ dc4e8 <__cxa_atexit@plt+0xd00b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #72 @ 0x48 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc d3574 <__cxa_atexit@plt+0xc7140> │ │ │ │ - ldr r7, [pc, #176] @ d3598 <__cxa_atexit@plt+0xc7164> │ │ │ │ + bcc dc4cc <__cxa_atexit@plt+0xd0098> │ │ │ │ + ldr r7, [pc, #176] @ dc4f0 <__cxa_atexit@plt+0xd00bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #172] @ d359c <__cxa_atexit@plt+0xc7168> │ │ │ │ + ldr r9, [pc, #172] @ dc4f4 <__cxa_atexit@plt+0xd00c0> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #168] @ d35a0 <__cxa_atexit@plt+0xc716c> │ │ │ │ + ldr lr, [pc, #168] @ dc4f8 <__cxa_atexit@plt+0xd00c4> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #160] @ d35a4 <__cxa_atexit@plt+0xc7170> │ │ │ │ + ldr r7, [pc, #160] @ dc4fc <__cxa_atexit@plt+0xd00c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r6, #68] @ 0x44 │ │ │ │ sub r7, r3, #14 │ │ │ │ - ldr ip, [pc, #144] @ d35a8 <__cxa_atexit@plt+0xc7174> │ │ │ │ + ldr ip, [pc, #144] @ dc500 <__cxa_atexit@plt+0xd00cc> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub r1, r3, #26 │ │ │ │ - ldr sl, [pc, #136] @ d35ac <__cxa_atexit@plt+0xc7178> │ │ │ │ + ldr sl, [pc, #136] @ dc504 <__cxa_atexit@plt+0xd00d0> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r2, r6 │ │ │ │ str r9, [r2, #12]! │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #28]! │ │ │ │ str r6, [r6, #36] @ 0x24 │ │ │ │ @@ -203853,1446 +213027,1446 @@ │ │ │ │ str r8, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d3594 <__cxa_atexit@plt+0xc7160> │ │ │ │ + ldr r7, [pc, #24] @ dc4ec <__cxa_atexit@plt+0xd00b8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, lsr #17 │ │ │ │ - biceq lr, fp, ip, lsr r9 │ │ │ │ + mvneq sp, ip, asr #18 │ │ │ │ + strheq r5, [fp, #240] @ 0xf0 │ │ │ │ @ instruction: 0xfffff600 │ │ │ │ @ instruction: 0xfffff974 │ │ │ │ @ instruction: 0xfffffb24 │ │ │ │ - mvneq r6, r4, ror #16 │ │ │ │ - mvneq r6, r4, lsl #17 │ │ │ │ - mvneq r6, r0, asr #23 │ │ │ │ - biceq lr, fp, r4, lsl #18 │ │ │ │ + mvneq sp, r4, lsl #18 │ │ │ │ + mvneq sp, r4, lsr #18 │ │ │ │ + mvneq sp, ip, lsl #25 │ │ │ │ + biceq r5, fp, r8, ror pc │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d3614 <__cxa_atexit@plt+0xc71e0> │ │ │ │ + bhi dc56c <__cxa_atexit@plt+0xd0138> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d361c <__cxa_atexit@plt+0xc71e8> │ │ │ │ - ldr r1, [pc, #80] @ d3638 <__cxa_atexit@plt+0xc7204> │ │ │ │ + bcc dc574 <__cxa_atexit@plt+0xd0140> │ │ │ │ + ldr r1, [pc, #80] @ dc590 <__cxa_atexit@plt+0xd015c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #76] @ d363c <__cxa_atexit@plt+0xc7208> │ │ │ │ + ldr r0, [pc, #76] @ dc594 <__cxa_atexit@plt+0xd0160> │ │ │ │ add r0, pc, r0 │ │ │ │ stmdb r5, {r1, r9} │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r5, [pc, #60] @ d3640 <__cxa_atexit@plt+0xc720c> │ │ │ │ + ldr r5, [pc, #60] @ dc598 <__cxa_atexit@plt+0xd0164> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r3 │ │ │ │ - b d3624 <__cxa_atexit@plt+0xc71f0> │ │ │ │ + b dc57c <__cxa_atexit@plt+0xd0148> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d3634 <__cxa_atexit@plt+0xc7200> │ │ │ │ + ldr r7, [pc, #8] @ dc58c <__cxa_atexit@plt+0xd0158> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, fp, ip, lsr #17 │ │ │ │ + biceq r5, fp, r0, lsr #30 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ - @ instruction: 0x01e16a94 │ │ │ │ + mvneq sp, ip, ror #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq lr, fp, r0, ror r8 │ │ │ │ + biceq r5, fp, r4, ror #29 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ d3684 <__cxa_atexit@plt+0xc7250> │ │ │ │ + ldr r3, [pc, #8] @ dc5dc <__cxa_atexit@plt+0xd01a8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq lr, fp, ip, asr r8 │ │ │ │ + ldrdeq r5, [fp, #224] @ 0xe0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d36e0 <__cxa_atexit@plt+0xc72ac> │ │ │ │ - ldr r3, [pc, #72] @ d36f0 <__cxa_atexit@plt+0xc72bc> │ │ │ │ + bhi dc638 <__cxa_atexit@plt+0xd0204> │ │ │ │ + ldr r3, [pc, #72] @ dc648 <__cxa_atexit@plt+0xd0214> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq d36d0 <__cxa_atexit@plt+0xc729c> │ │ │ │ + beq dc628 <__cxa_atexit@plt+0xd01f4> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ lsl r7, r7, #2 │ │ │ │ - ldr r3, [pc, #48] @ d36f4 <__cxa_atexit@plt+0xc72c0> │ │ │ │ + ldr r3, [pc, #48] @ dc64c <__cxa_atexit@plt+0xd0218> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d36f8 <__cxa_atexit@plt+0xc72c4> │ │ │ │ + ldr r7, [pc, #16] @ dc650 <__cxa_atexit@plt+0xd021c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strdeq r6, [r1, #164]! @ 0xa4 │ │ │ │ - biceq lr, fp, r4, lsl r8 │ │ │ │ + mvneq sp, r0, asr #23 │ │ │ │ + biceq r5, fp, r8, lsl #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ lsl r7, r7, #2 │ │ │ │ - ldr r3, [pc, #12] @ d3720 <__cxa_atexit@plt+0xc72ec> │ │ │ │ + ldr r3, [pc, #12] @ dc678 <__cxa_atexit@plt+0xd0244> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, r4, lsr #21 │ │ │ │ - biceq lr, fp, r0, ror r8 │ │ │ │ + mvneq sp, r0, ror fp │ │ │ │ + biceq r5, fp, r4, ror #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi d3784 <__cxa_atexit@plt+0xc7350> │ │ │ │ + bhi dc6dc <__cxa_atexit@plt+0xd02a8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq d377c <__cxa_atexit@plt+0xc7348> │ │ │ │ - ldr r3, [pc, #52] @ d378c <__cxa_atexit@plt+0xc7358> │ │ │ │ + beq dc6d4 <__cxa_atexit@plt+0xd02a0> │ │ │ │ + ldr r3, [pc, #52] @ dc6e4 <__cxa_atexit@plt+0xd02b0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ d3790 <__cxa_atexit@plt+0xc735c> │ │ │ │ + ldr r9, [pc, #48] @ dc6e8 <__cxa_atexit@plt+0xd02b4> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ d3794 <__cxa_atexit@plt+0xc7360> │ │ │ │ + ldr r2, [pc, #44] @ dc6ec <__cxa_atexit@plt+0xd02b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, fp, ip, lsl r8 │ │ │ │ - biceq lr, fp, r8, lsr #16 │ │ │ │ - strdeq r6, [r1, #92]! @ 0x5c │ │ │ │ - biceq lr, fp, ip, lsl #16 │ │ │ │ + stlexbeq r5, r0, [fp] │ │ │ │ + stlexbeq r5, ip, [fp] │ │ │ │ + @ instruction: 0x01e0d69c │ │ │ │ + biceq r5, fp, r0, lsl #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d3818 <__cxa_atexit@plt+0xc73e4> │ │ │ │ - ldr r3, [pc, #124] @ d3838 <__cxa_atexit@plt+0xc7404> │ │ │ │ + bhi dc770 <__cxa_atexit@plt+0xd033c> │ │ │ │ + ldr r3, [pc, #124] @ dc790 <__cxa_atexit@plt+0xd035c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq d37e4 <__cxa_atexit@plt+0xc73b0> │ │ │ │ + beq dc73c <__cxa_atexit@plt+0xd0308> │ │ │ │ cmp r3, #1 │ │ │ │ - bne d37f4 <__cxa_atexit@plt+0xc73c0> │ │ │ │ - ldr r7, [pc, #104] @ d3840 <__cxa_atexit@plt+0xc740c> │ │ │ │ + bne dc74c <__cxa_atexit@plt+0xd0318> │ │ │ │ + ldr r7, [pc, #104] @ dc798 <__cxa_atexit@plt+0xd0364> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #100] @ d3844 <__cxa_atexit@plt+0xc7410> │ │ │ │ + ldr r0, [pc, #100] @ dc79c <__cxa_atexit@plt+0xd0368> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ cmp r3, #3 │ │ │ │ - beq d3828 <__cxa_atexit@plt+0xc73f4> │ │ │ │ + beq dc780 <__cxa_atexit@plt+0xd034c> │ │ │ │ sub r7, r3, #1 │ │ │ │ - ldr r3, [pc, #52] @ d383c <__cxa_atexit@plt+0xc7408> │ │ │ │ + ldr r3, [pc, #52] @ dc794 <__cxa_atexit@plt+0xd0360> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r7, r3, r7, lsl #2 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #-4] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ d3848 <__cxa_atexit@plt+0xc7414> │ │ │ │ + ldr r7, [pc, #40] @ dc7a0 <__cxa_atexit@plt+0xd036c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d3800 <__cxa_atexit@plt+0xc73cc> │ │ │ │ + b dc758 <__cxa_atexit@plt+0xd0324> │ │ │ │ muleq r0, r8, r0 │ │ │ │ - strheq r6, [r1, #144]! @ 0x90 │ │ │ │ - ldrdeq lr, [fp, #120] @ 0x78 │ │ │ │ - ldrdeq lr, [fp, #112] @ 0x70 │ │ │ │ - biceq lr, fp, r0, lsr #15 │ │ │ │ - biceq lr, fp, ip, asr r7 │ │ │ │ + mvneq sp, ip, ror sl │ │ │ │ + biceq r5, fp, ip, asr #28 │ │ │ │ + biceq r5, fp, r4, asr #28 │ │ │ │ + biceq r5, fp, r4, lsl lr │ │ │ │ + ldrdeq r5, [fp, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne d387c <__cxa_atexit@plt+0xc7448> │ │ │ │ - ldr r7, [pc, #72] @ d38b4 <__cxa_atexit@plt+0xc7480> │ │ │ │ + bne dc7d4 <__cxa_atexit@plt+0xd03a0> │ │ │ │ + ldr r7, [pc, #72] @ dc80c <__cxa_atexit@plt+0xd03d8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #64] @ d38b8 <__cxa_atexit@plt+0xc7484> │ │ │ │ + ldr r0, [pc, #64] @ dc810 <__cxa_atexit@plt+0xd03dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ cmp r3, #3 │ │ │ │ - beq d38a0 <__cxa_atexit@plt+0xc746c> │ │ │ │ + beq dc7f8 <__cxa_atexit@plt+0xd03c4> │ │ │ │ sub r7, r3, #1 │ │ │ │ - ldr r3, [pc, #32] @ d38b0 <__cxa_atexit@plt+0xc747c> │ │ │ │ + ldr r3, [pc, #32] @ dc808 <__cxa_atexit@plt+0xd03d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r7, r3, r7, lsl #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #-4] │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d3888 <__cxa_atexit@plt+0xc7454> │ │ │ │ - mvneq r6, r8, lsr #18 │ │ │ │ - biceq lr, fp, r4, asr #14 │ │ │ │ - biceq lr, fp, r8, lsr r7 │ │ │ │ - biceq lr, fp, r0, lsr #14 │ │ │ │ + b dc7e0 <__cxa_atexit@plt+0xd03ac> │ │ │ │ + strdeq sp, [r0, #148]! @ 0x94 │ │ │ │ + strheq r5, [fp, #216] @ 0xd8 │ │ │ │ + biceq r5, fp, ip, lsr #27 │ │ │ │ + @ instruction: 0x01cb5d94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi d391c <__cxa_atexit@plt+0xc74e8> │ │ │ │ + bhi dc874 <__cxa_atexit@plt+0xd0440> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq d3914 <__cxa_atexit@plt+0xc74e0> │ │ │ │ - ldr r3, [pc, #52] @ d3924 <__cxa_atexit@plt+0xc74f0> │ │ │ │ + beq dc86c <__cxa_atexit@plt+0xd0438> │ │ │ │ + ldr r3, [pc, #52] @ dc87c <__cxa_atexit@plt+0xd0448> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ d3928 <__cxa_atexit@plt+0xc74f4> │ │ │ │ + ldr r9, [pc, #48] @ dc880 <__cxa_atexit@plt+0xd044c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ d392c <__cxa_atexit@plt+0xc74f8> │ │ │ │ + ldr r2, [pc, #44] @ dc884 <__cxa_atexit@plt+0xd0450> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, fp, r4, lsl #13 │ │ │ │ - ldrdeq lr, [fp, #104] @ 0x68 │ │ │ │ - mvneq r6, r4, ror #8 │ │ │ │ - strheq lr, [fp, #108] @ 0x6c │ │ │ │ + strdeq r5, [fp, #200] @ 0xc8 │ │ │ │ + biceq r5, fp, ip, asr #26 │ │ │ │ + mvneq sp, r4, lsl #10 │ │ │ │ + biceq r5, fp, r0, lsr sp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d39b8 <__cxa_atexit@plt+0xc7584> │ │ │ │ - ldr r3, [pc, #116] @ d39c8 <__cxa_atexit@plt+0xc7594> │ │ │ │ + bhi dc910 <__cxa_atexit@plt+0xd04dc> │ │ │ │ + ldr r3, [pc, #116] @ dc920 <__cxa_atexit@plt+0xd04ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq d3988 <__cxa_atexit@plt+0xc7554> │ │ │ │ + beq dc8e0 <__cxa_atexit@plt+0xd04ac> │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #4 │ │ │ │ - bne d3998 <__cxa_atexit@plt+0xc7564> │ │ │ │ - ldr r7, [pc, #84] @ d39d0 <__cxa_atexit@plt+0xc759c> │ │ │ │ + bne dc8f0 <__cxa_atexit@plt+0xd04bc> │ │ │ │ + ldr r7, [pc, #84] @ dc928 <__cxa_atexit@plt+0xd04f4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #80] @ d39d4 <__cxa_atexit@plt+0xc75a0> │ │ │ │ + ldr r0, [pc, #80] @ dc92c <__cxa_atexit@plt+0xd04f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ cmp r3, #3 │ │ │ │ addeq r3, r7, #1 │ │ │ │ lsl r7, r3, #2 │ │ │ │ - ldr r3, [pc, #32] @ d39cc <__cxa_atexit@plt+0xc7598> │ │ │ │ + ldr r3, [pc, #32] @ dc924 <__cxa_atexit@plt+0xd04f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d39d8 <__cxa_atexit@plt+0xc75a4> │ │ │ │ + ldr r7, [pc, #24] @ dc930 <__cxa_atexit@plt+0xd04fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mvneq r6, ip, lsl #16 │ │ │ │ - biceq lr, fp, ip, ror r6 │ │ │ │ - biceq lr, fp, r4, ror r6 │ │ │ │ - biceq lr, fp, r8, asr #12 │ │ │ │ - biceq lr, fp, r4, lsl r6 │ │ │ │ + ldrdeq sp, [r0, #136]! @ 0x88 │ │ │ │ + strdeq r5, [fp, #192] @ 0xc0 │ │ │ │ + biceq r5, fp, r8, ror #25 │ │ │ │ + strheq r5, [fp, #204] @ 0xcc │ │ │ │ + biceq r5, fp, r8, lsl #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne d3a14 <__cxa_atexit@plt+0xc75e0> │ │ │ │ - ldr r7, [pc, #56] @ d3a3c <__cxa_atexit@plt+0xc7608> │ │ │ │ + bne dc96c <__cxa_atexit@plt+0xd0538> │ │ │ │ + ldr r7, [pc, #56] @ dc994 <__cxa_atexit@plt+0xd0560> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #48] @ d3a40 <__cxa_atexit@plt+0xc760c> │ │ │ │ + ldr r0, [pc, #48] @ dc998 <__cxa_atexit@plt+0xd0564> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #3 │ │ │ │ addeq r7, r3, #1 │ │ │ │ lsl r7, r7, #2 │ │ │ │ - ldr r3, [pc, #12] @ d3a38 <__cxa_atexit@plt+0xc7604> │ │ │ │ + ldr r3, [pc, #12] @ dc990 <__cxa_atexit@plt+0xd055c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r6, ip, lsl #15 │ │ │ │ - strdeq lr, [fp, #84] @ 0x54 │ │ │ │ - biceq lr, fp, r8, ror #11 │ │ │ │ - biceq lr, fp, r4, asr #11 │ │ │ │ + mvneq sp, r8, asr r8 │ │ │ │ + biceq r5, fp, r8, ror #24 │ │ │ │ + biceq r5, fp, ip, asr ip │ │ │ │ + biceq r5, fp, r8, lsr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r8, r5, #8 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi d3aa0 <__cxa_atexit@plt+0xc766c> │ │ │ │ + bhi dc9f8 <__cxa_atexit@plt+0xd05c4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq d3a98 <__cxa_atexit@plt+0xc7664> │ │ │ │ - ldr sl, [pc, #48] @ d3aa8 <__cxa_atexit@plt+0xc7674> │ │ │ │ + beq dc9f0 <__cxa_atexit@plt+0xd05bc> │ │ │ │ + ldr sl, [pc, #48] @ dca00 <__cxa_atexit@plt+0xd05cc> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r3, [pc, #44] @ d3aac <__cxa_atexit@plt+0xc7678> │ │ │ │ + ldr r3, [pc, #44] @ dca04 <__cxa_atexit@plt+0xd05d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r8 │ │ │ │ mov r8, #0 │ │ │ │ mov r9, #4 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cbe598 │ │ │ │ - mvneq r6, r4, ror #5 │ │ │ │ - biceq lr, fp, ip, ror #10 │ │ │ │ + biceq r5, fp, ip, lsl #24 │ │ │ │ + mvneq sp, r4, lsl #7 │ │ │ │ + biceq r5, fp, r0, ror #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi d3b0c <__cxa_atexit@plt+0xc76d8> │ │ │ │ + bhi dca64 <__cxa_atexit@plt+0xd0630> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq d3b04 <__cxa_atexit@plt+0xc76d0> │ │ │ │ - ldr r8, [pc, #48] @ d3b14 <__cxa_atexit@plt+0xc76e0> │ │ │ │ + beq dca5c <__cxa_atexit@plt+0xd0628> │ │ │ │ + ldr r8, [pc, #48] @ dca6c <__cxa_atexit@plt+0xd0638> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #44] @ d3b18 <__cxa_atexit@plt+0xc76e4> │ │ │ │ + ldr r9, [pc, #44] @ dca70 <__cxa_atexit@plt+0xd063c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #40] @ d3b1c <__cxa_atexit@plt+0xc76e8> │ │ │ │ + ldr r3, [pc, #40] @ dca74 <__cxa_atexit@plt+0xd0640> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, sl │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b47430 │ │ │ │ - biceq lr, fp, r8, lsr r5 │ │ │ │ - mvneq r6, r0, ror r2 │ │ │ │ - biceq lr, fp, ip, lsl #10 │ │ │ │ + @ instruction: 0x01b3e74b │ │ │ │ + biceq r5, fp, ip, lsr #23 │ │ │ │ + mvneq sp, r0, lsl r3 │ │ │ │ + biceq r5, fp, r0, lsl #23 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r1, lsl r0 │ │ │ │ - ldr sl, [pc, #12] @ d3b40 <__cxa_atexit@plt+0xc770c> │ │ │ │ + ldr sl, [pc, #12] @ dca98 <__cxa_atexit@plt+0xd0664> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r9, [r7, #8] │ │ │ │ mov r8, #0 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ - biceq lr, fp, r0, lsl #10 │ │ │ │ + biceq r5, fp, r4, ror fp │ │ │ │ andeq r0, r1, r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d3ba0 <__cxa_atexit@plt+0xc776c> │ │ │ │ + bhi dcaf8 <__cxa_atexit@plt+0xd06c4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d3ba8 <__cxa_atexit@plt+0xc7774> │ │ │ │ - ldr r5, [pc, #76] @ d3bc4 <__cxa_atexit@plt+0xc7790> │ │ │ │ + bcc dcb00 <__cxa_atexit@plt+0xd06cc> │ │ │ │ + ldr r5, [pc, #76] @ dcb1c <__cxa_atexit@plt+0xd06e8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #72] @ d3bc8 <__cxa_atexit@plt+0xc7794> │ │ │ │ + ldr r1, [pc, #72] @ dcb20 <__cxa_atexit@plt+0xd06ec> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #68] @ d3bcc <__cxa_atexit@plt+0xc7798> │ │ │ │ + ldr r2, [pc, #68] @ dcb24 <__cxa_atexit@plt+0xd06f0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b d3bb0 <__cxa_atexit@plt+0xc777c> │ │ │ │ + b dcb08 <__cxa_atexit@plt+0xd06d4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d3bc0 <__cxa_atexit@plt+0xc778c> │ │ │ │ + ldr r7, [pc, #8] @ dcb18 <__cxa_atexit@plt+0xd06e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cbe49c │ │ │ │ + biceq r5, fp, r0, lsl fp │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ - @ instruction: 0x01b47370 │ │ │ │ - biceq lr, fp, ip, ror #8 │ │ │ │ + @ instruction: 0x01b3e68b │ │ │ │ + biceq r5, fp, r0, ror #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d3bf4 <__cxa_atexit@plt+0xc77c0> │ │ │ │ + ldr r3, [pc, #16] @ dcb4c <__cxa_atexit@plt+0xd0718> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ - @ instruction: 0x01cbe390 │ │ │ │ - biceq lr, fp, r0, asr r4 │ │ │ │ + biceq r5, fp, r4, lsl #20 │ │ │ │ + biceq r5, fp, r4, asr #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d3c84 <__cxa_atexit@plt+0xc7850> │ │ │ │ - ldr r7, [pc, #152] @ d3cbc <__cxa_atexit@plt+0xc7888> │ │ │ │ + bhi dcbdc <__cxa_atexit@plt+0xd07a8> │ │ │ │ + ldr r7, [pc, #152] @ dcc14 <__cxa_atexit@plt+0xd07e0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq d3c74 <__cxa_atexit@plt+0xc7840> │ │ │ │ + beq dcbcc <__cxa_atexit@plt+0xd0798> │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d3c9c <__cxa_atexit@plt+0xc7868> │ │ │ │ - ldr r7, [pc, #124] @ d3cc8 <__cxa_atexit@plt+0xc7894> │ │ │ │ + bcc dcbf4 <__cxa_atexit@plt+0xd07c0> │ │ │ │ + ldr r7, [pc, #124] @ dcc20 <__cxa_atexit@plt+0xd07ec> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #120] @ d3ccc <__cxa_atexit@plt+0xc7898> │ │ │ │ + ldr r1, [pc, #120] @ dcc24 <__cxa_atexit@plt+0xd07f0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #116] @ d3cd0 <__cxa_atexit@plt+0xc789c> │ │ │ │ + ldr r2, [pc, #116] @ dcc28 <__cxa_atexit@plt+0xd07f4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ d3cc4 <__cxa_atexit@plt+0xc7890> │ │ │ │ + ldr r7, [pc, #56] @ dcc1c <__cxa_atexit@plt+0xd07e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d3cc0 <__cxa_atexit@plt+0xc788c> │ │ │ │ + ldr r7, [pc, #28] @ dcc18 <__cxa_atexit@plt+0xd07e4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - strheq lr, [fp, #48] @ 0x30 │ │ │ │ - ldrdeq lr, [fp, #56] @ 0x38 │ │ │ │ + biceq r5, fp, r4, lsr #20 │ │ │ │ + biceq r5, fp, ip, asr #20 │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - @ instruction: 0x01b4729c │ │ │ │ - biceq lr, fp, r8, ror r3 │ │ │ │ + @ instruction: 0x01b3e5b7 │ │ │ │ + biceq r5, fp, ip, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d3d2c <__cxa_atexit@plt+0xc78f8> │ │ │ │ + bhi dcc84 <__cxa_atexit@plt+0xd0850> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d3d34 <__cxa_atexit@plt+0xc7900> │ │ │ │ - ldr r2, [pc, #76] @ d3d54 <__cxa_atexit@plt+0xc7920> │ │ │ │ + bcc dcc8c <__cxa_atexit@plt+0xd0858> │ │ │ │ + ldr r2, [pc, #76] @ dccac <__cxa_atexit@plt+0xd0878> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ d3d58 <__cxa_atexit@plt+0xc7924> │ │ │ │ + ldr r1, [pc, #72] @ dccb0 <__cxa_atexit@plt+0xd087c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #68] @ d3d5c <__cxa_atexit@plt+0xc7928> │ │ │ │ + ldr r3, [pc, #68] @ dccb4 <__cxa_atexit@plt+0xd0880> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b d3d3c <__cxa_atexit@plt+0xc7908> │ │ │ │ + b dcc94 <__cxa_atexit@plt+0xd0860> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #8] @ d3d50 <__cxa_atexit@plt+0xc791c> │ │ │ │ + ldr r7, [pc, #8] @ dcca8 <__cxa_atexit@plt+0xd0874> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, fp, ip, lsl #6 │ │ │ │ + biceq r5, fp, r0, lsl #19 │ │ │ │ @ instruction: 0xfffffed0 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ - @ instruction: 0x01b471e0 │ │ │ │ - biceq lr, fp, r8, ror #5 │ │ │ │ + @ instruction: 0x01b3e4fb │ │ │ │ + biceq r5, fp, ip, asr r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d3e14 <__cxa_atexit@plt+0xc79e0> │ │ │ │ - ldr r6, [pc, #188] @ d3e44 <__cxa_atexit@plt+0xc7a10> │ │ │ │ + bhi dcd6c <__cxa_atexit@plt+0xd0938> │ │ │ │ + ldr r6, [pc, #188] @ dcd9c <__cxa_atexit@plt+0xd0968> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq d3dbc <__cxa_atexit@plt+0xc7988> │ │ │ │ + beq dcd14 <__cxa_atexit@plt+0xd08e0> │ │ │ │ ldr r3, [r8, #3] │ │ │ │ cmp r3, #5 │ │ │ │ - bcs d3dd0 <__cxa_atexit@plt+0xc799c> │ │ │ │ + bcs dcd28 <__cxa_atexit@plt+0xd08f4> │ │ │ │ lsl r7, r3, #2 │ │ │ │ - ldr r6, [pc, #160] @ d3e4c <__cxa_atexit@plt+0xc7a18> │ │ │ │ + ldr r6, [pc, #160] @ dcda4 <__cxa_atexit@plt+0xd0970> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ ldr r7, [r7, r6] │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d3e28 <__cxa_atexit@plt+0xc79f4> │ │ │ │ - ldr r5, [pc, #108] @ d3e54 <__cxa_atexit@plt+0xc7a20> │ │ │ │ + bcc dcd80 <__cxa_atexit@plt+0xd094c> │ │ │ │ + ldr r5, [pc, #108] @ dcdac <__cxa_atexit@plt+0xd0978> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #104] @ d3e58 <__cxa_atexit@plt+0xc7a24> │ │ │ │ + ldr r1, [pc, #104] @ dcdb0 <__cxa_atexit@plt+0xd097c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #100] @ d3e5c <__cxa_atexit@plt+0xc7a28> │ │ │ │ + ldr r2, [pc, #100] @ dcdb4 <__cxa_atexit@plt+0xd0980> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r7] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #52] @ d3e50 <__cxa_atexit@plt+0xc7a1c> │ │ │ │ + ldr r7, [pc, #52] @ dcda8 <__cxa_atexit@plt+0xd0974> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d3e48 <__cxa_atexit@plt+0xc7a14> │ │ │ │ + ldr r7, [pc, #24] @ dcda0 <__cxa_atexit@plt+0xd096c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - biceq lr, fp, r4, lsr #4 │ │ │ │ - mvneq r6, ip, lsl #8 │ │ │ │ - biceq lr, fp, r0, asr r2 │ │ │ │ + @ instruction: 0x01cb5898 │ │ │ │ + ldrdeq sp, [r0, #72]! @ 0x48 │ │ │ │ + biceq r5, fp, r4, asr #17 │ │ │ │ @ instruction: 0xfffffdf0 │ │ │ │ @ instruction: 0xfffffd38 │ │ │ │ - @ instruction: 0x01b47100 │ │ │ │ - biceq lr, fp, ip, ror #3 │ │ │ │ + @ instruction: 0x01b3e41b │ │ │ │ + biceq r5, fp, r0, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp r8, #5 │ │ │ │ - bcs d3e98 <__cxa_atexit@plt+0xc7a64> │ │ │ │ + bcs dcdf0 <__cxa_atexit@plt+0xd09bc> │ │ │ │ lsl r7, r8, #2 │ │ │ │ - ldr r6, [pc, #124] @ d3f04 <__cxa_atexit@plt+0xc7ad0> │ │ │ │ + ldr r6, [pc, #124] @ dce5c <__cxa_atexit@plt+0xd0a28> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ ldr r7, [r7, r6] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d3edc <__cxa_atexit@plt+0xc7aa8> │ │ │ │ + bhi dce34 <__cxa_atexit@plt+0xd0a00> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d3ee4 <__cxa_atexit@plt+0xc7ab0> │ │ │ │ - ldr r2, [pc, #80] @ d3f08 <__cxa_atexit@plt+0xc7ad4> │ │ │ │ + bcc dce3c <__cxa_atexit@plt+0xd0a08> │ │ │ │ + ldr r2, [pc, #80] @ dce60 <__cxa_atexit@plt+0xd0a2c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ d3f0c <__cxa_atexit@plt+0xc7ad8> │ │ │ │ + ldr r1, [pc, #76] @ dce64 <__cxa_atexit@plt+0xd0a30> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r3, [pc, #72] @ d3f10 <__cxa_atexit@plt+0xc7adc> │ │ │ │ + ldr r3, [pc, #72] @ dce68 <__cxa_atexit@plt+0xd0a34> │ │ │ │ add r3, pc, r3 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ mov r8, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b d3eec <__cxa_atexit@plt+0xc7ab8> │ │ │ │ + b dce44 <__cxa_atexit@plt+0xd0a10> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #8] @ d3f00 <__cxa_atexit@plt+0xc7acc> │ │ │ │ + ldr r7, [pc, #8] @ dce58 <__cxa_atexit@plt+0xd0a24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq lr, fp, ip, asr r1 │ │ │ │ - mvneq r6, r0, lsr r3 │ │ │ │ + ldrdeq r5, [fp, #112] @ 0x70 │ │ │ │ + strdeq sp, [r0, #60]! @ 0x3c │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ @ instruction: 0xfffffc68 │ │ │ │ - @ instruction: 0x01b47030 │ │ │ │ - biceq lr, fp, r4, asr r1 │ │ │ │ + @ instruction: 0x01b3e34b │ │ │ │ + biceq r5, fp, r8, asr #15 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d3fc8 <__cxa_atexit@plt+0xc7b94> │ │ │ │ - ldr r7, [pc, #208] @ d4008 <__cxa_atexit@plt+0xc7bd4> │ │ │ │ + bhi dcf20 <__cxa_atexit@plt+0xd0aec> │ │ │ │ + ldr r7, [pc, #208] @ dcf60 <__cxa_atexit@plt+0xd0b2c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, r5 │ │ │ │ str r7, [r2, #-4]! │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d3fb8 <__cxa_atexit@plt+0xc7b84> │ │ │ │ + beq dcf10 <__cxa_atexit@plt+0xd0adc> │ │ │ │ cmp r7, #3 │ │ │ │ - beq d3fd8 <__cxa_atexit@plt+0xc7ba4> │ │ │ │ + beq dcf30 <__cxa_atexit@plt+0xd0afc> │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r2] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d3fe8 <__cxa_atexit@plt+0xc7bb4> │ │ │ │ - ldr r2, [pc, #164] @ d4014 <__cxa_atexit@plt+0xc7be0> │ │ │ │ + bcc dcf40 <__cxa_atexit@plt+0xd0b0c> │ │ │ │ + ldr r2, [pc, #164] @ dcf6c <__cxa_atexit@plt+0xd0b38> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #160] @ d4018 <__cxa_atexit@plt+0xc7be4> │ │ │ │ + ldr r1, [pc, #160] @ dcf70 <__cxa_atexit@plt+0xd0b3c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ - ldr r7, [pc, #152] @ d401c <__cxa_atexit@plt+0xc7be8> │ │ │ │ + ldr r7, [pc, #152] @ dcf74 <__cxa_atexit@plt+0xd0b40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #144] @ d4020 <__cxa_atexit@plt+0xc7bec> │ │ │ │ + ldr r7, [pc, #144] @ dcf78 <__cxa_atexit@plt+0xd0b44> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #161 @ 0xa1 │ │ │ │ sub r6, r3, #3 │ │ │ │ stmib r5, {r6, r7} │ │ │ │ str r2, [r5, #12] │ │ │ │ - ldr r2, [pc, #124] @ d4024 <__cxa_atexit@plt+0xc7bf0> │ │ │ │ + ldr r2, [pc, #124] @ dcf7c <__cxa_atexit@plt+0xd0b48> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ b 172e44c <__cxa_atexit@plt+0x1722018> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ d4010 <__cxa_atexit@plt+0xc7bdc> │ │ │ │ + ldr r7, [pc, #64] @ dcf68 <__cxa_atexit@plt+0xd0b34> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d3f54 <__cxa_atexit@plt+0xc7b20> │ │ │ │ - ldr r6, [pc, #28] @ d400c <__cxa_atexit@plt+0xc7bd8> │ │ │ │ + b dceac <__cxa_atexit@plt+0xd0a78> │ │ │ │ + ldr r6, [pc, #28] @ dcf64 <__cxa_atexit@plt+0xd0b30> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - strheq lr, [fp] │ │ │ │ + biceq r5, fp, r4, lsr #14 │ │ │ │ andeq r0, r0, r0, lsl r2 │ │ │ │ - mvneq r5, r0, asr lr │ │ │ │ - mvneq r5, r4, asr #30 │ │ │ │ - mvneq r5, r8, lsr #28 │ │ │ │ - mvneq r6, r8, rrx │ │ │ │ - biceq lr, fp, r4, asr #32 │ │ │ │ + strdeq ip, [r0, #224]! @ 0xe0 │ │ │ │ + mvneq ip, r4, ror #31 │ │ │ │ + mvneq ip, r8, asr #29 │ │ │ │ + mvneq sp, r0, asr #2 │ │ │ │ + strheq r5, [fp, #104] @ 0x68 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #3 │ │ │ │ - beq d40a0 <__cxa_atexit@plt+0xc7c6c> │ │ │ │ + beq dcff8 <__cxa_atexit@plt+0xd0bc4> │ │ │ │ sub r2, r6, #1 │ │ │ │ str r2, [r5] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d40b0 <__cxa_atexit@plt+0xc7c7c> │ │ │ │ - ldr r1, [pc, #108] @ d40d0 <__cxa_atexit@plt+0xc7c9c> │ │ │ │ + bcc dd008 <__cxa_atexit@plt+0xd0bd4> │ │ │ │ + ldr r1, [pc, #108] @ dd028 <__cxa_atexit@plt+0xd0bf4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ d40d4 <__cxa_atexit@plt+0xc7ca0> │ │ │ │ + ldr r0, [pc, #104] @ dd02c <__cxa_atexit@plt+0xd0bf8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ - ldr r3, [pc, #96] @ d40d8 <__cxa_atexit@plt+0xc7ca4> │ │ │ │ + ldr r3, [pc, #96] @ dd030 <__cxa_atexit@plt+0xd0bfc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #161 @ 0xa1 │ │ │ │ sub r2, r6, #3 │ │ │ │ stmdb r5, {r2, r3} │ │ │ │ str r1, [r5] │ │ │ │ - ldr r3, [pc, #76] @ d40dc <__cxa_atexit@plt+0xc7ca8> │ │ │ │ + ldr r3, [pc, #76] @ dd034 <__cxa_atexit@plt+0xd0c00> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #68] @ d40e0 <__cxa_atexit@plt+0xc7cac> │ │ │ │ + ldr r8, [pc, #68] @ dd038 <__cxa_atexit@plt+0xd0c04> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e44c <__cxa_atexit@plt+0x1722018> │ │ │ │ bic r6, r7, #3 │ │ │ │ ldr r6, [r6] │ │ │ │ ldrh r2, [r6, #-2] │ │ │ │ - b d4048 <__cxa_atexit@plt+0xc7c14> │ │ │ │ - ldr r7, [pc, #20] @ d40cc <__cxa_atexit@plt+0xc7c98> │ │ │ │ + b dcfa0 <__cxa_atexit@plt+0xd0b6c> │ │ │ │ + ldr r7, [pc, #20] @ dd024 <__cxa_atexit@plt+0xd0bf0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - mvneq r5, ip, asr sp │ │ │ │ - mvneq r5, r0, asr #26 │ │ │ │ - mvneq r5, r8, lsr lr │ │ │ │ - mvneq r5, r4, ror pc │ │ │ │ - biceq sp, fp, r8, lsl #31 │ │ │ │ + strdeq ip, [r0, #220]! @ 0xdc │ │ │ │ + mvneq ip, r0, ror #27 │ │ │ │ + ldrdeq ip, [r0, #232]! @ 0xe8 │ │ │ │ + mvneq sp, ip, asr #32 │ │ │ │ + strdeq r5, [fp, #92] @ 0x5c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d414c <__cxa_atexit@plt+0xc7d18> │ │ │ │ - ldr r2, [pc, #84] @ d4164 <__cxa_atexit@plt+0xc7d30> │ │ │ │ + bcc dd0a4 <__cxa_atexit@plt+0xd0c70> │ │ │ │ + ldr r2, [pc, #84] @ dd0bc <__cxa_atexit@plt+0xd0c88> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ d4168 <__cxa_atexit@plt+0xc7d34> │ │ │ │ + ldr r1, [pc, #80] @ dd0c0 <__cxa_atexit@plt+0xd0c8c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r7} │ │ │ │ - ldr r3, [pc, #72] @ d416c <__cxa_atexit@plt+0xc7d38> │ │ │ │ + ldr r3, [pc, #72] @ dd0c4 <__cxa_atexit@plt+0xd0c90> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #161 @ 0xa1 │ │ │ │ sub r1, r6, #3 │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ str r2, [r5] │ │ │ │ - ldr r3, [pc, #52] @ d4170 <__cxa_atexit@plt+0xc7d3c> │ │ │ │ + ldr r3, [pc, #52] @ dd0c8 <__cxa_atexit@plt+0xd0c94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #44] @ d4174 <__cxa_atexit@plt+0xc7d40> │ │ │ │ + ldr r8, [pc, #44] @ dd0cc <__cxa_atexit@plt+0xd0c98> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e44c <__cxa_atexit@plt+0x1722018> │ │ │ │ - ldr r3, [pc, #36] @ d4178 <__cxa_atexit@plt+0xc7d44> │ │ │ │ + ldr r3, [pc, #36] @ dd0d0 <__cxa_atexit@plt+0xd0c9c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - strheq r5, [r1, #192]! @ 0xc0 │ │ │ │ - @ instruction: 0x01e15c94 │ │ │ │ - mvneq r5, ip, lsl #27 │ │ │ │ - mvneq r5, r8, asr #29 │ │ │ │ + mvneq ip, r0, asr sp │ │ │ │ + mvneq ip, r4, lsr sp │ │ │ │ + mvneq ip, ip, lsr #28 │ │ │ │ + mvneq ip, r0, lsr #31 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d419c <__cxa_atexit@plt+0xc7d68> │ │ │ │ + ldr r3, [pc, #16] @ dd0f4 <__cxa_atexit@plt+0xd0cc0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq sp, fp, r0, ror sp │ │ │ │ + biceq r5, fp, r4, ror #7 │ │ │ │ andeq r0, r2, r0 │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d41e4 <__cxa_atexit@plt+0xc7db0> │ │ │ │ + bhi dd13c <__cxa_atexit@plt+0xd0d08> │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r0, [pc, #40] @ d41f0 <__cxa_atexit@plt+0xc7dbc> │ │ │ │ + ldr r0, [pc, #40] @ dd148 <__cxa_atexit@plt+0xd0d14> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ - ldr r7, [pc, #32] @ d41f4 <__cxa_atexit@plt+0xc7dc0> │ │ │ │ + ldr r7, [pc, #32] @ dd14c <__cxa_atexit@plt+0xd0d18> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ cmp r2, r1 │ │ │ │ addle r7, r7, #161 @ 0xa1 │ │ │ │ addgt r7, r7, #129 @ 0x81 │ │ │ │ b 1bf8d20 <__cxa_atexit@plt+0x1bec8ec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsr #23 │ │ │ │ - mvneq r5, r4, ror #23 │ │ │ │ - biceq sp, fp, r0, ror lr │ │ │ │ + mvneq ip, ip, asr #24 │ │ │ │ + mvneq ip, r4, lsl #25 │ │ │ │ + biceq r5, fp, r4, ror #9 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d4240 <__cxa_atexit@plt+0xc7e0c> │ │ │ │ - ldr r7, [pc, #52] @ d4250 <__cxa_atexit@plt+0xc7e1c> │ │ │ │ + bhi dd198 <__cxa_atexit@plt+0xd0d64> │ │ │ │ + ldr r7, [pc, #52] @ dd1a8 <__cxa_atexit@plt+0xd0d74> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq d4234 <__cxa_atexit@plt+0xc7e00> │ │ │ │ + beq dd18c <__cxa_atexit@plt+0xd0d58> │ │ │ │ mov r7, r8 │ │ │ │ - b d4264 <__cxa_atexit@plt+0xc7e30> │ │ │ │ + b dd1bc <__cxa_atexit@plt+0xd0d88> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d4254 <__cxa_atexit@plt+0xc7e20> │ │ │ │ + ldr r7, [pc, #12] @ dd1ac <__cxa_atexit@plt+0xd0d78> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sp, fp, r8, asr #28 │ │ │ │ - biceq sp, fp, r4, lsl lr │ │ │ │ + strheq r5, [fp, #76] @ 0x4c │ │ │ │ + biceq r5, fp, r8, lsl #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d4320 <__cxa_atexit@plt+0xc7eec> │ │ │ │ + beq dd278 <__cxa_atexit@plt+0xd0e44> │ │ │ │ sub r1, r2, #1 │ │ │ │ - ldr r3, [pc, #220] @ d4360 <__cxa_atexit@plt+0xc7f2c> │ │ │ │ + ldr r3, [pc, #220] @ dd2b8 <__cxa_atexit@plt+0xd0e84> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq d4318 <__cxa_atexit@plt+0xc7ee4> │ │ │ │ + beq dd270 <__cxa_atexit@plt+0xd0e3c> │ │ │ │ cmp r3, #3 │ │ │ │ - beq d4330 <__cxa_atexit@plt+0xc7efc> │ │ │ │ + beq dd288 <__cxa_atexit@plt+0xd0e54> │ │ │ │ sub r9, r3, #1 │ │ │ │ str r9, [r5] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc d4340 <__cxa_atexit@plt+0xc7f0c> │ │ │ │ - ldr lr, [pc, #172] @ d4368 <__cxa_atexit@plt+0xc7f34> │ │ │ │ + bcc dd298 <__cxa_atexit@plt+0xd0e64> │ │ │ │ + ldr lr, [pc, #172] @ dd2c0 <__cxa_atexit@plt+0xd0e8c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #168] @ d436c <__cxa_atexit@plt+0xc7f38> │ │ │ │ + ldr r8, [pc, #168] @ dd2c4 <__cxa_atexit@plt+0xd0e90> │ │ │ │ add r8, pc, r8 │ │ │ │ sub r0, r2, #11 │ │ │ │ sub r3, r2, #3 │ │ │ │ str r8, [r6, #4]! │ │ │ │ str r3, [r5, #-8] │ │ │ │ sub r3, r5, #4 │ │ │ │ stm r3, {r0, r6, lr} │ │ │ │ - ldr r3, [pc, #140] @ d4370 <__cxa_atexit@plt+0xc7f3c> │ │ │ │ + ldr r3, [pc, #140] @ dd2c8 <__cxa_atexit@plt+0xd0e94> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r3, [r6, #16] │ │ │ │ str r9, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ - ldr r6, [pc, #112] @ d4374 <__cxa_atexit@plt+0xc7f40> │ │ │ │ + ldr r6, [pc, #112] @ dd2cc <__cxa_atexit@plt+0xd0e98> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #104] @ d4378 <__cxa_atexit@plt+0xc7f44> │ │ │ │ + ldr r8, [pc, #104] @ dd2d0 <__cxa_atexit@plt+0xd0e9c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r6, r2 │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r1, [r3, #-2] │ │ │ │ - b d427c <__cxa_atexit@plt+0xc7e48> │ │ │ │ + b dd1d4 <__cxa_atexit@plt+0xd0da0> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r9, [r3, #-2] │ │ │ │ - b d42a0 <__cxa_atexit@plt+0xc7e6c> │ │ │ │ - ldr r7, [pc, #28] @ d4364 <__cxa_atexit@plt+0xc7f30> │ │ │ │ + b dd1f8 <__cxa_atexit@plt+0xd0dc4> │ │ │ │ + ldr r7, [pc, #28] @ dd2bc <__cxa_atexit@plt+0xd0e88> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ andeq r0, r0, r8, asr r2 │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - mvneq r5, r4, ror #21 │ │ │ │ - @ instruction: 0x01e15c94 │ │ │ │ - mvneq r5, r0, lsl #26 │ │ │ │ - strdeq sp, [fp, #192] @ 0xc0 │ │ │ │ + mvneq ip, r4, lsl #23 │ │ │ │ + mvneq ip, ip, ror #26 │ │ │ │ + ldrdeq ip, [r0, #216]! @ 0xd8 │ │ │ │ + biceq r5, fp, r4, ror #6 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq d4414 <__cxa_atexit@plt+0xc7fe0> │ │ │ │ + beq dd36c <__cxa_atexit@plt+0xd0f38> │ │ │ │ sub r9, r3, #1 │ │ │ │ str r9, [r5] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d4424 <__cxa_atexit@plt+0xc7ff0> │ │ │ │ - ldr lr, [pc, #148] @ d4448 <__cxa_atexit@plt+0xc8014> │ │ │ │ + bcc dd37c <__cxa_atexit@plt+0xd0f48> │ │ │ │ + ldr lr, [pc, #148] @ dd3a0 <__cxa_atexit@plt+0xd0f6c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #144] @ d444c <__cxa_atexit@plt+0xc8018> │ │ │ │ + ldr r8, [pc, #144] @ dd3a4 <__cxa_atexit@plt+0xd0f70> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ sub r0, r2, #11 │ │ │ │ sub r3, r2, #3 │ │ │ │ str r8, [r6, #4]! │ │ │ │ str r3, [r5, #-8] │ │ │ │ sub r3, r5, #4 │ │ │ │ stm r3, {r0, r6, lr} │ │ │ │ - ldr r3, [pc, #112] @ d4450 <__cxa_atexit@plt+0xc801c> │ │ │ │ + ldr r3, [pc, #112] @ dd3a8 <__cxa_atexit@plt+0xd0f74> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r3, [r6, #16] │ │ │ │ str r9, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ - ldr r6, [pc, #84] @ d4454 <__cxa_atexit@plt+0xc8020> │ │ │ │ + ldr r6, [pc, #84] @ dd3ac <__cxa_atexit@plt+0xd0f78> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #76] @ d4458 <__cxa_atexit@plt+0xc8024> │ │ │ │ + ldr r8, [pc, #76] @ dd3b0 <__cxa_atexit@plt+0xd0f7c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r6, r2 │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r9, [r3, #-2] │ │ │ │ - b d4398 <__cxa_atexit@plt+0xc7f64> │ │ │ │ - ldr r7, [pc, #24] @ d4444 <__cxa_atexit@plt+0xc8010> │ │ │ │ + b dd2f0 <__cxa_atexit@plt+0xd0ebc> │ │ │ │ + ldr r7, [pc, #24] @ dd39c <__cxa_atexit@plt+0xd0f68> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r0, ror #2 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - mvneq r5, r8, ror #19 │ │ │ │ - @ instruction: 0x01e15b98 │ │ │ │ - mvneq r5, r4, lsl #24 │ │ │ │ - biceq sp, fp, r0, lsl ip │ │ │ │ + mvneq ip, r8, lsl #21 │ │ │ │ + mvneq ip, r0, ror ip │ │ │ │ + ldrdeq ip, [r0, #204]! @ 0xcc │ │ │ │ + biceq r5, fp, r4, lsl #5 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d44e0 <__cxa_atexit@plt+0xc80ac> │ │ │ │ - ldr lr, [pc, #112] @ d44f8 <__cxa_atexit@plt+0xc80c4> │ │ │ │ + bcc dd438 <__cxa_atexit@plt+0xd1004> │ │ │ │ + ldr lr, [pc, #112] @ dd450 <__cxa_atexit@plt+0xd101c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #108] @ d44fc <__cxa_atexit@plt+0xc80c8> │ │ │ │ + ldr r8, [pc, #108] @ dd454 <__cxa_atexit@plt+0xd1020> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ sub r2, r6, #11 │ │ │ │ sub r1, r6, #3 │ │ │ │ str r8, [r3, #4]! │ │ │ │ sub r8, r5, #8 │ │ │ │ stm r8, {r1, r2, r3, lr} │ │ │ │ - ldr r2, [pc, #80] @ d4500 <__cxa_atexit@plt+0xc80cc> │ │ │ │ + ldr r2, [pc, #80] @ dd458 <__cxa_atexit@plt+0xd1024> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r7, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ - ldr r3, [pc, #52] @ d4504 <__cxa_atexit@plt+0xc80d0> │ │ │ │ + ldr r3, [pc, #52] @ dd45c <__cxa_atexit@plt+0xd1028> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r8, [pc, #44] @ d4508 <__cxa_atexit@plt+0xc80d4> │ │ │ │ + ldr r8, [pc, #44] @ dd460 <__cxa_atexit@plt+0xd102c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ b 172e4bc <__cxa_atexit@plt+0x1722088> │ │ │ │ - ldr r3, [pc, #36] @ d450c <__cxa_atexit@plt+0xc80d8> │ │ │ │ + ldr r3, [pc, #36] @ dd464 <__cxa_atexit@plt+0xd1030> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #32 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xfffffd14 │ │ │ │ - mvneq r5, r8, lsl r9 │ │ │ │ - mvneq r5, r8, asr #21 │ │ │ │ - mvneq r5, r4, lsr fp │ │ │ │ + strheq ip, [r0, #152]! @ 0x98 │ │ │ │ + mvneq ip, r0, lsr #23 │ │ │ │ + mvneq ip, ip, lsl #24 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ d4530 <__cxa_atexit@plt+0xc80fc> │ │ │ │ + ldr r3, [pc, #16] @ dd488 <__cxa_atexit@plt+0xd1054> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldrdeq sp, [fp, #156] @ 0x9c │ │ │ │ - biceq sp, fp, r0, lsr fp │ │ │ │ + biceq r5, fp, r0, asr r0 │ │ │ │ + biceq r5, fp, r4, lsr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d4568 <__cxa_atexit@plt+0xc8134> │ │ │ │ + bhi dd4c0 <__cxa_atexit@plt+0xd108c> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ d4570 <__cxa_atexit@plt+0xc813c> │ │ │ │ + ldr r2, [pc, #24] @ dd4c8 <__cxa_atexit@plt+0xd1094> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b d3d70 <__cxa_atexit@plt+0xc793c> │ │ │ │ + b dccc8 <__cxa_atexit@plt+0xd0894> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl r8 │ │ │ │ - biceq sp, fp, ip, ror #21 │ │ │ │ + strheq ip, [r0, #140]! @ 0x8c │ │ │ │ + biceq r5, fp, r0, ror #2 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d45c4 <__cxa_atexit@plt+0xc8190> │ │ │ │ - ldr r3, [pc, #60] @ d45dc <__cxa_atexit@plt+0xc81a8> │ │ │ │ + bcc dd51c <__cxa_atexit@plt+0xd10e8> │ │ │ │ + ldr r3, [pc, #60] @ dd534 <__cxa_atexit@plt+0xd1100> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r7, #4]! │ │ │ │ - ldr r3, [pc, #48] @ d45e0 <__cxa_atexit@plt+0xc81ac> │ │ │ │ + ldr r3, [pc, #48] @ dd538 <__cxa_atexit@plt+0xd1104> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r8, [r7, #8] │ │ │ │ add lr, r7, #12 │ │ │ │ stm lr, {r3, r7, r9} │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ d45e4 <__cxa_atexit@plt+0xc81b0> │ │ │ │ + ldr r7, [pc, #24] @ dd53c <__cxa_atexit@plt+0xd1108> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ - mvneq r5, ip, ror #15 │ │ │ │ - biceq sp, fp, ip, asr #21 │ │ │ │ - biceq sp, fp, ip, lsr #21 │ │ │ │ + mvneq ip, ip, lsl #17 │ │ │ │ + biceq r5, fp, r0, asr #2 │ │ │ │ + biceq r5, fp, r0, lsr #2 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d4630 <__cxa_atexit@plt+0xc81fc> │ │ │ │ - ldr r7, [pc, #52] @ d4640 <__cxa_atexit@plt+0xc820c> │ │ │ │ + bhi dd588 <__cxa_atexit@plt+0xd1154> │ │ │ │ + ldr r7, [pc, #52] @ dd598 <__cxa_atexit@plt+0xd1164> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r9, sl} │ │ │ │ tst r8, #3 │ │ │ │ - beq d4624 <__cxa_atexit@plt+0xc81f0> │ │ │ │ + beq dd57c <__cxa_atexit@plt+0xd1148> │ │ │ │ mov r7, r8 │ │ │ │ - b d4654 <__cxa_atexit@plt+0xc8220> │ │ │ │ + b dd5ac <__cxa_atexit@plt+0xd1178> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d4644 <__cxa_atexit@plt+0xc8210> │ │ │ │ + ldr r7, [pc, #12] @ dd59c <__cxa_atexit@plt+0xd1168> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sp, fp, r8, ror sl │ │ │ │ - biceq sp, fp, r0, asr sl │ │ │ │ + biceq r5, fp, ip, ror #1 │ │ │ │ + biceq r5, fp, r4, asr #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d4708 <__cxa_atexit@plt+0xc82d4> │ │ │ │ + beq dd660 <__cxa_atexit@plt+0xd122c> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r3, [pc, #196] @ d4738 <__cxa_atexit@plt+0xc8304> │ │ │ │ + ldr r3, [pc, #196] @ dd690 <__cxa_atexit@plt+0xd125c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d46f4 <__cxa_atexit@plt+0xc82c0> │ │ │ │ + beq dd64c <__cxa_atexit@plt+0xd1218> │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r1, #3 │ │ │ │ - beq d4718 <__cxa_atexit@plt+0xc82e4> │ │ │ │ + beq dd670 <__cxa_atexit@plt+0xd123c> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r1, [pc, #160] @ d473c <__cxa_atexit@plt+0xc8308> │ │ │ │ + ldr r1, [pc, #160] @ dd694 <__cxa_atexit@plt+0xd1260> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #8] │ │ │ │ str r1, [r5] │ │ │ │ ands r1, r3, #3 │ │ │ │ - beq d46fc <__cxa_atexit@plt+0xc82c8> │ │ │ │ + beq dd654 <__cxa_atexit@plt+0xd1220> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d4728 <__cxa_atexit@plt+0xc82f4> │ │ │ │ + beq dd680 <__cxa_atexit@plt+0xd124c> │ │ │ │ sub r3, r1, #1 │ │ │ │ - ldr r1, [pc, #128] @ d4740 <__cxa_atexit@plt+0xc830c> │ │ │ │ + ldr r1, [pc, #128] @ dd698 <__cxa_atexit@plt+0xd1264> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #124] @ d4744 <__cxa_atexit@plt+0xc8310> │ │ │ │ + ldr r0, [pc, #124] @ dd69c <__cxa_atexit@plt+0xd1268> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r0, r7} │ │ │ │ stmib r5, {r0, r3} │ │ │ │ str r0, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #104] @ d4748 <__cxa_atexit@plt+0xc8314> │ │ │ │ + ldr r7, [pc, #104] @ dd6a0 <__cxa_atexit@plt+0xd126c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r1, #2 │ │ │ │ - ldr r7, [pc, #92] @ d474c <__cxa_atexit@plt+0xc8318> │ │ │ │ + ldr r7, [pc, #92] @ dd6a4 <__cxa_atexit@plt+0xd1270> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r2, [r3, #-2] │ │ │ │ - b d466c <__cxa_atexit@plt+0xc8238> │ │ │ │ + b dd5c4 <__cxa_atexit@plt+0xd1190> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d4694 <__cxa_atexit@plt+0xc8260> │ │ │ │ + b dd5ec <__cxa_atexit@plt+0xd11b8> │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d46b8 <__cxa_atexit@plt+0xc8284> │ │ │ │ + b dd610 <__cxa_atexit@plt+0xd11dc> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ - ldrdeq sp, [fp, #152] @ 0x98 │ │ │ │ - strheq r5, [r1, #172]! @ 0xac │ │ │ │ - mvneq r5, r8, lsl #13 │ │ │ │ - @ instruction: 0x01e15a98 │ │ │ │ - biceq sp, fp, r8, asr #18 │ │ │ │ + biceq r5, fp, ip, asr #32 │ │ │ │ + mvneq ip, r8, lsl #23 │ │ │ │ + mvneq ip, r8, lsr #14 │ │ │ │ + mvneq ip, r4, ror #22 │ │ │ │ + strheq r4, [fp, #252] @ 0xfc │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d47e0 <__cxa_atexit@plt+0xc83ac> │ │ │ │ + beq dd738 <__cxa_atexit@plt+0xd1304> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #132] @ d4800 <__cxa_atexit@plt+0xc83cc> │ │ │ │ + ldr r2, [pc, #132] @ dd758 <__cxa_atexit@plt+0xd1324> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #8] │ │ │ │ str r2, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d47d8 <__cxa_atexit@plt+0xc83a4> │ │ │ │ + beq dd730 <__cxa_atexit@plt+0xd12fc> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ cmp r1, #3 │ │ │ │ - beq d47f0 <__cxa_atexit@plt+0xc83bc> │ │ │ │ + beq dd748 <__cxa_atexit@plt+0xd1314> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r1, [pc, #96] @ d4804 <__cxa_atexit@plt+0xc83d0> │ │ │ │ + ldr r1, [pc, #96] @ dd75c <__cxa_atexit@plt+0xd1328> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #92] @ d4808 <__cxa_atexit@plt+0xc83d4> │ │ │ │ + ldr r0, [pc, #92] @ dd760 <__cxa_atexit@plt+0xd132c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r0, r3} │ │ │ │ stmib r5, {r0, r7} │ │ │ │ str r0, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #72] @ d480c <__cxa_atexit@plt+0xc83d8> │ │ │ │ + ldr r7, [pc, #72] @ dd764 <__cxa_atexit@plt+0xd1330> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r1, #2 │ │ │ │ - ldr r7, [pc, #60] @ d4810 <__cxa_atexit@plt+0xc83dc> │ │ │ │ + ldr r7, [pc, #60] @ dd768 <__cxa_atexit@plt+0xd1334> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d4774 <__cxa_atexit@plt+0xc8340> │ │ │ │ + b dd6cc <__cxa_atexit@plt+0xd1298> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d479c <__cxa_atexit@plt+0xc8368> │ │ │ │ + b dd6f4 <__cxa_atexit@plt+0xd12c0> │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - strdeq sp, [fp, #132] @ 0x84 │ │ │ │ - ldrdeq r5, [r1, #152]! @ 0x98 │ │ │ │ - mvneq r5, r4, lsr #11 │ │ │ │ - strheq r5, [r1, #148]! @ 0x94 │ │ │ │ - biceq sp, fp, r4, lsl #17 │ │ │ │ + biceq r4, fp, r8, ror #30 │ │ │ │ + mvneq ip, r4, lsr #21 │ │ │ │ + mvneq ip, r4, asr #12 │ │ │ │ + mvneq ip, r0, lsl #21 │ │ │ │ + strdeq r4, [fp, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r2, rrx │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldmib r5, {r2, r3} │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #3 │ │ │ │ - beq d4870 <__cxa_atexit@plt+0xc843c> │ │ │ │ + beq dd7c8 <__cxa_atexit@plt+0xd1394> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r1, [pc, #68] @ d4880 <__cxa_atexit@plt+0xc844c> │ │ │ │ + ldr r1, [pc, #68] @ dd7d8 <__cxa_atexit@plt+0xd13a4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #64] @ d4884 <__cxa_atexit@plt+0xc8450> │ │ │ │ + ldr r0, [pc, #64] @ dd7dc <__cxa_atexit@plt+0xd13a8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r0, r3} │ │ │ │ stmib r5, {r0, r7} │ │ │ │ str r0, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #44] @ d4888 <__cxa_atexit@plt+0xc8454> │ │ │ │ + ldr r7, [pc, #44] @ dd7e0 <__cxa_atexit@plt+0xd13ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r1, #2 │ │ │ │ - ldr r7, [pc, #32] @ d488c <__cxa_atexit@plt+0xc8458> │ │ │ │ + ldr r7, [pc, #32] @ dd7e4 <__cxa_atexit@plt+0xd13b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d4834 <__cxa_atexit@plt+0xc8400> │ │ │ │ - biceq sp, fp, ip, asr r8 │ │ │ │ - mvneq r5, r0, asr #18 │ │ │ │ - mvneq r5, ip, lsl #10 │ │ │ │ - mvneq r5, ip, lsl r9 │ │ │ │ - biceq sp, fp, ip, lsl r8 │ │ │ │ + b dd78c <__cxa_atexit@plt+0xd1358> │ │ │ │ + ldrdeq r4, [fp, #224] @ 0xe0 │ │ │ │ + mvneq ip, ip, lsl #20 │ │ │ │ + mvneq ip, ip, lsr #11 │ │ │ │ + mvneq ip, r8, ror #19 │ │ │ │ + stlexbeq r4, r0, [fp] │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d4950 <__cxa_atexit@plt+0xc851c> │ │ │ │ - ldr r7, [pc, #204] @ d4980 <__cxa_atexit@plt+0xc854c> │ │ │ │ + bhi dd8a8 <__cxa_atexit@plt+0xd1474> │ │ │ │ + ldr r7, [pc, #204] @ dd8d8 <__cxa_atexit@plt+0xd14a4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-8]! │ │ │ │ str r9, [r3, #4] │ │ │ │ ands r2, r8, #3 │ │ │ │ - beq d4934 <__cxa_atexit@plt+0xc8500> │ │ │ │ + beq dd88c <__cxa_atexit@plt+0xd1458> │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ cmp r2, #3 │ │ │ │ - beq d4960 <__cxa_atexit@plt+0xc852c> │ │ │ │ + beq dd8b8 <__cxa_atexit@plt+0xd1484> │ │ │ │ sub r2, r2, #1 │ │ │ │ - ldr r1, [pc, #164] @ d4984 <__cxa_atexit@plt+0xc8550> │ │ │ │ + ldr r1, [pc, #164] @ dd8dc <__cxa_atexit@plt+0xd14a8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq d4944 <__cxa_atexit@plt+0xc8510> │ │ │ │ + beq dd89c <__cxa_atexit@plt+0xd1468> │ │ │ │ cmp r1, #3 │ │ │ │ - beq d4970 <__cxa_atexit@plt+0xc853c> │ │ │ │ + beq dd8c8 <__cxa_atexit@plt+0xd1494> │ │ │ │ sub r7, r1, #1 │ │ │ │ - ldr r3, [pc, #136] @ d4988 <__cxa_atexit@plt+0xc8554> │ │ │ │ + ldr r3, [pc, #136] @ dd8e0 <__cxa_atexit@plt+0xd14ac> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #132] @ d498c <__cxa_atexit@plt+0xc8558> │ │ │ │ + ldr r1, [pc, #132] @ dd8e4 <__cxa_atexit@plt+0xd14b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ - ldr r7, [pc, #112] @ d4990 <__cxa_atexit@plt+0xc855c> │ │ │ │ + ldr r7, [pc, #112] @ dd8e8 <__cxa_atexit@plt+0xd14b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r3, #2 │ │ │ │ - ldr r7, [pc, #100] @ d4994 <__cxa_atexit@plt+0xc8560> │ │ │ │ + ldr r7, [pc, #100] @ dd8ec <__cxa_atexit@plt+0xd14b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ d4998 <__cxa_atexit@plt+0xc8564> │ │ │ │ + ldr r7, [pc, #64] @ dd8f0 <__cxa_atexit@plt+0xd14bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ bic r2, r8, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ - b d48d8 <__cxa_atexit@plt+0xc84a4> │ │ │ │ + b dd830 <__cxa_atexit@plt+0xd13fc> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d48f8 <__cxa_atexit@plt+0xc84c4> │ │ │ │ + b dd850 <__cxa_atexit@plt+0xd141c> │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - @ instruction: 0x01cbd798 │ │ │ │ - mvneq r5, ip, ror r8 │ │ │ │ - mvneq r5, r8, asr #8 │ │ │ │ - mvneq r5, ip, asr r8 │ │ │ │ - biceq sp, fp, r0, ror r7 │ │ │ │ - biceq sp, fp, r4, lsl r7 │ │ │ │ + biceq r4, fp, ip, lsl #28 │ │ │ │ + mvneq ip, r8, asr #18 │ │ │ │ + mvneq ip, r8, ror #9 │ │ │ │ + mvneq ip, r8, lsr #18 │ │ │ │ + biceq r4, fp, r4, ror #27 │ │ │ │ + biceq r4, fp, r8, lsl #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d4a20 <__cxa_atexit@plt+0xc85ec> │ │ │ │ + beq dd978 <__cxa_atexit@plt+0xd1544> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #120] @ d4a40 <__cxa_atexit@plt+0xc860c> │ │ │ │ + ldr r2, [pc, #120] @ dd998 <__cxa_atexit@plt+0xd1564> │ │ │ │ add r2, pc, r2 │ │ │ │ stm r5, {r2, r3} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d4a18 <__cxa_atexit@plt+0xc85e4> │ │ │ │ + beq dd970 <__cxa_atexit@plt+0xd153c> │ │ │ │ cmp r2, #3 │ │ │ │ - beq d4a30 <__cxa_atexit@plt+0xc85fc> │ │ │ │ + beq dd988 <__cxa_atexit@plt+0xd1554> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #92] @ d4a44 <__cxa_atexit@plt+0xc8610> │ │ │ │ + ldr r2, [pc, #92] @ dd99c <__cxa_atexit@plt+0xd1568> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #88] @ d4a48 <__cxa_atexit@plt+0xc8614> │ │ │ │ + ldr r1, [pc, #88] @ dd9a0 <__cxa_atexit@plt+0xd156c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r5, #-4] │ │ │ │ stm r5, {r1, r7} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ - ldr r7, [pc, #72] @ d4a4c <__cxa_atexit@plt+0xc8618> │ │ │ │ + ldr r7, [pc, #72] @ dd9a4 <__cxa_atexit@plt+0xd1570> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r2, #2 │ │ │ │ - ldr r7, [pc, #60] @ d4a50 <__cxa_atexit@plt+0xc861c> │ │ │ │ + ldr r7, [pc, #60] @ dd9a8 <__cxa_atexit@plt+0xd1574> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b d49c0 <__cxa_atexit@plt+0xc858c> │ │ │ │ + b dd918 <__cxa_atexit@plt+0xd14e4> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d49e0 <__cxa_atexit@plt+0xc85ac> │ │ │ │ + b dd938 <__cxa_atexit@plt+0xd1504> │ │ │ │ muleq r0, r4, r0 │ │ │ │ - strheq sp, [fp, #96] @ 0x60 │ │ │ │ - @ instruction: 0x01e15794 │ │ │ │ - mvneq r5, r4, ror #6 │ │ │ │ - mvneq r5, r8, ror r7 │ │ │ │ - biceq sp, fp, ip, asr r6 │ │ │ │ + biceq r4, fp, r4, lsr #26 │ │ │ │ + mvneq ip, r0, ror #16 │ │ │ │ + mvneq ip, r4, lsl #8 │ │ │ │ + mvneq ip, r4, asr #16 │ │ │ │ + ldrdeq r4, [fp, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq d4aac <__cxa_atexit@plt+0xc8678> │ │ │ │ + beq dda04 <__cxa_atexit@plt+0xd15d0> │ │ │ │ sub r7, r2, #1 │ │ │ │ - ldr r2, [pc, #64] @ d4abc <__cxa_atexit@plt+0xc8688> │ │ │ │ + ldr r2, [pc, #64] @ dda14 <__cxa_atexit@plt+0xd15e0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ d4ac0 <__cxa_atexit@plt+0xc868c> │ │ │ │ + ldr r1, [pc, #60] @ dda18 <__cxa_atexit@plt+0xd15e4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r3, [r5, #-4] │ │ │ │ stm r5, {r1, r7} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ - ldr r7, [pc, #44] @ d4ac4 <__cxa_atexit@plt+0xc8690> │ │ │ │ + ldr r7, [pc, #44] @ dda1c <__cxa_atexit@plt+0xd15e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r9, r7, #1 │ │ │ │ add r8, r2, #2 │ │ │ │ - ldr r7, [pc, #32] @ d4ac8 <__cxa_atexit@plt+0xc8694> │ │ │ │ + ldr r7, [pc, #32] @ dda20 <__cxa_atexit@plt+0xd15ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ - b d4a74 <__cxa_atexit@plt+0xc8640> │ │ │ │ - biceq sp, fp, ip, lsl r6 │ │ │ │ - mvneq r5, r0, lsl #14 │ │ │ │ - ldrdeq r5, [r1, #32]! │ │ │ │ - mvneq r5, r4, ror #13 │ │ │ │ - biceq sp, fp, r4, ror r7 │ │ │ │ + b dd9cc <__cxa_atexit@plt+0xd1598> │ │ │ │ + @ instruction: 0x01cb4c90 │ │ │ │ + mvneq ip, ip, asr #15 │ │ │ │ + mvneq ip, r0, ror r3 │ │ │ │ + strheq ip, [r0, #112]! @ 0x70 │ │ │ │ + biceq r4, fp, r8, ror #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d4b38 <__cxa_atexit@plt+0xc8704> │ │ │ │ + bhi dda90 <__cxa_atexit@plt+0xd165c> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #88] @ d4b50 <__cxa_atexit@plt+0xc871c> │ │ │ │ + ldr r1, [pc, #88] @ ddaa8 <__cxa_atexit@plt+0xd1674> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d4b44 <__cxa_atexit@plt+0xc8710> │ │ │ │ - ldr r3, [pc, #68] @ d4b54 <__cxa_atexit@plt+0xc8720> │ │ │ │ + bhi dda9c <__cxa_atexit@plt+0xd1668> │ │ │ │ + ldr r3, [pc, #68] @ ddaac <__cxa_atexit@plt+0xd1678> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq d4b2c <__cxa_atexit@plt+0xc86f8> │ │ │ │ + beq dda84 <__cxa_atexit@plt+0xd1650> │ │ │ │ mov r7, r8 │ │ │ │ - b d4e40 <__cxa_atexit@plt+0xc8a0c> │ │ │ │ + b ddd98 <__cxa_atexit@plt+0xd1964> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, ror r2 │ │ │ │ + mvneq ip, ip, lsl r3 │ │ │ │ andeq r0, r0, ip, lsr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b d4b78 <__cxa_atexit@plt+0xc8744> │ │ │ │ + b ddad0 <__cxa_atexit@plt+0xd169c> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d4c20 <__cxa_atexit@plt+0xc87ec> │ │ │ │ - ldr r3, [pc, #180] @ d4c40 <__cxa_atexit@plt+0xc880c> │ │ │ │ + bhi ddb78 <__cxa_atexit@plt+0xd1744> │ │ │ │ + ldr r3, [pc, #180] @ ddb98 <__cxa_atexit@plt+0xd1764> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d4c00 <__cxa_atexit@plt+0xc87cc> │ │ │ │ + beq ddb58 <__cxa_atexit@plt+0xd1724> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d4c10 <__cxa_atexit@plt+0xc87dc> │ │ │ │ + bne ddb68 <__cxa_atexit@plt+0xd1734> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc d4c28 <__cxa_atexit@plt+0xc87f4> │ │ │ │ - ldr r7, [pc, #124] @ d4c44 <__cxa_atexit@plt+0xc8810> │ │ │ │ + bcc ddb80 <__cxa_atexit@plt+0xd174c> │ │ │ │ + ldr r7, [pc, #124] @ ddb9c <__cxa_atexit@plt+0xd1768> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr r0, [pc, #112] @ d4c48 <__cxa_atexit@plt+0xc8814> │ │ │ │ + ldr r0, [pc, #112] @ ddba0 <__cxa_atexit@plt+0xd176c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r0, [r5, #-8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r6, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ @@ -205319,24 +214493,24 @@ │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d4cac <__cxa_atexit@plt+0xc8878> │ │ │ │ + bne ddc04 <__cxa_atexit@plt+0xd17d0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d4cc0 <__cxa_atexit@plt+0xc888c> │ │ │ │ - ldr r2, [pc, #88] @ d4cd0 <__cxa_atexit@plt+0xc889c> │ │ │ │ + bcc ddc18 <__cxa_atexit@plt+0xd17e4> │ │ │ │ + ldr r2, [pc, #88] @ ddc28 <__cxa_atexit@plt+0xd17f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ - ldr r7, [pc, #76] @ d4cd4 <__cxa_atexit@plt+0xc88a0> │ │ │ │ + ldr r7, [pc, #76] @ ddc2c <__cxa_atexit@plt+0xd17f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r6, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ @@ -205356,288 +214530,288 @@ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq sp, fp, r0, asr r5 │ │ │ │ + biceq r4, fp, r4, asr #23 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d4d68 <__cxa_atexit@plt+0xc8934> │ │ │ │ + bhi ddcc0 <__cxa_atexit@plt+0xd188c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d4d70 <__cxa_atexit@plt+0xc893c> │ │ │ │ - ldr lr, [pc, #92] @ d4d84 <__cxa_atexit@plt+0xc8950> │ │ │ │ + bcc ddcc8 <__cxa_atexit@plt+0xd1894> │ │ │ │ + ldr lr, [pc, #92] @ ddcdc <__cxa_atexit@plt+0xd18a8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #88] @ d4d88 <__cxa_atexit@plt+0xc8954> │ │ │ │ + ldr r0, [pc, #88] @ ddce0 <__cxa_atexit@plt+0xd18ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r7, [r7, #20] │ │ │ │ - ldr r1, [pc, #64] @ d4d8c <__cxa_atexit@plt+0xc8958> │ │ │ │ + ldr r1, [pc, #64] @ ddce4 <__cxa_atexit@plt+0xd18b0> │ │ │ │ add r1, pc, r1 │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r2, r3} │ │ │ │ sub r7, r6, #7 │ │ │ │ - b d4b78 <__cxa_atexit@plt+0xc8744> │ │ │ │ + b ddad0 <__cxa_atexit@plt+0xd169c> │ │ │ │ mov r6, r3 │ │ │ │ - b d4d78 <__cxa_atexit@plt+0xc8944> │ │ │ │ + b ddcd0 <__cxa_atexit@plt+0xd189c> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ - mvneq r5, r4, asr #32 │ │ │ │ + mvneq ip, r4, ror #1 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - strheq sp, [fp, #64] @ 0x40 │ │ │ │ + biceq r4, fp, r4, lsr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d4dcc <__cxa_atexit@plt+0xc8998> │ │ │ │ - ldr r9, [pc, #36] @ d4dd4 <__cxa_atexit@plt+0xc89a0> │ │ │ │ + bhi ddd24 <__cxa_atexit@plt+0xd18f0> │ │ │ │ + ldr r9, [pc, #36] @ ddd2c <__cxa_atexit@plt+0xd18f8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ d4dd8 <__cxa_atexit@plt+0xc89a4> │ │ │ │ + ldr r2, [pc, #28] @ ddd30 <__cxa_atexit@plt+0xd18fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cbd498 │ │ │ │ - strheq r4, [r1, #248]! @ 0xf8 │ │ │ │ - biceq sp, fp, r0, ror #8 │ │ │ │ + biceq r4, fp, ip, lsl #22 │ │ │ │ + mvneq ip, r8, asr r0 │ │ │ │ + ldrdeq r4, [fp, #164] @ 0xa4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d4e28 <__cxa_atexit@plt+0xc89f4> │ │ │ │ - ldr r3, [pc, #48] @ d4e30 <__cxa_atexit@plt+0xc89fc> │ │ │ │ + bhi ddd80 <__cxa_atexit@plt+0xd194c> │ │ │ │ + ldr r3, [pc, #48] @ ddd88 <__cxa_atexit@plt+0xd1954> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ stmib r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq d4e1c <__cxa_atexit@plt+0xc89e8> │ │ │ │ + beq ddd74 <__cxa_atexit@plt+0xd1940> │ │ │ │ mov r7, r8 │ │ │ │ - b d4e40 <__cxa_atexit@plt+0xc8a0c> │ │ │ │ + b ddd98 <__cxa_atexit@plt+0xd1964> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq sp, fp, ip, lsl #8 │ │ │ │ + biceq r4, fp, r0, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d4f00 <__cxa_atexit@plt+0xc8acc> │ │ │ │ + bne dde58 <__cxa_atexit@plt+0xd1a24> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #212] @ d4f34 <__cxa_atexit@plt+0xc8b00> │ │ │ │ + ldr r1, [pc, #212] @ dde8c <__cxa_atexit@plt+0xd1a58> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq d4f14 <__cxa_atexit@plt+0xc8ae0> │ │ │ │ + beq dde6c <__cxa_atexit@plt+0xd1a38> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d4f20 <__cxa_atexit@plt+0xc8aec> │ │ │ │ - ldr lr, [pc, #176] @ d4f3c <__cxa_atexit@plt+0xc8b08> │ │ │ │ + bcc dde78 <__cxa_atexit@plt+0xd1a44> │ │ │ │ + ldr lr, [pc, #176] @ dde94 <__cxa_atexit@plt+0xd1a60> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr sl, [pc, #144] @ d4f40 <__cxa_atexit@plt+0xc8b0c> │ │ │ │ + ldr sl, [pc, #144] @ dde98 <__cxa_atexit@plt+0xd1a64> │ │ │ │ add sl, pc, sl │ │ │ │ sub r1, r3, #15 │ │ │ │ - ldr lr, [pc, #136] @ d4f44 <__cxa_atexit@plt+0xc8b10> │ │ │ │ + ldr lr, [pc, #136] @ dde9c <__cxa_atexit@plt+0xd1a68> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r9, [r6, #16] │ │ │ │ str r0, [r6, #20] │ │ │ │ mov r0, r6 │ │ │ │ str sl, [r0, #24]! │ │ │ │ str r8, [r6, #32] │ │ │ │ str lr, [r6, #36] @ 0x24 │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ - ldr r7, [pc, #96] @ d4f48 <__cxa_atexit@plt+0xc8b14> │ │ │ │ + ldr r7, [pc, #96] @ ddea0 <__cxa_atexit@plt+0xd1a6c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ str r1, [r6, #48] @ 0x30 │ │ │ │ str r6, [r6, #52] @ 0x34 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #48] @ d4f38 <__cxa_atexit@plt+0xc8b04> │ │ │ │ + ldr r7, [pc, #48] @ dde90 <__cxa_atexit@plt+0xd1a5c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - mvneq r4, r0, ror #28 │ │ │ │ + mvneq fp, r0, lsl #30 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - mvneq r5, r4, lsr #4 │ │ │ │ - strheq r4, [r1, #228]! @ 0xe4 │ │ │ │ - strdeq sp, [fp, #36] @ 0x24 │ │ │ │ + strdeq ip, [r0, #32]! │ │ │ │ + mvneq fp, r4, asr pc │ │ │ │ + biceq r4, fp, r8, ror #18 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d4fe4 <__cxa_atexit@plt+0xc8bb0> │ │ │ │ - ldr r2, [pc, #124] @ d4ff0 <__cxa_atexit@plt+0xc8bbc> │ │ │ │ + bcc ddf3c <__cxa_atexit@plt+0xd1b08> │ │ │ │ + ldr r2, [pc, #124] @ ddf48 <__cxa_atexit@plt+0xd1b14> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r8, r6, #15 │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ mov lr, r3 │ │ │ │ - ldr r9, [pc, #84] @ d4ff4 <__cxa_atexit@plt+0xc8bc0> │ │ │ │ + ldr r9, [pc, #84] @ ddf4c <__cxa_atexit@plt+0xd1b18> │ │ │ │ add r9, pc, r9 │ │ │ │ str r9, [lr, #24]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ str sl, [r3, #32] │ │ │ │ - ldr r0, [pc, #56] @ d4ff8 <__cxa_atexit@plt+0xc8bc4> │ │ │ │ + ldr r0, [pc, #56] @ ddf50 <__cxa_atexit@plt+0xd1b1c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ str lr, [r3, #40] @ 0x28 │ │ │ │ - ldr r7, [pc, #44] @ d4ffc <__cxa_atexit@plt+0xc8bc8> │ │ │ │ + ldr r7, [pc, #44] @ ddf54 <__cxa_atexit@plt+0xd1b20> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #48] @ 0x30 │ │ │ │ str r3, [r3, #52] @ 0x34 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd84 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - mvneq r5, r0, lsr #2 │ │ │ │ - mvneq r4, ip, asr #27 │ │ │ │ - biceq sp, fp, r0, asr #4 │ │ │ │ + mvneq ip, ip, ror #3 │ │ │ │ + mvneq fp, ip, ror #28 │ │ │ │ + strheq r4, [fp, #132] @ 0x84 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d5088 <__cxa_atexit@plt+0xc8c54> │ │ │ │ + bhi ddfe0 <__cxa_atexit@plt+0xd1bac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d5094 <__cxa_atexit@plt+0xc8c60> │ │ │ │ - ldr r0, [pc, #124] @ d50b0 <__cxa_atexit@plt+0xc8c7c> │ │ │ │ + bcc ddfec <__cxa_atexit@plt+0xd1bb8> │ │ │ │ + ldr r0, [pc, #124] @ de008 <__cxa_atexit@plt+0xd1bd4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #120] @ d50b4 <__cxa_atexit@plt+0xc8c80> │ │ │ │ + ldr r1, [pc, #120] @ de00c <__cxa_atexit@plt+0xd1bd8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r2, {r0, r1} │ │ │ │ sub r7, r6, #3 │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d50a4 <__cxa_atexit@plt+0xc8c70> │ │ │ │ - ldr r3, [pc, #84] @ d50b8 <__cxa_atexit@plt+0xc8c84> │ │ │ │ + bhi ddffc <__cxa_atexit@plt+0xd1bc8> │ │ │ │ + ldr r3, [pc, #84] @ de010 <__cxa_atexit@plt+0xd1bdc> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq d507c <__cxa_atexit@plt+0xc8c48> │ │ │ │ + beq ddfd4 <__cxa_atexit@plt+0xd1ba0> │ │ │ │ mov r7, r8 │ │ │ │ - b d4e40 <__cxa_atexit@plt+0xc8a0c> │ │ │ │ + b ddd98 <__cxa_atexit@plt+0xd1964> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdb4 │ │ │ │ - mvneq r4, r8, lsr sp │ │ │ │ + ldrdeq fp, [r0, #216]! @ 0xd8 │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d5184 <__cxa_atexit@plt+0xc8d50> │ │ │ │ - ldr r3, [pc, #180] @ d51a4 <__cxa_atexit@plt+0xc8d70> │ │ │ │ + bhi de0dc <__cxa_atexit@plt+0xd1ca8> │ │ │ │ + ldr r3, [pc, #180] @ de0fc <__cxa_atexit@plt+0xd1cc8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d5164 <__cxa_atexit@plt+0xc8d30> │ │ │ │ + beq de0bc <__cxa_atexit@plt+0xd1c88> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d5174 <__cxa_atexit@plt+0xc8d40> │ │ │ │ + bne de0cc <__cxa_atexit@plt+0xd1c98> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc d518c <__cxa_atexit@plt+0xc8d58> │ │ │ │ - ldr r7, [pc, #124] @ d51a8 <__cxa_atexit@plt+0xc8d74> │ │ │ │ + bcc de0e4 <__cxa_atexit@plt+0xd1cb0> │ │ │ │ + ldr r7, [pc, #124] @ de100 <__cxa_atexit@plt+0xd1ccc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr r0, [pc, #112] @ d51ac <__cxa_atexit@plt+0xc8d78> │ │ │ │ + ldr r0, [pc, #112] @ de104 <__cxa_atexit@plt+0xd1cd0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r0, [r5, #-8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r6, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ @@ -205664,24 +214838,24 @@ │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d5210 <__cxa_atexit@plt+0xc8ddc> │ │ │ │ + bne de168 <__cxa_atexit@plt+0xd1d34> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5224 <__cxa_atexit@plt+0xc8df0> │ │ │ │ - ldr r2, [pc, #88] @ d5234 <__cxa_atexit@plt+0xc8e00> │ │ │ │ + bcc de17c <__cxa_atexit@plt+0xd1d48> │ │ │ │ + ldr r2, [pc, #88] @ de18c <__cxa_atexit@plt+0xd1d58> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ - ldr r7, [pc, #76] @ d5238 <__cxa_atexit@plt+0xc8e04> │ │ │ │ + ldr r7, [pc, #76] @ de190 <__cxa_atexit@plt+0xd1d5c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r6, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ @@ -205701,152 +214875,152 @@ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq ip, fp, r8, ror #31 │ │ │ │ + biceq r4, fp, ip, asr r6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d52ac <__cxa_atexit@plt+0xc8e78> │ │ │ │ - ldr r3, [pc, #68] @ d52c4 <__cxa_atexit@plt+0xc8e90> │ │ │ │ + bcc de204 <__cxa_atexit@plt+0xd1dd0> │ │ │ │ + ldr r3, [pc, #68] @ de21c <__cxa_atexit@plt+0xd1de8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ d52c8 <__cxa_atexit@plt+0xc8e94> │ │ │ │ + ldr r2, [pc, #64] @ de220 <__cxa_atexit@plt+0xd1dec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ str sl, [r7, #12] │ │ │ │ str r2, [r7, #16] │ │ │ │ str r8, [r7, #20] │ │ │ │ str r7, [r7, #24] │ │ │ │ sub r7, r6, #7 │ │ │ │ mov r8, r9 │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ - ldr r7, [pc, #24] @ d52cc <__cxa_atexit@plt+0xc8e98> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ + ldr r7, [pc, #24] @ de224 <__cxa_atexit@plt+0xd1df0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd88 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ - biceq ip, fp, r8, lsr #31 │ │ │ │ - strexbeq ip, r4, [fp] │ │ │ │ + biceq r4, fp, ip, lsl r6 │ │ │ │ + biceq r4, fp, r8, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi d5340 <__cxa_atexit@plt+0xc8f0c> │ │ │ │ + bhi de298 <__cxa_atexit@plt+0xd1e64> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq d5338 <__cxa_atexit@plt+0xc8f04> │ │ │ │ - ldr r3, [pc, #68] @ d5348 <__cxa_atexit@plt+0xc8f14> │ │ │ │ + beq de290 <__cxa_atexit@plt+0xd1e5c> │ │ │ │ + ldr r3, [pc, #68] @ de2a0 <__cxa_atexit@plt+0xd1e6c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ d534c <__cxa_atexit@plt+0xc8f18> │ │ │ │ + ldr r2, [pc, #64] @ de2a4 <__cxa_atexit@plt+0xd1e70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #60] @ d5350 <__cxa_atexit@plt+0xc8f1c> │ │ │ │ + ldr r1, [pc, #60] @ de2a8 <__cxa_atexit@plt+0xd1e74> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r3, r3, #1 │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #36] @ d5354 <__cxa_atexit@plt+0xc8f20> │ │ │ │ + ldr r8, [pc, #36] @ de2ac <__cxa_atexit@plt+0xd1e78> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r5, r9 │ │ │ │ b 172e36c <__cxa_atexit@plt+0x1721f38> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq ip, fp, r0, ror #30 │ │ │ │ - mvneq r4, r8, asr sl │ │ │ │ - mvneq r4, ip, asr #20 │ │ │ │ - mvneq r4, ip, lsl #29 │ │ │ │ + ldrdeq r4, [fp, #84] @ 0x54 │ │ │ │ + strdeq fp, [r0, #168]! @ 0xa8 │ │ │ │ + mvneq fp, ip, ror #21 │ │ │ │ + mvneq fp, r8, asr pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d5390 <__cxa_atexit@plt+0xc8f5c> │ │ │ │ - ldr r3, [pc, #40] @ d53a8 <__cxa_atexit@plt+0xc8f74> │ │ │ │ + bcc de2e8 <__cxa_atexit@plt+0xd1eb4> │ │ │ │ + ldr r3, [pc, #40] @ de300 <__cxa_atexit@plt+0xd1ecc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ d53ac <__cxa_atexit@plt+0xc8f78> │ │ │ │ + ldr r7, [pc, #20] @ de304 <__cxa_atexit@plt+0xd1ed0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, ror #26 │ │ │ │ - biceq ip, fp, ip, lsl pc │ │ │ │ + mvneq fp, ip, lsr #28 │ │ │ │ + @ instruction: 0x01cb4590 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d53f8 <__cxa_atexit@plt+0xc8fc4> │ │ │ │ - ldr r7, [pc, #52] @ d540c <__cxa_atexit@plt+0xc8fd8> │ │ │ │ + bhi de350 <__cxa_atexit@plt+0xd1f1c> │ │ │ │ + ldr r7, [pc, #52] @ de364 <__cxa_atexit@plt+0xd1f30> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq d53ec <__cxa_atexit@plt+0xc8fb8> │ │ │ │ + beq de344 <__cxa_atexit@plt+0xd1f10> │ │ │ │ mov r7, r8 │ │ │ │ - b d5598 <__cxa_atexit@plt+0xc9164> │ │ │ │ + b de4f0 <__cxa_atexit@plt+0xd20bc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d5410 <__cxa_atexit@plt+0xc8fdc> │ │ │ │ + ldr r7, [pc, #16] @ de368 <__cxa_atexit@plt+0xd1f34> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x000001bc │ │ │ │ - strheq ip, [fp, #232] @ 0xe8 │ │ │ │ + biceq r4, fp, ip, lsr #10 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ mov r9, r6 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d54b0 <__cxa_atexit@plt+0xc907c> │ │ │ │ - ldr lr, [pc, #152] @ d54d0 <__cxa_atexit@plt+0xc909c> │ │ │ │ + bhi de408 <__cxa_atexit@plt+0xd1fd4> │ │ │ │ + ldr lr, [pc, #152] @ de428 <__cxa_atexit@plt+0xd1ff4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r3, #8] │ │ │ │ ldr r0, [r3, #12] │ │ │ │ ldr r7, [r3, #16] │ │ │ │ - ldr r6, [pc, #136] @ d54d4 <__cxa_atexit@plt+0xc90a0> │ │ │ │ + ldr r6, [pc, #136] @ de42c <__cxa_atexit@plt+0xd1ff8> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str r6, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d54a0 <__cxa_atexit@plt+0xc906c> │ │ │ │ + beq de3f8 <__cxa_atexit@plt+0xd1fc4> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d54c0 <__cxa_atexit@plt+0xc908c> │ │ │ │ - ldr r3, [pc, #88] @ d54d8 <__cxa_atexit@plt+0xc90a4> │ │ │ │ + bcc de418 <__cxa_atexit@plt+0xd1fe4> │ │ │ │ + ldr r3, [pc, #88] @ de430 <__cxa_atexit@plt+0xd1ffc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -205861,24 +215035,24 @@ │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r4, r8, lsr #18 │ │ │ │ + mvneq fp, r8, asr #19 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d5520 <__cxa_atexit@plt+0xc90ec> │ │ │ │ - ldr r3, [pc, #44] @ d552c <__cxa_atexit@plt+0xc90f8> │ │ │ │ + bcc de478 <__cxa_atexit@plt+0xd2044> │ │ │ │ + ldr r3, [pc, #44] @ de484 <__cxa_atexit@plt+0xd2050> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -205890,195 +215064,195 @@ │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d5574 <__cxa_atexit@plt+0xc9140> │ │ │ │ - ldr r7, [pc, #52] @ d5588 <__cxa_atexit@plt+0xc9154> │ │ │ │ + bhi de4cc <__cxa_atexit@plt+0xd2098> │ │ │ │ + ldr r7, [pc, #52] @ de4e0 <__cxa_atexit@plt+0xd20ac> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq d5568 <__cxa_atexit@plt+0xc9134> │ │ │ │ + beq de4c0 <__cxa_atexit@plt+0xd208c> │ │ │ │ mov r7, r8 │ │ │ │ - b d5598 <__cxa_atexit@plt+0xc9164> │ │ │ │ + b de4f0 <__cxa_atexit@plt+0xd20bc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d558c <__cxa_atexit@plt+0xc9158> │ │ │ │ + ldr r7, [pc, #16] @ de4e4 <__cxa_atexit@plt+0xd20b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq ip, fp, ip, lsr sp │ │ │ │ + strheq r4, [fp, #48] @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d5630 <__cxa_atexit@plt+0xc91fc> │ │ │ │ - ldr r3, [pc, #176] @ d565c <__cxa_atexit@plt+0xc9228> │ │ │ │ + bne de588 <__cxa_atexit@plt+0xd2154> │ │ │ │ + ldr r3, [pc, #176] @ de5b4 <__cxa_atexit@plt+0xd2180> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #6] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq d5644 <__cxa_atexit@plt+0xc9210> │ │ │ │ + beq de59c <__cxa_atexit@plt+0xd2168> │ │ │ │ cmp r3, #2 │ │ │ │ - bne d5630 <__cxa_atexit@plt+0xc91fc> │ │ │ │ + bne de588 <__cxa_atexit@plt+0xd2154> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d564c <__cxa_atexit@plt+0xc9218> │ │ │ │ - ldr lr, [pc, #128] @ d5664 <__cxa_atexit@plt+0xc9230> │ │ │ │ + bcc de5a4 <__cxa_atexit@plt+0xd2170> │ │ │ │ + ldr lr, [pc, #128] @ de5bc <__cxa_atexit@plt+0xd2188> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #124] @ d5668 <__cxa_atexit@plt+0xc9234> │ │ │ │ + ldr r0, [pc, #124] @ de5c0 <__cxa_atexit@plt+0xd218c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #96] @ d566c <__cxa_atexit@plt+0xc9238> │ │ │ │ + ldr lr, [pc, #96] @ de5c4 <__cxa_atexit@plt+0xd2190> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #40] @ d5660 <__cxa_atexit@plt+0xc922c> │ │ │ │ + ldr r7, [pc, #40] @ de5b8 <__cxa_atexit@plt+0xd2184> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - mvneq r4, r0, lsr r7 │ │ │ │ + ldrdeq fp, [r0, #112]! @ 0x70 │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - ldrdeq r4, [r1, #116]! @ 0x74 │ │ │ │ - @ instruction: 0x01e14790 │ │ │ │ + mvneq fp, r4, ror r8 │ │ │ │ + mvneq fp, r0, lsr r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d56ec <__cxa_atexit@plt+0xc92b8> │ │ │ │ + bne de644 <__cxa_atexit@plt+0xd2210> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5700 <__cxa_atexit@plt+0xc92cc> │ │ │ │ - ldr lr, [pc, #120] @ d5714 <__cxa_atexit@plt+0xc92e0> │ │ │ │ + bcc de658 <__cxa_atexit@plt+0xd2224> │ │ │ │ + ldr lr, [pc, #120] @ de66c <__cxa_atexit@plt+0xd2238> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #116] @ d5718 <__cxa_atexit@plt+0xc92e4> │ │ │ │ + ldr r1, [pc, #116] @ de670 <__cxa_atexit@plt+0xd223c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ add r0, r1, #1 │ │ │ │ add r1, r0, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #84] @ d571c <__cxa_atexit@plt+0xc92e8> │ │ │ │ + ldr lr, [pc, #84] @ de674 <__cxa_atexit@plt+0xd2240> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ d5710 <__cxa_atexit@plt+0xc92dc> │ │ │ │ + ldr r7, [pc, #28] @ de668 <__cxa_atexit@plt+0xd2234> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r4, ror r6 │ │ │ │ + mvneq fp, r4, lsl r7 │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - mvneq r4, ip, lsl r7 │ │ │ │ - ldrdeq r4, [r1, #100]! @ 0x64 │ │ │ │ + strheq fp, [r0, #124]! @ 0x7c │ │ │ │ + mvneq fp, r4, ror r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d5758 <__cxa_atexit@plt+0xc9324> │ │ │ │ - ldr r3, [pc, #36] @ d5764 <__cxa_atexit@plt+0xc9330> │ │ │ │ + bhi de6b0 <__cxa_atexit@plt+0xd227c> │ │ │ │ + ldr r3, [pc, #36] @ de6bc <__cxa_atexit@plt+0xd2288> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #32] @ d5768 <__cxa_atexit@plt+0xc9334> │ │ │ │ + ldr r2, [pc, #32] @ de6c0 <__cxa_atexit@plt+0xd228c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq ip, fp, ip, ror #22 │ │ │ │ + biceq r4, fp, r0, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d57b8 <__cxa_atexit@plt+0xc9384> │ │ │ │ + bne de710 <__cxa_atexit@plt+0xd22dc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d57cc <__cxa_atexit@plt+0xc9398> │ │ │ │ - ldr r2, [pc, #72] @ d57e0 <__cxa_atexit@plt+0xc93ac> │ │ │ │ + bcc de724 <__cxa_atexit@plt+0xd22f0> │ │ │ │ + ldr r2, [pc, #72] @ de738 <__cxa_atexit@plt+0xd2304> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ d57e4 <__cxa_atexit@plt+0xc93b0> │ │ │ │ + ldr r1, [pc, #68] @ de73c <__cxa_atexit@plt+0xd2308> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, r2, #1 │ │ │ │ stmib r6, {r1, r2, r7} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d57dc <__cxa_atexit@plt+0xc93a8> │ │ │ │ + ldr r7, [pc, #28] @ de734 <__cxa_atexit@plt+0xd2300> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r8, lsr #11 │ │ │ │ - biceq ip, fp, r0, lsl fp │ │ │ │ - strdeq r4, [r1, #92]! @ 0x5c │ │ │ │ + mvneq fp, r8, asr #12 │ │ │ │ + biceq r4, fp, r4, lsl #3 │ │ │ │ + @ instruction: 0x01e0b69c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov sl, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d5840 <__cxa_atexit@plt+0xc940c> │ │ │ │ + bhi de798 <__cxa_atexit@plt+0xd2364> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d584c <__cxa_atexit@plt+0xc9418> │ │ │ │ - ldr r2, [pc, #68] @ d585c <__cxa_atexit@plt+0xc9428> │ │ │ │ + bcc de7a4 <__cxa_atexit@plt+0xd2370> │ │ │ │ + ldr r2, [pc, #68] @ de7b4 <__cxa_atexit@plt+0xd2380> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ d5860 <__cxa_atexit@plt+0xc942c> │ │ │ │ + ldr r1, [pc, #64] @ de7b8 <__cxa_atexit@plt+0xd2384> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r5, [r7, #16] │ │ │ │ str r2, [sl, #4]! │ │ │ │ str r5, [sl, #8] │ │ │ │ @@ -206088,78 +215262,78 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff0c │ │ │ │ - mvneq r4, r4, asr r5 │ │ │ │ + strdeq fp, [r0, #84]! @ 0x54 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d589c <__cxa_atexit@plt+0xc9468> │ │ │ │ - ldr r3, [pc, #36] @ d58a8 <__cxa_atexit@plt+0xc9474> │ │ │ │ + bhi de7f4 <__cxa_atexit@plt+0xd23c0> │ │ │ │ + ldr r3, [pc, #36] @ de800 <__cxa_atexit@plt+0xd23cc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #32] @ d58ac <__cxa_atexit@plt+0xc9478> │ │ │ │ + ldr r2, [pc, #32] @ de804 <__cxa_atexit@plt+0xd23d0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq ip, fp, r8, lsr #20 │ │ │ │ + @ instruction: 0x01cb409c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d58fc <__cxa_atexit@plt+0xc94c8> │ │ │ │ + bne de854 <__cxa_atexit@plt+0xd2420> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5910 <__cxa_atexit@plt+0xc94dc> │ │ │ │ - ldr r2, [pc, #72] @ d5924 <__cxa_atexit@plt+0xc94f0> │ │ │ │ + bcc de868 <__cxa_atexit@plt+0xd2434> │ │ │ │ + ldr r2, [pc, #72] @ de87c <__cxa_atexit@plt+0xd2448> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ d5928 <__cxa_atexit@plt+0xc94f4> │ │ │ │ + ldr r1, [pc, #68] @ de880 <__cxa_atexit@plt+0xd244c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, r2, #1 │ │ │ │ stmib r6, {r1, r2, r7} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d5920 <__cxa_atexit@plt+0xc94ec> │ │ │ │ + ldr r7, [pc, #28] @ de878 <__cxa_atexit@plt+0xd2444> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r4, ror #8 │ │ │ │ - biceq ip, fp, ip, asr #19 │ │ │ │ - strheq r4, [r1, #72]! @ 0x48 │ │ │ │ + mvneq fp, r4, lsl #10 │ │ │ │ + biceq r4, fp, r0, asr #32 │ │ │ │ + mvneq fp, r8, asr r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov sl, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d5984 <__cxa_atexit@plt+0xc9550> │ │ │ │ + bhi de8dc <__cxa_atexit@plt+0xd24a8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d5990 <__cxa_atexit@plt+0xc955c> │ │ │ │ - ldr r2, [pc, #68] @ d59a0 <__cxa_atexit@plt+0xc956c> │ │ │ │ + bcc de8e8 <__cxa_atexit@plt+0xd24b4> │ │ │ │ + ldr r2, [pc, #68] @ de8f8 <__cxa_atexit@plt+0xd24c4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ d59a4 <__cxa_atexit@plt+0xc9570> │ │ │ │ + ldr r1, [pc, #64] @ de8fc <__cxa_atexit@plt+0xd24c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r5, [r7, #16] │ │ │ │ str r2, [sl, #4]! │ │ │ │ str r5, [sl, #8] │ │ │ │ @@ -206169,854 +215343,854 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff0c │ │ │ │ - mvneq r4, r0, lsl r4 │ │ │ │ + strheq fp, [r0, #64]! @ 0x40 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d59e0 <__cxa_atexit@plt+0xc95ac> │ │ │ │ - ldr r3, [pc, #36] @ d59ec <__cxa_atexit@plt+0xc95b8> │ │ │ │ + bhi de938 <__cxa_atexit@plt+0xd2504> │ │ │ │ + ldr r3, [pc, #36] @ de944 <__cxa_atexit@plt+0xd2510> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #32] @ d59f0 <__cxa_atexit@plt+0xc95bc> │ │ │ │ + ldr r2, [pc, #32] @ de948 <__cxa_atexit@plt+0xd2514> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq ip, fp, r4, ror #17 │ │ │ │ + biceq r3, fp, r8, asr pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d5a40 <__cxa_atexit@plt+0xc960c> │ │ │ │ + bne de998 <__cxa_atexit@plt+0xd2564> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5a54 <__cxa_atexit@plt+0xc9620> │ │ │ │ - ldr r2, [pc, #72] @ d5a68 <__cxa_atexit@plt+0xc9634> │ │ │ │ + bcc de9ac <__cxa_atexit@plt+0xd2578> │ │ │ │ + ldr r2, [pc, #72] @ de9c0 <__cxa_atexit@plt+0xd258c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ d5a6c <__cxa_atexit@plt+0xc9638> │ │ │ │ + ldr r1, [pc, #68] @ de9c4 <__cxa_atexit@plt+0xd2590> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, r2, #1 │ │ │ │ stmib r6, {r1, r2, r7} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d5a64 <__cxa_atexit@plt+0xc9630> │ │ │ │ + ldr r7, [pc, #28] @ de9bc <__cxa_atexit@plt+0xd2588> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r0, lsr #6 │ │ │ │ - biceq ip, fp, r8, lsl #17 │ │ │ │ - mvneq r4, r4, ror r3 │ │ │ │ - biceq ip, fp, r4, asr #16 │ │ │ │ + mvneq fp, r0, asr #7 │ │ │ │ + strdeq r3, [fp, #236] @ 0xec │ │ │ │ + mvneq fp, r4, lsl r4 │ │ │ │ + strheq r3, [fp, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d5ad8 <__cxa_atexit@plt+0xc96a4> │ │ │ │ - ldr r7, [pc, #92] @ d5afc <__cxa_atexit@plt+0xc96c8> │ │ │ │ + bcc dea30 <__cxa_atexit@plt+0xd25fc> │ │ │ │ + ldr r7, [pc, #92] @ dea54 <__cxa_atexit@plt+0xd2620> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #88] @ d5b00 <__cxa_atexit@plt+0xc96cc> │ │ │ │ + ldr r2, [pc, #88] @ dea58 <__cxa_atexit@plt+0xd2624> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ d5b04 <__cxa_atexit@plt+0xc96d0> │ │ │ │ + ldr r1, [pc, #84] @ dea5c <__cxa_atexit@plt+0xd2628> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r3, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ str r7, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #7 │ │ │ │ mov r8, r9 │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ - ldr r3, [pc, #40] @ d5b08 <__cxa_atexit@plt+0xc96d4> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ + ldr r3, [pc, #40] @ dea60 <__cxa_atexit@plt+0xd262c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #36] @ d5b0c <__cxa_atexit@plt+0xc96d8> │ │ │ │ + ldr r7, [pc, #36] @ dea64 <__cxa_atexit@plt+0xd2630> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff568 │ │ │ │ - biceq ip, fp, r0, lsl r4 │ │ │ │ + biceq r3, fp, r4, lsl #21 │ │ │ │ @ instruction: 0xfffff628 │ │ │ │ - ldrdeq ip, [fp, #56] @ 0x38 │ │ │ │ - biceq ip, fp, r4, ror r7 │ │ │ │ - strheq ip, [fp, #116] @ 0x74 │ │ │ │ + biceq r3, fp, ip, asr #20 │ │ │ │ + biceq r3, fp, r8, ror #27 │ │ │ │ + biceq r3, fp, r8, lsr #28 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov sl, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d5b90 <__cxa_atexit@plt+0xc975c> │ │ │ │ + bhi deae8 <__cxa_atexit@plt+0xd26b4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d5b98 <__cxa_atexit@plt+0xc9764> │ │ │ │ - ldr r8, [pc, #100] @ d5bac <__cxa_atexit@plt+0xc9778> │ │ │ │ + bcc deaf0 <__cxa_atexit@plt+0xd26bc> │ │ │ │ + ldr r8, [pc, #100] @ deb04 <__cxa_atexit@plt+0xd26d0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #96] @ d5bb0 <__cxa_atexit@plt+0xc977c> │ │ │ │ + ldr lr, [pc, #96] @ deb08 <__cxa_atexit@plt+0xd26d4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #92] @ d5bb4 <__cxa_atexit@plt+0xc9780> │ │ │ │ + ldr r0, [pc, #92] @ deb0c <__cxa_atexit@plt+0xd26d8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr r2, [pc, #72] @ d5bb8 <__cxa_atexit@plt+0xc9784> │ │ │ │ + ldr r2, [pc, #72] @ deb10 <__cxa_atexit@plt+0xd26dc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r8, [sl, #4]! │ │ │ │ str r3, [sl, #20] │ │ │ │ str r0, [sl, #24] │ │ │ │ str r1, [sl, #8] │ │ │ │ mov r9, sl │ │ │ │ str lr, [r9, #12]! │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ mov r6, sl │ │ │ │ - b d5ba0 <__cxa_atexit@plt+0xc976c> │ │ │ │ + b deaf8 <__cxa_atexit@plt+0xd26c4> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe64 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq r4, ip, lsl r2 │ │ │ │ - biceq ip, fp, ip, lsr #14 │ │ │ │ - biceq ip, fp, r8, lsl #14 │ │ │ │ + strheq fp, [r0, #44]! @ 0x2c │ │ │ │ + biceq r3, fp, r0, lsr #27 │ │ │ │ + biceq r3, fp, ip, ror sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d5c3c <__cxa_atexit@plt+0xc9808> │ │ │ │ - ldr r1, [pc, #104] @ d5c44 <__cxa_atexit@plt+0xc9810> │ │ │ │ + bhi deb94 <__cxa_atexit@plt+0xd2760> │ │ │ │ + ldr r1, [pc, #104] @ deb9c <__cxa_atexit@plt+0xd2768> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-16]! │ │ │ │ - ldr r1, [pc, #84] @ d5c48 <__cxa_atexit@plt+0xc9814> │ │ │ │ + ldr r1, [pc, #84] @ deba0 <__cxa_atexit@plt+0xd276c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq d5c24 <__cxa_atexit@plt+0xc97f0> │ │ │ │ - ldr r2, [pc, #68] @ d5c4c <__cxa_atexit@plt+0xc9818> │ │ │ │ + beq deb7c <__cxa_atexit@plt+0xd2748> │ │ │ │ + ldr r2, [pc, #68] @ deba4 <__cxa_atexit@plt+0xd2770> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #11] │ │ │ │ str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ str r3, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d5c34 <__cxa_atexit@plt+0xc9800> │ │ │ │ - b d5c9c <__cxa_atexit@plt+0xc9868> │ │ │ │ + beq deb8c <__cxa_atexit@plt+0xd2758> │ │ │ │ + b debf4 <__cxa_atexit@plt+0xd27c0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - mvneq r4, r0, lsl #3 │ │ │ │ + mvneq fp, r0, lsr #4 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - biceq ip, fp, r4, ror r6 │ │ │ │ + biceq r3, fp, r8, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #11] │ │ │ │ - ldr r2, [pc, #28] @ d5c8c <__cxa_atexit@plt+0xc9858> │ │ │ │ + ldr r2, [pc, #28] @ debe4 <__cxa_atexit@plt+0xd27b0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq d5c84 <__cxa_atexit@plt+0xc9850> │ │ │ │ - b d5c9c <__cxa_atexit@plt+0xc9868> │ │ │ │ + beq debdc <__cxa_atexit@plt+0xd27a8> │ │ │ │ + b debf4 <__cxa_atexit@plt+0xd27c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq ip, fp, r4, lsr r6 │ │ │ │ + biceq r3, fp, r8, lsr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne d5cd0 <__cxa_atexit@plt+0xc989c> │ │ │ │ - ldr r5, [pc, #212] @ d5d8c <__cxa_atexit@plt+0xc9958> │ │ │ │ + bne dec28 <__cxa_atexit@plt+0xd27f4> │ │ │ │ + ldr r5, [pc, #212] @ dece4 <__cxa_atexit@plt+0xd28b0> │ │ │ │ add r5, pc, r5 │ │ │ │ stm r3, {r5, r7} │ │ │ │ tst sl, #3 │ │ │ │ - beq d5d38 <__cxa_atexit@plt+0xc9904> │ │ │ │ + beq dec90 <__cxa_atexit@plt+0xd285c> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ - b d5dac <__cxa_atexit@plt+0xc9978> │ │ │ │ - ldr r7, [pc, #164] @ d5d7c <__cxa_atexit@plt+0xc9948> │ │ │ │ + b ded04 <__cxa_atexit@plt+0xd28d0> │ │ │ │ + ldr r7, [pc, #164] @ decd4 <__cxa_atexit@plt+0xd28a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5d48 <__cxa_atexit@plt+0xc9914> │ │ │ │ - ldr r7, [pc, #156] @ d5d90 <__cxa_atexit@plt+0xc995c> │ │ │ │ + bcc deca0 <__cxa_atexit@plt+0xd286c> │ │ │ │ + ldr r7, [pc, #156] @ dece8 <__cxa_atexit@plt+0xd28b4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #152] @ d5d94 <__cxa_atexit@plt+0xc9960> │ │ │ │ + ldr r2, [pc, #152] @ decec <__cxa_atexit@plt+0xd28b8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #148] @ d5d98 <__cxa_atexit@plt+0xc9964> │ │ │ │ + ldr r1, [pc, #148] @ decf0 <__cxa_atexit@plt+0xd28bc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ str r7, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ - ldr r7, [pc, #116] @ d5d9c <__cxa_atexit@plt+0xc9968> │ │ │ │ + ldr r7, [pc, #116] @ decf4 <__cxa_atexit@plt+0xd28c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #1 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #48] @ d5d80 <__cxa_atexit@plt+0xc994c> │ │ │ │ + ldr r6, [pc, #48] @ decd8 <__cxa_atexit@plt+0xd28a4> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #44] @ d5d84 <__cxa_atexit@plt+0xc9950> │ │ │ │ + ldr r7, [pc, #44] @ decdc <__cxa_atexit@plt+0xd28a8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ - ldr r2, [pc, #32] @ d5d88 <__cxa_atexit@plt+0xc9954> │ │ │ │ + ldr r2, [pc, #32] @ dece0 <__cxa_atexit@plt+0xd28ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #6 │ │ │ │ - biceq ip, fp, r8, ror #2 │ │ │ │ - biceq ip, fp, r4, lsl #10 │ │ │ │ - mvneq r4, r0 │ │ │ │ + ldrdeq r3, [fp, #124] @ 0x7c │ │ │ │ + biceq r3, fp, r8, ror fp │ │ │ │ + mvneq fp, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffff314 │ │ │ │ - strheq ip, [fp, #28] │ │ │ │ + biceq r3, fp, r0, lsr r8 │ │ │ │ @ instruction: 0xfffff3d4 │ │ │ │ - mvneq r4, r0, asr #32 │ │ │ │ - biceq ip, fp, r4, lsr #10 │ │ │ │ + mvneq fp, r0, ror #1 │ │ │ │ + @ instruction: 0x01cb3b98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne d5e20 <__cxa_atexit@plt+0xc99ec> │ │ │ │ + bne ded78 <__cxa_atexit@plt+0xd2944> │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r5, r2 │ │ │ │ - bcc d5e8c <__cxa_atexit@plt+0xc9a58> │ │ │ │ - ldr r5, [pc, #284] @ d5ef4 <__cxa_atexit@plt+0xc9ac0> │ │ │ │ + bcc dede4 <__cxa_atexit@plt+0xd29b0> │ │ │ │ + ldr r5, [pc, #284] @ dee4c <__cxa_atexit@plt+0xd2a18> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #280] @ d5ef8 <__cxa_atexit@plt+0xc9ac4> │ │ │ │ + ldr r1, [pc, #280] @ dee50 <__cxa_atexit@plt+0xd2a1c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #12]! │ │ │ │ str r5, [r6, #4]! │ │ │ │ ldr r5, [r3, #-4] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #260] @ d5efc <__cxa_atexit@plt+0xc9ac8> │ │ │ │ + ldr lr, [pc, #260] @ dee54 <__cxa_atexit@plt+0xd2a20> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r9, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r5, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #172] @ d5ed4 <__cxa_atexit@plt+0xc9aa0> │ │ │ │ + ldr r7, [pc, #172] @ dee2c <__cxa_atexit@plt+0xd29f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5ea0 <__cxa_atexit@plt+0xc9a6c> │ │ │ │ - ldr r7, [pc, #160] @ d5ee4 <__cxa_atexit@plt+0xc9ab0> │ │ │ │ + bcc dedf8 <__cxa_atexit@plt+0xd29c4> │ │ │ │ + ldr r7, [pc, #160] @ dee3c <__cxa_atexit@plt+0xd2a08> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #156] @ d5ee8 <__cxa_atexit@plt+0xc9ab4> │ │ │ │ + ldr r2, [pc, #156] @ dee40 <__cxa_atexit@plt+0xd2a0c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #152] @ d5eec <__cxa_atexit@plt+0xc9ab8> │ │ │ │ + ldr r1, [pc, #152] @ dee44 <__cxa_atexit@plt+0xd2a10> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ - ldr r2, [pc, #140] @ d5ef0 <__cxa_atexit@plt+0xc9abc> │ │ │ │ + ldr r2, [pc, #140] @ dee48 <__cxa_atexit@plt+0xd2a14> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r9 │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r6, [pc, #48] @ d5ed8 <__cxa_atexit@plt+0xc9aa4> │ │ │ │ + ldr r6, [pc, #48] @ dee30 <__cxa_atexit@plt+0xd29fc> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #44] @ d5edc <__cxa_atexit@plt+0xc9aa8> │ │ │ │ + ldr r7, [pc, #44] @ dee34 <__cxa_atexit@plt+0xd2a00> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ - ldr r2, [pc, #32] @ d5ee0 <__cxa_atexit@plt+0xc9aac> │ │ │ │ + ldr r2, [pc, #32] @ dee38 <__cxa_atexit@plt+0xd2a04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r2, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq ip, fp, r0, lsl r0 │ │ │ │ - biceq ip, fp, ip, lsr #7 │ │ │ │ - mvneq r3, r8, lsr #29 │ │ │ │ + biceq r3, fp, r4, lsl #13 │ │ │ │ + biceq r3, fp, r0, lsr #20 │ │ │ │ + mvneq sl, r8, asr #30 │ │ │ │ @ instruction: 0xfffff1c4 │ │ │ │ - biceq ip, fp, ip, rrx │ │ │ │ + biceq r3, fp, r0, ror #13 │ │ │ │ @ instruction: 0xfffff284 │ │ │ │ - mvneq r3, r4, lsl #30 │ │ │ │ + mvneq sl, r4, lsr #31 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ - biceq ip, fp, r8, asr #9 │ │ │ │ - mvneq r3, r4, lsr #31 │ │ │ │ + biceq r3, fp, ip, lsr fp │ │ │ │ + mvneq fp, r4, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r9, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne d5f74 <__cxa_atexit@plt+0xc9b40> │ │ │ │ + bne deecc <__cxa_atexit@plt+0xd2a98> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d5f94 <__cxa_atexit@plt+0xc9b60> │ │ │ │ - ldr r2, [pc, #120] @ d5fac <__cxa_atexit@plt+0xc9b78> │ │ │ │ + bcc deeec <__cxa_atexit@plt+0xd2ab8> │ │ │ │ + ldr r2, [pc, #120] @ def04 <__cxa_atexit@plt+0xd2ad0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #116] @ d5fb0 <__cxa_atexit@plt+0xc9b7c> │ │ │ │ + ldr lr, [pc, #116] @ def08 <__cxa_atexit@plt+0xd2ad4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ add r2, lr, #1 │ │ │ │ - ldr lr, [pc, #92] @ d5fb4 <__cxa_atexit@plt+0xc9b80> │ │ │ │ + ldr lr, [pc, #92] @ def0c <__cxa_atexit@plt+0xd2ad8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, r9, lr} │ │ │ │ str r2, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ d5fa4 <__cxa_atexit@plt+0xc9b70> │ │ │ │ + ldr r5, [pc, #40] @ deefc <__cxa_atexit@plt+0xd2ac8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #36] @ d5fa8 <__cxa_atexit@plt+0xc9b74> │ │ │ │ + ldr r2, [pc, #36] @ def00 <__cxa_atexit@plt+0xd2acc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq ip, fp, r0, lsr r3 │ │ │ │ + biceq r3, fp, r4, lsr #19 │ │ │ │ @ instruction: 0xfffff9fc │ │ │ │ - biceq ip, fp, ip, ror #6 │ │ │ │ - mvneq r3, r4, asr #28 │ │ │ │ + biceq r3, fp, r0, ror #19 │ │ │ │ + mvneq sl, r4, ror #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6004 <__cxa_atexit@plt+0xc9bd0> │ │ │ │ + bne def5c <__cxa_atexit@plt+0xd2b28> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d6018 <__cxa_atexit@plt+0xc9be4> │ │ │ │ - ldr r2, [pc, #72] @ d602c <__cxa_atexit@plt+0xc9bf8> │ │ │ │ + bcc def70 <__cxa_atexit@plt+0xd2b3c> │ │ │ │ + ldr r2, [pc, #72] @ def84 <__cxa_atexit@plt+0xd2b50> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ d6030 <__cxa_atexit@plt+0xc9bfc> │ │ │ │ + ldr r1, [pc, #68] @ def88 <__cxa_atexit@plt+0xd2b54> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, r2, #1 │ │ │ │ stmib r6, {r1, r2, r7} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d6028 <__cxa_atexit@plt+0xc9bf4> │ │ │ │ + ldr r7, [pc, #28] @ def80 <__cxa_atexit@plt+0xd2b4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, ip, asr sp │ │ │ │ - biceq ip, fp, r4, asr #5 │ │ │ │ - strheq r3, [r1, #208]! @ 0xd0 │ │ │ │ + strdeq sl, [r0, #220]! @ 0xdc │ │ │ │ + biceq r3, fp, r8, lsr r9 │ │ │ │ + mvneq sl, r0, asr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r9, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne d60a8 <__cxa_atexit@plt+0xc9c74> │ │ │ │ + bne df000 <__cxa_atexit@plt+0xd2bcc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d60c8 <__cxa_atexit@plt+0xc9c94> │ │ │ │ - ldr r2, [pc, #120] @ d60e0 <__cxa_atexit@plt+0xc9cac> │ │ │ │ + bcc df020 <__cxa_atexit@plt+0xd2bec> │ │ │ │ + ldr r2, [pc, #120] @ df038 <__cxa_atexit@plt+0xd2c04> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #116] @ d60e4 <__cxa_atexit@plt+0xc9cb0> │ │ │ │ + ldr lr, [pc, #116] @ df03c <__cxa_atexit@plt+0xd2c08> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ add r2, lr, #1 │ │ │ │ - ldr lr, [pc, #92] @ d60e8 <__cxa_atexit@plt+0xc9cb4> │ │ │ │ + ldr lr, [pc, #92] @ df040 <__cxa_atexit@plt+0xd2c0c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, r9, lr} │ │ │ │ str r2, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ d60d8 <__cxa_atexit@plt+0xc9ca4> │ │ │ │ + ldr r5, [pc, #40] @ df030 <__cxa_atexit@plt+0xd2bfc> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #36] @ d60dc <__cxa_atexit@plt+0xc9ca8> │ │ │ │ + ldr r2, [pc, #36] @ df034 <__cxa_atexit@plt+0xd2c00> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strdeq ip, [fp, #28] │ │ │ │ + biceq r3, fp, r0, ror r8 │ │ │ │ @ instruction: 0xfffff784 │ │ │ │ - biceq ip, fp, r8, lsr r2 │ │ │ │ - mvneq r3, r0, lsl sp │ │ │ │ + biceq r3, fp, ip, lsr #17 │ │ │ │ + strheq sl, [r0, #208]! @ 0xd0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6138 <__cxa_atexit@plt+0xc9d04> │ │ │ │ + bne df090 <__cxa_atexit@plt+0xd2c5c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d614c <__cxa_atexit@plt+0xc9d18> │ │ │ │ - ldr r2, [pc, #72] @ d6160 <__cxa_atexit@plt+0xc9d2c> │ │ │ │ + bcc df0a4 <__cxa_atexit@plt+0xd2c70> │ │ │ │ + ldr r2, [pc, #72] @ df0b8 <__cxa_atexit@plt+0xd2c84> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ d6164 <__cxa_atexit@plt+0xc9d30> │ │ │ │ + ldr r1, [pc, #68] @ df0bc <__cxa_atexit@plt+0xd2c88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, r2, #1 │ │ │ │ stmib r6, {r1, r2, r7} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d615c <__cxa_atexit@plt+0xc9d28> │ │ │ │ + ldr r7, [pc, #28] @ df0b4 <__cxa_atexit@plt+0xd2c80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, lsr #24 │ │ │ │ - @ instruction: 0x01cbc190 │ │ │ │ - mvneq r3, ip, ror ip │ │ │ │ + mvneq sl, r8, asr #25 │ │ │ │ + biceq r3, fp, r4, lsl #16 │ │ │ │ + mvneq sl, ip, lsl sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d61a0 <__cxa_atexit@plt+0xc9d6c> │ │ │ │ - ldr r8, [pc, #36] @ d61a8 <__cxa_atexit@plt+0xc9d74> │ │ │ │ + bhi df0f8 <__cxa_atexit@plt+0xd2cc4> │ │ │ │ + ldr r8, [pc, #36] @ df100 <__cxa_atexit@plt+0xd2ccc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ d61ac <__cxa_atexit@plt+0xc9d78> │ │ │ │ + ldr r2, [pc, #28] @ df104 <__cxa_atexit@plt+0xd2cd0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b44ebe │ │ │ │ - mvneq r3, r4, ror #23 │ │ │ │ + @ instruction: 0x01b3c1d9 │ │ │ │ + mvneq sl, r4, lsl #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d6278 <__cxa_atexit@plt+0xc9e44> │ │ │ │ - ldr r2, [pc, #200] @ d6294 <__cxa_atexit@plt+0xc9e60> │ │ │ │ + bhi df1d0 <__cxa_atexit@plt+0xd2d9c> │ │ │ │ + ldr r2, [pc, #200] @ df1ec <__cxa_atexit@plt+0xd2db8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #192] @ d6298 <__cxa_atexit@plt+0xc9e64> │ │ │ │ + ldr r1, [pc, #192] @ df1f0 <__cxa_atexit@plt+0xd2dbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d6258 <__cxa_atexit@plt+0xc9e24> │ │ │ │ + beq df1b0 <__cxa_atexit@plt+0xd2d7c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne d6264 <__cxa_atexit@plt+0xc9e30> │ │ │ │ + bne df1bc <__cxa_atexit@plt+0xd2d88> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d6280 <__cxa_atexit@plt+0xc9e4c> │ │ │ │ - ldr r3, [pc, #148] @ d62a0 <__cxa_atexit@plt+0xc9e6c> │ │ │ │ + bcc df1d8 <__cxa_atexit@plt+0xd2da4> │ │ │ │ + ldr r3, [pc, #148] @ df1f8 <__cxa_atexit@plt+0xd2dc4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #144] @ d62a4 <__cxa_atexit@plt+0xc9e70> │ │ │ │ + ldr r1, [pc, #144] @ df1fc <__cxa_atexit@plt+0xd2dc8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ str r3, [r6, #4]! │ │ │ │ sub r3, r2, #15 │ │ │ │ - ldr lr, [pc, #124] @ d62a8 <__cxa_atexit@plt+0xc9e74> │ │ │ │ + ldr lr, [pc, #124] @ df200 <__cxa_atexit@plt+0xd2dcc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #120] @ d62ac <__cxa_atexit@plt+0xc9e78> │ │ │ │ + ldr r8, [pc, #120] @ df204 <__cxa_atexit@plt+0xd2dd0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ d629c <__cxa_atexit@plt+0xc9e68> │ │ │ │ + ldr r7, [pc, #48] @ df1f4 <__cxa_atexit@plt+0xd2dc0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ - @ instruction: 0x01e13b9c │ │ │ │ - strdeq r3, [r1, #172]! @ 0xac │ │ │ │ + mvneq sl, ip, lsr ip │ │ │ │ + @ instruction: 0x01e0ab9c │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ - mvneq r3, r4, asr fp │ │ │ │ - mvneq r3, r0, ror fp │ │ │ │ - mvneq r3, ip, lsr #29 │ │ │ │ + strdeq sl, [r0, #180]! @ 0xb4 │ │ │ │ + mvneq sl, r0, lsl ip │ │ │ │ + mvneq sl, r8, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6328 <__cxa_atexit@plt+0xc9ef4> │ │ │ │ + bne df280 <__cxa_atexit@plt+0xd2e4c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d633c <__cxa_atexit@plt+0xc9f08> │ │ │ │ - ldr r2, [pc, #116] @ d6350 <__cxa_atexit@plt+0xc9f1c> │ │ │ │ + bcc df294 <__cxa_atexit@plt+0xd2e60> │ │ │ │ + ldr r2, [pc, #116] @ df2a8 <__cxa_atexit@plt+0xd2e74> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #112] @ d6354 <__cxa_atexit@plt+0xc9f20> │ │ │ │ + ldr r1, [pc, #112] @ df2ac <__cxa_atexit@plt+0xd2e78> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #15 │ │ │ │ - ldr lr, [pc, #92] @ d6358 <__cxa_atexit@plt+0xc9f24> │ │ │ │ + ldr lr, [pc, #92] @ df2b0 <__cxa_atexit@plt+0xd2e7c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #88] @ d635c <__cxa_atexit@plt+0xc9f28> │ │ │ │ + ldr r8, [pc, #88] @ df2b4 <__cxa_atexit@plt+0xd2e80> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d634c <__cxa_atexit@plt+0xc9f18> │ │ │ │ + ldr r7, [pc, #28] @ df2a4 <__cxa_atexit@plt+0xd2e70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, r8, lsr sl │ │ │ │ + ldrdeq sl, [r0, #168]! @ 0xa8 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ - mvneq r3, r4, lsl #21 │ │ │ │ - mvneq r3, r0, lsr #21 │ │ │ │ - ldrdeq r3, [r1, #220]! @ 0xdc │ │ │ │ + mvneq sl, r4, lsr #22 │ │ │ │ + mvneq sl, r0, asr #22 │ │ │ │ + mvneq sl, r8, lsr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d63f4 <__cxa_atexit@plt+0xc9fc0> │ │ │ │ - ldr r2, [pc, #148] @ d6410 <__cxa_atexit@plt+0xc9fdc> │ │ │ │ + bhi df34c <__cxa_atexit@plt+0xd2f18> │ │ │ │ + ldr r2, [pc, #148] @ df368 <__cxa_atexit@plt+0xd2f34> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq d63d4 <__cxa_atexit@plt+0xc9fa0> │ │ │ │ + beq df32c <__cxa_atexit@plt+0xd2ef8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne d63e0 <__cxa_atexit@plt+0xc9fac> │ │ │ │ + bne df338 <__cxa_atexit@plt+0xd2f04> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d63fc <__cxa_atexit@plt+0xc9fc8> │ │ │ │ - ldr r3, [pc, #108] @ d6418 <__cxa_atexit@plt+0xc9fe4> │ │ │ │ + bcc df354 <__cxa_atexit@plt+0xd2f20> │ │ │ │ + ldr r3, [pc, #108] @ df370 <__cxa_atexit@plt+0xd2f3c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r1, [pc, #92] @ d641c <__cxa_atexit@plt+0xc9fe8> │ │ │ │ + ldr r1, [pc, #92] @ df374 <__cxa_atexit@plt+0xd2f40> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ str r3, [r6, #12] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ d6414 <__cxa_atexit@plt+0xc9fe0> │ │ │ │ + ldr r7, [pc, #44] @ df36c <__cxa_atexit@plt+0xd2f38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - mvneq r3, r0, lsl #19 │ │ │ │ - strheq r3, [r1, #156]! @ 0x9c │ │ │ │ - ldrdeq r3, [r1, #156]! @ 0x9c │ │ │ │ + mvneq sl, r0, lsr #20 │ │ │ │ + mvneq sl, ip, asr sl │ │ │ │ + mvneq sl, ip, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6474 <__cxa_atexit@plt+0xca040> │ │ │ │ + bne df3cc <__cxa_atexit@plt+0xd2f98> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d6488 <__cxa_atexit@plt+0xca054> │ │ │ │ - ldr r2, [pc, #80] @ d649c <__cxa_atexit@plt+0xca068> │ │ │ │ + bcc df3e0 <__cxa_atexit@plt+0xd2fac> │ │ │ │ + ldr r2, [pc, #80] @ df3f4 <__cxa_atexit@plt+0xd2fc0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r1, [pc, #64] @ d64a0 <__cxa_atexit@plt+0xca06c> │ │ │ │ + ldr r1, [pc, #64] @ df3f8 <__cxa_atexit@plt+0xd2fc4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d6498 <__cxa_atexit@plt+0xca064> │ │ │ │ + ldr r7, [pc, #28] @ df3f0 <__cxa_atexit@plt+0xd2fbc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r3, ip, ror #17 │ │ │ │ - mvneq r3, ip, lsl r9 │ │ │ │ - mvneq r3, ip, lsr r9 │ │ │ │ + mvneq sl, ip, lsl #19 │ │ │ │ + strheq sl, [r0, #156]! @ 0x9c │ │ │ │ + ldrdeq sl, [r0, #156]! @ 0x9c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d64dc <__cxa_atexit@plt+0xca0a8> │ │ │ │ - ldr r3, [pc, #36] @ d64ec <__cxa_atexit@plt+0xca0b8> │ │ │ │ + bcc df434 <__cxa_atexit@plt+0xd3000> │ │ │ │ + ldr r3, [pc, #36] @ df444 <__cxa_atexit@plt+0xd3010> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - biceq fp, fp, r0, lsl #27 │ │ │ │ + strdeq r3, [fp, #52] @ 0x34 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d6594 <__cxa_atexit@plt+0xca160> │ │ │ │ - ldr r6, [pc, #180] @ d65cc <__cxa_atexit@plt+0xca198> │ │ │ │ + bhi df4ec <__cxa_atexit@plt+0xd30b8> │ │ │ │ + ldr r6, [pc, #180] @ df524 <__cxa_atexit@plt+0xd30f0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq d6588 <__cxa_atexit@plt+0xca154> │ │ │ │ + beq df4e0 <__cxa_atexit@plt+0xd30ac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d65a4 <__cxa_atexit@plt+0xca170> │ │ │ │ - ldr r2, [pc, #144] @ d65d0 <__cxa_atexit@plt+0xca19c> │ │ │ │ + bcc df4fc <__cxa_atexit@plt+0xd30c8> │ │ │ │ + ldr r2, [pc, #144] @ df528 <__cxa_atexit@plt+0xd30f4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ sub r2, r3, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d65b0 <__cxa_atexit@plt+0xca17c> │ │ │ │ - ldr r3, [pc, #116] @ d65dc <__cxa_atexit@plt+0xca1a8> │ │ │ │ + bhi df508 <__cxa_atexit@plt+0xd30d4> │ │ │ │ + ldr r3, [pc, #116] @ df534 <__cxa_atexit@plt+0xd3100> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #112] @ d65e0 <__cxa_atexit@plt+0xca1ac> │ │ │ │ + ldr r7, [pc, #112] @ df538 <__cxa_atexit@plt+0xd3104> │ │ │ │ add r7, pc, r7 │ │ │ │ str r9, [r5] │ │ │ │ str r3, [r2] │ │ │ │ - ldr r0, [pc, #100] @ d65e4 <__cxa_atexit@plt+0xca1b0> │ │ │ │ + ldr r0, [pc, #100] @ df53c <__cxa_atexit@plt+0xd3108> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #28] @ d65d4 <__cxa_atexit@plt+0xca1a0> │ │ │ │ + ldr r7, [pc, #28] @ df52c <__cxa_atexit@plt+0xd30f8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #24] @ d65d8 <__cxa_atexit@plt+0xca1a4> │ │ │ │ + ldr r8, [pc, #24] @ df530 <__cxa_atexit@plt+0xd30fc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - biceq fp, fp, r0, lsl #26 │ │ │ │ - strheq fp, [fp, #200] @ 0xc8 │ │ │ │ + biceq r3, fp, r4, ror r3 │ │ │ │ + biceq r3, fp, ip, lsr #6 │ │ │ │ @ instruction: 0xfffff02c │ │ │ │ - biceq fp, fp, r8, lsl #26 │ │ │ │ - strdeq fp, [fp, #200] @ 0xc8 │ │ │ │ - biceq fp, fp, r8, lsl #25 │ │ │ │ + biceq r3, fp, ip, ror r3 │ │ │ │ + biceq r3, fp, ip, ror #6 │ │ │ │ + strdeq r3, [fp, #44] @ 0x2c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d6654 <__cxa_atexit@plt+0xca220> │ │ │ │ - ldr r3, [pc, #108] @ d667c <__cxa_atexit@plt+0xca248> │ │ │ │ + bcc df5ac <__cxa_atexit@plt+0xd3178> │ │ │ │ + ldr r3, [pc, #108] @ df5d4 <__cxa_atexit@plt+0xd31a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d6660 <__cxa_atexit@plt+0xca22c> │ │ │ │ - ldr r2, [pc, #80] @ d6688 <__cxa_atexit@plt+0xca254> │ │ │ │ + bhi df5b8 <__cxa_atexit@plt+0xd3184> │ │ │ │ + ldr r2, [pc, #80] @ df5e0 <__cxa_atexit@plt+0xd31ac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #76] @ d668c <__cxa_atexit@plt+0xca258> │ │ │ │ + ldr r7, [pc, #76] @ df5e4 <__cxa_atexit@plt+0xd31b0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmda r5, {r2, r9} │ │ │ │ - ldr r0, [pc, #68] @ d6690 <__cxa_atexit@plt+0xca25c> │ │ │ │ + ldr r0, [pc, #68] @ df5e8 <__cxa_atexit@plt+0xd31b4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #24] @ d6680 <__cxa_atexit@plt+0xca24c> │ │ │ │ + ldr r7, [pc, #24] @ df5d8 <__cxa_atexit@plt+0xd31a4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #20] @ d6684 <__cxa_atexit@plt+0xca250> │ │ │ │ + ldr r8, [pc, #20] @ df5dc <__cxa_atexit@plt+0xd31a8> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe98 │ │ │ │ - biceq fp, fp, r0, asr ip │ │ │ │ - biceq fp, fp, r8, lsl #24 │ │ │ │ + biceq r3, fp, r4, asr #5 │ │ │ │ + biceq r3, fp, ip, ror r2 │ │ │ │ @ instruction: 0xffffef5c │ │ │ │ - biceq fp, fp, r8, lsr ip │ │ │ │ - biceq fp, fp, ip, lsr #24 │ │ │ │ + biceq r3, fp, ip, lsr #5 │ │ │ │ + biceq r3, fp, r0, lsr #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d66dc <__cxa_atexit@plt+0xca2a8> │ │ │ │ - ldr r3, [pc, #36] @ d66ec <__cxa_atexit@plt+0xca2b8> │ │ │ │ + bcc df634 <__cxa_atexit@plt+0xd3200> │ │ │ │ + ldr r3, [pc, #36] @ df644 <__cxa_atexit@plt+0xd3210> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -207024,53 +216198,53 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d6728 <__cxa_atexit@plt+0xca2f4> │ │ │ │ - ldr r8, [pc, #36] @ d6730 <__cxa_atexit@plt+0xca2fc> │ │ │ │ + bhi df680 <__cxa_atexit@plt+0xd324c> │ │ │ │ + ldr r8, [pc, #36] @ df688 <__cxa_atexit@plt+0xd3254> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ d6734 <__cxa_atexit@plt+0xca300> │ │ │ │ + ldr r2, [pc, #28] @ df68c <__cxa_atexit@plt+0xd3258> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b44785 │ │ │ │ - mvneq r3, ip, asr r6 │ │ │ │ - biceq fp, fp, r8, lsr fp │ │ │ │ + @ instruction: 0x01b3baa0 │ │ │ │ + strdeq sl, [r0, #108]! @ 0x6c │ │ │ │ + biceq r3, fp, ip, lsr #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d67dc <__cxa_atexit@plt+0xca3a8> │ │ │ │ - ldr r6, [pc, #152] @ d67f8 <__cxa_atexit@plt+0xca3c4> │ │ │ │ + bhi df734 <__cxa_atexit@plt+0xd3300> │ │ │ │ + ldr r6, [pc, #152] @ df750 <__cxa_atexit@plt+0xd331c> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r6, [r3, #-8] │ │ │ │ str r2, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d67d0 <__cxa_atexit@plt+0xca39c> │ │ │ │ + beq df728 <__cxa_atexit@plt+0xd32f4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d67ec <__cxa_atexit@plt+0xca3b8> │ │ │ │ - ldr r2, [pc, #108] @ d67fc <__cxa_atexit@plt+0xca3c8> │ │ │ │ + bcc df744 <__cxa_atexit@plt+0xd3310> │ │ │ │ + ldr r2, [pc, #108] @ df754 <__cxa_atexit@plt+0xd3320> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #104] @ d6800 <__cxa_atexit@plt+0xca3cc> │ │ │ │ + ldr sl, [pc, #104] @ df758 <__cxa_atexit@plt+0xd3324> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #100] @ d6804 <__cxa_atexit@plt+0xca3d0> │ │ │ │ + ldr lr, [pc, #100] @ df75c <__cxa_atexit@plt+0xd3328> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r2, [r3, #-8] │ │ │ │ str sl, [r9, #4]! │ │ │ │ ldr r2, [r3, #-4] │ │ │ │ @@ -207090,27 +216264,27 @@ │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ - biceq fp, fp, r8, ror #20 │ │ │ │ + ldrdeq r3, [fp, #12] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d6870 <__cxa_atexit@plt+0xca43c> │ │ │ │ - ldr r3, [pc, #76] @ d687c <__cxa_atexit@plt+0xca448> │ │ │ │ + bcc df7c8 <__cxa_atexit@plt+0xd3394> │ │ │ │ + ldr r3, [pc, #76] @ df7d4 <__cxa_atexit@plt+0xd33a0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #72] @ d6880 <__cxa_atexit@plt+0xca44c> │ │ │ │ + ldr r2, [pc, #72] @ df7d8 <__cxa_atexit@plt+0xd33a4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #68] @ d6884 <__cxa_atexit@plt+0xca450> │ │ │ │ + ldr lr, [pc, #68] @ df7dc <__cxa_atexit@plt+0xd33a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ ldr r2, [r5, #4] │ │ │ │ @@ -207122,132 +216296,132 @@ │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffffcc0 │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - biceq fp, fp, r8, ror #19 │ │ │ │ + biceq r3, fp, ip, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d68fc <__cxa_atexit@plt+0xca4c8> │ │ │ │ + bne df854 <__cxa_atexit@plt+0xd3420> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d6904 <__cxa_atexit@plt+0xca4d0> │ │ │ │ - ldr r2, [pc, #88] @ d6918 <__cxa_atexit@plt+0xca4e4> │ │ │ │ + bcc df85c <__cxa_atexit@plt+0xd3428> │ │ │ │ + ldr r2, [pc, #88] @ df870 <__cxa_atexit@plt+0xd343c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ d691c <__cxa_atexit@plt+0xca4e8> │ │ │ │ + ldr r1, [pc, #84] @ df874 <__cxa_atexit@plt+0xd3440> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #64] @ d6920 <__cxa_atexit@plt+0xca4ec> │ │ │ │ + ldr r2, [pc, #64] @ df878 <__cxa_atexit@plt+0xd3444> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ - b d64fc <__cxa_atexit@plt+0xca0c8> │ │ │ │ + b df454 <__cxa_atexit@plt+0xd3020> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - strdeq r3, [r1, #72]! @ 0x48 │ │ │ │ - strheq r3, [r1, #76]! @ 0x4c │ │ │ │ + @ instruction: 0x01e0a598 │ │ │ │ + mvneq sl, ip, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d695c <__cxa_atexit@plt+0xca528> │ │ │ │ - ldr r8, [pc, #36] @ d6964 <__cxa_atexit@plt+0xca530> │ │ │ │ + bhi df8b4 <__cxa_atexit@plt+0xd3480> │ │ │ │ + ldr r8, [pc, #36] @ df8bc <__cxa_atexit@plt+0xd3488> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ d6968 <__cxa_atexit@plt+0xca534> │ │ │ │ + ldr r2, [pc, #28] @ df8c0 <__cxa_atexit@plt+0xd348c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b44543 │ │ │ │ - mvneq r3, r8, lsr #8 │ │ │ │ + @ instruction: 0x01b3b85e │ │ │ │ + mvneq sl, r8, asr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d69a4 <__cxa_atexit@plt+0xca570> │ │ │ │ - ldr r8, [pc, #36] @ d69ac <__cxa_atexit@plt+0xca578> │ │ │ │ + bhi df8fc <__cxa_atexit@plt+0xd34c8> │ │ │ │ + ldr r8, [pc, #36] @ df904 <__cxa_atexit@plt+0xd34d0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ d69b0 <__cxa_atexit@plt+0xca57c> │ │ │ │ + ldr r2, [pc, #28] @ df908 <__cxa_atexit@plt+0xd34d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b444fb │ │ │ │ - mvneq r3, r0, ror #7 │ │ │ │ - strheq fp, [fp, #140] @ 0x8c │ │ │ │ + @ instruction: 0x01b3b816 │ │ │ │ + mvneq sl, r0, lsl #9 │ │ │ │ + biceq r2, fp, r0, lsr pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d6a78 <__cxa_atexit@plt+0xca644> │ │ │ │ - ldr lr, [pc, #188] @ d6a98 <__cxa_atexit@plt+0xca664> │ │ │ │ + bhi df9d0 <__cxa_atexit@plt+0xd359c> │ │ │ │ + ldr lr, [pc, #188] @ df9f0 <__cxa_atexit@plt+0xd35bc> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r2, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #176] @ d6a9c <__cxa_atexit@plt+0xca668> │ │ │ │ + ldr r8, [pc, #176] @ df9f4 <__cxa_atexit@plt+0xd35c0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r3, #-20] @ 0xffffffec │ │ │ │ sub lr, r3, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r2, [r3, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d6a60 <__cxa_atexit@plt+0xca62c> │ │ │ │ + beq df9b8 <__cxa_atexit@plt+0xd3584> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r9, r6, #16 │ │ │ │ cmp r1, r9 │ │ │ │ - bcc d6a88 <__cxa_atexit@plt+0xca654> │ │ │ │ - ldr lr, [pc, #132] @ d6aa0 <__cxa_atexit@plt+0xca66c> │ │ │ │ + bcc df9e0 <__cxa_atexit@plt+0xd35ac> │ │ │ │ + ldr lr, [pc, #132] @ df9f8 <__cxa_atexit@plt+0xd35c4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #128] @ d6aa4 <__cxa_atexit@plt+0xca670> │ │ │ │ + ldr r8, [pc, #128] @ df9fc <__cxa_atexit@plt+0xd35c8> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r3, #-16] │ │ │ │ ldr r2, [r3, #-12] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r8, [r6, #4]! │ │ │ │ str lr, [r3, #-20] @ 0xffffffec │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r6, [r3, #-12] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ tst r1, #3 │ │ │ │ - beq d6a68 <__cxa_atexit@plt+0xca634> │ │ │ │ + beq df9c0 <__cxa_atexit@plt+0xd358c> │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r1 │ │ │ │ - b d6b3c <__cxa_atexit@plt+0xca708> │ │ │ │ + b dfa94 <__cxa_atexit@plt+0xd3660> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r1] │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ @@ -207255,221 +216429,221 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r3, r8, lsl #7 │ │ │ │ + mvneq sl, r8, lsr #8 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ @ instruction: 0xfffffd1c │ │ │ │ - biceq fp, fp, r8, asr #15 │ │ │ │ + biceq r2, fp, ip, lsr lr │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d6b18 <__cxa_atexit@plt+0xca6e4> │ │ │ │ - ldr lr, [pc, #84] @ d6b28 <__cxa_atexit@plt+0xca6f4> │ │ │ │ + bcc dfa70 <__cxa_atexit@plt+0xd363c> │ │ │ │ + ldr lr, [pc, #84] @ dfa80 <__cxa_atexit@plt+0xd364c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #80] @ d6b2c <__cxa_atexit@plt+0xca6f8> │ │ │ │ + ldr r8, [pc, #80] @ dfa84 <__cxa_atexit@plt+0xd3650> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #11] │ │ │ │ str r8, [r2, #4]! │ │ │ │ str lr, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r2, #8] │ │ │ │ str r0, [r2, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq d6b10 <__cxa_atexit@plt+0xca6dc> │ │ │ │ - b d6b3c <__cxa_atexit@plt+0xca708> │ │ │ │ + beq dfa68 <__cxa_atexit@plt+0xd3634> │ │ │ │ + b dfa94 <__cxa_atexit@plt+0xd3660> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ - biceq fp, fp, r0, asr #14 │ │ │ │ + strheq r2, [fp, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6b94 <__cxa_atexit@plt+0xca760> │ │ │ │ + bne dfaec <__cxa_atexit@plt+0xd36b8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d6c28 <__cxa_atexit@plt+0xca7f4> │ │ │ │ - ldr r7, [pc, #252] @ d6c5c <__cxa_atexit@plt+0xca828> │ │ │ │ + bcc dfb80 <__cxa_atexit@plt+0xd374c> │ │ │ │ + ldr r7, [pc, #252] @ dfbb4 <__cxa_atexit@plt+0xd3780> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #248] @ d6c60 <__cxa_atexit@plt+0xca82c> │ │ │ │ + ldr r2, [pc, #248] @ dfbb8 <__cxa_atexit@plt+0xd3784> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #224] @ d6c64 <__cxa_atexit@plt+0xca830> │ │ │ │ + ldr r1, [pc, #224] @ dfbbc <__cxa_atexit@plt+0xd3788> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ - b d6c00 <__cxa_atexit@plt+0xca7cc> │ │ │ │ - ldr r3, [pc, #176] @ d6c4c <__cxa_atexit@plt+0xca818> │ │ │ │ + b dfb58 <__cxa_atexit@plt+0xd3724> │ │ │ │ + ldr r3, [pc, #176] @ dfba4 <__cxa_atexit@plt+0xd3770> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r1, r5 │ │ │ │ ldr r7, [r1, #4]! │ │ │ │ str r3, [r1] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq d6c10 <__cxa_atexit@plt+0xca7dc> │ │ │ │ + beq dfb68 <__cxa_atexit@plt+0xd3734> │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6c1c <__cxa_atexit@plt+0xca7e8> │ │ │ │ + bne dfb74 <__cxa_atexit@plt+0xd3740> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc d6c38 <__cxa_atexit@plt+0xca804> │ │ │ │ - ldr r7, [pc, #124] @ d6c50 <__cxa_atexit@plt+0xca81c> │ │ │ │ + bcc dfb90 <__cxa_atexit@plt+0xd375c> │ │ │ │ + ldr r7, [pc, #124] @ dfba8 <__cxa_atexit@plt+0xd3774> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #120] @ d6c54 <__cxa_atexit@plt+0xca820> │ │ │ │ + ldr r1, [pc, #120] @ dfbac <__cxa_atexit@plt+0xd3778> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #100] @ d6c58 <__cxa_atexit@plt+0xca824> │ │ │ │ + ldr r7, [pc, #100] @ dfbb0 <__cxa_atexit@plt+0xd377c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, r2 │ │ │ │ - b d6744 <__cxa_atexit@plt+0xca310> │ │ │ │ + b df69c <__cxa_atexit@plt+0xd3268> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ - mvneq r3, r4, ror #3 │ │ │ │ - mvneq r3, r8, lsr #3 │ │ │ │ + mvneq sl, r4, lsl #5 │ │ │ │ + mvneq sl, r8, asr #4 │ │ │ │ @ instruction: 0xfffffe10 │ │ │ │ - mvneq r3, r8, asr r2 │ │ │ │ - mvneq r3, r8, lsl r2 │ │ │ │ - biceq fp, fp, r8, lsl #12 │ │ │ │ + strdeq sl, [r0, #40]! @ 0x28 │ │ │ │ + strheq sl, [r0, #40]! @ 0x28 │ │ │ │ + biceq r2, fp, ip, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6cdc <__cxa_atexit@plt+0xca8a8> │ │ │ │ + bne dfc34 <__cxa_atexit@plt+0xd3800> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d6ce4 <__cxa_atexit@plt+0xca8b0> │ │ │ │ - ldr r2, [pc, #88] @ d6cf8 <__cxa_atexit@plt+0xca8c4> │ │ │ │ + bcc dfc3c <__cxa_atexit@plt+0xd3808> │ │ │ │ + ldr r2, [pc, #88] @ dfc50 <__cxa_atexit@plt+0xd381c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ d6cfc <__cxa_atexit@plt+0xca8c8> │ │ │ │ + ldr r1, [pc, #84] @ dfc54 <__cxa_atexit@plt+0xd3820> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #64] @ d6d00 <__cxa_atexit@plt+0xca8cc> │ │ │ │ + ldr r2, [pc, #64] @ dfc58 <__cxa_atexit@plt+0xd3824> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ - b d6744 <__cxa_atexit@plt+0xca310> │ │ │ │ + b df69c <__cxa_atexit@plt+0xd3268> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc88 │ │ │ │ - mvneq r3, r8, lsl r1 │ │ │ │ - ldrdeq r3, [r1, #12]! │ │ │ │ + strheq sl, [r0, #24]! │ │ │ │ + mvneq sl, ip, ror r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d6d80 <__cxa_atexit@plt+0xca94c> │ │ │ │ + bcc dfcd8 <__cxa_atexit@plt+0xd38a4> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ ldr r3, [r3, #16] │ │ │ │ - ldr r1, [pc, #100] @ d6d9c <__cxa_atexit@plt+0xca968> │ │ │ │ + ldr r1, [pc, #100] @ dfcf4 <__cxa_atexit@plt+0xd38c0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r3, r3, #1 │ │ │ │ stmib r2, {r1, r3} │ │ │ │ sub r9, r6, #3 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d6d94 <__cxa_atexit@plt+0xca960> │ │ │ │ - ldr r3, [pc, #72] @ d6da0 <__cxa_atexit@plt+0xca96c> │ │ │ │ + bhi dfcec <__cxa_atexit@plt+0xd38b8> │ │ │ │ + ldr r3, [pc, #72] @ dfcf8 <__cxa_atexit@plt+0xd38c4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq d6d74 <__cxa_atexit@plt+0xca940> │ │ │ │ + beq dfccc <__cxa_atexit@plt+0xd3898> │ │ │ │ mov r7, r8 │ │ │ │ - b d6e88 <__cxa_atexit@plt+0xcaa54> │ │ │ │ + b dfde0 <__cxa_atexit@plt+0xd39ac> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r7, #8 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e13090 │ │ │ │ + mvneq sl, r0, lsr r1 │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ andeq r0, r1, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d6e08 <__cxa_atexit@plt+0xca9d4> │ │ │ │ + bhi dfd60 <__cxa_atexit@plt+0xd392c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d6e14 <__cxa_atexit@plt+0xca9e0> │ │ │ │ - ldr r2, [pc, #80] @ d6e24 <__cxa_atexit@plt+0xca9f0> │ │ │ │ + bcc dfd6c <__cxa_atexit@plt+0xd3938> │ │ │ │ + ldr r2, [pc, #80] @ dfd7c <__cxa_atexit@plt+0xd3948> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ d6e28 <__cxa_atexit@plt+0xca9f4> │ │ │ │ + ldr r1, [pc, #76] @ dfd80 <__cxa_atexit@plt+0xd394c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ ldr r0, [r7, #20] │ │ │ │ str r2, [r9, #4]! │ │ │ │ @@ -207482,83 +216656,83 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - strexheq r2, r8, [r1] │ │ │ │ + mvneq sl, r8, lsr r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d6e74 <__cxa_atexit@plt+0xcaa40> │ │ │ │ - ldr r3, [pc, #48] @ d6e7c <__cxa_atexit@plt+0xcaa48> │ │ │ │ + bhi dfdcc <__cxa_atexit@plt+0xd3998> │ │ │ │ + ldr r3, [pc, #48] @ dfdd4 <__cxa_atexit@plt+0xd39a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq d6e68 <__cxa_atexit@plt+0xcaa34> │ │ │ │ + beq dfdc0 <__cxa_atexit@plt+0xd398c> │ │ │ │ mov r7, r8 │ │ │ │ - b d6e88 <__cxa_atexit@plt+0xcaa54> │ │ │ │ + b dfde0 <__cxa_atexit@plt+0xd39ac> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d6ef4 <__cxa_atexit@plt+0xcaac0> │ │ │ │ + bne dfe4c <__cxa_atexit@plt+0xd3a18> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #212] @ d6f7c <__cxa_atexit@plt+0xcab48> │ │ │ │ + ldr r2, [pc, #212] @ dfed4 <__cxa_atexit@plt+0xd3aa0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r9, #3 │ │ │ │ - beq d6f00 <__cxa_atexit@plt+0xcaacc> │ │ │ │ + beq dfe58 <__cxa_atexit@plt+0xd3a24> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc d6f64 <__cxa_atexit@plt+0xcab30> │ │ │ │ + bcc dfebc <__cxa_atexit@plt+0xd3a88> │ │ │ │ ldr r7, [r9, #3] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ cmp r7, #1 │ │ │ │ - bne d6f10 <__cxa_atexit@plt+0xcaadc> │ │ │ │ + bne dfe68 <__cxa_atexit@plt+0xd3a34> │ │ │ │ ldr r3, [r5, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r7, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 166ae5c <__cxa_atexit@plt+0x165ea28> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1946394 <__cxa_atexit@plt+0x1939f60> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr lr, [pc, #104] @ d6f80 <__cxa_atexit@plt+0xcab4c> │ │ │ │ + ldr lr, [pc, #104] @ dfed8 <__cxa_atexit@plt+0xd3aa4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr r0, [pc, #84] @ d6f84 <__cxa_atexit@plt+0xcab50> │ │ │ │ + ldr r0, [pc, #84] @ dfedc <__cxa_atexit@plt+0xd3aa8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #72] @ d6f88 <__cxa_atexit@plt+0xcab54> │ │ │ │ + ldr lr, [pc, #72] @ dfee0 <__cxa_atexit@plt+0xd3aac> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r9, r6, #8 │ │ │ │ stm r9, {r1, r3, r8} │ │ │ │ str r7, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ @@ -207569,343 +216743,343 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ - stlexheq r2, r0, [r1] │ │ │ │ - mvneq r2, ip, asr lr │ │ │ │ + mvneq r9, r0, lsr pc │ │ │ │ + strdeq r9, [r0, #236]! @ 0xec │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d701c <__cxa_atexit@plt+0xcabe8> │ │ │ │ + bcc dff74 <__cxa_atexit@plt+0xd3b40> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r8, [r5, #16] │ │ │ │ cmp r2, #1 │ │ │ │ - bne d6fc8 <__cxa_atexit@plt+0xcab94> │ │ │ │ + bne dff20 <__cxa_atexit@plt+0xd3aec> │ │ │ │ ldr r9, [r5, #8] │ │ │ │ add r5, r5, #20 │ │ │ │ mov r6, r3 │ │ │ │ b 166ae5c <__cxa_atexit@plt+0x165ea28> │ │ │ │ - ldr r7, [pc, #88] @ d7028 <__cxa_atexit@plt+0xcabf4> │ │ │ │ + ldr r7, [pc, #88] @ dff80 <__cxa_atexit@plt+0xd3b4c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #84] @ d702c <__cxa_atexit@plt+0xcabf8> │ │ │ │ + ldr r1, [pc, #84] @ dff84 <__cxa_atexit@plt+0xd3b50> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r0, [r5, #-8] │ │ │ │ - ldr lr, [pc, #56] @ d7030 <__cxa_atexit@plt+0xcabfc> │ │ │ │ + ldr lr, [pc, #56] @ dff88 <__cxa_atexit@plt+0xd3b54> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ str r3, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - mvneq r2, r8, ror #27 │ │ │ │ - mvneq r2, r4, lsr #27 │ │ │ │ - biceq fp, fp, ip, lsr r2 │ │ │ │ + mvneq r9, r8, lsl #29 │ │ │ │ + mvneq r9, r4, asr #28 │ │ │ │ + strheq r2, [fp, #128] @ 0x80 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d70f4 <__cxa_atexit@plt+0xcacc0> │ │ │ │ + bhi e004c <__cxa_atexit@plt+0xd3c18> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d7100 <__cxa_atexit@plt+0xcaccc> │ │ │ │ - ldr r9, [pc, #192] @ d7128 <__cxa_atexit@plt+0xcacf4> │ │ │ │ + bcc e0058 <__cxa_atexit@plt+0xd3c24> │ │ │ │ + ldr r9, [pc, #192] @ e0080 <__cxa_atexit@plt+0xd3c4c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #188] @ d712c <__cxa_atexit@plt+0xcacf8> │ │ │ │ + ldr lr, [pc, #188] @ e0084 <__cxa_atexit@plt+0xd3c50> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #180] @ d7130 <__cxa_atexit@plt+0xcacfc> │ │ │ │ + ldr r0, [pc, #180] @ e0088 <__cxa_atexit@plt+0xd3c54> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r7, r7, #12 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr sl, [pc, #160] @ d7134 <__cxa_atexit@plt+0xcad00> │ │ │ │ + ldr sl, [pc, #160] @ e008c <__cxa_atexit@plt+0xd3c58> │ │ │ │ add sl, pc, sl │ │ │ │ str r9, [r5, #-12] │ │ │ │ str lr, [r2, #4]! │ │ │ │ add lr, r2, #8 │ │ │ │ stm lr, {r0, r1, r7, sl} │ │ │ │ str r2, [r2, #24] │ │ │ │ sub r7, r6, #2 │ │ │ │ sub r1, r5, #32 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi d7110 <__cxa_atexit@plt+0xcacdc> │ │ │ │ - ldr r3, [pc, #120] @ d7138 <__cxa_atexit@plt+0xcad04> │ │ │ │ + bhi e0068 <__cxa_atexit@plt+0xd3c34> │ │ │ │ + ldr r3, [pc, #120] @ e0090 <__cxa_atexit@plt+0xd3c5c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-28]! @ 0xffffffe4 │ │ │ │ - ldr r3, [pc, #112] @ d713c <__cxa_atexit@plt+0xcad08> │ │ │ │ + ldr r3, [pc, #112] @ e0094 <__cxa_atexit@plt+0xd3c60> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #137 @ 0x89 │ │ │ │ stmib r5, {r2, r7} │ │ │ │ str r3, [r5, #12] │ │ │ │ tst r8, #3 │ │ │ │ - beq d70e8 <__cxa_atexit@plt+0xcacb4> │ │ │ │ + beq e0040 <__cxa_atexit@plt+0xd3c0c> │ │ │ │ mov r7, r8 │ │ │ │ - b d6e88 <__cxa_atexit@plt+0xcaa54> │ │ │ │ + b dfde0 <__cxa_atexit@plt+0xd39ac> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ d7140 <__cxa_atexit@plt+0xcad0c> │ │ │ │ + ldr r5, [pc, #40] @ e0098 <__cxa_atexit@plt+0xd3c64> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #137 @ 0x89 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ @ instruction: 0xfffff94c │ │ │ │ - strdeq r2, [r1, #200]! @ 0xc8 │ │ │ │ + @ instruction: 0x01e09d98 │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ @ instruction: 0xfffffdc4 │ │ │ │ - mvneq r2, ip, ror #25 │ │ │ │ - mvneq r2, r0, lsr #25 │ │ │ │ + mvneq r9, ip, lsl #27 │ │ │ │ + mvneq r9, r0, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d716c <__cxa_atexit@plt+0xcad38> │ │ │ │ + bne e00c4 <__cxa_atexit@plt+0xd3c90> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ d7180 <__cxa_atexit@plt+0xcad4c> │ │ │ │ + ldr r7, [pc, #12] @ e00d8 <__cxa_atexit@plt+0xd3ca4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strdeq r2, [r1, #180]! @ 0xb4 │ │ │ │ + @ instruction: 0x01e09c94 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d723c <__cxa_atexit@plt+0xcae08> │ │ │ │ - ldr lr, [pc, #168] @ d7254 <__cxa_atexit@plt+0xcae20> │ │ │ │ + bcc e0194 <__cxa_atexit@plt+0xd3d60> │ │ │ │ + ldr lr, [pc, #168] @ e01ac <__cxa_atexit@plt+0xd3d78> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r8, #3] │ │ │ │ ldr sl, [r8, #7] │ │ │ │ ldr r0, [r8, #27] │ │ │ │ ldr r7, [r8, #31] │ │ │ │ ldr r2, [r8, #35] @ 0x23 │ │ │ │ ldr r1, [r8, #39] @ 0x27 │ │ │ │ str lr, [r3, #4]! │ │ │ │ sub lr, r6, #15 │ │ │ │ - ldr r8, [pc, #132] @ d7258 <__cxa_atexit@plt+0xcae24> │ │ │ │ + ldr r8, [pc, #132] @ e01b0 <__cxa_atexit@plt+0xd3d7c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr ip, [pc, #128] @ d725c <__cxa_atexit@plt+0xcae28> │ │ │ │ + ldr ip, [pc, #128] @ e01b4 <__cxa_atexit@plt+0xd3d80> │ │ │ │ add ip, pc, ip │ │ │ │ str r0, [r3, #24] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ mov r0, r3 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str r0, [r3, #68] @ 0x44 │ │ │ │ mov r0, r3 │ │ │ │ str ip, [r0, #28]! │ │ │ │ str sl, [r3, #36] @ 0x24 │ │ │ │ str r2, [r3, #40] @ 0x28 │ │ │ │ str r1, [r3, #44] @ 0x2c │ │ │ │ str r9, [r3, #48] @ 0x30 │ │ │ │ - ldr r1, [pc, #76] @ d7260 <__cxa_atexit@plt+0xcae2c> │ │ │ │ + ldr r1, [pc, #76] @ e01b8 <__cxa_atexit@plt+0xd3d84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #52] @ 0x34 │ │ │ │ str r0, [r3, #56] @ 0x38 │ │ │ │ - ldr r0, [pc, #64] @ d7264 <__cxa_atexit@plt+0xcae30> │ │ │ │ + ldr r0, [pc, #64] @ e01bc <__cxa_atexit@plt+0xd3d88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #60] @ 0x3c │ │ │ │ str lr, [r3, #64] @ 0x40 │ │ │ │ sub r7, r6, #6 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d7268 <__cxa_atexit@plt+0xcae34> │ │ │ │ + ldr r7, [pc, #36] @ e01c0 <__cxa_atexit@plt+0xd3d8c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffea18 │ │ │ │ @ instruction: 0xffffefe0 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ - mvneq r2, ip, asr #29 │ │ │ │ - mvneq r2, r8, ror fp │ │ │ │ - @ instruction: 0x01cbb098 │ │ │ │ - biceq fp, fp, ip, lsl #1 │ │ │ │ + strexheq r9, r8, [r0] │ │ │ │ + mvneq r9, r8, lsl ip │ │ │ │ + biceq r2, fp, ip, lsl #14 │ │ │ │ + biceq r2, fp, r0, lsl #14 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d72c0 <__cxa_atexit@plt+0xcae8c> │ │ │ │ - ldr r1, [pc, #60] @ d72cc <__cxa_atexit@plt+0xcae98> │ │ │ │ + bhi e0218 <__cxa_atexit@plt+0xd3de4> │ │ │ │ + ldr r1, [pc, #60] @ e0224 <__cxa_atexit@plt+0xd3df0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r2, #8] │ │ │ │ ldr r2, [r2, #12] │ │ │ │ sub r2, r2, #1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq d72b4 <__cxa_atexit@plt+0xcae80> │ │ │ │ + beq e020c <__cxa_atexit@plt+0xd3dd8> │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ mov r8, r7 │ │ │ │ - b d72fc <__cxa_atexit@plt+0xcaec8> │ │ │ │ + b e0254 <__cxa_atexit@plt+0xd3e20> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq fp, fp, r8, lsr #32 │ │ │ │ + @ instruction: 0x01cb269c │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ - b d72fc <__cxa_atexit@plt+0xcaec8> │ │ │ │ - strdeq sl, [fp, #244] @ 0xf4 │ │ │ │ + b e0254 <__cxa_atexit@plt+0xd3e20> │ │ │ │ + biceq r2, fp, r8, ror #12 │ │ │ │ andeq r0, r2, lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d7384 <__cxa_atexit@plt+0xcaf50> │ │ │ │ + bhi e02dc <__cxa_atexit@plt+0xd3ea8> │ │ │ │ and r3, r8, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d7348 <__cxa_atexit@plt+0xcaf14> │ │ │ │ + bne e02a0 <__cxa_atexit@plt+0xd3e6c> │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r8, [r5, #-4] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d7394 <__cxa_atexit@plt+0xcaf60> │ │ │ │ + bcc e02ec <__cxa_atexit@plt+0xd3eb8> │ │ │ │ ldr r2, [r8, #2] │ │ │ │ cmp r9, #1 │ │ │ │ - bne d735c <__cxa_atexit@plt+0xcaf28> │ │ │ │ - ldr r9, [pc, #116] @ d73b4 <__cxa_atexit@plt+0xcaf80> │ │ │ │ + bne e02b4 <__cxa_atexit@plt+0xd3e80> │ │ │ │ + ldr r9, [pc, #116] @ e030c <__cxa_atexit@plt+0xd3ed8> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r8, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #112] @ d73c0 <__cxa_atexit@plt+0xcaf8c> │ │ │ │ + ldr r7, [pc, #112] @ e0318 <__cxa_atexit@plt+0xd3ee4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #108] @ d73c4 <__cxa_atexit@plt+0xcaf90> │ │ │ │ + ldr r0, [pc, #108] @ e031c <__cxa_atexit@plt+0xd3ee8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #100] @ d73c8 <__cxa_atexit@plt+0xcaf94> │ │ │ │ + ldr r1, [pc, #100] @ e0320 <__cxa_atexit@plt+0xd3eec> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r8, #6] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r0, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #48] @ d73bc <__cxa_atexit@plt+0xcaf88> │ │ │ │ + ldr r7, [pc, #48] @ e0314 <__cxa_atexit@plt+0xd3ee0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d73b8 <__cxa_atexit@plt+0xcaf84> │ │ │ │ + ldr r7, [pc, #28] @ e0310 <__cxa_atexit@plt+0xd3edc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-12]! │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sl, fp, ip, lsr #31 │ │ │ │ + biceq r2, fp, r0, lsr #12 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq sl, fp, r4, ror pc │ │ │ │ - strexbeq sl, ip, [fp] │ │ │ │ - strexbeq sl, r4, [fp] │ │ │ │ + biceq r2, fp, r8, ror #11 │ │ │ │ + biceq r2, fp, r0, lsl r6 │ │ │ │ + biceq r2, fp, r8, lsl #12 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ - biceq sl, fp, ip, lsr #30 │ │ │ │ + biceq r2, fp, r0, lsr #11 │ │ │ │ andeq r0, r0, r2, rrx │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d7438 <__cxa_atexit@plt+0xcb004> │ │ │ │ + bcc e0390 <__cxa_atexit@plt+0xd3f5c> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp r2, #1 │ │ │ │ - bne d7414 <__cxa_atexit@plt+0xcafe0> │ │ │ │ - ldr r9, [pc, #72] @ d7450 <__cxa_atexit@plt+0xcb01c> │ │ │ │ + bne e036c <__cxa_atexit@plt+0xd3f38> │ │ │ │ + ldr r9, [pc, #72] @ e03a8 <__cxa_atexit@plt+0xd3f74> │ │ │ │ add r9, pc, r9 │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r1, [pc, #60] @ d7458 <__cxa_atexit@plt+0xcb024> │ │ │ │ + ldr r1, [pc, #60] @ e03b0 <__cxa_atexit@plt+0xd3f7c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r7, #6] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #20] @ d7454 <__cxa_atexit@plt+0xcb020> │ │ │ │ + ldr r3, [pc, #20] @ e03ac <__cxa_atexit@plt+0xd3f78> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sl, fp, r4, ror #29 │ │ │ │ + biceq r2, fp, r8, asr r5 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ @ instruction: 0xfffffe58 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d74c8 <__cxa_atexit@plt+0xcb094> │ │ │ │ + bhi e0420 <__cxa_atexit@plt+0xd3fec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d74d4 <__cxa_atexit@plt+0xcb0a0> │ │ │ │ - ldr r1, [pc, #64] @ d74e4 <__cxa_atexit@plt+0xcb0b0> │ │ │ │ + bcc e042c <__cxa_atexit@plt+0xd3ff8> │ │ │ │ + ldr r1, [pc, #64] @ e043c <__cxa_atexit@plt+0xd4008> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ d74e8 <__cxa_atexit@plt+0xcb0b4> │ │ │ │ + ldr r0, [pc, #60] @ e0440 <__cxa_atexit@plt+0xd400c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r8, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ @@ -207914,138 +217088,138 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - mvneq r2, r8, asr #17 │ │ │ │ - biceq sl, fp, ip, lsl #28 │ │ │ │ + mvneq r9, r8, ror #18 │ │ │ │ + biceq r2, fp, r0, lsl #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d7584 <__cxa_atexit@plt+0xcb150> │ │ │ │ - ldr r1, [pc, #188] @ d75c8 <__cxa_atexit@plt+0xcb194> │ │ │ │ + bhi e04dc <__cxa_atexit@plt+0xd40a8> │ │ │ │ + ldr r1, [pc, #188] @ e0520 <__cxa_atexit@plt+0xd40ec> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r1, [r3] │ │ │ │ ands r1, r2, #3 │ │ │ │ - beq d7560 <__cxa_atexit@plt+0xcb12c> │ │ │ │ + beq e04b8 <__cxa_atexit@plt+0xd4084> │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d758c <__cxa_atexit@plt+0xcb158> │ │ │ │ + bhi e04e4 <__cxa_atexit@plt+0xd40b0> │ │ │ │ cmp r1, #2 │ │ │ │ - bne d7570 <__cxa_atexit@plt+0xcb13c> │ │ │ │ + bne e04c8 <__cxa_atexit@plt+0xd4094> │ │ │ │ mov r3, #1 │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d75a4 <__cxa_atexit@plt+0xcb170> │ │ │ │ + bcc e04fc <__cxa_atexit@plt+0xd40c8> │ │ │ │ ldr r8, [r2, #2] │ │ │ │ - ldr r9, [pc, #132] @ d75dc <__cxa_atexit@plt+0xcb1a8> │ │ │ │ + ldr r9, [pc, #132] @ e0534 <__cxa_atexit@plt+0xd4100> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r7, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #92] @ d75d4 <__cxa_atexit@plt+0xcb1a0> │ │ │ │ + ldr r7, [pc, #92] @ e052c <__cxa_atexit@plt+0xd40f8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #88] @ d75d8 <__cxa_atexit@plt+0xcb1a4> │ │ │ │ + ldr r0, [pc, #88] @ e0530 <__cxa_atexit@plt+0xd40fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ d75d0 <__cxa_atexit@plt+0xcb19c> │ │ │ │ + ldr r7, [pc, #60] @ e0528 <__cxa_atexit@plt+0xd40f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #32] @ d75cc <__cxa_atexit@plt+0xcb198> │ │ │ │ + ldr r6, [pc, #32] @ e0524 <__cxa_atexit@plt+0xd40f0> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ - biceq sl, fp, ip, ror #26 │ │ │ │ - biceq sl, fp, r4, ror sp │ │ │ │ - biceq sl, fp, ip, ror #26 │ │ │ │ - @ instruction: 0x01cbad94 │ │ │ │ - biceq sl, fp, r8, lsl sp │ │ │ │ + biceq r2, fp, r0, ror #7 │ │ │ │ + biceq r2, fp, r8, ror #7 │ │ │ │ + biceq r2, fp, r0, ror #7 │ │ │ │ + biceq r2, fp, r8, lsl #8 │ │ │ │ + biceq r2, fp, ip, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r7, r3, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d7650 <__cxa_atexit@plt+0xcb21c> │ │ │ │ + bhi e05a8 <__cxa_atexit@plt+0xd4174> │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne d763c <__cxa_atexit@plt+0xcb208> │ │ │ │ + bne e0594 <__cxa_atexit@plt+0xd4160> │ │ │ │ mov r1, #1 │ │ │ │ stmda r3, {r1, r2} │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d7668 <__cxa_atexit@plt+0xcb234> │ │ │ │ + bcc e05c0 <__cxa_atexit@plt+0xd418c> │ │ │ │ ldr r8, [r2, #2] │ │ │ │ - ldr r9, [pc, #104] @ d769c <__cxa_atexit@plt+0xcb268> │ │ │ │ + ldr r9, [pc, #104] @ e05f4 <__cxa_atexit@plt+0xd41c0> │ │ │ │ add r9, pc, r9 │ │ │ │ mov r7, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #80] @ d7694 <__cxa_atexit@plt+0xcb260> │ │ │ │ + ldr r7, [pc, #80] @ e05ec <__cxa_atexit@plt+0xd41b8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #76] @ d7698 <__cxa_atexit@plt+0xcb264> │ │ │ │ + ldr r0, [pc, #76] @ e05f0 <__cxa_atexit@plt+0xd41bc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ d7690 <__cxa_atexit@plt+0xcb25c> │ │ │ │ + ldr r7, [pc, #56] @ e05e8 <__cxa_atexit@plt+0xd41b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #28] @ d768c <__cxa_atexit@plt+0xcb258> │ │ │ │ + ldr r6, [pc, #28] @ e05e4 <__cxa_atexit@plt+0xd41b0> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ - biceq sl, fp, r8, lsr #25 │ │ │ │ - biceq sl, fp, r8, lsr #25 │ │ │ │ - biceq sl, fp, r0, lsr #25 │ │ │ │ - strheq sl, [fp, #200] @ 0xc8 │ │ │ │ - biceq sl, fp, r8, asr ip │ │ │ │ + biceq r2, fp, ip, lsl r3 │ │ │ │ + biceq r2, fp, ip, lsl r3 │ │ │ │ + biceq r2, fp, r4, lsl r3 │ │ │ │ + biceq r2, fp, ip, lsr #6 │ │ │ │ + biceq r2, fp, ip, asr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d76f8 <__cxa_atexit@plt+0xcb2c4> │ │ │ │ + bhi e0650 <__cxa_atexit@plt+0xd421c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d7704 <__cxa_atexit@plt+0xcb2d0> │ │ │ │ - ldr r2, [pc, #64] @ d7714 <__cxa_atexit@plt+0xcb2e0> │ │ │ │ + bcc e065c <__cxa_atexit@plt+0xd4228> │ │ │ │ + ldr r2, [pc, #64] @ e066c <__cxa_atexit@plt+0xd4238> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ d7718 <__cxa_atexit@plt+0xcb2e4> │ │ │ │ + ldr r1, [pc, #60] @ e0670 <__cxa_atexit@plt+0xd423c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r5, [r7, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -208054,209 +217228,209 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ - @ instruction: 0x01e12698 │ │ │ │ - biceq sl, fp, r0, ror #23 │ │ │ │ + mvneq r9, r8, lsr r7 │ │ │ │ + biceq r2, fp, r4, asr r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d776c <__cxa_atexit@plt+0xcb338> │ │ │ │ - ldr r7, [pc, #52] @ d7780 <__cxa_atexit@plt+0xcb34c> │ │ │ │ + bhi e06c4 <__cxa_atexit@plt+0xd4290> │ │ │ │ + ldr r7, [pc, #52] @ e06d8 <__cxa_atexit@plt+0xd42a4> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq d7760 <__cxa_atexit@plt+0xcb32c> │ │ │ │ + beq e06b8 <__cxa_atexit@plt+0xd4284> │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d7784 <__cxa_atexit@plt+0xcb350> │ │ │ │ + ldr r7, [pc, #16] @ e06dc <__cxa_atexit@plt+0xd42a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r2 │ │ │ │ - @ instruction: 0x01cbab94 │ │ │ │ - biceq sl, fp, r8, ror fp │ │ │ │ + biceq r2, fp, r8, lsl #4 │ │ │ │ + biceq r2, fp, ip, ror #3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d7840 <__cxa_atexit@plt+0xcb40c> │ │ │ │ - ldr lr, [pc, #180] @ d7860 <__cxa_atexit@plt+0xcb42c> │ │ │ │ + bhi e0798 <__cxa_atexit@plt+0xd4364> │ │ │ │ + ldr lr, [pc, #180] @ e07b8 <__cxa_atexit@plt+0xd4384> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r2, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #168] @ d7864 <__cxa_atexit@plt+0xcb430> │ │ │ │ + ldr r8, [pc, #168] @ e07bc <__cxa_atexit@plt+0xd4388> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ sub lr, r5, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d7834 <__cxa_atexit@plt+0xcb400> │ │ │ │ + beq e078c <__cxa_atexit@plt+0xd4358> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d784c <__cxa_atexit@plt+0xcb418> │ │ │ │ - ldr r8, [pc, #124] @ d7868 <__cxa_atexit@plt+0xcb434> │ │ │ │ + bcc e07a4 <__cxa_atexit@plt+0xd4370> │ │ │ │ + ldr r8, [pc, #124] @ e07c0 <__cxa_atexit@plt+0xd438c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #120] @ d786c <__cxa_atexit@plt+0xcb438> │ │ │ │ + ldr lr, [pc, #120] @ e07c4 <__cxa_atexit@plt+0xd4390> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r1, [r5, #-16]! │ │ │ │ - ldr r3, [pc, #100] @ d7870 <__cxa_atexit@plt+0xcb43c> │ │ │ │ + ldr r3, [pc, #100] @ e07c8 <__cxa_atexit@plt+0xd4394> │ │ │ │ add r3, pc, r3 │ │ │ │ str r0, [r5] │ │ │ │ str r8, [r6, #4]! │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str lr, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ add lr, r6, #12 │ │ │ │ stm lr, {r0, r3, r6} │ │ │ │ sub r8, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - strheq r2, [r1, #88]! @ 0x58 │ │ │ │ + mvneq r9, r8, asr r6 │ │ │ │ @ instruction: 0xfffffebc │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - biceq sl, fp, ip, lsl #21 │ │ │ │ + biceq r2, fp, r0, lsl #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d78e0 <__cxa_atexit@plt+0xcb4ac> │ │ │ │ - ldr r8, [pc, #80] @ d78ec <__cxa_atexit@plt+0xcb4b8> │ │ │ │ + bcc e0838 <__cxa_atexit@plt+0xd4404> │ │ │ │ + ldr r8, [pc, #80] @ e0844 <__cxa_atexit@plt+0xd4410> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #76] @ d78f0 <__cxa_atexit@plt+0xcb4bc> │ │ │ │ + ldr lr, [pc, #76] @ e0848 <__cxa_atexit@plt+0xd4414> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r1, [r5, #4]! │ │ │ │ - ldr r2, [pc, #56] @ d78f4 <__cxa_atexit@plt+0xcb4c0> │ │ │ │ + ldr r2, [pc, #56] @ e084c <__cxa_atexit@plt+0xd4418> │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [r5] │ │ │ │ str r8, [r3, #4]! │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str lr, [r5, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r2, r3} │ │ │ │ sub r8, r6, #3 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d792c <__cxa_atexit@plt+0xcb4f8> │ │ │ │ - ldr r2, [pc, #28] @ d7938 <__cxa_atexit@plt+0xcb504> │ │ │ │ + bcc e0884 <__cxa_atexit@plt+0xd4450> │ │ │ │ + ldr r2, [pc, #28] @ e0890 <__cxa_atexit@plt+0xd445c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq r2, r8, asr #16 │ │ │ │ - strheq sl, [fp, #152] @ 0x98 │ │ │ │ + mvneq r9, r4, lsl r9 │ │ │ │ + biceq r2, fp, ip, lsr #32 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d7984 <__cxa_atexit@plt+0xcb550> │ │ │ │ - ldr r7, [pc, #52] @ d7998 <__cxa_atexit@plt+0xcb564> │ │ │ │ + bhi e08dc <__cxa_atexit@plt+0xd44a8> │ │ │ │ + ldr r7, [pc, #52] @ e08f0 <__cxa_atexit@plt+0xd44bc> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq d7978 <__cxa_atexit@plt+0xcb544> │ │ │ │ + beq e08d0 <__cxa_atexit@plt+0xd449c> │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d799c <__cxa_atexit@plt+0xcb568> │ │ │ │ + ldr r7, [pc, #16] @ e08f4 <__cxa_atexit@plt+0xd44c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sl, fp, ip, ror r9 │ │ │ │ - biceq sl, fp, r0, ror #18 │ │ │ │ + strdeq r1, [fp, #240] @ 0xf0 │ │ │ │ + ldrdeq r1, [fp, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r9, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #80 @ 0x50 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d7a70 <__cxa_atexit@plt+0xcb63c> │ │ │ │ + bcc e09c8 <__cxa_atexit@plt+0xd4594> │ │ │ │ ldr r4, [r7, #3] │ │ │ │ str r4, [sp] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r4, [r7, #11] │ │ │ │ str r4, [sp, #8] │ │ │ │ ldr r4, [r7, #15] │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r2, [r7, #19] │ │ │ │ add ip, r7, #23 │ │ │ │ ldm ip, {r0, sl, ip} │ │ │ │ ldr r4, [r7, #35] @ 0x23 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ - ldr r8, [pc, #132] @ d7a80 <__cxa_atexit@plt+0xcb64c> │ │ │ │ + ldr r8, [pc, #132] @ e09d8 <__cxa_atexit@plt+0xd45a4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r8, [r3, #4]! │ │ │ │ - ldr r8, [pc, #124] @ d7a84 <__cxa_atexit@plt+0xcb650> │ │ │ │ + ldr r8, [pc, #124] @ e09dc <__cxa_atexit@plt+0xd45a8> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ str r2, [r3, #56] @ 0x38 │ │ │ │ add r2, r3, #60 @ 0x3c │ │ │ │ stm r2, {r0, sl, ip} │ │ │ │ str r4, [r3, #72] @ 0x48 │ │ │ │ str r7, [r3, #76] @ 0x4c │ │ │ │ - ldr r0, [pc, #96] @ d7a88 <__cxa_atexit@plt+0xcb654> │ │ │ │ + ldr r0, [pc, #96] @ e09e0 <__cxa_atexit@plt+0xd45ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str lr, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ mov r2, r3 │ │ │ │ str r8, [r2, #16]! │ │ │ │ str lr, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ @@ -208274,70 +217448,70 @@ │ │ │ │ bx r0 │ │ │ │ mov r4, #80 @ 0x50 │ │ │ │ str r4, [r9, #828] @ 0x33c │ │ │ │ mov r4, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa7c │ │ │ │ @ instruction: 0xfffffd88 │ │ │ │ - mvneq r2, r0, asr r7 │ │ │ │ - biceq sl, fp, ip, ror r8 │ │ │ │ + mvneq r9, ip, lsl r8 │ │ │ │ + strdeq r1, [fp, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b d7b10 <__cxa_atexit@plt+0xcb6dc> │ │ │ │ - biceq sl, fp, r8, ror #16 │ │ │ │ + b e0a68 <__cxa_atexit@plt+0xd4634> │ │ │ │ + ldrdeq r1, [fp, #236] @ 0xec │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d7ae8 <__cxa_atexit@plt+0xcb6b4> │ │ │ │ - ldr r7, [pc, #52] @ d7afc <__cxa_atexit@plt+0xcb6c8> │ │ │ │ + bhi e0a40 <__cxa_atexit@plt+0xd460c> │ │ │ │ + ldr r7, [pc, #52] @ e0a54 <__cxa_atexit@plt+0xd4620> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d7adc <__cxa_atexit@plt+0xcb6a8> │ │ │ │ + beq e0a34 <__cxa_atexit@plt+0xd4600> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d7b00 <__cxa_atexit@plt+0xcb6cc> │ │ │ │ + ldr r7, [pc, #16] @ e0a58 <__cxa_atexit@plt+0xd4624> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r9 │ │ │ │ - biceq sl, fp, r0, lsr r8 │ │ │ │ + biceq r1, fp, r4, lsr #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r6 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d7bbc <__cxa_atexit@plt+0xcb788> │ │ │ │ - ldr r6, [pc, #188] @ d7be4 <__cxa_atexit@plt+0xcb7b0> │ │ │ │ + bhi e0b14 <__cxa_atexit@plt+0xd46e0> │ │ │ │ + ldr r6, [pc, #188] @ e0b3c <__cxa_atexit@plt+0xd4708> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r7] │ │ │ │ ands r6, r8, #3 │ │ │ │ - beq d7b90 <__cxa_atexit@plt+0xcb75c> │ │ │ │ + beq e0ae8 <__cxa_atexit@plt+0xd46b4> │ │ │ │ cmp r6, #2 │ │ │ │ - bne d7ba4 <__cxa_atexit@plt+0xcb770> │ │ │ │ + bne e0afc <__cxa_atexit@plt+0xd46c8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d7bd0 <__cxa_atexit@plt+0xcb79c> │ │ │ │ - ldr r7, [pc, #156] @ d7bf0 <__cxa_atexit@plt+0xcb7bc> │ │ │ │ + bcc e0b28 <__cxa_atexit@plt+0xd46f4> │ │ │ │ + ldr r7, [pc, #156] @ e0b48 <__cxa_atexit@plt+0xd4714> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #152] @ d7bf4 <__cxa_atexit@plt+0xcb7c0> │ │ │ │ + ldr r3, [pc, #152] @ e0b4c <__cxa_atexit@plt+0xd4718> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr r0, [pc, #140] @ d7bf8 <__cxa_atexit@plt+0xcb7c4> │ │ │ │ + ldr r0, [pc, #140] @ e0b50 <__cxa_atexit@plt+0xd471c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [sl, #4]! │ │ │ │ str r2, [sl, #20] │ │ │ │ str r1, [sl, #8] │ │ │ │ mov r9, sl │ │ │ │ str r3, [r9, #12]! │ │ │ │ add r3, r0, #1 │ │ │ │ @@ -208345,161 +217519,161 @@ │ │ │ │ mov r8, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, sl │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ d7bec <__cxa_atexit@plt+0xcb7b8> │ │ │ │ + ldr r7, [pc, #64] @ e0b44 <__cxa_atexit@plt+0xd4710> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d7be8 <__cxa_atexit@plt+0xcb7b4> │ │ │ │ + ldr r7, [pc, #36] @ e0b40 <__cxa_atexit@plt+0xd470c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq sl, fp, ip, asr #14 │ │ │ │ - strheq r2, [r1, #28]! │ │ │ │ + biceq r1, fp, r0, asr #27 │ │ │ │ + mvneq r9, ip, asr r2 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ - biceq sl, fp, ip, lsr r7 │ │ │ │ - biceq sl, fp, ip, lsl #14 │ │ │ │ + strheq r1, [fp, #208] @ 0xd0 │ │ │ │ + biceq r1, fp, r0, lsl #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne d7c68 <__cxa_atexit@plt+0xcb834> │ │ │ │ + bne e0bc0 <__cxa_atexit@plt+0xd478c> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d7c80 <__cxa_atexit@plt+0xcb84c> │ │ │ │ - ldr r3, [pc, #96] @ d7c90 <__cxa_atexit@plt+0xcb85c> │ │ │ │ + bcc e0bd8 <__cxa_atexit@plt+0xd47a4> │ │ │ │ + ldr r3, [pc, #96] @ e0be8 <__cxa_atexit@plt+0xd47b4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #92] @ d7c94 <__cxa_atexit@plt+0xcb860> │ │ │ │ + ldr lr, [pc, #92] @ e0bec <__cxa_atexit@plt+0xd47b8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r0, [r7, #6] │ │ │ │ - ldr r2, [pc, #80] @ d7c98 <__cxa_atexit@plt+0xcb864> │ │ │ │ + ldr r2, [pc, #80] @ e0bf0 <__cxa_atexit@plt+0xd47bc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sl, #4]! │ │ │ │ str r1, [sl, #20] │ │ │ │ str r0, [sl, #8] │ │ │ │ mov r9, sl │ │ │ │ str lr, [r9, #12]! │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r7, [pc, #28] @ d7c8c <__cxa_atexit@plt+0xcb858> │ │ │ │ + ldr r7, [pc, #28] @ e0be4 <__cxa_atexit@plt+0xd47b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq r2, [r1, #8]! │ │ │ │ + @ instruction: 0x01e09198 │ │ │ │ @ instruction: 0xfffffe64 │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - biceq sl, fp, r0, ror #12 │ │ │ │ - biceq sl, fp, ip, ror #12 │ │ │ │ + ldrdeq r1, [fp, #196] @ 0xc4 │ │ │ │ + biceq r1, fp, r0, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d7cdc <__cxa_atexit@plt+0xcb8a8> │ │ │ │ - ldr r2, [pc, #40] @ d7ce4 <__cxa_atexit@plt+0xcb8b0> │ │ │ │ + bhi e0c34 <__cxa_atexit@plt+0xd4800> │ │ │ │ + ldr r2, [pc, #40] @ e0c3c <__cxa_atexit@plt+0xd4808> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ d7ce8 <__cxa_atexit@plt+0xcb8b4> │ │ │ │ + ldr r1, [pc, #32] @ e0c40 <__cxa_atexit@plt+0xd480c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - mvneq r2, ip, lsr #1 │ │ │ │ - biceq sl, fp, ip, lsl r6 │ │ │ │ + mvneq r9, ip, asr #2 │ │ │ │ + @ instruction: 0x01cb1c90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b d7b10 <__cxa_atexit@plt+0xcb6dc> │ │ │ │ - biceq sl, fp, r4, lsl #12 │ │ │ │ + b e0a68 <__cxa_atexit@plt+0xd4634> │ │ │ │ + biceq r1, fp, r8, ror ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b d7d90 <__cxa_atexit@plt+0xcb95c> │ │ │ │ - biceq sl, fp, ip, ror #11 │ │ │ │ + b e0ce8 <__cxa_atexit@plt+0xd48b4> │ │ │ │ + biceq r1, fp, r0, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d7d64 <__cxa_atexit@plt+0xcb930> │ │ │ │ - ldr r7, [pc, #52] @ d7d78 <__cxa_atexit@plt+0xcb944> │ │ │ │ + bhi e0cbc <__cxa_atexit@plt+0xd4888> │ │ │ │ + ldr r7, [pc, #52] @ e0cd0 <__cxa_atexit@plt+0xd489c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d7d58 <__cxa_atexit@plt+0xcb924> │ │ │ │ + beq e0cb0 <__cxa_atexit@plt+0xd487c> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d7d7c <__cxa_atexit@plt+0xcb948> │ │ │ │ + ldr r7, [pc, #16] @ e0cd4 <__cxa_atexit@plt+0xd48a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl r7 │ │ │ │ - strheq sl, [fp, #84] @ 0x54 │ │ │ │ - biceq sl, fp, r4, lsl #11 │ │ │ │ + biceq r1, fp, r8, lsr #24 │ │ │ │ + strdeq r1, [fp, #184] @ 0xb8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov sl, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d7e48 <__cxa_atexit@plt+0xcba14> │ │ │ │ - ldr r6, [pc, #192] @ d7e68 <__cxa_atexit@plt+0xcba34> │ │ │ │ + bhi e0da0 <__cxa_atexit@plt+0xd496c> │ │ │ │ + ldr r6, [pc, #192] @ e0dc0 <__cxa_atexit@plt+0xd498c> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r6, [r5, #-12] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d7e20 <__cxa_atexit@plt+0xcb9ec> │ │ │ │ + beq e0d78 <__cxa_atexit@plt+0xd4944> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d7e34 <__cxa_atexit@plt+0xcba00> │ │ │ │ + bne e0d8c <__cxa_atexit@plt+0xd4958> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #28 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d7e54 <__cxa_atexit@plt+0xcba20> │ │ │ │ - ldr r7, [pc, #144] @ d7e6c <__cxa_atexit@plt+0xcba38> │ │ │ │ + bcc e0dac <__cxa_atexit@plt+0xd4978> │ │ │ │ + ldr r7, [pc, #144] @ e0dc4 <__cxa_atexit@plt+0xd4990> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #140] @ d7e70 <__cxa_atexit@plt+0xcba3c> │ │ │ │ + ldr r3, [pc, #140] @ e0dc8 <__cxa_atexit@plt+0xd4994> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr r0, [pc, #128] @ d7e74 <__cxa_atexit@plt+0xcba40> │ │ │ │ + ldr r0, [pc, #128] @ e0dcc <__cxa_atexit@plt+0xd4998> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [sl, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r2, [sl, #24] │ │ │ │ str r1, [sl, #8] │ │ │ │ str r7, [sl, #12] │ │ │ │ mov r9, sl │ │ │ │ @@ -208525,33 +217699,33 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - strheq sl, [fp, #68] @ 0x44 │ │ │ │ - @ instruction: 0x01cba490 │ │ │ │ + biceq r1, fp, r8, lsr #22 │ │ │ │ + biceq r1, fp, r4, lsl #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne d7eec <__cxa_atexit@plt+0xcbab8> │ │ │ │ + bne e0e44 <__cxa_atexit@plt+0xd4a10> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d7f04 <__cxa_atexit@plt+0xcbad0> │ │ │ │ - ldr r3, [pc, #100] @ d7f10 <__cxa_atexit@plt+0xcbadc> │ │ │ │ + bcc e0e5c <__cxa_atexit@plt+0xd4a28> │ │ │ │ + ldr r3, [pc, #100] @ e0e68 <__cxa_atexit@plt+0xd4a34> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #96] @ d7f14 <__cxa_atexit@plt+0xcbae0> │ │ │ │ + ldr lr, [pc, #96] @ e0e6c <__cxa_atexit@plt+0xd4a38> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r0, [r7, #6] │ │ │ │ - ldr r2, [pc, #84] @ d7f18 <__cxa_atexit@plt+0xcbae4> │ │ │ │ + ldr r2, [pc, #84] @ e0e70 <__cxa_atexit@plt+0xd4a3c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sl, #4]! │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r1, [sl, #24] │ │ │ │ str r0, [sl, #8] │ │ │ │ str r3, [sl, #12] │ │ │ │ mov r9, sl │ │ │ │ @@ -208566,111 +217740,111 @@ │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - biceq sl, fp, r4, ror #7 │ │ │ │ - biceq sl, fp, ip, ror #7 │ │ │ │ + biceq r1, fp, r8, asr sl │ │ │ │ + biceq r1, fp, r0, ror #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d7f88 <__cxa_atexit@plt+0xcbb54> │ │ │ │ + bhi e0ee0 <__cxa_atexit@plt+0xd4aac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d7f94 <__cxa_atexit@plt+0xcbb60> │ │ │ │ - ldr r1, [pc, #84] @ d7fa4 <__cxa_atexit@plt+0xcbb70> │ │ │ │ + bcc e0eec <__cxa_atexit@plt+0xd4ab8> │ │ │ │ + ldr r1, [pc, #84] @ e0efc <__cxa_atexit@plt+0xd4ac8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ d7fa8 <__cxa_atexit@plt+0xcbb74> │ │ │ │ + ldr r0, [pc, #80] @ e0f00 <__cxa_atexit@plt+0xd4acc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r5, [pc, #64] @ d7fac <__cxa_atexit@plt+0xcbb78> │ │ │ │ + ldr r5, [pc, #64] @ e0f04 <__cxa_atexit@plt+0xd4ad0> │ │ │ │ add r5, pc, r5 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r5, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b d7d90 <__cxa_atexit@plt+0xcb95c> │ │ │ │ + b e0ce8 <__cxa_atexit@plt+0xd48b4> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ - mvneq r1, ip, lsl lr │ │ │ │ + strheq r8, [r0, #236]! @ 0xec │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ - biceq sl, fp, r8, asr r3 │ │ │ │ + biceq r1, fp, ip, asr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b d803c <__cxa_atexit@plt+0xcbc08> │ │ │ │ - biceq sl, fp, r0, asr #6 │ │ │ │ + b e0f94 <__cxa_atexit@plt+0xd4b60> │ │ │ │ + strheq r1, [fp, #148] @ 0x94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d8010 <__cxa_atexit@plt+0xcbbdc> │ │ │ │ - ldr r7, [pc, #52] @ d8024 <__cxa_atexit@plt+0xcbbf0> │ │ │ │ + bhi e0f68 <__cxa_atexit@plt+0xd4b34> │ │ │ │ + ldr r7, [pc, #52] @ e0f7c <__cxa_atexit@plt+0xd4b48> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d8004 <__cxa_atexit@plt+0xcbbd0> │ │ │ │ + beq e0f5c <__cxa_atexit@plt+0xd4b28> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d8028 <__cxa_atexit@plt+0xcbbf4> │ │ │ │ + ldr r7, [pc, #16] @ e0f80 <__cxa_atexit@plt+0xd4b4c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror #8 │ │ │ │ - biceq sl, fp, r8, lsl #6 │ │ │ │ - ldrdeq sl, [fp, #40] @ 0x28 │ │ │ │ + biceq r1, fp, ip, ror r9 │ │ │ │ + biceq r1, fp, ip, asr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov sl, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d80f4 <__cxa_atexit@plt+0xcbcc0> │ │ │ │ - ldr r6, [pc, #192] @ d8114 <__cxa_atexit@plt+0xcbce0> │ │ │ │ + bhi e104c <__cxa_atexit@plt+0xd4c18> │ │ │ │ + ldr r6, [pc, #192] @ e106c <__cxa_atexit@plt+0xd4c38> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r6, [r5, #-12] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d80cc <__cxa_atexit@plt+0xcbc98> │ │ │ │ + beq e1024 <__cxa_atexit@plt+0xd4bf0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d80e0 <__cxa_atexit@plt+0xcbcac> │ │ │ │ + bne e1038 <__cxa_atexit@plt+0xd4c04> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #28 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d8100 <__cxa_atexit@plt+0xcbccc> │ │ │ │ - ldr r7, [pc, #144] @ d8118 <__cxa_atexit@plt+0xcbce4> │ │ │ │ + bcc e1058 <__cxa_atexit@plt+0xd4c24> │ │ │ │ + ldr r7, [pc, #144] @ e1070 <__cxa_atexit@plt+0xd4c3c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #140] @ d811c <__cxa_atexit@plt+0xcbce8> │ │ │ │ + ldr r3, [pc, #140] @ e1074 <__cxa_atexit@plt+0xd4c40> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ - ldr r0, [pc, #128] @ d8120 <__cxa_atexit@plt+0xcbcec> │ │ │ │ + ldr r0, [pc, #128] @ e1078 <__cxa_atexit@plt+0xd4c44> │ │ │ │ add r0, pc, r0 │ │ │ │ str r7, [sl, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r2, [sl, #24] │ │ │ │ str r1, [sl, #8] │ │ │ │ str r7, [sl, #12] │ │ │ │ mov r9, sl │ │ │ │ @@ -208696,33 +217870,33 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - biceq sl, fp, r8, lsl #4 │ │ │ │ - biceq sl, fp, r4, ror #3 │ │ │ │ + biceq r1, fp, ip, ror r8 │ │ │ │ + biceq r1, fp, r8, asr r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne d8198 <__cxa_atexit@plt+0xcbd64> │ │ │ │ + bne e10f0 <__cxa_atexit@plt+0xd4cbc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d81b0 <__cxa_atexit@plt+0xcbd7c> │ │ │ │ - ldr r3, [pc, #100] @ d81bc <__cxa_atexit@plt+0xcbd88> │ │ │ │ + bcc e1108 <__cxa_atexit@plt+0xd4cd4> │ │ │ │ + ldr r3, [pc, #100] @ e1114 <__cxa_atexit@plt+0xd4ce0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #96] @ d81c0 <__cxa_atexit@plt+0xcbd8c> │ │ │ │ + ldr lr, [pc, #96] @ e1118 <__cxa_atexit@plt+0xd4ce4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r0, [r7, #6] │ │ │ │ - ldr r2, [pc, #84] @ d81c4 <__cxa_atexit@plt+0xcbd90> │ │ │ │ + ldr r2, [pc, #84] @ e111c <__cxa_atexit@plt+0xd4ce8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [sl, #4]! │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r1, [sl, #24] │ │ │ │ str r0, [sl, #8] │ │ │ │ str r3, [sl, #12] │ │ │ │ mov r9, sl │ │ │ │ @@ -208737,598 +217911,598 @@ │ │ │ │ mov r6, sl │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - biceq sl, fp, r8, lsr r1 │ │ │ │ - biceq sl, fp, r0, asr #2 │ │ │ │ + biceq r1, fp, ip, lsr #15 │ │ │ │ + strheq r1, [fp, #116] @ 0x74 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8268 <__cxa_atexit@plt+0xcbe34> │ │ │ │ - ldr r2, [pc, #156] @ d8284 <__cxa_atexit@plt+0xcbe50> │ │ │ │ + bhi e11c0 <__cxa_atexit@plt+0xd4d8c> │ │ │ │ + ldr r2, [pc, #156] @ e11dc <__cxa_atexit@plt+0xd4da8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq d825c <__cxa_atexit@plt+0xcbe28> │ │ │ │ - ldr r2, [pc, #136] @ d8288 <__cxa_atexit@plt+0xcbe54> │ │ │ │ + beq e11b4 <__cxa_atexit@plt+0xd4d80> │ │ │ │ + ldr r2, [pc, #136] @ e11e0 <__cxa_atexit@plt+0xd4dac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq d825c <__cxa_atexit@plt+0xcbe28> │ │ │ │ + beq e11b4 <__cxa_atexit@plt+0xd4d80> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc d8270 <__cxa_atexit@plt+0xcbe3c> │ │ │ │ - ldr r3, [pc, #100] @ d828c <__cxa_atexit@plt+0xcbe58> │ │ │ │ + bcc e11c8 <__cxa_atexit@plt+0xd4d94> │ │ │ │ + ldr r3, [pc, #100] @ e11e4 <__cxa_atexit@plt+0xd4db0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r0, [pc, #84] @ d8290 <__cxa_atexit@plt+0xcbe5c> │ │ │ │ + ldr r0, [pc, #84] @ e11e8 <__cxa_atexit@plt+0xd4db4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ - b d803c <__cxa_atexit@plt+0xcbc08> │ │ │ │ + b e0f94 <__cxa_atexit@plt+0xd4b60> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ @ instruction: 0xfffffcfc │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ - biceq sl, fp, r4, ror r0 │ │ │ │ + biceq r1, fp, r8, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #120] @ d8320 <__cxa_atexit@plt+0xcbeec> │ │ │ │ + ldr r3, [pc, #120] @ e1278 <__cxa_atexit@plt+0xd4e44> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq d8308 <__cxa_atexit@plt+0xcbed4> │ │ │ │ + beq e1260 <__cxa_atexit@plt+0xd4e2c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d8310 <__cxa_atexit@plt+0xcbedc> │ │ │ │ - ldr r2, [pc, #84] @ d8324 <__cxa_atexit@plt+0xcbef0> │ │ │ │ + bcc e1268 <__cxa_atexit@plt+0xd4e34> │ │ │ │ + ldr r2, [pc, #84] @ e127c <__cxa_atexit@plt+0xd4e48> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r0, [pc, #68] @ d8328 <__cxa_atexit@plt+0xcbef4> │ │ │ │ + ldr r0, [pc, #68] @ e1280 <__cxa_atexit@plt+0xd4e4c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ add r5, r5, #4 │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b d803c <__cxa_atexit@plt+0xcbc08> │ │ │ │ + b e0f94 <__cxa_atexit@plt+0xd4b60> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ - ldrdeq r9, [fp, #252] @ 0xfc │ │ │ │ + biceq r1, fp, r0, asr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d8388 <__cxa_atexit@plt+0xcbf54> │ │ │ │ - ldr r2, [pc, #64] @ d8394 <__cxa_atexit@plt+0xcbf60> │ │ │ │ + bcc e12e0 <__cxa_atexit@plt+0xd4eac> │ │ │ │ + ldr r2, [pc, #64] @ e12ec <__cxa_atexit@plt+0xd4eb8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r0, [pc, #48] @ d8398 <__cxa_atexit@plt+0xcbf64> │ │ │ │ + ldr r0, [pc, #48] @ e12f0 <__cxa_atexit@plt+0xd4ebc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ add r5, r5, #4 │ │ │ │ sub r7, r6, #3 │ │ │ │ - b d803c <__cxa_atexit@plt+0xcbc08> │ │ │ │ + b e0f94 <__cxa_atexit@plt+0xd4b60> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbd0 │ │ │ │ @ instruction: 0xfffffcd0 │ │ │ │ - biceq r9, fp, ip, ror #30 │ │ │ │ + biceq r1, fp, r0, ror #11 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d83d8 <__cxa_atexit@plt+0xcbfa4> │ │ │ │ - ldr r3, [pc, #36] @ d83e8 <__cxa_atexit@plt+0xcbfb4> │ │ │ │ + bcc e1330 <__cxa_atexit@plt+0xd4efc> │ │ │ │ + ldr r3, [pc, #36] @ e1340 <__cxa_atexit@plt+0xd4f0c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - biceq r9, fp, r8, lsl pc │ │ │ │ + biceq r1, fp, ip, lsl #11 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d8434 <__cxa_atexit@plt+0xcc000> │ │ │ │ - ldr r7, [pc, #52] @ d8448 <__cxa_atexit@plt+0xcc014> │ │ │ │ + bhi e138c <__cxa_atexit@plt+0xd4f58> │ │ │ │ + ldr r7, [pc, #52] @ e13a0 <__cxa_atexit@plt+0xd4f6c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d8428 <__cxa_atexit@plt+0xcbff4> │ │ │ │ + beq e1380 <__cxa_atexit@plt+0xd4f4c> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d844c <__cxa_atexit@plt+0xcc018> │ │ │ │ + ldr r7, [pc, #16] @ e13a4 <__cxa_atexit@plt+0xd4f70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r9, fp, r4, ror #29 │ │ │ │ - strheq r9, [fp, #232] @ 0xe8 │ │ │ │ + biceq r1, fp, r8, asr r5 │ │ │ │ + biceq r1, fp, ip, lsr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r7, [pc, #276] @ d8580 <__cxa_atexit@plt+0xcc14c> │ │ │ │ + ldr r7, [pc, #276] @ e14d8 <__cxa_atexit@plt+0xd50a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d8548 <__cxa_atexit@plt+0xcc114> │ │ │ │ + bcc e14a0 <__cxa_atexit@plt+0xd506c> │ │ │ │ str fp, [sp] │ │ │ │ - ldr sl, [pc, #248] @ d8584 <__cxa_atexit@plt+0xcc150> │ │ │ │ + ldr sl, [pc, #248] @ e14dc <__cxa_atexit@plt+0xd50a8> │ │ │ │ add sl, pc, sl │ │ │ │ ldr ip, [r8, #3] │ │ │ │ ldr r0, [r8, #7] │ │ │ │ ldr r2, [r8, #27] │ │ │ │ ldr r7, [r8, #31] │ │ │ │ ldr r3, [r8, #35] @ 0x23 │ │ │ │ ldr lr, [r8, #39] @ 0x27 │ │ │ │ mov r8, r9 │ │ │ │ str sl, [r8, #4]! │ │ │ │ sub sl, r6, #15 │ │ │ │ - ldr fp, [pc, #208] @ d8588 <__cxa_atexit@plt+0xcc154> │ │ │ │ + ldr fp, [pc, #208] @ e14e0 <__cxa_atexit@plt+0xd50ac> │ │ │ │ add fp, pc, fp │ │ │ │ str r2, [r8, #24] │ │ │ │ str r7, [r8, #8] │ │ │ │ str lr, [r8, #12] │ │ │ │ mov r2, r8 │ │ │ │ str fp, [r2, #16]! │ │ │ │ str r2, [r8, #68] @ 0x44 │ │ │ │ mov r2, r8 │ │ │ │ - ldr r7, [pc, #176] @ d858c <__cxa_atexit@plt+0xcc158> │ │ │ │ + ldr r7, [pc, #176] @ e14e4 <__cxa_atexit@plt+0xd50b0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2, #28]! │ │ │ │ add r7, r8, #36 @ 0x24 │ │ │ │ stm r7, {r0, r3, lr} │ │ │ │ str ip, [r8, #48] @ 0x30 │ │ │ │ - ldr r7, [pc, #156] @ d8590 <__cxa_atexit@plt+0xcc15c> │ │ │ │ + ldr r7, [pc, #156] @ e14e8 <__cxa_atexit@plt+0xd50b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #52] @ 0x34 │ │ │ │ str r2, [r8, #56] @ 0x38 │ │ │ │ - ldr r7, [pc, #144] @ d8594 <__cxa_atexit@plt+0xcc160> │ │ │ │ + ldr r7, [pc, #144] @ e14ec <__cxa_atexit@plt+0xd50b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #60] @ 0x3c │ │ │ │ str sl, [r8, #64] @ 0x40 │ │ │ │ add r3, r8, #84 @ 0x54 │ │ │ │ sub r7, r6, #6 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d8560 <__cxa_atexit@plt+0xcc12c> │ │ │ │ - ldr r6, [pc, #124] @ d85a0 <__cxa_atexit@plt+0xcc16c> │ │ │ │ + bcc e14b8 <__cxa_atexit@plt+0xd5084> │ │ │ │ + ldr r6, [pc, #124] @ e14f8 <__cxa_atexit@plt+0xd50c4> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r6, [r9, #76]! @ 0x4c │ │ │ │ str r2, [r9, #8] │ │ │ │ str r8, [r9, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ ldr fp, [sp] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #76] @ d859c <__cxa_atexit@plt+0xcc168> │ │ │ │ + ldr r7, [pc, #76] @ e14f4 <__cxa_atexit@plt+0xd50c0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ - ldr r6, [pc, #40] @ d8598 <__cxa_atexit@plt+0xcc164> │ │ │ │ + ldr r6, [pc, #40] @ e14f0 <__cxa_atexit@plt+0xd50bc> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ ldr fp, [sp] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ @ instruction: 0xffffd738 │ │ │ │ @ instruction: 0xffffdcfc │ │ │ │ @ instruction: 0xffffeb60 │ │ │ │ - mvneq r1, ip, ror #23 │ │ │ │ - @ instruction: 0x01e11898 │ │ │ │ + strheq r8, [r0, #200]! @ 0xc8 │ │ │ │ + mvneq r8, r8, lsr r9 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r9, fp, ip, lsl #27 │ │ │ │ + biceq r1, fp, r0, lsl #8 │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - biceq r9, fp, r4, ror #26 │ │ │ │ + ldrdeq r1, [fp, #56] @ 0x38 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d85e8 <__cxa_atexit@plt+0xcc1b4> │ │ │ │ - ldr r3, [pc, #52] @ d8600 <__cxa_atexit@plt+0xcc1cc> │ │ │ │ + bcc e1540 <__cxa_atexit@plt+0xd510c> │ │ │ │ + ldr r3, [pc, #52] @ e1558 <__cxa_atexit@plt+0xd5124> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r8, [r9, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #20] @ d8604 <__cxa_atexit@plt+0xcc1d0> │ │ │ │ + ldr r3, [pc, #20] @ e155c <__cxa_atexit@plt+0xd5128> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r0, r3, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8658 <__cxa_atexit@plt+0xcc224> │ │ │ │ - ldr r1, [pc, #60] @ d8664 <__cxa_atexit@plt+0xcc230> │ │ │ │ + bhi e15b0 <__cxa_atexit@plt+0xd517c> │ │ │ │ + ldr r1, [pc, #60] @ e15bc <__cxa_atexit@plt+0xd5188> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r2, #8] │ │ │ │ ldr r2, [r2, #12] │ │ │ │ sub r2, r2, #1 │ │ │ │ stmdb r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq d864c <__cxa_atexit@plt+0xcc218> │ │ │ │ + beq e15a4 <__cxa_atexit@plt+0xd5170> │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ mov r8, r7 │ │ │ │ - b d868c <__cxa_atexit@plt+0xcc258> │ │ │ │ + b e15e4 <__cxa_atexit@plt+0xd51b0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ - b d868c <__cxa_atexit@plt+0xcc258> │ │ │ │ + b e15e4 <__cxa_atexit@plt+0xd51b0> │ │ │ │ andeq r0, r2, lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8718 <__cxa_atexit@plt+0xcc2e4> │ │ │ │ + bhi e1670 <__cxa_atexit@plt+0xd523c> │ │ │ │ and r3, r8, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d86dc <__cxa_atexit@plt+0xcc2a8> │ │ │ │ + bne e1634 <__cxa_atexit@plt+0xd5200> │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r8, [r5, #-4] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d8728 <__cxa_atexit@plt+0xcc2f4> │ │ │ │ + bcc e1680 <__cxa_atexit@plt+0xd524c> │ │ │ │ ldr r2, [r8, #2] │ │ │ │ cmp r9, #1 │ │ │ │ - bne d86f0 <__cxa_atexit@plt+0xcc2bc> │ │ │ │ - ldr r3, [pc, #120] @ d8748 <__cxa_atexit@plt+0xcc314> │ │ │ │ + bne e1648 <__cxa_atexit@plt+0xd5214> │ │ │ │ + ldr r3, [pc, #120] @ e16a0 <__cxa_atexit@plt+0xd526c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ mov r8, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #112] @ d8754 <__cxa_atexit@plt+0xcc320> │ │ │ │ + ldr r7, [pc, #112] @ e16ac <__cxa_atexit@plt+0xd5278> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #96] @ d8758 <__cxa_atexit@plt+0xcc324> │ │ │ │ + ldr r1, [pc, #96] @ e16b0 <__cxa_atexit@plt+0xd527c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r8, #6] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r0, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #48] @ d8750 <__cxa_atexit@plt+0xcc31c> │ │ │ │ + ldr r7, [pc, #48] @ e16a8 <__cxa_atexit@plt+0xd5274> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ d874c <__cxa_atexit@plt+0xcc318> │ │ │ │ + ldr r7, [pc, #28] @ e16a4 <__cxa_atexit@plt+0xd5270> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5, #-12]! │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e11698 │ │ │ │ + mvneq r8, r8, lsr r7 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r9, fp, r8, lsr #24 │ │ │ │ - mvneq r1, r4, lsl #13 │ │ │ │ + @ instruction: 0x01cb129c │ │ │ │ + mvneq r8, r4, lsr #14 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ andeq r0, r0, r2, rrx │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d87c8 <__cxa_atexit@plt+0xcc394> │ │ │ │ + bcc e1720 <__cxa_atexit@plt+0xd52ec> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ cmp r2, #1 │ │ │ │ - bne d87a4 <__cxa_atexit@plt+0xcc370> │ │ │ │ - ldr r6, [pc, #76] @ d87e0 <__cxa_atexit@plt+0xcc3ac> │ │ │ │ + bne e16fc <__cxa_atexit@plt+0xd52c8> │ │ │ │ + ldr r6, [pc, #76] @ e1738 <__cxa_atexit@plt+0xd5304> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r9, r6, #1 │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r1, [pc, #60] @ d87e8 <__cxa_atexit@plt+0xcc3b4> │ │ │ │ + ldr r1, [pc, #60] @ e1740 <__cxa_atexit@plt+0xd530c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r7, #6] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #20] @ d87e4 <__cxa_atexit@plt+0xcc3b0> │ │ │ │ + ldr r3, [pc, #20] @ e173c <__cxa_atexit@plt+0xd5308> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r1, [r1, #84]! @ 0x54 │ │ │ │ + mvneq r8, r4, ror r6 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d8888 <__cxa_atexit@plt+0xcc454> │ │ │ │ + bhi e17e0 <__cxa_atexit@plt+0xd53ac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #36 @ 0x24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d8890 <__cxa_atexit@plt+0xcc45c> │ │ │ │ - ldr lr, [pc, #132] @ d88a4 <__cxa_atexit@plt+0xcc470> │ │ │ │ + bcc e17e8 <__cxa_atexit@plt+0xd53b4> │ │ │ │ + ldr lr, [pc, #132] @ e17fc <__cxa_atexit@plt+0xd53c8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #128] @ d88a8 <__cxa_atexit@plt+0xcc474> │ │ │ │ + ldr r0, [pc, #128] @ e1800 <__cxa_atexit@plt+0xd53cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ - ldr r2, [pc, #120] @ d88ac <__cxa_atexit@plt+0xcc478> │ │ │ │ + ldr r2, [pc, #120] @ e1804 <__cxa_atexit@plt+0xd53d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #108] @ d88b0 <__cxa_atexit@plt+0xcc47c> │ │ │ │ + ldr r2, [pc, #108] @ e1808 <__cxa_atexit@plt+0xd53d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ sub r1, r6, #18 │ │ │ │ - ldr r8, [pc, #96] @ d88b4 <__cxa_atexit@plt+0xcc480> │ │ │ │ + ldr r8, [pc, #96] @ e180c <__cxa_atexit@plt+0xd53d8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r2, [pc, #92] @ d88b8 <__cxa_atexit@plt+0xcc484> │ │ │ │ + ldr r2, [pc, #92] @ e1810 <__cxa_atexit@plt+0xd53dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r2, r2, #256 @ 0x100 │ │ │ │ str r0, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ add r0, r3, #16 │ │ │ │ stm r0, {r2, r3, r8} │ │ │ │ str r1, [r3, #28] │ │ │ │ str r9, [r3, #32] │ │ │ │ sub r9, r6, #6 │ │ │ │ add r8, lr, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, r3 │ │ │ │ - b d8898 <__cxa_atexit@plt+0xcc464> │ │ │ │ + b e17f0 <__cxa_atexit@plt+0xd53bc> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - biceq r9, fp, r4, lsr #12 │ │ │ │ - mvneq r1, ip, asr #10 │ │ │ │ - mvneq r1, ip, lsl #19 │ │ │ │ - mvneq r1, r4, lsr #10 │ │ │ │ - mvneq r1, r8, asr #10 │ │ │ │ - mvneq r1, r4, ror #10 │ │ │ │ + @ instruction: 0x01cb0c98 │ │ │ │ + mvneq r8, ip, ror #11 │ │ │ │ + mvneq r8, r8, asr sl │ │ │ │ + mvneq r8, r4, asr #11 │ │ │ │ + mvneq r8, r8, ror #11 │ │ │ │ + mvneq r8, r4, lsl #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d88f8 <__cxa_atexit@plt+0xcc4c4> │ │ │ │ - ldr r3, [pc, #40] @ d8904 <__cxa_atexit@plt+0xcc4d0> │ │ │ │ + bhi e1850 <__cxa_atexit@plt+0xd541c> │ │ │ │ + ldr r3, [pc, #40] @ e185c <__cxa_atexit@plt+0xd5428> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq d88f0 <__cxa_atexit@plt+0xcc4bc> │ │ │ │ - b d8910 <__cxa_atexit@plt+0xcc4dc> │ │ │ │ + beq e1848 <__cxa_atexit@plt+0xd5414> │ │ │ │ + b e1868 <__cxa_atexit@plt+0xd5434> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ - ldr r5, [pc, #188] @ d89d8 <__cxa_atexit@plt+0xcc5a4> │ │ │ │ + ldr r5, [pc, #188] @ e1930 <__cxa_atexit@plt+0xd54fc> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r1, [r7, #7] │ │ │ │ str r5, [r2] │ │ │ │ ands r7, r1, #3 │ │ │ │ - beq d8978 <__cxa_atexit@plt+0xcc544> │ │ │ │ + beq e18d0 <__cxa_atexit@plt+0xd549c> │ │ │ │ add r5, r2, #4 │ │ │ │ sub r3, r2, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d899c <__cxa_atexit@plt+0xcc568> │ │ │ │ + bhi e18f4 <__cxa_atexit@plt+0xd54c0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d8988 <__cxa_atexit@plt+0xcc554> │ │ │ │ + bne e18e0 <__cxa_atexit@plt+0xd54ac> │ │ │ │ mov r7, #1 │ │ │ │ str r7, [r2, #-4] │ │ │ │ str r1, [r2] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r7, r6, #16 │ │ │ │ cmp r2, r7 │ │ │ │ - bcc d89b4 <__cxa_atexit@plt+0xcc580> │ │ │ │ - ldr r7, [pc, #128] @ d89e8 <__cxa_atexit@plt+0xcc5b4> │ │ │ │ + bcc e190c <__cxa_atexit@plt+0xd54d8> │ │ │ │ + ldr r7, [pc, #128] @ e1940 <__cxa_atexit@plt+0xd550c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r8, [r1, #2] │ │ │ │ add r9, r7, #1 │ │ │ │ mov r7, r1 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r1] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ d89e4 <__cxa_atexit@plt+0xcc5b0> │ │ │ │ + ldr r7, [pc, #84] @ e193c <__cxa_atexit@plt+0xd5508> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ d89e0 <__cxa_atexit@plt+0xcc5ac> │ │ │ │ + ldr r7, [pc, #60] @ e1938 <__cxa_atexit@plt+0xd5504> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r1 │ │ │ │ mov r9, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #32] @ d89dc <__cxa_atexit@plt+0xcc5a8> │ │ │ │ + ldr r6, [pc, #32] @ e1934 <__cxa_atexit@plt+0xd5500> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r7 │ │ │ │ mov r7, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffffda4 │ │ │ │ - biceq r9, fp, r4, lsr #19 │ │ │ │ - ldrdeq r1, [r1, #56]! @ 0x38 │ │ │ │ - mvneq r1, r0, lsl #8 │ │ │ │ + biceq r1, fp, r8, lsl r0 │ │ │ │ + mvneq r8, r8, ror r4 │ │ │ │ + mvneq r8, r0, lsr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ add r5, r5, #4 │ │ │ │ sub r7, r3, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d8a5c <__cxa_atexit@plt+0xcc628> │ │ │ │ + bhi e19b4 <__cxa_atexit@plt+0xd5580> │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne d8a48 <__cxa_atexit@plt+0xcc614> │ │ │ │ + bne e19a0 <__cxa_atexit@plt+0xd556c> │ │ │ │ mov r1, #1 │ │ │ │ stmda r3, {r1, r2} │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d8a74 <__cxa_atexit@plt+0xcc640> │ │ │ │ - ldr r7, [pc, #108] @ d8aa4 <__cxa_atexit@plt+0xcc670> │ │ │ │ + bcc e19cc <__cxa_atexit@plt+0xd5598> │ │ │ │ + ldr r7, [pc, #108] @ e19fc <__cxa_atexit@plt+0xd55c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r8, [r2, #2] │ │ │ │ add r9, r7, #1 │ │ │ │ mov r7, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #80] @ d8aa0 <__cxa_atexit@plt+0xcc66c> │ │ │ │ + ldr r7, [pc, #80] @ e19f8 <__cxa_atexit@plt+0xd55c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ d8a9c <__cxa_atexit@plt+0xcc668> │ │ │ │ + ldr r7, [pc, #56] @ e19f4 <__cxa_atexit@plt+0xd55c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #28] @ d8a98 <__cxa_atexit@plt+0xcc664> │ │ │ │ + ldr r6, [pc, #28] @ e19f0 <__cxa_atexit@plt+0xd55bc> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ - biceq r9, fp, r4, ror #17 │ │ │ │ - mvneq r1, r8, lsl r3 │ │ │ │ - mvneq r1, r0, lsr r3 │ │ │ │ + biceq r0, fp, r8, asr pc │ │ │ │ + strheq r8, [r0, #56]! @ 0x38 │ │ │ │ + ldrdeq r8, [r0, #48]! @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8b00 <__cxa_atexit@plt+0xcc6cc> │ │ │ │ + bhi e1a58 <__cxa_atexit@plt+0xd5624> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d8b0c <__cxa_atexit@plt+0xcc6d8> │ │ │ │ - ldr r2, [pc, #68] @ d8b1c <__cxa_atexit@plt+0xcc6e8> │ │ │ │ + bcc e1a64 <__cxa_atexit@plt+0xd5630> │ │ │ │ + ldr r2, [pc, #68] @ e1a74 <__cxa_atexit@plt+0xd5640> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ d8b20 <__cxa_atexit@plt+0xcc6ec> │ │ │ │ + ldr r8, [pc, #64] @ e1a78 <__cxa_atexit@plt+0xd5644> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ d8b24 <__cxa_atexit@plt+0xcc6f0> │ │ │ │ + ldr r1, [pc, #60] @ e1a7c <__cxa_atexit@plt+0xd5648> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -209336,139 +218510,139 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - @ instruction: 0x01b42562 │ │ │ │ - mvneq r1, ip, lsl #5 │ │ │ │ + @ instruction: 0x01b3987d │ │ │ │ + mvneq r8, ip, lsr #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d8bb8 <__cxa_atexit@plt+0xcc784> │ │ │ │ - ldr lr, [pc, #128] @ d8bd0 <__cxa_atexit@plt+0xcc79c> │ │ │ │ + bcc e1b10 <__cxa_atexit@plt+0xd56dc> │ │ │ │ + ldr lr, [pc, #128] @ e1b28 <__cxa_atexit@plt+0xd56f4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r2, [pc, #124] @ d8bd4 <__cxa_atexit@plt+0xcc7a0> │ │ │ │ + ldr r2, [pc, #124] @ e1b2c <__cxa_atexit@plt+0xd56f8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #120] @ d8bd8 <__cxa_atexit@plt+0xcc7a4> │ │ │ │ + ldr r1, [pc, #120] @ e1b30 <__cxa_atexit@plt+0xd56fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr ip, [r5] │ │ │ │ str r2, [r7, #4]! │ │ │ │ str r1, [r7, #52] @ 0x34 │ │ │ │ sub r2, r6, #14 │ │ │ │ - ldr r1, [pc, #96] @ d8bdc <__cxa_atexit@plt+0xcc7a8> │ │ │ │ + ldr r1, [pc, #96] @ e1b34 <__cxa_atexit@plt+0xd5700> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ sub r3, r6, #26 │ │ │ │ - ldr r9, [pc, #88] @ d8be0 <__cxa_atexit@plt+0xcc7ac> │ │ │ │ + ldr r9, [pc, #88] @ e1b38 <__cxa_atexit@plt+0xd5704> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r8, [r7, #8] │ │ │ │ mov r0, r7 │ │ │ │ str lr, [r0, #12]! │ │ │ │ str r8, [r7, #20] │ │ │ │ str r1, [r7, #24] │ │ │ │ add lr, r7, #28 │ │ │ │ stm lr, {r0, r7, r9} │ │ │ │ str r3, [r7, #40] @ 0x28 │ │ │ │ str r1, [r7, #44] @ 0x2c │ │ │ │ str r2, [r7, #48] @ 0x30 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #36] @ d8be4 <__cxa_atexit@plt+0xcc7b0> │ │ │ │ + ldr r7, [pc, #36] @ e1b3c <__cxa_atexit@plt+0xd5708> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ @ instruction: 0xfffffc98 │ │ │ │ - mvneq r1, r8, lsl #4 │ │ │ │ - mvneq r1, r0, lsr #4 │ │ │ │ - mvneq r1, ip, asr r5 │ │ │ │ - biceq r9, fp, ip, lsl #15 │ │ │ │ + mvneq r8, r8, lsr #5 │ │ │ │ + mvneq r8, r0, asr #5 │ │ │ │ + mvneq r8, r8, lsr #12 │ │ │ │ + biceq r0, fp, r0, lsl #28 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8c18 <__cxa_atexit@plt+0xcc7e4> │ │ │ │ + bhi e1b70 <__cxa_atexit@plt+0xd573c> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - ldr r2, [pc, #20] @ d8c20 <__cxa_atexit@plt+0xcc7ec> │ │ │ │ + ldr r2, [pc, #20] @ e1b78 <__cxa_atexit@plt+0xd5744> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, ror #2 │ │ │ │ - biceq r9, fp, r0, lsr r6 │ │ │ │ + mvneq r8, r8, lsl #4 │ │ │ │ + biceq r0, fp, r4, lsr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc d8c8c <__cxa_atexit@plt+0xcc858> │ │ │ │ - ldr r7, [pc, #92] @ d8cb0 <__cxa_atexit@plt+0xcc87c> │ │ │ │ + bcc e1be4 <__cxa_atexit@plt+0xd57b0> │ │ │ │ + ldr r7, [pc, #92] @ e1c08 <__cxa_atexit@plt+0xd57d4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #88] @ d8cb4 <__cxa_atexit@plt+0xcc880> │ │ │ │ + ldr r2, [pc, #88] @ e1c0c <__cxa_atexit@plt+0xd57d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ d8cb8 <__cxa_atexit@plt+0xcc884> │ │ │ │ + ldr r1, [pc, #84] @ e1c10 <__cxa_atexit@plt+0xd57dc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r3, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ str r7, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #7 │ │ │ │ mov r8, r9 │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ - ldr r3, [pc, #40] @ d8cbc <__cxa_atexit@plt+0xcc888> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ + ldr r3, [pc, #40] @ e1c14 <__cxa_atexit@plt+0xd57e0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #36] @ d8cc0 <__cxa_atexit@plt+0xcc88c> │ │ │ │ + ldr r7, [pc, #36] @ e1c18 <__cxa_atexit@plt+0xd57e4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffc3b4 │ │ │ │ - strdeq r9, [fp, #96] @ 0x60 │ │ │ │ + biceq r0, fp, r4, ror #26 │ │ │ │ @ instruction: 0xffffc474 │ │ │ │ - strheq r9, [fp, #104] @ 0x68 │ │ │ │ - biceq r9, fp, r0, asr #11 │ │ │ │ - biceq r9, fp, r4, lsl #13 │ │ │ │ + biceq r0, fp, ip, lsr #26 │ │ │ │ + biceq r0, fp, r4, lsr ip │ │ │ │ + strdeq r0, [fp, #200] @ 0xc8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8d30 <__cxa_atexit@plt+0xcc8fc> │ │ │ │ + bhi e1c88 <__cxa_atexit@plt+0xd5854> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc d8d3c <__cxa_atexit@plt+0xcc908> │ │ │ │ - ldr r2, [pc, #84] @ d8d4c <__cxa_atexit@plt+0xcc918> │ │ │ │ + bcc e1c94 <__cxa_atexit@plt+0xd5860> │ │ │ │ + ldr r2, [pc, #84] @ e1ca4 <__cxa_atexit@plt+0xd5870> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ d8d50 <__cxa_atexit@plt+0xcc91c> │ │ │ │ + ldr r1, [pc, #80] @ e1ca8 <__cxa_atexit@plt+0xd5874> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr sl, [r7, #16] │ │ │ │ - ldr r0, [pc, #60] @ d8d54 <__cxa_atexit@plt+0xcc920> │ │ │ │ + ldr r0, [pc, #60] @ e1cac <__cxa_atexit@plt+0xd5878> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ add r8, r0, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ @@ -209476,208 +218650,208 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - mvneq r1, r4, ror r0 │ │ │ │ - biceq r9, fp, r4, lsr #12 │ │ │ │ - strdeq r9, [fp, #80] @ 0x50 │ │ │ │ + mvneq r8, r4, lsl r1 │ │ │ │ + @ instruction: 0x01cb0c98 │ │ │ │ + biceq r0, fp, r4, ror #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d8df4 <__cxa_atexit@plt+0xcc9c0> │ │ │ │ - ldr r2, [pc, #132] @ d8dfc <__cxa_atexit@plt+0xcc9c8> │ │ │ │ + bhi e1d4c <__cxa_atexit@plt+0xd5918> │ │ │ │ + ldr r2, [pc, #132] @ e1d54 <__cxa_atexit@plt+0xd5920> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-8]! │ │ │ │ str r1, [r3, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d8dd0 <__cxa_atexit@plt+0xcc99c> │ │ │ │ - ldr r1, [pc, #100] @ d8e00 <__cxa_atexit@plt+0xcc9cc> │ │ │ │ + beq e1d28 <__cxa_atexit@plt+0xd58f4> │ │ │ │ + ldr r1, [pc, #100] @ e1d58 <__cxa_atexit@plt+0xd5924> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r1, [r3] │ │ │ │ tst r2, #3 │ │ │ │ - beq d8ddc <__cxa_atexit@plt+0xcc9a8> │ │ │ │ - ldr r3, [pc, #80] @ d8e04 <__cxa_atexit@plt+0xcc9d0> │ │ │ │ + beq e1d34 <__cxa_atexit@plt+0xd5900> │ │ │ │ + ldr r3, [pc, #80] @ e1d5c <__cxa_atexit@plt+0xd5928> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r2, #3] │ │ │ │ ldr r2, [r2, #11] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq d8dec <__cxa_atexit@plt+0xcc9b8> │ │ │ │ - b d8eb8 <__cxa_atexit@plt+0xcca84> │ │ │ │ + beq e1d44 <__cxa_atexit@plt+0xd5910> │ │ │ │ + b e1e10 <__cxa_atexit@plt+0xd59dc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - biceq r9, fp, r0, asr #10 │ │ │ │ + strheq r0, [fp, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #72] @ d8e64 <__cxa_atexit@plt+0xcca30> │ │ │ │ + ldr r2, [pc, #72] @ e1dbc <__cxa_atexit@plt+0xd5988> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ str r2, [r5] │ │ │ │ tst r3, #3 │ │ │ │ - beq d8e50 <__cxa_atexit@plt+0xcca1c> │ │ │ │ + beq e1da8 <__cxa_atexit@plt+0xd5974> │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #11] │ │ │ │ - ldr r2, [pc, #44] @ d8e68 <__cxa_atexit@plt+0xcca34> │ │ │ │ + ldr r2, [pc, #44] @ e1dc0 <__cxa_atexit@plt+0xd598c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq d8e5c <__cxa_atexit@plt+0xcca28> │ │ │ │ - b d8eb8 <__cxa_atexit@plt+0xcca84> │ │ │ │ + beq e1db4 <__cxa_atexit@plt+0xd5980> │ │ │ │ + b e1e10 <__cxa_atexit@plt+0xd59dc> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - ldrdeq r9, [fp, #76] @ 0x4c │ │ │ │ + biceq r0, fp, r0, asr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #11] │ │ │ │ - ldr r2, [pc, #28] @ d8ea8 <__cxa_atexit@plt+0xcca74> │ │ │ │ + ldr r2, [pc, #28] @ e1e00 <__cxa_atexit@plt+0xd59cc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq d8ea0 <__cxa_atexit@plt+0xcca6c> │ │ │ │ - b d8eb8 <__cxa_atexit@plt+0xcca84> │ │ │ │ + beq e1df8 <__cxa_atexit@plt+0xd59c4> │ │ │ │ + b e1e10 <__cxa_atexit@plt+0xd59dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - @ instruction: 0x01cb949c │ │ │ │ + biceq r0, fp, r0, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne d8f2c <__cxa_atexit@plt+0xccaf8> │ │ │ │ + bne e1e84 <__cxa_atexit@plt+0xd5a50> │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r5, r2 │ │ │ │ - bcc d8f94 <__cxa_atexit@plt+0xccb60> │ │ │ │ - ldr r5, [pc, #280] @ d8ffc <__cxa_atexit@plt+0xccbc8> │ │ │ │ + bcc e1eec <__cxa_atexit@plt+0xd5ab8> │ │ │ │ + ldr r5, [pc, #280] @ e1f54 <__cxa_atexit@plt+0xd5b20> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #276] @ d9000 <__cxa_atexit@plt+0xccbcc> │ │ │ │ + ldr r1, [pc, #276] @ e1f58 <__cxa_atexit@plt+0xd5b24> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #12]! │ │ │ │ str r5, [r6, #4]! │ │ │ │ ldr r5, [r3, #-4] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #256] @ d9004 <__cxa_atexit@plt+0xccbd0> │ │ │ │ + ldr lr, [pc, #256] @ e1f5c <__cxa_atexit@plt+0xd5b28> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r5, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #168] @ d8fdc <__cxa_atexit@plt+0xccba8> │ │ │ │ + ldr r7, [pc, #168] @ e1f34 <__cxa_atexit@plt+0xd5b00> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d8fa8 <__cxa_atexit@plt+0xccb74> │ │ │ │ - ldr r7, [pc, #156] @ d8fec <__cxa_atexit@plt+0xccbb8> │ │ │ │ + bcc e1f00 <__cxa_atexit@plt+0xd5acc> │ │ │ │ + ldr r7, [pc, #156] @ e1f44 <__cxa_atexit@plt+0xd5b10> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #152] @ d8ff0 <__cxa_atexit@plt+0xccbbc> │ │ │ │ + ldr r2, [pc, #152] @ e1f48 <__cxa_atexit@plt+0xd5b14> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #148] @ d8ff4 <__cxa_atexit@plt+0xccbc0> │ │ │ │ + ldr r1, [pc, #148] @ e1f4c <__cxa_atexit@plt+0xd5b18> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ str r7, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ - ldr r7, [pc, #116] @ d8ff8 <__cxa_atexit@plt+0xccbc4> │ │ │ │ + ldr r7, [pc, #116] @ e1f50 <__cxa_atexit@plt+0xd5b1c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #1 │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ - b d50dc <__cxa_atexit@plt+0xc8ca8> │ │ │ │ + b de034 <__cxa_atexit@plt+0xd1c00> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r6, [pc, #48] @ d8fe0 <__cxa_atexit@plt+0xccbac> │ │ │ │ + ldr r6, [pc, #48] @ e1f38 <__cxa_atexit@plt+0xd5b04> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r7, [pc, #44] @ d8fe4 <__cxa_atexit@plt+0xccbb0> │ │ │ │ + ldr r7, [pc, #44] @ e1f3c <__cxa_atexit@plt+0xd5b08> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ - ldr r2, [pc, #32] @ d8fe8 <__cxa_atexit@plt+0xccbb4> │ │ │ │ + ldr r2, [pc, #32] @ e1f40 <__cxa_atexit@plt+0xd5b0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x01cb939c │ │ │ │ - biceq r9, fp, r4, lsr #5 │ │ │ │ - mvneq r0, r0, lsr #27 │ │ │ │ + biceq r0, fp, r0, lsl sl │ │ │ │ + biceq r0, fp, r8, lsl r9 │ │ │ │ + mvneq r7, r0, asr #28 │ │ │ │ @ instruction: 0xffffc0b8 │ │ │ │ - strdeq r9, [fp, #52] @ 0x34 │ │ │ │ + biceq r0, fp, r8, ror #20 │ │ │ │ @ instruction: 0xffffc178 │ │ │ │ - mvneq r0, r4, ror #27 │ │ │ │ + mvneq r7, r4, lsl #29 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - strheq r9, [fp, #60] @ 0x3c │ │ │ │ - stlexheq r0, r8, [r1] │ │ │ │ + biceq r0, fp, r0, lsr sl │ │ │ │ + mvneq r7, r8, lsr pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d9080 <__cxa_atexit@plt+0xccc4c> │ │ │ │ + bne e1fd8 <__cxa_atexit@plt+0xd5ba4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d9090 <__cxa_atexit@plt+0xccc5c> │ │ │ │ - ldr r8, [pc, #104] @ d90a0 <__cxa_atexit@plt+0xccc6c> │ │ │ │ + bcc e1fe8 <__cxa_atexit@plt+0xd5bb4> │ │ │ │ + ldr r8, [pc, #104] @ e1ff8 <__cxa_atexit@plt+0xd5bc4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #100] @ d90a4 <__cxa_atexit@plt+0xccc70> │ │ │ │ + ldr lr, [pc, #100] @ e1ffc <__cxa_atexit@plt+0xd5bc8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r8, [r6, #4]! │ │ │ │ add r0, lr, #1 │ │ │ │ - ldr lr, [pc, #76] @ d90a8 <__cxa_atexit@plt+0xccc74> │ │ │ │ + ldr lr, [pc, #76] @ e2000 <__cxa_atexit@plt+0xd5bcc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -209689,775 +218863,775 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffbb4 │ │ │ │ - biceq r9, fp, r8, ror #4 │ │ │ │ - mvneq r0, r0, asr #26 │ │ │ │ - biceq r9, fp, r8, lsr #5 │ │ │ │ + ldrdeq r0, [fp, #140] @ 0x8c │ │ │ │ + mvneq r7, r0, ror #27 │ │ │ │ + biceq r0, fp, ip, lsl r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d90f4 <__cxa_atexit@plt+0xcccc0> │ │ │ │ - ldr r7, [pc, #52] @ d9108 <__cxa_atexit@plt+0xcccd4> │ │ │ │ + bhi e204c <__cxa_atexit@plt+0xd5c18> │ │ │ │ + ldr r7, [pc, #52] @ e2060 <__cxa_atexit@plt+0xd5c2c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d90e8 <__cxa_atexit@plt+0xcccb4> │ │ │ │ + beq e2040 <__cxa_atexit@plt+0xd5c0c> │ │ │ │ mov r7, r8 │ │ │ │ - b d911c <__cxa_atexit@plt+0xccce8> │ │ │ │ + b e2074 <__cxa_atexit@plt+0xd5c40> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d910c <__cxa_atexit@plt+0xcccd8> │ │ │ │ + ldr r7, [pc, #16] @ e2064 <__cxa_atexit@plt+0xd5c30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r9, fp, r4, ror r2 │ │ │ │ - biceq r9, fp, r8, asr #4 │ │ │ │ + biceq r0, fp, r8, ror #17 │ │ │ │ + strheq r0, [fp, #140] @ 0x8c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r7, [pc, #276] @ d9240 <__cxa_atexit@plt+0xcce0c> │ │ │ │ + ldr r7, [pc, #276] @ e2198 <__cxa_atexit@plt+0xd5d64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5] │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d9208 <__cxa_atexit@plt+0xccdd4> │ │ │ │ + bcc e2160 <__cxa_atexit@plt+0xd5d2c> │ │ │ │ str fp, [sp] │ │ │ │ - ldr sl, [pc, #248] @ d9244 <__cxa_atexit@plt+0xcce10> │ │ │ │ + ldr sl, [pc, #248] @ e219c <__cxa_atexit@plt+0xd5d68> │ │ │ │ add sl, pc, sl │ │ │ │ ldr ip, [r8, #3] │ │ │ │ ldr r0, [r8, #7] │ │ │ │ ldr r2, [r8, #27] │ │ │ │ ldr r7, [r8, #31] │ │ │ │ ldr r3, [r8, #35] @ 0x23 │ │ │ │ ldr lr, [r8, #39] @ 0x27 │ │ │ │ mov r8, r9 │ │ │ │ str sl, [r8, #4]! │ │ │ │ sub sl, r6, #15 │ │ │ │ - ldr fp, [pc, #208] @ d9248 <__cxa_atexit@plt+0xcce14> │ │ │ │ + ldr fp, [pc, #208] @ e21a0 <__cxa_atexit@plt+0xd5d6c> │ │ │ │ add fp, pc, fp │ │ │ │ str r2, [r8, #24] │ │ │ │ str r7, [r8, #8] │ │ │ │ str lr, [r8, #12] │ │ │ │ mov r2, r8 │ │ │ │ str fp, [r2, #16]! │ │ │ │ str r2, [r8, #68] @ 0x44 │ │ │ │ mov r2, r8 │ │ │ │ - ldr r7, [pc, #176] @ d924c <__cxa_atexit@plt+0xcce18> │ │ │ │ + ldr r7, [pc, #176] @ e21a4 <__cxa_atexit@plt+0xd5d70> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2, #28]! │ │ │ │ add r7, r8, #36 @ 0x24 │ │ │ │ stm r7, {r0, r3, lr} │ │ │ │ str ip, [r8, #48] @ 0x30 │ │ │ │ - ldr r7, [pc, #156] @ d9250 <__cxa_atexit@plt+0xcce1c> │ │ │ │ + ldr r7, [pc, #156] @ e21a8 <__cxa_atexit@plt+0xd5d74> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #52] @ 0x34 │ │ │ │ str r2, [r8, #56] @ 0x38 │ │ │ │ - ldr r7, [pc, #144] @ d9254 <__cxa_atexit@plt+0xcce20> │ │ │ │ + ldr r7, [pc, #144] @ e21ac <__cxa_atexit@plt+0xd5d78> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r8, #60] @ 0x3c │ │ │ │ str sl, [r8, #64] @ 0x40 │ │ │ │ add r3, r8, #84 @ 0x54 │ │ │ │ sub r7, r6, #6 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc d9220 <__cxa_atexit@plt+0xccdec> │ │ │ │ - ldr r6, [pc, #124] @ d9260 <__cxa_atexit@plt+0xcce2c> │ │ │ │ + bcc e2178 <__cxa_atexit@plt+0xd5d44> │ │ │ │ + ldr r6, [pc, #124] @ e21b8 <__cxa_atexit@plt+0xd5d84> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r6, [r9, #76]! @ 0x4c │ │ │ │ str r8, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ ldr fp, [sp] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #76] @ d925c <__cxa_atexit@plt+0xcce28> │ │ │ │ + ldr r7, [pc, #76] @ e21b4 <__cxa_atexit@plt+0xd5d80> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ - ldr r6, [pc, #40] @ d9258 <__cxa_atexit@plt+0xcce24> │ │ │ │ + ldr r6, [pc, #40] @ e21b0 <__cxa_atexit@plt+0xd5d7c> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ ldr fp, [sp] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ @ instruction: 0xffffca78 │ │ │ │ @ instruction: 0xffffd03c │ │ │ │ @ instruction: 0xffffdea0 │ │ │ │ - mvneq r0, ip, lsr #30 │ │ │ │ - ldrdeq r0, [r1, #184]! @ 0xb8 │ │ │ │ + strdeq r7, [r0, #248]! @ 0xf8 │ │ │ │ + mvneq r7, r8, ror ip │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r9, fp, ip, asr #1 │ │ │ │ + biceq r0, fp, r0, asr #14 │ │ │ │ @ instruction: 0xfffffb7c │ │ │ │ - biceq r9, fp, r4, ror #1 │ │ │ │ + biceq r0, fp, r8, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d92a8 <__cxa_atexit@plt+0xcce74> │ │ │ │ - ldr r3, [pc, #52] @ d92c0 <__cxa_atexit@plt+0xcce8c> │ │ │ │ + bcc e2200 <__cxa_atexit@plt+0xd5dcc> │ │ │ │ + ldr r3, [pc, #52] @ e2218 <__cxa_atexit@plt+0xd5de4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #20] @ d92c4 <__cxa_atexit@plt+0xcce90> │ │ │ │ + ldr r3, [pc, #20] @ e221c <__cxa_atexit@plt+0xd5de8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ @ instruction: 0xfffffad4 │ │ │ │ @ instruction: 0xffffffbc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d9344 <__cxa_atexit@plt+0xccf10> │ │ │ │ - ldr r7, [pc, #140] @ d9378 <__cxa_atexit@plt+0xccf44> │ │ │ │ + bhi e229c <__cxa_atexit@plt+0xd5e68> │ │ │ │ + ldr r7, [pc, #140] @ e22d0 <__cxa_atexit@plt+0xd5e9c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-8]! │ │ │ │ str r9, [r3, #4] │ │ │ │ sub r7, r3, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d9358 <__cxa_atexit@plt+0xccf24> │ │ │ │ - ldr r3, [pc, #112] @ d937c <__cxa_atexit@plt+0xccf48> │ │ │ │ + bhi e22b0 <__cxa_atexit@plt+0xd5e7c> │ │ │ │ + ldr r3, [pc, #112] @ e22d4 <__cxa_atexit@plt+0xd5ea0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #108] @ d9380 <__cxa_atexit@plt+0xccf4c> │ │ │ │ + ldr r2, [pc, #108] @ e22d8 <__cxa_atexit@plt+0xd5ea4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r9, #3 │ │ │ │ - beq d9334 <__cxa_atexit@plt+0xccf00> │ │ │ │ + beq e228c <__cxa_atexit@plt+0xd5e58> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ d938c <__cxa_atexit@plt+0xccf58> │ │ │ │ + ldr r7, [pc, #64] @ e22e4 <__cxa_atexit@plt+0xd5eb0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d9384 <__cxa_atexit@plt+0xccf50> │ │ │ │ + ldr r7, [pc, #36] @ e22dc <__cxa_atexit@plt+0xd5ea8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #32] @ d9388 <__cxa_atexit@plt+0xccf54> │ │ │ │ + ldr r5, [pc, #32] @ e22e0 <__cxa_atexit@plt+0xd5eac> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ @ instruction: 0xffffe69c │ │ │ │ - mvneq r0, r4, asr sl │ │ │ │ - biceq r8, fp, r8, lsr #31 │ │ │ │ - mvneq r0, r0, lsl #20 │ │ │ │ - biceq r9, fp, ip, lsr r0 │ │ │ │ - biceq r8, fp, r0, ror #31 │ │ │ │ + strdeq r7, [r0, #164]! @ 0xa4 │ │ │ │ + biceq r0, fp, ip, lsl r6 │ │ │ │ + mvneq r7, r0, lsr #21 │ │ │ │ + strheq r0, [fp, #96] @ 0x60 │ │ │ │ + biceq r0, fp, r4, asr r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r5 │ │ │ │ - ldr r7, [pc, #72] @ d93f4 <__cxa_atexit@plt+0xccfc0> │ │ │ │ + ldr r7, [pc, #72] @ e234c <__cxa_atexit@plt+0xd5f18> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5], #-8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d93e0 <__cxa_atexit@plt+0xccfac> │ │ │ │ - ldr r7, [pc, #56] @ d93f8 <__cxa_atexit@plt+0xccfc4> │ │ │ │ + bhi e2338 <__cxa_atexit@plt+0xd5f04> │ │ │ │ + ldr r7, [pc, #56] @ e2350 <__cxa_atexit@plt+0xd5f1c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d93d4 <__cxa_atexit@plt+0xccfa0> │ │ │ │ + beq e232c <__cxa_atexit@plt+0xd5ef8> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ d93fc <__cxa_atexit@plt+0xccfc8> │ │ │ │ + ldr r7, [pc, #20] @ e2354 <__cxa_atexit@plt+0xd5f20> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0xfffff098 │ │ │ │ - biceq r8, fp, r8, lsr pc │ │ │ │ - biceq r8, fp, r8, ror #30 │ │ │ │ + biceq r0, fp, ip, lsr #11 │ │ │ │ + ldrdeq r0, [fp, #92] @ 0x5c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ d9428 <__cxa_atexit@plt+0xccff4> │ │ │ │ + ldr r3, [pc, #20] @ e2380 <__cxa_atexit@plt+0xd5f4c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - biceq r8, fp, ip, lsr pc │ │ │ │ + strheq r0, [fp, #80] @ 0x50 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ cmp r7, #40 @ 0x28 │ │ │ │ - ble d9470 <__cxa_atexit@plt+0xcd03c> │ │ │ │ + ble e23c8 <__cxa_atexit@plt+0xd5f94> │ │ │ │ ldr r8, [r5, #8] │ │ │ │ add r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d948c <__cxa_atexit@plt+0xcd058> │ │ │ │ - ldr r3, [pc, #72] @ d94a0 <__cxa_atexit@plt+0xcd06c> │ │ │ │ + bhi e23e4 <__cxa_atexit@plt+0xd5fb0> │ │ │ │ + ldr r3, [pc, #72] @ e23f8 <__cxa_atexit@plt+0xd5fc4> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r5, {r3, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d947c <__cxa_atexit@plt+0xcd048> │ │ │ │ + beq e23d4 <__cxa_atexit@plt+0xd5fa0> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b d911c <__cxa_atexit@plt+0xccce8> │ │ │ │ + b e2074 <__cxa_atexit@plt+0xd5c40> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ d94a4 <__cxa_atexit@plt+0xcd070> │ │ │ │ + ldr r7, [pc, #16] @ e23fc <__cxa_atexit@plt+0xd5fc8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffcc0 │ │ │ │ - ldrdeq r8, [fp, #236] @ 0xec │ │ │ │ - ldrdeq r8, [fp, #232] @ 0xe8 │ │ │ │ + biceq r0, fp, r0, asr r5 │ │ │ │ + biceq r0, fp, ip, asr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9538 <__cxa_atexit@plt+0xcd104> │ │ │ │ - ldr r2, [pc, #172] @ d9574 <__cxa_atexit@plt+0xcd140> │ │ │ │ + bhi e2490 <__cxa_atexit@plt+0xd605c> │ │ │ │ + ldr r2, [pc, #172] @ e24cc <__cxa_atexit@plt+0xd6098> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d9540 <__cxa_atexit@plt+0xcd10c> │ │ │ │ - ldr r7, [pc, #148] @ d9578 <__cxa_atexit@plt+0xcd144> │ │ │ │ + bhi e2498 <__cxa_atexit@plt+0xd6064> │ │ │ │ + ldr r7, [pc, #148] @ e24d0 <__cxa_atexit@plt+0xd609c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d9558 <__cxa_atexit@plt+0xcd124> │ │ │ │ - ldr r5, [pc, #124] @ d957c <__cxa_atexit@plt+0xcd148> │ │ │ │ + bhi e24b0 <__cxa_atexit@plt+0xd607c> │ │ │ │ + ldr r5, [pc, #124] @ e24d4 <__cxa_atexit@plt+0xd60a0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r3, [pc, #120] @ d9580 <__cxa_atexit@plt+0xcd14c> │ │ │ │ + ldr r3, [pc, #120] @ e24d8 <__cxa_atexit@plt+0xd60a4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r2] │ │ │ │ str r5, [r7] │ │ │ │ tst r9, #3 │ │ │ │ - beq d9528 <__cxa_atexit@plt+0xcd0f4> │ │ │ │ + beq e2480 <__cxa_atexit@plt+0xd604c> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ d958c <__cxa_atexit@plt+0xcd158> │ │ │ │ + ldr r7, [pc, #68] @ e24e4 <__cxa_atexit@plt+0xd60b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d9584 <__cxa_atexit@plt+0xcd150> │ │ │ │ + ldr r7, [pc, #36] @ e24dc <__cxa_atexit@plt+0xd60a8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #32] @ d9588 <__cxa_atexit@plt+0xcd154> │ │ │ │ + ldr r3, [pc, #32] @ e24e0 <__cxa_atexit@plt+0xd60ac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, lsr #17 │ │ │ │ + mvneq r7, ip, asr #18 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ @ instruction: 0xffffe4a8 │ │ │ │ - mvneq r0, r0, ror #16 │ │ │ │ - biceq r8, fp, r8, lsr #27 │ │ │ │ - mvneq r0, r0, lsl #16 │ │ │ │ - biceq r8, fp, r0, asr #28 │ │ │ │ + mvneq r7, r0, lsl #18 │ │ │ │ + biceq r0, fp, ip, lsl r4 │ │ │ │ + mvneq r7, r0, lsr #17 │ │ │ │ + strheq r0, [fp, #68] @ 0x44 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc d95d0 <__cxa_atexit@plt+0xcd19c> │ │ │ │ - ldr r3, [pc, #48] @ d95e8 <__cxa_atexit@plt+0xcd1b4> │ │ │ │ + bcc e2528 <__cxa_atexit@plt+0xd60f4> │ │ │ │ + ldr r3, [pc, #48] @ e2540 <__cxa_atexit@plt+0xd610c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r8, [r9, #8] │ │ │ │ - ldr r3, [pc, #36] @ d95ec <__cxa_atexit@plt+0xcd1b8> │ │ │ │ + ldr r3, [pc, #36] @ e2544 <__cxa_atexit@plt+0xd6110> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ - ldr r7, [pc, #24] @ d95f0 <__cxa_atexit@plt+0xcd1bc> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ + ldr r7, [pc, #24] @ e2548 <__cxa_atexit@plt+0xd6114> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffef8 │ │ │ │ - ldrdeq r0, [r1, #160]! @ 0xa0 │ │ │ │ - biceq r8, fp, r0, asr #27 │ │ │ │ - biceq r8, fp, ip, lsl #27 │ │ │ │ + mvneq r7, r8, lsr #23 │ │ │ │ + biceq r0, fp, r4, lsr r4 │ │ │ │ + biceq r0, fp, r0, lsl #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9684 <__cxa_atexit@plt+0xcd250> │ │ │ │ - ldr r2, [pc, #172] @ d96c0 <__cxa_atexit@plt+0xcd28c> │ │ │ │ + bhi e25dc <__cxa_atexit@plt+0xd61a8> │ │ │ │ + ldr r2, [pc, #172] @ e2618 <__cxa_atexit@plt+0xd61e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d968c <__cxa_atexit@plt+0xcd258> │ │ │ │ - ldr r7, [pc, #148] @ d96c4 <__cxa_atexit@plt+0xcd290> │ │ │ │ + bhi e25e4 <__cxa_atexit@plt+0xd61b0> │ │ │ │ + ldr r7, [pc, #148] @ e261c <__cxa_atexit@plt+0xd61e8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d96a4 <__cxa_atexit@plt+0xcd270> │ │ │ │ - ldr r5, [pc, #124] @ d96c8 <__cxa_atexit@plt+0xcd294> │ │ │ │ + bhi e25fc <__cxa_atexit@plt+0xd61c8> │ │ │ │ + ldr r5, [pc, #124] @ e2620 <__cxa_atexit@plt+0xd61ec> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r3, [pc, #120] @ d96cc <__cxa_atexit@plt+0xcd298> │ │ │ │ + ldr r3, [pc, #120] @ e2624 <__cxa_atexit@plt+0xd61f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r2] │ │ │ │ str r5, [r7] │ │ │ │ tst r9, #3 │ │ │ │ - beq d9674 <__cxa_atexit@plt+0xcd240> │ │ │ │ + beq e25cc <__cxa_atexit@plt+0xd6198> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ d96d8 <__cxa_atexit@plt+0xcd2a4> │ │ │ │ + ldr r7, [pc, #68] @ e2630 <__cxa_atexit@plt+0xd61fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d96d0 <__cxa_atexit@plt+0xcd29c> │ │ │ │ + ldr r7, [pc, #36] @ e2628 <__cxa_atexit@plt+0xd61f4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #32] @ d96d4 <__cxa_atexit@plt+0xcd2a0> │ │ │ │ + ldr r3, [pc, #32] @ e262c <__cxa_atexit@plt+0xd61f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, ror #14 │ │ │ │ + mvneq r7, r0, lsl #16 │ │ │ │ @ instruction: 0xfffffd68 │ │ │ │ @ instruction: 0xffffe35c │ │ │ │ - mvneq r0, r4, lsl r7 │ │ │ │ - biceq r8, fp, ip, asr ip │ │ │ │ - strheq r0, [r1, #100]! @ 0x64 │ │ │ │ - strdeq r8, [fp, #196] @ 0xc4 │ │ │ │ - strheq r8, [fp, #192] @ 0xc0 │ │ │ │ + strheq r7, [r0, #116]! @ 0x74 │ │ │ │ + ldrdeq r0, [fp, #32] │ │ │ │ + mvneq r7, r4, asr r7 │ │ │ │ + biceq r0, fp, r8, ror #6 │ │ │ │ + biceq r0, fp, r4, lsr #6 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d9740 <__cxa_atexit@plt+0xcd30c> │ │ │ │ + bhi e2698 <__cxa_atexit@plt+0xd6264> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d9748 <__cxa_atexit@plt+0xcd314> │ │ │ │ - ldr r1, [pc, #80] @ d9764 <__cxa_atexit@plt+0xcd330> │ │ │ │ + bcc e26a0 <__cxa_atexit@plt+0xd626c> │ │ │ │ + ldr r1, [pc, #80] @ e26bc <__cxa_atexit@plt+0xd6288> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #76] @ d9768 <__cxa_atexit@plt+0xcd334> │ │ │ │ + ldr r0, [pc, #76] @ e26c0 <__cxa_atexit@plt+0xd628c> │ │ │ │ add r0, pc, r0 │ │ │ │ stmdb r5, {r1, sl} │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r5, [pc, #60] @ d976c <__cxa_atexit@plt+0xcd338> │ │ │ │ + ldr r5, [pc, #60] @ e26c4 <__cxa_atexit@plt+0xd6290> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r3 │ │ │ │ - b d9750 <__cxa_atexit@plt+0xcd31c> │ │ │ │ + b e26a8 <__cxa_atexit@plt+0xd6274> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d9760 <__cxa_atexit@plt+0xcd32c> │ │ │ │ + ldr r7, [pc, #8] @ e26b8 <__cxa_atexit@plt+0xd6284> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r8, fp, r0, asr ip │ │ │ │ + biceq r0, fp, r4, asr #5 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - mvneq r0, r8, ror #18 │ │ │ │ + mvneq r7, r0, asr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - strdeq r8, [fp, #184] @ 0xb8 │ │ │ │ + biceq r0, fp, ip, ror #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9818 <__cxa_atexit@plt+0xcd3e4> │ │ │ │ - ldr r2, [pc, #172] @ d9854 <__cxa_atexit@plt+0xcd420> │ │ │ │ + bhi e2770 <__cxa_atexit@plt+0xd633c> │ │ │ │ + ldr r2, [pc, #172] @ e27ac <__cxa_atexit@plt+0xd6378> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d9820 <__cxa_atexit@plt+0xcd3ec> │ │ │ │ - ldr r7, [pc, #148] @ d9858 <__cxa_atexit@plt+0xcd424> │ │ │ │ + bhi e2778 <__cxa_atexit@plt+0xd6344> │ │ │ │ + ldr r7, [pc, #148] @ e27b0 <__cxa_atexit@plt+0xd637c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d9838 <__cxa_atexit@plt+0xcd404> │ │ │ │ - ldr r5, [pc, #124] @ d985c <__cxa_atexit@plt+0xcd428> │ │ │ │ + bhi e2790 <__cxa_atexit@plt+0xd635c> │ │ │ │ + ldr r5, [pc, #124] @ e27b4 <__cxa_atexit@plt+0xd6380> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r3, [pc, #120] @ d9860 <__cxa_atexit@plt+0xcd42c> │ │ │ │ + ldr r3, [pc, #120] @ e27b8 <__cxa_atexit@plt+0xd6384> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r2] │ │ │ │ str r5, [r7] │ │ │ │ tst r9, #3 │ │ │ │ - beq d9808 <__cxa_atexit@plt+0xcd3d4> │ │ │ │ + beq e2760 <__cxa_atexit@plt+0xd632c> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ d986c <__cxa_atexit@plt+0xcd438> │ │ │ │ + ldr r7, [pc, #68] @ e27c4 <__cxa_atexit@plt+0xd6390> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d9864 <__cxa_atexit@plt+0xcd430> │ │ │ │ + ldr r7, [pc, #36] @ e27bc <__cxa_atexit@plt+0xd6388> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #32] @ d9868 <__cxa_atexit@plt+0xcd434> │ │ │ │ + ldr r3, [pc, #32] @ e27c0 <__cxa_atexit@plt+0xd638c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, asr #11 │ │ │ │ + mvneq r7, ip, ror #12 │ │ │ │ @ instruction: 0xfffffbd4 │ │ │ │ @ instruction: 0xffffe1c8 │ │ │ │ - mvneq r0, r0, lsl #11 │ │ │ │ - biceq r8, fp, r8, asr #21 │ │ │ │ - mvneq r0, r0, lsr #10 │ │ │ │ - biceq r8, fp, r0, ror #22 │ │ │ │ - biceq r8, fp, ip, lsl fp │ │ │ │ + mvneq r7, r0, lsr #12 │ │ │ │ + biceq r0, fp, ip, lsr r1 │ │ │ │ + mvneq r7, r0, asr #11 │ │ │ │ + ldrdeq r0, [fp, #20] │ │ │ │ + @ instruction: 0x01cb0190 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d98d4 <__cxa_atexit@plt+0xcd4a0> │ │ │ │ + bhi e282c <__cxa_atexit@plt+0xd63f8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc d98dc <__cxa_atexit@plt+0xcd4a8> │ │ │ │ - ldr r1, [pc, #80] @ d98f8 <__cxa_atexit@plt+0xcd4c4> │ │ │ │ + bcc e2834 <__cxa_atexit@plt+0xd6400> │ │ │ │ + ldr r1, [pc, #80] @ e2850 <__cxa_atexit@plt+0xd641c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #76] @ d98fc <__cxa_atexit@plt+0xcd4c8> │ │ │ │ + ldr r0, [pc, #76] @ e2854 <__cxa_atexit@plt+0xd6420> │ │ │ │ add r0, pc, r0 │ │ │ │ stmdb r5, {r1, r9} │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r5, [pc, #60] @ d9900 <__cxa_atexit@plt+0xcd4cc> │ │ │ │ + ldr r5, [pc, #60] @ e2858 <__cxa_atexit@plt+0xd6424> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r3 │ │ │ │ - b d98e4 <__cxa_atexit@plt+0xcd4b0> │ │ │ │ + b e283c <__cxa_atexit@plt+0xd6408> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ d98f4 <__cxa_atexit@plt+0xcd4c0> │ │ │ │ + ldr r7, [pc, #8] @ e284c <__cxa_atexit@plt+0xd6418> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r8, fp, r4, asr #21 │ │ │ │ + biceq r0, fp, r8, lsr r1 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffffee0 │ │ │ │ - ldrdeq r0, [r1, #116]! @ 0x74 │ │ │ │ + mvneq r7, ip, lsr #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r8, fp, r8, lsl #21 │ │ │ │ + strdeq r0, [fp, #12] │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ d9944 <__cxa_atexit@plt+0xcd510> │ │ │ │ + ldr r3, [pc, #8] @ e289c <__cxa_atexit@plt+0xd6468> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r8, fp, r4, ror sl │ │ │ │ - biceq r8, fp, r8, lsr sl │ │ │ │ + biceq r0, fp, r8, ror #1 │ │ │ │ + biceq r0, fp, ip, lsr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d99d8 <__cxa_atexit@plt+0xcd5a4> │ │ │ │ - ldr r2, [pc, #172] @ d9a14 <__cxa_atexit@plt+0xcd5e0> │ │ │ │ + bhi e2930 <__cxa_atexit@plt+0xd64fc> │ │ │ │ + ldr r2, [pc, #172] @ e296c <__cxa_atexit@plt+0xd6538> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d99e0 <__cxa_atexit@plt+0xcd5ac> │ │ │ │ - ldr r7, [pc, #148] @ d9a18 <__cxa_atexit@plt+0xcd5e4> │ │ │ │ + bhi e2938 <__cxa_atexit@plt+0xd6504> │ │ │ │ + ldr r7, [pc, #148] @ e2970 <__cxa_atexit@plt+0xd653c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d99f8 <__cxa_atexit@plt+0xcd5c4> │ │ │ │ - ldr r5, [pc, #124] @ d9a1c <__cxa_atexit@plt+0xcd5e8> │ │ │ │ + bhi e2950 <__cxa_atexit@plt+0xd651c> │ │ │ │ + ldr r5, [pc, #124] @ e2974 <__cxa_atexit@plt+0xd6540> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r3, [pc, #120] @ d9a20 <__cxa_atexit@plt+0xcd5ec> │ │ │ │ + ldr r3, [pc, #120] @ e2978 <__cxa_atexit@plt+0xd6544> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r2] │ │ │ │ str r5, [r7] │ │ │ │ tst r9, #3 │ │ │ │ - beq d99c8 <__cxa_atexit@plt+0xcd594> │ │ │ │ + beq e2920 <__cxa_atexit@plt+0xd64ec> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ d9a2c <__cxa_atexit@plt+0xcd5f8> │ │ │ │ + ldr r7, [pc, #68] @ e2984 <__cxa_atexit@plt+0xd6550> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ d9a24 <__cxa_atexit@plt+0xcd5f0> │ │ │ │ + ldr r7, [pc, #36] @ e297c <__cxa_atexit@plt+0xd6548> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #32] @ d9a28 <__cxa_atexit@plt+0xcd5f4> │ │ │ │ + ldr r3, [pc, #32] @ e2980 <__cxa_atexit@plt+0xd654c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, lsl #8 │ │ │ │ + mvneq r7, ip, lsr #9 │ │ │ │ @ instruction: 0xfffffa14 │ │ │ │ @ instruction: 0xffffe008 │ │ │ │ - mvneq r0, r0, asr #7 │ │ │ │ - biceq r8, fp, r8, lsl #18 │ │ │ │ - mvneq r0, r0, ror #6 │ │ │ │ - biceq r8, fp, r0, lsr #19 │ │ │ │ - biceq r8, fp, r0, asr r9 │ │ │ │ + mvneq r7, r0, ror #8 │ │ │ │ + biceq pc, sl, ip, ror pc @ │ │ │ │ + mvneq r7, r0, lsl #8 │ │ │ │ + biceq r0, fp, r4, lsl r0 │ │ │ │ + biceq pc, sl, r4, asr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d9a88 <__cxa_atexit@plt+0xcd654> │ │ │ │ - ldr lr, [pc, #64] @ d9a94 <__cxa_atexit@plt+0xcd660> │ │ │ │ + bhi e29e0 <__cxa_atexit@plt+0xd65ac> │ │ │ │ + ldr lr, [pc, #64] @ e29ec <__cxa_atexit@plt+0xd65b8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #52] @ d9a98 <__cxa_atexit@plt+0xcd664> │ │ │ │ + ldr r1, [pc, #52] @ e29f0 <__cxa_atexit@plt+0xd65bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r2, #-16] │ │ │ │ stmdb r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq d9a7c <__cxa_atexit@plt+0xcd648> │ │ │ │ + beq e29d4 <__cxa_atexit@plt+0xd65a0> │ │ │ │ mov r7, r3 │ │ │ │ - b d9aa8 <__cxa_atexit@plt+0xcd674> │ │ │ │ + b e2a00 <__cxa_atexit@plt+0xd65cc> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq r0, r0, lsl r3 │ │ │ │ - biceq r8, fp, r4, ror #17 │ │ │ │ + strheq r7, [r0, #48]! @ 0x30 │ │ │ │ + biceq pc, sl, r8, asr pc @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d9b08 <__cxa_atexit@plt+0xcd6d4> │ │ │ │ + bne e2a60 <__cxa_atexit@plt+0xd662c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d9b6c <__cxa_atexit@plt+0xcd738> │ │ │ │ - ldr r7, [pc, #248] @ d9bc8 <__cxa_atexit@plt+0xcd794> │ │ │ │ + bcc e2ac4 <__cxa_atexit@plt+0xd6690> │ │ │ │ + ldr r7, [pc, #248] @ e2b20 <__cxa_atexit@plt+0xd66ec> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #244] @ d9bcc <__cxa_atexit@plt+0xcd798> │ │ │ │ + ldr r2, [pc, #244] @ e2b24 <__cxa_atexit@plt+0xd66f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ - ldr r2, [pc, #228] @ d9bd0 <__cxa_atexit@plt+0xcd79c> │ │ │ │ + ldr r2, [pc, #228] @ e2b28 <__cxa_atexit@plt+0xd66f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r9, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9b7c <__cxa_atexit@plt+0xcd748> │ │ │ │ - ldr r7, [pc, #148] @ d9bb0 <__cxa_atexit@plt+0xcd77c> │ │ │ │ + bhi e2ad4 <__cxa_atexit@plt+0xd66a0> │ │ │ │ + ldr r7, [pc, #148] @ e2b08 <__cxa_atexit@plt+0xd66d4> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r9} │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d9b94 <__cxa_atexit@plt+0xcd760> │ │ │ │ - ldr r5, [pc, #128] @ d9bb4 <__cxa_atexit@plt+0xcd780> │ │ │ │ + bhi e2aec <__cxa_atexit@plt+0xd66b8> │ │ │ │ + ldr r5, [pc, #128] @ e2b0c <__cxa_atexit@plt+0xd66d8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #124] @ d9bb8 <__cxa_atexit@plt+0xcd784> │ │ │ │ + ldr r2, [pc, #124] @ e2b10 <__cxa_atexit@plt+0xd66dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r3] │ │ │ │ str r5, [r7] │ │ │ │ tst r9, #3 │ │ │ │ - beq d9b5c <__cxa_atexit@plt+0xcd728> │ │ │ │ + beq e2ab4 <__cxa_atexit@plt+0xd6680> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #64] @ d9bc4 <__cxa_atexit@plt+0xcd790> │ │ │ │ + ldr r7, [pc, #64] @ e2b1c <__cxa_atexit@plt+0xd66e8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ d9bbc <__cxa_atexit@plt+0xcd788> │ │ │ │ + ldr r7, [pc, #32] @ e2b14 <__cxa_atexit@plt+0xd66e0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #28] @ d9bc0 <__cxa_atexit@plt+0xcd78c> │ │ │ │ + ldr r3, [pc, #28] @ e2b18 <__cxa_atexit@plt+0xd66e4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff87c │ │ │ │ @ instruction: 0xffffde74 │ │ │ │ - mvneq r0, ip, lsr #4 │ │ │ │ - biceq r8, fp, ip, ror #14 │ │ │ │ - mvneq r0, r4, asr #3 │ │ │ │ - biceq r8, fp, r4, lsl #16 │ │ │ │ + mvneq r7, ip, asr #5 │ │ │ │ + biceq pc, sl, r0, ror #27 │ │ │ │ + mvneq r7, r4, ror #4 │ │ │ │ + biceq pc, sl, r8, ror lr @ │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - ldrdeq r8, [fp, #112] @ 0x70 │ │ │ │ - strheq r0, [r1, #32]! │ │ │ │ + biceq pc, sl, r4, asr #28 │ │ │ │ + mvneq r7, r0, asr r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9c08 <__cxa_atexit@plt+0xcd7d4> │ │ │ │ + bhi e2b60 <__cxa_atexit@plt+0xd672c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ d9c10 <__cxa_atexit@plt+0xcd7dc> │ │ │ │ + ldr r1, [pc, #24] @ e2b68 <__cxa_atexit@plt+0xd6734> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b d9c20 <__cxa_atexit@plt+0xcd7ec> │ │ │ │ + b e2b78 <__cxa_atexit@plt+0xd6744> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, ip, ror r1 │ │ │ │ + mvneq r7, ip, lsl r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi d9cd0 <__cxa_atexit@plt+0xcd89c> │ │ │ │ - ldr r3, [pc, #188] @ d9cf0 <__cxa_atexit@plt+0xcd8bc> │ │ │ │ + bhi e2c28 <__cxa_atexit@plt+0xd67f4> │ │ │ │ + ldr r3, [pc, #188] @ e2c48 <__cxa_atexit@plt+0xd6814> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq d9cb0 <__cxa_atexit@plt+0xcd87c> │ │ │ │ + beq e2c08 <__cxa_atexit@plt+0xd67d4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne d9cc0 <__cxa_atexit@plt+0xcd88c> │ │ │ │ + bne e2c18 <__cxa_atexit@plt+0xd67e4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc d9cd8 <__cxa_atexit@plt+0xcd8a4> │ │ │ │ - ldr lr, [pc, #140] @ d9cf4 <__cxa_atexit@plt+0xcd8c0> │ │ │ │ + bcc e2c30 <__cxa_atexit@plt+0xd67fc> │ │ │ │ + ldr lr, [pc, #140] @ e2c4c <__cxa_atexit@plt+0xd6818> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldmda r5, {r7, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r0, r3, #15 │ │ │ │ - ldr lr, [pc, #116] @ d9cf8 <__cxa_atexit@plt+0xcd8c4> │ │ │ │ + ldr lr, [pc, #116] @ e2c50 <__cxa_atexit@plt+0xd681c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #112] @ d9cfc <__cxa_atexit@plt+0xcd8c8> │ │ │ │ + ldr r8, [pc, #112] @ e2c54 <__cxa_atexit@plt+0xd6820> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r9, r6, #8 │ │ │ │ stm r9, {r1, r7, r8} │ │ │ │ str r2, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ @@ -210478,36 +219652,36 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r0, r8, lsl r1 │ │ │ │ - mvneq r0, r4, asr r4 │ │ │ │ + strheq r7, [r0, #24]! │ │ │ │ + mvneq r7, r0, lsr #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d9d7c <__cxa_atexit@plt+0xcd948> │ │ │ │ + bne e2cd4 <__cxa_atexit@plt+0xd68a0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d9d90 <__cxa_atexit@plt+0xcd95c> │ │ │ │ - ldr r2, [pc, #116] @ d9da0 <__cxa_atexit@plt+0xcd96c> │ │ │ │ + bcc e2ce8 <__cxa_atexit@plt+0xd68b4> │ │ │ │ + ldr r2, [pc, #116] @ e2cf8 <__cxa_atexit@plt+0xd68c4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ sub r0, r3, #15 │ │ │ │ - ldr lr, [pc, #88] @ d9da4 <__cxa_atexit@plt+0xcd970> │ │ │ │ + ldr lr, [pc, #88] @ e2cfc <__cxa_atexit@plt+0xd68c8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #84] @ d9da8 <__cxa_atexit@plt+0xcd974> │ │ │ │ + ldr r8, [pc, #84] @ e2d00 <__cxa_atexit@plt+0xd68cc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ @@ -210521,177 +219695,177 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeac │ │ │ │ - mvneq r0, r0, asr r0 │ │ │ │ - mvneq r0, ip, lsl #7 │ │ │ │ - strheq r8, [fp, #92] @ 0x5c │ │ │ │ + strdeq r7, [r0, #0]! │ │ │ │ + mvneq r7, r8, asr r4 │ │ │ │ + biceq pc, sl, r0, lsr ip @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9e14 <__cxa_atexit@plt+0xcd9e0> │ │ │ │ - ldr r2, [pc, #100] @ d9e30 <__cxa_atexit@plt+0xcd9fc> │ │ │ │ + bhi e2d6c <__cxa_atexit@plt+0xd6938> │ │ │ │ + ldr r2, [pc, #100] @ e2d88 <__cxa_atexit@plt+0xd6954> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi d9e1c <__cxa_atexit@plt+0xcd9e8> │ │ │ │ - ldr r3, [pc, #76] @ d9e34 <__cxa_atexit@plt+0xcda00> │ │ │ │ + bhi e2d74 <__cxa_atexit@plt+0xd6940> │ │ │ │ + ldr r3, [pc, #76] @ e2d8c <__cxa_atexit@plt+0xd6958> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq d9e04 <__cxa_atexit@plt+0xcd9d0> │ │ │ │ + beq e2d5c <__cxa_atexit@plt+0xd6928> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ - b d911c <__cxa_atexit@plt+0xccce8> │ │ │ │ + b e2074 <__cxa_atexit@plt+0xd5c40> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ d9e38 <__cxa_atexit@plt+0xcda04> │ │ │ │ + ldr r7, [pc, #20] @ e2d90 <__cxa_atexit@plt+0xd695c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq pc, r8, lsr #31 │ │ │ │ + mvneq r7, r8, asr #32 │ │ │ │ @ instruction: 0xfffff330 │ │ │ │ - biceq r8, fp, ip, asr #10 │ │ │ │ - biceq r8, fp, ip, lsr #10 │ │ │ │ + biceq pc, sl, r0, asr #23 │ │ │ │ + biceq pc, sl, r0, lsr #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d9e94 <__cxa_atexit@plt+0xcda60> │ │ │ │ - ldr lr, [pc, #64] @ d9ea0 <__cxa_atexit@plt+0xcda6c> │ │ │ │ + bhi e2dec <__cxa_atexit@plt+0xd69b8> │ │ │ │ + ldr lr, [pc, #64] @ e2df8 <__cxa_atexit@plt+0xd69c4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #52] @ d9ea4 <__cxa_atexit@plt+0xcda70> │ │ │ │ + ldr r1, [pc, #52] @ e2dfc <__cxa_atexit@plt+0xd69c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r2, #-16] │ │ │ │ stmdb r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq d9e88 <__cxa_atexit@plt+0xcda54> │ │ │ │ + beq e2de0 <__cxa_atexit@plt+0xd69ac> │ │ │ │ mov r7, r3 │ │ │ │ - b d9eb4 <__cxa_atexit@plt+0xcda80> │ │ │ │ + b e2e0c <__cxa_atexit@plt+0xd69d8> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq pc, r4, lsl #30 │ │ │ │ - biceq r8, fp, r0, asr #9 │ │ │ │ + mvneq r6, r4, lsr #31 │ │ │ │ + biceq pc, sl, r4, lsr fp @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne d9f14 <__cxa_atexit@plt+0xcdae0> │ │ │ │ + bne e2e6c <__cxa_atexit@plt+0xd6a38> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc d9f44 <__cxa_atexit@plt+0xcdb10> │ │ │ │ - ldr r7, [pc, #148] @ d9f70 <__cxa_atexit@plt+0xcdb3c> │ │ │ │ + bcc e2e9c <__cxa_atexit@plt+0xd6a68> │ │ │ │ + ldr r7, [pc, #148] @ e2ec8 <__cxa_atexit@plt+0xd6a94> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #144] @ d9f74 <__cxa_atexit@plt+0xcdb40> │ │ │ │ + ldr r2, [pc, #144] @ e2ecc <__cxa_atexit@plt+0xd6a98> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ - ldr r2, [pc, #128] @ d9f78 <__cxa_atexit@plt+0xcdb44> │ │ │ │ + ldr r2, [pc, #128] @ e2ed0 <__cxa_atexit@plt+0xd6a9c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi d9f54 <__cxa_atexit@plt+0xcdb20> │ │ │ │ - ldr r7, [pc, #68] @ d9f68 <__cxa_atexit@plt+0xcdb34> │ │ │ │ + bhi e2eac <__cxa_atexit@plt+0xd6a78> │ │ │ │ + ldr r7, [pc, #68] @ e2ec0 <__cxa_atexit@plt+0xd6a8c> │ │ │ │ add r7, pc, r7 │ │ │ │ stm r5, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq d9f38 <__cxa_atexit@plt+0xcdb04> │ │ │ │ + beq e2e90 <__cxa_atexit@plt+0xd6a5c> │ │ │ │ mov r7, r8 │ │ │ │ - b d911c <__cxa_atexit@plt+0xccce8> │ │ │ │ + b e2074 <__cxa_atexit@plt+0xd5c40> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #16] @ d9f6c <__cxa_atexit@plt+0xcdb38> │ │ │ │ + ldr r7, [pc, #16] @ e2ec4 <__cxa_atexit@plt+0xd6a90> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff1f4 │ │ │ │ - biceq r8, fp, r4, lsl r4 │ │ │ │ + biceq pc, sl, r8, lsl #21 │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - biceq r8, fp, r4, asr #7 │ │ │ │ - mvneq pc, r4, lsr #29 │ │ │ │ + biceq pc, sl, r8, lsr sl @ │ │ │ │ + mvneq r6, r4, asr #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi d9fb0 <__cxa_atexit@plt+0xcdb7c> │ │ │ │ + bhi e2f08 <__cxa_atexit@plt+0xd6ad4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ d9fb8 <__cxa_atexit@plt+0xcdb84> │ │ │ │ + ldr r1, [pc, #24] @ e2f10 <__cxa_atexit@plt+0xd6adc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b d9fc8 <__cxa_atexit@plt+0xcdb94> │ │ │ │ + b e2f20 <__cxa_atexit@plt+0xd6aec> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq pc, [r0, #212]! @ 0xd4 │ │ │ │ + mvneq r6, r4, ror lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi da078 <__cxa_atexit@plt+0xcdc44> │ │ │ │ - ldr r3, [pc, #188] @ da098 <__cxa_atexit@plt+0xcdc64> │ │ │ │ + bhi e2fd0 <__cxa_atexit@plt+0xd6b9c> │ │ │ │ + ldr r3, [pc, #188] @ e2ff0 <__cxa_atexit@plt+0xd6bbc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq da058 <__cxa_atexit@plt+0xcdc24> │ │ │ │ + beq e2fb0 <__cxa_atexit@plt+0xd6b7c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne da068 <__cxa_atexit@plt+0xcdc34> │ │ │ │ + bne e2fc0 <__cxa_atexit@plt+0xd6b8c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc da080 <__cxa_atexit@plt+0xcdc4c> │ │ │ │ - ldr lr, [pc, #140] @ da09c <__cxa_atexit@plt+0xcdc68> │ │ │ │ + bcc e2fd8 <__cxa_atexit@plt+0xd6ba4> │ │ │ │ + ldr lr, [pc, #140] @ e2ff4 <__cxa_atexit@plt+0xd6bc0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldmda r5, {r7, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r0, r3, #15 │ │ │ │ - ldr lr, [pc, #116] @ da0a0 <__cxa_atexit@plt+0xcdc6c> │ │ │ │ + ldr lr, [pc, #116] @ e2ff8 <__cxa_atexit@plt+0xd6bc4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #112] @ da0a4 <__cxa_atexit@plt+0xcdc70> │ │ │ │ + ldr r8, [pc, #112] @ e2ffc <__cxa_atexit@plt+0xd6bc8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r9, r6, #8 │ │ │ │ stm r9, {r1, r7, r8} │ │ │ │ str r2, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ @@ -210712,36 +219886,36 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq pc, r0, ror sp @ │ │ │ │ - mvneq r0, ip, lsr #1 │ │ │ │ + mvneq r6, r0, lsl lr │ │ │ │ + mvneq r7, r8, ror r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne da124 <__cxa_atexit@plt+0xcdcf0> │ │ │ │ + bne e307c <__cxa_atexit@plt+0xd6c48> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc da138 <__cxa_atexit@plt+0xcdd04> │ │ │ │ - ldr r2, [pc, #116] @ da148 <__cxa_atexit@plt+0xcdd14> │ │ │ │ + bcc e3090 <__cxa_atexit@plt+0xd6c5c> │ │ │ │ + ldr r2, [pc, #116] @ e30a0 <__cxa_atexit@plt+0xd6c6c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ sub r0, r3, #15 │ │ │ │ - ldr lr, [pc, #88] @ da14c <__cxa_atexit@plt+0xcdd18> │ │ │ │ + ldr lr, [pc, #88] @ e30a4 <__cxa_atexit@plt+0xd6c70> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #84] @ da150 <__cxa_atexit@plt+0xcdd1c> │ │ │ │ + ldr r8, [pc, #84] @ e30a8 <__cxa_atexit@plt+0xd6c74> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ @@ -210755,257 +219929,257 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeac │ │ │ │ - mvneq pc, r8, lsr #25 │ │ │ │ - mvneq pc, r4, ror #31 │ │ │ │ - biceq r8, fp, r8, lsr #5 │ │ │ │ + mvneq r6, r8, asr #26 │ │ │ │ + strheq r7, [r0, #0]! │ │ │ │ + biceq pc, sl, ip, lsl r9 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi da1d8 <__cxa_atexit@plt+0xcdda4> │ │ │ │ - ldr r3, [pc, #140] @ da200 <__cxa_atexit@plt+0xcddcc> │ │ │ │ + bhi e3130 <__cxa_atexit@plt+0xd6cfc> │ │ │ │ + ldr r3, [pc, #140] @ e3158 <__cxa_atexit@plt+0xd6d24> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #132] @ da204 <__cxa_atexit@plt+0xcddd0> │ │ │ │ + ldr r1, [pc, #132] @ e315c <__cxa_atexit@plt+0xd6d28> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r3, [r5, #-12] │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi da1e0 <__cxa_atexit@plt+0xcddac> │ │ │ │ - ldr r7, [pc, #104] @ da208 <__cxa_atexit@plt+0xcddd4> │ │ │ │ + bhi e3138 <__cxa_atexit@plt+0xd6d04> │ │ │ │ + ldr r7, [pc, #104] @ e3160 <__cxa_atexit@plt+0xd6d2c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #100] @ da20c <__cxa_atexit@plt+0xcddd8> │ │ │ │ + ldr r2, [pc, #100] @ e3164 <__cxa_atexit@plt+0xd6d30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r7, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ tst r9, #3 │ │ │ │ - beq da1c8 <__cxa_atexit@plt+0xcdd94> │ │ │ │ + beq e3120 <__cxa_atexit@plt+0xd6cec> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ da210 <__cxa_atexit@plt+0xcdddc> │ │ │ │ + ldr r7, [pc, #40] @ e3168 <__cxa_atexit@plt+0xd6d34> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #36] @ da214 <__cxa_atexit@plt+0xcdde0> │ │ │ │ + ldr r5, [pc, #36] @ e316c <__cxa_atexit@plt+0xd6d38> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - strdeq pc, [r0, #180]! @ 0xb4 │ │ │ │ + @ instruction: 0x01e06c94 │ │ │ │ @ instruction: 0xffffd808 │ │ │ │ - mvneq pc, r0, asr #23 │ │ │ │ - biceq r8, fp, r0, lsr #2 │ │ │ │ - mvneq pc, r8, ror fp @ │ │ │ │ - biceq r8, fp, r0, lsl #2 │ │ │ │ + mvneq r6, r0, ror #24 │ │ │ │ + @ instruction: 0x01caf794 │ │ │ │ + mvneq r6, r8, lsl ip │ │ │ │ + biceq pc, sl, r4, ror r7 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi da260 <__cxa_atexit@plt+0xcde2c> │ │ │ │ - ldr r7, [pc, #52] @ da274 <__cxa_atexit@plt+0xcde40> │ │ │ │ + bhi e31b8 <__cxa_atexit@plt+0xd6d84> │ │ │ │ + ldr r7, [pc, #52] @ e31cc <__cxa_atexit@plt+0xd6d98> │ │ │ │ add r7, pc, r7 │ │ │ │ stmda r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq da254 <__cxa_atexit@plt+0xcde20> │ │ │ │ + beq e31ac <__cxa_atexit@plt+0xd6d78> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ da278 <__cxa_atexit@plt+0xcde44> │ │ │ │ + ldr r7, [pc, #16] @ e31d0 <__cxa_atexit@plt+0xd6d9c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r3, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe218 │ │ │ │ - strheq r8, [fp, #8] │ │ │ │ - biceq r8, fp, r0, lsl #3 │ │ │ │ + biceq pc, sl, ip, lsr #14 │ │ │ │ + strdeq pc, [sl, #116] @ 0x74 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi da2d4 <__cxa_atexit@plt+0xcdea0> │ │ │ │ - ldr lr, [pc, #64] @ da2e0 <__cxa_atexit@plt+0xcdeac> │ │ │ │ + bhi e322c <__cxa_atexit@plt+0xd6df8> │ │ │ │ + ldr lr, [pc, #64] @ e3238 <__cxa_atexit@plt+0xd6e04> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #52] @ da2e4 <__cxa_atexit@plt+0xcdeb0> │ │ │ │ + ldr r1, [pc, #52] @ e323c <__cxa_atexit@plt+0xd6e08> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r2, #-16] │ │ │ │ stmdb r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq da2c8 <__cxa_atexit@plt+0xcde94> │ │ │ │ + beq e3220 <__cxa_atexit@plt+0xd6dec> │ │ │ │ mov r7, r3 │ │ │ │ - b da2f4 <__cxa_atexit@plt+0xcdec0> │ │ │ │ + b e324c <__cxa_atexit@plt+0xd6e18> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - mvneq pc, r4, asr #21 │ │ │ │ - biceq r8, fp, r4, lsl r1 │ │ │ │ + mvneq r6, r4, ror #22 │ │ │ │ + biceq pc, sl, r8, lsl #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r9, [r3, #4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne da358 <__cxa_atexit@plt+0xcdf24> │ │ │ │ + bne e32b0 <__cxa_atexit@plt+0xd6e7c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc da3b0 <__cxa_atexit@plt+0xcdf7c> │ │ │ │ - ldr r7, [pc, #212] @ da3f4 <__cxa_atexit@plt+0xcdfc0> │ │ │ │ + bcc e3308 <__cxa_atexit@plt+0xd6ed4> │ │ │ │ + ldr r7, [pc, #212] @ e334c <__cxa_atexit@plt+0xd6f18> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #208] @ da3f8 <__cxa_atexit@plt+0xcdfc4> │ │ │ │ + ldr r2, [pc, #208] @ e3350 <__cxa_atexit@plt+0xd6f1c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #1 │ │ │ │ - ldr r2, [pc, #192] @ da3fc <__cxa_atexit@plt+0xcdfc8> │ │ │ │ + ldr r2, [pc, #192] @ e3354 <__cxa_atexit@plt+0xd6f20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r9, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #128] @ da3e0 <__cxa_atexit@plt+0xcdfac> │ │ │ │ + ldr r7, [pc, #128] @ e3338 <__cxa_atexit@plt+0xd6f04> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #4] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi da3c0 <__cxa_atexit@plt+0xcdf8c> │ │ │ │ - ldr r3, [pc, #108] @ da3e4 <__cxa_atexit@plt+0xcdfb0> │ │ │ │ + bhi e3318 <__cxa_atexit@plt+0xd6ee4> │ │ │ │ + ldr r3, [pc, #108] @ e333c <__cxa_atexit@plt+0xd6f08> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #104] @ da3e8 <__cxa_atexit@plt+0xcdfb4> │ │ │ │ + ldr r2, [pc, #104] @ e3340 <__cxa_atexit@plt+0xd6f0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ tst r9, #3 │ │ │ │ - beq da3a0 <__cxa_atexit@plt+0xcdf6c> │ │ │ │ + beq e32f8 <__cxa_atexit@plt+0xd6ec4> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ - b d79ac <__cxa_atexit@plt+0xcb578> │ │ │ │ + b e0904 <__cxa_atexit@plt+0xd44d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #36] @ da3ec <__cxa_atexit@plt+0xcdfb8> │ │ │ │ + ldr r7, [pc, #36] @ e3344 <__cxa_atexit@plt+0xd6f10> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #32] @ da3f0 <__cxa_atexit@plt+0xcdfbc> │ │ │ │ + ldr r5, [pc, #32] @ e3348 <__cxa_atexit@plt+0xd6f14> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xffffd630 │ │ │ │ - mvneq pc, r8, ror #19 │ │ │ │ - biceq r7, fp, r0, asr #30 │ │ │ │ - @ instruction: 0x01e0f998 │ │ │ │ + mvneq r6, r8, lsl #21 │ │ │ │ + strheq pc, [sl, #84] @ 0x54 @ │ │ │ │ + mvneq r6, r8, lsr sl │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ - biceq r7, fp, r0, lsl #31 │ │ │ │ - mvneq pc, r0, ror #20 │ │ │ │ - biceq r7, fp, r8, lsl pc │ │ │ │ + strdeq pc, [sl, #84] @ 0x54 │ │ │ │ + mvneq r6, r0, lsl #22 │ │ │ │ + biceq pc, sl, ip, lsl #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi da448 <__cxa_atexit@plt+0xce014> │ │ │ │ - ldr r7, [pc, #52] @ da45c <__cxa_atexit@plt+0xce028> │ │ │ │ + bhi e33a0 <__cxa_atexit@plt+0xd6f6c> │ │ │ │ + ldr r7, [pc, #52] @ e33b4 <__cxa_atexit@plt+0xd6f80> │ │ │ │ add r7, pc, r7 │ │ │ │ stmda r3, {r7, r8} │ │ │ │ tst r8, #3 │ │ │ │ - beq da43c <__cxa_atexit@plt+0xce008> │ │ │ │ + beq e3394 <__cxa_atexit@plt+0xd6f60> │ │ │ │ mov r7, r8 │ │ │ │ - b d845c <__cxa_atexit@plt+0xcc028> │ │ │ │ + b e13b4 <__cxa_atexit@plt+0xd4f80> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ da460 <__cxa_atexit@plt+0xce02c> │ │ │ │ + ldr r7, [pc, #16] @ e33b8 <__cxa_atexit@plt+0xd6f84> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r3, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe030 │ │ │ │ - ldrdeq r7, [fp, #224] @ 0xe0 │ │ │ │ + biceq pc, sl, r4, asr #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi da498 <__cxa_atexit@plt+0xce064> │ │ │ │ + bhi e33f0 <__cxa_atexit@plt+0xd6fbc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ da4a0 <__cxa_atexit@plt+0xce06c> │ │ │ │ + ldr r1, [pc, #24] @ e33f8 <__cxa_atexit@plt+0xd6fc4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b da4b0 <__cxa_atexit@plt+0xce07c> │ │ │ │ + b e3408 <__cxa_atexit@plt+0xd6fd4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq pc, ip, ror #17 │ │ │ │ + mvneq r6, ip, lsl #19 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi da560 <__cxa_atexit@plt+0xce12c> │ │ │ │ - ldr r3, [pc, #188] @ da580 <__cxa_atexit@plt+0xce14c> │ │ │ │ + bhi e34b8 <__cxa_atexit@plt+0xd7084> │ │ │ │ + ldr r3, [pc, #188] @ e34d8 <__cxa_atexit@plt+0xd70a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq da540 <__cxa_atexit@plt+0xce10c> │ │ │ │ + beq e3498 <__cxa_atexit@plt+0xd7064> │ │ │ │ cmp r7, #2 │ │ │ │ - bne da550 <__cxa_atexit@plt+0xce11c> │ │ │ │ + bne e34a8 <__cxa_atexit@plt+0xd7074> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc da568 <__cxa_atexit@plt+0xce134> │ │ │ │ - ldr lr, [pc, #140] @ da584 <__cxa_atexit@plt+0xce150> │ │ │ │ + bcc e34c0 <__cxa_atexit@plt+0xd708c> │ │ │ │ + ldr lr, [pc, #140] @ e34dc <__cxa_atexit@plt+0xd70a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldmda r5, {r7, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r0, r3, #15 │ │ │ │ - ldr lr, [pc, #116] @ da588 <__cxa_atexit@plt+0xce154> │ │ │ │ + ldr lr, [pc, #116] @ e34e0 <__cxa_atexit@plt+0xd70ac> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #112] @ da58c <__cxa_atexit@plt+0xce158> │ │ │ │ + ldr r8, [pc, #112] @ e34e4 <__cxa_atexit@plt+0xd70b0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r9, r6, #8 │ │ │ │ stm r9, {r1, r7, r8} │ │ │ │ str r2, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ @@ -211026,36 +220200,36 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq pc, r8, lsl #17 │ │ │ │ - mvneq pc, r4, asr #23 │ │ │ │ + mvneq r6, r8, lsr #18 │ │ │ │ + @ instruction: 0x01e06c90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne da60c <__cxa_atexit@plt+0xce1d8> │ │ │ │ + bne e3564 <__cxa_atexit@plt+0xd7130> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc da620 <__cxa_atexit@plt+0xce1ec> │ │ │ │ - ldr r2, [pc, #116] @ da630 <__cxa_atexit@plt+0xce1fc> │ │ │ │ + bcc e3578 <__cxa_atexit@plt+0xd7144> │ │ │ │ + ldr r2, [pc, #116] @ e3588 <__cxa_atexit@plt+0xd7154> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ sub r0, r3, #15 │ │ │ │ - ldr lr, [pc, #88] @ da634 <__cxa_atexit@plt+0xce200> │ │ │ │ + ldr lr, [pc, #88] @ e358c <__cxa_atexit@plt+0xd7158> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #84] @ da638 <__cxa_atexit@plt+0xce204> │ │ │ │ + ldr r8, [pc, #84] @ e3590 <__cxa_atexit@plt+0xd715c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ @@ -211069,746 +220243,746 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeac │ │ │ │ - mvneq pc, r0, asr #15 │ │ │ │ - strdeq pc, [r0, #172]! @ 0xac │ │ │ │ - @ instruction: 0x01cb7d90 │ │ │ │ + mvneq r6, r0, ror #16 │ │ │ │ + mvneq r6, r8, asr #23 │ │ │ │ + biceq pc, sl, r4, lsl #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi da6d8 <__cxa_atexit@plt+0xce2a4> │ │ │ │ - ldr r2, [pc, #132] @ da6e0 <__cxa_atexit@plt+0xce2ac> │ │ │ │ + bhi e3630 <__cxa_atexit@plt+0xd71fc> │ │ │ │ + ldr r2, [pc, #132] @ e3638 <__cxa_atexit@plt+0xd7204> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #124] @ da6e4 <__cxa_atexit@plt+0xce2b0> │ │ │ │ + ldr r1, [pc, #124] @ e363c <__cxa_atexit@plt+0xd7208> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq da6a0 <__cxa_atexit@plt+0xce26c> │ │ │ │ - ldr r2, [pc, #100] @ da6e8 <__cxa_atexit@plt+0xce2b4> │ │ │ │ + beq e35f8 <__cxa_atexit@plt+0xd71c4> │ │ │ │ + ldr r2, [pc, #100] @ e3640 <__cxa_atexit@plt+0xd720c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq da6ac <__cxa_atexit@plt+0xce278> │ │ │ │ + beq e3604 <__cxa_atexit@plt+0xd71d0> │ │ │ │ cmp r2, #0 │ │ │ │ - bne da6c0 <__cxa_atexit@plt+0xce28c> │ │ │ │ + bne e3618 <__cxa_atexit@plt+0xd71e4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ da6ec <__cxa_atexit@plt+0xce2b8> │ │ │ │ + ldr r7, [pc, #36] @ e3644 <__cxa_atexit@plt+0xd7210> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ da6f0 <__cxa_atexit@plt+0xce2bc> │ │ │ │ + ldr r0, [pc, #28] @ e3648 <__cxa_atexit@plt+0xd7214> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq pc, ip, lsl #14 │ │ │ │ + mvneq r6, ip, lsr #15 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ - biceq r7, fp, ip, lsl #26 │ │ │ │ - biceq r7, fp, r0, lsl #26 │ │ │ │ - ldrdeq r7, [fp, #200] @ 0xc8 │ │ │ │ + biceq pc, sl, r0, lsl #7 │ │ │ │ + biceq pc, sl, r4, ror r3 @ │ │ │ │ + biceq pc, sl, ip, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #80] @ da758 <__cxa_atexit@plt+0xce324> │ │ │ │ + ldr r3, [pc, #80] @ e36b0 <__cxa_atexit@plt+0xd727c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq da72c <__cxa_atexit@plt+0xce2f8> │ │ │ │ + beq e3684 <__cxa_atexit@plt+0xd7250> │ │ │ │ cmp r3, #0 │ │ │ │ - bne da740 <__cxa_atexit@plt+0xce30c> │ │ │ │ + bne e3698 <__cxa_atexit@plt+0xd7264> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ da75c <__cxa_atexit@plt+0xce328> │ │ │ │ + ldr r7, [pc, #20] @ e36b4 <__cxa_atexit@plt+0xd7280> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #12] @ da760 <__cxa_atexit@plt+0xce32c> │ │ │ │ + ldr r0, [pc, #12] @ e36b8 <__cxa_atexit@plt+0xd7284> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - biceq r7, fp, ip, lsl #25 │ │ │ │ - biceq r7, fp, r0, lsl #25 │ │ │ │ - biceq r7, fp, r8, ror #24 │ │ │ │ + biceq pc, sl, r0, lsl #6 │ │ │ │ + strdeq pc, [sl, #36] @ 0x24 │ │ │ │ + ldrdeq pc, [sl, #44] @ 0x2c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne da790 <__cxa_atexit@plt+0xce35c> │ │ │ │ + bne e36e8 <__cxa_atexit@plt+0xd72b4> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ da7a8 <__cxa_atexit@plt+0xce374> │ │ │ │ + ldr r7, [pc, #16] @ e3700 <__cxa_atexit@plt+0xd72cc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ da7ac <__cxa_atexit@plt+0xce378> │ │ │ │ + ldr r0, [pc, #8] @ e3704 <__cxa_atexit@plt+0xd72d0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r7, fp, ip, lsr ip │ │ │ │ - biceq r7, fp, r0, lsr ip │ │ │ │ - biceq r7, fp, r8, asr ip │ │ │ │ + strheq pc, [sl, #32] @ │ │ │ │ + biceq pc, sl, r4, lsr #5 │ │ │ │ + biceq pc, sl, ip, asr #5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi da7f8 <__cxa_atexit@plt+0xce3c4> │ │ │ │ - ldr r7, [pc, #52] @ da80c <__cxa_atexit@plt+0xce3d8> │ │ │ │ + bhi e3750 <__cxa_atexit@plt+0xd731c> │ │ │ │ + ldr r7, [pc, #52] @ e3764 <__cxa_atexit@plt+0xd7330> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq da7ec <__cxa_atexit@plt+0xce3b8> │ │ │ │ + beq e3744 <__cxa_atexit@plt+0xd7310> │ │ │ │ mov r7, r9 │ │ │ │ - b da820 <__cxa_atexit@plt+0xce3ec> │ │ │ │ + b e3778 <__cxa_atexit@plt+0xd7344> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ da810 <__cxa_atexit@plt+0xce3dc> │ │ │ │ + ldr r7, [pc, #16] @ e3768 <__cxa_atexit@plt+0xd7334> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r7, fp, r0, lsr ip │ │ │ │ - strdeq r7, [fp, #184] @ 0xb8 │ │ │ │ + biceq pc, sl, r4, lsr #5 │ │ │ │ + biceq pc, sl, ip, ror #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r1, [r3, #8]! │ │ │ │ ldr r8, [r3, #-4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq da870 <__cxa_atexit@plt+0xce43c> │ │ │ │ + beq e37c8 <__cxa_atexit@plt+0xd7394> │ │ │ │ cmp r2, #3 │ │ │ │ - bne da8b4 <__cxa_atexit@plt+0xce480> │ │ │ │ + bne e380c <__cxa_atexit@plt+0xd73d8> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #3 │ │ │ │ - beq da8f8 <__cxa_atexit@plt+0xce4c4> │ │ │ │ + beq e3850 <__cxa_atexit@plt+0xd741c> │ │ │ │ cmp r2, #4 │ │ │ │ - bne da934 <__cxa_atexit@plt+0xce500> │ │ │ │ - ldr r7, [pc, #324] @ da9a8 <__cxa_atexit@plt+0xce574> │ │ │ │ + bne e388c <__cxa_atexit@plt+0xd7458> │ │ │ │ + ldr r7, [pc, #324] @ e3900 <__cxa_atexit@plt+0xd74cc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc da978 <__cxa_atexit@plt+0xce544> │ │ │ │ - ldr r7, [pc, #272] @ da998 <__cxa_atexit@plt+0xce564> │ │ │ │ + bcc e38d0 <__cxa_atexit@plt+0xd749c> │ │ │ │ + ldr r7, [pc, #272] @ e38f0 <__cxa_atexit@plt+0xd74bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #268] @ da99c <__cxa_atexit@plt+0xce568> │ │ │ │ + ldr r2, [pc, #268] @ e38f4 <__cxa_atexit@plt+0xd74c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ add r5, r5, #12 │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b d9fc8 <__cxa_atexit@plt+0xcdb94> │ │ │ │ + b e2f20 <__cxa_atexit@plt+0xd6aec> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc da978 <__cxa_atexit@plt+0xce544> │ │ │ │ - ldr r7, [pc, #224] @ da9ac <__cxa_atexit@plt+0xce578> │ │ │ │ + bcc e38d0 <__cxa_atexit@plt+0xd749c> │ │ │ │ + ldr r7, [pc, #224] @ e3904 <__cxa_atexit@plt+0xd74d0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #220] @ da9b0 <__cxa_atexit@plt+0xce57c> │ │ │ │ + ldr r2, [pc, #220] @ e3908 <__cxa_atexit@plt+0xd74d4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ add r5, r5, #12 │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b d9c20 <__cxa_atexit@plt+0xcd7ec> │ │ │ │ + b e2b78 <__cxa_atexit@plt+0xd6744> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc da988 <__cxa_atexit@plt+0xce554> │ │ │ │ - ldr r5, [pc, #164] @ da9b4 <__cxa_atexit@plt+0xce580> │ │ │ │ + bcc e38e0 <__cxa_atexit@plt+0xd74ac> │ │ │ │ + ldr r5, [pc, #164] @ e390c <__cxa_atexit@plt+0xd74d8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r0, [pc, #160] @ da9b8 <__cxa_atexit@plt+0xce584> │ │ │ │ + ldr r0, [pc, #160] @ e3910 <__cxa_atexit@plt+0xd74dc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r5, [r3] │ │ │ │ str r0, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r6 │ │ │ │ mov r6, r2 │ │ │ │ - b c939c <__cxa_atexit@plt+0xbcf68> │ │ │ │ + b d22f4 <__cxa_atexit@plt+0xc5ec0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc da978 <__cxa_atexit@plt+0xce544> │ │ │ │ - ldr r7, [pc, #84] @ da9a0 <__cxa_atexit@plt+0xce56c> │ │ │ │ + bcc e38d0 <__cxa_atexit@plt+0xd749c> │ │ │ │ + ldr r7, [pc, #84] @ e38f8 <__cxa_atexit@plt+0xd74c4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #80] @ da9a4 <__cxa_atexit@plt+0xce570> │ │ │ │ + ldr r2, [pc, #80] @ e38fc <__cxa_atexit@plt+0xd74c8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ add r5, r5, #12 │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b da4b0 <__cxa_atexit@plt+0xce07c> │ │ │ │ + b e3408 <__cxa_atexit@plt+0xd6fd4> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff5bc │ │ │ │ @ instruction: 0xfffff734 │ │ │ │ @ instruction: 0xfffff938 │ │ │ │ @ instruction: 0xfffffb58 │ │ │ │ - @ instruction: 0x01cb7b90 │ │ │ │ + biceq pc, sl, r4, lsl #4 │ │ │ │ @ instruction: 0xfffff16c │ │ │ │ @ instruction: 0xfffff348 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffd2c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ da9dc <__cxa_atexit@plt+0xce5a8> │ │ │ │ + ldr r3, [pc, #16] @ e3934 <__cxa_atexit@plt+0xd7500> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r7, fp, r8, ror #17 │ │ │ │ + biceq lr, sl, ip, asr pc │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ daa00 <__cxa_atexit@plt+0xce5cc> │ │ │ │ + ldr r3, [pc, #8] @ e3958 <__cxa_atexit@plt+0xd7524> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq r7, fp, r0, asr #20 │ │ │ │ + strheq pc, [sl, #4] @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ daa24 <__cxa_atexit@plt+0xce5f0> │ │ │ │ + ldr r3, [pc, #8] @ e397c <__cxa_atexit@plt+0xd7548> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq r7, fp, r4, lsr sl │ │ │ │ + biceq pc, sl, r8, lsr #1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ daa48 <__cxa_atexit@plt+0xce614> │ │ │ │ + ldr r3, [pc, #8] @ e39a0 <__cxa_atexit@plt+0xd756c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq r7, fp, r8, lsr #20 │ │ │ │ + @ instruction: 0x01caf09c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ daa6c <__cxa_atexit@plt+0xce638> │ │ │ │ + ldr r3, [pc, #8] @ e39c4 <__cxa_atexit@plt+0xd7590> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq r7, fp, ip, lsl sl │ │ │ │ + @ instruction: 0x01caf090 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ - ldr r3, [pc, #8] @ daa90 <__cxa_atexit@plt+0xce65c> │ │ │ │ + ldr r3, [pc, #8] @ e39e8 <__cxa_atexit@plt+0xd75b4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - biceq r7, fp, r0, lsl sl │ │ │ │ + biceq pc, sl, r4, lsl #1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ daab4 <__cxa_atexit@plt+0xce680> │ │ │ │ + ldr r3, [pc, #8] @ e3a0c <__cxa_atexit@plt+0xd75d8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 1955c38 <__cxa_atexit@plt+0x1949804> │ │ │ │ - biceq r7, fp, r4, asr #20 │ │ │ │ - biceq r7, fp, r0, asr sl │ │ │ │ + strheq pc, [sl, #8] @ │ │ │ │ + biceq pc, sl, r4, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dab10 <__cxa_atexit@plt+0xce6dc> │ │ │ │ - ldr r2, [pc, #64] @ dab18 <__cxa_atexit@plt+0xce6e4> │ │ │ │ + bhi e3a68 <__cxa_atexit@plt+0xd7634> │ │ │ │ + ldr r2, [pc, #64] @ e3a70 <__cxa_atexit@plt+0xd763c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ dab1c <__cxa_atexit@plt+0xce6e8> │ │ │ │ + ldr r1, [pc, #60] @ e3a74 <__cxa_atexit@plt+0xd7640> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #52] @ dab20 <__cxa_atexit@plt+0xce6ec> │ │ │ │ + ldr r0, [pc, #52] @ e3a78 <__cxa_atexit@plt+0xd7644> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ - ldr r0, [pc, #44] @ dab24 <__cxa_atexit@plt+0xce6f0> │ │ │ │ + ldr r0, [pc, #44] @ e3a7c <__cxa_atexit@plt+0xd7648> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add sl, r0, #1 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ add r8, r1, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r7, fp, r0, lsr #20 │ │ │ │ - mvneq pc, r8, lsl #5 │ │ │ │ - mvneq pc, r8, ror #10 │ │ │ │ + @ instruction: 0x01caf094 │ │ │ │ + mvneq r6, r8, lsr #6 │ │ │ │ + mvneq r6, r0, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dab5c <__cxa_atexit@plt+0xce728> │ │ │ │ - ldr r2, [pc, #28] @ dab68 <__cxa_atexit@plt+0xce734> │ │ │ │ + bcc e3ab4 <__cxa_atexit@plt+0xd7680> │ │ │ │ + ldr r2, [pc, #28] @ e3ac0 <__cxa_atexit@plt+0xd768c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq pc, r8, lsl r5 @ │ │ │ │ - @ instruction: 0x01cb7998 │ │ │ │ + strdeq r6, [r0, #80]! @ 0x50 │ │ │ │ + biceq pc, sl, ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc dabb4 <__cxa_atexit@plt+0xce780> │ │ │ │ - ldr r7, [pc, #52] @ dabcc <__cxa_atexit@plt+0xce798> │ │ │ │ + bcc e3b0c <__cxa_atexit@plt+0xd76d8> │ │ │ │ + ldr r7, [pc, #52] @ e3b24 <__cxa_atexit@plt+0xd76f0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ - ldr r7, [pc, #40] @ dabd0 <__cxa_atexit@plt+0xce79c> │ │ │ │ + ldr r7, [pc, #40] @ e3b28 <__cxa_atexit@plt+0xd76f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r7, [pc, #24] @ dabd4 <__cxa_atexit@plt+0xce7a0> │ │ │ │ + ldr r7, [pc, #24] @ e3b2c <__cxa_atexit@plt+0xd76f8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - mvneq pc, r4, asr #10 │ │ │ │ - biceq r7, fp, r4, ror #18 │ │ │ │ - biceq r7, fp, ip, lsr #18 │ │ │ │ + mvneq r6, r0, lsl r6 │ │ │ │ + ldrdeq lr, [sl, #248] @ 0xf8 │ │ │ │ + biceq lr, sl, r0, lsr #31 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dac1c <__cxa_atexit@plt+0xce7e8> │ │ │ │ - ldr r3, [pc, #48] @ dac38 <__cxa_atexit@plt+0xce804> │ │ │ │ + bhi e3b74 <__cxa_atexit@plt+0xd7740> │ │ │ │ + ldr r3, [pc, #48] @ e3b90 <__cxa_atexit@plt+0xd775c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ dac3c <__cxa_atexit@plt+0xce808> │ │ │ │ + ldr r2, [pc, #44] @ e3b94 <__cxa_atexit@plt+0xd7760> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ b 1959658 <__cxa_atexit@plt+0x194d224> │ │ │ │ - ldr r7, [pc, #28] @ dac40 <__cxa_atexit@plt+0xce80c> │ │ │ │ + ldr r7, [pc, #28] @ e3b98 <__cxa_atexit@plt+0xd7764> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strdeq r7, [fp, #128] @ 0x80 │ │ │ │ - biceq r7, fp, r4, lsl #18 │ │ │ │ + biceq lr, sl, r4, ror #30 │ │ │ │ + biceq lr, sl, r8, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dac78 <__cxa_atexit@plt+0xce844> │ │ │ │ - ldr r2, [pc, #28] @ dac84 <__cxa_atexit@plt+0xce850> │ │ │ │ + bcc e3bd0 <__cxa_atexit@plt+0xd779c> │ │ │ │ + ldr r2, [pc, #28] @ e3bdc <__cxa_atexit@plt+0xd77a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strdeq pc, [r0, #60]! @ 0x3c │ │ │ │ - biceq r7, fp, r0, lsr #17 │ │ │ │ + ldrdeq r6, [r0, #68]! @ 0x44 │ │ │ │ + biceq lr, sl, r4, lsl pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi dace0 <__cxa_atexit@plt+0xce8ac> │ │ │ │ + bhi e3c38 <__cxa_atexit@plt+0xd7804> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dacd8 <__cxa_atexit@plt+0xce8a4> │ │ │ │ - ldr r3, [pc, #44] @ dace8 <__cxa_atexit@plt+0xce8b4> │ │ │ │ + beq e3c30 <__cxa_atexit@plt+0xd77fc> │ │ │ │ + ldr r3, [pc, #44] @ e3c40 <__cxa_atexit@plt+0xd780c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ dacec <__cxa_atexit@plt+0xce8b8> │ │ │ │ + ldr r2, [pc, #40] @ e3c44 <__cxa_atexit@plt+0xd7810> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1969964 <__cxa_atexit@plt+0x195d530> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r7, fp, ip, ror #16 │ │ │ │ - mvneq pc, r0, lsr #1 │ │ │ │ - biceq r7, fp, r8, asr #16 │ │ │ │ + biceq lr, sl, r0, ror #29 │ │ │ │ + mvneq r6, r0, asr #2 │ │ │ │ + strheq lr, [sl, #236] @ 0xec │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi dad5c <__cxa_atexit@plt+0xce928> │ │ │ │ + bhi e3cb4 <__cxa_atexit@plt+0xd7880> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dad54 <__cxa_atexit@plt+0xce920> │ │ │ │ - ldr r7, [pc, #64] @ dad64 <__cxa_atexit@plt+0xce930> │ │ │ │ + beq e3cac <__cxa_atexit@plt+0xd7878> │ │ │ │ + ldr r7, [pc, #64] @ e3cbc <__cxa_atexit@plt+0xd7888> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ dad68 <__cxa_atexit@plt+0xce934> │ │ │ │ + ldr r3, [pc, #60] @ e3cc0 <__cxa_atexit@plt+0xd788c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #48] @ dad6c <__cxa_atexit@plt+0xce938> │ │ │ │ + ldr r5, [pc, #48] @ e3cc4 <__cxa_atexit@plt+0xd7890> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ - ldr r5, [pc, #40] @ dad70 <__cxa_atexit@plt+0xce93c> │ │ │ │ + ldr r5, [pc, #40] @ e3cc8 <__cxa_atexit@plt+0xd7894> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r7, fp, ip, lsl r8 │ │ │ │ - mvneq pc, r8, lsr r0 @ │ │ │ │ - strheq pc, [r0, #52]! @ 0x34 @ │ │ │ │ - mvneq pc, r8, lsl r3 @ │ │ │ │ - ldrdeq r7, [fp, #112] @ 0x70 │ │ │ │ + stlexbeq lr, r0, [sl] │ │ │ │ + ldrdeq r6, [r0, #8]! │ │ │ │ + mvneq r6, r0, lsl #9 │ │ │ │ + strdeq r6, [r0, #48]! @ 0x30 │ │ │ │ + biceq lr, sl, r4, asr #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ - ldr r8, [pc, #4] @ dad94 <__cxa_atexit@plt+0xce960> │ │ │ │ + ldr r8, [pc, #4] @ e3cec <__cxa_atexit@plt+0xd78b8> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1a38d6c <__cxa_atexit@plt+0x1a2c938> │ │ │ │ - biceq r7, fp, r0, asr #15 │ │ │ │ - @ instruction: 0x01b40300 │ │ │ │ + biceq lr, sl, r4, lsr lr │ │ │ │ + @ instruction: 0x01b3761b │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b40346 │ │ │ │ + @ instruction: 0x01b37661 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r3 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b40388 │ │ │ │ + @ instruction: 0x01b376a3 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r2, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b403ca │ │ │ │ + @ instruction: 0x01b376e5 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r3, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b4040d │ │ │ │ + @ instruction: 0x01b37728 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r4, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi dae5c <__cxa_atexit@plt+0xcea28> │ │ │ │ - ldr r3, [pc, #60] @ dae6c <__cxa_atexit@plt+0xcea38> │ │ │ │ + bhi e3db4 <__cxa_atexit@plt+0xd7980> │ │ │ │ + ldr r3, [pc, #60] @ e3dc4 <__cxa_atexit@plt+0xd7990> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq dae4c <__cxa_atexit@plt+0xcea18> │ │ │ │ + beq e3da4 <__cxa_atexit@plt+0xd7970> │ │ │ │ ldr r7, [r8, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ dae70 <__cxa_atexit@plt+0xcea3c> │ │ │ │ + ldr r7, [pc, #12] @ e3dc8 <__cxa_atexit@plt+0xd7994> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r7, fp, ip, asr #14 │ │ │ │ + strheq lr, [sl, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi daedc <__cxa_atexit@plt+0xceaa8> │ │ │ │ - ldr r3, [pc, #60] @ daeec <__cxa_atexit@plt+0xceab8> │ │ │ │ + bhi e3e34 <__cxa_atexit@plt+0xd7a00> │ │ │ │ + ldr r3, [pc, #60] @ e3e44 <__cxa_atexit@plt+0xd7a10> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq daecc <__cxa_atexit@plt+0xcea98> │ │ │ │ + beq e3e24 <__cxa_atexit@plt+0xd79f0> │ │ │ │ ldr r7, [r8, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ daef0 <__cxa_atexit@plt+0xceabc> │ │ │ │ + ldr r7, [pc, #12] @ e3e48 <__cxa_atexit@plt+0xd7a14> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrdeq r7, [fp, #96] @ 0x60 │ │ │ │ + biceq lr, sl, r8, lsr sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi daf5c <__cxa_atexit@plt+0xceb28> │ │ │ │ - ldr r3, [pc, #60] @ daf6c <__cxa_atexit@plt+0xceb38> │ │ │ │ + bhi e3eb4 <__cxa_atexit@plt+0xd7a80> │ │ │ │ + ldr r3, [pc, #60] @ e3ec4 <__cxa_atexit@plt+0xd7a90> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq daf4c <__cxa_atexit@plt+0xceb18> │ │ │ │ + beq e3ea4 <__cxa_atexit@plt+0xd7a70> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ daf70 <__cxa_atexit@plt+0xceb3c> │ │ │ │ + ldr r7, [pc, #12] @ e3ec8 <__cxa_atexit@plt+0xd7a94> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r7, fp, r4, asr r6 │ │ │ │ + strheq lr, [sl, #204] @ 0xcc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi dafd4 <__cxa_atexit@plt+0xceba0> │ │ │ │ - ldr r3, [pc, #52] @ dafe4 <__cxa_atexit@plt+0xcebb0> │ │ │ │ + bhi e3f2c <__cxa_atexit@plt+0xd7af8> │ │ │ │ + ldr r3, [pc, #52] @ e3f3c <__cxa_atexit@plt+0xd7b08> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq dafc4 <__cxa_atexit@plt+0xceb90> │ │ │ │ + beq e3f1c <__cxa_atexit@plt+0xd7ae8> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ dafe8 <__cxa_atexit@plt+0xcebb4> │ │ │ │ + ldr r7, [pc, #12] @ e3f40 <__cxa_atexit@plt+0xd7b0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, fp, r0, ror #11 │ │ │ │ + biceq lr, sl, r8, asr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db07c <__cxa_atexit@plt+0xcec48> │ │ │ │ - ldr r3, [pc, #136] @ db0a4 <__cxa_atexit@plt+0xcec70> │ │ │ │ + bhi e3fd4 <__cxa_atexit@plt+0xd7ba0> │ │ │ │ + ldr r3, [pc, #136] @ e3ffc <__cxa_atexit@plt+0xd7bc8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #128] @ db0a8 <__cxa_atexit@plt+0xcec74> │ │ │ │ + ldr r1, [pc, #128] @ e4000 <__cxa_atexit@plt+0xd7bcc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r3, [r5, #-12] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq db070 <__cxa_atexit@plt+0xcec3c> │ │ │ │ + beq e3fc8 <__cxa_atexit@plt+0xd7b94> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ sub r7, r3, #1 │ │ │ │ str r7, [r2] │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc db084 <__cxa_atexit@plt+0xcec50> │ │ │ │ - ldr r2, [pc, #84] @ db0b0 <__cxa_atexit@plt+0xcec7c> │ │ │ │ + bcc e3fdc <__cxa_atexit@plt+0xd7ba8> │ │ │ │ + ldr r2, [pc, #84] @ e4008 <__cxa_atexit@plt+0xd7bd4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #32] @ db0ac <__cxa_atexit@plt+0xcec78> │ │ │ │ + ldr r6, [pc, #32] @ e4004 <__cxa_atexit@plt+0xd7bd0> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - mvneq lr, ip, asr #26 │ │ │ │ + mvneq r5, ip, ror #27 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - mvneq lr, ip, ror #26 │ │ │ │ + mvneq r5, ip, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r5] │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc db0f4 <__cxa_atexit@plt+0xcecc0> │ │ │ │ - ldr r2, [pc, #40] @ db10c <__cxa_atexit@plt+0xcecd8> │ │ │ │ + bcc e404c <__cxa_atexit@plt+0xd7c18> │ │ │ │ + ldr r2, [pc, #40] @ e4064 <__cxa_atexit@plt+0xd7c30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ db110 <__cxa_atexit@plt+0xcecdc> │ │ │ │ + ldr r3, [pc, #20] @ e4068 <__cxa_atexit@plt+0xd7c34> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq lr, r4, ror #25 │ │ │ │ + mvneq r5, r4, lsl #27 │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc db14c <__cxa_atexit@plt+0xced18> │ │ │ │ - ldr r2, [pc, #40] @ db164 <__cxa_atexit@plt+0xced30> │ │ │ │ + bcc e40a4 <__cxa_atexit@plt+0xd7c70> │ │ │ │ + ldr r2, [pc, #40] @ e40bc <__cxa_atexit@plt+0xd7c88> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ db168 <__cxa_atexit@plt+0xced34> │ │ │ │ + ldr r3, [pc, #20] @ e40c0 <__cxa_atexit@plt+0xd7c8c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq lr, ip, lsl #25 │ │ │ │ + mvneq r5, ip, lsr #26 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi db1c4 <__cxa_atexit@plt+0xced90> │ │ │ │ - ldr r2, [pc, #64] @ db1d0 <__cxa_atexit@plt+0xced9c> │ │ │ │ + bhi e411c <__cxa_atexit@plt+0xd7ce8> │ │ │ │ + ldr r2, [pc, #64] @ e4128 <__cxa_atexit@plt+0xd7cf4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq db1b8 <__cxa_atexit@plt+0xced84> │ │ │ │ - ldr r7, [pc, #44] @ db1d4 <__cxa_atexit@plt+0xceda0> │ │ │ │ + beq e4110 <__cxa_atexit@plt+0xd7cdc> │ │ │ │ + ldr r7, [pc, #44] @ e412c <__cxa_atexit@plt+0xd7cf8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ @@ -211816,181 +220990,181 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ db1f8 <__cxa_atexit@plt+0xcedc4> │ │ │ │ + ldr r3, [pc, #16] @ e4150 <__cxa_atexit@plt+0xd7d1c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #72] @ db254 <__cxa_atexit@plt+0xcee20> │ │ │ │ + ldr r2, [pc, #72] @ e41ac <__cxa_atexit@plt+0xd7d78> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq db248 <__cxa_atexit@plt+0xcee14> │ │ │ │ - ldr r2, [pc, #52] @ db258 <__cxa_atexit@plt+0xcee24> │ │ │ │ + beq e41a0 <__cxa_atexit@plt+0xd7d6c> │ │ │ │ + ldr r2, [pc, #52] @ e41b0 <__cxa_atexit@plt+0xd7d7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ mov r1, #0 │ │ │ │ ldr r3, [r3, #3] │ │ │ │ cmp r7, #1 │ │ │ │ movgt r1, #1 │ │ │ │ cmp r3, r1 │ │ │ │ addeq r2, r2, #4 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r2] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq lr, r8, lsr #23 │ │ │ │ + mvneq r5, r8, asr #24 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - ldr r3, [pc, #36] @ db294 <__cxa_atexit@plt+0xcee60> │ │ │ │ + ldr r3, [pc, #36] @ e41ec <__cxa_atexit@plt+0xd7db8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ mov r1, #0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r2, #1 │ │ │ │ movgt r1, #1 │ │ │ │ cmp r7, r1 │ │ │ │ addeq r3, r3, #4 │ │ │ │ ldr r7, [r3] │ │ │ │ bx r0 │ │ │ │ - mvneq lr, ip, asr fp │ │ │ │ + strdeq r5, [r0, #188]! @ 0xbc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db30c <__cxa_atexit@plt+0xceed8> │ │ │ │ + bhi e4264 <__cxa_atexit@plt+0xd7e30> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #100] @ db324 <__cxa_atexit@plt+0xceef0> │ │ │ │ + ldr r1, [pc, #100] @ e427c <__cxa_atexit@plt+0xd7e48> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi db318 <__cxa_atexit@plt+0xceee4> │ │ │ │ - ldr r2, [pc, #80] @ db328 <__cxa_atexit@plt+0xceef4> │ │ │ │ + bhi e4270 <__cxa_atexit@plt+0xd7e3c> │ │ │ │ + ldr r2, [pc, #80] @ e4280 <__cxa_atexit@plt+0xd7e4c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq db2fc <__cxa_atexit@plt+0xceec8> │ │ │ │ + beq e4254 <__cxa_atexit@plt+0xd7e20> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ - b db418 <__cxa_atexit@plt+0xcefe4> │ │ │ │ + b e4370 <__cxa_atexit@plt+0xd7f3c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r0, #164]! @ 0xa4 │ │ │ │ + mvneq r5, r4, asr fp │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db388 <__cxa_atexit@plt+0xcef54> │ │ │ │ - ldr lr, [pc, #72] @ db394 <__cxa_atexit@plt+0xcef60> │ │ │ │ + bhi e42e0 <__cxa_atexit@plt+0xd7eac> │ │ │ │ + ldr lr, [pc, #72] @ e42ec <__cxa_atexit@plt+0xd7eb8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #60] @ db398 <__cxa_atexit@plt+0xcef64> │ │ │ │ + ldr r1, [pc, #60] @ e42f0 <__cxa_atexit@plt+0xd7ebc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq db37c <__cxa_atexit@plt+0xcef48> │ │ │ │ + beq e42d4 <__cxa_atexit@plt+0xd7ea0> │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq lr, r8, lsl sl │ │ │ │ + strheq r5, [r0, #168]! @ 0xa8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi db400 <__cxa_atexit@plt+0xcefcc> │ │ │ │ - ldr r2, [pc, #52] @ db40c <__cxa_atexit@plt+0xcefd8> │ │ │ │ + bhi e4358 <__cxa_atexit@plt+0xd7f24> │ │ │ │ + ldr r2, [pc, #52] @ e4364 <__cxa_atexit@plt+0xd7f30> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq db3f4 <__cxa_atexit@plt+0xcefc0> │ │ │ │ + beq e434c <__cxa_atexit@plt+0xd7f18> │ │ │ │ mov r7, r8 │ │ │ │ - b db418 <__cxa_atexit@plt+0xcefe4> │ │ │ │ + b e4370 <__cxa_atexit@plt+0xd7f3c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne db4cc <__cxa_atexit@plt+0xcf098> │ │ │ │ + bne e4424 <__cxa_atexit@plt+0xd7ff0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #80 @ 0x50 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc db4e0 <__cxa_atexit@plt+0xcf0ac> │ │ │ │ - ldr r8, [pc, #184] @ db4f4 <__cxa_atexit@plt+0xcf0c0> │ │ │ │ + bcc e4438 <__cxa_atexit@plt+0xd8004> │ │ │ │ + ldr r8, [pc, #184] @ e444c <__cxa_atexit@plt+0xd8018> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #180] @ db4f8 <__cxa_atexit@plt+0xcf0c4> │ │ │ │ + ldr lr, [pc, #180] @ e4450 <__cxa_atexit@plt+0xd801c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ str r8, [r6, #4]! │ │ │ │ - ldr r8, [pc, #156] @ db4fc <__cxa_atexit@plt+0xcf0c8> │ │ │ │ + ldr r8, [pc, #156] @ e4454 <__cxa_atexit@plt+0xd8020> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r2, r3, #19 │ │ │ │ - ldr r9, [pc, #140] @ db500 <__cxa_atexit@plt+0xcf0cc> │ │ │ │ + ldr r9, [pc, #140] @ e4458 <__cxa_atexit@plt+0xd8024> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r7, r3, #47 @ 0x2f │ │ │ │ - ldr sl, [pc, #132] @ db504 <__cxa_atexit@plt+0xcf0d0> │ │ │ │ + ldr sl, [pc, #132] @ e445c <__cxa_atexit@plt+0xd8028> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ mov r1, r6 │ │ │ │ str sl, [r1, #16]! │ │ │ │ str r0, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r1, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ @@ -212003,215 +221177,215 @@ │ │ │ │ stm lr, {r1, r7, r9} │ │ │ │ str r2, [r6, #72] @ 0x48 │ │ │ │ str r6, [r6, #76] @ 0x4c │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ db4f0 <__cxa_atexit@plt+0xcf0bc> │ │ │ │ + ldr r7, [pc, #28] @ e4448 <__cxa_atexit@plt+0xd8014> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #80 @ 0x50 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01e0e894 │ │ │ │ + mvneq r5, r4, lsr r9 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - mvneq lr, r4, asr #18 │ │ │ │ - mvneq lr, r8, lsr #18 │ │ │ │ - strheq lr, [r0, #160]! @ 0xa0 │ │ │ │ + mvneq r5, r4, ror #19 │ │ │ │ + mvneq r5, r8, asr #19 │ │ │ │ + mvneq r5, r0, asr fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db574 <__cxa_atexit@plt+0xcf140> │ │ │ │ + bhi e44cc <__cxa_atexit@plt+0xd8098> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc db580 <__cxa_atexit@plt+0xcf14c> │ │ │ │ - ldr lr, [pc, #88] @ db590 <__cxa_atexit@plt+0xcf15c> │ │ │ │ + bcc e44d8 <__cxa_atexit@plt+0xd80a4> │ │ │ │ + ldr lr, [pc, #88] @ e44e8 <__cxa_atexit@plt+0xd80b4> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #80] @ db594 <__cxa_atexit@plt+0xcf160> │ │ │ │ + ldr r0, [pc, #80] @ e44ec <__cxa_atexit@plt+0xd80b8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r9, [pc, #64] @ db598 <__cxa_atexit@plt+0xcf164> │ │ │ │ + ldr r9, [pc, #64] @ e44f0 <__cxa_atexit@plt+0xd80bc> │ │ │ │ add r9, pc, r9 │ │ │ │ sub r1, r6, #3 │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r9, [r5, #-16] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - mvneq lr, r0, lsr r8 │ │ │ │ + ldrdeq r5, [r0, #128]! @ 0x80 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi db5ec <__cxa_atexit@plt+0xcf1b8> │ │ │ │ - ldr r2, [pc, #52] @ db5f8 <__cxa_atexit@plt+0xcf1c4> │ │ │ │ + bhi e4544 <__cxa_atexit@plt+0xd8110> │ │ │ │ + ldr r2, [pc, #52] @ e4550 <__cxa_atexit@plt+0xd811c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r3, #-4] │ │ │ │ stm r3, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq db5e0 <__cxa_atexit@plt+0xcf1ac> │ │ │ │ + beq e4538 <__cxa_atexit@plt+0xd8104> │ │ │ │ mov r7, r8 │ │ │ │ - b db418 <__cxa_atexit@plt+0xcefe4> │ │ │ │ + b e4370 <__cxa_atexit@plt+0xd7f3c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ add r5, r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db678 <__cxa_atexit@plt+0xcf244> │ │ │ │ + bhi e45d0 <__cxa_atexit@plt+0xd819c> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #108] @ db690 <__cxa_atexit@plt+0xcf25c> │ │ │ │ + ldr r1, [pc, #108] @ e45e8 <__cxa_atexit@plt+0xd81b4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi db684 <__cxa_atexit@plt+0xcf250> │ │ │ │ - ldr r2, [pc, #88] @ db694 <__cxa_atexit@plt+0xcf260> │ │ │ │ + bhi e45dc <__cxa_atexit@plt+0xd81a8> │ │ │ │ + ldr r2, [pc, #88] @ e45ec <__cxa_atexit@plt+0xd81b8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq db668 <__cxa_atexit@plt+0xcf234> │ │ │ │ + beq e45c0 <__cxa_atexit@plt+0xd818c> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ - b db78c <__cxa_atexit@plt+0xcf358> │ │ │ │ + b e46e4 <__cxa_atexit@plt+0xd82b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r0, asr r7 │ │ │ │ + strdeq r5, [r0, #112]! @ 0x70 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db6f4 <__cxa_atexit@plt+0xcf2c0> │ │ │ │ - ldr lr, [pc, #72] @ db700 <__cxa_atexit@plt+0xcf2cc> │ │ │ │ + bhi e464c <__cxa_atexit@plt+0xd8218> │ │ │ │ + ldr lr, [pc, #72] @ e4658 <__cxa_atexit@plt+0xd8224> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #60] @ db704 <__cxa_atexit@plt+0xcf2d0> │ │ │ │ + ldr r1, [pc, #60] @ e465c <__cxa_atexit@plt+0xd8228> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq db6e8 <__cxa_atexit@plt+0xcf2b4> │ │ │ │ + beq e4640 <__cxa_atexit@plt+0xd820c> │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq lr, ip, lsr #13 │ │ │ │ + mvneq r5, ip, asr #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi db774 <__cxa_atexit@plt+0xcf340> │ │ │ │ - ldr r2, [pc, #60] @ db780 <__cxa_atexit@plt+0xcf34c> │ │ │ │ + bhi e46cc <__cxa_atexit@plt+0xd8298> │ │ │ │ + ldr r2, [pc, #60] @ e46d8 <__cxa_atexit@plt+0xd82a4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r2, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq db768 <__cxa_atexit@plt+0xcf334> │ │ │ │ + beq e46c0 <__cxa_atexit@plt+0xd828c> │ │ │ │ mov r7, r8 │ │ │ │ - b db78c <__cxa_atexit@plt+0xcf358> │ │ │ │ + b e46e4 <__cxa_atexit@plt+0xd82b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne db840 <__cxa_atexit@plt+0xcf40c> │ │ │ │ + bne e4798 <__cxa_atexit@plt+0xd8364> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #80 @ 0x50 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc db854 <__cxa_atexit@plt+0xcf420> │ │ │ │ - ldr r8, [pc, #180] @ db864 <__cxa_atexit@plt+0xcf430> │ │ │ │ + bcc e47ac <__cxa_atexit@plt+0xd8378> │ │ │ │ + ldr r8, [pc, #180] @ e47bc <__cxa_atexit@plt+0xd8388> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #176] @ db868 <__cxa_atexit@plt+0xcf434> │ │ │ │ + ldr lr, [pc, #176] @ e47c0 <__cxa_atexit@plt+0xd838c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #4] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ str r8, [r6, #4]! │ │ │ │ - ldr r8, [pc, #152] @ db86c <__cxa_atexit@plt+0xcf438> │ │ │ │ + ldr r8, [pc, #152] @ e47c4 <__cxa_atexit@plt+0xd8390> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r2, r3, #19 │ │ │ │ - ldr r9, [pc, #136] @ db870 <__cxa_atexit@plt+0xcf43c> │ │ │ │ + ldr r9, [pc, #136] @ e47c8 <__cxa_atexit@plt+0xd8394> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r7, r3, #47 @ 0x2f │ │ │ │ - ldr sl, [pc, #128] @ db874 <__cxa_atexit@plt+0xcf440> │ │ │ │ + ldr sl, [pc, #128] @ e47cc <__cxa_atexit@plt+0xd8398> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ mov r1, r6 │ │ │ │ str sl, [r1, #16]! │ │ │ │ str r0, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r1, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ @@ -212235,59 +221409,59 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #80 @ 0x50 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ - ldrdeq lr, [r0, #80]! @ 0x50 │ │ │ │ - strheq lr, [r0, #84]! @ 0x54 │ │ │ │ - mvneq lr, ip, lsr r7 │ │ │ │ + mvneq r5, r0, ror r6 │ │ │ │ + mvneq r5, r4, asr r6 │ │ │ │ + ldrdeq r5, [r0, #124]! @ 0x7c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db930 <__cxa_atexit@plt+0xcf4fc> │ │ │ │ + bhi e4888 <__cxa_atexit@plt+0xd8454> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc db93c <__cxa_atexit@plt+0xcf508> │ │ │ │ - ldr lr, [pc, #176] @ db958 <__cxa_atexit@plt+0xcf524> │ │ │ │ + bcc e4894 <__cxa_atexit@plt+0xd8460> │ │ │ │ + ldr lr, [pc, #176] @ e48b0 <__cxa_atexit@plt+0xd847c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #172] @ db95c <__cxa_atexit@plt+0xcf528> │ │ │ │ + ldr r0, [pc, #172] @ e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r1, [pc, #152] @ db960 <__cxa_atexit@plt+0xcf52c> │ │ │ │ + ldr r1, [pc, #152] @ e48b8 <__cxa_atexit@plt+0xd8484> │ │ │ │ add r1, pc, r1 │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str r0, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #7 │ │ │ │ sub r1, r5, #24 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi db94c <__cxa_atexit@plt+0xcf518> │ │ │ │ - ldr r2, [pc, #108] @ db964 <__cxa_atexit@plt+0xcf530> │ │ │ │ + bhi e48a4 <__cxa_atexit@plt+0xd8470> │ │ │ │ + ldr r2, [pc, #108] @ e48bc <__cxa_atexit@plt+0xd8488> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-12] │ │ │ │ ldr r7, [r6, #-4] │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r7, [r5, #-20] @ 0xffffffec │ │ │ │ tst r8, #3 │ │ │ │ - beq db920 <__cxa_atexit@plt+0xcf4ec> │ │ │ │ + beq e4878 <__cxa_atexit@plt+0xd8444> │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r8 │ │ │ │ - b db78c <__cxa_atexit@plt+0xcf358> │ │ │ │ + b e46e4 <__cxa_atexit@plt+0xd82b0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @@ -212295,142 +221469,142 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ - mvneq lr, r4, asr #9 │ │ │ │ + mvneq r5, r4, ror #10 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi db9e4 <__cxa_atexit@plt+0xcf5b0> │ │ │ │ + bhi e493c <__cxa_atexit@plt+0xd8508> │ │ │ │ ldr r8, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #108] @ db9fc <__cxa_atexit@plt+0xcf5c8> │ │ │ │ + ldr r1, [pc, #108] @ e4954 <__cxa_atexit@plt+0xd8520> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r3} │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi db9f0 <__cxa_atexit@plt+0xcf5bc> │ │ │ │ - ldr r2, [pc, #88] @ dba00 <__cxa_atexit@plt+0xcf5cc> │ │ │ │ + bhi e4948 <__cxa_atexit@plt+0xd8514> │ │ │ │ + ldr r2, [pc, #88] @ e4958 <__cxa_atexit@plt+0xd8524> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ tst r8, #3 │ │ │ │ - beq db9d4 <__cxa_atexit@plt+0xcf5a0> │ │ │ │ + beq e492c <__cxa_atexit@plt+0xd84f8> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ - b dbaf8 <__cxa_atexit@plt+0xcf6c4> │ │ │ │ + b e4a50 <__cxa_atexit@plt+0xd861c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq lr, r4, ror #7 │ │ │ │ + mvneq r5, r4, lsl #9 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi dba60 <__cxa_atexit@plt+0xcf62c> │ │ │ │ - ldr lr, [pc, #72] @ dba6c <__cxa_atexit@plt+0xcf638> │ │ │ │ + bhi e49b8 <__cxa_atexit@plt+0xd8584> │ │ │ │ + ldr lr, [pc, #72] @ e49c4 <__cxa_atexit@plt+0xd8590> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #60] @ dba70 <__cxa_atexit@plt+0xcf63c> │ │ │ │ + ldr r1, [pc, #60] @ e49c8 <__cxa_atexit@plt+0xd8594> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq dba54 <__cxa_atexit@plt+0xcf620> │ │ │ │ + beq e49ac <__cxa_atexit@plt+0xd8578> │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq lr, r0, asr #6 │ │ │ │ + mvneq r5, r0, ror #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dbae0 <__cxa_atexit@plt+0xcf6ac> │ │ │ │ - ldr r2, [pc, #60] @ dbaec <__cxa_atexit@plt+0xcf6b8> │ │ │ │ + bhi e4a38 <__cxa_atexit@plt+0xd8604> │ │ │ │ + ldr r2, [pc, #60] @ e4a44 <__cxa_atexit@plt+0xd8610> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ str r2, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq dbad4 <__cxa_atexit@plt+0xcf6a0> │ │ │ │ + beq e4a2c <__cxa_atexit@plt+0xd85f8> │ │ │ │ mov r7, r8 │ │ │ │ - b dbaf8 <__cxa_atexit@plt+0xcf6c4> │ │ │ │ + b e4a50 <__cxa_atexit@plt+0xd861c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dbbac <__cxa_atexit@plt+0xcf778> │ │ │ │ + bne e4b04 <__cxa_atexit@plt+0xd86d0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #80 @ 0x50 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc dbbc0 <__cxa_atexit@plt+0xcf78c> │ │ │ │ - ldr r8, [pc, #180] @ dbbd0 <__cxa_atexit@plt+0xcf79c> │ │ │ │ + bcc e4b18 <__cxa_atexit@plt+0xd86e4> │ │ │ │ + ldr r8, [pc, #180] @ e4b28 <__cxa_atexit@plt+0xd86f4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #176] @ dbbd4 <__cxa_atexit@plt+0xcf7a0> │ │ │ │ + ldr lr, [pc, #176] @ e4b2c <__cxa_atexit@plt+0xd86f8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #4] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ str r8, [r6, #4]! │ │ │ │ - ldr r8, [pc, #152] @ dbbd8 <__cxa_atexit@plt+0xcf7a4> │ │ │ │ + ldr r8, [pc, #152] @ e4b30 <__cxa_atexit@plt+0xd86fc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r2, r3, #19 │ │ │ │ - ldr r9, [pc, #136] @ dbbdc <__cxa_atexit@plt+0xcf7a8> │ │ │ │ + ldr r9, [pc, #136] @ e4b34 <__cxa_atexit@plt+0xd8700> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r7, r3, #47 @ 0x2f │ │ │ │ - ldr sl, [pc, #128] @ dbbe0 <__cxa_atexit@plt+0xcf7ac> │ │ │ │ + ldr sl, [pc, #128] @ e4b38 <__cxa_atexit@plt+0xd8704> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ mov r1, r6 │ │ │ │ str sl, [r1, #16]! │ │ │ │ str r0, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r1, [r6, #32] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ @@ -212454,78 +221628,78 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #80 @ 0x50 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe50 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ - mvneq lr, r4, ror #4 │ │ │ │ - mvneq lr, r8, asr #4 │ │ │ │ - ldrdeq lr, [r0, #48]! @ 0x30 │ │ │ │ + mvneq r5, r4, lsl #6 │ │ │ │ + mvneq r5, r8, ror #5 │ │ │ │ + mvneq r5, r0, ror r4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dbc44 <__cxa_atexit@plt+0xcf810> │ │ │ │ - ldr r7, [pc, #80] @ dbc58 <__cxa_atexit@plt+0xcf824> │ │ │ │ + bhi e4b9c <__cxa_atexit@plt+0xd8768> │ │ │ │ + ldr r7, [pc, #80] @ e4bb0 <__cxa_atexit@plt+0xd877c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq dbc30 <__cxa_atexit@plt+0xcf7fc> │ │ │ │ - ldr r3, [pc, #64] @ dbc5c <__cxa_atexit@plt+0xcf828> │ │ │ │ + beq e4b88 <__cxa_atexit@plt+0xd8754> │ │ │ │ + ldr r3, [pc, #64] @ e4bb4 <__cxa_atexit@plt+0xd8780> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r9, #39] @ 0x27 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq dbc3c <__cxa_atexit@plt+0xcf808> │ │ │ │ - b dbc9c <__cxa_atexit@plt+0xcf868> │ │ │ │ + beq e4b94 <__cxa_atexit@plt+0xd8760> │ │ │ │ + b e4bf4 <__cxa_atexit@plt+0xd87c0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ dbc60 <__cxa_atexit@plt+0xcf82c> │ │ │ │ + ldr r7, [pc, #20] @ e4bb8 <__cxa_atexit@plt+0xd8784> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - biceq r6, fp, r4, ror r9 │ │ │ │ + ldrdeq sp, [sl, #252] @ 0xfc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ dbc90 <__cxa_atexit@plt+0xcf85c> │ │ │ │ + ldr r3, [pc, #28] @ e4be8 <__cxa_atexit@plt+0xd87b4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq dbc88 <__cxa_atexit@plt+0xcf854> │ │ │ │ - b dbc9c <__cxa_atexit@plt+0xcf868> │ │ │ │ + beq e4be0 <__cxa_atexit@plt+0xd87ac> │ │ │ │ + b e4bf4 <__cxa_atexit@plt+0xd87c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #52 @ 0x34 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dbd60 <__cxa_atexit@plt+0xcf92c> │ │ │ │ - ldr r2, [pc, #192] @ dbd78 <__cxa_atexit@plt+0xcf944> │ │ │ │ + bcc e4cb8 <__cxa_atexit@plt+0xd8884> │ │ │ │ + ldr r2, [pc, #192] @ e4cd0 <__cxa_atexit@plt+0xd889c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #188] @ dbd7c <__cxa_atexit@plt+0xcf948> │ │ │ │ + ldr r9, [pc, #188] @ e4cd4 <__cxa_atexit@plt+0xd88a0> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #184] @ dbd80 <__cxa_atexit@plt+0xcf94c> │ │ │ │ + ldr lr, [pc, #184] @ e4cd8 <__cxa_atexit@plt+0xd88a4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr sl, [pc, #168] @ dbd84 <__cxa_atexit@plt+0xcf950> │ │ │ │ + ldr sl, [pc, #168] @ e4cdc <__cxa_atexit@plt+0xd88a8> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r1, [r5, #4] │ │ │ │ sub r0, r6, #35 @ 0x23 │ │ │ │ mov r2, r3 │ │ │ │ str sl, [r2, #20]! │ │ │ │ str r0, [r3, #28] │ │ │ │ @@ -212536,26 +221710,26 @@ │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ str r1, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #7 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dbd6c <__cxa_atexit@plt+0xcf938> │ │ │ │ - ldr r1, [pc, #92] @ dbd88 <__cxa_atexit@plt+0xcf954> │ │ │ │ + bhi e4cc4 <__cxa_atexit@plt+0xd8890> │ │ │ │ + ldr r1, [pc, #92] @ e4ce0 <__cxa_atexit@plt+0xd88ac> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #4] │ │ │ │ ldr r7, [r6, #-4] │ │ │ │ str r2, [r5] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq dbd50 <__cxa_atexit@plt+0xcf91c> │ │ │ │ + beq e4ca8 <__cxa_atexit@plt+0xd8874> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ - b dbaf8 <__cxa_atexit@plt+0xcf6c4> │ │ │ │ + b e4a50 <__cxa_atexit@plt+0xd861c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #52 @ 0x34 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @@ -212568,161 +221742,161 @@ │ │ │ │ @ instruction: 0xfffffba0 │ │ │ │ @ instruction: 0xfffffdc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dbe20 <__cxa_atexit@plt+0xcf9ec> │ │ │ │ - ldr r7, [pc, #132] @ dbe30 <__cxa_atexit@plt+0xcf9fc> │ │ │ │ + bhi e4d78 <__cxa_atexit@plt+0xd8944> │ │ │ │ + ldr r7, [pc, #132] @ e4d88 <__cxa_atexit@plt+0xd8954> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq dbde8 <__cxa_atexit@plt+0xcf9b4> │ │ │ │ - ldr r2, [pc, #116] @ dbe34 <__cxa_atexit@plt+0xcfa00> │ │ │ │ + beq e4d40 <__cxa_atexit@plt+0xd890c> │ │ │ │ + ldr r2, [pc, #116] @ e4d8c <__cxa_atexit@plt+0xd8958> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #11] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq dbdf8 <__cxa_atexit@plt+0xcf9c4> │ │ │ │ + beq e4d50 <__cxa_atexit@plt+0xd891c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne dbe0c <__cxa_atexit@plt+0xcf9d8> │ │ │ │ + bne e4d64 <__cxa_atexit@plt+0xd8930> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ dbe3c <__cxa_atexit@plt+0xcfa08> │ │ │ │ + ldr r7, [pc, #60] @ e4d94 <__cxa_atexit@plt+0xd8960> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ dbe38 <__cxa_atexit@plt+0xcfa04> │ │ │ │ + ldr r7, [pc, #36] @ e4d90 <__cxa_atexit@plt+0xd895c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ dbe40 <__cxa_atexit@plt+0xcfa0c> │ │ │ │ + ldr r7, [pc, #24] @ e4d98 <__cxa_atexit@plt+0xd8964> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - mvneq sp, r8, asr #31 │ │ │ │ - mvneq lr, r8, lsl r0 │ │ │ │ - @ instruction: 0x01cb679c │ │ │ │ + mvneq r5, r8, rrx │ │ │ │ + strheq r5, [r0, #8]! │ │ │ │ + biceq sp, sl, r4, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #76] @ dbea0 <__cxa_atexit@plt+0xcfa6c> │ │ │ │ + ldr r3, [pc, #76] @ e4df8 <__cxa_atexit@plt+0xd89c4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq dbe78 <__cxa_atexit@plt+0xcfa44> │ │ │ │ + beq e4dd0 <__cxa_atexit@plt+0xd899c> │ │ │ │ cmp r3, #0 │ │ │ │ - bne dbe8c <__cxa_atexit@plt+0xcfa58> │ │ │ │ + bne e4de4 <__cxa_atexit@plt+0xd89b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ dbea8 <__cxa_atexit@plt+0xcfa74> │ │ │ │ + ldr r7, [pc, #40] @ e4e00 <__cxa_atexit@plt+0xd89cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ dbea4 <__cxa_atexit@plt+0xcfa70> │ │ │ │ + ldr r7, [pc, #16] @ e4dfc <__cxa_atexit@plt+0xd89c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq sp, r8, asr #30 │ │ │ │ - strexheq sp, r8, [r0] │ │ │ │ + mvneq r4, r8, ror #31 │ │ │ │ + mvneq r5, r8, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ dbee0 <__cxa_atexit@plt+0xcfaac> │ │ │ │ + ldr r2, [pc, #36] @ e4e38 <__cxa_atexit@plt+0xd8a04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ dbee4 <__cxa_atexit@plt+0xcfab0> │ │ │ │ + ldr r3, [pc, #32] @ e4e3c <__cxa_atexit@plt+0xd8a08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, ip, asr pc │ │ │ │ - mvneq sp, r8, lsl pc │ │ │ │ - biceq r6, fp, r8, ror #15 │ │ │ │ + strdeq r4, [r0, #252]! @ 0xfc │ │ │ │ + strheq r4, [r0, #248]! @ 0xf8 │ │ │ │ + biceq sp, sl, r0, asr lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi dbf40 <__cxa_atexit@plt+0xcfb0c> │ │ │ │ + bhi e4e98 <__cxa_atexit@plt+0xd8a64> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dbf38 <__cxa_atexit@plt+0xcfb04> │ │ │ │ - ldr r3, [pc, #44] @ dbf48 <__cxa_atexit@plt+0xcfb14> │ │ │ │ + beq e4e90 <__cxa_atexit@plt+0xd8a5c> │ │ │ │ + ldr r3, [pc, #44] @ e4ea0 <__cxa_atexit@plt+0xd8a6c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ dbf4c <__cxa_atexit@plt+0xcfb18> │ │ │ │ + ldr r2, [pc, #40] @ e4ea4 <__cxa_atexit@plt+0xd8a70> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, fp, r8, lsr #15 │ │ │ │ - mvneq sp, r0, asr #28 │ │ │ │ + biceq sp, sl, r0, lsl lr │ │ │ │ + mvneq r4, r0, ror #29 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dbf8c <__cxa_atexit@plt+0xcfb58> │ │ │ │ - ldr r2, [pc, #40] @ dbf98 <__cxa_atexit@plt+0xcfb64> │ │ │ │ + bhi e4ee4 <__cxa_atexit@plt+0xd8ab0> │ │ │ │ + ldr r2, [pc, #40] @ e4ef0 <__cxa_atexit@plt+0xd8abc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #28] @ dbf9c <__cxa_atexit@plt+0xcfb68> │ │ │ │ + ldr r2, [pc, #28] @ e4ef4 <__cxa_atexit@plt+0xd8ac0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r4, lsl #28 │ │ │ │ - mvneq sp, r8, ror #27 │ │ │ │ + mvneq r4, r4, lsr #29 │ │ │ │ + mvneq r4, r8, lsl #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi dc014 <__cxa_atexit@plt+0xcfbe0> │ │ │ │ + bhi e4f6c <__cxa_atexit@plt+0xd8b38> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dc020 <__cxa_atexit@plt+0xcfbec> │ │ │ │ + bcc e4f78 <__cxa_atexit@plt+0xd8b44> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dc00c <__cxa_atexit@plt+0xcfbd8> │ │ │ │ - ldr r3, [pc, #80] @ dc034 <__cxa_atexit@plt+0xcfc00> │ │ │ │ + beq e4f64 <__cxa_atexit@plt+0xd8b30> │ │ │ │ + ldr r3, [pc, #80] @ e4f8c <__cxa_atexit@plt+0xd8b58> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #68] @ dc030 <__cxa_atexit@plt+0xcfbfc> │ │ │ │ - ldr r2, [pc, #72] @ dc038 <__cxa_atexit@plt+0xcfc04> │ │ │ │ + ldr r8, [pc, #68] @ e4f88 <__cxa_atexit@plt+0xd8b54> │ │ │ │ + ldr r2, [pc, #72] @ e4f90 <__cxa_atexit@plt+0xd8b5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ mvn r5, #7 │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, sl │ │ │ │ @@ -212734,575 +221908,575 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ stcleq 12, cr12, [ip], {204} @ 0xcc │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq sp, r4, ror sp │ │ │ │ + mvneq r4, r4, lsl lr │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi dc064 <__cxa_atexit@plt+0xcfc30> │ │ │ │ + bhi e4fbc <__cxa_atexit@plt+0xd8b88> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b dc078 <__cxa_atexit@plt+0xcfc44> │ │ │ │ - ldr r7, [pc, #8] @ dc074 <__cxa_atexit@plt+0xcfc40> │ │ │ │ + b e4fd0 <__cxa_atexit@plt+0xd8b9c> │ │ │ │ + ldr r7, [pc, #8] @ e4fcc <__cxa_atexit@plt+0xd8b98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01cb669c │ │ │ │ + biceq sp, sl, r4, lsl #26 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r3, [pc, #76] @ dc0d0 <__cxa_atexit@plt+0xcfc9c> │ │ │ │ + ldr r3, [pc, #76] @ e5028 <__cxa_atexit@plt+0xd8bf4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne dc0b4 <__cxa_atexit@plt+0xcfc80> │ │ │ │ + bne e500c <__cxa_atexit@plt+0xd8bd8> │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq dc0c8 <__cxa_atexit@plt+0xcfc94> │ │ │ │ + beq e5020 <__cxa_atexit@plt+0xd8bec> │ │ │ │ str r7, [r5] │ │ │ │ - b dc084 <__cxa_atexit@plt+0xcfc50> │ │ │ │ + b e4fdc <__cxa_atexit@plt+0xd8ba8> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b dc078 <__cxa_atexit@plt+0xcfc44> │ │ │ │ + b e4fd0 <__cxa_atexit@plt+0xd8b9c> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dc17c <__cxa_atexit@plt+0xcfd48> │ │ │ │ - ldr r2, [pc, #148] @ dc198 <__cxa_atexit@plt+0xcfd64> │ │ │ │ + bhi e50d4 <__cxa_atexit@plt+0xd8ca0> │ │ │ │ + ldr r2, [pc, #148] @ e50f0 <__cxa_atexit@plt+0xd8cbc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq dc15c <__cxa_atexit@plt+0xcfd28> │ │ │ │ + beq e50b4 <__cxa_atexit@plt+0xd8c80> │ │ │ │ cmp r2, #2 │ │ │ │ - bne dc168 <__cxa_atexit@plt+0xcfd34> │ │ │ │ + bne e50c0 <__cxa_atexit@plt+0xd8c8c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc dc184 <__cxa_atexit@plt+0xcfd50> │ │ │ │ - ldr r3, [pc, #108] @ dc1a0 <__cxa_atexit@plt+0xcfd6c> │ │ │ │ + bcc e50dc <__cxa_atexit@plt+0xd8ca8> │ │ │ │ + ldr r3, [pc, #108] @ e50f8 <__cxa_atexit@plt+0xd8cc4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r1, [pc, #92] @ dc1a4 <__cxa_atexit@plt+0xcfd70> │ │ │ │ + ldr r1, [pc, #92] @ e50fc <__cxa_atexit@plt+0xd8cc8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ str r3, [r6, #12] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ dc19c <__cxa_atexit@plt+0xcfd68> │ │ │ │ + ldr r7, [pc, #44] @ e50f4 <__cxa_atexit@plt+0xd8cc0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - strdeq sp, [r0, #184]! @ 0xb8 │ │ │ │ - mvneq sp, r4, lsr ip │ │ │ │ - mvneq sp, r4, asr ip │ │ │ │ + @ instruction: 0x01e04c98 │ │ │ │ + ldrdeq r4, [r0, #196]! @ 0xc4 │ │ │ │ + strdeq r4, [r0, #196]! @ 0xc4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dc1fc <__cxa_atexit@plt+0xcfdc8> │ │ │ │ + bne e5154 <__cxa_atexit@plt+0xd8d20> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc dc210 <__cxa_atexit@plt+0xcfddc> │ │ │ │ - ldr r2, [pc, #80] @ dc224 <__cxa_atexit@plt+0xcfdf0> │ │ │ │ + bcc e5168 <__cxa_atexit@plt+0xd8d34> │ │ │ │ + ldr r2, [pc, #80] @ e517c <__cxa_atexit@plt+0xd8d48> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ - ldr r1, [pc, #64] @ dc228 <__cxa_atexit@plt+0xcfdf4> │ │ │ │ + ldr r1, [pc, #64] @ e5180 <__cxa_atexit@plt+0xd8d4c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ dc220 <__cxa_atexit@plt+0xcfdec> │ │ │ │ + ldr r7, [pc, #28] @ e5178 <__cxa_atexit@plt+0xd8d44> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sp, r4, ror #22 │ │ │ │ - @ instruction: 0x01e0db94 │ │ │ │ - strheq sp, [r0, #180]! @ 0xb4 │ │ │ │ + mvneq r4, r4, lsl #24 │ │ │ │ + mvneq r4, r4, lsr ip │ │ │ │ + mvneq r4, r4, asr ip │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ dc248 <__cxa_atexit@plt+0xcfe14> │ │ │ │ + ldr r3, [pc, #12] @ e51a0 <__cxa_atexit@plt+0xd8d6c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq sp, ip, lsr #22 │ │ │ │ + mvneq r4, ip, asr #23 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dc288 <__cxa_atexit@plt+0xcfe54> │ │ │ │ - ldr r3, [pc, #40] @ dc298 <__cxa_atexit@plt+0xcfe64> │ │ │ │ + bcc e51e0 <__cxa_atexit@plt+0xd8dac> │ │ │ │ + ldr r3, [pc, #40] @ e51f0 <__cxa_atexit@plt+0xd8dbc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ dc29c <__cxa_atexit@plt+0xcfe68> │ │ │ │ + ldr r8, [pc, #36] @ e51f4 <__cxa_atexit@plt+0xd8dc0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - @ instruction: 0x01b3f1b8 │ │ │ │ + @ instruction: 0x01b364d3 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ dc2bc <__cxa_atexit@plt+0xcfe88> │ │ │ │ + ldr r3, [pc, #12] @ e5214 <__cxa_atexit@plt+0xd8de0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - strheq sp, [r0, #168]! @ 0xa8 │ │ │ │ + mvneq r4, r8, asr fp │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dc2fc <__cxa_atexit@plt+0xcfec8> │ │ │ │ - ldr r3, [pc, #40] @ dc30c <__cxa_atexit@plt+0xcfed8> │ │ │ │ + bcc e5254 <__cxa_atexit@plt+0xd8e20> │ │ │ │ + ldr r3, [pc, #40] @ e5264 <__cxa_atexit@plt+0xd8e30> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ dc310 <__cxa_atexit@plt+0xcfedc> │ │ │ │ + ldr r8, [pc, #36] @ e5268 <__cxa_atexit@plt+0xd8e34> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - @ instruction: 0x01b3f144 │ │ │ │ + @ instruction: 0x01b3645f │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #12] @ dc334 <__cxa_atexit@plt+0xcff00> │ │ │ │ + ldr r2, [pc, #12] @ e528c <__cxa_atexit@plt+0xd8e58> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - mvneq sp, r0, asr #20 │ │ │ │ + mvneq r4, r0, ror #21 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ dc354 <__cxa_atexit@plt+0xcff20> │ │ │ │ + ldr r3, [pc, #12] @ e52ac <__cxa_atexit@plt+0xd8e78> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - mvneq sp, r0, lsr #20 │ │ │ │ + mvneq r4, r0, asr #21 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dc394 <__cxa_atexit@plt+0xcff60> │ │ │ │ - ldr r3, [pc, #40] @ dc3a4 <__cxa_atexit@plt+0xcff70> │ │ │ │ + bcc e52ec <__cxa_atexit@plt+0xd8eb8> │ │ │ │ + ldr r3, [pc, #40] @ e52fc <__cxa_atexit@plt+0xd8ec8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ dc3a8 <__cxa_atexit@plt+0xcff74> │ │ │ │ + ldr r8, [pc, #36] @ e5300 <__cxa_atexit@plt+0xd8ecc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - @ instruction: 0x01b3f0ac │ │ │ │ - biceq r6, fp, r4, asr #6 │ │ │ │ + @ instruction: 0x01b363c7 │ │ │ │ + biceq sp, sl, ip, lsr #19 │ │ │ │ andeq r0, r2, r0 │ │ │ │ andeq r0, r1, r4, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi dc488 <__cxa_atexit@plt+0xd0054> │ │ │ │ + bhi e53e0 <__cxa_atexit@plt+0xd8fac> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dc494 <__cxa_atexit@plt+0xd0060> │ │ │ │ + bcc e53ec <__cxa_atexit@plt+0xd8fb8> │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ add r3, r9, #12 │ │ │ │ cmp r8, #0 │ │ │ │ - bmi dc420 <__cxa_atexit@plt+0xcffec> │ │ │ │ - ldr r6, [pc, #188] @ dc4b0 <__cxa_atexit@plt+0xd007c> │ │ │ │ + bmi e5378 <__cxa_atexit@plt+0xd8f44> │ │ │ │ + ldr r6, [pc, #188] @ e5408 <__cxa_atexit@plt+0xd8fd4> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r0, [pc, #184] @ dc4b4 <__cxa_atexit@plt+0xd0080> │ │ │ │ + ldr r0, [pc, #184] @ e540c <__cxa_atexit@plt+0xd8fd8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r9, #4]! │ │ │ │ stmdb r5, {r6, r9} │ │ │ │ str r1, [r9, #8] │ │ │ │ - ldr r6, [pc, #168] @ dc4b8 <__cxa_atexit@plt+0xd0084> │ │ │ │ + ldr r6, [pc, #168] @ e5410 <__cxa_atexit@plt+0xd8fdc> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r9, r6, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ add sl, r9, #4 │ │ │ │ cmp r8, #-2147483648 @ 0x80000000 │ │ │ │ - bne dc458 <__cxa_atexit@plt+0xd0024> │ │ │ │ - ldr r6, [pc, #112] @ dc4a4 <__cxa_atexit@plt+0xd0070> │ │ │ │ + bne e53b0 <__cxa_atexit@plt+0xd8f7c> │ │ │ │ + ldr r6, [pc, #112] @ e53fc <__cxa_atexit@plt+0xd8fc8> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r9, [pc, #108] @ dc4a8 <__cxa_atexit@plt+0xd0074> │ │ │ │ + ldr r9, [pc, #108] @ e5400 <__cxa_atexit@plt+0xd8fcc> │ │ │ │ add r9, pc, r9 │ │ │ │ str r1, [r3] │ │ │ │ str r6, [sl] │ │ │ │ - ldr r6, [pc, #96] @ dc4ac <__cxa_atexit@plt+0xd0078> │ │ │ │ + ldr r6, [pc, #96] @ e5404 <__cxa_atexit@plt+0xd8fd0> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r3, [pc, #92] @ dc4bc <__cxa_atexit@plt+0xd0088> │ │ │ │ + ldr r3, [pc, #92] @ e5414 <__cxa_atexit@plt+0xd8fe0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #88] @ dc4c0 <__cxa_atexit@plt+0xd008c> │ │ │ │ + ldr r2, [pc, #88] @ e5418 <__cxa_atexit@plt+0xd8fe4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r9, #16]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r1, [r9, #-4] │ │ │ │ str r2, [r9, #-12] │ │ │ │ - ldr r3, [pc, #68] @ dc4c4 <__cxa_atexit@plt+0xd0090> │ │ │ │ + ldr r3, [pc, #68] @ e541c <__cxa_atexit@plt+0xd8fe8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - strheq r6, [fp, #44] @ 0x2c │ │ │ │ - ldrdeq sp, [r0, #160]! @ 0xa0 │ │ │ │ + biceq sp, sl, r4, lsr #18 │ │ │ │ + mvneq r4, r0, ror fp │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffe54 │ │ │ │ - mvneq sp, r8, asr r9 │ │ │ │ + strdeq r4, [r0, #152]! @ 0x98 │ │ │ │ @ instruction: 0xfffffeb8 │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ - @ instruction: 0x01e0da9c │ │ │ │ + mvneq r4, ip, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dc540 <__cxa_atexit@plt+0xd010c> │ │ │ │ - ldr r2, [pc, #76] @ dc54c <__cxa_atexit@plt+0xd0118> │ │ │ │ + bhi e5498 <__cxa_atexit@plt+0xd9064> │ │ │ │ + ldr r2, [pc, #76] @ e54a4 <__cxa_atexit@plt+0xd9070> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ dc550 <__cxa_atexit@plt+0xd011c> │ │ │ │ + ldr r1, [pc, #68] @ e54a8 <__cxa_atexit@plt+0xd9074> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq dc538 <__cxa_atexit@plt+0xd0104> │ │ │ │ - ldr r3, [pc, #44] @ dc554 <__cxa_atexit@plt+0xd0120> │ │ │ │ + beq e5490 <__cxa_atexit@plt+0xd905c> │ │ │ │ + ldr r3, [pc, #44] @ e54ac <__cxa_atexit@plt+0xd9078> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - mvneq sp, r8, ror #16 │ │ │ │ + mvneq r4, r8, lsl #18 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ dc578 <__cxa_atexit@plt+0xd0144> │ │ │ │ + ldr r3, [pc, #16] @ e54d0 <__cxa_atexit@plt+0xd909c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dc5b0 <__cxa_atexit@plt+0xd017c> │ │ │ │ - ldr r2, [pc, #40] @ dc5c8 <__cxa_atexit@plt+0xd0194> │ │ │ │ + bcc e5508 <__cxa_atexit@plt+0xd90d4> │ │ │ │ + ldr r2, [pc, #40] @ e5520 <__cxa_atexit@plt+0xd90ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ dc5cc <__cxa_atexit@plt+0xd0198> │ │ │ │ + ldr r3, [pc, #20] @ e5524 <__cxa_atexit@plt+0xd90f0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - mvneq sp, r8, lsr #16 │ │ │ │ + mvneq r4, r8, asr #17 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - biceq r6, fp, r4, lsr r1 │ │ │ │ + @ instruction: 0x01cad79c │ │ │ │ andeq r0, r2, r2 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dc68c <__cxa_atexit@plt+0xd0258> │ │ │ │ - ldr lr, [pc, #180] @ dc6ac <__cxa_atexit@plt+0xd0278> │ │ │ │ + bhi e55e4 <__cxa_atexit@plt+0xd91b0> │ │ │ │ + ldr lr, [pc, #180] @ e5604 <__cxa_atexit@plt+0xd91d0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ ldr r1, [r2, #16] │ │ │ │ ldr r2, [r2, #20] │ │ │ │ str lr, [r3, #-16] │ │ │ │ str r1, [r3, #-12] │ │ │ │ stmdb r3, {r0, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq dc634 <__cxa_atexit@plt+0xd0200> │ │ │ │ + beq e558c <__cxa_atexit@plt+0xd9158> │ │ │ │ cmp r2, #2 │ │ │ │ - bne dc63c <__cxa_atexit@plt+0xd0208> │ │ │ │ - ldr r2, [pc, #132] @ dc6b0 <__cxa_atexit@plt+0xd027c> │ │ │ │ + bne e5594 <__cxa_atexit@plt+0xd9160> │ │ │ │ + ldr r2, [pc, #132] @ e5608 <__cxa_atexit@plt+0xd91d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r1, r2, #1 │ │ │ │ - b dc674 <__cxa_atexit@plt+0xd0240> │ │ │ │ + b e55cc <__cxa_atexit@plt+0xd9198> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #20 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc dc69c <__cxa_atexit@plt+0xd0268> │ │ │ │ - ldr r1, [pc, #96] @ dc6b4 <__cxa_atexit@plt+0xd0280> │ │ │ │ + bcc e55f4 <__cxa_atexit@plt+0xd91c0> │ │ │ │ + ldr r1, [pc, #96] @ e560c <__cxa_atexit@plt+0xd91d8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #-8] │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #84] @ dc6b8 <__cxa_atexit@plt+0xd0284> │ │ │ │ + ldr r1, [pc, #84] @ e5610 <__cxa_atexit@plt+0xd91dc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add lr, r6, #8 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ sub r1, r2, #2 │ │ │ │ mov r6, r2 │ │ │ │ str r1, [r3, #-8] │ │ │ │ and r2, r1, #3 │ │ │ │ sub r2, r2, #1 │ │ │ │ str r2, [r3, #-16] │ │ │ │ mov r8, fp │ │ │ │ - b dc750 <__cxa_atexit@plt+0xd031c> │ │ │ │ + b e56a8 <__cxa_atexit@plt+0xd9274> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - mvneq sp, ip, lsl #17 │ │ │ │ + mvneq r4, ip, lsr #18 │ │ │ │ @ instruction: 0xfffffe90 │ │ │ │ - mvneq sp, ip, lsl r8 │ │ │ │ - biceq r6, fp, r8, asr #32 │ │ │ │ + strheq r4, [r0, #140]! @ 0x8c │ │ │ │ + strheq sp, [sl, #96] @ 0x60 │ │ │ │ andeq r0, r0, r3, lsr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dc6e4 <__cxa_atexit@plt+0xd02b0> │ │ │ │ - ldr r3, [pc, #104] @ dc744 <__cxa_atexit@plt+0xd0310> │ │ │ │ + bne e563c <__cxa_atexit@plt+0xd9208> │ │ │ │ + ldr r3, [pc, #104] @ e569c <__cxa_atexit@plt+0xd9268> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r2, r3, #1 │ │ │ │ - b dc71c <__cxa_atexit@plt+0xd02e8> │ │ │ │ + b e5674 <__cxa_atexit@plt+0xd9240> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc dc734 <__cxa_atexit@plt+0xd0300> │ │ │ │ - ldr r2, [pc, #76] @ dc748 <__cxa_atexit@plt+0xd0314> │ │ │ │ + bcc e568c <__cxa_atexit@plt+0xd9258> │ │ │ │ + ldr r2, [pc, #76] @ e56a0 <__cxa_atexit@plt+0xd926c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #64] @ dc74c <__cxa_atexit@plt+0xd0318> │ │ │ │ + ldr r2, [pc, #64] @ e56a4 <__cxa_atexit@plt+0xd9270> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add lr, r6, #8 │ │ │ │ stm lr, {r1, r2, r6} │ │ │ │ sub r2, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ str r2, [r5, #8] │ │ │ │ and r3, r2, #3 │ │ │ │ sub r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b dc750 <__cxa_atexit@plt+0xd031c> │ │ │ │ + b e56a8 <__cxa_atexit@plt+0xd9274> │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq sp, [r0, #124]! @ 0x7c │ │ │ │ + mvneq r4, ip, ror r8 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - mvneq sp, r4, ror r7 │ │ │ │ + mvneq r4, r4, lsl r8 │ │ │ │ mov fp, r8 │ │ │ │ mov r9, r6 │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dc814 <__cxa_atexit@plt+0xd03e0> │ │ │ │ + bcc e576c <__cxa_atexit@plt+0xd9338> │ │ │ │ mov r3, r5 │ │ │ │ ldr r1, [r3, #4]! │ │ │ │ - ldr lr, [pc, #180] @ dc830 <__cxa_atexit@plt+0xd03fc> │ │ │ │ + ldr lr, [pc, #180] @ e5788 <__cxa_atexit@plt+0xd9354> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ cmp r2, #1 │ │ │ │ - bne dc7e0 <__cxa_atexit@plt+0xd03ac> │ │ │ │ + bne e5738 <__cxa_atexit@plt+0xd9304> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne dc7f4 <__cxa_atexit@plt+0xd03c0> │ │ │ │ - ldr r2, [pc, #136] @ dc834 <__cxa_atexit@plt+0xd0400> │ │ │ │ + bne e574c <__cxa_atexit@plt+0xd9318> │ │ │ │ + ldr r2, [pc, #136] @ e578c <__cxa_atexit@plt+0xd9358> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ stmib r5, {r2, r9} │ │ │ │ tst r7, #3 │ │ │ │ - beq dc808 <__cxa_atexit@plt+0xd03d4> │ │ │ │ + beq e5760 <__cxa_atexit@plt+0xd932c> │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [r7, #3] │ │ │ │ cmp r3, r2 │ │ │ │ - bne dc7e0 <__cxa_atexit@plt+0xd03ac> │ │ │ │ - ldr r8, [pc, #96] @ dc838 <__cxa_atexit@plt+0xd0404> │ │ │ │ + bne e5738 <__cxa_atexit@plt+0xd9304> │ │ │ │ + ldr r8, [pc, #96] @ e5790 <__cxa_atexit@plt+0xd935c> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #16 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #88] @ dc840 <__cxa_atexit@plt+0xd040c> │ │ │ │ + ldr r8, [pc, #88] @ e5798 <__cxa_atexit@plt+0xd9364> │ │ │ │ add r8, pc, r8 │ │ │ │ str r9, [r5, #12] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #72] @ dc844 <__cxa_atexit@plt+0xd0410> │ │ │ │ + ldr r7, [pc, #72] @ e579c <__cxa_atexit@plt+0xd9368> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #16 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ dc83c <__cxa_atexit@plt+0xd0408> │ │ │ │ + ldr r7, [pc, #32] @ e5794 <__cxa_atexit@plt+0xd9360> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x01b3ed5e │ │ │ │ + @ instruction: 0x01b36079 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01b3ed56 │ │ │ │ - mvneq sp, r8, asr #19 │ │ │ │ - strheq r5, [fp, #236] @ 0xec │ │ │ │ + @ instruction: 0x01b36071 │ │ │ │ + @ instruction: 0x01e04a94 │ │ │ │ + biceq sp, sl, r4, lsr #10 │ │ │ │ andeq r0, r0, r3, lsr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b dc750 <__cxa_atexit@plt+0xd031c> │ │ │ │ + b e56a8 <__cxa_atexit@plt+0xd9274> │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr r2, [r7, #3] │ │ │ │ cmp r3, r2 │ │ │ │ - bne dc88c <__cxa_atexit@plt+0xd0458> │ │ │ │ - ldr r8, [pc, #28] @ dc8a0 <__cxa_atexit@plt+0xd046c> │ │ │ │ + bne e57e4 <__cxa_atexit@plt+0xd93b0> │ │ │ │ + ldr r8, [pc, #28] @ e57f8 <__cxa_atexit@plt+0xd93c4> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #16] @ dc8a4 <__cxa_atexit@plt+0xd0470> │ │ │ │ + ldr r8, [pc, #16] @ e57fc <__cxa_atexit@plt+0xd93c8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r9, [r5, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b3ecb2 │ │ │ │ - @ instruction: 0x01b3ecaa │ │ │ │ - biceq r5, fp, ip, asr lr │ │ │ │ + @ instruction: 0x01b35fcd │ │ │ │ + @ instruction: 0x01b35fc5 │ │ │ │ + biceq sp, sl, r4, asr #9 │ │ │ │ andeq r0, r2, r2 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dc91c <__cxa_atexit@plt+0xd04e8> │ │ │ │ + bhi e5874 <__cxa_atexit@plt+0xd9440> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dc928 <__cxa_atexit@plt+0xd04f4> │ │ │ │ - ldr lr, [pc, #92] @ dc938 <__cxa_atexit@plt+0xd0504> │ │ │ │ + bcc e5880 <__cxa_atexit@plt+0xd944c> │ │ │ │ + ldr lr, [pc, #92] @ e5890 <__cxa_atexit@plt+0xd945c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #88] @ dc93c <__cxa_atexit@plt+0xd0508> │ │ │ │ + ldr r1, [pc, #88] @ e5894 <__cxa_atexit@plt+0xd9460> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r2, [r7, #20] │ │ │ │ - ldr r8, [pc, #64] @ dc940 <__cxa_atexit@plt+0xd050c> │ │ │ │ + ldr r8, [pc, #64] @ e5898 <__cxa_atexit@plt+0xd9464> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ str r2, [r9, #20] │ │ │ │ mov r5, r3 │ │ │ │ @@ -213311,69 +222485,69 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffcfc │ │ │ │ - @ instruction: 0x01e0d490 │ │ │ │ - @ instruction: 0x01b3eb52 │ │ │ │ - biceq r5, fp, r0, asr #27 │ │ │ │ + mvneq r4, r0, lsr r5 │ │ │ │ + @ instruction: 0x01b35e6d │ │ │ │ + biceq sp, sl, r8, lsr #8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dc99c <__cxa_atexit@plt+0xd0568> │ │ │ │ - ldr r2, [pc, #64] @ dc9a4 <__cxa_atexit@plt+0xd0570> │ │ │ │ + bhi e58f4 <__cxa_atexit@plt+0xd94c0> │ │ │ │ + ldr r2, [pc, #64] @ e58fc <__cxa_atexit@plt+0xd94c8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r3, [r7, #16] │ │ │ │ str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r2, [pc, #44] @ dc9a8 <__cxa_atexit@plt+0xd0574> │ │ │ │ + ldr r2, [pc, #44] @ e5900 <__cxa_atexit@plt+0xd94cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r5, {r0, r1, r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq dc990 <__cxa_atexit@plt+0xd055c> │ │ │ │ + beq e58e8 <__cxa_atexit@plt+0xd94b4> │ │ │ │ mov r7, r3 │ │ │ │ - b dc9b8 <__cxa_atexit@plt+0xd0584> │ │ │ │ + b e5910 <__cxa_atexit@plt+0xd94dc> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - strdeq sp, [r0, #56]! @ 0x38 │ │ │ │ - biceq r5, fp, r8, asr sp │ │ │ │ + @ instruction: 0x01e04498 │ │ │ │ + biceq sp, sl, r0, asr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r6, [pc, #132] @ dca48 <__cxa_atexit@plt+0xd0614> │ │ │ │ + ldr r6, [pc, #132] @ e59a0 <__cxa_atexit@plt+0xd956c> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r6, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq dca30 <__cxa_atexit@plt+0xd05fc> │ │ │ │ - ldr r6, [pc, #104] @ dca4c <__cxa_atexit@plt+0xd0618> │ │ │ │ + beq e5988 <__cxa_atexit@plt+0xd9554> │ │ │ │ + ldr r6, [pc, #104] @ e59a4 <__cxa_atexit@plt+0xd9570> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq dca30 <__cxa_atexit@plt+0xd05fc> │ │ │ │ + beq e5988 <__cxa_atexit@plt+0xd9554> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dca3c <__cxa_atexit@plt+0xd0608> │ │ │ │ - ldr r3, [pc, #68] @ dca50 <__cxa_atexit@plt+0xd061c> │ │ │ │ + bcc e5994 <__cxa_atexit@plt+0xd9560> │ │ │ │ + ldr r3, [pc, #68] @ e59a8 <__cxa_atexit@plt+0xd9574> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #56] @ dca54 <__cxa_atexit@plt+0xd0620> │ │ │ │ + ldr r1, [pc, #56] @ e59ac <__cxa_atexit@plt+0xd9578> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ @@ -213382,33 +222556,33 @@ │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xfffff6e0 │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ - biceq r5, fp, ip, lsr #25 │ │ │ │ + biceq sp, sl, r4, lsl r3 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r6, [pc, #100] @ dcad4 <__cxa_atexit@plt+0xd06a0> │ │ │ │ + ldr r6, [pc, #100] @ e5a2c <__cxa_atexit@plt+0xd95f8> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq dcabc <__cxa_atexit@plt+0xd0688> │ │ │ │ + beq e5a14 <__cxa_atexit@plt+0xd95e0> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dcac8 <__cxa_atexit@plt+0xd0694> │ │ │ │ - ldr r3, [pc, #64] @ dcad8 <__cxa_atexit@plt+0xd06a4> │ │ │ │ + bcc e5a20 <__cxa_atexit@plt+0xd95ec> │ │ │ │ + ldr r3, [pc, #64] @ e5a30 <__cxa_atexit@plt+0xd95fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #52] @ dcadc <__cxa_atexit@plt+0xd06a8> │ │ │ │ + ldr r1, [pc, #52] @ e5a34 <__cxa_atexit@plt+0xd9600> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ @@ -213416,356 +222590,356 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ @ instruction: 0xfffff654 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - biceq r5, fp, r4, lsr #24 │ │ │ │ + biceq sp, sl, ip, lsl #5 │ │ │ │ andeq r0, r0, r2, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dcb2c <__cxa_atexit@plt+0xd06f8> │ │ │ │ - ldr r3, [pc, #48] @ dcb38 <__cxa_atexit@plt+0xd0704> │ │ │ │ + bcc e5a84 <__cxa_atexit@plt+0xd9650> │ │ │ │ + ldr r3, [pc, #48] @ e5a90 <__cxa_atexit@plt+0xd965c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ - ldr r1, [pc, #36] @ dcb3c <__cxa_atexit@plt+0xd0708> │ │ │ │ + ldr r1, [pc, #36] @ e5a94 <__cxa_atexit@plt+0xd9660> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ stmda r5, {r2, r8} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff5e4 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r5, fp, r4, asr #23 │ │ │ │ + biceq sp, sl, ip, lsr #4 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ dcb6c <__cxa_atexit@plt+0xd0738> │ │ │ │ + ldr r3, [pc, #24] @ e5ac4 <__cxa_atexit@plt+0xd9690> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ dcb70 <__cxa_atexit@plt+0xd073c> │ │ │ │ + ldr r3, [pc, #16] @ e5ac8 <__cxa_atexit@plt+0xd9694> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ mov r8, r7 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - mvneq sp, r8, lsl #4 │ │ │ │ - @ instruction: 0x01cb5b90 │ │ │ │ + mvneq r4, r8, lsr #5 │ │ │ │ + strdeq sp, [sl, #24] │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ dcba0 <__cxa_atexit@plt+0xd076c> │ │ │ │ + ldr r3, [pc, #24] @ e5af8 <__cxa_atexit@plt+0xd96c4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ dcba4 <__cxa_atexit@plt+0xd0770> │ │ │ │ + ldr r2, [pc, #20] @ e5afc <__cxa_atexit@plt+0xd96c8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r5, fp, r4, lsr sl │ │ │ │ - biceq r5, fp, ip, asr fp │ │ │ │ + @ instruction: 0x01cad09c │ │ │ │ + biceq sp, sl, r4, asr #3 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ dcbcc <__cxa_atexit@plt+0xd0798> │ │ │ │ + ldr r3, [pc, #16] @ e5b24 <__cxa_atexit@plt+0xd96f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r5, fp, r4, lsr fp │ │ │ │ + @ instruction: 0x01cad19c │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dcc58 <__cxa_atexit@plt+0xd0824> │ │ │ │ + bcc e5bb0 <__cxa_atexit@plt+0xd977c> │ │ │ │ ldr r2, [r5, #12] │ │ │ │ cmp r2, r7 │ │ │ │ - bge dcc34 <__cxa_atexit@plt+0xd0800> │ │ │ │ + bge e5b8c <__cxa_atexit@plt+0xd9758> │ │ │ │ add r9, r3, #4 │ │ │ │ - ldr lr, [pc, #96] @ dcc68 <__cxa_atexit@plt+0xd0834> │ │ │ │ + ldr lr, [pc, #96] @ e5bc0 <__cxa_atexit@plt+0xd978c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #92] @ dcc6c <__cxa_atexit@plt+0xd0838> │ │ │ │ + ldr r8, [pc, #92] @ e5bc4 <__cxa_atexit@plt+0xd9790> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ ldr r0, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r1, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r0, r2, r7, r8, r9} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx ip │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r7, [r3, #8]! │ │ │ │ - ldr r7, [pc, #28] @ dcc64 <__cxa_atexit@plt+0xd0830> │ │ │ │ + ldr r7, [pc, #28] @ e5bbc <__cxa_atexit@plt+0xd9788> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-4] │ │ │ │ sub r7, r6, #26 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - ldrdeq sp, [r0, #24]! │ │ │ │ + mvneq r4, r8, ror r2 │ │ │ │ @ instruction: 0xfffffca8 │ │ │ │ - @ instruction: 0x01e0d290 │ │ │ │ - biceq r5, fp, r0, ror sl │ │ │ │ + mvneq r4, r0, lsr r3 │ │ │ │ + ldrdeq sp, [sl, #8] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dccc0 <__cxa_atexit@plt+0xd088c> │ │ │ │ - ldr r2, [pc, #84] @ dcce4 <__cxa_atexit@plt+0xd08b0> │ │ │ │ + bhi e5c18 <__cxa_atexit@plt+0xd97e4> │ │ │ │ + ldr r2, [pc, #84] @ e5c3c <__cxa_atexit@plt+0xd9808> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi dccc8 <__cxa_atexit@plt+0xd0894> │ │ │ │ - ldr r3, [pc, #68] @ dccf0 <__cxa_atexit@plt+0xd08bc> │ │ │ │ + bhi e5c20 <__cxa_atexit@plt+0xd97ec> │ │ │ │ + ldr r3, [pc, #68] @ e5c48 <__cxa_atexit@plt+0xd9814> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b dc078 <__cxa_atexit@plt+0xcfc44> │ │ │ │ + b e4fd0 <__cxa_atexit@plt+0xd8b9c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ dcce8 <__cxa_atexit@plt+0xd08b4> │ │ │ │ + ldr r7, [pc, #24] @ e5c40 <__cxa_atexit@plt+0xd980c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #20] @ dccec <__cxa_atexit@plt+0xd08b8> │ │ │ │ + ldr r9, [pc, #20] @ e5c44 <__cxa_atexit@plt+0xd9810> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sp, r4, ror #1 │ │ │ │ - biceq r5, fp, r8, lsr sl │ │ │ │ - biceq r5, fp, r0, lsl sl │ │ │ │ - biceq r5, fp, ip, lsr sl │ │ │ │ + mvneq r4, r4, lsl #3 │ │ │ │ + biceq sp, sl, r0, lsr #1 │ │ │ │ + biceq sp, sl, r8, ror r0 │ │ │ │ + biceq sp, sl, r4, lsr #1 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dce04 <__cxa_atexit@plt+0xd09d0> │ │ │ │ + bhi e5d5c <__cxa_atexit@plt+0xd9928> │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne dcd70 <__cxa_atexit@plt+0xd093c> │ │ │ │ + bne e5cc8 <__cxa_atexit@plt+0xd9894> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc dce14 <__cxa_atexit@plt+0xd09e0> │ │ │ │ - ldr r2, [pc, #300] @ dce64 <__cxa_atexit@plt+0xd0a30> │ │ │ │ + bcc e5d6c <__cxa_atexit@plt+0xd9938> │ │ │ │ + ldr r2, [pc, #300] @ e5dbc <__cxa_atexit@plt+0xd9988> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #11 │ │ │ │ - ldr lr, [pc, #284] @ dce68 <__cxa_atexit@plt+0xd0a34> │ │ │ │ + ldr lr, [pc, #284] @ e5dc0 <__cxa_atexit@plt+0xd998c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #280] @ dce6c <__cxa_atexit@plt+0xd0a38> │ │ │ │ + ldr r1, [pc, #280] @ e5dc4 <__cxa_atexit@plt+0xd9990> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r1, r6, lr} │ │ │ │ str r2, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #212] @ dce4c <__cxa_atexit@plt+0xd0a18> │ │ │ │ + ldr r7, [pc, #212] @ e5da4 <__cxa_atexit@plt+0xd9970> │ │ │ │ add r7, pc, r7 │ │ │ │ str r8, [r5, #4] │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ ands r7, sl, #3 │ │ │ │ - beq dcda4 <__cxa_atexit@plt+0xd0970> │ │ │ │ + beq e5cfc <__cxa_atexit@plt+0xd98c8> │ │ │ │ cmp r7, #2 │ │ │ │ - bne dcdb4 <__cxa_atexit@plt+0xd0980> │ │ │ │ - ldr r7, [pc, #184] @ dce50 <__cxa_atexit@plt+0xd0a1c> │ │ │ │ + bne e5d0c <__cxa_atexit@plt+0xd98d8> │ │ │ │ + ldr r7, [pc, #184] @ e5da8 <__cxa_atexit@plt+0xd9974> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc dce34 <__cxa_atexit@plt+0xd0a00> │ │ │ │ - ldr lr, [pc, #144] @ dce5c <__cxa_atexit@plt+0xd0a28> │ │ │ │ + bcc e5d8c <__cxa_atexit@plt+0xd9958> │ │ │ │ + ldr lr, [pc, #144] @ e5db4 <__cxa_atexit@plt+0xd9980> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldm r5, {r1, r7} │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ dce60 <__cxa_atexit@plt+0xd0a2c> │ │ │ │ + ldr lr, [pc, #124] @ e5db8 <__cxa_atexit@plt+0xd9984> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #2 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #76] @ dce58 <__cxa_atexit@plt+0xd0a24> │ │ │ │ + ldr r7, [pc, #76] @ e5db0 <__cxa_atexit@plt+0xd997c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #56] @ dce54 <__cxa_atexit@plt+0xd0a20> │ │ │ │ + ldr r6, [pc, #56] @ e5dac <__cxa_atexit@plt+0xd9978> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ - mvneq sp, r0, lsr #2 │ │ │ │ + mvneq r4, r0, asr #3 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq r5, fp, r0, lsl r9 │ │ │ │ + biceq ip, sl, r8, ror pc │ │ │ │ @ instruction: 0xfffffb80 │ │ │ │ - @ instruction: 0x01e0d09c │ │ │ │ + mvneq r4, ip, lsr r1 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - mvneq sp, r4, lsr r1 │ │ │ │ - mvneq sp, ip, asr #2 │ │ │ │ - biceq r5, fp, r0, ror r8 │ │ │ │ + ldrdeq r4, [r0, #20]! │ │ │ │ + mvneq r4, ip, ror #3 │ │ │ │ + ldrdeq ip, [sl, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dced0 <__cxa_atexit@plt+0xd0a9c> │ │ │ │ - ldr r2, [pc, #76] @ dcee8 <__cxa_atexit@plt+0xd0ab4> │ │ │ │ + bcc e5e28 <__cxa_atexit@plt+0xd99f4> │ │ │ │ + ldr r2, [pc, #76] @ e5e40 <__cxa_atexit@plt+0xd9a0c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #11 │ │ │ │ - ldr lr, [pc, #60] @ dceec <__cxa_atexit@plt+0xd0ab8> │ │ │ │ + ldr lr, [pc, #60] @ e5e44 <__cxa_atexit@plt+0xd9a10> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #56] @ dcef0 <__cxa_atexit@plt+0xd0abc> │ │ │ │ + ldr r1, [pc, #56] @ e5e48 <__cxa_atexit@plt+0xd9a14> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r3, #8] │ │ │ │ add r7, r3, #12 │ │ │ │ stm r7, {r1, r3, lr} │ │ │ │ str r2, [r3, #24] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ dcef4 <__cxa_atexit@plt+0xd0ac0> │ │ │ │ + ldr r3, [pc, #28] @ e5e4c <__cxa_atexit@plt+0xd9a18> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ - ldrdeq ip, [r0, #240]! @ 0xf0 │ │ │ │ - mvneq ip, r8, ror #31 │ │ │ │ + mvneq r4, r0, ror r0 │ │ │ │ + mvneq r4, r8, lsl #1 │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ - biceq r5, fp, ip, lsl #16 │ │ │ │ + biceq ip, sl, r4, ror lr │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dcf24 <__cxa_atexit@plt+0xd0af0> │ │ │ │ - ldr r7, [pc, #108] @ dcf84 <__cxa_atexit@plt+0xd0b50> │ │ │ │ + bne e5e7c <__cxa_atexit@plt+0xd9a48> │ │ │ │ + ldr r7, [pc, #108] @ e5edc <__cxa_atexit@plt+0xd9aa8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc dcf74 <__cxa_atexit@plt+0xd0b40> │ │ │ │ - ldr r7, [pc, #76] @ dcf88 <__cxa_atexit@plt+0xd0b54> │ │ │ │ + bcc e5ecc <__cxa_atexit@plt+0xd9a98> │ │ │ │ + ldr r7, [pc, #76] @ e5ee0 <__cxa_atexit@plt+0xd9aac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #52] @ dcf8c <__cxa_atexit@plt+0xd0b58> │ │ │ │ + ldr lr, [pc, #52] @ e5ee4 <__cxa_atexit@plt+0xd9ab0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r1, r2, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq ip, r0, lsr #31 │ │ │ │ + mvneq r4, r0, asr #32 │ │ │ │ @ instruction: 0xfffffa10 │ │ │ │ - mvneq ip, r8, lsr #30 │ │ │ │ - biceq r5, fp, r0, ror #15 │ │ │ │ + mvneq r3, r8, asr #31 │ │ │ │ + biceq ip, sl, r8, asr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi dcfe4 <__cxa_atexit@plt+0xd0bb0> │ │ │ │ + bhi e5f3c <__cxa_atexit@plt+0xd9b08> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dcfdc <__cxa_atexit@plt+0xd0ba8> │ │ │ │ - ldr r8, [pc, #40] @ dcfec <__cxa_atexit@plt+0xd0bb8> │ │ │ │ + beq e5f34 <__cxa_atexit@plt+0xd9b00> │ │ │ │ + ldr r8, [pc, #40] @ e5f44 <__cxa_atexit@plt+0xd9b10> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ dcff0 <__cxa_atexit@plt+0xd0bbc> │ │ │ │ + ldr r3, [pc, #36] @ e5f48 <__cxa_atexit@plt+0xd9b14> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3e419 │ │ │ │ - @ instruction: 0x01e0cd98 │ │ │ │ + @ instruction: 0x01b35734 │ │ │ │ + mvneq r3, r8, lsr lr │ │ │ │ ldm r5!, {r8, r9, sl} │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ dd014 <__cxa_atexit@plt+0xd0be0> │ │ │ │ + ldr r8, [pc, #4] @ e5f6c <__cxa_atexit@plt+0xd9b38> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b3e3b5 │ │ │ │ + @ instruction: 0x01b356d0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dd050 <__cxa_atexit@plt+0xd0c1c> │ │ │ │ - ldr r3, [pc, #36] @ dd060 <__cxa_atexit@plt+0xd0c2c> │ │ │ │ + bcc e5fa8 <__cxa_atexit@plt+0xd9b74> │ │ │ │ + ldr r3, [pc, #36] @ e5fb8 <__cxa_atexit@plt+0xd9b84> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -213774,399 +222948,399 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dd0c4 <__cxa_atexit@plt+0xd0c90> │ │ │ │ + bhi e601c <__cxa_atexit@plt+0xd9be8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dd0d0 <__cxa_atexit@plt+0xd0c9c> │ │ │ │ - ldr r2, [pc, #76] @ dd0e0 <__cxa_atexit@plt+0xd0cac> │ │ │ │ + bcc e6028 <__cxa_atexit@plt+0xd9bf4> │ │ │ │ + ldr r2, [pc, #76] @ e6038 <__cxa_atexit@plt+0xd9c04> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ dd0e4 <__cxa_atexit@plt+0xd0cb0> │ │ │ │ + ldr r1, [pc, #72] @ e603c <__cxa_atexit@plt+0xd9c08> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ dd0e8 <__cxa_atexit@plt+0xd0cb4> │ │ │ │ + ldr r8, [pc, #56] @ e6040 <__cxa_atexit@plt+0xd9c0c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - ldrdeq ip, [r0, #200]! @ 0xc8 │ │ │ │ - @ instruction: 0x01b3e318 │ │ │ │ + mvneq r3, r8, ror sp │ │ │ │ + @ instruction: 0x01b35633 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ dd104 <__cxa_atexit@plt+0xd0cd0> │ │ │ │ + ldr r8, [pc, #4] @ e605c <__cxa_atexit@plt+0xd9c28> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b3e2b0 │ │ │ │ + @ instruction: 0x01b355cb │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ dd120 <__cxa_atexit@plt+0xd0cec> │ │ │ │ + ldr r8, [pc, #4] @ e6078 <__cxa_atexit@plt+0xd9c44> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b3e294 │ │ │ │ + @ instruction: 0x01b355af │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #12] @ dd144 <__cxa_atexit@plt+0xd0d10> │ │ │ │ + ldr r2, [pc, #12] @ e609c <__cxa_atexit@plt+0xd9c68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ - mvneq ip, r0, lsr ip │ │ │ │ + ldrdeq r3, [r0, #192]! @ 0xc0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ dd160 <__cxa_atexit@plt+0xd0d2c> │ │ │ │ + ldr r8, [pc, #4] @ e60b8 <__cxa_atexit@plt+0xd9c84> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b3e254 │ │ │ │ - biceq r5, fp, ip, lsl #11 │ │ │ │ + @ instruction: 0x01b3556f │ │ │ │ + strdeq ip, [sl, #180] @ 0xb4 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi dd240 <__cxa_atexit@plt+0xd0e0c> │ │ │ │ + bhi e6198 <__cxa_atexit@plt+0xd9d64> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dd24c <__cxa_atexit@plt+0xd0e18> │ │ │ │ + bcc e61a4 <__cxa_atexit@plt+0xd9d70> │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ add r3, r9, #12 │ │ │ │ cmp r8, #0 │ │ │ │ - bmi dd1d8 <__cxa_atexit@plt+0xd0da4> │ │ │ │ - ldr r6, [pc, #188] @ dd268 <__cxa_atexit@plt+0xd0e34> │ │ │ │ + bmi e6130 <__cxa_atexit@plt+0xd9cfc> │ │ │ │ + ldr r6, [pc, #188] @ e61c0 <__cxa_atexit@plt+0xd9d8c> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r0, [pc, #184] @ dd26c <__cxa_atexit@plt+0xd0e38> │ │ │ │ + ldr r0, [pc, #184] @ e61c4 <__cxa_atexit@plt+0xd9d90> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r9, #4]! │ │ │ │ stmdb r5, {r6, r9} │ │ │ │ str r1, [r9, #8] │ │ │ │ - ldr r6, [pc, #168] @ dd270 <__cxa_atexit@plt+0xd0e3c> │ │ │ │ + ldr r6, [pc, #168] @ e61c8 <__cxa_atexit@plt+0xd9d94> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r9, r6, #1 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ add sl, r9, #4 │ │ │ │ cmp r8, #-2147483648 @ 0x80000000 │ │ │ │ - bne dd210 <__cxa_atexit@plt+0xd0ddc> │ │ │ │ - ldr r6, [pc, #112] @ dd25c <__cxa_atexit@plt+0xd0e28> │ │ │ │ + bne e6168 <__cxa_atexit@plt+0xd9d34> │ │ │ │ + ldr r6, [pc, #112] @ e61b4 <__cxa_atexit@plt+0xd9d80> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r9, [pc, #108] @ dd260 <__cxa_atexit@plt+0xd0e2c> │ │ │ │ + ldr r9, [pc, #108] @ e61b8 <__cxa_atexit@plt+0xd9d84> │ │ │ │ add r9, pc, r9 │ │ │ │ str r1, [r3] │ │ │ │ str r6, [sl] │ │ │ │ - ldr r6, [pc, #96] @ dd264 <__cxa_atexit@plt+0xd0e30> │ │ │ │ + ldr r6, [pc, #96] @ e61bc <__cxa_atexit@plt+0xd9d88> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #1 │ │ │ │ mov r6, r3 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ - ldr r3, [pc, #92] @ dd274 <__cxa_atexit@plt+0xd0e40> │ │ │ │ + ldr r3, [pc, #92] @ e61cc <__cxa_atexit@plt+0xd9d98> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #88] @ dd278 <__cxa_atexit@plt+0xd0e44> │ │ │ │ + ldr r2, [pc, #88] @ e61d0 <__cxa_atexit@plt+0xd9d9c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r9, #16]! │ │ │ │ str r8, [r9, #8] │ │ │ │ str r1, [r9, #-4] │ │ │ │ str r2, [r9, #-12] │ │ │ │ - ldr r3, [pc, #68] @ dd27c <__cxa_atexit@plt+0xd0e48> │ │ │ │ + ldr r3, [pc, #68] @ e61d4 <__cxa_atexit@plt+0xd9da0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ - biceq r5, fp, r4, lsl #10 │ │ │ │ - mvneq ip, r8, lsl sp │ │ │ │ + biceq ip, sl, ip, ror #22 │ │ │ │ + strheq r3, [r0, #216]! @ 0xd8 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ - mvneq ip, r0, lsr #23 │ │ │ │ + mvneq r3, r0, asr #24 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - mvneq ip, r4, ror #25 │ │ │ │ + mvneq r3, r4, lsl #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r5, fp, r8, asr r4 │ │ │ │ + biceq ip, sl, r0, asr #21 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dd2fc <__cxa_atexit@plt+0xd0ec8> │ │ │ │ + bcc e6254 <__cxa_atexit@plt+0xd9e20> │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ cmp r2, #0 │ │ │ │ - beq dd2ec <__cxa_atexit@plt+0xd0eb8> │ │ │ │ - ldr r1, [pc, #64] @ dd310 <__cxa_atexit@plt+0xd0edc> │ │ │ │ + beq e6244 <__cxa_atexit@plt+0xd9e10> │ │ │ │ + ldr r1, [pc, #64] @ e6268 <__cxa_atexit@plt+0xd9e34> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #60] @ dd314 <__cxa_atexit@plt+0xd0ee0> │ │ │ │ + ldr r8, [pc, #60] @ e626c <__cxa_atexit@plt+0xd9e38> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #24] @ dd30c <__cxa_atexit@plt+0xd0ed8> │ │ │ │ + ldr r8, [pc, #24] @ e6264 <__cxa_atexit@plt+0xd9e30> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3e0ac │ │ │ │ + @ instruction: 0x01b353c7 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - @ instruction: 0x01b3e0e4 │ │ │ │ - ldrdeq r5, [fp, #56] @ 0x38 │ │ │ │ + @ instruction: 0x01b353ff │ │ │ │ + biceq ip, sl, r0, asr #20 │ │ │ │ andeq r0, r1, r1 │ │ │ │ andeq r0, r1, r3, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dd37c <__cxa_atexit@plt+0xd0f48> │ │ │ │ + bhi e62d4 <__cxa_atexit@plt+0xd9ea0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dd388 <__cxa_atexit@plt+0xd0f54> │ │ │ │ - ldr r2, [pc, #76] @ dd398 <__cxa_atexit@plt+0xd0f64> │ │ │ │ + bcc e62e0 <__cxa_atexit@plt+0xd9eac> │ │ │ │ + ldr r2, [pc, #76] @ e62f0 <__cxa_atexit@plt+0xd9ebc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ dd39c <__cxa_atexit@plt+0xd0f68> │ │ │ │ + ldr r1, [pc, #72] @ e62f4 <__cxa_atexit@plt+0xd9ec0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ dd3a0 <__cxa_atexit@plt+0xd0f6c> │ │ │ │ + ldr r8, [pc, #56] @ e62f8 <__cxa_atexit@plt+0xd9ec4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - mvneq ip, r0, lsr #20 │ │ │ │ - @ instruction: 0x01b3e060 │ │ │ │ + mvneq r3, r0, asr #21 │ │ │ │ + @ instruction: 0x01b3537b │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r5, r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi dd46c <__cxa_atexit@plt+0xd1038> │ │ │ │ + bhi e63c4 <__cxa_atexit@plt+0xd9f90> │ │ │ │ and r7, sl, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne dd43c <__cxa_atexit@plt+0xd1008> │ │ │ │ - ldr r2, [pc, #168] @ dd484 <__cxa_atexit@plt+0xd1050> │ │ │ │ + bne e6394 <__cxa_atexit@plt+0xd9f60> │ │ │ │ + ldr r2, [pc, #168] @ e63dc <__cxa_atexit@plt+0xd9fa8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [sl, #2] │ │ │ │ ldr r0, [sl, #6] │ │ │ │ ldr r3, [r8, #35] @ 0x23 │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-16]! │ │ │ │ str r9, [r7, #4] │ │ │ │ str r1, [r7, #8] │ │ │ │ str r0, [r7, #12] │ │ │ │ tst r3, #3 │ │ │ │ - beq dd454 <__cxa_atexit@plt+0xd1020> │ │ │ │ - ldr r2, [pc, #124] @ dd488 <__cxa_atexit@plt+0xd1054> │ │ │ │ + beq e63ac <__cxa_atexit@plt+0xd9f78> │ │ │ │ + ldr r2, [pc, #124] @ e63e0 <__cxa_atexit@plt+0xd9fac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ stmib r5, {r3, r7} │ │ │ │ tst r7, #3 │ │ │ │ - beq dd464 <__cxa_atexit@plt+0xd1030> │ │ │ │ - ldr r3, [pc, #96] @ dd48c <__cxa_atexit@plt+0xd1058> │ │ │ │ + beq e63bc <__cxa_atexit@plt+0xd9f88> │ │ │ │ + ldr r3, [pc, #96] @ e63e4 <__cxa_atexit@plt+0xd9fb0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r7, [pc, #80] @ dd494 <__cxa_atexit@plt+0xd1060> │ │ │ │ + ldr r7, [pc, #80] @ e63ec <__cxa_atexit@plt+0xd9fb8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #72] @ dd498 <__cxa_atexit@plt+0xd1064> │ │ │ │ + ldr r0, [pc, #72] @ e63f0 <__cxa_atexit@plt+0xd9fbc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ dd490 <__cxa_atexit@plt+0xd105c> │ │ │ │ + ldr r7, [pc, #28] @ e63e8 <__cxa_atexit@plt+0xd9fb4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - biceq r5, fp, r0, asr #6 │ │ │ │ - biceq r5, fp, r0, asr #6 │ │ │ │ - biceq r5, fp, r4, lsr r3 │ │ │ │ - biceq r5, fp, r0, lsl #6 │ │ │ │ + biceq ip, sl, r8, lsr #19 │ │ │ │ + biceq ip, sl, r8, lsr #19 │ │ │ │ + @ instruction: 0x01cac99c │ │ │ │ + biceq ip, sl, r8, ror #18 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ - ldr r2, [pc, #48] @ dd4ec <__cxa_atexit@plt+0xd10b8> │ │ │ │ + ldr r2, [pc, #48] @ e6444 <__cxa_atexit@plt+0xda010> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r5, {r3, r7} │ │ │ │ str r2, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq dd4e4 <__cxa_atexit@plt+0xd10b0> │ │ │ │ - ldr r3, [pc, #28] @ dd4f0 <__cxa_atexit@plt+0xd10bc> │ │ │ │ + beq e643c <__cxa_atexit@plt+0xda008> │ │ │ │ + ldr r3, [pc, #28] @ e6448 <__cxa_atexit@plt+0xda014> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r5, fp, r8, lsr #5 │ │ │ │ + biceq ip, sl, r0, lsl r9 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ dd518 <__cxa_atexit@plt+0xd10e4> │ │ │ │ + ldr r3, [pc, #16] @ e6470 <__cxa_atexit@plt+0xda03c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r5, fp, r0, lsl #5 │ │ │ │ + biceq ip, sl, r8, ror #17 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r5, #24] │ │ │ │ add r5, r5, #8 │ │ │ │ cmp r2, r7 │ │ │ │ - bge dd578 <__cxa_atexit@plt+0xd1144> │ │ │ │ - ldr r2, [pc, #92] @ dd5a0 <__cxa_atexit@plt+0xd116c> │ │ │ │ + bge e64d0 <__cxa_atexit@plt+0xda09c> │ │ │ │ + ldr r2, [pc, #92] @ e64f8 <__cxa_atexit@plt+0xda0c4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq dd594 <__cxa_atexit@plt+0xd1160> │ │ │ │ - ldr r2, [pc, #72] @ dd5a4 <__cxa_atexit@plt+0xd1170> │ │ │ │ + beq e64ec <__cxa_atexit@plt+0xda0b8> │ │ │ │ + ldr r2, [pc, #72] @ e64fc <__cxa_atexit@plt+0xda0c8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ dd5a8 <__cxa_atexit@plt+0xd1174> │ │ │ │ + ldr r1, [pc, #68] @ e6500 <__cxa_atexit@plt+0xda0cc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r3, #24] │ │ │ │ str r2, [r3, #8] │ │ │ │ add r8, r1, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ - ldr r2, [pc, #28] @ dd59c <__cxa_atexit@plt+0xd1168> │ │ │ │ + ldr r2, [pc, #28] @ e64f4 <__cxa_atexit@plt+0xda0c0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ str r2, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq dd594 <__cxa_atexit@plt+0xd1160> │ │ │ │ - b dd618 <__cxa_atexit@plt+0xd11e4> │ │ │ │ + beq e64ec <__cxa_atexit@plt+0xda0b8> │ │ │ │ + b e6570 <__cxa_atexit@plt+0xda13c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - biceq r5, fp, r0, lsl #4 │ │ │ │ - biceq r5, fp, r0, ror #3 │ │ │ │ + biceq ip, sl, r8, ror #16 │ │ │ │ + biceq ip, sl, r8, asr #16 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ dd5dc <__cxa_atexit@plt+0xd11a8> │ │ │ │ + ldr r3, [pc, #28] @ e6534 <__cxa_atexit@plt+0xda100> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #24] @ dd5e0 <__cxa_atexit@plt+0xd11ac> │ │ │ │ + ldr r2, [pc, #24] @ e6538 <__cxa_atexit@plt+0xda104> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - @ instruction: 0x01cb519c │ │ │ │ + biceq ip, sl, r4, lsl #16 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ dd608 <__cxa_atexit@plt+0xd11d4> │ │ │ │ + ldr r3, [pc, #20] @ e6560 <__cxa_atexit@plt+0xda12c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - biceq r5, fp, r4, ror #1 │ │ │ │ + biceq ip, sl, ip, asr #14 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dd658 <__cxa_atexit@plt+0xd1224> │ │ │ │ - ldr r3, [pc, #160] @ dd6cc <__cxa_atexit@plt+0xd1298> │ │ │ │ + bne e65b0 <__cxa_atexit@plt+0xda17c> │ │ │ │ + ldr r3, [pc, #160] @ e6624 <__cxa_atexit@plt+0xda1f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq dd6b4 <__cxa_atexit@plt+0xd1280> │ │ │ │ - ldr r3, [pc, #140] @ dd6d0 <__cxa_atexit@plt+0xd129c> │ │ │ │ + beq e660c <__cxa_atexit@plt+0xda1d8> │ │ │ │ + ldr r3, [pc, #140] @ e6628 <__cxa_atexit@plt+0xda1f4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc dd6bc <__cxa_atexit@plt+0xd1288> │ │ │ │ - ldr r7, [pc, #100] @ dd6d4 <__cxa_atexit@plt+0xd12a0> │ │ │ │ + bcc e6614 <__cxa_atexit@plt+0xda1e0> │ │ │ │ + ldr r7, [pc, #100] @ e662c <__cxa_atexit@plt+0xda1f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr ip, [r5, #24]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr lr, [pc, #88] @ dd6d8 <__cxa_atexit@plt+0xd12a4> │ │ │ │ + ldr lr, [pc, #88] @ e6630 <__cxa_atexit@plt+0xda1fc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ add r9, r6, #8 │ │ │ │ @@ -214182,49 +223356,49 @@ │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ - mvneq ip, ip, lsl r7 │ │ │ │ + strheq r3, [r0, #124]! @ 0x7c │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ dd700 <__cxa_atexit@plt+0xd12cc> │ │ │ │ + ldr r3, [pc, #20] @ e6658 <__cxa_atexit@plt+0xda224> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr sl, [r5, #20] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dd734 <__cxa_atexit@plt+0xd1300> │ │ │ │ + bne e668c <__cxa_atexit@plt+0xda258> │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ add r9, r2, #1 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc dd78c <__cxa_atexit@plt+0xd1358> │ │ │ │ - ldr lr, [pc, #80] @ dd79c <__cxa_atexit@plt+0xd1368> │ │ │ │ + bcc e66e4 <__cxa_atexit@plt+0xda2b0> │ │ │ │ + ldr lr, [pc, #80] @ e66f4 <__cxa_atexit@plt+0xda2c0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr ip, [r5, #24]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r0, [r5, #-16] │ │ │ │ - ldr lr, [pc, #56] @ dd7a0 <__cxa_atexit@plt+0xd136c> │ │ │ │ + ldr lr, [pc, #56] @ e66f8 <__cxa_atexit@plt+0xda2c4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str sl, [r6, #24] │ │ │ │ add r9, r2, #1 │ │ │ │ @@ -214232,122 +223406,122 @@ │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff91c │ │ │ │ - mvneq ip, r4, lsr r6 │ │ │ │ + ldrdeq r3, [r0, #100]! @ 0x64 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dd840 <__cxa_atexit@plt+0xd140c> │ │ │ │ - ldr r6, [pc, #136] @ dd85c <__cxa_atexit@plt+0xd1428> │ │ │ │ + bhi e6798 <__cxa_atexit@plt+0xda364> │ │ │ │ + ldr r6, [pc, #136] @ e67b4 <__cxa_atexit@plt+0xda380> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r6, [r3] │ │ │ │ ands r6, r7, #3 │ │ │ │ - beq dd818 <__cxa_atexit@plt+0xd13e4> │ │ │ │ + beq e6770 <__cxa_atexit@plt+0xda33c> │ │ │ │ cmp r6, #2 │ │ │ │ - bne dd828 <__cxa_atexit@plt+0xd13f4> │ │ │ │ + bne e6780 <__cxa_atexit@plt+0xda34c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dd84c <__cxa_atexit@plt+0xd1418> │ │ │ │ - ldr r3, [pc, #96] @ dd864 <__cxa_atexit@plt+0xd1430> │ │ │ │ + bcc e67a4 <__cxa_atexit@plt+0xda370> │ │ │ │ + ldr r3, [pc, #96] @ e67bc <__cxa_atexit@plt+0xda388> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ dd860 <__cxa_atexit@plt+0xd142c> │ │ │ │ + ldr r7, [pc, #48] @ e67b8 <__cxa_atexit@plt+0xda384> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mvneq ip, r8, lsr r5 │ │ │ │ + ldrdeq r3, [r0, #88]! @ 0x58 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne dd8b0 <__cxa_atexit@plt+0xd147c> │ │ │ │ + bne e6808 <__cxa_atexit@plt+0xda3d4> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dd8c8 <__cxa_atexit@plt+0xd1494> │ │ │ │ - ldr r3, [pc, #64] @ dd8d8 <__cxa_atexit@plt+0xd14a4> │ │ │ │ + bcc e6820 <__cxa_atexit@plt+0xda3ec> │ │ │ │ + ldr r3, [pc, #64] @ e6830 <__cxa_atexit@plt+0xda3fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #28] @ dd8d4 <__cxa_atexit@plt+0xd14a0> │ │ │ │ + ldr r7, [pc, #28] @ e682c <__cxa_atexit@plt+0xda3f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - strheq ip, [r0, #64]! @ 0x40 │ │ │ │ + mvneq r3, r0, asr r5 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dd918 <__cxa_atexit@plt+0xd14e4> │ │ │ │ - ldr r3, [pc, #40] @ dd928 <__cxa_atexit@plt+0xd14f4> │ │ │ │ + bcc e6870 <__cxa_atexit@plt+0xda43c> │ │ │ │ + ldr r3, [pc, #40] @ e6880 <__cxa_atexit@plt+0xda44c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ dd92c <__cxa_atexit@plt+0xd14f8> │ │ │ │ + ldr r8, [pc, #36] @ e6884 <__cxa_atexit@plt+0xda450> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeb8 │ │ │ │ - @ instruction: 0x01b3da75 │ │ │ │ + @ instruction: 0x01b34d90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dd968 <__cxa_atexit@plt+0xd1534> │ │ │ │ - ldr r3, [pc, #36] @ dd978 <__cxa_atexit@plt+0xd1544> │ │ │ │ + bcc e68c0 <__cxa_atexit@plt+0xda48c> │ │ │ │ + ldr r3, [pc, #36] @ e68d0 <__cxa_atexit@plt+0xda49c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -214357,39 +223531,39 @@ │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dd9c0 <__cxa_atexit@plt+0xd158c> │ │ │ │ - ldr r3, [pc, #48] @ dd9d0 <__cxa_atexit@plt+0xd159c> │ │ │ │ + bcc e6918 <__cxa_atexit@plt+0xda4e4> │ │ │ │ + ldr r3, [pc, #48] @ e6928 <__cxa_atexit@plt+0xda4f4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #36] @ dd9d4 <__cxa_atexit@plt+0xd15a0> │ │ │ │ + ldr r8, [pc, #36] @ e692c <__cxa_atexit@plt+0xda4f8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - @ instruction: 0x01b3d9e2 │ │ │ │ + @ instruction: 0x01b34cfd │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dda18 <__cxa_atexit@plt+0xd15e4> │ │ │ │ - ldr r3, [pc, #44] @ dda28 <__cxa_atexit@plt+0xd15f4> │ │ │ │ + bcc e6970 <__cxa_atexit@plt+0xda53c> │ │ │ │ + ldr r3, [pc, #44] @ e6980 <__cxa_atexit@plt+0xda54c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -214402,290 +223576,290 @@ │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dda78 <__cxa_atexit@plt+0xd1644> │ │ │ │ - ldr r1, [pc, #60] @ dda90 <__cxa_atexit@plt+0xd165c> │ │ │ │ + bcc e69d0 <__cxa_atexit@plt+0xda59c> │ │ │ │ + ldr r1, [pc, #60] @ e69e8 <__cxa_atexit@plt+0xda5b4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #56] @ dda94 <__cxa_atexit@plt+0xd1660> │ │ │ │ + ldr r2, [pc, #56] @ e69ec <__cxa_atexit@plt+0xda5b8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str sl, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r7, [pc, #24] @ dda98 <__cxa_atexit@plt+0xd1664> │ │ │ │ + ldr r7, [pc, #24] @ e69f0 <__cxa_atexit@plt+0xda5bc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - @ instruction: 0x01b3d939 │ │ │ │ - biceq r4, fp, r4, asr #26 │ │ │ │ + @ instruction: 0x01b34c54 │ │ │ │ + biceq ip, sl, ip, lsr #7 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ ddac0 <__cxa_atexit@plt+0xd168c> │ │ │ │ + ldr r3, [pc, #8] @ e6a18 <__cxa_atexit@plt+0xda5e4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ - strdeq ip, [r0, #44]! @ 0x2c │ │ │ │ - biceq r4, fp, ip, asr #26 │ │ │ │ + @ instruction: 0x01e0339c │ │ │ │ + strheq ip, [sl, #52] @ 0x34 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ddb1c <__cxa_atexit@plt+0xd16e8> │ │ │ │ + bhi e6a74 <__cxa_atexit@plt+0xda640> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ddb14 <__cxa_atexit@plt+0xd16e0> │ │ │ │ - ldr r3, [pc, #44] @ ddb24 <__cxa_atexit@plt+0xd16f0> │ │ │ │ + beq e6a6c <__cxa_atexit@plt+0xda638> │ │ │ │ + ldr r3, [pc, #44] @ e6a7c <__cxa_atexit@plt+0xda648> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ ddb28 <__cxa_atexit@plt+0xd16f4> │ │ │ │ + ldr r2, [pc, #40] @ e6a80 <__cxa_atexit@plt+0xda64c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r4, fp, r8, lsl #26 │ │ │ │ - mvneq ip, r4, ror #4 │ │ │ │ + biceq ip, sl, r0, ror r3 │ │ │ │ + mvneq r3, r4, lsl #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ddb60 <__cxa_atexit@plt+0xd172c> │ │ │ │ + bhi e6ab8 <__cxa_atexit@plt+0xda684> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ddb68 <__cxa_atexit@plt+0xd1734> │ │ │ │ + ldr r1, [pc, #24] @ e6ac0 <__cxa_atexit@plt+0xda68c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r4, lsr #4 │ │ │ │ - strheq r4, [fp, #196] @ 0xc4 │ │ │ │ + mvneq r3, r4, asr #5 │ │ │ │ + biceq ip, sl, ip, lsl r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ddbb4 <__cxa_atexit@plt+0xd1780> │ │ │ │ + bhi e6b0c <__cxa_atexit@plt+0xda6d8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #56] @ ddbcc <__cxa_atexit@plt+0xd1798> │ │ │ │ + ldr r1, [pc, #56] @ e6b24 <__cxa_atexit@plt+0xda6f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ sub r7, r5, #28 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ddbbc <__cxa_atexit@plt+0xd1788> │ │ │ │ + bhi e6b14 <__cxa_atexit@plt+0xda6e0> │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b ddc7c <__cxa_atexit@plt+0xd1848> │ │ │ │ + b e6bd4 <__cxa_atexit@plt+0xda7a0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r0, ror #3 │ │ │ │ - biceq r4, fp, r0, asr ip │ │ │ │ + mvneq r3, r0, lsl #5 │ │ │ │ + strheq ip, [sl, #40] @ 0x28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ddc30 <__cxa_atexit@plt+0xd17fc> │ │ │ │ + bhi e6b88 <__cxa_atexit@plt+0xda754> │ │ │ │ str r7, [r3, #-4] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ - ldr r2, [pc, #64] @ ddc3c <__cxa_atexit@plt+0xd1808> │ │ │ │ + ldr r2, [pc, #64] @ e6b94 <__cxa_atexit@plt+0xda760> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #-8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ddc1c <__cxa_atexit@plt+0xd17e8> │ │ │ │ + bne e6b74 <__cxa_atexit@plt+0xda740> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ ddc40 <__cxa_atexit@plt+0xd180c> │ │ │ │ + ldr r7, [pc, #28] @ e6b98 <__cxa_atexit@plt+0xda764> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #24] @ ddc44 <__cxa_atexit@plt+0xd1810> │ │ │ │ + ldr r0, [pc, #24] @ e6b9c <__cxa_atexit@plt+0xda768> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq ip, r8, ror r1 │ │ │ │ - biceq r4, fp, r4, lsl #24 │ │ │ │ - strdeq r4, [fp, #188] @ 0xbc │ │ │ │ - ldrdeq r4, [fp, #180] @ 0xb4 │ │ │ │ + mvneq r3, r8, lsl r2 │ │ │ │ + biceq ip, sl, ip, ror #4 │ │ │ │ + biceq ip, sl, r4, ror #4 │ │ │ │ + biceq ip, sl, ip, lsr r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ddc74 <__cxa_atexit@plt+0xd1840> │ │ │ │ + bhi e6bcc <__cxa_atexit@plt+0xda798> │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b ddc7c <__cxa_atexit@plt+0xd1848> │ │ │ │ + b e6bd4 <__cxa_atexit@plt+0xda7a0> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov fp, r7 │ │ │ │ ldr r7, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #148] @ ddd28 <__cxa_atexit@plt+0xd18f4> │ │ │ │ + ldr r2, [pc, #148] @ e6c80 <__cxa_atexit@plt+0xda84c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #4] │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-4]! │ │ │ │ ands r2, r3, #3 │ │ │ │ - beq ddcf8 <__cxa_atexit@plt+0xd18c4> │ │ │ │ + beq e6c50 <__cxa_atexit@plt+0xda81c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne ddd08 <__cxa_atexit@plt+0xd18d4> │ │ │ │ - ldr r2, [pc, #116] @ ddd2c <__cxa_atexit@plt+0xd18f8> │ │ │ │ + bne e6c60 <__cxa_atexit@plt+0xda82c> │ │ │ │ + ldr r2, [pc, #116] @ e6c84 <__cxa_atexit@plt+0xda850> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r1, [r3, #6] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-8]! │ │ │ │ str r1, [r3, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ddd1c <__cxa_atexit@plt+0xd18e8> │ │ │ │ - ldr r2, [pc, #84] @ ddd30 <__cxa_atexit@plt+0xd18fc> │ │ │ │ + beq e6c74 <__cxa_atexit@plt+0xda840> │ │ │ │ + ldr r2, [pc, #84] @ e6c88 <__cxa_atexit@plt+0xda854> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #4] │ │ │ │ mov r5, r3 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ ddd34 <__cxa_atexit@plt+0xd1900> │ │ │ │ + ldr r7, [pc, #36] @ e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ - mvneq ip, r8, asr r0 │ │ │ │ - biceq r4, fp, r8, ror #21 │ │ │ │ + strdeq r3, [r0, #8]! │ │ │ │ + biceq ip, sl, r0, asr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ddd9c <__cxa_atexit@plt+0xd1968> │ │ │ │ + bne e6cf4 <__cxa_atexit@plt+0xda8c0> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #88] @ dddbc <__cxa_atexit@plt+0xd1988> │ │ │ │ + ldr r2, [pc, #88] @ e6d14 <__cxa_atexit@plt+0xda8e0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq dddb0 <__cxa_atexit@plt+0xd197c> │ │ │ │ - ldr r2, [pc, #64] @ dddc0 <__cxa_atexit@plt+0xd198c> │ │ │ │ + beq e6d08 <__cxa_atexit@plt+0xda8d4> │ │ │ │ + ldr r2, [pc, #64] @ e6d18 <__cxa_atexit@plt+0xda8e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ str r1, [r5, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ - ldr r7, [pc, #32] @ dddc4 <__cxa_atexit@plt+0xd1990> │ │ │ │ + ldr r7, [pc, #32] @ e6d1c <__cxa_atexit@plt+0xda8e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - mvneq fp, r4, asr #31 │ │ │ │ - biceq r4, fp, r8, asr sl │ │ │ │ + mvneq r3, r4, rrx │ │ │ │ + biceq ip, sl, r0, asr #1 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ dddf4 <__cxa_atexit@plt+0xd19c0> │ │ │ │ + ldr r3, [pc, #24] @ e6d4c <__cxa_atexit@plt+0xda918> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #12] │ │ │ │ b 193d818 <__cxa_atexit@plt+0x19313e4> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r4, fp, r8, lsr #20 │ │ │ │ + @ instruction: 0x01cac090 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ dde28 <__cxa_atexit@plt+0xd19f4> │ │ │ │ + ldr r3, [pc, #28] @ e6d80 <__cxa_atexit@plt+0xda94c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ dde2c <__cxa_atexit@plt+0xd19f8> │ │ │ │ + ldr r3, [pc, #16] @ e6d84 <__cxa_atexit@plt+0xda950> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ mov r8, r7 │ │ │ │ b 1b7168c <__cxa_atexit@plt+0x1b65258> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq fp, ip, asr #30 │ │ │ │ - strdeq r4, [fp, #144] @ 0x90 │ │ │ │ + mvneq r2, ip, ror #31 │ │ │ │ + biceq ip, sl, r8, asr r0 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dde5c <__cxa_atexit@plt+0xd1a28> │ │ │ │ + bne e6db4 <__cxa_atexit@plt+0xda980> │ │ │ │ str r2, [r5, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, fp │ │ │ │ - b ddc7c <__cxa_atexit@plt+0xd1848> │ │ │ │ + b e6bd4 <__cxa_atexit@plt+0xda7a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc dded8 <__cxa_atexit@plt+0xd1aa4> │ │ │ │ - ldr r7, [pc, #116] @ ddee8 <__cxa_atexit@plt+0xd1ab4> │ │ │ │ + bcc e6e30 <__cxa_atexit@plt+0xda9fc> │ │ │ │ + ldr r7, [pc, #116] @ e6e40 <__cxa_atexit@plt+0xdaa0c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #112] @ ddeec <__cxa_atexit@plt+0xd1ab8> │ │ │ │ + ldr lr, [pc, #112] @ e6e44 <__cxa_atexit@plt+0xdaa10> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r2, [r6, #8] │ │ │ │ - ldr r9, [pc, #96] @ ddef0 <__cxa_atexit@plt+0xd1abc> │ │ │ │ + ldr r9, [pc, #96] @ e6e48 <__cxa_atexit@plt+0xdaa14> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub sl, r3, #19 │ │ │ │ - ldr r8, [pc, #88] @ ddef4 <__cxa_atexit@plt+0xd1ac0> │ │ │ │ + ldr r8, [pc, #88] @ e6e4c <__cxa_atexit@plt+0xdaa18> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #16]! │ │ │ │ str r7, [r6, #12] │ │ │ │ @@ -214700,447 +223874,447 @@ │ │ │ │ bx ip │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd00 │ │ │ │ @ instruction: 0xfffffd5c │ │ │ │ - mvneq fp, r4, lsl pc │ │ │ │ - mvneq fp, r0, lsl #30 │ │ │ │ - biceq r4, fp, r4, lsr #18 │ │ │ │ + strheq r2, [r0, #244]! @ 0xf4 │ │ │ │ + mvneq r2, r0, lsr #31 │ │ │ │ + biceq fp, sl, ip, lsl #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ddf68 <__cxa_atexit@plt+0xd1b34> │ │ │ │ - ldr r1, [pc, #96] @ ddf84 <__cxa_atexit@plt+0xd1b50> │ │ │ │ + bcc e6ec0 <__cxa_atexit@plt+0xdaa8c> │ │ │ │ + ldr r1, [pc, #96] @ e6edc <__cxa_atexit@plt+0xdaaa8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r0, [pc, #84] @ ddf88 <__cxa_atexit@plt+0xd1b54> │ │ │ │ + ldr r0, [pc, #84] @ e6ee0 <__cxa_atexit@plt+0xdaaac> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r7, [r2, #8] │ │ │ │ str r8, [r2, #12] │ │ │ │ str r0, [r2, #16] │ │ │ │ str r2, [r2, #20] │ │ │ │ sub r7, r6, #3 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ddf78 <__cxa_atexit@plt+0xd1b44> │ │ │ │ + bhi e6ed0 <__cxa_atexit@plt+0xdaa9c> │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b ddc7c <__cxa_atexit@plt+0xd1848> │ │ │ │ + b e6bd4 <__cxa_atexit@plt+0xda7a0> │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ddfc4 <__cxa_atexit@plt+0xd1b90> │ │ │ │ - ldr r2, [pc, #36] @ ddfcc <__cxa_atexit@plt+0xd1b98> │ │ │ │ + bhi e6f1c <__cxa_atexit@plt+0xdaae8> │ │ │ │ + ldr r2, [pc, #36] @ e6f24 <__cxa_atexit@plt+0xdaaf0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ ddfd0 <__cxa_atexit@plt+0xd1b9c> │ │ │ │ + ldr r5, [pc, #28] @ e6f28 <__cxa_atexit@plt+0xdaaf4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, asr #27 │ │ │ │ - mvneq ip, r8, ror #2 │ │ │ │ + mvneq r2, ip, ror #28 │ │ │ │ + mvneq r3, r4, lsr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi de00c <__cxa_atexit@plt+0xd1bd8> │ │ │ │ - ldr r2, [pc, #36] @ de014 <__cxa_atexit@plt+0xd1be0> │ │ │ │ + bhi e6f64 <__cxa_atexit@plt+0xdab30> │ │ │ │ + ldr r2, [pc, #36] @ e6f6c <__cxa_atexit@plt+0xdab38> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ de018 <__cxa_atexit@plt+0xd1be4> │ │ │ │ + ldr r5, [pc, #28] @ e6f70 <__cxa_atexit@plt+0xdab3c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r4, lsl #27 │ │ │ │ - mvneq ip, r0, lsr #2 │ │ │ │ - biceq r4, fp, r0, lsl #16 │ │ │ │ + mvneq r2, r4, lsr #28 │ │ │ │ + mvneq r3, ip, ror #3 │ │ │ │ + biceq fp, sl, r8, ror #28 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r2, r6 │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi de0d0 <__cxa_atexit@plt+0xd1c9c> │ │ │ │ + bhi e7028 <__cxa_atexit@plt+0xdabf4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc de0d8 <__cxa_atexit@plt+0xd1ca4> │ │ │ │ - ldr r7, [pc, #200] @ de11c <__cxa_atexit@plt+0xd1ce8> │ │ │ │ + bcc e7030 <__cxa_atexit@plt+0xdabfc> │ │ │ │ + ldr r7, [pc, #200] @ e7074 <__cxa_atexit@plt+0xdac40> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #196] @ de120 <__cxa_atexit@plt+0xd1cec> │ │ │ │ + ldr r0, [pc, #196] @ e7078 <__cxa_atexit@plt+0xdac44> │ │ │ │ add r0, pc, r0 │ │ │ │ stmib r2, {r7, r8, r9} │ │ │ │ mov r3, r5 │ │ │ │ str r0, [r3, #-8]! │ │ │ │ sub r7, r6, #7 │ │ │ │ str r7, [r3, #4] │ │ │ │ add r6, r2, #36 @ 0x24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc de0f0 <__cxa_atexit@plt+0xd1cbc> │ │ │ │ - ldr r7, [pc, #160] @ de124 <__cxa_atexit@plt+0xd1cf0> │ │ │ │ + bcc e7048 <__cxa_atexit@plt+0xdac14> │ │ │ │ + ldr r7, [pc, #160] @ e707c <__cxa_atexit@plt+0xdac48> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #156] @ de128 <__cxa_atexit@plt+0xd1cf4> │ │ │ │ + ldr r1, [pc, #156] @ e7080 <__cxa_atexit@plt+0xdac4c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r2, #16]! │ │ │ │ - ldr r7, [pc, #148] @ de12c <__cxa_atexit@plt+0xd1cf8> │ │ │ │ + ldr r7, [pc, #148] @ e7084 <__cxa_atexit@plt+0xdac50> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ str r9, [r2, #8] │ │ │ │ str r7, [r2, #12] │ │ │ │ str r1, [r2, #16] │ │ │ │ str r2, [r2, #20] │ │ │ │ sub r7, r6, #3 │ │ │ │ ldr r8, [r2, #-8] │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi de110 <__cxa_atexit@plt+0xd1cdc> │ │ │ │ + bhi e7068 <__cxa_atexit@plt+0xdac34> │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b ddc7c <__cxa_atexit@plt+0xd1848> │ │ │ │ + b e6bd4 <__cxa_atexit@plt+0xda7a0> │ │ │ │ mov r6, r2 │ │ │ │ - b de0e0 <__cxa_atexit@plt+0xd1cac> │ │ │ │ + b e7038 <__cxa_atexit@plt+0xdac04> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #76] @ de134 <__cxa_atexit@plt+0xd1d00> │ │ │ │ + ldr r7, [pc, #76] @ e708c <__cxa_atexit@plt+0xdac58> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ - ldr r5, [pc, #48] @ de130 <__cxa_atexit@plt+0xd1cfc> │ │ │ │ + ldr r5, [pc, #48] @ e7088 <__cxa_atexit@plt+0xdac54> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0xfffffaac │ │ │ │ @ instruction: 0xfffffbc8 │ │ │ │ - mvneq fp, r8, ror lr │ │ │ │ - mvneq fp, r0, lsl lr │ │ │ │ - biceq r4, fp, r0, asr r7 │ │ │ │ - biceq r4, fp, r8, ror #13 │ │ │ │ + mvneq r2, r8, lsl pc │ │ │ │ + strheq r2, [r0, #224]! @ 0xe0 │ │ │ │ + strheq fp, [sl, #216] @ 0xd8 │ │ │ │ + biceq fp, sl, r0, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne de1c8 <__cxa_atexit@plt+0xd1d94> │ │ │ │ + bne e7120 <__cxa_atexit@plt+0xdacec> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r1, [pc, #384] @ de2e4 <__cxa_atexit@plt+0xd1eb0> │ │ │ │ + ldr r1, [pc, #384] @ e723c <__cxa_atexit@plt+0xdae08> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ ands r0, r7, #3 │ │ │ │ - beq de248 <__cxa_atexit@plt+0xd1e14> │ │ │ │ + beq e71a0 <__cxa_atexit@plt+0xdad6c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r0, #2 │ │ │ │ - bne de254 <__cxa_atexit@plt+0xd1e20> │ │ │ │ + bne e71ac <__cxa_atexit@plt+0xdad78> │ │ │ │ cmp r1, r3 │ │ │ │ - bcc de2bc <__cxa_atexit@plt+0xd1e88> │ │ │ │ - ldr r7, [pc, #332] @ de2e8 <__cxa_atexit@plt+0xd1eb4> │ │ │ │ + bcc e7214 <__cxa_atexit@plt+0xdade0> │ │ │ │ + ldr r7, [pc, #332] @ e7240 <__cxa_atexit@plt+0xdae0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #316] @ de2ec <__cxa_atexit@plt+0xd1eb8> │ │ │ │ + ldr r2, [pc, #316] @ e7244 <__cxa_atexit@plt+0xdae10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #256] @ de2d0 <__cxa_atexit@plt+0xd1e9c> │ │ │ │ + ldr r2, [pc, #256] @ e7228 <__cxa_atexit@plt+0xdadf4> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r2, [r3] │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc de290 <__cxa_atexit@plt+0xd1e5c> │ │ │ │ - ldr r1, [pc, #224] @ de2d4 <__cxa_atexit@plt+0xd1ea0> │ │ │ │ + bcc e71e8 <__cxa_atexit@plt+0xdadb4> │ │ │ │ + ldr r1, [pc, #224] @ e722c <__cxa_atexit@plt+0xdadf8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #220] @ de2d8 <__cxa_atexit@plt+0xd1ea4> │ │ │ │ + ldr lr, [pc, #220] @ e7230 <__cxa_atexit@plt+0xdadfc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r0, [pc, #208] @ de2dc <__cxa_atexit@plt+0xd1ea8> │ │ │ │ + ldr r0, [pc, #208] @ e7234 <__cxa_atexit@plt+0xdae00> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r0, r0, #2 │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #3 │ │ │ │ sub r6, r5, #16 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi de2ac <__cxa_atexit@plt+0xd1e78> │ │ │ │ + bhi e7204 <__cxa_atexit@plt+0xdadd0> │ │ │ │ str r8, [r5] │ │ │ │ str r7, [r5, #-4]! │ │ │ │ mov r6, r2 │ │ │ │ mov r7, fp │ │ │ │ - b ddc7c <__cxa_atexit@plt+0xd1848> │ │ │ │ + b e6bd4 <__cxa_atexit@plt+0xda7a0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc de2bc <__cxa_atexit@plt+0xd1e88> │ │ │ │ - ldr r7, [pc, #140] @ de2f0 <__cxa_atexit@plt+0xd1ebc> │ │ │ │ + bcc e7214 <__cxa_atexit@plt+0xdade0> │ │ │ │ + ldr r7, [pc, #140] @ e7248 <__cxa_atexit@plt+0xdae14> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #132] @ de2f4 <__cxa_atexit@plt+0xd1ec0> │ │ │ │ + ldr r7, [pc, #132] @ e724c <__cxa_atexit@plt+0xdae18> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #72] @ de2e0 <__cxa_atexit@plt+0xd1eac> │ │ │ │ + ldr r6, [pc, #72] @ e7238 <__cxa_atexit@plt+0xdae04> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r6, #2 │ │ │ │ - b de2b0 <__cxa_atexit@plt+0xd1e7c> │ │ │ │ + b e7208 <__cxa_atexit@plt+0xdadd4> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffff93c │ │ │ │ @ instruction: 0xfffffa58 │ │ │ │ - biceq r4, fp, r8, lsl #12 │ │ │ │ - biceq r4, fp, ip, ror r5 │ │ │ │ + biceq fp, sl, r0, ror ip │ │ │ │ + biceq fp, sl, r4, ror #23 │ │ │ │ muleq r0, r8, r1 │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ - mvneq ip, r8, lsl r0 │ │ │ │ - mvneq fp, ip, asr #25 │ │ │ │ - mvneq fp, ip, asr pc │ │ │ │ + mvneq r3, r4, ror #1 │ │ │ │ + mvneq r2, ip, ror #26 │ │ │ │ + mvneq r3, r8, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne de350 <__cxa_atexit@plt+0xd1f1c> │ │ │ │ + bne e72a8 <__cxa_atexit@plt+0xdae74> │ │ │ │ cmp r2, r6 │ │ │ │ - bcc de388 <__cxa_atexit@plt+0xd1f54> │ │ │ │ - ldr r7, [pc, #108] @ de394 <__cxa_atexit@plt+0xd1f60> │ │ │ │ + bcc e72e0 <__cxa_atexit@plt+0xdaeac> │ │ │ │ + ldr r7, [pc, #108] @ e72ec <__cxa_atexit@plt+0xdaeb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #92] @ de398 <__cxa_atexit@plt+0xd1f64> │ │ │ │ + ldr r2, [pc, #92] @ e72f0 <__cxa_atexit@plt+0xdaebc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc de388 <__cxa_atexit@plt+0xd1f54> │ │ │ │ - ldr r7, [pc, #60] @ de39c <__cxa_atexit@plt+0xd1f68> │ │ │ │ + bcc e72e0 <__cxa_atexit@plt+0xdaeac> │ │ │ │ + ldr r7, [pc, #60] @ e72f4 <__cxa_atexit@plt+0xdaec0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ - ldr r2, [pc, #44] @ de3a0 <__cxa_atexit@plt+0xd1f6c> │ │ │ │ + ldr r2, [pc, #44] @ e72f8 <__cxa_atexit@plt+0xdaec4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ - mvneq fp, ip, lsl #29 │ │ │ │ - ldrdeq fp, [r0, #176]! @ 0xb0 │ │ │ │ - mvneq fp, r8, asr lr │ │ │ │ + mvneq r2, r8, asr pc │ │ │ │ + mvneq r2, r0, ror ip │ │ │ │ + mvneq r2, r4, lsr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne de438 <__cxa_atexit@plt+0xd2004> │ │ │ │ + bne e7390 <__cxa_atexit@plt+0xdaf5c> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r1, [pc, #220] @ de4a8 <__cxa_atexit@plt+0xd2074> │ │ │ │ + ldr r1, [pc, #220] @ e7400 <__cxa_atexit@plt+0xdafcc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-8]! │ │ │ │ ands r0, r7, #3 │ │ │ │ - beq de44c <__cxa_atexit@plt+0xd2018> │ │ │ │ + beq e73a4 <__cxa_atexit@plt+0xdaf70> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r0, #2 │ │ │ │ - bne de458 <__cxa_atexit@plt+0xd2024> │ │ │ │ + bne e73b0 <__cxa_atexit@plt+0xdaf7c> │ │ │ │ cmp r1, r3 │ │ │ │ - bcc de494 <__cxa_atexit@plt+0xd2060> │ │ │ │ - ldr r7, [pc, #168] @ de4ac <__cxa_atexit@plt+0xd2078> │ │ │ │ + bcc e73ec <__cxa_atexit@plt+0xdafb8> │ │ │ │ + ldr r7, [pc, #168] @ e7404 <__cxa_atexit@plt+0xdafd0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #164] @ de4b0 <__cxa_atexit@plt+0xd207c> │ │ │ │ + ldr r1, [pc, #164] @ e7408 <__cxa_atexit@plt+0xdafd4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r5, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #116] @ de4b4 <__cxa_atexit@plt+0xd2080> │ │ │ │ + ldr r7, [pc, #116] @ e740c <__cxa_atexit@plt+0xdafd8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc de494 <__cxa_atexit@plt+0xd2060> │ │ │ │ - ldr r7, [pc, #80] @ de4b8 <__cxa_atexit@plt+0xd2084> │ │ │ │ + bcc e73ec <__cxa_atexit@plt+0xdafb8> │ │ │ │ + ldr r7, [pc, #80] @ e7410 <__cxa_atexit@plt+0xdafdc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ - ldr r2, [pc, #64] @ de4bc <__cxa_atexit@plt+0xd2088> │ │ │ │ + ldr r2, [pc, #64] @ e7414 <__cxa_atexit@plt+0xdafe0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffb8c │ │ │ │ - strheq fp, [r0, #220]! @ 0xdc │ │ │ │ - @ instruction: 0x01e0bd90 │ │ │ │ - mvneq fp, r8, asr #21 │ │ │ │ - mvneq fp, r0, asr sp │ │ │ │ + mvneq r2, r8, lsl #29 │ │ │ │ + mvneq r2, ip, asr lr │ │ │ │ + mvneq r2, r8, ror #22 │ │ │ │ + mvneq r2, ip, lsl lr │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne de518 <__cxa_atexit@plt+0xd20e4> │ │ │ │ + bne e7470 <__cxa_atexit@plt+0xdb03c> │ │ │ │ cmp r2, r6 │ │ │ │ - bcc de550 <__cxa_atexit@plt+0xd211c> │ │ │ │ - ldr r7, [pc, #108] @ de55c <__cxa_atexit@plt+0xd2128> │ │ │ │ + bcc e74a8 <__cxa_atexit@plt+0xdb074> │ │ │ │ + ldr r7, [pc, #108] @ e74b4 <__cxa_atexit@plt+0xdb080> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #92] @ de560 <__cxa_atexit@plt+0xd212c> │ │ │ │ + ldr r2, [pc, #92] @ e74b8 <__cxa_atexit@plt+0xdb084> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc de550 <__cxa_atexit@plt+0xd211c> │ │ │ │ - ldr r7, [pc, #60] @ de564 <__cxa_atexit@plt+0xd2130> │ │ │ │ + bcc e74a8 <__cxa_atexit@plt+0xdb074> │ │ │ │ + ldr r7, [pc, #60] @ e74bc <__cxa_atexit@plt+0xdb088> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ - ldr r2, [pc, #44] @ de568 <__cxa_atexit@plt+0xd2134> │ │ │ │ + ldr r2, [pc, #44] @ e74c0 <__cxa_atexit@plt+0xdb08c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ - mvneq fp, r4, asr #25 │ │ │ │ - mvneq fp, r8, lsl #20 │ │ │ │ - @ instruction: 0x01e0bc90 │ │ │ │ + @ instruction: 0x01e02d90 │ │ │ │ + mvneq r2, r8, lsr #21 │ │ │ │ + mvneq r2, ip, asr sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b de60c <__cxa_atexit@plt+0xd21d8> │ │ │ │ + b e7564 <__cxa_atexit@plt+0xdb130> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi de5dc <__cxa_atexit@plt+0xd21a8> │ │ │ │ + bhi e7534 <__cxa_atexit@plt+0xdb100> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc de5e8 <__cxa_atexit@plt+0xd21b4> │ │ │ │ - ldr r2, [pc, #72] @ de5f8 <__cxa_atexit@plt+0xd21c4> │ │ │ │ + bcc e7540 <__cxa_atexit@plt+0xdb10c> │ │ │ │ + ldr r2, [pc, #72] @ e7550 <__cxa_atexit@plt+0xdb11c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ de5fc <__cxa_atexit@plt+0xd21c8> │ │ │ │ + ldr r1, [pc, #68] @ e7554 <__cxa_atexit@plt+0xdb120> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -215151,45 +224325,45 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - strheq fp, [r0, #124]! @ 0x7c │ │ │ │ + mvneq r2, ip, asr r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi de6c0 <__cxa_atexit@plt+0xd228c> │ │ │ │ - ldr r3, [pc, #192] @ de6e0 <__cxa_atexit@plt+0xd22ac> │ │ │ │ + bhi e7618 <__cxa_atexit@plt+0xdb1e4> │ │ │ │ + ldr r3, [pc, #192] @ e7638 <__cxa_atexit@plt+0xdb204> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq de6a0 <__cxa_atexit@plt+0xd226c> │ │ │ │ + beq e75f8 <__cxa_atexit@plt+0xdb1c4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne de6b0 <__cxa_atexit@plt+0xd227c> │ │ │ │ + bne e7608 <__cxa_atexit@plt+0xdb1d4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc de6c8 <__cxa_atexit@plt+0xd2294> │ │ │ │ - ldr lr, [pc, #144] @ de6e4 <__cxa_atexit@plt+0xd22b0> │ │ │ │ + bcc e7620 <__cxa_atexit@plt+0xdb1ec> │ │ │ │ + ldr lr, [pc, #144] @ e763c <__cxa_atexit@plt+0xdb208> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldmda r5, {r7, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr r0, [pc, #124] @ de6e8 <__cxa_atexit@plt+0xd22b4> │ │ │ │ + ldr r0, [pc, #124] @ e7640 <__cxa_atexit@plt+0xdb20c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #112] @ de6ec <__cxa_atexit@plt+0xd22b8> │ │ │ │ + ldr lr, [pc, #112] @ e7644 <__cxa_atexit@plt+0xdb210> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -215210,37 +224384,37 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - mvneq fp, r4, asr r7 │ │ │ │ - mvneq fp, r0, lsr #14 │ │ │ │ + strdeq r2, [r0, #116]! @ 0x74 │ │ │ │ + mvneq r2, r0, asr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne de76c <__cxa_atexit@plt+0xd2338> │ │ │ │ + bne e76c4 <__cxa_atexit@plt+0xdb290> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc de780 <__cxa_atexit@plt+0xd234c> │ │ │ │ - ldr r2, [pc, #116] @ de790 <__cxa_atexit@plt+0xd235c> │ │ │ │ + bcc e76d8 <__cxa_atexit@plt+0xdb2a4> │ │ │ │ + ldr r2, [pc, #116] @ e76e8 <__cxa_atexit@plt+0xdb2b4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ de794 <__cxa_atexit@plt+0xd2360> │ │ │ │ + ldr r0, [pc, #92] @ e76ec <__cxa_atexit@plt+0xdb2b8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #80] @ de798 <__cxa_atexit@plt+0xd2364> │ │ │ │ + ldr lr, [pc, #80] @ e76f0 <__cxa_atexit@plt+0xdb2bc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -215253,367 +224427,367 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq fp, r8, lsl #13 │ │ │ │ - mvneq fp, r4, asr r6 │ │ │ │ + mvneq r2, r8, lsr #14 │ │ │ │ + strdeq r2, [r0, #100]! @ 0x64 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi de80c <__cxa_atexit@plt+0xd23d8> │ │ │ │ - ldr r3, [pc, #120] @ de834 <__cxa_atexit@plt+0xd2400> │ │ │ │ + bhi e7764 <__cxa_atexit@plt+0xdb330> │ │ │ │ + ldr r3, [pc, #120] @ e778c <__cxa_atexit@plt+0xdb358> │ │ │ │ add r3, pc, r3 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq de7fc <__cxa_atexit@plt+0xd23c8> │ │ │ │ + beq e7754 <__cxa_atexit@plt+0xdb320> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc de81c <__cxa_atexit@plt+0xd23e8> │ │ │ │ - ldr r7, [pc, #92] @ de83c <__cxa_atexit@plt+0xd2408> │ │ │ │ + bcc e7774 <__cxa_atexit@plt+0xdb340> │ │ │ │ + ldr r7, [pc, #92] @ e7794 <__cxa_atexit@plt+0xdb360> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r8, [r8, #7] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b de60c <__cxa_atexit@plt+0xd21d8> │ │ │ │ + b e7564 <__cxa_atexit@plt+0xdb130> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ de838 <__cxa_atexit@plt+0xd2404> │ │ │ │ + ldr r7, [pc, #36] @ e7790 <__cxa_atexit@plt+0xdb35c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - biceq r4, fp, r8, asr #2 │ │ │ │ + strheq fp, [sl, #112] @ 0x70 │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc de880 <__cxa_atexit@plt+0xd244c> │ │ │ │ - ldr r2, [pc, #40] @ de88c <__cxa_atexit@plt+0xd2458> │ │ │ │ + bcc e77d8 <__cxa_atexit@plt+0xdb3a4> │ │ │ │ + ldr r2, [pc, #40] @ e77e4 <__cxa_atexit@plt+0xdb3b0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ sub r7, r6, #3 │ │ │ │ - b de60c <__cxa_atexit@plt+0xd21d8> │ │ │ │ + b e7564 <__cxa_atexit@plt+0xdb130> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffda4 │ │ │ │ - biceq r4, fp, r8, asr #1 │ │ │ │ + biceq fp, sl, r0, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi de8e8 <__cxa_atexit@plt+0xd24b4> │ │ │ │ + bhi e7840 <__cxa_atexit@plt+0xdb40c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq de8e0 <__cxa_atexit@plt+0xd24ac> │ │ │ │ - ldr r3, [pc, #44] @ de8f0 <__cxa_atexit@plt+0xd24bc> │ │ │ │ + beq e7838 <__cxa_atexit@plt+0xdb404> │ │ │ │ + ldr r3, [pc, #44] @ e7848 <__cxa_atexit@plt+0xdb414> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ de8f4 <__cxa_atexit@plt+0xd24c0> │ │ │ │ + ldr r2, [pc, #40] @ e784c <__cxa_atexit@plt+0xdb418> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945ef4 <__cxa_atexit@plt+0x1939ac0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r4, fp, ip, asr r0 │ │ │ │ - @ instruction: 0x01e0b498 │ │ │ │ + biceq fp, sl, r4, asr #13 │ │ │ │ + mvneq r2, r8, lsr r5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi de964 <__cxa_atexit@plt+0xd2530> │ │ │ │ - ldr r3, [pc, #92] @ de974 <__cxa_atexit@plt+0xd2540> │ │ │ │ + bhi e78bc <__cxa_atexit@plt+0xdb488> │ │ │ │ + ldr r3, [pc, #92] @ e78cc <__cxa_atexit@plt+0xdb498> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq de944 <__cxa_atexit@plt+0xd2510> │ │ │ │ + beq e789c <__cxa_atexit@plt+0xdb468> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ ldr r0, [r5] │ │ │ │ cmp r7, #61 @ 0x3d │ │ │ │ - bne de954 <__cxa_atexit@plt+0xd2520> │ │ │ │ - ldr r7, [pc, #60] @ de978 <__cxa_atexit@plt+0xd2544> │ │ │ │ + bne e78ac <__cxa_atexit@plt+0xdb478> │ │ │ │ + ldr r7, [pc, #60] @ e78d0 <__cxa_atexit@plt+0xdb49c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ de980 <__cxa_atexit@plt+0xd254c> │ │ │ │ + ldr r7, [pc, #36] @ e78d8 <__cxa_atexit@plt+0xdb4a4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ de97c <__cxa_atexit@plt+0xd2548> │ │ │ │ + ldr r7, [pc, #16] @ e78d4 <__cxa_atexit@plt+0xdb4a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - mvneq fp, r0, lsr #9 │ │ │ │ - biceq r4, fp, r8, lsr #32 │ │ │ │ - strheq fp, [r0, #76]! @ 0x4c │ │ │ │ + mvneq r2, r0, asr #10 │ │ │ │ + @ instruction: 0x01cab690 │ │ │ │ + mvneq r2, ip, asr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ de9b4 <__cxa_atexit@plt+0xd2580> │ │ │ │ + ldr r3, [pc, #32] @ e790c <__cxa_atexit@plt+0xdb4d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #28] @ de9b8 <__cxa_atexit@plt+0xd2584> │ │ │ │ + ldr r2, [pc, #28] @ e7910 <__cxa_atexit@plt+0xdb4dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ add r7, r2, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #61 @ 0x3d │ │ │ │ addeq r7, r3, #2 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, asr #8 │ │ │ │ - mvneq fp, ip, ror r4 │ │ │ │ - biceq r4, fp, r0, lsr #32 │ │ │ │ + mvneq r2, r8, ror #9 │ │ │ │ + mvneq r2, ip, lsl r5 │ │ │ │ + biceq fp, sl, r8, lsl #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi dea14 <__cxa_atexit@plt+0xd25e0> │ │ │ │ + bhi e796c <__cxa_atexit@plt+0xdb538> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dea0c <__cxa_atexit@plt+0xd25d8> │ │ │ │ - ldr r3, [pc, #44] @ dea1c <__cxa_atexit@plt+0xd25e8> │ │ │ │ + beq e7964 <__cxa_atexit@plt+0xdb530> │ │ │ │ + ldr r3, [pc, #44] @ e7974 <__cxa_atexit@plt+0xdb540> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ dea20 <__cxa_atexit@plt+0xd25ec> │ │ │ │ + ldr r2, [pc, #40] @ e7978 <__cxa_atexit@plt+0xdb544> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945ef4 <__cxa_atexit@plt+0x1939ac0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, fp, r0, ror #31 │ │ │ │ - mvneq fp, ip, ror #6 │ │ │ │ - ldrdeq r3, [fp, #248] @ 0xf8 │ │ │ │ + biceq fp, sl, r8, asr #12 │ │ │ │ + mvneq r2, ip, lsl #8 │ │ │ │ + biceq fp, sl, r0, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi dea7c <__cxa_atexit@plt+0xd2648> │ │ │ │ + bhi e79d4 <__cxa_atexit@plt+0xdb5a0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq dea74 <__cxa_atexit@plt+0xd2640> │ │ │ │ - ldr r3, [pc, #44] @ dea84 <__cxa_atexit@plt+0xd2650> │ │ │ │ + beq e79cc <__cxa_atexit@plt+0xdb598> │ │ │ │ + ldr r3, [pc, #44] @ e79dc <__cxa_atexit@plt+0xdb5a8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ dea88 <__cxa_atexit@plt+0xd2654> │ │ │ │ + ldr r2, [pc, #40] @ e79e0 <__cxa_atexit@plt+0xdb5ac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945ef4 <__cxa_atexit@plt+0x1939ac0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, fp, r8, asr lr │ │ │ │ - mvneq fp, r4, lsl #6 │ │ │ │ + biceq fp, sl, r0, asr #9 │ │ │ │ + mvneq r2, r4, lsr #7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dead8 <__cxa_atexit@plt+0xd26a4> │ │ │ │ - ldr r3, [pc, #60] @ deaf0 <__cxa_atexit@plt+0xd26bc> │ │ │ │ + bcc e7a30 <__cxa_atexit@plt+0xdb5fc> │ │ │ │ + ldr r3, [pc, #60] @ e7a48 <__cxa_atexit@plt+0xdb614> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r7, #4]! │ │ │ │ ldr r0, [r5] │ │ │ │ - ldr r3, [pc, #48] @ deaf4 <__cxa_atexit@plt+0xd26c0> │ │ │ │ + ldr r3, [pc, #48] @ e7a4c <__cxa_atexit@plt+0xdb618> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r8, [r7, #8] │ │ │ │ add lr, r7, #12 │ │ │ │ stm lr, {r3, r7, r8} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ deaf8 <__cxa_atexit@plt+0xd26c4> │ │ │ │ + ldr r7, [pc, #24] @ e7a50 <__cxa_atexit@plt+0xdb61c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq fp, ip, ror r4 │ │ │ │ - mvneq fp, r0, ror #5 │ │ │ │ - biceq r3, fp, r8, asr pc │ │ │ │ + mvneq r2, ip, lsl r5 │ │ │ │ + mvneq r2, r0, lsl #7 │ │ │ │ + biceq fp, sl, r0, asr #11 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b deb18 <__cxa_atexit@plt+0xd26e4> │ │ │ │ + b e7a70 <__cxa_atexit@plt+0xdb63c> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi deba4 <__cxa_atexit@plt+0xd2770> │ │ │ │ - ldr r6, [pc, #156] @ debcc <__cxa_atexit@plt+0xd2798> │ │ │ │ + bhi e7afc <__cxa_atexit@plt+0xdb6c8> │ │ │ │ + ldr r6, [pc, #156] @ e7b24 <__cxa_atexit@plt+0xdb6f0> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r7] │ │ │ │ ands r6, r8, #3 │ │ │ │ - beq deb78 <__cxa_atexit@plt+0xd2744> │ │ │ │ + beq e7ad0 <__cxa_atexit@plt+0xdb69c> │ │ │ │ cmp r6, #2 │ │ │ │ - bne deb8c <__cxa_atexit@plt+0xd2758> │ │ │ │ + bne e7ae4 <__cxa_atexit@plt+0xdb6b0> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc debb8 <__cxa_atexit@plt+0xd2784> │ │ │ │ - ldr r7, [pc, #124] @ debd8 <__cxa_atexit@plt+0xd27a4> │ │ │ │ + bcc e7b10 <__cxa_atexit@plt+0xdb6dc> │ │ │ │ + ldr r7, [pc, #124] @ e7b30 <__cxa_atexit@plt+0xdb6fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ debd4 <__cxa_atexit@plt+0xd27a0> │ │ │ │ + ldr r7, [pc, #64] @ e7b2c <__cxa_atexit@plt+0xdb6f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ debd0 <__cxa_atexit@plt+0xd279c> │ │ │ │ + ldr r7, [pc, #36] @ e7b28 <__cxa_atexit@plt+0xdb6f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - stlexbeq r3, r0, [fp] │ │ │ │ - ldrdeq fp, [r0, #20]! │ │ │ │ + strdeq fp, [sl, #72] @ 0x48 │ │ │ │ + mvneq r2, r4, ror r2 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne dec24 <__cxa_atexit@plt+0xd27f0> │ │ │ │ + bne e7b7c <__cxa_atexit@plt+0xdb748> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc dec3c <__cxa_atexit@plt+0xd2808> │ │ │ │ - ldr r3, [pc, #64] @ dec4c <__cxa_atexit@plt+0xd2818> │ │ │ │ + bcc e7b94 <__cxa_atexit@plt+0xdb760> │ │ │ │ + ldr r3, [pc, #64] @ e7ba4 <__cxa_atexit@plt+0xdb770> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #28] @ dec48 <__cxa_atexit@plt+0xd2814> │ │ │ │ + ldr r7, [pc, #28] @ e7ba0 <__cxa_atexit@plt+0xdb76c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq fp, ip, lsr r1 │ │ │ │ + ldrdeq r2, [r0, #28]! │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi deca8 <__cxa_atexit@plt+0xd2874> │ │ │ │ - ldr r2, [pc, #88] @ decc4 <__cxa_atexit@plt+0xd2890> │ │ │ │ + bhi e7c00 <__cxa_atexit@plt+0xdb7cc> │ │ │ │ + ldr r2, [pc, #88] @ e7c1c <__cxa_atexit@plt+0xdb7e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi decb0 <__cxa_atexit@plt+0xd287c> │ │ │ │ - ldr r7, [pc, #64] @ decc8 <__cxa_atexit@plt+0xd2894> │ │ │ │ + bhi e7c08 <__cxa_atexit@plt+0xdb7d4> │ │ │ │ + ldr r7, [pc, #64] @ e7c20 <__cxa_atexit@plt+0xdb7ec> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ tst r8, #3 │ │ │ │ - beq dec9c <__cxa_atexit@plt+0xd2868> │ │ │ │ + beq e7bf4 <__cxa_atexit@plt+0xdb7c0> │ │ │ │ mov r7, r8 │ │ │ │ - b def60 <__cxa_atexit@plt+0xd2b2c> │ │ │ │ + b e7eb8 <__cxa_atexit@plt+0xdba84> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ deccc <__cxa_atexit@plt+0xd2898> │ │ │ │ + ldr r7, [pc, #20] @ e7c24 <__cxa_atexit@plt+0xdb7f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq fp, r8, lsl #2 │ │ │ │ + mvneq r2, r8, lsr #3 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - biceq r3, fp, r8, lsl #27 │ │ │ │ + strdeq fp, [sl, #48] @ 0x30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b ded70 <__cxa_atexit@plt+0xd293c> │ │ │ │ + b e7cc8 <__cxa_atexit@plt+0xdb894> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ded40 <__cxa_atexit@plt+0xd290c> │ │ │ │ + bhi e7c98 <__cxa_atexit@plt+0xdb864> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ded4c <__cxa_atexit@plt+0xd2918> │ │ │ │ - ldr r2, [pc, #72] @ ded5c <__cxa_atexit@plt+0xd2928> │ │ │ │ + bcc e7ca4 <__cxa_atexit@plt+0xdb870> │ │ │ │ + ldr r2, [pc, #72] @ e7cb4 <__cxa_atexit@plt+0xdb880> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ ded60 <__cxa_atexit@plt+0xd292c> │ │ │ │ + ldr r1, [pc, #68] @ e7cb8 <__cxa_atexit@plt+0xdb884> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -215624,45 +224798,45 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - mvneq fp, r8, asr r0 │ │ │ │ + strdeq r2, [r0, #8]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi dee24 <__cxa_atexit@plt+0xd29f0> │ │ │ │ - ldr r3, [pc, #192] @ dee44 <__cxa_atexit@plt+0xd2a10> │ │ │ │ + bhi e7d7c <__cxa_atexit@plt+0xdb948> │ │ │ │ + ldr r3, [pc, #192] @ e7d9c <__cxa_atexit@plt+0xdb968> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq dee04 <__cxa_atexit@plt+0xd29d0> │ │ │ │ + beq e7d5c <__cxa_atexit@plt+0xdb928> │ │ │ │ cmp r7, #2 │ │ │ │ - bne dee14 <__cxa_atexit@plt+0xd29e0> │ │ │ │ + bne e7d6c <__cxa_atexit@plt+0xdb938> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc dee2c <__cxa_atexit@plt+0xd29f8> │ │ │ │ - ldr lr, [pc, #144] @ dee48 <__cxa_atexit@plt+0xd2a14> │ │ │ │ + bcc e7d84 <__cxa_atexit@plt+0xdb950> │ │ │ │ + ldr lr, [pc, #144] @ e7da0 <__cxa_atexit@plt+0xdb96c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldmda r5, {r7, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr r0, [pc, #124] @ dee4c <__cxa_atexit@plt+0xd2a18> │ │ │ │ + ldr r0, [pc, #124] @ e7da4 <__cxa_atexit@plt+0xdb970> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #112] @ dee50 <__cxa_atexit@plt+0xd2a1c> │ │ │ │ + ldr lr, [pc, #112] @ e7da8 <__cxa_atexit@plt+0xdb974> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -215683,37 +224857,37 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - strdeq sl, [r0, #240]! @ 0xf0 │ │ │ │ - strheq sl, [r0, #252]! @ 0xfc │ │ │ │ + @ instruction: 0x01e02090 │ │ │ │ + mvneq r2, ip, asr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne deed0 <__cxa_atexit@plt+0xd2a9c> │ │ │ │ + bne e7e28 <__cxa_atexit@plt+0xdb9f4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc deee4 <__cxa_atexit@plt+0xd2ab0> │ │ │ │ - ldr r2, [pc, #116] @ deef4 <__cxa_atexit@plt+0xd2ac0> │ │ │ │ + bcc e7e3c <__cxa_atexit@plt+0xdba08> │ │ │ │ + ldr r2, [pc, #116] @ e7e4c <__cxa_atexit@plt+0xdba18> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ deef8 <__cxa_atexit@plt+0xd2ac4> │ │ │ │ + ldr r0, [pc, #92] @ e7e50 <__cxa_atexit@plt+0xdba1c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #80] @ deefc <__cxa_atexit@plt+0xd2ac8> │ │ │ │ + ldr lr, [pc, #80] @ e7e54 <__cxa_atexit@plt+0xdba20> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -215726,75 +224900,75 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - mvneq sl, r4, lsr #30 │ │ │ │ - strdeq sl, [r0, #224]! @ 0xe0 │ │ │ │ + mvneq r1, r4, asr #31 │ │ │ │ + strexheq r1, r0, [r0] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi def40 <__cxa_atexit@plt+0xd2b0c> │ │ │ │ - ldr r7, [pc, #48] @ def50 <__cxa_atexit@plt+0xd2b1c> │ │ │ │ + bhi e7e98 <__cxa_atexit@plt+0xdba64> │ │ │ │ + ldr r7, [pc, #48] @ e7ea8 <__cxa_atexit@plt+0xdba74> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq def34 <__cxa_atexit@plt+0xd2b00> │ │ │ │ + beq e7e8c <__cxa_atexit@plt+0xdba58> │ │ │ │ mov r7, r8 │ │ │ │ - b def60 <__cxa_atexit@plt+0xd2b2c> │ │ │ │ + b e7eb8 <__cxa_atexit@plt+0xdba84> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ def54 <__cxa_atexit@plt+0xd2b20> │ │ │ │ + ldr r7, [pc, #12] @ e7eac <__cxa_atexit@plt+0xdba78> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strdeq r3, [fp, #168] @ 0xa8 │ │ │ │ + biceq fp, sl, r0, ror #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne defe8 <__cxa_atexit@plt+0xd2bb4> │ │ │ │ + bne e7f40 <__cxa_atexit@plt+0xdbb0c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc df00c <__cxa_atexit@plt+0xd2bd8> │ │ │ │ - ldr r8, [pc, #172] @ df030 <__cxa_atexit@plt+0xd2bfc> │ │ │ │ + bcc e7f64 <__cxa_atexit@plt+0xdbb30> │ │ │ │ + ldr r8, [pc, #172] @ e7f88 <__cxa_atexit@plt+0xdbb54> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r0, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r0, #6] │ │ │ │ - ldr lr, [pc, #156] @ df034 <__cxa_atexit@plt+0xd2c00> │ │ │ │ + ldr lr, [pc, #156] @ e7f8c <__cxa_atexit@plt+0xdbb58> │ │ │ │ add lr, pc, lr │ │ │ │ mov r2, r6 │ │ │ │ str r8, [r2, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r0, [r2, #8] │ │ │ │ mov r2, r5 │ │ │ │ str lr, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq deffc <__cxa_atexit@plt+0xd2bc8> │ │ │ │ + beq e7f54 <__cxa_atexit@plt+0xdbb20> │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc df01c <__cxa_atexit@plt+0xd2be8> │ │ │ │ - ldr r2, [pc, #112] @ df03c <__cxa_atexit@plt+0xd2c08> │ │ │ │ + bcc e7f74 <__cxa_atexit@plt+0xdbb40> │ │ │ │ + ldr r2, [pc, #112] @ e7f94 <__cxa_atexit@plt+0xdbb60> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5], #4 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b ded70 <__cxa_atexit@plt+0xd293c> │ │ │ │ - ldr r7, [pc, #72] @ df038 <__cxa_atexit@plt+0xd2c04> │ │ │ │ + b e7cc8 <__cxa_atexit@plt+0xdb894> │ │ │ │ + ldr r7, [pc, #72] @ e7f90 <__cxa_atexit@plt+0xdbb5c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -215806,616 +224980,616 @@ │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcd0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - mvneq sl, r8, ror sp │ │ │ │ + mvneq r1, r8, lsl lr │ │ │ │ @ instruction: 0xfffffda0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc df080 <__cxa_atexit@plt+0xd2c4c> │ │ │ │ - ldr r2, [pc, #40] @ df08c <__cxa_atexit@plt+0xd2c58> │ │ │ │ + bcc e7fd8 <__cxa_atexit@plt+0xdbba4> │ │ │ │ + ldr r2, [pc, #40] @ e7fe4 <__cxa_atexit@plt+0xdbbb0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ sub r7, r6, #3 │ │ │ │ - b ded70 <__cxa_atexit@plt+0xd293c> │ │ │ │ + b e7cc8 <__cxa_atexit@plt+0xdb894> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ - biceq r3, fp, ip, lsr #19 │ │ │ │ + biceq fp, sl, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi df0e8 <__cxa_atexit@plt+0xd2cb4> │ │ │ │ + bhi e8040 <__cxa_atexit@plt+0xdbc0c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq df0e0 <__cxa_atexit@plt+0xd2cac> │ │ │ │ - ldr r3, [pc, #44] @ df0f0 <__cxa_atexit@plt+0xd2cbc> │ │ │ │ + beq e8038 <__cxa_atexit@plt+0xdbc04> │ │ │ │ + ldr r3, [pc, #44] @ e8048 <__cxa_atexit@plt+0xdbc14> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ df0f4 <__cxa_atexit@plt+0xd2cc0> │ │ │ │ + ldr r2, [pc, #40] @ e804c <__cxa_atexit@plt+0xdbc18> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, fp, r4, lsr #16 │ │ │ │ - @ instruction: 0x01e0ac98 │ │ │ │ - biceq r3, fp, r4, ror #18 │ │ │ │ + biceq sl, sl, ip, lsl #29 │ │ │ │ + mvneq r1, r8, lsr sp │ │ │ │ + biceq sl, sl, ip, asr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi df150 <__cxa_atexit@plt+0xd2d1c> │ │ │ │ + bhi e80a8 <__cxa_atexit@plt+0xdbc74> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq df148 <__cxa_atexit@plt+0xd2d14> │ │ │ │ - ldr r3, [pc, #44] @ df158 <__cxa_atexit@plt+0xd2d24> │ │ │ │ + beq e80a0 <__cxa_atexit@plt+0xdbc6c> │ │ │ │ + ldr r3, [pc, #44] @ e80b0 <__cxa_atexit@plt+0xdbc7c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ df15c <__cxa_atexit@plt+0xd2d28> │ │ │ │ + ldr r2, [pc, #40] @ e80b4 <__cxa_atexit@plt+0xdbc80> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, fp, r8, lsr r7 │ │ │ │ - mvneq sl, r0, lsr ip │ │ │ │ + biceq sl, sl, r0, lsr #27 │ │ │ │ + ldrdeq r1, [r0, #192]! @ 0xc0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df1e8 <__cxa_atexit@plt+0xd2db4> │ │ │ │ - ldr r5, [pc, #148] @ df214 <__cxa_atexit@plt+0xd2de0> │ │ │ │ + bhi e8140 <__cxa_atexit@plt+0xdbd0c> │ │ │ │ + ldr r5, [pc, #148] @ e816c <__cxa_atexit@plt+0xdbd38> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r2, {r5, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r5, r2, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi df1f4 <__cxa_atexit@plt+0xd2dc0> │ │ │ │ - ldr r7, [pc, #124] @ df218 <__cxa_atexit@plt+0xd2de4> │ │ │ │ + bhi e814c <__cxa_atexit@plt+0xdbd18> │ │ │ │ + ldr r7, [pc, #124] @ e8170 <__cxa_atexit@plt+0xdbd3c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #120] @ df21c <__cxa_atexit@plt+0xd2de8> │ │ │ │ + ldr r3, [pc, #120] @ e8174 <__cxa_atexit@plt+0xdbd40> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r7, [r2, #-16] │ │ │ │ str r3, [r2, #-12] │ │ │ │ tst r9, #3 │ │ │ │ - beq df1d4 <__cxa_atexit@plt+0xd2da0> │ │ │ │ - ldr r3, [pc, #96] @ df220 <__cxa_atexit@plt+0xd2dec> │ │ │ │ + beq e812c <__cxa_atexit@plt+0xdbcf8> │ │ │ │ + ldr r3, [pc, #96] @ e8178 <__cxa_atexit@plt+0xdbd44> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r9, #39] @ 0x27 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq df1e0 <__cxa_atexit@plt+0xd2dac> │ │ │ │ - b dbc9c <__cxa_atexit@plt+0xcf868> │ │ │ │ + beq e8138 <__cxa_atexit@plt+0xdbd04> │ │ │ │ + b e4bf4 <__cxa_atexit@plt+0xd87c0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ df224 <__cxa_atexit@plt+0xd2df0> │ │ │ │ + ldr r7, [pc, #40] @ e817c <__cxa_atexit@plt+0xdbd48> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #36] @ df228 <__cxa_atexit@plt+0xd2df4> │ │ │ │ + ldr r5, [pc, #36] @ e8180 <__cxa_atexit@plt+0xdbd4c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [r0, #180]! @ 0xb4 │ │ │ │ + @ instruction: 0x01e01c94 │ │ │ │ @ instruction: 0xffffcacc │ │ │ │ - mvneq sl, r4, ror ip │ │ │ │ + mvneq r1, r4, lsl sp │ │ │ │ @ instruction: 0xffffcad8 │ │ │ │ - biceq r3, fp, r4, asr #7 │ │ │ │ - mvneq sl, r4, lsl ip │ │ │ │ + biceq sl, sl, ip, lsr #20 │ │ │ │ + strheq r1, [r0, #196]! @ 0xc4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df2b4 <__cxa_atexit@plt+0xd2e80> │ │ │ │ - ldr r5, [pc, #148] @ df2e0 <__cxa_atexit@plt+0xd2eac> │ │ │ │ + bhi e820c <__cxa_atexit@plt+0xdbdd8> │ │ │ │ + ldr r5, [pc, #148] @ e8238 <__cxa_atexit@plt+0xdbe04> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ stmdb r2, {r5, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r5, r2, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi df2c0 <__cxa_atexit@plt+0xd2e8c> │ │ │ │ - ldr r7, [pc, #124] @ df2e4 <__cxa_atexit@plt+0xd2eb0> │ │ │ │ + bhi e8218 <__cxa_atexit@plt+0xdbde4> │ │ │ │ + ldr r7, [pc, #124] @ e823c <__cxa_atexit@plt+0xdbe08> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #120] @ df2e8 <__cxa_atexit@plt+0xd2eb4> │ │ │ │ + ldr r3, [pc, #120] @ e8240 <__cxa_atexit@plt+0xdbe0c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ str r7, [r2, #-16] │ │ │ │ str r3, [r2, #-12] │ │ │ │ tst r9, #3 │ │ │ │ - beq df2a0 <__cxa_atexit@plt+0xd2e6c> │ │ │ │ - ldr r3, [pc, #96] @ df2ec <__cxa_atexit@plt+0xd2eb8> │ │ │ │ + beq e81f8 <__cxa_atexit@plt+0xdbdc4> │ │ │ │ + ldr r3, [pc, #96] @ e8244 <__cxa_atexit@plt+0xdbe10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r9, #39] @ 0x27 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq df2ac <__cxa_atexit@plt+0xd2e78> │ │ │ │ - b dbc9c <__cxa_atexit@plt+0xcf868> │ │ │ │ + beq e8204 <__cxa_atexit@plt+0xdbdd0> │ │ │ │ + b e4bf4 <__cxa_atexit@plt+0xd87c0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ df2f0 <__cxa_atexit@plt+0xd2ebc> │ │ │ │ + ldr r7, [pc, #40] @ e8248 <__cxa_atexit@plt+0xdbe14> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #36] @ df2f4 <__cxa_atexit@plt+0xd2ec0> │ │ │ │ + ldr r5, [pc, #36] @ e824c <__cxa_atexit@plt+0xdbe18> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq sl, r8, lsr #22 │ │ │ │ + mvneq r1, r8, asr #23 │ │ │ │ @ instruction: 0xffffca00 │ │ │ │ - mvneq sl, ip, ror #22 │ │ │ │ + mvneq r1, ip, lsl #24 │ │ │ │ @ instruction: 0xffffca0c │ │ │ │ - strdeq r3, [fp, #40] @ 0x28 │ │ │ │ - mvneq sl, ip, lsl #22 │ │ │ │ + biceq sl, sl, r0, ror #18 │ │ │ │ + mvneq r1, ip, lsr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi df35c <__cxa_atexit@plt+0xd2f28> │ │ │ │ + bhi e82b4 <__cxa_atexit@plt+0xdbe80> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc df368 <__cxa_atexit@plt+0xd2f34> │ │ │ │ - ldr r8, [pc, #80] @ df378 <__cxa_atexit@plt+0xd2f44> │ │ │ │ + bcc e82c0 <__cxa_atexit@plt+0xdbe8c> │ │ │ │ + ldr r8, [pc, #80] @ e82d0 <__cxa_atexit@plt+0xdbe9c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #76] @ df37c <__cxa_atexit@plt+0xd2f48> │ │ │ │ + ldr r1, [pc, #76] @ e82d4 <__cxa_atexit@plt+0xdbea0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #68] @ df380 <__cxa_atexit@plt+0xd2f4c> │ │ │ │ + ldr r5, [pc, #68] @ e82d8 <__cxa_atexit@plt+0xdbea4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - ldr r0, [pc, #56] @ df384 <__cxa_atexit@plt+0xd2f50> │ │ │ │ + ldr r0, [pc, #56] @ e82dc <__cxa_atexit@plt+0xdbea8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r1, r5} │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3bfe6 │ │ │ │ - mvneq sl, r4, asr #20 │ │ │ │ - mvneq sl, ip, lsr #20 │ │ │ │ - mvneq sl, r0, asr sl │ │ │ │ - strdeq r3, [fp, #80] @ 0x50 │ │ │ │ + @ instruction: 0x01b33301 │ │ │ │ + mvneq r1, r4, ror #21 │ │ │ │ + mvneq r1, ip, asr #21 │ │ │ │ + strdeq r1, [r0, #160]! @ 0xa0 │ │ │ │ + biceq sl, sl, r8, asr ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi df448 <__cxa_atexit@plt+0xd3014> │ │ │ │ + bhi e83a0 <__cxa_atexit@plt+0xdbf6c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc df450 <__cxa_atexit@plt+0xd301c> │ │ │ │ - ldr r0, [pc, #196] @ df484 <__cxa_atexit@plt+0xd3050> │ │ │ │ + bcc e83a8 <__cxa_atexit@plt+0xdbf74> │ │ │ │ + ldr r0, [pc, #196] @ e83dc <__cxa_atexit@plt+0xdbfa8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r3, {r0, r7} │ │ │ │ ldr sl, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ sub lr, r6, #18 │ │ │ │ - ldr r0, [pc, #176] @ df488 <__cxa_atexit@plt+0xd3054> │ │ │ │ + ldr r0, [pc, #176] @ e83e0 <__cxa_atexit@plt+0xdbfac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #105 @ 0x69 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr r8, [pc, #164] @ df48c <__cxa_atexit@plt+0xd3058> │ │ │ │ + ldr r8, [pc, #164] @ e83e4 <__cxa_atexit@plt+0xdbfb0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r3, [pc, #160] @ df490 <__cxa_atexit@plt+0xd305c> │ │ │ │ + ldr r3, [pc, #160] @ e83e8 <__cxa_atexit@plt+0xdbfb4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ stmib r2, {r8, r9} │ │ │ │ str r3, [r2, #12] │ │ │ │ str r8, [r2, #16] │ │ │ │ str r0, [r2, #20] │ │ │ │ str lr, [r2, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ add r6, r2, #44 @ 0x2c │ │ │ │ cmp r1, r6 │ │ │ │ - bcc df464 <__cxa_atexit@plt+0xd3030> │ │ │ │ - ldr r3, [pc, #124] @ df49c <__cxa_atexit@plt+0xd3068> │ │ │ │ + bcc e83bc <__cxa_atexit@plt+0xdbf88> │ │ │ │ + ldr r3, [pc, #124] @ e83f4 <__cxa_atexit@plt+0xdbfc0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #120] @ df4a0 <__cxa_atexit@plt+0xd306c> │ │ │ │ + ldr r1, [pc, #120] @ e83f8 <__cxa_atexit@plt+0xdbfc4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #116] @ df4a4 <__cxa_atexit@plt+0xd3070> │ │ │ │ + ldr r8, [pc, #116] @ e83fc <__cxa_atexit@plt+0xdbfc8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r2, #28]! │ │ │ │ str sl, [r2, #8] │ │ │ │ str r9, [r2, #12] │ │ │ │ str r1, [r2, #16] │ │ │ │ mov r9, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r2 │ │ │ │ - b df458 <__cxa_atexit@plt+0xd3024> │ │ │ │ + b e83b0 <__cxa_atexit@plt+0xdbf7c> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ df494 <__cxa_atexit@plt+0xd3060> │ │ │ │ + ldr r7, [pc, #40] @ e83ec <__cxa_atexit@plt+0xdbfb8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #36] @ df498 <__cxa_atexit@plt+0xd3064> │ │ │ │ + ldr r8, [pc, #36] @ e83f0 <__cxa_atexit@plt+0xdbfbc> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r0, #148]! @ 0x94 │ │ │ │ - mvneq sl, r8, ror #19 │ │ │ │ - strheq sl, [r0, #148]! @ 0x94 │ │ │ │ - mvneq sl, r8, ror r9 │ │ │ │ - biceq r3, fp, r8, asr r3 │ │ │ │ - biceq r3, fp, ip, lsl #10 │ │ │ │ + mvneq r1, r4, asr sl │ │ │ │ + mvneq r1, r8, lsl #21 │ │ │ │ + mvneq r1, r4, asr sl │ │ │ │ + mvneq r1, r8, lsl sl │ │ │ │ + biceq sl, sl, r0, asr #19 │ │ │ │ + biceq sl, sl, r4, ror fp │ │ │ │ @ instruction: 0xffffe5bc │ │ │ │ - biceq r3, fp, r8, asr r5 │ │ │ │ - @ instruction: 0x01b3bf65 │ │ │ │ - biceq r3, fp, r4, asr #11 │ │ │ │ + biceq sl, sl, r0, asr #23 │ │ │ │ + @ instruction: 0x01b33280 │ │ │ │ + biceq sl, sl, ip, lsr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df52c <__cxa_atexit@plt+0xd30f8> │ │ │ │ - ldr r2, [pc, #108] @ df534 <__cxa_atexit@plt+0xd3100> │ │ │ │ + bhi e8484 <__cxa_atexit@plt+0xdc050> │ │ │ │ + ldr r2, [pc, #108] @ e848c <__cxa_atexit@plt+0xdc058> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ df538 <__cxa_atexit@plt+0xd3104> │ │ │ │ + ldr r1, [pc, #100] @ e8490 <__cxa_atexit@plt+0xdc05c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq df500 <__cxa_atexit@plt+0xd30cc> │ │ │ │ + beq e8458 <__cxa_atexit@plt+0xdc024> │ │ │ │ cmp r2, #0 │ │ │ │ - bne df514 <__cxa_atexit@plt+0xd30e0> │ │ │ │ + bne e846c <__cxa_atexit@plt+0xdc038> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ df53c <__cxa_atexit@plt+0xd3108> │ │ │ │ + ldr r7, [pc, #32] @ e8494 <__cxa_atexit@plt+0xdc060> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ df540 <__cxa_atexit@plt+0xd310c> │ │ │ │ + ldr r0, [pc, #24] @ e8498 <__cxa_atexit@plt+0xdc064> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq sl, r0, lsr #17 │ │ │ │ - biceq r3, fp, r8, asr r5 │ │ │ │ - biceq r3, fp, ip, asr #10 │ │ │ │ - biceq r3, fp, r8, lsr #10 │ │ │ │ + mvneq r1, r0, asr #18 │ │ │ │ + biceq sl, sl, r0, asr #23 │ │ │ │ + strheq sl, [sl, #180] @ 0xb4 │ │ │ │ + @ instruction: 0x01caab90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne df570 <__cxa_atexit@plt+0xd313c> │ │ │ │ + bne e84c8 <__cxa_atexit@plt+0xdc094> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ df588 <__cxa_atexit@plt+0xd3154> │ │ │ │ + ldr r7, [pc, #16] @ e84e0 <__cxa_atexit@plt+0xdc0ac> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ df58c <__cxa_atexit@plt+0xd3158> │ │ │ │ + ldr r0, [pc, #8] @ e84e4 <__cxa_atexit@plt+0xdc0b0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strdeq r3, [fp, #76] @ 0x4c │ │ │ │ - strdeq r3, [fp, #64] @ 0x40 │ │ │ │ - biceq r3, fp, ip, ror r4 │ │ │ │ + biceq sl, sl, r4, ror #22 │ │ │ │ + biceq sl, sl, r8, asr fp │ │ │ │ + biceq sl, sl, r4, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df614 <__cxa_atexit@plt+0xd31e0> │ │ │ │ - ldr r2, [pc, #108] @ df61c <__cxa_atexit@plt+0xd31e8> │ │ │ │ + bhi e856c <__cxa_atexit@plt+0xdc138> │ │ │ │ + ldr r2, [pc, #108] @ e8574 <__cxa_atexit@plt+0xdc140> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ df620 <__cxa_atexit@plt+0xd31ec> │ │ │ │ + ldr r1, [pc, #100] @ e8578 <__cxa_atexit@plt+0xdc144> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq df5e8 <__cxa_atexit@plt+0xd31b4> │ │ │ │ + beq e8540 <__cxa_atexit@plt+0xdc10c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne df5fc <__cxa_atexit@plt+0xd31c8> │ │ │ │ + bne e8554 <__cxa_atexit@plt+0xdc120> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ df624 <__cxa_atexit@plt+0xd31f0> │ │ │ │ + ldr r7, [pc, #32] @ e857c <__cxa_atexit@plt+0xdc148> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ df628 <__cxa_atexit@plt+0xd31f4> │ │ │ │ + ldr r0, [pc, #24] @ e8580 <__cxa_atexit@plt+0xdc14c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - strheq sl, [r0, #120]! @ 0x78 │ │ │ │ - biceq r3, fp, r0, lsl r4 │ │ │ │ - biceq r3, fp, r4, lsl #8 │ │ │ │ - biceq r3, fp, r0, ror #7 │ │ │ │ + mvneq r1, r8, asr r8 │ │ │ │ + biceq sl, sl, r8, ror sl │ │ │ │ + biceq sl, sl, ip, ror #20 │ │ │ │ + biceq sl, sl, r8, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne df658 <__cxa_atexit@plt+0xd3224> │ │ │ │ + bne e85b0 <__cxa_atexit@plt+0xdc17c> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ df670 <__cxa_atexit@plt+0xd323c> │ │ │ │ + ldr r7, [pc, #16] @ e85c8 <__cxa_atexit@plt+0xdc194> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ df674 <__cxa_atexit@plt+0xd3240> │ │ │ │ + ldr r0, [pc, #8] @ e85cc <__cxa_atexit@plt+0xdc198> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strheq r3, [fp, #52] @ 0x34 │ │ │ │ - biceq r3, fp, r8, lsr #7 │ │ │ │ - @ instruction: 0x01cb3394 │ │ │ │ + biceq sl, sl, ip, lsl sl │ │ │ │ + biceq sl, sl, r0, lsl sl │ │ │ │ + strdeq sl, [sl, #156] @ 0x9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df6fc <__cxa_atexit@plt+0xd32c8> │ │ │ │ - ldr r2, [pc, #108] @ df704 <__cxa_atexit@plt+0xd32d0> │ │ │ │ + bhi e8654 <__cxa_atexit@plt+0xdc220> │ │ │ │ + ldr r2, [pc, #108] @ e865c <__cxa_atexit@plt+0xdc228> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ df708 <__cxa_atexit@plt+0xd32d4> │ │ │ │ + ldr r1, [pc, #100] @ e8660 <__cxa_atexit@plt+0xdc22c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq df6d0 <__cxa_atexit@plt+0xd329c> │ │ │ │ + beq e8628 <__cxa_atexit@plt+0xdc1f4> │ │ │ │ cmp r2, #0 │ │ │ │ - bne df6e4 <__cxa_atexit@plt+0xd32b0> │ │ │ │ + bne e863c <__cxa_atexit@plt+0xdc208> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ df70c <__cxa_atexit@plt+0xd32d8> │ │ │ │ + ldr r7, [pc, #32] @ e8664 <__cxa_atexit@plt+0xdc230> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ df710 <__cxa_atexit@plt+0xd32dc> │ │ │ │ + ldr r0, [pc, #24] @ e8668 <__cxa_atexit@plt+0xdc234> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - ldrdeq sl, [r0, #96]! @ 0x60 │ │ │ │ - biceq r3, fp, r8, lsr #6 │ │ │ │ - biceq r3, fp, ip, lsl r3 │ │ │ │ - strdeq r3, [fp, #40] @ 0x28 │ │ │ │ + mvneq r1, r0, ror r7 │ │ │ │ + @ instruction: 0x01caa990 │ │ │ │ + biceq sl, sl, r4, lsl #19 │ │ │ │ + biceq sl, sl, r0, ror #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne df740 <__cxa_atexit@plt+0xd330c> │ │ │ │ + bne e8698 <__cxa_atexit@plt+0xdc264> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ df758 <__cxa_atexit@plt+0xd3324> │ │ │ │ + ldr r7, [pc, #16] @ e86b0 <__cxa_atexit@plt+0xdc27c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ df75c <__cxa_atexit@plt+0xd3328> │ │ │ │ + ldr r0, [pc, #8] @ e86b4 <__cxa_atexit@plt+0xdc280> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r3, fp, ip, asr #5 │ │ │ │ - biceq r3, fp, r0, asr #5 │ │ │ │ - biceq r3, fp, r0, lsr r2 │ │ │ │ + biceq sl, sl, r4, lsr r9 │ │ │ │ + biceq sl, sl, r8, lsr #18 │ │ │ │ + @ instruction: 0x01caa898 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df7bc <__cxa_atexit@plt+0xd3388> │ │ │ │ - ldr r2, [pc, #68] @ df7c4 <__cxa_atexit@plt+0xd3390> │ │ │ │ + bhi e8714 <__cxa_atexit@plt+0xdc2e0> │ │ │ │ + ldr r2, [pc, #68] @ e871c <__cxa_atexit@plt+0xdc2e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #64] @ df7c8 <__cxa_atexit@plt+0xd3394> │ │ │ │ + ldr r9, [pc, #64] @ e8720 <__cxa_atexit@plt+0xdc2ec> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ - ldr r0, [pc, #52] @ df7cc <__cxa_atexit@plt+0xd3398> │ │ │ │ + ldr r0, [pc, #52] @ e8724 <__cxa_atexit@plt+0xdc2f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str sl, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #32] @ df7d0 <__cxa_atexit@plt+0xd339c> │ │ │ │ + ldr r5, [pc, #32] @ e8728 <__cxa_atexit@plt+0xdc2f4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r3, fp, r0, lsl r2 │ │ │ │ - ldrdeq sl, [r0, #92]! @ 0x5c │ │ │ │ - mvneq sl, r4, lsl #12 │ │ │ │ + biceq sl, sl, r8, ror r8 │ │ │ │ + mvneq r1, ip, ror r6 │ │ │ │ + mvneq r1, r4, lsr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne df7fc <__cxa_atexit@plt+0xd33c8> │ │ │ │ + bne e8754 <__cxa_atexit@plt+0xdc320> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df840 <__cxa_atexit@plt+0xd340c> │ │ │ │ - ldr r8, [pc, #36] @ df848 <__cxa_atexit@plt+0xd3414> │ │ │ │ + bhi e8798 <__cxa_atexit@plt+0xdc364> │ │ │ │ + ldr r8, [pc, #36] @ e87a0 <__cxa_atexit@plt+0xdc36c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ df84c <__cxa_atexit@plt+0xd3418> │ │ │ │ + ldr r2, [pc, #28] @ e87a4 <__cxa_atexit@plt+0xdc370> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3bafa │ │ │ │ - mvneq sl, r4, asr #10 │ │ │ │ - biceq r3, fp, r0, asr #2 │ │ │ │ + @ instruction: 0x01b32e15 │ │ │ │ + mvneq r1, r4, ror #11 │ │ │ │ + biceq sl, sl, r8, lsr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df8ac <__cxa_atexit@plt+0xd3478> │ │ │ │ - ldr r2, [pc, #68] @ df8b4 <__cxa_atexit@plt+0xd3480> │ │ │ │ + bhi e8804 <__cxa_atexit@plt+0xdc3d0> │ │ │ │ + ldr r2, [pc, #68] @ e880c <__cxa_atexit@plt+0xdc3d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #64] @ df8b8 <__cxa_atexit@plt+0xd3484> │ │ │ │ + ldr r9, [pc, #64] @ e8810 <__cxa_atexit@plt+0xdc3dc> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ - ldr r0, [pc, #52] @ df8bc <__cxa_atexit@plt+0xd3488> │ │ │ │ + ldr r0, [pc, #52] @ e8814 <__cxa_atexit@plt+0xdc3e0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str sl, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #32] @ df8c0 <__cxa_atexit@plt+0xd348c> │ │ │ │ + ldr r5, [pc, #32] @ e8818 <__cxa_atexit@plt+0xdc3e4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r3, fp, r0, lsr #2 │ │ │ │ - mvneq sl, ip, ror #9 │ │ │ │ - mvneq sl, r4, lsl r5 │ │ │ │ + biceq sl, sl, r8, lsl #15 │ │ │ │ + mvneq r1, ip, lsl #11 │ │ │ │ + strheq r1, [r0, #84]! @ 0x54 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne df8ec <__cxa_atexit@plt+0xd34b8> │ │ │ │ + bne e8844 <__cxa_atexit@plt+0xdc410> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi df948 <__cxa_atexit@plt+0xd3514> │ │ │ │ - ldr r2, [pc, #60] @ df950 <__cxa_atexit@plt+0xd351c> │ │ │ │ + bhi e88a0 <__cxa_atexit@plt+0xdc46c> │ │ │ │ + ldr r2, [pc, #60] @ e88a8 <__cxa_atexit@plt+0xdc474> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #48] @ df954 <__cxa_atexit@plt+0xd3520> │ │ │ │ + ldr r0, [pc, #48] @ e88ac <__cxa_atexit@plt+0xdc478> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #28] @ df958 <__cxa_atexit@plt+0xd3524> │ │ │ │ + ldr r5, [pc, #28] @ e88b0 <__cxa_atexit@plt+0xdc47c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq sl, r0, asr r4 │ │ │ │ - mvneq sl, ip, lsr #8 │ │ │ │ + strdeq r1, [r0, #64]! @ 0x40 │ │ │ │ + mvneq r1, ip, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne df984 <__cxa_atexit@plt+0xd3550> │ │ │ │ + bne e88dc <__cxa_atexit@plt+0xdc4a8> │ │ │ │ add r5, r5, #12 │ │ │ │ bic r7, r2, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc df9d8 <__cxa_atexit@plt+0xd35a4> │ │ │ │ - ldr lr, [pc, #76] @ df9e8 <__cxa_atexit@plt+0xd35b4> │ │ │ │ + bcc e8930 <__cxa_atexit@plt+0xdc4fc> │ │ │ │ + ldr lr, [pc, #76] @ e8940 <__cxa_atexit@plt+0xdc50c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ df9ec <__cxa_atexit@plt+0xd35b8> │ │ │ │ + ldr r1, [pc, #72] @ e8944 <__cxa_atexit@plt+0xdc510> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #105 @ 0x69 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r3, #18 │ │ │ │ str lr, [r6, #4] │ │ │ │ @@ -216426,58 +225600,58 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r0, lsl #8 │ │ │ │ - mvneq sl, ip, lsl r4 │ │ │ │ + mvneq r1, r0, lsr #9 │ │ │ │ + strheq r1, [r0, #76]! @ 0x4c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dfa40 <__cxa_atexit@plt+0xd360c> │ │ │ │ - ldr r2, [pc, #60] @ dfa48 <__cxa_atexit@plt+0xd3614> │ │ │ │ + bhi e8998 <__cxa_atexit@plt+0xdc564> │ │ │ │ + ldr r2, [pc, #60] @ e89a0 <__cxa_atexit@plt+0xdc56c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #48] @ dfa4c <__cxa_atexit@plt+0xd3618> │ │ │ │ + ldr r0, [pc, #48] @ e89a4 <__cxa_atexit@plt+0xdc570> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #28] @ dfa50 <__cxa_atexit@plt+0xd361c> │ │ │ │ + ldr r5, [pc, #28] @ e89a8 <__cxa_atexit@plt+0xdc574> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq sl, r8, asr r3 │ │ │ │ - mvneq sl, r4, lsr r3 │ │ │ │ + strdeq r1, [r0, #56]! @ 0x38 │ │ │ │ + ldrdeq r1, [r0, #52]! @ 0x34 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dfa7c <__cxa_atexit@plt+0xd3648> │ │ │ │ + bne e89d4 <__cxa_atexit@plt+0xdc5a0> │ │ │ │ add r5, r5, #12 │ │ │ │ bic r7, r2, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc dfad0 <__cxa_atexit@plt+0xd369c> │ │ │ │ - ldr lr, [pc, #76] @ dfae0 <__cxa_atexit@plt+0xd36ac> │ │ │ │ + bcc e8a28 <__cxa_atexit@plt+0xdc5f4> │ │ │ │ + ldr lr, [pc, #76] @ e8a38 <__cxa_atexit@plt+0xdc604> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ dfae4 <__cxa_atexit@plt+0xd36b0> │ │ │ │ + ldr r1, [pc, #72] @ e8a3c <__cxa_atexit@plt+0xdc608> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #105 @ 0x69 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r3, #18 │ │ │ │ str lr, [r6, #4] │ │ │ │ @@ -216488,116 +225662,116 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r8, lsl #6 │ │ │ │ - mvneq sl, r4, lsr #6 │ │ │ │ - biceq r2, fp, r4, lsl #30 │ │ │ │ + mvneq r1, r8, lsr #7 │ │ │ │ + mvneq r1, r4, asr #7 │ │ │ │ + biceq sl, sl, ip, ror #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dfb6c <__cxa_atexit@plt+0xd3738> │ │ │ │ - ldr r2, [pc, #108] @ dfb74 <__cxa_atexit@plt+0xd3740> │ │ │ │ + bhi e8ac4 <__cxa_atexit@plt+0xdc690> │ │ │ │ + ldr r2, [pc, #108] @ e8acc <__cxa_atexit@plt+0xdc698> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ dfb78 <__cxa_atexit@plt+0xd3744> │ │ │ │ + ldr r1, [pc, #100] @ e8ad0 <__cxa_atexit@plt+0xdc69c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq dfb40 <__cxa_atexit@plt+0xd370c> │ │ │ │ + beq e8a98 <__cxa_atexit@plt+0xdc664> │ │ │ │ cmp r2, #0 │ │ │ │ - bne dfb54 <__cxa_atexit@plt+0xd3720> │ │ │ │ + bne e8aac <__cxa_atexit@plt+0xdc678> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ dfb7c <__cxa_atexit@plt+0xd3748> │ │ │ │ + ldr r7, [pc, #32] @ e8ad4 <__cxa_atexit@plt+0xdc6a0> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ dfb80 <__cxa_atexit@plt+0xd374c> │ │ │ │ + ldr r0, [pc, #24] @ e8ad8 <__cxa_atexit@plt+0xdc6a4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq sl, r0, ror #4 │ │ │ │ - stlexbeq r2, r8, [fp] │ │ │ │ - biceq r2, fp, ip, lsl #29 │ │ │ │ - biceq r2, fp, r8, ror #28 │ │ │ │ + mvneq r1, r0, lsl #6 │ │ │ │ + biceq sl, sl, r0, lsl #10 │ │ │ │ + strdeq sl, [sl, #68] @ 0x44 │ │ │ │ + ldrdeq sl, [sl, #64] @ 0x40 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dfbb0 <__cxa_atexit@plt+0xd377c> │ │ │ │ + bne e8b08 <__cxa_atexit@plt+0xdc6d4> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ dfbc8 <__cxa_atexit@plt+0xd3794> │ │ │ │ + ldr r7, [pc, #16] @ e8b20 <__cxa_atexit@plt+0xdc6ec> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ dfbcc <__cxa_atexit@plt+0xd3798> │ │ │ │ + ldr r0, [pc, #8] @ e8b24 <__cxa_atexit@plt+0xdc6f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r2, fp, ip, lsr lr │ │ │ │ - biceq r2, fp, r0, lsr lr │ │ │ │ + biceq sl, sl, r4, lsr #9 │ │ │ │ + @ instruction: 0x01caa498 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dfc20 <__cxa_atexit@plt+0xd37ec> │ │ │ │ - ldr r2, [pc, #60] @ dfc28 <__cxa_atexit@plt+0xd37f4> │ │ │ │ + bhi e8b78 <__cxa_atexit@plt+0xdc744> │ │ │ │ + ldr r2, [pc, #60] @ e8b80 <__cxa_atexit@plt+0xdc74c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #48] @ dfc2c <__cxa_atexit@plt+0xd37f8> │ │ │ │ + ldr r0, [pc, #48] @ e8b84 <__cxa_atexit@plt+0xdc750> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #28] @ dfc30 <__cxa_atexit@plt+0xd37fc> │ │ │ │ + ldr r5, [pc, #28] @ e8b88 <__cxa_atexit@plt+0xdc754> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq sl, r8, ror r1 │ │ │ │ - mvneq sl, r4, asr r1 │ │ │ │ + mvneq r1, r8, lsl r2 │ │ │ │ + strdeq r1, [r0, #20]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dfc5c <__cxa_atexit@plt+0xd3828> │ │ │ │ + bne e8bb4 <__cxa_atexit@plt+0xdc780> │ │ │ │ add r5, r5, #12 │ │ │ │ bic r7, r2, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc dfcb0 <__cxa_atexit@plt+0xd387c> │ │ │ │ - ldr lr, [pc, #76] @ dfcc0 <__cxa_atexit@plt+0xd388c> │ │ │ │ + bcc e8c08 <__cxa_atexit@plt+0xdc7d4> │ │ │ │ + ldr lr, [pc, #76] @ e8c18 <__cxa_atexit@plt+0xdc7e4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ dfcc4 <__cxa_atexit@plt+0xd3890> │ │ │ │ + ldr r1, [pc, #72] @ e8c1c <__cxa_atexit@plt+0xdc7e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #105 @ 0x69 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r3, #18 │ │ │ │ str lr, [r6, #4] │ │ │ │ @@ -216608,58 +225782,58 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r8, lsr #2 │ │ │ │ - mvneq sl, r4, asr #2 │ │ │ │ + mvneq r1, r8, asr #3 │ │ │ │ + mvneq r1, r4, ror #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dfd18 <__cxa_atexit@plt+0xd38e4> │ │ │ │ - ldr r2, [pc, #60] @ dfd20 <__cxa_atexit@plt+0xd38ec> │ │ │ │ + bhi e8c70 <__cxa_atexit@plt+0xdc83c> │ │ │ │ + ldr r2, [pc, #60] @ e8c78 <__cxa_atexit@plt+0xdc844> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r0, [pc, #48] @ dfd24 <__cxa_atexit@plt+0xd38f0> │ │ │ │ + ldr r0, [pc, #48] @ e8c7c <__cxa_atexit@plt+0xdc848> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #28] @ dfd28 <__cxa_atexit@plt+0xd38f4> │ │ │ │ + ldr r5, [pc, #28] @ e8c80 <__cxa_atexit@plt+0xdc84c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - mvneq sl, r0, lsl #1 │ │ │ │ - mvneq sl, ip, asr r0 │ │ │ │ + mvneq r1, r0, lsr #2 │ │ │ │ + strdeq r1, [r0, #12]! │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne dfd54 <__cxa_atexit@plt+0xd3920> │ │ │ │ + bne e8cac <__cxa_atexit@plt+0xdc878> │ │ │ │ add r5, r5, #12 │ │ │ │ bic r7, r2, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc dfda8 <__cxa_atexit@plt+0xd3974> │ │ │ │ - ldr lr, [pc, #76] @ dfdb8 <__cxa_atexit@plt+0xd3984> │ │ │ │ + bcc e8d00 <__cxa_atexit@plt+0xdc8cc> │ │ │ │ + ldr lr, [pc, #76] @ e8d10 <__cxa_atexit@plt+0xdc8dc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ dfdbc <__cxa_atexit@plt+0xd3988> │ │ │ │ + ldr r1, [pc, #72] @ e8d14 <__cxa_atexit@plt+0xdc8e0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #105 @ 0x69 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ sub r0, r3, #18 │ │ │ │ str lr, [r6, #4] │ │ │ │ @@ -216670,549 +225844,549 @@ │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq sl, r0, lsr r0 │ │ │ │ - mvneq sl, ip, asr #32 │ │ │ │ + ldrdeq r1, [r0, #0]! │ │ │ │ + mvneq r1, ip, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi dfe24 <__cxa_atexit@plt+0xd39f0> │ │ │ │ + bhi e8d7c <__cxa_atexit@plt+0xdc948> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc dfe30 <__cxa_atexit@plt+0xd39fc> │ │ │ │ - ldr r8, [pc, #80] @ dfe40 <__cxa_atexit@plt+0xd3a0c> │ │ │ │ + bcc e8d88 <__cxa_atexit@plt+0xdc954> │ │ │ │ + ldr r8, [pc, #80] @ e8d98 <__cxa_atexit@plt+0xdc964> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #76] @ dfe44 <__cxa_atexit@plt+0xd3a10> │ │ │ │ + ldr r1, [pc, #76] @ e8d9c <__cxa_atexit@plt+0xdc968> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #68] @ dfe48 <__cxa_atexit@plt+0xd3a14> │ │ │ │ + ldr r5, [pc, #68] @ e8da0 <__cxa_atexit@plt+0xdc96c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ - ldr r0, [pc, #56] @ dfe4c <__cxa_atexit@plt+0xd3a18> │ │ │ │ + ldr r0, [pc, #56] @ e8da4 <__cxa_atexit@plt+0xdc970> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r1, r5} │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3b548 │ │ │ │ - mvneq r9, ip, ror pc │ │ │ │ - mvneq r9, r4, ror #30 │ │ │ │ - mvneq r9, r8, lsl #31 │ │ │ │ + @ instruction: 0x01b32863 │ │ │ │ + mvneq r1, ip, lsl r0 │ │ │ │ + mvneq r1, r4 │ │ │ │ + mvneq r1, r8, lsr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi dfeb8 <__cxa_atexit@plt+0xd3a84> │ │ │ │ - ldr r2, [pc, #84] @ dfec4 <__cxa_atexit@plt+0xd3a90> │ │ │ │ + bhi e8e10 <__cxa_atexit@plt+0xdc9dc> │ │ │ │ + ldr r2, [pc, #84] @ e8e1c <__cxa_atexit@plt+0xdc9e8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #76] @ dfec8 <__cxa_atexit@plt+0xd3a94> │ │ │ │ + ldr r1, [pc, #76] @ e8e20 <__cxa_atexit@plt+0xdc9ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq dfeb0 <__cxa_atexit@plt+0xd3a7c> │ │ │ │ - ldr r3, [pc, #52] @ dfecc <__cxa_atexit@plt+0xd3a98> │ │ │ │ + beq e8e08 <__cxa_atexit@plt+0xdc9d4> │ │ │ │ + ldr r3, [pc, #52] @ e8e24 <__cxa_atexit@plt+0xdc9f0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ dfed0 <__cxa_atexit@plt+0xd3a9c> │ │ │ │ + ldr r2, [pc, #48] @ e8e28 <__cxa_atexit@plt+0xdc9f4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - strdeq r9, [r0, #232]! @ 0xe8 │ │ │ │ + strexheq r0, r8, [r0] │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - strdeq r2, [fp, #164] @ 0xa4 │ │ │ │ + biceq sl, sl, ip, asr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ dfefc <__cxa_atexit@plt+0xd3ac8> │ │ │ │ + ldr r3, [pc, #24] @ e8e54 <__cxa_atexit@plt+0xdca20> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ dff00 <__cxa_atexit@plt+0xd3acc> │ │ │ │ + ldr r2, [pc, #20] @ e8e58 <__cxa_atexit@plt+0xdca24> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq r2, fp, r8, lsr #21 │ │ │ │ + biceq sl, sl, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc dff38 <__cxa_atexit@plt+0xd3b04> │ │ │ │ - ldr r2, [pc, #40] @ dff50 <__cxa_atexit@plt+0xd3b1c> │ │ │ │ + bcc e8e90 <__cxa_atexit@plt+0xdca5c> │ │ │ │ + ldr r2, [pc, #40] @ e8ea8 <__cxa_atexit@plt+0xdca74> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ dff54 <__cxa_atexit@plt+0xd3b20> │ │ │ │ + ldr r3, [pc, #20] @ e8eac <__cxa_atexit@plt+0xdca78> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - mvneq r9, ip, ror lr │ │ │ │ + mvneq r0, ip, lsl pc │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi dff90 <__cxa_atexit@plt+0xd3b5c> │ │ │ │ - ldr r8, [pc, #36] @ dff98 <__cxa_atexit@plt+0xd3b64> │ │ │ │ + bhi e8ee8 <__cxa_atexit@plt+0xdcab4> │ │ │ │ + ldr r8, [pc, #36] @ e8ef0 <__cxa_atexit@plt+0xdcabc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ dff9c <__cxa_atexit@plt+0xd3b68> │ │ │ │ + ldr r2, [pc, #28] @ e8ef4 <__cxa_atexit@plt+0xdcac0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3b31f │ │ │ │ - strdeq r9, [r0, #212]! @ 0xd4 │ │ │ │ + @ instruction: 0x01b3263a │ │ │ │ + stlexheq r0, r4, [r0] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ - ldr r8, [pc, #4] @ dffb8 <__cxa_atexit@plt+0xd3b84> │ │ │ │ + ldr r8, [pc, #4] @ e8f10 <__cxa_atexit@plt+0xdcadc> │ │ │ │ add r8, pc, r8 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - @ instruction: 0x01b3b357 │ │ │ │ - strheq r2, [fp, #156] @ 0x9c │ │ │ │ + @ instruction: 0x01b32672 │ │ │ │ + biceq sl, sl, r4, lsr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e0050 <__cxa_atexit@plt+0xd3c1c> │ │ │ │ + bhi e8fa8 <__cxa_atexit@plt+0xdcb74> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e0058 <__cxa_atexit@plt+0xd3c24> │ │ │ │ - ldr r6, [pc, #152] @ e008c <__cxa_atexit@plt+0xd3c58> │ │ │ │ + bcc e8fb0 <__cxa_atexit@plt+0xdcb7c> │ │ │ │ + ldr r6, [pc, #152] @ e8fe4 <__cxa_atexit@plt+0xdcbb0> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r0, [pc, #148] @ e0090 <__cxa_atexit@plt+0xd3c5c> │ │ │ │ + ldr r0, [pc, #148] @ e8fe8 <__cxa_atexit@plt+0xdcbb4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr sl, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ mov r9, r3 │ │ │ │ str r6, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r6, r9, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e006c <__cxa_atexit@plt+0xd3c38> │ │ │ │ - ldr r2, [pc, #116] @ e009c <__cxa_atexit@plt+0xd3c68> │ │ │ │ + bcc e8fc4 <__cxa_atexit@plt+0xdcb90> │ │ │ │ + ldr r2, [pc, #116] @ e8ff4 <__cxa_atexit@plt+0xdcbc0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #112] @ e00a0 <__cxa_atexit@plt+0xd3c6c> │ │ │ │ + ldr r1, [pc, #112] @ e8ff8 <__cxa_atexit@plt+0xdcbc4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #108] @ e00a4 <__cxa_atexit@plt+0xd3c70> │ │ │ │ + ldr r8, [pc, #108] @ e8ffc <__cxa_atexit@plt+0xdcbc8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r3, #16]! │ │ │ │ str sl, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b e0060 <__cxa_atexit@plt+0xd3c2c> │ │ │ │ + b e8fb8 <__cxa_atexit@plt+0xdcb84> │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ e0094 <__cxa_atexit@plt+0xd3c60> │ │ │ │ + ldr r7, [pc, #32] @ e8fec <__cxa_atexit@plt+0xdcbb8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #28] @ e0098 <__cxa_atexit@plt+0xd3c64> │ │ │ │ + ldr r8, [pc, #28] @ e8ff0 <__cxa_atexit@plt+0xdcbbc> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffb0 │ │ │ │ - mvneq r9, r8, ror sp │ │ │ │ - biceq r2, fp, r0, asr r7 │ │ │ │ - biceq r2, fp, r4, lsl #18 │ │ │ │ + mvneq r0, r8, lsl lr │ │ │ │ + strheq r9, [sl, #216] @ 0xd8 │ │ │ │ + biceq r9, sl, ip, ror #30 │ │ │ │ @ instruction: 0xffffd9b4 │ │ │ │ - biceq r2, fp, r0, asr r9 │ │ │ │ - @ instruction: 0x01b3b35d │ │ │ │ + strheq r9, [sl, #248] @ 0xf8 │ │ │ │ + @ instruction: 0x01b32678 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e00f0 <__cxa_atexit@plt+0xd3cbc> │ │ │ │ + bhi e9048 <__cxa_atexit@plt+0xdcc14> │ │ │ │ str r7, [r3, #-4] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ - ldr r2, [pc, #44] @ e00fc <__cxa_atexit@plt+0xd3cc8> │ │ │ │ + ldr r2, [pc, #44] @ e9054 <__cxa_atexit@plt+0xdcc20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #-8] │ │ │ │ mvn r3, r7 │ │ │ │ tst r3, #3 │ │ │ │ ldrne r7, [r7, #2] │ │ │ │ ldreq r7, [r7, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r4, lsr #25 │ │ │ │ - biceq r2, fp, ip, asr #18 │ │ │ │ + mvneq r0, r4, asr #26 │ │ │ │ + strheq r9, [sl, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0184 <__cxa_atexit@plt+0xd3d50> │ │ │ │ - ldr r2, [pc, #108] @ e018c <__cxa_atexit@plt+0xd3d58> │ │ │ │ + bhi e90dc <__cxa_atexit@plt+0xdcca8> │ │ │ │ + ldr r2, [pc, #108] @ e90e4 <__cxa_atexit@plt+0xdccb0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ e0190 <__cxa_atexit@plt+0xd3d5c> │ │ │ │ + ldr r1, [pc, #100] @ e90e8 <__cxa_atexit@plt+0xdccb4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq e0158 <__cxa_atexit@plt+0xd3d24> │ │ │ │ + beq e90b0 <__cxa_atexit@plt+0xdcc7c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne e016c <__cxa_atexit@plt+0xd3d38> │ │ │ │ + bne e90c4 <__cxa_atexit@plt+0xdcc90> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ e0194 <__cxa_atexit@plt+0xd3d60> │ │ │ │ + ldr r7, [pc, #32] @ e90ec <__cxa_atexit@plt+0xdccb8> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ e0198 <__cxa_atexit@plt+0xd3d64> │ │ │ │ + ldr r0, [pc, #24] @ e90f0 <__cxa_atexit@plt+0xdccbc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r9, r8, asr #24 │ │ │ │ - biceq r2, fp, r0, ror #17 │ │ │ │ - ldrdeq r2, [fp, #132] @ 0x84 │ │ │ │ - strheq r2, [fp, #128] @ 0x80 │ │ │ │ + mvneq r0, r8, ror #25 │ │ │ │ + biceq r9, sl, r8, asr #30 │ │ │ │ + biceq r9, sl, ip, lsr pc │ │ │ │ + biceq r9, sl, r8, lsl pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e01c8 <__cxa_atexit@plt+0xd3d94> │ │ │ │ + bne e9120 <__cxa_atexit@plt+0xdccec> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e01e0 <__cxa_atexit@plt+0xd3dac> │ │ │ │ + ldr r7, [pc, #16] @ e9138 <__cxa_atexit@plt+0xdcd04> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ e01e4 <__cxa_atexit@plt+0xd3db0> │ │ │ │ + ldr r0, [pc, #8] @ e913c <__cxa_atexit@plt+0xdcd08> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r2, fp, r4, lsl #17 │ │ │ │ - biceq r2, fp, r8, ror r8 │ │ │ │ - biceq r2, fp, r0, lsl #15 │ │ │ │ + biceq r9, sl, ip, ror #29 │ │ │ │ + biceq r9, sl, r0, ror #29 │ │ │ │ + biceq r9, sl, r8, ror #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e026c <__cxa_atexit@plt+0xd3e38> │ │ │ │ - ldr r2, [pc, #108] @ e0274 <__cxa_atexit@plt+0xd3e40> │ │ │ │ + bhi e91c4 <__cxa_atexit@plt+0xdcd90> │ │ │ │ + ldr r2, [pc, #108] @ e91cc <__cxa_atexit@plt+0xdcd98> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ e0278 <__cxa_atexit@plt+0xd3e44> │ │ │ │ + ldr r1, [pc, #100] @ e91d0 <__cxa_atexit@plt+0xdcd9c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq e0240 <__cxa_atexit@plt+0xd3e0c> │ │ │ │ + beq e9198 <__cxa_atexit@plt+0xdcd64> │ │ │ │ cmp r2, #0 │ │ │ │ - bne e0254 <__cxa_atexit@plt+0xd3e20> │ │ │ │ + bne e91ac <__cxa_atexit@plt+0xdcd78> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ e027c <__cxa_atexit@plt+0xd3e48> │ │ │ │ + ldr r7, [pc, #32] @ e91d4 <__cxa_atexit@plt+0xdcda0> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ e0280 <__cxa_atexit@plt+0xd3e4c> │ │ │ │ + ldr r0, [pc, #24] @ e91d8 <__cxa_atexit@plt+0xdcda4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r9, r0, ror #22 │ │ │ │ - biceq r2, fp, r4, lsl r7 │ │ │ │ - biceq r2, fp, r8, lsl #14 │ │ │ │ - biceq r2, fp, r4, ror #13 │ │ │ │ + mvneq r0, r0, lsl #24 │ │ │ │ + biceq r9, sl, ip, ror sp │ │ │ │ + biceq r9, sl, r0, ror sp │ │ │ │ + biceq r9, sl, ip, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e02b0 <__cxa_atexit@plt+0xd3e7c> │ │ │ │ + bne e9208 <__cxa_atexit@plt+0xdcdd4> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e02c8 <__cxa_atexit@plt+0xd3e94> │ │ │ │ + ldr r7, [pc, #16] @ e9220 <__cxa_atexit@plt+0xdcdec> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ e02cc <__cxa_atexit@plt+0xd3e98> │ │ │ │ + ldr r0, [pc, #8] @ e9224 <__cxa_atexit@plt+0xdcdf0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strheq r2, [fp, #104] @ 0x68 │ │ │ │ - biceq r2, fp, ip, lsr #13 │ │ │ │ - @ instruction: 0x01cb2698 │ │ │ │ + biceq r9, sl, r0, lsr #26 │ │ │ │ + biceq r9, sl, r4, lsl sp │ │ │ │ + biceq r9, sl, r0, lsl #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0354 <__cxa_atexit@plt+0xd3f20> │ │ │ │ - ldr r2, [pc, #108] @ e035c <__cxa_atexit@plt+0xd3f28> │ │ │ │ + bhi e92ac <__cxa_atexit@plt+0xdce78> │ │ │ │ + ldr r2, [pc, #108] @ e92b4 <__cxa_atexit@plt+0xdce80> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ e0360 <__cxa_atexit@plt+0xd3f2c> │ │ │ │ + ldr r1, [pc, #100] @ e92b8 <__cxa_atexit@plt+0xdce84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq e0328 <__cxa_atexit@plt+0xd3ef4> │ │ │ │ + beq e9280 <__cxa_atexit@plt+0xdce4c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne e033c <__cxa_atexit@plt+0xd3f08> │ │ │ │ + bne e9294 <__cxa_atexit@plt+0xdce60> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ e0364 <__cxa_atexit@plt+0xd3f30> │ │ │ │ + ldr r7, [pc, #32] @ e92bc <__cxa_atexit@plt+0xdce88> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ e0368 <__cxa_atexit@plt+0xd3f34> │ │ │ │ + ldr r0, [pc, #24] @ e92c0 <__cxa_atexit@plt+0xdce8c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - mvneq r9, r8, ror sl │ │ │ │ - biceq r2, fp, ip, lsr #12 │ │ │ │ - biceq r2, fp, r0, lsr #12 │ │ │ │ - strdeq r2, [fp, #92] @ 0x5c │ │ │ │ + mvneq r0, r8, lsl fp │ │ │ │ + @ instruction: 0x01ca9c94 │ │ │ │ + biceq r9, sl, r8, lsl #25 │ │ │ │ + biceq r9, sl, r4, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e0398 <__cxa_atexit@plt+0xd3f64> │ │ │ │ + bne e92f0 <__cxa_atexit@plt+0xdcebc> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e03b0 <__cxa_atexit@plt+0xd3f7c> │ │ │ │ + ldr r7, [pc, #16] @ e9308 <__cxa_atexit@plt+0xdced4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ e03b4 <__cxa_atexit@plt+0xd3f80> │ │ │ │ + ldr r0, [pc, #8] @ e930c <__cxa_atexit@plt+0xdced8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r2, [fp, #80] @ 0x50 │ │ │ │ - biceq r2, fp, r4, asr #11 │ │ │ │ + biceq r9, sl, r8, lsr ip │ │ │ │ + biceq r9, sl, ip, lsr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e03f0 <__cxa_atexit@plt+0xd3fbc> │ │ │ │ - ldr r8, [pc, #36] @ e03f8 <__cxa_atexit@plt+0xd3fc4> │ │ │ │ + bhi e9348 <__cxa_atexit@plt+0xdcf14> │ │ │ │ + ldr r8, [pc, #36] @ e9350 <__cxa_atexit@plt+0xdcf1c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ e03fc <__cxa_atexit@plt+0xd3fc8> │ │ │ │ + ldr r2, [pc, #28] @ e9354 <__cxa_atexit@plt+0xdcf20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3aed0 │ │ │ │ - @ instruction: 0x01e09994 │ │ │ │ + @ instruction: 0x01b321eb │ │ │ │ + mvneq r0, r4, lsr sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0438 <__cxa_atexit@plt+0xd4004> │ │ │ │ - ldr r8, [pc, #36] @ e0440 <__cxa_atexit@plt+0xd400c> │ │ │ │ + bhi e9390 <__cxa_atexit@plt+0xdcf5c> │ │ │ │ + ldr r8, [pc, #36] @ e9398 <__cxa_atexit@plt+0xdcf64> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ e0444 <__cxa_atexit@plt+0xd4010> │ │ │ │ + ldr r2, [pc, #28] @ e939c <__cxa_atexit@plt+0xdcf68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3aea3 │ │ │ │ - mvneq r9, ip, asr #18 │ │ │ │ + @ instruction: 0x01b321be │ │ │ │ + mvneq r0, ip, ror #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e0490 <__cxa_atexit@plt+0xd405c> │ │ │ │ - ldr r3, [pc, #36] @ e04a0 <__cxa_atexit@plt+0xd406c> │ │ │ │ + bcc e93e8 <__cxa_atexit@plt+0xdcfb4> │ │ │ │ + ldr r3, [pc, #36] @ e93f8 <__cxa_atexit@plt+0xdcfc4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b deb18 <__cxa_atexit@plt+0xd26e4> │ │ │ │ + b e7a70 <__cxa_atexit@plt+0xdb63c> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e04f0 <__cxa_atexit@plt+0xd40bc> │ │ │ │ - ldr r2, [pc, #40] @ e04f8 <__cxa_atexit@plt+0xd40c4> │ │ │ │ + bhi e9448 <__cxa_atexit@plt+0xdd014> │ │ │ │ + ldr r2, [pc, #40] @ e9450 <__cxa_atexit@plt+0xdd01c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ e04fc <__cxa_atexit@plt+0xd40c8> │ │ │ │ + ldr r1, [pc, #32] @ e9454 <__cxa_atexit@plt+0xdd020> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01e09898 │ │ │ │ + mvneq r0, r8, lsr r9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e0540 <__cxa_atexit@plt+0xd410c> │ │ │ │ - ldr r7, [pc, #52] @ e0554 <__cxa_atexit@plt+0xd4120> │ │ │ │ + bhi e9498 <__cxa_atexit@plt+0xdd064> │ │ │ │ + ldr r7, [pc, #52] @ e94ac <__cxa_atexit@plt+0xdd078> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq e0534 <__cxa_atexit@plt+0xd4100> │ │ │ │ + beq e948c <__cxa_atexit@plt+0xdd058> │ │ │ │ mov r7, r8 │ │ │ │ - b def60 <__cxa_atexit@plt+0xd2b2c> │ │ │ │ + b e7eb8 <__cxa_atexit@plt+0xdba84> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e0558 <__cxa_atexit@plt+0xd4124> │ │ │ │ + ldr r7, [pc, #16] @ e94b0 <__cxa_atexit@plt+0xdd07c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffea3c │ │ │ │ - strdeq r2, [fp, #72] @ 0x48 │ │ │ │ + biceq r9, sl, r0, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0590 <__cxa_atexit@plt+0xd415c> │ │ │ │ + bhi e94e8 <__cxa_atexit@plt+0xdd0b4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e0598 <__cxa_atexit@plt+0xd4164> │ │ │ │ + ldr r1, [pc, #24] @ e94f0 <__cxa_atexit@plt+0xdd0bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e05a8 <__cxa_atexit@plt+0xd4174> │ │ │ │ + b e9500 <__cxa_atexit@plt+0xdd0cc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r9, [r0, #116]! @ 0x74 │ │ │ │ + @ instruction: 0x01e00894 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e063c <__cxa_atexit@plt+0xd4208> │ │ │ │ - ldr r6, [pc, #156] @ e065c <__cxa_atexit@plt+0xd4228> │ │ │ │ + bhi e9594 <__cxa_atexit@plt+0xdd160> │ │ │ │ + ldr r6, [pc, #156] @ e95b4 <__cxa_atexit@plt+0xdd180> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r6, [r5, #-12] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e0614 <__cxa_atexit@plt+0xd41e0> │ │ │ │ + beq e956c <__cxa_atexit@plt+0xdd138> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e0628 <__cxa_atexit@plt+0xd41f4> │ │ │ │ + bne e9580 <__cxa_atexit@plt+0xdd14c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc e0648 <__cxa_atexit@plt+0xd4214> │ │ │ │ - ldr r3, [pc, #108] @ e0660 <__cxa_atexit@plt+0xd422c> │ │ │ │ + bcc e95a0 <__cxa_atexit@plt+0xdd16c> │ │ │ │ + ldr r3, [pc, #108] @ e95b8 <__cxa_atexit@plt+0xdd184> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r8, r7 │ │ │ │ - b de7a8 <__cxa_atexit@plt+0xd2374> │ │ │ │ + b e7700 <__cxa_atexit@plt+0xdb2cc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -217230,29 +226404,29 @@ │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e06b4 <__cxa_atexit@plt+0xd4280> │ │ │ │ + bne e960c <__cxa_atexit@plt+0xdd1d8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e06cc <__cxa_atexit@plt+0xd4298> │ │ │ │ - ldr r3, [pc, #68] @ e06d8 <__cxa_atexit@plt+0xd42a4> │ │ │ │ + bcc e9624 <__cxa_atexit@plt+0xdd1f0> │ │ │ │ + ldr r3, [pc, #68] @ e9630 <__cxa_atexit@plt+0xdd1fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ - b de7a8 <__cxa_atexit@plt+0xd2374> │ │ │ │ + b e7700 <__cxa_atexit@plt+0xdb2cc> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ @@ -217260,91 +226434,91 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e0744 <__cxa_atexit@plt+0xd4310> │ │ │ │ + bhi e969c <__cxa_atexit@plt+0xdd268> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e0750 <__cxa_atexit@plt+0xd431c> │ │ │ │ - ldr r1, [pc, #84] @ e0760 <__cxa_atexit@plt+0xd432c> │ │ │ │ + bcc e96a8 <__cxa_atexit@plt+0xdd274> │ │ │ │ + ldr r1, [pc, #84] @ e96b8 <__cxa_atexit@plt+0xdd284> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ e0764 <__cxa_atexit@plt+0xd4330> │ │ │ │ + ldr r0, [pc, #80] @ e96bc <__cxa_atexit@plt+0xdd288> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r5, [pc, #64] @ e0768 <__cxa_atexit@plt+0xd4334> │ │ │ │ + ldr r5, [pc, #64] @ e96c0 <__cxa_atexit@plt+0xdd28c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r5, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e05a8 <__cxa_atexit@plt+0xd4174> │ │ │ │ + b e9500 <__cxa_atexit@plt+0xdd0cc> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ - mvneq r9, r0, ror #12 │ │ │ │ + mvneq r0, r0, lsl #14 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e07a0 <__cxa_atexit@plt+0xd436c> │ │ │ │ + bhi e96f8 <__cxa_atexit@plt+0xdd2c4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e07a8 <__cxa_atexit@plt+0xd4374> │ │ │ │ + ldr r1, [pc, #24] @ e9700 <__cxa_atexit@plt+0xdd2cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e07b8 <__cxa_atexit@plt+0xd4384> │ │ │ │ + b e9710 <__cxa_atexit@plt+0xdd2dc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r4, ror #11 │ │ │ │ + mvneq r0, r4, lsl #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e084c <__cxa_atexit@plt+0xd4418> │ │ │ │ - ldr r6, [pc, #156] @ e086c <__cxa_atexit@plt+0xd4438> │ │ │ │ + bhi e97a4 <__cxa_atexit@plt+0xdd370> │ │ │ │ + ldr r6, [pc, #156] @ e97c4 <__cxa_atexit@plt+0xdd390> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r6, [r5, #-12] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e0824 <__cxa_atexit@plt+0xd43f0> │ │ │ │ + beq e977c <__cxa_atexit@plt+0xdd348> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e0838 <__cxa_atexit@plt+0xd4404> │ │ │ │ + bne e9790 <__cxa_atexit@plt+0xdd35c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc e0858 <__cxa_atexit@plt+0xd4424> │ │ │ │ - ldr r3, [pc, #108] @ e0870 <__cxa_atexit@plt+0xd443c> │ │ │ │ + bcc e97b0 <__cxa_atexit@plt+0xdd37c> │ │ │ │ + ldr r3, [pc, #108] @ e97c8 <__cxa_atexit@plt+0xdd394> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r8, r7 │ │ │ │ - b de7a8 <__cxa_atexit@plt+0xd2374> │ │ │ │ + b e7700 <__cxa_atexit@plt+0xdb2cc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ bic r7, r7, #3 │ │ │ │ @@ -217362,29 +226536,29 @@ │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e08c4 <__cxa_atexit@plt+0xd4490> │ │ │ │ + bne e981c <__cxa_atexit@plt+0xdd3e8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e08dc <__cxa_atexit@plt+0xd44a8> │ │ │ │ - ldr r3, [pc, #68] @ e08e8 <__cxa_atexit@plt+0xd44b4> │ │ │ │ + bcc e9834 <__cxa_atexit@plt+0xdd400> │ │ │ │ + ldr r3, [pc, #68] @ e9840 <__cxa_atexit@plt+0xdd40c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ - b de7a8 <__cxa_atexit@plt+0xd2374> │ │ │ │ + b e7700 <__cxa_atexit@plt+0xdb2cc> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ @@ -217393,79 +226567,79 @@ │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e0954 <__cxa_atexit@plt+0xd4520> │ │ │ │ + bhi e98ac <__cxa_atexit@plt+0xdd478> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e095c <__cxa_atexit@plt+0xd4528> │ │ │ │ - ldr r2, [pc, #80] @ e0970 <__cxa_atexit@plt+0xd453c> │ │ │ │ + bcc e98b4 <__cxa_atexit@plt+0xdd480> │ │ │ │ + ldr r2, [pc, #80] @ e98c8 <__cxa_atexit@plt+0xdd494> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #76] @ e0974 <__cxa_atexit@plt+0xd4540> │ │ │ │ + ldr lr, [pc, #76] @ e98cc <__cxa_atexit@plt+0xdd498> │ │ │ │ add lr, pc, lr │ │ │ │ add r8, r7, #8 │ │ │ │ ldm r8, {r0, r1, r8} │ │ │ │ - ldr r7, [pc, #64] @ e0978 <__cxa_atexit@plt+0xd4544> │ │ │ │ + ldr r7, [pc, #64] @ e98d0 <__cxa_atexit@plt+0xdd49c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r5] │ │ │ │ str lr, [r3, #4]! │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r0, r1, r7} │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #3 │ │ │ │ - b e07b8 <__cxa_atexit@plt+0xd4384> │ │ │ │ + b e9710 <__cxa_atexit@plt+0xdd2dc> │ │ │ │ mov r6, r3 │ │ │ │ - b e0964 <__cxa_atexit@plt+0xd4530> │ │ │ │ + b e98bc <__cxa_atexit@plt+0xdd488> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e09a4 <__cxa_atexit@plt+0xd4570> │ │ │ │ + bne e98fc <__cxa_atexit@plt+0xdd4c8> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ e09b8 <__cxa_atexit@plt+0xd4584> │ │ │ │ + ldr r7, [pc, #12] @ e9910 <__cxa_atexit@plt+0xdd4dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - strheq r9, [r0, #60]! @ 0x3c │ │ │ │ + mvneq r0, ip, asr r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0a24 <__cxa_atexit@plt+0xd45f0> │ │ │ │ + bhi e997c <__cxa_atexit@plt+0xdd548> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e0a30 <__cxa_atexit@plt+0xd45fc> │ │ │ │ - ldr r2, [pc, #84] @ e0a40 <__cxa_atexit@plt+0xd460c> │ │ │ │ + bcc e9988 <__cxa_atexit@plt+0xdd554> │ │ │ │ + ldr r2, [pc, #84] @ e9998 <__cxa_atexit@plt+0xdd564> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ e0a44 <__cxa_atexit@plt+0xd4610> │ │ │ │ + ldr r1, [pc, #80] @ e999c <__cxa_atexit@plt+0xdd568> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #60] @ e0a48 <__cxa_atexit@plt+0xd4614> │ │ │ │ + ldr r8, [pc, #60] @ e99a0 <__cxa_atexit@plt+0xdd56c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -217473,141 +226647,141 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ - mvneq r9, r0, lsl #7 │ │ │ │ - @ instruction: 0x01b3a8e1 │ │ │ │ - biceq r1, fp, r0, ror #29 │ │ │ │ + mvneq r0, r0, lsr #8 │ │ │ │ + @ instruction: 0x01b31bfc │ │ │ │ + biceq r9, sl, r8, asr #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r6, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e0ac0 <__cxa_atexit@plt+0xd468c> │ │ │ │ - ldr r2, [pc, #124] @ e0af0 <__cxa_atexit@plt+0xd46bc> │ │ │ │ + bhi e9a18 <__cxa_atexit@plt+0xdd5e4> │ │ │ │ + ldr r2, [pc, #124] @ e9a48 <__cxa_atexit@plt+0xdd614> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r6, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e0ad0 <__cxa_atexit@plt+0xd469c> │ │ │ │ - ldr r2, [pc, #100] @ e0afc <__cxa_atexit@plt+0xd46c8> │ │ │ │ + bcc e9a28 <__cxa_atexit@plt+0xdd5f4> │ │ │ │ + ldr r2, [pc, #100] @ e9a54 <__cxa_atexit@plt+0xdd620> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #96] @ e0b00 <__cxa_atexit@plt+0xd46cc> │ │ │ │ + ldr r1, [pc, #96] @ e9a58 <__cxa_atexit@plt+0xdd624> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #92] @ e0b04 <__cxa_atexit@plt+0xd46d0> │ │ │ │ + ldr r8, [pc, #92] @ e9a5c <__cxa_atexit@plt+0xdd628> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str sl, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ mov r9, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ e0af4 <__cxa_atexit@plt+0xd46c0> │ │ │ │ + ldr r7, [pc, #28] @ e9a4c <__cxa_atexit@plt+0xdd618> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #24] @ e0af8 <__cxa_atexit@plt+0xd46c4> │ │ │ │ + ldr r8, [pc, #24] @ e9a50 <__cxa_atexit@plt+0xdd61c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r9, r0, lsl #6 │ │ │ │ - biceq r1, fp, ip, ror #25 │ │ │ │ - biceq r1, fp, r4, asr lr │ │ │ │ + mvneq r0, r0, lsr #7 │ │ │ │ + biceq r9, sl, r4, asr r3 │ │ │ │ + strheq r9, [sl, #76] @ 0x4c │ │ │ │ @ instruction: 0xffffcf44 │ │ │ │ - stlexbeq r1, r4, [fp] │ │ │ │ - @ instruction: 0x01b3a8ed │ │ │ │ + strdeq r9, [sl, #76] @ 0x4c │ │ │ │ + @ instruction: 0x01b31c08 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0b44 <__cxa_atexit@plt+0xd4710> │ │ │ │ - ldr r2, [pc, #40] @ e0b4c <__cxa_atexit@plt+0xd4718> │ │ │ │ + bhi e9a9c <__cxa_atexit@plt+0xdd668> │ │ │ │ + ldr r2, [pc, #40] @ e9aa4 <__cxa_atexit@plt+0xdd670> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #32] @ e0b50 <__cxa_atexit@plt+0xd471c> │ │ │ │ + ldr r1, [pc, #32] @ e9aa8 <__cxa_atexit@plt+0xdd674> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ - b f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + b fac04 <__cxa_atexit@plt+0xee7d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r9, r4, asr #4 │ │ │ │ + mvneq r0, r4, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ e0b74 <__cxa_atexit@plt+0xd4740> │ │ │ │ + ldr r3, [pc, #16] @ e9acc <__cxa_atexit@plt+0xdd698> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldrdeq r1, [fp, #228] @ 0xe4 │ │ │ │ + biceq r9, sl, ip, lsr r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0bac <__cxa_atexit@plt+0xd4778> │ │ │ │ + bhi e9b04 <__cxa_atexit@plt+0xdd6d0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e0bb4 <__cxa_atexit@plt+0xd4780> │ │ │ │ + ldr r1, [pc, #24] @ e9b0c <__cxa_atexit@plt+0xdd6d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e0bc4 <__cxa_atexit@plt+0xd4790> │ │ │ │ + b e9b1c <__cxa_atexit@plt+0xdd6e8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r9, [r0, #24]! │ │ │ │ + mvneq r0, r8, ror r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0c94 <__cxa_atexit@plt+0xd4860> │ │ │ │ - ldr r2, [pc, #220] @ e0cb4 <__cxa_atexit@plt+0xd4880> │ │ │ │ + bhi e9bec <__cxa_atexit@plt+0xdd7b8> │ │ │ │ + ldr r2, [pc, #220] @ e9c0c <__cxa_atexit@plt+0xdd7d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e0c74 <__cxa_atexit@plt+0xd4840> │ │ │ │ + beq e9bcc <__cxa_atexit@plt+0xdd798> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e0c84 <__cxa_atexit@plt+0xd4850> │ │ │ │ + bne e9bdc <__cxa_atexit@plt+0xdd7a8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #52 @ 0x34 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc e0c9c <__cxa_atexit@plt+0xd4868> │ │ │ │ - ldr lr, [pc, #172] @ e0cb8 <__cxa_atexit@plt+0xd4884> │ │ │ │ + bcc e9bf4 <__cxa_atexit@plt+0xdd7c0> │ │ │ │ + ldr lr, [pc, #172] @ e9c10 <__cxa_atexit@plt+0xdd7dc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ sub r1, r2, #19 │ │ │ │ - ldr lr, [pc, #140] @ e0cbc <__cxa_atexit@plt+0xd4888> │ │ │ │ + ldr lr, [pc, #140] @ e9c14 <__cxa_atexit@plt+0xdd7e0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #136] @ e0cc0 <__cxa_atexit@plt+0xd488c> │ │ │ │ + ldr r8, [pc, #136] @ e9c18 <__cxa_atexit@plt+0xdd7e4> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #12] │ │ │ │ - ldr r9, [pc, #128] @ e0cc4 <__cxa_atexit@plt+0xd4890> │ │ │ │ + ldr r9, [pc, #128] @ e9c1c <__cxa_atexit@plt+0xdd7e8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r7, r6 │ │ │ │ str r9, [r7, #16]! │ │ │ │ str r3, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ @@ -217631,40 +226805,40 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r9, ip, ror #2 │ │ │ │ - mvneq r9, ip, ror #2 │ │ │ │ - mvneq r9, ip, ror #5 │ │ │ │ + mvneq r0, ip, lsl #4 │ │ │ │ + mvneq r0, ip, lsl #4 │ │ │ │ + mvneq r0, ip, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e0d58 <__cxa_atexit@plt+0xd4924> │ │ │ │ + bne e9cb0 <__cxa_atexit@plt+0xdd87c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e0d6c <__cxa_atexit@plt+0xd4938> │ │ │ │ - ldr r2, [pc, #136] @ e0d7c <__cxa_atexit@plt+0xd4948> │ │ │ │ + bcc e9cc4 <__cxa_atexit@plt+0xdd890> │ │ │ │ + ldr r2, [pc, #136] @ e9cd4 <__cxa_atexit@plt+0xdd8a0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ str r7, [r6, #8] │ │ │ │ sub r7, r3, #19 │ │ │ │ - ldr lr, [pc, #104] @ e0d80 <__cxa_atexit@plt+0xd494c> │ │ │ │ + ldr lr, [pc, #104] @ e9cd8 <__cxa_atexit@plt+0xdd8a4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #100] @ e0d84 <__cxa_atexit@plt+0xd4950> │ │ │ │ + ldr r8, [pc, #100] @ e9cdc <__cxa_atexit@plt+0xdd8a8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #96] @ e0d88 <__cxa_atexit@plt+0xd4954> │ │ │ │ + ldr r9, [pc, #96] @ e9ce0 <__cxa_atexit@plt+0xdd8ac> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [r0, #16]! │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ add r2, r6, #32 │ │ │ │ @@ -217680,103 +226854,103 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe88 │ │ │ │ - mvneq r9, r4, lsl #1 │ │ │ │ - mvneq r9, r4, lsl #1 │ │ │ │ - mvneq r9, r8, lsl #4 │ │ │ │ + mvneq r0, r4, lsr #2 │ │ │ │ + mvneq r0, r4, lsr #2 │ │ │ │ + mvneq r0, r8, lsr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e0df4 <__cxa_atexit@plt+0xd49c0> │ │ │ │ + bhi e9d4c <__cxa_atexit@plt+0xdd918> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e0e00 <__cxa_atexit@plt+0xd49cc> │ │ │ │ - ldr r1, [pc, #84] @ e0e10 <__cxa_atexit@plt+0xd49dc> │ │ │ │ + bcc e9d58 <__cxa_atexit@plt+0xdd924> │ │ │ │ + ldr r1, [pc, #84] @ e9d68 <__cxa_atexit@plt+0xdd934> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #80] @ e0e14 <__cxa_atexit@plt+0xd49e0> │ │ │ │ + ldr r0, [pc, #80] @ e9d6c <__cxa_atexit@plt+0xdd938> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r5, [pc, #64] @ e0e18 <__cxa_atexit@plt+0xd49e4> │ │ │ │ + ldr r5, [pc, #64] @ e9d70 <__cxa_atexit@plt+0xdd93c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r5, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e0bc4 <__cxa_atexit@plt+0xd4790> │ │ │ │ + b e9b1c <__cxa_atexit@plt+0xdd6e8> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd50 │ │ │ │ - strheq r8, [r0, #240]! @ 0xf0 │ │ │ │ + mvneq r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0e50 <__cxa_atexit@plt+0xd4a1c> │ │ │ │ + bhi e9da8 <__cxa_atexit@plt+0xdd974> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e0e58 <__cxa_atexit@plt+0xd4a24> │ │ │ │ + ldr r1, [pc, #24] @ e9db0 <__cxa_atexit@plt+0xdd97c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e0e68 <__cxa_atexit@plt+0xd4a34> │ │ │ │ + b e9dc0 <__cxa_atexit@plt+0xdd98c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r8, r4, lsr pc │ │ │ │ + ldrsbeq pc, [pc, #244] @ e9eac <__cxa_atexit@plt+0xdda78> @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e0f38 <__cxa_atexit@plt+0xd4b04> │ │ │ │ - ldr r2, [pc, #220] @ e0f58 <__cxa_atexit@plt+0xd4b24> │ │ │ │ + bhi e9e90 <__cxa_atexit@plt+0xdda5c> │ │ │ │ + ldr r2, [pc, #220] @ e9eb0 <__cxa_atexit@plt+0xdda7c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e0f18 <__cxa_atexit@plt+0xd4ae4> │ │ │ │ + beq e9e70 <__cxa_atexit@plt+0xdda3c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e0f28 <__cxa_atexit@plt+0xd4af4> │ │ │ │ + bne e9e80 <__cxa_atexit@plt+0xdda4c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #52 @ 0x34 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc e0f40 <__cxa_atexit@plt+0xd4b0c> │ │ │ │ - ldr lr, [pc, #172] @ e0f5c <__cxa_atexit@plt+0xd4b28> │ │ │ │ + bcc e9e98 <__cxa_atexit@plt+0xdda64> │ │ │ │ + ldr lr, [pc, #172] @ e9eb4 <__cxa_atexit@plt+0xdda80> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ sub r1, r2, #19 │ │ │ │ - ldr lr, [pc, #140] @ e0f60 <__cxa_atexit@plt+0xd4b2c> │ │ │ │ + ldr lr, [pc, #140] @ e9eb8 <__cxa_atexit@plt+0xdda84> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #136] @ e0f64 <__cxa_atexit@plt+0xd4b30> │ │ │ │ + ldr r8, [pc, #136] @ e9ebc <__cxa_atexit@plt+0xdda88> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #12] │ │ │ │ - ldr r9, [pc, #128] @ e0f68 <__cxa_atexit@plt+0xd4b34> │ │ │ │ + ldr r9, [pc, #128] @ e9ec0 <__cxa_atexit@plt+0xdda8c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r7, r6 │ │ │ │ str r9, [r7, #16]! │ │ │ │ str r3, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ @@ -217800,40 +226974,40 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r8, r8, asr #29 │ │ │ │ - mvneq r8, r8, asr #29 │ │ │ │ - mvneq r9, r8, asr #32 │ │ │ │ + bicseq pc, pc, r8, ror #30 │ │ │ │ + bicseq pc, pc, r8, ror #30 │ │ │ │ + mvneq r0, r8, ror #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e0ffc <__cxa_atexit@plt+0xd4bc8> │ │ │ │ + bne e9f54 <__cxa_atexit@plt+0xddb20> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #52 @ 0x34 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1010 <__cxa_atexit@plt+0xd4bdc> │ │ │ │ - ldr r2, [pc, #136] @ e1020 <__cxa_atexit@plt+0xd4bec> │ │ │ │ + bcc e9f68 <__cxa_atexit@plt+0xddb34> │ │ │ │ + ldr r2, [pc, #136] @ e9f78 <__cxa_atexit@plt+0xddb44> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ str r7, [r6, #8] │ │ │ │ sub r7, r3, #19 │ │ │ │ - ldr lr, [pc, #104] @ e1024 <__cxa_atexit@plt+0xd4bf0> │ │ │ │ + ldr lr, [pc, #104] @ e9f7c <__cxa_atexit@plt+0xddb48> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #100] @ e1028 <__cxa_atexit@plt+0xd4bf4> │ │ │ │ + ldr r8, [pc, #100] @ e9f80 <__cxa_atexit@plt+0xddb4c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #96] @ e102c <__cxa_atexit@plt+0xd4bf8> │ │ │ │ + ldr r9, [pc, #96] @ e9f84 <__cxa_atexit@plt+0xddb50> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r0, r6 │ │ │ │ str r9, [r0, #16]! │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ add r2, r6, #32 │ │ │ │ @@ -217849,428 +227023,428 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #52 @ 0x34 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe88 │ │ │ │ - mvneq r8, r0, ror #27 │ │ │ │ - mvneq r8, r0, ror #27 │ │ │ │ - mvneq r8, r4, ror #30 │ │ │ │ - biceq r1, fp, r8, asr #25 │ │ │ │ + bicseq pc, pc, r0, lsl #29 │ │ │ │ + bicseq pc, pc, r0, lsl #29 │ │ │ │ + mvneq r0, r4 │ │ │ │ + biceq r9, sl, r0, lsr r3 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #60 @ 0x3c │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e105c <__cxa_atexit@plt+0xd4c28> │ │ │ │ + bhi e9fb4 <__cxa_atexit@plt+0xddb80> │ │ │ │ str r8, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b e1070 <__cxa_atexit@plt+0xd4c3c> │ │ │ │ - ldr r7, [pc, #8] @ e106c <__cxa_atexit@plt+0xd4c38> │ │ │ │ + b e9fc8 <__cxa_atexit@plt+0xddb94> │ │ │ │ + ldr r7, [pc, #8] @ e9fc4 <__cxa_atexit@plt+0xddb90> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r1, [fp, #192] @ 0xc0 │ │ │ │ + biceq r9, sl, r8, lsl r3 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r7, [pc, #248] @ e1174 <__cxa_atexit@plt+0xd4d40> │ │ │ │ + ldr r7, [pc, #248] @ ea0cc <__cxa_atexit@plt+0xddc98> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-4]! │ │ │ │ ldr r7, [r3, #8] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e1128 <__cxa_atexit@plt+0xd4cf4> │ │ │ │ + beq ea080 <__cxa_atexit@plt+0xddc4c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e1134 <__cxa_atexit@plt+0xd4d00> │ │ │ │ + bne ea08c <__cxa_atexit@plt+0xddc58> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #208] @ e1178 <__cxa_atexit@plt+0xd4d44> │ │ │ │ + ldr r1, [pc, #208] @ ea0d0 <__cxa_atexit@plt+0xddc9c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5] │ │ │ │ stmdb r5, {r2, r3} │ │ │ │ str r1, [r5, #-12]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e115c <__cxa_atexit@plt+0xd4d28> │ │ │ │ - ldr r3, [pc, #184] @ e117c <__cxa_atexit@plt+0xd4d48> │ │ │ │ + beq ea0b4 <__cxa_atexit@plt+0xddc80> │ │ │ │ + ldr r3, [pc, #184] @ ea0d4 <__cxa_atexit@plt+0xddca0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e115c <__cxa_atexit@plt+0xd4d28> │ │ │ │ + beq ea0b4 <__cxa_atexit@plt+0xddc80> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1164 <__cxa_atexit@plt+0xd4d30> │ │ │ │ - ldr r2, [pc, #156] @ e1188 <__cxa_atexit@plt+0xd4d54> │ │ │ │ + bcc ea0bc <__cxa_atexit@plt+0xddc88> │ │ │ │ + ldr r2, [pc, #156] @ ea0e0 <__cxa_atexit@plt+0xddcac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #152] @ e118c <__cxa_atexit@plt+0xd4d58> │ │ │ │ + ldr r1, [pc, #152] @ ea0e4 <__cxa_atexit@plt+0xddcb0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #148] @ e1190 <__cxa_atexit@plt+0xd4d5c> │ │ │ │ + ldr lr, [pc, #148] @ ea0e8 <__cxa_atexit@plt+0xddcb4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b e0e68 <__cxa_atexit@plt+0xd4a34> │ │ │ │ + b e9dc0 <__cxa_atexit@plt+0xdd98c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ e1180 <__cxa_atexit@plt+0xd4d4c> │ │ │ │ + ldr r7, [pc, #68] @ ea0d8 <__cxa_atexit@plt+0xddca4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #64] @ e1184 <__cxa_atexit@plt+0xd4d50> │ │ │ │ + ldr r3, [pc, #64] @ ea0dc <__cxa_atexit@plt+0xddca8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b e13fc <__cxa_atexit@plt+0xd4fc8> │ │ │ │ + b ea354 <__cxa_atexit@plt+0xddf20> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, ip, ror r2 │ │ │ │ - biceq r1, fp, r0, lsl #23 │ │ │ │ - mvneq r8, r4, lsr #24 │ │ │ │ + biceq r9, sl, r8, ror #3 │ │ │ │ + bicseq pc, pc, r4, asr #25 │ │ │ │ andeq r0, r0, ip, asr #5 │ │ │ │ @ instruction: 0xfffffc9c │ │ │ │ @ instruction: 0xfffffd68 │ │ │ │ - biceq r1, fp, r8, ror #22 │ │ │ │ + ldrdeq r9, [sl, #16] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e123c <__cxa_atexit@plt+0xd4e08> │ │ │ │ + bne ea194 <__cxa_atexit@plt+0xddd60> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #192] @ e127c <__cxa_atexit@plt+0xd4e48> │ │ │ │ + ldr r1, [pc, #192] @ ea1d4 <__cxa_atexit@plt+0xddda0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e1264 <__cxa_atexit@plt+0xd4e30> │ │ │ │ - ldr r3, [pc, #168] @ e1280 <__cxa_atexit@plt+0xd4e4c> │ │ │ │ + beq ea1bc <__cxa_atexit@plt+0xddd88> │ │ │ │ + ldr r3, [pc, #168] @ ea1d8 <__cxa_atexit@plt+0xddda4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e1264 <__cxa_atexit@plt+0xd4e30> │ │ │ │ + beq ea1bc <__cxa_atexit@plt+0xddd88> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e126c <__cxa_atexit@plt+0xd4e38> │ │ │ │ - ldr r2, [pc, #140] @ e128c <__cxa_atexit@plt+0xd4e58> │ │ │ │ + bcc ea1c4 <__cxa_atexit@plt+0xddd90> │ │ │ │ + ldr r2, [pc, #140] @ ea1e4 <__cxa_atexit@plt+0xdddb0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #136] @ e1290 <__cxa_atexit@plt+0xd4e5c> │ │ │ │ + ldr r1, [pc, #136] @ ea1e8 <__cxa_atexit@plt+0xdddb4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #132] @ e1294 <__cxa_atexit@plt+0xd4e60> │ │ │ │ + ldr lr, [pc, #132] @ ea1ec <__cxa_atexit@plt+0xdddb8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b e0e68 <__cxa_atexit@plt+0xd4a34> │ │ │ │ - ldr r7, [pc, #64] @ e1284 <__cxa_atexit@plt+0xd4e50> │ │ │ │ + b e9dc0 <__cxa_atexit@plt+0xdd98c> │ │ │ │ + ldr r7, [pc, #64] @ ea1dc <__cxa_atexit@plt+0xddda8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ e1288 <__cxa_atexit@plt+0xd4e54> │ │ │ │ + ldr r3, [pc, #60] @ ea1e0 <__cxa_atexit@plt+0xdddac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ add r7, r7, #1 │ │ │ │ stmda r5, {r3, r7} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b e13fc <__cxa_atexit@plt+0xd4fc8> │ │ │ │ + b ea354 <__cxa_atexit@plt+0xddf20> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ andeq r0, r0, r8, ror #2 │ │ │ │ - biceq r1, fp, r8, ror sl │ │ │ │ - mvneq r8, ip, lsl fp │ │ │ │ + biceq r9, sl, r0, ror #1 │ │ │ │ + ldrheq pc, [pc, #188] @ ea2a4 <__cxa_atexit@plt+0xdde70> @ │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ @ instruction: 0xfffffb88 │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ - biceq r1, fp, r4, ror #20 │ │ │ │ + biceq r9, sl, ip, asr #1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #124] @ e1328 <__cxa_atexit@plt+0xd4ef4> │ │ │ │ + ldr r3, [pc, #124] @ ea280 <__cxa_atexit@plt+0xdde4c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e1310 <__cxa_atexit@plt+0xd4edc> │ │ │ │ + beq ea268 <__cxa_atexit@plt+0xdde34> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1318 <__cxa_atexit@plt+0xd4ee4> │ │ │ │ - ldr r2, [pc, #88] @ e132c <__cxa_atexit@plt+0xd4ef8> │ │ │ │ + bcc ea270 <__cxa_atexit@plt+0xdde3c> │ │ │ │ + ldr r2, [pc, #88] @ ea284 <__cxa_atexit@plt+0xdde50> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ e1330 <__cxa_atexit@plt+0xd4efc> │ │ │ │ + ldr r1, [pc, #84] @ ea288 <__cxa_atexit@plt+0xdde54> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #80] @ e1334 <__cxa_atexit@plt+0xd4f00> │ │ │ │ + ldr lr, [pc, #80] @ ea28c <__cxa_atexit@plt+0xdde58> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ - b e0e68 <__cxa_atexit@plt+0xd4a34> │ │ │ │ + b e9dc0 <__cxa_atexit@plt+0xdd98c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0xfffffab4 │ │ │ │ @ instruction: 0xfffffb80 │ │ │ │ - biceq r1, fp, r4, asr #19 │ │ │ │ + biceq r9, sl, ip, lsr #32 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e1398 <__cxa_atexit@plt+0xd4f64> │ │ │ │ - ldr r2, [pc, #68] @ e13a4 <__cxa_atexit@plt+0xd4f70> │ │ │ │ + bcc ea2f0 <__cxa_atexit@plt+0xddebc> │ │ │ │ + ldr r2, [pc, #68] @ ea2fc <__cxa_atexit@plt+0xddec8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ e13a8 <__cxa_atexit@plt+0xd4f74> │ │ │ │ + ldr r1, [pc, #64] @ ea300 <__cxa_atexit@plt+0xddecc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #60] @ e13ac <__cxa_atexit@plt+0xd4f78> │ │ │ │ + ldr lr, [pc, #60] @ ea304 <__cxa_atexit@plt+0xdded0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r3, #4]! │ │ │ │ add r1, r3, #8 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #3 │ │ │ │ - b e0e68 <__cxa_atexit@plt+0xd4a34> │ │ │ │ + b e9dc0 <__cxa_atexit@plt+0xdd98c> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xfffffa28 │ │ │ │ @ instruction: 0xfffffaf4 │ │ │ │ - biceq r1, fp, ip, asr #18 │ │ │ │ + strheq r8, [sl, #244] @ 0xf4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ e13d4 <__cxa_atexit@plt+0xd4fa0> │ │ │ │ + ldr r3, [pc, #16] @ ea32c <__cxa_atexit@plt+0xddef8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b de02c <__cxa_atexit@plt+0xd1bf8> │ │ │ │ + b e6f84 <__cxa_atexit@plt+0xdab50> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r1, fp, r4, lsr #18 │ │ │ │ + biceq r8, sl, ip, lsl #31 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ stmib r5, {r2, r7} │ │ │ │ mov r7, fp │ │ │ │ - b e13fc <__cxa_atexit@plt+0xd4fc8> │ │ │ │ + b ea354 <__cxa_atexit@plt+0xddf20> │ │ │ │ mov fp, r7 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e1430 <__cxa_atexit@plt+0xd4ffc> │ │ │ │ + beq ea388 <__cxa_atexit@plt+0xddf54> │ │ │ │ cmp r3, #3 │ │ │ │ - bne e1480 <__cxa_atexit@plt+0xd504c> │ │ │ │ + bne ea3d8 <__cxa_atexit@plt+0xddfa4> │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r7, [r5, #12]! │ │ │ │ mov r7, fp │ │ │ │ - b e1070 <__cxa_atexit@plt+0xd4c3c> │ │ │ │ + b e9fc8 <__cxa_atexit@plt+0xddb94> │ │ │ │ str r7, [r5, #16] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e14a4 <__cxa_atexit@plt+0xd5070> │ │ │ │ - ldr r2, [pc, #124] @ e14c8 <__cxa_atexit@plt+0xd5094> │ │ │ │ + bcc ea3fc <__cxa_atexit@plt+0xddfc8> │ │ │ │ + ldr r2, [pc, #124] @ ea420 <__cxa_atexit@plt+0xddfec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #108] @ e14cc <__cxa_atexit@plt+0xd5098> │ │ │ │ + ldr r2, [pc, #108] @ ea424 <__cxa_atexit@plt+0xddff0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #56] @ e14c0 <__cxa_atexit@plt+0xd508c> │ │ │ │ + ldr r3, [pc, #56] @ ea418 <__cxa_atexit@plt+0xddfe4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #12]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e149c <__cxa_atexit@plt+0xd5068> │ │ │ │ - b e155c <__cxa_atexit@plt+0xd5128> │ │ │ │ + beq ea3f4 <__cxa_atexit@plt+0xddfc0> │ │ │ │ + b ea4b4 <__cxa_atexit@plt+0xde080> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ e14c4 <__cxa_atexit@plt+0xd5090> │ │ │ │ + ldr r6, [pc, #24] @ ea41c <__cxa_atexit@plt+0xddfe8> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ @ instruction: 0xfffff608 │ │ │ │ - mvneq r8, r0, asr #20 │ │ │ │ - biceq r1, fp, ip, asr r4 │ │ │ │ + bicseq pc, pc, r0, ror #21 │ │ │ │ + biceq r8, sl, r4, asr #21 │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #16] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e152c <__cxa_atexit@plt+0xd50f8> │ │ │ │ - ldr r2, [pc, #72] @ e1544 <__cxa_atexit@plt+0xd5110> │ │ │ │ + bcc ea484 <__cxa_atexit@plt+0xde050> │ │ │ │ + ldr r2, [pc, #72] @ ea49c <__cxa_atexit@plt+0xde068> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #56] @ e1548 <__cxa_atexit@plt+0xd5114> │ │ │ │ + ldr r2, [pc, #56] @ ea4a0 <__cxa_atexit@plt+0xde06c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ e154c <__cxa_atexit@plt+0xd5118> │ │ │ │ + ldr r3, [pc, #24] @ ea4a4 <__cxa_atexit@plt+0xde070> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff558 │ │ │ │ - @ instruction: 0x01e08990 │ │ │ │ + bicseq pc, pc, r0, lsr sl @ │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ - @ instruction: 0x01cb179c │ │ │ │ + biceq r8, sl, r4, lsl #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r0, [r7, #15] │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ - ldr lr, [pc, #92] @ e15d4 <__cxa_atexit@plt+0xd51a0> │ │ │ │ + ldr lr, [pc, #92] @ ea52c <__cxa_atexit@plt+0xde0f8> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r5, #-12] │ │ │ │ str r1, [r5, #-8] │ │ │ │ stmda r5, {r0, r3} │ │ │ │ mov r3, r5 │ │ │ │ str lr, [r3, #-16]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e15bc <__cxa_atexit@plt+0xd5188> │ │ │ │ - ldr r2, [pc, #60] @ e15d8 <__cxa_atexit@plt+0xd51a4> │ │ │ │ + beq ea514 <__cxa_atexit@plt+0xde0e0> │ │ │ │ + ldr r2, [pc, #60] @ ea530 <__cxa_atexit@plt+0xde0fc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ str r7, [r5, #4] │ │ │ │ tst r3, #3 │ │ │ │ - beq e15c8 <__cxa_atexit@plt+0xd5194> │ │ │ │ + beq ea520 <__cxa_atexit@plt+0xde0ec> │ │ │ │ mov r7, r3 │ │ │ │ - b e1628 <__cxa_atexit@plt+0xd51f4> │ │ │ │ + b ea580 <__cxa_atexit@plt+0xde14c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - biceq r1, fp, r0, lsl r7 │ │ │ │ + biceq r8, sl, r8, ror sp │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ - ldr r2, [pc, #28] @ e1618 <__cxa_atexit@plt+0xd51e4> │ │ │ │ + ldr r2, [pc, #28] @ ea570 <__cxa_atexit@plt+0xde13c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e1610 <__cxa_atexit@plt+0xd51dc> │ │ │ │ - b e1628 <__cxa_atexit@plt+0xd51f4> │ │ │ │ + beq ea568 <__cxa_atexit@plt+0xde134> │ │ │ │ + b ea580 <__cxa_atexit@plt+0xde14c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrdeq r1, [fp, #96] @ 0x60 │ │ │ │ + biceq r8, sl, r8, lsr sp │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e1658 <__cxa_atexit@plt+0xd5224> │ │ │ │ - ldr r2, [pc, #244] @ e1730 <__cxa_atexit@plt+0xd52fc> │ │ │ │ + beq ea5b0 <__cxa_atexit@plt+0xde17c> │ │ │ │ + ldr r2, [pc, #244] @ ea688 <__cxa_atexit@plt+0xde254> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e16e0 <__cxa_atexit@plt+0xd52ac> │ │ │ │ + beq ea638 <__cxa_atexit@plt+0xde204> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e16ec <__cxa_atexit@plt+0xd52b8> │ │ │ │ + bne ea644 <__cxa_atexit@plt+0xde210> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1710 <__cxa_atexit@plt+0xd52dc> │ │ │ │ - ldr r7, [pc, #196] @ e1734 <__cxa_atexit@plt+0xd5300> │ │ │ │ + bcc ea668 <__cxa_atexit@plt+0xde234> │ │ │ │ + ldr r7, [pc, #196] @ ea68c <__cxa_atexit@plt+0xde258> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #192] @ e1738 <__cxa_atexit@plt+0xd5304> │ │ │ │ + ldr r2, [pc, #192] @ ea690 <__cxa_atexit@plt+0xde25c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #188] @ e173c <__cxa_atexit@plt+0xd5308> │ │ │ │ + ldr lr, [pc, #188] @ ea694 <__cxa_atexit@plt+0xde260> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #184] @ e1740 <__cxa_atexit@plt+0xd530c> │ │ │ │ + ldr r0, [pc, #184] @ ea698 <__cxa_atexit@plt+0xde264> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ ldr sl, [r5, #24] │ │ │ │ - ldr r1, [pc, #164] @ e1744 <__cxa_atexit@plt+0xd5310> │ │ │ │ + ldr r1, [pc, #164] @ ea69c <__cxa_atexit@plt+0xde268> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #129 @ 0x81 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r6, [r5, #24] │ │ │ │ str r8, [r6, #20] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r2, [r6, #12]! │ │ │ │ @@ -218279,67 +227453,67 @@ │ │ │ │ str sl, [r5, #-4] │ │ │ │ str r1, [r5] │ │ │ │ str r0, [r5, #4] │ │ │ │ str r9, [r5, #8] │ │ │ │ str r6, [r5, #12] │ │ │ │ str r1, [r5, #-16]! │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #84] @ e1748 <__cxa_atexit@plt+0xd5314> │ │ │ │ + ldr r2, [pc, #84] @ ea6a0 <__cxa_atexit@plt+0xde26c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #24] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r5, [pc, #72] @ e174c <__cxa_atexit@plt+0xd5318> │ │ │ │ + ldr r5, [pc, #72] @ ea6a4 <__cxa_atexit@plt+0xde270> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1b7168c <__cxa_atexit@plt+0x1b65258> │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r6, [pc, #52] @ e1750 <__cxa_atexit@plt+0xd531c> │ │ │ │ + ldr r6, [pc, #52] @ ea6a8 <__cxa_atexit@plt+0xde274> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ @ instruction: 0xffffdaf4 │ │ │ │ @ instruction: 0xffffdbb8 │ │ │ │ andeq r0, r0, r0, ror #13 │ │ │ │ - mvneq r8, r0, ror #13 │ │ │ │ - mvneq r8, r8, lsl r7 │ │ │ │ + bicseq pc, pc, r0, lsl #15 │ │ │ │ + ldrheq pc, [pc, #120] @ ea71c <__cxa_atexit@plt+0xde2e8> @ │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ - mvneq r8, r4, ror #12 │ │ │ │ + bicseq pc, pc, r4, lsl #14 │ │ │ │ andeq r0, r0, r4, lsl #11 │ │ │ │ - @ instruction: 0x01cb1598 │ │ │ │ + biceq r8, sl, r0, lsl #24 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e17f0 <__cxa_atexit@plt+0xd53bc> │ │ │ │ + bne ea748 <__cxa_atexit@plt+0xde314> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1810 <__cxa_atexit@plt+0xd53dc> │ │ │ │ - ldr r7, [pc, #184] @ e183c <__cxa_atexit@plt+0xd5408> │ │ │ │ + bcc ea768 <__cxa_atexit@plt+0xde334> │ │ │ │ + ldr r7, [pc, #184] @ ea794 <__cxa_atexit@plt+0xde360> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #180] @ e1840 <__cxa_atexit@plt+0xd540c> │ │ │ │ + ldr r2, [pc, #180] @ ea798 <__cxa_atexit@plt+0xde364> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #176] @ e1844 <__cxa_atexit@plt+0xd5410> │ │ │ │ + ldr lr, [pc, #176] @ ea79c <__cxa_atexit@plt+0xde368> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #172] @ e1848 <__cxa_atexit@plt+0xd5414> │ │ │ │ + ldr r0, [pc, #172] @ ea7a0 <__cxa_atexit@plt+0xde36c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #16] │ │ │ │ ldr sl, [r5, #20] │ │ │ │ - ldr r1, [pc, #152] @ e184c <__cxa_atexit@plt+0xd5418> │ │ │ │ + ldr r1, [pc, #152] @ ea7a4 <__cxa_atexit@plt+0xde370> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #129 @ 0x81 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r6, [r5, #20] │ │ │ │ str r8, [r6, #20] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r2, [r6, #12]! │ │ │ │ @@ -218347,109 +227521,109 @@ │ │ │ │ str lr, [r5, #-12] │ │ │ │ str sl, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ stm r5, {r0, r9} │ │ │ │ str r6, [r5, #8] │ │ │ │ str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ - ldr r3, [pc, #60] @ e1834 <__cxa_atexit@plt+0xd5400> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ + ldr r3, [pc, #60] @ ea78c <__cxa_atexit@plt+0xde358> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #48] @ e1838 <__cxa_atexit@plt+0xd5404> │ │ │ │ + ldr r3, [pc, #48] @ ea790 <__cxa_atexit@plt+0xde35c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ b 1b7168c <__cxa_atexit@plt+0x1b65258> │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r6, [pc, #20] @ e1830 <__cxa_atexit@plt+0xd53fc> │ │ │ │ + ldr r6, [pc, #20] @ ea788 <__cxa_atexit@plt+0xde354> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r4, lsl #9 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - mvneq r8, r0, ror #10 │ │ │ │ + bicseq pc, pc, r0, lsl #12 │ │ │ │ @ instruction: 0xffffd9e0 │ │ │ │ @ instruction: 0xffffdaa4 │ │ │ │ andeq r0, r0, ip, asr #11 │ │ │ │ - mvneq r8, ip, asr #11 │ │ │ │ - mvneq r8, r4, lsl #12 │ │ │ │ - @ instruction: 0x01cb149c │ │ │ │ + bicseq pc, pc, ip, ror #12 │ │ │ │ + bicseq pc, pc, r4, lsr #13 │ │ │ │ + biceq r8, sl, r4, lsl #22 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ add r3, r5, #4 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e18f0 <__cxa_atexit@plt+0xd54bc> │ │ │ │ + bne ea848 <__cxa_atexit@plt+0xde414> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e1964 <__cxa_atexit@plt+0xd5530> │ │ │ │ - ldr r7, [pc, #280] @ e19a0 <__cxa_atexit@plt+0xd556c> │ │ │ │ + bcc ea8bc <__cxa_atexit@plt+0xde488> │ │ │ │ + ldr r7, [pc, #280] @ ea8f8 <__cxa_atexit@plt+0xde4c4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #276] @ e19a4 <__cxa_atexit@plt+0xd5570> │ │ │ │ + ldr r3, [pc, #276] @ ea8fc <__cxa_atexit@plt+0xde4c8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #272] @ e19a8 <__cxa_atexit@plt+0xd5574> │ │ │ │ + ldr lr, [pc, #272] @ ea900 <__cxa_atexit@plt+0xde4cc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #268] @ e19ac <__cxa_atexit@plt+0xd5578> │ │ │ │ + ldr r0, [pc, #268] @ ea904 <__cxa_atexit@plt+0xde4d0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #16] │ │ │ │ ldr sl, [r5, #20] │ │ │ │ - ldr r1, [pc, #248] @ e19b0 <__cxa_atexit@plt+0xd557c> │ │ │ │ + ldr r1, [pc, #248] @ ea908 <__cxa_atexit@plt+0xde4d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #129 @ 0x81 │ │ │ │ str r7, [r2, #4]! │ │ │ │ str r2, [r5, #20] │ │ │ │ str r8, [r2, #20] │ │ │ │ str r8, [r2, #8] │ │ │ │ str r3, [r2, #12]! │ │ │ │ str r0, [r5, #-16] │ │ │ │ str lr, [r5, #-12] │ │ │ │ str sl, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ stm r5, {r0, r9} │ │ │ │ str r2, [r5, #8] │ │ │ │ str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ - ldr r6, [pc, #152] @ e1990 <__cxa_atexit@plt+0xd555c> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ + ldr r6, [pc, #152] @ ea8e8 <__cxa_atexit@plt+0xde4b4> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r3] │ │ │ │ str r6, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq e1954 <__cxa_atexit@plt+0xd5520> │ │ │ │ + beq ea8ac <__cxa_atexit@plt+0xde478> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e1980 <__cxa_atexit@plt+0xd554c> │ │ │ │ - ldr r3, [pc, #120] @ e1998 <__cxa_atexit@plt+0xd5564> │ │ │ │ + bcc ea8d8 <__cxa_atexit@plt+0xde4a4> │ │ │ │ + ldr r3, [pc, #120] @ ea8f0 <__cxa_atexit@plt+0xde4bc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ - ldr lr, [pc, #104] @ e199c <__cxa_atexit@plt+0xd5568> │ │ │ │ + ldr lr, [pc, #104] @ ea8f4 <__cxa_atexit@plt+0xde4c0> │ │ │ │ add lr, pc, lr │ │ │ │ str r3, [r2, #4]! │ │ │ │ str r1, [r2, #8] │ │ │ │ str r0, [r2, #12] │ │ │ │ str r1, [r5, #-4] │ │ │ │ stm r5, {r0, r8} │ │ │ │ str lr, [r5, #-8]! │ │ │ │ mov r9, r2 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ e1994 <__cxa_atexit@plt+0xd5560> │ │ │ │ + ldr r5, [pc, #40] @ ea8ec <__cxa_atexit@plt+0xde4b8> │ │ │ │ add r5, pc, r5 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ mov r5, #16 │ │ │ │ @@ -218459,144 +227633,144 @@ │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, r4, lsr r3 │ │ │ │ @ instruction: 0xffffeb3c │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffd8dc │ │ │ │ @ instruction: 0xffffd9a0 │ │ │ │ andeq r0, r0, r8, asr #9 │ │ │ │ - mvneq r8, r8, asr #9 │ │ │ │ - mvneq r8, r0, lsl #10 │ │ │ │ - biceq r1, fp, r8, lsr r3 │ │ │ │ + bicseq pc, pc, r8, ror #10 │ │ │ │ + bicseq pc, pc, r0, lsr #11 │ │ │ │ + biceq r8, sl, r0, lsr #19 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e1a0c <__cxa_atexit@plt+0xd55d8> │ │ │ │ - ldr r3, [pc, #60] @ e1a18 <__cxa_atexit@plt+0xd55e4> │ │ │ │ + bcc ea964 <__cxa_atexit@plt+0xde530> │ │ │ │ + ldr r3, [pc, #60] @ ea970 <__cxa_atexit@plt+0xde53c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #44] @ e1a1c <__cxa_atexit@plt+0xd55e8> │ │ │ │ + ldr r0, [pc, #44] @ ea974 <__cxa_atexit@plt+0xde540> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ str r0, [r5, #-12]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffea80 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r1, fp, ip, asr #5 │ │ │ │ + biceq r8, sl, r4, lsr r9 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e1a88 <__cxa_atexit@plt+0xd5654> │ │ │ │ + bne ea9e0 <__cxa_atexit@plt+0xde5ac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e1b08 <__cxa_atexit@plt+0xd56d4> │ │ │ │ - ldr r2, [pc, #244] @ e1b48 <__cxa_atexit@plt+0xd5714> │ │ │ │ + bcc eaa60 <__cxa_atexit@plt+0xde62c> │ │ │ │ + ldr r2, [pc, #244] @ eaaa0 <__cxa_atexit@plt+0xde66c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #240] @ e1b4c <__cxa_atexit@plt+0xd5718> │ │ │ │ + ldr r1, [pc, #240] @ eaaa4 <__cxa_atexit@plt+0xde670> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #236] @ e1b50 <__cxa_atexit@plt+0xd571c> │ │ │ │ + ldr r9, [pc, #236] @ eaaa8 <__cxa_atexit@plt+0xde674> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r0, [r5, #28] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ - ldr r2, [pc, #216] @ e1b54 <__cxa_atexit@plt+0xd5720> │ │ │ │ + ldr r2, [pc, #216] @ eaaac <__cxa_atexit@plt+0xde678> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r8, r2, #1 │ │ │ │ mov sl, r3 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e1b14 <__cxa_atexit@plt+0xd56e0> │ │ │ │ - ldr r7, [pc, #148] @ e1b34 <__cxa_atexit@plt+0xd5700> │ │ │ │ + bcc eaa6c <__cxa_atexit@plt+0xde638> │ │ │ │ + ldr r7, [pc, #148] @ eaa8c <__cxa_atexit@plt+0xde658> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #144] @ e1b38 <__cxa_atexit@plt+0xd5704> │ │ │ │ + ldr r2, [pc, #144] @ eaa90 <__cxa_atexit@plt+0xde65c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #140] @ e1b3c <__cxa_atexit@plt+0xd5708> │ │ │ │ + ldr lr, [pc, #140] @ eaa94 <__cxa_atexit@plt+0xde660> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #136] @ e1b40 <__cxa_atexit@plt+0xd570c> │ │ │ │ + ldr r0, [pc, #136] @ eaa98 <__cxa_atexit@plt+0xde664> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #24] │ │ │ │ ldr sl, [r5, #28] │ │ │ │ - ldr r1, [pc, #116] @ e1b44 <__cxa_atexit@plt+0xd5710> │ │ │ │ + ldr r1, [pc, #116] @ eaa9c <__cxa_atexit@plt+0xde668> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #129 @ 0x81 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r3, [r5, #28] │ │ │ │ str r8, [r3, #20] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r2, [r3, #12]! │ │ │ │ stmdb r5, {r0, lr} │ │ │ │ str sl, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ str r9, [r5, #12] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r3, [pc, #16] @ e1b30 <__cxa_atexit@plt+0xd56fc> │ │ │ │ + ldr r3, [pc, #16] @ eaa88 <__cxa_atexit@plt+0xde654> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ @ instruction: 0xffffd6c4 │ │ │ │ @ instruction: 0xffffd788 │ │ │ │ @ instruction: 0x000002b0 │ │ │ │ - strheq r8, [r0, #32]! │ │ │ │ - mvneq r8, r8, ror #5 │ │ │ │ + bicseq pc, pc, r0, asr r3 @ │ │ │ │ + bicseq pc, pc, r8, lsl #7 │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ @ instruction: 0xffffea4c │ │ │ │ - biceq r0, fp, r4, ror #29 │ │ │ │ - mvneq r8, r8, lsr r3 │ │ │ │ - biceq r1, fp, r0, ror #2 │ │ │ │ + biceq r8, sl, ip, asr #10 │ │ │ │ + ldrsbeq pc, [pc, #56] @ eaaec <__cxa_atexit@plt+0xde6b8> @ │ │ │ │ + biceq r8, sl, r8, asr #15 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e1bf4 <__cxa_atexit@plt+0xd57c0> │ │ │ │ + bne eab4c <__cxa_atexit@plt+0xde718> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1c48 <__cxa_atexit@plt+0xd5814> │ │ │ │ - ldr r7, [pc, #252] @ e1c84 <__cxa_atexit@plt+0xd5850> │ │ │ │ + bcc eaba0 <__cxa_atexit@plt+0xde76c> │ │ │ │ + ldr r7, [pc, #252] @ eabdc <__cxa_atexit@plt+0xde7a8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #248] @ e1c88 <__cxa_atexit@plt+0xd5854> │ │ │ │ + ldr r2, [pc, #248] @ eabe0 <__cxa_atexit@plt+0xde7ac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #244] @ e1c8c <__cxa_atexit@plt+0xd5858> │ │ │ │ + ldr lr, [pc, #244] @ eabe4 <__cxa_atexit@plt+0xde7b0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #240] @ e1c90 <__cxa_atexit@plt+0xd585c> │ │ │ │ + ldr r0, [pc, #240] @ eabe8 <__cxa_atexit@plt+0xde7b4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #24] │ │ │ │ ldr sl, [r5, #28] │ │ │ │ - ldr r1, [pc, #220] @ e1c94 <__cxa_atexit@plt+0xd5860> │ │ │ │ + ldr r1, [pc, #220] @ eabec <__cxa_atexit@plt+0xde7b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #129 @ 0x81 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r6, [r5, #28] │ │ │ │ str r8, [r6, #20] │ │ │ │ str r8, [r6, #8] │ │ │ │ str r2, [r6, #12]! │ │ │ │ @@ -218604,657 +227778,657 @@ │ │ │ │ str sl, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ str r9, [r5, #12] │ │ │ │ str r6, [r5, #16] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e1c68 <__cxa_atexit@plt+0xd5834> │ │ │ │ - ldr r7, [pc, #112] @ e1c7c <__cxa_atexit@plt+0xd5848> │ │ │ │ + bcc eabc0 <__cxa_atexit@plt+0xde78c> │ │ │ │ + ldr r7, [pc, #112] @ eabd4 <__cxa_atexit@plt+0xde7a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #32]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-28] @ 0xffffffe4 │ │ │ │ ldr r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ ldr r1, [r5, #-20] @ 0xffffffec │ │ │ │ - ldr lr, [pc, #88] @ e1c80 <__cxa_atexit@plt+0xd584c> │ │ │ │ + ldr lr, [pc, #88] @ eabd8 <__cxa_atexit@plt+0xde7a4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r6, [pc, #36] @ e1c78 <__cxa_atexit@plt+0xd5844> │ │ │ │ + ldr r6, [pc, #36] @ eabd0 <__cxa_atexit@plt+0xde79c> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0xffffedb4 │ │ │ │ - mvneq r8, r8, ror r2 │ │ │ │ + bicseq pc, pc, r8, lsl r3 @ │ │ │ │ @ instruction: 0xffffd5dc │ │ │ │ @ instruction: 0xffffd6a0 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ - mvneq r8, r8, asr #3 │ │ │ │ - mvneq r8, r0, lsl #4 │ │ │ │ - biceq r1, fp, r0, lsr #32 │ │ │ │ + bicseq pc, pc, r8, ror #4 │ │ │ │ + bicseq pc, pc, r0, lsr #5 │ │ │ │ + biceq r8, sl, r8, lsl #13 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e1d28 <__cxa_atexit@plt+0xd58f4> │ │ │ │ - ldr r7, [pc, #128] @ e1d40 <__cxa_atexit@plt+0xd590c> │ │ │ │ + bcc eac80 <__cxa_atexit@plt+0xde84c> │ │ │ │ + ldr r7, [pc, #128] @ eac98 <__cxa_atexit@plt+0xde864> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #124] @ e1d44 <__cxa_atexit@plt+0xd5910> │ │ │ │ + ldr r2, [pc, #124] @ eac9c <__cxa_atexit@plt+0xde868> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #120] @ e1d48 <__cxa_atexit@plt+0xd5914> │ │ │ │ + ldr lr, [pc, #120] @ eaca0 <__cxa_atexit@plt+0xde86c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #116] @ e1d4c <__cxa_atexit@plt+0xd5918> │ │ │ │ + ldr r0, [pc, #116] @ eaca4 <__cxa_atexit@plt+0xde870> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ - ldr r1, [pc, #96] @ e1d50 <__cxa_atexit@plt+0xd591c> │ │ │ │ + ldr r1, [pc, #96] @ eaca8 <__cxa_atexit@plt+0xde874> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #129 @ 0x81 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r3, [r5, #16] │ │ │ │ str r8, [r3, #20] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r2, [r3, #12]! │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str lr, [r5, #-16] │ │ │ │ str sl, [r5, #-12] │ │ │ │ str r1, [r5, #-8] │ │ │ │ stmda r5, {r0, r9} │ │ │ │ str r3, [r5, #4] │ │ │ │ str r1, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ - ldr r3, [pc, #36] @ e1d54 <__cxa_atexit@plt+0xd5920> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ + ldr r3, [pc, #36] @ eacac <__cxa_atexit@plt+0xde878> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xffffd4a4 │ │ │ │ @ instruction: 0xffffd568 │ │ │ │ muleq r0, r0, r0 │ │ │ │ - @ instruction: 0x01e08090 │ │ │ │ - mvneq r8, r8, asr #1 │ │ │ │ + bicseq pc, pc, r0, lsr r1 @ │ │ │ │ + bicseq pc, pc, r8, ror #2 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - biceq r0, fp, r0, ror #30 │ │ │ │ + biceq r8, sl, r8, asr #11 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e1da8 <__cxa_atexit@plt+0xd5974> │ │ │ │ - ldr r2, [pc, #108] @ e1de4 <__cxa_atexit@plt+0xd59b0> │ │ │ │ + bne ead00 <__cxa_atexit@plt+0xde8cc> │ │ │ │ + ldr r2, [pc, #108] @ ead3c <__cxa_atexit@plt+0xde908> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #20]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e1dc4 <__cxa_atexit@plt+0xd5990> │ │ │ │ + beq ead1c <__cxa_atexit@plt+0xde8e8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e1dd8 <__cxa_atexit@plt+0xd59a4> │ │ │ │ + bne ead30 <__cxa_atexit@plt+0xde8fc> │ │ │ │ ldr r3, [r5, #24] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ add r5, r5, #36 @ 0x24 │ │ │ │ mov r7, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r3, [pc, #48] @ e1de0 <__cxa_atexit@plt+0xd59ac> │ │ │ │ + ldr r3, [pc, #48] @ ead38 <__cxa_atexit@plt+0xde904> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e1dd0 <__cxa_atexit@plt+0xd599c> │ │ │ │ - b e1e24 <__cxa_atexit@plt+0xd59f0> │ │ │ │ + beq ead28 <__cxa_atexit@plt+0xde8f4> │ │ │ │ + b ead7c <__cxa_atexit@plt+0xde948> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #36]! @ 0x24 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ andeq r0, r0, r3, asr #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e1e10 <__cxa_atexit@plt+0xd59dc> │ │ │ │ + bne ead68 <__cxa_atexit@plt+0xde934> │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r8, [r7, #2] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r7, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - biceq r0, fp, r0, lsr #29 │ │ │ │ + biceq r8, sl, r8, lsl #10 │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e1e8c <__cxa_atexit@plt+0xd5a58> │ │ │ │ + bne eade4 <__cxa_atexit@plt+0xde9b0> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r3, #6] │ │ │ │ - ldr r1, [pc, #212] @ e1f18 <__cxa_atexit@plt+0xd5ae4> │ │ │ │ + ldr r1, [pc, #212] @ eae70 <__cxa_atexit@plt+0xdea3c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-8] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-12]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e1ed8 <__cxa_atexit@plt+0xd5aa4> │ │ │ │ + beq eae30 <__cxa_atexit@plt+0xde9fc> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e1ee4 <__cxa_atexit@plt+0xd5ab0> │ │ │ │ - ldr r2, [pc, #176] @ e1f1c <__cxa_atexit@plt+0xd5ae8> │ │ │ │ + bne eae3c <__cxa_atexit@plt+0xdea08> │ │ │ │ + ldr r2, [pc, #176] @ eae74 <__cxa_atexit@plt+0xdea40> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r7, [r5, #4] │ │ │ │ tst r3, #3 │ │ │ │ - beq e1f00 <__cxa_atexit@plt+0xd5acc> │ │ │ │ + beq eae58 <__cxa_atexit@plt+0xdea24> │ │ │ │ mov r7, r3 │ │ │ │ - b e1fa8 <__cxa_atexit@plt+0xd5b74> │ │ │ │ - ldr r2, [pc, #120] @ e1f0c <__cxa_atexit@plt+0xd5ad8> │ │ │ │ + b eaf00 <__cxa_atexit@plt+0xdeacc> │ │ │ │ + ldr r2, [pc, #120] @ eae64 <__cxa_atexit@plt+0xdea30> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq e1ed8 <__cxa_atexit@plt+0xd5aa4> │ │ │ │ - ldr r2, [pc, #96] @ e1f10 <__cxa_atexit@plt+0xd5adc> │ │ │ │ + beq eae30 <__cxa_atexit@plt+0xde9fc> │ │ │ │ + ldr r2, [pc, #96] @ eae68 <__cxa_atexit@plt+0xdea34> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r9, [r5, #12] │ │ │ │ ldr r8, [r5, #24] │ │ │ │ str r2, [r5, #12] │ │ │ │ str r7, [r5, #4] │ │ │ │ - ldr r7, [pc, #72] @ e1f14 <__cxa_atexit@plt+0xd5ae0> │ │ │ │ + ldr r7, [pc, #72] @ eae6c <__cxa_atexit@plt+0xdea38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add sl, r7, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #52] @ e1f20 <__cxa_atexit@plt+0xd5aec> │ │ │ │ + ldr r3, [pc, #52] @ eae78 <__cxa_atexit@plt+0xdea44> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #-8]! │ │ │ │ - ldr r9, [pc, #44] @ e1f24 <__cxa_atexit@plt+0xd5af0> │ │ │ │ + ldr r9, [pc, #44] @ eae7c <__cxa_atexit@plt+0xdea48> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r2, r0, r0, asr r5 │ │ │ │ andeq r2, r0, r4, ror r5 │ │ │ │ - stlexheq r7, ip, [r0] │ │ │ │ + bicseq lr, pc, ip, lsr pc @ │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r8, lsr r1 │ │ │ │ andeq r1, r0, r8, asr pc │ │ │ │ - biceq r0, fp, ip, lsr #22 │ │ │ │ - @ instruction: 0x01cb0d90 │ │ │ │ + @ instruction: 0x01ca8194 │ │ │ │ + strdeq r8, [sl, #56] @ 0x38 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e1f68 <__cxa_atexit@plt+0xd5b34> │ │ │ │ + bne eaec0 <__cxa_atexit@plt+0xdea8c> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #64] @ e1f90 <__cxa_atexit@plt+0xd5b5c> │ │ │ │ + ldr r2, [pc, #64] @ eaee8 <__cxa_atexit@plt+0xdeab4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq e1f84 <__cxa_atexit@plt+0xd5b50> │ │ │ │ + beq eaedc <__cxa_atexit@plt+0xdeaa8> │ │ │ │ mov r7, r3 │ │ │ │ - b e1fa8 <__cxa_atexit@plt+0xd5b74> │ │ │ │ - ldr r3, [pc, #36] @ e1f94 <__cxa_atexit@plt+0xd5b60> │ │ │ │ + b eaf00 <__cxa_atexit@plt+0xdeacc> │ │ │ │ + ldr r3, [pc, #36] @ eaeec <__cxa_atexit@plt+0xdeab8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ - ldr r9, [pc, #28] @ e1f98 <__cxa_atexit@plt+0xd5b64> │ │ │ │ + ldr r9, [pc, #28] @ eaef0 <__cxa_atexit@plt+0xdeabc> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrdeq r1, [r0], -r4 │ │ │ │ - biceq r0, fp, r8, lsr #21 │ │ │ │ - biceq r0, fp, ip, lsl sp │ │ │ │ + biceq r8, sl, r0, lsl r1 │ │ │ │ + biceq r8, sl, r4, lsl #7 │ │ │ │ andeq r0, r0, fp │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ - bne e2000 <__cxa_atexit@plt+0xd5bcc> │ │ │ │ - ldr r2, [pc, #120] @ e2034 <__cxa_atexit@plt+0xd5c00> │ │ │ │ + bne eaf58 <__cxa_atexit@plt+0xdeb24> │ │ │ │ + ldr r2, [pc, #120] @ eaf8c <__cxa_atexit@plt+0xdeb58> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e201c <__cxa_atexit@plt+0xd5be8> │ │ │ │ + beq eaf74 <__cxa_atexit@plt+0xdeb40> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e2000 <__cxa_atexit@plt+0xd5bcc> │ │ │ │ + bne eaf58 <__cxa_atexit@plt+0xdeb24> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #80] @ e2038 <__cxa_atexit@plt+0xd5c04> │ │ │ │ + ldr r1, [pc, #80] @ eaf90 <__cxa_atexit@plt+0xdeb5c> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r2, r7} │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq e2028 <__cxa_atexit@plt+0xd5bf4> │ │ │ │ + beq eaf80 <__cxa_atexit@plt+0xdeb4c> │ │ │ │ mov r7, r3 │ │ │ │ - b e20c4 <__cxa_atexit@plt+0xd5c90> │ │ │ │ - ldr r3, [pc, #52] @ e203c <__cxa_atexit@plt+0xd5c08> │ │ │ │ + b eb01c <__cxa_atexit@plt+0xdebe8> │ │ │ │ + ldr r3, [pc, #52] @ eaf94 <__cxa_atexit@plt+0xdeb60> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8]! │ │ │ │ - ldr r9, [pc, #44] @ e2040 <__cxa_atexit@plt+0xd5c0c> │ │ │ │ + ldr r9, [pc, #44] @ eaf98 <__cxa_atexit@plt+0xdeb64> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r1, r0, ip, lsr lr │ │ │ │ - biceq r0, fp, r0, lsl sl │ │ │ │ - biceq r0, fp, r4, ror ip │ │ │ │ + biceq r8, sl, r8, ror r0 │ │ │ │ + ldrdeq r8, [sl, #44] @ 0x2c │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e2084 <__cxa_atexit@plt+0xd5c50> │ │ │ │ + bne eafdc <__cxa_atexit@plt+0xdeba8> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #64] @ e20ac <__cxa_atexit@plt+0xd5c78> │ │ │ │ + ldr r1, [pc, #64] @ eb004 <__cxa_atexit@plt+0xdebd0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r7} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ tst r3, #3 │ │ │ │ - beq e20a0 <__cxa_atexit@plt+0xd5c6c> │ │ │ │ + beq eaff8 <__cxa_atexit@plt+0xdebc4> │ │ │ │ mov r7, r3 │ │ │ │ - b e20c4 <__cxa_atexit@plt+0xd5c90> │ │ │ │ - ldr r3, [pc, #36] @ e20b0 <__cxa_atexit@plt+0xd5c7c> │ │ │ │ + b eb01c <__cxa_atexit@plt+0xdebe8> │ │ │ │ + ldr r3, [pc, #36] @ eb008 <__cxa_atexit@plt+0xdebd4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ - ldr r9, [pc, #28] @ e20b4 <__cxa_atexit@plt+0xd5c80> │ │ │ │ + ldr r9, [pc, #28] @ eb00c <__cxa_atexit@plt+0xdebd8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0x00001db8 │ │ │ │ - biceq r0, fp, ip, lsl #19 │ │ │ │ - biceq r0, fp, r0, lsl #24 │ │ │ │ + strdeq r7, [sl, #244] @ 0xf4 │ │ │ │ + biceq r8, sl, r8, ror #4 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ - bne e20f8 <__cxa_atexit@plt+0xd5cc4> │ │ │ │ - ldr r3, [pc, #204] @ e21a4 <__cxa_atexit@plt+0xd5d70> │ │ │ │ + bne eb050 <__cxa_atexit@plt+0xdec1c> │ │ │ │ + ldr r3, [pc, #204] @ eb0fc <__cxa_atexit@plt+0xdecc8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #45 @ 0x2d │ │ │ │ stmda r5, {r2, r7} │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ - ldr r3, [pc, #184] @ e21a8 <__cxa_atexit@plt+0xd5d74> │ │ │ │ + ldr r3, [pc, #184] @ eb100 <__cxa_atexit@plt+0xdeccc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ b 1b70fc4 <__cxa_atexit@plt+0x1b64b90> │ │ │ │ stmda r5, {r3, r7} │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e217c <__cxa_atexit@plt+0xd5d48> │ │ │ │ + bcc eb0d4 <__cxa_atexit@plt+0xdeca0> │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [r2, #-4]! │ │ │ │ cmp r1, #45 @ 0x2d │ │ │ │ - bne e2138 <__cxa_atexit@plt+0xd5d04> │ │ │ │ - ldr r3, [pc, #116] @ e2198 <__cxa_atexit@plt+0xd5d64> │ │ │ │ + bne eb090 <__cxa_atexit@plt+0xdec5c> │ │ │ │ + ldr r3, [pc, #116] @ eb0f0 <__cxa_atexit@plt+0xdecbc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ - ldr r9, [pc, #108] @ e219c <__cxa_atexit@plt+0xd5d68> │ │ │ │ + ldr r9, [pc, #108] @ eb0f4 <__cxa_atexit@plt+0xdecc0> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #108] @ e21ac <__cxa_atexit@plt+0xd5d78> │ │ │ │ + ldr r7, [pc, #108] @ eb104 <__cxa_atexit@plt+0xdecd0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #104] @ e21b0 <__cxa_atexit@plt+0xd5d7c> │ │ │ │ + ldr lr, [pc, #104] @ eb108 <__cxa_atexit@plt+0xdecd4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r8, [r5, #48] @ 0x30 │ │ │ │ - ldr r1, [pc, #92] @ e21b4 <__cxa_atexit@plt+0xd5d80> │ │ │ │ + ldr r1, [pc, #92] @ eb10c <__cxa_atexit@plt+0xdecd8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b de02c <__cxa_atexit@plt+0xd1bf8> │ │ │ │ - ldr r6, [pc, #28] @ e21a0 <__cxa_atexit@plt+0xd5d6c> │ │ │ │ + b e6f84 <__cxa_atexit@plt+0xdab50> │ │ │ │ + ldr r6, [pc, #28] @ eb0f8 <__cxa_atexit@plt+0xdecc4> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #-8]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r1, r0, r0, lsr #26 │ │ │ │ - strdeq r0, [fp, #132] @ 0x84 │ │ │ │ + biceq r7, sl, ip, asr pc │ │ │ │ andeq r0, r0, r0, lsr sp │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ - mvneq r7, r8, ror ip │ │ │ │ + bicseq lr, pc, r8, lsl sp @ │ │ │ │ andeq r0, r0, r4, lsr lr │ │ │ │ - mvneq r7, r4, asr ip │ │ │ │ - mvneq r7, r0, lsl ip │ │ │ │ - biceq r0, fp, r0, lsl #22 │ │ │ │ + ldrsheq lr, [pc, #196] @ eb1d4 <__cxa_atexit@plt+0xdeda0> │ │ │ │ + ldrheq lr, [pc, #192] @ eb1d4 <__cxa_atexit@plt+0xdeda0> │ │ │ │ + biceq r8, sl, r8, ror #2 │ │ │ │ andeq r0, r0, lr, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e220c <__cxa_atexit@plt+0xd5dd8> │ │ │ │ + bne eb164 <__cxa_atexit@plt+0xded30> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e22a8 <__cxa_atexit@plt+0xd5e74> │ │ │ │ + bcc eb200 <__cxa_atexit@plt+0xdedcc> │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [r2, #4]! │ │ │ │ cmp r1, #45 @ 0x2d │ │ │ │ - bne e2264 <__cxa_atexit@plt+0xd5e30> │ │ │ │ - ldr r3, [pc, #220] @ e22d4 <__cxa_atexit@plt+0xd5ea0> │ │ │ │ + bne eb1bc <__cxa_atexit@plt+0xded88> │ │ │ │ + ldr r3, [pc, #220] @ eb22c <__cxa_atexit@plt+0xdedf8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #20]! │ │ │ │ - ldr r9, [pc, #212] @ e22d8 <__cxa_atexit@plt+0xd5ea4> │ │ │ │ + ldr r9, [pc, #212] @ eb230 <__cxa_atexit@plt+0xdedfc> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e22c4 <__cxa_atexit@plt+0xd5e90> │ │ │ │ - ldr r7, [pc, #188] @ e22e0 <__cxa_atexit@plt+0xd5eac> │ │ │ │ + bcc eb21c <__cxa_atexit@plt+0xdede8> │ │ │ │ + ldr r7, [pc, #188] @ eb238 <__cxa_atexit@plt+0xdee04> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #184] @ e22e4 <__cxa_atexit@plt+0xd5eb0> │ │ │ │ + ldr r2, [pc, #184] @ eb23c <__cxa_atexit@plt+0xdee08> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r2, [r5, #8]! │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r6, [r5, #20] │ │ │ │ - ldr r2, [pc, #160] @ e22e8 <__cxa_atexit@plt+0xd5eb4> │ │ │ │ + ldr r2, [pc, #160] @ eb240 <__cxa_atexit@plt+0xdee0c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ mov r9, r6 │ │ │ │ str r2, [r9, #12]! │ │ │ │ str r9, [r5, #12] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r6, [r6, #20] │ │ │ │ mov r6, r3 │ │ │ │ - b de02c <__cxa_atexit@plt+0xd1bf8> │ │ │ │ - ldr r7, [pc, #128] @ e22ec <__cxa_atexit@plt+0xd5eb8> │ │ │ │ + b e6f84 <__cxa_atexit@plt+0xdab50> │ │ │ │ + ldr r7, [pc, #128] @ eb244 <__cxa_atexit@plt+0xdee10> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #124] @ e22f0 <__cxa_atexit@plt+0xd5ebc> │ │ │ │ + ldr lr, [pc, #124] @ eb248 <__cxa_atexit@plt+0xdee14> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r8, [r5, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #112] @ e22f4 <__cxa_atexit@plt+0xd5ec0> │ │ │ │ + ldr r1, [pc, #112] @ eb24c <__cxa_atexit@plt+0xdee18> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r7, [r5, #4] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b de02c <__cxa_atexit@plt+0xd1bf8> │ │ │ │ - ldr r6, [pc, #44] @ e22dc <__cxa_atexit@plt+0xd5ea8> │ │ │ │ + b e6f84 <__cxa_atexit@plt+0xdab50> │ │ │ │ + ldr r6, [pc, #44] @ eb234 <__cxa_atexit@plt+0xdee00> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r1, r0, ip, asr #24 │ │ │ │ - biceq r0, fp, r0, lsr #16 │ │ │ │ + biceq r7, sl, r8, lsl #29 │ │ │ │ andeq r0, r0, r4, lsl #24 │ │ │ │ @ instruction: 0xffffdc30 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - mvneq r7, ip, ror #25 │ │ │ │ + bicseq lr, pc, ip, lsl #27 │ │ │ │ andeq r0, r0, r8, lsl #26 │ │ │ │ - mvneq r7, r8, lsr #22 │ │ │ │ - mvneq r7, r4, ror #21 │ │ │ │ - biceq r0, fp, r0, asr #19 │ │ │ │ + bicseq lr, pc, r8, asr #23 │ │ │ │ + bicseq lr, pc, r4, lsl #23 │ │ │ │ + biceq r8, sl, r8, lsr #32 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r1, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r2, [r5, #28] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e2360 <__cxa_atexit@plt+0xd5f2c> │ │ │ │ + beq eb2b8 <__cxa_atexit@plt+0xdee84> │ │ │ │ cmp r3, #3 │ │ │ │ - bne e23a0 <__cxa_atexit@plt+0xd5f6c> │ │ │ │ - ldr r2, [pc, #284] @ e2448 <__cxa_atexit@plt+0xd6014> │ │ │ │ + bne eb2f8 <__cxa_atexit@plt+0xdeec4> │ │ │ │ + ldr r2, [pc, #284] @ eb3a0 <__cxa_atexit@plt+0xdef6c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #1] │ │ │ │ str r2, [r5] │ │ │ │ tst r3, #3 │ │ │ │ - beq e2408 <__cxa_atexit@plt+0xd5fd4> │ │ │ │ - ldr r2, [pc, #264] @ e244c <__cxa_atexit@plt+0xd6018> │ │ │ │ + beq eb360 <__cxa_atexit@plt+0xdef2c> │ │ │ │ + ldr r2, [pc, #264] @ eb3a4 <__cxa_atexit@plt+0xdef70> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2414 <__cxa_atexit@plt+0xd5fe0> │ │ │ │ - b e249c <__cxa_atexit@plt+0xd6068> │ │ │ │ + beq eb36c <__cxa_atexit@plt+0xdef38> │ │ │ │ + b eb3f4 <__cxa_atexit@plt+0xdefc0> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e241c <__cxa_atexit@plt+0xd5fe8> │ │ │ │ - ldr r0, [pc, #200] @ e2440 <__cxa_atexit@plt+0xd600c> │ │ │ │ + bcc eb374 <__cxa_atexit@plt+0xdef40> │ │ │ │ + ldr r0, [pc, #200] @ eb398 <__cxa_atexit@plt+0xdef64> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r0, [r6, #4]! │ │ │ │ - ldr r0, [pc, #188] @ e2444 <__cxa_atexit@plt+0xd6010> │ │ │ │ + ldr r0, [pc, #188] @ eb39c <__cxa_atexit@plt+0xdef68> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ - b e23d4 <__cxa_atexit@plt+0xd5fa0> │ │ │ │ + b eb32c <__cxa_atexit@plt+0xdeef8> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e2424 <__cxa_atexit@plt+0xd5ff0> │ │ │ │ - ldr r7, [pc, #124] @ e2434 <__cxa_atexit@plt+0xd6000> │ │ │ │ + bcc eb37c <__cxa_atexit@plt+0xdef48> │ │ │ │ + ldr r7, [pc, #124] @ eb38c <__cxa_atexit@plt+0xdef58> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #116] @ e2438 <__cxa_atexit@plt+0xd6004> │ │ │ │ + ldr r7, [pc, #116] @ eb390 <__cxa_atexit@plt+0xdef5c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ ldr r7, [r5, #24] │ │ │ │ - ldr r6, [pc, #92] @ e243c <__cxa_atexit@plt+0xd6008> │ │ │ │ + ldr r6, [pc, #92] @ eb394 <__cxa_atexit@plt+0xdef60> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5, #8]! │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r7, [r5, #20] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r6, [r5, #8] │ │ │ │ str sl, [r5, #12] │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ - b e2428 <__cxa_atexit@plt+0xd5ff4> │ │ │ │ + b eb380 <__cxa_atexit@plt+0xdef4c> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffdba4 │ │ │ │ - ldrdeq r7, [r0, #152]! @ 0x98 │ │ │ │ + bicseq lr, pc, r8, ror sl @ │ │ │ │ @ instruction: 0xfffff980 │ │ │ │ @ instruction: 0xffffdc4c │ │ │ │ - mvneq r7, r4, lsl sl │ │ │ │ + ldrheq lr, [pc, #164] @ eb448 <__cxa_atexit@plt+0xdf014> │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ - biceq r0, fp, r8, ror #16 │ │ │ │ + ldrdeq r7, [sl, #224] @ 0xe0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #36] @ e248c <__cxa_atexit@plt+0xd6058> │ │ │ │ + ldr r2, [pc, #36] @ eb3e4 <__cxa_atexit@plt+0xdefb0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2484 <__cxa_atexit@plt+0xd6050> │ │ │ │ - b e249c <__cxa_atexit@plt+0xd6068> │ │ │ │ + beq eb3dc <__cxa_atexit@plt+0xdefa8> │ │ │ │ + b eb3f4 <__cxa_atexit@plt+0xdefc0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r0, fp, r8, lsr #16 │ │ │ │ + stlexbeq r7, r0, [sl] │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #1 │ │ │ │ - beq e2530 <__cxa_atexit@plt+0xd60fc> │ │ │ │ + beq eb488 <__cxa_atexit@plt+0xdf054> │ │ │ │ cmp r2, #3 │ │ │ │ - bne e24fc <__cxa_atexit@plt+0xd60c8> │ │ │ │ + bne eb454 <__cxa_atexit@plt+0xdf020> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #3 │ │ │ │ - bne e24fc <__cxa_atexit@plt+0xd60c8> │ │ │ │ - ldr r3, [pc, #168] @ e257c <__cxa_atexit@plt+0xd6148> │ │ │ │ + bne eb454 <__cxa_atexit@plt+0xdf020> │ │ │ │ + ldr r3, [pc, #168] @ eb4d4 <__cxa_atexit@plt+0xdf0a0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2564 <__cxa_atexit@plt+0xd6130> │ │ │ │ - ldr r3, [pc, #152] @ e2580 <__cxa_atexit@plt+0xd614c> │ │ │ │ + beq eb4bc <__cxa_atexit@plt+0xdf088> │ │ │ │ + ldr r3, [pc, #152] @ eb4d8 <__cxa_atexit@plt+0xdf0a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2564 <__cxa_atexit@plt+0xd6130> │ │ │ │ - b e25c4 <__cxa_atexit@plt+0xd6190> │ │ │ │ - ldr r2, [pc, #104] @ e256c <__cxa_atexit@plt+0xd6138> │ │ │ │ + beq eb4bc <__cxa_atexit@plt+0xdf088> │ │ │ │ + b eb51c <__cxa_atexit@plt+0xdf0e8> │ │ │ │ + ldr r2, [pc, #104] @ eb4c4 <__cxa_atexit@plt+0xdf090> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #8]! │ │ │ │ str r3, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2564 <__cxa_atexit@plt+0xd6130> │ │ │ │ - ldr r3, [pc, #84] @ e2570 <__cxa_atexit@plt+0xd613c> │ │ │ │ + beq eb4bc <__cxa_atexit@plt+0xdf088> │ │ │ │ + ldr r3, [pc, #84] @ eb4c8 <__cxa_atexit@plt+0xdf094> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2564 <__cxa_atexit@plt+0xd6130> │ │ │ │ - b e2c1c <__cxa_atexit@plt+0xd67e8> │ │ │ │ - ldr r3, [pc, #60] @ e2574 <__cxa_atexit@plt+0xd6140> │ │ │ │ + beq eb4bc <__cxa_atexit@plt+0xdf088> │ │ │ │ + b ebb74 <__cxa_atexit@plt+0xdf740> │ │ │ │ + ldr r3, [pc, #60] @ eb4cc <__cxa_atexit@plt+0xdf098> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2564 <__cxa_atexit@plt+0xd6130> │ │ │ │ - ldr r3, [pc, #44] @ e2578 <__cxa_atexit@plt+0xd6144> │ │ │ │ + beq eb4bc <__cxa_atexit@plt+0xdf088> │ │ │ │ + ldr r3, [pc, #44] @ eb4d0 <__cxa_atexit@plt+0xdf09c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2564 <__cxa_atexit@plt+0xd6130> │ │ │ │ - b e27d0 <__cxa_atexit@plt+0xd639c> │ │ │ │ + beq eb4bc <__cxa_atexit@plt+0xdf088> │ │ │ │ + b eb728 <__cxa_atexit@plt+0xdf2f4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror #13 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, ip, asr r2 │ │ │ │ andeq r0, r0, r0, lsl #5 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - biceq r0, fp, r4, lsr r7 │ │ │ │ + @ instruction: 0x01ca7d9c │ │ │ │ andeq r0, r0, ip, asr #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ e25b4 <__cxa_atexit@plt+0xd6180> │ │ │ │ + ldr r3, [pc, #28] @ eb50c <__cxa_atexit@plt+0xdf0d8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e25ac <__cxa_atexit@plt+0xd6178> │ │ │ │ - b e25c4 <__cxa_atexit@plt+0xd6190> │ │ │ │ + beq eb504 <__cxa_atexit@plt+0xdf0d0> │ │ │ │ + b eb51c <__cxa_atexit@plt+0xdf0e8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r0, fp, r0, lsl #14 │ │ │ │ + biceq r7, sl, r8, ror #26 │ │ │ │ andeq r0, r0, ip, asr #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e2640 <__cxa_atexit@plt+0xd620c> │ │ │ │ + bne eb598 <__cxa_atexit@plt+0xdf164> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e2690 <__cxa_atexit@plt+0xd625c> │ │ │ │ - ldr r7, [pc, #196] @ e26ac <__cxa_atexit@plt+0xd6278> │ │ │ │ + bcc eb5e8 <__cxa_atexit@plt+0xdf1b4> │ │ │ │ + ldr r7, [pc, #196] @ eb604 <__cxa_atexit@plt+0xdf1d0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #192] @ e26b0 <__cxa_atexit@plt+0xd627c> │ │ │ │ + ldr lr, [pc, #192] @ eb608 <__cxa_atexit@plt+0xdf1d4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5, #24] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #180] @ e26b4 <__cxa_atexit@plt+0xd6280> │ │ │ │ + ldr r7, [pc, #180] @ eb60c <__cxa_atexit@plt+0xdf1d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r5, #8]! │ │ │ │ sub r1, r3, #6 │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ ldr sl, [r5, #8] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ @@ -219263,163 +228437,163 @@ │ │ │ │ stmib r5, {r1, lr} │ │ │ │ str sl, [r5, #12] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ - ldr r2, [pc, #88] @ e26a0 <__cxa_atexit@plt+0xd626c> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ + ldr r2, [pc, #88] @ eb5f8 <__cxa_atexit@plt+0xdf1c4> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #12]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2684 <__cxa_atexit@plt+0xd6250> │ │ │ │ - ldr r2, [pc, #64] @ e26a4 <__cxa_atexit@plt+0xd6270> │ │ │ │ + beq eb5dc <__cxa_atexit@plt+0xdf1a8> │ │ │ │ + ldr r2, [pc, #64] @ eb5fc <__cxa_atexit@plt+0xdf1c8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #32] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5, #12] │ │ │ │ - ldr r5, [pc, #48] @ e26a8 <__cxa_atexit@plt+0xd6274> │ │ │ │ + ldr r5, [pc, #48] @ eb600 <__cxa_atexit@plt+0xdf1cc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - strdeq r7, [r0, #96]! @ 0x60 │ │ │ │ + @ instruction: 0x01dfe790 │ │ │ │ @ instruction: 0xffffde1c │ │ │ │ @ instruction: 0xfffff770 │ │ │ │ - @ instruction: 0x01e0779c │ │ │ │ - biceq r0, fp, r0, lsl #12 │ │ │ │ + bicseq lr, pc, ip, lsr r8 @ │ │ │ │ + biceq r7, sl, r8, ror #24 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ e26e8 <__cxa_atexit@plt+0xd62b4> │ │ │ │ + ldr r3, [pc, #28] @ eb640 <__cxa_atexit@plt+0xdf20c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #12] @ e26ec <__cxa_atexit@plt+0xd62b8> │ │ │ │ + ldr r3, [pc, #12] @ eb644 <__cxa_atexit@plt+0xdf210> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq r7, r8, lsl #13 │ │ │ │ - biceq r0, fp, r8, asr #11 │ │ │ │ + bicseq lr, pc, r8, lsr #14 │ │ │ │ + biceq r7, sl, r0, lsr ip │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e2720 <__cxa_atexit@plt+0xd62ec> │ │ │ │ + bne eb678 <__cxa_atexit@plt+0xdf244> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e2750 <__cxa_atexit@plt+0xd631c> │ │ │ │ + b eb6a8 <__cxa_atexit@plt+0xdf274> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e2778 <__cxa_atexit@plt+0xd6344> │ │ │ │ + bcc eb6d0 <__cxa_atexit@plt+0xdf29c> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e2784 <__cxa_atexit@plt+0xd6350> │ │ │ │ + ldr r2, [pc, #64] @ eb6dc <__cxa_atexit@plt+0xdf2a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e2788 <__cxa_atexit@plt+0xd6354> │ │ │ │ + ldr r7, [pc, #48] @ eb6e0 <__cxa_atexit@plt+0xdf2ac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r8, asr r6 │ │ │ │ + ldrsheq lr, [pc, #104] @ eb74c <__cxa_atexit@plt+0xdf318> │ │ │ │ @ instruction: 0xfffff608 │ │ │ │ - biceq r0, fp, ip, lsr #10 │ │ │ │ + @ instruction: 0x01ca7b94 │ │ │ │ andeq r0, r0, ip, asr #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ e27c0 <__cxa_atexit@plt+0xd638c> │ │ │ │ + ldr r3, [pc, #32] @ eb718 <__cxa_atexit@plt+0xdf2e4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq e27b8 <__cxa_atexit@plt+0xd6384> │ │ │ │ - b e27d0 <__cxa_atexit@plt+0xd639c> │ │ │ │ + beq eb710 <__cxa_atexit@plt+0xdf2dc> │ │ │ │ + b eb728 <__cxa_atexit@plt+0xdf2f4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - strdeq r0, [fp, #68] @ 0x44 │ │ │ │ + biceq r7, sl, ip, asr fp │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne e27f8 <__cxa_atexit@plt+0xd63c4> │ │ │ │ - ldr r7, [pc, #60] @ e2820 <__cxa_atexit@plt+0xd63ec> │ │ │ │ + bne eb750 <__cxa_atexit@plt+0xdf31c> │ │ │ │ + ldr r7, [pc, #60] @ eb778 <__cxa_atexit@plt+0xdf344> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr r7, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2814 <__cxa_atexit@plt+0xd63e0> │ │ │ │ - b e2908 <__cxa_atexit@plt+0xd64d4> │ │ │ │ - ldr r3, [pc, #28] @ e281c <__cxa_atexit@plt+0xd63e8> │ │ │ │ + beq eb76c <__cxa_atexit@plt+0xdf338> │ │ │ │ + b eb860 <__cxa_atexit@plt+0xdf42c> │ │ │ │ + ldr r3, [pc, #28] @ eb774 <__cxa_atexit@plt+0xdf340> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2814 <__cxa_atexit@plt+0xd63e0> │ │ │ │ - b e2830 <__cxa_atexit@plt+0xd63fc> │ │ │ │ + beq eb76c <__cxa_atexit@plt+0xdf338> │ │ │ │ + b eb788 <__cxa_atexit@plt+0xdf354> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ - @ instruction: 0x01cb0494 │ │ │ │ + strdeq r7, [sl, #172] @ 0xac │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e2858 <__cxa_atexit@plt+0xd6424> │ │ │ │ - ldr r7, [pc, #164] @ e28e8 <__cxa_atexit@plt+0xd64b4> │ │ │ │ + bne eb7b0 <__cxa_atexit@plt+0xdf37c> │ │ │ │ + ldr r7, [pc, #164] @ eb840 <__cxa_atexit@plt+0xdf40c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr r7, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e28d0 <__cxa_atexit@plt+0xd649c> │ │ │ │ - b e2908 <__cxa_atexit@plt+0xd64d4> │ │ │ │ + beq eb828 <__cxa_atexit@plt+0xdf3f4> │ │ │ │ + b eb860 <__cxa_atexit@plt+0xdf42c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e28d8 <__cxa_atexit@plt+0xd64a4> │ │ │ │ - ldr r7, [pc, #124] @ e28ec <__cxa_atexit@plt+0xd64b8> │ │ │ │ + bcc eb830 <__cxa_atexit@plt+0xdf3fc> │ │ │ │ + ldr r7, [pc, #124] @ eb844 <__cxa_atexit@plt+0xdf410> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #120] @ e28f0 <__cxa_atexit@plt+0xd64bc> │ │ │ │ + ldr lr, [pc, #120] @ eb848 <__cxa_atexit@plt+0xdf414> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5, #24] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #108] @ e28f4 <__cxa_atexit@plt+0xd64c0> │ │ │ │ + ldr r7, [pc, #108] @ eb84c <__cxa_atexit@plt+0xdf418> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r5, #8]! │ │ │ │ - ldr r1, [pc, #100] @ e28f8 <__cxa_atexit@plt+0xd64c4> │ │ │ │ + ldr r1, [pc, #100] @ eb850 <__cxa_atexit@plt+0xdf41c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add sl, r1, #1 │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr r0, [r5, #20] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ sub r2, r3, #6 │ │ │ │ @@ -219427,62 +228601,62 @@ │ │ │ │ str sl, [r5, #12] │ │ │ │ str r2, [r5, #20] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r0, [r6, #20] │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xffffdb4c │ │ │ │ @ instruction: 0xfffff4e8 │ │ │ │ - mvneq r7, r4, lsl r5 │ │ │ │ - ldrdeq r7, [r0, #68]! @ 0x44 │ │ │ │ - strheq r0, [fp, #60] @ 0x3c │ │ │ │ + ldrheq lr, [pc, #84] @ eb8a8 <__cxa_atexit@plt+0xdf474> │ │ │ │ + bicseq lr, pc, r4, ror r5 @ │ │ │ │ + biceq r7, sl, r4, lsr #20 │ │ │ │ andeq r0, r0, sl, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e2958 <__cxa_atexit@plt+0xd6524> │ │ │ │ - ldr r1, [pc, #156] @ e29c4 <__cxa_atexit@plt+0xd6590> │ │ │ │ + bne eb8b0 <__cxa_atexit@plt+0xdf47c> │ │ │ │ + ldr r1, [pc, #156] @ eb91c <__cxa_atexit@plt+0xdf4e8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r2, #6] │ │ │ │ str r1, [r3, #4] │ │ │ │ str r2, [r3, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e29ac <__cxa_atexit@plt+0xd6578> │ │ │ │ - ldr r2, [pc, #132] @ e29c8 <__cxa_atexit@plt+0xd6594> │ │ │ │ + beq eb904 <__cxa_atexit@plt+0xdf4d0> │ │ │ │ + ldr r2, [pc, #132] @ eb920 <__cxa_atexit@plt+0xdf4ec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #12] │ │ │ │ ldr r9, [r3, #24] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r3, #4] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r2, [pc, #96] @ e29c0 <__cxa_atexit@plt+0xd658c> │ │ │ │ + ldr r2, [pc, #96] @ eb918 <__cxa_atexit@plt+0xdf4e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e29ac <__cxa_atexit@plt+0xd6578> │ │ │ │ + beq eb904 <__cxa_atexit@plt+0xdf4d0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e29b4 <__cxa_atexit@plt+0xd6580> │ │ │ │ - ldr r2, [pc, #68] @ e29cc <__cxa_atexit@plt+0xd6598> │ │ │ │ + bcc eb90c <__cxa_atexit@plt+0xdf4d8> │ │ │ │ + ldr r2, [pc, #68] @ eb924 <__cxa_atexit@plt+0xdf4f0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ e29d0 <__cxa_atexit@plt+0xd659c> │ │ │ │ + ldr r1, [pc, #64] @ eb928 <__cxa_atexit@plt+0xdf4f4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r9, [r3, #24] │ │ │ │ str r2, [r3, #4] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ @@ -219493,193 +228667,193 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ @ instruction: 0xffffd778 │ │ │ │ - biceq r0, fp, r4, ror #5 │ │ │ │ + biceq r7, sl, ip, asr #18 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ e29fc <__cxa_atexit@plt+0xd65c8> │ │ │ │ + ldr r3, [pc, #20] @ eb954 <__cxa_atexit@plt+0xdf520> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - strheq r0, [fp, #40] @ 0x28 │ │ │ │ + biceq r7, sl, r0, lsr #18 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e2a30 <__cxa_atexit@plt+0xd65fc> │ │ │ │ + bne eb988 <__cxa_atexit@plt+0xdf554> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e2a60 <__cxa_atexit@plt+0xd662c> │ │ │ │ + b eb9b8 <__cxa_atexit@plt+0xdf584> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e2a88 <__cxa_atexit@plt+0xd6654> │ │ │ │ + bcc eb9e0 <__cxa_atexit@plt+0xdf5ac> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e2a94 <__cxa_atexit@plt+0xd6660> │ │ │ │ + ldr r2, [pc, #64] @ eb9ec <__cxa_atexit@plt+0xdf5b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e2a98 <__cxa_atexit@plt+0xd6664> │ │ │ │ + ldr r7, [pc, #48] @ eb9f0 <__cxa_atexit@plt+0xdf5bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r8, asr #6 │ │ │ │ + bicseq lr, pc, r8, ror #7 │ │ │ │ @ instruction: 0xfffff2f8 │ │ │ │ - biceq r0, fp, ip, lsl r2 │ │ │ │ + biceq r7, sl, r4, lsl #17 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e2ae8 <__cxa_atexit@plt+0xd66b4> │ │ │ │ - ldr r3, [pc, #48] @ e2af4 <__cxa_atexit@plt+0xd66c0> │ │ │ │ + bcc eba40 <__cxa_atexit@plt+0xdf60c> │ │ │ │ + ldr r3, [pc, #48] @ eba4c <__cxa_atexit@plt+0xdf618> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ e2af8 <__cxa_atexit@plt+0xd66c4> │ │ │ │ + ldr r2, [pc, #44] @ eba50 <__cxa_atexit@plt+0xdf61c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xffffd63c │ │ │ │ - strheq r0, [fp, #28] │ │ │ │ + biceq r7, sl, r4, lsr #16 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e2b50 <__cxa_atexit@plt+0xd671c> │ │ │ │ + bne ebaa8 <__cxa_atexit@plt+0xdf674> │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e2bb4 <__cxa_atexit@plt+0xd6780> │ │ │ │ - ldr r0, [pc, #160] @ e2bd8 <__cxa_atexit@plt+0xd67a4> │ │ │ │ + bcc ebb0c <__cxa_atexit@plt+0xdf6d8> │ │ │ │ + ldr r0, [pc, #160] @ ebb30 <__cxa_atexit@plt+0xdf6fc> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e2b8c <__cxa_atexit@plt+0xd6758> │ │ │ │ + b ebae4 <__cxa_atexit@plt+0xdf6b0> │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e2bc0 <__cxa_atexit@plt+0xd678c> │ │ │ │ - ldr r0, [pc, #104] @ e2bcc <__cxa_atexit@plt+0xd6798> │ │ │ │ + bcc ebb18 <__cxa_atexit@plt+0xdf6e4> │ │ │ │ + ldr r0, [pc, #104] @ ebb24 <__cxa_atexit@plt+0xdf6f0> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r0, [r3, #16]! │ │ │ │ str r3, [r5, #16] │ │ │ │ str r1, [r3, #8] │ │ │ │ - ldr r1, [pc, #84] @ e2bd0 <__cxa_atexit@plt+0xd679c> │ │ │ │ + ldr r1, [pc, #84] @ ebb28 <__cxa_atexit@plt+0xdf6f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r7, [r3, #-8] │ │ │ │ str r2, [r3, #-4] │ │ │ │ sub r2, r6, #18 │ │ │ │ - ldr r7, [pc, #64] @ e2bd4 <__cxa_atexit@plt+0xd67a0> │ │ │ │ + ldr r7, [pc, #64] @ ebb2c <__cxa_atexit@plt+0xdf6f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r2, [r5, #16] │ │ │ │ stm r5, {r2, r7, sl} │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffd68c │ │ │ │ - mvneq r7, r0, lsr #4 │ │ │ │ + bicseq lr, pc, r0, asr #5 │ │ │ │ @ instruction: 0xfffff1cc │ │ │ │ @ instruction: 0xffffd7a0 │ │ │ │ - ldrdeq r0, [fp, #12] │ │ │ │ + biceq r7, sl, r4, asr #14 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ e2c0c <__cxa_atexit@plt+0xd67d8> │ │ │ │ + ldr r3, [pc, #28] @ ebb64 <__cxa_atexit@plt+0xdf730> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2c04 <__cxa_atexit@plt+0xd67d0> │ │ │ │ - b e2c1c <__cxa_atexit@plt+0xd67e8> │ │ │ │ + beq ebb5c <__cxa_atexit@plt+0xdf728> │ │ │ │ + b ebb74 <__cxa_atexit@plt+0xdf740> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r0, fp, r8, lsr #1 │ │ │ │ + biceq r7, sl, r0, lsl r7 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e2c6c <__cxa_atexit@plt+0xd6838> │ │ │ │ - ldr r1, [pc, #156] @ e2cd8 <__cxa_atexit@plt+0xd68a4> │ │ │ │ + bne ebbc4 <__cxa_atexit@plt+0xdf790> │ │ │ │ + ldr r1, [pc, #156] @ ebc30 <__cxa_atexit@plt+0xdf7fc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r2, #6] │ │ │ │ str r1, [r3, #4] │ │ │ │ str r2, [r3, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2cc0 <__cxa_atexit@plt+0xd688c> │ │ │ │ - ldr r2, [pc, #132] @ e2cdc <__cxa_atexit@plt+0xd68a8> │ │ │ │ + beq ebc18 <__cxa_atexit@plt+0xdf7e4> │ │ │ │ + ldr r2, [pc, #132] @ ebc34 <__cxa_atexit@plt+0xdf800> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #12] │ │ │ │ ldr r9, [r3, #24] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r3, #4] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r2, [pc, #96] @ e2cd4 <__cxa_atexit@plt+0xd68a0> │ │ │ │ + ldr r2, [pc, #96] @ ebc2c <__cxa_atexit@plt+0xdf7f8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e2cc0 <__cxa_atexit@plt+0xd688c> │ │ │ │ + beq ebc18 <__cxa_atexit@plt+0xdf7e4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e2cc8 <__cxa_atexit@plt+0xd6894> │ │ │ │ - ldr r2, [pc, #68] @ e2ce0 <__cxa_atexit@plt+0xd68ac> │ │ │ │ + bcc ebc20 <__cxa_atexit@plt+0xdf7ec> │ │ │ │ + ldr r2, [pc, #68] @ ebc38 <__cxa_atexit@plt+0xdf804> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ e2ce4 <__cxa_atexit@plt+0xd68b0> │ │ │ │ + ldr r1, [pc, #64] @ ebc3c <__cxa_atexit@plt+0xdf808> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #12] │ │ │ │ ldr r9, [r3, #24] │ │ │ │ str r2, [r3, #4] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r0, [r8, #8] │ │ │ │ @@ -219690,351 +228864,351 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ @ instruction: 0xffffd408 │ │ │ │ - ldrdeq pc, [sl, #240] @ 0xf0 │ │ │ │ + biceq r7, sl, r8, lsr r6 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ e2d10 <__cxa_atexit@plt+0xd68dc> │ │ │ │ + ldr r3, [pc, #20] @ ebc68 <__cxa_atexit@plt+0xdf834> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - biceq pc, sl, r4, lsr #31 │ │ │ │ + biceq r7, sl, ip, lsl #12 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e2d44 <__cxa_atexit@plt+0xd6910> │ │ │ │ + bne ebc9c <__cxa_atexit@plt+0xdf868> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e2d74 <__cxa_atexit@plt+0xd6940> │ │ │ │ + b ebccc <__cxa_atexit@plt+0xdf898> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e2d9c <__cxa_atexit@plt+0xd6968> │ │ │ │ + bcc ebcf4 <__cxa_atexit@plt+0xdf8c0> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e2da8 <__cxa_atexit@plt+0xd6974> │ │ │ │ + ldr r2, [pc, #64] @ ebd00 <__cxa_atexit@plt+0xdf8cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e2dac <__cxa_atexit@plt+0xd6978> │ │ │ │ + ldr r7, [pc, #48] @ ebd04 <__cxa_atexit@plt+0xdf8d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r7, r4, lsr r0 │ │ │ │ + ldrsbeq lr, [pc, #4] @ ebd0c <__cxa_atexit@plt+0xdf8d8> │ │ │ │ @ instruction: 0xffffefe4 │ │ │ │ - biceq pc, sl, r8, lsl #30 │ │ │ │ + biceq r7, sl, r0, ror r5 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e2dfc <__cxa_atexit@plt+0xd69c8> │ │ │ │ - ldr r3, [pc, #48] @ e2e08 <__cxa_atexit@plt+0xd69d4> │ │ │ │ + bcc ebd54 <__cxa_atexit@plt+0xdf920> │ │ │ │ + ldr r3, [pc, #48] @ ebd60 <__cxa_atexit@plt+0xdf92c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ e2e0c <__cxa_atexit@plt+0xd69d8> │ │ │ │ + ldr r2, [pc, #44] @ ebd64 <__cxa_atexit@plt+0xdf930> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xffffd2cc │ │ │ │ - biceq pc, sl, r8, lsr #29 │ │ │ │ + biceq r7, sl, r0, lsl r5 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e2e40 <__cxa_atexit@plt+0xd6a0c> │ │ │ │ + bne ebd98 <__cxa_atexit@plt+0xdf964> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e2e70 <__cxa_atexit@plt+0xd6a3c> │ │ │ │ + b ebdc8 <__cxa_atexit@plt+0xdf994> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e2e98 <__cxa_atexit@plt+0xd6a64> │ │ │ │ + bcc ebdf0 <__cxa_atexit@plt+0xdf9bc> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e2ea4 <__cxa_atexit@plt+0xd6a70> │ │ │ │ + ldr r2, [pc, #64] @ ebdfc <__cxa_atexit@plt+0xdf9c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e2ea8 <__cxa_atexit@plt+0xd6a74> │ │ │ │ + ldr r7, [pc, #48] @ ebe00 <__cxa_atexit@plt+0xdf9cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r8, lsr pc │ │ │ │ + ldrsbeq sp, [pc, #248] @ ebefc <__cxa_atexit@plt+0xdfac8> │ │ │ │ @ instruction: 0xffffeee8 │ │ │ │ - biceq pc, sl, ip, lsl #28 │ │ │ │ + biceq r7, sl, r4, ror r4 │ │ │ │ andeq r0, r0, lr, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e2f38 <__cxa_atexit@plt+0xd6b04> │ │ │ │ + bcc ebe90 <__cxa_atexit@plt+0xdfa5c> │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [r2, #4]! │ │ │ │ cmp r1, #45 @ 0x2d │ │ │ │ - bne e2ef4 <__cxa_atexit@plt+0xd6ac0> │ │ │ │ - ldr r3, [pc, #116] @ e2f54 <__cxa_atexit@plt+0xd6b20> │ │ │ │ + bne ebe4c <__cxa_atexit@plt+0xdfa18> │ │ │ │ + ldr r3, [pc, #116] @ ebeac <__cxa_atexit@plt+0xdfa78> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #20]! │ │ │ │ - ldr r9, [pc, #108] @ e2f58 <__cxa_atexit@plt+0xd6b24> │ │ │ │ + ldr r9, [pc, #108] @ ebeb0 <__cxa_atexit@plt+0xdfa7c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #100] @ e2f60 <__cxa_atexit@plt+0xd6b2c> │ │ │ │ + ldr r7, [pc, #100] @ ebeb8 <__cxa_atexit@plt+0xdfa84> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #96] @ e2f64 <__cxa_atexit@plt+0xd6b30> │ │ │ │ + ldr lr, [pc, #96] @ ebebc <__cxa_atexit@plt+0xdfa88> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r8, [r5, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #84] @ e2f68 <__cxa_atexit@plt+0xd6b34> │ │ │ │ + ldr r1, [pc, #84] @ ebec0 <__cxa_atexit@plt+0xdfa8c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r7, [r5, #4] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ - b de02c <__cxa_atexit@plt+0xd1bf8> │ │ │ │ - ldr r6, [pc, #28] @ e2f5c <__cxa_atexit@plt+0xd6b28> │ │ │ │ + b e6f84 <__cxa_atexit@plt+0xdab50> │ │ │ │ + ldr r6, [pc, #28] @ ebeb4 <__cxa_atexit@plt+0xdfa80> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r4, ror #30 │ │ │ │ - biceq pc, sl, r8, lsr fp @ │ │ │ │ + biceq r7, sl, r0, lsr #3 │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - stlexheq r6, r8, [r0] │ │ │ │ - mvneq r6, r4, asr lr │ │ │ │ - biceq pc, sl, ip, asr #26 │ │ │ │ + bicseq sp, pc, r8, lsr pc @ │ │ │ │ + ldrsheq sp, [pc, #228] @ ebfac <__cxa_atexit@plt+0xdfb78> │ │ │ │ + strheq r7, [sl, #52] @ 0x34 │ │ │ │ andeq r0, r0, sp, lsl #10 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr sl, [r5, #20] │ │ │ │ ldr r2, [r5, #32] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e2fd4 <__cxa_atexit@plt+0xd6ba0> │ │ │ │ + beq ebf2c <__cxa_atexit@plt+0xdfaf8> │ │ │ │ cmp r3, #3 │ │ │ │ - bne e3014 <__cxa_atexit@plt+0xd6be0> │ │ │ │ - ldr r2, [pc, #284] @ e30bc <__cxa_atexit@plt+0xd6c88> │ │ │ │ + bne ebf6c <__cxa_atexit@plt+0xdfb38> │ │ │ │ + ldr r2, [pc, #284] @ ec014 <__cxa_atexit@plt+0xdfbe0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #1] │ │ │ │ str r2, [r5] │ │ │ │ tst r3, #3 │ │ │ │ - beq e307c <__cxa_atexit@plt+0xd6c48> │ │ │ │ - ldr r2, [pc, #264] @ e30c0 <__cxa_atexit@plt+0xd6c8c> │ │ │ │ + beq ebfd4 <__cxa_atexit@plt+0xdfba0> │ │ │ │ + ldr r2, [pc, #264] @ ec018 <__cxa_atexit@plt+0xdfbe4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #24] │ │ │ │ tst r7, #3 │ │ │ │ - beq e3088 <__cxa_atexit@plt+0xd6c54> │ │ │ │ - b e3110 <__cxa_atexit@plt+0xd6cdc> │ │ │ │ + beq ebfe0 <__cxa_atexit@plt+0xdfbac> │ │ │ │ + b ec068 <__cxa_atexit@plt+0xdfc34> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e3090 <__cxa_atexit@plt+0xd6c5c> │ │ │ │ - ldr r0, [pc, #200] @ e30b4 <__cxa_atexit@plt+0xd6c80> │ │ │ │ + bcc ebfe8 <__cxa_atexit@plt+0xdfbb4> │ │ │ │ + ldr r0, [pc, #200] @ ec00c <__cxa_atexit@plt+0xdfbd8> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r0, [r6, #4]! │ │ │ │ - ldr r0, [pc, #188] @ e30b8 <__cxa_atexit@plt+0xd6c84> │ │ │ │ + ldr r0, [pc, #188] @ ec010 <__cxa_atexit@plt+0xdfbdc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ - b e3048 <__cxa_atexit@plt+0xd6c14> │ │ │ │ + b ebfa0 <__cxa_atexit@plt+0xdfb6c> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e3098 <__cxa_atexit@plt+0xd6c64> │ │ │ │ - ldr r7, [pc, #124] @ e30a8 <__cxa_atexit@plt+0xd6c74> │ │ │ │ + bcc ebff0 <__cxa_atexit@plt+0xdfbbc> │ │ │ │ + ldr r7, [pc, #124] @ ec000 <__cxa_atexit@plt+0xdfbcc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #116] @ e30ac <__cxa_atexit@plt+0xd6c78> │ │ │ │ + ldr r7, [pc, #116] @ ec004 <__cxa_atexit@plt+0xdfbd0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ ldr r7, [r5, #28] │ │ │ │ - ldr r6, [pc, #92] @ e30b0 <__cxa_atexit@plt+0xd6c7c> │ │ │ │ + ldr r6, [pc, #92] @ ec008 <__cxa_atexit@plt+0xdfbd4> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5, #12]! │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r9, [r5, #24] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r7, [r5, #20] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r6, [r5, #8] │ │ │ │ str sl, [r5, #12] │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ - b e309c <__cxa_atexit@plt+0xd6c68> │ │ │ │ + b ebff4 <__cxa_atexit@plt+0xdfbc0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffc2d0 │ │ │ │ - mvneq r6, r4, ror #26 │ │ │ │ + bicseq sp, pc, r4, lsl #28 │ │ │ │ @ instruction: 0xffffed0c │ │ │ │ @ instruction: 0xffffc3a4 │ │ │ │ - mvneq r6, r0, lsr #27 │ │ │ │ + bicseq sp, pc, r0, asr #28 │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ - strdeq pc, [sl, #180] @ 0xb4 │ │ │ │ + biceq r7, sl, ip, asr r2 │ │ │ │ andeq r0, r0, sp, lsl #10 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #36] @ e3100 <__cxa_atexit@plt+0xd6ccc> │ │ │ │ + ldr r2, [pc, #36] @ ec058 <__cxa_atexit@plt+0xdfc24> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #24] │ │ │ │ tst r7, #3 │ │ │ │ - beq e30f8 <__cxa_atexit@plt+0xd6cc4> │ │ │ │ - b e3110 <__cxa_atexit@plt+0xd6cdc> │ │ │ │ + beq ec050 <__cxa_atexit@plt+0xdfc1c> │ │ │ │ + b ec068 <__cxa_atexit@plt+0xdfc34> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - strheq pc, [sl, #180] @ 0xb4 @ │ │ │ │ + biceq r7, sl, ip, lsl r2 │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e3154 <__cxa_atexit@plt+0xd6d20> │ │ │ │ + beq ec0ac <__cxa_atexit@plt+0xdfc78> │ │ │ │ cmp r3, #3 │ │ │ │ - bne e3178 <__cxa_atexit@plt+0xd6d44> │ │ │ │ + bne ec0d0 <__cxa_atexit@plt+0xdfc9c> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne e31a0 <__cxa_atexit@plt+0xd6d6c> │ │ │ │ - ldr r3, [pc, #152] @ e31dc <__cxa_atexit@plt+0xd6da8> │ │ │ │ + bne ec0f8 <__cxa_atexit@plt+0xdfcc4> │ │ │ │ + ldr r3, [pc, #152] @ ec134 <__cxa_atexit@plt+0xdfd00> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #148] @ e31e0 <__cxa_atexit@plt+0xd6dac> │ │ │ │ + ldr r9, [pc, #148] @ ec138 <__cxa_atexit@plt+0xdfd04> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ - b e31bc <__cxa_atexit@plt+0xd6d88> │ │ │ │ - ldr r3, [pc, #116] @ e31d0 <__cxa_atexit@plt+0xd6d9c> │ │ │ │ + b ec114 <__cxa_atexit@plt+0xdfce0> │ │ │ │ + ldr r3, [pc, #116] @ ec128 <__cxa_atexit@plt+0xdfcf4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5, #12]! │ │ │ │ str r7, [r5, #4] │ │ │ │ tst sl, #3 │ │ │ │ - beq e3194 <__cxa_atexit@plt+0xd6d60> │ │ │ │ + beq ec0ec <__cxa_atexit@plt+0xdfcb8> │ │ │ │ mov r7, sl │ │ │ │ - b e36fc <__cxa_atexit@plt+0xd72c8> │ │ │ │ - ldr r7, [pc, #76] @ e31cc <__cxa_atexit@plt+0xd6d98> │ │ │ │ + b ec654 <__cxa_atexit@plt+0xe0220> │ │ │ │ + ldr r7, [pc, #76] @ ec124 <__cxa_atexit@plt+0xdfcf0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #4]! │ │ │ │ tst sl, #3 │ │ │ │ - beq e3194 <__cxa_atexit@plt+0xd6d60> │ │ │ │ + beq ec0ec <__cxa_atexit@plt+0xdfcb8> │ │ │ │ mov r7, sl │ │ │ │ - b e39a8 <__cxa_atexit@plt+0xd7574> │ │ │ │ + b ec900 <__cxa_atexit@plt+0xe04cc> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #44] @ e31d4 <__cxa_atexit@plt+0xd6da0> │ │ │ │ + ldr r3, [pc, #44] @ ec12c <__cxa_atexit@plt+0xdfcf8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #40] @ e31d8 <__cxa_atexit@plt+0xd6da4> │ │ │ │ + ldr r9, [pc, #40] @ ec130 <__cxa_atexit@plt+0xdfcfc> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r2, [r7, #1] │ │ │ │ str r3, [r5, #4]! │ │ │ │ str r2, [r5, #12] │ │ │ │ - ldr r3, [pc, #32] @ e31e4 <__cxa_atexit@plt+0xd6db0> │ │ │ │ + ldr r3, [pc, #32] @ ec13c <__cxa_atexit@plt+0xdfd08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 165aa7c <__cxa_atexit@plt+0x164e648> │ │ │ │ andeq r0, r0, r4, lsr #16 │ │ │ │ muleq r0, ip, r5 │ │ │ │ andeq r0, r0, ip, ror #4 │ │ │ │ - biceq pc, sl, r8, ror #15 │ │ │ │ + biceq r6, sl, r0, asr lr │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - biceq pc, sl, ip, asr #16 │ │ │ │ - strdeq r6, [r0, #176]! @ 0xb0 │ │ │ │ - ldrdeq pc, [sl, #160] @ 0xa0 │ │ │ │ + strheq r6, [sl, #228] @ 0xe4 │ │ │ │ + @ instruction: 0x01dfdc90 │ │ │ │ + biceq r7, sl, r8, lsr r1 │ │ │ │ andeq r0, r0, sp, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e3270 <__cxa_atexit@plt+0xd6e3c> │ │ │ │ + bne ec1c8 <__cxa_atexit@plt+0xdfd94> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e32c0 <__cxa_atexit@plt+0xd6e8c> │ │ │ │ - ldr r7, [pc, #196] @ e32dc <__cxa_atexit@plt+0xd6ea8> │ │ │ │ + bcc ec218 <__cxa_atexit@plt+0xdfde4> │ │ │ │ + ldr r7, [pc, #196] @ ec234 <__cxa_atexit@plt+0xdfe00> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #192] @ e32e0 <__cxa_atexit@plt+0xd6eac> │ │ │ │ + ldr lr, [pc, #192] @ ec238 <__cxa_atexit@plt+0xdfe04> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r5, #28] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #180] @ e32e4 <__cxa_atexit@plt+0xd6eb0> │ │ │ │ + ldr r7, [pc, #180] @ ec23c <__cxa_atexit@plt+0xdfe08> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r5, #12]! │ │ │ │ sub r1, r3, #6 │ │ │ │ ldr r0, [r5, #-8] │ │ │ │ ldr sl, [r5, #8] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ @@ -220043,154 +229217,154 @@ │ │ │ │ stmib r5, {r1, lr} │ │ │ │ str sl, [r5, #12] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ - ldr r7, [pc, #88] @ e32d0 <__cxa_atexit@plt+0xd6e9c> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ + ldr r7, [pc, #88] @ ec228 <__cxa_atexit@plt+0xdfdf4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r3, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq e32b4 <__cxa_atexit@plt+0xd6e80> │ │ │ │ - ldr r2, [pc, #64] @ e32d4 <__cxa_atexit@plt+0xd6ea0> │ │ │ │ + beq ec20c <__cxa_atexit@plt+0xdfdd8> │ │ │ │ + ldr r2, [pc, #64] @ ec22c <__cxa_atexit@plt+0xdfdf8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #36] @ 0x24 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r5, [pc, #48] @ e32d8 <__cxa_atexit@plt+0xd6ea4> │ │ │ │ + ldr r5, [pc, #48] @ ec230 <__cxa_atexit@plt+0xdfdfc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - mvneq r6, r0, asr #21 │ │ │ │ + bicseq sp, pc, r0, ror #22 │ │ │ │ @ instruction: 0xffffcbac │ │ │ │ @ instruction: 0xffffeb40 │ │ │ │ - mvneq r6, ip, ror #22 │ │ │ │ - ldrdeq pc, [sl, #144] @ 0x90 │ │ │ │ + bicseq sp, pc, ip, lsl #24 │ │ │ │ + biceq r7, sl, r8, lsr r0 │ │ │ │ andeq r0, r0, ip, asr #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ e3318 <__cxa_atexit@plt+0xd6ee4> │ │ │ │ + ldr r3, [pc, #28] @ ec270 <__cxa_atexit@plt+0xdfe3c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #32] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #12] @ e331c <__cxa_atexit@plt+0xd6ee8> │ │ │ │ + ldr r3, [pc, #12] @ ec274 <__cxa_atexit@plt+0xdfe40> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - mvneq r6, r8, asr sl │ │ │ │ - @ instruction: 0x01caf998 │ │ │ │ + ldrsheq sp, [pc, #168] @ ec324 <__cxa_atexit@plt+0xdfef0> │ │ │ │ + biceq r7, sl, r0 │ │ │ │ andeq r0, r0, ip, asr #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r0, [r5, #16] │ │ │ │ ldr r2, [r5, #28] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e337c <__cxa_atexit@plt+0xd6f48> │ │ │ │ + bne ec2d4 <__cxa_atexit@plt+0xdfea0> │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e33e4 <__cxa_atexit@plt+0xd6fb0> │ │ │ │ - ldr r1, [pc, #168] @ e3408 <__cxa_atexit@plt+0xd6fd4> │ │ │ │ + bcc ec33c <__cxa_atexit@plt+0xdff08> │ │ │ │ + ldr r1, [pc, #168] @ ec360 <__cxa_atexit@plt+0xdff2c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r5, #28] │ │ │ │ str r7, [r5, #32] │ │ │ │ - b e33bc <__cxa_atexit@plt+0xd6f88> │ │ │ │ + b ec314 <__cxa_atexit@plt+0xdfee0> │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e33f0 <__cxa_atexit@plt+0xd6fbc> │ │ │ │ - ldr r1, [pc, #108] @ e33fc <__cxa_atexit@plt+0xd6fc8> │ │ │ │ + bcc ec348 <__cxa_atexit@plt+0xdff14> │ │ │ │ + ldr r1, [pc, #108] @ ec354 <__cxa_atexit@plt+0xdff20> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r1, [r3, #16]! │ │ │ │ str r3, [r5, #28] │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ - ldr r1, [pc, #84] @ e3400 <__cxa_atexit@plt+0xd6fcc> │ │ │ │ + ldr r1, [pc, #84] @ ec358 <__cxa_atexit@plt+0xdff24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r7, [r3, #-8] │ │ │ │ str r2, [r3, #-4] │ │ │ │ sub r2, r6, #22 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ - ldr r3, [pc, #60] @ e3404 <__cxa_atexit@plt+0xd6fd0> │ │ │ │ + ldr r3, [pc, #60] @ ec35c <__cxa_atexit@plt+0xdff28> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr sl, [r5, #20] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r2, [r5, #20] │ │ │ │ stmib r5, {r2, r3, sl} │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffc844 │ │ │ │ - strdeq r6, [r0, #144]! @ 0x90 │ │ │ │ + @ instruction: 0x01dfda90 │ │ │ │ @ instruction: 0xffffe998 │ │ │ │ @ instruction: 0xffffc96c │ │ │ │ - biceq pc, sl, ip, lsr #17 │ │ │ │ + biceq r6, sl, r4, lsl pc │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ and r2, r7, #3 │ │ │ │ and r3, r3, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e3484 <__cxa_atexit@plt+0xd7050> │ │ │ │ - ldr r3, [pc, #152] @ e34d0 <__cxa_atexit@plt+0xd709c> │ │ │ │ + bne ec3dc <__cxa_atexit@plt+0xdffa8> │ │ │ │ + ldr r3, [pc, #152] @ ec428 <__cxa_atexit@plt+0xdfff4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ cmp r2, #0 │ │ │ │ - beq e34b4 <__cxa_atexit@plt+0xd7080> │ │ │ │ + beq ec40c <__cxa_atexit@plt+0xdffd8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e34bc <__cxa_atexit@plt+0xd7088> │ │ │ │ - ldr r3, [pc, #116] @ e34d4 <__cxa_atexit@plt+0xd70a0> │ │ │ │ + bcc ec414 <__cxa_atexit@plt+0xdffe0> │ │ │ │ + ldr r3, [pc, #116] @ ec42c <__cxa_atexit@plt+0xdfff8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #112] @ e34d8 <__cxa_atexit@plt+0xd70a4> │ │ │ │ + ldr r2, [pc, #112] @ ec430 <__cxa_atexit@plt+0xdfffc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5, #12]! │ │ │ │ ldr r3, [r5, #-8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r3, [pc, #60] @ e34c8 <__cxa_atexit@plt+0xd7094> │ │ │ │ + ldr r3, [pc, #60] @ ec420 <__cxa_atexit@plt+0xdffec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ cmp r2, #0 │ │ │ │ - beq e34b4 <__cxa_atexit@plt+0xd7080> │ │ │ │ - ldr r3, [pc, #44] @ e34cc <__cxa_atexit@plt+0xd7098> │ │ │ │ + beq ec40c <__cxa_atexit@plt+0xdffd8> │ │ │ │ + ldr r3, [pc, #44] @ ec424 <__cxa_atexit@plt+0xdfff0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r9, [r5, #32] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ @@ -220199,187 +229373,187 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ andeq r0, r0, ip, ror #2 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0xffffc688 │ │ │ │ - ldrdeq pc, [sl, #124] @ 0x7c │ │ │ │ + biceq r6, sl, r4, asr #28 │ │ │ │ andeq r0, r0, ip, asr #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e3528 <__cxa_atexit@plt+0xd70f4> │ │ │ │ - ldr r3, [pc, #48] @ e3534 <__cxa_atexit@plt+0xd7100> │ │ │ │ + bcc ec480 <__cxa_atexit@plt+0xe004c> │ │ │ │ + ldr r3, [pc, #48] @ ec48c <__cxa_atexit@plt+0xe0058> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ e3538 <__cxa_atexit@plt+0xd7104> │ │ │ │ + ldr r2, [pc, #44] @ ec490 <__cxa_atexit@plt+0xe005c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5, #12]! │ │ │ │ ldr r3, [r5, #-8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xffffc5e4 │ │ │ │ - biceq pc, sl, ip, ror r7 @ │ │ │ │ + biceq r6, sl, r4, ror #27 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e356c <__cxa_atexit@plt+0xd7138> │ │ │ │ + bne ec4c4 <__cxa_atexit@plt+0xe0090> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e359c <__cxa_atexit@plt+0xd7168> │ │ │ │ + b ec4f4 <__cxa_atexit@plt+0xe00c0> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e35c4 <__cxa_atexit@plt+0xd7190> │ │ │ │ + bcc ec51c <__cxa_atexit@plt+0xe00e8> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e35d0 <__cxa_atexit@plt+0xd719c> │ │ │ │ + ldr r2, [pc, #64] @ ec528 <__cxa_atexit@plt+0xe00f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e35d4 <__cxa_atexit@plt+0xd71a0> │ │ │ │ + ldr r7, [pc, #48] @ ec52c <__cxa_atexit@plt+0xe00f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, ip, lsl #16 │ │ │ │ + bicseq sp, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xffffe7bc │ │ │ │ - biceq pc, sl, r0, ror #13 │ │ │ │ + biceq r6, sl, r8, asr #26 │ │ │ │ andeq r0, r0, ip, asr #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ e3600 <__cxa_atexit@plt+0xd71cc> │ │ │ │ + ldr r3, [pc, #20] @ ec558 <__cxa_atexit@plt+0xe0124> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r9, [r5, #32] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - strheq pc, [sl, #100] @ 0x64 @ │ │ │ │ + biceq r6, sl, ip, lsl sp │ │ │ │ andeq r0, r0, ip, asr #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r0, [r5, #16] │ │ │ │ ldr r2, [r5, #28] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e3660 <__cxa_atexit@plt+0xd722c> │ │ │ │ + bne ec5b8 <__cxa_atexit@plt+0xe0184> │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e36c8 <__cxa_atexit@plt+0xd7294> │ │ │ │ - ldr r1, [pc, #168] @ e36ec <__cxa_atexit@plt+0xd72b8> │ │ │ │ + bcc ec620 <__cxa_atexit@plt+0xe01ec> │ │ │ │ + ldr r1, [pc, #168] @ ec644 <__cxa_atexit@plt+0xe0210> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r5, #28] │ │ │ │ str r7, [r5, #32] │ │ │ │ - b e36a0 <__cxa_atexit@plt+0xd726c> │ │ │ │ + b ec5f8 <__cxa_atexit@plt+0xe01c4> │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e36d4 <__cxa_atexit@plt+0xd72a0> │ │ │ │ - ldr r1, [pc, #108] @ e36e0 <__cxa_atexit@plt+0xd72ac> │ │ │ │ + bcc ec62c <__cxa_atexit@plt+0xe01f8> │ │ │ │ + ldr r1, [pc, #108] @ ec638 <__cxa_atexit@plt+0xe0204> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r1, [r3, #16]! │ │ │ │ str r3, [r5, #28] │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ - ldr r1, [pc, #84] @ e36e4 <__cxa_atexit@plt+0xd72b0> │ │ │ │ + ldr r1, [pc, #84] @ ec63c <__cxa_atexit@plt+0xe0208> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r7, [r3, #-8] │ │ │ │ str r2, [r3, #-4] │ │ │ │ sub r2, r6, #22 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ - ldr r3, [pc, #60] @ e36e8 <__cxa_atexit@plt+0xd72b4> │ │ │ │ + ldr r3, [pc, #60] @ ec640 <__cxa_atexit@plt+0xe020c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr sl, [r5, #20] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r2, [r5, #20] │ │ │ │ stmib r5, {r2, r3, sl} │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffc288 │ │ │ │ - mvneq r6, ip, lsl #14 │ │ │ │ + bicseq sp, pc, ip, lsr #15 │ │ │ │ @ instruction: 0xffffe6b4 │ │ │ │ @ instruction: 0xffffc3b0 │ │ │ │ - biceq pc, sl, r8, asr #11 │ │ │ │ + biceq r6, sl, r0, lsr ip │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne e3778 <__cxa_atexit@plt+0xd7344> │ │ │ │ - ldr r2, [pc, #172] @ e37c4 <__cxa_atexit@plt+0xd7390> │ │ │ │ + bne ec6d0 <__cxa_atexit@plt+0xe029c> │ │ │ │ + ldr r2, [pc, #172] @ ec71c <__cxa_atexit@plt+0xe02e8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #6] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e37a8 <__cxa_atexit@plt+0xd7374> │ │ │ │ + beq ec700 <__cxa_atexit@plt+0xe02cc> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r8, r6 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e37b0 <__cxa_atexit@plt+0xd737c> │ │ │ │ - ldr r0, [pc, #120] @ e37c8 <__cxa_atexit@plt+0xd7394> │ │ │ │ + bcc ec708 <__cxa_atexit@plt+0xe02d4> │ │ │ │ + ldr r0, [pc, #120] @ ec720 <__cxa_atexit@plt+0xe02ec> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr lr, [pc, #116] @ e37cc <__cxa_atexit@plt+0xd7398> │ │ │ │ + ldr lr, [pc, #116] @ ec724 <__cxa_atexit@plt+0xe02f0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r5, #24] │ │ │ │ str r0, [r5, #4] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r3, [r8, #12] │ │ │ │ mov r5, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r3, [pc, #60] @ e37bc <__cxa_atexit@plt+0xd7388> │ │ │ │ + ldr r3, [pc, #60] @ ec714 <__cxa_atexit@plt+0xe02e0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e37a8 <__cxa_atexit@plt+0xd7374> │ │ │ │ - ldr r3, [pc, #44] @ e37c0 <__cxa_atexit@plt+0xd738c> │ │ │ │ + beq ec700 <__cxa_atexit@plt+0xe02cc> │ │ │ │ + ldr r3, [pc, #44] @ ec718 <__cxa_atexit@plt+0xe02e4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ @@ -220388,252 +229562,252 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr r1 │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffc100 │ │ │ │ - biceq pc, sl, r8, ror #9 │ │ │ │ + biceq r6, sl, r0, asr fp │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e3824 <__cxa_atexit@plt+0xd73f0> │ │ │ │ - ldr r3, [pc, #56] @ e3830 <__cxa_atexit@plt+0xd73fc> │ │ │ │ + bcc ec77c <__cxa_atexit@plt+0xe0348> │ │ │ │ + ldr r3, [pc, #56] @ ec788 <__cxa_atexit@plt+0xe0354> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4]! │ │ │ │ - ldr r1, [pc, #48] @ e3834 <__cxa_atexit@plt+0xd7400> │ │ │ │ + ldr r1, [pc, #48] @ ec78c <__cxa_atexit@plt+0xe0358> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r2, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xffffc054 │ │ │ │ - biceq pc, sl, r0, lsl #9 │ │ │ │ + biceq r6, sl, r8, ror #21 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e3868 <__cxa_atexit@plt+0xd7434> │ │ │ │ + bne ec7c0 <__cxa_atexit@plt+0xe038c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e3898 <__cxa_atexit@plt+0xd7464> │ │ │ │ + b ec7f0 <__cxa_atexit@plt+0xe03bc> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e38c0 <__cxa_atexit@plt+0xd748c> │ │ │ │ + bcc ec818 <__cxa_atexit@plt+0xe03e4> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e38cc <__cxa_atexit@plt+0xd7498> │ │ │ │ + ldr r2, [pc, #64] @ ec824 <__cxa_atexit@plt+0xe03f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e38d0 <__cxa_atexit@plt+0xd749c> │ │ │ │ + ldr r7, [pc, #48] @ ec828 <__cxa_atexit@plt+0xe03f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r0, lsl r5 │ │ │ │ + ldrheq sp, [pc, #80] @ ec87c <__cxa_atexit@plt+0xe0448> │ │ │ │ @ instruction: 0xffffe4c0 │ │ │ │ - biceq pc, sl, r4, ror #7 │ │ │ │ + biceq r6, sl, ip, asr #20 │ │ │ │ andeq r0, r0, sl, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ e38fc <__cxa_atexit@plt+0xd74c8> │ │ │ │ + ldr r3, [pc, #20] @ ec854 <__cxa_atexit@plt+0xe0420> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - strheq pc, [sl, #56] @ 0x38 @ │ │ │ │ + biceq r6, sl, r0, lsr #20 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e3930 <__cxa_atexit@plt+0xd74fc> │ │ │ │ + bne ec888 <__cxa_atexit@plt+0xe0454> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e3960 <__cxa_atexit@plt+0xd752c> │ │ │ │ + b ec8b8 <__cxa_atexit@plt+0xe0484> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e3988 <__cxa_atexit@plt+0xd7554> │ │ │ │ + bcc ec8e0 <__cxa_atexit@plt+0xe04ac> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e3994 <__cxa_atexit@plt+0xd7560> │ │ │ │ + ldr r2, [pc, #64] @ ec8ec <__cxa_atexit@plt+0xe04b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e3998 <__cxa_atexit@plt+0xd7564> │ │ │ │ + ldr r7, [pc, #48] @ ec8f0 <__cxa_atexit@plt+0xe04bc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r8, asr #8 │ │ │ │ + bicseq sp, pc, r8, ror #9 │ │ │ │ @ instruction: 0xffffe3f8 │ │ │ │ - biceq pc, sl, ip, lsl r3 @ │ │ │ │ + biceq r6, sl, r4, lsl #19 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne e39d0 <__cxa_atexit@plt+0xd759c> │ │ │ │ - ldr r7, [pc, #60] @ e39f8 <__cxa_atexit@plt+0xd75c4> │ │ │ │ + bne ec928 <__cxa_atexit@plt+0xe04f4> │ │ │ │ + ldr r7, [pc, #60] @ ec950 <__cxa_atexit@plt+0xe051c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq e39ec <__cxa_atexit@plt+0xd75b8> │ │ │ │ - b e3ad8 <__cxa_atexit@plt+0xd76a4> │ │ │ │ - ldr r3, [pc, #28] @ e39f4 <__cxa_atexit@plt+0xd75c0> │ │ │ │ + beq ec944 <__cxa_atexit@plt+0xe0510> │ │ │ │ + b eca30 <__cxa_atexit@plt+0xe05fc> │ │ │ │ + ldr r3, [pc, #28] @ ec94c <__cxa_atexit@plt+0xe0518> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e39ec <__cxa_atexit@plt+0xd75b8> │ │ │ │ - b e3a08 <__cxa_atexit@plt+0xd75d4> │ │ │ │ + beq ec944 <__cxa_atexit@plt+0xe0510> │ │ │ │ + b ec960 <__cxa_atexit@plt+0xe052c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ - strheq pc, [sl, #44] @ 0x2c @ │ │ │ │ + biceq r6, sl, r4, lsr #18 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e3a30 <__cxa_atexit@plt+0xd75fc> │ │ │ │ - ldr r7, [pc, #156] @ e3ab8 <__cxa_atexit@plt+0xd7684> │ │ │ │ + bne ec988 <__cxa_atexit@plt+0xe0554> │ │ │ │ + ldr r7, [pc, #156] @ eca10 <__cxa_atexit@plt+0xe05dc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq e3aa0 <__cxa_atexit@plt+0xd766c> │ │ │ │ - b e3ad8 <__cxa_atexit@plt+0xd76a4> │ │ │ │ + beq ec9f8 <__cxa_atexit@plt+0xe05c4> │ │ │ │ + b eca30 <__cxa_atexit@plt+0xe05fc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e3aa8 <__cxa_atexit@plt+0xd7674> │ │ │ │ - ldr r7, [pc, #116] @ e3abc <__cxa_atexit@plt+0xd7688> │ │ │ │ + bcc eca00 <__cxa_atexit@plt+0xe05cc> │ │ │ │ + ldr r7, [pc, #116] @ eca14 <__cxa_atexit@plt+0xe05e0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #112] @ e3ac0 <__cxa_atexit@plt+0xd768c> │ │ │ │ + ldr lr, [pc, #112] @ eca18 <__cxa_atexit@plt+0xe05e4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #108] @ e3ac4 <__cxa_atexit@plt+0xd7690> │ │ │ │ + ldr r1, [pc, #108] @ eca1c <__cxa_atexit@plt+0xe05e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ add sl, r1, #1 │ │ │ │ add r9, r5, #16 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr ip, [pc, #80] @ e3ac8 <__cxa_atexit@plt+0xd7694> │ │ │ │ + ldr ip, [pc, #80] @ eca20 <__cxa_atexit@plt+0xe05ec> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ sub r7, r3, #6 │ │ │ │ str r7, [r5, #20] │ │ │ │ stm r5, {r1, r7, lr} │ │ │ │ str sl, [r5, #12] │ │ │ │ str r0, [r6, #8] │ │ │ │ str ip, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ mov r6, r3 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ @ instruction: 0xffffbdc4 │ │ │ │ @ instruction: 0xffffe310 │ │ │ │ - mvneq r6, r0, lsl r3 │ │ │ │ - mvneq r6, r4, lsr #6 │ │ │ │ - biceq pc, sl, ip, ror #3 │ │ │ │ + ldrheq sp, [pc, #48] @ eca54 <__cxa_atexit@plt+0xe0620> │ │ │ │ + bicseq sp, pc, r4, asr #7 │ │ │ │ + biceq r6, sl, r4, asr r8 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r8, r6 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r6, r3, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e3b58 <__cxa_atexit@plt+0xd7724> │ │ │ │ + bne ecab0 <__cxa_atexit@plt+0xe067c> │ │ │ │ ldr r6, [r3, #6] │ │ │ │ - ldr r2, [pc, #232] @ e3be4 <__cxa_atexit@plt+0xd77b0> │ │ │ │ + ldr r2, [pc, #232] @ ecb3c <__cxa_atexit@plt+0xe0708> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #8] │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e3ba8 <__cxa_atexit@plt+0xd7774> │ │ │ │ + beq ecb00 <__cxa_atexit@plt+0xe06cc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e3bc4 <__cxa_atexit@plt+0xd7790> │ │ │ │ - ldr r3, [pc, #196] @ e3bf0 <__cxa_atexit@plt+0xd77bc> │ │ │ │ + bcc ecb1c <__cxa_atexit@plt+0xe06e8> │ │ │ │ + ldr r3, [pc, #196] @ ecb48 <__cxa_atexit@plt+0xe0714> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #192] @ e3bf4 <__cxa_atexit@plt+0xd77c0> │ │ │ │ + ldr r2, [pc, #192] @ ecb4c <__cxa_atexit@plt+0xe0718> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r6, [pc, #128] @ e3be0 <__cxa_atexit@plt+0xd77ac> │ │ │ │ + ldr r6, [pc, #128] @ ecb38 <__cxa_atexit@plt+0xe0704> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e3bb8 <__cxa_atexit@plt+0xd7784> │ │ │ │ + beq ecb10 <__cxa_atexit@plt+0xe06dc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e3bd4 <__cxa_atexit@plt+0xd77a0> │ │ │ │ - ldr r3, [pc, #100] @ e3be8 <__cxa_atexit@plt+0xd77b4> │ │ │ │ + bcc ecb2c <__cxa_atexit@plt+0xe06f8> │ │ │ │ + ldr r3, [pc, #100] @ ecb40 <__cxa_atexit@plt+0xe070c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #96] @ e3bec <__cxa_atexit@plt+0xd77b8> │ │ │ │ + ldr r2, [pc, #96] @ ecb44 <__cxa_atexit@plt+0xe0710> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ @@ -220654,943 +229828,943 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ @ instruction: 0xffffb924 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ @ instruction: 0xffffbc34 │ │ │ │ - biceq pc, sl, r0, asr #1 │ │ │ │ + biceq r6, sl, r8, lsr #14 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e3c4c <__cxa_atexit@plt+0xd7818> │ │ │ │ - ldr r3, [pc, #56] @ e3c58 <__cxa_atexit@plt+0xd7824> │ │ │ │ + bcc ecba4 <__cxa_atexit@plt+0xe0770> │ │ │ │ + ldr r3, [pc, #56] @ ecbb0 <__cxa_atexit@plt+0xe077c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4]! │ │ │ │ - ldr r1, [pc, #48] @ e3c5c <__cxa_atexit@plt+0xd7828> │ │ │ │ + ldr r1, [pc, #48] @ ecbb4 <__cxa_atexit@plt+0xe0780> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r2, [r8, #8] │ │ │ │ str r0, [r8, #12] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xffffbb3c │ │ │ │ - biceq pc, sl, r8, asr r0 @ │ │ │ │ + biceq r6, sl, r0, asr #13 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne e3c90 <__cxa_atexit@plt+0xd785c> │ │ │ │ + bne ecbe8 <__cxa_atexit@plt+0xe07b4> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e3cc0 <__cxa_atexit@plt+0xd788c> │ │ │ │ + b ecc18 <__cxa_atexit@plt+0xe07e4> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r6 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e3ce8 <__cxa_atexit@plt+0xd78b4> │ │ │ │ + bcc ecc40 <__cxa_atexit@plt+0xe080c> │ │ │ │ str r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #64] @ e3cf4 <__cxa_atexit@plt+0xd78c0> │ │ │ │ + ldr r2, [pc, #64] @ ecc4c <__cxa_atexit@plt+0xe0818> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r1, {r2, r7} │ │ │ │ str r3, [r1, #12] │ │ │ │ sub r3, r6, #6 │ │ │ │ - ldr r7, [pc, #48] @ e3cf8 <__cxa_atexit@plt+0xd78c4> │ │ │ │ + ldr r7, [pc, #48] @ ecc50 <__cxa_atexit@plt+0xe081c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r3, [r5, #16] │ │ │ │ stm r5, {r3, r7, sl} │ │ │ │ str r2, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r6, r8, ror #1 │ │ │ │ + bicseq sp, pc, r8, lsl #3 │ │ │ │ @ instruction: 0xffffe098 │ │ │ │ - strheq lr, [sl, #252] @ 0xfc │ │ │ │ + biceq r6, sl, r4, lsr #12 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e3d48 <__cxa_atexit@plt+0xd7914> │ │ │ │ - ldr r3, [pc, #48] @ e3d54 <__cxa_atexit@plt+0xd7920> │ │ │ │ + bcc ecca0 <__cxa_atexit@plt+0xe086c> │ │ │ │ + ldr r3, [pc, #48] @ eccac <__cxa_atexit@plt+0xe0878> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ e3d58 <__cxa_atexit@plt+0xd7924> │ │ │ │ + ldr r2, [pc, #44] @ eccb0 <__cxa_atexit@plt+0xe087c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xffffb784 │ │ │ │ - biceq lr, sl, ip, asr pc │ │ │ │ + biceq r6, sl, r4, asr #11 │ │ │ │ andeq r0, r0, r9, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e3db0 <__cxa_atexit@plt+0xd797c> │ │ │ │ + bne ecd08 <__cxa_atexit@plt+0xe08d4> │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e3e14 <__cxa_atexit@plt+0xd79e0> │ │ │ │ - ldr r0, [pc, #160] @ e3e38 <__cxa_atexit@plt+0xd7a04> │ │ │ │ + bcc ecd6c <__cxa_atexit@plt+0xe0938> │ │ │ │ + ldr r0, [pc, #160] @ ecd90 <__cxa_atexit@plt+0xe095c> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r0, [r3, #4]! │ │ │ │ str r1, [r3, #8] │ │ │ │ str r3, [r5, #16] │ │ │ │ str r7, [r5, #20] │ │ │ │ - b e3dec <__cxa_atexit@plt+0xd79b8> │ │ │ │ + b ecd44 <__cxa_atexit@plt+0xe0910> │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc e3e20 <__cxa_atexit@plt+0xd79ec> │ │ │ │ - ldr r0, [pc, #104] @ e3e2c <__cxa_atexit@plt+0xd79f8> │ │ │ │ + bcc ecd78 <__cxa_atexit@plt+0xe0944> │ │ │ │ + ldr r0, [pc, #104] @ ecd84 <__cxa_atexit@plt+0xe0950> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r0, [r3, #16]! │ │ │ │ str r3, [r5, #16] │ │ │ │ str r1, [r3, #8] │ │ │ │ - ldr r1, [pc, #84] @ e3e30 <__cxa_atexit@plt+0xd79fc> │ │ │ │ + ldr r1, [pc, #84] @ ecd88 <__cxa_atexit@plt+0xe0954> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r7, [r3, #-8] │ │ │ │ str r2, [r3, #-4] │ │ │ │ sub r2, r6, #18 │ │ │ │ - ldr r7, [pc, #64] @ e3e34 <__cxa_atexit@plt+0xd7a00> │ │ │ │ + ldr r7, [pc, #64] @ ecd8c <__cxa_atexit@plt+0xe0958> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str r2, [r5, #16] │ │ │ │ stm r5, {r2, r7, sl} │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffb7d4 │ │ │ │ - mvneq r5, r0, asr #31 │ │ │ │ + bicseq sp, pc, r0, rrx │ │ │ │ @ instruction: 0xffffdf6c │ │ │ │ @ instruction: 0xffffb8e8 │ │ │ │ - biceq lr, sl, ip, ror lr │ │ │ │ + biceq r6, sl, r4, ror #9 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne e3e84 <__cxa_atexit@plt+0xd7a50> │ │ │ │ - ldr r7, [pc, #124] @ e3ed8 <__cxa_atexit@plt+0xd7aa4> │ │ │ │ + bne ecddc <__cxa_atexit@plt+0xe09a8> │ │ │ │ + ldr r7, [pc, #124] @ ece30 <__cxa_atexit@plt+0xe09fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r3, [r5, #12] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr r9, [r5, #20] │ │ │ │ ldr r8, [r5, #32] │ │ │ │ str sl, [r5, #16] │ │ │ │ stm r5, {r2, r7} │ │ │ │ str r2, [r5, #8] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r7, [r5, #12] │ │ │ │ - ldr r2, [pc, #64] @ e3ed0 <__cxa_atexit@plt+0xd7a9c> │ │ │ │ + ldr r2, [pc, #64] @ ece28 <__cxa_atexit@plt+0xe09f4> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e3ec4 <__cxa_atexit@plt+0xd7a90> │ │ │ │ + beq ece1c <__cxa_atexit@plt+0xe09e8> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r3, [pc, #40] @ e3ed4 <__cxa_atexit@plt+0xd7aa0> │ │ │ │ + ldr r3, [pc, #40] @ ece2c <__cxa_atexit@plt+0xe09f8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #12]! │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r3, [r5, #8] │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r3 │ │ │ │ muleq r0, r0, r3 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - ldrdeq lr, [sl, #220] @ 0xdc │ │ │ │ + biceq r6, sl, r4, asr #8 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne e3f24 <__cxa_atexit@plt+0xd7af0> │ │ │ │ - ldr r7, [pc, #172] @ e3fa8 <__cxa_atexit@plt+0xd7b74> │ │ │ │ + bne ece7c <__cxa_atexit@plt+0xe0a48> │ │ │ │ + ldr r7, [pc, #172] @ ecf00 <__cxa_atexit@plt+0xe0acc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r3, [r5, #12] │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r3, r7, sl} │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #8]! │ │ │ │ - ldr r2, [pc, #104] @ e3f9c <__cxa_atexit@plt+0xd7b68> │ │ │ │ + ldr r2, [pc, #104] @ ecef4 <__cxa_atexit@plt+0xe0ac0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e3f88 <__cxa_atexit@plt+0xd7b54> │ │ │ │ - ldr r2, [pc, #88] @ e3fa0 <__cxa_atexit@plt+0xd7b6c> │ │ │ │ + beq ecee0 <__cxa_atexit@plt+0xe0aac> │ │ │ │ + ldr r2, [pc, #88] @ ecef8 <__cxa_atexit@plt+0xe0ac4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r5, #12] │ │ │ │ tst sl, #3 │ │ │ │ - beq e3f90 <__cxa_atexit@plt+0xd7b5c> │ │ │ │ - ldr r2, [pc, #60] @ e3fa4 <__cxa_atexit@plt+0xd7b70> │ │ │ │ + beq ecee8 <__cxa_atexit@plt+0xe0ab4> │ │ │ │ + ldr r2, [pc, #60] @ ecefc <__cxa_atexit@plt+0xe0ac8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5, #8] │ │ │ │ str r1, [r5, #12] │ │ │ │ str r2, [r5, #16] │ │ │ │ mov r5, r3 │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffde64 │ │ │ │ - biceq lr, sl, ip, lsl #26 │ │ │ │ + biceq r6, sl, r4, ror r3 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #72] @ e4008 <__cxa_atexit@plt+0xd7bd4> │ │ │ │ + ldr r3, [pc, #72] @ ecf60 <__cxa_atexit@plt+0xe0b2c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #12] │ │ │ │ tst sl, #3 │ │ │ │ - beq e3ffc <__cxa_atexit@plt+0xd7bc8> │ │ │ │ - ldr r3, [pc, #44] @ e400c <__cxa_atexit@plt+0xd7bd8> │ │ │ │ + beq ecf54 <__cxa_atexit@plt+0xe0b20> │ │ │ │ + ldr r3, [pc, #44] @ ecf64 <__cxa_atexit@plt+0xe0b30> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r3, [r5, #8] │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - biceq lr, sl, r8, lsr #25 │ │ │ │ + biceq r6, sl, r0, lsl r3 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ - ldr r1, [pc, #40] @ e4050 <__cxa_atexit@plt+0xd7c1c> │ │ │ │ + ldr r1, [pc, #40] @ ecfa8 <__cxa_atexit@plt+0xe0b74> │ │ │ │ add r1, pc, r1 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #8]! │ │ │ │ ldr r2, [r3, #-4] │ │ │ │ ldr r9, [r3, #8] │ │ │ │ ldr r8, [r3, #20] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ mov r5, r3 │ │ │ │ mov sl, r7 │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq lr, sl, r4, ror #24 │ │ │ │ + biceq r6, sl, ip, asr #5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ stmdb r5, {r8, r9, sl} │ │ │ │ str r7, [r5] │ │ │ │ sub lr, r5, #16 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e40e4 <__cxa_atexit@plt+0xd7cb0> │ │ │ │ - ldr r1, [pc, #120] @ e4100 <__cxa_atexit@plt+0xd7ccc> │ │ │ │ + bcc ed03c <__cxa_atexit@plt+0xe0c08> │ │ │ │ + ldr r1, [pc, #120] @ ed058 <__cxa_atexit@plt+0xe0c24> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #116] @ e4104 <__cxa_atexit@plt+0xd7cd0> │ │ │ │ + ldr r0, [pc, #116] @ ed05c <__cxa_atexit@plt+0xe0c28> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldmdb r5, {r2, r7} │ │ │ │ str r1, [r5, #-16] │ │ │ │ sub r1, r6, #3 │ │ │ │ str r1, [r5, #-4] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq e40d8 <__cxa_atexit@plt+0xd7ca4> │ │ │ │ - ldr r3, [pc, #84] @ e4108 <__cxa_atexit@plt+0xd7cd4> │ │ │ │ + beq ed030 <__cxa_atexit@plt+0xe0bfc> │ │ │ │ + ldr r3, [pc, #84] @ ed060 <__cxa_atexit@plt+0xe0c2c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-12] │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ str r7, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r7, [r5, #-12] │ │ │ │ stmdb r5, {r1, sl} │ │ │ │ str r1, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, lr │ │ │ │ bx r0 │ │ │ │ - ldr r0, [pc, #32] @ e410c <__cxa_atexit@plt+0xd7cd8> │ │ │ │ + ldr r0, [pc, #32] @ ed064 <__cxa_atexit@plt+0xe0c30> │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #8 │ │ │ │ str r1, [r4, #828] @ 0x33c │ │ │ │ str r0, [lr] │ │ │ │ mov r5, lr │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ - mvneq r5, r8, lsr sp │ │ │ │ + ldrsbeq ip, [pc, #216] @ ed13c <__cxa_atexit@plt+0xe0d08> │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq lr, sl, r8, lsr #23 │ │ │ │ + biceq r6, sl, r0, lsl r2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e4198 <__cxa_atexit@plt+0xd7d64> │ │ │ │ - ldr r2, [pc, #120] @ e41b0 <__cxa_atexit@plt+0xd7d7c> │ │ │ │ + bcc ed0f0 <__cxa_atexit@plt+0xe0cbc> │ │ │ │ + ldr r2, [pc, #120] @ ed108 <__cxa_atexit@plt+0xe0cd4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ e41b4 <__cxa_atexit@plt+0xd7d80> │ │ │ │ + ldr r1, [pc, #116] @ ed10c <__cxa_atexit@plt+0xe0cd8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ sub r2, r6, #3 │ │ │ │ str r2, [r5, #12] │ │ │ │ str r1, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq e4190 <__cxa_atexit@plt+0xd7d5c> │ │ │ │ - ldr r3, [pc, #76] @ e41b8 <__cxa_atexit@plt+0xd7d84> │ │ │ │ + beq ed0e8 <__cxa_atexit@plt+0xe0cb4> │ │ │ │ + ldr r3, [pc, #76] @ ed110 <__cxa_atexit@plt+0xe0cdc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5, #-4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ str r2, [r5, #8] │ │ │ │ str sl, [r5, #12] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ e41bc <__cxa_atexit@plt+0xd7d88> │ │ │ │ + ldr r3, [pc, #28] @ ed114 <__cxa_atexit@plt+0xe0ce0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mvneq r5, r8, lsl #25 │ │ │ │ + bicseq ip, pc, r8, lsr #26 │ │ │ │ @ instruction: 0xfffffd78 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ - strdeq lr, [sl, #168] @ 0xa8 │ │ │ │ + biceq r6, sl, r0, ror #2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ e41fc <__cxa_atexit@plt+0xd7dc8> │ │ │ │ + ldr r3, [pc, #40] @ ed154 <__cxa_atexit@plt+0xe0d20> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5, #-4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ str r2, [r5, #8] │ │ │ │ str sl, [r5, #12] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ @ instruction: 0xfffffd10 │ │ │ │ - strheq lr, [sl, #168] @ 0xa8 │ │ │ │ + biceq r6, sl, r0, lsr #2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r3, [pc, #24] @ e4230 <__cxa_atexit@plt+0xd7dfc> │ │ │ │ + ldr r3, [pc, #24] @ ed188 <__cxa_atexit@plt+0xe0d54> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #8]! │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r3, [r5, #8] │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq lr, sl, r4, lsl #21 │ │ │ │ + biceq r6, sl, ip, ror #1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ stmdb r5, {r8, r9, sl} │ │ │ │ str r7, [r5] │ │ │ │ sub lr, r5, #16 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e42c0 <__cxa_atexit@plt+0xd7e8c> │ │ │ │ - ldr r1, [pc, #116] @ e42dc <__cxa_atexit@plt+0xd7ea8> │ │ │ │ + bcc ed218 <__cxa_atexit@plt+0xe0de4> │ │ │ │ + ldr r1, [pc, #116] @ ed234 <__cxa_atexit@plt+0xe0e00> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #112] @ e42e0 <__cxa_atexit@plt+0xd7eac> │ │ │ │ + ldr r0, [pc, #112] @ ed238 <__cxa_atexit@plt+0xe0e04> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldmdb r5, {r2, r7} │ │ │ │ str r1, [r5, #-16] │ │ │ │ sub r1, r6, #3 │ │ │ │ str r1, [r5, #-4] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq e42b4 <__cxa_atexit@plt+0xd7e80> │ │ │ │ - ldr r3, [pc, #80] @ e42e4 <__cxa_atexit@plt+0xd7eb0> │ │ │ │ + beq ed20c <__cxa_atexit@plt+0xe0dd8> │ │ │ │ + ldr r3, [pc, #80] @ ed23c <__cxa_atexit@plt+0xe0e08> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-12] │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ str r7, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, lr │ │ │ │ bx r0 │ │ │ │ - ldr r0, [pc, #32] @ e42e8 <__cxa_atexit@plt+0xd7eb4> │ │ │ │ + ldr r0, [pc, #32] @ ed240 <__cxa_atexit@plt+0xe0e0c> │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #8 │ │ │ │ str r1, [r4, #828] @ 0x33c │ │ │ │ str r0, [lr] │ │ │ │ mov r5, lr │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ - mvneq r5, r8, asr fp │ │ │ │ + ldrsheq ip, [pc, #184] @ ed2f8 <__cxa_atexit@plt+0xe0ec4> │ │ │ │ @ instruction: 0xffffdacc │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq lr, sl, ip, asr #19 │ │ │ │ + biceq r6, sl, r4, lsr r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e4374 <__cxa_atexit@plt+0xd7f40> │ │ │ │ - ldr r2, [pc, #120] @ e438c <__cxa_atexit@plt+0xd7f58> │ │ │ │ + bcc ed2cc <__cxa_atexit@plt+0xe0e98> │ │ │ │ + ldr r2, [pc, #120] @ ed2e4 <__cxa_atexit@plt+0xe0eb0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ e4390 <__cxa_atexit@plt+0xd7f5c> │ │ │ │ + ldr r1, [pc, #116] @ ed2e8 <__cxa_atexit@plt+0xe0eb4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ sub r2, r6, #3 │ │ │ │ str r2, [r5, #12] │ │ │ │ str r1, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq e436c <__cxa_atexit@plt+0xd7f38> │ │ │ │ - ldr r3, [pc, #76] @ e4394 <__cxa_atexit@plt+0xd7f60> │ │ │ │ + beq ed2c4 <__cxa_atexit@plt+0xe0e90> │ │ │ │ + ldr r3, [pc, #76] @ ed2ec <__cxa_atexit@plt+0xe0eb8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r2, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ e4398 <__cxa_atexit@plt+0xd7f64> │ │ │ │ + ldr r3, [pc, #28] @ ed2f0 <__cxa_atexit@plt+0xe0ebc> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mvneq r5, ip, lsr #21 │ │ │ │ + bicseq ip, pc, ip, asr #22 │ │ │ │ @ instruction: 0xffffda18 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ - biceq lr, sl, ip, lsl r9 │ │ │ │ + biceq r5, sl, r4, lsl #31 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ e43d8 <__cxa_atexit@plt+0xd7fa4> │ │ │ │ + ldr r3, [pc, #40] @ ed330 <__cxa_atexit@plt+0xe0efc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ @ instruction: 0xffffd9b0 │ │ │ │ - ldrdeq lr, [sl, #140] @ 0x8c │ │ │ │ + biceq r5, sl, r4, asr #30 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ e4414 <__cxa_atexit@plt+0xd7fe0> │ │ │ │ + ldr r3, [pc, #36] @ ed36c <__cxa_atexit@plt+0xe0f38> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r3, [r5, #8] │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #12] @ e4418 <__cxa_atexit@plt+0xd7fe4> │ │ │ │ + ldr r7, [pc, #12] @ ed370 <__cxa_atexit@plt+0xe0f3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add sl, r7, #1 │ │ │ │ - b dd3bc <__cxa_atexit@plt+0xd0f88> │ │ │ │ + b e6314 <__cxa_atexit@plt+0xd9ee0> │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r5, ip, asr r9 │ │ │ │ - @ instruction: 0x01cae89c │ │ │ │ + ldrsheq ip, [pc, #156] @ ed414 <__cxa_atexit@plt+0xe0fe0> │ │ │ │ + biceq r5, sl, r4, lsl #30 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ stmdb r5, {r8, r9, sl} │ │ │ │ str r7, [r5] │ │ │ │ sub lr, r5, #16 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e44a8 <__cxa_atexit@plt+0xd8074> │ │ │ │ - ldr r1, [pc, #116] @ e44c4 <__cxa_atexit@plt+0xd8090> │ │ │ │ + bcc ed400 <__cxa_atexit@plt+0xe0fcc> │ │ │ │ + ldr r1, [pc, #116] @ ed41c <__cxa_atexit@plt+0xe0fe8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #112] @ e44c8 <__cxa_atexit@plt+0xd8094> │ │ │ │ + ldr r0, [pc, #112] @ ed420 <__cxa_atexit@plt+0xe0fec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldmdb r5, {r2, r7} │ │ │ │ str r1, [r5, #-16] │ │ │ │ sub r1, r6, #3 │ │ │ │ str r1, [r5, #-4] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq e449c <__cxa_atexit@plt+0xd8068> │ │ │ │ - ldr r3, [pc, #80] @ e44cc <__cxa_atexit@plt+0xd8098> │ │ │ │ + beq ed3f4 <__cxa_atexit@plt+0xe0fc0> │ │ │ │ + ldr r3, [pc, #80] @ ed424 <__cxa_atexit@plt+0xe0ff0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-12] │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ str r7, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-24]! @ 0xffffffe8 │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, lr │ │ │ │ bx r0 │ │ │ │ - ldr r0, [pc, #32] @ e44d0 <__cxa_atexit@plt+0xd809c> │ │ │ │ + ldr r0, [pc, #32] @ ed428 <__cxa_atexit@plt+0xe0ff4> │ │ │ │ add r0, pc, r0 │ │ │ │ mov r1, #8 │ │ │ │ str r1, [r4, #828] @ 0x33c │ │ │ │ str r0, [lr] │ │ │ │ mov r5, lr │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ - mvneq r5, r0, ror r9 │ │ │ │ + bicseq ip, pc, r0, lsl sl @ │ │ │ │ @ instruction: 0xffffd8e4 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq lr, sl, r4, ror #15 │ │ │ │ + biceq r5, sl, ip, asr #28 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e455c <__cxa_atexit@plt+0xd8128> │ │ │ │ - ldr r2, [pc, #120] @ e4574 <__cxa_atexit@plt+0xd8140> │ │ │ │ + bcc ed4b4 <__cxa_atexit@plt+0xe1080> │ │ │ │ + ldr r2, [pc, #120] @ ed4cc <__cxa_atexit@plt+0xe1098> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ e4578 <__cxa_atexit@plt+0xd8144> │ │ │ │ + ldr r1, [pc, #116] @ ed4d0 <__cxa_atexit@plt+0xe109c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ sub r2, r6, #3 │ │ │ │ str r2, [r5, #12] │ │ │ │ str r1, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq e4554 <__cxa_atexit@plt+0xd8120> │ │ │ │ - ldr r3, [pc, #76] @ e457c <__cxa_atexit@plt+0xd8148> │ │ │ │ + beq ed4ac <__cxa_atexit@plt+0xe1078> │ │ │ │ + ldr r3, [pc, #76] @ ed4d4 <__cxa_atexit@plt+0xe10a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r2, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ e4580 <__cxa_atexit@plt+0xd814c> │ │ │ │ + ldr r3, [pc, #28] @ ed4d8 <__cxa_atexit@plt+0xe10a4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ muleq r0, r0, r0 │ │ │ │ - mvneq r5, r4, asr #17 │ │ │ │ + bicseq ip, pc, r4, ror #18 │ │ │ │ @ instruction: 0xffffd830 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ - biceq lr, sl, r4, lsr r7 │ │ │ │ + @ instruction: 0x01ca5d9c │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #40] @ e45c0 <__cxa_atexit@plt+0xd818c> │ │ │ │ + ldr r3, [pc, #40] @ ed518 <__cxa_atexit@plt+0xe10e4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ str r7, [r5, #12] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ - b dcd00 <__cxa_atexit@plt+0xd08cc> │ │ │ │ + b e5c58 <__cxa_atexit@plt+0xd9824> │ │ │ │ @ instruction: 0xffffd7c8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e45fc <__cxa_atexit@plt+0xd81c8> │ │ │ │ - ldr r3, [pc, #40] @ e4614 <__cxa_atexit@plt+0xd81e0> │ │ │ │ + bcc ed554 <__cxa_atexit@plt+0xe1120> │ │ │ │ + ldr r3, [pc, #40] @ ed56c <__cxa_atexit@plt+0xe1138> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e4618 <__cxa_atexit@plt+0xd81e4> │ │ │ │ + ldr r7, [pc, #20] @ ed570 <__cxa_atexit@plt+0xe113c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrdeq r5, [r0, #188]! @ 0xbc │ │ │ │ - biceq lr, sl, r8, lsl r7 │ │ │ │ + bicseq ip, pc, r8, lsr #25 │ │ │ │ + biceq r5, sl, r0, lsl #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e4654 <__cxa_atexit@plt+0xd8220> │ │ │ │ - ldr r3, [pc, #40] @ e466c <__cxa_atexit@plt+0xd8238> │ │ │ │ + bcc ed5ac <__cxa_atexit@plt+0xe1178> │ │ │ │ + ldr r3, [pc, #40] @ ed5c4 <__cxa_atexit@plt+0xe1190> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e4670 <__cxa_atexit@plt+0xd823c> │ │ │ │ + ldr r7, [pc, #20] @ ed5c8 <__cxa_atexit@plt+0xe1194> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r8, lsl #23 │ │ │ │ - biceq lr, sl, r4, asr #13 │ │ │ │ + bicseq ip, pc, r4, asr ip @ │ │ │ │ + biceq r5, sl, ip, lsr #26 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e46b4 <__cxa_atexit@plt+0xd8280> │ │ │ │ - ldr r3, [pc, #48] @ e46cc <__cxa_atexit@plt+0xd8298> │ │ │ │ + bcc ed60c <__cxa_atexit@plt+0xe11d8> │ │ │ │ + ldr r3, [pc, #48] @ ed624 <__cxa_atexit@plt+0xe11f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ stmib r7, {r3, r8, r9, sl} │ │ │ │ str r2, [r7, #20] │ │ │ │ sub r7, r6, #15 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e46d0 <__cxa_atexit@plt+0xd829c> │ │ │ │ + ldr r7, [pc, #20] @ ed628 <__cxa_atexit@plt+0xe11f4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r8, lsr fp │ │ │ │ - biceq lr, sl, r8, ror #12 │ │ │ │ - @ instruction: 0x01b36e6b │ │ │ │ + bicseq ip, pc, r4, lsl #24 │ │ │ │ + ldrdeq r5, [sl, #192] @ 0xc0 │ │ │ │ + @ instruction: 0x01b2e186 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b36eab │ │ │ │ + @ instruction: 0x01b2e1c6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b36eec │ │ │ │ + @ instruction: 0x01b2e207 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r2, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b36f29 │ │ │ │ + @ instruction: 0x01b2e244 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - biceq lr, sl, r0, lsl r6 │ │ │ │ + biceq r5, sl, r8, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b e532c <__cxa_atexit@plt+0xd8ef8> │ │ │ │ - ldrdeq lr, [sl, #88] @ 0x58 │ │ │ │ + b ee284 <__cxa_atexit@plt+0xe1e50> │ │ │ │ + biceq r5, sl, r0, asr #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e4784 <__cxa_atexit@plt+0xd8350> │ │ │ │ - ldr r2, [pc, #36] @ e478c <__cxa_atexit@plt+0xd8358> │ │ │ │ + bhi ed6dc <__cxa_atexit@plt+0xe12a8> │ │ │ │ + ldr r2, [pc, #36] @ ed6e4 <__cxa_atexit@plt+0xe12b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ e4790 <__cxa_atexit@plt+0xd835c> │ │ │ │ + ldr r5, [pc, #28] @ ed6e8 <__cxa_atexit@plt+0xe12b4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ + b ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, lsl #12 │ │ │ │ - strdeq r5, [r0, #84]! @ 0x54 │ │ │ │ - biceq lr, sl, ip, lsl #11 │ │ │ │ + bicseq ip, pc, ip, lsr #13 │ │ │ │ + @ instruction: 0x01dfc694 │ │ │ │ + strdeq r5, [sl, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e47cc <__cxa_atexit@plt+0xd8398> │ │ │ │ + bhi ed724 <__cxa_atexit@plt+0xe12f0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e47d4 <__cxa_atexit@plt+0xd83a0> │ │ │ │ + ldr r1, [pc, #24] @ ed72c <__cxa_atexit@plt+0xe12f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ + b ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r5, [r0, #88]! @ 0x58 │ │ │ │ - biceq lr, sl, r8, asr #10 │ │ │ │ + bicseq ip, pc, r8, asr r6 @ │ │ │ │ + strheq r5, [sl, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e4810 <__cxa_atexit@plt+0xd83dc> │ │ │ │ + bhi ed768 <__cxa_atexit@plt+0xe1334> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e4818 <__cxa_atexit@plt+0xd83e4> │ │ │ │ + ldr r1, [pc, #24] @ ed770 <__cxa_atexit@plt+0xe133c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ + b ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r4, ror r5 │ │ │ │ - biceq lr, sl, r4, lsl #10 │ │ │ │ + bicseq ip, pc, r4, lsl r6 @ │ │ │ │ + biceq r5, sl, ip, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e4854 <__cxa_atexit@plt+0xd8420> │ │ │ │ + bhi ed7ac <__cxa_atexit@plt+0xe1378> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e485c <__cxa_atexit@plt+0xd8428> │ │ │ │ + ldr r1, [pc, #24] @ ed7b4 <__cxa_atexit@plt+0xe1380> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ + b ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, r0, lsr r5 │ │ │ │ - biceq lr, sl, r0, asr #9 │ │ │ │ + ldrsbeq ip, [pc, #80] @ ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ + biceq r5, sl, r8, lsr #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e4898 <__cxa_atexit@plt+0xd8464> │ │ │ │ + bhi ed7f0 <__cxa_atexit@plt+0xe13bc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e48a0 <__cxa_atexit@plt+0xd846c> │ │ │ │ + ldr r1, [pc, #24] @ ed7f8 <__cxa_atexit@plt+0xe13c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ + b ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r5, ip, ror #9 │ │ │ │ - biceq lr, sl, r8, ror r4 │ │ │ │ + bicseq ip, pc, ip, lsl #11 │ │ │ │ + biceq r5, sl, r0, ror #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e493c <__cxa_atexit@plt+0xd8508> │ │ │ │ - ldr r2, [pc, #124] @ e4944 <__cxa_atexit@plt+0xd8510> │ │ │ │ + bhi ed894 <__cxa_atexit@plt+0xe1460> │ │ │ │ + ldr r2, [pc, #124] @ ed89c <__cxa_atexit@plt+0xe1468> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-16]! │ │ │ │ stmib r3, {r0, r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e4910 <__cxa_atexit@plt+0xd84dc> │ │ │ │ + beq ed868 <__cxa_atexit@plt+0xe1434> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e4920 <__cxa_atexit@plt+0xd84ec> │ │ │ │ - ldr r3, [pc, #84] @ e4948 <__cxa_atexit@plt+0xd8514> │ │ │ │ + bne ed878 <__cxa_atexit@plt+0xe1444> │ │ │ │ + ldr r3, [pc, #84] @ ed8a0 <__cxa_atexit@plt+0xe146c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq e4934 <__cxa_atexit@plt+0xd8500> │ │ │ │ - b e49c0 <__cxa_atexit@plt+0xd858c> │ │ │ │ + beq ed88c <__cxa_atexit@plt+0xe1458> │ │ │ │ + b ed918 <__cxa_atexit@plt+0xe14e4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ e494c <__cxa_atexit@plt+0xd8518> │ │ │ │ + ldr r7, [pc, #36] @ ed8a4 <__cxa_atexit@plt+0xe1470> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - mvneq r5, r0, asr #8 │ │ │ │ - ldrdeq lr, [sl, #48] @ 0x30 │ │ │ │ + bicseq ip, pc, r0, ror #9 │ │ │ │ + biceq r5, sl, r8, lsr sl │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e4990 <__cxa_atexit@plt+0xd855c> │ │ │ │ + bne ed8e8 <__cxa_atexit@plt+0xe14b4> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ e49ac <__cxa_atexit@plt+0xd8578> │ │ │ │ + ldr r2, [pc, #48] @ ed904 <__cxa_atexit@plt+0xe14d0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e49a4 <__cxa_atexit@plt+0xd8570> │ │ │ │ - b e49c0 <__cxa_atexit@plt+0xd858c> │ │ │ │ - ldr r7, [pc, #24] @ e49b0 <__cxa_atexit@plt+0xd857c> │ │ │ │ + beq ed8fc <__cxa_atexit@plt+0xe14c8> │ │ │ │ + b ed918 <__cxa_atexit@plt+0xe14e4> │ │ │ │ + ldr r7, [pc, #24] @ ed908 <__cxa_atexit@plt+0xe14d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - ldrdeq r5, [r0, #48]! @ 0x30 │ │ │ │ - biceq lr, sl, ip, ror #6 │ │ │ │ + bicseq ip, pc, r0, ror r4 @ │ │ │ │ + ldrdeq r5, [sl, #148] @ 0x94 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e4aa8 <__cxa_atexit@plt+0xd8674> │ │ │ │ + bcc eda00 <__cxa_atexit@plt+0xe15cc> │ │ │ │ ldr r0, [r2, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ cmp r0, #34 @ 0x22 │ │ │ │ - beq e4a0c <__cxa_atexit@plt+0xd85d8> │ │ │ │ + beq ed964 <__cxa_atexit@plt+0xe1530> │ │ │ │ cmp r0, #92 @ 0x5c │ │ │ │ - bne e4a68 <__cxa_atexit@plt+0xd8634> │ │ │ │ - ldr r3, [pc, #216] @ e4ad0 <__cxa_atexit@plt+0xd869c> │ │ │ │ + bne ed9c0 <__cxa_atexit@plt+0xe158c> │ │ │ │ + ldr r3, [pc, #216] @ eda28 <__cxa_atexit@plt+0xe15f4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq e4aa0 <__cxa_atexit@plt+0xd866c> │ │ │ │ - b e4ae0 <__cxa_atexit@plt+0xd86ac> │ │ │ │ - ldr r2, [pc, #176] @ e4ac4 <__cxa_atexit@plt+0xd8690> │ │ │ │ + beq ed9f8 <__cxa_atexit@plt+0xe15c4> │ │ │ │ + b eda38 <__cxa_atexit@plt+0xe1604> │ │ │ │ + ldr r2, [pc, #176] @ eda1c <__cxa_atexit@plt+0xe15e8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub lr, r3, #18 │ │ │ │ - ldr r0, [pc, #160] @ e4ac8 <__cxa_atexit@plt+0xd8694> │ │ │ │ + ldr r0, [pc, #160] @ eda20 <__cxa_atexit@plt+0xe15ec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r2, r0, #225 @ 0xe1 │ │ │ │ add r2, r2, #512 @ 0x200 │ │ │ │ - ldr r8, [pc, #148] @ e4acc <__cxa_atexit@plt+0xd8698> │ │ │ │ + ldr r8, [pc, #148] @ eda24 <__cxa_atexit@plt+0xe15f0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ add r0, r0, #17 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ add r1, r6, #20 │ │ │ │ stm r1, {r0, r6, r8} │ │ │ │ str r2, [r6, #32] │ │ │ │ str lr, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr lr, [pc, #76] @ e4abc <__cxa_atexit@plt+0xd8688> │ │ │ │ + ldr lr, [pc, #76] @ eda14 <__cxa_atexit@plt+0xe15e0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #64] @ e4ac0 <__cxa_atexit@plt+0xd868c> │ │ │ │ + ldr lr, [pc, #64] @ eda18 <__cxa_atexit@plt+0xe15e4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ add r6, r6, #24 │ │ │ │ @@ -221600,97 +230774,97 @@ │ │ │ │ bx r0 │ │ │ │ mov r7, #40 @ 0x28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd2c │ │ │ │ - mvneq r5, ip, lsl r3 │ │ │ │ + ldrheq ip, [pc, #60] @ eda5c <__cxa_atexit@plt+0xe1628> │ │ │ │ @ instruction: 0xfffffdcc │ │ │ │ - @ instruction: 0x01e05398 │ │ │ │ - mvneq r5, r4, ror #6 │ │ │ │ + bicseq ip, pc, r8, lsr r4 @ │ │ │ │ + bicseq ip, pc, r4, lsl #8 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - biceq lr, sl, ip, asr #4 │ │ │ │ + strheq r5, [sl, #132] @ 0x84 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e4b18 <__cxa_atexit@plt+0xd86e4> │ │ │ │ - ldr r3, [pc, #188] @ e4bb0 <__cxa_atexit@plt+0xd877c> │ │ │ │ + bne eda70 <__cxa_atexit@plt+0xe163c> │ │ │ │ + ldr r3, [pc, #188] @ edb08 <__cxa_atexit@plt+0xe16d4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r1, [r2, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e4b7c <__cxa_atexit@plt+0xd8748> │ │ │ │ - b e4bc4 <__cxa_atexit@plt+0xd8790> │ │ │ │ + beq edad4 <__cxa_atexit@plt+0xe16a0> │ │ │ │ + b edb1c <__cxa_atexit@plt+0xe16e8> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e4b40 <__cxa_atexit@plt+0xd870c> │ │ │ │ - ldr r7, [pc, #120] @ e4ba8 <__cxa_atexit@plt+0xd8774> │ │ │ │ + bne eda98 <__cxa_atexit@plt+0xe1664> │ │ │ │ + ldr r7, [pc, #120] @ edb00 <__cxa_atexit@plt+0xe16cc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #20 │ │ │ │ - ldr r0, [pc, #112] @ e4bac <__cxa_atexit@plt+0xd8778> │ │ │ │ + ldr r0, [pc, #112] @ edb04 <__cxa_atexit@plt+0xe16d0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ str r7, [r5, #16] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e4b84 <__cxa_atexit@plt+0xd8750> │ │ │ │ + bcc edadc <__cxa_atexit@plt+0xe16a8> │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [pc, #76] @ e4bb4 <__cxa_atexit@plt+0xd8780> │ │ │ │ + ldr r1, [pc, #76] @ edb0c <__cxa_atexit@plt+0xe16d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r7} │ │ │ │ str r2, [r6, #12] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ e4ba4 <__cxa_atexit@plt+0xd8770> │ │ │ │ + ldr r6, [pc, #24] @ edafc <__cxa_atexit@plt+0xe16c8> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ - strdeq lr, [sl, #24] │ │ │ │ - biceq lr, sl, ip, ror #3 │ │ │ │ + biceq r5, sl, r0, ror #16 │ │ │ │ + biceq r5, sl, r4, asr r8 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - mvneq r5, r4, lsr r2 │ │ │ │ - biceq lr, sl, r8, ror #2 │ │ │ │ + ldrsbeq ip, [pc, #36] @ edb38 <__cxa_atexit@plt+0xe1704> │ │ │ │ + ldrdeq r5, [sl, #112] @ 0x70 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #64 @ 0x40 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e4ca4 <__cxa_atexit@plt+0xd8870> │ │ │ │ + bcc edbfc <__cxa_atexit@plt+0xe17c8> │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ add r7, r3, #4 │ │ │ │ cmp r1, #34 @ 0x22 │ │ │ │ - bne e4c68 <__cxa_atexit@plt+0xd8834> │ │ │ │ - ldr lr, [pc, #188] @ e4cb0 <__cxa_atexit@plt+0xd887c> │ │ │ │ + bne edbc0 <__cxa_atexit@plt+0xe178c> │ │ │ │ + ldr lr, [pc, #188] @ edc08 <__cxa_atexit@plt+0xe17d4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #184] @ e4cb4 <__cxa_atexit@plt+0xd8880> │ │ │ │ + ldr r8, [pc, #184] @ edc0c <__cxa_atexit@plt+0xe17d8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str lr, [r3, #4] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr lr, [pc, #168] @ e4cb8 <__cxa_atexit@plt+0xd8884> │ │ │ │ + ldr lr, [pc, #168] @ edc10 <__cxa_atexit@plt+0xe17dc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r1, lr, #225 @ 0xe1 │ │ │ │ add r1, r1, #512 @ 0x200 │ │ │ │ sub r0, r6, #30 │ │ │ │ str r8, [r3, #44] @ 0x2c │ │ │ │ str r1, [r3, #48] @ 0x30 │ │ │ │ str r0, [r3, #52] @ 0x34 │ │ │ │ @@ -221706,93 +230880,93 @@ │ │ │ │ str r8, [r3, #20] │ │ │ │ add lr, r3, #24 │ │ │ │ stm lr, {r2, r7, r8} │ │ │ │ str r1, [r3, #36] @ 0x24 │ │ │ │ str r9, [r3, #40] @ 0x28 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ - ldr lr, [pc, #76] @ e4cbc <__cxa_atexit@plt+0xd8888> │ │ │ │ + ldr lr, [pc, #76] @ edc14 <__cxa_atexit@plt+0xe17e0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r7, [r3, #28]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ str lr, [r3, #-24] @ 0xffffffe8 │ │ │ │ - ldr lr, [pc, #52] @ e4cc0 <__cxa_atexit@plt+0xd888c> │ │ │ │ + ldr lr, [pc, #52] @ edc18 <__cxa_atexit@plt+0xe17e4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r2, r3, #16 │ │ │ │ stm r2, {r1, sl, lr} │ │ │ │ str r7, [r3, #-4] │ │ │ │ sub r7, r6, #42 @ 0x2a │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc74 │ │ │ │ - mvneq r5, r0, lsr #3 │ │ │ │ - strheq r5, [r0, #16]! │ │ │ │ + bicseq ip, pc, r0, asr #4 │ │ │ │ + bicseq ip, pc, r0, asr r2 @ │ │ │ │ @ instruction: 0xfffffbb4 │ │ │ │ - mvneq r5, r0, lsl r1 │ │ │ │ + ldrheq ip, [pc, #16] @ edc30 <__cxa_atexit@plt+0xe17fc> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #16] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc e4d08 <__cxa_atexit@plt+0xd88d4> │ │ │ │ + bcc edc60 <__cxa_atexit@plt+0xe182c> │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ ldr r7, [r5, #-16] │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [pc, #44] @ e4d24 <__cxa_atexit@plt+0xd88f0> │ │ │ │ + ldr r1, [pc, #44] @ edc7c <__cxa_atexit@plt+0xe1848> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r7} │ │ │ │ str r2, [r3, #12] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ e4d28 <__cxa_atexit@plt+0xd88f4> │ │ │ │ + ldr r3, [pc, #24] @ edc80 <__cxa_atexit@plt+0xe184c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r5, r4, lsr #1 │ │ │ │ + bicseq ip, pc, r4, asr #2 │ │ │ │ @ instruction: 0xffffffb8 │ │ │ │ - strdeq sp, [sl, #244] @ 0xf4 │ │ │ │ + biceq r5, sl, ip, asr r6 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e4da4 <__cxa_atexit@plt+0xd8970> │ │ │ │ + bhi edcfc <__cxa_atexit@plt+0xe18c8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e4db0 <__cxa_atexit@plt+0xd897c> │ │ │ │ - ldr lr, [pc, #96] @ e4dc0 <__cxa_atexit@plt+0xd898c> │ │ │ │ + bcc edd08 <__cxa_atexit@plt+0xe18d4> │ │ │ │ + ldr lr, [pc, #96] @ edd18 <__cxa_atexit@plt+0xe18e4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #92] @ e4dc4 <__cxa_atexit@plt+0xd8990> │ │ │ │ + ldr r9, [pc, #92] @ edd1c <__cxa_atexit@plt+0xe18e8> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ - ldr sl, [pc, #76] @ e4dc8 <__cxa_atexit@plt+0xd8994> │ │ │ │ + ldr sl, [pc, #76] @ edd20 <__cxa_atexit@plt+0xe18ec> │ │ │ │ add sl, pc, sl │ │ │ │ str r9, [r3, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ str r7, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ mov r5, r2 │ │ │ │ - b e48b4 <__cxa_atexit@plt+0xd8480> │ │ │ │ + b ed80c <__cxa_atexit@plt+0xe13d8> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @@ -221801,334 +230975,334 @@ │ │ │ │ @ instruction: 0xfffffb34 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq sp, sl, r0, ror #30 │ │ │ │ + biceq r5, sl, r8, asr #11 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e4eac <__cxa_atexit@plt+0xd8a78> │ │ │ │ - ldr r1, [pc, #176] @ e4eb8 <__cxa_atexit@plt+0xd8a84> │ │ │ │ + bhi ede04 <__cxa_atexit@plt+0xe19d0> │ │ │ │ + ldr r1, [pc, #176] @ ede10 <__cxa_atexit@plt+0xe19dc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r2, #8] │ │ │ │ ldr r0, [r2, #12] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-20]! @ 0xffffffec │ │ │ │ - ldr r1, [pc, #156] @ e4ebc <__cxa_atexit@plt+0xd8a88> │ │ │ │ + ldr r1, [pc, #156] @ ede14 <__cxa_atexit@plt+0xe19e0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r3, #4] │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r0, r1, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e4e78 <__cxa_atexit@plt+0xd8a44> │ │ │ │ + beq eddd0 <__cxa_atexit@plt+0xe199c> │ │ │ │ str r7, [r3] │ │ │ │ cmp r2, #2 │ │ │ │ - bne e4e84 <__cxa_atexit@plt+0xd8a50> │ │ │ │ - ldr r2, [pc, #120] @ e4ec0 <__cxa_atexit@plt+0xd8a8c> │ │ │ │ + bne edddc <__cxa_atexit@plt+0xe19a8> │ │ │ │ + ldr r2, [pc, #120] @ ede18 <__cxa_atexit@plt+0xe19e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str r7, [r5, #4] │ │ │ │ tst r3, #3 │ │ │ │ - beq e4ea0 <__cxa_atexit@plt+0xd8a6c> │ │ │ │ - ldr r7, [pc, #92] @ e4ec4 <__cxa_atexit@plt+0xd8a90> │ │ │ │ + beq eddf8 <__cxa_atexit@plt+0xe19c4> │ │ │ │ + ldr r7, [pc, #92] @ ede1c <__cxa_atexit@plt+0xe19e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #60] @ e4ec8 <__cxa_atexit@plt+0xd8a94> │ │ │ │ + ldr r5, [pc, #60] @ ede20 <__cxa_atexit@plt+0xe19ec> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, fp │ │ │ │ - b e50bc <__cxa_atexit@plt+0xd8c88> │ │ │ │ + b ee014 <__cxa_atexit@plt+0xe1be0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - mvneq r4, r4, asr pc │ │ │ │ + ldrsheq fp, [pc, #244] @ edf10 <__cxa_atexit@plt+0xe1adc> │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ - mvneq r4, ip, lsl #31 │ │ │ │ - biceq sp, sl, r8, ror lr │ │ │ │ + bicseq ip, pc, ip, lsr #32 │ │ │ │ + biceq r5, sl, r0, ror #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e4f20 <__cxa_atexit@plt+0xd8aec> │ │ │ │ + bne ede78 <__cxa_atexit@plt+0xe1a44> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #68] @ e4f40 <__cxa_atexit@plt+0xd8b0c> │ │ │ │ + ldr r2, [pc, #68] @ ede98 <__cxa_atexit@plt+0xe1a64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e4f38 <__cxa_atexit@plt+0xd8b04> │ │ │ │ - ldr r3, [pc, #48] @ e4f44 <__cxa_atexit@plt+0xd8b10> │ │ │ │ + beq ede90 <__cxa_atexit@plt+0xe1a5c> │ │ │ │ + ldr r3, [pc, #48] @ ede9c <__cxa_atexit@plt+0xe1a68> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r3, [pc, #32] @ e4f48 <__cxa_atexit@plt+0xd8b14> │ │ │ │ + ldr r3, [pc, #32] @ edea0 <__cxa_atexit@plt+0xe1a6c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b e50bc <__cxa_atexit@plt+0xd8c88> │ │ │ │ + b ee014 <__cxa_atexit@plt+0xe1be0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - strdeq r4, [r0, #224]! @ 0xe0 │ │ │ │ - strdeq sp, [sl, #216] @ 0xd8 │ │ │ │ + @ instruction: 0x01dfbf90 │ │ │ │ + biceq r5, sl, r0, ror #8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ e4f6c <__cxa_atexit@plt+0xd8b38> │ │ │ │ + ldr r3, [pc, #12] @ edec4 <__cxa_atexit@plt+0xe1a90> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - ldrdeq sp, [sl, #212] @ 0xd4 │ │ │ │ + biceq r5, sl, ip, lsr r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r3, r5, #4 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne e4f9c <__cxa_atexit@plt+0xd8b68> │ │ │ │ - ldr r5, [pc, #164] @ e5038 <__cxa_atexit@plt+0xd8c04> │ │ │ │ + bne edef4 <__cxa_atexit@plt+0xe1ac0> │ │ │ │ + ldr r5, [pc, #164] @ edf90 <__cxa_atexit@plt+0xe1b5c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #2 │ │ │ │ - b e500c <__cxa_atexit@plt+0xd8bd8> │ │ │ │ - ldr r2, [pc, #132] @ e5028 <__cxa_atexit@plt+0xd8bf4> │ │ │ │ + b edf64 <__cxa_atexit@plt+0xe1b30> │ │ │ │ + ldr r2, [pc, #132] @ edf80 <__cxa_atexit@plt+0xe1b4c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3] │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e4ff4 <__cxa_atexit@plt+0xd8bc0> │ │ │ │ + beq edf4c <__cxa_atexit@plt+0xe1b18> │ │ │ │ str r7, [r3] │ │ │ │ cmp r2, #2 │ │ │ │ - bne e5000 <__cxa_atexit@plt+0xd8bcc> │ │ │ │ - ldr r2, [pc, #104] @ e5030 <__cxa_atexit@plt+0xd8bfc> │ │ │ │ + bne edf58 <__cxa_atexit@plt+0xe1b24> │ │ │ │ + ldr r2, [pc, #104] @ edf88 <__cxa_atexit@plt+0xe1b54> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq e501c <__cxa_atexit@plt+0xd8be8> │ │ │ │ - ldr r7, [pc, #80] @ e5034 <__cxa_atexit@plt+0xd8c00> │ │ │ │ + beq edf74 <__cxa_atexit@plt+0xe1b40> │ │ │ │ + ldr r7, [pc, #80] @ edf8c <__cxa_atexit@plt+0xe1b58> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #36] @ e502c <__cxa_atexit@plt+0xd8bf8> │ │ │ │ + ldr r5, [pc, #36] @ edf84 <__cxa_atexit@plt+0xe1b50> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, fp │ │ │ │ - b e50bc <__cxa_atexit@plt+0xd8c88> │ │ │ │ + b ee014 <__cxa_atexit@plt+0xe1be0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - mvneq r4, r0, lsl lr │ │ │ │ + ldrheq fp, [pc, #224] @ ee06c <__cxa_atexit@plt+0xe1c38> │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - mvneq r4, r8, asr #28 │ │ │ │ - biceq sp, sl, r8, lsl #26 │ │ │ │ + bicseq fp, pc, r8, ror #29 │ │ │ │ + biceq r5, sl, r0, ror r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e5090 <__cxa_atexit@plt+0xd8c5c> │ │ │ │ + bne edfe8 <__cxa_atexit@plt+0xe1bb4> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #68] @ e50b0 <__cxa_atexit@plt+0xd8c7c> │ │ │ │ + ldr r2, [pc, #68] @ ee008 <__cxa_atexit@plt+0xe1bd4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e50a8 <__cxa_atexit@plt+0xd8c74> │ │ │ │ - ldr r3, [pc, #48] @ e50b4 <__cxa_atexit@plt+0xd8c80> │ │ │ │ + beq ee000 <__cxa_atexit@plt+0xe1bcc> │ │ │ │ + ldr r3, [pc, #48] @ ee00c <__cxa_atexit@plt+0xe1bd8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r3, [pc, #32] @ e50b8 <__cxa_atexit@plt+0xd8c84> │ │ │ │ + ldr r3, [pc, #32] @ ee010 <__cxa_atexit@plt+0xe1bdc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b e50bc <__cxa_atexit@plt+0xd8c88> │ │ │ │ + b ee014 <__cxa_atexit@plt+0xe1be0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - mvneq r4, r0, lsl #27 │ │ │ │ + bicseq fp, pc, r0, lsr #28 │ │ │ │ mov fp, r8 │ │ │ │ mov r9, r6 │ │ │ │ ldr r2, [r5] │ │ │ │ and r6, r2, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e513c <__cxa_atexit@plt+0xd8d08> │ │ │ │ - ldr r6, [pc, #176] @ e518c <__cxa_atexit@plt+0xd8d58> │ │ │ │ + bne ee094 <__cxa_atexit@plt+0xe1c60> │ │ │ │ + ldr r6, [pc, #176] @ ee0e4 <__cxa_atexit@plt+0xe1cb0> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #2 │ │ │ │ mov r3, r5 │ │ │ │ str r8, [r3, #-4]! │ │ │ │ add r6, r9, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e5168 <__cxa_atexit@plt+0xd8d34> │ │ │ │ - ldr r3, [pc, #148] @ e5194 <__cxa_atexit@plt+0xd8d60> │ │ │ │ + bcc ee0c0 <__cxa_atexit@plt+0xe1c8c> │ │ │ │ + ldr r3, [pc, #148] @ ee0ec <__cxa_atexit@plt+0xe1cb8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #144] @ e5198 <__cxa_atexit@plt+0xd8d64> │ │ │ │ + ldr r1, [pc, #144] @ ee0f0 <__cxa_atexit@plt+0xe1cbc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ - ldr lr, [pc, #136] @ e519c <__cxa_atexit@plt+0xd8d68> │ │ │ │ + ldr lr, [pc, #136] @ ee0f4 <__cxa_atexit@plt+0xe1cc0> │ │ │ │ add lr, pc, lr │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r9, [r5, #4] │ │ │ │ str r2, [r9, #20] │ │ │ │ str r8, [r9, #24] │ │ │ │ str r0, [r9, #28] │ │ │ │ str r1, [r9, #8] │ │ │ │ str lr, [r9, #12]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #68] @ e5188 <__cxa_atexit@plt+0xd8d54> │ │ │ │ + ldr r7, [pc, #68] @ ee0e0 <__cxa_atexit@plt+0xe1cac> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ ldr r7, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq e515c <__cxa_atexit@plt+0xd8d28> │ │ │ │ + beq ee0b4 <__cxa_atexit@plt+0xe1c80> │ │ │ │ mov r6, r9 │ │ │ │ - b e51ac <__cxa_atexit@plt+0xd8d78> │ │ │ │ + b ee104 <__cxa_atexit@plt+0xe1cd0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ e5190 <__cxa_atexit@plt+0xd8d5c> │ │ │ │ + ldr r7, [pc, #32] @ ee0e8 <__cxa_atexit@plt+0xe1cb4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #32 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - biceq sp, sl, r0, ror #24 │ │ │ │ + biceq r5, sl, r8, asr #5 │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ andeq r0, r0, ip, lsl #4 │ │ │ │ @ instruction: 0xfffff634 │ │ │ │ @ instruction: 0xfffffc20 │ │ │ │ - biceq sp, sl, r4, lsr #23 │ │ │ │ + biceq r5, sl, ip, lsl #4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne e51d4 <__cxa_atexit@plt+0xd8da0> │ │ │ │ - ldr r6, [pc, #156] @ e5260 <__cxa_atexit@plt+0xd8e2c> │ │ │ │ + bne ee12c <__cxa_atexit@plt+0xe1cf8> │ │ │ │ + ldr r6, [pc, #156] @ ee1b8 <__cxa_atexit@plt+0xe1d84> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ add r8, r6, #1 │ │ │ │ str r8, [r5] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ - b e51e8 <__cxa_atexit@plt+0xd8db4> │ │ │ │ - ldr r6, [pc, #124] @ e5258 <__cxa_atexit@plt+0xd8e24> │ │ │ │ + b ee140 <__cxa_atexit@plt+0xe1d0c> │ │ │ │ + ldr r6, [pc, #124] @ ee1b0 <__cxa_atexit@plt+0xe1d7c> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #2 │ │ │ │ str r8, [r5] │ │ │ │ add r6, r9, #32 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e523c <__cxa_atexit@plt+0xd8e08> │ │ │ │ - ldr r3, [pc, #104] @ e5264 <__cxa_atexit@plt+0xd8e30> │ │ │ │ + bcc ee194 <__cxa_atexit@plt+0xe1d60> │ │ │ │ + ldr r3, [pc, #104] @ ee1bc <__cxa_atexit@plt+0xe1d88> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #100] @ e5268 <__cxa_atexit@plt+0xd8e34> │ │ │ │ + ldr r2, [pc, #100] @ ee1c0 <__cxa_atexit@plt+0xe1d8c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8]! │ │ │ │ - ldr r0, [pc, #92] @ e526c <__cxa_atexit@plt+0xd8e38> │ │ │ │ + ldr r0, [pc, #92] @ ee1c4 <__cxa_atexit@plt+0xe1d90> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r9, [r5, #4] │ │ │ │ str r2, [r9, #8] │ │ │ │ str r3, [r9, #20] │ │ │ │ str r8, [r9, #24] │ │ │ │ str r1, [r9, #28] │ │ │ │ str r0, [r9, #12]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #24] @ e525c <__cxa_atexit@plt+0xd8e28> │ │ │ │ + ldr r7, [pc, #24] @ ee1b4 <__cxa_atexit@plt+0xe1d80> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq sp, sl, r0, ror #22 │ │ │ │ + biceq r5, sl, r8, asr #3 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - mvneq r4, r4, lsr #23 │ │ │ │ + bicseq fp, pc, r4, asr #24 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ @ instruction: 0xfffff538 │ │ │ │ @ instruction: 0xfffffb24 │ │ │ │ - ldrdeq sp, [sl, #164] @ 0xa4 │ │ │ │ + biceq r5, sl, ip, lsr r1 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc e52e0 <__cxa_atexit@plt+0xd8eac> │ │ │ │ - ldr r3, [pc, #92] @ e52f8 <__cxa_atexit@plt+0xd8ec4> │ │ │ │ + bcc ee238 <__cxa_atexit@plt+0xe1e04> │ │ │ │ + ldr r3, [pc, #92] @ ee250 <__cxa_atexit@plt+0xe1e1c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #88] @ e52fc <__cxa_atexit@plt+0xd8ec8> │ │ │ │ + ldr r2, [pc, #88] @ ee254 <__cxa_atexit@plt+0xe1e20> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8]! │ │ │ │ - ldr r0, [pc, #80] @ e5300 <__cxa_atexit@plt+0xd8ecc> │ │ │ │ + ldr r0, [pc, #80] @ ee258 <__cxa_atexit@plt+0xe1e24> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r9, [r5, #4] │ │ │ │ str r2, [r9, #8] │ │ │ │ str r3, [r9, #20] │ │ │ │ str r7, [r9, #24] │ │ │ │ str r1, [r9, #28] │ │ │ │ str r0, [r9, #12]! │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #28] @ e5304 <__cxa_atexit@plt+0xd8ed0> │ │ │ │ + ldr r3, [pc, #28] @ ee25c <__cxa_atexit@plt+0xe1e28> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #32 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xfffff498 │ │ │ │ @@ -222141,493 +231315,493 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e53d4 <__cxa_atexit@plt+0xd8fa0> │ │ │ │ - ldr r7, [pc, #188] @ e53fc <__cxa_atexit@plt+0xd8fc8> │ │ │ │ + bhi ee32c <__cxa_atexit@plt+0xe1ef8> │ │ │ │ + ldr r7, [pc, #188] @ ee354 <__cxa_atexit@plt+0xe1f20> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e53b0 <__cxa_atexit@plt+0xd8f7c> │ │ │ │ + beq ee308 <__cxa_atexit@plt+0xe1ed4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e53c0 <__cxa_atexit@plt+0xd8f8c> │ │ │ │ + bne ee318 <__cxa_atexit@plt+0xe1ee4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc e53e4 <__cxa_atexit@plt+0xd8fb0> │ │ │ │ - ldr lr, [pc, #156] @ e5408 <__cxa_atexit@plt+0xd8fd4> │ │ │ │ + bcc ee33c <__cxa_atexit@plt+0xe1f08> │ │ │ │ + ldr lr, [pc, #156] @ ee360 <__cxa_atexit@plt+0xe1f2c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [pc, #152] @ e540c <__cxa_atexit@plt+0xd8fd8> │ │ │ │ + ldr r3, [pc, #152] @ ee364 <__cxa_atexit@plt+0xe1f30> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r1, [r8, #2] │ │ │ │ ldr r7, [r8, #6] │ │ │ │ add r0, r3, #1 │ │ │ │ add r3, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ e5410 <__cxa_atexit@plt+0xd8fdc> │ │ │ │ + ldr lr, [pc, #124] @ ee368 <__cxa_atexit@plt+0xe1f34> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r3, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ e5404 <__cxa_atexit@plt+0xd8fd0> │ │ │ │ + ldr r7, [pc, #60] @ ee35c <__cxa_atexit@plt+0xe1f28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ e5400 <__cxa_atexit@plt+0xd8fcc> │ │ │ │ + ldr r7, [pc, #36] @ ee358 <__cxa_atexit@plt+0xe1f24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq sp, sl, r0, ror r9 │ │ │ │ - mvneq r4, r0, lsr #19 │ │ │ │ + ldrdeq r4, [sl, #248] @ 0xf8 │ │ │ │ + bicseq fp, pc, r0, asr #20 │ │ │ │ @ instruction: 0xfffffa80 │ │ │ │ - mvneq r4, ip, asr #20 │ │ │ │ - mvneq r4, r8, lsl #20 │ │ │ │ - biceq sp, sl, r0, lsr r9 │ │ │ │ + bicseq fp, pc, ip, ror #21 │ │ │ │ + bicseq fp, pc, r8, lsr #21 │ │ │ │ + strexbeq r4, r8, [sl] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e5488 <__cxa_atexit@plt+0xd9054> │ │ │ │ + bne ee3e0 <__cxa_atexit@plt+0xe1fac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e549c <__cxa_atexit@plt+0xd9068> │ │ │ │ - ldr lr, [pc, #108] @ e54b0 <__cxa_atexit@plt+0xd907c> │ │ │ │ + bcc ee3f4 <__cxa_atexit@plt+0xe1fc0> │ │ │ │ + ldr lr, [pc, #108] @ ee408 <__cxa_atexit@plt+0xe1fd4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #104] @ e54b4 <__cxa_atexit@plt+0xd9080> │ │ │ │ + ldr r1, [pc, #104] @ ee40c <__cxa_atexit@plt+0xe1fd8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ add r0, r1, #1 │ │ │ │ add r1, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #76] @ e54b8 <__cxa_atexit@plt+0xd9084> │ │ │ │ + ldr lr, [pc, #76] @ ee410 <__cxa_atexit@plt+0xe1fdc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r2, r7, lr} │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ e54ac <__cxa_atexit@plt+0xd9078> │ │ │ │ + ldr r7, [pc, #28] @ ee404 <__cxa_atexit@plt+0xe1fd0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r4, [r0, #136]! @ 0x88 │ │ │ │ + bicseq fp, pc, r8, ror r9 @ │ │ │ │ @ instruction: 0xfffff9a8 │ │ │ │ - mvneq r4, r4, ror r9 │ │ │ │ - mvneq r4, r0, lsr r9 │ │ │ │ - biceq sp, sl, r4, lsl #17 │ │ │ │ + bicseq fp, pc, r4, lsl sl @ │ │ │ │ + ldrsbeq fp, [pc, #144] @ ee4a8 <__cxa_atexit@plt+0xe2074> │ │ │ │ + biceq r4, sl, ip, ror #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e54ec <__cxa_atexit@plt+0xd90b8> │ │ │ │ - ldr r5, [pc, #28] @ e54fc <__cxa_atexit@plt+0xd90c8> │ │ │ │ + bhi ee444 <__cxa_atexit@plt+0xe2010> │ │ │ │ + ldr r5, [pc, #28] @ ee454 <__cxa_atexit@plt+0xe2020> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ - b e532c <__cxa_atexit@plt+0xd8ef8> │ │ │ │ - ldr r7, [pc, #12] @ e5500 <__cxa_atexit@plt+0xd90cc> │ │ │ │ + b ee284 <__cxa_atexit@plt+0xe1e50> │ │ │ │ + ldr r7, [pc, #12] @ ee458 <__cxa_atexit@plt+0xe2024> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq sp, sl, r8, ror #16 │ │ │ │ + ldrdeq r4, [sl, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e552c <__cxa_atexit@plt+0xd90f8> │ │ │ │ + bne ee484 <__cxa_atexit@plt+0xe2050> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ e5540 <__cxa_atexit@plt+0xd910c> │ │ │ │ + ldr r7, [pc, #12] @ ee498 <__cxa_atexit@plt+0xe2064> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r4, lsr r8 │ │ │ │ + ldrsbeq fp, [pc, #132] @ ee524 <__cxa_atexit@plt+0xe20f0> │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e556c <__cxa_atexit@plt+0xd9138> │ │ │ │ + bhi ee4c4 <__cxa_atexit@plt+0xe2090> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b e5580 <__cxa_atexit@plt+0xd914c> │ │ │ │ - ldr r7, [pc, #8] @ e557c <__cxa_atexit@plt+0xd9148> │ │ │ │ + b ee4d8 <__cxa_atexit@plt+0xe20a4> │ │ │ │ + ldr r7, [pc, #8] @ ee4d4 <__cxa_atexit@plt+0xe20a0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq sp, sl, ip, lsl r9 │ │ │ │ + biceq r4, sl, r4, lsl #31 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r3, [pc, #92] @ e55e8 <__cxa_atexit@plt+0xd91b4> │ │ │ │ + ldr r3, [pc, #92] @ ee540 <__cxa_atexit@plt+0xe210c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne e55c4 <__cxa_atexit@plt+0xd9190> │ │ │ │ + bne ee51c <__cxa_atexit@plt+0xe20e8> │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ subs r2, r2, #1 │ │ │ │ - beq e55d8 <__cxa_atexit@plt+0xd91a4> │ │ │ │ + beq ee530 <__cxa_atexit@plt+0xe20fc> │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq e55e0 <__cxa_atexit@plt+0xd91ac> │ │ │ │ + beq ee538 <__cxa_atexit@plt+0xe2104> │ │ │ │ stm r5, {r2, r7} │ │ │ │ - b e558c <__cxa_atexit@plt+0xd9158> │ │ │ │ - ldr r7, [pc, #32] @ e55ec <__cxa_atexit@plt+0xd91b8> │ │ │ │ + b ee4e4 <__cxa_atexit@plt+0xe20b0> │ │ │ │ + ldr r7, [pc, #32] @ ee544 <__cxa_atexit@plt+0xe2110> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - @ instruction: 0x01e0479c │ │ │ │ + bicseq fp, pc, ip, lsr r8 @ │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b e5580 <__cxa_atexit@plt+0xd914c> │ │ │ │ - biceq sp, sl, ip, lsl #18 │ │ │ │ + b ee4d8 <__cxa_atexit@plt+0xe20a4> │ │ │ │ + biceq r4, sl, r4, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi e5660 <__cxa_atexit@plt+0xd922c> │ │ │ │ + bhi ee5b8 <__cxa_atexit@plt+0xe2184> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq e5658 <__cxa_atexit@plt+0xd9224> │ │ │ │ - ldr r3, [pc, #44] @ e5668 <__cxa_atexit@plt+0xd9234> │ │ │ │ + beq ee5b0 <__cxa_atexit@plt+0xe217c> │ │ │ │ + ldr r3, [pc, #44] @ ee5c0 <__cxa_atexit@plt+0xe218c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ e566c <__cxa_atexit@plt+0xd9238> │ │ │ │ + ldr r2, [pc, #40] @ ee5c4 <__cxa_atexit@plt+0xe2190> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sp, sl, ip, asr #17 │ │ │ │ - mvneq r4, r0, lsr #14 │ │ │ │ - strheq sp, [sl, #128] @ 0x80 │ │ │ │ + biceq r4, sl, r4, lsr pc │ │ │ │ + bicseq fp, pc, r0, asr #15 │ │ │ │ + biceq r4, sl, r8, lsl pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e56e0 <__cxa_atexit@plt+0xd92ac> │ │ │ │ - ldr r3, [pc, #92] @ e56f0 <__cxa_atexit@plt+0xd92bc> │ │ │ │ + bhi ee638 <__cxa_atexit@plt+0xe2204> │ │ │ │ + ldr r3, [pc, #92] @ ee648 <__cxa_atexit@plt+0xe2214> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ and r3, r8, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e56bc <__cxa_atexit@plt+0xd9288> │ │ │ │ + beq ee614 <__cxa_atexit@plt+0xe21e0> │ │ │ │ cmp r3, #0 │ │ │ │ - bne e56cc <__cxa_atexit@plt+0xd9298> │ │ │ │ + bne ee624 <__cxa_atexit@plt+0xe21f0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ e56f4 <__cxa_atexit@plt+0xd92c0> │ │ │ │ + ldr r7, [pc, #32] @ ee64c <__cxa_atexit@plt+0xe2218> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #28] @ e56f8 <__cxa_atexit@plt+0xd92c4> │ │ │ │ + ldr r0, [pc, #28] @ ee650 <__cxa_atexit@plt+0xe221c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e56fc <__cxa_atexit@plt+0xd92c8> │ │ │ │ + ldr r7, [pc, #20] @ ee654 <__cxa_atexit@plt+0xe2220> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - biceq sp, sl, r8, asr r8 │ │ │ │ - biceq sp, sl, r0, asr r8 │ │ │ │ - biceq sp, sl, r4, asr r8 │ │ │ │ - biceq sp, sl, r4, lsr #16 │ │ │ │ + biceq r4, sl, r0, asr #29 │ │ │ │ + strheq r4, [sl, #232] @ 0xe8 │ │ │ │ + strheq r4, [sl, #236] @ 0xec │ │ │ │ + biceq r4, sl, ip, lsl #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e572c <__cxa_atexit@plt+0xd92f8> │ │ │ │ + bne ee684 <__cxa_atexit@plt+0xe2250> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e5744 <__cxa_atexit@plt+0xd9310> │ │ │ │ + ldr r7, [pc, #16] @ ee69c <__cxa_atexit@plt+0xe2268> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ e5748 <__cxa_atexit@plt+0xd9314> │ │ │ │ + ldr r0, [pc, #8] @ ee6a0 <__cxa_atexit@plt+0xe226c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strdeq sp, [sl, #120] @ 0x78 │ │ │ │ - biceq sp, sl, ip, ror #15 │ │ │ │ + biceq r4, sl, r0, ror #28 │ │ │ │ + biceq r4, sl, r4, asr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5794 <__cxa_atexit@plt+0xd9360> │ │ │ │ - ldr r2, [pc, #52] @ e579c <__cxa_atexit@plt+0xd9368> │ │ │ │ + bhi ee6ec <__cxa_atexit@plt+0xe22b8> │ │ │ │ + ldr r2, [pc, #52] @ ee6f4 <__cxa_atexit@plt+0xe22c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ e57a0 <__cxa_atexit@plt+0xd936c> │ │ │ │ + ldr r1, [pc, #44] @ ee6f8 <__cxa_atexit@plt+0xe22c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ e57a4 <__cxa_atexit@plt+0xd9370> │ │ │ │ + ldr r5, [pc, #28] @ ee6fc <__cxa_atexit@plt+0xe22c8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1940f28 <__cxa_atexit@plt+0x1934af4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - mvneq r4, r0, lsl #12 │ │ │ │ - mvneq r4, r0, asr sl │ │ │ │ + bicseq fp, pc, r0, lsr #13 │ │ │ │ + bicseq fp, pc, ip, lsl fp @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e57dc <__cxa_atexit@plt+0xd93a8> │ │ │ │ - ldr r2, [pc, #28] @ e57e8 <__cxa_atexit@plt+0xd93b4> │ │ │ │ + bcc ee734 <__cxa_atexit@plt+0xe2300> │ │ │ │ + ldr r2, [pc, #28] @ ee740 <__cxa_atexit@plt+0xe230c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - ldrdeq r4, [r0, #88]! @ 0x58 │ │ │ │ - biceq sp, sl, r0, asr r7 │ │ │ │ + bicseq fp, pc, r8, ror r6 @ │ │ │ │ + strheq r4, [sl, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e588c <__cxa_atexit@plt+0xd9458> │ │ │ │ - ldr r2, [pc, #156] @ e58ac <__cxa_atexit@plt+0xd9478> │ │ │ │ + bhi ee7e4 <__cxa_atexit@plt+0xe23b0> │ │ │ │ + ldr r2, [pc, #156] @ ee804 <__cxa_atexit@plt+0xe23d0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #148] @ e58b0 <__cxa_atexit@plt+0xd947c> │ │ │ │ + ldr r1, [pc, #148] @ ee808 <__cxa_atexit@plt+0xe23d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e5878 <__cxa_atexit@plt+0xd9444> │ │ │ │ - ldr r2, [pc, #124] @ e58b4 <__cxa_atexit@plt+0xd9480> │ │ │ │ + beq ee7d0 <__cxa_atexit@plt+0xe239c> │ │ │ │ + ldr r2, [pc, #124] @ ee80c <__cxa_atexit@plt+0xe23d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r2, [r5] │ │ │ │ tst r9, #3 │ │ │ │ - beq e5880 <__cxa_atexit@plt+0xd944c> │ │ │ │ - ldr r7, [pc, #104] @ e58b8 <__cxa_atexit@plt+0xd9484> │ │ │ │ + beq ee7d8 <__cxa_atexit@plt+0xe23a4> │ │ │ │ + ldr r7, [pc, #104] @ ee810 <__cxa_atexit@plt+0xe23dc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #-12] │ │ │ │ sub r7, r3, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5898 <__cxa_atexit@plt+0xd9464> │ │ │ │ + bhi ee7f0 <__cxa_atexit@plt+0xe23bc> │ │ │ │ mov r5, #1 │ │ │ │ str r5, [r3, #-20] @ 0xffffffec │ │ │ │ str r9, [r3, #-16] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b e5580 <__cxa_atexit@plt+0xd914c> │ │ │ │ + b ee4d8 <__cxa_atexit@plt+0xe20a4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ e58bc <__cxa_atexit@plt+0xd9488> │ │ │ │ + ldr r7, [pc, #28] @ ee814 <__cxa_atexit@plt+0xe23e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #1 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - mvneq r4, r8, asr r5 │ │ │ │ + ldrsheq fp, [pc, #88] @ ee868 <__cxa_atexit@plt+0xe2434> │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ - strdeq sp, [sl, #80] @ 0x50 │ │ │ │ - biceq sp, sl, ip, ror r6 │ │ │ │ + biceq r4, sl, r8, asr ip │ │ │ │ + biceq r4, sl, r4, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #92] @ e5930 <__cxa_atexit@plt+0xd94fc> │ │ │ │ + ldr r3, [pc, #92] @ ee888 <__cxa_atexit@plt+0xe2454> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r9, #3 │ │ │ │ - beq e5910 <__cxa_atexit@plt+0xd94dc> │ │ │ │ - ldr r3, [pc, #72] @ e5934 <__cxa_atexit@plt+0xd9500> │ │ │ │ + beq ee868 <__cxa_atexit@plt+0xe2434> │ │ │ │ + ldr r3, [pc, #72] @ ee88c <__cxa_atexit@plt+0xe2458> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7], #-8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e591c <__cxa_atexit@plt+0xd94e8> │ │ │ │ + bhi ee874 <__cxa_atexit@plt+0xe2440> │ │ │ │ mov r3, #1 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b e5580 <__cxa_atexit@plt+0xd914c> │ │ │ │ + b ee4d8 <__cxa_atexit@plt+0xe20a4> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e5938 <__cxa_atexit@plt+0xd9504> │ │ │ │ + ldr r7, [pc, #20] @ ee890 <__cxa_atexit@plt+0xe245c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - biceq sp, sl, ip, ror #10 │ │ │ │ - biceq sp, sl, r0, lsl #12 │ │ │ │ + ldrdeq r4, [sl, #180] @ 0xb4 │ │ │ │ + biceq r4, sl, r8, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r3, [pc, #56] @ e598c <__cxa_atexit@plt+0xd9558> │ │ │ │ + ldr r3, [pc, #56] @ ee8e4 <__cxa_atexit@plt+0xe24b0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7], #-8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5978 <__cxa_atexit@plt+0xd9544> │ │ │ │ + bhi ee8d0 <__cxa_atexit@plt+0xe249c> │ │ │ │ mov r3, #1 │ │ │ │ stmdb r5, {r3, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b e5580 <__cxa_atexit@plt+0xd914c> │ │ │ │ - ldr r7, [pc, #16] @ e5990 <__cxa_atexit@plt+0xd955c> │ │ │ │ + b ee4d8 <__cxa_atexit@plt+0xe20a4> │ │ │ │ + ldr r7, [pc, #16] @ ee8e8 <__cxa_atexit@plt+0xe24b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, #1 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq sp, sl, r0, lsl r5 │ │ │ │ - biceq sp, sl, r8, lsr #11 │ │ │ │ + biceq r4, sl, r8, ror fp │ │ │ │ + biceq r4, sl, r0, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b e5a5c <__cxa_atexit@plt+0xd9628> │ │ │ │ - biceq sp, sl, r8, lsl #11 │ │ │ │ + b ee9b4 <__cxa_atexit@plt+0xe2580> │ │ │ │ + strdeq r4, [sl, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5a10 <__cxa_atexit@plt+0xd95dc> │ │ │ │ - ldr r2, [pc, #76] @ e5a18 <__cxa_atexit@plt+0xd95e4> │ │ │ │ + bhi ee968 <__cxa_atexit@plt+0xe2534> │ │ │ │ + ldr r2, [pc, #76] @ ee970 <__cxa_atexit@plt+0xe253c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #68] @ e5a1c <__cxa_atexit@plt+0xd95e8> │ │ │ │ + ldr r1, [pc, #68] @ ee974 <__cxa_atexit@plt+0xe2540> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq e5a04 <__cxa_atexit@plt+0xd95d0> │ │ │ │ - ldr r3, [pc, #44] @ e5a20 <__cxa_atexit@plt+0xd95ec> │ │ │ │ + beq ee95c <__cxa_atexit@plt+0xe2528> │ │ │ │ + ldr r3, [pc, #44] @ ee978 <__cxa_atexit@plt+0xe2544> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ sub r5, r5, #8 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0x01e0439c │ │ │ │ - biceq sp, sl, r8, asr #10 │ │ │ │ - biceq sp, sl, r0, lsl r5 │ │ │ │ + bicseq fp, pc, ip, lsr r4 @ │ │ │ │ + strheq r4, [sl, #176] @ 0xb0 │ │ │ │ + biceq r4, sl, r8, ror fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ e5a48 <__cxa_atexit@plt+0xd9614> │ │ │ │ + ldr r3, [pc, #16] @ ee9a0 <__cxa_atexit@plt+0xe256c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq sp, sl, r4, lsl #10 │ │ │ │ - biceq sp, sl, r4, ror #9 │ │ │ │ + biceq r4, sl, ip, ror #22 │ │ │ │ + biceq r4, sl, ip, asr #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5b14 <__cxa_atexit@plt+0xd96e0> │ │ │ │ - ldr r7, [pc, #204] @ e5b3c <__cxa_atexit@plt+0xd9708> │ │ │ │ + bhi eea6c <__cxa_atexit@plt+0xe2638> │ │ │ │ + ldr r7, [pc, #204] @ eea94 <__cxa_atexit@plt+0xe2660> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e5af0 <__cxa_atexit@plt+0xd96bc> │ │ │ │ + beq eea48 <__cxa_atexit@plt+0xe2614> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e5b00 <__cxa_atexit@plt+0xd96cc> │ │ │ │ + bne eea58 <__cxa_atexit@plt+0xe2624> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #48 @ 0x30 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc e5b24 <__cxa_atexit@plt+0xd96f0> │ │ │ │ - ldr r7, [pc, #172] @ e5b48 <__cxa_atexit@plt+0xd9714> │ │ │ │ + bcc eea7c <__cxa_atexit@plt+0xe2648> │ │ │ │ + ldr r7, [pc, #172] @ eeaa0 <__cxa_atexit@plt+0xe266c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #168] @ e5b4c <__cxa_atexit@plt+0xd9718> │ │ │ │ + ldr r3, [pc, #168] @ eeaa4 <__cxa_atexit@plt+0xe2670> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r1, [pc, #164] @ e5b50 <__cxa_atexit@plt+0xd971c> │ │ │ │ + ldr r1, [pc, #164] @ eeaa8 <__cxa_atexit@plt+0xe2674> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #160] @ e5b54 <__cxa_atexit@plt+0xd9720> │ │ │ │ + ldr lr, [pc, #160] @ eeaac <__cxa_atexit@plt+0xe2678> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r8, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r7, [r1, #12]! │ │ │ │ mov r7, r6 │ │ │ │ @@ -222640,53 +231814,53 @@ │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ e5b44 <__cxa_atexit@plt+0xd9710> │ │ │ │ + ldr r7, [pc, #60] @ eea9c <__cxa_atexit@plt+0xe2668> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ e5b40 <__cxa_atexit@plt+0xd970c> │ │ │ │ + ldr r7, [pc, #36] @ eea98 <__cxa_atexit@plt+0xe2664> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #48 @ 0x30 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - biceq sp, sl, r8, lsr #8 │ │ │ │ - mvneq r4, r0, ror #4 │ │ │ │ + @ instruction: 0x01ca4a90 │ │ │ │ + bicseq fp, pc, r0, lsl #6 │ │ │ │ @ instruction: 0xfffffd58 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ @ instruction: 0xfffffca4 │ │ │ │ - mvneq r4, r8, ror #5 │ │ │ │ - biceq sp, sl, r4, ror #7 │ │ │ │ + bicseq fp, pc, r8, lsl #7 │ │ │ │ + biceq r4, sl, ip, asr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e5bdc <__cxa_atexit@plt+0xd97a8> │ │ │ │ + bne eeb34 <__cxa_atexit@plt+0xe2700> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e5bf0 <__cxa_atexit@plt+0xd97bc> │ │ │ │ - ldr r2, [pc, #124] @ e5c04 <__cxa_atexit@plt+0xd97d0> │ │ │ │ + bcc eeb48 <__cxa_atexit@plt+0xe2714> │ │ │ │ + ldr r2, [pc, #124] @ eeb5c <__cxa_atexit@plt+0xe2728> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #120] @ e5c08 <__cxa_atexit@plt+0xd97d4> │ │ │ │ + ldr lr, [pc, #120] @ eeb60 <__cxa_atexit@plt+0xe272c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #116] @ e5c0c <__cxa_atexit@plt+0xd97d8> │ │ │ │ + ldr r1, [pc, #116] @ eeb64 <__cxa_atexit@plt+0xe2730> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #112] @ e5c10 <__cxa_atexit@plt+0xd97dc> │ │ │ │ + ldr r8, [pc, #112] @ eeb68 <__cxa_atexit@plt+0xe2734> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ str r2, [r1, #12]! │ │ │ │ mov r2, r6 │ │ │ │ @@ -222695,781 +231869,781 @@ │ │ │ │ str r8, [r6, #36] @ 0x24 │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ e5c00 <__cxa_atexit@plt+0xd97cc> │ │ │ │ + ldr r7, [pc, #28] @ eeb58 <__cxa_atexit@plt+0xe2724> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - mvneq r4, r4, lsl #3 │ │ │ │ + bicseq fp, pc, r4, lsr #4 │ │ │ │ @ instruction: 0xfffffc6c │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ @ instruction: 0xfffffbb8 │ │ │ │ - strdeq r4, [r0, #28]! │ │ │ │ - biceq sp, sl, ip, lsr r3 │ │ │ │ + @ instruction: 0x01dfb29c │ │ │ │ + biceq r4, sl, r4, lsr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5c68 <__cxa_atexit@plt+0xd9834> │ │ │ │ - ldr r2, [pc, #92] @ e5c90 <__cxa_atexit@plt+0xd985c> │ │ │ │ + bhi eebc0 <__cxa_atexit@plt+0xe278c> │ │ │ │ + ldr r2, [pc, #92] @ eebe8 <__cxa_atexit@plt+0xe27b4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5c70 <__cxa_atexit@plt+0xd983c> │ │ │ │ - ldr r7, [pc, #76] @ e5c9c <__cxa_atexit@plt+0xd9868> │ │ │ │ + bhi eebc8 <__cxa_atexit@plt+0xe2794> │ │ │ │ + ldr r7, [pc, #76] @ eebf4 <__cxa_atexit@plt+0xe27c0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #72] @ e5ca0 <__cxa_atexit@plt+0xd986c> │ │ │ │ + ldr r3, [pc, #72] @ eebf8 <__cxa_atexit@plt+0xe27c4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ e5c94 <__cxa_atexit@plt+0xd9860> │ │ │ │ + ldr r5, [pc, #28] @ eebec <__cxa_atexit@plt+0xe27b8> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #24] @ e5c98 <__cxa_atexit@plt+0xd9864> │ │ │ │ + ldr r7, [pc, #24] @ eebf0 <__cxa_atexit@plt+0xe27bc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r4, r0, asr #2 │ │ │ │ - ldrdeq sp, [sl, #40] @ 0x28 │ │ │ │ - ldrdeq sp, [sl, #40] @ 0x28 │ │ │ │ + bicseq fp, pc, r0, ror #3 │ │ │ │ + biceq r4, sl, r0, asr #18 │ │ │ │ + biceq r4, sl, r0, asr #18 │ │ │ │ andeq r0, r0, r0, ror #9 │ │ │ │ - strdeq sp, [sl, #40] @ 0x28 │ │ │ │ - biceq sp, sl, ip, lsr #5 │ │ │ │ + biceq r4, sl, r0, ror #18 │ │ │ │ + biceq r4, sl, r4, lsl r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5d6c <__cxa_atexit@plt+0xd9938> │ │ │ │ - ldr r2, [pc, #212] @ e5d98 <__cxa_atexit@plt+0xd9964> │ │ │ │ + bhi eecc4 <__cxa_atexit@plt+0xe2890> │ │ │ │ + ldr r2, [pc, #212] @ eecf0 <__cxa_atexit@plt+0xe28bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5d74 <__cxa_atexit@plt+0xd9940> │ │ │ │ - ldr r3, [pc, #188] @ e5d9c <__cxa_atexit@plt+0xd9968> │ │ │ │ + bhi eeccc <__cxa_atexit@plt+0xe2898> │ │ │ │ + ldr r3, [pc, #188] @ eecf4 <__cxa_atexit@plt+0xe28c0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-16]! │ │ │ │ str r2, [r7, #4] │ │ │ │ ands r3, r2, #3 │ │ │ │ - beq e5d30 <__cxa_atexit@plt+0xd98fc> │ │ │ │ + beq eec88 <__cxa_atexit@plt+0xe2854> │ │ │ │ cmp r3, #2 │ │ │ │ - bne e5d40 <__cxa_atexit@plt+0xd990c> │ │ │ │ - ldr r3, [pc, #156] @ e5da0 <__cxa_atexit@plt+0xd996c> │ │ │ │ + bne eec98 <__cxa_atexit@plt+0xe2864> │ │ │ │ + ldr r3, [pc, #156] @ eecf8 <__cxa_atexit@plt+0xe28c4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r2, #2] │ │ │ │ ldr r2, [r2, #6] │ │ │ │ str r3, [r5, #-20]! @ 0xffffffec │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq e5d64 <__cxa_atexit@plt+0xd9930> │ │ │ │ - ldr r3, [pc, #128] @ e5da4 <__cxa_atexit@plt+0xd9970> │ │ │ │ + beq eecbc <__cxa_atexit@plt+0xe2888> │ │ │ │ + ldr r3, [pc, #128] @ eecfc <__cxa_atexit@plt+0xe28c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #104] @ e5db0 <__cxa_atexit@plt+0xd997c> │ │ │ │ + ldr r5, [pc, #104] @ eed08 <__cxa_atexit@plt+0xe28d4> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r9, [pc, #100] @ e5db4 <__cxa_atexit@plt+0xd9980> │ │ │ │ + ldr r9, [pc, #100] @ eed0c <__cxa_atexit@plt+0xe28d8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r2 │ │ │ │ mov r8, r2 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #44] @ e5da8 <__cxa_atexit@plt+0xd9974> │ │ │ │ + ldr r5, [pc, #44] @ eed00 <__cxa_atexit@plt+0xe28cc> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #40] @ e5dac <__cxa_atexit@plt+0xd9978> │ │ │ │ + ldr r7, [pc, #40] @ eed04 <__cxa_atexit@plt+0xe28d0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r2 │ │ │ │ bx r0 │ │ │ │ - strheq r4, [r0, #0]! │ │ │ │ + bicseq fp, pc, r0, asr r1 @ │ │ │ │ andeq r0, r0, r0, ror r5 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - ldrdeq sp, [sl, #16] │ │ │ │ - ldrdeq sp, [sl, #20] │ │ │ │ + biceq r4, sl, r8, lsr r8 │ │ │ │ + biceq r4, sl, ip, lsr r8 │ │ │ │ andeq r0, r0, r8, lsl r6 │ │ │ │ - biceq sp, sl, r4, lsl #2 │ │ │ │ - @ instruction: 0x01cad198 │ │ │ │ + biceq r4, sl, ip, ror #14 │ │ │ │ + biceq r4, sl, r0, lsl #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5e0c <__cxa_atexit@plt+0xd99d8> │ │ │ │ - ldr r2, [pc, #92] @ e5e34 <__cxa_atexit@plt+0xd9a00> │ │ │ │ + bhi eed64 <__cxa_atexit@plt+0xe2930> │ │ │ │ + ldr r2, [pc, #92] @ eed8c <__cxa_atexit@plt+0xe2958> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5e14 <__cxa_atexit@plt+0xd99e0> │ │ │ │ - ldr r7, [pc, #76] @ e5e40 <__cxa_atexit@plt+0xd9a0c> │ │ │ │ + bhi eed6c <__cxa_atexit@plt+0xe2938> │ │ │ │ + ldr r7, [pc, #76] @ eed98 <__cxa_atexit@plt+0xe2964> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #72] @ e5e44 <__cxa_atexit@plt+0xd9a10> │ │ │ │ + ldr r3, [pc, #72] @ eed9c <__cxa_atexit@plt+0xe2968> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ add r7, r3, #3 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ e5e38 <__cxa_atexit@plt+0xd9a04> │ │ │ │ + ldr r5, [pc, #28] @ eed90 <__cxa_atexit@plt+0xe295c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #24] @ e5e3c <__cxa_atexit@plt+0xd9a08> │ │ │ │ + ldr r7, [pc, #24] @ eed94 <__cxa_atexit@plt+0xe2960> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - strexheq r3, ip, [r0] │ │ │ │ - biceq sp, sl, r8, lsr r1 │ │ │ │ - biceq sp, sl, r4, lsr r1 │ │ │ │ + bicseq fp, pc, ip, lsr r0 @ │ │ │ │ + biceq r4, sl, r0, lsr #15 │ │ │ │ + @ instruction: 0x01ca479c │ │ │ │ andeq r0, r0, ip, lsr r3 │ │ │ │ - biceq sp, sl, r8, asr r1 │ │ │ │ - biceq sp, sl, r8, lsl #2 │ │ │ │ + biceq r4, sl, r0, asr #15 │ │ │ │ + biceq r4, sl, r0, ror r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5e9c <__cxa_atexit@plt+0xd9a68> │ │ │ │ - ldr r2, [pc, #92] @ e5ec4 <__cxa_atexit@plt+0xd9a90> │ │ │ │ + bhi eedf4 <__cxa_atexit@plt+0xe29c0> │ │ │ │ + ldr r2, [pc, #92] @ eee1c <__cxa_atexit@plt+0xe29e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5ea4 <__cxa_atexit@plt+0xd9a70> │ │ │ │ - ldr r7, [pc, #76] @ e5ed0 <__cxa_atexit@plt+0xd9a9c> │ │ │ │ + bhi eedfc <__cxa_atexit@plt+0xe29c8> │ │ │ │ + ldr r7, [pc, #76] @ eee28 <__cxa_atexit@plt+0xe29f4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #72] @ e5ed4 <__cxa_atexit@plt+0xd9aa0> │ │ │ │ + ldr r3, [pc, #72] @ eee2c <__cxa_atexit@plt+0xe29f8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #28] @ e5ec8 <__cxa_atexit@plt+0xd9a94> │ │ │ │ + ldr r5, [pc, #28] @ eee20 <__cxa_atexit@plt+0xe29ec> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #24] @ e5ecc <__cxa_atexit@plt+0xd9a98> │ │ │ │ + ldr r7, [pc, #24] @ eee24 <__cxa_atexit@plt+0xe29f0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, ip, lsl #30 │ │ │ │ - biceq sp, sl, r4, lsr #1 │ │ │ │ - biceq sp, sl, r4, lsr #1 │ │ │ │ + bicseq sl, pc, ip, lsr #31 │ │ │ │ + biceq r4, sl, ip, lsl #14 │ │ │ │ + biceq r4, sl, ip, lsl #14 │ │ │ │ andeq r0, r0, ip, lsr #5 │ │ │ │ - biceq sp, sl, r4, asr #1 │ │ │ │ - biceq sp, sl, r8, ror r0 │ │ │ │ + biceq r4, sl, ip, lsr #14 │ │ │ │ + biceq r4, sl, r0, ror #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5f3c <__cxa_atexit@plt+0xd9b08> │ │ │ │ + bhi eee94 <__cxa_atexit@plt+0xe2a60> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #88] @ e5f58 <__cxa_atexit@plt+0xd9b24> │ │ │ │ + ldr r2, [pc, #88] @ eeeb0 <__cxa_atexit@plt+0xe2a7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5f44 <__cxa_atexit@plt+0xd9b10> │ │ │ │ - ldr r7, [pc, #68] @ e5f5c <__cxa_atexit@plt+0xd9b28> │ │ │ │ + bhi eee9c <__cxa_atexit@plt+0xe2a68> │ │ │ │ + ldr r7, [pc, #68] @ eeeb4 <__cxa_atexit@plt+0xe2a80> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq e5f30 <__cxa_atexit@plt+0xd9afc> │ │ │ │ + beq eee88 <__cxa_atexit@plt+0xe2a54> │ │ │ │ mov r7, r8 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e5f60 <__cxa_atexit@plt+0xd9b2c> │ │ │ │ + ldr r7, [pc, #20] @ eeeb8 <__cxa_atexit@plt+0xe2a84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r4, ror lr │ │ │ │ + bicseq sl, pc, r4, lsl pc @ │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - biceq sp, sl, ip │ │ │ │ - biceq ip, sl, ip, ror #31 │ │ │ │ + biceq r4, sl, r4, ror r6 │ │ │ │ + biceq r4, sl, r4, asr r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e5fc8 <__cxa_atexit@plt+0xd9b94> │ │ │ │ + bhi eef20 <__cxa_atexit@plt+0xe2aec> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #88] @ e5fe4 <__cxa_atexit@plt+0xd9bb0> │ │ │ │ + ldr r2, [pc, #88] @ eef3c <__cxa_atexit@plt+0xe2b08> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e5fd0 <__cxa_atexit@plt+0xd9b9c> │ │ │ │ - ldr r7, [pc, #68] @ e5fe8 <__cxa_atexit@plt+0xd9bb4> │ │ │ │ + bhi eef28 <__cxa_atexit@plt+0xe2af4> │ │ │ │ + ldr r7, [pc, #68] @ eef40 <__cxa_atexit@plt+0xe2b0c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq e5fbc <__cxa_atexit@plt+0xd9b88> │ │ │ │ + beq eef14 <__cxa_atexit@plt+0xe2ae0> │ │ │ │ mov r7, r8 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e5fec <__cxa_atexit@plt+0xd9bb8> │ │ │ │ + ldr r7, [pc, #20] @ eef44 <__cxa_atexit@plt+0xe2b10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r8, ror #27 │ │ │ │ + bicseq sl, pc, r8, lsl #29 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ - biceq ip, sl, r0, lsl #31 │ │ │ │ - biceq ip, sl, r0, ror #30 │ │ │ │ + biceq r4, sl, r8, ror #11 │ │ │ │ + biceq r4, sl, r8, asr #11 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e6088 <__cxa_atexit@plt+0xd9c54> │ │ │ │ + bhi eefe0 <__cxa_atexit@plt+0xe2bac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e6094 <__cxa_atexit@plt+0xd9c60> │ │ │ │ - ldr r1, [pc, #148] @ e60b8 <__cxa_atexit@plt+0xd9c84> │ │ │ │ + bcc eefec <__cxa_atexit@plt+0xe2bb8> │ │ │ │ + ldr r1, [pc, #148] @ ef010 <__cxa_atexit@plt+0xe2bdc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r1, [pc, #140] @ e60bc <__cxa_atexit@plt+0xd9c88> │ │ │ │ + ldr r1, [pc, #140] @ ef014 <__cxa_atexit@plt+0xe2be0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ add r1, r1, #17 │ │ │ │ add r1, r1, #256 @ 0x100 │ │ │ │ - ldr r0, [pc, #120] @ e60c0 <__cxa_atexit@plt+0xd9c8c> │ │ │ │ + ldr r0, [pc, #120] @ ef018 <__cxa_atexit@plt+0xe2be4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r2, {r0, r1, r7} │ │ │ │ sub r9, r6, #6 │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e60a4 <__cxa_atexit@plt+0xd9c70> │ │ │ │ - ldr r7, [pc, #96] @ e60c4 <__cxa_atexit@plt+0xd9c90> │ │ │ │ + bhi eeffc <__cxa_atexit@plt+0xe2bc8> │ │ │ │ + ldr r7, [pc, #96] @ ef01c <__cxa_atexit@plt+0xe2be8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq e607c <__cxa_atexit@plt+0xd9c48> │ │ │ │ + beq eefd4 <__cxa_atexit@plt+0xe2ba0> │ │ │ │ mov r7, r8 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ e60c8 <__cxa_atexit@plt+0xd9c94> │ │ │ │ + ldr r7, [pc, #28] @ ef020 <__cxa_atexit@plt+0xe2bec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r3, r0, asr sp │ │ │ │ - @ instruction: 0x01e03d90 │ │ │ │ - mvneq r3, r4, asr sp │ │ │ │ + ldrsheq sl, [pc, #208] @ ef0e8 <__cxa_atexit@plt+0xe2cb4> │ │ │ │ + bicseq sl, pc, r0, lsr lr @ │ │ │ │ + ldrsheq sl, [pc, #212] @ ef0f4 <__cxa_atexit@plt+0xe2cc0> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq ip, sl, ip, lsr #29 │ │ │ │ + biceq r4, sl, r4, lsl r5 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e6110 <__cxa_atexit@plt+0xd9cdc> │ │ │ │ - ldr r7, [pc, #52] @ e6120 <__cxa_atexit@plt+0xd9cec> │ │ │ │ + bhi ef068 <__cxa_atexit@plt+0xe2c34> │ │ │ │ + ldr r7, [pc, #52] @ ef078 <__cxa_atexit@plt+0xe2c44> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq e6104 <__cxa_atexit@plt+0xd9cd0> │ │ │ │ + beq ef05c <__cxa_atexit@plt+0xe2c28> │ │ │ │ mov r7, r8 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ e6124 <__cxa_atexit@plt+0xd9cf0> │ │ │ │ + ldr r7, [pc, #12] @ ef07c <__cxa_atexit@plt+0xe2c48> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq ip, sl, r0, asr #28 │ │ │ │ - biceq ip, sl, r8, lsr #28 │ │ │ │ + biceq r4, sl, r8, lsr #9 │ │ │ │ + @ instruction: 0x01ca4490 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #1 │ │ │ │ - bne e619c <__cxa_atexit@plt+0xd9d68> │ │ │ │ - ldr r3, [pc, #228] @ e6234 <__cxa_atexit@plt+0xd9e00> │ │ │ │ + bne ef0f4 <__cxa_atexit@plt+0xe2cc0> │ │ │ │ + ldr r3, [pc, #228] @ ef18c <__cxa_atexit@plt+0xe2d58> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq e61e8 <__cxa_atexit@plt+0xd9db4> │ │ │ │ + beq ef140 <__cxa_atexit@plt+0xe2d0c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne e61fc <__cxa_atexit@plt+0xd9dc8> │ │ │ │ + bne ef154 <__cxa_atexit@plt+0xe2d20> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #196] @ e6238 <__cxa_atexit@plt+0xd9e04> │ │ │ │ + ldr r2, [pc, #196] @ ef190 <__cxa_atexit@plt+0xe2d5c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq e6220 <__cxa_atexit@plt+0xd9dec> │ │ │ │ - ldr r7, [pc, #176] @ e623c <__cxa_atexit@plt+0xd9e08> │ │ │ │ + beq ef178 <__cxa_atexit@plt+0xe2d44> │ │ │ │ + ldr r7, [pc, #176] @ ef194 <__cxa_atexit@plt+0xe2d60> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r2, [pc, #136] @ e622c <__cxa_atexit@plt+0xd9df8> │ │ │ │ + ldr r2, [pc, #136] @ ef184 <__cxa_atexit@plt+0xe2d50> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e61f0 <__cxa_atexit@plt+0xd9dbc> │ │ │ │ + beq ef148 <__cxa_atexit@plt+0xe2d14> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e6218 <__cxa_atexit@plt+0xd9de4> │ │ │ │ - ldr r2, [pc, #104] @ e6230 <__cxa_atexit@plt+0xd9dfc> │ │ │ │ + bne ef170 <__cxa_atexit@plt+0xe2d3c> │ │ │ │ + ldr r2, [pc, #104] @ ef188 <__cxa_atexit@plt+0xe2d54> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r5, #-8]! │ │ │ │ str r7, [r5, #4] │ │ │ │ tst r3, #3 │ │ │ │ - beq e6220 <__cxa_atexit@plt+0xd9dec> │ │ │ │ + beq ef178 <__cxa_atexit@plt+0xe2d44> │ │ │ │ mov r7, r3 │ │ │ │ - b e65c8 <__cxa_atexit@plt+0xda194> │ │ │ │ + b ef520 <__cxa_atexit@plt+0xe30ec> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #60] @ e6240 <__cxa_atexit@plt+0xd9e0c> │ │ │ │ + ldr r3, [pc, #60] @ ef198 <__cxa_atexit@plt+0xe2d64> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #56] @ e6244 <__cxa_atexit@plt+0xd9e10> │ │ │ │ + ldr r9, [pc, #56] @ ef19c <__cxa_atexit@plt+0xe2d68> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #7 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ andeq r0, r0, r0, ror #2 │ │ │ │ andeq r0, r0, ip, ror #2 │ │ │ │ andeq r0, r0, ip, asr r1 │ │ │ │ - biceq ip, sl, r8, asr #24 │ │ │ │ - biceq ip, sl, r8, lsl #26 │ │ │ │ + strheq r4, [sl, #32] │ │ │ │ + biceq r4, sl, r0, ror r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e6298 <__cxa_atexit@plt+0xd9e64> │ │ │ │ + bne ef1f0 <__cxa_atexit@plt+0xe2dbc> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #72] @ e62bc <__cxa_atexit@plt+0xd9e88> │ │ │ │ + ldr r2, [pc, #72] @ ef214 <__cxa_atexit@plt+0xe2de0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e62b4 <__cxa_atexit@plt+0xd9e80> │ │ │ │ - ldr r3, [pc, #52] @ e62c0 <__cxa_atexit@plt+0xd9e8c> │ │ │ │ + beq ef20c <__cxa_atexit@plt+0xe2dd8> │ │ │ │ + ldr r3, [pc, #52] @ ef218 <__cxa_atexit@plt+0xe2de4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ - ldr r3, [pc, #36] @ e62c4 <__cxa_atexit@plt+0xd9e90> │ │ │ │ + ldr r3, [pc, #36] @ ef21c <__cxa_atexit@plt+0xe2de8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #32] @ e62c8 <__cxa_atexit@plt+0xd9e94> │ │ │ │ + ldr r9, [pc, #32] @ ef220 <__cxa_atexit@plt+0xe2dec> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq ip, sl, ip, lsr #23 │ │ │ │ - biceq ip, sl, r4, lsl #25 │ │ │ │ + biceq r4, sl, r4, lsl r2 │ │ │ │ + biceq r4, sl, ip, ror #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ e62ec <__cxa_atexit@plt+0xd9eb8> │ │ │ │ + ldr r3, [pc, #12] @ ef244 <__cxa_atexit@plt+0xe2e10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ - biceq ip, sl, r0, ror #24 │ │ │ │ + biceq r4, sl, r8, asr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e632c <__cxa_atexit@plt+0xd9ef8> │ │ │ │ - ldr r7, [pc, #64] @ e6350 <__cxa_atexit@plt+0xd9f1c> │ │ │ │ + bne ef284 <__cxa_atexit@plt+0xe2e50> │ │ │ │ + ldr r7, [pc, #64] @ ef2a8 <__cxa_atexit@plt+0xe2e74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #4]! │ │ │ │ - ldr r2, [pc, #56] @ e6354 <__cxa_atexit@plt+0xd9f20> │ │ │ │ + ldr r2, [pc, #56] @ ef2ac <__cxa_atexit@plt+0xe2e78> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ add r7, r2, #1 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ - ldr r3, [pc, #20] @ e6348 <__cxa_atexit@plt+0xd9f14> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ + ldr r3, [pc, #20] @ ef2a0 <__cxa_atexit@plt+0xe2e6c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #4]! │ │ │ │ ldr r8, [r5, #4] │ │ │ │ - ldr r9, [pc, #8] @ e634c <__cxa_atexit@plt+0xd9f18> │ │ │ │ + ldr r9, [pc, #8] @ ef2a4 <__cxa_atexit@plt+0xe2e70> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq ip, sl, r0, lsl fp │ │ │ │ + biceq r4, sl, r8, ror r1 │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ - biceq ip, sl, r0, lsr ip │ │ │ │ - strdeq ip, [sl, #184] @ 0xb8 │ │ │ │ + @ instruction: 0x01ca4298 │ │ │ │ + biceq r4, sl, r0, ror #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne e6384 <__cxa_atexit@plt+0xd9f50> │ │ │ │ - ldr r7, [pc, #144] @ e6408 <__cxa_atexit@plt+0xd9fd4> │ │ │ │ + bne ef2dc <__cxa_atexit@plt+0xe2ea8> │ │ │ │ + ldr r7, [pc, #144] @ ef360 <__cxa_atexit@plt+0xe2f2c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #116] @ e6400 <__cxa_atexit@plt+0xd9fcc> │ │ │ │ + ldr r2, [pc, #116] @ ef358 <__cxa_atexit@plt+0xe2f24> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e63d0 <__cxa_atexit@plt+0xd9f9c> │ │ │ │ + beq ef328 <__cxa_atexit@plt+0xe2ef4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e63dc <__cxa_atexit@plt+0xd9fa8> │ │ │ │ + bne ef334 <__cxa_atexit@plt+0xe2f00> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #76] @ e6404 <__cxa_atexit@plt+0xd9fd0> │ │ │ │ + ldr r1, [pc, #76] @ ef35c <__cxa_atexit@plt+0xe2f28> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r2, r7} │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq e63f4 <__cxa_atexit@plt+0xd9fc0> │ │ │ │ + beq ef34c <__cxa_atexit@plt+0xe2f18> │ │ │ │ mov r7, r3 │ │ │ │ - b e648c <__cxa_atexit@plt+0xda058> │ │ │ │ + b ef3e4 <__cxa_atexit@plt+0xe2fb0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ e640c <__cxa_atexit@plt+0xd9fd8> │ │ │ │ + ldr r7, [pc, #40] @ ef364 <__cxa_atexit@plt+0xe2f30> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #32] @ e6410 <__cxa_atexit@plt+0xd9fdc> │ │ │ │ + ldr r0, [pc, #32] @ ef368 <__cxa_atexit@plt+0xe2f34> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - strdeq ip, [sl, #160] @ 0xa0 │ │ │ │ - biceq ip, sl, r8, lsl #23 │ │ │ │ - biceq ip, sl, ip, ror fp │ │ │ │ - biceq ip, sl, ip, lsr fp │ │ │ │ + biceq r4, sl, r8, asr r1 │ │ │ │ + strdeq r4, [sl, #16] │ │ │ │ + biceq r4, sl, r4, ror #3 │ │ │ │ + biceq r4, sl, r4, lsr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e6454 <__cxa_atexit@plt+0xda020> │ │ │ │ + bne ef3ac <__cxa_atexit@plt+0xe2f78> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r3, #6] │ │ │ │ - ldr r1, [pc, #52] @ e6474 <__cxa_atexit@plt+0xda040> │ │ │ │ + ldr r1, [pc, #52] @ ef3cc <__cxa_atexit@plt+0xe2f98> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e646c <__cxa_atexit@plt+0xda038> │ │ │ │ - b e648c <__cxa_atexit@plt+0xda058> │ │ │ │ - ldr r7, [pc, #28] @ e6478 <__cxa_atexit@plt+0xda044> │ │ │ │ + beq ef3c4 <__cxa_atexit@plt+0xe2f90> │ │ │ │ + b ef3e4 <__cxa_atexit@plt+0xe2fb0> │ │ │ │ + ldr r7, [pc, #28] @ ef3d0 <__cxa_atexit@plt+0xe2f9c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #20] @ e647c <__cxa_atexit@plt+0xda048> │ │ │ │ + ldr r0, [pc, #20] @ ef3d4 <__cxa_atexit@plt+0xe2fa0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq ip, sl, r0, lsl fp │ │ │ │ - biceq ip, sl, r4, lsl #22 │ │ │ │ - ldrdeq ip, [sl, #160] @ 0xa0 │ │ │ │ + biceq r4, sl, r8, ror r1 │ │ │ │ + biceq r4, sl, ip, ror #2 │ │ │ │ + biceq r4, sl, r8, lsr r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e64cc <__cxa_atexit@plt+0xda098> │ │ │ │ - ldr r2, [pc, #88] @ e6500 <__cxa_atexit@plt+0xda0cc> │ │ │ │ + bne ef424 <__cxa_atexit@plt+0xe2ff0> │ │ │ │ + ldr r2, [pc, #88] @ ef458 <__cxa_atexit@plt+0xe3024> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ str r2, [r5] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq e64cc <__cxa_atexit@plt+0xda098> │ │ │ │ + beq ef424 <__cxa_atexit@plt+0xe2ff0> │ │ │ │ cmp r2, #0 │ │ │ │ - bne e64e8 <__cxa_atexit@plt+0xda0b4> │ │ │ │ + bne ef440 <__cxa_atexit@plt+0xe300c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ e6508 <__cxa_atexit@plt+0xda0d4> │ │ │ │ + ldr r7, [pc, #52] @ ef460 <__cxa_atexit@plt+0xe302c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #48] @ e650c <__cxa_atexit@plt+0xda0d8> │ │ │ │ + ldr r3, [pc, #48] @ ef464 <__cxa_atexit@plt+0xe3030> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ - ldr r7, [pc, #20] @ e6504 <__cxa_atexit@plt+0xda0d0> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ + ldr r7, [pc, #20] @ ef45c <__cxa_atexit@plt+0xe3028> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r3, #12]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq ip, sl, r8, ror r9 │ │ │ │ + biceq r3, sl, r0, ror #31 │ │ │ │ @ instruction: 0xfffffc5c │ │ │ │ - biceq ip, sl, r4, ror sl │ │ │ │ - biceq ip, sl, r0, asr #20 │ │ │ │ + ldrdeq r4, [sl, #12] │ │ │ │ + biceq r4, sl, r8, lsr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne e6544 <__cxa_atexit@plt+0xda110> │ │ │ │ - ldr r7, [pc, #44] @ e655c <__cxa_atexit@plt+0xda128> │ │ │ │ + bne ef49c <__cxa_atexit@plt+0xe3068> │ │ │ │ + ldr r7, [pc, #44] @ ef4b4 <__cxa_atexit@plt+0xe3080> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #40] @ e6560 <__cxa_atexit@plt+0xda12c> │ │ │ │ + ldr r3, [pc, #40] @ ef4b8 <__cxa_atexit@plt+0xe3084> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ - ldr r7, [pc, #12] @ e6558 <__cxa_atexit@plt+0xda124> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ + ldr r7, [pc, #12] @ ef4b0 <__cxa_atexit@plt+0xe307c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - biceq ip, sl, ip, lsl r9 │ │ │ │ + biceq r3, sl, r4, lsl #31 │ │ │ │ @ instruction: 0xfffffc00 │ │ │ │ - biceq ip, sl, r8, lsl sl │ │ │ │ - biceq ip, sl, ip, ror #19 │ │ │ │ + biceq r4, sl, r0, lsl #1 │ │ │ │ + biceq r4, sl, r4, asr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e65a4 <__cxa_atexit@plt+0xda170> │ │ │ │ + bne ef4fc <__cxa_atexit@plt+0xe30c8> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #40] @ e65b8 <__cxa_atexit@plt+0xda184> │ │ │ │ + ldr r2, [pc, #40] @ ef510 <__cxa_atexit@plt+0xe30dc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e65b0 <__cxa_atexit@plt+0xda17c> │ │ │ │ - b e65c8 <__cxa_atexit@plt+0xda194> │ │ │ │ + beq ef508 <__cxa_atexit@plt+0xe30d4> │ │ │ │ + b ef520 <__cxa_atexit@plt+0xe30ec> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - @ instruction: 0x01cac994 │ │ │ │ + strdeq r3, [sl, #252] @ 0xfc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ cmp r2, #34 @ 0x22 │ │ │ │ - beq e6624 <__cxa_atexit@plt+0xda1f0> │ │ │ │ + beq ef57c <__cxa_atexit@plt+0xe3148> │ │ │ │ cmp r2, #92 @ 0x5c │ │ │ │ - bne e6664 <__cxa_atexit@plt+0xda230> │ │ │ │ - ldr r2, [pc, #164] @ e6690 <__cxa_atexit@plt+0xda25c> │ │ │ │ + bne ef5bc <__cxa_atexit@plt+0xe3188> │ │ │ │ + ldr r2, [pc, #164] @ ef5e8 <__cxa_atexit@plt+0xe31b4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e6670 <__cxa_atexit@plt+0xda23c> │ │ │ │ + beq ef5c8 <__cxa_atexit@plt+0xe3194> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e6664 <__cxa_atexit@plt+0xda230> │ │ │ │ - ldr r2, [pc, #140] @ e6694 <__cxa_atexit@plt+0xda260> │ │ │ │ + bne ef5bc <__cxa_atexit@plt+0xe3188> │ │ │ │ + ldr r2, [pc, #140] @ ef5ec <__cxa_atexit@plt+0xe31b8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq e667c <__cxa_atexit@plt+0xda248> │ │ │ │ + beq ef5d4 <__cxa_atexit@plt+0xe31a0> │ │ │ │ mov r7, r3 │ │ │ │ - b e66fc <__cxa_atexit@plt+0xda2c8> │ │ │ │ - ldr r2, [pc, #92] @ e6688 <__cxa_atexit@plt+0xda254> │ │ │ │ + b ef654 <__cxa_atexit@plt+0xe3220> │ │ │ │ + ldr r2, [pc, #92] @ ef5e0 <__cxa_atexit@plt+0xe31ac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e6670 <__cxa_atexit@plt+0xda23c> │ │ │ │ + beq ef5c8 <__cxa_atexit@plt+0xe3194> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e6664 <__cxa_atexit@plt+0xda230> │ │ │ │ - ldr r2, [pc, #68] @ e668c <__cxa_atexit@plt+0xda258> │ │ │ │ + bne ef5bc <__cxa_atexit@plt+0xe3188> │ │ │ │ + ldr r2, [pc, #68] @ ef5e4 <__cxa_atexit@plt+0xe31b0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq e667c <__cxa_atexit@plt+0xda248> │ │ │ │ + beq ef5d4 <__cxa_atexit@plt+0xe31a0> │ │ │ │ mov r7, r3 │ │ │ │ - b e6a1c <__cxa_atexit@plt+0xda5e8> │ │ │ │ + b ef974 <__cxa_atexit@plt+0xe3540> │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r3 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - strheq ip, [sl, #136] @ 0x88 │ │ │ │ + biceq r3, sl, r0, lsr #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e66d8 <__cxa_atexit@plt+0xda2a4> │ │ │ │ + bne ef630 <__cxa_atexit@plt+0xe31fc> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #40] @ e66ec <__cxa_atexit@plt+0xda2b8> │ │ │ │ + ldr r2, [pc, #40] @ ef644 <__cxa_atexit@plt+0xe3210> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e66e4 <__cxa_atexit@plt+0xda2b0> │ │ │ │ - b e66fc <__cxa_atexit@plt+0xda2c8> │ │ │ │ + beq ef63c <__cxa_atexit@plt+0xe3208> │ │ │ │ + b ef654 <__cxa_atexit@plt+0xe3220> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq ip, sl, r0, ror #16 │ │ │ │ + biceq r3, sl, r8, asr #29 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e6810 <__cxa_atexit@plt+0xda3dc> │ │ │ │ + bcc ef768 <__cxa_atexit@plt+0xe3334> │ │ │ │ ldr r1, [r7, #3] │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ cmp r1, #34 @ 0x22 │ │ │ │ - beq e67b4 <__cxa_atexit@plt+0xda380> │ │ │ │ + beq ef70c <__cxa_atexit@plt+0xe32d8> │ │ │ │ cmp r1, #92 @ 0x5c │ │ │ │ - bne e67a8 <__cxa_atexit@plt+0xda374> │ │ │ │ - ldr r1, [pc, #252] @ e682c <__cxa_atexit@plt+0xda3f8> │ │ │ │ + bne ef700 <__cxa_atexit@plt+0xe32cc> │ │ │ │ + ldr r1, [pc, #252] @ ef784 <__cxa_atexit@plt+0xe3350> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r2] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq e67f8 <__cxa_atexit@plt+0xda3c4> │ │ │ │ + beq ef750 <__cxa_atexit@plt+0xe331c> │ │ │ │ cmp r1, #2 │ │ │ │ - bne e67a8 <__cxa_atexit@plt+0xda374> │ │ │ │ - ldr r1, [pc, #228] @ e6830 <__cxa_atexit@plt+0xda3fc> │ │ │ │ + bne ef700 <__cxa_atexit@plt+0xe32cc> │ │ │ │ + ldr r1, [pc, #228] @ ef788 <__cxa_atexit@plt+0xe3354> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq e6804 <__cxa_atexit@plt+0xda3d0> │ │ │ │ + beq ef75c <__cxa_atexit@plt+0xe3328> │ │ │ │ ldr r7, [r2, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e67a8 <__cxa_atexit@plt+0xda374> │ │ │ │ - ldr r7, [pc, #192] @ e6834 <__cxa_atexit@plt+0xda400> │ │ │ │ + bne ef700 <__cxa_atexit@plt+0xe32cc> │ │ │ │ + ldr r7, [pc, #192] @ ef78c <__cxa_atexit@plt+0xe3358> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #188] @ e6838 <__cxa_atexit@plt+0xda404> │ │ │ │ + ldr r2, [pc, #188] @ ef790 <__cxa_atexit@plt+0xe335c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #164] @ e683c <__cxa_atexit@plt+0xda408> │ │ │ │ + ldr lr, [pc, #164] @ ef794 <__cxa_atexit@plt+0xe3360> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r7, [r6, #20] │ │ │ │ - b e67e8 <__cxa_atexit@plt+0xda3b4> │ │ │ │ + b ef740 <__cxa_atexit@plt+0xe330c> │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ - ldr r2, [pc, #100] @ e6820 <__cxa_atexit@plt+0xda3ec> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ + ldr r2, [pc, #100] @ ef778 <__cxa_atexit@plt+0xe3344> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #96] @ e6824 <__cxa_atexit@plt+0xda3f0> │ │ │ │ + ldr r1, [pc, #96] @ ef77c <__cxa_atexit@plt+0xe3348> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ add r2, r1, #2 │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #76] @ e6828 <__cxa_atexit@plt+0xda3f4> │ │ │ │ + ldr lr, [pc, #76] @ ef780 <__cxa_atexit@plt+0xe334c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -223481,1260 +232655,1260 @@ │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff7b0 │ │ │ │ - biceq ip, sl, r0, asr #13 │ │ │ │ - mvneq r3, r0, asr #11 │ │ │ │ + biceq r3, sl, r8, lsr #26 │ │ │ │ + bicseq sl, pc, r0, ror #12 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffff884 │ │ │ │ - strdeq ip, [sl, #108] @ 0x6c │ │ │ │ - mvneq r3, r4, lsl #12 │ │ │ │ - biceq ip, sl, r0, lsl r7 │ │ │ │ + biceq r3, sl, r4, ror #26 │ │ │ │ + bicseq sl, pc, r4, lsr #13 │ │ │ │ + biceq r3, sl, r8, ror sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e68e4 <__cxa_atexit@plt+0xda4b0> │ │ │ │ + bne ef83c <__cxa_atexit@plt+0xe3408> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #164] @ e6910 <__cxa_atexit@plt+0xda4dc> │ │ │ │ + ldr r1, [pc, #164] @ ef868 <__cxa_atexit@plt+0xe3434> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e68f0 <__cxa_atexit@plt+0xda4bc> │ │ │ │ + beq ef848 <__cxa_atexit@plt+0xe3414> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc e68fc <__cxa_atexit@plt+0xda4c8> │ │ │ │ + bcc ef854 <__cxa_atexit@plt+0xe3420> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e68e4 <__cxa_atexit@plt+0xda4b0> │ │ │ │ - ldr r7, [pc, #112] @ e6914 <__cxa_atexit@plt+0xda4e0> │ │ │ │ + bne ef83c <__cxa_atexit@plt+0xe3408> │ │ │ │ + ldr r7, [pc, #112] @ ef86c <__cxa_atexit@plt+0xe3438> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #108] @ e6918 <__cxa_atexit@plt+0xda4e4> │ │ │ │ + ldr lr, [pc, #108] @ ef870 <__cxa_atexit@plt+0xe343c> │ │ │ │ add lr, pc, lr │ │ │ │ ldm r5, {r1, r2} │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, lr, #2 │ │ │ │ - ldr lr, [pc, #88] @ e691c <__cxa_atexit@plt+0xda4e8> │ │ │ │ + ldr lr, [pc, #88] @ ef874 <__cxa_atexit@plt+0xe3440> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffff754 │ │ │ │ - biceq ip, sl, ip, asr #11 │ │ │ │ - ldrdeq r3, [r0, #72]! @ 0x48 │ │ │ │ - biceq ip, sl, r0, lsr r6 │ │ │ │ + biceq r3, sl, r4, lsr ip │ │ │ │ + bicseq sl, pc, r8, ror r5 @ │ │ │ │ + @ instruction: 0x01ca3c98 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e69a0 <__cxa_atexit@plt+0xda56c> │ │ │ │ + bcc ef8f8 <__cxa_atexit@plt+0xe34c4> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e6990 <__cxa_atexit@plt+0xda55c> │ │ │ │ - ldr r7, [pc, #88] @ e69ac <__cxa_atexit@plt+0xda578> │ │ │ │ + bne ef8e8 <__cxa_atexit@plt+0xe34b4> │ │ │ │ + ldr r7, [pc, #88] @ ef904 <__cxa_atexit@plt+0xe34d0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #84] @ e69b0 <__cxa_atexit@plt+0xda57c> │ │ │ │ + ldr r2, [pc, #84] @ ef908 <__cxa_atexit@plt+0xe34d4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #60] @ e69b4 <__cxa_atexit@plt+0xda580> │ │ │ │ + ldr lr, [pc, #60] @ ef90c <__cxa_atexit@plt+0xe34d8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r3, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff6a4 │ │ │ │ - biceq ip, sl, ip, lsl r5 │ │ │ │ - mvneq r3, r4, lsr #8 │ │ │ │ - @ instruction: 0x01cac598 │ │ │ │ + biceq r3, sl, r4, lsl #23 │ │ │ │ + bicseq sl, pc, r4, asr #9 │ │ │ │ + biceq r3, sl, r0, lsl #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e69f8 <__cxa_atexit@plt+0xda5c4> │ │ │ │ + bne ef950 <__cxa_atexit@plt+0xe351c> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #40] @ e6a0c <__cxa_atexit@plt+0xda5d8> │ │ │ │ + ldr r2, [pc, #40] @ ef964 <__cxa_atexit@plt+0xe3530> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e6a04 <__cxa_atexit@plt+0xda5d0> │ │ │ │ - b e6a1c <__cxa_atexit@plt+0xda5e8> │ │ │ │ + beq ef95c <__cxa_atexit@plt+0xe3528> │ │ │ │ + b ef974 <__cxa_atexit@plt+0xe3540> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq ip, sl, r0, asr #10 │ │ │ │ + biceq r3, sl, r8, lsr #23 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e6acc <__cxa_atexit@plt+0xda698> │ │ │ │ - ldr r2, [pc, #208] @ e6b00 <__cxa_atexit@plt+0xda6cc> │ │ │ │ + bne efa24 <__cxa_atexit@plt+0xe35f0> │ │ │ │ + ldr r2, [pc, #208] @ efa58 <__cxa_atexit@plt+0xe3624> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r7, r5 │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ str r2, [r7] │ │ │ │ ands r2, r3, #3 │ │ │ │ - beq e6ad8 <__cxa_atexit@plt+0xda6a4> │ │ │ │ + beq efa30 <__cxa_atexit@plt+0xe35fc> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e6acc <__cxa_atexit@plt+0xda698> │ │ │ │ - ldr r2, [pc, #176] @ e6b04 <__cxa_atexit@plt+0xda6d0> │ │ │ │ + bne efa24 <__cxa_atexit@plt+0xe35f0> │ │ │ │ + ldr r2, [pc, #176] @ efa5c <__cxa_atexit@plt+0xe3628> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq e6ae8 <__cxa_atexit@plt+0xda6b4> │ │ │ │ + beq efa40 <__cxa_atexit@plt+0xe360c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e6af0 <__cxa_atexit@plt+0xda6bc> │ │ │ │ + bcc efa48 <__cxa_atexit@plt+0xe3614> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e6acc <__cxa_atexit@plt+0xda698> │ │ │ │ - ldr r7, [pc, #124] @ e6b08 <__cxa_atexit@plt+0xda6d4> │ │ │ │ + bne efa24 <__cxa_atexit@plt+0xe35f0> │ │ │ │ + ldr r7, [pc, #124] @ efa60 <__cxa_atexit@plt+0xe362c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #120] @ e6b0c <__cxa_atexit@plt+0xda6d8> │ │ │ │ + ldr r2, [pc, #120] @ efa64 <__cxa_atexit@plt+0xe3630> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #96] @ e6b10 <__cxa_atexit@plt+0xda6dc> │ │ │ │ + ldr lr, [pc, #96] @ efa68 <__cxa_atexit@plt+0xe3634> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r8, lsr #3 │ │ │ │ @ instruction: 0xfffff454 │ │ │ │ - strdeq ip, [sl, #48] @ 0x30 │ │ │ │ - mvneq r3, ip, ror #5 │ │ │ │ - biceq ip, sl, ip, lsr r4 │ │ │ │ + biceq r3, sl, r8, asr sl │ │ │ │ + bicseq sl, pc, ip, lsl #7 │ │ │ │ + biceq r3, sl, r4, lsr #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e6bb8 <__cxa_atexit@plt+0xda784> │ │ │ │ + bne efb10 <__cxa_atexit@plt+0xe36dc> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #164] @ e6be4 <__cxa_atexit@plt+0xda7b0> │ │ │ │ + ldr r1, [pc, #164] @ efb3c <__cxa_atexit@plt+0xe3708> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e6bc4 <__cxa_atexit@plt+0xda790> │ │ │ │ + beq efb1c <__cxa_atexit@plt+0xe36e8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc e6bd0 <__cxa_atexit@plt+0xda79c> │ │ │ │ + bcc efb28 <__cxa_atexit@plt+0xe36f4> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e6bb8 <__cxa_atexit@plt+0xda784> │ │ │ │ - ldr r7, [pc, #112] @ e6be8 <__cxa_atexit@plt+0xda7b4> │ │ │ │ + bne efb10 <__cxa_atexit@plt+0xe36dc> │ │ │ │ + ldr r7, [pc, #112] @ efb40 <__cxa_atexit@plt+0xe370c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #108] @ e6bec <__cxa_atexit@plt+0xda7b8> │ │ │ │ + ldr lr, [pc, #108] @ efb44 <__cxa_atexit@plt+0xe3710> │ │ │ │ add lr, pc, lr │ │ │ │ ldm r5, {r1, r2} │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, lr, #2 │ │ │ │ - ldr lr, [pc, #88] @ e6bf0 <__cxa_atexit@plt+0xda7bc> │ │ │ │ + ldr lr, [pc, #88] @ efb48 <__cxa_atexit@plt+0xe3714> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffff368 │ │ │ │ - biceq ip, sl, r4, lsl #6 │ │ │ │ - mvneq r3, r4, lsl #4 │ │ │ │ - biceq ip, sl, ip, asr r3 │ │ │ │ + biceq r3, sl, ip, ror #18 │ │ │ │ + bicseq sl, pc, r4, lsr #5 │ │ │ │ + biceq r3, sl, r4, asr #19 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e6c74 <__cxa_atexit@plt+0xda840> │ │ │ │ + bcc efbcc <__cxa_atexit@plt+0xe3798> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e6c64 <__cxa_atexit@plt+0xda830> │ │ │ │ - ldr r7, [pc, #88] @ e6c80 <__cxa_atexit@plt+0xda84c> │ │ │ │ + bne efbbc <__cxa_atexit@plt+0xe3788> │ │ │ │ + ldr r7, [pc, #88] @ efbd8 <__cxa_atexit@plt+0xe37a4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #84] @ e6c84 <__cxa_atexit@plt+0xda850> │ │ │ │ + ldr r2, [pc, #84] @ efbdc <__cxa_atexit@plt+0xe37a8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #60] @ e6c88 <__cxa_atexit@plt+0xda854> │ │ │ │ + ldr lr, [pc, #60] @ efbe0 <__cxa_atexit@plt+0xe37ac> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r3, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r7, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b e6c8c <__cxa_atexit@plt+0xda858> │ │ │ │ + b efbe4 <__cxa_atexit@plt+0xe37b0> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff2b8 │ │ │ │ - biceq ip, sl, r4, asr r2 │ │ │ │ - mvneq r3, r0, asr r1 │ │ │ │ + strheq r3, [sl, #140] @ 0x8c │ │ │ │ + ldrsheq sl, [pc, #16] @ efbf8 <__cxa_atexit@plt+0xe37c4> │ │ │ │ mov fp, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ ldr r1, [r5] │ │ │ │ and r2, r7, #3 │ │ │ │ mvn r1, r1 │ │ │ │ tst r1, #3 │ │ │ │ - bne e6cec <__cxa_atexit@plt+0xda8b8> │ │ │ │ - ldr r1, [pc, #236] @ e6da0 <__cxa_atexit@plt+0xda96c> │ │ │ │ + bne efc44 <__cxa_atexit@plt+0xe3810> │ │ │ │ + ldr r1, [pc, #236] @ efcf8 <__cxa_atexit@plt+0xe38c4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ - beq e6d4c <__cxa_atexit@plt+0xda918> │ │ │ │ + beq efca4 <__cxa_atexit@plt+0xe3870> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e6d58 <__cxa_atexit@plt+0xda924> │ │ │ │ - ldr r2, [pc, #212] @ e6da4 <__cxa_atexit@plt+0xda970> │ │ │ │ + bne efcb0 <__cxa_atexit@plt+0xe387c> │ │ │ │ + ldr r2, [pc, #212] @ efcfc <__cxa_atexit@plt+0xe38c8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq e6d6c <__cxa_atexit@plt+0xda938> │ │ │ │ + beq efcc4 <__cxa_atexit@plt+0xe3890> │ │ │ │ mov r7, r3 │ │ │ │ - b e6e20 <__cxa_atexit@plt+0xda9ec> │ │ │ │ - ldr r1, [pc, #156] @ e6d90 <__cxa_atexit@plt+0xda95c> │ │ │ │ + b efd78 <__cxa_atexit@plt+0xe3944> │ │ │ │ + ldr r1, [pc, #156] @ efce8 <__cxa_atexit@plt+0xe38b4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3] │ │ │ │ cmp r2, #0 │ │ │ │ - beq e6d4c <__cxa_atexit@plt+0xda918> │ │ │ │ + beq efca4 <__cxa_atexit@plt+0xe3870> │ │ │ │ cmp r2, #2 │ │ │ │ - bne e6d58 <__cxa_atexit@plt+0xda924> │ │ │ │ - ldr r2, [pc, #132] @ e6d94 <__cxa_atexit@plt+0xda960> │ │ │ │ + bne efcb0 <__cxa_atexit@plt+0xe387c> │ │ │ │ + ldr r2, [pc, #132] @ efcec <__cxa_atexit@plt+0xe38b8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq e6d6c <__cxa_atexit@plt+0xda938> │ │ │ │ + beq efcc4 <__cxa_atexit@plt+0xe3890> │ │ │ │ ldr r8, [r3, #3] │ │ │ │ cmp r8, #34 @ 0x22 │ │ │ │ - bne e6d78 <__cxa_atexit@plt+0xda944> │ │ │ │ - ldr r7, [pc, #96] @ e6d98 <__cxa_atexit@plt+0xda964> │ │ │ │ + bne efcd0 <__cxa_atexit@plt+0xe389c> │ │ │ │ + ldr r7, [pc, #96] @ efcf0 <__cxa_atexit@plt+0xe38bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #92] @ e6d9c <__cxa_atexit@plt+0xda968> │ │ │ │ + ldr r3, [pc, #92] @ efcf4 <__cxa_atexit@plt+0xe38c0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r7, r3, #3 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ e6da8 <__cxa_atexit@plt+0xda974> │ │ │ │ + ldr r7, [pc, #72] @ efd00 <__cxa_atexit@plt+0xe38cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ e6dac <__cxa_atexit@plt+0xda978> │ │ │ │ + ldr r7, [pc, #44] @ efd04 <__cxa_atexit@plt+0xe38d0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #-4]! │ │ │ │ mov r7, r3 │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ @ instruction: 0x000004b4 │ │ │ │ andeq r0, r0, ip, asr #10 │ │ │ │ @ instruction: 0xfffff3f8 │ │ │ │ - biceq ip, sl, r4, lsl r2 │ │ │ │ + biceq r3, sl, ip, ror r8 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ - mvneq r3, r8 │ │ │ │ + bicseq sl, pc, r8, lsr #1 │ │ │ │ andeq r0, r0, r0, lsr r5 │ │ │ │ - biceq ip, sl, r0, lsr #3 │ │ │ │ + biceq r3, sl, r8, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e6df0 <__cxa_atexit@plt+0xda9bc> │ │ │ │ + bne efd48 <__cxa_atexit@plt+0xe3914> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ e6e0c <__cxa_atexit@plt+0xda9d8> │ │ │ │ + ldr r2, [pc, #48] @ efd64 <__cxa_atexit@plt+0xe3930> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e6e04 <__cxa_atexit@plt+0xda9d0> │ │ │ │ - b e6e20 <__cxa_atexit@plt+0xda9ec> │ │ │ │ - ldr r7, [pc, #24] @ e6e10 <__cxa_atexit@plt+0xda9dc> │ │ │ │ + beq efd5c <__cxa_atexit@plt+0xe3928> │ │ │ │ + b efd78 <__cxa_atexit@plt+0xe3944> │ │ │ │ + ldr r7, [pc, #24] @ efd68 <__cxa_atexit@plt+0xe3934> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - mvneq r2, r0, ror pc │ │ │ │ - biceq ip, sl, ip, lsr r1 │ │ │ │ + bicseq sl, pc, r0, lsl r0 @ │ │ │ │ + biceq r3, sl, r4, lsr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr lr, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp lr, r3 │ │ │ │ - bcc e6f84 <__cxa_atexit@plt+0xdab50> │ │ │ │ + bcc efedc <__cxa_atexit@plt+0xe3aa8> │ │ │ │ ldr r0, [r2, #3] │ │ │ │ mov r1, r5 │ │ │ │ ldr r7, [r1, #4]! │ │ │ │ cmp r0, #34 @ 0x22 │ │ │ │ - bne e6eec <__cxa_atexit@plt+0xdaab8> │ │ │ │ - ldr r0, [pc, #352] @ e6fb0 <__cxa_atexit@plt+0xdab7c> │ │ │ │ + bne efe44 <__cxa_atexit@plt+0xe3a10> │ │ │ │ + ldr r0, [pc, #352] @ eff08 <__cxa_atexit@plt+0xe3ad4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r1] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq e6f34 <__cxa_atexit@plt+0xdab00> │ │ │ │ + beq efe8c <__cxa_atexit@plt+0xe3a58> │ │ │ │ cmp r3, #2 │ │ │ │ - bne e6f40 <__cxa_atexit@plt+0xdab0c> │ │ │ │ + bne efe98 <__cxa_atexit@plt+0xe3a64> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r0, [r7, #6] │ │ │ │ - ldr r1, [pc, #320] @ e6fb4 <__cxa_atexit@plt+0xdab80> │ │ │ │ + ldr r1, [pc, #320] @ eff0c <__cxa_atexit@plt+0xe3ad8> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r0, r7} │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq e6f58 <__cxa_atexit@plt+0xdab24> │ │ │ │ + beq efeb0 <__cxa_atexit@plt+0xe3a7c> │ │ │ │ add r1, r6, #24 │ │ │ │ cmp lr, r1 │ │ │ │ - bcc e6f98 <__cxa_atexit@plt+0xdab64> │ │ │ │ + bcc efef0 <__cxa_atexit@plt+0xe3abc> │ │ │ │ ldr r7, [r3, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e6f68 <__cxa_atexit@plt+0xdab34> │ │ │ │ - ldr r7, [pc, #272] @ e6fb8 <__cxa_atexit@plt+0xdab84> │ │ │ │ + bne efec0 <__cxa_atexit@plt+0xe3a8c> │ │ │ │ + ldr r7, [pc, #272] @ eff10 <__cxa_atexit@plt+0xe3adc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #268] @ e6fbc <__cxa_atexit@plt+0xdab88> │ │ │ │ + ldr r2, [pc, #268] @ eff14 <__cxa_atexit@plt+0xe3ae0> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #8]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ - ldr r2, [pc, #244] @ e6fc0 <__cxa_atexit@plt+0xdab8c> │ │ │ │ + ldr r2, [pc, #244] @ eff18 <__cxa_atexit@plt+0xe3ae4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r5, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r1, #6 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r1 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #208] @ e6fc4 <__cxa_atexit@plt+0xdab90> │ │ │ │ + ldr r1, [pc, #208] @ eff1c <__cxa_atexit@plt+0xe3ae8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ sub r1, r3, #14 │ │ │ │ - ldr lr, [pc, #192] @ e6fc8 <__cxa_atexit@plt+0xdab94> │ │ │ │ + ldr lr, [pc, #192] @ eff20 <__cxa_atexit@plt+0xe3aec> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r8, [pc, #188] @ e6fcc <__cxa_atexit@plt+0xdab98> │ │ │ │ + ldr r8, [pc, #188] @ eff24 <__cxa_atexit@plt+0xe3af0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #136] @ e6fd0 <__cxa_atexit@plt+0xdab9c> │ │ │ │ + ldr r7, [pc, #136] @ eff28 <__cxa_atexit@plt+0xe3af4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #128] @ e6fd4 <__cxa_atexit@plt+0xdaba0> │ │ │ │ + ldr r0, [pc, #128] @ eff2c <__cxa_atexit@plt+0xe3af8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #104] @ e6fd8 <__cxa_atexit@plt+0xdaba4> │ │ │ │ + ldr r7, [pc, #104] @ eff30 <__cxa_atexit@plt+0xe3afc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #100] @ e6fdc <__cxa_atexit@plt+0xdaba8> │ │ │ │ + ldr r3, [pc, #100] @ eff34 <__cxa_atexit@plt+0xe3b00> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r1 │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r8, r1 │ │ │ │ andeq r0, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xffffefa8 │ │ │ │ - ldrdeq fp, [sl, #244] @ 0xf4 │ │ │ │ - ldrdeq r2, [r0, #224]! @ 0xe0 │ │ │ │ + biceq r3, sl, ip, lsr r6 │ │ │ │ + bicseq r9, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xffffeecc │ │ │ │ - stlexheq r2, r4, [r0] │ │ │ │ - mvneq r2, r0, ror pc │ │ │ │ - biceq ip, sl, r4, lsr #32 │ │ │ │ - biceq ip, sl, r8, lsl r0 │ │ │ │ + bicseq r9, pc, r4, lsr pc @ │ │ │ │ + bicseq sl, pc, r0, lsl r0 @ │ │ │ │ + biceq r3, sl, ip, lsl #13 │ │ │ │ + biceq r3, sl, r0, lsl #13 │ │ │ │ @ instruction: 0xfffff1c0 │ │ │ │ - ldrdeq fp, [sl, #248] @ 0xf8 │ │ │ │ - biceq fp, sl, r0, ror pc │ │ │ │ + biceq r3, sl, r0, asr #12 │ │ │ │ + ldrdeq r3, [sl, #88] @ 0x58 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e7080 <__cxa_atexit@plt+0xdac4c> │ │ │ │ + bne effd8 <__cxa_atexit@plt+0xe3ba4> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r3, #6] │ │ │ │ - ldr r1, [pc, #200] @ e70d4 <__cxa_atexit@plt+0xdaca0> │ │ │ │ + ldr r1, [pc, #200] @ f002c <__cxa_atexit@plt+0xe3bf8> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e7098 <__cxa_atexit@plt+0xdac64> │ │ │ │ + beq efff0 <__cxa_atexit@plt+0xe3bbc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc e70c0 <__cxa_atexit@plt+0xdac8c> │ │ │ │ + bcc f0018 <__cxa_atexit@plt+0xe3be4> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e70a4 <__cxa_atexit@plt+0xdac70> │ │ │ │ - ldr r7, [pc, #148] @ e70d8 <__cxa_atexit@plt+0xdaca4> │ │ │ │ + bne efffc <__cxa_atexit@plt+0xe3bc8> │ │ │ │ + ldr r7, [pc, #148] @ f0030 <__cxa_atexit@plt+0xe3bfc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #144] @ e70dc <__cxa_atexit@plt+0xdaca8> │ │ │ │ + ldr r2, [pc, #144] @ f0034 <__cxa_atexit@plt+0xe3c00> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [pc, #124] @ e70e0 <__cxa_atexit@plt+0xdacac> │ │ │ │ + ldr r1, [pc, #124] @ f0038 <__cxa_atexit@plt+0xe3c04> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #92] @ e70e4 <__cxa_atexit@plt+0xdacb0> │ │ │ │ + ldr r7, [pc, #92] @ f003c <__cxa_atexit@plt+0xe3c08> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #84] @ e70e8 <__cxa_atexit@plt+0xdacb4> │ │ │ │ + ldr r0, [pc, #84] @ f0040 <__cxa_atexit@plt+0xe3c0c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ e70ec <__cxa_atexit@plt+0xdacb8> │ │ │ │ + ldr r7, [pc, #64] @ f0044 <__cxa_atexit@plt+0xe3c10> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #60] @ e70f0 <__cxa_atexit@plt+0xdacbc> │ │ │ │ + ldr r3, [pc, #60] @ f0048 <__cxa_atexit@plt+0xe3c14> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffee0c │ │ │ │ - biceq fp, sl, r8, lsr lr │ │ │ │ - mvneq r2, r8, lsr sp │ │ │ │ - biceq fp, sl, r4, ror #29 │ │ │ │ - ldrdeq fp, [sl, #232] @ 0xe8 │ │ │ │ + biceq r3, sl, r0, lsr #9 │ │ │ │ + ldrsbeq r9, [pc, #216] @ f0118 <__cxa_atexit@plt+0xe3ce4> │ │ │ │ + biceq r3, sl, ip, asr #10 │ │ │ │ + biceq r3, sl, r0, asr #10 │ │ │ │ @ instruction: 0xfffff084 │ │ │ │ - stlexbeq fp, ip, [sl] │ │ │ │ - biceq fp, sl, ip, asr lr │ │ │ │ + biceq r3, sl, r4, lsl #10 │ │ │ │ + biceq r3, sl, r4, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e717c <__cxa_atexit@plt+0xdad48> │ │ │ │ + bcc f00d4 <__cxa_atexit@plt+0xe3ca0> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ - bne e7160 <__cxa_atexit@plt+0xdad2c> │ │ │ │ - ldr r7, [pc, #104] @ e718c <__cxa_atexit@plt+0xdad58> │ │ │ │ + bne f00b8 <__cxa_atexit@plt+0xe3c84> │ │ │ │ + ldr r7, [pc, #104] @ f00e4 <__cxa_atexit@plt+0xe3cb0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #100] @ e7190 <__cxa_atexit@plt+0xdad5c> │ │ │ │ + ldr r2, [pc, #100] @ f00e8 <__cxa_atexit@plt+0xe3cb4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ - ldr r1, [pc, #80] @ e7194 <__cxa_atexit@plt+0xdad60> │ │ │ │ + ldr r1, [pc, #80] @ f00ec <__cxa_atexit@plt+0xe3cb8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ e7198 <__cxa_atexit@plt+0xdad64> │ │ │ │ + ldr r7, [pc, #48] @ f00f0 <__cxa_atexit@plt+0xe3cbc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #44] @ e719c <__cxa_atexit@plt+0xdad68> │ │ │ │ + ldr r3, [pc, #44] @ f00f4 <__cxa_atexit@plt+0xe3cc0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #4]! │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffed2c │ │ │ │ - biceq fp, sl, r8, asr sp │ │ │ │ - mvneq r2, r8, asr ip │ │ │ │ + biceq r3, sl, r0, asr #7 │ │ │ │ + ldrsheq r9, [pc, #200] @ f01bc <__cxa_atexit@plt+0xe3d88> │ │ │ │ @ instruction: 0xffffefc8 │ │ │ │ - biceq fp, sl, r0, ror #27 │ │ │ │ - strheq fp, [sl, #208] @ 0xd0 │ │ │ │ + biceq r3, sl, r8, asr #8 │ │ │ │ + biceq r3, sl, r8, lsl r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e720c <__cxa_atexit@plt+0xdadd8> │ │ │ │ + bne f0164 <__cxa_atexit@plt+0xe3d30> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #116] @ e7240 <__cxa_atexit@plt+0xdae0c> │ │ │ │ + ldr r2, [pc, #116] @ f0198 <__cxa_atexit@plt+0xe3d64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e7220 <__cxa_atexit@plt+0xdadec> │ │ │ │ + beq f0178 <__cxa_atexit@plt+0xe3d44> │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp r8, #34 @ 0x22 │ │ │ │ - bne e722c <__cxa_atexit@plt+0xdadf8> │ │ │ │ - ldr r7, [pc, #80] @ e7244 <__cxa_atexit@plt+0xdae10> │ │ │ │ + bne f0184 <__cxa_atexit@plt+0xe3d50> │ │ │ │ + ldr r7, [pc, #80] @ f019c <__cxa_atexit@plt+0xe3d68> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #76] @ e7248 <__cxa_atexit@plt+0xdae14> │ │ │ │ + ldr r5, [pc, #76] @ f01a0 <__cxa_atexit@plt+0xe3d6c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r7, [r3] │ │ │ │ add r7, r5, #3 │ │ │ │ mov r5, r3 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ - ldr r7, [pc, #56] @ e724c <__cxa_atexit@plt+0xdae18> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ + ldr r7, [pc, #56] @ f01a4 <__cxa_atexit@plt+0xe3d70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ e7250 <__cxa_atexit@plt+0xdae1c> │ │ │ │ + ldr r3, [pc, #28] @ f01a8 <__cxa_atexit@plt+0xe3d74> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-8]! │ │ │ │ str r7, [r5, #4] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ muleq r0, r0, r0 │ │ │ │ @ instruction: 0xffffef3c │ │ │ │ - biceq fp, sl, r8, asr sp │ │ │ │ - mvneq r2, r4, asr fp │ │ │ │ + biceq r3, sl, r0, asr #7 │ │ │ │ + ldrsheq r9, [pc, #180] @ f0260 <__cxa_atexit@plt+0xe3e2c> │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - strdeq fp, [sl, #204] @ 0xcc │ │ │ │ + biceq r3, sl, r4, ror #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp r8, #34 @ 0x22 │ │ │ │ - bne e7288 <__cxa_atexit@plt+0xdae54> │ │ │ │ - ldr r7, [pc, #44] @ e72a0 <__cxa_atexit@plt+0xdae6c> │ │ │ │ + bne f01e0 <__cxa_atexit@plt+0xe3dac> │ │ │ │ + ldr r7, [pc, #44] @ f01f8 <__cxa_atexit@plt+0xe3dc4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #40] @ e72a4 <__cxa_atexit@plt+0xdae70> │ │ │ │ + ldr r3, [pc, #40] @ f01fc <__cxa_atexit@plt+0xe3dc8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ add r7, r3, #3 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ - ldr r3, [pc, #12] @ e729c <__cxa_atexit@plt+0xdae68> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ + ldr r3, [pc, #12] @ f01f4 <__cxa_atexit@plt+0xe3dc0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xffffeebc │ │ │ │ - ldrdeq fp, [sl, #200] @ 0xc8 │ │ │ │ - biceq fp, sl, r8, lsr #25 │ │ │ │ + biceq r3, sl, r0, asr #6 │ │ │ │ + biceq r3, sl, r0, lsl r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e730c <__cxa_atexit@plt+0xdaed8> │ │ │ │ + bne f0264 <__cxa_atexit@plt+0xe3e30> │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc e7364 <__cxa_atexit@plt+0xdaf30> │ │ │ │ - ldr r7, [pc, #172] @ e7388 <__cxa_atexit@plt+0xdaf54> │ │ │ │ + bcc f02bc <__cxa_atexit@plt+0xe3e88> │ │ │ │ + ldr r7, [pc, #172] @ f02e0 <__cxa_atexit@plt+0xe3eac> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #168] @ e738c <__cxa_atexit@plt+0xdaf58> │ │ │ │ + ldr r1, [pc, #168] @ f02e4 <__cxa_atexit@plt+0xe3eb0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #152] @ e7390 <__cxa_atexit@plt+0xdaf5c> │ │ │ │ + ldr r7, [pc, #152] @ f02e8 <__cxa_atexit@plt+0xe3eb4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ - b e7358 <__cxa_atexit@plt+0xdaf24> │ │ │ │ + b f02b0 <__cxa_atexit@plt+0xe3e7c> │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc e736c <__cxa_atexit@plt+0xdaf38> │ │ │ │ - ldr r7, [pc, #92] @ e737c <__cxa_atexit@plt+0xdaf48> │ │ │ │ + bcc f02c4 <__cxa_atexit@plt+0xe3e90> │ │ │ │ + ldr r7, [pc, #92] @ f02d4 <__cxa_atexit@plt+0xe3ea0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr lr, [pc, #80] @ e7380 <__cxa_atexit@plt+0xdaf4c> │ │ │ │ + ldr lr, [pc, #80] @ f02d8 <__cxa_atexit@plt+0xe3ea4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ sub r7, r3, #14 │ │ │ │ - ldr r8, [pc, #68] @ e7384 <__cxa_atexit@plt+0xdaf50> │ │ │ │ + ldr r8, [pc, #68] @ f02dc <__cxa_atexit@plt+0xe3ea8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r8, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ - b e7370 <__cxa_atexit@plt+0xdaf3c> │ │ │ │ + b f02c8 <__cxa_atexit@plt+0xe3e94> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe8fc │ │ │ │ - mvneq r2, r0, asr fp │ │ │ │ - mvneq r2, ip, asr sl │ │ │ │ + ldrsheq r9, [pc, #176] @ f0390 <__cxa_atexit@plt+0xe3f5c> │ │ │ │ + ldrsheq r9, [pc, #172] @ f0390 <__cxa_atexit@plt+0xe3f5c> │ │ │ │ @ instruction: 0xffffe9d0 │ │ │ │ - ldrdeq r2, [r0, #180]! @ 0xb4 │ │ │ │ - mvneq r2, r4, lsr #21 │ │ │ │ - strheq fp, [sl, #188] @ 0xbc │ │ │ │ + bicseq r9, pc, r4, ror ip @ │ │ │ │ + bicseq r9, pc, r4, asr #22 │ │ │ │ + biceq r3, sl, r4, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi e7410 <__cxa_atexit@plt+0xdafdc> │ │ │ │ + bhi f0368 <__cxa_atexit@plt+0xe3f34> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq e7408 <__cxa_atexit@plt+0xdafd4> │ │ │ │ - ldr r7, [pc, #124] @ e7444 <__cxa_atexit@plt+0xdb010> │ │ │ │ + beq f0360 <__cxa_atexit@plt+0xe3f2c> │ │ │ │ + ldr r7, [pc, #124] @ f039c <__cxa_atexit@plt+0xe3f68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e7418 <__cxa_atexit@plt+0xdafe4> │ │ │ │ - ldr r7, [pc, #112] @ e7454 <__cxa_atexit@plt+0xdb020> │ │ │ │ + bhi f0370 <__cxa_atexit@plt+0xe3f3c> │ │ │ │ + ldr r7, [pc, #112] @ f03ac <__cxa_atexit@plt+0xe3f78> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #108] @ e7458 <__cxa_atexit@plt+0xdb024> │ │ │ │ + ldr r3, [pc, #108] @ f03b0 <__cxa_atexit@plt+0xe3f7c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ - ldr r7, [pc, #100] @ e745c <__cxa_atexit@plt+0xdb028> │ │ │ │ + ldr r7, [pc, #100] @ f03b4 <__cxa_atexit@plt+0xe3f80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r5, #4] │ │ │ │ add r7, r3, #2 │ │ │ │ - b e6134 <__cxa_atexit@plt+0xd9d00> │ │ │ │ + b ef08c <__cxa_atexit@plt+0xe2c58> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ e7448 <__cxa_atexit@plt+0xdb014> │ │ │ │ + ldr r7, [pc, #40] @ f03a0 <__cxa_atexit@plt+0xe3f6c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #36] @ e744c <__cxa_atexit@plt+0xdb018> │ │ │ │ + ldr r5, [pc, #36] @ f03a4 <__cxa_atexit@plt+0xe3f70> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r3, [pc, #32] @ e7450 <__cxa_atexit@plt+0xdb01c> │ │ │ │ + ldr r3, [pc, #32] @ f03a8 <__cxa_atexit@plt+0xe3f74> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, sl │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e0299c │ │ │ │ - biceq fp, sl, r8, lsr fp │ │ │ │ - biceq fp, sl, r8, lsr #22 │ │ │ │ - mvneq r2, r8, lsr r9 │ │ │ │ + bicseq r9, pc, ip, lsr sl @ │ │ │ │ + biceq r3, sl, r0, lsr #3 │ │ │ │ + @ instruction: 0x01ca3190 │ │ │ │ + ldrsbeq r9, [pc, #152] @ f0448 <__cxa_atexit@plt+0xe4014> │ │ │ │ @ instruction: 0xffffed4c │ │ │ │ - biceq fp, sl, r4, ror #22 │ │ │ │ - mvneq r2, r0, ror r9 │ │ │ │ + biceq r3, sl, ip, asr #3 │ │ │ │ + bicseq r9, pc, r0, lsl sl @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e7520 <__cxa_atexit@plt+0xdb0ec> │ │ │ │ - ldr r7, [pc, #216] @ e7558 <__cxa_atexit@plt+0xdb124> │ │ │ │ + bhi f0478 <__cxa_atexit@plt+0xe4044> │ │ │ │ + ldr r7, [pc, #216] @ f04b0 <__cxa_atexit@plt+0xe407c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e7530 <__cxa_atexit@plt+0xdb0fc> │ │ │ │ - ldr r3, [pc, #196] @ e755c <__cxa_atexit@plt+0xdb128> │ │ │ │ + bhi f0488 <__cxa_atexit@plt+0xe4054> │ │ │ │ + ldr r3, [pc, #196] @ f04b4 <__cxa_atexit@plt+0xe4080> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ str r8, [r7, #4] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq e74e8 <__cxa_atexit@plt+0xdb0b4> │ │ │ │ + beq f0440 <__cxa_atexit@plt+0xe400c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne e74f8 <__cxa_atexit@plt+0xdb0c4> │ │ │ │ - ldr r3, [pc, #164] @ e7560 <__cxa_atexit@plt+0xdb12c> │ │ │ │ + bne f0450 <__cxa_atexit@plt+0xe401c> │ │ │ │ + ldr r3, [pc, #164] @ f04b8 <__cxa_atexit@plt+0xe4084> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq e7518 <__cxa_atexit@plt+0xdb0e4> │ │ │ │ - ldr r3, [pc, #136] @ e7564 <__cxa_atexit@plt+0xdb130> │ │ │ │ + beq f0470 <__cxa_atexit@plt+0xe403c> │ │ │ │ + ldr r3, [pc, #136] @ f04bc <__cxa_atexit@plt+0xe4088> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ b 19fc408 <__cxa_atexit@plt+0x19effd4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #116] @ e7574 <__cxa_atexit@plt+0xdb140> │ │ │ │ + ldr r5, [pc, #116] @ f04cc <__cxa_atexit@plt+0xe4098> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r9, [pc, #112] @ e7578 <__cxa_atexit@plt+0xdb144> │ │ │ │ + ldr r9, [pc, #112] @ f04d0 <__cxa_atexit@plt+0xe409c> │ │ │ │ add r9, pc, r9 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ e7570 <__cxa_atexit@plt+0xdb13c> │ │ │ │ + ldr r7, [pc, #72] @ f04c8 <__cxa_atexit@plt+0xe4094> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #48] @ e7568 <__cxa_atexit@plt+0xdb134> │ │ │ │ + ldr r5, [pc, #48] @ f04c0 <__cxa_atexit@plt+0xe408c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #44] @ e756c <__cxa_atexit@plt+0xdb138> │ │ │ │ + ldr r7, [pc, #44] @ f04c4 <__cxa_atexit@plt+0xe4090> │ │ │ │ add r7, pc, r7 │ │ │ │ add r2, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, r8 │ │ │ │ mov r8, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xffffedb8 │ │ │ │ @ instruction: 0xffffee18 │ │ │ │ @ instruction: 0xffffee1c │ │ │ │ - biceq fp, sl, r4, lsl sl │ │ │ │ - biceq fp, sl, r8, lsl sl │ │ │ │ - biceq fp, sl, r4, asr sl │ │ │ │ + biceq r3, sl, ip, ror r0 │ │ │ │ + biceq r3, sl, r0, lsl #1 │ │ │ │ + strheq r3, [sl, #12] │ │ │ │ @ instruction: 0xffffee60 │ │ │ │ - biceq fp, sl, ip, asr #18 │ │ │ │ - biceq fp, sl, r0, asr #19 │ │ │ │ + strheq r2, [sl, #244] @ 0xf4 │ │ │ │ + biceq r3, sl, r8, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ - b e5a5c <__cxa_atexit@plt+0xd9628> │ │ │ │ - @ instruction: 0x01b341a9 │ │ │ │ + b ee9b4 <__cxa_atexit@plt+0xe2580> │ │ │ │ + @ instruction: 0x01b2b4c4 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b341e7 │ │ │ │ + @ instruction: 0x01b2b502 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r1, r3 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b34225 │ │ │ │ + @ instruction: 0x01b2b540 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r2, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r8 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - biceq fp, sl, r4, lsr #19 │ │ │ │ + biceq r3, sl, ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi e7644 <__cxa_atexit@plt+0xdb210> │ │ │ │ + bhi f059c <__cxa_atexit@plt+0xe4168> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq e763c <__cxa_atexit@plt+0xdb208> │ │ │ │ - ldr r8, [pc, #40] @ e764c <__cxa_atexit@plt+0xdb218> │ │ │ │ + beq f0594 <__cxa_atexit@plt+0xe4160> │ │ │ │ + ldr r8, [pc, #40] @ f05a4 <__cxa_atexit@plt+0xe4170> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ e7650 <__cxa_atexit@plt+0xdb21c> │ │ │ │ + ldr r3, [pc, #36] @ f05a8 <__cxa_atexit@plt+0xe4174> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b3445e │ │ │ │ - mvneq r2, r8, lsr r7 │ │ │ │ - biceq fp, sl, r8, asr #18 │ │ │ │ + @ instruction: 0x01b2b779 │ │ │ │ + ldrsbeq r9, [pc, #120] @ f0628 <__cxa_atexit@plt+0xe41f4> │ │ │ │ + strheq r2, [sl, #240] @ 0xf0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e769c <__cxa_atexit@plt+0xdb268> │ │ │ │ - ldr r7, [pc, #52] @ e76ac <__cxa_atexit@plt+0xdb278> │ │ │ │ + bhi f05f4 <__cxa_atexit@plt+0xe41c0> │ │ │ │ + ldr r7, [pc, #52] @ f0604 <__cxa_atexit@plt+0xe41d0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq e7690 <__cxa_atexit@plt+0xdb25c> │ │ │ │ + beq f05e8 <__cxa_atexit@plt+0xe41b4> │ │ │ │ mov r7, r8 │ │ │ │ - b e76c0 <__cxa_atexit@plt+0xdb28c> │ │ │ │ + b f0618 <__cxa_atexit@plt+0xe41e4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ e76b0 <__cxa_atexit@plt+0xdb27c> │ │ │ │ + ldr r7, [pc, #12] @ f0608 <__cxa_atexit@plt+0xe41d4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq fp, sl, r4, lsl r9 │ │ │ │ - biceq fp, sl, ip, ror #17 │ │ │ │ + biceq r2, sl, ip, ror pc │ │ │ │ + biceq r2, sl, r4, asr pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq e773c <__cxa_atexit@plt+0xdb308> │ │ │ │ + beq f0694 <__cxa_atexit@plt+0xe4260> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #148] @ e7774 <__cxa_atexit@plt+0xdb340> │ │ │ │ + ldr r2, [pc, #148] @ f06cc <__cxa_atexit@plt+0xe4298> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq e7728 <__cxa_atexit@plt+0xdb2f4> │ │ │ │ + beq f0680 <__cxa_atexit@plt+0xe424c> │ │ │ │ ldr r3, [r5] │ │ │ │ cmp r2, #3 │ │ │ │ - beq e774c <__cxa_atexit@plt+0xdb318> │ │ │ │ + beq f06a4 <__cxa_atexit@plt+0xe4270> │ │ │ │ sub r7, r2, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bne e7760 <__cxa_atexit@plt+0xdb32c> │ │ │ │ + bne f06b8 <__cxa_atexit@plt+0xe4284> │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ - ldr r3, [pc, #96] @ e7778 <__cxa_atexit@plt+0xdb344> │ │ │ │ + ldr r3, [pc, #96] @ f06d0 <__cxa_atexit@plt+0xe429c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e7734 <__cxa_atexit@plt+0xdb300> │ │ │ │ - b e7814 <__cxa_atexit@plt+0xdb3e0> │ │ │ │ + beq f068c <__cxa_atexit@plt+0xe4258> │ │ │ │ + b f076c <__cxa_atexit@plt+0xe4338> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b e76d8 <__cxa_atexit@plt+0xdb2a4> │ │ │ │ + b f0630 <__cxa_atexit@plt+0xe41fc> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r3, r7 │ │ │ │ - beq e770c <__cxa_atexit@plt+0xdb2d8> │ │ │ │ - ldr r7, [pc, #20] @ e777c <__cxa_atexit@plt+0xdb348> │ │ │ │ + beq f0664 <__cxa_atexit@plt+0xe4230> │ │ │ │ + ldr r7, [pc, #20] @ f06d4 <__cxa_atexit@plt+0xe42a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - strheq r2, [r0, #96]! @ 0x60 │ │ │ │ - biceq fp, sl, r0, lsr #16 │ │ │ │ + bicseq r9, pc, r0, asr r7 @ │ │ │ │ + biceq r2, sl, r8, lsl #29 │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #8]! │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ and r0, r2, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - beq e77d4 <__cxa_atexit@plt+0xdb3a0> │ │ │ │ + beq f072c <__cxa_atexit@plt+0xe42f8> │ │ │ │ sub r2, r0, #1 │ │ │ │ cmp r1, r2 │ │ │ │ - bne e77e8 <__cxa_atexit@plt+0xdb3b4> │ │ │ │ - ldr r3, [pc, #68] @ e7800 <__cxa_atexit@plt+0xdb3cc> │ │ │ │ + bne f0740 <__cxa_atexit@plt+0xe430c> │ │ │ │ + ldr r3, [pc, #68] @ f0758 <__cxa_atexit@plt+0xe4324> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq e77cc <__cxa_atexit@plt+0xdb398> │ │ │ │ - b e7814 <__cxa_atexit@plt+0xdb3e0> │ │ │ │ + beq f0724 <__cxa_atexit@plt+0xe42f0> │ │ │ │ + b f076c <__cxa_atexit@plt+0xe4338> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r2, r2, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r1, r2 │ │ │ │ - beq e77b4 <__cxa_atexit@plt+0xdb380> │ │ │ │ - ldr r7, [pc, #20] @ e7804 <__cxa_atexit@plt+0xdb3d0> │ │ │ │ + beq f070c <__cxa_atexit@plt+0xe42d8> │ │ │ │ + ldr r7, [pc, #20] @ f075c <__cxa_atexit@plt+0xe4328> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r3, #16]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq r2, r8, lsr #12 │ │ │ │ - @ instruction: 0x01cab798 │ │ │ │ + bicseq r9, pc, r8, asr #13 │ │ │ │ + biceq r2, sl, r0, lsl #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq e7890 <__cxa_atexit@plt+0xdb45c> │ │ │ │ + beq f07e8 <__cxa_atexit@plt+0xe43b4> │ │ │ │ cmp r2, #3 │ │ │ │ - bne e787c <__cxa_atexit@plt+0xdb448> │ │ │ │ + bne f07d4 <__cxa_atexit@plt+0xe43a0> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - bne e787c <__cxa_atexit@plt+0xdb448> │ │ │ │ - ldr r2, [pc, #164] @ e78f0 <__cxa_atexit@plt+0xdb4bc> │ │ │ │ + bne f07d4 <__cxa_atexit@plt+0xe43a0> │ │ │ │ + ldr r2, [pc, #164] @ f0848 <__cxa_atexit@plt+0xe4414> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #1] │ │ │ │ stm r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq e78b4 <__cxa_atexit@plt+0xdb480> │ │ │ │ + beq f080c <__cxa_atexit@plt+0xe43d8> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - bne e78bc <__cxa_atexit@plt+0xdb488> │ │ │ │ + bne f0814 <__cxa_atexit@plt+0xe43e0> │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #92] @ e78e0 <__cxa_atexit@plt+0xdb4ac> │ │ │ │ + ldr r7, [pc, #92] @ f0838 <__cxa_atexit@plt+0xe4404> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #76] @ e78e4 <__cxa_atexit@plt+0xdb4b0> │ │ │ │ + ldr r2, [pc, #76] @ f083c <__cxa_atexit@plt+0xe4408> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #2] │ │ │ │ stm r5, {r2, r8} │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq e78d4 <__cxa_atexit@plt+0xdb4a0> │ │ │ │ + beq f082c <__cxa_atexit@plt+0xe43f8> │ │ │ │ cmp r3, #0 │ │ │ │ - bne e78bc <__cxa_atexit@plt+0xdb488> │ │ │ │ + bne f0814 <__cxa_atexit@plt+0xe43e0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ e78e8 <__cxa_atexit@plt+0xdb4b4> │ │ │ │ + ldr r7, [pc, #36] @ f0840 <__cxa_atexit@plt+0xe440c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #28] @ e78ec <__cxa_atexit@plt+0xdb4b8> │ │ │ │ + ldr r0, [pc, #28] @ f0844 <__cxa_atexit@plt+0xe4410> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - mvneq r2, r8, asr r5 │ │ │ │ + ldrsheq r9, [pc, #88] @ f0898 <__cxa_atexit@plt+0xe4464> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - biceq fp, sl, r4, ror #13 │ │ │ │ - ldrdeq fp, [sl, #104] @ 0x68 │ │ │ │ + biceq r2, sl, ip, asr #26 │ │ │ │ + biceq r2, sl, r0, asr #26 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - biceq fp, sl, ip, lsr #13 │ │ │ │ + biceq r2, sl, r4, lsl sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - bne e7924 <__cxa_atexit@plt+0xdb4f0> │ │ │ │ + bne f087c <__cxa_atexit@plt+0xe4448> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ e793c <__cxa_atexit@plt+0xdb508> │ │ │ │ + ldr r7, [pc, #16] @ f0894 <__cxa_atexit@plt+0xe4460> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ e7940 <__cxa_atexit@plt+0xdb50c> │ │ │ │ + ldr r0, [pc, #8] @ f0898 <__cxa_atexit@plt+0xe4464> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq fp, sl, ip, ror r6 │ │ │ │ - biceq fp, sl, r0, ror r6 │ │ │ │ - biceq fp, sl, ip, asr r6 │ │ │ │ + biceq r2, sl, r4, ror #25 │ │ │ │ + ldrdeq r2, [sl, #200] @ 0xc8 │ │ │ │ + biceq r2, sl, r4, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e796c <__cxa_atexit@plt+0xdb538> │ │ │ │ + bne f08c4 <__cxa_atexit@plt+0xe4490> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ e7984 <__cxa_atexit@plt+0xdb550> │ │ │ │ + ldr r7, [pc, #16] @ f08dc <__cxa_atexit@plt+0xe44a8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ e7988 <__cxa_atexit@plt+0xdb554> │ │ │ │ + ldr r0, [pc, #8] @ f08e0 <__cxa_atexit@plt+0xe44ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq fp, sl, r4, lsr r6 │ │ │ │ - biceq fp, sl, r8, lsr #12 │ │ │ │ - biceq fp, sl, r0, lsr #12 │ │ │ │ + @ instruction: 0x01ca2c9c │ │ │ │ + @ instruction: 0x01ca2c90 │ │ │ │ + biceq r2, sl, r8, lsl #25 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e79ec <__cxa_atexit@plt+0xdb5b8> │ │ │ │ - ldr r7, [pc, #96] @ e7a10 <__cxa_atexit@plt+0xdb5dc> │ │ │ │ + bhi f0944 <__cxa_atexit@plt+0xe4510> │ │ │ │ + ldr r7, [pc, #96] @ f0968 <__cxa_atexit@plt+0xe4534> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e79fc <__cxa_atexit@plt+0xdb5c8> │ │ │ │ - ldr r7, [pc, #76] @ e7a14 <__cxa_atexit@plt+0xdb5e0> │ │ │ │ + bhi f0954 <__cxa_atexit@plt+0xe4520> │ │ │ │ + ldr r7, [pc, #76] @ f096c <__cxa_atexit@plt+0xe4538> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq e79e0 <__cxa_atexit@plt+0xdb5ac> │ │ │ │ + beq f0938 <__cxa_atexit@plt+0xe4504> │ │ │ │ mov r7, r8 │ │ │ │ - b e76c0 <__cxa_atexit@plt+0xdb28c> │ │ │ │ + b f0618 <__cxa_atexit@plt+0xe41e4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ e7a1c <__cxa_atexit@plt+0xdb5e8> │ │ │ │ + ldr r7, [pc, #40] @ f0974 <__cxa_atexit@plt+0xe4540> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ e7a18 <__cxa_atexit@plt+0xdb5e4> │ │ │ │ + ldr r7, [pc, #20] @ f0970 <__cxa_atexit@plt+0xe453c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffffcf4 │ │ │ │ - strheq fp, [sl, #84] @ 0x54 │ │ │ │ - biceq fp, sl, ip, asr #11 │ │ │ │ + biceq r2, sl, ip, lsl ip │ │ │ │ + biceq r2, sl, r4, lsr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ e7a54 <__cxa_atexit@plt+0xdb620> │ │ │ │ + ldr r2, [pc, #36] @ f09ac <__cxa_atexit@plt+0xe4578> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ e7a58 <__cxa_atexit@plt+0xdb624> │ │ │ │ + ldr r3, [pc, #32] @ f09b0 <__cxa_atexit@plt+0xe457c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r8, ror #7 │ │ │ │ - mvneq r2, r4, lsr #7 │ │ │ │ + bicseq r9, pc, r8, lsl #9 │ │ │ │ + bicseq r9, pc, r4, asr #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e7ab8 <__cxa_atexit@plt+0xdb684> │ │ │ │ - ldr lr, [pc, #72] @ e7ac4 <__cxa_atexit@plt+0xdb690> │ │ │ │ + bhi f0a10 <__cxa_atexit@plt+0xe45dc> │ │ │ │ + ldr lr, [pc, #72] @ f0a1c <__cxa_atexit@plt+0xe45e8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #60] @ e7ac8 <__cxa_atexit@plt+0xdb694> │ │ │ │ + ldr r1, [pc, #60] @ f0a20 <__cxa_atexit@plt+0xe45ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq e7aac <__cxa_atexit@plt+0xdb678> │ │ │ │ + beq f0a04 <__cxa_atexit@plt+0xe45d0> │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mvneq r2, r8, ror #5 │ │ │ │ + bicseq r9, pc, r8, lsl #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e7b4c <__cxa_atexit@plt+0xdb718> │ │ │ │ - ldr r2, [pc, #80] @ e7b5c <__cxa_atexit@plt+0xdb728> │ │ │ │ + bcc f0aa4 <__cxa_atexit@plt+0xe4670> │ │ │ │ + ldr r2, [pc, #80] @ f0ab4 <__cxa_atexit@plt+0xe4680> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ e7b60 <__cxa_atexit@plt+0xdb72c> │ │ │ │ + ldr r1, [pc, #76] @ f0ab8 <__cxa_atexit@plt+0xe4684> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ - ldr r7, [pc, #52] @ e7b64 <__cxa_atexit@plt+0xdb730> │ │ │ │ + ldr r7, [pc, #52] @ f0abc <__cxa_atexit@plt+0xe4688> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r2, r3 │ │ │ │ str r7, [r2, #16]! │ │ │ │ str r8, [r3, #24] │ │ │ │ add lr, r3, #28 │ │ │ │ stm lr, {r1, r2, r3} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - @ instruction: 0x01e02290 │ │ │ │ - mvneq r2, r4, lsl #8 │ │ │ │ + bicseq r9, pc, r0, lsr r3 @ │ │ │ │ + bicseq r9, pc, r4, lsr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e7bbc <__cxa_atexit@plt+0xdb788> │ │ │ │ + bhi f0b14 <__cxa_atexit@plt+0xe46e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e7bc8 <__cxa_atexit@plt+0xdb794> │ │ │ │ - ldr r1, [pc, #64] @ e7bd8 <__cxa_atexit@plt+0xdb7a4> │ │ │ │ + bcc f0b20 <__cxa_atexit@plt+0xe46ec> │ │ │ │ + ldr r1, [pc, #64] @ f0b30 <__cxa_atexit@plt+0xe46fc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e7bdc <__cxa_atexit@plt+0xdb7a8> │ │ │ │ + ldr r0, [pc, #60] @ f0b34 <__cxa_atexit@plt+0xe4700> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r8, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ @@ -224743,58 +233917,58 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - ldrdeq r2, [r0, #20]! │ │ │ │ + bicseq r9, pc, r4, ror r2 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e7c10 <__cxa_atexit@plt+0xdb7dc> │ │ │ │ + bhi f0b68 <__cxa_atexit@plt+0xe4734> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ e7c18 <__cxa_atexit@plt+0xdb7e4> │ │ │ │ + ldr r2, [pc, #20] @ f0b70 <__cxa_atexit@plt+0xe473c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r0, ror r1 │ │ │ │ + bicseq r9, pc, r0, lsl r2 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e7c4c <__cxa_atexit@plt+0xdb818> │ │ │ │ + bhi f0ba4 <__cxa_atexit@plt+0xe4770> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ e7c54 <__cxa_atexit@plt+0xdb820> │ │ │ │ + ldr r2, [pc, #20] @ f0bac <__cxa_atexit@plt+0xe4778> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r2, r4, lsr r1 │ │ │ │ + ldrsbeq r9, [pc, #20] @ f0bc8 <__cxa_atexit@plt+0xe4794> │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc e7cd4 <__cxa_atexit@plt+0xdb8a0> │ │ │ │ - ldr r7, [pc, #108] @ e7cec <__cxa_atexit@plt+0xdb8b8> │ │ │ │ + bcc f0c2c <__cxa_atexit@plt+0xe47f8> │ │ │ │ + ldr r7, [pc, #108] @ f0c44 <__cxa_atexit@plt+0xe4810> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #104] @ e7cf0 <__cxa_atexit@plt+0xdb8bc> │ │ │ │ + ldr r1, [pc, #104] @ f0c48 <__cxa_atexit@plt+0xe4814> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #100] @ e7cf4 <__cxa_atexit@plt+0xdb8c0> │ │ │ │ + ldr lr, [pc, #100] @ f0c4c <__cxa_atexit@plt+0xe4818> │ │ │ │ add lr, pc, lr │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ @@ -224805,68 +233979,68 @@ │ │ │ │ mov r7, r3 │ │ │ │ str r1, [r7, #32]! │ │ │ │ mov r8, r3 │ │ │ │ str lr, [r8, #16]! │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ e7cf8 <__cxa_atexit@plt+0xdb8c4> │ │ │ │ + ldr r7, [pc, #28] @ f0c50 <__cxa_atexit@plt+0xe481c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - strdeq fp, [sl, #44] @ 0x2c │ │ │ │ + biceq r2, sl, r4, ror #18 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e7d40 <__cxa_atexit@plt+0xdb90c> │ │ │ │ - ldr r7, [pc, #52] @ e7d54 <__cxa_atexit@plt+0xdb920> │ │ │ │ + bhi f0c98 <__cxa_atexit@plt+0xe4864> │ │ │ │ + ldr r7, [pc, #52] @ f0cac <__cxa_atexit@plt+0xe4878> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq e7d34 <__cxa_atexit@plt+0xdb900> │ │ │ │ + beq f0c8c <__cxa_atexit@plt+0xe4858> │ │ │ │ mov r7, r9 │ │ │ │ - b e7d64 <__cxa_atexit@plt+0xdb930> │ │ │ │ + b f0cbc <__cxa_atexit@plt+0xe4888> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e7d58 <__cxa_atexit@plt+0xdb924> │ │ │ │ + ldr r7, [pc, #16] @ f0cb0 <__cxa_atexit@plt+0xe487c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - @ instruction: 0x01cab294 │ │ │ │ + strdeq r2, [sl, #140] @ 0x8c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #216] @ e7e44 <__cxa_atexit@plt+0xdba10> │ │ │ │ + ldr r3, [pc, #216] @ f0d9c <__cxa_atexit@plt+0xe4968> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r5 │ │ │ │ ldr r8, [r1, #4]! │ │ │ │ str r3, [r1] │ │ │ │ str r7, [r5] │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e7e10 <__cxa_atexit@plt+0xdb9dc> │ │ │ │ - ldr r2, [pc, #168] @ e7e48 <__cxa_atexit@plt+0xdba14> │ │ │ │ + bcc f0d68 <__cxa_atexit@plt+0xe4934> │ │ │ │ + ldr r2, [pc, #168] @ f0da0 <__cxa_atexit@plt+0xe496c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #164] @ e7e4c <__cxa_atexit@plt+0xdba18> │ │ │ │ + ldr lr, [pc, #164] @ f0da4 <__cxa_atexit@plt+0xe4970> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr ip, [pc, #160] @ e7e50 <__cxa_atexit@plt+0xdba1c> │ │ │ │ + ldr ip, [pc, #160] @ f0da8 <__cxa_atexit@plt+0xe4974> │ │ │ │ add ip, pc, ip │ │ │ │ mov r3, r6 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #24] │ │ │ │ str sl, [r3, #28] │ │ │ │ @@ -224874,25 +234048,25 @@ │ │ │ │ str r7, [r3, #12] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #32]! │ │ │ │ mov r8, r3 │ │ │ │ str ip, [r8, #16]! │ │ │ │ add r2, r3, #60 @ 0x3c │ │ │ │ cmp r0, r2 │ │ │ │ - bcc e7e2c <__cxa_atexit@plt+0xdb9f8> │ │ │ │ - ldr r1, [pc, #100] @ e7e58 <__cxa_atexit@plt+0xdba24> │ │ │ │ + bcc f0d84 <__cxa_atexit@plt+0xe4950> │ │ │ │ + ldr r1, [pc, #100] @ f0db0 <__cxa_atexit@plt+0xe497c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add lr, r6, #52 @ 0x34 │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ str r3, [r6, #64] @ 0x40 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ sub r7, r2, #11 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ e7e54 <__cxa_atexit@plt+0xdba20> │ │ │ │ + ldr r7, [pc, #60] @ f0dac <__cxa_atexit@plt+0xe4978> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ @@ -224901,90 +234075,90 @@ │ │ │ │ mov r6, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xfffffdcc │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ @ instruction: 0xfffffe34 │ │ │ │ - biceq fp, sl, r0, asr #3 │ │ │ │ - mvneq r2, r0, ror r3 │ │ │ │ + biceq r2, sl, r8, lsr #16 │ │ │ │ + bicseq r9, pc, ip, lsr r4 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e7e90 <__cxa_atexit@plt+0xdba5c> │ │ │ │ - ldr r2, [pc, #28] @ e7e9c <__cxa_atexit@plt+0xdba68> │ │ │ │ + bcc f0de8 <__cxa_atexit@plt+0xe49b4> │ │ │ │ + ldr r2, [pc, #28] @ f0df4 <__cxa_atexit@plt+0xe49c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - mvneq r2, r4, ror #5 │ │ │ │ + ldrheq r9, [pc, #48] @ f0e2c <__cxa_atexit@plt+0xe49f8> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi e7ef8 <__cxa_atexit@plt+0xdbac4> │ │ │ │ - ldr r7, [pc, #52] @ e7f0c <__cxa_atexit@plt+0xdbad8> │ │ │ │ + bhi f0e50 <__cxa_atexit@plt+0xe4a1c> │ │ │ │ + ldr r7, [pc, #52] @ f0e64 <__cxa_atexit@plt+0xe4a30> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq e7eec <__cxa_atexit@plt+0xdbab8> │ │ │ │ + beq f0e44 <__cxa_atexit@plt+0xe4a10> │ │ │ │ mov r7, r9 │ │ │ │ - b e7f1c <__cxa_atexit@plt+0xdbae8> │ │ │ │ + b f0e74 <__cxa_atexit@plt+0xe4a40> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ e7f10 <__cxa_atexit@plt+0xdbadc> │ │ │ │ + ldr r7, [pc, #16] @ f0e68 <__cxa_atexit@plt+0xe4a34> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq fp, sl, r0, ror #1 │ │ │ │ + biceq r2, sl, r8, asr #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e7fe8 <__cxa_atexit@plt+0xdbbb4> │ │ │ │ - ldr lr, [pc, #248] @ e802c <__cxa_atexit@plt+0xdbbf8> │ │ │ │ + bcc f0f40 <__cxa_atexit@plt+0xe4b0c> │ │ │ │ + ldr lr, [pc, #248] @ f0f84 <__cxa_atexit@plt+0xe4b50> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r8, [pc, #232] @ e8030 <__cxa_atexit@plt+0xdbbfc> │ │ │ │ + ldr r8, [pc, #232] @ f0f88 <__cxa_atexit@plt+0xe4b54> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r1, r5 │ │ │ │ ldr r2, [r1, #4]! │ │ │ │ str r8, [r1] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r5] │ │ │ │ sub r8, r3, #3 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc e7ff8 <__cxa_atexit@plt+0xdbbc4> │ │ │ │ - ldr r2, [pc, #188] @ e8034 <__cxa_atexit@plt+0xdbc00> │ │ │ │ + bcc f0f50 <__cxa_atexit@plt+0xe4b1c> │ │ │ │ + ldr r2, [pc, #188] @ f0f8c <__cxa_atexit@plt+0xe4b58> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #184] @ e8038 <__cxa_atexit@plt+0xdbc04> │ │ │ │ + ldr lr, [pc, #184] @ f0f90 <__cxa_atexit@plt+0xe4b5c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr ip, [pc, #180] @ e803c <__cxa_atexit@plt+0xdbc08> │ │ │ │ + ldr ip, [pc, #180] @ f0f94 <__cxa_atexit@plt+0xe4b60> │ │ │ │ add ip, pc, ip │ │ │ │ mov r3, r6 │ │ │ │ str r2, [r3, #12]! │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #24] │ │ │ │ str sl, [r3, #28] │ │ │ │ @@ -224992,29 +234166,29 @@ │ │ │ │ str r7, [r3, #12] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #32]! │ │ │ │ mov r8, r3 │ │ │ │ str ip, [r8, #16]! │ │ │ │ add r2, r3, #60 @ 0x3c │ │ │ │ cmp r0, r2 │ │ │ │ - bcc e8014 <__cxa_atexit@plt+0xdbbe0> │ │ │ │ - ldr r1, [pc, #120] @ e8044 <__cxa_atexit@plt+0xdbc10> │ │ │ │ + bcc f0f6c <__cxa_atexit@plt+0xe4b38> │ │ │ │ + ldr r1, [pc, #120] @ f0f9c <__cxa_atexit@plt+0xe4b68> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add lr, r6, #60 @ 0x3c │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ str r3, [r6, #72] @ 0x48 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ sub r7, r2, #11 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #64] @ e8040 <__cxa_atexit@plt+0xdbc0c> │ │ │ │ + ldr r7, [pc, #64] @ f0f98 <__cxa_atexit@plt+0xe4b64> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ @@ -225024,137 +234198,137 @@ │ │ │ │ mov r9, r3 │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xfffffbf4 │ │ │ │ @ instruction: 0xfffffca0 │ │ │ │ @ instruction: 0xfffffc5c │ │ │ │ - ldrdeq sl, [sl, #248] @ 0xf8 │ │ │ │ - @ instruction: 0x01e02198 │ │ │ │ + biceq r2, sl, r0, asr #12 │ │ │ │ + bicseq r9, pc, r4, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e807c <__cxa_atexit@plt+0xdbc48> │ │ │ │ - ldr r2, [pc, #28] @ e8088 <__cxa_atexit@plt+0xdbc54> │ │ │ │ + bcc f0fd4 <__cxa_atexit@plt+0xe4ba0> │ │ │ │ + ldr r2, [pc, #28] @ f0fe0 <__cxa_atexit@plt+0xe4bac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - strdeq r2, [r0, #8]! │ │ │ │ + bicseq r9, pc, r4, asr #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e80bc <__cxa_atexit@plt+0xdbc88> │ │ │ │ + bhi f1014 <__cxa_atexit@plt+0xe4be0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ e80c4 <__cxa_atexit@plt+0xdbc90> │ │ │ │ + ldr r2, [pc, #20] @ f101c <__cxa_atexit@plt+0xe4be8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, asr #25 │ │ │ │ + bicseq r8, pc, r4, ror #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e80f8 <__cxa_atexit@plt+0xdbcc4> │ │ │ │ + bhi f1050 <__cxa_atexit@plt+0xe4c1c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ e8100 <__cxa_atexit@plt+0xdbccc> │ │ │ │ + ldr r2, [pc, #20] @ f1058 <__cxa_atexit@plt+0xe4c24> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, lsl #25 │ │ │ │ + bicseq r8, pc, r8, lsr #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e8134 <__cxa_atexit@plt+0xdbd00> │ │ │ │ + bhi f108c <__cxa_atexit@plt+0xe4c58> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ e813c <__cxa_atexit@plt+0xdbd08> │ │ │ │ + ldr r2, [pc, #20] @ f1094 <__cxa_atexit@plt+0xe4c60> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, ip, asr #24 │ │ │ │ + bicseq r8, pc, ip, ror #25 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi e8184 <__cxa_atexit@plt+0xdbd50> │ │ │ │ - ldr r7, [pc, #52] @ e8194 <__cxa_atexit@plt+0xdbd60> │ │ │ │ + bhi f10dc <__cxa_atexit@plt+0xe4ca8> │ │ │ │ + ldr r7, [pc, #52] @ f10ec <__cxa_atexit@plt+0xe4cb8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq e8178 <__cxa_atexit@plt+0xdbd44> │ │ │ │ + beq f10d0 <__cxa_atexit@plt+0xe4c9c> │ │ │ │ mov r7, r8 │ │ │ │ - b e81a4 <__cxa_atexit@plt+0xdbd70> │ │ │ │ + b f10fc <__cxa_atexit@plt+0xe4cc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ e8198 <__cxa_atexit@plt+0xdbd64> │ │ │ │ + ldr r7, [pc, #12] @ f10f0 <__cxa_atexit@plt+0xe4cbc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq sl, sl, r8, ror #28 │ │ │ │ + ldrdeq r2, [sl, #64] @ 0x40 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #208] @ e8288 <__cxa_atexit@plt+0xdbe54> │ │ │ │ + ldr r0, [pc, #208] @ f11e0 <__cxa_atexit@plt+0xe4dac> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r1, r2, r3} │ │ │ │ mov r2, r5 │ │ │ │ str r0, [r2, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq e8268 <__cxa_atexit@plt+0xdbe34> │ │ │ │ + beq f11c0 <__cxa_atexit@plt+0xe4d8c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #64 @ 0x40 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc e8274 <__cxa_atexit@plt+0xdbe40> │ │ │ │ - ldr r2, [pc, #160] @ e828c <__cxa_atexit@plt+0xdbe58> │ │ │ │ + bcc f11cc <__cxa_atexit@plt+0xe4d98> │ │ │ │ + ldr r2, [pc, #160] @ f11e4 <__cxa_atexit@plt+0xe4db0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr lr, [pc, #144] @ e8290 <__cxa_atexit@plt+0xdbe5c> │ │ │ │ + ldr lr, [pc, #144] @ f11e8 <__cxa_atexit@plt+0xe4db4> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r1, [r5] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ - ldr sl, [pc, #124] @ e8294 <__cxa_atexit@plt+0xdbe60> │ │ │ │ + ldr sl, [pc, #124] @ f11ec <__cxa_atexit@plt+0xe4db8> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ - ldr r1, [pc, #104] @ e8298 <__cxa_atexit@plt+0xdbe64> │ │ │ │ + ldr r1, [pc, #104] @ f11f0 <__cxa_atexit@plt+0xe4dbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #16]! │ │ │ │ mov r7, r6 │ │ │ │ str sl, [r7, #32]! │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r8, [r6, #44] @ 0x2c │ │ │ │ @@ -225174,40 +234348,40 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ @ instruction: 0xfffffecc │ │ │ │ @ instruction: 0xfffffef0 │ │ │ │ - mvneq r1, r4, lsr pc │ │ │ │ + bicseq r9, pc, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #64 @ 0x40 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc e8338 <__cxa_atexit@plt+0xdbf04> │ │ │ │ - ldr r2, [pc, #132] @ e8344 <__cxa_atexit@plt+0xdbf10> │ │ │ │ + bcc f1290 <__cxa_atexit@plt+0xe4e5c> │ │ │ │ + ldr r2, [pc, #132] @ f129c <__cxa_atexit@plt+0xe4e68> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr lr, [pc, #116] @ e8348 <__cxa_atexit@plt+0xdbf14> │ │ │ │ + ldr lr, [pc, #116] @ f12a0 <__cxa_atexit@plt+0xe4e6c> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ - ldr sl, [pc, #96] @ e834c <__cxa_atexit@plt+0xdbf18> │ │ │ │ + ldr sl, [pc, #96] @ f12a4 <__cxa_atexit@plt+0xe4e70> │ │ │ │ add sl, pc, sl │ │ │ │ str r2, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r9, [r3, #28] │ │ │ │ - ldr r1, [pc, #76] @ e8350 <__cxa_atexit@plt+0xdbf1c> │ │ │ │ + ldr r1, [pc, #76] @ f12a8 <__cxa_atexit@plt+0xe4e74> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r2, r3 │ │ │ │ str lr, [r2, #16]! │ │ │ │ mov r7, r3 │ │ │ │ str sl, [r7, #32]! │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r8, [r3, #44] @ 0x2c │ │ │ │ @@ -225220,208 +234394,208 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdd0 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - mvneq r1, r0, ror #28 │ │ │ │ - biceq sl, sl, r8, asr #25 │ │ │ │ + bicseq r8, pc, ip, lsr #30 │ │ │ │ + biceq r2, sl, r0, lsr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi e83a8 <__cxa_atexit@plt+0xdbf74> │ │ │ │ + bhi f1300 <__cxa_atexit@plt+0xe4ecc> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq e83a0 <__cxa_atexit@plt+0xdbf6c> │ │ │ │ - ldr r8, [pc, #40] @ e83b0 <__cxa_atexit@plt+0xdbf7c> │ │ │ │ + beq f12f8 <__cxa_atexit@plt+0xe4ec4> │ │ │ │ + ldr r8, [pc, #40] @ f1308 <__cxa_atexit@plt+0xe4ed4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ e83b4 <__cxa_atexit@plt+0xdbf80> │ │ │ │ + ldr r3, [pc, #36] @ f130c <__cxa_atexit@plt+0xe4ed8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1763004 <__cxa_atexit@plt+0x1756bd0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, sl, r8, lsl #25 │ │ │ │ - ldrdeq r1, [r0, #148]! @ 0x94 │ │ │ │ + strdeq r2, [sl, #32] │ │ │ │ + bicseq r8, pc, r4, ror sl @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e83ec <__cxa_atexit@plt+0xdbfb8> │ │ │ │ - ldr r3, [pc, #32] @ e83f4 <__cxa_atexit@plt+0xdbfc0> │ │ │ │ + bhi f1344 <__cxa_atexit@plt+0xe4f10> │ │ │ │ + ldr r3, [pc, #32] @ f134c <__cxa_atexit@plt+0xe4f18> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #20] @ e83f8 <__cxa_atexit@plt+0xdbfc4> │ │ │ │ + ldr r3, [pc, #20] @ f1350 <__cxa_atexit@plt+0xe4f1c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r5, {r3, r7} │ │ │ │ b 198b718 <__cxa_atexit@plt+0x197f2e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - @ instruction: 0x01e01990 │ │ │ │ + bicseq r8, pc, r0, lsr sl @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ e8428 <__cxa_atexit@plt+0xdbff4> │ │ │ │ + ldr r3, [pc, #28] @ f1380 <__cxa_atexit@plt+0xe4f4c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ e842c <__cxa_atexit@plt+0xdbff8> │ │ │ │ + ldr r3, [pc, #16] @ f1384 <__cxa_atexit@plt+0xe4f50> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ b 194eee0 <__cxa_atexit@plt+0x1942aac> │ │ │ │ - strdeq sl, [sl, #188] @ 0xbc │ │ │ │ - mvneq r1, r4, asr #18 │ │ │ │ + biceq r2, sl, r4, ror #4 │ │ │ │ + bicseq r8, pc, r4, ror #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e847c <__cxa_atexit@plt+0xdc048> │ │ │ │ - ldr r2, [pc, #56] @ e8484 <__cxa_atexit@plt+0xdc050> │ │ │ │ + bhi f13d4 <__cxa_atexit@plt+0xe4fa0> │ │ │ │ + ldr r2, [pc, #56] @ f13dc <__cxa_atexit@plt+0xe4fa8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ e8488 <__cxa_atexit@plt+0xdc054> │ │ │ │ + ldr r1, [pc, #48] @ f13e0 <__cxa_atexit@plt+0xe4fac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ - ldr r1, [pc, #40] @ e848c <__cxa_atexit@plt+0xdc058> │ │ │ │ + ldr r1, [pc, #40] @ f13e4 <__cxa_atexit@plt+0xe4fb0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-16] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ b 194eee0 <__cxa_atexit@plt+0x1942aac> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, sl, ip, lsr #23 │ │ │ │ - mvneq r1, ip, lsl r9 │ │ │ │ - strdeq r1, [r0, #140]! @ 0x8c │ │ │ │ + biceq r2, sl, r4, lsl r2 │ │ │ │ + ldrheq r8, [pc, #156] @ f1484 <__cxa_atexit@plt+0xe5050> │ │ │ │ + @ instruction: 0x01df899c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e84dc <__cxa_atexit@plt+0xdc0a8> │ │ │ │ - ldr r2, [pc, #56] @ e84e4 <__cxa_atexit@plt+0xdc0b0> │ │ │ │ + bhi f1434 <__cxa_atexit@plt+0xe5000> │ │ │ │ + ldr r2, [pc, #56] @ f143c <__cxa_atexit@plt+0xe5008> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ e84e8 <__cxa_atexit@plt+0xdc0b4> │ │ │ │ + ldr r1, [pc, #48] @ f1440 <__cxa_atexit@plt+0xe500c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ - ldr r1, [pc, #40] @ e84ec <__cxa_atexit@plt+0xdc0b8> │ │ │ │ + ldr r1, [pc, #40] @ f1444 <__cxa_atexit@plt+0xe5010> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-16] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ b 194eee0 <__cxa_atexit@plt+0x1942aac> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, sl, ip, asr fp │ │ │ │ - strheq r1, [r0, #140]! @ 0x8c │ │ │ │ - @ instruction: 0x01e0189c │ │ │ │ + biceq r2, sl, r4, asr #3 │ │ │ │ + bicseq r8, pc, ip, asr r9 @ │ │ │ │ + bicseq r8, pc, ip, lsr r9 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e853c <__cxa_atexit@plt+0xdc108> │ │ │ │ - ldr r2, [pc, #56] @ e8544 <__cxa_atexit@plt+0xdc110> │ │ │ │ + bhi f1494 <__cxa_atexit@plt+0xe5060> │ │ │ │ + ldr r2, [pc, #56] @ f149c <__cxa_atexit@plt+0xe5068> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #48] @ e8548 <__cxa_atexit@plt+0xdc114> │ │ │ │ + ldr r1, [pc, #48] @ f14a0 <__cxa_atexit@plt+0xe506c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ - ldr r1, [pc, #40] @ e854c <__cxa_atexit@plt+0xdc118> │ │ │ │ + ldr r1, [pc, #40] @ f14a4 <__cxa_atexit@plt+0xe5070> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-16] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ b 194eee0 <__cxa_atexit@plt+0x1942aac> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [sl, #164] @ 0xa4 │ │ │ │ - mvneq r1, ip, asr r8 │ │ │ │ - mvneq r1, ip, lsr r8 │ │ │ │ + biceq r2, sl, ip, asr r1 │ │ │ │ + ldrsheq r8, [pc, #140] @ f1534 <__cxa_atexit@plt+0xe5100> │ │ │ │ + ldrsbeq r8, [pc, #140] @ f1538 <__cxa_atexit@plt+0xe5104> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e859c <__cxa_atexit@plt+0xdc168> │ │ │ │ + bhi f14f4 <__cxa_atexit@plt+0xe50c0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr lr, [pc, #44] @ e85a4 <__cxa_atexit@plt+0xdc170> │ │ │ │ + ldr lr, [pc, #44] @ f14fc <__cxa_atexit@plt+0xe50c8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [pc, #40] @ e85a8 <__cxa_atexit@plt+0xdc174> │ │ │ │ + ldr r0, [pc, #40] @ f1500 <__cxa_atexit@plt+0xe50cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 198b408 <__cxa_atexit@plt+0x197efd4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq r1, [r0, #124]! @ 0x7c │ │ │ │ - mvneq r1, r8, asr #18 │ │ │ │ + @ instruction: 0x01df889c │ │ │ │ + bicseq r8, pc, r8, ror #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e85e0 <__cxa_atexit@plt+0xdc1ac> │ │ │ │ + bhi f1538 <__cxa_atexit@plt+0xe5104> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e85e8 <__cxa_atexit@plt+0xdc1b4> │ │ │ │ + ldr r1, [pc, #24] @ f1540 <__cxa_atexit@plt+0xe510c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e85f8 <__cxa_atexit@plt+0xdc1c4> │ │ │ │ + b f1550 <__cxa_atexit@plt+0xe511c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsr #15 │ │ │ │ + bicseq r8, pc, r4, asr #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e8698 <__cxa_atexit@plt+0xdc264> │ │ │ │ - ldr r3, [pc, #172] @ e86b8 <__cxa_atexit@plt+0xdc284> │ │ │ │ + bhi f15f0 <__cxa_atexit@plt+0xe51bc> │ │ │ │ + ldr r3, [pc, #172] @ f1610 <__cxa_atexit@plt+0xe51dc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e8678 <__cxa_atexit@plt+0xdc244> │ │ │ │ + beq f15d0 <__cxa_atexit@plt+0xe519c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e8688 <__cxa_atexit@plt+0xdc254> │ │ │ │ + bne f15e0 <__cxa_atexit@plt+0xe51ac> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e86a0 <__cxa_atexit@plt+0xdc26c> │ │ │ │ - ldr lr, [pc, #124] @ e86bc <__cxa_atexit@plt+0xdc288> │ │ │ │ + bcc f15f8 <__cxa_atexit@plt+0xe51c4> │ │ │ │ + ldr lr, [pc, #124] @ f1614 <__cxa_atexit@plt+0xe51e0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e86c0 <__cxa_atexit@plt+0xdc28c> │ │ │ │ + ldr lr, [pc, #100] @ f1618 <__cxa_atexit@plt+0xe51e4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -225440,32 +234614,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r1, r0, asr #14 │ │ │ │ + bicseq r8, pc, r0, ror #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e872c <__cxa_atexit@plt+0xdc2f8> │ │ │ │ + bne f1684 <__cxa_atexit@plt+0xe5250> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e8740 <__cxa_atexit@plt+0xdc30c> │ │ │ │ - ldr r2, [pc, #96] @ e8750 <__cxa_atexit@plt+0xdc31c> │ │ │ │ + bcc f1698 <__cxa_atexit@plt+0xe5264> │ │ │ │ + ldr r2, [pc, #96] @ f16a8 <__cxa_atexit@plt+0xe5274> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e8754 <__cxa_atexit@plt+0xdc320> │ │ │ │ + ldr lr, [pc, #72] @ f16ac <__cxa_atexit@plt+0xe5278> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -225477,87 +234651,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - @ instruction: 0x01e01690 │ │ │ │ + bicseq r8, pc, r0, lsr r7 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e87a8 <__cxa_atexit@plt+0xdc374> │ │ │ │ + bhi f1700 <__cxa_atexit@plt+0xe52cc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e87b4 <__cxa_atexit@plt+0xdc380> │ │ │ │ - ldr r1, [pc, #60] @ e87c4 <__cxa_atexit@plt+0xdc390> │ │ │ │ + bcc f170c <__cxa_atexit@plt+0xe52d8> │ │ │ │ + ldr r1, [pc, #60] @ f171c <__cxa_atexit@plt+0xe52e8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ e87c8 <__cxa_atexit@plt+0xdc394> │ │ │ │ + ldr r0, [pc, #56] @ f1720 <__cxa_atexit@plt+0xe52ec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e85f8 <__cxa_atexit@plt+0xdc1c4> │ │ │ │ + b f1550 <__cxa_atexit@plt+0xe511c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r1, r4, ror #11 │ │ │ │ + bicseq r8, pc, r4, lsl #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e8800 <__cxa_atexit@plt+0xdc3cc> │ │ │ │ + bhi f1758 <__cxa_atexit@plt+0xe5324> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e8808 <__cxa_atexit@plt+0xdc3d4> │ │ │ │ + ldr r1, [pc, #24] @ f1760 <__cxa_atexit@plt+0xe532c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e8818 <__cxa_atexit@plt+0xdc3e4> │ │ │ │ + b f1770 <__cxa_atexit@plt+0xe533c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, lsl #11 │ │ │ │ + bicseq r8, pc, r4, lsr #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e88b8 <__cxa_atexit@plt+0xdc484> │ │ │ │ - ldr r3, [pc, #172] @ e88d8 <__cxa_atexit@plt+0xdc4a4> │ │ │ │ + bhi f1810 <__cxa_atexit@plt+0xe53dc> │ │ │ │ + ldr r3, [pc, #172] @ f1830 <__cxa_atexit@plt+0xe53fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e8898 <__cxa_atexit@plt+0xdc464> │ │ │ │ + beq f17f0 <__cxa_atexit@plt+0xe53bc> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e88a8 <__cxa_atexit@plt+0xdc474> │ │ │ │ + bne f1800 <__cxa_atexit@plt+0xe53cc> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e88c0 <__cxa_atexit@plt+0xdc48c> │ │ │ │ - ldr lr, [pc, #124] @ e88dc <__cxa_atexit@plt+0xdc4a8> │ │ │ │ + bcc f1818 <__cxa_atexit@plt+0xe53e4> │ │ │ │ + ldr lr, [pc, #124] @ f1834 <__cxa_atexit@plt+0xe5400> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e88e0 <__cxa_atexit@plt+0xdc4ac> │ │ │ │ + ldr lr, [pc, #100] @ f1838 <__cxa_atexit@plt+0xe5404> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -225576,32 +234750,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r1, r0, lsr #10 │ │ │ │ + bicseq r8, pc, r0, asr #11 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e894c <__cxa_atexit@plt+0xdc518> │ │ │ │ + bne f18a4 <__cxa_atexit@plt+0xe5470> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e8960 <__cxa_atexit@plt+0xdc52c> │ │ │ │ - ldr r2, [pc, #96] @ e8970 <__cxa_atexit@plt+0xdc53c> │ │ │ │ + bcc f18b8 <__cxa_atexit@plt+0xe5484> │ │ │ │ + ldr r2, [pc, #96] @ f18c8 <__cxa_atexit@plt+0xe5494> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e8974 <__cxa_atexit@plt+0xdc540> │ │ │ │ + ldr lr, [pc, #72] @ f18cc <__cxa_atexit@plt+0xe5498> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -225613,87 +234787,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r1, r0, ror r4 │ │ │ │ + bicseq r8, pc, r0, lsl r5 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e89c8 <__cxa_atexit@plt+0xdc594> │ │ │ │ + bhi f1920 <__cxa_atexit@plt+0xe54ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e89d4 <__cxa_atexit@plt+0xdc5a0> │ │ │ │ - ldr r1, [pc, #60] @ e89e4 <__cxa_atexit@plt+0xdc5b0> │ │ │ │ + bcc f192c <__cxa_atexit@plt+0xe54f8> │ │ │ │ + ldr r1, [pc, #60] @ f193c <__cxa_atexit@plt+0xe5508> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ e89e8 <__cxa_atexit@plt+0xdc5b4> │ │ │ │ + ldr r0, [pc, #56] @ f1940 <__cxa_atexit@plt+0xe550c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e8818 <__cxa_atexit@plt+0xdc3e4> │ │ │ │ + b f1770 <__cxa_atexit@plt+0xe533c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r1, r4, asr #7 │ │ │ │ + bicseq r8, pc, r4, ror #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e8a20 <__cxa_atexit@plt+0xdc5ec> │ │ │ │ + bhi f1978 <__cxa_atexit@plt+0xe5544> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e8a28 <__cxa_atexit@plt+0xdc5f4> │ │ │ │ + ldr r1, [pc, #24] @ f1980 <__cxa_atexit@plt+0xe554c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e8a38 <__cxa_atexit@plt+0xdc604> │ │ │ │ + b f1990 <__cxa_atexit@plt+0xe555c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r4, ror #6 │ │ │ │ + bicseq r8, pc, r4, lsl #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e8ad8 <__cxa_atexit@plt+0xdc6a4> │ │ │ │ - ldr r3, [pc, #172] @ e8af8 <__cxa_atexit@plt+0xdc6c4> │ │ │ │ + bhi f1a30 <__cxa_atexit@plt+0xe55fc> │ │ │ │ + ldr r3, [pc, #172] @ f1a50 <__cxa_atexit@plt+0xe561c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e8ab8 <__cxa_atexit@plt+0xdc684> │ │ │ │ + beq f1a10 <__cxa_atexit@plt+0xe55dc> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e8ac8 <__cxa_atexit@plt+0xdc694> │ │ │ │ + bne f1a20 <__cxa_atexit@plt+0xe55ec> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e8ae0 <__cxa_atexit@plt+0xdc6ac> │ │ │ │ - ldr lr, [pc, #124] @ e8afc <__cxa_atexit@plt+0xdc6c8> │ │ │ │ + bcc f1a38 <__cxa_atexit@plt+0xe5604> │ │ │ │ + ldr lr, [pc, #124] @ f1a54 <__cxa_atexit@plt+0xe5620> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e8b00 <__cxa_atexit@plt+0xdc6cc> │ │ │ │ + ldr lr, [pc, #100] @ f1a58 <__cxa_atexit@plt+0xe5624> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -225712,32 +234886,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r1, r0, lsl #6 │ │ │ │ + bicseq r8, pc, r0, lsr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e8b6c <__cxa_atexit@plt+0xdc738> │ │ │ │ + bne f1ac4 <__cxa_atexit@plt+0xe5690> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e8b80 <__cxa_atexit@plt+0xdc74c> │ │ │ │ - ldr r2, [pc, #96] @ e8b90 <__cxa_atexit@plt+0xdc75c> │ │ │ │ + bcc f1ad8 <__cxa_atexit@plt+0xe56a4> │ │ │ │ + ldr r2, [pc, #96] @ f1ae8 <__cxa_atexit@plt+0xe56b4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e8b94 <__cxa_atexit@plt+0xdc760> │ │ │ │ + ldr lr, [pc, #72] @ f1aec <__cxa_atexit@plt+0xe56b8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -225749,110 +234923,110 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r1, r0, asr r2 │ │ │ │ + ldrsheq r8, [pc, #32] @ f1b14 <__cxa_atexit@plt+0xe56e0> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e8be8 <__cxa_atexit@plt+0xdc7b4> │ │ │ │ + bhi f1b40 <__cxa_atexit@plt+0xe570c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e8bf4 <__cxa_atexit@plt+0xdc7c0> │ │ │ │ - ldr r1, [pc, #60] @ e8c04 <__cxa_atexit@plt+0xdc7d0> │ │ │ │ + bcc f1b4c <__cxa_atexit@plt+0xe5718> │ │ │ │ + ldr r1, [pc, #60] @ f1b5c <__cxa_atexit@plt+0xe5728> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ e8c08 <__cxa_atexit@plt+0xdc7d4> │ │ │ │ + ldr r0, [pc, #56] @ f1b60 <__cxa_atexit@plt+0xe572c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e8a38 <__cxa_atexit@plt+0xdc604> │ │ │ │ + b f1990 <__cxa_atexit@plt+0xe555c> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r1, r4, lsr #3 │ │ │ │ + bicseq r8, pc, r4, asr #4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e8c58 <__cxa_atexit@plt+0xdc824> │ │ │ │ + bhi f1bb0 <__cxa_atexit@plt+0xe577c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr lr, [pc, #44] @ e8c60 <__cxa_atexit@plt+0xdc82c> │ │ │ │ + ldr lr, [pc, #44] @ f1bb8 <__cxa_atexit@plt+0xe5784> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [pc, #40] @ e8c64 <__cxa_atexit@plt+0xdc830> │ │ │ │ + ldr r0, [pc, #40] @ f1bbc <__cxa_atexit@plt+0xe5788> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 198b478 <__cxa_atexit@plt+0x197f044> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r0, asr #2 │ │ │ │ - mvneq r1, ip, lsl #5 │ │ │ │ + bicseq r8, pc, r0, ror #3 │ │ │ │ + bicseq r8, pc, ip, lsr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e8c9c <__cxa_atexit@plt+0xdc868> │ │ │ │ + bhi f1bf4 <__cxa_atexit@plt+0xe57c0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e8ca4 <__cxa_atexit@plt+0xdc870> │ │ │ │ + ldr r1, [pc, #24] @ f1bfc <__cxa_atexit@plt+0xe57c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e8cb4 <__cxa_atexit@plt+0xdc880> │ │ │ │ + b f1c0c <__cxa_atexit@plt+0xe57d8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r1, r8, ror #1 │ │ │ │ + bicseq r8, pc, r8, lsl #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e8d54 <__cxa_atexit@plt+0xdc920> │ │ │ │ - ldr r3, [pc, #172] @ e8d74 <__cxa_atexit@plt+0xdc940> │ │ │ │ + bhi f1cac <__cxa_atexit@plt+0xe5878> │ │ │ │ + ldr r3, [pc, #172] @ f1ccc <__cxa_atexit@plt+0xe5898> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e8d34 <__cxa_atexit@plt+0xdc900> │ │ │ │ + beq f1c8c <__cxa_atexit@plt+0xe5858> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e8d44 <__cxa_atexit@plt+0xdc910> │ │ │ │ + bne f1c9c <__cxa_atexit@plt+0xe5868> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e8d5c <__cxa_atexit@plt+0xdc928> │ │ │ │ - ldr lr, [pc, #124] @ e8d78 <__cxa_atexit@plt+0xdc944> │ │ │ │ + bcc f1cb4 <__cxa_atexit@plt+0xe5880> │ │ │ │ + ldr lr, [pc, #124] @ f1cd0 <__cxa_atexit@plt+0xe589c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e8d7c <__cxa_atexit@plt+0xdc948> │ │ │ │ + ldr lr, [pc, #100] @ f1cd4 <__cxa_atexit@plt+0xe58a0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -225871,32 +235045,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r1, r4, lsl #1 │ │ │ │ + bicseq r8, pc, r4, lsr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e8de8 <__cxa_atexit@plt+0xdc9b4> │ │ │ │ + bne f1d40 <__cxa_atexit@plt+0xe590c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e8dfc <__cxa_atexit@plt+0xdc9c8> │ │ │ │ - ldr r2, [pc, #96] @ e8e0c <__cxa_atexit@plt+0xdc9d8> │ │ │ │ + bcc f1d54 <__cxa_atexit@plt+0xe5920> │ │ │ │ + ldr r2, [pc, #96] @ f1d64 <__cxa_atexit@plt+0xe5930> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e8e10 <__cxa_atexit@plt+0xdc9dc> │ │ │ │ + ldr lr, [pc, #72] @ f1d68 <__cxa_atexit@plt+0xe5934> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -225908,88 +235082,88 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - ldrdeq r0, [r0, #244]! @ 0xf4 │ │ │ │ + bicseq r8, pc, r4, ror r0 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e8e68 <__cxa_atexit@plt+0xdca34> │ │ │ │ + bhi f1dc0 <__cxa_atexit@plt+0xe598c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e8e74 <__cxa_atexit@plt+0xdca40> │ │ │ │ - ldr r1, [pc, #64] @ e8e84 <__cxa_atexit@plt+0xdca50> │ │ │ │ + bcc f1dcc <__cxa_atexit@plt+0xe5998> │ │ │ │ + ldr r1, [pc, #64] @ f1ddc <__cxa_atexit@plt+0xe59a8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e8e88 <__cxa_atexit@plt+0xdca54> │ │ │ │ + ldr r0, [pc, #60] @ f1de0 <__cxa_atexit@plt+0xe59ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e8cb4 <__cxa_atexit@plt+0xdc880> │ │ │ │ + b f1c0c <__cxa_atexit@plt+0xe57d8> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r8, lsr #30 │ │ │ │ + bicseq r7, pc, r8, asr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e8ec0 <__cxa_atexit@plt+0xdca8c> │ │ │ │ + bhi f1e18 <__cxa_atexit@plt+0xe59e4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e8ec8 <__cxa_atexit@plt+0xdca94> │ │ │ │ + ldr r1, [pc, #24] @ f1e20 <__cxa_atexit@plt+0xe59ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e8ed8 <__cxa_atexit@plt+0xdcaa4> │ │ │ │ + b f1e30 <__cxa_atexit@plt+0xe59fc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r4, asr #29 │ │ │ │ + bicseq r7, pc, r4, ror #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e8f78 <__cxa_atexit@plt+0xdcb44> │ │ │ │ - ldr r3, [pc, #172] @ e8f98 <__cxa_atexit@plt+0xdcb64> │ │ │ │ + bhi f1ed0 <__cxa_atexit@plt+0xe5a9c> │ │ │ │ + ldr r3, [pc, #172] @ f1ef0 <__cxa_atexit@plt+0xe5abc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e8f58 <__cxa_atexit@plt+0xdcb24> │ │ │ │ + beq f1eb0 <__cxa_atexit@plt+0xe5a7c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e8f68 <__cxa_atexit@plt+0xdcb34> │ │ │ │ + bne f1ec0 <__cxa_atexit@plt+0xe5a8c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e8f80 <__cxa_atexit@plt+0xdcb4c> │ │ │ │ - ldr lr, [pc, #124] @ e8f9c <__cxa_atexit@plt+0xdcb68> │ │ │ │ + bcc f1ed8 <__cxa_atexit@plt+0xe5aa4> │ │ │ │ + ldr lr, [pc, #124] @ f1ef4 <__cxa_atexit@plt+0xe5ac0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e8fa0 <__cxa_atexit@plt+0xdcb6c> │ │ │ │ + ldr lr, [pc, #100] @ f1ef8 <__cxa_atexit@plt+0xe5ac4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226008,32 +235182,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r0, r0, ror #28 │ │ │ │ + bicseq r7, pc, r0, lsl #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e900c <__cxa_atexit@plt+0xdcbd8> │ │ │ │ + bne f1f64 <__cxa_atexit@plt+0xe5b30> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e9020 <__cxa_atexit@plt+0xdcbec> │ │ │ │ - ldr r2, [pc, #96] @ e9030 <__cxa_atexit@plt+0xdcbfc> │ │ │ │ + bcc f1f78 <__cxa_atexit@plt+0xe5b44> │ │ │ │ + ldr r2, [pc, #96] @ f1f88 <__cxa_atexit@plt+0xe5b54> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e9034 <__cxa_atexit@plt+0xdcc00> │ │ │ │ + ldr lr, [pc, #72] @ f1f8c <__cxa_atexit@plt+0xe5b58> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226045,88 +235219,88 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - strheq r0, [r0, #208]! @ 0xd0 │ │ │ │ + bicseq r7, pc, r0, asr lr @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e908c <__cxa_atexit@plt+0xdcc58> │ │ │ │ + bhi f1fe4 <__cxa_atexit@plt+0xe5bb0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9098 <__cxa_atexit@plt+0xdcc64> │ │ │ │ - ldr r1, [pc, #64] @ e90a8 <__cxa_atexit@plt+0xdcc74> │ │ │ │ + bcc f1ff0 <__cxa_atexit@plt+0xe5bbc> │ │ │ │ + ldr r1, [pc, #64] @ f2000 <__cxa_atexit@plt+0xe5bcc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e90ac <__cxa_atexit@plt+0xdcc78> │ │ │ │ + ldr r0, [pc, #60] @ f2004 <__cxa_atexit@plt+0xe5bd0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e8ed8 <__cxa_atexit@plt+0xdcaa4> │ │ │ │ + b f1e30 <__cxa_atexit@plt+0xe59fc> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r4, lsl #26 │ │ │ │ + bicseq r7, pc, r4, lsr #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e90e4 <__cxa_atexit@plt+0xdccb0> │ │ │ │ + bhi f203c <__cxa_atexit@plt+0xe5c08> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e90ec <__cxa_atexit@plt+0xdccb8> │ │ │ │ + ldr r1, [pc, #24] @ f2044 <__cxa_atexit@plt+0xe5c10> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e90fc <__cxa_atexit@plt+0xdccc8> │ │ │ │ + b f2054 <__cxa_atexit@plt+0xe5c20> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, lsr #25 │ │ │ │ + bicseq r7, pc, r0, asr #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e919c <__cxa_atexit@plt+0xdcd68> │ │ │ │ - ldr r3, [pc, #172] @ e91bc <__cxa_atexit@plt+0xdcd88> │ │ │ │ + bhi f20f4 <__cxa_atexit@plt+0xe5cc0> │ │ │ │ + ldr r3, [pc, #172] @ f2114 <__cxa_atexit@plt+0xe5ce0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e917c <__cxa_atexit@plt+0xdcd48> │ │ │ │ + beq f20d4 <__cxa_atexit@plt+0xe5ca0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e918c <__cxa_atexit@plt+0xdcd58> │ │ │ │ + bne f20e4 <__cxa_atexit@plt+0xe5cb0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e91a4 <__cxa_atexit@plt+0xdcd70> │ │ │ │ - ldr lr, [pc, #124] @ e91c0 <__cxa_atexit@plt+0xdcd8c> │ │ │ │ + bcc f20fc <__cxa_atexit@plt+0xe5cc8> │ │ │ │ + ldr lr, [pc, #124] @ f2118 <__cxa_atexit@plt+0xe5ce4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e91c4 <__cxa_atexit@plt+0xdcd90> │ │ │ │ + ldr lr, [pc, #100] @ f211c <__cxa_atexit@plt+0xe5ce8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226145,32 +235319,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r0, ip, lsr ip │ │ │ │ + ldrsbeq r7, [pc, #204] @ f21f0 <__cxa_atexit@plt+0xe5dbc> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e9230 <__cxa_atexit@plt+0xdcdfc> │ │ │ │ + bne f2188 <__cxa_atexit@plt+0xe5d54> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e9244 <__cxa_atexit@plt+0xdce10> │ │ │ │ - ldr r2, [pc, #96] @ e9254 <__cxa_atexit@plt+0xdce20> │ │ │ │ + bcc f219c <__cxa_atexit@plt+0xe5d68> │ │ │ │ + ldr r2, [pc, #96] @ f21ac <__cxa_atexit@plt+0xe5d78> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e9258 <__cxa_atexit@plt+0xdce24> │ │ │ │ + ldr lr, [pc, #72] @ f21b0 <__cxa_atexit@plt+0xe5d7c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226182,111 +235356,111 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r0, ip, lsl #23 │ │ │ │ + bicseq r7, pc, ip, lsr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e92b0 <__cxa_atexit@plt+0xdce7c> │ │ │ │ + bhi f2208 <__cxa_atexit@plt+0xe5dd4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e92bc <__cxa_atexit@plt+0xdce88> │ │ │ │ - ldr r1, [pc, #64] @ e92cc <__cxa_atexit@plt+0xdce98> │ │ │ │ + bcc f2214 <__cxa_atexit@plt+0xe5de0> │ │ │ │ + ldr r1, [pc, #64] @ f2224 <__cxa_atexit@plt+0xe5df0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e92d0 <__cxa_atexit@plt+0xdce9c> │ │ │ │ + ldr r0, [pc, #60] @ f2228 <__cxa_atexit@plt+0xe5df4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e90fc <__cxa_atexit@plt+0xdccc8> │ │ │ │ + b f2054 <__cxa_atexit@plt+0xe5c20> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r0, ror #21 │ │ │ │ + bicseq r7, pc, r0, lsl #23 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e9320 <__cxa_atexit@plt+0xdceec> │ │ │ │ + bhi f2278 <__cxa_atexit@plt+0xe5e44> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr lr, [pc, #44] @ e9328 <__cxa_atexit@plt+0xdcef4> │ │ │ │ + ldr lr, [pc, #44] @ f2280 <__cxa_atexit@plt+0xe5e4c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [pc, #40] @ e932c <__cxa_atexit@plt+0xdcef8> │ │ │ │ + ldr r0, [pc, #40] @ f2284 <__cxa_atexit@plt+0xe5e50> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 198b408 <__cxa_atexit@plt+0x197efd4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r8, ror sl │ │ │ │ - mvneq r0, r4, asr #23 │ │ │ │ + bicseq r7, pc, r8, lsl fp @ │ │ │ │ + bicseq r7, pc, r4, ror #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e9364 <__cxa_atexit@plt+0xdcf30> │ │ │ │ + bhi f22bc <__cxa_atexit@plt+0xe5e88> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e936c <__cxa_atexit@plt+0xdcf38> │ │ │ │ + ldr r1, [pc, #24] @ f22c4 <__cxa_atexit@plt+0xe5e90> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e937c <__cxa_atexit@plt+0xdcf48> │ │ │ │ + b f22d4 <__cxa_atexit@plt+0xe5ea0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, lsr #20 │ │ │ │ + bicseq r7, pc, r0, asr #21 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e941c <__cxa_atexit@plt+0xdcfe8> │ │ │ │ - ldr r3, [pc, #172] @ e943c <__cxa_atexit@plt+0xdd008> │ │ │ │ + bhi f2374 <__cxa_atexit@plt+0xe5f40> │ │ │ │ + ldr r3, [pc, #172] @ f2394 <__cxa_atexit@plt+0xe5f60> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e93fc <__cxa_atexit@plt+0xdcfc8> │ │ │ │ + beq f2354 <__cxa_atexit@plt+0xe5f20> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e940c <__cxa_atexit@plt+0xdcfd8> │ │ │ │ + bne f2364 <__cxa_atexit@plt+0xe5f30> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e9424 <__cxa_atexit@plt+0xdcff0> │ │ │ │ - ldr lr, [pc, #124] @ e9440 <__cxa_atexit@plt+0xdd00c> │ │ │ │ + bcc f237c <__cxa_atexit@plt+0xe5f48> │ │ │ │ + ldr lr, [pc, #124] @ f2398 <__cxa_atexit@plt+0xe5f64> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e9444 <__cxa_atexit@plt+0xdd010> │ │ │ │ + ldr lr, [pc, #100] @ f239c <__cxa_atexit@plt+0xe5f68> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226305,32 +235479,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - strheq r0, [r0, #156]! @ 0x9c │ │ │ │ + bicseq r7, pc, ip, asr sl @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e94b0 <__cxa_atexit@plt+0xdd07c> │ │ │ │ + bne f2408 <__cxa_atexit@plt+0xe5fd4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e94c4 <__cxa_atexit@plt+0xdd090> │ │ │ │ - ldr r2, [pc, #96] @ e94d4 <__cxa_atexit@plt+0xdd0a0> │ │ │ │ + bcc f241c <__cxa_atexit@plt+0xe5fe8> │ │ │ │ + ldr r2, [pc, #96] @ f242c <__cxa_atexit@plt+0xe5ff8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e94d8 <__cxa_atexit@plt+0xdd0a4> │ │ │ │ + ldr lr, [pc, #72] @ f2430 <__cxa_atexit@plt+0xe5ffc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226342,87 +235516,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r0, ip, lsl #18 │ │ │ │ + bicseq r7, pc, ip, lsr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e952c <__cxa_atexit@plt+0xdd0f8> │ │ │ │ + bhi f2484 <__cxa_atexit@plt+0xe6050> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9538 <__cxa_atexit@plt+0xdd104> │ │ │ │ - ldr r1, [pc, #60] @ e9548 <__cxa_atexit@plt+0xdd114> │ │ │ │ + bcc f2490 <__cxa_atexit@plt+0xe605c> │ │ │ │ + ldr r1, [pc, #60] @ f24a0 <__cxa_atexit@plt+0xe606c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ e954c <__cxa_atexit@plt+0xdd118> │ │ │ │ + ldr r0, [pc, #56] @ f24a4 <__cxa_atexit@plt+0xe6070> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e937c <__cxa_atexit@plt+0xdcf48> │ │ │ │ + b f22d4 <__cxa_atexit@plt+0xe5ea0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r0, ror #16 │ │ │ │ + bicseq r7, pc, r0, lsl #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e9584 <__cxa_atexit@plt+0xdd150> │ │ │ │ + bhi f24dc <__cxa_atexit@plt+0xe60a8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e958c <__cxa_atexit@plt+0xdd158> │ │ │ │ + ldr r1, [pc, #24] @ f24e4 <__cxa_atexit@plt+0xe60b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e959c <__cxa_atexit@plt+0xdd168> │ │ │ │ + b f24f4 <__cxa_atexit@plt+0xe60c0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, lsl #16 │ │ │ │ + bicseq r7, pc, r0, lsr #17 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e963c <__cxa_atexit@plt+0xdd208> │ │ │ │ - ldr r3, [pc, #172] @ e965c <__cxa_atexit@plt+0xdd228> │ │ │ │ + bhi f2594 <__cxa_atexit@plt+0xe6160> │ │ │ │ + ldr r3, [pc, #172] @ f25b4 <__cxa_atexit@plt+0xe6180> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e961c <__cxa_atexit@plt+0xdd1e8> │ │ │ │ + beq f2574 <__cxa_atexit@plt+0xe6140> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e962c <__cxa_atexit@plt+0xdd1f8> │ │ │ │ + bne f2584 <__cxa_atexit@plt+0xe6150> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e9644 <__cxa_atexit@plt+0xdd210> │ │ │ │ - ldr lr, [pc, #124] @ e9660 <__cxa_atexit@plt+0xdd22c> │ │ │ │ + bcc f259c <__cxa_atexit@plt+0xe6168> │ │ │ │ + ldr lr, [pc, #124] @ f25b8 <__cxa_atexit@plt+0xe6184> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e9664 <__cxa_atexit@plt+0xdd230> │ │ │ │ + ldr lr, [pc, #100] @ f25bc <__cxa_atexit@plt+0xe6188> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226441,32 +235615,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - @ instruction: 0x01e0079c │ │ │ │ + bicseq r7, pc, ip, lsr r8 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e96d0 <__cxa_atexit@plt+0xdd29c> │ │ │ │ + bne f2628 <__cxa_atexit@plt+0xe61f4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e96e4 <__cxa_atexit@plt+0xdd2b0> │ │ │ │ - ldr r2, [pc, #96] @ e96f4 <__cxa_atexit@plt+0xdd2c0> │ │ │ │ + bcc f263c <__cxa_atexit@plt+0xe6208> │ │ │ │ + ldr r2, [pc, #96] @ f264c <__cxa_atexit@plt+0xe6218> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e96f8 <__cxa_atexit@plt+0xdd2c4> │ │ │ │ + ldr lr, [pc, #72] @ f2650 <__cxa_atexit@plt+0xe621c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226478,87 +235652,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r0, ip, ror #13 │ │ │ │ + bicseq r7, pc, ip, lsl #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e974c <__cxa_atexit@plt+0xdd318> │ │ │ │ + bhi f26a4 <__cxa_atexit@plt+0xe6270> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9758 <__cxa_atexit@plt+0xdd324> │ │ │ │ - ldr r1, [pc, #60] @ e9768 <__cxa_atexit@plt+0xdd334> │ │ │ │ + bcc f26b0 <__cxa_atexit@plt+0xe627c> │ │ │ │ + ldr r1, [pc, #60] @ f26c0 <__cxa_atexit@plt+0xe628c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ e976c <__cxa_atexit@plt+0xdd338> │ │ │ │ + ldr r0, [pc, #56] @ f26c4 <__cxa_atexit@plt+0xe6290> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e959c <__cxa_atexit@plt+0xdd168> │ │ │ │ + b f24f4 <__cxa_atexit@plt+0xe60c0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r0, asr #12 │ │ │ │ + bicseq r7, pc, r0, ror #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e97a4 <__cxa_atexit@plt+0xdd370> │ │ │ │ + bhi f26fc <__cxa_atexit@plt+0xe62c8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e97ac <__cxa_atexit@plt+0xdd378> │ │ │ │ + ldr r1, [pc, #24] @ f2704 <__cxa_atexit@plt+0xe62d0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e97bc <__cxa_atexit@plt+0xdd388> │ │ │ │ + b f2714 <__cxa_atexit@plt+0xe62e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, ror #11 │ │ │ │ + bicseq r7, pc, r0, lsl #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e985c <__cxa_atexit@plt+0xdd428> │ │ │ │ - ldr r3, [pc, #172] @ e987c <__cxa_atexit@plt+0xdd448> │ │ │ │ + bhi f27b4 <__cxa_atexit@plt+0xe6380> │ │ │ │ + ldr r3, [pc, #172] @ f27d4 <__cxa_atexit@plt+0xe63a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e983c <__cxa_atexit@plt+0xdd408> │ │ │ │ + beq f2794 <__cxa_atexit@plt+0xe6360> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e984c <__cxa_atexit@plt+0xdd418> │ │ │ │ + bne f27a4 <__cxa_atexit@plt+0xe6370> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e9864 <__cxa_atexit@plt+0xdd430> │ │ │ │ - ldr lr, [pc, #124] @ e9880 <__cxa_atexit@plt+0xdd44c> │ │ │ │ + bcc f27bc <__cxa_atexit@plt+0xe6388> │ │ │ │ + ldr lr, [pc, #124] @ f27d8 <__cxa_atexit@plt+0xe63a4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e9884 <__cxa_atexit@plt+0xdd450> │ │ │ │ + ldr lr, [pc, #100] @ f27dc <__cxa_atexit@plt+0xe63a8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226577,32 +235751,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r0, ip, ror r5 │ │ │ │ + bicseq r7, pc, ip, lsl r6 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e98f0 <__cxa_atexit@plt+0xdd4bc> │ │ │ │ + bne f2848 <__cxa_atexit@plt+0xe6414> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e9904 <__cxa_atexit@plt+0xdd4d0> │ │ │ │ - ldr r2, [pc, #96] @ e9914 <__cxa_atexit@plt+0xdd4e0> │ │ │ │ + bcc f285c <__cxa_atexit@plt+0xe6428> │ │ │ │ + ldr r2, [pc, #96] @ f286c <__cxa_atexit@plt+0xe6438> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e9918 <__cxa_atexit@plt+0xdd4e4> │ │ │ │ + ldr lr, [pc, #72] @ f2870 <__cxa_atexit@plt+0xe643c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226614,87 +235788,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r0, ip, asr #9 │ │ │ │ + bicseq r7, pc, ip, ror #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e996c <__cxa_atexit@plt+0xdd538> │ │ │ │ + bhi f28c4 <__cxa_atexit@plt+0xe6490> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9978 <__cxa_atexit@plt+0xdd544> │ │ │ │ - ldr r1, [pc, #60] @ e9988 <__cxa_atexit@plt+0xdd554> │ │ │ │ + bcc f28d0 <__cxa_atexit@plt+0xe649c> │ │ │ │ + ldr r1, [pc, #60] @ f28e0 <__cxa_atexit@plt+0xe64ac> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ e998c <__cxa_atexit@plt+0xdd558> │ │ │ │ + ldr r0, [pc, #56] @ f28e4 <__cxa_atexit@plt+0xe64b0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e97bc <__cxa_atexit@plt+0xdd388> │ │ │ │ + b f2714 <__cxa_atexit@plt+0xe62e0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r0, lsr #8 │ │ │ │ + bicseq r7, pc, r0, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e99c4 <__cxa_atexit@plt+0xdd590> │ │ │ │ + bhi f291c <__cxa_atexit@plt+0xe64e8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e99cc <__cxa_atexit@plt+0xdd598> │ │ │ │ + ldr r1, [pc, #24] @ f2924 <__cxa_atexit@plt+0xe64f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e99dc <__cxa_atexit@plt+0xdd5a8> │ │ │ │ + b f2934 <__cxa_atexit@plt+0xe6500> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - mvneq r0, r0, asr #7 │ │ │ │ + bicseq r7, pc, r0, ror #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e9a7c <__cxa_atexit@plt+0xdd648> │ │ │ │ - ldr r3, [pc, #172] @ e9a9c <__cxa_atexit@plt+0xdd668> │ │ │ │ + bhi f29d4 <__cxa_atexit@plt+0xe65a0> │ │ │ │ + ldr r3, [pc, #172] @ f29f4 <__cxa_atexit@plt+0xe65c0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e9a5c <__cxa_atexit@plt+0xdd628> │ │ │ │ + beq f29b4 <__cxa_atexit@plt+0xe6580> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e9a6c <__cxa_atexit@plt+0xdd638> │ │ │ │ + bne f29c4 <__cxa_atexit@plt+0xe6590> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e9a84 <__cxa_atexit@plt+0xdd650> │ │ │ │ - ldr lr, [pc, #124] @ e9aa0 <__cxa_atexit@plt+0xdd66c> │ │ │ │ + bcc f29dc <__cxa_atexit@plt+0xe65a8> │ │ │ │ + ldr lr, [pc, #124] @ f29f8 <__cxa_atexit@plt+0xe65c4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e9aa4 <__cxa_atexit@plt+0xdd670> │ │ │ │ + ldr lr, [pc, #100] @ f29fc <__cxa_atexit@plt+0xe65c8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226713,32 +235887,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r0, ip, asr r3 │ │ │ │ + ldrsheq r7, [pc, #60] @ f2a40 <__cxa_atexit@plt+0xe660c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e9b10 <__cxa_atexit@plt+0xdd6dc> │ │ │ │ + bne f2a68 <__cxa_atexit@plt+0xe6634> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e9b24 <__cxa_atexit@plt+0xdd6f0> │ │ │ │ - ldr r2, [pc, #96] @ e9b34 <__cxa_atexit@plt+0xdd700> │ │ │ │ + bcc f2a7c <__cxa_atexit@plt+0xe6648> │ │ │ │ + ldr r2, [pc, #96] @ f2a8c <__cxa_atexit@plt+0xe6658> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e9b38 <__cxa_atexit@plt+0xdd704> │ │ │ │ + ldr lr, [pc, #72] @ f2a90 <__cxa_atexit@plt+0xe665c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226750,88 +235924,88 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r0, ip, lsr #5 │ │ │ │ + bicseq r7, pc, ip, asr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e9b90 <__cxa_atexit@plt+0xdd75c> │ │ │ │ + bhi f2ae8 <__cxa_atexit@plt+0xe66b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9b9c <__cxa_atexit@plt+0xdd768> │ │ │ │ - ldr r1, [pc, #64] @ e9bac <__cxa_atexit@plt+0xdd778> │ │ │ │ + bcc f2af4 <__cxa_atexit@plt+0xe66c0> │ │ │ │ + ldr r1, [pc, #64] @ f2b04 <__cxa_atexit@plt+0xe66d0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e9bb0 <__cxa_atexit@plt+0xdd77c> │ │ │ │ + ldr r0, [pc, #60] @ f2b08 <__cxa_atexit@plt+0xe66d4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e99dc <__cxa_atexit@plt+0xdd5a8> │ │ │ │ + b f2934 <__cxa_atexit@plt+0xe6500> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - mvneq r0, r0, lsl #4 │ │ │ │ + bicseq r7, pc, r0, lsr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e9be8 <__cxa_atexit@plt+0xdd7b4> │ │ │ │ + bhi f2b40 <__cxa_atexit@plt+0xe670c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e9bf0 <__cxa_atexit@plt+0xdd7bc> │ │ │ │ + ldr r1, [pc, #24] @ f2b48 <__cxa_atexit@plt+0xe6714> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e9c00 <__cxa_atexit@plt+0xdd7cc> │ │ │ │ + b f2b58 <__cxa_atexit@plt+0xe6724> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01e0019c │ │ │ │ + bicseq r7, pc, ip, lsr r2 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e9ca0 <__cxa_atexit@plt+0xdd86c> │ │ │ │ - ldr r3, [pc, #172] @ e9cc0 <__cxa_atexit@plt+0xdd88c> │ │ │ │ + bhi f2bf8 <__cxa_atexit@plt+0xe67c4> │ │ │ │ + ldr r3, [pc, #172] @ f2c18 <__cxa_atexit@plt+0xe67e4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e9c80 <__cxa_atexit@plt+0xdd84c> │ │ │ │ + beq f2bd8 <__cxa_atexit@plt+0xe67a4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e9c90 <__cxa_atexit@plt+0xdd85c> │ │ │ │ + bne f2be8 <__cxa_atexit@plt+0xe67b4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e9ca8 <__cxa_atexit@plt+0xdd874> │ │ │ │ - ldr lr, [pc, #124] @ e9cc4 <__cxa_atexit@plt+0xdd890> │ │ │ │ + bcc f2c00 <__cxa_atexit@plt+0xe67cc> │ │ │ │ + ldr lr, [pc, #124] @ f2c1c <__cxa_atexit@plt+0xe67e8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e9cc8 <__cxa_atexit@plt+0xdd894> │ │ │ │ + ldr lr, [pc, #100] @ f2c20 <__cxa_atexit@plt+0xe67ec> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226850,32 +236024,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - mvneq r0, r8, lsr r1 │ │ │ │ + ldrsbeq r7, [pc, #24] @ f2c40 <__cxa_atexit@plt+0xe680c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e9d34 <__cxa_atexit@plt+0xdd900> │ │ │ │ + bne f2c8c <__cxa_atexit@plt+0xe6858> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e9d48 <__cxa_atexit@plt+0xdd914> │ │ │ │ - ldr r2, [pc, #96] @ e9d58 <__cxa_atexit@plt+0xdd924> │ │ │ │ + bcc f2ca0 <__cxa_atexit@plt+0xe686c> │ │ │ │ + ldr r2, [pc, #96] @ f2cb0 <__cxa_atexit@plt+0xe687c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e9d5c <__cxa_atexit@plt+0xdd928> │ │ │ │ + ldr lr, [pc, #72] @ f2cb4 <__cxa_atexit@plt+0xe6880> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -226887,88 +236061,88 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - mvneq r0, r8, lsl #1 │ │ │ │ + bicseq r7, pc, r8, lsr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e9db4 <__cxa_atexit@plt+0xdd980> │ │ │ │ + bhi f2d0c <__cxa_atexit@plt+0xe68d8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9dc0 <__cxa_atexit@plt+0xdd98c> │ │ │ │ - ldr r1, [pc, #64] @ e9dd0 <__cxa_atexit@plt+0xdd99c> │ │ │ │ + bcc f2d18 <__cxa_atexit@plt+0xe68e4> │ │ │ │ + ldr r1, [pc, #64] @ f2d28 <__cxa_atexit@plt+0xe68f4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e9dd4 <__cxa_atexit@plt+0xdd9a0> │ │ │ │ + ldr r0, [pc, #60] @ f2d2c <__cxa_atexit@plt+0xe68f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e9c00 <__cxa_atexit@plt+0xdd7cc> │ │ │ │ + b f2b58 <__cxa_atexit@plt+0xe6724> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - ldrsbeq pc, [pc, #252] @ e9ed8 <__cxa_atexit@plt+0xddaa4> @ │ │ │ │ + bicseq r7, pc, ip, ror r0 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi e9e0c <__cxa_atexit@plt+0xdd9d8> │ │ │ │ + bhi f2d64 <__cxa_atexit@plt+0xe6930> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ e9e14 <__cxa_atexit@plt+0xdd9e0> │ │ │ │ + ldr r1, [pc, #24] @ f2d6c <__cxa_atexit@plt+0xe6938> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b e9e24 <__cxa_atexit@plt+0xdd9f0> │ │ │ │ + b f2d7c <__cxa_atexit@plt+0xe6948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, pc, r8, ror pc @ │ │ │ │ + bicseq r7, pc, r8, lsl r0 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e9ec4 <__cxa_atexit@plt+0xdda90> │ │ │ │ - ldr r3, [pc, #172] @ e9ee4 <__cxa_atexit@plt+0xddab0> │ │ │ │ + bhi f2e1c <__cxa_atexit@plt+0xe69e8> │ │ │ │ + ldr r3, [pc, #172] @ f2e3c <__cxa_atexit@plt+0xe6a08> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq e9ea4 <__cxa_atexit@plt+0xdda70> │ │ │ │ + beq f2dfc <__cxa_atexit@plt+0xe69c8> │ │ │ │ cmp r7, #2 │ │ │ │ - bne e9eb4 <__cxa_atexit@plt+0xdda80> │ │ │ │ + bne f2e0c <__cxa_atexit@plt+0xe69d8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc e9ecc <__cxa_atexit@plt+0xdda98> │ │ │ │ - ldr lr, [pc, #124] @ e9ee8 <__cxa_atexit@plt+0xddab4> │ │ │ │ + bcc f2e24 <__cxa_atexit@plt+0xe69f0> │ │ │ │ + ldr lr, [pc, #124] @ f2e40 <__cxa_atexit@plt+0xe6a0c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ e9eec <__cxa_atexit@plt+0xddab8> │ │ │ │ + ldr lr, [pc, #100] @ f2e44 <__cxa_atexit@plt+0xe6a10> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -226987,32 +236161,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq pc, pc, r4, lsl pc @ │ │ │ │ + ldrheq r6, [pc, #244] @ f2f40 <__cxa_atexit@plt+0xe6b0c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne e9f58 <__cxa_atexit@plt+0xddb24> │ │ │ │ + bne f2eb0 <__cxa_atexit@plt+0xe6a7c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc e9f6c <__cxa_atexit@plt+0xddb38> │ │ │ │ - ldr r2, [pc, #96] @ e9f7c <__cxa_atexit@plt+0xddb48> │ │ │ │ + bcc f2ec4 <__cxa_atexit@plt+0xe6a90> │ │ │ │ + ldr r2, [pc, #96] @ f2ed4 <__cxa_atexit@plt+0xe6aa0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ e9f80 <__cxa_atexit@plt+0xddb4c> │ │ │ │ + ldr lr, [pc, #72] @ f2ed8 <__cxa_atexit@plt+0xe6aa4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227024,111 +236198,111 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, r4, ror #28 │ │ │ │ + bicseq r6, pc, r4, lsl #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi e9fd8 <__cxa_atexit@plt+0xddba4> │ │ │ │ + bhi f2f30 <__cxa_atexit@plt+0xe6afc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc e9fe4 <__cxa_atexit@plt+0xddbb0> │ │ │ │ - ldr r1, [pc, #64] @ e9ff4 <__cxa_atexit@plt+0xddbc0> │ │ │ │ + bcc f2f3c <__cxa_atexit@plt+0xe6b08> │ │ │ │ + ldr r1, [pc, #64] @ f2f4c <__cxa_atexit@plt+0xe6b18> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ e9ff8 <__cxa_atexit@plt+0xddbc4> │ │ │ │ + ldr r0, [pc, #60] @ f2f50 <__cxa_atexit@plt+0xe6b1c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b e9e24 <__cxa_atexit@plt+0xdd9f0> │ │ │ │ + b f2d7c <__cxa_atexit@plt+0xe6948> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - ldrheq pc, [pc, #216] @ ea0d8 <__cxa_atexit@plt+0xddca4> @ │ │ │ │ + bicseq r6, pc, r8, asr lr @ │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea048 <__cxa_atexit@plt+0xddc14> │ │ │ │ + bhi f2fa0 <__cxa_atexit@plt+0xe6b6c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr lr, [pc, #44] @ ea050 <__cxa_atexit@plt+0xddc1c> │ │ │ │ + ldr lr, [pc, #44] @ f2fa8 <__cxa_atexit@plt+0xe6b74> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [pc, #40] @ ea054 <__cxa_atexit@plt+0xddc20> │ │ │ │ + ldr r0, [pc, #40] @ f2fac <__cxa_atexit@plt+0xe6b78> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 198b408 <__cxa_atexit@plt+0x197efd4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, pc, r0, asr sp @ │ │ │ │ - @ instruction: 0x01dffe9c │ │ │ │ + ldrsheq r6, [pc, #208] @ f3080 <__cxa_atexit@plt+0xe6c4c> │ │ │ │ + bicseq r6, pc, ip, lsr pc @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea08c <__cxa_atexit@plt+0xddc58> │ │ │ │ + bhi f2fe4 <__cxa_atexit@plt+0xe6bb0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ea094 <__cxa_atexit@plt+0xddc60> │ │ │ │ + ldr r1, [pc, #24] @ f2fec <__cxa_atexit@plt+0xe6bb8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b ea0a4 <__cxa_atexit@plt+0xddc70> │ │ │ │ + b f2ffc <__cxa_atexit@plt+0xe6bc8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsheq pc, [pc, #200] @ ea164 <__cxa_atexit@plt+0xddd30> @ │ │ │ │ + @ instruction: 0x01df6d98 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea144 <__cxa_atexit@plt+0xddd10> │ │ │ │ - ldr r3, [pc, #172] @ ea164 <__cxa_atexit@plt+0xddd30> │ │ │ │ + bhi f309c <__cxa_atexit@plt+0xe6c68> │ │ │ │ + ldr r3, [pc, #172] @ f30bc <__cxa_atexit@plt+0xe6c88> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq ea124 <__cxa_atexit@plt+0xddcf0> │ │ │ │ + beq f307c <__cxa_atexit@plt+0xe6c48> │ │ │ │ cmp r7, #2 │ │ │ │ - bne ea134 <__cxa_atexit@plt+0xddd00> │ │ │ │ + bne f308c <__cxa_atexit@plt+0xe6c58> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ea14c <__cxa_atexit@plt+0xddd18> │ │ │ │ - ldr lr, [pc, #124] @ ea168 <__cxa_atexit@plt+0xddd34> │ │ │ │ + bcc f30a4 <__cxa_atexit@plt+0xe6c70> │ │ │ │ + ldr lr, [pc, #124] @ f30c0 <__cxa_atexit@plt+0xe6c8c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ ea16c <__cxa_atexit@plt+0xddd38> │ │ │ │ + ldr lr, [pc, #100] @ f30c4 <__cxa_atexit@plt+0xe6c90> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -227147,32 +236321,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - @ instruction: 0x01dffc94 │ │ │ │ + bicseq r6, pc, r4, lsr sp @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ea1d8 <__cxa_atexit@plt+0xddda4> │ │ │ │ + bne f3130 <__cxa_atexit@plt+0xe6cfc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ea1ec <__cxa_atexit@plt+0xdddb8> │ │ │ │ - ldr r2, [pc, #96] @ ea1fc <__cxa_atexit@plt+0xdddc8> │ │ │ │ + bcc f3144 <__cxa_atexit@plt+0xe6d10> │ │ │ │ + ldr r2, [pc, #96] @ f3154 <__cxa_atexit@plt+0xe6d20> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ ea200 <__cxa_atexit@plt+0xdddcc> │ │ │ │ + ldr lr, [pc, #72] @ f3158 <__cxa_atexit@plt+0xe6d24> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227184,87 +236358,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, r4, ror #23 │ │ │ │ + bicseq r6, pc, r4, lsl #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea254 <__cxa_atexit@plt+0xdde20> │ │ │ │ + bhi f31ac <__cxa_atexit@plt+0xe6d78> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ea260 <__cxa_atexit@plt+0xdde2c> │ │ │ │ - ldr r1, [pc, #60] @ ea270 <__cxa_atexit@plt+0xdde3c> │ │ │ │ + bcc f31b8 <__cxa_atexit@plt+0xe6d84> │ │ │ │ + ldr r1, [pc, #60] @ f31c8 <__cxa_atexit@plt+0xe6d94> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ ea274 <__cxa_atexit@plt+0xdde40> │ │ │ │ + ldr r0, [pc, #56] @ f31cc <__cxa_atexit@plt+0xe6d98> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b ea0a4 <__cxa_atexit@plt+0xddc70> │ │ │ │ + b f2ffc <__cxa_atexit@plt+0xe6bc8> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - bicseq pc, pc, r8, lsr fp @ │ │ │ │ + ldrsbeq r6, [pc, #184] @ f328c <__cxa_atexit@plt+0xe6e58> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea2ac <__cxa_atexit@plt+0xdde78> │ │ │ │ + bhi f3204 <__cxa_atexit@plt+0xe6dd0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ea2b4 <__cxa_atexit@plt+0xdde80> │ │ │ │ + ldr r1, [pc, #24] @ f320c <__cxa_atexit@plt+0xe6dd8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b ea2c4 <__cxa_atexit@plt+0xdde90> │ │ │ │ + b f321c <__cxa_atexit@plt+0xe6de8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsbeq pc, [pc, #168] @ ea364 <__cxa_atexit@plt+0xddf30> @ │ │ │ │ + bicseq r6, pc, r8, ror fp @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea364 <__cxa_atexit@plt+0xddf30> │ │ │ │ - ldr r3, [pc, #172] @ ea384 <__cxa_atexit@plt+0xddf50> │ │ │ │ + bhi f32bc <__cxa_atexit@plt+0xe6e88> │ │ │ │ + ldr r3, [pc, #172] @ f32dc <__cxa_atexit@plt+0xe6ea8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq ea344 <__cxa_atexit@plt+0xddf10> │ │ │ │ + beq f329c <__cxa_atexit@plt+0xe6e68> │ │ │ │ cmp r7, #2 │ │ │ │ - bne ea354 <__cxa_atexit@plt+0xddf20> │ │ │ │ + bne f32ac <__cxa_atexit@plt+0xe6e78> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ea36c <__cxa_atexit@plt+0xddf38> │ │ │ │ - ldr lr, [pc, #124] @ ea388 <__cxa_atexit@plt+0xddf54> │ │ │ │ + bcc f32c4 <__cxa_atexit@plt+0xe6e90> │ │ │ │ + ldr lr, [pc, #124] @ f32e0 <__cxa_atexit@plt+0xe6eac> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ ea38c <__cxa_atexit@plt+0xddf58> │ │ │ │ + ldr lr, [pc, #100] @ f32e4 <__cxa_atexit@plt+0xe6eb0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -227283,32 +236457,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq pc, pc, r4, ror sl @ │ │ │ │ + bicseq r6, pc, r4, lsl fp @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ea3f8 <__cxa_atexit@plt+0xddfc4> │ │ │ │ + bne f3350 <__cxa_atexit@plt+0xe6f1c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ea40c <__cxa_atexit@plt+0xddfd8> │ │ │ │ - ldr r2, [pc, #96] @ ea41c <__cxa_atexit@plt+0xddfe8> │ │ │ │ + bcc f3364 <__cxa_atexit@plt+0xe6f30> │ │ │ │ + ldr r2, [pc, #96] @ f3374 <__cxa_atexit@plt+0xe6f40> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ ea420 <__cxa_atexit@plt+0xddfec> │ │ │ │ + ldr lr, [pc, #72] @ f3378 <__cxa_atexit@plt+0xe6f44> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227320,87 +236494,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, r4, asr #19 │ │ │ │ + bicseq r6, pc, r4, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea474 <__cxa_atexit@plt+0xde040> │ │ │ │ + bhi f33cc <__cxa_atexit@plt+0xe6f98> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ea480 <__cxa_atexit@plt+0xde04c> │ │ │ │ - ldr r1, [pc, #60] @ ea490 <__cxa_atexit@plt+0xde05c> │ │ │ │ + bcc f33d8 <__cxa_atexit@plt+0xe6fa4> │ │ │ │ + ldr r1, [pc, #60] @ f33e8 <__cxa_atexit@plt+0xe6fb4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ ea494 <__cxa_atexit@plt+0xde060> │ │ │ │ + ldr r0, [pc, #56] @ f33ec <__cxa_atexit@plt+0xe6fb8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b ea2c4 <__cxa_atexit@plt+0xdde90> │ │ │ │ + b f321c <__cxa_atexit@plt+0xe6de8> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - bicseq pc, pc, r8, lsl r9 @ │ │ │ │ + ldrheq r6, [pc, #152] @ f348c <__cxa_atexit@plt+0xe7058> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea4cc <__cxa_atexit@plt+0xde098> │ │ │ │ + bhi f3424 <__cxa_atexit@plt+0xe6ff0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ea4d4 <__cxa_atexit@plt+0xde0a0> │ │ │ │ + ldr r1, [pc, #24] @ f342c <__cxa_atexit@plt+0xe6ff8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b ea4e4 <__cxa_atexit@plt+0xde0b0> │ │ │ │ + b f343c <__cxa_atexit@plt+0xe7008> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrheq pc, [pc, #136] @ ea564 <__cxa_atexit@plt+0xde130> @ │ │ │ │ + bicseq r6, pc, r8, asr r9 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea584 <__cxa_atexit@plt+0xde150> │ │ │ │ - ldr r3, [pc, #172] @ ea5a4 <__cxa_atexit@plt+0xde170> │ │ │ │ + bhi f34dc <__cxa_atexit@plt+0xe70a8> │ │ │ │ + ldr r3, [pc, #172] @ f34fc <__cxa_atexit@plt+0xe70c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq ea564 <__cxa_atexit@plt+0xde130> │ │ │ │ + beq f34bc <__cxa_atexit@plt+0xe7088> │ │ │ │ cmp r7, #2 │ │ │ │ - bne ea574 <__cxa_atexit@plt+0xde140> │ │ │ │ + bne f34cc <__cxa_atexit@plt+0xe7098> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ea58c <__cxa_atexit@plt+0xde158> │ │ │ │ - ldr lr, [pc, #124] @ ea5a8 <__cxa_atexit@plt+0xde174> │ │ │ │ + bcc f34e4 <__cxa_atexit@plt+0xe70b0> │ │ │ │ + ldr lr, [pc, #124] @ f3500 <__cxa_atexit@plt+0xe70cc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ ea5ac <__cxa_atexit@plt+0xde178> │ │ │ │ + ldr lr, [pc, #100] @ f3504 <__cxa_atexit@plt+0xe70d0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -227419,32 +236593,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq pc, pc, r4, asr r8 @ │ │ │ │ + ldrsheq r6, [pc, #132] @ f3590 <__cxa_atexit@plt+0xe715c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ea618 <__cxa_atexit@plt+0xde1e4> │ │ │ │ + bne f3570 <__cxa_atexit@plt+0xe713c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ea62c <__cxa_atexit@plt+0xde1f8> │ │ │ │ - ldr r2, [pc, #96] @ ea63c <__cxa_atexit@plt+0xde208> │ │ │ │ + bcc f3584 <__cxa_atexit@plt+0xe7150> │ │ │ │ + ldr r2, [pc, #96] @ f3594 <__cxa_atexit@plt+0xe7160> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ ea640 <__cxa_atexit@plt+0xde20c> │ │ │ │ + ldr lr, [pc, #72] @ f3598 <__cxa_atexit@plt+0xe7164> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227456,133 +236630,133 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, r4, lsr #15 │ │ │ │ + bicseq r6, pc, r4, asr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea694 <__cxa_atexit@plt+0xde260> │ │ │ │ + bhi f35ec <__cxa_atexit@plt+0xe71b8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ea6a0 <__cxa_atexit@plt+0xde26c> │ │ │ │ - ldr r1, [pc, #60] @ ea6b0 <__cxa_atexit@plt+0xde27c> │ │ │ │ + bcc f35f8 <__cxa_atexit@plt+0xe71c4> │ │ │ │ + ldr r1, [pc, #60] @ f3608 <__cxa_atexit@plt+0xe71d4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ ea6b4 <__cxa_atexit@plt+0xde280> │ │ │ │ + ldr r0, [pc, #56] @ f360c <__cxa_atexit@plt+0xe71d8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b ea4e4 <__cxa_atexit@plt+0xde0b0> │ │ │ │ + b f343c <__cxa_atexit@plt+0xe7008> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - ldrsheq pc, [pc, #104] @ ea724 <__cxa_atexit@plt+0xde2f0> @ │ │ │ │ + @ instruction: 0x01df6798 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea704 <__cxa_atexit@plt+0xde2d0> │ │ │ │ + bhi f365c <__cxa_atexit@plt+0xe7228> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr lr, [pc, #44] @ ea70c <__cxa_atexit@plt+0xde2d8> │ │ │ │ + ldr lr, [pc, #44] @ f3664 <__cxa_atexit@plt+0xe7230> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [pc, #40] @ ea710 <__cxa_atexit@plt+0xde2dc> │ │ │ │ + ldr r0, [pc, #40] @ f3668 <__cxa_atexit@plt+0xe7234> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 198b478 <__cxa_atexit@plt+0x197f044> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01dff694 │ │ │ │ - bicseq pc, pc, r0, ror #15 │ │ │ │ + bicseq r6, pc, r4, lsr r7 @ │ │ │ │ + bicseq r6, pc, r0, lsl #17 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea760 <__cxa_atexit@plt+0xde32c> │ │ │ │ + bhi f36b8 <__cxa_atexit@plt+0xe7284> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ - ldr lr, [pc, #44] @ ea768 <__cxa_atexit@plt+0xde334> │ │ │ │ + ldr lr, [pc, #44] @ f36c0 <__cxa_atexit@plt+0xe728c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r0, [pc, #40] @ ea76c <__cxa_atexit@plt+0xde338> │ │ │ │ + ldr r0, [pc, #40] @ f36c4 <__cxa_atexit@plt+0xe7290> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 198b408 <__cxa_atexit@plt+0x197efd4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, pc, r8, lsr r6 @ │ │ │ │ - bicseq pc, pc, r4, lsl #15 │ │ │ │ + ldrsbeq r6, [pc, #104] @ f3730 <__cxa_atexit@plt+0xe72fc> │ │ │ │ + bicseq r6, pc, r4, lsr #16 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea7a4 <__cxa_atexit@plt+0xde370> │ │ │ │ + bhi f36fc <__cxa_atexit@plt+0xe72c8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ea7ac <__cxa_atexit@plt+0xde378> │ │ │ │ + ldr r1, [pc, #24] @ f3704 <__cxa_atexit@plt+0xe72d0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b ea7bc <__cxa_atexit@plt+0xde388> │ │ │ │ + b f3714 <__cxa_atexit@plt+0xe72e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, pc, r0, ror #11 │ │ │ │ + bicseq r6, pc, r0, lsl #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea85c <__cxa_atexit@plt+0xde428> │ │ │ │ - ldr r3, [pc, #172] @ ea87c <__cxa_atexit@plt+0xde448> │ │ │ │ + bhi f37b4 <__cxa_atexit@plt+0xe7380> │ │ │ │ + ldr r3, [pc, #172] @ f37d4 <__cxa_atexit@plt+0xe73a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq ea83c <__cxa_atexit@plt+0xde408> │ │ │ │ + beq f3794 <__cxa_atexit@plt+0xe7360> │ │ │ │ cmp r7, #2 │ │ │ │ - bne ea84c <__cxa_atexit@plt+0xde418> │ │ │ │ + bne f37a4 <__cxa_atexit@plt+0xe7370> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ea864 <__cxa_atexit@plt+0xde430> │ │ │ │ - ldr lr, [pc, #124] @ ea880 <__cxa_atexit@plt+0xde44c> │ │ │ │ + bcc f37bc <__cxa_atexit@plt+0xe7388> │ │ │ │ + ldr lr, [pc, #124] @ f37d8 <__cxa_atexit@plt+0xe73a4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ ea884 <__cxa_atexit@plt+0xde450> │ │ │ │ + ldr lr, [pc, #100] @ f37dc <__cxa_atexit@plt+0xe73a8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -227601,32 +236775,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq pc, pc, ip, ror r5 @ │ │ │ │ + bicseq r6, pc, ip, lsl r6 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ea8f0 <__cxa_atexit@plt+0xde4bc> │ │ │ │ + bne f3848 <__cxa_atexit@plt+0xe7414> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ea904 <__cxa_atexit@plt+0xde4d0> │ │ │ │ - ldr r2, [pc, #96] @ ea914 <__cxa_atexit@plt+0xde4e0> │ │ │ │ + bcc f385c <__cxa_atexit@plt+0xe7428> │ │ │ │ + ldr r2, [pc, #96] @ f386c <__cxa_atexit@plt+0xe7438> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ ea918 <__cxa_atexit@plt+0xde4e4> │ │ │ │ + ldr lr, [pc, #72] @ f3870 <__cxa_atexit@plt+0xe743c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227638,87 +236812,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, ip, asr #9 │ │ │ │ + bicseq r6, pc, ip, ror #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ea96c <__cxa_atexit@plt+0xde538> │ │ │ │ + bhi f38c4 <__cxa_atexit@plt+0xe7490> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ea978 <__cxa_atexit@plt+0xde544> │ │ │ │ - ldr r1, [pc, #60] @ ea988 <__cxa_atexit@plt+0xde554> │ │ │ │ + bcc f38d0 <__cxa_atexit@plt+0xe749c> │ │ │ │ + ldr r1, [pc, #60] @ f38e0 <__cxa_atexit@plt+0xe74ac> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ ea98c <__cxa_atexit@plt+0xde558> │ │ │ │ + ldr r0, [pc, #56] @ f38e4 <__cxa_atexit@plt+0xe74b0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b ea7bc <__cxa_atexit@plt+0xde388> │ │ │ │ + b f3714 <__cxa_atexit@plt+0xe72e0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - bicseq pc, pc, r0, lsr #8 │ │ │ │ + bicseq r6, pc, r0, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ea9c4 <__cxa_atexit@plt+0xde590> │ │ │ │ + bhi f391c <__cxa_atexit@plt+0xe74e8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ea9cc <__cxa_atexit@plt+0xde598> │ │ │ │ + ldr r1, [pc, #24] @ f3924 <__cxa_atexit@plt+0xe74f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b ea9dc <__cxa_atexit@plt+0xde5a8> │ │ │ │ + b f3934 <__cxa_atexit@plt+0xe7500> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, pc, r0, asr #7 │ │ │ │ + bicseq r6, pc, r0, ror #8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi eaa7c <__cxa_atexit@plt+0xde648> │ │ │ │ - ldr r3, [pc, #172] @ eaa9c <__cxa_atexit@plt+0xde668> │ │ │ │ + bhi f39d4 <__cxa_atexit@plt+0xe75a0> │ │ │ │ + ldr r3, [pc, #172] @ f39f4 <__cxa_atexit@plt+0xe75c0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq eaa5c <__cxa_atexit@plt+0xde628> │ │ │ │ + beq f39b4 <__cxa_atexit@plt+0xe7580> │ │ │ │ cmp r7, #2 │ │ │ │ - bne eaa6c <__cxa_atexit@plt+0xde638> │ │ │ │ + bne f39c4 <__cxa_atexit@plt+0xe7590> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc eaa84 <__cxa_atexit@plt+0xde650> │ │ │ │ - ldr lr, [pc, #124] @ eaaa0 <__cxa_atexit@plt+0xde66c> │ │ │ │ + bcc f39dc <__cxa_atexit@plt+0xe75a8> │ │ │ │ + ldr lr, [pc, #124] @ f39f8 <__cxa_atexit@plt+0xe75c4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ eaaa4 <__cxa_atexit@plt+0xde670> │ │ │ │ + ldr lr, [pc, #100] @ f39fc <__cxa_atexit@plt+0xe75c8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -227737,32 +236911,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq pc, pc, ip, asr r3 @ │ │ │ │ + ldrsheq r6, [pc, #60] @ f3a40 <__cxa_atexit@plt+0xe760c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne eab10 <__cxa_atexit@plt+0xde6dc> │ │ │ │ + bne f3a68 <__cxa_atexit@plt+0xe7634> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc eab24 <__cxa_atexit@plt+0xde6f0> │ │ │ │ - ldr r2, [pc, #96] @ eab34 <__cxa_atexit@plt+0xde700> │ │ │ │ + bcc f3a7c <__cxa_atexit@plt+0xe7648> │ │ │ │ + ldr r2, [pc, #96] @ f3a8c <__cxa_atexit@plt+0xe7658> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ eab38 <__cxa_atexit@plt+0xde704> │ │ │ │ + ldr lr, [pc, #72] @ f3a90 <__cxa_atexit@plt+0xe765c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227774,87 +236948,87 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, ip, lsr #5 │ │ │ │ + bicseq r6, pc, ip, asr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi eab8c <__cxa_atexit@plt+0xde758> │ │ │ │ + bhi f3ae4 <__cxa_atexit@plt+0xe76b0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc eab98 <__cxa_atexit@plt+0xde764> │ │ │ │ - ldr r1, [pc, #60] @ eaba8 <__cxa_atexit@plt+0xde774> │ │ │ │ + bcc f3af0 <__cxa_atexit@plt+0xe76bc> │ │ │ │ + ldr r1, [pc, #60] @ f3b00 <__cxa_atexit@plt+0xe76cc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ eabac <__cxa_atexit@plt+0xde778> │ │ │ │ + ldr r0, [pc, #56] @ f3b04 <__cxa_atexit@plt+0xe76d0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b ea9dc <__cxa_atexit@plt+0xde5a8> │ │ │ │ + b f3934 <__cxa_atexit@plt+0xe7500> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - bicseq pc, pc, r0, lsl #4 │ │ │ │ + bicseq r6, pc, r0, lsr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi eabe4 <__cxa_atexit@plt+0xde7b0> │ │ │ │ + bhi f3b3c <__cxa_atexit@plt+0xe7708> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ eabec <__cxa_atexit@plt+0xde7b8> │ │ │ │ + ldr r1, [pc, #24] @ f3b44 <__cxa_atexit@plt+0xe7710> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b eabfc <__cxa_atexit@plt+0xde7c8> │ │ │ │ + b f3b54 <__cxa_atexit@plt+0xe7720> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, pc, r0, lsr #3 │ │ │ │ + bicseq r6, pc, r0, asr #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi eac9c <__cxa_atexit@plt+0xde868> │ │ │ │ - ldr r3, [pc, #172] @ eacbc <__cxa_atexit@plt+0xde888> │ │ │ │ + bhi f3bf4 <__cxa_atexit@plt+0xe77c0> │ │ │ │ + ldr r3, [pc, #172] @ f3c14 <__cxa_atexit@plt+0xe77e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq eac7c <__cxa_atexit@plt+0xde848> │ │ │ │ + beq f3bd4 <__cxa_atexit@plt+0xe77a0> │ │ │ │ cmp r7, #2 │ │ │ │ - bne eac8c <__cxa_atexit@plt+0xde858> │ │ │ │ + bne f3be4 <__cxa_atexit@plt+0xe77b0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc eaca4 <__cxa_atexit@plt+0xde870> │ │ │ │ - ldr lr, [pc, #124] @ eacc0 <__cxa_atexit@plt+0xde88c> │ │ │ │ + bcc f3bfc <__cxa_atexit@plt+0xe77c8> │ │ │ │ + ldr lr, [pc, #124] @ f3c18 <__cxa_atexit@plt+0xe77e4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #100] @ eacc4 <__cxa_atexit@plt+0xde890> │ │ │ │ + ldr lr, [pc, #100] @ f3c1c <__cxa_atexit@plt+0xe77e8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r2, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -227873,32 +237047,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq pc, pc, ip, lsr r1 @ │ │ │ │ + ldrsbeq r6, [pc, #28] @ f3c40 <__cxa_atexit@plt+0xe780c> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ead30 <__cxa_atexit@plt+0xde8fc> │ │ │ │ + bne f3c88 <__cxa_atexit@plt+0xe7854> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ead44 <__cxa_atexit@plt+0xde910> │ │ │ │ - ldr r2, [pc, #96] @ ead54 <__cxa_atexit@plt+0xde920> │ │ │ │ + bcc f3c9c <__cxa_atexit@plt+0xe7868> │ │ │ │ + ldr r2, [pc, #96] @ f3cac <__cxa_atexit@plt+0xe7878> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ ead58 <__cxa_atexit@plt+0xde924> │ │ │ │ + ldr lr, [pc, #72] @ f3cb0 <__cxa_atexit@plt+0xe787c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -227910,146 +237084,146 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq pc, pc, ip, lsl #1 │ │ │ │ + bicseq r6, pc, ip, lsr #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi eadac <__cxa_atexit@plt+0xde978> │ │ │ │ + bhi f3d04 <__cxa_atexit@plt+0xe78d0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc eadb8 <__cxa_atexit@plt+0xde984> │ │ │ │ - ldr r1, [pc, #60] @ eadc8 <__cxa_atexit@plt+0xde994> │ │ │ │ + bcc f3d10 <__cxa_atexit@plt+0xe78dc> │ │ │ │ + ldr r1, [pc, #60] @ f3d20 <__cxa_atexit@plt+0xe78ec> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ eadcc <__cxa_atexit@plt+0xde998> │ │ │ │ + ldr r0, [pc, #56] @ f3d24 <__cxa_atexit@plt+0xe78f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ stmib r3, {r1, r8} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b eabfc <__cxa_atexit@plt+0xde7c8> │ │ │ │ + b f3b54 <__cxa_atexit@plt+0xe7720> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - bicseq lr, pc, r0, ror #31 │ │ │ │ - biceq r8, sl, r8, asr r2 │ │ │ │ + bicseq r6, pc, r0, lsl #1 │ │ │ │ + biceq pc, r9, r0, asr #17 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #56 @ 0x38 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi eae00 <__cxa_atexit@plt+0xde9cc> │ │ │ │ - ldr r3, [pc, #28] @ eae10 <__cxa_atexit@plt+0xde9dc> │ │ │ │ + bhi f3d58 <__cxa_atexit@plt+0xe7924> │ │ │ │ + ldr r3, [pc, #28] @ f3d68 <__cxa_atexit@plt+0xe7934> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9, sl} │ │ │ │ b 198b308 <__cxa_atexit@plt+0x197eed4> │ │ │ │ - ldr r7, [pc, #12] @ eae14 <__cxa_atexit@plt+0xde9e0> │ │ │ │ + ldr r7, [pc, #12] @ f3d6c <__cxa_atexit@plt+0xe7938> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq r8, sl, ip, lsr r2 │ │ │ │ - biceq r8, sl, r4, lsl r2 │ │ │ │ + biceq pc, r9, r4, lsr #17 │ │ │ │ + biceq pc, r9, ip, ror r8 @ │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc eae64 <__cxa_atexit@plt+0xdea30> │ │ │ │ - ldr r2, [pc, #48] @ eae70 <__cxa_atexit@plt+0xdea3c> │ │ │ │ + bcc f3dbc <__cxa_atexit@plt+0xe7988> │ │ │ │ + ldr r2, [pc, #48] @ f3dc8 <__cxa_atexit@plt+0xe7994> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #44] @ eae74 <__cxa_atexit@plt+0xdea40> │ │ │ │ + ldr r1, [pc, #44] @ f3dcc <__cxa_atexit@plt+0xe7998> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r5, #-8]! │ │ │ │ mov r8, r7 │ │ │ │ b 198b798 <__cxa_atexit@plt+0x197f364> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffd57c │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - strheq r8, [sl, #20] │ │ │ │ + biceq pc, r9, ip, lsl r8 @ │ │ │ │ andeq r0, r0, r7 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ eaeac <__cxa_atexit@plt+0xdea78> │ │ │ │ + ldr r3, [pc, #32] @ f3e04 <__cxa_atexit@plt+0xe79d0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ stmda r5, {r1, r2, r3} │ │ │ │ - ldr r3, [pc, #16] @ eaeb0 <__cxa_atexit@plt+0xdea7c> │ │ │ │ + ldr r3, [pc, #16] @ f3e08 <__cxa_atexit@plt+0xe79d4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ mov r8, r7 │ │ │ │ b 1b6fa84 <__cxa_atexit@plt+0x1b63650> │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - bicseq pc, pc, r8, lsr #32 │ │ │ │ - biceq r8, sl, r8, ror r1 │ │ │ │ + bicseq r6, pc, r8, asr #1 │ │ │ │ + biceq pc, r9, r0, ror #15 │ │ │ │ andeq r0, r0, r7, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne eaee4 <__cxa_atexit@plt+0xdeab0> │ │ │ │ - ldr r7, [pc, #40] @ eaefc <__cxa_atexit@plt+0xdeac8> │ │ │ │ + bne f3e3c <__cxa_atexit@plt+0xe7a08> │ │ │ │ + ldr r7, [pc, #40] @ f3e54 <__cxa_atexit@plt+0xe7a20> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #32 │ │ │ │ - ldr r0, [pc, #32] @ eaf00 <__cxa_atexit@plt+0xdeacc> │ │ │ │ + ldr r0, [pc, #32] @ f3e58 <__cxa_atexit@plt+0xe7a24> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #12] @ eaef8 <__cxa_atexit@plt+0xdeac4> │ │ │ │ + ldr r3, [pc, #12] @ f3e50 <__cxa_atexit@plt+0xe7a1c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 198b798 <__cxa_atexit@plt+0x197f364> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r8, sl, r0, ror #2 │ │ │ │ - biceq r8, sl, r4, asr r1 │ │ │ │ + biceq pc, r9, r8, asr #15 │ │ │ │ + strheq pc, [r9, #124] @ 0x7c @ │ │ │ │ andeq r0, r0, r7, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ eaf20 <__cxa_atexit@plt+0xdeaec> │ │ │ │ + ldr r3, [pc, #12] @ f3e78 <__cxa_atexit@plt+0xe7a44> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ b 1b6f924 <__cxa_atexit@plt+0x1b634f0> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r7, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ - ldr r3, [pc, #8] @ eaf40 <__cxa_atexit@plt+0xdeb0c> │ │ │ │ + ldr r3, [pc, #8] @ f3e98 <__cxa_atexit@plt+0xe7a64> │ │ │ │ add r3, pc, r3 │ │ │ │ stm r5, {r3, r7} │ │ │ │ b 198b718 <__cxa_atexit@plt+0x197f2e4> │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc eb008 <__cxa_atexit@plt+0xdebd4> │ │ │ │ - ldr r3, [pc, #216] @ eb03c <__cxa_atexit@plt+0xdec08> │ │ │ │ + bcc f3f60 <__cxa_atexit@plt+0xe7b2c> │ │ │ │ + ldr r3, [pc, #216] @ f3f94 <__cxa_atexit@plt+0xe7b60> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #212] @ eb040 <__cxa_atexit@plt+0xdec0c> │ │ │ │ + ldr lr, [pc, #212] @ f3f98 <__cxa_atexit@plt+0xe7b64> │ │ │ │ add lr, pc, lr │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r0, #4]! │ │ │ │ ldr sl, [r5, #12] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r9, [r5, #24] │ │ │ │ @@ -228061,20 +237235,20 @@ │ │ │ │ str lr, [r1, #12]! │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ str r1, [r5, #20] │ │ │ │ str r0, [r5, #24] │ │ │ │ add r3, r0, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc eb018 <__cxa_atexit@plt+0xdebe4> │ │ │ │ - ldr r9, [pc, #136] @ eb048 <__cxa_atexit@plt+0xdec14> │ │ │ │ + bcc f3f70 <__cxa_atexit@plt+0xe7b3c> │ │ │ │ + ldr r9, [pc, #136] @ f3fa0 <__cxa_atexit@plt+0xe7b6c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #132] @ eb04c <__cxa_atexit@plt+0xdec18> │ │ │ │ + ldr lr, [pc, #132] @ f3fa4 <__cxa_atexit@plt+0xe7b70> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #128] @ eb050 <__cxa_atexit@plt+0xdec1c> │ │ │ │ + ldr r0, [pc, #128] @ f3fa8 <__cxa_atexit@plt+0xe7b74> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-24]! @ 0xffffffe8 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r0, [r5, #32] │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ ldr r2, [r5, #48] @ 0x30 │ │ │ │ str r9, [r6, #28]! │ │ │ │ @@ -228086,180 +237260,180 @@ │ │ │ │ str lr, [r5, #12] │ │ │ │ mov r6, r3 │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r6, [pc, #36] @ eb044 <__cxa_atexit@plt+0xdec10> │ │ │ │ + ldr r6, [pc, #36] @ f3f9c <__cxa_atexit@plt+0xe7b68> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #20 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef6b0 <__cxa_atexit@plt+0x1be327c> │ │ │ │ @ instruction: 0xffffd4d0 │ │ │ │ @ instruction: 0xffffd528 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ @ instruction: 0xfffff6fc │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ - ldrsheq lr, [pc, #232] @ eb140 <__cxa_atexit@plt+0xded0c> │ │ │ │ + @ instruction: 0x01df5f98 │ │ │ │ andeq r0, r0, r6, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #12] │ │ │ │ stmdb r5, {r9, sl} │ │ │ │ str r8, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc eb0c8 <__cxa_atexit@plt+0xdec94> │ │ │ │ - ldr r9, [pc, #100] @ eb0e8 <__cxa_atexit@plt+0xdecb4> │ │ │ │ + bcc f4020 <__cxa_atexit@plt+0xe7bec> │ │ │ │ + ldr r9, [pc, #100] @ f4040 <__cxa_atexit@plt+0xe7c0c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #96] @ eb0ec <__cxa_atexit@plt+0xdecb8> │ │ │ │ + ldr lr, [pc, #96] @ f4044 <__cxa_atexit@plt+0xe7c10> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #92] @ eb0f0 <__cxa_atexit@plt+0xdecbc> │ │ │ │ + ldr r0, [pc, #92] @ f4048 <__cxa_atexit@plt+0xe7c14> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-24]! @ 0xffffffe8 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r0, [r5, #32] │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ ldr r2, [r5, #48] @ 0x30 │ │ │ │ str r9, [r3, #4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r3, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ str lr, [r5, #12] │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ - ldr r3, [pc, #36] @ eb0f4 <__cxa_atexit@plt+0xdecc0> │ │ │ │ + ldr r3, [pc, #36] @ f404c <__cxa_atexit@plt+0xe7c18> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef6b0 <__cxa_atexit@plt+0x1be327c> │ │ │ │ @ instruction: 0xfffff638 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - bicseq lr, pc, r4, lsr lr @ │ │ │ │ + ldrsbeq r5, [pc, #228] @ f4134 <__cxa_atexit@plt+0xe7d00> │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r1, fp │ │ │ │ mov fp, r7 │ │ │ │ ldmib r5, {r2, ip} │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne eb200 <__cxa_atexit@plt+0xdedcc> │ │ │ │ + bne f4158 <__cxa_atexit@plt+0xe7d24> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc eb264 <__cxa_atexit@plt+0xdee30> │ │ │ │ + bcc f41bc <__cxa_atexit@plt+0xe7d88> │ │ │ │ stm sp, {r1, r4} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ ldr r1, [r5, #24] │ │ │ │ - ldr r9, [pc, #412] @ eb2dc <__cxa_atexit@plt+0xdeea8> │ │ │ │ + ldr r9, [pc, #412] @ f4234 <__cxa_atexit@plt+0xe7e00> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r4, [pc, #408] @ eb2e0 <__cxa_atexit@plt+0xdeeac> │ │ │ │ + ldr r4, [pc, #408] @ f4238 <__cxa_atexit@plt+0xe7e04> │ │ │ │ add r4, pc, r4 │ │ │ │ ldr lr, [r5, #36] @ 0x24 │ │ │ │ mov sl, r6 │ │ │ │ str r9, [sl, #4]! │ │ │ │ str r1, [sl, #52] @ 0x34 │ │ │ │ str r0, [sl, #40] @ 0x28 │ │ │ │ str r2, [sl, #28] │ │ │ │ add r0, sl, #8 │ │ │ │ stm r0, {r8, ip, lr} │ │ │ │ mov r3, sl │ │ │ │ - ldr r2, [pc, #368] @ eb2e4 <__cxa_atexit@plt+0xdeeb0> │ │ │ │ + ldr r2, [pc, #368] @ f423c <__cxa_atexit@plt+0xe7e08> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #44]! @ 0x2c │ │ │ │ str r3, [r5, #24] │ │ │ │ mov r3, sl │ │ │ │ - ldr r2, [pc, #352] @ eb2e8 <__cxa_atexit@plt+0xdeeb4> │ │ │ │ + ldr r2, [pc, #352] @ f4240 <__cxa_atexit@plt+0xe7e0c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #32]! │ │ │ │ mov r9, sl │ │ │ │ str r4, [r9, #20]! │ │ │ │ stmib r5, {r9, sl} │ │ │ │ str r3, [r5, #12] │ │ │ │ add r2, sl, #72 @ 0x48 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc eb2ac <__cxa_atexit@plt+0xdee78> │ │ │ │ - ldr lr, [pc, #332] @ eb2fc <__cxa_atexit@plt+0xdeec8> │ │ │ │ + bcc f4204 <__cxa_atexit@plt+0xe7dd0> │ │ │ │ + ldr lr, [pc, #332] @ f4254 <__cxa_atexit@plt+0xe7e20> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #328] @ eb300 <__cxa_atexit@plt+0xdeecc> │ │ │ │ + ldr r9, [pc, #328] @ f4258 <__cxa_atexit@plt+0xe7e24> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #16] │ │ │ │ ldr r0, [r5, #20] │ │ │ │ ldr r3, [r5, #32] │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ str r9, [r6, #60]! @ 0x3c │ │ │ │ str r0, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r5, #-8] │ │ │ │ stmda r5, {r3, lr} │ │ │ │ - ldr r6, [pc, #284] @ eb304 <__cxa_atexit@plt+0xdeed0> │ │ │ │ + ldr r6, [pc, #284] @ f425c <__cxa_atexit@plt+0xe7e28> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ ldr r4, [sp, #4] │ │ │ │ mov r6, r2 │ │ │ │ mov r7, fp │ │ │ │ ldr fp, [sp] │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ str ip, [r5, #4] │ │ │ │ str r2, [r5, #8] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc eb27c <__cxa_atexit@plt+0xdee48> │ │ │ │ - ldr r2, [pc, #208] @ eb2f0 <__cxa_atexit@plt+0xdeebc> │ │ │ │ + bcc f41d4 <__cxa_atexit@plt+0xe7da0> │ │ │ │ + ldr r2, [pc, #208] @ f4248 <__cxa_atexit@plt+0xe7e14> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #204] @ eb2f4 <__cxa_atexit@plt+0xdeec0> │ │ │ │ + ldr r7, [pc, #204] @ f424c <__cxa_atexit@plt+0xe7e18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #16] │ │ │ │ ldr r0, [r5, #28] │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r6, [r5, #28] │ │ │ │ str ip, [r5, #-8] │ │ │ │ str r6, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ str r0, [r6, #8] │ │ │ │ - ldr r6, [pc, #168] @ eb2f8 <__cxa_atexit@plt+0xdeec4> │ │ │ │ + ldr r6, [pc, #168] @ f4250 <__cxa_atexit@plt+0xe7e1c> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ mov fp, r1 │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ mov fp, r1 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r6, [pc, #84] @ eb2d8 <__cxa_atexit@plt+0xdeea4> │ │ │ │ + ldr r6, [pc, #84] @ f4230 <__cxa_atexit@plt+0xe7dfc> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r7, #12 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ mov sl, ip │ │ │ │ mov fp, r1 │ │ │ │ b 1bef6b0 <__cxa_atexit@plt+0x1be327c> │ │ │ │ - ldr r6, [pc, #56] @ eb2ec <__cxa_atexit@plt+0xdeeb8> │ │ │ │ + ldr r6, [pc, #56] @ f4244 <__cxa_atexit@plt+0xe7e10> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r7, #20 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ ldr r4, [sp, #4] │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r6, [r5] │ │ │ │ @@ -228270,113 +237444,113 @@ │ │ │ │ @ instruction: 0xfffff5d8 │ │ │ │ @ instruction: 0xfffff7d8 │ │ │ │ @ instruction: 0xfffffbec │ │ │ │ @ instruction: 0xfffff9b8 │ │ │ │ @ instruction: 0xfffffda4 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ @ instruction: 0xffffd2cc │ │ │ │ - bicseq lr, pc, r8, ror ip @ │ │ │ │ + bicseq r5, pc, r8, lsl sp @ │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ @ instruction: 0xfffff504 │ │ │ │ - bicseq lr, pc, r0, ror #25 │ │ │ │ + bicseq r5, pc, r0, lsl #27 │ │ │ │ andeq r0, r0, r6, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #12] │ │ │ │ str sl, [r5, #-8] │ │ │ │ str r9, [r5, #-4] │ │ │ │ str r8, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc eb374 <__cxa_atexit@plt+0xdef40> │ │ │ │ - ldr r2, [pc, #92] @ eb398 <__cxa_atexit@plt+0xdef64> │ │ │ │ + bcc f42cc <__cxa_atexit@plt+0xe7e98> │ │ │ │ + ldr r2, [pc, #92] @ f42f0 <__cxa_atexit@plt+0xe7ebc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #88] @ eb39c <__cxa_atexit@plt+0xdef68> │ │ │ │ + ldr r1, [pc, #88] @ f42f4 <__cxa_atexit@plt+0xe7ec0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #84] @ eb3a0 <__cxa_atexit@plt+0xdef6c> │ │ │ │ + ldr r0, [pc, #84] @ f42f8 <__cxa_atexit@plt+0xe7ec4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-24]! @ 0xffffffe8 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r0, [r5, #40] @ 0x28 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str sl, [r5, #4] │ │ │ │ str r3, [r5, #8] │ │ │ │ str r1, [r5, #12] │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ str r0, [r3, #8] │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ - ldr r3, [pc, #40] @ eb3a4 <__cxa_atexit@plt+0xdef70> │ │ │ │ + ldr r3, [pc, #40] @ f42fc <__cxa_atexit@plt+0xe7ec8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef6b0 <__cxa_atexit@plt+0x1be327c> │ │ │ │ @ instruction: 0xffffd1b8 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - bicseq lr, pc, ip, ror fp @ │ │ │ │ + bicseq r5, pc, ip, lsl ip @ │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov ip, r6 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne eb3dc <__cxa_atexit@plt+0xdefa8> │ │ │ │ + bne f4334 <__cxa_atexit@plt+0xe7f00> │ │ │ │ ldr r0, [r5, #40]! @ 0x28 │ │ │ │ mov r6, ip │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, ip, #56 @ 0x38 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc eb4c0 <__cxa_atexit@plt+0xdf08c> │ │ │ │ - ldr r6, [pc, #252] @ eb4f0 <__cxa_atexit@plt+0xdf0bc> │ │ │ │ + bcc f4418 <__cxa_atexit@plt+0xe7fe4> │ │ │ │ + ldr r6, [pc, #252] @ f4448 <__cxa_atexit@plt+0xe8014> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ ldr lr, [r5, #36] @ 0x24 │ │ │ │ mov sl, ip │ │ │ │ str r6, [sl, #4]! │ │ │ │ str r3, [sl, #52] @ 0x34 │ │ │ │ str r8, [sl, #40] @ 0x28 │ │ │ │ str r9, [sl, #28] │ │ │ │ str r2, [sl, #8] │ │ │ │ str r0, [sl, #12] │ │ │ │ str lr, [sl, #16] │ │ │ │ mov r6, sl │ │ │ │ - ldr r2, [pc, #200] @ eb4f4 <__cxa_atexit@plt+0xdf0c0> │ │ │ │ + ldr r2, [pc, #200] @ f444c <__cxa_atexit@plt+0xe8018> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r6, #44]! @ 0x2c │ │ │ │ str r6, [r5, #24] │ │ │ │ mov r6, sl │ │ │ │ - ldr r2, [pc, #184] @ eb4f8 <__cxa_atexit@plt+0xdf0c4> │ │ │ │ + ldr r2, [pc, #184] @ f4450 <__cxa_atexit@plt+0xe801c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r6, #32]! │ │ │ │ mov r2, sl │ │ │ │ - ldr r0, [pc, #172] @ eb4fc <__cxa_atexit@plt+0xdf0c8> │ │ │ │ + ldr r0, [pc, #172] @ f4454 <__cxa_atexit@plt+0xe8020> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r2, #20]! │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ stm r5, {r3, sl} │ │ │ │ str r2, [r5, #8] │ │ │ │ str r6, [r5, #12] │ │ │ │ add r3, sl, #72 @ 0x48 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc eb4d0 <__cxa_atexit@plt+0xdf09c> │ │ │ │ - ldr r9, [pc, #140] @ eb504 <__cxa_atexit@plt+0xdf0d0> │ │ │ │ + bcc f4428 <__cxa_atexit@plt+0xe7ff4> │ │ │ │ + ldr r9, [pc, #140] @ f445c <__cxa_atexit@plt+0xe8028> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #136] @ eb508 <__cxa_atexit@plt+0xdf0d4> │ │ │ │ + ldr lr, [pc, #136] @ f4460 <__cxa_atexit@plt+0xe802c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #132] @ eb50c <__cxa_atexit@plt+0xdf0d8> │ │ │ │ + ldr r1, [pc, #132] @ f4464 <__cxa_atexit@plt+0xe8030> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-24]! @ 0xffffffe8 │ │ │ │ ldr r1, [r5, #28] │ │ │ │ ldr r8, [r5, #40] @ 0x28 │ │ │ │ ldr r0, [r5, #44] @ 0x2c │ │ │ │ ldr r2, [r5, #56] @ 0x38 │ │ │ │ ldr r6, [r5, #60] @ 0x3c │ │ │ │ @@ -228389,198 +237563,198 @@ │ │ │ │ mov r6, r3 │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ sub r5, r5, #12 │ │ │ │ - ldr r6, [pc, #36] @ eb500 <__cxa_atexit@plt+0xdf0cc> │ │ │ │ + ldr r6, [pc, #36] @ f4458 <__cxa_atexit@plt+0xe8024> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xffffd160 │ │ │ │ @ instruction: 0xffffd770 │ │ │ │ @ instruction: 0xffffd53c │ │ │ │ @ instruction: 0xffffd30c │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ @ instruction: 0xffffd798 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ - bicseq lr, pc, r0, asr #20 │ │ │ │ + bicseq r5, pc, r0, ror #21 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc eb578 <__cxa_atexit@plt+0xdf144> │ │ │ │ - ldr lr, [pc, #92] @ eb590 <__cxa_atexit@plt+0xdf15c> │ │ │ │ + bcc f44d0 <__cxa_atexit@plt+0xe809c> │ │ │ │ + ldr lr, [pc, #92] @ f44e8 <__cxa_atexit@plt+0xe80b4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #88] @ eb594 <__cxa_atexit@plt+0xdf160> │ │ │ │ + ldr r9, [pc, #88] @ f44ec <__cxa_atexit@plt+0xe80b8> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr sl, [r5, #16] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r2, [r5, #32] │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ ldr r0, [r5, #48] @ 0x30 │ │ │ │ str r9, [r3, #4]! │ │ │ │ str r2, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ str r3, [r5, #-8] │ │ │ │ stmda r5, {r1, lr} │ │ │ │ - ldr r3, [pc, #40] @ eb598 <__cxa_atexit@plt+0xdf164> │ │ │ │ + ldr r3, [pc, #40] @ f44f0 <__cxa_atexit@plt+0xe80bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ - ldr r3, [pc, #28] @ eb59c <__cxa_atexit@plt+0xdf168> │ │ │ │ + ldr r3, [pc, #28] @ f44f4 <__cxa_atexit@plt+0xe80c0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xffffd6d4 │ │ │ │ - bicseq lr, pc, r8, asr r9 @ │ │ │ │ + ldrsheq r5, [pc, #152] @ f4590 <__cxa_atexit@plt+0xe815c> │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r1, [r5, #16] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne eb694 <__cxa_atexit@plt+0xdf260> │ │ │ │ + bne f45ec <__cxa_atexit@plt+0xe81b8> │ │ │ │ ldr lr, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp lr, r3 │ │ │ │ - bcc eb6b8 <__cxa_atexit@plt+0xdf284> │ │ │ │ - ldr r0, [pc, #276] @ eb6e4 <__cxa_atexit@plt+0xdf2b0> │ │ │ │ + bcc f4610 <__cxa_atexit@plt+0xe81dc> │ │ │ │ + ldr r0, [pc, #276] @ f463c <__cxa_atexit@plt+0xe8208> │ │ │ │ add r0, pc, r0 │ │ │ │ mov r2, r6 │ │ │ │ str r0, [r2, #4]! │ │ │ │ ldr r0, [r5, #20] │ │ │ │ ldr r3, [r5, #24] │ │ │ │ ldr r9, [r5, #32] │ │ │ │ ldr sl, [r5, #36] @ 0x24 │ │ │ │ - ldr r8, [pc, #248] @ eb6e8 <__cxa_atexit@plt+0xdf2b4> │ │ │ │ + ldr r8, [pc, #248] @ f4640 <__cxa_atexit@plt+0xe820c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r0, [r2, #28] │ │ │ │ ldr ip, [r5, #48] @ 0x30 │ │ │ │ str r3, [r2, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #232] @ eb6ec <__cxa_atexit@plt+0xdf2b8> │ │ │ │ + ldr r3, [pc, #232] @ f4644 <__cxa_atexit@plt+0xe8210> │ │ │ │ add r3, pc, r3 │ │ │ │ str r9, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ str ip, [r2, #16] │ │ │ │ str sl, [r2, #52] @ 0x34 │ │ │ │ mov r1, r2 │ │ │ │ - ldr r0, [pc, #208] @ eb6f0 <__cxa_atexit@plt+0xdf2bc> │ │ │ │ + ldr r0, [pc, #208] @ f4648 <__cxa_atexit@plt+0xe8214> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r1, #20]! │ │ │ │ mov r0, r2 │ │ │ │ str r8, [r0, #32]! │ │ │ │ str r2, [r5, #16] │ │ │ │ str r1, [r5, #20] │ │ │ │ str r0, [r5, #24] │ │ │ │ mov r0, r2 │ │ │ │ str r3, [r0, #44]! @ 0x2c │ │ │ │ str r0, [r5, #36] @ 0x24 │ │ │ │ add r3, r2, #72 @ 0x48 │ │ │ │ cmp lr, r3 │ │ │ │ - bcc eb6c8 <__cxa_atexit@plt+0xdf294> │ │ │ │ - ldr lr, [pc, #168] @ eb700 <__cxa_atexit@plt+0xdf2cc> │ │ │ │ + bcc f4620 <__cxa_atexit@plt+0xe81ec> │ │ │ │ + ldr lr, [pc, #168] @ f4658 <__cxa_atexit@plt+0xe8224> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #164] @ eb704 <__cxa_atexit@plt+0xdf2d0> │ │ │ │ + ldr r0, [pc, #164] @ f465c <__cxa_atexit@plt+0xe8228> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ str r0, [r6, #60]! @ 0x3c │ │ │ │ str r9, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str ip, [r6, #16] │ │ │ │ str r6, [r5, #-8] │ │ │ │ stmda r5, {r1, lr} │ │ │ │ - ldr r6, [pc, #128] @ eb708 <__cxa_atexit@plt+0xdf2d4> │ │ │ │ + ldr r6, [pc, #128] @ f4660 <__cxa_atexit@plt+0xe822c> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ str r6, [r5, #-12]! │ │ │ │ mov r6, r3 │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ - ldr r3, [pc, #92] @ eb6f8 <__cxa_atexit@plt+0xdf2c4> │ │ │ │ + ldr r3, [pc, #92] @ f4650 <__cxa_atexit@plt+0xe821c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ stmda r5, {r1, r2, r3} │ │ │ │ - ldr r3, [pc, #76] @ eb6fc <__cxa_atexit@plt+0xdf2c8> │ │ │ │ + ldr r3, [pc, #76] @ f4654 <__cxa_atexit@plt+0xe8220> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r6, [pc, #36] @ eb6f4 <__cxa_atexit@plt+0xdf2c0> │ │ │ │ + ldr r6, [pc, #36] @ f464c <__cxa_atexit@plt+0xe8218> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #20 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xffffea30 │ │ │ │ @ instruction: 0xffffee38 │ │ │ │ @ instruction: 0xfffff044 │ │ │ │ @ instruction: 0xffffebe8 │ │ │ │ @ instruction: 0xfffffe44 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - bicseq lr, pc, r8, lsl r8 @ │ │ │ │ + ldrheq r5, [pc, #136] @ f46e4 <__cxa_atexit@plt+0xe82b0> │ │ │ │ @ instruction: 0xffffff4c │ │ │ │ @ instruction: 0xffffd5b0 │ │ │ │ - bicseq lr, pc, r0, asr #16 │ │ │ │ + bicseq r5, pc, r0, ror #17 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r1, [r5, #12] │ │ │ │ ldr r2, [r5, #20] │ │ │ │ ldr r0, [r5, #24] │ │ │ │ ldr sl, [r4, #804] @ 0x324 │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne eb798 <__cxa_atexit@plt+0xdf364> │ │ │ │ + bne f46f0 <__cxa_atexit@plt+0xe82bc> │ │ │ │ add r6, r9, #48 @ 0x30 │ │ │ │ cmp sl, r6 │ │ │ │ - bcc eb8bc <__cxa_atexit@plt+0xdf488> │ │ │ │ - ldr r7, [pc, #456] @ eb91c <__cxa_atexit@plt+0xdf4e8> │ │ │ │ + bcc f4814 <__cxa_atexit@plt+0xe83e0> │ │ │ │ + ldr r7, [pc, #456] @ f4874 <__cxa_atexit@plt+0xe8440> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr sl, [pc, #452] @ eb920 <__cxa_atexit@plt+0xdf4ec> │ │ │ │ + ldr sl, [pc, #452] @ f4878 <__cxa_atexit@plt+0xe8444> │ │ │ │ add sl, pc, sl │ │ │ │ ldr ip, [r5, #52]! @ 0x34 │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r1, [r9, #40] @ 0x28 │ │ │ │ str r3, [r9, #44] @ 0x2c │ │ │ │ str lr, [r9, #24] │ │ │ │ str r0, [r9, #28] │ │ │ │ str r8, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ mov r7, r9 │ │ │ │ str sl, [r7, #32]! │ │ │ │ mov r8, r9 │ │ │ │ - ldr r3, [pc, #404] @ eb924 <__cxa_atexit@plt+0xdf4f0> │ │ │ │ + ldr r3, [pc, #404] @ f487c <__cxa_atexit@plt+0xe8448> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r8, #16]! │ │ │ │ bx ip │ │ │ │ add r6, r9, #104 @ 0x68 │ │ │ │ cmp sl, r6 │ │ │ │ - bcc eb8c8 <__cxa_atexit@plt+0xdf494> │ │ │ │ + bcc f4820 <__cxa_atexit@plt+0xe83ec> │ │ │ │ stm sp, {r7, fp} │ │ │ │ - ldr ip, [pc, #320] @ eb8f0 <__cxa_atexit@plt+0xdf4bc> │ │ │ │ + ldr ip, [pc, #320] @ f4848 <__cxa_atexit@plt+0xe8414> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr fp, [pc, #316] @ eb8f4 <__cxa_atexit@plt+0xdf4c0> │ │ │ │ + ldr fp, [pc, #316] @ f484c <__cxa_atexit@plt+0xe8418> │ │ │ │ add fp, pc, fp │ │ │ │ mov r6, r9 │ │ │ │ str ip, [r6, #4]! │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str r3, [r6, #44] @ 0x2c │ │ │ │ str lr, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ @@ -228588,72 +237762,72 @@ │ │ │ │ str r0, [r6, #88] @ 0x58 │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr ip, [r5, #32] │ │ │ │ ldr r7, [r5, #48] @ 0x30 │ │ │ │ str r8, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r2, [r6, #76] @ 0x4c │ │ │ │ - ldr r8, [pc, #256] @ eb8f8 <__cxa_atexit@plt+0xdf4c4> │ │ │ │ + ldr r8, [pc, #256] @ f4850 <__cxa_atexit@plt+0xe841c> │ │ │ │ add r8, pc, r8 │ │ │ │ str ip, [r6, #56] @ 0x38 │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ str r7, [r6, #64] @ 0x40 │ │ │ │ mov r3, r6 │ │ │ │ - ldr r2, [pc, #236] @ eb8fc <__cxa_atexit@plt+0xdf4c8> │ │ │ │ + ldr r2, [pc, #236] @ f4854 <__cxa_atexit@plt+0xe8420> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #16]! │ │ │ │ mov r2, r6 │ │ │ │ str fp, [r2, #32]! │ │ │ │ mov r1, r6 │ │ │ │ str r8, [r1, #48]! @ 0x30 │ │ │ │ - ldr r8, [pc, #212] @ eb900 <__cxa_atexit@plt+0xdf4cc> │ │ │ │ + ldr r8, [pc, #212] @ f4858 <__cxa_atexit@plt+0xe8424> │ │ │ │ add r8, pc, r8 │ │ │ │ mov r0, r6 │ │ │ │ str r8, [r0, #68]! @ 0x44 │ │ │ │ - ldr r8, [pc, #200] @ eb904 <__cxa_atexit@plt+0xdf4d0> │ │ │ │ + ldr r8, [pc, #200] @ f485c <__cxa_atexit@plt+0xe8428> │ │ │ │ add r8, pc, r8 │ │ │ │ mov lr, r6 │ │ │ │ str r8, [lr, #92]! @ 0x5c │ │ │ │ - ldr r8, [pc, #188] @ eb908 <__cxa_atexit@plt+0xdf4d4> │ │ │ │ + ldr r8, [pc, #188] @ f4860 <__cxa_atexit@plt+0xe842c> │ │ │ │ add r8, pc, r8 │ │ │ │ mov fp, r6 │ │ │ │ str r8, [fp, #80]! @ 0x50 │ │ │ │ str lr, [r5, #36] @ 0x24 │ │ │ │ stmib r5, {r3, r6} │ │ │ │ str r2, [r5, #12] │ │ │ │ str r1, [r5, #16] │ │ │ │ str r0, [r5, #20] │ │ │ │ str fp, [r5, #24] │ │ │ │ add r6, r6, #120 @ 0x78 │ │ │ │ cmp sl, r6 │ │ │ │ - bcc eb8d4 <__cxa_atexit@plt+0xdf4a0> │ │ │ │ - ldr r3, [pc, #144] @ eb910 <__cxa_atexit@plt+0xdf4dc> │ │ │ │ + bcc f482c <__cxa_atexit@plt+0xe83f8> │ │ │ │ + ldr r3, [pc, #144] @ f4868 <__cxa_atexit@plt+0xe8434> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #140] @ eb914 <__cxa_atexit@plt+0xdf4e0> │ │ │ │ + ldr r2, [pc, #140] @ f486c <__cxa_atexit@plt+0xe8438> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr r0, [r5, #44] @ 0x2c │ │ │ │ str r2, [r9, #108]! @ 0x6c │ │ │ │ str ip, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r7, [r9, #16] │ │ │ │ str r9, [r5, #-8] │ │ │ │ stmda r5, {r0, r3} │ │ │ │ - ldr r7, [pc, #104] @ eb918 <__cxa_atexit@plt+0xdf4e4> │ │ │ │ + ldr r7, [pc, #104] @ f4870 <__cxa_atexit@plt+0xe843c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-12]! │ │ │ │ ldm sp, {r7, fp} │ │ │ │ b 1b6fcb4 <__cxa_atexit@plt+0x1b63880> │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r3, #104 @ 0x68 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #48] @ eb90c <__cxa_atexit@plt+0xdf4d8> │ │ │ │ + ldr r7, [pc, #48] @ f4864 <__cxa_atexit@plt+0xe8430> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ ldm sp, {r7, fp} │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xffffd668 │ │ │ │ @@ -228662,338 +237836,338 @@ │ │ │ │ @ instruction: 0xffffd82c │ │ │ │ @ instruction: 0xffffdcb4 │ │ │ │ @ instruction: 0xffffe0e4 │ │ │ │ @ instruction: 0xffffdeb4 │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ @ instruction: 0xffffd388 │ │ │ │ - bicseq lr, pc, r8, lsl r6 @ │ │ │ │ + ldrheq r5, [pc, #104] @ f48e0 <__cxa_atexit@plt+0xe84ac> │ │ │ │ @ instruction: 0xffffe3ec │ │ │ │ @ instruction: 0xffffe82c │ │ │ │ @ instruction: 0xffffe5d4 │ │ │ │ - biceq r7, sl, r0, lsl r7 │ │ │ │ + biceq lr, r9, r8, ror sp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eb9f0 <__cxa_atexit@plt+0xdf5bc> │ │ │ │ - ldr r7, [pc, #204] @ eba18 <__cxa_atexit@plt+0xdf5e4> │ │ │ │ + bhi f4948 <__cxa_atexit@plt+0xe8514> │ │ │ │ + ldr r7, [pc, #204] @ f4970 <__cxa_atexit@plt+0xe853c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r1, r5 │ │ │ │ str r7, [r1, #-12]! │ │ │ │ stmib r1, {r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq eb9d0 <__cxa_atexit@plt+0xdf59c> │ │ │ │ - ldr lr, [pc, #180] @ eba1c <__cxa_atexit@plt+0xdf5e8> │ │ │ │ + beq f4928 <__cxa_atexit@plt+0xe84f4> │ │ │ │ + ldr lr, [pc, #180] @ f4974 <__cxa_atexit@plt+0xe8540> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [sl, #3] │ │ │ │ ldr r0, [sl, #7] │ │ │ │ ldr r7, [sl, #11] │ │ │ │ mov r2, r5 │ │ │ │ str lr, [r2, #-20]! @ 0xffffffec │ │ │ │ str r0, [r2, #8] │ │ │ │ ldr r8, [r2, #12] │ │ │ │ str r7, [r2, #4] │ │ │ │ str r3, [r2, #12] │ │ │ │ tst r8, #3 │ │ │ │ - beq eb9e0 <__cxa_atexit@plt+0xdf5ac> │ │ │ │ - ldr r2, [pc, #132] @ eba20 <__cxa_atexit@plt+0xdf5ec> │ │ │ │ + beq f4938 <__cxa_atexit@plt+0xe8504> │ │ │ │ + ldr r2, [pc, #132] @ f4978 <__cxa_atexit@plt+0xe8544> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-8] │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ str r2, [r5, #-4] │ │ │ │ sub r7, r5, #68 @ 0x44 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eba00 <__cxa_atexit@plt+0xdf5cc> │ │ │ │ - ldr r7, [pc, #112] @ eba2c <__cxa_atexit@plt+0xdf5f8> │ │ │ │ + bhi f4958 <__cxa_atexit@plt+0xe8524> │ │ │ │ + ldr r7, [pc, #112] @ f4984 <__cxa_atexit@plt+0xe8550> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-28]! @ 0xffffffe4 │ │ │ │ stmib r5, {r8, r9} │ │ │ │ str r3, [r5, #12] │ │ │ │ mov r7, r8 │ │ │ │ b 198b308 <__cxa_atexit@plt+0x197eed4> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r1 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ eba28 <__cxa_atexit@plt+0xdf5f4> │ │ │ │ + ldr r7, [pc, #48] @ f4980 <__cxa_atexit@plt+0xe854c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ eba24 <__cxa_atexit@plt+0xdf5f0> │ │ │ │ + ldr r7, [pc, #28] @ f497c <__cxa_atexit@plt+0xe8548> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov sl, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - biceq r7, sl, ip, lsr r6 │ │ │ │ - biceq r7, sl, r4, asr r6 │ │ │ │ + biceq lr, r9, r4, lsr #25 │ │ │ │ + strheq lr, [r9, #204] @ 0xcc │ │ │ │ @ instruction: 0xfffff464 │ │ │ │ - biceq r7, sl, ip, lsl #12 │ │ │ │ + biceq lr, r9, r4, ror ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #120] @ ebac8 <__cxa_atexit@plt+0xdf694> │ │ │ │ + ldr r1, [pc, #120] @ f4a20 <__cxa_atexit@plt+0xe85ec> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5, #-4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r7, r5 │ │ │ │ str r1, [r7, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ebaa8 <__cxa_atexit@plt+0xdf674> │ │ │ │ - ldr r7, [pc, #88] @ ebacc <__cxa_atexit@plt+0xdf698> │ │ │ │ + beq f4a00 <__cxa_atexit@plt+0xe85cc> │ │ │ │ + ldr r7, [pc, #88] @ f4a24 <__cxa_atexit@plt+0xe85f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ stmib r5, {r3, r7} │ │ │ │ sub r7, r5, #56 @ 0x38 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ebab8 <__cxa_atexit@plt+0xdf684> │ │ │ │ - ldr r7, [pc, #60] @ ebad4 <__cxa_atexit@plt+0xdf6a0> │ │ │ │ + bhi f4a10 <__cxa_atexit@plt+0xe85dc> │ │ │ │ + ldr r7, [pc, #60] @ f4a2c <__cxa_atexit@plt+0xe85f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9, sl} │ │ │ │ mov r7, r8 │ │ │ │ b 198b308 <__cxa_atexit@plt+0x197eed4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ebad0 <__cxa_atexit@plt+0xdf69c> │ │ │ │ + ldr r7, [pc, #16] @ f4a28 <__cxa_atexit@plt+0xe85f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq r7, sl, r4, lsl #11 │ │ │ │ + biceq lr, r9, ip, ror #23 │ │ │ │ @ instruction: 0xfffff388 │ │ │ │ - biceq r7, sl, r4, ror #10 │ │ │ │ + biceq lr, r9, ip, asr #23 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #80] @ ebb40 <__cxa_atexit@plt+0xdf70c> │ │ │ │ + ldr r7, [pc, #80] @ f4a98 <__cxa_atexit@plt+0xe8664> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ sub r7, r5, #48 @ 0x30 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ebb2c <__cxa_atexit@plt+0xdf6f8> │ │ │ │ - ldr r7, [pc, #44] @ ebb44 <__cxa_atexit@plt+0xdf710> │ │ │ │ + bhi f4a84 <__cxa_atexit@plt+0xe8650> │ │ │ │ + ldr r7, [pc, #44] @ f4a9c <__cxa_atexit@plt+0xe8668> │ │ │ │ add r7, pc, r7 │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r8, r9, sl} │ │ │ │ str r7, [r5, #-8]! │ │ │ │ mov r7, r8 │ │ │ │ b 198b308 <__cxa_atexit@plt+0x197eed4> │ │ │ │ - ldr r7, [pc, #20] @ ebb48 <__cxa_atexit@plt+0xdf714> │ │ │ │ + ldr r7, [pc, #20] @ f4aa0 <__cxa_atexit@plt+0xe866c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xfffff308 │ │ │ │ - biceq r7, sl, r0, lsl r5 │ │ │ │ + biceq lr, r9, r8, ror fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ebb80 <__cxa_atexit@plt+0xdf74c> │ │ │ │ - ldr r2, [pc, #40] @ ebb98 <__cxa_atexit@plt+0xdf764> │ │ │ │ + bcc f4ad8 <__cxa_atexit@plt+0xe86a4> │ │ │ │ + ldr r2, [pc, #40] @ f4af0 <__cxa_atexit@plt+0xe86bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ ebb9c <__cxa_atexit@plt+0xdf768> │ │ │ │ + ldr r3, [pc, #20] @ f4af4 <__cxa_atexit@plt+0xe86c0> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - ldrsheq lr, [pc, #84] @ ebbf4 <__cxa_atexit@plt+0xdf7c0> │ │ │ │ + bicseq r5, pc, r0, asr #13 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ebbd0 <__cxa_atexit@plt+0xdf79c> │ │ │ │ + bhi f4b28 <__cxa_atexit@plt+0xe86f4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ ebbd8 <__cxa_atexit@plt+0xdf7a4> │ │ │ │ + ldr r2, [pc, #20] @ f4b30 <__cxa_atexit@plt+0xe86fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrheq lr, [pc, #16] @ ebbf0 <__cxa_atexit@plt+0xdf7bc> │ │ │ │ + bicseq r5, pc, r0, asr r2 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ebc0c <__cxa_atexit@plt+0xdf7d8> │ │ │ │ + bhi f4b64 <__cxa_atexit@plt+0xe8730> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ ebc14 <__cxa_atexit@plt+0xdf7e0> │ │ │ │ + ldr r2, [pc, #20] @ f4b6c <__cxa_atexit@plt+0xe8738> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq lr, pc, r4, ror r1 @ │ │ │ │ + bicseq r5, pc, r4, lsl r2 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ebc48 <__cxa_atexit@plt+0xdf814> │ │ │ │ + bhi f4ba0 <__cxa_atexit@plt+0xe876c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ ebc50 <__cxa_atexit@plt+0xdf81c> │ │ │ │ + ldr r2, [pc, #20] @ f4ba8 <__cxa_atexit@plt+0xe8774> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq lr, pc, r8, lsr r1 @ │ │ │ │ + ldrsbeq r5, [pc, #24] @ f4bc8 <__cxa_atexit@plt+0xe8794> │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ str r6, [sp] │ │ │ │ sub r3, r5, #24 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr lr, [pc, #212] @ ebd48 <__cxa_atexit@plt+0xdf914> │ │ │ │ + ldr lr, [pc, #212] @ f4ca0 <__cxa_atexit@plt+0xe886c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr ip, [pc, #208] @ ebd4c <__cxa_atexit@plt+0xdf918> │ │ │ │ + ldr ip, [pc, #208] @ f4ca4 <__cxa_atexit@plt+0xe8870> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r6, [pc, #204] @ ebd50 <__cxa_atexit@plt+0xdf91c> │ │ │ │ + ldr r6, [pc, #204] @ f4ca8 <__cxa_atexit@plt+0xe8874> │ │ │ │ add r6, pc, r6 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ebd00 <__cxa_atexit@plt+0xdf8cc> │ │ │ │ + bhi f4c58 <__cxa_atexit@plt+0xe8824> │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ and r7, r0, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ebd18 <__cxa_atexit@plt+0xdf8e4> │ │ │ │ + bne f4c70 <__cxa_atexit@plt+0xe883c> │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r7, [r0, #2] │ │ │ │ str sl, [r5, #-12] │ │ │ │ str r9, [r5, #-16] │ │ │ │ ldr r0, [r0, #6] │ │ │ │ stmdb r5, {r0, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq ebd30 <__cxa_atexit@plt+0xdf8fc> │ │ │ │ + beq f4c88 <__cxa_atexit@plt+0xe8854> │ │ │ │ add r2, r7, #3 │ │ │ │ ldm r2, {r0, r1, r2} │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ str r0, [r5, #-8] │ │ │ │ str ip, [r5, #-28] @ 0xffffffe4 │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ tst r7, #3 │ │ │ │ - beq ebd38 <__cxa_atexit@plt+0xdf904> │ │ │ │ + beq f4c90 <__cxa_atexit@plt+0xe885c> │ │ │ │ ldr r9, [r5, #-20]! @ 0xffffffec │ │ │ │ str r6, [r5] │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r3, r3, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bls ebc8c <__cxa_atexit@plt+0xdf858> │ │ │ │ - ldr r7, [pc, #76] @ ebd54 <__cxa_atexit@plt+0xdf920> │ │ │ │ + bls f4be4 <__cxa_atexit@plt+0xe87b0> │ │ │ │ + ldr r7, [pc, #76] @ f4cac <__cxa_atexit@plt+0xe8878> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ ldr r6, [sp] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r6, [sp] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ sub r5, r5, #20 │ │ │ │ - b ebd3c <__cxa_atexit@plt+0xdf908> │ │ │ │ + b f4c94 <__cxa_atexit@plt+0xe8860> │ │ │ │ sub r5, r5, #28 │ │ │ │ ldr r0, [r7] │ │ │ │ ldr r6, [sp] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ andeq r0, r0, r4, asr r1 │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ - biceq r7, sl, ip, asr #6 │ │ │ │ + strheq lr, [r9, #148] @ 0x94 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #80] @ ebdc4 <__cxa_atexit@plt+0xdf990> │ │ │ │ + ldr r0, [pc, #80] @ f4d1c <__cxa_atexit@plt+0xe88e8> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5, #12] │ │ │ │ stmda r5, {r1, r2} │ │ │ │ mov r3, r5 │ │ │ │ str r0, [r3, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ebdb8 <__cxa_atexit@plt+0xdf984> │ │ │ │ - ldr r2, [pc, #48] @ ebdc8 <__cxa_atexit@plt+0xdf994> │ │ │ │ + beq f4d10 <__cxa_atexit@plt+0xe88dc> │ │ │ │ + ldr r2, [pc, #48] @ f4d20 <__cxa_atexit@plt+0xe88ec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #-4]! │ │ │ │ str r2, [r5] │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ - b ebc60 <__cxa_atexit@plt+0xdf82c> │ │ │ │ + b f4bb8 <__cxa_atexit@plt+0xe8784> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ - ldr r3, [pc, #20] @ ebdf4 <__cxa_atexit@plt+0xdf9c0> │ │ │ │ + ldr r3, [pc, #20] @ f4d4c <__cxa_atexit@plt+0xe8918> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #16] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b ebc60 <__cxa_atexit@plt+0xdf82c> │ │ │ │ + b f4bb8 <__cxa_atexit@plt+0xe8784> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ebe70 <__cxa_atexit@plt+0xdfa3c> │ │ │ │ - ldr r2, [pc, #108] @ ebe88 <__cxa_atexit@plt+0xdfa54> │ │ │ │ + bcc f4dc8 <__cxa_atexit@plt+0xe8994> │ │ │ │ + ldr r2, [pc, #108] @ f4de0 <__cxa_atexit@plt+0xe89ac> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #104] @ ebe8c <__cxa_atexit@plt+0xdfa58> │ │ │ │ + ldr sl, [pc, #104] @ f4de4 <__cxa_atexit@plt+0xe89b0> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #100] @ ebe90 <__cxa_atexit@plt+0xdfa5c> │ │ │ │ + ldr lr, [pc, #100] @ f4de8 <__cxa_atexit@plt+0xe89b4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r1, [r3, #8] │ │ │ │ @@ -229004,327 +238178,327 @@ │ │ │ │ str r7, [r3, #44] @ 0x2c │ │ │ │ mov r8, r3 │ │ │ │ str sl, [r8, #16]! │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #32]! │ │ │ │ mov r9, r3 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #28] @ ebe94 <__cxa_atexit@plt+0xdfa60> │ │ │ │ + ldr r3, [pc, #28] @ f4dec <__cxa_atexit@plt+0xe89b8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ @ instruction: 0xfffffd88 │ │ │ │ @ instruction: 0xfffffdbc │ │ │ │ @ instruction: 0xfffffdf0 │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ebf34 <__cxa_atexit@plt+0xdfb00> │ │ │ │ - ldr r7, [pc, #140] @ ebf44 <__cxa_atexit@plt+0xdfb10> │ │ │ │ + bhi f4e8c <__cxa_atexit@plt+0xe8a58> │ │ │ │ + ldr r7, [pc, #140] @ f4e9c <__cxa_atexit@plt+0xe8a68> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, r5 │ │ │ │ str r7, [r2, #-8]! │ │ │ │ str r9, [r2, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq ebf18 <__cxa_atexit@plt+0xdfae4> │ │ │ │ - ldr r7, [pc, #116] @ ebf48 <__cxa_atexit@plt+0xdfb14> │ │ │ │ + beq f4e70 <__cxa_atexit@plt+0xe8a3c> │ │ │ │ + ldr r7, [pc, #116] @ f4ea0 <__cxa_atexit@plt+0xe8a6c> │ │ │ │ add r7, pc, r7 │ │ │ │ add sl, r8, #3 │ │ │ │ ldm sl, {r3, r9, sl} │ │ │ │ mov r1, r5 │ │ │ │ str r7, [r1, #-16]! │ │ │ │ str r9, [r1, #8] │ │ │ │ ldr r7, [r1, #12] │ │ │ │ str sl, [r1, #4] │ │ │ │ str r3, [r1, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq ebf28 <__cxa_atexit@plt+0xdfaf4> │ │ │ │ - ldr r1, [pc, #72] @ ebf4c <__cxa_atexit@plt+0xdfb18> │ │ │ │ + beq f4e80 <__cxa_atexit@plt+0xe8a4c> │ │ │ │ + ldr r1, [pc, #72] @ f4ea4 <__cxa_atexit@plt+0xe8a70> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r3 │ │ │ │ - b ebc60 <__cxa_atexit@plt+0xdf82c> │ │ │ │ + b f4bb8 <__cxa_atexit@plt+0xe8784> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ebf50 <__cxa_atexit@plt+0xdfb1c> │ │ │ │ + ldr r7, [pc, #20] @ f4ea8 <__cxa_atexit@plt+0xe8a74> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ - biceq r7, sl, ip, lsl r1 │ │ │ │ + biceq lr, r9, r4, lsl #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #72] @ ebfb8 <__cxa_atexit@plt+0xdfb84> │ │ │ │ + ldr r0, [pc, #72] @ f4f10 <__cxa_atexit@plt+0xe8adc> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ sub lr, r5, #4 │ │ │ │ stm lr, {r1, r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r0, [r3, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ebfac <__cxa_atexit@plt+0xdfb78> │ │ │ │ - ldr r3, [pc, #40] @ ebfbc <__cxa_atexit@plt+0xdfb88> │ │ │ │ + beq f4f04 <__cxa_atexit@plt+0xe8ad0> │ │ │ │ + ldr r3, [pc, #40] @ f4f14 <__cxa_atexit@plt+0xe8ae0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r9, [r5] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b ebc60 <__cxa_atexit@plt+0xdf82c> │ │ │ │ + b f4bb8 <__cxa_atexit@plt+0xe8784> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #8]! │ │ │ │ - ldr r3, [pc, #20] @ ebfe8 <__cxa_atexit@plt+0xdfbb4> │ │ │ │ + ldr r3, [pc, #20] @ f4f40 <__cxa_atexit@plt+0xe8b0c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - b ebc60 <__cxa_atexit@plt+0xdf82c> │ │ │ │ + b f4bb8 <__cxa_atexit@plt+0xe8784> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ec020 <__cxa_atexit@plt+0xdfbec> │ │ │ │ - ldr r2, [pc, #40] @ ec038 <__cxa_atexit@plt+0xdfc04> │ │ │ │ + bcc f4f78 <__cxa_atexit@plt+0xe8b44> │ │ │ │ + ldr r2, [pc, #40] @ f4f90 <__cxa_atexit@plt+0xe8b5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ ec03c <__cxa_atexit@plt+0xdfc08> │ │ │ │ + ldr r3, [pc, #20] @ f4f94 <__cxa_atexit@plt+0xe8b60> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq lr, pc, r4, asr r1 @ │ │ │ │ + bicseq r5, pc, r0, lsr #4 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ec08c <__cxa_atexit@plt+0xdfc58> │ │ │ │ - ldr r3, [pc, #60] @ ec09c <__cxa_atexit@plt+0xdfc68> │ │ │ │ + bhi f4fe4 <__cxa_atexit@plt+0xe8bb0> │ │ │ │ + ldr r3, [pc, #60] @ f4ff4 <__cxa_atexit@plt+0xe8bc0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ec07c <__cxa_atexit@plt+0xdfc48> │ │ │ │ + beq f4fd4 <__cxa_atexit@plt+0xe8ba0> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ ldr r9, [r8, #7] │ │ │ │ mov r8, r7 │ │ │ │ - b ebea4 <__cxa_atexit@plt+0xdfa70> │ │ │ │ + b f4dfc <__cxa_atexit@plt+0xe89c8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ec0a0 <__cxa_atexit@plt+0xdfc6c> │ │ │ │ + ldr r7, [pc, #12] @ f4ff8 <__cxa_atexit@plt+0xe8bc4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r6, sl, r8, asr #31 │ │ │ │ + biceq lr, r9, r0, lsr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ add r5, r5, #4 │ │ │ │ - b ebea4 <__cxa_atexit@plt+0xdfa70> │ │ │ │ + b f4dfc <__cxa_atexit@plt+0xe89c8> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec0ec <__cxa_atexit@plt+0xdfcb8> │ │ │ │ + bhi f5044 <__cxa_atexit@plt+0xe8c10> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ ec0f4 <__cxa_atexit@plt+0xdfcc0> │ │ │ │ + ldr r2, [pc, #20] @ f504c <__cxa_atexit@plt+0xe8c18> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01dfdc94 │ │ │ │ + bicseq r4, pc, r4, lsr sp @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec128 <__cxa_atexit@plt+0xdfcf4> │ │ │ │ + bhi f5080 <__cxa_atexit@plt+0xe8c4c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ ec130 <__cxa_atexit@plt+0xdfcfc> │ │ │ │ + ldr r2, [pc, #20] @ f5088 <__cxa_atexit@plt+0xe8c54> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, pc, r8, asr ip @ │ │ │ │ + ldrsheq r4, [pc, #200] @ f5158 <__cxa_atexit@plt+0xe8d24> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec164 <__cxa_atexit@plt+0xdfd30> │ │ │ │ + bhi f50bc <__cxa_atexit@plt+0xe8c88> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ ec16c <__cxa_atexit@plt+0xdfd38> │ │ │ │ + ldr r2, [pc, #20] @ f50c4 <__cxa_atexit@plt+0xe8c90> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, pc, ip, lsl ip @ │ │ │ │ + ldrheq r4, [pc, #204] @ f5198 <__cxa_atexit@plt+0xe8d64> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #16 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r2, [pc, #184] @ ec244 <__cxa_atexit@plt+0xdfe10> │ │ │ │ + ldr r2, [pc, #184] @ f519c <__cxa_atexit@plt+0xe8d68> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #180] @ ec248 <__cxa_atexit@plt+0xdfe14> │ │ │ │ + ldr r9, [pc, #180] @ f51a0 <__cxa_atexit@plt+0xe8d6c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #176] @ ec24c <__cxa_atexit@plt+0xdfe18> │ │ │ │ + ldr lr, [pc, #176] @ f51a4 <__cxa_atexit@plt+0xe8d70> │ │ │ │ add lr, pc, lr │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec1fc <__cxa_atexit@plt+0xdfdc8> │ │ │ │ + bhi f5154 <__cxa_atexit@plt+0xe8d20> │ │ │ │ str r2, [r5, #4] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq ec210 <__cxa_atexit@plt+0xdfddc> │ │ │ │ + beq f5168 <__cxa_atexit@plt+0xe8d34> │ │ │ │ cmp r7, #2 │ │ │ │ - bne ec220 <__cxa_atexit@plt+0xdfdec> │ │ │ │ + bne f5178 <__cxa_atexit@plt+0xe8d44> │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r0, [r8, #6] │ │ │ │ str r9, [r5] │ │ │ │ str r0, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ec23c <__cxa_atexit@plt+0xdfe08> │ │ │ │ + beq f5194 <__cxa_atexit@plt+0xe8d60> │ │ │ │ add r7, r7, #3 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r1, [r5] │ │ │ │ str r0, [r5, #4] │ │ │ │ sub r3, r3, #16 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bls ec1a4 <__cxa_atexit@plt+0xdfd70> │ │ │ │ - ldr r7, [pc, #76] @ ec250 <__cxa_atexit@plt+0xdfe1c> │ │ │ │ + bls f50fc <__cxa_atexit@plt+0xe8cc8> │ │ │ │ + ldr r7, [pc, #76] @ f51a8 <__cxa_atexit@plt+0xe8d74> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ ec254 <__cxa_atexit@plt+0xdfe20> │ │ │ │ + ldr r7, [pc, #44] @ f51ac <__cxa_atexit@plt+0xe8d78> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, r7 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r0, ror #2 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ - biceq r6, sl, r4, lsl #29 │ │ │ │ - bicseq sp, pc, r0, asr #22 │ │ │ │ + biceq lr, r9, ip, ror #9 │ │ │ │ + bicseq r4, pc, r0, ror #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ec2bc <__cxa_atexit@plt+0xdfe88> │ │ │ │ + bne f5214 <__cxa_atexit@plt+0xe8de0> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #100] @ ec2e4 <__cxa_atexit@plt+0xdfeb0> │ │ │ │ + ldr r2, [pc, #100] @ f523c <__cxa_atexit@plt+0xe8e08> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ec2d8 <__cxa_atexit@plt+0xdfea4> │ │ │ │ + beq f5230 <__cxa_atexit@plt+0xe8dfc> │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #64] @ ec2e8 <__cxa_atexit@plt+0xdfeb4> │ │ │ │ + ldr r1, [pc, #64] @ f5240 <__cxa_atexit@plt+0xe8e0c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r5] │ │ │ │ str r7, [r5, #-8] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ str r1, [r5, #-12]! │ │ │ │ - b ec17c <__cxa_atexit@plt+0xdfd48> │ │ │ │ - ldr r7, [pc, #40] @ ec2ec <__cxa_atexit@plt+0xdfeb8> │ │ │ │ + b f50d4 <__cxa_atexit@plt+0xe8ca0> │ │ │ │ + ldr r7, [pc, #40] @ f5244 <__cxa_atexit@plt+0xe8e10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r8, r7 │ │ │ │ mov r9, r7 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - bicseq sp, pc, r4, lsr #21 │ │ │ │ + bicseq r4, pc, r4, asr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #20] @ ec320 <__cxa_atexit@plt+0xdfeec> │ │ │ │ + ldr r1, [pc, #20] @ f5278 <__cxa_atexit@plt+0xe8e44> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r7, [r5, #-4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ - b ec17c <__cxa_atexit@plt+0xdfd48> │ │ │ │ + b f50d4 <__cxa_atexit@plt+0xe8ca0> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ec39c <__cxa_atexit@plt+0xdff68> │ │ │ │ - ldr r2, [pc, #96] @ ec3a8 <__cxa_atexit@plt+0xdff74> │ │ │ │ + bcc f52f4 <__cxa_atexit@plt+0xe8ec0> │ │ │ │ + ldr r2, [pc, #96] @ f5300 <__cxa_atexit@plt+0xe8ecc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #92] @ ec3ac <__cxa_atexit@plt+0xdff78> │ │ │ │ + ldr sl, [pc, #92] @ f5304 <__cxa_atexit@plt+0xe8ed0> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #88] @ ec3b0 <__cxa_atexit@plt+0xdff7c> │ │ │ │ + ldr lr, [pc, #88] @ f5308 <__cxa_atexit@plt+0xe8ed4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r2, [r3, #8] │ │ │ │ @@ -229346,73 +238520,73 @@ │ │ │ │ @ instruction: 0xfffffdac │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ec3e0 <__cxa_atexit@plt+0xdffac> │ │ │ │ - ldr r5, [pc, #28] @ ec3f0 <__cxa_atexit@plt+0xdffbc> │ │ │ │ + bhi f5338 <__cxa_atexit@plt+0xe8f04> │ │ │ │ + ldr r5, [pc, #28] @ f5348 <__cxa_atexit@plt+0xe8f14> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ - b ec17c <__cxa_atexit@plt+0xdfd48> │ │ │ │ - ldr r7, [pc, #12] @ ec3f4 <__cxa_atexit@plt+0xdffc0> │ │ │ │ + b f50d4 <__cxa_atexit@plt+0xe8ca0> │ │ │ │ + ldr r7, [pc, #12] @ f534c <__cxa_atexit@plt+0xe8f18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq r6, sl, r4, lsr #25 │ │ │ │ + biceq lr, r9, ip, lsl #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ec42c <__cxa_atexit@plt+0xdfff8> │ │ │ │ - ldr r2, [pc, #28] @ ec438 <__cxa_atexit@plt+0xe0004> │ │ │ │ + bcc f5384 <__cxa_atexit@plt+0xe8f50> │ │ │ │ + ldr r2, [pc, #28] @ f5390 <__cxa_atexit@plt+0xe8f5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq sp, pc, r8, asr #26 │ │ │ │ + bicseq r4, pc, r4, lsl lr @ │ │ │ │ ldm r5!, {r8, r9, sl} │ │ │ │ - b ecd68 <__cxa_atexit@plt+0xe0934> │ │ │ │ + b f5cc0 <__cxa_atexit@plt+0xe988c> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #24 │ │ │ │ cmp fp, ip │ │ │ │ - bhi ec4d4 <__cxa_atexit@plt+0xe00a0> │ │ │ │ + bhi f542c <__cxa_atexit@plt+0xe8ff8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ec4e0 <__cxa_atexit@plt+0xe00ac> │ │ │ │ - ldr lr, [pc, #124] @ ec4f0 <__cxa_atexit@plt+0xe00bc> │ │ │ │ + bcc f5438 <__cxa_atexit@plt+0xe9004> │ │ │ │ + ldr lr, [pc, #124] @ f5448 <__cxa_atexit@plt+0xe9014> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #116] @ ec4f4 <__cxa_atexit@plt+0xe00c0> │ │ │ │ + ldr r0, [pc, #116] @ f544c <__cxa_atexit@plt+0xe9018> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ - ldr r9, [pc, #108] @ ec4f8 <__cxa_atexit@plt+0xe00c4> │ │ │ │ + ldr r9, [pc, #108] @ f5450 <__cxa_atexit@plt+0xe901c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ add r1, r9, #1 │ │ │ │ - ldr r9, [pc, #88] @ ec4fc <__cxa_atexit@plt+0xe00c8> │ │ │ │ + ldr r9, [pc, #88] @ f5454 <__cxa_atexit@plt+0xe9020> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str lr, [r5, #-16] │ │ │ │ sub r2, r6, #6 │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r2, [pc, #72] @ ec500 <__cxa_atexit@plt+0xe00cc> │ │ │ │ + ldr r2, [pc, #72] @ f5458 <__cxa_atexit@plt+0xe9024> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r9, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str sl, [r5, #-20] @ 0xffffffec │ │ │ │ mov r5, ip │ │ │ │ @@ -229421,101 +238595,101 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - ldrsheq sp, [pc, #132] @ ec580 <__cxa_atexit@plt+0xe014c> │ │ │ │ - bicseq sp, pc, r8, asr r9 @ │ │ │ │ - ldrsheq sp, [pc, #136] @ ec58c <__cxa_atexit@plt+0xe0158> │ │ │ │ - bicseq sp, pc, r8, lsr #17 │ │ │ │ + @ instruction: 0x01df4994 │ │ │ │ + ldrsheq r4, [pc, #152] @ f54f0 <__cxa_atexit@plt+0xe90bc> │ │ │ │ + @ instruction: 0x01df4998 │ │ │ │ + bicseq r4, pc, r8, asr #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ ec528 <__cxa_atexit@plt+0xe00f4> │ │ │ │ + ldr r3, [pc, #20] @ f5480 <__cxa_atexit@plt+0xe904c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 19c9038 <__cxa_atexit@plt+0x19bcc04> │ │ │ │ - bicseq sp, pc, r4, asr r8 @ │ │ │ │ - biceq r6, sl, r4, ror fp │ │ │ │ + ldrsheq r4, [pc, #132] @ f550c <__cxa_atexit@plt+0xe90d8> │ │ │ │ + ldrdeq lr, [r9, #28] │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ec5c4 <__cxa_atexit@plt+0xe0190> │ │ │ │ + bhi f551c <__cxa_atexit@plt+0xe90e8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #44 @ 0x2c │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ec5cc <__cxa_atexit@plt+0xe0198> │ │ │ │ - ldr lr, [pc, #124] @ ec5e0 <__cxa_atexit@plt+0xe01ac> │ │ │ │ + bcc f5524 <__cxa_atexit@plt+0xe90f0> │ │ │ │ + ldr lr, [pc, #124] @ f5538 <__cxa_atexit@plt+0xe9104> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #120] @ ec5e4 <__cxa_atexit@plt+0xe01b0> │ │ │ │ + ldr r0, [pc, #120] @ f553c <__cxa_atexit@plt+0xe9108> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r2, r9, sl} │ │ │ │ ldr r8, [r7, #20] │ │ │ │ str lr, [r3, #4]! │ │ │ │ sub r0, r6, #18 │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ - ldr r0, [pc, #88] @ ec5e8 <__cxa_atexit@plt+0xe01b4> │ │ │ │ + ldr r0, [pc, #88] @ f5540 <__cxa_atexit@plt+0xe910c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r1, [pc, #80] @ ec5ec <__cxa_atexit@plt+0xe01b8> │ │ │ │ + ldr r1, [pc, #80] @ f5544 <__cxa_atexit@plt+0xe9110> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ ec5f0 <__cxa_atexit@plt+0xe01bc> │ │ │ │ + ldr lr, [pc, #72] @ f5548 <__cxa_atexit@plt+0xe9114> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add ip, r3, #8 │ │ │ │ stm ip, {r2, r9, sl, lr} │ │ │ │ add r2, r3, #24 │ │ │ │ stm r2, {r1, r3, lr} │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b ec5d4 <__cxa_atexit@plt+0xe01a0> │ │ │ │ + b f552c <__cxa_atexit@plt+0xe90f8> │ │ │ │ mov r5, #44 @ 0x2c │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ - bicseq sp, pc, r8, lsl #16 │ │ │ │ - bicseq sp, pc, r8, lsl #16 │ │ │ │ - bicseq sp, pc, r0, lsl #21 │ │ │ │ - ldrsheq sp, [pc, #116] @ ec66c <__cxa_atexit@plt+0xe0238> │ │ │ │ - biceq r6, sl, r8, lsr #21 │ │ │ │ + bicseq r4, pc, r8, lsr #17 │ │ │ │ + bicseq r4, pc, r8, lsr #17 │ │ │ │ + bicseq r4, pc, r8, asr fp @ │ │ │ │ + @ instruction: 0x01df4894 │ │ │ │ + biceq lr, r9, r0, lsl r1 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ec67c <__cxa_atexit@plt+0xe0248> │ │ │ │ - ldr r2, [pc, #108] @ ec68c <__cxa_atexit@plt+0xe0258> │ │ │ │ + bcc f55d4 <__cxa_atexit@plt+0xe91a0> │ │ │ │ + ldr r2, [pc, #108] @ f55e4 <__cxa_atexit@plt+0xe91b0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #18 │ │ │ │ - ldr r1, [pc, #88] @ ec690 <__cxa_atexit@plt+0xe025c> │ │ │ │ + ldr r1, [pc, #88] @ f55e8 <__cxa_atexit@plt+0xe91b4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r2, [r3, #44] @ 0x2c │ │ │ │ - ldr r2, [pc, #72] @ ec694 <__cxa_atexit@plt+0xe0260> │ │ │ │ + ldr r2, [pc, #72] @ f55ec <__cxa_atexit@plt+0xe91b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #68] @ ec698 <__cxa_atexit@plt+0xe0264> │ │ │ │ + ldr r1, [pc, #68] @ f55f0 <__cxa_atexit@plt+0xe91bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r7, r9, sl} │ │ │ │ str r8, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ @@ -229524,51 +238698,51 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff14 │ │ │ │ - ldrheq sp, [pc, #112] @ ec708 <__cxa_atexit@plt+0xe02d4> │ │ │ │ - bicseq sp, pc, r0, asr r7 @ │ │ │ │ - bicseq sp, pc, r4, asr #14 │ │ │ │ - biceq r6, sl, r0, lsl #20 │ │ │ │ + bicseq r4, pc, r0, asr r8 @ │ │ │ │ + ldrsheq r4, [pc, #112] @ f5664 <__cxa_atexit@plt+0xe9230> │ │ │ │ + bicseq r4, pc, r4, ror #15 │ │ │ │ + biceq lr, r9, r8, rrx │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec75c <__cxa_atexit@plt+0xe0328> │ │ │ │ - ldr r2, [pc, #188] @ ec77c <__cxa_atexit@plt+0xe0348> │ │ │ │ + bhi f56b4 <__cxa_atexit@plt+0xe9280> │ │ │ │ + ldr r2, [pc, #188] @ f56d4 <__cxa_atexit@plt+0xe92a0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ stmdb r5, {r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq ec74c <__cxa_atexit@plt+0xe0318> │ │ │ │ + beq f56a4 <__cxa_atexit@plt+0xe9270> │ │ │ │ ldmdb r5, {r7, sl} │ │ │ │ ldr lr, [r8, #3] │ │ │ │ ldr r9, [r8, #7] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #48 @ 0x30 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc ec764 <__cxa_atexit@plt+0xe0330> │ │ │ │ - ldr r1, [pc, #140] @ ec780 <__cxa_atexit@plt+0xe034c> │ │ │ │ + bcc f56bc <__cxa_atexit@plt+0xe9288> │ │ │ │ + ldr r1, [pc, #140] @ f56d8 <__cxa_atexit@plt+0xe92a4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r1, [r6, #4]! │ │ │ │ sub r1, r2, #18 │ │ │ │ - ldr r3, [pc, #120] @ ec784 <__cxa_atexit@plt+0xe0350> │ │ │ │ + ldr r3, [pc, #120] @ f56dc <__cxa_atexit@plt+0xe92a8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ - ldr r1, [pc, #104] @ ec788 <__cxa_atexit@plt+0xe0354> │ │ │ │ + ldr r1, [pc, #104] @ f56e0 <__cxa_atexit@plt+0xe92ac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r3, [pc, #100] @ ec78c <__cxa_atexit@plt+0xe0358> │ │ │ │ + ldr r3, [pc, #100] @ f56e4 <__cxa_atexit@plt+0xe92b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r7, r9, sl, lr} │ │ │ │ add lr, r6, #24 │ │ │ │ stm lr, {r1, r3, r6} │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ @@ -229585,45 +238759,45 @@ │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov r8, lr │ │ │ │ bx r1 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffe40 │ │ │ │ - ldrsbeq sp, [pc, #108] @ ec7f8 <__cxa_atexit@plt+0xe03c4> │ │ │ │ - bicseq sp, pc, ip, ror r6 @ │ │ │ │ - bicseq sp, pc, r0, ror r6 @ │ │ │ │ - biceq r6, sl, r0, lsl r9 │ │ │ │ + bicseq r4, pc, ip, ror r7 @ │ │ │ │ + bicseq r4, pc, ip, lsl r7 @ │ │ │ │ + bicseq r4, pc, r0, lsl r7 @ │ │ │ │ + biceq sp, r9, r8, ror pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r6 │ │ │ │ mov r6, r5 │ │ │ │ add r5, r5, #12 │ │ │ │ ldmib r6, {r7, sl} │ │ │ │ ldr r8, [r2, #3] │ │ │ │ ldr r9, [r2, #7] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ec82c <__cxa_atexit@plt+0xe03f8> │ │ │ │ - ldr r2, [pc, #108] @ ec83c <__cxa_atexit@plt+0xe0408> │ │ │ │ + bcc f5784 <__cxa_atexit@plt+0xe9350> │ │ │ │ + ldr r2, [pc, #108] @ f5794 <__cxa_atexit@plt+0xe9360> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r3, #4]! │ │ │ │ sub r2, r6, #18 │ │ │ │ - ldr r1, [pc, #88] @ ec840 <__cxa_atexit@plt+0xe040c> │ │ │ │ + ldr r1, [pc, #88] @ f5798 <__cxa_atexit@plt+0xe9364> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r2, [r3, #44] @ 0x2c │ │ │ │ - ldr r2, [pc, #72] @ ec844 <__cxa_atexit@plt+0xe0410> │ │ │ │ + ldr r2, [pc, #72] @ f579c <__cxa_atexit@plt+0xe9368> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r1, [pc, #68] @ ec848 <__cxa_atexit@plt+0xe0414> │ │ │ │ + ldr r1, [pc, #68] @ f57a0 <__cxa_atexit@plt+0xe936c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r7, r9, sl} │ │ │ │ str r8, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ @@ -229632,83 +238806,83 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ - bicseq sp, pc, r0, lsl #12 │ │ │ │ - bicseq sp, pc, r0, lsr #11 │ │ │ │ - @ instruction: 0x01dfd594 │ │ │ │ + bicseq r4, pc, r0, lsr #13 │ │ │ │ + bicseq r4, pc, r0, asr #12 │ │ │ │ + bicseq r4, pc, r4, lsr r6 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec88c <__cxa_atexit@plt+0xe0458> │ │ │ │ + bhi f57e4 <__cxa_atexit@plt+0xe93b0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #36] @ ec894 <__cxa_atexit@plt+0xe0460> │ │ │ │ + ldr r1, [pc, #36] @ f57ec <__cxa_atexit@plt+0xe93b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #32] @ ec898 <__cxa_atexit@plt+0xe0464> │ │ │ │ + ldr r0, [pc, #32] @ f57f0 <__cxa_atexit@plt+0xe93bc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 19c2714 <__cxa_atexit@plt+0x19b62e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, pc, r4, lsl #10 │ │ │ │ - bicseq sp, pc, r8, ror #9 │ │ │ │ + bicseq r4, pc, r4, lsr #11 │ │ │ │ + bicseq r4, pc, r8, lsl #11 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec8dc <__cxa_atexit@plt+0xe04a8> │ │ │ │ + bhi f5834 <__cxa_atexit@plt+0xe9400> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #36] @ ec8e4 <__cxa_atexit@plt+0xe04b0> │ │ │ │ + ldr r1, [pc, #36] @ f583c <__cxa_atexit@plt+0xe9408> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r0, [pc, #32] @ ec8e8 <__cxa_atexit@plt+0xe04b4> │ │ │ │ + ldr r0, [pc, #32] @ f5840 <__cxa_atexit@plt+0xe940c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 19c2714 <__cxa_atexit@plt+0x19b62e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrheq sp, [pc, #68] @ ec930 <__cxa_atexit@plt+0xe04fc> │ │ │ │ - @ instruction: 0x01dfd498 │ │ │ │ + bicseq r4, pc, r4, asr r5 @ │ │ │ │ + bicseq r4, pc, r8, lsr r5 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec924 <__cxa_atexit@plt+0xe04f0> │ │ │ │ - ldr r8, [pc, #36] @ ec92c <__cxa_atexit@plt+0xe04f8> │ │ │ │ + bhi f587c <__cxa_atexit@plt+0xe9448> │ │ │ │ + ldr r8, [pc, #36] @ f5884 <__cxa_atexit@plt+0xe9450> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #28] @ ec930 <__cxa_atexit@plt+0xe04fc> │ │ │ │ + ldr r2, [pc, #28] @ f5888 <__cxa_atexit@plt+0xe9454> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b2f11b │ │ │ │ - bicseq sp, pc, r0, ror #8 │ │ │ │ + @ instruction: 0x01b26436 │ │ │ │ + bicseq r4, pc, r0, lsl #10 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov sl, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ec970 <__cxa_atexit@plt+0xe053c> │ │ │ │ - ldr r3, [pc, #40] @ ec980 <__cxa_atexit@plt+0xe054c> │ │ │ │ + bcc f58c8 <__cxa_atexit@plt+0xe9494> │ │ │ │ + ldr r3, [pc, #40] @ f58d8 <__cxa_atexit@plt+0xe94a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ str r3, [sl, #4]! │ │ │ │ str r2, [sl, #8] │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ @@ -229718,28 +238892,28 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ec9ec <__cxa_atexit@plt+0xe05b8> │ │ │ │ + bhi f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ec9f8 <__cxa_atexit@plt+0xe05c4> │ │ │ │ - ldr r2, [pc, #84] @ eca08 <__cxa_atexit@plt+0xe05d4> │ │ │ │ + bcc f5950 <__cxa_atexit@plt+0xe951c> │ │ │ │ + ldr r2, [pc, #84] @ f5960 <__cxa_atexit@plt+0xe952c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ eca0c <__cxa_atexit@plt+0xe05d8> │ │ │ │ + ldr r1, [pc, #80] @ f5964 <__cxa_atexit@plt+0xe9530> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #60] @ eca10 <__cxa_atexit@plt+0xe05dc> │ │ │ │ + ldr r8, [pc, #60] @ f5968 <__cxa_atexit@plt+0xe9534> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -229747,24 +238921,24 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ - ldrheq sp, [pc, #56] @ eca4c <__cxa_atexit@plt+0xe0618> │ │ │ │ - @ instruction: 0x01b2f051 │ │ │ │ + bicseq r4, pc, r8, asr r4 @ │ │ │ │ + @ instruction: 0x01b2636c │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc eca5c <__cxa_atexit@plt+0xe0628> │ │ │ │ - ldr r3, [pc, #52] @ eca6c <__cxa_atexit@plt+0xe0638> │ │ │ │ + bcc f59b4 <__cxa_atexit@plt+0xe9580> │ │ │ │ + ldr r3, [pc, #52] @ f59c4 <__cxa_atexit@plt+0xe9590> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r7, [r7, #20] │ │ │ │ str r3, [r8, #4]! │ │ │ │ str r2, [r8, #8] │ │ │ │ @@ -229777,29 +238951,29 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ecae0 <__cxa_atexit@plt+0xe06ac> │ │ │ │ + bhi f5a38 <__cxa_atexit@plt+0xe9604> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ecaec <__cxa_atexit@plt+0xe06b8> │ │ │ │ - ldr lr, [pc, #92] @ ecafc <__cxa_atexit@plt+0xe06c8> │ │ │ │ + bcc f5a44 <__cxa_atexit@plt+0xe9610> │ │ │ │ + ldr lr, [pc, #92] @ f5a54 <__cxa_atexit@plt+0xe9620> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #88] @ ecb00 <__cxa_atexit@plt+0xe06cc> │ │ │ │ + ldr r1, [pc, #88] @ f5a58 <__cxa_atexit@plt+0xe9624> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r2, [r7, #20] │ │ │ │ - ldr r8, [pc, #64] @ ecb04 <__cxa_atexit@plt+0xe06d0> │ │ │ │ + ldr r8, [pc, #64] @ f5a5c <__cxa_atexit@plt+0xe9628> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ str r2, [r9, #20] │ │ │ │ mov r5, r3 │ │ │ │ @@ -229808,24 +238982,24 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ - bicseq sp, pc, ip, asr #5 │ │ │ │ - @ instruction: 0x01b2ef71 │ │ │ │ + bicseq r4, pc, ip, ror #6 │ │ │ │ + @ instruction: 0x01b2628c │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ecb54 <__cxa_atexit@plt+0xe0720> │ │ │ │ - ldr lr, [pc, #56] @ ecb64 <__cxa_atexit@plt+0xe0730> │ │ │ │ + bcc f5aac <__cxa_atexit@plt+0xe9678> │ │ │ │ + ldr lr, [pc, #56] @ f5abc <__cxa_atexit@plt+0xe9688> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r7, r7, #16 │ │ │ │ ldm r7, {r0, r3, r7} │ │ │ │ str lr, [r8, #4]! │ │ │ │ str r2, [r8, #8] │ │ │ │ @@ -229841,313 +239015,313 @@ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ecbc8 <__cxa_atexit@plt+0xe0794> │ │ │ │ - ldr sl, [pc, #72] @ ecbd8 <__cxa_atexit@plt+0xe07a4> │ │ │ │ + bcc f5b20 <__cxa_atexit@plt+0xe96ec> │ │ │ │ + ldr sl, [pc, #72] @ f5b30 <__cxa_atexit@plt+0xe96fc> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r3, [r7, #11] │ │ │ │ ldr r2, [r7, #15] │ │ │ │ - ldr lr, [pc, #52] @ ecbdc <__cxa_atexit@plt+0xe07a8> │ │ │ │ + ldr lr, [pc, #52] @ f5b34 <__cxa_atexit@plt+0xe9700> │ │ │ │ add lr, pc, lr │ │ │ │ str sl, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ str r8, [r9, #16] │ │ │ │ str r3, [r9, #20] │ │ │ │ str r2, [r9, #24] │ │ │ │ mov r8, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ - @ instruction: 0x01b2ee9e │ │ │ │ + @ instruction: 0x01b261b9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r9, r6 │ │ │ │ mov r7, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ecc8c <__cxa_atexit@plt+0xe0858> │ │ │ │ + bhi f5be4 <__cxa_atexit@plt+0xe97b0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ecc94 <__cxa_atexit@plt+0xe0860> │ │ │ │ - ldr r1, [pc, #164] @ eccbc <__cxa_atexit@plt+0xe0888> │ │ │ │ + bcc f5bec <__cxa_atexit@plt+0xe97b8> │ │ │ │ + ldr r1, [pc, #164] @ f5c14 <__cxa_atexit@plt+0xe97e0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r7, {r1, r3} │ │ │ │ - ldr r1, [pc, #156] @ eccc0 <__cxa_atexit@plt+0xe088c> │ │ │ │ + ldr r1, [pc, #156] @ f5c18 <__cxa_atexit@plt+0xe97e4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r3, #8] │ │ │ │ ldr r3, [r3, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #140] @ eccc4 <__cxa_atexit@plt+0xe0890> │ │ │ │ + ldr r0, [pc, #140] @ f5c1c <__cxa_atexit@plt+0xe97e8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r9, {r0, r1, r3} │ │ │ │ sub r8, r6, #6 │ │ │ │ add r6, r9, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc eccac <__cxa_atexit@plt+0xe0878> │ │ │ │ - ldr sl, [pc, #116] @ eccc8 <__cxa_atexit@plt+0xe0894> │ │ │ │ + bcc f5c04 <__cxa_atexit@plt+0xe97d0> │ │ │ │ + ldr sl, [pc, #116] @ f5c20 <__cxa_atexit@plt+0xe97ec> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r3, [r7, #11] │ │ │ │ ldr r2, [r7, #15] │ │ │ │ - ldr lr, [pc, #96] @ ecccc <__cxa_atexit@plt+0xe0898> │ │ │ │ + ldr lr, [pc, #96] @ f5c24 <__cxa_atexit@plt+0xe97f0> │ │ │ │ add lr, pc, lr │ │ │ │ str sl, [r9, #16]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ str r8, [r9, #16] │ │ │ │ str r3, [r9, #20] │ │ │ │ str r2, [r9, #24] │ │ │ │ mov r8, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ - b ecc9c <__cxa_atexit@plt+0xe0868> │ │ │ │ + b f5bf4 <__cxa_atexit@plt+0xe97c0> │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq sp, pc, ip, asr r1 @ │ │ │ │ - bicseq sp, pc, r0, asr #3 │ │ │ │ - bicseq sp, pc, r4, ror #2 │ │ │ │ + ldrsheq r4, [pc, #28] @ f5c38 <__cxa_atexit@plt+0xe9804> │ │ │ │ + bicseq r4, pc, r0, ror #4 │ │ │ │ + bicseq r4, pc, r4, lsl #4 │ │ │ │ @ instruction: 0xfffffeb8 │ │ │ │ - @ instruction: 0x01b2edda │ │ │ │ + ldrsheq r6, [r2, r5]! │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ecd34 <__cxa_atexit@plt+0xe0900> │ │ │ │ - ldr r2, [pc, #76] @ ecd44 <__cxa_atexit@plt+0xe0910> │ │ │ │ + bcc f5c8c <__cxa_atexit@plt+0xe9858> │ │ │ │ + ldr r2, [pc, #76] @ f5c9c <__cxa_atexit@plt+0xe9868> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ ecd48 <__cxa_atexit@plt+0xe0914> │ │ │ │ + ldr r1, [pc, #72] @ f5ca0 <__cxa_atexit@plt+0xe986c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #52] @ ecd4c <__cxa_atexit@plt+0xe0918> │ │ │ │ + ldr r2, [pc, #52] @ f5ca4 <__cxa_atexit@plt+0xe9870> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r8, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - bicseq sp, pc, r8, ror #1 │ │ │ │ - bicseq sp, pc, r4, lsl #1 │ │ │ │ + bicseq r4, pc, r8, lsl #3 │ │ │ │ + bicseq r4, pc, r4, lsr #2 │ │ │ │ @ instruction: 0xfffff6d4 │ │ │ │ andeq r0, r0, r5, asr #32 │ │ │ │ - biceq r6, sl, r4, asr #6 │ │ │ │ + biceq sp, r9, ip, lsr #19 │ │ │ │ andeq r0, r5, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov ip, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #76 @ 0x4c │ │ │ │ cmp r7, r6 │ │ │ │ - bcc ece2c <__cxa_atexit@plt+0xe09f8> │ │ │ │ + bcc f5d84 <__cxa_atexit@plt+0xe9950> │ │ │ │ str fp, [sp] │ │ │ │ - ldr r7, [pc, #196] @ ece4c <__cxa_atexit@plt+0xe0a18> │ │ │ │ + ldr r7, [pc, #196] @ f5da4 <__cxa_atexit@plt+0xe9970> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #192] @ ece50 <__cxa_atexit@plt+0xe0a1c> │ │ │ │ + ldr r2, [pc, #192] @ f5da8 <__cxa_atexit@plt+0xe9974> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr fp, [pc, #188] @ ece54 <__cxa_atexit@plt+0xe0a20> │ │ │ │ + ldr fp, [pc, #188] @ f5dac <__cxa_atexit@plt+0xe9978> │ │ │ │ add fp, pc, fp │ │ │ │ ldm r5, {r1, lr} │ │ │ │ mov r3, ip │ │ │ │ str r7, [r3, #20]! │ │ │ │ sub r7, r6, #69 @ 0x45 │ │ │ │ - ldr r0, [pc, #168] @ ece58 <__cxa_atexit@plt+0xe0a24> │ │ │ │ + ldr r0, [pc, #168] @ f5db0 <__cxa_atexit@plt+0xe997c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str fp, [r3, #-16] │ │ │ │ str r8, [r3, #-12] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ sub r7, r6, #62 @ 0x3e │ │ │ │ mov r2, r3 │ │ │ │ str r0, [r2, #16]! │ │ │ │ str r8, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ - ldr r0, [pc, #124] @ ece5c <__cxa_atexit@plt+0xe0a28> │ │ │ │ + ldr r0, [pc, #124] @ f5db4 <__cxa_atexit@plt+0xe9980> │ │ │ │ add r0, pc, r0 │ │ │ │ add r1, r3, #32 │ │ │ │ stm r1, {r0, r7, lr} │ │ │ │ str r2, [r3, #44] @ 0x2c │ │ │ │ str r3, [r3, #48] @ 0x30 │ │ │ │ sub r7, r6, #23 │ │ │ │ cmp r9, #10 │ │ │ │ - ble ece1c <__cxa_atexit@plt+0xe09e8> │ │ │ │ - ldr r3, [pc, #92] @ ece60 <__cxa_atexit@plt+0xe0a2c> │ │ │ │ + ble f5d74 <__cxa_atexit@plt+0xe9940> │ │ │ │ + ldr r3, [pc, #92] @ f5db8 <__cxa_atexit@plt+0xe9984> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r3, [ip, #72] @ 0x48 │ │ │ │ str r7, [ip, #76] @ 0x4c │ │ │ │ sub r7, r6, #3 │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ add r6, r3, #48 @ 0x30 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ ece64 <__cxa_atexit@plt+0xe0a30> │ │ │ │ + ldr r7, [pc, #48] @ f5dbc <__cxa_atexit@plt+0xe9988> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #76 @ 0x4c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ @ instruction: 0xfffff918 │ │ │ │ @ instruction: 0xfffff868 │ │ │ │ @ instruction: 0xfffffaf0 │ │ │ │ @ instruction: 0xfffffd90 │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ - biceq r6, sl, r0, lsl #5 │ │ │ │ - biceq r6, sl, r0, asr #4 │ │ │ │ + biceq sp, r9, r8, ror #17 │ │ │ │ + biceq sp, r9, r8, lsr #17 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi eceec <__cxa_atexit@plt+0xe0ab8> │ │ │ │ - ldr r7, [pc, #112] @ ecefc <__cxa_atexit@plt+0xe0ac8> │ │ │ │ + bhi f5e44 <__cxa_atexit@plt+0xe9a10> │ │ │ │ + ldr r7, [pc, #112] @ f5e54 <__cxa_atexit@plt+0xe9a20> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq eced0 <__cxa_atexit@plt+0xe0a9c> │ │ │ │ - ldr r2, [pc, #96] @ ecf00 <__cxa_atexit@plt+0xe0acc> │ │ │ │ + beq f5e28 <__cxa_atexit@plt+0xe99f4> │ │ │ │ + ldr r2, [pc, #96] @ f5e58 <__cxa_atexit@plt+0xe9a24> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r9, #3] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ str r2, [r5, #-12] │ │ │ │ str r9, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ecee0 <__cxa_atexit@plt+0xe0aac> │ │ │ │ + beq f5e38 <__cxa_atexit@plt+0xe9a04> │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r8, [r5, #-8]! │ │ │ │ stm r5, {r3, r7} │ │ │ │ - b ecd68 <__cxa_atexit@plt+0xe0934> │ │ │ │ + b f5cc0 <__cxa_atexit@plt+0xe988c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ecf04 <__cxa_atexit@plt+0xe0ad0> │ │ │ │ + ldr r7, [pc, #16] @ f5e5c <__cxa_atexit@plt+0xe9a28> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r6, sl, r8, asr #3 │ │ │ │ - biceq r6, sl, r4, lsr #3 │ │ │ │ + biceq sp, r9, r0, lsr r8 │ │ │ │ + biceq sp, r9, ip, lsl #16 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #56] @ ecf54 <__cxa_atexit@plt+0xe0b20> │ │ │ │ + ldr r3, [pc, #56] @ f5eac <__cxa_atexit@plt+0xe9a78> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r9, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq ecf4c <__cxa_atexit@plt+0xe0b18> │ │ │ │ + beq f5ea4 <__cxa_atexit@plt+0xe9a70> │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ stm r5, {r3, r7} │ │ │ │ - b ecd68 <__cxa_atexit@plt+0xe0934> │ │ │ │ + b f5cc0 <__cxa_atexit@plt+0xe988c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r6, sl, r4, asr r1 │ │ │ │ + strheq sp, [r9, #124] @ 0x7c │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ - b ecd68 <__cxa_atexit@plt+0xe0934> │ │ │ │ - biceq r6, sl, r8, lsr #2 │ │ │ │ + b f5cc0 <__cxa_atexit@plt+0xe988c> │ │ │ │ + @ instruction: 0x01c9d790 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ed068 <__cxa_atexit@plt+0xe0c34> │ │ │ │ - ldr r2, [pc, #244] @ ed098 <__cxa_atexit@plt+0xe0c64> │ │ │ │ + bhi f5fc0 <__cxa_atexit@plt+0xe9b8c> │ │ │ │ + ldr r2, [pc, #244] @ f5ff0 <__cxa_atexit@plt+0xe9bbc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ed058 <__cxa_atexit@plt+0xe0c24> │ │ │ │ + beq f5fb0 <__cxa_atexit@plt+0xe9b7c> │ │ │ │ ldr sl, [r8, #3] │ │ │ │ ldr r0, [r8, #7] │ │ │ │ ldr r8, [r8, #11] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ stmdb r5, {r0, r8} │ │ │ │ add r3, r6, #76 @ 0x4c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ed070 <__cxa_atexit@plt+0xe0c3c> │ │ │ │ - ldr r2, [pc, #192] @ ed0a0 <__cxa_atexit@plt+0xe0c6c> │ │ │ │ + bcc f5fc8 <__cxa_atexit@plt+0xe9b94> │ │ │ │ + ldr r2, [pc, #192] @ f5ff8 <__cxa_atexit@plt+0xe9bc4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #188] @ ed0a4 <__cxa_atexit@plt+0xe0c70> │ │ │ │ + ldr r7, [pc, #188] @ f5ffc <__cxa_atexit@plt+0xe9bc8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r6, #20]! │ │ │ │ sub lr, r3, #62 @ 0x3e │ │ │ │ sub ip, r3, #69 @ 0x45 │ │ │ │ ldr r9, [r5] │ │ │ │ str r1, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r7, [r6, #-16] │ │ │ │ str r1, [r6, #-12] │ │ │ │ - ldr r2, [pc, #152] @ ed0a8 <__cxa_atexit@plt+0xe0c74> │ │ │ │ + ldr r2, [pc, #152] @ f6000 <__cxa_atexit@plt+0xe9bcc> │ │ │ │ add r2, pc, r2 │ │ │ │ stmdb r6, {r2, ip} │ │ │ │ mov r7, r6 │ │ │ │ - ldr r2, [pc, #140] @ ed0ac <__cxa_atexit@plt+0xe0c78> │ │ │ │ + ldr r2, [pc, #140] @ f6004 <__cxa_atexit@plt+0xe9bd0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r7, #16]! │ │ │ │ str r1, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ - ldr r0, [pc, #124] @ ed0b0 <__cxa_atexit@plt+0xe0c7c> │ │ │ │ + ldr r0, [pc, #124] @ f6008 <__cxa_atexit@plt+0xe9bd4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r6, #32] │ │ │ │ str lr, [r6, #36] @ 0x24 │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ str r6, [r6, #48] @ 0x30 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ @@ -230156,327 +239330,327 @@ │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ ed09c <__cxa_atexit@plt+0xe0c68> │ │ │ │ + ldr r7, [pc, #36] @ f5ff4 <__cxa_atexit@plt+0xe9bc0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #76 @ 0x4c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, #0 │ │ │ │ stmib r5, {r6, sl} │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ - biceq r6, sl, ip, lsr r0 │ │ │ │ + biceq sp, r9, r4, lsr #13 │ │ │ │ @ instruction: 0xfffff870 │ │ │ │ @ instruction: 0xfffff618 │ │ │ │ @ instruction: 0xfffff698 │ │ │ │ @ instruction: 0xfffff880 │ │ │ │ @ instruction: 0xfffffb3c │ │ │ │ - strdeq r5, [sl, #248] @ 0xf8 │ │ │ │ + biceq sp, r9, r0, ror #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr lr, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ stm r5, {r0, r9} │ │ │ │ add r6, r6, #76 @ 0x4c │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed164 <__cxa_atexit@plt+0xe0d30> │ │ │ │ - ldr r8, [pc, #152] @ ed188 <__cxa_atexit@plt+0xe0d54> │ │ │ │ + bcc f60bc <__cxa_atexit@plt+0xe9c88> │ │ │ │ + ldr r8, [pc, #152] @ f60e0 <__cxa_atexit@plt+0xe9cac> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr sl, [pc, #148] @ ed18c <__cxa_atexit@plt+0xe0d58> │ │ │ │ + ldr sl, [pc, #148] @ f60e4 <__cxa_atexit@plt+0xe9cb0> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r1, [pc, #144] @ ed190 <__cxa_atexit@plt+0xe0d5c> │ │ │ │ + ldr r1, [pc, #144] @ f60e8 <__cxa_atexit@plt+0xe9cb4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r8, [r3, #20]! │ │ │ │ sub r8, r6, #62 @ 0x3e │ │ │ │ str r2, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ sub r7, r6, #69 @ 0x45 │ │ │ │ sub lr, r3, #16 │ │ │ │ stm lr, {r1, r2, sl} │ │ │ │ str r7, [r3, #-4] │ │ │ │ mov r7, r3 │ │ │ │ - ldr r1, [pc, #100] @ ed194 <__cxa_atexit@plt+0xe0d60> │ │ │ │ + ldr r1, [pc, #100] @ f60ec <__cxa_atexit@plt+0xe9cb8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r7, #16]! │ │ │ │ str r2, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ - ldr r2, [pc, #84] @ ed198 <__cxa_atexit@plt+0xe0d64> │ │ │ │ + ldr r2, [pc, #84] @ f60f0 <__cxa_atexit@plt+0xe9cbc> │ │ │ │ add r2, pc, r2 │ │ │ │ add lr, r3, #32 │ │ │ │ stm lr, {r2, r8, r9} │ │ │ │ str r7, [r3, #44] @ 0x2c │ │ │ │ str r3, [r3, #48] @ 0x30 │ │ │ │ add r3, r3, #48 @ 0x30 │ │ │ │ sub r7, r6, #23 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #48] @ ed19c <__cxa_atexit@plt+0xe0d68> │ │ │ │ + ldr r7, [pc, #48] @ f60f4 <__cxa_atexit@plt+0xe9cc0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #76 @ 0x4c │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ str r2, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r1, #0 │ │ │ │ stmib r5, {r1, lr} │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff760 │ │ │ │ @ instruction: 0xfffff5b0 │ │ │ │ @ instruction: 0xfffff500 │ │ │ │ @ instruction: 0xfffff770 │ │ │ │ @ instruction: 0xfffffa2c │ │ │ │ - biceq r5, sl, r8, asr #30 │ │ │ │ - biceq r5, sl, r8, lsl #30 │ │ │ │ + strheq sp, [r9, #80] @ 0x50 │ │ │ │ + biceq sp, r9, r0, ror r5 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ed1d8 <__cxa_atexit@plt+0xe0da4> │ │ │ │ - ldr r2, [pc, #36] @ ed1f0 <__cxa_atexit@plt+0xe0dbc> │ │ │ │ + bcc f6130 <__cxa_atexit@plt+0xe9cfc> │ │ │ │ + ldr r2, [pc, #36] @ f6148 <__cxa_atexit@plt+0xe9d14> │ │ │ │ add r2, pc, r2 │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #3 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - ldr r7, [pc, #20] @ ed1f4 <__cxa_atexit@plt+0xe0dc0> │ │ │ │ + ldr r7, [pc, #20] @ f614c <__cxa_atexit@plt+0xe9d18> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdc0 │ │ │ │ - biceq r5, sl, r4, ror #29 │ │ │ │ - strheq r5, [sl, #224] @ 0xe0 │ │ │ │ + biceq sp, r9, ip, asr #10 │ │ │ │ + biceq sp, r9, r8, lsl r5 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r2, r5 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ed2fc <__cxa_atexit@plt+0xe0ec8> │ │ │ │ - ldr r7, [pc, #284] @ ed33c <__cxa_atexit@plt+0xe0f08> │ │ │ │ + bhi f6254 <__cxa_atexit@plt+0xe9e20> │ │ │ │ + ldr r7, [pc, #284] @ f6294 <__cxa_atexit@plt+0xe9e60> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, r2 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq ed2f0 <__cxa_atexit@plt+0xe0ebc> │ │ │ │ - ldr r7, [pc, #260] @ ed340 <__cxa_atexit@plt+0xe0f0c> │ │ │ │ + beq f6248 <__cxa_atexit@plt+0xe9e14> │ │ │ │ + ldr r7, [pc, #260] @ f6298 <__cxa_atexit@plt+0xe9e64> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r2, #-8] │ │ │ │ - ldr r7, [pc, #252] @ ed344 <__cxa_atexit@plt+0xe0f10> │ │ │ │ + ldr r7, [pc, #252] @ f629c <__cxa_atexit@plt+0xe9e68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r3, r7, #1 │ │ │ │ ldr lr, [r9, #3] │ │ │ │ ldr ip, [r9, #7] │ │ │ │ ldr r8, [r9, #11] │ │ │ │ ldr r1, [r2, #-4] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ str r3, [r2, #-4] │ │ │ │ str ip, [r2, #-16] │ │ │ │ str r8, [r2, #-12] │ │ │ │ add r3, r6, #76 @ 0x4c │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ed310 <__cxa_atexit@plt+0xe0edc> │ │ │ │ - ldr r2, [pc, #208] @ ed350 <__cxa_atexit@plt+0xe0f1c> │ │ │ │ + bcc f6268 <__cxa_atexit@plt+0xe9e34> │ │ │ │ + ldr r2, [pc, #208] @ f62a8 <__cxa_atexit@plt+0xe9e74> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #204] @ ed354 <__cxa_atexit@plt+0xe0f20> │ │ │ │ + ldr sl, [pc, #204] @ f62ac <__cxa_atexit@plt+0xe9e78> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r7, [pc, #200] @ ed358 <__cxa_atexit@plt+0xe0f24> │ │ │ │ + ldr r7, [pc, #200] @ f62b0 <__cxa_atexit@plt+0xe9e7c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r9, [pc, #196] @ ed35c <__cxa_atexit@plt+0xe0f28> │ │ │ │ + ldr r9, [pc, #196] @ f62b4 <__cxa_atexit@plt+0xe9e80> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r6, #20]! │ │ │ │ sub r2, r3, #62 @ 0x3e │ │ │ │ str r1, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ sub r0, r3, #69 @ 0x45 │ │ │ │ str r7, [r6, #-16] │ │ │ │ str r1, [r6, #-12] │ │ │ │ str sl, [r6, #-8] │ │ │ │ str r0, [r6, #-4] │ │ │ │ mov r7, r6 │ │ │ │ str r9, [r7, #16]! │ │ │ │ str r1, [r6, #24] │ │ │ │ str ip, [r6, #28] │ │ │ │ - ldr r1, [pc, #140] @ ed360 <__cxa_atexit@plt+0xe0f2c> │ │ │ │ + ldr r1, [pc, #140] @ f62b8 <__cxa_atexit@plt+0xe9e84> │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ str r6, [r6, #48] @ 0x30 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ sub r7, r3, #23 │ │ │ │ b 1bfa960 <__cxa_atexit@plt+0x1bee52c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ ed34c <__cxa_atexit@plt+0xe0f18> │ │ │ │ + ldr r7, [pc, #72] @ f62a4 <__cxa_atexit@plt+0xe9e70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ ed348 <__cxa_atexit@plt+0xe0f14> │ │ │ │ + ldr r7, [pc, #48] @ f62a0 <__cxa_atexit@plt+0xe9e6c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #76 @ 0x4c │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ str r1, [r2, #-28]! @ 0xffffffe4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r1, #0 │ │ │ │ stmib r2, {r1, lr} │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ - bicseq ip, pc, r4, lsr #22 │ │ │ │ - bicseq ip, pc, r0, lsr #22 │ │ │ │ - @ instruction: 0x01ca5d9c │ │ │ │ - ldrdeq r5, [sl, #208] @ 0xd0 │ │ │ │ + bicseq r3, pc, r4, asr #23 │ │ │ │ + bicseq r3, pc, r0, asr #23 │ │ │ │ + biceq sp, r9, r4, lsl #8 │ │ │ │ + biceq sp, r9, r8, lsr r4 │ │ │ │ @ instruction: 0xfffff5d0 │ │ │ │ @ instruction: 0xfffff420 │ │ │ │ @ instruction: 0xfffff370 │ │ │ │ @ instruction: 0xfffff608 │ │ │ │ @ instruction: 0xfffff89c │ │ │ │ - biceq r5, sl, r8, asr #26 │ │ │ │ + strheq sp, [r9, #48] @ 0x30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #224] @ ed458 <__cxa_atexit@plt+0xe1024> │ │ │ │ + ldr r3, [pc, #224] @ f63b0 <__cxa_atexit@plt+0xe9f7c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #216] @ ed45c <__cxa_atexit@plt+0xe1028> │ │ │ │ + ldr r3, [pc, #216] @ f63b4 <__cxa_atexit@plt+0xe9f80> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r2, r3, #1 │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r3, [r7, #11] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ str r2, [r5, #4] │ │ │ │ str sl, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ add r3, r6, #76 @ 0x4c │ │ │ │ cmp r7, r3 │ │ │ │ - bcc ed42c <__cxa_atexit@plt+0xe0ff8> │ │ │ │ - ldr r2, [pc, #164] @ ed460 <__cxa_atexit@plt+0xe102c> │ │ │ │ + bcc f6384 <__cxa_atexit@plt+0xe9f50> │ │ │ │ + ldr r2, [pc, #164] @ f63b8 <__cxa_atexit@plt+0xe9f84> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #160] @ ed464 <__cxa_atexit@plt+0xe1030> │ │ │ │ + ldr r9, [pc, #160] @ f63bc <__cxa_atexit@plt+0xe9f88> │ │ │ │ add r9, pc, r9 │ │ │ │ str r2, [r6, #20]! │ │ │ │ sub r7, r3, #62 @ 0x3e │ │ │ │ sub lr, r3, #69 @ 0x45 │ │ │ │ ldmda r5, {r8, ip} │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r9, [r6, #-16] │ │ │ │ str r1, [r6, #-12] │ │ │ │ - ldr r0, [pc, #124] @ ed468 <__cxa_atexit@plt+0xe1034> │ │ │ │ + ldr r0, [pc, #124] @ f63c0 <__cxa_atexit@plt+0xe9f8c> │ │ │ │ add r0, pc, r0 │ │ │ │ stmdb r6, {r0, lr} │ │ │ │ mov r0, r6 │ │ │ │ - ldr r2, [pc, #112] @ ed46c <__cxa_atexit@plt+0xe1038> │ │ │ │ + ldr r2, [pc, #112] @ f63c4 <__cxa_atexit@plt+0xe9f90> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r0, #16]! │ │ │ │ str r1, [r6, #24] │ │ │ │ str sl, [r6, #28] │ │ │ │ - ldr r1, [pc, #96] @ ed470 <__cxa_atexit@plt+0xe103c> │ │ │ │ + ldr r1, [pc, #96] @ f63c8 <__cxa_atexit@plt+0xe9f94> │ │ │ │ add r1, pc, r1 │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r1, r7, r8} │ │ │ │ str r0, [r6, #44] @ 0x2c │ │ │ │ str r6, [r6, #48] @ 0x30 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ sub r7, r3, #23 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #64] @ ed474 <__cxa_atexit@plt+0xe1040> │ │ │ │ + ldr r7, [pc, #64] @ f63cc <__cxa_atexit@plt+0xe9f98> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #76 @ 0x4c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ ldr r1, [r4, #-8] │ │ │ │ mov r6, #0 │ │ │ │ str r6, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ mov r6, r3 │ │ │ │ bx r1 │ │ │ │ - bicseq ip, pc, r8, ror #19 │ │ │ │ - bicseq ip, pc, r4, ror #19 │ │ │ │ + bicseq r3, pc, r8, lsl #21 │ │ │ │ + bicseq r3, pc, r4, lsl #21 │ │ │ │ @ instruction: 0xfffff494 │ │ │ │ @ instruction: 0xfffff23c │ │ │ │ @ instruction: 0xfffff2bc │ │ │ │ @ instruction: 0xfffff4a4 │ │ │ │ @ instruction: 0xfffff760 │ │ │ │ - biceq r5, sl, r0, lsl #25 │ │ │ │ - biceq r5, sl, r0, asr #24 │ │ │ │ + biceq sp, r9, r8, ror #5 │ │ │ │ + biceq sp, r9, r8, lsr #5 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r6 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ed4bc <__cxa_atexit@plt+0xe1088> │ │ │ │ - ldr r2, [pc, #36] @ ed4d4 <__cxa_atexit@plt+0xe10a0> │ │ │ │ + bcc f6414 <__cxa_atexit@plt+0xe9fe0> │ │ │ │ + ldr r2, [pc, #36] @ f642c <__cxa_atexit@plt+0xe9ff8> │ │ │ │ add r2, pc, r2 │ │ │ │ stmib r3, {r2, r8} │ │ │ │ sub r8, r6, #3 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - ldr r7, [pc, #20] @ ed4d8 <__cxa_atexit@plt+0xe10a4> │ │ │ │ + ldr r7, [pc, #20] @ f6430 <__cxa_atexit@plt+0xe9ffc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffadc │ │ │ │ - biceq r5, sl, r0, lsl #24 │ │ │ │ - biceq r5, sl, ip, ror #23 │ │ │ │ + biceq sp, r9, r8, ror #4 │ │ │ │ + biceq sp, r9, r4, asr r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b ed208 <__cxa_atexit@plt+0xe0dd4> │ │ │ │ - strheq r5, [sl, #184] @ 0xb8 │ │ │ │ + b f6160 <__cxa_atexit@plt+0xe9d2c> │ │ │ │ + biceq sp, r9, r0, lsr #4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ - b ece78 <__cxa_atexit@plt+0xe0a44> │ │ │ │ + b f5dd0 <__cxa_atexit@plt+0xe999c> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ed590 <__cxa_atexit@plt+0xe115c> │ │ │ │ - ldr sl, [pc, #104] @ ed5a8 <__cxa_atexit@plt+0xe1174> │ │ │ │ + bcc f64e8 <__cxa_atexit@plt+0xea0b4> │ │ │ │ + ldr sl, [pc, #104] @ f6500 <__cxa_atexit@plt+0xea0cc> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r2, [pc, #100] @ ed5ac <__cxa_atexit@plt+0xe1178> │ │ │ │ + ldr r2, [pc, #100] @ f6504 <__cxa_atexit@plt+0xea0d0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #96] @ ed5b0 <__cxa_atexit@plt+0xe117c> │ │ │ │ + ldr r9, [pc, #96] @ f6508 <__cxa_atexit@plt+0xea0d4> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #92] @ ed5b4 <__cxa_atexit@plt+0xe1180> │ │ │ │ + ldr lr, [pc, #92] @ f650c <__cxa_atexit@plt+0xea0d8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r1, r6, #34 @ 0x22 │ │ │ │ sub r3, r6, #27 │ │ │ │ str r3, [r7, #36] @ 0x24 │ │ │ │ str r1, [r7, #40] @ 0x28 │ │ │ │ sub r1, r6, #18 │ │ │ │ @@ -230484,1632 +239658,1632 @@ │ │ │ │ str r8, [r7, #16] │ │ │ │ str r9, [r7, #20] │ │ │ │ str r8, [r7, #24] │ │ │ │ str lr, [r7, #28] │ │ │ │ str r1, [r7, #32] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ed5b8 <__cxa_atexit@plt+0xe1184> │ │ │ │ + ldr r7, [pc, #32] @ f6510 <__cxa_atexit@plt+0xea0dc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ - bicseq ip, pc, r4, lsr sl @ │ │ │ │ - biceq r5, sl, r4, asr #22 │ │ │ │ - biceq r5, sl, r4, ror #21 │ │ │ │ + ldrsbeq r3, [pc, #160] @ f65b4 <__cxa_atexit@plt+0xea180> │ │ │ │ + biceq sp, r9, ip, lsr #3 │ │ │ │ + biceq sp, r9, ip, asr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ed624 <__cxa_atexit@plt+0xe11f0> │ │ │ │ + bhi f657c <__cxa_atexit@plt+0xea148> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed630 <__cxa_atexit@plt+0xe11fc> │ │ │ │ - ldr r1, [pc, #80] @ ed640 <__cxa_atexit@plt+0xe120c> │ │ │ │ + bcc f6588 <__cxa_atexit@plt+0xea154> │ │ │ │ + ldr r1, [pc, #80] @ f6598 <__cxa_atexit@plt+0xea164> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ ed644 <__cxa_atexit@plt+0xe1210> │ │ │ │ + ldr r5, [pc, #72] @ f659c <__cxa_atexit@plt+0xea168> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ ed648 <__cxa_atexit@plt+0xe1214> │ │ │ │ + ldr r0, [pc, #56] @ f65a0 <__cxa_atexit@plt+0xea16c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, pc, r4, lsl #15 │ │ │ │ - @ instruction: 0x01dfc79c │ │ │ │ - bicseq ip, pc, ip, lsl #15 │ │ │ │ - biceq r5, sl, r4, asr sl │ │ │ │ + bicseq r3, pc, r4, lsr #16 │ │ │ │ + bicseq r3, pc, ip, lsr r8 @ │ │ │ │ + bicseq r3, pc, ip, lsr #16 │ │ │ │ + strheq sp, [r9, #12] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ed6d0 <__cxa_atexit@plt+0xe129c> │ │ │ │ + bhi f6628 <__cxa_atexit@plt+0xea1f4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed6d8 <__cxa_atexit@plt+0xe12a4> │ │ │ │ - ldr r1, [pc, #104] @ ed6ec <__cxa_atexit@plt+0xe12b8> │ │ │ │ + bcc f6630 <__cxa_atexit@plt+0xea1fc> │ │ │ │ + ldr r1, [pc, #104] @ f6644 <__cxa_atexit@plt+0xea210> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ ed6f0 <__cxa_atexit@plt+0xe12bc> │ │ │ │ + ldr r0, [pc, #84] @ f6648 <__cxa_atexit@plt+0xea214> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ ed6f4 <__cxa_atexit@plt+0xe12c0> │ │ │ │ + ldr lr, [pc, #76] @ f664c <__cxa_atexit@plt+0xea218> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ ed6f8 <__cxa_atexit@plt+0xe12c4> │ │ │ │ + ldr r1, [pc, #72] @ f6650 <__cxa_atexit@plt+0xea21c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b ed6e0 <__cxa_atexit@plt+0xe12ac> │ │ │ │ + b f6638 <__cxa_atexit@plt+0xea204> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldrsheq ip, [pc, #96] @ ed754 <__cxa_atexit@plt+0xe1320> │ │ │ │ - ldrsheq ip, [pc, #108] @ ed764 <__cxa_atexit@plt+0xe1330> │ │ │ │ - ldrsheq ip, [pc, #100] @ ed760 <__cxa_atexit@plt+0xe132c> │ │ │ │ - bicseq ip, pc, r4, lsr r7 @ │ │ │ │ - biceq r5, sl, r4, lsr #19 │ │ │ │ + @ instruction: 0x01df3790 │ │ │ │ + @ instruction: 0x01df379c │ │ │ │ + @ instruction: 0x01df3794 │ │ │ │ + ldrsbeq r3, [pc, #116] @ f66cc <__cxa_atexit@plt+0xea298> │ │ │ │ + biceq sp, r9, ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ed784 <__cxa_atexit@plt+0xe1350> │ │ │ │ + bhi f66dc <__cxa_atexit@plt+0xea2a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed78c <__cxa_atexit@plt+0xe1358> │ │ │ │ - ldr r1, [pc, #108] @ ed7a0 <__cxa_atexit@plt+0xe136c> │ │ │ │ + bcc f66e4 <__cxa_atexit@plt+0xea2b0> │ │ │ │ + ldr r1, [pc, #108] @ f66f8 <__cxa_atexit@plt+0xea2c4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ ed7a4 <__cxa_atexit@plt+0xe1370> │ │ │ │ + ldr r0, [pc, #104] @ f66fc <__cxa_atexit@plt+0xea2c8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ ed7a8 <__cxa_atexit@plt+0xe1374> │ │ │ │ + ldr r8, [pc, #88] @ f6700 <__cxa_atexit@plt+0xea2cc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ ed7ac <__cxa_atexit@plt+0xe1378> │ │ │ │ + ldr r1, [pc, #80] @ f6704 <__cxa_atexit@plt+0xea2d0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ ed7b0 <__cxa_atexit@plt+0xe137c> │ │ │ │ + ldr lr, [pc, #72] @ f6708 <__cxa_atexit@plt+0xea2d4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b ed794 <__cxa_atexit@plt+0xe1360> │ │ │ │ + b f66ec <__cxa_atexit@plt+0xea2b8> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq ip, pc, r8, lsr r6 @ │ │ │ │ - @ instruction: 0x01b2e2c2 │ │ │ │ - bicseq ip, pc, ip, lsr r6 @ │ │ │ │ - bicseq ip, pc, r4, lsr r6 @ │ │ │ │ - biceq r5, sl, ip, ror #17 │ │ │ │ + ldrsbeq r3, [pc, #104] @ f676c <__cxa_atexit@plt+0xea338> │ │ │ │ + @ instruction: 0x01b255dd │ │ │ │ + ldrsbeq r3, [pc, #108] @ f6778 <__cxa_atexit@plt+0xea344> │ │ │ │ + ldrsbeq r3, [pc, #100] @ f6774 <__cxa_atexit@plt+0xea340> │ │ │ │ + biceq ip, r9, r4, asr pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ed81c <__cxa_atexit@plt+0xe13e8> │ │ │ │ + bhi f6774 <__cxa_atexit@plt+0xea340> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed828 <__cxa_atexit@plt+0xe13f4> │ │ │ │ - ldr r1, [pc, #80] @ ed838 <__cxa_atexit@plt+0xe1404> │ │ │ │ + bcc f6780 <__cxa_atexit@plt+0xea34c> │ │ │ │ + ldr r1, [pc, #80] @ f6790 <__cxa_atexit@plt+0xea35c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ ed83c <__cxa_atexit@plt+0xe1408> │ │ │ │ + ldr r5, [pc, #72] @ f6794 <__cxa_atexit@plt+0xea360> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ ed840 <__cxa_atexit@plt+0xe140c> │ │ │ │ + ldr r0, [pc, #56] @ f6798 <__cxa_atexit@plt+0xea364> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, pc, ip, lsl #11 │ │ │ │ - bicseq ip, pc, r4, lsr #11 │ │ │ │ - @ instruction: 0x01dfc594 │ │ │ │ - biceq r5, sl, ip, asr r8 │ │ │ │ + bicseq r3, pc, ip, lsr #12 │ │ │ │ + bicseq r3, pc, r4, asr #12 │ │ │ │ + bicseq r3, pc, r4, lsr r6 @ │ │ │ │ + biceq ip, r9, r4, asr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ed8c8 <__cxa_atexit@plt+0xe1494> │ │ │ │ + bhi f6820 <__cxa_atexit@plt+0xea3ec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed8d0 <__cxa_atexit@plt+0xe149c> │ │ │ │ - ldr r1, [pc, #104] @ ed8e4 <__cxa_atexit@plt+0xe14b0> │ │ │ │ + bcc f6828 <__cxa_atexit@plt+0xea3f4> │ │ │ │ + ldr r1, [pc, #104] @ f683c <__cxa_atexit@plt+0xea408> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ ed8e8 <__cxa_atexit@plt+0xe14b4> │ │ │ │ + ldr r0, [pc, #84] @ f6840 <__cxa_atexit@plt+0xea40c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ ed8ec <__cxa_atexit@plt+0xe14b8> │ │ │ │ + ldr lr, [pc, #76] @ f6844 <__cxa_atexit@plt+0xea410> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ ed8f0 <__cxa_atexit@plt+0xe14bc> │ │ │ │ + ldr r1, [pc, #72] @ f6848 <__cxa_atexit@plt+0xea414> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b ed8d8 <__cxa_atexit@plt+0xe14a4> │ │ │ │ + b f6830 <__cxa_atexit@plt+0xea3fc> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldrsheq ip, [pc, #72] @ ed934 <__cxa_atexit@plt+0xe1500> │ │ │ │ - bicseq ip, pc, r4, lsl #10 │ │ │ │ - ldrsheq ip, [pc, #76] @ ed940 <__cxa_atexit@plt+0xe150c> │ │ │ │ - bicseq ip, pc, ip, lsr r5 @ │ │ │ │ - biceq r5, sl, ip, lsr #15 │ │ │ │ + @ instruction: 0x01df3598 │ │ │ │ + bicseq r3, pc, r4, lsr #11 │ │ │ │ + @ instruction: 0x01df359c │ │ │ │ + ldrsbeq r3, [pc, #92] @ f68ac <__cxa_atexit@plt+0xea478> │ │ │ │ + biceq ip, r9, r4, lsl lr │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ed97c <__cxa_atexit@plt+0xe1548> │ │ │ │ + bhi f68d4 <__cxa_atexit@plt+0xea4a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ed984 <__cxa_atexit@plt+0xe1550> │ │ │ │ - ldr r1, [pc, #108] @ ed998 <__cxa_atexit@plt+0xe1564> │ │ │ │ + bcc f68dc <__cxa_atexit@plt+0xea4a8> │ │ │ │ + ldr r1, [pc, #108] @ f68f0 <__cxa_atexit@plt+0xea4bc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ ed99c <__cxa_atexit@plt+0xe1568> │ │ │ │ + ldr r0, [pc, #104] @ f68f4 <__cxa_atexit@plt+0xea4c0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ ed9a0 <__cxa_atexit@plt+0xe156c> │ │ │ │ + ldr r8, [pc, #88] @ f68f8 <__cxa_atexit@plt+0xea4c4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ ed9a4 <__cxa_atexit@plt+0xe1570> │ │ │ │ + ldr r1, [pc, #80] @ f68fc <__cxa_atexit@plt+0xea4c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ ed9a8 <__cxa_atexit@plt+0xe1574> │ │ │ │ + ldr lr, [pc, #72] @ f6900 <__cxa_atexit@plt+0xea4cc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b ed98c <__cxa_atexit@plt+0xe1558> │ │ │ │ + b f68e4 <__cxa_atexit@plt+0xea4b0> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq ip, pc, r0, asr #8 │ │ │ │ - ldrheq lr, [r2, sp]! │ │ │ │ - bicseq ip, pc, r4, asr #8 │ │ │ │ - bicseq ip, pc, ip, lsr r4 @ │ │ │ │ - strdeq r5, [sl, #96] @ 0x60 │ │ │ │ + bicseq r3, pc, r0, ror #9 │ │ │ │ + @ instruction: 0x01b253d8 │ │ │ │ + bicseq r3, pc, r4, ror #9 │ │ │ │ + ldrsbeq r3, [pc, #76] @ f6954 <__cxa_atexit@plt+0xea520> │ │ │ │ + biceq ip, r9, r8, asr sp │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ed9f4 <__cxa_atexit@plt+0xe15c0> │ │ │ │ - ldr r7, [pc, #52] @ eda08 <__cxa_atexit@plt+0xe15d4> │ │ │ │ + bhi f694c <__cxa_atexit@plt+0xea518> │ │ │ │ + ldr r7, [pc, #52] @ f6960 <__cxa_atexit@plt+0xea52c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq ed9e8 <__cxa_atexit@plt+0xe15b4> │ │ │ │ + beq f6940 <__cxa_atexit@plt+0xea50c> │ │ │ │ mov r7, r9 │ │ │ │ - b eda1c <__cxa_atexit@plt+0xe15e8> │ │ │ │ + b f6974 <__cxa_atexit@plt+0xea540> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ eda0c <__cxa_atexit@plt+0xe15d8> │ │ │ │ + ldr r7, [pc, #16] @ f6964 <__cxa_atexit@plt+0xea530> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r5, sl, ip, lsl r7 │ │ │ │ - @ instruction: 0x01ca5690 │ │ │ │ + biceq ip, r9, r4, lsl #27 │ │ │ │ + strdeq ip, [r9, #200] @ 0xc8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldmib r5, {r7, r9} │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq eda58 <__cxa_atexit@plt+0xe1624> │ │ │ │ + beq f69b0 <__cxa_atexit@plt+0xea57c> │ │ │ │ cmp r2, #3 │ │ │ │ - bne edaa8 <__cxa_atexit@plt+0xe1674> │ │ │ │ + bne f6a00 <__cxa_atexit@plt+0xea5cc> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #3 │ │ │ │ - bne edabc <__cxa_atexit@plt+0xe1688> │ │ │ │ - ldr r8, [pc, #408] @ edbec <__cxa_atexit@plt+0xe17b8> │ │ │ │ + bne f6a14 <__cxa_atexit@plt+0xea5e0> │ │ │ │ + ldr r8, [pc, #408] @ f6b44 <__cxa_atexit@plt+0xea710> │ │ │ │ add r8, pc, r8 │ │ │ │ - b edab0 <__cxa_atexit@plt+0xe167c> │ │ │ │ - ldr r2, [pc, #348] @ edbbc <__cxa_atexit@plt+0xe1788> │ │ │ │ + b f6a08 <__cxa_atexit@plt+0xea5d4> │ │ │ │ + ldr r2, [pc, #348] @ f6b14 <__cxa_atexit@plt+0xea6e0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #2] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq edb44 <__cxa_atexit@plt+0xe1710> │ │ │ │ + beq f6a9c <__cxa_atexit@plt+0xea668> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc edba8 <__cxa_atexit@plt+0xe1774> │ │ │ │ + bcc f6b00 <__cxa_atexit@plt+0xea6cc> │ │ │ │ add r5, r5, #12 │ │ │ │ sub lr, r3, #6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add r0, r6, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble edb4c <__cxa_atexit@plt+0xe1718> │ │ │ │ - ldr r8, [pc, #300] @ edbd0 <__cxa_atexit@plt+0xe179c> │ │ │ │ + ble f6aa4 <__cxa_atexit@plt+0xea670> │ │ │ │ + ldr r8, [pc, #300] @ f6b28 <__cxa_atexit@plt+0xea6f4> │ │ │ │ add r8, pc, r8 │ │ │ │ - b edb08 <__cxa_atexit@plt+0xe16d4> │ │ │ │ - ldr r8, [pc, #264] @ edbb8 <__cxa_atexit@plt+0xe1784> │ │ │ │ + b f6a60 <__cxa_atexit@plt+0xea62c> │ │ │ │ + ldr r8, [pc, #264] @ f6b10 <__cxa_atexit@plt+0xea6dc> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r2, [pc, #280] @ edbdc <__cxa_atexit@plt+0xe17a8> │ │ │ │ + ldr r2, [pc, #280] @ f6b34 <__cxa_atexit@plt+0xea700> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #1] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq edb44 <__cxa_atexit@plt+0xe1710> │ │ │ │ + beq f6a9c <__cxa_atexit@plt+0xea668> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc edba8 <__cxa_atexit@plt+0xe1774> │ │ │ │ + bcc f6b00 <__cxa_atexit@plt+0xea6cc> │ │ │ │ add r5, r5, #12 │ │ │ │ sub lr, r3, #6 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add r0, r6, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble edb60 <__cxa_atexit@plt+0xe172c> │ │ │ │ - ldr r8, [pc, #224] @ edbe8 <__cxa_atexit@plt+0xe17b4> │ │ │ │ + ble f6ab8 <__cxa_atexit@plt+0xea684> │ │ │ │ + ldr r8, [pc, #224] @ f6b40 <__cxa_atexit@plt+0xea70c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #196] @ edbd4 <__cxa_atexit@plt+0xe17a0> │ │ │ │ + ldr r7, [pc, #196] @ f6b2c <__cxa_atexit@plt+0xea6f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #188] @ edbd8 <__cxa_atexit@plt+0xe17a4> │ │ │ │ + ldr r2, [pc, #188] @ f6b30 <__cxa_atexit@plt+0xea6fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r9, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r6, #4] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, lr │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #108] @ edbc0 <__cxa_atexit@plt+0xe178c> │ │ │ │ + ldr sl, [pc, #108] @ f6b18 <__cxa_atexit@plt+0xea6e4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #104] @ edbc4 <__cxa_atexit@plt+0xe1790> │ │ │ │ + ldr r8, [pc, #104] @ f6b1c <__cxa_atexit@plt+0xea6e8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b edb70 <__cxa_atexit@plt+0xe173c> │ │ │ │ - ldr sl, [pc, #120] @ edbe0 <__cxa_atexit@plt+0xe17ac> │ │ │ │ + b f6ac8 <__cxa_atexit@plt+0xea694> │ │ │ │ + ldr sl, [pc, #120] @ f6b38 <__cxa_atexit@plt+0xea704> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #116] @ edbe4 <__cxa_atexit@plt+0xe17b0> │ │ │ │ + ldr r8, [pc, #116] @ f6b3c <__cxa_atexit@plt+0xea708> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #80] @ edbc8 <__cxa_atexit@plt+0xe1794> │ │ │ │ + ldr r2, [pc, #80] @ f6b20 <__cxa_atexit@plt+0xea6ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #72] @ edbcc <__cxa_atexit@plt+0xe1798> │ │ │ │ + ldr ip, [pc, #72] @ f6b24 <__cxa_atexit@plt+0xea6f0> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r9, [r6, #16] │ │ │ │ str ip, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ str sl, [r6, #4] │ │ │ │ mov r6, r3 │ │ │ │ mov r9, lr │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01b2df6b │ │ │ │ + @ instruction: 0x01b25286 │ │ │ │ andeq r0, r0, r8, ror r2 │ │ │ │ @ instruction: 0xfffffa70 │ │ │ │ - @ instruction: 0x01b2deb6 │ │ │ │ - bicseq ip, pc, r0, lsr #4 │ │ │ │ - bicseq ip, pc, r8, lsl r2 @ │ │ │ │ + @ instruction: 0x01b251d1 │ │ │ │ + bicseq r3, pc, r0, asr #5 │ │ │ │ + ldrheq r3, [pc, #40] @ f6b54 <__cxa_atexit@plt+0xea720> │ │ │ │ @ instruction: 0xfffffc60 │ │ │ │ - ldrsbeq ip, [pc, #40] @ edc04 <__cxa_atexit@plt+0xe17d0> │ │ │ │ - bicseq ip, pc, r0, lsl #5 │ │ │ │ + bicseq r3, pc, r8, ror r3 @ │ │ │ │ + bicseq r3, pc, r0, lsr #6 │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ @ instruction: 0xfffffc54 │ │ │ │ - @ instruction: 0x01b2de95 │ │ │ │ + @ instruction: 0x01b251b0 │ │ │ │ @ instruction: 0xfffffdf4 │ │ │ │ - @ instruction: 0x01b2dfa8 │ │ │ │ - strheq r5, [sl, #64] @ 0x40 │ │ │ │ + @ instruction: 0x01b252c3 │ │ │ │ + biceq ip, r9, r8, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc edca4 <__cxa_atexit@plt+0xe1870> │ │ │ │ + bcc f6bfc <__cxa_atexit@plt+0xea7c8> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble edc64 <__cxa_atexit@plt+0xe1830> │ │ │ │ - ldr r8, [pc, #124] @ edcb4 <__cxa_atexit@plt+0xe1880> │ │ │ │ + ble f6bbc <__cxa_atexit@plt+0xea788> │ │ │ │ + ldr r8, [pc, #124] @ f6c0c <__cxa_atexit@plt+0xea7d8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ edcb8 <__cxa_atexit@plt+0xe1884> │ │ │ │ + ldr r7, [pc, #120] @ f6c10 <__cxa_atexit@plt+0xea7dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ edcbc <__cxa_atexit@plt+0xe1888> │ │ │ │ + ldr r2, [pc, #112] @ f6c14 <__cxa_atexit@plt+0xea7e0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ edcc0 <__cxa_atexit@plt+0xe188c> │ │ │ │ + ldr sl, [pc, #84] @ f6c18 <__cxa_atexit@plt+0xea7e4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ edcc4 <__cxa_atexit@plt+0xe1890> │ │ │ │ + ldr r8, [pc, #80] @ f6c1c <__cxa_atexit@plt+0xea7e8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ edcc8 <__cxa_atexit@plt+0xe1894> │ │ │ │ + ldr r2, [pc, #76] @ f6c20 <__cxa_atexit@plt+0xea7ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ edccc <__cxa_atexit@plt+0xe1898> │ │ │ │ + ldr ip, [pc, #68] @ f6c24 <__cxa_atexit@plt+0xea7f0> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcc4 │ │ │ │ - bicseq ip, pc, r8, lsr #3 │ │ │ │ - bicseq ip, pc, r0, asr r1 @ │ │ │ │ + bicseq r3, pc, r8, asr #4 │ │ │ │ + ldrsheq r3, [pc, #16] @ f6c2c <__cxa_atexit@plt+0xea7f8> │ │ │ │ @ instruction: 0xfffffb50 │ │ │ │ - @ instruction: 0x01b2dd91 │ │ │ │ - bicseq ip, pc, ip, lsl r1 @ │ │ │ │ - bicseq ip, pc, r4, lsl r1 @ │ │ │ │ - ldrdeq r5, [sl, #48] @ 0x30 │ │ │ │ + @ instruction: 0x01b250ac │ │ │ │ + ldrheq r3, [pc, #28] @ f6c44 <__cxa_atexit@plt+0xea810> │ │ │ │ + ldrheq r3, [pc, #20] @ f6c40 <__cxa_atexit@plt+0xea80c> │ │ │ │ + biceq ip, r9, r8, lsr sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc edd84 <__cxa_atexit@plt+0xe1950> │ │ │ │ + bcc f6cdc <__cxa_atexit@plt+0xea8a8> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble edd44 <__cxa_atexit@plt+0xe1910> │ │ │ │ - ldr r8, [pc, #124] @ edd94 <__cxa_atexit@plt+0xe1960> │ │ │ │ + ble f6c9c <__cxa_atexit@plt+0xea868> │ │ │ │ + ldr r8, [pc, #124] @ f6cec <__cxa_atexit@plt+0xea8b8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ edd98 <__cxa_atexit@plt+0xe1964> │ │ │ │ + ldr r7, [pc, #120] @ f6cf0 <__cxa_atexit@plt+0xea8bc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ edd9c <__cxa_atexit@plt+0xe1968> │ │ │ │ + ldr r2, [pc, #112] @ f6cf4 <__cxa_atexit@plt+0xea8c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ edda0 <__cxa_atexit@plt+0xe196c> │ │ │ │ + ldr sl, [pc, #84] @ f6cf8 <__cxa_atexit@plt+0xea8c4> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ edda4 <__cxa_atexit@plt+0xe1970> │ │ │ │ + ldr r8, [pc, #80] @ f6cfc <__cxa_atexit@plt+0xea8c8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ edda8 <__cxa_atexit@plt+0xe1974> │ │ │ │ + ldr r2, [pc, #76] @ f6d00 <__cxa_atexit@plt+0xea8cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ eddac <__cxa_atexit@plt+0xe1978> │ │ │ │ + ldr ip, [pc, #68] @ f6d04 <__cxa_atexit@plt+0xea8d0> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff9ec │ │ │ │ - bicseq ip, pc, r8, asr #1 │ │ │ │ - bicseq ip, pc, r0, ror r0 @ │ │ │ │ + bicseq r3, pc, r8, ror #2 │ │ │ │ + bicseq r3, pc, r0, lsl r1 @ │ │ │ │ @ instruction: 0xfffff878 │ │ │ │ - @ instruction: 0x01b2dcbe │ │ │ │ - bicseq ip, pc, ip, lsr r0 @ │ │ │ │ - bicseq ip, pc, r4, lsr r0 @ │ │ │ │ - biceq r5, sl, ip, asr r3 │ │ │ │ + @ instruction: 0x01b24fd9 │ │ │ │ + ldrsbeq r3, [pc, #12] @ f6d14 <__cxa_atexit@plt+0xea8e0> │ │ │ │ + ldrsbeq r3, [pc, #4] @ f6d10 <__cxa_atexit@plt+0xea8dc> │ │ │ │ + biceq ip, r9, r4, asr #19 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ede10 <__cxa_atexit@plt+0xe19dc> │ │ │ │ - ldr r7, [pc, #80] @ ede30 <__cxa_atexit@plt+0xe19fc> │ │ │ │ + bhi f6d68 <__cxa_atexit@plt+0xea934> │ │ │ │ + ldr r7, [pc, #80] @ f6d88 <__cxa_atexit@plt+0xea954> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #76] @ ede34 <__cxa_atexit@plt+0xe1a00> │ │ │ │ + ldr r2, [pc, #76] @ f6d8c <__cxa_atexit@plt+0xea958> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #129 @ 0x81 │ │ │ │ str r7, [r3, #-12] │ │ │ │ stmdb r3, {r2, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq ede04 <__cxa_atexit@plt+0xe19d0> │ │ │ │ + beq f6d5c <__cxa_atexit@plt+0xea928> │ │ │ │ mov r7, r9 │ │ │ │ - b eda1c <__cxa_atexit@plt+0xe15e8> │ │ │ │ + b f6974 <__cxa_atexit@plt+0xea540> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ede38 <__cxa_atexit@plt+0xe1a04> │ │ │ │ + ldr r7, [pc, #32] @ f6d90 <__cxa_atexit@plt+0xea95c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #28] @ ede3c <__cxa_atexit@plt+0xe1a08> │ │ │ │ + ldr r5, [pc, #28] @ f6d94 <__cxa_atexit@plt+0xea960> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #129 @ 0x81 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc38 │ │ │ │ - ldrsbeq fp, [pc, #240] @ edf2c <__cxa_atexit@plt+0xe1af8> │ │ │ │ - biceq r5, sl, r0, lsl #6 │ │ │ │ - @ instruction: 0x01dfbf98 │ │ │ │ - ldrdeq r5, [sl, #36] @ 0x24 │ │ │ │ + bicseq r3, pc, r0, ror r0 @ │ │ │ │ + biceq ip, r9, r8, ror #18 │ │ │ │ + bicseq r3, pc, r8, lsr r0 @ │ │ │ │ + biceq ip, r9, ip, lsr r9 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ ede68 <__cxa_atexit@plt+0xe1a34> │ │ │ │ + ldr r3, [pc, #8] @ f6dc0 <__cxa_atexit@plt+0xea98c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq r5, sl, r0, asr #5 │ │ │ │ - biceq r5, sl, r4, lsr r2 │ │ │ │ + biceq ip, r9, r8, lsr #18 │ │ │ │ + @ instruction: 0x01c9c89c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi edea8 <__cxa_atexit@plt+0xe1a74> │ │ │ │ - ldr r2, [pc, #36] @ edeb0 <__cxa_atexit@plt+0xe1a7c> │ │ │ │ + bhi f6e00 <__cxa_atexit@plt+0xea9cc> │ │ │ │ + ldr r2, [pc, #36] @ f6e08 <__cxa_atexit@plt+0xea9d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ edeb4 <__cxa_atexit@plt+0xe1a80> │ │ │ │ + ldr r1, [pc, #32] @ f6e0c <__cxa_atexit@plt+0xea9d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r5, sl, r4, lsr #5 │ │ │ │ - bicseq fp, pc, r0, ror #29 │ │ │ │ - biceq r5, sl, r8, ror #3 │ │ │ │ + biceq ip, r9, ip, lsl #18 │ │ │ │ + bicseq r2, pc, r0, lsl #31 │ │ │ │ + biceq ip, r9, r0, asr r8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi edef4 <__cxa_atexit@plt+0xe1ac0> │ │ │ │ - ldr r2, [pc, #36] @ edefc <__cxa_atexit@plt+0xe1ac8> │ │ │ │ + bhi f6e4c <__cxa_atexit@plt+0xeaa18> │ │ │ │ + ldr r2, [pc, #36] @ f6e54 <__cxa_atexit@plt+0xeaa20> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ edf00 <__cxa_atexit@plt+0xe1acc> │ │ │ │ + ldr r1, [pc, #32] @ f6e58 <__cxa_atexit@plt+0xeaa24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r5, sl, r8, asr r2 │ │ │ │ - @ instruction: 0x01dfbe94 │ │ │ │ - biceq r5, sl, r0, lsr r2 │ │ │ │ + biceq ip, r9, r0, asr #17 │ │ │ │ + bicseq r2, pc, r4, lsr pc @ │ │ │ │ + @ instruction: 0x01c9c898 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi edf4c <__cxa_atexit@plt+0xe1b18> │ │ │ │ - ldr r7, [pc, #52] @ edf60 <__cxa_atexit@plt+0xe1b2c> │ │ │ │ + bhi f6ea4 <__cxa_atexit@plt+0xeaa70> │ │ │ │ + ldr r7, [pc, #52] @ f6eb8 <__cxa_atexit@plt+0xeaa84> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq edf40 <__cxa_atexit@plt+0xe1b0c> │ │ │ │ + beq f6e98 <__cxa_atexit@plt+0xeaa64> │ │ │ │ mov r7, r8 │ │ │ │ - b edf74 <__cxa_atexit@plt+0xe1b40> │ │ │ │ + b f6ecc <__cxa_atexit@plt+0xeaa98> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ edf64 <__cxa_atexit@plt+0xe1b30> │ │ │ │ + ldr r7, [pc, #16] @ f6ebc <__cxa_atexit@plt+0xeaa88> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r5, sl, r0, lsl #4 │ │ │ │ - ldrdeq r5, [sl, #16] │ │ │ │ + biceq ip, r9, r8, ror #16 │ │ │ │ + biceq ip, r9, r8, lsr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq edfb4 <__cxa_atexit@plt+0xe1b80> │ │ │ │ + beq f6f0c <__cxa_atexit@plt+0xeaad8> │ │ │ │ cmp r3, #3 │ │ │ │ - bne edfdc <__cxa_atexit@plt+0xe1ba8> │ │ │ │ + bne f6f34 <__cxa_atexit@plt+0xeab00> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #3 │ │ │ │ - bne edff4 <__cxa_atexit@plt+0xe1bc0> │ │ │ │ - ldr r7, [pc, #220] @ ee080 <__cxa_atexit@plt+0xe1c4c> │ │ │ │ + bne f6f4c <__cxa_atexit@plt+0xeab18> │ │ │ │ + ldr r7, [pc, #220] @ f6fd8 <__cxa_atexit@plt+0xeaba4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #212] @ ee084 <__cxa_atexit@plt+0xe1c50> │ │ │ │ + ldr r0, [pc, #212] @ f6fdc <__cxa_atexit@plt+0xeaba8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ee050 <__cxa_atexit@plt+0xe1c1c> │ │ │ │ - ldr r2, [pc, #156] @ ee068 <__cxa_atexit@plt+0xe1c34> │ │ │ │ + bcc f6fa8 <__cxa_atexit@plt+0xeab74> │ │ │ │ + ldr r2, [pc, #156] @ f6fc0 <__cxa_atexit@plt+0xeab8c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #152] @ ee06c <__cxa_atexit@plt+0xe1c38> │ │ │ │ + ldr r8, [pc, #152] @ f6fc4 <__cxa_atexit@plt+0xeab90> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ - b ee018 <__cxa_atexit@plt+0xe1be4> │ │ │ │ - ldr r7, [pc, #124] @ ee060 <__cxa_atexit@plt+0xe1c2c> │ │ │ │ + b f6f70 <__cxa_atexit@plt+0xeab3c> │ │ │ │ + ldr r7, [pc, #124] @ f6fb8 <__cxa_atexit@plt+0xeab84> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #116] @ ee064 <__cxa_atexit@plt+0xe1c30> │ │ │ │ + ldr r0, [pc, #116] @ f6fbc <__cxa_atexit@plt+0xeab88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ee050 <__cxa_atexit@plt+0xe1c1c> │ │ │ │ - ldr r2, [pc, #108] @ ee078 <__cxa_atexit@plt+0xe1c44> │ │ │ │ + bcc f6fa8 <__cxa_atexit@plt+0xeab74> │ │ │ │ + ldr r2, [pc, #108] @ f6fd0 <__cxa_atexit@plt+0xeab9c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #104] @ ee07c <__cxa_atexit@plt+0xe1c48> │ │ │ │ + ldr r8, [pc, #104] @ f6fd4 <__cxa_atexit@plt+0xeaba0> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r1, [r7, #1] │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #76] @ ee070 <__cxa_atexit@plt+0xe1c3c> │ │ │ │ + ldr r2, [pc, #76] @ f6fc8 <__cxa_atexit@plt+0xeab94> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r0, [pc, #68] @ ee074 <__cxa_atexit@plt+0xe1c40> │ │ │ │ + ldr r0, [pc, #68] @ f6fcc <__cxa_atexit@plt+0xeab98> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ add r5, r5, #4 │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r5, sl, ip, lsl #2 │ │ │ │ - biceq r5, sl, r0, lsl #2 │ │ │ │ + biceq ip, r9, r4, ror r7 │ │ │ │ + biceq ip, r9, r8, ror #14 │ │ │ │ @ instruction: 0xfffffea8 │ │ │ │ - @ instruction: 0x01b2da3e │ │ │ │ - bicseq fp, pc, r4, ror sp @ │ │ │ │ - bicseq fp, pc, ip, ror #26 │ │ │ │ + @ instruction: 0x01b24d59 │ │ │ │ + bicseq r2, pc, r4, lsl lr @ │ │ │ │ + bicseq r2, pc, ip, lsl #28 │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - @ instruction: 0x01b2d9f1 │ │ │ │ - biceq r5, sl, r0, ror #2 │ │ │ │ - biceq r5, sl, r4, asr r1 │ │ │ │ + @ instruction: 0x01b24d0c │ │ │ │ + biceq ip, r9, r8, asr #15 │ │ │ │ + strheq ip, [r9, #124] @ 0x7c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ee0cc <__cxa_atexit@plt+0xe1c98> │ │ │ │ - ldr r7, [pc, #52] @ ee0e0 <__cxa_atexit@plt+0xe1cac> │ │ │ │ + bhi f7024 <__cxa_atexit@plt+0xeabf0> │ │ │ │ + ldr r7, [pc, #52] @ f7038 <__cxa_atexit@plt+0xeac04> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq ee0c0 <__cxa_atexit@plt+0xe1c8c> │ │ │ │ + beq f7018 <__cxa_atexit@plt+0xeabe4> │ │ │ │ mov r7, r8 │ │ │ │ - b ee0f0 <__cxa_atexit@plt+0xe1cbc> │ │ │ │ + b f7048 <__cxa_atexit@plt+0xeac14> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ ee0e4 <__cxa_atexit@plt+0xe1cb0> │ │ │ │ + ldr r7, [pc, #16] @ f703c <__cxa_atexit@plt+0xeac08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - @ instruction: 0x01ca509c │ │ │ │ + biceq ip, r9, r4, lsl #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq ee160 <__cxa_atexit@plt+0xe1d2c> │ │ │ │ + beq f70b8 <__cxa_atexit@plt+0xeac84> │ │ │ │ cmp r1, #3 │ │ │ │ - bne ee194 <__cxa_atexit@plt+0xe1d60> │ │ │ │ + bne f70ec <__cxa_atexit@plt+0xeacb8> │ │ │ │ bic r1, r2, #3 │ │ │ │ ldr r1, [r1] │ │ │ │ ldrh r1, [r1, #-2] │ │ │ │ cmp r1, #3 │ │ │ │ - bne ee1c0 <__cxa_atexit@plt+0xe1d8c> │ │ │ │ - ldr r2, [pc, #320] @ ee26c <__cxa_atexit@plt+0xe1e38> │ │ │ │ + bne f7118 <__cxa_atexit@plt+0xeace4> │ │ │ │ + ldr r2, [pc, #320] @ f71c4 <__cxa_atexit@plt+0xead90> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq ee1b4 <__cxa_atexit@plt+0xe1d80> │ │ │ │ + beq f710c <__cxa_atexit@plt+0xeacd8> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r7, #3 │ │ │ │ - bne ee238 <__cxa_atexit@plt+0xe1e04> │ │ │ │ - ldr r7, [pc, #280] @ ee270 <__cxa_atexit@plt+0xe1e3c> │ │ │ │ + bne f7190 <__cxa_atexit@plt+0xead5c> │ │ │ │ + ldr r7, [pc, #280] @ f71c8 <__cxa_atexit@plt+0xead94> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #248] @ ee260 <__cxa_atexit@plt+0xe1e2c> │ │ │ │ + ldr r3, [pc, #248] @ f71b8 <__cxa_atexit@plt+0xead84> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r2, #2] │ │ │ │ stm r5, {r3, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq ee208 <__cxa_atexit@plt+0xe1dd4> │ │ │ │ + beq f7160 <__cxa_atexit@plt+0xead2c> │ │ │ │ cmp r3, #1 │ │ │ │ - beq ee224 <__cxa_atexit@plt+0xe1df0> │ │ │ │ + beq f717c <__cxa_atexit@plt+0xead48> │ │ │ │ cmp r3, #2 │ │ │ │ - bne ee1f4 <__cxa_atexit@plt+0xe1dc0> │ │ │ │ + bne f714c <__cxa_atexit@plt+0xead18> │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r2, [pc, #184] @ ee254 <__cxa_atexit@plt+0xe1e20> │ │ │ │ + ldr r2, [pc, #184] @ f71ac <__cxa_atexit@plt+0xead78> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #1 │ │ │ │ - beq ee210 <__cxa_atexit@plt+0xe1ddc> │ │ │ │ + beq f7168 <__cxa_atexit@plt+0xead34> │ │ │ │ cmp r2, #0 │ │ │ │ - bne ee1f4 <__cxa_atexit@plt+0xe1dc0> │ │ │ │ + bne f714c <__cxa_atexit@plt+0xead18> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #156] @ ee264 <__cxa_atexit@plt+0xe1e30> │ │ │ │ + ldr r3, [pc, #156] @ f71bc <__cxa_atexit@plt+0xead88> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r2, #1] │ │ │ │ stm r5, {r3, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq ee208 <__cxa_atexit@plt+0xe1dd4> │ │ │ │ + beq f7160 <__cxa_atexit@plt+0xead2c> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq ee248 <__cxa_atexit@plt+0xe1e14> │ │ │ │ + beq f71a0 <__cxa_atexit@plt+0xead6c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne ee224 <__cxa_atexit@plt+0xe1df0> │ │ │ │ - ldr r7, [pc, #92] @ ee258 <__cxa_atexit@plt+0xe1e24> │ │ │ │ + bne f717c <__cxa_atexit@plt+0xead48> │ │ │ │ + ldr r7, [pc, #92] @ f71b0 <__cxa_atexit@plt+0xead7c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ ee25c <__cxa_atexit@plt+0xe1e28> │ │ │ │ + ldr r7, [pc, #68] @ f71b4 <__cxa_atexit@plt+0xead80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ ee268 <__cxa_atexit@plt+0xe1e34> │ │ │ │ + ldr r7, [pc, #60] @ f71c0 <__cxa_atexit@plt+0xead8c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ ee274 <__cxa_atexit@plt+0xe1e40> │ │ │ │ + ldr r7, [pc, #52] @ f71cc <__cxa_atexit@plt+0xead98> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ - bicseq fp, pc, r8, asr #29 │ │ │ │ - bicseq fp, pc, r8, lsr #29 │ │ │ │ + bicseq r2, pc, r0, lsr lr @ │ │ │ │ + bicseq r2, pc, ip, lsl lr @ │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - @ instruction: 0x01dfbe9c │ │ │ │ + bicseq r2, pc, r4, lsl #28 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - bicseq fp, pc, r8, ror #30 │ │ │ │ - bicseq fp, pc, r8, lsl #29 │ │ │ │ + ldrsbeq r2, [pc, #236] @ f72bc <__cxa_atexit@plt+0xeae88> │ │ │ │ + ldrsheq r2, [pc, #208] @ f72a4 <__cxa_atexit@plt+0xeae70> │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ - ldr r3, [pc, #32] @ ee2b0 <__cxa_atexit@plt+0xe1e7c> │ │ │ │ + ldr r3, [pc, #32] @ f7208 <__cxa_atexit@plt+0xeadd4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #28] @ ee2b4 <__cxa_atexit@plt+0xe1e80> │ │ │ │ + ldr r2, [pc, #28] @ f720c <__cxa_atexit@plt+0xeadd8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldrh r1, [r7, #-2] │ │ │ │ add r7, r2, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #3 │ │ │ │ addeq r7, r3, #2 │ │ │ │ bx r0 │ │ │ │ - bicseq fp, pc, r0, lsr lr @ │ │ │ │ - bicseq fp, pc, r0, lsr lr @ │ │ │ │ + bicseq r2, pc, r4, lsr #27 │ │ │ │ + @ instruction: 0x01df2d98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq ee2f0 <__cxa_atexit@plt+0xe1ebc> │ │ │ │ + beq f7248 <__cxa_atexit@plt+0xeae14> │ │ │ │ cmp r3, #3 │ │ │ │ - bne ee300 <__cxa_atexit@plt+0xe1ecc> │ │ │ │ - ldr r7, [pc, #52] @ ee318 <__cxa_atexit@plt+0xe1ee4> │ │ │ │ + bne f7258 <__cxa_atexit@plt+0xeae24> │ │ │ │ + ldr r7, [pc, #52] @ f7270 <__cxa_atexit@plt+0xeae3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ ee314 <__cxa_atexit@plt+0xe1ee0> │ │ │ │ + ldr r7, [pc, #12] @ f726c <__cxa_atexit@plt+0xeae38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq fp, pc, r0, asr #27 │ │ │ │ - bicseq fp, pc, r0, ror #27 │ │ │ │ + bicseq r2, pc, r8, lsr #26 │ │ │ │ + bicseq r2, pc, r8, asr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq ee348 <__cxa_atexit@plt+0xe1f14> │ │ │ │ + beq f72a0 <__cxa_atexit@plt+0xeae6c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne ee35c <__cxa_atexit@plt+0xe1f28> │ │ │ │ + bne f72b4 <__cxa_atexit@plt+0xeae80> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #36] @ ee374 <__cxa_atexit@plt+0xe1f40> │ │ │ │ + ldr r7, [pc, #36] @ f72cc <__cxa_atexit@plt+0xeae98> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee370 <__cxa_atexit@plt+0xe1f3c> │ │ │ │ + ldr r7, [pc, #12] @ f72c8 <__cxa_atexit@plt+0xeae94> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq fp, pc, r0, ror #26 │ │ │ │ - bicseq fp, pc, r8, ror sp @ │ │ │ │ + bicseq r2, pc, r8, asr #25 │ │ │ │ + bicseq r2, pc, r0, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ ee3ac <__cxa_atexit@plt+0xe1f78> │ │ │ │ + ldr r2, [pc, #36] @ f7304 <__cxa_atexit@plt+0xeaed0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ ee3b0 <__cxa_atexit@plt+0xe1f7c> │ │ │ │ + ldr r3, [pc, #32] @ f7308 <__cxa_atexit@plt+0xeaed4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #1 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq fp, pc, r8, lsr sp @ │ │ │ │ - bicseq fp, pc, r4, lsr sp @ │ │ │ │ + bicseq r2, pc, ip, lsr #25 │ │ │ │ + @ instruction: 0x01df2c9c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee400 <__cxa_atexit@plt+0xe1fcc> │ │ │ │ - ldr r3, [pc, #60] @ ee410 <__cxa_atexit@plt+0xe1fdc> │ │ │ │ + bhi f7358 <__cxa_atexit@plt+0xeaf24> │ │ │ │ + ldr r3, [pc, #60] @ f7368 <__cxa_atexit@plt+0xeaf34> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee3f0 <__cxa_atexit@plt+0xe1fbc> │ │ │ │ + beq f7348 <__cxa_atexit@plt+0xeaf14> │ │ │ │ ldr r7, [r8, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee414 <__cxa_atexit@plt+0xe1fe0> │ │ │ │ + ldr r7, [pc, #12] @ f736c <__cxa_atexit@plt+0xeaf38> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, ip, ror #26 │ │ │ │ + ldrdeq ip, [r9, #52] @ 0x34 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee480 <__cxa_atexit@plt+0xe204c> │ │ │ │ - ldr r3, [pc, #60] @ ee490 <__cxa_atexit@plt+0xe205c> │ │ │ │ + bhi f73d8 <__cxa_atexit@plt+0xeafa4> │ │ │ │ + ldr r3, [pc, #60] @ f73e8 <__cxa_atexit@plt+0xeafb4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee470 <__cxa_atexit@plt+0xe203c> │ │ │ │ + beq f73c8 <__cxa_atexit@plt+0xeaf94> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee494 <__cxa_atexit@plt+0xe2060> │ │ │ │ + ldr r7, [pc, #12] @ f73ec <__cxa_atexit@plt+0xeafb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strdeq r4, [sl, #192] @ 0xc0 │ │ │ │ + biceq ip, r9, r8, asr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee500 <__cxa_atexit@plt+0xe20cc> │ │ │ │ - ldr r3, [pc, #60] @ ee510 <__cxa_atexit@plt+0xe20dc> │ │ │ │ + bhi f7458 <__cxa_atexit@plt+0xeb024> │ │ │ │ + ldr r3, [pc, #60] @ f7468 <__cxa_atexit@plt+0xeb034> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee4f0 <__cxa_atexit@plt+0xe20bc> │ │ │ │ + beq f7448 <__cxa_atexit@plt+0xeb014> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee514 <__cxa_atexit@plt+0xe20e0> │ │ │ │ + ldr r7, [pc, #12] @ f746c <__cxa_atexit@plt+0xeb038> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r4, ror ip │ │ │ │ + ldrdeq ip, [r9, #44] @ 0x2c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee580 <__cxa_atexit@plt+0xe214c> │ │ │ │ - ldr r3, [pc, #60] @ ee590 <__cxa_atexit@plt+0xe215c> │ │ │ │ + bhi f74d8 <__cxa_atexit@plt+0xeb0a4> │ │ │ │ + ldr r3, [pc, #60] @ f74e8 <__cxa_atexit@plt+0xeb0b4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee570 <__cxa_atexit@plt+0xe213c> │ │ │ │ + beq f74c8 <__cxa_atexit@plt+0xeb094> │ │ │ │ ldr r7, [r8, #19] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee594 <__cxa_atexit@plt+0xe2160> │ │ │ │ + ldr r7, [pc, #12] @ f74ec <__cxa_atexit@plt+0xeb0b8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strdeq r4, [sl, #184] @ 0xb8 │ │ │ │ + biceq ip, r9, r0, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #19] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee600 <__cxa_atexit@plt+0xe21cc> │ │ │ │ - ldr r3, [pc, #60] @ ee610 <__cxa_atexit@plt+0xe21dc> │ │ │ │ + bhi f7558 <__cxa_atexit@plt+0xeb124> │ │ │ │ + ldr r3, [pc, #60] @ f7568 <__cxa_atexit@plt+0xeb134> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee5f0 <__cxa_atexit@plt+0xe21bc> │ │ │ │ + beq f7548 <__cxa_atexit@plt+0xeb114> │ │ │ │ ldr r7, [r8, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee614 <__cxa_atexit@plt+0xe21e0> │ │ │ │ + ldr r7, [pc, #12] @ f756c <__cxa_atexit@plt+0xeb138> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, ip, ror fp │ │ │ │ + biceq ip, r9, r4, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee678 <__cxa_atexit@plt+0xe2244> │ │ │ │ - ldr r3, [pc, #52] @ ee688 <__cxa_atexit@plt+0xe2254> │ │ │ │ + bhi f75d0 <__cxa_atexit@plt+0xeb19c> │ │ │ │ + ldr r3, [pc, #52] @ f75e0 <__cxa_atexit@plt+0xeb1ac> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee668 <__cxa_atexit@plt+0xe2234> │ │ │ │ + beq f75c0 <__cxa_atexit@plt+0xeb18c> │ │ │ │ ldr r7, [r8, #11] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee68c <__cxa_atexit@plt+0xe2258> │ │ │ │ + ldr r7, [pc, #12] @ f75e4 <__cxa_atexit@plt+0xeb1b0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r4, sl, r8, lsl #22 │ │ │ │ + biceq ip, r9, r0, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee6f0 <__cxa_atexit@plt+0xe22bc> │ │ │ │ - ldr r3, [pc, #60] @ ee700 <__cxa_atexit@plt+0xe22cc> │ │ │ │ + bhi f7648 <__cxa_atexit@plt+0xeb214> │ │ │ │ + ldr r3, [pc, #60] @ f7658 <__cxa_atexit@plt+0xeb224> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee6e0 <__cxa_atexit@plt+0xe22ac> │ │ │ │ + beq f7638 <__cxa_atexit@plt+0xeb204> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee704 <__cxa_atexit@plt+0xe22d0> │ │ │ │ + ldr r7, [pc, #12] @ f765c <__cxa_atexit@plt+0xeb228> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0x01ca4a94 │ │ │ │ + strdeq ip, [r9, #12] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee770 <__cxa_atexit@plt+0xe233c> │ │ │ │ - ldr r3, [pc, #60] @ ee780 <__cxa_atexit@plt+0xe234c> │ │ │ │ + bhi f76c8 <__cxa_atexit@plt+0xeb294> │ │ │ │ + ldr r3, [pc, #60] @ f76d8 <__cxa_atexit@plt+0xeb2a4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee760 <__cxa_atexit@plt+0xe232c> │ │ │ │ + beq f76b8 <__cxa_atexit@plt+0xeb284> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee784 <__cxa_atexit@plt+0xe2350> │ │ │ │ + ldr r7, [pc, #12] @ f76dc <__cxa_atexit@plt+0xeb2a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r8, lsl sl │ │ │ │ + biceq ip, r9, r0, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee7f0 <__cxa_atexit@plt+0xe23bc> │ │ │ │ - ldr r3, [pc, #60] @ ee800 <__cxa_atexit@plt+0xe23cc> │ │ │ │ + bhi f7748 <__cxa_atexit@plt+0xeb314> │ │ │ │ + ldr r3, [pc, #60] @ f7758 <__cxa_atexit@plt+0xeb324> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee7e0 <__cxa_atexit@plt+0xe23ac> │ │ │ │ + beq f7738 <__cxa_atexit@plt+0xeb304> │ │ │ │ ldr r7, [r8, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee804 <__cxa_atexit@plt+0xe23d0> │ │ │ │ + ldr r7, [pc, #12] @ f775c <__cxa_atexit@plt+0xeb328> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0x01ca499c │ │ │ │ + biceq ip, r9, r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee870 <__cxa_atexit@plt+0xe243c> │ │ │ │ - ldr r3, [pc, #60] @ ee880 <__cxa_atexit@plt+0xe244c> │ │ │ │ + bhi f77c8 <__cxa_atexit@plt+0xeb394> │ │ │ │ + ldr r3, [pc, #60] @ f77d8 <__cxa_atexit@plt+0xeb3a4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee860 <__cxa_atexit@plt+0xe242c> │ │ │ │ + beq f77b8 <__cxa_atexit@plt+0xeb384> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee884 <__cxa_atexit@plt+0xe2450> │ │ │ │ + ldr r7, [pc, #12] @ f77dc <__cxa_atexit@plt+0xeb3a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r0, lsr #18 │ │ │ │ + biceq fp, r9, r8, lsl #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee8e8 <__cxa_atexit@plt+0xe24b4> │ │ │ │ - ldr r3, [pc, #52] @ ee8f8 <__cxa_atexit@plt+0xe24c4> │ │ │ │ + bhi f7840 <__cxa_atexit@plt+0xeb40c> │ │ │ │ + ldr r3, [pc, #52] @ f7850 <__cxa_atexit@plt+0xeb41c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee8d8 <__cxa_atexit@plt+0xe24a4> │ │ │ │ + beq f7830 <__cxa_atexit@plt+0xeb3fc> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee8fc <__cxa_atexit@plt+0xe24c8> │ │ │ │ + ldr r7, [pc, #12] @ f7854 <__cxa_atexit@plt+0xeb420> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r4, sl, ip, lsr #17 │ │ │ │ + biceq fp, r9, r4, lsl pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee960 <__cxa_atexit@plt+0xe252c> │ │ │ │ - ldr r3, [pc, #60] @ ee970 <__cxa_atexit@plt+0xe253c> │ │ │ │ + bhi f78b8 <__cxa_atexit@plt+0xeb484> │ │ │ │ + ldr r3, [pc, #60] @ f78c8 <__cxa_atexit@plt+0xeb494> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee950 <__cxa_atexit@plt+0xe251c> │ │ │ │ + beq f78a8 <__cxa_atexit@plt+0xeb474> │ │ │ │ ldr r7, [r8, #39] @ 0x27 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee974 <__cxa_atexit@plt+0xe2540> │ │ │ │ + ldr r7, [pc, #12] @ f78cc <__cxa_atexit@plt+0xeb498> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r8, lsr r8 │ │ │ │ + biceq fp, r9, r0, lsr #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ee9e0 <__cxa_atexit@plt+0xe25ac> │ │ │ │ - ldr r3, [pc, #60] @ ee9f0 <__cxa_atexit@plt+0xe25bc> │ │ │ │ + bhi f7938 <__cxa_atexit@plt+0xeb504> │ │ │ │ + ldr r3, [pc, #60] @ f7948 <__cxa_atexit@plt+0xeb514> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq ee9d0 <__cxa_atexit@plt+0xe259c> │ │ │ │ + beq f7928 <__cxa_atexit@plt+0xeb4f4> │ │ │ │ ldr r7, [r8, #35] @ 0x23 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ee9f4 <__cxa_atexit@plt+0xe25c0> │ │ │ │ + ldr r7, [pc, #12] @ f794c <__cxa_atexit@plt+0xeb518> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strheq r4, [sl, #124] @ 0x7c │ │ │ │ + biceq fp, r9, r4, lsr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eea60 <__cxa_atexit@plt+0xe262c> │ │ │ │ - ldr r3, [pc, #60] @ eea70 <__cxa_atexit@plt+0xe263c> │ │ │ │ + bhi f79b8 <__cxa_atexit@plt+0xeb584> │ │ │ │ + ldr r3, [pc, #60] @ f79c8 <__cxa_atexit@plt+0xeb594> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eea50 <__cxa_atexit@plt+0xe261c> │ │ │ │ + beq f79a8 <__cxa_atexit@plt+0xeb574> │ │ │ │ ldr r7, [r8, #31] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eea74 <__cxa_atexit@plt+0xe2640> │ │ │ │ + ldr r7, [pc, #12] @ f79cc <__cxa_atexit@plt+0xeb598> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r0, asr #14 │ │ │ │ + biceq fp, r9, r8, lsr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #31] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eeae0 <__cxa_atexit@plt+0xe26ac> │ │ │ │ - ldr r3, [pc, #60] @ eeaf0 <__cxa_atexit@plt+0xe26bc> │ │ │ │ + bhi f7a38 <__cxa_atexit@plt+0xeb604> │ │ │ │ + ldr r3, [pc, #60] @ f7a48 <__cxa_atexit@plt+0xeb614> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eead0 <__cxa_atexit@plt+0xe269c> │ │ │ │ + beq f7a28 <__cxa_atexit@plt+0xeb5f4> │ │ │ │ ldr r7, [r8, #27] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eeaf4 <__cxa_atexit@plt+0xe26c0> │ │ │ │ + ldr r7, [pc, #12] @ f7a4c <__cxa_atexit@plt+0xeb618> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r4, asr #13 │ │ │ │ + biceq fp, r9, ip, lsr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #27] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eeb60 <__cxa_atexit@plt+0xe272c> │ │ │ │ - ldr r3, [pc, #60] @ eeb70 <__cxa_atexit@plt+0xe273c> │ │ │ │ + bhi f7ab8 <__cxa_atexit@plt+0xeb684> │ │ │ │ + ldr r3, [pc, #60] @ f7ac8 <__cxa_atexit@plt+0xeb694> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eeb50 <__cxa_atexit@plt+0xe271c> │ │ │ │ + beq f7aa8 <__cxa_atexit@plt+0xeb674> │ │ │ │ ldr r7, [r8, #23] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eeb74 <__cxa_atexit@plt+0xe2740> │ │ │ │ + ldr r7, [pc, #12] @ f7acc <__cxa_atexit@plt+0xeb698> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r8, asr #12 │ │ │ │ + strheq fp, [r9, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #23] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eebd8 <__cxa_atexit@plt+0xe27a4> │ │ │ │ - ldr r3, [pc, #52] @ eebe8 <__cxa_atexit@plt+0xe27b4> │ │ │ │ + bhi f7b30 <__cxa_atexit@plt+0xeb6fc> │ │ │ │ + ldr r3, [pc, #52] @ f7b40 <__cxa_atexit@plt+0xeb70c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eebc8 <__cxa_atexit@plt+0xe2794> │ │ │ │ + beq f7b20 <__cxa_atexit@plt+0xeb6ec> │ │ │ │ ldr r7, [r8, #19] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eebec <__cxa_atexit@plt+0xe27b8> │ │ │ │ + ldr r7, [pc, #12] @ f7b44 <__cxa_atexit@plt+0xeb710> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - ldrdeq r4, [sl, #84] @ 0x54 │ │ │ │ + biceq fp, r9, ip, lsr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #19] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eec48 <__cxa_atexit@plt+0xe2814> │ │ │ │ - ldr r3, [pc, #52] @ eec58 <__cxa_atexit@plt+0xe2824> │ │ │ │ + bhi f7ba0 <__cxa_atexit@plt+0xeb76c> │ │ │ │ + ldr r3, [pc, #52] @ f7bb0 <__cxa_atexit@plt+0xeb77c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eec38 <__cxa_atexit@plt+0xe2804> │ │ │ │ + beq f7b90 <__cxa_atexit@plt+0xeb75c> │ │ │ │ ldr r7, [r8, #15] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eec5c <__cxa_atexit@plt+0xe2828> │ │ │ │ + ldr r7, [pc, #12] @ f7bb4 <__cxa_atexit@plt+0xeb780> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r4, sl, r8, ror #10 │ │ │ │ + ldrdeq fp, [r9, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #15] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eecb8 <__cxa_atexit@plt+0xe2884> │ │ │ │ - ldr r3, [pc, #52] @ eecc8 <__cxa_atexit@plt+0xe2894> │ │ │ │ + bhi f7c10 <__cxa_atexit@plt+0xeb7dc> │ │ │ │ + ldr r3, [pc, #52] @ f7c20 <__cxa_atexit@plt+0xeb7ec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eeca8 <__cxa_atexit@plt+0xe2874> │ │ │ │ + beq f7c00 <__cxa_atexit@plt+0xeb7cc> │ │ │ │ ldr r7, [r8, #11] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eeccc <__cxa_atexit@plt+0xe2898> │ │ │ │ + ldr r7, [pc, #12] @ f7c24 <__cxa_atexit@plt+0xeb7f0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - strdeq r4, [sl, #76] @ 0x4c │ │ │ │ + biceq fp, r9, r4, ror #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eed30 <__cxa_atexit@plt+0xe28fc> │ │ │ │ - ldr r3, [pc, #60] @ eed40 <__cxa_atexit@plt+0xe290c> │ │ │ │ + bhi f7c88 <__cxa_atexit@plt+0xeb854> │ │ │ │ + ldr r3, [pc, #60] @ f7c98 <__cxa_atexit@plt+0xeb864> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eed20 <__cxa_atexit@plt+0xe28ec> │ │ │ │ + beq f7c78 <__cxa_atexit@plt+0xeb844> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eed44 <__cxa_atexit@plt+0xe2910> │ │ │ │ + ldr r7, [pc, #12] @ f7c9c <__cxa_atexit@plt+0xeb868> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, r8, lsl #9 │ │ │ │ + strdeq fp, [r9, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eedb0 <__cxa_atexit@plt+0xe297c> │ │ │ │ - ldr r3, [pc, #60] @ eedc0 <__cxa_atexit@plt+0xe298c> │ │ │ │ + bhi f7d08 <__cxa_atexit@plt+0xeb8d4> │ │ │ │ + ldr r3, [pc, #60] @ f7d18 <__cxa_atexit@plt+0xeb8e4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq eeda0 <__cxa_atexit@plt+0xe296c> │ │ │ │ + beq f7cf8 <__cxa_atexit@plt+0xeb8c4> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ eedc4 <__cxa_atexit@plt+0xe2990> │ │ │ │ + ldr r7, [pc, #12] @ f7d1c <__cxa_atexit@plt+0xeb8e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r4, sl, ip, lsl #8 │ │ │ │ + biceq fp, r9, r4, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc eee30 <__cxa_atexit@plt+0xe29fc> │ │ │ │ - ldr r3, [pc, #60] @ eee48 <__cxa_atexit@plt+0xe2a14> │ │ │ │ + bcc f7d88 <__cxa_atexit@plt+0xeb954> │ │ │ │ + ldr r3, [pc, #60] @ f7da0 <__cxa_atexit@plt+0xeb96c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ - ldr r2, [pc, #52] @ eee4c <__cxa_atexit@plt+0xe2a18> │ │ │ │ + ldr r2, [pc, #52] @ f7da4 <__cxa_atexit@plt+0xeb970> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r7, {r2, r8} │ │ │ │ str r3, [r7, #12] │ │ │ │ str r3, [r7, #16] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ eee50 <__cxa_atexit@plt+0xe2a1c> │ │ │ │ + ldr r7, [pc, #24] @ f7da8 <__cxa_atexit@plt+0xeb974> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq sl, pc, ip, asr pc @ │ │ │ │ - bicseq fp, pc, ip, asr #6 │ │ │ │ - @ instruction: 0x01ca4390 │ │ │ │ - biceq r4, sl, r0, asr #2 │ │ │ │ + ldrsheq r1, [pc, #252] @ f7ea4 <__cxa_atexit@plt+0xeba70> │ │ │ │ + bicseq r2, pc, r8, lsl r4 @ │ │ │ │ + strdeq fp, [r9, #152] @ 0x98 │ │ │ │ + biceq fp, r9, r8, lsr #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi eeea8 <__cxa_atexit@plt+0xe2a74> │ │ │ │ + bhi f7e00 <__cxa_atexit@plt+0xeb9cc> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq eeea0 <__cxa_atexit@plt+0xe2a6c> │ │ │ │ - ldr r8, [pc, #40] @ eeeb0 <__cxa_atexit@plt+0xe2a7c> │ │ │ │ + beq f7df8 <__cxa_atexit@plt+0xeb9c4> │ │ │ │ + ldr r8, [pc, #40] @ f7e08 <__cxa_atexit@plt+0xeb9d4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ eeeb4 <__cxa_atexit@plt+0xe2a80> │ │ │ │ + ldr r3, [pc, #36] @ f7e0c <__cxa_atexit@plt+0xeb9d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b2cb26 │ │ │ │ - ldrsbeq sl, [pc, #228] @ eefa0 <__cxa_atexit@plt+0xe2b6c> │ │ │ │ - biceq r4, sl, r8, lsl #6 │ │ │ │ + @ instruction: 0x01b23e41 │ │ │ │ + bicseq r1, pc, r4, ror pc @ │ │ │ │ + biceq fp, r9, r0, ror r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi eef50 <__cxa_atexit@plt+0xe2b1c> │ │ │ │ - ldr r3, [pc, #132] @ eef60 <__cxa_atexit@plt+0xe2b2c> │ │ │ │ + bhi f7ea8 <__cxa_atexit@plt+0xeba74> │ │ │ │ + ldr r3, [pc, #132] @ f7eb8 <__cxa_atexit@plt+0xeba84> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ and r3, r8, #3 │ │ │ │ add r2, pc, #4 │ │ │ │ ldr r3, [r2, r3, lsl #2] │ │ │ │ add pc, r2, r3 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ @@ -232117,234 +241291,234 @@ │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ - b eef30 <__cxa_atexit@plt+0xe2afc> │ │ │ │ + b f7e88 <__cxa_atexit@plt+0xeba54> │ │ │ │ bic r7, r8, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #2 │ │ │ │ - bne eef3c <__cxa_atexit@plt+0xe2b08> │ │ │ │ + bne f7e94 <__cxa_atexit@plt+0xeba60> │ │ │ │ ldr r7, [r8, #1] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ eef64 <__cxa_atexit@plt+0xe2b30> │ │ │ │ + ldr r7, [pc, #32] @ f7ebc <__cxa_atexit@plt+0xeba88> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #28] @ eef68 <__cxa_atexit@plt+0xe2b34> │ │ │ │ + ldr r0, [pc, #28] @ f7ec0 <__cxa_atexit@plt+0xeba8c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ eef6c <__cxa_atexit@plt+0xe2b38> │ │ │ │ + ldr r7, [pc, #20] @ f7ec4 <__cxa_atexit@plt+0xeba90> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - biceq r4, sl, r8, lsl #5 │ │ │ │ - biceq r4, sl, r0, lsl #5 │ │ │ │ - biceq r4, sl, r4, lsl #5 │ │ │ │ - biceq r4, sl, r4, asr r2 │ │ │ │ + strdeq fp, [r9, #128] @ 0x80 │ │ │ │ + biceq fp, r9, r8, ror #17 │ │ │ │ + biceq fp, r9, ip, ror #17 │ │ │ │ + strheq fp, [r9, #140] @ 0x8c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq eefc4 <__cxa_atexit@plt+0xe2b90> │ │ │ │ + beq f7f1c <__cxa_atexit@plt+0xebae8> │ │ │ │ cmp r3, #3 │ │ │ │ - bne eefac <__cxa_atexit@plt+0xe2b78> │ │ │ │ + bne f7f04 <__cxa_atexit@plt+0xebad0> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - bne eefac <__cxa_atexit@plt+0xe2b78> │ │ │ │ + bne f7f04 <__cxa_atexit@plt+0xebad0> │ │ │ │ ldr r7, [r7, #1] │ │ │ │ - b eefc8 <__cxa_atexit@plt+0xe2b94> │ │ │ │ - ldr r7, [pc, #36] @ eefd8 <__cxa_atexit@plt+0xe2ba4> │ │ │ │ + b f7f20 <__cxa_atexit@plt+0xebaec> │ │ │ │ + ldr r7, [pc, #36] @ f7f30 <__cxa_atexit@plt+0xebafc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #28] @ eefdc <__cxa_atexit@plt+0xe2ba8> │ │ │ │ + ldr r0, [pc, #28] @ f7f34 <__cxa_atexit@plt+0xebb00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - biceq r4, sl, r8, lsl r2 │ │ │ │ - biceq r4, sl, ip, lsl #4 │ │ │ │ + biceq fp, r9, r0, lsl #17 │ │ │ │ + biceq fp, r9, r4, ror r8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef014 <__cxa_atexit@plt+0xe2be0> │ │ │ │ + bhi f7f6c <__cxa_atexit@plt+0xebb38> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ef01c <__cxa_atexit@plt+0xe2be8> │ │ │ │ + ldr r1, [pc, #24] @ f7f74 <__cxa_atexit@plt+0xebb40> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sl, pc, r0, ror sp @ │ │ │ │ + bicseq r1, pc, r0, lsl lr @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ef074 <__cxa_atexit@plt+0xe2c40> │ │ │ │ - ldr r2, [pc, #60] @ ef084 <__cxa_atexit@plt+0xe2c50> │ │ │ │ + bcc f7fcc <__cxa_atexit@plt+0xebb98> │ │ │ │ + ldr r2, [pc, #60] @ f7fdc <__cxa_atexit@plt+0xebba8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #40] @ ef088 <__cxa_atexit@plt+0xe2c54> │ │ │ │ + ldr r2, [pc, #40] @ f7fe0 <__cxa_atexit@plt+0xebbac> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r8, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r1, r2, r3, r7} │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ - bicseq sl, pc, r4, asr #26 │ │ │ │ + bicseq r1, pc, r4, ror #27 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ef0d0 <__cxa_atexit@plt+0xe2c9c> │ │ │ │ - ldr r3, [pc, #52] @ ef0e8 <__cxa_atexit@plt+0xe2cb4> │ │ │ │ + bcc f8028 <__cxa_atexit@plt+0xebbf4> │ │ │ │ + ldr r3, [pc, #52] @ f8040 <__cxa_atexit@plt+0xebc0c> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r7, {r3, sl} │ │ │ │ str r9, [r7, #12] │ │ │ │ sub r3, r6, #7 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #20] @ ef0ec <__cxa_atexit@plt+0xe2cb8> │ │ │ │ + ldr r7, [pc, #20] @ f8044 <__cxa_atexit@plt+0xebc10> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ - biceq r4, sl, ip, lsl #2 │ │ │ │ + biceq fp, r9, r4, ror r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef124 <__cxa_atexit@plt+0xe2cf0> │ │ │ │ + bhi f807c <__cxa_atexit@plt+0xebc48> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ef12c <__cxa_atexit@plt+0xe2cf8> │ │ │ │ + ldr r1, [pc, #24] @ f8084 <__cxa_atexit@plt+0xebc50> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sl, pc, r0, ror #24 │ │ │ │ + bicseq r1, pc, r0, lsl #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef18c <__cxa_atexit@plt+0xe2d58> │ │ │ │ - ldr lr, [pc, #72] @ ef194 <__cxa_atexit@plt+0xe2d60> │ │ │ │ + bhi f80e4 <__cxa_atexit@plt+0xebcb0> │ │ │ │ + ldr lr, [pc, #72] @ f80ec <__cxa_atexit@plt+0xebcb8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #60] @ ef198 <__cxa_atexit@plt+0xe2d64> │ │ │ │ + ldr r1, [pc, #60] @ f80f0 <__cxa_atexit@plt+0xebcbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq ef17c <__cxa_atexit@plt+0xe2d48> │ │ │ │ + beq f80d4 <__cxa_atexit@plt+0xebca0> │ │ │ │ ldr r7, [r2, #7] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq sl, pc, r8, lsl ip @ │ │ │ │ + ldrheq r1, [pc, #200] @ f81c0 <__cxa_atexit@plt+0xebd8c> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc ef21c <__cxa_atexit@plt+0xe2de8> │ │ │ │ - ldr r7, [pc, #88] @ ef234 <__cxa_atexit@plt+0xe2e00> │ │ │ │ + bcc f8174 <__cxa_atexit@plt+0xebd40> │ │ │ │ + ldr r7, [pc, #88] @ f818c <__cxa_atexit@plt+0xebd58> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #84] @ ef238 <__cxa_atexit@plt+0xe2e04> │ │ │ │ + ldr r2, [pc, #84] @ f8190 <__cxa_atexit@plt+0xebd5c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r3, [r3, #24] │ │ │ │ - ldr r7, [pc, #48] @ ef23c <__cxa_atexit@plt+0xe2e08> │ │ │ │ + ldr r7, [pc, #48] @ f8194 <__cxa_atexit@plt+0xebd60> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #16]! │ │ │ │ mov r7, sl │ │ │ │ mov r9, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #28] @ ef240 <__cxa_atexit@plt+0xe2e0c> │ │ │ │ + ldr r7, [pc, #28] @ f8198 <__cxa_atexit@plt+0xebd64> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ - bicseq sl, pc, r8, lsr #26 │ │ │ │ - biceq r3, sl, r4, asr #31 │ │ │ │ + bicseq r1, pc, r8, asr #27 │ │ │ │ + biceq fp, r9, ip, lsr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ef2a4 <__cxa_atexit@plt+0xe2e70> │ │ │ │ + bne f81fc <__cxa_atexit@plt+0xebdc8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ef2ac <__cxa_atexit@plt+0xe2e78> │ │ │ │ - ldr r2, [pc, #76] @ ef2bc <__cxa_atexit@plt+0xe2e88> │ │ │ │ + bcc f8204 <__cxa_atexit@plt+0xebdd0> │ │ │ │ + ldr r2, [pc, #76] @ f8214 <__cxa_atexit@plt+0xebde0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #56] @ ef2c0 <__cxa_atexit@plt+0xe2e8c> │ │ │ │ + ldr r1, [pc, #56] @ f8218 <__cxa_atexit@plt+0xebde4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -232352,88 +241526,88 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - @ instruction: 0x01dfab98 │ │ │ │ + bicseq r1, pc, r8, lsr ip @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef2f8 <__cxa_atexit@plt+0xe2ec4> │ │ │ │ + bhi f8250 <__cxa_atexit@plt+0xebe1c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ef300 <__cxa_atexit@plt+0xe2ecc> │ │ │ │ + ldr r1, [pc, #24] @ f8258 <__cxa_atexit@plt+0xebe24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sl, pc, ip, lsl #21 │ │ │ │ + bicseq r1, pc, ip, lsr #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef360 <__cxa_atexit@plt+0xe2f2c> │ │ │ │ - ldr lr, [pc, #72] @ ef368 <__cxa_atexit@plt+0xe2f34> │ │ │ │ + bhi f82b8 <__cxa_atexit@plt+0xebe84> │ │ │ │ + ldr lr, [pc, #72] @ f82c0 <__cxa_atexit@plt+0xebe8c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #60] @ ef36c <__cxa_atexit@plt+0xe2f38> │ │ │ │ + ldr r1, [pc, #60] @ f82c4 <__cxa_atexit@plt+0xebe90> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq ef350 <__cxa_atexit@plt+0xe2f1c> │ │ │ │ + beq f82a8 <__cxa_atexit@plt+0xebe74> │ │ │ │ ldr r7, [r2, #7] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq sl, pc, r4, asr #20 │ │ │ │ + bicseq r1, pc, r4, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ef400 <__cxa_atexit@plt+0xe2fcc> │ │ │ │ + bhi f8358 <__cxa_atexit@plt+0xebf24> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ef40c <__cxa_atexit@plt+0xe2fd8> │ │ │ │ - ldr lr, [pc, #96] @ ef41c <__cxa_atexit@plt+0xe2fe8> │ │ │ │ + bcc f8364 <__cxa_atexit@plt+0xebf30> │ │ │ │ + ldr lr, [pc, #96] @ f8374 <__cxa_atexit@plt+0xebf40> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r0, [pc, #84] @ ef420 <__cxa_atexit@plt+0xe2fec> │ │ │ │ + ldr r0, [pc, #84] @ f8378 <__cxa_atexit@plt+0xebf44> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r9, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r3, [r3, #24] │ │ │ │ - ldr r7, [pc, #56] @ ef424 <__cxa_atexit@plt+0xe2ff0> │ │ │ │ + ldr r7, [pc, #56] @ f837c <__cxa_atexit@plt+0xebf48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #16]! │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov r9, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r6, r3 │ │ │ │ @@ -232441,31 +241615,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - bicseq sl, pc, r8, asr #22 │ │ │ │ + bicseq r1, pc, r8, ror #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ef488 <__cxa_atexit@plt+0xe3054> │ │ │ │ + bne f83e0 <__cxa_atexit@plt+0xebfac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ef490 <__cxa_atexit@plt+0xe305c> │ │ │ │ - ldr r2, [pc, #76] @ ef4a0 <__cxa_atexit@plt+0xe306c> │ │ │ │ + bcc f83e8 <__cxa_atexit@plt+0xebfb4> │ │ │ │ + ldr r2, [pc, #76] @ f83f8 <__cxa_atexit@plt+0xebfc4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #56] @ ef4a4 <__cxa_atexit@plt+0xe3070> │ │ │ │ + ldr r1, [pc, #56] @ f83fc <__cxa_atexit@plt+0xebfc8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -232473,92 +241647,92 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - ldrheq sl, [pc, #148] @ ef540 <__cxa_atexit@plt+0xe310c> │ │ │ │ + bicseq r1, pc, r4, asr sl @ │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ef4f0 <__cxa_atexit@plt+0xe30bc> │ │ │ │ - ldr r2, [pc, #56] @ ef508 <__cxa_atexit@plt+0xe30d4> │ │ │ │ + bcc f8448 <__cxa_atexit@plt+0xec014> │ │ │ │ + ldr r2, [pc, #56] @ f8460 <__cxa_atexit@plt+0xec02c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ stmib r7, {r2, r9} │ │ │ │ str r8, [r7, #12] │ │ │ │ sub r7, r6, #6 │ │ │ │ mov r8, sl │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ef50c <__cxa_atexit@plt+0xe30d8> │ │ │ │ + ldr r7, [pc, #20] @ f8464 <__cxa_atexit@plt+0xec030> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - strdeq r3, [sl, #196] @ 0xc4 │ │ │ │ + biceq fp, r9, ip, asr r3 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef5c8 <__cxa_atexit@plt+0xe3194> │ │ │ │ - ldr r7, [pc, #228] @ ef614 <__cxa_atexit@plt+0xe31e0> │ │ │ │ + bhi f8520 <__cxa_atexit@plt+0xec0ec> │ │ │ │ + ldr r7, [pc, #228] @ f856c <__cxa_atexit@plt+0xec138> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq ef5b8 <__cxa_atexit@plt+0xe3184> │ │ │ │ - ldr r1, [pc, #212] @ ef618 <__cxa_atexit@plt+0xe31e4> │ │ │ │ + beq f8510 <__cxa_atexit@plt+0xec0dc> │ │ │ │ + ldr r1, [pc, #212] @ f8570 <__cxa_atexit@plt+0xec13c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr lr, [sl, #3] │ │ │ │ mov r0, sl │ │ │ │ ldr sl, [sl, #7] │ │ │ │ ldr r9, [r0, #11] │ │ │ │ mov r2, r5 │ │ │ │ ldr r8, [r2, #-4]! │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r9, [r2, #-4] │ │ │ │ str r1, [r2] │ │ │ │ add r1, r6, #12 │ │ │ │ cmp r0, r1 │ │ │ │ - bcc ef5d8 <__cxa_atexit@plt+0xe31a4> │ │ │ │ - ldr r3, [pc, #160] @ ef61c <__cxa_atexit@plt+0xe31e8> │ │ │ │ + bcc f8530 <__cxa_atexit@plt+0xec0fc> │ │ │ │ + ldr r3, [pc, #160] @ f8574 <__cxa_atexit@plt+0xec140> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r6, {r3, lr} │ │ │ │ str r8, [r6, #12] │ │ │ │ sub r7, r1, #6 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc ef5fc <__cxa_atexit@plt+0xe31c8> │ │ │ │ - ldr r2, [pc, #140] @ ef628 <__cxa_atexit@plt+0xe31f4> │ │ │ │ + bcc f8554 <__cxa_atexit@plt+0xec120> │ │ │ │ + ldr r2, [pc, #140] @ f8580 <__cxa_atexit@plt+0xec14c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add lr, r6, #16 │ │ │ │ stm lr, {r2, r7, sl} │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r3, #11 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ ef624 <__cxa_atexit@plt+0xe31f0> │ │ │ │ + ldr r7, [pc, #84] @ f857c <__cxa_atexit@plt+0xec148> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ ef620 <__cxa_atexit@plt+0xe31ec> │ │ │ │ + ldr r7, [pc, #64] @ f8578 <__cxa_atexit@plt+0xec144> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r0, #12 │ │ │ │ ldr r2, [r4, #-8] │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r1 │ │ │ │ mov r9, lr │ │ │ │ @@ -232568,51 +241742,51 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, sl │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ - biceq r3, sl, ip, lsl #24 │ │ │ │ - biceq r3, sl, r0, lsr #24 │ │ │ │ - bicseq sl, pc, ip, asr #23 │ │ │ │ + biceq fp, r9, r4, ror r2 │ │ │ │ + biceq fp, r9, r8, lsl #5 │ │ │ │ + @ instruction: 0x01df1c98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #172] @ ef6e8 <__cxa_atexit@plt+0xe32b4> │ │ │ │ + ldr r2, [pc, #172] @ f8640 <__cxa_atexit@plt+0xec20c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ mov r1, r5 │ │ │ │ ldr r8, [r1, #4]! │ │ │ │ str r2, [r1] │ │ │ │ str r9, [r5] │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc ef6b0 <__cxa_atexit@plt+0xe327c> │ │ │ │ - ldr r7, [pc, #124] @ ef6ec <__cxa_atexit@plt+0xe32b8> │ │ │ │ + bcc f8608 <__cxa_atexit@plt+0xec1d4> │ │ │ │ + ldr r7, [pc, #124] @ f8644 <__cxa_atexit@plt+0xec210> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r8, [r6, #12] │ │ │ │ sub r7, r2, #6 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc ef6d0 <__cxa_atexit@plt+0xe329c> │ │ │ │ - ldr r2, [pc, #96] @ ef6f4 <__cxa_atexit@plt+0xe32c0> │ │ │ │ + bcc f8628 <__cxa_atexit@plt+0xec1f4> │ │ │ │ + ldr r2, [pc, #96] @ f864c <__cxa_atexit@plt+0xec218> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add lr, r6, #16 │ │ │ │ stm lr, {r2, r7, sl} │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ sub r7, r3, #11 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ ef6f0 <__cxa_atexit@plt+0xe32bc> │ │ │ │ + ldr r7, [pc, #56] @ f8648 <__cxa_atexit@plt+0xec214> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @@ -232620,110 +241794,110 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, sl │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ - biceq r3, sl, r4, lsr fp │ │ │ │ - ldrsbeq sl, [pc, #164] @ ef7a0 <__cxa_atexit@plt+0xe336c> │ │ │ │ + @ instruction: 0x01c9b19c │ │ │ │ + bicseq r1, pc, r0, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ef72c <__cxa_atexit@plt+0xe32f8> │ │ │ │ - ldr r2, [pc, #28] @ ef738 <__cxa_atexit@plt+0xe3304> │ │ │ │ + bcc f8684 <__cxa_atexit@plt+0xec250> │ │ │ │ + ldr r2, [pc, #28] @ f8690 <__cxa_atexit@plt+0xec25c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq sl, pc, ip, asr #20 │ │ │ │ + bicseq r1, pc, r8, lsl fp @ │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - b ef51c <__cxa_atexit@plt+0xe30e8> │ │ │ │ + b f8474 <__cxa_atexit@plt+0xec040> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef780 <__cxa_atexit@plt+0xe334c> │ │ │ │ + bhi f86d8 <__cxa_atexit@plt+0xec2a4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ ef788 <__cxa_atexit@plt+0xe3354> │ │ │ │ + ldr r1, [pc, #24] @ f86e0 <__cxa_atexit@plt+0xec2ac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sl, pc, r4, lsl #12 │ │ │ │ + bicseq r1, pc, r4, lsr #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef7e8 <__cxa_atexit@plt+0xe33b4> │ │ │ │ - ldr lr, [pc, #72] @ ef7f0 <__cxa_atexit@plt+0xe33bc> │ │ │ │ + bhi f8740 <__cxa_atexit@plt+0xec30c> │ │ │ │ + ldr lr, [pc, #72] @ f8748 <__cxa_atexit@plt+0xec314> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #60] @ ef7f4 <__cxa_atexit@plt+0xe33c0> │ │ │ │ + ldr r1, [pc, #60] @ f874c <__cxa_atexit@plt+0xec318> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq ef7d8 <__cxa_atexit@plt+0xe33a4> │ │ │ │ + beq f8730 <__cxa_atexit@plt+0xec2fc> │ │ │ │ ldr r7, [r2, #7] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrheq sl, [pc, #92] @ ef858 <__cxa_atexit@plt+0xe3424> │ │ │ │ + bicseq r1, pc, ip, asr r6 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ef888 <__cxa_atexit@plt+0xe3454> │ │ │ │ + bhi f87e0 <__cxa_atexit@plt+0xec3ac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ef894 <__cxa_atexit@plt+0xe3460> │ │ │ │ - ldr lr, [pc, #96] @ ef8a4 <__cxa_atexit@plt+0xe3470> │ │ │ │ + bcc f87ec <__cxa_atexit@plt+0xec3b8> │ │ │ │ + ldr lr, [pc, #96] @ f87fc <__cxa_atexit@plt+0xec3c8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r0, [pc, #84] @ ef8a8 <__cxa_atexit@plt+0xe3474> │ │ │ │ + ldr r0, [pc, #84] @ f8800 <__cxa_atexit@plt+0xec3cc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r9, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r3, [r3, #24] │ │ │ │ - ldr r7, [pc, #56] @ ef8ac <__cxa_atexit@plt+0xe3478> │ │ │ │ + ldr r7, [pc, #56] @ f8804 <__cxa_atexit@plt+0xec3d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #16]! │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov r9, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r6, r3 │ │ │ │ @@ -232731,31 +241905,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - bicseq sl, pc, r0, asr #13 │ │ │ │ + bicseq r1, pc, r0, ror #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ef910 <__cxa_atexit@plt+0xe34dc> │ │ │ │ + bne f8868 <__cxa_atexit@plt+0xec434> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ef918 <__cxa_atexit@plt+0xe34e4> │ │ │ │ - ldr r2, [pc, #76] @ ef928 <__cxa_atexit@plt+0xe34f4> │ │ │ │ + bcc f8870 <__cxa_atexit@plt+0xec43c> │ │ │ │ + ldr r2, [pc, #76] @ f8880 <__cxa_atexit@plt+0xec44c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #56] @ ef92c <__cxa_atexit@plt+0xe34f8> │ │ │ │ + ldr r1, [pc, #56] @ f8884 <__cxa_atexit@plt+0xec450> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -232763,39 +241937,39 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - bicseq sl, pc, ip, lsr #10 │ │ │ │ + bicseq r1, pc, ip, asr #11 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ef9d8 <__cxa_atexit@plt+0xe35a4> │ │ │ │ - ldr r7, [pc, #176] @ efa00 <__cxa_atexit@plt+0xe35cc> │ │ │ │ + bhi f8930 <__cxa_atexit@plt+0xec4fc> │ │ │ │ + ldr r7, [pc, #176] @ f8958 <__cxa_atexit@plt+0xec524> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq ef9c8 <__cxa_atexit@plt+0xe3594> │ │ │ │ + beq f8920 <__cxa_atexit@plt+0xec4ec> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc ef9e8 <__cxa_atexit@plt+0xe35b4> │ │ │ │ - ldr lr, [pc, #148] @ efa08 <__cxa_atexit@plt+0xe35d4> │ │ │ │ + bcc f8940 <__cxa_atexit@plt+0xec50c> │ │ │ │ + ldr lr, [pc, #148] @ f8960 <__cxa_atexit@plt+0xec52c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [sl, #3] │ │ │ │ ldr r9, [sl, #7] │ │ │ │ ldr r7, [sl, #11] │ │ │ │ ldr r8, [sl, #15] │ │ │ │ ldr r0, [sl, #19] │ │ │ │ sub r1, r2, #30 │ │ │ │ - ldr sl, [pc, #120] @ efa0c <__cxa_atexit@plt+0xe35d8> │ │ │ │ + ldr sl, [pc, #120] @ f8964 <__cxa_atexit@plt+0xec530> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str sl, [r6, #16] │ │ │ │ @@ -232806,132 +241980,132 @@ │ │ │ │ sub r7, r2, #19 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ efa04 <__cxa_atexit@plt+0xe35d0> │ │ │ │ + ldr r7, [pc, #36] @ f895c <__cxa_atexit@plt+0xec528> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #36 @ 0x24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - biceq r3, sl, r8, lsl r8 │ │ │ │ + biceq sl, r9, r0, lsl #29 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - bicseq sl, pc, r4, ror #13 │ │ │ │ + ldrheq r1, [pc, #124] @ f89e8 <__cxa_atexit@plt+0xec5b4> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc efa88 <__cxa_atexit@plt+0xe3654> │ │ │ │ + bcc f89e0 <__cxa_atexit@plt+0xec5ac> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ sub r1, r6, #30 │ │ │ │ - ldr sl, [pc, #72] @ efa94 <__cxa_atexit@plt+0xe3660> │ │ │ │ + ldr sl, [pc, #72] @ f89ec <__cxa_atexit@plt+0xec5b8> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ ldr lr, [r5, #-4] │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ - ldr r7, [pc, #56] @ efa98 <__cxa_atexit@plt+0xe3664> │ │ │ │ + ldr r7, [pc, #56] @ f89f0 <__cxa_atexit@plt+0xec5bc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str sl, [r3, #16] │ │ │ │ str r9, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq sl, pc, ip, lsr #12 │ │ │ │ + bicseq r1, pc, r4, lsl #14 │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - b ef93c <__cxa_atexit@plt+0xe3508> │ │ │ │ + b f8894 <__cxa_atexit@plt+0xec460> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - b ef93c <__cxa_atexit@plt+0xe3508> │ │ │ │ + b f8894 <__cxa_atexit@plt+0xec460> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi efb24 <__cxa_atexit@plt+0xe36f0> │ │ │ │ - ldr lr, [pc, #72] @ efb30 <__cxa_atexit@plt+0xe36fc> │ │ │ │ + bhi f8a7c <__cxa_atexit@plt+0xec648> │ │ │ │ + ldr lr, [pc, #72] @ f8a88 <__cxa_atexit@plt+0xec654> │ │ │ │ add lr, pc, lr │ │ │ │ add r3, r7, #8 │ │ │ │ ldm r3, {r0, r1, r3} │ │ │ │ - ldr r8, [pc, #60] @ efb34 <__cxa_atexit@plt+0xe3700> │ │ │ │ + ldr r8, [pc, #60] @ f8a8c <__cxa_atexit@plt+0xec658> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r2, #-20] @ 0xffffffec │ │ │ │ sub lr, r2, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r7, [r2, #-4] │ │ │ │ tst r3, #3 │ │ │ │ - beq efb18 <__cxa_atexit@plt+0xe36e4> │ │ │ │ + beq f8a70 <__cxa_atexit@plt+0xec63c> │ │ │ │ mov r7, r3 │ │ │ │ - b efb40 <__cxa_atexit@plt+0xe370c> │ │ │ │ + b f8a98 <__cxa_atexit@plt+0xec664> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq sl, pc, ip, ror r2 @ │ │ │ │ + bicseq r1, pc, ip, lsl r3 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc efbec <__cxa_atexit@plt+0xe37b8> │ │ │ │ - ldr lr, [pc, #184] @ efc14 <__cxa_atexit@plt+0xe37e0> │ │ │ │ + bcc f8b44 <__cxa_atexit@plt+0xec710> │ │ │ │ + ldr lr, [pc, #184] @ f8b6c <__cxa_atexit@plt+0xec738> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #180] @ efc18 <__cxa_atexit@plt+0xe37e4> │ │ │ │ + ldr r8, [pc, #180] @ f8b70 <__cxa_atexit@plt+0xec73c> │ │ │ │ add r8, pc, r8 │ │ │ │ add ip, r7, #3 │ │ │ │ ldm ip, {r9, sl, ip} │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ ldr r7, [r2, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r8, [r2, #4] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ sub r8, r6, #7 │ │ │ │ add r6, r3, #60 @ 0x3c │ │ │ │ cmp r1, r6 │ │ │ │ - bcc efbf8 <__cxa_atexit@plt+0xe37c4> │ │ │ │ - ldr r7, [pc, #124] @ efc20 <__cxa_atexit@plt+0xe37ec> │ │ │ │ + bcc f8b50 <__cxa_atexit@plt+0xec71c> │ │ │ │ + ldr r7, [pc, #124] @ f8b78 <__cxa_atexit@plt+0xec744> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #120] @ efc24 <__cxa_atexit@plt+0xe37f0> │ │ │ │ + ldr r2, [pc, #120] @ f8b7c <__cxa_atexit@plt+0xec748> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ efc28 <__cxa_atexit@plt+0xe37f4> │ │ │ │ + ldr r1, [pc, #116] @ f8b80 <__cxa_atexit@plt+0xec74c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r3, #16]! │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #24] │ │ │ │ str sl, [r3, #28] │ │ │ │ @@ -232942,195 +242116,195 @@ │ │ │ │ mov r8, r3 │ │ │ │ str r1, [r8, #16]! │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #28] @ efc1c <__cxa_atexit@plt+0xe37e8> │ │ │ │ + ldr r7, [pc, #28] @ f8b74 <__cxa_atexit@plt+0xec740> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff58 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - ldrdeq r3, [sl, #56] @ 0x38 │ │ │ │ + biceq sl, r9, r0, asr #20 │ │ │ │ @ instruction: 0xffff7fc8 │ │ │ │ @ instruction: 0xffff8074 │ │ │ │ @ instruction: 0xffff8030 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc efc60 <__cxa_atexit@plt+0xe382c> │ │ │ │ - ldr r2, [pc, #28] @ efc6c <__cxa_atexit@plt+0xe3838> │ │ │ │ + bcc f8bb8 <__cxa_atexit@plt+0xec784> │ │ │ │ + ldr r2, [pc, #28] @ f8bc4 <__cxa_atexit@plt+0xec790> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq sl, pc, r4, lsl r5 @ │ │ │ │ + bicseq r1, pc, r0, ror #11 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi efca0 <__cxa_atexit@plt+0xe386c> │ │ │ │ + bhi f8bf8 <__cxa_atexit@plt+0xec7c4> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - ldr r2, [pc, #20] @ efca8 <__cxa_atexit@plt+0xe3874> │ │ │ │ + ldr r2, [pc, #20] @ f8c00 <__cxa_atexit@plt+0xec7cc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b ef51c <__cxa_atexit@plt+0xe30e8> │ │ │ │ + b f8474 <__cxa_atexit@plt+0xec040> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sl, pc, r0, ror #1 │ │ │ │ + bicseq r1, pc, r0, lsl #3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi efd08 <__cxa_atexit@plt+0xe38d4> │ │ │ │ - ldr lr, [pc, #72] @ efd14 <__cxa_atexit@plt+0xe38e0> │ │ │ │ + bhi f8c60 <__cxa_atexit@plt+0xec82c> │ │ │ │ + ldr lr, [pc, #72] @ f8c6c <__cxa_atexit@plt+0xec838> │ │ │ │ add lr, pc, lr │ │ │ │ add r3, r7, #8 │ │ │ │ ldm r3, {r0, r1, r3} │ │ │ │ - ldr r8, [pc, #60] @ efd18 <__cxa_atexit@plt+0xe38e4> │ │ │ │ + ldr r8, [pc, #60] @ f8c70 <__cxa_atexit@plt+0xec83c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r2, #-20] @ 0xffffffec │ │ │ │ sub lr, r2, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r7, [r2, #-4] │ │ │ │ tst r3, #3 │ │ │ │ - beq efcfc <__cxa_atexit@plt+0xe38c8> │ │ │ │ + beq f8c54 <__cxa_atexit@plt+0xec820> │ │ │ │ mov r7, r3 │ │ │ │ - b efd24 <__cxa_atexit@plt+0xe38f0> │ │ │ │ + b f8c7c <__cxa_atexit@plt+0xec848> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - @ instruction: 0x01dfa098 │ │ │ │ + bicseq r1, pc, r8, lsr r1 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #140] @ efdb8 <__cxa_atexit@plt+0xe3984> │ │ │ │ + ldr r3, [pc, #140] @ f8d10 <__cxa_atexit@plt+0xec8dc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq efd8c <__cxa_atexit@plt+0xe3958> │ │ │ │ + beq f8ce4 <__cxa_atexit@plt+0xec8b0> │ │ │ │ cmp r3, #2 │ │ │ │ - bne efd94 <__cxa_atexit@plt+0xe3960> │ │ │ │ + bne f8cec <__cxa_atexit@plt+0xec8b8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc efda8 <__cxa_atexit@plt+0xe3974> │ │ │ │ - ldr r2, [pc, #100] @ efdc0 <__cxa_atexit@plt+0xe398c> │ │ │ │ + bcc f8d00 <__cxa_atexit@plt+0xec8cc> │ │ │ │ + ldr r2, [pc, #100] @ f8d18 <__cxa_atexit@plt+0xec8e4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr lr, [pc, #84] @ efdc4 <__cxa_atexit@plt+0xe3990> │ │ │ │ + ldr lr, [pc, #84] @ f8d1c <__cxa_atexit@plt+0xec8e8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldmdb r5, {r1, r2} │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, r7, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ efdbc <__cxa_atexit@plt+0xe3988> │ │ │ │ + ldr r7, [pc, #32] @ f8d14 <__cxa_atexit@plt+0xec8e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - bicseq sl, pc, ip, lsl r1 @ │ │ │ │ + ldrheq r1, [pc, #28] @ f8d38 <__cxa_atexit@plt+0xec904> │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ - bicseq sl, pc, r0, lsl r1 @ │ │ │ │ + ldrheq r1, [pc, #16] @ f8d34 <__cxa_atexit@plt+0xec900> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne efe24 <__cxa_atexit@plt+0xe39f0> │ │ │ │ + bne f8d7c <__cxa_atexit@plt+0xec948> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc efe38 <__cxa_atexit@plt+0xe3a04> │ │ │ │ - ldr r2, [pc, #88] @ efe4c <__cxa_atexit@plt+0xe3a18> │ │ │ │ + bcc f8d90 <__cxa_atexit@plt+0xec95c> │ │ │ │ + ldr r2, [pc, #88] @ f8da4 <__cxa_atexit@plt+0xec970> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr lr, [pc, #72] @ efe50 <__cxa_atexit@plt+0xe3a1c> │ │ │ │ + ldr lr, [pc, #72] @ f8da8 <__cxa_atexit@plt+0xec974> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldmdb r5, {r1, r2} │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, r7, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ efe48 <__cxa_atexit@plt+0xe3a14> │ │ │ │ + ldr r7, [pc, #28] @ f8da0 <__cxa_atexit@plt+0xec96c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq sl, pc, ip, lsl #1 │ │ │ │ + bicseq r1, pc, ip, lsr #2 │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - bicseq sl, pc, r8, ror r0 @ │ │ │ │ + bicseq r1, pc, r8, lsl r1 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov sl, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - b ef51c <__cxa_atexit@plt+0xe30e8> │ │ │ │ + b f8474 <__cxa_atexit@plt+0xec040> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi eff04 <__cxa_atexit@plt+0xe3ad0> │ │ │ │ - ldr lr, [pc, #148] @ eff24 <__cxa_atexit@plt+0xe3af0> │ │ │ │ + bhi f8e5c <__cxa_atexit@plt+0xeca28> │ │ │ │ + ldr lr, [pc, #148] @ f8e7c <__cxa_atexit@plt+0xeca48> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r2, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #136] @ eff28 <__cxa_atexit@plt+0xe3af4> │ │ │ │ + ldr r8, [pc, #136] @ f8e80 <__cxa_atexit@plt+0xeca4c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ sub lr, r5, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq efef8 <__cxa_atexit@plt+0xe3ac4> │ │ │ │ + beq f8e50 <__cxa_atexit@plt+0xeca1c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc eff10 <__cxa_atexit@plt+0xe3adc> │ │ │ │ - ldr r3, [pc, #92] @ eff2c <__cxa_atexit@plt+0xe3af8> │ │ │ │ + bcc f8e68 <__cxa_atexit@plt+0xeca34> │ │ │ │ + ldr r3, [pc, #92] @ f8e84 <__cxa_atexit@plt+0xeca50> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ ldr r0, [r5, #-12] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ str r3, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ @@ -233146,24 +242320,24 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - ldrsbeq r9, [pc, #228] @ f0014 <__cxa_atexit@plt+0xe3be0> │ │ │ │ + bicseq r0, pc, r4, ror pc @ │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc eff78 <__cxa_atexit@plt+0xe3b44> │ │ │ │ - ldr r2, [pc, #48] @ eff84 <__cxa_atexit@plt+0xe3b50> │ │ │ │ + bcc f8ed0 <__cxa_atexit@plt+0xeca9c> │ │ │ │ + ldr r2, [pc, #48] @ f8edc <__cxa_atexit@plt+0xecaa8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ @@ -233174,44 +242348,44 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi effc8 <__cxa_atexit@plt+0xe3b94> │ │ │ │ - ldr r1, [pc, #44] @ effd0 <__cxa_atexit@plt+0xe3b9c> │ │ │ │ + bhi f8f20 <__cxa_atexit@plt+0xecaec> │ │ │ │ + ldr r1, [pc, #44] @ f8f28 <__cxa_atexit@plt+0xecaf4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r0, [pc, #32] @ effd4 <__cxa_atexit@plt+0xe3ba0> │ │ │ │ + ldr r0, [pc, #32] @ f8f2c <__cxa_atexit@plt+0xecaf8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r1, [r5, #-12] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - bicseq r9, pc, r0, asr #27 │ │ │ │ + bicseq r0, pc, r0, ror #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f0030 <__cxa_atexit@plt+0xe3bfc> │ │ │ │ - ldr r2, [pc, #44] @ f0040 <__cxa_atexit@plt+0xe3c0c> │ │ │ │ + bcc f8f88 <__cxa_atexit@plt+0xecb54> │ │ │ │ + ldr r2, [pc, #44] @ f8f98 <__cxa_atexit@plt+0xecb64> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ mov r8, r3 │ │ │ │ @@ -233221,83 +242395,83 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f0078 <__cxa_atexit@plt+0xe3c44> │ │ │ │ + bhi f8fd0 <__cxa_atexit@plt+0xecb9c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ f0080 <__cxa_atexit@plt+0xe3c4c> │ │ │ │ + ldr r1, [pc, #24] @ f8fd8 <__cxa_atexit@plt+0xecba4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, ip, lsl #26 │ │ │ │ + bicseq r0, pc, ip, lsr #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f00e0 <__cxa_atexit@plt+0xe3cac> │ │ │ │ - ldr lr, [pc, #72] @ f00e8 <__cxa_atexit@plt+0xe3cb4> │ │ │ │ + bhi f9038 <__cxa_atexit@plt+0xecc04> │ │ │ │ + ldr lr, [pc, #72] @ f9040 <__cxa_atexit@plt+0xecc0c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #60] @ f00ec <__cxa_atexit@plt+0xe3cb8> │ │ │ │ + ldr r1, [pc, #60] @ f9044 <__cxa_atexit@plt+0xecc10> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq f00d0 <__cxa_atexit@plt+0xe3c9c> │ │ │ │ + beq f9028 <__cxa_atexit@plt+0xecbf4> │ │ │ │ ldr r7, [r2, #7] │ │ │ │ ldr r8, [r5, #-12] │ │ │ │ sub r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq r9, pc, r4, asr #25 │ │ │ │ + bicseq r0, pc, r4, ror #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f0180 <__cxa_atexit@plt+0xe3d4c> │ │ │ │ + bhi f90d8 <__cxa_atexit@plt+0xecca4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f018c <__cxa_atexit@plt+0xe3d58> │ │ │ │ - ldr lr, [pc, #96] @ f019c <__cxa_atexit@plt+0xe3d68> │ │ │ │ + bcc f90e4 <__cxa_atexit@plt+0xeccb0> │ │ │ │ + ldr lr, [pc, #96] @ f90f4 <__cxa_atexit@plt+0xeccc0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r0, [pc, #84] @ f01a0 <__cxa_atexit@plt+0xe3d6c> │ │ │ │ + ldr r0, [pc, #84] @ f90f8 <__cxa_atexit@plt+0xeccc4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r3, [r3, #24] │ │ │ │ - ldr r7, [pc, #56] @ f01a4 <__cxa_atexit@plt+0xe3d70> │ │ │ │ + ldr r7, [pc, #56] @ f90fc <__cxa_atexit@plt+0xeccc8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #16]! │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r6, r3 │ │ │ │ @@ -233305,31 +242479,31 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ - bicseq r9, pc, r8, asr #27 │ │ │ │ + bicseq r0, pc, r8, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f0208 <__cxa_atexit@plt+0xe3dd4> │ │ │ │ + bne f9160 <__cxa_atexit@plt+0xecd2c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f0210 <__cxa_atexit@plt+0xe3ddc> │ │ │ │ - ldr r2, [pc, #76] @ f0220 <__cxa_atexit@plt+0xe3dec> │ │ │ │ + bcc f9168 <__cxa_atexit@plt+0xecd34> │ │ │ │ + ldr r2, [pc, #76] @ f9178 <__cxa_atexit@plt+0xecd44> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #56] @ f0224 <__cxa_atexit@plt+0xe3df0> │ │ │ │ + ldr r1, [pc, #56] @ f917c <__cxa_atexit@plt+0xecd48> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -233337,116 +242511,116 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - bicseq r9, pc, r4, lsr ip @ │ │ │ │ + ldrsbeq r0, [pc, #196] @ f9248 <__cxa_atexit@plt+0xece14> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f025c <__cxa_atexit@plt+0xe3e28> │ │ │ │ + bhi f91b4 <__cxa_atexit@plt+0xecd80> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ f0264 <__cxa_atexit@plt+0xe3e30> │ │ │ │ + ldr r1, [pc, #24] @ f91bc <__cxa_atexit@plt+0xecd88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, r8, lsr #22 │ │ │ │ + bicseq r0, pc, r8, asr #23 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov sl, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f02b8 <__cxa_atexit@plt+0xe3e84> │ │ │ │ - ldr r7, [pc, #52] @ f02cc <__cxa_atexit@plt+0xe3e98> │ │ │ │ + bhi f9210 <__cxa_atexit@plt+0xecddc> │ │ │ │ + ldr r7, [pc, #52] @ f9224 <__cxa_atexit@plt+0xecdf0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq f02ac <__cxa_atexit@plt+0xe3e78> │ │ │ │ + beq f9204 <__cxa_atexit@plt+0xecdd0> │ │ │ │ mov r7, sl │ │ │ │ - b f04e4 <__cxa_atexit@plt+0xe40b0> │ │ │ │ + b f943c <__cxa_atexit@plt+0xed008> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f02d0 <__cxa_atexit@plt+0xe3e9c> │ │ │ │ + ldr r7, [pc, #16] @ f9228 <__cxa_atexit@plt+0xecdf4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #4 │ │ │ │ - biceq r2, sl, r0, asr #30 │ │ │ │ + biceq sl, r9, r8, lsr #11 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f0330 <__cxa_atexit@plt+0xe3efc> │ │ │ │ - ldr lr, [pc, #72] @ f033c <__cxa_atexit@plt+0xe3f08> │ │ │ │ + bhi f9288 <__cxa_atexit@plt+0xece54> │ │ │ │ + ldr lr, [pc, #72] @ f9294 <__cxa_atexit@plt+0xece60> │ │ │ │ add lr, pc, lr │ │ │ │ add r3, r7, #8 │ │ │ │ ldm r3, {r0, r1, r3} │ │ │ │ - ldr r8, [pc, #60] @ f0340 <__cxa_atexit@plt+0xe3f0c> │ │ │ │ + ldr r8, [pc, #60] @ f9298 <__cxa_atexit@plt+0xece64> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r2, #-20] @ 0xffffffec │ │ │ │ sub lr, r2, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r7, [r2, #-4] │ │ │ │ tst r3, #3 │ │ │ │ - beq f0324 <__cxa_atexit@plt+0xe3ef0> │ │ │ │ + beq f927c <__cxa_atexit@plt+0xece48> │ │ │ │ mov r7, r3 │ │ │ │ - b f034c <__cxa_atexit@plt+0xe3f18> │ │ │ │ + b f92a4 <__cxa_atexit@plt+0xece70> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq r9, pc, r0, ror sl @ │ │ │ │ + bicseq r0, pc, r0, lsl fp @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f03f8 <__cxa_atexit@plt+0xe3fc4> │ │ │ │ - ldr lr, [pc, #184] @ f0420 <__cxa_atexit@plt+0xe3fec> │ │ │ │ + bcc f9350 <__cxa_atexit@plt+0xecf1c> │ │ │ │ + ldr lr, [pc, #184] @ f9378 <__cxa_atexit@plt+0xecf44> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #180] @ f0424 <__cxa_atexit@plt+0xe3ff0> │ │ │ │ + ldr r8, [pc, #180] @ f937c <__cxa_atexit@plt+0xecf48> │ │ │ │ add r8, pc, r8 │ │ │ │ add ip, r7, #3 │ │ │ │ ldm ip, {r9, sl, ip} │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ ldr r7, [r2, #4] │ │ │ │ str ip, [r2] │ │ │ │ str r8, [r2, #4] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ sub r8, r6, #7 │ │ │ │ add r6, r3, #60 @ 0x3c │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f0404 <__cxa_atexit@plt+0xe3fd0> │ │ │ │ - ldr r7, [pc, #124] @ f042c <__cxa_atexit@plt+0xe3ff8> │ │ │ │ + bcc f935c <__cxa_atexit@plt+0xecf28> │ │ │ │ + ldr r7, [pc, #124] @ f9384 <__cxa_atexit@plt+0xecf50> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #120] @ f0430 <__cxa_atexit@plt+0xe3ffc> │ │ │ │ + ldr r2, [pc, #120] @ f9388 <__cxa_atexit@plt+0xecf54> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #116] @ f0434 <__cxa_atexit@plt+0xe4000> │ │ │ │ + ldr r1, [pc, #116] @ f938c <__cxa_atexit@plt+0xecf58> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r3, #16]! │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #24] │ │ │ │ str sl, [r3, #28] │ │ │ │ @@ -233457,123 +242631,123 @@ │ │ │ │ mov r8, r3 │ │ │ │ str r1, [r8, #16]! │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #28] @ f0428 <__cxa_atexit@plt+0xe3ff4> │ │ │ │ + ldr r7, [pc, #28] @ f9380 <__cxa_atexit@plt+0xecf4c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r5, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff08 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq r2, sl, ip, asr #23 │ │ │ │ + biceq sl, r9, r4, lsr r2 │ │ │ │ @ instruction: 0xffff77bc │ │ │ │ @ instruction: 0xffff7868 │ │ │ │ @ instruction: 0xffff7824 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f046c <__cxa_atexit@plt+0xe4038> │ │ │ │ - ldr r2, [pc, #28] @ f0478 <__cxa_atexit@plt+0xe4044> │ │ │ │ + bcc f93c4 <__cxa_atexit@plt+0xecf90> │ │ │ │ + ldr r2, [pc, #28] @ f93d0 <__cxa_atexit@plt+0xecf9c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq r9, pc, r8, lsl #26 │ │ │ │ + ldrsbeq r0, [pc, #212] @ f94ac <__cxa_atexit@plt+0xed078> │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f04c0 <__cxa_atexit@plt+0xe408c> │ │ │ │ - ldr r7, [pc, #52] @ f04d4 <__cxa_atexit@plt+0xe40a0> │ │ │ │ + bhi f9418 <__cxa_atexit@plt+0xecfe4> │ │ │ │ + ldr r7, [pc, #52] @ f942c <__cxa_atexit@plt+0xecff8> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq f04b4 <__cxa_atexit@plt+0xe4080> │ │ │ │ + beq f940c <__cxa_atexit@plt+0xecfd8> │ │ │ │ mov r7, sl │ │ │ │ - b f04e4 <__cxa_atexit@plt+0xe40b0> │ │ │ │ + b f943c <__cxa_atexit@plt+0xed008> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f04d8 <__cxa_atexit@plt+0xe40a4> │ │ │ │ + ldr r7, [pc, #16] @ f9430 <__cxa_atexit@plt+0xecffc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r2, sl, r8, lsr sp │ │ │ │ + biceq sl, r9, r0, lsr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #176 @ 0xb0 │ │ │ │ cmp r2, r8 │ │ │ │ - bcc f0630 <__cxa_atexit@plt+0xe41fc> │ │ │ │ + bcc f9588 <__cxa_atexit@plt+0xed154> │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r4, [r7, #3] │ │ │ │ add ip, r7, #7 │ │ │ │ ldm ip, {r2, r9, sl, ip} │ │ │ │ ldr r1, [r7, #23] │ │ │ │ ldr r0, [r7, #27] │ │ │ │ ldr lr, [r7, #31] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r7, #35] @ 0x23 │ │ │ │ ldr r3, [r7, #39] @ 0x27 │ │ │ │ - ldr r7, [pc, #284] @ f0640 <__cxa_atexit@plt+0xe420c> │ │ │ │ + ldr r7, [pc, #284] @ f9598 <__cxa_atexit@plt+0xed164> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r8, #111 @ 0x6f │ │ │ │ str r7, [r6, #168] @ 0xa8 │ │ │ │ str lr, [r6, #164] @ 0xa4 │ │ │ │ str r0, [r6, #160] @ 0xa0 │ │ │ │ str r1, [r6, #156] @ 0x9c │ │ │ │ sub r7, r8, #99 @ 0x63 │ │ │ │ str r7, [r6, #152] @ 0x98 │ │ │ │ sub r7, r8, #87 @ 0x57 │ │ │ │ str r7, [r6, #148] @ 0x94 │ │ │ │ str r2, [r6, #140] @ 0x8c │ │ │ │ - ldr r7, [pc, #236] @ f0644 <__cxa_atexit@plt+0xe4210> │ │ │ │ + ldr r7, [pc, #236] @ f959c <__cxa_atexit@plt+0xed168> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #132] @ 0x84 │ │ │ │ - ldr r0, [pc, #228] @ f0648 <__cxa_atexit@plt+0xe4214> │ │ │ │ + ldr r0, [pc, #228] @ f95a0 <__cxa_atexit@plt+0xed16c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r4, [r6, #128] @ 0x80 │ │ │ │ str r9, [r6, #104] @ 0x68 │ │ │ │ - ldr r1, [pc, #216] @ f064c <__cxa_atexit@plt+0xe4218> │ │ │ │ + ldr r1, [pc, #216] @ f95a4 <__cxa_atexit@plt+0xed170> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #212] @ f0650 <__cxa_atexit@plt+0xe421c> │ │ │ │ + ldr r2, [pc, #212] @ f95a8 <__cxa_atexit@plt+0xed174> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r9, [pc, #208] @ f0654 <__cxa_atexit@plt+0xe4220> │ │ │ │ + ldr r9, [pc, #208] @ f95ac <__cxa_atexit@plt+0xed178> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldmib r5, {r4, r7} │ │ │ │ - ldr lr, [pc, #200] @ f0658 <__cxa_atexit@plt+0xe4224> │ │ │ │ + ldr lr, [pc, #200] @ f95b0 <__cxa_atexit@plt+0xed17c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #124] @ 0x7c │ │ │ │ str r4, [r6, #120] @ 0x78 │ │ │ │ str r4, [r6, #108] @ 0x6c │ │ │ │ str ip, [r6, #80] @ 0x50 │ │ │ │ str r0, [r6, #84] @ 0x54 │ │ │ │ str sl, [r6, #88] @ 0x58 │ │ │ │ str r7, [r6, #92] @ 0x5c │ │ │ │ add r0, r6, #28 │ │ │ │ stm r0, {r4, r7, fp} │ │ │ │ - ldr r0, [pc, #160] @ f065c <__cxa_atexit@plt+0xe4228> │ │ │ │ + ldr r0, [pc, #160] @ f95b4 <__cxa_atexit@plt+0xed180> │ │ │ │ add r0, pc, r0 │ │ │ │ str r4, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r3, [r6, #16] │ │ │ │ mov r3, r6 │ │ │ │ str r1, [r3, #96]! @ 0x60 │ │ │ │ str r3, [r6, #144] @ 0x90 │ │ │ │ @@ -233585,15 +242759,15 @@ │ │ │ │ mov r3, r6 │ │ │ │ str r0, [r3, #40]! @ 0x28 │ │ │ │ add lr, r6, #48 @ 0x30 │ │ │ │ stm lr, {r4, r7, fp} │ │ │ │ str r9, [r6, #60] @ 0x3c │ │ │ │ str r3, [r6, #64] @ 0x40 │ │ │ │ str r1, [r6, #68] @ 0x44 │ │ │ │ - ldr r4, [pc, #84] @ f0660 <__cxa_atexit@plt+0xe422c> │ │ │ │ + ldr r4, [pc, #84] @ f95b8 <__cxa_atexit@plt+0xed184> │ │ │ │ add r4, pc, r4 │ │ │ │ str r4, [r6, #72] @ 0x48 │ │ │ │ str r7, [r6, #76] @ 0x4c │ │ │ │ str r6, [r6, #172] @ 0xac │ │ │ │ sub r7, r8, #39 @ 0x27 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r4, [sp, #4] │ │ │ │ @@ -233601,995 +242775,995 @@ │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ mov r6, #176 @ 0xb0 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff5a8 │ │ │ │ - bicseq r9, pc, r0, lsr #24 │ │ │ │ + bicseq r0, pc, ip, ror #25 │ │ │ │ @ instruction: 0xfffffbac │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ @ instruction: 0xfffffd5c │ │ │ │ - bicseq r9, pc, r0, lsr #16 │ │ │ │ + bicseq r0, pc, r0, asr #17 │ │ │ │ @ instruction: 0xfffff720 │ │ │ │ @ instruction: 0xfffff8b8 │ │ │ │ @ instruction: 0xfffff9e8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f06a8 <__cxa_atexit@plt+0xe4274> │ │ │ │ - ldr r7, [pc, #52] @ f06bc <__cxa_atexit@plt+0xe4288> │ │ │ │ + bhi f9600 <__cxa_atexit@plt+0xed1cc> │ │ │ │ + ldr r7, [pc, #52] @ f9614 <__cxa_atexit@plt+0xed1e0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq f069c <__cxa_atexit@plt+0xe4268> │ │ │ │ + beq f95f4 <__cxa_atexit@plt+0xed1c0> │ │ │ │ mov r7, sl │ │ │ │ - b f04e4 <__cxa_atexit@plt+0xe40b0> │ │ │ │ + b f943c <__cxa_atexit@plt+0xed008> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f06c0 <__cxa_atexit@plt+0xe428c> │ │ │ │ + ldr r7, [pc, #16] @ f9618 <__cxa_atexit@plt+0xed1e4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe58 │ │ │ │ - biceq r2, sl, r0, asr fp │ │ │ │ + strheq sl, [r9, #24] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f06fc <__cxa_atexit@plt+0xe42c8> │ │ │ │ - ldr r3, [pc, #40] @ f0714 <__cxa_atexit@plt+0xe42e0> │ │ │ │ + bcc f9654 <__cxa_atexit@plt+0xed220> │ │ │ │ + ldr r3, [pc, #40] @ f966c <__cxa_atexit@plt+0xed238> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f0718 <__cxa_atexit@plt+0xe42e4> │ │ │ │ + ldr r7, [pc, #20] @ f9670 <__cxa_atexit@plt+0xed23c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, r4, lsr r7 @ │ │ │ │ - biceq r2, sl, r4, lsl #22 │ │ │ │ + ldrsbeq r0, [pc, #116] @ f96e8 <__cxa_atexit@plt+0xed2b4> │ │ │ │ + biceq sl, r9, ip, ror #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ f073c <__cxa_atexit@plt+0xe4308> │ │ │ │ + ldr r7, [pc, #12] @ f9694 <__cxa_atexit@plt+0xed260> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, r8, lsl #15 │ │ │ │ + bicseq r0, pc, r8, lsr #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f07e4 <__cxa_atexit@plt+0xe43b0> │ │ │ │ - ldr sl, [pc, #148] @ f07fc <__cxa_atexit@plt+0xe43c8> │ │ │ │ + bcc f973c <__cxa_atexit@plt+0xed308> │ │ │ │ + ldr sl, [pc, #148] @ f9754 <__cxa_atexit@plt+0xed320> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r9, [pc, #144] @ f0800 <__cxa_atexit@plt+0xe43cc> │ │ │ │ + ldr r9, [pc, #144] @ f9758 <__cxa_atexit@plt+0xed324> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r1, [pc, #140] @ f0804 <__cxa_atexit@plt+0xe43d0> │ │ │ │ + ldr r1, [pc, #140] @ f975c <__cxa_atexit@plt+0xed328> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #136] @ f0808 <__cxa_atexit@plt+0xe43d4> │ │ │ │ + ldr r0, [pc, #136] @ f9760 <__cxa_atexit@plt+0xed32c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r2, r0, #1 │ │ │ │ str r2, [r7, #36] @ 0x24 │ │ │ │ - ldr r0, [pc, #124] @ f080c <__cxa_atexit@plt+0xe43d8> │ │ │ │ + ldr r0, [pc, #124] @ f9764 <__cxa_atexit@plt+0xed330> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r3, r0, #2 │ │ │ │ - ldr lr, [pc, #116] @ f0810 <__cxa_atexit@plt+0xe43dc> │ │ │ │ + ldr lr, [pc, #116] @ f9768 <__cxa_atexit@plt+0xed334> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r7, #44] @ 0x2c │ │ │ │ add r0, sl, #1 │ │ │ │ str r0, [r7, #40] @ 0x28 │ │ │ │ add r9, r9, #1 │ │ │ │ - ldr r0, [pc, #88] @ f0814 <__cxa_atexit@plt+0xe43e0> │ │ │ │ + ldr r0, [pc, #88] @ f976c <__cxa_atexit@plt+0xed338> │ │ │ │ add r0, pc, r0 │ │ │ │ add r0, r0, #1 │ │ │ │ str lr, [r7, #4] │ │ │ │ add lr, r7, #8 │ │ │ │ stm lr, {r1, r2, r8} │ │ │ │ str r0, [r7, #20] │ │ │ │ str r9, [r7, #24] │ │ │ │ str r3, [r7, #28] │ │ │ │ str r2, [r7, #32] │ │ │ │ sub r7, r6, #39 @ 0x27 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #44] @ f0818 <__cxa_atexit@plt+0xe43e4> │ │ │ │ + ldr r7, [pc, #44] @ f9770 <__cxa_atexit@plt+0xed33c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - biceq r2, sl, r8, lsr #21 │ │ │ │ - @ instruction: 0x01ca2a9c │ │ │ │ - strdeq r2, [sl, #140] @ 0x8c │ │ │ │ - bicseq r9, pc, r8, ror #11 │ │ │ │ - bicseq r9, pc, ip, asr #12 │ │ │ │ - ldrsbeq r9, [pc, #156] @ f08b4 <__cxa_atexit@plt+0xe4480> │ │ │ │ - biceq r2, sl, ip, asr #20 │ │ │ │ - biceq r2, sl, r4, lsr sl │ │ │ │ + biceq sl, r9, r0, lsl r1 │ │ │ │ + biceq sl, r9, r4, lsl #2 │ │ │ │ + biceq r9, r9, r4, ror #30 │ │ │ │ + bicseq r0, pc, r8, lsl #13 │ │ │ │ + bicseq r0, pc, ip, ror #13 │ │ │ │ + bicseq r0, pc, r8, lsr #21 │ │ │ │ + strheq sl, [r9, #4] │ │ │ │ + @ instruction: 0x01c9a09c │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #92 @ 0x5c │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f0920 <__cxa_atexit@plt+0xe44ec> │ │ │ │ - ldr r0, [pc, #244] @ f0938 <__cxa_atexit@plt+0xe4504> │ │ │ │ + bcc f9878 <__cxa_atexit@plt+0xed444> │ │ │ │ + ldr r0, [pc, #244] @ f9890 <__cxa_atexit@plt+0xed45c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r7, #4] │ │ │ │ - ldr r0, [pc, #236] @ f093c <__cxa_atexit@plt+0xe4508> │ │ │ │ + ldr r0, [pc, #236] @ f9894 <__cxa_atexit@plt+0xed460> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r7, #20] │ │ │ │ str sl, [r7, #80] @ 0x50 │ │ │ │ - ldr r0, [pc, #224] @ f0940 <__cxa_atexit@plt+0xe450c> │ │ │ │ + ldr r0, [pc, #224] @ f9898 <__cxa_atexit@plt+0xed464> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r2, r0, #2 │ │ │ │ - ldr r0, [pc, #216] @ f0944 <__cxa_atexit@plt+0xe4510> │ │ │ │ + ldr r0, [pc, #216] @ f989c <__cxa_atexit@plt+0xed468> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r1, r0, #1 │ │ │ │ ldr sl, [r5] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r1, [r7, #16] │ │ │ │ str r1, [r7, #12] │ │ │ │ str r1, [r7, #84] @ 0x54 │ │ │ │ str r2, [r7, #76] @ 0x4c │ │ │ │ - ldr lr, [pc, #184] @ f0948 <__cxa_atexit@plt+0xe4514> │ │ │ │ + ldr lr, [pc, #184] @ f98a0 <__cxa_atexit@plt+0xed46c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r7, #32] │ │ │ │ - ldr ip, [pc, #176] @ f094c <__cxa_atexit@plt+0xe4518> │ │ │ │ + ldr ip, [pc, #176] @ f98a4 <__cxa_atexit@plt+0xed470> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str ip, [r7, #28] │ │ │ │ sub r3, r6, #87 @ 0x57 │ │ │ │ str r3, [r7, #92] @ 0x5c │ │ │ │ sub r3, r6, #63 @ 0x3f │ │ │ │ str r3, [r7, #88] @ 0x58 │ │ │ │ sub ip, r6, #50 @ 0x32 │ │ │ │ sub r3, r6, #70 @ 0x46 │ │ │ │ - ldr r2, [pc, #144] @ f0950 <__cxa_atexit@plt+0xe451c> │ │ │ │ + ldr r2, [pc, #144] @ f98a8 <__cxa_atexit@plt+0xed474> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r7, #72] @ 0x48 │ │ │ │ - ldr r2, [pc, #132] @ f0954 <__cxa_atexit@plt+0xe4520> │ │ │ │ + ldr r2, [pc, #132] @ f98ac <__cxa_atexit@plt+0xed478> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r7, #68] @ 0x44 │ │ │ │ - ldr r2, [pc, #120] @ f0958 <__cxa_atexit@plt+0xe4524> │ │ │ │ + ldr r2, [pc, #120] @ f98b0 <__cxa_atexit@plt+0xed47c> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r3, [r7, #36] @ 0x24 │ │ │ │ str lr, [r7, #40] @ 0x28 │ │ │ │ str r8, [r7, #44] @ 0x2c │ │ │ │ str r1, [r7, #48] @ 0x30 │ │ │ │ - ldr r3, [pc, #96] @ f095c <__cxa_atexit@plt+0xe4528> │ │ │ │ + ldr r3, [pc, #96] @ f98b4 <__cxa_atexit@plt+0xed480> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r7, #52] @ 0x34 │ │ │ │ str r2, [r7, #56] @ 0x38 │ │ │ │ str ip, [r7, #60] @ 0x3c │ │ │ │ str r9, [r7, #64] @ 0x40 │ │ │ │ str r0, [r7, #8] │ │ │ │ str sl, [r7, #24] │ │ │ │ sub r7, r6, #39 @ 0x27 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ f0960 <__cxa_atexit@plt+0xe452c> │ │ │ │ + ldr r7, [pc, #56] @ f98b8 <__cxa_atexit@plt+0xed484> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #92 @ 0x5c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, r0, lsr #18 │ │ │ │ - bicseq r9, pc, r0, lsr r6 @ │ │ │ │ - bicseq r9, pc, ip, ror r5 @ │ │ │ │ - ldrsheq r9, [pc, #76] @ f0998 <__cxa_atexit@plt+0xe4564> │ │ │ │ - bicseq r9, pc, ip, lsl #10 │ │ │ │ - bicseq r9, pc, r8, lsl #10 │ │ │ │ - biceq r2, sl, ip, asr #18 │ │ │ │ - biceq r2, sl, r8, lsr r9 │ │ │ │ - @ instruction: 0x01ca2794 │ │ │ │ - bicseq r9, pc, ip, ror r8 @ │ │ │ │ - strdeq r2, [sl, #140] @ 0x8c │ │ │ │ + bicseq r0, pc, ip, ror #19 │ │ │ │ + ldrsbeq r0, [pc, #96] @ f98fc <__cxa_atexit@plt+0xed4c8> │ │ │ │ + bicseq r0, pc, ip, lsl r6 @ │ │ │ │ + @ instruction: 0x01df059c │ │ │ │ + bicseq r0, pc, ip, lsr #11 │ │ │ │ + bicseq r0, pc, r8, lsr #11 │ │ │ │ + strheq r9, [r9, #244] @ 0xf4 │ │ │ │ + biceq r9, r9, r0, lsr #31 │ │ │ │ + strdeq r9, [r9, #220] @ 0xdc │ │ │ │ + bicseq r0, pc, r8, asr #18 │ │ │ │ + biceq r9, r9, r4, ror #30 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov ip, fp │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f0a48 <__cxa_atexit@plt+0xe4614> │ │ │ │ - ldr r0, [pc, #212] @ f0a64 <__cxa_atexit@plt+0xe4630> │ │ │ │ + bcc f99a0 <__cxa_atexit@plt+0xed56c> │ │ │ │ + ldr r0, [pc, #212] @ f99bc <__cxa_atexit@plt+0xed588> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r1, [pc, #208] @ f0a68 <__cxa_atexit@plt+0xe4634> │ │ │ │ + ldr r1, [pc, #208] @ f99c0 <__cxa_atexit@plt+0xed58c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r7, #16] │ │ │ │ - ldr r1, [pc, #200] @ f0a6c <__cxa_atexit@plt+0xe4638> │ │ │ │ + ldr r1, [pc, #200] @ f99c4 <__cxa_atexit@plt+0xed590> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r7, #12] │ │ │ │ str r8, [r7, #8] │ │ │ │ - ldr r2, [pc, #184] @ f0a70 <__cxa_atexit@plt+0xe463c> │ │ │ │ + ldr r2, [pc, #184] @ f99c8 <__cxa_atexit@plt+0xed594> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r7, #4] │ │ │ │ - ldr r2, [pc, #176] @ f0a74 <__cxa_atexit@plt+0xe4640> │ │ │ │ + ldr r2, [pc, #176] @ f99cc <__cxa_atexit@plt+0xed598> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r8, r2, #2 │ │ │ │ - ldr r3, [pc, #168] @ f0a78 <__cxa_atexit@plt+0xe4644> │ │ │ │ + ldr r3, [pc, #168] @ f99d0 <__cxa_atexit@plt+0xed59c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r7, #32] │ │ │ │ str r1, [r7, #28] │ │ │ │ str r1, [r7, #24] │ │ │ │ ldr fp, [r5] │ │ │ │ sub r2, r6, #66 @ 0x42 │ │ │ │ sub lr, r6, #55 @ 0x37 │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r3, [pc, #136] @ f0a7c <__cxa_atexit@plt+0xe4648> │ │ │ │ + ldr r3, [pc, #136] @ f99d4 <__cxa_atexit@plt+0xed5a0> │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #1 │ │ │ │ str r3, [r7, #68] @ 0x44 │ │ │ │ str r0, [r7, #72] @ 0x48 │ │ │ │ - ldr r0, [pc, #120] @ f0a80 <__cxa_atexit@plt+0xe464c> │ │ │ │ + ldr r0, [pc, #120] @ f99d8 <__cxa_atexit@plt+0xed5a4> │ │ │ │ add r0, pc, r0 │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r3, [pc, #112] @ f0a84 <__cxa_atexit@plt+0xe4650> │ │ │ │ + ldr r3, [pc, #112] @ f99dc <__cxa_atexit@plt+0xed5a8> │ │ │ │ add r3, pc, r3 │ │ │ │ add r3, r3, #1 │ │ │ │ str lr, [r7, #36] @ 0x24 │ │ │ │ str r2, [r7, #40] @ 0x28 │ │ │ │ str r9, [r7, #44] @ 0x2c │ │ │ │ str r3, [r7, #48] @ 0x30 │ │ │ │ add lr, r7, #52 @ 0x34 │ │ │ │ stm lr, {r0, r8, sl} │ │ │ │ str r1, [r7, #64] @ 0x40 │ │ │ │ str fp, [r7, #20] │ │ │ │ sub r7, r6, #39 @ 0x27 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov fp, ip │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ f0a88 <__cxa_atexit@plt+0xe4654> │ │ │ │ + ldr r7, [pc, #56] @ f99e0 <__cxa_atexit@plt+0xed5ac> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov fp, ip │ │ │ │ bx r0 │ │ │ │ - biceq r2, sl, r4, ror #13 │ │ │ │ - bicseq r9, pc, ip, asr #15 │ │ │ │ - bicseq r9, pc, r4, asr #7 │ │ │ │ - bicseq r9, pc, r4, ror #7 │ │ │ │ - bicseq r9, pc, r8, lsl r4 @ │ │ │ │ - bicseq r9, pc, r8, lsr #15 │ │ │ │ - biceq r2, sl, ip, lsl r8 │ │ │ │ - biceq r2, sl, r4, lsl #16 │ │ │ │ - strdeq r2, [sl, #116] @ 0x74 │ │ │ │ - ldrdeq r2, [sl, #120] @ 0x78 │ │ │ │ + biceq r9, r9, ip, asr #26 │ │ │ │ + @ instruction: 0x01df0898 │ │ │ │ + bicseq r0, pc, r4, ror #8 │ │ │ │ + bicseq r0, pc, r4, lsl #9 │ │ │ │ + ldrheq r0, [pc, #72] @ f9a1c <__cxa_atexit@plt+0xed5e8> │ │ │ │ + bicseq r0, pc, r4, ror r8 @ │ │ │ │ + biceq r9, r9, r4, lsl #29 │ │ │ │ + biceq r9, r9, ip, ror #28 │ │ │ │ + biceq r9, r9, ip, asr lr │ │ │ │ + biceq r9, r9, r0, asr #28 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f0af4 <__cxa_atexit@plt+0xe46c0> │ │ │ │ + bcc f9a4c <__cxa_atexit@plt+0xed618> │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ - ldr lr, [pc, #80] @ f0b0c <__cxa_atexit@plt+0xe46d8> │ │ │ │ + ldr lr, [pc, #80] @ f9a64 <__cxa_atexit@plt+0xed630> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr ip, [pc, #76] @ f0b10 <__cxa_atexit@plt+0xe46dc> │ │ │ │ + ldr ip, [pc, #76] @ f9a68 <__cxa_atexit@plt+0xed634> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ sub r1, r6, #26 │ │ │ │ str ip, [r7, #4] │ │ │ │ str r8, [r7, #8] │ │ │ │ str lr, [r7, #12] │ │ │ │ str r9, [r7, #16] │ │ │ │ str r1, [r7, #20] │ │ │ │ str sl, [r7, #24] │ │ │ │ str r3, [r7, #28] │ │ │ │ str r2, [r7, #32] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f0b14 <__cxa_atexit@plt+0xe46e0> │ │ │ │ + ldr r7, [pc, #24] @ f9a6c <__cxa_atexit@plt+0xed638> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrheq r9, [pc, #92] @ f0b70 <__cxa_atexit@plt+0xe473c> │ │ │ │ - bicseq r9, pc, r8, lsr #13 │ │ │ │ - biceq r2, sl, r0, lsr r7 │ │ │ │ + @ instruction: 0x01df0694 │ │ │ │ + bicseq r0, pc, r4, ror r7 @ │ │ │ │ + @ instruction: 0x01c99d98 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f0b60 <__cxa_atexit@plt+0xe472c> │ │ │ │ - ldr r3, [pc, #56] @ f0b78 <__cxa_atexit@plt+0xe4744> │ │ │ │ + bcc f9ab8 <__cxa_atexit@plt+0xed684> │ │ │ │ + ldr r3, [pc, #56] @ f9ad0 <__cxa_atexit@plt+0xed69c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ - ldr r2, [pc, #48] @ f0b7c <__cxa_atexit@plt+0xe4748> │ │ │ │ + ldr r2, [pc, #48] @ f9ad4 <__cxa_atexit@plt+0xed6a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r7, {r2, r8, r9} │ │ │ │ str r3, [r7, #16] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f0b80 <__cxa_atexit@plt+0xe474c> │ │ │ │ + ldr r7, [pc, #24] @ f9ad8 <__cxa_atexit@plt+0xed6a4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r9, [pc, #40] @ f0ba8 <__cxa_atexit@plt+0xe4774> │ │ │ │ - bicseq r9, pc, ip, lsl r6 @ │ │ │ │ - biceq r2, sl, r8, asr #13 │ │ │ │ + bicseq r0, pc, r8, ror r3 @ │ │ │ │ + bicseq r0, pc, r8, ror #13 │ │ │ │ + biceq r9, r9, r0, lsr sp │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f0bc8 <__cxa_atexit@plt+0xe4794> │ │ │ │ - ldr r7, [pc, #52] @ f0bdc <__cxa_atexit@plt+0xe47a8> │ │ │ │ + bhi f9b20 <__cxa_atexit@plt+0xed6ec> │ │ │ │ + ldr r7, [pc, #52] @ f9b34 <__cxa_atexit@plt+0xed700> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ + beq f9b14 <__cxa_atexit@plt+0xed6e0> │ │ │ │ mov r7, r8 │ │ │ │ - b f0bec <__cxa_atexit@plt+0xe47b8> │ │ │ │ + b f9b44 <__cxa_atexit@plt+0xed710> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f0be0 <__cxa_atexit@plt+0xe47ac> │ │ │ │ + ldr r7, [pc, #16] @ f9b38 <__cxa_atexit@plt+0xed704> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r2, sl, ip, asr #25 │ │ │ │ + biceq sl, r9, r4, lsr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq f0c5c <__cxa_atexit@plt+0xe4828> │ │ │ │ + beq f9bb4 <__cxa_atexit@plt+0xed780> │ │ │ │ cmp r1, #3 │ │ │ │ - bne f0c94 <__cxa_atexit@plt+0xe4860> │ │ │ │ + bne f9bec <__cxa_atexit@plt+0xed7b8> │ │ │ │ bic r1, r2, #3 │ │ │ │ ldr r1, [r1] │ │ │ │ ldrh r1, [r1, #-2] │ │ │ │ cmp r1, #3 │ │ │ │ - bne f0cc8 <__cxa_atexit@plt+0xe4894> │ │ │ │ - ldr r2, [pc, #308] @ f0d5c <__cxa_atexit@plt+0xe4928> │ │ │ │ + bne f9c20 <__cxa_atexit@plt+0xed7ec> │ │ │ │ + ldr r2, [pc, #308] @ f9cb4 <__cxa_atexit@plt+0xed880> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f0cbc <__cxa_atexit@plt+0xe4888> │ │ │ │ + beq f9c14 <__cxa_atexit@plt+0xed7e0> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r7, #3 │ │ │ │ - bne f0d18 <__cxa_atexit@plt+0xe48e4> │ │ │ │ - ldr r7, [pc, #268] @ f0d60 <__cxa_atexit@plt+0xe492c> │ │ │ │ + bne f9c70 <__cxa_atexit@plt+0xed83c> │ │ │ │ + ldr r7, [pc, #268] @ f9cb8 <__cxa_atexit@plt+0xed884> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #228] @ f0d48 <__cxa_atexit@plt+0xe4914> │ │ │ │ + ldr r1, [pc, #228] @ f9ca0 <__cxa_atexit@plt+0xed86c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #2] │ │ │ │ stm r5, {r1, r8} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f0d10 <__cxa_atexit@plt+0xe48dc> │ │ │ │ + beq f9c68 <__cxa_atexit@plt+0xed834> │ │ │ │ cmp r2, #1 │ │ │ │ - beq f0cfc <__cxa_atexit@plt+0xe48c8> │ │ │ │ + beq f9c54 <__cxa_atexit@plt+0xed820> │ │ │ │ cmp r2, #2 │ │ │ │ - bne f0ca8 <__cxa_atexit@plt+0xe4874> │ │ │ │ - ldr r5, [pc, #192] @ f0d4c <__cxa_atexit@plt+0xe4918> │ │ │ │ + bne f9c00 <__cxa_atexit@plt+0xed7cc> │ │ │ │ + ldr r5, [pc, #192] @ f9ca4 <__cxa_atexit@plt+0xed870> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ - b f0d34 <__cxa_atexit@plt+0xe4900> │ │ │ │ - ldr r2, [pc, #164] @ f0d40 <__cxa_atexit@plt+0xe490c> │ │ │ │ + b f9c8c <__cxa_atexit@plt+0xed858> │ │ │ │ + ldr r2, [pc, #164] @ f9c98 <__cxa_atexit@plt+0xed864> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f0cbc <__cxa_atexit@plt+0xe4888> │ │ │ │ - ldr r7, [pc, #148] @ f0d44 <__cxa_atexit@plt+0xe4910> │ │ │ │ + beq f9c14 <__cxa_atexit@plt+0xed7e0> │ │ │ │ + ldr r7, [pc, #148] @ f9c9c <__cxa_atexit@plt+0xed868> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #128] @ f0d50 <__cxa_atexit@plt+0xe491c> │ │ │ │ + ldr r1, [pc, #128] @ f9ca8 <__cxa_atexit@plt+0xed874> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #1] │ │ │ │ stm r5, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq f0d10 <__cxa_atexit@plt+0xe48dc> │ │ │ │ + beq f9c68 <__cxa_atexit@plt+0xed834> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - beq f0d28 <__cxa_atexit@plt+0xe48f4> │ │ │ │ + beq f9c80 <__cxa_atexit@plt+0xed84c> │ │ │ │ cmp r2, #3 │ │ │ │ - beq f0ca8 <__cxa_atexit@plt+0xe4874> │ │ │ │ - ldr r7, [pc, #80] @ f0d54 <__cxa_atexit@plt+0xe4920> │ │ │ │ + beq f9c00 <__cxa_atexit@plt+0xed7cc> │ │ │ │ + ldr r7, [pc, #80] @ f9cac <__cxa_atexit@plt+0xed878> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ f0d64 <__cxa_atexit@plt+0xe4930> │ │ │ │ + ldr r7, [pc, #68] @ f9cbc <__cxa_atexit@plt+0xed888> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ f0d58 <__cxa_atexit@plt+0xe4924> │ │ │ │ + ldr r5, [pc, #40] @ f9cb0 <__cxa_atexit@plt+0xed87c> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, ror #4 │ │ │ │ - bicseq r9, pc, ip, lsr #2 │ │ │ │ + bicseq r0, pc, ip, asr #3 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsr r2 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - bicseq r9, pc, r4, lsl r1 @ │ │ │ │ + ldrheq r0, [pc, #20] @ f9cc8 <__cxa_atexit@plt+0xed894> │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ - bicseq r9, pc, r8, lsl #3 │ │ │ │ - ldrsheq r9, [pc, #8] @ f0d74 <__cxa_atexit@plt+0xe4940> │ │ │ │ + bicseq r0, pc, r8, lsr #4 │ │ │ │ + @ instruction: 0x01df0198 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ - ldr r3, [pc, #32] @ f0da0 <__cxa_atexit@plt+0xe496c> │ │ │ │ + ldr r3, [pc, #32] @ f9cf8 <__cxa_atexit@plt+0xed8c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #28] @ f0da4 <__cxa_atexit@plt+0xe4970> │ │ │ │ + ldr r2, [pc, #28] @ f9cfc <__cxa_atexit@plt+0xed8c8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldrh r1, [r7, #-2] │ │ │ │ add r7, r2, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #3 │ │ │ │ addeq r7, r3, #2 │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, ip, asr r0 @ │ │ │ │ - @ instruction: 0x01df9090 │ │ │ │ + ldrsheq r0, [pc, #12] @ f9d0c <__cxa_atexit@plt+0xed8d8> │ │ │ │ + bicseq r0, pc, r0, lsr r1 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq f0de0 <__cxa_atexit@plt+0xe49ac> │ │ │ │ + beq f9d38 <__cxa_atexit@plt+0xed904> │ │ │ │ cmp r3, #3 │ │ │ │ - bne f0df8 <__cxa_atexit@plt+0xe49c4> │ │ │ │ - ldr r7, [pc, #64] @ f0e14 <__cxa_atexit@plt+0xe49e0> │ │ │ │ + bne f9d50 <__cxa_atexit@plt+0xed91c> │ │ │ │ + ldr r7, [pc, #64] @ f9d6c <__cxa_atexit@plt+0xed938> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ f0e10 <__cxa_atexit@plt+0xe49dc> │ │ │ │ + ldr r3, [pc, #40] @ f9d68 <__cxa_atexit@plt+0xed934> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r3, [r5] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f0e0c <__cxa_atexit@plt+0xe49d8> │ │ │ │ + ldr r7, [pc, #12] @ f9d64 <__cxa_atexit@plt+0xed930> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r9, pc, r8, lsl r0 @ │ │ │ │ + ldrheq r0, [pc, #8] @ f9d74 <__cxa_atexit@plt+0xed940> │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - bicseq r9, pc, r8 │ │ │ │ + bicseq r0, pc, r8, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f0e4c <__cxa_atexit@plt+0xe4a18> │ │ │ │ + ldr r2, [pc, #36] @ f9da4 <__cxa_atexit@plt+0xed970> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f0e50 <__cxa_atexit@plt+0xe4a1c> │ │ │ │ + ldr r3, [pc, #32] @ f9da8 <__cxa_atexit@plt+0xed974> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldrsheq r8, [pc, #240] @ f0f44 <__cxa_atexit@plt+0xe4b10> │ │ │ │ - bicseq r8, pc, ip, lsr #31 │ │ │ │ + @ instruction: 0x01df0090 │ │ │ │ + bicseq r0, pc, ip, asr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f0e88 <__cxa_atexit@plt+0xe4a54> │ │ │ │ + beq f9de0 <__cxa_atexit@plt+0xed9ac> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f0e9c <__cxa_atexit@plt+0xe4a68> │ │ │ │ - ldr r3, [pc, #64] @ f0eb8 <__cxa_atexit@plt+0xe4a84> │ │ │ │ + bne f9df4 <__cxa_atexit@plt+0xed9c0> │ │ │ │ + ldr r3, [pc, #64] @ f9e10 <__cxa_atexit@plt+0xed9dc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #36] @ f0eb4 <__cxa_atexit@plt+0xe4a80> │ │ │ │ + ldr r7, [pc, #36] @ f9e0c <__cxa_atexit@plt+0xed9d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f0eb0 <__cxa_atexit@plt+0xe4a7c> │ │ │ │ + ldr r7, [pc, #12] @ f9e08 <__cxa_atexit@plt+0xed9d4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r8, lsr pc @ │ │ │ │ - bicseq r8, pc, r8, lsl #31 │ │ │ │ + ldrsbeq pc, [lr, #248] @ 0xf8 @ │ │ │ │ + bicseq r0, pc, r8, lsr #32 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f0ef0 <__cxa_atexit@plt+0xe4abc> │ │ │ │ + ldr r2, [pc, #36] @ f9e48 <__cxa_atexit@plt+0xeda14> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f0ef4 <__cxa_atexit@plt+0xe4ac0> │ │ │ │ + ldr r3, [pc, #32] @ f9e4c <__cxa_atexit@plt+0xeda18> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, ip, asr #30 │ │ │ │ - bicseq r8, pc, r8, lsl #30 │ │ │ │ + bicseq pc, lr, ip, ror #31 │ │ │ │ + bicseq pc, lr, r8, lsr #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ f0f14 <__cxa_atexit@plt+0xe4ae0> │ │ │ │ + ldr r7, [pc, #12] @ f9e6c <__cxa_atexit@plt+0xeda38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r8, [pc, #228] @ f1000 <__cxa_atexit@plt+0xe4bcc> │ │ │ │ + bicseq pc, lr, r4, ror pc @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f0f5c <__cxa_atexit@plt+0xe4b28> │ │ │ │ - ldr r7, [pc, #52] @ f0f70 <__cxa_atexit@plt+0xe4b3c> │ │ │ │ + bhi f9eb4 <__cxa_atexit@plt+0xeda80> │ │ │ │ + ldr r7, [pc, #52] @ f9ec8 <__cxa_atexit@plt+0xeda94> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq f0f50 <__cxa_atexit@plt+0xe4b1c> │ │ │ │ + beq f9ea8 <__cxa_atexit@plt+0xeda74> │ │ │ │ mov r7, r8 │ │ │ │ - b f0f80 <__cxa_atexit@plt+0xe4b4c> │ │ │ │ + b f9ed8 <__cxa_atexit@plt+0xedaa4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f0f74 <__cxa_atexit@plt+0xe4b40> │ │ │ │ + ldr r7, [pc, #16] @ f9ecc <__cxa_atexit@plt+0xeda98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r2, sl, ip, lsr r9 │ │ │ │ + biceq r9, r9, r4, lsr #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq f0ff0 <__cxa_atexit@plt+0xe4bbc> │ │ │ │ + beq f9f48 <__cxa_atexit@plt+0xedb14> │ │ │ │ cmp r1, #3 │ │ │ │ - bne f1028 <__cxa_atexit@plt+0xe4bf4> │ │ │ │ + bne f9f80 <__cxa_atexit@plt+0xedb4c> │ │ │ │ bic r1, r2, #3 │ │ │ │ ldr r1, [r1] │ │ │ │ ldrh r1, [r1, #-2] │ │ │ │ cmp r1, #3 │ │ │ │ - bne f105c <__cxa_atexit@plt+0xe4c28> │ │ │ │ - ldr r2, [pc, #308] @ f10f0 <__cxa_atexit@plt+0xe4cbc> │ │ │ │ + bne f9fb4 <__cxa_atexit@plt+0xedb80> │ │ │ │ + ldr r2, [pc, #308] @ fa048 <__cxa_atexit@plt+0xedc14> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f1050 <__cxa_atexit@plt+0xe4c1c> │ │ │ │ + beq f9fa8 <__cxa_atexit@plt+0xedb74> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r7, #3 │ │ │ │ - bne f10ac <__cxa_atexit@plt+0xe4c78> │ │ │ │ - ldr r7, [pc, #268] @ f10f4 <__cxa_atexit@plt+0xe4cc0> │ │ │ │ + bne fa004 <__cxa_atexit@plt+0xedbd0> │ │ │ │ + ldr r7, [pc, #268] @ fa04c <__cxa_atexit@plt+0xedc18> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #228] @ f10dc <__cxa_atexit@plt+0xe4ca8> │ │ │ │ + ldr r1, [pc, #228] @ fa034 <__cxa_atexit@plt+0xedc00> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #2] │ │ │ │ stm r5, {r1, r8} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f10a4 <__cxa_atexit@plt+0xe4c70> │ │ │ │ + beq f9ffc <__cxa_atexit@plt+0xedbc8> │ │ │ │ cmp r2, #1 │ │ │ │ - beq f1090 <__cxa_atexit@plt+0xe4c5c> │ │ │ │ + beq f9fe8 <__cxa_atexit@plt+0xedbb4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne f103c <__cxa_atexit@plt+0xe4c08> │ │ │ │ - ldr r5, [pc, #192] @ f10e0 <__cxa_atexit@plt+0xe4cac> │ │ │ │ + bne f9f94 <__cxa_atexit@plt+0xedb60> │ │ │ │ + ldr r5, [pc, #192] @ fa038 <__cxa_atexit@plt+0xedc04> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ - b f10c8 <__cxa_atexit@plt+0xe4c94> │ │ │ │ - ldr r2, [pc, #164] @ f10d4 <__cxa_atexit@plt+0xe4ca0> │ │ │ │ + b fa020 <__cxa_atexit@plt+0xedbec> │ │ │ │ + ldr r2, [pc, #164] @ fa02c <__cxa_atexit@plt+0xedbf8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f1050 <__cxa_atexit@plt+0xe4c1c> │ │ │ │ - ldr r7, [pc, #148] @ f10d8 <__cxa_atexit@plt+0xe4ca4> │ │ │ │ + beq f9fa8 <__cxa_atexit@plt+0xedb74> │ │ │ │ + ldr r7, [pc, #148] @ fa030 <__cxa_atexit@plt+0xedbfc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #128] @ f10e4 <__cxa_atexit@plt+0xe4cb0> │ │ │ │ + ldr r1, [pc, #128] @ fa03c <__cxa_atexit@plt+0xedc08> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #1] │ │ │ │ stm r5, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq f10a4 <__cxa_atexit@plt+0xe4c70> │ │ │ │ + beq f9ffc <__cxa_atexit@plt+0xedbc8> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - beq f10bc <__cxa_atexit@plt+0xe4c88> │ │ │ │ + beq fa014 <__cxa_atexit@plt+0xedbe0> │ │ │ │ cmp r2, #3 │ │ │ │ - beq f103c <__cxa_atexit@plt+0xe4c08> │ │ │ │ - ldr r7, [pc, #80] @ f10e8 <__cxa_atexit@plt+0xe4cb4> │ │ │ │ + beq f9f94 <__cxa_atexit@plt+0xedb60> │ │ │ │ + ldr r7, [pc, #80] @ fa040 <__cxa_atexit@plt+0xedc0c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ f10f8 <__cxa_atexit@plt+0xe4cc4> │ │ │ │ + ldr r7, [pc, #68] @ fa050 <__cxa_atexit@plt+0xedc1c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ f10ec <__cxa_atexit@plt+0xe4cb8> │ │ │ │ + ldr r5, [pc, #40] @ fa044 <__cxa_atexit@plt+0xedc10> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, ror #4 │ │ │ │ - ldrsbeq r8, [pc, #212] @ f11b4 <__cxa_atexit@plt+0xe4d80> │ │ │ │ + bicseq pc, lr, r4, ror lr @ │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsr r2 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - bicseq r8, pc, r4, asr #26 │ │ │ │ + bicseq pc, lr, r4, ror #27 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ - bicseq r8, pc, r0, lsr lr @ │ │ │ │ - bicseq r8, pc, r8, lsr #26 │ │ │ │ + ldrsbeq pc, [lr, #224] @ 0xe0 @ │ │ │ │ + bicseq pc, lr, r8, asr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ - ldr r3, [pc, #32] @ f1134 <__cxa_atexit@plt+0xe4d00> │ │ │ │ + ldr r3, [pc, #32] @ fa08c <__cxa_atexit@plt+0xedc58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #28] @ f1138 <__cxa_atexit@plt+0xe4d04> │ │ │ │ + ldr r2, [pc, #28] @ fa090 <__cxa_atexit@plt+0xedc5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldrh r1, [r7, #-2] │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #3 │ │ │ │ addeq r7, r3, #1 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r4, lsl #26 │ │ │ │ - bicseq r8, pc, r0, asr #25 │ │ │ │ + bicseq pc, lr, r4, lsr #27 │ │ │ │ + bicseq pc, lr, r0, ror #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq f1174 <__cxa_atexit@plt+0xe4d40> │ │ │ │ + beq fa0cc <__cxa_atexit@plt+0xedc98> │ │ │ │ cmp r3, #3 │ │ │ │ - bne f118c <__cxa_atexit@plt+0xe4d58> │ │ │ │ - ldr r7, [pc, #64] @ f11a8 <__cxa_atexit@plt+0xe4d74> │ │ │ │ + bne fa0e4 <__cxa_atexit@plt+0xedcb0> │ │ │ │ + ldr r7, [pc, #64] @ fa100 <__cxa_atexit@plt+0xedccc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ f11a4 <__cxa_atexit@plt+0xe4d70> │ │ │ │ + ldr r3, [pc, #40] @ fa0fc <__cxa_atexit@plt+0xedcc8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r3, [r5] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f11a0 <__cxa_atexit@plt+0xe4d6c> │ │ │ │ + ldr r7, [pc, #12] @ fa0f8 <__cxa_atexit@plt+0xedcc4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r8, asr #24 │ │ │ │ + bicseq pc, lr, r8, ror #25 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrheq r8, [pc, #192] @ f1270 <__cxa_atexit@plt+0xe4e3c> │ │ │ │ + bicseq pc, lr, r0, asr sp @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f11e0 <__cxa_atexit@plt+0xe4dac> │ │ │ │ + ldr r2, [pc, #36] @ fa138 <__cxa_atexit@plt+0xedd04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f11e4 <__cxa_atexit@plt+0xe4db0> │ │ │ │ + ldr r3, [pc, #32] @ fa13c <__cxa_atexit@plt+0xedd08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r0, lsr #24 │ │ │ │ - bicseq r8, pc, r4, asr ip @ │ │ │ │ + bicseq pc, lr, r0, asr #25 │ │ │ │ + ldrsheq pc, [lr, #196] @ 0xc4 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f121c <__cxa_atexit@plt+0xe4de8> │ │ │ │ + beq fa174 <__cxa_atexit@plt+0xedd40> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f1230 <__cxa_atexit@plt+0xe4dfc> │ │ │ │ - ldr r3, [pc, #64] @ f124c <__cxa_atexit@plt+0xe4e18> │ │ │ │ + bne fa188 <__cxa_atexit@plt+0xedd54> │ │ │ │ + ldr r3, [pc, #64] @ fa1a4 <__cxa_atexit@plt+0xedd70> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #36] @ f1248 <__cxa_atexit@plt+0xe4e14> │ │ │ │ + ldr r7, [pc, #36] @ fa1a0 <__cxa_atexit@plt+0xedd6c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f1244 <__cxa_atexit@plt+0xe4e10> │ │ │ │ + ldr r7, [pc, #12] @ fa19c <__cxa_atexit@plt+0xedd68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r0, ror #23 │ │ │ │ - ldrheq r8, [pc, #184] @ f1308 <__cxa_atexit@plt+0xe4ed4> │ │ │ │ + bicseq pc, lr, r0, lsl #25 │ │ │ │ + bicseq pc, lr, r8, asr ip @ │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f1284 <__cxa_atexit@plt+0xe4e50> │ │ │ │ + ldr r2, [pc, #36] @ fa1dc <__cxa_atexit@plt+0xedda8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f1288 <__cxa_atexit@plt+0xe4e54> │ │ │ │ + ldr r3, [pc, #32] @ fa1e0 <__cxa_atexit@plt+0xeddac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, ip, ror fp @ │ │ │ │ - ldrheq r8, [pc, #176] @ f1340 <__cxa_atexit@plt+0xe4f0c> │ │ │ │ + bicseq pc, lr, ip, lsl ip @ │ │ │ │ + bicseq pc, lr, r0, asr ip @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ f12a8 <__cxa_atexit@plt+0xe4e74> │ │ │ │ + ldr r7, [pc, #12] @ fa200 <__cxa_atexit@plt+0xeddcc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, ip, ror fp @ │ │ │ │ + bicseq pc, lr, ip, lsl ip @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f12f0 <__cxa_atexit@plt+0xe4ebc> │ │ │ │ - ldr r7, [pc, #64] @ f1310 <__cxa_atexit@plt+0xe4edc> │ │ │ │ + bhi fa248 <__cxa_atexit@plt+0xede14> │ │ │ │ + ldr r7, [pc, #64] @ fa268 <__cxa_atexit@plt+0xede34> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq f12e4 <__cxa_atexit@plt+0xe4eb0> │ │ │ │ + beq fa23c <__cxa_atexit@plt+0xede08> │ │ │ │ mov r7, r9 │ │ │ │ - b f0bec <__cxa_atexit@plt+0xe47b8> │ │ │ │ + b f9b44 <__cxa_atexit@plt+0xed710> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f1314 <__cxa_atexit@plt+0xe4ee0> │ │ │ │ + ldr r7, [pc, #28] @ fa26c <__cxa_atexit@plt+0xede38> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff918 │ │ │ │ - biceq r2, sl, r4, lsr #11 │ │ │ │ + biceq r9, r9, ip, lsl #24 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f135c <__cxa_atexit@plt+0xe4f28> │ │ │ │ - ldr r7, [pc, #52] @ f136c <__cxa_atexit@plt+0xe4f38> │ │ │ │ + bhi fa2b4 <__cxa_atexit@plt+0xede80> │ │ │ │ + ldr r7, [pc, #52] @ fa2c4 <__cxa_atexit@plt+0xede90> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f1350 <__cxa_atexit@plt+0xe4f1c> │ │ │ │ + beq fa2a8 <__cxa_atexit@plt+0xede74> │ │ │ │ mov r7, r8 │ │ │ │ - b f137c <__cxa_atexit@plt+0xe4f48> │ │ │ │ + b fa2d4 <__cxa_atexit@plt+0xedea0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f1370 <__cxa_atexit@plt+0xe4f3c> │ │ │ │ + ldr r7, [pc, #12] @ fa2c8 <__cxa_atexit@plt+0xede94> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r2, sl, r4, asr #10 │ │ │ │ + biceq r9, r9, ip, lsr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ and r1, r3, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq f13d0 <__cxa_atexit@plt+0xe4f9c> │ │ │ │ + beq fa328 <__cxa_atexit@plt+0xedef4> │ │ │ │ cmp r1, #3 │ │ │ │ - bne f1414 <__cxa_atexit@plt+0xe4fe0> │ │ │ │ + bne fa36c <__cxa_atexit@plt+0xedf38> │ │ │ │ bic r1, r3, #3 │ │ │ │ ldr r1, [r1] │ │ │ │ ldrh r1, [r1, #-2] │ │ │ │ cmp r1, #3 │ │ │ │ - bne f1424 <__cxa_atexit@plt+0xe4ff0> │ │ │ │ - ldr r3, [pc, #272] @ f14c8 <__cxa_atexit@plt+0xe5094> │ │ │ │ + bne fa37c <__cxa_atexit@plt+0xedf48> │ │ │ │ + ldr r3, [pc, #272] @ fa420 <__cxa_atexit@plt+0xedfec> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r2] │ │ │ │ tst r7, #3 │ │ │ │ - bne f1460 <__cxa_atexit@plt+0xe502c> │ │ │ │ + bne fa3b8 <__cxa_atexit@plt+0xedf84> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r2, [r3, #2] │ │ │ │ - ldr r1, [pc, #220] @ f14b8 <__cxa_atexit@plt+0xe5084> │ │ │ │ + ldr r1, [pc, #220] @ fa410 <__cxa_atexit@plt+0xedfdc> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f1474 <__cxa_atexit@plt+0xe5040> │ │ │ │ + beq fa3cc <__cxa_atexit@plt+0xedf98> │ │ │ │ cmp r2, #1 │ │ │ │ - beq f1480 <__cxa_atexit@plt+0xe504c> │ │ │ │ + beq fa3d8 <__cxa_atexit@plt+0xedfa4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne f148c <__cxa_atexit@plt+0xe5058> │ │ │ │ - ldr r2, [pc, #180] @ f14bc <__cxa_atexit@plt+0xe5088> │ │ │ │ + bne fa3e4 <__cxa_atexit@plt+0xedfb0> │ │ │ │ + ldr r2, [pc, #180] @ fa414 <__cxa_atexit@plt+0xedfe0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ - b f14a8 <__cxa_atexit@plt+0xe5074> │ │ │ │ + b fa400 <__cxa_atexit@plt+0xedfcc> │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r2, [r3, #1] │ │ │ │ - ldr r1, [pc, #144] @ f14c0 <__cxa_atexit@plt+0xe508c> │ │ │ │ + ldr r1, [pc, #144] @ fa418 <__cxa_atexit@plt+0xedfe4> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f1474 <__cxa_atexit@plt+0xe5040> │ │ │ │ + beq fa3cc <__cxa_atexit@plt+0xedf98> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - beq f1498 <__cxa_atexit@plt+0xe5064> │ │ │ │ + beq fa3f0 <__cxa_atexit@plt+0xedfbc> │ │ │ │ cmp r2, #3 │ │ │ │ - bne f1480 <__cxa_atexit@plt+0xe504c> │ │ │ │ - ldr r7, [pc, #100] @ f14cc <__cxa_atexit@plt+0xe5098> │ │ │ │ + bne fa3d8 <__cxa_atexit@plt+0xedfa4> │ │ │ │ + ldr r7, [pc, #100] @ fa424 <__cxa_atexit@plt+0xedff0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #36] @ f14c4 <__cxa_atexit@plt+0xe5090> │ │ │ │ + ldr r2, [pc, #36] @ fa41c <__cxa_atexit@plt+0xedfe8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r2, [r5, #-4] │ │ │ │ str r7, [r5] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, lsr #3 │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - bicseq r8, pc, ip, lsl #24 │ │ │ │ + bicseq pc, lr, r4, ror #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ f14ec <__cxa_atexit@plt+0xe50b8> │ │ │ │ + ldr r7, [pc, #12] @ fa444 <__cxa_atexit@plt+0xee010> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df8b94 │ │ │ │ + bicseq pc, lr, ip, ror #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq f1528 <__cxa_atexit@plt+0xe50f4> │ │ │ │ + beq fa480 <__cxa_atexit@plt+0xee04c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne f1540 <__cxa_atexit@plt+0xe510c> │ │ │ │ - ldr r7, [pc, #52] @ f1550 <__cxa_atexit@plt+0xe511c> │ │ │ │ + bne fa498 <__cxa_atexit@plt+0xee064> │ │ │ │ + ldr r7, [pc, #52] @ fa4a8 <__cxa_atexit@plt+0xee074> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ f154c <__cxa_atexit@plt+0xe5118> │ │ │ │ + ldr r3, [pc, #28] @ fa4a4 <__cxa_atexit@plt+0xee070> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ stm r5, {r3, r7} │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - bicseq r8, pc, r8, asr fp @ │ │ │ │ + bicseq pc, lr, r0, lsr ip @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r7, r7 │ │ │ │ mov r3, #4 │ │ │ │ tst r7, #3 │ │ │ │ moveq r3, #8 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f15ac <__cxa_atexit@plt+0xe5178> │ │ │ │ + beq fa504 <__cxa_atexit@plt+0xee0d0> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f15b8 <__cxa_atexit@plt+0xe5184> │ │ │ │ - ldr r3, [pc, #40] @ f15c4 <__cxa_atexit@plt+0xe5190> │ │ │ │ + bne fa510 <__cxa_atexit@plt+0xee0dc> │ │ │ │ + ldr r3, [pc, #40] @ fa51c <__cxa_atexit@plt+0xee0e8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ stm r5, {r3, r7} │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ @@ -234609,360 +243783,360 @@ │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f1630 <__cxa_atexit@plt+0xe51fc> │ │ │ │ - ldr r7, [pc, #52] @ f1644 <__cxa_atexit@plt+0xe5210> │ │ │ │ + bhi fa588 <__cxa_atexit@plt+0xee154> │ │ │ │ + ldr r7, [pc, #52] @ fa59c <__cxa_atexit@plt+0xee168> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq f1624 <__cxa_atexit@plt+0xe51f0> │ │ │ │ + beq fa57c <__cxa_atexit@plt+0xee148> │ │ │ │ mov r7, r9 │ │ │ │ - b f1654 <__cxa_atexit@plt+0xe5220> │ │ │ │ + b fa5ac <__cxa_atexit@plt+0xee178> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f1648 <__cxa_atexit@plt+0xe5214> │ │ │ │ + ldr r7, [pc, #16] @ fa5a0 <__cxa_atexit@plt+0xee16c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r2, sl, r4, ror r2 │ │ │ │ + ldrdeq r9, [r9, #140] @ 0x8c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq f16c4 <__cxa_atexit@plt+0xe5290> │ │ │ │ + beq fa61c <__cxa_atexit@plt+0xee1e8> │ │ │ │ cmp r1, #3 │ │ │ │ - bne f16fc <__cxa_atexit@plt+0xe52c8> │ │ │ │ + bne fa654 <__cxa_atexit@plt+0xee220> │ │ │ │ bic r1, r2, #3 │ │ │ │ ldr r1, [r1] │ │ │ │ ldrh r1, [r1, #-2] │ │ │ │ cmp r1, #3 │ │ │ │ - bne f1730 <__cxa_atexit@plt+0xe52fc> │ │ │ │ - ldr r2, [pc, #308] @ f17c4 <__cxa_atexit@plt+0xe5390> │ │ │ │ + bne fa688 <__cxa_atexit@plt+0xee254> │ │ │ │ + ldr r2, [pc, #308] @ fa71c <__cxa_atexit@plt+0xee2e8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f1724 <__cxa_atexit@plt+0xe52f0> │ │ │ │ + beq fa67c <__cxa_atexit@plt+0xee248> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ cmp r7, #3 │ │ │ │ - bne f1780 <__cxa_atexit@plt+0xe534c> │ │ │ │ - ldr r7, [pc, #268] @ f17c8 <__cxa_atexit@plt+0xe5394> │ │ │ │ + bne fa6d8 <__cxa_atexit@plt+0xee2a4> │ │ │ │ + ldr r7, [pc, #268] @ fa720 <__cxa_atexit@plt+0xee2ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #228] @ f17b0 <__cxa_atexit@plt+0xe537c> │ │ │ │ + ldr r1, [pc, #228] @ fa708 <__cxa_atexit@plt+0xee2d4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #2] │ │ │ │ stm r5, {r1, r8} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f1778 <__cxa_atexit@plt+0xe5344> │ │ │ │ + beq fa6d0 <__cxa_atexit@plt+0xee29c> │ │ │ │ cmp r2, #1 │ │ │ │ - beq f1764 <__cxa_atexit@plt+0xe5330> │ │ │ │ + beq fa6bc <__cxa_atexit@plt+0xee288> │ │ │ │ cmp r2, #2 │ │ │ │ - bne f1710 <__cxa_atexit@plt+0xe52dc> │ │ │ │ - ldr r5, [pc, #192] @ f17b4 <__cxa_atexit@plt+0xe5380> │ │ │ │ + bne fa668 <__cxa_atexit@plt+0xee234> │ │ │ │ + ldr r5, [pc, #192] @ fa70c <__cxa_atexit@plt+0xee2d8> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ - b f179c <__cxa_atexit@plt+0xe5368> │ │ │ │ - ldr r2, [pc, #164] @ f17a8 <__cxa_atexit@plt+0xe5374> │ │ │ │ + b fa6f4 <__cxa_atexit@plt+0xee2c0> │ │ │ │ + ldr r2, [pc, #164] @ fa700 <__cxa_atexit@plt+0xee2cc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f1724 <__cxa_atexit@plt+0xe52f0> │ │ │ │ - ldr r7, [pc, #148] @ f17ac <__cxa_atexit@plt+0xe5378> │ │ │ │ + beq fa67c <__cxa_atexit@plt+0xee248> │ │ │ │ + ldr r7, [pc, #148] @ fa704 <__cxa_atexit@plt+0xee2d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r1, [pc, #128] @ f17b8 <__cxa_atexit@plt+0xe5384> │ │ │ │ + ldr r1, [pc, #128] @ fa710 <__cxa_atexit@plt+0xee2dc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r2, #1] │ │ │ │ stm r5, {r1, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq f1778 <__cxa_atexit@plt+0xe5344> │ │ │ │ + beq fa6d0 <__cxa_atexit@plt+0xee29c> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - beq f1790 <__cxa_atexit@plt+0xe535c> │ │ │ │ + beq fa6e8 <__cxa_atexit@plt+0xee2b4> │ │ │ │ cmp r2, #3 │ │ │ │ - beq f1710 <__cxa_atexit@plt+0xe52dc> │ │ │ │ - ldr r7, [pc, #80] @ f17bc <__cxa_atexit@plt+0xe5388> │ │ │ │ + beq fa668 <__cxa_atexit@plt+0xee234> │ │ │ │ + ldr r7, [pc, #80] @ fa714 <__cxa_atexit@plt+0xee2e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ f17cc <__cxa_atexit@plt+0xe5398> │ │ │ │ + ldr r7, [pc, #68] @ fa724 <__cxa_atexit@plt+0xee2f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ f17c0 <__cxa_atexit@plt+0xe538c> │ │ │ │ + ldr r5, [pc, #40] @ fa718 <__cxa_atexit@plt+0xee2e4> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r0, ror #4 │ │ │ │ - bicseq r8, pc, r0, lsl #14 │ │ │ │ + bicseq pc, lr, r0, lsr #15 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsr r2 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - bicseq r8, pc, r0, ror r6 @ │ │ │ │ + bicseq pc, lr, r0, lsl r7 @ │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ - bicseq r8, pc, ip, asr r7 @ │ │ │ │ - bicseq r8, pc, r4, asr r6 @ │ │ │ │ + ldrsheq pc, [lr, #124] @ 0x7c @ │ │ │ │ + ldrsheq pc, [lr, #100] @ 0x64 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ - ldr r3, [pc, #32] @ f1808 <__cxa_atexit@plt+0xe53d4> │ │ │ │ + ldr r3, [pc, #32] @ fa760 <__cxa_atexit@plt+0xee32c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - ldr r2, [pc, #28] @ f180c <__cxa_atexit@plt+0xe53d8> │ │ │ │ + ldr r2, [pc, #28] @ fa764 <__cxa_atexit@plt+0xee330> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldrh r1, [r7, #-2] │ │ │ │ add r7, r2, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r1, #3 │ │ │ │ addeq r7, r3, #1 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r0, lsr r6 @ │ │ │ │ - bicseq r8, pc, ip, ror #11 │ │ │ │ + ldrsbeq pc, [lr, #96] @ 0x60 @ │ │ │ │ + bicseq pc, lr, ip, lsl #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq f1848 <__cxa_atexit@plt+0xe5414> │ │ │ │ + beq fa7a0 <__cxa_atexit@plt+0xee36c> │ │ │ │ cmp r3, #3 │ │ │ │ - bne f1860 <__cxa_atexit@plt+0xe542c> │ │ │ │ - ldr r7, [pc, #64] @ f187c <__cxa_atexit@plt+0xe5448> │ │ │ │ + bne fa7b8 <__cxa_atexit@plt+0xee384> │ │ │ │ + ldr r7, [pc, #64] @ fa7d4 <__cxa_atexit@plt+0xee3a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ f1878 <__cxa_atexit@plt+0xe5444> │ │ │ │ + ldr r3, [pc, #40] @ fa7d0 <__cxa_atexit@plt+0xee39c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r3, [r5] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f1874 <__cxa_atexit@plt+0xe5440> │ │ │ │ + ldr r7, [pc, #12] @ fa7cc <__cxa_atexit@plt+0xee398> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r4, ror r5 @ │ │ │ │ + bicseq pc, lr, r4, lsl r6 @ │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - ldrsbeq r8, [pc, #92] @ f18e0 <__cxa_atexit@plt+0xe54ac> │ │ │ │ + bicseq pc, lr, ip, ror r6 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f18b4 <__cxa_atexit@plt+0xe5480> │ │ │ │ + ldr r2, [pc, #36] @ fa80c <__cxa_atexit@plt+0xee3d8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f18b8 <__cxa_atexit@plt+0xe5484> │ │ │ │ + ldr r3, [pc, #32] @ fa810 <__cxa_atexit@plt+0xee3dc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, ip, asr #10 │ │ │ │ - bicseq r8, pc, r0, lsl #11 │ │ │ │ + bicseq pc, lr, ip, ror #11 │ │ │ │ + bicseq pc, lr, r0, lsr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f18f0 <__cxa_atexit@plt+0xe54bc> │ │ │ │ + beq fa848 <__cxa_atexit@plt+0xee414> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f1904 <__cxa_atexit@plt+0xe54d0> │ │ │ │ - ldr r3, [pc, #64] @ f1920 <__cxa_atexit@plt+0xe54ec> │ │ │ │ + bne fa85c <__cxa_atexit@plt+0xee428> │ │ │ │ + ldr r3, [pc, #64] @ fa878 <__cxa_atexit@plt+0xee444> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ ldr r9, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #36] @ f191c <__cxa_atexit@plt+0xe54e8> │ │ │ │ + ldr r7, [pc, #36] @ fa874 <__cxa_atexit@plt+0xee440> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f1918 <__cxa_atexit@plt+0xe54e4> │ │ │ │ + ldr r7, [pc, #12] @ fa870 <__cxa_atexit@plt+0xee43c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, ip, lsl #10 │ │ │ │ - bicseq r8, pc, r4, ror #9 │ │ │ │ + bicseq pc, lr, ip, lsr #11 │ │ │ │ + bicseq pc, lr, r4, lsl #11 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f1958 <__cxa_atexit@plt+0xe5524> │ │ │ │ + ldr r2, [pc, #36] @ fa8b0 <__cxa_atexit@plt+0xee47c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f195c <__cxa_atexit@plt+0xe5528> │ │ │ │ + ldr r3, [pc, #32] @ fa8b4 <__cxa_atexit@plt+0xee480> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r8, lsr #9 │ │ │ │ - ldrsbeq r8, [pc, #76] @ f19b0 <__cxa_atexit@plt+0xe557c> │ │ │ │ + bicseq pc, lr, r8, asr #10 │ │ │ │ + bicseq pc, lr, ip, ror r5 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ f197c <__cxa_atexit@plt+0xe5548> │ │ │ │ + ldr r7, [pc, #12] @ fa8d4 <__cxa_atexit@plt+0xee4a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, r8, lsr #9 │ │ │ │ + bicseq pc, lr, r8, asr #10 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f19c4 <__cxa_atexit@plt+0xe5590> │ │ │ │ - ldr r7, [pc, #52] @ f19d4 <__cxa_atexit@plt+0xe55a0> │ │ │ │ + bhi fa91c <__cxa_atexit@plt+0xee4e8> │ │ │ │ + ldr r7, [pc, #52] @ fa92c <__cxa_atexit@plt+0xee4f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f19b8 <__cxa_atexit@plt+0xe5584> │ │ │ │ + beq fa910 <__cxa_atexit@plt+0xee4dc> │ │ │ │ mov r7, r8 │ │ │ │ - b f19e4 <__cxa_atexit@plt+0xe55b0> │ │ │ │ + b fa93c <__cxa_atexit@plt+0xee508> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f19d8 <__cxa_atexit@plt+0xe55a4> │ │ │ │ + ldr r7, [pc, #12] @ fa930 <__cxa_atexit@plt+0xee4fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r1, sl, r4, ror #29 │ │ │ │ + biceq r9, r9, ip, asr #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r5 │ │ │ │ ldr r7, [r2, #4]! │ │ │ │ and r1, r3, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq f1a28 <__cxa_atexit@plt+0xe55f4> │ │ │ │ + beq fa980 <__cxa_atexit@plt+0xee54c> │ │ │ │ cmp r1, #3 │ │ │ │ - bne f1a6c <__cxa_atexit@plt+0xe5638> │ │ │ │ + bne fa9c4 <__cxa_atexit@plt+0xee590> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #3 │ │ │ │ - bne f1a94 <__cxa_atexit@plt+0xe5660> │ │ │ │ + bne fa9ec <__cxa_atexit@plt+0xee5b8> │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r2, [r3, #2] │ │ │ │ - ldr r1, [pc, #244] @ f1b28 <__cxa_atexit@plt+0xe56f4> │ │ │ │ + ldr r1, [pc, #244] @ faa80 <__cxa_atexit@plt+0xee64c> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f1adc <__cxa_atexit@plt+0xe56a8> │ │ │ │ + beq faa34 <__cxa_atexit@plt+0xee600> │ │ │ │ cmp r2, #1 │ │ │ │ - beq f1a80 <__cxa_atexit@plt+0xe564c> │ │ │ │ + beq fa9d8 <__cxa_atexit@plt+0xee5a4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne f1ad0 <__cxa_atexit@plt+0xe569c> │ │ │ │ - ldr r2, [pc, #204] @ f1b2c <__cxa_atexit@plt+0xe56f8> │ │ │ │ + bne faa28 <__cxa_atexit@plt+0xee5f4> │ │ │ │ + ldr r2, [pc, #204] @ faa84 <__cxa_atexit@plt+0xee650> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ - b f1b04 <__cxa_atexit@plt+0xe56d0> │ │ │ │ - ldr r3, [pc, #172] @ f1b20 <__cxa_atexit@plt+0xe56ec> │ │ │ │ + b faa5c <__cxa_atexit@plt+0xee628> │ │ │ │ + ldr r3, [pc, #172] @ faa78 <__cxa_atexit@plt+0xee644> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r2] │ │ │ │ tst r7, #3 │ │ │ │ - beq f1ae8 <__cxa_atexit@plt+0xe56b4> │ │ │ │ - ldr r7, [pc, #156] @ f1b24 <__cxa_atexit@plt+0xe56f0> │ │ │ │ + beq faa40 <__cxa_atexit@plt+0xee60c> │ │ │ │ + ldr r7, [pc, #156] @ faa7c <__cxa_atexit@plt+0xee648> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r2, [r3, #1] │ │ │ │ - ldr r1, [pc, #144] @ f1b30 <__cxa_atexit@plt+0xe56fc> │ │ │ │ + ldr r1, [pc, #144] @ faa88 <__cxa_atexit@plt+0xee654> │ │ │ │ add r1, pc, r1 │ │ │ │ stm r5, {r2, r3} │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f1adc <__cxa_atexit@plt+0xe56a8> │ │ │ │ + beq faa34 <__cxa_atexit@plt+0xee600> │ │ │ │ bic r2, r7, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r2, #2 │ │ │ │ - beq f1af4 <__cxa_atexit@plt+0xe56c0> │ │ │ │ + beq faa4c <__cxa_atexit@plt+0xee618> │ │ │ │ cmp r2, #3 │ │ │ │ - bne f1b14 <__cxa_atexit@plt+0xe56e0> │ │ │ │ + bne faa6c <__cxa_atexit@plt+0xee638> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #56] @ f1b34 <__cxa_atexit@plt+0xe5700> │ │ │ │ + ldr r2, [pc, #56] @ faa8c <__cxa_atexit@plt+0xee658> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r5] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ str r2, [r5, #-4] │ │ │ │ str r7, [r5] │ │ │ │ mov r5, r3 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0x000001b8 │ │ │ │ - bicseq r8, pc, ip, ror #13 │ │ │ │ + ldrheq pc, [lr, #120] @ 0x78 @ │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ andeq r0, r0, r8, lsr #3 │ │ │ │ muleq r0, ip, r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #2 │ │ │ │ - beq f1b68 <__cxa_atexit@plt+0xe5734> │ │ │ │ + beq faac0 <__cxa_atexit@plt+0xee68c> │ │ │ │ cmp r3, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldreq r7, [r5, #-4] │ │ │ │ strne r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #16] @ f1b80 <__cxa_atexit@plt+0xe574c> │ │ │ │ + ldr r3, [pc, #16] @ faad8 <__cxa_atexit@plt+0xee6a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ stm r5, {r3, r7} │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ @@ -234974,146 +244148,146 @@ │ │ │ │ streq r7, [r5, #8] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f1bdc <__cxa_atexit@plt+0xe57a8> │ │ │ │ + beq fab34 <__cxa_atexit@plt+0xee700> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f1bf0 <__cxa_atexit@plt+0xe57bc> │ │ │ │ - ldr r3, [pc, #52] @ f1c00 <__cxa_atexit@plt+0xe57cc> │ │ │ │ + bne fab48 <__cxa_atexit@plt+0xee714> │ │ │ │ + ldr r3, [pc, #52] @ fab58 <__cxa_atexit@plt+0xee724> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ stm r5, {r3, r7} │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #24] @ f1bfc <__cxa_atexit@plt+0xe57c8> │ │ │ │ + ldr r7, [pc, #24] @ fab54 <__cxa_atexit@plt+0xee720> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df8590 │ │ │ │ + bicseq pc, lr, ip, asr r6 @ │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r7, r7 │ │ │ │ mov r3, #8 │ │ │ │ tst r7, #3 │ │ │ │ moveq r3, #4 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r7, [pc, #12] @ f1c44 <__cxa_atexit@plt+0xe5810> │ │ │ │ + ldr r7, [pc, #12] @ fab9c <__cxa_atexit@plt+0xee768> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - bicseq r8, pc, ip, lsr r5 @ │ │ │ │ + bicseq pc, lr, r8, lsl #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f1c88 <__cxa_atexit@plt+0xe5854> │ │ │ │ - ldr r7, [pc, #48] @ f1c98 <__cxa_atexit@plt+0xe5864> │ │ │ │ + bhi fabe0 <__cxa_atexit@plt+0xee7ac> │ │ │ │ + ldr r7, [pc, #48] @ fabf0 <__cxa_atexit@plt+0xee7bc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f1c7c <__cxa_atexit@plt+0xe5848> │ │ │ │ + beq fabd4 <__cxa_atexit@plt+0xee7a0> │ │ │ │ mov r7, r8 │ │ │ │ - b f1d00 <__cxa_atexit@plt+0xe58cc> │ │ │ │ + b fac58 <__cxa_atexit@plt+0xee824> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f1c9c <__cxa_atexit@plt+0xe5868> │ │ │ │ + ldr r7, [pc, #12] @ fabf4 <__cxa_atexit@plt+0xee7c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r1, sl, ip, asr #24 │ │ │ │ + strheq r9, [r9, #36] @ 0x24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f1ce0 <__cxa_atexit@plt+0xe58ac> │ │ │ │ - ldr r7, [pc, #48] @ f1cf0 <__cxa_atexit@plt+0xe58bc> │ │ │ │ + bhi fac38 <__cxa_atexit@plt+0xee804> │ │ │ │ + ldr r7, [pc, #48] @ fac48 <__cxa_atexit@plt+0xee814> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f1cd4 <__cxa_atexit@plt+0xe58a0> │ │ │ │ + beq fac2c <__cxa_atexit@plt+0xee7f8> │ │ │ │ mov r7, r8 │ │ │ │ - b f1d00 <__cxa_atexit@plt+0xe58cc> │ │ │ │ + b fac58 <__cxa_atexit@plt+0xee824> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f1cf4 <__cxa_atexit@plt+0xe58c0> │ │ │ │ + ldr r7, [pc, #12] @ fac4c <__cxa_atexit@plt+0xee818> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strdeq r1, [sl, #180] @ 0xb4 │ │ │ │ + biceq r9, r9, ip, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne f1d64 <__cxa_atexit@plt+0xe5930> │ │ │ │ + bne facbc <__cxa_atexit@plt+0xee888> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ f1d9c <__cxa_atexit@plt+0xe5968> │ │ │ │ + ldr r2, [pc, #120] @ facf4 <__cxa_atexit@plt+0xee8c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f1d7c <__cxa_atexit@plt+0xe5948> │ │ │ │ + beq facd4 <__cxa_atexit@plt+0xee8a0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f1d8c <__cxa_atexit@plt+0xe5958> │ │ │ │ - ldr r3, [pc, #84] @ f1da4 <__cxa_atexit@plt+0xe5970> │ │ │ │ + bcc face4 <__cxa_atexit@plt+0xee8b0> │ │ │ │ + ldr r3, [pc, #84] @ facfc <__cxa_atexit@plt+0xee8c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ f1da0 <__cxa_atexit@plt+0xe596c> │ │ │ │ + ldr r7, [pc, #52] @ facf8 <__cxa_atexit@plt+0xee8c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - ldrsheq r7, [pc, #252] @ f1ea4 <__cxa_atexit@plt+0xe5a70> │ │ │ │ + @ instruction: 0x01def09c │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f1de4 <__cxa_atexit@plt+0xe59b0> │ │ │ │ - ldr r3, [pc, #36] @ f1df0 <__cxa_atexit@plt+0xe59bc> │ │ │ │ + bcc fad3c <__cxa_atexit@plt+0xee908> │ │ │ │ + ldr r3, [pc, #36] @ fad48 <__cxa_atexit@plt+0xee914> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ @@ -235122,39 +244296,39 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f1e34 <__cxa_atexit@plt+0xe5a00> │ │ │ │ - ldr r7, [pc, #48] @ f1e44 <__cxa_atexit@plt+0xe5a10> │ │ │ │ + bhi fad8c <__cxa_atexit@plt+0xee958> │ │ │ │ + ldr r7, [pc, #48] @ fad9c <__cxa_atexit@plt+0xee968> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f1e28 <__cxa_atexit@plt+0xe59f4> │ │ │ │ + beq fad80 <__cxa_atexit@plt+0xee94c> │ │ │ │ mov r7, r8 │ │ │ │ - b f1d00 <__cxa_atexit@plt+0xe58cc> │ │ │ │ + b fac58 <__cxa_atexit@plt+0xee824> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f1e48 <__cxa_atexit@plt+0xe5a14> │ │ │ │ + ldr r7, [pc, #12] @ fada0 <__cxa_atexit@plt+0xee96c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - biceq r1, sl, r0, lsr #21 │ │ │ │ + biceq r9, r9, r8, lsl #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f1e84 <__cxa_atexit@plt+0xe5a50> │ │ │ │ - ldr r3, [pc, #36] @ f1e94 <__cxa_atexit@plt+0xe5a60> │ │ │ │ + bcc faddc <__cxa_atexit@plt+0xee9a8> │ │ │ │ + ldr r3, [pc, #36] @ fadec <__cxa_atexit@plt+0xee9b8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -235165,57 +244339,57 @@ │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f1ed4 <__cxa_atexit@plt+0xe5aa0> │ │ │ │ - ldr r2, [pc, #44] @ f1eec <__cxa_atexit@plt+0xe5ab8> │ │ │ │ + bcc fae2c <__cxa_atexit@plt+0xee9f8> │ │ │ │ + ldr r2, [pc, #44] @ fae44 <__cxa_atexit@plt+0xeea10> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #20] @ f1ef0 <__cxa_atexit@plt+0xe5abc> │ │ │ │ + ldr r7, [pc, #20] @ fae48 <__cxa_atexit@plt+0xeea14> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - biceq r1, sl, r4, lsl #20 │ │ │ │ + biceq r9, r9, ip, rrx │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f1fa4 <__cxa_atexit@plt+0xe5b70> │ │ │ │ - ldr r3, [pc, #192] @ f1fd4 <__cxa_atexit@plt+0xe5ba0> │ │ │ │ + bhi faefc <__cxa_atexit@plt+0xeeac8> │ │ │ │ + ldr r3, [pc, #192] @ faf2c <__cxa_atexit@plt+0xeeaf8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f1f84 <__cxa_atexit@plt+0xe5b50> │ │ │ │ - ldr r2, [pc, #172] @ f1fd8 <__cxa_atexit@plt+0xe5ba4> │ │ │ │ + beq faedc <__cxa_atexit@plt+0xeeaa8> │ │ │ │ + ldr r2, [pc, #172] @ faf30 <__cxa_atexit@plt+0xeeafc> │ │ │ │ add r2, pc, r2 │ │ │ │ add sl, r8, #3 │ │ │ │ ldm sl, {r3, r9, sl} │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-12]! │ │ │ │ str sl, [r7, #4] │ │ │ │ str r9, [r7, #8] │ │ │ │ tst r3, #3 │ │ │ │ - beq f1f94 <__cxa_atexit@plt+0xe5b60> │ │ │ │ + beq faeec <__cxa_atexit@plt+0xeeab8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #16 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc f1fb4 <__cxa_atexit@plt+0xe5b80> │ │ │ │ - ldr r7, [pc, #128] @ f1fe4 <__cxa_atexit@plt+0xe5bb0> │ │ │ │ + bcc faf0c <__cxa_atexit@plt+0xeead8> │ │ │ │ + ldr r7, [pc, #128] @ faf3c <__cxa_atexit@plt+0xeeb08> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r3 │ │ │ │ @@ -235225,781 +244399,781 @@ │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ f1fe0 <__cxa_atexit@plt+0xe5bac> │ │ │ │ + ldr r7, [pc, #52] @ faf38 <__cxa_atexit@plt+0xeeb04> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ f1fdc <__cxa_atexit@plt+0xe5ba8> │ │ │ │ + ldr r7, [pc, #32] @ faf34 <__cxa_atexit@plt+0xeeb00> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, ror r1 │ │ │ │ - biceq r1, sl, r4, lsr #18 │ │ │ │ - biceq r1, sl, r8, lsr r9 │ │ │ │ + biceq r8, r9, ip, lsl #31 │ │ │ │ + biceq r8, r9, r0, lsr #31 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r2, [pc, #136] @ f208c <__cxa_atexit@plt+0xe5c58> │ │ │ │ + ldr r2, [pc, #136] @ fafe4 <__cxa_atexit@plt+0xeebb0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f2060 <__cxa_atexit@plt+0xe5c2c> │ │ │ │ + beq fafb8 <__cxa_atexit@plt+0xeeb84> │ │ │ │ mov r7, r5 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr sl, [r7, #-4] │ │ │ │ ldr r9, [r7] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f2070 <__cxa_atexit@plt+0xe5c3c> │ │ │ │ - ldr r7, [pc, #80] @ f2094 <__cxa_atexit@plt+0xe5c60> │ │ │ │ + bcc fafc8 <__cxa_atexit@plt+0xeeb94> │ │ │ │ + ldr r7, [pc, #80] @ fafec <__cxa_atexit@plt+0xeebb8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f2090 <__cxa_atexit@plt+0xe5c5c> │ │ │ │ + ldr r7, [pc, #24] @ fafe8 <__cxa_atexit@plt+0xeebb4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - biceq r1, sl, r8, ror #16 │ │ │ │ + ldrdeq r8, [r9, #224] @ 0xe0 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r6 │ │ │ │ mov r7, r5 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr sl, [r7, #4] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc f20e8 <__cxa_atexit@plt+0xe5cb4> │ │ │ │ - ldr r7, [pc, #48] @ f2100 <__cxa_atexit@plt+0xe5ccc> │ │ │ │ + bcc fb040 <__cxa_atexit@plt+0xeec0c> │ │ │ │ + ldr r7, [pc, #48] @ fb058 <__cxa_atexit@plt+0xeec24> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ mov r7, r8 │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #20] @ f2104 <__cxa_atexit@plt+0xe5cd0> │ │ │ │ + ldr r7, [pc, #20] @ fb05c <__cxa_atexit@plt+0xeec28> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd80 │ │ │ │ - strdeq r1, [sl, #112] @ 0x70 │ │ │ │ + biceq r8, r9, r8, asr lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f2148 <__cxa_atexit@plt+0xe5d14> │ │ │ │ - ldr r7, [pc, #48] @ f2158 <__cxa_atexit@plt+0xe5d24> │ │ │ │ + bhi fb0a0 <__cxa_atexit@plt+0xeec6c> │ │ │ │ + ldr r7, [pc, #48] @ fb0b0 <__cxa_atexit@plt+0xeec7c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f213c <__cxa_atexit@plt+0xe5d08> │ │ │ │ + beq fb094 <__cxa_atexit@plt+0xeec60> │ │ │ │ mov r7, r8 │ │ │ │ - b f2168 <__cxa_atexit@plt+0xe5d34> │ │ │ │ + b fb0c0 <__cxa_atexit@plt+0xeec8c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f215c <__cxa_atexit@plt+0xe5d28> │ │ │ │ + ldr r7, [pc, #12] @ fb0b4 <__cxa_atexit@plt+0xeec80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01ca1798 │ │ │ │ + biceq r8, r9, r0, lsl #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #164] @ f2214 <__cxa_atexit@plt+0xe5de0> │ │ │ │ + ldr r3, [pc, #164] @ fb16c <__cxa_atexit@plt+0xeed38> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f21e0 <__cxa_atexit@plt+0xe5dac> │ │ │ │ + beq fb138 <__cxa_atexit@plt+0xeed04> │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - ldr r3, [pc, #136] @ f2218 <__cxa_atexit@plt+0xe5de4> │ │ │ │ + ldr r3, [pc, #136] @ fb170 <__cxa_atexit@plt+0xeed3c> │ │ │ │ add r3, pc, r3 │ │ │ │ str sl, [r5, #-4] │ │ │ │ str r9, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f21e8 <__cxa_atexit@plt+0xe5db4> │ │ │ │ + beq fb140 <__cxa_atexit@plt+0xeed0c> │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f21f8 <__cxa_atexit@plt+0xe5dc4> │ │ │ │ - ldr r7, [pc, #92] @ f2220 <__cxa_atexit@plt+0xe5dec> │ │ │ │ + bcc fb150 <__cxa_atexit@plt+0xeed1c> │ │ │ │ + ldr r7, [pc, #92] @ fb178 <__cxa_atexit@plt+0xeed44> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f221c <__cxa_atexit@plt+0xe5de8> │ │ │ │ + ldr r7, [pc, #28] @ fb174 <__cxa_atexit@plt+0xeed40> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - biceq r1, sl, r0, ror #13 │ │ │ │ + biceq r8, r9, r8, asr #26 │ │ │ │ @ instruction: 0xfffffc8c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r2, [pc, #136] @ f22c8 <__cxa_atexit@plt+0xe5e94> │ │ │ │ + ldr r2, [pc, #136] @ fb220 <__cxa_atexit@plt+0xeedec> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f229c <__cxa_atexit@plt+0xe5e68> │ │ │ │ + beq fb1f4 <__cxa_atexit@plt+0xeedc0> │ │ │ │ mov r7, r5 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr sl, [r7, #-4] │ │ │ │ ldr r9, [r7] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f22ac <__cxa_atexit@plt+0xe5e78> │ │ │ │ - ldr r7, [pc, #80] @ f22d0 <__cxa_atexit@plt+0xe5e9c> │ │ │ │ + bcc fb204 <__cxa_atexit@plt+0xeedd0> │ │ │ │ + ldr r7, [pc, #80] @ fb228 <__cxa_atexit@plt+0xeedf4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f22cc <__cxa_atexit@plt+0xe5e98> │ │ │ │ + ldr r7, [pc, #24] @ fb224 <__cxa_atexit@plt+0xeedf0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - biceq r1, sl, ip, lsr #12 │ │ │ │ + @ instruction: 0x01c98c94 │ │ │ │ @ instruction: 0xfffffbd0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r6 │ │ │ │ mov r7, r5 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr sl, [r7, #4] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc f2324 <__cxa_atexit@plt+0xe5ef0> │ │ │ │ - ldr r7, [pc, #48] @ f233c <__cxa_atexit@plt+0xe5f08> │ │ │ │ + bcc fb27c <__cxa_atexit@plt+0xeee48> │ │ │ │ + ldr r7, [pc, #48] @ fb294 <__cxa_atexit@plt+0xeee60> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ mov r7, r8 │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #20] @ f2340 <__cxa_atexit@plt+0xe5f0c> │ │ │ │ + ldr r7, [pc, #20] @ fb298 <__cxa_atexit@plt+0xeee64> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffb44 │ │ │ │ - strheq r1, [sl, #84] @ 0x54 │ │ │ │ + biceq r8, r9, ip, lsl ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f2384 <__cxa_atexit@plt+0xe5f50> │ │ │ │ - ldr r7, [pc, #48] @ f2394 <__cxa_atexit@plt+0xe5f60> │ │ │ │ + bhi fb2dc <__cxa_atexit@plt+0xeeea8> │ │ │ │ + ldr r7, [pc, #48] @ fb2ec <__cxa_atexit@plt+0xeeeb8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f2378 <__cxa_atexit@plt+0xe5f44> │ │ │ │ + beq fb2d0 <__cxa_atexit@plt+0xeee9c> │ │ │ │ mov r7, r8 │ │ │ │ - b f23a4 <__cxa_atexit@plt+0xe5f70> │ │ │ │ + b fb2fc <__cxa_atexit@plt+0xeeec8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f2398 <__cxa_atexit@plt+0xe5f64> │ │ │ │ + ldr r7, [pc, #12] @ fb2f0 <__cxa_atexit@plt+0xeeebc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r1, sl, r0, ror #10 │ │ │ │ + biceq r8, r9, r8, asr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #164] @ f2450 <__cxa_atexit@plt+0xe601c> │ │ │ │ + ldr r3, [pc, #164] @ fb3a8 <__cxa_atexit@plt+0xeef74> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f241c <__cxa_atexit@plt+0xe5fe8> │ │ │ │ + beq fb374 <__cxa_atexit@plt+0xeef40> │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - ldr r3, [pc, #136] @ f2454 <__cxa_atexit@plt+0xe6020> │ │ │ │ + ldr r3, [pc, #136] @ fb3ac <__cxa_atexit@plt+0xeef78> │ │ │ │ add r3, pc, r3 │ │ │ │ str sl, [r5, #-4] │ │ │ │ str r9, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f2424 <__cxa_atexit@plt+0xe5ff0> │ │ │ │ + beq fb37c <__cxa_atexit@plt+0xeef48> │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f2434 <__cxa_atexit@plt+0xe6000> │ │ │ │ - ldr r7, [pc, #92] @ f245c <__cxa_atexit@plt+0xe6028> │ │ │ │ + bcc fb38c <__cxa_atexit@plt+0xeef58> │ │ │ │ + ldr r7, [pc, #92] @ fb3b4 <__cxa_atexit@plt+0xeef80> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f2458 <__cxa_atexit@plt+0xe6024> │ │ │ │ + ldr r7, [pc, #28] @ fb3b0 <__cxa_atexit@plt+0xeef7c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ - biceq r1, sl, r4, lsr #9 │ │ │ │ + biceq r8, r9, ip, lsl #22 │ │ │ │ @ instruction: 0xfffffa50 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r2, [pc, #136] @ f2504 <__cxa_atexit@plt+0xe60d0> │ │ │ │ + ldr r2, [pc, #136] @ fb45c <__cxa_atexit@plt+0xef028> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f24d8 <__cxa_atexit@plt+0xe60a4> │ │ │ │ + beq fb430 <__cxa_atexit@plt+0xeeffc> │ │ │ │ mov r7, r5 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr sl, [r7, #-4] │ │ │ │ ldr r9, [r7] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f24e8 <__cxa_atexit@plt+0xe60b4> │ │ │ │ - ldr r7, [pc, #80] @ f250c <__cxa_atexit@plt+0xe60d8> │ │ │ │ + bcc fb440 <__cxa_atexit@plt+0xef00c> │ │ │ │ + ldr r7, [pc, #80] @ fb464 <__cxa_atexit@plt+0xef030> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f2508 <__cxa_atexit@plt+0xe60d4> │ │ │ │ + ldr r7, [pc, #24] @ fb460 <__cxa_atexit@plt+0xef02c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - strdeq r1, [sl, #48] @ 0x30 │ │ │ │ + biceq r8, r9, r8, asr sl │ │ │ │ @ instruction: 0xfffff994 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r3, r6 │ │ │ │ mov r7, r5 │ │ │ │ add r5, r5, #12 │ │ │ │ ldr sl, [r7, #4] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc f2560 <__cxa_atexit@plt+0xe612c> │ │ │ │ - ldr r7, [pc, #48] @ f2578 <__cxa_atexit@plt+0xe6144> │ │ │ │ + bcc fb4b8 <__cxa_atexit@plt+0xef084> │ │ │ │ + ldr r7, [pc, #48] @ fb4d0 <__cxa_atexit@plt+0xef09c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ mov r7, r8 │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #20] @ f257c <__cxa_atexit@plt+0xe6148> │ │ │ │ + ldr r7, [pc, #20] @ fb4d4 <__cxa_atexit@plt+0xef0a0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff908 │ │ │ │ - biceq r1, sl, r8, ror r3 │ │ │ │ + biceq r8, r9, r0, ror #19 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f25e4 <__cxa_atexit@plt+0xe61b0> │ │ │ │ + bhi fb53c <__cxa_atexit@plt+0xef108> │ │ │ │ stmdb r5, {r8, sl} │ │ │ │ and r2, r8, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne f25d8 <__cxa_atexit@plt+0xe61a4> │ │ │ │ - ldr r2, [pc, #68] @ f25f8 <__cxa_atexit@plt+0xe61c4> │ │ │ │ + bne fb530 <__cxa_atexit@plt+0xef0fc> │ │ │ │ + ldr r2, [pc, #68] @ fb550 <__cxa_atexit@plt+0xef11c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ - ldr r5, [pc, #48] @ f25fc <__cxa_atexit@plt+0xe61c8> │ │ │ │ + ldr r5, [pc, #48] @ fb554 <__cxa_atexit@plt+0xef120> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f2600 <__cxa_atexit@plt+0xe61cc> │ │ │ │ + ldr r7, [pc, #20] @ fb558 <__cxa_atexit@plt+0xef124> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq r7, pc, r4, asr #18 │ │ │ │ - biceq r1, sl, ip, lsl #7 │ │ │ │ + bicseq lr, lr, r4, ror #19 │ │ │ │ + strdeq r8, [r9, #148] @ 0x94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ - ldr r3, [pc, #88] @ f2670 <__cxa_atexit@plt+0xe623c> │ │ │ │ + ldr r3, [pc, #88] @ fb5c8 <__cxa_atexit@plt+0xef194> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stm r5, {r3, sl} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f265c <__cxa_atexit@plt+0xe6228> │ │ │ │ + beq fb5b4 <__cxa_atexit@plt+0xef180> │ │ │ │ str r7, [r5] │ │ │ │ cmp r3, #2 │ │ │ │ - bne f2664 <__cxa_atexit@plt+0xe6230> │ │ │ │ - ldr r3, [pc, #56] @ f2674 <__cxa_atexit@plt+0xe6240> │ │ │ │ + bne fb5bc <__cxa_atexit@plt+0xef188> │ │ │ │ + ldr r3, [pc, #56] @ fb5cc <__cxa_atexit@plt+0xef198> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #36] @ f2678 <__cxa_atexit@plt+0xe6244> │ │ │ │ + ldr r3, [pc, #36] @ fb5d0 <__cxa_atexit@plt+0xef19c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xffffffcc │ │ │ │ - ldrheq r7, [pc, #140] @ f270c <__cxa_atexit@plt+0xe62d8> │ │ │ │ + bicseq lr, lr, ip, asr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f26c0 <__cxa_atexit@plt+0xe628c> │ │ │ │ - ldr r3, [pc, #44] @ f26cc <__cxa_atexit@plt+0xe6298> │ │ │ │ + bne fb618 <__cxa_atexit@plt+0xef1e4> │ │ │ │ + ldr r3, [pc, #44] @ fb624 <__cxa_atexit@plt+0xef1f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #24] @ f26d0 <__cxa_atexit@plt+0xe629c> │ │ │ │ + ldr r3, [pc, #24] @ fb628 <__cxa_atexit@plt+0xef1f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - bicseq r7, pc, r8, asr r8 @ │ │ │ │ - biceq r0, sl, ip, asr #19 │ │ │ │ + ldrsheq lr, [lr, #136] @ 0x88 │ │ │ │ + biceq r8, r9, r4, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b f27cc <__cxa_atexit@plt+0xe6398> │ │ │ │ - strheq r0, [sl, #148] @ 0x94 │ │ │ │ + b fb724 <__cxa_atexit@plt+0xef2f0> │ │ │ │ + biceq r8, r9, ip, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ f270c <__cxa_atexit@plt+0xe62d8> │ │ │ │ + ldr r3, [pc, #12] @ fb664 <__cxa_atexit@plt+0xef230> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ - @ instruction: 0x01df7690 │ │ │ │ - @ instruction: 0x01ca0990 │ │ │ │ + bicseq lr, lr, r0, lsr r7 │ │ │ │ + strdeq r7, [r9, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov sl, r6 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f2790 <__cxa_atexit@plt+0xe635c> │ │ │ │ + bhi fb6e8 <__cxa_atexit@plt+0xef2b4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, sl, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f2798 <__cxa_atexit@plt+0xe6364> │ │ │ │ - ldr lr, [pc, #100] @ f27ac <__cxa_atexit@plt+0xe6378> │ │ │ │ + bcc fb6f0 <__cxa_atexit@plt+0xef2bc> │ │ │ │ + ldr lr, [pc, #100] @ fb704 <__cxa_atexit@plt+0xef2d0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #96] @ f27b0 <__cxa_atexit@plt+0xe637c> │ │ │ │ + ldr r1, [pc, #96] @ fb708 <__cxa_atexit@plt+0xef2d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r2, [pc, #76] @ f27b4 <__cxa_atexit@plt+0xe6380> │ │ │ │ + ldr r2, [pc, #76] @ fb70c <__cxa_atexit@plt+0xef2d8> │ │ │ │ add r2, pc, r2 │ │ │ │ str lr, [sl, #4]! │ │ │ │ str r3, [sl, #24] │ │ │ │ str r1, [sl, #8] │ │ │ │ str r0, [sl, #12] │ │ │ │ mov r9, sl │ │ │ │ str r2, [r9, #16]! │ │ │ │ - ldr r3, [pc, #48] @ f27b8 <__cxa_atexit@plt+0xe6384> │ │ │ │ + ldr r3, [pc, #48] @ fb710 <__cxa_atexit@plt+0xef2dc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6a6c <__cxa_atexit@plt+0x16da638> │ │ │ │ mov r6, sl │ │ │ │ - b f27a0 <__cxa_atexit@plt+0xe636c> │ │ │ │ + b fb6f8 <__cxa_atexit@plt+0xef2c4> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - bicseq r7, pc, r4, lsr #12 │ │ │ │ + bicseq lr, lr, r4, asr #13 │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ - bicseq r7, pc, r0, lsl r6 @ │ │ │ │ - biceq r0, sl, r0, ror #17 │ │ │ │ + ldrheq lr, [lr, #96] @ 0x60 │ │ │ │ + biceq r7, r9, r8, asr #30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f2850 <__cxa_atexit@plt+0xe641c> │ │ │ │ - ldr r2, [pc, #120] @ f2858 <__cxa_atexit@plt+0xe6424> │ │ │ │ + bhi fb7a8 <__cxa_atexit@plt+0xef374> │ │ │ │ + ldr r2, [pc, #120] @ fb7b0 <__cxa_atexit@plt+0xef37c> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-12]! │ │ │ │ stmib r3, {r7, r8} │ │ │ │ ldr r9, [r7, #3] │ │ │ │ str r9, [r3, #8] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq f282c <__cxa_atexit@plt+0xe63f8> │ │ │ │ + beq fb784 <__cxa_atexit@plt+0xef350> │ │ │ │ cmp r7, #2 │ │ │ │ - bne f283c <__cxa_atexit@plt+0xe6408> │ │ │ │ - ldr r7, [pc, #80] @ f285c <__cxa_atexit@plt+0xe6428> │ │ │ │ + bne fb794 <__cxa_atexit@plt+0xef360> │ │ │ │ + ldr r7, [pc, #80] @ fb7b4 <__cxa_atexit@plt+0xef380> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r3, [r5, #12] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f2860 <__cxa_atexit@plt+0xe642c> │ │ │ │ + ldr r7, [pc, #28] @ fb7b8 <__cxa_atexit@plt+0xef384> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - bicseq r7, pc, r4, lsr #10 │ │ │ │ - biceq r0, sl, ip, lsr r8 │ │ │ │ + bicseq lr, lr, r4, asr #11 │ │ │ │ + biceq r7, r9, r4, lsr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f28a0 <__cxa_atexit@plt+0xe646c> │ │ │ │ + bne fb7f8 <__cxa_atexit@plt+0xef3c4> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r3, [r7, #6] │ │ │ │ - ldr r2, [pc, #44] @ f28b8 <__cxa_atexit@plt+0xe6484> │ │ │ │ + ldr r2, [pc, #44] @ fb810 <__cxa_atexit@plt+0xef3dc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ f28b4 <__cxa_atexit@plt+0xe6480> │ │ │ │ + ldr r7, [pc, #12] @ fb80c <__cxa_atexit@plt+0xef3d8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r7, pc, r0, asr #9 │ │ │ │ + bicseq lr, lr, r0, ror #10 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r0, sl, r4, ror #15 │ │ │ │ + biceq r7, r9, ip, asr #28 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f2940 <__cxa_atexit@plt+0xe650c> │ │ │ │ + bne fb898 <__cxa_atexit@plt+0xef464> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc f29ac <__cxa_atexit@plt+0xe6578> │ │ │ │ - ldr r2, [pc, #216] @ f29cc <__cxa_atexit@plt+0xe6598> │ │ │ │ + bcc fb904 <__cxa_atexit@plt+0xef4d0> │ │ │ │ + ldr r2, [pc, #216] @ fb924 <__cxa_atexit@plt+0xef4f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #196] @ f29d0 <__cxa_atexit@plt+0xe659c> │ │ │ │ + ldr r0, [pc, #196] @ fb928 <__cxa_atexit@plt+0xef4f4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #184] @ f29d4 <__cxa_atexit@plt+0xe65a0> │ │ │ │ + ldr lr, [pc, #184] @ fb92c <__cxa_atexit@plt+0xef4f8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r2, [pc, #120] @ f29c0 <__cxa_atexit@plt+0xe658c> │ │ │ │ + ldr r2, [pc, #120] @ fb918 <__cxa_atexit@plt+0xef4e4> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r9, [r2, #3] │ │ │ │ str r9, [r3, #8] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f298c <__cxa_atexit@plt+0xe6558> │ │ │ │ + beq fb8e4 <__cxa_atexit@plt+0xef4b0> │ │ │ │ cmp r2, #2 │ │ │ │ - bne f2998 <__cxa_atexit@plt+0xe6564> │ │ │ │ - ldr r3, [pc, #80] @ f29c4 <__cxa_atexit@plt+0xe6590> │ │ │ │ + bne fb8f0 <__cxa_atexit@plt+0xef4bc> │ │ │ │ + ldr r3, [pc, #80] @ fb91c <__cxa_atexit@plt+0xef4e8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r8, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ f29c8 <__cxa_atexit@plt+0xe6594> │ │ │ │ + ldr r7, [pc, #40] @ fb920 <__cxa_atexit@plt+0xef4ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffff24 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - bicseq r7, pc, r8, asr #7 │ │ │ │ + bicseq lr, lr, r8, ror #8 │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ - ldrheq r7, [pc, #68] @ f2a1c <__cxa_atexit@plt+0xe65e8> │ │ │ │ - bicseq r7, pc, r0, lsl #9 │ │ │ │ - biceq r0, sl, r8, asr #13 │ │ │ │ + bicseq lr, lr, r4, asr r5 │ │ │ │ + bicseq lr, lr, r0, lsr #10 │ │ │ │ + biceq r7, r9, r0, lsr sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f2a34 <__cxa_atexit@plt+0xe6600> │ │ │ │ + bhi fb98c <__cxa_atexit@plt+0xef558> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f2a40 <__cxa_atexit@plt+0xe660c> │ │ │ │ - ldr r5, [pc, #68] @ f2a50 <__cxa_atexit@plt+0xe661c> │ │ │ │ + bcc fb998 <__cxa_atexit@plt+0xef564> │ │ │ │ + ldr r5, [pc, #68] @ fb9a8 <__cxa_atexit@plt+0xef574> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ - ldr r7, [pc, #56] @ f2a54 <__cxa_atexit@plt+0xe6620> │ │ │ │ + ldr r7, [pc, #56] @ fb9ac <__cxa_atexit@plt+0xef578> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2] │ │ │ │ str r5, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b f27cc <__cxa_atexit@plt+0xe6398> │ │ │ │ + b fb724 <__cxa_atexit@plt+0xef2f0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdbc │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f2a80 <__cxa_atexit@plt+0xe664c> │ │ │ │ + bne fb9d8 <__cxa_atexit@plt+0xef5a4> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f2a94 <__cxa_atexit@plt+0xe6660> │ │ │ │ + ldr r7, [pc, #12] @ fb9ec <__cxa_atexit@plt+0xef5b8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - bicseq r7, pc, r0, ror #5 │ │ │ │ - biceq r0, sl, r8, lsl #12 │ │ │ │ + bicseq lr, lr, r0, lsl #7 │ │ │ │ + biceq r7, r9, r0, ror ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f2ae0 <__cxa_atexit@plt+0xe66ac> │ │ │ │ - ldr r3, [pc, #48] @ f2af0 <__cxa_atexit@plt+0xe66bc> │ │ │ │ + bcc fba38 <__cxa_atexit@plt+0xef604> │ │ │ │ + ldr r3, [pc, #48] @ fba48 <__cxa_atexit@plt+0xef614> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #36] @ f2af4 <__cxa_atexit@plt+0xe66c0> │ │ │ │ + ldr r8, [pc, #36] @ fba4c <__cxa_atexit@plt+0xef618> │ │ │ │ add r8, pc, r8 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - @ instruction: 0x01b28dc9 │ │ │ │ - biceq r0, sl, r8, lsr #11 │ │ │ │ + @ instruction: 0x01b200e4 │ │ │ │ + biceq r7, r9, r0, lsl ip │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f2b3c <__cxa_atexit@plt+0xe6708> │ │ │ │ - ldr r3, [pc, #44] @ f2b4c <__cxa_atexit@plt+0xe6718> │ │ │ │ + bcc fba94 <__cxa_atexit@plt+0xef660> │ │ │ │ + ldr r3, [pc, #44] @ fbaa4 <__cxa_atexit@plt+0xef670> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - biceq r0, sl, r0, asr r5 │ │ │ │ + strheq r7, [r9, #184] @ 0xb8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f2bbc <__cxa_atexit@plt+0xe6788> │ │ │ │ + bhi fbb14 <__cxa_atexit@plt+0xef6e0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f2bc8 <__cxa_atexit@plt+0xe6794> │ │ │ │ - ldr r2, [pc, #84] @ f2bd8 <__cxa_atexit@plt+0xe67a4> │ │ │ │ + bcc fbb20 <__cxa_atexit@plt+0xef6ec> │ │ │ │ + ldr r2, [pc, #84] @ fbb30 <__cxa_atexit@plt+0xef6fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ f2bdc <__cxa_atexit@plt+0xe67a8> │ │ │ │ + ldr r1, [pc, #80] @ fbb34 <__cxa_atexit@plt+0xef700> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #60] @ f2be0 <__cxa_atexit@plt+0xe67ac> │ │ │ │ + ldr r8, [pc, #60] @ fbb38 <__cxa_atexit@plt+0xef704> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -236007,391 +245181,391 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ - bicseq r7, pc, r8, ror #3 │ │ │ │ - @ instruction: 0x01b28cf8 │ │ │ │ - biceq r0, sl, ip, lsl #27 │ │ │ │ + bicseq lr, lr, r8, lsl #5 │ │ │ │ + @ instruction: 0x01b20013 │ │ │ │ + strdeq r8, [r9, #52] @ 0x34 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f2c34 <__cxa_atexit@plt+0xe6800> │ │ │ │ - ldr r7, [pc, #60] @ f2c44 <__cxa_atexit@plt+0xe6810> │ │ │ │ + bhi fbb8c <__cxa_atexit@plt+0xef758> │ │ │ │ + ldr r7, [pc, #60] @ fbb9c <__cxa_atexit@plt+0xef768> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq f2c28 <__cxa_atexit@plt+0xe67f4> │ │ │ │ + beq fbb80 <__cxa_atexit@plt+0xef74c> │ │ │ │ str r9, [r5] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, fp │ │ │ │ - b f2c64 <__cxa_atexit@plt+0xe6830> │ │ │ │ + b fbbbc <__cxa_atexit@plt+0xef788> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f2c48 <__cxa_atexit@plt+0xe6814> │ │ │ │ + ldr r7, [pc, #12] @ fbba0 <__cxa_atexit@plt+0xef76c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - biceq r0, sl, r0, asr sp │ │ │ │ - biceq r0, sl, r8, lsr #26 │ │ │ │ + strheq r8, [r9, #56] @ 0x38 │ │ │ │ + @ instruction: 0x01c98390 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b f2c64 <__cxa_atexit@plt+0xe6830> │ │ │ │ + b fbbbc <__cxa_atexit@plt+0xef788> │ │ │ │ mov fp, r8 │ │ │ │ - ldr r2, [pc, #156] @ f2d0c <__cxa_atexit@plt+0xe68d8> │ │ │ │ + ldr r2, [pc, #156] @ fbc64 <__cxa_atexit@plt+0xef830> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #152] @ f2d10 <__cxa_atexit@plt+0xe68dc> │ │ │ │ + ldr r1, [pc, #152] @ fbc68 <__cxa_atexit@plt+0xef834> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r5] │ │ │ │ and r0, r3, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne f2cc4 <__cxa_atexit@plt+0xe6890> │ │ │ │ + bne fbc1c <__cxa_atexit@plt+0xef7e8> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r0, r7, #3 │ │ │ │ - beq f2ce4 <__cxa_atexit@plt+0xe68b0> │ │ │ │ + beq fbc3c <__cxa_atexit@plt+0xef808> │ │ │ │ cmp r0, #2 │ │ │ │ - bne f2cf0 <__cxa_atexit@plt+0xe68bc> │ │ │ │ + bne fbc48 <__cxa_atexit@plt+0xef814> │ │ │ │ ldr r7, [r5] │ │ │ │ str r1, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f2d04 <__cxa_atexit@plt+0xe68d0> │ │ │ │ + beq fbc5c <__cxa_atexit@plt+0xef828> │ │ │ │ str r7, [r5] │ │ │ │ - b f2c78 <__cxa_atexit@plt+0xe6844> │ │ │ │ - ldr r3, [pc, #72] @ f2d14 <__cxa_atexit@plt+0xe68e0> │ │ │ │ + b fbbd0 <__cxa_atexit@plt+0xef79c> │ │ │ │ + ldr r3, [pc, #72] @ fbc6c <__cxa_atexit@plt+0xef838> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #60] @ f2d18 <__cxa_atexit@plt+0xe68e4> │ │ │ │ + ldr r3, [pc, #60] @ fbc70 <__cxa_atexit@plt+0xef83c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ f2d1c <__cxa_atexit@plt+0xe68e8> │ │ │ │ + ldr r7, [pc, #36] @ fbc74 <__cxa_atexit@plt+0xef840> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - bicseq r7, pc, r4, lsr r2 @ │ │ │ │ - biceq r0, sl, r4, ror ip │ │ │ │ - biceq r0, sl, r4, asr ip │ │ │ │ + ldrsbeq lr, [lr, #36] @ 0x24 │ │ │ │ + ldrdeq r8, [r9, #44] @ 0x2c │ │ │ │ + strheq r8, [r9, #44] @ 0x2c │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f2d5c <__cxa_atexit@plt+0xe6928> │ │ │ │ - ldr r3, [pc, #56] @ f2d78 <__cxa_atexit@plt+0xe6944> │ │ │ │ + bne fbcb4 <__cxa_atexit@plt+0xef880> │ │ │ │ + ldr r3, [pc, #56] @ fbcd0 <__cxa_atexit@plt+0xef89c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f2d70 <__cxa_atexit@plt+0xe693c> │ │ │ │ + beq fbcc8 <__cxa_atexit@plt+0xef894> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b f2c64 <__cxa_atexit@plt+0xe6830> │ │ │ │ - ldr r7, [pc, #24] @ f2d7c <__cxa_atexit@plt+0xe6948> │ │ │ │ + b fbbbc <__cxa_atexit@plt+0xef788> │ │ │ │ + ldr r7, [pc, #24] @ fbcd4 <__cxa_atexit@plt+0xef8a0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r0, sl, r8, lsl #24 │ │ │ │ - strdeq r0, [sl, #180] @ 0xb4 │ │ │ │ + biceq r8, r9, r0, ror r2 │ │ │ │ + biceq r8, r9, ip, asr r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b f2c64 <__cxa_atexit@plt+0xe6830> │ │ │ │ - biceq r0, sl, r8, lsl #6 │ │ │ │ + b fbbbc <__cxa_atexit@plt+0xef788> │ │ │ │ + biceq r7, r9, r0, ror r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #32] @ f2dcc <__cxa_atexit@plt+0xe6998> │ │ │ │ + ldr r3, [pc, #32] @ fbd24 <__cxa_atexit@plt+0xef8f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f2dc4 <__cxa_atexit@plt+0xe6990> │ │ │ │ - b f2ddc <__cxa_atexit@plt+0xe69a8> │ │ │ │ + beq fbd1c <__cxa_atexit@plt+0xef8e8> │ │ │ │ + b fbd34 <__cxa_atexit@plt+0xef900> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - ldrdeq r0, [sl, #32] │ │ │ │ + biceq r7, r9, r8, lsr r9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ - ldr r7, [pc, #264] @ f2ef0 <__cxa_atexit@plt+0xe6abc> │ │ │ │ + ldr r7, [pc, #264] @ fbe48 <__cxa_atexit@plt+0xefa14> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, r5 │ │ │ │ ldr r8, [r2, #4]! │ │ │ │ str r7, [r2] │ │ │ │ sub r3, r2, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f2eb4 <__cxa_atexit@plt+0xe6a80> │ │ │ │ + bhi fbe0c <__cxa_atexit@plt+0xef9d8> │ │ │ │ stmda r5, {r8, sl} │ │ │ │ and r7, r8, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f2e40 <__cxa_atexit@plt+0xe6a0c> │ │ │ │ - ldr r7, [pc, #224] @ f2ef8 <__cxa_atexit@plt+0xe6ac4> │ │ │ │ + bne fbd98 <__cxa_atexit@plt+0xef964> │ │ │ │ + ldr r7, [pc, #224] @ fbe50 <__cxa_atexit@plt+0xefa1c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r2, [r5] │ │ │ │ - ldr r7, [pc, #204] @ f2efc <__cxa_atexit@plt+0xe6ac8> │ │ │ │ + ldr r7, [pc, #204] @ fbe54 <__cxa_atexit@plt+0xefa20> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ and r7, sl, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f2ea0 <__cxa_atexit@plt+0xe6a6c> │ │ │ │ + bne fbdf8 <__cxa_atexit@plt+0xef9c4> │ │ │ │ str sl, [r2] │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f2ecc <__cxa_atexit@plt+0xe6a98> │ │ │ │ - ldr r7, [pc, #160] @ f2f08 <__cxa_atexit@plt+0xe6ad4> │ │ │ │ + bcc fbe24 <__cxa_atexit@plt+0xef9f0> │ │ │ │ + ldr r7, [pc, #160] @ fbe60 <__cxa_atexit@plt+0xefa2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [sl, #2] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #136] @ f2f0c <__cxa_atexit@plt+0xe6ad8> │ │ │ │ + ldr lr, [pc, #136] @ fbe64 <__cxa_atexit@plt+0xefa30> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r2, r6, #12 │ │ │ │ stm r2, {r1, r7, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #92] @ f2f04 <__cxa_atexit@plt+0xe6ad0> │ │ │ │ + ldr r7, [pc, #92] @ fbe5c <__cxa_atexit@plt+0xefa28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ f2f00 <__cxa_atexit@plt+0xe6acc> │ │ │ │ + ldr r7, [pc, #68] @ fbe58 <__cxa_atexit@plt+0xefa24> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ f2ef4 <__cxa_atexit@plt+0xe6ac0> │ │ │ │ + ldr r7, [pc, #32] @ fbe4c <__cxa_atexit@plt+0xefa18> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffff7f0 │ │ │ │ - bicseq r7, pc, r0, ror #1 │ │ │ │ - strheq r0, [sl, #172] @ 0xac │ │ │ │ - bicseq r7, pc, r0, lsl r0 @ │ │ │ │ + bicseq lr, lr, r0, lsl #3 │ │ │ │ + biceq r8, r9, r4, lsr #2 │ │ │ │ + ldrheq lr, [lr] │ │ │ │ @ instruction: 0xfffffcf0 │ │ │ │ - ldrsheq r6, [pc, #252] @ f3010 <__cxa_atexit@plt+0xe6bdc> │ │ │ │ - @ instruction: 0x01ca0190 │ │ │ │ + @ instruction: 0x01dee09c │ │ │ │ + strdeq r7, [r9, #120] @ 0x78 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f2f7c <__cxa_atexit@plt+0xe6b48> │ │ │ │ + bne fbed4 <__cxa_atexit@plt+0xefaa0> │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f2f90 <__cxa_atexit@plt+0xe6b5c> │ │ │ │ - ldr r2, [pc, #112] @ f2fb4 <__cxa_atexit@plt+0xe6b80> │ │ │ │ + bcc fbee8 <__cxa_atexit@plt+0xefab4> │ │ │ │ + ldr r2, [pc, #112] @ fbf0c <__cxa_atexit@plt+0xefad8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #88] @ f2fb8 <__cxa_atexit@plt+0xe6b84> │ │ │ │ + ldr lr, [pc, #88] @ fbf10 <__cxa_atexit@plt+0xefadc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r1, r2, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ f2fb0 <__cxa_atexit@plt+0xe6b7c> │ │ │ │ + ldr r7, [pc, #44] @ fbf08 <__cxa_atexit@plt+0xefad4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #20] @ f2fac <__cxa_atexit@plt+0xe6b78> │ │ │ │ + ldr r6, [pc, #20] @ fbf04 <__cxa_atexit@plt+0xefad0> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq r6, pc, r4, lsr pc @ │ │ │ │ + ldrsbeq sp, [lr, #244] @ 0xf4 │ │ │ │ @ instruction: 0xfffffc14 │ │ │ │ - bicseq r6, pc, r0, lsr #30 │ │ │ │ - biceq r0, sl, r4, ror #1 │ │ │ │ + bicseq sp, lr, r0, asr #31 │ │ │ │ + biceq r7, r9, ip, asr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f301c <__cxa_atexit@plt+0xe6be8> │ │ │ │ - ldr r2, [pc, #76] @ f3034 <__cxa_atexit@plt+0xe6c00> │ │ │ │ + bcc fbf74 <__cxa_atexit@plt+0xefb40> │ │ │ │ + ldr r2, [pc, #76] @ fbf8c <__cxa_atexit@plt+0xefb58> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #52] @ f3038 <__cxa_atexit@plt+0xe6c04> │ │ │ │ + ldr lr, [pc, #52] @ fbf90 <__cxa_atexit@plt+0xefb5c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r3, #8] │ │ │ │ add r7, r3, #12 │ │ │ │ stm r7, {r1, r2, lr} │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ f303c <__cxa_atexit@plt+0xe6c08> │ │ │ │ + ldr r3, [pc, #24] @ fbf94 <__cxa_atexit@plt+0xefb60> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #28 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb70 │ │ │ │ - bicseq r6, pc, ip, ror lr @ │ │ │ │ + bicseq sp, lr, ip, lsl pc │ │ │ │ @ instruction: 0xffffffa0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f3080 <__cxa_atexit@plt+0xe6c4c> │ │ │ │ - ldr r7, [pc, #48] @ f3090 <__cxa_atexit@plt+0xe6c5c> │ │ │ │ + bhi fbfd8 <__cxa_atexit@plt+0xefba4> │ │ │ │ + ldr r7, [pc, #48] @ fbfe8 <__cxa_atexit@plt+0xefbb4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f3074 <__cxa_atexit@plt+0xe6c40> │ │ │ │ + beq fbfcc <__cxa_atexit@plt+0xefb98> │ │ │ │ mov r7, r8 │ │ │ │ - b f30f8 <__cxa_atexit@plt+0xe6cc4> │ │ │ │ + b fc050 <__cxa_atexit@plt+0xefc1c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f3094 <__cxa_atexit@plt+0xe6c60> │ │ │ │ + ldr r7, [pc, #12] @ fbfec <__cxa_atexit@plt+0xefbb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r0, sl, ip, lsl #18 │ │ │ │ + biceq r7, r9, r4, ror pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f30d8 <__cxa_atexit@plt+0xe6ca4> │ │ │ │ - ldr r7, [pc, #48] @ f30e8 <__cxa_atexit@plt+0xe6cb4> │ │ │ │ + bhi fc030 <__cxa_atexit@plt+0xefbfc> │ │ │ │ + ldr r7, [pc, #48] @ fc040 <__cxa_atexit@plt+0xefc0c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f30cc <__cxa_atexit@plt+0xe6c98> │ │ │ │ + beq fc024 <__cxa_atexit@plt+0xefbf0> │ │ │ │ mov r7, r8 │ │ │ │ - b f30f8 <__cxa_atexit@plt+0xe6cc4> │ │ │ │ + b fc050 <__cxa_atexit@plt+0xefc1c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f30ec <__cxa_atexit@plt+0xe6cb8> │ │ │ │ + ldr r7, [pc, #12] @ fc044 <__cxa_atexit@plt+0xefc10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strheq r0, [sl, #132] @ 0x84 │ │ │ │ + biceq r7, r9, ip, lsl pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne f315c <__cxa_atexit@plt+0xe6d28> │ │ │ │ + bne fc0b4 <__cxa_atexit@plt+0xefc80> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ f3194 <__cxa_atexit@plt+0xe6d60> │ │ │ │ + ldr r2, [pc, #120] @ fc0ec <__cxa_atexit@plt+0xefcb8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f3174 <__cxa_atexit@plt+0xe6d40> │ │ │ │ + beq fc0cc <__cxa_atexit@plt+0xefc98> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f3184 <__cxa_atexit@plt+0xe6d50> │ │ │ │ - ldr r3, [pc, #84] @ f319c <__cxa_atexit@plt+0xe6d68> │ │ │ │ + bcc fc0dc <__cxa_atexit@plt+0xefca8> │ │ │ │ + ldr r3, [pc, #84] @ fc0f4 <__cxa_atexit@plt+0xefcc0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ f3198 <__cxa_atexit@plt+0xe6d64> │ │ │ │ + ldr r7, [pc, #52] @ fc0f0 <__cxa_atexit@plt+0xefcbc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - bicseq r6, pc, r4, lsl #24 │ │ │ │ + bicseq sp, lr, r4, lsr #25 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f31dc <__cxa_atexit@plt+0xe6da8> │ │ │ │ - ldr r3, [pc, #36] @ f31e8 <__cxa_atexit@plt+0xe6db4> │ │ │ │ + bcc fc134 <__cxa_atexit@plt+0xefd00> │ │ │ │ + ldr r3, [pc, #36] @ fc140 <__cxa_atexit@plt+0xefd0c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ @@ -236400,105 +245574,105 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f322c <__cxa_atexit@plt+0xe6df8> │ │ │ │ - ldr r7, [pc, #48] @ f323c <__cxa_atexit@plt+0xe6e08> │ │ │ │ + bhi fc184 <__cxa_atexit@plt+0xefd50> │ │ │ │ + ldr r7, [pc, #48] @ fc194 <__cxa_atexit@plt+0xefd60> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f3220 <__cxa_atexit@plt+0xe6dec> │ │ │ │ + beq fc178 <__cxa_atexit@plt+0xefd44> │ │ │ │ mov r7, r8 │ │ │ │ - b f32a4 <__cxa_atexit@plt+0xe6e70> │ │ │ │ + b fc1fc <__cxa_atexit@plt+0xefdc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f3240 <__cxa_atexit@plt+0xe6e0c> │ │ │ │ + ldr r7, [pc, #12] @ fc198 <__cxa_atexit@plt+0xefd64> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r0, sl, r4, ror #14 │ │ │ │ + biceq r7, r9, ip, asr #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f3284 <__cxa_atexit@plt+0xe6e50> │ │ │ │ - ldr r7, [pc, #48] @ f3294 <__cxa_atexit@plt+0xe6e60> │ │ │ │ + bhi fc1dc <__cxa_atexit@plt+0xefda8> │ │ │ │ + ldr r7, [pc, #48] @ fc1ec <__cxa_atexit@plt+0xefdb8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f3278 <__cxa_atexit@plt+0xe6e44> │ │ │ │ + beq fc1d0 <__cxa_atexit@plt+0xefd9c> │ │ │ │ mov r7, r8 │ │ │ │ - b f32a4 <__cxa_atexit@plt+0xe6e70> │ │ │ │ + b fc1fc <__cxa_atexit@plt+0xefdc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f3298 <__cxa_atexit@plt+0xe6e64> │ │ │ │ + ldr r7, [pc, #12] @ fc1f0 <__cxa_atexit@plt+0xefdbc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r0, sl, ip, lsl #14 │ │ │ │ + biceq r7, r9, r4, ror sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne f3308 <__cxa_atexit@plt+0xe6ed4> │ │ │ │ + bne fc260 <__cxa_atexit@plt+0xefe2c> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ f3340 <__cxa_atexit@plt+0xe6f0c> │ │ │ │ + ldr r2, [pc, #120] @ fc298 <__cxa_atexit@plt+0xefe64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f3320 <__cxa_atexit@plt+0xe6eec> │ │ │ │ + beq fc278 <__cxa_atexit@plt+0xefe44> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f3330 <__cxa_atexit@plt+0xe6efc> │ │ │ │ - ldr r3, [pc, #84] @ f3348 <__cxa_atexit@plt+0xe6f14> │ │ │ │ + bcc fc288 <__cxa_atexit@plt+0xefe54> │ │ │ │ + ldr r3, [pc, #84] @ fc2a0 <__cxa_atexit@plt+0xefe6c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ f3344 <__cxa_atexit@plt+0xe6f10> │ │ │ │ + ldr r7, [pc, #52] @ fc29c <__cxa_atexit@plt+0xefe68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - bicseq r6, pc, r8, asr sl @ │ │ │ │ + ldrsheq sp, [lr, #168] @ 0xa8 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f3388 <__cxa_atexit@plt+0xe6f54> │ │ │ │ - ldr r3, [pc, #36] @ f3394 <__cxa_atexit@plt+0xe6f60> │ │ │ │ + bcc fc2e0 <__cxa_atexit@plt+0xefeac> │ │ │ │ + ldr r3, [pc, #36] @ fc2ec <__cxa_atexit@plt+0xefeb8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ @@ -236507,39 +245681,39 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f33d8 <__cxa_atexit@plt+0xe6fa4> │ │ │ │ - ldr r7, [pc, #48] @ f33e8 <__cxa_atexit@plt+0xe6fb4> │ │ │ │ + bhi fc330 <__cxa_atexit@plt+0xefefc> │ │ │ │ + ldr r7, [pc, #48] @ fc340 <__cxa_atexit@plt+0xeff0c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f33cc <__cxa_atexit@plt+0xe6f98> │ │ │ │ + beq fc324 <__cxa_atexit@plt+0xefef0> │ │ │ │ mov r7, r8 │ │ │ │ - b f1d00 <__cxa_atexit@plt+0xe58cc> │ │ │ │ + b fac58 <__cxa_atexit@plt+0xee824> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f33ec <__cxa_atexit@plt+0xe6fb8> │ │ │ │ + ldr r7, [pc, #12] @ fc344 <__cxa_atexit@plt+0xeff10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe944 │ │ │ │ - strdeq r0, [sl, #76] @ 0x4c │ │ │ │ + biceq r7, r9, r4, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f3428 <__cxa_atexit@plt+0xe6ff4> │ │ │ │ - ldr r3, [pc, #36] @ f3438 <__cxa_atexit@plt+0xe7004> │ │ │ │ + bcc fc380 <__cxa_atexit@plt+0xeff4c> │ │ │ │ + ldr r3, [pc, #36] @ fc390 <__cxa_atexit@plt+0xeff5c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -236548,39 +245722,39 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f347c <__cxa_atexit@plt+0xe7048> │ │ │ │ - ldr r7, [pc, #48] @ f348c <__cxa_atexit@plt+0xe7058> │ │ │ │ + bhi fc3d4 <__cxa_atexit@plt+0xeffa0> │ │ │ │ + ldr r7, [pc, #48] @ fc3e4 <__cxa_atexit@plt+0xeffb0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f3470 <__cxa_atexit@plt+0xe703c> │ │ │ │ + beq fc3c8 <__cxa_atexit@plt+0xeff94> │ │ │ │ mov r7, r8 │ │ │ │ - b f1d00 <__cxa_atexit@plt+0xe58cc> │ │ │ │ + b fac58 <__cxa_atexit@plt+0xee824> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f3490 <__cxa_atexit@plt+0xe705c> │ │ │ │ + ldr r7, [pc, #12] @ fc3e8 <__cxa_atexit@plt+0xeffb4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe8a0 │ │ │ │ - biceq r0, sl, r8, asr r4 │ │ │ │ + biceq r7, r9, r0, asr #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f34cc <__cxa_atexit@plt+0xe7098> │ │ │ │ - ldr r3, [pc, #36] @ f34dc <__cxa_atexit@plt+0xe70a8> │ │ │ │ + bcc fc424 <__cxa_atexit@plt+0xefff0> │ │ │ │ + ldr r3, [pc, #36] @ fc434 <__cxa_atexit@plt+0xf0000> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -236589,39 +245763,39 @@ │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f3520 <__cxa_atexit@plt+0xe70ec> │ │ │ │ - ldr r7, [pc, #48] @ f3530 <__cxa_atexit@plt+0xe70fc> │ │ │ │ + bhi fc478 <__cxa_atexit@plt+0xf0044> │ │ │ │ + ldr r7, [pc, #48] @ fc488 <__cxa_atexit@plt+0xf0054> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f3514 <__cxa_atexit@plt+0xe70e0> │ │ │ │ + beq fc46c <__cxa_atexit@plt+0xf0038> │ │ │ │ mov r7, r8 │ │ │ │ - b f1d00 <__cxa_atexit@plt+0xe58cc> │ │ │ │ + b fac58 <__cxa_atexit@plt+0xee824> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f3534 <__cxa_atexit@plt+0xe7100> │ │ │ │ + ldr r7, [pc, #12] @ fc48c <__cxa_atexit@plt+0xf0058> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffe7fc │ │ │ │ - strheq r0, [sl, #52] @ 0x34 │ │ │ │ + biceq r7, r9, ip, lsl sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f3570 <__cxa_atexit@plt+0xe713c> │ │ │ │ - ldr r3, [pc, #36] @ f3580 <__cxa_atexit@plt+0xe714c> │ │ │ │ + bcc fc4c8 <__cxa_atexit@plt+0xf0094> │ │ │ │ + ldr r3, [pc, #36] @ fc4d8 <__cxa_atexit@plt+0xf00a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ @@ -236631,40 +245805,40 @@ │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r9, r6 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f364c <__cxa_atexit@plt+0xe7218> │ │ │ │ - ldr r6, [pc, #200] @ f3670 <__cxa_atexit@plt+0xe723c> │ │ │ │ + bhi fc5a4 <__cxa_atexit@plt+0xf0170> │ │ │ │ + ldr r6, [pc, #200] @ fc5c8 <__cxa_atexit@plt+0xf0194> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r7, r5 │ │ │ │ str r6, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f3628 <__cxa_atexit@plt+0xe71f4> │ │ │ │ - ldr r6, [pc, #180] @ f3674 <__cxa_atexit@plt+0xe7240> │ │ │ │ + beq fc580 <__cxa_atexit@plt+0xf014c> │ │ │ │ + ldr r6, [pc, #180] @ fc5cc <__cxa_atexit@plt+0xf0198> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r8, #3] │ │ │ │ ldr r2, [r8, #39] @ 0x27 │ │ │ │ mov r3, r5 │ │ │ │ str r6, [r3, #-8]! │ │ │ │ str r2, [r3, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f363c <__cxa_atexit@plt+0xe7208> │ │ │ │ + beq fc594 <__cxa_atexit@plt+0xf0160> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f3660 <__cxa_atexit@plt+0xe722c> │ │ │ │ - ldr r3, [pc, #136] @ f367c <__cxa_atexit@plt+0xe7248> │ │ │ │ + bcc fc5b8 <__cxa_atexit@plt+0xf0184> │ │ │ │ + ldr r3, [pc, #136] @ fc5d4 <__cxa_atexit@plt+0xf01a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #120] @ f3680 <__cxa_atexit@plt+0xe724c> │ │ │ │ + ldr r0, [pc, #120] @ fc5d8 <__cxa_atexit@plt+0xf01a4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r5, #-20]! @ 0xffffffec │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ @@ -236675,52 +245849,52 @@ │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ f3678 <__cxa_atexit@plt+0xe7244> │ │ │ │ + ldr r7, [pc, #36] @ fc5d0 <__cxa_atexit@plt+0xf019c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ - biceq r0, sl, r8, ror r3 │ │ │ │ + biceq r7, r9, r0, ror #19 │ │ │ │ @ instruction: 0xfffffe00 │ │ │ │ andeq r0, r0, r0, lsr #3 │ │ │ │ - biceq r0, sl, r0, asr #6 │ │ │ │ + biceq r7, r9, r8, lsr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r6, [r3, #39] @ 0x27 │ │ │ │ - ldr r2, [pc, #128] @ f3728 <__cxa_atexit@plt+0xe72f4> │ │ │ │ + ldr r2, [pc, #128] @ fc680 <__cxa_atexit@plt+0xf024c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f3708 <__cxa_atexit@plt+0xe72d4> │ │ │ │ + beq fc660 <__cxa_atexit@plt+0xf022c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f3718 <__cxa_atexit@plt+0xe72e4> │ │ │ │ - ldr r3, [pc, #88] @ f372c <__cxa_atexit@plt+0xe72f8> │ │ │ │ + bcc fc670 <__cxa_atexit@plt+0xf023c> │ │ │ │ + ldr r3, [pc, #88] @ fc684 <__cxa_atexit@plt+0xf0250> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #72] @ f3730 <__cxa_atexit@plt+0xe72fc> │ │ │ │ + ldr r0, [pc, #72] @ fc688 <__cxa_atexit@plt+0xf0254> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r5, #-16]! │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ @@ -236733,1309 +245907,1309 @@ │ │ │ │ mov r5, #16 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - @ instruction: 0x01ca0290 │ │ │ │ + strdeq r7, [r9, #136] @ 0x88 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f378c <__cxa_atexit@plt+0xe7358> │ │ │ │ - ldr r3, [pc, #60] @ f3798 <__cxa_atexit@plt+0xe7364> │ │ │ │ + bcc fc6e4 <__cxa_atexit@plt+0xf02b0> │ │ │ │ + ldr r3, [pc, #60] @ fc6f0 <__cxa_atexit@plt+0xf02bc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ - ldr r0, [pc, #44] @ f379c <__cxa_atexit@plt+0xe7368> │ │ │ │ + ldr r0, [pc, #44] @ fc6f4 <__cxa_atexit@plt+0xf02c0> │ │ │ │ add r0, pc, r0 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ stmda r5, {r1, r8} │ │ │ │ str r0, [r5, #-12]! │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc98 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - biceq r0, sl, r4, lsr #4 │ │ │ │ + biceq r7, r9, ip, lsl #17 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #72] @ f3800 <__cxa_atexit@plt+0xe73cc> │ │ │ │ + ldr r7, [pc, #72] @ fc758 <__cxa_atexit@plt+0xf0324> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3], #-8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f37f0 <__cxa_atexit@plt+0xe73bc> │ │ │ │ - ldr r7, [pc, #52] @ f3804 <__cxa_atexit@plt+0xe73d0> │ │ │ │ + bhi fc748 <__cxa_atexit@plt+0xf0314> │ │ │ │ + ldr r7, [pc, #52] @ fc75c <__cxa_atexit@plt+0xf0328> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f37e4 <__cxa_atexit@plt+0xe73b0> │ │ │ │ + beq fc73c <__cxa_atexit@plt+0xf0308> │ │ │ │ mov r7, r8 │ │ │ │ - b f32a4 <__cxa_atexit@plt+0xe6e70> │ │ │ │ + b fc1fc <__cxa_atexit@plt+0xefdc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f3808 <__cxa_atexit@plt+0xe73d4> │ │ │ │ + ldr r7, [pc, #16] @ fc760 <__cxa_atexit@plt+0xf032c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0xfffffad0 │ │ │ │ - biceq r0, sl, r0, lsr #3 │ │ │ │ - strheq r0, [sl, #24] │ │ │ │ + biceq r7, r9, r8, lsl #16 │ │ │ │ + biceq r7, r9, r0, lsr #16 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r7, [pc, #100] @ f3888 <__cxa_atexit@plt+0xe7454> │ │ │ │ + ldr r7, [pc, #100] @ fc7e0 <__cxa_atexit@plt+0xf03ac> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3], #-16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f3870 <__cxa_atexit@plt+0xe743c> │ │ │ │ - ldr r7, [pc, #80] @ f388c <__cxa_atexit@plt+0xe7458> │ │ │ │ + bhi fc7c8 <__cxa_atexit@plt+0xf0394> │ │ │ │ + ldr r7, [pc, #80] @ fc7e4 <__cxa_atexit@plt+0xf03b0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #76] @ f3890 <__cxa_atexit@plt+0xe745c> │ │ │ │ + ldr r3, [pc, #76] @ fc7e8 <__cxa_atexit@plt+0xf03b4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r3, r9} │ │ │ │ tst r9, #3 │ │ │ │ - beq f3864 <__cxa_atexit@plt+0xe7430> │ │ │ │ + beq fc7bc <__cxa_atexit@plt+0xf0388> │ │ │ │ str r9, [r5] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, fp │ │ │ │ - b f2c64 <__cxa_atexit@plt+0xe6830> │ │ │ │ + b fbbbc <__cxa_atexit@plt+0xef788> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f3894 <__cxa_atexit@plt+0xe7460> │ │ │ │ + ldr r7, [pc, #28] @ fc7ec <__cxa_atexit@plt+0xf03b8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #24] @ f3898 <__cxa_atexit@plt+0xe7464> │ │ │ │ + ldr r8, [pc, #24] @ fc7f0 <__cxa_atexit@plt+0xf03bc> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xfffff418 │ │ │ │ - biceq r0, sl, ip, lsr #1 │ │ │ │ - biceq r0, sl, r4, lsl r1 │ │ │ │ - biceq r0, sl, r0, ror r0 │ │ │ │ - biceq r0, sl, r8, lsr #2 │ │ │ │ + biceq r7, r9, r4, lsl r7 │ │ │ │ + biceq r7, r9, ip, ror r7 │ │ │ │ + ldrdeq r7, [r9, #104] @ 0x68 │ │ │ │ + @ instruction: 0x01c97790 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne f38c4 <__cxa_atexit@plt+0xe7490> │ │ │ │ + bne fc81c <__cxa_atexit@plt+0xf03e8> │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f3900 <__cxa_atexit@plt+0xe74cc> │ │ │ │ - ldr r3, [pc, #48] @ f390c <__cxa_atexit@plt+0xe74d8> │ │ │ │ + bcc fc858 <__cxa_atexit@plt+0xf0424> │ │ │ │ + ldr r3, [pc, #48] @ fc864 <__cxa_atexit@plt+0xf0430> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4]! │ │ │ │ - ldr r1, [pc, #40] @ f3910 <__cxa_atexit@plt+0xe74dc> │ │ │ │ + ldr r1, [pc, #40] @ fc868 <__cxa_atexit@plt+0xf0434> │ │ │ │ add r1, pc, r1 │ │ │ │ ldmib r5, {r0, r8} │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xfffffbb0 │ │ │ │ - strheq r0, [sl] │ │ │ │ + biceq r7, r9, r8, lsl r7 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f394c <__cxa_atexit@plt+0xe7518> │ │ │ │ - ldr r3, [pc, #76] @ f3984 <__cxa_atexit@plt+0xe7550> │ │ │ │ + bne fc8a4 <__cxa_atexit@plt+0xf0470> │ │ │ │ + ldr r3, [pc, #76] @ fc8dc <__cxa_atexit@plt+0xf04a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #8] │ │ │ │ - b f3590 <__cxa_atexit@plt+0xe715c> │ │ │ │ - ldr r3, [pc, #44] @ f3980 <__cxa_atexit@plt+0xe754c> │ │ │ │ + b fc4e8 <__cxa_atexit@plt+0xf00b4> │ │ │ │ + ldr r3, [pc, #44] @ fc8d8 <__cxa_atexit@plt+0xf04a4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3978 <__cxa_atexit@plt+0xe7544> │ │ │ │ + beq fc8d0 <__cxa_atexit@plt+0xf049c> │ │ │ │ add r3, r5, #4 │ │ │ │ str r7, [r5, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r0, sl, ip, lsr r0 │ │ │ │ + biceq r7, r9, r4, lsr #13 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f39a8 <__cxa_atexit@plt+0xe7574> │ │ │ │ + bne fc900 <__cxa_atexit@plt+0xf04cc> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #104] @ f3a18 <__cxa_atexit@plt+0xe75e4> │ │ │ │ + ldr r3, [pc, #104] @ fc970 <__cxa_atexit@plt+0xf053c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f3a10 <__cxa_atexit@plt+0xe75dc> │ │ │ │ + beq fc968 <__cxa_atexit@plt+0xf0534> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f39e4 <__cxa_atexit@plt+0xe75b0> │ │ │ │ - ldr r3, [pc, #80] @ f3a20 <__cxa_atexit@plt+0xe75ec> │ │ │ │ + bne fc93c <__cxa_atexit@plt+0xf0508> │ │ │ │ + ldr r3, [pc, #80] @ fc978 <__cxa_atexit@plt+0xf0544> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #8] │ │ │ │ - b f3590 <__cxa_atexit@plt+0xe715c> │ │ │ │ - ldr r3, [pc, #48] @ f3a1c <__cxa_atexit@plt+0xe75e8> │ │ │ │ + b fc4e8 <__cxa_atexit@plt+0xf00b4> │ │ │ │ + ldr r3, [pc, #48] @ fc974 <__cxa_atexit@plt+0xf0540> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3a10 <__cxa_atexit@plt+0xe75dc> │ │ │ │ + beq fc968 <__cxa_atexit@plt+0xf0534> │ │ │ │ add r3, r5, #4 │ │ │ │ str r7, [r5, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - biceq pc, r9, r0, lsr #31 │ │ │ │ + biceq r7, r9, r8, lsl #12 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #8] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f3a5c <__cxa_atexit@plt+0xe7628> │ │ │ │ - ldr r3, [pc, #76] @ f3a94 <__cxa_atexit@plt+0xe7660> │ │ │ │ + bne fc9b4 <__cxa_atexit@plt+0xf0580> │ │ │ │ + ldr r3, [pc, #76] @ fc9ec <__cxa_atexit@plt+0xf05b8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #8] │ │ │ │ - b f3590 <__cxa_atexit@plt+0xe715c> │ │ │ │ - ldr r3, [pc, #44] @ f3a90 <__cxa_atexit@plt+0xe765c> │ │ │ │ + b fc4e8 <__cxa_atexit@plt+0xf00b4> │ │ │ │ + ldr r3, [pc, #44] @ fc9e8 <__cxa_atexit@plt+0xf05b4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3a88 <__cxa_atexit@plt+0xe7654> │ │ │ │ + beq fc9e0 <__cxa_atexit@plt+0xf05ac> │ │ │ │ add r3, r5, #4 │ │ │ │ str r7, [r5, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - biceq pc, r9, ip, lsl pc @ │ │ │ │ + biceq r7, r9, r4, lsl #11 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #176] @ f3b70 <__cxa_atexit@plt+0xe773c> │ │ │ │ + ldr r2, [pc, #176] @ fcac8 <__cxa_atexit@plt+0xf0694> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #172] @ f3b74 <__cxa_atexit@plt+0xe7740> │ │ │ │ + ldr r1, [pc, #172] @ fcacc <__cxa_atexit@plt+0xf0698> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #168] @ f3b78 <__cxa_atexit@plt+0xe7744> │ │ │ │ + ldr lr, [pc, #168] @ fcad0 <__cxa_atexit@plt+0xf069c> │ │ │ │ add lr, pc, lr │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #4]! │ │ │ │ and r7, r0, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f3b28 <__cxa_atexit@plt+0xe76f4> │ │ │ │ + bne fca80 <__cxa_atexit@plt+0xf064c> │ │ │ │ ldr r7, [r0, #2] │ │ │ │ ldr r0, [r0, #6] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ str r0, [r3, #8] │ │ │ │ tst r7, #3 │ │ │ │ ldrne r7, [r7, #3] │ │ │ │ strne r1, [r3] │ │ │ │ andsne r0, r7, #3 │ │ │ │ - beq f3b50 <__cxa_atexit@plt+0xe771c> │ │ │ │ + beq fcaa8 <__cxa_atexit@plt+0xf0674> │ │ │ │ cmp r0, #2 │ │ │ │ - bne f3b5c <__cxa_atexit@plt+0xe7728> │ │ │ │ + bne fcab4 <__cxa_atexit@plt+0xf0680> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str lr, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - bne f3ad0 <__cxa_atexit@plt+0xe769c> │ │ │ │ - b f3b50 <__cxa_atexit@plt+0xe771c> │ │ │ │ - ldr r2, [pc, #76] @ f3b7c <__cxa_atexit@plt+0xe7748> │ │ │ │ + bne fca28 <__cxa_atexit@plt+0xf05f4> │ │ │ │ + b fcaa8 <__cxa_atexit@plt+0xf0674> │ │ │ │ + ldr r2, [pc, #76] @ fcad4 <__cxa_atexit@plt+0xf06a0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3b50 <__cxa_atexit@plt+0xe771c> │ │ │ │ + beq fcaa8 <__cxa_atexit@plt+0xf0674> │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b f3c90 <__cxa_atexit@plt+0xe785c> │ │ │ │ + b fcbe8 <__cxa_atexit@plt+0xf07b4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f3b80 <__cxa_atexit@plt+0xe774c> │ │ │ │ + ldr r7, [pc, #28] @ fcad8 <__cxa_atexit@plt+0xf06a4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ muleq r0, r4, r1 │ │ │ │ andeq r0, r0, r0, asr r1 │ │ │ │ - biceq pc, r9, r8, asr #27 │ │ │ │ - biceq pc, r9, r0, lsr lr @ │ │ │ │ + biceq r7, r9, r0, lsr r4 │ │ │ │ + @ instruction: 0x01c97498 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #88] @ f3bf0 <__cxa_atexit@plt+0xe77bc> │ │ │ │ + ldr r3, [pc, #88] @ fcb48 <__cxa_atexit@plt+0xf0714> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f3bd4 <__cxa_atexit@plt+0xe77a0> │ │ │ │ + beq fcb2c <__cxa_atexit@plt+0xf06f8> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f3bdc <__cxa_atexit@plt+0xe77a8> │ │ │ │ - ldr r3, [pc, #60] @ f3bf4 <__cxa_atexit@plt+0xe77c0> │ │ │ │ + bne fcb34 <__cxa_atexit@plt+0xf0700> │ │ │ │ + ldr r3, [pc, #60] @ fcb4c <__cxa_atexit@plt+0xf0718> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3bd4 <__cxa_atexit@plt+0xe77a0> │ │ │ │ + beq fcb2c <__cxa_atexit@plt+0xf06f8> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f3bf8 <__cxa_atexit@plt+0xe77c4> │ │ │ │ + ldr r7, [pc, #20] @ fcb50 <__cxa_atexit@plt+0xf071c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - biceq pc, r9, r8, asr #26 │ │ │ │ - strheq pc, [r9, #216] @ 0xd8 @ │ │ │ │ + strheq r7, [r9, #48] @ 0x30 │ │ │ │ + biceq r7, r9, r0, lsr #8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f3c38 <__cxa_atexit@plt+0xe7804> │ │ │ │ - ldr r3, [pc, #56] @ f3c54 <__cxa_atexit@plt+0xe7820> │ │ │ │ + bne fcb90 <__cxa_atexit@plt+0xf075c> │ │ │ │ + ldr r3, [pc, #56] @ fcbac <__cxa_atexit@plt+0xf0778> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3c4c <__cxa_atexit@plt+0xe7818> │ │ │ │ + beq fcba4 <__cxa_atexit@plt+0xf0770> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ - ldr r7, [pc, #24] @ f3c58 <__cxa_atexit@plt+0xe7824> │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ + ldr r7, [pc, #24] @ fcbb0 <__cxa_atexit@plt+0xf077c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq pc, r9, ip, ror #25 │ │ │ │ - biceq pc, r9, r8, asr sp @ │ │ │ │ + biceq r7, r9, r4, asr r3 │ │ │ │ + biceq r7, r9, r0, asr #7 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b f3ab4 <__cxa_atexit@plt+0xe7680> │ │ │ │ - biceq pc, r9, ip, lsr sp @ │ │ │ │ + b fca0c <__cxa_atexit@plt+0xf05d8> │ │ │ │ + biceq r7, r9, r4, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3c90 <__cxa_atexit@plt+0xe785c> │ │ │ │ + b fcbe8 <__cxa_atexit@plt+0xf07b4> │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #224] @ f3d7c <__cxa_atexit@plt+0xe7948> │ │ │ │ + ldr r2, [pc, #224] @ fccd4 <__cxa_atexit@plt+0xf08a0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #220] @ f3d80 <__cxa_atexit@plt+0xe794c> │ │ │ │ + ldr r1, [pc, #220] @ fccd8 <__cxa_atexit@plt+0xf08a4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #216] @ f3d84 <__cxa_atexit@plt+0xe7950> │ │ │ │ + ldr lr, [pc, #216] @ fccdc <__cxa_atexit@plt+0xf08a8> │ │ │ │ add lr, pc, lr │ │ │ │ - b f3ccc <__cxa_atexit@plt+0xe7898> │ │ │ │ + b fcc24 <__cxa_atexit@plt+0xf07f0> │ │ │ │ cmp r0, #2 │ │ │ │ - bne f3d68 <__cxa_atexit@plt+0xe7934> │ │ │ │ + bne fccc0 <__cxa_atexit@plt+0xf088c> │ │ │ │ ldr r7, [r5] │ │ │ │ str lr, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3d60 <__cxa_atexit@plt+0xe792c> │ │ │ │ + beq fccb8 <__cxa_atexit@plt+0xf0884> │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [r5] │ │ │ │ and r0, r3, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne f3d10 <__cxa_atexit@plt+0xe78dc> │ │ │ │ + bne fcc68 <__cxa_atexit@plt+0xf0834> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r0, [r3, #6] │ │ │ │ str r0, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ ldrne r7, [r7, #7] │ │ │ │ strne r1, [r3] │ │ │ │ andsne r0, r7, #3 │ │ │ │ - bne f3cb0 <__cxa_atexit@plt+0xe787c> │ │ │ │ + bne fcc08 <__cxa_atexit@plt+0xf07d4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #112] @ f3d88 <__cxa_atexit@plt+0xe7954> │ │ │ │ + ldr r2, [pc, #112] @ fcce0 <__cxa_atexit@plt+0xf08ac> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3d04 <__cxa_atexit@plt+0xe78d0> │ │ │ │ + beq fcc5c <__cxa_atexit@plt+0xf0828> │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #76] @ f3d8c <__cxa_atexit@plt+0xe7958> │ │ │ │ + ldr r1, [pc, #76] @ fcce4 <__cxa_atexit@plt+0xf08b0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r7} │ │ │ │ str r3, [r5, #4] │ │ │ │ str r1, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f3d60 <__cxa_atexit@plt+0xe792c> │ │ │ │ + beq fccb8 <__cxa_atexit@plt+0xf0884> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3ee8 <__cxa_atexit@plt+0xe7ab4> │ │ │ │ + b fce40 <__cxa_atexit@plt+0xf0a0c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ f3d90 <__cxa_atexit@plt+0xe795c> │ │ │ │ + ldr r7, [pc, #32] @ fcce8 <__cxa_atexit@plt+0xf08b4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ andeq r0, r0, r0, ror r1 │ │ │ │ andeq r0, r0, r8, asr #3 │ │ │ │ andeq r0, r0, r4, ror r1 │ │ │ │ muleq r0, r8, r1 │ │ │ │ - ldrdeq pc, [r9, #188] @ 0xbc │ │ │ │ - biceq pc, r9, r0, lsr #24 │ │ │ │ + biceq r7, r9, r4, asr #4 │ │ │ │ + biceq r7, r9, r8, lsl #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #88] @ f3e00 <__cxa_atexit@plt+0xe79cc> │ │ │ │ + ldr r3, [pc, #88] @ fcd58 <__cxa_atexit@plt+0xf0924> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f3de4 <__cxa_atexit@plt+0xe79b0> │ │ │ │ + beq fcd3c <__cxa_atexit@plt+0xf0908> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f3dec <__cxa_atexit@plt+0xe79b8> │ │ │ │ - ldr r3, [pc, #60] @ f3e04 <__cxa_atexit@plt+0xe79d0> │ │ │ │ + bne fcd44 <__cxa_atexit@plt+0xf0910> │ │ │ │ + ldr r3, [pc, #60] @ fcd5c <__cxa_atexit@plt+0xf0928> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3de4 <__cxa_atexit@plt+0xe79b0> │ │ │ │ + beq fcd3c <__cxa_atexit@plt+0xf0908> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3c90 <__cxa_atexit@plt+0xe785c> │ │ │ │ + b fcbe8 <__cxa_atexit@plt+0xf07b4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f3e08 <__cxa_atexit@plt+0xe79d4> │ │ │ │ + ldr r7, [pc, #20] @ fcd60 <__cxa_atexit@plt+0xf092c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - biceq pc, r9, r8, asr fp @ │ │ │ │ - biceq pc, r9, r8, lsr #23 │ │ │ │ + biceq r7, r9, r0, asr #3 │ │ │ │ + biceq r7, r9, r0, lsl r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f3e48 <__cxa_atexit@plt+0xe7a14> │ │ │ │ - ldr r3, [pc, #56] @ f3e64 <__cxa_atexit@plt+0xe7a30> │ │ │ │ + bne fcda0 <__cxa_atexit@plt+0xf096c> │ │ │ │ + ldr r3, [pc, #56] @ fcdbc <__cxa_atexit@plt+0xf0988> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3e5c <__cxa_atexit@plt+0xe7a28> │ │ │ │ + beq fcdb4 <__cxa_atexit@plt+0xf0980> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3c90 <__cxa_atexit@plt+0xe785c> │ │ │ │ - ldr r7, [pc, #24] @ f3e68 <__cxa_atexit@plt+0xe7a34> │ │ │ │ + b fcbe8 <__cxa_atexit@plt+0xf07b4> │ │ │ │ + ldr r7, [pc, #24] @ fcdc0 <__cxa_atexit@plt+0xf098c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strdeq pc, [r9, #172] @ 0xac │ │ │ │ - biceq pc, r9, r8, asr #22 │ │ │ │ + biceq r7, r9, r4, ror #2 │ │ │ │ + strheq r7, [r9, #16] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3c90 <__cxa_atexit@plt+0xe785c> │ │ │ │ - biceq pc, r9, r0, lsr fp @ │ │ │ │ + b fcbe8 <__cxa_atexit@plt+0xf07b4> │ │ │ │ + @ instruction: 0x01c97198 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ - ldr r1, [pc, #40] @ f3ecc <__cxa_atexit@plt+0xe7a98> │ │ │ │ + ldr r1, [pc, #40] @ fce24 <__cxa_atexit@plt+0xf09f0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #-12]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f3ec4 <__cxa_atexit@plt+0xe7a90> │ │ │ │ + beq fce1c <__cxa_atexit@plt+0xf09e8> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3ee8 <__cxa_atexit@plt+0xe7ab4> │ │ │ │ + b fce40 <__cxa_atexit@plt+0xf0a0c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq pc, r9, r4, ror #21 │ │ │ │ + biceq r7, r9, ip, asr #2 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3ee8 <__cxa_atexit@plt+0xe7ab4> │ │ │ │ + b fce40 <__cxa_atexit@plt+0xf0a0c> │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #180] @ f3fa8 <__cxa_atexit@plt+0xe7b74> │ │ │ │ + ldr r2, [pc, #180] @ fcf00 <__cxa_atexit@plt+0xf0acc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #176] @ f3fac <__cxa_atexit@plt+0xe7b78> │ │ │ │ + ldr r1, [pc, #176] @ fcf04 <__cxa_atexit@plt+0xf0ad0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #172] @ f3fb0 <__cxa_atexit@plt+0xe7b7c> │ │ │ │ + ldr lr, [pc, #172] @ fcf08 <__cxa_atexit@plt+0xf0ad4> │ │ │ │ add lr, pc, lr │ │ │ │ - b f3f24 <__cxa_atexit@plt+0xe7af0> │ │ │ │ + b fce7c <__cxa_atexit@plt+0xf0a48> │ │ │ │ cmp r0, #2 │ │ │ │ - bne f3f94 <__cxa_atexit@plt+0xe7b60> │ │ │ │ + bne fceec <__cxa_atexit@plt+0xf0ab8> │ │ │ │ ldr r7, [r5] │ │ │ │ str lr, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3f8c <__cxa_atexit@plt+0xe7b58> │ │ │ │ + beq fcee4 <__cxa_atexit@plt+0xf0ab0> │ │ │ │ str r7, [r5] │ │ │ │ ldr r3, [r5] │ │ │ │ and r0, r3, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne f3f68 <__cxa_atexit@plt+0xe7b34> │ │ │ │ + bne fcec0 <__cxa_atexit@plt+0xf0a8c> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r0, [r3, #6] │ │ │ │ str r0, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ ldrne r7, [r7, #3] │ │ │ │ strne r1, [r3] │ │ │ │ andsne r0, r7, #3 │ │ │ │ - bne f3f08 <__cxa_atexit@plt+0xe7ad4> │ │ │ │ + bne fce60 <__cxa_atexit@plt+0xf0a2c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #68] @ f3fb4 <__cxa_atexit@plt+0xe7b80> │ │ │ │ + ldr r3, [pc, #68] @ fcf0c <__cxa_atexit@plt+0xf0ad8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f3f8c <__cxa_atexit@plt+0xe7b58> │ │ │ │ + beq fcee4 <__cxa_atexit@plt+0xf0ab0> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b f40c4 <__cxa_atexit@plt+0xe7c90> │ │ │ │ + b fd01c <__cxa_atexit@plt+0xf0be8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f3fb8 <__cxa_atexit@plt+0xe7b84> │ │ │ │ + ldr r7, [pc, #28] @ fcf10 <__cxa_atexit@plt+0xf0adc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ muleq r0, r8, r1 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ - @ instruction: 0x01c9f990 │ │ │ │ - strdeq pc, [r9, #152] @ 0x98 │ │ │ │ + strdeq r6, [r9, #248] @ 0xf8 │ │ │ │ + biceq r7, r9, r0, rrx │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #88] @ f4028 <__cxa_atexit@plt+0xe7bf4> │ │ │ │ + ldr r3, [pc, #88] @ fcf80 <__cxa_atexit@plt+0xf0b4c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f400c <__cxa_atexit@plt+0xe7bd8> │ │ │ │ + beq fcf64 <__cxa_atexit@plt+0xf0b30> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4014 <__cxa_atexit@plt+0xe7be0> │ │ │ │ - ldr r3, [pc, #60] @ f402c <__cxa_atexit@plt+0xe7bf8> │ │ │ │ + bne fcf6c <__cxa_atexit@plt+0xf0b38> │ │ │ │ + ldr r3, [pc, #60] @ fcf84 <__cxa_atexit@plt+0xf0b50> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f400c <__cxa_atexit@plt+0xe7bd8> │ │ │ │ + beq fcf64 <__cxa_atexit@plt+0xf0b30> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3ee8 <__cxa_atexit@plt+0xe7ab4> │ │ │ │ + b fce40 <__cxa_atexit@plt+0xf0a0c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4030 <__cxa_atexit@plt+0xe7bfc> │ │ │ │ + ldr r7, [pc, #20] @ fcf88 <__cxa_atexit@plt+0xf0b54> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - biceq pc, r9, r0, lsl r9 @ │ │ │ │ - biceq pc, r9, r0, lsl #19 │ │ │ │ + biceq r6, r9, r8, ror pc │ │ │ │ + biceq r6, r9, r8, ror #31 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f4070 <__cxa_atexit@plt+0xe7c3c> │ │ │ │ - ldr r3, [pc, #56] @ f408c <__cxa_atexit@plt+0xe7c58> │ │ │ │ + bne fcfc8 <__cxa_atexit@plt+0xf0b94> │ │ │ │ + ldr r3, [pc, #56] @ fcfe4 <__cxa_atexit@plt+0xf0bb0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f4084 <__cxa_atexit@plt+0xe7c50> │ │ │ │ + beq fcfdc <__cxa_atexit@plt+0xf0ba8> │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3ee8 <__cxa_atexit@plt+0xe7ab4> │ │ │ │ - ldr r7, [pc, #24] @ f4090 <__cxa_atexit@plt+0xe7c5c> │ │ │ │ + b fce40 <__cxa_atexit@plt+0xf0a0c> │ │ │ │ + ldr r7, [pc, #24] @ fcfe8 <__cxa_atexit@plt+0xf0bb4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - strheq pc, [r9, #132] @ 0x84 @ │ │ │ │ - biceq pc, r9, r0, lsr #18 │ │ │ │ + biceq r6, r9, ip, lsl pc │ │ │ │ + biceq r6, r9, r8, lsl #31 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b f3ee8 <__cxa_atexit@plt+0xe7ab4> │ │ │ │ - strdeq pc, [r9, #136] @ 0x88 │ │ │ │ + b fce40 <__cxa_atexit@plt+0xf0a0c> │ │ │ │ + biceq r6, r9, r0, ror #30 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b f40c4 <__cxa_atexit@plt+0xe7c90> │ │ │ │ + b fd01c <__cxa_atexit@plt+0xf0be8> │ │ │ │ mov fp, r8 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r3, [pc, #244] @ f41c8 <__cxa_atexit@plt+0xe7d94> │ │ │ │ + ldr r3, [pc, #244] @ fd120 <__cxa_atexit@plt+0xf0cec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #240] @ f41cc <__cxa_atexit@plt+0xe7d98> │ │ │ │ + ldr r2, [pc, #240] @ fd124 <__cxa_atexit@plt+0xf0cf0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #236] @ f41d0 <__cxa_atexit@plt+0xe7d9c> │ │ │ │ + ldr r1, [pc, #236] @ fd128 <__cxa_atexit@plt+0xf0cf4> │ │ │ │ add r1, pc, r1 │ │ │ │ - b f4104 <__cxa_atexit@plt+0xe7cd0> │ │ │ │ + b fd05c <__cxa_atexit@plt+0xf0c28> │ │ │ │ cmp r0, #2 │ │ │ │ - bne f418c <__cxa_atexit@plt+0xe7d58> │ │ │ │ + bne fd0e4 <__cxa_atexit@plt+0xf0cb0> │ │ │ │ ldr r7, [r5] │ │ │ │ str r1, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f41a4 <__cxa_atexit@plt+0xe7d70> │ │ │ │ + beq fd0fc <__cxa_atexit@plt+0xf0cc8> │ │ │ │ str r7, [r5] │ │ │ │ ldr r6, [r5] │ │ │ │ and r0, r6, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne f414c <__cxa_atexit@plt+0xe7d18> │ │ │ │ + bne fd0a4 <__cxa_atexit@plt+0xf0c70> │ │ │ │ ldr r7, [r6, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r5 │ │ │ │ str r3, [r6, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ ldrne r7, [r7, #7] │ │ │ │ strne r2, [r6] │ │ │ │ andsne r0, r7, #3 │ │ │ │ - bne f40e8 <__cxa_atexit@plt+0xe7cb4> │ │ │ │ + bne fd040 <__cxa_atexit@plt+0xf0c0c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r6 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f41b0 <__cxa_atexit@plt+0xe7d7c> │ │ │ │ - ldr r3, [pc, #116] @ f41d8 <__cxa_atexit@plt+0xe7da4> │ │ │ │ + bcc fd108 <__cxa_atexit@plt+0xf0cd4> │ │ │ │ + ldr r3, [pc, #116] @ fd130 <__cxa_atexit@plt+0xf0cfc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ - ldr r2, [pc, #108] @ f41dc <__cxa_atexit@plt+0xe7da8> │ │ │ │ + ldr r2, [pc, #108] @ fd134 <__cxa_atexit@plt+0xf0d00> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #76] @ f41e0 <__cxa_atexit@plt+0xe7dac> │ │ │ │ + ldr r7, [pc, #76] @ fd138 <__cxa_atexit@plt+0xf0d04> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ f41d4 <__cxa_atexit@plt+0xe7da0> │ │ │ │ + ldr r3, [pc, #28] @ fd12c <__cxa_atexit@plt+0xf0cf8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ andeq r0, r0, ip, ror #3 │ │ │ │ @ instruction: 0xfffff3cc │ │ │ │ - strheq pc, [r9, #120] @ 0x78 @ │ │ │ │ - biceq pc, r9, r0, asr #15 │ │ │ │ + biceq r6, r9, r0, lsr #28 │ │ │ │ + biceq r6, r9, r8, lsr #28 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #88] @ f4250 <__cxa_atexit@plt+0xe7e1c> │ │ │ │ + ldr r3, [pc, #88] @ fd1a8 <__cxa_atexit@plt+0xf0d74> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f4234 <__cxa_atexit@plt+0xe7e00> │ │ │ │ + beq fd18c <__cxa_atexit@plt+0xf0d58> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f423c <__cxa_atexit@plt+0xe7e08> │ │ │ │ - ldr r3, [pc, #60] @ f4254 <__cxa_atexit@plt+0xe7e20> │ │ │ │ + bne fd194 <__cxa_atexit@plt+0xf0d60> │ │ │ │ + ldr r3, [pc, #60] @ fd1ac <__cxa_atexit@plt+0xf0d78> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f4234 <__cxa_atexit@plt+0xe7e00> │ │ │ │ + beq fd18c <__cxa_atexit@plt+0xf0d58> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b f40c4 <__cxa_atexit@plt+0xe7c90> │ │ │ │ + b fd01c <__cxa_atexit@plt+0xf0be8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4258 <__cxa_atexit@plt+0xe7e24> │ │ │ │ + ldr r7, [pc, #20] @ fd1b0 <__cxa_atexit@plt+0xf0d7c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - biceq pc, r9, r8, lsl #14 │ │ │ │ - biceq pc, r9, r8, asr #14 │ │ │ │ + biceq r6, r9, r0, ror sp │ │ │ │ + strheq r6, [r9, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne f4298 <__cxa_atexit@plt+0xe7e64> │ │ │ │ - ldr r3, [pc, #56] @ f42b4 <__cxa_atexit@plt+0xe7e80> │ │ │ │ + bne fd1f0 <__cxa_atexit@plt+0xf0dbc> │ │ │ │ + ldr r3, [pc, #56] @ fd20c <__cxa_atexit@plt+0xf0dd8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f42ac <__cxa_atexit@plt+0xe7e78> │ │ │ │ + beq fd204 <__cxa_atexit@plt+0xf0dd0> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b f40c4 <__cxa_atexit@plt+0xe7c90> │ │ │ │ - ldr r7, [pc, #24] @ f42b8 <__cxa_atexit@plt+0xe7e84> │ │ │ │ + b fd01c <__cxa_atexit@plt+0xf0be8> │ │ │ │ + ldr r7, [pc, #24] @ fd210 <__cxa_atexit@plt+0xf0ddc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq pc, r9, ip, lsr #13 │ │ │ │ - biceq pc, r9, r8, ror #13 │ │ │ │ + biceq r6, r9, r4, lsl sp │ │ │ │ + biceq r6, r9, r0, asr sp │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b f40c4 <__cxa_atexit@plt+0xe7c90> │ │ │ │ - biceq pc, r9, r0, asr #13 │ │ │ │ + b fd01c <__cxa_atexit@plt+0xf0be8> │ │ │ │ + biceq r6, r9, r8, lsr #26 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4324 <__cxa_atexit@plt+0xe7ef0> │ │ │ │ - ldr r3, [pc, #64] @ f433c <__cxa_atexit@plt+0xe7f08> │ │ │ │ + bcc fd27c <__cxa_atexit@plt+0xf0e48> │ │ │ │ + ldr r3, [pc, #64] @ fd294 <__cxa_atexit@plt+0xf0e60> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #12]! │ │ │ │ - ldr r2, [pc, #56] @ f4340 <__cxa_atexit@plt+0xe7f0c> │ │ │ │ + ldr r2, [pc, #56] @ fd298 <__cxa_atexit@plt+0xf0e64> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r0, [r9, #12] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #24] @ f4344 <__cxa_atexit@plt+0xe7f10> │ │ │ │ + ldr r3, [pc, #24] @ fd29c <__cxa_atexit@plt+0xf0e68> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #16 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xfffff234 │ │ │ │ @ instruction: 0xffffffb0 │ │ │ │ - biceq pc, r9, ip, asr #12 │ │ │ │ + strheq r6, [r9, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #72] @ f43a8 <__cxa_atexit@plt+0xe7f74> │ │ │ │ + ldr r7, [pc, #72] @ fd300 <__cxa_atexit@plt+0xf0ecc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3], #-8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f4398 <__cxa_atexit@plt+0xe7f64> │ │ │ │ - ldr r7, [pc, #52] @ f43ac <__cxa_atexit@plt+0xe7f78> │ │ │ │ + bhi fd2f0 <__cxa_atexit@plt+0xf0ebc> │ │ │ │ + ldr r7, [pc, #52] @ fd304 <__cxa_atexit@plt+0xf0ed0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq f438c <__cxa_atexit@plt+0xe7f58> │ │ │ │ + beq fd2e4 <__cxa_atexit@plt+0xf0eb0> │ │ │ │ mov r7, r8 │ │ │ │ - b f30f8 <__cxa_atexit@plt+0xe6cc4> │ │ │ │ + b fc050 <__cxa_atexit@plt+0xefc1c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f43b0 <__cxa_atexit@plt+0xe7f7c> │ │ │ │ + ldr r7, [pc, #16] @ fd308 <__cxa_atexit@plt+0xf0ed4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ @ instruction: 0xffffed7c │ │ │ │ - strdeq pc, [r9, #84] @ 0x54 │ │ │ │ - biceq pc, r9, r0, ror #11 │ │ │ │ + biceq r6, r9, ip, asr ip │ │ │ │ + biceq r6, r9, r8, asr #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f440c <__cxa_atexit@plt+0xe7fd8> │ │ │ │ - ldr r7, [pc, #80] @ f4428 <__cxa_atexit@plt+0xe7ff4> │ │ │ │ + bhi fd364 <__cxa_atexit@plt+0xf0f30> │ │ │ │ + ldr r7, [pc, #80] @ fd380 <__cxa_atexit@plt+0xf0f4c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #76] @ f442c <__cxa_atexit@plt+0xe7ff8> │ │ │ │ + ldr r3, [pc, #76] @ fd384 <__cxa_atexit@plt+0xf0f50> │ │ │ │ add r3, pc, r3 │ │ │ │ stmda r5, {r7, r9} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ tst r9, #3 │ │ │ │ - beq f4400 <__cxa_atexit@plt+0xe7fcc> │ │ │ │ + beq fd358 <__cxa_atexit@plt+0xf0f24> │ │ │ │ str r9, [r5] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, fp │ │ │ │ - b f2c64 <__cxa_atexit@plt+0xe6830> │ │ │ │ + b fbbbc <__cxa_atexit@plt+0xef788> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f4430 <__cxa_atexit@plt+0xe7ffc> │ │ │ │ + ldr r7, [pc, #28] @ fd388 <__cxa_atexit@plt+0xf0f54> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r8, [pc, #24] @ f4434 <__cxa_atexit@plt+0xe8000> │ │ │ │ + ldr r8, [pc, #24] @ fd38c <__cxa_atexit@plt+0xf0f58> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq pc, r9, ip, lsr #10 │ │ │ │ + @ instruction: 0x01c96b94 │ │ │ │ @ instruction: 0xffffe874 │ │ │ │ - biceq pc, r9, r8, ror r5 @ │ │ │ │ - biceq pc, r9, r8, ror #9 │ │ │ │ - strdeq pc, [r9, #104] @ 0x68 │ │ │ │ + biceq r6, r9, r0, ror #23 │ │ │ │ + biceq r6, r9, r0, asr fp │ │ │ │ + biceq r6, r9, r0, ror #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f4474 <__cxa_atexit@plt+0xe8040> │ │ │ │ - ldr r3, [pc, #40] @ f4488 <__cxa_atexit@plt+0xe8054> │ │ │ │ + bhi fd3cc <__cxa_atexit@plt+0xf0f98> │ │ │ │ + ldr r3, [pc, #40] @ fd3e0 <__cxa_atexit@plt+0xf0fac> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #32] @ f448c <__cxa_atexit@plt+0xe8058> │ │ │ │ + ldr r3, [pc, #32] @ fd3e4 <__cxa_atexit@plt+0xf0fb0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #20] @ f4490 <__cxa_atexit@plt+0xe805c> │ │ │ │ + ldr r7, [pc, #20] @ fd3e8 <__cxa_atexit@plt+0xf0fb4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - bicseq r5, pc, r0, ror sp @ │ │ │ │ - ldrdeq pc, [r9, #96] @ 0x60 │ │ │ │ - biceq pc, r9, r0, lsr #13 │ │ │ │ + bicseq ip, lr, ip, lsr lr │ │ │ │ + biceq r6, r9, r8, lsr sp │ │ │ │ + biceq r6, r9, r8, lsl #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ f44c0 <__cxa_atexit@plt+0xe808c> │ │ │ │ + ldr r3, [pc, #24] @ fd418 <__cxa_atexit@plt+0xf0fe4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #20] @ f44c4 <__cxa_atexit@plt+0xe8090> │ │ │ │ + ldr r9, [pc, #20] @ fd41c <__cxa_atexit@plt+0xf0fe8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r8, r7 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - strdeq pc, [r9, #88] @ 0x58 │ │ │ │ - biceq pc, r9, ip, asr r6 @ │ │ │ │ + biceq r6, r9, r0, ror #24 │ │ │ │ + biceq r6, r9, r4, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f44f4 <__cxa_atexit@plt+0xe80c0> │ │ │ │ - ldr r7, [pc, #48] @ f4518 <__cxa_atexit@plt+0xe80e4> │ │ │ │ + bne fd44c <__cxa_atexit@plt+0xf1018> │ │ │ │ + ldr r7, [pc, #48] @ fd470 <__cxa_atexit@plt+0xf103c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f4510 <__cxa_atexit@plt+0xe80dc> │ │ │ │ + ldr r3, [pc, #20] @ fd468 <__cxa_atexit@plt+0xf1034> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f4514 <__cxa_atexit@plt+0xe80e0> │ │ │ │ + ldr r9, [pc, #16] @ fd46c <__cxa_atexit@plt+0xf1038> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - @ instruction: 0x01c9f590 │ │ │ │ - biceq pc, r9, r4, ror #10 │ │ │ │ - strdeq pc, [r9, #88] @ 0x58 │ │ │ │ + strdeq r6, [r9, #184] @ 0xb8 │ │ │ │ + biceq r6, r9, ip, asr #23 │ │ │ │ + biceq r6, r9, r0, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4548 <__cxa_atexit@plt+0xe8114> │ │ │ │ - ldr r7, [pc, #48] @ f456c <__cxa_atexit@plt+0xe8138> │ │ │ │ + bne fd4a0 <__cxa_atexit@plt+0xf106c> │ │ │ │ + ldr r7, [pc, #48] @ fd4c4 <__cxa_atexit@plt+0xf1090> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f4564 <__cxa_atexit@plt+0xe8130> │ │ │ │ + ldr r3, [pc, #20] @ fd4bc <__cxa_atexit@plt+0xf1088> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f4568 <__cxa_atexit@plt+0xe8134> │ │ │ │ + ldr r9, [pc, #16] @ fd4c0 <__cxa_atexit@plt+0xf108c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, r8, lsr #10 │ │ │ │ - biceq pc, r9, r0, lsl r5 @ │ │ │ │ - @ instruction: 0x01c9f594 │ │ │ │ + @ instruction: 0x01c96b90 │ │ │ │ + biceq r6, r9, r8, ror fp │ │ │ │ + strdeq r6, [r9, #188] @ 0xbc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f459c <__cxa_atexit@plt+0xe8168> │ │ │ │ - ldr r7, [pc, #48] @ f45c0 <__cxa_atexit@plt+0xe818c> │ │ │ │ + bne fd4f4 <__cxa_atexit@plt+0xf10c0> │ │ │ │ + ldr r7, [pc, #48] @ fd518 <__cxa_atexit@plt+0xf10e4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f45b8 <__cxa_atexit@plt+0xe8184> │ │ │ │ + ldr r3, [pc, #20] @ fd510 <__cxa_atexit@plt+0xf10dc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f45bc <__cxa_atexit@plt+0xe8188> │ │ │ │ + ldr r9, [pc, #16] @ fd514 <__cxa_atexit@plt+0xf10e0> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, r0, asr #9 │ │ │ │ - strheq pc, [r9, #76] @ 0x4c @ │ │ │ │ - biceq pc, r9, r0, lsr r5 @ │ │ │ │ + biceq r6, r9, r8, lsr #22 │ │ │ │ + biceq r6, r9, r4, lsr #22 │ │ │ │ + @ instruction: 0x01c96b98 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f45f0 <__cxa_atexit@plt+0xe81bc> │ │ │ │ - ldr r7, [pc, #48] @ f4614 <__cxa_atexit@plt+0xe81e0> │ │ │ │ + bne fd548 <__cxa_atexit@plt+0xf1114> │ │ │ │ + ldr r7, [pc, #48] @ fd56c <__cxa_atexit@plt+0xf1138> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f460c <__cxa_atexit@plt+0xe81d8> │ │ │ │ + ldr r3, [pc, #20] @ fd564 <__cxa_atexit@plt+0xf1130> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f4610 <__cxa_atexit@plt+0xe81dc> │ │ │ │ + ldr r9, [pc, #16] @ fd568 <__cxa_atexit@plt+0xf1134> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, r8, asr r4 @ │ │ │ │ - biceq pc, r9, r8, ror #8 │ │ │ │ - biceq pc, r9, ip, asr #9 │ │ │ │ + biceq r6, r9, r0, asr #21 │ │ │ │ + ldrdeq r6, [r9, #160] @ 0xa0 │ │ │ │ + biceq r6, r9, r4, lsr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4644 <__cxa_atexit@plt+0xe8210> │ │ │ │ - ldr r7, [pc, #48] @ f4668 <__cxa_atexit@plt+0xe8234> │ │ │ │ + bne fd59c <__cxa_atexit@plt+0xf1168> │ │ │ │ + ldr r7, [pc, #48] @ fd5c0 <__cxa_atexit@plt+0xf118c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f4660 <__cxa_atexit@plt+0xe822c> │ │ │ │ + ldr r3, [pc, #20] @ fd5b8 <__cxa_atexit@plt+0xf1184> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f4664 <__cxa_atexit@plt+0xe8230> │ │ │ │ + ldr r9, [pc, #16] @ fd5bc <__cxa_atexit@plt+0xf1188> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, r4, ror #7 │ │ │ │ - biceq pc, r9, r4, lsl r4 @ │ │ │ │ - biceq pc, r9, r8, ror #8 │ │ │ │ + biceq r6, r9, ip, asr #20 │ │ │ │ + biceq r6, r9, ip, ror sl │ │ │ │ + ldrdeq r6, [r9, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4698 <__cxa_atexit@plt+0xe8264> │ │ │ │ - ldr r7, [pc, #48] @ f46bc <__cxa_atexit@plt+0xe8288> │ │ │ │ + bne fd5f0 <__cxa_atexit@plt+0xf11bc> │ │ │ │ + ldr r7, [pc, #48] @ fd614 <__cxa_atexit@plt+0xf11e0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f46b4 <__cxa_atexit@plt+0xe8280> │ │ │ │ + ldr r3, [pc, #20] @ fd60c <__cxa_atexit@plt+0xf11d8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f46b8 <__cxa_atexit@plt+0xe8284> │ │ │ │ + ldr r9, [pc, #16] @ fd610 <__cxa_atexit@plt+0xf11dc> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, ip, ror r3 @ │ │ │ │ - biceq pc, r9, r0, asr r3 @ │ │ │ │ - biceq pc, r9, r4, lsl #8 │ │ │ │ + biceq r6, r9, r4, ror #19 │ │ │ │ + strheq r6, [r9, #152] @ 0x98 │ │ │ │ + biceq r6, r9, ip, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f46ec <__cxa_atexit@plt+0xe82b8> │ │ │ │ - ldr r7, [pc, #48] @ f4710 <__cxa_atexit@plt+0xe82dc> │ │ │ │ + bne fd644 <__cxa_atexit@plt+0xf1210> │ │ │ │ + ldr r7, [pc, #48] @ fd668 <__cxa_atexit@plt+0xf1234> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f4708 <__cxa_atexit@plt+0xe82d4> │ │ │ │ + ldr r3, [pc, #20] @ fd660 <__cxa_atexit@plt+0xf122c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f470c <__cxa_atexit@plt+0xe82d8> │ │ │ │ + ldr r9, [pc, #16] @ fd664 <__cxa_atexit@plt+0xf1230> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, r4, lsl r3 @ │ │ │ │ - strdeq pc, [r9, #44] @ 0x2c │ │ │ │ - biceq pc, r9, r0, lsr #7 │ │ │ │ + biceq r6, r9, ip, ror r9 │ │ │ │ + biceq r6, r9, r4, ror #18 │ │ │ │ + biceq r6, r9, r8, lsl #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4740 <__cxa_atexit@plt+0xe830c> │ │ │ │ - ldr r7, [pc, #48] @ f4764 <__cxa_atexit@plt+0xe8330> │ │ │ │ + bne fd698 <__cxa_atexit@plt+0xf1264> │ │ │ │ + ldr r7, [pc, #48] @ fd6bc <__cxa_atexit@plt+0xf1288> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f475c <__cxa_atexit@plt+0xe8328> │ │ │ │ + ldr r3, [pc, #20] @ fd6b4 <__cxa_atexit@plt+0xf1280> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #16] @ f4760 <__cxa_atexit@plt+0xe832c> │ │ │ │ + ldr r9, [pc, #16] @ fd6b8 <__cxa_atexit@plt+0xf1284> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq pc, r9, ip, lsr #5 │ │ │ │ - biceq pc, r9, r8, lsr #5 │ │ │ │ - biceq pc, r9, r8, ror r2 @ │ │ │ │ + biceq r6, r9, r4, lsl r9 │ │ │ │ + biceq r6, r9, r0, lsl r9 │ │ │ │ + biceq r6, r9, r0, ror #17 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4794 <__cxa_atexit@plt+0xe8360> │ │ │ │ - ldr r7, [pc, #48] @ f47b8 <__cxa_atexit@plt+0xe8384> │ │ │ │ + bne fd6ec <__cxa_atexit@plt+0xf12b8> │ │ │ │ + ldr r7, [pc, #48] @ fd710 <__cxa_atexit@plt+0xf12dc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ f47b0 <__cxa_atexit@plt+0xe837c> │ │ │ │ + ldr r3, [pc, #20] @ fd708 <__cxa_atexit@plt+0xf12d4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ - ldr r9, [pc, #12] @ f47b4 <__cxa_atexit@plt+0xe8380> │ │ │ │ + ldr r9, [pc, #12] @ fd70c <__cxa_atexit@plt+0xf12d8> │ │ │ │ add r9, pc, r9 │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - biceq pc, r9, r0, asr #4 │ │ │ │ - biceq pc, r9, r4, asr r2 @ │ │ │ │ + biceq r6, r9, r8, lsr #17 │ │ │ │ + strheq r6, [r9, #140] @ 0x8c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f47f0 <__cxa_atexit@plt+0xe83bc> │ │ │ │ + ldr r2, [pc, #36] @ fd748 <__cxa_atexit@plt+0xf1314> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #32] @ f47f4 <__cxa_atexit@plt+0xe83c0> │ │ │ │ + ldr r3, [pc, #32] @ fd74c <__cxa_atexit@plt+0xf1318> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq pc, r9, r0, lsl r2 @ │ │ │ │ - bicseq r5, pc, r4, ror #13 │ │ │ │ + biceq r6, r9, r8, ror r8 │ │ │ │ + bicseq ip, lr, r4, lsl #15 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f4830 <__cxa_atexit@plt+0xe83fc> │ │ │ │ + bhi fd788 <__cxa_atexit@plt+0xf1354> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ f4838 <__cxa_atexit@plt+0xe8404> │ │ │ │ + ldr r1, [pc, #24] @ fd790 <__cxa_atexit@plt+0xf135c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r4, asr r5 @ │ │ │ │ + ldrsheq ip, [lr, #84] @ 0x54 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f487c <__cxa_atexit@plt+0xe8448> │ │ │ │ + bhi fd7d4 <__cxa_atexit@plt+0xf13a0> │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #36] @ f4884 <__cxa_atexit@plt+0xe8450> │ │ │ │ + ldr r1, [pc, #36] @ fd7dc <__cxa_atexit@plt+0xf13a8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r7, [pc, #28] @ f4888 <__cxa_atexit@plt+0xe8454> │ │ │ │ + ldr r7, [pc, #28] @ fd7e0 <__cxa_atexit@plt+0xf13ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r4, lsl r5 @ │ │ │ │ - bicseq r5, pc, r0, ror r5 @ │ │ │ │ - ldrdeq pc, [r9, #44] @ 0x2c │ │ │ │ + ldrheq ip, [lr, #84] @ 0x54 │ │ │ │ + bicseq ip, lr, r0, lsl r6 │ │ │ │ + biceq r6, r9, r4, asr #18 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f48d8 <__cxa_atexit@plt+0xe84a4> │ │ │ │ - ldr r2, [pc, #48] @ f48e0 <__cxa_atexit@plt+0xe84ac> │ │ │ │ + bhi fd830 <__cxa_atexit@plt+0xf13fc> │ │ │ │ + ldr r2, [pc, #48] @ fd838 <__cxa_atexit@plt+0xf1404> │ │ │ │ add r2, pc, r2 │ │ │ │ str r9, [r5, #-4] │ │ │ │ ldr r1, [r7, #2] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ - ldr r5, [pc, #24] @ f48e4 <__cxa_atexit@plt+0xe84b0> │ │ │ │ + ldr r5, [pc, #24] @ fd83c <__cxa_atexit@plt+0xf1408> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - @ instruction: 0x01df549c │ │ │ │ - biceq pc, r9, r4, lsl #5 │ │ │ │ + bicseq ip, lr, ip, lsr r5 │ │ │ │ + biceq r6, r9, ip, ror #17 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f494c <__cxa_atexit@plt+0xe8518> │ │ │ │ + bne fd8a4 <__cxa_atexit@plt+0xf1470> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f4984 <__cxa_atexit@plt+0xe8550> │ │ │ │ - ldr r7, [pc, #160] @ f49b8 <__cxa_atexit@plt+0xe8584> │ │ │ │ + bcc fd8dc <__cxa_atexit@plt+0xf14a8> │ │ │ │ + ldr r7, [pc, #160] @ fd910 <__cxa_atexit@plt+0xf14dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #140] @ f49bc <__cxa_atexit@plt+0xe8588> │ │ │ │ + ldr r1, [pc, #140] @ fd914 <__cxa_atexit@plt+0xf14e0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #84] @ f49a8 <__cxa_atexit@plt+0xe8574> │ │ │ │ + ldr r3, [pc, #84] @ fd900 <__cxa_atexit@plt+0xf14cc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f4994 <__cxa_atexit@plt+0xe8560> │ │ │ │ - ldr r3, [pc, #64] @ f49b0 <__cxa_atexit@plt+0xe857c> │ │ │ │ + bhi fd8ec <__cxa_atexit@plt+0xf14b8> │ │ │ │ + ldr r3, [pc, #64] @ fd908 <__cxa_atexit@plt+0xf14d4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #56] @ f49b4 <__cxa_atexit@plt+0xe8580> │ │ │ │ + ldr r3, [pc, #56] @ fd90c <__cxa_atexit@plt+0xf14d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #16] @ f49ac <__cxa_atexit@plt+0xe8578> │ │ │ │ + ldr r7, [pc, #16] @ fd904 <__cxa_atexit@plt+0xf14d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r9 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - strheq pc, [r9, #16] @ │ │ │ │ + biceq r6, r9, r8, lsl r8 │ │ │ │ @ instruction: 0xfffffb2c │ │ │ │ - bicseq r5, pc, r0, ror #16 │ │ │ │ + bicseq ip, lr, ip, lsr #18 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - ldrsheq r5, [pc, #64] @ f4a04 <__cxa_atexit@plt+0xe85d0> │ │ │ │ - biceq pc, r9, r0, lsr #3 │ │ │ │ + @ instruction: 0x01dec590 │ │ │ │ + biceq r6, r9, r8, lsl #16 │ │ │ │ andeq r0, r0, r3, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f4a28 <__cxa_atexit@plt+0xe85f4> │ │ │ │ + bne fd980 <__cxa_atexit@plt+0xf154c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f4a3c <__cxa_atexit@plt+0xe8608> │ │ │ │ - ldr r2, [pc, #96] @ f4a50 <__cxa_atexit@plt+0xe861c> │ │ │ │ + bcc fd994 <__cxa_atexit@plt+0xf1560> │ │ │ │ + ldr r2, [pc, #96] @ fd9a8 <__cxa_atexit@plt+0xf1574> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #72] @ f4a54 <__cxa_atexit@plt+0xe8620> │ │ │ │ + ldr lr, [pc, #72] @ fd9ac <__cxa_atexit@plt+0xf1578> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ add r7, r6, #12 │ │ │ │ stm r7, {r1, r2, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f4a4c <__cxa_atexit@plt+0xe8618> │ │ │ │ + ldr r7, [pc, #28] @ fd9a4 <__cxa_atexit@plt+0xf1570> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq pc, r9, r8, lsr r1 @ │ │ │ │ + biceq r6, r9, r0, lsr #15 │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ - bicseq r5, pc, r4, lsl r4 @ │ │ │ │ - biceq pc, r9, r0, lsl r1 @ │ │ │ │ + ldrheq ip, [lr, #68] @ 0x44 │ │ │ │ + biceq r6, r9, r8, ror r7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4aa0 <__cxa_atexit@plt+0xe866c> │ │ │ │ - ldr r3, [pc, #52] @ f4ab8 <__cxa_atexit@plt+0xe8684> │ │ │ │ + bcc fd9f8 <__cxa_atexit@plt+0xf15c4> │ │ │ │ + ldr r3, [pc, #52] @ fda10 <__cxa_atexit@plt+0xf15dc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5] │ │ │ │ stmib r7, {r3, r9} │ │ │ │ sub r3, r6, #2 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4abc <__cxa_atexit@plt+0xe8688> │ │ │ │ + ldr r7, [pc, #20] @ fda14 <__cxa_atexit@plt+0xf15e0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ - ldrdeq pc, [r9, #12] │ │ │ │ - strheq pc, [r9, #8] @ │ │ │ │ + biceq r6, r9, r4, asr #14 │ │ │ │ + biceq r6, r9, r0, lsr #14 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi f4b5c <__cxa_atexit@plt+0xe8728> │ │ │ │ - ldr r3, [pc, #200] @ f4bac <__cxa_atexit@plt+0xe8778> │ │ │ │ + bhi fdab4 <__cxa_atexit@plt+0xf1680> │ │ │ │ + ldr r3, [pc, #200] @ fdb04 <__cxa_atexit@plt+0xf16d0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ str r3, [r1] │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f4b6c <__cxa_atexit@plt+0xe8738> │ │ │ │ - ldr r2, [pc, #176] @ f4bb0 <__cxa_atexit@plt+0xe877c> │ │ │ │ + bcc fdac4 <__cxa_atexit@plt+0xf1690> │ │ │ │ + ldr r2, [pc, #176] @ fdb08 <__cxa_atexit@plt+0xf16d4> │ │ │ │ add r2, pc, r2 │ │ │ │ stmib r6, {r2, r9} │ │ │ │ sub r2, r3, #2 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc f4b8c <__cxa_atexit@plt+0xe8758> │ │ │ │ - ldr lr, [pc, #160] @ f4bbc <__cxa_atexit@plt+0xe8788> │ │ │ │ + bcc fdae4 <__cxa_atexit@plt+0xf16b0> │ │ │ │ + ldr lr, [pc, #160] @ fdb14 <__cxa_atexit@plt+0xf16e0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #156] @ f4bc0 <__cxa_atexit@plt+0xe878c> │ │ │ │ + ldr r1, [pc, #156] @ fdb18 <__cxa_atexit@plt+0xf16e4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r9, [pc, #148] @ f4bc4 <__cxa_atexit@plt+0xe8790> │ │ │ │ + ldr r9, [pc, #148] @ fdb1c <__cxa_atexit@plt+0xf16e8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r0, [r5] │ │ │ │ add r7, lr, #3 │ │ │ │ str r9, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ sub r7, r3, #19 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ f4bb8 <__cxa_atexit@plt+0xe8784> │ │ │ │ + ldr r7, [pc, #84] @ fdb10 <__cxa_atexit@plt+0xf16dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ f4bb4 <__cxa_atexit@plt+0xe8780> │ │ │ │ + ldr r7, [pc, #64] @ fdb0c <__cxa_atexit@plt+0xf16d8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -238045,116 +247219,116 @@ │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, sl │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ @ instruction: 0xfffffd98 │ │ │ │ - biceq pc, r9, r0, lsl r0 @ │ │ │ │ - biceq pc, r9, r4, lsr r0 @ │ │ │ │ - biceq pc, r9, r0, ror r0 @ │ │ │ │ - bicseq r5, pc, r4, asr #4 │ │ │ │ - bicseq r5, pc, r8, asr #10 │ │ │ │ + biceq r6, r9, r8, ror r6 │ │ │ │ + @ instruction: 0x01c9669c │ │ │ │ + ldrdeq r6, [r9, #104] @ 0x68 │ │ │ │ + bicseq ip, lr, r4, ror #5 │ │ │ │ + bicseq ip, lr, r0, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f4c28 <__cxa_atexit@plt+0xe87f4> │ │ │ │ - ldr lr, [pc, #72] @ f4c34 <__cxa_atexit@plt+0xe8800> │ │ │ │ + bcc fdb80 <__cxa_atexit@plt+0xf174c> │ │ │ │ + ldr lr, [pc, #72] @ fdb8c <__cxa_atexit@plt+0xf1758> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #68] @ f4c38 <__cxa_atexit@plt+0xe8804> │ │ │ │ + ldr r1, [pc, #68] @ fdb90 <__cxa_atexit@plt+0xf175c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr sl, [pc, #60] @ f4c3c <__cxa_atexit@plt+0xe8808> │ │ │ │ + ldr sl, [pc, #60] @ fdb94 <__cxa_atexit@plt+0xf1760> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, lr, #3 │ │ │ │ str sl, [r3, #4] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - biceq lr, r9, r0, lsr #31 │ │ │ │ - bicseq r5, pc, r4, ror r1 @ │ │ │ │ - bicseq r5, pc, r8, ror r4 @ │ │ │ │ + biceq r6, r9, r8, lsl #12 │ │ │ │ + bicseq ip, lr, r4, lsl r2 │ │ │ │ + bicseq ip, lr, r0, asr r5 │ │ │ │ mov r7, r6 │ │ │ │ ldr r2, [r5] │ │ │ │ ldmib r5, {r1, lr} │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r0, r6 │ │ │ │ - bcc f4cc4 <__cxa_atexit@plt+0xe8890> │ │ │ │ + bcc fdc1c <__cxa_atexit@plt+0xf17e8> │ │ │ │ ldr r3, [r5, #40]! @ 0x28 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r0, [r5, #-28] @ 0xffffffe4 │ │ │ │ ldr r3, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r4, [sp] │ │ │ │ ldr r4, [r5, #-20] @ 0xffffffec │ │ │ │ ldr sl, [r5, #-16] │ │ │ │ ldr r9, [r5, #-12] │ │ │ │ ldr r8, [r5, #-8] │ │ │ │ str fp, [sp, #4] │ │ │ │ ldr fp, [r5, #-4] │ │ │ │ - ldr ip, [pc, #84] @ f4ce4 <__cxa_atexit@plt+0xe88b0> │ │ │ │ + ldr ip, [pc, #84] @ fdc3c <__cxa_atexit@plt+0xf1808> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str ip, [r7, #4] │ │ │ │ str r2, [r7, #8] │ │ │ │ str r1, [r7, #12] │ │ │ │ str lr, [r7, #16] │ │ │ │ add lr, r7, #20 │ │ │ │ stm lr, {r0, r3, r4, sl} │ │ │ │ str r9, [r7, #36] @ 0x24 │ │ │ │ str r8, [r7, #40] @ 0x28 │ │ │ │ str fp, [r7, #44] @ 0x2c │ │ │ │ sub r7, r6, #39 @ 0x27 │ │ │ │ ldm sp, {r4, fp} │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f4ce8 <__cxa_atexit@plt+0xe88b4> │ │ │ │ + ldr r7, [pc, #28] @ fdc40 <__cxa_atexit@plt+0xf180c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r2, [r5] │ │ │ │ stmib r5, {r1, lr} │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r8, ror #9 │ │ │ │ - ldrdeq lr, [r9, #228] @ 0xe4 │ │ │ │ + ldrheq ip, [lr, #84] @ 0x54 │ │ │ │ + biceq r6, r9, ip, lsr r5 │ │ │ │ @ instruction: 0xffffff3c │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, sl, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4d88 <__cxa_atexit@plt+0xe8954> │ │ │ │ + bcc fdce0 <__cxa_atexit@plt+0xf18ac> │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ str r0, [sp] │ │ │ │ ldr lr, [r5, #16] │ │ │ │ str fp, [sp, #12] │ │ │ │ ldr fp, [r5, #20] │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r4, [r5, #24] │ │ │ │ ldr ip, [r5, #28]! │ │ │ │ str ip, [sp, #8] │ │ │ │ - ldr r0, [pc, #88] @ f4da8 <__cxa_atexit@plt+0xe8974> │ │ │ │ + ldr r0, [pc, #88] @ fdd00 <__cxa_atexit@plt+0xf18cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r7, {r0, r8, r9, sl} │ │ │ │ str r3, [r7, #20] │ │ │ │ str r2, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ ldr r0, [sp] │ │ │ │ str r0, [r7, #32] │ │ │ │ @@ -238162,175 +247336,175 @@ │ │ │ │ str fp, [r7, #40] @ 0x28 │ │ │ │ str r4, [r7, #44] @ 0x2c │ │ │ │ sub r7, r6, #39 @ 0x27 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ ldr fp, [sp, #12] │ │ │ │ ldr r0, [sp, #8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f4dac <__cxa_atexit@plt+0xe8978> │ │ │ │ + ldr r7, [pc, #28] @ fdd04 <__cxa_atexit@plt+0xf18d0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r8, [r5, #-12]! │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ stmib r5, {r9, sl} │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r8, lsr #8 │ │ │ │ - biceq lr, r9, r0, lsl lr │ │ │ │ + ldrsheq ip, [lr, #68] @ 0x44 │ │ │ │ + biceq r6, r9, r8, ror r4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4de8 <__cxa_atexit@plt+0xe89b4> │ │ │ │ - ldr r3, [pc, #40] @ f4e00 <__cxa_atexit@plt+0xe89cc> │ │ │ │ + bcc fdd40 <__cxa_atexit@plt+0xf190c> │ │ │ │ + ldr r3, [pc, #40] @ fdd58 <__cxa_atexit@plt+0xf1924> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9, sl} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4e04 <__cxa_atexit@plt+0xe89d0> │ │ │ │ + ldr r7, [pc, #20] @ fdd5c <__cxa_atexit@plt+0xf1928> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df5390 │ │ │ │ - strheq lr, [r9, #212] @ 0xd4 │ │ │ │ + bicseq ip, lr, ip, asr r4 │ │ │ │ + biceq r6, r9, ip, lsl r4 │ │ │ │ andeq r0, r5, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4e50 <__cxa_atexit@plt+0xe8a1c> │ │ │ │ + bcc fdda8 <__cxa_atexit@plt+0xf1974> │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #48] @ f4e68 <__cxa_atexit@plt+0xe8a34> │ │ │ │ + ldr r1, [pc, #48] @ fddc0 <__cxa_atexit@plt+0xf198c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ stmib r7, {r1, r8, r9, sl} │ │ │ │ str r3, [r7, #20] │ │ │ │ str r2, [r7, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4e6c <__cxa_atexit@plt+0xe8a38> │ │ │ │ + ldr r7, [pc, #20] @ fddc4 <__cxa_atexit@plt+0xf1990> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r0, asr #4 │ │ │ │ - biceq lr, r9, r0, asr sp │ │ │ │ + bicseq ip, lr, r8, lsl r3 │ │ │ │ + strheq r6, [r9, #56] @ 0x38 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4ecc <__cxa_atexit@plt+0xe8a98> │ │ │ │ - ldr r2, [pc, #76] @ f4ee4 <__cxa_atexit@plt+0xe8ab0> │ │ │ │ + bcc fde24 <__cxa_atexit@plt+0xf19f0> │ │ │ │ + ldr r2, [pc, #76] @ fde3c <__cxa_atexit@plt+0xf1a08> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ f4ee8 <__cxa_atexit@plt+0xe8ab4> │ │ │ │ + ldr r1, [pc, #72] @ fde40 <__cxa_atexit@plt+0xf1a0c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #4]! │ │ │ │ ldr r5, [r5] │ │ │ │ add r2, r2, #1 │ │ │ │ stmib r7, {r1, r8} │ │ │ │ add lr, r7, #12 │ │ │ │ stm lr, {r2, r9, sl} │ │ │ │ str r5, [r7, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f4eec <__cxa_atexit@plt+0xe8ab8> │ │ │ │ + ldr r7, [pc, #24] @ fde44 <__cxa_atexit@plt+0xf1a10> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r4, lsl sp │ │ │ │ - ldrsbeq r5, [pc, #24] @ f4f08 <__cxa_atexit@plt+0xe8ad4> │ │ │ │ - ldrdeq lr, [r9, #204] @ 0xcc │ │ │ │ + biceq r6, r9, ip, ror r3 │ │ │ │ + ldrheq ip, [lr, #32] │ │ │ │ + biceq r6, r9, r4, asr #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4f28 <__cxa_atexit@plt+0xe8af4> │ │ │ │ - ldr r3, [pc, #40] @ f4f40 <__cxa_atexit@plt+0xe8b0c> │ │ │ │ + bcc fde80 <__cxa_atexit@plt+0xf1a4c> │ │ │ │ + ldr r3, [pc, #40] @ fde98 <__cxa_atexit@plt+0xf1a64> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4f44 <__cxa_atexit@plt+0xe8b10> │ │ │ │ + ldr r7, [pc, #20] @ fde9c <__cxa_atexit@plt+0xf1a68> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r4, asr r2 @ │ │ │ │ - biceq lr, r9, r4, lsl #25 │ │ │ │ + bicseq ip, lr, r0, lsr #6 │ │ │ │ + biceq r6, r9, ip, ror #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f4f80 <__cxa_atexit@plt+0xe8b4c> │ │ │ │ - ldr r3, [pc, #40] @ f4f98 <__cxa_atexit@plt+0xe8b64> │ │ │ │ + bcc fded8 <__cxa_atexit@plt+0xf1aa4> │ │ │ │ + ldr r3, [pc, #40] @ fdef0 <__cxa_atexit@plt+0xf1abc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f4f9c <__cxa_atexit@plt+0xe8b68> │ │ │ │ + ldr r7, [pc, #20] @ fdef4 <__cxa_atexit@plt+0xf1ac0> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r0, lsl #4 │ │ │ │ - biceq lr, r9, r0, lsr ip │ │ │ │ + bicseq ip, lr, ip, asr #5 │ │ │ │ + @ instruction: 0x01c96298 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f4fd4 <__cxa_atexit@plt+0xe8ba0> │ │ │ │ + bhi fdf2c <__cxa_atexit@plt+0xf1af8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ f4fdc <__cxa_atexit@plt+0xe8ba8> │ │ │ │ + ldr r1, [pc, #24] @ fdf34 <__cxa_atexit@plt+0xf1b00> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrheq r4, [pc, #208] @ f50b4 <__cxa_atexit@plt+0xe8c80> │ │ │ │ + bicseq fp, lr, r0, asr lr │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f5034 <__cxa_atexit@plt+0xe8c00> │ │ │ │ - ldr r2, [pc, #60] @ f5044 <__cxa_atexit@plt+0xe8c10> │ │ │ │ + bcc fdf8c <__cxa_atexit@plt+0xf1b58> │ │ │ │ + ldr r2, [pc, #60] @ fdf9c <__cxa_atexit@plt+0xf1b68> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ f5048 <__cxa_atexit@plt+0xe8c14> │ │ │ │ + ldr r1, [pc, #56] @ fdfa0 <__cxa_atexit@plt+0xf1b6c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ @@ -238338,498 +247512,498 @@ │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff9c │ │ │ │ - bicseq r4, pc, r0, lsl lr @ │ │ │ │ + ldrheq fp, [lr, #224] @ 0xe0 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f50c0 <__cxa_atexit@plt+0xe8c8c> │ │ │ │ - ldr lr, [pc, #100] @ f50d8 <__cxa_atexit@plt+0xe8ca4> │ │ │ │ + bcc fe018 <__cxa_atexit@plt+0xf1be4> │ │ │ │ + ldr lr, [pc, #100] @ fe030 <__cxa_atexit@plt+0xf1bfc> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr ip, [pc, #96] @ f50dc <__cxa_atexit@plt+0xe8ca8> │ │ │ │ + ldr ip, [pc, #96] @ fe034 <__cxa_atexit@plt+0xf1c00> │ │ │ │ add ip, pc, ip │ │ │ │ - ldr r1, [pc, #92] @ f50e0 <__cxa_atexit@plt+0xe8cac> │ │ │ │ + ldr r1, [pc, #92] @ fe038 <__cxa_atexit@plt+0xf1c04> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r3, [pc, #84] @ f50e4 <__cxa_atexit@plt+0xe8cb0> │ │ │ │ + ldr r3, [pc, #84] @ fe03c <__cxa_atexit@plt+0xf1c08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r2, r6, #26 │ │ │ │ add ip, ip, #3 │ │ │ │ str lr, [r7, #4] │ │ │ │ str r9, [r7, #8] │ │ │ │ add lr, r7, #12 │ │ │ │ stm lr, {r3, r8, ip} │ │ │ │ str r2, [r7, #24] │ │ │ │ str r1, [r7, #28] │ │ │ │ str sl, [r7, #32] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ f50e8 <__cxa_atexit@plt+0xe8cb4> │ │ │ │ + ldr r7, [pc, #32] @ fe040 <__cxa_atexit@plt+0xf1c0c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff74 │ │ │ │ - biceq lr, r9, r0, asr #22 │ │ │ │ - bicseq r4, pc, r4, ror #25 │ │ │ │ - bicseq r4, pc, r8, ror #31 │ │ │ │ - strdeq lr, [r9, #168] @ 0xa8 │ │ │ │ + biceq r6, r9, r8, lsr #3 │ │ │ │ + bicseq fp, lr, r4, lsl #27 │ │ │ │ + bicseq ip, lr, r0, asr #1 │ │ │ │ + biceq r6, r9, r0, ror #2 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f5124 <__cxa_atexit@plt+0xe8cf0> │ │ │ │ - ldr r3, [pc, #40] @ f513c <__cxa_atexit@plt+0xe8d08> │ │ │ │ + bcc fe07c <__cxa_atexit@plt+0xf1c48> │ │ │ │ + ldr r3, [pc, #40] @ fe094 <__cxa_atexit@plt+0xf1c60> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9, sl} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5140 <__cxa_atexit@plt+0xe8d0c> │ │ │ │ + ldr r7, [pc, #20] @ fe098 <__cxa_atexit@plt+0xf1c64> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #16 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r5, pc, r0, asr r0 @ │ │ │ │ - @ instruction: 0x01c9ea98 │ │ │ │ - @ instruction: 0x01b2696d │ │ │ │ + bicseq ip, lr, ip, lsl r1 │ │ │ │ + biceq r6, r9, r0, lsl #2 │ │ │ │ + @ instruction: 0x01b1dc88 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b269a6 │ │ │ │ + @ instruction: 0x01b1dcc1 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b269de │ │ │ │ + @ instruction: 0x01b1dcf9 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b26a17 │ │ │ │ + @ instruction: 0x01b1dd32 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b26a53 │ │ │ │ + @ instruction: 0x01b1dd6e │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b26a8f │ │ │ │ + @ instruction: 0x01b1ddaa │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r2, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b26acf │ │ │ │ + @ instruction: 0x01b1ddea │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r3, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b26b0c │ │ │ │ + @ instruction: 0x01b1de27 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r9, #156] @ 0x9c │ │ │ │ + biceq r6, r9, r4, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi f525c <__cxa_atexit@plt+0xe8e28> │ │ │ │ + bhi fe1b4 <__cxa_atexit@plt+0xf1d80> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq f5254 <__cxa_atexit@plt+0xe8e20> │ │ │ │ - ldr r3, [pc, #44] @ f5264 <__cxa_atexit@plt+0xe8e30> │ │ │ │ + beq fe1ac <__cxa_atexit@plt+0xf1d78> │ │ │ │ + ldr r3, [pc, #44] @ fe1bc <__cxa_atexit@plt+0xf1d88> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #32] @ f5268 <__cxa_atexit@plt+0xe8e34> │ │ │ │ + ldr r5, [pc, #32] @ fe1c0 <__cxa_atexit@plt+0xf1d8c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r9 │ │ │ │ b 15f6200 <__cxa_atexit@plt+0x15e9dcc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, ip, lsr #22 │ │ │ │ - bicseq r4, pc, ip, ror #24 │ │ │ │ + bicseq fp, lr, ip, asr #23 │ │ │ │ + bicseq fp, lr, ip, lsl #26 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ f528c <__cxa_atexit@plt+0xe8e58> │ │ │ │ + ldr r7, [pc, #12] @ fe1e4 <__cxa_atexit@plt+0xf1db0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r8, lsr ip @ │ │ │ │ + ldrsbeq fp, [lr, #200] @ 0xc8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ f52b0 <__cxa_atexit@plt+0xe8e7c> │ │ │ │ + ldr r7, [pc, #12] @ fe208 <__cxa_atexit@plt+0xf1dd4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r4, lsl ip @ │ │ │ │ - biceq lr, r9, r4, lsl #19 │ │ │ │ + ldrheq fp, [lr, #196] @ 0xc4 │ │ │ │ + biceq r5, r9, ip, ror #31 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi f5318 <__cxa_atexit@plt+0xe8ee4> │ │ │ │ + bhi fe270 <__cxa_atexit@plt+0xf1e3c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq f5310 <__cxa_atexit@plt+0xe8edc> │ │ │ │ - ldr r3, [pc, #56] @ f5320 <__cxa_atexit@plt+0xe8eec> │ │ │ │ + beq fe268 <__cxa_atexit@plt+0xf1e34> │ │ │ │ + ldr r3, [pc, #56] @ fe278 <__cxa_atexit@plt+0xf1e44> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #52] @ f5324 <__cxa_atexit@plt+0xe8ef0> │ │ │ │ + ldr r2, [pc, #52] @ fe27c <__cxa_atexit@plt+0xf1e48> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #40] @ f5328 <__cxa_atexit@plt+0xe8ef4> │ │ │ │ + ldr r5, [pc, #40] @ fe280 <__cxa_atexit@plt+0xf1e4c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r5, sl │ │ │ │ b 1a6b148 <__cxa_atexit@plt+0x1a5ed14> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, lsr r9 │ │ │ │ - bicseq r4, pc, r4, ror sl @ │ │ │ │ - bicseq r4, pc, r8, ror #20 │ │ │ │ + strexbeq r5, r8, [r9] │ │ │ │ + bicseq fp, lr, r4, lsl fp │ │ │ │ + bicseq fp, lr, r8, lsl #22 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f5364 <__cxa_atexit@plt+0xe8f30> │ │ │ │ - ldr r3, [pc, #40] @ f537c <__cxa_atexit@plt+0xe8f48> │ │ │ │ + bcc fe2bc <__cxa_atexit@plt+0xf1e88> │ │ │ │ + ldr r3, [pc, #40] @ fe2d4 <__cxa_atexit@plt+0xf1ea0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5380 <__cxa_atexit@plt+0xe8f4c> │ │ │ │ + ldr r7, [pc, #20] @ fe2d8 <__cxa_atexit@plt+0xf1ea4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, ip, lsl #29 │ │ │ │ - biceq lr, r9, r8, ror lr │ │ │ │ + bicseq fp, lr, r8, asr pc │ │ │ │ + biceq r6, r9, r0, ror #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f53bc <__cxa_atexit@plt+0xe8f88> │ │ │ │ - ldr r3, [pc, #40] @ f53d4 <__cxa_atexit@plt+0xe8fa0> │ │ │ │ + bcc fe314 <__cxa_atexit@plt+0xf1ee0> │ │ │ │ + ldr r3, [pc, #40] @ fe32c <__cxa_atexit@plt+0xf1ef8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f53d8 <__cxa_atexit@plt+0xe8fa4> │ │ │ │ + ldr r7, [pc, #20] @ fe330 <__cxa_atexit@plt+0xf1efc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r8, lsr lr @ │ │ │ │ - biceq lr, r9, r4, lsr #28 │ │ │ │ + bicseq fp, lr, r4, lsl #30 │ │ │ │ + biceq r6, r9, ip, lsl #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f5414 <__cxa_atexit@plt+0xe8fe0> │ │ │ │ - ldr r3, [pc, #40] @ f542c <__cxa_atexit@plt+0xe8ff8> │ │ │ │ + bcc fe36c <__cxa_atexit@plt+0xf1f38> │ │ │ │ + ldr r3, [pc, #40] @ fe384 <__cxa_atexit@plt+0xf1f50> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5430 <__cxa_atexit@plt+0xe8ffc> │ │ │ │ + ldr r7, [pc, #20] @ fe388 <__cxa_atexit@plt+0xf1f54> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r4, ror #27 │ │ │ │ - ldrdeq lr, [r9, #208] @ 0xd0 │ │ │ │ + ldrheq fp, [lr, #224] @ 0xe0 │ │ │ │ + biceq r6, r9, r8, lsr r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f546c <__cxa_atexit@plt+0xe9038> │ │ │ │ - ldr r3, [pc, #40] @ f5484 <__cxa_atexit@plt+0xe9050> │ │ │ │ + bcc fe3c4 <__cxa_atexit@plt+0xf1f90> │ │ │ │ + ldr r3, [pc, #40] @ fe3dc <__cxa_atexit@plt+0xf1fa8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5488 <__cxa_atexit@plt+0xe9054> │ │ │ │ + ldr r7, [pc, #20] @ fe3e0 <__cxa_atexit@plt+0xf1fac> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df4d90 │ │ │ │ - biceq lr, r9, ip, ror sp │ │ │ │ + bicseq fp, lr, ip, asr lr │ │ │ │ + biceq r6, r9, r4, ror #7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f54c4 <__cxa_atexit@plt+0xe9090> │ │ │ │ - ldr r3, [pc, #40] @ f54dc <__cxa_atexit@plt+0xe90a8> │ │ │ │ + bcc fe41c <__cxa_atexit@plt+0xf1fe8> │ │ │ │ + ldr r3, [pc, #40] @ fe434 <__cxa_atexit@plt+0xf2000> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f54e0 <__cxa_atexit@plt+0xe90ac> │ │ │ │ + ldr r7, [pc, #20] @ fe438 <__cxa_atexit@plt+0xf2004> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, ip, lsr sp @ │ │ │ │ - biceq lr, r9, r8, lsr #26 │ │ │ │ + bicseq fp, lr, r8, lsl #28 │ │ │ │ + @ instruction: 0x01c96390 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f551c <__cxa_atexit@plt+0xe90e8> │ │ │ │ - ldr r3, [pc, #40] @ f5534 <__cxa_atexit@plt+0xe9100> │ │ │ │ + bcc fe474 <__cxa_atexit@plt+0xf2040> │ │ │ │ + ldr r3, [pc, #40] @ fe48c <__cxa_atexit@plt+0xf2058> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5538 <__cxa_atexit@plt+0xe9104> │ │ │ │ + ldr r7, [pc, #20] @ fe490 <__cxa_atexit@plt+0xf205c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r8, ror #25 │ │ │ │ - ldrdeq lr, [r9, #196] @ 0xc4 │ │ │ │ + ldrheq fp, [lr, #212] @ 0xd4 │ │ │ │ + biceq r6, r9, ip, lsr r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f5574 <__cxa_atexit@plt+0xe9140> │ │ │ │ - ldr r3, [pc, #40] @ f558c <__cxa_atexit@plt+0xe9158> │ │ │ │ + bcc fe4cc <__cxa_atexit@plt+0xf2098> │ │ │ │ + ldr r3, [pc, #40] @ fe4e4 <__cxa_atexit@plt+0xf20b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5590 <__cxa_atexit@plt+0xe915c> │ │ │ │ + ldr r7, [pc, #20] @ fe4e8 <__cxa_atexit@plt+0xf20b4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df4c94 │ │ │ │ - biceq lr, r9, r0, lsl #25 │ │ │ │ + bicseq fp, lr, r0, ror #26 │ │ │ │ + biceq r6, r9, r8, ror #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f55cc <__cxa_atexit@plt+0xe9198> │ │ │ │ - ldr r3, [pc, #40] @ f55e4 <__cxa_atexit@plt+0xe91b0> │ │ │ │ + bcc fe524 <__cxa_atexit@plt+0xf20f0> │ │ │ │ + ldr r3, [pc, #40] @ fe53c <__cxa_atexit@plt+0xf2108> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f55e8 <__cxa_atexit@plt+0xe91b4> │ │ │ │ + ldr r7, [pc, #20] @ fe540 <__cxa_atexit@plt+0xf210c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r0, asr #24 │ │ │ │ - biceq lr, r9, ip, lsr #24 │ │ │ │ + bicseq fp, lr, ip, lsl #26 │ │ │ │ + @ instruction: 0x01c96294 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f5624 <__cxa_atexit@plt+0xe91f0> │ │ │ │ - ldr r3, [pc, #40] @ f563c <__cxa_atexit@plt+0xe9208> │ │ │ │ + bcc fe57c <__cxa_atexit@plt+0xf2148> │ │ │ │ + ldr r3, [pc, #40] @ fe594 <__cxa_atexit@plt+0xf2160> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5640 <__cxa_atexit@plt+0xe920c> │ │ │ │ + ldr r7, [pc, #20] @ fe598 <__cxa_atexit@plt+0xf2164> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, ip, ror #23 │ │ │ │ - ldrdeq lr, [r9, #184] @ 0xb8 │ │ │ │ + ldrheq fp, [lr, #200] @ 0xc8 │ │ │ │ + biceq r6, r9, r0, asr #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f567c <__cxa_atexit@plt+0xe9248> │ │ │ │ - ldr r3, [pc, #40] @ f5694 <__cxa_atexit@plt+0xe9260> │ │ │ │ + bcc fe5d4 <__cxa_atexit@plt+0xf21a0> │ │ │ │ + ldr r3, [pc, #40] @ fe5ec <__cxa_atexit@plt+0xf21b8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5698 <__cxa_atexit@plt+0xe9264> │ │ │ │ + ldr r7, [pc, #20] @ fe5f0 <__cxa_atexit@plt+0xf21bc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df4b98 │ │ │ │ - biceq lr, r9, r4, lsl #23 │ │ │ │ + bicseq fp, lr, r4, ror #24 │ │ │ │ + biceq r6, r9, ip, ror #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f56d4 <__cxa_atexit@plt+0xe92a0> │ │ │ │ - ldr r3, [pc, #40] @ f56ec <__cxa_atexit@plt+0xe92b8> │ │ │ │ + bcc fe62c <__cxa_atexit@plt+0xf21f8> │ │ │ │ + ldr r3, [pc, #40] @ fe644 <__cxa_atexit@plt+0xf2210> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f56f0 <__cxa_atexit@plt+0xe92bc> │ │ │ │ + ldr r7, [pc, #20] @ fe648 <__cxa_atexit@plt+0xf2214> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r4, asr #22 │ │ │ │ - biceq lr, r9, r0, lsr fp │ │ │ │ + bicseq fp, lr, r0, lsl ip │ │ │ │ + @ instruction: 0x01c96198 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f572c <__cxa_atexit@plt+0xe92f8> │ │ │ │ - ldr r3, [pc, #40] @ f5744 <__cxa_atexit@plt+0xe9310> │ │ │ │ + bcc fe684 <__cxa_atexit@plt+0xf2250> │ │ │ │ + ldr r3, [pc, #40] @ fe69c <__cxa_atexit@plt+0xf2268> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5748 <__cxa_atexit@plt+0xe9314> │ │ │ │ + ldr r7, [pc, #20] @ fe6a0 <__cxa_atexit@plt+0xf226c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrsheq r4, [pc, #160] @ f57ec <__cxa_atexit@plt+0xe93b8> │ │ │ │ - ldrdeq lr, [r9, #172] @ 0xac │ │ │ │ + ldrheq fp, [lr, #188] @ 0xbc │ │ │ │ + biceq r6, r9, r4, asr #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ - ldr r7, [pc, #12] @ f576c <__cxa_atexit@plt+0xe9338> │ │ │ │ + ldr r7, [pc, #12] @ fe6c4 <__cxa_atexit@plt+0xf2290> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r9, #172] @ 0xac │ │ │ │ - biceq lr, r9, r8, asr #22 │ │ │ │ + biceq r6, r9, r4, lsr #2 │ │ │ │ + strheq r6, [r9, #16] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi f57c8 <__cxa_atexit@plt+0xe9394> │ │ │ │ + bhi fe720 <__cxa_atexit@plt+0xf22ec> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq f57c0 <__cxa_atexit@plt+0xe938c> │ │ │ │ - ldr r3, [pc, #44] @ f57d0 <__cxa_atexit@plt+0xe939c> │ │ │ │ + beq fe718 <__cxa_atexit@plt+0xf22e4> │ │ │ │ + ldr r3, [pc, #44] @ fe728 <__cxa_atexit@plt+0xf22f4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ f57d4 <__cxa_atexit@plt+0xe93a0> │ │ │ │ + ldr r2, [pc, #40] @ fe72c <__cxa_atexit@plt+0xf22f8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r8, lsl #22 │ │ │ │ - ldrheq r4, [pc, #88] @ f5834 <__cxa_atexit@plt+0xe9400> │ │ │ │ + biceq r6, r9, r0, ror r1 │ │ │ │ + bicseq fp, lr, r8, asr r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r8 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -238838,63 +248012,63 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r9 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - strheq lr, [r9, #104] @ 0x68 │ │ │ │ + biceq r5, r9, r0, lsr #26 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ - ldr r7, [pc, #12] @ f583c <__cxa_atexit@plt+0xe9408> │ │ │ │ + ldr r7, [pc, #12] @ fe794 <__cxa_atexit@plt+0xf2360> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, ip, lsr #13 │ │ │ │ - biceq lr, r9, r8, lsr #21 │ │ │ │ + biceq r5, r9, r4, lsl sp │ │ │ │ + biceq r6, r9, r0, lsl r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f5888 <__cxa_atexit@plt+0xe9454> │ │ │ │ - ldr r7, [pc, #52] @ f589c <__cxa_atexit@plt+0xe9468> │ │ │ │ + bhi fe7e0 <__cxa_atexit@plt+0xf23ac> │ │ │ │ + ldr r7, [pc, #52] @ fe7f4 <__cxa_atexit@plt+0xf23c0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq f587c <__cxa_atexit@plt+0xe9448> │ │ │ │ + beq fe7d4 <__cxa_atexit@plt+0xf23a0> │ │ │ │ mov r7, r8 │ │ │ │ - b f58b0 <__cxa_atexit@plt+0xe947c> │ │ │ │ + b fe808 <__cxa_atexit@plt+0xf23d4> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f58a0 <__cxa_atexit@plt+0xe946c> │ │ │ │ + ldr r7, [pc, #16] @ fe7f8 <__cxa_atexit@plt+0xf23c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq lr, r9, r0, asr #21 │ │ │ │ - biceq lr, r9, r8, asr #20 │ │ │ │ + biceq r6, r9, r8, lsr #2 │ │ │ │ + strheq r6, [r9] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq f5930 <__cxa_atexit@plt+0xe94fc> │ │ │ │ + beq fe888 <__cxa_atexit@plt+0xf2454> │ │ │ │ cmp r3, #3 │ │ │ │ - bne f593c <__cxa_atexit@plt+0xe9508> │ │ │ │ + bne fe894 <__cxa_atexit@plt+0xf2460> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ sub r7, r7, #3 │ │ │ │ cmp r7, #14 │ │ │ │ - bhi f5998 <__cxa_atexit@plt+0xe9564> │ │ │ │ + bhi fe8f0 <__cxa_atexit@plt+0xf24bc> │ │ │ │ add r3, pc, #4 │ │ │ │ ldr r7, [r3, r7, lsl #2] │ │ │ │ add pc, r3, r7 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @@ -238905,289 +248079,289 @@ │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - ldr r7, [pc, #228] @ f5a10 <__cxa_atexit@plt+0xe95dc> │ │ │ │ + ldr r7, [pc, #228] @ fe968 <__cxa_atexit@plt+0xf2534> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #208] @ f5a08 <__cxa_atexit@plt+0xe95d4> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #208] @ fe960 <__cxa_atexit@plt+0xf252c> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #192] @ f5a04 <__cxa_atexit@plt+0xe95d0> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #192] @ fe95c <__cxa_atexit@plt+0xf2528> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #240] @ f5a48 <__cxa_atexit@plt+0xe9614> │ │ │ │ + ldr r7, [pc, #240] @ fe9a0 <__cxa_atexit@plt+0xf256c> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #216] @ f5a3c <__cxa_atexit@plt+0xe9608> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #216] @ fe994 <__cxa_atexit@plt+0xf2560> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #176] @ f5a20 <__cxa_atexit@plt+0xe95ec> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #176] @ fe978 <__cxa_atexit@plt+0xf2544> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #196] @ f5a40 <__cxa_atexit@plt+0xe960c> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #196] @ fe998 <__cxa_atexit@plt+0xf2564> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #172] @ f5a34 <__cxa_atexit@plt+0xe9600> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #172] @ fe98c <__cxa_atexit@plt+0xf2558> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #132] @ f5a18 <__cxa_atexit@plt+0xe95e4> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #132] @ fe970 <__cxa_atexit@plt+0xf253c> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #108] @ f5a0c <__cxa_atexit@plt+0xe95d8> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #108] @ fe964 <__cxa_atexit@plt+0xf2530> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #112] @ f5a1c <__cxa_atexit@plt+0xe95e8> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #112] @ fe974 <__cxa_atexit@plt+0xf2540> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #116] @ f5a2c <__cxa_atexit@plt+0xe95f8> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #116] @ fe984 <__cxa_atexit@plt+0xf2550> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #80] @ f5a14 <__cxa_atexit@plt+0xe95e0> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #80] @ fe96c <__cxa_atexit@plt+0xf2538> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #84] @ f5a24 <__cxa_atexit@plt+0xe95f0> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #84] @ fe97c <__cxa_atexit@plt+0xf2548> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #104] @ f5a44 <__cxa_atexit@plt+0xe9610> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #104] @ fe99c <__cxa_atexit@plt+0xf2568> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #64] @ f5a28 <__cxa_atexit@plt+0xe95f4> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #64] @ fe980 <__cxa_atexit@plt+0xf254c> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #68] @ f5a38 <__cxa_atexit@plt+0xe9604> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #68] @ fe990 <__cxa_atexit@plt+0xf255c> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - ldr r7, [pc, #48] @ f5a30 <__cxa_atexit@plt+0xe95fc> │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + ldr r7, [pc, #48] @ fe988 <__cxa_atexit@plt+0xf2554> │ │ │ │ add r7, pc, r7 │ │ │ │ - b f5944 <__cxa_atexit@plt+0xe9510> │ │ │ │ - biceq lr, r9, r4, lsl #17 │ │ │ │ - biceq lr, r9, r0, ror #11 │ │ │ │ - biceq lr, r9, r4, lsr #11 │ │ │ │ - biceq lr, r9, r4, asr #12 │ │ │ │ - ldrdeq lr, [r9, #88] @ 0x58 │ │ │ │ - biceq lr, r9, r4, lsr r6 │ │ │ │ - biceq lr, r9, r8, asr #12 │ │ │ │ - strheq lr, [r9, #96] @ 0x60 │ │ │ │ - biceq lr, r9, ip, ror r6 │ │ │ │ - @ instruction: 0x01c9e690 │ │ │ │ - biceq lr, r9, ip, ror #13 │ │ │ │ - ldrdeq lr, [r9, #96] @ 0x60 │ │ │ │ - biceq lr, r9, r4, ror r7 │ │ │ │ - biceq lr, r9, r4, lsr r7 │ │ │ │ - strdeq lr, [r9, #112] @ 0x70 │ │ │ │ - biceq lr, r9, r4, lsl #16 │ │ │ │ - ldrdeq lr, [r9, #112] @ 0x70 │ │ │ │ - biceq lr, r9, r8, ror #10 │ │ │ │ - biceq lr, r9, r4, lsl #18 │ │ │ │ + b fe89c <__cxa_atexit@plt+0xf2468> │ │ │ │ + biceq r5, r9, ip, ror #29 │ │ │ │ + biceq r5, r9, r8, asr #24 │ │ │ │ + biceq r5, r9, ip, lsl #24 │ │ │ │ + biceq r5, r9, ip, lsr #25 │ │ │ │ + biceq r5, r9, r0, asr #24 │ │ │ │ + @ instruction: 0x01c95c9c │ │ │ │ + strheq r5, [r9, #192] @ 0xc0 │ │ │ │ + biceq r5, r9, r8, lsl sp │ │ │ │ + biceq r5, r9, r4, ror #25 │ │ │ │ + strdeq r5, [r9, #200] @ 0xc8 │ │ │ │ + biceq r5, r9, r4, asr sp │ │ │ │ + biceq r5, r9, r8, lsr sp │ │ │ │ + ldrdeq r5, [r9, #220] @ 0xdc │ │ │ │ + @ instruction: 0x01c95d9c │ │ │ │ + biceq r5, r9, r8, asr lr │ │ │ │ + biceq r5, r9, ip, ror #28 │ │ │ │ + biceq r5, r9, r8, lsr lr │ │ │ │ + ldrdeq r5, [r9, #176] @ 0xb0 │ │ │ │ + biceq r5, r9, ip, ror #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi f5aa0 <__cxa_atexit@plt+0xe966c> │ │ │ │ + bhi fe9f8 <__cxa_atexit@plt+0xf25c4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq f5a98 <__cxa_atexit@plt+0xe9664> │ │ │ │ - ldr r8, [pc, #40] @ f5aa8 <__cxa_atexit@plt+0xe9674> │ │ │ │ + beq fe9f0 <__cxa_atexit@plt+0xf25bc> │ │ │ │ + ldr r8, [pc, #40] @ fea00 <__cxa_atexit@plt+0xf25cc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ f5aac <__cxa_atexit@plt+0xe9678> │ │ │ │ + ldr r3, [pc, #36] @ fea04 <__cxa_atexit@plt+0xf25d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b26444 │ │ │ │ - ldrsbeq r4, [pc, #44] @ f5ae0 <__cxa_atexit@plt+0xe96ac> │ │ │ │ + @ instruction: 0x01b1d75f │ │ │ │ + bicseq fp, lr, ip, ror r3 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f5b0c <__cxa_atexit@plt+0xe96d8> │ │ │ │ - ldr r7, [pc, #96] @ f5b30 <__cxa_atexit@plt+0xe96fc> │ │ │ │ + bhi fea64 <__cxa_atexit@plt+0xf2630> │ │ │ │ + ldr r7, [pc, #96] @ fea88 <__cxa_atexit@plt+0xf2654> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f5b1c <__cxa_atexit@plt+0xe96e8> │ │ │ │ - ldr r7, [pc, #76] @ f5b34 <__cxa_atexit@plt+0xe9700> │ │ │ │ + bhi fea74 <__cxa_atexit@plt+0xf2640> │ │ │ │ + ldr r7, [pc, #76] @ fea8c <__cxa_atexit@plt+0xf2658> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq f5b00 <__cxa_atexit@plt+0xe96cc> │ │ │ │ + beq fea58 <__cxa_atexit@plt+0xf2624> │ │ │ │ mov r7, r8 │ │ │ │ - b f5be8 <__cxa_atexit@plt+0xe97b4> │ │ │ │ + b feb40 <__cxa_atexit@plt+0xf270c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ f5b3c <__cxa_atexit@plt+0xe9708> │ │ │ │ + ldr r7, [pc, #40] @ fea94 <__cxa_atexit@plt+0xf2660> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f5b38 <__cxa_atexit@plt+0xe9704> │ │ │ │ + ldr r7, [pc, #20] @ fea90 <__cxa_atexit@plt+0xf265c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - biceq lr, r9, r4, ror r8 │ │ │ │ - biceq lr, r9, r0, ror r8 │ │ │ │ + ldrdeq r5, [r9, #236] @ 0xec │ │ │ │ + ldrdeq r5, [r9, #232] @ 0xe8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f5b74 <__cxa_atexit@plt+0xe9740> │ │ │ │ + ldr r2, [pc, #36] @ feacc <__cxa_atexit@plt+0xf2698> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f5b78 <__cxa_atexit@plt+0xe9744> │ │ │ │ + ldr r3, [pc, #32] @ fead0 <__cxa_atexit@plt+0xf269c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r4, pc, r8, asr #5 │ │ │ │ - bicseq r4, pc, r4, lsl #5 │ │ │ │ - strdeq lr, [r9, #124] @ 0x7c │ │ │ │ + bicseq fp, lr, r8, ror #6 │ │ │ │ + bicseq fp, lr, r4, lsr #6 │ │ │ │ + biceq r5, r9, r4, ror #28 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f5bc4 <__cxa_atexit@plt+0xe9790> │ │ │ │ - ldr r7, [pc, #52] @ f5bd4 <__cxa_atexit@plt+0xe97a0> │ │ │ │ + bhi feb1c <__cxa_atexit@plt+0xf26e8> │ │ │ │ + ldr r7, [pc, #52] @ feb2c <__cxa_atexit@plt+0xf26f8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq f5bb8 <__cxa_atexit@plt+0xe9784> │ │ │ │ + beq feb10 <__cxa_atexit@plt+0xf26dc> │ │ │ │ mov r7, r8 │ │ │ │ - b f5be8 <__cxa_atexit@plt+0xe97b4> │ │ │ │ + b feb40 <__cxa_atexit@plt+0xf270c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f5bd8 <__cxa_atexit@plt+0xe97a4> │ │ │ │ + ldr r7, [pc, #12] @ feb30 <__cxa_atexit@plt+0xf26fc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq lr, r9, ip, asr #15 │ │ │ │ - biceq lr, r9, r0, lsr #15 │ │ │ │ + biceq r5, r9, r4, lsr lr │ │ │ │ + biceq r5, r9, r8, lsl #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq f5c64 <__cxa_atexit@plt+0xe9830> │ │ │ │ + beq febbc <__cxa_atexit@plt+0xf2788> │ │ │ │ sub r3, r2, #1 │ │ │ │ - ldr r2, [pc, #148] @ f5c9c <__cxa_atexit@plt+0xe9868> │ │ │ │ + ldr r2, [pc, #148] @ febf4 <__cxa_atexit@plt+0xf27c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq f5c50 <__cxa_atexit@plt+0xe981c> │ │ │ │ + beq feba8 <__cxa_atexit@plt+0xf2774> │ │ │ │ ldr r3, [r5] │ │ │ │ cmp r2, #3 │ │ │ │ - beq f5c74 <__cxa_atexit@plt+0xe9840> │ │ │ │ + beq febcc <__cxa_atexit@plt+0xf2798> │ │ │ │ sub r7, r2, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bne f5c88 <__cxa_atexit@plt+0xe9854> │ │ │ │ + bne febe0 <__cxa_atexit@plt+0xf27ac> │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ - ldr r3, [pc, #96] @ f5ca0 <__cxa_atexit@plt+0xe986c> │ │ │ │ + ldr r3, [pc, #96] @ febf8 <__cxa_atexit@plt+0xf27c4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f5c5c <__cxa_atexit@plt+0xe9828> │ │ │ │ - b f5d3c <__cxa_atexit@plt+0xe9908> │ │ │ │ + beq febb4 <__cxa_atexit@plt+0xf2780> │ │ │ │ + b fec94 <__cxa_atexit@plt+0xf2860> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r3, r3, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ - b f5c00 <__cxa_atexit@plt+0xe97cc> │ │ │ │ + b feb58 <__cxa_atexit@plt+0xf2724> │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r3, r7 │ │ │ │ - beq f5c34 <__cxa_atexit@plt+0xe9800> │ │ │ │ - ldr r7, [pc, #20] @ f5ca4 <__cxa_atexit@plt+0xe9870> │ │ │ │ + beq feb8c <__cxa_atexit@plt+0xf2758> │ │ │ │ + ldr r7, [pc, #20] @ febfc <__cxa_atexit@plt+0xf27c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - bicseq r4, pc, r8, lsl #3 │ │ │ │ - ldrdeq lr, [r9, #100] @ 0x64 │ │ │ │ + bicseq fp, lr, r8, lsr #4 │ │ │ │ + biceq r5, r9, ip, lsr sp │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r5, #8]! │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ and r0, r2, #3 │ │ │ │ cmp r0, #3 │ │ │ │ - beq f5cfc <__cxa_atexit@plt+0xe98c8> │ │ │ │ + beq fec54 <__cxa_atexit@plt+0xf2820> │ │ │ │ sub r2, r0, #1 │ │ │ │ cmp r1, r2 │ │ │ │ - bne f5d10 <__cxa_atexit@plt+0xe98dc> │ │ │ │ - ldr r3, [pc, #68] @ f5d28 <__cxa_atexit@plt+0xe98f4> │ │ │ │ + bne fec68 <__cxa_atexit@plt+0xf2834> │ │ │ │ + ldr r3, [pc, #68] @ fec80 <__cxa_atexit@plt+0xf284c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f5cf4 <__cxa_atexit@plt+0xe98c0> │ │ │ │ - b f5d3c <__cxa_atexit@plt+0xe9908> │ │ │ │ + beq fec4c <__cxa_atexit@plt+0xf2818> │ │ │ │ + b fec94 <__cxa_atexit@plt+0xf2860> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ bic r2, r2, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ cmp r1, r2 │ │ │ │ - beq f5cdc <__cxa_atexit@plt+0xe98a8> │ │ │ │ - ldr r7, [pc, #20] @ f5d2c <__cxa_atexit@plt+0xe98f8> │ │ │ │ + beq fec34 <__cxa_atexit@plt+0xf2800> │ │ │ │ + ldr r7, [pc, #20] @ fec84 <__cxa_atexit@plt+0xf2850> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r3, #16]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq r4, pc, r0, lsl #2 │ │ │ │ - biceq lr, r9, ip, asr #12 │ │ │ │ + bicseq fp, lr, r0, lsr #3 │ │ │ │ + strheq r5, [r9, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq f5dcc <__cxa_atexit@plt+0xe9998> │ │ │ │ + beq fed24 <__cxa_atexit@plt+0xf28f0> │ │ │ │ cmp r2, #3 │ │ │ │ - bne f5df8 <__cxa_atexit@plt+0xe99c4> │ │ │ │ + bne fed50 <__cxa_atexit@plt+0xf291c> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ sub r2, r2, #4 │ │ │ │ cmp r2, #12 │ │ │ │ - bhi f5ee0 <__cxa_atexit@plt+0xe9aac> │ │ │ │ + bhi fee38 <__cxa_atexit@plt+0xf2a04> │ │ │ │ add r1, pc, #4 │ │ │ │ ldr r2, [r1, r2, lsl #2] │ │ │ │ add pc, r1, r2 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @@ -239196,504 +248370,504 @@ │ │ │ │ muleq r0, r4, r1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ andeq r0, r0, r4, ror #2 │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0x000001b0 │ │ │ │ - ldr r2, [pc, #460] @ f5f84 <__cxa_atexit@plt+0xe9b50> │ │ │ │ + ldr r2, [pc, #460] @ feedc <__cxa_atexit@plt+0xf2aa8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f6318 <__cxa_atexit@plt+0xe9ee4> │ │ │ │ - ldr r2, [pc, #424] @ f5f7c <__cxa_atexit@plt+0xe9b48> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff270 <__cxa_atexit@plt+0xf2e3c> │ │ │ │ + ldr r2, [pc, #424] @ feed4 <__cxa_atexit@plt+0xf2aa0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #2] │ │ │ │ stm r5, {r2, r8} │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq f5e3c <__cxa_atexit@plt+0xe9a08> │ │ │ │ + beq fed94 <__cxa_atexit@plt+0xf2960> │ │ │ │ cmp r3, #0 │ │ │ │ - bne f5e24 <__cxa_atexit@plt+0xe99f0> │ │ │ │ + bne fed7c <__cxa_atexit@plt+0xf2948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #368] @ f5f70 <__cxa_atexit@plt+0xe9b3c> │ │ │ │ + ldr r2, [pc, #368] @ feec8 <__cxa_atexit@plt+0xf2a94> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ stm r5, {r2, r8} │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f5e48 <__cxa_atexit@plt+0xe9a14> │ │ │ │ + beq feda0 <__cxa_atexit@plt+0xf296c> │ │ │ │ cmp r3, #0 │ │ │ │ - bne f5e24 <__cxa_atexit@plt+0xe99f0> │ │ │ │ + bne fed7c <__cxa_atexit@plt+0xf2948> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #328] @ f5f74 <__cxa_atexit@plt+0xe9b40> │ │ │ │ + ldr r7, [pc, #328] @ feecc <__cxa_atexit@plt+0xf2a98> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #320] @ f5f78 <__cxa_atexit@plt+0xe9b44> │ │ │ │ + ldr r0, [pc, #320] @ feed0 <__cxa_atexit@plt+0xf2a9c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r2, [pc, #304] @ f5f8c <__cxa_atexit@plt+0xe9b58> │ │ │ │ + ldr r2, [pc, #304] @ feee4 <__cxa_atexit@plt+0xf2ab0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f6278 <__cxa_atexit@plt+0xe9e44> │ │ │ │ - ldr r2, [pc, #288] @ f5f98 <__cxa_atexit@plt+0xe9b64> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff1d0 <__cxa_atexit@plt+0xf2d9c> │ │ │ │ + ldr r2, [pc, #288] @ feef0 <__cxa_atexit@plt+0xf2abc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f6188 <__cxa_atexit@plt+0xe9d54> │ │ │ │ - ldr r2, [pc, #244] @ f5f88 <__cxa_atexit@plt+0xe9b54> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff0e0 <__cxa_atexit@plt+0xf2cac> │ │ │ │ + ldr r2, [pc, #244] @ feee0 <__cxa_atexit@plt+0xf2aac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f62c8 <__cxa_atexit@plt+0xe9e94> │ │ │ │ - ldr r2, [pc, #236] @ f5f9c <__cxa_atexit@plt+0xe9b68> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff220 <__cxa_atexit@plt+0xf2dec> │ │ │ │ + ldr r2, [pc, #236] @ feef4 <__cxa_atexit@plt+0xf2ac0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f6138 <__cxa_atexit@plt+0xe9d04> │ │ │ │ - ldr r2, [pc, #212] @ f5fa0 <__cxa_atexit@plt+0xe9b6c> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff090 <__cxa_atexit@plt+0xf2c5c> │ │ │ │ + ldr r2, [pc, #212] @ feef8 <__cxa_atexit@plt+0xf2ac4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f60d8 <__cxa_atexit@plt+0xe9ca4> │ │ │ │ - ldr r7, [pc, #152] @ f5f80 <__cxa_atexit@plt+0xe9b4c> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff030 <__cxa_atexit@plt+0xf2bfc> │ │ │ │ + ldr r7, [pc, #152] @ feed8 <__cxa_atexit@plt+0xf2aa4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #148] @ f5f90 <__cxa_atexit@plt+0xe9b5c> │ │ │ │ + ldr r2, [pc, #148] @ feee8 <__cxa_atexit@plt+0xf2ab4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f6228 <__cxa_atexit@plt+0xe9df4> │ │ │ │ - ldr r2, [pc, #124] @ f5f94 <__cxa_atexit@plt+0xe9b60> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff180 <__cxa_atexit@plt+0xf2d4c> │ │ │ │ + ldr r2, [pc, #124] @ feeec <__cxa_atexit@plt+0xf2ab8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f61d8 <__cxa_atexit@plt+0xe9da4> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b ff130 <__cxa_atexit@plt+0xf2cfc> │ │ │ │ ldr r2, [r3, #1] │ │ │ │ ldr r3, [r3, #5] │ │ │ │ - ldr r1, [pc, #108] @ f5fa8 <__cxa_atexit@plt+0xe9b74> │ │ │ │ + ldr r1, [pc, #108] @ fef00 <__cxa_atexit@plt+0xf2acc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f5fb8 <__cxa_atexit@plt+0xe9b84> │ │ │ │ - ldr r2, [pc, #72] @ f5fa4 <__cxa_atexit@plt+0xe9b70> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b fef10 <__cxa_atexit@plt+0xf2adc> │ │ │ │ + ldr r2, [pc, #72] @ feefc <__cxa_atexit@plt+0xf2ac8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f5e1c <__cxa_atexit@plt+0xe99e8> │ │ │ │ - b f6078 <__cxa_atexit@plt+0xe9c44> │ │ │ │ + beq fed74 <__cxa_atexit@plt+0xf2940> │ │ │ │ + b fefd0 <__cxa_atexit@plt+0xf2b9c> │ │ │ │ andeq r0, r0, ip, lsr #11 │ │ │ │ - biceq lr, r9, r8, lsr r5 │ │ │ │ - biceq lr, r9, ip, lsr #10 │ │ │ │ + biceq r5, r9, r0, lsr #23 │ │ │ │ + @ instruction: 0x01c95b94 │ │ │ │ muleq r0, r0, r5 │ │ │ │ - ldrsheq r3, [pc, #228] @ f606c <__cxa_atexit@plt+0xe9c38> │ │ │ │ + @ instruction: 0x01deaf94 │ │ │ │ andeq r0, r0, ip, asr r5 │ │ │ │ andeq r0, r0, r0, lsr r4 │ │ │ │ andeq r0, r0, r8, lsl r4 │ │ │ │ andeq r0, r0, r8, lsr #6 │ │ │ │ @ instruction: 0x000002bc │ │ │ │ andeq r0, r0, ip, lsl #6 │ │ │ │ andeq r0, r0, r4, lsl #5 │ │ │ │ andeq r0, r0, r8, lsl #4 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - ldrdeq lr, [r9, #48] @ 0x30 │ │ │ │ + biceq r5, r9, r8, lsr sl │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #16 │ │ │ │ - bne f5ff8 <__cxa_atexit@plt+0xe9bc4> │ │ │ │ - ldr r3, [pc, #68] @ f6018 <__cxa_atexit@plt+0xe9be4> │ │ │ │ + bne fef50 <__cxa_atexit@plt+0xf2b1c> │ │ │ │ + ldr r3, [pc, #68] @ fef70 <__cxa_atexit@plt+0xf2b3c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ f601c <__cxa_atexit@plt+0xe9be8> │ │ │ │ + ldr r2, [pc, #64] @ fef74 <__cxa_atexit@plt+0xf2b40> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #1] │ │ │ │ ldr r1, [r7, #5] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ - ldr r7, [pc, #16] @ f6010 <__cxa_atexit@plt+0xe9bdc> │ │ │ │ + ldr r7, [pc, #16] @ fef68 <__cxa_atexit@plt+0xf2b34> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #8] @ f6014 <__cxa_atexit@plt+0xe9be0> │ │ │ │ + ldr r0, [pc, #8] @ fef6c <__cxa_atexit@plt+0xf2b38> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r4, ror #6 │ │ │ │ - biceq lr, r9, r8, asr r3 │ │ │ │ + biceq r5, r9, ip, asr #19 │ │ │ │ + biceq r5, r9, r0, asr #19 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - @ instruction: 0x01c9e398 │ │ │ │ - biceq lr, r9, ip, asr r3 │ │ │ │ + biceq r5, r9, r0, lsl #20 │ │ │ │ + biceq r5, r9, r4, asr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f6050 <__cxa_atexit@plt+0xe9c1c> │ │ │ │ - ldr r3, [pc, #40] @ f6068 <__cxa_atexit@plt+0xe9c34> │ │ │ │ + bne fefa8 <__cxa_atexit@plt+0xf2b74> │ │ │ │ + ldr r3, [pc, #40] @ fefc0 <__cxa_atexit@plt+0xf2b8c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldmib r5, {r9, sl} │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ - ldr r7, [pc, #12] @ f6064 <__cxa_atexit@plt+0xe9c30> │ │ │ │ + ldr r7, [pc, #12] @ fefbc <__cxa_atexit@plt+0xf2b88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r0, asr #27 │ │ │ │ - biceq lr, r9, r4, lsr r3 │ │ │ │ - biceq lr, r9, r0, lsl r3 │ │ │ │ + bicseq sl, lr, r0, ror #28 │ │ │ │ + @ instruction: 0x01c9599c │ │ │ │ + biceq r5, r9, r8, ror r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #15 │ │ │ │ - bne f60a8 <__cxa_atexit@plt+0xe9c74> │ │ │ │ - ldr r3, [pc, #52] @ f60c8 <__cxa_atexit@plt+0xe9c94> │ │ │ │ + bne ff000 <__cxa_atexit@plt+0xf2bcc> │ │ │ │ + ldr r3, [pc, #52] @ ff020 <__cxa_atexit@plt+0xf2bec> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ - ldr r7, [pc, #16] @ f60c0 <__cxa_atexit@plt+0xe9c8c> │ │ │ │ + ldr r7, [pc, #16] @ ff018 <__cxa_atexit@plt+0xf2be4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f60c4 <__cxa_atexit@plt+0xe9c90> │ │ │ │ + ldr r0, [pc, #8] @ ff01c <__cxa_atexit@plt+0xf2be8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r9, #36] @ 0x24 │ │ │ │ - biceq lr, r9, r8, lsr #5 │ │ │ │ - biceq lr, r9, r0, ror #5 │ │ │ │ - strheq lr, [r9, #32] │ │ │ │ + biceq r5, r9, ip, lsl r9 │ │ │ │ + biceq r5, r9, r0, lsl r9 │ │ │ │ + biceq r5, r9, r8, asr #18 │ │ │ │ + biceq r5, r9, r8, lsl r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #14 │ │ │ │ - bne f6108 <__cxa_atexit@plt+0xe9cd4> │ │ │ │ - ldr r3, [pc, #52] @ f6128 <__cxa_atexit@plt+0xe9cf4> │ │ │ │ + bne ff060 <__cxa_atexit@plt+0xf2c2c> │ │ │ │ + ldr r3, [pc, #52] @ ff080 <__cxa_atexit@plt+0xf2c4c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1b718b4 <__cxa_atexit@plt+0x1b65480> │ │ │ │ - ldr r7, [pc, #16] @ f6120 <__cxa_atexit@plt+0xe9cec> │ │ │ │ + ldr r7, [pc, #16] @ ff078 <__cxa_atexit@plt+0xf2c44> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f6124 <__cxa_atexit@plt+0xe9cf0> │ │ │ │ + ldr r0, [pc, #8] @ ff07c <__cxa_atexit@plt+0xf2c48> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r4, asr r2 │ │ │ │ - biceq lr, r9, r8, asr #4 │ │ │ │ - biceq lr, r9, r0, lsl #5 │ │ │ │ - biceq lr, r9, r0, lsr r2 │ │ │ │ + strheq r5, [r9, #140] @ 0x8c │ │ │ │ + strheq r5, [r9, #128] @ 0x80 │ │ │ │ + biceq r5, r9, r8, ror #17 │ │ │ │ + @ instruction: 0x01c95898 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #12 │ │ │ │ - bne f615c <__cxa_atexit@plt+0xe9d28> │ │ │ │ + bne ff0b4 <__cxa_atexit@plt+0xf2c80> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f6174 <__cxa_atexit@plt+0xe9d40> │ │ │ │ + ldr r7, [pc, #16] @ ff0cc <__cxa_atexit@plt+0xf2c98> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f6178 <__cxa_atexit@plt+0xe9d44> │ │ │ │ + ldr r0, [pc, #8] @ ff0d0 <__cxa_atexit@plt+0xf2c9c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, lsl #4 │ │ │ │ - strdeq lr, [r9, #20] │ │ │ │ - biceq lr, r9, r0, ror #3 │ │ │ │ + biceq r5, r9, r8, ror #16 │ │ │ │ + biceq r5, r9, ip, asr r8 │ │ │ │ + biceq r5, r9, r8, asr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #11 │ │ │ │ - bne f61ac <__cxa_atexit@plt+0xe9d78> │ │ │ │ + bne ff104 <__cxa_atexit@plt+0xf2cd0> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f61c4 <__cxa_atexit@plt+0xe9d90> │ │ │ │ + ldr r7, [pc, #16] @ ff11c <__cxa_atexit@plt+0xf2ce8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f61c8 <__cxa_atexit@plt+0xe9d94> │ │ │ │ + ldr r0, [pc, #8] @ ff120 <__cxa_atexit@plt+0xf2cec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strheq lr, [r9, #16] │ │ │ │ - biceq lr, r9, r4, lsr #3 │ │ │ │ - @ instruction: 0x01c9e190 │ │ │ │ + biceq r5, r9, r8, lsl r8 │ │ │ │ + biceq r5, r9, ip, lsl #16 │ │ │ │ + strdeq r5, [r9, #120] @ 0x78 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #10 │ │ │ │ - bne f61fc <__cxa_atexit@plt+0xe9dc8> │ │ │ │ + bne ff154 <__cxa_atexit@plt+0xf2d20> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b7168c <__cxa_atexit@plt+0x1b65258> │ │ │ │ - ldr r7, [pc, #16] @ f6214 <__cxa_atexit@plt+0xe9de0> │ │ │ │ + ldr r7, [pc, #16] @ ff16c <__cxa_atexit@plt+0xf2d38> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f6218 <__cxa_atexit@plt+0xe9de4> │ │ │ │ + ldr r0, [pc, #8] @ ff170 <__cxa_atexit@plt+0xf2d3c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, ror #2 │ │ │ │ - biceq lr, r9, r4, asr r1 │ │ │ │ - biceq lr, r9, r0, asr #2 │ │ │ │ + biceq r5, r9, r8, asr #15 │ │ │ │ + strheq r5, [r9, #124] @ 0x7c │ │ │ │ + biceq r5, r9, r8, lsr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #8 │ │ │ │ - bne f624c <__cxa_atexit@plt+0xe9e18> │ │ │ │ + bne ff1a4 <__cxa_atexit@plt+0xf2d70> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f6264 <__cxa_atexit@plt+0xe9e30> │ │ │ │ + ldr r7, [pc, #16] @ ff1bc <__cxa_atexit@plt+0xf2d88> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f6268 <__cxa_atexit@plt+0xe9e34> │ │ │ │ + ldr r0, [pc, #8] @ ff1c0 <__cxa_atexit@plt+0xf2d8c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, lsl r1 │ │ │ │ - biceq lr, r9, r4, lsl #2 │ │ │ │ - strdeq lr, [r9] │ │ │ │ + biceq r5, r9, r8, ror r7 │ │ │ │ + biceq r5, r9, ip, ror #14 │ │ │ │ + biceq r5, r9, r8, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #7 │ │ │ │ - bne f629c <__cxa_atexit@plt+0xe9e68> │ │ │ │ + bne ff1f4 <__cxa_atexit@plt+0xf2dc0> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b706a4 <__cxa_atexit@plt+0x1b64270> │ │ │ │ - ldr r7, [pc, #16] @ f62b4 <__cxa_atexit@plt+0xe9e80> │ │ │ │ + ldr r7, [pc, #16] @ ff20c <__cxa_atexit@plt+0xf2dd8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f62b8 <__cxa_atexit@plt+0xe9e84> │ │ │ │ + ldr r0, [pc, #8] @ ff210 <__cxa_atexit@plt+0xf2ddc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, asr #1 │ │ │ │ - strheq lr, [r9, #4] │ │ │ │ - biceq lr, r9, r0, lsr #1 │ │ │ │ + biceq r5, r9, r8, lsr #14 │ │ │ │ + biceq r5, r9, ip, lsl r7 │ │ │ │ + biceq r5, r9, r8, lsl #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #5 │ │ │ │ - bne f62ec <__cxa_atexit@plt+0xe9eb8> │ │ │ │ + bne ff244 <__cxa_atexit@plt+0xf2e10> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f6304 <__cxa_atexit@plt+0xe9ed0> │ │ │ │ + ldr r7, [pc, #16] @ ff25c <__cxa_atexit@plt+0xf2e28> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f6308 <__cxa_atexit@plt+0xe9ed4> │ │ │ │ + ldr r0, [pc, #8] @ ff260 <__cxa_atexit@plt+0xf2e2c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, ror r0 │ │ │ │ - biceq lr, r9, r4, rrx │ │ │ │ - biceq lr, r9, r0, asr r0 │ │ │ │ + ldrdeq r5, [r9, #104] @ 0x68 │ │ │ │ + biceq r5, r9, ip, asr #13 │ │ │ │ + strheq r5, [r9, #104] @ 0x68 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne f633c <__cxa_atexit@plt+0xe9f08> │ │ │ │ + bne ff294 <__cxa_atexit@plt+0xf2e60> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f6354 <__cxa_atexit@plt+0xe9f20> │ │ │ │ + ldr r7, [pc, #16] @ ff2ac <__cxa_atexit@plt+0xf2e78> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f6358 <__cxa_atexit@plt+0xe9f24> │ │ │ │ + ldr r0, [pc, #8] @ ff2b0 <__cxa_atexit@plt+0xf2e7c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq lr, r9, r0, lsr #32 │ │ │ │ - biceq lr, r9, r4, lsl r0 │ │ │ │ - biceq lr, r9, r0 │ │ │ │ + biceq r5, r9, r8, lsl #13 │ │ │ │ + biceq r5, r9, ip, ror r6 │ │ │ │ + biceq r5, r9, r8, ror #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f6384 <__cxa_atexit@plt+0xe9f50> │ │ │ │ + bne ff2dc <__cxa_atexit@plt+0xf2ea8> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f639c <__cxa_atexit@plt+0xe9f68> │ │ │ │ + ldr r7, [pc, #16] @ ff2f4 <__cxa_atexit@plt+0xf2ec0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f63a0 <__cxa_atexit@plt+0xe9f6c> │ │ │ │ + ldr r0, [pc, #8] @ ff2f8 <__cxa_atexit@plt+0xf2ec4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldrdeq sp, [r9, #248] @ 0xf8 │ │ │ │ - biceq sp, r9, ip, asr #31 │ │ │ │ - strheq sp, [r9, #248] @ 0xf8 │ │ │ │ + biceq r5, r9, r0, asr #12 │ │ │ │ + biceq r5, r9, r4, lsr r6 │ │ │ │ + biceq r5, r9, r0, lsr #12 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne f63cc <__cxa_atexit@plt+0xe9f98> │ │ │ │ + bne ff324 <__cxa_atexit@plt+0xf2ef0> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #16] @ f63e4 <__cxa_atexit@plt+0xe9fb0> │ │ │ │ + ldr r7, [pc, #16] @ ff33c <__cxa_atexit@plt+0xf2f08> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #8] @ f63e8 <__cxa_atexit@plt+0xe9fb4> │ │ │ │ + ldr r0, [pc, #8] @ ff340 <__cxa_atexit@plt+0xf2f0c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - strexbeq sp, r0, [r9] │ │ │ │ - biceq sp, r9, r4, lsl #31 │ │ │ │ + strdeq r5, [r9, #88] @ 0x58 │ │ │ │ + biceq r5, r9, ip, ror #11 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f6448 <__cxa_atexit@plt+0xea014> │ │ │ │ - ldr r7, [pc, #96] @ f646c <__cxa_atexit@plt+0xea038> │ │ │ │ + bhi ff3a0 <__cxa_atexit@plt+0xf2f6c> │ │ │ │ + ldr r7, [pc, #96] @ ff3c4 <__cxa_atexit@plt+0xf2f90> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f6458 <__cxa_atexit@plt+0xea024> │ │ │ │ - ldr r7, [pc, #76] @ f6470 <__cxa_atexit@plt+0xea03c> │ │ │ │ + bhi ff3b0 <__cxa_atexit@plt+0xf2f7c> │ │ │ │ + ldr r7, [pc, #76] @ ff3c8 <__cxa_atexit@plt+0xf2f94> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f643c <__cxa_atexit@plt+0xea008> │ │ │ │ + beq ff394 <__cxa_atexit@plt+0xf2f60> │ │ │ │ mov r7, r8 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ f6478 <__cxa_atexit@plt+0xea044> │ │ │ │ + ldr r7, [pc, #40] @ ff3d0 <__cxa_atexit@plt+0xf2f9c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f6474 <__cxa_atexit@plt+0xea040> │ │ │ │ + ldr r7, [pc, #20] @ ff3cc <__cxa_atexit@plt+0xf2f98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - strexbeq sp, r0, [r9] │ │ │ │ - biceq sp, r9, r8, ror pc │ │ │ │ + strdeq r5, [r9, #88] @ 0x58 │ │ │ │ + biceq r5, r9, r0, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f64b0 <__cxa_atexit@plt+0xea07c> │ │ │ │ + ldr r2, [pc, #36] @ ff408 <__cxa_atexit@plt+0xf2fd4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f64b4 <__cxa_atexit@plt+0xea080> │ │ │ │ + ldr r3, [pc, #32] @ ff40c <__cxa_atexit@plt+0xf2fd8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, ip, lsl #19 │ │ │ │ - bicseq r3, pc, r8, asr #18 │ │ │ │ - biceq sp, r9, r4, lsl #30 │ │ │ │ + bicseq sl, lr, ip, lsr #20 │ │ │ │ + bicseq sl, lr, r8, ror #19 │ │ │ │ + biceq r5, r9, ip, ror #10 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f6500 <__cxa_atexit@plt+0xea0cc> │ │ │ │ - ldr r7, [pc, #52] @ f6510 <__cxa_atexit@plt+0xea0dc> │ │ │ │ + bhi ff458 <__cxa_atexit@plt+0xf3024> │ │ │ │ + ldr r7, [pc, #52] @ ff468 <__cxa_atexit@plt+0xf3034> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f64f4 <__cxa_atexit@plt+0xea0c0> │ │ │ │ + beq ff44c <__cxa_atexit@plt+0xf3018> │ │ │ │ mov r7, r8 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f6514 <__cxa_atexit@plt+0xea0e0> │ │ │ │ + ldr r7, [pc, #12] @ ff46c <__cxa_atexit@plt+0xf3038> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sp, r9, r8, ror #29 │ │ │ │ - biceq sp, r9, r8, lsr #29 │ │ │ │ + biceq r5, r9, r0, asr r5 │ │ │ │ + biceq r5, r9, r0, lsl r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq f65b8 <__cxa_atexit@plt+0xea184> │ │ │ │ + beq ff510 <__cxa_atexit@plt+0xf30dc> │ │ │ │ cmp r2, #3 │ │ │ │ - bne f65ec <__cxa_atexit@plt+0xea1b8> │ │ │ │ + bne ff544 <__cxa_atexit@plt+0xf3110> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ sub r1, r2, #4 │ │ │ │ cmp r1, #12 │ │ │ │ - bhi f66e0 <__cxa_atexit@plt+0xea2ac> │ │ │ │ + bhi ff638 <__cxa_atexit@plt+0xf3204> │ │ │ │ add r0, pc, #4 │ │ │ │ ldr r1, [r0, r1, lsl #2] │ │ │ │ add pc, r0, r1 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @@ -239703,136 +248877,136 @@ │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ andeq r0, r0, ip, ror r1 │ │ │ │ andeq r0, r0, ip, asr r1 │ │ │ │ andeq r0, r0, r0, lsl #4 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #500] @ f6798 <__cxa_atexit@plt+0xea364> │ │ │ │ + ldr r2, [pc, #500] @ ff6f0 <__cxa_atexit@plt+0xf32bc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f7068 <__cxa_atexit@plt+0xeac34> │ │ │ │ - ldr r2, [pc, #464] @ f6790 <__cxa_atexit@plt+0xea35c> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b fffc0 <__cxa_atexit@plt+0xf3b8c> │ │ │ │ + ldr r2, [pc, #464] @ ff6e8 <__cxa_atexit@plt+0xf32b4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #2] │ │ │ │ stm r5, {r2, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ cmp r3, #1 │ │ │ │ - beq f662c <__cxa_atexit@plt+0xea1f8> │ │ │ │ + beq ff584 <__cxa_atexit@plt+0xf3150> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f6618 <__cxa_atexit@plt+0xea1e4> │ │ │ │ + bne ff570 <__cxa_atexit@plt+0xf313c> │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r2, [pc, #408] @ f678c <__cxa_atexit@plt+0xea358> │ │ │ │ + ldr r2, [pc, #408] @ ff6e4 <__cxa_atexit@plt+0xf32b0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r3, #3] │ │ │ │ stm r5, {r2, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ cmp r3, #1 │ │ │ │ - bne f6618 <__cxa_atexit@plt+0xea1e4> │ │ │ │ + bne ff570 <__cxa_atexit@plt+0xf313c> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #416] @ f67c0 <__cxa_atexit@plt+0xea38c> │ │ │ │ + ldr r7, [pc, #416] @ ff718 <__cxa_atexit@plt+0xf32e4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #400] @ f67c4 <__cxa_atexit@plt+0xea390> │ │ │ │ + ldr r7, [pc, #400] @ ff71c <__cxa_atexit@plt+0xf32e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #340] @ f67a0 <__cxa_atexit@plt+0xea36c> │ │ │ │ + ldr r2, [pc, #340] @ ff6f8 <__cxa_atexit@plt+0xf32c4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f6e88 <__cxa_atexit@plt+0xeaa54> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ffde0 <__cxa_atexit@plt+0xf39ac> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #320] @ f67ac <__cxa_atexit@plt+0xea378> │ │ │ │ + ldr r2, [pc, #320] @ ff704 <__cxa_atexit@plt+0xf32d0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f6bb8 <__cxa_atexit@plt+0xea784> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ffb10 <__cxa_atexit@plt+0xf36dc> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #272] @ f679c <__cxa_atexit@plt+0xea368> │ │ │ │ + ldr r2, [pc, #272] @ ff6f4 <__cxa_atexit@plt+0xf32c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f6f78 <__cxa_atexit@plt+0xeab44> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ffed0 <__cxa_atexit@plt+0xf3a9c> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #260] @ f67b0 <__cxa_atexit@plt+0xea37c> │ │ │ │ + ldr r2, [pc, #260] @ ff708 <__cxa_atexit@plt+0xf32d4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f6ac8 <__cxa_atexit@plt+0xea694> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ffa20 <__cxa_atexit@plt+0xf35ec> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #232] @ f67b4 <__cxa_atexit@plt+0xea380> │ │ │ │ + ldr r2, [pc, #232] @ ff70c <__cxa_atexit@plt+0xf32d8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f69b4 <__cxa_atexit@plt+0xea580> │ │ │ │ - ldr r3, [pc, #172] @ f6794 <__cxa_atexit@plt+0xea360> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ff90c <__cxa_atexit@plt+0xf34d8> │ │ │ │ + ldr r3, [pc, #172] @ ff6ec <__cxa_atexit@plt+0xf32b8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f7158 <__cxa_atexit@plt+0xead24> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b 1000b0 <__cxa_atexit@plt+0xf3c7c> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #156] @ f67a4 <__cxa_atexit@plt+0xea370> │ │ │ │ + ldr r2, [pc, #156] @ ff6fc <__cxa_atexit@plt+0xf32c8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f6d98 <__cxa_atexit@plt+0xea964> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ffcf0 <__cxa_atexit@plt+0xf38bc> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #128] @ f67a8 <__cxa_atexit@plt+0xea374> │ │ │ │ + ldr r2, [pc, #128] @ ff700 <__cxa_atexit@plt+0xf32cc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f6ca8 <__cxa_atexit@plt+0xea874> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ffc00 <__cxa_atexit@plt+0xf37cc> │ │ │ │ ldr r2, [r3, #1] │ │ │ │ ldr r3, [r3, #5] │ │ │ │ - ldr r1, [pc, #112] @ f67bc <__cxa_atexit@plt+0xea388> │ │ │ │ + ldr r1, [pc, #112] @ ff714 <__cxa_atexit@plt+0xf32e0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f67d4 <__cxa_atexit@plt+0xea3a0> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ff72c <__cxa_atexit@plt+0xf32f8> │ │ │ │ ldr r3, [r3, #1] │ │ │ │ - ldr r2, [pc, #72] @ f67b8 <__cxa_atexit@plt+0xea384> │ │ │ │ + ldr r2, [pc, #72] @ ff710 <__cxa_atexit@plt+0xf32dc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f6784 <__cxa_atexit@plt+0xea350> │ │ │ │ - b f689c <__cxa_atexit@plt+0xea468> │ │ │ │ + beq ff6dc <__cxa_atexit@plt+0xf32a8> │ │ │ │ + b ff7f4 <__cxa_atexit@plt+0xf33c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr ip │ │ │ │ andeq r0, r0, r4, lsl ip │ │ │ │ andeq r0, r0, ip, ror #20 │ │ │ │ andeq r0, r0, r0, asr #21 │ │ │ │ andeq r0, r0, r8, ror #17 │ │ │ │ @@ -239840,928 +249014,928 @@ │ │ │ │ andeq r0, r0, ip, lsl #13 │ │ │ │ andeq r0, r0, ip, ror r5 │ │ │ │ andeq r0, r0, r8, asr #10 │ │ │ │ andeq r0, r0, r8, lsl r4 │ │ │ │ andeq r0, r0, r4, ror #5 │ │ │ │ andeq r0, r0, r8, lsr #2 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - bicseq r3, pc, r4, lsr #21 │ │ │ │ - @ instruction: 0x01df3a94 │ │ │ │ - strdeq sp, [r9, #184] @ 0xb8 │ │ │ │ + bicseq sl, lr, ip, lsl #20 │ │ │ │ + ldrsheq sl, [lr, #156] @ 0x9c │ │ │ │ + biceq r5, r9, r0, ror #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #16 │ │ │ │ - beq f6804 <__cxa_atexit@plt+0xea3d0> │ │ │ │ + beq ff75c <__cxa_atexit@plt+0xf3328> │ │ │ │ cmp r3, #17 │ │ │ │ - bne f6830 <__cxa_atexit@plt+0xea3fc> │ │ │ │ - ldr r7, [pc, #88] @ f6850 <__cxa_atexit@plt+0xea41c> │ │ │ │ + bne ff788 <__cxa_atexit@plt+0xf3354> │ │ │ │ + ldr r7, [pc, #88] @ ff7a8 <__cxa_atexit@plt+0xf3374> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #60] @ f6848 <__cxa_atexit@plt+0xea414> │ │ │ │ + ldr r3, [pc, #60] @ ff7a0 <__cxa_atexit@plt+0xf336c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #56] @ f684c <__cxa_atexit@plt+0xea418> │ │ │ │ + ldr r2, [pc, #56] @ ff7a4 <__cxa_atexit@plt+0xf3370> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #1] │ │ │ │ ldr r1, [r7, #5] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ b 1ba8bdc <__cxa_atexit@plt+0x1b9c7a8> │ │ │ │ - ldr r7, [pc, #12] @ f6844 <__cxa_atexit@plt+0xea410> │ │ │ │ + ldr r7, [pc, #12] @ ff79c <__cxa_atexit@plt+0xf3368> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df3890 │ │ │ │ + ldrsheq sl, [lr, #120] @ 0x78 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq sp, r9, ip, lsl #23 │ │ │ │ - bicseq r3, pc, ip, asr #17 │ │ │ │ - biceq sp, r9, ip, ror #22 │ │ │ │ + strdeq r5, [r9, #20] │ │ │ │ + bicseq sl, lr, r4, lsr r8 │ │ │ │ + ldrdeq r5, [r9, #20] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne f6884 <__cxa_atexit@plt+0xea450> │ │ │ │ - ldr r3, [pc, #24] @ f688c <__cxa_atexit@plt+0xea458> │ │ │ │ + bne ff7dc <__cxa_atexit@plt+0xf33a8> │ │ │ │ + ldr r3, [pc, #24] @ ff7e4 <__cxa_atexit@plt+0xf33b0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldmib r5, {r9, sl} │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1ba8bdc <__cxa_atexit@plt+0x1b9c7a8> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - biceq sp, r9, ip, lsr #22 │ │ │ │ - biceq sp, r9, r0, lsr fp │ │ │ │ + @ instruction: 0x01c95194 │ │ │ │ + @ instruction: 0x01c95198 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f68c8 <__cxa_atexit@plt+0xea494> │ │ │ │ + beq ff820 <__cxa_atexit@plt+0xf33ec> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #15 │ │ │ │ - bge f68dc <__cxa_atexit@plt+0xea4a8> │ │ │ │ - ldr r7, [pc, #140] @ f6948 <__cxa_atexit@plt+0xea514> │ │ │ │ + bge ff834 <__cxa_atexit@plt+0xf3400> │ │ │ │ + ldr r7, [pc, #140] @ ff8a0 <__cxa_atexit@plt+0xf346c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #15 │ │ │ │ - blt f68b4 <__cxa_atexit@plt+0xea480> │ │ │ │ + blt ff80c <__cxa_atexit@plt+0xf33d8> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #88] @ f6940 <__cxa_atexit@plt+0xea50c> │ │ │ │ + ldr r3, [pc, #88] @ ff898 <__cxa_atexit@plt+0xf3464> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6924 <__cxa_atexit@plt+0xea4f0> │ │ │ │ + beq ff87c <__cxa_atexit@plt+0xf3448> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #15 │ │ │ │ - bne f692c <__cxa_atexit@plt+0xea4f8> │ │ │ │ - ldr r3, [pc, #52] @ f6944 <__cxa_atexit@plt+0xea510> │ │ │ │ + bne ff884 <__cxa_atexit@plt+0xf3450> │ │ │ │ + ldr r3, [pc, #52] @ ff89c <__cxa_atexit@plt+0xf3468> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1ba8bdc <__cxa_atexit@plt+0x1b9c7a8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f694c <__cxa_atexit@plt+0xea518> │ │ │ │ + ldr r7, [pc, #24] @ ff8a4 <__cxa_atexit@plt+0xf3470> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - @ instruction: 0x01c9da90 │ │ │ │ - bicseq r3, pc, ip, lsl #16 │ │ │ │ - @ instruction: 0x01df3790 │ │ │ │ - biceq sp, r9, r0, ror sl │ │ │ │ + strdeq r5, [r9, #8] │ │ │ │ + bicseq sl, lr, r4, ror r7 │ │ │ │ + ldrsheq sl, [lr, #104] @ 0x68 │ │ │ │ + ldrdeq r5, [r9, #8] │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #15 │ │ │ │ - bne f698c <__cxa_atexit@plt+0xea558> │ │ │ │ - ldr r3, [pc, #44] @ f69a4 <__cxa_atexit@plt+0xea570> │ │ │ │ + bne ff8e4 <__cxa_atexit@plt+0xf34b0> │ │ │ │ + ldr r3, [pc, #44] @ ff8fc <__cxa_atexit@plt+0xf34c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1ba8bdc <__cxa_atexit@plt+0x1b9c7a8> │ │ │ │ - ldr r7, [pc, #12] @ f69a0 <__cxa_atexit@plt+0xea56c> │ │ │ │ + ldr r7, [pc, #12] @ ff8f8 <__cxa_atexit@plt+0xf34c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r0, lsr r7 @ │ │ │ │ - biceq sp, r9, r8, lsr #20 │ │ │ │ - biceq sp, r9, r8, lsl sl │ │ │ │ + @ instruction: 0x01dea698 │ │ │ │ + @ instruction: 0x01c95090 │ │ │ │ + biceq r5, r9, r0, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f69e0 <__cxa_atexit@plt+0xea5ac> │ │ │ │ + beq ff938 <__cxa_atexit@plt+0xf3504> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #14 │ │ │ │ - bge f69f4 <__cxa_atexit@plt+0xea5c0> │ │ │ │ - ldr r7, [pc, #140] @ f6a60 <__cxa_atexit@plt+0xea62c> │ │ │ │ + bge ff94c <__cxa_atexit@plt+0xf3518> │ │ │ │ + ldr r7, [pc, #140] @ ff9b8 <__cxa_atexit@plt+0xf3584> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #14 │ │ │ │ - blt f69cc <__cxa_atexit@plt+0xea598> │ │ │ │ + blt ff924 <__cxa_atexit@plt+0xf34f0> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #88] @ f6a58 <__cxa_atexit@plt+0xea624> │ │ │ │ + ldr r3, [pc, #88] @ ff9b0 <__cxa_atexit@plt+0xf357c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6a3c <__cxa_atexit@plt+0xea608> │ │ │ │ + beq ff994 <__cxa_atexit@plt+0xf3560> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #14 │ │ │ │ - bne f6a44 <__cxa_atexit@plt+0xea610> │ │ │ │ - ldr r3, [pc, #52] @ f6a5c <__cxa_atexit@plt+0xea628> │ │ │ │ + bne ff99c <__cxa_atexit@plt+0xf3568> │ │ │ │ + ldr r3, [pc, #52] @ ff9b4 <__cxa_atexit@plt+0xf3580> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1ba8bdc <__cxa_atexit@plt+0x1b9c7a8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ f6a64 <__cxa_atexit@plt+0xea630> │ │ │ │ + ldr r7, [pc, #24] @ ff9bc <__cxa_atexit@plt+0xf3588> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq sp, r9, r8, ror r9 │ │ │ │ - ldrsheq r3, [pc, #100] @ f6acc <__cxa_atexit@plt+0xea698> │ │ │ │ - bicseq r3, pc, r8, ror r6 @ │ │ │ │ - biceq sp, r9, r8, asr r9 │ │ │ │ + biceq r4, r9, r0, ror #31 │ │ │ │ + bicseq sl, lr, ip, asr r6 │ │ │ │ + bicseq sl, lr, r0, ror #11 │ │ │ │ + biceq r4, r9, r0, asr #31 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #14 │ │ │ │ - bne f6aa4 <__cxa_atexit@plt+0xea670> │ │ │ │ - ldr r3, [pc, #44] @ f6abc <__cxa_atexit@plt+0xea688> │ │ │ │ + bne ff9fc <__cxa_atexit@plt+0xf35c8> │ │ │ │ + ldr r3, [pc, #44] @ ffa14 <__cxa_atexit@plt+0xf35e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr sl, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 1ba8bdc <__cxa_atexit@plt+0x1b9c7a8> │ │ │ │ - ldr r7, [pc, #12] @ f6ab8 <__cxa_atexit@plt+0xea684> │ │ │ │ + ldr r7, [pc, #12] @ ffa10 <__cxa_atexit@plt+0xf35dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r8, lsl r6 @ │ │ │ │ - biceq sp, r9, r0, lsl r9 │ │ │ │ + bicseq sl, lr, r0, lsl #11 │ │ │ │ + biceq r4, r9, r8, ror pc │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f6af4 <__cxa_atexit@plt+0xea6c0> │ │ │ │ + beq ffa4c <__cxa_atexit@plt+0xf3618> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #12 │ │ │ │ - bge f6b08 <__cxa_atexit@plt+0xea6d4> │ │ │ │ - ldr r7, [pc, #124] @ f6b64 <__cxa_atexit@plt+0xea730> │ │ │ │ + bge ffa60 <__cxa_atexit@plt+0xf362c> │ │ │ │ + ldr r7, [pc, #124] @ ffabc <__cxa_atexit@plt+0xf3688> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #12 │ │ │ │ - blt f6ae0 <__cxa_atexit@plt+0xea6ac> │ │ │ │ + blt ffa38 <__cxa_atexit@plt+0xf3604> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f6b60 <__cxa_atexit@plt+0xea72c> │ │ │ │ + ldr r3, [pc, #76] @ ffab8 <__cxa_atexit@plt+0xf3684> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6b44 <__cxa_atexit@plt+0xea710> │ │ │ │ + beq ffa9c <__cxa_atexit@plt+0xf3668> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #12 │ │ │ │ - bne f6b4c <__cxa_atexit@plt+0xea718> │ │ │ │ + bne ffaa4 <__cxa_atexit@plt+0xf3670> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f6b68 <__cxa_atexit@plt+0xea734> │ │ │ │ + ldr r7, [pc, #20] @ ffac0 <__cxa_atexit@plt+0xf368c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r3, pc, r0, ror #11 │ │ │ │ - bicseq r3, pc, r0, ror r5 @ │ │ │ │ + bicseq sl, lr, r8, asr #10 │ │ │ │ + ldrsbeq sl, [lr, #72] @ 0x48 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #12 │ │ │ │ - bne f6b98 <__cxa_atexit@plt+0xea764> │ │ │ │ + bne ffaf0 <__cxa_atexit@plt+0xf36bc> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f6bac <__cxa_atexit@plt+0xea778> │ │ │ │ + ldr r7, [pc, #12] @ ffb04 <__cxa_atexit@plt+0xf36d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r4, lsr #10 │ │ │ │ + bicseq sl, lr, ip, lsl #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f6be4 <__cxa_atexit@plt+0xea7b0> │ │ │ │ + beq ffb3c <__cxa_atexit@plt+0xf3708> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #11 │ │ │ │ - bge f6bf8 <__cxa_atexit@plt+0xea7c4> │ │ │ │ - ldr r7, [pc, #124] @ f6c54 <__cxa_atexit@plt+0xea820> │ │ │ │ + bge ffb50 <__cxa_atexit@plt+0xf371c> │ │ │ │ + ldr r7, [pc, #124] @ ffbac <__cxa_atexit@plt+0xf3778> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #11 │ │ │ │ - blt f6bd0 <__cxa_atexit@plt+0xea79c> │ │ │ │ + blt ffb28 <__cxa_atexit@plt+0xf36f4> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f6c50 <__cxa_atexit@plt+0xea81c> │ │ │ │ + ldr r3, [pc, #76] @ ffba8 <__cxa_atexit@plt+0xf3774> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6c34 <__cxa_atexit@plt+0xea800> │ │ │ │ + beq ffb8c <__cxa_atexit@plt+0xf3758> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #11 │ │ │ │ - bne f6c3c <__cxa_atexit@plt+0xea808> │ │ │ │ + bne ffb94 <__cxa_atexit@plt+0xf3760> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f6c58 <__cxa_atexit@plt+0xea824> │ │ │ │ + ldr r7, [pc, #20] @ ffbb0 <__cxa_atexit@plt+0xf377c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - ldrsheq r3, [pc, #64] @ f6c9c <__cxa_atexit@plt+0xea868> │ │ │ │ - bicseq r3, pc, r0, lsl #9 │ │ │ │ + bicseq sl, lr, r8, asr r4 │ │ │ │ + bicseq sl, lr, r8, ror #7 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #11 │ │ │ │ - bne f6c88 <__cxa_atexit@plt+0xea854> │ │ │ │ + bne ffbe0 <__cxa_atexit@plt+0xf37ac> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f6c9c <__cxa_atexit@plt+0xea868> │ │ │ │ + ldr r7, [pc, #12] @ ffbf4 <__cxa_atexit@plt+0xf37c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r4, lsr r4 @ │ │ │ │ + @ instruction: 0x01dea39c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f6cd4 <__cxa_atexit@plt+0xea8a0> │ │ │ │ + beq ffc2c <__cxa_atexit@plt+0xf37f8> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #10 │ │ │ │ - bge f6ce8 <__cxa_atexit@plt+0xea8b4> │ │ │ │ - ldr r7, [pc, #124] @ f6d44 <__cxa_atexit@plt+0xea910> │ │ │ │ + bge ffc40 <__cxa_atexit@plt+0xf380c> │ │ │ │ + ldr r7, [pc, #124] @ ffc9c <__cxa_atexit@plt+0xf3868> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #10 │ │ │ │ - blt f6cc0 <__cxa_atexit@plt+0xea88c> │ │ │ │ + blt ffc18 <__cxa_atexit@plt+0xf37e4> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f6d40 <__cxa_atexit@plt+0xea90c> │ │ │ │ + ldr r3, [pc, #76] @ ffc98 <__cxa_atexit@plt+0xf3864> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6d24 <__cxa_atexit@plt+0xea8f0> │ │ │ │ + beq ffc7c <__cxa_atexit@plt+0xf3848> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #10 │ │ │ │ - bne f6d2c <__cxa_atexit@plt+0xea8f8> │ │ │ │ + bne ffc84 <__cxa_atexit@plt+0xf3850> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba8540 <__cxa_atexit@plt+0x1b9c10c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f6d48 <__cxa_atexit@plt+0xea914> │ │ │ │ + ldr r7, [pc, #20] @ ffca0 <__cxa_atexit@plt+0xf386c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r3, pc, r0, lsl #8 │ │ │ │ - @ instruction: 0x01df3390 │ │ │ │ + bicseq sl, lr, r8, ror #6 │ │ │ │ + ldrsheq sl, [lr, #40] @ 0x28 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #10 │ │ │ │ - bne f6d78 <__cxa_atexit@plt+0xea944> │ │ │ │ + bne ffcd0 <__cxa_atexit@plt+0xf389c> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba8540 <__cxa_atexit@plt+0x1b9c10c> │ │ │ │ - ldr r7, [pc, #12] @ f6d8c <__cxa_atexit@plt+0xea958> │ │ │ │ + ldr r7, [pc, #12] @ ffce4 <__cxa_atexit@plt+0xf38b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r4, asr #6 │ │ │ │ + bicseq sl, lr, ip, lsr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f6dc4 <__cxa_atexit@plt+0xea990> │ │ │ │ + beq ffd1c <__cxa_atexit@plt+0xf38e8> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #8 │ │ │ │ - ble f6dd8 <__cxa_atexit@plt+0xea9a4> │ │ │ │ - ldr r7, [pc, #124] @ f6e34 <__cxa_atexit@plt+0xeaa00> │ │ │ │ + ble ffd30 <__cxa_atexit@plt+0xf38fc> │ │ │ │ + ldr r7, [pc, #124] @ ffd8c <__cxa_atexit@plt+0xf3958> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #8 │ │ │ │ - bgt f6db0 <__cxa_atexit@plt+0xea97c> │ │ │ │ + bgt ffd08 <__cxa_atexit@plt+0xf38d4> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f6e30 <__cxa_atexit@plt+0xea9fc> │ │ │ │ + ldr r3, [pc, #76] @ ffd88 <__cxa_atexit@plt+0xf3954> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6e14 <__cxa_atexit@plt+0xea9e0> │ │ │ │ + beq ffd6c <__cxa_atexit@plt+0xf3938> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #8 │ │ │ │ - bne f6e1c <__cxa_atexit@plt+0xea9e8> │ │ │ │ + bne ffd74 <__cxa_atexit@plt+0xf3940> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f6e38 <__cxa_atexit@plt+0xeaa04> │ │ │ │ + ldr r7, [pc, #20] @ ffd90 <__cxa_atexit@plt+0xf395c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r3, pc, ip, lsl #6 │ │ │ │ - bicseq r3, pc, r4, lsr #5 │ │ │ │ + bicseq sl, lr, r4, ror r2 │ │ │ │ + bicseq sl, lr, ip, lsl #4 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #8 │ │ │ │ - bne f6e68 <__cxa_atexit@plt+0xeaa34> │ │ │ │ + bne ffdc0 <__cxa_atexit@plt+0xf398c> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f6e7c <__cxa_atexit@plt+0xeaa48> │ │ │ │ + ldr r7, [pc, #12] @ ffdd4 <__cxa_atexit@plt+0xf39a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r8, asr r2 @ │ │ │ │ + bicseq sl, lr, r0, asr #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f6eb4 <__cxa_atexit@plt+0xeaa80> │ │ │ │ + beq ffe0c <__cxa_atexit@plt+0xf39d8> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #7 │ │ │ │ - ble f6ec8 <__cxa_atexit@plt+0xeaa94> │ │ │ │ - ldr r7, [pc, #124] @ f6f24 <__cxa_atexit@plt+0xeaaf0> │ │ │ │ + ble ffe20 <__cxa_atexit@plt+0xf39ec> │ │ │ │ + ldr r7, [pc, #124] @ ffe7c <__cxa_atexit@plt+0xf3a48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #7 │ │ │ │ - bgt f6ea0 <__cxa_atexit@plt+0xeaa6c> │ │ │ │ + bgt ffdf8 <__cxa_atexit@plt+0xf39c4> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f6f20 <__cxa_atexit@plt+0xeaaec> │ │ │ │ + ldr r3, [pc, #76] @ ffe78 <__cxa_atexit@plt+0xf3a44> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6f04 <__cxa_atexit@plt+0xeaad0> │ │ │ │ + beq ffe5c <__cxa_atexit@plt+0xf3a28> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #7 │ │ │ │ - bne f6f0c <__cxa_atexit@plt+0xeaad8> │ │ │ │ + bne ffe64 <__cxa_atexit@plt+0xf3a30> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f6f28 <__cxa_atexit@plt+0xeaaf4> │ │ │ │ + ldr r7, [pc, #20] @ ffe80 <__cxa_atexit@plt+0xf3a4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r3, pc, ip, lsl r2 @ │ │ │ │ - ldrheq r3, [pc, #20] @ f6f44 <__cxa_atexit@plt+0xeab10> │ │ │ │ + bicseq sl, lr, r4, lsl #3 │ │ │ │ + bicseq sl, lr, ip, lsl r1 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #7 │ │ │ │ - bne f6f58 <__cxa_atexit@plt+0xeab24> │ │ │ │ + bne ffeb0 <__cxa_atexit@plt+0xf3a7c> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ - ldr r7, [pc, #12] @ f6f6c <__cxa_atexit@plt+0xeab38> │ │ │ │ + ldr r7, [pc, #12] @ ffec4 <__cxa_atexit@plt+0xf3a90> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r8, ror #2 │ │ │ │ + ldrsbeq sl, [lr] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f6fa4 <__cxa_atexit@plt+0xeab70> │ │ │ │ + beq ffefc <__cxa_atexit@plt+0xf3ac8> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #5 │ │ │ │ - ble f6fb8 <__cxa_atexit@plt+0xeab84> │ │ │ │ - ldr r7, [pc, #124] @ f7014 <__cxa_atexit@plt+0xeabe0> │ │ │ │ + ble fff10 <__cxa_atexit@plt+0xf3adc> │ │ │ │ + ldr r7, [pc, #124] @ fff6c <__cxa_atexit@plt+0xf3b38> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #5 │ │ │ │ - bgt f6f90 <__cxa_atexit@plt+0xeab5c> │ │ │ │ + bgt ffee8 <__cxa_atexit@plt+0xf3ab4> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f7010 <__cxa_atexit@plt+0xeabdc> │ │ │ │ + ldr r3, [pc, #76] @ fff68 <__cxa_atexit@plt+0xf3b34> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f6ff4 <__cxa_atexit@plt+0xeabc0> │ │ │ │ + beq fff4c <__cxa_atexit@plt+0xf3b18> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #5 │ │ │ │ - bne f6ffc <__cxa_atexit@plt+0xeabc8> │ │ │ │ + bne fff54 <__cxa_atexit@plt+0xf3b20> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f7018 <__cxa_atexit@plt+0xeabe4> │ │ │ │ + ldr r7, [pc, #20] @ fff70 <__cxa_atexit@plt+0xf3b3c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r3, pc, ip, lsr #2 │ │ │ │ - bicseq r3, pc, r4, asr #1 │ │ │ │ + @ instruction: 0x01dea094 │ │ │ │ + bicseq sl, lr, ip, lsr #32 │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #5 │ │ │ │ - bne f7048 <__cxa_atexit@plt+0xeac14> │ │ │ │ + bne fffa0 <__cxa_atexit@plt+0xf3b6c> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f705c <__cxa_atexit@plt+0xeac28> │ │ │ │ + ldr r7, [pc, #12] @ fffb4 <__cxa_atexit@plt+0xf3b80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r3, pc, r8, ror r0 @ │ │ │ │ + bicseq r9, lr, r0, ror #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #3 │ │ │ │ - beq f7094 <__cxa_atexit@plt+0xeac60> │ │ │ │ + beq fffec <__cxa_atexit@plt+0xf3bb8> │ │ │ │ sub r7, r3, #1 │ │ │ │ cmp r7, #4 │ │ │ │ - ble f70a8 <__cxa_atexit@plt+0xeac74> │ │ │ │ - ldr r7, [pc, #124] @ f7104 <__cxa_atexit@plt+0xeacd0> │ │ │ │ + ble 100000 <__cxa_atexit@plt+0xf3bcc> │ │ │ │ + ldr r7, [pc, #124] @ 10005c <__cxa_atexit@plt+0xf3c28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r7, #4 │ │ │ │ - bgt f7080 <__cxa_atexit@plt+0xeac4c> │ │ │ │ + bgt fffd8 <__cxa_atexit@plt+0xf3ba4> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ - ldr r3, [pc, #76] @ f7100 <__cxa_atexit@plt+0xeaccc> │ │ │ │ + ldr r3, [pc, #76] @ 100058 <__cxa_atexit@plt+0xf3c24> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq f70e4 <__cxa_atexit@plt+0xeacb0> │ │ │ │ + beq 10003c <__cxa_atexit@plt+0xf3c08> │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne f70ec <__cxa_atexit@plt+0xeacb8> │ │ │ │ + bne 100044 <__cxa_atexit@plt+0xf3c10> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f7108 <__cxa_atexit@plt+0xeacd4> │ │ │ │ + ldr r7, [pc, #20] @ 100060 <__cxa_atexit@plt+0xf3c2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r3, pc, ip, lsr r0 @ │ │ │ │ - ldrsbeq r2, [pc, #244] @ f7204 <__cxa_atexit@plt+0xeadd0> │ │ │ │ + bicseq r9, lr, r4, lsr #31 │ │ │ │ + bicseq r9, lr, ip, lsr pc │ │ │ │ andeq r0, r0, r2, asr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ bic r3, r7, #3 │ │ │ │ ldr r3, [r3] │ │ │ │ ldrh r3, [r3, #-2] │ │ │ │ cmp r3, #4 │ │ │ │ - bne f7138 <__cxa_atexit@plt+0xead04> │ │ │ │ + bne 100090 <__cxa_atexit@plt+0xf3c5c> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #1] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f714c <__cxa_atexit@plt+0xead18> │ │ │ │ + ldr r7, [pc, #12] @ 1000a4 <__cxa_atexit@plt+0xf3c70> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r8, lsl #31 │ │ │ │ + ldrsheq r9, [lr, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #3 │ │ │ │ - beq f7188 <__cxa_atexit@plt+0xead54> │ │ │ │ + beq 1000e0 <__cxa_atexit@plt+0xf3cac> │ │ │ │ sub r7, r2, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bge f719c <__cxa_atexit@plt+0xead68> │ │ │ │ - ldr r7, [pc, #76] @ f71c8 <__cxa_atexit@plt+0xead94> │ │ │ │ + bge 1000f4 <__cxa_atexit@plt+0xf3cc0> │ │ │ │ + ldr r7, [pc, #76] @ 100120 <__cxa_atexit@plt+0xf3cec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r7, [r7] │ │ │ │ ldrh r7, [r7, #-2] │ │ │ │ cmp r3, r7 │ │ │ │ - blt f7174 <__cxa_atexit@plt+0xead40> │ │ │ │ + blt 1000cc <__cxa_atexit@plt+0xf3c98> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - bne f71b4 <__cxa_atexit@plt+0xead80> │ │ │ │ - ldr r7, [pc, #24] @ f71c4 <__cxa_atexit@plt+0xead90> │ │ │ │ + bne 10010c <__cxa_atexit@plt+0xf3cd8> │ │ │ │ + ldr r7, [pc, #24] @ 10011c <__cxa_atexit@plt+0xf3ce8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ f71cc <__cxa_atexit@plt+0xead98> │ │ │ │ + ldr r7, [pc, #16] @ 100124 <__cxa_atexit@plt+0xf3cf0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r4, lsl pc @ │ │ │ │ - bicseq r2, pc, r8, asr #30 │ │ │ │ - bicseq r2, pc, ip, lsl #30 │ │ │ │ + bicseq r9, lr, r8, lsl #29 │ │ │ │ + ldrheq r9, [lr, #224] @ 0xe0 │ │ │ │ + bicseq r9, lr, r4, ror lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - beq f71fc <__cxa_atexit@plt+0xeadc8> │ │ │ │ + beq 100154 <__cxa_atexit@plt+0xf3d20> │ │ │ │ cmp r3, #2 │ │ │ │ - bne f7210 <__cxa_atexit@plt+0xeaddc> │ │ │ │ + bne 100168 <__cxa_atexit@plt+0xf3d34> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #36] @ f7228 <__cxa_atexit@plt+0xeadf4> │ │ │ │ + ldr r7, [pc, #36] @ 100180 <__cxa_atexit@plt+0xf3d4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f7224 <__cxa_atexit@plt+0xeadf0> │ │ │ │ + ldr r7, [pc, #12] @ 10017c <__cxa_atexit@plt+0xf3d48> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, ip, lsr #29 │ │ │ │ - bicseq r2, pc, r4, asr #29 │ │ │ │ + bicseq r9, lr, r4, lsl lr │ │ │ │ + bicseq r9, lr, ip, lsr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne f7250 <__cxa_atexit@plt+0xeae1c> │ │ │ │ + bne 1001a8 <__cxa_atexit@plt+0xf3d74> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1ba7618 <__cxa_atexit@plt+0x1b9b1e4> │ │ │ │ - ldr r7, [pc, #12] @ f7264 <__cxa_atexit@plt+0xeae30> │ │ │ │ + ldr r7, [pc, #12] @ 1001bc <__cxa_atexit@plt+0xf3d88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, ip, ror #28 │ │ │ │ - biceq sp, r9, r4, asr r1 │ │ │ │ + ldrsbeq r9, [lr, #212] @ 0xd4 │ │ │ │ + strheq r4, [r9, #124] @ 0x7c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f72c8 <__cxa_atexit@plt+0xeae94> │ │ │ │ - ldr r7, [pc, #96] @ f72ec <__cxa_atexit@plt+0xeaeb8> │ │ │ │ + bhi 100220 <__cxa_atexit@plt+0xf3dec> │ │ │ │ + ldr r7, [pc, #96] @ 100244 <__cxa_atexit@plt+0xf3e10> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, r9} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f72d8 <__cxa_atexit@plt+0xeaea4> │ │ │ │ - ldr r7, [pc, #76] @ f72f0 <__cxa_atexit@plt+0xeaebc> │ │ │ │ + bhi 100230 <__cxa_atexit@plt+0xf3dfc> │ │ │ │ + ldr r7, [pc, #76] @ 100248 <__cxa_atexit@plt+0xf3e14> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f72bc <__cxa_atexit@plt+0xeae88> │ │ │ │ + beq 100214 <__cxa_atexit@plt+0xf3de0> │ │ │ │ mov r7, r8 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ f72f8 <__cxa_atexit@plt+0xeaec4> │ │ │ │ + ldr r7, [pc, #40] @ 100250 <__cxa_atexit@plt+0xf3e1c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f72f4 <__cxa_atexit@plt+0xeaec0> │ │ │ │ + ldr r7, [pc, #20] @ 10024c <__cxa_atexit@plt+0xf3e18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffff27c │ │ │ │ - biceq sp, r9, r0, lsl r1 │ │ │ │ - biceq sp, r9, r8, lsr #2 │ │ │ │ + biceq r4, r9, r8, ror r7 │ │ │ │ + @ instruction: 0x01c94790 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r7, r7 │ │ │ │ mov r3, #4 │ │ │ │ tst r7, #3 │ │ │ │ moveq r3, #8 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01c9d094 │ │ │ │ + strdeq r4, [r9, #108] @ 0x6c │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f7388 <__cxa_atexit@plt+0xeaf54> │ │ │ │ - ldr r7, [pc, #108] @ f73b8 <__cxa_atexit@plt+0xeaf84> │ │ │ │ + bhi 1002e0 <__cxa_atexit@plt+0xf3eac> │ │ │ │ + ldr r7, [pc, #108] @ 100310 <__cxa_atexit@plt+0xf3edc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f7398 <__cxa_atexit@plt+0xeaf64> │ │ │ │ - ldr r7, [pc, #88] @ f73bc <__cxa_atexit@plt+0xeaf88> │ │ │ │ + bhi 1002f0 <__cxa_atexit@plt+0xf3ebc> │ │ │ │ + ldr r7, [pc, #88] @ 100314 <__cxa_atexit@plt+0xf3ee0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq f737c <__cxa_atexit@plt+0xeaf48> │ │ │ │ + beq 1002d4 <__cxa_atexit@plt+0xf3ea0> │ │ │ │ mov r7, r9 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ f73c4 <__cxa_atexit@plt+0xeaf90> │ │ │ │ + ldr r7, [pc, #52] @ 10031c <__cxa_atexit@plt+0xf3ee8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ f73c0 <__cxa_atexit@plt+0xeaf8c> │ │ │ │ + ldr r7, [pc, #32] @ 100318 <__cxa_atexit@plt+0xf3ee4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xfffff1bc │ │ │ │ - biceq sp, r9, r0, asr r0 │ │ │ │ - biceq sp, r9, r0, ror r0 │ │ │ │ + strheq r4, [r9, #104] @ 0x68 │ │ │ │ + ldrdeq r4, [r9, #104] @ 0x68 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f73fc <__cxa_atexit@plt+0xeafc8> │ │ │ │ + ldr r2, [pc, #36] @ 100354 <__cxa_atexit@plt+0xf3f20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f7400 <__cxa_atexit@plt+0xeafcc> │ │ │ │ + ldr r3, [pc, #32] @ 100358 <__cxa_atexit@plt+0xf3f24> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r4, lsl #20 │ │ │ │ - bicseq r2, pc, r8, lsr sl @ │ │ │ │ - strheq ip, [r9, #248] @ 0xf8 │ │ │ │ + bicseq r9, lr, r4, lsr #21 │ │ │ │ + ldrsbeq r9, [lr, #168] @ 0xa8 │ │ │ │ + biceq r4, r9, r0, lsr #12 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f7464 <__cxa_atexit@plt+0xeb030> │ │ │ │ - ldr r7, [pc, #96] @ f7488 <__cxa_atexit@plt+0xeb054> │ │ │ │ + bhi 1003bc <__cxa_atexit@plt+0xf3f88> │ │ │ │ + ldr r7, [pc, #96] @ 1003e0 <__cxa_atexit@plt+0xf3fac> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f7474 <__cxa_atexit@plt+0xeb040> │ │ │ │ - ldr r7, [pc, #76] @ f748c <__cxa_atexit@plt+0xeb058> │ │ │ │ + bhi 1003cc <__cxa_atexit@plt+0xf3f98> │ │ │ │ + ldr r7, [pc, #76] @ 1003e4 <__cxa_atexit@plt+0xf3fb0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f7458 <__cxa_atexit@plt+0xeb024> │ │ │ │ + beq 1003b0 <__cxa_atexit@plt+0xf3f7c> │ │ │ │ mov r7, r8 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ f7494 <__cxa_atexit@plt+0xeb060> │ │ │ │ + ldr r7, [pc, #40] @ 1003ec <__cxa_atexit@plt+0xf3fb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f7490 <__cxa_atexit@plt+0xeb05c> │ │ │ │ + ldr r7, [pc, #20] @ 1003e8 <__cxa_atexit@plt+0xf3fb4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xfffff0e0 │ │ │ │ - biceq ip, r9, r4, ror pc │ │ │ │ - strexbeq ip, ip, [r9] │ │ │ │ + ldrdeq r4, [r9, #92] @ 0x5c │ │ │ │ + biceq r4, r9, r4, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ f74cc <__cxa_atexit@plt+0xeb098> │ │ │ │ + ldr r2, [pc, #36] @ 100424 <__cxa_atexit@plt+0xf3ff0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ f74d0 <__cxa_atexit@plt+0xeb09c> │ │ │ │ + ldr r3, [pc, #32] @ 100428 <__cxa_atexit@plt+0xf3ff4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mvn r7, r7 │ │ │ │ tst r7, #3 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r4, lsr r9 @ │ │ │ │ - bicseq r2, pc, r8, ror #18 │ │ │ │ - biceq ip, r9, r8, ror #29 │ │ │ │ + ldrsbeq r9, [lr, #148] @ 0x94 │ │ │ │ + bicseq r9, lr, r8, lsl #20 │ │ │ │ + biceq r4, r9, r0, asr r5 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f7534 <__cxa_atexit@plt+0xeb100> │ │ │ │ - ldr r7, [pc, #108] @ f7564 <__cxa_atexit@plt+0xeb130> │ │ │ │ + bhi 10048c <__cxa_atexit@plt+0xf4058> │ │ │ │ + ldr r7, [pc, #108] @ 1004bc <__cxa_atexit@plt+0xf4088> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f7544 <__cxa_atexit@plt+0xeb110> │ │ │ │ - ldr r7, [pc, #88] @ f7568 <__cxa_atexit@plt+0xeb134> │ │ │ │ + bhi 10049c <__cxa_atexit@plt+0xf4068> │ │ │ │ + ldr r7, [pc, #88] @ 1004c0 <__cxa_atexit@plt+0xf408c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r9, #3 │ │ │ │ - beq f7528 <__cxa_atexit@plt+0xeb0f4> │ │ │ │ + beq 100480 <__cxa_atexit@plt+0xf404c> │ │ │ │ mov r7, r9 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ f7570 <__cxa_atexit@plt+0xeb13c> │ │ │ │ + ldr r7, [pc, #52] @ 1004c8 <__cxa_atexit@plt+0xf4094> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ - b f7554 <__cxa_atexit@plt+0xeb120> │ │ │ │ - ldr r7, [pc, #32] @ f756c <__cxa_atexit@plt+0xeb138> │ │ │ │ + b 1004ac <__cxa_atexit@plt+0xf4078> │ │ │ │ + ldr r7, [pc, #32] @ 1004c4 <__cxa_atexit@plt+0xf4090> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r9 │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffef88 │ │ │ │ @ instruction: 0xfffff010 │ │ │ │ - biceq ip, r9, r4, lsr #29 │ │ │ │ - biceq ip, r9, ip, lsl #29 │ │ │ │ - biceq ip, r9, r8, asr #28 │ │ │ │ + biceq r4, r9, ip, lsl #10 │ │ │ │ + strdeq r4, [r9, #68] @ 0x44 │ │ │ │ + strheq r4, [r9, #64] @ 0x40 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f75d4 <__cxa_atexit@plt+0xeb1a0> │ │ │ │ - ldr r7, [pc, #96] @ f75f8 <__cxa_atexit@plt+0xeb1c4> │ │ │ │ + bhi 10052c <__cxa_atexit@plt+0xf40f8> │ │ │ │ + ldr r7, [pc, #96] @ 100550 <__cxa_atexit@plt+0xf411c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8, r9} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f75e4 <__cxa_atexit@plt+0xeb1b0> │ │ │ │ - ldr r7, [pc, #76] @ f75fc <__cxa_atexit@plt+0xeb1c8> │ │ │ │ + bhi 10053c <__cxa_atexit@plt+0xf4108> │ │ │ │ + ldr r7, [pc, #76] @ 100554 <__cxa_atexit@plt+0xf4120> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ str r9, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq f75c8 <__cxa_atexit@plt+0xeb194> │ │ │ │ + beq 100520 <__cxa_atexit@plt+0xf40ec> │ │ │ │ mov r7, r8 │ │ │ │ - b f6524 <__cxa_atexit@plt+0xea0f0> │ │ │ │ + b ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ f7604 <__cxa_atexit@plt+0xeb1d0> │ │ │ │ + ldr r7, [pc, #40] @ 10055c <__cxa_atexit@plt+0xf4128> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f7600 <__cxa_atexit@plt+0xeb1cc> │ │ │ │ + ldr r7, [pc, #20] @ 100558 <__cxa_atexit@plt+0xf4124> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ @ instruction: 0xffffef70 │ │ │ │ - biceq ip, r9, r4, lsl #28 │ │ │ │ - biceq ip, r9, ip, lsr lr │ │ │ │ + biceq r4, r9, ip, ror #8 │ │ │ │ + biceq r4, r9, r4, lsr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mvn r7, r7 │ │ │ │ mov r3, #8 │ │ │ │ tst r7, #3 │ │ │ │ moveq r3, #4 │ │ │ │ ldr r7, [r5, r3] │ │ │ │ @@ -240772,557 +249946,557 @@ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f768c <__cxa_atexit@plt+0xeb258> │ │ │ │ - ldr r7, [pc, #76] @ f76a8 <__cxa_atexit@plt+0xeb274> │ │ │ │ + bhi 1005e4 <__cxa_atexit@plt+0xf41b0> │ │ │ │ + ldr r7, [pc, #76] @ 100600 <__cxa_atexit@plt+0xf41cc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #68] @ f76ac <__cxa_atexit@plt+0xeb278> │ │ │ │ + ldr r7, [pc, #68] @ 100604 <__cxa_atexit@plt+0xf41d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ stmib r5, {r7, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq f7680 <__cxa_atexit@plt+0xeb24c> │ │ │ │ + beq 1005d8 <__cxa_atexit@plt+0xf41a4> │ │ │ │ mov r7, r9 │ │ │ │ - b f8d28 <__cxa_atexit@plt+0xec8f4> │ │ │ │ + b 101c80 <__cxa_atexit@plt+0xf584c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ f76b0 <__cxa_atexit@plt+0xeb27c> │ │ │ │ + ldr r7, [pc, #28] @ 100608 <__cxa_atexit@plt+0xf41d4> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #24] @ f76b4 <__cxa_atexit@plt+0xeb280> │ │ │ │ + ldr r3, [pc, #24] @ 10060c <__cxa_atexit@plt+0xf41d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #129 @ 0x81 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r1, r0, r8, asr #13 │ │ │ │ - bicseq r2, pc, r0, asr r7 @ │ │ │ │ - strheq ip, [r9, #220] @ 0xdc │ │ │ │ - bicseq r2, pc, ip, lsl r7 @ │ │ │ │ - biceq ip, r9, r0, ror #26 │ │ │ │ + ldrsheq r9, [lr, #112] @ 0x70 │ │ │ │ + biceq r4, r9, r4, lsr #8 │ │ │ │ + ldrheq r9, [lr, #124] @ 0x7c │ │ │ │ + biceq r4, r9, r8, asr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f7720 <__cxa_atexit@plt+0xeb2ec> │ │ │ │ + bhi 100678 <__cxa_atexit@plt+0xf4244> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f772c <__cxa_atexit@plt+0xeb2f8> │ │ │ │ - ldr r1, [pc, #80] @ f773c <__cxa_atexit@plt+0xeb308> │ │ │ │ + bcc 100684 <__cxa_atexit@plt+0xf4250> │ │ │ │ + ldr r1, [pc, #80] @ 100694 <__cxa_atexit@plt+0xf4260> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f7740 <__cxa_atexit@plt+0xeb30c> │ │ │ │ + ldr r5, [pc, #72] @ 100698 <__cxa_atexit@plt+0xf4264> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f7744 <__cxa_atexit@plt+0xeb310> │ │ │ │ + ldr r0, [pc, #56] @ 10069c <__cxa_atexit@plt+0xf4268> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r8, lsl #13 │ │ │ │ - bicseq r2, pc, r0, lsr #13 │ │ │ │ - @ instruction: 0x01df2690 │ │ │ │ - ldrdeq ip, [r9, #192] @ 0xc0 │ │ │ │ + bicseq r9, lr, r8, lsr #14 │ │ │ │ + bicseq r9, lr, r0, asr #14 │ │ │ │ + bicseq r9, lr, r0, lsr r7 │ │ │ │ + biceq r4, r9, r8, lsr r3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f77cc <__cxa_atexit@plt+0xeb398> │ │ │ │ + bhi 100724 <__cxa_atexit@plt+0xf42f0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f77d4 <__cxa_atexit@plt+0xeb3a0> │ │ │ │ - ldr r1, [pc, #104] @ f77e8 <__cxa_atexit@plt+0xeb3b4> │ │ │ │ + bcc 10072c <__cxa_atexit@plt+0xf42f8> │ │ │ │ + ldr r1, [pc, #104] @ 100740 <__cxa_atexit@plt+0xf430c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f77ec <__cxa_atexit@plt+0xeb3b8> │ │ │ │ + ldr r0, [pc, #84] @ 100744 <__cxa_atexit@plt+0xf4310> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f77f0 <__cxa_atexit@plt+0xeb3bc> │ │ │ │ + ldr lr, [pc, #76] @ 100748 <__cxa_atexit@plt+0xf4314> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f77f4 <__cxa_atexit@plt+0xeb3c0> │ │ │ │ + ldr r1, [pc, #72] @ 10074c <__cxa_atexit@plt+0xf4318> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f77dc <__cxa_atexit@plt+0xeb3a8> │ │ │ │ + b 100734 <__cxa_atexit@plt+0xf4300> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldrsheq r2, [pc, #84] @ f7844 <__cxa_atexit@plt+0xeb410> │ │ │ │ - bicseq r2, pc, r0, lsl #12 │ │ │ │ - ldrsheq r2, [pc, #88] @ f7850 <__cxa_atexit@plt+0xeb41c> │ │ │ │ - bicseq r2, pc, r8, lsr r6 @ │ │ │ │ - biceq ip, r9, r0, lsr #24 │ │ │ │ + @ instruction: 0x01de9694 │ │ │ │ + bicseq r9, lr, r0, lsr #13 │ │ │ │ + @ instruction: 0x01de9698 │ │ │ │ + ldrsbeq r9, [lr, #104] @ 0x68 │ │ │ │ + biceq r4, r9, r8, lsl #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f7880 <__cxa_atexit@plt+0xeb44c> │ │ │ │ + bhi 1007d8 <__cxa_atexit@plt+0xf43a4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7888 <__cxa_atexit@plt+0xeb454> │ │ │ │ - ldr r1, [pc, #108] @ f789c <__cxa_atexit@plt+0xeb468> │ │ │ │ + bcc 1007e0 <__cxa_atexit@plt+0xf43ac> │ │ │ │ + ldr r1, [pc, #108] @ 1007f4 <__cxa_atexit@plt+0xf43c0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f78a0 <__cxa_atexit@plt+0xeb46c> │ │ │ │ + ldr r0, [pc, #104] @ 1007f8 <__cxa_atexit@plt+0xf43c4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f78a4 <__cxa_atexit@plt+0xeb470> │ │ │ │ + ldr r8, [pc, #88] @ 1007fc <__cxa_atexit@plt+0xf43c8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f78a8 <__cxa_atexit@plt+0xeb474> │ │ │ │ + ldr r1, [pc, #80] @ 100800 <__cxa_atexit@plt+0xf43cc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f78ac <__cxa_atexit@plt+0xeb478> │ │ │ │ + ldr lr, [pc, #72] @ 100804 <__cxa_atexit@plt+0xf43d0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f7890 <__cxa_atexit@plt+0xeb45c> │ │ │ │ + b 1007e8 <__cxa_atexit@plt+0xf43b4> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r2, pc, ip, lsr r5 @ │ │ │ │ - @ instruction: 0x01b245f6 │ │ │ │ - bicseq r2, pc, r0, asr #10 │ │ │ │ - bicseq r2, pc, r8, lsr r5 @ │ │ │ │ - biceq ip, r9, r8, ror #22 │ │ │ │ + ldrsbeq r9, [lr, #92] @ 0x5c │ │ │ │ + @ instruction: 0x01b1b911 │ │ │ │ + bicseq r9, lr, r0, ror #11 │ │ │ │ + ldrsbeq r9, [lr, #88] @ 0x58 │ │ │ │ + ldrdeq r4, [r9, #16] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f7918 <__cxa_atexit@plt+0xeb4e4> │ │ │ │ + bhi 100870 <__cxa_atexit@plt+0xf443c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7924 <__cxa_atexit@plt+0xeb4f0> │ │ │ │ - ldr r1, [pc, #80] @ f7934 <__cxa_atexit@plt+0xeb500> │ │ │ │ + bcc 10087c <__cxa_atexit@plt+0xf4448> │ │ │ │ + ldr r1, [pc, #80] @ 10088c <__cxa_atexit@plt+0xf4458> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f7938 <__cxa_atexit@plt+0xeb504> │ │ │ │ + ldr r5, [pc, #72] @ 100890 <__cxa_atexit@plt+0xf445c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f793c <__cxa_atexit@plt+0xeb508> │ │ │ │ + ldr r0, [pc, #56] @ 100894 <__cxa_atexit@plt+0xf4460> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df2490 │ │ │ │ - bicseq r2, pc, r8, lsr #9 │ │ │ │ - @ instruction: 0x01df2498 │ │ │ │ - ldrdeq ip, [r9, #168] @ 0xa8 │ │ │ │ + bicseq r9, lr, r0, lsr r5 │ │ │ │ + bicseq r9, lr, r8, asr #10 │ │ │ │ + bicseq r9, lr, r8, lsr r5 │ │ │ │ + biceq r4, r9, r0, asr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f79c4 <__cxa_atexit@plt+0xeb590> │ │ │ │ + bhi 10091c <__cxa_atexit@plt+0xf44e8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f79cc <__cxa_atexit@plt+0xeb598> │ │ │ │ - ldr r1, [pc, #104] @ f79e0 <__cxa_atexit@plt+0xeb5ac> │ │ │ │ + bcc 100924 <__cxa_atexit@plt+0xf44f0> │ │ │ │ + ldr r1, [pc, #104] @ 100938 <__cxa_atexit@plt+0xf4504> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f79e4 <__cxa_atexit@plt+0xeb5b0> │ │ │ │ + ldr r0, [pc, #84] @ 10093c <__cxa_atexit@plt+0xf4508> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f79e8 <__cxa_atexit@plt+0xeb5b4> │ │ │ │ + ldr lr, [pc, #76] @ 100940 <__cxa_atexit@plt+0xf450c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f79ec <__cxa_atexit@plt+0xeb5b8> │ │ │ │ + ldr r1, [pc, #72] @ 100944 <__cxa_atexit@plt+0xf4510> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f79d4 <__cxa_atexit@plt+0xeb5a0> │ │ │ │ + b 10092c <__cxa_atexit@plt+0xf44f8> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - ldrsheq r2, [pc, #60] @ f7a24 <__cxa_atexit@plt+0xeb5f0> │ │ │ │ - bicseq r2, pc, r8, lsl #8 │ │ │ │ - bicseq r2, pc, r0, lsl #8 │ │ │ │ - bicseq r2, pc, r0, asr #8 │ │ │ │ - biceq ip, r9, r8, lsr #20 │ │ │ │ + @ instruction: 0x01de949c │ │ │ │ + bicseq r9, lr, r8, lsr #9 │ │ │ │ + bicseq r9, lr, r0, lsr #9 │ │ │ │ + bicseq r9, lr, r0, ror #9 │ │ │ │ + @ instruction: 0x01c94090 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f7a78 <__cxa_atexit@plt+0xeb644> │ │ │ │ + bhi 1009d0 <__cxa_atexit@plt+0xf459c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7a80 <__cxa_atexit@plt+0xeb64c> │ │ │ │ - ldr r1, [pc, #108] @ f7a94 <__cxa_atexit@plt+0xeb660> │ │ │ │ + bcc 1009d8 <__cxa_atexit@plt+0xf45a4> │ │ │ │ + ldr r1, [pc, #108] @ 1009ec <__cxa_atexit@plt+0xf45b8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f7a98 <__cxa_atexit@plt+0xeb664> │ │ │ │ + ldr r0, [pc, #104] @ 1009f0 <__cxa_atexit@plt+0xf45bc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f7a9c <__cxa_atexit@plt+0xeb668> │ │ │ │ + ldr r8, [pc, #88] @ 1009f4 <__cxa_atexit@plt+0xf45c0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f7aa0 <__cxa_atexit@plt+0xeb66c> │ │ │ │ + ldr r1, [pc, #80] @ 1009f8 <__cxa_atexit@plt+0xf45c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f7aa4 <__cxa_atexit@plt+0xeb670> │ │ │ │ + ldr lr, [pc, #72] @ 1009fc <__cxa_atexit@plt+0xf45c8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f7a88 <__cxa_atexit@plt+0xeb654> │ │ │ │ + b 1009e0 <__cxa_atexit@plt+0xf45ac> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r2, pc, r4, asr #6 │ │ │ │ - @ instruction: 0x01b24404 │ │ │ │ - bicseq r2, pc, r8, asr #6 │ │ │ │ - bicseq r2, pc, r0, asr #6 │ │ │ │ - biceq ip, r9, r0, ror r9 │ │ │ │ + bicseq r9, lr, r4, ror #7 │ │ │ │ + @ instruction: 0x01b1b71f │ │ │ │ + bicseq r9, lr, r8, ror #7 │ │ │ │ + bicseq r9, lr, r0, ror #7 │ │ │ │ + ldrdeq r3, [r9, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f7b10 <__cxa_atexit@plt+0xeb6dc> │ │ │ │ + bhi 100a68 <__cxa_atexit@plt+0xf4634> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7b1c <__cxa_atexit@plt+0xeb6e8> │ │ │ │ - ldr r1, [pc, #80] @ f7b2c <__cxa_atexit@plt+0xeb6f8> │ │ │ │ + bcc 100a74 <__cxa_atexit@plt+0xf4640> │ │ │ │ + ldr r1, [pc, #80] @ 100a84 <__cxa_atexit@plt+0xf4650> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f7b30 <__cxa_atexit@plt+0xeb6fc> │ │ │ │ + ldr r5, [pc, #72] @ 100a88 <__cxa_atexit@plt+0xf4654> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f7b34 <__cxa_atexit@plt+0xeb700> │ │ │ │ + ldr r0, [pc, #56] @ 100a8c <__cxa_atexit@plt+0xf4658> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df2298 │ │ │ │ - ldrheq r2, [pc, #32] @ f7b58 <__cxa_atexit@plt+0xeb724> │ │ │ │ - bicseq r2, pc, r0, lsr #5 │ │ │ │ - biceq ip, r9, r0, ror #17 │ │ │ │ + bicseq r9, lr, r8, lsr r3 │ │ │ │ + bicseq r9, lr, r0, asr r3 │ │ │ │ + bicseq r9, lr, r0, asr #6 │ │ │ │ + biceq r3, r9, r8, asr #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f7bbc <__cxa_atexit@plt+0xeb788> │ │ │ │ + bhi 100b14 <__cxa_atexit@plt+0xf46e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7bc4 <__cxa_atexit@plt+0xeb790> │ │ │ │ - ldr r1, [pc, #104] @ f7bd8 <__cxa_atexit@plt+0xeb7a4> │ │ │ │ + bcc 100b1c <__cxa_atexit@plt+0xf46e8> │ │ │ │ + ldr r1, [pc, #104] @ 100b30 <__cxa_atexit@plt+0xf46fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f7bdc <__cxa_atexit@plt+0xeb7a8> │ │ │ │ + ldr r0, [pc, #84] @ 100b34 <__cxa_atexit@plt+0xf4700> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f7be0 <__cxa_atexit@plt+0xeb7ac> │ │ │ │ + ldr lr, [pc, #76] @ 100b38 <__cxa_atexit@plt+0xf4704> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f7be4 <__cxa_atexit@plt+0xeb7b0> │ │ │ │ + ldr r1, [pc, #72] @ 100b3c <__cxa_atexit@plt+0xf4708> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f7bcc <__cxa_atexit@plt+0xeb798> │ │ │ │ + b 100b24 <__cxa_atexit@plt+0xf46f0> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r4, lsl #4 │ │ │ │ - bicseq r2, pc, r0, lsl r2 @ │ │ │ │ - bicseq r2, pc, r8, lsl #4 │ │ │ │ - bicseq r2, pc, r8, asr #4 │ │ │ │ - biceq ip, r9, r0, lsr r8 │ │ │ │ + bicseq r9, lr, r4, lsr #5 │ │ │ │ + ldrheq r9, [lr, #32] │ │ │ │ + bicseq r9, lr, r8, lsr #5 │ │ │ │ + bicseq r9, lr, r8, ror #5 │ │ │ │ + stlexbeq r3, r8, [r9] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f7c70 <__cxa_atexit@plt+0xeb83c> │ │ │ │ + bhi 100bc8 <__cxa_atexit@plt+0xf4794> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7c78 <__cxa_atexit@plt+0xeb844> │ │ │ │ - ldr r1, [pc, #108] @ f7c8c <__cxa_atexit@plt+0xeb858> │ │ │ │ + bcc 100bd0 <__cxa_atexit@plt+0xf479c> │ │ │ │ + ldr r1, [pc, #108] @ 100be4 <__cxa_atexit@plt+0xf47b0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f7c90 <__cxa_atexit@plt+0xeb85c> │ │ │ │ + ldr r0, [pc, #104] @ 100be8 <__cxa_atexit@plt+0xf47b4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f7c94 <__cxa_atexit@plt+0xeb860> │ │ │ │ + ldr r8, [pc, #88] @ 100bec <__cxa_atexit@plt+0xf47b8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f7c98 <__cxa_atexit@plt+0xeb864> │ │ │ │ + ldr r1, [pc, #80] @ 100bf0 <__cxa_atexit@plt+0xf47bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f7c9c <__cxa_atexit@plt+0xeb868> │ │ │ │ + ldr lr, [pc, #72] @ 100bf4 <__cxa_atexit@plt+0xf47c0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f7c80 <__cxa_atexit@plt+0xeb84c> │ │ │ │ + b 100bd8 <__cxa_atexit@plt+0xf47a4> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r2, pc, ip, asr #2 │ │ │ │ - @ instruction: 0x01b24212 │ │ │ │ - bicseq r2, pc, r0, asr r1 @ │ │ │ │ - bicseq r2, pc, r8, asr #2 │ │ │ │ - biceq ip, r9, r8, ror r7 │ │ │ │ + bicseq r9, lr, ip, ror #3 │ │ │ │ + @ instruction: 0x01b1b52d │ │ │ │ + ldrsheq r9, [lr, #16] │ │ │ │ + bicseq r9, lr, r8, ror #3 │ │ │ │ + biceq r3, r9, r0, ror #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f7d08 <__cxa_atexit@plt+0xeb8d4> │ │ │ │ + bhi 100c60 <__cxa_atexit@plt+0xf482c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7d14 <__cxa_atexit@plt+0xeb8e0> │ │ │ │ - ldr r1, [pc, #80] @ f7d24 <__cxa_atexit@plt+0xeb8f0> │ │ │ │ + bcc 100c6c <__cxa_atexit@plt+0xf4838> │ │ │ │ + ldr r1, [pc, #80] @ 100c7c <__cxa_atexit@plt+0xf4848> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f7d28 <__cxa_atexit@plt+0xeb8f4> │ │ │ │ + ldr r5, [pc, #72] @ 100c80 <__cxa_atexit@plt+0xf484c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f7d2c <__cxa_atexit@plt+0xeb8f8> │ │ │ │ + ldr r0, [pc, #56] @ 100c84 <__cxa_atexit@plt+0xf4850> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, r0, lsr #1 │ │ │ │ - ldrheq r2, [pc, #8] @ f7d38 <__cxa_atexit@plt+0xeb904> │ │ │ │ - bicseq r2, pc, r8, lsr #1 │ │ │ │ - biceq ip, r9, r8, ror #13 │ │ │ │ + bicseq r9, lr, r0, asr #2 │ │ │ │ + bicseq r9, lr, r8, asr r1 │ │ │ │ + bicseq r9, lr, r8, asr #2 │ │ │ │ + biceq r3, r9, r0, asr sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f7db4 <__cxa_atexit@plt+0xeb980> │ │ │ │ + bhi 100d0c <__cxa_atexit@plt+0xf48d8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7dbc <__cxa_atexit@plt+0xeb988> │ │ │ │ - ldr r1, [pc, #104] @ f7dd0 <__cxa_atexit@plt+0xeb99c> │ │ │ │ + bcc 100d14 <__cxa_atexit@plt+0xf48e0> │ │ │ │ + ldr r1, [pc, #104] @ 100d28 <__cxa_atexit@plt+0xf48f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f7dd4 <__cxa_atexit@plt+0xeb9a0> │ │ │ │ + ldr r0, [pc, #84] @ 100d2c <__cxa_atexit@plt+0xf48f8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f7dd8 <__cxa_atexit@plt+0xeb9a4> │ │ │ │ + ldr lr, [pc, #76] @ 100d30 <__cxa_atexit@plt+0xf48fc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f7ddc <__cxa_atexit@plt+0xeb9a8> │ │ │ │ + ldr r1, [pc, #72] @ 100d34 <__cxa_atexit@plt+0xf4900> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f7dc4 <__cxa_atexit@plt+0xeb990> │ │ │ │ + b 100d1c <__cxa_atexit@plt+0xf48e8> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq r2, pc, ip │ │ │ │ - bicseq r2, pc, r8, lsl r0 @ │ │ │ │ - bicseq r2, pc, r0, lsl r0 @ │ │ │ │ - bicseq r2, pc, r0, asr r0 @ │ │ │ │ - biceq ip, r9, r8, lsr r6 │ │ │ │ + bicseq r9, lr, ip, lsr #1 │ │ │ │ + ldrheq r9, [lr, #8] │ │ │ │ + ldrheq r9, [lr] │ │ │ │ + ldrsheq r9, [lr] │ │ │ │ + biceq r3, r9, r0, lsr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f7e68 <__cxa_atexit@plt+0xeba34> │ │ │ │ + bhi 100dc0 <__cxa_atexit@plt+0xf498c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f7e70 <__cxa_atexit@plt+0xeba3c> │ │ │ │ - ldr r1, [pc, #108] @ f7e84 <__cxa_atexit@plt+0xeba50> │ │ │ │ + bcc 100dc8 <__cxa_atexit@plt+0xf4994> │ │ │ │ + ldr r1, [pc, #108] @ 100ddc <__cxa_atexit@plt+0xf49a8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f7e88 <__cxa_atexit@plt+0xeba54> │ │ │ │ + ldr r0, [pc, #104] @ 100de0 <__cxa_atexit@plt+0xf49ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f7e8c <__cxa_atexit@plt+0xeba58> │ │ │ │ + ldr r8, [pc, #88] @ 100de4 <__cxa_atexit@plt+0xf49b0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f7e90 <__cxa_atexit@plt+0xeba5c> │ │ │ │ + ldr r1, [pc, #80] @ 100de8 <__cxa_atexit@plt+0xf49b4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f7e94 <__cxa_atexit@plt+0xeba60> │ │ │ │ + ldr lr, [pc, #72] @ 100dec <__cxa_atexit@plt+0xf49b8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f7e78 <__cxa_atexit@plt+0xeba44> │ │ │ │ + b 100dd0 <__cxa_atexit@plt+0xf499c> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r1, pc, r4, asr pc @ │ │ │ │ - @ instruction: 0x01b24025 │ │ │ │ - bicseq r1, pc, r8, asr pc @ │ │ │ │ - bicseq r1, pc, r0, asr pc @ │ │ │ │ + ldrsheq r8, [lr, #244] @ 0xf4 │ │ │ │ + @ instruction: 0x01b1b340 │ │ │ │ + ldrsheq r8, [lr, #248] @ 0xf8 │ │ │ │ + ldrsheq r8, [lr, #240] @ 0xf0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f7ee8 <__cxa_atexit@plt+0xebab4> │ │ │ │ - ldr r2, [pc, #60] @ f7ef0 <__cxa_atexit@plt+0xebabc> │ │ │ │ + bhi 100e40 <__cxa_atexit@plt+0xf4a0c> │ │ │ │ + ldr r2, [pc, #60] @ 100e48 <__cxa_atexit@plt+0xf4a14> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f7edc <__cxa_atexit@plt+0xebaa8> │ │ │ │ + beq 100e34 <__cxa_atexit@plt+0xf4a00> │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r5, #-4] │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @@ -241336,33 +250510,33 @@ │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f7f94 <__cxa_atexit@plt+0xebb60> │ │ │ │ - ldr r2, [pc, #132] @ f7fb0 <__cxa_atexit@plt+0xebb7c> │ │ │ │ + bhi 100eec <__cxa_atexit@plt+0xf4ab8> │ │ │ │ + ldr r2, [pc, #132] @ 100f08 <__cxa_atexit@plt+0xf4ad4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f7f88 <__cxa_atexit@plt+0xebb54> │ │ │ │ + beq 100ee0 <__cxa_atexit@plt+0xf4aac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc f7f9c <__cxa_atexit@plt+0xebb68> │ │ │ │ - ldr r3, [pc, #88] @ f7fb4 <__cxa_atexit@plt+0xebb80> │ │ │ │ + bcc 100ef4 <__cxa_atexit@plt+0xf4ac0> │ │ │ │ + ldr r3, [pc, #88] @ 100f0c <__cxa_atexit@plt+0xf4ad8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr r0, [pc, #72] @ f7fb8 <__cxa_atexit@plt+0xebb84> │ │ │ │ + ldr r0, [pc, #72] @ 100f10 <__cxa_atexit@plt+0xf4adc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r6, {r0, r3} │ │ │ │ str r1, [r6, #12] │ │ │ │ sub sl, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ @@ -241373,831 +250547,831 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, r4, r0 │ │ │ │ - bicseq r1, pc, r8, lsl #29 │ │ │ │ - bicseq r1, pc, ip, lsr #28 │ │ │ │ + bicseq r8, lr, r8, lsr #30 │ │ │ │ + bicseq r8, lr, ip, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f800c <__cxa_atexit@plt+0xebbd8> │ │ │ │ - ldr r2, [pc, #56] @ f8018 <__cxa_atexit@plt+0xebbe4> │ │ │ │ + bcc 100f64 <__cxa_atexit@plt+0xf4b30> │ │ │ │ + ldr r2, [pc, #56] @ 100f70 <__cxa_atexit@plt+0xf4b3c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ - ldr r0, [pc, #40] @ f801c <__cxa_atexit@plt+0xebbe8> │ │ │ │ + ldr r0, [pc, #40] @ 100f74 <__cxa_atexit@plt+0xf4b40> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ str r1, [r3, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ sub sl, r6, #6 │ │ │ │ mov r8, #11 │ │ │ │ b 19c8d0c <__cxa_atexit@plt+0x19bc8d8> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r1, pc, r4, lsl #28 │ │ │ │ - bicseq r1, pc, r8, lsr #27 │ │ │ │ + bicseq r8, lr, r4, lsr #29 │ │ │ │ + bicseq r8, lr, r8, asr #28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f8080 <__cxa_atexit@plt+0xebc4c> │ │ │ │ + bhi 100fd8 <__cxa_atexit@plt+0xf4ba4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f808c <__cxa_atexit@plt+0xebc58> │ │ │ │ - ldr r2, [pc, #76] @ f809c <__cxa_atexit@plt+0xebc68> │ │ │ │ + bcc 100fe4 <__cxa_atexit@plt+0xf4bb0> │ │ │ │ + ldr r2, [pc, #76] @ 100ff4 <__cxa_atexit@plt+0xf4bc0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ f80a0 <__cxa_atexit@plt+0xebc6c> │ │ │ │ + ldr r1, [pc, #72] @ 100ff8 <__cxa_atexit@plt+0xf4bc4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ f80a4 <__cxa_atexit@plt+0xebc70> │ │ │ │ + ldr r8, [pc, #56] @ 100ffc <__cxa_atexit@plt+0xf4bc8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - bicseq r1, pc, ip, lsl sp @ │ │ │ │ - @ instruction: 0x01b23dfb │ │ │ │ - biceq ip, r9, r0, ror r3 │ │ │ │ + ldrheq r8, [lr, #220] @ 0xdc │ │ │ │ + @ instruction: 0x01b1b116 │ │ │ │ + ldrdeq r3, [r9, #152] @ 0x98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f8110 <__cxa_atexit@plt+0xebcdc> │ │ │ │ + bhi 101068 <__cxa_atexit@plt+0xf4c34> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f811c <__cxa_atexit@plt+0xebce8> │ │ │ │ - ldr r1, [pc, #80] @ f812c <__cxa_atexit@plt+0xebcf8> │ │ │ │ + bcc 101074 <__cxa_atexit@plt+0xf4c40> │ │ │ │ + ldr r1, [pc, #80] @ 101084 <__cxa_atexit@plt+0xf4c50> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f8130 <__cxa_atexit@plt+0xebcfc> │ │ │ │ + ldr r5, [pc, #72] @ 101088 <__cxa_atexit@plt+0xf4c54> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f8134 <__cxa_atexit@plt+0xebd00> │ │ │ │ + ldr r0, [pc, #56] @ 10108c <__cxa_atexit@plt+0xf4c58> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01df1c98 │ │ │ │ - ldrheq r1, [pc, #192] @ f81f8 <__cxa_atexit@plt+0xebdc4> │ │ │ │ - bicseq r1, pc, r0, lsr #25 │ │ │ │ - biceq ip, r9, r0, ror #5 │ │ │ │ + bicseq r8, lr, r8, lsr sp │ │ │ │ + bicseq r8, lr, r0, asr sp │ │ │ │ + bicseq r8, lr, r0, asr #26 │ │ │ │ + biceq r3, r9, r8, asr #18 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f81bc <__cxa_atexit@plt+0xebd88> │ │ │ │ + bhi 101114 <__cxa_atexit@plt+0xf4ce0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f81c4 <__cxa_atexit@plt+0xebd90> │ │ │ │ - ldr r1, [pc, #104] @ f81d8 <__cxa_atexit@plt+0xebda4> │ │ │ │ + bcc 10111c <__cxa_atexit@plt+0xf4ce8> │ │ │ │ + ldr r1, [pc, #104] @ 101130 <__cxa_atexit@plt+0xf4cfc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f81dc <__cxa_atexit@plt+0xebda8> │ │ │ │ + ldr r0, [pc, #84] @ 101134 <__cxa_atexit@plt+0xf4d00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f81e0 <__cxa_atexit@plt+0xebdac> │ │ │ │ + ldr lr, [pc, #76] @ 101138 <__cxa_atexit@plt+0xf4d04> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f81e4 <__cxa_atexit@plt+0xebdb0> │ │ │ │ + ldr r1, [pc, #72] @ 10113c <__cxa_atexit@plt+0xf4d08> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f81cc <__cxa_atexit@plt+0xebd98> │ │ │ │ + b 101124 <__cxa_atexit@plt+0xf4cf0> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq r1, pc, r4, lsl #24 │ │ │ │ - bicseq r1, pc, r0, lsl ip @ │ │ │ │ - bicseq r1, pc, r8, lsl #24 │ │ │ │ - bicseq r1, pc, r8, asr #24 │ │ │ │ - biceq ip, r9, r0, lsr r2 │ │ │ │ + bicseq r8, lr, r4, lsr #25 │ │ │ │ + ldrheq r8, [lr, #192] @ 0xc0 │ │ │ │ + bicseq r8, lr, r8, lsr #25 │ │ │ │ + bicseq r8, lr, r8, ror #25 │ │ │ │ + @ instruction: 0x01c93898 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f8270 <__cxa_atexit@plt+0xebe3c> │ │ │ │ + bhi 1011c8 <__cxa_atexit@plt+0xf4d94> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f8278 <__cxa_atexit@plt+0xebe44> │ │ │ │ - ldr r1, [pc, #108] @ f828c <__cxa_atexit@plt+0xebe58> │ │ │ │ + bcc 1011d0 <__cxa_atexit@plt+0xf4d9c> │ │ │ │ + ldr r1, [pc, #108] @ 1011e4 <__cxa_atexit@plt+0xf4db0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f8290 <__cxa_atexit@plt+0xebe5c> │ │ │ │ + ldr r0, [pc, #104] @ 1011e8 <__cxa_atexit@plt+0xf4db4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f8294 <__cxa_atexit@plt+0xebe60> │ │ │ │ + ldr r8, [pc, #88] @ 1011ec <__cxa_atexit@plt+0xf4db8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f8298 <__cxa_atexit@plt+0xebe64> │ │ │ │ + ldr r1, [pc, #80] @ 1011f0 <__cxa_atexit@plt+0xf4dbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f829c <__cxa_atexit@plt+0xebe68> │ │ │ │ + ldr lr, [pc, #72] @ 1011f4 <__cxa_atexit@plt+0xf4dc0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f8280 <__cxa_atexit@plt+0xebe4c> │ │ │ │ + b 1011d8 <__cxa_atexit@plt+0xf4da4> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r1, pc, ip, asr #22 │ │ │ │ - @ instruction: 0x01b23c37 │ │ │ │ - bicseq r1, pc, r0, asr fp @ │ │ │ │ - bicseq r1, pc, r8, asr #22 │ │ │ │ - biceq ip, r9, r4, lsl #3 │ │ │ │ + bicseq r8, lr, ip, ror #23 │ │ │ │ + @ instruction: 0x01b1af52 │ │ │ │ + ldrsheq r8, [lr, #176] @ 0xb0 │ │ │ │ + bicseq r8, lr, r8, ror #23 │ │ │ │ + biceq r3, r9, ip, ror #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ f82c4 <__cxa_atexit@plt+0xebe90> │ │ │ │ + ldr r3, [pc, #16] @ 10121c <__cxa_atexit@plt+0xf4de8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - ldrsheq r1, [pc, #180] @ f8380 <__cxa_atexit@plt+0xebf4c> │ │ │ │ - biceq ip, r9, ip, asr r1 │ │ │ │ + @ instruction: 0x01de8c94 │ │ │ │ + biceq r3, r9, r4, asr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f8320 <__cxa_atexit@plt+0xebeec> │ │ │ │ - ldr r2, [pc, #64] @ f8330 <__cxa_atexit@plt+0xebefc> │ │ │ │ + bcc 101278 <__cxa_atexit@plt+0xf4e44> │ │ │ │ + ldr r2, [pc, #64] @ 101288 <__cxa_atexit@plt+0xf4e54> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r0, [pc, #48] @ f8334 <__cxa_atexit@plt+0xebf00> │ │ │ │ + ldr r0, [pc, #48] @ 10128c <__cxa_atexit@plt+0xf4e58> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ str r1, [r3, #12] │ │ │ │ - ldr r3, [pc, #36] @ f8338 <__cxa_atexit@plt+0xebf04> │ │ │ │ + ldr r3, [pc, #36] @ 101290 <__cxa_atexit@plt+0xf4e5c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ sub sl, r6, #6 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrsheq r1, [pc, #164] @ f83dc <__cxa_atexit@plt+0xebfa8> │ │ │ │ - @ instruction: 0x01df1a98 │ │ │ │ - @ instruction: 0x01df1b94 │ │ │ │ - biceq ip, r9, r8, ror #1 │ │ │ │ + @ instruction: 0x01de8b94 │ │ │ │ + bicseq r8, lr, r8, lsr fp │ │ │ │ + bicseq r8, lr, r4, lsr ip │ │ │ │ + biceq r3, r9, r0, asr r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f83a0 <__cxa_atexit@plt+0xebf6c> │ │ │ │ + bhi 1012f8 <__cxa_atexit@plt+0xf4ec4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f83ac <__cxa_atexit@plt+0xebf78> │ │ │ │ - ldr r2, [pc, #76] @ f83bc <__cxa_atexit@plt+0xebf88> │ │ │ │ + bcc 101304 <__cxa_atexit@plt+0xf4ed0> │ │ │ │ + ldr r2, [pc, #76] @ 101314 <__cxa_atexit@plt+0xf4ee0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ f83c0 <__cxa_atexit@plt+0xebf8c> │ │ │ │ + ldr r1, [pc, #72] @ 101318 <__cxa_atexit@plt+0xf4ee4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ f83c4 <__cxa_atexit@plt+0xebf90> │ │ │ │ + ldr r8, [pc, #56] @ 10131c <__cxa_atexit@plt+0xf4ee8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff60 │ │ │ │ - ldrsheq r1, [pc, #156] @ f8464 <__cxa_atexit@plt+0xec030> │ │ │ │ - @ instruction: 0x01b23af1 │ │ │ │ - biceq ip, r9, r0, asr r0 │ │ │ │ + @ instruction: 0x01de8a9c │ │ │ │ + @ instruction: 0x01b1ae0c │ │ │ │ + strheq r3, [r9, #104] @ 0x68 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f8430 <__cxa_atexit@plt+0xebffc> │ │ │ │ + bhi 101388 <__cxa_atexit@plt+0xf4f54> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f843c <__cxa_atexit@plt+0xec008> │ │ │ │ - ldr r1, [pc, #80] @ f844c <__cxa_atexit@plt+0xec018> │ │ │ │ + bcc 101394 <__cxa_atexit@plt+0xf4f60> │ │ │ │ + ldr r1, [pc, #80] @ 1013a4 <__cxa_atexit@plt+0xf4f70> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f8450 <__cxa_atexit@plt+0xec01c> │ │ │ │ + ldr r5, [pc, #72] @ 1013a8 <__cxa_atexit@plt+0xf4f74> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f8454 <__cxa_atexit@plt+0xec020> │ │ │ │ + ldr r0, [pc, #56] @ 1013ac <__cxa_atexit@plt+0xf4f78> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r1, pc, r8, ror r9 @ │ │ │ │ - @ instruction: 0x01df1990 │ │ │ │ - bicseq r1, pc, r0, lsl #19 │ │ │ │ - biceq fp, r9, r0, asr #31 │ │ │ │ + bicseq r8, lr, r8, lsl sl │ │ │ │ + bicseq r8, lr, r0, lsr sl │ │ │ │ + bicseq r8, lr, r0, lsr #20 │ │ │ │ + biceq r3, r9, r8, lsr #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f84dc <__cxa_atexit@plt+0xec0a8> │ │ │ │ + bhi 101434 <__cxa_atexit@plt+0xf5000> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f84e4 <__cxa_atexit@plt+0xec0b0> │ │ │ │ - ldr r1, [pc, #104] @ f84f8 <__cxa_atexit@plt+0xec0c4> │ │ │ │ + bcc 10143c <__cxa_atexit@plt+0xf5008> │ │ │ │ + ldr r1, [pc, #104] @ 101450 <__cxa_atexit@plt+0xf501c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f84fc <__cxa_atexit@plt+0xec0c8> │ │ │ │ + ldr r0, [pc, #84] @ 101454 <__cxa_atexit@plt+0xf5020> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f8500 <__cxa_atexit@plt+0xec0cc> │ │ │ │ + ldr lr, [pc, #76] @ 101458 <__cxa_atexit@plt+0xf5024> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f8504 <__cxa_atexit@plt+0xec0d0> │ │ │ │ + ldr r1, [pc, #72] @ 10145c <__cxa_atexit@plt+0xf5028> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f84ec <__cxa_atexit@plt+0xec0b8> │ │ │ │ + b 101444 <__cxa_atexit@plt+0xf5010> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq r1, pc, r4, ror #17 │ │ │ │ - ldrsheq r1, [pc, #128] @ f8584 <__cxa_atexit@plt+0xec150> │ │ │ │ - bicseq r1, pc, r8, ror #17 │ │ │ │ - bicseq r1, pc, r8, lsr #18 │ │ │ │ - biceq fp, r9, r0, lsl pc │ │ │ │ + bicseq r8, lr, r4, lsl #19 │ │ │ │ + @ instruction: 0x01de8990 │ │ │ │ + bicseq r8, lr, r8, lsl #19 │ │ │ │ + bicseq r8, lr, r8, asr #19 │ │ │ │ + biceq r3, r9, r8, ror r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f8590 <__cxa_atexit@plt+0xec15c> │ │ │ │ + bhi 1014e8 <__cxa_atexit@plt+0xf50b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f8598 <__cxa_atexit@plt+0xec164> │ │ │ │ - ldr r1, [pc, #108] @ f85ac <__cxa_atexit@plt+0xec178> │ │ │ │ + bcc 1014f0 <__cxa_atexit@plt+0xf50bc> │ │ │ │ + ldr r1, [pc, #108] @ 101504 <__cxa_atexit@plt+0xf50d0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f85b0 <__cxa_atexit@plt+0xec17c> │ │ │ │ + ldr r0, [pc, #104] @ 101508 <__cxa_atexit@plt+0xf50d4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f85b4 <__cxa_atexit@plt+0xec180> │ │ │ │ + ldr r8, [pc, #88] @ 10150c <__cxa_atexit@plt+0xf50d8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f85b8 <__cxa_atexit@plt+0xec184> │ │ │ │ + ldr r1, [pc, #80] @ 101510 <__cxa_atexit@plt+0xf50dc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f85bc <__cxa_atexit@plt+0xec188> │ │ │ │ + ldr lr, [pc, #72] @ 101514 <__cxa_atexit@plt+0xf50e0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f85a0 <__cxa_atexit@plt+0xec16c> │ │ │ │ + b 1014f8 <__cxa_atexit@plt+0xf50c4> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r1, pc, ip, lsr #16 │ │ │ │ - @ instruction: 0x01b23931 │ │ │ │ - bicseq r1, pc, r0, lsr r8 @ │ │ │ │ - bicseq r1, pc, r8, lsr #16 │ │ │ │ - biceq fp, r9, r8, asr lr │ │ │ │ + bicseq r8, lr, ip, asr #17 │ │ │ │ + @ instruction: 0x01b1ac4c │ │ │ │ + ldrsbeq r8, [lr, #128] @ 0x80 │ │ │ │ + bicseq r8, lr, r8, asr #17 │ │ │ │ + biceq r3, r9, r0, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f8628 <__cxa_atexit@plt+0xec1f4> │ │ │ │ + bhi 101580 <__cxa_atexit@plt+0xf514c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f8634 <__cxa_atexit@plt+0xec200> │ │ │ │ - ldr r1, [pc, #80] @ f8644 <__cxa_atexit@plt+0xec210> │ │ │ │ + bcc 10158c <__cxa_atexit@plt+0xf5158> │ │ │ │ + ldr r1, [pc, #80] @ 10159c <__cxa_atexit@plt+0xf5168> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ - ldr r5, [pc, #72] @ f8648 <__cxa_atexit@plt+0xec214> │ │ │ │ + ldr r5, [pc, #72] @ 1015a0 <__cxa_atexit@plt+0xf516c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r0, [pc, #56] @ f864c <__cxa_atexit@plt+0xec218> │ │ │ │ + ldr r0, [pc, #56] @ 1015a4 <__cxa_atexit@plt+0xf5170> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r5} │ │ │ │ str r1, [r3, #12] │ │ │ │ sub r9, r6, #6 │ │ │ │ mov r5, r2 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r1, pc, r0, lsl #15 │ │ │ │ - @ instruction: 0x01df1798 │ │ │ │ - bicseq r1, pc, r8, lsl #15 │ │ │ │ - biceq fp, r9, r8, asr #27 │ │ │ │ + bicseq r8, lr, r0, lsr #16 │ │ │ │ + bicseq r8, lr, r8, lsr r8 │ │ │ │ + bicseq r8, lr, r8, lsr #16 │ │ │ │ + biceq r3, r9, r0, lsr r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f86d4 <__cxa_atexit@plt+0xec2a0> │ │ │ │ + bhi 10162c <__cxa_atexit@plt+0xf51f8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f86dc <__cxa_atexit@plt+0xec2a8> │ │ │ │ - ldr r1, [pc, #104] @ f86f0 <__cxa_atexit@plt+0xec2bc> │ │ │ │ + bcc 101634 <__cxa_atexit@plt+0xf5200> │ │ │ │ + ldr r1, [pc, #104] @ 101648 <__cxa_atexit@plt+0xf5214> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ sub r9, r6, #18 │ │ │ │ - ldr r0, [pc, #84] @ f86f4 <__cxa_atexit@plt+0xec2c0> │ │ │ │ + ldr r0, [pc, #84] @ 10164c <__cxa_atexit@plt+0xf5218> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #76] @ f86f8 <__cxa_atexit@plt+0xec2c4> │ │ │ │ + ldr lr, [pc, #76] @ 101650 <__cxa_atexit@plt+0xf521c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ - ldr r1, [pc, #72] @ f86fc <__cxa_atexit@plt+0xec2c8> │ │ │ │ + ldr r1, [pc, #72] @ 101654 <__cxa_atexit@plt+0xf5220> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str lr, [r3, #4] │ │ │ │ add sl, r3, #8 │ │ │ │ stm sl, {r1, r2, lr} │ │ │ │ str r0, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 19c7348 <__cxa_atexit@plt+0x19baf14> │ │ │ │ mov r6, r3 │ │ │ │ - b f86e4 <__cxa_atexit@plt+0xec2b0> │ │ │ │ + b 10163c <__cxa_atexit@plt+0xf5208> │ │ │ │ mov r5, #24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq r1, pc, ip, ror #13 │ │ │ │ - ldrsheq r1, [pc, #104] @ f8764 <__cxa_atexit@plt+0xec330> │ │ │ │ - ldrsheq r1, [pc, #96] @ f8760 <__cxa_atexit@plt+0xec32c> │ │ │ │ - bicseq r1, pc, r0, lsr r7 @ │ │ │ │ - biceq fp, r9, r8, lsl sp │ │ │ │ + bicseq r8, lr, ip, lsl #15 │ │ │ │ + @ instruction: 0x01de8798 │ │ │ │ + @ instruction: 0x01de8790 │ │ │ │ + ldrsbeq r8, [lr, #112] @ 0x70 │ │ │ │ + biceq r3, r9, r0, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi f8788 <__cxa_atexit@plt+0xec354> │ │ │ │ + bhi 1016e0 <__cxa_atexit@plt+0xf52ac> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f8790 <__cxa_atexit@plt+0xec35c> │ │ │ │ - ldr r1, [pc, #108] @ f87a4 <__cxa_atexit@plt+0xec370> │ │ │ │ + bcc 1016e8 <__cxa_atexit@plt+0xf52b4> │ │ │ │ + ldr r1, [pc, #108] @ 1016fc <__cxa_atexit@plt+0xf52c8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #104] @ f87a8 <__cxa_atexit@plt+0xec374> │ │ │ │ + ldr r0, [pc, #104] @ 101700 <__cxa_atexit@plt+0xf52cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r2, {r0, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r8, [pc, #88] @ f87ac <__cxa_atexit@plt+0xec378> │ │ │ │ + ldr r8, [pc, #88] @ 101704 <__cxa_atexit@plt+0xf52d0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r1, [pc, #80] @ f87b0 <__cxa_atexit@plt+0xec37c> │ │ │ │ + ldr r1, [pc, #80] @ 101708 <__cxa_atexit@plt+0xf52d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr lr, [pc, #72] @ f87b4 <__cxa_atexit@plt+0xec380> │ │ │ │ + ldr lr, [pc, #72] @ 10170c <__cxa_atexit@plt+0xf52d8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r9, r6, #6 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r3 │ │ │ │ - b f8798 <__cxa_atexit@plt+0xec364> │ │ │ │ + b 1016f0 <__cxa_atexit@plt+0xf52bc> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - bicseq r1, pc, r4, lsr r6 @ │ │ │ │ - @ instruction: 0x01b23746 │ │ │ │ - bicseq r1, pc, r8, lsr r6 @ │ │ │ │ - bicseq r1, pc, r0, lsr r6 @ │ │ │ │ - biceq fp, r9, r8, ror ip │ │ │ │ + ldrsbeq r8, [lr, #100] @ 0x64 │ │ │ │ + @ instruction: 0x01b1aa61 │ │ │ │ + ldrsbeq r8, [lr, #104] @ 0x68 │ │ │ │ + ldrsbeq r8, [lr, #96] @ 0x60 │ │ │ │ + biceq r3, r9, r0, ror #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ f87dc <__cxa_atexit@plt+0xec3a8> │ │ │ │ + ldr r3, [pc, #16] @ 101734 <__cxa_atexit@plt+0xf5300> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq fp, r9, ip, ror #24 │ │ │ │ - biceq fp, r9, r0, asr ip │ │ │ │ + ldrdeq r3, [r9, #36] @ 0x24 │ │ │ │ + strheq r3, [r9, #40] @ 0x28 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f883c <__cxa_atexit@plt+0xec408> │ │ │ │ - ldr lr, [pc, #68] @ f884c <__cxa_atexit@plt+0xec418> │ │ │ │ + bcc 101794 <__cxa_atexit@plt+0xf5360> │ │ │ │ + ldr lr, [pc, #68] @ 1017a4 <__cxa_atexit@plt+0xf5370> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #64] @ f8850 <__cxa_atexit@plt+0xec41c> │ │ │ │ + ldr r1, [pc, #64] @ 1017a8 <__cxa_atexit@plt+0xf5374> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r2, [pc, #48] @ f8854 <__cxa_atexit@plt+0xec420> │ │ │ │ + ldr r2, [pc, #48] @ 1017ac <__cxa_atexit@plt+0xf5378> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - biceq fp, r9, r0, lsr ip │ │ │ │ - ldrsbeq r1, [pc, #84] @ f88ac <__cxa_atexit@plt+0xec478> │ │ │ │ - bicseq r1, pc, r8, ror r5 @ │ │ │ │ - ldrdeq fp, [r9, #184] @ 0xb8 │ │ │ │ + @ instruction: 0x01c93298 │ │ │ │ + bicseq r8, lr, r4, ror r6 │ │ │ │ + bicseq r8, lr, r8, lsl r6 │ │ │ │ + biceq r3, r9, r0, asr #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f88bc <__cxa_atexit@plt+0xec488> │ │ │ │ + bhi 101814 <__cxa_atexit@plt+0xf53e0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f88c8 <__cxa_atexit@plt+0xec494> │ │ │ │ - ldr r2, [pc, #76] @ f88d8 <__cxa_atexit@plt+0xec4a4> │ │ │ │ + bcc 101820 <__cxa_atexit@plt+0xf53ec> │ │ │ │ + ldr r2, [pc, #76] @ 101830 <__cxa_atexit@plt+0xf53fc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ f88dc <__cxa_atexit@plt+0xec4a8> │ │ │ │ + ldr r1, [pc, #72] @ 101834 <__cxa_atexit@plt+0xf5400> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ f88e0 <__cxa_atexit@plt+0xec4ac> │ │ │ │ + ldr r8, [pc, #56] @ 101838 <__cxa_atexit@plt+0xf5404> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ - bicseq r1, pc, r0, ror #9 │ │ │ │ - @ instruction: 0x01b235ff │ │ │ │ - biceq fp, r9, ip, asr #22 │ │ │ │ + bicseq r8, lr, r0, lsl #11 │ │ │ │ + @ instruction: 0x01b1a91a │ │ │ │ + strheq r3, [r9, #20] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ f8908 <__cxa_atexit@plt+0xec4d4> │ │ │ │ + ldr r3, [pc, #16] @ 101860 <__cxa_atexit@plt+0xf542c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq fp, r9, r0, asr #22 │ │ │ │ - biceq fp, r9, r4, lsr #22 │ │ │ │ + biceq r3, r9, r8, lsr #3 │ │ │ │ + biceq r3, r9, ip, lsl #3 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f8968 <__cxa_atexit@plt+0xec534> │ │ │ │ - ldr lr, [pc, #68] @ f8978 <__cxa_atexit@plt+0xec544> │ │ │ │ + bcc 1018c0 <__cxa_atexit@plt+0xf548c> │ │ │ │ + ldr lr, [pc, #68] @ 1018d0 <__cxa_atexit@plt+0xf549c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #64] @ f897c <__cxa_atexit@plt+0xec548> │ │ │ │ + ldr r1, [pc, #64] @ 1018d4 <__cxa_atexit@plt+0xf54a0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r2, [pc, #48] @ f8980 <__cxa_atexit@plt+0xec54c> │ │ │ │ + ldr r2, [pc, #48] @ 1018d8 <__cxa_atexit@plt+0xf54a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - biceq fp, r9, r4, lsl #22 │ │ │ │ - bicseq r1, pc, r8, lsr #9 │ │ │ │ - bicseq r1, pc, ip, asr #8 │ │ │ │ - biceq fp, r9, ip, lsr #21 │ │ │ │ + biceq r3, r9, ip, ror #2 │ │ │ │ + bicseq r8, lr, r8, asr #10 │ │ │ │ + bicseq r8, lr, ip, ror #9 │ │ │ │ + biceq r3, r9, r4, lsl r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f89e8 <__cxa_atexit@plt+0xec5b4> │ │ │ │ + bhi 101940 <__cxa_atexit@plt+0xf550c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f89f4 <__cxa_atexit@plt+0xec5c0> │ │ │ │ - ldr r2, [pc, #76] @ f8a04 <__cxa_atexit@plt+0xec5d0> │ │ │ │ + bcc 10194c <__cxa_atexit@plt+0xf5518> │ │ │ │ + ldr r2, [pc, #76] @ 10195c <__cxa_atexit@plt+0xf5528> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ f8a08 <__cxa_atexit@plt+0xec5d4> │ │ │ │ + ldr r1, [pc, #72] @ 101960 <__cxa_atexit@plt+0xf552c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ f8a0c <__cxa_atexit@plt+0xec5d8> │ │ │ │ + ldr r8, [pc, #56] @ 101964 <__cxa_atexit@plt+0xf5530> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff5c │ │ │ │ - ldrheq r1, [pc, #52] @ f8a44 <__cxa_atexit@plt+0xec610> │ │ │ │ - @ instruction: 0x01b234e0 │ │ │ │ - biceq fp, r9, r0, lsr #20 │ │ │ │ + bicseq r8, lr, r4, asr r4 │ │ │ │ + @ instruction: 0x01b1a7fb │ │ │ │ + biceq r3, r9, r8, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f8a50 <__cxa_atexit@plt+0xec61c> │ │ │ │ - ldr r2, [pc, #40] @ f8a58 <__cxa_atexit@plt+0xec624> │ │ │ │ + bhi 1019a8 <__cxa_atexit@plt+0xf5574> │ │ │ │ + ldr r2, [pc, #40] @ 1019b0 <__cxa_atexit@plt+0xf557c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr sl, [r7, #12] │ │ │ │ - ldr r1, [pc, #28] @ f8a5c <__cxa_atexit@plt+0xec628> │ │ │ │ + ldr r1, [pc, #28] @ 1019b4 <__cxa_atexit@plt+0xf5580> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ add r8, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq fp, r9, r8, lsl #20 │ │ │ │ - bicseq r1, pc, r4, lsr r3 @ │ │ │ │ - ldrdeq fp, [r9, #144] @ 0x90 │ │ │ │ + biceq r3, r9, r0, ror r0 │ │ │ │ + ldrsbeq r8, [lr, #52] @ 0x34 │ │ │ │ + biceq r3, r9, r8, lsr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f8ad4 <__cxa_atexit@plt+0xec6a0> │ │ │ │ - ldr r2, [pc, #92] @ f8ae4 <__cxa_atexit@plt+0xec6b0> │ │ │ │ + bcc 101a2c <__cxa_atexit@plt+0xf55f8> │ │ │ │ + ldr r2, [pc, #92] @ 101a3c <__cxa_atexit@plt+0xf5608> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr lr, [pc, #76] @ f8ae8 <__cxa_atexit@plt+0xec6b4> │ │ │ │ + ldr lr, [pc, #76] @ 101a40 <__cxa_atexit@plt+0xf560c> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #68] @ f8aec <__cxa_atexit@plt+0xec6b8> │ │ │ │ + ldr r2, [pc, #68] @ 101a44 <__cxa_atexit@plt+0xf5610> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r8, [pc, #60] @ f8af0 <__cxa_atexit@plt+0xec6bc> │ │ │ │ + ldr r8, [pc, #60] @ 101a48 <__cxa_atexit@plt+0xf5614> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - @ instruction: 0x01c9b99c │ │ │ │ - ldrsbeq r1, [pc, #76] @ f8b40 <__cxa_atexit@plt+0xec70c> │ │ │ │ - bicseq r1, pc, r8, ror #5 │ │ │ │ - biceq fp, r9, ip, lsr r9 │ │ │ │ + biceq r3, r9, r4 │ │ │ │ + bicseq r8, lr, ip, ror r5 │ │ │ │ + bicseq r8, lr, r8, lsl #7 │ │ │ │ + biceq r2, r9, r4, lsr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi f8b68 <__cxa_atexit@plt+0xec734> │ │ │ │ + bhi 101ac0 <__cxa_atexit@plt+0xf568c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc f8b74 <__cxa_atexit@plt+0xec740> │ │ │ │ - ldr lr, [pc, #92] @ f8b84 <__cxa_atexit@plt+0xec750> │ │ │ │ + bcc 101acc <__cxa_atexit@plt+0xf5698> │ │ │ │ + ldr lr, [pc, #92] @ 101adc <__cxa_atexit@plt+0xf56a8> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #88] @ f8b88 <__cxa_atexit@plt+0xec754> │ │ │ │ + ldr r0, [pc, #88] @ 101ae0 <__cxa_atexit@plt+0xf56ac> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ - ldr r5, [pc, #80] @ f8b8c <__cxa_atexit@plt+0xec758> │ │ │ │ + ldr r5, [pc, #80] @ 101ae4 <__cxa_atexit@plt+0xf56b0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r1, [pc, #64] @ f8b90 <__cxa_atexit@plt+0xec75c> │ │ │ │ + ldr r1, [pc, #64] @ 101ae8 <__cxa_atexit@plt+0xf56b4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ str r0, [r3, #12] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ mov r5, r2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq fp, r9, r0, lsl r9 │ │ │ │ - bicseq r1, pc, r4, asr #4 │ │ │ │ - bicseq r1, pc, r8, lsr #5 │ │ │ │ - bicseq r1, pc, ip, asr #4 │ │ │ │ - @ instruction: 0x01c9b89c │ │ │ │ + biceq r2, r9, r8, ror pc │ │ │ │ + bicseq r8, lr, r4, ror #5 │ │ │ │ + bicseq r8, lr, r8, asr #6 │ │ │ │ + bicseq r8, lr, ip, ror #5 │ │ │ │ + biceq r2, r9, r4, lsl #30 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f8c08 <__cxa_atexit@plt+0xec7d4> │ │ │ │ - ldr r2, [pc, #92] @ f8c18 <__cxa_atexit@plt+0xec7e4> │ │ │ │ + bcc 101b60 <__cxa_atexit@plt+0xf572c> │ │ │ │ + ldr r2, [pc, #92] @ 101b70 <__cxa_atexit@plt+0xf573c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r9, [r7, #16] │ │ │ │ - ldr lr, [pc, #76] @ f8c1c <__cxa_atexit@plt+0xec7e8> │ │ │ │ + ldr lr, [pc, #76] @ 101b74 <__cxa_atexit@plt+0xf5740> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #68] @ f8c20 <__cxa_atexit@plt+0xec7ec> │ │ │ │ + ldr r2, [pc, #68] @ 101b78 <__cxa_atexit@plt+0xf5744> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r8, [pc, #60] @ f8c24 <__cxa_atexit@plt+0xec7f0> │ │ │ │ + ldr r8, [pc, #60] @ 101b7c <__cxa_atexit@plt+0xf5748> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub sl, r6, #6 │ │ │ │ add r8, lr, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - biceq fp, r9, r8, ror #16 │ │ │ │ - bicseq r1, pc, r8, lsr #7 │ │ │ │ - ldrheq r1, [pc, #20] @ f8c40 <__cxa_atexit@plt+0xec80c> │ │ │ │ - biceq fp, r9, r8, lsl #16 │ │ │ │ + ldrdeq r2, [r9, #224] @ 0xe0 │ │ │ │ + bicseq r8, lr, r8, asr #8 │ │ │ │ + bicseq r8, lr, r4, asr r2 │ │ │ │ + biceq r2, r9, r0, ror lr │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f8c94 <__cxa_atexit@plt+0xec860> │ │ │ │ + bhi 101bec <__cxa_atexit@plt+0xf57b8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc f8ca0 <__cxa_atexit@plt+0xec86c> │ │ │ │ - ldr r2, [pc, #84] @ f8cb0 <__cxa_atexit@plt+0xec87c> │ │ │ │ + bcc 101bf8 <__cxa_atexit@plt+0xf57c4> │ │ │ │ + ldr r2, [pc, #84] @ 101c08 <__cxa_atexit@plt+0xf57d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ f8cb4 <__cxa_atexit@plt+0xec880> │ │ │ │ + ldr r1, [pc, #80] @ 101c0c <__cxa_atexit@plt+0xf57d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ - ldr r8, [pc, #60] @ f8cb8 <__cxa_atexit@plt+0xec884> │ │ │ │ + ldr r8, [pc, #60] @ 101c10 <__cxa_atexit@plt+0xf57dc> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -242205,57 +251379,57 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff40 │ │ │ │ - bicseq r1, pc, r0, lsl r1 @ │ │ │ │ - @ instruction: 0x01b231b3 │ │ │ │ - biceq fp, r9, r0, ror r7 │ │ │ │ + ldrheq r8, [lr, #16] │ │ │ │ + @ instruction: 0x01b1a4ce │ │ │ │ + ldrdeq r2, [r9, #216] @ 0xd8 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f8d04 <__cxa_atexit@plt+0xec8d0> │ │ │ │ - ldr r7, [pc, #52] @ f8d14 <__cxa_atexit@plt+0xec8e0> │ │ │ │ + bhi 101c5c <__cxa_atexit@plt+0xf5828> │ │ │ │ + ldr r7, [pc, #52] @ 101c6c <__cxa_atexit@plt+0xf5838> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq f8cf8 <__cxa_atexit@plt+0xec8c4> │ │ │ │ + beq 101c50 <__cxa_atexit@plt+0xf581c> │ │ │ │ mov r7, r9 │ │ │ │ - b f8d28 <__cxa_atexit@plt+0xec8f4> │ │ │ │ + b 101c80 <__cxa_atexit@plt+0xf584c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ f8d18 <__cxa_atexit@plt+0xec8e4> │ │ │ │ + ldr r7, [pc, #12] @ 101c70 <__cxa_atexit@plt+0xf583c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq fp, r9, r4, asr #14 │ │ │ │ - biceq fp, r9, r4, lsl r7 │ │ │ │ + biceq r2, r9, ip, lsr #27 │ │ │ │ + biceq r2, r9, ip, ror sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r3, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq f8db4 <__cxa_atexit@plt+0xec980> │ │ │ │ + beq 101d0c <__cxa_atexit@plt+0xf58d8> │ │ │ │ cmp r2, #3 │ │ │ │ - bne f8e08 <__cxa_atexit@plt+0xec9d4> │ │ │ │ + bne 101d60 <__cxa_atexit@plt+0xf592c> │ │ │ │ bic r2, r3, #3 │ │ │ │ ldr r2, [r2] │ │ │ │ ldrh r2, [r2, #-2] │ │ │ │ ldr r9, [r5, #8] │ │ │ │ sub r2, r2, #3 │ │ │ │ cmp r2, #14 │ │ │ │ - bhi f8f8c <__cxa_atexit@plt+0xecb58> │ │ │ │ + bhi 101ee4 <__cxa_atexit@plt+0xf5ab0> │ │ │ │ add r1, pc, #4 │ │ │ │ ldr r2, [r1, r2, lsl #2] │ │ │ │ add pc, r1, r2 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r4, asr r2 │ │ │ │ andeq r0, r0, r4, lsl #4 │ │ │ │ andeq r0, r0, ip, lsr #4 │ │ │ │ @@ -242266,1511 +251440,1511 @@ │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r8, ror #3 │ │ │ │ andeq r0, r0, r0, asr #5 │ │ │ │ muleq r0, r4, r1 │ │ │ │ andeq r0, r0, ip, asr #3 │ │ │ │ andeq r0, r0, ip, lsl #5 │ │ │ │ andeq r0, r0, r8, lsl #3 │ │ │ │ - ldr r8, [pc, #760] @ f90a8 <__cxa_atexit@plt+0xecc74> │ │ │ │ + ldr r8, [pc, #760] @ 102000 <__cxa_atexit@plt+0xf5bcc> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f9034 <__cxa_atexit@plt+0xecc00> │ │ │ │ - ldr r2, [pc, #728] @ f9094 <__cxa_atexit@plt+0xecc60> │ │ │ │ + b 101f8c <__cxa_atexit@plt+0xf5b58> │ │ │ │ + ldr r2, [pc, #728] @ 101fec <__cxa_atexit@plt+0xf5bb8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #2] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9064 <__cxa_atexit@plt+0xecc30> │ │ │ │ + bcc 101fbc <__cxa_atexit@plt+0xf5b88> │ │ │ │ add r2, r5, #12 │ │ │ │ sub r9, r3, #6 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r5, [r7, #3] │ │ │ │ add lr, r6, #4 │ │ │ │ cmp r5, #10 │ │ │ │ - ble f8e98 <__cxa_atexit@plt+0xeca64> │ │ │ │ - ldr r8, [pc, #668] @ f90a0 <__cxa_atexit@plt+0xecc6c> │ │ │ │ + ble 101df0 <__cxa_atexit@plt+0xf59bc> │ │ │ │ + ldr r8, [pc, #668] @ 101ff8 <__cxa_atexit@plt+0xf5bc4> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f8e58 <__cxa_atexit@plt+0xeca24> │ │ │ │ - ldr r2, [pc, #612] @ f9074 <__cxa_atexit@plt+0xecc40> │ │ │ │ + b 101db0 <__cxa_atexit@plt+0xf597c> │ │ │ │ + ldr r2, [pc, #612] @ 101fcc <__cxa_atexit@plt+0xf5b98> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #3] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9064 <__cxa_atexit@plt+0xecc30> │ │ │ │ + bcc 101fbc <__cxa_atexit@plt+0xf5b88> │ │ │ │ add r2, r5, #12 │ │ │ │ sub r9, r3, #6 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r5, [r7, #3] │ │ │ │ add lr, r6, #4 │ │ │ │ cmp r5, #10 │ │ │ │ - ble f8eac <__cxa_atexit@plt+0xeca78> │ │ │ │ - ldr r8, [pc, #560] @ f9088 <__cxa_atexit@plt+0xecc54> │ │ │ │ + ble 101e04 <__cxa_atexit@plt+0xf59d0> │ │ │ │ + ldr r8, [pc, #560] @ 101fe0 <__cxa_atexit@plt+0xf5bac> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #556] @ f908c <__cxa_atexit@plt+0xecc58> │ │ │ │ + ldr r7, [pc, #556] @ 101fe4 <__cxa_atexit@plt+0xf5bb0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r5, [pc, #548] @ f9090 <__cxa_atexit@plt+0xecc5c> │ │ │ │ + ldr r5, [pc, #548] @ 101fe8 <__cxa_atexit@plt+0xf5bb4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str r5, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ ldr r0, [r2] │ │ │ │ str r8, [r6, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #504] @ f9098 <__cxa_atexit@plt+0xecc64> │ │ │ │ + ldr sl, [pc, #504] @ 101ff0 <__cxa_atexit@plt+0xf5bbc> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #500] @ f909c <__cxa_atexit@plt+0xecc68> │ │ │ │ + ldr r8, [pc, #500] @ 101ff4 <__cxa_atexit@plt+0xf5bc0> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f8ebc <__cxa_atexit@plt+0xeca88> │ │ │ │ - ldr sl, [pc, #452] @ f9078 <__cxa_atexit@plt+0xecc44> │ │ │ │ + b 101e14 <__cxa_atexit@plt+0xf59e0> │ │ │ │ + ldr sl, [pc, #452] @ 101fd0 <__cxa_atexit@plt+0xf5b9c> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #448] @ f907c <__cxa_atexit@plt+0xecc48> │ │ │ │ + ldr r8, [pc, #448] @ 101fd4 <__cxa_atexit@plt+0xf5ba0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r5, [pc, #444] @ f9080 <__cxa_atexit@plt+0xecc4c> │ │ │ │ + ldr r5, [pc, #444] @ 101fd8 <__cxa_atexit@plt+0xf5ba4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr ip, [pc, #436] @ f9084 <__cxa_atexit@plt+0xecc50> │ │ │ │ + ldr ip, [pc, #436] @ 101fdc <__cxa_atexit@plt+0xf5ba8> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str ip, [r6, #20] │ │ │ │ str r5, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ str sl, [r6, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r8, [pc, #484] @ f90e0 <__cxa_atexit@plt+0xeccac> │ │ │ │ + ldr r8, [pc, #484] @ 102038 <__cxa_atexit@plt+0xf5c04> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f9034 <__cxa_atexit@plt+0xecc00> │ │ │ │ - ldr r2, [pc, #460] @ f90d4 <__cxa_atexit@plt+0xecca0> │ │ │ │ + b 101f8c <__cxa_atexit@plt+0xf5b58> │ │ │ │ + ldr r2, [pc, #460] @ 10202c <__cxa_atexit@plt+0xf5bf8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f9280 <__cxa_atexit@plt+0xece4c> │ │ │ │ - ldr r2, [pc, #404] @ f90b8 <__cxa_atexit@plt+0xecc84> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 1021d8 <__cxa_atexit@plt+0xf5da4> │ │ │ │ + ldr r2, [pc, #404] @ 102010 <__cxa_atexit@plt+0xf5bdc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f969c <__cxa_atexit@plt+0xed268> │ │ │ │ - ldr r2, [pc, #408] @ f90d8 <__cxa_atexit@plt+0xecca4> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 1025f4 <__cxa_atexit@plt+0xf61c0> │ │ │ │ + ldr r2, [pc, #408] @ 102030 <__cxa_atexit@plt+0xf5bfc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f91c0 <__cxa_atexit@plt+0xecd8c> │ │ │ │ - ldr r2, [pc, #368] @ f90cc <__cxa_atexit@plt+0xecc98> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102118 <__cxa_atexit@plt+0xf5ce4> │ │ │ │ + ldr r2, [pc, #368] @ 102024 <__cxa_atexit@plt+0xf5bf0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f9340 <__cxa_atexit@plt+0xecf0c> │ │ │ │ - ldr r2, [pc, #312] @ f90b0 <__cxa_atexit@plt+0xecc7c> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102298 <__cxa_atexit@plt+0xf5e64> │ │ │ │ + ldr r2, [pc, #312] @ 102008 <__cxa_atexit@plt+0xf5bd4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f9760 <__cxa_atexit@plt+0xed32c> │ │ │ │ - ldr r8, [pc, #272] @ f90a4 <__cxa_atexit@plt+0xecc70> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 1026b8 <__cxa_atexit@plt+0xf6284> │ │ │ │ + ldr r8, [pc, #272] @ 101ffc <__cxa_atexit@plt+0xf5bc8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f9034 <__cxa_atexit@plt+0xecc00> │ │ │ │ - ldr r8, [pc, #276] @ f90b4 <__cxa_atexit@plt+0xecc80> │ │ │ │ + b 101f8c <__cxa_atexit@plt+0xf5b58> │ │ │ │ + ldr r8, [pc, #276] @ 10200c <__cxa_atexit@plt+0xf5bd8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f9034 <__cxa_atexit@plt+0xecc00> │ │ │ │ - ldr r2, [pc, #280] @ f90c4 <__cxa_atexit@plt+0xecc90> │ │ │ │ + b 101f8c <__cxa_atexit@plt+0xf5b58> │ │ │ │ + ldr r2, [pc, #280] @ 10201c <__cxa_atexit@plt+0xf5be8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f9500 <__cxa_atexit@plt+0xed0cc> │ │ │ │ - ldr r2, [pc, #228] @ f90ac <__cxa_atexit@plt+0xecc78> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102458 <__cxa_atexit@plt+0xf6024> │ │ │ │ + ldr r2, [pc, #228] @ 102004 <__cxa_atexit@plt+0xf5bd0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f9840 <__cxa_atexit@plt+0xed40c> │ │ │ │ - ldr r2, [pc, #216] @ f90bc <__cxa_atexit@plt+0xecc88> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102798 <__cxa_atexit@plt+0xf6364> │ │ │ │ + ldr r2, [pc, #216] @ 102014 <__cxa_atexit@plt+0xf5be0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f95c0 <__cxa_atexit@plt+0xed18c> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102518 <__cxa_atexit@plt+0xf60e4> │ │ │ │ ldr r2, [r3, #1] │ │ │ │ ldr r3, [r3, #5] │ │ │ │ - ldr r1, [pc, #212] @ f90dc <__cxa_atexit@plt+0xecca8> │ │ │ │ + ldr r1, [pc, #212] @ 102034 <__cxa_atexit@plt+0xf5c00> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f90f0 <__cxa_atexit@plt+0xeccbc> │ │ │ │ - ldr r8, [pc, #152] @ f90c0 <__cxa_atexit@plt+0xecc8c> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102048 <__cxa_atexit@plt+0xf5c14> │ │ │ │ + ldr r8, [pc, #152] @ 102018 <__cxa_atexit@plt+0xf5be4> │ │ │ │ add r8, pc, r8 │ │ │ │ - b f9034 <__cxa_atexit@plt+0xecc00> │ │ │ │ - ldr r8, [pc, #156] @ f90d0 <__cxa_atexit@plt+0xecc9c> │ │ │ │ + b 101f8c <__cxa_atexit@plt+0xf5b58> │ │ │ │ + ldr r8, [pc, #156] @ 102028 <__cxa_atexit@plt+0xf5bf4> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ - ldr r2, [pc, #128] @ f90c8 <__cxa_atexit@plt+0xecc94> │ │ │ │ + ldr r2, [pc, #128] @ 102020 <__cxa_atexit@plt+0xf5bec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r3, #1] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq f905c <__cxa_atexit@plt+0xecc28> │ │ │ │ - b f9420 <__cxa_atexit@plt+0xecfec> │ │ │ │ + beq 101fb4 <__cxa_atexit@plt+0xf5b80> │ │ │ │ + b 102378 <__cxa_atexit@plt+0xf5f44> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, ror #23 │ │ │ │ @ instruction: 0xffffe80c │ │ │ │ - @ instruction: 0x01b22f86 │ │ │ │ - ldrsbeq r0, [pc, #228] @ f916c <__cxa_atexit@plt+0xecd38> │ │ │ │ - bicseq r0, pc, ip, asr #29 │ │ │ │ + @ instruction: 0x01b1a2a1 │ │ │ │ + bicseq r7, lr, r4, ror pc │ │ │ │ + bicseq r7, lr, ip, ror #30 │ │ │ │ @ instruction: 0xffffe9a8 │ │ │ │ - bicseq r0, pc, r8, lsl #31 │ │ │ │ - bicseq r0, pc, r0, lsr pc @ │ │ │ │ + bicseq r8, lr, r8, lsr #32 │ │ │ │ + ldrsbeq r7, [lr, #240] @ 0xf0 │ │ │ │ andeq r0, r0, r0, ror #22 │ │ │ │ @ instruction: 0xffffea18 │ │ │ │ - @ instruction: 0x01b22fa0 │ │ │ │ + @ instruction: 0x01b1a2bb │ │ │ │ @ instruction: 0xffffebf4 │ │ │ │ - @ instruction: 0x01b230ac │ │ │ │ - @ instruction: 0x01b23289 │ │ │ │ + @ instruction: 0x01b1a3c7 │ │ │ │ + @ instruction: 0x01b1a5a4 │ │ │ │ andeq r0, r0, r4, ror r8 │ │ │ │ andeq r0, r0, r4, ror #15 │ │ │ │ - @ instruction: 0x01b23079 │ │ │ │ + @ instruction: 0x01b1a394 │ │ │ │ andeq r0, r0, r4, ror r7 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x01b22fd1 │ │ │ │ + @ instruction: 0x01b1a2ec │ │ │ │ andeq r0, r0, r0, asr r5 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r0, ror #7 │ │ │ │ - @ instruction: 0x01b22f90 │ │ │ │ + @ instruction: 0x01b1a2ab │ │ │ │ andeq r0, r0, r4, ror r3 │ │ │ │ andeq r0, r0, ip, ror r2 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - @ instruction: 0x01b23087 │ │ │ │ - biceq fp, r9, ip, asr #6 │ │ │ │ + @ instruction: 0x01b1a3a2 │ │ │ │ + strheq r2, [r9, #148] @ 0x94 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9190 <__cxa_atexit@plt+0xecd5c> │ │ │ │ + bcc 1020e8 <__cxa_atexit@plt+0xf5cb4> │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble f9160 <__cxa_atexit@plt+0xecd2c> │ │ │ │ - ldr r8, [pc, #124] @ f91a0 <__cxa_atexit@plt+0xecd6c> │ │ │ │ + ble 1020b8 <__cxa_atexit@plt+0xf5c84> │ │ │ │ + ldr r8, [pc, #124] @ 1020f8 <__cxa_atexit@plt+0xf5cc4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f91a4 <__cxa_atexit@plt+0xecd70> │ │ │ │ + ldr r7, [pc, #120] @ 1020fc <__cxa_atexit@plt+0xf5cc8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r0, [pc, #112] @ f91a8 <__cxa_atexit@plt+0xecd74> │ │ │ │ + ldr r0, [pc, #112] @ 102100 <__cxa_atexit@plt+0xf5ccc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ add lr, r6, #24 │ │ │ │ stm lr, {r0, r7, r9} │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ str r8, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #20 │ │ │ │ - ldr r0, [pc, #64] @ f91ac <__cxa_atexit@plt+0xecd78> │ │ │ │ + ldr r0, [pc, #64] @ 102104 <__cxa_atexit@plt+0xf5cd0> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #60] @ f91b0 <__cxa_atexit@plt+0xecd7c> │ │ │ │ + ldr r8, [pc, #60] @ 102108 <__cxa_atexit@plt+0xf5cd4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb0c │ │ │ │ - ldrheq r0, [pc, #204] @ f9278 <__cxa_atexit@plt+0xece44> │ │ │ │ - bicseq r0, pc, r4, ror #24 │ │ │ │ + bicseq r7, lr, ip, asr sp │ │ │ │ + bicseq r7, lr, r4, lsl #26 │ │ │ │ @ instruction: 0xfffff8fc │ │ │ │ - @ instruction: 0x01b22cbb │ │ │ │ - biceq fp, r9, ip, ror r2 │ │ │ │ + @ instruction: 0x01b19fd6 │ │ │ │ + biceq r2, r9, r4, ror #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9250 <__cxa_atexit@plt+0xece1c> │ │ │ │ + bcc 1021a8 <__cxa_atexit@plt+0xf5d74> │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble f9224 <__cxa_atexit@plt+0xecdf0> │ │ │ │ - ldr lr, [pc, #116] @ f9260 <__cxa_atexit@plt+0xece2c> │ │ │ │ + ble 10217c <__cxa_atexit@plt+0xf5d48> │ │ │ │ + ldr lr, [pc, #116] @ 1021b8 <__cxa_atexit@plt+0xf5d84> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ f9264 <__cxa_atexit@plt+0xece30> │ │ │ │ + ldr r0, [pc, #112] @ 1021bc <__cxa_atexit@plt+0xf5d88> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ f9268 <__cxa_atexit@plt+0xece34> │ │ │ │ + ldr r7, [pc, #104] @ 1021c0 <__cxa_atexit@plt+0xf5d8c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ f926c <__cxa_atexit@plt+0xece38> │ │ │ │ + ldr r0, [pc, #60] @ 1021c4 <__cxa_atexit@plt+0xf5d90> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ f9270 <__cxa_atexit@plt+0xece3c> │ │ │ │ + ldr r8, [pc, #56] @ 1021c8 <__cxa_atexit@plt+0xf5d94> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff7a0 │ │ │ │ - ldrsheq r0, [pc, #180] @ f9320 <__cxa_atexit@plt+0xeceec> │ │ │ │ - @ instruction: 0x01df0b9c │ │ │ │ + @ instruction: 0x01de7c94 │ │ │ │ + bicseq r7, lr, ip, lsr ip │ │ │ │ @ instruction: 0xfffff6bc │ │ │ │ - @ instruction: 0x01b22c7c │ │ │ │ - strheq fp, [r9, #28] │ │ │ │ + @ instruction: 0x01b19f97 │ │ │ │ + biceq r2, r9, r4, lsr #16 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9310 <__cxa_atexit@plt+0xecedc> │ │ │ │ + bcc 102268 <__cxa_atexit@plt+0xf5e34> │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble f92e4 <__cxa_atexit@plt+0xeceb0> │ │ │ │ - ldr lr, [pc, #116] @ f9320 <__cxa_atexit@plt+0xeceec> │ │ │ │ + ble 10223c <__cxa_atexit@plt+0xf5e08> │ │ │ │ + ldr lr, [pc, #116] @ 102278 <__cxa_atexit@plt+0xf5e44> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ f9324 <__cxa_atexit@plt+0xecef0> │ │ │ │ + ldr r0, [pc, #112] @ 10227c <__cxa_atexit@plt+0xf5e48> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ f9328 <__cxa_atexit@plt+0xecef4> │ │ │ │ + ldr r7, [pc, #104] @ 102280 <__cxa_atexit@plt+0xf5e4c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ f932c <__cxa_atexit@plt+0xecef8> │ │ │ │ + ldr r0, [pc, #60] @ 102284 <__cxa_atexit@plt+0xf5e50> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ f9330 <__cxa_atexit@plt+0xecefc> │ │ │ │ + ldr r8, [pc, #56] @ 102288 <__cxa_atexit@plt+0xf5e54> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff5b4 │ │ │ │ - bicseq r0, pc, r4, lsr fp @ │ │ │ │ - ldrsbeq r0, [pc, #172] @ f93dc <__cxa_atexit@plt+0xecfa8> │ │ │ │ + ldrsbeq r7, [lr, #180] @ 0xb4 │ │ │ │ + bicseq r7, lr, ip, ror fp │ │ │ │ @ instruction: 0xfffff4d0 │ │ │ │ - @ instruction: 0x01b22baf │ │ │ │ - biceq fp, r9, r4, ror #1 │ │ │ │ + @ instruction: 0x01b19eca │ │ │ │ + biceq r2, r9, ip, asr #14 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f93e8 <__cxa_atexit@plt+0xecfb4> │ │ │ │ + bcc 102340 <__cxa_atexit@plt+0xf5f0c> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f93a8 <__cxa_atexit@plt+0xecf74> │ │ │ │ - ldr r8, [pc, #124] @ f93f8 <__cxa_atexit@plt+0xecfc4> │ │ │ │ + ble 102300 <__cxa_atexit@plt+0xf5ecc> │ │ │ │ + ldr r8, [pc, #124] @ 102350 <__cxa_atexit@plt+0xf5f1c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f93fc <__cxa_atexit@plt+0xecfc8> │ │ │ │ + ldr r7, [pc, #120] @ 102354 <__cxa_atexit@plt+0xf5f20> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f9400 <__cxa_atexit@plt+0xecfcc> │ │ │ │ + ldr r2, [pc, #112] @ 102358 <__cxa_atexit@plt+0xf5f24> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f9404 <__cxa_atexit@plt+0xecfd0> │ │ │ │ + ldr sl, [pc, #84] @ 10235c <__cxa_atexit@plt+0xf5f28> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f9408 <__cxa_atexit@plt+0xecfd4> │ │ │ │ + ldr r8, [pc, #80] @ 102360 <__cxa_atexit@plt+0xf5f2c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f940c <__cxa_atexit@plt+0xecfd8> │ │ │ │ + ldr r2, [pc, #76] @ 102364 <__cxa_atexit@plt+0xf5f30> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f9410 <__cxa_atexit@plt+0xecfdc> │ │ │ │ + ldr ip, [pc, #68] @ 102368 <__cxa_atexit@plt+0xf5f34> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff38c │ │ │ │ - bicseq r0, pc, r4, ror #20 │ │ │ │ - bicseq r0, pc, ip, lsl #20 │ │ │ │ + bicseq r7, lr, r4, lsl #22 │ │ │ │ + bicseq r7, lr, ip, lsr #21 │ │ │ │ @ instruction: 0xfffff218 │ │ │ │ - @ instruction: 0x01b22ae2 │ │ │ │ - ldrsbeq r0, [pc, #152] @ f94ac <__cxa_atexit@plt+0xed078> │ │ │ │ - ldrsbeq r0, [pc, #144] @ f94a8 <__cxa_atexit@plt+0xed074> │ │ │ │ - biceq fp, r9, r4 │ │ │ │ + @ instruction: 0x01b19dfd │ │ │ │ + bicseq r7, lr, r8, ror sl │ │ │ │ + bicseq r7, lr, r0, ror sl │ │ │ │ + biceq r2, r9, ip, ror #12 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f94c8 <__cxa_atexit@plt+0xed094> │ │ │ │ + bcc 102420 <__cxa_atexit@plt+0xf5fec> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f9488 <__cxa_atexit@plt+0xed054> │ │ │ │ - ldr r8, [pc, #124] @ f94d8 <__cxa_atexit@plt+0xed0a4> │ │ │ │ + ble 1023e0 <__cxa_atexit@plt+0xf5fac> │ │ │ │ + ldr r8, [pc, #124] @ 102430 <__cxa_atexit@plt+0xf5ffc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f94dc <__cxa_atexit@plt+0xed0a8> │ │ │ │ + ldr r7, [pc, #120] @ 102434 <__cxa_atexit@plt+0xf6000> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f94e0 <__cxa_atexit@plt+0xed0ac> │ │ │ │ + ldr r2, [pc, #112] @ 102438 <__cxa_atexit@plt+0xf6004> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f94e4 <__cxa_atexit@plt+0xed0b0> │ │ │ │ + ldr sl, [pc, #84] @ 10243c <__cxa_atexit@plt+0xf6008> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f94e8 <__cxa_atexit@plt+0xed0b4> │ │ │ │ + ldr r8, [pc, #80] @ 102440 <__cxa_atexit@plt+0xf600c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f94ec <__cxa_atexit@plt+0xed0b8> │ │ │ │ + ldr r2, [pc, #76] @ 102444 <__cxa_atexit@plt+0xf6010> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f94f0 <__cxa_atexit@plt+0xed0bc> │ │ │ │ + ldr ip, [pc, #68] @ 102448 <__cxa_atexit@plt+0xf6014> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff0b4 │ │ │ │ - bicseq r0, pc, r4, lsl #19 │ │ │ │ - bicseq r0, pc, ip, lsr #18 │ │ │ │ + bicseq r7, lr, r4, lsr #20 │ │ │ │ + bicseq r7, lr, ip, asr #19 │ │ │ │ @ instruction: 0xffffef40 │ │ │ │ - @ instruction: 0x01b229f5 │ │ │ │ - ldrsheq r0, [pc, #136] @ f957c <__cxa_atexit@plt+0xed148> │ │ │ │ - ldrsheq r0, [pc, #128] @ f9578 <__cxa_atexit@plt+0xed144> │ │ │ │ - biceq sl, r9, r0, lsr pc │ │ │ │ + @ instruction: 0x01b19d10 │ │ │ │ + @ instruction: 0x01de7998 │ │ │ │ + @ instruction: 0x01de7990 │ │ │ │ + @ instruction: 0x01c92598 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9590 <__cxa_atexit@plt+0xed15c> │ │ │ │ + bcc 1024e8 <__cxa_atexit@plt+0xf60b4> │ │ │ │ ldmib r5, {r1, r2} │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble f9564 <__cxa_atexit@plt+0xed130> │ │ │ │ - ldr lr, [pc, #116] @ f95a0 <__cxa_atexit@plt+0xed16c> │ │ │ │ + ble 1024bc <__cxa_atexit@plt+0xf6088> │ │ │ │ + ldr lr, [pc, #116] @ 1024f8 <__cxa_atexit@plt+0xf60c4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ f95a4 <__cxa_atexit@plt+0xed170> │ │ │ │ + ldr r0, [pc, #112] @ 1024fc <__cxa_atexit@plt+0xf60c8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ f95a8 <__cxa_atexit@plt+0xed174> │ │ │ │ + ldr r7, [pc, #104] @ 102500 <__cxa_atexit@plt+0xf60cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ f95ac <__cxa_atexit@plt+0xed178> │ │ │ │ + ldr r0, [pc, #60] @ 102504 <__cxa_atexit@plt+0xf60d0> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ f95b0 <__cxa_atexit@plt+0xed17c> │ │ │ │ + ldr r8, [pc, #56] @ 102508 <__cxa_atexit@plt+0xf60d4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffee18 │ │ │ │ - ldrheq r0, [pc, #132] @ f9630 <__cxa_atexit@plt+0xed1fc> │ │ │ │ - bicseq r0, pc, ip, asr r8 @ │ │ │ │ + bicseq r7, lr, r4, asr r9 │ │ │ │ + ldrsheq r7, [lr, #140] @ 0x8c │ │ │ │ @ instruction: 0xffffed38 │ │ │ │ - @ instruction: 0x01b22905 │ │ │ │ - biceq sl, r9, r4, ror #28 │ │ │ │ + @ instruction: 0x01b19c20 │ │ │ │ + biceq r2, r9, ip, asr #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f9668 <__cxa_atexit@plt+0xed234> │ │ │ │ + bcc 1025c0 <__cxa_atexit@plt+0xf618c> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f9628 <__cxa_atexit@plt+0xed1f4> │ │ │ │ - ldr r8, [pc, #124] @ f9678 <__cxa_atexit@plt+0xed244> │ │ │ │ + ble 102580 <__cxa_atexit@plt+0xf614c> │ │ │ │ + ldr r8, [pc, #124] @ 1025d0 <__cxa_atexit@plt+0xf619c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f967c <__cxa_atexit@plt+0xed248> │ │ │ │ + ldr r7, [pc, #120] @ 1025d4 <__cxa_atexit@plt+0xf61a0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f9680 <__cxa_atexit@plt+0xed24c> │ │ │ │ + ldr r2, [pc, #112] @ 1025d8 <__cxa_atexit@plt+0xf61a4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f9684 <__cxa_atexit@plt+0xed250> │ │ │ │ + ldr sl, [pc, #84] @ 1025dc <__cxa_atexit@plt+0xf61a8> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f9688 <__cxa_atexit@plt+0xed254> │ │ │ │ + ldr r8, [pc, #80] @ 1025e0 <__cxa_atexit@plt+0xf61ac> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f968c <__cxa_atexit@plt+0xed258> │ │ │ │ + ldr r2, [pc, #76] @ 1025e4 <__cxa_atexit@plt+0xf61b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f9690 <__cxa_atexit@plt+0xed25c> │ │ │ │ + ldr ip, [pc, #68] @ 1025e8 <__cxa_atexit@plt+0xf61b4> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffebf4 │ │ │ │ - bicseq r0, pc, r4, ror #15 │ │ │ │ - bicseq r0, pc, ip, lsl #15 │ │ │ │ + bicseq r7, lr, r4, lsl #17 │ │ │ │ + bicseq r7, lr, ip, lsr #16 │ │ │ │ @ instruction: 0xffffea80 │ │ │ │ - @ instruction: 0x01b2283b │ │ │ │ - bicseq r0, pc, r8, asr r7 @ │ │ │ │ - bicseq r0, pc, r0, asr r7 @ │ │ │ │ + @ instruction: 0x01b19b56 │ │ │ │ + ldrsheq r7, [lr, #120] @ 0x78 │ │ │ │ + ldrsheq r7, [lr, #112] @ 0x70 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc f9730 <__cxa_atexit@plt+0xed2fc> │ │ │ │ + bcc 102688 <__cxa_atexit@plt+0xf6254> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r7, #3] │ │ │ │ add r9, r6, #4 │ │ │ │ cmp r0, #10 │ │ │ │ - ble f9704 <__cxa_atexit@plt+0xed2d0> │ │ │ │ - ldr lr, [pc, #116] @ f9740 <__cxa_atexit@plt+0xed30c> │ │ │ │ + ble 10265c <__cxa_atexit@plt+0xf6228> │ │ │ │ + ldr lr, [pc, #116] @ 102698 <__cxa_atexit@plt+0xf6264> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #112] @ f9744 <__cxa_atexit@plt+0xed310> │ │ │ │ + ldr r0, [pc, #112] @ 10269c <__cxa_atexit@plt+0xf6268> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #104] @ f9748 <__cxa_atexit@plt+0xed314> │ │ │ │ + ldr r7, [pc, #104] @ 1026a0 <__cxa_atexit@plt+0xf626c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r6, #12 │ │ │ │ stm r8, {r1, r2, r7} │ │ │ │ str r0, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str lr, [r6, #4] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #16 │ │ │ │ - ldr r0, [pc, #60] @ f974c <__cxa_atexit@plt+0xed318> │ │ │ │ + ldr r0, [pc, #60] @ 1026a4 <__cxa_atexit@plt+0xf6270> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r8, [pc, #56] @ f9750 <__cxa_atexit@plt+0xed31c> │ │ │ │ + ldr r8, [pc, #56] @ 1026a8 <__cxa_atexit@plt+0xf6274> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r0, [r6, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe958 │ │ │ │ - bicseq r0, pc, r4, lsl r7 @ │ │ │ │ - ldrheq r0, [pc, #108] @ f97bc <__cxa_atexit@plt+0xed388> │ │ │ │ + ldrheq r7, [lr, #116] @ 0x74 │ │ │ │ + bicseq r7, lr, ip, asr r7 │ │ │ │ @ instruction: 0xffffe78c │ │ │ │ - @ instruction: 0x01b2274f │ │ │ │ - biceq sl, r9, r4, asr #25 │ │ │ │ + @ instruction: 0x01b19a6a │ │ │ │ + biceq r2, r9, ip, lsr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f9808 <__cxa_atexit@plt+0xed3d4> │ │ │ │ + bcc 102760 <__cxa_atexit@plt+0xf632c> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f97c8 <__cxa_atexit@plt+0xed394> │ │ │ │ - ldr r8, [pc, #124] @ f9818 <__cxa_atexit@plt+0xed3e4> │ │ │ │ + ble 102720 <__cxa_atexit@plt+0xf62ec> │ │ │ │ + ldr r8, [pc, #124] @ 102770 <__cxa_atexit@plt+0xf633c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f981c <__cxa_atexit@plt+0xed3e8> │ │ │ │ + ldr r7, [pc, #120] @ 102774 <__cxa_atexit@plt+0xf6340> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f9820 <__cxa_atexit@plt+0xed3ec> │ │ │ │ + ldr r2, [pc, #112] @ 102778 <__cxa_atexit@plt+0xf6344> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f9824 <__cxa_atexit@plt+0xed3f0> │ │ │ │ + ldr sl, [pc, #84] @ 10277c <__cxa_atexit@plt+0xf6348> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f9828 <__cxa_atexit@plt+0xed3f4> │ │ │ │ + ldr r8, [pc, #80] @ 102780 <__cxa_atexit@plt+0xf634c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f982c <__cxa_atexit@plt+0xed3f8> │ │ │ │ + ldr r2, [pc, #76] @ 102784 <__cxa_atexit@plt+0xf6350> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f9830 <__cxa_atexit@plt+0xed3fc> │ │ │ │ + ldr ip, [pc, #68] @ 102788 <__cxa_atexit@plt+0xf6354> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe64c │ │ │ │ - bicseq r0, pc, r4, asr #12 │ │ │ │ - bicseq r0, pc, ip, ror #11 │ │ │ │ + bicseq r7, lr, r4, ror #13 │ │ │ │ + bicseq r7, lr, ip, lsl #13 │ │ │ │ @ instruction: 0xffffe4d8 │ │ │ │ - @ instruction: 0x01b22681 │ │ │ │ - ldrheq r0, [pc, #88] @ f988c <__cxa_atexit@plt+0xed458> │ │ │ │ - ldrheq r0, [pc, #80] @ f9888 <__cxa_atexit@plt+0xed454> │ │ │ │ - biceq sl, r9, r4, ror #23 │ │ │ │ + @ instruction: 0x01b1999c │ │ │ │ + bicseq r7, lr, r8, asr r6 │ │ │ │ + bicseq r7, lr, r0, asr r6 │ │ │ │ + biceq r2, r9, ip, asr #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f98e8 <__cxa_atexit@plt+0xed4b4> │ │ │ │ + bcc 102840 <__cxa_atexit@plt+0xf640c> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f98a8 <__cxa_atexit@plt+0xed474> │ │ │ │ - ldr r8, [pc, #124] @ f98f8 <__cxa_atexit@plt+0xed4c4> │ │ │ │ + ble 102800 <__cxa_atexit@plt+0xf63cc> │ │ │ │ + ldr r8, [pc, #124] @ 102850 <__cxa_atexit@plt+0xf641c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f98fc <__cxa_atexit@plt+0xed4c8> │ │ │ │ + ldr r7, [pc, #120] @ 102854 <__cxa_atexit@plt+0xf6420> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f9900 <__cxa_atexit@plt+0xed4cc> │ │ │ │ + ldr r2, [pc, #112] @ 102858 <__cxa_atexit@plt+0xf6424> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f9904 <__cxa_atexit@plt+0xed4d0> │ │ │ │ + ldr sl, [pc, #84] @ 10285c <__cxa_atexit@plt+0xf6428> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f9908 <__cxa_atexit@plt+0xed4d4> │ │ │ │ + ldr r8, [pc, #80] @ 102860 <__cxa_atexit@plt+0xf642c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f990c <__cxa_atexit@plt+0xed4d8> │ │ │ │ + ldr r2, [pc, #76] @ 102864 <__cxa_atexit@plt+0xf6430> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f9910 <__cxa_atexit@plt+0xed4dc> │ │ │ │ + ldr ip, [pc, #68] @ 102868 <__cxa_atexit@plt+0xf6434> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe374 │ │ │ │ - bicseq r0, pc, r4, ror #10 │ │ │ │ - bicseq r0, pc, ip, lsl #10 │ │ │ │ + bicseq r7, lr, r4, lsl #12 │ │ │ │ + bicseq r7, lr, ip, lsr #11 │ │ │ │ @ instruction: 0xffffe200 │ │ │ │ - @ instruction: 0x01b22596 │ │ │ │ - ldrsbeq r0, [pc, #72] @ f995c <__cxa_atexit@plt+0xed528> │ │ │ │ - ldrsbeq r0, [pc, #64] @ f9958 <__cxa_atexit@plt+0xed524> │ │ │ │ - biceq sl, r9, r4, lsl #22 │ │ │ │ + @ instruction: 0x01b198b1 │ │ │ │ + bicseq r7, lr, r8, ror r5 │ │ │ │ + bicseq r7, lr, r0, ror r5 │ │ │ │ + biceq r2, r9, ip, ror #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f99c8 <__cxa_atexit@plt+0xed594> │ │ │ │ + bcc 102920 <__cxa_atexit@plt+0xf64ec> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f9988 <__cxa_atexit@plt+0xed554> │ │ │ │ - ldr r8, [pc, #124] @ f99d8 <__cxa_atexit@plt+0xed5a4> │ │ │ │ + ble 1028e0 <__cxa_atexit@plt+0xf64ac> │ │ │ │ + ldr r8, [pc, #124] @ 102930 <__cxa_atexit@plt+0xf64fc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f99dc <__cxa_atexit@plt+0xed5a8> │ │ │ │ + ldr r7, [pc, #120] @ 102934 <__cxa_atexit@plt+0xf6500> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f99e0 <__cxa_atexit@plt+0xed5ac> │ │ │ │ + ldr r2, [pc, #112] @ 102938 <__cxa_atexit@plt+0xf6504> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f99e4 <__cxa_atexit@plt+0xed5b0> │ │ │ │ + ldr sl, [pc, #84] @ 10293c <__cxa_atexit@plt+0xf6508> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f99e8 <__cxa_atexit@plt+0xed5b4> │ │ │ │ + ldr r8, [pc, #80] @ 102940 <__cxa_atexit@plt+0xf650c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f99ec <__cxa_atexit@plt+0xed5b8> │ │ │ │ + ldr r2, [pc, #76] @ 102944 <__cxa_atexit@plt+0xf6510> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f99f0 <__cxa_atexit@plt+0xed5bc> │ │ │ │ + ldr ip, [pc, #68] @ 102948 <__cxa_atexit@plt+0xf6514> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffe09c │ │ │ │ - bicseq r0, pc, r4, lsl #9 │ │ │ │ - bicseq r0, pc, ip, lsr #8 │ │ │ │ + bicseq r7, lr, r4, lsr #10 │ │ │ │ + bicseq r7, lr, ip, asr #9 │ │ │ │ @ instruction: 0xffffdf28 │ │ │ │ - @ instruction: 0x01b224b0 │ │ │ │ - ldrsheq r0, [pc, #56] @ f9a2c <__cxa_atexit@plt+0xed5f8> │ │ │ │ - ldrsheq r0, [pc, #48] @ f9a28 <__cxa_atexit@plt+0xed5f4> │ │ │ │ - biceq sl, r9, r4, lsr #20 │ │ │ │ + @ instruction: 0x01b197cb │ │ │ │ + @ instruction: 0x01de7498 │ │ │ │ + @ instruction: 0x01de7490 │ │ │ │ + biceq r2, r9, ip, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ ldr r5, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r5, r6 │ │ │ │ - bcc f9aa8 <__cxa_atexit@plt+0xed674> │ │ │ │ + bcc 102a00 <__cxa_atexit@plt+0xf65cc> │ │ │ │ add r5, r2, #12 │ │ │ │ sub r9, r6, #6 │ │ │ │ ldmib r2, {r0, r1} │ │ │ │ ldr r2, [r7, #3] │ │ │ │ add lr, r3, #4 │ │ │ │ cmp r2, #10 │ │ │ │ - ble f9a68 <__cxa_atexit@plt+0xed634> │ │ │ │ - ldr r8, [pc, #124] @ f9ab8 <__cxa_atexit@plt+0xed684> │ │ │ │ + ble 1029c0 <__cxa_atexit@plt+0xf658c> │ │ │ │ + ldr r8, [pc, #124] @ 102a10 <__cxa_atexit@plt+0xf65dc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r7, [pc, #120] @ f9abc <__cxa_atexit@plt+0xed688> │ │ │ │ + ldr r7, [pc, #120] @ 102a14 <__cxa_atexit@plt+0xf65e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #112] @ f9ac0 <__cxa_atexit@plt+0xed68c> │ │ │ │ + ldr r2, [pc, #112] @ 102a18 <__cxa_atexit@plt+0xf65e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add sl, r3, #12 │ │ │ │ stm sl, {r0, r1, r2, r7, lr} │ │ │ │ ldr r0, [r5] │ │ │ │ str r8, [r3, #4] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr sl, [pc, #84] @ f9ac4 <__cxa_atexit@plt+0xed690> │ │ │ │ + ldr sl, [pc, #84] @ 102a1c <__cxa_atexit@plt+0xf65e8> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r8, [pc, #80] @ f9ac8 <__cxa_atexit@plt+0xed694> │ │ │ │ + ldr r8, [pc, #80] @ 102a20 <__cxa_atexit@plt+0xf65ec> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #76] @ f9acc <__cxa_atexit@plt+0xed698> │ │ │ │ + ldr r2, [pc, #76] @ 102a24 <__cxa_atexit@plt+0xf65f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr ip, [pc, #68] @ f9ad0 <__cxa_atexit@plt+0xed69c> │ │ │ │ + ldr ip, [pc, #68] @ 102a28 <__cxa_atexit@plt+0xf65f4> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ str ip, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str sl, [r3, #4] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r5, #28 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffddc4 │ │ │ │ - bicseq r0, pc, r4, lsr #7 │ │ │ │ - bicseq r0, pc, ip, asr #6 │ │ │ │ + bicseq r7, lr, r4, asr #8 │ │ │ │ + bicseq r7, lr, ip, ror #7 │ │ │ │ @ instruction: 0xffffdc50 │ │ │ │ - @ instruction: 0x01b223ca │ │ │ │ - bicseq r0, pc, r8, lsl r3 @ │ │ │ │ - bicseq r0, pc, r0, lsl r3 @ │ │ │ │ - biceq sl, r9, r8, asr r9 │ │ │ │ + @ instruction: 0x01b196e5 │ │ │ │ + ldrheq r7, [lr, #56] @ 0x38 │ │ │ │ + ldrheq r7, [lr, #48] @ 0x30 │ │ │ │ + biceq r1, r9, r0, asr #31 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r9, r8 │ │ │ │ - ldr r3, [pc, #8] @ f9afc <__cxa_atexit@plt+0xed6c8> │ │ │ │ + ldr r3, [pc, #8] @ 102a54 <__cxa_atexit@plt+0xf6620> │ │ │ │ add r3, pc, r3 │ │ │ │ add r8, r3, #2 │ │ │ │ b 19c2bf4 <__cxa_atexit@plt+0x19b67c0> │ │ │ │ - biceq sl, r9, r4, asr #18 │ │ │ │ - biceq sl, r9, r4, asr #18 │ │ │ │ + biceq r1, r9, ip, lsr #31 │ │ │ │ + biceq r1, r9, ip, lsr #31 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r9, r8 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi f9b64 <__cxa_atexit@plt+0xed730> │ │ │ │ - ldr r7, [pc, #100] @ f9b8c <__cxa_atexit@plt+0xed758> │ │ │ │ + bhi 102abc <__cxa_atexit@plt+0xf6688> │ │ │ │ + ldr r7, [pc, #100] @ 102ae4 <__cxa_atexit@plt+0xf66b0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ - ldr r7, [pc, #92] @ f9b90 <__cxa_atexit@plt+0xed75c> │ │ │ │ + ldr r7, [pc, #92] @ 102ae8 <__cxa_atexit@plt+0xf66b4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r3, [pc, #84] @ f9b94 <__cxa_atexit@plt+0xed760> │ │ │ │ + ldr r3, [pc, #84] @ 102aec <__cxa_atexit@plt+0xf66b8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #129 @ 0x81 │ │ │ │ stmib r5, {r3, r7} │ │ │ │ tst r9, #3 │ │ │ │ - beq f9b58 <__cxa_atexit@plt+0xed724> │ │ │ │ + beq 102ab0 <__cxa_atexit@plt+0xf667c> │ │ │ │ mov r7, r9 │ │ │ │ - b f8d28 <__cxa_atexit@plt+0xec8f4> │ │ │ │ + b 101c80 <__cxa_atexit@plt+0xf584c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ f9b98 <__cxa_atexit@plt+0xed764> │ │ │ │ + ldr r7, [pc, #44] @ 102af0 <__cxa_atexit@plt+0xf66bc> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #40] @ f9b9c <__cxa_atexit@plt+0xed768> │ │ │ │ + ldr r3, [pc, #40] @ 102af4 <__cxa_atexit@plt+0xf66c0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #129 @ 0x81 │ │ │ │ - ldr r3, [pc, #32] @ f9ba0 <__cxa_atexit@plt+0xed76c> │ │ │ │ + ldr r3, [pc, #32] @ 102af8 <__cxa_atexit@plt+0xf66c4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add sl, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff1fc │ │ │ │ - bicseq r0, pc, r4, lsr r2 @ │ │ │ │ - bicseq r0, pc, r8, ror r2 @ │ │ │ │ - biceq sl, r9, r4, ror #17 │ │ │ │ - bicseq r0, pc, r4, asr #4 │ │ │ │ - bicseq r0, pc, r8, ror #3 │ │ │ │ + ldrsbeq r7, [lr, #36] @ 0x24 │ │ │ │ + bicseq r7, lr, r8, lsl r3 │ │ │ │ + biceq r1, r9, ip, asr #30 │ │ │ │ + bicseq r7, lr, r4, ror #5 │ │ │ │ + bicseq r7, lr, r8, lsl #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9bdc <__cxa_atexit@plt+0xed7a8> │ │ │ │ - ldr r3, [pc, #40] @ f9bf4 <__cxa_atexit@plt+0xed7c0> │ │ │ │ + bcc 102b34 <__cxa_atexit@plt+0xf6700> │ │ │ │ + ldr r3, [pc, #40] @ 102b4c <__cxa_atexit@plt+0xf6718> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9bf8 <__cxa_atexit@plt+0xed7c4> │ │ │ │ + ldr r7, [pc, #20] @ 102b50 <__cxa_atexit@plt+0xf671c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r0, asr #12 │ │ │ │ - ldrdeq sl, [r9, #200] @ 0xc8 │ │ │ │ + bicseq r7, lr, ip, lsl #14 │ │ │ │ + biceq r2, r9, r0, asr #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9c34 <__cxa_atexit@plt+0xed800> │ │ │ │ - ldr r3, [pc, #40] @ f9c4c <__cxa_atexit@plt+0xed818> │ │ │ │ + bcc 102b8c <__cxa_atexit@plt+0xf6758> │ │ │ │ + ldr r3, [pc, #40] @ 102ba4 <__cxa_atexit@plt+0xf6770> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9c50 <__cxa_atexit@plt+0xed81c> │ │ │ │ + ldr r7, [pc, #20] @ 102ba8 <__cxa_atexit@plt+0xf6774> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r4, ror #11 │ │ │ │ - biceq sl, r9, r4, lsl #25 │ │ │ │ + ldrheq r7, [lr, #96] @ 0x60 │ │ │ │ + biceq r2, r9, ip, ror #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9c8c <__cxa_atexit@plt+0xed858> │ │ │ │ - ldr r3, [pc, #40] @ f9ca4 <__cxa_atexit@plt+0xed870> │ │ │ │ + bcc 102be4 <__cxa_atexit@plt+0xf67b0> │ │ │ │ + ldr r3, [pc, #40] @ 102bfc <__cxa_atexit@plt+0xf67c8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9ca8 <__cxa_atexit@plt+0xed874> │ │ │ │ + ldr r7, [pc, #20] @ 102c00 <__cxa_atexit@plt+0xf67cc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r8, lsl #11 │ │ │ │ - biceq sl, r9, r8, lsr ip │ │ │ │ + bicseq r7, lr, r4, asr r6 │ │ │ │ + biceq r2, r9, r0, lsr #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9ce4 <__cxa_atexit@plt+0xed8b0> │ │ │ │ - ldr r3, [pc, #40] @ f9cfc <__cxa_atexit@plt+0xed8c8> │ │ │ │ + bcc 102c3c <__cxa_atexit@plt+0xf6808> │ │ │ │ + ldr r3, [pc, #40] @ 102c54 <__cxa_atexit@plt+0xf6820> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9d00 <__cxa_atexit@plt+0xed8cc> │ │ │ │ + ldr r7, [pc, #20] @ 102c58 <__cxa_atexit@plt+0xf6824> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, ip, lsr #10 │ │ │ │ - biceq sl, r9, r4, ror #23 │ │ │ │ + ldrsheq r7, [lr, #88] @ 0x58 │ │ │ │ + biceq r2, r9, ip, asr #4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9d3c <__cxa_atexit@plt+0xed908> │ │ │ │ - ldr r3, [pc, #40] @ f9d54 <__cxa_atexit@plt+0xed920> │ │ │ │ + bcc 102c94 <__cxa_atexit@plt+0xf6860> │ │ │ │ + ldr r3, [pc, #40] @ 102cac <__cxa_atexit@plt+0xf6878> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9d58 <__cxa_atexit@plt+0xed924> │ │ │ │ + ldr r7, [pc, #20] @ 102cb0 <__cxa_atexit@plt+0xf687c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r0, [pc, #64] @ f9d9c <__cxa_atexit@plt+0xed968> │ │ │ │ - @ instruction: 0x01c9ab94 │ │ │ │ + @ instruction: 0x01de759c │ │ │ │ + strdeq r2, [r9, #28] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9d94 <__cxa_atexit@plt+0xed960> │ │ │ │ - ldr r3, [pc, #40] @ f9dac <__cxa_atexit@plt+0xed978> │ │ │ │ + bcc 102cec <__cxa_atexit@plt+0xf68b8> │ │ │ │ + ldr r3, [pc, #40] @ 102d04 <__cxa_atexit@plt+0xf68d0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9db0 <__cxa_atexit@plt+0xed97c> │ │ │ │ + ldr r7, [pc, #20] @ 102d08 <__cxa_atexit@plt+0xf68d4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r4, ror r4 @ │ │ │ │ - biceq sl, r9, r0, asr #22 │ │ │ │ + bicseq r7, lr, r0, asr #10 │ │ │ │ + biceq r2, r9, r8, lsr #3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9dec <__cxa_atexit@plt+0xed9b8> │ │ │ │ - ldr r3, [pc, #40] @ f9e04 <__cxa_atexit@plt+0xed9d0> │ │ │ │ + bcc 102d44 <__cxa_atexit@plt+0xf6910> │ │ │ │ + ldr r3, [pc, #40] @ 102d5c <__cxa_atexit@plt+0xf6928> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9e08 <__cxa_atexit@plt+0xed9d4> │ │ │ │ + ldr r7, [pc, #20] @ 102d60 <__cxa_atexit@plt+0xf692c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r8, lsl r4 @ │ │ │ │ - strdeq sl, [r9, #160] @ 0xa0 │ │ │ │ + bicseq r7, lr, r4, ror #9 │ │ │ │ + biceq r2, r9, r8, asr r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9e44 <__cxa_atexit@plt+0xeda10> │ │ │ │ - ldr r3, [pc, #40] @ f9e5c <__cxa_atexit@plt+0xeda28> │ │ │ │ + bcc 102d9c <__cxa_atexit@plt+0xf6968> │ │ │ │ + ldr r3, [pc, #40] @ 102db4 <__cxa_atexit@plt+0xf6980> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9e60 <__cxa_atexit@plt+0xeda2c> │ │ │ │ + ldr r7, [pc, #20] @ 102db8 <__cxa_atexit@plt+0xf6984> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldrheq r0, [pc, #60] @ f9ea0 <__cxa_atexit@plt+0xeda6c> │ │ │ │ - @ instruction: 0x01c9aa9c │ │ │ │ + bicseq r7, lr, r8, lsl #9 │ │ │ │ + biceq r2, r9, r4, lsl #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9e9c <__cxa_atexit@plt+0xeda68> │ │ │ │ - ldr r3, [pc, #40] @ f9eb4 <__cxa_atexit@plt+0xeda80> │ │ │ │ + bcc 102df4 <__cxa_atexit@plt+0xf69c0> │ │ │ │ + ldr r3, [pc, #40] @ 102e0c <__cxa_atexit@plt+0xf69d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9eb8 <__cxa_atexit@plt+0xeda84> │ │ │ │ + ldr r7, [pc, #20] @ 102e10 <__cxa_atexit@plt+0xf69dc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r0, ror #6 │ │ │ │ - biceq sl, r9, r8, asr #20 │ │ │ │ + bicseq r7, lr, ip, lsr #8 │ │ │ │ + strheq r2, [r9] │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9ef4 <__cxa_atexit@plt+0xedac0> │ │ │ │ - ldr r3, [pc, #40] @ f9f0c <__cxa_atexit@plt+0xedad8> │ │ │ │ + bcc 102e4c <__cxa_atexit@plt+0xf6a18> │ │ │ │ + ldr r3, [pc, #40] @ 102e64 <__cxa_atexit@plt+0xf6a30> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9f10 <__cxa_atexit@plt+0xedadc> │ │ │ │ + ldr r7, [pc, #20] @ 102e68 <__cxa_atexit@plt+0xf6a34> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r4, lsl #6 │ │ │ │ - strdeq sl, [r9, #152] @ 0x98 │ │ │ │ + ldrsbeq r7, [lr, #48] @ 0x30 │ │ │ │ + biceq r2, r9, r0, rrx │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9f4c <__cxa_atexit@plt+0xedb18> │ │ │ │ - ldr r3, [pc, #40] @ f9f64 <__cxa_atexit@plt+0xedb30> │ │ │ │ + bcc 102ea4 <__cxa_atexit@plt+0xf6a70> │ │ │ │ + ldr r3, [pc, #40] @ 102ebc <__cxa_atexit@plt+0xf6a88> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #1 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9f68 <__cxa_atexit@plt+0xedb34> │ │ │ │ + ldr r7, [pc, #20] @ 102ec0 <__cxa_atexit@plt+0xf6a8c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, r8, lsr #5 │ │ │ │ - biceq sl, r9, r4, lsr #19 │ │ │ │ + bicseq r7, lr, r4, ror r3 │ │ │ │ + biceq r2, r9, ip │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc f9fa4 <__cxa_atexit@plt+0xedb70> │ │ │ │ - ldr r3, [pc, #40] @ f9fbc <__cxa_atexit@plt+0xedb88> │ │ │ │ + bcc 102efc <__cxa_atexit@plt+0xf6ac8> │ │ │ │ + ldr r3, [pc, #40] @ 102f14 <__cxa_atexit@plt+0xf6ae0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r7, {r3, r8, r9} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r6, #5 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ f9fc0 <__cxa_atexit@plt+0xedb8c> │ │ │ │ + ldr r7, [pc, #20] @ 102f18 <__cxa_atexit@plt+0xf6ae4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - bicseq r0, pc, ip, asr #4 │ │ │ │ - biceq sl, r9, r0, asr r9 │ │ │ │ + bicseq r7, lr, r8, lsl r3 │ │ │ │ + strheq r1, [r9, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi f9ffc <__cxa_atexit@plt+0xedbc8> │ │ │ │ - ldr r2, [pc, #36] @ fa004 <__cxa_atexit@plt+0xedbd0> │ │ │ │ + bhi 102f54 <__cxa_atexit@plt+0xf6b20> │ │ │ │ + ldr r2, [pc, #36] @ 102f5c <__cxa_atexit@plt+0xf6b28> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa008 <__cxa_atexit@plt+0xedbd4> │ │ │ │ + ldr r1, [pc, #32] @ 102f60 <__cxa_atexit@plt+0xf6b2c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r9, r0, lsr r2 │ │ │ │ - bicseq pc, lr, ip, lsl #27 │ │ │ │ + @ instruction: 0x01c91898 │ │ │ │ + bicseq r6, lr, ip, lsr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa044 <__cxa_atexit@plt+0xedc10> │ │ │ │ - ldr r2, [pc, #36] @ fa04c <__cxa_atexit@plt+0xedc18> │ │ │ │ + bhi 102f9c <__cxa_atexit@plt+0xf6b68> │ │ │ │ + ldr r2, [pc, #36] @ 102fa4 <__cxa_atexit@plt+0xf6b70> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa050 <__cxa_atexit@plt+0xedc1c> │ │ │ │ + ldr r1, [pc, #32] @ 102fa8 <__cxa_atexit@plt+0xf6b74> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r9, r4, ror #3 │ │ │ │ - bicseq pc, lr, r4, asr #26 │ │ │ │ + biceq r1, r9, ip, asr #16 │ │ │ │ + bicseq r6, lr, r4, ror #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa08c <__cxa_atexit@plt+0xedc58> │ │ │ │ - ldr r2, [pc, #36] @ fa094 <__cxa_atexit@plt+0xedc60> │ │ │ │ + bhi 102fe4 <__cxa_atexit@plt+0xf6bb0> │ │ │ │ + ldr r2, [pc, #36] @ 102fec <__cxa_atexit@plt+0xf6bb8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa098 <__cxa_atexit@plt+0xedc64> │ │ │ │ + ldr r1, [pc, #32] @ 102ff0 <__cxa_atexit@plt+0xf6bbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01c9a198 │ │ │ │ - ldrsheq pc, [lr, #204] @ 0xcc @ │ │ │ │ + biceq r1, r9, r0, lsl #16 │ │ │ │ + @ instruction: 0x01de6d9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa0d4 <__cxa_atexit@plt+0xedca0> │ │ │ │ - ldr r2, [pc, #36] @ fa0dc <__cxa_atexit@plt+0xedca8> │ │ │ │ + bhi 10302c <__cxa_atexit@plt+0xf6bf8> │ │ │ │ + ldr r2, [pc, #36] @ 103034 <__cxa_atexit@plt+0xf6c00> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa0e0 <__cxa_atexit@plt+0xedcac> │ │ │ │ + ldr r1, [pc, #32] @ 103038 <__cxa_atexit@plt+0xf6c04> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r9, ip, asr #2 │ │ │ │ - ldrheq pc, [lr, #196] @ 0xc4 @ │ │ │ │ + strheq r1, [r9, #116] @ 0x74 │ │ │ │ + bicseq r6, lr, r4, asr sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa11c <__cxa_atexit@plt+0xedce8> │ │ │ │ - ldr r2, [pc, #36] @ fa124 <__cxa_atexit@plt+0xedcf0> │ │ │ │ + bhi 103074 <__cxa_atexit@plt+0xf6c40> │ │ │ │ + ldr r2, [pc, #36] @ 10307c <__cxa_atexit@plt+0xf6c48> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa128 <__cxa_atexit@plt+0xedcf4> │ │ │ │ + ldr r1, [pc, #32] @ 103080 <__cxa_atexit@plt+0xf6c4c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r9, r0, lsl #2 │ │ │ │ - bicseq pc, lr, ip, ror #24 │ │ │ │ + biceq r1, r9, r8, ror #14 │ │ │ │ + bicseq r6, lr, ip, lsl #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa164 <__cxa_atexit@plt+0xedd30> │ │ │ │ - ldr r2, [pc, #36] @ fa16c <__cxa_atexit@plt+0xedd38> │ │ │ │ + bhi 1030bc <__cxa_atexit@plt+0xf6c88> │ │ │ │ + ldr r2, [pc, #36] @ 1030c4 <__cxa_atexit@plt+0xf6c90> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa170 <__cxa_atexit@plt+0xedd3c> │ │ │ │ + ldr r1, [pc, #32] @ 1030c8 <__cxa_atexit@plt+0xf6c94> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq sl, [r9, #4] │ │ │ │ - bicseq pc, lr, r4, lsr #24 │ │ │ │ + biceq r1, r9, ip, lsl r7 │ │ │ │ + bicseq r6, lr, r4, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa1ac <__cxa_atexit@plt+0xedd78> │ │ │ │ - ldr r2, [pc, #36] @ fa1b4 <__cxa_atexit@plt+0xedd80> │ │ │ │ + bhi 103104 <__cxa_atexit@plt+0xf6cd0> │ │ │ │ + ldr r2, [pc, #36] @ 10310c <__cxa_atexit@plt+0xf6cd8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa1b8 <__cxa_atexit@plt+0xedd84> │ │ │ │ + ldr r1, [pc, #32] @ 103110 <__cxa_atexit@plt+0xf6cdc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r9, r8, rrx │ │ │ │ - ldrsbeq pc, [lr, #188] @ 0xbc @ │ │ │ │ + ldrdeq r1, [r9, #96] @ 0x60 │ │ │ │ + bicseq r6, lr, ip, ror ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa1f4 <__cxa_atexit@plt+0xeddc0> │ │ │ │ - ldr r2, [pc, #36] @ fa1fc <__cxa_atexit@plt+0xeddc8> │ │ │ │ + bhi 10314c <__cxa_atexit@plt+0xf6d18> │ │ │ │ + ldr r2, [pc, #36] @ 103154 <__cxa_atexit@plt+0xf6d20> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa200 <__cxa_atexit@plt+0xeddcc> │ │ │ │ + ldr r1, [pc, #32] @ 103158 <__cxa_atexit@plt+0xf6d24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r9, ip, lsl r0 │ │ │ │ - @ instruction: 0x01defb94 │ │ │ │ + biceq r1, r9, r4, lsl #13 │ │ │ │ + bicseq r6, lr, r4, lsr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa23c <__cxa_atexit@plt+0xede08> │ │ │ │ - ldr r2, [pc, #36] @ fa244 <__cxa_atexit@plt+0xede10> │ │ │ │ + bhi 103194 <__cxa_atexit@plt+0xf6d60> │ │ │ │ + ldr r2, [pc, #36] @ 10319c <__cxa_atexit@plt+0xf6d68> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa248 <__cxa_atexit@plt+0xede14> │ │ │ │ + ldr r1, [pc, #32] @ 1031a0 <__cxa_atexit@plt+0xf6d6c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r9, [r9, #240] @ 0xf0 │ │ │ │ - bicseq pc, lr, ip, asr #22 │ │ │ │ + biceq r1, r9, r8, lsr r6 │ │ │ │ + bicseq r6, lr, ip, ror #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa284 <__cxa_atexit@plt+0xede50> │ │ │ │ - ldr r2, [pc, #36] @ fa28c <__cxa_atexit@plt+0xede58> │ │ │ │ + bhi 1031dc <__cxa_atexit@plt+0xf6da8> │ │ │ │ + ldr r2, [pc, #36] @ 1031e4 <__cxa_atexit@plt+0xf6db0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa290 <__cxa_atexit@plt+0xede5c> │ │ │ │ + ldr r1, [pc, #32] @ 1031e8 <__cxa_atexit@plt+0xf6db4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, r9, r4, lsl #31 │ │ │ │ - bicseq pc, lr, r4, lsl #22 │ │ │ │ + biceq r1, r9, ip, ror #11 │ │ │ │ + bicseq r6, lr, r4, lsr #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa2cc <__cxa_atexit@plt+0xede98> │ │ │ │ - ldr r2, [pc, #36] @ fa2d4 <__cxa_atexit@plt+0xedea0> │ │ │ │ + bhi 103224 <__cxa_atexit@plt+0xf6df0> │ │ │ │ + ldr r2, [pc, #36] @ 10322c <__cxa_atexit@plt+0xf6df8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa2d8 <__cxa_atexit@plt+0xedea4> │ │ │ │ + ldr r1, [pc, #32] @ 103230 <__cxa_atexit@plt+0xf6dfc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, r9, r8, lsr pc │ │ │ │ - ldrheq pc, [lr, #172] @ 0xac @ │ │ │ │ + biceq r1, r9, r0, lsr #11 │ │ │ │ + bicseq r6, lr, ip, asr fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa314 <__cxa_atexit@plt+0xedee0> │ │ │ │ - ldr r2, [pc, #36] @ fa31c <__cxa_atexit@plt+0xedee8> │ │ │ │ + bhi 10326c <__cxa_atexit@plt+0xf6e38> │ │ │ │ + ldr r2, [pc, #36] @ 103274 <__cxa_atexit@plt+0xf6e40> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fa320 <__cxa_atexit@plt+0xedeec> │ │ │ │ + ldr r1, [pc, #32] @ 103278 <__cxa_atexit@plt+0xf6e44> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, r9, ip, ror #29 │ │ │ │ - bicseq pc, lr, r4, ror sl @ │ │ │ │ - biceq sl, r9, ip, asr r6 │ │ │ │ + biceq r1, r9, r4, asr r5 │ │ │ │ + bicseq r6, lr, r4, lsl fp │ │ │ │ + biceq r1, r9, r4, asr #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa388 <__cxa_atexit@plt+0xedf54> │ │ │ │ + bhi 1032e0 <__cxa_atexit@plt+0xf6eac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fa394 <__cxa_atexit@plt+0xedf60> │ │ │ │ - ldr r1, [pc, #76] @ fa3a4 <__cxa_atexit@plt+0xedf70> │ │ │ │ + bcc 1032ec <__cxa_atexit@plt+0xf6eb8> │ │ │ │ + ldr r1, [pc, #76] @ 1032fc <__cxa_atexit@plt+0xf6ec8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #72] @ fa3a8 <__cxa_atexit@plt+0xedf74> │ │ │ │ + ldr r2, [pc, #72] @ 103300 <__cxa_atexit@plt+0xf6ecc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ fa3ac <__cxa_atexit@plt+0xedf78> │ │ │ │ + ldr r8, [pc, #56] @ 103304 <__cxa_atexit@plt+0xf6ed0> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - bicseq pc, lr, r4, lsl sl @ │ │ │ │ - biceq sl, r9, r4, lsl r6 │ │ │ │ - biceq sl, r9, r0, ror #10 │ │ │ │ + ldrheq r6, [lr, #164] @ 0xa4 │ │ │ │ + biceq r1, r9, ip, ror ip │ │ │ │ + biceq r1, r9, r8, asr #23 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fa3f8 <__cxa_atexit@plt+0xedfc4> │ │ │ │ - ldr r7, [pc, #52] @ fa408 <__cxa_atexit@plt+0xedfd4> │ │ │ │ + bhi 103350 <__cxa_atexit@plt+0xf6f1c> │ │ │ │ + ldr r7, [pc, #52] @ 103360 <__cxa_atexit@plt+0xf6f2c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq fa3ec <__cxa_atexit@plt+0xedfb8> │ │ │ │ + beq 103344 <__cxa_atexit@plt+0xf6f10> │ │ │ │ mov r7, sl │ │ │ │ - b fa41c <__cxa_atexit@plt+0xedfe8> │ │ │ │ + b 103374 <__cxa_atexit@plt+0xf6f40> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ fa40c <__cxa_atexit@plt+0xedfd8> │ │ │ │ + ldr r7, [pc, #12] @ 103364 <__cxa_atexit@plt+0xf6f30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq sl, r9, r0, lsl #11 │ │ │ │ - biceq sl, r9, r4, lsl #10 │ │ │ │ + biceq r1, r9, r8, ror #23 │ │ │ │ + biceq r1, r9, ip, ror #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #88] @ fa480 <__cxa_atexit@plt+0xee04c> │ │ │ │ + ldr r2, [pc, #88] @ 1033d8 <__cxa_atexit@plt+0xf6fa4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq fa464 <__cxa_atexit@plt+0xee030> │ │ │ │ + beq 1033bc <__cxa_atexit@plt+0xf6f88> │ │ │ │ cmp r2, #1 │ │ │ │ - bne fa470 <__cxa_atexit@plt+0xee03c> │ │ │ │ - ldr r3, [pc, #52] @ fa484 <__cxa_atexit@plt+0xee050> │ │ │ │ + bne 1033c8 <__cxa_atexit@plt+0xf6f94> │ │ │ │ + ldr r3, [pc, #52] @ 1033dc <__cxa_atexit@plt+0xf6fa8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq fa478 <__cxa_atexit@plt+0xee044> │ │ │ │ - b fa4e4 <__cxa_atexit@plt+0xee0b0> │ │ │ │ + beq 1033d0 <__cxa_atexit@plt+0xf6f9c> │ │ │ │ + b 10343c <__cxa_atexit@plt+0xf7008> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r8, [r5], #12 │ │ │ │ b 1570440 <__cxa_atexit@plt+0x156400c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ muleq r0, r0, r0 │ │ │ │ - biceq sl, r9, ip, lsl #9 │ │ │ │ + strdeq r1, [r9, #164] @ 0xa4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne fa4c0 <__cxa_atexit@plt+0xee08c> │ │ │ │ + bne 103418 <__cxa_atexit@plt+0xf6fe4> │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r3, [pc, #40] @ fa4d4 <__cxa_atexit@plt+0xee0a0> │ │ │ │ + ldr r3, [pc, #40] @ 10342c <__cxa_atexit@plt+0xf6ff8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq fa4cc <__cxa_atexit@plt+0xee098> │ │ │ │ - b fa4e4 <__cxa_atexit@plt+0xee0b0> │ │ │ │ + beq 103424 <__cxa_atexit@plt+0xf6ff0> │ │ │ │ + b 10343c <__cxa_atexit@plt+0xf7008> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1570440 <__cxa_atexit@plt+0x156400c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq sl, r9, r4, lsr #8 │ │ │ │ + biceq r1, r9, ip, lsl #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc fa6b0 <__cxa_atexit@plt+0xee27c> │ │ │ │ + bcc 103608 <__cxa_atexit@plt+0xf71d4> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ sub r2, r7, #1 │ │ │ │ cmp r2, #16 │ │ │ │ - bhi fa624 <__cxa_atexit@plt+0xee1f0> │ │ │ │ + bhi 10357c <__cxa_atexit@plt+0xf7148> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r1, pc, #4 │ │ │ │ ldr r2, [r1, r2, lsl #2] │ │ │ │ add pc, r1, r2 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @@ -243784,413 +252958,413 @@ │ │ │ │ andeq r0, r0, r8, asr #2 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r0, r0, lsr #2 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldr r6, [pc, #344] @ fa6c0 <__cxa_atexit@plt+0xee28c> │ │ │ │ + ldr r6, [pc, #344] @ 103618 <__cxa_atexit@plt+0xf71e4> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa690 <__cxa_atexit@plt+0xee25c> │ │ │ │ - ldr r2, [pc, #412] @ fa710 <__cxa_atexit@plt+0xee2dc> │ │ │ │ + b 1035e8 <__cxa_atexit@plt+0xf71b4> │ │ │ │ + ldr r2, [pc, #412] @ 103668 <__cxa_atexit@plt+0xf7234> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #408] @ fa714 <__cxa_atexit@plt+0xee2e0> │ │ │ │ + ldr r8, [pc, #408] @ 10366c <__cxa_atexit@plt+0xf7238> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ str r3, [r9, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r6, [pc, #364] @ fa704 <__cxa_atexit@plt+0xee2d0> │ │ │ │ + ldr r6, [pc, #364] @ 10365c <__cxa_atexit@plt+0xf7228> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa5e0 <__cxa_atexit@plt+0xee1ac> │ │ │ │ - ldr r6, [pc, #340] @ fa6f8 <__cxa_atexit@plt+0xee2c4> │ │ │ │ + b 103538 <__cxa_atexit@plt+0xf7104> │ │ │ │ + ldr r6, [pc, #340] @ 103650 <__cxa_atexit@plt+0xf721c> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa690 <__cxa_atexit@plt+0xee25c> │ │ │ │ - ldr r6, [pc, #292] @ fa6d4 <__cxa_atexit@plt+0xee2a0> │ │ │ │ + b 1035e8 <__cxa_atexit@plt+0xf71b4> │ │ │ │ + ldr r6, [pc, #292] @ 10362c <__cxa_atexit@plt+0xf71f8> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa690 <__cxa_atexit@plt+0xee25c> │ │ │ │ - ldr r6, [pc, #320] @ fa6fc <__cxa_atexit@plt+0xee2c8> │ │ │ │ + b 1035e8 <__cxa_atexit@plt+0xf71b4> │ │ │ │ + ldr r6, [pc, #320] @ 103654 <__cxa_atexit@plt+0xf7220> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa690 <__cxa_atexit@plt+0xee25c> │ │ │ │ - ldr r7, [pc, #292] @ fa6ec <__cxa_atexit@plt+0xee2b8> │ │ │ │ + b 1035e8 <__cxa_atexit@plt+0xf71b4> │ │ │ │ + ldr r7, [pc, #292] @ 103644 <__cxa_atexit@plt+0xf7210> │ │ │ │ add r7, pc, r7 │ │ │ │ - b fa650 <__cxa_atexit@plt+0xee21c> │ │ │ │ - ldr r7, [pc, #248] @ fa6cc <__cxa_atexit@plt+0xee298> │ │ │ │ + b 1035a8 <__cxa_atexit@plt+0xf7174> │ │ │ │ + ldr r7, [pc, #248] @ 103624 <__cxa_atexit@plt+0xf71f0> │ │ │ │ add r7, pc, r7 │ │ │ │ - b fa650 <__cxa_atexit@plt+0xee21c> │ │ │ │ - ldr r6, [pc, #300] @ fa70c <__cxa_atexit@plt+0xee2d8> │ │ │ │ + b 1035a8 <__cxa_atexit@plt+0xf7174> │ │ │ │ + ldr r6, [pc, #300] @ 103664 <__cxa_atexit@plt+0xf7230> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r8, [pc, #288] @ fa708 <__cxa_atexit@plt+0xee2d4> │ │ │ │ + ldr r8, [pc, #288] @ 103660 <__cxa_atexit@plt+0xf722c> │ │ │ │ add r8, pc, r8 │ │ │ │ - b fa674 <__cxa_atexit@plt+0xee240> │ │ │ │ - ldr r7, [pc, #220] @ fa6d0 <__cxa_atexit@plt+0xee29c> │ │ │ │ + b 1035cc <__cxa_atexit@plt+0xf7198> │ │ │ │ + ldr r7, [pc, #220] @ 103628 <__cxa_atexit@plt+0xf71f4> │ │ │ │ add r7, pc, r7 │ │ │ │ - b fa650 <__cxa_atexit@plt+0xee21c> │ │ │ │ - ldr r6, [pc, #224] @ fa6e0 <__cxa_atexit@plt+0xee2ac> │ │ │ │ + b 1035a8 <__cxa_atexit@plt+0xf7174> │ │ │ │ + ldr r6, [pc, #224] @ 103638 <__cxa_atexit@plt+0xf7204> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r9, #4]! │ │ │ │ mov r6, r9 │ │ │ │ str r3, [r6, #8]! │ │ │ │ - ldr r3, [pc, #208] @ fa6e4 <__cxa_atexit@plt+0xee2b0> │ │ │ │ + ldr r3, [pc, #208] @ 10363c <__cxa_atexit@plt+0xf7208> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - b fa6a4 <__cxa_atexit@plt+0xee270> │ │ │ │ - ldr r6, [pc, #168] @ fa6c8 <__cxa_atexit@plt+0xee294> │ │ │ │ + b 1035fc <__cxa_atexit@plt+0xf71c8> │ │ │ │ + ldr r6, [pc, #168] @ 103620 <__cxa_atexit@plt+0xf71ec> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa690 <__cxa_atexit@plt+0xee25c> │ │ │ │ - ldr r7, [pc, #144] @ fa6bc <__cxa_atexit@plt+0xee288> │ │ │ │ + b 1035e8 <__cxa_atexit@plt+0xf71b4> │ │ │ │ + ldr r7, [pc, #144] @ 103614 <__cxa_atexit@plt+0xf71e0> │ │ │ │ add r7, pc, r7 │ │ │ │ - b fa650 <__cxa_atexit@plt+0xee21c> │ │ │ │ - ldr r6, [pc, #160] @ fa6d8 <__cxa_atexit@plt+0xee2a4> │ │ │ │ + b 1035a8 <__cxa_atexit@plt+0xf7174> │ │ │ │ + ldr r6, [pc, #160] @ 103630 <__cxa_atexit@plt+0xf71fc> │ │ │ │ add r6, pc, r6 │ │ │ │ - b fa690 <__cxa_atexit@plt+0xee25c> │ │ │ │ - ldr r7, [pc, #188] @ fa700 <__cxa_atexit@plt+0xee2cc> │ │ │ │ + b 1035e8 <__cxa_atexit@plt+0xf71b4> │ │ │ │ + ldr r7, [pc, #188] @ 103658 <__cxa_atexit@plt+0xf7224> │ │ │ │ add r7, pc, r7 │ │ │ │ - b fa650 <__cxa_atexit@plt+0xee21c> │ │ │ │ - ldr r7, [pc, #140] @ fa6dc <__cxa_atexit@plt+0xee2a8> │ │ │ │ + b 1035a8 <__cxa_atexit@plt+0xf7174> │ │ │ │ + ldr r7, [pc, #140] @ 103634 <__cxa_atexit@plt+0xf7200> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r7, #3 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ - ldr r6, [pc, #132] @ fa6f0 <__cxa_atexit@plt+0xee2bc> │ │ │ │ + ldr r6, [pc, #132] @ 103648 <__cxa_atexit@plt+0xf7214> │ │ │ │ add r6, pc, r6 │ │ │ │ - ldr r8, [pc, #128] @ fa6f4 <__cxa_atexit@plt+0xee2c0> │ │ │ │ + ldr r8, [pc, #128] @ 10364c <__cxa_atexit@plt+0xf7218> │ │ │ │ add r8, pc, r8 │ │ │ │ str r6, [r9, #4]! │ │ │ │ mov r6, r9 │ │ │ │ str r3, [r6, #8]! │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r6, [pc, #88] @ fa6e8 <__cxa_atexit@plt+0xee2b4> │ │ │ │ + ldr r6, [pc, #88] @ 103640 <__cxa_atexit@plt+0xf720c> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r9, #4]! │ │ │ │ mov r6, r9 │ │ │ │ str r3, [r6, #8]! │ │ │ │ - ldr r3, [pc, #32] @ fa6c4 <__cxa_atexit@plt+0xee290> │ │ │ │ + ldr r3, [pc, #32] @ 10361c <__cxa_atexit@plt+0xf71e8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq sl, [r9, #36] @ 0x24 │ │ │ │ + biceq r1, r9, ip, lsr r9 │ │ │ │ @ instruction: 0xfffffa60 │ │ │ │ - bicseq pc, lr, r0, lsl r8 @ │ │ │ │ + ldrheq r6, [lr, #128] @ 0x80 │ │ │ │ @ instruction: 0xfffff9f0 │ │ │ │ - strdeq sl, [r9, #32] │ │ │ │ - ldrdeq sl, [r9, #36] @ 0x24 │ │ │ │ + biceq r1, r9, r8, asr r9 │ │ │ │ + biceq r1, r9, ip, lsr r9 │ │ │ │ @ instruction: 0xfffffaa8 │ │ │ │ @ instruction: 0xfffffa68 │ │ │ │ - biceq sl, r9, r4, lsl #5 │ │ │ │ + biceq r1, r9, ip, ror #17 │ │ │ │ @ instruction: 0xfffffae8 │ │ │ │ - ldrheq pc, [lr, #128] @ 0x80 @ │ │ │ │ + bicseq r6, lr, r0, asr r9 │ │ │ │ @ instruction: 0xfffffaa0 │ │ │ │ - biceq sl, r9, r8, lsl r3 │ │ │ │ + biceq r1, r9, r0, lsl #19 │ │ │ │ @ instruction: 0xfffffb0c │ │ │ │ - biceq r9, r9, r4, ror #10 │ │ │ │ + biceq r0, r9, ip, asr #23 │ │ │ │ @ instruction: 0xfffffc1c │ │ │ │ @ instruction: 0xfffffc4c │ │ │ │ - biceq sl, r9, ip, lsr #5 │ │ │ │ + biceq r1, r9, r4, lsl r9 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ - biceq sl, r9, r0, lsr #7 │ │ │ │ + biceq r1, r9, r8, lsl #20 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ - biceq sl, r9, ip, lsl #8 │ │ │ │ - biceq sl, r9, ip, lsl #4 │ │ │ │ + biceq r1, r9, r4, ror sl │ │ │ │ + biceq r1, r9, r4, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi fa770 <__cxa_atexit@plt+0xee33c> │ │ │ │ + bhi 1036c8 <__cxa_atexit@plt+0xf7294> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq fa768 <__cxa_atexit@plt+0xee334> │ │ │ │ - ldr r3, [pc, #44] @ fa778 <__cxa_atexit@plt+0xee344> │ │ │ │ + beq 1036c0 <__cxa_atexit@plt+0xf728c> │ │ │ │ + ldr r3, [pc, #44] @ 1036d0 <__cxa_atexit@plt+0xf729c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ fa77c <__cxa_atexit@plt+0xee348> │ │ │ │ + ldr r2, [pc, #40] @ 1036d4 <__cxa_atexit@plt+0xf72a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #1 │ │ │ │ mov r5, r9 │ │ │ │ b 15f6200 <__cxa_atexit@plt+0x15e9dcc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strdeq sl, [r9, #16] │ │ │ │ - bicseq pc, lr, r0, lsl r6 @ │ │ │ │ + biceq r1, r9, r8, asr r8 │ │ │ │ + ldrheq r6, [lr, #96] @ 0x60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa7b0 <__cxa_atexit@plt+0xee37c> │ │ │ │ + bhi 103708 <__cxa_atexit@plt+0xf72d4> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ fa7b8 <__cxa_atexit@plt+0xee384> │ │ │ │ + ldr r2, [pc, #24] @ 103710 <__cxa_atexit@plt+0xf72dc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e46cc <__cxa_atexit@plt+0x16d8298> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsbeq pc, [lr, #84] @ 0x54 @ │ │ │ │ + bicseq r6, lr, r4, ror r6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa864 <__cxa_atexit@plt+0xee430> │ │ │ │ - ldr r3, [pc, #144] @ fa86c <__cxa_atexit@plt+0xee438> │ │ │ │ + bhi 1037bc <__cxa_atexit@plt+0xf7388> │ │ │ │ + ldr r3, [pc, #144] @ 1037c4 <__cxa_atexit@plt+0xf7390> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r1, r2} │ │ │ │ tst r8, #3 │ │ │ │ - beq fa834 <__cxa_atexit@plt+0xee400> │ │ │ │ - ldr r1, [pc, #112] @ fa870 <__cxa_atexit@plt+0xee43c> │ │ │ │ + beq 10378c <__cxa_atexit@plt+0xf7358> │ │ │ │ + ldr r1, [pc, #112] @ 1037c8 <__cxa_atexit@plt+0xf7394> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r7, [r8, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ str r2, [r3, #4] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq fa844 <__cxa_atexit@plt+0xee410> │ │ │ │ + beq 10379c <__cxa_atexit@plt+0xf7368> │ │ │ │ cmp r1, #0 │ │ │ │ - bne fa85c <__cxa_atexit@plt+0xee428> │ │ │ │ + bne 1037b4 <__cxa_atexit@plt+0xf7380> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ fa874 <__cxa_atexit@plt+0xee440> │ │ │ │ + ldr r3, [pc, #40] @ 1037cc <__cxa_atexit@plt+0xf7398> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - bicseq pc, lr, r4, lsl r5 @ │ │ │ │ + ldrheq r6, [lr, #84] @ 0x54 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #84] @ fa8e4 <__cxa_atexit@plt+0xee4b0> │ │ │ │ + ldr r2, [pc, #84] @ 10383c <__cxa_atexit@plt+0xf7408> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq fa8bc <__cxa_atexit@plt+0xee488> │ │ │ │ + beq 103814 <__cxa_atexit@plt+0xf73e0> │ │ │ │ cmp r2, #0 │ │ │ │ - bne fa8d8 <__cxa_atexit@plt+0xee4a4> │ │ │ │ + bne 103830 <__cxa_atexit@plt+0xf73fc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5, #8] │ │ │ │ - ldr r3, [pc, #24] @ fa8e8 <__cxa_atexit@plt+0xee4b4> │ │ │ │ + ldr r3, [pc, #24] @ 103840 <__cxa_atexit@plt+0xf740c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4]! │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0x01def490 │ │ │ │ + bicseq r6, lr, r0, lsr r5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne fa91c <__cxa_atexit@plt+0xee4e8> │ │ │ │ - ldr r3, [pc, #32] @ fa928 <__cxa_atexit@plt+0xee4f4> │ │ │ │ + bne 103874 <__cxa_atexit@plt+0xf7440> │ │ │ │ + ldr r3, [pc, #32] @ 103880 <__cxa_atexit@plt+0xf744c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - bicseq pc, lr, r8, asr r4 @ │ │ │ │ + ldrsheq r6, [lr, #72] @ 0x48 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa998 <__cxa_atexit@plt+0xee564> │ │ │ │ + bhi 1038f0 <__cxa_atexit@plt+0xf74bc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fa9a4 <__cxa_atexit@plt+0xee570> │ │ │ │ - ldr r1, [pc, #84] @ fa9b4 <__cxa_atexit@plt+0xee580> │ │ │ │ + bcc 1038fc <__cxa_atexit@plt+0xf74c8> │ │ │ │ + ldr r1, [pc, #84] @ 10390c <__cxa_atexit@plt+0xf74d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r0, r1, #1 │ │ │ │ ldr lr, [r7, #3] │ │ │ │ - ldr r1, [pc, #72] @ fa9b8 <__cxa_atexit@plt+0xee584> │ │ │ │ + ldr r1, [pc, #72] @ 103910 <__cxa_atexit@plt+0xf74dc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r8} │ │ │ │ str r0, [r2, #12] │ │ │ │ sub r0, r6, #7 │ │ │ │ - ldr r1, [pc, #56] @ fa9bc <__cxa_atexit@plt+0xee588> │ │ │ │ + ldr r1, [pc, #56] @ 103914 <__cxa_atexit@plt+0xf74e0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, lr │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldrheq pc, [lr, #72] @ 0x48 @ │ │ │ │ - bicseq pc, lr, r4, lsr r4 @ │ │ │ │ - ldrsbeq pc, [lr, #60] @ 0x3c @ │ │ │ │ + bicseq r6, lr, r8, asr r5 │ │ │ │ + ldrsbeq r6, [lr, #68] @ 0x44 │ │ │ │ + bicseq r6, lr, ip, ror r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fa9f8 <__cxa_atexit@plt+0xee5c4> │ │ │ │ + bhi 103950 <__cxa_atexit@plt+0xf751c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ faa00 <__cxa_atexit@plt+0xee5cc> │ │ │ │ + ldr r1, [pc, #24] @ 103958 <__cxa_atexit@plt+0xf7524> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, lr, ip, lsl #7 │ │ │ │ + bicseq r6, lr, ip, lsr #8 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi faa38 <__cxa_atexit@plt+0xee604> │ │ │ │ + bhi 103990 <__cxa_atexit@plt+0xf755c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ faa40 <__cxa_atexit@plt+0xee60c> │ │ │ │ + ldr r1, [pc, #24] @ 103998 <__cxa_atexit@plt+0xf7564> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, lr, ip, asr #6 │ │ │ │ + bicseq r6, lr, ip, ror #7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi faacc <__cxa_atexit@plt+0xee698> │ │ │ │ + bhi 103a24 <__cxa_atexit@plt+0xf75f0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc faad8 <__cxa_atexit@plt+0xee6a4> │ │ │ │ - ldr lr, [pc, #116] @ faae8 <__cxa_atexit@plt+0xee6b4> │ │ │ │ + bcc 103a30 <__cxa_atexit@plt+0xf75fc> │ │ │ │ + ldr lr, [pc, #116] @ 103a40 <__cxa_atexit@plt+0xf760c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #108] @ faaec <__cxa_atexit@plt+0xee6b8> │ │ │ │ + ldr r0, [pc, #108] @ 103a44 <__cxa_atexit@plt+0xf7610> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ sub r2, r6, #7 │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r2, [pc, #80] @ faaf0 <__cxa_atexit@plt+0xee6bc> │ │ │ │ + ldr r2, [pc, #80] @ 103a48 <__cxa_atexit@plt+0xf7614> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr r5, [pc, #68] @ faaf4 <__cxa_atexit@plt+0xee6c0> │ │ │ │ + ldr r5, [pc, #68] @ 103a4c <__cxa_atexit@plt+0xf7618> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #1 │ │ │ │ - ldr r2, [pc, #60] @ faaf8 <__cxa_atexit@plt+0xee6c4> │ │ │ │ + ldr r2, [pc, #60] @ 103a50 <__cxa_atexit@plt+0xf761c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r0, r1, r2, r3, r5} │ │ │ │ mov r5, r9 │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - ldrsheq pc, [lr, #36] @ 0x24 @ │ │ │ │ - bicseq pc, lr, r0, asr #5 │ │ │ │ - bicseq pc, lr, r8, ror #6 │ │ │ │ - bicseq pc, lr, r8, ror #5 │ │ │ │ + @ instruction: 0x01de6394 │ │ │ │ + bicseq r6, lr, r0, ror #6 │ │ │ │ + bicseq r6, lr, r8, lsl #8 │ │ │ │ + bicseq r6, lr, r8, lsl #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fab30 <__cxa_atexit@plt+0xee6fc> │ │ │ │ + bhi 103a88 <__cxa_atexit@plt+0xf7654> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ fab38 <__cxa_atexit@plt+0xee704> │ │ │ │ + ldr r1, [pc, #24] @ 103a90 <__cxa_atexit@plt+0xf765c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, lr, r4, asr r2 @ │ │ │ │ + ldrsheq r6, [lr, #36] @ 0x24 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fabbc <__cxa_atexit@plt+0xee788> │ │ │ │ + bhi 103b14 <__cxa_atexit@plt+0xf76e0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fabc8 <__cxa_atexit@plt+0xee794> │ │ │ │ - ldr lr, [pc, #104] @ fabd8 <__cxa_atexit@plt+0xee7a4> │ │ │ │ + bcc 103b20 <__cxa_atexit@plt+0xf76ec> │ │ │ │ + ldr lr, [pc, #104] @ 103b30 <__cxa_atexit@plt+0xf76fc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ sub r1, r6, #7 │ │ │ │ - ldr r0, [pc, #88] @ fabdc <__cxa_atexit@plt+0xee7a8> │ │ │ │ + ldr r0, [pc, #88] @ 103b34 <__cxa_atexit@plt+0xf7700> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r1} │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr r5, [pc, #76] @ fabe0 <__cxa_atexit@plt+0xee7ac> │ │ │ │ + ldr r5, [pc, #76] @ 103b38 <__cxa_atexit@plt+0xf7704> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #2 │ │ │ │ - ldr r1, [pc, #68] @ fabe4 <__cxa_atexit@plt+0xee7b0> │ │ │ │ + ldr r1, [pc, #68] @ 103b3c <__cxa_atexit@plt+0xf7708> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r3, r5} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r9 │ │ │ │ @@ -244199,39 +253373,39 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - ldrsbeq pc, [lr, #28] @ │ │ │ │ - bicseq pc, lr, r8, asr #4 │ │ │ │ - bicseq pc, lr, r4, lsl #4 │ │ │ │ + bicseq r6, lr, ip, ror r2 │ │ │ │ + bicseq r6, lr, r8, ror #5 │ │ │ │ + bicseq r6, lr, r4, lsr #5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #20 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi fac60 <__cxa_atexit@plt+0xee82c> │ │ │ │ + bhi 103bb8 <__cxa_atexit@plt+0xf7784> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fac6c <__cxa_atexit@plt+0xee838> │ │ │ │ - ldr lr, [pc, #100] @ fac7c <__cxa_atexit@plt+0xee848> │ │ │ │ + bcc 103bc4 <__cxa_atexit@plt+0xf7790> │ │ │ │ + ldr lr, [pc, #100] @ 103bd4 <__cxa_atexit@plt+0xf77a0> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ fac80 <__cxa_atexit@plt+0xee84c> │ │ │ │ + ldr r0, [pc, #92] @ 103bd8 <__cxa_atexit@plt+0xf77a4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ sub r2, r6, #7 │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r2, [pc, #64] @ fac84 <__cxa_atexit@plt+0xee850> │ │ │ │ + ldr r2, [pc, #64] @ 103bdc <__cxa_atexit@plt+0xf77a8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str lr, [r3, #4] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r5, #-16] │ │ │ │ mov r5, r9 │ │ │ │ @@ -244240,137 +253414,137 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - bicseq pc, lr, r0, asr r1 @ │ │ │ │ - bicseq pc, lr, r4, lsl #5 │ │ │ │ + ldrsheq r6, [lr, #16] │ │ │ │ + bicseq r6, lr, r4, lsr #6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi facbc <__cxa_atexit@plt+0xee888> │ │ │ │ + bhi 103c14 <__cxa_atexit@plt+0xf77e0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ facc4 <__cxa_atexit@plt+0xee890> │ │ │ │ + ldr r1, [pc, #24] @ 103c1c <__cxa_atexit@plt+0xf77e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, lr, r8, asr #1 │ │ │ │ + bicseq r6, lr, r8, ror #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, r8 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fad4c <__cxa_atexit@plt+0xee918> │ │ │ │ - ldr lr, [pc, #108] @ fad54 <__cxa_atexit@plt+0xee920> │ │ │ │ + bhi 103ca4 <__cxa_atexit@plt+0xf7870> │ │ │ │ + ldr lr, [pc, #108] @ 103cac <__cxa_atexit@plt+0xf7878> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r3, [r7, #15] │ │ │ │ mov r7, r5 │ │ │ │ str lr, [r7, #-20]! @ 0xffffffec │ │ │ │ stmib r7, {r0, r2, r3} │ │ │ │ str r1, [r7, #16] │ │ │ │ tst r8, #3 │ │ │ │ - beq fad34 <__cxa_atexit@plt+0xee900> │ │ │ │ - ldr r3, [pc, #64] @ fad58 <__cxa_atexit@plt+0xee924> │ │ │ │ + beq 103c8c <__cxa_atexit@plt+0xf7858> │ │ │ │ + ldr r3, [pc, #64] @ 103cb0 <__cxa_atexit@plt+0xf787c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r7, [r8, #7] │ │ │ │ str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq fad44 <__cxa_atexit@plt+0xee910> │ │ │ │ - b fad9c <__cxa_atexit@plt+0xee968> │ │ │ │ + beq 103c9c <__cxa_atexit@plt+0xf7868> │ │ │ │ + b 103cf4 <__cxa_atexit@plt+0xf78c0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #28] @ fad90 <__cxa_atexit@plt+0xee95c> │ │ │ │ + ldr r2, [pc, #28] @ 103ce8 <__cxa_atexit@plt+0xf78b4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq fad88 <__cxa_atexit@plt+0xee954> │ │ │ │ - b fad9c <__cxa_atexit@plt+0xee968> │ │ │ │ + beq 103ce0 <__cxa_atexit@plt+0xf78ac> │ │ │ │ + b 103cf4 <__cxa_atexit@plt+0xf78c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov ip, fp │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #12]! │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ ldr sl, [r3, #-8] │ │ │ │ mov r2, r3 │ │ │ │ ldr r9, [r2, #4]! │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne fae28 <__cxa_atexit@plt+0xee9f4> │ │ │ │ + bne 103d80 <__cxa_atexit@plt+0xf794c> │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc fae8c <__cxa_atexit@plt+0xeea58> │ │ │ │ - ldr lr, [pc, #232] @ faec0 <__cxa_atexit@plt+0xeea8c> │ │ │ │ + bcc 103de4 <__cxa_atexit@plt+0xf79b0> │ │ │ │ + ldr lr, [pc, #232] @ 103e18 <__cxa_atexit@plt+0xf79e4> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #228] @ faec4 <__cxa_atexit@plt+0xeea90> │ │ │ │ + ldr r0, [pc, #228] @ 103e1c <__cxa_atexit@plt+0xf79e8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub r1, r3, #7 │ │ │ │ str r0, [r5, #16] │ │ │ │ str r1, [r5, #20] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr r5, [pc, #208] @ faec8 <__cxa_atexit@plt+0xeea94> │ │ │ │ + ldr r5, [pc, #208] @ 103e20 <__cxa_atexit@plt+0xf79ec> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #2 │ │ │ │ - ldr r1, [pc, #200] @ faecc <__cxa_atexit@plt+0xeea98> │ │ │ │ + ldr r1, [pc, #200] @ 103e24 <__cxa_atexit@plt+0xf79f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r9, [r6, #8] │ │ │ │ str sl, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r5, [r6, #24] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov fp, ip │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ add r2, r6, #40 @ 0x28 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc faea0 <__cxa_atexit@plt+0xeea6c> │ │ │ │ - ldr r1, [pc, #120] @ faeb4 <__cxa_atexit@plt+0xeea80> │ │ │ │ + bcc 103df8 <__cxa_atexit@plt+0xf79c4> │ │ │ │ + ldr r1, [pc, #120] @ 103e0c <__cxa_atexit@plt+0xf79d8> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr fp, [r5, #8] │ │ │ │ ldr lr, [r5, #20] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r0, r6, #8 │ │ │ │ stm r0, {r8, r9, sl} │ │ │ │ add r0, r6, #28 │ │ │ │ stm r0, {r8, sl, lr} │ │ │ │ mov r1, r6 │ │ │ │ - ldr r0, [pc, #84] @ faeb8 <__cxa_atexit@plt+0xeea84> │ │ │ │ + ldr r0, [pc, #84] @ 103e10 <__cxa_atexit@plt+0xf79dc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r1, #20]! │ │ │ │ - ldr r0, [pc, #76] @ faebc <__cxa_atexit@plt+0xeea88> │ │ │ │ + ldr r0, [pc, #76] @ 103e14 <__cxa_atexit@plt+0xf79e0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add lr, r5, #12 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, fp │ │ │ │ mov fp, ip │ │ │ │ @@ -244383,46 +253557,46 @@ │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov fp, ip │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc0c │ │ │ │ @ instruction: 0xfffffd88 │ │ │ │ - bicseq pc, lr, r8, asr r0 @ │ │ │ │ + ldrsheq r6, [lr, #8] │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - bicseq lr, lr, r0, lsl #31 │ │ │ │ - bicseq lr, lr, r4, ror #31 │ │ │ │ - bicseq lr, lr, r0, lsr #31 │ │ │ │ + bicseq r6, lr, r0, lsr #32 │ │ │ │ + bicseq r6, lr, r4, lsl #1 │ │ │ │ + bicseq r6, lr, r0, asr #32 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #12 │ │ │ │ cmp fp, ip │ │ │ │ - bhi faf60 <__cxa_atexit@plt+0xeeb2c> │ │ │ │ + bhi 103eb8 <__cxa_atexit@plt+0xf7a84> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #40 @ 0x28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc faf6c <__cxa_atexit@plt+0xeeb38> │ │ │ │ + bcc 103ec4 <__cxa_atexit@plt+0xf7a90> │ │ │ │ ldr r1, [r7, #1] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r7, #5] │ │ │ │ ldr r0, [r7, #9] │ │ │ │ sub lr, r6, #15 │ │ │ │ mov r2, r8 │ │ │ │ - ldr r8, [pc, #96] @ faf7c <__cxa_atexit@plt+0xeeb48> │ │ │ │ + ldr r8, [pc, #96] @ 103ed4 <__cxa_atexit@plt+0xf7aa0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ stmdb r5, {r8, r9, lr} │ │ │ │ - ldr r5, [pc, #88] @ faf80 <__cxa_atexit@plt+0xeeb4c> │ │ │ │ + ldr r5, [pc, #88] @ 103ed8 <__cxa_atexit@plt+0xf7aa4> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #4]! │ │ │ │ str r2, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ - ldr r5, [pc, #68] @ faf84 <__cxa_atexit@plt+0xeeb50> │ │ │ │ + ldr r5, [pc, #68] @ 103edc <__cxa_atexit@plt+0xf7aa8> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #20] │ │ │ │ add lr, r3, #24 │ │ │ │ stm lr, {r1, r3, fp} │ │ │ │ str sl, [r3, #36] @ 0x24 │ │ │ │ mov r5, ip │ │ │ │ mov r8, r1 │ │ │ │ @@ -244431,123 +253605,123 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq lr, lr, ip, lsr #31 │ │ │ │ + bicseq r6, lr, ip, asr #32 │ │ │ │ @ instruction: 0xfffffa9c │ │ │ │ @ instruction: 0xfffffd90 │ │ │ │ - biceq r9, r9, r0, lsl sl │ │ │ │ + biceq r1, r9, r8, ror r0 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ - bhi fb034 <__cxa_atexit@plt+0xeec00> │ │ │ │ + bhi 103f8c <__cxa_atexit@plt+0xf7b58> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb040 <__cxa_atexit@plt+0xeec0c> │ │ │ │ - ldr lr, [pc, #168] @ fb064 <__cxa_atexit@plt+0xeec30> │ │ │ │ + bcc 103f98 <__cxa_atexit@plt+0xf7b64> │ │ │ │ + ldr lr, [pc, #168] @ 103fbc <__cxa_atexit@plt+0xf7b88> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #164] @ fb068 <__cxa_atexit@plt+0xeec34> │ │ │ │ + ldr r0, [pc, #164] @ 103fc0 <__cxa_atexit@plt+0xf7b8c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r0, r1, r3, sl} │ │ │ │ - ldr r7, [pc, #148] @ fb06c <__cxa_atexit@plt+0xeec38> │ │ │ │ + ldr r7, [pc, #148] @ 103fc4 <__cxa_atexit@plt+0xf7b90> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2, #4] │ │ │ │ str r0, [r2, #8] │ │ │ │ str lr, [r2, #12] │ │ │ │ add lr, r2, #16 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ sub r8, r6, #9 │ │ │ │ sub r9, r6, #19 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fb050 <__cxa_atexit@plt+0xeec1c> │ │ │ │ - ldr r3, [pc, #104] @ fb070 <__cxa_atexit@plt+0xeec3c> │ │ │ │ + bhi 103fa8 <__cxa_atexit@plt+0xf7b74> │ │ │ │ + ldr r3, [pc, #104] @ 103fc8 <__cxa_atexit@plt+0xf7b94> │ │ │ │ add r3, pc, r3 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r3, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq fb024 <__cxa_atexit@plt+0xeebf0> │ │ │ │ + beq 103f7c <__cxa_atexit@plt+0xf7b48> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ fb074 <__cxa_atexit@plt+0xeec40> │ │ │ │ + ldr r7, [pc, #28] @ 103fcc <__cxa_atexit@plt+0xf7b98> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - ldrheq lr, [lr, #208] @ 0xd0 │ │ │ │ + bicseq r5, lr, r0, asr lr │ │ │ │ @ instruction: 0xfffff95c │ │ │ │ andeq r0, r0, r0, ror #11 │ │ │ │ - biceq r9, r9, r8, asr #18 │ │ │ │ - biceq r9, r9, ip, lsl r9 │ │ │ │ + strheq r0, [r9, #240] @ 0xf0 │ │ │ │ + biceq r0, r9, r4, lsl #31 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fb0cc <__cxa_atexit@plt+0xeec98> │ │ │ │ + bhi 104024 <__cxa_atexit@plt+0xf7bf0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb0d4 <__cxa_atexit@plt+0xeeca0> │ │ │ │ - ldr r1, [pc, #64] @ fb0f0 <__cxa_atexit@plt+0xeecbc> │ │ │ │ + bcc 10402c <__cxa_atexit@plt+0xf7bf8> │ │ │ │ + ldr r1, [pc, #64] @ 104048 <__cxa_atexit@plt+0xf7c14> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ fb0f4 <__cxa_atexit@plt+0xeecc0> │ │ │ │ + ldr r0, [pc, #60] @ 10404c <__cxa_atexit@plt+0xf7c18> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ stmdb r5, {r1, r3, r8, r9, sl} │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ mov r6, r3 │ │ │ │ - b fb0dc <__cxa_atexit@plt+0xeeca8> │ │ │ │ + b 104034 <__cxa_atexit@plt+0xf7c00> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ fb0ec <__cxa_atexit@plt+0xeecb8> │ │ │ │ + ldr r7, [pc, #8] @ 104044 <__cxa_atexit@plt+0xf7c10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r9, [r9, #132] @ 0x84 │ │ │ │ + biceq r0, r9, ip, lsl pc │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffff6cc │ │ │ │ - biceq r9, r9, r0, lsr #17 │ │ │ │ + biceq r0, r9, r8, lsl #30 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fb174 <__cxa_atexit@plt+0xeed40> │ │ │ │ - ldr r8, [pc, #96] @ fb180 <__cxa_atexit@plt+0xeed4c> │ │ │ │ + bcc 1040cc <__cxa_atexit@plt+0xf7c98> │ │ │ │ + ldr r8, [pc, #96] @ 1040d8 <__cxa_atexit@plt+0xf7ca4> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #92] @ fb184 <__cxa_atexit@plt+0xeed50> │ │ │ │ + ldr lr, [pc, #92] @ 1040dc <__cxa_atexit@plt+0xf7ca8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ - ldr r9, [pc, #84] @ fb188 <__cxa_atexit@plt+0xeed54> │ │ │ │ + ldr r9, [pc, #84] @ 1040e0 <__cxa_atexit@plt+0xf7cac> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldmib r5, {r1, ip} │ │ │ │ str r8, [r3, #16]! │ │ │ │ sub r0, r6, #31 │ │ │ │ str r9, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ @@ -244562,310 +253736,310 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ @ instruction: 0xfffff69c │ │ │ │ - @ instruction: 0x01deed94 │ │ │ │ + bicseq r5, lr, r4, lsr lr │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb1c4 <__cxa_atexit@plt+0xeed90> │ │ │ │ - ldr r2, [pc, #36] @ fb1cc <__cxa_atexit@plt+0xeed98> │ │ │ │ + bhi 10411c <__cxa_atexit@plt+0xf7ce8> │ │ │ │ + ldr r2, [pc, #36] @ 104124 <__cxa_atexit@plt+0xf7cf0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb1d0 <__cxa_atexit@plt+0xeed9c> │ │ │ │ + ldr r1, [pc, #32] @ 104128 <__cxa_atexit@plt+0xf7cf4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, r9, r8, rrx │ │ │ │ - bicseq lr, lr, r4, asr #23 │ │ │ │ + ldrdeq r0, [r9, #96] @ 0x60 │ │ │ │ + bicseq r5, lr, r4, ror #24 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb20c <__cxa_atexit@plt+0xeedd8> │ │ │ │ - ldr r2, [pc, #36] @ fb214 <__cxa_atexit@plt+0xeede0> │ │ │ │ + bhi 104164 <__cxa_atexit@plt+0xf7d30> │ │ │ │ + ldr r2, [pc, #36] @ 10416c <__cxa_atexit@plt+0xf7d38> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb218 <__cxa_atexit@plt+0xeede4> │ │ │ │ + ldr r1, [pc, #32] @ 104170 <__cxa_atexit@plt+0xf7d3c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, r9, ip, lsl r0 │ │ │ │ - bicseq lr, lr, ip, ror fp │ │ │ │ + biceq r0, r9, r4, lsl #13 │ │ │ │ + bicseq r5, lr, ip, lsl ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb254 <__cxa_atexit@plt+0xeee20> │ │ │ │ - ldr r2, [pc, #36] @ fb25c <__cxa_atexit@plt+0xeee28> │ │ │ │ + bhi 1041ac <__cxa_atexit@plt+0xf7d78> │ │ │ │ + ldr r2, [pc, #36] @ 1041b4 <__cxa_atexit@plt+0xf7d80> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb260 <__cxa_atexit@plt+0xeee2c> │ │ │ │ + ldr r1, [pc, #32] @ 1041b8 <__cxa_atexit@plt+0xf7d84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r8, [r9, #240] @ 0xf0 │ │ │ │ - bicseq lr, lr, r4, lsr fp │ │ │ │ + biceq r0, r9, r8, lsr r6 │ │ │ │ + ldrsbeq r5, [lr, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb29c <__cxa_atexit@plt+0xeee68> │ │ │ │ - ldr r2, [pc, #36] @ fb2a4 <__cxa_atexit@plt+0xeee70> │ │ │ │ + bhi 1041f4 <__cxa_atexit@plt+0xf7dc0> │ │ │ │ + ldr r2, [pc, #36] @ 1041fc <__cxa_atexit@plt+0xf7dc8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb2a8 <__cxa_atexit@plt+0xeee74> │ │ │ │ + ldr r1, [pc, #32] @ 104200 <__cxa_atexit@plt+0xf7dcc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r4, lsl #31 │ │ │ │ - bicseq lr, lr, ip, ror #21 │ │ │ │ + biceq r0, r9, ip, ror #11 │ │ │ │ + bicseq r5, lr, ip, lsl #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb2e4 <__cxa_atexit@plt+0xeeeb0> │ │ │ │ - ldr r2, [pc, #36] @ fb2ec <__cxa_atexit@plt+0xeeeb8> │ │ │ │ + bhi 10423c <__cxa_atexit@plt+0xf7e08> │ │ │ │ + ldr r2, [pc, #36] @ 104244 <__cxa_atexit@plt+0xf7e10> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb2f0 <__cxa_atexit@plt+0xeeebc> │ │ │ │ + ldr r1, [pc, #32] @ 104248 <__cxa_atexit@plt+0xf7e14> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r8, lsr pc │ │ │ │ - bicseq lr, lr, r4, lsr #21 │ │ │ │ + biceq r0, r9, r0, lsr #11 │ │ │ │ + bicseq r5, lr, r4, asr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb32c <__cxa_atexit@plt+0xeeef8> │ │ │ │ - ldr r2, [pc, #36] @ fb334 <__cxa_atexit@plt+0xeef00> │ │ │ │ + bhi 104284 <__cxa_atexit@plt+0xf7e50> │ │ │ │ + ldr r2, [pc, #36] @ 10428c <__cxa_atexit@plt+0xf7e58> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb338 <__cxa_atexit@plt+0xeef04> │ │ │ │ + ldr r1, [pc, #32] @ 104290 <__cxa_atexit@plt+0xf7e5c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, ip, ror #29 │ │ │ │ - bicseq lr, lr, ip, asr sl │ │ │ │ + biceq r0, r9, r4, asr r5 │ │ │ │ + ldrsheq r5, [lr, #172] @ 0xac │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb374 <__cxa_atexit@plt+0xeef40> │ │ │ │ - ldr r2, [pc, #36] @ fb37c <__cxa_atexit@plt+0xeef48> │ │ │ │ + bhi 1042cc <__cxa_atexit@plt+0xf7e98> │ │ │ │ + ldr r2, [pc, #36] @ 1042d4 <__cxa_atexit@plt+0xf7ea0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb380 <__cxa_atexit@plt+0xeef4c> │ │ │ │ + ldr r1, [pc, #32] @ 1042d8 <__cxa_atexit@plt+0xf7ea4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r0, lsr #29 │ │ │ │ - bicseq lr, lr, r4, lsl sl │ │ │ │ + biceq r0, r9, r8, lsl #10 │ │ │ │ + ldrheq r5, [lr, #164] @ 0xa4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb3bc <__cxa_atexit@plt+0xeef88> │ │ │ │ - ldr r2, [pc, #36] @ fb3c4 <__cxa_atexit@plt+0xeef90> │ │ │ │ + bhi 104314 <__cxa_atexit@plt+0xf7ee0> │ │ │ │ + ldr r2, [pc, #36] @ 10431c <__cxa_atexit@plt+0xf7ee8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb3c8 <__cxa_atexit@plt+0xeef94> │ │ │ │ + ldr r1, [pc, #32] @ 104320 <__cxa_atexit@plt+0xf7eec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r4, asr lr │ │ │ │ - bicseq lr, lr, ip, asr #19 │ │ │ │ + strheq r0, [r9, #76] @ 0x4c │ │ │ │ + bicseq r5, lr, ip, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb404 <__cxa_atexit@plt+0xeefd0> │ │ │ │ - ldr r2, [pc, #36] @ fb40c <__cxa_atexit@plt+0xeefd8> │ │ │ │ + bhi 10435c <__cxa_atexit@plt+0xf7f28> │ │ │ │ + ldr r2, [pc, #36] @ 104364 <__cxa_atexit@plt+0xf7f30> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb410 <__cxa_atexit@plt+0xeefdc> │ │ │ │ + ldr r1, [pc, #32] @ 104368 <__cxa_atexit@plt+0xf7f34> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r8, lsl #28 │ │ │ │ - bicseq lr, lr, r4, lsl #19 │ │ │ │ + biceq r0, r9, r0, ror r4 │ │ │ │ + bicseq r5, lr, r4, lsr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb44c <__cxa_atexit@plt+0xef018> │ │ │ │ - ldr r2, [pc, #36] @ fb454 <__cxa_atexit@plt+0xef020> │ │ │ │ + bhi 1043a4 <__cxa_atexit@plt+0xf7f70> │ │ │ │ + ldr r2, [pc, #36] @ 1043ac <__cxa_atexit@plt+0xf7f78> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb458 <__cxa_atexit@plt+0xef024> │ │ │ │ + ldr r1, [pc, #32] @ 1043b0 <__cxa_atexit@plt+0xf7f7c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r8, [r9, #220] @ 0xdc │ │ │ │ - bicseq lr, lr, ip, lsr r9 │ │ │ │ + biceq r0, r9, r4, lsr #8 │ │ │ │ + ldrsbeq r5, [lr, #156] @ 0x9c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb494 <__cxa_atexit@plt+0xef060> │ │ │ │ - ldr r2, [pc, #36] @ fb49c <__cxa_atexit@plt+0xef068> │ │ │ │ + bhi 1043ec <__cxa_atexit@plt+0xf7fb8> │ │ │ │ + ldr r2, [pc, #36] @ 1043f4 <__cxa_atexit@plt+0xf7fc0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb4a0 <__cxa_atexit@plt+0xef06c> │ │ │ │ + ldr r1, [pc, #32] @ 1043f8 <__cxa_atexit@plt+0xf7fc4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r0, ror sp │ │ │ │ - ldrsheq lr, [lr, #132] @ 0x84 │ │ │ │ + ldrdeq r0, [r9, #56] @ 0x38 │ │ │ │ + @ instruction: 0x01de5994 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb4dc <__cxa_atexit@plt+0xef0a8> │ │ │ │ - ldr r2, [pc, #36] @ fb4e4 <__cxa_atexit@plt+0xef0b0> │ │ │ │ + bhi 104434 <__cxa_atexit@plt+0xf8000> │ │ │ │ + ldr r2, [pc, #36] @ 10443c <__cxa_atexit@plt+0xf8008> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #32] @ fb4e8 <__cxa_atexit@plt+0xef0b4> │ │ │ │ + ldr r1, [pc, #32] @ 104440 <__cxa_atexit@plt+0xf800c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r8, r9, r4, lsr #26 │ │ │ │ - bicseq lr, lr, ip, lsr #17 │ │ │ │ - @ instruction: 0x01c99494 │ │ │ │ + biceq r0, r9, ip, lsl #7 │ │ │ │ + bicseq r5, lr, ip, asr #18 │ │ │ │ + strdeq r0, [r9, #172] @ 0xac │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb554 <__cxa_atexit@plt+0xef120> │ │ │ │ + bhi 1044ac <__cxa_atexit@plt+0xf8078> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fb560 <__cxa_atexit@plt+0xef12c> │ │ │ │ - ldr r1, [pc, #80] @ fb570 <__cxa_atexit@plt+0xef13c> │ │ │ │ + bcc 1044b8 <__cxa_atexit@plt+0xf8084> │ │ │ │ + ldr r1, [pc, #80] @ 1044c8 <__cxa_atexit@plt+0xf8094> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r2, [pc, #76] @ fb574 <__cxa_atexit@plt+0xef140> │ │ │ │ + ldr r2, [pc, #76] @ 1044cc <__cxa_atexit@plt+0xf8098> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr sl, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r8, [pc, #56] @ fb578 <__cxa_atexit@plt+0xef144> │ │ │ │ + ldr r8, [pc, #56] @ 1044d0 <__cxa_atexit@plt+0xf809c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff88 │ │ │ │ - bicseq lr, lr, ip, asr #16 │ │ │ │ - biceq r9, r9, r8, asr #8 │ │ │ │ - biceq r9, r9, ip, ror r3 │ │ │ │ + bicseq r5, lr, ip, ror #17 │ │ │ │ + strheq r0, [r9, #160] @ 0xa0 │ │ │ │ + biceq r0, r9, r4, ror #19 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fb5c4 <__cxa_atexit@plt+0xef190> │ │ │ │ - ldr r7, [pc, #52] @ fb5d8 <__cxa_atexit@plt+0xef1a4> │ │ │ │ + bhi 10451c <__cxa_atexit@plt+0xf80e8> │ │ │ │ + ldr r7, [pc, #52] @ 104530 <__cxa_atexit@plt+0xf80fc> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq fb5b8 <__cxa_atexit@plt+0xef184> │ │ │ │ + beq 104510 <__cxa_atexit@plt+0xf80dc> │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ fb5dc <__cxa_atexit@plt+0xef1a8> │ │ │ │ + ldr r7, [pc, #16] @ 104534 <__cxa_atexit@plt+0xf8100> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrdeq r9, [r9, #52] @ 0x34 │ │ │ │ - biceq r9, r9, ip, lsl r3 │ │ │ │ + biceq r0, r9, ip, lsr sl │ │ │ │ + biceq r0, r9, r4, lsl #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r9, r6 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ and r6, r2, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - beq fb684 <__cxa_atexit@plt+0xef250> │ │ │ │ + beq 1045dc <__cxa_atexit@plt+0xf81a8> │ │ │ │ cmp r6, #3 │ │ │ │ - bne fb6a4 <__cxa_atexit@plt+0xef270> │ │ │ │ + bne 1045fc <__cxa_atexit@plt+0xf81c8> │ │ │ │ bic r6, r2, #3 │ │ │ │ ldr r6, [r6] │ │ │ │ ldrh r6, [r6, #-2] │ │ │ │ sub r6, r6, #4 │ │ │ │ cmp r6, #12 │ │ │ │ - bhi fb764 <__cxa_atexit@plt+0xef330> │ │ │ │ + bhi 1046bc <__cxa_atexit@plt+0xf8288> │ │ │ │ add r1, pc, #4 │ │ │ │ ldr r6, [r1, r6, lsl #2] │ │ │ │ add pc, r1, r6 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ muleq r0, r0, r0 │ │ │ │ @@ -244877,231 +254051,231 @@ │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ andeq r0, r0, r0, ror #3 │ │ │ │ andeq r0, r0, r0, lsr #3 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #488] @ fb868 <__cxa_atexit@plt+0xef434> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #488] @ 1047c0 <__cxa_atexit@plt+0xf838c> │ │ │ │ add r1, pc, r1 │ │ │ │ - b fb790 <__cxa_atexit@plt+0xef35c> │ │ │ │ + b 1046e8 <__cxa_atexit@plt+0xf82b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #456] @ fb864 <__cxa_atexit@plt+0xef430> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #456] @ 1047bc <__cxa_atexit@plt+0xf8388> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r2, #2] │ │ │ │ - b fb794 <__cxa_atexit@plt+0xef360> │ │ │ │ + b 1046ec <__cxa_atexit@plt+0xf82b8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #420] @ fb860 <__cxa_atexit@plt+0xef42c> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #420] @ 1047b8 <__cxa_atexit@plt+0xf8384> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r2, #3] │ │ │ │ - b fb794 <__cxa_atexit@plt+0xef360> │ │ │ │ + b 1046ec <__cxa_atexit@plt+0xf82b8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #408] @ fb874 <__cxa_atexit@plt+0xef440> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #408] @ 1047cc <__cxa_atexit@plt+0xf8398> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r2, #1] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ - ldr r3, [pc, #392] @ fb878 <__cxa_atexit@plt+0xef444> │ │ │ │ + ldr r3, [pc, #392] @ 1047d0 <__cxa_atexit@plt+0xf839c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ - b fb7a4 <__cxa_atexit@plt+0xef370> │ │ │ │ + b 1046fc <__cxa_atexit@plt+0xf82c8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #380] @ fb888 <__cxa_atexit@plt+0xef454> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #380] @ 1047e0 <__cxa_atexit@plt+0xf83ac> │ │ │ │ add r1, pc, r1 │ │ │ │ - b fb790 <__cxa_atexit@plt+0xef35c> │ │ │ │ + b 1046e8 <__cxa_atexit@plt+0xf82b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #328] @ fb870 <__cxa_atexit@plt+0xef43c> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #328] @ 1047c8 <__cxa_atexit@plt+0xf8394> │ │ │ │ add r1, pc, r1 │ │ │ │ - b fb790 <__cxa_atexit@plt+0xef35c> │ │ │ │ + b 1046e8 <__cxa_atexit@plt+0xf82b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #328] @ fb88c <__cxa_atexit@plt+0xef458> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #328] @ 1047e4 <__cxa_atexit@plt+0xf83b0> │ │ │ │ add r1, pc, r1 │ │ │ │ - b fb790 <__cxa_atexit@plt+0xef35c> │ │ │ │ + b 1046e8 <__cxa_atexit@plt+0xf82b4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #304] @ fb890 <__cxa_atexit@plt+0xef45c> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #304] @ 1047e8 <__cxa_atexit@plt+0xf83b4> │ │ │ │ add r1, pc, r1 │ │ │ │ - b fb82c <__cxa_atexit@plt+0xef3f8> │ │ │ │ + b 104784 <__cxa_atexit@plt+0xf8350> │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r3 │ │ │ │ mov r8, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #236] @ fb87c <__cxa_atexit@plt+0xef448> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #236] @ 1047d4 <__cxa_atexit@plt+0xf83a0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r2, #1] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ - ldr r3, [pc, #200] @ fb86c <__cxa_atexit@plt+0xef438> │ │ │ │ + ldr r3, [pc, #200] @ 1047c4 <__cxa_atexit@plt+0xf8390> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #184] @ fb880 <__cxa_atexit@plt+0xef44c> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #184] @ 1047d8 <__cxa_atexit@plt+0xf83a4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #180] @ fb884 <__cxa_atexit@plt+0xef450> │ │ │ │ + ldr r8, [pc, #180] @ 1047dc <__cxa_atexit@plt+0xf83a8> │ │ │ │ add r8, pc, r8 │ │ │ │ - b fb834 <__cxa_atexit@plt+0xef400> │ │ │ │ + b 10478c <__cxa_atexit@plt+0xf8358> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb858 <__cxa_atexit@plt+0xef424> │ │ │ │ - ldr r1, [pc, #176] @ fb89c <__cxa_atexit@plt+0xef468> │ │ │ │ + bcc 1047b0 <__cxa_atexit@plt+0xf837c> │ │ │ │ + ldr r1, [pc, #176] @ 1047f4 <__cxa_atexit@plt+0xf83c0> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r2, #1] │ │ │ │ ldr sl, [r2, #5] │ │ │ │ - ldr r8, [pc, #164] @ fb8a0 <__cxa_atexit@plt+0xef46c> │ │ │ │ + ldr r8, [pc, #164] @ 1047f8 <__cxa_atexit@plt+0xf83c4> │ │ │ │ add r8, pc, r8 │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r0, [r9, #8] │ │ │ │ str r7, [r9, #12] │ │ │ │ str r3, [r9, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fb848 <__cxa_atexit@plt+0xef414> │ │ │ │ - ldr r1, [pc, #108] @ fb898 <__cxa_atexit@plt+0xef464> │ │ │ │ + bcc 1047a0 <__cxa_atexit@plt+0xf836c> │ │ │ │ + ldr r1, [pc, #108] @ 1047f0 <__cxa_atexit@plt+0xf83bc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #96] @ fb894 <__cxa_atexit@plt+0xef460> │ │ │ │ + ldr r8, [pc, #96] @ 1047ec <__cxa_atexit@plt+0xf83b8> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr sl, [r2, #1] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bfe22c <__cxa_atexit@plt+0x1bf1df8> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r7, #20 │ │ │ │ - b fb84c <__cxa_atexit@plt+0xef418> │ │ │ │ + b 1047a4 <__cxa_atexit@plt+0xf8370> │ │ │ │ @ instruction: 0xfffffad4 │ │ │ │ @ instruction: 0xfffffb3c │ │ │ │ @ instruction: 0xfffffba0 │ │ │ │ - bicseq lr, lr, r0, lsl r7 │ │ │ │ + ldrheq r5, [lr, #112] @ 0x70 │ │ │ │ @ instruction: 0xfffffb40 │ │ │ │ @ instruction: 0xfffffbd4 │ │ │ │ - ldrsbeq lr, [lr, #116] @ 0x74 │ │ │ │ + bicseq r5, lr, r4, ror r8 │ │ │ │ @ instruction: 0xfffffb68 │ │ │ │ @ instruction: 0xfffffb78 │ │ │ │ - biceq r8, r9, r8, lsl #8 │ │ │ │ + biceq pc, r8, r0, ror sl @ │ │ │ │ @ instruction: 0xfffffc7c │ │ │ │ @ instruction: 0xfffffc8c │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ - biceq r9, r9, r4, asr r1 │ │ │ │ + strheq r0, [r9, #124] @ 0x7c │ │ │ │ @ instruction: 0xfffffc34 │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ - biceq r9, r9, ip, lsl #3 │ │ │ │ + strdeq r0, [r9, #116] @ 0x74 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fb8dc <__cxa_atexit@plt+0xef4a8> │ │ │ │ + bhi 104834 <__cxa_atexit@plt+0xf8400> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fb8e4 <__cxa_atexit@plt+0xef4b0> │ │ │ │ + ldr r1, [pc, #24] @ 10483c <__cxa_atexit@plt+0xf8408> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq lr, lr, r8, lsr #9 │ │ │ │ + bicseq r5, lr, r8, asr #10 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #32 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fb960 <__cxa_atexit@plt+0xef52c> │ │ │ │ + bhi 1048b8 <__cxa_atexit@plt+0xf8484> │ │ │ │ ldr lr, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ ldr r1, [r7, #20] │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r2, [pc, #80] @ fb96c <__cxa_atexit@plt+0xef538> │ │ │ │ + ldr r2, [pc, #80] @ 1048c4 <__cxa_atexit@plt+0xf8490> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #-8] │ │ │ │ ldr r2, [r7, #28] │ │ │ │ ldr r7, [r7, #24] │ │ │ │ - ldr r0, [pc, #64] @ fb970 <__cxa_atexit@plt+0xef53c> │ │ │ │ + ldr r0, [pc, #64] @ 1048c8 <__cxa_atexit@plt+0xf8494> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r3, #-12] │ │ │ │ str r7, [r3, #-16] │ │ │ │ str r9, [r3, #-20] @ 0xffffffec │ │ │ │ sub r1, r3, #32 │ │ │ │ stm r1, {r0, r8, lr} │ │ │ │ tst r2, #3 │ │ │ │ - beq fb954 <__cxa_atexit@plt+0xef520> │ │ │ │ + beq 1048ac <__cxa_atexit@plt+0xf8478> │ │ │ │ mov r7, r2 │ │ │ │ - b fb97c <__cxa_atexit@plt+0xef548> │ │ │ │ + b 1048d4 <__cxa_atexit@plt+0xf84a0> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq lr, lr, r8, asr r4 │ │ │ │ + ldrsheq r5, [lr, #72] @ 0x48 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #160] @ fba24 <__cxa_atexit@plt+0xef5f0> │ │ │ │ + ldr r3, [pc, #160] @ 10497c <__cxa_atexit@plt+0xf8548> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq fb9f8 <__cxa_atexit@plt+0xef5c4> │ │ │ │ + beq 104950 <__cxa_atexit@plt+0xf851c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc fba14 <__cxa_atexit@plt+0xef5e0> │ │ │ │ + bcc 10496c <__cxa_atexit@plt+0xf8538> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r2, r7 │ │ │ │ - bne fba00 <__cxa_atexit@plt+0xef5cc> │ │ │ │ - ldr r7, [pc, #104] @ fba28 <__cxa_atexit@plt+0xef5f4> │ │ │ │ + bne 104958 <__cxa_atexit@plt+0xf8524> │ │ │ │ + ldr r7, [pc, #104] @ 104980 <__cxa_atexit@plt+0xf854c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ - ldr lr, [pc, #80] @ fba2c <__cxa_atexit@plt+0xef5f8> │ │ │ │ + ldr lr, [pc, #80] @ 104984 <__cxa_atexit@plt+0xf8550> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r2, r6, #12 │ │ │ │ stm r2, {r1, r7, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -245115,33 +254289,33 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - bicseq lr, lr, r4, lsr #9 │ │ │ │ + bicseq r5, lr, r4, asr #10 │ │ │ │ andeq r0, r0, r5, lsl #2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc fbaac <__cxa_atexit@plt+0xef678> │ │ │ │ + bcc 104a04 <__cxa_atexit@plt+0xf85d0> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ cmp r2, r7 │ │ │ │ - bne fba98 <__cxa_atexit@plt+0xef664> │ │ │ │ - ldr r7, [pc, #92] @ fbabc <__cxa_atexit@plt+0xef688> │ │ │ │ + bne 1049f0 <__cxa_atexit@plt+0xf85bc> │ │ │ │ + ldr r7, [pc, #92] @ 104a14 <__cxa_atexit@plt+0xf85e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ - ldr lr, [pc, #68] @ fbac0 <__cxa_atexit@plt+0xef68c> │ │ │ │ + ldr lr, [pc, #68] @ 104a18 <__cxa_atexit@plt+0xf85e4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r2, r6, #12 │ │ │ │ stm r2, {r1, r7, lr} │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ @@ -245152,35 +254326,35 @@ │ │ │ │ add r5, r5, #24 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe48 │ │ │ │ - bicseq lr, lr, r4, lsl #8 │ │ │ │ + bicseq r5, lr, r4, lsr #9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fbb40 <__cxa_atexit@plt+0xef70c> │ │ │ │ - ldr r2, [pc, #124] @ fbb5c <__cxa_atexit@plt+0xef728> │ │ │ │ + bhi 104a98 <__cxa_atexit@plt+0xf8664> │ │ │ │ + ldr r2, [pc, #124] @ 104ab4 <__cxa_atexit@plt+0xf8680> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #116] @ fbb60 <__cxa_atexit@plt+0xef72c> │ │ │ │ + ldr r1, [pc, #116] @ 104ab8 <__cxa_atexit@plt+0xf8684> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq fbb34 <__cxa_atexit@plt+0xef700> │ │ │ │ + beq 104a8c <__cxa_atexit@plt+0xf8658> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc fbb48 <__cxa_atexit@plt+0xef714> │ │ │ │ - ldr r3, [pc, #76] @ fbb64 <__cxa_atexit@plt+0xef730> │ │ │ │ + bcc 104aa0 <__cxa_atexit@plt+0xf866c> │ │ │ │ + ldr r3, [pc, #76] @ 104abc <__cxa_atexit@plt+0xf8688> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ @@ -245192,64 +254366,64 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - bicseq lr, lr, r8, lsl #5 │ │ │ │ - ldrheq lr, [lr, #32] │ │ │ │ + bicseq r5, lr, r8, lsr #6 │ │ │ │ + bicseq r5, lr, r0, asr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fbba4 <__cxa_atexit@plt+0xef770> │ │ │ │ - ldr r2, [pc, #36] @ fbbb0 <__cxa_atexit@plt+0xef77c> │ │ │ │ + bcc 104afc <__cxa_atexit@plt+0xf86c8> │ │ │ │ + ldr r2, [pc, #36] @ 104b08 <__cxa_atexit@plt+0xf86d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq lr, lr, ip, lsr r2 │ │ │ │ + ldrsbeq r5, [lr, #44] @ 0x2c │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fbc78 <__cxa_atexit@plt+0xef844> │ │ │ │ - ldr r2, [pc, #196] @ fbc98 <__cxa_atexit@plt+0xef864> │ │ │ │ + bhi 104bd0 <__cxa_atexit@plt+0xf879c> │ │ │ │ + ldr r2, [pc, #196] @ 104bf0 <__cxa_atexit@plt+0xf87bc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #1] │ │ │ │ ldr r7, [r7, #5] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r7, [r5, #-16] │ │ │ │ stmdb r5, {r1, r8, sl} │ │ │ │ tst r9, #3 │ │ │ │ - beq fbc68 <__cxa_atexit@plt+0xef834> │ │ │ │ + beq 104bc0 <__cxa_atexit@plt+0xf878c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #56 @ 0x38 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc fbc80 <__cxa_atexit@plt+0xef84c> │ │ │ │ - ldr r7, [pc, #148] @ fbc9c <__cxa_atexit@plt+0xef868> │ │ │ │ + bcc 104bd8 <__cxa_atexit@plt+0xf87a4> │ │ │ │ + ldr r7, [pc, #148] @ 104bf4 <__cxa_atexit@plt+0xf87c0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r9, #3] │ │ │ │ ldr lr, [r9, #7] │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r8, [r5, #-16] │ │ │ │ ldmda r5, {r0, r1, r7, ip} │ │ │ │ - ldr r9, [pc, #124] @ fbca0 <__cxa_atexit@plt+0xef86c> │ │ │ │ + ldr r9, [pc, #124] @ 104bf8 <__cxa_atexit@plt+0xf87c4> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr sl, [pc, #120] @ fbca4 <__cxa_atexit@plt+0xef870> │ │ │ │ + ldr sl, [pc, #120] @ 104bfc <__cxa_atexit@plt+0xf87c8> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ @@ -245273,34 +254447,34 @@ │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ @ instruction: 0xfffffce4 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - bicseq lr, lr, r0, lsr #5 │ │ │ │ + bicseq r5, lr, r0, asr #6 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fbd34 <__cxa_atexit@plt+0xef900> │ │ │ │ - ldr lr, [pc, #116] @ fbd40 <__cxa_atexit@plt+0xef90c> │ │ │ │ + bcc 104c8c <__cxa_atexit@plt+0xf8858> │ │ │ │ + ldr lr, [pc, #116] @ 104c98 <__cxa_atexit@plt+0xf8864> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr lr, [pc, #84] @ fbd44 <__cxa_atexit@plt+0xef910> │ │ │ │ + ldr lr, [pc, #84] @ 104c9c <__cxa_atexit@plt+0xf8868> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr sl, [pc, #80] @ fbd48 <__cxa_atexit@plt+0xef914> │ │ │ │ + ldr sl, [pc, #80] @ 104ca0 <__cxa_atexit@plt+0xf886c> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r9, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ @@ -245314,236 +254488,236 @@ │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc20 │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - ldrsbeq lr, [lr, #20] │ │ │ │ + bicseq r5, lr, r4, ror r2 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fbde8 <__cxa_atexit@plt+0xef9b4> │ │ │ │ + bhi 104d40 <__cxa_atexit@plt+0xf890c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc fbdf0 <__cxa_atexit@plt+0xef9bc> │ │ │ │ - ldr r7, [pc, #168] @ fbe28 <__cxa_atexit@plt+0xef9f4> │ │ │ │ + bcc 104d48 <__cxa_atexit@plt+0xf8914> │ │ │ │ + ldr r7, [pc, #168] @ 104d80 <__cxa_atexit@plt+0xf894c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #164] @ fbe2c <__cxa_atexit@plt+0xef9f8> │ │ │ │ + ldr r1, [pc, #164] @ 104d84 <__cxa_atexit@plt+0xf8950> │ │ │ │ add r1, pc, r1 │ │ │ │ stmib r3, {r7, r9} │ │ │ │ str r8, [r3, #12] │ │ │ │ str r1, [r5, #-4] │ │ │ │ sub r8, r6, #5 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fbe08 <__cxa_atexit@plt+0xef9d4> │ │ │ │ - ldr r7, [pc, #132] @ fbe30 <__cxa_atexit@plt+0xef9fc> │ │ │ │ + bhi 104d60 <__cxa_atexit@plt+0xf892c> │ │ │ │ + ldr r7, [pc, #132] @ 104d88 <__cxa_atexit@plt+0xf8954> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #128] @ fbe34 <__cxa_atexit@plt+0xefa00> │ │ │ │ + ldr r2, [pc, #128] @ 104d8c <__cxa_atexit@plt+0xf8958> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r7, [r5, #-16] │ │ │ │ str r8, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ tst sl, #3 │ │ │ │ - beq fbdd8 <__cxa_atexit@plt+0xef9a4> │ │ │ │ + beq 104d30 <__cxa_atexit@plt+0xf88fc> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b fbdf8 <__cxa_atexit@plt+0xef9c4> │ │ │ │ + b 104d50 <__cxa_atexit@plt+0xf891c> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #64] @ fbe40 <__cxa_atexit@plt+0xefa0c> │ │ │ │ + ldr r7, [pc, #64] @ 104d98 <__cxa_atexit@plt+0xf8964> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ fbe38 <__cxa_atexit@plt+0xefa04> │ │ │ │ + ldr r5, [pc, #40] @ 104d90 <__cxa_atexit@plt+0xf895c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #36] @ fbe3c <__cxa_atexit@plt+0xefa08> │ │ │ │ + ldr r7, [pc, #36] @ 104d94 <__cxa_atexit@plt+0xf8960> │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, r5, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ @ instruction: 0xfffff83c │ │ │ │ - biceq r8, r9, r8, ror r4 │ │ │ │ - biceq r8, r9, ip, lsl r4 │ │ │ │ - biceq r8, r9, r8, lsl #23 │ │ │ │ - biceq r8, r9, r8, lsr #23 │ │ │ │ - biceq r8, r9, r4, lsl #9 │ │ │ │ + biceq pc, r8, r0, ror #21 │ │ │ │ + biceq pc, r8, r4, lsl #21 │ │ │ │ + strdeq r0, [r9, #16] │ │ │ │ + biceq r0, r9, r0, lsl r2 │ │ │ │ + biceq pc, r8, ip, ror #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #64] @ fbe98 <__cxa_atexit@plt+0xefa64> │ │ │ │ + ldr r3, [pc, #64] @ 104df0 <__cxa_atexit@plt+0xf89bc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq fbe7c <__cxa_atexit@plt+0xefa48> │ │ │ │ + beq 104dd4 <__cxa_atexit@plt+0xf89a0> │ │ │ │ cmp r3, #0 │ │ │ │ - bne fbe88 <__cxa_atexit@plt+0xefa54> │ │ │ │ + bne 104de0 <__cxa_atexit@plt+0xf89ac> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - ldr r7, [pc, #12] @ fbe9c <__cxa_atexit@plt+0xefa68> │ │ │ │ + ldr r7, [pc, #12] @ 104df4 <__cxa_atexit@plt+0xf89c0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r8, r9, r0, asr #8 │ │ │ │ - biceq r8, r9, r8, lsr #8 │ │ │ │ + biceq pc, r8, r8, lsr #21 │ │ │ │ + @ instruction: 0x01c8fa90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ ldreq r7, [r7, #2] │ │ │ │ - ldrne r7, [pc, #8] @ fbec8 <__cxa_atexit@plt+0xefa94> │ │ │ │ + ldrne r7, [pc, #8] @ 104e20 <__cxa_atexit@plt+0xf89ec> │ │ │ │ addne r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - biceq r8, r9, r0, lsl r4 │ │ │ │ + biceq pc, r8, r8, ror sl @ │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fbf04 <__cxa_atexit@plt+0xefad0> │ │ │ │ + bhi 104e5c <__cxa_atexit@plt+0xf8a28> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fbf0c <__cxa_atexit@plt+0xefad8> │ │ │ │ + ldr r1, [pc, #24] @ 104e64 <__cxa_atexit@plt+0xf8a30> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r0, lsl #29 │ │ │ │ + bicseq r4, lr, r0, lsr #30 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fbf58 <__cxa_atexit@plt+0xefb24> │ │ │ │ - ldr r2, [pc, #48] @ fbf68 <__cxa_atexit@plt+0xefb34> │ │ │ │ + bcc 104eb0 <__cxa_atexit@plt+0xf8a7c> │ │ │ │ + ldr r2, [pc, #48] @ 104ec0 <__cxa_atexit@plt+0xf8a8c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #1] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ mov r7, r9 │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - biceq r8, r9, r8, lsr #20 │ │ │ │ + @ instruction: 0x01c90090 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc fbff4 <__cxa_atexit@plt+0xefbc0> │ │ │ │ - ldr r3, [pc, #144] @ fc02c <__cxa_atexit@plt+0xefbf8> │ │ │ │ + bcc 104f4c <__cxa_atexit@plt+0xf8b18> │ │ │ │ + ldr r3, [pc, #144] @ 104f84 <__cxa_atexit@plt+0xf8b50> │ │ │ │ add r3, pc, r3 │ │ │ │ stmib r7, {r3, r8} │ │ │ │ sub r8, r6, #1 │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fc010 <__cxa_atexit@plt+0xefbdc> │ │ │ │ - ldr r3, [pc, #120] @ fc030 <__cxa_atexit@plt+0xefbfc> │ │ │ │ + bhi 104f68 <__cxa_atexit@plt+0xf8b34> │ │ │ │ + ldr r3, [pc, #120] @ 104f88 <__cxa_atexit@plt+0xf8b54> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #116] @ fc034 <__cxa_atexit@plt+0xefc00> │ │ │ │ + ldr r2, [pc, #116] @ 104f8c <__cxa_atexit@plt+0xf8b58> │ │ │ │ add r2, pc, r2 │ │ │ │ add r2, r2, #1 │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst sl, #3 │ │ │ │ - beq fbfe4 <__cxa_atexit@plt+0xefbb0> │ │ │ │ + beq 104f3c <__cxa_atexit@plt+0xf8b08> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ fc040 <__cxa_atexit@plt+0xefc0c> │ │ │ │ + ldr r7, [pc, #68] @ 104f98 <__cxa_atexit@plt+0xf8b64> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ fc038 <__cxa_atexit@plt+0xefc04> │ │ │ │ + ldr r3, [pc, #32] @ 104f90 <__cxa_atexit@plt+0xf8b5c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r7, [pc, #28] @ fc03c <__cxa_atexit@plt+0xefc08> │ │ │ │ + ldr r7, [pc, #28] @ 104f94 <__cxa_atexit@plt+0xf8b60> │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, r3, #1 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xfffff630 │ │ │ │ - biceq r8, r9, r0, lsr #6 │ │ │ │ - biceq r8, r9, r8, asr #5 │ │ │ │ - biceq r8, r9, r0, lsl #19 │ │ │ │ - strheq r8, [r9, #156] @ 0x9c │ │ │ │ + biceq pc, r8, r8, lsl #19 │ │ │ │ + biceq pc, r8, r0, lsr r9 @ │ │ │ │ + biceq pc, r8, r8, ror #31 │ │ │ │ + biceq r0, r9, r4, lsr #32 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc090 <__cxa_atexit@plt+0xefc5c> │ │ │ │ + bhi 104fe8 <__cxa_atexit@plt+0xf8bb4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fc098 <__cxa_atexit@plt+0xefc64> │ │ │ │ + ldr r1, [pc, #24] @ 104ff0 <__cxa_atexit@plt+0xf8bbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsheq sp, [lr, #196] @ 0xc4 │ │ │ │ + @ instruction: 0x01de4d94 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fc0e8 <__cxa_atexit@plt+0xefcb4> │ │ │ │ - ldr r2, [pc, #52] @ fc0f8 <__cxa_atexit@plt+0xefcc4> │ │ │ │ + bcc 105040 <__cxa_atexit@plt+0xf8c0c> │ │ │ │ + ldr r2, [pc, #52] @ 105050 <__cxa_atexit@plt+0xf8c1c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #1] │ │ │ │ ldr r7, [r7, #5] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ @@ -245551,93 +254725,93 @@ │ │ │ │ mov r9, r3 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - @ instruction: 0x01c98898 │ │ │ │ + biceq pc, r8, r0, lsl #30 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r2, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc fc180 <__cxa_atexit@plt+0xefd4c> │ │ │ │ - ldr r1, [pc, #140] @ fc1b4 <__cxa_atexit@plt+0xefd80> │ │ │ │ + bcc 1050d8 <__cxa_atexit@plt+0xf8ca4> │ │ │ │ + ldr r1, [pc, #140] @ 10510c <__cxa_atexit@plt+0xf8cd8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #136] @ fc1b8 <__cxa_atexit@plt+0xefd84> │ │ │ │ + ldr r0, [pc, #136] @ 105110 <__cxa_atexit@plt+0xf8cdc> │ │ │ │ add r0, pc, r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3], #-8 │ │ │ │ stmib r2, {r0, r9} │ │ │ │ str r1, [r2, #12] │ │ │ │ str sl, [r2, #16] │ │ │ │ str r8, [r2, #20] │ │ │ │ sub r8, r6, #5 │ │ │ │ sub r9, r6, #15 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc198 <__cxa_atexit@plt+0xefd64> │ │ │ │ - ldr r2, [pc, #92] @ fc1bc <__cxa_atexit@plt+0xefd88> │ │ │ │ + bhi 1050f0 <__cxa_atexit@plt+0xf8cbc> │ │ │ │ + ldr r2, [pc, #92] @ 105114 <__cxa_atexit@plt+0xf8ce0> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r5, {r2, r8, r9} │ │ │ │ tst r7, #3 │ │ │ │ - beq fc174 <__cxa_atexit@plt+0xefd40> │ │ │ │ + beq 1050cc <__cxa_atexit@plt+0xf8c98> │ │ │ │ mov r5, r3 │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ fc1c4 <__cxa_atexit@plt+0xefd90> │ │ │ │ + ldr r7, [pc, #60] @ 10511c <__cxa_atexit@plt+0xf8ce8> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #32] @ fc1c0 <__cxa_atexit@plt+0xefd8c> │ │ │ │ + ldr r3, [pc, #32] @ 105118 <__cxa_atexit@plt+0xf8ce4> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov sl, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff7c │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ @ instruction: 0xfffff488 │ │ │ │ - biceq r8, r9, r0, lsl #16 │ │ │ │ - biceq r8, r9, r8, lsr r8 │ │ │ │ + biceq pc, r8, r8, ror #28 │ │ │ │ + biceq pc, r8, r0, lsr #29 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc200 <__cxa_atexit@plt+0xefdcc> │ │ │ │ + bhi 105158 <__cxa_atexit@plt+0xf8d24> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fc208 <__cxa_atexit@plt+0xefdd4> │ │ │ │ + ldr r1, [pc, #24] @ 105160 <__cxa_atexit@plt+0xf8d2c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r4, lsl #23 │ │ │ │ + bicseq r4, lr, r4, lsr #24 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fc26c <__cxa_atexit@plt+0xefe38> │ │ │ │ - ldr r2, [pc, #72] @ fc27c <__cxa_atexit@plt+0xefe48> │ │ │ │ + bcc 1051c4 <__cxa_atexit@plt+0xf8d90> │ │ │ │ + ldr r2, [pc, #72] @ 1051d4 <__cxa_atexit@plt+0xf8da0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ fc280 <__cxa_atexit@plt+0xefe4c> │ │ │ │ + ldr r1, [pc, #68] @ 1051d8 <__cxa_atexit@plt+0xf8da4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5], #4 │ │ │ │ ldr r7, [r7, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ @@ -245648,114 +254822,114 @@ │ │ │ │ mov r7, r9 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #32 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ - bicseq sp, lr, r0, ror #22 │ │ │ │ - biceq r8, r9, r0, lsl r7 │ │ │ │ + bicseq r4, lr, r0, lsl #24 │ │ │ │ + biceq pc, r8, r8, ror sp @ │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov sl, r9 │ │ │ │ mov r3, r6 │ │ │ │ sub r1, r5, #8 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi fc330 <__cxa_atexit@plt+0xefefc> │ │ │ │ + bhi 105288 <__cxa_atexit@plt+0xf8e54> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc fc338 <__cxa_atexit@plt+0xeff04> │ │ │ │ - ldr r7, [pc, #184] @ fc378 <__cxa_atexit@plt+0xeff44> │ │ │ │ + bcc 105290 <__cxa_atexit@plt+0xf8e5c> │ │ │ │ + ldr r7, [pc, #184] @ 1052d0 <__cxa_atexit@plt+0xf8e9c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #180] @ fc37c <__cxa_atexit@plt+0xeff48> │ │ │ │ + ldr r2, [pc, #180] @ 1052d4 <__cxa_atexit@plt+0xf8ea0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr r0, [pc, #172] @ fc380 <__cxa_atexit@plt+0xeff4c> │ │ │ │ + ldr r0, [pc, #172] @ 1052d8 <__cxa_atexit@plt+0xf8ea4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r2} │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #4] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fc354 <__cxa_atexit@plt+0xeff20> │ │ │ │ - ldr r7, [pc, #144] @ fc384 <__cxa_atexit@plt+0xeff50> │ │ │ │ + bhi 1052ac <__cxa_atexit@plt+0xf8e78> │ │ │ │ + ldr r7, [pc, #144] @ 1052dc <__cxa_atexit@plt+0xf8ea8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r1, [pc, #140] @ fc388 <__cxa_atexit@plt+0xeff54> │ │ │ │ + ldr r1, [pc, #140] @ 1052e0 <__cxa_atexit@plt+0xf8eac> │ │ │ │ add r1, pc, r1 │ │ │ │ add r1, r1, #2 │ │ │ │ str r7, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ tst sl, #3 │ │ │ │ - beq fc320 <__cxa_atexit@plt+0xefeec> │ │ │ │ + beq 105278 <__cxa_atexit@plt+0xf8e44> │ │ │ │ mov r5, r2 │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b fc340 <__cxa_atexit@plt+0xeff0c> │ │ │ │ + b 105298 <__cxa_atexit@plt+0xf8e64> │ │ │ │ mov r7, #8 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #76] @ fc394 <__cxa_atexit@plt+0xeff60> │ │ │ │ + ldr r7, [pc, #76] @ 1052ec <__cxa_atexit@plt+0xf8eb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #48] @ fc38c <__cxa_atexit@plt+0xeff58> │ │ │ │ + ldr r5, [pc, #48] @ 1052e4 <__cxa_atexit@plt+0xf8eb0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r7, [pc, #44] @ fc390 <__cxa_atexit@plt+0xeff5c> │ │ │ │ + ldr r7, [pc, #44] @ 1052e8 <__cxa_atexit@plt+0xf8eb4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r9, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r1 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff54 │ │ │ │ - bicseq sp, lr, r0, lsr #21 │ │ │ │ - bicseq sp, lr, ip, lsl #21 │ │ │ │ + bicseq r4, lr, r0, asr #22 │ │ │ │ + bicseq r4, lr, ip, lsr #22 │ │ │ │ @ instruction: 0xfffff2f4 │ │ │ │ - biceq r7, r9, r8, ror #31 │ │ │ │ - biceq r7, r9, r8, lsl #31 │ │ │ │ - biceq r8, r9, ip, lsr r6 │ │ │ │ - biceq r8, r9, r0, lsl #13 │ │ │ │ + biceq pc, r8, r0, asr r6 @ │ │ │ │ + strdeq pc, [r8, #80] @ 0x50 │ │ │ │ + biceq pc, r8, r4, lsr #25 │ │ │ │ + biceq pc, r8, r8, ror #25 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc3d0 <__cxa_atexit@plt+0xeff9c> │ │ │ │ + bhi 105328 <__cxa_atexit@plt+0xf8ef4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fc3d8 <__cxa_atexit@plt+0xeffa4> │ │ │ │ + ldr r1, [pc, #24] @ 105330 <__cxa_atexit@plt+0xf8efc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrheq sp, [lr, #148] @ 0x94 │ │ │ │ + bicseq r4, lr, r4, asr sl │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r8, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc444 <__cxa_atexit@plt+0xf0010> │ │ │ │ + bhi 10539c <__cxa_atexit@plt+0xf8f68> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fc450 <__cxa_atexit@plt+0xf001c> │ │ │ │ - ldr r2, [pc, #84] @ fc460 <__cxa_atexit@plt+0xf002c> │ │ │ │ + bcc 1053a8 <__cxa_atexit@plt+0xf8f74> │ │ │ │ + ldr r2, [pc, #84] @ 1053b8 <__cxa_atexit@plt+0xf8f84> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ fc464 <__cxa_atexit@plt+0xf0030> │ │ │ │ + ldr r1, [pc, #80] @ 1053bc <__cxa_atexit@plt+0xf8f88> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r9, [r7, #20] │ │ │ │ ldr r7, [r7, #24] │ │ │ │ @@ -245769,24 +254943,24 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - bicseq sp, lr, r0, ror #18 │ │ │ │ + bicseq r4, lr, r0, lsl #20 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fc4bc <__cxa_atexit@plt+0xf0088> │ │ │ │ - ldr r2, [pc, #60] @ fc4cc <__cxa_atexit@plt+0xf0098> │ │ │ │ + bcc 105414 <__cxa_atexit@plt+0xf8fe0> │ │ │ │ + ldr r2, [pc, #60] @ 105424 <__cxa_atexit@plt+0xf8ff0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldmib r7, {r1, r7} │ │ │ │ ldr r0, [r5], #4 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ @@ -245796,340 +254970,340 @@ │ │ │ │ mov r8, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff50 │ │ │ │ - biceq r8, r9, r4, asr #9 │ │ │ │ + biceq pc, r8, ip, lsr #22 │ │ │ │ andeq r0, r4, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fc570 <__cxa_atexit@plt+0xf013c> │ │ │ │ + bhi 1054c8 <__cxa_atexit@plt+0xf9094> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc fc578 <__cxa_atexit@plt+0xf0144> │ │ │ │ - ldr r1, [pc, #180] @ fc5bc <__cxa_atexit@plt+0xf0188> │ │ │ │ + bcc 1054d0 <__cxa_atexit@plt+0xf909c> │ │ │ │ + ldr r1, [pc, #180] @ 105514 <__cxa_atexit@plt+0xf90e0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r7, [pc, #176] @ fc5c0 <__cxa_atexit@plt+0xf018c> │ │ │ │ + ldr r7, [pc, #176] @ 105518 <__cxa_atexit@plt+0xf90e4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r5, #-4] │ │ │ │ ldr r7, [r5] │ │ │ │ str r9, [r5] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str sl, [r3, #4] │ │ │ │ str r8, [r3, #8] │ │ │ │ sub r1, r5, #16 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi fc590 <__cxa_atexit@plt+0xf015c> │ │ │ │ - ldr r2, [pc, #136] @ fc5c4 <__cxa_atexit@plt+0xf0190> │ │ │ │ + bhi 1054e8 <__cxa_atexit@plt+0xf90b4> │ │ │ │ + ldr r2, [pc, #136] @ 10551c <__cxa_atexit@plt+0xf90e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #132] @ fc5c8 <__cxa_atexit@plt+0xf0194> │ │ │ │ + ldr r0, [pc, #132] @ 105520 <__cxa_atexit@plt+0xf90ec> │ │ │ │ add r0, pc, r0 │ │ │ │ add r0, r0, #2 │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r0, [r5, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq fc564 <__cxa_atexit@plt+0xf0130> │ │ │ │ + beq 1054bc <__cxa_atexit@plt+0xf9088> │ │ │ │ mov r5, r1 │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r1 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b fc580 <__cxa_atexit@plt+0xf014c> │ │ │ │ + b 1054d8 <__cxa_atexit@plt+0xf90a4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #76] @ fc5d4 <__cxa_atexit@plt+0xf01a0> │ │ │ │ + ldr r7, [pc, #76] @ 10552c <__cxa_atexit@plt+0xf90f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #52] @ fc5cc <__cxa_atexit@plt+0xf0198> │ │ │ │ + ldr r5, [pc, #52] @ 105524 <__cxa_atexit@plt+0xf90f0> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #48] @ fc5d0 <__cxa_atexit@plt+0xf019c> │ │ │ │ + ldr r1, [pc, #48] @ 105528 <__cxa_atexit@plt+0xf90f4> │ │ │ │ add r1, pc, r1 │ │ │ │ add r9, r5, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ mov sl, r7 │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - bicseq sp, lr, r0, asr r8 │ │ │ │ + ldrsheq r4, [lr, #128] @ 0x80 │ │ │ │ @ instruction: 0xfffff0ac │ │ │ │ - biceq r7, r9, r4, lsr #27 │ │ │ │ - biceq r7, r9, r0, asr sp │ │ │ │ - biceq r8, r9, r0, lsl #8 │ │ │ │ - biceq r8, r9, r8, asr #8 │ │ │ │ + biceq pc, r8, ip, lsl #8 │ │ │ │ + strheq pc, [r8, #56] @ 0x38 @ │ │ │ │ + biceq pc, r8, r8, ror #20 │ │ │ │ + strheq pc, [r8, #160] @ 0xa0 @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc608 <__cxa_atexit@plt+0xf01d4> │ │ │ │ + bhi 105560 <__cxa_atexit@plt+0xf912c> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ fc610 <__cxa_atexit@plt+0xf01dc> │ │ │ │ + ldr r2, [pc, #24] @ 105568 <__cxa_atexit@plt+0xf9134> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 16e46cc <__cxa_atexit@plt+0x16d8298> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, ip, ror r7 │ │ │ │ + bicseq r4, lr, ip, lsl r8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc6bc <__cxa_atexit@plt+0xf0288> │ │ │ │ - ldr r3, [pc, #144] @ fc6c4 <__cxa_atexit@plt+0xf0290> │ │ │ │ + bhi 105614 <__cxa_atexit@plt+0xf91e0> │ │ │ │ + ldr r3, [pc, #144] @ 10561c <__cxa_atexit@plt+0xf91e8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-12]! │ │ │ │ stmib r7, {r1, r2} │ │ │ │ tst r8, #3 │ │ │ │ - beq fc68c <__cxa_atexit@plt+0xf0258> │ │ │ │ - ldr r1, [pc, #112] @ fc6c8 <__cxa_atexit@plt+0xf0294> │ │ │ │ + beq 1055e4 <__cxa_atexit@plt+0xf91b0> │ │ │ │ + ldr r1, [pc, #112] @ 105620 <__cxa_atexit@plt+0xf91ec> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r7, [r8, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ str r2, [r3, #4] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq fc69c <__cxa_atexit@plt+0xf0268> │ │ │ │ + beq 1055f4 <__cxa_atexit@plt+0xf91c0> │ │ │ │ cmp r1, #0 │ │ │ │ - bne fc6b4 <__cxa_atexit@plt+0xf0280> │ │ │ │ + bne 10560c <__cxa_atexit@plt+0xf91d8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #40] @ fc6cc <__cxa_atexit@plt+0xf0298> │ │ │ │ + ldr r3, [pc, #40] @ 105624 <__cxa_atexit@plt+0xf91f0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r2, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ - ldrheq sp, [lr, #108] @ 0x6c │ │ │ │ + bicseq r4, lr, ip, asr r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #84] @ fc73c <__cxa_atexit@plt+0xf0308> │ │ │ │ + ldr r2, [pc, #84] @ 105694 <__cxa_atexit@plt+0xf9260> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq fc714 <__cxa_atexit@plt+0xf02e0> │ │ │ │ + beq 10566c <__cxa_atexit@plt+0xf9238> │ │ │ │ cmp r2, #0 │ │ │ │ - bne fc730 <__cxa_atexit@plt+0xf02fc> │ │ │ │ + bne 105688 <__cxa_atexit@plt+0xf9254> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5, #8] │ │ │ │ - ldr r3, [pc, #24] @ fc740 <__cxa_atexit@plt+0xf030c> │ │ │ │ + ldr r3, [pc, #24] @ 105698 <__cxa_atexit@plt+0xf9264> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4]! │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #12 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - bicseq sp, lr, r8, lsr r6 │ │ │ │ + ldrsbeq r4, [lr, #104] @ 0x68 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne fc774 <__cxa_atexit@plt+0xf0340> │ │ │ │ - ldr r3, [pc, #32] @ fc780 <__cxa_atexit@plt+0xf034c> │ │ │ │ + bne 1056cc <__cxa_atexit@plt+0xf9298> │ │ │ │ + ldr r3, [pc, #32] @ 1056d8 <__cxa_atexit@plt+0xf92a4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #8]! │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r3, [r5, #4] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1bee0a4 <__cxa_atexit@plt+0x1be1c70> │ │ │ │ - bicseq sp, lr, r0, lsl #12 │ │ │ │ + bicseq r4, lr, r0, lsr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc7f0 <__cxa_atexit@plt+0xf03bc> │ │ │ │ + bhi 105748 <__cxa_atexit@plt+0xf9314> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fc7fc <__cxa_atexit@plt+0xf03c8> │ │ │ │ - ldr r1, [pc, #84] @ fc80c <__cxa_atexit@plt+0xf03d8> │ │ │ │ + bcc 105754 <__cxa_atexit@plt+0xf9320> │ │ │ │ + ldr r1, [pc, #84] @ 105764 <__cxa_atexit@plt+0xf9330> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r0, r1, #1 │ │ │ │ ldr lr, [r7, #3] │ │ │ │ - ldr r1, [pc, #72] @ fc810 <__cxa_atexit@plt+0xf03dc> │ │ │ │ + ldr r1, [pc, #72] @ 105768 <__cxa_atexit@plt+0xf9334> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r8} │ │ │ │ str r0, [r2, #12] │ │ │ │ sub r0, r6, #7 │ │ │ │ - ldr r1, [pc, #56] @ fc814 <__cxa_atexit@plt+0xf03e0> │ │ │ │ + ldr r1, [pc, #56] @ 10576c <__cxa_atexit@plt+0xf9338> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, lr │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r0, ror #12 │ │ │ │ - ldrsbeq sp, [lr, #92] @ 0x5c │ │ │ │ - bicseq sp, lr, r4, lsl #11 │ │ │ │ + bicseq r4, lr, r0, lsl #14 │ │ │ │ + bicseq r4, lr, ip, ror r6 │ │ │ │ + bicseq r4, lr, r4, lsr #12 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc850 <__cxa_atexit@plt+0xf041c> │ │ │ │ + bhi 1057a8 <__cxa_atexit@plt+0xf9374> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fc858 <__cxa_atexit@plt+0xf0424> │ │ │ │ + ldr r1, [pc, #24] @ 1057b0 <__cxa_atexit@plt+0xf937c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r4, lsr r5 │ │ │ │ + ldrsbeq r4, [lr, #84] @ 0x54 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc890 <__cxa_atexit@plt+0xf045c> │ │ │ │ + bhi 1057e8 <__cxa_atexit@plt+0xf93b4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ fc898 <__cxa_atexit@plt+0xf0464> │ │ │ │ + ldr r1, [pc, #24] @ 1057f0 <__cxa_atexit@plt+0xf93bc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsheq sp, [lr, #68] @ 0x44 │ │ │ │ + @ instruction: 0x01de4594 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #16 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi fc91c <__cxa_atexit@plt+0xf04e8> │ │ │ │ + bhi 105874 <__cxa_atexit@plt+0xf9440> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fc928 <__cxa_atexit@plt+0xf04f4> │ │ │ │ + bcc 105880 <__cxa_atexit@plt+0xf944c> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #104] @ fc938 <__cxa_atexit@plt+0xf0504> │ │ │ │ + ldr r1, [pc, #104] @ 105890 <__cxa_atexit@plt+0xf945c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr lr, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r1, [r7, #20] │ │ │ │ sub r2, r6, #7 │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr sl, [pc, #72] @ fc93c <__cxa_atexit@plt+0xf0508> │ │ │ │ + ldr sl, [pc, #72] @ 105894 <__cxa_atexit@plt+0xf9460> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr r2, [pc, #68] @ fc940 <__cxa_atexit@plt+0xf050c> │ │ │ │ + ldr r2, [pc, #68] @ 105898 <__cxa_atexit@plt+0xf9464> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-16] │ │ │ │ str sl, [r3, #4]! │ │ │ │ - ldr r2, [pc, #56] @ fc944 <__cxa_atexit@plt+0xf0510> │ │ │ │ + ldr r2, [pc, #56] @ 10589c <__cxa_atexit@plt+0xf9468> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r5, r3, #8 │ │ │ │ stm r5, {r0, r1, r2, r3, lr} │ │ │ │ mov r5, r9 │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r4, lsr #9 │ │ │ │ + bicseq r4, lr, r4, asr #10 │ │ │ │ @ instruction: 0xffffff6c │ │ │ │ - bicseq sp, lr, r4, ror #8 │ │ │ │ - @ instruction: 0x01ded498 │ │ │ │ + bicseq r4, lr, r4, lsl #10 │ │ │ │ + bicseq r4, lr, r8, lsr r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fc97c <__cxa_atexit@plt+0xf0548> │ │ │ │ + bhi 1058d4 <__cxa_atexit@plt+0xf94a0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ fc984 <__cxa_atexit@plt+0xf0550> │ │ │ │ + ldr r1, [pc, #24] @ 1058dc <__cxa_atexit@plt+0xf94a8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r8, lsl #8 │ │ │ │ + bicseq r4, lr, r8, lsr #9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fca08 <__cxa_atexit@plt+0xf05d4> │ │ │ │ + bhi 105960 <__cxa_atexit@plt+0xf952c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fca14 <__cxa_atexit@plt+0xf05e0> │ │ │ │ - ldr lr, [pc, #104] @ fca24 <__cxa_atexit@plt+0xf05f0> │ │ │ │ + bcc 10596c <__cxa_atexit@plt+0xf9538> │ │ │ │ + ldr lr, [pc, #104] @ 10597c <__cxa_atexit@plt+0xf9548> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ sub r1, r6, #7 │ │ │ │ - ldr r0, [pc, #88] @ fca28 <__cxa_atexit@plt+0xf05f4> │ │ │ │ + ldr r0, [pc, #88] @ 105980 <__cxa_atexit@plt+0xf954c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r1} │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr r5, [pc, #76] @ fca2c <__cxa_atexit@plt+0xf05f8> │ │ │ │ + ldr r5, [pc, #76] @ 105984 <__cxa_atexit@plt+0xf9550> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r5, r5, #2 │ │ │ │ - ldr r1, [pc, #68] @ fca30 <__cxa_atexit@plt+0xf05fc> │ │ │ │ + ldr r1, [pc, #68] @ 105988 <__cxa_atexit@plt+0xf9554> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r3, r5} │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r9 │ │ │ │ @@ -246138,39 +255312,39 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - @ instruction: 0x01ded390 │ │ │ │ - ldrsheq sp, [lr, #60] @ 0x3c │ │ │ │ - ldrheq sp, [lr, #56] @ 0x38 │ │ │ │ + bicseq r4, lr, r0, lsr r4 │ │ │ │ + @ instruction: 0x01de449c │ │ │ │ + bicseq r4, lr, r8, asr r4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r9, r5, #20 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi fcaac <__cxa_atexit@plt+0xf0678> │ │ │ │ + bhi 105a04 <__cxa_atexit@plt+0xf95d0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fcab8 <__cxa_atexit@plt+0xf0684> │ │ │ │ - ldr lr, [pc, #100] @ fcac8 <__cxa_atexit@plt+0xf0694> │ │ │ │ + bcc 105a10 <__cxa_atexit@plt+0xf95dc> │ │ │ │ + ldr lr, [pc, #100] @ 105a20 <__cxa_atexit@plt+0xf95ec> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ fcacc <__cxa_atexit@plt+0xf0698> │ │ │ │ + ldr r0, [pc, #92] @ 105a24 <__cxa_atexit@plt+0xf95f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ ldr r1, [r7, #16] │ │ │ │ sub r2, r6, #7 │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r2, [pc, #64] @ fcad0 <__cxa_atexit@plt+0xf069c> │ │ │ │ + ldr r2, [pc, #64] @ 105a28 <__cxa_atexit@plt+0xf95f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str lr, [r3, #4] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r1, [r5, #-16] │ │ │ │ mov r5, r9 │ │ │ │ @@ -246179,43 +255353,43 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - bicseq sp, lr, r4, lsl #6 │ │ │ │ - bicseq sp, lr, r8, lsr r4 │ │ │ │ + bicseq r4, lr, r4, lsr #7 │ │ │ │ + ldrsbeq r4, [lr, #72] @ 0x48 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, r8 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fcba8 <__cxa_atexit@plt+0xf0774> │ │ │ │ - ldr lr, [pc, #212] @ fcbc8 <__cxa_atexit@plt+0xf0794> │ │ │ │ + bhi 105b00 <__cxa_atexit@plt+0xf96cc> │ │ │ │ + ldr lr, [pc, #212] @ 105b20 <__cxa_atexit@plt+0xf96ec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ add r7, r7, #7 │ │ │ │ ldm r7, {r0, r2, r7} │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r7, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ tst r8, #3 │ │ │ │ - beq fcb98 <__cxa_atexit@plt+0xf0764> │ │ │ │ + beq 105af0 <__cxa_atexit@plt+0xf96bc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add sl, r6, #44 @ 0x2c │ │ │ │ cmp r2, sl │ │ │ │ - bcc fcbb0 <__cxa_atexit@plt+0xf077c> │ │ │ │ - ldr lr, [pc, #152] @ fcbcc <__cxa_atexit@plt+0xf0798> │ │ │ │ + bcc 105b08 <__cxa_atexit@plt+0xf96d4> │ │ │ │ + ldr lr, [pc, #152] @ 105b24 <__cxa_atexit@plt+0xf96f0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r9, [pc, #148] @ fcbd0 <__cxa_atexit@plt+0xf079c> │ │ │ │ + ldr r9, [pc, #148] @ 105b28 <__cxa_atexit@plt+0xf96f4> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #144] @ fcbd4 <__cxa_atexit@plt+0xf07a0> │ │ │ │ + ldr r3, [pc, #144] @ 105b2c <__cxa_atexit@plt+0xf96f8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r5, #-12]! │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr ip, [r8, #7] │ │ │ │ str r3, [r5] │ │ │ │ str r9, [r6, #4]! │ │ │ │ ldr r9, [r5, #-4] │ │ │ │ @@ -246245,27 +255419,27 @@ │ │ │ │ mov r5, r3 │ │ │ │ mov r6, sl │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror #1 │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ - bicseq sp, lr, r4, lsl #7 │ │ │ │ + bicseq r4, lr, r4, lsr #8 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fcc5c <__cxa_atexit@plt+0xf0828> │ │ │ │ - ldr lr, [pc, #108] @ fcc68 <__cxa_atexit@plt+0xf0834> │ │ │ │ + bcc 105bb4 <__cxa_atexit@plt+0xf9780> │ │ │ │ + ldr lr, [pc, #108] @ 105bc0 <__cxa_atexit@plt+0xf978c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #104] @ fcc6c <__cxa_atexit@plt+0xf0838> │ │ │ │ + ldr r8, [pc, #104] @ 105bc4 <__cxa_atexit@plt+0xf9790> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #100] @ fcc70 <__cxa_atexit@plt+0xf083c> │ │ │ │ + ldr r9, [pc, #100] @ 105bc8 <__cxa_atexit@plt+0xf9794> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r2, [r5, #8]! │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ str r9, [r5] │ │ │ │ str r8, [r0, #4]! │ │ │ │ ldr r8, [r5, #-4] │ │ │ │ @@ -246284,42 +255458,42 @@ │ │ │ │ str r9, [r0, #40] @ 0x28 │ │ │ │ b 16e473c <__cxa_atexit@plt+0x16d8308> │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe3c │ │ │ │ @ instruction: 0xfffffc9c │ │ │ │ - ldrheq sp, [lr, #44] @ 0x2c │ │ │ │ + bicseq r4, lr, ip, asr r3 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ sub ip, r5, #12 │ │ │ │ cmp fp, ip │ │ │ │ - bhi fcd04 <__cxa_atexit@plt+0xf08d0> │ │ │ │ + bhi 105c5c <__cxa_atexit@plt+0xf9828> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #40 @ 0x28 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fcd10 <__cxa_atexit@plt+0xf08dc> │ │ │ │ + bcc 105c68 <__cxa_atexit@plt+0xf9834> │ │ │ │ ldr r1, [r7, #1] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r7, #5] │ │ │ │ ldr r0, [r7, #9] │ │ │ │ sub lr, r6, #15 │ │ │ │ mov r2, r8 │ │ │ │ - ldr r8, [pc, #96] @ fcd20 <__cxa_atexit@plt+0xf08ec> │ │ │ │ + ldr r8, [pc, #96] @ 105c78 <__cxa_atexit@plt+0xf9844> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ stmdb r5, {r8, r9, lr} │ │ │ │ - ldr r5, [pc, #88] @ fcd24 <__cxa_atexit@plt+0xf08f0> │ │ │ │ + ldr r5, [pc, #88] @ 105c7c <__cxa_atexit@plt+0xf9848> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #4]! │ │ │ │ str r2, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ - ldr r5, [pc, #68] @ fcd28 <__cxa_atexit@plt+0xf08f4> │ │ │ │ + ldr r5, [pc, #68] @ 105c80 <__cxa_atexit@plt+0xf984c> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #20] │ │ │ │ add lr, r3, #24 │ │ │ │ stm lr, {r1, r3, fp} │ │ │ │ str sl, [r3, #36] @ 0x24 │ │ │ │ mov r5, ip │ │ │ │ mov r8, r1 │ │ │ │ @@ -246328,123 +255502,123 @@ │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, lr, r8, lsl #4 │ │ │ │ + bicseq r4, lr, r8, lsr #5 │ │ │ │ @ instruction: 0xfffffb50 │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - biceq r7, r9, ip, ror #24 │ │ │ │ + ldrdeq pc, [r8, #36] @ 0x24 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub ip, r5, #8 │ │ │ │ cmp fp, ip │ │ │ │ - bhi fcdd8 <__cxa_atexit@plt+0xf09a4> │ │ │ │ + bhi 105d30 <__cxa_atexit@plt+0xf98fc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fcde4 <__cxa_atexit@plt+0xf09b0> │ │ │ │ - ldr lr, [pc, #168] @ fce08 <__cxa_atexit@plt+0xf09d4> │ │ │ │ + bcc 105d3c <__cxa_atexit@plt+0xf9908> │ │ │ │ + ldr lr, [pc, #168] @ 105d60 <__cxa_atexit@plt+0xf992c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #164] @ fce0c <__cxa_atexit@plt+0xf09d8> │ │ │ │ + ldr r0, [pc, #164] @ 105d64 <__cxa_atexit@plt+0xf9930> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r0, r1, r3, sl} │ │ │ │ - ldr r7, [pc, #148] @ fce10 <__cxa_atexit@plt+0xf09dc> │ │ │ │ + ldr r7, [pc, #148] @ 105d68 <__cxa_atexit@plt+0xf9934> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r2, #4] │ │ │ │ str r0, [r2, #8] │ │ │ │ str lr, [r2, #12] │ │ │ │ add lr, r2, #16 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ sub r8, r6, #9 │ │ │ │ sub r9, r6, #19 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fcdf4 <__cxa_atexit@plt+0xf09c0> │ │ │ │ - ldr r3, [pc, #104] @ fce14 <__cxa_atexit@plt+0xf09e0> │ │ │ │ + bhi 105d4c <__cxa_atexit@plt+0xf9918> │ │ │ │ + ldr r3, [pc, #104] @ 105d6c <__cxa_atexit@plt+0xf9938> │ │ │ │ add r3, pc, r3 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r3, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq fcdc8 <__cxa_atexit@plt+0xf0994> │ │ │ │ + beq 105d20 <__cxa_atexit@plt+0xf98ec> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ fce18 <__cxa_atexit@plt+0xf09e4> │ │ │ │ + ldr r7, [pc, #28] @ 105d70 <__cxa_atexit@plt+0xf993c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, ip │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - bicseq sp, lr, ip │ │ │ │ + bicseq r4, lr, ip, lsr #1 │ │ │ │ @ instruction: 0xfffffa10 │ │ │ │ @ instruction: 0xffffe83c │ │ │ │ - biceq r7, r9, r4, lsr #23 │ │ │ │ - biceq r7, r9, r8, ror fp │ │ │ │ + biceq pc, r8, ip, lsl #4 │ │ │ │ + biceq pc, r8, r0, ror #3 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fce70 <__cxa_atexit@plt+0xf0a3c> │ │ │ │ + bhi 105dc8 <__cxa_atexit@plt+0xf9994> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fce78 <__cxa_atexit@plt+0xf0a44> │ │ │ │ - ldr r1, [pc, #64] @ fce94 <__cxa_atexit@plt+0xf0a60> │ │ │ │ + bcc 105dd0 <__cxa_atexit@plt+0xf999c> │ │ │ │ + ldr r1, [pc, #64] @ 105dec <__cxa_atexit@plt+0xf99b8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ fce98 <__cxa_atexit@plt+0xf0a64> │ │ │ │ + ldr r0, [pc, #60] @ 105df0 <__cxa_atexit@plt+0xf99bc> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ stmdb r5, {r1, r3, r8, r9, sl} │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ b 16e464c <__cxa_atexit@plt+0x16d8218> │ │ │ │ mov r6, r3 │ │ │ │ - b fce80 <__cxa_atexit@plt+0xf0a4c> │ │ │ │ + b 105dd8 <__cxa_atexit@plt+0xf99a4> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ fce90 <__cxa_atexit@plt+0xf0a5c> │ │ │ │ + ldr r7, [pc, #8] @ 105de8 <__cxa_atexit@plt+0xf99b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r7, r9, r0, asr fp │ │ │ │ + strheq pc, [r8, #24] @ │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffff780 │ │ │ │ - strdeq r7, [r9, #172] @ 0xac │ │ │ │ + biceq pc, r8, r4, ror #2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fcf18 <__cxa_atexit@plt+0xf0ae4> │ │ │ │ - ldr r8, [pc, #96] @ fcf24 <__cxa_atexit@plt+0xf0af0> │ │ │ │ + bcc 105e70 <__cxa_atexit@plt+0xf9a3c> │ │ │ │ + ldr r8, [pc, #96] @ 105e7c <__cxa_atexit@plt+0xf9a48> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #92] @ fcf28 <__cxa_atexit@plt+0xf0af4> │ │ │ │ + ldr lr, [pc, #92] @ 105e80 <__cxa_atexit@plt+0xf9a4c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr sl, [r5, #8]! │ │ │ │ - ldr r9, [pc, #84] @ fcf2c <__cxa_atexit@plt+0xf0af8> │ │ │ │ + ldr r9, [pc, #84] @ 105e84 <__cxa_atexit@plt+0xf9a50> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldmib r5, {r1, ip} │ │ │ │ str r8, [r3, #16]! │ │ │ │ sub r0, r6, #31 │ │ │ │ str r9, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ @@ -246459,68 +255633,68 @@ │ │ │ │ mov r8, r7 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ @ instruction: 0xfffff750 │ │ │ │ - ldrsheq ip, [lr, #240] @ 0xf0 │ │ │ │ + @ instruction: 0x01de4090 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 16e4b4c <__cxa_atexit@plt+0x16d8718> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fcf78 <__cxa_atexit@plt+0xf0b44> │ │ │ │ + bhi 105ed0 <__cxa_atexit@plt+0xf9a9c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ ldr r2, [r7, #16] │ │ │ │ - ldr r1, [pc, #24] @ fcf80 <__cxa_atexit@plt+0xf0b4c> │ │ │ │ + ldr r1, [pc, #24] @ 105ed8 <__cxa_atexit@plt+0xf9aa4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, lr, ip, lsl #28 │ │ │ │ + bicseq r3, lr, ip, lsr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fcfb8 <__cxa_atexit@plt+0xf0b84> │ │ │ │ + bhi 105f10 <__cxa_atexit@plt+0xf9adc> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ fcfc0 <__cxa_atexit@plt+0xf0b8c> │ │ │ │ + ldr r1, [pc, #24] @ 105f18 <__cxa_atexit@plt+0xf9ae4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, lr, ip, asr #27 │ │ │ │ + bicseq r3, lr, ip, ror #28 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fd028 <__cxa_atexit@plt+0xf0bf4> │ │ │ │ + bhi 105f80 <__cxa_atexit@plt+0xf9b4c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fd034 <__cxa_atexit@plt+0xf0c00> │ │ │ │ - ldr lr, [pc, #76] @ fd044 <__cxa_atexit@plt+0xf0c10> │ │ │ │ + bcc 105f8c <__cxa_atexit@plt+0xf9b58> │ │ │ │ + ldr lr, [pc, #76] @ 105f9c <__cxa_atexit@plt+0xf9b68> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ - ldr r9, [pc, #64] @ fd048 <__cxa_atexit@plt+0xf0c14> │ │ │ │ + ldr r9, [pc, #64] @ 105fa0 <__cxa_atexit@plt+0xf9b6c> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r8, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ mov r5, r2 │ │ │ │ @@ -246530,32 +255704,32 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - bicseq ip, lr, r8, asr sp │ │ │ │ + ldrsheq r3, [lr, #216] @ 0xd8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fd0b8 <__cxa_atexit@plt+0xf0c84> │ │ │ │ + bhi 106010 <__cxa_atexit@plt+0xf9bdc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fd0c4 <__cxa_atexit@plt+0xf0c90> │ │ │ │ + bcc 10601c <__cxa_atexit@plt+0xf9be8> │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ - ldr lr, [pc, #76] @ fd0d4 <__cxa_atexit@plt+0xf0ca0> │ │ │ │ + ldr lr, [pc, #76] @ 10602c <__cxa_atexit@plt+0xf9bf8> │ │ │ │ add lr, pc, lr │ │ │ │ sub r0, r6, #7 │ │ │ │ - ldr sl, [pc, #68] @ fd0d8 <__cxa_atexit@plt+0xf0ca4> │ │ │ │ + ldr sl, [pc, #68] @ 106030 <__cxa_atexit@plt+0xf9bfc> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ str lr, [r2, #4] │ │ │ │ str r8, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ str sl, [r5, #-12] │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ @@ -246566,533 +255740,533 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ - bicseq ip, lr, r4, lsr lr │ │ │ │ + ldrsbeq r3, [lr, #228] @ 0xe4 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi fd15c <__cxa_atexit@plt+0xf0d28> │ │ │ │ + bhi 1060b4 <__cxa_atexit@plt+0xf9c80> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #32 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fd168 <__cxa_atexit@plt+0xf0d34> │ │ │ │ + bcc 1060c0 <__cxa_atexit@plt+0xf9c8c> │ │ │ │ ldr r1, [r7, #1] │ │ │ │ ldr r0, [r7, #5] │ │ │ │ sub lr, r6, #7 │ │ │ │ - ldr ip, [pc, #92] @ fd178 <__cxa_atexit@plt+0xf0d44> │ │ │ │ + ldr ip, [pc, #92] @ 1060d0 <__cxa_atexit@plt+0xf9c9c> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ str ip, [r5, #-12] │ │ │ │ stmdb r5, {r9, lr} │ │ │ │ - ldr r5, [pc, #80] @ fd17c <__cxa_atexit@plt+0xf0d48> │ │ │ │ + ldr r5, [pc, #80] @ 1060d4 <__cxa_atexit@plt+0xf9ca0> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ - ldr r5, [pc, #60] @ fd180 <__cxa_atexit@plt+0xf0d4c> │ │ │ │ + ldr r5, [pc, #60] @ 1060d8 <__cxa_atexit@plt+0xf9ca4> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r3, [r3, #28] │ │ │ │ mov r5, r2 │ │ │ │ mov r8, r1 │ │ │ │ b 16e4a6c <__cxa_atexit@plt+0x16d8638> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, lr, ip, lsr #27 │ │ │ │ + bicseq r3, lr, ip, asr #28 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ - biceq r7, r9, r0, lsl r8 │ │ │ │ + biceq lr, r8, r8, ror lr │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc fd210 <__cxa_atexit@plt+0xf0ddc> │ │ │ │ - ldr r7, [pc, #140] @ fd23c <__cxa_atexit@plt+0xf0e08> │ │ │ │ + bcc 106168 <__cxa_atexit@plt+0xf9d34> │ │ │ │ + ldr r7, [pc, #140] @ 106194 <__cxa_atexit@plt+0xf9d60> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #136] @ fd240 <__cxa_atexit@plt+0xf0e0c> │ │ │ │ + ldr r2, [pc, #136] @ 106198 <__cxa_atexit@plt+0xf9d64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r2, r8, r9} │ │ │ │ sub r8, r6, #5 │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fd228 <__cxa_atexit@plt+0xf0df4> │ │ │ │ - ldr r2, [pc, #100] @ fd244 <__cxa_atexit@plt+0xf0e10> │ │ │ │ + bhi 106180 <__cxa_atexit@plt+0xf9d4c> │ │ │ │ + ldr r2, [pc, #100] @ 10619c <__cxa_atexit@plt+0xf9d68> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ tst sl, #3 │ │ │ │ - beq fd200 <__cxa_atexit@plt+0xf0dcc> │ │ │ │ + beq 106158 <__cxa_atexit@plt+0xf9d24> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ - b fb5ec <__cxa_atexit@plt+0xef1b8> │ │ │ │ + b 104544 <__cxa_atexit@plt+0xf8110> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ fd24c <__cxa_atexit@plt+0xf0e18> │ │ │ │ + ldr r7, [pc, #52] @ 1061a4 <__cxa_atexit@plt+0xf9d70> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ fd248 <__cxa_atexit@plt+0xf0e14> │ │ │ │ + ldr r7, [pc, #24] @ 1061a0 <__cxa_atexit@plt+0xf9d6c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd84 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ @ instruction: 0xffffe408 │ │ │ │ - biceq r7, r9, r0, ror r7 │ │ │ │ - biceq r7, r9, r8, asr #15 │ │ │ │ - @ instruction: 0x01b1ee45 │ │ │ │ + ldrdeq lr, [r8, #216] @ 0xd8 │ │ │ │ + biceq lr, r8, r0, lsr lr │ │ │ │ + @ instruction: 0x01b16160 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1ee7d │ │ │ │ + @ instruction: 0x01b16198 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1eeb5 │ │ │ │ + @ instruction: 0x01b161d0 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r2, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1eef1 │ │ │ │ + @ instruction: 0x01b1620c │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r3, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1ef2b │ │ │ │ + @ instruction: 0x01b16246 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r4, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1ef68 │ │ │ │ + @ instruction: 0x01b16283 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r5, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1efa8 │ │ │ │ + @ instruction: 0x01b162c3 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r6, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1efe4 │ │ │ │ + @ instruction: 0x01b162ff │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r7, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f022 │ │ │ │ + @ instruction: 0x01b1633d │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r8, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f05e │ │ │ │ + @ instruction: 0x01b16379 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r9, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f09d │ │ │ │ + @ instruction: 0x01b163b8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, sl, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldrsbeq pc, [r1, pc]! @ │ │ │ │ + @ instruction: 0x01b163fa │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, fp, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f11e │ │ │ │ + @ instruction: 0x01b16439 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, ip, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f15d │ │ │ │ + @ instruction: 0x01b16478 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, sp, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f19e │ │ │ │ + @ instruction: 0x01b164b9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, lr, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f1dd │ │ │ │ + @ instruction: 0x01b164f8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, pc, r2 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f21f │ │ │ │ + @ instruction: 0x01b1653a │ │ │ │ andeq r0, r0, r2 │ │ │ │ andseq r0, r0, r4 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1f264 │ │ │ │ + @ instruction: 0x01b1657f │ │ │ │ andeq r0, r1, r0 │ │ │ │ andseq r0, r1, r3 │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fd44c <__cxa_atexit@plt+0xf1018> │ │ │ │ - ldr r3, [pc, #60] @ fd45c <__cxa_atexit@plt+0xf1028> │ │ │ │ + bhi 1063a4 <__cxa_atexit@plt+0xf9f70> │ │ │ │ + ldr r3, [pc, #60] @ 1063b4 <__cxa_atexit@plt+0xf9f80> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq fd43c <__cxa_atexit@plt+0xf1008> │ │ │ │ + beq 106394 <__cxa_atexit@plt+0xf9f60> │ │ │ │ ldr r7, [r8, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ fd460 <__cxa_atexit@plt+0xf102c> │ │ │ │ + ldr r7, [pc, #12] @ 1063b8 <__cxa_atexit@plt+0xf9f84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - @ instruction: 0x01c97594 │ │ │ │ + strdeq lr, [r8, #188] @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fd4cc <__cxa_atexit@plt+0xf1098> │ │ │ │ - ldr r3, [pc, #60] @ fd4dc <__cxa_atexit@plt+0xf10a8> │ │ │ │ + bhi 106424 <__cxa_atexit@plt+0xf9ff0> │ │ │ │ + ldr r3, [pc, #60] @ 106434 <__cxa_atexit@plt+0xfa000> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq fd4bc <__cxa_atexit@plt+0xf1088> │ │ │ │ + beq 106414 <__cxa_atexit@plt+0xf9fe0> │ │ │ │ ldr r7, [r8, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ fd4e0 <__cxa_atexit@plt+0xf10ac> │ │ │ │ + ldr r7, [pc, #12] @ 106438 <__cxa_atexit@plt+0xfa004> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq r7, r9, r8, lsl r5 │ │ │ │ + biceq lr, r8, r0, lsl #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fd594 <__cxa_atexit@plt+0xf1160> │ │ │ │ - ldr r2, [pc, #128] @ fd59c <__cxa_atexit@plt+0xf1168> │ │ │ │ + bhi 1064ec <__cxa_atexit@plt+0xfa0b8> │ │ │ │ + ldr r2, [pc, #128] @ 1064f4 <__cxa_atexit@plt+0xfa0c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #120] @ fd5a0 <__cxa_atexit@plt+0xf116c> │ │ │ │ + ldr r1, [pc, #120] @ 1064f8 <__cxa_atexit@plt+0xfa0c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq fd560 <__cxa_atexit@plt+0xf112c> │ │ │ │ - ldr r2, [pc, #96] @ fd5a4 <__cxa_atexit@plt+0xf1170> │ │ │ │ + beq 1064b8 <__cxa_atexit@plt+0xfa084> │ │ │ │ + ldr r2, [pc, #96] @ 1064fc <__cxa_atexit@plt+0xfa0c8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #31] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq fd56c <__cxa_atexit@plt+0xf1138> │ │ │ │ + beq 1064c4 <__cxa_atexit@plt+0xfa090> │ │ │ │ cmp r2, #0 │ │ │ │ - bne fd580 <__cxa_atexit@plt+0xf114c> │ │ │ │ + bne 1064d8 <__cxa_atexit@plt+0xfa0a4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ fd5ac <__cxa_atexit@plt+0xf1178> │ │ │ │ + ldr r7, [pc, #56] @ 106504 <__cxa_atexit@plt+0xfa0d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ fd5a8 <__cxa_atexit@plt+0xf1174> │ │ │ │ + ldr r7, [pc, #32] @ 106500 <__cxa_atexit@plt+0xfa0cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - bicseq ip, lr, ip, asr #16 │ │ │ │ + bicseq r3, lr, ip, ror #17 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - bicseq ip, lr, r4, asr r8 │ │ │ │ - bicseq ip, lr, r4, lsr #17 │ │ │ │ + ldrsheq r3, [lr, #132] @ 0x84 │ │ │ │ + bicseq r3, lr, r4, asr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #76] @ fd60c <__cxa_atexit@plt+0xf11d8> │ │ │ │ + ldr r3, [pc, #76] @ 106564 <__cxa_atexit@plt+0xfa130> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #31] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq fd5e4 <__cxa_atexit@plt+0xf11b0> │ │ │ │ + beq 10653c <__cxa_atexit@plt+0xfa108> │ │ │ │ cmp r3, #0 │ │ │ │ - bne fd5f8 <__cxa_atexit@plt+0xf11c4> │ │ │ │ + bne 106550 <__cxa_atexit@plt+0xfa11c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ fd614 <__cxa_atexit@plt+0xf11e0> │ │ │ │ + ldr r7, [pc, #40] @ 10656c <__cxa_atexit@plt+0xfa138> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ fd610 <__cxa_atexit@plt+0xf11dc> │ │ │ │ + ldr r7, [pc, #16] @ 106568 <__cxa_atexit@plt+0xfa134> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - ldrsbeq ip, [lr, #124] @ 0x7c │ │ │ │ - bicseq ip, lr, ip, lsr #16 │ │ │ │ + bicseq r3, lr, ip, ror r8 │ │ │ │ + bicseq r3, lr, ip, asr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ fd64c <__cxa_atexit@plt+0xf1218> │ │ │ │ + ldr r2, [pc, #36] @ 1065a4 <__cxa_atexit@plt+0xfa170> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ fd650 <__cxa_atexit@plt+0xf121c> │ │ │ │ + ldr r3, [pc, #32] @ 1065a8 <__cxa_atexit@plt+0xfa174> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldrsheq ip, [lr, #112] @ 0x70 │ │ │ │ - bicseq ip, lr, ip, lsr #15 │ │ │ │ + @ instruction: 0x01de3890 │ │ │ │ + bicseq r3, lr, ip, asr #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fd6a0 <__cxa_atexit@plt+0xf126c> │ │ │ │ - ldr r7, [pc, #52] @ fd6b4 <__cxa_atexit@plt+0xf1280> │ │ │ │ + bhi 1065f8 <__cxa_atexit@plt+0xfa1c4> │ │ │ │ + ldr r7, [pc, #52] @ 10660c <__cxa_atexit@plt+0xfa1d8> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq fd694 <__cxa_atexit@plt+0xf1260> │ │ │ │ + beq 1065ec <__cxa_atexit@plt+0xfa1b8> │ │ │ │ mov r7, r9 │ │ │ │ - b fd894 <__cxa_atexit@plt+0xf1460> │ │ │ │ + b 1067ec <__cxa_atexit@plt+0xfa3b8> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ fd6b8 <__cxa_atexit@plt+0xf1284> │ │ │ │ + ldr r7, [pc, #16] @ 106610 <__cxa_atexit@plt+0xfa1dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl r2 │ │ │ │ - biceq r7, r9, r8, asr #6 │ │ │ │ + strheq lr, [r8, #144] @ 0x90 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fd754 <__cxa_atexit@plt+0xf1320> │ │ │ │ - ldr lr, [pc, #148] @ fd774 <__cxa_atexit@plt+0xf1340> │ │ │ │ + bhi 1066ac <__cxa_atexit@plt+0xfa278> │ │ │ │ + ldr lr, [pc, #148] @ 1066cc <__cxa_atexit@plt+0xfa298> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #136] @ fd778 <__cxa_atexit@plt+0xf1344> │ │ │ │ + ldr r1, [pc, #136] @ 1066d0 <__cxa_atexit@plt+0xfa29c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r3, #-16] │ │ │ │ stmdb r3, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq fd74c <__cxa_atexit@plt+0xf1318> │ │ │ │ + beq 1066a4 <__cxa_atexit@plt+0xfa270> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc fd764 <__cxa_atexit@plt+0xf1330> │ │ │ │ - ldr r8, [pc, #100] @ fd77c <__cxa_atexit@plt+0xf1348> │ │ │ │ + bcc 1066bc <__cxa_atexit@plt+0xfa288> │ │ │ │ + ldr r8, [pc, #100] @ 1066d4 <__cxa_atexit@plt+0xfa2a0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #96] @ fd780 <__cxa_atexit@plt+0xf134c> │ │ │ │ + ldr lr, [pc, #96] @ 1066d8 <__cxa_atexit@plt+0xfa2a4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r1, [r3, #-12] │ │ │ │ str r8, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str lr, [r3, #-12] │ │ │ │ sub r8, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - bicseq ip, lr, r4, lsl #13 │ │ │ │ + bicseq r3, lr, r4, lsr #14 │ │ │ │ @ instruction: 0xffffff44 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fd7d4 <__cxa_atexit@plt+0xf13a0> │ │ │ │ - ldr r2, [pc, #56] @ fd7e0 <__cxa_atexit@plt+0xf13ac> │ │ │ │ + bcc 10672c <__cxa_atexit@plt+0xfa2f8> │ │ │ │ + ldr r2, [pc, #56] @ 106738 <__cxa_atexit@plt+0xfa304> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #52] @ fd7e4 <__cxa_atexit@plt+0xf13b0> │ │ │ │ + ldr lr, [pc, #52] @ 10673c <__cxa_atexit@plt+0xfa308> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ stm r5, {r0, lr} │ │ │ │ sub r8, r6, #3 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fd81c <__cxa_atexit@plt+0xf13e8> │ │ │ │ - ldr r2, [pc, #28] @ fd828 <__cxa_atexit@plt+0xf13f4> │ │ │ │ + bcc 106774 <__cxa_atexit@plt+0xfa340> │ │ │ │ + ldr r2, [pc, #28] @ 106780 <__cxa_atexit@plt+0xfa34c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq ip, lr, r8, asr r9 │ │ │ │ + bicseq r3, lr, r4, lsr #20 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fd870 <__cxa_atexit@plt+0xf143c> │ │ │ │ - ldr r7, [pc, #52] @ fd884 <__cxa_atexit@plt+0xf1450> │ │ │ │ + bhi 1067c8 <__cxa_atexit@plt+0xfa394> │ │ │ │ + ldr r7, [pc, #52] @ 1067dc <__cxa_atexit@plt+0xfa3a8> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq fd864 <__cxa_atexit@plt+0xf1430> │ │ │ │ + beq 1067bc <__cxa_atexit@plt+0xfa388> │ │ │ │ mov r7, r9 │ │ │ │ - b fd894 <__cxa_atexit@plt+0xf1460> │ │ │ │ + b 1067ec <__cxa_atexit@plt+0xfa3b8> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ fd888 <__cxa_atexit@plt+0xf1454> │ │ │ │ + ldr r7, [pc, #16] @ 1067e0 <__cxa_atexit@plt+0xfa3ac> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r7, r9, r8, ror r1 │ │ │ │ + biceq lr, r8, r0, ror #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #72 @ 0x48 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fd938 <__cxa_atexit@plt+0xf1504> │ │ │ │ + bcc 106890 <__cxa_atexit@plt+0xfa45c> │ │ │ │ ldr ip, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r7, #15] │ │ │ │ ldr r8, [r7, #19] │ │ │ │ add r7, r7, #27 │ │ │ │ ldm r7, {r0, r1, r2, r7} │ │ │ │ - ldr lr, [pc, #116] @ fd944 <__cxa_atexit@plt+0xf1510> │ │ │ │ + ldr lr, [pc, #116] @ 10689c <__cxa_atexit@plt+0xfa468> │ │ │ │ add lr, pc, lr │ │ │ │ str lr, [r3, #4]! │ │ │ │ str r7, [r3, #68] @ 0x44 │ │ │ │ str r2, [r3, #64] @ 0x40 │ │ │ │ - ldr r7, [pc, #100] @ fd948 <__cxa_atexit@plt+0xf1514> │ │ │ │ + ldr r7, [pc, #100] @ 1068a0 <__cxa_atexit@plt+0xfa46c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r1, [r3, #60] @ 0x3c │ │ │ │ str r0, [r3, #56] @ 0x38 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ - ldr r1, [pc, #84] @ fd94c <__cxa_atexit@plt+0xf1518> │ │ │ │ + ldr r1, [pc, #84] @ 1068a4 <__cxa_atexit@plt+0xfa470> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r3, #8] │ │ │ │ mov r0, r3 │ │ │ │ str r7, [r0, #12]! │ │ │ │ str r2, [r3, #20] │ │ │ │ str ip, [r3, #24] │ │ │ │ str r1, [r3, #28] │ │ │ │ @@ -247107,143 +256281,143 @@ │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ mov r3, #72 @ 0x48 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc34 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ - bicseq ip, lr, r0, lsl #17 │ │ │ │ + bicseq r3, lr, ip, asr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ - b fdae4 <__cxa_atexit@plt+0xf16b0> │ │ │ │ + b 106a3c <__cxa_atexit@plt+0xfa608> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fda00 <__cxa_atexit@plt+0xf15cc> │ │ │ │ - ldr lr, [pc, #148] @ fda20 <__cxa_atexit@plt+0xf15ec> │ │ │ │ + bhi 106958 <__cxa_atexit@plt+0xfa524> │ │ │ │ + ldr lr, [pc, #148] @ 106978 <__cxa_atexit@plt+0xfa544> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #136] @ fda24 <__cxa_atexit@plt+0xf15f0> │ │ │ │ + ldr r1, [pc, #136] @ 10697c <__cxa_atexit@plt+0xfa548> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r3, #-16] │ │ │ │ stmdb r3, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq fd9f8 <__cxa_atexit@plt+0xf15c4> │ │ │ │ + beq 106950 <__cxa_atexit@plt+0xfa51c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc fda10 <__cxa_atexit@plt+0xf15dc> │ │ │ │ - ldr r8, [pc, #100] @ fda28 <__cxa_atexit@plt+0xf15f4> │ │ │ │ + bcc 106968 <__cxa_atexit@plt+0xfa534> │ │ │ │ + ldr r8, [pc, #100] @ 106980 <__cxa_atexit@plt+0xfa54c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #96] @ fda2c <__cxa_atexit@plt+0xf15f8> │ │ │ │ + ldr lr, [pc, #96] @ 106984 <__cxa_atexit@plt+0xfa550> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r1, [r3, #-12] │ │ │ │ str r8, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r3, #-16] │ │ │ │ str lr, [r3, #-12] │ │ │ │ sub r8, r2, #3 │ │ │ │ mov r6, r2 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - ldrsbeq ip, [lr, #56] @ 0x38 │ │ │ │ + bicseq r3, lr, r8, ror r4 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fda80 <__cxa_atexit@plt+0xf164c> │ │ │ │ - ldr r2, [pc, #56] @ fda8c <__cxa_atexit@plt+0xf1658> │ │ │ │ + bcc 1069d8 <__cxa_atexit@plt+0xfa5a4> │ │ │ │ + ldr r2, [pc, #56] @ 1069e4 <__cxa_atexit@plt+0xfa5b0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #52] @ fda90 <__cxa_atexit@plt+0xf165c> │ │ │ │ + ldr lr, [pc, #52] @ 1069e8 <__cxa_atexit@plt+0xfa5b4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ stm r5, {r0, lr} │ │ │ │ sub r8, r6, #3 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffff04 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fdac8 <__cxa_atexit@plt+0xf1694> │ │ │ │ - ldr r2, [pc, #28] @ fdad4 <__cxa_atexit@plt+0xf16a0> │ │ │ │ + bcc 106a20 <__cxa_atexit@plt+0xfa5ec> │ │ │ │ + ldr r2, [pc, #28] @ 106a2c <__cxa_atexit@plt+0xfa5f8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - bicseq ip, lr, ip, lsr #13 │ │ │ │ + bicseq r3, lr, r8, ror r7 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fdb9c <__cxa_atexit@plt+0xf1768> │ │ │ │ - ldr r7, [pc, #204] @ fdbc4 <__cxa_atexit@plt+0xf1790> │ │ │ │ + bhi 106af4 <__cxa_atexit@plt+0xfa6c0> │ │ │ │ + ldr r7, [pc, #204] @ 106b1c <__cxa_atexit@plt+0xfa6e8> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq fdb8c <__cxa_atexit@plt+0xf1758> │ │ │ │ + beq 106ae4 <__cxa_atexit@plt+0xfa6b0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #60 @ 0x3c │ │ │ │ cmp r7, r8 │ │ │ │ - bcc fdbac <__cxa_atexit@plt+0xf1778> │ │ │ │ + bcc 106b04 <__cxa_atexit@plt+0xfa6d0> │ │ │ │ ldr ip, [r9, #3] │ │ │ │ ldr sl, [r9, #7] │ │ │ │ ldr r7, [r9, #11] │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r7, [r9, #15] │ │ │ │ str r7, [sp] │ │ │ │ add r9, r9, #23 │ │ │ │ ldm r9, {r0, r1, r3, r7, r9} │ │ │ │ - ldr lr, [pc, #144] @ fdbcc <__cxa_atexit@plt+0xf1798> │ │ │ │ + ldr lr, [pc, #144] @ 106b24 <__cxa_atexit@plt+0xfa6f0> │ │ │ │ add lr, pc, lr │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ add lr, r6, #40 @ 0x28 │ │ │ │ stm lr, {r0, r1, r3, r7, r9} │ │ │ │ - ldr r7, [pc, #124] @ fdbd0 <__cxa_atexit@plt+0xf179c> │ │ │ │ + ldr r7, [pc, #124] @ 106b28 <__cxa_atexit@plt+0xfa6f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r2, [r6, #8] │ │ │ │ str ip, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str sl, [r6, #24] │ │ │ │ ldr r7, [sp, #4] │ │ │ │ @@ -247255,53 +256429,53 @@ │ │ │ │ ldr r0, [r5] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ fdbc8 <__cxa_atexit@plt+0xf1794> │ │ │ │ + ldr r7, [pc, #36] @ 106b20 <__cxa_atexit@plt+0xfa6ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #60 @ 0x3c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r8 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - biceq r6, r9, r4, ror #28 │ │ │ │ + biceq lr, r8, ip, asr #9 │ │ │ │ @ instruction: 0xfffffe30 │ │ │ │ - bicseq ip, lr, r4, lsr #12 │ │ │ │ + ldrsheq r3, [lr, #96] @ 0x60 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fdc64 <__cxa_atexit@plt+0xf1830> │ │ │ │ + bcc 106bbc <__cxa_atexit@plt+0xfa788> │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr r8, [r7, #11] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r7, #15] │ │ │ │ add ip, r7, #23 │ │ │ │ ldm ip, {r0, r1, r2, ip} │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ - ldr lr, [pc, #88] @ fdc70 <__cxa_atexit@plt+0xf183c> │ │ │ │ + ldr lr, [pc, #88] @ 106bc8 <__cxa_atexit@plt+0xfa794> │ │ │ │ add lr, pc, lr │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr lr, [r5, #4] │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r1, [r3, #44] @ 0x2c │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ str ip, [r3, #52] @ 0x34 │ │ │ │ str r7, [r3, #56] @ 0x38 │ │ │ │ - ldr r0, [pc, #56] @ fdc74 <__cxa_atexit@plt+0xf1840> │ │ │ │ + ldr r0, [pc, #56] @ 106bcc <__cxa_atexit@plt+0xfa798> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str lr, [r3, #8] │ │ │ │ str sl, [r3, #12] │ │ │ │ add r1, r3, #16 │ │ │ │ stm r1, {r0, r3, r9} │ │ │ │ add r0, r3, #28 │ │ │ │ stm r0, {r8, fp, lr} │ │ │ │ @@ -247309,808 +256483,808 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr fp, [sp] │ │ │ │ bx r0 │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ - bicseq ip, lr, ip, lsr r5 │ │ │ │ + bicseq r3, lr, r8, lsl #12 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fdcf4 <__cxa_atexit@plt+0xf18c0> │ │ │ │ - ldr r3, [pc, #108] @ fdd04 <__cxa_atexit@plt+0xf18d0> │ │ │ │ + bhi 106c4c <__cxa_atexit@plt+0xfa818> │ │ │ │ + ldr r3, [pc, #108] @ 106c5c <__cxa_atexit@plt+0xfa828> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq fdcc8 <__cxa_atexit@plt+0xf1894> │ │ │ │ + beq 106c20 <__cxa_atexit@plt+0xfa7ec> │ │ │ │ ldr r3, [r8, #3] │ │ │ │ cmp r3, #95 @ 0x5f │ │ │ │ - bne fdcd8 <__cxa_atexit@plt+0xf18a4> │ │ │ │ - ldr r7, [pc, #80] @ fdd08 <__cxa_atexit@plt+0xf18d4> │ │ │ │ + bne 106c30 <__cxa_atexit@plt+0xfa7fc> │ │ │ │ + ldr r7, [pc, #80] @ 106c60 <__cxa_atexit@plt+0xfa82c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #105 @ 0x69 │ │ │ │ add r7, r7, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #48] @ fdd10 <__cxa_atexit@plt+0xf18dc> │ │ │ │ + ldr r5, [pc, #48] @ 106c68 <__cxa_atexit@plt+0xfa834> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1a79b94 <__cxa_atexit@plt+0x1a6d760> │ │ │ │ - ldr r7, [pc, #16] @ fdd0c <__cxa_atexit@plt+0xf18d8> │ │ │ │ + ldr r7, [pc, #16] @ 106c64 <__cxa_atexit@plt+0xfa830> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - bicseq ip, lr, r8, lsl #2 │ │ │ │ - biceq r6, r9, r0, lsl sp │ │ │ │ + bicseq r3, lr, r8, lsr #3 │ │ │ │ + biceq lr, r8, r8, ror r3 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ cmp r8, #95 @ 0x5f │ │ │ │ - bne fdd40 <__cxa_atexit@plt+0xf190c> │ │ │ │ - ldr r7, [pc, #36] @ fdd54 <__cxa_atexit@plt+0xf1920> │ │ │ │ + bne 106c98 <__cxa_atexit@plt+0xfa864> │ │ │ │ + ldr r7, [pc, #36] @ 106cac <__cxa_atexit@plt+0xfa878> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #105 @ 0x69 │ │ │ │ add r7, r7, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #8] @ fdd50 <__cxa_atexit@plt+0xf191c> │ │ │ │ + ldr r3, [pc, #8] @ 106ca8 <__cxa_atexit@plt+0xfa874> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ b 1a79b94 <__cxa_atexit@plt+0x1a6d760> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ - @ instruction: 0x01dec090 │ │ │ │ + bicseq r3, lr, r0, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fdd8c <__cxa_atexit@plt+0xf1958> │ │ │ │ - ldr r2, [pc, #28] @ fdd98 <__cxa_atexit@plt+0xf1964> │ │ │ │ + bcc 106ce4 <__cxa_atexit@plt+0xfa8b0> │ │ │ │ + ldr r2, [pc, #28] @ 106cf0 <__cxa_atexit@plt+0xfa8bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - @ instruction: 0x01dec494 │ │ │ │ - strdeq r6, [r9, #196] @ 0xc4 │ │ │ │ + bicseq r3, lr, r0, ror #10 │ │ │ │ + biceq lr, r8, ip, asr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi fddf4 <__cxa_atexit@plt+0xf19c0> │ │ │ │ + bhi 106d4c <__cxa_atexit@plt+0xfa918> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq fddec <__cxa_atexit@plt+0xf19b8> │ │ │ │ - ldr r3, [pc, #44] @ fddfc <__cxa_atexit@plt+0xf19c8> │ │ │ │ + beq 106d44 <__cxa_atexit@plt+0xfa910> │ │ │ │ + ldr r3, [pc, #44] @ 106d54 <__cxa_atexit@plt+0xfa920> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ fde00 <__cxa_atexit@plt+0xf19cc> │ │ │ │ + ldr r2, [pc, #40] @ 106d58 <__cxa_atexit@plt+0xfa924> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1945610 <__cxa_atexit@plt+0x19391dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - strheq r6, [r9, #196] @ 0xc4 │ │ │ │ - bicseq fp, lr, ip, lsl #31 │ │ │ │ - biceq r6, r9, r0, lsl #27 │ │ │ │ + biceq lr, r8, ip, lsl r3 │ │ │ │ + bicseq r3, lr, ip, lsr #32 │ │ │ │ + biceq lr, r8, r8, ror #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi fde5c <__cxa_atexit@plt+0xf1a28> │ │ │ │ + bhi 106db4 <__cxa_atexit@plt+0xfa980> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq fde54 <__cxa_atexit@plt+0xf1a20> │ │ │ │ - ldr r3, [pc, #44] @ fde64 <__cxa_atexit@plt+0xf1a30> │ │ │ │ + beq 106dac <__cxa_atexit@plt+0xfa978> │ │ │ │ + ldr r3, [pc, #44] @ 106dbc <__cxa_atexit@plt+0xfa988> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ fde68 <__cxa_atexit@plt+0xf1a34> │ │ │ │ + ldr r2, [pc, #40] @ 106dc0 <__cxa_atexit@plt+0xfa98c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 19459f4 <__cxa_atexit@plt+0x19395c0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, r9, r0, asr #26 │ │ │ │ - bicseq fp, lr, r4, lsr #30 │ │ │ │ - biceq r6, r9, r4, lsr sp │ │ │ │ + biceq lr, r8, r8, lsr #7 │ │ │ │ + bicseq r2, lr, r4, asr #31 │ │ │ │ + @ instruction: 0x01c8e39c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fdecc <__cxa_atexit@plt+0xf1a98> │ │ │ │ - ldr r3, [pc, #76] @ fdedc <__cxa_atexit@plt+0xf1aa8> │ │ │ │ + bhi 106e24 <__cxa_atexit@plt+0xfa9f0> │ │ │ │ + ldr r3, [pc, #76] @ 106e34 <__cxa_atexit@plt+0xfaa00> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ str r8, [r7, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq fdebc <__cxa_atexit@plt+0xf1a88> │ │ │ │ - ldr r7, [pc, #52] @ fdee0 <__cxa_atexit@plt+0xf1aac> │ │ │ │ + beq 106e14 <__cxa_atexit@plt+0xfa9e0> │ │ │ │ + ldr r7, [pc, #52] @ 106e38 <__cxa_atexit@plt+0xfaa04> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b fdf10 <__cxa_atexit@plt+0xf1adc> │ │ │ │ + b 106e68 <__cxa_atexit@plt+0xfaa34> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ fdee4 <__cxa_atexit@plt+0xf1ab0> │ │ │ │ + ldr r7, [pc, #16] @ 106e3c <__cxa_atexit@plt+0xfaa08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - strdeq r6, [r9, #192] @ 0xc0 │ │ │ │ - biceq r6, r9, r8, ror #25 │ │ │ │ - strheq r6, [r9, #204] @ 0xcc │ │ │ │ + biceq lr, r8, r8, asr r3 │ │ │ │ + biceq lr, r8, r0, asr r3 │ │ │ │ + biceq lr, r8, r4, lsr #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ fdf0c <__cxa_atexit@plt+0xf1ad8> │ │ │ │ + ldr r3, [pc, #16] @ 106e64 <__cxa_atexit@plt+0xfaa30> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b fdf10 <__cxa_atexit@plt+0xf1adc> │ │ │ │ - biceq r6, r9, r0, lsr #25 │ │ │ │ + b 106e68 <__cxa_atexit@plt+0xfaa34> │ │ │ │ + biceq lr, r8, r8, lsl #6 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #236] @ fe008 <__cxa_atexit@plt+0xf1bd4> │ │ │ │ + ldr r2, [pc, #236] @ 106f60 <__cxa_atexit@plt+0xfab2c> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne fdf4c <__cxa_atexit@plt+0xf1b18> │ │ │ │ + bne 106ea4 <__cxa_atexit@plt+0xfaa70> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq fdfb8 <__cxa_atexit@plt+0xf1b84> │ │ │ │ + beq 106f10 <__cxa_atexit@plt+0xfaadc> │ │ │ │ stm r5, {r3, r7} │ │ │ │ - b fdf1c <__cxa_atexit@plt+0xf1ae8> │ │ │ │ - ldr r2, [pc, #184] @ fe00c <__cxa_atexit@plt+0xf1bd8> │ │ │ │ + b 106e74 <__cxa_atexit@plt+0xfaa40> │ │ │ │ + ldr r2, [pc, #184] @ 106f64 <__cxa_atexit@plt+0xfab30> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq fdfc0 <__cxa_atexit@plt+0xf1b8c> │ │ │ │ + beq 106f18 <__cxa_atexit@plt+0xfaae4> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ mov r3, r5 │ │ │ │ ldr r9, [r3, #8]! │ │ │ │ cmp r2, #95 @ 0x5f │ │ │ │ - bne fdfcc <__cxa_atexit@plt+0xf1b98> │ │ │ │ - ldr r7, [pc, #144] @ fe010 <__cxa_atexit@plt+0xf1bdc> │ │ │ │ + bne 106f24 <__cxa_atexit@plt+0xfaaf0> │ │ │ │ + ldr r7, [pc, #144] @ 106f68 <__cxa_atexit@plt+0xfab34> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r9, #3 │ │ │ │ - beq fdfe0 <__cxa_atexit@plt+0xf1bac> │ │ │ │ + beq 106f38 <__cxa_atexit@plt+0xfab04> │ │ │ │ cmp r7, #2 │ │ │ │ - bne fdff0 <__cxa_atexit@plt+0xf1bbc> │ │ │ │ - ldr r7, [pc, #120] @ fe014 <__cxa_atexit@plt+0xf1be0> │ │ │ │ + bne 106f48 <__cxa_atexit@plt+0xfab14> │ │ │ │ + ldr r7, [pc, #120] @ 106f6c <__cxa_atexit@plt+0xfab38> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r9, #2] │ │ │ │ ldr r2, [r9, #6] │ │ │ │ str r7, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ mov r9, r2 │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #68] @ fe018 <__cxa_atexit@plt+0xf1be4> │ │ │ │ + ldr r3, [pc, #68] @ 106f70 <__cxa_atexit@plt+0xfab3c> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #12 │ │ │ │ add r8, r3, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ fe01c <__cxa_atexit@plt+0xf1be8> │ │ │ │ + ldr r7, [pc, #36] @ 106f74 <__cxa_atexit@plt+0xfab40> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #28] @ fe020 <__cxa_atexit@plt+0xf1bec> │ │ │ │ + ldr r0, [pc, #28] @ 106f78 <__cxa_atexit@plt+0xfab44> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r0, ror r1 │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ - biceq r6, r9, r8, lsr sl │ │ │ │ - strheq r6, [r9, #160] @ 0xa0 │ │ │ │ - biceq r6, r9, r4, lsr #21 │ │ │ │ - biceq r6, r9, ip, ror sl │ │ │ │ + biceq lr, r8, r0, lsr #1 │ │ │ │ + biceq lr, r8, r8, lsl r1 │ │ │ │ + biceq lr, r8, ip, lsl #2 │ │ │ │ + biceq lr, r8, r4, ror #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b fdf10 <__cxa_atexit@plt+0xf1adc> │ │ │ │ - biceq r6, r9, r0, ror #20 │ │ │ │ + b 106e68 <__cxa_atexit@plt+0xfaa34> │ │ │ │ + biceq lr, r8, r8, asr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ cmp r2, #95 @ 0x5f │ │ │ │ - bne fe09c <__cxa_atexit@plt+0xf1c68> │ │ │ │ - ldr r7, [pc, #108] @ fe0d4 <__cxa_atexit@plt+0xf1ca0> │ │ │ │ + bne 106ff4 <__cxa_atexit@plt+0xfabc0> │ │ │ │ + ldr r7, [pc, #108] @ 10702c <__cxa_atexit@plt+0xfabf8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ ands r7, r9, #3 │ │ │ │ - beq fe0b0 <__cxa_atexit@plt+0xf1c7c> │ │ │ │ + beq 107008 <__cxa_atexit@plt+0xfabd4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne fe0bc <__cxa_atexit@plt+0xf1c88> │ │ │ │ - ldr r7, [pc, #84] @ fe0d8 <__cxa_atexit@plt+0xf1ca4> │ │ │ │ + bne 107014 <__cxa_atexit@plt+0xfabe0> │ │ │ │ + ldr r7, [pc, #84] @ 107030 <__cxa_atexit@plt+0xfabfc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r9, #2] │ │ │ │ ldr r3, [r9, #6] │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r9 │ │ │ │ mov r9, r3 │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r2, [pc, #56] @ fe0dc <__cxa_atexit@plt+0xf1ca8> │ │ │ │ + ldr r2, [pc, #56] @ 107034 <__cxa_atexit@plt+0xfac00> │ │ │ │ add r2, pc, r2 │ │ │ │ add r5, r3, #8 │ │ │ │ add r8, r2, #1 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ fe0e0 <__cxa_atexit@plt+0xf1cac> │ │ │ │ + ldr r7, [pc, #28] @ 107038 <__cxa_atexit@plt+0xfac04> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r3, #8 │ │ │ │ - ldr r0, [pc, #20] @ fe0e4 <__cxa_atexit@plt+0xf1cb0> │ │ │ │ + ldr r0, [pc, #20] @ 10703c <__cxa_atexit@plt+0xfac08> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r6, r9, r8, ror #18 │ │ │ │ - biceq r6, r9, r4, ror #19 │ │ │ │ - ldrdeq r6, [r9, #152] @ 0x98 │ │ │ │ - strheq r6, [r9, #152] @ 0x98 │ │ │ │ + ldrdeq sp, [r8, #240] @ 0xf0 │ │ │ │ + biceq lr, r8, ip, asr #32 │ │ │ │ + biceq lr, r8, r0, asr #32 │ │ │ │ + biceq lr, r8, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne fe118 <__cxa_atexit@plt+0xf1ce4> │ │ │ │ - ldr r3, [pc, #48] @ fe138 <__cxa_atexit@plt+0xf1d04> │ │ │ │ + bne 107070 <__cxa_atexit@plt+0xfac3c> │ │ │ │ + ldr r3, [pc, #48] @ 107090 <__cxa_atexit@plt+0xfac5c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ b 1945794 <__cxa_atexit@plt+0x1939360> │ │ │ │ - ldr r7, [pc, #16] @ fe130 <__cxa_atexit@plt+0xf1cfc> │ │ │ │ + ldr r7, [pc, #16] @ 107088 <__cxa_atexit@plt+0xfac54> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ fe134 <__cxa_atexit@plt+0xf1d00> │ │ │ │ + ldr r0, [pc, #8] @ 10708c <__cxa_atexit@plt+0xfac58> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r6, r9, r8, lsl #19 │ │ │ │ - biceq r6, r9, ip, ror r9 │ │ │ │ + strdeq sp, [r8, #240] @ 0xf0 │ │ │ │ + biceq sp, r8, r4, ror #31 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ fe15c <__cxa_atexit@plt+0xf1d28> │ │ │ │ + ldr r3, [pc, #16] @ 1070b4 <__cxa_atexit@plt+0xfac80> │ │ │ │ add r3, pc, r3 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - biceq r6, r9, r0, asr #17 │ │ │ │ - biceq r6, r9, r8, lsr #23 │ │ │ │ + biceq sp, r8, r8, lsr #30 │ │ │ │ + biceq lr, r8, r0, lsl r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fe1cc <__cxa_atexit@plt+0xf1d98> │ │ │ │ - ldr r2, [pc, #104] @ fe1e8 <__cxa_atexit@plt+0xf1db4> │ │ │ │ + bhi 107124 <__cxa_atexit@plt+0xfacf0> │ │ │ │ + ldr r2, [pc, #104] @ 107140 <__cxa_atexit@plt+0xfad0c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #96] @ fe1ec <__cxa_atexit@plt+0xf1db8> │ │ │ │ + ldr r1, [pc, #96] @ 107144 <__cxa_atexit@plt+0xfad10> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe1d4 <__cxa_atexit@plt+0xf1da0> │ │ │ │ - ldr r7, [pc, #68] @ fe1f0 <__cxa_atexit@plt+0xf1dbc> │ │ │ │ + bhi 10712c <__cxa_atexit@plt+0xfacf8> │ │ │ │ + ldr r7, [pc, #68] @ 107148 <__cxa_atexit@plt+0xfad14> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ tst r8, #3 │ │ │ │ - beq fe1c0 <__cxa_atexit@plt+0xf1d8c> │ │ │ │ + beq 107118 <__cxa_atexit@plt+0xface4> │ │ │ │ mov r7, r8 │ │ │ │ - b fe2a4 <__cxa_atexit@plt+0xf1e70> │ │ │ │ + b 1071fc <__cxa_atexit@plt+0xfadc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ fe1f4 <__cxa_atexit@plt+0xf1dc0> │ │ │ │ + ldr r7, [pc, #24] @ 10714c <__cxa_atexit@plt+0xfad18> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - bicseq fp, lr, r8, ror #23 │ │ │ │ + bicseq r2, lr, r8, lsl #25 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - biceq r6, r9, r4, lsr fp │ │ │ │ + @ instruction: 0x01c8e19c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fe22c <__cxa_atexit@plt+0xf1df8> │ │ │ │ - ldr r2, [pc, #28] @ fe238 <__cxa_atexit@plt+0xf1e04> │ │ │ │ + bcc 107184 <__cxa_atexit@plt+0xfad50> │ │ │ │ + ldr r2, [pc, #28] @ 107190 <__cxa_atexit@plt+0xfad5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq fp, lr, r8, lsl #23 │ │ │ │ - biceq r6, r9, ip, lsr #15 │ │ │ │ + bicseq r2, lr, r8, lsr #24 │ │ │ │ + biceq sp, r8, r4, lsl lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe280 <__cxa_atexit@plt+0xf1e4c> │ │ │ │ - ldr r7, [pc, #48] @ fe290 <__cxa_atexit@plt+0xf1e5c> │ │ │ │ + bhi 1071d8 <__cxa_atexit@plt+0xfada4> │ │ │ │ + ldr r7, [pc, #48] @ 1071e8 <__cxa_atexit@plt+0xfadb4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq fe274 <__cxa_atexit@plt+0xf1e40> │ │ │ │ + beq 1071cc <__cxa_atexit@plt+0xfad98> │ │ │ │ mov r7, r8 │ │ │ │ - b fe2a4 <__cxa_atexit@plt+0xf1e70> │ │ │ │ + b 1071fc <__cxa_atexit@plt+0xfadc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ fe294 <__cxa_atexit@plt+0xf1e60> │ │ │ │ + ldr r7, [pc, #12] @ 1071ec <__cxa_atexit@plt+0xfadb8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq r6, r9, r8, lsl #21 │ │ │ │ - biceq r6, r9, r0, ror sl │ │ │ │ + strdeq lr, [r8] │ │ │ │ + ldrdeq lr, [r8, #8] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne fe324 <__cxa_atexit@plt+0xf1ef0> │ │ │ │ + bne 10727c <__cxa_atexit@plt+0xfae48> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #152] @ fe35c <__cxa_atexit@plt+0xf1f28> │ │ │ │ + ldr r1, [pc, #152] @ 1072b4 <__cxa_atexit@plt+0xfae80> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq fe33c <__cxa_atexit@plt+0xf1f08> │ │ │ │ + beq 107294 <__cxa_atexit@plt+0xfae60> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc fe348 <__cxa_atexit@plt+0xf1f14> │ │ │ │ - ldr r2, [pc, #116] @ fe364 <__cxa_atexit@plt+0xf1f30> │ │ │ │ + bcc 1072a0 <__cxa_atexit@plt+0xfae6c> │ │ │ │ + ldr r2, [pc, #116] @ 1072bc <__cxa_atexit@plt+0xfae88> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #112] @ fe368 <__cxa_atexit@plt+0xf1f34> │ │ │ │ + ldr r1, [pc, #112] @ 1072c0 <__cxa_atexit@plt+0xfae8c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #108] @ fe36c <__cxa_atexit@plt+0xf1f38> │ │ │ │ + ldr r8, [pc, #108] @ 1072c4 <__cxa_atexit@plt+0xfae90> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5, #-4] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r0, [r5] │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r6, [r5] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r1, [r5, #-8]! │ │ │ │ mov r6, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #52] @ fe360 <__cxa_atexit@plt+0xf1f2c> │ │ │ │ + ldr r7, [pc, #52] @ 1072b8 <__cxa_atexit@plt+0xfae84> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r8, r7 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - bicseq fp, lr, ip, lsr sl │ │ │ │ + ldrsbeq r2, [lr, #172] @ 0xac │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ - strdeq r6, [r9, #100] @ 0x64 │ │ │ │ - @ instruction: 0x01c96998 │ │ │ │ + biceq sp, r8, ip, asr sp │ │ │ │ + biceq lr, r8, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fe3c8 <__cxa_atexit@plt+0xf1f94> │ │ │ │ - ldr r2, [pc, #60] @ fe3d4 <__cxa_atexit@plt+0xf1fa0> │ │ │ │ + bcc 107320 <__cxa_atexit@plt+0xfaeec> │ │ │ │ + ldr r2, [pc, #60] @ 10732c <__cxa_atexit@plt+0xfaef8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ fe3d8 <__cxa_atexit@plt+0xf1fa4> │ │ │ │ + ldr r1, [pc, #56] @ 107330 <__cxa_atexit@plt+0xfaefc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #52] @ fe3dc <__cxa_atexit@plt+0xf1fa8> │ │ │ │ + ldr r8, [pc, #52] @ 107334 <__cxa_atexit@plt+0xfaf00> │ │ │ │ add r8, pc, r8 │ │ │ │ str r7, [r5] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r3, [r5, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffdd0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r6, r9, ip, asr #12 │ │ │ │ + strheq sp, [r8, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne fe454 <__cxa_atexit@plt+0xf2020> │ │ │ │ + bne 1073ac <__cxa_atexit@plt+0xfaf78> │ │ │ │ cmp r0, r6 │ │ │ │ - bcc fe49c <__cxa_atexit@plt+0xf2068> │ │ │ │ - ldr r0, [pc, #144] @ fe4a8 <__cxa_atexit@plt+0xf2074> │ │ │ │ + bcc 1073f4 <__cxa_atexit@plt+0xfafc0> │ │ │ │ + ldr r0, [pc, #144] @ 107400 <__cxa_atexit@plt+0xfafcc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #4]! │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ - ldr r8, [pc, #132] @ fe4ac <__cxa_atexit@plt+0xf2078> │ │ │ │ + ldr r8, [pc, #132] @ 107404 <__cxa_atexit@plt+0xfafd0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r1, [r3, #8] │ │ │ │ - ldr r7, [pc, #124] @ fe4b0 <__cxa_atexit@plt+0xf207c> │ │ │ │ + ldr r7, [pc, #124] @ 107408 <__cxa_atexit@plt+0xfafd4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ mov r2, r3 │ │ │ │ str r7, [r2, #12]! │ │ │ │ add r7, r3, #20 │ │ │ │ stm r7, {r1, r8, lr} │ │ │ │ str r2, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ cmp r0, r6 │ │ │ │ - bcc fe49c <__cxa_atexit@plt+0xf2068> │ │ │ │ - ldr r0, [pc, #80] @ fe4b4 <__cxa_atexit@plt+0xf2080> │ │ │ │ + bcc 1073f4 <__cxa_atexit@plt+0xfafc0> │ │ │ │ + ldr r0, [pc, #80] @ 10740c <__cxa_atexit@plt+0xfafd8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #4]! │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r1, [r3, #32] │ │ │ │ - ldr r2, [pc, #64] @ fe4b8 <__cxa_atexit@plt+0xf2084> │ │ │ │ + ldr r2, [pc, #64] @ 107410 <__cxa_atexit@plt+0xfafdc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r7, r3, #8 │ │ │ │ stm r7, {r1, r2, lr} │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r7, [pc, #48] @ fe4bc <__cxa_atexit@plt+0xf2088> │ │ │ │ + ldr r7, [pc, #48] @ 107414 <__cxa_atexit@plt+0xfafe0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #24]! │ │ │ │ sub r8, r6, #18 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq fp, lr, r8, lsl fp │ │ │ │ - bicseq fp, lr, r4, ror r9 │ │ │ │ - bicseq fp, lr, r0, lsl #22 │ │ │ │ - bicseq fp, lr, ip, asr #21 │ │ │ │ - bicseq fp, lr, r4, lsr #18 │ │ │ │ - bicseq fp, lr, r8, lsr #21 │ │ │ │ + ldrheq r2, [lr, #184] @ 0xb8 │ │ │ │ + bicseq r2, lr, r4, lsl sl │ │ │ │ + bicseq r2, lr, r0, lsr #23 │ │ │ │ + bicseq r2, lr, ip, ror #22 │ │ │ │ + bicseq r2, lr, r4, asr #19 │ │ │ │ + bicseq r2, lr, r8, asr #22 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe500 <__cxa_atexit@plt+0xf20cc> │ │ │ │ - ldr r7, [pc, #48] @ fe510 <__cxa_atexit@plt+0xf20dc> │ │ │ │ + bhi 107458 <__cxa_atexit@plt+0xfb024> │ │ │ │ + ldr r7, [pc, #48] @ 107468 <__cxa_atexit@plt+0xfb034> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq fe4f4 <__cxa_atexit@plt+0xf20c0> │ │ │ │ + beq 10744c <__cxa_atexit@plt+0xfb018> │ │ │ │ mov r7, r8 │ │ │ │ - b fe578 <__cxa_atexit@plt+0xf2144> │ │ │ │ + b 1074d0 <__cxa_atexit@plt+0xfb09c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ fe514 <__cxa_atexit@plt+0xf20e0> │ │ │ │ + ldr r7, [pc, #12] @ 10746c <__cxa_atexit@plt+0xfb038> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r6, r9, r0, lsl r8 │ │ │ │ + biceq sp, r8, r8, ror lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe558 <__cxa_atexit@plt+0xf2124> │ │ │ │ - ldr r7, [pc, #48] @ fe568 <__cxa_atexit@plt+0xf2134> │ │ │ │ + bhi 1074b0 <__cxa_atexit@plt+0xfb07c> │ │ │ │ + ldr r7, [pc, #48] @ 1074c0 <__cxa_atexit@plt+0xfb08c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq fe54c <__cxa_atexit@plt+0xf2118> │ │ │ │ + beq 1074a4 <__cxa_atexit@plt+0xfb070> │ │ │ │ mov r7, r8 │ │ │ │ - b fe578 <__cxa_atexit@plt+0xf2144> │ │ │ │ + b 1074d0 <__cxa_atexit@plt+0xfb09c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ fe56c <__cxa_atexit@plt+0xf2138> │ │ │ │ + ldr r7, [pc, #12] @ 1074c4 <__cxa_atexit@plt+0xfb090> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strheq r6, [r9, #120] @ 0x78 │ │ │ │ + biceq sp, r8, r0, lsr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne fe5dc <__cxa_atexit@plt+0xf21a8> │ │ │ │ + bne 107534 <__cxa_atexit@plt+0xfb100> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ fe614 <__cxa_atexit@plt+0xf21e0> │ │ │ │ + ldr r2, [pc, #120] @ 10756c <__cxa_atexit@plt+0xfb138> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq fe5f4 <__cxa_atexit@plt+0xf21c0> │ │ │ │ + beq 10754c <__cxa_atexit@plt+0xfb118> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fe604 <__cxa_atexit@plt+0xf21d0> │ │ │ │ - ldr r3, [pc, #84] @ fe61c <__cxa_atexit@plt+0xf21e8> │ │ │ │ + bcc 10755c <__cxa_atexit@plt+0xfb128> │ │ │ │ + ldr r3, [pc, #84] @ 107574 <__cxa_atexit@plt+0xfb140> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ fe618 <__cxa_atexit@plt+0xf21e4> │ │ │ │ + ldr r7, [pc, #52] @ 107570 <__cxa_atexit@plt+0xfb13c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - bicseq fp, lr, r4, lsl #15 │ │ │ │ + bicseq r2, lr, r4, lsr #16 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc fe65c <__cxa_atexit@plt+0xf2228> │ │ │ │ - ldr r3, [pc, #36] @ fe668 <__cxa_atexit@plt+0xf2234> │ │ │ │ + bcc 1075b4 <__cxa_atexit@plt+0xfb180> │ │ │ │ + ldr r3, [pc, #36] @ 1075c0 <__cxa_atexit@plt+0xfb18c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - @ instruction: 0x01c9669c │ │ │ │ + biceq sp, r8, r4, lsl #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fe6d8 <__cxa_atexit@plt+0xf22a4> │ │ │ │ - ldr r2, [pc, #104] @ fe6f4 <__cxa_atexit@plt+0xf22c0> │ │ │ │ + bhi 107630 <__cxa_atexit@plt+0xfb1fc> │ │ │ │ + ldr r2, [pc, #104] @ 10764c <__cxa_atexit@plt+0xfb218> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #96] @ fe6f8 <__cxa_atexit@plt+0xf22c4> │ │ │ │ + ldr r1, [pc, #96] @ 107650 <__cxa_atexit@plt+0xfb21c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe6e0 <__cxa_atexit@plt+0xf22ac> │ │ │ │ - ldr r7, [pc, #68] @ fe6fc <__cxa_atexit@plt+0xf22c8> │ │ │ │ + bhi 107638 <__cxa_atexit@plt+0xfb204> │ │ │ │ + ldr r7, [pc, #68] @ 107654 <__cxa_atexit@plt+0xfb220> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ tst r8, #3 │ │ │ │ - beq fe6cc <__cxa_atexit@plt+0xf2298> │ │ │ │ + beq 107624 <__cxa_atexit@plt+0xfb1f0> │ │ │ │ mov r7, r8 │ │ │ │ - b fe2a4 <__cxa_atexit@plt+0xf1e70> │ │ │ │ + b 1071fc <__cxa_atexit@plt+0xfadc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ fe700 <__cxa_atexit@plt+0xf22cc> │ │ │ │ + ldr r7, [pc, #24] @ 107658 <__cxa_atexit@plt+0xfb224> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - ldrsbeq fp, [lr, #108] @ 0x6c │ │ │ │ + bicseq r2, lr, ip, ror r7 │ │ │ │ @ instruction: 0xfffffbe8 │ │ │ │ - biceq r6, r9, r8, lsr #12 │ │ │ │ + @ instruction: 0x01c8dc90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fe738 <__cxa_atexit@plt+0xf2304> │ │ │ │ - ldr r2, [pc, #28] @ fe744 <__cxa_atexit@plt+0xf2310> │ │ │ │ + bcc 107690 <__cxa_atexit@plt+0xfb25c> │ │ │ │ + ldr r2, [pc, #28] @ 10769c <__cxa_atexit@plt+0xfb268> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq fp, lr, ip, ror r6 │ │ │ │ + bicseq r2, lr, ip, lsl r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fe7c8 <__cxa_atexit@plt+0xf2394> │ │ │ │ - ldr r2, [pc, #128] @ fe7e8 <__cxa_atexit@plt+0xf23b4> │ │ │ │ + bhi 107720 <__cxa_atexit@plt+0xfb2ec> │ │ │ │ + ldr r2, [pc, #128] @ 107740 <__cxa_atexit@plt+0xfb30c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #120] @ fe7ec <__cxa_atexit@plt+0xf23b8> │ │ │ │ + ldr r1, [pc, #120] @ 107744 <__cxa_atexit@plt+0xfb310> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq fe7b4 <__cxa_atexit@plt+0xf2380> │ │ │ │ + beq 10770c <__cxa_atexit@plt+0xfb2d8> │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r3, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe7d4 <__cxa_atexit@plt+0xf23a0> │ │ │ │ - ldr r7, [pc, #80] @ fe7f0 <__cxa_atexit@plt+0xf23bc> │ │ │ │ + bhi 10772c <__cxa_atexit@plt+0xfb2f8> │ │ │ │ + ldr r7, [pc, #80] @ 107748 <__cxa_atexit@plt+0xfb314> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq fe7bc <__cxa_atexit@plt+0xf2388> │ │ │ │ + beq 107714 <__cxa_atexit@plt+0xfb2e0> │ │ │ │ mov r7, r8 │ │ │ │ - b fe578 <__cxa_atexit@plt+0xf2144> │ │ │ │ + b 1074d0 <__cxa_atexit@plt+0xfb09c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ fe7f4 <__cxa_atexit@plt+0xf23c0> │ │ │ │ + ldr r7, [pc, #24] @ 10774c <__cxa_atexit@plt+0xfb318> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r3, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - bicseq fp, lr, r0, lsl #12 │ │ │ │ + bicseq r2, lr, r0, lsr #13 │ │ │ │ @ instruction: 0xfffffdd4 │ │ │ │ - biceq r6, r9, ip, lsr r5 │ │ │ │ + biceq sp, r8, r4, lsr #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi fe838 <__cxa_atexit@plt+0xf2404> │ │ │ │ - ldr r7, [pc, #52] @ fe84c <__cxa_atexit@plt+0xf2418> │ │ │ │ + bhi 107790 <__cxa_atexit@plt+0xfb35c> │ │ │ │ + ldr r7, [pc, #52] @ 1077a4 <__cxa_atexit@plt+0xfb370> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq fe82c <__cxa_atexit@plt+0xf23f8> │ │ │ │ + beq 107784 <__cxa_atexit@plt+0xfb350> │ │ │ │ mov r7, r8 │ │ │ │ - b fe578 <__cxa_atexit@plt+0xf2144> │ │ │ │ + b 1074d0 <__cxa_atexit@plt+0xfb09c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ fe850 <__cxa_atexit@plt+0xf241c> │ │ │ │ + ldr r7, [pc, #16] @ 1077a8 <__cxa_atexit@plt+0xfb374> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd5c │ │ │ │ - ldrdeq r6, [r9, #72] @ 0x48 │ │ │ │ - strheq r6, [r9, #64] @ 0x40 │ │ │ │ + biceq sp, r8, r0, asr #22 │ │ │ │ + biceq sp, r8, r8, lsl fp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fe928 <__cxa_atexit@plt+0xf24f4> │ │ │ │ - ldr r7, [pc, #216] @ fe950 <__cxa_atexit@plt+0xf251c> │ │ │ │ + bhi 107880 <__cxa_atexit@plt+0xfb44c> │ │ │ │ + ldr r7, [pc, #216] @ 1078a8 <__cxa_atexit@plt+0xfb474> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq fe918 <__cxa_atexit@plt+0xf24e4> │ │ │ │ + beq 107870 <__cxa_atexit@plt+0xfb43c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #64 @ 0x40 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc fe938 <__cxa_atexit@plt+0xf2504> │ │ │ │ - ldr r0, [pc, #188] @ fe958 <__cxa_atexit@plt+0xf2524> │ │ │ │ + bcc 107890 <__cxa_atexit@plt+0xfb45c> │ │ │ │ + ldr r0, [pc, #188] @ 1078b0 <__cxa_atexit@plt+0xfb47c> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr sl, [r8, #7] │ │ │ │ ldr r7, [r8, #11] │ │ │ │ - ldr lr, [pc, #172] @ fe95c <__cxa_atexit@plt+0xf2528> │ │ │ │ + ldr lr, [pc, #172] @ 1078b4 <__cxa_atexit@plt+0xfb480> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r6, #4]! │ │ │ │ sub r0, r2, #35 @ 0x23 │ │ │ │ - ldr r8, [pc, #160] @ fe960 <__cxa_atexit@plt+0xf252c> │ │ │ │ + ldr r8, [pc, #160] @ 1078b8 <__cxa_atexit@plt+0xfb484> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr ip, [r5] │ │ │ │ - ldr r9, [pc, #152] @ fe964 <__cxa_atexit@plt+0xf2530> │ │ │ │ + ldr r9, [pc, #152] @ 1078bc <__cxa_atexit@plt+0xfb488> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r7, [r6, #8] │ │ │ │ mov r7, r6 │ │ │ │ str lr, [r7, #40]! @ 0x28 │ │ │ │ - ldr lr, [pc, #136] @ fe968 <__cxa_atexit@plt+0xf2534> │ │ │ │ + ldr lr, [pc, #136] @ 1078c0 <__cxa_atexit@plt+0xfb48c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #12]! │ │ │ │ str r6, [r6, #48] @ 0x30 │ │ │ │ str r8, [r6, #52] @ 0x34 │ │ │ │ str r7, [r6, #56] @ 0x38 │ │ │ │ str r0, [r6, #60] @ 0x3c │ │ │ │ @@ -248122,57 +257296,57 @@ │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ fe954 <__cxa_atexit@plt+0xf2520> │ │ │ │ + ldr r7, [pc, #36] @ 1078ac <__cxa_atexit@plt+0xfb478> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #64 @ 0x40 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -ip │ │ │ │ - biceq r6, r9, ip, ror #7 │ │ │ │ + biceq sp, r8, r4, asr sl │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - bicseq fp, lr, r4, ror #9 │ │ │ │ - @ instruction: 0x01deb898 │ │ │ │ - bicseq fp, lr, r0, asr r6 │ │ │ │ - @ instruction: 0x01c9639c │ │ │ │ + bicseq r2, lr, r4, lsl #11 │ │ │ │ + bicseq r2, lr, r4, ror #18 │ │ │ │ + ldrsheq r2, [lr, #96] @ 0x60 │ │ │ │ + biceq sp, r8, r4, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #64 @ 0x40 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fea08 <__cxa_atexit@plt+0xf25d4> │ │ │ │ - ldr r8, [pc, #128] @ fea14 <__cxa_atexit@plt+0xf25e0> │ │ │ │ + bcc 107960 <__cxa_atexit@plt+0xfb52c> │ │ │ │ + ldr r8, [pc, #128] @ 10796c <__cxa_atexit@plt+0xfb538> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #124] @ fea18 <__cxa_atexit@plt+0xf25e4> │ │ │ │ + ldr lr, [pc, #124] @ 107970 <__cxa_atexit@plt+0xfb53c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ str r8, [r3, #4]! │ │ │ │ sub r0, r6, #35 @ 0x23 │ │ │ │ - ldr r8, [pc, #96] @ fea1c <__cxa_atexit@plt+0xf25e8> │ │ │ │ + ldr r8, [pc, #96] @ 107974 <__cxa_atexit@plt+0xfb540> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #92] @ fea20 <__cxa_atexit@plt+0xf25ec> │ │ │ │ + ldr r9, [pc, #92] @ 107978 <__cxa_atexit@plt+0xfb544> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #40]! @ 0x28 │ │ │ │ - ldr lr, [pc, #76] @ fea24 <__cxa_atexit@plt+0xf25f0> │ │ │ │ + ldr lr, [pc, #76] @ 10797c <__cxa_atexit@plt+0xfb548> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ mov r1, r3 │ │ │ │ str lr, [r1, #12]! │ │ │ │ str r3, [r3, #48] @ 0x30 │ │ │ │ str r8, [r3, #52] @ 0x34 │ │ │ │ str r7, [r3, #56] @ 0x38 │ │ │ │ str r0, [r3, #60] @ 0x3c │ │ │ │ @@ -248183,476 +257357,476 @@ │ │ │ │ sub r7, r6, #7 │ │ │ │ bx ip │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffce0 │ │ │ │ @ instruction: 0xfffffdb0 │ │ │ │ - bicseq fp, lr, r8, ror #7 │ │ │ │ - bicseq fp, lr, r0, lsr #15 │ │ │ │ - bicseq fp, lr, r8, asr r5 │ │ │ │ + bicseq r2, lr, r8, lsl #9 │ │ │ │ + bicseq r2, lr, ip, ror #16 │ │ │ │ + ldrsheq r2, [lr, #88] @ 0x58 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi feaa8 <__cxa_atexit@plt+0xf2674> │ │ │ │ - ldr r3, [pc, #136] @ fead0 <__cxa_atexit@plt+0xf269c> │ │ │ │ + bhi 107a00 <__cxa_atexit@plt+0xfb5cc> │ │ │ │ + ldr r3, [pc, #136] @ 107a28 <__cxa_atexit@plt+0xfb5f4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ tst r8, #3 │ │ │ │ - beq fea98 <__cxa_atexit@plt+0xf2664> │ │ │ │ + beq 1079f0 <__cxa_atexit@plt+0xfb5bc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc feab8 <__cxa_atexit@plt+0xf2684> │ │ │ │ - ldr r7, [pc, #108] @ fead8 <__cxa_atexit@plt+0xf26a4> │ │ │ │ + bcc 107a10 <__cxa_atexit@plt+0xfb5dc> │ │ │ │ + ldr r7, [pc, #108] @ 107a30 <__cxa_atexit@plt+0xfb5fc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r1, [r8, #11] │ │ │ │ ldr ip, [r5] │ │ │ │ - ldr r0, [pc, #88] @ feadc <__cxa_atexit@plt+0xf26a8> │ │ │ │ + ldr r0, [pc, #88] @ 107a34 <__cxa_atexit@plt+0xfb600> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r6, {r0, r2, r7} │ │ │ │ str r1, [r6, #16] │ │ │ │ sub r7, r3, #11 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ fead4 <__cxa_atexit@plt+0xf26a0> │ │ │ │ + ldr r7, [pc, #36] @ 107a2c <__cxa_atexit@plt+0xfb5f8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r7 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - biceq r6, r9, r4, ror r2 │ │ │ │ - ldrsheq fp, [lr, #44] @ 0x2c │ │ │ │ - bicseq fp, lr, r4, ror #13 │ │ │ │ + ldrdeq sp, [r8, #140] @ 0x8c │ │ │ │ + @ instruction: 0x01de239c │ │ │ │ + ldrheq r2, [lr, #112] @ 0x70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc feb28 <__cxa_atexit@plt+0xf26f4> │ │ │ │ - ldr r2, [pc, #48] @ feb34 <__cxa_atexit@plt+0xf2700> │ │ │ │ + bcc 107a80 <__cxa_atexit@plt+0xfb64c> │ │ │ │ + ldr r2, [pc, #48] @ 107a8c <__cxa_atexit@plt+0xfb658> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ - ldr r0, [pc, #28] @ feb38 <__cxa_atexit@plt+0xf2704> │ │ │ │ + ldr r0, [pc, #28] @ 107a90 <__cxa_atexit@plt+0xfb65c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r1, r2, r7} │ │ │ │ sub r7, r6, #11 │ │ │ │ bx ip │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq fp, lr, r4, ror #4 │ │ │ │ - bicseq fp, lr, ip, asr #12 │ │ │ │ + bicseq r2, lr, r4, lsl #6 │ │ │ │ + bicseq r2, lr, r8, lsl r7 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov sl, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi feba0 <__cxa_atexit@plt+0xf276c> │ │ │ │ + bhi 107af8 <__cxa_atexit@plt+0xfb6c4> │ │ │ │ stmdb r5, {r8, sl} │ │ │ │ and r2, r8, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne feb94 <__cxa_atexit@plt+0xf2760> │ │ │ │ - ldr r2, [pc, #68] @ febb4 <__cxa_atexit@plt+0xf2780> │ │ │ │ + bne 107aec <__cxa_atexit@plt+0xfb6b8> │ │ │ │ + ldr r2, [pc, #68] @ 107b0c <__cxa_atexit@plt+0xfb6d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ - ldr r5, [pc, #48] @ febb8 <__cxa_atexit@plt+0xf2784> │ │ │ │ + ldr r5, [pc, #48] @ 107b10 <__cxa_atexit@plt+0xfb6dc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r5] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ febbc <__cxa_atexit@plt+0xf2788> │ │ │ │ + ldr r7, [pc, #20] @ 107b14 <__cxa_atexit@plt+0xfb6e0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - bicseq fp, lr, r8, lsl #7 │ │ │ │ - biceq r6, r9, r0, lsl #3 │ │ │ │ + bicseq r2, lr, r8, lsr #8 │ │ │ │ + biceq sp, r8, r8, ror #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ - ldr r3, [pc, #88] @ fec2c <__cxa_atexit@plt+0xf27f8> │ │ │ │ + ldr r3, [pc, #88] @ 107b84 <__cxa_atexit@plt+0xfb750> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stm r5, {r3, sl} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq fec18 <__cxa_atexit@plt+0xf27e4> │ │ │ │ + beq 107b70 <__cxa_atexit@plt+0xfb73c> │ │ │ │ str r7, [r5] │ │ │ │ cmp r3, #2 │ │ │ │ - bne fec20 <__cxa_atexit@plt+0xf27ec> │ │ │ │ - ldr r3, [pc, #56] @ fec30 <__cxa_atexit@plt+0xf27fc> │ │ │ │ + bne 107b78 <__cxa_atexit@plt+0xfb744> │ │ │ │ + ldr r3, [pc, #56] @ 107b88 <__cxa_atexit@plt+0xfb754> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #36] @ fec34 <__cxa_atexit@plt+0xf2800> │ │ │ │ + ldr r3, [pc, #36] @ 107b8c <__cxa_atexit@plt+0xfb758> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xffffffcc │ │ │ │ - bicseq fp, lr, r0, lsl #6 │ │ │ │ + bicseq r2, lr, r0, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne fec7c <__cxa_atexit@plt+0xf2848> │ │ │ │ - ldr r3, [pc, #44] @ fec88 <__cxa_atexit@plt+0xf2854> │ │ │ │ + bne 107bd4 <__cxa_atexit@plt+0xfb7a0> │ │ │ │ + ldr r3, [pc, #44] @ 107be0 <__cxa_atexit@plt+0xfb7ac> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ - ldr r3, [pc, #24] @ fec8c <__cxa_atexit@plt+0xf2858> │ │ │ │ + ldr r3, [pc, #24] @ 107be4 <__cxa_atexit@plt+0xfb7b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - @ instruction: 0x01deb29c │ │ │ │ - strheq r6, [r9, #12] │ │ │ │ + bicseq r2, lr, ip, lsr r3 │ │ │ │ + biceq sp, r8, r4, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi fecec <__cxa_atexit@plt+0xf28b8> │ │ │ │ + bhi 107c44 <__cxa_atexit@plt+0xfb810> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq fece4 <__cxa_atexit@plt+0xf28b0> │ │ │ │ - ldr r8, [pc, #48] @ fecf4 <__cxa_atexit@plt+0xf28c0> │ │ │ │ + beq 107c3c <__cxa_atexit@plt+0xfb808> │ │ │ │ + ldr r8, [pc, #48] @ 107c4c <__cxa_atexit@plt+0xfb818> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #44] @ fecf8 <__cxa_atexit@plt+0xf28c4> │ │ │ │ + ldr r9, [pc, #44] @ 107c50 <__cxa_atexit@plt+0xfb81c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #40] @ fecfc <__cxa_atexit@plt+0xf28c8> │ │ │ │ + ldr r3, [pc, #40] @ 107c54 <__cxa_atexit@plt+0xfb820> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, sl │ │ │ │ - b 114c94 <__cxa_atexit@plt+0x108860> │ │ │ │ + b 11dbec <__cxa_atexit@plt+0x1117b8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, r9, r8, rrx │ │ │ │ - biceq r6, r9, r4, ror r0 │ │ │ │ - @ instruction: 0x01deb090 │ │ │ │ - biceq r6, r9, r4, lsl #1 │ │ │ │ + ldrdeq sp, [r8, #96] @ 0x60 │ │ │ │ + ldrdeq sp, [r8, #108] @ 0x6c │ │ │ │ + bicseq r2, lr, r0, lsr r1 │ │ │ │ + biceq sp, r8, ip, ror #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi fed60 <__cxa_atexit@plt+0xf292c> │ │ │ │ + bhi 107cb8 <__cxa_atexit@plt+0xfb884> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq fed58 <__cxa_atexit@plt+0xf2924> │ │ │ │ - ldr r8, [pc, #52] @ fed68 <__cxa_atexit@plt+0xf2934> │ │ │ │ + beq 107cb0 <__cxa_atexit@plt+0xfb87c> │ │ │ │ + ldr r8, [pc, #52] @ 107cc0 <__cxa_atexit@plt+0xfb88c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #48] @ fed6c <__cxa_atexit@plt+0xf2938> │ │ │ │ + ldr r3, [pc, #48] @ 107cc4 <__cxa_atexit@plt+0xfb890> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #36] @ fed70 <__cxa_atexit@plt+0xf293c> │ │ │ │ + ldr r5, [pc, #36] @ 107cc8 <__cxa_atexit@plt+0xfb894> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ - b 114c94 <__cxa_atexit@plt+0x108860> │ │ │ │ + b 11dbec <__cxa_atexit@plt+0x1117b8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r6, r9, r4, asr #32 │ │ │ │ - bicseq fp, lr, r8, lsr #32 │ │ │ │ - bicseq fp, lr, ip, lsl r0 │ │ │ │ + biceq sp, r8, ip, lsr #13 │ │ │ │ + bicseq r2, lr, r8, asr #1 │ │ │ │ + ldrheq r2, [lr, #12] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ b 166af70 <__cxa_atexit@plt+0x165eb3c> │ │ │ │ - strdeq r5, [r9, #252] @ 0xfc │ │ │ │ + biceq sp, r8, r4, ror #12 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #4 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi feddc <__cxa_atexit@plt+0xf29a8> │ │ │ │ + bhi 107d34 <__cxa_atexit@plt+0xfb900> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc fede4 <__cxa_atexit@plt+0xf29b0> │ │ │ │ - ldr r5, [pc, #68] @ fee00 <__cxa_atexit@plt+0xf29cc> │ │ │ │ + bcc 107d3c <__cxa_atexit@plt+0xfb908> │ │ │ │ + ldr r5, [pc, #68] @ 107d58 <__cxa_atexit@plt+0xfb924> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #64] @ fee04 <__cxa_atexit@plt+0xf29d0> │ │ │ │ + ldr r1, [pc, #64] @ 107d5c <__cxa_atexit@plt+0xfb928> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r2] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r6, r3 │ │ │ │ - b fedec <__cxa_atexit@plt+0xf29b8> │ │ │ │ + b 107d44 <__cxa_atexit@plt+0xfb910> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ - ldr r7, [pc, #8] @ fedfc <__cxa_atexit@plt+0xf29c8> │ │ │ │ + ldr r7, [pc, #8] @ 107d54 <__cxa_atexit@plt+0xfb920> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - strheq r5, [r9, #248] @ 0xf8 │ │ │ │ + biceq sp, r8, r0, lsr #12 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xffffffb4 │ │ │ │ - biceq r5, r9, ip, ror pc │ │ │ │ + biceq sp, r8, r4, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r8, [pc, #12] @ fee28 <__cxa_atexit@plt+0xf29f4> │ │ │ │ + ldr r8, [pc, #12] @ 107d80 <__cxa_atexit@plt+0xfb94c> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r9, r7 │ │ │ │ - b 114c94 <__cxa_atexit@plt+0x108860> │ │ │ │ - biceq r5, r9, ip, asr pc │ │ │ │ - biceq r5, r9, ip, ror pc │ │ │ │ + b 11dbec <__cxa_atexit@plt+0x1117b8> │ │ │ │ + biceq sp, r8, r4, asr #11 │ │ │ │ + biceq sp, r8, r4, ror #11 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi feed4 <__cxa_atexit@plt+0xf2aa0> │ │ │ │ - ldr r3, [pc, #180] @ fef04 <__cxa_atexit@plt+0xf2ad0> │ │ │ │ + bhi 107e2c <__cxa_atexit@plt+0xfb9f8> │ │ │ │ + ldr r3, [pc, #180] @ 107e5c <__cxa_atexit@plt+0xfba28> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r7] │ │ │ │ ands r3, r8, #3 │ │ │ │ - beq feeb0 <__cxa_atexit@plt+0xf2a7c> │ │ │ │ + beq 107e08 <__cxa_atexit@plt+0xfb9d4> │ │ │ │ cmp r3, #2 │ │ │ │ - bne feec0 <__cxa_atexit@plt+0xf2a8c> │ │ │ │ + bne 107e18 <__cxa_atexit@plt+0xfb9e4> │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r9, [r8, #6] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc feee4 <__cxa_atexit@plt+0xf2ab0> │ │ │ │ - ldr r5, [pc, #148] @ fef18 <__cxa_atexit@plt+0xf2ae4> │ │ │ │ + bcc 107e3c <__cxa_atexit@plt+0xfba08> │ │ │ │ + ldr r5, [pc, #148] @ 107e70 <__cxa_atexit@plt+0xfba3c> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r1, [pc, #144] @ fef1c <__cxa_atexit@plt+0xf2ae8> │ │ │ │ + ldr r1, [pc, #144] @ 107e74 <__cxa_atexit@plt+0xfba40> │ │ │ │ add r1, pc, r1 │ │ │ │ str r5, [r7] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ mov r5, r7 │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #72] @ fef10 <__cxa_atexit@plt+0xf2adc> │ │ │ │ + ldr r7, [pc, #72] @ 107e68 <__cxa_atexit@plt+0xfba34> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #68] @ fef14 <__cxa_atexit@plt+0xf2ae0> │ │ │ │ + ldr r0, [pc, #68] @ 107e6c <__cxa_atexit@plt+0xfba38> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ fef0c <__cxa_atexit@plt+0xf2ad8> │ │ │ │ + ldr r7, [pc, #48] @ 107e64 <__cxa_atexit@plt+0xfba30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ fef08 <__cxa_atexit@plt+0xf2ad4> │ │ │ │ + ldr r7, [pc, #28] @ 107e60 <__cxa_atexit@plt+0xfba2c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ - biceq r5, r9, r0, asr #29 │ │ │ │ - biceq r5, r9, r8, ror #29 │ │ │ │ - ldrdeq r5, [r9, #228] @ 0xe4 │ │ │ │ - biceq r5, r9, ip, asr #29 │ │ │ │ + biceq sp, r8, r8, lsr #10 │ │ │ │ + biceq sp, r8, r0, asr r5 │ │ │ │ + biceq sp, r8, ip, lsr r5 │ │ │ │ + biceq sp, r8, r4, lsr r5 │ │ │ │ @ instruction: 0xffffff8c │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - biceq r5, r9, ip, lsl #29 │ │ │ │ + strdeq sp, [r8, #68] @ 0x44 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne fef80 <__cxa_atexit@plt+0xf2b4c> │ │ │ │ + bne 107ed8 <__cxa_atexit@plt+0xfbaa4> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r9, [r7, #6] │ │ │ │ cmp fp, r5 │ │ │ │ - bhi fef98 <__cxa_atexit@plt+0xf2b64> │ │ │ │ + bhi 107ef0 <__cxa_atexit@plt+0xfbabc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc fefa0 <__cxa_atexit@plt+0xf2b6c> │ │ │ │ - ldr r2, [pc, #108] @ fefcc <__cxa_atexit@plt+0xf2b98> │ │ │ │ + bcc 107ef8 <__cxa_atexit@plt+0xfbac4> │ │ │ │ + ldr r2, [pc, #108] @ 107f24 <__cxa_atexit@plt+0xfbaf0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #104] @ fefd0 <__cxa_atexit@plt+0xf2b9c> │ │ │ │ + ldr r1, [pc, #104] @ 107f28 <__cxa_atexit@plt+0xfbaf4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ mov r9, r6 │ │ │ │ mov r6, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #60] @ fefc4 <__cxa_atexit@plt+0xf2b90> │ │ │ │ + ldr r7, [pc, #60] @ 107f1c <__cxa_atexit@plt+0xfbae8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #52] @ fefc8 <__cxa_atexit@plt+0xf2b94> │ │ │ │ + ldr r0, [pc, #52] @ 107f20 <__cxa_atexit@plt+0xfbaec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ mov r3, r6 │ │ │ │ - b fefa8 <__cxa_atexit@plt+0xf2b74> │ │ │ │ + b 107f00 <__cxa_atexit@plt+0xfbacc> │ │ │ │ mov r7, #12 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r7, [pc, #12] @ fefc0 <__cxa_atexit@plt+0xf2b8c> │ │ │ │ + ldr r7, [pc, #12] @ 107f18 <__cxa_atexit@plt+0xfbae4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - strdeq r5, [r9, #216] @ 0xd8 │ │ │ │ - biceq r5, r9, r4, lsl lr │ │ │ │ - biceq r5, r9, r8, lsl #28 │ │ │ │ + biceq sp, r8, r0, ror #8 │ │ │ │ + biceq sp, r8, ip, ror r4 │ │ │ │ + biceq sp, r8, r0, ror r4 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ @ instruction: 0xfffffe10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ff014 <__cxa_atexit@plt+0xf2be0> │ │ │ │ - ldr r7, [pc, #48] @ ff024 <__cxa_atexit@plt+0xf2bf0> │ │ │ │ + bhi 107f6c <__cxa_atexit@plt+0xfbb38> │ │ │ │ + ldr r7, [pc, #48] @ 107f7c <__cxa_atexit@plt+0xfbb48> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ff008 <__cxa_atexit@plt+0xf2bd4> │ │ │ │ + beq 107f60 <__cxa_atexit@plt+0xfbb2c> │ │ │ │ mov r7, r8 │ │ │ │ - b ff08c <__cxa_atexit@plt+0xf2c58> │ │ │ │ + b 107fe4 <__cxa_atexit@plt+0xfbbb0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ff028 <__cxa_atexit@plt+0xf2bf4> │ │ │ │ + ldr r7, [pc, #12] @ 107f80 <__cxa_atexit@plt+0xfbb4c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - strheq r5, [r9, #208] @ 0xd0 │ │ │ │ + biceq sp, r8, r8, lsl r4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ff06c <__cxa_atexit@plt+0xf2c38> │ │ │ │ - ldr r7, [pc, #48] @ ff07c <__cxa_atexit@plt+0xf2c48> │ │ │ │ + bhi 107fc4 <__cxa_atexit@plt+0xfbb90> │ │ │ │ + ldr r7, [pc, #48] @ 107fd4 <__cxa_atexit@plt+0xfbba0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ff060 <__cxa_atexit@plt+0xf2c2c> │ │ │ │ + beq 107fb8 <__cxa_atexit@plt+0xfbb84> │ │ │ │ mov r7, r8 │ │ │ │ - b ff08c <__cxa_atexit@plt+0xf2c58> │ │ │ │ + b 107fe4 <__cxa_atexit@plt+0xfbbb0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ff080 <__cxa_atexit@plt+0xf2c4c> │ │ │ │ + ldr r7, [pc, #12] @ 107fd8 <__cxa_atexit@plt+0xfbba4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r5, r9, r8, asr sp │ │ │ │ + biceq sp, r8, r0, asr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne ff0f0 <__cxa_atexit@plt+0xf2cbc> │ │ │ │ + bne 108048 <__cxa_atexit@plt+0xfbc14> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ ff128 <__cxa_atexit@plt+0xf2cf4> │ │ │ │ + ldr r2, [pc, #120] @ 108080 <__cxa_atexit@plt+0xfbc4c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ff108 <__cxa_atexit@plt+0xf2cd4> │ │ │ │ + beq 108060 <__cxa_atexit@plt+0xfbc2c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ff118 <__cxa_atexit@plt+0xf2ce4> │ │ │ │ - ldr r3, [pc, #84] @ ff130 <__cxa_atexit@plt+0xf2cfc> │ │ │ │ + bcc 108070 <__cxa_atexit@plt+0xfbc3c> │ │ │ │ + ldr r3, [pc, #84] @ 108088 <__cxa_atexit@plt+0xfbc54> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ ff12c <__cxa_atexit@plt+0xf2cf8> │ │ │ │ + ldr r7, [pc, #52] @ 108084 <__cxa_atexit@plt+0xfbc50> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - bicseq sl, lr, r0, ror ip │ │ │ │ + bicseq r1, lr, r0, lsl sp │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ff170 <__cxa_atexit@plt+0xf2d3c> │ │ │ │ - ldr r3, [pc, #36] @ ff17c <__cxa_atexit@plt+0xf2d48> │ │ │ │ + bcc 1080c8 <__cxa_atexit@plt+0xfbc94> │ │ │ │ + ldr r3, [pc, #36] @ 1080d4 <__cxa_atexit@plt+0xfbca0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ @@ -248661,105 +257835,105 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ff1c0 <__cxa_atexit@plt+0xf2d8c> │ │ │ │ - ldr r7, [pc, #48] @ ff1d0 <__cxa_atexit@plt+0xf2d9c> │ │ │ │ + bhi 108118 <__cxa_atexit@plt+0xfbce4> │ │ │ │ + ldr r7, [pc, #48] @ 108128 <__cxa_atexit@plt+0xfbcf4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ff1b4 <__cxa_atexit@plt+0xf2d80> │ │ │ │ + beq 10810c <__cxa_atexit@plt+0xfbcd8> │ │ │ │ mov r7, r8 │ │ │ │ - b ff238 <__cxa_atexit@plt+0xf2e04> │ │ │ │ + b 108190 <__cxa_atexit@plt+0xfbd5c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ff1d4 <__cxa_atexit@plt+0xf2da0> │ │ │ │ + ldr r7, [pc, #12] @ 10812c <__cxa_atexit@plt+0xfbcf8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq r5, r9, r8, lsl #24 │ │ │ │ + biceq sp, r8, r0, ror r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ff218 <__cxa_atexit@plt+0xf2de4> │ │ │ │ - ldr r7, [pc, #48] @ ff228 <__cxa_atexit@plt+0xf2df4> │ │ │ │ + bhi 108170 <__cxa_atexit@plt+0xfbd3c> │ │ │ │ + ldr r7, [pc, #48] @ 108180 <__cxa_atexit@plt+0xfbd4c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ff20c <__cxa_atexit@plt+0xf2dd8> │ │ │ │ + beq 108164 <__cxa_atexit@plt+0xfbd30> │ │ │ │ mov r7, r8 │ │ │ │ - b ff238 <__cxa_atexit@plt+0xf2e04> │ │ │ │ + b 108190 <__cxa_atexit@plt+0xfbd5c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ ff22c <__cxa_atexit@plt+0xf2df8> │ │ │ │ + ldr r7, [pc, #12] @ 108184 <__cxa_atexit@plt+0xfbd50> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strheq r5, [r9, #176] @ 0xb0 │ │ │ │ + biceq sp, r8, r8, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne ff29c <__cxa_atexit@plt+0xf2e68> │ │ │ │ + bne 1081f4 <__cxa_atexit@plt+0xfbdc0> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ ff2d4 <__cxa_atexit@plt+0xf2ea0> │ │ │ │ + ldr r2, [pc, #120] @ 10822c <__cxa_atexit@plt+0xfbdf8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq ff2b4 <__cxa_atexit@plt+0xf2e80> │ │ │ │ + beq 10820c <__cxa_atexit@plt+0xfbdd8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ff2c4 <__cxa_atexit@plt+0xf2e90> │ │ │ │ - ldr r3, [pc, #84] @ ff2dc <__cxa_atexit@plt+0xf2ea8> │ │ │ │ + bcc 10821c <__cxa_atexit@plt+0xfbde8> │ │ │ │ + ldr r3, [pc, #84] @ 108234 <__cxa_atexit@plt+0xfbe00> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ ff2d8 <__cxa_atexit@plt+0xf2ea4> │ │ │ │ + ldr r7, [pc, #52] @ 108230 <__cxa_atexit@plt+0xfbdfc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - bicseq sl, lr, r4, asr #21 │ │ │ │ + bicseq r1, lr, r4, ror #22 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ff31c <__cxa_atexit@plt+0xf2ee8> │ │ │ │ - ldr r3, [pc, #36] @ ff328 <__cxa_atexit@plt+0xf2ef4> │ │ │ │ + bcc 108274 <__cxa_atexit@plt+0xfbe40> │ │ │ │ + ldr r3, [pc, #36] @ 108280 <__cxa_atexit@plt+0xfbe4c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ @@ -248767,182 +257941,182 @@ │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ff394 <__cxa_atexit@plt+0xf2f60> │ │ │ │ - ldr r2, [pc, #104] @ ff3b0 <__cxa_atexit@plt+0xf2f7c> │ │ │ │ + bhi 1082ec <__cxa_atexit@plt+0xfbeb8> │ │ │ │ + ldr r2, [pc, #104] @ 108308 <__cxa_atexit@plt+0xfbed4> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-12]! │ │ │ │ - ldr r2, [pc, #88] @ ff3b4 <__cxa_atexit@plt+0xf2f80> │ │ │ │ + ldr r2, [pc, #88] @ 10830c <__cxa_atexit@plt+0xfbed8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ sub r7, r3, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ff39c <__cxa_atexit@plt+0xf2f68> │ │ │ │ - ldr r7, [pc, #68] @ ff3b8 <__cxa_atexit@plt+0xf2f84> │ │ │ │ + bhi 1082f4 <__cxa_atexit@plt+0xfbec0> │ │ │ │ + ldr r7, [pc, #68] @ 108310 <__cxa_atexit@plt+0xfbedc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ff388 <__cxa_atexit@plt+0xf2f54> │ │ │ │ + beq 1082e0 <__cxa_atexit@plt+0xfbeac> │ │ │ │ mov r7, r8 │ │ │ │ - b ff238 <__cxa_atexit@plt+0xf2e04> │ │ │ │ + b 108190 <__cxa_atexit@plt+0xfbd5c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ff3bc <__cxa_atexit@plt+0xf2f88> │ │ │ │ + ldr r7, [pc, #24] @ 108314 <__cxa_atexit@plt+0xfbee0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - bicseq sl, lr, r8, lsl sl │ │ │ │ + ldrheq r1, [lr, #168] @ 0xa8 │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - biceq r5, r9, ip, lsr #20 │ │ │ │ + @ instruction: 0x01c8d094 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ ff3ec <__cxa_atexit@plt+0xf2fb8> │ │ │ │ + ldr r3, [pc, #28] @ 108344 <__cxa_atexit@plt+0xfbf10> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ ff3f0 <__cxa_atexit@plt+0xf2fbc> │ │ │ │ + ldr r3, [pc, #16] @ 108348 <__cxa_atexit@plt+0xfbf14> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - bicseq sl, lr, r0, lsr fp │ │ │ │ + ldrsbeq r1, [lr, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ - ldr r7, [pc, #144] @ ff498 <__cxa_atexit@plt+0xf3064> │ │ │ │ + ldr r7, [pc, #144] @ 1083f0 <__cxa_atexit@plt+0xfbfbc> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr sl, [r3, #4]! │ │ │ │ str r7, [r3] │ │ │ │ sub r7, r3, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ff47c <__cxa_atexit@plt+0xf3048> │ │ │ │ + bhi 1083d4 <__cxa_atexit@plt+0xfbfa0> │ │ │ │ stmda r5, {r2, sl} │ │ │ │ and r3, r2, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ff460 <__cxa_atexit@plt+0xf302c> │ │ │ │ - ldr r3, [pc, #100] @ ff49c <__cxa_atexit@plt+0xf3068> │ │ │ │ + bne 1083b8 <__cxa_atexit@plt+0xfbf84> │ │ │ │ + ldr r3, [pc, #100] @ 1083f4 <__cxa_atexit@plt+0xfbfc0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r2, #2] │ │ │ │ ldr r1, [r2, #6] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r1, [r5] │ │ │ │ - ldr r5, [pc, #80] @ ff4a0 <__cxa_atexit@plt+0xf306c> │ │ │ │ + ldr r5, [pc, #80] @ 1083f8 <__cxa_atexit@plt+0xfbfc4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r2 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ - ldr r7, [pc, #64] @ ff4a8 <__cxa_atexit@plt+0xf3074> │ │ │ │ + ldr r7, [pc, #64] @ 108400 <__cxa_atexit@plt+0xfbfcc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, sl │ │ │ │ mov r9, sl │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - ldr r7, [pc, #32] @ ff4a4 <__cxa_atexit@plt+0xf3070> │ │ │ │ + ldr r7, [pc, #32] @ 1083fc <__cxa_atexit@plt+0xfbfc8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r2 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ @ instruction: 0xfffff78c │ │ │ │ - bicseq sl, lr, r0, asr #21 │ │ │ │ - biceq r5, r9, r4, lsr #17 │ │ │ │ - bicseq sl, lr, r8, lsr #21 │ │ │ │ + bicseq r1, lr, r0, ror #22 │ │ │ │ + biceq ip, r8, ip, lsl #30 │ │ │ │ + bicseq r1, lr, r8, asr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ ff4cc <__cxa_atexit@plt+0xf3098> │ │ │ │ + ldr r3, [pc, #16] @ 108424 <__cxa_atexit@plt+0xfbff0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - bicseq sl, lr, r4, asr sl │ │ │ │ + ldrsheq r1, [lr, #164] @ 0xa4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ff520 <__cxa_atexit@plt+0xf30ec> │ │ │ │ - ldr r2, [pc, #52] @ ff52c <__cxa_atexit@plt+0xf30f8> │ │ │ │ + bhi 108478 <__cxa_atexit@plt+0xfc044> │ │ │ │ + ldr r2, [pc, #52] @ 108484 <__cxa_atexit@plt+0xfc050> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ff514 <__cxa_atexit@plt+0xf30e0> │ │ │ │ + beq 10846c <__cxa_atexit@plt+0xfc038> │ │ │ │ mov r7, r8 │ │ │ │ - b ff594 <__cxa_atexit@plt+0xf3160> │ │ │ │ + b 1084ec <__cxa_atexit@plt+0xfc0b8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ff57c <__cxa_atexit@plt+0xf3148> │ │ │ │ - ldr r2, [pc, #52] @ ff588 <__cxa_atexit@plt+0xf3154> │ │ │ │ + bhi 1084d4 <__cxa_atexit@plt+0xfc0a0> │ │ │ │ + ldr r2, [pc, #52] @ 1084e0 <__cxa_atexit@plt+0xfc0ac> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ff570 <__cxa_atexit@plt+0xf313c> │ │ │ │ + beq 1084c8 <__cxa_atexit@plt+0xfc094> │ │ │ │ mov r7, r8 │ │ │ │ - b ff594 <__cxa_atexit@plt+0xf3160> │ │ │ │ + b 1084ec <__cxa_atexit@plt+0xfc0b8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne ff5fc <__cxa_atexit@plt+0xf31c8> │ │ │ │ - ldr r6, [pc, #128] @ ff62c <__cxa_atexit@plt+0xf31f8> │ │ │ │ + bne 108554 <__cxa_atexit@plt+0xfc120> │ │ │ │ + ldr r6, [pc, #128] @ 108584 <__cxa_atexit@plt+0xfc150> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r6, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq ff614 <__cxa_atexit@plt+0xf31e0> │ │ │ │ + beq 10856c <__cxa_atexit@plt+0xfc138> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc ff620 <__cxa_atexit@plt+0xf31ec> │ │ │ │ - ldr r2, [pc, #80] @ ff630 <__cxa_atexit@plt+0xf31fc> │ │ │ │ + bcc 108578 <__cxa_atexit@plt+0xfc144> │ │ │ │ + ldr r2, [pc, #80] @ 108588 <__cxa_atexit@plt+0xfc154> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ add r5, r5, #12 │ │ │ │ @@ -248963,16 +258137,16 @@ │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ff678 <__cxa_atexit@plt+0xf3244> │ │ │ │ - ldr r3, [pc, #44] @ ff684 <__cxa_atexit@plt+0xf3250> │ │ │ │ + bcc 1085d0 <__cxa_atexit@plt+0xfc19c> │ │ │ │ + ldr r3, [pc, #44] @ 1085dc <__cxa_atexit@plt+0xfc1a8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ @@ -248983,44 +258157,44 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe7c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi ff724 <__cxa_atexit@plt+0xf32f0> │ │ │ │ + bhi 10867c <__cxa_atexit@plt+0xfc248> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc ff730 <__cxa_atexit@plt+0xf32fc> │ │ │ │ - ldr r1, [pc, #148] @ ff74c <__cxa_atexit@plt+0xf3318> │ │ │ │ + bcc 108688 <__cxa_atexit@plt+0xfc254> │ │ │ │ + ldr r1, [pc, #148] @ 1086a4 <__cxa_atexit@plt+0xfc270> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #144] @ ff750 <__cxa_atexit@plt+0xf331c> │ │ │ │ + ldr lr, [pc, #144] @ 1086a8 <__cxa_atexit@plt+0xfc274> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r0, [pc, #140] @ ff754 <__cxa_atexit@plt+0xf3320> │ │ │ │ + ldr r0, [pc, #140] @ 1086ac <__cxa_atexit@plt+0xfc278> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r1, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ sub r1, r5, #20 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi ff740 <__cxa_atexit@plt+0xf330c> │ │ │ │ - ldr r2, [pc, #96] @ ff758 <__cxa_atexit@plt+0xf3324> │ │ │ │ + bhi 108698 <__cxa_atexit@plt+0xfc264> │ │ │ │ + ldr r2, [pc, #96] @ 1086b0 <__cxa_atexit@plt+0xfc27c> │ │ │ │ add r2, pc, r2 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r2, r3, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ff714 <__cxa_atexit@plt+0xf32e0> │ │ │ │ + beq 10866c <__cxa_atexit@plt+0xfc238> │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r8 │ │ │ │ - b ff594 <__cxa_atexit@plt+0xf3160> │ │ │ │ + b 1084ec <__cxa_atexit@plt+0xfc0b8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r1 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @@ -249029,45 +258203,45 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffc78 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - bicseq sl, lr, ip, lsr #13 │ │ │ │ + bicseq r1, lr, ip, asr #14 │ │ │ │ @ instruction: 0xfffffe98 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ff804 <__cxa_atexit@plt+0xf33d0> │ │ │ │ - ldr r1, [pc, #148] @ ff814 <__cxa_atexit@plt+0xf33e0> │ │ │ │ + bhi 10875c <__cxa_atexit@plt+0xfc328> │ │ │ │ + ldr r1, [pc, #148] @ 10876c <__cxa_atexit@plt+0xfc338> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r2, #8] │ │ │ │ ldr r2, [r2, #12] │ │ │ │ stmdb r3, {r1, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq ff7e0 <__cxa_atexit@plt+0xf33ac> │ │ │ │ - ldr r1, [pc, #124] @ ff818 <__cxa_atexit@plt+0xf33e4> │ │ │ │ + beq 108738 <__cxa_atexit@plt+0xfc304> │ │ │ │ + ldr r1, [pc, #124] @ 108770 <__cxa_atexit@plt+0xfc33c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr sl, [r3, #-4] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ tst sl, #3 │ │ │ │ - beq ff7e8 <__cxa_atexit@plt+0xf33b4> │ │ │ │ + beq 108740 <__cxa_atexit@plt+0xfc30c> │ │ │ │ stmdb r3, {r7, sl} │ │ │ │ cmp r2, #2 │ │ │ │ - bne ff7f4 <__cxa_atexit@plt+0xf33c0> │ │ │ │ - ldr r2, [pc, #92] @ ff81c <__cxa_atexit@plt+0xf33e8> │ │ │ │ + bne 10874c <__cxa_atexit@plt+0xfc318> │ │ │ │ + ldr r2, [pc, #92] @ 108774 <__cxa_atexit@plt+0xfc340> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ - ldr r7, [pc, #76] @ ff820 <__cxa_atexit@plt+0xf33ec> │ │ │ │ + ldr r7, [pc, #76] @ 108778 <__cxa_atexit@plt+0xfc344> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r7, sl │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [sl] │ │ │ │ @@ -249080,112 +258254,112 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ @ instruction: 0xfffff404 │ │ │ │ - bicseq sl, lr, ip, lsr r7 │ │ │ │ + ldrsbeq r1, [lr, #124] @ 0x7c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #140] @ ff8c4 <__cxa_atexit@plt+0xf3490> │ │ │ │ + ldr r7, [pc, #140] @ 10881c <__cxa_atexit@plt+0xfc3e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ stm r5, {r7, r8} │ │ │ │ tst sl, #3 │ │ │ │ - beq ff890 <__cxa_atexit@plt+0xf345c> │ │ │ │ + beq 1087e8 <__cxa_atexit@plt+0xfc3b4> │ │ │ │ add r3, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ff8ac <__cxa_atexit@plt+0xf3478> │ │ │ │ + bhi 108804 <__cxa_atexit@plt+0xfc3d0> │ │ │ │ stm r5, {r8, sl} │ │ │ │ and r7, r8, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ff89c <__cxa_atexit@plt+0xf3468> │ │ │ │ - ldr r7, [pc, #92] @ ff8c8 <__cxa_atexit@plt+0xf3494> │ │ │ │ + bne 1087f4 <__cxa_atexit@plt+0xfc3c0> │ │ │ │ + ldr r7, [pc, #92] @ 108820 <__cxa_atexit@plt+0xfc3ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r8, #2] │ │ │ │ ldr r3, [r8, #6] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - ldr r7, [pc, #72] @ ff8cc <__cxa_atexit@plt+0xf3498> │ │ │ │ + ldr r7, [pc, #72] @ 108824 <__cxa_atexit@plt+0xfc3f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r7, sl │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ ff8d0 <__cxa_atexit@plt+0xf349c> │ │ │ │ + ldr r7, [pc, #28] @ 108828 <__cxa_atexit@plt+0xfc3f4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xfffff358 │ │ │ │ - bicseq sl, lr, ip, lsl #13 │ │ │ │ - biceq r5, r9, r4, ror r4 │ │ │ │ + bicseq r1, lr, ip, lsr #14 │ │ │ │ + ldrdeq ip, [r8, #172] @ 0xac │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r3, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ff93c <__cxa_atexit@plt+0xf3508> │ │ │ │ + bhi 108894 <__cxa_atexit@plt+0xfc460> │ │ │ │ stm r5, {r8, sl} │ │ │ │ and r7, r8, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ff92c <__cxa_atexit@plt+0xf34f8> │ │ │ │ - ldr r7, [pc, #76] @ ff954 <__cxa_atexit@plt+0xf3520> │ │ │ │ + bne 108884 <__cxa_atexit@plt+0xfc450> │ │ │ │ + ldr r7, [pc, #76] @ 1088ac <__cxa_atexit@plt+0xfc478> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r9, [r8, #2] │ │ │ │ ldr r3, [r8, #6] │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #4] │ │ │ │ - ldr r7, [pc, #56] @ ff958 <__cxa_atexit@plt+0xf3524> │ │ │ │ + ldr r7, [pc, #56] @ 1088b0 <__cxa_atexit@plt+0xfc47c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r7, sl │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ ff95c <__cxa_atexit@plt+0xf3528> │ │ │ │ + ldr r7, [pc, #24] @ 1088b4 <__cxa_atexit@plt+0xfc480> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff2bc │ │ │ │ - ldrsheq sl, [lr, #80] @ 0x50 │ │ │ │ - biceq r5, r9, r4, ror #7 │ │ │ │ + @ instruction: 0x01de1690 │ │ │ │ + biceq ip, r8, ip, asr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ff9e4 <__cxa_atexit@plt+0xf35b0> │ │ │ │ - ldr r6, [pc, #128] @ ffa04 <__cxa_atexit@plt+0xf35d0> │ │ │ │ + bhi 10893c <__cxa_atexit@plt+0xfc508> │ │ │ │ + ldr r6, [pc, #128] @ 10895c <__cxa_atexit@plt+0xfc528> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r6, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq ff9d0 <__cxa_atexit@plt+0xf359c> │ │ │ │ + beq 108928 <__cxa_atexit@plt+0xfc4f4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc ff9f0 <__cxa_atexit@plt+0xf35bc> │ │ │ │ - ldr r7, [pc, #92] @ ffa08 <__cxa_atexit@plt+0xf35d4> │ │ │ │ + bcc 108948 <__cxa_atexit@plt+0xfc514> │ │ │ │ + ldr r7, [pc, #92] @ 108960 <__cxa_atexit@plt+0xfc52c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r2, [r8, #7] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r7, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ @@ -249209,173 +258383,173 @@ │ │ │ │ @ instruction: 0xfffffdb4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc ffa50 <__cxa_atexit@plt+0xf361c> │ │ │ │ - ldr r3, [pc, #44] @ ffa5c <__cxa_atexit@plt+0xf3628> │ │ │ │ + bcc 1089a8 <__cxa_atexit@plt+0xfc574> │ │ │ │ + ldr r3, [pc, #44] @ 1089b4 <__cxa_atexit@plt+0xfc580> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd30 │ │ │ │ - biceq r5, r9, r8, ror #6 │ │ │ │ + ldrdeq ip, [r8, #144] @ 0x90 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ffa94 <__cxa_atexit@plt+0xf3660> │ │ │ │ - ldr r3, [pc, #32] @ ffaa4 <__cxa_atexit@plt+0xf3670> │ │ │ │ + bhi 1089ec <__cxa_atexit@plt+0xfc5b8> │ │ │ │ + ldr r3, [pc, #32] @ 1089fc <__cxa_atexit@plt+0xfc5c8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ stmib r5, {r9, sl} │ │ │ │ mov r9, sl │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r7, [pc, #12] @ ffaa8 <__cxa_atexit@plt+0xf3674> │ │ │ │ + ldr r7, [pc, #12] @ 108a00 <__cxa_atexit@plt+0xfc5cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq r5, r9, r8, asr #6 │ │ │ │ - biceq r5, r9, r0, lsr #6 │ │ │ │ + strheq ip, [r8, #144] @ 0x90 │ │ │ │ + biceq ip, r8, r8, lsl #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #84] @ ffb18 <__cxa_atexit@plt+0xf36e4> │ │ │ │ + ldr r7, [pc, #84] @ 108a70 <__cxa_atexit@plt+0xfc63c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3, #-4]! │ │ │ │ mov r7, r5 │ │ │ │ str r8, [r7], #-12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi ffb04 <__cxa_atexit@plt+0xf36d0> │ │ │ │ - ldr r7, [pc, #56] @ ffb1c <__cxa_atexit@plt+0xf36e8> │ │ │ │ + bhi 108a5c <__cxa_atexit@plt+0xfc628> │ │ │ │ + ldr r7, [pc, #56] @ 108a74 <__cxa_atexit@plt+0xfc640> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-8]! │ │ │ │ tst r8, #3 │ │ │ │ - beq ffaf8 <__cxa_atexit@plt+0xf36c4> │ │ │ │ + beq 108a50 <__cxa_atexit@plt+0xfc61c> │ │ │ │ mov r7, r8 │ │ │ │ - b ff08c <__cxa_atexit@plt+0xf2c58> │ │ │ │ + b 107fe4 <__cxa_atexit@plt+0xfbbb0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ ffb20 <__cxa_atexit@plt+0xf36ec> │ │ │ │ + ldr r7, [pc, #20] @ 108a78 <__cxa_atexit@plt+0xfc644> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ @ instruction: 0xfffff5a4 │ │ │ │ - biceq r5, r9, r0, asr #5 │ │ │ │ - biceq r5, r9, r8, lsr #5 │ │ │ │ + biceq ip, r8, r8, lsr #18 │ │ │ │ + biceq ip, r8, r0, lsl r9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ ffb54 <__cxa_atexit@plt+0xf3720> │ │ │ │ + ldr r3, [pc, #28] @ 108aac <__cxa_atexit@plt+0xfc678> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ - ldr r3, [pc, #16] @ ffb58 <__cxa_atexit@plt+0xf3724> │ │ │ │ + ldr r3, [pc, #16] @ 108ab0 <__cxa_atexit@plt+0xfc67c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq sl, lr, r8, asr #7 │ │ │ │ - biceq r5, r9, r0, ror r2 │ │ │ │ + bicseq r1, lr, r8, ror #8 │ │ │ │ + ldrdeq ip, [r8, #136] @ 0x88 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r7, r5 │ │ │ │ - ldr r3, [pc, #144] @ ffc08 <__cxa_atexit@plt+0xf37d4> │ │ │ │ + ldr r3, [pc, #144] @ 108b60 <__cxa_atexit@plt+0xfc72c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr sl, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi ffbf0 <__cxa_atexit@plt+0xf37bc> │ │ │ │ + bhi 108b48 <__cxa_atexit@plt+0xfc714> │ │ │ │ stmda r7, {r2, sl} │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne ffbcc <__cxa_atexit@plt+0xf3798> │ │ │ │ - ldr r5, [pc, #104] @ ffc0c <__cxa_atexit@plt+0xf37d8> │ │ │ │ + bne 108b24 <__cxa_atexit@plt+0xfc6f0> │ │ │ │ + ldr r5, [pc, #104] @ 108b64 <__cxa_atexit@plt+0xfc730> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r9, [r2, #2] │ │ │ │ ldr r1, [r2, #6] │ │ │ │ str r5, [r7, #-4] │ │ │ │ str r1, [r7] │ │ │ │ - ldr r7, [pc, #84] @ ffc10 <__cxa_atexit@plt+0xf37dc> │ │ │ │ + ldr r7, [pc, #84] @ 108b68 <__cxa_atexit@plt+0xfc734> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ b 165b77c <__cxa_atexit@plt+0x164f348> │ │ │ │ - ldr r7, [pc, #68] @ ffc18 <__cxa_atexit@plt+0xf37e4> │ │ │ │ + ldr r7, [pc, #68] @ 108b70 <__cxa_atexit@plt+0xfc73c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #60] @ ffc1c <__cxa_atexit@plt+0xf37e8> │ │ │ │ + ldr r7, [pc, #60] @ 108b74 <__cxa_atexit@plt+0xfc740> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r8, r7, #2 │ │ │ │ mov r7, sl │ │ │ │ mov r9, sl │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - ldr r7, [pc, #28] @ ffc14 <__cxa_atexit@plt+0xf37e0> │ │ │ │ + ldr r7, [pc, #28] @ 108b6c <__cxa_atexit@plt+0xfc738> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r2 │ │ │ │ mov r9, sl │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffff020 │ │ │ │ - bicseq sl, lr, r4, asr r3 │ │ │ │ - biceq r5, r9, r0, lsr r1 │ │ │ │ + ldrsheq r1, [lr, #52] @ 0x34 │ │ │ │ + @ instruction: 0x01c8c798 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - bicseq sl, lr, r0, lsr r3 │ │ │ │ - biceq r5, r9, ip, lsr #3 │ │ │ │ + ldrsbeq r1, [lr, #48] @ 0x30 │ │ │ │ + biceq ip, r8, r4, lsl r8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ ffc4c <__cxa_atexit@plt+0xf3818> │ │ │ │ + ldr r3, [pc, #24] @ 108ba4 <__cxa_atexit@plt+0xfc770> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ ffc50 <__cxa_atexit@plt+0xf381c> │ │ │ │ + ldr r3, [pc, #16] @ 108ba8 <__cxa_atexit@plt+0xfc774> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrsbeq sl, [lr, #32] │ │ │ │ - biceq r5, r9, r8, ror r1 │ │ │ │ + bicseq r1, lr, r0, ror r3 │ │ │ │ + biceq ip, r8, r0, ror #15 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne ffc78 <__cxa_atexit@plt+0xf3844> │ │ │ │ + bne 108bd0 <__cxa_atexit@plt+0xfc79c> │ │ │ │ add r5, r5, #16 │ │ │ │ mov r8, r7 │ │ │ │ - b fee3c <__cxa_atexit@plt+0xf2a08> │ │ │ │ + b 107d94 <__cxa_atexit@plt+0xfb960> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc ffcc4 <__cxa_atexit@plt+0xf3890> │ │ │ │ - ldr r2, [pc, #68] @ ffcd4 <__cxa_atexit@plt+0xf38a0> │ │ │ │ + bcc 108c1c <__cxa_atexit@plt+0xfc7e8> │ │ │ │ + ldr r2, [pc, #68] @ 108c2c <__cxa_atexit@plt+0xfc7f8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #64] @ ffcd8 <__cxa_atexit@plt+0xf38a4> │ │ │ │ + ldr r1, [pc, #64] @ 108c30 <__cxa_atexit@plt+0xfc7fc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ - ldr r0, [pc, #56] @ ffcdc <__cxa_atexit@plt+0xf38a8> │ │ │ │ + ldr r0, [pc, #56] @ 108c34 <__cxa_atexit@plt+0xfc800> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r9, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r8, r3, #3 │ │ │ │ @@ -249384,143 +258558,143 @@ │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ @ instruction: 0xfffff9f4 │ │ │ │ @ instruction: 0xfffffcc4 │ │ │ │ - biceq r5, r9, r0, lsl #1 │ │ │ │ + biceq ip, r8, r8, ror #13 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ str r7, [r5, #-4]! │ │ │ │ - b ffcfc <__cxa_atexit@plt+0xf38c8> │ │ │ │ + b 108c54 <__cxa_atexit@plt+0xfc820> │ │ │ │ mov fp, r8 │ │ │ │ - ldr r2, [pc, #148] @ ffd9c <__cxa_atexit@plt+0xf3968> │ │ │ │ + ldr r2, [pc, #148] @ 108cf4 <__cxa_atexit@plt+0xfc8c0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #144] @ ffda0 <__cxa_atexit@plt+0xf396c> │ │ │ │ + ldr r1, [pc, #144] @ 108cf8 <__cxa_atexit@plt+0xfc8c4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r5] │ │ │ │ and r0, r3, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne ffd5c <__cxa_atexit@plt+0xf3928> │ │ │ │ + bne 108cb4 <__cxa_atexit@plt+0xfc880> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r0, r7, #3 │ │ │ │ - beq ffd70 <__cxa_atexit@plt+0xf393c> │ │ │ │ + beq 108cc8 <__cxa_atexit@plt+0xfc894> │ │ │ │ cmp r0, #2 │ │ │ │ - bne ffd7c <__cxa_atexit@plt+0xf3948> │ │ │ │ + bne 108cd4 <__cxa_atexit@plt+0xfc8a0> │ │ │ │ ldr r7, [r5] │ │ │ │ str r1, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ffd94 <__cxa_atexit@plt+0xf3960> │ │ │ │ + beq 108cec <__cxa_atexit@plt+0xfc8b8> │ │ │ │ str r7, [r5] │ │ │ │ - b ffd10 <__cxa_atexit@plt+0xf38dc> │ │ │ │ + b 108c68 <__cxa_atexit@plt+0xfc834> │ │ │ │ ldr r9, [r5, #4] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr sl, [r5, #12] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1942bb4 <__cxa_atexit@plt+0x1936780> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ ffda4 <__cxa_atexit@plt+0xf3970> │ │ │ │ + ldr r7, [pc, #32] @ 108cfc <__cxa_atexit@plt+0xfc8c8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #16 │ │ │ │ - ldr r0, [pc, #24] @ ffda8 <__cxa_atexit@plt+0xf3974> │ │ │ │ + ldr r0, [pc, #24] @ 108d00 <__cxa_atexit@plt+0xfc8cc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ - biceq r4, r9, r4, ror #31 │ │ │ │ - ldrdeq r4, [r9, #248] @ 0xf8 │ │ │ │ - strheq r4, [r9, #244] @ 0xf4 │ │ │ │ + biceq ip, r8, ip, asr #12 │ │ │ │ + biceq ip, r8, r0, asr #12 │ │ │ │ + biceq ip, r8, ip, lsl r6 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne ffde8 <__cxa_atexit@plt+0xf39b4> │ │ │ │ - ldr r3, [pc, #60] @ ffe08 <__cxa_atexit@plt+0xf39d4> │ │ │ │ + bne 108d40 <__cxa_atexit@plt+0xfc90c> │ │ │ │ + ldr r3, [pc, #60] @ 108d60 <__cxa_atexit@plt+0xfc92c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq ffe00 <__cxa_atexit@plt+0xf39cc> │ │ │ │ + beq 108d58 <__cxa_atexit@plt+0xfc924> │ │ │ │ str r7, [r5] │ │ │ │ mov r8, fp │ │ │ │ - b ffcfc <__cxa_atexit@plt+0xf38c8> │ │ │ │ - ldr r7, [pc, #28] @ ffe0c <__cxa_atexit@plt+0xf39d8> │ │ │ │ + b 108c54 <__cxa_atexit@plt+0xfc820> │ │ │ │ + ldr r7, [pc, #28] @ 108d64 <__cxa_atexit@plt+0xfc930> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #20 │ │ │ │ - ldr r0, [pc, #20] @ ffe10 <__cxa_atexit@plt+0xf39dc> │ │ │ │ + ldr r0, [pc, #20] @ 108d68 <__cxa_atexit@plt+0xfc934> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq r4, r9, r8, ror pc │ │ │ │ - biceq r4, r9, ip, ror #30 │ │ │ │ - biceq r4, r9, ip, asr #30 │ │ │ │ + biceq ip, r8, r0, ror #11 │ │ │ │ + ldrdeq ip, [r8, #84] @ 0x54 │ │ │ │ + strheq ip, [r8, #84] @ 0x54 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, fp │ │ │ │ str r7, [r5] │ │ │ │ - b ffcfc <__cxa_atexit@plt+0xf38c8> │ │ │ │ - strheq r4, [r9, #248] @ 0xf8 │ │ │ │ + b 108c54 <__cxa_atexit@plt+0xfc820> │ │ │ │ + biceq ip, r8, r0, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi ffe80 <__cxa_atexit@plt+0xf3a4c> │ │ │ │ + bhi 108dd8 <__cxa_atexit@plt+0xfc9a4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq ffe78 <__cxa_atexit@plt+0xf3a44> │ │ │ │ - ldr r8, [pc, #40] @ ffe88 <__cxa_atexit@plt+0xf3a54> │ │ │ │ + beq 108dd0 <__cxa_atexit@plt+0xfc99c> │ │ │ │ + ldr r8, [pc, #40] @ 108de0 <__cxa_atexit@plt+0xfc9ac> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r3, [pc, #36] @ ffe8c <__cxa_atexit@plt+0xf3a58> │ │ │ │ + ldr r3, [pc, #36] @ 108de4 <__cxa_atexit@plt+0xfc9b0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01b1c93f │ │ │ │ - ldrsheq r9, [lr, #236] @ 0xec │ │ │ │ + @ instruction: 0x01b13c5a │ │ │ │ + @ instruction: 0x01de0f9c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi fff24 <__cxa_atexit@plt+0xf3af0> │ │ │ │ - ldr lr, [pc, #148] @ fff44 <__cxa_atexit@plt+0xf3b10> │ │ │ │ + bhi 108e7c <__cxa_atexit@plt+0xfca48> │ │ │ │ + ldr lr, [pc, #148] @ 108e9c <__cxa_atexit@plt+0xfca68> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #136] @ fff48 <__cxa_atexit@plt+0xf3b14> │ │ │ │ + ldr r1, [pc, #136] @ 108ea0 <__cxa_atexit@plt+0xfca6c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq fff18 <__cxa_atexit@plt+0xf3ae4> │ │ │ │ + beq 108e70 <__cxa_atexit@plt+0xfca3c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc fff30 <__cxa_atexit@plt+0xf3afc> │ │ │ │ - ldr lr, [pc, #100] @ fff4c <__cxa_atexit@plt+0xf3b18> │ │ │ │ + bcc 108e88 <__cxa_atexit@plt+0xfca54> │ │ │ │ + ldr lr, [pc, #100] @ 108ea4 <__cxa_atexit@plt+0xfca70> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r7, #7 │ │ │ │ ldm r8, {r1, r3, r8} │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str lr, [r6, #4] │ │ │ │ @@ -249538,24 +258712,24 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ - ldrheq r9, [lr, #228] @ 0xe4 │ │ │ │ - @ instruction: 0x01dea190 │ │ │ │ + bicseq r0, lr, r4, asr pc │ │ │ │ + bicseq r1, lr, r8, ror #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc fffa0 <__cxa_atexit@plt+0xf3b6c> │ │ │ │ - ldr lr, [pc, #56] @ fffac <__cxa_atexit@plt+0xf3b78> │ │ │ │ + bcc 108ef8 <__cxa_atexit@plt+0xfcac4> │ │ │ │ + ldr lr, [pc, #56] @ 108f04 <__cxa_atexit@plt+0xfcad0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r7, #7 │ │ │ │ ldm r8, {r1, r2, r8} │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str lr, [r3, #4] │ │ │ │ @@ -249563,68 +258737,68 @@ │ │ │ │ stm lr, {r0, r1, r2, r8} │ │ │ │ str r7, [r3, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq sl, lr, r4, lsl #2 │ │ │ │ - biceq r4, r9, ip, lsr lr │ │ │ │ + ldrsbeq r1, [lr, #28] │ │ │ │ + biceq ip, r8, r4, lsr #9 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi ffff8 <__cxa_atexit@plt+0xf3bc4> │ │ │ │ - ldr r7, [pc, #52] @ 10000c <__cxa_atexit@plt+0xf3bd8> │ │ │ │ + bhi 108f50 <__cxa_atexit@plt+0xfcb1c> │ │ │ │ + ldr r7, [pc, #52] @ 108f64 <__cxa_atexit@plt+0xfcb30> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq fffec <__cxa_atexit@plt+0xf3bb8> │ │ │ │ + beq 108f44 <__cxa_atexit@plt+0xfcb10> │ │ │ │ mov r7, r9 │ │ │ │ - b 100020 <__cxa_atexit@plt+0xf3bec> │ │ │ │ + b 108f78 <__cxa_atexit@plt+0xfcb44> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 100010 <__cxa_atexit@plt+0xf3bdc> │ │ │ │ + ldr r7, [pc, #16] @ 108f68 <__cxa_atexit@plt+0xfcb34> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r4, r9, r8, lsl #28 │ │ │ │ - ldrdeq r4, [r9, #220] @ 0xdc │ │ │ │ + biceq ip, r8, r0, ror r4 │ │ │ │ + biceq ip, r8, r4, asr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 100044 <__cxa_atexit@plt+0xf3c10> │ │ │ │ - ldr r7, [pc, #140] @ 1000c0 <__cxa_atexit@plt+0xf3c8c> │ │ │ │ + bne 108f9c <__cxa_atexit@plt+0xfcb68> │ │ │ │ + ldr r7, [pc, #140] @ 109018 <__cxa_atexit@plt+0xfcbe4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #132] @ 1000c4 <__cxa_atexit@plt+0xf3c90> │ │ │ │ + ldr r0, [pc, #132] @ 10901c <__cxa_atexit@plt+0xfcbe8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1000b0 <__cxa_atexit@plt+0xf3c7c> │ │ │ │ - ldr lr, [pc, #108] @ 1000c8 <__cxa_atexit@plt+0xf3c94> │ │ │ │ + bcc 109008 <__cxa_atexit@plt+0xfcbd4> │ │ │ │ + ldr lr, [pc, #108] @ 109020 <__cxa_atexit@plt+0xfcbec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ add r9, r7, #11 │ │ │ │ ldm r9, {r0, r8, r9} │ │ │ │ ldr r7, [r7, #23] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str r7, [r6, #40] @ 0x28 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr lr, [pc, #68] @ 1000cc <__cxa_atexit@plt+0xf3c98> │ │ │ │ + ldr lr, [pc, #68] @ 109024 <__cxa_atexit@plt+0xfcbf0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ @@ -249632,116 +258806,116 @@ │ │ │ │ sub r7, r3, #23 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq r4, r9, r4, asr #27 │ │ │ │ - strheq r4, [r9, #216] @ 0xd8 │ │ │ │ + biceq ip, r8, ip, lsr #8 │ │ │ │ + biceq ip, r8, r0, lsr #8 │ │ │ │ @ instruction: 0xfffffe38 │ │ │ │ - bicseq sl, lr, ip, lsl #3 │ │ │ │ + bicseq r1, lr, r8, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi 100130 <__cxa_atexit@plt+0xf3cfc> │ │ │ │ + bhi 109088 <__cxa_atexit@plt+0xfcc54> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 100128 <__cxa_atexit@plt+0xf3cf4> │ │ │ │ - ldr r3, [pc, #56] @ 100138 <__cxa_atexit@plt+0xf3d04> │ │ │ │ + beq 109080 <__cxa_atexit@plt+0xfcc4c> │ │ │ │ + ldr r3, [pc, #56] @ 109090 <__cxa_atexit@plt+0xfcc5c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ - ldr r5, [pc, #44] @ 10013c <__cxa_atexit@plt+0xf3d08> │ │ │ │ + ldr r5, [pc, #44] @ 109094 <__cxa_atexit@plt+0xfcc60> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ - ldr r5, [pc, #36] @ 100140 <__cxa_atexit@plt+0xf3d0c> │ │ │ │ + ldr r5, [pc, #36] @ 109098 <__cxa_atexit@plt+0xfcc64> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, sl │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r9, lr, r4, ror #24 │ │ │ │ - bicseq r9, lr, r0, lsl #28 │ │ │ │ - bicseq r9, lr, ip, asr #24 │ │ │ │ + bicseq r0, lr, r4, lsl #26 │ │ │ │ + bicseq r0, lr, r0, lsr #29 │ │ │ │ + bicseq r0, lr, ip, ror #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 100174 <__cxa_atexit@plt+0xf3d40> │ │ │ │ + bhi 1090cc <__cxa_atexit@plt+0xfcc98> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 10017c <__cxa_atexit@plt+0xf3d48> │ │ │ │ + ldr r2, [pc, #24] @ 1090d4 <__cxa_atexit@plt+0xfcca0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b 10020c <__cxa_atexit@plt+0xf3dd8> │ │ │ │ + b 109164 <__cxa_atexit@plt+0xfcd30> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r9, lr, r0, lsl ip │ │ │ │ + ldrheq r0, [lr, #192] @ 0xc0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1001d8 <__cxa_atexit@plt+0xf3da4> │ │ │ │ - ldr r2, [pc, #68] @ 1001e0 <__cxa_atexit@plt+0xf3dac> │ │ │ │ + bhi 109130 <__cxa_atexit@plt+0xfccfc> │ │ │ │ + ldr r2, [pc, #68] @ 109138 <__cxa_atexit@plt+0xfcd04> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #60] @ 1001e4 <__cxa_atexit@plt+0xf3db0> │ │ │ │ + ldr r1, [pc, #60] @ 10913c <__cxa_atexit@plt+0xfcd08> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1001cc <__cxa_atexit@plt+0xf3d98> │ │ │ │ + beq 109124 <__cxa_atexit@plt+0xfccf0> │ │ │ │ sub r5, r5, #8 │ │ │ │ mov r8, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - bicseq r9, lr, ip, asr #23 │ │ │ │ + bicseq r0, lr, ip, ror #24 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940460 <__cxa_atexit@plt+0x193402c> │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1002b8 <__cxa_atexit@plt+0xf3e84> │ │ │ │ - ldr r7, [pc, #192] @ 1002e0 <__cxa_atexit@plt+0xf3eac> │ │ │ │ + bhi 109210 <__cxa_atexit@plt+0xfcddc> │ │ │ │ + ldr r7, [pc, #192] @ 109238 <__cxa_atexit@plt+0xfce04> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 100294 <__cxa_atexit@plt+0xf3e60> │ │ │ │ + beq 1091ec <__cxa_atexit@plt+0xfcdb8> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 1002a4 <__cxa_atexit@plt+0xf3e70> │ │ │ │ + bne 1091fc <__cxa_atexit@plt+0xfcdc8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 1002c8 <__cxa_atexit@plt+0xf3e94> │ │ │ │ - ldr r9, [pc, #160] @ 1002ec <__cxa_atexit@plt+0xf3eb8> │ │ │ │ + bcc 109220 <__cxa_atexit@plt+0xfcdec> │ │ │ │ + ldr r9, [pc, #160] @ 109244 <__cxa_atexit@plt+0xfce10> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #156] @ 1002f0 <__cxa_atexit@plt+0xf3ebc> │ │ │ │ + ldr r3, [pc, #156] @ 109248 <__cxa_atexit@plt+0xfce14> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr lr, [pc, #152] @ 1002f4 <__cxa_atexit@plt+0xf3ec0> │ │ │ │ + ldr lr, [pc, #152] @ 10924c <__cxa_atexit@plt+0xfce18> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r1, [r8, #2] │ │ │ │ ldr r7, [r8, #6] │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ mov r3, r6 │ │ │ │ @@ -249753,49 +258927,49 @@ │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 1002e8 <__cxa_atexit@plt+0xf3eb4> │ │ │ │ + ldr r7, [pc, #60] @ 109240 <__cxa_atexit@plt+0xfce0c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 1002e4 <__cxa_atexit@plt+0xf3eb0> │ │ │ │ + ldr r7, [pc, #36] @ 10923c <__cxa_atexit@plt+0xfce08> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #36 @ 0x24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq r4, r9, r0, ror #22 │ │ │ │ - ldrheq r9, [lr, #172] @ 0xac │ │ │ │ + biceq ip, r8, r8, asr #3 │ │ │ │ + bicseq r0, lr, ip, asr fp │ │ │ │ @ instruction: 0xffffff38 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ - bicseq r9, lr, r0, asr #22 │ │ │ │ + bicseq r0, lr, r0, ror #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10036c <__cxa_atexit@plt+0xf3f38> │ │ │ │ + bne 1092c4 <__cxa_atexit@plt+0xfce90> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #36 @ 0x24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 100380 <__cxa_atexit@plt+0xf3f4c> │ │ │ │ - ldr r8, [pc, #112] @ 100394 <__cxa_atexit@plt+0xf3f60> │ │ │ │ + bcc 1092d8 <__cxa_atexit@plt+0xfcea4> │ │ │ │ + ldr r8, [pc, #112] @ 1092ec <__cxa_atexit@plt+0xfceb8> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #108] @ 100398 <__cxa_atexit@plt+0xf3f64> │ │ │ │ + ldr r1, [pc, #108] @ 1092f0 <__cxa_atexit@plt+0xfcebc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #104] @ 10039c <__cxa_atexit@plt+0xf3f68> │ │ │ │ + ldr lr, [pc, #104] @ 1092f4 <__cxa_atexit@plt+0xfcec0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ @@ -249803,423 +258977,423 @@ │ │ │ │ str r2, [r6, #20] │ │ │ │ str lr, [r6, #24] │ │ │ │ str r1, [r6, #28] │ │ │ │ str r6, [r6, #32] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 100390 <__cxa_atexit@plt+0xf3f5c> │ │ │ │ + ldr r7, [pc, #28] @ 1092e8 <__cxa_atexit@plt+0xfceb4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #36 @ 0x24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrsheq r9, [lr, #148] @ 0x94 │ │ │ │ + @ instruction: 0x01de0a94 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - bicseq r9, lr, r8, ror #20 │ │ │ │ - biceq r4, r9, ip, lsl #21 │ │ │ │ + bicseq r0, lr, r8, lsl #22 │ │ │ │ + strdeq ip, [r8, #4] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10042c <__cxa_atexit@plt+0xf3ff8> │ │ │ │ - ldr r2, [pc, #116] @ 100434 <__cxa_atexit@plt+0xf4000> │ │ │ │ + bhi 109384 <__cxa_atexit@plt+0xfcf50> │ │ │ │ + ldr r2, [pc, #116] @ 10938c <__cxa_atexit@plt+0xfcf58> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #108] @ 100438 <__cxa_atexit@plt+0xf4004> │ │ │ │ + ldr r1, [pc, #108] @ 109390 <__cxa_atexit@plt+0xfcf5c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 100420 <__cxa_atexit@plt+0xf3fec> │ │ │ │ + beq 109378 <__cxa_atexit@plt+0xfcf44> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 1003f4 <__cxa_atexit@plt+0xf3fc0> │ │ │ │ - ldr r7, [pc, #80] @ 100440 <__cxa_atexit@plt+0xf400c> │ │ │ │ + bne 10934c <__cxa_atexit@plt+0xfcf18> │ │ │ │ + ldr r7, [pc, #80] @ 109398 <__cxa_atexit@plt+0xfcf64> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - b 100414 <__cxa_atexit@plt+0xf3fe0> │ │ │ │ - ldr r2, [pc, #64] @ 10043c <__cxa_atexit@plt+0xf4008> │ │ │ │ + b 10936c <__cxa_atexit@plt+0xfcf38> │ │ │ │ + ldr r2, [pc, #64] @ 109394 <__cxa_atexit@plt+0xfcf60> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 100420 <__cxa_atexit@plt+0xf3fec> │ │ │ │ + beq 109378 <__cxa_atexit@plt+0xfcf44> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - bicseq r9, lr, r8, lsr #19 │ │ │ │ + bicseq r0, lr, r8, asr #20 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - bicseq r9, lr, r8, lsr #28 │ │ │ │ - biceq r4, r9, r8, ror #19 │ │ │ │ + ldrsheq r0, [lr, #228] @ 0xe4 │ │ │ │ + biceq ip, r8, r0, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 100468 <__cxa_atexit@plt+0xf4034> │ │ │ │ - ldr r7, [pc, #60] @ 1004a0 <__cxa_atexit@plt+0xf406c> │ │ │ │ + bne 1093c0 <__cxa_atexit@plt+0xfcf8c> │ │ │ │ + ldr r7, [pc, #60] @ 1093f8 <__cxa_atexit@plt+0xfcfc4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - b 100488 <__cxa_atexit@plt+0xf4054> │ │ │ │ - ldr r3, [pc, #44] @ 10049c <__cxa_atexit@plt+0xf4068> │ │ │ │ + b 1093e0 <__cxa_atexit@plt+0xfcfac> │ │ │ │ + ldr r3, [pc, #44] @ 1093f4 <__cxa_atexit@plt+0xfcfc0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 100494 <__cxa_atexit@plt+0xf4060> │ │ │ │ + beq 1093ec <__cxa_atexit@plt+0xfcfb8> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrheq r9, [lr, #212] @ 0xd4 │ │ │ │ + bicseq r0, lr, r0, lsl #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - biceq r4, r9, ip, asr r9 │ │ │ │ + biceq fp, r8, r4, asr #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10055c <__cxa_atexit@plt+0xf4128> │ │ │ │ - ldr r1, [pc, #132] @ 100564 <__cxa_atexit@plt+0xf4130> │ │ │ │ + bhi 1094b4 <__cxa_atexit@plt+0xfd080> │ │ │ │ + ldr r1, [pc, #132] @ 1094bc <__cxa_atexit@plt+0xfd088> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-16]! │ │ │ │ - ldr r1, [pc, #112] @ 100568 <__cxa_atexit@plt+0xf4134> │ │ │ │ + ldr r1, [pc, #112] @ 1094c0 <__cxa_atexit@plt+0xfd08c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r0, r1, r7} │ │ │ │ ands r7, r2, #3 │ │ │ │ - beq 100520 <__cxa_atexit@plt+0xf40ec> │ │ │ │ + beq 109478 <__cxa_atexit@plt+0xfd044> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 100530 <__cxa_atexit@plt+0xf40fc> │ │ │ │ - ldr r7, [pc, #92] @ 100570 <__cxa_atexit@plt+0xf413c> │ │ │ │ + bne 109488 <__cxa_atexit@plt+0xfd054> │ │ │ │ + ldr r7, [pc, #92] @ 1094c8 <__cxa_atexit@plt+0xfd094> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #52] @ 10056c <__cxa_atexit@plt+0xf4138> │ │ │ │ + ldr r5, [pc, #52] @ 1094c4 <__cxa_atexit@plt+0xfd090> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r7, [r2, #11] │ │ │ │ str r5, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 100550 <__cxa_atexit@plt+0xf411c> │ │ │ │ + beq 1094a8 <__cxa_atexit@plt+0xfd074> │ │ │ │ mov r5, r3 │ │ │ │ - b 1005d8 <__cxa_atexit@plt+0xf41a4> │ │ │ │ + b 109530 <__cxa_atexit@plt+0xfd0fc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - bicseq r9, lr, ip, ror r8 │ │ │ │ + bicseq r0, lr, ip, lsl r9 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - bicseq r9, lr, r8, lsl #26 │ │ │ │ - biceq r4, r9, r8, lsr #17 │ │ │ │ + ldrsbeq r0, [lr, #212] @ 0xd4 │ │ │ │ + biceq fp, r8, r0, lsl pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1005a0 <__cxa_atexit@plt+0xf416c> │ │ │ │ - ldr r7, [pc, #52] @ 1005c8 <__cxa_atexit@plt+0xf4194> │ │ │ │ + bne 1094f8 <__cxa_atexit@plt+0xfd0c4> │ │ │ │ + ldr r7, [pc, #52] @ 109520 <__cxa_atexit@plt+0xfd0ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #28] @ 1005c4 <__cxa_atexit@plt+0xf4190> │ │ │ │ + ldr r3, [pc, #28] @ 10951c <__cxa_atexit@plt+0xfd0e8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1005bc <__cxa_atexit@plt+0xf4188> │ │ │ │ - b 1005d8 <__cxa_atexit@plt+0xf41a4> │ │ │ │ + beq 109514 <__cxa_atexit@plt+0xfd0e0> │ │ │ │ + b 109530 <__cxa_atexit@plt+0xfd0fc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq r9, lr, r8, lsl #25 │ │ │ │ - biceq r4, r9, ip, lsr r8 │ │ │ │ + bicseq r0, lr, r4, asr sp │ │ │ │ + biceq fp, r8, r4, lsr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 1005fc <__cxa_atexit@plt+0xf41c8> │ │ │ │ - ldr r7, [pc, #168] @ 100694 <__cxa_atexit@plt+0xf4260> │ │ │ │ + bne 109554 <__cxa_atexit@plt+0xfd120> │ │ │ │ + ldr r7, [pc, #168] @ 1095ec <__cxa_atexit@plt+0xfd1b8> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ - ldr r0, [pc, #160] @ 100698 <__cxa_atexit@plt+0xf4264> │ │ │ │ + ldr r0, [pc, #160] @ 1095f0 <__cxa_atexit@plt+0xfd1bc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #132] @ 100688 <__cxa_atexit@plt+0xf4254> │ │ │ │ + ldr r2, [pc, #132] @ 1095e0 <__cxa_atexit@plt+0xfd1ac> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r5] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10065c <__cxa_atexit@plt+0xf4228> │ │ │ │ + beq 1095b4 <__cxa_atexit@plt+0xfd180> │ │ │ │ str r7, [r5] │ │ │ │ cmp r2, #2 │ │ │ │ - bne 100664 <__cxa_atexit@plt+0xf4230> │ │ │ │ + bne 1095bc <__cxa_atexit@plt+0xfd188> │ │ │ │ ldr r8, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r3, [pc, #88] @ 10068c <__cxa_atexit@plt+0xf4258> │ │ │ │ + ldr r3, [pc, #88] @ 1095e4 <__cxa_atexit@plt+0xfd1b0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10067c <__cxa_atexit@plt+0xf4248> │ │ │ │ - ldr r7, [pc, #68] @ 100690 <__cxa_atexit@plt+0xf425c> │ │ │ │ + beq 1095d4 <__cxa_atexit@plt+0xfd1a0> │ │ │ │ + ldr r7, [pc, #68] @ 1095e8 <__cxa_atexit@plt+0xfd1b4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r8 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #48] @ 10069c <__cxa_atexit@plt+0xf4268> │ │ │ │ + ldr r5, [pc, #48] @ 1095f4 <__cxa_atexit@plt+0xfd1c0> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r7 │ │ │ │ - b 10020c <__cxa_atexit@plt+0xf3dd8> │ │ │ │ + b 109164 <__cxa_atexit@plt+0xfcd30> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ - biceq r4, r9, r4, lsr #16 │ │ │ │ - biceq r4, r9, r8, lsl r8 │ │ │ │ + biceq fp, r8, ip, lsl #29 │ │ │ │ + biceq fp, r8, r0, lsl #29 │ │ │ │ andeq r0, r0, ip, lsr #4 │ │ │ │ - biceq r4, r9, r8, ror #14 │ │ │ │ + ldrdeq fp, [r8, #208] @ 0xd0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1006f8 <__cxa_atexit@plt+0xf42c4> │ │ │ │ + bne 109650 <__cxa_atexit@plt+0xfd21c> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #68] @ 100714 <__cxa_atexit@plt+0xf42e0> │ │ │ │ + ldr r2, [pc, #68] @ 10966c <__cxa_atexit@plt+0xfd238> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10070c <__cxa_atexit@plt+0xf42d8> │ │ │ │ - ldr r3, [pc, #48] @ 100718 <__cxa_atexit@plt+0xf42e4> │ │ │ │ + beq 109664 <__cxa_atexit@plt+0xfd230> │ │ │ │ + ldr r3, [pc, #48] @ 109670 <__cxa_atexit@plt+0xfd23c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r7, [pc, #28] @ 10071c <__cxa_atexit@plt+0xf42e8> │ │ │ │ + ldr r7, [pc, #28] @ 109674 <__cxa_atexit@plt+0xfd240> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r7, [r5] │ │ │ │ - b 10020c <__cxa_atexit@plt+0xf3dd8> │ │ │ │ + b 109164 <__cxa_atexit@plt+0xfcd30> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ muleq r0, r8, r1 │ │ │ │ - biceq r4, r9, r8, ror #13 │ │ │ │ + biceq fp, r8, r0, asr sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 100744 <__cxa_atexit@plt+0xf4310> │ │ │ │ + ldr r3, [pc, #16] @ 10969c <__cxa_atexit@plt+0xfd268> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r4, r9, r0, asr #13 │ │ │ │ + biceq fp, r8, r8, lsr #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ cmp r7, #1 │ │ │ │ - bne 100774 <__cxa_atexit@plt+0xf4340> │ │ │ │ - ldr r7, [pc, #164] @ 100808 <__cxa_atexit@plt+0xf43d4> │ │ │ │ + bne 1096cc <__cxa_atexit@plt+0xfd298> │ │ │ │ + ldr r7, [pc, #164] @ 109760 <__cxa_atexit@plt+0xfd32c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #12 │ │ │ │ - ldr r0, [pc, #156] @ 10080c <__cxa_atexit@plt+0xf43d8> │ │ │ │ + ldr r0, [pc, #156] @ 109764 <__cxa_atexit@plt+0xfd330> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #128] @ 1007fc <__cxa_atexit@plt+0xf43c8> │ │ │ │ + ldr r2, [pc, #128] @ 109754 <__cxa_atexit@plt+0xfd320> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r7, r5 │ │ │ │ ldr r3, [r7, #4]! │ │ │ │ str r2, [r7] │ │ │ │ ands r2, r3, #3 │ │ │ │ - beq 1007d0 <__cxa_atexit@plt+0xf439c> │ │ │ │ + beq 109728 <__cxa_atexit@plt+0xfd2f4> │ │ │ │ str r3, [r7] │ │ │ │ cmp r2, #2 │ │ │ │ - bne 1007e0 <__cxa_atexit@plt+0xf43ac> │ │ │ │ - ldr r2, [pc, #92] @ 100800 <__cxa_atexit@plt+0xf43cc> │ │ │ │ + bne 109738 <__cxa_atexit@plt+0xfd304> │ │ │ │ + ldr r2, [pc, #92] @ 109758 <__cxa_atexit@plt+0xfd324> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ stm r5, {r2, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq 1007f4 <__cxa_atexit@plt+0xf43c0> │ │ │ │ - ldr r3, [pc, #68] @ 100804 <__cxa_atexit@plt+0xf43d0> │ │ │ │ + beq 10974c <__cxa_atexit@plt+0xfd318> │ │ │ │ + ldr r3, [pc, #68] @ 10975c <__cxa_atexit@plt+0xfd328> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 100810 <__cxa_atexit@plt+0xf43dc> │ │ │ │ + ldr r7, [pc, #40] @ 109768 <__cxa_atexit@plt+0xfd334> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #8]! │ │ │ │ str r7, [r5] │ │ │ │ - b 10020c <__cxa_atexit@plt+0xf3dd8> │ │ │ │ + b 109164 <__cxa_atexit@plt+0xfcd30> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xffffff84 │ │ │ │ @ instruction: 0xffffff90 │ │ │ │ - biceq r4, r9, ip, lsr #13 │ │ │ │ - biceq r4, r9, r0, lsr #13 │ │ │ │ + biceq fp, r8, r4, lsl sp │ │ │ │ + biceq fp, r8, r8, lsl #26 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - strdeq r4, [r9, #84] @ 0x54 │ │ │ │ + biceq fp, r8, ip, asr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10086c <__cxa_atexit@plt+0xf4438> │ │ │ │ + bne 1097c4 <__cxa_atexit@plt+0xfd390> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #68] @ 100888 <__cxa_atexit@plt+0xf4454> │ │ │ │ + ldr r2, [pc, #68] @ 1097e0 <__cxa_atexit@plt+0xfd3ac> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 100880 <__cxa_atexit@plt+0xf444c> │ │ │ │ - ldr r3, [pc, #48] @ 10088c <__cxa_atexit@plt+0xf4458> │ │ │ │ + beq 1097d8 <__cxa_atexit@plt+0xfd3a4> │ │ │ │ + ldr r3, [pc, #48] @ 1097e4 <__cxa_atexit@plt+0xfd3b0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r7, [pc, #28] @ 100890 <__cxa_atexit@plt+0xf445c> │ │ │ │ + ldr r7, [pc, #28] @ 1097e8 <__cxa_atexit@plt+0xfd3b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r7, [r5] │ │ │ │ - b 10020c <__cxa_atexit@plt+0xf3dd8> │ │ │ │ + b 109164 <__cxa_atexit@plt+0xfcd30> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffee4 │ │ │ │ @ instruction: 0xfffffef4 │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 1008b4 <__cxa_atexit@plt+0xf4480> │ │ │ │ + ldr r3, [pc, #16] @ 10980c <__cxa_atexit@plt+0xfd3d8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ - bicseq r9, lr, ip, ror #12 │ │ │ │ + bicseq r0, lr, ip, lsl #14 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r7, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 100908 <__cxa_atexit@plt+0xf44d4> │ │ │ │ - ldr r3, [pc, #64] @ 100920 <__cxa_atexit@plt+0xf44ec> │ │ │ │ + bcc 109860 <__cxa_atexit@plt+0xfd42c> │ │ │ │ + ldr r3, [pc, #64] @ 109878 <__cxa_atexit@plt+0xfd444> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #60] @ 100924 <__cxa_atexit@plt+0xf44f0> │ │ │ │ + ldr r2, [pc, #60] @ 10987c <__cxa_atexit@plt+0xfd448> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ str r3, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ str r7, [r7, #20] │ │ │ │ str r8, [r7, #24] │ │ │ │ mov r8, r7 │ │ │ │ str r2, [r8, #12]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 100928 <__cxa_atexit@plt+0xf44f4> │ │ │ │ + ldr r7, [pc, #24] @ 109880 <__cxa_atexit@plt+0xfd44c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffac8 │ │ │ │ @ instruction: 0xfffffbe0 │ │ │ │ - biceq r4, r9, r0, lsr r5 │ │ │ │ - biceq r4, r9, r8, lsl #10 │ │ │ │ + @ instruction: 0x01c8bb98 │ │ │ │ + biceq fp, r8, r0, ror fp │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1009bc <__cxa_atexit@plt+0xf4588> │ │ │ │ - ldr r7, [pc, #176] @ 100a00 <__cxa_atexit@plt+0xf45cc> │ │ │ │ + bhi 109914 <__cxa_atexit@plt+0xfd4e0> │ │ │ │ + ldr r7, [pc, #176] @ 109958 <__cxa_atexit@plt+0xfd524> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ str r7, [r3] │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 1009cc <__cxa_atexit@plt+0xf4598> │ │ │ │ - ldr r2, [pc, #152] @ 100a04 <__cxa_atexit@plt+0xf45d0> │ │ │ │ + bcc 109924 <__cxa_atexit@plt+0xfd4f0> │ │ │ │ + ldr r2, [pc, #152] @ 10995c <__cxa_atexit@plt+0xfd528> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #148] @ 100a08 <__cxa_atexit@plt+0xf45d4> │ │ │ │ + ldr r0, [pc, #148] @ 109960 <__cxa_atexit@plt+0xfd52c> │ │ │ │ add r0, pc, r0 │ │ │ │ mov r7, r6 │ │ │ │ str r2, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ str r7, [r7, #20] │ │ │ │ str r8, [r7, #24] │ │ │ │ mov r8, r7 │ │ │ │ str r0, [r8, #12]! │ │ │ │ add r2, r7, #36 @ 0x24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 1009ec <__cxa_atexit@plt+0xf45b8> │ │ │ │ - ldr r3, [pc, #112] @ 100a14 <__cxa_atexit@plt+0xf45e0> │ │ │ │ + bcc 109944 <__cxa_atexit@plt+0xfd510> │ │ │ │ + ldr r3, [pc, #112] @ 10996c <__cxa_atexit@plt+0xfd538> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r3, r7, r8} │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #76] @ 100a10 <__cxa_atexit@plt+0xf45dc> │ │ │ │ + ldr r7, [pc, #76] @ 109968 <__cxa_atexit@plt+0xfd534> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 100a0c <__cxa_atexit@plt+0xf45d8> │ │ │ │ + ldr r7, [pc, #56] @ 109964 <__cxa_atexit@plt+0xfd530> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ @@ -250227,367 +259401,367 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xfffffa3c │ │ │ │ @ instruction: 0xfffffb54 │ │ │ │ - biceq r4, r9, ip, ror #8 │ │ │ │ - biceq r4, r9, ip, lsl #9 │ │ │ │ - bicseq r9, lr, ip, ror r8 │ │ │ │ + ldrdeq fp, [r8, #164] @ 0xa4 │ │ │ │ + strdeq fp, [r8, #164] @ 0xa4 │ │ │ │ + bicseq r0, lr, r8, asr #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 100a4c <__cxa_atexit@plt+0xf4618> │ │ │ │ - ldr r2, [pc, #28] @ 100a58 <__cxa_atexit@plt+0xf4624> │ │ │ │ + bcc 1099a4 <__cxa_atexit@plt+0xfd570> │ │ │ │ + ldr r2, [pc, #28] @ 1099b0 <__cxa_atexit@plt+0xfd57c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq r9, lr, r4, ror #15 │ │ │ │ - biceq r4, r9, r8, asr r1 │ │ │ │ + ldrheq r0, [lr, #128] @ 0x80 │ │ │ │ + biceq fp, r8, r0, asr #15 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 100ab4 <__cxa_atexit@plt+0xf4680> │ │ │ │ - ldr lr, [pc, #64] @ 100ac0 <__cxa_atexit@plt+0xf468c> │ │ │ │ + bhi 109a0c <__cxa_atexit@plt+0xfd5d8> │ │ │ │ + ldr lr, [pc, #64] @ 109a18 <__cxa_atexit@plt+0xfd5e4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #52] @ 100ac4 <__cxa_atexit@plt+0xf4690> │ │ │ │ + ldr r1, [pc, #52] @ 109a1c <__cxa_atexit@plt+0xfd5e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r2, #-16] │ │ │ │ stmdb r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 100aa8 <__cxa_atexit@plt+0xf4674> │ │ │ │ + beq 109a00 <__cxa_atexit@plt+0xfd5cc> │ │ │ │ mov r7, r3 │ │ │ │ - b 100ad4 <__cxa_atexit@plt+0xf46a0> │ │ │ │ + b 109a2c <__cxa_atexit@plt+0xfd5f8> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - bicseq r9, lr, r4, ror #5 │ │ │ │ - biceq r4, r9, ip, ror #1 │ │ │ │ + bicseq r0, lr, r4, lsl #7 │ │ │ │ + biceq fp, r8, r4, asr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ ldrne r8, [r5, #4] │ │ │ │ ldreq r8, [r7, #2] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 100b30 <__cxa_atexit@plt+0xf46fc> │ │ │ │ - ldr r3, [pc, #76] @ 100b44 <__cxa_atexit@plt+0xf4710> │ │ │ │ + bhi 109a88 <__cxa_atexit@plt+0xfd654> │ │ │ │ + ldr r3, [pc, #76] @ 109a9c <__cxa_atexit@plt+0xfd668> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ str r8, [r5, #4] │ │ │ │ tst r8, #3 │ │ │ │ - beq 100b24 <__cxa_atexit@plt+0xf46f0> │ │ │ │ - ldr r3, [pc, #56] @ 100b48 <__cxa_atexit@plt+0xf4714> │ │ │ │ + beq 109a7c <__cxa_atexit@plt+0xfd648> │ │ │ │ + ldr r3, [pc, #56] @ 109aa0 <__cxa_atexit@plt+0xfd66c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r8, [r5] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b fdf10 <__cxa_atexit@plt+0xf1adc> │ │ │ │ + b 106e68 <__cxa_atexit@plt+0xfaa34> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 100b4c <__cxa_atexit@plt+0xf4718> │ │ │ │ + ldr r7, [pc, #20] @ 109aa4 <__cxa_atexit@plt+0xfd670> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffd3f8 │ │ │ │ - biceq r4, r9, ip, lsl #1 │ │ │ │ - biceq r4, r9, r4, lsl #1 │ │ │ │ - biceq r4, r9, r0, lsl #6 │ │ │ │ + strdeq fp, [r8, #100] @ 0x64 │ │ │ │ + biceq fp, r8, ip, ror #13 │ │ │ │ + biceq fp, r8, r8, ror #18 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 100ba0 <__cxa_atexit@plt+0xf476c> │ │ │ │ - ldr r2, [pc, #56] @ 100ba8 <__cxa_atexit@plt+0xf4774> │ │ │ │ + bhi 109af8 <__cxa_atexit@plt+0xfd6c4> │ │ │ │ + ldr r2, [pc, #56] @ 109b00 <__cxa_atexit@plt+0xfd6cc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ - ldr r2, [pc, #44] @ 100bac <__cxa_atexit@plt+0xf4778> │ │ │ │ + ldr r2, [pc, #44] @ 109b04 <__cxa_atexit@plt+0xfd6d0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 100b94 <__cxa_atexit@plt+0xf4760> │ │ │ │ + beq 109aec <__cxa_atexit@plt+0xfd6b8> │ │ │ │ mov r7, r3 │ │ │ │ - b 100bbc <__cxa_atexit@plt+0xf4788> │ │ │ │ + b 109b14 <__cxa_atexit@plt+0xfd6e0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrsheq r9, [lr, #20] │ │ │ │ - biceq r4, r9, r0, lsr #5 │ │ │ │ + @ instruction: 0x01de0294 │ │ │ │ + biceq fp, r8, r8, lsl #18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 100bdc <__cxa_atexit@plt+0xf47a8> │ │ │ │ - ldr r7, [pc, #212] @ 100ca4 <__cxa_atexit@plt+0xf4870> │ │ │ │ + bne 109b34 <__cxa_atexit@plt+0xfd700> │ │ │ │ + ldr r7, [pc, #212] @ 109bfc <__cxa_atexit@plt+0xfd7c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ ldr r2, [r2, #19] │ │ │ │ - ldr r1, [pc, #168] @ 100c9c <__cxa_atexit@plt+0xf4868> │ │ │ │ + ldr r1, [pc, #168] @ 109bf4 <__cxa_atexit@plt+0xfd7c0> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-8]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 100c24 <__cxa_atexit@plt+0xf47f0> │ │ │ │ + beq 109b7c <__cxa_atexit@plt+0xfd748> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 100c30 <__cxa_atexit@plt+0xf47fc> │ │ │ │ - ldr r7, [pc, #136] @ 100ca0 <__cxa_atexit@plt+0xf486c> │ │ │ │ + bne 109b88 <__cxa_atexit@plt+0xfd754> │ │ │ │ + ldr r7, [pc, #136] @ 109bf8 <__cxa_atexit@plt+0xfd7c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 100c88 <__cxa_atexit@plt+0xf4854> │ │ │ │ - ldr r7, [pc, #96] @ 100ca8 <__cxa_atexit@plt+0xf4874> │ │ │ │ + bcc 109be0 <__cxa_atexit@plt+0xfd7ac> │ │ │ │ + ldr r7, [pc, #96] @ 109c00 <__cxa_atexit@plt+0xfd7cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r1, [r5] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #76] @ 100cac <__cxa_atexit@plt+0xf4878> │ │ │ │ + ldr r7, [pc, #76] @ 109c04 <__cxa_atexit@plt+0xfd7d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr lr, [pc, #68] @ 100cb0 <__cxa_atexit@plt+0xf487c> │ │ │ │ + ldr lr, [pc, #68] @ 109c08 <__cxa_atexit@plt+0xfd7d4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - bicseq r9, lr, r0, asr r1 │ │ │ │ - bicseq r9, lr, ip, asr #12 │ │ │ │ + ldrsheq r0, [lr, #16] │ │ │ │ + bicseq r0, lr, r8, lsl r7 │ │ │ │ @ instruction: 0xfffffe1c │ │ │ │ - bicseq r9, lr, r8, lsl #2 │ │ │ │ - bicseq r9, lr, r0, lsr r1 │ │ │ │ - biceq r3, r9, r0, lsl #30 │ │ │ │ + bicseq r0, lr, r8, lsr #3 │ │ │ │ + ldrsbeq r0, [lr, #16] │ │ │ │ + biceq fp, r8, r8, ror #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 100ce0 <__cxa_atexit@plt+0xf48ac> │ │ │ │ - ldr r7, [pc, #116] @ 100d48 <__cxa_atexit@plt+0xf4914> │ │ │ │ + bne 109c38 <__cxa_atexit@plt+0xfd804> │ │ │ │ + ldr r7, [pc, #116] @ 109ca0 <__cxa_atexit@plt+0xfd86c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 100d38 <__cxa_atexit@plt+0xf4904> │ │ │ │ - ldr r7, [pc, #84] @ 100d4c <__cxa_atexit@plt+0xf4918> │ │ │ │ + bcc 109c90 <__cxa_atexit@plt+0xfd85c> │ │ │ │ + ldr r7, [pc, #84] @ 109ca4 <__cxa_atexit@plt+0xfd870> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #72] @ 100d50 <__cxa_atexit@plt+0xf491c> │ │ │ │ + ldr r7, [pc, #72] @ 109ca8 <__cxa_atexit@plt+0xfd874> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ - ldr lr, [pc, #56] @ 100d54 <__cxa_atexit@plt+0xf4920> │ │ │ │ + ldr lr, [pc, #56] @ 109cac <__cxa_atexit@plt+0xfd878> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r2, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01de9094 │ │ │ │ + bicseq r0, lr, r4, lsr r1 │ │ │ │ @ instruction: 0xfffffd6c │ │ │ │ - bicseq r9, lr, r0, rrx │ │ │ │ - bicseq r9, lr, r0, lsl #1 │ │ │ │ - ldrdeq r4, [r9, #4] │ │ │ │ + bicseq r0, lr, r0, lsl #2 │ │ │ │ + bicseq r0, lr, r0, lsr #2 │ │ │ │ + biceq fp, r8, ip, lsr r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 100de4 <__cxa_atexit@plt+0xf49b0> │ │ │ │ - ldr r2, [pc, #116] @ 100dec <__cxa_atexit@plt+0xf49b8> │ │ │ │ + bhi 109d3c <__cxa_atexit@plt+0xfd908> │ │ │ │ + ldr r2, [pc, #116] @ 109d44 <__cxa_atexit@plt+0xfd910> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #108] @ 100df0 <__cxa_atexit@plt+0xf49bc> │ │ │ │ + ldr r1, [pc, #108] @ 109d48 <__cxa_atexit@plt+0xfd914> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 100dd8 <__cxa_atexit@plt+0xf49a4> │ │ │ │ + beq 109d30 <__cxa_atexit@plt+0xfd8fc> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 100dac <__cxa_atexit@plt+0xf4978> │ │ │ │ - ldr r7, [pc, #80] @ 100df8 <__cxa_atexit@plt+0xf49c4> │ │ │ │ + bne 109d04 <__cxa_atexit@plt+0xfd8d0> │ │ │ │ + ldr r7, [pc, #80] @ 109d50 <__cxa_atexit@plt+0xfd91c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - b 100dcc <__cxa_atexit@plt+0xf4998> │ │ │ │ - ldr r2, [pc, #64] @ 100df4 <__cxa_atexit@plt+0xf49c0> │ │ │ │ + b 109d24 <__cxa_atexit@plt+0xfd8f0> │ │ │ │ + ldr r2, [pc, #64] @ 109d4c <__cxa_atexit@plt+0xfd918> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 100dd8 <__cxa_atexit@plt+0xf49a4> │ │ │ │ + beq 109d30 <__cxa_atexit@plt+0xfd8fc> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrsheq r8, [lr, #240] @ 0xf0 │ │ │ │ + @ instruction: 0x01de0090 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - bicseq r9, lr, r0, ror r4 │ │ │ │ - biceq r4, r9, r0, lsr r0 │ │ │ │ + bicseq r0, lr, ip, lsr r5 │ │ │ │ + @ instruction: 0x01c8b698 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 100e20 <__cxa_atexit@plt+0xf49ec> │ │ │ │ - ldr r7, [pc, #60] @ 100e58 <__cxa_atexit@plt+0xf4a24> │ │ │ │ + bne 109d78 <__cxa_atexit@plt+0xfd944> │ │ │ │ + ldr r7, [pc, #60] @ 109db0 <__cxa_atexit@plt+0xfd97c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ - b 100e40 <__cxa_atexit@plt+0xf4a0c> │ │ │ │ - ldr r3, [pc, #44] @ 100e54 <__cxa_atexit@plt+0xf4a20> │ │ │ │ + b 109d98 <__cxa_atexit@plt+0xfd964> │ │ │ │ + ldr r3, [pc, #44] @ 109dac <__cxa_atexit@plt+0xfd978> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 100e4c <__cxa_atexit@plt+0xf4a18> │ │ │ │ + beq 109da4 <__cxa_atexit@plt+0xfd970> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrsheq r9, [lr, #60] @ 0x3c │ │ │ │ + bicseq r0, lr, r8, asr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 100ec8 <__cxa_atexit@plt+0xf4a94> │ │ │ │ - ldr r7, [pc, #64] @ 100ee0 <__cxa_atexit@plt+0xf4aac> │ │ │ │ + bcc 109e20 <__cxa_atexit@plt+0xfd9ec> │ │ │ │ + ldr r7, [pc, #64] @ 109e38 <__cxa_atexit@plt+0xfda04> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #60] @ 100ee4 <__cxa_atexit@plt+0xf4ab0> │ │ │ │ + ldr r2, [pc, #60] @ 109e3c <__cxa_atexit@plt+0xfda08> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #20] │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #12]! │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 100ee8 <__cxa_atexit@plt+0xf4ab4> │ │ │ │ + ldr r7, [pc, #24] @ 109e40 <__cxa_atexit@plt+0xfda0c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffcb8 │ │ │ │ @ instruction: 0xfffffeb8 │ │ │ │ - strexbeq r3, r8, [r9] │ │ │ │ - biceq r3, r9, r0, ror pc │ │ │ │ + biceq fp, r8, r0, lsl #12 │ │ │ │ + ldrdeq fp, [r8, #88] @ 0x58 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi 100f7c <__cxa_atexit@plt+0xf4b48> │ │ │ │ - ldr r7, [pc, #180] @ 100fc4 <__cxa_atexit@plt+0xf4b90> │ │ │ │ + bhi 109ed4 <__cxa_atexit@plt+0xfdaa0> │ │ │ │ + ldr r7, [pc, #180] @ 109f1c <__cxa_atexit@plt+0xfdae8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r7, [r1] │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 100f8c <__cxa_atexit@plt+0xf4b58> │ │ │ │ - ldr r7, [pc, #156] @ 100fc8 <__cxa_atexit@plt+0xf4b94> │ │ │ │ + bcc 109ee4 <__cxa_atexit@plt+0xfdab0> │ │ │ │ + ldr r7, [pc, #156] @ 109f20 <__cxa_atexit@plt+0xfdaec> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #152] @ 100fcc <__cxa_atexit@plt+0xf4b98> │ │ │ │ + ldr r2, [pc, #152] @ 109f24 <__cxa_atexit@plt+0xfdaf0> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #20] │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #12]! │ │ │ │ add r2, r3, #32 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc 100fac <__cxa_atexit@plt+0xf4b78> │ │ │ │ - ldr r1, [pc, #120] @ 100fd8 <__cxa_atexit@plt+0xf4ba4> │ │ │ │ + bcc 109f04 <__cxa_atexit@plt+0xfdad0> │ │ │ │ + ldr r1, [pc, #120] @ 109f30 <__cxa_atexit@plt+0xfdafc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ 100fd4 <__cxa_atexit@plt+0xf4ba0> │ │ │ │ + ldr r7, [pc, #80] @ 109f2c <__cxa_atexit@plt+0xfdaf8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 100fd0 <__cxa_atexit@plt+0xf4b9c> │ │ │ │ + ldr r7, [pc, #60] @ 109f28 <__cxa_atexit@plt+0xfdaf4> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -250596,57 +259770,57 @@ │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffc2c │ │ │ │ @ instruction: 0xfffffe2c │ │ │ │ - ldrdeq r3, [r9, #228] @ 0xe4 │ │ │ │ - strdeq r3, [r9, #228] @ 0xe4 │ │ │ │ - bicseq r9, lr, r0, asr #5 │ │ │ │ + biceq fp, r8, ip, lsr r5 │ │ │ │ + biceq fp, r8, ip, asr r5 │ │ │ │ + bicseq r0, lr, ip, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 101010 <__cxa_atexit@plt+0xf4bdc> │ │ │ │ - ldr r2, [pc, #28] @ 10101c <__cxa_atexit@plt+0xf4be8> │ │ │ │ + bcc 109f68 <__cxa_atexit@plt+0xfdb34> │ │ │ │ + ldr r2, [pc, #28] @ 109f74 <__cxa_atexit@plt+0xfdb40> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq r9, lr, r0, lsr #4 │ │ │ │ + bicseq r0, lr, ip, ror #5 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1010c0 <__cxa_atexit@plt+0xf4c8c> │ │ │ │ - ldr r7, [pc, #168] @ 1010e8 <__cxa_atexit@plt+0xf4cb4> │ │ │ │ + bhi 10a018 <__cxa_atexit@plt+0xfdbe4> │ │ │ │ + ldr r7, [pc, #168] @ 10a040 <__cxa_atexit@plt+0xfdc0c> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq 1010b0 <__cxa_atexit@plt+0xf4c7c> │ │ │ │ + beq 10a008 <__cxa_atexit@plt+0xfdbd4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 1010d0 <__cxa_atexit@plt+0xf4c9c> │ │ │ │ + bcc 10a028 <__cxa_atexit@plt+0xfdbf4> │ │ │ │ ldr r7, [r9, #3] │ │ │ │ ldr r3, [r9, #7] │ │ │ │ ldr sl, [r9, #11] │ │ │ │ ldr r8, [r9, #19] │ │ │ │ - ldr lr, [pc, #124] @ 1010f0 <__cxa_atexit@plt+0xf4cbc> │ │ │ │ + ldr lr, [pc, #124] @ 10a048 <__cxa_atexit@plt+0xfdc14> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ sub r0, r2, #26 │ │ │ │ - ldr r9, [pc, #116] @ 1010f4 <__cxa_atexit@plt+0xf4cc0> │ │ │ │ + ldr r9, [pc, #116] @ 10a04c <__cxa_atexit@plt+0xfdc18> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldmda r5, {r1, ip} │ │ │ │ str lr, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r9, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r3, [r6, #20] │ │ │ │ @@ -250656,140 +259830,140 @@ │ │ │ │ sub r7, r2, #19 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 1010ec <__cxa_atexit@plt+0xf4cb8> │ │ │ │ + ldr r7, [pc, #36] @ 10a044 <__cxa_atexit@plt+0xfdc10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - strheq r3, [r9, #216] @ 0xd8 │ │ │ │ - bicseq r8, lr, ip, lsl #28 │ │ │ │ - bicseq r9, lr, r8, lsr #32 │ │ │ │ + biceq fp, r8, r0, lsr #8 │ │ │ │ + bicseq pc, sp, ip, lsr #29 │ │ │ │ + bicseq r0, lr, r0, lsl #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 101160 <__cxa_atexit@plt+0xf4d2c> │ │ │ │ - ldr lr, [pc, #80] @ 10116c <__cxa_atexit@plt+0xf4d38> │ │ │ │ + bcc 10a0b8 <__cxa_atexit@plt+0xfdc84> │ │ │ │ + ldr lr, [pc, #80] @ 10a0c4 <__cxa_atexit@plt+0xfdc90> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add sl, r7, #3 │ │ │ │ ldm sl, {r1, r2, sl} │ │ │ │ ldr r8, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ sub r7, r6, #26 │ │ │ │ - ldr r9, [pc, #56] @ 101170 <__cxa_atexit@plt+0xf4d3c> │ │ │ │ + ldr r9, [pc, #56] @ 10a0c8 <__cxa_atexit@plt+0xfdc94> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ add lr, r3, #16 │ │ │ │ stm lr, {r1, r2, sl} │ │ │ │ str r7, [r3, #28] │ │ │ │ str r8, [r3, #32] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r8, lr, r4, ror #26 │ │ │ │ - bicseq r8, lr, r0, ror pc │ │ │ │ - biceq r3, r9, r8, lsl #26 │ │ │ │ + bicseq pc, sp, r4, lsl #28 │ │ │ │ + bicseq r0, lr, r8, asr #32 │ │ │ │ + biceq fp, r8, r0, ror r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1011d4 <__cxa_atexit@plt+0xf4da0> │ │ │ │ + bhi 10a12c <__cxa_atexit@plt+0xfdcf8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 1011cc <__cxa_atexit@plt+0xf4d98> │ │ │ │ - ldr r3, [pc, #52] @ 1011dc <__cxa_atexit@plt+0xf4da8> │ │ │ │ + beq 10a124 <__cxa_atexit@plt+0xfdcf0> │ │ │ │ + ldr r3, [pc, #52] @ 10a134 <__cxa_atexit@plt+0xfdd00> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #48] @ 1011e0 <__cxa_atexit@plt+0xf4dac> │ │ │ │ + ldr r2, [pc, #48] @ 10a138 <__cxa_atexit@plt+0xfdd04> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #-12]! │ │ │ │ - ldr r3, [pc, #40] @ 1011e4 <__cxa_atexit@plt+0xf4db0> │ │ │ │ + ldr r3, [pc, #40] @ 10a13c <__cxa_atexit@plt+0xfdd08> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #4] │ │ │ │ str r0, [r5, #8] │ │ │ │ add r8, r2, #2 │ │ │ │ - b 93cd8 <__cxa_atexit@plt+0x878a4> │ │ │ │ + b 9cc30 <__cxa_atexit@plt+0x907fc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrdeq r3, [r9, #192] @ 0xc0 │ │ │ │ - bicseq r8, lr, r8, lsr #23 │ │ │ │ - strdeq r3, [r9, #188] @ 0xbc │ │ │ │ + biceq fp, r8, r8, lsr r3 │ │ │ │ + bicseq pc, sp, r8, asr #24 │ │ │ │ + biceq fp, r8, r4, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 101224 <__cxa_atexit@plt+0xf4df0> │ │ │ │ + bne 10a17c <__cxa_atexit@plt+0xfdd48> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #44] @ 10123c <__cxa_atexit@plt+0xf4e08> │ │ │ │ + ldr r2, [pc, #44] @ 10a194 <__cxa_atexit@plt+0xfdd60> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 101234 <__cxa_atexit@plt+0xf4e00> │ │ │ │ - b 101250 <__cxa_atexit@plt+0xf4e1c> │ │ │ │ - ldr r8, [pc, #20] @ 101240 <__cxa_atexit@plt+0xf4e0c> │ │ │ │ + beq 10a18c <__cxa_atexit@plt+0xfdd58> │ │ │ │ + b 10a1a8 <__cxa_atexit@plt+0xfdd74> │ │ │ │ + ldr r8, [pc, #20] @ 10a198 <__cxa_atexit@plt+0xfdd64> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #4 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01b1b531 │ │ │ │ - biceq r3, r9, r0, lsr #23 │ │ │ │ + @ instruction: 0x01b1284c │ │ │ │ + biceq fp, r8, r8, lsl #4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 101288 <__cxa_atexit@plt+0xf4e54> │ │ │ │ + bne 10a1e0 <__cxa_atexit@plt+0xfddac> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #136] @ 1012f4 <__cxa_atexit@plt+0xf4ec0> │ │ │ │ + ldr r2, [pc, #136] @ 10a24c <__cxa_atexit@plt+0xfde18> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 101298 <__cxa_atexit@plt+0xf4e64> │ │ │ │ + beq 10a1f0 <__cxa_atexit@plt+0xfddbc> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 1012a4 <__cxa_atexit@plt+0xf4e70> │ │ │ │ - ldr r8, [pc, #104] @ 1012f8 <__cxa_atexit@plt+0xf4ec4> │ │ │ │ + bne 10a1fc <__cxa_atexit@plt+0xfddc8> │ │ │ │ + ldr r8, [pc, #104] @ 10a250 <__cxa_atexit@plt+0xfde1c> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #8 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #12 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 1012e0 <__cxa_atexit@plt+0xf4eac> │ │ │ │ - ldr r7, [pc, #64] @ 1012fc <__cxa_atexit@plt+0xf4ec8> │ │ │ │ + bcc 10a238 <__cxa_atexit@plt+0xfde04> │ │ │ │ + ldr r7, [pc, #64] @ 10a254 <__cxa_atexit@plt+0xfde20> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r3, [r6, #12] │ │ │ │ @@ -250798,652 +259972,652 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - @ instruction: 0x01b1b4cd │ │ │ │ - bicseq r8, lr, r8, ror #21 │ │ │ │ - biceq r3, r9, r4, ror #21 │ │ │ │ + @ instruction: 0x01b127e8 │ │ │ │ + bicseq pc, sp, r8, lsl #23 │ │ │ │ + biceq fp, r8, ip, asr #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 101328 <__cxa_atexit@plt+0xf4ef4> │ │ │ │ - ldr r8, [pc, #76] @ 10136c <__cxa_atexit@plt+0xf4f38> │ │ │ │ + bne 10a280 <__cxa_atexit@plt+0xfde4c> │ │ │ │ + ldr r8, [pc, #76] @ 10a2c4 <__cxa_atexit@plt+0xfde90> │ │ │ │ add r8, pc, r8 │ │ │ │ add r5, r5, #12 │ │ │ │ b 1553fe4 <__cxa_atexit@plt+0x1547bb0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10135c <__cxa_atexit@plt+0xf4f28> │ │ │ │ + bcc 10a2b4 <__cxa_atexit@plt+0xfde80> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #36] @ 101370 <__cxa_atexit@plt+0xf4f3c> │ │ │ │ + ldr r1, [pc, #36] @ 10a2c8 <__cxa_atexit@plt+0xfde94> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r6, {r1, r2, r7} │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01b1b43d │ │ │ │ - bicseq r8, lr, r8, asr sl │ │ │ │ - @ instruction: 0x01c93b94 │ │ │ │ + @ instruction: 0x01b12758 │ │ │ │ + ldrsheq pc, [sp, #168] @ 0xa8 @ │ │ │ │ + strdeq fp, [r8, #28] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi 1013d4 <__cxa_atexit@plt+0xf4fa0> │ │ │ │ + bhi 10a32c <__cxa_atexit@plt+0xfdef8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 1013cc <__cxa_atexit@plt+0xf4f98> │ │ │ │ - ldr r3, [pc, #52] @ 1013dc <__cxa_atexit@plt+0xf4fa8> │ │ │ │ + beq 10a324 <__cxa_atexit@plt+0xfdef0> │ │ │ │ + ldr r3, [pc, #52] @ 10a334 <__cxa_atexit@plt+0xfdf00> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r9, [pc, #48] @ 1013e0 <__cxa_atexit@plt+0xf4fac> │ │ │ │ + ldr r9, [pc, #48] @ 10a338 <__cxa_atexit@plt+0xfdf04> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r2, [pc, #44] @ 1013e4 <__cxa_atexit@plt+0xf4fb0> │ │ │ │ + ldr r2, [pc, #44] @ 10a33c <__cxa_atexit@plt+0xfdf08> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, sl │ │ │ │ b 1762f60 <__cxa_atexit@plt+0x1756b2c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r3, r9, r0, asr #22 │ │ │ │ - biceq r3, r9, ip, asr #22 │ │ │ │ - bicseq r8, lr, ip, lsr #19 │ │ │ │ - biceq r3, r9, r0, asr fp │ │ │ │ + biceq fp, r8, r8, lsr #3 │ │ │ │ + strheq fp, [r8, #20] │ │ │ │ + bicseq pc, sp, ip, asr #20 │ │ │ │ + strheq fp, [r8, #24] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #12 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 101448 <__cxa_atexit@plt+0xf5014> │ │ │ │ + bhi 10a3a0 <__cxa_atexit@plt+0xfdf6c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 101440 <__cxa_atexit@plt+0xf500c> │ │ │ │ - ldr r3, [pc, #52] @ 101450 <__cxa_atexit@plt+0xf501c> │ │ │ │ + beq 10a398 <__cxa_atexit@plt+0xfdf64> │ │ │ │ + ldr r3, [pc, #52] @ 10a3a8 <__cxa_atexit@plt+0xfdf74> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #48] @ 101454 <__cxa_atexit@plt+0xf5020> │ │ │ │ + ldr r8, [pc, #48] @ 10a3ac <__cxa_atexit@plt+0xfdf78> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r2, [pc, #44] @ 101458 <__cxa_atexit@plt+0xf5024> │ │ │ │ + ldr r2, [pc, #44] @ 10a3b0 <__cxa_atexit@plt+0xfdf7c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r3, [r5, #-12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, r9 │ │ │ │ - b 935fc <__cxa_atexit@plt+0x871c8> │ │ │ │ + b 9c554 <__cxa_atexit@plt+0x90120> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r3, r9, r0, lsl #22 │ │ │ │ - bicseq r8, lr, r8, lsr r9 │ │ │ │ + biceq fp, r8, r8, ror #2 │ │ │ │ + ldrsbeq pc, [sp, #152] @ 0x98 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1014bc <__cxa_atexit@plt+0xf5088> │ │ │ │ - ldr lr, [pc, #72] @ 1014c8 <__cxa_atexit@plt+0xf5094> │ │ │ │ + bcc 10a414 <__cxa_atexit@plt+0xfdfe0> │ │ │ │ + ldr lr, [pc, #72] @ 10a420 <__cxa_atexit@plt+0xfdfec> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #68] @ 1014cc <__cxa_atexit@plt+0xf5098> │ │ │ │ + ldr r1, [pc, #68] @ 10a424 <__cxa_atexit@plt+0xfdff0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr sl, [pc, #60] @ 1014d0 <__cxa_atexit@plt+0xf509c> │ │ │ │ + ldr sl, [pc, #60] @ 10a428 <__cxa_atexit@plt+0xfdff4> │ │ │ │ ldr sl, [pc, sl] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ add r2, lr, #3 │ │ │ │ str sl, [r3, #4] │ │ │ │ str r7, [r3, #8] │ │ │ │ str r2, [r3, #12] │ │ │ │ str r8, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ str r9, [r3, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - strheq r3, [r9, #164] @ 0xa4 │ │ │ │ - bicseq r8, lr, r0, ror #17 │ │ │ │ - bicseq r8, lr, r4, ror #23 │ │ │ │ + biceq fp, r8, ip, lsl r1 │ │ │ │ + bicseq pc, sp, r0, lsl #19 │ │ │ │ + ldrheq pc, [sp, #204] @ 0xcc @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 101520 <__cxa_atexit@plt+0xf50ec> │ │ │ │ - ldr r2, [pc, #56] @ 10152c <__cxa_atexit@plt+0xf50f8> │ │ │ │ + bhi 10a478 <__cxa_atexit@plt+0xfe044> │ │ │ │ + ldr r2, [pc, #56] @ 10a484 <__cxa_atexit@plt+0xfe050> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #48] @ 101530 <__cxa_atexit@plt+0xf50fc> │ │ │ │ + ldr r1, [pc, #48] @ 10a488 <__cxa_atexit@plt+0xfe054> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 101518 <__cxa_atexit@plt+0xf50e4> │ │ │ │ - b 10153c <__cxa_atexit@plt+0xf5108> │ │ │ │ + beq 10a470 <__cxa_atexit@plt+0xfe03c> │ │ │ │ + b 10a494 <__cxa_atexit@plt+0xfe060> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - bicseq r8, lr, r4, ror r8 │ │ │ │ + bicseq pc, sp, r4, lsl r9 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ - ldr r7, [pc, #152] @ 1015e0 <__cxa_atexit@plt+0xf51ac> │ │ │ │ + ldr r7, [pc, #152] @ 10a538 <__cxa_atexit@plt+0xfe104> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, r5 │ │ │ │ str r7, [r3], #-8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1015ac <__cxa_atexit@plt+0xf5178> │ │ │ │ + bhi 10a504 <__cxa_atexit@plt+0xfe0d0> │ │ │ │ and r3, r8, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 101570 <__cxa_atexit@plt+0xf513c> │ │ │ │ + bne 10a4c8 <__cxa_atexit@plt+0xfe094> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 1016a8 <__cxa_atexit@plt+0xf5274> │ │ │ │ + b 10a600 <__cxa_atexit@plt+0xfe1cc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1015bc <__cxa_atexit@plt+0xf5188> │ │ │ │ - ldr r7, [pc, #100] @ 1015ec <__cxa_atexit@plt+0xf51b8> │ │ │ │ + bcc 10a514 <__cxa_atexit@plt+0xfe0e0> │ │ │ │ + ldr r7, [pc, #100] @ 10a544 <__cxa_atexit@plt+0xfe110> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ - ldr r2, [pc, #92] @ 1015f0 <__cxa_atexit@plt+0xf51bc> │ │ │ │ + ldr r2, [pc, #92] @ 10a548 <__cxa_atexit@plt+0xfe114> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ str r7, [r6, #12] │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r3, #7 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 1015e8 <__cxa_atexit@plt+0xf51b4> │ │ │ │ + ldr r7, [pc, #52] @ 10a540 <__cxa_atexit@plt+0xfe10c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r6, #12 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #20] @ 1015e4 <__cxa_atexit@plt+0xf51b0> │ │ │ │ + ldr r7, [pc, #20] @ 10a53c <__cxa_atexit@plt+0xfe108> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r7 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - @ instruction: 0x01de8798 │ │ │ │ - biceq r3, r9, ip, lsr #19 │ │ │ │ - bicseq r8, lr, r0, ror #15 │ │ │ │ - bicseq r8, lr, r0, lsl r8 │ │ │ │ + bicseq pc, sp, r8, lsr r8 @ │ │ │ │ + biceq fp, r8, r4, lsl r0 │ │ │ │ + bicseq pc, sp, r0, lsl #17 │ │ │ │ + ldrheq pc, [sp, #128] @ 0x80 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 101628 <__cxa_atexit@plt+0xf51f4> │ │ │ │ - ldr r2, [pc, #40] @ 101640 <__cxa_atexit@plt+0xf520c> │ │ │ │ + bcc 10a580 <__cxa_atexit@plt+0xfe14c> │ │ │ │ + ldr r2, [pc, #40] @ 10a598 <__cxa_atexit@plt+0xfe164> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 101644 <__cxa_atexit@plt+0xf5210> │ │ │ │ + ldr r3, [pc, #20] @ 10a59c <__cxa_atexit@plt+0xfe168> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq r8, lr, ip, lsl #15 │ │ │ │ + bicseq pc, sp, ip, lsr #16 │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 101690 <__cxa_atexit@plt+0xf525c> │ │ │ │ + bhi 10a5e8 <__cxa_atexit@plt+0xfe1b4> │ │ │ │ and r7, r8, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 101678 <__cxa_atexit@plt+0xf5244> │ │ │ │ + bne 10a5d0 <__cxa_atexit@plt+0xfe19c> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 1016a8 <__cxa_atexit@plt+0xf5274> │ │ │ │ - ldr r7, [pc, #36] @ 1016a4 <__cxa_atexit@plt+0xf5270> │ │ │ │ + b 10a600 <__cxa_atexit@plt+0xfe1cc> │ │ │ │ + ldr r7, [pc, #36] @ 10a5fc <__cxa_atexit@plt+0xfe1c8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ mov r8, r7 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #8] @ 1016a0 <__cxa_atexit@plt+0xf526c> │ │ │ │ + ldr r7, [pc, #8] @ 10a5f8 <__cxa_atexit@plt+0xfe1c4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, r9, r8, asr #17 │ │ │ │ - bicseq r8, lr, r8, ror #13 │ │ │ │ + biceq sl, r8, r0, lsr pc │ │ │ │ + bicseq pc, sp, r8, lsl #15 │ │ │ │ mov fp, r7 │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r8, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r8, r6 │ │ │ │ - bcc 1017b4 <__cxa_atexit@plt+0xf5380> │ │ │ │ - ldr r1, [pc, #276] @ 1017e0 <__cxa_atexit@plt+0xf53ac> │ │ │ │ + bcc 10a70c <__cxa_atexit@plt+0xfe2d8> │ │ │ │ + ldr r1, [pc, #276] @ 10a738 <__cxa_atexit@plt+0xfe304> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr lr, [pc, #264] @ 1017e4 <__cxa_atexit@plt+0xf53b0> │ │ │ │ + ldr lr, [pc, #264] @ 10a73c <__cxa_atexit@plt+0xfe308> │ │ │ │ add lr, pc, lr │ │ │ │ mov r2, r0 │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r2, #8] │ │ │ │ mov r3, r5 │ │ │ │ str lr, [r3, #-4]! │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq 101758 <__cxa_atexit@plt+0xf5324> │ │ │ │ + beq 10a6b0 <__cxa_atexit@plt+0xfe27c> │ │ │ │ ldr lr, [r5] │ │ │ │ add r6, r0, #48 @ 0x30 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 101764 <__cxa_atexit@plt+0xf5330> │ │ │ │ + bne 10a6bc <__cxa_atexit@plt+0xfe288> │ │ │ │ cmp r8, r6 │ │ │ │ - bcc 1017d0 <__cxa_atexit@plt+0xf539c> │ │ │ │ - ldr r1, [pc, #204] @ 1017e8 <__cxa_atexit@plt+0xf53b4> │ │ │ │ + bcc 10a728 <__cxa_atexit@plt+0xfe2f4> │ │ │ │ + ldr r1, [pc, #204] @ 10a740 <__cxa_atexit@plt+0xfe30c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r0, #16]! │ │ │ │ ldr r1, [r5, #4]! │ │ │ │ str lr, [r0, #32] │ │ │ │ - ldr r2, [pc, #188] @ 1017ec <__cxa_atexit@plt+0xf53b8> │ │ │ │ + ldr r2, [pc, #188] @ 10a744 <__cxa_atexit@plt+0xfe310> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str lr, [r0, #8] │ │ │ │ str r2, [r0, #12] │ │ │ │ str r7, [r0, #16] │ │ │ │ str r0, [r0, #20] │ │ │ │ - ldr r7, [pc, #168] @ 1017f0 <__cxa_atexit@plt+0xf53bc> │ │ │ │ + ldr r7, [pc, #168] @ 10a748 <__cxa_atexit@plt+0xfe314> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r0, #24]! │ │ │ │ sub r8, r6, #18 │ │ │ │ mov r7, r0 │ │ │ │ bx r1 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ cmp r8, r6 │ │ │ │ - bcc 1017d0 <__cxa_atexit@plt+0xf539c> │ │ │ │ - ldr r1, [pc, #132] @ 1017f8 <__cxa_atexit@plt+0xf53c4> │ │ │ │ + bcc 10a728 <__cxa_atexit@plt+0xfe2f4> │ │ │ │ + ldr r1, [pc, #132] @ 10a750 <__cxa_atexit@plt+0xfe31c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r0, #16]! │ │ │ │ ldr r1, [r5, #4]! │ │ │ │ - ldr r8, [pc, #120] @ 1017fc <__cxa_atexit@plt+0xf53c8> │ │ │ │ + ldr r8, [pc, #120] @ 10a754 <__cxa_atexit@plt+0xfe320> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r0, #8] │ │ │ │ - ldr r3, [pc, #112] @ 101800 <__cxa_atexit@plt+0xf53cc> │ │ │ │ + ldr r3, [pc, #112] @ 10a758 <__cxa_atexit@plt+0xfe324> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ mov r2, r0 │ │ │ │ str r3, [r2, #12]! │ │ │ │ str lr, [r0, #20] │ │ │ │ str r8, [r0, #24] │ │ │ │ str r7, [r0, #28] │ │ │ │ str r2, [r0, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ mov r8, r0 │ │ │ │ bx r1 │ │ │ │ - ldr r7, [pc, #56] @ 1017f4 <__cxa_atexit@plt+0xf53c0> │ │ │ │ + ldr r7, [pc, #56] @ 10a74c <__cxa_atexit@plt+0xfe318> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe0c │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ - bicseq r8, lr, r4, lsl r8 │ │ │ │ - bicseq r8, lr, ip, ror #12 │ │ │ │ - bicseq r8, lr, ip, ror #15 │ │ │ │ + ldrheq pc, [sp, #132] @ 0x84 @ │ │ │ │ + bicseq pc, sp, ip, lsl #14 │ │ │ │ + bicseq pc, sp, ip, lsl #17 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - ldrheq r8, [lr, #124] @ 0x7c │ │ │ │ - bicseq r8, lr, r8, lsl r6 │ │ │ │ - bicseq r8, lr, r4, lsr #15 │ │ │ │ + bicseq pc, sp, ip, asr r8 @ │ │ │ │ + ldrheq pc, [sp, #104] @ 0x68 @ │ │ │ │ + bicseq pc, sp, r4, asr #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ str r7, [r5] │ │ │ │ mov r7, fp │ │ │ │ - b 1016a8 <__cxa_atexit@plt+0xf5274> │ │ │ │ + b 10a600 <__cxa_atexit@plt+0xfe1cc> │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r0, r7, #3 │ │ │ │ cmp r0, #2 │ │ │ │ - bne 101888 <__cxa_atexit@plt+0xf5454> │ │ │ │ + bne 10a7e0 <__cxa_atexit@plt+0xfe3ac> │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 1018d8 <__cxa_atexit@plt+0xf54a4> │ │ │ │ - ldr r1, [pc, #152] @ 1018e4 <__cxa_atexit@plt+0xf54b0> │ │ │ │ + bcc 10a830 <__cxa_atexit@plt+0xfe3fc> │ │ │ │ + ldr r1, [pc, #152] @ 10a83c <__cxa_atexit@plt+0xfe408> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #4]! │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r3, #32] │ │ │ │ - ldr r1, [pc, #136] @ 1018e8 <__cxa_atexit@plt+0xf54b4> │ │ │ │ + ldr r1, [pc, #136] @ 10a840 <__cxa_atexit@plt+0xfe40c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ - ldr r7, [pc, #116] @ 1018ec <__cxa_atexit@plt+0xf54b8> │ │ │ │ + ldr r7, [pc, #116] @ 10a844 <__cxa_atexit@plt+0xfe410> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #24]! │ │ │ │ sub r8, r6, #18 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 1018d8 <__cxa_atexit@plt+0xf54a4> │ │ │ │ - ldr r1, [pc, #88] @ 1018f0 <__cxa_atexit@plt+0xf54bc> │ │ │ │ + bcc 10a830 <__cxa_atexit@plt+0xfe3fc> │ │ │ │ + ldr r1, [pc, #88] @ 10a848 <__cxa_atexit@plt+0xfe414> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #4]! │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ - ldr lr, [pc, #76] @ 1018f4 <__cxa_atexit@plt+0xf54c0> │ │ │ │ + ldr lr, [pc, #76] @ 10a84c <__cxa_atexit@plt+0xfe418> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r3, #8] │ │ │ │ - ldr r8, [pc, #68] @ 1018f8 <__cxa_atexit@plt+0xf54c4> │ │ │ │ + ldr r8, [pc, #68] @ 10a850 <__cxa_atexit@plt+0xfe41c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r1, r3 │ │ │ │ str r8, [r1, #12]! │ │ │ │ str r2, [r3, #20] │ │ │ │ str lr, [r3, #24] │ │ │ │ str r7, [r3, #28] │ │ │ │ str r1, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r8, lr, r4, ror #13 │ │ │ │ - bicseq r8, lr, ip, lsr r5 │ │ │ │ - ldrheq r8, [lr, #108] @ 0x6c │ │ │ │ - @ instruction: 0x01de8698 │ │ │ │ - ldrsheq r8, [lr, #68] @ 0x44 │ │ │ │ - bicseq r8, lr, r0, lsl #13 │ │ │ │ - biceq r3, r9, r4, ror r6 │ │ │ │ + bicseq pc, sp, r4, lsl #15 │ │ │ │ + ldrsbeq pc, [sp, #92] @ 0x5c @ │ │ │ │ + bicseq pc, sp, ip, asr r7 @ │ │ │ │ + bicseq pc, sp, r8, lsr r7 @ │ │ │ │ + @ instruction: 0x01ddf594 │ │ │ │ + bicseq pc, sp, r0, lsr #14 │ │ │ │ + ldrdeq sl, [r8, #204] @ 0xcc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 101960 <__cxa_atexit@plt+0xf552c> │ │ │ │ - ldr r2, [pc, #120] @ 101994 <__cxa_atexit@plt+0xf5560> │ │ │ │ + bhi 10a8b8 <__cxa_atexit@plt+0xfe484> │ │ │ │ + ldr r2, [pc, #120] @ 10a8ec <__cxa_atexit@plt+0xfe4b8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 101968 <__cxa_atexit@plt+0xf5534> │ │ │ │ - ldr r3, [pc, #108] @ 1019a4 <__cxa_atexit@plt+0xf5570> │ │ │ │ + bhi 10a8c0 <__cxa_atexit@plt+0xfe48c> │ │ │ │ + ldr r3, [pc, #108] @ 10a8fc <__cxa_atexit@plt+0xfe4c8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #104] @ 1019a8 <__cxa_atexit@plt+0xf5574> │ │ │ │ + ldr r2, [pc, #104] @ 10a900 <__cxa_atexit@plt+0xfe4cc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #100] @ 1019ac <__cxa_atexit@plt+0xf5578> │ │ │ │ + ldr r1, [pc, #100] @ 10a904 <__cxa_atexit@plt+0xfe4d0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5, #-16]! │ │ │ │ add r3, r2, #2 │ │ │ │ stmib r5, {r3, sl} │ │ │ │ add r8, r1, #1 │ │ │ │ mov r9, sl │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r5, [pc, #40] @ 101998 <__cxa_atexit@plt+0xf5564> │ │ │ │ + ldr r5, [pc, #40] @ 10a8f0 <__cxa_atexit@plt+0xfe4bc> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r2, [pc, #36] @ 10199c <__cxa_atexit@plt+0xf5568> │ │ │ │ + ldr r2, [pc, #36] @ 10a8f4 <__cxa_atexit@plt+0xfe4c0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #32] @ 1019a0 <__cxa_atexit@plt+0xf556c> │ │ │ │ + ldr r7, [pc, #32] @ 10a8f8 <__cxa_atexit@plt+0xfe4c4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r8, r5, #1 │ │ │ │ add r9, r2, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - biceq r3, r9, r8, lsl #10 │ │ │ │ - @ instruction: 0x01c93490 │ │ │ │ - biceq r3, r9, r4, ror #8 │ │ │ │ + biceq sl, r8, r0, ror fp │ │ │ │ + strdeq sl, [r8, #168] @ 0xa8 │ │ │ │ + biceq sl, r8, ip, asr #21 │ │ │ │ @ instruction: 0xffffe17c │ │ │ │ - biceq r3, r9, r8, asr #9 │ │ │ │ - biceq r3, r9, r0, lsr r5 │ │ │ │ - biceq r3, r9, ip, lsr #11 │ │ │ │ + biceq sl, r8, r0, lsr fp │ │ │ │ + @ instruction: 0x01c8ab98 │ │ │ │ + biceq sl, r8, r4, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov sl, r7 │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 101a00 <__cxa_atexit@plt+0xf55cc> │ │ │ │ - ldr r7, [pc, #88] @ 101a2c <__cxa_atexit@plt+0xf55f8> │ │ │ │ + bhi 10a958 <__cxa_atexit@plt+0xfe524> │ │ │ │ + ldr r7, [pc, #88] @ 10a984 <__cxa_atexit@plt+0xfe550> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r3, [pc, #84] @ 101a30 <__cxa_atexit@plt+0xf55fc> │ │ │ │ + ldr r3, [pc, #84] @ 10a988 <__cxa_atexit@plt+0xfe554> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #80] @ 101a34 <__cxa_atexit@plt+0xf5600> │ │ │ │ + ldr r2, [pc, #80] @ 10a98c <__cxa_atexit@plt+0xfe558> │ │ │ │ add r2, pc, r2 │ │ │ │ add r7, r7, #2 │ │ │ │ stmda r5, {r7, sl} │ │ │ │ str r3, [r5, #-8]! │ │ │ │ add r8, r2, #1 │ │ │ │ mov r7, sl │ │ │ │ mov r9, sl │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ - ldr r3, [pc, #48] @ 101a38 <__cxa_atexit@plt+0xf5604> │ │ │ │ + ldr r3, [pc, #48] @ 10a990 <__cxa_atexit@plt+0xfe55c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ 101a3c <__cxa_atexit@plt+0xf5608> │ │ │ │ + ldr r2, [pc, #44] @ 10a994 <__cxa_atexit@plt+0xfe560> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r7, [pc, #40] @ 101a40 <__cxa_atexit@plt+0xf560c> │ │ │ │ + ldr r7, [pc, #40] @ 10a998 <__cxa_atexit@plt+0xfe564> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ add r8, r3, #1 │ │ │ │ add r9, r2, #2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r3, r9, r4, lsr r4 │ │ │ │ + @ instruction: 0x01c8aa9c │ │ │ │ @ instruction: 0xffffe0d8 │ │ │ │ - biceq r3, r9, ip, ror #8 │ │ │ │ - biceq r3, r9, r8, asr #8 │ │ │ │ - strdeq r3, [r9, #56] @ 0x38 │ │ │ │ - biceq r3, r9, ip, asr #7 │ │ │ │ - biceq r3, r9, ip, lsr #10 │ │ │ │ + ldrdeq sl, [r8, #164] @ 0xa4 │ │ │ │ + strheq sl, [r8, #160] @ 0xa0 │ │ │ │ + biceq sl, r8, r0, ror #20 │ │ │ │ + biceq sl, r8, r4, lsr sl │ │ │ │ + @ instruction: 0x01c8ab94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 101b04 <__cxa_atexit@plt+0xf56d0> │ │ │ │ - ldr r6, [pc, #228] @ 101b4c <__cxa_atexit@plt+0xf5718> │ │ │ │ + bhi 10aa5c <__cxa_atexit@plt+0xfe628> │ │ │ │ + ldr r6, [pc, #228] @ 10aaa4 <__cxa_atexit@plt+0xfe670> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #220] @ 101b50 <__cxa_atexit@plt+0xf571c> │ │ │ │ + ldr r2, [pc, #220] @ 10aaa8 <__cxa_atexit@plt+0xfe674> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r6, [r5, #-12] │ │ │ │ ands r6, r8, #3 │ │ │ │ - beq 101ab8 <__cxa_atexit@plt+0xf5684> │ │ │ │ - ldr r7, [pc, #196] @ 101b54 <__cxa_atexit@plt+0xf5720> │ │ │ │ + beq 10aa10 <__cxa_atexit@plt+0xfe5dc> │ │ │ │ + ldr r7, [pc, #196] @ 10aaac <__cxa_atexit@plt+0xfe678> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12] │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 101b10 <__cxa_atexit@plt+0xf56dc> │ │ │ │ + bhi 10aa68 <__cxa_atexit@plt+0xfe634> │ │ │ │ cmp r6, #2 │ │ │ │ - bne 101acc <__cxa_atexit@plt+0xf5698> │ │ │ │ + bne 10aa24 <__cxa_atexit@plt+0xfe5f0> │ │ │ │ str r8, [r5, #-16]! │ │ │ │ mov r6, r9 │ │ │ │ mov r7, fp │ │ │ │ - b 1016a8 <__cxa_atexit@plt+0xf5274> │ │ │ │ + b 10a600 <__cxa_atexit@plt+0xfe1cc> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 101b28 <__cxa_atexit@plt+0xf56f4> │ │ │ │ - ldr r7, [pc, #124] @ 101b60 <__cxa_atexit@plt+0xf572c> │ │ │ │ + bcc 10aa80 <__cxa_atexit@plt+0xfe64c> │ │ │ │ + ldr r7, [pc, #124] @ 10aab8 <__cxa_atexit@plt+0xfe684> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r9, #4]! │ │ │ │ - ldr r7, [pc, #116] @ 101b64 <__cxa_atexit@plt+0xf5730> │ │ │ │ + ldr r7, [pc, #116] @ 10aabc <__cxa_atexit@plt+0xfe688> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r9, #8] │ │ │ │ sub r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ 101b5c <__cxa_atexit@plt+0xf5728> │ │ │ │ + ldr r7, [pc, #68] @ 10aab4 <__cxa_atexit@plt+0xfe680> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r7, [r3] │ │ │ │ - ldr r7, [pc, #28] @ 101b58 <__cxa_atexit@plt+0xf5724> │ │ │ │ + ldr r7, [pc, #28] @ 10aab0 <__cxa_atexit@plt+0xfe67c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r5, r3 │ │ │ │ mov r8, r7 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - bicseq r8, lr, r0, lsl #6 │ │ │ │ + bicseq pc, sp, r0, lsr #7 │ │ │ │ andeq r0, r0, r8, lsr #3 │ │ │ │ - bicseq r8, lr, ip, lsr #4 │ │ │ │ - biceq r3, r9, r8, asr #8 │ │ │ │ + bicseq pc, sp, ip, asr #5 │ │ │ │ + strheq sl, [r8, #160] @ 0xa0 │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ - bicseq r8, lr, r8, ror r2 │ │ │ │ - biceq r3, r9, r8, lsl #8 │ │ │ │ + bicseq pc, sp, r8, lsl r3 @ │ │ │ │ + biceq sl, r8, r0, ror sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ mov r9, r6 │ │ │ │ - ldr r7, [pc, #152] @ 101c1c <__cxa_atexit@plt+0xf57e8> │ │ │ │ + ldr r7, [pc, #152] @ 10ab74 <__cxa_atexit@plt+0xfe740> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, r5 │ │ │ │ str r7, [r6], #-8 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi 101be8 <__cxa_atexit@plt+0xf57b4> │ │ │ │ + bhi 10ab40 <__cxa_atexit@plt+0xfe70c> │ │ │ │ and r6, r8, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 101bb0 <__cxa_atexit@plt+0xf577c> │ │ │ │ + bne 10ab08 <__cxa_atexit@plt+0xfe6d4> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r6, r9 │ │ │ │ mov r7, fp │ │ │ │ - b 1016a8 <__cxa_atexit@plt+0xf5274> │ │ │ │ + b 10a600 <__cxa_atexit@plt+0xfe1cc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 101bfc <__cxa_atexit@plt+0xf57c8> │ │ │ │ - ldr r7, [pc, #96] @ 101c28 <__cxa_atexit@plt+0xf57f4> │ │ │ │ + bcc 10ab54 <__cxa_atexit@plt+0xfe720> │ │ │ │ + ldr r7, [pc, #96] @ 10ab80 <__cxa_atexit@plt+0xfe74c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r9, #4]! │ │ │ │ - ldr r7, [pc, #88] @ 101c2c <__cxa_atexit@plt+0xf57f8> │ │ │ │ + ldr r7, [pc, #88] @ 10ab84 <__cxa_atexit@plt+0xfe750> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r9, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ 101c24 <__cxa_atexit@plt+0xf57f0> │ │ │ │ + ldr r7, [pc, #52] @ 10ab7c <__cxa_atexit@plt+0xfe748> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ str r7, [r5] │ │ │ │ - ldr r7, [pc, #16] @ 101c20 <__cxa_atexit@plt+0xf57ec> │ │ │ │ + ldr r7, [pc, #16] @ 10ab78 <__cxa_atexit@plt+0xfe744> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ mov r8, r7 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - bicseq r8, lr, r8, asr r1 │ │ │ │ - biceq r3, r9, r0, ror r3 │ │ │ │ + ldrsheq pc, [sp, #24] @ │ │ │ │ + ldrdeq sl, [r8, #152] @ 0x98 │ │ │ │ @ instruction: 0xfffffd3c │ │ │ │ - @ instruction: 0x01de8194 │ │ │ │ - biceq r3, r9, r0, asr #6 │ │ │ │ + bicseq pc, sp, r4, lsr r2 @ │ │ │ │ + biceq sl, r8, r8, lsr #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 101c68 <__cxa_atexit@plt+0xf5834> │ │ │ │ - ldr r3, [pc, #40] @ 101c80 <__cxa_atexit@plt+0xf584c> │ │ │ │ + bcc 10abc0 <__cxa_atexit@plt+0xfe78c> │ │ │ │ + ldr r3, [pc, #40] @ 10abd8 <__cxa_atexit@plt+0xfe7a4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r7, [r9, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r3, [pc, #20] @ 101c84 <__cxa_atexit@plt+0xf5850> │ │ │ │ + ldr r3, [pc, #20] @ 10abdc <__cxa_atexit@plt+0xfe7a8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #12 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ @ instruction: 0xfffffcac │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - biceq r3, r9, r4, ror #5 │ │ │ │ + biceq sl, r8, ip, asr #18 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 101d2c <__cxa_atexit@plt+0xf58f8> │ │ │ │ - ldr r7, [pc, #168] @ 101d54 <__cxa_atexit@plt+0xf5920> │ │ │ │ + bhi 10ac84 <__cxa_atexit@plt+0xfe850> │ │ │ │ + ldr r7, [pc, #168] @ 10acac <__cxa_atexit@plt+0xfe878> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq 101d1c <__cxa_atexit@plt+0xf58e8> │ │ │ │ + beq 10ac74 <__cxa_atexit@plt+0xfe840> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 101d3c <__cxa_atexit@plt+0xf5908> │ │ │ │ - ldr lr, [pc, #140] @ 101d5c <__cxa_atexit@plt+0xf5928> │ │ │ │ + bcc 10ac94 <__cxa_atexit@plt+0xfe860> │ │ │ │ + ldr lr, [pc, #140] @ 10acb4 <__cxa_atexit@plt+0xfe880> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r1, [r8, #7] │ │ │ │ ldr r7, [r8, #11] │ │ │ │ ldr r0, [r8, #15] │ │ │ │ ldr r8, [r8, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr ip, [r5] │ │ │ │ - ldr lr, [pc, #108] @ 101d60 <__cxa_atexit@plt+0xf592c> │ │ │ │ + ldr lr, [pc, #108] @ 10acb8 <__cxa_atexit@plt+0xfe884> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r3, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ @@ -251451,92 +260625,92 @@ │ │ │ │ sub r7, r2, #19 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 101d58 <__cxa_atexit@plt+0xf5924> │ │ │ │ + ldr r7, [pc, #36] @ 10acb0 <__cxa_atexit@plt+0xfe87c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #36 @ 0x24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r3, r9, r4, asr r2 │ │ │ │ + strheq sl, [r8, #140] @ 0x8c │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - bicseq r8, lr, r0, lsr r5 │ │ │ │ - biceq r3, r9, ip, lsl #4 │ │ │ │ + ldrsheq pc, [sp, #92] @ 0x5c @ │ │ │ │ + biceq sl, r8, r4, ror r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 101dd4 <__cxa_atexit@plt+0xf59a0> │ │ │ │ - ldr lr, [pc, #84] @ 101de0 <__cxa_atexit@plt+0xf59ac> │ │ │ │ + bcc 10ad2c <__cxa_atexit@plt+0xfe8f8> │ │ │ │ + ldr lr, [pc, #84] @ 10ad38 <__cxa_atexit@plt+0xfe904> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr lr, [pc, #52] @ 101de4 <__cxa_atexit@plt+0xf59b0> │ │ │ │ + ldr lr, [pc, #52] @ 10ad3c <__cxa_atexit@plt+0xfe908> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r7, [r3, #32] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcc0 │ │ │ │ - bicseq r8, lr, r4, ror r4 │ │ │ │ - biceq r2, r9, ip, asr #27 │ │ │ │ + bicseq pc, sp, r0, asr #10 │ │ │ │ + biceq sl, r8, r4, lsr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 101e98 <__cxa_atexit@plt+0xf5a64> │ │ │ │ - ldr r1, [pc, #152] @ 101ea0 <__cxa_atexit@plt+0xf5a6c> │ │ │ │ + bhi 10adf0 <__cxa_atexit@plt+0xfe9bc> │ │ │ │ + ldr r1, [pc, #152] @ 10adf8 <__cxa_atexit@plt+0xfe9c4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-12]! │ │ │ │ - ldr r1, [pc, #136] @ 101ea4 <__cxa_atexit@plt+0xf5a70> │ │ │ │ + ldr r1, [pc, #136] @ 10adfc <__cxa_atexit@plt+0xfe9c8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r3, {r1, r7} │ │ │ │ tst r2, #3 │ │ │ │ - beq 101e88 <__cxa_atexit@plt+0xf5a54> │ │ │ │ - ldr r1, [pc, #120] @ 101ea8 <__cxa_atexit@plt+0xf5a74> │ │ │ │ + beq 10ade0 <__cxa_atexit@plt+0xfe9ac> │ │ │ │ + ldr r1, [pc, #120] @ 10ae00 <__cxa_atexit@plt+0xfe9cc> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r2, #11] │ │ │ │ str r1, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 101e7c <__cxa_atexit@plt+0xf5a48> │ │ │ │ - ldr r2, [pc, #100] @ 101eac <__cxa_atexit@plt+0xf5a78> │ │ │ │ + beq 10add4 <__cxa_atexit@plt+0xfe9a0> │ │ │ │ + ldr r2, [pc, #100] @ 10ae04 <__cxa_atexit@plt+0xfe9d0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 101e7c <__cxa_atexit@plt+0xf5a48> │ │ │ │ - ldr r3, [pc, #80] @ 101eb0 <__cxa_atexit@plt+0xf5a7c> │ │ │ │ + beq 10add4 <__cxa_atexit@plt+0xfe9a0> │ │ │ │ + ldr r3, [pc, #80] @ 10ae08 <__cxa_atexit@plt+0xfe9d4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #76] @ 101eb4 <__cxa_atexit@plt+0xf5a80> │ │ │ │ + ldr r2, [pc, #76] @ 10ae0c <__cxa_atexit@plt+0xfe9d8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r1, r3} │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r7] │ │ │ │ @@ -251545,177 +260719,177 @@ │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - bicseq r7, lr, r8, asr pc │ │ │ │ + ldrsheq lr, [sp, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ andeq r0, r0, ip, asr #2 │ │ │ │ andeq r0, r0, ip, ror #2 │ │ │ │ - ldrsheq r7, [lr, #232] @ 0xe8 │ │ │ │ - strdeq r2, [r9, #204] @ 0xcc │ │ │ │ + @ instruction: 0x01ddef98 │ │ │ │ + biceq sl, r8, r4, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #84] @ 101f20 <__cxa_atexit@plt+0xf5aec> │ │ │ │ + ldr r3, [pc, #84] @ 10ae78 <__cxa_atexit@plt+0xfea44> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 101f18 <__cxa_atexit@plt+0xf5ae4> │ │ │ │ - ldr r3, [pc, #64] @ 101f24 <__cxa_atexit@plt+0xf5af0> │ │ │ │ + beq 10ae70 <__cxa_atexit@plt+0xfea3c> │ │ │ │ + ldr r3, [pc, #64] @ 10ae7c <__cxa_atexit@plt+0xfea48> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 101f18 <__cxa_atexit@plt+0xf5ae4> │ │ │ │ - ldr r3, [pc, #44] @ 101f28 <__cxa_atexit@plt+0xf5af4> │ │ │ │ + beq 10ae70 <__cxa_atexit@plt+0xfea3c> │ │ │ │ + ldr r3, [pc, #44] @ 10ae80 <__cxa_atexit@plt+0xfea4c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #28] @ 101f2c <__cxa_atexit@plt+0xf5af8> │ │ │ │ + ldr r3, [pc, #28] @ 10ae84 <__cxa_atexit@plt+0xfea50> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - bicseq r7, lr, r0, asr lr │ │ │ │ - biceq r2, r9, r4, lsl #25 │ │ │ │ + ldrsheq lr, [sp, #224] @ 0xe0 │ │ │ │ + biceq sl, r8, ip, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #60] @ 101f80 <__cxa_atexit@plt+0xf5b4c> │ │ │ │ + ldr r3, [pc, #60] @ 10aed8 <__cxa_atexit@plt+0xfeaa4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 101f78 <__cxa_atexit@plt+0xf5b44> │ │ │ │ - ldr r3, [pc, #40] @ 101f84 <__cxa_atexit@plt+0xf5b50> │ │ │ │ + beq 10aed0 <__cxa_atexit@plt+0xfea9c> │ │ │ │ + ldr r3, [pc, #40] @ 10aedc <__cxa_atexit@plt+0xfeaa8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #24] @ 101f88 <__cxa_atexit@plt+0xf5b54> │ │ │ │ + ldr r3, [pc, #24] @ 10aee0 <__cxa_atexit@plt+0xfeaac> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - ldrsheq r7, [lr, #208] @ 0xd0 │ │ │ │ - biceq r2, r9, r8, lsr #24 │ │ │ │ + @ instruction: 0x01ddee90 │ │ │ │ + @ instruction: 0x01c8a290 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ 101fbc <__cxa_atexit@plt+0xf5b88> │ │ │ │ + ldr r3, [pc, #28] @ 10af14 <__cxa_atexit@plt+0xfeae0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ stmda r5, {r2, r3} │ │ │ │ - ldr r3, [pc, #12] @ 101fc0 <__cxa_atexit@plt+0xf5b8c> │ │ │ │ + ldr r3, [pc, #12] @ 10af18 <__cxa_atexit@plt+0xfeae4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8]! │ │ │ │ b 155c754 <__cxa_atexit@plt+0x1550320> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - bicseq r7, lr, ip, lsr #27 │ │ │ │ - strdeq r2, [r9, #176] @ 0xb0 │ │ │ │ + bicseq lr, sp, ip, asr #28 │ │ │ │ + biceq sl, r8, r8, asr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r7, #7] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 102020 <__cxa_atexit@plt+0xf5bec> │ │ │ │ - ldr r3, [pc, #76] @ 102034 <__cxa_atexit@plt+0xf5c00> │ │ │ │ + bhi 10af78 <__cxa_atexit@plt+0xfeb44> │ │ │ │ + ldr r3, [pc, #76] @ 10af8c <__cxa_atexit@plt+0xfeb58> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ str r3, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 102014 <__cxa_atexit@plt+0xf5be0> │ │ │ │ - ldr r3, [pc, #56] @ 102038 <__cxa_atexit@plt+0xf5c04> │ │ │ │ + beq 10af6c <__cxa_atexit@plt+0xfeb38> │ │ │ │ + ldr r3, [pc, #56] @ 10af90 <__cxa_atexit@plt+0xfeb5c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r8, [r5] │ │ │ │ str r3, [r7] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b fdf10 <__cxa_atexit@plt+0xf1adc> │ │ │ │ + b 106e68 <__cxa_atexit@plt+0xfaa34> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 10203c <__cxa_atexit@plt+0xf5c08> │ │ │ │ + ldr r7, [pc, #20] @ 10af94 <__cxa_atexit@plt+0xfeb60> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffbf08 │ │ │ │ - @ instruction: 0x01c92b9c │ │ │ │ - @ instruction: 0x01c92b94 │ │ │ │ - biceq r2, r9, r4, ror fp │ │ │ │ + biceq sl, r8, r4, lsl #4 │ │ │ │ + strdeq sl, [r8, #28] │ │ │ │ + ldrdeq sl, [r8, #28] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102090 <__cxa_atexit@plt+0xf5c5c> │ │ │ │ - ldr r2, [pc, #56] @ 102098 <__cxa_atexit@plt+0xf5c64> │ │ │ │ + bhi 10afe8 <__cxa_atexit@plt+0xfebb4> │ │ │ │ + ldr r2, [pc, #56] @ 10aff0 <__cxa_atexit@plt+0xfebbc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ - ldr r2, [pc, #44] @ 10209c <__cxa_atexit@plt+0xf5c68> │ │ │ │ + ldr r2, [pc, #44] @ 10aff4 <__cxa_atexit@plt+0xfebc0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r5, {r2, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 102084 <__cxa_atexit@plt+0xf5c50> │ │ │ │ + beq 10afdc <__cxa_atexit@plt+0xfeba8> │ │ │ │ mov r7, r3 │ │ │ │ - b 1020ac <__cxa_atexit@plt+0xf5c78> │ │ │ │ + b 10b004 <__cxa_atexit@plt+0xfebd0> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - bicseq r7, lr, r4, lsl #26 │ │ │ │ - biceq r2, r9, r4, lsl fp │ │ │ │ + bicseq lr, sp, r4, lsr #27 │ │ │ │ + biceq sl, r8, ip, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ - ldr r1, [pc, #172] @ 102168 <__cxa_atexit@plt+0xf5d34> │ │ │ │ + ldr r1, [pc, #172] @ 10b0c0 <__cxa_atexit@plt+0xfec8c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 1020ec <__cxa_atexit@plt+0xf5cb8> │ │ │ │ + beq 10b044 <__cxa_atexit@plt+0xfec10> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1020f8 <__cxa_atexit@plt+0xf5cc4> │ │ │ │ - ldr r7, [pc, #140] @ 10216c <__cxa_atexit@plt+0xf5d38> │ │ │ │ + bne 10b050 <__cxa_atexit@plt+0xfec1c> │ │ │ │ + ldr r7, [pc, #140] @ 10b0c4 <__cxa_atexit@plt+0xfec90> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 102154 <__cxa_atexit@plt+0xf5d20> │ │ │ │ - ldr r7, [pc, #96] @ 102170 <__cxa_atexit@plt+0xf5d3c> │ │ │ │ + bcc 10b0ac <__cxa_atexit@plt+0xfec78> │ │ │ │ + ldr r7, [pc, #96] @ 10b0c8 <__cxa_atexit@plt+0xfec94> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #92] @ 102174 <__cxa_atexit@plt+0xf5d40> │ │ │ │ + ldr r2, [pc, #92] @ 10b0cc <__cxa_atexit@plt+0xfec98> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r1, r2, #1 │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #4]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #68] @ 102178 <__cxa_atexit@plt+0xf5d44> │ │ │ │ + ldr r7, [pc, #68] @ 10b0d0 <__cxa_atexit@plt+0xfec9c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r5, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r5, r2 │ │ │ │ @@ -251723,99 +260897,99 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - bicseq r7, lr, r8, lsl #25 │ │ │ │ + bicseq lr, sp, r8, lsr #26 │ │ │ │ @ instruction: 0xfffffce0 │ │ │ │ - bicseq r7, lr, r0, asr ip │ │ │ │ - bicseq r7, lr, r8, ror #24 │ │ │ │ - biceq r2, r9, r8, lsr sl │ │ │ │ + ldrsheq lr, [sp, #192] @ 0xc0 │ │ │ │ + bicseq lr, sp, r8, lsl #26 │ │ │ │ + biceq sl, r8, r0, lsr #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1021a8 <__cxa_atexit@plt+0xf5d74> │ │ │ │ - ldr r7, [pc, #108] @ 102208 <__cxa_atexit@plt+0xf5dd4> │ │ │ │ + bne 10b100 <__cxa_atexit@plt+0xfeccc> │ │ │ │ + ldr r7, [pc, #108] @ 10b160 <__cxa_atexit@plt+0xfed2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1021f8 <__cxa_atexit@plt+0xf5dc4> │ │ │ │ - ldr r7, [pc, #76] @ 10220c <__cxa_atexit@plt+0xf5dd8> │ │ │ │ + bcc 10b150 <__cxa_atexit@plt+0xfed1c> │ │ │ │ + ldr r7, [pc, #76] @ 10b164 <__cxa_atexit@plt+0xfed30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #64] @ 102210 <__cxa_atexit@plt+0xf5ddc> │ │ │ │ + ldr r7, [pc, #64] @ 10b168 <__cxa_atexit@plt+0xfed34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r1, [pc, #52] @ 102214 <__cxa_atexit@plt+0xf5de0> │ │ │ │ + ldr r1, [pc, #52] @ 10b16c <__cxa_atexit@plt+0xfed38> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ add lr, r6, #12 │ │ │ │ stm lr, {r1, r6, r7} │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r7, lr, ip, asr #23 │ │ │ │ + bicseq lr, sp, ip, ror #24 │ │ │ │ @ instruction: 0xfffffc30 │ │ │ │ - @ instruction: 0x01de7b98 │ │ │ │ - ldrheq r7, [lr, #188] @ 0xbc │ │ │ │ + bicseq lr, sp, r8, lsr ip │ │ │ │ + bicseq lr, sp, ip, asr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10228c <__cxa_atexit@plt+0xf5e58> │ │ │ │ - ldr r2, [pc, #96] @ 102294 <__cxa_atexit@plt+0xf5e60> │ │ │ │ + bhi 10b1e4 <__cxa_atexit@plt+0xfedb0> │ │ │ │ + ldr r2, [pc, #96] @ 10b1ec <__cxa_atexit@plt+0xfedb8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ 102298 <__cxa_atexit@plt+0xf5e64> │ │ │ │ + ldr r1, [pc, #88] @ 10b1f0 <__cxa_atexit@plt+0xfedbc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 102280 <__cxa_atexit@plt+0xf5e4c> │ │ │ │ - ldr r2, [pc, #64] @ 10229c <__cxa_atexit@plt+0xf5e68> │ │ │ │ + beq 10b1d8 <__cxa_atexit@plt+0xfeda4> │ │ │ │ + ldr r2, [pc, #64] @ 10b1f4 <__cxa_atexit@plt+0xfedc0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 102280 <__cxa_atexit@plt+0xf5e4c> │ │ │ │ + beq 10b1d8 <__cxa_atexit@plt+0xfeda4> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - bicseq r7, lr, r4, lsr fp │ │ │ │ + ldrsbeq lr, [sp, #180] @ 0xb4 │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ 1022dc <__cxa_atexit@plt+0xf5ea8> │ │ │ │ + ldr r3, [pc, #44] @ 10b234 <__cxa_atexit@plt+0xfee00> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1022d4 <__cxa_atexit@plt+0xf5ea0> │ │ │ │ + beq 10b22c <__cxa_atexit@plt+0xfedf8> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -251823,85 +260997,85 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - strheq r2, [r9, #132] @ 0x84 │ │ │ │ + biceq r9, r8, ip, lsl pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 102350 <__cxa_atexit@plt+0xf5f1c> │ │ │ │ - ldr r7, [pc, #64] @ 102368 <__cxa_atexit@plt+0xf5f34> │ │ │ │ + bcc 10b2a8 <__cxa_atexit@plt+0xfee74> │ │ │ │ + ldr r7, [pc, #64] @ 10b2c0 <__cxa_atexit@plt+0xfee8c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #60] @ 10236c <__cxa_atexit@plt+0xf5f38> │ │ │ │ + ldr r2, [pc, #60] @ 10b2c4 <__cxa_atexit@plt+0xfee90> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #20] │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #12]! │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 102370 <__cxa_atexit@plt+0xf5f3c> │ │ │ │ + ldr r7, [pc, #24] @ 10b2c8 <__cxa_atexit@plt+0xfee94> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffd20 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - biceq r2, r9, r8, lsr ip │ │ │ │ - biceq r2, r9, r0, lsl ip │ │ │ │ + biceq sl, r8, r0, lsr #5 │ │ │ │ + biceq sl, r8, r8, ror r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi 102404 <__cxa_atexit@plt+0xf5fd0> │ │ │ │ - ldr r7, [pc, #180] @ 10244c <__cxa_atexit@plt+0xf6018> │ │ │ │ + bhi 10b35c <__cxa_atexit@plt+0xfef28> │ │ │ │ + ldr r7, [pc, #180] @ 10b3a4 <__cxa_atexit@plt+0xfef70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ str r7, [r1] │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 102414 <__cxa_atexit@plt+0xf5fe0> │ │ │ │ - ldr r7, [pc, #156] @ 102450 <__cxa_atexit@plt+0xf601c> │ │ │ │ + bcc 10b36c <__cxa_atexit@plt+0xfef38> │ │ │ │ + ldr r7, [pc, #156] @ 10b3a8 <__cxa_atexit@plt+0xfef74> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r2, [pc, #152] @ 102454 <__cxa_atexit@plt+0xf6020> │ │ │ │ + ldr r2, [pc, #152] @ 10b3ac <__cxa_atexit@plt+0xfef78> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #20] │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str r2, [r7, #12]! │ │ │ │ add r2, r3, #32 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc 102434 <__cxa_atexit@plt+0xf6000> │ │ │ │ - ldr r1, [pc, #120] @ 102460 <__cxa_atexit@plt+0xf602c> │ │ │ │ + bcc 10b38c <__cxa_atexit@plt+0xfef58> │ │ │ │ + ldr r1, [pc, #120] @ 10b3b8 <__cxa_atexit@plt+0xfef84> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ 10245c <__cxa_atexit@plt+0xf6028> │ │ │ │ + ldr r7, [pc, #80] @ 10b3b4 <__cxa_atexit@plt+0xfef80> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 102458 <__cxa_atexit@plt+0xf6024> │ │ │ │ + ldr r7, [pc, #60] @ 10b3b0 <__cxa_atexit@plt+0xfef7c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -251910,129 +261084,129 @@ │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r8, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffffc94 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ - biceq r2, r9, r4, ror fp │ │ │ │ - biceq r2, r9, ip, lsl #23 │ │ │ │ - bicseq r7, lr, r8, lsr lr │ │ │ │ + ldrdeq sl, [r8, #28] │ │ │ │ + strdeq sl, [r8, #20] │ │ │ │ + bicseq lr, sp, r4, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 102498 <__cxa_atexit@plt+0xf6064> │ │ │ │ - ldr r2, [pc, #28] @ 1024a4 <__cxa_atexit@plt+0xf6070> │ │ │ │ + bcc 10b3f0 <__cxa_atexit@plt+0xfefbc> │ │ │ │ + ldr r2, [pc, #28] @ 10b3fc <__cxa_atexit@plt+0xfefc8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - @ instruction: 0x01de7d98 │ │ │ │ - biceq r2, r9, r8, lsr #22 │ │ │ │ + bicseq lr, sp, r4, ror #28 │ │ │ │ + @ instruction: 0x01c8a190 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 102500 <__cxa_atexit@plt+0xf60cc> │ │ │ │ + bhi 10b458 <__cxa_atexit@plt+0xff024> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 1024f8 <__cxa_atexit@plt+0xf60c4> │ │ │ │ - ldr r3, [pc, #44] @ 102508 <__cxa_atexit@plt+0xf60d4> │ │ │ │ + beq 10b450 <__cxa_atexit@plt+0xff01c> │ │ │ │ + ldr r3, [pc, #44] @ 10b460 <__cxa_atexit@plt+0xff02c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 10250c <__cxa_atexit@plt+0xf60d8> │ │ │ │ + ldr r2, [pc, #40] @ 10b464 <__cxa_atexit@plt+0xff030> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r2, r9, r8, ror #21 │ │ │ │ - bicseq r7, lr, r0, lsl #17 │ │ │ │ - strdeq r2, [r9, #164] @ 0xa4 │ │ │ │ + biceq sl, r8, r0, asr r1 │ │ │ │ + bicseq lr, sp, r0, lsr #18 │ │ │ │ + biceq sl, r8, ip, asr r1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10257c <__cxa_atexit@plt+0xf6148> │ │ │ │ - ldr r2, [pc, #84] @ 102584 <__cxa_atexit@plt+0xf6150> │ │ │ │ + bhi 10b4d4 <__cxa_atexit@plt+0xff0a0> │ │ │ │ + ldr r2, [pc, #84] @ 10b4dc <__cxa_atexit@plt+0xff0a8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 102558 <__cxa_atexit@plt+0xf6124> │ │ │ │ + beq 10b4b0 <__cxa_atexit@plt+0xff07c> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 102568 <__cxa_atexit@plt+0xf6134> │ │ │ │ + bne 10b4c0 <__cxa_atexit@plt+0xff08c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ - ldr r9, [pc, #44] @ 102590 <__cxa_atexit@plt+0xf615c> │ │ │ │ + ldr r9, [pc, #44] @ 10b4e8 <__cxa_atexit@plt+0xff0b4> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #24] @ 102588 <__cxa_atexit@plt+0xf6154> │ │ │ │ + ldr r7, [pc, #24] @ 10b4e0 <__cxa_atexit@plt+0xff0ac> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #20] @ 10258c <__cxa_atexit@plt+0xf6158> │ │ │ │ + ldr r0, [pc, #20] @ 10b4e4 <__cxa_atexit@plt+0xff0b0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - biceq r2, r9, r8, ror sl │ │ │ │ - biceq r2, r9, r0, ror sl │ │ │ │ - @ instruction: 0x01c92a94 │ │ │ │ - biceq r2, r9, r0, ror sl │ │ │ │ + biceq sl, r8, r0, ror #1 │ │ │ │ + ldrdeq sl, [r8, #8] │ │ │ │ + strdeq sl, [r8, #12] │ │ │ │ + ldrdeq sl, [r8, #8] │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1025c0 <__cxa_atexit@plt+0xf618c> │ │ │ │ - ldr r9, [pc, #44] @ 1025e0 <__cxa_atexit@plt+0xf61ac> │ │ │ │ + bne 10b518 <__cxa_atexit@plt+0xff0e4> │ │ │ │ + ldr r9, [pc, #44] @ 10b538 <__cxa_atexit@plt+0xff104> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #16] @ 1025d8 <__cxa_atexit@plt+0xf61a4> │ │ │ │ + ldr r7, [pc, #16] @ 10b530 <__cxa_atexit@plt+0xff0fc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 1025dc <__cxa_atexit@plt+0xf61a8> │ │ │ │ + ldr r0, [pc, #8] @ 10b534 <__cxa_atexit@plt+0xff100> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r2, r9, r0, lsr #20 │ │ │ │ - biceq r2, r9, r4, lsl sl │ │ │ │ - biceq r2, r9, r4, asr #20 │ │ │ │ - biceq r2, r9, r0, lsr #20 │ │ │ │ + biceq sl, r8, r8, lsl #1 │ │ │ │ + biceq sl, r8, ip, ror r0 │ │ │ │ + biceq sl, r8, ip, lsr #1 │ │ │ │ + biceq sl, r8, r8, lsl #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102640 <__cxa_atexit@plt+0xf620c> │ │ │ │ + bhi 10b598 <__cxa_atexit@plt+0xff164> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10264c <__cxa_atexit@plt+0xf6218> │ │ │ │ - ldr r2, [pc, #68] @ 10265c <__cxa_atexit@plt+0xf6228> │ │ │ │ + bcc 10b5a4 <__cxa_atexit@plt+0xff170> │ │ │ │ + ldr r2, [pc, #68] @ 10b5b4 <__cxa_atexit@plt+0xff180> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ 102660 <__cxa_atexit@plt+0xf622c> │ │ │ │ + ldr r8, [pc, #64] @ 10b5b8 <__cxa_atexit@plt+0xff184> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ 102664 <__cxa_atexit@plt+0xf6230> │ │ │ │ + ldr r1, [pc, #60] @ 10b5bc <__cxa_atexit@plt+0xff188> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -252040,45 +261214,45 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - @ instruction: 0x01b1a11c │ │ │ │ - bicseq r7, lr, ip, asr #14 │ │ │ │ - @ instruction: 0x01c9299c │ │ │ │ + @ instruction: 0x01b11437 │ │ │ │ + bicseq lr, sp, ip, ror #15 │ │ │ │ + biceq sl, r8, r4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102718 <__cxa_atexit@plt+0xf62e4> │ │ │ │ - ldr lr, [pc, #172] @ 102738 <__cxa_atexit@plt+0xf6304> │ │ │ │ + bhi 10b670 <__cxa_atexit@plt+0xff23c> │ │ │ │ + ldr lr, [pc, #172] @ 10b690 <__cxa_atexit@plt+0xff25c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #160] @ 10273c <__cxa_atexit@plt+0xf6308> │ │ │ │ + ldr r1, [pc, #160] @ 10b694 <__cxa_atexit@plt+0xff260> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 1026fc <__cxa_atexit@plt+0xf62c8> │ │ │ │ + beq 10b654 <__cxa_atexit@plt+0xff220> │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ cmp r2, #2 │ │ │ │ - bne 102708 <__cxa_atexit@plt+0xf62d4> │ │ │ │ + bne 10b660 <__cxa_atexit@plt+0xff22c> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc 102724 <__cxa_atexit@plt+0xf62f0> │ │ │ │ - ldr r7, [pc, #112] @ 102740 <__cxa_atexit@plt+0xf630c> │ │ │ │ + bcc 10b67c <__cxa_atexit@plt+0xff248> │ │ │ │ + ldr r7, [pc, #112] @ 10b698 <__cxa_atexit@plt+0xff264> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #100] @ 102744 <__cxa_atexit@plt+0xf6310> │ │ │ │ + ldr r7, [pc, #100] @ 10b69c <__cxa_atexit@plt+0xff268> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ @@ -252095,33 +261269,33 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - ldrsbeq r7, [lr, #104] @ 0x68 │ │ │ │ + bicseq lr, sp, r8, ror r7 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ - ldrheq r7, [lr, #108] @ 0x6c │ │ │ │ - strheq r2, [r9, #140] @ 0x8c │ │ │ │ + bicseq lr, sp, ip, asr r7 │ │ │ │ + biceq r9, r8, r4, lsr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1027a8 <__cxa_atexit@plt+0xf6374> │ │ │ │ + bne 10b700 <__cxa_atexit@plt+0xff2cc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 1027b8 <__cxa_atexit@plt+0xf6384> │ │ │ │ - ldr r7, [pc, #76] @ 1027c8 <__cxa_atexit@plt+0xf6394> │ │ │ │ + bcc 10b710 <__cxa_atexit@plt+0xff2dc> │ │ │ │ + ldr r7, [pc, #76] @ 10b720 <__cxa_atexit@plt+0xff2ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #64] @ 1027cc <__cxa_atexit@plt+0xf6398> │ │ │ │ + ldr r7, [pc, #64] @ 10b724 <__cxa_atexit@plt+0xff2f0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r2, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ @@ -252131,58 +261305,58 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe70 │ │ │ │ - bicseq r7, lr, r0, lsl r6 │ │ │ │ - biceq r2, r9, r4, lsr r8 │ │ │ │ + ldrheq lr, [sp, #96] @ 0x60 │ │ │ │ + stlexbeq r9, ip, [r8] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #20 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1028c4 <__cxa_atexit@plt+0xf6490> │ │ │ │ - ldr lr, [pc, #240] @ 1028e4 <__cxa_atexit@plt+0xf64b0> │ │ │ │ + bhi 10b81c <__cxa_atexit@plt+0xff3e8> │ │ │ │ + ldr lr, [pc, #240] @ 10b83c <__cxa_atexit@plt+0xff408> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r3, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #228] @ 1028e8 <__cxa_atexit@plt+0xf64b4> │ │ │ │ + ldr r8, [pc, #228] @ 10b840 <__cxa_atexit@plt+0xff40c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ sub lr, r5, #16 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r3, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1028b8 <__cxa_atexit@plt+0xf6484> │ │ │ │ + beq 10b810 <__cxa_atexit@plt+0xff3dc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #60 @ 0x3c │ │ │ │ cmp r1, r8 │ │ │ │ - bcc 1028d0 <__cxa_atexit@plt+0xf649c> │ │ │ │ + bcc 10b828 <__cxa_atexit@plt+0xff3f4> │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r3, [r7, #15] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r7, #19] │ │ │ │ str r3, [sp] │ │ │ │ add ip, r7, #23 │ │ │ │ ldm ip, {r0, r1, r2, ip} │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ - ldr lr, [pc, #148] @ 1028ec <__cxa_atexit@plt+0xf64b8> │ │ │ │ + ldr lr, [pc, #148] @ 10b844 <__cxa_atexit@plt+0xff410> │ │ │ │ add lr, pc, lr │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r3, [r5, #-16] │ │ │ │ ldr lr, [r5, #-12] │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r2, [r6, #48] @ 0x30 │ │ │ │ str ip, [r6, #52] @ 0x34 │ │ │ │ str r7, [r6, #56] @ 0x38 │ │ │ │ - ldr r0, [pc, #112] @ 1028f0 <__cxa_atexit@plt+0xf64bc> │ │ │ │ + ldr r0, [pc, #112] @ 10b848 <__cxa_atexit@plt+0xff414> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r3, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r0, [r6, #16] │ │ │ │ str sl, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ @@ -252202,45 +261376,45 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #60 @ 0x3c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #2 │ │ │ │ - bicseq r7, lr, r0, ror r5 │ │ │ │ + bicseq lr, sp, r0, lsl r6 │ │ │ │ @ instruction: 0xfffffe18 │ │ │ │ - ldrsheq r7, [lr, #136] @ 0x88 │ │ │ │ - biceq r2, r9, r0, lsl r7 │ │ │ │ + bicseq lr, sp, r4, asr #19 │ │ │ │ + biceq r9, r8, r8, ror sp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r8, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10299c <__cxa_atexit@plt+0xf6568> │ │ │ │ + bcc 10b8f4 <__cxa_atexit@plt+0xff4c0> │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r4, [r7, #15] │ │ │ │ stm sp, {r4, fp} │ │ │ │ ldr fp, [r7, #19] │ │ │ │ ldr r4, [r7, #23] │ │ │ │ add ip, r7, #27 │ │ │ │ ldm ip, {r1, r2, ip} │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ - ldr lr, [pc, #104] @ 1029ac <__cxa_atexit@plt+0xf6578> │ │ │ │ + ldr lr, [pc, #104] @ 10b904 <__cxa_atexit@plt+0xff4d0> │ │ │ │ add lr, pc, lr │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r4, [r3, #40] @ 0x28 │ │ │ │ add r4, r3, #44 @ 0x2c │ │ │ │ stm r4, {r1, r2, ip} │ │ │ │ str r7, [r3, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #72] @ 1029b0 <__cxa_atexit@plt+0xf657c> │ │ │ │ + ldr r1, [pc, #72] @ 10b908 <__cxa_atexit@plt+0xff4d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r1, sl} │ │ │ │ str r3, [r3, #24] │ │ │ │ str r9, [r3, #28] │ │ │ │ ldr r7, [sp] │ │ │ │ @@ -252252,196 +261426,196 @@ │ │ │ │ ldr fp, [sp, #4] │ │ │ │ bx r0 │ │ │ │ mov r4, #60 @ 0x3c │ │ │ │ str r4, [r8, #828] @ 0x33c │ │ │ │ mov r4, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd2c │ │ │ │ - bicseq r7, lr, r0, lsl r8 │ │ │ │ - biceq r2, r9, ip, asr #12 │ │ │ │ + ldrsbeq lr, [sp, #140] @ 0x8c │ │ │ │ + strheq r9, [r8, #196] @ 0xc4 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102a54 <__cxa_atexit@plt+0xf6620> │ │ │ │ - ldr r7, [pc, #164] @ 102a7c <__cxa_atexit@plt+0xf6648> │ │ │ │ + bhi 10b9ac <__cxa_atexit@plt+0xff578> │ │ │ │ + ldr r7, [pc, #164] @ 10b9d4 <__cxa_atexit@plt+0xff5a0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r5, {r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq 102a44 <__cxa_atexit@plt+0xf6610> │ │ │ │ + beq 10b99c <__cxa_atexit@plt+0xff568> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #44 @ 0x2c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 102a64 <__cxa_atexit@plt+0xf6630> │ │ │ │ - ldr lr, [pc, #136] @ 102a84 <__cxa_atexit@plt+0xf6650> │ │ │ │ + bcc 10b9bc <__cxa_atexit@plt+0xff588> │ │ │ │ + ldr lr, [pc, #136] @ 10b9dc <__cxa_atexit@plt+0xff5a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r9, #3] │ │ │ │ add r8, r9, #7 │ │ │ │ ldm r8, {r1, r7, r8} │ │ │ │ ldr r0, [r9, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ - ldr lr, [pc, #104] @ 102a88 <__cxa_atexit@plt+0xf6654> │ │ │ │ + ldr lr, [pc, #104] @ 10b9e0 <__cxa_atexit@plt+0xff5ac> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ add lr, r6, #24 │ │ │ │ stm lr, {r3, r6, r7, r8} │ │ │ │ sub r7, r2, #19 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 102a80 <__cxa_atexit@plt+0xf664c> │ │ │ │ + ldr r7, [pc, #36] @ 10b9d8 <__cxa_atexit@plt+0xff5a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r2, r9, r0, asr #11 │ │ │ │ + biceq r9, r8, r8, lsr #24 │ │ │ │ @ instruction: 0xfffffddc │ │ │ │ - bicseq r7, lr, r4, lsl #16 │ │ │ │ - biceq r2, r9, r8, ror r5 │ │ │ │ + ldrsbeq lr, [sp, #128] @ 0x80 │ │ │ │ + biceq r9, r8, r0, ror #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #44 @ 0x2c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 102b00 <__cxa_atexit@plt+0xf66cc> │ │ │ │ - ldr lr, [pc, #88] @ 102b0c <__cxa_atexit@plt+0xf66d8> │ │ │ │ + bcc 10ba58 <__cxa_atexit@plt+0xff624> │ │ │ │ + ldr lr, [pc, #88] @ 10ba64 <__cxa_atexit@plt+0xff630> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r7, [r3, #40] @ 0x28 │ │ │ │ - ldr r7, [pc, #48] @ 102b10 <__cxa_atexit@plt+0xf66dc> │ │ │ │ + ldr r7, [pc, #48] @ 10ba68 <__cxa_atexit@plt+0xff634> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r1, [r3, #8] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r2, r7, r9} │ │ │ │ str r3, [r3, #28] │ │ │ │ str r0, [r3, #32] │ │ │ │ str r8, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #44 @ 0x2c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ - bicseq r7, lr, r4, asr #14 │ │ │ │ - biceq r2, r9, r4, asr r5 │ │ │ │ + bicseq lr, sp, r0, lsl r8 │ │ │ │ + strheq r9, [r8, #188] @ 0xbc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 102b6c <__cxa_atexit@plt+0xf6738> │ │ │ │ + bhi 10bac4 <__cxa_atexit@plt+0xff690> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 102b64 <__cxa_atexit@plt+0xf6730> │ │ │ │ - ldr r3, [pc, #44] @ 102b74 <__cxa_atexit@plt+0xf6740> │ │ │ │ + beq 10babc <__cxa_atexit@plt+0xff688> │ │ │ │ + ldr r3, [pc, #44] @ 10bacc <__cxa_atexit@plt+0xff698> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 102b78 <__cxa_atexit@plt+0xf6744> │ │ │ │ + ldr r2, [pc, #40] @ 10bad0 <__cxa_atexit@plt+0xff69c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r2, r9, r0, lsl #10 │ │ │ │ - bicseq r7, lr, r4, lsl r2 │ │ │ │ - biceq r2, r9, ip, lsl #10 │ │ │ │ + biceq r9, r8, r8, ror #22 │ │ │ │ + ldrheq lr, [sp, #36] @ 0x24 │ │ │ │ + biceq r9, r8, r4, ror fp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102be8 <__cxa_atexit@plt+0xf67b4> │ │ │ │ - ldr r2, [pc, #84] @ 102bf0 <__cxa_atexit@plt+0xf67bc> │ │ │ │ + bhi 10bb40 <__cxa_atexit@plt+0xff70c> │ │ │ │ + ldr r2, [pc, #84] @ 10bb48 <__cxa_atexit@plt+0xff714> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 102bc4 <__cxa_atexit@plt+0xf6790> │ │ │ │ + beq 10bb1c <__cxa_atexit@plt+0xff6e8> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 102bd4 <__cxa_atexit@plt+0xf67a0> │ │ │ │ + bne 10bb2c <__cxa_atexit@plt+0xff6f8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ - ldr r9, [pc, #44] @ 102bfc <__cxa_atexit@plt+0xf67c8> │ │ │ │ + ldr r9, [pc, #44] @ 10bb54 <__cxa_atexit@plt+0xff720> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #24] @ 102bf4 <__cxa_atexit@plt+0xf67c0> │ │ │ │ + ldr r7, [pc, #24] @ 10bb4c <__cxa_atexit@plt+0xff718> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r0, [pc, #20] @ 102bf8 <__cxa_atexit@plt+0xf67c4> │ │ │ │ + ldr r0, [pc, #20] @ 10bb50 <__cxa_atexit@plt+0xff71c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - biceq r2, r9, r4, lsr #9 │ │ │ │ - @ instruction: 0x01c9249c │ │ │ │ - biceq r2, r9, ip, lsl #9 │ │ │ │ - biceq r2, r9, r8, lsl #9 │ │ │ │ + biceq r9, r8, ip, lsl #22 │ │ │ │ + biceq r9, r8, r4, lsl #22 │ │ │ │ + strdeq r9, [r8, #164] @ 0xa4 │ │ │ │ + strdeq r9, [r8, #160] @ 0xa0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 102c2c <__cxa_atexit@plt+0xf67f8> │ │ │ │ - ldr r9, [pc, #44] @ 102c4c <__cxa_atexit@plt+0xf6818> │ │ │ │ + bne 10bb84 <__cxa_atexit@plt+0xff750> │ │ │ │ + ldr r9, [pc, #44] @ 10bba4 <__cxa_atexit@plt+0xff770> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r8, [r7, #2] │ │ │ │ add r5, r5, #4 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #16] @ 102c44 <__cxa_atexit@plt+0xf6810> │ │ │ │ + ldr r7, [pc, #16] @ 10bb9c <__cxa_atexit@plt+0xff768> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 102c48 <__cxa_atexit@plt+0xf6814> │ │ │ │ + ldr r0, [pc, #8] @ 10bba0 <__cxa_atexit@plt+0xff76c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r2, r9, ip, asr #8 │ │ │ │ - biceq r2, r9, r0, asr #8 │ │ │ │ - biceq r2, r9, ip, lsr r4 │ │ │ │ - biceq r2, r9, r8, lsr r4 │ │ │ │ + strheq r9, [r8, #164] @ 0xa4 │ │ │ │ + biceq r9, r8, r8, lsr #21 │ │ │ │ + biceq r9, r8, r4, lsr #21 │ │ │ │ + biceq r9, r8, r0, lsr #21 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102ca8 <__cxa_atexit@plt+0xf6874> │ │ │ │ + bhi 10bc00 <__cxa_atexit@plt+0xff7cc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 102cb4 <__cxa_atexit@plt+0xf6880> │ │ │ │ - ldr r2, [pc, #64] @ 102cc4 <__cxa_atexit@plt+0xf6890> │ │ │ │ + bcc 10bc0c <__cxa_atexit@plt+0xff7d8> │ │ │ │ + ldr r2, [pc, #64] @ 10bc1c <__cxa_atexit@plt+0xff7e8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ 102cc8 <__cxa_atexit@plt+0xf6894> │ │ │ │ + ldr r1, [pc, #60] @ 10bc20 <__cxa_atexit@plt+0xff7ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -252450,62 +261624,62 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - bicseq r7, lr, r8, ror #1 │ │ │ │ - biceq r2, r9, ip, asr #7 │ │ │ │ + bicseq lr, sp, r8, lsl #3 │ │ │ │ + biceq r9, r8, r4, lsr sl │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 102d38 <__cxa_atexit@plt+0xf6904> │ │ │ │ + bhi 10bc90 <__cxa_atexit@plt+0xff85c> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - ldr r2, [pc, #96] @ 102d54 <__cxa_atexit@plt+0xf6920> │ │ │ │ + ldr r2, [pc, #96] @ 10bcac <__cxa_atexit@plt+0xff878> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 102d40 <__cxa_atexit@plt+0xf690c> │ │ │ │ - ldr r3, [pc, #76] @ 102d58 <__cxa_atexit@plt+0xf6924> │ │ │ │ + bhi 10bc98 <__cxa_atexit@plt+0xff864> │ │ │ │ + ldr r3, [pc, #76] @ 10bcb0 <__cxa_atexit@plt+0xff87c> │ │ │ │ add r3, pc, r3 │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r3, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq 102d28 <__cxa_atexit@plt+0xf68f4> │ │ │ │ + beq 10bc80 <__cxa_atexit@plt+0xff84c> │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ - b 102ff8 <__cxa_atexit@plt+0xf6bc4> │ │ │ │ + b 10bf50 <__cxa_atexit@plt+0xffb1c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 102d5c <__cxa_atexit@plt+0xf6928> │ │ │ │ + ldr r7, [pc, #20] @ 10bcb4 <__cxa_atexit@plt+0xff880> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r7, lr, r0, lsl #1 │ │ │ │ + bicseq lr, sp, r0, lsr #2 │ │ │ │ andeq r0, r0, r8, ror #5 │ │ │ │ - biceq r2, r9, r8, asr r3 │ │ │ │ - biceq r2, r9, r4, lsr r3 │ │ │ │ + biceq r9, r8, r0, asr #19 │ │ │ │ + @ instruction: 0x01c8999c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 102db0 <__cxa_atexit@plt+0xf697c> │ │ │ │ - ldr r1, [pc, #52] @ 102dc0 <__cxa_atexit@plt+0xf698c> │ │ │ │ + bcc 10bd08 <__cxa_atexit@plt+0xff8d4> │ │ │ │ + ldr r1, [pc, #52] @ 10bd18 <__cxa_atexit@plt+0xff8e4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r1, [r9, #4]! │ │ │ │ str r3, [r9, #8] │ │ │ │ str r2, [r9, #12] │ │ │ │ str r8, [r9, #16] │ │ │ │ @@ -252513,183 +261687,183 @@ │ │ │ │ mov r8, r2 │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #20 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff48 │ │ │ │ - ldrdeq r2, [r9, #36] @ 0x24 │ │ │ │ + biceq r9, r8, ip, lsr r9 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r8, r5, #24 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi 102e88 <__cxa_atexit@plt+0xf6a54> │ │ │ │ - ldr lr, [pc, #192] @ 102ea8 <__cxa_atexit@plt+0xf6a74> │ │ │ │ + bhi 10bde0 <__cxa_atexit@plt+0xff9ac> │ │ │ │ + ldr lr, [pc, #192] @ 10be00 <__cxa_atexit@plt+0xff9cc> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r2, #8 │ │ │ │ ldm r7, {r0, r1, r3, r7} │ │ │ │ - ldr r9, [pc, #180] @ 102eac <__cxa_atexit@plt+0xf6a78> │ │ │ │ + ldr r9, [pc, #180] @ 10be04 <__cxa_atexit@plt+0xff9d0> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ str lr, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r0, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r5, #-16] │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r9, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 102e7c <__cxa_atexit@plt+0xf6a48> │ │ │ │ + beq 10bdd4 <__cxa_atexit@plt+0xff9a0> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r3, r2 │ │ │ │ - bcc 102e94 <__cxa_atexit@plt+0xf6a60> │ │ │ │ - ldr r8, [pc, #128] @ 102eb0 <__cxa_atexit@plt+0xf6a7c> │ │ │ │ + bcc 10bdec <__cxa_atexit@plt+0xff9b8> │ │ │ │ + ldr r8, [pc, #128] @ 10be08 <__cxa_atexit@plt+0xff9d4> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr ip, [r5, #-16]! │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r3, [r5, #-4] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ - ldr lr, [pc, #100] @ 102eb4 <__cxa_atexit@plt+0xf6a80> │ │ │ │ + ldr lr, [pc, #100] @ 10be0c <__cxa_atexit@plt+0xff9d8> │ │ │ │ add lr, pc, lr │ │ │ │ stm r5, {r1, r8} │ │ │ │ - ldr r1, [pc, #92] @ 102eb8 <__cxa_atexit@plt+0xf6a84> │ │ │ │ + ldr r1, [pc, #92] @ 10be10 <__cxa_atexit@plt+0xff9dc> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r0, ip, lr} │ │ │ │ str r3, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r8, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r8 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - bicseq r6, lr, ip, ror pc │ │ │ │ + bicseq lr, sp, ip, lsl r0 │ │ │ │ andeq r0, r0, r8, lsl r1 │ │ │ │ @ instruction: 0xffffff1c │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ - ldrdeq r2, [r9, #28] │ │ │ │ + biceq r9, r8, r4, asr #16 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 102f2c <__cxa_atexit@plt+0xf6af8> │ │ │ │ - ldr r8, [pc, #84] @ 102f38 <__cxa_atexit@plt+0xf6b04> │ │ │ │ + bcc 10be84 <__cxa_atexit@plt+0xffa50> │ │ │ │ + ldr r8, [pc, #84] @ 10be90 <__cxa_atexit@plt+0xffa5c> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ - ldr lr, [pc, #56] @ 102f3c <__cxa_atexit@plt+0xf6b08> │ │ │ │ + ldr lr, [pc, #56] @ 10be94 <__cxa_atexit@plt+0xffa60> │ │ │ │ add lr, pc, lr │ │ │ │ stm r5, {r1, r8} │ │ │ │ - ldr r1, [pc, #48] @ 102f40 <__cxa_atexit@plt+0xf6b0c> │ │ │ │ + ldr r1, [pc, #48] @ 10be98 <__cxa_atexit@plt+0xffa64> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #4]! │ │ │ │ add r1, r3, #8 │ │ │ │ stm r1, {r0, ip, lr} │ │ │ │ str r2, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ sub r8, r6, #7 │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ mov r3, #28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ @ instruction: 0xfffffd48 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 102f78 <__cxa_atexit@plt+0xf6b44> │ │ │ │ - ldr r2, [pc, #28] @ 102f84 <__cxa_atexit@plt+0xf6b50> │ │ │ │ + bcc 10bed0 <__cxa_atexit@plt+0xffa9c> │ │ │ │ + ldr r2, [pc, #28] @ 10bedc <__cxa_atexit@plt+0xffaa8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8, r9} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #11 │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ - ldrsheq r7, [lr, #28] │ │ │ │ - strdeq r2, [r9, #12] │ │ │ │ + bicseq lr, sp, r8, asr #5 │ │ │ │ + biceq r9, r8, r4, ror #14 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 102fd0 <__cxa_atexit@plt+0xf6b9c> │ │ │ │ - ldr r7, [pc, #52] @ 102fe4 <__cxa_atexit@plt+0xf6bb0> │ │ │ │ + bhi 10bf28 <__cxa_atexit@plt+0xffaf4> │ │ │ │ + ldr r7, [pc, #52] @ 10bf3c <__cxa_atexit@plt+0xffb08> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq 102fc4 <__cxa_atexit@plt+0xf6b90> │ │ │ │ + beq 10bf1c <__cxa_atexit@plt+0xffae8> │ │ │ │ mov r7, sl │ │ │ │ - b 102ff8 <__cxa_atexit@plt+0xf6bc4> │ │ │ │ + b 10bf50 <__cxa_atexit@plt+0xffb1c> │ │ │ │ ldr r0, [sl] │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 102fe8 <__cxa_atexit@plt+0xf6bb4> │ │ │ │ + ldr r7, [pc, #16] @ 10bf40 <__cxa_atexit@plt+0xffb0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq r2, r9, r8, asr #1 │ │ │ │ - biceq r2, r9, ip, lsr #1 │ │ │ │ + biceq r9, r8, r0, lsr r7 │ │ │ │ + biceq r9, r8, r4, lsl r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r8, r4 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #68 @ 0x44 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1030a8 <__cxa_atexit@plt+0xf6c74> │ │ │ │ + bcc 10c000 <__cxa_atexit@plt+0xffbcc> │ │ │ │ ldr r4, [r7, #3] │ │ │ │ str r4, [sp] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r4, [r7, #11] │ │ │ │ str r4, [sp, #4] │ │ │ │ add ip, r7, #15 │ │ │ │ ldm ip, {r0, r2, r9, sl, ip} │ │ │ │ ldr r4, [r7, #35] @ 0x23 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ str fp, [sp, #8] │ │ │ │ - ldr fp, [pc, #120] @ 1030b8 <__cxa_atexit@plt+0xf6c84> │ │ │ │ + ldr fp, [pc, #120] @ 10c010 <__cxa_atexit@plt+0xffbdc> │ │ │ │ add fp, pc, fp │ │ │ │ str fp, [r3, #4]! │ │ │ │ ldmib r5, {fp, lr} │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r2, [r3, #44] @ 0x2c │ │ │ │ str r9, [r3, #48] @ 0x30 │ │ │ │ str sl, [r3, #52] @ 0x34 │ │ │ │ str ip, [r3, #56] @ 0x38 │ │ │ │ str r4, [r3, #60] @ 0x3c │ │ │ │ str r7, [r3, #64] @ 0x40 │ │ │ │ - ldr r0, [pc, #80] @ 1030bc <__cxa_atexit@plt+0xf6c88> │ │ │ │ + ldr r0, [pc, #80] @ 10c014 <__cxa_atexit@plt+0xffbe0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str fp, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ @@ -252703,145 +261877,145 @@ │ │ │ │ ldr fp, [sp, #8] │ │ │ │ bx r0 │ │ │ │ mov r4, #68 @ 0x44 │ │ │ │ str r4, [r8, #828] @ 0x33c │ │ │ │ mov r4, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd8c │ │ │ │ - bicseq r7, lr, ip, lsl #2 │ │ │ │ - biceq r1, r9, r8, asr #24 │ │ │ │ + ldrsbeq lr, [sp, #24] │ │ │ │ + strheq r9, [r8, #32] │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10312c <__cxa_atexit@plt+0xf6cf8> │ │ │ │ - ldr r2, [pc, #104] @ 103148 <__cxa_atexit@plt+0xf6d14> │ │ │ │ + bhi 10c084 <__cxa_atexit@plt+0xffc50> │ │ │ │ + ldr r2, [pc, #104] @ 10c0a0 <__cxa_atexit@plt+0xffc6c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #96] @ 10314c <__cxa_atexit@plt+0xf6d18> │ │ │ │ + ldr r1, [pc, #96] @ 10c0a4 <__cxa_atexit@plt+0xffc70> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 103134 <__cxa_atexit@plt+0xf6d00> │ │ │ │ - ldr r7, [pc, #68] @ 103150 <__cxa_atexit@plt+0xf6d1c> │ │ │ │ + bhi 10c08c <__cxa_atexit@plt+0xffc58> │ │ │ │ + ldr r7, [pc, #68] @ 10c0a8 <__cxa_atexit@plt+0xffc74> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-16]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 103120 <__cxa_atexit@plt+0xf6cec> │ │ │ │ + beq 10c078 <__cxa_atexit@plt+0xffc44> │ │ │ │ mov r7, r8 │ │ │ │ - b fe2a4 <__cxa_atexit@plt+0xf1e70> │ │ │ │ + b 1071fc <__cxa_atexit@plt+0xfadc8> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 103154 <__cxa_atexit@plt+0xf6d20> │ │ │ │ + ldr r7, [pc, #24] @ 10c0ac <__cxa_atexit@plt+0xffc78> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ - bicseq r6, lr, r8, lsl #25 │ │ │ │ + bicseq sp, sp, r8, lsr #26 │ │ │ │ @ instruction: 0xffffb194 │ │ │ │ - ldrdeq r1, [r9, #180] @ 0xb4 │ │ │ │ + biceq r9, r8, ip, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10318c <__cxa_atexit@plt+0xf6d58> │ │ │ │ - ldr r2, [pc, #28] @ 103198 <__cxa_atexit@plt+0xf6d64> │ │ │ │ + bcc 10c0e4 <__cxa_atexit@plt+0xffcb0> │ │ │ │ + ldr r2, [pc, #28] @ 10c0f0 <__cxa_atexit@plt+0xffcbc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq r6, lr, r8, lsr #24 │ │ │ │ + bicseq sp, sp, r8, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10320c <__cxa_atexit@plt+0xf6dd8> │ │ │ │ - ldr r2, [pc, #112] @ 10322c <__cxa_atexit@plt+0xf6df8> │ │ │ │ + bhi 10c164 <__cxa_atexit@plt+0xffd30> │ │ │ │ + ldr r2, [pc, #112] @ 10c184 <__cxa_atexit@plt+0xffd50> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1031f8 <__cxa_atexit@plt+0xf6dc4> │ │ │ │ + beq 10c150 <__cxa_atexit@plt+0xffd1c> │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r3, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 103218 <__cxa_atexit@plt+0xf6de4> │ │ │ │ - ldr r7, [pc, #76] @ 103230 <__cxa_atexit@plt+0xf6dfc> │ │ │ │ + bhi 10c170 <__cxa_atexit@plt+0xffd3c> │ │ │ │ + ldr r7, [pc, #76] @ 10c188 <__cxa_atexit@plt+0xffd54> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq 103200 <__cxa_atexit@plt+0xf6dcc> │ │ │ │ + beq 10c158 <__cxa_atexit@plt+0xffd24> │ │ │ │ mov r7, r8 │ │ │ │ - b fe578 <__cxa_atexit@plt+0xf2144> │ │ │ │ + b 1074d0 <__cxa_atexit@plt+0xfb09c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 103234 <__cxa_atexit@plt+0xf6e00> │ │ │ │ + ldr r7, [pc, #20] @ 10c18c <__cxa_atexit@plt+0xffd58> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xffffb390 │ │ │ │ - strdeq r1, [r9, #168] @ 0xa8 │ │ │ │ + biceq r9, r8, r0, ror #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ sub r7, r5, #4 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 103278 <__cxa_atexit@plt+0xf6e44> │ │ │ │ - ldr r7, [pc, #52] @ 10328c <__cxa_atexit@plt+0xf6e58> │ │ │ │ + bhi 10c1d0 <__cxa_atexit@plt+0xffd9c> │ │ │ │ + ldr r7, [pc, #52] @ 10c1e4 <__cxa_atexit@plt+0xffdb0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5] │ │ │ │ tst r8, #3 │ │ │ │ - beq 10326c <__cxa_atexit@plt+0xf6e38> │ │ │ │ + beq 10c1c4 <__cxa_atexit@plt+0xffd90> │ │ │ │ mov r7, r8 │ │ │ │ - b fe578 <__cxa_atexit@plt+0xf2144> │ │ │ │ + b 1074d0 <__cxa_atexit@plt+0xfb09c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 103290 <__cxa_atexit@plt+0xf6e5c> │ │ │ │ + ldr r7, [pc, #16] @ 10c1e8 <__cxa_atexit@plt+0xffdb4> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffb31c │ │ │ │ - @ instruction: 0x01c91a98 │ │ │ │ + biceq r9, r8, r0, lsl #2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1032e8 <__cxa_atexit@plt+0xf6eb4> │ │ │ │ + bhi 10c240 <__cxa_atexit@plt+0xffe0c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1032f4 <__cxa_atexit@plt+0xf6ec0> │ │ │ │ - ldr r2, [pc, #64] @ 103304 <__cxa_atexit@plt+0xf6ed0> │ │ │ │ + bcc 10c24c <__cxa_atexit@plt+0xffe18> │ │ │ │ + ldr r2, [pc, #64] @ 10c25c <__cxa_atexit@plt+0xffe28> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ 103308 <__cxa_atexit@plt+0xf6ed4> │ │ │ │ + ldr r1, [pc, #60] @ 10c260 <__cxa_atexit@plt+0xffe2c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -252850,47 +262024,47 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffedc │ │ │ │ - bicseq r6, lr, r8, lsr #21 │ │ │ │ - strdeq r1, [r9, #156] @ 0x9c │ │ │ │ + bicseq sp, sp, r8, asr #22 │ │ │ │ + biceq r9, r8, r4, rrx │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1033d4 <__cxa_atexit@plt+0xf6fa0> │ │ │ │ - ldr r3, [pc, #196] @ 1033f0 <__cxa_atexit@plt+0xf6fbc> │ │ │ │ + bhi 10c32c <__cxa_atexit@plt+0xffef8> │ │ │ │ + ldr r3, [pc, #196] @ 10c348 <__cxa_atexit@plt+0xfff14> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #188] @ 1033f4 <__cxa_atexit@plt+0xf6fc0> │ │ │ │ + ldr r1, [pc, #188] @ 10c34c <__cxa_atexit@plt+0xfff18> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r3, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1033c8 <__cxa_atexit@plt+0xf6f94> │ │ │ │ + beq 10c320 <__cxa_atexit@plt+0xffeec> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 1033dc <__cxa_atexit@plt+0xf6fa8> │ │ │ │ - ldr r8, [pc, #148] @ 1033f8 <__cxa_atexit@plt+0xf6fc4> │ │ │ │ + bcc 10c334 <__cxa_atexit@plt+0xfff00> │ │ │ │ + ldr r8, [pc, #148] @ 10c350 <__cxa_atexit@plt+0xfff1c> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #144] @ 1033fc <__cxa_atexit@plt+0xf6fc8> │ │ │ │ + ldr lr, [pc, #144] @ 10c354 <__cxa_atexit@plt+0xfff20> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r7, #3 │ │ │ │ ldm r7, {r1, r2, r7} │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ str r8, [r6, #4]! │ │ │ │ - ldr r8, [pc, #124] @ 103400 <__cxa_atexit@plt+0xf6fcc> │ │ │ │ + ldr r8, [pc, #124] @ 10c358 <__cxa_atexit@plt+0xfff24> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r6, #8] │ │ │ │ - ldr r9, [pc, #116] @ 103404 <__cxa_atexit@plt+0xf6fd0> │ │ │ │ + ldr r9, [pc, #116] @ 10c35c <__cxa_atexit@plt+0xfff28> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r7, r6 │ │ │ │ str r9, [r7, #12]! │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #24]! │ │ │ │ str r6, [r6, #32] │ │ │ │ str r2, [r6, #36] @ 0x24 │ │ │ │ @@ -252909,39 +262083,39 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - bicseq r6, lr, ip, lsr sl │ │ │ │ + ldrsbeq sp, [sp, #172] @ 0xac │ │ │ │ @ instruction: 0xfffffd64 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - bicseq r6, lr, r0, ror #27 │ │ │ │ - bicseq r6, lr, r0, lsr #23 │ │ │ │ - biceq r1, r9, r0, lsl #18 │ │ │ │ + bicseq sp, sp, ip, lsr #29 │ │ │ │ + bicseq sp, sp, r0, asr #24 │ │ │ │ + biceq r8, r8, r8, ror #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 103490 <__cxa_atexit@plt+0xf705c> │ │ │ │ - ldr r8, [pc, #108] @ 10349c <__cxa_atexit@plt+0xf7068> │ │ │ │ + bcc 10c3e8 <__cxa_atexit@plt+0xfffb4> │ │ │ │ + ldr r8, [pc, #108] @ 10c3f4 <__cxa_atexit@plt+0xfffc0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #104] @ 1034a0 <__cxa_atexit@plt+0xf706c> │ │ │ │ + ldr lr, [pc, #104] @ 10c3f8 <__cxa_atexit@plt+0xfffc4> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r7, #3 │ │ │ │ ldm r7, {r1, r2, r7} │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ str r8, [r3, #4]! │ │ │ │ - ldr r8, [pc, #84] @ 1034a4 <__cxa_atexit@plt+0xf7070> │ │ │ │ + ldr r8, [pc, #84] @ 10c3fc <__cxa_atexit@plt+0xfffc8> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r7, [r3, #8] │ │ │ │ - ldr r9, [pc, #76] @ 1034a8 <__cxa_atexit@plt+0xf7074> │ │ │ │ + ldr r9, [pc, #76] @ 10c400 <__cxa_atexit@plt+0xfffcc> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ mov r7, r3 │ │ │ │ str r9, [r7, #12]! │ │ │ │ mov r0, r3 │ │ │ │ str lr, [r0, #24]! │ │ │ │ str r3, [r3, #32] │ │ │ │ str r2, [r3, #36] @ 0x24 │ │ │ │ @@ -252953,48 +262127,48 @@ │ │ │ │ sub r7, r6, #11 │ │ │ │ bx ip │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc98 │ │ │ │ @ instruction: 0xfffffe60 │ │ │ │ - bicseq r6, lr, r4, lsl sp │ │ │ │ - ldrsbeq r6, [lr, #164] @ 0xa4 │ │ │ │ - biceq r1, r9, r8, asr r8 │ │ │ │ + bicseq sp, sp, r0, ror #27 │ │ │ │ + bicseq sp, sp, r4, ror fp │ │ │ │ + biceq r8, r8, r0, asr #29 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 103584 <__cxa_atexit@plt+0xf7150> │ │ │ │ - ldr r7, [pc, #220] @ 1035ac <__cxa_atexit@plt+0xf7178> │ │ │ │ + bhi 10c4dc <__cxa_atexit@plt+0x1000a8> │ │ │ │ + ldr r7, [pc, #220] @ 10c504 <__cxa_atexit@plt+0x1000d0> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r9, #3 │ │ │ │ - beq 103574 <__cxa_atexit@plt+0xf7140> │ │ │ │ + beq 10c4cc <__cxa_atexit@plt+0x100098> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add lr, r6, #56 @ 0x38 │ │ │ │ cmp r7, lr │ │ │ │ - bcc 103594 <__cxa_atexit@plt+0xf7160> │ │ │ │ + bcc 10c4ec <__cxa_atexit@plt+0x1000b8> │ │ │ │ ldr r7, [r9, #3] │ │ │ │ ldr r3, [r9, #7] │ │ │ │ ldr r1, [r9, #11] │ │ │ │ ldr r0, [r9, #15] │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r0, [r9, #19] │ │ │ │ str r0, [sp] │ │ │ │ add ip, r9, #23 │ │ │ │ ldm ip, {r8, sl, ip} │ │ │ │ str fp, [sp, #8] │ │ │ │ ldr fp, [r9, #35] @ 0x23 │ │ │ │ ldr r2, [r9, #39] @ 0x27 │ │ │ │ - ldr r0, [pc, #144] @ 1035b4 <__cxa_atexit@plt+0xf7180> │ │ │ │ + ldr r0, [pc, #144] @ 10c50c <__cxa_atexit@plt+0x1000d8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r6, #4]! │ │ │ │ - ldr r0, [pc, #136] @ 1035b8 <__cxa_atexit@plt+0xf7184> │ │ │ │ + ldr r0, [pc, #136] @ 10c510 <__cxa_atexit@plt+0x1000dc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r3, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ ldr r0, [sp, #4] │ │ │ │ @@ -253009,51 +262183,51 @@ │ │ │ │ mov r6, lr │ │ │ │ ldr fp, [sp, #8] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 1035b0 <__cxa_atexit@plt+0xf717c> │ │ │ │ + ldr r7, [pc, #36] @ 10c508 <__cxa_atexit@plt+0x1000d4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r0, #56 @ 0x38 │ │ │ │ str r0, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, lr │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - biceq r1, r9, ip, lsl fp │ │ │ │ + biceq r9, r8, r4, lsl #3 │ │ │ │ @ instruction: 0xfffffdf0 │ │ │ │ - bicseq r6, lr, r8, asr #24 │ │ │ │ - biceq r1, r9, ip, asr #14 │ │ │ │ + bicseq sp, sp, r4, lsl sp │ │ │ │ + strheq r8, [r8, #212] @ 0xd4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 103658 <__cxa_atexit@plt+0xf7224> │ │ │ │ + bcc 10c5b0 <__cxa_atexit@plt+0x10017c> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ str r0, [sp] │ │ │ │ ldr r0, [r7, #15] │ │ │ │ str r0, [sp, #4] │ │ │ │ add ip, r7, #19 │ │ │ │ ldm ip, {r8, r9, sl, ip} │ │ │ │ str fp, [sp, #8] │ │ │ │ ldr fp, [r7, #35] @ 0x23 │ │ │ │ ldr r7, [r7, #39] @ 0x27 │ │ │ │ - ldr lr, [pc, #84] @ 103664 <__cxa_atexit@plt+0xf7230> │ │ │ │ + ldr lr, [pc, #84] @ 10c5bc <__cxa_atexit@plt+0x100188> │ │ │ │ add lr, pc, lr │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr lr, [pc, #76] @ 103668 <__cxa_atexit@plt+0xf7234> │ │ │ │ + ldr lr, [pc, #76] @ 10c5c0 <__cxa_atexit@plt+0x10018c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r1, [r3, #20] │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r3, #24] │ │ │ │ @@ -253066,276 +262240,276 @@ │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr fp, [sp, #8] │ │ │ │ bx r0 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd04 │ │ │ │ - bicseq r6, lr, ip, asr fp │ │ │ │ + bicseq sp, sp, r8, lsr #24 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1036dc <__cxa_atexit@plt+0xf72a8> │ │ │ │ - ldr lr, [pc, #92] @ 1036e8 <__cxa_atexit@plt+0xf72b4> │ │ │ │ + bhi 10c634 <__cxa_atexit@plt+0x100200> │ │ │ │ + ldr lr, [pc, #92] @ 10c640 <__cxa_atexit@plt+0x10020c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #80] @ 1036ec <__cxa_atexit@plt+0xf72b8> │ │ │ │ + ldr r1, [pc, #80] @ 10c644 <__cxa_atexit@plt+0x100210> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 1036bc <__cxa_atexit@plt+0xf7288> │ │ │ │ + beq 10c614 <__cxa_atexit@plt+0x1001e0> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1036c8 <__cxa_atexit@plt+0xf7294> │ │ │ │ + bne 10c620 <__cxa_atexit@plt+0x1001ec> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - ldrsbeq r6, [lr, #104] @ 0x68 │ │ │ │ + bicseq sp, sp, r8, ror r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10370c <__cxa_atexit@plt+0xf72d8> │ │ │ │ + bne 10c664 <__cxa_atexit@plt+0x100230> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 103750 <__cxa_atexit@plt+0xf731c> │ │ │ │ + bhi 10c6a8 <__cxa_atexit@plt+0x100274> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ 103758 <__cxa_atexit@plt+0xf7324> │ │ │ │ + ldr r2, [pc, #20] @ 10c6b0 <__cxa_atexit@plt+0x10027c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 1037a4 <__cxa_atexit@plt+0xf7370> │ │ │ │ + b 10c6fc <__cxa_atexit@plt+0x1002c8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r6, lr, r0, lsr r6 │ │ │ │ + ldrsbeq sp, [sp, #96] @ 0x60 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10378c <__cxa_atexit@plt+0xf7358> │ │ │ │ + bhi 10c6e4 <__cxa_atexit@plt+0x1002b0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ 103794 <__cxa_atexit@plt+0xf7360> │ │ │ │ + ldr r2, [pc, #20] @ 10c6ec <__cxa_atexit@plt+0x1002b8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b 1037a4 <__cxa_atexit@plt+0xf7370> │ │ │ │ + b 10c6fc <__cxa_atexit@plt+0x1002c8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsheq r6, [lr, #84] @ 0x54 │ │ │ │ + @ instruction: 0x01ddd694 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 103824 <__cxa_atexit@plt+0xf73f0> │ │ │ │ - ldr r3, [pc, #124] @ 103834 <__cxa_atexit@plt+0xf7400> │ │ │ │ + bhi 10c77c <__cxa_atexit@plt+0x100348> │ │ │ │ + ldr r3, [pc, #124] @ 10c78c <__cxa_atexit@plt+0x100358> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-8]! │ │ │ │ str r8, [r7, #4] │ │ │ │ ands r3, r9, #3 │ │ │ │ - beq 1037f8 <__cxa_atexit@plt+0xf73c4> │ │ │ │ + beq 10c750 <__cxa_atexit@plt+0x10031c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103808 <__cxa_atexit@plt+0xf73d4> │ │ │ │ - ldr r3, [pc, #92] @ 103838 <__cxa_atexit@plt+0xf7404> │ │ │ │ + bne 10c760 <__cxa_atexit@plt+0x10032c> │ │ │ │ + ldr r3, [pc, #92] @ 10c790 <__cxa_atexit@plt+0x10035c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r9, #2] │ │ │ │ ldr r2, [r9, #6] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10381c <__cxa_atexit@plt+0xf73e8> │ │ │ │ - b 1038ac <__cxa_atexit@plt+0xf7478> │ │ │ │ + beq 10c774 <__cxa_atexit@plt+0x100340> │ │ │ │ + b 10c804 <__cxa_atexit@plt+0x1003d0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 103840 <__cxa_atexit@plt+0xf740c> │ │ │ │ + ldr r7, [pc, #48] @ 10c798 <__cxa_atexit@plt+0x100364> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10383c <__cxa_atexit@plt+0xf7408> │ │ │ │ + ldr r7, [pc, #16] @ 10c794 <__cxa_atexit@plt+0x100360> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - strheq r1, [r9, #140] @ 0x8c │ │ │ │ - bicseq r6, lr, r8, asr r5 │ │ │ │ + biceq r8, r8, r4, lsr #30 │ │ │ │ + ldrsheq sp, [sp, #88] @ 0x58 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103880 <__cxa_atexit@plt+0xf744c> │ │ │ │ + bne 10c7d8 <__cxa_atexit@plt+0x1003a4> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ 10389c <__cxa_atexit@plt+0xf7468> │ │ │ │ + ldr r2, [pc, #48] @ 10c7f4 <__cxa_atexit@plt+0x1003c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 103894 <__cxa_atexit@plt+0xf7460> │ │ │ │ - b 1038ac <__cxa_atexit@plt+0xf7478> │ │ │ │ - ldr r7, [pc, #24] @ 1038a0 <__cxa_atexit@plt+0xf746c> │ │ │ │ + beq 10c7ec <__cxa_atexit@plt+0x1003b8> │ │ │ │ + b 10c804 <__cxa_atexit@plt+0x1003d0> │ │ │ │ + ldr r7, [pc, #24] @ 10c7f8 <__cxa_atexit@plt+0x1003c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - bicseq r6, lr, r0, ror #9 │ │ │ │ + bicseq sp, sp, r0, lsl #11 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr lr, [r5, #4] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103908 <__cxa_atexit@plt+0xf74d4> │ │ │ │ + bne 10c860 <__cxa_atexit@plt+0x10042c> │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 1039a4 <__cxa_atexit@plt+0xf7570> │ │ │ │ - ldr r2, [pc, #244] @ 1039cc <__cxa_atexit@plt+0xf7598> │ │ │ │ + bcc 10c8fc <__cxa_atexit@plt+0x1004c8> │ │ │ │ + ldr r2, [pc, #244] @ 10c924 <__cxa_atexit@plt+0x1004f0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #232] @ 1039d0 <__cxa_atexit@plt+0xf759c> │ │ │ │ + ldr r2, [pc, #232] @ 10c928 <__cxa_atexit@plt+0x1004f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r1, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r3, r6, #72 @ 0x48 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 1039ac <__cxa_atexit@plt+0xf7578> │ │ │ │ - ldr r2, [pc, #160] @ 1039bc <__cxa_atexit@plt+0xf7588> │ │ │ │ + bcc 10c904 <__cxa_atexit@plt+0x1004d0> │ │ │ │ + ldr r2, [pc, #160] @ 10c914 <__cxa_atexit@plt+0x1004e0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r7, #3] │ │ │ │ ldr r8, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r0, [r7, #15] │ │ │ │ ldr ip, [r7, #19] │ │ │ │ ldr r7, [r7, #23] │ │ │ │ str r2, [r6, #4]! │ │ │ │ sub r2, r3, #35 @ 0x23 │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ mov r0, r6 │ │ │ │ - ldr r1, [pc, #112] @ 1039c0 <__cxa_atexit@plt+0xf758c> │ │ │ │ + ldr r1, [pc, #112] @ 10c918 <__cxa_atexit@plt+0x1004e4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r0, #16]! │ │ │ │ str r7, [r6, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #100] @ 1039c4 <__cxa_atexit@plt+0xf7590> │ │ │ │ + ldr r1, [pc, #100] @ 10c91c <__cxa_atexit@plt+0x1004e8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ str r2, [r6, #64] @ 0x40 │ │ │ │ str r0, [r6, #68] @ 0x44 │ │ │ │ str r6, [r6, #24] │ │ │ │ str lr, [r6, #28] │ │ │ │ - ldr r7, [pc, #76] @ 1039c8 <__cxa_atexit@plt+0xf7594> │ │ │ │ + ldr r7, [pc, #76] @ 10c920 <__cxa_atexit@plt+0x1004ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #32] │ │ │ │ str sl, [r6, #36] @ 0x24 │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r9, [r6, #44] @ 0x2c │ │ │ │ str r6, [r6, #48] @ 0x30 │ │ │ │ str ip, [r6, #52] @ 0x34 │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ - b 1039b0 <__cxa_atexit@plt+0xf757c> │ │ │ │ + b 10c908 <__cxa_atexit@plt+0x1004d4> │ │ │ │ mov r6, #72 @ 0x48 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd54 │ │ │ │ @ instruction: 0xfffffdd4 │ │ │ │ - bicseq r6, lr, ip, lsr r4 │ │ │ │ - @ instruction: 0x01de6898 │ │ │ │ + ldrsbeq sp, [sp, #76] @ 0x4c │ │ │ │ + bicseq sp, sp, r4, ror #18 │ │ │ │ @ instruction: 0xfffffe88 │ │ │ │ - ldrheq r6, [lr, #68] @ 0x44 │ │ │ │ + bicseq sp, sp, r4, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 103a0c <__cxa_atexit@plt+0xf75d8> │ │ │ │ - ldr r2, [pc, #36] @ 103a14 <__cxa_atexit@plt+0xf75e0> │ │ │ │ + bhi 10c964 <__cxa_atexit@plt+0x100530> │ │ │ │ + ldr r2, [pc, #36] @ 10c96c <__cxa_atexit@plt+0x100538> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ 103a18 <__cxa_atexit@plt+0xf75e4> │ │ │ │ + ldr r5, [pc, #28] @ 10c970 <__cxa_atexit@plt+0x10053c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 1037a4 <__cxa_atexit@plt+0xf7370> │ │ │ │ + b 10c6fc <__cxa_atexit@plt+0x1002c8> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r6, lr, r4, lsl #7 │ │ │ │ - ldrheq r6, [lr, #76] @ 0x4c │ │ │ │ + bicseq sp, sp, r4, lsr #8 │ │ │ │ + bicseq sp, sp, ip, asr r5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 103abc <__cxa_atexit@plt+0xf7688> │ │ │ │ - ldr r7, [pc, #168] @ 103ae4 <__cxa_atexit@plt+0xf76b0> │ │ │ │ + bhi 10ca14 <__cxa_atexit@plt+0x1005e0> │ │ │ │ + ldr r7, [pc, #168] @ 10ca3c <__cxa_atexit@plt+0x100608> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq 103aac <__cxa_atexit@plt+0xf7678> │ │ │ │ + beq 10ca04 <__cxa_atexit@plt+0x1005d0> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #36 @ 0x24 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 103acc <__cxa_atexit@plt+0xf7698> │ │ │ │ - ldr lr, [pc, #140] @ 103aec <__cxa_atexit@plt+0xf76b8> │ │ │ │ + bcc 10ca24 <__cxa_atexit@plt+0x1005f0> │ │ │ │ + ldr lr, [pc, #140] @ 10ca44 <__cxa_atexit@plt+0x100610> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #3] │ │ │ │ ldr r1, [r8, #7] │ │ │ │ ldr r7, [r8, #11] │ │ │ │ ldr r0, [r8, #15] │ │ │ │ ldr r8, [r8, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr ip, [r5] │ │ │ │ - ldr lr, [pc, #108] @ 103af0 <__cxa_atexit@plt+0xf76bc> │ │ │ │ + ldr lr, [pc, #108] @ 10ca48 <__cxa_atexit@plt+0x100614> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r3, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r0, [r6, #28] │ │ │ │ @@ -253343,1091 +262517,1091 @@ │ │ │ │ sub r7, r2, #19 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 103ae8 <__cxa_atexit@plt+0xf76b4> │ │ │ │ + ldr r7, [pc, #36] @ 10ca40 <__cxa_atexit@plt+0x10060c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #36 @ 0x24 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ - biceq r1, r9, r8, lsr #12 │ │ │ │ + @ instruction: 0x01c88c90 │ │ │ │ @ instruction: 0xffffff78 │ │ │ │ - bicseq r6, lr, r0, lsr #15 │ │ │ │ + bicseq sp, sp, ip, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #36 @ 0x24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 103b60 <__cxa_atexit@plt+0xf772c> │ │ │ │ - ldr lr, [pc, #84] @ 103b6c <__cxa_atexit@plt+0xf7738> │ │ │ │ + bcc 10cab8 <__cxa_atexit@plt+0x100684> │ │ │ │ + ldr lr, [pc, #84] @ 10cac4 <__cxa_atexit@plt+0x100690> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #4]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ - ldr lr, [pc, #52] @ 103b70 <__cxa_atexit@plt+0xf773c> │ │ │ │ + ldr lr, [pc, #52] @ 10cac8 <__cxa_atexit@plt+0x100694> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r3, #8] │ │ │ │ str lr, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ str r2, [r3, #20] │ │ │ │ str r0, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r7, [r3, #32] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #36 @ 0x24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffec0 │ │ │ │ - bicseq r6, lr, r8, ror #13 │ │ │ │ - biceq r1, r9, r8, lsr #11 │ │ │ │ + ldrheq sp, [sp, #116] @ 0x74 │ │ │ │ + biceq r8, r8, r0, lsl ip │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 103c24 <__cxa_atexit@plt+0xf77f0> │ │ │ │ - ldr r7, [pc, #156] @ 103c34 <__cxa_atexit@plt+0xf7800> │ │ │ │ + bhi 10cb7c <__cxa_atexit@plt+0x100748> │ │ │ │ + ldr r7, [pc, #156] @ 10cb8c <__cxa_atexit@plt+0x100758> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 103bdc <__cxa_atexit@plt+0xf77a8> │ │ │ │ + beq 10cb34 <__cxa_atexit@plt+0x100700> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 103bec <__cxa_atexit@plt+0xf77b8> │ │ │ │ - ldr r2, [pc, #132] @ 103c38 <__cxa_atexit@plt+0xf7804> │ │ │ │ + bne 10cb44 <__cxa_atexit@plt+0x100710> │ │ │ │ + ldr r2, [pc, #132] @ 10cb90 <__cxa_atexit@plt+0x10075c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #6] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 103bfc <__cxa_atexit@plt+0xf77c8> │ │ │ │ + beq 10cb54 <__cxa_atexit@plt+0x100720> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 103c10 <__cxa_atexit@plt+0xf77dc> │ │ │ │ + bne 10cb68 <__cxa_atexit@plt+0x100734> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ 103c48 <__cxa_atexit@plt+0xf7814> │ │ │ │ + ldr r7, [pc, #84] @ 10cba0 <__cxa_atexit@plt+0x10076c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 103c40 <__cxa_atexit@plt+0xf780c> │ │ │ │ + ldr r7, [pc, #60] @ 10cb98 <__cxa_atexit@plt+0x100764> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 103c3c <__cxa_atexit@plt+0xf7808> │ │ │ │ + ldr r7, [pc, #36] @ 10cb94 <__cxa_atexit@plt+0x100760> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 103c44 <__cxa_atexit@plt+0xf7810> │ │ │ │ + ldr r7, [pc, #24] @ 10cb9c <__cxa_atexit@plt+0x100768> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ - bicseq r6, lr, r4, asr #3 │ │ │ │ - bicseq r6, lr, r4, lsl r2 │ │ │ │ - biceq r1, r9, r8, lsl #10 │ │ │ │ - bicseq r6, lr, r4, lsr r6 │ │ │ │ - ldrdeq r1, [r9, #68] @ 0x44 │ │ │ │ + bicseq sp, sp, r4, ror #4 │ │ │ │ + ldrheq sp, [sp, #36] @ 0x24 │ │ │ │ + biceq r8, r8, r0, ror fp │ │ │ │ + bicseq sp, sp, r0, lsl #14 │ │ │ │ + biceq r8, r8, ip, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103c90 <__cxa_atexit@plt+0xf785c> │ │ │ │ - ldr r3, [pc, #96] @ 103ccc <__cxa_atexit@plt+0xf7898> │ │ │ │ + bne 10cbe8 <__cxa_atexit@plt+0x1007b4> │ │ │ │ + ldr r3, [pc, #96] @ 10cc24 <__cxa_atexit@plt+0x1007f0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 103ca4 <__cxa_atexit@plt+0xf7870> │ │ │ │ + beq 10cbfc <__cxa_atexit@plt+0x1007c8> │ │ │ │ cmp r3, #0 │ │ │ │ - bne 103cb8 <__cxa_atexit@plt+0xf7884> │ │ │ │ + bne 10cc10 <__cxa_atexit@plt+0x1007dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 103cd8 <__cxa_atexit@plt+0xf78a4> │ │ │ │ + ldr r7, [pc, #64] @ 10cc30 <__cxa_atexit@plt+0x1007fc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 103cd4 <__cxa_atexit@plt+0xf78a0> │ │ │ │ + ldr r7, [pc, #40] @ 10cc2c <__cxa_atexit@plt+0x1007f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 103cd0 <__cxa_atexit@plt+0xf789c> │ │ │ │ + ldr r7, [pc, #16] @ 10cc28 <__cxa_atexit@plt+0x1007f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - bicseq r6, lr, ip, lsl r1 │ │ │ │ - bicseq r6, lr, ip, ror #2 │ │ │ │ - @ instruction: 0x01de6590 │ │ │ │ + ldrheq sp, [sp, #28] │ │ │ │ + bicseq sp, sp, ip, lsl #4 │ │ │ │ + bicseq sp, sp, ip, asr r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 103d10 <__cxa_atexit@plt+0xf78dc> │ │ │ │ + ldr r2, [pc, #36] @ 10cc68 <__cxa_atexit@plt+0x100834> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 103d14 <__cxa_atexit@plt+0xf78e0> │ │ │ │ + ldr r3, [pc, #32] @ 10cc6c <__cxa_atexit@plt+0x100838> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r6, lr, ip, lsr #2 │ │ │ │ - bicseq r6, lr, r8, ror #1 │ │ │ │ - biceq r1, r9, r4, lsl #8 │ │ │ │ + bicseq sp, sp, ip, asr #3 │ │ │ │ + bicseq sp, sp, r8, lsl #3 │ │ │ │ + biceq r8, r8, ip, ror #20 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 103d98 <__cxa_atexit@plt+0xf7964> │ │ │ │ - ldr r7, [pc, #108] @ 103dac <__cxa_atexit@plt+0xf7978> │ │ │ │ + bhi 10ccf0 <__cxa_atexit@plt+0x1008bc> │ │ │ │ + ldr r7, [pc, #108] @ 10cd04 <__cxa_atexit@plt+0x1008d0> │ │ │ │ add r7, pc, r7 │ │ │ │ stmdb r3, {r7, r9} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 103d70 <__cxa_atexit@plt+0xf793c> │ │ │ │ + beq 10ccc8 <__cxa_atexit@plt+0x100894> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 103d7c <__cxa_atexit@plt+0xf7948> │ │ │ │ - ldr r3, [pc, #84] @ 103db0 <__cxa_atexit@plt+0xf797c> │ │ │ │ + bne 10ccd4 <__cxa_atexit@plt+0x1008a0> │ │ │ │ + ldr r3, [pc, #84] @ 10cd08 <__cxa_atexit@plt+0x1008d4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #6] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 103d90 <__cxa_atexit@plt+0xf795c> │ │ │ │ - b 103e20 <__cxa_atexit@plt+0xf79ec> │ │ │ │ + beq 10cce8 <__cxa_atexit@plt+0x1008b4> │ │ │ │ + b 10cd78 <__cxa_atexit@plt+0x100944> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 103db8 <__cxa_atexit@plt+0xf7984> │ │ │ │ + ldr r7, [pc, #52] @ 10cd10 <__cxa_atexit@plt+0x1008dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 103db4 <__cxa_atexit@plt+0xf7980> │ │ │ │ + ldr r7, [pc, #20] @ 10cd0c <__cxa_atexit@plt+0x1008d8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - @ instruction: 0x01c9139c │ │ │ │ - bicseq r6, lr, r4, lsr #9 │ │ │ │ - biceq r1, r9, r4, ror #6 │ │ │ │ + biceq r8, r8, r4, lsl #20 │ │ │ │ + bicseq sp, sp, r0, ror r5 │ │ │ │ + biceq r8, r8, ip, asr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103df0 <__cxa_atexit@plt+0xf79bc> │ │ │ │ - ldr r3, [pc, #48] @ 103e0c <__cxa_atexit@plt+0xf79d8> │ │ │ │ + bne 10cd48 <__cxa_atexit@plt+0x100914> │ │ │ │ + ldr r3, [pc, #48] @ 10cd64 <__cxa_atexit@plt+0x100930> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 103e04 <__cxa_atexit@plt+0xf79d0> │ │ │ │ - b 103e20 <__cxa_atexit@plt+0xf79ec> │ │ │ │ - ldr r7, [pc, #24] @ 103e10 <__cxa_atexit@plt+0xf79dc> │ │ │ │ + beq 10cd5c <__cxa_atexit@plt+0x100928> │ │ │ │ + b 10cd78 <__cxa_atexit@plt+0x100944> │ │ │ │ + ldr r7, [pc, #24] @ 10cd68 <__cxa_atexit@plt+0x100934> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r6, lr, r0, lsr r4 │ │ │ │ - biceq r1, r9, ip, lsl #6 │ │ │ │ + ldrsheq sp, [sp, #76] @ 0x4c │ │ │ │ + biceq r8, r8, r4, ror r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ and r1, r2, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 103e84 <__cxa_atexit@plt+0xf7a50> │ │ │ │ - ldr r3, [pc, #248] @ 103f38 <__cxa_atexit@plt+0xf7b04> │ │ │ │ + bne 10cddc <__cxa_atexit@plt+0x1009a8> │ │ │ │ + ldr r3, [pc, #248] @ 10ce90 <__cxa_atexit@plt+0x100a5c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r2, #2] │ │ │ │ stm r5, {r3, r8} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 103ee4 <__cxa_atexit@plt+0xf7ab0> │ │ │ │ + beq 10ce3c <__cxa_atexit@plt+0x100a08> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103ed0 <__cxa_atexit@plt+0xf7a9c> │ │ │ │ - ldr r3, [pc, #220] @ 103f3c <__cxa_atexit@plt+0xf7b08> │ │ │ │ + bne 10ce28 <__cxa_atexit@plt+0x1009f4> │ │ │ │ + ldr r3, [pc, #220] @ 10ce94 <__cxa_atexit@plt+0x100a60> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 103ee4 <__cxa_atexit@plt+0xf7ab0> │ │ │ │ + beq 10ce3c <__cxa_atexit@plt+0x100a08> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103f14 <__cxa_atexit@plt+0xf7ae0> │ │ │ │ + bne 10ce6c <__cxa_atexit@plt+0x100a38> │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ - ldr r2, [pc, #156] @ 103f28 <__cxa_atexit@plt+0xf7af4> │ │ │ │ + ldr r2, [pc, #156] @ 10ce80 <__cxa_atexit@plt+0x100a4c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 103ec4 <__cxa_atexit@plt+0xf7a90> │ │ │ │ + beq 10ce1c <__cxa_atexit@plt+0x1009e8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 103ed0 <__cxa_atexit@plt+0xf7a9c> │ │ │ │ - ldr r2, [pc, #132] @ 103f2c <__cxa_atexit@plt+0xf7af8> │ │ │ │ + bne 10ce28 <__cxa_atexit@plt+0x1009f4> │ │ │ │ + ldr r2, [pc, #132] @ 10ce84 <__cxa_atexit@plt+0x100a50> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 103eec <__cxa_atexit@plt+0xf7ab8> │ │ │ │ + beq 10ce44 <__cxa_atexit@plt+0x100a10> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 103f00 <__cxa_atexit@plt+0xf7acc> │ │ │ │ + bne 10ce58 <__cxa_atexit@plt+0x100a24> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #104] @ 103f40 <__cxa_atexit@plt+0xf7b0c> │ │ │ │ + ldr r7, [pc, #104] @ 10ce98 <__cxa_atexit@plt+0x100a64> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 103f34 <__cxa_atexit@plt+0xf7b00> │ │ │ │ + ldr r7, [pc, #64] @ 10ce8c <__cxa_atexit@plt+0x100a58> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 103f30 <__cxa_atexit@plt+0xf7afc> │ │ │ │ + ldr r7, [pc, #40] @ 10ce88 <__cxa_atexit@plt+0x100a54> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 103f44 <__cxa_atexit@plt+0xf7b10> │ │ │ │ + ldr r7, [pc, #40] @ 10ce9c <__cxa_atexit@plt+0x100a68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - ldrheq r6, [lr, #24] │ │ │ │ - ldrsbeq r6, [lr, #16] │ │ │ │ + bicseq sp, sp, ip, lsr #2 │ │ │ │ + bicseq sp, sp, r8, lsr r1 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0, ror r1 │ │ │ │ - bicseq r6, lr, r0, asr r3 │ │ │ │ - bicseq r6, lr, ip, lsr #3 │ │ │ │ - ldrdeq r1, [r9, #24] │ │ │ │ + bicseq sp, sp, ip, lsl r4 │ │ │ │ + bicseq sp, sp, r4, lsl r1 │ │ │ │ + biceq r8, r8, r0, asr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103f90 <__cxa_atexit@plt+0xf7b5c> │ │ │ │ - ldr r3, [pc, #88] @ 103fc0 <__cxa_atexit@plt+0xf7b8c> │ │ │ │ + bne 10cee8 <__cxa_atexit@plt+0x100ab4> │ │ │ │ + ldr r3, [pc, #88] @ 10cf18 <__cxa_atexit@plt+0x100ae4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 103fa4 <__cxa_atexit@plt+0xf7b70> │ │ │ │ + beq 10cefc <__cxa_atexit@plt+0x100ac8> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103fac <__cxa_atexit@plt+0xf7b78> │ │ │ │ + bne 10cf04 <__cxa_atexit@plt+0x100ad0> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ - ldr r7, [pc, #44] @ 103fc4 <__cxa_atexit@plt+0xf7b90> │ │ │ │ + ldr r7, [pc, #44] @ 10cf1c <__cxa_atexit@plt+0x100ae8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 103fc8 <__cxa_atexit@plt+0xf7b94> │ │ │ │ + ldr r7, [pc, #20] @ 10cf20 <__cxa_atexit@plt+0x100aec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - @ instruction: 0x01de6290 │ │ │ │ - bicseq r6, lr, r4, lsl r1 │ │ │ │ + bicseq sp, sp, ip, asr r3 │ │ │ │ + bicseq sp, sp, ip, ror r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 103ff0 <__cxa_atexit@plt+0xf7bbc> │ │ │ │ + bne 10cf48 <__cxa_atexit@plt+0x100b14> │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r9, [r7, #2] │ │ │ │ add r5, r5, #8 │ │ │ │ b 1b88768 <__cxa_atexit@plt+0x1b7c334> │ │ │ │ - ldr r7, [pc, #12] @ 104004 <__cxa_atexit@plt+0xf7bd0> │ │ │ │ + ldr r7, [pc, #12] @ 10cf5c <__cxa_atexit@plt+0x100b28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #3 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r6, [lr] │ │ │ │ - biceq r1, r9, r8, lsl r1 │ │ │ │ + bicseq sp, sp, r8, lsr r0 │ │ │ │ + biceq r8, r8, r0, lsl #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10404c <__cxa_atexit@plt+0xf7c18> │ │ │ │ - ldr r3, [pc, #96] @ 104088 <__cxa_atexit@plt+0xf7c54> │ │ │ │ + bne 10cfa4 <__cxa_atexit@plt+0x100b70> │ │ │ │ + ldr r3, [pc, #96] @ 10cfe0 <__cxa_atexit@plt+0x100bac> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 104060 <__cxa_atexit@plt+0xf7c2c> │ │ │ │ + beq 10cfb8 <__cxa_atexit@plt+0x100b84> │ │ │ │ cmp r3, #0 │ │ │ │ - bne 104074 <__cxa_atexit@plt+0xf7c40> │ │ │ │ + bne 10cfcc <__cxa_atexit@plt+0x100b98> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 104094 <__cxa_atexit@plt+0xf7c60> │ │ │ │ + ldr r7, [pc, #64] @ 10cfec <__cxa_atexit@plt+0x100bb8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 104090 <__cxa_atexit@plt+0xf7c5c> │ │ │ │ + ldr r7, [pc, #40] @ 10cfe8 <__cxa_atexit@plt+0x100bb4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10408c <__cxa_atexit@plt+0xf7c58> │ │ │ │ + ldr r7, [pc, #16] @ 10cfe4 <__cxa_atexit@plt+0x100bb0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - bicseq r6, lr, r4, asr #32 │ │ │ │ - bicseq r6, lr, ip, asr r0 │ │ │ │ - ldrsbeq r6, [lr, #20] │ │ │ │ + ldrheq ip, [sp, #248] @ 0xf8 │ │ │ │ + bicseq ip, sp, r4, asr #31 │ │ │ │ + bicseq sp, sp, r0, lsr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 1040cc <__cxa_atexit@plt+0xf7c98> │ │ │ │ + ldr r2, [pc, #36] @ 10d024 <__cxa_atexit@plt+0x100bf0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 1040d0 <__cxa_atexit@plt+0xf7c9c> │ │ │ │ + ldr r3, [pc, #32] @ 10d028 <__cxa_atexit@plt+0x100bf4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r6, lr, ip, lsl r0 │ │ │ │ - bicseq r6, lr, r0, lsl r0 │ │ │ │ - strheq r1, [r9, #4] │ │ │ │ + bicseq ip, sp, r4, lsl #31 │ │ │ │ + bicseq ip, sp, r4, lsl #31 │ │ │ │ + biceq r8, r8, ip, lsl r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 10412c <__cxa_atexit@plt+0xf7cf8> │ │ │ │ + bhi 10d084 <__cxa_atexit@plt+0x100c50> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 104124 <__cxa_atexit@plt+0xf7cf0> │ │ │ │ - ldr r3, [pc, #44] @ 104134 <__cxa_atexit@plt+0xf7d00> │ │ │ │ + beq 10d07c <__cxa_atexit@plt+0x100c48> │ │ │ │ + ldr r3, [pc, #44] @ 10d08c <__cxa_atexit@plt+0x100c58> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 104138 <__cxa_atexit@plt+0xf7d04> │ │ │ │ + ldr r2, [pc, #40] @ 10d090 <__cxa_atexit@plt+0x100c5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r1, r9, r4, ror r0 │ │ │ │ - bicseq r5, lr, r4, asr ip │ │ │ │ - biceq r1, r9, r8, rrx │ │ │ │ + ldrdeq r8, [r8, #108] @ 0x6c │ │ │ │ + ldrsheq ip, [sp, #196] @ 0xc4 │ │ │ │ + ldrdeq r8, [r8, #96] @ 0x60 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1041ec <__cxa_atexit@plt+0xf7db8> │ │ │ │ - ldr r7, [pc, #156] @ 1041fc <__cxa_atexit@plt+0xf7dc8> │ │ │ │ + bhi 10d144 <__cxa_atexit@plt+0x100d10> │ │ │ │ + ldr r7, [pc, #156] @ 10d154 <__cxa_atexit@plt+0x100d20> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 1041a4 <__cxa_atexit@plt+0xf7d70> │ │ │ │ + beq 10d0fc <__cxa_atexit@plt+0x100cc8> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 1041b4 <__cxa_atexit@plt+0xf7d80> │ │ │ │ - ldr r2, [pc, #132] @ 104200 <__cxa_atexit@plt+0xf7dcc> │ │ │ │ + bne 10d10c <__cxa_atexit@plt+0x100cd8> │ │ │ │ + ldr r2, [pc, #132] @ 10d158 <__cxa_atexit@plt+0x100d24> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #10] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 1041c4 <__cxa_atexit@plt+0xf7d90> │ │ │ │ + beq 10d11c <__cxa_atexit@plt+0x100ce8> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 1041d8 <__cxa_atexit@plt+0xf7da4> │ │ │ │ + bne 10d130 <__cxa_atexit@plt+0x100cfc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #84] @ 104210 <__cxa_atexit@plt+0xf7ddc> │ │ │ │ + ldr r7, [pc, #84] @ 10d168 <__cxa_atexit@plt+0x100d34> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 104208 <__cxa_atexit@plt+0xf7dd4> │ │ │ │ + ldr r7, [pc, #60] @ 10d160 <__cxa_atexit@plt+0x100d2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 104204 <__cxa_atexit@plt+0xf7dd0> │ │ │ │ + ldr r7, [pc, #36] @ 10d15c <__cxa_atexit@plt+0x100d28> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 10420c <__cxa_atexit@plt+0xf7dd8> │ │ │ │ + ldr r7, [pc, #24] @ 10d164 <__cxa_atexit@plt+0x100d30> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -ip │ │ │ │ andeq r0, r0, ip, lsr #2 │ │ │ │ - bicseq r5, lr, r8, lsr ip │ │ │ │ - bicseq r5, lr, r0, lsl ip │ │ │ │ - biceq r0, r9, r8, asr #31 │ │ │ │ - bicseq r6, lr, r0, ror r0 │ │ │ │ - strexbeq r0, r4, [r9] │ │ │ │ + ldrsbeq ip, [sp, #200] @ 0xc8 │ │ │ │ + ldrheq ip, [sp, #192] @ 0xc0 │ │ │ │ + biceq r8, r8, r0, lsr r6 │ │ │ │ + bicseq sp, sp, ip, lsr r1 │ │ │ │ + strdeq r8, [r8, #92] @ 0x5c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 104258 <__cxa_atexit@plt+0xf7e24> │ │ │ │ - ldr r3, [pc, #96] @ 104294 <__cxa_atexit@plt+0xf7e60> │ │ │ │ + bne 10d1b0 <__cxa_atexit@plt+0x100d7c> │ │ │ │ + ldr r3, [pc, #96] @ 10d1ec <__cxa_atexit@plt+0x100db8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #10] │ │ │ │ str r3, [r5] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 10426c <__cxa_atexit@plt+0xf7e38> │ │ │ │ + beq 10d1c4 <__cxa_atexit@plt+0x100d90> │ │ │ │ cmp r3, #0 │ │ │ │ - bne 104280 <__cxa_atexit@plt+0xf7e4c> │ │ │ │ + bne 10d1d8 <__cxa_atexit@plt+0x100da4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 1042a0 <__cxa_atexit@plt+0xf7e6c> │ │ │ │ + ldr r7, [pc, #64] @ 10d1f8 <__cxa_atexit@plt+0x100dc4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 10429c <__cxa_atexit@plt+0xf7e68> │ │ │ │ + ldr r7, [pc, #40] @ 10d1f4 <__cxa_atexit@plt+0x100dc0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 104298 <__cxa_atexit@plt+0xf7e64> │ │ │ │ + ldr r7, [pc, #16] @ 10d1f0 <__cxa_atexit@plt+0x100dbc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - @ instruction: 0x01de5b90 │ │ │ │ - bicseq r5, lr, r8, ror #22 │ │ │ │ - bicseq r5, lr, ip, asr #31 │ │ │ │ + bicseq ip, sp, r0, lsr ip │ │ │ │ + bicseq ip, sp, r8, lsl #24 │ │ │ │ + @ instruction: 0x01ddd098 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 1042d8 <__cxa_atexit@plt+0xf7ea4> │ │ │ │ + ldr r2, [pc, #36] @ 10d230 <__cxa_atexit@plt+0x100dfc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 1042dc <__cxa_atexit@plt+0xf7ea8> │ │ │ │ + ldr r3, [pc, #32] @ 10d234 <__cxa_atexit@plt+0x100e00> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r5, lr, r8, lsr #22 │ │ │ │ - bicseq r5, lr, ip, asr fp │ │ │ │ - biceq r0, r9, r4, lsl pc │ │ │ │ + bicseq ip, sp, r8, asr #23 │ │ │ │ + ldrsheq ip, [sp, #188] @ 0xbc │ │ │ │ + biceq r8, r8, ip, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 104338 <__cxa_atexit@plt+0xf7f04> │ │ │ │ + bhi 10d290 <__cxa_atexit@plt+0x100e5c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 104330 <__cxa_atexit@plt+0xf7efc> │ │ │ │ - ldr r3, [pc, #44] @ 104340 <__cxa_atexit@plt+0xf7f0c> │ │ │ │ + beq 10d288 <__cxa_atexit@plt+0x100e54> │ │ │ │ + ldr r3, [pc, #44] @ 10d298 <__cxa_atexit@plt+0x100e64> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 104344 <__cxa_atexit@plt+0xf7f10> │ │ │ │ + ldr r2, [pc, #40] @ 10d29c <__cxa_atexit@plt+0x100e68> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 164dd70 <__cxa_atexit@plt+0x164193c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r0, [r9, #228] @ 0xe4 │ │ │ │ - bicseq r5, lr, r8, asr #20 │ │ │ │ + biceq r8, r8, ip, lsr r5 │ │ │ │ + bicseq ip, sp, r8, ror #21 │ │ │ │ andeq r0, r2, sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 104370 <__cxa_atexit@plt+0xf7f3c> │ │ │ │ + bhi 10d2c8 <__cxa_atexit@plt+0x100e94> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b 104384 <__cxa_atexit@plt+0xf7f50> │ │ │ │ - ldr r7, [pc, #8] @ 104380 <__cxa_atexit@plt+0xf7f4c> │ │ │ │ + b 10d2dc <__cxa_atexit@plt+0x100ea8> │ │ │ │ + ldr r7, [pc, #8] @ 10d2d8 <__cxa_atexit@plt+0x100ea4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r0, r9, r4, lsr #29 │ │ │ │ + biceq r8, r8, ip, lsl #10 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r3, [pc, #92] @ 1043ec <__cxa_atexit@plt+0xf7fb8> │ │ │ │ + ldr r3, [pc, #92] @ 10d344 <__cxa_atexit@plt+0x100f10> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - bne 1043c8 <__cxa_atexit@plt+0xf7f94> │ │ │ │ + bne 10d320 <__cxa_atexit@plt+0x100eec> │ │ │ │ ldr r2, [r5] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ subs r2, r2, #1 │ │ │ │ - beq 1043dc <__cxa_atexit@plt+0xf7fa8> │ │ │ │ + beq 10d334 <__cxa_atexit@plt+0x100f00> │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1043e4 <__cxa_atexit@plt+0xf7fb0> │ │ │ │ + beq 10d33c <__cxa_atexit@plt+0x100f08> │ │ │ │ stm r5, {r2, r7} │ │ │ │ - b 104390 <__cxa_atexit@plt+0xf7f5c> │ │ │ │ - ldr r7, [pc, #32] @ 1043f0 <__cxa_atexit@plt+0xf7fbc> │ │ │ │ + b 10d2e8 <__cxa_atexit@plt+0x100eb4> │ │ │ │ + ldr r7, [pc, #32] @ 10d348 <__cxa_atexit@plt+0x100f14> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ add r5, r5, #8 │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - @ instruction: 0x01de5998 │ │ │ │ + bicseq ip, sp, r8, lsr sl │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ stm r5, {r3, r7} │ │ │ │ mov r7, fp │ │ │ │ - b 104384 <__cxa_atexit@plt+0xf7f50> │ │ │ │ - biceq r0, r9, r4, asr lr │ │ │ │ + b 10d2dc <__cxa_atexit@plt+0x100ea8> │ │ │ │ + strheq r8, [r8, #76] @ 0x4c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104498 <__cxa_atexit@plt+0xf8064> │ │ │ │ - ldr r7, [pc, #120] @ 1044a8 <__cxa_atexit@plt+0xf8074> │ │ │ │ + bhi 10d3f0 <__cxa_atexit@plt+0x100fbc> │ │ │ │ + ldr r7, [pc, #120] @ 10d400 <__cxa_atexit@plt+0x100fcc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 10446c <__cxa_atexit@plt+0xf8038> │ │ │ │ + beq 10d3c4 <__cxa_atexit@plt+0x100f90> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10447c <__cxa_atexit@plt+0xf8048> │ │ │ │ - ldr r2, [pc, #96] @ 1044ac <__cxa_atexit@plt+0xf8078> │ │ │ │ + bne 10d3d4 <__cxa_atexit@plt+0x100fa0> │ │ │ │ + ldr r2, [pc, #96] @ 10d404 <__cxa_atexit@plt+0x100fd0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10448c <__cxa_atexit@plt+0xf8058> │ │ │ │ + beq 10d3e4 <__cxa_atexit@plt+0x100fb0> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 1044b4 <__cxa_atexit@plt+0xf8080> │ │ │ │ + ldr r7, [pc, #48] @ 10d40c <__cxa_atexit@plt+0x100fd8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 1044b0 <__cxa_atexit@plt+0xf807c> │ │ │ │ + ldr r7, [pc, #16] @ 10d408 <__cxa_atexit@plt+0x100fd4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r0, r0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - ldrdeq r0, [r9, #216] @ 0xd8 │ │ │ │ - bicseq r5, lr, ip, lsr #27 │ │ │ │ - biceq r0, r9, ip, lsr #27 │ │ │ │ + biceq r8, r8, r0, asr #8 │ │ │ │ + bicseq ip, sp, r8, ror lr │ │ │ │ + biceq r8, r8, r4, lsl r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1044f4 <__cxa_atexit@plt+0xf80c0> │ │ │ │ - ldr r3, [pc, #60] @ 104514 <__cxa_atexit@plt+0xf80e0> │ │ │ │ + bne 10d44c <__cxa_atexit@plt+0x101018> │ │ │ │ + ldr r3, [pc, #60] @ 10d46c <__cxa_atexit@plt+0x101038> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 104508 <__cxa_atexit@plt+0xf80d4> │ │ │ │ + beq 10d460 <__cxa_atexit@plt+0x10102c> │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ - b 1044fc <__cxa_atexit@plt+0xf80c8> │ │ │ │ - ldr r7, [pc, #20] @ 104510 <__cxa_atexit@plt+0xf80dc> │ │ │ │ + b 10d454 <__cxa_atexit@plt+0x101020> │ │ │ │ + ldr r7, [pc, #20] @ 10d468 <__cxa_atexit@plt+0x101034> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - bicseq r5, lr, r4, lsr sp │ │ │ │ + bicseq ip, sp, r0, lsl #28 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104570 <__cxa_atexit@plt+0xf813c> │ │ │ │ - ldr r2, [pc, #60] @ 10458c <__cxa_atexit@plt+0xf8158> │ │ │ │ + bhi 10d4c8 <__cxa_atexit@plt+0x101094> │ │ │ │ + ldr r2, [pc, #60] @ 10d4e4 <__cxa_atexit@plt+0x1010b0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 104578 <__cxa_atexit@plt+0xf8144> │ │ │ │ + bhi 10d4d0 <__cxa_atexit@plt+0x10109c> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b 1045cc <__cxa_atexit@plt+0xf8198> │ │ │ │ + b 10d524 <__cxa_atexit@plt+0x1010f0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 104590 <__cxa_atexit@plt+0xf815c> │ │ │ │ + ldr r7, [pc, #16] @ 10d4e8 <__cxa_atexit@plt+0x1010b4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r5, lr, r4, lsr #16 │ │ │ │ - biceq r0, r9, r0, lsl #26 │ │ │ │ + bicseq ip, sp, r4, asr #17 │ │ │ │ + biceq r8, r8, r8, ror #6 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 1045b8 <__cxa_atexit@plt+0xf8184> │ │ │ │ + bhi 10d510 <__cxa_atexit@plt+0x1010dc> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 1045cc <__cxa_atexit@plt+0xf8198> │ │ │ │ - ldr r7, [pc, #8] @ 1045c8 <__cxa_atexit@plt+0xf8194> │ │ │ │ + b 10d524 <__cxa_atexit@plt+0x1010f0> │ │ │ │ + ldr r7, [pc, #8] @ 10d520 <__cxa_atexit@plt+0x1010ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r0, r9, r0, asr #25 │ │ │ │ + biceq r8, r8, r8, lsr #6 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r1, [pc, #204] @ 1046a4 <__cxa_atexit@plt+0xf8270> │ │ │ │ + ldr r1, [pc, #204] @ 10d5fc <__cxa_atexit@plt+0x1011c8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #200] @ 1046a8 <__cxa_atexit@plt+0xf8274> │ │ │ │ + ldr r0, [pc, #200] @ 10d600 <__cxa_atexit@plt+0x1011cc> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r5] │ │ │ │ str r1, [r5] │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 104664 <__cxa_atexit@plt+0xf8230> │ │ │ │ + beq 10d5bc <__cxa_atexit@plt+0x101188> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 104670 <__cxa_atexit@plt+0xf823c> │ │ │ │ + bne 10d5c8 <__cxa_atexit@plt+0x101194> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r0, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 104684 <__cxa_atexit@plt+0xf8250> │ │ │ │ + beq 10d5dc <__cxa_atexit@plt+0x1011a8> │ │ │ │ cmp r3, #2 │ │ │ │ - beq 1045e0 <__cxa_atexit@plt+0xf81ac> │ │ │ │ + beq 10d538 <__cxa_atexit@plt+0x101104> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 104690 <__cxa_atexit@plt+0xf825c> │ │ │ │ + bcc 10d5e8 <__cxa_atexit@plt+0x1011b4> │ │ │ │ ldr r2, [r5] │ │ │ │ - ldr r1, [pc, #120] @ 1046b0 <__cxa_atexit@plt+0xf827c> │ │ │ │ + ldr r1, [pc, #120] @ 10d608 <__cxa_atexit@plt+0x1011d4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #108] @ 1046b4 <__cxa_atexit@plt+0xf8280> │ │ │ │ + ldr r1, [pc, #108] @ 10d60c <__cxa_atexit@plt+0x1011d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 1046ac <__cxa_atexit@plt+0xf8278> │ │ │ │ + ldr r7, [pc, #52] @ 10d604 <__cxa_atexit@plt+0x1011d0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - ldrsheq r5, [lr, #96] @ 0x60 │ │ │ │ + @ instruction: 0x01ddc790 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - bicseq r5, lr, r4, asr r7 │ │ │ │ + ldrsheq ip, [sp, #116] @ 0x74 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 104704 <__cxa_atexit@plt+0xf82d0> │ │ │ │ + bne 10d65c <__cxa_atexit@plt+0x101228> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #160] @ 104780 <__cxa_atexit@plt+0xf834c> │ │ │ │ + ldr r1, [pc, #160] @ 10d6d8 <__cxa_atexit@plt+0x1012a4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 104718 <__cxa_atexit@plt+0xf82e4> │ │ │ │ + beq 10d670 <__cxa_atexit@plt+0x10123c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 104724 <__cxa_atexit@plt+0xf82f0> │ │ │ │ + bne 10d67c <__cxa_atexit@plt+0x101248> │ │ │ │ mov r7, fp │ │ │ │ - b 1045cc <__cxa_atexit@plt+0xf8198> │ │ │ │ - ldr r7, [pc, #120] @ 104784 <__cxa_atexit@plt+0xf8350> │ │ │ │ + b 10d524 <__cxa_atexit@plt+0x1010f0> │ │ │ │ + ldr r7, [pc, #120] @ 10d6dc <__cxa_atexit@plt+0x1012a8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10476c <__cxa_atexit@plt+0xf8338> │ │ │ │ + bcc 10d6c4 <__cxa_atexit@plt+0x101290> │ │ │ │ ldr r2, [r5] │ │ │ │ - ldr r1, [pc, #72] @ 104788 <__cxa_atexit@plt+0xf8354> │ │ │ │ + ldr r1, [pc, #72] @ 10d6e0 <__cxa_atexit@plt+0x1012ac> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #60] @ 10478c <__cxa_atexit@plt+0xf8358> │ │ │ │ + ldr r1, [pc, #60] @ 10d6e4 <__cxa_atexit@plt+0x1012b0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - bicseq r5, lr, ip, asr r6 │ │ │ │ + ldrsheq ip, [sp, #108] @ 0x6c │ │ │ │ @ instruction: 0xfffffdf8 │ │ │ │ - bicseq r5, lr, ip, asr #12 │ │ │ │ + bicseq ip, sp, ip, ror #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 1047b8 <__cxa_atexit@plt+0xf8384> │ │ │ │ + bne 10d710 <__cxa_atexit@plt+0x1012dc> │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 1045cc <__cxa_atexit@plt+0xf8198> │ │ │ │ + b 10d524 <__cxa_atexit@plt+0x1010f0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 1047fc <__cxa_atexit@plt+0xf83c8> │ │ │ │ - ldr r1, [pc, #60] @ 10480c <__cxa_atexit@plt+0xf83d8> │ │ │ │ + bcc 10d754 <__cxa_atexit@plt+0x101320> │ │ │ │ + ldr r1, [pc, #60] @ 10d764 <__cxa_atexit@plt+0x101330> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #48] @ 104810 <__cxa_atexit@plt+0xf83dc> │ │ │ │ + ldr r1, [pc, #48] @ 10d768 <__cxa_atexit@plt+0x101334> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd68 │ │ │ │ - ldrheq r5, [lr, #92] @ 0x5c │ │ │ │ + bicseq ip, sp, ip, asr r6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104850 <__cxa_atexit@plt+0xf841c> │ │ │ │ - ldr r2, [pc, #60] @ 10486c <__cxa_atexit@plt+0xf8438> │ │ │ │ + bhi 10d7a8 <__cxa_atexit@plt+0x101374> │ │ │ │ + ldr r2, [pc, #60] @ 10d7c4 <__cxa_atexit@plt+0x101390> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 104858 <__cxa_atexit@plt+0xf8424> │ │ │ │ + bhi 10d7b0 <__cxa_atexit@plt+0x10137c> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b 1048ac <__cxa_atexit@plt+0xf8478> │ │ │ │ + b 10d804 <__cxa_atexit@plt+0x1013d0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 104870 <__cxa_atexit@plt+0xf843c> │ │ │ │ + ldr r7, [pc, #16] @ 10d7c8 <__cxa_atexit@plt+0x101394> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r5, lr, r4, asr #10 │ │ │ │ - biceq r0, r9, r4, lsr #20 │ │ │ │ + bicseq ip, sp, r4, ror #11 │ │ │ │ + biceq r8, r8, ip, lsl #1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 104898 <__cxa_atexit@plt+0xf8464> │ │ │ │ + bhi 10d7f0 <__cxa_atexit@plt+0x1013bc> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 1048ac <__cxa_atexit@plt+0xf8478> │ │ │ │ - ldr r7, [pc, #8] @ 1048a8 <__cxa_atexit@plt+0xf8474> │ │ │ │ + b 10d804 <__cxa_atexit@plt+0x1013d0> │ │ │ │ + ldr r7, [pc, #8] @ 10d800 <__cxa_atexit@plt+0x1013cc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r0, r9, r4, ror #19 │ │ │ │ + biceq r8, r8, ip, asr #32 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r1, [pc, #204] @ 104984 <__cxa_atexit@plt+0xf8550> │ │ │ │ + ldr r1, [pc, #204] @ 10d8dc <__cxa_atexit@plt+0x1014a8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #200] @ 104988 <__cxa_atexit@plt+0xf8554> │ │ │ │ + ldr r0, [pc, #200] @ 10d8e0 <__cxa_atexit@plt+0x1014ac> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r5] │ │ │ │ str r1, [r5] │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 104944 <__cxa_atexit@plt+0xf8510> │ │ │ │ + beq 10d89c <__cxa_atexit@plt+0x101468> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 104950 <__cxa_atexit@plt+0xf851c> │ │ │ │ + bne 10d8a8 <__cxa_atexit@plt+0x101474> │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r0, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 104964 <__cxa_atexit@plt+0xf8530> │ │ │ │ + beq 10d8bc <__cxa_atexit@plt+0x101488> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1048c0 <__cxa_atexit@plt+0xf848c> │ │ │ │ + bne 10d818 <__cxa_atexit@plt+0x1013e4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 104970 <__cxa_atexit@plt+0xf853c> │ │ │ │ + bcc 10d8c8 <__cxa_atexit@plt+0x101494> │ │ │ │ ldr r2, [r5] │ │ │ │ - ldr r1, [pc, #120] @ 104990 <__cxa_atexit@plt+0xf855c> │ │ │ │ + ldr r1, [pc, #120] @ 10d8e8 <__cxa_atexit@plt+0x1014b4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #108] @ 104994 <__cxa_atexit@plt+0xf8560> │ │ │ │ + ldr r1, [pc, #108] @ 10d8ec <__cxa_atexit@plt+0x1014b8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 10498c <__cxa_atexit@plt+0xf8558> │ │ │ │ + ldr r7, [pc, #52] @ 10d8e4 <__cxa_atexit@plt+0x1014b0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ @ instruction: 0x000001b4 │ │ │ │ - bicseq r5, lr, r0, lsl r4 │ │ │ │ + ldrheq ip, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xffffff00 │ │ │ │ - bicseq r5, lr, r4, ror r4 │ │ │ │ + bicseq ip, sp, r4, lsl r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 104a24 <__cxa_atexit@plt+0xf85f0> │ │ │ │ + bne 10d97c <__cxa_atexit@plt+0x101548> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #160] @ 104a60 <__cxa_atexit@plt+0xf862c> │ │ │ │ + ldr r1, [pc, #160] @ 10d9b8 <__cxa_atexit@plt+0x101584> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 104a38 <__cxa_atexit@plt+0xf8604> │ │ │ │ + beq 10d990 <__cxa_atexit@plt+0x10155c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 104a44 <__cxa_atexit@plt+0xf8610> │ │ │ │ + bne 10d99c <__cxa_atexit@plt+0x101568> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 104a4c <__cxa_atexit@plt+0xf8618> │ │ │ │ + bcc 10d9a4 <__cxa_atexit@plt+0x101570> │ │ │ │ ldr r2, [r5] │ │ │ │ - ldr r1, [pc, #112] @ 104a68 <__cxa_atexit@plt+0xf8634> │ │ │ │ + ldr r1, [pc, #112] @ 10d9c0 <__cxa_atexit@plt+0x10158c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #100] @ 104a6c <__cxa_atexit@plt+0xf8638> │ │ │ │ + ldr r1, [pc, #100] @ 10d9c4 <__cxa_atexit@plt+0x101590> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #56] @ 104a64 <__cxa_atexit@plt+0xf8630> │ │ │ │ + ldr r7, [pc, #56] @ 10d9bc <__cxa_atexit@plt+0x101588> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ mov r7, fp │ │ │ │ - b 1048ac <__cxa_atexit@plt+0xf8478> │ │ │ │ + b 10d804 <__cxa_atexit@plt+0x1013d0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - bicseq r5, lr, ip, lsr r3 │ │ │ │ + ldrsbeq ip, [sp, #60] @ 0x3c │ │ │ │ @ instruction: 0xfffffe20 │ │ │ │ - @ instruction: 0x01de5394 │ │ │ │ + bicseq ip, sp, r4, lsr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #4]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 104ad0 <__cxa_atexit@plt+0xf869c> │ │ │ │ + bne 10da28 <__cxa_atexit@plt+0x1015f4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 104adc <__cxa_atexit@plt+0xf86a8> │ │ │ │ - ldr r1, [pc, #72] @ 104aec <__cxa_atexit@plt+0xf86b8> │ │ │ │ + bcc 10da34 <__cxa_atexit@plt+0x101600> │ │ │ │ + ldr r1, [pc, #72] @ 10da44 <__cxa_atexit@plt+0x101610> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ - ldr r1, [pc, #60] @ 104af0 <__cxa_atexit@plt+0xf86bc> │ │ │ │ + ldr r1, [pc, #60] @ 10da48 <__cxa_atexit@plt+0x101614> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 1048ac <__cxa_atexit@plt+0xf8478> │ │ │ │ + b 10d804 <__cxa_atexit@plt+0x1013d0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd74 │ │ │ │ - bicseq r5, lr, r8, ror #5 │ │ │ │ + bicseq ip, sp, r8, lsl #7 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 104b30 <__cxa_atexit@plt+0xf86fc> │ │ │ │ - ldr r2, [pc, #40] @ 104b3c <__cxa_atexit@plt+0xf8708> │ │ │ │ + bhi 10da88 <__cxa_atexit@plt+0x101654> │ │ │ │ + ldr r2, [pc, #40] @ 10da94 <__cxa_atexit@plt+0x101660> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #28] @ 104b40 <__cxa_atexit@plt+0xf870c> │ │ │ │ + ldr r2, [pc, #28] @ 10da98 <__cxa_atexit@plt+0x101664> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq r5, lr, r0, ror #4 │ │ │ │ - bicseq r5, lr, r4, asr #4 │ │ │ │ + bicseq ip, sp, r0, lsl #6 │ │ │ │ + bicseq ip, sp, r4, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi 104bb8 <__cxa_atexit@plt+0xf8784> │ │ │ │ + bhi 10db10 <__cxa_atexit@plt+0x1016dc> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 104bc4 <__cxa_atexit@plt+0xf8790> │ │ │ │ + bcc 10db1c <__cxa_atexit@plt+0x1016e8> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 104bb0 <__cxa_atexit@plt+0xf877c> │ │ │ │ - ldr r3, [pc, #80] @ 104bd8 <__cxa_atexit@plt+0xf87a4> │ │ │ │ + beq 10db08 <__cxa_atexit@plt+0x1016d4> │ │ │ │ + ldr r3, [pc, #80] @ 10db30 <__cxa_atexit@plt+0x1016fc> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #68] @ 104bd4 <__cxa_atexit@plt+0xf87a0> │ │ │ │ - ldr r2, [pc, #72] @ 104bdc <__cxa_atexit@plt+0xf87a8> │ │ │ │ + ldr r8, [pc, #68] @ 10db2c <__cxa_atexit@plt+0x1016f8> │ │ │ │ + ldr r2, [pc, #72] @ 10db34 <__cxa_atexit@plt+0x101700> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ mvn r5, #7 │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, sl │ │ │ │ @@ -254439,52 +263613,52 @@ │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ stcleq 12, cr12, [ip], {204} @ 0xcc │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - ldrsbeq r5, [lr, #16] │ │ │ │ - biceq r0, r9, r0, asr #13 │ │ │ │ + bicseq ip, sp, r0, ror r2 │ │ │ │ + biceq r7, r8, r8, lsr #26 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - b 104cf0 <__cxa_atexit@plt+0xf88bc> │ │ │ │ - strdeq r0, [r9, #60] @ 0x3c │ │ │ │ + b 10dc48 <__cxa_atexit@plt+0x101814> │ │ │ │ + biceq r7, r8, r4, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ - ldr r9, [pc, #4] @ 104c10 <__cxa_atexit@plt+0xf87dc> │ │ │ │ + ldr r9, [pc, #4] @ 10db68 <__cxa_atexit@plt+0x101734> │ │ │ │ add r9, pc, r9 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r0, r9, ip, ror #7 │ │ │ │ - biceq r0, r9, ip, lsl #13 │ │ │ │ + biceq r7, r8, r4, asr sl │ │ │ │ + strdeq r7, [r8, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104c98 <__cxa_atexit@plt+0xf8864> │ │ │ │ + bhi 10dbf0 <__cxa_atexit@plt+0x1017bc> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 104ca4 <__cxa_atexit@plt+0xf8870> │ │ │ │ - ldr r2, [pc, #108] @ 104cb4 <__cxa_atexit@plt+0xf8880> │ │ │ │ + bcc 10dbfc <__cxa_atexit@plt+0x1017c8> │ │ │ │ + ldr r2, [pc, #108] @ 10dc0c <__cxa_atexit@plt+0x1017d8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #104] @ 104cb8 <__cxa_atexit@plt+0xf8884> │ │ │ │ + ldr sl, [pc, #104] @ 10dc10 <__cxa_atexit@plt+0x1017dc> │ │ │ │ add sl, pc, sl │ │ │ │ - ldr lr, [pc, #100] @ 104cbc <__cxa_atexit@plt+0xf8888> │ │ │ │ + ldr lr, [pc, #100] @ 10dc14 <__cxa_atexit@plt+0x1017e0> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ 104cc0 <__cxa_atexit@plt+0xf888c> │ │ │ │ + ldr r0, [pc, #92] @ 10dc18 <__cxa_atexit@plt+0x1017e4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #76] @ 104cc4 <__cxa_atexit@plt+0xf8890> │ │ │ │ + ldr r8, [pc, #76] @ 10dc1c <__cxa_atexit@plt+0x1017e8> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r5, #-16] │ │ │ │ str sl, [r9, #4]! │ │ │ │ str r9, [r5, #-12] │ │ │ │ str r0, [r9, #20] │ │ │ │ str r1, [r9, #8] │ │ │ │ str lr, [r9, #12]! │ │ │ │ @@ -254496,720 +263670,720 @@ │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ @ instruction: 0xffffff98 │ │ │ │ @ instruction: 0xffffffa4 │ │ │ │ - bicseq r5, lr, r0, lsl r1 │ │ │ │ - @ instruction: 0x01b17ac4 │ │ │ │ + ldrheq ip, [sp, #16] │ │ │ │ + asrseq lr, pc @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - biceq r0, r9, ip, lsl #6 │ │ │ │ + biceq r7, r8, r4, ror r9 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104d98 <__cxa_atexit@plt+0xf8964> │ │ │ │ - ldr r7, [pc, #188] @ 104dc0 <__cxa_atexit@plt+0xf898c> │ │ │ │ + bhi 10dcf0 <__cxa_atexit@plt+0x1018bc> │ │ │ │ + ldr r7, [pc, #188] @ 10dd18 <__cxa_atexit@plt+0x1018e4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 104d74 <__cxa_atexit@plt+0xf8940> │ │ │ │ + beq 10dccc <__cxa_atexit@plt+0x101898> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 104d84 <__cxa_atexit@plt+0xf8950> │ │ │ │ + bne 10dcdc <__cxa_atexit@plt+0x1018a8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #28 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 104da8 <__cxa_atexit@plt+0xf8974> │ │ │ │ - ldr lr, [pc, #156] @ 104dcc <__cxa_atexit@plt+0xf8998> │ │ │ │ + bcc 10dd00 <__cxa_atexit@plt+0x1018cc> │ │ │ │ + ldr lr, [pc, #156] @ 10dd24 <__cxa_atexit@plt+0x1018f0> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r3, [pc, #152] @ 104dd0 <__cxa_atexit@plt+0xf899c> │ │ │ │ + ldr r3, [pc, #152] @ 10dd28 <__cxa_atexit@plt+0x1018f4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r1, [r8, #2] │ │ │ │ ldr r7, [r8, #6] │ │ │ │ add r0, r3, #1 │ │ │ │ add r3, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5] │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #124] @ 104dd4 <__cxa_atexit@plt+0xf89a0> │ │ │ │ + ldr lr, [pc, #124] @ 10dd2c <__cxa_atexit@plt+0x1018f8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r1, r7, lr} │ │ │ │ str r3, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 104dc8 <__cxa_atexit@plt+0xf8994> │ │ │ │ + ldr r7, [pc, #60] @ 10dd20 <__cxa_atexit@plt+0x1018ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 104dc4 <__cxa_atexit@plt+0xf8990> │ │ │ │ + ldr r7, [pc, #36] @ 10dd1c <__cxa_atexit@plt+0x1018e8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #28 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ - biceq r0, r9, r8, lsl #10 │ │ │ │ - ldrsbeq r4, [lr, #252] @ 0xfc │ │ │ │ + biceq r7, r8, r0, ror fp │ │ │ │ + bicseq ip, sp, ip, ror r0 │ │ │ │ @ instruction: 0xfffffeec │ │ │ │ - bicseq r5, lr, r8, lsl #1 │ │ │ │ - bicseq r5, lr, r4, asr #32 │ │ │ │ - biceq r0, r9, r8, asr #9 │ │ │ │ + bicseq ip, sp, r8, lsr #2 │ │ │ │ + bicseq ip, sp, r4, ror #1 │ │ │ │ + biceq r7, r8, r0, lsr fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 104e4c <__cxa_atexit@plt+0xf8a18> │ │ │ │ + bne 10dda4 <__cxa_atexit@plt+0x101970> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 104e60 <__cxa_atexit@plt+0xf8a2c> │ │ │ │ - ldr lr, [pc, #108] @ 104e74 <__cxa_atexit@plt+0xf8a40> │ │ │ │ + bcc 10ddb8 <__cxa_atexit@plt+0x101984> │ │ │ │ + ldr lr, [pc, #108] @ 10ddcc <__cxa_atexit@plt+0x101998> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r1, [pc, #104] @ 104e78 <__cxa_atexit@plt+0xf8a44> │ │ │ │ + ldr r1, [pc, #104] @ 10ddd0 <__cxa_atexit@plt+0x10199c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ add r0, r1, #1 │ │ │ │ add r1, r0, #256 @ 0x100 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #76] @ 104e7c <__cxa_atexit@plt+0xf8a48> │ │ │ │ + ldr lr, [pc, #76] @ 10ddd4 <__cxa_atexit@plt+0x1019a0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r8, r6, #8 │ │ │ │ stm r8, {r2, r7, lr} │ │ │ │ str r1, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 104e70 <__cxa_atexit@plt+0xf8a3c> │ │ │ │ + ldr r7, [pc, #28] @ 10ddc8 <__cxa_atexit@plt+0x101994> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r4, lr, r4, lsl pc │ │ │ │ + ldrheq fp, [sp, #244] @ 0xf4 │ │ │ │ @ instruction: 0xfffffe14 │ │ │ │ - ldrheq r4, [lr, #240] @ 0xf0 │ │ │ │ - bicseq r4, lr, ip, ror #30 │ │ │ │ + bicseq ip, sp, r0, asr r0 │ │ │ │ + bicseq ip, sp, ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104eb8 <__cxa_atexit@plt+0xf8a84> │ │ │ │ - ldr r2, [pc, #36] @ 104ec0 <__cxa_atexit@plt+0xf8a8c> │ │ │ │ + bhi 10de10 <__cxa_atexit@plt+0x1019dc> │ │ │ │ + ldr r2, [pc, #36] @ 10de18 <__cxa_atexit@plt+0x1019e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ - ldr r5, [pc, #28] @ 104ec4 <__cxa_atexit@plt+0xf8a90> │ │ │ │ + ldr r5, [pc, #28] @ 10de1c <__cxa_atexit@plt+0x1019e8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 16e6d34 <__cxa_atexit@plt+0x16da900> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r4, [lr, #232] @ 0xe8 │ │ │ │ - bicseq r5, lr, ip, lsl #7 │ │ │ │ + bicseq fp, sp, r8, ror pc │ │ │ │ + bicseq ip, sp, r8, asr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 104f04 <__cxa_atexit@plt+0xf8ad0> │ │ │ │ - ldr r2, [pc, #60] @ 104f20 <__cxa_atexit@plt+0xf8aec> │ │ │ │ + bhi 10de5c <__cxa_atexit@plt+0x101a28> │ │ │ │ + ldr r2, [pc, #60] @ 10de78 <__cxa_atexit@plt+0x101a44> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 104f0c <__cxa_atexit@plt+0xf8ad8> │ │ │ │ + bhi 10de64 <__cxa_atexit@plt+0x101a30> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b 1045cc <__cxa_atexit@plt+0xf8198> │ │ │ │ + b 10d524 <__cxa_atexit@plt+0x1010f0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 104f24 <__cxa_atexit@plt+0xf8af0> │ │ │ │ + ldr r7, [pc, #16] @ 10de7c <__cxa_atexit@plt+0x101a48> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01de4e90 │ │ │ │ - biceq r0, r9, ip, ror #6 │ │ │ │ + bicseq fp, sp, r0, lsr pc │ │ │ │ + ldrdeq r7, [r8, #148] @ 0x94 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 104fa4 <__cxa_atexit@plt+0xf8b70> │ │ │ │ - ldr r3, [pc, #136] @ 104fcc <__cxa_atexit@plt+0xf8b98> │ │ │ │ + bhi 10defc <__cxa_atexit@plt+0x101ac8> │ │ │ │ + ldr r3, [pc, #136] @ 10df24 <__cxa_atexit@plt+0x101af0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #128] @ 104fd0 <__cxa_atexit@plt+0xf8b9c> │ │ │ │ + ldr r1, [pc, #128] @ 10df28 <__cxa_atexit@plt+0x101af4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r3, [r5, #-12] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 104f98 <__cxa_atexit@plt+0xf8b64> │ │ │ │ + beq 10def0 <__cxa_atexit@plt+0x101abc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ sub r7, r3, #1 │ │ │ │ str r7, [r2] │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 104fac <__cxa_atexit@plt+0xf8b78> │ │ │ │ - ldr r2, [pc, #84] @ 104fd8 <__cxa_atexit@plt+0xf8ba4> │ │ │ │ + bcc 10df04 <__cxa_atexit@plt+0x101ad0> │ │ │ │ + ldr r2, [pc, #84] @ 10df30 <__cxa_atexit@plt+0x101afc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #32] @ 104fd4 <__cxa_atexit@plt+0xf8ba0> │ │ │ │ + ldr r6, [pc, #32] @ 10df2c <__cxa_atexit@plt+0x101af8> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ str r6, [r2] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - bicseq r4, lr, r4, lsr #28 │ │ │ │ + bicseq fp, sp, r4, asr #29 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - bicseq r4, lr, r4, asr #28 │ │ │ │ + bicseq fp, sp, r4, ror #29 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ str r7, [r5] │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10501c <__cxa_atexit@plt+0xf8be8> │ │ │ │ - ldr r2, [pc, #40] @ 105034 <__cxa_atexit@plt+0xf8c00> │ │ │ │ + bcc 10df74 <__cxa_atexit@plt+0x101b40> │ │ │ │ + ldr r2, [pc, #40] @ 10df8c <__cxa_atexit@plt+0x101b58> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 105038 <__cxa_atexit@plt+0xf8c04> │ │ │ │ + ldr r3, [pc, #20] @ 10df90 <__cxa_atexit@plt+0x101b5c> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - ldrheq r4, [lr, #220] @ 0xdc │ │ │ │ + bicseq fp, sp, ip, asr lr │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 105074 <__cxa_atexit@plt+0xf8c40> │ │ │ │ - ldr r2, [pc, #40] @ 10508c <__cxa_atexit@plt+0xf8c58> │ │ │ │ + bcc 10dfcc <__cxa_atexit@plt+0x101b98> │ │ │ │ + ldr r2, [pc, #40] @ 10dfe4 <__cxa_atexit@plt+0x101bb0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 105090 <__cxa_atexit@plt+0xf8c5c> │ │ │ │ + ldr r3, [pc, #20] @ 10dfe8 <__cxa_atexit@plt+0x101bb4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - bicseq r4, lr, r4, ror #26 │ │ │ │ + bicseq fp, sp, r4, lsl #28 │ │ │ │ @ instruction: 0xffffffc4 │ │ │ │ - biceq r0, r9, r8, lsl #5 │ │ │ │ + strdeq r7, [r8, #128] @ 0x80 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1050dc <__cxa_atexit@plt+0xf8ca8> │ │ │ │ + bhi 10e034 <__cxa_atexit@plt+0x101c00> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #56] @ 1050f4 <__cxa_atexit@plt+0xf8cc0> │ │ │ │ + ldr r1, [pc, #56] @ 10e04c <__cxa_atexit@plt+0x101c18> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 1050e4 <__cxa_atexit@plt+0xf8cb0> │ │ │ │ + bhi 10e03c <__cxa_atexit@plt+0x101c08> │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - ldrheq r4, [lr, #200] @ 0xc8 │ │ │ │ - biceq r0, r9, r4, lsr #4 │ │ │ │ + bicseq fp, sp, r8, asr sp │ │ │ │ + biceq r7, r8, ip, lsl #17 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105140 <__cxa_atexit@plt+0xf8d0c> │ │ │ │ + bhi 10e098 <__cxa_atexit@plt+0x101c64> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #56] @ 105158 <__cxa_atexit@plt+0xf8d24> │ │ │ │ + ldr r1, [pc, #56] @ 10e0b0 <__cxa_atexit@plt+0x101c7c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 105148 <__cxa_atexit@plt+0xf8d14> │ │ │ │ + bhi 10e0a0 <__cxa_atexit@plt+0x101c6c> │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq r4, lr, r4, asr ip │ │ │ │ - strheq r0, [r9, #28] │ │ │ │ + ldrsheq fp, [sp, #196] @ 0xc4 │ │ │ │ + biceq r7, r8, r4, lsr #16 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105188 <__cxa_atexit@plt+0xf8d54> │ │ │ │ + bhi 10e0e0 <__cxa_atexit@plt+0x101cac> │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov fp, r7 │ │ │ │ ldm r5, {r3, r7} │ │ │ │ ldr r2, [r3, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ - ldr r1, [pc, #112] @ 105218 <__cxa_atexit@plt+0xf8de4> │ │ │ │ + ldr r1, [pc, #112] @ 10e170 <__cxa_atexit@plt+0x101d3c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5, #4] │ │ │ │ str r3, [r5, #-4] │ │ │ │ mov r3, r5 │ │ │ │ str r1, [r3, #-8]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 1051f0 <__cxa_atexit@plt+0xf8dbc> │ │ │ │ + beq 10e148 <__cxa_atexit@plt+0x101d14> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 1051fc <__cxa_atexit@plt+0xf8dc8> │ │ │ │ - ldr r3, [pc, #76] @ 10521c <__cxa_atexit@plt+0xf8de8> │ │ │ │ + bne 10e154 <__cxa_atexit@plt+0x101d20> │ │ │ │ + ldr r3, [pc, #76] @ 10e174 <__cxa_atexit@plt+0x101d40> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ ldr r7, [r5, #8] │ │ │ │ stmib r5, {r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 105210 <__cxa_atexit@plt+0xf8ddc> │ │ │ │ - b 105294 <__cxa_atexit@plt+0xf8e60> │ │ │ │ + beq 10e168 <__cxa_atexit@plt+0x101d34> │ │ │ │ + b 10e1ec <__cxa_atexit@plt+0x101db8> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 105220 <__cxa_atexit@plt+0xf8dec> │ │ │ │ + ldr r7, [pc, #28] @ 10e178 <__cxa_atexit@plt+0x101d44> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - bicseq r4, lr, r4, ror #22 │ │ │ │ - strdeq r0, [r9, #8] │ │ │ │ + bicseq fp, sp, r4, lsl #24 │ │ │ │ + biceq r7, r8, r0, ror #14 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 105264 <__cxa_atexit@plt+0xf8e30> │ │ │ │ + bne 10e1bc <__cxa_atexit@plt+0x101d88> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r2, [r7, #6] │ │ │ │ - ldr r1, [pc, #52] @ 105280 <__cxa_atexit@plt+0xf8e4c> │ │ │ │ + ldr r1, [pc, #52] @ 10e1d8 <__cxa_atexit@plt+0x101da4> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ stm r5, {r2, r3} │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 105278 <__cxa_atexit@plt+0xf8e44> │ │ │ │ - b 105294 <__cxa_atexit@plt+0xf8e60> │ │ │ │ - ldr r7, [pc, #24] @ 105284 <__cxa_atexit@plt+0xf8e50> │ │ │ │ + beq 10e1d0 <__cxa_atexit@plt+0x101d9c> │ │ │ │ + b 10e1ec <__cxa_atexit@plt+0x101db8> │ │ │ │ + ldr r7, [pc, #24] @ 10e1dc <__cxa_atexit@plt+0x101da8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrsheq r4, [lr, #172] @ 0xac │ │ │ │ - @ instruction: 0x01c90094 │ │ │ │ + @ instruction: 0x01ddbb9c │ │ │ │ + strdeq r7, [r8, #108] @ 0x6c │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #180] @ 105350 <__cxa_atexit@plt+0xf8f1c> │ │ │ │ + ldr r3, [pc, #180] @ 10e2a8 <__cxa_atexit@plt+0x101e74> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 1052d0 <__cxa_atexit@plt+0xf8e9c> │ │ │ │ + beq 10e228 <__cxa_atexit@plt+0x101df4> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1052d8 <__cxa_atexit@plt+0xf8ea4> │ │ │ │ - ldr r7, [pc, #152] @ 10535c <__cxa_atexit@plt+0xf8f28> │ │ │ │ + bne 10e230 <__cxa_atexit@plt+0x101dfc> │ │ │ │ + ldr r7, [pc, #152] @ 10e2b4 <__cxa_atexit@plt+0x101e80> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #20 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r2, [pc, #108] @ 105354 <__cxa_atexit@plt+0xf8f20> │ │ │ │ + ldr r2, [pc, #108] @ 10e2ac <__cxa_atexit@plt+0x101e78> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-8]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 105330 <__cxa_atexit@plt+0xf8efc> │ │ │ │ + beq 10e288 <__cxa_atexit@plt+0x101e54> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r7, r2 │ │ │ │ - bne 10533c <__cxa_atexit@plt+0xf8f08> │ │ │ │ - ldr r2, [pc, #64] @ 105358 <__cxa_atexit@plt+0xf8f24> │ │ │ │ + bne 10e294 <__cxa_atexit@plt+0x101e60> │ │ │ │ + ldr r2, [pc, #64] @ 10e2b0 <__cxa_atexit@plt+0x101e7c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r5, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 105330 <__cxa_atexit@plt+0xf8efc> │ │ │ │ + beq 10e288 <__cxa_atexit@plt+0x101e54> │ │ │ │ mov r5, r3 │ │ │ │ - b 105478 <__cxa_atexit@plt+0xf9044> │ │ │ │ + b 10e3d0 <__cxa_atexit@plt+0x101f9c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ andeq r0, r0, ip, asr r1 │ │ │ │ - bicseq r4, lr, r4, ror pc │ │ │ │ - strheq pc, [r8, #252] @ 0xfc @ │ │ │ │ + bicseq ip, sp, r0, asr #32 │ │ │ │ + biceq r7, r8, r4, lsr #12 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10538c <__cxa_atexit@plt+0xf8f58> │ │ │ │ - ldr r7, [pc, #140] @ 10540c <__cxa_atexit@plt+0xf8fd8> │ │ │ │ + bne 10e2e4 <__cxa_atexit@plt+0x101eb0> │ │ │ │ + ldr r7, [pc, #140] @ 10e364 <__cxa_atexit@plt+0x101f30> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #20 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r2, [pc, #104] @ 105404 <__cxa_atexit@plt+0xf8fd0> │ │ │ │ + ldr r2, [pc, #104] @ 10e35c <__cxa_atexit@plt+0x101f28> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-8]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 1053e4 <__cxa_atexit@plt+0xf8fb0> │ │ │ │ + beq 10e33c <__cxa_atexit@plt+0x101f08> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ sub r2, r2, #1 │ │ │ │ cmp r7, r2 │ │ │ │ - bne 1053f0 <__cxa_atexit@plt+0xf8fbc> │ │ │ │ - ldr r2, [pc, #60] @ 105408 <__cxa_atexit@plt+0xf8fd4> │ │ │ │ + bne 10e348 <__cxa_atexit@plt+0x101f14> │ │ │ │ + ldr r2, [pc, #60] @ 10e360 <__cxa_atexit@plt+0x101f2c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r5, #-8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1053e4 <__cxa_atexit@plt+0xf8fb0> │ │ │ │ + beq 10e33c <__cxa_atexit@plt+0x101f08> │ │ │ │ mov r5, r3 │ │ │ │ - b 105478 <__cxa_atexit@plt+0xf9044> │ │ │ │ + b 10e3d0 <__cxa_atexit@plt+0x101f9c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - ldrheq r4, [lr, #232] @ 0xe8 │ │ │ │ - biceq pc, r8, ip, lsl #30 │ │ │ │ + bicseq fp, sp, r4, lsl #31 │ │ │ │ + biceq r7, r8, r4, ror r5 │ │ │ │ andeq r0, r0, r6, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ and r7, r7, #3 │ │ │ │ sub r7, r7, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bne 10544c <__cxa_atexit@plt+0xf9018> │ │ │ │ - ldr r3, [pc, #48] @ 105468 <__cxa_atexit@plt+0xf9034> │ │ │ │ + bne 10e3a4 <__cxa_atexit@plt+0x101f70> │ │ │ │ + ldr r3, [pc, #48] @ 10e3c0 <__cxa_atexit@plt+0x101f8c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 105460 <__cxa_atexit@plt+0xf902c> │ │ │ │ - b 105478 <__cxa_atexit@plt+0xf9044> │ │ │ │ + beq 10e3b8 <__cxa_atexit@plt+0x101f84> │ │ │ │ + b 10e3d0 <__cxa_atexit@plt+0x101f9c> │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r7, [r5, #24] │ │ │ │ add r5, r5, #20 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strheq pc, [r8, #224] @ 0xe0 @ │ │ │ │ + biceq r7, r8, r8, lsl r5 │ │ │ │ andeq r0, r0, r6, lsl #10 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1054cc <__cxa_atexit@plt+0xf9098> │ │ │ │ - ldr r2, [pc, #196] @ 105550 <__cxa_atexit@plt+0xf911c> │ │ │ │ + bne 10e424 <__cxa_atexit@plt+0x101ff0> │ │ │ │ + ldr r2, [pc, #196] @ 10e4a8 <__cxa_atexit@plt+0x102074> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ str r1, [r3, #20] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 105520 <__cxa_atexit@plt+0xf90ec> │ │ │ │ + beq 10e478 <__cxa_atexit@plt+0x102044> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10552c <__cxa_atexit@plt+0xf90f8> │ │ │ │ - ldr r2, [pc, #156] @ 105554 <__cxa_atexit@plt+0xf9120> │ │ │ │ + bne 10e484 <__cxa_atexit@plt+0x102050> │ │ │ │ + ldr r2, [pc, #156] @ 10e4ac <__cxa_atexit@plt+0x102078> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r8, [r5, #24] │ │ │ │ str r2, [r5, #4] │ │ │ │ mov r5, r3 │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 105540 <__cxa_atexit@plt+0xf910c> │ │ │ │ - ldr r7, [pc, #116] @ 105558 <__cxa_atexit@plt+0xf9124> │ │ │ │ + bcc 10e498 <__cxa_atexit@plt+0x102064> │ │ │ │ + ldr r7, [pc, #116] @ 10e4b0 <__cxa_atexit@plt+0x10207c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #92] @ 10555c <__cxa_atexit@plt+0xf9128> │ │ │ │ + ldr lr, [pc, #92] @ 10e4b4 <__cxa_atexit@plt+0x102080> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ 105560 <__cxa_atexit@plt+0xf912c> │ │ │ │ + ldr r7, [pc, #44] @ 10e4b8 <__cxa_atexit@plt+0x102084> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #28 │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xfffffbb8 │ │ │ │ - @ instruction: 0x01de489c │ │ │ │ - @ instruction: 0x01de4c90 │ │ │ │ - strheq pc, [r8, #216] @ 0xd8 @ │ │ │ │ + bicseq fp, sp, ip, lsr r9 │ │ │ │ + bicseq fp, sp, ip, asr sp │ │ │ │ + biceq r7, r8, r0, lsr #8 │ │ │ │ andeq r0, r0, r5, lsl #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 105594 <__cxa_atexit@plt+0xf9160> │ │ │ │ - ldr r3, [pc, #40] @ 1055ac <__cxa_atexit@plt+0xf9178> │ │ │ │ + bne 10e4ec <__cxa_atexit@plt+0x1020b8> │ │ │ │ + ldr r3, [pc, #40] @ 10e504 <__cxa_atexit@plt+0x1020d0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ b 16eac80 <__cxa_atexit@plt+0x16de84c> │ │ │ │ - ldr r7, [pc, #12] @ 1055a8 <__cxa_atexit@plt+0xf9174> │ │ │ │ + ldr r7, [pc, #12] @ 10e500 <__cxa_atexit@plt+0x1020cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #24 │ │ │ │ bx r0 │ │ │ │ - bicseq r4, lr, r8, lsr #24 │ │ │ │ + ldrsheq fp, [sp, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq pc, r8, ip, ror #26 │ │ │ │ + ldrdeq r7, [r8, #52] @ 0x34 │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10561c <__cxa_atexit@plt+0xf91e8> │ │ │ │ + bne 10e574 <__cxa_atexit@plt+0x102140> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 105630 <__cxa_atexit@plt+0xf91fc> │ │ │ │ - ldr r7, [pc, #96] @ 105640 <__cxa_atexit@plt+0xf920c> │ │ │ │ + bcc 10e588 <__cxa_atexit@plt+0x102154> │ │ │ │ + ldr r7, [pc, #96] @ 10e598 <__cxa_atexit@plt+0x102164> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ ldr r2, [r5, #-16] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr lr, [pc, #72] @ 105644 <__cxa_atexit@plt+0xf9210> │ │ │ │ + ldr lr, [pc, #72] @ 10e59c <__cxa_atexit@plt+0x102168> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r7, [r6, #20] │ │ │ │ str r6, [r6, #24] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ str r7, [r5, #20] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffb20 │ │ │ │ - bicseq r4, lr, r0, lsr #15 │ │ │ │ - ldrdeq pc, [r8, #192] @ 0xc0 │ │ │ │ + bicseq fp, sp, r0, asr #16 │ │ │ │ + biceq r7, r8, r8, lsr r3 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ mov r2, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 1056b4 <__cxa_atexit@plt+0xf9280> │ │ │ │ - ldr r1, [pc, #92] @ 1056d0 <__cxa_atexit@plt+0xf929c> │ │ │ │ + bcc 10e60c <__cxa_atexit@plt+0x1021d8> │ │ │ │ + ldr r1, [pc, #92] @ 10e628 <__cxa_atexit@plt+0x1021f4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #88] @ 1056d4 <__cxa_atexit@plt+0xf92a0> │ │ │ │ + ldr r0, [pc, #88] @ 10e62c <__cxa_atexit@plt+0x1021f8> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r8, [r2, #8] │ │ │ │ str r0, [r2, #12] │ │ │ │ str r8, [r2, #16] │ │ │ │ str r2, [r2, #20] │ │ │ │ sub r7, r6, #7 │ │ │ │ sub r2, r5, #28 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1056c4 <__cxa_atexit@plt+0xf9290> │ │ │ │ + bhi 10e61c <__cxa_atexit@plt+0x1021e8> │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r3, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff8b8 │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ - biceq pc, r8, r4, asr #24 │ │ │ │ + biceq r7, r8, ip, lsr #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105710 <__cxa_atexit@plt+0xf92dc> │ │ │ │ + bhi 10e668 <__cxa_atexit@plt+0x102234> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 105718 <__cxa_atexit@plt+0xf92e4> │ │ │ │ + ldr r1, [pc, #24] @ 10e670 <__cxa_atexit@plt+0x10223c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 10582c <__cxa_atexit@plt+0xf93f8> │ │ │ │ + b 10e784 <__cxa_atexit@plt+0x102350> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r4, lr, r4, ror r6 │ │ │ │ - biceq pc, r8, r0, lsl #24 │ │ │ │ + bicseq fp, sp, r4, lsl r7 │ │ │ │ + biceq r7, r8, r8, ror #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub lr, r5, #8 │ │ │ │ cmp fp, lr │ │ │ │ - bhi 1057c0 <__cxa_atexit@plt+0xf938c> │ │ │ │ + bhi 10e718 <__cxa_atexit@plt+0x1022e4> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 1057c8 <__cxa_atexit@plt+0xf9394> │ │ │ │ - ldr r1, [pc, #192] @ 10580c <__cxa_atexit@plt+0xf93d8> │ │ │ │ + bcc 10e720 <__cxa_atexit@plt+0x1022ec> │ │ │ │ + ldr r1, [pc, #192] @ 10e764 <__cxa_atexit@plt+0x102330> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - ldr r2, [pc, #176] @ 105810 <__cxa_atexit@plt+0xf93dc> │ │ │ │ + ldr r2, [pc, #176] @ 10e768 <__cxa_atexit@plt+0x102334> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r8, r3, #2 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r0, r3 │ │ │ │ - bcc 1057dc <__cxa_atexit@plt+0xf93a8> │ │ │ │ - ldr r0, [pc, #152] @ 105814 <__cxa_atexit@plt+0xf93e0> │ │ │ │ + bcc 10e734 <__cxa_atexit@plt+0x102300> │ │ │ │ + ldr r0, [pc, #152] @ 10e76c <__cxa_atexit@plt+0x102338> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr r2, [pc, #148] @ 105818 <__cxa_atexit@plt+0xf93e4> │ │ │ │ + ldr r2, [pc, #148] @ 10e770 <__cxa_atexit@plt+0x10233c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r1, #3] │ │ │ │ str r0, [r6, #12]! │ │ │ │ str r8, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r8, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #7 │ │ │ │ sub r0, r5, #36 @ 0x24 │ │ │ │ cmp fp, r0 │ │ │ │ - bhi 1057f8 <__cxa_atexit@plt+0xf93c4> │ │ │ │ + bhi 10e750 <__cxa_atexit@plt+0x10231c> │ │ │ │ str r7, [r5, #-16]! │ │ │ │ str r1, [r5, #4] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ mov r3, r6 │ │ │ │ - b 1057d0 <__cxa_atexit@plt+0xf939c> │ │ │ │ + b 10e728 <__cxa_atexit@plt+0x1022f4> │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r0, #24 │ │ │ │ ldr r2, [r4, #-8] │ │ │ │ @@ -255219,53 +264393,53 @@ │ │ │ │ mov r7, r1 │ │ │ │ bx r2 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, lr │ │ │ │ mov r6, r3 │ │ │ │ mov r8, r1 │ │ │ │ bx r0 │ │ │ │ - bicseq r4, lr, r8, lsr #12 │ │ │ │ - bicseq r4, lr, r0, lsr #14 │ │ │ │ + bicseq fp, sp, r8, asr #13 │ │ │ │ + bicseq fp, sp, r0, asr #15 │ │ │ │ @ instruction: 0xfffff7b0 │ │ │ │ @ instruction: 0xfffff9e4 │ │ │ │ - strdeq pc, [r8, #172] @ 0xac │ │ │ │ + biceq r7, r8, r4, ror #2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105900 <__cxa_atexit@plt+0xf94cc> │ │ │ │ - ldr r2, [pc, #224] @ 105920 <__cxa_atexit@plt+0xf94ec> │ │ │ │ + bhi 10e858 <__cxa_atexit@plt+0x102424> │ │ │ │ + ldr r2, [pc, #224] @ 10e878 <__cxa_atexit@plt+0x102444> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 1058dc <__cxa_atexit@plt+0xf94a8> │ │ │ │ + beq 10e834 <__cxa_atexit@plt+0x102400> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 1058ec <__cxa_atexit@plt+0xf94b8> │ │ │ │ + bne 10e844 <__cxa_atexit@plt+0x102410> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #56 @ 0x38 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 105908 <__cxa_atexit@plt+0xf94d4> │ │ │ │ - ldr lr, [pc, #180] @ 105928 <__cxa_atexit@plt+0xf94f4> │ │ │ │ + bcc 10e860 <__cxa_atexit@plt+0x10242c> │ │ │ │ + ldr lr, [pc, #180] @ 10e880 <__cxa_atexit@plt+0x10244c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub lr, r2, #19 │ │ │ │ - ldr r8, [pc, #152] @ 10592c <__cxa_atexit@plt+0xf94f8> │ │ │ │ + ldr r8, [pc, #152] @ 10e884 <__cxa_atexit@plt+0x102450> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #148] @ 105930 <__cxa_atexit@plt+0xf94fc> │ │ │ │ + ldr r9, [pc, #148] @ 10e888 <__cxa_atexit@plt+0x102454> │ │ │ │ add r9, pc, r9 │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r0, [pc, #136] @ 105934 <__cxa_atexit@plt+0xf9500> │ │ │ │ + ldr r0, [pc, #136] @ 10e88c <__cxa_atexit@plt+0x102458> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, r6 │ │ │ │ str r9, [r1, #16]! │ │ │ │ str r7, [r6, #24] │ │ │ │ str r3, [r6, #28] │ │ │ │ str r0, [r6, #32] │ │ │ │ str r3, [r6, #36] @ 0x24 │ │ │ │ @@ -255275,56 +264449,56 @@ │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 105924 <__cxa_atexit@plt+0xf94f0> │ │ │ │ + ldr r7, [pc, #48] @ 10e87c <__cxa_atexit@plt+0x102448> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #56 @ 0x38 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - bicseq r4, lr, r4, ror r4 │ │ │ │ + bicseq fp, sp, r4, lsl r5 │ │ │ │ @ instruction: 0xfffffe6c │ │ │ │ - bicseq r4, lr, r8, lsl #10 │ │ │ │ + bicseq fp, sp, r8, lsr #11 │ │ │ │ @ instruction: 0xfffffe88 │ │ │ │ - ldrsheq r4, [lr, #72] @ 0x48 │ │ │ │ - biceq pc, r8, r4, ror #19 │ │ │ │ + @ instruction: 0x01ddb598 │ │ │ │ + biceq r7, r8, ip, asr #32 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1059d0 <__cxa_atexit@plt+0xf959c> │ │ │ │ + bne 10e928 <__cxa_atexit@plt+0x1024f4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #56 @ 0x38 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1059e4 <__cxa_atexit@plt+0xf95b0> │ │ │ │ - ldr r2, [pc, #144] @ 1059f8 <__cxa_atexit@plt+0xf95c4> │ │ │ │ + bcc 10e93c <__cxa_atexit@plt+0x102508> │ │ │ │ + ldr r2, [pc, #144] @ 10e950 <__cxa_atexit@plt+0x10251c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #140] @ 1059fc <__cxa_atexit@plt+0xf95c8> │ │ │ │ + ldr lr, [pc, #140] @ 10e954 <__cxa_atexit@plt+0x102520> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ sub sl, r3, #19 │ │ │ │ - ldr r8, [pc, #112] @ 105a00 <__cxa_atexit@plt+0xf95cc> │ │ │ │ + ldr r8, [pc, #112] @ 10e958 <__cxa_atexit@plt+0x102524> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ - ldr r9, [pc, #108] @ 105a04 <__cxa_atexit@plt+0xf95d0> │ │ │ │ + ldr r9, [pc, #108] @ 10e95c <__cxa_atexit@plt+0x102528> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #16]! │ │ │ │ str r0, [r6, #12] │ │ │ │ str r7, [r6, #24] │ │ │ │ @@ -255332,182 +264506,182 @@ │ │ │ │ str r9, [r6, #32] │ │ │ │ add lr, r6, #36 @ 0x24 │ │ │ │ stm lr, {r1, r2, r8, sl} │ │ │ │ str r6, [r6, #52] @ 0x34 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ 1059f4 <__cxa_atexit@plt+0xf95c0> │ │ │ │ + ldr r7, [pc, #28] @ 10e94c <__cxa_atexit@plt+0x102518> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #56 @ 0x38 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - @ instruction: 0x01de4390 │ │ │ │ + bicseq fp, sp, r0, lsr r4 │ │ │ │ @ instruction: 0xfffffd78 │ │ │ │ @ instruction: 0xfffffdb4 │ │ │ │ - bicseq r4, lr, ip, lsl #8 │ │ │ │ - bicseq r4, lr, ip, lsl #8 │ │ │ │ - biceq pc, r8, r4, lsr #18 │ │ │ │ + bicseq fp, sp, ip, lsr #9 │ │ │ │ + bicseq fp, sp, ip, lsr #9 │ │ │ │ + biceq r6, r8, ip, lsl #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 105a84 <__cxa_atexit@plt+0xf9650> │ │ │ │ + bhi 10e9dc <__cxa_atexit@plt+0x1025a8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 105a90 <__cxa_atexit@plt+0xf965c> │ │ │ │ - ldr lr, [pc, #100] @ 105aa0 <__cxa_atexit@plt+0xf966c> │ │ │ │ + bcc 10e9e8 <__cxa_atexit@plt+0x1025b4> │ │ │ │ + ldr lr, [pc, #100] @ 10e9f8 <__cxa_atexit@plt+0x1025c4> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ 105aa4 <__cxa_atexit@plt+0xf9670> │ │ │ │ + ldr r0, [pc, #92] @ 10e9fc <__cxa_atexit@plt+0x1025c8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r8, [pc, #76] @ 105aa8 <__cxa_atexit@plt+0xf9674> │ │ │ │ + ldr r8, [pc, #76] @ 10ea00 <__cxa_atexit@plt+0x1025cc> │ │ │ │ add r8, pc, r8 │ │ │ │ sub r1, r6, #3 │ │ │ │ str r1, [r5, #-12] │ │ │ │ str r8, [r5, #-16] │ │ │ │ str lr, [r3, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ - ldr r5, [pc, #52] @ 105aac <__cxa_atexit@plt+0xf9678> │ │ │ │ + ldr r5, [pc, #52] @ 10ea04 <__cxa_atexit@plt+0x1025d0> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r2 │ │ │ │ b 164e3ac <__cxa_atexit@plt+0x1641f78> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffdec │ │ │ │ - bicseq r4, lr, ip, lsr #6 │ │ │ │ + bicseq fp, sp, ip, asr #7 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - bicseq r4, lr, r4, asr #15 │ │ │ │ - biceq pc, r8, ip, ror #16 │ │ │ │ + @ instruction: 0x01ddb890 │ │ │ │ + ldrdeq r6, [r8, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 105adc <__cxa_atexit@plt+0xf96a8> │ │ │ │ + ldr r3, [pc, #24] @ 10ea34 <__cxa_atexit@plt+0x102600> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 105ae0 <__cxa_atexit@plt+0xf96ac> │ │ │ │ + ldr r3, [pc, #16] @ 10ea38 <__cxa_atexit@plt+0x102604> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 165b514 <__cxa_atexit@plt+0x164f0e0> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - bicseq r4, lr, r0, asr #8 │ │ │ │ - biceq pc, r8, r8, lsr r8 @ │ │ │ │ + bicseq fp, sp, r0, ror #9 │ │ │ │ + biceq r6, r8, r0, lsr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ - b 10582c <__cxa_atexit@plt+0xf93f8> │ │ │ │ - biceq pc, r8, ip, lsl r8 @ │ │ │ │ + b 10e784 <__cxa_atexit@plt+0x102350> │ │ │ │ + biceq r6, r8, r4, lsl #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 105b98 <__cxa_atexit@plt+0xf9764> │ │ │ │ - ldr r6, [pc, #164] @ 105bcc <__cxa_atexit@plt+0xf9798> │ │ │ │ + bhi 10eaf0 <__cxa_atexit@plt+0x1026bc> │ │ │ │ + ldr r6, [pc, #164] @ 10eb24 <__cxa_atexit@plt+0x1026f0> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmdb r2, {r6, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 105ba8 <__cxa_atexit@plt+0xf9774> │ │ │ │ - ldr r1, [pc, #136] @ 105bd0 <__cxa_atexit@plt+0xf979c> │ │ │ │ + bcc 10eb00 <__cxa_atexit@plt+0x1026cc> │ │ │ │ + ldr r1, [pc, #136] @ 10eb28 <__cxa_atexit@plt+0x1026f4> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #132] @ 105bd4 <__cxa_atexit@plt+0xf97a0> │ │ │ │ + ldr r0, [pc, #132] @ 10eb2c <__cxa_atexit@plt+0x1026f8> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r7, [pc, #120] @ 105bd8 <__cxa_atexit@plt+0xf97a4> │ │ │ │ + ldr r7, [pc, #120] @ 10eb30 <__cxa_atexit@plt+0x1026fc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #7 │ │ │ │ sub r3, r2, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105bc4 <__cxa_atexit@plt+0xf9790> │ │ │ │ + bhi 10eb1c <__cxa_atexit@plt+0x1026e8> │ │ │ │ str r7, [r2, #-16]! │ │ │ │ str r8, [r2, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r3, [pc, #36] @ 105bdc <__cxa_atexit@plt+0xf97a8> │ │ │ │ + ldr r3, [pc, #36] @ 10eb34 <__cxa_atexit@plt+0x102700> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq r4, lr, ip, asr #4 │ │ │ │ + bicseq fp, sp, ip, ror #5 │ │ │ │ @ instruction: 0xfffff3e4 │ │ │ │ @ instruction: 0xfffff618 │ │ │ │ - bicseq r4, lr, r8, asr r3 │ │ │ │ - bicseq r4, lr, r0, lsl #6 │ │ │ │ + ldrsheq fp, [sp, #56] @ 0x38 │ │ │ │ + bicseq fp, sp, r0, lsr #7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105c14 <__cxa_atexit@plt+0xf97e0> │ │ │ │ + bhi 10eb6c <__cxa_atexit@plt+0x102738> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 105c1c <__cxa_atexit@plt+0xf97e8> │ │ │ │ + ldr r1, [pc, #24] @ 10eb74 <__cxa_atexit@plt+0x102740> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 105c2c <__cxa_atexit@plt+0xf97f8> │ │ │ │ + b 10eb84 <__cxa_atexit@plt+0x102750> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r4, lr, r0, ror r1 │ │ │ │ + bicseq fp, sp, r0, lsl r2 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 105cb8 <__cxa_atexit@plt+0xf9884> │ │ │ │ - ldr r3, [pc, #152] @ 105cd8 <__cxa_atexit@plt+0xf98a4> │ │ │ │ + bhi 10ec10 <__cxa_atexit@plt+0x1027dc> │ │ │ │ + ldr r3, [pc, #152] @ 10ec30 <__cxa_atexit@plt+0x1027fc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 105c98 <__cxa_atexit@plt+0xf9864> │ │ │ │ + beq 10ebf0 <__cxa_atexit@plt+0x1027bc> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 105ca8 <__cxa_atexit@plt+0xf9874> │ │ │ │ + bne 10ec00 <__cxa_atexit@plt+0x1027cc> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 105cc0 <__cxa_atexit@plt+0xf988c> │ │ │ │ - ldr r2, [pc, #104] @ 105cdc <__cxa_atexit@plt+0xf98a8> │ │ │ │ + bcc 10ec18 <__cxa_atexit@plt+0x1027e4> │ │ │ │ + ldr r2, [pc, #104] @ 10ec34 <__cxa_atexit@plt+0x102800> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ @@ -255533,20 +264707,20 @@ │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 105d34 <__cxa_atexit@plt+0xf9900> │ │ │ │ + bne 10ec8c <__cxa_atexit@plt+0x102858> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 105d4c <__cxa_atexit@plt+0xf9918> │ │ │ │ - ldr r2, [pc, #72] @ 105d58 <__cxa_atexit@plt+0xf9924> │ │ │ │ + bcc 10eca4 <__cxa_atexit@plt+0x102870> │ │ │ │ + ldr r2, [pc, #72] @ 10ecb0 <__cxa_atexit@plt+0x10287c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ @@ -255564,69 +264738,69 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 105db0 <__cxa_atexit@plt+0xf997c> │ │ │ │ + bhi 10ed08 <__cxa_atexit@plt+0x1028d4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 105dbc <__cxa_atexit@plt+0xf9988> │ │ │ │ - ldr r1, [pc, #64] @ 105dcc <__cxa_atexit@plt+0xf9998> │ │ │ │ + bcc 10ed14 <__cxa_atexit@plt+0x1028e0> │ │ │ │ + ldr r1, [pc, #64] @ 10ed24 <__cxa_atexit@plt+0x1028f0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ 105dd0 <__cxa_atexit@plt+0xf999c> │ │ │ │ + ldr r0, [pc, #60] @ 10ed28 <__cxa_atexit@plt+0x1028f4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b 105c2c <__cxa_atexit@plt+0xf97f8> │ │ │ │ + b 10eb84 <__cxa_atexit@plt+0x102750> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - bicseq r3, lr, r0, ror #31 │ │ │ │ + bicseq fp, sp, r0, lsl #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 105e88 <__cxa_atexit@plt+0xf9a54> │ │ │ │ - ldr lr, [pc, #180] @ 105ea8 <__cxa_atexit@plt+0xf9a74> │ │ │ │ + bhi 10ede0 <__cxa_atexit@plt+0x1029ac> │ │ │ │ + ldr lr, [pc, #180] @ 10ee00 <__cxa_atexit@plt+0x1029cc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #168] @ 105eac <__cxa_atexit@plt+0xf9a78> │ │ │ │ + ldr r1, [pc, #168] @ 10ee04 <__cxa_atexit@plt+0x1029d0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq 105e7c <__cxa_atexit@plt+0xf9a48> │ │ │ │ + beq 10edd4 <__cxa_atexit@plt+0x1029a0> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 105e94 <__cxa_atexit@plt+0xf9a60> │ │ │ │ - ldr lr, [pc, #132] @ 105eb0 <__cxa_atexit@plt+0xf9a7c> │ │ │ │ + bcc 10edec <__cxa_atexit@plt+0x1029b8> │ │ │ │ + ldr lr, [pc, #132] @ 10ee08 <__cxa_atexit@plt+0x1029d4> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #100] @ 105eb4 <__cxa_atexit@plt+0xf9a80> │ │ │ │ + ldr lr, [pc, #100] @ 10ee0c <__cxa_atexit@plt+0x1029d8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ @@ -255643,34 +264817,34 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - bicseq r3, lr, r0, ror pc │ │ │ │ + bicseq fp, sp, r0, lsl r0 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - bicseq r4, lr, r8, asr r2 │ │ │ │ + bicseq fp, sp, r0, lsr r3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 105f28 <__cxa_atexit@plt+0xf9af4> │ │ │ │ - ldr lr, [pc, #88] @ 105f34 <__cxa_atexit@plt+0xf9b00> │ │ │ │ + bcc 10ee80 <__cxa_atexit@plt+0x102a4c> │ │ │ │ + ldr lr, [pc, #88] @ 10ee8c <__cxa_atexit@plt+0x102a58> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #56] @ 105f38 <__cxa_atexit@plt+0xf9b04> │ │ │ │ + ldr lr, [pc, #56] @ 10ee90 <__cxa_atexit@plt+0x102a5c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r9, [r3, #28] │ │ │ │ @@ -255678,47 +264852,47 @@ │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - bicseq r4, lr, r8, lsr #3 │ │ │ │ + bicseq fp, sp, r0, lsl #5 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 105f74 <__cxa_atexit@plt+0xf9b40> │ │ │ │ - ldr r2, [pc, #32] @ 105f7c <__cxa_atexit@plt+0xf9b48> │ │ │ │ + bhi 10eecc <__cxa_atexit@plt+0x102a98> │ │ │ │ + ldr r2, [pc, #32] @ 10eed4 <__cxa_atexit@plt+0x102aa0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ mov r5, r3 │ │ │ │ b 1bfdd7c <__cxa_atexit@plt+0x1bf1948> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 105fe0 <__cxa_atexit@plt+0xf9bac> │ │ │ │ + bne 10ef38 <__cxa_atexit@plt+0x102b04> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 105fe8 <__cxa_atexit@plt+0xf9bb4> │ │ │ │ - ldr r2, [pc, #76] @ 105ff8 <__cxa_atexit@plt+0xf9bc4> │ │ │ │ + bcc 10ef40 <__cxa_atexit@plt+0x102b0c> │ │ │ │ + ldr r2, [pc, #76] @ 10ef50 <__cxa_atexit@plt+0x102b1c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #60] @ 105ffc <__cxa_atexit@plt+0xf9bc8> │ │ │ │ + ldr r2, [pc, #60] @ 10ef54 <__cxa_atexit@plt+0x102b20> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r5, #-4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ @@ -255727,229 +264901,229 @@ │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe2c │ │ │ │ - bicseq r3, lr, r0, ror #28 │ │ │ │ - biceq pc, r8, ip, lsl #6 │ │ │ │ + bicseq sl, sp, r0, lsl #30 │ │ │ │ + biceq r6, r8, r4, ror r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10604c <__cxa_atexit@plt+0xf9c18> │ │ │ │ - ldr r2, [pc, #52] @ 106054 <__cxa_atexit@plt+0xf9c20> │ │ │ │ + bhi 10efa4 <__cxa_atexit@plt+0x102b70> │ │ │ │ + ldr r2, [pc, #52] @ 10efac <__cxa_atexit@plt+0x102b78> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #48] @ 106058 <__cxa_atexit@plt+0xf9c24> │ │ │ │ + ldr r1, [pc, #48] @ 10efb0 <__cxa_atexit@plt+0x102b7c> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #40] @ 10605c <__cxa_atexit@plt+0xf9c28> │ │ │ │ + ldr r0, [pc, #40] @ 10efb4 <__cxa_atexit@plt+0x102b80> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ add r8, r1, #2 │ │ │ │ mov r5, r3 │ │ │ │ b 1669a9c <__cxa_atexit@plt+0x165d668> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq pc, r8, r4, lsl r1 @ │ │ │ │ - bicseq r3, lr, r0, asr #26 │ │ │ │ - biceq pc, r8, ip, asr #1 │ │ │ │ + biceq r6, r8, ip, ror r7 │ │ │ │ + bicseq sl, sp, r0, ror #27 │ │ │ │ + biceq r6, r8, r4, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 10608c <__cxa_atexit@plt+0xf9c58> │ │ │ │ + ldr r3, [pc, #24] @ 10efe4 <__cxa_atexit@plt+0x102bb0> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ 106090 <__cxa_atexit@plt+0xf9c5c> │ │ │ │ + ldr r2, [pc, #20] @ 10efe8 <__cxa_atexit@plt+0x102bb4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940a74 <__cxa_atexit@plt+0x1934640> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - strheq pc, [r8, #8] @ │ │ │ │ + biceq r6, r8, r0, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1060c8 <__cxa_atexit@plt+0xf9c94> │ │ │ │ - ldr r2, [pc, #28] @ 1060d4 <__cxa_atexit@plt+0xf9ca0> │ │ │ │ + bcc 10f020 <__cxa_atexit@plt+0x102bec> │ │ │ │ + ldr r2, [pc, #28] @ 10f02c <__cxa_atexit@plt+0x102bf8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq r3, lr, ip, ror #25 │ │ │ │ - biceq pc, r8, r4, lsr #4 │ │ │ │ + bicseq sl, sp, ip, lsl #27 │ │ │ │ + biceq r6, r8, ip, lsl #17 │ │ │ │ andeq r0, r1, r2 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10614c <__cxa_atexit@plt+0xf9d18> │ │ │ │ + bhi 10f0a4 <__cxa_atexit@plt+0x102c70> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 106158 <__cxa_atexit@plt+0xf9d24> │ │ │ │ - ldr r1, [pc, #108] @ 106178 <__cxa_atexit@plt+0xf9d44> │ │ │ │ + bcc 10f0b0 <__cxa_atexit@plt+0x102c7c> │ │ │ │ + ldr r1, [pc, #108] @ 10f0d0 <__cxa_atexit@plt+0x102c9c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r0, [pc, #88] @ 10617c <__cxa_atexit@plt+0xf9d48> │ │ │ │ + ldr r0, [pc, #88] @ 10f0d4 <__cxa_atexit@plt+0x102ca0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r2, {r0, r7} │ │ │ │ sub r8, r6, #3 │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 106168 <__cxa_atexit@plt+0xf9d34> │ │ │ │ + bhi 10f0c0 <__cxa_atexit@plt+0x102c8c> │ │ │ │ str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r8, r9} │ │ │ │ mov r7, fp │ │ │ │ - b 10652c <__cxa_atexit@plt+0xfa0f8> │ │ │ │ + b 10f484 <__cxa_atexit@plt+0x103050> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - bicseq r3, lr, r8, ror #24 │ │ │ │ - bicseq r3, lr, r4, lsr #25 │ │ │ │ + bicseq sl, sp, r8, lsl #26 │ │ │ │ + bicseq sl, sp, r4, asr #26 │ │ │ │ andeq r0, r1, r2 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106218 <__cxa_atexit@plt+0xf9de4> │ │ │ │ + bhi 10f170 <__cxa_atexit@plt+0x102d3c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 106224 <__cxa_atexit@plt+0xf9df0> │ │ │ │ - ldr r1, [pc, #148] @ 106244 <__cxa_atexit@plt+0xf9e10> │ │ │ │ + bcc 10f17c <__cxa_atexit@plt+0x102d48> │ │ │ │ + ldr r1, [pc, #148] @ 10f19c <__cxa_atexit@plt+0x102d68> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r0, [pc, #128] @ 106248 <__cxa_atexit@plt+0xf9e14> │ │ │ │ + ldr r0, [pc, #128] @ 10f1a0 <__cxa_atexit@plt+0x102d6c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ sub r7, r7, #1 │ │ │ │ stmib r2, {r0, r7} │ │ │ │ sub r9, r6, #3 │ │ │ │ sub r7, r5, #28 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 106234 <__cxa_atexit@plt+0xf9e00> │ │ │ │ - ldr r7, [pc, #100] @ 10624c <__cxa_atexit@plt+0xf9e18> │ │ │ │ + bhi 10f18c <__cxa_atexit@plt+0x102d58> │ │ │ │ + ldr r7, [pc, #100] @ 10f1a4 <__cxa_atexit@plt+0x102d70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r3, [r1, #2] │ │ │ │ str r7, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str r3, [r5, #4] │ │ │ │ str r1, [r5, #8] │ │ │ │ str r9, [r5, #12] │ │ │ │ tst r8, #3 │ │ │ │ - beq 10620c <__cxa_atexit@plt+0xf9dd8> │ │ │ │ + beq 10f164 <__cxa_atexit@plt+0x102d30> │ │ │ │ mov r7, r8 │ │ │ │ - b 1062ac <__cxa_atexit@plt+0xf9e78> │ │ │ │ + b 10f204 <__cxa_atexit@plt+0x102dd0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - bicseq r3, lr, r4, asr #23 │ │ │ │ - bicseq r3, lr, r0, lsl #24 │ │ │ │ + bicseq sl, sp, r4, ror #24 │ │ │ │ + bicseq sl, sp, r0, lsr #25 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106298 <__cxa_atexit@plt+0xf9e64> │ │ │ │ - ldr r3, [pc, #48] @ 1062a0 <__cxa_atexit@plt+0xf9e6c> │ │ │ │ + bhi 10f1f0 <__cxa_atexit@plt+0x102dbc> │ │ │ │ + ldr r3, [pc, #48] @ 10f1f8 <__cxa_atexit@plt+0x102dc4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ str r3, [r5, #-16]! │ │ │ │ stmib r5, {r2, r7, r9} │ │ │ │ tst r8, #3 │ │ │ │ - beq 10628c <__cxa_atexit@plt+0xf9e58> │ │ │ │ + beq 10f1e4 <__cxa_atexit@plt+0x102db0> │ │ │ │ mov r7, r8 │ │ │ │ - b 1062ac <__cxa_atexit@plt+0xf9e78> │ │ │ │ + b 10f204 <__cxa_atexit@plt+0x102dd0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 106324 <__cxa_atexit@plt+0xf9ef0> │ │ │ │ + bne 10f27c <__cxa_atexit@plt+0x102e48> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ - ldr r2, [pc, #204] @ 106398 <__cxa_atexit@plt+0xf9f64> │ │ │ │ + ldr r2, [pc, #204] @ 10f2f0 <__cxa_atexit@plt+0x102ebc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r9, #3 │ │ │ │ - beq 106330 <__cxa_atexit@plt+0xf9efc> │ │ │ │ + beq 10f288 <__cxa_atexit@plt+0x102e54> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #32 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 106380 <__cxa_atexit@plt+0xf9f4c> │ │ │ │ + bcc 10f2d8 <__cxa_atexit@plt+0x102ea4> │ │ │ │ ldr r7, [r5, #12] │ │ │ │ ldr r3, [r9, #3] │ │ │ │ cmp r3, #1 │ │ │ │ - bne 106340 <__cxa_atexit@plt+0xf9f0c> │ │ │ │ + bne 10f298 <__cxa_atexit@plt+0x102e64> │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ ldr r3, [r5, #-12] │ │ │ │ str r3, [r6, #12]! │ │ │ │ - ldr r3, [pc, #132] @ 10639c <__cxa_atexit@plt+0xf9f68> │ │ │ │ + ldr r3, [pc, #132] @ 10f2f4 <__cxa_atexit@plt+0x102ec0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmdb r6, {r3, r7} │ │ │ │ sub r7, r2, #26 │ │ │ │ bx r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ add r5, r5, #16 │ │ │ │ b 1946394 <__cxa_atexit@plt+0x1939f60> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ add r8, r6, #4 │ │ │ │ - ldr lr, [pc, #84] @ 1063a0 <__cxa_atexit@plt+0xf9f6c> │ │ │ │ + ldr lr, [pc, #84] @ 10f2f8 <__cxa_atexit@plt+0x102ec4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ - ldr r9, [pc, #72] @ 1063a4 <__cxa_atexit@plt+0xf9f70> │ │ │ │ + ldr r9, [pc, #72] @ 10f2fc <__cxa_atexit@plt+0x102ec8> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str lr, [r6, #4] │ │ │ │ add lr, r6, #12 │ │ │ │ stm lr, {r0, r1, r3, r9} │ │ │ │ str r7, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ @@ -255959,579 +265133,579 @@ │ │ │ │ mov r7, #32 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r9 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - bicseq r3, lr, r4, lsl #21 │ │ │ │ + bicseq sl, sp, r4, lsr #22 │ │ │ │ @ instruction: 0xfffffe38 │ │ │ │ - bicseq r3, lr, r0, asr #20 │ │ │ │ + bicseq sl, sp, r0, ror #21 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #32 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 106438 <__cxa_atexit@plt+0xfa004> │ │ │ │ + bcc 10f390 <__cxa_atexit@plt+0x102f5c> │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, #1 │ │ │ │ - bne 1063fc <__cxa_atexit@plt+0xf9fc8> │ │ │ │ + bne 10f354 <__cxa_atexit@plt+0x102f20> │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ str r7, [r3, #12]! │ │ │ │ - ldr r7, [pc, #92] @ 106444 <__cxa_atexit@plt+0xfa010> │ │ │ │ + ldr r7, [pc, #92] @ 10f39c <__cxa_atexit@plt+0x102f68> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-8] │ │ │ │ str r2, [r3, #-4] │ │ │ │ sub r7, r6, #26 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ add r9, r3, #4 │ │ │ │ - ldr lr, [pc, #64] @ 106448 <__cxa_atexit@plt+0xfa014> │ │ │ │ + ldr lr, [pc, #64] @ 10f3a0 <__cxa_atexit@plt+0x102f6c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #60] @ 10644c <__cxa_atexit@plt+0xfa018> │ │ │ │ + ldr r8, [pc, #60] @ 10f3a4 <__cxa_atexit@plt+0x102f70> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ ldr r0, [r5, #-16] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ str lr, [r3, #4] │ │ │ │ add lr, r3, #12 │ │ │ │ stm lr, {r0, r1, r7, r8} │ │ │ │ str r2, [r3, #28] │ │ │ │ str r9, [r3, #32] │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ mov r3, #32 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrheq r3, [lr, #148] @ 0x94 │ │ │ │ + bicseq sl, sp, r4, asr sl │ │ │ │ @ instruction: 0xfffffd7c │ │ │ │ - bicseq r3, lr, ip, lsl #19 │ │ │ │ - biceq lr, r8, ip, lsr #29 │ │ │ │ + bicseq sl, sp, ip, lsr #20 │ │ │ │ + biceq r6, r8, r4, lsl r5 │ │ │ │ andeq r0, r1, r2 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1064c4 <__cxa_atexit@plt+0xfa090> │ │ │ │ + bhi 10f41c <__cxa_atexit@plt+0x102fe8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 1064d0 <__cxa_atexit@plt+0xfa09c> │ │ │ │ - ldr r1, [pc, #108] @ 1064f0 <__cxa_atexit@plt+0xfa0bc> │ │ │ │ + bcc 10f428 <__cxa_atexit@plt+0x102ff4> │ │ │ │ + ldr r1, [pc, #108] @ 10f448 <__cxa_atexit@plt+0x103014> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r7, [r7, #16] │ │ │ │ - ldr r0, [pc, #88] @ 1064f4 <__cxa_atexit@plt+0xfa0c0> │ │ │ │ + ldr r0, [pc, #88] @ 10f44c <__cxa_atexit@plt+0x103018> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r7, r7, #1 │ │ │ │ stmib r2, {r0, r7} │ │ │ │ sub r8, r6, #3 │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 1064e0 <__cxa_atexit@plt+0xfa0ac> │ │ │ │ + bhi 10f438 <__cxa_atexit@plt+0x103004> │ │ │ │ str r1, [r5, #-20]! @ 0xffffffec │ │ │ │ stmib r5, {r8, r9} │ │ │ │ mov r7, fp │ │ │ │ - b 10652c <__cxa_atexit@plt+0xfa0f8> │ │ │ │ + b 10f484 <__cxa_atexit@plt+0x103050> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ - ldrsheq r3, [lr, #128] @ 0x80 │ │ │ │ - bicseq r3, lr, ip, lsr #18 │ │ │ │ - biceq lr, r8, r0, lsl #28 │ │ │ │ + @ instruction: 0x01dda990 │ │ │ │ + bicseq sl, sp, ip, asr #19 │ │ │ │ + biceq r6, r8, r8, ror #8 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106524 <__cxa_atexit@plt+0xfa0f0> │ │ │ │ + bhi 10f47c <__cxa_atexit@plt+0x103048> │ │ │ │ str r7, [r5, #-12]! │ │ │ │ stmib r5, {r8, r9} │ │ │ │ mov r7, fp │ │ │ │ - b 10652c <__cxa_atexit@plt+0xfa0f8> │ │ │ │ + b 10f484 <__cxa_atexit@plt+0x103050> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov fp, r7 │ │ │ │ ldr r3, [r5] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r3, [r3, #2] │ │ │ │ - ldr r2, [pc, #112] @ 1065b4 <__cxa_atexit@plt+0xfa180> │ │ │ │ + ldr r2, [pc, #112] @ 10f50c <__cxa_atexit@plt+0x1030d8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5, #8] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 106588 <__cxa_atexit@plt+0xfa154> │ │ │ │ + beq 10f4e0 <__cxa_atexit@plt+0x1030ac> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 106594 <__cxa_atexit@plt+0xfa160> │ │ │ │ - ldr r2, [pc, #80] @ 1065b8 <__cxa_atexit@plt+0xfa184> │ │ │ │ + bne 10f4ec <__cxa_atexit@plt+0x1030b8> │ │ │ │ + ldr r2, [pc, #80] @ 10f510 <__cxa_atexit@plt+0x1030dc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ stmib r5, {r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 1065a8 <__cxa_atexit@plt+0xfa174> │ │ │ │ + beq 10f500 <__cxa_atexit@plt+0x1030cc> │ │ │ │ mov r7, r3 │ │ │ │ - b 106630 <__cxa_atexit@plt+0xfa1fc> │ │ │ │ + b 10f588 <__cxa_atexit@plt+0x103154> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 1065bc <__cxa_atexit@plt+0xfa188> │ │ │ │ + ldr r7, [pc, #32] @ 10f514 <__cxa_atexit@plt+0x1030e0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ - bicseq r3, lr, ip, asr #15 │ │ │ │ - biceq lr, r8, ip, lsr sp │ │ │ │ + bicseq sl, sp, ip, ror #16 │ │ │ │ + biceq r6, r8, r4, lsr #7 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 106600 <__cxa_atexit@plt+0xfa1cc> │ │ │ │ + bne 10f558 <__cxa_atexit@plt+0x103124> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r3, #6] │ │ │ │ - ldr r1, [pc, #48] @ 10661c <__cxa_atexit@plt+0xfa1e8> │ │ │ │ + ldr r1, [pc, #48] @ 10f574 <__cxa_atexit@plt+0x103140> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 106614 <__cxa_atexit@plt+0xfa1e0> │ │ │ │ - b 106630 <__cxa_atexit@plt+0xfa1fc> │ │ │ │ - ldr r7, [pc, #24] @ 106620 <__cxa_atexit@plt+0xfa1ec> │ │ │ │ + beq 10f56c <__cxa_atexit@plt+0x103138> │ │ │ │ + b 10f588 <__cxa_atexit@plt+0x103154> │ │ │ │ + ldr r7, [pc, #24] @ 10f578 <__cxa_atexit@plt+0x103144> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq r3, lr, r0, ror #14 │ │ │ │ - ldrdeq lr, [r8, #200] @ 0xc8 │ │ │ │ + bicseq sl, sp, r0, lsl #16 │ │ │ │ + biceq r6, r8, r0, asr #6 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ and r5, r7, #3 │ │ │ │ cmp r5, #2 │ │ │ │ - bne 1066a8 <__cxa_atexit@plt+0xfa274> │ │ │ │ - ldr r2, [pc, #148] @ 1066dc <__cxa_atexit@plt+0xfa2a8> │ │ │ │ + bne 10f600 <__cxa_atexit@plt+0x1031cc> │ │ │ │ + ldr r2, [pc, #148] @ 10f634 <__cxa_atexit@plt+0x103200> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r5, r7 │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r5, [r3] │ │ │ │ mov r5, r3 │ │ │ │ str r2, [r5, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 1066bc <__cxa_atexit@plt+0xfa288> │ │ │ │ + beq 10f614 <__cxa_atexit@plt+0x1031e0> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 1066c4 <__cxa_atexit@plt+0xfa290> │ │ │ │ - ldr r2, [pc, #108] @ 1066e0 <__cxa_atexit@plt+0xfa2ac> │ │ │ │ + bne 10f61c <__cxa_atexit@plt+0x1031e8> │ │ │ │ + ldr r2, [pc, #108] @ 10f638 <__cxa_atexit@plt+0x103204> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1066bc <__cxa_atexit@plt+0xfa288> │ │ │ │ - ldr r2, [pc, #88] @ 1066e4 <__cxa_atexit@plt+0xfa2b0> │ │ │ │ + beq 10f614 <__cxa_atexit@plt+0x1031e0> │ │ │ │ + ldr r2, [pc, #88] @ 10f63c <__cxa_atexit@plt+0x103208> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r3, #16] │ │ │ │ str r2, [r3, #-4] │ │ │ │ str r1, [r3, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1066bc <__cxa_atexit@plt+0xfa288> │ │ │ │ - b 1067c0 <__cxa_atexit@plt+0xfa38c> │ │ │ │ - ldr r7, [pc, #56] @ 1066e8 <__cxa_atexit@plt+0xfa2b4> │ │ │ │ + beq 10f614 <__cxa_atexit@plt+0x1031e0> │ │ │ │ + b 10f718 <__cxa_atexit@plt+0x1032e4> │ │ │ │ + ldr r7, [pc, #56] @ 10f640 <__cxa_atexit@plt+0x10320c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r3, #24 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 1066ec <__cxa_atexit@plt+0xfa2b8> │ │ │ │ + ldr r7, [pc, #32] @ 10f644 <__cxa_atexit@plt+0x103210> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r3, #24 │ │ │ │ - ldr r0, [pc, #24] @ 1066f0 <__cxa_atexit@plt+0xfa2bc> │ │ │ │ + ldr r0, [pc, #24] @ 10f648 <__cxa_atexit@plt+0x103214> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ andeq r0, r0, ip, lsl #2 │ │ │ │ andeq r0, r0, r0, lsr r1 │ │ │ │ - bicseq r3, lr, r8, ror fp │ │ │ │ - ldrdeq lr, [r8, #164] @ 0xa4 │ │ │ │ - biceq lr, r8, r8, asr #21 │ │ │ │ - biceq lr, r8, r8, lsl #24 │ │ │ │ + bicseq sl, sp, r4, asr #24 │ │ │ │ + biceq r6, r8, ip, lsr r1 │ │ │ │ + biceq r6, r8, r0, lsr r1 │ │ │ │ + biceq r6, r8, r0, ror r2 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 106748 <__cxa_atexit@plt+0xfa314> │ │ │ │ - ldr r3, [pc, #84] @ 106768 <__cxa_atexit@plt+0xfa334> │ │ │ │ + bne 10f6a0 <__cxa_atexit@plt+0x10326c> │ │ │ │ + ldr r3, [pc, #84] @ 10f6c0 <__cxa_atexit@plt+0x10328c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 106760 <__cxa_atexit@plt+0xfa32c> │ │ │ │ - ldr r3, [pc, #64] @ 10676c <__cxa_atexit@plt+0xfa338> │ │ │ │ + beq 10f6b8 <__cxa_atexit@plt+0x103284> │ │ │ │ + ldr r3, [pc, #64] @ 10f6c4 <__cxa_atexit@plt+0x103290> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq 106760 <__cxa_atexit@plt+0xfa32c> │ │ │ │ - b 1067c0 <__cxa_atexit@plt+0xfa38c> │ │ │ │ - ldr r7, [pc, #32] @ 106770 <__cxa_atexit@plt+0xfa33c> │ │ │ │ + beq 10f6b8 <__cxa_atexit@plt+0x103284> │ │ │ │ + b 10f718 <__cxa_atexit@plt+0x1032e4> │ │ │ │ + ldr r7, [pc, #32] @ 10f6c8 <__cxa_atexit@plt+0x103294> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #28 │ │ │ │ - ldr r0, [pc, #24] @ 106774 <__cxa_atexit@plt+0xfa340> │ │ │ │ + ldr r0, [pc, #24] @ 10f6cc <__cxa_atexit@plt+0x103298> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ muleq r0, r0, r0 │ │ │ │ - biceq lr, r8, r0, asr sl │ │ │ │ - biceq lr, r8, r4, asr #20 │ │ │ │ - biceq lr, r8, r4, lsl #23 │ │ │ │ + strheq r6, [r8, #8] │ │ │ │ + biceq r6, r8, ip, lsr #1 │ │ │ │ + biceq r6, r8, ip, ror #3 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 1067b0 <__cxa_atexit@plt+0xfa37c> │ │ │ │ + ldr r3, [pc, #36] @ 10f708 <__cxa_atexit@plt+0x1032d4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1067a8 <__cxa_atexit@plt+0xfa374> │ │ │ │ - b 1067c0 <__cxa_atexit@plt+0xfa38c> │ │ │ │ + beq 10f700 <__cxa_atexit@plt+0x1032cc> │ │ │ │ + b 10f718 <__cxa_atexit@plt+0x1032e4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq lr, r8, r8, asr #22 │ │ │ │ + strheq r6, [r8, #16] │ │ │ │ andeq r0, r0, r6, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1068bc <__cxa_atexit@plt+0xfa488> │ │ │ │ + bcc 10f814 <__cxa_atexit@plt+0x1033e0> │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldr r1, [r5, #20] │ │ │ │ ldr r2, [r7, #3] │ │ │ │ cmp r1, r2 │ │ │ │ - bge 1067f8 <__cxa_atexit@plt+0xfa3c4> │ │ │ │ + bge 10f750 <__cxa_atexit@plt+0x10331c> │ │ │ │ str r7, [r5, #20] │ │ │ │ str r0, [r5, #24] │ │ │ │ add r5, r5, #16 │ │ │ │ mov r7, fp │ │ │ │ - b 10652c <__cxa_atexit@plt+0xfa0f8> │ │ │ │ + b 10f484 <__cxa_atexit@plt+0x103050> │ │ │ │ ldr r7, [r5, #16] │ │ │ │ add r1, r6, #4 │ │ │ │ - bne 106840 <__cxa_atexit@plt+0xfa40c> │ │ │ │ - ldr lr, [pc, #236] @ 1068f8 <__cxa_atexit@plt+0xfa4c4> │ │ │ │ + bne 10f798 <__cxa_atexit@plt+0x103364> │ │ │ │ + ldr lr, [pc, #236] @ 10f850 <__cxa_atexit@plt+0x10341c> │ │ │ │ add lr, pc, lr │ │ │ │ - ldr r8, [pc, #232] @ 1068fc <__cxa_atexit@plt+0xfa4c8> │ │ │ │ + ldr r8, [pc, #232] @ 10f854 <__cxa_atexit@plt+0x103420> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr ip, [r5, #28]! │ │ │ │ ldr r9, [r5, #-24] @ 0xffffffe8 │ │ │ │ str lr, [r6, #4] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r7, [r6, #16] │ │ │ │ add lr, r6, #20 │ │ │ │ stm lr, {r2, r8, r9} │ │ │ │ str r1, [r6, #32] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r9, [pc, #156] @ 1068e4 <__cxa_atexit@plt+0xfa4b0> │ │ │ │ + ldr r9, [pc, #156] @ 10f83c <__cxa_atexit@plt+0x103408> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #152] @ 1068e8 <__cxa_atexit@plt+0xfa4b4> │ │ │ │ + ldr lr, [pc, #152] @ 10f840 <__cxa_atexit@plt+0x10340c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r8, [r5, #24] │ │ │ │ str r1, [r6, #28]! │ │ │ │ str r9, [r6, #-24] @ 0xffffffe8 │ │ │ │ str r0, [r6, #-16] │ │ │ │ str r7, [r6, #-12] │ │ │ │ stmdb r6, {r2, lr} │ │ │ │ sub r7, r3, #6 │ │ │ │ add r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1068cc <__cxa_atexit@plt+0xfa498> │ │ │ │ - ldr r2, [pc, #104] @ 1068ec <__cxa_atexit@plt+0xfa4b8> │ │ │ │ + bhi 10f824 <__cxa_atexit@plt+0x1033f0> │ │ │ │ + ldr r2, [pc, #104] @ 10f844 <__cxa_atexit@plt+0x103410> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #100] @ 1068f0 <__cxa_atexit@plt+0xfa4bc> │ │ │ │ + ldr r1, [pc, #100] @ 10f848 <__cxa_atexit@plt+0x103414> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #137 @ 0x89 │ │ │ │ ldr r3, [r3, #-4] │ │ │ │ str r2, [r5, #12]! │ │ │ │ stmib r5, {r3, r7} │ │ │ │ str r1, [r5, #12] │ │ │ │ tst r8, #3 │ │ │ │ - beq 1068b0 <__cxa_atexit@plt+0xfa47c> │ │ │ │ + beq 10f808 <__cxa_atexit@plt+0x1033d4> │ │ │ │ mov r7, r8 │ │ │ │ - b 1062ac <__cxa_atexit@plt+0xf9e78> │ │ │ │ + b 10f204 <__cxa_atexit@plt+0x102dd0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r3, [pc, #32] @ 1068f4 <__cxa_atexit@plt+0xfa4c0> │ │ │ │ + ldr r3, [pc, #32] @ 10f84c <__cxa_atexit@plt+0x103418> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #137 @ 0x89 │ │ │ │ add r5, r5, #28 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffff898 │ │ │ │ @ instruction: 0xfffffa08 │ │ │ │ @ instruction: 0xfffffa24 │ │ │ │ - bicseq r3, lr, ip, lsr #10 │ │ │ │ - bicseq r3, lr, r4, ror #9 │ │ │ │ + bicseq sl, sp, ip, asr #11 │ │ │ │ + bicseq sl, sp, r4, lsl #11 │ │ │ │ @ instruction: 0xfffffc4c │ │ │ │ - bicseq r3, lr, r8, lsl #11 │ │ │ │ - strdeq lr, [r8, #156] @ 0x9c │ │ │ │ + bicseq sl, sp, r8, lsr #12 │ │ │ │ + biceq r6, r8, r4, rrx │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1069a8 <__cxa_atexit@plt+0xfa574> │ │ │ │ - ldr r6, [pc, #184] @ 1069dc <__cxa_atexit@plt+0xfa5a8> │ │ │ │ + bhi 10f900 <__cxa_atexit@plt+0x1034cc> │ │ │ │ + ldr r6, [pc, #184] @ 10f934 <__cxa_atexit@plt+0x103500> │ │ │ │ add r6, pc, r6 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #176] @ 1069e0 <__cxa_atexit@plt+0xfa5ac> │ │ │ │ + ldr r1, [pc, #176] @ 10f938 <__cxa_atexit@plt+0x103504> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r6, [r5, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 106998 <__cxa_atexit@plt+0xfa564> │ │ │ │ + beq 10f8f0 <__cxa_atexit@plt+0x1034bc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 1069b4 <__cxa_atexit@plt+0xfa580> │ │ │ │ - ldr r3, [pc, #136] @ 1069e4 <__cxa_atexit@plt+0xfa5b0> │ │ │ │ + bcc 10f90c <__cxa_atexit@plt+0x1034d8> │ │ │ │ + ldr r3, [pc, #136] @ 10f93c <__cxa_atexit@plt+0x103508> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r3, [r2, #4] │ │ │ │ str r1, [r2, #8] │ │ │ │ sub r7, r6, #2 │ │ │ │ sub r3, r5, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1069c4 <__cxa_atexit@plt+0xfa590> │ │ │ │ + bhi 10f91c <__cxa_atexit@plt+0x1034e8> │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r7, [pc, #100] @ 1069ec <__cxa_atexit@plt+0xfa5b8> │ │ │ │ + ldr r7, [pc, #100] @ 10f944 <__cxa_atexit@plt+0x103510> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #129 @ 0x81 │ │ │ │ stmib r5, {r7, r9} │ │ │ │ mov r7, fp │ │ │ │ - b 10652c <__cxa_atexit@plt+0xfa0f8> │ │ │ │ + b 10f484 <__cxa_atexit@plt+0x103050> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r5, #8 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r3, [pc, #28] @ 1069e8 <__cxa_atexit@plt+0xfa5b4> │ │ │ │ + ldr r3, [pc, #28] @ 10f940 <__cxa_atexit@plt+0x10350c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #129 @ 0x81 │ │ │ │ sub r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ - bicseq r3, lr, r4, asr #8 │ │ │ │ + bicseq sl, sp, r4, ror #9 │ │ │ │ @ instruction: 0xfffffba8 │ │ │ │ - bicseq r3, lr, ip, ror #7 │ │ │ │ - bicseq r3, lr, r0, lsr r4 │ │ │ │ - biceq lr, r8, ip, lsl #18 │ │ │ │ + bicseq sl, sp, ip, lsl #9 │ │ │ │ + ldrsbeq sl, [sp, #64] @ 0x40 │ │ │ │ + biceq r5, r8, r4, ror pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 106a54 <__cxa_atexit@plt+0xfa620> │ │ │ │ - ldr r2, [pc, #96] @ 106a78 <__cxa_atexit@plt+0xfa644> │ │ │ │ + bcc 10f9ac <__cxa_atexit@plt+0x103578> │ │ │ │ + ldr r2, [pc, #96] @ 10f9d0 <__cxa_atexit@plt+0x10359c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ str r2, [r3, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ sub r7, r6, #2 │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106a60 <__cxa_atexit@plt+0xfa62c> │ │ │ │ - ldr r3, [pc, #64] @ 106a80 <__cxa_atexit@plt+0xfa64c> │ │ │ │ + bhi 10f9b8 <__cxa_atexit@plt+0x103584> │ │ │ │ + ldr r3, [pc, #64] @ 10f9d8 <__cxa_atexit@plt+0x1035a4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #129 @ 0x81 │ │ │ │ stmda r5, {r3, r9} │ │ │ │ str r7, [r5, #-8]! │ │ │ │ mov r7, fp │ │ │ │ - b 10652c <__cxa_atexit@plt+0xfa0f8> │ │ │ │ + b 10f484 <__cxa_atexit@plt+0x103050> │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r3, [pc, #20] @ 106a7c <__cxa_atexit@plt+0xfa648> │ │ │ │ + ldr r3, [pc, #20] @ 10f9d4 <__cxa_atexit@plt+0x1035a0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #129 @ 0x81 │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffaec │ │ │ │ - bicseq r3, lr, r0, asr r3 │ │ │ │ - bicseq r3, lr, r8, ror r3 │ │ │ │ + ldrsheq sl, [sp, #48] @ 0x30 │ │ │ │ + bicseq sl, sp, r8, lsl r4 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 106ac0 <__cxa_atexit@plt+0xfa68c> │ │ │ │ - ldr r2, [pc, #40] @ 106acc <__cxa_atexit@plt+0xfa698> │ │ │ │ + bhi 10fa18 <__cxa_atexit@plt+0x1035e4> │ │ │ │ + ldr r2, [pc, #40] @ 10fa24 <__cxa_atexit@plt+0x1035f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r3, {r2, r7} │ │ │ │ ldr r3, [r7, #8] │ │ │ │ - ldr r2, [pc, #28] @ 106ad0 <__cxa_atexit@plt+0xfa69c> │ │ │ │ + ldr r2, [pc, #28] @ 10fa28 <__cxa_atexit@plt+0x1035f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ rsb r8, r3, #0 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r3, [lr, #32] │ │ │ │ - ldrheq r3, [lr, #36] @ 0x24 │ │ │ │ - strheq lr, [r8, #124] @ 0x7c │ │ │ │ + bicseq sl, sp, r0, ror r3 │ │ │ │ + bicseq sl, sp, r4, asr r3 │ │ │ │ + biceq r5, r8, r4, lsr #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #4 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 106b28 <__cxa_atexit@plt+0xfa6f4> │ │ │ │ - ldr r3, [pc, #60] @ 106b34 <__cxa_atexit@plt+0xfa700> │ │ │ │ + bhi 10fa80 <__cxa_atexit@plt+0x10364c> │ │ │ │ + ldr r3, [pc, #60] @ 10fa8c <__cxa_atexit@plt+0x103658> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 106b20 <__cxa_atexit@plt+0xfa6ec> │ │ │ │ - ldr r3, [pc, #40] @ 106b38 <__cxa_atexit@plt+0xfa704> │ │ │ │ + beq 10fa78 <__cxa_atexit@plt+0x103644> │ │ │ │ + ldr r3, [pc, #40] @ 10fa90 <__cxa_atexit@plt+0x10365c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - biceq lr, r8, r4, asr r7 │ │ │ │ + strheq r5, [r8, #220] @ 0xdc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 106b60 <__cxa_atexit@plt+0xfa72c> │ │ │ │ + ldr r3, [pc, #16] @ 10fab8 <__cxa_atexit@plt+0x103684> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq lr, r8, ip, lsr #14 │ │ │ │ + @ instruction: 0x01c85d94 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 106bfc <__cxa_atexit@plt+0xfa7c8> │ │ │ │ + bcc 10fb54 <__cxa_atexit@plt+0x103720> │ │ │ │ cmp r7, #0 │ │ │ │ - bmi 106ba0 <__cxa_atexit@plt+0xfa76c> │ │ │ │ - ldr r3, [pc, #144] @ 106c20 <__cxa_atexit@plt+0xfa7ec> │ │ │ │ + bmi 10faf8 <__cxa_atexit@plt+0x1036c4> │ │ │ │ + ldr r3, [pc, #144] @ 10fb78 <__cxa_atexit@plt+0x103744> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r9, r3, #1 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 19c6518 <__cxa_atexit@plt+0x19ba0e4> │ │ │ │ cmp r7, #-2147483648 @ 0x80000000 │ │ │ │ - bne 106bbc <__cxa_atexit@plt+0xfa788> │ │ │ │ - ldr r7, [pc, #104] @ 106c18 <__cxa_atexit@plt+0xfa7e4> │ │ │ │ + bne 10fb14 <__cxa_atexit@plt+0x1036e0> │ │ │ │ + ldr r7, [pc, #104] @ 10fb70 <__cxa_atexit@plt+0x10373c> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #96] @ 106c24 <__cxa_atexit@plt+0xfa7f0> │ │ │ │ + ldr r2, [pc, #96] @ 10fb7c <__cxa_atexit@plt+0x103748> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #92] @ 106c28 <__cxa_atexit@plt+0xfa7f4> │ │ │ │ + ldr r1, [pc, #92] @ 10fb80 <__cxa_atexit@plt+0x10374c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #76] @ 106c2c <__cxa_atexit@plt+0xfa7f8> │ │ │ │ + ldr r2, [pc, #76] @ 10fb84 <__cxa_atexit@plt+0x103750> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ 106c1c <__cxa_atexit@plt+0xfa7e8> │ │ │ │ + ldr r6, [pc, #24] @ 10fb74 <__cxa_atexit@plt+0x103740> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - biceq lr, r8, r8, ror #13 │ │ │ │ + biceq r5, r8, r0, asr sp │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - ldrsbeq r3, [lr, #24] │ │ │ │ + bicseq sl, sp, r8, ror r2 │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - bicseq r3, lr, r0, asr r3 │ │ │ │ - ldrheq r3, [lr, #28] │ │ │ │ - biceq lr, r8, r0, ror #12 │ │ │ │ + ldrsheq sl, [sp, #48] @ 0x30 │ │ │ │ + bicseq sl, sp, ip, asr r2 │ │ │ │ + biceq r5, r8, r8, asr #25 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106c8c <__cxa_atexit@plt+0xfa858> │ │ │ │ + bhi 10fbe4 <__cxa_atexit@plt+0x1037b0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 106c98 <__cxa_atexit@plt+0xfa864> │ │ │ │ - ldr r2, [pc, #68] @ 106ca8 <__cxa_atexit@plt+0xfa874> │ │ │ │ + bcc 10fbf0 <__cxa_atexit@plt+0x1037bc> │ │ │ │ + ldr r2, [pc, #68] @ 10fc00 <__cxa_atexit@plt+0x1037cc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r8, [pc, #64] @ 106cac <__cxa_atexit@plt+0xfa878> │ │ │ │ + ldr r8, [pc, #64] @ 10fc04 <__cxa_atexit@plt+0x1037d0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r1, [pc, #60] @ 106cb0 <__cxa_atexit@plt+0xfa87c> │ │ │ │ + ldr r1, [pc, #60] @ 10fc08 <__cxa_atexit@plt+0x1037d4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ @@ -256539,387 +265713,387 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe78 │ │ │ │ - @ instruction: 0x01b15aae │ │ │ │ - bicseq r3, lr, r0, lsl #2 │ │ │ │ + asrseq ip, r9, #27 │ │ │ │ + bicseq sl, sp, r0, lsr #3 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 106d14 <__cxa_atexit@plt+0xfa8e0> │ │ │ │ - ldr r2, [pc, #76] @ 106d20 <__cxa_atexit@plt+0xfa8ec> │ │ │ │ + bhi 10fc6c <__cxa_atexit@plt+0x103838> │ │ │ │ + ldr r2, [pc, #76] @ 10fc78 <__cxa_atexit@plt+0x103844> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ 106d24 <__cxa_atexit@plt+0xfa8f0> │ │ │ │ + ldr r1, [pc, #68] @ 10fc7c <__cxa_atexit@plt+0x103848> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 106d0c <__cxa_atexit@plt+0xfa8d8> │ │ │ │ - ldr r3, [pc, #44] @ 106d28 <__cxa_atexit@plt+0xfa8f4> │ │ │ │ + beq 10fc64 <__cxa_atexit@plt+0x103830> │ │ │ │ + ldr r3, [pc, #44] @ 10fc80 <__cxa_atexit@plt+0x10384c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - @ instruction: 0x01de3094 │ │ │ │ + bicseq sl, sp, r4, lsr r1 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 106d4c <__cxa_atexit@plt+0xfa918> │ │ │ │ + ldr r3, [pc, #16] @ 10fca4 <__cxa_atexit@plt+0x103870> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 106d84 <__cxa_atexit@plt+0xfa950> │ │ │ │ - ldr r2, [pc, #40] @ 106d9c <__cxa_atexit@plt+0xfa968> │ │ │ │ + bcc 10fcdc <__cxa_atexit@plt+0x1038a8> │ │ │ │ + ldr r2, [pc, #40] @ 10fcf4 <__cxa_atexit@plt+0x1038c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #20] @ 106da0 <__cxa_atexit@plt+0xfa96c> │ │ │ │ + ldr r3, [pc, #20] @ 10fcf8 <__cxa_atexit@plt+0x1038c4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #8 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - bicseq r3, lr, r4, asr r0 │ │ │ │ + ldrsheq sl, [sp, #4] │ │ │ │ @ instruction: 0xffffffc8 │ │ │ │ - biceq lr, r8, r0, lsl r4 │ │ │ │ + biceq r5, r8, r8, ror sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106df0 <__cxa_atexit@plt+0xfa9bc> │ │ │ │ - ldr r2, [pc, #52] @ 106df8 <__cxa_atexit@plt+0xfa9c4> │ │ │ │ + bhi 10fd48 <__cxa_atexit@plt+0x103914> │ │ │ │ + ldr r2, [pc, #52] @ 10fd50 <__cxa_atexit@plt+0x10391c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ 106dfc <__cxa_atexit@plt+0xfa9c8> │ │ │ │ + ldr r1, [pc, #44] @ 10fd54 <__cxa_atexit@plt+0x103920> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ 106e00 <__cxa_atexit@plt+0xfa9cc> │ │ │ │ + ldr r5, [pc, #28] @ 10fd58 <__cxa_atexit@plt+0x103924> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ b 1941224 <__cxa_atexit@plt+0x1934df0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - bicseq r2, lr, r4, lsr #31 │ │ │ │ - bicseq r2, lr, r4, lsl #31 │ │ │ │ - strheq lr, [r8, #48] @ 0x30 │ │ │ │ + bicseq sl, sp, r4, asr #32 │ │ │ │ + bicseq sl, sp, r4, lsr #32 │ │ │ │ + biceq r5, r8, r8, lsl sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 106e30 <__cxa_atexit@plt+0xfa9fc> │ │ │ │ + ldr r3, [pc, #24] @ 10fd88 <__cxa_atexit@plt+0x103954> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ 106e34 <__cxa_atexit@plt+0xfaa00> │ │ │ │ + ldr r2, [pc, #20] @ 10fd8c <__cxa_atexit@plt+0x103958> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 1940250 <__cxa_atexit@plt+0x1933e1c> │ │ │ │ andeq r0, r0, r4, lsr #32 │ │ │ │ - @ instruction: 0x01c8e39c │ │ │ │ + biceq r5, r8, r4, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 106e58 <__cxa_atexit@plt+0xfaa24> │ │ │ │ + ldr r3, [pc, #16] @ 10fdb0 <__cxa_atexit@plt+0x10397c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, r8, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 106e90 <__cxa_atexit@plt+0xfaa5c> │ │ │ │ - ldr r2, [pc, #28] @ 106e9c <__cxa_atexit@plt+0xfaa68> │ │ │ │ + bcc 10fde8 <__cxa_atexit@plt+0x1039b4> │ │ │ │ + ldr r2, [pc, #28] @ 10fdf4 <__cxa_atexit@plt+0x1039c0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - bicseq r2, lr, r8, asr #30 │ │ │ │ - biceq lr, r8, ip, ror r4 │ │ │ │ + bicseq r9, sp, r8, ror #31 │ │ │ │ + biceq r5, r8, r4, ror #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 106f38 <__cxa_atexit@plt+0xfab04> │ │ │ │ - ldr r6, [pc, #164] @ 106f6c <__cxa_atexit@plt+0xfab38> │ │ │ │ + bhi 10fe90 <__cxa_atexit@plt+0x103a5c> │ │ │ │ + ldr r6, [pc, #164] @ 10fec4 <__cxa_atexit@plt+0x103a90> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmdb r2, {r6, r7} │ │ │ │ ldr r7, [r7, #8] │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 106f48 <__cxa_atexit@plt+0xfab14> │ │ │ │ - ldr r1, [pc, #136] @ 106f70 <__cxa_atexit@plt+0xfab3c> │ │ │ │ + bcc 10fea0 <__cxa_atexit@plt+0x103a6c> │ │ │ │ + ldr r1, [pc, #136] @ 10fec8 <__cxa_atexit@plt+0x103a94> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #132] @ 106f74 <__cxa_atexit@plt+0xfab40> │ │ │ │ + ldr r0, [pc, #132] @ 10fecc <__cxa_atexit@plt+0x103a98> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ str r1, [r3, #4]! │ │ │ │ - ldr r7, [pc, #120] @ 106f78 <__cxa_atexit@plt+0xfab44> │ │ │ │ + ldr r7, [pc, #120] @ 10fed0 <__cxa_atexit@plt+0x103a9c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ str r7, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r7, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #7 │ │ │ │ sub r3, r2, #36 @ 0x24 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106f64 <__cxa_atexit@plt+0xfab30> │ │ │ │ + bhi 10febc <__cxa_atexit@plt+0x103a88> │ │ │ │ str r7, [r2, #-16]! │ │ │ │ str r8, [r2, #4] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, fp │ │ │ │ - b 105190 <__cxa_atexit@plt+0xf8d5c> │ │ │ │ + b 10e0e8 <__cxa_atexit@plt+0x101cb4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ - ldr r3, [pc, #36] @ 106f7c <__cxa_atexit@plt+0xfab48> │ │ │ │ + ldr r3, [pc, #36] @ 10fed4 <__cxa_atexit@plt+0x103aa0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ add r8, r3, #1 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - bicseq r2, lr, ip, lsr #29 │ │ │ │ + bicseq r9, sp, ip, asr #30 │ │ │ │ @ instruction: 0xffffe044 │ │ │ │ @ instruction: 0xffffe278 │ │ │ │ - ldrheq r2, [lr, #248] @ 0xf8 │ │ │ │ - bicseq r2, lr, r0, ror #30 │ │ │ │ - strdeq lr, [r8, #32] │ │ │ │ + bicseq sl, sp, r8, asr r0 │ │ │ │ + bicseq sl, sp, r0 │ │ │ │ + biceq r5, r8, r8, asr r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 106fb4 <__cxa_atexit@plt+0xfab80> │ │ │ │ + bhi 10ff0c <__cxa_atexit@plt+0x103ad8> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 106fbc <__cxa_atexit@plt+0xfab88> │ │ │ │ + ldr r2, [pc, #24] @ 10ff14 <__cxa_atexit@plt+0x103ae0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b 10441c <__cxa_atexit@plt+0xf7fe8> │ │ │ │ + b 10d374 <__cxa_atexit@plt+0x100f40> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsbeq r2, [lr, #208] @ 0xd0 │ │ │ │ - strheq lr, [r8, #32] │ │ │ │ + bicseq r9, sp, r0, ror lr │ │ │ │ + biceq r5, r8, r8, lsl r9 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 107010 <__cxa_atexit@plt+0xfabdc> │ │ │ │ - ldr r2, [pc, #56] @ 10701c <__cxa_atexit@plt+0xfabe8> │ │ │ │ + bhi 10ff68 <__cxa_atexit@plt+0x103b34> │ │ │ │ + ldr r2, [pc, #56] @ 10ff74 <__cxa_atexit@plt+0x103b40> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #48] @ 107020 <__cxa_atexit@plt+0xfabec> │ │ │ │ + ldr r1, [pc, #48] @ 10ff78 <__cxa_atexit@plt+0x103b44> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107008 <__cxa_atexit@plt+0xfabd4> │ │ │ │ - b 107030 <__cxa_atexit@plt+0xfabfc> │ │ │ │ + beq 10ff60 <__cxa_atexit@plt+0x103b2c> │ │ │ │ + b 10ff88 <__cxa_atexit@plt+0x103b54> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - bicseq r2, lr, r4, lsl #27 │ │ │ │ - biceq lr, r8, ip, asr #4 │ │ │ │ + bicseq r9, sp, r4, lsr #28 │ │ │ │ + strheq r5, [r8, #132] @ 0x84 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #152] @ 1070d0 <__cxa_atexit@plt+0xfac9c> │ │ │ │ + ldr r3, [pc, #152] @ 110028 <__cxa_atexit@plt+0x103bf4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 1070a4 <__cxa_atexit@plt+0xfac70> │ │ │ │ + beq 10fffc <__cxa_atexit@plt+0x103bc8> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1070ac <__cxa_atexit@plt+0xfac78> │ │ │ │ + bne 110004 <__cxa_atexit@plt+0x103bd0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1070c0 <__cxa_atexit@plt+0xfac8c> │ │ │ │ - ldr r2, [pc, #112] @ 1070d8 <__cxa_atexit@plt+0xfaca4> │ │ │ │ + bcc 110018 <__cxa_atexit@plt+0x103be4> │ │ │ │ + ldr r2, [pc, #112] @ 110030 <__cxa_atexit@plt+0x103bfc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #108] @ 1070dc <__cxa_atexit@plt+0xfaca8> │ │ │ │ + ldr r1, [pc, #108] @ 110034 <__cxa_atexit@plt+0x103c00> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #88] @ 1070e0 <__cxa_atexit@plt+0xfacac> │ │ │ │ + ldr r2, [pc, #88] @ 110038 <__cxa_atexit@plt+0x103c04> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 1070d4 <__cxa_atexit@plt+0xfaca0> │ │ │ │ + ldr r7, [pc, #32] @ 11002c <__cxa_atexit@plt+0x103bf8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - ldrheq r2, [lr, #196] @ 0xc4 │ │ │ │ + bicseq r9, sp, r4, asr sp │ │ │ │ @ instruction: 0xffffff20 │ │ │ │ - ldrsheq r2, [lr, #200] @ 0xc8 │ │ │ │ - bicseq r2, lr, r4, lsl sp │ │ │ │ - biceq lr, r8, ip, lsl #3 │ │ │ │ + @ instruction: 0x01dd9d98 │ │ │ │ + ldrheq r9, [sp, #212] @ 0xd4 │ │ │ │ + strdeq r5, [r8, #116] @ 0x74 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 107150 <__cxa_atexit@plt+0xfad1c> │ │ │ │ + bne 1100a8 <__cxa_atexit@plt+0x103c74> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 107164 <__cxa_atexit@plt+0xfad30> │ │ │ │ - ldr r2, [pc, #100] @ 107178 <__cxa_atexit@plt+0xfad44> │ │ │ │ + bcc 1100bc <__cxa_atexit@plt+0x103c88> │ │ │ │ + ldr r2, [pc, #100] @ 1100d0 <__cxa_atexit@plt+0x103c9c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #96] @ 10717c <__cxa_atexit@plt+0xfad48> │ │ │ │ + ldr r1, [pc, #96] @ 1100d4 <__cxa_atexit@plt+0x103ca0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r6, #4]! │ │ │ │ - ldr r2, [pc, #76] @ 107180 <__cxa_atexit@plt+0xfad4c> │ │ │ │ + ldr r2, [pc, #76] @ 1100d8 <__cxa_atexit@plt+0x103ca4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ str r1, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 107174 <__cxa_atexit@plt+0xfad40> │ │ │ │ + ldr r7, [pc, #28] @ 1100cc <__cxa_atexit@plt+0x103c98> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r2, lr, r0, lsl ip │ │ │ │ + ldrheq r9, [sp, #192] @ 0xc0 │ │ │ │ @ instruction: 0xfffffe74 │ │ │ │ - bicseq r2, lr, ip, asr #24 │ │ │ │ - bicseq r2, lr, r8, ror #24 │ │ │ │ - biceq lr, r8, ip, ror #1 │ │ │ │ + bicseq r9, sp, ip, ror #25 │ │ │ │ + bicseq r9, sp, r8, lsl #26 │ │ │ │ + biceq r5, r8, r4, asr r7 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1071bc <__cxa_atexit@plt+0xfad88> │ │ │ │ + bhi 110114 <__cxa_atexit@plt+0x103ce0> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 1071c4 <__cxa_atexit@plt+0xfad90> │ │ │ │ + ldr r1, [pc, #24] @ 11011c <__cxa_atexit@plt+0x103ce8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 107218 <__cxa_atexit@plt+0xfade4> │ │ │ │ + b 110170 <__cxa_atexit@plt+0x103d3c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r2, lr, r8, asr #23 │ │ │ │ - biceq lr, r8, r8, lsr #1 │ │ │ │ + bicseq r9, sp, r8, ror #24 │ │ │ │ + biceq r5, r8, r0, lsl r7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1071fc <__cxa_atexit@plt+0xfadc8> │ │ │ │ + bhi 110154 <__cxa_atexit@plt+0x103d20> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 107204 <__cxa_atexit@plt+0xfadd0> │ │ │ │ + ldr r2, [pc, #24] @ 11015c <__cxa_atexit@plt+0x103d28> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b 10441c <__cxa_atexit@plt+0xf7fe8> │ │ │ │ + b 10d374 <__cxa_atexit@plt+0x100f40> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r2, lr, r8, lsl #23 │ │ │ │ - biceq lr, r8, r4, rrx │ │ │ │ + bicseq r9, sp, r8, lsr #24 │ │ │ │ + biceq r5, r8, ip, asr #13 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1072d0 <__cxa_atexit@plt+0xfae9c> │ │ │ │ - ldr r3, [pc, #196] @ 1072f0 <__cxa_atexit@plt+0xfaebc> │ │ │ │ + bhi 110228 <__cxa_atexit@plt+0x103df4> │ │ │ │ + ldr r3, [pc, #196] @ 110248 <__cxa_atexit@plt+0x103e14> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 1072b0 <__cxa_atexit@plt+0xfae7c> │ │ │ │ + beq 110208 <__cxa_atexit@plt+0x103dd4> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 1072c0 <__cxa_atexit@plt+0xfae8c> │ │ │ │ + bne 110218 <__cxa_atexit@plt+0x103de4> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 1072d8 <__cxa_atexit@plt+0xfaea4> │ │ │ │ - ldr r9, [pc, #148] @ 1072f4 <__cxa_atexit@plt+0xfaec0> │ │ │ │ + bcc 110230 <__cxa_atexit@plt+0x103dfc> │ │ │ │ + ldr r9, [pc, #148] @ 11024c <__cxa_atexit@plt+0x103e18> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #144] @ 1072f8 <__cxa_atexit@plt+0xfaec4> │ │ │ │ + ldr lr, [pc, #144] @ 110250 <__cxa_atexit@plt+0x103e1c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r8, #2] │ │ │ │ ldr r2, [r8, #6] │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ str r9, [r6, #4]! │ │ │ │ - ldr r8, [pc, #120] @ 1072fc <__cxa_atexit@plt+0xfaec8> │ │ │ │ + ldr r8, [pc, #120] @ 110254 <__cxa_atexit@plt+0x103e20> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ mov r2, r6 │ │ │ │ str lr, [r2, #16]! │ │ │ │ str r1, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ @@ -256943,35 +266117,35 @@ │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -ip │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - bicseq r2, lr, r8, lsl fp │ │ │ │ - biceq sp, r8, r0, ror pc │ │ │ │ + ldrheq r9, [sp, #184] @ 0xb8 │ │ │ │ + ldrdeq r5, [r8, #88] @ 0x58 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 107380 <__cxa_atexit@plt+0xfaf4c> │ │ │ │ + bne 1102d8 <__cxa_atexit@plt+0x103ea4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 107394 <__cxa_atexit@plt+0xfaf60> │ │ │ │ - ldr r2, [pc, #116] @ 1073a4 <__cxa_atexit@plt+0xfaf70> │ │ │ │ + bcc 1102ec <__cxa_atexit@plt+0x103eb8> │ │ │ │ + ldr r2, [pc, #116] @ 1102fc <__cxa_atexit@plt+0x103ec8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #112] @ 1073a8 <__cxa_atexit@plt+0xfaf74> │ │ │ │ + ldr lr, [pc, #112] @ 110300 <__cxa_atexit@plt+0x103ecc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r8, [pc, #88] @ 1073ac <__cxa_atexit@plt+0xfaf78> │ │ │ │ + ldr r8, [pc, #88] @ 110304 <__cxa_atexit@plt+0x103ed0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ @@ -256987,49 +266161,49 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe5c │ │ │ │ @ instruction: 0xfffffe98 │ │ │ │ - bicseq r2, lr, r8, asr #20 │ │ │ │ - strdeq sp, [r8, #224] @ 0xe0 │ │ │ │ + bicseq r9, sp, r8, ror #21 │ │ │ │ + biceq r5, r8, r8, asr r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1073e4 <__cxa_atexit@plt+0xfafb0> │ │ │ │ + bhi 11033c <__cxa_atexit@plt+0x103f08> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 1073ec <__cxa_atexit@plt+0xfafb8> │ │ │ │ + ldr r2, [pc, #24] @ 110344 <__cxa_atexit@plt+0x103f10> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b 104cf0 <__cxa_atexit@plt+0xf88bc> │ │ │ │ + b 10dc48 <__cxa_atexit@plt+0x101814> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r2, lr, r0, lsr #19 │ │ │ │ + bicseq r9, sp, r0, asr #20 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ - b 107490 <__cxa_atexit@plt+0xfb05c> │ │ │ │ + b 1103e8 <__cxa_atexit@plt+0x103fb4> │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 107460 <__cxa_atexit@plt+0xfb02c> │ │ │ │ + bhi 1103b8 <__cxa_atexit@plt+0x103f84> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10746c <__cxa_atexit@plt+0xfb038> │ │ │ │ - ldr r2, [pc, #72] @ 10747c <__cxa_atexit@plt+0xfb048> │ │ │ │ + bcc 1103c4 <__cxa_atexit@plt+0x103f90> │ │ │ │ + ldr r2, [pc, #72] @ 1103d4 <__cxa_atexit@plt+0x103fa0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 107480 <__cxa_atexit@plt+0xfb04c> │ │ │ │ + ldr r1, [pc, #68] @ 1103d8 <__cxa_atexit@plt+0x103fa4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -257040,45 +266214,45 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - bicseq r2, lr, r8, lsr r9 │ │ │ │ + ldrsbeq r9, [sp, #152] @ 0x98 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 107544 <__cxa_atexit@plt+0xfb110> │ │ │ │ - ldr r3, [pc, #192] @ 107564 <__cxa_atexit@plt+0xfb130> │ │ │ │ + bhi 11049c <__cxa_atexit@plt+0x104068> │ │ │ │ + ldr r3, [pc, #192] @ 1104bc <__cxa_atexit@plt+0x104088> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 107524 <__cxa_atexit@plt+0xfb0f0> │ │ │ │ + beq 11047c <__cxa_atexit@plt+0x104048> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 107534 <__cxa_atexit@plt+0xfb100> │ │ │ │ + bne 11048c <__cxa_atexit@plt+0x104058> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 10754c <__cxa_atexit@plt+0xfb118> │ │ │ │ - ldr lr, [pc, #144] @ 107568 <__cxa_atexit@plt+0xfb134> │ │ │ │ + bcc 1104a4 <__cxa_atexit@plt+0x104070> │ │ │ │ + ldr lr, [pc, #144] @ 1104c0 <__cxa_atexit@plt+0x10408c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldmda r5, {r7, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr r0, [pc, #124] @ 10756c <__cxa_atexit@plt+0xfb138> │ │ │ │ + ldr r0, [pc, #124] @ 1104c4 <__cxa_atexit@plt+0x104090> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #112] @ 107570 <__cxa_atexit@plt+0xfb13c> │ │ │ │ + ldr lr, [pc, #112] @ 1104c8 <__cxa_atexit@plt+0x104094> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -257099,37 +266273,37 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r4 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - ldrsbeq r2, [lr, #128] @ 0x80 │ │ │ │ - @ instruction: 0x01de289c │ │ │ │ + bicseq r9, sp, r0, ror r9 │ │ │ │ + bicseq r9, sp, ip, lsr r9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1075f0 <__cxa_atexit@plt+0xfb1bc> │ │ │ │ + bne 110548 <__cxa_atexit@plt+0x104114> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #32 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 107604 <__cxa_atexit@plt+0xfb1d0> │ │ │ │ - ldr r2, [pc, #116] @ 107614 <__cxa_atexit@plt+0xfb1e0> │ │ │ │ + bcc 11055c <__cxa_atexit@plt+0x104128> │ │ │ │ + ldr r2, [pc, #116] @ 11056c <__cxa_atexit@plt+0x104138> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-4] │ │ │ │ - ldr r0, [pc, #92] @ 107618 <__cxa_atexit@plt+0xfb1e4> │ │ │ │ + ldr r0, [pc, #92] @ 110570 <__cxa_atexit@plt+0x10413c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ add r0, r0, #256 @ 0x100 │ │ │ │ - ldr lr, [pc, #80] @ 10761c <__cxa_atexit@plt+0xfb1e8> │ │ │ │ + ldr lr, [pc, #80] @ 110574 <__cxa_atexit@plt+0x104140> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str lr, [r6, #20] │ │ │ │ str r0, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -257142,643 +266316,643 @@ │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ mov r6, #32 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe68 │ │ │ │ - bicseq r2, lr, r4, lsl #16 │ │ │ │ - ldrsbeq r2, [lr, #112] @ 0x70 │ │ │ │ - biceq sp, r8, ip, asr #25 │ │ │ │ + bicseq r9, sp, r4, lsr #17 │ │ │ │ + bicseq r9, sp, r0, ror r8 │ │ │ │ + biceq r5, r8, r4, lsr r3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1076f8 <__cxa_atexit@plt+0xfb2c4> │ │ │ │ - ldr lr, [pc, #212] @ 107718 <__cxa_atexit@plt+0xfb2e4> │ │ │ │ + bhi 110650 <__cxa_atexit@plt+0x10421c> │ │ │ │ + ldr lr, [pc, #212] @ 110670 <__cxa_atexit@plt+0x10423c> │ │ │ │ add lr, pc, lr │ │ │ │ add r7, r2, #8 │ │ │ │ ldm r7, {r0, r1, r7} │ │ │ │ - ldr r8, [pc, #200] @ 10771c <__cxa_atexit@plt+0xfb2e8> │ │ │ │ + ldr r8, [pc, #200] @ 110674 <__cxa_atexit@plt+0x104240> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str r8, [r5, #-8] │ │ │ │ str r2, [r5, #-4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1076d4 <__cxa_atexit@plt+0xfb2a0> │ │ │ │ + beq 11062c <__cxa_atexit@plt+0x1041f8> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #20 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 107704 <__cxa_atexit@plt+0xfb2d0> │ │ │ │ - ldr r3, [pc, #152] @ 107720 <__cxa_atexit@plt+0xfb2ec> │ │ │ │ + bcc 11065c <__cxa_atexit@plt+0x104228> │ │ │ │ + ldr r3, [pc, #152] @ 110678 <__cxa_atexit@plt+0x104244> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r0, [pc, #148] @ 107724 <__cxa_atexit@plt+0xfb2f0> │ │ │ │ + ldr r0, [pc, #148] @ 11067c <__cxa_atexit@plt+0x104248> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r5, #-16]! │ │ │ │ str r3, [r6, #4]! │ │ │ │ mov r3, r5 │ │ │ │ ldr r8, [r3, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r2, #3 │ │ │ │ cmp r1, #1 │ │ │ │ - blt 1076e0 <__cxa_atexit@plt+0xfb2ac> │ │ │ │ - ldr r6, [pc, #104] @ 10772c <__cxa_atexit@plt+0xfb2f8> │ │ │ │ + blt 110638 <__cxa_atexit@plt+0x104204> │ │ │ │ + ldr r6, [pc, #104] @ 110684 <__cxa_atexit@plt+0x104250> │ │ │ │ add r6, pc, r6 │ │ │ │ str r1, [r3] │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r2 │ │ │ │ - b 107218 <__cxa_atexit@plt+0xfade4> │ │ │ │ + b 110170 <__cxa_atexit@plt+0x103d3c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #64] @ 107728 <__cxa_atexit@plt+0xfb2f4> │ │ │ │ + ldr r6, [pc, #64] @ 110680 <__cxa_atexit@plt+0x10424c> │ │ │ │ add r6, pc, r6 │ │ │ │ str r6, [r3] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ - b 107218 <__cxa_atexit@plt+0xfade4> │ │ │ │ + b 110170 <__cxa_atexit@plt+0x103d3c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r6, #20 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - bicseq r2, lr, r0, lsr #14 │ │ │ │ + bicseq r9, sp, r0, asr #15 │ │ │ │ @ instruction: 0xfffff940 │ │ │ │ @ instruction: 0xfffffb84 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r8, ror r1 │ │ │ │ - strheq sp, [r8, #188] @ 0xbc │ │ │ │ + biceq r5, r8, r4, lsr #4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1077b4 <__cxa_atexit@plt+0xfb380> │ │ │ │ - ldr r2, [pc, #104] @ 1077c0 <__cxa_atexit@plt+0xfb38c> │ │ │ │ + bcc 11070c <__cxa_atexit@plt+0x1042d8> │ │ │ │ + ldr r2, [pc, #104] @ 110718 <__cxa_atexit@plt+0x1042e4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #100] @ 1077c4 <__cxa_atexit@plt+0xfb390> │ │ │ │ + ldr r0, [pc, #100] @ 11071c <__cxa_atexit@plt+0x1042e8> │ │ │ │ add r0, pc, r0 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r5, #4]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ mov r2, r5 │ │ │ │ ldr r8, [r2, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ cmp r1, #1 │ │ │ │ - blt 1077a0 <__cxa_atexit@plt+0xfb36c> │ │ │ │ - ldr r3, [pc, #56] @ 1077cc <__cxa_atexit@plt+0xfb398> │ │ │ │ + blt 1106f8 <__cxa_atexit@plt+0x1042c4> │ │ │ │ + ldr r3, [pc, #56] @ 110724 <__cxa_atexit@plt+0x1042f0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r1, [r2] │ │ │ │ str r3, [r5] │ │ │ │ - b 107218 <__cxa_atexit@plt+0xfade4> │ │ │ │ - ldr r5, [pc, #32] @ 1077c8 <__cxa_atexit@plt+0xfb394> │ │ │ │ + b 110170 <__cxa_atexit@plt+0x103d3c> │ │ │ │ + ldr r5, [pc, #32] @ 110720 <__cxa_atexit@plt+0x1042ec> │ │ │ │ add r5, pc, r5 │ │ │ │ str r5, [r2] │ │ │ │ mov r5, r2 │ │ │ │ - b 107218 <__cxa_atexit@plt+0xfade4> │ │ │ │ + b 110170 <__cxa_atexit@plt+0x103d3c> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff870 │ │ │ │ @ instruction: 0xfffffab4 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - ldrdeq sp, [r8, #160] @ 0xa0 │ │ │ │ + biceq r5, r8, r8, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 1077f0 <__cxa_atexit@plt+0xfb3bc> │ │ │ │ + ldr r3, [pc, #12] @ 110748 <__cxa_atexit@plt+0x104314> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ - b 104cf0 <__cxa_atexit@plt+0xf88bc> │ │ │ │ + b 10dc48 <__cxa_atexit@plt+0x101814> │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10781c <__cxa_atexit@plt+0xfb3e8> │ │ │ │ + bne 110774 <__cxa_atexit@plt+0x104340> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 107830 <__cxa_atexit@plt+0xfb3fc> │ │ │ │ + ldr r7, [pc, #12] @ 110788 <__cxa_atexit@plt+0x104354> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - bicseq r2, lr, r4, asr #10 │ │ │ │ - biceq sp, r8, ip, ror #20 │ │ │ │ + bicseq r9, sp, r4, ror #11 │ │ │ │ + ldrdeq r5, [r8, #4] │ │ │ │ andeq r0, r0, r1, lsr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 107858 <__cxa_atexit@plt+0xfb424> │ │ │ │ + ldr r3, [pc, #16] @ 1107b0 <__cxa_atexit@plt+0x10437c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #4]! │ │ │ │ str r3, [r5] │ │ │ │ mov r9, r7 │ │ │ │ b 194a438 <__cxa_atexit@plt+0x193e004> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq sp, r8, r4, asr #20 │ │ │ │ + biceq r5, r8, ip, lsr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r7, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1078b8 <__cxa_atexit@plt+0xfb484> │ │ │ │ - ldr r2, [pc, #64] @ 1078c8 <__cxa_atexit@plt+0xfb494> │ │ │ │ + bcc 110810 <__cxa_atexit@plt+0x1043dc> │ │ │ │ + ldr r2, [pc, #64] @ 110820 <__cxa_atexit@plt+0x1043ec> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ 1078cc <__cxa_atexit@plt+0xfb498> │ │ │ │ + ldr r1, [pc, #60] @ 110824 <__cxa_atexit@plt+0x1043f0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #56] @ 1078d0 <__cxa_atexit@plt+0xfb49c> │ │ │ │ + ldr r0, [pc, #56] @ 110828 <__cxa_atexit@plt+0x1043f4> │ │ │ │ add r0, pc, r0 │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r7, #4]! │ │ │ │ str r8, [r7, #8] │ │ │ │ str r0, [r7, #12] │ │ │ │ str r7, [r7, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r8, r3 │ │ │ │ - b 107490 <__cxa_atexit@plt+0xfb05c> │ │ │ │ + b 1103e8 <__cxa_atexit@plt+0x103fb4> │ │ │ │ mov r7, #20 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ @ instruction: 0xfffffb28 │ │ │ │ @ instruction: 0xfffffbf4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1078fc <__cxa_atexit@plt+0xfb4c8> │ │ │ │ + bne 110854 <__cxa_atexit@plt+0x104420> │ │ │ │ ldr r7, [r7, #6] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 107910 <__cxa_atexit@plt+0xfb4dc> │ │ │ │ + ldr r7, [pc, #12] @ 110868 <__cxa_atexit@plt+0x104434> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ - bicseq r2, lr, r4, ror #8 │ │ │ │ - biceq sp, r8, r0, asr #19 │ │ │ │ + bicseq r9, sp, r4, lsl #10 │ │ │ │ + biceq r5, r8, r8, lsr #32 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, r8 │ │ │ │ sub r3, r5, #40 @ 0x28 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 107974 <__cxa_atexit@plt+0xfb540> │ │ │ │ - ldr r3, [pc, #68] @ 10797c <__cxa_atexit@plt+0xfb548> │ │ │ │ + bhi 1108cc <__cxa_atexit@plt+0x104498> │ │ │ │ + ldr r3, [pc, #68] @ 1108d4 <__cxa_atexit@plt+0x1044a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r1, [r7, #6] │ │ │ │ ldr r0, [r7, #10] │ │ │ │ ldr r7, [r7, #14] │ │ │ │ str r3, [r5, #-24]! @ 0xffffffe8 │ │ │ │ str r1, [r5, #4] │ │ │ │ add lr, r5, #8 │ │ │ │ stm lr, {r0, r2, r7, r8} │ │ │ │ tst r9, #3 │ │ │ │ - beq 107968 <__cxa_atexit@plt+0xfb534> │ │ │ │ + beq 1108c0 <__cxa_atexit@plt+0x10448c> │ │ │ │ mov r7, r9 │ │ │ │ - b 10798c <__cxa_atexit@plt+0xfb558> │ │ │ │ + b 1108e4 <__cxa_atexit@plt+0x1044b0> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - biceq sp, r8, r8, asr r9 │ │ │ │ + biceq r4, r8, r0, asr #31 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ ldr r0, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ - ldr lr, [pc, #96] @ 107a0c <__cxa_atexit@plt+0xfb5d8> │ │ │ │ + ldr lr, [pc, #96] @ 110964 <__cxa_atexit@plt+0x104530> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #-12] │ │ │ │ str r1, [r3, #-8] │ │ │ │ stmda r3, {r0, r5} │ │ │ │ mov r5, r3 │ │ │ │ str lr, [r5, #-16]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 107a04 <__cxa_atexit@plt+0xfb5d0> │ │ │ │ - ldr r2, [pc, #64] @ 107a10 <__cxa_atexit@plt+0xfb5dc> │ │ │ │ + beq 11095c <__cxa_atexit@plt+0x104528> │ │ │ │ + ldr r2, [pc, #64] @ 110968 <__cxa_atexit@plt+0x104534> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107a04 <__cxa_atexit@plt+0xfb5d0> │ │ │ │ - ldr r2, [pc, #44] @ 107a14 <__cxa_atexit@plt+0xfb5e0> │ │ │ │ + beq 11095c <__cxa_atexit@plt+0x104528> │ │ │ │ + ldr r2, [pc, #44] @ 11096c <__cxa_atexit@plt+0x104538> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r3, #16] │ │ │ │ str r2, [r3, #-16] │ │ │ │ str r1, [r3, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107a04 <__cxa_atexit@plt+0xfb5d0> │ │ │ │ - b 107ab8 <__cxa_atexit@plt+0xfb684> │ │ │ │ + beq 11095c <__cxa_atexit@plt+0x104528> │ │ │ │ + b 110a10 <__cxa_atexit@plt+0x1045dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - biceq sp, r8, r0, asr #17 │ │ │ │ + biceq r4, r8, r8, lsr #30 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #60] @ 107a68 <__cxa_atexit@plt+0xfb634> │ │ │ │ + ldr r3, [pc, #60] @ 1109c0 <__cxa_atexit@plt+0x10458c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107a60 <__cxa_atexit@plt+0xfb62c> │ │ │ │ - ldr r3, [pc, #40] @ 107a6c <__cxa_atexit@plt+0xfb638> │ │ │ │ + beq 1109b8 <__cxa_atexit@plt+0x104584> │ │ │ │ + ldr r3, [pc, #40] @ 1109c4 <__cxa_atexit@plt+0x104590> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #32] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #32] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107a60 <__cxa_atexit@plt+0xfb62c> │ │ │ │ - b 107ab8 <__cxa_atexit@plt+0xfb684> │ │ │ │ + beq 1109b8 <__cxa_atexit@plt+0x104584> │ │ │ │ + b 110a10 <__cxa_atexit@plt+0x1045dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - biceq sp, r8, r8, ror #16 │ │ │ │ + ldrdeq r4, [r8, #224] @ 0xe0 │ │ │ │ andeq r0, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 107aa8 <__cxa_atexit@plt+0xfb674> │ │ │ │ + ldr r3, [pc, #36] @ 110a00 <__cxa_atexit@plt+0x1045cc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #32] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #32] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107aa0 <__cxa_atexit@plt+0xfb66c> │ │ │ │ - b 107ab8 <__cxa_atexit@plt+0xfb684> │ │ │ │ + beq 1109f8 <__cxa_atexit@plt+0x1045c4> │ │ │ │ + b 110a10 <__cxa_atexit@plt+0x1045dc> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq sp, r8, ip, lsr #16 │ │ │ │ + stlexbeq r4, r4, [r8] │ │ │ │ andeq r1, r0, r9 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr sl, [r5, #32] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp sl, r7 │ │ │ │ - bge 107b00 <__cxa_atexit@plt+0xfb6cc> │ │ │ │ - ldr r3, [pc, #88] @ 107b28 <__cxa_atexit@plt+0xfb6f4> │ │ │ │ + bge 110a58 <__cxa_atexit@plt+0x104624> │ │ │ │ + ldr r3, [pc, #88] @ 110a80 <__cxa_atexit@plt+0x10464c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #24] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107b1c <__cxa_atexit@plt+0xfb6e8> │ │ │ │ - ldr r3, [pc, #68] @ 107b2c <__cxa_atexit@plt+0xfb6f8> │ │ │ │ + beq 110a74 <__cxa_atexit@plt+0x104640> │ │ │ │ + ldr r3, [pc, #68] @ 110a84 <__cxa_atexit@plt+0x104650> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #64] @ 107b30 <__cxa_atexit@plt+0xfb6fc> │ │ │ │ + ldr r2, [pc, #64] @ 110a88 <__cxa_atexit@plt+0x104654> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ - ldr r3, [pc, #28] @ 107b24 <__cxa_atexit@plt+0xfb6f0> │ │ │ │ + ldr r3, [pc, #28] @ 110a7c <__cxa_atexit@plt+0x104648> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107b1c <__cxa_atexit@plt+0xfb6e8> │ │ │ │ - b 107d18 <__cxa_atexit@plt+0xfb8e4> │ │ │ │ + beq 110a74 <__cxa_atexit@plt+0x104640> │ │ │ │ + b 110c70 <__cxa_atexit@plt+0x10483c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsl #4 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - biceq sp, r8, r8, ror #14 │ │ │ │ - biceq sp, r8, r4, lsr #15 │ │ │ │ + ldrdeq r4, [r8, #208] @ 0xd0 │ │ │ │ + biceq r4, r8, ip, lsl #28 │ │ │ │ andeq r1, r0, r9, lsl #28 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ 107b64 <__cxa_atexit@plt+0xfb730> │ │ │ │ + ldr r3, [pc, #28] @ 110abc <__cxa_atexit@plt+0x104688> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #24] @ 107b68 <__cxa_atexit@plt+0xfb734> │ │ │ │ + ldr r2, [pc, #24] @ 110ac0 <__cxa_atexit@plt+0x10468c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr sl, [r5, #32] │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 194a138 <__cxa_atexit@plt+0x193dd04> │ │ │ │ andeq r0, r0, ip, lsr #32 │ │ │ │ - biceq sp, r8, r8, lsl #14 │ │ │ │ - strdeq sp, [r8, #104] @ 0x68 │ │ │ │ + biceq r4, r8, r0, ror sp │ │ │ │ + biceq r4, r8, r0, ror #26 │ │ │ │ andeq r1, r0, r9, lsl #28 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 107c28 <__cxa_atexit@plt+0xfb7f4> │ │ │ │ - ldr r3, [pc, #200] @ 107c54 <__cxa_atexit@plt+0xfb820> │ │ │ │ + bne 110b80 <__cxa_atexit@plt+0x10474c> │ │ │ │ + ldr r3, [pc, #200] @ 110bac <__cxa_atexit@plt+0x104778> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107c3c <__cxa_atexit@plt+0xfb808> │ │ │ │ + beq 110b94 <__cxa_atexit@plt+0x104760> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 107c44 <__cxa_atexit@plt+0xfb810> │ │ │ │ + bcc 110b9c <__cxa_atexit@plt+0x104768> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r7, [sp] │ │ │ │ sub ip, r3, #35 @ 0x23 │ │ │ │ - ldr r9, [pc, #156] @ 107c5c <__cxa_atexit@plt+0xfb828> │ │ │ │ + ldr r9, [pc, #156] @ 110bb4 <__cxa_atexit@plt+0x104780> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r2, r3, #27 │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr lr, [r5, #32] │ │ │ │ ldr sl, [r5, #36] @ 0x24 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ add r0, lr, #1 │ │ │ │ - ldr r2, [pc, #112] @ 107c60 <__cxa_atexit@plt+0xfb82c> │ │ │ │ + ldr r2, [pc, #112] @ 110bb8 <__cxa_atexit@plt+0x104784> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #4] │ │ │ │ add lr, r6, #8 │ │ │ │ stm lr, {r0, r9, ip} │ │ │ │ - ldr r0, [pc, #96] @ 107c64 <__cxa_atexit@plt+0xfb830> │ │ │ │ + ldr r0, [pc, #96] @ 110bbc <__cxa_atexit@plt+0x104788> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add lr, r6, #20 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r7, [r6, #32] │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ sub r9, r3, #19 │ │ │ │ mov r6, r3 │ │ │ │ ldr r7, [sp] │ │ │ │ mov r8, sl │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #40] @ 107c58 <__cxa_atexit@plt+0xfb824> │ │ │ │ + ldr r7, [pc, #40] @ 110bb0 <__cxa_atexit@plt+0x10477c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - bicseq r2, lr, r0, lsl #12 │ │ │ │ - bicseq r2, lr, r0, lsl #13 │ │ │ │ - ldrsbeq r2, [lr, #24] │ │ │ │ - bicseq r2, lr, r4, lsr #9 │ │ │ │ + bicseq r9, sp, ip, asr #13 │ │ │ │ + bicseq r9, sp, ip, asr #14 │ │ │ │ + bicseq r9, sp, r8, ror r2 │ │ │ │ + bicseq r9, sp, ip, ror r5 │ │ │ │ andeq r1, r0, r9, lsl #28 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 107cf4 <__cxa_atexit@plt+0xfb8c0> │ │ │ │ + bcc 110c4c <__cxa_atexit@plt+0x104818> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ sub ip, r6, #35 @ 0x23 │ │ │ │ - ldr r9, [pc, #108] @ 107d00 <__cxa_atexit@plt+0xfb8cc> │ │ │ │ + ldr r9, [pc, #108] @ 110c58 <__cxa_atexit@plt+0x104824> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r2, r6, #27 │ │ │ │ str r2, [r3, #40] @ 0x28 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr lr, [r5, #32] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ add r0, lr, #1 │ │ │ │ - ldr r2, [pc, #60] @ 107d04 <__cxa_atexit@plt+0xfb8d0> │ │ │ │ + ldr r2, [pc, #60] @ 110c5c <__cxa_atexit@plt+0x104828> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #4] │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r0, r9, ip} │ │ │ │ - ldr r0, [pc, #44] @ 107d08 <__cxa_atexit@plt+0xfb8d4> │ │ │ │ + ldr r0, [pc, #44] @ 110c60 <__cxa_atexit@plt+0x10482c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add lr, r3, #20 │ │ │ │ stm lr, {r0, r1, sl, fp} │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ sub r9, r6, #19 │ │ │ │ ldr fp, [sp] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r2, lr, ip, lsr #11 │ │ │ │ - bicseq r2, lr, r0, lsl #2 │ │ │ │ - bicseq r2, lr, ip, asr #7 │ │ │ │ - biceq sp, r8, r8, asr r5 │ │ │ │ + bicseq r9, sp, r8, ror r6 │ │ │ │ + bicseq r9, sp, r0, lsr #3 │ │ │ │ + bicseq r9, sp, r4, lsr #9 │ │ │ │ + biceq r4, r8, r0, asr #23 │ │ │ │ andeq r1, r0, r9, lsl #12 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #72] @ 107d68 <__cxa_atexit@plt+0xfb934> │ │ │ │ + ldr r3, [pc, #72] @ 110cc0 <__cxa_atexit@plt+0x10488c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 107d54 <__cxa_atexit@plt+0xfb920> │ │ │ │ + beq 110cac <__cxa_atexit@plt+0x104878> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 107d5c <__cxa_atexit@plt+0xfb928> │ │ │ │ - ldr r3, [pc, #44] @ 107d6c <__cxa_atexit@plt+0xfb938> │ │ │ │ + bne 110cb4 <__cxa_atexit@plt+0x104880> │ │ │ │ + ldr r3, [pc, #44] @ 110cc4 <__cxa_atexit@plt+0x104890> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107d54 <__cxa_atexit@plt+0xfb920> │ │ │ │ - b 107dc8 <__cxa_atexit@plt+0xfb994> │ │ │ │ + beq 110cac <__cxa_atexit@plt+0x104878> │ │ │ │ + b 110d20 <__cxa_atexit@plt+0x1048ec> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #40]! @ 0x28 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - strdeq sp, [r8, #68] @ 0x44 │ │ │ │ + biceq r4, r8, ip, asr fp │ │ │ │ andeq r1, r0, r9, lsl #12 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 107da4 <__cxa_atexit@plt+0xfb970> │ │ │ │ - ldr r3, [pc, #40] @ 107db8 <__cxa_atexit@plt+0xfb984> │ │ │ │ + bne 110cfc <__cxa_atexit@plt+0x1048c8> │ │ │ │ + ldr r3, [pc, #40] @ 110d10 <__cxa_atexit@plt+0x1048dc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107db0 <__cxa_atexit@plt+0xfb97c> │ │ │ │ - b 107dc8 <__cxa_atexit@plt+0xfb994> │ │ │ │ + beq 110d08 <__cxa_atexit@plt+0x1048d4> │ │ │ │ + b 110d20 <__cxa_atexit@plt+0x1048ec> │ │ │ │ ldr r0, [r5, #40]! @ 0x28 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ - biceq sp, r8, r8, lsr #9 │ │ │ │ + biceq r4, r8, r0, lsl fp │ │ │ │ andeq r1, r0, r9, lsl #28 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 107e78 <__cxa_atexit@plt+0xfba44> │ │ │ │ - ldr r3, [pc, #200] @ 107ea4 <__cxa_atexit@plt+0xfba70> │ │ │ │ + bne 110dd0 <__cxa_atexit@plt+0x10499c> │ │ │ │ + ldr r3, [pc, #200] @ 110dfc <__cxa_atexit@plt+0x1049c8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 107e8c <__cxa_atexit@plt+0xfba58> │ │ │ │ + beq 110de4 <__cxa_atexit@plt+0x1049b0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 107e94 <__cxa_atexit@plt+0xfba60> │ │ │ │ + bcc 110dec <__cxa_atexit@plt+0x1049b8> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r7, [sp] │ │ │ │ sub ip, r3, #35 @ 0x23 │ │ │ │ - ldr r9, [pc, #156] @ 107eac <__cxa_atexit@plt+0xfba78> │ │ │ │ + ldr r9, [pc, #156] @ 110e04 <__cxa_atexit@plt+0x1049d0> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r2, r3, #27 │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr lr, [r5, #32] │ │ │ │ ldr sl, [r5, #36] @ 0x24 │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ add r0, lr, #1 │ │ │ │ - ldr r2, [pc, #112] @ 107eb0 <__cxa_atexit@plt+0xfba7c> │ │ │ │ + ldr r2, [pc, #112] @ 110e08 <__cxa_atexit@plt+0x1049d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #4] │ │ │ │ add lr, r6, #8 │ │ │ │ stm lr, {r0, r9, ip} │ │ │ │ - ldr r0, [pc, #96] @ 107eb4 <__cxa_atexit@plt+0xfba80> │ │ │ │ + ldr r0, [pc, #96] @ 110e0c <__cxa_atexit@plt+0x1049d8> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add lr, r6, #20 │ │ │ │ stm lr, {r0, r1, r8} │ │ │ │ str r7, [r6, #32] │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ sub r9, r3, #19 │ │ │ │ mov r6, r3 │ │ │ │ ldr r7, [sp] │ │ │ │ mov r8, sl │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #40] @ 107ea8 <__cxa_atexit@plt+0xfba74> │ │ │ │ + ldr r7, [pc, #40] @ 110e00 <__cxa_atexit@plt+0x1049cc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, ror #1 │ │ │ │ - ldrheq r2, [lr, #48] @ 0x30 │ │ │ │ - bicseq r2, lr, r0, lsr r4 │ │ │ │ - bicseq r1, lr, r8, lsl #31 │ │ │ │ - bicseq r2, lr, r4, asr r2 │ │ │ │ + bicseq r9, sp, ip, ror r4 │ │ │ │ + ldrsheq r9, [sp, #76] @ 0x4c │ │ │ │ + bicseq r9, sp, r8, lsr #32 │ │ │ │ + bicseq r9, sp, ip, lsr #6 │ │ │ │ andeq r1, r0, r9, lsl #28 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 107f44 <__cxa_atexit@plt+0xfbb10> │ │ │ │ + bcc 110e9c <__cxa_atexit@plt+0x104a68> │ │ │ │ ldr r7, [r7, #3] │ │ │ │ sub ip, r6, #35 @ 0x23 │ │ │ │ - ldr r9, [pc, #108] @ 107f50 <__cxa_atexit@plt+0xfbb1c> │ │ │ │ + ldr r9, [pc, #108] @ 110ea8 <__cxa_atexit@plt+0x104a74> │ │ │ │ ldr r9, [pc, r9] │ │ │ │ sub r2, r6, #27 │ │ │ │ str r2, [r3, #40] @ 0x28 │ │ │ │ ldr sl, [r5, #4] │ │ │ │ str fp, [sp] │ │ │ │ ldr fp, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr lr, [r5, #32] │ │ │ │ ldr r8, [r5, #36] @ 0x24 │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ add r0, lr, #1 │ │ │ │ - ldr r2, [pc, #60] @ 107f54 <__cxa_atexit@plt+0xfbb20> │ │ │ │ + ldr r2, [pc, #60] @ 110eac <__cxa_atexit@plt+0x104a78> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #4] │ │ │ │ add lr, r3, #8 │ │ │ │ stm lr, {r0, r9, ip} │ │ │ │ - ldr r0, [pc, #44] @ 107f58 <__cxa_atexit@plt+0xfbb24> │ │ │ │ + ldr r0, [pc, #44] @ 110eb0 <__cxa_atexit@plt+0x104a7c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add lr, r3, #20 │ │ │ │ stm lr, {r0, r1, sl, fp} │ │ │ │ add r5, r5, #40 @ 0x28 │ │ │ │ sub r9, r6, #19 │ │ │ │ ldr fp, [sp] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq r2, lr, ip, asr r3 │ │ │ │ - ldrheq r1, [lr, #224] @ 0xe0 │ │ │ │ - bicseq r2, lr, ip, ror r1 │ │ │ │ + bicseq r9, sp, r8, lsr #8 │ │ │ │ + bicseq r8, sp, r0, asr pc │ │ │ │ + bicseq r9, sp, r4, asr r2 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 107f90 <__cxa_atexit@plt+0xfbb5c> │ │ │ │ + bhi 110ee8 <__cxa_atexit@plt+0x104ab4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 107f98 <__cxa_atexit@plt+0xfbb64> │ │ │ │ + ldr r1, [pc, #24] @ 110ef0 <__cxa_atexit@plt+0x104abc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 107fa8 <__cxa_atexit@plt+0xfbb74> │ │ │ │ + b 110f00 <__cxa_atexit@plt+0x104acc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldrsheq r1, [lr, #212] @ 0xd4 │ │ │ │ + @ instruction: 0x01dd8e94 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 108034 <__cxa_atexit@plt+0xfbc00> │ │ │ │ - ldr r3, [pc, #152] @ 108054 <__cxa_atexit@plt+0xfbc20> │ │ │ │ + bhi 110f8c <__cxa_atexit@plt+0x104b58> │ │ │ │ + ldr r3, [pc, #152] @ 110fac <__cxa_atexit@plt+0x104b78> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 108014 <__cxa_atexit@plt+0xfbbe0> │ │ │ │ + beq 110f6c <__cxa_atexit@plt+0x104b38> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 108024 <__cxa_atexit@plt+0xfbbf0> │ │ │ │ + bne 110f7c <__cxa_atexit@plt+0x104b48> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 10803c <__cxa_atexit@plt+0xfbc08> │ │ │ │ - ldr r2, [pc, #104] @ 108058 <__cxa_atexit@plt+0xfbc24> │ │ │ │ + bcc 110f94 <__cxa_atexit@plt+0x104b60> │ │ │ │ + ldr r2, [pc, #104] @ 110fb0 <__cxa_atexit@plt+0x104b7c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ @@ -257804,20 +266978,20 @@ │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 1080b0 <__cxa_atexit@plt+0xfbc7c> │ │ │ │ + bne 111008 <__cxa_atexit@plt+0x104bd4> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 1080c8 <__cxa_atexit@plt+0xfbc94> │ │ │ │ - ldr r2, [pc, #72] @ 1080d4 <__cxa_atexit@plt+0xfbca0> │ │ │ │ + bcc 111020 <__cxa_atexit@plt+0x104bec> │ │ │ │ + ldr r2, [pc, #72] @ 11102c <__cxa_atexit@plt+0x104bf8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ @@ -257835,75 +267009,75 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10812c <__cxa_atexit@plt+0xfbcf8> │ │ │ │ + bhi 111084 <__cxa_atexit@plt+0x104c50> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 108138 <__cxa_atexit@plt+0xfbd04> │ │ │ │ - ldr r1, [pc, #64] @ 108148 <__cxa_atexit@plt+0xfbd14> │ │ │ │ + bcc 111090 <__cxa_atexit@plt+0x104c5c> │ │ │ │ + ldr r1, [pc, #64] @ 1110a0 <__cxa_atexit@plt+0x104c6c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ 10814c <__cxa_atexit@plt+0xfbd18> │ │ │ │ + ldr r0, [pc, #60] @ 1110a4 <__cxa_atexit@plt+0x104c70> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b 107fa8 <__cxa_atexit@plt+0xfbb74> │ │ │ │ + b 110f00 <__cxa_atexit@plt+0x104acc> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - bicseq r1, lr, r4, ror #24 │ │ │ │ + bicseq r8, sp, r4, lsl #26 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 108184 <__cxa_atexit@plt+0xfbd50> │ │ │ │ + bhi 1110dc <__cxa_atexit@plt+0x104ca8> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 10818c <__cxa_atexit@plt+0xfbd58> │ │ │ │ + ldr r1, [pc, #24] @ 1110e4 <__cxa_atexit@plt+0x104cb0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 10819c <__cxa_atexit@plt+0xfbd68> │ │ │ │ + b 1110f4 <__cxa_atexit@plt+0x104cc0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq r1, lr, r0, lsl #24 │ │ │ │ + bicseq r8, sp, r0, lsr #25 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r2, r5, #12 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 108228 <__cxa_atexit@plt+0xfbdf4> │ │ │ │ - ldr r3, [pc, #152] @ 108248 <__cxa_atexit@plt+0xfbe14> │ │ │ │ + bhi 111180 <__cxa_atexit@plt+0x104d4c> │ │ │ │ + ldr r3, [pc, #152] @ 1111a0 <__cxa_atexit@plt+0x104d6c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r3, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 108208 <__cxa_atexit@plt+0xfbdd4> │ │ │ │ + beq 111160 <__cxa_atexit@plt+0x104d2c> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 108218 <__cxa_atexit@plt+0xfbde4> │ │ │ │ + bne 111170 <__cxa_atexit@plt+0x104d3c> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 108230 <__cxa_atexit@plt+0xfbdfc> │ │ │ │ - ldr r2, [pc, #104] @ 10824c <__cxa_atexit@plt+0xfbe18> │ │ │ │ + bcc 111188 <__cxa_atexit@plt+0x104d54> │ │ │ │ + ldr r2, [pc, #104] @ 1111a4 <__cxa_atexit@plt+0x104d70> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ @@ -257929,20 +267103,20 @@ │ │ │ │ andeq r0, r0, r4, lsr #1 │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 1082a4 <__cxa_atexit@plt+0xfbe70> │ │ │ │ + bne 1111fc <__cxa_atexit@plt+0x104dc8> │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #16 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 1082bc <__cxa_atexit@plt+0xfbe88> │ │ │ │ - ldr r2, [pc, #72] @ 1082c8 <__cxa_atexit@plt+0xfbe94> │ │ │ │ + bcc 111214 <__cxa_atexit@plt+0x104de0> │ │ │ │ + ldr r2, [pc, #72] @ 111220 <__cxa_atexit@plt+0x104dec> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r7, [r8, #8] │ │ │ │ str r1, [r8, #12] │ │ │ │ @@ -257960,69 +267134,69 @@ │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffed4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 108320 <__cxa_atexit@plt+0xfbeec> │ │ │ │ + bhi 111278 <__cxa_atexit@plt+0x104e44> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10832c <__cxa_atexit@plt+0xfbef8> │ │ │ │ - ldr r1, [pc, #64] @ 10833c <__cxa_atexit@plt+0xfbf08> │ │ │ │ + bcc 111284 <__cxa_atexit@plt+0x104e50> │ │ │ │ + ldr r1, [pc, #64] @ 111294 <__cxa_atexit@plt+0x104e60> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ 108340 <__cxa_atexit@plt+0xfbf0c> │ │ │ │ + ldr r0, [pc, #60] @ 111298 <__cxa_atexit@plt+0x104e64> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r8, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r7, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ - b 10819c <__cxa_atexit@plt+0xfbd68> │ │ │ │ + b 1110f4 <__cxa_atexit@plt+0x104cc0> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffe9c │ │ │ │ - bicseq r1, lr, r0, ror sl │ │ │ │ + bicseq r8, sp, r0, lsl fp │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 1083f8 <__cxa_atexit@plt+0xfbfc4> │ │ │ │ - ldr lr, [pc, #180] @ 108418 <__cxa_atexit@plt+0xfbfe4> │ │ │ │ + bhi 111350 <__cxa_atexit@plt+0x104f1c> │ │ │ │ + ldr lr, [pc, #180] @ 111370 <__cxa_atexit@plt+0x104f3c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #168] @ 10841c <__cxa_atexit@plt+0xfbfe8> │ │ │ │ + ldr r1, [pc, #168] @ 111374 <__cxa_atexit@plt+0x104f40> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq 1083ec <__cxa_atexit@plt+0xfbfb8> │ │ │ │ + beq 111344 <__cxa_atexit@plt+0x104f10> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 108404 <__cxa_atexit@plt+0xfbfd0> │ │ │ │ - ldr lr, [pc, #132] @ 108420 <__cxa_atexit@plt+0xfbfec> │ │ │ │ + bcc 11135c <__cxa_atexit@plt+0x104f28> │ │ │ │ + ldr lr, [pc, #132] @ 111378 <__cxa_atexit@plt+0x104f44> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #100] @ 108424 <__cxa_atexit@plt+0xfbff0> │ │ │ │ + ldr lr, [pc, #100] @ 11137c <__cxa_atexit@plt+0x104f48> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ @@ -258039,34 +267213,34 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ - bicseq r1, lr, r0, lsl #20 │ │ │ │ + bicseq r8, sp, r0, lsr #21 │ │ │ │ @ instruction: 0xffffff34 │ │ │ │ - bicseq r1, lr, r8, ror #25 │ │ │ │ + bicseq r8, sp, r0, asr #27 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 108498 <__cxa_atexit@plt+0xfc064> │ │ │ │ - ldr lr, [pc, #88] @ 1084a4 <__cxa_atexit@plt+0xfc070> │ │ │ │ + bcc 1113f0 <__cxa_atexit@plt+0x104fbc> │ │ │ │ + ldr lr, [pc, #88] @ 1113fc <__cxa_atexit@plt+0x104fc8> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #56] @ 1084a8 <__cxa_atexit@plt+0xfc074> │ │ │ │ + ldr lr, [pc, #56] @ 111400 <__cxa_atexit@plt+0x104fcc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r9, [r3, #28] │ │ │ │ @@ -258074,319 +267248,319 @@ │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe84 │ │ │ │ - bicseq r1, lr, r8, lsr ip │ │ │ │ - biceq ip, r8, r8, asr sp │ │ │ │ + bicseq r8, sp, r0, lsl sp │ │ │ │ + biceq r4, r8, r0, asr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 108530 <__cxa_atexit@plt+0xfc0fc> │ │ │ │ - ldr r2, [pc, #108] @ 108538 <__cxa_atexit@plt+0xfc104> │ │ │ │ + bhi 111488 <__cxa_atexit@plt+0x105054> │ │ │ │ + ldr r2, [pc, #108] @ 111490 <__cxa_atexit@plt+0x10505c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ 10853c <__cxa_atexit@plt+0xfc108> │ │ │ │ + ldr r1, [pc, #100] @ 111494 <__cxa_atexit@plt+0x105060> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 108504 <__cxa_atexit@plt+0xfc0d0> │ │ │ │ + beq 11145c <__cxa_atexit@plt+0x105028> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 108518 <__cxa_atexit@plt+0xfc0e4> │ │ │ │ + bne 111470 <__cxa_atexit@plt+0x10503c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 108540 <__cxa_atexit@plt+0xfc10c> │ │ │ │ + ldr r7, [pc, #32] @ 111498 <__cxa_atexit@plt+0x105064> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ 108544 <__cxa_atexit@plt+0xfc110> │ │ │ │ + ldr r0, [pc, #24] @ 11149c <__cxa_atexit@plt+0x105068> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - @ instruction: 0x01de189c │ │ │ │ - biceq ip, r8, ip, ror #25 │ │ │ │ - biceq ip, r8, r0, ror #25 │ │ │ │ - strheq ip, [r8, #204] @ 0xcc │ │ │ │ + bicseq r8, sp, ip, lsr r9 │ │ │ │ + biceq r4, r8, r4, asr r3 │ │ │ │ + biceq r4, r8, r8, asr #6 │ │ │ │ + biceq r4, r8, r4, lsr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108574 <__cxa_atexit@plt+0xfc140> │ │ │ │ + bne 1114cc <__cxa_atexit@plt+0x105098> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10858c <__cxa_atexit@plt+0xfc158> │ │ │ │ + ldr r7, [pc, #16] @ 1114e4 <__cxa_atexit@plt+0x1050b0> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 108590 <__cxa_atexit@plt+0xfc15c> │ │ │ │ + ldr r0, [pc, #8] @ 1114e8 <__cxa_atexit@plt+0x1050b4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01c8cc90 │ │ │ │ - biceq ip, r8, r4, lsl #25 │ │ │ │ - biceq ip, r8, r0, ror ip │ │ │ │ + strdeq r4, [r8, #40] @ 0x28 │ │ │ │ + biceq r4, r8, ip, ror #5 │ │ │ │ + ldrdeq r4, [r8, #40] @ 0x28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 108618 <__cxa_atexit@plt+0xfc1e4> │ │ │ │ - ldr r2, [pc, #108] @ 108620 <__cxa_atexit@plt+0xfc1ec> │ │ │ │ + bhi 111570 <__cxa_atexit@plt+0x10513c> │ │ │ │ + ldr r2, [pc, #108] @ 111578 <__cxa_atexit@plt+0x105144> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ 108624 <__cxa_atexit@plt+0xfc1f0> │ │ │ │ + ldr r1, [pc, #100] @ 11157c <__cxa_atexit@plt+0x105148> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 1085ec <__cxa_atexit@plt+0xfc1b8> │ │ │ │ + beq 111544 <__cxa_atexit@plt+0x105110> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 108600 <__cxa_atexit@plt+0xfc1cc> │ │ │ │ + bne 111558 <__cxa_atexit@plt+0x105124> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 108628 <__cxa_atexit@plt+0xfc1f4> │ │ │ │ + ldr r7, [pc, #32] @ 111580 <__cxa_atexit@plt+0x10514c> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ 10862c <__cxa_atexit@plt+0xfc1f8> │ │ │ │ + ldr r0, [pc, #24] @ 111584 <__cxa_atexit@plt+0x105150> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - ldrheq r1, [lr, #116] @ 0x74 │ │ │ │ - biceq ip, r8, r4, lsl #24 │ │ │ │ - strdeq ip, [r8, #184] @ 0xb8 │ │ │ │ - ldrdeq ip, [r8, #180] @ 0xb4 │ │ │ │ + bicseq r8, sp, r4, asr r8 │ │ │ │ + biceq r4, r8, ip, ror #4 │ │ │ │ + biceq r4, r8, r0, ror #4 │ │ │ │ + biceq r4, r8, ip, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10865c <__cxa_atexit@plt+0xfc228> │ │ │ │ + bne 1115b4 <__cxa_atexit@plt+0x105180> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 108674 <__cxa_atexit@plt+0xfc240> │ │ │ │ + ldr r7, [pc, #16] @ 1115cc <__cxa_atexit@plt+0x105198> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 108678 <__cxa_atexit@plt+0xfc244> │ │ │ │ + ldr r0, [pc, #8] @ 1115d0 <__cxa_atexit@plt+0x10519c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq ip, r8, r8, lsr #23 │ │ │ │ - @ instruction: 0x01c8cb9c │ │ │ │ + biceq r4, r8, r0, lsl r2 │ │ │ │ + biceq r4, r8, r4, lsl #4 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldr r3, [pc, #12] @ 108698 <__cxa_atexit@plt+0xfc264> │ │ │ │ + ldr r3, [pc, #12] @ 1115f0 <__cxa_atexit@plt+0x1051bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ add r9, r3, #1 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ - ldrsbeq r1, [lr, #108] @ 0x6c │ │ │ │ + bicseq r8, sp, ip, ror r7 │ │ │ │ andeq r0, r1, r0 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 1086d8 <__cxa_atexit@plt+0xfc2a4> │ │ │ │ - ldr r3, [pc, #40] @ 1086e8 <__cxa_atexit@plt+0xfc2b4> │ │ │ │ + bcc 111630 <__cxa_atexit@plt+0x1051fc> │ │ │ │ + ldr r3, [pc, #40] @ 111640 <__cxa_atexit@plt+0x10520c> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r8, [pc, #36] @ 1086ec <__cxa_atexit@plt+0xfc2b8> │ │ │ │ + ldr r8, [pc, #36] @ 111644 <__cxa_atexit@plt+0x105210> │ │ │ │ add r8, pc, r8 │ │ │ │ ldr r2, [r7, #8] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - @ instruction: 0x01b1402e │ │ │ │ + asrseq fp, r9, #6 │ │ │ │ andeq r0, r2, r0 │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 108754 <__cxa_atexit@plt+0xfc320> │ │ │ │ + bhi 1116ac <__cxa_atexit@plt+0x105278> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #12 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 108760 <__cxa_atexit@plt+0xfc32c> │ │ │ │ - ldr lr, [pc, #80] @ 108770 <__cxa_atexit@plt+0xfc33c> │ │ │ │ + bcc 1116b8 <__cxa_atexit@plt+0x105284> │ │ │ │ + ldr lr, [pc, #80] @ 1116c8 <__cxa_atexit@plt+0x105294> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - ldr r1, [pc, #68] @ 108774 <__cxa_atexit@plt+0xfc340> │ │ │ │ + ldr r1, [pc, #68] @ 1116cc <__cxa_atexit@plt+0x105298> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #4]! │ │ │ │ str lr, [r5, #-8] │ │ │ │ str r3, [r5, #-4] │ │ │ │ str r0, [r3, #8] │ │ │ │ - ldr r5, [pc, #48] @ 108778 <__cxa_atexit@plt+0xfc344> │ │ │ │ + ldr r5, [pc, #48] @ 1116d0 <__cxa_atexit@plt+0x10529c> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r9, r5, #1 │ │ │ │ mov r5, r2 │ │ │ │ b 19c6af0 <__cxa_atexit@plt+0x19ba6bc> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ @ instruction: 0xffffff70 │ │ │ │ - bicseq r1, lr, r0, lsr #12 │ │ │ │ + bicseq r8, sp, r0, asr #13 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r9, [r5, #4] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r8, r7 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r2, r0 │ │ │ │ andeq r0, r0, r4, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1087f4 <__cxa_atexit@plt+0xfc3c0> │ │ │ │ + bhi 11174c <__cxa_atexit@plt+0x105318> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 108800 <__cxa_atexit@plt+0xfc3cc> │ │ │ │ - ldr r2, [pc, #76] @ 108810 <__cxa_atexit@plt+0xfc3dc> │ │ │ │ + bcc 111758 <__cxa_atexit@plt+0x105324> │ │ │ │ + ldr r2, [pc, #76] @ 111768 <__cxa_atexit@plt+0x105334> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #72] @ 108814 <__cxa_atexit@plt+0xfc3e0> │ │ │ │ + ldr r1, [pc, #72] @ 11176c <__cxa_atexit@plt+0x105338> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ - ldr r8, [pc, #56] @ 108818 <__cxa_atexit@plt+0xfc3e4> │ │ │ │ + ldr r8, [pc, #56] @ 111770 <__cxa_atexit@plt+0x10533c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ mov r5, r3 │ │ │ │ b 1b356ac <__cxa_atexit@plt+0x1b29278> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff30 │ │ │ │ - bicseq r1, lr, r8, lsr #11 │ │ │ │ - @ instruction: 0x01b13f27 │ │ │ │ - biceq ip, r8, r8, lsr #21 │ │ │ │ + bicseq r8, sp, r8, asr #12 │ │ │ │ + asrseq fp, r2, #4 │ │ │ │ + biceq r4, r8, r0, lsl r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, r8 │ │ │ │ sub r3, r5, #44 @ 0x2c │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1088c0 <__cxa_atexit@plt+0xfc48c> │ │ │ │ - ldr lr, [pc, #136] @ 1088c8 <__cxa_atexit@plt+0xfc494> │ │ │ │ + bhi 111818 <__cxa_atexit@plt+0x1053e4> │ │ │ │ + ldr lr, [pc, #136] @ 111820 <__cxa_atexit@plt+0x1053ec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r0, [r7, #11] │ │ │ │ ldr r3, [r7, #15] │ │ │ │ mov r7, r5 │ │ │ │ str lr, [r7, #-20]! @ 0xffffffec │ │ │ │ str r1, [r7, #4] │ │ │ │ add lr, r7, #8 │ │ │ │ stm lr, {r0, r2, r3} │ │ │ │ tst r8, #3 │ │ │ │ - beq 1088a8 <__cxa_atexit@plt+0xfc474> │ │ │ │ - ldr lr, [pc, #88] @ 1088cc <__cxa_atexit@plt+0xfc498> │ │ │ │ + beq 111800 <__cxa_atexit@plt+0x1053cc> │ │ │ │ + ldr lr, [pc, #88] @ 111824 <__cxa_atexit@plt+0x1053f0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r8, #3] │ │ │ │ ldr r7, [r8, #7] │ │ │ │ ldr r1, [r8, #11] │ │ │ │ ldr r0, [r8, #15] │ │ │ │ ldr r3, [r8, #19] │ │ │ │ str lr, [r5, #-44]! @ 0xffffffd4 │ │ │ │ stmib r5, {r2, r7} │ │ │ │ str r1, [r5, #12] │ │ │ │ add lr, r5, #16 │ │ │ │ stm lr, {r0, r3, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq 1088b8 <__cxa_atexit@plt+0xfc484> │ │ │ │ - b 108930 <__cxa_atexit@plt+0xfc4fc> │ │ │ │ + beq 111810 <__cxa_atexit@plt+0x1053dc> │ │ │ │ + b 111888 <__cxa_atexit@plt+0x105454> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - strdeq ip, [r8, #152] @ 0x98 │ │ │ │ + biceq r4, r8, r0, rrx │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr lr, [pc, #56] @ 108920 <__cxa_atexit@plt+0xfc4ec> │ │ │ │ + ldr lr, [pc, #56] @ 111878 <__cxa_atexit@plt+0x105444> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ add r8, r3, #11 │ │ │ │ ldm r8, {r0, r2, r8} │ │ │ │ str r1, [r5, #-20] @ 0xffffffec │ │ │ │ str r7, [r5, #-16] │ │ │ │ stmdb r5, {r0, r2, r8} │ │ │ │ str r3, [r5] │ │ │ │ str lr, [r5, #-24]! @ 0xffffffe8 │ │ │ │ tst r7, #3 │ │ │ │ - beq 108918 <__cxa_atexit@plt+0xfc4e4> │ │ │ │ - b 108930 <__cxa_atexit@plt+0xfc4fc> │ │ │ │ + beq 111870 <__cxa_atexit@plt+0x10543c> │ │ │ │ + b 111888 <__cxa_atexit@plt+0x105454> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq ip, r8, r4, lsr #19 │ │ │ │ + biceq r4, r8, ip │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1089b0 <__cxa_atexit@plt+0xfc57c> │ │ │ │ + bne 111908 <__cxa_atexit@plt+0x1054d4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1089d4 <__cxa_atexit@plt+0xfc5a0> │ │ │ │ - ldr r7, [pc, #164] @ 1089f8 <__cxa_atexit@plt+0xfc5c4> │ │ │ │ + bcc 11192c <__cxa_atexit@plt+0x1054f8> │ │ │ │ + ldr r7, [pc, #164] @ 111950 <__cxa_atexit@plt+0x10551c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #160] @ 1089fc <__cxa_atexit@plt+0xfc5c8> │ │ │ │ + ldr lr, [pc, #160] @ 111954 <__cxa_atexit@plt+0x105520> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5, #44]! @ 0x2c │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r3, #27 │ │ │ │ - ldr r8, [pc, #144] @ 108a00 <__cxa_atexit@plt+0xfc5cc> │ │ │ │ + ldr r8, [pc, #144] @ 111958 <__cxa_atexit@plt+0x105524> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r2, [r5, #-40] @ 0xffffffd8 │ │ │ │ ldr r1, [r5, #-36] @ 0xffffffdc │ │ │ │ sub sl, r5, #32 │ │ │ │ ldm sl, {r0, r9, sl} │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ @@ -258396,53 +267570,53 @@ │ │ │ │ str r6, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r0, r9, sl} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #56] @ 1089f0 <__cxa_atexit@plt+0xfc5bc> │ │ │ │ + ldr r3, [pc, #56] @ 111948 <__cxa_atexit@plt+0x105514> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1089cc <__cxa_atexit@plt+0xfc598> │ │ │ │ - b 108a10 <__cxa_atexit@plt+0xfc5dc> │ │ │ │ + beq 111924 <__cxa_atexit@plt+0x1054f0> │ │ │ │ + b 111968 <__cxa_atexit@plt+0x105534> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ 1089f4 <__cxa_atexit@plt+0xfc5c0> │ │ │ │ + ldr r6, [pc, #24] @ 11194c <__cxa_atexit@plt+0x105518> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ @ instruction: 0xfffff788 │ │ │ │ - bicseq r1, lr, ip, asr #14 │ │ │ │ - ldrheq r1, [lr, #64] @ 0x40 │ │ │ │ - biceq ip, r8, r4, asr #17 │ │ │ │ + bicseq r8, sp, r4, lsr #16 │ │ │ │ + bicseq r8, sp, r0, asr r5 │ │ │ │ + biceq r3, r8, ip, lsr #30 │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108a90 <__cxa_atexit@plt+0xfc65c> │ │ │ │ + bne 1119e8 <__cxa_atexit@plt+0x1055b4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #48 @ 0x30 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 108af8 <__cxa_atexit@plt+0xfc6c4> │ │ │ │ - ldr r7, [pc, #240] @ 108b24 <__cxa_atexit@plt+0xfc6f0> │ │ │ │ + bcc 111a50 <__cxa_atexit@plt+0x10561c> │ │ │ │ + ldr r7, [pc, #240] @ 111a7c <__cxa_atexit@plt+0x105648> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #236] @ 108b28 <__cxa_atexit@plt+0xfc6f4> │ │ │ │ + ldr lr, [pc, #236] @ 111a80 <__cxa_atexit@plt+0x10564c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5, #44]! @ 0x2c │ │ │ │ str r7, [r6, #4]! │ │ │ │ sub r7, r3, #27 │ │ │ │ - ldr r8, [pc, #220] @ 108b2c <__cxa_atexit@plt+0xfc6f8> │ │ │ │ + ldr r8, [pc, #220] @ 111a84 <__cxa_atexit@plt+0x105650> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r2, [r5, #-40] @ 0xffffffd8 │ │ │ │ ldr r1, [r5, #-36] @ 0xffffffdc │ │ │ │ sub sl, r5, #32 │ │ │ │ ldm sl, {r0, r9, sl} │ │ │ │ str r8, [r6, #40] @ 0x28 │ │ │ │ str r7, [r6, #44] @ 0x2c │ │ │ │ @@ -258452,69 +267626,69 @@ │ │ │ │ str r6, [r6, #20] │ │ │ │ str r1, [r6, #24] │ │ │ │ add lr, r6, #28 │ │ │ │ stm lr, {r0, r9, sl} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r2, [pc, #124] @ 108b14 <__cxa_atexit@plt+0xfc6e0> │ │ │ │ + ldr r2, [pc, #124] @ 111a6c <__cxa_atexit@plt+0x105638> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #20]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108aec <__cxa_atexit@plt+0xfc6b8> │ │ │ │ - ldr r2, [pc, #100] @ 108b18 <__cxa_atexit@plt+0xfc6e4> │ │ │ │ + beq 111a44 <__cxa_atexit@plt+0x105610> │ │ │ │ + ldr r2, [pc, #100] @ 111a70 <__cxa_atexit@plt+0x10563c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108aec <__cxa_atexit@plt+0xfc6b8> │ │ │ │ - ldr r2, [pc, #80] @ 108b1c <__cxa_atexit@plt+0xfc6e8> │ │ │ │ + beq 111a44 <__cxa_atexit@plt+0x105610> │ │ │ │ + ldr r2, [pc, #80] @ 111a74 <__cxa_atexit@plt+0x105640> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r5, #40] @ 0x28 │ │ │ │ str r2, [r5, #20] │ │ │ │ str r1, [r5, #40] @ 0x28 │ │ │ │ tst r7, #3 │ │ │ │ - beq 108aec <__cxa_atexit@plt+0xfc6b8> │ │ │ │ + beq 111a44 <__cxa_atexit@plt+0x105610> │ │ │ │ mov r5, r3 │ │ │ │ - b 108c74 <__cxa_atexit@plt+0xfc840> │ │ │ │ + b 111bcc <__cxa_atexit@plt+0x105798> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #32] @ 108b20 <__cxa_atexit@plt+0xfc6ec> │ │ │ │ + ldr r6, [pc, #32] @ 111a78 <__cxa_atexit@plt+0x105644> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5] │ │ │ │ mov r6, r3 │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ andeq r0, r0, r0, lsl #3 │ │ │ │ andeq r0, r0, r4, lsr #3 │ │ │ │ andeq r0, r0, r4, lsr r0 │ │ │ │ @ instruction: 0xfffff6a8 │ │ │ │ - bicseq r1, lr, ip, ror #12 │ │ │ │ - ldrsbeq r1, [lr, #48] @ 0x30 │ │ │ │ + bicseq r8, sp, r4, asr #14 │ │ │ │ + bicseq r8, sp, r0, ror r4 │ │ │ │ andeq r7, r0, sl, lsl #8 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 108bac <__cxa_atexit@plt+0xfc778> │ │ │ │ - ldr r7, [pc, #112] @ 108bc4 <__cxa_atexit@plt+0xfc790> │ │ │ │ + bcc 111b04 <__cxa_atexit@plt+0x1056d0> │ │ │ │ + ldr r7, [pc, #112] @ 111b1c <__cxa_atexit@plt+0x1056e8> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #108] @ 108bc8 <__cxa_atexit@plt+0xfc794> │ │ │ │ + ldr lr, [pc, #108] @ 111b20 <__cxa_atexit@plt+0x1056ec> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5, #44]! @ 0x2c │ │ │ │ str r7, [r3, #4]! │ │ │ │ sub r7, r6, #27 │ │ │ │ - ldr r8, [pc, #92] @ 108bcc <__cxa_atexit@plt+0xfc798> │ │ │ │ + ldr r8, [pc, #92] @ 111b24 <__cxa_atexit@plt+0x1056f0> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldr r2, [r5, #-40] @ 0xffffffd8 │ │ │ │ ldr r1, [r5, #-36] @ 0xffffffdc │ │ │ │ sub sl, r5, #32 │ │ │ │ ldm sl, {r0, r9, sl} │ │ │ │ str r8, [r3, #40] @ 0x28 │ │ │ │ str r7, [r3, #44] @ 0x2c │ │ │ │ @@ -258523,335 +267697,335 @@ │ │ │ │ stm r8, {r2, r7, lr} │ │ │ │ str r3, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ add lr, r3, #28 │ │ │ │ stm lr, {r0, r9, sl} │ │ │ │ sub r7, r6, #2 │ │ │ │ bx ip │ │ │ │ - ldr r3, [pc, #28] @ 108bd0 <__cxa_atexit@plt+0xfc79c> │ │ │ │ + ldr r3, [pc, #28] @ 111b28 <__cxa_atexit@plt+0x1056f4> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #48 @ 0x30 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef184 <__cxa_atexit@plt+0x1be2d50> │ │ │ │ @ instruction: 0xfffff588 │ │ │ │ - bicseq r1, lr, ip, asr #10 │ │ │ │ - ldrheq r1, [lr, #32] │ │ │ │ + bicseq r8, sp, r4, lsr #12 │ │ │ │ + bicseq r8, sp, r0, asr r3 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - strdeq ip, [r8, #100] @ 0x64 │ │ │ │ + biceq r3, r8, ip, asr sp │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #60] @ 108c24 <__cxa_atexit@plt+0xfc7f0> │ │ │ │ + ldr r3, [pc, #60] @ 111b7c <__cxa_atexit@plt+0x105748> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108c1c <__cxa_atexit@plt+0xfc7e8> │ │ │ │ - ldr r3, [pc, #40] @ 108c28 <__cxa_atexit@plt+0xfc7f4> │ │ │ │ + beq 111b74 <__cxa_atexit@plt+0x105740> │ │ │ │ + ldr r3, [pc, #40] @ 111b80 <__cxa_atexit@plt+0x10574c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108c1c <__cxa_atexit@plt+0xfc7e8> │ │ │ │ - b 108c74 <__cxa_atexit@plt+0xfc840> │ │ │ │ + beq 111b74 <__cxa_atexit@plt+0x105740> │ │ │ │ + b 111bcc <__cxa_atexit@plt+0x105798> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - @ instruction: 0x01c8c69c │ │ │ │ + biceq r3, r8, r4, lsl #26 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #36] @ 108c64 <__cxa_atexit@plt+0xfc830> │ │ │ │ + ldr r3, [pc, #36] @ 111bbc <__cxa_atexit@plt+0x105788> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #20] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108c5c <__cxa_atexit@plt+0xfc828> │ │ │ │ - b 108c74 <__cxa_atexit@plt+0xfc840> │ │ │ │ + beq 111bb4 <__cxa_atexit@plt+0x105780> │ │ │ │ + b 111bcc <__cxa_atexit@plt+0x105798> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsr r0 │ │ │ │ - biceq ip, r8, r0, ror #12 │ │ │ │ + biceq r3, r8, r8, asr #25 │ │ │ │ andeq r0, r0, r5, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 108d00 <__cxa_atexit@plt+0xfc8cc> │ │ │ │ + bcc 111c58 <__cxa_atexit@plt+0x105824> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r5, #20] │ │ │ │ cmp r7, r2 │ │ │ │ - bge 108cc4 <__cxa_atexit@plt+0xfc890> │ │ │ │ - ldr r1, [pc, #124] @ 108d18 <__cxa_atexit@plt+0xfc8e4> │ │ │ │ + bge 111c1c <__cxa_atexit@plt+0x1057e8> │ │ │ │ + ldr r1, [pc, #124] @ 111c70 <__cxa_atexit@plt+0x10583c> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #120] @ 108d1c <__cxa_atexit@plt+0xfc8e8> │ │ │ │ + ldr lr, [pc, #120] @ 111c74 <__cxa_atexit@plt+0x105840> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #24]! │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r2, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #3 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #68] @ 108d10 <__cxa_atexit@plt+0xfc8dc> │ │ │ │ + ldr r3, [pc, #68] @ 111c68 <__cxa_atexit@plt+0x105834> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108cf8 <__cxa_atexit@plt+0xfc8c4> │ │ │ │ - ldr r3, [pc, #48] @ 108d14 <__cxa_atexit@plt+0xfc8e0> │ │ │ │ + beq 111c50 <__cxa_atexit@plt+0x10581c> │ │ │ │ + ldr r3, [pc, #48] @ 111c6c <__cxa_atexit@plt+0x105838> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108cf8 <__cxa_atexit@plt+0xfc8c4> │ │ │ │ - b 108d60 <__cxa_atexit@plt+0xfc92c> │ │ │ │ + beq 111c50 <__cxa_atexit@plt+0x10581c> │ │ │ │ + b 111cb8 <__cxa_atexit@plt+0x105884> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ @ instruction: 0xfffffafc │ │ │ │ - ldrsheq r1, [lr, #28] │ │ │ │ - biceq ip, r8, r8, lsr #11 │ │ │ │ + @ instruction: 0x01dd829c │ │ │ │ + biceq r3, r8, r0, lsl ip │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #28] @ 108d50 <__cxa_atexit@plt+0xfc91c> │ │ │ │ + ldr r3, [pc, #28] @ 111ca8 <__cxa_atexit@plt+0x105874> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 108d48 <__cxa_atexit@plt+0xfc914> │ │ │ │ - b 108d60 <__cxa_atexit@plt+0xfc92c> │ │ │ │ + beq 111ca0 <__cxa_atexit@plt+0x10586c> │ │ │ │ + b 111cb8 <__cxa_atexit@plt+0x105884> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq ip, r8, r4, ror r5 │ │ │ │ + ldrdeq r3, [r8, #188] @ 0xbc │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108db8 <__cxa_atexit@plt+0xfc984> │ │ │ │ - ldr r3, [pc, #184] @ 108e2c <__cxa_atexit@plt+0xfc9f8> │ │ │ │ + bne 111d10 <__cxa_atexit@plt+0x1058dc> │ │ │ │ + ldr r3, [pc, #184] @ 111d84 <__cxa_atexit@plt+0x105950> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 108df4 <__cxa_atexit@plt+0xfc9c0> │ │ │ │ + beq 111d4c <__cxa_atexit@plt+0x105918> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108dfc <__cxa_atexit@plt+0xfc9c8> │ │ │ │ + bne 111d54 <__cxa_atexit@plt+0x105920> │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r3, [r7, #10] │ │ │ │ - ldr r1, [pc, #148] @ 108e30 <__cxa_atexit@plt+0xfc9fc> │ │ │ │ + ldr r1, [pc, #148] @ 111d88 <__cxa_atexit@plt+0x105954> │ │ │ │ add r1, pc, r1 │ │ │ │ str r7, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq 108e10 <__cxa_atexit@plt+0xfc9dc> │ │ │ │ + beq 111d68 <__cxa_atexit@plt+0x105934> │ │ │ │ mov r7, r3 │ │ │ │ - b 108eb0 <__cxa_atexit@plt+0xfca7c> │ │ │ │ + b 111e08 <__cxa_atexit@plt+0x1059d4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 108e1c <__cxa_atexit@plt+0xfc9e8> │ │ │ │ - ldr r7, [pc, #100] @ 108e34 <__cxa_atexit@plt+0xfca00> │ │ │ │ + bcc 111d74 <__cxa_atexit@plt+0x105940> │ │ │ │ + ldr r7, [pc, #100] @ 111d8c <__cxa_atexit@plt+0x105958> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ sub r1, r3, #2 │ │ │ │ str r1, [r5, #12] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 109138 <__cxa_atexit@plt+0xfcd04> │ │ │ │ + b 112090 <__cxa_atexit@plt+0x105c5c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 108e38 <__cxa_atexit@plt+0xfca04> │ │ │ │ + ldr r7, [pc, #52] @ 111d90 <__cxa_atexit@plt+0x10595c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #24 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ - bicseq r1, lr, r0, asr r0 │ │ │ │ - bicseq r1, lr, r8, lsr #8 │ │ │ │ - biceq ip, r8, ip, lsl #9 │ │ │ │ + ldrsheq r8, [sp] │ │ │ │ + ldrsheq r8, [sp, #68] @ 0x44 │ │ │ │ + strdeq r3, [r8, #164] @ 0xa4 │ │ │ │ andeq r0, r0, r5, lsl #5 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108e80 <__cxa_atexit@plt+0xfca4c> │ │ │ │ + bne 111dd8 <__cxa_atexit@plt+0x1059a4> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #10] │ │ │ │ - ldr r1, [pc, #52] @ 108e9c <__cxa_atexit@plt+0xfca68> │ │ │ │ + ldr r1, [pc, #52] @ 111df4 <__cxa_atexit@plt+0x1059c0> │ │ │ │ add r1, pc, r1 │ │ │ │ str r2, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ str r1, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 108e94 <__cxa_atexit@plt+0xfca60> │ │ │ │ - b 108eb0 <__cxa_atexit@plt+0xfca7c> │ │ │ │ - ldr r7, [pc, #24] @ 108ea0 <__cxa_atexit@plt+0xfca6c> │ │ │ │ + beq 111dec <__cxa_atexit@plt+0x1059b8> │ │ │ │ + b 111e08 <__cxa_atexit@plt+0x1059d4> │ │ │ │ + ldr r7, [pc, #24] @ 111df8 <__cxa_atexit@plt+0x1059c4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #24 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - bicseq r1, lr, r4, lsr #7 │ │ │ │ - biceq ip, r8, r4, lsl r4 │ │ │ │ + bicseq r8, sp, r0, ror r4 │ │ │ │ + biceq r3, r8, ip, ror sl │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108f14 <__cxa_atexit@plt+0xfcae0> │ │ │ │ + bne 111e6c <__cxa_atexit@plt+0x105a38> │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 108f4c <__cxa_atexit@plt+0xfcb18> │ │ │ │ - ldr r9, [pc, #148] @ 108f68 <__cxa_atexit@plt+0xfcb34> │ │ │ │ + bcc 111ea4 <__cxa_atexit@plt+0x105a70> │ │ │ │ + ldr r9, [pc, #148] @ 111ec0 <__cxa_atexit@plt+0x105a8c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #144] @ 108f6c <__cxa_atexit@plt+0xfcb38> │ │ │ │ + ldr lr, [pc, #144] @ 111ec4 <__cxa_atexit@plt+0x105a90> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r7, #2] │ │ │ │ - ldr r1, [pc, #136] @ 108f70 <__cxa_atexit@plt+0xfcb3c> │ │ │ │ + ldr r1, [pc, #136] @ 111ec8 <__cxa_atexit@plt+0x105a94> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ ldr r2, [r5, #16] │ │ │ │ ldr r8, [r5, #20] │ │ │ │ str r9, [r5] │ │ │ │ str r0, [r5, #16] │ │ │ │ str lr, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ sub r9, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 108f54 <__cxa_atexit@plt+0xfcb20> │ │ │ │ - ldr r7, [pc, #60] @ 108f64 <__cxa_atexit@plt+0xfcb30> │ │ │ │ + bcc 111eac <__cxa_atexit@plt+0x105a78> │ │ │ │ + ldr r7, [pc, #60] @ 111ebc <__cxa_atexit@plt+0x105a88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ sub r1, r3, #2 │ │ │ │ str r1, [r5, #16] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 109138 <__cxa_atexit@plt+0xfcd04> │ │ │ │ + b 112090 <__cxa_atexit@plt+0x105c5c> │ │ │ │ mov r6, #12 │ │ │ │ - b 108f58 <__cxa_atexit@plt+0xfcb24> │ │ │ │ + b 111eb0 <__cxa_atexit@plt+0x105a7c> │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrsheq r0, [lr, #232] @ 0xe8 │ │ │ │ + @ instruction: 0x01dd7f98 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - bicseq r0, lr, r0, asr #29 │ │ │ │ - bicseq r0, lr, r0, lsl #29 │ │ │ │ - biceq ip, r8, r4, asr #6 │ │ │ │ + bicseq r7, sp, r0, ror #30 │ │ │ │ + bicseq r7, sp, r0, lsr #30 │ │ │ │ + biceq r3, r8, ip, lsr #19 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 108fa0 <__cxa_atexit@plt+0xfcb6c> │ │ │ │ + ldr r3, [pc, #24] @ 111ef8 <__cxa_atexit@plt+0x105ac4> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #20] @ 108fa4 <__cxa_atexit@plt+0xfcb70> │ │ │ │ + ldr r2, [pc, #20] @ 111efc <__cxa_atexit@plt+0x105ac8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ add r8, r2, #1 │ │ │ │ mov r9, r7 │ │ │ │ b 165a480 <__cxa_atexit@plt+0x164e04c> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq ip, r8, r4, lsr #3 │ │ │ │ - biceq ip, r8, r0, lsl #6 │ │ │ │ + biceq r3, r8, ip, lsl #16 │ │ │ │ + biceq r3, r8, r8, ror #18 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 108fdc <__cxa_atexit@plt+0xfcba8> │ │ │ │ - ldr r3, [pc, #104] @ 109030 <__cxa_atexit@plt+0xfcbfc> │ │ │ │ + bne 111f34 <__cxa_atexit@plt+0x105b00> │ │ │ │ + ldr r3, [pc, #104] @ 111f88 <__cxa_atexit@plt+0x105b54> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 109018 <__cxa_atexit@plt+0xfcbe4> │ │ │ │ - b 109044 <__cxa_atexit@plt+0xfcc10> │ │ │ │ + beq 111f70 <__cxa_atexit@plt+0x105b3c> │ │ │ │ + b 111f9c <__cxa_atexit@plt+0x105b68> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 109020 <__cxa_atexit@plt+0xfcbec> │ │ │ │ - ldr r7, [pc, #64] @ 109034 <__cxa_atexit@plt+0xfcc00> │ │ │ │ + bcc 111f78 <__cxa_atexit@plt+0x105b44> │ │ │ │ + ldr r7, [pc, #64] @ 111f8c <__cxa_atexit@plt+0x105b58> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ sub r1, r3, #2 │ │ │ │ str r1, [r5, #16] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 109138 <__cxa_atexit@plt+0xfcd04> │ │ │ │ + b 112090 <__cxa_atexit@plt+0x105c5c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - bicseq r0, lr, ip, lsr #28 │ │ │ │ - biceq ip, r8, r0, ror r2 │ │ │ │ + bicseq r7, sp, ip, asr #29 │ │ │ │ + ldrdeq r3, [r8, #136] @ 0x88 │ │ │ │ andeq r0, r0, r6, lsl #8 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 1090d4 <__cxa_atexit@plt+0xfcca0> │ │ │ │ + bcc 11202c <__cxa_atexit@plt+0x105bf8> │ │ │ │ ldr r2, [r5, #24] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r7, r2 │ │ │ │ - bge 109090 <__cxa_atexit@plt+0xfcc5c> │ │ │ │ - ldr r7, [pc, #128] @ 1090ec <__cxa_atexit@plt+0xfccb8> │ │ │ │ + bge 111fe8 <__cxa_atexit@plt+0x105bb4> │ │ │ │ + ldr r7, [pc, #128] @ 112044 <__cxa_atexit@plt+0x105c10> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ sub r1, r3, #2 │ │ │ │ str r1, [r5, #16] │ │ │ │ str r7, [r6, #4] │ │ │ │ str r2, [r6, #8] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 109138 <__cxa_atexit@plt+0xfcd04> │ │ │ │ - ldr r2, [pc, #76] @ 1090e4 <__cxa_atexit@plt+0xfccb0> │ │ │ │ + b 112090 <__cxa_atexit@plt+0x105c5c> │ │ │ │ + ldr r2, [pc, #76] @ 11203c <__cxa_atexit@plt+0x105c08> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1090c8 <__cxa_atexit@plt+0xfcc94> │ │ │ │ - ldr r3, [pc, #52] @ 1090e8 <__cxa_atexit@plt+0xfccb4> │ │ │ │ + beq 112020 <__cxa_atexit@plt+0x105bec> │ │ │ │ + ldr r3, [pc, #52] @ 112040 <__cxa_atexit@plt+0x105c0c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #8]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ ldr r0, [r7] │ │ │ │ @@ -258859,612 +268033,612 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ - ldrheq r0, [lr, #212] @ 0xd4 │ │ │ │ - strheq ip, [r8, #24] │ │ │ │ + bicseq r7, sp, r4, asr lr │ │ │ │ + biceq r3, r8, r0, lsr #16 │ │ │ │ andeq r0, r0, r5, lsl #4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 109118 <__cxa_atexit@plt+0xfcce4> │ │ │ │ + ldr r3, [pc, #20] @ 112070 <__cxa_atexit@plt+0x105c3c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r9, [r5, #4]! │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r8, [r5, #8] │ │ │ │ str r3, [r5] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ - biceq ip, r8, ip, lsl #3 │ │ │ │ + strdeq r3, [r8, #116] @ 0x74 │ │ │ │ andeq r0, r0, r4, asr #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ str r7, [r5, #8] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109138 <__cxa_atexit@plt+0xfcd04> │ │ │ │ + b 112090 <__cxa_atexit@plt+0x105c5c> │ │ │ │ mov fp, r7 │ │ │ │ ldr r9, [r5, #8] │ │ │ │ ldr r3, [r5, #12] │ │ │ │ sub r2, r5, #4 │ │ │ │ and r7, r9, #3 │ │ │ │ cmp r3, #1 │ │ │ │ - blt 109198 <__cxa_atexit@plt+0xfcd64> │ │ │ │ - ldr r3, [pc, #136] @ 1091e4 <__cxa_atexit@plt+0xfcdb0> │ │ │ │ + blt 1120f0 <__cxa_atexit@plt+0x105cbc> │ │ │ │ + ldr r3, [pc, #136] @ 11213c <__cxa_atexit@plt+0x105d08> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r2] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 1091c0 <__cxa_atexit@plt+0xfcd8c> │ │ │ │ - ldr r7, [pc, #120] @ 1091e8 <__cxa_atexit@plt+0xfcdb4> │ │ │ │ + beq 112118 <__cxa_atexit@plt+0x105ce4> │ │ │ │ + ldr r7, [pc, #120] @ 112140 <__cxa_atexit@plt+0x105d0c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #12] │ │ │ │ str r7, [r5, #-4] │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 1091d0 <__cxa_atexit@plt+0xfcd9c> │ │ │ │ + bhi 112128 <__cxa_atexit@plt+0x105cf4> │ │ │ │ str r8, [r5, #-12] │ │ │ │ str r9, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 104384 <__cxa_atexit@plt+0xf7f50> │ │ │ │ - ldr r3, [pc, #80] @ 1091f0 <__cxa_atexit@plt+0xfcdbc> │ │ │ │ + b 10d2dc <__cxa_atexit@plt+0x100ea8> │ │ │ │ + ldr r3, [pc, #80] @ 112148 <__cxa_atexit@plt+0x105d14> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r2] │ │ │ │ cmp r7, #0 │ │ │ │ - beq 1091c0 <__cxa_atexit@plt+0xfcd8c> │ │ │ │ + beq 112118 <__cxa_atexit@plt+0x105ce4> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r7, [r5, #8] │ │ │ │ str r9, [r5, #12] │ │ │ │ mov r7, fp │ │ │ │ - b 109218 <__cxa_atexit@plt+0xfcde4> │ │ │ │ + b 112170 <__cxa_atexit@plt+0x105d3c> │ │ │ │ ldr r0, [r9] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r9 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 1091ec <__cxa_atexit@plt+0xfcdb8> │ │ │ │ + ldr r7, [pc, #20] @ 112144 <__cxa_atexit@plt+0x105d10> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsr #7 │ │ │ │ andeq r0, r0, r4, ror #7 │ │ │ │ - biceq ip, r8, r4, asr #32 │ │ │ │ + biceq r3, r8, ip, lsr #13 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ - strheq ip, [r8, #4] │ │ │ │ + biceq r3, r8, ip, lsl r7 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109218 <__cxa_atexit@plt+0xfcde4> │ │ │ │ + b 112170 <__cxa_atexit@plt+0x105d3c> │ │ │ │ mov fp, r7 │ │ │ │ - ldr lr, [pc, #276] @ 109338 <__cxa_atexit@plt+0xfcf04> │ │ │ │ + ldr lr, [pc, #276] @ 112290 <__cxa_atexit@plt+0x105e5c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ and r3, r0, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10926c <__cxa_atexit@plt+0xfce38> │ │ │ │ + bne 1121c4 <__cxa_atexit@plt+0x105d90> │ │ │ │ sub r3, r5, #4 │ │ │ │ ldr r2, [r0, #6] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq 1092cc <__cxa_atexit@plt+0xfce98> │ │ │ │ + beq 112224 <__cxa_atexit@plt+0x105df0> │ │ │ │ str r7, [r5, #12] │ │ │ │ str lr, [r5, #-4] │ │ │ │ tst r2, #3 │ │ │ │ - beq 1092f8 <__cxa_atexit@plt+0xfcec4> │ │ │ │ + beq 112250 <__cxa_atexit@plt+0x105e1c> │ │ │ │ ldr r0, [r5, #12] │ │ │ │ str r0, [r5, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ - b 109224 <__cxa_atexit@plt+0xfcdf0> │ │ │ │ + b 11217c <__cxa_atexit@plt+0x105d48> │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 109308 <__cxa_atexit@plt+0xfced4> │ │ │ │ + bne 112260 <__cxa_atexit@plt+0x105e2c> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5, #12] │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10931c <__cxa_atexit@plt+0xfcee8> │ │ │ │ - ldr r1, [pc, #172] @ 109344 <__cxa_atexit@plt+0xfcf10> │ │ │ │ + bcc 112274 <__cxa_atexit@plt+0x105e40> │ │ │ │ + ldr r1, [pc, #172] @ 11229c <__cxa_atexit@plt+0x105e68> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #168] @ 109348 <__cxa_atexit@plt+0xfcf14> │ │ │ │ + ldr lr, [pc, #168] @ 1122a0 <__cxa_atexit@plt+0x105e6c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #16]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r5, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr lr, [pc, #108] @ 109340 <__cxa_atexit@plt+0xfcf0c> │ │ │ │ + ldr lr, [pc, #108] @ 112298 <__cxa_atexit@plt+0x105e64> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r0, #2] │ │ │ │ str lr, [r5, #-4] │ │ │ │ str r1, [r5, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 109310 <__cxa_atexit@plt+0xfcedc> │ │ │ │ + beq 112268 <__cxa_atexit@plt+0x105e34> │ │ │ │ mov r5, r3 │ │ │ │ - b 109358 <__cxa_atexit@plt+0xfcf24> │ │ │ │ + b 1122b0 <__cxa_atexit@plt+0x105e7c> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ 10933c <__cxa_atexit@plt+0xfcf08> │ │ │ │ + ldr r6, [pc, #24] @ 112294 <__cxa_atexit@plt+0x105e60> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #-4]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0x000002b8 │ │ │ │ andeq r0, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xfffff0b0 │ │ │ │ - bicseq r0, lr, r0, lsl #23 │ │ │ │ - biceq fp, r8, ip, asr pc │ │ │ │ + bicseq r7, sp, r0, lsr #24 │ │ │ │ + biceq r3, r8, r4, asr #11 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 1093c4 <__cxa_atexit@plt+0xfcf90> │ │ │ │ - ldr r6, [pc, #132] @ 1093f4 <__cxa_atexit@plt+0xfcfc0> │ │ │ │ + bne 11231c <__cxa_atexit@plt+0x105ee8> │ │ │ │ + ldr r6, [pc, #132] @ 11234c <__cxa_atexit@plt+0x105f18> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #10] │ │ │ │ str r6, [r5] │ │ │ │ str r3, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1093dc <__cxa_atexit@plt+0xfcfa8> │ │ │ │ + beq 112334 <__cxa_atexit@plt+0x105f00> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1093e8 <__cxa_atexit@plt+0xfcfb4> │ │ │ │ - ldr r2, [pc, #88] @ 1093fc <__cxa_atexit@plt+0xfcfc8> │ │ │ │ + bcc 112340 <__cxa_atexit@plt+0x105f0c> │ │ │ │ + ldr r2, [pc, #88] @ 112354 <__cxa_atexit@plt+0x105f20> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ 109400 <__cxa_atexit@plt+0xfcfcc> │ │ │ │ + ldr r1, [pc, #84] @ 112358 <__cxa_atexit@plt+0x105f24> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #44] @ 1093f8 <__cxa_atexit@plt+0xfcfc4> │ │ │ │ + ldr r7, [pc, #44] @ 112350 <__cxa_atexit@plt+0x105f1c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #20 │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - bicseq r0, lr, r4, ror #28 │ │ │ │ + bicseq r7, sp, r0, lsr pc │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ @ instruction: 0xfffff1f0 │ │ │ │ - biceq fp, r8, r4, lsr #29 │ │ │ │ + biceq r3, r8, ip, lsl #10 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 109450 <__cxa_atexit@plt+0xfd01c> │ │ │ │ - ldr r3, [pc, #48] @ 10945c <__cxa_atexit@plt+0xfd028> │ │ │ │ + bcc 1123a8 <__cxa_atexit@plt+0x105f74> │ │ │ │ + ldr r3, [pc, #48] @ 1123b4 <__cxa_atexit@plt+0x105f80> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ 109460 <__cxa_atexit@plt+0xfd02c> │ │ │ │ + ldr r2, [pc, #44] @ 1123b8 <__cxa_atexit@plt+0x105f84> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xfffff168 │ │ │ │ - biceq fp, r8, r4, asr #28 │ │ │ │ + biceq r3, r8, ip, lsr #9 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #48] @ 1094ac <__cxa_atexit@plt+0xfd078> │ │ │ │ + ldr r2, [pc, #48] @ 112404 <__cxa_atexit@plt+0x105fd0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1094a4 <__cxa_atexit@plt+0xfd070> │ │ │ │ + beq 1123fc <__cxa_atexit@plt+0x105fc8> │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109218 <__cxa_atexit@plt+0xfcde4> │ │ │ │ + b 112170 <__cxa_atexit@plt+0x105d3c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - strdeq fp, [r8, #216] @ 0xd8 │ │ │ │ + biceq r3, r8, r0, ror #8 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109218 <__cxa_atexit@plt+0xfcde4> │ │ │ │ - ldrdeq fp, [r8, #212] @ 0xd4 │ │ │ │ + b 112170 <__cxa_atexit@plt+0x105d3c> │ │ │ │ + biceq r3, r8, ip, lsr r4 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109218 <__cxa_atexit@plt+0xfcde4> │ │ │ │ - strheq fp, [r8, #208] @ 0xd0 │ │ │ │ + b 112170 <__cxa_atexit@plt+0x105d3c> │ │ │ │ + biceq r3, r8, r8, lsl r4 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r7 │ │ │ │ - ldr r7, [pc, #52] @ 109544 <__cxa_atexit@plt+0xfd110> │ │ │ │ + ldr r7, [pc, #52] @ 11249c <__cxa_atexit@plt+0x106068> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r8, [r5, #16] │ │ │ │ str r7, [r5] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 109534 <__cxa_atexit@plt+0xfd100> │ │ │ │ + bhi 11248c <__cxa_atexit@plt+0x106058> │ │ │ │ stmdb r5, {r8, r9} │ │ │ │ mov r5, r7 │ │ │ │ mov r7, fp │ │ │ │ - b 104384 <__cxa_atexit@plt+0xf7f50> │ │ │ │ - ldr r7, [pc, #12] @ 109548 <__cxa_atexit@plt+0xfd114> │ │ │ │ + b 10d2dc <__cxa_atexit@plt+0x100ea8> │ │ │ │ + ldr r7, [pc, #12] @ 1124a0 <__cxa_atexit@plt+0x10606c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - biceq fp, r8, r0, ror #25 │ │ │ │ - biceq fp, r8, ip, asr sp │ │ │ │ + biceq r3, r8, r8, asr #6 │ │ │ │ + biceq r3, r8, r4, asr #7 │ │ │ │ andeq r0, r0, r4, lsl #3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109570 <__cxa_atexit@plt+0xfd13c> │ │ │ │ + b 1124c8 <__cxa_atexit@plt+0x106094> │ │ │ │ mov fp, r7 │ │ │ │ - ldr lr, [pc, #276] @ 109690 <__cxa_atexit@plt+0xfd25c> │ │ │ │ + ldr lr, [pc, #276] @ 1125e8 <__cxa_atexit@plt+0x1061b4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ and r3, r0, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 1095c4 <__cxa_atexit@plt+0xfd190> │ │ │ │ + bne 11251c <__cxa_atexit@plt+0x1060e8> │ │ │ │ sub r3, r5, #4 │ │ │ │ ldr r2, [r0, #6] │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - beq 109624 <__cxa_atexit@plt+0xfd1f0> │ │ │ │ + beq 11257c <__cxa_atexit@plt+0x106148> │ │ │ │ str r7, [r5, #12] │ │ │ │ str lr, [r5, #-4] │ │ │ │ tst r2, #3 │ │ │ │ - beq 109650 <__cxa_atexit@plt+0xfd21c> │ │ │ │ + beq 1125a8 <__cxa_atexit@plt+0x106174> │ │ │ │ ldr r0, [r5, #12] │ │ │ │ str r0, [r5, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ - b 10957c <__cxa_atexit@plt+0xfd148> │ │ │ │ + b 1124d4 <__cxa_atexit@plt+0x1060a0> │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 109660 <__cxa_atexit@plt+0xfd22c> │ │ │ │ + bne 1125b8 <__cxa_atexit@plt+0x106184> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ str r7, [r5, #12] │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 109674 <__cxa_atexit@plt+0xfd240> │ │ │ │ - ldr r1, [pc, #172] @ 10969c <__cxa_atexit@plt+0xfd268> │ │ │ │ + bcc 1125cc <__cxa_atexit@plt+0x106198> │ │ │ │ + ldr r1, [pc, #172] @ 1125f4 <__cxa_atexit@plt+0x1061c0> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #168] @ 1096a0 <__cxa_atexit@plt+0xfd26c> │ │ │ │ + ldr lr, [pc, #168] @ 1125f8 <__cxa_atexit@plt+0x1061c4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [r2, #16]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r1, [r6, #4]! │ │ │ │ add r1, r6, #8 │ │ │ │ stm r1, {r5, r7, lr} │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr lr, [pc, #108] @ 109698 <__cxa_atexit@plt+0xfd264> │ │ │ │ + ldr lr, [pc, #108] @ 1125f0 <__cxa_atexit@plt+0x1061bc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #2] │ │ │ │ ldr r7, [r0, #2] │ │ │ │ str lr, [r5, #-4] │ │ │ │ str r1, [r5, #8] │ │ │ │ str r2, [r5, #12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 109668 <__cxa_atexit@plt+0xfd234> │ │ │ │ + beq 1125c0 <__cxa_atexit@plt+0x10618c> │ │ │ │ mov r5, r3 │ │ │ │ - b 1096b0 <__cxa_atexit@plt+0xfd27c> │ │ │ │ + b 112608 <__cxa_atexit@plt+0x1061d4> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r6, [pc, #24] @ 109694 <__cxa_atexit@plt+0xfd260> │ │ │ │ + ldr r6, [pc, #24] @ 1125ec <__cxa_atexit@plt+0x1061b8> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r6, [r5, #-4]! │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0x000002b8 │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ @ instruction: 0xffffed58 │ │ │ │ - bicseq r0, lr, r8, lsr #16 │ │ │ │ - biceq fp, r8, r4, lsl #24 │ │ │ │ + bicseq r7, sp, r8, asr #17 │ │ │ │ + biceq r3, r8, ip, ror #4 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 10971c <__cxa_atexit@plt+0xfd2e8> │ │ │ │ - ldr r6, [pc, #132] @ 10974c <__cxa_atexit@plt+0xfd318> │ │ │ │ + bne 112674 <__cxa_atexit@plt+0x106240> │ │ │ │ + ldr r6, [pc, #132] @ 1126a4 <__cxa_atexit@plt+0x106270> │ │ │ │ add r6, pc, r6 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #10] │ │ │ │ str r6, [r5] │ │ │ │ str r3, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 109734 <__cxa_atexit@plt+0xfd300> │ │ │ │ + beq 11268c <__cxa_atexit@plt+0x106258> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r8, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 109740 <__cxa_atexit@plt+0xfd30c> │ │ │ │ - ldr r2, [pc, #88] @ 109754 <__cxa_atexit@plt+0xfd320> │ │ │ │ + bcc 112698 <__cxa_atexit@plt+0x106264> │ │ │ │ + ldr r2, [pc, #88] @ 1126ac <__cxa_atexit@plt+0x106278> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #84] @ 109758 <__cxa_atexit@plt+0xfd324> │ │ │ │ + ldr r1, [pc, #84] @ 1126b0 <__cxa_atexit@plt+0x10627c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r2, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r1, [r8, #4]! │ │ │ │ str r3, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ - ldr r7, [pc, #44] @ 109750 <__cxa_atexit@plt+0xfd31c> │ │ │ │ + ldr r7, [pc, #44] @ 1126a8 <__cxa_atexit@plt+0x106274> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #20 │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ - bicseq r0, lr, ip, lsl #22 │ │ │ │ + ldrsbeq r7, [sp, #184] @ 0xb8 │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ @ instruction: 0xffffedb0 │ │ │ │ - biceq fp, r8, ip, asr #22 │ │ │ │ + strheq r3, [r8, #20] │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 1097a8 <__cxa_atexit@plt+0xfd374> │ │ │ │ - ldr r3, [pc, #48] @ 1097b4 <__cxa_atexit@plt+0xfd380> │ │ │ │ + bcc 112700 <__cxa_atexit@plt+0x1062cc> │ │ │ │ + ldr r3, [pc, #48] @ 11270c <__cxa_atexit@plt+0x1062d8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #44] @ 1097b8 <__cxa_atexit@plt+0xfd384> │ │ │ │ + ldr r2, [pc, #44] @ 112710 <__cxa_atexit@plt+0x1062dc> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r9, [r5, #12] │ │ │ │ str r3, [r5] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r2, [r8, #4]! │ │ │ │ str r1, [r8, #8] │ │ │ │ b 1bfdfa4 <__cxa_atexit@plt+0x1bf1b70> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ @ instruction: 0xffffed28 │ │ │ │ - biceq fp, r8, ip, ror #21 │ │ │ │ + biceq r3, r8, r4, asr r1 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ - ldr r2, [pc, #48] @ 109804 <__cxa_atexit@plt+0xfd3d0> │ │ │ │ + ldr r2, [pc, #48] @ 11275c <__cxa_atexit@plt+0x106328> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r2, [r5] │ │ │ │ str r3, [r5, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq 1097fc <__cxa_atexit@plt+0xfd3c8> │ │ │ │ + beq 112754 <__cxa_atexit@plt+0x106320> │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109570 <__cxa_atexit@plt+0xfd13c> │ │ │ │ + b 1124c8 <__cxa_atexit@plt+0x106094> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq fp, r8, r0, lsr #21 │ │ │ │ + biceq r3, r8, r8, lsl #2 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109570 <__cxa_atexit@plt+0xfd13c> │ │ │ │ - biceq fp, r8, ip, ror sl │ │ │ │ + b 1124c8 <__cxa_atexit@plt+0x106094> │ │ │ │ + biceq r3, r8, r4, ror #1 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 109570 <__cxa_atexit@plt+0xfd13c> │ │ │ │ + b 1124c8 <__cxa_atexit@plt+0x106094> │ │ │ │ andeq r0, r0, r4, asr #3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [r5, #16] │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 1098a4 <__cxa_atexit@plt+0xfd470> │ │ │ │ - ldr r2, [pc, #68] @ 1098bc <__cxa_atexit@plt+0xfd488> │ │ │ │ + bcc 1127fc <__cxa_atexit@plt+0x1063c8> │ │ │ │ + ldr r2, [pc, #68] @ 112814 <__cxa_atexit@plt+0x1063e0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ str r2, [r3, #4]! │ │ │ │ - ldr r2, [pc, #56] @ 1098c0 <__cxa_atexit@plt+0xfd48c> │ │ │ │ + ldr r2, [pc, #56] @ 112818 <__cxa_atexit@plt+0x1063e4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r1, [r5, #-16] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ str r2, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ - ldr r3, [pc, #24] @ 1098c4 <__cxa_atexit@plt+0xfd490> │ │ │ │ + ldr r3, [pc, #24] @ 11281c <__cxa_atexit@plt+0x1063e8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, #24 │ │ │ │ str r2, [r4, #828] @ 0x33c │ │ │ │ str r3, [r5] │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffead0 │ │ │ │ - @ instruction: 0x01de0598 │ │ │ │ + bicseq r7, sp, r8, lsr r6 │ │ │ │ @ instruction: 0xffffffa8 │ │ │ │ - @ instruction: 0x01c8ba9c │ │ │ │ + biceq r3, r8, r4, lsl #2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #60 @ 0x3c │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 109944 <__cxa_atexit@plt+0xfd510> │ │ │ │ - ldr r1, [pc, #100] @ 10994c <__cxa_atexit@plt+0xfd518> │ │ │ │ + bhi 11289c <__cxa_atexit@plt+0x106468> │ │ │ │ + ldr r1, [pc, #100] @ 1128a4 <__cxa_atexit@plt+0x106470> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r3, [r7, #8] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-12]! │ │ │ │ - ldr r1, [pc, #84] @ 109950 <__cxa_atexit@plt+0xfd51c> │ │ │ │ + ldr r1, [pc, #84] @ 1128a8 <__cxa_atexit@plt+0x106474> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 10992c <__cxa_atexit@plt+0xfd4f8> │ │ │ │ - ldr r2, [pc, #68] @ 109954 <__cxa_atexit@plt+0xfd520> │ │ │ │ + beq 112884 <__cxa_atexit@plt+0x106450> │ │ │ │ + ldr r2, [pc, #68] @ 1128ac <__cxa_atexit@plt+0x106478> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r3, #3] │ │ │ │ ldr r7, [r3, #7] │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r1, [r5, #4] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10993c <__cxa_atexit@plt+0xfd508> │ │ │ │ - b 1099a0 <__cxa_atexit@plt+0xfd56c> │ │ │ │ + beq 112894 <__cxa_atexit@plt+0x106460> │ │ │ │ + b 1128f8 <__cxa_atexit@plt+0x1064c4> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, ror r0 │ │ │ │ - bicseq r0, lr, r8, ror r4 │ │ │ │ + bicseq r7, sp, r8, lsl r5 │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - biceq fp, r8, ip, lsl #20 │ │ │ │ + biceq r3, r8, r4, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r2, [pc, #28] @ 109990 <__cxa_atexit@plt+0xfd55c> │ │ │ │ + ldr r2, [pc, #28] @ 1128e8 <__cxa_atexit@plt+0x1064b4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 109988 <__cxa_atexit@plt+0xfd554> │ │ │ │ - b 1099a0 <__cxa_atexit@plt+0xfd56c> │ │ │ │ + beq 1128e0 <__cxa_atexit@plt+0x1064ac> │ │ │ │ + b 1128f8 <__cxa_atexit@plt+0x1064c4> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - ldrdeq fp, [r8, #144] @ 0x90 │ │ │ │ + biceq r3, r8, r8, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #48 @ 0x30 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 109a94 <__cxa_atexit@plt+0xfd660> │ │ │ │ + bcc 1129ec <__cxa_atexit@plt+0x1065b8> │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r2, [sp] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ str r1, [sp, #8] │ │ │ │ ldr r1, [r7, #11] │ │ │ │ str r1, [sp, #4] │ │ │ │ str fp, [sp, #12] │ │ │ │ ldr fp, [r7, #15] │ │ │ │ add ip, r7, #19 │ │ │ │ ldm ip, {r9, sl, ip} │ │ │ │ ldr r1, [r7, #31] │ │ │ │ ldr r7, [r7, #35] @ 0x23 │ │ │ │ - ldr r0, [pc, #200] @ 109ab4 <__cxa_atexit@plt+0xfd680> │ │ │ │ + ldr r0, [pc, #200] @ 112a0c <__cxa_atexit@plt+0x1065d8> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r3, #4]! │ │ │ │ - ldr r8, [pc, #192] @ 109ab8 <__cxa_atexit@plt+0xfd684> │ │ │ │ + ldr r8, [pc, #192] @ 112a10 <__cxa_atexit@plt+0x1065dc> │ │ │ │ add r8, pc, r8 │ │ │ │ mov lr, r3 │ │ │ │ str r8, [lr, #12]! │ │ │ │ sub r0, r6, #19 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str lr, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #20] │ │ │ │ - ldr r2, [pc, #160] @ 109abc <__cxa_atexit@plt+0xfd688> │ │ │ │ + ldr r2, [pc, #160] @ 112a14 <__cxa_atexit@plt+0x1065e0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #24] │ │ │ │ str lr, [r3, #28] │ │ │ │ str r8, [r3, #8] │ │ │ │ mov lr, r3 │ │ │ │ - ldr r2, [pc, #140] @ 109ac0 <__cxa_atexit@plt+0xfd68c> │ │ │ │ + ldr r2, [pc, #140] @ 112a18 <__cxa_atexit@plt+0x1065e4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [lr, #32]! │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ stm r5, {r0, r3} │ │ │ │ - ldr r0, [pc, #124] @ 109ac4 <__cxa_atexit@plt+0xfd690> │ │ │ │ + ldr r0, [pc, #124] @ 112a1c <__cxa_atexit@plt+0x1065e8> │ │ │ │ add r0, pc, r0 │ │ │ │ str lr, [r5, #-40] @ 0xffffffd8 │ │ │ │ ldr r7, [sp] │ │ │ │ str r7, [r5, #-36] @ 0xffffffdc │ │ │ │ ldr r7, [sp, #8] │ │ │ │ str r7, [r5, #-32] @ 0xffffffe0 │ │ │ │ ldr r7, [sp, #4] │ │ │ │ @@ -259473,33 +268647,33 @@ │ │ │ │ ldr fp, [sp, #12] │ │ │ │ sub lr, r5, #20 │ │ │ │ stm lr, {r9, sl, ip} │ │ │ │ mov r3, r5 │ │ │ │ str r0, [r3, #-44]! @ 0xffffffd4 │ │ │ │ sub r7, r5, #52 @ 0x34 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 109aa0 <__cxa_atexit@plt+0xfd66c> │ │ │ │ + bhi 1129f8 <__cxa_atexit@plt+0x1065c4> │ │ │ │ str r8, [r5, #-48]! @ 0xffffffd0 │ │ │ │ mov r7, fp │ │ │ │ - b 1048ac <__cxa_atexit@plt+0xf8478> │ │ │ │ + b 10d804 <__cxa_atexit@plt+0x1013d0> │ │ │ │ mov r3, #48 @ 0x30 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldr r7, [pc, #32] @ 109ac8 <__cxa_atexit@plt+0xfd694> │ │ │ │ + ldr r7, [pc, #32] @ 112a20 <__cxa_atexit@plt+0x1065ec> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffb498 │ │ │ │ @ instruction: 0xffffb4d4 │ │ │ │ @ instruction: 0xffffbc38 │ │ │ │ @ instruction: 0xffffbfdc │ │ │ │ andeq r0, r0, ip, lsl #1 │ │ │ │ - ldrdeq fp, [r8, #124] @ 0x7c │ │ │ │ - biceq fp, r8, r0, ror r8 │ │ │ │ + biceq r2, r8, r4, asr #28 │ │ │ │ + ldrdeq r2, [r8, #232] @ 0xe8 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldmib r5, {r0, r3} │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr r8, [r5, #12] │ │ │ │ ldr r9, [r5, #16] │ │ │ │ ldr ip, [r4, #804] @ 0x324 │ │ │ │ @@ -259509,23 +268683,23 @@ │ │ │ │ ldr r3, [r5, #32] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r2, [r5, #36] @ 0x24 │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ ldr lr, [r5, #48] @ 0x30 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 109ce8 <__cxa_atexit@plt+0xfd8b4> │ │ │ │ + bne 112c40 <__cxa_atexit@plt+0x10680c> │ │ │ │ add r3, r6, #236 @ 0xec │ │ │ │ cmp ip, r3 │ │ │ │ - bcc 109da4 <__cxa_atexit@plt+0xfd970> │ │ │ │ + bcc 112cfc <__cxa_atexit@plt+0x1068c8> │ │ │ │ str fp, [sp, #4] │ │ │ │ mov fp, r0 │ │ │ │ - ldr r0, [pc, #668] @ 109dd0 <__cxa_atexit@plt+0xfd99c> │ │ │ │ + ldr r0, [pc, #668] @ 112d28 <__cxa_atexit@plt+0x1068f4> │ │ │ │ add r0, pc, r0 │ │ │ │ - ldr ip, [pc, #664] @ 109dd4 <__cxa_atexit@plt+0xfd9a0> │ │ │ │ + ldr ip, [pc, #664] @ 112d2c <__cxa_atexit@plt+0x1068f8> │ │ │ │ add ip, pc, ip │ │ │ │ str r0, [r6, #4]! │ │ │ │ sub r0, r3, #151 @ 0x97 │ │ │ │ str r0, [r6, #232] @ 0xe8 │ │ │ │ sub r0, r3, #71 @ 0x47 │ │ │ │ str r4, [sp] │ │ │ │ sub r4, r3, #59 @ 0x3b │ │ │ │ @@ -259537,78 +268711,78 @@ │ │ │ │ str r4, [r6, #216] @ 0xd8 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ str r4, [r6, #220] @ 0xdc │ │ │ │ str r2, [r6, #224] @ 0xe0 │ │ │ │ str r0, [r6, #228] @ 0xe4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r0, [r6, #196] @ 0xc4 │ │ │ │ - ldr r4, [pc, #588] @ 109dd8 <__cxa_atexit@plt+0xfd9a4> │ │ │ │ + ldr r4, [pc, #588] @ 112d30 <__cxa_atexit@plt+0x1068fc> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #192] @ 0xc0 │ │ │ │ str lr, [r6, #180] @ 0xb4 │ │ │ │ str ip, [r6, #172] @ 0xac │ │ │ │ sub r4, r3, #78 @ 0x4e │ │ │ │ str r4, [r6, #168] @ 0xa8 │ │ │ │ - ldr r4, [pc, #564] @ 109ddc <__cxa_atexit@plt+0xfd9a8> │ │ │ │ + ldr r4, [pc, #564] @ 112d34 <__cxa_atexit@plt+0x106900> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #160] @ 0xa0 │ │ │ │ sub r4, r3, #95 @ 0x5f │ │ │ │ str r4, [r6, #156] @ 0x9c │ │ │ │ - ldr r4, [pc, #548] @ 109de0 <__cxa_atexit@plt+0xfd9ac> │ │ │ │ + ldr r4, [pc, #548] @ 112d38 <__cxa_atexit@plt+0x106904> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #152] @ 0x98 │ │ │ │ - ldr r4, [pc, #540] @ 109de4 <__cxa_atexit@plt+0xfd9b0> │ │ │ │ + ldr r4, [pc, #540] @ 112d3c <__cxa_atexit@plt+0x106908> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ add r4, r4, #1 │ │ │ │ - ldr lr, [pc, #532] @ 109de8 <__cxa_atexit@plt+0xfd9b4> │ │ │ │ + ldr lr, [pc, #532] @ 112d40 <__cxa_atexit@plt+0x10690c> │ │ │ │ add lr, pc, lr │ │ │ │ str r4, [r6, #148] @ 0x94 │ │ │ │ sub r4, r3, #114 @ 0x72 │ │ │ │ str r4, [r6, #140] @ 0x8c │ │ │ │ - ldr r4, [pc, #516] @ 109dec <__cxa_atexit@plt+0xfd9b8> │ │ │ │ + ldr r4, [pc, #516] @ 112d44 <__cxa_atexit@plt+0x106910> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #136] @ 0x88 │ │ │ │ sub r4, r3, #195 @ 0xc3 │ │ │ │ str r4, [r6, #120] @ 0x78 │ │ │ │ - ldr r0, [pc, #500] @ 109df0 <__cxa_atexit@plt+0xfd9bc> │ │ │ │ + ldr r0, [pc, #500] @ 112d48 <__cxa_atexit@plt+0x106914> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r6, #116] @ 0x74 │ │ │ │ str fp, [r6, #92] @ 0x5c │ │ │ │ - ldr r4, [pc, #488] @ 109df4 <__cxa_atexit@plt+0xfd9c0> │ │ │ │ + ldr r4, [pc, #488] @ 112d4c <__cxa_atexit@plt+0x106918> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ add r4, r4, #1 │ │ │ │ - ldr r2, [pc, #480] @ 109df8 <__cxa_atexit@plt+0xfd9c4> │ │ │ │ + ldr r2, [pc, #480] @ 112d50 <__cxa_atexit@plt+0x10691c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r4, [r6, #164] @ 0xa4 │ │ │ │ str r4, [r6, #88] @ 0x58 │ │ │ │ - ldr r4, [pc, #468] @ 109dfc <__cxa_atexit@plt+0xfd9c8> │ │ │ │ + ldr r4, [pc, #468] @ 112d54 <__cxa_atexit@plt+0x106920> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #80] @ 0x50 │ │ │ │ str r1, [r6, #76] @ 0x4c │ │ │ │ - ldr r4, [pc, #456] @ 109e00 <__cxa_atexit@plt+0xfd9cc> │ │ │ │ + ldr r4, [pc, #456] @ 112d58 <__cxa_atexit@plt+0x106924> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str r4, [r6, #36] @ 0x24 │ │ │ │ str r7, [r6, #8] │ │ │ │ mov r7, r6 │ │ │ │ - ldr r0, [pc, #440] @ 109e04 <__cxa_atexit@plt+0xfd9d0> │ │ │ │ + ldr r0, [pc, #440] @ 112d5c <__cxa_atexit@plt+0x106928> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r7, #56]! @ 0x38 │ │ │ │ str r7, [r6, #188] @ 0xbc │ │ │ │ mov r4, r6 │ │ │ │ - ldr r0, [pc, #424] @ 109e08 <__cxa_atexit@plt+0xfd9d4> │ │ │ │ + ldr r0, [pc, #424] @ 112d60 <__cxa_atexit@plt+0x10692c> │ │ │ │ add r0, pc, r0 │ │ │ │ str r0, [r4, #12]! │ │ │ │ str r4, [r6, #176] @ 0xb0 │ │ │ │ mov r0, r6 │ │ │ │ - ldr r1, [pc, #408] @ 109e0c <__cxa_atexit@plt+0xfd9d8> │ │ │ │ + ldr r1, [pc, #408] @ 112d64 <__cxa_atexit@plt+0x106930> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r0, #96]! @ 0x60 │ │ │ │ str r0, [r6, #144] @ 0x90 │ │ │ │ mov r0, r6 │ │ │ │ - ldr r1, [pc, #392] @ 109e10 <__cxa_atexit@plt+0xfd9dc> │ │ │ │ + ldr r1, [pc, #392] @ 112d68 <__cxa_atexit@plt+0x106934> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r0, #44]! @ 0x2c │ │ │ │ str r0, [r6, #132] @ 0x84 │ │ │ │ str r4, [r6, #128] @ 0x80 │ │ │ │ str r7, [r6, #112] @ 0x70 │ │ │ │ str r4, [r6, #104] @ 0x68 │ │ │ │ mov r7, r6 │ │ │ │ @@ -259628,148 +268802,148 @@ │ │ │ │ ldr r0, [r5, #52]! @ 0x34 │ │ │ │ ldr r4, [sp] │ │ │ │ mov r6, r3 │ │ │ │ ldr fp, [sp, #4] │ │ │ │ bx r0 │ │ │ │ add r3, r6, #84 @ 0x54 │ │ │ │ cmp ip, r3 │ │ │ │ - bcc 109dac <__cxa_atexit@plt+0xfd978> │ │ │ │ - ldr ip, [pc, #192] @ 109dbc <__cxa_atexit@plt+0xfd988> │ │ │ │ + bcc 112d04 <__cxa_atexit@plt+0x1068d0> │ │ │ │ + ldr ip, [pc, #192] @ 112d14 <__cxa_atexit@plt+0x1068e0> │ │ │ │ add ip, pc, ip │ │ │ │ ldr r7, [r5, #20] │ │ │ │ str r7, [sp, #4] │ │ │ │ str ip, [r6, #4]! │ │ │ │ - ldr r7, [pc, #176] @ 109dc0 <__cxa_atexit@plt+0xfd98c> │ │ │ │ + ldr r7, [pc, #176] @ 112d18 <__cxa_atexit@plt+0x1068e4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add ip, r7, #1 │ │ │ │ str r2, [r6, #72] @ 0x48 │ │ │ │ mov r7, lr │ │ │ │ mov lr, r0 │ │ │ │ sub r0, r3, #51 @ 0x33 │ │ │ │ - ldr r2, [pc, #152] @ 109dc4 <__cxa_atexit@plt+0xfd990> │ │ │ │ + ldr r2, [pc, #152] @ 112d1c <__cxa_atexit@plt+0x1068e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r2, [r6, #44] @ 0x2c │ │ │ │ str r8, [r6, #48] @ 0x30 │ │ │ │ str r9, [r6, #52] @ 0x34 │ │ │ │ str r0, [r6, #56] @ 0x38 │ │ │ │ str sl, [r6, #60] @ 0x3c │ │ │ │ ldr r0, [sp, #8] │ │ │ │ str r0, [r6, #64] @ 0x40 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ str r0, [r6, #68] @ 0x44 │ │ │ │ str r1, [r6, #8] │ │ │ │ - ldr r0, [pc, #100] @ 109dc8 <__cxa_atexit@plt+0xfd994> │ │ │ │ + ldr r0, [pc, #100] @ 112d20 <__cxa_atexit@plt+0x1068ec> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r1, r6, #12 │ │ │ │ stm r1, {r0, r6, ip, lr} │ │ │ │ - ldr r2, [pc, #88] @ 109dcc <__cxa_atexit@plt+0xfd998> │ │ │ │ + ldr r2, [pc, #88] @ 112d24 <__cxa_atexit@plt+0x1068f0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r6, #28] │ │ │ │ str r7, [r6, #32] │ │ │ │ ldr r7, [sp, #4] │ │ │ │ str r7, [r6, #36] @ 0x24 │ │ │ │ ldr r0, [r5, #52]! @ 0x34 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ sub r2, r3, #67 @ 0x43 │ │ │ │ str r2, [r6, #80] @ 0x50 │ │ │ │ str r7, [r6, #76] @ 0x4c │ │ │ │ sub r7, r3, #39 @ 0x27 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r6, #236 @ 0xec │ │ │ │ - b 109db0 <__cxa_atexit@plt+0xfd97c> │ │ │ │ + b 112d08 <__cxa_atexit@plt+0x1068d4> │ │ │ │ mov r6, #84 @ 0x54 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xffffbe0c │ │ │ │ - bicseq r0, lr, r8, asr r0 │ │ │ │ - bicseq r0, lr, ip, asr #8 │ │ │ │ - bicseq r0, lr, r0, lsl #8 │ │ │ │ + ldrsheq r7, [sp, #8] │ │ │ │ + bicseq r7, sp, r8, lsl r5 │ │ │ │ + bicseq r7, sp, ip, asr #9 │ │ │ │ @ instruction: 0xffffc1d0 │ │ │ │ @ instruction: 0xffffc4d4 │ │ │ │ @ instruction: 0xffffecec │ │ │ │ - bicseq r0, lr, ip, ror #11 │ │ │ │ - ldrsheq r0, [lr, #28] │ │ │ │ - bicseq r0, lr, r4, asr #5 │ │ │ │ - bicseq r0, lr, r0, asr r2 │ │ │ │ + ldrheq r7, [sp, #104] @ 0x68 │ │ │ │ + @ instruction: 0x01dd729c │ │ │ │ + bicseq r7, sp, r4, ror #6 │ │ │ │ + ldrsheq r7, [sp, #32] │ │ │ │ @ instruction: 0xffffd2d4 │ │ │ │ - bicseq r0, lr, r0, lsl #11 │ │ │ │ + bicseq r7, sp, ip, asr #12 │ │ │ │ @ instruction: 0xffffdd24 │ │ │ │ - bicseq r0, lr, ip, asr r1 │ │ │ │ + ldrsheq r7, [sp, #28] │ │ │ │ @ instruction: 0xffffd020 │ │ │ │ - bicseq r0, lr, ip, lsr r5 │ │ │ │ - bicseq r0, lr, r8, ror #4 │ │ │ │ + bicseq r7, sp, r8, lsl #12 │ │ │ │ + bicseq r7, sp, r8, lsl #6 │ │ │ │ @ instruction: 0xffffd160 │ │ │ │ @ instruction: 0xffffcca8 │ │ │ │ @ instruction: 0xffffd9b4 │ │ │ │ @ instruction: 0xffffd030 │ │ │ │ - biceq fp, r8, ip, asr #10 │ │ │ │ + strheq r2, [r8, #180] @ 0xb4 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ mov r3, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 109e58 <__cxa_atexit@plt+0xfda24> │ │ │ │ - ldr r7, [pc, #48] @ 109e70 <__cxa_atexit@plt+0xfda3c> │ │ │ │ + bcc 112db0 <__cxa_atexit@plt+0x10697c> │ │ │ │ + ldr r7, [pc, #48] @ 112dc8 <__cxa_atexit@plt+0x106994> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5] │ │ │ │ str r7, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 109e74 <__cxa_atexit@plt+0xfda40> │ │ │ │ + ldr r7, [pc, #20] @ 112dcc <__cxa_atexit@plt+0x106998> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r3, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffa90 │ │ │ │ - biceq fp, r8, ip, lsl r5 │ │ │ │ - strdeq fp, [r8, #72] @ 0x48 │ │ │ │ + biceq r2, r8, r4, lsl #23 │ │ │ │ + biceq r2, r8, r0, ror #22 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r1, r5, #4 │ │ │ │ cmp fp, r1 │ │ │ │ - bhi 109ef4 <__cxa_atexit@plt+0xfdac0> │ │ │ │ - ldr r3, [pc, #164] @ 109f40 <__cxa_atexit@plt+0xfdb0c> │ │ │ │ + bhi 112e4c <__cxa_atexit@plt+0x106a18> │ │ │ │ + ldr r3, [pc, #164] @ 112e98 <__cxa_atexit@plt+0x106a64> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ str r3, [r1] │ │ │ │ add r3, r6, #12 │ │ │ │ cmp r7, r3 │ │ │ │ - bcc 109f04 <__cxa_atexit@plt+0xfdad0> │ │ │ │ - ldr r2, [pc, #140] @ 109f44 <__cxa_atexit@plt+0xfdb10> │ │ │ │ + bcc 112e5c <__cxa_atexit@plt+0x106a28> │ │ │ │ + ldr r2, [pc, #140] @ 112e9c <__cxa_atexit@plt+0x106a68> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r6 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r8, [r3, #8] │ │ │ │ add r2, r3, #20 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 109f24 <__cxa_atexit@plt+0xfdaf0> │ │ │ │ - ldr r7, [pc, #120] @ 109f50 <__cxa_atexit@plt+0xfdb1c> │ │ │ │ + bcc 112e7c <__cxa_atexit@plt+0x106a48> │ │ │ │ + ldr r7, [pc, #120] @ 112ea8 <__cxa_atexit@plt+0x106a74> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #16] │ │ │ │ str r8, [r6, #20] │ │ │ │ str r3, [r6, #24] │ │ │ │ ldr r0, [r5] │ │ │ │ sub r7, r2, #7 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #80] @ 109f4c <__cxa_atexit@plt+0xfdb18> │ │ │ │ + ldr r7, [pc, #80] @ 112ea4 <__cxa_atexit@plt+0x106a70> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #60] @ 109f48 <__cxa_atexit@plt+0xfdb14> │ │ │ │ + ldr r7, [pc, #60] @ 112ea0 <__cxa_atexit@plt+0x106a6c> │ │ │ │ add r7, pc, r7 │ │ │ │ mov r6, #12 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ @@ -259778,77 +268952,77 @@ │ │ │ │ mov r5, r1 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r3 │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffa18 │ │ │ │ - biceq fp, r8, r0, ror r4 │ │ │ │ - biceq fp, r8, r8, lsl #9 │ │ │ │ - bicseq pc, sp, ip, asr #29 │ │ │ │ + ldrdeq r2, [r8, #168] @ 0xa8 │ │ │ │ + strdeq r2, [r8, #160] @ 0xa0 │ │ │ │ + bicseq r6, sp, ip, ror #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 109f88 <__cxa_atexit@plt+0xfdb54> │ │ │ │ - ldr r2, [pc, #28] @ 109f94 <__cxa_atexit@plt+0xfdb60> │ │ │ │ + bcc 112ee0 <__cxa_atexit@plt+0x106aac> │ │ │ │ + ldr r2, [pc, #28] @ 112eec <__cxa_atexit@plt+0x106ab8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7, r8} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #7 │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef658 <__cxa_atexit@plt+0x1be3224> │ │ │ │ - bicseq pc, sp, ip, lsr #28 │ │ │ │ + bicseq r6, sp, ip, asr #29 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10a008 <__cxa_atexit@plt+0xfdbd4> │ │ │ │ - ldr r7, [pc, #96] @ 10a018 <__cxa_atexit@plt+0xfdbe4> │ │ │ │ + bhi 112f60 <__cxa_atexit@plt+0x106b2c> │ │ │ │ + ldr r7, [pc, #96] @ 112f70 <__cxa_atexit@plt+0x106b3c> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r3] │ │ │ │ tst r8, #3 │ │ │ │ - beq 109fec <__cxa_atexit@plt+0xfdbb8> │ │ │ │ - ldr r2, [pc, #80] @ 10a01c <__cxa_atexit@plt+0xfdbe8> │ │ │ │ + beq 112f44 <__cxa_atexit@plt+0x106b10> │ │ │ │ + ldr r2, [pc, #80] @ 112f74 <__cxa_atexit@plt+0x106b40> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r8, #3] │ │ │ │ str r2, [r3] │ │ │ │ tst r7, #3 │ │ │ │ - beq 109ffc <__cxa_atexit@plt+0xfdbc8> │ │ │ │ + beq 112f54 <__cxa_atexit@plt+0x106b20> │ │ │ │ ldr r7, [r7, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10a020 <__cxa_atexit@plt+0xfdbec> │ │ │ │ + ldr r7, [pc, #16] @ 112f78 <__cxa_atexit@plt+0x106b44> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - biceq fp, r8, ip, ror r3 │ │ │ │ + biceq r2, r8, r4, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #44] @ 10a060 <__cxa_atexit@plt+0xfdc2c> │ │ │ │ + ldr r3, [pc, #44] @ 112fb8 <__cxa_atexit@plt+0x106b84> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10a058 <__cxa_atexit@plt+0xfdc24> │ │ │ │ + beq 112fb0 <__cxa_atexit@plt+0x106b7c> │ │ │ │ ldr r7, [r7, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ @@ -259856,585 +269030,585 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ ldr r7, [r7, #15] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - biceq fp, r8, r8, lsl r3 │ │ │ │ + biceq r2, r8, r0, lsl #19 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10a0f0 <__cxa_atexit@plt+0xfdcbc> │ │ │ │ - ldr r3, [pc, #92] @ 10a100 <__cxa_atexit@plt+0xfdccc> │ │ │ │ + bhi 113048 <__cxa_atexit@plt+0x106c14> │ │ │ │ + ldr r3, [pc, #92] @ 113058 <__cxa_atexit@plt+0x106c24> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r7, r5 │ │ │ │ str r3, [r7, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10a0d8 <__cxa_atexit@plt+0xfdca4> │ │ │ │ - ldr r3, [pc, #72] @ 10a104 <__cxa_atexit@plt+0xfdcd0> │ │ │ │ + beq 113030 <__cxa_atexit@plt+0x106bfc> │ │ │ │ + ldr r3, [pc, #72] @ 11305c <__cxa_atexit@plt+0x106c28> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r8, #7] │ │ │ │ ldr r2, [r8, #11] │ │ │ │ str r3, [r5, #-12]! │ │ │ │ stmib r5, {r2, r8} │ │ │ │ tst r7, #3 │ │ │ │ - beq 10a0e8 <__cxa_atexit@plt+0xfdcb4> │ │ │ │ - b 10a158 <__cxa_atexit@plt+0xfdd24> │ │ │ │ + beq 113040 <__cxa_atexit@plt+0x106c0c> │ │ │ │ + b 1130b0 <__cxa_atexit@plt+0x106c7c> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10a108 <__cxa_atexit@plt+0xfdcd4> │ │ │ │ + ldr r7, [pc, #16] @ 113060 <__cxa_atexit@plt+0x106c2c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, ror r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - strheq fp, [r8, #40] @ 0x28 │ │ │ │ - @ instruction: 0x01c8b290 │ │ │ │ + biceq r2, r8, r0, lsr #18 │ │ │ │ + strdeq r2, [r8, #136] @ 0x88 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ ldr r2, [r3, #11] │ │ │ │ - ldr r1, [pc, #28] @ 10a148 <__cxa_atexit@plt+0xfdd14> │ │ │ │ + ldr r1, [pc, #28] @ 1130a0 <__cxa_atexit@plt+0x106c6c> │ │ │ │ add r1, pc, r1 │ │ │ │ stmda r5, {r2, r3} │ │ │ │ str r1, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10a140 <__cxa_atexit@plt+0xfdd0c> │ │ │ │ - b 10a158 <__cxa_atexit@plt+0xfdd24> │ │ │ │ + beq 113098 <__cxa_atexit@plt+0x106c64> │ │ │ │ + b 1130b0 <__cxa_atexit@plt+0x106c7c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - biceq fp, r8, r0, asr r2 │ │ │ │ + strheq r2, [r8, #136] @ 0x88 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10a194 <__cxa_atexit@plt+0xfdd60> │ │ │ │ + bne 1130ec <__cxa_atexit@plt+0x106cb8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10a208 <__cxa_atexit@plt+0xfddd4> │ │ │ │ + bcc 113160 <__cxa_atexit@plt+0x106d2c> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #180] @ 10a238 <__cxa_atexit@plt+0xfde04> │ │ │ │ + ldr r2, [pc, #180] @ 113190 <__cxa_atexit@plt+0x106d5c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r2, [pc, #144] @ 10a22c <__cxa_atexit@plt+0xfddf8> │ │ │ │ + ldr r2, [pc, #144] @ 113184 <__cxa_atexit@plt+0x106d50> │ │ │ │ add r2, pc, r2 │ │ │ │ mov r3, r5 │ │ │ │ ldr r7, [r3, #4]! │ │ │ │ str r2, [r3] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10a1e8 <__cxa_atexit@plt+0xfddb4> │ │ │ │ + beq 113140 <__cxa_atexit@plt+0x106d0c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10a1f4 <__cxa_atexit@plt+0xfddc0> │ │ │ │ + bne 11314c <__cxa_atexit@plt+0x106d18> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #8 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 10a218 <__cxa_atexit@plt+0xfdde4> │ │ │ │ + bcc 113170 <__cxa_atexit@plt+0x106d3c> │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r3, [pc, #92] @ 10a234 <__cxa_atexit@plt+0xfde00> │ │ │ │ + ldr r3, [pc, #92] @ 11318c <__cxa_atexit@plt+0x106d58> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ stmib r6, {r3, r7} │ │ │ │ sub r7, r2, #2 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #52] @ 10a230 <__cxa_atexit@plt+0xfddfc> │ │ │ │ + ldr r7, [pc, #52] @ 113188 <__cxa_atexit@plt+0x106d54> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - biceq fp, r8, r8, lsr #3 │ │ │ │ - bicseq pc, sp, r8, asr #24 │ │ │ │ - @ instruction: 0x01ddfc9c │ │ │ │ - biceq fp, r8, r0, ror #2 │ │ │ │ + biceq r2, r8, r0, lsl r8 │ │ │ │ + bicseq r6, sp, r8, ror #25 │ │ │ │ + bicseq r6, sp, ip, lsr sp │ │ │ │ + biceq r2, r8, r8, asr #15 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10a284 <__cxa_atexit@plt+0xfde50> │ │ │ │ + bne 1131dc <__cxa_atexit@plt+0x106da8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #8 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10a298 <__cxa_atexit@plt+0xfde64> │ │ │ │ + bcc 1131f0 <__cxa_atexit@plt+0x106dbc> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #56] @ 10a2ac <__cxa_atexit@plt+0xfde78> │ │ │ │ + ldr r2, [pc, #56] @ 113204 <__cxa_atexit@plt+0x106dd0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r6, {r2, r7} │ │ │ │ sub r7, r3, #2 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #28] @ 10a2a8 <__cxa_atexit@plt+0xfde74> │ │ │ │ + ldr r7, [pc, #28] @ 113200 <__cxa_atexit@plt+0x106dcc> │ │ │ │ add r7, pc, r7 │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r6, #8 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - biceq fp, r8, r8, lsl r1 │ │ │ │ - bicseq pc, sp, ip, lsr #23 │ │ │ │ - @ instruction: 0x01c8b194 │ │ │ │ + biceq r2, r8, r0, lsl #15 │ │ │ │ + bicseq r6, sp, ip, asr #24 │ │ │ │ + strdeq r2, [r8, #124] @ 0x7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 10a308 <__cxa_atexit@plt+0xfded4> │ │ │ │ + bhi 113260 <__cxa_atexit@plt+0x106e2c> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 10a300 <__cxa_atexit@plt+0xfdecc> │ │ │ │ - ldr r3, [pc, #44] @ 10a310 <__cxa_atexit@plt+0xfdedc> │ │ │ │ + beq 113258 <__cxa_atexit@plt+0x106e24> │ │ │ │ + ldr r3, [pc, #44] @ 113268 <__cxa_atexit@plt+0x106e34> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 10a314 <__cxa_atexit@plt+0xfdee0> │ │ │ │ + ldr r2, [pc, #40] @ 11326c <__cxa_atexit@plt+0x106e38> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946c60 <__cxa_atexit@plt+0x193a82c> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq fp, r8, r4, asr r1 │ │ │ │ - bicseq pc, sp, r8, ror sl @ │ │ │ │ - biceq fp, r8, r4, ror r1 │ │ │ │ + strheq r2, [r8, #124] @ 0x7c │ │ │ │ + bicseq r6, sp, r8, lsl fp │ │ │ │ + ldrdeq r2, [r8, #124] @ 0x7c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub sl, r5, #8 │ │ │ │ cmp fp, sl │ │ │ │ - bhi 10a374 <__cxa_atexit@plt+0xfdf40> │ │ │ │ + bhi 1132cc <__cxa_atexit@plt+0x106e98> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 10a36c <__cxa_atexit@plt+0xfdf38> │ │ │ │ - ldr r8, [pc, #48] @ 10a37c <__cxa_atexit@plt+0xfdf48> │ │ │ │ + beq 1132c4 <__cxa_atexit@plt+0x106e90> │ │ │ │ + ldr r8, [pc, #48] @ 1132d4 <__cxa_atexit@plt+0x106ea0> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr r9, [pc, #44] @ 10a380 <__cxa_atexit@plt+0xfdf4c> │ │ │ │ + ldr r9, [pc, #44] @ 1132d8 <__cxa_atexit@plt+0x106ea4> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr r3, [pc, #40] @ 10a384 <__cxa_atexit@plt+0xfdf50> │ │ │ │ + ldr r3, [pc, #40] @ 1132dc <__cxa_atexit@plt+0x106ea8> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ mov r5, sl │ │ │ │ - b 114c94 <__cxa_atexit@plt+0x108860> │ │ │ │ + b 11dbec <__cxa_atexit@plt+0x1117b8> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq fp, r8, r0, lsr #2 │ │ │ │ - biceq fp, r8, ip, lsr #2 │ │ │ │ - bicseq pc, sp, r8, lsl #20 │ │ │ │ + biceq r2, r8, r8, lsl #15 │ │ │ │ + @ instruction: 0x01c82794 │ │ │ │ + bicseq r6, sp, r8, lsr #21 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10a3c8 <__cxa_atexit@plt+0xfdf94> │ │ │ │ - ldr r7, [pc, #48] @ 10a3d8 <__cxa_atexit@plt+0xfdfa4> │ │ │ │ + bhi 113320 <__cxa_atexit@plt+0x106eec> │ │ │ │ + ldr r7, [pc, #48] @ 113330 <__cxa_atexit@plt+0x106efc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10a3bc <__cxa_atexit@plt+0xfdf88> │ │ │ │ + beq 113314 <__cxa_atexit@plt+0x106ee0> │ │ │ │ mov r7, r8 │ │ │ │ - b 10a440 <__cxa_atexit@plt+0xfe00c> │ │ │ │ + b 113398 <__cxa_atexit@plt+0x106f64> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 10a3dc <__cxa_atexit@plt+0xfdfa8> │ │ │ │ + ldr r7, [pc, #12] @ 113334 <__cxa_atexit@plt+0x106f00> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ muleq r0, r4, r0 │ │ │ │ - biceq fp, r8, r8, ror #1 │ │ │ │ + biceq r2, r8, r0, asr r7 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10a420 <__cxa_atexit@plt+0xfdfec> │ │ │ │ - ldr r7, [pc, #48] @ 10a430 <__cxa_atexit@plt+0xfdffc> │ │ │ │ + bhi 113378 <__cxa_atexit@plt+0x106f44> │ │ │ │ + ldr r7, [pc, #48] @ 113388 <__cxa_atexit@plt+0x106f54> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10a414 <__cxa_atexit@plt+0xfdfe0> │ │ │ │ + beq 11336c <__cxa_atexit@plt+0x106f38> │ │ │ │ mov r7, r8 │ │ │ │ - b 10a440 <__cxa_atexit@plt+0xfe00c> │ │ │ │ + b 113398 <__cxa_atexit@plt+0x106f64> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 10a434 <__cxa_atexit@plt+0xfe000> │ │ │ │ + ldr r7, [pc, #12] @ 11338c <__cxa_atexit@plt+0x106f58> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - @ instruction: 0x01c8b090 │ │ │ │ + strdeq r2, [r8, #104] @ 0x68 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 10a4a4 <__cxa_atexit@plt+0xfe070> │ │ │ │ + bne 1133fc <__cxa_atexit@plt+0x106fc8> │ │ │ │ mov r6, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r6, [r6, #6] │ │ │ │ - ldr r2, [pc, #120] @ 10a4dc <__cxa_atexit@plt+0xfe0a8> │ │ │ │ + ldr r2, [pc, #120] @ 113434 <__cxa_atexit@plt+0x107000> │ │ │ │ add r2, pc, r2 │ │ │ │ str r6, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10a4bc <__cxa_atexit@plt+0xfe088> │ │ │ │ + beq 113414 <__cxa_atexit@plt+0x106fe0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10a4cc <__cxa_atexit@plt+0xfe098> │ │ │ │ - ldr r3, [pc, #84] @ 10a4e4 <__cxa_atexit@plt+0xfe0b0> │ │ │ │ + bcc 113424 <__cxa_atexit@plt+0x106ff0> │ │ │ │ + ldr r3, [pc, #84] @ 11343c <__cxa_atexit@plt+0x107008> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r5], #4 │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ - ldr r7, [pc, #52] @ 10a4e0 <__cxa_atexit@plt+0xfe0ac> │ │ │ │ + ldr r7, [pc, #52] @ 113438 <__cxa_atexit@plt+0x107004> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, lsl #1 │ │ │ │ - ldrheq pc, [sp, #140] @ 0x8c @ │ │ │ │ + bicseq r6, sp, ip, asr r9 │ │ │ │ @ instruction: 0xfffffefc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 10a524 <__cxa_atexit@plt+0xfe0f0> │ │ │ │ - ldr r3, [pc, #36] @ 10a530 <__cxa_atexit@plt+0xfe0fc> │ │ │ │ + bcc 11347c <__cxa_atexit@plt+0x107048> │ │ │ │ + ldr r3, [pc, #36] @ 113488 <__cxa_atexit@plt+0x107054> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r2, [r5, #4] │ │ │ │ str r3, [r9, #4]! │ │ │ │ str r2, [r9, #8] │ │ │ │ add r5, r5, #8 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe80 │ │ │ │ - biceq sl, r8, r0, lsl #31 │ │ │ │ + biceq r2, r8, r8, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 10a58c <__cxa_atexit@plt+0xfe158> │ │ │ │ + bhi 1134e4 <__cxa_atexit@plt+0x1070b0> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 10a584 <__cxa_atexit@plt+0xfe150> │ │ │ │ - ldr r3, [pc, #44] @ 10a594 <__cxa_atexit@plt+0xfe160> │ │ │ │ + beq 1134dc <__cxa_atexit@plt+0x1070a8> │ │ │ │ + ldr r3, [pc, #44] @ 1134ec <__cxa_atexit@plt+0x1070b8> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 10a598 <__cxa_atexit@plt+0xfe164> │ │ │ │ + ldr r2, [pc, #40] @ 1134f0 <__cxa_atexit@plt+0x1070bc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r8, ip, ror #22 │ │ │ │ - ldrsheq pc, [sp, #116] @ 0x74 @ │ │ │ │ - biceq sl, r8, r8, lsr pc │ │ │ │ + ldrdeq r2, [r8, #20] │ │ │ │ + @ instruction: 0x01dd6894 │ │ │ │ + biceq r2, r8, r0, lsr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 10a5f4 <__cxa_atexit@plt+0xfe1c0> │ │ │ │ + bhi 11354c <__cxa_atexit@plt+0x107118> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 10a5ec <__cxa_atexit@plt+0xfe1b8> │ │ │ │ - ldr r3, [pc, #44] @ 10a5fc <__cxa_atexit@plt+0xfe1c8> │ │ │ │ + beq 113544 <__cxa_atexit@plt+0x107110> │ │ │ │ + ldr r3, [pc, #44] @ 113554 <__cxa_atexit@plt+0x107120> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 10a600 <__cxa_atexit@plt+0xfe1cc> │ │ │ │ + ldr r2, [pc, #40] @ 113558 <__cxa_atexit@plt+0x107124> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r8, r4, asr #22 │ │ │ │ - bicseq pc, sp, ip, lsl #15 │ │ │ │ - biceq sl, r8, ip, lsl #30 │ │ │ │ + biceq r2, r8, ip, lsr #3 │ │ │ │ + bicseq r6, sp, ip, lsr #16 │ │ │ │ + biceq r2, r8, r4, ror r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10a660 <__cxa_atexit@plt+0xfe22c> │ │ │ │ - ldr r2, [pc, #88] @ 10a67c <__cxa_atexit@plt+0xfe248> │ │ │ │ + bhi 1135b8 <__cxa_atexit@plt+0x107184> │ │ │ │ + ldr r2, [pc, #88] @ 1135d4 <__cxa_atexit@plt+0x1071a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10a668 <__cxa_atexit@plt+0xfe234> │ │ │ │ - ldr r7, [pc, #64] @ 10a680 <__cxa_atexit@plt+0xfe24c> │ │ │ │ + bhi 1135c0 <__cxa_atexit@plt+0x10718c> │ │ │ │ + ldr r7, [pc, #64] @ 1135d8 <__cxa_atexit@plt+0x1071a4> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10a654 <__cxa_atexit@plt+0xfe220> │ │ │ │ + beq 1135ac <__cxa_atexit@plt+0x107178> │ │ │ │ mov r7, r8 │ │ │ │ - b 10aabc <__cxa_atexit@plt+0xfe688> │ │ │ │ + b 113a14 <__cxa_atexit@plt+0x1075e0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 10a684 <__cxa_atexit@plt+0xfe250> │ │ │ │ + ldr r7, [pc, #20] @ 1135dc <__cxa_atexit@plt+0x1071a8> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq pc, sp, r0, asr r7 @ │ │ │ │ + ldrsheq r6, [sp, #112] @ 0x70 │ │ │ │ andeq r0, r0, r8, ror r4 │ │ │ │ - biceq sl, r8, r8, lsr #29 │ │ │ │ - biceq sl, r8, r8, ror lr │ │ │ │ + biceq r2, r8, r0, lsl r5 │ │ │ │ + biceq r2, r8, r0, ror #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10a6d0 <__cxa_atexit@plt+0xfe29c> │ │ │ │ + bhi 113628 <__cxa_atexit@plt+0x1071f4> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #56] @ 10a6e8 <__cxa_atexit@plt+0xfe2b4> │ │ │ │ + ldr r1, [pc, #56] @ 113640 <__cxa_atexit@plt+0x10720c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10a6d8 <__cxa_atexit@plt+0xfe2a4> │ │ │ │ + bhi 113630 <__cxa_atexit@plt+0x1071fc> │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 10a7e8 <__cxa_atexit@plt+0xfe3b4> │ │ │ │ + b 113740 <__cxa_atexit@plt+0x10730c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq pc, sp, r4, asr #13 │ │ │ │ - biceq sl, r8, r8, lsl #28 │ │ │ │ + bicseq r6, sp, r4, ror #14 │ │ │ │ + biceq r2, r8, r0, ror r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10a720 <__cxa_atexit@plt+0xfe2ec> │ │ │ │ + bhi 113678 <__cxa_atexit@plt+0x107244> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 10a728 <__cxa_atexit@plt+0xfe2f4> │ │ │ │ + ldr r2, [pc, #24] @ 113680 <__cxa_atexit@plt+0x10724c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b d30a8 <__cxa_atexit@plt+0xc6c74> │ │ │ │ + b dc000 <__cxa_atexit@plt+0xcfbcc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq pc, sp, r4, ror #12 │ │ │ │ - ldrdeq sl, [r8, #212] @ 0xd4 │ │ │ │ + bicseq r6, sp, r4, lsl #14 │ │ │ │ + biceq r2, r8, ip, lsr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10a78c <__cxa_atexit@plt+0xfe358> │ │ │ │ + bhi 1136e4 <__cxa_atexit@plt+0x1072b0> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10a798 <__cxa_atexit@plt+0xfe364> │ │ │ │ - ldr r2, [pc, #72] @ 10a7a8 <__cxa_atexit@plt+0xfe374> │ │ │ │ + bcc 1136f0 <__cxa_atexit@plt+0x1072bc> │ │ │ │ + ldr r2, [pc, #72] @ 113700 <__cxa_atexit@plt+0x1072cc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 10a7ac <__cxa_atexit@plt+0xfe378> │ │ │ │ + ldr r1, [pc, #68] @ 113704 <__cxa_atexit@plt+0x1072d0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ - ldr r5, [pc, #48] @ 10a7b0 <__cxa_atexit@plt+0xfe37c> │ │ │ │ + ldr r5, [pc, #48] @ 113708 <__cxa_atexit@plt+0x1072d4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - bicseq pc, sp, ip, lsl #12 │ │ │ │ - bicseq pc, sp, r8, lsl r9 @ │ │ │ │ - biceq sl, r8, r8, asr #26 │ │ │ │ + bicseq r6, sp, ip, lsr #13 │ │ │ │ + ldrsheq r6, [sp, #144] @ 0x90 │ │ │ │ + strheq r2, [r8, #48] @ 0x30 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10a7e0 <__cxa_atexit@plt+0xfe3ac> │ │ │ │ + bhi 113738 <__cxa_atexit@plt+0x107304> │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 10a7e8 <__cxa_atexit@plt+0xfe3b4> │ │ │ │ + b 113740 <__cxa_atexit@plt+0x10730c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov fp, r7 │ │ │ │ mov r3, r5 │ │ │ │ ldr r5, [r5] │ │ │ │ ldr r7, [r3, #4] │ │ │ │ ldr r5, [r5, #3] │ │ │ │ - ldr r2, [pc, #108] @ 10a870 <__cxa_atexit@plt+0xfe43c> │ │ │ │ + ldr r2, [pc, #108] @ 1137c8 <__cxa_atexit@plt+0x107394> │ │ │ │ add r2, pc, r2 │ │ │ │ str r5, [r3, #4] │ │ │ │ mov r5, r3 │ │ │ │ str r2, [r5, #-4]! │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10a848 <__cxa_atexit@plt+0xfe414> │ │ │ │ + beq 1137a0 <__cxa_atexit@plt+0x10736c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10a850 <__cxa_atexit@plt+0xfe41c> │ │ │ │ - ldr r1, [pc, #76] @ 10a874 <__cxa_atexit@plt+0xfe440> │ │ │ │ + bne 1137a8 <__cxa_atexit@plt+0x107374> │ │ │ │ + ldr r1, [pc, #76] @ 1137cc <__cxa_atexit@plt+0x107398> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ str r1, [r3, #-4] │ │ │ │ str r7, [r3, #4] │ │ │ │ tst r2, #3 │ │ │ │ - beq 10a864 <__cxa_atexit@plt+0xfe430> │ │ │ │ + beq 1137bc <__cxa_atexit@plt+0x107388> │ │ │ │ mov r7, r2 │ │ │ │ - b 10a8e4 <__cxa_atexit@plt+0xfe4b0> │ │ │ │ + b 11383c <__cxa_atexit@plt+0x107408> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r3, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r3, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, ror r0 │ │ │ │ strheq r0, [r0], -r8 │ │ │ │ - biceq sl, r8, r8, lsl #25 │ │ │ │ + strdeq r2, [r8, #32] │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10a8b8 <__cxa_atexit@plt+0xfe484> │ │ │ │ - ldr r3, [pc, #60] @ 10a8d4 <__cxa_atexit@plt+0xfe4a0> │ │ │ │ + bne 113810 <__cxa_atexit@plt+0x1073dc> │ │ │ │ + ldr r3, [pc, #60] @ 11382c <__cxa_atexit@plt+0x1073f8> │ │ │ │ add r3, pc, r3 │ │ │ │ mov r2, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r2, [r2, #6] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10a8cc <__cxa_atexit@plt+0xfe498> │ │ │ │ - b 10a8e4 <__cxa_atexit@plt+0xfe4b0> │ │ │ │ + beq 113824 <__cxa_atexit@plt+0x1073f0> │ │ │ │ + b 11383c <__cxa_atexit@plt+0x107408> │ │ │ │ ldr r7, [r5, #8] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - biceq sl, r8, r8, lsr #24 │ │ │ │ + @ instruction: 0x01c82290 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - beq 10a91c <__cxa_atexit@plt+0xfe4e8> │ │ │ │ + beq 113874 <__cxa_atexit@plt+0x107440> │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r1, [pc, #164] @ 10a9a4 <__cxa_atexit@plt+0xfe570> │ │ │ │ + ldr r1, [pc, #164] @ 1138fc <__cxa_atexit@plt+0x1074c8> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 10a928 <__cxa_atexit@plt+0xfe4f4> │ │ │ │ + beq 113880 <__cxa_atexit@plt+0x10744c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10a934 <__cxa_atexit@plt+0xfe500> │ │ │ │ + bne 11388c <__cxa_atexit@plt+0x107458> │ │ │ │ add r5, r5, #4 │ │ │ │ mov r7, fp │ │ │ │ - b 10a7e8 <__cxa_atexit@plt+0xfe3b4> │ │ │ │ + b 113740 <__cxa_atexit@plt+0x10730c> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10a990 <__cxa_atexit@plt+0xfe55c> │ │ │ │ - ldr r8, [pc, #92] @ 10a9a8 <__cxa_atexit@plt+0xfe574> │ │ │ │ + bcc 1138e8 <__cxa_atexit@plt+0x1074b4> │ │ │ │ + ldr r8, [pc, #92] @ 113900 <__cxa_atexit@plt+0x1074cc> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #88] @ 10a9ac <__cxa_atexit@plt+0xfe578> │ │ │ │ + ldr lr, [pc, #88] @ 113904 <__cxa_atexit@plt+0x1074d0> │ │ │ │ add lr, pc, lr │ │ │ │ ldm r5, {r1, r2, r7} │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r8, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ - ldr r2, [pc, #64] @ 10a9b0 <__cxa_atexit@plt+0xfe57c> │ │ │ │ + ldr r2, [pc, #64] @ 113908 <__cxa_atexit@plt+0x1074d4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ mov r7, r6 │ │ │ │ str lr, [r7, #16]! │ │ │ │ add lr, r6, #24 │ │ │ │ stm lr, {r1, r2, r7} │ │ │ │ str r6, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #6 │ │ │ │ @@ -260444,35 +269618,35 @@ │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffd44 │ │ │ │ @ instruction: 0xfffffde0 │ │ │ │ - bicseq pc, sp, ip, lsr #8 │ │ │ │ - biceq sl, r8, ip, asr #22 │ │ │ │ + bicseq r6, sp, ip, asr #9 │ │ │ │ + strheq r2, [r8, #20] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10a9d8 <__cxa_atexit@plt+0xfe5a4> │ │ │ │ + bne 113930 <__cxa_atexit@plt+0x1074fc> │ │ │ │ add r5, r5, #8 │ │ │ │ mov r7, fp │ │ │ │ - b 10a7e8 <__cxa_atexit@plt+0xfe3b4> │ │ │ │ + b 113740 <__cxa_atexit@plt+0x10730c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10aa38 <__cxa_atexit@plt+0xfe604> │ │ │ │ - ldr r7, [pc, #88] @ 10aa48 <__cxa_atexit@plt+0xfe614> │ │ │ │ + bcc 113990 <__cxa_atexit@plt+0x10755c> │ │ │ │ + ldr r7, [pc, #88] @ 1139a0 <__cxa_atexit@plt+0x10756c> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #84] @ 10aa4c <__cxa_atexit@plt+0xfe618> │ │ │ │ + ldr lr, [pc, #84] @ 1139a4 <__cxa_atexit@plt+0x107570> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #16]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r8, [pc, #72] @ 10aa50 <__cxa_atexit@plt+0xfe61c> │ │ │ │ + ldr r8, [pc, #72] @ 1139a8 <__cxa_atexit@plt+0x107574> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ ldmdb r5, {r1, r2, r7} │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r1, [r6, #24] │ │ │ │ @@ -260484,78 +269658,78 @@ │ │ │ │ bx ip │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffca0 │ │ │ │ @ instruction: 0xfffffd3c │ │ │ │ - @ instruction: 0x01ddf394 │ │ │ │ - biceq sl, r8, r8, lsr #21 │ │ │ │ + bicseq r6, sp, r4, lsr r4 │ │ │ │ + biceq r2, r8, r0, lsl r1 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr │ │ │ │ sub r7, r5, #8 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10aa98 <__cxa_atexit@plt+0xfe664> │ │ │ │ - ldr r7, [pc, #48] @ 10aaa8 <__cxa_atexit@plt+0xfe674> │ │ │ │ + bhi 1139f0 <__cxa_atexit@plt+0x1075bc> │ │ │ │ + ldr r7, [pc, #48] @ 113a00 <__cxa_atexit@plt+0x1075cc> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-4]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10aa8c <__cxa_atexit@plt+0xfe658> │ │ │ │ + beq 1139e4 <__cxa_atexit@plt+0x1075b0> │ │ │ │ mov r7, r8 │ │ │ │ - b 10aabc <__cxa_atexit@plt+0xfe688> │ │ │ │ + b 113a14 <__cxa_atexit@plt+0x1075e0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #12] @ 10aaac <__cxa_atexit@plt+0xfe678> │ │ │ │ + ldr r7, [pc, #12] @ 113a04 <__cxa_atexit@plt+0x1075d0> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - biceq sl, r8, r8, ror sl │ │ │ │ - biceq sl, r8, r0, ror #20 │ │ │ │ + biceq r2, r8, r0, ror #1 │ │ │ │ + biceq r2, r8, r8, asr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10ab4c <__cxa_atexit@plt+0xfe718> │ │ │ │ + bne 113aa4 <__cxa_atexit@plt+0x107670> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r1, [pc, #180] @ 10ab90 <__cxa_atexit@plt+0xfe75c> │ │ │ │ + ldr r1, [pc, #180] @ 113ae8 <__cxa_atexit@plt+0x1076b4> │ │ │ │ add r1, pc, r1 │ │ │ │ str r3, [r5] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10ab60 <__cxa_atexit@plt+0xfe72c> │ │ │ │ + beq 113ab8 <__cxa_atexit@plt+0x107684> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #20 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10ab6c <__cxa_atexit@plt+0xfe738> │ │ │ │ - ldr r1, [pc, #140] @ 10ab94 <__cxa_atexit@plt+0xfe760> │ │ │ │ + bcc 113ac4 <__cxa_atexit@plt+0x107690> │ │ │ │ + ldr r1, [pc, #140] @ 113aec <__cxa_atexit@plt+0x1076b8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #136] @ 10ab98 <__cxa_atexit@plt+0xfe764> │ │ │ │ + ldr lr, [pc, #136] @ 113af0 <__cxa_atexit@plt+0x1076bc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ mov r0, r5 │ │ │ │ ldr r7, [r0], #-12 │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ sub r7, r3, #3 │ │ │ │ cmp fp, r0 │ │ │ │ - bhi 10ab80 <__cxa_atexit@plt+0xfe74c> │ │ │ │ + bhi 113ad8 <__cxa_atexit@plt+0x1076a4> │ │ │ │ stmda r5, {r7, r8} │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 10a7e8 <__cxa_atexit@plt+0xfe3b4> │ │ │ │ - ldr r7, [pc, #72] @ 10ab9c <__cxa_atexit@plt+0xfe768> │ │ │ │ + b 113740 <__cxa_atexit@plt+0x10730c> │ │ │ │ + ldr r7, [pc, #72] @ 113af4 <__cxa_atexit@plt+0x1076c0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ @@ -260567,145 +269741,145 @@ │ │ │ │ add r5, r5, #4 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ @ instruction: 0xfffffb04 │ │ │ │ @ instruction: 0xfffffcb0 │ │ │ │ - bicseq pc, sp, r4, lsl r2 @ │ │ │ │ - biceq sl, r8, r0, ror r9 │ │ │ │ + ldrheq r6, [sp, #36] @ 0x24 │ │ │ │ + ldrdeq r1, [r8, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10ac04 <__cxa_atexit@plt+0xfe7d0> │ │ │ │ - ldr r2, [pc, #84] @ 10ac1c <__cxa_atexit@plt+0xfe7e8> │ │ │ │ + bcc 113b5c <__cxa_atexit@plt+0x107728> │ │ │ │ + ldr r2, [pc, #84] @ 113b74 <__cxa_atexit@plt+0x107740> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #80] @ 10ac20 <__cxa_atexit@plt+0xfe7ec> │ │ │ │ + ldr r1, [pc, #80] @ 113b78 <__cxa_atexit@plt+0x107744> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r3, [r3, #16] │ │ │ │ sub r7, r6, #3 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10ac10 <__cxa_atexit@plt+0xfe7dc> │ │ │ │ + bhi 113b68 <__cxa_atexit@plt+0x107734> │ │ │ │ stm r5, {r7, r8} │ │ │ │ mov r7, fp │ │ │ │ - b 10a7e8 <__cxa_atexit@plt+0xfe3b4> │ │ │ │ + b 113740 <__cxa_atexit@plt+0x10730c> │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffa44 │ │ │ │ @ instruction: 0xfffffbf0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10ac60 <__cxa_atexit@plt+0xfe82c> │ │ │ │ - ldr r2, [pc, #60] @ 10ac7c <__cxa_atexit@plt+0xfe848> │ │ │ │ + bhi 113bb8 <__cxa_atexit@plt+0x107784> │ │ │ │ + ldr r2, [pc, #60] @ 113bd4 <__cxa_atexit@plt+0x1077a0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10ac68 <__cxa_atexit@plt+0xfe834> │ │ │ │ + bhi 113bc0 <__cxa_atexit@plt+0x10778c> │ │ │ │ str r8, [r5, #-12]! │ │ │ │ mov r7, fp │ │ │ │ - b 10acbc <__cxa_atexit@plt+0xfe888> │ │ │ │ + b 113c14 <__cxa_atexit@plt+0x1077e0> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10ac80 <__cxa_atexit@plt+0xfe84c> │ │ │ │ + ldr r7, [pc, #16] @ 113bd8 <__cxa_atexit@plt+0x1077a4> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq pc, sp, r4, lsr r1 @ │ │ │ │ - strheq sl, [r8, #128] @ 0x80 │ │ │ │ + ldrsbeq r6, [sp, #20] │ │ │ │ + biceq r1, r8, r8, lsl pc │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr │ │ │ │ sub r7, r5, #12 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10aca8 <__cxa_atexit@plt+0xfe874> │ │ │ │ + bhi 113c00 <__cxa_atexit@plt+0x1077cc> │ │ │ │ str r8, [r5, #-4]! │ │ │ │ mov r7, fp │ │ │ │ - b 10acbc <__cxa_atexit@plt+0xfe888> │ │ │ │ - ldr r7, [pc, #8] @ 10acb8 <__cxa_atexit@plt+0xfe884> │ │ │ │ + b 113c14 <__cxa_atexit@plt+0x1077e0> │ │ │ │ + ldr r7, [pc, #8] @ 113c10 <__cxa_atexit@plt+0x1077dc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq sl, r8, r0, ror r8 │ │ │ │ + ldrdeq r1, [r8, #232] @ 0xe8 │ │ │ │ mov fp, r7 │ │ │ │ - ldr r2, [pc, #276] @ 10addc <__cxa_atexit@plt+0xfe9a8> │ │ │ │ + ldr r2, [pc, #276] @ 113d34 <__cxa_atexit@plt+0x107900> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #272] @ 10ade0 <__cxa_atexit@plt+0xfe9ac> │ │ │ │ + ldr r1, [pc, #272] @ 113d38 <__cxa_atexit@plt+0x107904> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r8, [pc, #268] @ 10ade4 <__cxa_atexit@plt+0xfe9b0> │ │ │ │ + ldr r8, [pc, #268] @ 113d3c <__cxa_atexit@plt+0x107908> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #264] @ 10ade8 <__cxa_atexit@plt+0xfe9b4> │ │ │ │ + ldr lr, [pc, #264] @ 113d40 <__cxa_atexit@plt+0x10790c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r5] │ │ │ │ str r2, [r5] │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 10ad9c <__cxa_atexit@plt+0xfe968> │ │ │ │ + beq 113cf4 <__cxa_atexit@plt+0x1078c0> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10ada4 <__cxa_atexit@plt+0xfe970> │ │ │ │ + bne 113cfc <__cxa_atexit@plt+0x1078c8> │ │ │ │ ldr r3, [r7, #2] │ │ │ │ ldr r0, [r7, #6] │ │ │ │ str r0, [r5] │ │ │ │ mov r7, r5 │ │ │ │ str r1, [r7, #-4]! │ │ │ │ tst r3, #3 │ │ │ │ - beq 10adb8 <__cxa_atexit@plt+0xfe984> │ │ │ │ + beq 113d10 <__cxa_atexit@plt+0x1078dc> │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r0, [r3, #7] │ │ │ │ mov r3, r5 │ │ │ │ str r8, [r3, #-8]! │ │ │ │ str r0, [r3, #4] │ │ │ │ tst r7, #3 │ │ │ │ ldrne r7, [r7, #11] │ │ │ │ strne lr, [r3] │ │ │ │ andsne r0, r7, #3 │ │ │ │ - beq 10ad90 <__cxa_atexit@plt+0xfe95c> │ │ │ │ + beq 113ce8 <__cxa_atexit@plt+0x1078b4> │ │ │ │ cmp r0, #2 │ │ │ │ - bne 10ace0 <__cxa_atexit@plt+0xfe8ac> │ │ │ │ + bne 113c38 <__cxa_atexit@plt+0x107804> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 10adc8 <__cxa_atexit@plt+0xfe994> │ │ │ │ + bcc 113d20 <__cxa_atexit@plt+0x1078ec> │ │ │ │ ldr r7, [r5] │ │ │ │ - ldr r3, [pc, #144] @ 10adf0 <__cxa_atexit@plt+0xfe9bc> │ │ │ │ + ldr r3, [pc, #144] @ 113d48 <__cxa_atexit@plt+0x107914> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ str r3, [r6, #4]! │ │ │ │ - ldr r3, [pc, #132] @ 10adf4 <__cxa_atexit@plt+0xfe9c0> │ │ │ │ + ldr r3, [pc, #132] @ 113d4c <__cxa_atexit@plt+0x107918> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ str r7, [r6, #8] │ │ │ │ str r3, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #64] @ 10adec <__cxa_atexit@plt+0xfe9b8> │ │ │ │ + ldr r7, [pc, #64] @ 113d44 <__cxa_atexit@plt+0x107910> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ @@ -260715,72 +269889,72 @@ │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ andeq r0, r0, ip, lsl #3 │ │ │ │ andeq r0, r0, r4, ror #4 │ │ │ │ andeq r0, r0, r4, lsl #6 │ │ │ │ - ldrheq lr, [sp, #252] @ 0xfc │ │ │ │ + bicseq r6, sp, ip, asr r0 │ │ │ │ @ instruction: 0xfffffec8 │ │ │ │ - bicseq pc, sp, ip, lsr #32 │ │ │ │ + bicseq r6, sp, ip, asr #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10ae34 <__cxa_atexit@plt+0xfea00> │ │ │ │ + bne 113d8c <__cxa_atexit@plt+0x107958> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #48] @ 10ae50 <__cxa_atexit@plt+0xfea1c> │ │ │ │ + ldr r2, [pc, #48] @ 113da8 <__cxa_atexit@plt+0x107974> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10ae48 <__cxa_atexit@plt+0xfea14> │ │ │ │ - b 10ae60 <__cxa_atexit@plt+0xfea2c> │ │ │ │ - ldr r7, [pc, #24] @ 10ae54 <__cxa_atexit@plt+0xfea20> │ │ │ │ + beq 113da0 <__cxa_atexit@plt+0x10796c> │ │ │ │ + b 113db8 <__cxa_atexit@plt+0x107984> │ │ │ │ + ldr r7, [pc, #24] @ 113dac <__cxa_atexit@plt+0x107978> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - bicseq lr, sp, ip, lsr #30 │ │ │ │ + bicseq r5, sp, ip, asr #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ - ldr r2, [pc, #180] @ 10af28 <__cxa_atexit@plt+0xfeaf4> │ │ │ │ + ldr r2, [pc, #180] @ 113e80 <__cxa_atexit@plt+0x107a4c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r3, [r5] │ │ │ │ mov r3, r5 │ │ │ │ str r2, [r3, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - ldrne r2, [pc, #160] @ 10af2c <__cxa_atexit@plt+0xfeaf8> │ │ │ │ + ldrne r2, [pc, #160] @ 113e84 <__cxa_atexit@plt+0x107a50> │ │ │ │ addne r2, pc, r2 │ │ │ │ ldrne r7, [r7, #11] │ │ │ │ strne r2, [r3] │ │ │ │ andsne r0, r7, #3 │ │ │ │ - bne 10aea8 <__cxa_atexit@plt+0xfea74> │ │ │ │ + bne 113e00 <__cxa_atexit@plt+0x1079cc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ mov r2, r5 │ │ │ │ ldr r1, [r2, #4]! │ │ │ │ cmp r0, #2 │ │ │ │ - bne 10af08 <__cxa_atexit@plt+0xfead4> │ │ │ │ + bne 113e60 <__cxa_atexit@plt+0x107a2c> │ │ │ │ ldr r0, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r0, r2 │ │ │ │ - bcc 10af14 <__cxa_atexit@plt+0xfeae0> │ │ │ │ - ldr r7, [pc, #96] @ 10af30 <__cxa_atexit@plt+0xfeafc> │ │ │ │ + bcc 113e6c <__cxa_atexit@plt+0x107a38> │ │ │ │ + ldr r7, [pc, #96] @ 113e88 <__cxa_atexit@plt+0x107a54> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #92] @ 10af34 <__cxa_atexit@plt+0xfeb00> │ │ │ │ + ldr lr, [pc, #92] @ 113e8c <__cxa_atexit@plt+0x107a58> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r3, #8]! │ │ │ │ ldr r5, [r5] │ │ │ │ str r7, [r6, #4]! │ │ │ │ str r1, [r6, #8] │ │ │ │ str lr, [r6, #12] │ │ │ │ @@ -260788,257 +269962,257 @@ │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ bx r0 │ │ │ │ mov r5, r2 │ │ │ │ mov r7, fp │ │ │ │ - b 10acbc <__cxa_atexit@plt+0xfe888> │ │ │ │ + b 113c14 <__cxa_atexit@plt+0x1077e0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ andeq r0, r0, r8, asr r1 │ │ │ │ @ instruction: 0xfffffd58 │ │ │ │ - bicseq lr, sp, r4, asr #29 │ │ │ │ + bicseq r5, sp, r4, ror #30 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #140] @ 10afd4 <__cxa_atexit@plt+0xfeba0> │ │ │ │ + ldr r3, [pc, #140] @ 113f2c <__cxa_atexit@plt+0x107af8> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #11] │ │ │ │ str r3, [r5] │ │ │ │ ands r1, r7, #3 │ │ │ │ - beq 10afb0 <__cxa_atexit@plt+0xfeb7c> │ │ │ │ + beq 113f08 <__cxa_atexit@plt+0x107ad4> │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #8]! │ │ │ │ cmp r1, #2 │ │ │ │ - bne 10afb8 <__cxa_atexit@plt+0xfeb84> │ │ │ │ + bne 113f10 <__cxa_atexit@plt+0x107adc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10afc4 <__cxa_atexit@plt+0xfeb90> │ │ │ │ - ldr r7, [pc, #88] @ 10afd8 <__cxa_atexit@plt+0xfeba4> │ │ │ │ + bcc 113f1c <__cxa_atexit@plt+0x107ae8> │ │ │ │ + ldr r7, [pc, #88] @ 113f30 <__cxa_atexit@plt+0x107afc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #76] @ 10afdc <__cxa_atexit@plt+0xfeba8> │ │ │ │ + ldr r7, [pc, #76] @ 113f34 <__cxa_atexit@plt+0x107b00> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 10acbc <__cxa_atexit@plt+0xfe888> │ │ │ │ + b 113c14 <__cxa_atexit@plt+0x1077e0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xfffffca8 │ │ │ │ - bicseq lr, sp, ip, lsl #28 │ │ │ │ + bicseq r5, sp, ip, lsr #29 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r3, #8]! │ │ │ │ and r1, r7, #3 │ │ │ │ cmp r1, #2 │ │ │ │ - bne 10b044 <__cxa_atexit@plt+0xfec10> │ │ │ │ + bne 113f9c <__cxa_atexit@plt+0x107b68> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #24 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10b050 <__cxa_atexit@plt+0xfec1c> │ │ │ │ - ldr r7, [pc, #76] @ 10b060 <__cxa_atexit@plt+0xfec2c> │ │ │ │ + bcc 113fa8 <__cxa_atexit@plt+0x107b74> │ │ │ │ + ldr r7, [pc, #76] @ 113fb8 <__cxa_atexit@plt+0x107b84> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ str r7, [r6, #4]! │ │ │ │ - ldr r7, [pc, #64] @ 10b064 <__cxa_atexit@plt+0xfec30> │ │ │ │ + ldr r7, [pc, #64] @ 113fbc <__cxa_atexit@plt+0x107b88> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ str r2, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r1, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx r0 │ │ │ │ mov r5, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 10acbc <__cxa_atexit@plt+0xfe888> │ │ │ │ + b 113c14 <__cxa_atexit@plt+0x1077e0> │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc14 │ │ │ │ - bicseq lr, sp, r8, ror sp │ │ │ │ - strheq sl, [r8, #68] @ 0x44 │ │ │ │ + bicseq r5, sp, r8, lsl lr │ │ │ │ + biceq r1, r8, ip, lsl fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r5, lsl r0 │ │ │ │ sub r9, r5, #8 │ │ │ │ cmp fp, r9 │ │ │ │ - bhi 10b0c0 <__cxa_atexit@plt+0xfec8c> │ │ │ │ + bhi 114018 <__cxa_atexit@plt+0x107be4> │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r7 │ │ │ │ bl 1bea504 <__cxa_atexit@plt+0x1bde0d0> │ │ │ │ cmp r0, #0 │ │ │ │ - beq 10b0b8 <__cxa_atexit@plt+0xfec84> │ │ │ │ - ldr r3, [pc, #44] @ 10b0c8 <__cxa_atexit@plt+0xfec94> │ │ │ │ + beq 114010 <__cxa_atexit@plt+0x107bdc> │ │ │ │ + ldr r3, [pc, #44] @ 114020 <__cxa_atexit@plt+0x107bec> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #40] @ 10b0cc <__cxa_atexit@plt+0xfec98> │ │ │ │ + ldr r2, [pc, #40] @ 114024 <__cxa_atexit@plt+0x107bf0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r0, [r5, #-4] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r5, r9 │ │ │ │ b 1946dac <__cxa_atexit@plt+0x193a978> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - biceq r9, r8, r0, ror #24 │ │ │ │ - bicseq lr, sp, r0, asr #25 │ │ │ │ - biceq r9, r8, ip, asr #27 │ │ │ │ + biceq r1, r8, r8, asr #5 │ │ │ │ + bicseq r5, sp, r0, ror #26 │ │ │ │ + biceq r1, r8, r4, lsr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10b134 <__cxa_atexit@plt+0xfed00> │ │ │ │ - ldr r2, [pc, #76] @ 10b140 <__cxa_atexit@plt+0xfed0c> │ │ │ │ + bhi 11408c <__cxa_atexit@plt+0x107c58> │ │ │ │ + ldr r2, [pc, #76] @ 114098 <__cxa_atexit@plt+0x107c64> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r1, [pc, #68] @ 10b144 <__cxa_atexit@plt+0xfed10> │ │ │ │ + ldr r1, [pc, #68] @ 11409c <__cxa_atexit@plt+0x107c68> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r3, #-8] │ │ │ │ str r2, [r3, #-12] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10b12c <__cxa_atexit@plt+0xfecf8> │ │ │ │ - ldr r3, [pc, #44] @ 10b148 <__cxa_atexit@plt+0xfed14> │ │ │ │ + beq 114084 <__cxa_atexit@plt+0x107c50> │ │ │ │ + ldr r3, [pc, #44] @ 1140a0 <__cxa_atexit@plt+0x107c6c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - bicseq lr, sp, r4, ror ip │ │ │ │ + bicseq r5, sp, r4, lsl sp │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - biceq r9, r8, r0, asr sp │ │ │ │ + strheq r1, [r8, #56] @ 0x38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 10b170 <__cxa_atexit@plt+0xfed3c> │ │ │ │ + ldr r3, [pc, #16] @ 1140c8 <__cxa_atexit@plt+0x107c94> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r9, r8, r8, lsr #26 │ │ │ │ + @ instruction: 0x01c81390 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #32] @ 10b1a8 <__cxa_atexit@plt+0xfed74> │ │ │ │ + ldr r2, [pc, #32] @ 114100 <__cxa_atexit@plt+0x107ccc> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r3, [pc, #28] @ 10b1ac <__cxa_atexit@plt+0xfed78> │ │ │ │ + ldr r3, [pc, #28] @ 114104 <__cxa_atexit@plt+0x107cd0> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #1 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ cmp r7, #1 │ │ │ │ addgt r3, r2, #2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - biceq r9, r8, ip, lsl sp │ │ │ │ - bicseq lr, sp, r8, lsr #26 │ │ │ │ + biceq r1, r8, r4, lsl #7 │ │ │ │ + bicseq r5, sp, r8, asr #27 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10b220 <__cxa_atexit@plt+0xfedec> │ │ │ │ - ldr lr, [pc, #92] @ 10b22c <__cxa_atexit@plt+0xfedf8> │ │ │ │ + bhi 114178 <__cxa_atexit@plt+0x107d44> │ │ │ │ + ldr lr, [pc, #92] @ 114184 <__cxa_atexit@plt+0x107d50> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #80] @ 10b230 <__cxa_atexit@plt+0xfedfc> │ │ │ │ + ldr r1, [pc, #80] @ 114188 <__cxa_atexit@plt+0x107d54> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 10b200 <__cxa_atexit@plt+0xfedcc> │ │ │ │ + beq 114158 <__cxa_atexit@plt+0x107d24> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10b20c <__cxa_atexit@plt+0xfedd8> │ │ │ │ + bne 114164 <__cxa_atexit@plt+0x107d30> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - @ instruction: 0x01ddeb94 │ │ │ │ + bicseq r5, sp, r4, lsr ip │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10b250 <__cxa_atexit@plt+0xfee1c> │ │ │ │ + bne 1141a8 <__cxa_atexit@plt+0x107d74> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10b2cc <__cxa_atexit@plt+0xfee98> │ │ │ │ - ldr lr, [pc, #84] @ 10b2d4 <__cxa_atexit@plt+0xfeea0> │ │ │ │ + bhi 114224 <__cxa_atexit@plt+0x107df0> │ │ │ │ + ldr lr, [pc, #84] @ 11422c <__cxa_atexit@plt+0x107df8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #72] @ 10b2d8 <__cxa_atexit@plt+0xfeea4> │ │ │ │ + ldr r1, [pc, #72] @ 114230 <__cxa_atexit@plt+0x107dfc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 10b2bc <__cxa_atexit@plt+0xfee88> │ │ │ │ + beq 114214 <__cxa_atexit@plt+0x107de0> │ │ │ │ cmp r7, #2 │ │ │ │ ldrne r7, [r5, #-12] │ │ │ │ ldreq r7, [r3, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - bicseq lr, sp, r4, ror #21 │ │ │ │ + bicseq r5, sp, r4, lsl #23 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #4 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ addeq r3, r7, #2 │ │ │ │ ldr r7, [r3] │ │ │ │ @@ -261046,70 +270220,70 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10b374 <__cxa_atexit@plt+0xfef40> │ │ │ │ - ldr r2, [pc, #88] @ 10b37c <__cxa_atexit@plt+0xfef48> │ │ │ │ + bhi 1142cc <__cxa_atexit@plt+0x107e98> │ │ │ │ + ldr r2, [pc, #88] @ 1142d4 <__cxa_atexit@plt+0x107ea0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10b358 <__cxa_atexit@plt+0xfef24> │ │ │ │ + beq 1142b0 <__cxa_atexit@plt+0x107e7c> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10b364 <__cxa_atexit@plt+0xfef30> │ │ │ │ - ldr r7, [pc, #52] @ 10b380 <__cxa_atexit@plt+0xfef4c> │ │ │ │ + bne 1142bc <__cxa_atexit@plt+0x107e88> │ │ │ │ + ldr r7, [pc, #52] @ 1142d8 <__cxa_atexit@plt+0x107ea4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - bicseq lr, sp, ip, lsl sl │ │ │ │ + ldrheq r5, [sp, #172] @ 0xac │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10b3ac <__cxa_atexit@plt+0xfef78> │ │ │ │ - ldr r7, [pc, #32] @ 10b3c0 <__cxa_atexit@plt+0xfef8c> │ │ │ │ + bne 114304 <__cxa_atexit@plt+0x107ed0> │ │ │ │ + ldr r7, [pc, #32] @ 114318 <__cxa_atexit@plt+0x107ee4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - bicseq lr, sp, r8, asr #19 │ │ │ │ + bicseq r5, sp, r8, ror #20 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10b420 <__cxa_atexit@plt+0xfefec> │ │ │ │ + bhi 114378 <__cxa_atexit@plt+0x107f44> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10b42c <__cxa_atexit@plt+0xfeff8> │ │ │ │ - ldr r2, [pc, #72] @ 10b43c <__cxa_atexit@plt+0xff008> │ │ │ │ + bcc 114384 <__cxa_atexit@plt+0x107f50> │ │ │ │ + ldr r2, [pc, #72] @ 114394 <__cxa_atexit@plt+0x107f60> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 10b440 <__cxa_atexit@plt+0xff00c> │ │ │ │ + ldr r1, [pc, #68] @ 114398 <__cxa_atexit@plt+0x107f64> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -261120,71 +270294,71 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ - bicseq lr, sp, r8, ror r9 │ │ │ │ - biceq r9, r8, r8, asr #20 │ │ │ │ + bicseq r5, sp, r8, lsl sl │ │ │ │ + strheq r1, [r8] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ ldrhi r0, [r4, #-12] │ │ │ │ - ldrls r8, [pc, #68] @ 10b4a8 <__cxa_atexit@plt+0xff074> │ │ │ │ + ldrls r8, [pc, #68] @ 114400 <__cxa_atexit@plt+0x107fcc> │ │ │ │ addls r8, pc, r8 │ │ │ │ - ldrls lr, [pc, #64] @ 10b4ac <__cxa_atexit@plt+0xff078> │ │ │ │ + ldrls lr, [pc, #64] @ 114404 <__cxa_atexit@plt+0x107fd0> │ │ │ │ addls lr, pc, lr │ │ │ │ ldrls r0, [r7, #8] │ │ │ │ ldrls r2, [r7, #12] │ │ │ │ ldrls r1, [r7, #16] │ │ │ │ - ldrls r9, [pc, #48] @ 10b4b0 <__cxa_atexit@plt+0xff07c> │ │ │ │ + ldrls r9, [pc, #48] @ 114408 <__cxa_atexit@plt+0x107fd4> │ │ │ │ ldrls r9, [pc, r9] │ │ │ │ strls r8, [r5, #-24] @ 0xffffffe8 │ │ │ │ strls r2, [r5, #-20] @ 0xffffffec │ │ │ │ subls r2, r5, #16 │ │ │ │ stmls r2, {r0, r1, r9} │ │ │ │ strls r7, [r5, #-4] │ │ │ │ - ldrls r0, [pc, #24] @ 10b4b4 <__cxa_atexit@plt+0xff080> │ │ │ │ + ldrls r0, [pc, #24] @ 11440c <__cxa_atexit@plt+0x107fd8> │ │ │ │ ldrls r0, [pc, r0] │ │ │ │ movls r5, r3 │ │ │ │ movls r7, lr │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - biceq r9, r8, r8, lsr #20 │ │ │ │ - ldrsheq lr, [sp, #132] @ 0x84 │ │ │ │ - strdeq r9, [r8, #152] @ 0x98 │ │ │ │ + @ instruction: 0x01c81090 │ │ │ │ + @ instruction: 0x01dd5994 │ │ │ │ + biceq r1, r8, r0, rrx │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #168] @ 10b570 <__cxa_atexit@plt+0xff13c> │ │ │ │ + ldr r3, [pc, #168] @ 1144c8 <__cxa_atexit@plt+0x108094> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10b558 <__cxa_atexit@plt+0xff124> │ │ │ │ + beq 1144b0 <__cxa_atexit@plt+0x10807c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #60 @ 0x3c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10b560 <__cxa_atexit@plt+0xff12c> │ │ │ │ - ldr lr, [pc, #132] @ 10b574 <__cxa_atexit@plt+0xff140> │ │ │ │ + bcc 1144b8 <__cxa_atexit@plt+0x108084> │ │ │ │ + ldr lr, [pc, #132] @ 1144cc <__cxa_atexit@plt+0x108098> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldmib r5, {r0, r2} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #96] @ 10b578 <__cxa_atexit@plt+0xff144> │ │ │ │ + ldr lr, [pc, #96] @ 1144d0 <__cxa_atexit@plt+0x10809c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ - ldr r1, [pc, #84] @ 10b57c <__cxa_atexit@plt+0xff148> │ │ │ │ + ldr r1, [pc, #84] @ 1144d4 <__cxa_atexit@plt+0x1080a0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r6 │ │ │ │ str lr, [r7, #16]! │ │ │ │ str ip, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r7, r9, sl} │ │ │ │ @@ -261199,37 +270373,37 @@ │ │ │ │ mov r6, #60 @ 0x3c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffd78 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - bicseq lr, sp, r0, asr fp │ │ │ │ + bicseq r5, sp, r8, lsr #24 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10b608 <__cxa_atexit@plt+0xff1d4> │ │ │ │ - ldr lr, [pc, #112] @ 10b614 <__cxa_atexit@plt+0xff1e0> │ │ │ │ + bcc 114560 <__cxa_atexit@plt+0x10812c> │ │ │ │ + ldr lr, [pc, #112] @ 11456c <__cxa_atexit@plt+0x108138> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldmib r5, {r0, r2} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #76] @ 10b618 <__cxa_atexit@plt+0xff1e4> │ │ │ │ + ldr lr, [pc, #76] @ 114570 <__cxa_atexit@plt+0x10813c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ - ldr r1, [pc, #64] @ 10b61c <__cxa_atexit@plt+0xff1e8> │ │ │ │ + ldr r1, [pc, #64] @ 114574 <__cxa_atexit@plt+0x108140> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #16]! │ │ │ │ str ip, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ add lr, r3, #32 │ │ │ │ stm lr, {r0, r1, r7, r9, sl} │ │ │ │ @@ -261239,88 +270413,88 @@ │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcc4 │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ - @ instruction: 0x01ddea9c │ │ │ │ - biceq r9, r8, ip, ror #16 │ │ │ │ + bicseq r5, sp, r4, ror fp │ │ │ │ + ldrdeq r0, [r8, #228] @ 0xe4 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #16 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10b678 <__cxa_atexit@plt+0xff244> │ │ │ │ - ldr lr, [pc, #64] @ 10b684 <__cxa_atexit@plt+0xff250> │ │ │ │ + bhi 1145d0 <__cxa_atexit@plt+0x10819c> │ │ │ │ + ldr lr, [pc, #64] @ 1145dc <__cxa_atexit@plt+0x1081a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #52] @ 10b688 <__cxa_atexit@plt+0xff254> │ │ │ │ + ldr r1, [pc, #52] @ 1145e0 <__cxa_atexit@plt+0x1081ac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r2, #-16] │ │ │ │ stmdb r2, {r0, r1, r7} │ │ │ │ tst r3, #3 │ │ │ │ - beq 10b66c <__cxa_atexit@plt+0xff238> │ │ │ │ + beq 1145c4 <__cxa_atexit@plt+0x108190> │ │ │ │ mov r7, r3 │ │ │ │ - b 10b698 <__cxa_atexit@plt+0xff264> │ │ │ │ + b 1145f0 <__cxa_atexit@plt+0x1081bc> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - bicseq lr, sp, r0, lsr #14 │ │ │ │ - biceq r9, r8, r0, lsl #16 │ │ │ │ + bicseq r5, sp, r0, asr #15 │ │ │ │ + biceq r0, r8, r8, ror #28 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10b790 <__cxa_atexit@plt+0xff35c> │ │ │ │ - ldr r3, [pc, #272] @ 10b7bc <__cxa_atexit@plt+0xff388> │ │ │ │ + bne 1146e8 <__cxa_atexit@plt+0x1082b4> │ │ │ │ + ldr r3, [pc, #272] @ 114714 <__cxa_atexit@plt+0x1082e0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10b7a4 <__cxa_atexit@plt+0xff370> │ │ │ │ + beq 1146fc <__cxa_atexit@plt+0x1082c8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #76 @ 0x4c │ │ │ │ cmp r2, r8 │ │ │ │ - bcc 10b7ac <__cxa_atexit@plt+0xff378> │ │ │ │ - ldr lr, [pc, #240] @ 10b7c4 <__cxa_atexit@plt+0xff390> │ │ │ │ + bcc 114704 <__cxa_atexit@plt+0x1082d0> │ │ │ │ + ldr lr, [pc, #240] @ 11471c <__cxa_atexit@plt+0x1082e8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #3] │ │ │ │ str r0, [sp] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr ip, [r7, #15] │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r2, r8, #35 @ 0x23 │ │ │ │ - ldr r1, [pc, #208] @ 10b7c8 <__cxa_atexit@plt+0xff394> │ │ │ │ + ldr r1, [pc, #208] @ 114720 <__cxa_atexit@plt+0x1082ec> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #200] @ 10b7cc <__cxa_atexit@plt+0xff398> │ │ │ │ + ldr r0, [pc, #200] @ 114724 <__cxa_atexit@plt+0x1082f0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #192] @ 10b7d0 <__cxa_atexit@plt+0xff39c> │ │ │ │ + ldr r7, [pc, #192] @ 114728 <__cxa_atexit@plt+0x1082f4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ - ldr lr, [pc, #184] @ 10b7d4 <__cxa_atexit@plt+0xff3a0> │ │ │ │ + ldr lr, [pc, #184] @ 11472c <__cxa_atexit@plt+0x1082f8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add r3, lr, #1 │ │ │ │ - ldr lr, [pc, #176] @ 10b7d8 <__cxa_atexit@plt+0xff3a4> │ │ │ │ + ldr lr, [pc, #176] @ 114730 <__cxa_atexit@plt+0x1082fc> │ │ │ │ add lr, pc, lr │ │ │ │ str r0, [r6, #56] @ 0x38 │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ - ldr r0, [pc, #164] @ 10b7dc <__cxa_atexit@plt+0xff3a8> │ │ │ │ + ldr r0, [pc, #164] @ 114734 <__cxa_atexit@plt+0x108300> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r1, r6, #64 @ 0x40 │ │ │ │ stm r1, {r0, r2, r3} │ │ │ │ - ldr r0, [pc, #152] @ 10b7e0 <__cxa_atexit@plt+0xff3ac> │ │ │ │ + ldr r0, [pc, #152] @ 114738 <__cxa_atexit@plt+0x108304> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str ip, [r6, #12] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str sl, [r6, #24] │ │ │ │ @@ -261332,76 +270506,76 @@ │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ str r7, [r6, #48] @ 0x30 │ │ │ │ str r6, [r6, #52] @ 0x34 │ │ │ │ sub r7, r8, #6 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #40] @ 10b7c0 <__cxa_atexit@plt+0xff38c> │ │ │ │ + ldr r7, [pc, #40] @ 114718 <__cxa_atexit@plt+0x1082e4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #76 @ 0x4c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r0, asr #2 │ │ │ │ - ldrsbeq lr, [sp, #80] @ 0x50 │ │ │ │ + bicseq r5, sp, r0, ror r6 │ │ │ │ @ instruction: 0xfffffae0 │ │ │ │ - ldrsbeq lr, [sp, #104] @ 0x68 │ │ │ │ - ldrheq lr, [sp, #116] @ 0x74 │ │ │ │ - bicseq lr, sp, ip, asr #13 │ │ │ │ - bicseq lr, sp, ip, asr #12 │ │ │ │ + bicseq r5, sp, r8, ror r7 │ │ │ │ + bicseq r5, sp, r4, asr r8 │ │ │ │ + bicseq r5, sp, ip, ror #14 │ │ │ │ + bicseq r5, sp, ip, ror #13 │ │ │ │ @ instruction: 0xfffffd24 │ │ │ │ - bicseq lr, sp, r4, ror #12 │ │ │ │ - bicseq lr, sp, ip, asr #21 │ │ │ │ - biceq r9, r8, r8, lsr #13 │ │ │ │ + bicseq r5, sp, r4, lsl #14 │ │ │ │ + @ instruction: 0x01dd5b98 │ │ │ │ + biceq r0, r8, r0, lsl sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #76 @ 0x4c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10b8bc <__cxa_atexit@plt+0xff488> │ │ │ │ - ldr lr, [pc, #188] @ 10b8c8 <__cxa_atexit@plt+0xff494> │ │ │ │ + bcc 114814 <__cxa_atexit@plt+0x1083e0> │ │ │ │ + ldr lr, [pc, #188] @ 114820 <__cxa_atexit@plt+0x1083ec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr sl, [r7, #7] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr ip, [r7, #15] │ │ │ │ str lr, [r3, #4]! │ │ │ │ sub r2, r6, #35 @ 0x23 │ │ │ │ - ldr r1, [pc, #160] @ 10b8cc <__cxa_atexit@plt+0xff498> │ │ │ │ + ldr r1, [pc, #160] @ 114824 <__cxa_atexit@plt+0x1083f0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ - ldr r0, [pc, #152] @ 10b8d0 <__cxa_atexit@plt+0xff49c> │ │ │ │ + ldr r0, [pc, #152] @ 114828 <__cxa_atexit@plt+0x1083f4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr r7, [pc, #144] @ 10b8d4 <__cxa_atexit@plt+0xff4a0> │ │ │ │ + ldr r7, [pc, #144] @ 11482c <__cxa_atexit@plt+0x1083f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ - ldr lr, [pc, #136] @ 10b8d8 <__cxa_atexit@plt+0xff4a4> │ │ │ │ + ldr lr, [pc, #136] @ 114830 <__cxa_atexit@plt+0x1083fc> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ add lr, lr, #1 │ │ │ │ str r0, [r3, #56] @ 0x38 │ │ │ │ str r1, [r3, #60] @ 0x3c │ │ │ │ - ldr r0, [pc, #120] @ 10b8dc <__cxa_atexit@plt+0xff4a8> │ │ │ │ + ldr r0, [pc, #120] @ 114834 <__cxa_atexit@plt+0x108400> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r1, r3, #64 @ 0x40 │ │ │ │ stm r1, {r0, r2, lr} │ │ │ │ - ldr r0, [pc, #108] @ 10b8e0 <__cxa_atexit@plt+0xff4ac> │ │ │ │ + ldr r0, [pc, #108] @ 114838 <__cxa_atexit@plt+0x108404> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ ldr r1, [r5, #4] │ │ │ │ str r1, [r3, #8] │ │ │ │ str ip, [r3, #12] │ │ │ │ mov r1, r3 │ │ │ │ - ldr r2, [pc, #88] @ 10b8e4 <__cxa_atexit@plt+0xff4b0> │ │ │ │ + ldr r2, [pc, #88] @ 11483c <__cxa_atexit@plt+0x108408> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r1, #16]! │ │ │ │ str sl, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ str r9, [r3, #32] │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ str lr, [r3, #40] @ 0x28 │ │ │ │ @@ -261411,96 +270585,96 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ mov r3, #76 @ 0x4c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff9a8 │ │ │ │ - bicseq lr, sp, r4, lsr #11 │ │ │ │ - bicseq lr, sp, r0, lsl #13 │ │ │ │ - @ instruction: 0x01dde598 │ │ │ │ - bicseq lr, sp, r8, lsl r5 │ │ │ │ - bicseq lr, sp, r8, lsr r5 │ │ │ │ - bicseq lr, sp, r0, lsr #19 │ │ │ │ + bicseq r5, sp, r4, asr #12 │ │ │ │ + bicseq r5, sp, r0, lsr #14 │ │ │ │ + bicseq r5, sp, r8, lsr r6 │ │ │ │ + ldrheq r5, [sp, #88] @ 0x58 │ │ │ │ + ldrsbeq r5, [sp, #88] @ 0x58 │ │ │ │ + bicseq r5, sp, ip, ror #20 │ │ │ │ @ instruction: 0xfffffbc0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10b958 <__cxa_atexit@plt+0xff524> │ │ │ │ - ldr lr, [pc, #92] @ 10b964 <__cxa_atexit@plt+0xff530> │ │ │ │ + bhi 1148b0 <__cxa_atexit@plt+0x10847c> │ │ │ │ + ldr lr, [pc, #92] @ 1148bc <__cxa_atexit@plt+0x108488> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #80] @ 10b968 <__cxa_atexit@plt+0xff534> │ │ │ │ + ldr r1, [pc, #80] @ 1148c0 <__cxa_atexit@plt+0x10848c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 10b938 <__cxa_atexit@plt+0xff504> │ │ │ │ + beq 114890 <__cxa_atexit@plt+0x10845c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10b944 <__cxa_atexit@plt+0xff510> │ │ │ │ + bne 11489c <__cxa_atexit@plt+0x108468> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - bicseq lr, sp, ip, asr r4 │ │ │ │ + ldrsheq r5, [sp, #76] @ 0x4c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10b988 <__cxa_atexit@plt+0xff554> │ │ │ │ + bne 1148e0 <__cxa_atexit@plt+0x1084ac> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10ba04 <__cxa_atexit@plt+0xff5d0> │ │ │ │ - ldr lr, [pc, #84] @ 10ba0c <__cxa_atexit@plt+0xff5d8> │ │ │ │ + bhi 11495c <__cxa_atexit@plt+0x108528> │ │ │ │ + ldr lr, [pc, #84] @ 114964 <__cxa_atexit@plt+0x108530> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #72] @ 10ba10 <__cxa_atexit@plt+0xff5dc> │ │ │ │ + ldr r1, [pc, #72] @ 114968 <__cxa_atexit@plt+0x108534> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 10b9f4 <__cxa_atexit@plt+0xff5c0> │ │ │ │ + beq 11494c <__cxa_atexit@plt+0x108518> │ │ │ │ cmp r7, #2 │ │ │ │ ldrne r7, [r5, #-12] │ │ │ │ ldreq r7, [r3, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - bicseq lr, sp, ip, lsr #7 │ │ │ │ + bicseq r5, sp, ip, asr #8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #4 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ addeq r3, r7, #2 │ │ │ │ ldr r7, [r3] │ │ │ │ @@ -261508,70 +270682,70 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10baac <__cxa_atexit@plt+0xff678> │ │ │ │ - ldr r2, [pc, #88] @ 10bab4 <__cxa_atexit@plt+0xff680> │ │ │ │ + bhi 114a04 <__cxa_atexit@plt+0x1085d0> │ │ │ │ + ldr r2, [pc, #88] @ 114a0c <__cxa_atexit@plt+0x1085d8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10ba90 <__cxa_atexit@plt+0xff65c> │ │ │ │ + beq 1149e8 <__cxa_atexit@plt+0x1085b4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10ba9c <__cxa_atexit@plt+0xff668> │ │ │ │ - ldr r7, [pc, #52] @ 10bab8 <__cxa_atexit@plt+0xff684> │ │ │ │ + bne 1149f4 <__cxa_atexit@plt+0x1085c0> │ │ │ │ + ldr r7, [pc, #52] @ 114a10 <__cxa_atexit@plt+0x1085dc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - bicseq lr, sp, r4, ror #5 │ │ │ │ + bicseq r5, sp, r4, lsl #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10bae4 <__cxa_atexit@plt+0xff6b0> │ │ │ │ - ldr r7, [pc, #32] @ 10baf8 <__cxa_atexit@plt+0xff6c4> │ │ │ │ + bne 114a3c <__cxa_atexit@plt+0x108608> │ │ │ │ + ldr r7, [pc, #32] @ 114a50 <__cxa_atexit@plt+0x10861c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - @ instruction: 0x01dde290 │ │ │ │ + bicseq r5, sp, r0, lsr r3 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10bb58 <__cxa_atexit@plt+0xff724> │ │ │ │ + bhi 114ab0 <__cxa_atexit@plt+0x10867c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10bb64 <__cxa_atexit@plt+0xff730> │ │ │ │ - ldr r2, [pc, #72] @ 10bb74 <__cxa_atexit@plt+0xff740> │ │ │ │ + bcc 114abc <__cxa_atexit@plt+0x108688> │ │ │ │ + ldr r2, [pc, #72] @ 114acc <__cxa_atexit@plt+0x108698> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 10bb78 <__cxa_atexit@plt+0xff744> │ │ │ │ + ldr r1, [pc, #68] @ 114ad0 <__cxa_atexit@plt+0x10869c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -261582,71 +270756,71 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ - bicseq lr, sp, r0, asr #4 │ │ │ │ - biceq r9, r8, r0, lsl r3 │ │ │ │ + bicseq r5, sp, r0, ror #5 │ │ │ │ + biceq r0, r8, r8, ror r9 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ ldrhi r0, [r4, #-12] │ │ │ │ - ldrls r8, [pc, #68] @ 10bbe0 <__cxa_atexit@plt+0xff7ac> │ │ │ │ + ldrls r8, [pc, #68] @ 114b38 <__cxa_atexit@plt+0x108704> │ │ │ │ addls r8, pc, r8 │ │ │ │ - ldrls lr, [pc, #64] @ 10bbe4 <__cxa_atexit@plt+0xff7b0> │ │ │ │ + ldrls lr, [pc, #64] @ 114b3c <__cxa_atexit@plt+0x108708> │ │ │ │ addls lr, pc, lr │ │ │ │ ldrls r0, [r7, #8] │ │ │ │ ldrls r2, [r7, #12] │ │ │ │ ldrls r1, [r7, #16] │ │ │ │ - ldrls r9, [pc, #48] @ 10bbe8 <__cxa_atexit@plt+0xff7b4> │ │ │ │ + ldrls r9, [pc, #48] @ 114b40 <__cxa_atexit@plt+0x10870c> │ │ │ │ ldrls r9, [pc, r9] │ │ │ │ strls r8, [r5, #-24] @ 0xffffffe8 │ │ │ │ strls r2, [r5, #-20] @ 0xffffffec │ │ │ │ subls r2, r5, #16 │ │ │ │ stmls r2, {r0, r1, r9} │ │ │ │ strls r7, [r5, #-4] │ │ │ │ - ldrls r0, [pc, #24] @ 10bbec <__cxa_atexit@plt+0xff7b8> │ │ │ │ + ldrls r0, [pc, #24] @ 114b44 <__cxa_atexit@plt+0x108710> │ │ │ │ ldrls r0, [pc, r0] │ │ │ │ movls r5, r3 │ │ │ │ movls r7, lr │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strdeq r9, [r8, #32] │ │ │ │ - ldrheq lr, [sp, #28] │ │ │ │ - biceq r9, r8, r0, asr #5 │ │ │ │ + biceq r0, r8, r8, asr r9 │ │ │ │ + bicseq r5, sp, ip, asr r2 │ │ │ │ + biceq r0, r8, r8, lsr #18 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #168] @ 10bca8 <__cxa_atexit@plt+0xff874> │ │ │ │ + ldr r3, [pc, #168] @ 114c00 <__cxa_atexit@plt+0x1087cc> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10bc90 <__cxa_atexit@plt+0xff85c> │ │ │ │ + beq 114be8 <__cxa_atexit@plt+0x1087b4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #60 @ 0x3c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10bc98 <__cxa_atexit@plt+0xff864> │ │ │ │ - ldr lr, [pc, #132] @ 10bcac <__cxa_atexit@plt+0xff878> │ │ │ │ + bcc 114bf0 <__cxa_atexit@plt+0x1087bc> │ │ │ │ + ldr lr, [pc, #132] @ 114c04 <__cxa_atexit@plt+0x1087d0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldmib r5, {r0, r2} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #96] @ 10bcb0 <__cxa_atexit@plt+0xff87c> │ │ │ │ + ldr lr, [pc, #96] @ 114c08 <__cxa_atexit@plt+0x1087d4> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ - ldr r1, [pc, #84] @ 10bcb4 <__cxa_atexit@plt+0xff880> │ │ │ │ + ldr r1, [pc, #84] @ 114c0c <__cxa_atexit@plt+0x1087d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r6 │ │ │ │ str lr, [r7, #16]! │ │ │ │ str ip, [r6, #24] │ │ │ │ str r2, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r7, r9, sl} │ │ │ │ @@ -261661,37 +270835,37 @@ │ │ │ │ mov r6, #60 @ 0x3c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -ip │ │ │ │ @ instruction: 0xfffffd78 │ │ │ │ @ instruction: 0xfffffeb0 │ │ │ │ - bicseq lr, sp, r8, lsl r4 │ │ │ │ + ldrsheq r5, [sp, #64] @ 0x40 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10bd40 <__cxa_atexit@plt+0xff90c> │ │ │ │ - ldr lr, [pc, #112] @ 10bd4c <__cxa_atexit@plt+0xff918> │ │ │ │ + bcc 114c98 <__cxa_atexit@plt+0x108864> │ │ │ │ + ldr lr, [pc, #112] @ 114ca4 <__cxa_atexit@plt+0x108870> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldmib r5, {r0, r2} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #76] @ 10bd50 <__cxa_atexit@plt+0xff91c> │ │ │ │ + ldr lr, [pc, #76] @ 114ca8 <__cxa_atexit@plt+0x108874> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ - ldr r1, [pc, #64] @ 10bd54 <__cxa_atexit@plt+0xff920> │ │ │ │ + ldr r1, [pc, #64] @ 114cac <__cxa_atexit@plt+0x108878> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #16]! │ │ │ │ str ip, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ add lr, r3, #32 │ │ │ │ stm lr, {r0, r1, r7, r9, sl} │ │ │ │ @@ -261701,54 +270875,54 @@ │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffcc4 │ │ │ │ @ instruction: 0xfffffdfc │ │ │ │ - bicseq lr, sp, r4, ror #6 │ │ │ │ - biceq r9, r8, r4, lsr r1 │ │ │ │ + bicseq r5, sp, ip, lsr r4 │ │ │ │ + @ instruction: 0x01c8079c │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10be10 <__cxa_atexit@plt+0xff9dc> │ │ │ │ - ldr r1, [pc, #180] @ 10be30 <__cxa_atexit@plt+0xff9fc> │ │ │ │ + bhi 114d68 <__cxa_atexit@plt+0x108934> │ │ │ │ + ldr r1, [pc, #180] @ 114d88 <__cxa_atexit@plt+0x108954> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ mov r2, r5 │ │ │ │ str r1, [r2, #-16]! │ │ │ │ - ldr r1, [pc, #160] @ 10be34 <__cxa_atexit@plt+0xffa00> │ │ │ │ + ldr r1, [pc, #160] @ 114d8c <__cxa_atexit@plt+0x108958> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmib r2, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq 10bdf4 <__cxa_atexit@plt+0xff9c0> │ │ │ │ + beq 114d4c <__cxa_atexit@plt+0x108918> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #16 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10be1c <__cxa_atexit@plt+0xff9e8> │ │ │ │ - ldr r1, [pc, #128] @ 10be38 <__cxa_atexit@plt+0xffa04> │ │ │ │ + bcc 114d74 <__cxa_atexit@plt+0x108940> │ │ │ │ + ldr r1, [pc, #128] @ 114d90 <__cxa_atexit@plt+0x10895c> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ - ldr r0, [pc, #116] @ 10be3c <__cxa_atexit@plt+0xffa08> │ │ │ │ + ldr r0, [pc, #116] @ 114d94 <__cxa_atexit@plt+0x108960> │ │ │ │ add r0, pc, r0 │ │ │ │ str r1, [r6, #4]! │ │ │ │ str r0, [r5, #-20]! @ 0xffffffec │ │ │ │ ldr r1, [r5, #8] │ │ │ │ str r6, [r5, #4] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ tst r2, #3 │ │ │ │ - beq 10be00 <__cxa_atexit@plt+0xff9cc> │ │ │ │ + beq 114d58 <__cxa_atexit@plt+0x108924> │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 10becc <__cxa_atexit@plt+0xffa98> │ │ │ │ + b 114e24 <__cxa_atexit@plt+0x1089f0> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r2] │ │ │ │ mov r6, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ @@ -261757,94 +270931,94 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #16 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - bicseq sp, sp, r0, ror #31 │ │ │ │ + bicseq r5, sp, r0, lsl #1 │ │ │ │ @ instruction: 0xfffff870 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ - biceq r9, r8, ip, asr #32 │ │ │ │ + strheq r0, [r8, #100] @ 0x64 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r6 │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r7, r6 │ │ │ │ - bcc 10bea8 <__cxa_atexit@plt+0xffa74> │ │ │ │ - ldr r1, [pc, #76] @ 10beb8 <__cxa_atexit@plt+0xffa84> │ │ │ │ + bcc 114e00 <__cxa_atexit@plt+0x1089cc> │ │ │ │ + ldr r1, [pc, #76] @ 114e10 <__cxa_atexit@plt+0x1089dc> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr lr, [pc, #72] @ 10bebc <__cxa_atexit@plt+0xffa88> │ │ │ │ + ldr lr, [pc, #72] @ 114e14 <__cxa_atexit@plt+0x1089e0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r7, [r3, #3] │ │ │ │ ldr r3, [r3, #7] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r1, [r2, #4]! │ │ │ │ str r2, [r5] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r3, [r2, #12] │ │ │ │ str lr, [r5, #-4]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10bea0 <__cxa_atexit@plt+0xffa6c> │ │ │ │ - b 10becc <__cxa_atexit@plt+0xffa98> │ │ │ │ + beq 114df8 <__cxa_atexit@plt+0x1089c4> │ │ │ │ + b 114e24 <__cxa_atexit@plt+0x1089f0> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r7, #16 │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r7, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff7bc │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - biceq r8, r8, ip, asr #31 │ │ │ │ + biceq r0, r8, r4, lsr r6 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10bfbc <__cxa_atexit@plt+0xffb88> │ │ │ │ - ldr r3, [pc, #264] @ 10bfe8 <__cxa_atexit@plt+0xffbb4> │ │ │ │ + bne 114f14 <__cxa_atexit@plt+0x108ae0> │ │ │ │ + ldr r3, [pc, #264] @ 114f40 <__cxa_atexit@plt+0x108b0c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10bfd0 <__cxa_atexit@plt+0xffb9c> │ │ │ │ + beq 114f28 <__cxa_atexit@plt+0x108af4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #76 @ 0x4c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10bfd8 <__cxa_atexit@plt+0xffba4> │ │ │ │ - ldr lr, [pc, #228] @ 10bfec <__cxa_atexit@plt+0xffbb8> │ │ │ │ + bcc 114f30 <__cxa_atexit@plt+0x108afc> │ │ │ │ + ldr lr, [pc, #228] @ 114f44 <__cxa_atexit@plt+0x108b10> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r8, [pc, #208] @ 10bff0 <__cxa_atexit@plt+0xffbbc> │ │ │ │ + ldr r8, [pc, #208] @ 114f48 <__cxa_atexit@plt+0x108b14> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r1, r3, #35 @ 0x23 │ │ │ │ str r1, [r6, #68] @ 0x44 │ │ │ │ - ldr r1, [pc, #192] @ 10bff4 <__cxa_atexit@plt+0xffbc0> │ │ │ │ + ldr r1, [pc, #192] @ 114f4c <__cxa_atexit@plt+0x108b18> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #64] @ 0x40 │ │ │ │ - ldr r1, [pc, #184] @ 10bff8 <__cxa_atexit@plt+0xffbc4> │ │ │ │ + ldr r1, [pc, #184] @ 114f50 <__cxa_atexit@plt+0x108b1c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ - ldr r1, [pc, #172] @ 10bffc <__cxa_atexit@plt+0xffbc8> │ │ │ │ + ldr r1, [pc, #172] @ 114f54 <__cxa_atexit@plt+0x108b20> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r6, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #160] @ 10c000 <__cxa_atexit@plt+0xffbcc> │ │ │ │ + ldr r1, [pc, #160] @ 114f58 <__cxa_atexit@plt+0x108b24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ - ldr r2, [pc, #152] @ 10c004 <__cxa_atexit@plt+0xffbd0> │ │ │ │ + ldr r2, [pc, #152] @ 114f5c <__cxa_atexit@plt+0x108b28> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr lr, [pc, #144] @ 10c008 <__cxa_atexit@plt+0xffbd4> │ │ │ │ + ldr lr, [pc, #144] @ 114f60 <__cxa_atexit@plt+0x108b2c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ mov r0, r6 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str ip, [r6, #24] │ │ │ │ @@ -261869,57 +271043,57 @@ │ │ │ │ mov r6, #76 @ 0x4c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ @ instruction: 0xfffff9e4 │ │ │ │ @ instruction: 0xfffffc64 │ │ │ │ - bicseq sp, sp, r8, ror #28 │ │ │ │ - @ instruction: 0x01ddde90 │ │ │ │ - bicseq sp, sp, r8, ror #30 │ │ │ │ - bicseq sp, sp, ip, ror lr │ │ │ │ - ldrsheq sp, [sp, #220] @ 0xdc │ │ │ │ - @ instruction: 0x01dde29c │ │ │ │ - biceq r8, r8, r0, lsl #29 │ │ │ │ + bicseq r4, sp, r8, lsl #30 │ │ │ │ + bicseq r4, sp, r0, lsr pc │ │ │ │ + bicseq r5, sp, r8 │ │ │ │ + bicseq r4, sp, ip, lsl pc │ │ │ │ + @ instruction: 0x01dd4e9c │ │ │ │ + bicseq r5, sp, r8, ror #6 │ │ │ │ + biceq r0, r8, r8, ror #9 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #76 @ 0x4c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10c0e4 <__cxa_atexit@plt+0xffcb0> │ │ │ │ - ldr lr, [pc, #188] @ 10c0f0 <__cxa_atexit@plt+0xffcbc> │ │ │ │ + bcc 11503c <__cxa_atexit@plt+0x108c08> │ │ │ │ + ldr lr, [pc, #188] @ 115048 <__cxa_atexit@plt+0x108c14> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r8, [pc, #168] @ 10c0f4 <__cxa_atexit@plt+0xffcc0> │ │ │ │ + ldr r8, [pc, #168] @ 11504c <__cxa_atexit@plt+0x108c18> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r3, #4]! │ │ │ │ sub r1, r6, #35 @ 0x23 │ │ │ │ str r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r1, [pc, #152] @ 10c0f8 <__cxa_atexit@plt+0xffcc4> │ │ │ │ + ldr r1, [pc, #152] @ 115050 <__cxa_atexit@plt+0x108c1c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #64] @ 0x40 │ │ │ │ - ldr r1, [pc, #144] @ 10c0fc <__cxa_atexit@plt+0xffcc8> │ │ │ │ + ldr r1, [pc, #144] @ 115054 <__cxa_atexit@plt+0x108c20> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #60] @ 0x3c │ │ │ │ - ldr r1, [pc, #132] @ 10c100 <__cxa_atexit@plt+0xffccc> │ │ │ │ + ldr r1, [pc, #132] @ 115058 <__cxa_atexit@plt+0x108c24> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #120] @ 10c104 <__cxa_atexit@plt+0xffcd0> │ │ │ │ + ldr r1, [pc, #120] @ 11505c <__cxa_atexit@plt+0x108c28> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ - ldr r2, [pc, #112] @ 10c108 <__cxa_atexit@plt+0xffcd4> │ │ │ │ + ldr r2, [pc, #112] @ 115060 <__cxa_atexit@plt+0x108c2c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr lr, [pc, #104] @ 10c10c <__cxa_atexit@plt+0xffcd8> │ │ │ │ + ldr lr, [pc, #104] @ 115064 <__cxa_atexit@plt+0x108c30> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ mov r0, r3 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str ip, [r3, #24] │ │ │ │ @@ -261934,56 +271108,56 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #76 @ 0x4c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff8b8 │ │ │ │ @ instruction: 0xfffffb38 │ │ │ │ - bicseq sp, sp, ip, lsr sp │ │ │ │ - bicseq sp, sp, r4, ror #26 │ │ │ │ - bicseq sp, sp, ip, lsr lr │ │ │ │ - bicseq sp, sp, r0, asr sp │ │ │ │ - ldrsbeq sp, [sp, #192] @ 0xc0 │ │ │ │ - bicseq lr, sp, r0, ror r1 │ │ │ │ + ldrsbeq r4, [sp, #220] @ 0xdc │ │ │ │ + bicseq r4, sp, r4, lsl #28 │ │ │ │ + ldrsbeq r4, [sp, #236] @ 0xec │ │ │ │ + ldrsheq r4, [sp, #208] @ 0xd0 │ │ │ │ + bicseq r4, sp, r0, ror sp │ │ │ │ + bicseq r5, sp, ip, lsr r2 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c140 <__cxa_atexit@plt+0xffd0c> │ │ │ │ + bhi 115098 <__cxa_atexit@plt+0x108c64> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 10c148 <__cxa_atexit@plt+0xffd14> │ │ │ │ + ldr r2, [pc, #24] @ 1150a0 <__cxa_atexit@plt+0x108c6c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq sp, sp, r4, asr #24 │ │ │ │ + bicseq r4, sp, r4, ror #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c1ec <__cxa_atexit@plt+0xffdb8> │ │ │ │ - ldr lr, [pc, #160] @ 10c20c <__cxa_atexit@plt+0xffdd8> │ │ │ │ + bhi 115144 <__cxa_atexit@plt+0x108d10> │ │ │ │ + ldr lr, [pc, #160] @ 115164 <__cxa_atexit@plt+0x108d30> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #148] @ 10c210 <__cxa_atexit@plt+0xffddc> │ │ │ │ + ldr r1, [pc, #148] @ 115168 <__cxa_atexit@plt+0x108d34> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 10c1e0 <__cxa_atexit@plt+0xffdac> │ │ │ │ + beq 115138 <__cxa_atexit@plt+0x108d04> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 10c1f8 <__cxa_atexit@plt+0xffdc4> │ │ │ │ - ldr lr, [pc, #112] @ 10c214 <__cxa_atexit@plt+0xffde0> │ │ │ │ + bcc 115150 <__cxa_atexit@plt+0x108d1c> │ │ │ │ + ldr lr, [pc, #112] @ 11516c <__cxa_atexit@plt+0x108d38> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ @@ -262004,24 +271178,24 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - ldrsheq sp, [sp, #184] @ 0xb8 │ │ │ │ - bicseq sp, sp, r4, lsl #30 │ │ │ │ + @ instruction: 0x01dd4c98 │ │ │ │ + ldrsbeq r4, [sp, #252] @ 0xfc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10c274 <__cxa_atexit@plt+0xffe40> │ │ │ │ - ldr lr, [pc, #68] @ 10c280 <__cxa_atexit@plt+0xffe4c> │ │ │ │ + bcc 1151cc <__cxa_atexit@plt+0x108d98> │ │ │ │ + ldr lr, [pc, #68] @ 1151d8 <__cxa_atexit@plt+0x108da4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ @@ -262032,26 +271206,26 @@ │ │ │ │ str r8, [r3, #20] │ │ │ │ str r7, [r3, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq sp, sp, ip, ror #28 │ │ │ │ + bicseq r4, sp, r4, asr #30 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10c2d8 <__cxa_atexit@plt+0xffea4> │ │ │ │ - ldr r2, [pc, #60] @ 10c2e8 <__cxa_atexit@plt+0xffeb4> │ │ │ │ + bcc 115230 <__cxa_atexit@plt+0x108dfc> │ │ │ │ + ldr r2, [pc, #60] @ 115240 <__cxa_atexit@plt+0x108e0c> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 10c2ec <__cxa_atexit@plt+0xffeb8> │ │ │ │ + ldr r1, [pc, #56] @ 115244 <__cxa_atexit@plt+0x108e10> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ @@ -262059,127 +271233,127 @@ │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - bicseq sp, sp, ip, ror #22 │ │ │ │ - strdeq r9, [r8, #56] @ 0x38 │ │ │ │ + bicseq r4, sp, ip, lsl #24 │ │ │ │ + biceq r0, r8, r0, ror #20 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c370 <__cxa_atexit@plt+0xfff3c> │ │ │ │ + bhi 1152c8 <__cxa_atexit@plt+0x108e94> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #16 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10c37c <__cxa_atexit@plt+0xfff48> │ │ │ │ - ldr lr, [pc, #104] @ 10c38c <__cxa_atexit@plt+0xfff58> │ │ │ │ + bcc 1152d4 <__cxa_atexit@plt+0x108ea0> │ │ │ │ + ldr lr, [pc, #104] @ 1152e4 <__cxa_atexit@plt+0x108eb0> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #96] @ 10c390 <__cxa_atexit@plt+0xfff5c> │ │ │ │ + ldr r0, [pc, #96] @ 1152e8 <__cxa_atexit@plt+0x108eb4> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ add r9, r7, #8 │ │ │ │ ldm r9, {r0, r1, r9} │ │ │ │ - ldr r8, [pc, #80] @ 10c394 <__cxa_atexit@plt+0xfff60> │ │ │ │ + ldr r8, [pc, #80] @ 1152ec <__cxa_atexit@plt+0x108eb8> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r5, #-20] @ 0xffffffec │ │ │ │ str r8, [r2, #4]! │ │ │ │ str r2, [r5, #-16] │ │ │ │ str r0, [r2, #8] │ │ │ │ str r1, [r2, #12] │ │ │ │ str r0, [r5, #-12] │ │ │ │ - ldr r5, [pc, #52] @ 10c398 <__cxa_atexit@plt+0xfff64> │ │ │ │ + ldr r5, [pc, #52] @ 1152f0 <__cxa_atexit@plt+0x108ebc> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 115c8c <__cxa_atexit@plt+0x109858> │ │ │ │ + b 11ebe4 <__cxa_atexit@plt+0x1127b0> │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ - bicseq sp, sp, r4, asr #20 │ │ │ │ + bicseq r4, sp, r4, ror #21 │ │ │ │ @ instruction: 0xfffffa1c │ │ │ │ - bicseq sp, sp, r0, ror #29 │ │ │ │ - biceq r9, r8, ip, lsr r3 │ │ │ │ + bicseq r4, sp, ip, lsr #31 │ │ │ │ + biceq r0, r8, r4, lsr #19 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r8, [r5, #4] │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10c4d0 <__cxa_atexit@plt+0x10009c> │ │ │ │ + bne 115428 <__cxa_atexit@plt+0x108ff4> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #92 @ 0x5c │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10c4e0 <__cxa_atexit@plt+0x1000ac> │ │ │ │ - ldr r2, [pc, #288] @ 10c4f0 <__cxa_atexit@plt+0x1000bc> │ │ │ │ + bcc 115438 <__cxa_atexit@plt+0x109004> │ │ │ │ + ldr r2, [pc, #288] @ 115448 <__cxa_atexit@plt+0x109014> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r0, [pc, #284] @ 10c4f4 <__cxa_atexit@plt+0x1000c0> │ │ │ │ + ldr r0, [pc, #284] @ 11544c <__cxa_atexit@plt+0x109018> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r1, r0, #2 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ str r0, [sp] │ │ │ │ ldr sl, [r7, #2] │ │ │ │ str r2, [r6, #4]! │ │ │ │ str r1, [r6, #64] @ 0x40 │ │ │ │ sub r1, r3, #59 @ 0x3b │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ - ldr r1, [pc, #248] @ 10c4f8 <__cxa_atexit@plt+0x1000c4> │ │ │ │ + ldr r1, [pc, #248] @ 115450 <__cxa_atexit@plt+0x10901c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r6, #56] @ 0x38 │ │ │ │ - ldr r0, [pc, #236] @ 10c4fc <__cxa_atexit@plt+0x1000c8> │ │ │ │ + ldr r0, [pc, #236] @ 115454 <__cxa_atexit@plt+0x109020> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #52] @ 0x34 │ │ │ │ - ldr r0, [pc, #228] @ 10c500 <__cxa_atexit@plt+0x1000cc> │ │ │ │ + ldr r0, [pc, #228] @ 115458 <__cxa_atexit@plt+0x109024> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #48] @ 0x30 │ │ │ │ str r1, [r6, #44] @ 0x2c │ │ │ │ sub r0, r3, #66 @ 0x42 │ │ │ │ str r0, [r6, #40] @ 0x28 │ │ │ │ - ldr r0, [pc, #208] @ 10c504 <__cxa_atexit@plt+0x1000d0> │ │ │ │ + ldr r0, [pc, #208] @ 11545c <__cxa_atexit@plt+0x109028> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r9, r0, #3 │ │ │ │ - ldr r1, [pc, #200] @ 10c508 <__cxa_atexit@plt+0x1000d4> │ │ │ │ + ldr r1, [pc, #200] @ 115460 <__cxa_atexit@plt+0x10902c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ sub r7, r3, #74 @ 0x4a │ │ │ │ sub lr, r3, #35 @ 0x23 │ │ │ │ - ldr ip, [pc, #184] @ 10c50c <__cxa_atexit@plt+0x1000d8> │ │ │ │ + ldr ip, [pc, #184] @ 115464 <__cxa_atexit@plt+0x109030> │ │ │ │ ldr ip, [pc, ip] │ │ │ │ add r2, ip, #1 │ │ │ │ - ldr r0, [pc, #176] @ 10c510 <__cxa_atexit@plt+0x1000dc> │ │ │ │ + ldr r0, [pc, #176] @ 115468 <__cxa_atexit@plt+0x109034> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ str r0, [r6, #72] @ 0x48 │ │ │ │ str r2, [r6, #76] @ 0x4c │ │ │ │ - ldr r0, [pc, #160] @ 10c514 <__cxa_atexit@plt+0x1000e0> │ │ │ │ + ldr r0, [pc, #160] @ 11546c <__cxa_atexit@plt+0x109038> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r6, #80] @ 0x50 │ │ │ │ str lr, [r6, #84] @ 0x54 │ │ │ │ str r8, [r6, #88] @ 0x58 │ │ │ │ ldr r2, [sp] │ │ │ │ str r2, [r6, #68] @ 0x44 │ │ │ │ str sl, [r6, #8] │ │ │ │ - ldr r2, [pc, #132] @ 10c518 <__cxa_atexit@plt+0x1000e4> │ │ │ │ + ldr r2, [pc, #132] @ 115470 <__cxa_atexit@plt+0x10903c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #12] │ │ │ │ str r6, [r6, #16] │ │ │ │ - ldr r2, [pc, #120] @ 10c51c <__cxa_atexit@plt+0x1000e8> │ │ │ │ + ldr r2, [pc, #120] @ 115474 <__cxa_atexit@plt+0x109040> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ - ldr r7, [pc, #108] @ 10c520 <__cxa_atexit@plt+0x1000ec> │ │ │ │ + ldr r7, [pc, #108] @ 115478 <__cxa_atexit@plt+0x109044> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #28] │ │ │ │ str r1, [r6, #32] │ │ │ │ str r9, [r6, #36] @ 0x24 │ │ │ │ sub r7, r3, #6 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ mov r6, r3 │ │ │ │ @@ -262189,171 +271363,171 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ mov r6, #92 @ 0x5c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd44 │ │ │ │ - bicseq sp, sp, r4, lsl #20 │ │ │ │ - bicseq sp, sp, r8, ror #18 │ │ │ │ - bicseq sp, sp, r4, lsl #28 │ │ │ │ - bicseq sp, sp, ip, lsr #28 │ │ │ │ - bicseq sp, sp, r0, asr #24 │ │ │ │ - bicseq sp, sp, ip, lsl #28 │ │ │ │ - bicseq sp, sp, ip, ror r9 │ │ │ │ - bicseq sp, sp, r8, asr sl │ │ │ │ - bicseq sp, sp, r8, lsr #18 │ │ │ │ - bicseq sp, sp, ip, ror #19 │ │ │ │ + bicseq r4, sp, r4, lsr #21 │ │ │ │ + bicseq r4, sp, r8, lsl #20 │ │ │ │ + ldrsbeq r4, [sp, #224] @ 0xe0 │ │ │ │ + ldrsheq r4, [sp, #232] @ 0xe8 │ │ │ │ + bicseq r4, sp, r8, lsl sp │ │ │ │ + ldrsbeq r4, [sp, #232] @ 0xe8 │ │ │ │ + bicseq r4, sp, ip, lsl sl │ │ │ │ + ldrsheq r4, [sp, #168] @ 0xa8 │ │ │ │ + bicseq r4, sp, r8, asr #19 │ │ │ │ + bicseq r4, sp, ip, lsl #21 │ │ │ │ @ instruction: 0xfffffde8 │ │ │ │ - bicseq sp, sp, r4, asr #23 │ │ │ │ - biceq r9, r8, r0, lsr #1 │ │ │ │ + @ instruction: 0x01dd4c9c │ │ │ │ + biceq r0, r8, r8, lsl #14 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c570 <__cxa_atexit@plt+0x10013c> │ │ │ │ - ldr r2, [pc, #52] @ 10c578 <__cxa_atexit@plt+0x100144> │ │ │ │ + bhi 1154c8 <__cxa_atexit@plt+0x109094> │ │ │ │ + ldr r2, [pc, #52] @ 1154d0 <__cxa_atexit@plt+0x10909c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #44] @ 10c57c <__cxa_atexit@plt+0x100148> │ │ │ │ + ldr r1, [pc, #44] @ 1154d4 <__cxa_atexit@plt+0x1090a0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r9, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ - ldr r5, [pc, #28] @ 10c580 <__cxa_atexit@plt+0x10014c> │ │ │ │ + ldr r5, [pc, #28] @ 1154d8 <__cxa_atexit@plt+0x1090a4> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #1 │ │ │ │ mov r5, r3 │ │ │ │ - b 114628 <__cxa_atexit@plt+0x1081f4> │ │ │ │ + b 11d580 <__cxa_atexit@plt+0x11114c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - bicseq sp, sp, r4, lsr #16 │ │ │ │ - bicseq sp, sp, ip, ror #25 │ │ │ │ + bicseq r4, sp, r4, asr #17 │ │ │ │ + ldrheq r4, [sp, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r5, r5, #4 │ │ │ │ mov r8, r7 │ │ │ │ b 166a664 <__cxa_atexit@plt+0x165e230> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10c608 <__cxa_atexit@plt+0x1001d4> │ │ │ │ - ldr lr, [pc, #92] @ 10c614 <__cxa_atexit@plt+0x1001e0> │ │ │ │ + bhi 115560 <__cxa_atexit@plt+0x10912c> │ │ │ │ + ldr lr, [pc, #92] @ 11556c <__cxa_atexit@plt+0x109138> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #80] @ 10c618 <__cxa_atexit@plt+0x1001e4> │ │ │ │ + ldr r1, [pc, #80] @ 115570 <__cxa_atexit@plt+0x10913c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 10c5e8 <__cxa_atexit@plt+0x1001b4> │ │ │ │ + beq 115540 <__cxa_atexit@plt+0x10910c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10c5f4 <__cxa_atexit@plt+0x1001c0> │ │ │ │ + bne 11554c <__cxa_atexit@plt+0x109118> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - bicseq sp, sp, ip, lsr #15 │ │ │ │ + bicseq r4, sp, ip, asr #16 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10c638 <__cxa_atexit@plt+0x100204> │ │ │ │ + bne 115590 <__cxa_atexit@plt+0x10915c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - biceq r9, r8, ip, rrx │ │ │ │ + ldrdeq r0, [r8, #100] @ 0x64 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c6c4 <__cxa_atexit@plt+0x100290> │ │ │ │ - ldr r2, [pc, #96] @ 10c6cc <__cxa_atexit@plt+0x100298> │ │ │ │ + bhi 11561c <__cxa_atexit@plt+0x1091e8> │ │ │ │ + ldr r2, [pc, #96] @ 115624 <__cxa_atexit@plt+0x1091f0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #88] @ 10c6d0 <__cxa_atexit@plt+0x10029c> │ │ │ │ + ldr r1, [pc, #88] @ 115628 <__cxa_atexit@plt+0x1091f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 10c6a4 <__cxa_atexit@plt+0x100270> │ │ │ │ + beq 1155fc <__cxa_atexit@plt+0x1091c8> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 10c6b0 <__cxa_atexit@plt+0x10027c> │ │ │ │ + bne 115608 <__cxa_atexit@plt+0x1091d4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ - b 10c6b8 <__cxa_atexit@plt+0x100284> │ │ │ │ - ldr r7, [pc, #28] @ 10c6d4 <__cxa_atexit@plt+0x1002a0> │ │ │ │ + b 115610 <__cxa_atexit@plt+0x1091dc> │ │ │ │ + ldr r7, [pc, #28] @ 11562c <__cxa_atexit@plt+0x1091f8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror r0 │ │ │ │ - ldrsheq sp, [sp, #108] @ 0x6c │ │ │ │ - @ instruction: 0x01dddb9c │ │ │ │ - biceq r8, r8, r0, ror #31 │ │ │ │ + @ instruction: 0x01dd479c │ │ │ │ + bicseq r4, sp, r8, ror #24 │ │ │ │ + biceq r0, r8, r8, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10c6fc <__cxa_atexit@plt+0x1002c8> │ │ │ │ + bne 115654 <__cxa_atexit@plt+0x109220> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ - b 10c704 <__cxa_atexit@plt+0x1002d0> │ │ │ │ - ldr r7, [pc, #12] @ 10c710 <__cxa_atexit@plt+0x1002dc> │ │ │ │ + b 11565c <__cxa_atexit@plt+0x109228> │ │ │ │ + ldr r7, [pc, #12] @ 115668 <__cxa_atexit@plt+0x109234> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - bicseq sp, sp, r0, asr fp │ │ │ │ + bicseq r4, sp, ip, lsl ip │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c7b4 <__cxa_atexit@plt+0x100380> │ │ │ │ - ldr lr, [pc, #160] @ 10c7d4 <__cxa_atexit@plt+0x1003a0> │ │ │ │ + bhi 11570c <__cxa_atexit@plt+0x1092d8> │ │ │ │ + ldr lr, [pc, #160] @ 11572c <__cxa_atexit@plt+0x1092f8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ - ldr r1, [pc, #148] @ 10c7d8 <__cxa_atexit@plt+0x1003a4> │ │ │ │ + ldr r1, [pc, #148] @ 115730 <__cxa_atexit@plt+0x1092fc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r2} │ │ │ │ tst r7, #3 │ │ │ │ - beq 10c7a8 <__cxa_atexit@plt+0x100374> │ │ │ │ + beq 115700 <__cxa_atexit@plt+0x1092cc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #24 │ │ │ │ cmp r1, r2 │ │ │ │ - bcc 10c7c0 <__cxa_atexit@plt+0x10038c> │ │ │ │ - ldr lr, [pc, #112] @ 10c7dc <__cxa_atexit@plt+0x1003a8> │ │ │ │ + bcc 115718 <__cxa_atexit@plt+0x1092e4> │ │ │ │ + ldr lr, [pc, #112] @ 115734 <__cxa_atexit@plt+0x109300> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ @@ -262374,24 +271548,24 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #24 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ - bicseq sp, sp, r0, lsr r6 │ │ │ │ - bicseq sp, sp, ip, lsr r9 │ │ │ │ + ldrsbeq r4, [sp, #96] @ 0x60 │ │ │ │ + bicseq r4, sp, r4, lsl sl │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10c83c <__cxa_atexit@plt+0x100408> │ │ │ │ - ldr lr, [pc, #68] @ 10c848 <__cxa_atexit@plt+0x100414> │ │ │ │ + bcc 115794 <__cxa_atexit@plt+0x109360> │ │ │ │ + ldr lr, [pc, #68] @ 1157a0 <__cxa_atexit@plt+0x10936c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ @@ -262402,26 +271576,26 @@ │ │ │ │ str r8, [r3, #20] │ │ │ │ str r7, [r3, #24] │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #24 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq sp, sp, r4, lsr #17 │ │ │ │ + bicseq r4, sp, ip, ror r9 │ │ │ │ andeq r0, r2, pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #24 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10c8a0 <__cxa_atexit@plt+0x10046c> │ │ │ │ - ldr r2, [pc, #60] @ 10c8b0 <__cxa_atexit@plt+0x10047c> │ │ │ │ + bcc 1157f8 <__cxa_atexit@plt+0x1093c4> │ │ │ │ + ldr r2, [pc, #60] @ 115808 <__cxa_atexit@plt+0x1093d4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #56] @ 10c8b4 <__cxa_atexit@plt+0x100480> │ │ │ │ + ldr r1, [pc, #56] @ 11580c <__cxa_atexit@plt+0x1093d8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r0, [r5] │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r7, [r3, #8] │ │ │ │ str r9, [r3, #12] │ │ │ │ str r1, [r3, #16] │ │ │ │ @@ -262429,78 +271603,78 @@ │ │ │ │ sub r7, r6, #2 │ │ │ │ bx r0 │ │ │ │ mov r3, #24 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xfffffea4 │ │ │ │ - bicseq sp, sp, r4, lsr #11 │ │ │ │ - strdeq r8, [r8, #212] @ 0xd4 │ │ │ │ + bicseq r4, sp, r4, asr #12 │ │ │ │ + biceq r0, r8, ip, asr r4 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #4 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c928 <__cxa_atexit@plt+0x1004f4> │ │ │ │ - ldr r2, [pc, #88] @ 10c930 <__cxa_atexit@plt+0x1004fc> │ │ │ │ + bhi 115880 <__cxa_atexit@plt+0x10944c> │ │ │ │ + ldr r2, [pc, #88] @ 115888 <__cxa_atexit@plt+0x109454> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r2, [r3] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 10c900 <__cxa_atexit@plt+0x1004cc> │ │ │ │ + beq 115858 <__cxa_atexit@plt+0x109424> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 10c914 <__cxa_atexit@plt+0x1004e0> │ │ │ │ + bne 11586c <__cxa_atexit@plt+0x109438> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 10c938 <__cxa_atexit@plt+0x100504> │ │ │ │ + ldr r7, [pc, #48] @ 115890 <__cxa_atexit@plt+0x10945c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #24] @ 10c934 <__cxa_atexit@plt+0x100500> │ │ │ │ + ldr r7, [pc, #24] @ 11588c <__cxa_atexit@plt+0x109458> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #2 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, rrx │ │ │ │ - bicseq sp, sp, ip, lsr r9 │ │ │ │ - bicseq sp, sp, r0, ror #8 │ │ │ │ - biceq r8, r8, r0, ror sp │ │ │ │ + bicseq r4, sp, r8, lsl #20 │ │ │ │ + bicseq r4, sp, r0, lsl #10 │ │ │ │ + ldrdeq r0, [r8, #56] @ 0x38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r2, [pc, #36] @ 10c974 <__cxa_atexit@plt+0x100540> │ │ │ │ + ldr r2, [pc, #36] @ 1158cc <__cxa_atexit@plt+0x109498> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ - ldr r3, [pc, #32] @ 10c978 <__cxa_atexit@plt+0x100544> │ │ │ │ + ldr r3, [pc, #32] @ 1158d0 <__cxa_atexit@plt+0x10949c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r3, r3, #2 │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ addeq r3, r2, #1 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq sp, sp, r8, lsl r4 │ │ │ │ - bicseq sp, sp, r0, lsl #18 │ │ │ │ - biceq r8, r8, r0, lsr sp │ │ │ │ + ldrheq r4, [sp, #72] @ 0x48 │ │ │ │ + bicseq r4, sp, ip, asr #19 │ │ │ │ + @ instruction: 0x01c80398 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10c9d4 <__cxa_atexit@plt+0x1005a0> │ │ │ │ + bhi 11592c <__cxa_atexit@plt+0x1094f8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10c9e0 <__cxa_atexit@plt+0x1005ac> │ │ │ │ - ldr r2, [pc, #64] @ 10c9f0 <__cxa_atexit@plt+0x1005bc> │ │ │ │ + bcc 115938 <__cxa_atexit@plt+0x109504> │ │ │ │ + ldr r2, [pc, #64] @ 115948 <__cxa_atexit@plt+0x109514> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #60] @ 10c9f4 <__cxa_atexit@plt+0x1005c0> │ │ │ │ + ldr r1, [pc, #60] @ 11594c <__cxa_atexit@plt+0x109518> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r5, [r7, #12] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ mov r5, r3 │ │ │ │ @@ -262509,55 +271683,55 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff10 │ │ │ │ - ldrheq sp, [sp, #60] @ 0x3c │ │ │ │ - biceq r8, r8, r4, lsl #26 │ │ │ │ + bicseq r4, sp, ip, asr r4 │ │ │ │ + biceq r0, r8, ip, ror #6 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r6 │ │ │ │ sub r8, r5, #24 │ │ │ │ cmp fp, r8 │ │ │ │ - bhi 10cab8 <__cxa_atexit@plt+0x100684> │ │ │ │ + bhi 115a10 <__cxa_atexit@plt+0x1095dc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10cac4 <__cxa_atexit@plt+0x100690> │ │ │ │ - ldr lr, [pc, #168] @ 10cad4 <__cxa_atexit@plt+0x1006a0> │ │ │ │ + bcc 115a1c <__cxa_atexit@plt+0x1095e8> │ │ │ │ + ldr lr, [pc, #168] @ 115a2c <__cxa_atexit@plt+0x1095f8> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #160] @ 10cad8 <__cxa_atexit@plt+0x1006a4> │ │ │ │ + ldr r0, [pc, #160] @ 115a30 <__cxa_atexit@plt+0x1095fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ add r7, r7, #8 │ │ │ │ ldm r7, {r0, r1, r3, r7} │ │ │ │ - ldr r9, [pc, #144] @ 10cadc <__cxa_atexit@plt+0x1006a8> │ │ │ │ + ldr r9, [pc, #144] @ 115a34 <__cxa_atexit@plt+0x109600> │ │ │ │ add r9, pc, r9 │ │ │ │ str lr, [r5, #-24] @ 0xffffffe8 │ │ │ │ str r9, [r2, #4]! │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ add lr, r2, #8 │ │ │ │ stm lr, {r0, r1, r3} │ │ │ │ str r0, [r5, #-12] │ │ │ │ str r3, [r5, #-16] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10ca98 <__cxa_atexit@plt+0x100664> │ │ │ │ + beq 1159f0 <__cxa_atexit@plt+0x1095bc> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10caa4 <__cxa_atexit@plt+0x100670> │ │ │ │ - ldr r5, [pc, #96] @ 10cae0 <__cxa_atexit@plt+0x1006ac> │ │ │ │ + bne 1159fc <__cxa_atexit@plt+0x1095c8> │ │ │ │ + ldr r5, [pc, #96] @ 115a38 <__cxa_atexit@plt+0x109604> │ │ │ │ add r5, pc, r5 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r5, [r8] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10ca98 <__cxa_atexit@plt+0x100664> │ │ │ │ + beq 1159f0 <__cxa_atexit@plt+0x1095bc> │ │ │ │ mov r5, r8 │ │ │ │ - b 10cb44 <__cxa_atexit@plt+0x100710> │ │ │ │ + b 115a9c <__cxa_atexit@plt+0x109668> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r8 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-20] @ 0xffffffec │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ @@ -262566,117 +271740,117 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - bicseq sp, sp, ip, lsr r3 │ │ │ │ + ldrsbeq r4, [sp, #60] @ 0x3c │ │ │ │ @ instruction: 0xfffff8ac │ │ │ │ andeq r0, r0, r0, asr #1 │ │ │ │ - biceq r8, r8, r0, ror #23 │ │ │ │ + biceq r0, r8, r8, asr #4 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10cb18 <__cxa_atexit@plt+0x1006e4> │ │ │ │ - ldr r3, [pc, #48] @ 10cb34 <__cxa_atexit@plt+0x100700> │ │ │ │ + bne 115a70 <__cxa_atexit@plt+0x10963c> │ │ │ │ + ldr r3, [pc, #48] @ 115a8c <__cxa_atexit@plt+0x109658> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10cb2c <__cxa_atexit@plt+0x1006f8> │ │ │ │ - b 10cb44 <__cxa_atexit@plt+0x100710> │ │ │ │ + beq 115a84 <__cxa_atexit@plt+0x109650> │ │ │ │ + b 115a9c <__cxa_atexit@plt+0x109668> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #16 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr r0 │ │ │ │ - biceq r8, r8, ip, lsl #23 │ │ │ │ + strdeq r0, [r8, #20] │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r8, r6, #136 @ 0x88 │ │ │ │ cmp r2, r8 │ │ │ │ - bcc 10ccb0 <__cxa_atexit@plt+0x10087c> │ │ │ │ - ldr r9, [pc, #356] @ 10ccc0 <__cxa_atexit@plt+0x10088c> │ │ │ │ + bcc 115c08 <__cxa_atexit@plt+0x1097d4> │ │ │ │ + ldr r9, [pc, #356] @ 115c18 <__cxa_atexit@plt+0x1097e4> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr r3, [r7, #3] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [r7, #7] │ │ │ │ str r3, [sp] │ │ │ │ ldr ip, [r7, #11] │ │ │ │ ldr sl, [r7, #15] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ str r4, [sp, #8] │ │ │ │ ldr r4, [r5, #12] │ │ │ │ str r9, [r6, #4]! │ │ │ │ - ldr r7, [pc, #312] @ 10ccc4 <__cxa_atexit@plt+0x100890> │ │ │ │ + ldr r7, [pc, #312] @ 115c1c <__cxa_atexit@plt+0x1097e8> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r6, #12] │ │ │ │ str r2, [r6, #8] │ │ │ │ sub r2, r8, #35 @ 0x23 │ │ │ │ str r2, [r6, #128] @ 0x80 │ │ │ │ - ldr r2, [pc, #292] @ 10ccc8 <__cxa_atexit@plt+0x100894> │ │ │ │ + ldr r2, [pc, #292] @ 115c20 <__cxa_atexit@plt+0x1097ec> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #124] @ 0x7c │ │ │ │ - ldr r2, [pc, #284] @ 10cccc <__cxa_atexit@plt+0x100898> │ │ │ │ + ldr r2, [pc, #284] @ 115c24 <__cxa_atexit@plt+0x1097f0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r6, #120] @ 0x78 │ │ │ │ - ldr r2, [pc, #272] @ 10ccd0 <__cxa_atexit@plt+0x10089c> │ │ │ │ + ldr r2, [pc, #272] @ 115c28 <__cxa_atexit@plt+0x1097f4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r6, #116] @ 0x74 │ │ │ │ - ldr r2, [pc, #260] @ 10ccd4 <__cxa_atexit@plt+0x1008a0> │ │ │ │ + ldr r2, [pc, #260] @ 115c2c <__cxa_atexit@plt+0x1097f8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #2 │ │ │ │ str r2, [r6, #108] @ 0x6c │ │ │ │ sub r2, r8, #59 @ 0x3b │ │ │ │ str r2, [r6, #104] @ 0x68 │ │ │ │ - ldr r2, [pc, #240] @ 10ccd8 <__cxa_atexit@plt+0x1008a4> │ │ │ │ + ldr r2, [pc, #240] @ 115c30 <__cxa_atexit@plt+0x1097fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r6, #96] @ 0x60 │ │ │ │ - ldr r2, [pc, #232] @ 10ccdc <__cxa_atexit@plt+0x1008a8> │ │ │ │ + ldr r2, [pc, #232] @ 115c34 <__cxa_atexit@plt+0x109800> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ str r2, [r6, #100] @ 0x64 │ │ │ │ sub r7, r8, #82 @ 0x52 │ │ │ │ - ldr r0, [pc, #216] @ 10cce0 <__cxa_atexit@plt+0x1008ac> │ │ │ │ + ldr r0, [pc, #216] @ 115c38 <__cxa_atexit@plt+0x109804> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #3 │ │ │ │ - ldr r1, [pc, #208] @ 10cce4 <__cxa_atexit@plt+0x1008b0> │ │ │ │ + ldr r1, [pc, #208] @ 115c3c <__cxa_atexit@plt+0x109808> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #204] @ 10cce8 <__cxa_atexit@plt+0x1008b4> │ │ │ │ + ldr r9, [pc, #204] @ 115c40 <__cxa_atexit@plt+0x10980c> │ │ │ │ add r9, pc, r9 │ │ │ │ sub lr, r8, #118 @ 0x76 │ │ │ │ str ip, [r6, #44] @ 0x2c │ │ │ │ str r1, [r6, #48] @ 0x30 │ │ │ │ str lr, [r6, #52] @ 0x34 │ │ │ │ str r4, [r6, #28] │ │ │ │ str sl, [r6, #32] │ │ │ │ mov r3, r6 │ │ │ │ str r9, [r3, #20]! │ │ │ │ str r3, [r6, #112] @ 0x70 │ │ │ │ mov r4, r6 │ │ │ │ - ldr r3, [pc, #160] @ 10ccec <__cxa_atexit@plt+0x1008b8> │ │ │ │ + ldr r3, [pc, #160] @ 115c44 <__cxa_atexit@plt+0x109810> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r4, #36]! @ 0x24 │ │ │ │ mov r3, r6 │ │ │ │ - ldr r1, [pc, #148] @ 10ccf0 <__cxa_atexit@plt+0x1008bc> │ │ │ │ + ldr r1, [pc, #148] @ 115c48 <__cxa_atexit@plt+0x109814> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #56]! @ 0x38 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ str r1, [r6, #64] @ 0x40 │ │ │ │ ldr r1, [sp] │ │ │ │ str r1, [r6, #68] @ 0x44 │ │ │ │ - ldr r1, [pc, #124] @ 10ccf4 <__cxa_atexit@plt+0x1008c0> │ │ │ │ + ldr r1, [pc, #124] @ 115c4c <__cxa_atexit@plt+0x109818> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #72] @ 0x48 │ │ │ │ str r3, [r6, #76] @ 0x4c │ │ │ │ str r0, [r6, #80] @ 0x50 │ │ │ │ str r7, [r6, #84] @ 0x54 │ │ │ │ str r2, [r6, #88] @ 0x58 │ │ │ │ str r4, [r6, #92] @ 0x5c │ │ │ │ @@ -262689,102 +271863,102 @@ │ │ │ │ mov r6, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, #136 @ 0x88 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffff9d0 │ │ │ │ - ldrsheq sp, [sp, #36] @ 0x24 │ │ │ │ - ldrsheq sp, [sp, #24] │ │ │ │ - bicseq sp, sp, r0, lsr #4 │ │ │ │ - ldrsheq sp, [sp, #40] @ 0x28 │ │ │ │ - bicseq sp, sp, ip, lsl #4 │ │ │ │ - bicseq sp, sp, ip, lsr #12 │ │ │ │ - bicseq sp, sp, r4, ror r1 │ │ │ │ - bicseq sp, sp, ip, ror #8 │ │ │ │ + @ instruction: 0x01dd4394 │ │ │ │ + @ instruction: 0x01dd4298 │ │ │ │ + bicseq r4, sp, r0, asr #5 │ │ │ │ + @ instruction: 0x01dd4398 │ │ │ │ + bicseq r4, sp, ip, lsr #5 │ │ │ │ + ldrsheq r4, [sp, #104] @ 0x68 │ │ │ │ + bicseq r4, sp, r4, lsl r2 │ │ │ │ + bicseq r4, sp, r4, asr #10 │ │ │ │ @ instruction: 0xfffffc40 │ │ │ │ @ instruction: 0xfffff980 │ │ │ │ @ instruction: 0xfffffa08 │ │ │ │ @ instruction: 0xfffffd28 │ │ │ │ - bicseq sp, sp, r0, lsl #8 │ │ │ │ + ldrsbeq r4, [sp, #72] @ 0x48 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10cd68 <__cxa_atexit@plt+0x100934> │ │ │ │ - ldr lr, [pc, #92] @ 10cd74 <__cxa_atexit@plt+0x100940> │ │ │ │ + bhi 115cc0 <__cxa_atexit@plt+0x10988c> │ │ │ │ + ldr lr, [pc, #92] @ 115ccc <__cxa_atexit@plt+0x109898> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #80] @ 10cd78 <__cxa_atexit@plt+0x100944> │ │ │ │ + ldr r1, [pc, #80] @ 115cd0 <__cxa_atexit@plt+0x10989c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ ands r3, r7, #3 │ │ │ │ - beq 10cd48 <__cxa_atexit@plt+0x100914> │ │ │ │ + beq 115ca0 <__cxa_atexit@plt+0x10986c> │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10cd54 <__cxa_atexit@plt+0x100920> │ │ │ │ + bne 115cac <__cxa_atexit@plt+0x109878> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - bicseq sp, sp, ip, asr #32 │ │ │ │ + bicseq r4, sp, ip, ror #1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10cd98 <__cxa_atexit@plt+0x100964> │ │ │ │ + bne 115cf0 <__cxa_atexit@plt+0x1098bc> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10ce14 <__cxa_atexit@plt+0x1009e0> │ │ │ │ - ldr lr, [pc, #84] @ 10ce1c <__cxa_atexit@plt+0x1009e8> │ │ │ │ + bhi 115d6c <__cxa_atexit@plt+0x109938> │ │ │ │ + ldr lr, [pc, #84] @ 115d74 <__cxa_atexit@plt+0x109940> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #72] @ 10ce20 <__cxa_atexit@plt+0x1009ec> │ │ │ │ + ldr r1, [pc, #72] @ 115d78 <__cxa_atexit@plt+0x109944> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 10ce04 <__cxa_atexit@plt+0x1009d0> │ │ │ │ + beq 115d5c <__cxa_atexit@plt+0x109928> │ │ │ │ cmp r7, #2 │ │ │ │ ldrne r7, [r5, #-12] │ │ │ │ ldreq r7, [r3, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - @ instruction: 0x01ddcf9c │ │ │ │ + bicseq r4, sp, ip, lsr r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #4 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ addeq r3, r7, #2 │ │ │ │ ldr r7, [r3] │ │ │ │ @@ -262792,70 +271966,70 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10cebc <__cxa_atexit@plt+0x100a88> │ │ │ │ - ldr r2, [pc, #88] @ 10cec4 <__cxa_atexit@plt+0x100a90> │ │ │ │ + bhi 115e14 <__cxa_atexit@plt+0x1099e0> │ │ │ │ + ldr r2, [pc, #88] @ 115e1c <__cxa_atexit@plt+0x1099e8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10cea0 <__cxa_atexit@plt+0x100a6c> │ │ │ │ + beq 115df8 <__cxa_atexit@plt+0x1099c4> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10ceac <__cxa_atexit@plt+0x100a78> │ │ │ │ - ldr r7, [pc, #52] @ 10cec8 <__cxa_atexit@plt+0x100a94> │ │ │ │ + bne 115e04 <__cxa_atexit@plt+0x1099d0> │ │ │ │ + ldr r7, [pc, #52] @ 115e20 <__cxa_atexit@plt+0x1099ec> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - ldrsbeq ip, [sp, #228] @ 0xe4 │ │ │ │ + bicseq r3, sp, r4, ror pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10cef4 <__cxa_atexit@plt+0x100ac0> │ │ │ │ - ldr r7, [pc, #32] @ 10cf08 <__cxa_atexit@plt+0x100ad4> │ │ │ │ + bne 115e4c <__cxa_atexit@plt+0x109a18> │ │ │ │ + ldr r7, [pc, #32] @ 115e60 <__cxa_atexit@plt+0x109a2c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - bicseq ip, sp, r0, lsl #29 │ │ │ │ + bicseq r3, sp, r0, lsr #30 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10cf68 <__cxa_atexit@plt+0x100b34> │ │ │ │ + bhi 115ec0 <__cxa_atexit@plt+0x109a8c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10cf74 <__cxa_atexit@plt+0x100b40> │ │ │ │ - ldr r2, [pc, #72] @ 10cf84 <__cxa_atexit@plt+0x100b50> │ │ │ │ + bcc 115ecc <__cxa_atexit@plt+0x109a98> │ │ │ │ + ldr r2, [pc, #72] @ 115edc <__cxa_atexit@plt+0x109aa8> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 10cf88 <__cxa_atexit@plt+0x100b54> │ │ │ │ + ldr r1, [pc, #68] @ 115ee0 <__cxa_atexit@plt+0x109aac> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -262866,66 +272040,66 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff18 │ │ │ │ - bicseq ip, sp, r0, lsr lr │ │ │ │ - strheq r7, [r8, #252] @ 0xfc │ │ │ │ + ldrsbeq r3, [sp, #224] @ 0xe0 │ │ │ │ + biceq pc, r7, r4, lsr #12 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #24 │ │ │ │ cmp fp, r3 │ │ │ │ ldrhi r0, [r4, #-12] │ │ │ │ - ldrls r8, [pc, #68] @ 10cff0 <__cxa_atexit@plt+0x100bbc> │ │ │ │ + ldrls r8, [pc, #68] @ 115f48 <__cxa_atexit@plt+0x109b14> │ │ │ │ addls r8, pc, r8 │ │ │ │ - ldrls lr, [pc, #64] @ 10cff4 <__cxa_atexit@plt+0x100bc0> │ │ │ │ + ldrls lr, [pc, #64] @ 115f4c <__cxa_atexit@plt+0x109b18> │ │ │ │ addls lr, pc, lr │ │ │ │ ldrls r0, [r7, #8] │ │ │ │ ldrls r2, [r7, #12] │ │ │ │ ldrls r1, [r7, #16] │ │ │ │ - ldrls r9, [pc, #48] @ 10cff8 <__cxa_atexit@plt+0x100bc4> │ │ │ │ + ldrls r9, [pc, #48] @ 115f50 <__cxa_atexit@plt+0x109b1c> │ │ │ │ ldrls r9, [pc, r9] │ │ │ │ strls r8, [r5, #-24] @ 0xffffffe8 │ │ │ │ strls r2, [r5, #-20] @ 0xffffffec │ │ │ │ subls r2, r5, #16 │ │ │ │ stmls r2, {r0, r1, r9} │ │ │ │ strls r7, [r5, #-4] │ │ │ │ - ldrls r0, [pc, #24] @ 10cffc <__cxa_atexit@plt+0x100bc8> │ │ │ │ + ldrls r0, [pc, #24] @ 115f54 <__cxa_atexit@plt+0x109b20> │ │ │ │ ldrls r0, [pc, r0] │ │ │ │ movls r5, r3 │ │ │ │ movls r7, lr │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - strexbeq r7, ip, [r8] │ │ │ │ - bicseq ip, sp, ip, lsr #27 │ │ │ │ - biceq r7, r8, ip, ror #30 │ │ │ │ + biceq pc, r7, r4, lsl #12 │ │ │ │ + bicseq r3, sp, ip, asr #28 │ │ │ │ + ldrdeq pc, [r7, #84] @ 0x54 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10d088 <__cxa_atexit@plt+0x100c54> │ │ │ │ - ldr lr, [pc, #112] @ 10d094 <__cxa_atexit@plt+0x100c60> │ │ │ │ + bcc 115fe0 <__cxa_atexit@plt+0x109bac> │ │ │ │ + ldr lr, [pc, #112] @ 115fec <__cxa_atexit@plt+0x109bb8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r7, #3] │ │ │ │ ldr r9, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldmib r5, {r0, r2} │ │ │ │ ldr r1, [r5, #12] │ │ │ │ - ldr lr, [pc, #76] @ 10d098 <__cxa_atexit@plt+0x100c64> │ │ │ │ + ldr lr, [pc, #76] @ 115ff0 <__cxa_atexit@plt+0x109bbc> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ - ldr r1, [pc, #64] @ 10d09c <__cxa_atexit@plt+0x100c68> │ │ │ │ + ldr r1, [pc, #64] @ 115ff4 <__cxa_atexit@plt+0x109bc0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #16]! │ │ │ │ str ip, [r3, #24] │ │ │ │ str r2, [r3, #28] │ │ │ │ add lr, r3, #32 │ │ │ │ stm lr, {r0, r1, r7, r9, sl} │ │ │ │ @@ -262935,114 +272109,114 @@ │ │ │ │ ldr r0, [r5, #16]! │ │ │ │ bx r0 │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffd8c │ │ │ │ @ instruction: 0xfffffec4 │ │ │ │ - bicseq sp, sp, ip, lsl r0 │ │ │ │ - biceq r8, r8, ip, ror #12 │ │ │ │ + ldrsheq r4, [sp, #4] │ │ │ │ + ldrdeq pc, [r7, #196] @ 0xc4 │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #20 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10d14c <__cxa_atexit@plt+0x100d18> │ │ │ │ + bhi 1160a4 <__cxa_atexit@plt+0x109c70> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #36 @ 0x24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10d154 <__cxa_atexit@plt+0x100d20> │ │ │ │ - ldr lr, [pc, #144] @ 10d168 <__cxa_atexit@plt+0x100d34> │ │ │ │ + bcc 1160ac <__cxa_atexit@plt+0x109c78> │ │ │ │ + ldr lr, [pc, #144] @ 1160c0 <__cxa_atexit@plt+0x109c8c> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r2, #-4] │ │ │ │ - ldr r1, [pc, #136] @ 10d16c <__cxa_atexit@plt+0x100d38> │ │ │ │ + ldr r1, [pc, #136] @ 1160c4 <__cxa_atexit@plt+0x109c90> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r2, #-8] │ │ │ │ add r9, r7, #8 │ │ │ │ ldm r9, {r0, r8, r9} │ │ │ │ ldr r1, [r7, #20] │ │ │ │ ldr r7, [r7, #24] │ │ │ │ - ldr sl, [pc, #112] @ 10d170 <__cxa_atexit@plt+0x100d3c> │ │ │ │ + ldr sl, [pc, #112] @ 1160c8 <__cxa_atexit@plt+0x109c94> │ │ │ │ add sl, pc, sl │ │ │ │ str lr, [r2, #-20] @ 0xffffffec │ │ │ │ str sl, [r3, #4]! │ │ │ │ - ldr lr, [pc, #100] @ 10d174 <__cxa_atexit@plt+0x100d40> │ │ │ │ + ldr lr, [pc, #100] @ 1160cc <__cxa_atexit@plt+0x109c98> │ │ │ │ add lr, pc, lr │ │ │ │ str r3, [r2, #-16] │ │ │ │ str r7, [r3, #8] │ │ │ │ mov r7, r3 │ │ │ │ str lr, [r7, #12]! │ │ │ │ str r7, [r2, #-12] │ │ │ │ str r3, [r3, #20] │ │ │ │ add lr, r3, #24 │ │ │ │ stm lr, {r0, r8, r9} │ │ │ │ tst r1, #3 │ │ │ │ - beq 10d140 <__cxa_atexit@plt+0x100d0c> │ │ │ │ + beq 116098 <__cxa_atexit@plt+0x109c64> │ │ │ │ mov r7, r1 │ │ │ │ - b 10d184 <__cxa_atexit@plt+0x100d50> │ │ │ │ + b 1160dc <__cxa_atexit@plt+0x109ca8> │ │ │ │ ldr r0, [r1] │ │ │ │ mov r7, r1 │ │ │ │ bx r0 │ │ │ │ mov r6, r3 │ │ │ │ - b 10d15c <__cxa_atexit@plt+0x100d28> │ │ │ │ + b 1160b4 <__cxa_atexit@plt+0x109c80> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr #1 │ │ │ │ - @ instruction: 0x01ddcc90 │ │ │ │ + bicseq r3, sp, r0, lsr sp │ │ │ │ @ instruction: 0xffffdfd8 │ │ │ │ @ instruction: 0xfffff8f0 │ │ │ │ - ldrdeq r7, [r8, #208] @ 0xd0 │ │ │ │ + biceq pc, r7, r8, lsr r4 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10d274 <__cxa_atexit@plt+0x100e40> │ │ │ │ - ldr r3, [pc, #264] @ 10d2a0 <__cxa_atexit@plt+0x100e6c> │ │ │ │ + bne 1161cc <__cxa_atexit@plt+0x109d98> │ │ │ │ + ldr r3, [pc, #264] @ 1161f8 <__cxa_atexit@plt+0x109dc4> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10d288 <__cxa_atexit@plt+0x100e54> │ │ │ │ + beq 1161e0 <__cxa_atexit@plt+0x109dac> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #76 @ 0x4c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10d290 <__cxa_atexit@plt+0x100e5c> │ │ │ │ - ldr lr, [pc, #228] @ 10d2a4 <__cxa_atexit@plt+0x100e70> │ │ │ │ + bcc 1161e8 <__cxa_atexit@plt+0x109db4> │ │ │ │ + ldr lr, [pc, #228] @ 1161fc <__cxa_atexit@plt+0x109dc8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r8, [pc, #208] @ 10d2a8 <__cxa_atexit@plt+0x100e74> │ │ │ │ + ldr r8, [pc, #208] @ 116200 <__cxa_atexit@plt+0x109dcc> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r6, #4]! │ │ │ │ sub r1, r3, #35 @ 0x23 │ │ │ │ str r1, [r6, #68] @ 0x44 │ │ │ │ - ldr r1, [pc, #192] @ 10d2ac <__cxa_atexit@plt+0x100e78> │ │ │ │ + ldr r1, [pc, #192] @ 116204 <__cxa_atexit@plt+0x109dd0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r6, #64] @ 0x40 │ │ │ │ - ldr r1, [pc, #184] @ 10d2b0 <__cxa_atexit@plt+0x100e7c> │ │ │ │ + ldr r1, [pc, #184] @ 116208 <__cxa_atexit@plt+0x109dd4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r6, #60] @ 0x3c │ │ │ │ - ldr r1, [pc, #172] @ 10d2b4 <__cxa_atexit@plt+0x100e80> │ │ │ │ + ldr r1, [pc, #172] @ 11620c <__cxa_atexit@plt+0x109dd8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r6, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #160] @ 10d2b8 <__cxa_atexit@plt+0x100e84> │ │ │ │ + ldr r1, [pc, #160] @ 116210 <__cxa_atexit@plt+0x109ddc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ - ldr r2, [pc, #152] @ 10d2bc <__cxa_atexit@plt+0x100e88> │ │ │ │ + ldr r2, [pc, #152] @ 116214 <__cxa_atexit@plt+0x109de0> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr lr, [pc, #144] @ 10d2c0 <__cxa_atexit@plt+0x100e8c> │ │ │ │ + ldr lr, [pc, #144] @ 116218 <__cxa_atexit@plt+0x109de4> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r0, [r6, #8] │ │ │ │ str r7, [r6, #12] │ │ │ │ mov r0, r6 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str ip, [r6, #24] │ │ │ │ @@ -263067,57 +272241,57 @@ │ │ │ │ mov r6, #76 @ 0x4c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, lsr r1 │ │ │ │ @ instruction: 0xfffffb3c │ │ │ │ @ instruction: 0xfffffdbc │ │ │ │ - ldrheq ip, [sp, #176] @ 0xb0 │ │ │ │ - ldrsbeq ip, [sp, #184] @ 0xb8 │ │ │ │ - ldrheq ip, [sp, #192] @ 0xc0 │ │ │ │ - bicseq ip, sp, r4, asr #23 │ │ │ │ - bicseq ip, sp, r4, asr #22 │ │ │ │ - bicseq ip, sp, r4, ror #31 │ │ │ │ - biceq r7, r8, r4, lsl #25 │ │ │ │ + bicseq r3, sp, r0, asr ip │ │ │ │ + bicseq r3, sp, r8, ror ip │ │ │ │ + bicseq r3, sp, r0, asr sp │ │ │ │ + bicseq r3, sp, r4, ror #24 │ │ │ │ + bicseq r3, sp, r4, ror #23 │ │ │ │ + ldrheq r4, [sp] │ │ │ │ + biceq pc, r7, ip, ror #5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #76 @ 0x4c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10d39c <__cxa_atexit@plt+0x100f68> │ │ │ │ - ldr lr, [pc, #188] @ 10d3a8 <__cxa_atexit@plt+0x100f74> │ │ │ │ + bcc 1162f4 <__cxa_atexit@plt+0x109ec0> │ │ │ │ + ldr lr, [pc, #188] @ 116300 <__cxa_atexit@plt+0x109ecc> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r7, [r7, #15] │ │ │ │ - ldr r8, [pc, #168] @ 10d3ac <__cxa_atexit@plt+0x100f78> │ │ │ │ + ldr r8, [pc, #168] @ 116304 <__cxa_atexit@plt+0x109ed0> │ │ │ │ add r8, pc, r8 │ │ │ │ str lr, [r3, #4]! │ │ │ │ sub r1, r6, #35 @ 0x23 │ │ │ │ str r1, [r3, #68] @ 0x44 │ │ │ │ - ldr r1, [pc, #152] @ 10d3b0 <__cxa_atexit@plt+0x100f7c> │ │ │ │ + ldr r1, [pc, #152] @ 116308 <__cxa_atexit@plt+0x109ed4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r3, #64] @ 0x40 │ │ │ │ - ldr r1, [pc, #144] @ 10d3b4 <__cxa_atexit@plt+0x100f80> │ │ │ │ + ldr r1, [pc, #144] @ 11630c <__cxa_atexit@plt+0x109ed8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #60] @ 0x3c │ │ │ │ - ldr r1, [pc, #132] @ 10d3b8 <__cxa_atexit@plt+0x100f84> │ │ │ │ + ldr r1, [pc, #132] @ 116310 <__cxa_atexit@plt+0x109edc> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #1 │ │ │ │ str r1, [r3, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #120] @ 10d3bc <__cxa_atexit@plt+0x100f88> │ │ │ │ + ldr r1, [pc, #120] @ 116314 <__cxa_atexit@plt+0x109ee0> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ add r1, r1, #2 │ │ │ │ - ldr r2, [pc, #112] @ 10d3c0 <__cxa_atexit@plt+0x100f8c> │ │ │ │ + ldr r2, [pc, #112] @ 116318 <__cxa_atexit@plt+0x109ee4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ - ldr lr, [pc, #104] @ 10d3c4 <__cxa_atexit@plt+0x100f90> │ │ │ │ + ldr lr, [pc, #104] @ 11631c <__cxa_atexit@plt+0x109ee8> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr r0, [r5, #4] │ │ │ │ str r0, [r3, #8] │ │ │ │ str r7, [r3, #12] │ │ │ │ mov r0, r3 │ │ │ │ str r8, [r0, #16]! │ │ │ │ str ip, [r3, #24] │ │ │ │ @@ -263132,60 +272306,60 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ bx r0 │ │ │ │ mov r3, #76 @ 0x4c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa10 │ │ │ │ @ instruction: 0xfffffc90 │ │ │ │ - bicseq ip, sp, r4, lsl #21 │ │ │ │ - bicseq ip, sp, ip, lsr #21 │ │ │ │ - bicseq ip, sp, r4, lsl #23 │ │ │ │ - @ instruction: 0x01ddca98 │ │ │ │ - bicseq ip, sp, r8, lsl sl │ │ │ │ - ldrheq ip, [sp, #232] @ 0xe8 │ │ │ │ + bicseq r3, sp, r4, lsr #22 │ │ │ │ + bicseq r3, sp, ip, asr #22 │ │ │ │ + bicseq r3, sp, r4, lsr #24 │ │ │ │ + bicseq r3, sp, r8, lsr fp │ │ │ │ + ldrheq r3, [sp, #168] @ 0xa8 │ │ │ │ + bicseq r3, sp, r4, lsl #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10d3f8 <__cxa_atexit@plt+0x100fc4> │ │ │ │ + bhi 116350 <__cxa_atexit@plt+0x109f1c> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ - ldr r2, [pc, #20] @ 10d400 <__cxa_atexit@plt+0x100fcc> │ │ │ │ + ldr r2, [pc, #20] @ 116358 <__cxa_atexit@plt+0x109f24> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, sp, r8, lsl #19 │ │ │ │ + bicseq r3, sp, r8, lsr #20 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10d4a4 <__cxa_atexit@plt+0x101070> │ │ │ │ - ldr r2, [pc, #160] @ 10d4c4 <__cxa_atexit@plt+0x101090> │ │ │ │ + bhi 1163fc <__cxa_atexit@plt+0x109fc8> │ │ │ │ + ldr r2, [pc, #160] @ 11641c <__cxa_atexit@plt+0x109fe8> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r7, #3] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq 10d494 <__cxa_atexit@plt+0x101060> │ │ │ │ + beq 1163ec <__cxa_atexit@plt+0x109fb8> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #40 @ 0x28 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 10d4ac <__cxa_atexit@plt+0x101078> │ │ │ │ - ldr lr, [pc, #124] @ 10d4c8 <__cxa_atexit@plt+0x101094> │ │ │ │ + bcc 116404 <__cxa_atexit@plt+0x109fd0> │ │ │ │ + ldr lr, [pc, #124] @ 116420 <__cxa_atexit@plt+0x109fec> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #3] │ │ │ │ add r9, r8, #7 │ │ │ │ ldm r9, {r1, r7, r9} │ │ │ │ ldr r8, [r8, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ - ldr lr, [pc, #96] @ 10d4cc <__cxa_atexit@plt+0x101098> │ │ │ │ + ldr lr, [pc, #96] @ 116424 <__cxa_atexit@plt+0x109ff0> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ add lr, r6, #24 │ │ │ │ stm lr, {r1, r7, r9} │ │ │ │ @@ -263203,32 +272377,32 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ - ldrheq ip, [sp, #216] @ 0xd8 │ │ │ │ + bicseq r3, sp, r4, lsl #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10d540 <__cxa_atexit@plt+0x10110c> │ │ │ │ - ldr lr, [pc, #88] @ 10d54c <__cxa_atexit@plt+0x101118> │ │ │ │ + bcc 116498 <__cxa_atexit@plt+0x10a064> │ │ │ │ + ldr lr, [pc, #88] @ 1164a4 <__cxa_atexit@plt+0x10a070> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #56] @ 10d550 <__cxa_atexit@plt+0x10111c> │ │ │ │ + ldr lr, [pc, #56] @ 1164a8 <__cxa_atexit@plt+0x10a074> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r9, [r3, #28] │ │ │ │ @@ -263236,259 +272410,259 @@ │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffed8 │ │ │ │ - bicseq ip, sp, ip, lsl #26 │ │ │ │ + ldrsbeq r3, [sp, #216] @ 0xd8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10d594 <__cxa_atexit@plt+0x101160> │ │ │ │ - ldr r2, [pc, #44] @ 10d59c <__cxa_atexit@plt+0x101168> │ │ │ │ + bhi 1164ec <__cxa_atexit@plt+0x10a0b8> │ │ │ │ + ldr r2, [pc, #44] @ 1164f4 <__cxa_atexit@plt+0x10a0c0> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #36] @ 10d5a0 <__cxa_atexit@plt+0x10116c> │ │ │ │ + ldr r1, [pc, #36] @ 1164f8 <__cxa_atexit@plt+0x10a0c4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, lsr r0 │ │ │ │ - ldrsheq ip, [sp, #120] @ 0x78 │ │ │ │ + @ instruction: 0x01dd3898 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #8 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10d5d8 <__cxa_atexit@plt+0x1011a4> │ │ │ │ - ldr r2, [pc, #28] @ 10d5e4 <__cxa_atexit@plt+0x1011b0> │ │ │ │ + bcc 116530 <__cxa_atexit@plt+0x10a0fc> │ │ │ │ + ldr r2, [pc, #28] @ 11653c <__cxa_atexit@plt+0x10a108> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmib r3, {r2, r7} │ │ │ │ ldr r0, [r5, #4]! │ │ │ │ sub r7, r6, #3 │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5f0 <__cxa_atexit@plt+0x1be31bc> │ │ │ │ - bicseq ip, sp, r0, lsl #16 │ │ │ │ - strdeq r7, [r8, #236] @ 0xec │ │ │ │ + bicseq r3, sp, r0, lsr #17 │ │ │ │ + biceq pc, r7, r4, ror #10 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10d630 <__cxa_atexit@plt+0x1011fc> │ │ │ │ + bhi 116588 <__cxa_atexit@plt+0x10a154> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #56] @ 10d648 <__cxa_atexit@plt+0x101214> │ │ │ │ + ldr r1, [pc, #56] @ 1165a0 <__cxa_atexit@plt+0x10a16c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ sub r7, r5, #28 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10d638 <__cxa_atexit@plt+0x101204> │ │ │ │ + bhi 116590 <__cxa_atexit@plt+0x10a15c> │ │ │ │ str r2, [r5, #-16]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 10d768 <__cxa_atexit@plt+0x101334> │ │ │ │ + b 1166c0 <__cxa_atexit@plt+0x10a28c> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq ip, sp, r4, ror #14 │ │ │ │ - stlexbeq r7, r8, [r8] │ │ │ │ + bicseq r3, sp, r4, lsl #16 │ │ │ │ + biceq pc, r7, r0, lsl #10 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10d6d0 <__cxa_atexit@plt+0x10129c> │ │ │ │ - ldr r2, [pc, #108] @ 10d6d8 <__cxa_atexit@plt+0x1012a4> │ │ │ │ + bhi 116628 <__cxa_atexit@plt+0x10a1f4> │ │ │ │ + ldr r2, [pc, #108] @ 116630 <__cxa_atexit@plt+0x10a1fc> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ 10d6dc <__cxa_atexit@plt+0x1012a8> │ │ │ │ + ldr r1, [pc, #100] @ 116634 <__cxa_atexit@plt+0x10a200> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 10d6a4 <__cxa_atexit@plt+0x101270> │ │ │ │ + beq 1165fc <__cxa_atexit@plt+0x10a1c8> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 10d6b8 <__cxa_atexit@plt+0x101284> │ │ │ │ + bne 116610 <__cxa_atexit@plt+0x10a1dc> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 10d6e0 <__cxa_atexit@plt+0x1012ac> │ │ │ │ + ldr r7, [pc, #32] @ 116638 <__cxa_atexit@plt+0x10a204> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ 10d6e4 <__cxa_atexit@plt+0x1012b0> │ │ │ │ + ldr r0, [pc, #24] @ 11663c <__cxa_atexit@plt+0x10a208> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - ldrsheq ip, [sp, #108] @ 0x6c │ │ │ │ - biceq r7, r8, ip, lsr #28 │ │ │ │ - biceq r7, r8, r0, lsr #28 │ │ │ │ - strdeq r7, [r8, #220] @ 0xdc │ │ │ │ + @ instruction: 0x01dd379c │ │ │ │ + @ instruction: 0x01c7f494 │ │ │ │ + biceq pc, r7, r8, lsl #9 │ │ │ │ + biceq pc, r7, r4, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10d714 <__cxa_atexit@plt+0x1012e0> │ │ │ │ + bne 11666c <__cxa_atexit@plt+0x10a238> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10d72c <__cxa_atexit@plt+0x1012f8> │ │ │ │ + ldr r7, [pc, #16] @ 116684 <__cxa_atexit@plt+0x10a250> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 10d730 <__cxa_atexit@plt+0x1012fc> │ │ │ │ + ldr r0, [pc, #8] @ 116688 <__cxa_atexit@plt+0x10a254> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - ldrdeq r7, [r8, #208] @ 0xd0 │ │ │ │ - biceq r7, r8, r4, asr #27 │ │ │ │ - biceq r7, r8, ip, lsr #27 │ │ │ │ + biceq pc, r7, r8, lsr r4 @ │ │ │ │ + biceq pc, r7, ip, lsr #8 │ │ │ │ + biceq pc, r7, r4, lsl r4 @ │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10d760 <__cxa_atexit@plt+0x10132c> │ │ │ │ + bhi 1166b8 <__cxa_atexit@plt+0x10a284> │ │ │ │ str r7, [r5, #-8]! │ │ │ │ str r8, [r5, #4] │ │ │ │ mov r7, fp │ │ │ │ - b 10d768 <__cxa_atexit@plt+0x101334> │ │ │ │ + b 1166c0 <__cxa_atexit@plt+0x10a28c> │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov fp, r7 │ │ │ │ ldr r7, [r5] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ - ldr r2, [pc, #128] @ 10d800 <__cxa_atexit@plt+0x1013cc> │ │ │ │ + ldr r2, [pc, #128] @ 116758 <__cxa_atexit@plt+0x10a324> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #4] │ │ │ │ mov r7, r5 │ │ │ │ str r2, [r7, #-4]! │ │ │ │ ands r2, r3, #3 │ │ │ │ - beq 10d7d4 <__cxa_atexit@plt+0x1013a0> │ │ │ │ + beq 11672c <__cxa_atexit@plt+0x10a2f8> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10d7e4 <__cxa_atexit@plt+0x1013b0> │ │ │ │ - ldr r2, [pc, #96] @ 10d804 <__cxa_atexit@plt+0x1013d0> │ │ │ │ + bne 11673c <__cxa_atexit@plt+0x10a308> │ │ │ │ + ldr r2, [pc, #96] @ 11675c <__cxa_atexit@plt+0x10a328> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r7, [r3, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ str r2, [r5, #-12]! │ │ │ │ stmib r5, {r3, r7} │ │ │ │ tst r7, #3 │ │ │ │ - beq 10d7f8 <__cxa_atexit@plt+0x1013c4> │ │ │ │ - ldr r3, [pc, #68] @ 10d808 <__cxa_atexit@plt+0x1013d4> │ │ │ │ + beq 116750 <__cxa_atexit@plt+0x10a31c> │ │ │ │ + ldr r3, [pc, #68] @ 116760 <__cxa_atexit@plt+0x10a32c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r7 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 10d80c <__cxa_atexit@plt+0x1013d8> │ │ │ │ + ldr r7, [pc, #32] @ 116764 <__cxa_atexit@plt+0x10a330> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ muleq r0, r8, r0 │ │ │ │ strdeq r0, [r0], -r0 @ │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - bicseq ip, sp, ip, ror r5 │ │ │ │ - ldrdeq r7, [r8, #196] @ 0xc4 │ │ │ │ + bicseq r3, sp, ip, lsl r6 │ │ │ │ + biceq pc, r7, ip, lsr r3 @ │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10d864 <__cxa_atexit@plt+0x101430> │ │ │ │ + bne 1167bc <__cxa_atexit@plt+0x10a388> │ │ │ │ mov r3, r7 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ ldr r3, [r3, #6] │ │ │ │ - ldr r2, [pc, #68] @ 10d880 <__cxa_atexit@plt+0x10144c> │ │ │ │ + ldr r2, [pc, #68] @ 1167d8 <__cxa_atexit@plt+0x10a3a4> │ │ │ │ add r2, pc, r2 │ │ │ │ stmda r5, {r3, r7} │ │ │ │ str r2, [r5, #-8]! │ │ │ │ tst r7, #3 │ │ │ │ - beq 10d878 <__cxa_atexit@plt+0x101444> │ │ │ │ - ldr r3, [pc, #48] @ 10d884 <__cxa_atexit@plt+0x101450> │ │ │ │ + beq 1167d0 <__cxa_atexit@plt+0x10a39c> │ │ │ │ + ldr r3, [pc, #48] @ 1167dc <__cxa_atexit@plt+0x10a3a8> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ - ldr r7, [pc, #28] @ 10d888 <__cxa_atexit@plt+0x101454> │ │ │ │ + ldr r7, [pc, #28] @ 1167e0 <__cxa_atexit@plt+0x10a3ac> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ - ldrsheq ip, [sp, #76] @ 0x4c │ │ │ │ - biceq r7, r8, r8, asr ip │ │ │ │ + @ instruction: 0x01dd359c │ │ │ │ + biceq pc, r7, r0, asr #5 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #16] @ 10d8b0 <__cxa_atexit@plt+0x10147c> │ │ │ │ + ldr r3, [pc, #16] @ 116808 <__cxa_atexit@plt+0x10a3d4> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ mov r8, r7 │ │ │ │ mov r9, #0 │ │ │ │ b 193d09c <__cxa_atexit@plt+0x1930c68> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ - biceq r7, r8, r0, lsr ip │ │ │ │ + @ instruction: 0x01c7f298 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ - ldr r3, [pc, #176] @ 10d97c <__cxa_atexit@plt+0x101548> │ │ │ │ + ldr r3, [pc, #176] @ 1168d4 <__cxa_atexit@plt+0x10a4a0> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ str r3, [r5] │ │ │ │ str r2, [r5, #16] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10d954 <__cxa_atexit@plt+0x101520> │ │ │ │ + beq 1168ac <__cxa_atexit@plt+0x10a478> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10d96c <__cxa_atexit@plt+0x101538> │ │ │ │ + bcc 1168c4 <__cxa_atexit@plt+0x10a490> │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r5, #4] │ │ │ │ cmp r2, r1 │ │ │ │ - bne 10d95c <__cxa_atexit@plt+0x101528> │ │ │ │ - ldr r2, [pc, #120] @ 10d980 <__cxa_atexit@plt+0x10154c> │ │ │ │ + bne 1168b4 <__cxa_atexit@plt+0x10a480> │ │ │ │ + ldr r2, [pc, #120] @ 1168d8 <__cxa_atexit@plt+0x10a4a4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #116] @ 10d984 <__cxa_atexit@plt+0x101550> │ │ │ │ + ldr lr, [pc, #116] @ 1168dc <__cxa_atexit@plt+0x10a4a8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr r8, [pc, #96] @ 10d988 <__cxa_atexit@plt+0x101554> │ │ │ │ + ldr r8, [pc, #96] @ 1168e0 <__cxa_atexit@plt+0x10a4ac> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r0, r6 │ │ │ │ str lr, [r0, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r1, [r6, #12] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r8, [r6, #28] │ │ │ │ @@ -263498,45 +272672,45 @@ │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ str r7, [r5, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r7, fp │ │ │ │ - b 10d768 <__cxa_atexit@plt+0x101334> │ │ │ │ + b 1166c0 <__cxa_atexit@plt+0x10a28c> │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r8, asr #1 │ │ │ │ @ instruction: 0xfffffce8 │ │ │ │ @ instruction: 0xfffffd44 │ │ │ │ - bicseq ip, sp, r4, ror r4 │ │ │ │ - biceq r7, r8, r8, asr fp │ │ │ │ + bicseq r3, sp, r4, lsl r5 │ │ │ │ + biceq pc, r7, r0, asr #3 │ │ │ │ andeq r0, r0, r4, lsl #2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10da24 <__cxa_atexit@plt+0x1015f0> │ │ │ │ + bcc 11697c <__cxa_atexit@plt+0x10a548> │ │ │ │ ldr r2, [r5, #4] │ │ │ │ ldr r1, [r5, #16] │ │ │ │ ldr r7, [r7, #3] │ │ │ │ cmp r1, r7 │ │ │ │ - bne 10da10 <__cxa_atexit@plt+0x1015dc> │ │ │ │ - ldr r7, [pc, #104] @ 10da30 <__cxa_atexit@plt+0x1015fc> │ │ │ │ + bne 116968 <__cxa_atexit@plt+0x10a534> │ │ │ │ + ldr r7, [pc, #104] @ 116988 <__cxa_atexit@plt+0x10a554> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #100] @ 10da34 <__cxa_atexit@plt+0x101600> │ │ │ │ + ldr lr, [pc, #100] @ 11698c <__cxa_atexit@plt+0x10a558> │ │ │ │ add lr, pc, lr │ │ │ │ ldr ip, [r5, #20]! │ │ │ │ str r7, [r3, #4]! │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ ldr r1, [r5, #-8] │ │ │ │ - ldr r8, [pc, #80] @ 10da38 <__cxa_atexit@plt+0x101604> │ │ │ │ + ldr r8, [pc, #80] @ 116990 <__cxa_atexit@plt+0x10a55c> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r0, r3 │ │ │ │ str lr, [r0, #16]! │ │ │ │ str r2, [r3, #8] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r7, [r3, #24] │ │ │ │ str r8, [r3, #28] │ │ │ │ @@ -263544,225 +272718,225 @@ │ │ │ │ str r3, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #6 │ │ │ │ bx ip │ │ │ │ str r2, [r5, #16] │ │ │ │ add r5, r5, #12 │ │ │ │ mov r6, r3 │ │ │ │ mov r7, fp │ │ │ │ - b 10d768 <__cxa_atexit@plt+0x101334> │ │ │ │ + b 1166c0 <__cxa_atexit@plt+0x10a28c> │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc28 │ │ │ │ @ instruction: 0xfffffc84 │ │ │ │ - ldrheq ip, [sp, #52] @ 0x34 │ │ │ │ - biceq r7, r8, r4, lsr #24 │ │ │ │ + bicseq r3, sp, r4, asr r4 │ │ │ │ + biceq pc, r7, ip, lsl #5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r2, r6 │ │ │ │ sub r3, r5, #16 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10dae4 <__cxa_atexit@plt+0x1016b0> │ │ │ │ + bhi 116a3c <__cxa_atexit@plt+0x10a608> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r2, #20 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10daf0 <__cxa_atexit@plt+0x1016bc> │ │ │ │ - ldr r1, [pc, #164] @ 10db14 <__cxa_atexit@plt+0x1016e0> │ │ │ │ + bcc 116a48 <__cxa_atexit@plt+0x10a614> │ │ │ │ + ldr r1, [pc, #164] @ 116a6c <__cxa_atexit@plt+0x10a638> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r9, [pc, #160] @ 10db18 <__cxa_atexit@plt+0x1016e4> │ │ │ │ + ldr r9, [pc, #160] @ 116a70 <__cxa_atexit@plt+0x10a63c> │ │ │ │ add r9, pc, r9 │ │ │ │ - ldr lr, [pc, #156] @ 10db1c <__cxa_atexit@plt+0x1016e8> │ │ │ │ + ldr lr, [pc, #156] @ 116a74 <__cxa_atexit@plt+0x10a640> │ │ │ │ add lr, pc, lr │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r0, [pc, #148] @ 10db20 <__cxa_atexit@plt+0x1016ec> │ │ │ │ + ldr r0, [pc, #148] @ 116a78 <__cxa_atexit@plt+0x10a644> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r5, #-8] │ │ │ │ sub r0, r6, #3 │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r0, [r5, #-12] │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r9, [r2, #4]! │ │ │ │ str r8, [r2, #8] │ │ │ │ str lr, [r2, #12] │ │ │ │ str r2, [r2, #16] │ │ │ │ sub r7, r5, #24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10db00 <__cxa_atexit@plt+0x1016cc> │ │ │ │ - ldr r7, [pc, #96] @ 10db24 <__cxa_atexit@plt+0x1016f0> │ │ │ │ + bhi 116a58 <__cxa_atexit@plt+0x10a624> │ │ │ │ + ldr r7, [pc, #96] @ 116a7c <__cxa_atexit@plt+0x10a648> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-20]! @ 0xffffffec │ │ │ │ tst r8, #3 │ │ │ │ - beq 10dad8 <__cxa_atexit@plt+0x1016a4> │ │ │ │ + beq 116a30 <__cxa_atexit@plt+0x10a5fc> │ │ │ │ mov r7, r8 │ │ │ │ - b 10aabc <__cxa_atexit@plt+0xfe688> │ │ │ │ + b 113a14 <__cxa_atexit@plt+0x1075e0> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 10db28 <__cxa_atexit@plt+0x1016f4> │ │ │ │ + ldr r7, [pc, #32] @ 116a80 <__cxa_atexit@plt+0x10a64c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, asr #1 │ │ │ │ @ instruction: 0xfffffae0 │ │ │ │ @ instruction: 0xfffffcc0 │ │ │ │ - bicseq ip, sp, r8, ror #5 │ │ │ │ + bicseq r3, sp, r8, lsl #7 │ │ │ │ @ instruction: 0xffffcff4 │ │ │ │ - biceq r7, r8, r0, lsl sl │ │ │ │ - strheq r7, [r8, #152] @ 0x98 │ │ │ │ + biceq pc, r7, r8, ror r0 @ │ │ │ │ + biceq pc, r7, r0, lsr #32 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 10db58 <__cxa_atexit@plt+0x101724> │ │ │ │ + ldr r3, [pc, #24] @ 116ab0 <__cxa_atexit@plt+0x10a67c> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 10db5c <__cxa_atexit@plt+0x101728> │ │ │ │ + ldr r3, [pc, #16] @ 116ab4 <__cxa_atexit@plt+0x10a680> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1669a9c <__cxa_atexit@plt+0x165d668> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - bicseq ip, sp, r0, lsl r7 │ │ │ │ - biceq r7, r8, r4, lsl #19 │ │ │ │ + ldrsbeq r3, [sp, #124] @ 0x7c │ │ │ │ + biceq lr, r7, ip, ror #31 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #24] @ 10db8c <__cxa_atexit@plt+0x101758> │ │ │ │ + ldr r3, [pc, #24] @ 116ae4 <__cxa_atexit@plt+0x10a6b0> │ │ │ │ add r3, pc, r3 │ │ │ │ str r3, [r5] │ │ │ │ - ldr r3, [pc, #16] @ 10db90 <__cxa_atexit@plt+0x10175c> │ │ │ │ + ldr r3, [pc, #16] @ 116ae8 <__cxa_atexit@plt+0x10a6b4> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #2 │ │ │ │ mov r9, r7 │ │ │ │ b 1666bac <__cxa_atexit@plt+0x165a778> │ │ │ │ andeq r0, r0, r8, lsr #32 │ │ │ │ - @ instruction: 0x01ddc390 │ │ │ │ - biceq r7, r8, r0, asr r9 │ │ │ │ + bicseq r3, sp, r0, lsr r4 │ │ │ │ + strheq lr, [r7, #248] @ 0xf8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10dbc0 <__cxa_atexit@plt+0x10178c> │ │ │ │ + bhi 116b18 <__cxa_atexit@plt+0x10a6e4> │ │ │ │ stm r5, {r7, r8} │ │ │ │ mov r7, fp │ │ │ │ - b 10d768 <__cxa_atexit@plt+0x101334> │ │ │ │ + b 1166c0 <__cxa_atexit@plt+0x10a28c> │ │ │ │ add r5, r5, #8 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ - biceq r7, r8, r4, lsl #21 │ │ │ │ + biceq pc, r7, ip, ror #1 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10dc04 <__cxa_atexit@plt+0x1017d0> │ │ │ │ + bhi 116b5c <__cxa_atexit@plt+0x10a728> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 10dc0c <__cxa_atexit@plt+0x1017d8> │ │ │ │ + ldr r1, [pc, #24] @ 116b64 <__cxa_atexit@plt+0x10a730> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 10df3c <__cxa_atexit@plt+0x101b08> │ │ │ │ + b 116e94 <__cxa_atexit@plt+0x10aa60> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, sp, r0, lsl #3 │ │ │ │ - biceq r7, r8, r4, ror #17 │ │ │ │ + bicseq r3, sp, r0, lsr #4 │ │ │ │ + biceq lr, r7, ip, asr #30 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10dc44 <__cxa_atexit@plt+0x101810> │ │ │ │ + bhi 116b9c <__cxa_atexit@plt+0x10a768> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r2, [pc, #24] @ 10dc4c <__cxa_atexit@plt+0x101818> │ │ │ │ + ldr r2, [pc, #24] @ 116ba4 <__cxa_atexit@plt+0x10a770> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ ldr r8, [r7, #8] │ │ │ │ str r2, [r5, #-8] │ │ │ │ mov r5, r3 │ │ │ │ - b d30a8 <__cxa_atexit@plt+0xc6c74> │ │ │ │ + b dc000 <__cxa_atexit@plt+0xcfbcc> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq ip, sp, r0, asr #2 │ │ │ │ - strheq r7, [r8, #128] @ 0x80 │ │ │ │ + bicseq r3, sp, r0, ror #3 │ │ │ │ + biceq lr, r7, r8, lsl pc │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10dcb0 <__cxa_atexit@plt+0x10187c> │ │ │ │ + bhi 116c08 <__cxa_atexit@plt+0x10a7d4> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10dcbc <__cxa_atexit@plt+0x101888> │ │ │ │ - ldr r2, [pc, #72] @ 10dccc <__cxa_atexit@plt+0x101898> │ │ │ │ + bcc 116c14 <__cxa_atexit@plt+0x10a7e0> │ │ │ │ + ldr r2, [pc, #72] @ 116c24 <__cxa_atexit@plt+0x10a7f0> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 10dcd0 <__cxa_atexit@plt+0x10189c> │ │ │ │ + ldr r1, [pc, #68] @ 116c28 <__cxa_atexit@plt+0x10a7f4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ - ldr r5, [pc, #48] @ 10dcd4 <__cxa_atexit@plt+0x1018a0> │ │ │ │ + ldr r5, [pc, #48] @ 116c2c <__cxa_atexit@plt+0x10a7f8> │ │ │ │ ldr r5, [pc, r5] │ │ │ │ add r8, r5, #2 │ │ │ │ mov r5, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - bicseq ip, sp, r8, ror #1 │ │ │ │ - ldrsheq ip, [sp, #52] @ 0x34 │ │ │ │ - biceq r7, r8, r8, ror r9 │ │ │ │ + bicseq r3, sp, r8, lsl #3 │ │ │ │ + bicseq r3, sp, ip, asr #9 │ │ │ │ + biceq lr, r7, r0, ror #31 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r2, r7 │ │ │ │ mov r9, r6 │ │ │ │ sub r7, r5, #36 @ 0x24 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10ddb8 <__cxa_atexit@plt+0x101984> │ │ │ │ - ldr r6, [pc, #216] @ 10ddd8 <__cxa_atexit@plt+0x1019a4> │ │ │ │ + bhi 116d10 <__cxa_atexit@plt+0x10a8dc> │ │ │ │ + ldr r6, [pc, #216] @ 116d30 <__cxa_atexit@plt+0x10a8fc> │ │ │ │ add r6, pc, r6 │ │ │ │ ldr r1, [r2, #8] │ │ │ │ ldr r7, [r2, #12] │ │ │ │ mov r3, r5 │ │ │ │ str r6, [r3, #-16]! │ │ │ │ - ldr r6, [pc, #196] @ 10dddc <__cxa_atexit@plt+0x1019a8> │ │ │ │ + ldr r6, [pc, #196] @ 116d34 <__cxa_atexit@plt+0x10a900> │ │ │ │ ldr r6, [pc, r6] │ │ │ │ stmib r3, {r1, r6} │ │ │ │ str r2, [r3, #12] │ │ │ │ ands r6, r7, #3 │ │ │ │ - beq 10dd40 <__cxa_atexit@plt+0x10190c> │ │ │ │ + beq 116c98 <__cxa_atexit@plt+0x10a864> │ │ │ │ cmp r6, #2 │ │ │ │ - bne 10dd50 <__cxa_atexit@plt+0x10191c> │ │ │ │ + bne 116ca8 <__cxa_atexit@plt+0x10a874> │ │ │ │ ldr r0, [r5, #-8]! │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10ddc8 <__cxa_atexit@plt+0x101994> │ │ │ │ - ldr r8, [pc, #120] @ 10dde0 <__cxa_atexit@plt+0x1019ac> │ │ │ │ + bcc 116d20 <__cxa_atexit@plt+0x10a8ec> │ │ │ │ + ldr r8, [pc, #120] @ 116d38 <__cxa_atexit@plt+0x10a904> │ │ │ │ add r8, pc, r8 │ │ │ │ - ldr lr, [pc, #116] @ 10dde4 <__cxa_atexit@plt+0x1019b0> │ │ │ │ + ldr lr, [pc, #116] @ 116d3c <__cxa_atexit@plt+0x10a908> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r0, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ ldr r3, [r7, #19] │ │ │ │ str r8, [r5, #-36]! @ 0xffffffdc │ │ │ │ ldr r2, [r7, #23] │ │ │ │ @@ -263770,88 +272944,88 @@ │ │ │ │ str r0, [r9, #8] │ │ │ │ str r1, [r5, #20] │ │ │ │ str r2, [r5, #16] │ │ │ │ str r3, [r5, #12] │ │ │ │ stmib r5, {r0, sl} │ │ │ │ ldr sl, [r5, #24] │ │ │ │ str r7, [r5, #24] │ │ │ │ - ldr r3, [pc, #56] @ 10dde8 <__cxa_atexit@plt+0x1019b4> │ │ │ │ + ldr r3, [pc, #56] @ 116d40 <__cxa_atexit@plt+0x10a90c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, r9 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ mov r5, #12 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - bicseq ip, sp, ip, asr r0 │ │ │ │ + ldrsheq r3, [sp, #12] │ │ │ │ andeq r0, r0, ip, lsr r1 │ │ │ │ @ instruction: 0xfffffee8 │ │ │ │ - ldrsbeq fp, [sp, #244] @ 0xf4 │ │ │ │ - biceq r7, r8, r4, ror #16 │ │ │ │ + bicseq r3, sp, r4, ror r0 │ │ │ │ + biceq lr, r7, ip, asr #29 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r9, r6 │ │ │ │ and r6, r7, #3 │ │ │ │ cmp r6, #2 │ │ │ │ - bne 10de18 <__cxa_atexit@plt+0x1019e4> │ │ │ │ + bne 116d70 <__cxa_atexit@plt+0x10a93c> │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ str r7, [r5, #-4] │ │ │ │ mov r6, r9 │ │ │ │ bx r0 │ │ │ │ ldr r3, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #12 │ │ │ │ cmp r3, r6 │ │ │ │ - bcc 10de84 <__cxa_atexit@plt+0x101a50> │ │ │ │ - ldr lr, [pc, #96] @ 10de90 <__cxa_atexit@plt+0x101a5c> │ │ │ │ + bcc 116ddc <__cxa_atexit@plt+0x10a9a8> │ │ │ │ + ldr lr, [pc, #96] @ 116de8 <__cxa_atexit@plt+0x10a9b4> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r2, [r7, #3] │ │ │ │ ldr r1, [r7, #7] │ │ │ │ ldr r8, [r7, #11] │ │ │ │ ldr r3, [r7, #19] │ │ │ │ ldr r0, [r7, #23] │ │ │ │ str lr, [r9, #4]! │ │ │ │ str r1, [r9, #8] │ │ │ │ str r2, [r5] │ │ │ │ - ldr r2, [pc, #60] @ 10de94 <__cxa_atexit@plt+0x101a60> │ │ │ │ + ldr r2, [pc, #60] @ 116dec <__cxa_atexit@plt+0x10a9b8> │ │ │ │ add r2, pc, r2 │ │ │ │ str r0, [r5, #-4] │ │ │ │ ldr sl, [r5, #4] │ │ │ │ str r7, [r5, #4] │ │ │ │ str r3, [r5, #-8] │ │ │ │ str r8, [r5, #-12] │ │ │ │ str r1, [r5, #-16] │ │ │ │ str r2, [r5, #-20]! @ 0xffffffec │ │ │ │ - ldr r3, [pc, #28] @ 10de98 <__cxa_atexit@plt+0x101a64> │ │ │ │ + ldr r3, [pc, #28] @ 116df0 <__cxa_atexit@plt+0x10a9bc> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ b 1941af8 <__cxa_atexit@plt+0x19356c4> │ │ │ │ mov r3, #12 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe28 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - bicseq fp, sp, r8, lsl #30 │ │ │ │ - biceq r7, r8, r0 │ │ │ │ + bicseq r2, sp, r8, lsr #31 │ │ │ │ + biceq lr, r7, r8, ror #12 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10df08 <__cxa_atexit@plt+0x101ad4> │ │ │ │ + bne 116e60 <__cxa_atexit@plt+0x10aa2c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #28 │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10df14 <__cxa_atexit@plt+0x101ae0> │ │ │ │ - ldr r7, [pc, #88] @ 10df24 <__cxa_atexit@plt+0x101af0> │ │ │ │ + bcc 116e6c <__cxa_atexit@plt+0x10aa38> │ │ │ │ + ldr r7, [pc, #88] @ 116e7c <__cxa_atexit@plt+0x10aa48> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr lr, [pc, #84] @ 10df28 <__cxa_atexit@plt+0x101af4> │ │ │ │ + ldr lr, [pc, #84] @ 116e80 <__cxa_atexit@plt+0x10aa4c> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ ldr ip, [r5, #28]! │ │ │ │ add r8, r7, #2 │ │ │ │ sub r9, r5, #24 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r7, [r5, #-12] │ │ │ │ ldr r0, [r5, #-8] │ │ │ │ @@ -263865,192 +273039,192 @@ │ │ │ │ ldr r0, [r5, #28]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ mov r6, #28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrdeq r6, [r8, #248] @ 0xf8 │ │ │ │ - bicseq ip, sp, r0, asr #6 │ │ │ │ - biceq r7, r8, r0, lsr #14 │ │ │ │ + biceq lr, r7, r0, asr #12 │ │ │ │ + bicseq r3, sp, ip, lsl #8 │ │ │ │ + biceq lr, r7, r8, lsl #27 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10dff8 <__cxa_atexit@plt+0x101bc4> │ │ │ │ - ldr r2, [pc, #200] @ 10e018 <__cxa_atexit@plt+0x101be4> │ │ │ │ + bhi 116f50 <__cxa_atexit@plt+0x10ab1c> │ │ │ │ + ldr r2, [pc, #200] @ 116f70 <__cxa_atexit@plt+0x10ab3c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 10dfd4 <__cxa_atexit@plt+0x101ba0> │ │ │ │ + beq 116f2c <__cxa_atexit@plt+0x10aaf8> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10dfe4 <__cxa_atexit@plt+0x101bb0> │ │ │ │ + bne 116f3c <__cxa_atexit@plt+0x10ab08> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #44 @ 0x2c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 10e000 <__cxa_atexit@plt+0x101bcc> │ │ │ │ - ldr lr, [pc, #156] @ 10e020 <__cxa_atexit@plt+0x101bec> │ │ │ │ + bcc 116f58 <__cxa_atexit@plt+0x10ab24> │ │ │ │ + ldr lr, [pc, #156] @ 116f78 <__cxa_atexit@plt+0x10ab44> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #132] @ 10e024 <__cxa_atexit@plt+0x101bf0> │ │ │ │ + ldr lr, [pc, #132] @ 116f7c <__cxa_atexit@plt+0x10ab48> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r0, [pc, #120] @ 10e028 <__cxa_atexit@plt+0x101bf4> │ │ │ │ + ldr r0, [pc, #120] @ 116f80 <__cxa_atexit@plt+0x10ab4c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #24] │ │ │ │ str r3, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 10e01c <__cxa_atexit@plt+0x101be8> │ │ │ │ + ldr r7, [pc, #48] @ 116f74 <__cxa_atexit@plt+0x10ab40> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - bicseq fp, sp, ip, ror sp │ │ │ │ + bicseq r2, sp, ip, lsl lr │ │ │ │ @ instruction: 0xfffffc50 │ │ │ │ @ instruction: 0xfffffd40 │ │ │ │ - bicseq fp, sp, ip, ror #27 │ │ │ │ - biceq r7, r8, r4, lsr #12 │ │ │ │ + bicseq r2, sp, ip, lsl #29 │ │ │ │ + biceq lr, r7, ip, lsl #25 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10e0b4 <__cxa_atexit@plt+0x101c80> │ │ │ │ + bne 11700c <__cxa_atexit@plt+0x10abd8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10e0c8 <__cxa_atexit@plt+0x101c94> │ │ │ │ - ldr r2, [pc, #128] @ 10e0dc <__cxa_atexit@plt+0x101ca8> │ │ │ │ + bcc 117020 <__cxa_atexit@plt+0x10abec> │ │ │ │ + ldr r2, [pc, #128] @ 117034 <__cxa_atexit@plt+0x10ac00> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ 10e0e0 <__cxa_atexit@plt+0x101cac> │ │ │ │ + ldr lr, [pc, #124] @ 117038 <__cxa_atexit@plt+0x10ac04> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #96] @ 10e0e4 <__cxa_atexit@plt+0x101cb0> │ │ │ │ + ldr r8, [pc, #96] @ 11703c <__cxa_atexit@plt+0x10ac08> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ str r6, [r6, #40] @ 0x28 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ 10e0d8 <__cxa_atexit@plt+0x101ca4> │ │ │ │ + ldr r7, [pc, #28] @ 117030 <__cxa_atexit@plt+0x10abfc> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - bicseq fp, sp, ip, lsr #25 │ │ │ │ + bicseq r2, sp, ip, asr #26 │ │ │ │ @ instruction: 0xfffffb78 │ │ │ │ @ instruction: 0xfffffc7c │ │ │ │ - bicseq fp, sp, r8, lsl sp │ │ │ │ - biceq r7, r8, r8, ror #10 │ │ │ │ + ldrheq r2, [sp, #216] @ 0xd8 │ │ │ │ + ldrdeq lr, [r7, #176] @ 0xb0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10e120 <__cxa_atexit@plt+0x101cec> │ │ │ │ + bhi 117078 <__cxa_atexit@plt+0x10ac44> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 10e128 <__cxa_atexit@plt+0x101cf4> │ │ │ │ + ldr r1, [pc, #24] @ 117080 <__cxa_atexit@plt+0x10ac4c> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 10e2f0 <__cxa_atexit@plt+0x101ebc> │ │ │ │ + b 117248 <__cxa_atexit@plt+0x10ae14> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, r4, ror #24 │ │ │ │ - biceq r7, r8, r4, lsr #10 │ │ │ │ + bicseq r2, sp, r4, lsl #26 │ │ │ │ + biceq lr, r7, ip, lsl #23 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10e164 <__cxa_atexit@plt+0x101d30> │ │ │ │ + bhi 1170bc <__cxa_atexit@plt+0x10ac88> │ │ │ │ ldr r8, [r7, #8] │ │ │ │ ldr r2, [r7, #12] │ │ │ │ - ldr r1, [pc, #24] @ 10e16c <__cxa_atexit@plt+0x101d38> │ │ │ │ + ldr r1, [pc, #24] @ 1170c4 <__cxa_atexit@plt+0x10ac90> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ - b 10df3c <__cxa_atexit@plt+0x101b08> │ │ │ │ + b 116e94 <__cxa_atexit@plt+0x10aa60> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, r0, lsr #24 │ │ │ │ - biceq r7, r8, r0, ror #9 │ │ │ │ + bicseq r2, sp, r0, asr #25 │ │ │ │ + biceq lr, r7, r8, asr #22 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, r2, lsl r0 │ │ │ │ mov r3, r7 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10e228 <__cxa_atexit@plt+0x101df4> │ │ │ │ - ldr lr, [pc, #180] @ 10e248 <__cxa_atexit@plt+0x101e14> │ │ │ │ + bhi 117180 <__cxa_atexit@plt+0x10ad4c> │ │ │ │ + ldr lr, [pc, #180] @ 1171a0 <__cxa_atexit@plt+0x10ad6c> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r7, [r3, #12] │ │ │ │ - ldr r1, [pc, #168] @ 10e24c <__cxa_atexit@plt+0x101e18> │ │ │ │ + ldr r1, [pc, #168] @ 1171a4 <__cxa_atexit@plt+0x10ad70> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r3} │ │ │ │ tst r7, #3 │ │ │ │ - beq 10e21c <__cxa_atexit@plt+0x101de8> │ │ │ │ + beq 117174 <__cxa_atexit@plt+0x10ad40> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #40 @ 0x28 │ │ │ │ cmp r1, r3 │ │ │ │ - bcc 10e234 <__cxa_atexit@plt+0x101e00> │ │ │ │ - ldr lr, [pc, #132] @ 10e250 <__cxa_atexit@plt+0x101e1c> │ │ │ │ + bcc 11718c <__cxa_atexit@plt+0x10ad58> │ │ │ │ + ldr lr, [pc, #132] @ 1171a8 <__cxa_atexit@plt+0x10ad74> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #-8]! │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #100] @ 10e254 <__cxa_atexit@plt+0x101e20> │ │ │ │ + ldr lr, [pc, #100] @ 1171ac <__cxa_atexit@plt+0x10ad78> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str r6, [r6, #20] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ @@ -264067,35 +273241,35 @@ │ │ │ │ bx r0 │ │ │ │ mov r6, #40 @ 0x28 │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r5, r2 │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, asr #1 │ │ │ │ - ldrsbeq fp, [sp, #176] @ 0xb0 │ │ │ │ + bicseq r2, sp, r0, ror ip │ │ │ │ @ instruction: 0xffffff68 │ │ │ │ - bicseq ip, sp, r4, lsr r0 │ │ │ │ - strdeq r7, [r8, #56] @ 0x38 │ │ │ │ + bicseq r3, sp, r0, lsl #2 │ │ │ │ + biceq lr, r7, r0, ror #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #40 @ 0x28 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10e2cc <__cxa_atexit@plt+0x101e98> │ │ │ │ - ldr lr, [pc, #88] @ 10e2d8 <__cxa_atexit@plt+0x101ea4> │ │ │ │ + bcc 117224 <__cxa_atexit@plt+0x10adf0> │ │ │ │ + ldr lr, [pc, #88] @ 117230 <__cxa_atexit@plt+0x10adfc> │ │ │ │ add lr, pc, lr │ │ │ │ add r9, r7, #3 │ │ │ │ ldm r9, {r1, r2, r9} │ │ │ │ ldr r8, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ ldr ip, [r5, #8]! │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr lr, [pc, #56] @ 10e2dc <__cxa_atexit@plt+0x101ea8> │ │ │ │ + ldr lr, [pc, #56] @ 117234 <__cxa_atexit@plt+0x10ae00> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r1, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str r3, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r9, [r3, #28] │ │ │ │ @@ -264103,189 +273277,189 @@ │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ sub r7, r6, #19 │ │ │ │ bx ip │ │ │ │ mov r3, #40 @ 0x28 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffeb4 │ │ │ │ - bicseq fp, sp, r0, lsl #31 │ │ │ │ - biceq r7, r8, ip, ror #6 │ │ │ │ + bicseq r3, sp, ip, asr #32 │ │ │ │ + ldrdeq lr, [r7, #148] @ 0x94 │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r9 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10e3ac <__cxa_atexit@plt+0x101f78> │ │ │ │ - ldr r2, [pc, #200] @ 10e3cc <__cxa_atexit@plt+0x101f98> │ │ │ │ + bhi 117304 <__cxa_atexit@plt+0x10aed0> │ │ │ │ + ldr r2, [pc, #200] @ 117324 <__cxa_atexit@plt+0x10aef0> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ str r2, [r5, #-12] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ands r7, r8, #3 │ │ │ │ - beq 10e388 <__cxa_atexit@plt+0x101f54> │ │ │ │ + beq 1172e0 <__cxa_atexit@plt+0x10aeac> │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10e398 <__cxa_atexit@plt+0x101f64> │ │ │ │ + bne 1172f0 <__cxa_atexit@plt+0x10aebc> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #44 @ 0x2c │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 10e3b4 <__cxa_atexit@plt+0x101f80> │ │ │ │ - ldr lr, [pc, #156] @ 10e3d4 <__cxa_atexit@plt+0x101fa0> │ │ │ │ + bcc 11730c <__cxa_atexit@plt+0x10aed8> │ │ │ │ + ldr lr, [pc, #156] @ 11732c <__cxa_atexit@plt+0x10aef8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r3, [r8, #2] │ │ │ │ ldr r1, [r8, #6] │ │ │ │ ldr r7, [r5, #-8] │ │ │ │ ldmda r5, {r0, ip} │ │ │ │ str lr, [r6, #4]! │ │ │ │ - ldr lr, [pc, #132] @ 10e3d8 <__cxa_atexit@plt+0x101fa4> │ │ │ │ + ldr lr, [pc, #132] @ 117330 <__cxa_atexit@plt+0x10aefc> │ │ │ │ add lr, pc, lr │ │ │ │ str r1, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ - ldr r0, [pc, #120] @ 10e3dc <__cxa_atexit@plt+0x101fa8> │ │ │ │ + ldr r0, [pc, #120] @ 117334 <__cxa_atexit@plt+0x10af00> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #24] │ │ │ │ str r3, [r6, #28] │ │ │ │ add lr, r6, #32 │ │ │ │ stm lr, {r0, r1, r6} │ │ │ │ sub r7, r2, #6 │ │ │ │ mov r6, r2 │ │ │ │ bx ip │ │ │ │ ldr r0, [r8] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #48] @ 10e3d0 <__cxa_atexit@plt+0x101f9c> │ │ │ │ + ldr r7, [pc, #48] @ 117328 <__cxa_atexit@plt+0x10aef4> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ bx r0 │ │ │ │ mov r7, #44 @ 0x2c │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, r8 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - bicseq fp, sp, r8, asr #19 │ │ │ │ + bicseq r2, sp, r8, ror #20 │ │ │ │ @ instruction: 0xfffffdb8 │ │ │ │ @ instruction: 0xfffffe24 │ │ │ │ - bicseq fp, sp, r8, lsr sl │ │ │ │ - biceq r7, r8, r0, ror r2 │ │ │ │ + ldrsbeq r2, [sp, #168] @ 0xa8 │ │ │ │ + ldrdeq lr, [r7, #136] @ 0x88 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10e468 <__cxa_atexit@plt+0x102034> │ │ │ │ + bne 1173c0 <__cxa_atexit@plt+0x10af8c> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r3, r6, #44 @ 0x2c │ │ │ │ cmp r2, r3 │ │ │ │ - bcc 10e47c <__cxa_atexit@plt+0x102048> │ │ │ │ - ldr r2, [pc, #128] @ 10e490 <__cxa_atexit@plt+0x10205c> │ │ │ │ + bcc 1173d4 <__cxa_atexit@plt+0x10afa0> │ │ │ │ + ldr r2, [pc, #128] @ 1173e8 <__cxa_atexit@plt+0x10afb4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr lr, [pc, #124] @ 10e494 <__cxa_atexit@plt+0x102060> │ │ │ │ + ldr lr, [pc, #124] @ 1173ec <__cxa_atexit@plt+0x10afb8> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r9, [r7, #2] │ │ │ │ ldr r7, [r7, #6] │ │ │ │ ldr ip, [r5, #12]! │ │ │ │ str r2, [r6, #4]! │ │ │ │ ldr r2, [r5, #-8] │ │ │ │ ldr r0, [r5, #-4] │ │ │ │ - ldr r8, [pc, #96] @ 10e498 <__cxa_atexit@plt+0x102064> │ │ │ │ + ldr r8, [pc, #96] @ 1173f0 <__cxa_atexit@plt+0x10afbc> │ │ │ │ ldr r8, [pc, r8] │ │ │ │ mov r1, r6 │ │ │ │ str lr, [r1, #16]! │ │ │ │ str r7, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str r2, [r6, #24] │ │ │ │ str r9, [r6, #28] │ │ │ │ str r8, [r6, #32] │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ str r6, [r6, #40] @ 0x28 │ │ │ │ sub r7, r3, #6 │ │ │ │ mov r6, r3 │ │ │ │ bx ip │ │ │ │ - ldr r7, [pc, #28] @ 10e48c <__cxa_atexit@plt+0x102058> │ │ │ │ + ldr r7, [pc, #28] @ 1173e4 <__cxa_atexit@plt+0x10afb0> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ bx r0 │ │ │ │ mov r6, #44 @ 0x2c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ mov r6, r3 │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ - ldrsheq fp, [sp, #136] @ 0x88 │ │ │ │ + @ instruction: 0x01dd2998 │ │ │ │ @ instruction: 0xfffffce0 │ │ │ │ @ instruction: 0xfffffd60 │ │ │ │ - bicseq fp, sp, r4, ror #18 │ │ │ │ - biceq r7, r8, r8, lsr #2 │ │ │ │ + bicseq r2, sp, r4, lsl #20 │ │ │ │ + @ instruction: 0x01c7e790 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ mov r2, r5 │ │ │ │ sub r5, r5, #8 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10e524 <__cxa_atexit@plt+0x1020f0> │ │ │ │ + bhi 11747c <__cxa_atexit@plt+0x10b048> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #36 @ 0x24 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10e52c <__cxa_atexit@plt+0x1020f8> │ │ │ │ - ldr r1, [pc, #108] @ 10e540 <__cxa_atexit@plt+0x10210c> │ │ │ │ + bcc 117484 <__cxa_atexit@plt+0x10b050> │ │ │ │ + ldr r1, [pc, #108] @ 117498 <__cxa_atexit@plt+0x10b064> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r2, {r1, r7} │ │ │ │ ldr r2, [r7, #8] │ │ │ │ add lr, r7, #12 │ │ │ │ ldm lr, {r1, ip, lr} │ │ │ │ add sl, r7, #24 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ ldr r0, [r7, #36] @ 0x24 │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ - ldr r0, [pc, #72] @ 10e544 <__cxa_atexit@plt+0x102110> │ │ │ │ + ldr r0, [pc, #72] @ 11749c <__cxa_atexit@plt+0x10b068> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmib r3, {r0, r2} │ │ │ │ add r0, r3, #12 │ │ │ │ stm r0, {r1, ip, lr} │ │ │ │ add lr, r3, #24 │ │ │ │ stm lr, {r8, r9, sl} │ │ │ │ - ldr r3, [pc, #48] @ 10e548 <__cxa_atexit@plt+0x102114> │ │ │ │ + ldr r3, [pc, #48] @ 1174a0 <__cxa_atexit@plt+0x10b06c> │ │ │ │ ldr r3, [pc, r3] │ │ │ │ add r8, r3, #1 │ │ │ │ sub r9, r6, #31 │ │ │ │ - b 114628 <__cxa_atexit@plt+0x1081f4> │ │ │ │ + b 11d580 <__cxa_atexit@plt+0x11114c> │ │ │ │ mov r6, r3 │ │ │ │ - b 10e534 <__cxa_atexit@plt+0x102100> │ │ │ │ + b 11748c <__cxa_atexit@plt+0x10b058> │ │ │ │ mov r5, #36 @ 0x24 │ │ │ │ str r5, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r2 │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, r0, lsr #17 │ │ │ │ - ldrheq fp, [sp, #180] @ 0xb4 │ │ │ │ - bicseq fp, sp, r8, asr #26 │ │ │ │ + bicseq r2, sp, r0, asr #18 │ │ │ │ + bicseq r2, sp, ip, lsl #25 │ │ │ │ + bicseq r2, sp, r4, lsl lr │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r9 │ │ │ │ mov r9, r8 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ b 16e68c8 <__cxa_atexit@plt+0x16da494> │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #8 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10e5b8 <__cxa_atexit@plt+0x102184> │ │ │ │ + bhi 117510 <__cxa_atexit@plt+0x10b0dc> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #8 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10e5c4 <__cxa_atexit@plt+0x102190> │ │ │ │ - ldr r1, [pc, #64] @ 10e5d4 <__cxa_atexit@plt+0x1021a0> │ │ │ │ + bcc 11751c <__cxa_atexit@plt+0x10b0e8> │ │ │ │ + ldr r1, [pc, #64] @ 11752c <__cxa_atexit@plt+0x10b0f8> │ │ │ │ add r1, pc, r1 │ │ │ │ - ldr r0, [pc, #60] @ 10e5d8 <__cxa_atexit@plt+0x1021a4> │ │ │ │ + ldr r0, [pc, #60] @ 117530 <__cxa_atexit@plt+0x10b0fc> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ stmdb r5, {r0, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r9, [r7, #12] │ │ │ │ stmib r3, {r1, r5} │ │ │ │ sub r8, r6, #3 │ │ │ │ mov r5, r2 │ │ │ │ @@ -264294,29 +273468,29 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #8 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffffc0 │ │ │ │ - ldrsbeq fp, [sp, #120] @ 0x78 │ │ │ │ - biceq r6, r8, r4, lsr #31 │ │ │ │ + bicseq r2, sp, r8, ror r8 │ │ │ │ + biceq lr, r7, ip, lsl #12 │ │ │ │ andeq r0, r0, fp │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r6, r5, #8 │ │ │ │ cmp fp, r6 │ │ │ │ - bhi 10e714 <__cxa_atexit@plt+0x1022e0> │ │ │ │ + bhi 11766c <__cxa_atexit@plt+0x10b238> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add ip, r3, #60 @ 0x3c │ │ │ │ cmp r1, ip │ │ │ │ - bcc 10e71c <__cxa_atexit@plt+0x1022e8> │ │ │ │ + bcc 117674 <__cxa_atexit@plt+0x10b240> │ │ │ │ str r6, [sp] │ │ │ │ str r4, [sp, #12] │ │ │ │ - ldr r1, [pc, #332] @ 10e764 <__cxa_atexit@plt+0x102330> │ │ │ │ + ldr r1, [pc, #332] @ 1176bc <__cxa_atexit@plt+0x10b288> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r9, [r7, #8] │ │ │ │ ldr r6, [r7, #12] │ │ │ │ str r6, [sp, #8] │ │ │ │ ldr sl, [r7, #16] │ │ │ │ ldr r6, [r7, #20] │ │ │ │ @@ -264325,23 +273499,23 @@ │ │ │ │ ldr r2, [r7, #28] │ │ │ │ ldr r1, [r7, #32] │ │ │ │ ldr lr, [r7, #36] @ 0x24 │ │ │ │ ldr r4, [r7, #40] @ 0x28 │ │ │ │ mov r6, fp │ │ │ │ ldr fp, [r7, #44] @ 0x2c │ │ │ │ ldr r7, [r7, #48] @ 0x30 │ │ │ │ - ldr r8, [pc, #268] @ 10e768 <__cxa_atexit@plt+0x102334> │ │ │ │ + ldr r8, [pc, #268] @ 1176c0 <__cxa_atexit@plt+0x10b28c> │ │ │ │ add r8, pc, r8 │ │ │ │ str r8, [r3, #4]! │ │ │ │ str r0, [r3, #40] @ 0x28 │ │ │ │ str r2, [r3, #44] @ 0x2c │ │ │ │ str r1, [r3, #48] @ 0x30 │ │ │ │ str lr, [r3, #52] @ 0x34 │ │ │ │ str r4, [r3, #56] @ 0x38 │ │ │ │ - ldr r4, [pc, #240] @ 10e76c <__cxa_atexit@plt+0x102338> │ │ │ │ + ldr r4, [pc, #240] @ 1176c4 <__cxa_atexit@plt+0x10b290> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ str fp, [r3, #8] │ │ │ │ mov fp, r6 │ │ │ │ str r7, [r3, #12] │ │ │ │ str r4, [r3, #16] │ │ │ │ str r9, [r3, #20] │ │ │ │ str r3, [r3, #24] │ │ │ │ @@ -264349,155 +273523,155 @@ │ │ │ │ str r7, [r3, #28] │ │ │ │ str sl, [r3, #32] │ │ │ │ ldr r7, [sp, #4] │ │ │ │ str r7, [r3, #36] @ 0x24 │ │ │ │ sub sl, ip, #39 @ 0x27 │ │ │ │ sub r7, r5, #20 │ │ │ │ cmp r6, r7 │ │ │ │ - bhi 10e730 <__cxa_atexit@plt+0x1022fc> │ │ │ │ - ldr r4, [pc, #176] @ 10e770 <__cxa_atexit@plt+0x10233c> │ │ │ │ + bhi 117688 <__cxa_atexit@plt+0x10b254> │ │ │ │ + ldr r4, [pc, #176] @ 1176c8 <__cxa_atexit@plt+0x10b294> │ │ │ │ add r4, pc, r4 │ │ │ │ - ldr r3, [pc, #172] @ 10e774 <__cxa_atexit@plt+0x102340> │ │ │ │ + ldr r3, [pc, #172] @ 1176cc <__cxa_atexit@plt+0x10b298> │ │ │ │ add r3, pc, r3 │ │ │ │ - ldr r2, [pc, #168] @ 10e778 <__cxa_atexit@plt+0x102344> │ │ │ │ + ldr r2, [pc, #168] @ 1176d0 <__cxa_atexit@plt+0x10b29c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r2, r2, #1 │ │ │ │ add r4, r4, #2 │ │ │ │ str r3, [r5, #-20] @ 0xffffffec │ │ │ │ str r4, [r5, #-16] │ │ │ │ str r2, [r5, #-12] │ │ │ │ tst sl, #3 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ - beq 10e700 <__cxa_atexit@plt+0x1022cc> │ │ │ │ + beq 117658 <__cxa_atexit@plt+0x10b224> │ │ │ │ mov r5, r7 │ │ │ │ mov r6, ip │ │ │ │ mov r7, sl │ │ │ │ - b 102ff8 <__cxa_atexit@plt+0xf6bc4> │ │ │ │ + b 10bf50 <__cxa_atexit@plt+0xffb1c> │ │ │ │ ldr r0, [ip, #-39] @ 0xffffffd9 │ │ │ │ mov r5, r7 │ │ │ │ mov r6, ip │ │ │ │ mov r7, sl │ │ │ │ bx r0 │ │ │ │ mov ip, r3 │ │ │ │ - b 10e724 <__cxa_atexit@plt+0x1022f0> │ │ │ │ + b 11767c <__cxa_atexit@plt+0x10b248> │ │ │ │ mov r6, #60 @ 0x3c │ │ │ │ str r6, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #68] @ 10e77c <__cxa_atexit@plt+0x102348> │ │ │ │ + ldr r7, [pc, #68] @ 1176d4 <__cxa_atexit@plt+0x10b2a0> │ │ │ │ add r7, pc, r7 │ │ │ │ - ldr r5, [pc, #64] @ 10e780 <__cxa_atexit@plt+0x10234c> │ │ │ │ + ldr r5, [pc, #64] @ 1176d8 <__cxa_atexit@plt+0x10b2a4> │ │ │ │ add r5, pc, r5 │ │ │ │ - ldr r4, [pc, #60] @ 10e784 <__cxa_atexit@plt+0x102350> │ │ │ │ + ldr r4, [pc, #60] @ 1176dc <__cxa_atexit@plt+0x10b2a8> │ │ │ │ ldr r4, [pc, r4] │ │ │ │ add r9, r4, #1 │ │ │ │ add r8, r5, #2 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ ldr r5, [sp] │ │ │ │ mov r6, ip │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, ip, asr r7 │ │ │ │ + ldrsheq r2, [sp, #124] @ 0x7c │ │ │ │ @ instruction: 0xffffff0c │ │ │ │ - ldrsheq fp, [sp, #172] @ 0xac │ │ │ │ - biceq r6, r8, r8, ror #19 │ │ │ │ + bicseq r2, sp, r8, asr #23 │ │ │ │ + biceq lr, r7, r0, asr r0 │ │ │ │ @ instruction: 0xffff492c │ │ │ │ - @ instruction: 0x01ddb698 │ │ │ │ - biceq r6, r8, r8, ror #18 │ │ │ │ - biceq r6, r8, r8, ror #18 │ │ │ │ - bicseq fp, sp, r0, lsr #12 │ │ │ │ - ldrdeq r6, [r8, #220] @ 0xdc │ │ │ │ + bicseq r2, sp, r8, lsr r7 │ │ │ │ + ldrdeq sp, [r7, #240] @ 0xf0 │ │ │ │ + ldrdeq sp, [r7, #240] @ 0xf0 │ │ │ │ + bicseq r2, sp, r0, asr #13 │ │ │ │ + biceq lr, r7, r4, asr #8 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r1, pc │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10e7bc <__cxa_atexit@plt+0x102388> │ │ │ │ + bhi 117714 <__cxa_atexit@plt+0x10b2e0> │ │ │ │ add sl, r7, #8 │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ - ldr r2, [pc, #20] @ 10e7c4 <__cxa_atexit@plt+0x102390> │ │ │ │ + ldr r2, [pc, #20] @ 11771c <__cxa_atexit@plt+0x10b2e8> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ mov r5, r3 │ │ │ │ - b da7c0 <__cxa_atexit@plt+0xce38c> │ │ │ │ + b e3718 <__cxa_atexit@plt+0xd72e4> │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, r4, asr #11 │ │ │ │ - biceq r6, r8, r8, lsr #27 │ │ │ │ + bicseq r2, sp, r4, ror #12 │ │ │ │ + biceq lr, r7, r0, lsl r4 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10e830 <__cxa_atexit@plt+0x1023fc> │ │ │ │ + bhi 117788 <__cxa_atexit@plt+0x10b354> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #20 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10e83c <__cxa_atexit@plt+0x102408> │ │ │ │ - ldr r2, [pc, #80] @ 10e84c <__cxa_atexit@plt+0x102418> │ │ │ │ + bcc 117794 <__cxa_atexit@plt+0x10b360> │ │ │ │ + ldr r2, [pc, #80] @ 1177a4 <__cxa_atexit@plt+0x10b370> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #76] @ 10e850 <__cxa_atexit@plt+0x10241c> │ │ │ │ + ldr r1, [pc, #76] @ 1177a8 <__cxa_atexit@plt+0x10b374> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ ldr r8, [r7, #20] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ str r1, [r9, #12] │ │ │ │ str r0, [r9, #16] │ │ │ │ mov r5, r3 │ │ │ │ - b 9e1a8 <__cxa_atexit@plt+0x91d74> │ │ │ │ + b a7100 <__cxa_atexit@plt+0x9accc> │ │ │ │ mov r6, r9 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #20 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff94 │ │ │ │ - bicseq fp, sp, r0, ror r5 │ │ │ │ - biceq r6, r8, r8, lsl sp │ │ │ │ + bicseq r2, sp, r0, lsl r6 │ │ │ │ + biceq lr, r7, r0, lsl #7 │ │ │ │ andeq r0, r3, r7, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r1, fp │ │ │ │ sub r3, r5, #20 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10e92c <__cxa_atexit@plt+0x1024f8> │ │ │ │ - ldr r2, [pc, #212] @ 10e94c <__cxa_atexit@plt+0x102518> │ │ │ │ + bhi 117884 <__cxa_atexit@plt+0x10b450> │ │ │ │ + ldr r2, [pc, #212] @ 1178a4 <__cxa_atexit@plt+0x10b470> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #1] │ │ │ │ ldr r7, [r7, #5] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ stmdb r5, {r1, r7, r8, r9} │ │ │ │ tst sl, #3 │ │ │ │ - beq 10e91c <__cxa_atexit@plt+0x1024e8> │ │ │ │ + beq 117874 <__cxa_atexit@plt+0x10b440> │ │ │ │ ldr r7, [r4, #804] @ 0x324 │ │ │ │ add r2, r6, #56 @ 0x38 │ │ │ │ cmp r7, r2 │ │ │ │ - bcc 10e934 <__cxa_atexit@plt+0x102500> │ │ │ │ - ldr lr, [pc, #168] @ 10e950 <__cxa_atexit@plt+0x10251c> │ │ │ │ + bcc 11788c <__cxa_atexit@plt+0x10b458> │ │ │ │ + ldr lr, [pc, #168] @ 1178a8 <__cxa_atexit@plt+0x10b474> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [sl, #3] │ │ │ │ ldr ip, [sl, #11] │ │ │ │ ldr r9, [sl, #15] │ │ │ │ ldr r7, [sl, #19] │ │ │ │ str lr, [r6, #4]! │ │ │ │ ldr r3, [r5, #-16] │ │ │ │ ldr lr, [r5, #-12] │ │ │ │ ldmdb r5, {r0, sl} │ │ │ │ sub r1, r2, #26 │ │ │ │ str r1, [r6, #40] @ 0x28 │ │ │ │ str ip, [r6, #44] @ 0x2c │ │ │ │ str r9, [r6, #48] @ 0x30 │ │ │ │ str r7, [r6, #52] @ 0x34 │ │ │ │ - ldr r1, [pc, #112] @ 10e954 <__cxa_atexit@plt+0x102520> │ │ │ │ + ldr r1, [pc, #112] @ 1178ac <__cxa_atexit@plt+0x10b478> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r7, [pc, #108] @ 10e958 <__cxa_atexit@plt+0x102524> │ │ │ │ + ldr r7, [pc, #108] @ 1178b0 <__cxa_atexit@plt+0x10b47c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r3, [r6, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str lr, [r6, #16] │ │ │ │ str sl, [r6, #20] │ │ │ │ str r7, [r6, #24] │ │ │ │ str r6, [r6, #28] │ │ │ │ @@ -264517,42 +273691,42 @@ │ │ │ │ str r7, [r4, #828] @ 0x33c │ │ │ │ mov r5, r3 │ │ │ │ mov r6, r2 │ │ │ │ mov r7, sl │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ andeq r0, r0, ip, ror #1 │ │ │ │ @ instruction: 0xffffff28 │ │ │ │ - bicseq fp, sp, r4, asr #15 │ │ │ │ - @ instruction: 0x01ddb594 │ │ │ │ - biceq r6, r8, r4, lsl ip │ │ │ │ + @ instruction: 0x01dd289c │ │ │ │ + bicseq r2, sp, r4, lsr r6 │ │ │ │ + biceq lr, r7, ip, ror r2 │ │ │ │ andeq r0, r0, r4 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #56 @ 0x38 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10e9f4 <__cxa_atexit@plt+0x1025c0> │ │ │ │ - ldr lr, [pc, #124] @ 10ea00 <__cxa_atexit@plt+0x1025cc> │ │ │ │ + bcc 11794c <__cxa_atexit@plt+0x10b518> │ │ │ │ + ldr lr, [pc, #124] @ 117958 <__cxa_atexit@plt+0x10b524> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ ldr r2, [r7, #15] │ │ │ │ ldr r7, [r7, #19] │ │ │ │ str lr, [r3, #4]! │ │ │ │ ldmib r5, {ip, lr} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr sl, [r5, #16] │ │ │ │ sub r1, r6, #26 │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ str r9, [r3, #44] @ 0x2c │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ str r7, [r3, #52] @ 0x34 │ │ │ │ - ldr r1, [pc, #68] @ 10ea04 <__cxa_atexit@plt+0x1025d0> │ │ │ │ + ldr r1, [pc, #68] @ 11795c <__cxa_atexit@plt+0x10b528> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ - ldr r2, [pc, #64] @ 10ea08 <__cxa_atexit@plt+0x1025d4> │ │ │ │ + ldr r2, [pc, #64] @ 117960 <__cxa_atexit@plt+0x10b52c> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str ip, [r3, #8] │ │ │ │ str r0, [r3, #12] │ │ │ │ str lr, [r3, #16] │ │ │ │ str sl, [r3, #20] │ │ │ │ str r2, [r3, #24] │ │ │ │ str r3, [r3, #28] │ │ │ │ @@ -264561,46 +273735,46 @@ │ │ │ │ sub r7, r6, #19 │ │ │ │ ldr r0, [r5, #20]! │ │ │ │ bx r0 │ │ │ │ mov r3, #56 @ 0x38 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffe4c │ │ │ │ - bicseq fp, sp, r8, ror #13 │ │ │ │ - ldrheq fp, [sp, #72] @ 0x48 │ │ │ │ + bicseq r2, sp, r0, asr #15 │ │ │ │ + bicseq r2, sp, r8, asr r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r2, r5, #16 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10ea74 <__cxa_atexit@plt+0x102640> │ │ │ │ - ldr lr, [pc, #84] @ 10ea7c <__cxa_atexit@plt+0x102648> │ │ │ │ + bhi 1179cc <__cxa_atexit@plt+0x10b598> │ │ │ │ + ldr lr, [pc, #84] @ 1179d4 <__cxa_atexit@plt+0x10b5a0> │ │ │ │ add lr, pc, lr │ │ │ │ ldr r0, [r7, #8] │ │ │ │ ldr r3, [r7, #12] │ │ │ │ - ldr r1, [pc, #72] @ 10ea80 <__cxa_atexit@plt+0x10264c> │ │ │ │ + ldr r1, [pc, #72] @ 1179d8 <__cxa_atexit@plt+0x10b5a4> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str lr, [r5, #-16] │ │ │ │ stmdb r5, {r0, r1, r7} │ │ │ │ ands r7, r3, #3 │ │ │ │ - beq 10ea64 <__cxa_atexit@plt+0x102630> │ │ │ │ + beq 1179bc <__cxa_atexit@plt+0x10b588> │ │ │ │ cmp r7, #2 │ │ │ │ ldrne r7, [r5, #-12] │ │ │ │ ldreq r7, [r3, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r3] │ │ │ │ mov r5, r2 │ │ │ │ mov r7, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ - bicseq fp, sp, ip, lsr r3 │ │ │ │ + ldrsbeq r2, [sp, #60] @ 0x3c │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ add r3, r5, #4 │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ addeq r3, r7, #2 │ │ │ │ ldr r7, [r3] │ │ │ │ @@ -264608,65 +273782,65 @@ │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r2, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10eb1c <__cxa_atexit@plt+0x1026e8> │ │ │ │ - ldr r2, [pc, #88] @ 10eb24 <__cxa_atexit@plt+0x1026f0> │ │ │ │ + bhi 117a74 <__cxa_atexit@plt+0x10b640> │ │ │ │ + ldr r2, [pc, #88] @ 117a7c <__cxa_atexit@plt+0x10b648> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r7, [r7, #12] │ │ │ │ str r2, [r5, #-8] │ │ │ │ str r1, [r5, #-4] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 10eafc <__cxa_atexit@plt+0x1026c8> │ │ │ │ + beq 117a54 <__cxa_atexit@plt+0x10b620> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 10eb10 <__cxa_atexit@plt+0x1026dc> │ │ │ │ + bne 117a68 <__cxa_atexit@plt+0x10b634> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #36] @ 10eb28 <__cxa_atexit@plt+0x1026f4> │ │ │ │ + ldr r7, [pc, #36] @ 117a80 <__cxa_atexit@plt+0x10b64c> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ ldr r0, [r5] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, rrx │ │ │ │ - bicseq fp, sp, r4, ror #4 │ │ │ │ + bicseq r2, sp, r4, lsl #6 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ ldrne r7, [r5, #4] │ │ │ │ - ldreq r7, [pc, #12] @ 10eb54 <__cxa_atexit@plt+0x102720> │ │ │ │ + ldreq r7, [pc, #12] @ 117aac <__cxa_atexit@plt+0x10b678> │ │ │ │ ldreq r7, [pc, r7] │ │ │ │ addeq r7, r7, #1 │ │ │ │ ldr r0, [r5, #8]! │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, r0, lsr #4 │ │ │ │ + bicseq r2, sp, r0, asr #5 │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, pc │ │ │ │ mov r9, r6 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10ebb4 <__cxa_atexit@plt+0x102780> │ │ │ │ + bhi 117b0c <__cxa_atexit@plt+0x10b6d8> │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r9, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10ebc0 <__cxa_atexit@plt+0x10278c> │ │ │ │ - ldr r2, [pc, #72] @ 10ebd0 <__cxa_atexit@plt+0x10279c> │ │ │ │ + bcc 117b18 <__cxa_atexit@plt+0x10b6e4> │ │ │ │ + ldr r2, [pc, #72] @ 117b28 <__cxa_atexit@plt+0x10b6f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr r1, [pc, #68] @ 10ebd4 <__cxa_atexit@plt+0x1027a0> │ │ │ │ + ldr r1, [pc, #68] @ 117b2c <__cxa_atexit@plt+0x10b6f8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ stmdb r5, {r1, r7} │ │ │ │ ldr r5, [r7, #8] │ │ │ │ ldr r1, [r7, #12] │ │ │ │ ldr r8, [r7, #16] │ │ │ │ str r2, [r9, #4]! │ │ │ │ str r5, [r9, #8] │ │ │ │ @@ -264677,28 +273851,28 @@ │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #16 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ @ instruction: 0xffffff2c │ │ │ │ - bicseq fp, sp, r4, ror #3 │ │ │ │ - strheq r6, [r8, #152] @ 0x98 │ │ │ │ + bicseq r2, sp, r4, lsl #5 │ │ │ │ + biceq lr, r7, r0, lsr #32 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r6 │ │ │ │ sub r2, r5, #24 │ │ │ │ cmp fp, r2 │ │ │ │ - bhi 10ecf8 <__cxa_atexit@plt+0x1028c4> │ │ │ │ + bhi 117c50 <__cxa_atexit@plt+0x10b81c> │ │ │ │ ldr r1, [r4, #804] @ 0x324 │ │ │ │ add r6, r3, #64 @ 0x40 │ │ │ │ cmp r1, r6 │ │ │ │ - bcc 10ed04 <__cxa_atexit@plt+0x1028d0> │ │ │ │ + bcc 117c5c <__cxa_atexit@plt+0x10b828> │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #260] @ 10ed14 <__cxa_atexit@plt+0x1028e0> │ │ │ │ + ldr r1, [pc, #260] @ 117c6c <__cxa_atexit@plt+0x10b838> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ str r1, [r5, #-8] │ │ │ │ ldr r1, [r7, #8] │ │ │ │ ldr r0, [r7, #12] │ │ │ │ str r0, [sp, #32] │ │ │ │ ldr r0, [r7, #16] │ │ │ │ str r0, [sp, #28] │ │ │ │ @@ -264716,22 +273890,22 @@ │ │ │ │ add sl, r7, #44 @ 0x2c │ │ │ │ ldm sl, {r8, r9, sl} │ │ │ │ str fp, [sp, #24] │ │ │ │ ldr fp, [r7, #56] @ 0x38 │ │ │ │ ldr r0, [r7, #60] @ 0x3c │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr lr, [r7, #64] @ 0x40 │ │ │ │ - ldr r2, [pc, #160] @ 10ed18 <__cxa_atexit@plt+0x1028e4> │ │ │ │ + ldr r2, [pc, #160] @ 117c70 <__cxa_atexit@plt+0x10b83c> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r5, #-24] @ 0xffffffe8 │ │ │ │ - ldr r2, [pc, #152] @ 10ed1c <__cxa_atexit@plt+0x1028e8> │ │ │ │ + ldr r2, [pc, #152] @ 117c74 <__cxa_atexit@plt+0x10b840> │ │ │ │ add r2, pc, r2 │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r1, [r3, #56] @ 0x38 │ │ │ │ - ldr r1, [pc, #140] @ 10ed20 <__cxa_atexit@plt+0x1028ec> │ │ │ │ + ldr r1, [pc, #140] @ 117c78 <__cxa_atexit@plt+0x10b844> │ │ │ │ add r1, pc, r1 │ │ │ │ str r1, [r3, #52] @ 0x34 │ │ │ │ str lr, [r3, #48] @ 0x30 │ │ │ │ str r0, [r3, #44] @ 0x2c │ │ │ │ str fp, [r3, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #12] │ │ │ │ str r2, [r3, #8] │ │ │ │ @@ -264749,86 +273923,86 @@ │ │ │ │ str r2, [r5, #-16] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str r2, [r5, #-20] @ 0xffffffec │ │ │ │ str r3, [r3, #60] @ 0x3c │ │ │ │ sub r8, r6, #5 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ ldr fp, [sp, #24] │ │ │ │ - b 935fc <__cxa_atexit@plt+0x871c8> │ │ │ │ + b 9c554 <__cxa_atexit@plt+0x90120> │ │ │ │ mov r6, r3 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ mov r3, #64 @ 0x40 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - bicseq fp, sp, r4, ror #2 │ │ │ │ + bicseq r2, sp, r4, lsl #4 │ │ │ │ strheq r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xfffff960 │ │ │ │ @ instruction: 0xfffffbcc │ │ │ │ andeq r0, r0, r3 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #60 @ 0x3c │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10edc4 <__cxa_atexit@plt+0x102990> │ │ │ │ - ldr r2, [pc, #136] @ 10edd0 <__cxa_atexit@plt+0x10299c> │ │ │ │ + bcc 117d1c <__cxa_atexit@plt+0x10b8e8> │ │ │ │ + ldr r2, [pc, #136] @ 117d28 <__cxa_atexit@plt+0x10b8f4> │ │ │ │ add r2, pc, r2 │ │ │ │ - ldr sl, [pc, #132] @ 10edd4 <__cxa_atexit@plt+0x1029a0> │ │ │ │ + ldr sl, [pc, #132] @ 117d2c <__cxa_atexit@plt+0x10b8f8> │ │ │ │ add sl, pc, sl │ │ │ │ ldr r1, [r5, #16]! │ │ │ │ str r1, [sp] │ │ │ │ str r2, [r3, #4]! │ │ │ │ str r9, [r3, #8] │ │ │ │ - ldr r2, [pc, #112] @ 10edd8 <__cxa_atexit@plt+0x1029a4> │ │ │ │ + ldr r2, [pc, #112] @ 117d30 <__cxa_atexit@plt+0x10b8fc> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ add r9, r2, #1 │ │ │ │ ldr r1, [r5, #-12] │ │ │ │ ldmdb r5, {r0, r2} │ │ │ │ add sl, sl, #3 │ │ │ │ mov lr, r3 │ │ │ │ - ldr ip, [pc, #88] @ 10eddc <__cxa_atexit@plt+0x1029a8> │ │ │ │ + ldr ip, [pc, #88] @ 117d34 <__cxa_atexit@plt+0x10b900> │ │ │ │ add ip, pc, ip │ │ │ │ str ip, [lr, #16]! │ │ │ │ str r2, [r3, #12] │ │ │ │ str r7, [r3, #24] │ │ │ │ str r0, [r3, #28] │ │ │ │ str r1, [r3, #32] │ │ │ │ - ldr r0, [pc, #64] @ 10ede0 <__cxa_atexit@plt+0x1029ac> │ │ │ │ + ldr r0, [pc, #64] @ 117d38 <__cxa_atexit@plt+0x10b904> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ str r0, [r3, #36] @ 0x24 │ │ │ │ str lr, [r3, #40] @ 0x28 │ │ │ │ str sl, [r3, #44] @ 0x2c │ │ │ │ str r8, [r3, #48] @ 0x30 │ │ │ │ str r9, [r3, #52] @ 0x34 │ │ │ │ str r3, [r3, #56] @ 0x38 │ │ │ │ sub r7, r6, #19 │ │ │ │ ldr r0, [sp] │ │ │ │ bx r0 │ │ │ │ mov r3, #60 @ 0x3c │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef684 <__cxa_atexit@plt+0x1be3250> │ │ │ │ @ instruction: 0xfffffcc8 │ │ │ │ - biceq r6, r8, r4, ror #3 │ │ │ │ - bicseq fp, sp, r0 │ │ │ │ + biceq sp, r7, ip, asr #16 │ │ │ │ + bicseq r2, sp, r0, lsr #1 │ │ │ │ @ instruction: 0xfffffdd8 │ │ │ │ - ldrsbeq fp, [sp, #40] @ 0x28 │ │ │ │ - biceq r6, r8, ip, lsr #15 │ │ │ │ + ldrheq r2, [sp, #48] @ 0x30 │ │ │ │ + biceq sp, r7, r4, lsl lr │ │ │ │ andeq r0, r0, sp │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r2, r7 │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #60 @ 0x3c │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10eec8 <__cxa_atexit@plt+0x102a94> │ │ │ │ - ldr lr, [pc, #204] @ 10eed8 <__cxa_atexit@plt+0x102aa4> │ │ │ │ + bhi 117e20 <__cxa_atexit@plt+0x10b9ec> │ │ │ │ + ldr lr, [pc, #204] @ 117e30 <__cxa_atexit@plt+0x10b9fc> │ │ │ │ add lr, pc, lr │ │ │ │ str r2, [r3, #-4] │ │ │ │ - ldr r7, [pc, #196] @ 10eedc <__cxa_atexit@plt+0x102aa8> │ │ │ │ + ldr r7, [pc, #196] @ 117e34 <__cxa_atexit@plt+0x10ba00> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ str r7, [r3, #-8] │ │ │ │ ldr r7, [r2, #56] @ 0x38 │ │ │ │ ldr sl, [r2, #28] │ │ │ │ add r9, r2, #44 @ 0x2c │ │ │ │ ldm r9, {r1, r8, r9} │ │ │ │ str lr, [r3, #-60] @ 0xffffffc4 │ │ │ │ @@ -264848,71 +274022,71 @@ │ │ │ │ str r2, [r3, #-36] @ 0xffffffdc │ │ │ │ str r1, [r3, #-40] @ 0xffffffd8 │ │ │ │ str r9, [r3, #-44] @ 0xffffffd4 │ │ │ │ str r0, [r3, #-48] @ 0xffffffd0 │ │ │ │ str r8, [r3, #-52] @ 0xffffffcc │ │ │ │ str lr, [r3, #-56] @ 0xffffffc8 │ │ │ │ ands r2, r7, #3 │ │ │ │ - beq 10eea8 <__cxa_atexit@plt+0x102a74> │ │ │ │ + beq 117e00 <__cxa_atexit@plt+0x10b9cc> │ │ │ │ cmp r2, #2 │ │ │ │ - bne 10eeb0 <__cxa_atexit@plt+0x102a7c> │ │ │ │ - ldr r3, [pc, #76] @ 10eee0 <__cxa_atexit@plt+0x102aac> │ │ │ │ + bne 117e08 <__cxa_atexit@plt+0x10b9d4> │ │ │ │ + ldr r3, [pc, #76] @ 117e38 <__cxa_atexit@plt+0x10ba04> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10eea8 <__cxa_atexit@plt+0x102a74> │ │ │ │ - b 10ef4c <__cxa_atexit@plt+0x102b18> │ │ │ │ + beq 117e00 <__cxa_atexit@plt+0x10b9cc> │ │ │ │ + b 117ea4 <__cxa_atexit@plt+0x10ba70> │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #44] @ 10eee4 <__cxa_atexit@plt+0x102ab0> │ │ │ │ + ldr r7, [pc, #44] @ 117e3c <__cxa_atexit@plt+0x10ba08> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r3, #-8]! │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, ror #1 │ │ │ │ - bicseq sl, sp, ip, asr pc │ │ │ │ + ldrsheq r1, [sp, #252] @ 0xfc │ │ │ │ strheq r0, [r0], -r4 │ │ │ │ - ldrheq sl, [sp, #224] @ 0xe0 │ │ │ │ - biceq r6, r8, r8, lsr #13 │ │ │ │ + bicseq r1, sp, r0, asr pc │ │ │ │ + biceq sp, r7, r0, lsl sp │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10ef1c <__cxa_atexit@plt+0x102ae8> │ │ │ │ - ldr r3, [pc, #48] @ 10ef38 <__cxa_atexit@plt+0x102b04> │ │ │ │ + bne 117e74 <__cxa_atexit@plt+0x10ba40> │ │ │ │ + ldr r3, [pc, #48] @ 117e90 <__cxa_atexit@plt+0x10ba5c> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ str r3, [r5] │ │ │ │ tst r7, #3 │ │ │ │ - beq 10ef30 <__cxa_atexit@plt+0x102afc> │ │ │ │ - b 10ef4c <__cxa_atexit@plt+0x102b18> │ │ │ │ - ldr r7, [pc, #24] @ 10ef3c <__cxa_atexit@plt+0x102b08> │ │ │ │ + beq 117e88 <__cxa_atexit@plt+0x10ba54> │ │ │ │ + b 117ea4 <__cxa_atexit@plt+0x10ba70> │ │ │ │ + ldr r7, [pc, #24] @ 117e94 <__cxa_atexit@plt+0x10ba60> │ │ │ │ ldr r7, [pc, r7] │ │ │ │ add r7, r7, #1 │ │ │ │ ldr r0, [r5, #52]! @ 0x34 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r7] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ - bicseq sl, sp, r4, asr #28 │ │ │ │ - biceq r6, r8, r0, asr r6 │ │ │ │ + bicseq r1, sp, r4, ror #29 │ │ │ │ + strheq sp, [r7, #200] @ 0xc8 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #80 @ 0x50 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10f01c <__cxa_atexit@plt+0x102be8> │ │ │ │ - ldr r2, [pc, #192] @ 10f028 <__cxa_atexit@plt+0x102bf4> │ │ │ │ + bcc 117f74 <__cxa_atexit@plt+0x10bb40> │ │ │ │ + ldr r2, [pc, #192] @ 117f80 <__cxa_atexit@plt+0x10bb4c> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r8, [r7, #3] │ │ │ │ ldr ip, [r7, #7] │ │ │ │ ldr sl, [r7, #11] │ │ │ │ str r2, [r3, #4]! │ │ │ │ ldmib r5, {r2, r7} │ │ │ │ str r7, [sp, #4] │ │ │ │ @@ -264931,18 +274105,18 @@ │ │ │ │ str r7, [r3, #28] │ │ │ │ str r0, [r3, #32] │ │ │ │ str lr, [r3, #36] @ 0x24 │ │ │ │ ldr r7, [r5, #36] @ 0x24 │ │ │ │ ldr r2, [r5, #40] @ 0x28 │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ ldr r8, [r5, #48] @ 0x30 │ │ │ │ - ldr r0, [pc, #88] @ 10f02c <__cxa_atexit@plt+0x102bf8> │ │ │ │ + ldr r0, [pc, #88] @ 117f84 <__cxa_atexit@plt+0x10bb50> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ add r0, r0, #1 │ │ │ │ - ldr lr, [pc, #80] @ 10f030 <__cxa_atexit@plt+0x102bfc> │ │ │ │ + ldr lr, [pc, #80] @ 117f88 <__cxa_atexit@plt+0x10bb54> │ │ │ │ ldr lr, [pc, lr] │ │ │ │ str r9, [r3, #40] @ 0x28 │ │ │ │ str r7, [r3, #44] @ 0x2c │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ str r1, [r3, #52] @ 0x34 │ │ │ │ str r8, [r3, #56] @ 0x38 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ @@ -264955,122 +274129,122 @@ │ │ │ │ sub r7, r6, #6 │ │ │ │ ldr r0, [r5, #52]! @ 0x34 │ │ │ │ bx r0 │ │ │ │ mov r3, #80 @ 0x50 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffc78 │ │ │ │ - @ instruction: 0x01ddad94 │ │ │ │ - ldrheq sl, [sp, #220] @ 0xdc │ │ │ │ - @ instruction: 0x01c86490 │ │ │ │ + bicseq r1, sp, r4, lsr lr │ │ │ │ + bicseq r1, sp, ip, asr lr │ │ │ │ + strdeq sp, [r7, #168] @ 0xa8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r1, r0, lsl r0 │ │ │ │ sub r3, r5, #12 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10f0b8 <__cxa_atexit@plt+0x102c84> │ │ │ │ - ldr r2, [pc, #108] @ 10f0c0 <__cxa_atexit@plt+0x102c8c> │ │ │ │ + bhi 118010 <__cxa_atexit@plt+0x10bbdc> │ │ │ │ + ldr r2, [pc, #108] @ 118018 <__cxa_atexit@plt+0x10bbe4> │ │ │ │ add r2, pc, r2 │ │ │ │ str r7, [r5, #-4] │ │ │ │ - ldr r1, [pc, #100] @ 10f0c4 <__cxa_atexit@plt+0x102c90> │ │ │ │ + ldr r1, [pc, #100] @ 11801c <__cxa_atexit@plt+0x10bbe8> │ │ │ │ ldr r1, [pc, r1] │ │ │ │ ldr r7, [r7, #8] │ │ │ │ str r1, [r5, #-8] │ │ │ │ str r2, [r5, #-12] │ │ │ │ and r2, r7, #3 │ │ │ │ cmp r2, #2 │ │ │ │ - beq 10f08c <__cxa_atexit@plt+0x102c58> │ │ │ │ + beq 117fe4 <__cxa_atexit@plt+0x10bbb0> │ │ │ │ cmp r2, #0 │ │ │ │ - bne 10f0a0 <__cxa_atexit@plt+0x102c6c> │ │ │ │ + bne 117ff8 <__cxa_atexit@plt+0x10bbc4> │ │ │ │ ldr r0, [r7] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ sub r5, r5, #8 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #32] @ 10f0c8 <__cxa_atexit@plt+0x102c94> │ │ │ │ + ldr r7, [pc, #32] @ 118020 <__cxa_atexit@plt+0x10bbec> │ │ │ │ add r7, pc, r7 │ │ │ │ sub r5, r5, #8 │ │ │ │ - ldr r0, [pc, #24] @ 10f0cc <__cxa_atexit@plt+0x102c98> │ │ │ │ + ldr r0, [pc, #24] @ 118024 <__cxa_atexit@plt+0x10bbf0> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r4, lsl #1 │ │ │ │ - bicseq sl, sp, r4, lsl sp │ │ │ │ - biceq r6, r8, r4, lsr #8 │ │ │ │ - biceq r6, r8, r8, lsl r4 │ │ │ │ - strdeq r6, [r8, #52] @ 0x34 │ │ │ │ + ldrheq r1, [sp, #212] @ 0xd4 │ │ │ │ + biceq sp, r7, ip, lsl #21 │ │ │ │ + biceq sp, r7, r0, lsl #21 │ │ │ │ + biceq sp, r7, ip, asr sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ and r3, r7, #3 │ │ │ │ cmp r3, #2 │ │ │ │ - bne 10f0fc <__cxa_atexit@plt+0x102cc8> │ │ │ │ + bne 118054 <__cxa_atexit@plt+0x10bc20> │ │ │ │ ldr r7, [r7, #2] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #4 │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #16] @ 10f114 <__cxa_atexit@plt+0x102ce0> │ │ │ │ + ldr r7, [pc, #16] @ 11806c <__cxa_atexit@plt+0x10bc38> │ │ │ │ add r7, pc, r7 │ │ │ │ add r5, r5, #4 │ │ │ │ - ldr r0, [pc, #8] @ 10f118 <__cxa_atexit@plt+0x102ce4> │ │ │ │ + ldr r0, [pc, #8] @ 118070 <__cxa_atexit@plt+0x10bc3c> │ │ │ │ ldr r0, [pc, r0] │ │ │ │ bx r0 │ │ │ │ - biceq r6, r8, r8, asr #7 │ │ │ │ - strheq r6, [r8, #60] @ 0x3c │ │ │ │ + biceq sp, r7, r0, lsr sl │ │ │ │ + biceq sp, r7, r4, lsr #20 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ sub r3, r5, #8 │ │ │ │ cmp fp, r3 │ │ │ │ - bhi 10f174 <__cxa_atexit@plt+0x102d40> │ │ │ │ - ldr r2, [pc, #88] @ 10f190 <__cxa_atexit@plt+0x102d5c> │ │ │ │ + bhi 1180cc <__cxa_atexit@plt+0x10bc98> │ │ │ │ + ldr r2, [pc, #88] @ 1180e8 <__cxa_atexit@plt+0x10bcb4> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ stmdb r5, {r2, r7} │ │ │ │ ldr r8, [r7, #8] │ │ │ │ sub r7, r5, #16 │ │ │ │ cmp fp, r7 │ │ │ │ - bhi 10f17c <__cxa_atexit@plt+0x102d48> │ │ │ │ - ldr r7, [pc, #64] @ 10f194 <__cxa_atexit@plt+0x102d60> │ │ │ │ + bhi 1180d4 <__cxa_atexit@plt+0x10bca0> │ │ │ │ + ldr r7, [pc, #64] @ 1180ec <__cxa_atexit@plt+0x10bcb8> │ │ │ │ add r7, pc, r7 │ │ │ │ str r7, [r5, #-12]! │ │ │ │ tst r8, #3 │ │ │ │ - beq 10f168 <__cxa_atexit@plt+0x102d34> │ │ │ │ + beq 1180c0 <__cxa_atexit@plt+0x10bc8c> │ │ │ │ mov r7, r8 │ │ │ │ - b 10a440 <__cxa_atexit@plt+0xfe00c> │ │ │ │ + b 113398 <__cxa_atexit@plt+0x106f64> │ │ │ │ ldr r0, [r8] │ │ │ │ mov r7, r8 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ bx r0 │ │ │ │ - ldr r7, [pc, #20] @ 10f198 <__cxa_atexit@plt+0x102d64> │ │ │ │ + ldr r7, [pc, #20] @ 1180f0 <__cxa_atexit@plt+0x10bcbc> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ - bicseq sl, sp, ip, lsr ip │ │ │ │ + ldrsbeq r1, [sp, #204] @ 0xcc │ │ │ │ @ instruction: 0xffffb2e8 │ │ │ │ - biceq r6, r8, r4, lsr r3 │ │ │ │ + @ instruction: 0x01c7d99c │ │ │ │ andeq r0, r1, r5 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, fp │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #12 │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10f208 <__cxa_atexit@plt+0x102dd4> │ │ │ │ - ldr r2, [pc, #84] @ 10f214 <__cxa_atexit@plt+0x102de0> │ │ │ │ + bhi 118160 <__cxa_atexit@plt+0x10bd2c> │ │ │ │ + ldr r2, [pc, #84] @ 11816c <__cxa_atexit@plt+0x10bd38> │ │ │ │ add r2, pc, r2 │ │ │ │ ldr r1, [r7, #3] │ │ │ │ ldr r7, [r7, #7] │ │ │ │ str r2, [r3, #-12] │ │ │ │ stmdb r3, {r1, r7} │ │ │ │ tst r8, #3 │ │ │ │ - beq 10f1fc <__cxa_atexit@plt+0x102dc8> │ │ │ │ - ldr r7, [pc, #56] @ 10f218 <__cxa_atexit@plt+0x102de4> │ │ │ │ + beq 118154 <__cxa_atexit@plt+0x10bd20> │ │ │ │ + ldr r7, [pc, #56] @ 118170 <__cxa_atexit@plt+0x10bd3c> │ │ │ │ add r7, pc, r7 │ │ │ │ ldr r2, [r3, #-4] │ │ │ │ ldr r9, [r8, #3] │ │ │ │ str r7, [r3, #-12] │ │ │ │ str r8, [r3, #-4] │ │ │ │ mov r7, r8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -265081,49 +274255,49 @@ │ │ │ │ ldr r0, [r4, #-8] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, r0, rrx │ │ │ │ andeq r0, r0, r8, rrx │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ - ldr r3, [pc, #20] @ 10f240 <__cxa_atexit@plt+0x102e0c> │ │ │ │ + ldr r3, [pc, #20] @ 118198 <__cxa_atexit@plt+0x10bd64> │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r8, [r5, #8] │ │ │ │ ldr r9, [r7, #3] │ │ │ │ str r3, [r5] │ │ │ │ str r7, [r5, #8] │ │ │ │ b 1b7168c <__cxa_atexit@plt+0x1b65258> │ │ │ │ andeq r0, r0, ip, lsl r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ and r7, r7, #3 │ │ │ │ cmp r7, #2 │ │ │ │ - bne 10f26c <__cxa_atexit@plt+0x102e38> │ │ │ │ + bne 1181c4 <__cxa_atexit@plt+0x10bd90> │ │ │ │ ldr r7, [r5, #4] │ │ │ │ bic r7, r7, #3 │ │ │ │ ldr r0, [r7] │ │ │ │ add r5, r5, #12 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r5, #12]! │ │ │ │ ldr r7, [r5, #-4] │ │ │ │ bx r0 │ │ │ │ - biceq r6, r8, ip, lsr #6 │ │ │ │ + @ instruction: 0x01c7d994 │ │ │ │ andeq r0, r0, sp │ │ │ │ andeq r0, r1, pc │ │ │ │ mov r3, r5 │ │ │ │ sub r5, r5, #60 @ 0x3c │ │ │ │ cmp fp, r5 │ │ │ │ - bhi 10f32c <__cxa_atexit@plt+0x102ef8> │ │ │ │ - ldr r9, [pc, #156] @ 10f338 <__cxa_atexit@plt+0x102f04> │ │ │ │ + bhi 118284 <__cxa_atexit@plt+0x10be50> │ │ │ │ + ldr r9, [pc, #156] @ 118290 <__cxa_atexit@plt+0x10be5c> │ │ │ │ add r9, pc, r9 │ │ │ │ ldr lr, [r7, #8] │ │ │ │ add ip, r7, #12 │ │ │ │ ldm ip, {r8, sl, ip} │ │ │ │ str r7, [r3, #-4] │ │ │ │ - ldr r2, [pc, #136] @ 10f33c <__cxa_atexit@plt+0x102f08> │ │ │ │ + ldr r2, [pc, #136] @ 118294 <__cxa_atexit@plt+0x10be60> │ │ │ │ ldr r2, [pc, r2] │ │ │ │ str r2, [r3, #-8] │ │ │ │ ldr r2, [r7, #40] @ 0x28 │ │ │ │ str r9, [r3, #-60] @ 0xffffffc4 │ │ │ │ ldr r1, [r7, #36] @ 0x24 │ │ │ │ str r2, [r3, #-12] │ │ │ │ ldr r2, [r7, #32] │ │ │ │ @@ -265141,162 +274315,162 @@ │ │ │ │ str sl, [r3, #-36] @ 0xffffffdc │ │ │ │ str r7, [r3, #-40] @ 0xffffffd8 │ │ │ │ str r8, [r3, #-44] @ 0xffffffd4 │ │ │ │ str r1, [r3, #-48] @ 0xffffffd0 │ │ │ │ str lr, [r3, #-52] @ 0xffffffcc │ │ │ │ str r0, [r3, #-56] @ 0xffffffc8 │ │ │ │ tst r2, #3 │ │ │ │ - beq 10f320 <__cxa_atexit@plt+0x102eec> │ │ │ │ + beq 118278 <__cxa_atexit@plt+0x10be44> │ │ │ │ mov r7, r2 │ │ │ │ - b 10f34c <__cxa_atexit@plt+0x102f18> │ │ │ │ + b 1182a4 <__cxa_atexit@plt+0x10be70> │ │ │ │ ldr r0, [r2] │ │ │ │ mov r7, r2 │ │ │ │ bx r0 │ │ │ │ ldr r0, [r4, #-12] │ │ │ │ mov r5, r3 │ │ │ │ bx r0 │ │ │ │ andeq r0, r0, ip, lsr #1 │ │ │ │ - bicseq sl, sp, r0, asr #21 │ │ │ │ - biceq r6, r8, r4, ror #4 │ │ │ │ + bicseq r1, sp, r0, ror #22 │ │ │ │ + biceq sp, r7, ip, asr #17 │ │ │ │ andeq r0, r0, ip │ │ │ │ andeq r0, r1, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #96 @ 0x60 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10f450 <__cxa_atexit@plt+0x10301c> │ │ │ │ + bcc 1183a8 <__cxa_atexit@plt+0x10bf74> │ │ │ │ ldr r1, [r5, #8] │ │ │ │ ldr r0, [r5, #16] │ │ │ │ str r4, [sp, #8] │ │ │ │ ldr lr, [r5, #24] │ │ │ │ ldr r8, [r5, #28] │ │ │ │ ldr ip, [r5, #32] │ │ │ │ str fp, [sp, #12] │ │ │ │ ldr fp, [r5, #36] @ 0x24 │ │ │ │ ldr r4, [r5, #40] @ 0x28 │ │ │ │ ldr r2, [r7, #3] │ │ │ │ str r2, [sp, #4] │ │ │ │ ldr r2, [r7, #7] │ │ │ │ str r2, [sp] │ │ │ │ ldr r9, [r7, #11] │ │ │ │ - ldr sl, [pc, #188] @ 10f45c <__cxa_atexit@plt+0x103028> │ │ │ │ + ldr sl, [pc, #188] @ 1183b4 <__cxa_atexit@plt+0x10bf80> │ │ │ │ add sl, pc, sl │ │ │ │ mov r2, r3 │ │ │ │ str sl, [r2, #4]! │ │ │ │ ldr sl, [r5, #44]! @ 0x2c │ │ │ │ str r1, [r3, #12] │ │ │ │ str r0, [r3, #16] │ │ │ │ str lr, [r3, #20] │ │ │ │ str r8, [r3, #24] │ │ │ │ str ip, [r3, #28] │ │ │ │ str fp, [r3, #32] │ │ │ │ str r4, [r3, #36] @ 0x24 │ │ │ │ str sl, [r3, #40] @ 0x28 │ │ │ │ ldr r4, [r5, #4] │ │ │ │ - ldr r1, [pc, #136] @ 10f460 <__cxa_atexit@plt+0x10302c> │ │ │ │ + ldr r1, [pc, #136] @ 1183b8 <__cxa_atexit@plt+0x10bf84> │ │ │ │ add r1, pc, r1 │ │ │ │ ldr r0, [r5, #-32] @ 0xffffffe0 │ │ │ │ str r9, [r5] │ │ │ │ str r1, [r5, #4] │ │ │ │ ldr r1, [r5, #-24] @ 0xffffffe8 │ │ │ │ - ldr lr, [pc, #116] @ 10f464 <__cxa_atexit@plt+0x103030> │ │ │ │ + ldr lr, [pc, #116] @ 1183bc <__cxa_atexit@plt+0x10bf88> │ │ │ │ add lr, pc, lr │ │ │ │ str r4, [r3, #44] @ 0x2c │ │ │ │ str r7, [r3, #48] @ 0x30 │ │ │ │ str r0, [r3, #52] @ 0x34 │ │ │ │ str r1, [r3, #56] @ 0x38 │ │ │ │ ldr r0, [r5, #-40] @ 0xffffffd8 │ │ │ │ - ldr r1, [pc, #92] @ 10f468 <__cxa_atexit@plt+0x103034> │ │ │ │ + ldr r1, [pc, #92] @ 1183c0 <__cxa_atexit@plt+0x10bf8c> │ │ │ │ add r1, pc, r1 │ │ │ │ str lr, [r3, #64]! @ 0x40 │ │ │ │ - ldr r4, [pc, #84] @ 10f46c <__cxa_atexit@plt+0x103038> │ │ │ │ + ldr r4, [pc, #84] @ 1183c4 <__cxa_atexit@plt+0x10bf90> │ │ │ │ add r4, pc, r4 │ │ │ │ str r2, [r3, #8] │ │ │ │ str r0, [r3, #-4] │ │ │ │ mov r0, r3 │ │ │ │ str r4, [r0, #12]! │ │ │ │ str r2, [r3, #20] │ │ │ │ str r1, [r3, #24] │ │ │ │ str r3, [r3, #28] │ │ │ │ str r0, [r3, #32] │ │ │ │ sub r8, r6, #7 │ │ │ │ ldr r4, [sp, #8] │ │ │ │ ldr r9, [sp, #4] │ │ │ │ ldr sl, [sp] │ │ │ │ ldr fp, [sp, #12] │ │ │ │ - b e7c64 <__cxa_atexit@plt+0xdb830> │ │ │ │ + b f0bbc <__cxa_atexit@plt+0xe4788> │ │ │ │ mov r3, #96 @ 0x60 │ │ │ │ str r3, [r4, #828] @ 0x33c │ │ │ │ b 1bef5d8 <__cxa_atexit@plt+0x1be31a4> │ │ │ │ @ instruction: 0xfffffa4c │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xfffffc4c │ │ │ │ @ instruction: 0xfffffd98 │ │ │ │ @ instruction: 0xfffffd08 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, lr, lsl r0 │ │ │ │ mov r3, r6 │ │ │ │ ldr r2, [r4, #804] @ 0x324 │ │ │ │ add r6, r6, #16 │ │ │ │ cmp r2, r6 │ │ │ │ - bcc 10f4a4 <__cxa_atexit@plt+0x103070> │ │ │ │ - ldr r2, [pc, #28] @ 10f4b0 <__cxa_atexit@plt+0x10307c> │ │ │ │ + bcc 1183fc <__cxa_atexit@plt+0x10bfc8> │ │ │ │ + ldr r2, [pc, #28] @ 118408 <__cxa_atexit@plt+0x10bfd4> │ │ │ │ ldr r2 TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes